(57)【要約】【課題】  光取出し側の電極部である上側電極部と、この電極部と対になる電極部である中間電極部とを適切な位置関係で配設することにより、大電流印加時の発光効率を維持させた半導体発光素子およびその製造方法を提供する。【解決手段】  支持基板の上面側に、中間電極部を含む中間層、第２導電型半導体層、活性層、第１導電型半導体層および上側電極部を順次具え、支持基板の下面側に下側電極層を具える半導体発光素子であって、前記中間電極部を互いの中間電極部間の間隔が５０μｍ以上１００μｍ以下の均等に分散した島状または等間隔の縞状、格子状かつ上面から見た中間電極部の第２導電型半導体層に対する面積率が３〜９％となるように配置することにより、大電流での使用時でも発光効率の高い半導体発光素子を提供することができる。 【選択図】  図１
2011129724.tif 000002
【特許請求の範囲】
【請求項１】
支持基板の上面側に、中間層、第２導電型半導体層、活性層、第１導電型半導体層および上側電極部を順次具える半導体発光素子であって、前記中間層は前記第２導電型半導体層と前記支持基板とを電気的に接続する中間電極部を有し、前記中間電極部は均等に分散した島状または等間隔の縞状、格子状に配置されており、かつ上面から見た前記中間電極部の前記第２導電型半導体層に対する面積率が３〜９％であることを特徴とする半導体発光素子。
【請求項２】
前記支持基板と前記中間層との間に、反射層としての金属層をさらに具える請求項１に記載の半導体発光素子。
【請求項３】
前記中間電極部は島状に点在し、互いの間隔が５０μｍ以上１００μｍ以下であり、１つの電極の大きさが１０〜２０μｍの多角形あるいは円形である請求項１から３に記載の半導体発光素子
【請求項４】
前記中間電極部は、間隔が５０μｍ以上１００μｍ以下であり線幅５〜１０μｍの縞形状または格子形状である請求項1から３に記載の半導体発光素子。
【請求項５】
成長基板の上方に、第１導電型半導体層、活性層および第２導電型半導体層を順次形成する工程と、該第２導電型半導体層上に中間電極部を含む中間層を形成する工程と、該中間層の上方に、支持基板を接合する工程と、前記成長基板を除去して前記第１導電型半導体層を露出する工程と、該露出した前記第１導電型半導体層上に、上側電極部を形成する工程とを具え、前記中間電極部は、前記第２導電型半導体層と前記支持基板とを電気的に接続し、均等に分散した島状または等間隔の縞状、格子状であり、かつ上面から見た前記中間電極部の前記第２導電型半導体層に対する面積率が３〜９％であることを特徴とする半導体発光素子の製造方法。
【請求項６】
前記中間層上に、反射層としての金属層を形成する工程をさらに具える請求項５に記載の半導体発光素子の製造方法。
【請求項７】
前記金属層上および前記支持基板上に接合層を形成する工程をさらに具え、接合層間で接合を行う請求項６に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子およびその製造方法に関し、特に、大電流での発光効率（発光効率＝光出力／投入電力）を向上させ、大電流印加で高出力が得られる半導体発光素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＬＥＤの(半導体発光素子)の用途の多様化と共に、照明用途や高感度センサーなどＬＥＤの高出力化のニーズが増えてきている。一般的にＬＥＤは、ある電流領域までは印加する電流に応じて出力が上がることから、高出力が必要な用途においては、大電流での使用が前提となっているものも多く、大電流でも高い発光効率を維持することが望まれている。
【０００３】
一般に、ＬＥＤは、例えばｎ型半導体層、活性層およびｐ型半導体層を含む半導体積層体を一対の電極で挟んで構成される。このようなＬＥＤに電圧を印加すると、活性層において光が発生し、この光は全方位に等方的に向かうこととなる。このような光のうち、光取り出し側の電極部に向かった光は、この電極部に吸収および／または反射され、ＬＥＤの外部に放出されず、光取出し効率に影響を与えることが知られている。
【０００４】
このような問題を解決するため、特許文献１には、光取出し側の電極部に対して、ＩｎＧａＰ材料からなる中間エネルギーギャップ層を適正に配置することにより、この電極部の直下位置以外の活性層にも発光領域を広げ、これにより、光取出し効率を向上させる技術が開示されている。
【０００５】
特許文献１の構造では、活性層で発生した光のうち、ＧａＡｓ基板の方向に向かった光は、ＧａＡｓ基板で吸収され出力に寄与しない。半導体層積層の成長に用いた基板での光の吸収をなくす方法として、例えば特許文献２などに記載されているような、ウエハ接合技術が開示されている。ウエハ接合技術は、半導体積層成長済みの基板を、直接、あるいは中間層を介して他の基板と接合する技術である。これを用いて、例えば反射金属層を介して他の基板と接合した後に、成長基板を除去すれば、基板で吸収されていた光を反射金属層により反射させ、取り出し効率を向上させることができる。
【０００６】
さらに、特許文献３では、半導体積層に一部開口のある透光性絶縁膜を介して金属反射膜を配置することで、反射膜の反射率を高く維持する技術が開示されている。絶縁膜の開口部にはコンタクト部が形成され、それにより半導体積層への通電が行われる。
【０００７】
加えて、特許文献４のように光取り出し側の上部電極の直下以外の部分にコンタクト部を形成することで、発生した光の取り出し効率の向上を図る技術が開示されている。従来は、活性層の発光領域が、光取出し側の電極部の直下位置から離れた位置にあるほど、光取出し側の電極部による光の遮蔽の影響は少ないとされ、光取出し側の電極部の直下位置と、この電極部と対になる電極部との間の距離を大きくすることにより、ＬＥＤの光取出し効率を向上させるのが一般的であった。
【０００８】
【特許文献１】特許第２７６６３１１号公報
【特許文献２】特開昭６１−５９８８６号公報
【特許文献３】特開２００７−２２１０２９号公報
【特許文献４】特開２００９−０７６４９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
発明者らの鋭意研究の結果、出力が向上するとされた先の特許文献４に記載の構造のＬＥＤでは、電流が活性層の特定の箇所に集中し、印加電流の増加に伴う発光効率の低下率が大きいことが分かった。
本発明の目的は、光取出し側の電極部である上側電極部と、第２導電型層と支持基板との間のコンタクト部である中間電極部とを、適切な配置、形状で配設することにより、大電流印加時の発光効率を向上させ、大電流印加で高出力が得られる半導体発光素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するため鋭意研究した結果、コンタクト部である中間電極部を、上側電極部に合わせて配置させるのではなく、第２導電型層に対して均等に分散させ、さらに中間電極部の第２導電型半導体層に対する面積率を３〜９％にすることにより大電流印加でも高出力が得られることを見出し、本発明を完成させた。
【００１１】
すなわち、本発明による半導体発光素子の構成は、支持基板の上面側に、中間層、第２導電型半導体層、活性層、第１導電型半導体層および上側電極部を順次具える半導体発光素子であって、その中間層は前記第２導電型半導体層と支持基板とを電気的に接続する中間電極部を有し、中間電極部は均等に分散した島状または等間隔の縞状、格子状に配置されており、かつ上面から見た中間電極部の第２導電型半導体層に対する面積率が３〜９％であることを特徴とする。
【００１２】
この半導体発光素子において、支持基板と中間層との間に、反射層としての金属層をさらに具えることが好ましい。
また、中間電極部は島状に点在し、互いの間隔が５０μｍ以上１００μｍ以下であり、１つの電極の大きさが１０〜２０μｍの多角形あるいは円形であることが好ましい。
または、中間電極部は、間隔が５０μｍ以上１００μｍ以下であり線幅５〜１０μｍの縞形状または格子形状であることが好ましい。
【００１３】
また、本半導体発光素子の製造方法は、成長基板の上方に、第１導電型半導体層、活性層および第２導電型半導体層を順次形成する工程と、該第２導電型半導体層上に中間電極部を含む中間層を形成する工程と、中間層の上方に、支持基板を接合する工程と、成長基板を除去して第１導電型半導体層を露出する工程と、露出した第１導電型半導体層上に、上側電極部を形成する工程とを具え、中間電極部は、第２導電型半導体層と支持基板とを電気的に接続し、均等に分散した島状または等間隔の縞状、格子状であり、かつ上面から見た中間電極部の第２導電型半導体層に対する面積率が３〜９％であるであることを特徴とする。
【００１４】
この製造方法において、中間層上に、反射層としての金属層を形成する工程をさらに具えることが好ましい。また、金属層上および支持基板上に接合層を形成する工程をさらに具えることが好ましい。
【発明の効果】
【００１５】
本発明で得られる半導体発光素子では、上面電極直下に中間電極部が存在する場合でも、中間電極部の総面積が小さいことで高い出力が得られ、さらに印加電流を上昇させていった際に、従来のものに比べて発光効率の低下率が低く、たとえば１００ｍＡ以上のような大電流での使用時には従来品よりも発光効率の高い発光素子が得られる。
つまり、低電流では電流の流れやすい場所を電極の影のできない場所に導いてやることで効率が上がるが、大電流では電力集中の原因となり、かえって発熱により効率や信頼性が低下する。大電流に対しては、電流が面として行き渡るように、本発明の形状で均等な分散状態であることが、もっとも効率がよく信頼性が高い発光素子が得られる。
【００１６】
また、本発明によると、上側電極部に対する中間電極部のずれが許容されるため上側電極部との両面アライメントが不要となり、製造工程の簡略化および上側電極部やチップサイズの違いによる多品種化が容易となる。
【図面の簡単な説明】
【００１７】
【図１】本発明に従う半導体発光素子を示す模式図である。
【図２】本発明に従う半導体発光素子の製造工程を示す模式図である。
【図３】実施例と比較例の中間電極部を示す平面図である。
【図４】中間電極部の面積率に対する発光出力を示すグラフである。
【図５】比較例の中間電極部を示す平面図である。
【図６】順方向電流に対する発光出力および発光効率を示すグラフである。
【発明を実施するための形態】
【００１８】
次に、本発明の半導体発光素子の実施形態について図面を参照しながら説明する。
図１（ａ）および図１（ｂ）は、本発明に従う半導体発光素子のダイシング前の断面構造およびダイシング後の所定のチップの平面図をそれぞれ模式的に示したものである。
【００１９】
図１（ａ）に示すように、本発明の半導体発光素子１は、支持基板２の上面側に、中間電極部３ａを含む中間層３、第２導電型半導体層４、活性層５、第1導電型半導体層６および上側電極部７を順次具え、中間層３は、縞状、格子状または島状に点在する少なくとも１つの中間電極部３ａを有する。図では支持基板２の下面側に下側電極層８を具えるが、支持基板２の種類によっては無くても良い。
【００２０】
また、図１（ｂ）に示すように、これら上側電極部７と中間電極部３ａとを第２導電型半導体層４と平行な仮想面上に投影したとき、上側電極部７と中間電極部３ａとの形状は相互に関係なく、上側電極部７は中央に電極パッドを有して前記電極パッドから延伸する補助電極を素子全体に渡してあり、中間電極部３ａは第２導電型半導体層４に対して均等となるように配置されている。
第1導電型半導体層６の厚さと導電性が十分に大きい場合は、上側電極部７の補助電極は必須では無く、中央の電極パッドがあるだけでもよい。
【００２１】
このように、第２導電型半導体層４と支持基板２とを電気的に接続する中間電極部３ａが、上側電極部７の形状と無関係に第２導電型半導体層４に対して均等配置されていることで、電流の集中を最小限に留めることができ、大電流印加時の発熱による発光効率の低下を最小限に抑えることができる。ここで、均等配置とは互いの中間電極部の間隔が実質的に等しいことを言い、中間電極部間の平均間隔に対し５％以下のずれまでは許容するものとする。
【００２２】
前記中間電極部３ａの間隔は、５０μｍ以上１００μｍ以下が好ましい。中間電極部３ａの間隔を５０μｍ未満とすると、反射率が他の絶縁層３ｂの部分よりも小さくなる中間電極部３ａの面積が大きくなり、基板側への発光を反射させる効果が十分に得られない。一方、中間電極部３ａの間隔を１００μｍ超えとすると、電気抵抗の距離成分が増加してしまい、低順方向電圧を実現することができない。また、中間電極部は島状に点在し、１つの電極の大きさが１０〜２０μｍの多角形あるいは円形であることが好ましい。電極の大きさとは、最大の対角線あるいは直径の大きさを意味する。または、中間電極部は、線幅５〜１０μｍの縞形状または格子形状であることが好ましい。いづれの場合でも均等配置が実現できる。
【００２３】
前記中間電極部３ａの第２導電型半導体層４に対する面積率は、３％以上９％以下が好ましい。３％未満では順方向電圧が増加し、９％より大きいと基板側への発光を反射させる効果が十分に得られずに、出力が小さくなるためである。
【００２４】
第２導電型半導体層４、活性層５、第１導電型半導体層６を構成する材料としては、例えばＡｌＧａＡｓ系材料およびＡｌＧａＩｎＰ系材料が挙げられ、支持基板２の材料はこれらの材料に応じて適宜選択することができる。これらの層４，５，６および支持基板２の厚さは、それぞれ１〜１０μｍ，１０〜５００ｎｍ(総厚)，１〜１０μｍおよび１００〜４００μｍとすることができる。なお、第１導電型半導体層６をｐ型層とした場合には第２導電型半導体層４をｎ型層とし、その逆も同様である。
本発明において、第２導電型半導体層４がｐ型半導体層であり、第1導電型半導体層６がｎ型半導体層であることがより好ましい。第１導電型半導体層６に比べて第２導電型半導体層４の電気抵抗が高く電気が広がりにくい場合に、本発明の中間電極部３ａを均等に配置することで電力集中を抑える効果が発揮されやすいからである。
【００２５】
上側電極部７は、例えばＡｕＧｅ系合金材料からなるオーミックコンタクト層（５０〜５００ｎｍ）およびＴｉ材料上にＡｕ材料を積層したワイヤボンディング用のパッド層（1〜３μｍ）を有する構造とすることができ、下側電極層８の材料は、支持基板２の材料に応じて適宜選択することができ、支持基板２が下側電極層８を兼ねてもよい。
【００２６】
中間電極部３ａの材料は、例えばＡｕＺｎ系合金材料とすることができ、中間層３の中間電極部３ａ以外の部分は、例えばＳｉＯ２またはＳｉ３Ｎ４材料からなる絶縁材料で形成することができる。ウエハ接合時に表面の凹凸が少ないことが望ましいため、中間層３の厚さは、絶縁材料層と同等の厚さであることが好ましく、５０〜５００ｎｍとするのが好ましい。これは、厚さが５０ｎｍ未満では、絶縁不十分になるおそれがあり、また、５００ｎｍを超えても本願の効果は得られるが、５００ｎｍを超えて厚くすると絶縁材料による光の影響が無視できなくなることがあり、また、厚くすることによる効果も期待できず不経済となることが考えられるためである。
【００２７】
また、支持基板２と中間層３との間に、反射層としての金属層９をさらに設けるのが好ましい。活性層５で発生した光のうち、支持基板２側に向かった光を上側電極部７側から効率的に取り出すためである。金属層９は、例えばＡｕ、Ａｌ、Ｃｕまたははんだ材料等の接合用金属材料とすることができ、赤〜赤外の波長の光を発光層で発生させる場合には、同波長範囲において高い光の反射率を有するＡｕ材料が好ましく、その厚さは１００〜１０００ｎｍの厚さとするのが好ましい。１００ｎｍ未満の場合には、光の反射率が劣る場合があり、１０００ｎｍを超える厚さとしても本願の効果は得られるが、光の反射率を高くする効果が期待できず不経済となることによる。
【００２８】
次に、本発明の半導体発光素子の製造方法の実施形態について図面を参照しながら説明する。
図２（ａ）〜図２（ｈ）は、本発明に従う半導体発光素子の製造工程を模式的に示したものである。
【００２９】
本発明の半導体発光素子１の製造方法は、図２（ａ）に示すように、成長基板１０の上方に、第１導電型半導体層６、活性層５および第２導電型半導体層４を順次形成する。これら層６，５，４は例えばＭＯＣＶＤ法を用いてエピタキシャル成長により形成することができる。成長基板１０は、例えばＧａＡｓ基板とすることができ、その厚さは、特に限定されないが、２００〜４００μｍとすることができる。
【００３０】
次に、図２（ｂ）および図２（ｃ）に示すように、第２導電型半導体層４上に中間電極部３ａを含む中間層３を形成する。中間電極部３ａは、例えばスパッタリング法、電子ビーム蒸着法または抵抗加熱蒸着法により第２導電型半導体層４上に蒸着した後、図２（ｂ）に示すように、所定の形状にエッチングする。その後、所定の熱処理を施すことにより第２導電型半導体層４との間のコンタクト抵抗を下げることができる。次いで、中間電極部３ａおよび第２導電型半導体層４上に、例えばスパッタリング法またはプラズマＣＶＤ法により絶縁膜を成膜し、例えばウェットエッチングまたはドライエッチングにより中間電極部３ａよりも上方の絶縁膜を除去して図２（ｃ）に示すような中間層３を形成する。
【００３１】
次に、図２（ｄ）および図２（ｅ）に示すように、中間層３の上方に支持基板２を接合する。このとき、予め中間層３上に反射層としての金属層９を形成しておくのが好ましい。金属層９は、例えばＡｕ、Ａｌ、Ｃｕまたははんだ材料等の接合用金属材料を蒸着することにより形成することができ、特に、低温での接合が可能であり、また酸化や腐食が少ないため、Ａｕ材料で形成するのがより好ましい。また、この金属層９上に、例えばＰｔ材料からなる拡散防止層（５０〜２００ｎｍ）および例えばＡｕ材料からなる接合層（１〜２μｍ）を形成してもよい。これに対し、支持基板２上に、予め接合層を形成しておくことが好ましい。例えばＡｕＧｅ系合金材料からなるオーミックコンタクト層（５０〜５００ｎｍ）、例えばＴｉ材料からなる密着層（５０〜２００ｎｍ）および例えばＡｕ材料からなる接合層（１〜２μｍ）を形成しておくのが好ましい。また、支持基板２の接合は、例えば２５０〜４００℃の範囲の温度で１５〜１２０分間加熱圧着することによるのが好ましい。これらの金属層を介して接合することで、低温での基板接合が可能になり、半導体層の特性や構造を劣化させることなく接合することができる。支持基板２は接合以外に、めっき等により形成しても良い。
【００３２】
その後、図２（ｆ）に示すように、成長基板１０を除去して第１導電型半導体層６を露出する。成長基板１０の除去は、例えば研磨またはウェットエッチングにより行うことができ、エッチング液は、成長基板１０の材料に応じて適宜選択することができる。
【００３３】
露出した第１導電型半導体層６上には、図２（ｇ）に示すように、上側電極部７を形成する。この上側電極部７は、例えばオーミックコンタクト層上にパッド層を蒸着し、フォトリソグラフィ後にウェットエッチングを施すことにより、図１（ｂ）に示すように、上側電極部７と中間電極部３ａとを第２導電型半導体層４と平行な仮想面上に投影したとき、上側電極部７と中間電極部３ａとの形状は相互に関係なく、上側電極部７は中央に電極パッドを有して前記電極パッドから延伸する補助電極を素子全体に渡してあり、中間電極部３ａは第２導電型半導体層４に対して均等となるように配置されている。
【００３４】
その後、所定の熱処理を施すことにより、第１導電型半導体層６との間のコンタクト抵抗を下げることができる。
【００３５】
また、支持基板２の下面側に下側電極層８を蒸着して形成し、図２（ｈ）に示されるようにダイシングが行われる。下側電極層８の形成は無くてもよい。
【００３６】
本発明に従う半導体発光素子は、上述したような方法を用いて製造することができる。
【００３７】
上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。
【実施例】
【００３８】
次に、本発明の発光素子を試作し、性能を評価したので、以下で説明する。
実施例は、図１に示す断面構造を有し、ＧａＡｓ材料からなる成長基板(厚さ:２８０μｍ)上に、ＭＯＣＶＤ法を用いてＡｌ０．４Ｇａ０．６Ａｓ材料からなるｎ型半導体層(厚さ:５μｍ，ドーパント:Ｔｅ，濃度:５×１０１７／ｃｍ３)、ＩｎＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造の活性層(厚さ:８ｎｍ／５ｎｍ，３組，総厚:約５０ｎｍ)およびＡｌＧａＡｓ材料からなるｐ型半導体層(厚さ:２μｍ，ドーパント:Ｃ，濃度:１×１０１８／ｃｍ３)を１回のエピタキシャル成長で順次形成し、抵抗加熱蒸着法によりＡｕＺｎ合金(Ｚｎ含有率:５質量%)からなる中間電極部材料を蒸着して、所定のフォトリソグラフィ後のエッチングにより中間電極部(厚さ:１００ｎｍ)を形成した後、中間電極部とｐ型半導体層とのオーミックコンタクトをとるために、４２０℃の熱処理を施した。
次に、プラズマＣＶＤ法により、中間電極部およびｐ型半導体層上にＳｉ３Ｎ４材料を成膜し、ＢＨＦエッチング液を用いたウェットエッチングにより、中間電極部よりも上方のＳｉ３Ｎ４材料を除去して中間層を形成した。
中間層上には、反射層として、電子ビーム蒸着法により、Ａｕ材料からなる金属層(厚さ:５００ｎｍ)を形成し、この金属層上に、Ｐｔ材料からなる拡散防止層(厚さ:１００ｎｍ)およびＡｕ材料からなる接合層（厚さ:１μｍ）を形成した。また、接合用にＧａＡｓ材料からなる支持基板(厚さ:２８０μｍ，ドーパント:Ｓｉ，濃度:２×１０１８／ｃｍ３)を用意し、この上には、予めＡｕＧｅ系合金(Ｇｅ含有率:１２質量%)材料からなるオーミックコンタクト層（厚さ:２００ｎｍ）、Ｔｉ材料からなる密着層（厚さ:１００ｎｍ）およびＡｕ材料からなる接合層(厚さ１μｍ)を形成しておいた。これら中間層の接合層と支持基板の接合層とを、３５０度で３０分間加熱圧着し、支持基板の接合を行った。このようにして得られた構造物に対し、室温のアンモニア水:過酸化水素水:水=１：１２：１８(体積比)の液中において２時間揺動させることによりウェットエッチングを行い、成長基板の除去を行った。
次に、露出したｎ型半導体層上に、低温加熱蒸着法により、ＡｕＧｅ系合金(Ｇｅ含有率:１２質量％)材料からなるオーミックコンタクト層(厚さ:２００ｎｍ)およびＴｉ材料上にＡｕ材料を積層してパッド層(Ｔｉ厚さ:１００ｎｍ、Ａｕ厚さ:２μｍ)を蒸着し、フォトリソグラフィ後にウェットエッチングを施すことにより、図1（ｂ）に示す上部電極を形成した。また支持基板裏面に、同様にＡｕＧｅ系合金(Ｇｅ含有率:１２質量％)材料からなるオーミックコンタクト層(厚さ:２００ｎｍ)を形成した。その後、３８０℃の熱処理を施した。
最後に、リン酸および過酸化水素水の混合液を用いてエッチングによりメサを形成し、ダイサーを用いてダイシングすることにより、３２０μｍ角の正方形チップを作製した。
【００３９】
ダイシング後のｐ型半導体層の面積（本実施例においてはチップサイズに等しく３２０×３２０μｍ）に対する中間電極部の面積の割合が変化するように中間電極部の直径や間隔を変えて、図３（ａ）〜図３（ｇ）に示すような実施例および比較例のサンプルを作製した。図３（ａ）で示す比較例１の中間電極部は直径２０μｍの円を１２８μｍ間隔で均等に配置し、面積率は２．８％であった。図３（ｂ）で示す実施例１の中間電極部は直径２０μｍの円を８５μｍ間隔で均等に配置し、面積率は４．９％であった。図３（ｃ）で示す実施例２の中間電極部は直径２０μｍの円を６４μｍ間隔で均等に配置し、面積率は７．７％であった。図３（ｄ）で示す比較例１の中間電極部は直径２０μｍの円を５１μｍ間隔で均等に配置し、面積率は１１％であった。図３（ｅ）で示す比較例２の中間電極部は直径３０μｍの円を６４μｍ間隔で均等に配置し、面積率は１７．３％であった。図３（ｆ）で示す比較例３の中間電極部は直径３０μｍの円を５１μｍ間隔で均等に配置し、面積率は２４．９％であった。図３（ｇ）で示す比較例４の中間電極部は直径４０μｍの円を５１μｍ間隔で均等に配置し、面積率は４４．２％であった。また、図には示さないが、比較例５の中間電極部は全面であり、面積率は１００％であった。
【００４０】
このようにして作製したチップをＴＯ−１８ステムに銀ペーストを用いてマウントし、ワイヤボンディング後に積分球に設置し、電流２０ｍＡとなるように通電したときの順方向電圧Ｖｆ（Ｖ）および発光出力Ｐｏ（ｍＷ）を測定した。これらの結果を表１に示す。なお、光出力は全光束分光測定システム（Ｌａｂｓｈｅｒｅ社製ＳＬＭＳ−１０２１−Ｓ）を用いて測定した。
【００４１】
【表１】
2011129724.tif 000003
【００４２】
表１の結果から中間電極部の面積率が小さいほど発光出力が大きくなることがわかる。また、比較例１では順方向電圧が急激に上昇することから、面積率は３％以上であることが好ましいことが分かる。実施例１、２および比較例２〜４では順方向電圧が変わらない。この範囲を縦軸に発光出力、横軸に中間電極部のｐ型半導体層に対する面積率としてプロットした図を図４に示す。比較例２〜比較例４の発光出力と、実施例１、２の発光出力との間に変局点が存在し、実施例１、２の点の直線と、比較例２〜４の点の直線との交点から、９％以下であれば順方向電圧の増加を伴うことなく高い発光出力を得られることが分かる。以上の結果より、面積率は３％以上、９％以下であることが好ましい。
【００４３】
次に、大電流における発光効率特性の違いについて、実施例１、比較例１、２および図５に示す比較例７の、電流に対する発光出力（Ｐｏ）と順方向電圧（Ｖｆ）および単位電力あたりの発光出力から計算される発光効率（η）を測定した。これらの結果を表２および図６（ａ）、（ｂ）に示す。比較例７は実施例１と中間電極部の直径と面積率が同じであるが、配置パターンを上部電極の直下に中間電極部を設けないように、上部電極の形状に合わせて配置したものである。
【００４４】
【表２】
2011129724.tif 000004
【００４５】
表２および図６の結果から、中間電極部の面積率の小さい比較例１および、上部電極直下に中間電極部を配置しない比較例７では、５０ｍＡ未満の低電流領域では本発明の実施例１に比べて発光効率が大きいものの、５０ｍＡでは同程度となり、その後、本発明の実施例が最も発光効率が高くなることが分かる。また、中間電極部の大きい比較例２は１５０ｍＡ以上では比較例１に比べて発光効率が大きくなるものの、実施例１には及ばない。
つまり、本発明によると、５０ｍＡ以上、さらには１００ｍＡ以上の大電流印加時に、高発光効率の発光素子を得ることができることが分かる。
【産業上の利用可能性】
【００４６】
本発明によれば、ｐ型半導体層と前記支持基板とを電気的に接続する中間電極部を有し、前記中間電極部を本発明の範囲で均等に分散して配置することにより、大電流での使用時でも発光効率の高い半導体発光素子を提供することができる。
【００４７】
本発明の半導体発光素子の製造方法によれば、ｐ型半導体層と前記支持基板とを電気的に接続する中間電極部を有し、前記中間電極部を本発明の範囲で均等に分散して配置することにより、大電流での使用時でも発光効率の高い半導体発光素子を製造することができる。
【符号の説明】
【００４８】
１      半導体発光素子
２      支持基板
３      中間層
３ａ    中間電極部
４      第２導電型半導体
５      活性層
６      第１導電型半導体
７      上側電極部
８      下側電極層
９      金属層
１０    成長基板
【図１】
2011129724.tif 000005
【図２】
2011129724.tif 000006
【図４】
2011129724.tif 000007
【図５】
2011129724.tif 000008
【図６】
2011129724.tif 000009
【図３】
2011129724.tif 000010