(57)【要約】【課題】固体撮像装置の高速化、超高精細化に対応したノイズ除去を可能とする固体撮像装置およびその駆動方法を提供する。【解決手段】画素のリセットからＣＤＳ回路によるノイズの減算処理までを１水平走査（１Ｈ）期間６１内で行い、次の１Ｈ期間６２内でＡ／Ｄ変換など、ＣＤＳ以降の信号処理を行い、画素信号を水平信号線に読み出す。なお、ある１Ｈ期間内で、ある行の画素信号がＡ／Ｄ変換されているとき、次の行の画素リセットからＣＤＳ回路によるノイズの減算処理が同時に行われる、すなわちパイプライン処理とすることで、回路の処理速度を抑えることができる。さらに、ＣＤＳ回路の入力部に加速トランジスタを接続し、あらかじめ入力部を適当な電圧値にセットすることにより、ＣＤＳ回路にノイズがサンプルされる時間が大幅に短縮できる。【選択図】図６
2011176520.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオード、増幅トランジスタ、転送トランジスタ、選択トランジスタ、およびリセットトランジスタを有する画素が２次元状に配列され、各列の選択トランジスタのソースが垂直信号線に接続され、前記垂直信号線ごとに負荷トランジスタに接続されるとともにＣＤＳ回路の入力部に接続され、前記ＣＤＳ回路の出力がＡ／Ｄ変換回路に入力してディジタル信号に変換された後、水平選択トランジスタをオンして信号を水平信号線に読み出す固体撮像装置において、
第１の１Ｈ期間内に、第１の１行分の画素内のフローティングディフュージョンのリセット、フォトダイオードに蓄積した信号電荷のフローティングディフュージョンへの転送、およびＣＤＳ回路によるノイズの減算処理までを行い、前記第１の１Ｈ期間の次の第２の１Ｈ期間内に前記第１の１行分のＡ／Ｄ変換を行うと同時に、前記第１の１行分の次の第２の１行分の画素内のフローティングディフュージョンのリセット、フォトダイオードに蓄積した信号電荷のフローティングディフュージョンへの転送、およびＣＤＳ回路によるノイズの減算処理を行うように駆動する駆動手段を備えることを特徴とする固体撮像装置。
【請求項２】
前記ＣＤＳ回路は、第１のサンプル容量と第２のサンプル容量とサンプルトランジスタを備え、
前記第１のサンプル容量にノイズが減算処理された信号電圧成分がサンプルされている状態で、前記サンプルトランジスタをオンして、前記ノイズが減算処理された信号電圧成分を前記第２のサンプル容量に転送した後、前記サンプルトランジスタをオフすることで、前記Ａ／Ｄ変換回路にリセットノイズを除去したＣＤＳ出力電圧を入力するとともに、前記ＣＤＳ回路と前記Ａ／Ｄ変換回路を分離することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記ＣＤＳ回路の入力部に加速トランジスタを配置し、前記フローティングディフュージョンがリセットされる前、または同時に、前記加速トランジスタを前記リセットトランジスタのオン時間よりも短時間オンし、前記ＣＤＳ回路の入力電圧を、前記フローティングディフュージョンがリセットされたときに設定される値にあらかじめセットしておくことを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記加速トランジスタのチャネル抵抗が、前記増幅トランジスタ、前記選択トランジスタ、および前記負荷トランジスタの３つのトランジスタにより構成されるソースフォロワの出力抵抗よりも小さくなるように、前記加速トランジスタのサイズが設定されていることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
フォトダイオード、増幅トランジスタ、転送トランジスタ、選択トランジスタ、およびリセットトランジスタを有する画素が２次元状に配列され、各列の選択トランジスタのソースが垂直信号線に接続され、前記垂直信号線ごとに負荷トランジスタに接続されるとともにＣＤＳ回路の入力部に接続され、前記ＣＤＳ回路の出力がＡ／Ｄ変換回路に入力してディジタル信号に変換された後、水平選択トランジスタをオンして信号を水平信号線に読み出す固体撮像装置の駆動方法において、
第１の１Ｈ期間内に、第１の１行分の画素内のフローティングディフュージョンのリセット、フォトダイオードに蓄積した信号電荷のフローティングディフュージョンへの転送、およびＣＤＳ回路によるノイズの減算処理までを行い、前記第１の１Ｈ期間の次の第２の１Ｈ期間内に前記第１の１行分のＡ／Ｄ変換を行うと同時に、前記第１の１行分の次の第２の１行分の画素内のフローティングディフュージョンのリセット、フォトダイオードに蓄積した信号電荷のＦＤへの転送、およびＣＤＳ回路によるノイズの減算処理を行うように駆動することを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置およびその駆動方法に関し、より詳細には、固体撮像装置の高速化、超高精細化に対応したノイズ除去技術に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサやＣＣＤにおいて、信号電荷を読み込む拡散領域であるフローティングディフュージョン（ＦＤ）部のリセットに伴うリセットノイズや、トランジスタのしきい値バラツキを除去する信号処理として、相関２重サンプリング（ＣＤＳ）が一般的に利用されている（例えば特許文献１の段落０００４参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２００６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、例えばＣＭＯＳイメージセンサによって高速カメラや超高精細カメラを実現する場合、ＣＭＯＳイメージセンサの長所の一つである列並列処理を適用しても、１画素あたりの信号読み出し、信号処理にかけられる時間が非常に短くなる。例えば、スーパーハイビジョン（ＳＨＶ）カメラ用のＣＭＯＳイメージセンサ（７６８０×４３２０画素）の場合、フレームレート６０Ｈｚのときで１Ｈは３．８６μｓ、フレームレート１２０Ｈｚのときで１．９３μｓとなる。今、フレームレート１２０ＨｚのＳＨＶカメラ用ＣＭＯＳイメージセンサについて考えると、ＣＭＯＳイメージセンサの構成が一般的な場合、画素リセットノイズや増幅トランジスタのしきい値バラツキを除去するためのＣＤＳ回路とＡ／Ｄ変換回路が一列に配置しているため、ＣＤＳ回路に充てられる時間は１μｓ以下と非常に短くなる。一方、増幅トランジスタ、選択トランジスタ、負荷トランジスタにより構成されているソースフォロワには、負荷として垂直信号線の大きな寄生容量が接続されているため、ソースフォロワの応答が遅くなることによるセットリングの影響により、ノイズをクランプする時間が短いと、フローティングディフュージョンの電圧値が（リセット電位ＶＲＳＴ＋リセットノイズ電圧）にセットされても、ソースフォロワの出力がそれに相当する値にセットされないため、リセットノイズの除去が不完全になるといった問題がある。
【０００５】
本発明は、上記の課題に鑑みてなされたものであり、固体撮像装置の高速化、超高精細化に対応したノイズ除去を可能とする固体撮像装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本明細書において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００７】
（１）フォトダイオード、増幅トランジスタ、転送トランジスタ、選択トランジスタ、およびリセットトランジスタを有する画素が２次元状に配列され、各列の選択トランジスタのソースが垂直信号線に接続され、前記垂直信号線ごとに負荷トランジスタに接続されるとともにＣＤＳ回路の入力部に接続され、前記ＣＤＳ回路の出力がＡ／Ｄ変換回路に入力してディジタル信号に変換された後、水平選択トランジスタをオンして信号を水平信号線に読み出す固体撮像装置において、第１の１Ｈ期間内に、第１の１行分の画素内のフローティングディフュージョンのリセット、フォトダイオードに蓄積した信号電荷のフローティングディフュージョンへの転送、およびＣＤＳ回路によるノイズの減算処理までを行い、前記第１の１Ｈ期間の次の第２の１Ｈ期間内に前記第１の１行分のＡ／Ｄ変換を行うと同時に、前記第１の１行分の次の第２の１行分の画素内のフローティングディフュージョンのリセット、フォトダイオードに蓄積した信号電荷のフローティングディフュージョンへの転送、およびＣＤＳ回路によるノイズの減算処理を行うように駆動する駆動手段を備えることを特徴とする。
【０００８】
（２）上記（１）において、前記ＣＤＳ回路は、第１のサンプル容量と第２のサンプル容量とサンプルトランジスタを備え、前記第１のサンプル容量にノイズが減算処理された信号電圧成分がサンプルされている状態で、前記サンプルトランジスタをオンして、前記ノイズが減算処理された信号電圧成分を前記第２のサンプル容量に転送した後、前記サンプルトランジスタをオフすることで、前記Ａ／Ｄ変換回路にリセットノイズを除去したＣＤＳ出力電圧を入力するとともに、前記ＣＤＳ回路と前記Ａ／Ｄ変換回路を分離することを特徴とする。
【０００９】
（３）上記（１）または（２）において、前記ＣＤＳ回路の入力部に加速トランジスタを配置し、前記フローティングディフュージョンがリセットされる前、または同時に、前記加速トランジスタを前記リセットトランジスタのオン時間よりも短時間オンし、前記ＣＤＳ回路の入力電圧を、前記フローティングディフュージョンがリセットされたときに設定される値にあらかじめセットしておくことを特徴とする。
【００１０】
（４）上記（３）において、前記加速トランジスタのチャネル抵抗が、前記増幅トランジスタ、前記選択トランジスタ、および前記負荷トランジスタの３つのトランジスタにより構成されるソースフォロワの出力抵抗よりも小さくなるように、前記加速トランジスタのサイズが設定されていることを特徴とする。
【００１１】
（５）フォトダイオード、増幅トランジスタ、転送トランジスタ、選択トランジスタ、およびリセットトランジスタを有する画素が２次元状に配列され、各列の選択トランジスタのソースが垂直信号線に接続され、前記垂直信号線ごとに負荷トランジスタに接続されるとともにＣＤＳ回路の入力部に接続され、前記ＣＤＳ回路の出力がＡ／Ｄ変換回路に入力してディジタル信号に変換された後、水平選択トランジスタをオンして信号を水平信号線に読み出す固体撮像装置の駆動方法において、第１の１Ｈ期間内に、第１の１行分の画素内のフローティングディフュージョンのリセット、フォトダイオードに蓄積した信号電荷のフローティングディフュージョンへの転送、およびＣＤＳ回路によるノイズの減算処理までを行い、前記第１の１Ｈ期間の次の第２の１Ｈ期間内に前記第１の１行分のＡ／Ｄ変換を行うと同時に、前記第１の１行分の次の第２の１行分の画素内のフローティングディフュージョンのリセット、フォトダイオードに蓄積した信号電荷のＦＤへの転送、およびＣＤＳ回路によるノイズの減算処理を行うように駆動することを特徴とする。
【発明の効果】
【００１２】
本発明に係わる固体撮像装置およびその駆動方法によれば、２次元状に配列された画素と、各列にＣＤＳ回路とＡ／Ｄ変換回路が配置された構成の固体撮像装置において、ある１Ｈ期間内に、ある１行分の画素内のフローティングディフュージョンのリセット、フォトダイオードに蓄積した信号電荷のフローティングディフュージョンへの転送、ＣＤＳ回路によるノイズの減算処理までを行い、次の１Ｈ内にＡ／Ｄ変換を行うと同時に、次の１行分の画素内のフローティングディフュージョンのリセット、フォトダイオードに蓄積した信号電荷のフローティングディフュージョンへの転送、ＣＤＳ回路によるノイズの減算処理を行う、つまり、１Ｈ期間内に、ある１行分の画素信号のＡ／Ｄ変換と、次の１行分の画素信号のＣＤＳ回路によるノイズの減算処理までを同時に行う、パイプライン処理を実行することにより、回路の動作時間を長くとれるため、高速、超高精細な固体撮像装置においても、確実なノイズ除去が可能となる。
【００１３】
さらに、本発明に係わる固体撮像装置およびその駆動方法によれば、ＣＤＳ回路の入力部に加速トランジスタを配置し、フローティングディフュージョンがリセットされる前、または同時に、この加速トランジスタをリセットトランジスタのオン時間よりも短時間オンし、上記ソースフォロワの出力電圧、すなわちＣＤＳ回路の入力電圧を、フローティングディフュージョンがリセットされたときに設定される値の近傍にあらかじめセットしておくことで、ＣＤＳ回路にノイズがサンプルされる時間を大幅に短縮することができ、短縮された時間を、信号をサンプルする時間に振り分けることで、高いＳ／Ｎを実現できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施例の固体撮像装置の全体構成例を示すブロック図である。
【図２】図１に示す固体撮像装置を構成する画素に設けられる画素回路とＣＤＳ回路の接続図である。
【図３】図１、図２に示すＣＤＳ回路の構成例を示す回路図である。
【図４】本発明の第２の実施例によるＣＤＳ回路までの１列分の構成図である。
【図５】従来の固体撮像装置を駆動するクロックのパターンである。
【図６】本発明の第１の実施例による固体撮像装置の駆動クロックパターンである。
【図７】本発明の第２の実施例による固体撮像装置の駆動クロックパターンである。
【図８】図４に示す回路のうち、回路シミュレーションにより動作解析するために抜き出した回路図である。
【図９】図８に示す回路のシミュレーション結果である。
【発明を実施するための形態】
【００１５】
本発明の実施例の固体撮像装置およびその駆動方法について、図を参照して、以下に説明する。なお、各図において共通する要素には同一の符号を付し、重複する説明については省略している。
【実施例１】
【００１６】
図１は、本発明の第１の実施例の固体撮像装置の全体構成例を示すブロック図である。図２は、図１に示す固体撮像装置を構成する画素に設けられる画素回路とＣＤＳ回路の接続図である。図３は、図１、図２に示すＣＤＳ回路の構成例を示す回路図である。図１は一般的な構成のＣＭＯＳイメージセンサのブロック図でもあり、図３は一般的な構成のＣＤＳ回路でもあるが、後述するように、本実施例はその駆動に特徴がある。
【００１７】
図１、図２において、１は垂直シフトレジスタ、２は水平シフトレジスタ、３はＣＤＳ回路、４はＡ／Ｄ変換回路、５は画像処理回路、６は画素、７は垂直信号線、８は水平信号線である（複数あるものについてはその一つに符号を付けている）。Ｍ１は転送トランジスタ、Ｍ２はリセットトランジスタ、Ｍ３は増幅トランジスタ、Ｍ４は選択トランジスタ、Ｍ５は負荷トランジスタ、Ｍ９は水平選択トランジスタ、ＰＤはフォトダイオード、ＦＤはフローティングディフュージョン、Ｃｖは垂直信号線７の容量である。
【００１８】
図３において、Ｍ７はクランプトランジスタ、Ｍ８はサンプルトランジスタ、Ｃｃはカップリング容量、ＣＳＨ１、ＣＳＨ２はサンプル容量、ＢＦ１、ＢＦ２、ＢＦ３はバッファである。
【００１９】
１画素は、転送トランジスタＭ１、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４より構成されており、選択トランジスタＭ４のソースが垂直信号線７を通して負荷トランジスタＭ５に接続されると同時にＣＤＳ回路３の入力部に接続されている。各列のＣＤＳ回路３の出力は、同じく各列に配置されたＡ／Ｄ変換回路４に入力してディジタル信号に変換された後、各列の水平選択トランジスタＭ９を順次オンして水平信号線８に読み出し、画像処理を施して出力される。
【００２０】
本発明の実施例を説明する前に、図５に示した従来技術の駆動クロックを印加したときの信号読み出し、ノイズ除去動作を説明する。なお、図３に示したＣＤＳ回路３は、クランプトランジスタＭ７、サンプルトランジスタＭ８、カップリング容量Ｃｃ、サンプル容量ＣＳＨ１、ＣＳＨ２、バッファＢＦ１、ＢＦ２、ＢＦ３からなるサンプルホールド（Ｓ／Ｈ）回路であるが、ＣＤＳ回路３の構成はこれに限るものではない。
【００２１】
まず、リセットトランジスタＭ２、選択トランジスタＭ４をオンしてフローティングディフュージョンＦＤをリセット電位ＶＲＳＴにリセットする（図５のφＲＴ、φＲＳ参照）。そのとき、ＣＤＳ回路３のクランプトランジスタＭ７、サンプルトランジスタＭ８もオン（φＣＰ、φＳＨ参照）しておく。次にリセットトランジスタＭ２をオフ（φＲＴ参照）するとフローティングディフュージョンＦＤにリセットノイズがサンプルされるため、増幅トランジスタＭ３、選択トランジスタＭ４、負荷トランジスタＭ５から構成されているソースフォロワの出力、すなわちカップリング容量ＣＣの左端の電圧はリセット時からリセットノイズ分変化するが、クランプトランジスタＭ７はまだオン（φＣＰ参照）しており、カップリング容量ＣＣの右端は電圧値ＶＣＰにクランプされているので、カップリング容量ＣＣにはリセットノイズが記憶されることになる。このとき、サンプル容量ＣＳＨ１端、ＣＳＨ２端もＶＣＰに対応する電圧ＶＳＨ１、ＶＳＨ２にセットされる。次にクランプトランジスタＭ７をオフ（φＣＰ参照）してから転送トランジスタＭ１をオン（φＴＧ参照）して信号電荷をフローティングディフュージョンＦＤに転送して読み出すと、ソースフォロワの出力電圧がリセット時と比べて信号電圧分だけ変化するので、電圧値ＶＣＰにクランプされていたカップリング容量ＣＣの右端も信号電圧分だけ変化することになり、サンプル容量ＣＳＨ１端、ＣＳＨ２端の電圧はＶＳＨ１、ＶＳＨ２から信号電圧分だけ変化する。最後にサンプルトランジスタＭ８をオフ（φＳＨ参照）すると、ＶＳＨ２から信号電圧分だけ変化した電圧値がサンプル容量ＣＳＨ２にホールドされることになり、信号電圧成分のみが、ある電圧値からの変化分という形でＣＤＳ回路３から出力され、リセットノイズが除去される。
【００２２】
次に、本発明の第１の実施例の固体撮像装置におけるノイズ除去動作を説明する。本実施例の固体撮像装置の駆動クロックパターンを図６に示す。
【００２３】
図６において、φＲＴ、φＴＧ、φＲＳ、φＣＰのクロックパターンは上記の従来技術で説明した通りであるが、φＳＨのクロックパターンは相違している。図には示していないが、本実施例の固体撮像装置は、図６に示すクロックパターンを出力する駆動手段を備えている。その駆動手段は、回路によって構成しても、ＣＰＵとプログラムで構成してもよい。
【００２４】
まず、リセットトランジスタＭ２、選択トランジスタＭ４をオンしてフローティングディフュージョンＦＤをリセット電位ＶＲＳＴにリセットする（図６のφＲＴ、φＲＳ参照）。そのとき、ＣＤＳ回路３のクランプトランジスタＭ７もオン（φＣＰ参照）しておく。次にリセットトランジスタＭ２をオフ（φＲＴ参照）するとフローティングディフュージョンＦＤにリセットノイズがサンプルされるため、増幅トランジスタＭ３、選択トランジスタＭ４、負荷トランジスタＭ５から構成されているソースフォロワの出力、すなわちカップリング容量ＣＣの左端の電圧はリセット時からリセットノイズ分変化するが、クランプトランジスタＭ７はまだオン（φＣＰ参照）しており、カップリング容量ＣＣの右端は電圧値ＶＣＰにクランプされているので、カップリング容量ＣＣにはリセットノイズが記憶されることになる。このとき、サンプル容量ＣＳＨ１端もＶＣＰに対応する電圧ＶＳＨ１にセットされる。次にクランプトランジスタＭ７をオフ（φＣＰ参照）してから転送トランジスタＭ１をオン（φＴＧ参照）して信号電荷をフローティングディフュージョンＦＤに転送して読み出すと、ソースフォロワの出力電圧がリセット時と比べて信号電圧分だけ変化するので、電圧値ＶＣＰにクランプされていたカップリング容量ＣＣの右端も信号電圧分だけ変化することになり、サンプル容量ＣＳＨ１端の電圧はＶＳＨ１から信号電圧分だけ変化する。
【００２５】
したがって、φＲＳをオフにした時点（選択トランジスタＭ４をオフにした時点）で、ＣＳＨ１端には、リセットノイズが除去された信号電圧成分がサンプルされている。これをφＳＨをＨｉｇｈにすることでサンプルトランジスタＭ８をオンして、サンプル容量ＣＳＨ２端に転送した後、サンプルトランジスタＭ８をオフ（φＳＨ参照）することで、ＣＤＳ回路３の後段に配置されているＡ／Ｄ変換回路４にリセットノイズを除去したＣＤＳ出力電圧が入力されると同時にＣＤＳ回路３とＡ／Ｄ変換回路４が分離される。
【００２６】
すなわち、本実施例の固体撮像装置は、第１の１Ｈ期間６１内に、第１の１行分の画素内のフローティングディフュージョンＦＤのリセット、フォトダイオードＰＤに蓄積した信号電荷のフローティングディフュージョンＦＤへの転送、およびＣＤＳ回路３によるノイズの減算処理までを行い、次の第２の１Ｈ期間６２内に前記第１の１行分のＡ／Ｄ変換を行うと同時に、前記第１の１行分の次の第２の１行分の画素内のフローティングディフュージョンＦＤのリセット、フォトダイオードＰＤに蓄積した信号電荷のフローティングディフュージョンＦＤへの転送、およびＣＤＳ回路３によるノイズの減算処理を行うように駆動する駆動手段（図示していない）を備える。
【００２７】
具体的には、本実施例の固体撮像装置は、サンプル容量ＣＳＨ１にノイズが減算処理された信号電圧成分がサンプルされている状態で、サンプルトランジスタＭ８をオンして、ノイズが減算処理された信号電圧成分をサンプル容量ＣＳＨ２に転送した後、サンプルトランジスタＭ８をオフすることで、Ａ／Ｄ変換回路４にリセットノイズを除去したＣＤＳ出力電圧を入力するとともに、ＣＤＳ回路３とＡ／Ｄ変換回路４の分離を行う。
【００２８】
したがって、信号読み出しからＣＤＳ処理までを１Ｈ期間で行い、次の１Ｈ期間でＡ／Ｄ変換が行われると同時に、次行の画素信号の読み出しからＣＤＳ処理を同時に行うという、いわゆるパイプライン処理が可能となり、ある１画素の信号電荷読み出しから水平信号線８への出力まで２Ｈ期間かけて処理するため、従来技術に比べてＣＤＳ回路３の動作時間を長くとれ、確実なノイズ除去が可能となる。
【実施例２】
【００２９】
本発明の第２の実施例に係わる固体撮像装置のうち、１画素とＣＤＳ回路を抜き出した構成図を図４に、駆動クロックパターンを図７に示す。ＣＤＳ回路の回路構成は図３に示す通りであり、ＣＤＳ回路の動作は第１の実施例で説明した通りである。また、以下に説明する点以外についても第１の実施例で説明した通りである。
【００３０】
図４に示すように、ＣＤＳ回路３の入力部に加速トランジスタＭ６を接続した構成となっている。第１の実施例との違いは、フローティングディフュージョンＦＤがリセットされる前、または同時に、加速トランジスタＭ６をリセットトランジスタＭ２のオン時間よりも短時間オン（図７のφｂｓｔ参照）し、増幅トランジスタＭ３、選択トランジスタＭ４、負荷トランジスタＭ５より構成されるソースフォロワの出力電圧、すなわちＣＤＳ回路３の入力電圧を、フローティングディフュージョンＦＤがリセットされたときに設定される値の近傍にあらかじめセットしておくことで、ＣＤＳ回路３にノイズがサンプルされる時間を大幅に短縮できることである。
【００３１】
図４の回路のうち、ソースフォロワおよび加速トランジスタＭ６を抜き出した回路（図８）において、Ｖｄ＝２Ｖ、Ｖｉｎ＝２Ｖ（パルス）、Ｖｄｄ＝３．３Ｖ、Ｖｂｓ＝１Ｖ、Ｖｂｓｔ＝１Ｖ、φｂｓｔ＝３．３Ｖ（パルス幅３０ｎｓ）としてシミュレーションした結果を図９に示す。加速トランジスタＭ６を接続していない場合の結果も点線であわせて示してある。これより、加速トランジスタＭ６によりソースフォロワのセットリング時間が大幅に短縮できることがわかる。
【００３２】
図７では、φＲＴとφｂｓｔを同時にＨｉｇｈレベルにしてリセットトランジスタＭ２、加速トランジスタＭ６をオンしているが、あらかじめφｂｓｔをＨｉｇｈレベルにしてからφＲＴをＨｉｇｈレベルにしてもよく、また、φｂｓｔをＨｉｇｈ→ＬｏｗとしてからφＲＴをＨｉｇｈレベルにしてもよい。ここで重要なことは、加速トランジスタＭ６のオン時間を、増幅トランジスタＭ３、選択トランジスタＭ４、負荷トランジスタＭ５により構成されるソースフォロワの過渡応答特性（図９の点線）において、Ｖｏｕｔが加速トランジスタＭ６によってセットされる電圧値Ｖｂｓｔになる時間よりも十分短くすることである。加速トランジスタＭ６のオン時間がこれよりも長くなると、加速トランジスタＭ６による加速効果がなくなる。
【００３３】
また、図９のＶｏｕｔの立ち上がり時間をより短縮するためには、加速トランジスタＭ６のチャネル抵抗を、増幅トランジスタＭ３、選択トランジスタＭ４、負荷トランジスタＭ５より構成されたソースフォロワの出力抵抗よりも十分小さくなるように加速トランジスタＭ６のサイズ（ゲート幅Ｗゲート長Ｌ）を設定することが必要である。
【００３４】
信号電荷は電子であるため、これを読み出すと、ソースフォロワの出力はリセット時の電圧値から低下するが、この時の過渡応答速度は、垂直信号線７の容量ＣＶと負荷トランジスタＭ５で決まる。負荷トランジスタＭ５は定電流源であり、ソースフォロワのダイナミックレンジを大きくとるために電流値は小さく設定されているため、速度は遅くなる。したがって、ノイズをサンプルする時間の短縮分を、信号をサンプルする時間に振り分けることで、高いＳ／Ｎを実現できる。
【００３５】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００３６】
１…垂直シフトレジスタ、２…水平シフトレジスタ、３…ＣＤＳ回路、４…Ａ／Ｄ変換回路、５…画像処理回路、６…画素、７…垂直信号線、８…水平信号線、Ｍ１…転送トランジスタ、Ｍ２…リセットトランジスタ、Ｍ３…増幅トランジスタ、Ｍ４…選択トランジスタ、Ｍ５…負荷トランジスタ、Ｍ６…加速トランジスタ、Ｍ７…クランプトランジスタ、Ｍ８…サンプルトランジスタ、Ｍ９…水平選択トランジスタ、ＰＤ…フォトダイオード、ＦＤ…フローティングディフュージョン、Ｃｖ…垂直信号線の容量、Ｃｃ…カップリング容量、ＣＳＨ１、ＣＳＨ２…サンプル容量、ＢＦ１、ＢＦ２、ＢＦ３…バッファ、６１…第１の１Ｈ期間、６２…第２の１Ｈ期間
【図１】
2011176520.tif 000003
【図２】
2011176520.tif 000004
【図３】
2011176520.tif 000005
【図４】
2011176520.tif 000006
【図５】
2011176520.tif 000007
【図６】
2011176520.tif 000008
【図７】
2011176520.tif 000009
【図８】
2011176520.tif 000010
【図９】
2011176520.tif 000011