(57)【要約】【課題】  経済性に優れ、かつ高い製造歩留りを可能にしながら、画素に短絡や接続不良（オープン）を生じない、検出装置等を提供する。【解決手段】受光素子アレイ５０と、ＣＭＯＳ７０と、これらの間に介在する接合バンプ９と、受光素子アレイおよびＣＭＯＳのグランド電極１２，７２どうしを接続する接続部材２１とを備え、受光素子アレイのグランド電極１２は、画素領域４５の外側４７において、段の底面をなす化合物半導体層２にオーミック接触しており、接続部材２１は、受光素子アレイのグランド電極１２とＣＭＯＳのグランド電極７２とに対して直立していることを特徴とする。【選択図】        図１
2011146602.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体の積層体からなる受光素子の画素が複数配列された受光素子アレイと、
前記画素ごとに光電荷を読み出す読み出し電極を有する読み出し回路と、
前記受光素子アレイの画素電極と前記読み出し回路の読み出し電極との間に介在する接合バンプと、
前記受光素子アレイおよび前記読み出し回路のグランド電極どうしを接続する接続部材とを備え、
前記受光素子アレイのグランド電極は、前記画素が配列された画素領域の外側において、前記画素電極がオーミック接触する化合物半導体層を含むひとつまたは複数の層が除かれた段の底面をなす化合物半導体層にオーミック接触しており、
前記接続部材は、前記受光素子アレイのグランド電極と前記読み出し回路のグランド電極とにその両端を接続されて、該両方のグランド電極に対して直立していることを特徴とする、検出装置。
【請求項２】
前記接続部材が、棒状または立壁状であることを特徴とする、請求項１に記載の検出装置。
【請求項３】
前記接続部材では、少なくとも主要部が、前記接合バンプよりも高い融点を持つ金属で形成されていることを特徴とする、請求項１または２に記載の検出装置。
【請求項４】
前記接続部材では、先端位置および／または中間高さ位置、に、前記接合バンプと同じ金属で形成された層を含むことを特徴とする、請求項１〜３のいずれか１項に記載の検出装置。
【請求項５】
前記接続部材が、前記受光素子アレイの４隅に、もしくは前記受光素子アレイの対向する２辺に沿って、または前記受光素子アレイを取り囲むように４辺に沿って、位置することを特徴とする、請求項１〜４のいずれか１項に記載の検出装置。
【請求項６】
前記接合バンプが、ＩｎもしくはＳｎ、またはＩｎおよびＳｎの両方を含むことを特徴とする、請求項１〜５のいずれか１項に記載の検出装置。
【請求項７】
前記接続部材では、少なくとも主要部が金または金合金で形成されていることを特徴とする、請求項１〜６のいずれか１項に記載の検出装置。
【請求項８】
前記受光素子アレイでは、化合物半導体基板／バッファ層／受光層／キャップ層、の化合物半導体積層体に、前記キャップ層から不純物元素を前記受光層内に届くように選択拡散することによって、選択拡散されていない領域で隔てられた複数の受光素子が配置されており、前記画素電極は前記キャップ層の前記不純物の選択拡散領域にオーミック接触しており、前記グランド電極は、前記画素領域の外側の領域において少なくとも前記キャップ層および受光層がエッチングされて除去されたあとの底面を形成する化合物半導体にオーミック接触していることを特徴とする、請求項１〜７のいずれか１項に記載の検出装置。
【請求項９】
前記受光素子アレイは、ＩｎＰ基板上に形成され、バンドギャップ波長（最長検出波長）が１．６５μｍ〜３．０μｍの受光層を有し、該受光層は、前記ＩｎＰ基板と格子整合条件（｜Δａ／ａｏ｜≦０．００２：ただし、ａを受光層の格子定数、ａｏをＩｎＰ基板の格子定数として、Δａ＝ａ−ａｏ）を満たす、ＩｎＧａＡｓＮＰ、ＩｎＧａＡｓＮＳｂ、およびＩｎＧａＡｓＮのうちのいずれかであることを特徴とする、請求項１〜８のいずれか１項に記載の検出装置。
【請求項１０】
前記受光素子アレイは、ＩｎＰ基板上に形成され、バンドギャップ波長（最長検出波長）が１．６５μｍ〜３．０μｍの受光層を有し、該受光層は、前記ＩｎＰ基板と格子整合条件（｜Δａ／ａｏ｜≦０．００２：ただし、ａを受光層の格子定数、ａｏをＩｎＰ基板の格子定数として、Δａ＝ａ−ａｏ）を満たす、ＧａＡｓＳｂ／ＩｎＧａＡｓ、ＧａＡｓＳｂ／ＩｎＧａＡｓＮ、ＧａＡｓＳｂ／ＩｎＧａＡｓＮＰ、またはＧａＡｓＳｂ／ＩｎＧａＡｓＮＳｂ、からなるタイプＩＩ型の量子井戸構造であることを特徴とする、請求項１〜８のいずれか１項に記載の検出装置。
【請求項１１】
請求項１〜１０のいずれか１項に記載の検出装置における前記受光素子アレイとして構成されていることを特徴とする、受光素子アレイ。
【請求項１２】
前記接続部材を備えることを特徴とする、請求項１１に記載の受光素子アレイ。
【請求項１３】
化合物半導体からなる受光素子の画素が複数配列された受光素子アレイを製造する方法であって、
化合物半導体基板上に前記受光素子の受光層を含むエピタキシャル積層体を形成する工程と、
前記エピタキシャル積層体に、選択拡散により不純物を拡散させて、選択拡散されていない領域に隔てられた前記受光素子のアレイを形成する工程と、
前記受光素子アレイごとに画素電極を形成する工程と、
前記受光素子アレイの画素領域の外側の領域をメサエッチングして除去する工程と、
前記メサエッチングされたあとの底面を形成する、前記エピタキシャル積層体の基部側層、または化合物半導体基板に、前記受光素子アレイに共通のグランド電極を形成する工程とを備えることを特徴とする、受光素子アレイの製造方法。
【請求項１４】
前記画素電極上、および／または、前記グランド電極上に、読み出し回路の電極と接続するための介在用導電材を形成する工程を備え、前記画素電極上の前記介在用導電材はフォトリソグラフィ法による接合バンプとし、また前記グランド電極上の介在用導電材は、めっき法またはフォトリソグラフィ法によって形成され、該グランド電極から直立した、前記接合バンプの材料より高い融点の金属を主要部とする、接続部材とすることを特徴とする、請求項１３に記載の受光素子アレイの製造方法。
【請求項１５】
化合物半導体からなる受光素子の画素が複数配列された受光素子アレイを準備する工程と、
前記画素ごとに光電荷を読み出す読み出し電極を有する読み出し回路を準備する工程と、
前記受光素子アレイおよび前記読み出し回路を準備する工程では、前記画素電極、および前記読み出し電極、のいずれか一方または双方に、接合バンプを形成し、かつ、前記受光素子アレイおよび読み出し回路の一方または双方のグランド電極に、該グランド電極から直立する、前記接合バンプの材料より高い融点の金属を主要部とする接続部材を形成し、次いで、
前記接続部材を前記両方のグランド電極間に介在させ、また前記接合バンプを前記画素電極と読み出し電極との間に介在させるようにして、前記受光素子アレイと前記読み出し回路とを対面させて位置合わせして、前記接続部材が熱圧着し、前記接合バンプが溶融して接合するように加熱する工程とを備えることを特徴とする、検出装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、近赤外から赤外域に受光感度を有する検出装置、受光素子アレイ、および、これらの製造方法に関するものである。
【背景技術】
【０００２】
化合物半導体に形成されたフォトダイオードアレイを有する検出装置では、信号読み出し用シリコンＩＣ（ＲＯＩＣ:Read  Out  IC）の読み出し電極と、当該フォトダイオードの電極とが向き合って、両方の間に介在するバンプによって導通がとられる。フォトダイオードは、可視域より長波長側の近赤外域または赤外域では、化合物半導体により形成されるため、化合物半導体とシリコン（ＩＣ）とのハイブリッド構成と呼ばれることがある。上記の化合物半導体の結晶は、機械的力には弱いため、上記のバンプには、融点が低く柔らかいインジウム（Ｉｎ）が用いられることが多い。
インジウムのバンプは上記特性に起因して、フォトダイオードの電極またはＲＯＩＣの読み出し電極に設けられる際、形が乱れて不揃いになりやすい。１つの検出装置には数万個〜数十万個のバンプが設けられるが、このような形状逸脱が大きいバンプを防止することは難しい。形状逸脱が大きいバンプは、圧着、ろう接などの際、１対１の導通を実現せず、当該バンプの領域（当該画素領域）をはみ出して隣のバンプに接触して短絡を発生する。また、接続がとられないオープンの画素も発生する。このような短絡やオープンは、撮像の場合は見苦しく、また物質検出や検査の場合は分解能低下の原因となり、商品価値を低下させる。
【０００３】
上記の問題を解決するため、多くの提案がなされてきた。上記ハイブリッド構成において、（ｄ１）縦方向の接合不良を防止するために間隔調整部材を入れて、少し引張り気味で接合バンプを接合することで、接合後のＩｎバンプを隣接画素間に短絡が生じない形状にする提案がされた（特許文献１）。また（ｄ２）絶縁樹脂（ポリイミド）の格子状部材を用い、格子中の孔にＩｎバンプを入れ、非孔部によりＩｎバンプを取り囲んで、隣のＩｎバンプから隔離する方法が提案された（特許文献２）。また、センサと読み出し回路とに、凹凸の嵌め合い構造を設けて横方向ずれを防止する構造の提案がなされた（特許文献３）。さらに、画素が配置される領域の外側に補強を目的とした補強バンプを多数設ける構造の提案もなされた（特許文献４）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２９９６５０号公報
【特許文献２】特開平７−１５３９０５号公報
【特許文献３】特開平７−３８６０７６号公報
【特許文献４】特開平８−１３９２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の改良方法（ｄ１）〜（ｄ４）は、つぎの点に問題がある。
Ｉ．共通の問題
上記の（ｄ１）〜（ｄ４）は、いずれも受光部にＭＣＴ（ＨｇＣｄＴｅ）を使用し、−４０℃〜液体窒素温度（−１９６℃）で使用することで、ノイズ電流を抑え、鮮明な画像を得ている。逆に、冷却しないと、鮮明な画像は得られず、物質等の検出において高い分解能を得ることはできない。しかし、冷却に付随する熱応力により、センサ（化合物半導体）の損傷、隣接画素間の短絡、接合部の脱離などが発生しやすい。これらのトラブルを防止するために、ハイブリッド構造の接合バンプには、上述のように、容易に変形して応力を伝搬しない柔らかいＩｎバンプを用いている。しかし、インジウムは融点が１５０℃〜１６０℃と低いために、高温環境において信頼性を確保することが難しい。
ＩＩ．各改良方法における問題
（ｄ１）：この方策では、接合バンプが溶融状態において引っ張られるように間隔調整部材の高さを設定する。接合バンプが溶融して接合した状態において形状を改良することになる。このため、チップ（センサ）の反り、接合時のチップとＩＣとの傾き、接合バンプの形状逸脱、などのばらつき要因をすべて吸収して、全面ですべての接合バンプを正確に接合することは困難である。この結果、接合歩留まりの向上は限定的である。
（ｄ２）：格子状部材を別に作製する必要があり、製造コスト増を招く。また、格子状部材は非常に薄いためにハンドリングが容易ではなく、格子部分を各接合箇所に合わせてセットするのに多くの工数を要する。
（ｄ３）：画素を損傷しないように凹部と凸部とを、チップとＩＣとに設けるために工数を要し、製造コストを増大させる。また、上記の凹部および凸部は、画素領域から外れた外周部に設ける必要があり、その分、検出装置が大きくなる。
（ｄ４）：接合バンプと同じサイズの補強バンプを、複数、設ける構造であり、それほど堅固な補強を得ることができない。補強バンプはセンサの外周部に設けるため検出装置が大型化する上、余分な接合バンプのため製造コスト増を招く。仮に、補強バンプを内側に設けようとしても、読み出し回路は複雑に配置されており、読み出し回路へ応力負荷などの影響を及ぼさずに補強バンプを配置することは難しい。
【０００６】
本発明は、経済性に優れ、かつ高い製造歩留りを可能にしながら、画素に短絡や接続不良（オープン）を生じない、検出装置、受光素子アレイ、および、これらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の検出装置は、化合物半導体の積層体からなる受光素子の画素が複数配列された受光素子アレイと、画素ごとに光電荷を読み出す読み出し電極を有する読み出し回路と、受光素子アレイの画素電極と前記読み出し回路の読み出し電極との間に介在する接合バンプと、受光素子アレイおよび読み出し回路のグランド電極どうしを接続する接続部材とを備え、受光素子アレイのグランド電極は、画素が配列された画素領域の外側において、画素電極がオーミック接触する化合物半導体層を含む一つまたは複数の層が除かれた段の底面をなす化合物半導体層にオーミック接触しており、接続部材は、受光素子アレイのグランド電極と読み出し回路のグランド電極とにその両端を接続されて、該両方のグランド電極に対して直立していることを特徴とする。
なお、接続部材は、単一の接続部材で形成されていてもよいし、受光素子アレイおよび読み出し回路の両方に形成された接続部材、すなわち２つの接続部材が熱圧着により導電接続されたものであってもよい。単一の接続部材の場合は、当然、受光素子アレイまたは読み出し回路に形成されていた１つの接続部材が熱圧着により相手側の電極に圧着したものである。
【０００８】
上記の構成によれば、接続部材は両グランド電極を導電接続しながら、受光素子アレイと読み出し回路との間の距離を確実に制御することができる。このため、画素欠陥（隣接画素ショート、オープン）のない高品質の検出装置を得ることができる。また、受光素子アレイのグランド電極を引き出し配線によって画素電極と同じ高さレベルに揃える、従来の構造よりも、簡単な構造になり、製造工程を大幅に省略することができる。さらにグランド電極に対して直立する接続部材を配置するための化合物半導体層のメサエッチングによって露出する端面の形状成形（各層の端面によるギザギザを滑らかにする）が不要になる。すなわち多少のギザギザがあっても、従来のように引き出し配線の断線の原因になるようなことはなく、接続部材の直立配置にはまったく障害にならない。これによりさらに工程省略が可能になる。
【０００９】
接続部材は、棒状または立壁状とすることができる。これによって、剛性を高くして、受光素子アレイと読み出し回路との間の距離を、一層、精度よく、接続工程において多少圧力の不均衡などがあっても再現性よく制御することができる。この場合、複数の棒状または立壁状の接続部材を配置することで、受光素子アレイおよび読み出し回路の一方が他方に対して傾くことなどは再現性よく確実に防止できる。
【００１０】
接続部材では、少なくとも主要部が、接合バンプよりも高い融点を持つ金属で形成されている構成をとることができる。これによって、受光素子アレイと読み出し回路とを接続するとき、熱圧着法を用いて、加熱温度を、接続部材の融点未満であって接合バンプの融点を超える温度にして、接続部材は圧着により、また接合バンプは溶融してはんだ接合により、それぞれ、導電接続を実現することができる。上記の、接合バンプの融点＜熱圧着温度＜接続部材の融点、という熱圧着プロセスでは、受光素子アレイと読み出し回路との間の距離を、固体を維持する接続部材によりとることができる。すなわち接続部材をスペーサとして機能させることができる。また、接合バンプは溶融して画素電極と読み出し電極とを確実に導電接続しながら、両電極の間隔は接続部材によって確実に保たれるので、該接合バンプの隣の画素へのはみ出し等を防止することができる。さらに、接合バンプは溶融状態において圧力を受けるので、受光素子アレイおよび読み出し回路の本体部に圧力は伝達されず、これら本体部の損傷を確実に避けることができる。
【００１１】
接続部材では、先端位置および／または中間高さ位置、に、接合バンプと同じ金属で形成された層を含むことができる。これによって、熱圧着の際に圧力をそれほど高くしなくても、溶融した金属（接合バンプと同じ金属）をのり付け剤として利用しながら、両グランド電極を容易に導電接続することができる。こののり付け層の厚みを考慮しながら熱圧着することで、主要部を高い融点の金属で形成された接続部材のスペーサとしての機能は問題なく得ることができる。また、熱圧着のとき、上記ののり付け層は、固体状態の接続部材の主要部からはみ出すが、直立する接続部材は、画素領域から遠く離れているので、問題を生じることはない。
【００１２】
接続部材が、受光素子アレイの４隅に、もしくは受光素子アレイの対向する２辺に沿って、または受光素子アレイを取り囲むように４辺に沿って、位置することができる。これによって、傾きを無くし、かつ熱応力による剥がれを補強することができる。すなわち、接続部材の配置では、画素領域でのピッチの制約は無く、比較的広い面積を用いて接続することができ、熱応力に対する補強を得ることができる。また、両グランド電極間の導電接続と補強とを兼ねるため、余分なスペースをとらず、検出装置の小型化を実現することができる。
【００１３】
接合バンプが、ＩｎもしくはＳｎ、またはＩｎおよびＳｎの両方を含むことができる。これによって、汎用の材料からなる接合バンプにより、容易に画素電極と読み出し電極とを導電接続することができる。柔らかい材料であるＩｎを用いた場合、熱応力が発生しても変形により吸収することができる。Ｓｎを用いた場合には、金などの金属との高い濡れ性によりファインピッチの電極においても確実な接続を遂行することができる。
【００１４】
接続部材では、少なくとも主要部を金または金合金で形成することができる。これによって、ワイヤボンディング等において実績のある圧着しやすい金属により接続部材を形成することで、熱圧着工程において接続部材をスペーサに用いて、画素欠陥のない検出装置を製造することができる。
【００１５】
受光素子アレイでは、化合物半導体基板／バッファ層／受光層／キャップ層、の化合物半導体積層体に、キャップ層から不純物元素を受光層内に届くように選択拡散することによって、選択拡散されていない領域で隔てられた複数の受光素子が配置されており、画素電極はキャップ層の不純物の選択拡散領域にオーミック接触しており、グランド電極は、前記画素領域の外側の領域において少なくともキャップ層および受光層がエッチングされて除去されたあとの底面を形成する化合物半導体にオーミック接触している構成をとることができる。これによって、接続部材は両グランド電極を導電接続しながら、受光素子アレイと読み出し回路との間のスペーサとして機能することができる。また、受光素子アレイのグランド電極を引き出し配線によって画素電極と同じ高さレベルに揃える、従来の構造よりも、簡単な構造になり、製造工程を大幅に省略することができる。さらに接続部材は、メサエッチングされた空間を直通するため、化合物半導体層のメサエッチングによって露出する端面の形状成形（各層の端面によるギザギザを滑らかにする）が不要になる。すなわち多少のギザギザがあっても、従来のように引き出し配線の断線の原因になるようなことはなく、接続部材の直立配置にはまったく障害にならない。これによりさらに工程省略が可能になる。
【００１６】
上記の受光素子アレイは、ＩｎＰ基板上に形成され、バンドギャップ波長（最長検出波長）が１．６５μｍ〜３．０μｍの受光層を有し、該受光層は、ＩｎＰ基板と格子整合条件（｜Δａ／ａｏ｜≦０．００２：ただし、ａを受光層の格子定数、ａｏをＩｎＰ基板の格子定数として、Δａ＝ａ−ａｏ）を満たす、ＩｎＧａＡｓＮＰ、ＩｎＧａＡｓＮＳｂ、およびＩｎＧａＡｓＮのうちのいずれかとすることができる。これによって、ＩｎＰに格子整合する化合物半導体を用いて、暗電流が小さくＳ／Ｎ比の高い検出装置を得ることができる。
【００１７】
上記の受光素子アレイは、ＩｎＰ基板上に形成され、バンドギャップ波長（最長検出波長）が１．６５μｍ〜３．０μｍの受光層を有し、該受光層は、ＩｎＰ基板と格子整合条件（｜Δａ／ａｏ｜≦０．００２：ただし、ａを受光層の格子定数、ａｏをＩｎＰ基板の格子定数として、Δａ＝ａ−ａｏ）を満たす、ＧａＡｓＳｂ／ＩｎＧａＡｓ、ＧａＡｓＳｂ／ＩｎＧａＡｓＮ、ＧａＡｓＳｂ／ＩｎＧａＡｓＮＰ、またはＧａＡｓＳｂ／ＩｎＧａＡｓＮＳｂ、からなるタイプＩＩ型の量子井戸構造とすることができる。これによって、格子整合して暗電流を低減しながら、近赤外域の長波長域まで、たとえば２．５μｍ程度まで感度を持つ検出装置を得ることができる。
【００１８】
本発明の受光素子アレイは、上記のいずれかの検出装置における受光素子アレイとして構成されていることを特徴とする。これによって、画素欠陥のない高品質の検出装置を得ることができる。
【００１９】
上記の受光素子アレイは、接続部材を備えることができる。これによって、たとえば相手の読み出し回路に接続部材がない場合でも、傾きのない、距離を制御した検出装置を得ることができる。また、相手の読み出し回路に接続部材がある場合でも、その相手の接続部材と上述のスペーサを形成して画素欠陥のない検出装置を組み立てることができる。
【００２０】
本発明の受光素子アレイの製造方法は、化合物半導体からなる受光素子の画素が複数配列された受光素子アレイを製造する。この製造方法は、化合物半導体基板上に受光素子の受光層を含むエピタキシャル積層体を形成する工程と、エピタキシャル積層体に受光素子アレイを形成する工程と、エピタキシャル積層体に、選択拡散により不純物を拡散させて、選択拡散されていない領域に隔てられた受光素子のアレイを形成する工程と、受光素子アレイごとに画素電極を形成する工程と、受光素子アレイの画素領域の外側の部分をメサエッチングして除去する工程と、メサエッチングされたあとの底面を形成する、エピタキシャル積層体の基部側層、または化合物半導体基板に、受光素子アレイに共通のグランド電極を形成する工程とを備える。
【００２１】
上記の方法によれば、受光素子を選択拡散により形成するので漏れ電流等が少なく暗電流の低い、Ｓ／Ｎ比の高い受光素子アレイを得ることができる。さらに、メサエッチングして除去されたスペースに、グランド電極同士を導電接続する直立した接続部材を配置することができる。この結果、グランド電極の引き出し配線を設け、かつメサエッチングの端面の凹凸を滑らかにする等の処理工数を削減することができる。
【００２２】
画素電極上、および／または、グランド電極上に、読み出し回路の電極と接続するための介在用導電材を形成する工程を備え、画素電極上の介在用導電材はフォトリソグラフィ法による接合バンプとし、またグランド電極上の介在用導電材は、めっき法またはフォトリソグラフィ法によって形成され、該グランド電極から直立した、接合バンプの材料より高い融点の金属を主要部とする、接続部材とすることができる。これによって、仕様や工数を全体的に考慮して、画素欠陥のない検出装置を組み立てるために、受光素子アレイの側で備えておく介在用導電材を準備しておくことができる。
【００２３】
本発明の検出装置の製造方法は、化合物半導体からなる受光素子の画素が複数配列された受光素子アレイを準備する工程と、画素ごとに光電荷を読み出す読み出し電極を有する読み出し回路を準備する工程と、受光素子アレイおよび読み出し回路を準備する工程では、画素電極および読み出し電極、のいずれか一方または双方に、接合バンプを形成し、かつ、受光素子アレイおよび読み出し回路の一方または双方のグランド電極に、該グランド電極から直立する、接合バンプの材料より高い融点の金属を主要部とする接続部材を形成し、次いで、接続部材を両方のグランド電極間に介在させ、また接合バンプを画素電極と読み出し電極との間に介在させるようにして、受光素子アレイと読み出し回路とを対面させて位置合わせして、接続部材が熱圧着し、接合バンプが溶融して接合するように加熱する工程とを備えることを特徴とする。
【００２４】
これによって、受光素子アレイと読み出し回路とを接続するとき、熱圧着法を用いて、加熱温度を、接続部材の融点未満であって接合バンプの融点を超える温度にして、接続部材は圧着により、また接合バンプは溶融してはんだ接合により、それぞれ、導電接続を実現することができる。上記の、接合バンプの融点＜熱圧着温度＜接続部材の融点、という加熱温度を用いた熱圧着プロセスでは、受光素子アレイと読み出し回路との間の距離を、固体を維持する接続部材によりとることができる。すなわち接続部材を傾き防止等のスペーサとして機能させることができる。また、接合バンプは溶融して画素電極と読み出し電極とを確実に導電接続しながら、両電極の間隔は接続部材によって確実に保たれるので、該接合バンプの隣の画素へのはみ出し等を防止することができる。さらに、接合バンプは溶融状態において圧力を受けるので、受光素子アレイおよび読み出し回路の本体部に圧力は伝達されず、これら本体部の損傷を確実に避けることができる。
【発明の効果】
【００２５】
本発明により、経済性に優れ、かつ高い製造歩留りを可能にしながら、隣接画素に短絡や接続不良（オープン）を生じない、検出装置等を得ることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態１における検出装置を示す断面図である。
【図２】（ａ）は図１の検出装置の受光素子アレイをマルチプレクサ側から見た平面図であり、（ｂ）は画素を示す図である。
【図３】図１に示す検出装置の受光素子アレイの製造において画素領域の外側をエッチングして電極を設けた状態を示す図である。
【図４】接続部材および接合バンプを形成した状態を示す図である。
【図５】熱圧着のために、受光素子アレイとＣＭＯＳとを位置合わせした状態を示す図である。
【図６】図１に示す検出装置の受光素子アレイの変形例１を示す図である。
【図７】図１に示す検出装置の受光素子アレイの変形例２を示す図である。
【図８】本発明の実施の形態２における検出装置を示す断面図である。
【図９】図８の検出装置の変形例を示す図である。
【図１０】（ａ）は本発明の実施の形態３における検出装置を示す断面図であり、（ｂ）は接続部材の拡大図である。
【図１１】図１０の検出装置の製造において、熱圧着するために受光素子アレイとＣＭＯＳとを位置合わせした状態を示す図である。
【図１２】図１０に示す検出装置の変形例を示す図である。
【発明を実施するための形態】
【００２７】
（実施の形態１）
図１は、本発明の実施の形態１における検出装置１００を示す断面図である。検出装置１００は、受光素子アレイ５０と、読み出し回路（ＲＯＩＣ）を構成するＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）７０とからなっている。受光素子アレイ５０は、ｎ型ＩｎＰ基板１／ｎ型Ｉｎ０．５３Ｇａ０．４７Ａｓバッファ層２／受光層（光吸収層）３／ＩｎＰキャップ層４、の積層体に形成されている。上記のｎ型ＩｎＧａＡｓバッファ層２は、ｎ型ＩｎＰバッファ層２と置き換えてもよい。各受光素子では、ｐ型不純物の亜鉛（Ｚｎ）が選択拡散されてｐ型領域６が形成され、ｐ型領域６の先端部にｐｎ接合１５が形成されている。ｐ型領域６は受光層３にまで届き、ｐｎ接合１５は受光層３内に位置している。画素Ｐを構成する受光素子の主体をなすｐ型領域６は、隣り合うｐ型領域とは選択拡散されていない領域によって隔てられている。このためメサ構造などを形成することなく簡単な構造で、暗電流の低い受光素子アレイ５０を得ることができる。ｐ型領域６には、画素Ｐの電極、すなわち画素電極１１がオーミック接触している。極性としてはｐ側電極である画素電極１１は、被覆金属１１ｂに被覆されている。被覆金属１１ｂと接合バンプ９とは導電接続しており、接合バンプ９を通してＣＭＯＳ（マルチプレクサ）７０の読み出し電極７１に接続されている。読み出し電極７１は、パッド７１ｂと被覆金属７１ａとで構成される。ｐ型領域６／画素電極１１を含む領域からなる受光素子が、画素Ｐに対応する部分である。画素電極１１に対して共通の接地電位を与えるｎ側電極１２は、ｎ型バッファ層２にオーミック接触されている。光が入射される入射面となるＩｎＰ基板１の裏面にはＳｉＯＮ膜の反射防止膜３５が配置されている。また、ｐ型領域６形成のための選択拡散に用いられたＳｉＮの選択拡散マスクパターン３６は、そのまま残され、選択拡散マスクパターン３６の開口部またはＩｎＰキャップ層４の表面、および当該選択拡散マスクパターン３６を被覆する保護膜４３が設けられている。
【００２８】
図１において、受光素子アレイ５０の受光層３は波長１μｍ〜３μｍに受光感度を持てば、どのような受光層でもよい。たとえばＩｎＧａＡｓＮＰ、ＩｎＧａＡｓＮＳｂおよびＩｎＧａＡｓＮのうちのいずれかとすることができる。また、ＧａＡｓＳｂ／ＩｎＧａＡｓ、ＧａＡｓＳｂ／ＩｎＧａＡｓＮ、ＧａＡｓＳｂ／ＩｎＧａＡｓＮＰ、またはＧａＡｓＳｂ／ＩｎＧａＡｓＮＳｂ、からなるタイプＩＩ型の量子井戸構造としてもよい。また、とくに受光層３がタイプＩＩの多重量子井戸構造の場合には、ｐ型不純物である亜鉛（Ｚｎ）を拡散するとき、拡散濃度分布調整層をＩｎＰキャップ層４の側に設けてもよい。図１において、受光層３を多重量子井戸構造とする場合には、拡散濃度分布調整層がＩｎＰキャップ層４に含まれていると考えることができる。受光層３を多重量子井戸構造とする場合の具体的構造については、あとで詳しく説明する。
【００２９】
ＲＯＩＣのマルチプレクサには、ＣＭＯＳ７０が用いられている。読み出し電極７１は、画素電極１１ごとに１つ設けられ、接合バンプ９がパッド７１ｂ／被覆金属７１ａ上に配置されている。ハイブリッド構造の検出装置１００に接続される前、読み出し回路のＣＭＯＳ７０、および／または、受光素子アレイ５０には、対向する電極７１，１１ごとに接合バンプ９が設けられている。そして、接続または圧着のときに、その接合バンプ９は、相手側に導電接続する。グランド電極７２は、パッド７２ａと被覆金属７２ｂとからなり、ＣＭＯＳ７０の各読み出し電極７１に共通に、ＣＭＯＳ７０に１つ設けられる。
【００３０】
本実施の形態の検出装置における構造上の特徴は、次の点にある。
（１）受光素子アレイ５０のグランド電極１２と、ＣＭＯＳ７０のグランド電極７２とは、双方のグランド電極１２，７２に対して直立する接続部材２１によって導電接続される。
（２）受光素子アレイ５０において、ｎ型バッファ層２に届くように、受光層（光吸収層）３およびＩｎＰキャップ層４の画素領域４５の外側領域４７をメサエッチングすることで、空間Ｓが設けられている。接続部材２１は、この空間Ｓを直通して、上記グランド電極１２，７２を導電接続する。メサエッチングは、図１に示すように、ｎ型バッファ層２に届くように行ってもよいが、ｎ型ＩｎＰ基板１を用いて、ｎ型ＩｎＰ基板１に届くようにメサエッチングして、ｎ型ＩｎＰ基板１にグランド電極１２にオーミック接触させてもよい。
（３）接続部材２１は、接合バンプ９よりも融点が高い金属で形成されている。これは、受光素子アレイ５０とＣＭＯＳ７０とを熱圧着するときに、重要な意味を持つ。検出装置１００の製造方法において詳しく説明する。
【００３１】
図２（ａ）は、受光素子アレイ５０をＣＭＯＳ７０の側から見た図である。たとえば、画素Ｐは３２０×２５６個（約８．２万画素）、ピッチ３０μｍである。本実施の形態では、棒状の接続部材２１を４隅に設けている点にも特徴を有する。受光素子アレイ５０の４隅に接合バンプ９よりも径が大きい接続部材２１を配置することにより、受光素子アレイ５０とＣＭＯＳ７０との間の間隔を高精度に制御して、かつ傾斜を防止することで、画素欠陥のない高品質の検出装置１００を得ることができる。
図２（ｂ）は、画素Ｐを示す図である。破線の円形はｐ型領域６を示し、図示は省略してあるが、ｐ型領域６の端から内側へと順に、Ｚｎ選択拡散マスク３６の開口端、被覆金属１１ｂの外周、ＳｉＯＮ保護膜４３の開口端、画素電極１１、が位置している。受光素子と画素Ｐとは、面的な領域という意味では厳密には一致しないが、画素Ｐと受光素子とは１対１に対応するので、本説明では、受光素子と画素Ｐとを同列に扱う。
【００３２】
次に、本実施の形態の検出装置１００の製造方法について説明する。まず、図３に示す受光素子アレイ５０の製造方法の概略は、次の工程（Ｓ１）〜（Ｓ４）に示すとおりである。
（Ｓ１）Ｓドープによりｎ型化した直径２インチのＩｎＰ基板１上にＯＭＶＰＥ(Organometallic  Vapor  Phase  Epitaxy)法で、エピタキシャル積層体：（ｎ型ＩｎＰバッファ層２／Ｉｎ０．５３Ｇａ０．４７Ａｓ受光層３／ＩｎＰキャップ層４）を形成する。ＩｎＧａＡｓ受光層３のＩｎ／Ｇａ組成（０．５３／０．４７）はＩｎＰ基板に格子整合する組成比である。このＩｎＧａＡｓ受光層３のＰＬ(Photoluminescence)測定における波長は１．７μｍである。受光層３の材料は、さらに長波長まで感度を得るためにＩｎＧａＡｓＮとしてもよい。さらにＩｎＧａＡｓＮの結晶性を向上するために、ＰやＳｂを含有させてＩｎＧａＡｓＮＰやＩｎＧａＡｓＮＳｂとしてもよい。たとえばＩｎＧａＡｓＮ受光層３では、ＰＬ測定による波長は２．０μｍ、またＳＩＭＳ(Secondary  Ion  Mass  Spectroscopy)分析によるＮ含有量は１．５ａｔ％、Ｘ線回折パターンから計算されるＩｎＰとＩｎＧａＡｓＮとの格子定数のずれをΔａ／ａｏ＝０．００１とすることができる。
受光層３は、また、ＩｎＧａＡｓ（厚み５ｎｍ）／ＧａＡｓＳｂ（厚み５ｎｍ）を交互に３００ペア成長した、タイプ２型の多重量子井戸構造としてもよい。ＩｎＧａＡｓおよびＧａＡｓＳｂの組成は、ＩｎＰ基板１の格子整合するように設定する。タイプ２の多重量子井戸構造ＩｎＧａＡｓ／ＧａＡｓＳｂの場合、ＰＬ測定における波長は２．５μｍである。  
（Ｓ２）次いで、ｐ型不純物のＺｎの選択拡散用マスクパターン３６を形成する。ＳｉＮ膜を蒸着し、フォトリソグラフィ法とエッチングとにより所定のパターンに形成する。この選択拡散用マスクパターン３６を用いてＺｎを拡散してｐ型領域６を形成する。ｐ型領域６は表面において直径１５μｍとし、３０μｍピッチで、横３２０個×縦２５６個、となるように配置した。上記の直径２インチのＩｎＰ基板に、横３２０個×縦２５６個の受光素子アレイ５０を、複数、設けることができる。
（Ｓ３）その後、横３２０個×縦２５６個の画素領域４５の外側領域４７に、ｎ側電極であるグランド電極１２を形成するためにエッチングを行った。このエッチングでは、画素領域４５にフォトリソグラフィ法とエッチングとによりフォトレジストのマスクを形成し、選択拡散用マスクパターン３６→ＩｎＰキャップ層４→受光層３、の順にエッチングした。
（Ｓ４）この後、ＳｉＯＮ保護膜４３、ｐ側電極である画素電極１１、被覆金属１１ｂ、およびｎ側電極であるグランド電極１２、を蒸着法、フォトリソグラフィ法、エッチングによって所定の位置に形成した。画素電極１１はＡｕＺｎにより、またグランド電極１２はＡｕＧｅＮｉにより、それぞれの半導体領域にオーミック接触するように形成する。また、ＩｎＰ基板１の裏面には全面に、ＳｉＯＮのＡＲ膜３５を形成した。
上記の製造工程（Ｓ１）〜（Ｓ４）により、図３に示す受光素子アレイ５０を製造することができる。
【００３３】
（Ｓ５）次いで、被覆金属１１ｂ上に接合バンプ９ａを、また、グランド電極１２上に接続部材２１を、形成する。本製造方法例では、受光素子アレイ５０だけでなくＣＭＯＳ７０にも接合バンプを設けることを前提にしている。また、接続部材２１は、受光素子アレイ５０に１つだけ設けて、ＣＭＯＳ７０には接続部材を設けないことを前提にしている。
接続部材２１を形成する材料は、導電性が高く、接合バンプ９ａより融点が高ければ、どのような金属、合金でもよい。このあと（Ｓ７）において説明するように、接続部材２１は熱圧着により接続しやすい金属または合金であることが望ましく、ワイヤボンディングに用いられている金属、合金を好適に用いることができる。たとえば金（Ａｕ）、またはその合金を用いるのがよい。
接続部材２１の高さは、図４に示すように、接合バンプ９ａの高さ位置と揃う程度にするのがよい。ここまで直径２インチのＩｎＰ基板に対して、処理を行ってきたが、ここで、ダイシングによって、横３２０個×縦２５６個の受光素子アレイ５０に個片化する。接続部材２１は、蒸着法などによって製造することができるが、高さが高い場合、成膜速度が大きいめっき法によって製造してもよい。
【００３４】
（Ｓ６）一方のＣＭＯＳ７０の読み出し電極７１上にも、受光素子アレイ５０に設けた接合バンプ９ａと同じ材料で、ほぼ同じ高さの接合バンプ９ｂを形成する。
ＣＭＯＳ７０のパッド７１上への接合バンプ９ｂの形成についても、受光素子アレイ５０の接合バンプ９ａと同様に、フォトリソグラフィ法を用いるのがよい。成膜は、気相成長法のみで形成してもよいし、気相成長法とめっき法とを併用してもよい。接合バンプ９ａ，９ｂの材料としては、Ｉｎ、等を例示することができる。Ｉｎは、柔らかく、受光素子アレイ５０のＩＩＩ−Ｖ族化合物半導体の機械的損傷や、熱応力に起因する接合部の剥がれ、等を防止するのに適している。また、ＳｎＡｇ、ＳｎＡｕなどＳｎを含む合金は、高い強度の接合を容易に得ることができ、また、高温環境下での信頼性を高くすることができる。接合バンプ９の形状としては、たとえば外径１２μｍ、高さ５μｍ（受光素子アレイ５０およびＣＭＯＳ７０の両方に形成する場合の一方の高さ）で、ストレート円柱を目標の形状とするが、少し逸脱してもよいことは言うまでもない。
上記の接合バンプ９ａ，９ｂの形状は、あくまで例示であり、受光素子アレイ５０の変形の仕方などに応じて、隣の画素との短絡を生じにくい適切な形状を採用することができる。
（Ｓ７）受光素子アレイ５０とＣＭＯＳ７０との接続（組み立て）は、熱圧着によって行う。熱圧着のときの加熱温度Ｔは、接合バンプ９ａ，９ｂの融点Ｔｂより高く、接続部材２１の融点Ｔｓより低い温度とする。すなわち、Ｔｂ＜Ｔ＜Ｔｓ、を満たすようにする。図５に示すように、温度Ｔにおいて、受光素子アレイ５０とＣＭＯＳ７０とを、画素電極１１と読み出し電極７１とが、また両グランド電極１２，７２が、合うように位置合わせして、加圧する。画素電極１１と読み出し電極７１とに介在する接合バンプ９ａ，９ｂでは、材料が溶融することで接合がなされる。また、両グランド電極１２，７１に介在する接続部材２１は、熱圧着によって接合される。これによって、図１に示した検出装置１００が完成する。
接合バンプ９ａ，９ｂどうしは相手と接触するように受光素子アレイ５０とＣＭＯＳ７０との距離を制御することで接続するのがよい。すなわち接合バンプ９を接触させてなじませるのには圧力が必要なので最初に適度の圧力が加わるように接続部材２１の長さを調整しておく。接合バンプ９ａ，９ｂどうしをなじませた後に接合バンプ９を溶融させる際には、両者の距離制御（接続部材２１のスペーサの機能による）で行われる。接続部材２１と相手の電極との接合については、上述のように、熱圧着による。
画素電極１１と読み出し電極７１との距離、または接合バンプ９の高さは、１０μｍ程度であり、（受光層３／ＩｎＰキャップ層４／選択拡散マスクパターン３６、保護膜４３）の全厚みは４μｍ〜５μｍであ。したがって、接続部材２１の高さは１５μｍ程度である。
【００３５】
接合バンプ９ａ，９ｂによる接合部は溶融しており、上記の熱圧着を誘起させるための圧力は、その溶融部により遮断され、受光素子アレイ５０およびＣＭＯＳ７０の本体部（画素領域４５および対応するＣＭＯＳの領域）には伝達されない。すなわち、受光素子アレイ５０およびＣＭＯＳ７０の本体部は、圧力を受けない。圧力は固体を維持する接続部材２１で負担される。このため、接続部材２１の材質や断面積だけに着目して圧力を設定することができる。この接続部材２１を熱圧着する際に、超音波を印加しもよい。
上記の製造方法によれば、４隅に位置する接続部材２１を傾き防止等のスペーサとして機能させることができる。接合バンプ９は溶融して画素電極１１と読み出し電極７１とを確実に導電接続しながら、両電極１１，７１の間隔は接続部材２１によって確実に保たれるので、該接合バンプ９の隣の画素へのはみ出し等を防止することができ、画素欠陥を防止することができる。さらに、接合バンプ９は溶融状態において印加されるので、受光素子アレイ５０およびＣＭＯＳ７０の本体部は圧力を受けず、これら本体部には損傷は生じない。上記の接続部材は構造が簡単であり、経済性に優れている。また、グランド電極１２から引き出し配線をメサエッチングした各半導体層の端面の凹凸に起因する断線のおそれもなく、再現性よく安定して高い製造歩留まりで製造することができる。
【００３６】
−受光素子アレイについて−
上記工程（Ｓ１）〜（Ｓ４）に示した受光素子アレイの製造方法について、補足を加える。
（１）受光層
受光層３をタイプ２の多重量子井戸構造で構成する場合、上記のｐ型領域６の境界フロントに対応する位置にｐｎ接合１５が形成され、上記の画素電極１１およびグランド電極１２間に逆バイアス電圧を印加することにより、ｎ型不純物濃度が低い側（ｎ型不純物バックグラウンド）により広く空乏層を生じる。多重量子井戸構造の受光層３におけるバックグラウンドは、ｎ型不純物濃度（キャリア濃度）で５×１０１５／ｃｍ３程度またはそれ以下とするのがよい。そして、ｐｎ接合の位置１５は、多重量子井戸の受光層３のバックグラウンド（ｎ型キャリア濃度）と、ｐ型不純物のＺｎの濃度プロファイルとの交点で決まる。受光層３とキャップ層４との間に、拡散濃度分布調整層を挿入してもよい。上述のように、多重量子井戸構造で受光層３を構成する場合、キャップ層４には受光層３側に、図示しない拡散濃度分布調整層が配置されていると考えるのがよい。この拡散濃度分布調整層はバンドギャップエネルギが比較的低いために不純物濃度が低い厚み部分（受光層側の所定厚み部分）があっても電気抵抗が大きくなりにくいＩｎＧａＡｓで形成するのがよい。
本発明が対象とする受光素子アレイ５０は、近赤外域からその長波長側に受光感度を有することを追求するので、キャップ層４には、受光層３のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、キャップ層４には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるＩｎＰが用いられる。ＩｎＰとほぼ同じバンドギャップエネルギを有するＩｎＡｌＡｓを用いてもよい。
【００３７】
次に、受光層３に、タイプＩＩの多重量子井戸構造を用いるのがよい理由について説明する。タイプＩの量子井戸構造では、バンドギャップエネルギの小さい半導体層を、バンドギャップエネルギの大きい半導体層で挟みながら、近赤外域に受光感度を持たせる受光素子の場合、小さいバンドギャップエネルギの半導体層のバンドギャップにより受光感度の波長上限（カットオフ波長）が定まる。すなわち、光による電子または正孔の遷移は、小さいバンドギャップエネルギの半導体層内で行われる（直接遷移）。この場合、カットオフ波長をより長波長域まで拡大する材料は、ＩＩＩ−Ｖ族化合物半導体内で、非常に限定される。これに対して、タイプＩＩの量子井戸構造では、フェルミエネルギを共通にして異なる２種の半導体層が交互に積層されたとき、第１の半導体の伝導帯と、第２の半導体の価電子帯とのエネルギ差が、受光感度の波長上限（カットオフ波長）を決める。すなわち、光による電子または正孔の遷移は、第２の半導体の価電子帯と、第１の半導体の伝導帯との間で行われる（間接遷移）。このため、第２の半導体の価電子帯のエネルギを、第１の半導体の価電子帯より高くし、かつ第１の半導体の伝導帯のエネルギを、第２の半導体の伝導帯のエネルギより低くすることにより、１つの半導体内の直接遷移による場合よりも、受光感度の長波長化を実現しやすい。上記工程（Ｓ１）において説明したように、タイプ２の多重量子井戸構造ＩｎＧａＡｓ／ＧａＡｓＳｂにおいて、ＰＬ測定における波長が最も長く、波長２．５μｍであるのはこれに拠るものである。
【００３８】
受光層３をタイプＩＩの量子井戸構造で構成する場合、受光素子アレイ５０は、より詳細には、次の工程で製造される。
ＩｎＰ基板１上に、２μｍ厚みのｎ型ＩｎＧａＡｓバッファ層２（またはｎ型ＩｎＰバッファ層２）を成膜する。次いで、（ＩｎＧａＡｓ／ＧａＡｓＳｂ）または（ＧａＩｎＮＡｓ／ＧａＡｓＳｂ）の多重量子井戸構造の受光層３を形成する。ＩｎＰと格子整合するようＩｎＧａＡｓの組成はＩｎ0.53Ｇａ0.47Ａｓとし、ＧａＡｓＳｂの組成はＧａＡｓ0.52Ｓｂ0.48とする。これにより格子整合度（｜Δａ／ａ｜：ただし、ａは格子定数、Δａは相互間の格子定数差）を０．００２以下とすることができる。
単位量子井戸構造を形成する、ＩｎＧａＡｓ層の厚みは５ｎｍ、またＧａＡｓＳｂ層の厚みは５ｎｍであり、ペア数（単位量子井戸の繰り返し数）は２５０である。次いで、受光層３の上に、Ｚｎ拡散導入の際の拡散濃度分布調整層として、厚み１μｍのＩｎＧａＡｓ層をエピタキシャル成長し、次いで、最後に厚み１μｍのＩｎＰキャップ層４をエピタキシャル成長する。上記の受光層３および拡散濃度分布調整層は、ともにＭＢＥ(Molecular  Beam  Epitaxy)法によってエピタキシャル成長するのがよい。また、ＩｎＰキャップ層４は、ＭＢＥ法でエピタキシャル成長してもよいし、拡散濃度分布調整層を成長させた後、ＭＢＥ装置から取り出して、ＭＯＶＰＥ(Metal  Organic  Vapor  Phase  Epitaxy)法によってエピタキシャル成長してもよい。
【００３９】
バッファ層ではなくＩｎＰ基板１にグランド電極１２を形成する場合、ＩｎＰ基板１は、オーミック接触させるために、Ｓｉ等のｎ型不純物を所定レベル以上含むものを用いるのがよい。たとえばＳｉなどｎ型ドーパントを１×１０１７／ｃｍ３程度またはそれ以上含むものがよい。
ＩｎＧａＡｓ／ＧａＡｓＳｂの多重量子井戸構造の受光層３、ＩｎＧａＡｓの拡散濃度分布調整層、およびＩｎＰキャップ層４は、ノンドープが望ましいが、Ｓｉなどｎ型ドーパントを極微量（たとえば２×１０１５／ｃｍ３程度）ドーピングしてもよい。
【００４０】
（２）不純物元素の選択拡散
上述のように、選択拡散マスクパターン３６を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してｐ型不純物を拡散導入するので、上記のｐｎ接合１５は受光素子の端面に露出しない。画素Ｐの内側にｐ型領域６が限定され、画素Ｐは、複数個、素子分離溝なしに配列され、隣接する画素Ｐとは、確実に区分けされる。この結果、光電流のリークは抑制される。
図１において、ｐｎ接合１５は、次のように、広く解釈されるべきである。受光層３内において、ｐ型不純物元素Ｚｎが選択拡散で導入される側と反対の面側の領域の不純物濃度が、真性半導体とみなせるほど低い不純物領域（ｉ領域と呼ばれる）であり、上記拡散導入されたｐ型領域６と当該ｉ領域との間に形成される接合をも含むものである。すなわち上記のｐｎ接合は、ｐｉ接合などであってもよく、さらに、これらｐｉ接合におけるｐ濃度が非常に低い場合も含むものである。
上述のように、ＩｎＰキャップ層４の表面に形成したＳｉＮ選択拡散マスクパターン３６を用いて、その開口部からＺｎを選択拡散してＩｎＧａＡｓ／ＧａＡｓＳｂ（またはＧａＩｎＮＡｓ／ＧａＡｓＳｂ）多重量子井戸構造の受光層３内に届くようにｐ型領域６を形成する。ｐ型領域６のフロント先端部がｐｎ接合１５を形成する。そして、ｐｎ接合１５の近傍におけるＺｎ濃度分布は、傾斜型接合を示すような分布になっている。
【００４１】
上記の製造方法によれば、受光素子アレイ５０は、素子分離用のメサエッチングをすることなくＺｎの選択拡散（受光素子の周縁部の内側になるように平面的に周囲限定した拡散）によって、隣り合う受光素子どうし分離する。すなわち、Ｚｎ選択拡散領域６が１つの画素部Ｐの主要部となるが、Ｚｎが拡散していない領域が、各画素を分離する。このため、メサエッチングに付随する結晶の損傷などを受けることがなく、暗電流を抑制することができる。
【００４２】
不純物の選択拡散によってｐｎ接合１５を形成する場合、拡散が深さ方向だけでなく横方向（深さ直交方向）にも進行するので、素子間隔を一定以上、狭くすることができない懸念があるが、実際にＺｎの選択拡散を行ってみると、最表面にＩｎＰキャップ層４があり、その下にＩｎＧａＡｓ拡散濃度分布調整層が配置された構造では、横方向の拡散は、深さ方向と同程度またはそれ以下に収まることが確認された。すなわち、Ｚｎの選択拡散において、Ｚｎは選択拡散マスクパターン３６の開口径よりも横方向に広がるが、その程度は小さく、図１などに模式的に示すように、選択拡散マスクパターン３６の開口部よりも少し広がるだけである。選択拡散マスクパターン３６およびＩｎＰキャップ層４は、ＳｉＯＮなどからなる保護膜４３で被覆される。
【００４３】
ＩｎＰ基板１は、（１００）から［１１１］方向または［１１−１］方向に５度〜２０度傾斜したオフアングル基板とするのがよい。より望ましくは、（１００）から［１１１］方向または［１１−１］方向に１０度〜１５度傾斜させる。このような大きなオフ角基板を用いることにより、欠陥密度が小さく結晶性に優れたＩｎＧａＡｓバッファ層２、タイプＩＩの多重量子井戸構造の受光層３、ＩｎＧａＡｓ拡散濃度分布調整層およびＩｎＰキャップ層４を得ることができる。
【００４４】
（実施の形態１の変形例１）
図６は、実施の形態１の変形例１の検出装置における受光素子アレイ５０を示し、言うまでもなく本発明の一実施形態である。本変形例では、接続部材２１が、画素領域４５の外側領域４７において、対向する２辺に沿って立壁状に直立している点に特徴を有する。他の部分は、実施の形態１における検出装置１００の受光素子アレイ５０と共通する。対向する２辺に沿って立壁状に接続部材２１を配置することで、実施の形態１における接続部材２１と比べて、剛性が増し、スペーサとしての機能をより確実に奏することができる。熱圧着工程における加熱温度Ｔを、接合バンプ９の融点Ｔｂより高く、接続部材２１の融点Ｔｓより低くして、Ｔｂ＜Ｔ＜Ｔｓ、を満たすことなども、実施の形態１と共通する。
この結果、経済性に優れ、かつ高い製造歩留りを可能にしながら、画素に短絡や接続不良（オープン）を生じない、検出装置を製造することが可能になる。
【００４５】
（実施の形態１の変形例２）
図７は、実施の形態１の変形例２の検出装置における受光素子アレイ５０を示し、本発明の一実施形態である。本変形例では、接続部材２１が、画素領域４５の外側領域４７において、当該画素領域４５を囲むように、４辺に立壁状に直立している点に特徴を有する。他の部分は、実施の形態１における検出装置１００の受光素子アレイ５０と共通する。本発明の趣旨から、接続部材２１は、連続して周囲を取り囲む必要はなく（取り囲んでもよい）、断続的に、たとえば、各辺の中央の所定範囲でもよいし、４隅にＬ字状に配置されていてもよい。
実施の形態１における接続部材２１と比べて、本実施の形態では、剛性が増し、また傾き防止のストッパの数が増し、スペーサとしての機能をより確実に奏することができる。熱圧着工程における加熱温度Ｔを、接合バンプ９の融点Ｔｂより高く、接続部材２１の融点Ｔｓより低くして、Ｔｂ＜Ｔ＜Ｔｓ、を満たすことなども、実施の形態１と共通する。
【００４６】
（実施の形態２）
図８は本発明の実施の形態２における検出装置１００を示す図である。本実施の形態では、受光素子アレイ５０に形成された接続部材２１ａと、ＣＭＯＳ７０に形成された接続部材２１ｂとが熱圧着により、接合されて接続部材２１を形成している点に特徴を有する。その他の部分は実施の形態１と共通する。
接続部材２１は、図８の状態において全高さは１５μｍ程度に達する。このため、成膜速度が比較的小さい蒸着法では、時間がかかる。本実施の形態のように、接続部材２１を２つの接続部材２１ａ，２１ｂを圧着して形成することで、能率よく接続部材２１を蒸着法等によって形成することができる。また、受光素子アレイ５０とＣＭＯＳ７０との間隔を、仕様に応じて自由に大きくとることができる。その他の部分の構成は、実施の形態１の検出装置１００と同じであり、作用効果も共通する。
【００４７】
（実施の形態２の変形例）
図９は、実施の形態２の変形例の検出装置１００を示し、本発明の一実施形態である。本変形例では、受光素子アレイ５０に形成された接続部材２１ａと、ＣＭＯＳ７０に形成された接続部材２１ｂとが熱圧着により、接合されて接続部材２１を形成している点では、実施の形態２と同じである。しかし、接続部材２１ａ，２１ｂの先端部に凹凸の嵌め合い構造が形成されている点で相違する。この凹凸の嵌め合い構造によって、受光素子アレイ５０とＣＭＯＳ７０との位置合わせの精度をより高めることができる。その他の部分の構成は、実施の形態１の検出装置１００と同じであり、作用効果も共通する。
【００４８】
（実施の形態３）
図１０は、本発明の実施の形態３における検出装置１００を示す図である。図１０（ａ）は検出装置の部分断面図であり、図１０（ｂ）は接続部材２１の部分拡大図である。本実施の形態では、受光素子アレイ５０に形成された接続部材２１ｍの先端面に圧着補助層２１ｓを設けて、その圧着補助層２１により、ＣＭＯＳ７０の読み出し電極７２に容易に接続できる点に特徴を有する。
図１１は、熱圧着するために位置合わせして電極同士を接近させた状態を示す断面図である。接続部材本体２１ｍの先端面に圧着補助層２１ｓが設けられている。接合バンプ９ａは受光素子アレイ５０に、また接合バンプ９ｂはＣＭＯＳ７０に設けられ、熱圧着処理の際に溶融して１つの接合バンプ９となる。圧着補助層２１ｓは、接合バンプ９と同じ金属または合金で形成されている。したがって、圧着補助層２１ｓの融点はＴｂであり、接続部材本体２１ｍの融点Ｔｓより低い。実施の形態１と同様に、熱圧着工程における加熱温度Ｔは、接合バンプ９および圧着補助層２１ｓの融点Ｔｂより高く、接続部材２１の融点Ｔｓより低くして、Ｔｂ＜Ｔ＜Ｔｓ、を満たす。
【００４９】
この結果、熱圧着処理において、圧着補助層２１ｓは溶融状態にあり、圧力によって、接続部材２１ｍの先端面からほとんど排出される。このため、検出装置１００が完成した状態では、圧着補助層２１は、極く薄く、またはほとんど痕跡程度しか残っていない。その他の部分については、実施の形態１の検出装置１００と同じであり、その同じ構成については同じ作用効果を得ることができる。
【００５０】
（実施の形態３の変形例）
図１２は、実施の形態３の変形例の検出装置１００を示し、本発明の一実施形態である。本変形例では、受光素子アレイ５０に形成された接続部材２１ａと、ＣＭＯＳ７０に形成された接続部材２１ｂとの間に、圧着補助層２１ｓが位置している点に特徴を有する。２つの接続部材２１ａ，２１ｂは、図９に示すような凹凸の嵌め合い構造をとってもよい。
圧着補助層２１を配置することで、その溶融状態における表面張力によって糊付け作用を発揮して、面接触を容易化することで接続部材２１ａ，２１ｂの圧着を促進させることができる。そして、２つの接続部材２１ａ，２１ｂを用いることで、受光素子アレイ５０とＣＭＯＳ７０との間隔を、仕様に応じて大きくとることを容易化し、また、接続部材２１ａ，２１ｂを能率よく形成することができる。その他の部分については、実施の形態１の検出装置１００と同じであり、その同じ構成については同じ作用効果を得ることができる。
【００５１】
（他の実施の形態）
上記の本発明の実施の形態では、常温で使用できるＩｎＰ系受光素子アレイを用い、冷却なしの検出装置の例について説明したが、それに限定されない。冷却をするＭＣＴに用いてもよい。また、上記本発明の実施の形態で説明したＩｎＰ系受光素子アレイについて、冷却を行う検出装置に用いてもよい。
【００５２】
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００５３】
本発明の検出装置等によれば、経済性に優れ、かつ高い製造歩留りを可能にしながら、画素に短絡や接続不良を生じない。この検出装置等は、温度制御等をすることなく、近年、注目を集める近赤外光を用いて、生体等の検出を行うことができる。また低温で使用して、高分解の検出データを得ることもできる。
【符号の説明】
【００５４】
１  ＩｎＰ基板、２  バッファ層、３  受光層、４  キャップ層、６  ｐ型領域、９  接合バンプ、１１  画素電極（ｐ側電極）、１１ｂ  被覆金属、１２  グランド電極（ｎ側電極）、１５  ｐｎ接合、２１，２１ａ，２１ｂ  接続部材、２１ｍ  接続部材本体、２１ｓ  圧着補助層、３５  反射防止膜、３６  選択拡散マスクパターン、４３  保護膜、４５  画素領域、４７  外側領域、５０  受光素子アレイ、７０  ＣＭＯＳ（読み出し回路）、７１  読み出し電極、７１ａ  パッド、７１ｂ  被覆金属、７２  グランド電極、７２ａ  パッド、７２ｂ  被覆金属、１００  検出装置、Ｐ  画素、Ｓ  受光素子アレイのグランド電極が設けられる空間。
【図１】
2011146602.tif 000003
【図２】
2011146602.tif 000004
【図３】
2011146602.tif 000005
【図４】
2011146602.tif 000006
【図５】
2011146602.tif 000007
【図６】
2011146602.tif 000008
【図７】
2011146602.tif 000009
【図８】
2011146602.tif 000010
【図９】
2011146602.tif 000011
【図１０】
2011146602.tif 000012
【図１１】
2011146602.tif 000013
【図１２】
2011146602.tif 000014