(57)【要約】【課題】信頼性に優れた半導体装置を提供する。【解決手段】半導体装置１００は、基板（シリコン基板１０１）と、シリコン基板１０１上に設けられた金属膜（パッド電極１０２）と、パッド電極１０２上に設けられためっき膜と、めっき膜下に設けられためっきシード層１０６と、を備え、めっき膜の側壁に、めっき膜をめっきする際にめっきシード層１０６と比較してめっきされにくいめっき阻止金属膜１０７が設けられ、めっき膜下にめっき阻止金属膜１０７が設けられていない。【選択図】図１
2011071175.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された金属膜の上に、感光性膜を形成する工程と、
前記感光性膜に、前記金属膜に達する凹部を設ける工程と、
前記凹部の底部に、めっきシード層を形成する工程と、
前記凹部の外側の前記感光性膜の表面および前記凹部の側壁に、前記凹部にめっき膜を電解めっきにより形成する際に前記めっきシード層と比較してめっきされにくい、めっき阻止金属膜を形成し、前記凹部の前記底部に前記めっき阻止金属膜を形成しない工程と、
前記凹部に前記めっき膜を前記電解めっきにより形成する工程と、
前記感光性膜上の前記めっき阻止金属膜を除去して、前記感光性膜の上面部を露出させ、この露出させた状態で前記感光性膜を除去する工程と、を含む、半導体装置の製造方法。
【請求項２】
前記めっき阻止金属膜が、不動態膜を形成する金属を主成分とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記不動態膜を形成する金属が、Ａｌ、Ｎｉ、ＴｉまたはＴａを含む、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記めっき阻止金属膜を構成する主成分の金属が、前記めっきシード層を構成する主成分の金属より、標準電極電位が高い、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記標準電極電位が高い金属が、Ｒｕ、Ｉｒ、Ａｕ、ＡｇまたはＰｄを含む、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記めっき阻止金属膜を構成する主成分の金属の標準電極電位が、前記めっき膜を構成する金属の標準電極電位より高い、請求項４または５に記載の半導体装置の製造方法。
【請求項７】
前記凹部の外側の前記感光性膜の表面の全面に、前記めっき阻止金属膜が形成されている、請求項１から６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記めっきシード層が、Ｃｕを含む、請求項１から７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記金属膜が、パッド電極であり、
前記めっき膜が、ＵＢＭと半田バンプとを含む多層構造である、請求項１から８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記金属膜が、下層配線であり、
前記めっき膜が、上層配線である、請求項１から８のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記めっき膜を前記電解めっきにより形成する工程後、前記めっき阻止金属膜がＴｉを含む場合には、少なくとも窒素含有化合物を含む雰囲気で前記めっき阻止金属膜を熱処理する工程、または前記めっき阻止金属膜がＡｌを含む場合には、少なくとも酸素含有化合物を含む雰囲気で前記めっき阻止金属膜を熱処理する工程を、さらに含む、請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項１２】
基板と、
前記基板上に設けられた金属膜と、
前記金属膜上に設けられためっき膜と、
前記めっき膜下に設けられためっきシード層と、を備え、
前記めっき膜の側壁に、前記めっき膜をめっきする際に前記めっきシード層と比較してめっきされにくいめっき阻止金属膜が設けられ、前記めっき膜下に前記めっき阻止金属膜が設けられていない、半導体装置。
【請求項１３】
前記めっき阻止金属膜が、不動態膜を形成する金属を主成分とする、請求項１２に記載の半導体装置。
【請求項１４】
前記不動態膜を形成する金属が、Ａｌ、Ｎｉ、ＴｉまたはＴａを含む、請求項１３に記載の半導体装置。
【請求項１５】
前記めっき阻止金属膜を構成する主成分の金属が、前記めっきシード層を構成する主成分の金属より、標準電極電位が高い、請求項１２に記載の半導体装置。
【請求項１６】
前記標準電極電位が高い金属が、Ｒｕ、Ｉｒ、Ａｕ、ＡｇまたはＰｄを含む、請求項１５に記載の半導体装置。
【請求項１７】
前記めっき阻止金属膜を構成する主成分の金属の標準電極電位が、前記めっき膜を構成する金属の標準電極電位より高い、請求項１５または１６に記載の半導体装置。
【請求項１８】
前記めっきシード層が、Ｃｕを含む、請求項１２から１７のいずれかに記載の半導体装置。
【請求項１９】
前記めっき膜の側壁にバリア膜をさらに備える、請求項１２から１８のいずれかに記載の半導体装置。
【請求項２０】
前記金属膜が、パッド電極であり、
前記めっき膜が、ＵＢＭと半田バンプとを含む多層構造である、請求項１２から１９のいずれかに記載の半導体装置。
【請求項２１】
前記金属膜が、下層配線であり、
前記めっき膜が、上層配線である、請求項１２から１９のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、フリップチップ実装技術においては、微細化の要求を受けて、半田バンプがめっきで形成される手法が主流となりつつある。また、一つのパッケージに複数の回路を搭載してシステムを構築するｓｙｓｔｅｍ  ｉｎ  ｐａｃｋａｇｅ  （ＳｉＰ）技術においては、多数の回路を繋ぐ電源線としてＣｕ再配線の開発が進められているが、Ｃｕ再配線もめっきで形成する手法が用いられている。これらのめっき技術においては、シード金属上にレジスト膜でパターンを形成し、その開口内に電界めっきで半田バンプを形成するというものである。
【０００３】
特許文献１では、めっきによりバンプを形成する技術が開示されている。同文献によれば、図５に示すように、半導体素子の電極部上に開口部が形成されるようにレジスト膜でパターンを形成後に（図５（ａ））、バリアメタル、めっき物を順次成膜し（図５（ｂ））、その後、レジスト膜を剥離してバリアメタル、めっき物を除去して（図５（ｃ））、電極部上にめっき物を残置するとされている（図５（ｄ））。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０５−０７４７８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に示す従来技術では、図６に示すように、基板上にバリアメタル（めっきシード）を全面成膜し、レジスト膜のパターンを形成し（図６（ａ））、電解めっきによりレジスト膜パターン内にバンプをめっき成膜する（図６（ｂ））。その後、レジスト膜を除去し（図６（ｃ）〜（ｅ））、バリアメタル（めっきシード）をウェットエッチにて除去する（図６（ｆ））。このため、基板表面上のバリアメタルのウェットエッチを行う必要があり、めっき膜の下のバリアメタル（めっきシード）が除去され、めっき膜の下がくぼんでしまうという不具合が生じることがあった。
【０００６】
これに対して、特許文献１によれば、図５に示すように、基板表面上にバリアメタルが形成されずに、バンプの側壁にバリアメタル（めっきシード）が形成されている。そのため、基板表面上のバリアメタルのウェットエッチを行わないで済むため、バンプ直下でバリアメタルがエッチングされてバンプが剥がれる（めっき膜の下がくぼんでしまう）という現象を無くして、バンプの信頼性の向上を図ることができるとされている。
【０００７】
しかしながら、上記文献記載の技術は、以下に示すように、パーティクルが発生する点で課題を有していた。
上記文献記載の技術においては、レジスト膜はバリアメタルとめっき物で被覆されている。レジスト剥離液は、通常バリアメタルもめっき物も溶解しない。したがって、バリアメタルやめっき物は溶解されず、いわゆる、リフトオフで除去されることになる。リフトオフで除去されたバリアメタル、めっき物は、ウェハ上に再付着し、パーティクル(異物)となる。これらのパーティクルは乾燥するとウェハ上に固着して容易には剥がれない。このように、上記文献記載の技術においては、リフトオフで除去されたバリアメタル、めっき物がパーティクルとなり、半導体装置の信頼性を低下させることがあった。
【課題を解決するための手段】
【０００８】
本発明によれば、
基板上に形成された金属膜の上に、感光性膜を形成する工程と、
前記感光性膜に、前記金属膜に達する凹部を設ける工程と、
前記凹部の底部に、めっきシード層を形成する工程と、
前記凹部の外側の前記感光性膜の表面および前記凹部の側壁に、前記凹部にめっき膜を電解めっきにより形成する際に前記めっきシード層と比較してめっきされにくい、めっき阻止金属膜を形成し、前記凹部の前記底部に前記めっき阻止金属膜を形成しない工程と、
前記凹部に前記めっき膜を前記電解めっきにより形成する工程と、
前記感光性膜上の前記めっき阻止金属膜を除去して、前記感光性膜の上面部を露出させ、この露出させた状態で前記感光性膜を除去する工程と、を含む、半導体装置の製造方法が提供される。
【０００９】
本製造工程においては、感光性膜の表面にめっき阻止金属膜を形成しているので、感光性膜の表面にめっき膜が形成されることを抑制することができる。このため、感光性膜を除去する前にめっき阻止金属膜を除去して、感光性膜の上面部を露出させた状態で、感光性膜を除去することができる。そのため、リフトオフによるパーティクルの発生を防止することができる。また、凹部の側壁には、めっき阻止金属膜が設けられていが、凹部の底部には設けられていない。このため、めっき膜を、凹部の側壁からめっき成長させずに、めっきシード層から上方に向かって成長させることができる。このように、めっき膜の成長方向を一致させて、めっき膜の成膜性が向上させることができる。
【００１０】
本発明によれば、
基板と、
前記基板上に設けられた金属膜と、
前記金属膜上に設けられためっき膜と、
前記めっき膜下に設けられためっきシード層と、を備え、
前記めっき膜の側壁に、前記めっき膜をめっきする際に前記めっきシード層と比較してめっきされにくいめっき阻止金属膜が設けられ、前記めっき膜下に前記めっき阻止金属膜が設けられていない、半導体装置が提供される。
【００１１】
本半導体装置においては、めっき膜の側壁には、めっき阻止金属膜が設けられているが、めっき膜の下には設けられていない。このため、めっき膜は、めっき阻止金属膜の側壁からめっき成長せずに、めっきシード層から上方に向かって成長した構成となっている。このように、めっき膜の成長方向が一致しているので、めっき膜の成膜性が優れた構造となる。
【発明の効果】
【００１２】
本発明によれば、信頼性に優れた半導体装置が提供される。
【図面の簡単な説明】
【００１３】
【図１】第１の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図２】第１の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】第２の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図４】第２の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図５】従来の半導体装置の製造手順を示す工程断面図である。
【図６】従来の半導体装置の製造手順を示す工程断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１５】
（第１の実施の形態）
図２（ｃ）は、本実施の形態における半導体装置の構成の一部を示す断面図である。
本実施の形態の半導体装置１００は、基板（シリコン基板１０１）と、シリコン基板１０１上に設けられた金属膜（パッド電極１０２）と、パッド電極１０２上に設けられためっき膜と、めっき膜下に設けられためっきシード層１０６と、を備え、めっき膜の側壁に、めっき膜をめっきする際にめっきシード層１０６と比較してめっきされにくいめっき阻止金属膜１０７が設けられ、めっき膜下にめっき阻止金属膜１０７が設けられていない。
図２（ｃ）に示すように、めっき膜の側壁には、めっきシード層１０６およびバリア膜１０５がこの順で設けられている。めっき膜下では、めっき阻止金属膜１０７で覆われずに、露出しているめっきシード層１０６が設けられている。めっき膜とめっきシード層１０６とは、接している。めっき阻止金属膜１０７は、めっき膜の側壁の全面を覆うように形成されてもよいし、めっき膜の側壁の一部に形成されていなくてもよい。たとえば、めっき膜の下付近の側壁または、めっき膜の表面付近の側壁に、めっき阻止金属膜１０７が形成されていなくてもよい。めっき阻止金属膜１０７の膜厚は均一でもよいが、一部厚く、一部薄くなってもよい。
本実施の形態では、めっき膜が、ＵＢＭ１０８（Ｕｎｄｅｒ  ｂｕｍｐ  ｍｅｔａｌ）と半田バンプ１０９とを含む多層構造とすることができる。また、パッド電極１０２は、たとえば半導体素子上、具体的にはその回路形成面上に設けることができる。また、半導体装置１００は、不図示のトランジスタや配線などが設けられている。
【００１６】
次に、本実施の形態の半導体装置の製造方法について説明する。
図１および図２は、本実施の形態の半導体装置の製造手順の工程断面図を示す。
本実施の形態の半導体装置の製造方法は、基板（シリコン基板１０１）上に形成された金属膜（パッド電極１０２）の上に、感光性膜（フォトレジスト膜１０４）を形成する工程と（工程（１））、フォトレジスト膜１０４に、パッド電極１０２に達する凹部（第２の凹部１１２）を設ける工程と（工程（２））、第２の凹部１１２の底部に、めっきシード層１０６を形成する工程と（工程（３））、第２の凹部１１２の外側のフォトレジスト膜１０４の表面および第２の凹部１１２の側壁に、第２の凹部１１２にめっき膜を電解めっきにより形成する際にめっきシード層１０６と比較してめっきされにくい、めっき阻止金属膜１０７を形成し、第２の凹部１１２の底部にめっき阻止金属膜１０７を形成しない工程（工程（４））、第２の凹部１１２にめっき膜（ＵＢＭ１０８、半田バンプ１０９）を電解めっきにより形成する工程と（工程（５））、フォトレジスト膜１０４上のめっき阻止金属膜１０７を除去して、フォトレジスト膜１０４の上面部を露出させ、この露出させた状態でフォトレジスト膜１０４を除去する工程と（工程（６））、を含む。
【００１７】
［工程（１）および工程（２）について］
まず、トランジスタや配線などが形成されたシリコン基板１０１上に、パッド電極１０２形成する。パッド電極１０２を覆うようにシリコン基板１０１上面に絶縁膜１０３を成膜し、パッド電極１０２上が露出するように、絶縁膜１０３を除去して第１の凹部１１０（開口部）を設ける（図１（ａ））。続いて、シリコン基板１０１上にフォトレジスト膜１０４を用いて、第２の凹部１１２を設ける（図１（ｂ））。
【００１８】
［工程（３）および工程（４）について］
続いて、バリア膜１０５、めっきシード層１０６、めっき阻止金属膜１０７をこの順番で第２の凹部１１２内およびフォトレジスト膜１０４表面上に成膜する。そして、第２の凹部１１２の少なくとも底部において、めっき阻止金属膜１０７を除去して、めっきシード層１０６を露出させる（図１（ｃ））。本実施の形態では、バリア膜１０５として、Ｔｉ膜を用い、めっきシード層１０６として、Ｃｕ膜、めっき阻止金属膜１０７として、Ｔｉ膜を用いた。
【００１９】
バリア膜１０５およびめっきシード層１０６の成膜方法は、半導体で使用されている方法であれば良く、スパッタ法等の物理気相成長法、ＣＶＤ法やＡＬＤ法等の化学気相成長法、液相成長法、超臨界流体成長法等でも良い。但し、後の工程において、第２の凹部１１２内にめっきを行う観点から、第２の凹部１１２の間口付近では、なるべく厚膜化しない条件で、バリア膜１０５およびめっきシード層１０６の成膜を行うことが好ましい。
【００２０】
一方、めっき阻止金属膜１０７について第２の凹部１１２の底部付近を除いて成膜する方法としては、イオン化スパッタ法とＲＦエッチ法を組み合わせる等の手法を用いることができる。まず、イオン化スパッタ法を用いると、カバレッジの差から、フォトレジスト膜１０４の表面（第２の凹部１１２の外側）には厚く、フォトレジスト膜１０４の第２の凹部１１２内の底部には、相対的に薄く、めっき阻止金属膜１０７を成膜できる。続いて、ＲＦエッチ法を用いると、略均一な膜厚を除去できるので（均一なエッチングができるので）、第２の凹部１１２の底部のめっき阻止金属膜１０７を除去しつつ、フォトレジスト膜１０４表面のめっき阻止金属膜１０７を残すことができる。このようにカバレッジに起因する膜厚差を利用して、少なくとも第２の凹部１１２の底部が除去されためっき阻止金属膜１０７を形成することができる。
ここで、フォトレジスト膜１０４の表面（上面部）においては、その全面にわたってめっき阻止金属膜１０７を被覆させることができる。一方、フォトレジスト膜１０４の第２の凹部１１２の側壁の一部（第２の凹部１１２の開口部付近）または全面に、めっき阻止金属膜１０７を被覆させることができる。すなわち、第２の凹部１１２の底部付近の側壁には、めっき阻止金属膜１０７が被覆していなくてもよい。また、本工程で、第２の凹部１１２の底部にめっき阻止金属膜１０７を形成しない工程においては、すくなくとも、第２の凹部１１２の底部でめっきシード層１０６が一部露出していればよく、第２の凹部１１２の底部にめっき阻止金属膜１０７がわずかに残っていてもよい。
【００２１】
バリア膜１０５は、第２の凹部１１２内に埋め込まれた金属が拡散することを防止できる金属を含むことができる。
バリア膜１０５としては、Ｔｉでなくても半導体で使用されている金属材料であれば良く、例えば、Ｔａ、Ｒｕ、Ｉｒ、Ｗおよびこれらの窒化物、を含む膜、主成分とする膜、またはそれらの積層物である膜等を用いることができる。
【００２２】
めっきシード層１０６としては、Ｃｕを含む膜、主成分とする膜、またはＣｕを上層とする多層構造である膜等を用いることができる。
【００２３】
めっき阻止金属膜１０７は、その表面にめっき膜が形成されることを抑制する金属、含む膜、主成分とする膜、またはその金属からなる膜である。
すなわち、めっき阻止金属膜１０７は、めっきシード層１０６と比較してめっきされにくい金属膜とすることができる。
本実施の形態では、めっき阻止金属膜１０７を構成する主成分の金属が、（ｉ）不動態膜を形成する金属、または（ｉｉ）めっきシード層１０６を構成する主成分の金属（Ｃｕ）より標準電極電位が高い金属とすることができる。ここで、主成分の金属とは、たとえば体積比（複数の金属群の場合には、それらの体積比の合計値）が５０％以上、７５％以上または９０％以上を占める金属（または金属群）を意味する。
【００２４】
（ｉ）めっき阻止金属膜１０７を構成する主成分の金属が、不動態膜（酸化皮膜）を形成する金属である場合には、その表面酸化のために、めっき阻止金属膜１０７上では還元反応が進行しにくくなる。また、（ｉｉ）めっき阻止金属膜１０７の標準電極電位が、めっきシード層１０６と比較して高い場合には、めっき阻止金属膜１０７（酸化性膜）は、上では、めっきシード層１０６（還元性膜）より、還元性が低くなる。そのため、めっき阻止金属膜１０７上では、還元反応が進行しにくくなる。
このように、めっき阻止金属膜１０７上には、めっきシード層１０６と比較してめっきがされにくくなり、その表面にめっき膜が形成されることを抑制することができる。
【００２５】
また、めっき阻止金属膜１０７を構成する金属が、還元反応が進行するような材料であっても、（ｉｉｉ）めっき阻止金属膜１０７の抵抗率が、めっきシード層１０６（Ｃｕ）と比較して高い場合には、めっき阻止金属膜１０７の電流密度は、めっきシード層１０６より低くなる。そのため、めっき阻止金属膜１０７上には、めっきシード層１０６と比較してめっきがされにくくなり、その表面にめっき膜が形成されることを抑制することができる。
ここで、めっきシード層１０６（Ｃｕ）より抵抗率が高い金属としては、Ａｌ、Ｎｉ、Ｔｉ、Ｒｕ、Ｉｒ、Ａｕ、またはＴａ等を用いることができる。
【００２６】
（ｉ）めっき阻止金属膜１０７に不動態膜を形成する観点から、めっき阻止金属膜１０７は、不動態膜を形成する金属としてＡｌ、Ｎｉ、ＴｉまたはＴａ等を含むことができる。また、めっき阻止金属膜１０７は、不動態膜を形成する金属を１種類または２種類以上を含んでもよい。
（ｉｉ）めっきシード層１０６を構成する主成分の金属より標準電極電位を高くする観点から、めっき阻止金属膜１０７は、Ｒｕ、Ｉｒ、Ａｕ、ＡｇまたはＰｄを、含む膜、を主成分とする膜または、これらの金属からなる膜とすることができる。また、めっき阻止金属膜１０７は、標準電極電位の高い金属を１種類または２種類以上を含んでもよい。
このとき、めっき阻止金属膜１０７を構成する主成分の金属の標準電極電位が、めっき膜を構成する金属の標準電極電位より高くすることができる。これにより、めっき阻止金属膜１０７のめっき阻止効果を一層向上させることができる。
【００２７】
［工程（５）について］
続いて、第２の凹部１１２に、ＵＢＭ１０８および半田バンプ１０９を電解めっきにより形成する（図２（ａ））。このとき、ＵＢＭ１０８としては、Ｎｉ膜、半田バンプ１０９としては、ＳｎＡｇ半田を用いた。
本工程においては、フォトレジスト膜１０４の上面部（第２の凹部１１２の外側）および第２の凹部１１２の側壁部に設けられためっき阻止金属膜１０７（Ｔｉ膜）は、表面酸化のために還元反応が進行しにくく、Ｃｕに比べて抵抗が高いため電流密度が低くなる。このため、めっき膜（ＵＢＭ１０８および半田バンプ１０９）は、第２の凹部１１２の側壁部やフォトレジスト膜１０４の上面部には殆ど成膜されず、第２の凹部１１２の底部から優先的に成膜される。このとき、たとえば第２の凹部１１２の内部に選択的に、めっき膜が形成される。めっき膜の成長方向は、おおよそ底部から第２の凹部１１２の開口部への方向にそろえることができる。
【００２８】
本実施の形態では、めっきの電流密度は、たとえば０．１Ａ／ｄｍ２から１０Ａ／ｄｍ２程度とすることができる。めっき阻止金属膜１０７の材料によっては、高電流密度側でめっき阻止金属上にもめっき成長が生じる場合には、たとえば電流値を小さくして、電流密度を小さくすることができる。これにより、第２の凹部１１２内に選択的にめっき膜を埋め込みつつも、めっき阻止金属膜１０７上でめっき膜が成長することを防止することができる。このような、めっきの電流密度の最適化は適宜行うことができる。ここで、電流値は、電流密度にウェハ面積と凹部（第２の凹部１１２）の開口率の積とすることができる。
【００２９】
［工程（６）について］
続いて、フォトレジスト膜１０４上のバリア膜１０５、めっきシード層１０６およびめっき阻止金属膜１０７（これらの金属膜を合わせて、多層金属膜と称することもある）を除去する（図２（ｂ））。このとき、各膜を除去するには、たとえばウェットエッチ法を用いることができる。各膜の種類に応じて、適当なエッチング溶液を選択することができる。本工程では、膜種ごとに、エッチング溶液の種類を変更した。
このようにして、フォトレジスト膜１０４の上面部を露出させることができる。
また、フォトレジスト膜１０４の上面部の多層金属膜だけでなく、半田バンプ１０９およびＵＢＭ１０８の側壁部（第２の凹部１１２の側壁部）の多層金属膜を部分的に除去してもよい。これにより、半導体装置１００の実装時に、バリア膜１０５、めっきシード層１０６およびめっき阻止金属膜１０７が支障になることを回避することができる。ウェットエッチ時間を調節するなどにより、部分的に除去することができる、すなわち、半田バンプ１０９およびＵＢＭ１０８の側壁部に形成される多層金属膜の基板に対して垂線方向の高さを制御することができる。たとえば、半田バンプ１０９の上面部からパッド電極１０２方向に向かって、数１００ｎｍ〜数１０μｍの深さまで除去することができる。
【００３０】
この後、フォトレジスト膜１０４を剥離する（図２（ｃ））。本工程では、上面部がめっき膜等の金属膜で覆われてないフォトレジスト膜１０４についてレジスト剥離液を用いて除去することができる。
以上のようにして、本実施の形態の半導体装置１００を得ることができる。
得られた半導体装置１００は、たとえば、プリント配線基板等の実装基板にフリップチップ実装することができる。
【００３１】
次に、本実施の形態の作用効果について説明する。
本実施の形態の半導体装置１００においては、めっき膜（ＵＢＭ１０８、半田バンプ１０９）の側壁には、めっき阻止金属膜１０７が設けられているが、めっき膜の下には設けられていなく、めっき膜の下方にはめっきシード層１０６が設けられている。このため、めっき膜は、めっき阻止金属膜１０７の側壁から成長せずに、めっきシード層１０６から上方に向かって成長する。このように、基板に対して垂線方向において、下方（めっきシード層１０６）から上方に向かってめっき膜の成長方向が一致するので、めっき膜（ＵＢＭ１０８、半田バンプ１０９）の成膜性が向上する。よって、本実施の形態の半導体装置１００は、信頼性の優れた構造となる。
また、本実施の形態の製造工程においては、フォトレジスト膜１０４の上にめっき阻止金属膜１０７を形成しているので、フォトレジスト膜１０４上にめっき膜が形成されることを抑制することができる。このため、フォトレジスト膜１０４（感光性膜）を除去する前に、めっき膜を残しつつ、めっき阻止金属膜１０７、めっきシード層１０６、バリア膜１０５等の多層金属膜を選択的に除去して、フォトレジスト膜１０４の上面部を露出させることができる。そして、上面部が露出した状態でフォトレジスト膜１０４を除去するので、リフトオフによるパーティクルの発生を防止することができる。このように、基板表面にパーティクルが付着することを回避できるので、信頼性に優れた半導体装置１００を得ることができる。また、本実施の形態によれば、信頼性の優れた半導体装置１００を得られるので、歩留まりを向上させることができ、半導体装置１００の生産性を向上させることができる。
このように、シリコン基板１０１上の凹部内（第２の凹部１１２内）に選択的にめっき膜を形成できるので、半田等のめっき膜の信頼性を向上させることができる。
【００３２】
また、めっき阻止金属膜１０７の膜厚は、特に限定されないが、たとえば平均膜厚が０．５から１原子層程度以上あれば、その表面がめっきされることを阻止する効果が得られる。
また、めっきシード層１０６がＣｕとした場合には、めっき阻止金属膜１０７の材料はＣｕを主成分としない金属であれば良い。例えば、本実施の形態のＴｉに代えて、Ｃｕより標準電極電位が高いＰｄやＲｕ等を主として含む場合にも本実施の形態の効果がえられる。
また、本実施の形態では、めっき膜は、めっき阻止金属膜１０７の側壁から成長せずに、めっきシード層１０６から上方に向かって一定の方向に成長する。このため、めっき工程中にめっき液の種類を変える等の方法により、めっき膜を多層構造とすることができる。めっき膜は、異なる種類の金属膜の多層膜とすることができる。このため、めっき膜について、所望の特性を実現することができる。
【００３３】
次に、特許文献１に記載の技術（従来技術）と対比しつつ本実施の形態の効果についてさらに説明する。
従来技術の課題（１）は、レジスト膜の剥離が長時間化して生産能力が低下することである。特許文献１においては、リフトオフで剥離が進行する。そのため、バリアメタルと下地の狭い隙間を剥離液が毛細管現象で浸み込んでレジスト膜を溶解することになり、剥離時間は必然的に長くなる。
従来技術の課題（２）は、有効領域の低下である。リフトオフでレジスト膜の剥離が進行するには、レジスト膜がバリアメタルにもめっき物にも被覆されていない箇所が必要となる。通常、ウェハ外周にそのような箇所を設けることになるが、その分だけ有効領域が小さくなる。
従来技術の課題（３）は、スパッタコストの増加である。リフトオフでレジスト膜の剥離をするために、ウェハ外周にバリアメタルが成膜されないように、バリアメタルスパッタ装置内にウェハ外周を覆うような機構を設けなければならず、その分、装置コストやその部品のメンテナンスコストが増加する。
従来技術の課題（４）は、めっき成膜コストが増加することである。従来はレジスト開口部の内部だけにめっきしていたのに対して、レジスト開口部の外のフィールド部へもめっきするため、めっきコストが増加する。
従来技術の課題（５）は、めっき膜厚を測定できないことである。特許文献１中の従来技術では膜厚は光学式測定器で測定は可能であるが、レジスト膜を光が透過してしまうためレーザー等の光学式測定器でのめっき膜厚測定は補正が必要であったり、良好な精度が得られなかったりした。特許文献１の場合は全面めっきするためレジスト膜上面とめっき膜との段差はめっき膜厚と異なってしまう。そのため、事故によりめっきが成膜途中で終了した場合も膜厚を測定して、追加のめっきが必要であった。
従来技術の課題（６）は、レジスト膜の剥離前に、レジスト膜上のめっき物を除去しようとすると、凹部内のバンプ（めっき物）も同時に除去されてしまうことである。全面めっきするためレジスト膜上と凹部内のめっき膜厚差が少ないためである。その結果、バンプの信頼性が低下してしまうことがあった。
【００３４】
これに対して、本実施の形態では、フォトレジスト膜１０４（感光性膜）を除去する前に、めっき膜を設計通りに残しつつ、めっき阻止金属膜１０７、めっきシード層１０６、バリア膜１０５等の多層金属膜を選択的に除去して、フォトレジスト膜１０４の上面部を露出させることができる。そして、上面部が露出した状態でフォトレジスト膜１０４を除去することができる。
そのため、本実施の形態によれば、（１）レジスト材料溶解によるめっき液寿命の短縮化の課題を解決することができる。フォトレジスト膜１０４がめっきシード層１０６およびめっき阻止金属膜１０７に覆われている。これにより、フォトレジスト膜１０４がめっき液と接することを回避でき、電解めっき溶液にレジスト材料への溶解が無いためである。
また、本実施の形態によれば、（２）有効領域縮小、（３）スパッタコスト増加の課題が解決される。レジスト膜剥離前にレジスト膜上に金属が無いためである。また、本実施の形態によれば、（４）めっき成膜コストが増加する課題を解決することができる。凹部（第２の凹部１１２）の外側のフォトレジスト膜１０４の上面にめっき膜を形成せずに、当該凹部内に選択的にめっき膜を形成することができるためである。また、本実施の形態によれば、（５）めっき膜厚を測定できないという課題を解決できる。すなわち、本実施の形態では、光学式膜厚測定器でのめっき膜厚測定が容易になる。レジスト開口部の内部だけにめっきするため、レジスト膜とめっき膜の段差を測定することで、めっき膜厚を測定できる。加えて、本実施の形態ではレジスト膜上面が金属で被覆されるため、プローブ光の透過が無く、容易に高精度にめっき膜との段差を測定できる。また、本実施の形態によれば、（６）レジスト膜上のめっき物を除去しようとすると、凹部内のバンプ（めっき物）も同時に除去されてしまうという課題を解決できる。本実施の形態ではレジスト開口部の内部だけにめっきしており、レジスト膜上にめっきされないためである。
【００３５】
さらに、本実施の形態によれば、ＵＢＭ下のウェットエッチによるＵＢＭ強度の低下の問題が解決される。めっきシードが被めっき膜の側面を覆ってＵＢＭ下がウェットエッチの起点とならず、ＵＢＭ下はウェットエッチされないためである。また、本実施の形態によれば、染み込みによるめっき後の外観異常の問題が解決される。レジスト膜／シード界面がめっきシード層、めっき阻止金属膜に覆われて、めっき液がレジスト膜／シード界面に染み込まないためである。また、レジスト材料のコスト削減が可能となる。従来、染み込みにより使用できなかったレジスト材料を用いることができるようになるためである。さらには、レジスト膜形成工程で失敗してレジスト膜を剥離したときの外観異常の問題が解決される。従来では、めっきシード上にレジストパターンの形成をしていたときにはレジスト膜とシードの反応が生じて、レジスト膜を剥離するとレジスト痕が見られて外観異常となっていた。本実施の形態では、フォトレジスト膜１０４が絶縁膜１０３上に堆積されるためシード（めっきシード層１０６）とフォトレジスト膜１０４の反応が生じない。
【００３６】
また、本実施の形態によれば、半田リフロー時の隣接バンプへの付着や半田リフロー時の飛び散ることによるショートが回避され歩留まりが向上する。これは、ＵＢＭ、半田の側壁に被覆するめっき阻止金属膜１０７およびめっきシード層１０６について、半田よりも融点が高い金属を適用することができるためである。
【００３７】
（第２の実施の形態）
図４（ｃ）は、本実施の形態における半導体装置の構成の一部を示す断面図である。
図４（ｃ）に示すように、シリコン基板１２０上に下層配線１２１（金属膜）が設けられている。下層配線１２１（めっき膜）上に上層配線１２７が設けられている。この上層配線１２７の下面および側壁を覆うように、めっきシード層１２５およびバリア膜１２４がこの順番で設けられ、上層配線１２７の側壁のみに、めっき阻止金属膜１２６が設けられている。めっき阻止金属膜１２６の断面形状は、テーパ状である。本実施の形態では、下層配線１２１としては、Ｃｕめっき膜であり、下層配線１２１は、Ｃｕ膜である場合について説明する。めっき阻止金属膜１２６、めっきシード層１２５およびバリア膜１２４としては、第１の実施の形態と同様の材料で構成されているものとする。
【００３８】
次に、本実施の形態の半導体装置の製造方法について説明する。
図３および図４は、本実施の形態の半導体装置の製造手順の工程断面図を示す。
まず、トランジスタや配線等が形成されたシリコン基板１２０上に下層配線１２１およびその周囲に絶縁膜１２２を形成する（図３（ａ））。続いて、シリコン基板１２０上に形成したポリイミド１２３に凹部１３０を設ける（図３（ｂ））。続いて、凹部１３０中にバリア膜１２４およびめっきシード層１２５を形成する。そして、第１の実施形態と同様にして、凹部１３０の底部を除いて、ポリイミド１２３の上面部および凹部１３０の側壁部にめっき阻止金属を成膜する（図３（ｃ））。続いて、凹部１３０を埋め込むように、Ｃｕめっき膜（上層配線１２７）を電解めっきにより形成する（図４（ａ））。続いて、ウェットエッチにより、ポリイミド１２３上のめっき阻止金属膜１２６、めっきシード層１２５およびバリア膜１２４をエッチバックにより除去する（図４（ｂ））。このとき、Ｃｕめっき膜（上層配線１２７）とめっきシード層１２５とが同じ材料である場合でも、めっきシード層１２５をエッチング溶液で除去するとき、Ｃｕめっき膜の除去は問題とならない。すなわち、めっきシード層１２５は極薄のため、Ｃｕめっき膜の除去量は、上層配線１２７の信頼性が問題になる量ではない。この後、上面部が露出しているポリイミド１２３を剥離する（図４（ｃ））。このようにして、本実施の形態の半導体装置１４０を得ることができる。
【００３９】
本実施の形態では、Ｃｕめっき膜（上層配線１２７）の側壁のめっき阻止金属膜１２６、めっきシード層１２５およびバリア膜１２４等の多層金属膜は、多層金属膜の周囲に形成される絶縁膜との密着性を保つために、なるべく除去しない事が望ましい。
また、めっき阻止金属膜１２６、めっきシード層１２５およびバリア膜１２４は、化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）の手法により除去しても良い。
【００４０】
従来、再配線では再配線側面と接する絶縁膜との密着性が悪いことが問題であった。これは再配線の側面がバリアメタルで被覆されていないためである。
これに対して、本実施の形態のＣｕ再配線（上層配線１２７）の側壁は、バリア膜１２４で被覆されているため、絶縁膜との高い密着性を確保することができる。また、第２の実施の形態でも、第１の実施の形態と同様の効果が得られる。
【００４１】
更に、めっき阻止金属膜１２６に適切な材料を選択することで、めっき阻止金属膜１２６を構成する金属は、めっき後の熱処理でめっきＣｕ膜中に拡散する。これにより、Ｃｕ再配線（上層配線１２７）の信頼性を向上させることができる。
【００４２】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、第１の実施の形態において、ＵＢＭ１０８と半田バンプ１０９との間に、Ｃｕピラーを形成してもよい。
図１（ｃ）まで形成後、Ｎｉ−ＵＢＭ、Ｃｕピラー、ＳｎＡｇ半田を順次電解めっきにより形成する。ウェットエッチにより、めっき阻止金属、めっきシード層、バリア膜をエッチバックして除去した後にレジスト膜を剥離する。
半田めっき側面のめっき阻止金属とめっきシード層とは実装時の支障にならないように、ウェットエッチの際に部分的に、除去されていてもよい。また、Ｃｕピラー側面に関してはバリア性や密着性確保の点から残っていることが望ましいが、ウェットエッチされていてもよい。このように、近年、開発が進められているＣｕピラー構造も、本実施の形態に適用することができる。
【００４３】
例えば、感光性膜（感光性材料）としては、フォトレジスト、ポリイミド、ドライフィルム等の通常用いられる感光性膜を適用することができる。
本実施の形態の基板としては、一般に使用される材料であり、Ｓｉ基板、ＳＯＩ（シリコン・オン・インシュレータ）基板、シリコン・オン・サファイヤ基板、化合物半導体基板、あるいはガラス基板上に能動素子を形成したもの等を用いることができる。
絶縁膜（絶縁膜１０３、１２２）としては、シリコン酸化膜、シリコン酸窒化膜あるいはポリイミド等の有機系絶縁膜等を使用する。絶縁膜１０３、１２２は、シリコン基板１０１、１２０上に形成された多層配線構造の最上層層間絶縁膜を構成するものとすることができる。
パッド電極１０２としては、Ｃｕ、ＡｌまたはＡｌ−Ｃｕ合金を使用することができる。また、下層配線１２１としては、Ｃｕ、ＡｌまたはＡｌ−Ｃｕ合金を使用することができる。また、本実施の形態の半導体装置１００には、複数のパッド電極１０２が設けられていてもよい。
また、めっき阻止金属膜１０７の一部が、基板に対して垂線方向において、テーパ状でもよい。めっき膜の断面形状は、矩形、正方形、テーパ状、凸状等でもよい。
【００４４】
また、本実施の形態のめっき工程後、めっき膜を熱処理することができる。これにより、めっき膜の密着性を向上させることができる。たとえば、めっき阻止金属膜１０７がＴｉを含む場合は、少なくとも窒素を含む化合物を含む雰囲気での熱処理を行うことができ、めっき阻止金属膜１０７がＡｌを含む場合には、少なくとも酸素を含む化合物を含む雰囲気での熱処理を行うことができる。これにより、めっき膜とめっき阻止金属膜１０７との密着性を一層向上させることができる。そのため、半田バンプ、再配線の信頼性をさらに向上させることができる。
【符号の説明】
【００４５】
１００  半導体装置
１０１  シリコン基板
１０２  パッド電極
１０３  絶縁膜
１０４  フォトレジスト膜
１０５  バリア膜
１０６  めっきシード層
１０７  めっき阻止金属膜
１０８  ＵＢＭ
１０９  半田バンプ
１１０  第１の凹部
１１２  第２の凹部
１２０  シリコン基板
１２１  下層配線
１２２  絶縁膜
１２３  ポリイミド
１２４  バリア膜
１２５  めっきシード層
１２６  めっき阻止金属膜
１２７  上層配線
１３０  凹部
１４０  半導体装置
【図１】
2011071175.tif 000003
【図２】
2011071175.tif 000004
【図３】
2011071175.tif 000005
【図４】
2011071175.tif 000006
【図５】
2011071175.tif 000007
【図６】
2011071175.tif 000008