(57)【要約】【課題】高電圧低電流で駆動でき、且つ熱源を分散できる発光ダイオードチップを提供する。【解決手段】第１半導体層２３と、第１半導体層２３上に形成される発光層２４と、発光層２４上に形成される第２半導体層２５と、一部の第１半導体層２３、一部の発光層２４、および一部の第２半導体層２５を取り除いて形成されるとともに、一部の第１半導体層２３を露出させる溝Ｃ1と、溝Ｃ1内に形成され、且つ露出された第１半導体層２３に電気的に接続される第１電極２６と、溝Ｃ1内に形成され、且つ第１電極２６を覆う絶縁層２７と、一部の第２半導体層２５及び一部の第１半導体層２３を覆う第２電極２８と、を含んで構成される。【選択図】図５Ｇ
2011146750.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体層と、
前記第１半導体層上に形成される発光層と、
前記発光層上に形成される第２半導体層と、
一部の前記第１半導体層、一部の前記発光層、および一部の前記第２半導体層を取り除いて形成されるとともに、一部の前記第１半導体層を露出させる溝と、
前記溝内に形成され、且つ露出された前記第１半導体層に電気的に接続される第１電極と、
前記溝内に形成され、且つ前記第１電極を覆う絶縁層と、
一部の前記第２半導体層及び一部の前記第１半導体層を覆う第２電極と、
を含むことを特徴とする発光ダイオードチップ。
【請求項２】
さらに、前記絶縁層に接続する補助絶縁層を含むことを特徴とする請求項１に記載の発光ダイオードチップ。
【請求項３】
前記第２半導体層は平面密閉形状部を形成することを特徴とする請求項１に記載の発光ダイオードチップ。
【請求項４】
前記平面密閉形状部は、平面密閉形状を含むか、または複数の三角形、四角形、六角形、八角形、円形、楕円形、またはその組み合わせを含むことを特徴とする請求項３に記載の発光ダイオードチップ。
【請求項５】
前記第１電極は、前記第２電極と投影方向で少なくとも一部重なることを特徴とする請求項１に記載の発光ダイオードチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオードチップに関するものである。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）は、半導体材料より製造された発光素子である。発光ダイオードは光励起ルミネセンス（ＯＳＬ）に属していることから、電力消耗量が少ない、素子の寿命が長い、反応速度が速いなどの利点を有する。これに加え、体積が小さいことから極小、またはアレイ型の素子を容易に製造できるため、近年の絶え間ない技術の進歩に伴って、その応用範囲は、コンピュータまたは家電製品の指示灯、液晶ディスプレイ装置のバックライト源から交通信号、または車用指示灯にまで及んでいる。
【０００３】
近年、技術の発展と応用上の需要に伴い、高効率の発光ダイオードも徐々に開発されてきた。一般的には、高効率の発光ダイオードは、低電圧（２.５Ｖ〜６Ｖ）、高電流（約０.３５Ａ〜２０Ａ）でその発光を駆動する。しかし、低電圧高電流の駆動回路は、設計、制御ともに高電圧低電流の駆動回路に比べて困難であり、且つコスト高である。また、高効率の発光ダイオードのチップの辺の長さは、１０００μｍより大きい。言い換えれば、その面積は、１ｍｍ2より大きい。一般の低効率のチップの辺の長さ（例えば、６１０μｍ、３８１μｍ等）に比べ、高効率の発光ダイオードは、発光ダイオードのチップ面積を増大して定格電流、ワット数、および輝度を高めるが、それに伴って熱放散が悪くなる、または発光効率が低くなるといった問題が生じる。
【０００４】
図１は、従来のサファイアと炭化ケイ素（ＳｉＣ）を基板とした発光ダイオードチップのサイズと発光効率間の関係を表している。発光ダイオードチップのサイズが大きくなればなる程、その発光効率が低くなることが分かる。また、図１Ｂに示すように、発光ダイオードの入力効率のワット数が高くなれば、その発光効率も下がることがわかる。
【０００５】
図２に従来の発光ダイオード１を示す。従来の発光ダイオード１は、単一のチップを主とし、基板１１上にＮ型半導体層１２、発光層（ａｃｔｉｖｅ  ｌａｙｅｒ）１３、およびＰ型半導体層１４が順に形成される。発光層１３は、Ｐ型半導体層１４とＮ型半導体層１２との間に設置される。発光ダイオード１は、Ｎ型電極１５とＰ型電極１６を更に有し、Ｎ型半導体層１２とＰ型半導体層１４とそれぞれ電気接続されて、電流を発光ダイオード１に流し、ループを形成して発光ダイオード装置１を発光させる。また、発光層１３は、バンドギャップを形成する。発光ダイオード装置１は、異なるバンドギャップのエネルギーを利用して異なるカラーを得ている。
【０００６】
発光ダイオード１の電流密度を均一にし、均一に発光できるようにするために、通常は電極を比較的複雑なパターン１６１（図３Ａ〜３Ｃに示すように）に製造し、電流が発光ダイオード１内により均一に流れることができるようにしている。しかし、複雑な電極のパターン１６１は、設計、生産が容易でなく、且つコストが増加する等の問題を生じる。また、電極のパターン１６１が複雑である以外に、電流の均一度を高めるために、１つの電極上に、一本だけでない金線の導線も接続する必要があり、よって、これもコストの増加と製造プロセスの困難度を招く。
【０００７】
よって、如何にして上述の問題を改善する発光ダイオードチップ及びその製造方法を提供するかが現在の重要な課題の１つである。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述の課題に鑑みて、本発明は、高電圧低電流で駆動でき、且つ熱源を分散できる発光ダイオードチップを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述の目的を達成するために、本発明は、第１半導体層と、前記第１半導体層上に形成される発光層と、前記発光層上に形成される第２半導体層と、一部の前記第１半導体層、一部の前記発光層、および一部の前記第２半導体層を取り除いて形成されるとともに、一部の前記第１半導体層を露出させる溝と、前記溝内に形成され、且つ露出された前記第１半導体層に電気的に接続される第１電極と、前記溝内に形成され、且つ前記第１電極を覆う絶縁層と、一部の前記第２半導体層及び一部の前記第１半導体層を覆う第２電極と、を含んで構成される。
【発明の効果】
【００１０】
本発明の発光ダイオードチップによれば、発光ダイオードチップ内で、並列接続からなる複数の小寸法の発光ダイオード素子を用いて構成し、発光ダイオードチップに小寸法のチップの高発光効率と大寸法のチップの高効率の負荷能力を備えさせることができる。
【図面の簡単な説明】
【００１１】
【図１Ａ】従来の発光ダイオード装置のチップサイズと発光効率の関係図である。
【図１Ｂ】従来の発光ダイオード装置の入力効率と発光効率の関係図である。
【図２】従来の発光ダイオード装置の構造概略図である。
【図３Ａ】図２の発光ダイオード装置の電極図案（１）の概略図である。
【図３Ｂ】図２の発光ダイオード装置の電極図案（２）の概略図である。
【図３Ｃ】図２の発光ダイオード装置の電極図案（３）の概略図である。
【図４】本発明の実施例１に基づいた発光ダイオードチップの製造方法の流れ図である。
【図５Ａ】図４の製造方法と合わせた発光ダイオードチップの概略図（１）である。
【図５Ｂ】図４の製造方法と合わせた発光ダイオードチップの概略図（２）である。
【図５Ｃ】図４の製造方法と合わせた発光ダイオードチップの概略図（３）である。
【図５Ｄ】図４の製造方法と合わせた発光ダイオードチップの概略図（４）である。
【図５Ｅ】図４の製造方法と合わせた発光ダイオードチップの概略図（５）である。
【図５Ｆ】図４の製造方法と合わせた発光ダイオードチップの概略図（６）である。
【図５Ｇ】図４の製造方法と合わせた発光ダイオードチップの概略図（７）である。
【図６Ａ】本発明の実施例１の発光ダイオードチップ（１）の上面概略図であり、第２半導体層の各種の態様を表している。
【図６Ｂ】本発明の実施例１の発光ダイオードチップ（２）の上面概略図であり、第２半導体層の各種の態様を表している。
【図６Ｃ】本発明の実施例１の発光ダイオードチップ（３）の上面概略図であり、第２半導体層の各種の態様を表している。
【図６Ｄ】本発明の実施例１の発光ダイオードチップ（４）の上面概略図であり、第２半導体層の各種の態様を表している。
【図６Ｅ】本発明の実施例１の発光ダイオードチップ（５）の上面概略図であり、第２半導体層の各種の態様を表している。
【図６Ｆ】本発明の実施例１の発光ダイオードチップ（６）の上面概略図であり、第２半導体層の各種の態様を表している。
【図６Ｇ】本発明の実施例１の発光ダイオードチップ（７）の上面概略図であり、第２半導体層の各種の態様を表している。
【図６Ｈ】本発明の実施例１の発光ダイオードチップ（８）の上面概略図であり、第２半導体層の各種の態様を表している。
【図６Ｉ】本発明の実施例１の発光ダイオードチップ（９）の上面概略図であり、第２半導体層の各種の態様を表している。
【図６Ｊ】本発明の実施例１の発光ダイオードチップ（１０）の上面概略図であり、第２半導体層の各種の態様を表している。
【図７】本発明の実施例２に基づいた発光ダイオードチップの流れ図である。
【図８Ａ】図７の製造方法と合わせた発光ダイオードチップの概略図（１）である。
【図８Ｂ】図７の製造方法と合わせた発光ダイオードチップの概略図（２）である。
【図８Ｃ】図７の製造方法と合わせた発光ダイオードチップの概略図（３）である。
【図８Ｄ】図７の製造方法と合わせた発光ダイオードチップの概略図（４）である。
【図８Ｅ】図７の製造方法と合わせた発光ダイオードチップの概略図（５）である。
【図８Ｆ】図７の製造方法と合わせた発光ダイオードチップの概略図（６）である。
【図８Ｇ】図７の製造方法と合わせた発光ダイオードチップの概略図（７）である。
【図９Ａ】図５Ｃの溝Ｃ1のその他の実施態様（１）である。
【図９Ｂ】図５Ｃの溝Ｃ1のその他の実施態様（２）である。
【図９Ｃ】図５Ｃの溝Ｃ1のその他の実施態様（３）である。
【発明を実施するための形態】
【００１２】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【実施例１】
【００１３】
図４に本発明の実施例１に基づいた発光ダイオードチップの製造方法を示す。
本製造方法は、ステップＳ０１〜ステップＳ０６を含む。
【００１４】
図５Ａに示すように、ステップＳ０１は、基板２１上に緩衝層２２を形成する。基板２１の材料は、例えば、サファイア、シリコン、炭化ケイ素、または合金に限らず、導熱性を有する材料も好ましい。また、緩衝層２２は、単層の物質、または多層の物質からなることができるがこれらに限定されるものではない。
【００１５】
図５Ｂに示すように、ステップＳ０２は、第１半導体層２３、発光層２４、および第２半導体層２５を順に形成する。第１半導体層２３は、緩衝層２２の上に形成することができる。第１半導体層２３、発光層２４、および第２半導体層２５はまた、先ず、エピタキシャル基板上（図示されていない）に順に形成してから、基板２１と緩衝層２２上に転置することもできる。半導体製造プロセスの態様、順序はこれらに限定されるものではなく、最後に製品を完成するときに、基板２１と緩衝層２２をそのまま用いても良いし、また、取り除くこともできる。
【００１６】
即ち、ステップＳ０１は、実際の要求に基づいて選択することができる。本実施例では、第１半導体層２３は、Ｎ型半導体層を例にしており、第２半導体層２５は、Ｐ型半導体層を例にしている。
【００１７】
また、本実施例では、発光層２４は、例えば、バンドギャップ層、または量子井戸であるがこれに限定されるものではなく、その材料は、ＩＩＩ−Ｖ族、またはＩＩ−ＶＩ族の元素より構成された化合物、例えば、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウム（ＧａＮ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウムインジウム（ＧａＩｎＮ）、窒化アルミガリウム（ＡｌＧａＮ）、セレン化亜鉛（ＺｎＳｅ）、亜鉛ドープの窒化インジウムガリウム（ＩｎＧａＮ：Ｚｎ）、アルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）、またはガリウムリン（ＧａＰ）を含む。
【００１８】
図５Ｃに示すように、ステップＳ０３は、一部の第１半導体層２３、一部の発光層２４、および一部の第２半導体層２５を取り除き、少なくとも１つの溝Ｃ1を形成する。溝Ｃ1は、一部の第１半導体層２３を露出させる。即ち、そのエッチングの深さは第１半導体層２３までエッチングする深さである。本実施例では、溝Ｃ1は、フォトリソグラフィー技術とエッチング技術を用いて形成される。エッチング技術としては、等方性または異方性エッチング技術を用いることができ、溝Ｃ1の断面形状は、図５Ｃに示す長方形以外に、図９Ａ、９Ｂ、９Ｃに示すように、台形、またはお椀形も可能である。
【００１９】
図５Ｄに示すように、ステップＳ０４は、露出された第１半導体層２３上に少なくとも１つの第１電極２６を形成する。本実施例では、第１電極２６は、Ｎ型電極であり、蒸着法を用いて溝Ｃ1内の第１半導体層２３上に形成することができる。
【００２０】
図５Ｅに示すように、ステップＳ０５は、溝Ｃ1内に絶縁層２７を形成する。本実施例では、絶縁層２７を形成した後、電流を流したときにホールキャリアが自由表面に沿って伝送するのを防ぐために、図５Ｆに示すように、補助絶縁層２７１を形成して絶縁層２７周囲の一部の第２半導体層２５を覆うことも可能である。こうすることで発光効率を更に高めることができる。
【００２１】
図５Ｇに示すように、ステップＳ０６は、第２電極２８を形成して一部の第２半導体層２５と、一部の絶縁層２７と一部の補助絶縁層２７１の両方、あるいは一部の絶縁層２７と一部の補助絶縁層２７１の片方を覆い、溝Ｃ1で分離された第２半導体層２５に電気接続し、発光ダイオードチップ２を形成する。本実施例では、第２電極２８は、Ｐ型電極であり、蒸着法を用いて一部の第２半導体層２５、一部の絶縁層２７、または一部の補助絶縁層２７１上に形成することができる。
【００２２】
図６Ａ〜６Ｊに、本実施例１の発光ダイオードチップ２の上面図を示す。注意するのは、発光ダイオードチップ２の電極構造が立体サンドイッチ層構造であることから、第１電極（Ｎ型電極）２６は、第２電極（Ｐ型電極）２８と投影方向（基板に垂直な方向）で部分的に重ねることができるが、これに限定されるものではなく、重ねないこともできる。また、第２半導体層２５は、平面密閉形状部を形成し、該平面密閉形状部は、例えば、複数の三角形（図６Ｂ）、四角形（図６Ａ）、六角形（図６Ｃ）、八角形（図６Ｄ）、円形（図６Ｅ）、楕円形（図６Ｆ）など、またはその組み合わせ（図６Ｇ、６Ｈ）より構成された平面密閉形状を含むか、または図６Ｉと６Ｊのように、単一の密閉形状より構成される。
【００２３】
よって、上述の製造方法に基づいて形成された発光ダイオードチップ２は、複数の互いに並列接続した発光ダイオード素子を有し、小寸法の発光ダイオード素子を用いてより大きな発光ダイオードチップを構成することで、小寸法のチップの高発光率と大寸法のチップの高効率の負荷能力を提供することができる。
【実施例２】
【００２４】
図７に本発明の実施例２に基づいた発光ダイオードチップの製造方法を示す。本製造方法は、ステップＳ１１〜Ｓ１７を含む。
【００２５】
図８Ａに示すように、ステップＳ１１は、基板３１上に緩衝層３２を形成する。基板３１の材料は、例えば、サファイア、シリコン、炭化ケイ素、または合金に限らず、導熱性を有する材料も好ましい。また、緩衝層３２は、単層の物質、または多層の物質からなることができるがこれに限定されるものではない。
【００２６】
図８Ｂに示すように、ステップＳ１２は、第１半導体層３３、発光層３４、および第２半導体層３５を順に形成する。第１半導体層３３は、緩衝層３２の上に形成することができる。第１半導体層３３、発光層３４、および第２半導体層３５はまた、先ず、エピタキシャル基板上（図示されていない）に順に形成してから、基板３１と緩衝層３２上に転置することもできる。つまり、半導体製造プロセスの態様、順序はこれに限定されるものではなく、最後に製品を完成するときに、基板３１と緩衝層３２をそのまま用いても良いし、また、取り除くこともできる。即ち、ステップＳ１１は、実際の要求に基づいて選択することができる。本実施例では、第１半導体層３３は、Ｎ型半導体層を例にしており、第２半導体層３５は、Ｐ型半導体層を例にしている。
【００２７】
また、発光層３４は、例えば、バンドギャップ、または量子井戸であるがこれに限定されるものではなく、その材料は、III−Ｖ族、またはII−ＶI族の元素より構成された化合物、例えば、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウム（ＧａＮ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウムインジウム（ＧａＩｎＮ）、窒化アルミガリウム（ＡｌＧａＮ）、セレン化亜鉛（ＺｎＳｅ）、亜鉛ドープの窒化インジウムガリウム（ＩｎＧａＮ：Ｚｎ）、アルミニウムインジウムガリウムリン（ＡｌＩｎＧａＰ）、またはガリウムリン（ＧａＰ）を含む。
【００２８】
図８Ｃに示すように、ステップＳ１３は、一部の第１半導体層３３、一部の発光層３４、および一部の第２半導体層３５とを取り除き、少なくとも１つの溝Ｃ2を形成する。溝Ｃ2は、複数の発光ダイオード素子を分離する。本実施例では、溝Ｃ2は、フォトリソグラフィー技術とエッチング技術を用いて形成される。エッチング技術としては、等方性または異方性エッチング技術を用いることができ、溝Ｃ2の断面形状は、長方形、台形、またはお椀形が可能である。
【００２９】
図８Ｄに示すように、ステップＳ１４は、溝Ｃ2内に絶縁層３７を形成する。図８Ｅに示すように、ステップＳ１５は、各発光ダイオード素子の一部の 第２半導体層３５と一部の発光層３４を取り除き、一部の第１半導体層３３を露出する。
【００３０】
図８Ｆに示すように、ステップＳ１６は、電流を流したときにホールキャリアが自由表面に沿って伝送するのを防ぐために、補助絶縁層３７１を形成して絶縁層３７周囲の一部の第２半導体層３５とそれと隣接する発光ダイオード素子の一部の第１半導体層３３とを覆うことができる。よって、発光効率を更に高めることができる。
【００３１】
図８Ｇに示すように、ステップＳ１７は、各発光ダイオード素子の第２半導体層３５と隣接する発光ダイオード素子の第１半導体層３３とに導電層３９を形成して、各発光ダイオード素子の第２半導体層３５と隣接する発光ダイオード素子の第１半導体層３３とを電気接続し、Ｐ型半導体層とＮ型半導体層を直列接続の方式で電気接続する。本実施例では、導電層３９の材料は、例えば、金、銀、銅、ニッケル、コバルト、スズ、亜鉛、アルミニウム、ケイ素、クロム、または炭化ケイ素である。
【００３２】
最後に設計の違いに基づいて、第１電極と第２電極を選択的に蒸着することができる。ここでは、第１電極は、Ｎ型電極であり、第２電極は、Ｐ型電極であるため、第１電極は、第１半導体層３３上に蒸着され、第２電極は、第２半導体層３５上に蒸着されて、発光ダイオードチップ３を形成する。
【００３３】
よって、上述の製造方法に基づいて形成された発光ダイオードチップ３は、複数の互いに直列接続した発光ダイオード素子を有し、小寸法の発光ダイオード素子を用いてより大きな発光ダイオードチップを構成することで、小寸法のチップの高発光率と大寸法のチップの高効率の負荷能力を提供することができる。
【００３４】
よって、本発明の発光ダイオードチップとその製造方法は、小面積発光の発光ダイオード素子が互いに直列接続または並列接続されることで大面積発光の発光ダイオード素子を構成することができる。また、各発光ダイオード素子が全て小寸法レベル（辺の長さが例えば３００ｕｍ）に属すことから、その電極の形状は、従来の高効率の発光ダイオード装置のような複雑な電極のパターンである必要がないため、製造プロセスがより簡単で容易である。また、本発明の発光ダイオードチップの構造は、各バンド範囲に広く用いられることができ、特に、発光バンドが３００〜８００ｎｍにある範囲に対して、良好な効果を有することもできる。また、小面積の単一の発光ダイオード素子の発光効率が高く、熱放散がより容易であることも光電変換の効率を高め、使用寿命をのばすことができる。
【００３５】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の思想及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【符号の説明】
【００３６】
１  発光ダイオード
１１  基板
１２  Ｎ型半導体層
１３  発光層
１４  Ｐ型半導体層
１５  Ｎ型電極
１６  Ｐ型電極
１６１  電極パターン
２、３  発光ダイオードチップ
２１、３１  基板
２２、３２  緩衝層
２３、３３  第１半導体層
２４、３４  発光層
２５、３５  第２半導体層
２６  第１電極
２７、３７  絶縁層
２７１、３７１  補助絶縁層
２８  第２電極
３９  導電層
Ｃ1、Ｃ2  溝
Ｓ０１〜Ｓ０６、Ｓ１１〜Ｓ１７  ステップ
【図１Ａ】
2011146750.tif 000003
【図１Ｂ】
2011146750.tif 000004
【図２】
2011146750.tif 000005
【図３Ａ】
2011146750.tif 000006
【図３Ｂ】
2011146750.tif 000007
【図３Ｃ】
2011146750.tif 000008
【図４】
2011146750.tif 000009
【図５Ａ】
2011146750.tif 000010
【図５Ｂ】
2011146750.tif 000011
【図５Ｃ】
2011146750.tif 000012
【図５Ｄ】
2011146750.tif 000013
【図５Ｅ】
2011146750.tif 000014
【図５Ｆ】
2011146750.tif 000015
【図５Ｇ】
2011146750.tif 000016
【図６Ａ】
2011146750.tif 000017
【図６Ｂ】
2011146750.tif 000018
【図６Ｃ】
2011146750.tif 000019
【図６Ｄ】
2011146750.tif 000020
【図６Ｅ】
2011146750.tif 000021
【図６Ｆ】
2011146750.tif 000022
【図６Ｇ】
2011146750.tif 000023
【図６Ｈ】
2011146750.tif 000024
【図６Ｉ】
2011146750.tif 000025
【図６Ｊ】
2011146750.tif 000026
【図７】
2011146750.tif 000027
【図８Ａ】
2011146750.tif 000028
【図８Ｂ】
2011146750.tif 000029
【図８Ｃ】
2011146750.tif 000030
【図８Ｄ】
2011146750.tif 000031
【図８Ｅ】
2011146750.tif 000032
【図８Ｆ】
2011146750.tif 000033
【図８Ｇ】
2011146750.tif 000034
【図９Ａ】
2011146750.tif 000035
【図９Ｂ】
2011146750.tif 000036
【図９Ｃ】
2011146750.tif 000037