(57)【要約】【課題】低電圧駆動時の動作の信頼性を確保しながら動作速度を向上でき回路を保護できるようにする。【解決手段】トランジスタＱ７が動作するときには、当該トランジスタＱ７による増幅回路がソース接地回路として動作する。ＭＯＳトランジスタＱ７のゲート−ソース間にオン制御電圧が印加されたときには、当該トランジスタＱ７のドレイン電位がソース電位に急速に近づき、急速にオン状態に遷移する。また、クランプ回路１０がトランジスタＱＨのゲート−ソース間に設けられているため、当該ゲート−ソース間電圧が必要以上に上昇することがなくなる。この回路部分では、トランジスタＱＨの閾値電圧ＶＴ＋トランジスタＱ７のドレイン−ソース間電圧ＶＤＳのみで駆動できるため、低電圧駆動時でも動作の信頼性を確保できる。【選択図】図１
2011146901.tif 000002
【特許請求の範囲】
【請求項１】
制御端子、入力端子および出力端子を備え、電源ノードから電源電圧が前記入力端子に通電されるＰＮＰ形又はＰチャネル型の第１のトランジスタと、
制御端子、入力端子および出力端子を備え、前記第１のトランジスタの出力端子に制御端子が接続されたＮチャネル型の第２のトランジスタと、
電源ノードと前記第２のトランジスタの出力端子との間に接続されたブートストラップ回路と、
前記第２のトランジスタの制御端子と出力端子との間に接続されたクランプ回路と、を備え、
前記第２のトランジスタの出力端子に接続された負荷を駆動することを特徴とする駆動装置。
【請求項２】
前記第１のトランジスタの制御端子に接続された制御信号生成素子と、
前記制御信号生成素子に第１電流を流すことで前記第１のトランジスタの制御端子にオン制御信号が印加された後、ＰＷＭ駆動時のデューティ比に応じて予め設定された比率又は所定の駆動時間後に前記制御信号生成素子に流れる電流を前記第１電流よりも低い第２電流にする電流低減回路とを備えたことを特徴とする請求項１記載の駆動装置。
【請求項３】
前記電流低減回路は、複数のスイッチング素子と、当該複数のスイッチング素子にそれぞれ直列接続された複数の抵抗とを備え、
前記制御信号生成素子に第１電流を流すときには第１数の複数のスイッチング素子をオンして前記複数の抵抗に電流を流すように構成され、
前記制御信号生成素子に第２電流を流すときには前記第１数よりも少ない第２数のスイッチング素子をオンして前記抵抗に電流を流すように構成されていることを特徴とする請求項２記載の駆動装置。
【請求項４】
前記電流低減回路は、複数のスイッチング素子と、当該複数のスイッチング素子にそれぞれ直列接続された複数の電流源とを備え、
前記制御信号生成素子に第１電流を流すときには第１数の複数のスイッチング素子をオンして前記複数の電流源から電流を引くように構成され、
前記制御信号生成素子に第２電流を流すときには前記第１数よりも少ない第２数のスイッチング素子をオンして前記電流源から電流を引くように構成されていることを特徴とする請求項２記載の駆動装置。
【請求項５】
車載用のフューエルポンプを駆動する駆動装置に適用したことを特徴とする請求項１ないし４の何れかに記載の駆動装置。
【請求項６】
前記第２のトランジスタの制御端子に接続された抵抗回路を備えたことを特徴とする請求項１ないし５の何れかに記載の駆動装置。
【請求項７】
出力端子を備え、前記第１のトランジスタとは逆導電型の第３のトランジスタであって、前記出力端子が前記第２のトランジスタの制御端子に接続された第３のトランジスタを備え、
前記抵抗回路は、前記第２のトランジスタの制御端子と前記第１のトランジスタの出力端子との間に接続された第１の抵抗要素と、前記第２のトランジスタの制御端子と前記第３のトランジスタの出力端子との間に接続された第２の抵抗要素とを備えていることを特徴とする請求項６記載の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタを用いて負荷を駆動する駆動装置に関する。
【背景技術】
【０００２】
この種の駆動装置が特許文献１に開示されている。この特許文献１の技術思想では、主にハイサイド側のトランジスタ（特許文献１中のＱＨ）を駆動する構成に特徴を備えている。この特許文献１の技術思想では、このハイサイド側のトランジスタを駆動するため、当該トランジスタの前段にＮチャネル型のＭＯＳトランジスタ（特許文献１中のＱ１７、Ｑ１８）が直列接続されており、この出力にブートストラップコンデンサ（特許文献１中のＣ１１）を接続して構成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１０９０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし特許文献１に開示された技術思想では、電源電圧（特許文献１中のＶｓ）が低下してしまうと、前段のＮチャネル型のＭＯＳトランジスタに対するゲート印加電圧も低下し、電源電圧低下時に立上り時間などの動作時間が遅くなったり、出力電圧が低くなったりと、低電圧駆動時の回路動作の信頼性に劣ってしまう。また、電源電圧がトランジスタのＶＧＳＳ（ゲート−ソース間定格電圧）以上の高電圧となる時には当該トランジスタを破壊してしまう可能性がある。
【０００５】
本発明は、上記事情に鑑みてなされたもので、その目的は、低電圧駆動時の動作の信頼性を確保しながら動作速度を向上でき回路を保護できるようにした駆動装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の発明によれば、次のように作用する。電源電圧が第１のトランジスタの入力端子に電源ノードから通電された状態で第１のトランジスタの制御端子に例えばオン制御信号が印加されると、このオン制御信号に応じて第１のトランジスタがオン状態に遷移する。このとき、第１のトランジスタは入力端子の電位を基準電位として動作するため当該第１のトランジスタによる増幅度は高くなり従来に比較して急峻にオン状態に遷移し、第１のトランジスタの出力端子はその入力端子の電位に急速に近づく。
【０００７】
第２のトランジスタの制御端子は第１のトランジスタの出力端子に接続されているため、第２のトランジスタの制御端子の電位も第１のトランジスタの入力端子の電位に急速に近づく。すると、第２のトランジスタは出力端子の電位を基準電位として動作するため、当該第２のトランジスタの制御端子の電位が急速に高くなると第２のトランジスタが急速にオン状態に遷移する。第１および第２のトランジスタが共にオフ状態からオン状態に遷移する速度が速くなり動作速度を向上できる。
【０００８】
オン動作するときの動作電圧は、例えば背景技術欄に記載された特許文献１の構成では、第１のトランジスタの制御端子−出力端子間電圧と、第２のトランジスタの制御端子−出力端子間電圧とを加えた電圧で動作する。請求項１記載の発明では、第１のトランジスタのオン時の入力端子−出力端子間のオン電圧と、第２のトランジスタの制御端子−出力端子間電圧とを加えた電圧で動作する。したがって、第１のトランジスタのオン電圧は制御端子−出力端子間電圧よりも低いため、当該第１及び第２のトランジスタの動作電圧を低くすることができ、低電圧駆動時の動作の信頼性を確保できる。
【０００９】
電源電圧が第２のトランジスタのＶＧＳＳ（ゲート−ソース間定格電圧）以上の場合には、第２のトランジスタを破壊する懸念があるものの、クランプ回路が第２のトランジスタの制御端子と出力端子との間に接続されているため、当該制御端子および出力端子間の印加電圧が必要以上に上昇することが制限され第２のトランジスタを保護できる。
【００１０】
請求項２記載の発明によれば、制御信号生成素子に第１電流を流すことで第１のトランジスタの制御端子にオン制御信号が印加された後、ＰＷＭ駆動時のデューティ比に応じて予め設定された比率又は所定の駆動時間後に制御信号生成素子に流れる電流を第１電流よりも低い第２電流にして低減させているため、駆動装置内に流れる通電電流を低減することができ、消費電流を低減できる。
【００１１】
請求項３記載の発明のように、電流低減回路は、制御信号生成素子に第１電流を流すときには第１数の複数のスイッチング素子をオンして複数の抵抗に電流を流すように構成し、制御信号生成素子に第２電流を流すときには第１数よりも少ない第２数のスイッチング素子をオンして抵抗に電流を流すように構成すると良い。
【００１２】
また、請求項４記載の発明のように、電流低減回路は、制御信号生成素子に第１電流を流すときには第１数の複数のスイッチング素子をオンして複数の電流源から電流を引くように構成し、制御信号生成素子に第２電流を流すときには第２数の複数のスイッチング素子をオンして電流源から電流を引くように構成するト良い。
【００１３】
請求項５記載の発明のように、車載用のフューエルポンプを駆動する駆動装置に適用しても良い。
請求項６記載の発明によれば、抵抗回路が第２のトランジスタの制御端子に接続されているため、第２のトランジスタの制御端子に重畳するノイズの発生を抑制でき、回路動作の信頼性を向上できる。
【００１４】
請求項７記載の発明によれば、抵抗回路が第２のトランジスタの制御端子と第１のトランジスタの出力端子との間に接続された第１の抵抗要素と、第２のトランジスタの制御端子と第３のトランジスタの出力端子との間に接続された第２の抵抗要素とを備えており、第１、第２の抵抗要素の抵抗値を可変とすることで、ノイズの発生を抑制しつつ所望の速度を満たすように調整できスイッチング損失を低減できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態について示す概略的な回路構成図
【図２】（ａ）及び（ｂ）は、駆動制御信号の一例を示すタイミングチャート
【図３】本発明の第２実施形態について示す要部の回路構成図
【図４】本発明の第３実施形態について示す図３相当図
【図５】（ａ）及び（ｂ）は、実験結果の波形例を示す図
【図６】クランプ回路の効果を示す波形例を示す図
【図７】本発明の第４実施形態について示すクランプ回路の構成図
【図８】本発明の第５実施形態について示す図３相当図
【図９】本発明の第６実施形態について示す電流低減回路の構成図
【図１０】本発明の第７実施形態について示す図９相当図
【発明を実施するための形態】
【００１６】
（第１実施形態）
以下、本発明の第１実施形態について図１ないし図４を参照しながら説明する。本実施形態では、車載バッテリ電圧（電源電圧）ＶＢから電源供給される車載用のフューエルポンプを負荷Ｍとした駆動装置１の形態を示す。図１は、電圧ＶＤＤの電源ノード及びグランド間に対し、ハイサイド側のＮチャネル型のＭＯＳトランジスタＱＨ、ロウサイド側のＮチャネル型のＭＯＳトランジスタＱＬを出力側に直列接続した駆動装置１を示している。トランジスタＱＨのドレイン−ソース間には還流ダイオードＤＨが接続されており、トランジスタＱＬのドレイン−ソース間には還流ダイオードＤＬが接続されている。
【００１７】
この駆動装置１は、トランジスタＱＨを駆動する駆動回路２、トランジスタＱＬを駆動する駆動回路３、駆動回路２の電源電圧を生成するブートストラップ回路４を接続して構成されている。この駆動装置１は、半導体集積回路として構成されている。ブートストラップ回路４は、ダイオードＤ０をバッテリ電圧ＶＢの電源ノードとブースト端子ＢＳの間に接続し、ブートストラップ用のコンデンサＣ１を負荷Ｍとブースト端子ＢＳとの間に接続して構成されている。ブースト端子ＢＳは、バッテリ電源電圧ＶＢからダイオードＤ０を介して電源供給を受けている。コンデンサＣ１は、バッテリ電圧ＶＢの供給を受けて駆動回路２の電源を供給できるよう十分な容量が確保されている。
【００１８】
ロウサイド側の駆動回路３は、電源線５、６間に印加される供給電圧ＶＣＤ（例えば５Ｖ）を受けて動作し、トランジスタＱＬのゲートに対し駆動制御信号ＳＬに応じた駆動電圧を出力する。ハイサイド側の駆動回路２は、車載バッテリ電源電圧ＶＢ（通常時は電圧ＶＣＤよりも高い電圧）を入力としたブートストラップ回路４において充電されたコンデンサＣ１から電源供給を受けて動作する。この駆動回路２は、入力回路７を介して駆動制御信号ＳＨを入力し、トランジスタＱＨのゲートに対し駆動制御信号ＳＨに応じた駆動電圧を出力する。
【００１９】
入力回路７は、図示しない制御回路で生成された駆動制御信号ＳＨを入力して駆動回路２に出力する。駆動制御信号ＳＨは、電圧ＶＩＮ１、ＶＩＮ２、ＶＩＮＢの３種類のデジタル信号から構成されている。図２（ａ）、図２（ｂ）は、駆動制御信号ＳＨの波形例を示している。電圧ＶＩＮ１は周期Ｔでデューティ比が変動するＰＷＭ信号であり、電圧ＶＩＮＢは電圧ＶＩＮ１の反転信号である。電圧ＶＩＮ２は、周期Ｔでデューティが電圧ＶＩＮ１のデューティ比よりも予め低く設定されるオンオフ信号電圧であり、当該電圧ＶＩＮ２のオン立上り時点は電圧ＶＩＮ２の立上り時点とほぼ一致する。尚、電圧ＶＩＮ２は、周期Ｔで予め定められる所定時間だけ「Ｈ」となる電圧であっても良い。図２（ａ）は電圧ＶＩＮ２のオン時間を一定にした例であり、図２（ｂ）は電圧ＶＩＮ２のオン時間を電圧ＶＩＮ１のデューティ比に応じて変更させた例である。デューティ比に応じて変更させることでトランジスタＱ７のオン時間を確実に確保出来る。
【００２０】
図１に戻って、電圧ＶＩＮ１は、Ｎチャネル型ＭＯＳトランジスタＱ１のゲートに入力されている。このトランジスタＱ１のソースは、抵抗Ｒ１を介してアナロググランドＡＧＮＤに接続されている。
【００２１】
他方、電圧ＶＩＮ２は、Ｎチャネル型ＭＯＳトランジスタＱ２のゲートに入力されている。このトランジスタＱ２のソースは、抵抗Ｒ２を介してアナロググランドＡＧＮＤに接続されている。トランジスタＱ１およびＱ２のドレインは互いに共通接続されている。抵抗Ｒ１の抵抗値は、抵抗Ｒ２の抵抗値よりも十分大きく設定されており、トランジスタＱ１のオン時に流れるオン電流Ｉ１は、トランジスタＱ２のオン時に流れるオン電流Ｉ２よりも十分低くなるように構成されている。
【００２２】
さらに、電圧ＶＩＮＢは，Ｎチャネル型ＭＯＳトランジスタＱ３のゲートに入力されている。このトランジスタＱ３のソースは、抵抗Ｒ３を介してアナロググランドＡＧＮＤに接続されている。
【００２３】
トランジスタＱ１及びＱ２のドレインの共通接続点Ｎ１は、抵抗Ｒ４を介してＮチャネル型のＭＯＳトランジスタＱ４のソースに接続されている。また、トランジスタＱ３のドレインは、抵抗Ｒ５を介してＮチャネル型のＭＯＳトランジスタＱ５のソースに接続されている。
【００２４】
これらのトランジスタＱ４及びＱ５のゲートには、電源電圧ＶＣＤがダイオードＤ１を介して印加されている。また、トランジスタＱ４のゲート−ソース間には、ツェナーダイオードＤ２が逆方向接続されており、当該ダイオードＤ２がトランジスタＱ４のゲートを保護する。さらに、トランジスタＱ５のゲート−ソース間には、ツェナーダイオードＤ３が逆方向接続されており、当該ダイオードＤ３がトランジスタＱ５のゲートを保護する。
【００２５】
トランジスタＱ４のドレインは、抵抗Ｒ６を介してＰチャネル型のＭＯＳトランジスタＱ６及びＱ７（第１のトランジスタに相当）のゲート（制御端子）に接続されている。トランジスタＱ６及びＱ７のソース（入力端子）はブースト端子ＢＳに共通接続されている。トランジスタＱ７のドレイン（出力端子）は、トランジスタＱＨ（第２のトランジスタに相当）のゲート（制御端子）に接続されると共に、Ｎチャネル型のＭＯＳトランジスタＱ８（第３のトランジスタに相当）のドレイン（出力端子）に接続されている。トランジスタＱ８のソースは、トランジスタＱＨ及びＱＬの共通接続点を介して負荷Ｍに接続されている。
【００２６】
抵抗Ｒ６及びＲ７とブースト端子ＢＳとの間には、トランジスタＱ６及びＱ７を駆動するための駆動回路８が設けられている。また、トランジスタＱ５とブースト端子ＢＳとの間には、トランジスタＱ８を駆動するための駆動回路９が設けられている。
【００２７】
駆動回路８は、抵抗Ｒ８、ＮＰＮ形トランジスタＱ９、ダイオードＤ７、Ｐチャネル型のＭＯＳトランジスタＱ１０を図示形態に接続して構成されている。この駆動回路８の出力は、トランジスタＱ６及びＱ７のゲートに与えられており、駆動制御信号ＳＨに応じてトランジスタＱ６及びＱ７のゲート印加電圧を調整し、主にトランジスタＱ６及びＱ７をオフ駆動するときに動作する。
【００２８】
以下、駆動回路８の具体的な結線関係を説明する。抵抗Ｒ８の一端とトランジスタＱ９のコレクタとトランジスタＱ１０のソースとは共通接続されており、これらの共通接続点はトランジスタＱ６及びＱ７のソースに接続されている。抵抗Ｒ８の他端はトランジスタＱ９のベースに接続されている。ダイオードＤ７は、トランジスタＱ９のエミッタからベースに向けて順方向接続されている。トランジスタＱ９のエミッタはトランジスタＱ１０のゲートに接続されている。トランジスタＱ１０のドレインはトランジスタＱ６及びＱ７のゲートに共通接続されている。
【００２９】
駆動回路９は、ＰＮＰ形トランジスタＱ１１、Ｑ１２、抵抗Ｒ９、Ｒ１０、Ｎチャネル型のＭＯＳトランジスタＱ１３、ツェナーダイオードＤ８及びＤ９を主として図示形態に接続して構成される。この駆動回路９の出力は、トランジスタＱ８のゲートに与えられており、駆動制御信号ＳＨの電圧ＶＩＮＢに応じてトランジスタＱ８のゲート印加電圧を調整し、当該トランジスタＱ８をオンオフ駆動するときに動作する。
【００３０】
以下、駆動回路９の具体的な結線関係を説明する。トランジスタＱ１１のエミッタと抵抗Ｒ９の一端は共通接続されており、抵抗Ｒ９の他端はトランジスタＱ１１のベースに接続されると共にトランジスタＱ１２のエミッタに接続されている。トランジスタＱ１１のコレクタはトランジスタＱ１２のベースに接続されると共にトランジスタＱ１４のコレクタに接続されている。
【００３１】
トランジスタＱ１２のコレクタは、トランジスタＱ１３のドレインに接続されると共に、トランジスタＱ８のゲートに接続されている。トランジスタＱ１３のソースはトランジスタＱ８のソースに共通接続されている。トランジスタＱ１３のゲート−ソース間には、抵抗Ｒ１０が接続されると共に、ダイオードＤ８及びＤ９が逆方向直列接続されており、当該トランジスタＱ１３のゲート−ソース間電圧が所定電圧以上に上昇しないよう保護が図られている。
【００３２】
トランジスタＱ１４のベースは、トランジスタＱ７及びＱ８の共通接続点に接続されている。またトランジスタＱ１４のエミッタは、ダイオードＤ４のアノードに接続されている。ダイオードＤ４のカソードはトランジスタＱ５のドレインに接続されている。トランジスタＱ６のドレインはトランジスタＱ１３のゲートに接続されると共に、ダイオードＤ５のアノードに接続されている。ダイオードＤ５のカソードはトランジスタＱ５のドレインに接続されている。トランジスタＱ１３のソースは、ダイオードＤ６のアノードに接続されており、ダイオードＤ６のカソードはトランジスタＱ４及びＱ５のゲートに接続されている。
【００３３】
トランジスタＱ７のゲート−ソース間には、抵抗Ｒ１１と共に、ツェナーダイオードＤ１０及びＤ１１が逆方向直列接続されており、当該トランジスタＱ７のゲート−ソース間電圧が所定電圧以上に上昇しないよう保護が図られている。また、トランジスタＱ８のゲート−ソース間には、抵抗Ｒ１２と共に、ツェナーダイオードＤ１１及びＤ１２が逆方向直列接続されており、当該トランジスタＱ８のゲート−ソース間電圧が所定電圧以上に上昇しないよう保護が図られている。
【００３４】
さらに、トランジスタＱ７およびＱ８のドレインの共通接続点とトランジスタＱ８のソースとの間には、図示極性でツェナーダイオードＤ１４、Ｄ１５が複数接続されている。これらのダイオードＤ１４、Ｄ１５は、トランジスタＱＨのゲート−ソース間電圧が所定電圧以上に上昇しないように定電圧保護を図るものであり、クランプ回路１０として機能する。尚、クランプ回路１０は、下記（Ｚ）式に示す電荷量Ｑを吸収可能な回路で構成される。
【００３５】
Ｑ＝（Ｃ１の容量値）×（バッテリ電圧ＶＢ−ダイオードＤ０の順方向電圧ＶＦ）
−（トランジスタＱＨのゲート容量Ｃｇ×クランプ電圧Ｖｃｌ）  …（Ｚ）
ブートストラップ回路４は、ハイサイド側のトランジスタＱＨがオフで且つロウサイド側のトランジスタＱＬがオンしている期間において、バッテリ電圧ＶＢを供給する電源線からコンデンサＣ１に充電される回路であり、トランジスタＱ７およびＱＨがオフからオン状態に遷移するにあたって、コンデンサＣ１の充電電圧に応じてブースト端子ＢＳの電圧を昇圧させる回路である。駆動回路２は、このブースト端子ＢＳの電圧を電源電圧としてトランジスタＱＨを駆動している。
【００３６】
上記構成の定常状態における基本的動作について説明する。本実施形態では、ハイサイド側の駆動回路２、入力回路７およびトランジスタＱＨの動作に特徴を備えているため、この部分を中心に説明する。図２に示すように、駆動制御信号ＳＨ（電圧ＶＩＮ１，ＶＩＮ２，ＶＩＮＢ）がトランジスタＱ１〜Ｑ３のゲートに印加される。
【００３７】
ＰＷＭ制御等で用いられる駆動制御信号ＳＨ及びＳＬは、所定のスイッチング周波数（１／Ｔ）で「Ｈ」レベルと「Ｌ」レベルを繰り返し、デッドタイム期間を除いて互いに異なるレベルとなる。駆動制御信号ＳＨの電圧ＶＩＮ１、ＳＬがそれぞれ「Ｈ」、「Ｌ」のときには、トランジスタＱＨがオン、トランジスタＱＬがオフとなり、駆動制御信号ＳＨの電圧ＶＩＮ１、ＳＬがそれぞれ「Ｌ」、「Ｈ」のときには、トランジスタＱＨがオフ、トランジスタＱＬがオンとなる。主に、トランジスタＱＨがオフで且つトランジスタＱＬがオンとなっているときに、コンデンサＣ１にはバッテリ電圧ＶＢが充電され、トランジスタＱＨがオン、トランジスタＱＬがオフとなっているときに当該コンデンサＣ１の充電電圧が昇圧され当該昇圧電圧がブースト端子ＢＳを通じて駆動回路２に供給される。
【００３８】
以下、駆動制御信号ＳＨが変化したときの動作について説明する。
（Ａ）駆動制御信号ＳＨの電圧ＶＩＮ１が「Ｈ」レベル、駆動制御信号ＳＬが「Ｌ」レベルとなる場合
図２の（１）に示すタイミングにおいて、制御回路は駆動制御信号ＳＨの電圧ＶＩＮ１を「Ｈ」とする。この時点では、トランジスタＱ１及びＱ２のゲートに「Ｈ」が与えられ、トランジスタＱ３のゲートに「Ｌ」が与えられる。
【００３９】
このとき、トランジスタＱ１およびＱ２は共にオン状態に遷移すると共に、トランジスタＱ３はオフ状態に遷移する。トランジスタＱ３がオフするため、抵抗Ｒ７及びＲ８、トランジスタＱ９、ダイオードＤ７に流れる通電経路も遮断される。したがって、トランジスタＱ１０はオフ状態となり、駆動回路８は機能しない。
【００４０】
トランジスタＱ１およびＱ２がオンすると、その共通接続点Ｎ１から電流Ｉ１＋Ｉ２を引く。定常状態では、ブートストラップ回路４によりバッテリ電圧ＶＢが昇圧されたブースト端子ＢＳの電圧がダイオードＤ１０及びＤ１１、抵抗Ｒ１１及びＲ６、トランジスタＱ４、抵抗Ｒ４に印加されるようになり、電流Ｉ１＋Ｉ２が当該素子Ｄ１０及びＤ１１、Ｒ１１及びＲ６、Ｑ４、Ｒ４を通じて流れる。ダイオードＤ１０の逆方向電圧とダイオードＤ１１の順方向電圧とを加えた電圧がトランジスタＱ６及びＱ７のゲート−ソース間に印加されるようになり、両トランジスタＱ６及びＱ７が共にオン状態に遷移する。
【００４１】
このとき、トランジスタＱ１１、Ｑ１４、ダイオードＤ４に流れる通電経路が遮断され、トランジスタＱ１１、Ｑ１４が共にオフし、トランジスタＱ１２もオフする。また、トランジスタＱ６はオンするものの、トランジスタＱ５がオフするため、ダイオードＤ５を通じた通電経路も遮断され、抵抗Ｒ１０及びダイオードＤ８及びＤ９の印加電圧に応じてトランジスタＱ１３のゲート電圧が上昇し、当該トランジスタＱ１３がオンする。したがって、トランジスタＱ８のゲート、ソースにはほぼ同一電位が印加されるようになり、トランジスタＱ８はオフする。トランジスタＱ７がオン状態に遷移しつつトランジスタＱ８がオフ状態に遷移するため、トランジスタＱＨのゲート電圧が上昇しトランジスタＱＨがオンする。
【００４２】
トランジスタＱＨがオン状態になるのに十分な時間Ｔ２が経過した後、図２の（２）に示すタイミングにおいて、制御回路は駆動制御信号ＳＨの電圧ＶＩＮ２を「Ｈ」から「Ｌ」に制御する。すると、トランジスタＱ２がオフし、共通接続点Ｎ１から引かれる電流もＩ１＋Ｉ２からＩ１に低下する。本実施形態に示すように、抵抗Ｒ１の抵抗値が抵抗Ｒ２の抵抗値に比較して十分に大きく設定されていると、電流Ｉ１を電流Ｉ１＋Ｉ２に比較して十分に低くできる。すなわち、トランジスタＱ１とこのトランジスタＱ１に直列接続された抵抗Ｒ１、および、トランジスタＱ２とこのトランジスタＱ２に直列接続された抵抗Ｒ２は、電流低減回路として機能する。これにより、抵抗Ｒ４、Ｒ６、Ｒ１１、ダイオードＤ１０及びＤ１１による制御信号生成素子に流れる通電電流を大幅に低減でき、消費電流を低減できる。
（Ｂ）駆動制御信号ＳＨの電圧ＶＩＮ１が「Ｌ」レベル、駆動制御信号ＳＨが「Ｈ」レベルの場合
ハイサイド側のオン時間が経過した後、図２の（３）のタイミングにおいて、制御回路は電圧ＶＩＮ１を「Ｈ」から「Ｌ」に制御すると共に、電圧ＶＩＮＢを「Ｌ」から「Ｈ」に制御する。すると、トランジスタＱ１及びＱ２が共にオフし、抵抗Ｒ４及びＲ６に流れる電流が遮断される。
【００４３】
他方、トランジスタＱ３がオンすると、トランジスタＱ５、Ｑ３には定常的に電流が流れるようになる。また、トランジスタＱ３がオンすると、抵抗Ｒ８、トランジスタＱ９およびダイオードＤ７を通じて過渡的にトランジスタＱ１０のゲート容量が充電されることになり、トランジスタＱ１０がオンする。トランジスタＱ１０がオンすると、トランジスタＱ１０のドレイン電位がブースト端子ＢＳの電位とほぼ同電位となる。このことから、トランジスタＱ６、Ｑ７のゲート電位およびソース電位はほぼ同電位となり、トランジスタＱ６およびＱ７がオフする。
【００４４】
また、前述の動作とほぼ同時に、トランジスタＱ３がオンすると、駆動回路９を構成する抵抗Ｒ９、トランジスタＱ１１、Ｑ１２に通電されるようになる。電流がトランジスタＱ１２を通じて抵抗Ｒ１２、ダイオードＤ１２、Ｄ１３に流れる。また、前述したように、トランジスタＱ６、Ｑ７はオフするように動作するため、トランジスタＱ１３のゲート電位が低下し、トランジスタＱ１３がオフ状態に移行する。これにより、トランジスタＱ８のゲート電位が上昇し、トランジスタＱ８がオン状態に移行する。
【００４５】
トランジスタＱ８がオンになると、トランジスタＱＨのゲート電位、ソース電位がほぼ同電位となり、トランジスタＱＨがオフする。このようにして、図２の（３）のタイミングから所定時間を経てハイサイド側のトランジスタＱＨがオフするようになる。その後、図２の（４）の時点において、前記した（１）の動作が繰り返されるようになる。
【００４６】
以下、本実施形態に係る特徴部分の動作を詳細説明する。本実施形態の特徴部分は、主にトランジスタＱ７、Ｑ８、ＱＨ、クランプ回路１０の過渡的な動作にある。そこで、この部分の回路の諸電圧、電流の過渡現象について説明する。
【００４７】
従来より、ブートストラップ回路４を構成するコンデンサＣ１の両端子に接続される前段および次段のトランジスタＱ７、ＱＨは、共にＮチャネル型のＭＯＳトランジスタにより構成されていることが多い。しかしながら、前段のトランジスタ（本実施形態のトランジスタＱ７に相当）が例えば特許文献１の技術思想のようにＮチャネル型のＭＯＳトランジスタで構成されていると、当該前段および次段のトランジスタ（本実施形態のトランジスタＱ７、ＱＨに相当）を共にオフ状態からオン状態にするためには、初段および次段のトランジスタのゲート−ソース間電圧を共に閾値電圧ＶＴに到達させる必要がある。すなわち、前段のＮチャネル型のＭＯＳトランジスタのゲート電位と負荷Ｍの端子電圧との間に閾値電圧ＶＴの２倍の電圧が必要となる。しかも、これらの前段及び次段のトランジスタのオン抵抗を下げるためにはさらに高電圧とする必要がある。
【００４８】
したがって、車両内に搭載されるバッテリ電圧ＶＢが何らかの事情に応じて低下したときに所望のスイッチング速度を得られない、または出力（ＶＭＰ）電圧低下の可能性がある。特に、本実施形態に示すようにフューエルポンプを負荷Ｍとして適用しているときに、バッテリ電圧ＶＢが低下してしまいフューエルポンプが作動しなくなると車両自体が動作できなくなってしまうため、この不具合は避ける必要がある。この場合、例えば前段のトランジスタがＮチャネル型のＭＯＳトランジスタで構成されているとソースフォロアで動作するため、電圧増幅度が低くスイッチングスピードが劣る要因となっていることが確認されている。
【００４９】
本実施形態では、この前段のトランジスタに代えてＰチャネル型のＭＯＳトランジスタＱ７を適用している。この場合、トランジスタＱ７による増幅回路はソース接地回路として動作するため、当該トランジスタＱ７による回路が高電圧増幅度の回路となる。したがって、図２の（１）の時点で、ＭＯＳトランジスタＱ７のゲート−ソース間にオン制御電圧が印加されたときには、当該ＭＯＳトランジスタＱ７のドレイン電位がソース電位に急速に近づき、従来構成に比較して急速にオン状態に遷移しオン時間が短時間となる。トランジスタＱ７が急速にオン状態に遷移すると、トランジスタＱＨのゲート電位が急峻に上昇し、トランジスタＱＨが急速にオン状態に遷移する。これにより、素早くスイッチングすることができ動作速度を向上できる。
【００５０】
電圧ＶＢがトランジスタＱＨのゲート−ソース間定格電圧ＶＧＳＳ以上の高電圧時にトランジスタＱＨのゲート電位を上昇させる時でも、クランプ回路１０がトランジスタＱＨのゲート−ソース間に接続されているため、当該ゲート−ソース間電圧が必要以上に上昇することがなくなる。これにより、トランジスタＱＨのゲート−ソースを高電圧から保護することができる。
【００５１】
このとき、当該回路構成部分（両トランジスタＱ７及びＱＨの構成部分）では、（トランジスタＱＨの閾値電圧ＶＴ＋トランジスタＱ７のドレイン−ソース間電圧ＶＤＳ）のみで駆動できる。トランジスタＱ７のドレイン−ソース間電圧ＶＤＳは閾値電圧ＶＴよりも大幅に低い電圧であるため、トランジスタＱ７及びＱＨの動作電圧を低くすることができ、バッテリ電圧ＶＢが低下したとしても安定して動作する。これにより、低電圧駆動時の動作の信頼性を確保できる。
【００５２】
以上説明したように、本実施形態によれば、動作速度を向上できると共に、低電圧駆動時の動作の信頼性を確保でき、回路を保護できる。また、電圧ＶＩＮ１及びＶＩＮ２の立上り後に、ＰＷＭ駆動時のデューティ比に応じて予め設定された比率又は所定の駆動時間後に電圧ＶＩＮ２を立下げているため、トランジスタＱ２がオフすることで駆動装置１に流れる通電電流を低減でき、駆動装置１の消費電流を低減できる。
【００５３】
制御信号生成素子（Ｒ４，Ｒ６，Ｒ１１，Ｄ１０，Ｄ１１）に電流Ｉ１＋Ｉ２（第１電流）を流すことでトランジスタＱ７のゲートにオン制御信号が印加された後、ＰＷＭ駆動時のデューティ比に応じて予め設定された比率又は所定の駆動時間後に制御信号生成素子に流れる第２電流を電流Ｉ１にしているため、消費電流を低減できる。
【００５４】
この場合、制御信号生成素子（Ｒ４，Ｒ６，Ｒ１１，Ｄ１０，Ｄ１１）に電流Ｉ１＋Ｉ２を流すときには、２つ（第１数）のトランジスタＱ１、Ｑ２をオンして抵抗Ｒ１、Ｒ２に電流を流し、制御信号生成素子に電流Ｉ１を流すときには、１つ（第２数）のトランジスタＱ１をオンして抵抗Ｒ１に電流を流して電流を低下させているため、消費電流を低減できる。
【００５５】
（第２実施形態）
図３は、本発明の第２実施形態を示すもので、前述実施形態と異なるところは、第２の２トランジスタの制御端子に抵抗回路を接続したところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
【００５６】
トランジスタＱＨのゲート電圧（制御端子の制御信号）は、ブースト端子ＢＳの電圧変化の影響を受けやすく、当該トランジスタＱＨの制御信号は負荷Ｍの駆動電圧に直結する。トランジスタＱＨのゲートにノイズが重畳する可能性があるときには、図３に示すように、トランジスタＱＨのゲートとトランジスタＱ７及びＱ８の共通接続点との間に位置して抵抗Ｒ１３による抵抗回路を付加すると良い。すると、抵抗Ｒ１３が端子ＧＨに重畳するノイズを抑制することができ、トランジスタＱＨのゲート電圧を調整することができる。
本実施形態によれば、トランジスタＱＨのゲートに接続された抵抗回路を具備しているため、トランジスタＱＨに重畳するノイズを抑制できる。
（第３実施形態）
図４は、本発明の第３実施形態を示すもので、前述実施形態と異なるところは、第２のトランジスタの制御端子に接続される抵抗回路として、第２のトランジスタの制御端子と前記第１のトランジスタの出力端子との間に接続された第１の抵抗要素と、前記第２のトランジスタの制御端子と第３のトランジスタの入力端子との間に接続された第２の抵抗要素とを備えているところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
【００５７】
この図４に示すように、抵抗Ｒ１３ａ（第１の抵抗要素に相当）がトランジスタＱＨのゲートとトランジスタＱ７のドレインとの間に位置して構成されている。また、抵抗Ｒ１３ｂ（第２の抵抗要素に相当）がトランジスタＱＨのゲートとトランジスタＱ８のドレインとの間に位置して構成されている。これらの抵抗Ｒ１３ａ及びＲ１３ｂは抵抗回路を構成し、当該抵抗回路がトランジスタＱ７及びＱ８のドレイン間に介在している。
【００５８】
抵抗Ｒ１３ａはトランジスタＱＨがオン状態からオフ状態に遷移する立上り電圧の時定数を調整する素子である。抵抗Ｒ１３ｂはトランジスタＱＨがオフ状態からオン状態に遷移する立下り電圧の時定数を調整する素子である。これらの抵抗Ｒ１３ａ及びＲ１３ｂの抵抗値を適宜調整することで、ブートストラップ作用に伴うオーバーシュート量を調整できると共にノイズの抑制具合を調整できる。
【００５９】
これらの抵抗Ｒ１３ａ及びＲ１３ｂは、ノイズの発生を抑制しつつスイッチング損失を低減しながら立下り速度を所望の動作速度を満たすようにするため、抵抗Ｒ１３ｂの抵抗値を抵抗Ｒ１３ａの抵抗値よりも小さく設定すると良い。
【００６０】
尚、クランプ回路１０は、特に立上り電圧のオーバーシュートを抑制するため設けられるため、トランジスタＱ７のドレインと抵抗Ｒ１３ａとの間の共通接続点に接続されている。
【００６１】
本実施形態によれば、抵抗Ｒ１３ａがトランジスタＱＨのゲートとトランジスタＱ７のドレインとの間に接続されており、抵抗Ｒ１３ｂがトランジスタＱＨのゲートとトランジスタＱ８のドレインとの間に接続されているため、ブートストラップ作用に伴うオーバーシュート量を調整できると共にノイズの抑制具合を調整できる。さらに、トランジスタＱＨのゲート電圧の急峻な立上り時のノイズを特に抑制できると共に、トランジスタＱＨのノイズの発生を抑制しつつゲート電圧の立下り速度について所望の速度を満たすように調整できスイッチング損失を低減できる。
【００６２】
＜具体的動作を示す波形例＞
図５（ａ）及び図５（ｂ）は、発明者らが実験を行ったときの波形例を示している。図５（ａ）は、信号波形例を示しており、図５（ｂ）は、図５（ａ）の立上り電圧、立下り電圧のスケール拡大図を概略的に示している。立上り電圧は、図５（ａ）に示すように、ブースト端子ＢＳの立上り電圧（約１３［Ｖ］から２６［Ｖ］の立上り）に負荷Ｍの端子電圧の立上り電圧も追従しているのがわかる。ブースト端子ＢＳの電圧はオーバーシュートしているものの、クランプ回路１０の作用によってトランジスタＱＨのゲート端子ＧＨの電圧が抑えられている。この実験結果によれば、負荷Ｍの端子電圧の１０％−９０％立上り時間として、１４．２６４［ｎｓ］を実現している。また、９０％−１０％立下り時間は１４．９５５［ｎｓ］を実現している。
【００６３】
本出願に係る発明者と同一出願人による先行特許文献１（特開２００６−１０９０１２号公報）の技術思想では、前述したようにＮチャネル型のＭＯＳトランジスタを前段および次段のトランジスタとして用いているが、この技術思想を適用すると、およそ５０［ｎｓ］の立上り時間、立下り時間と計測されている。本実施形態の構成を適用すると、その１／３になり大幅に時間短縮できることが確認されている。
【００６４】
図６は、クランプ回路の効果を示す別の波形例を示している。この図６に示すように、ブースト端子ＢＳの立上り電圧がオーバーシュートしているが、クランプ回路１０が構成されているため、トランジスタＱＨのゲート端子ＧＨでは、このブースト端子ＢＳの急峻な立上り電圧の影響が極力抑えられていることがわかる。
尚、図５および図６では、立上り電圧等のオーバーシュート量が互いに異なっているものの、これらは抵抗Ｒ１３、Ｒ１３ａ、Ｒ１３ｂの抵抗値の設定が異なるためであり、これらの抵抗値を調整することで所望の状態に調整できる。
【００６５】
（第４実施形態）
図７は、本発明の第４実施形態を示すもので、前述実施形態と異なるところは、クランプ回路の構成にある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
この図７に示すように、クランプ回路１０に代わるクランプ回路１１は、ツェナーダイオードＤ１６と抵抗Ｒ１４とを直列に接続し、ダイオードＤ１６のアノードと抵抗Ｒ１４との共通接続点にベースを接続したＮＰＮ形トランジスタＱ１５を接続して構成される。トランジスタＱ１５のコレクタは、ダイオードＤ１６のカソードに接続されており、トランジスタＱ１５のエミッタは抵抗Ｒ１４の他端に接続されている。このようなクランプ回路１１でも同様の機能を備えているため、クランプ回路１０に代えて適用できる。
【００６６】
（第５実施形態）
図８は、本発明の第５実施形態を示すもので、前述実施形態と異なるところは、第１のトランジスタ、第３のトランジスタ（それぞれ前述実施形態のＭＯＳトランジスタＱ７、Ｑ８）の種類を変更して適用したところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
図８は、図３に代わる回路構成図を概略的に示している。この図８に示すように、ＰＮＰトランジスタＱ７ａが、ＭＯＳトランジスタＱ７に代えて形成されている。また、ＮＰＮトランジスタＱ８ａが、ＭＯＳトランジスタＱ８に代えて形成されている。このように、第１、第３トランジスタの種類を変更したとしても前述実施形態と同様の作用効果を奏する。
【００６７】
（第６実施形態）
図９は、本発明の第６実施形態を示すもので、前述実施形態と異なるところは、電流低減回路の構成を変更して適用したところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
【００６８】
図９は、駆動制御信号ＳＨの入力部分の回路構成を主として示している。
この図９に示すように、電流低減回路としてのトランジスタＱ２に代えて、トランジスタＱ２ａ、Ｑ２ｂが並列接続されており、これらのトランジスタＱ２ａ、Ｑ２ｂにそれぞれ抵抗Ｒ２ａ、Ｒ２ｂが直列接続されている。トランジスタＱ２ａ、Ｑ２ｂは、そのゲートが互いに共通接続されており、電圧ＶＩＮ２が印加される。制御回路が駆動制御信号ＳＨの電圧ＶＩＮ２を「Ｈ」とすると、トランジスタＱ２ａ、Ｑ２ｂがオンし、電流が抵抗Ｒ２ａおよびＲ２ｂの並列抵抗に流れることになる。
【００６９】
その後、制御回路が駆動制御信号ＳＨの電圧ＶＩＮ２を「Ｈ」から「Ｌ」に制御する。すると、トランジスタＱ２ａ、Ｑ２ｂがオフし、抵抗Ｒ１が引く電流も低下する。抵抗Ｒ１の抵抗値が抵抗Ｒ２ａおよびＲ２ｂの並列抵抗値に比較して十分に大きく設定されていると、電流を十分に低くできる。すなわち、本実施形態では、トランジスタＱ１、Ｑ２ａ、Ｑ２ｂ、抵抗Ｒ１、Ｒ２ａ、Ｒ２ｂは電流低減回路として機能する。抵抗Ｒ２ａ、Ｒ２ｂの抵抗値を適宜設定することで前述実施形態に比較して設計の自由度を増すことができる。
【００７０】
本実施形態によれば、制御信号生成素子（Ｒ４，Ｒ６，Ｒ１１，Ｄ１０，Ｄ１１）に電流Ｉ１＋Ｉ２を流すときには、３つ（第１数）のトランジスタＱ１、Ｑ２ａ、Ｑ２ｂをオンして抵抗Ｒ１、Ｒ２ａ、Ｒ２ｂに電流を流し、制御信号生成素子に電流Ｉ１を流すときには、１つ（第２数）のトランジスタＱ１をオンして抵抗Ｒ１に電流を流して電流を低下させているため、消費電流を低減できる。
【００７１】
（第７実施形態）
図１０は、本発明の第７実施形態を示すもので、前述実施形態と異なるところは、電流低減回路の構成を変更して適用したところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
【００７２】
図１０に示すように、前述実施形態で説明した抵抗Ｒ１〜Ｒ３に代えて電流源Ｉ１、Ｉ２、ＩＢを設けて構成している。また、ＭＯＳトランジスタＱ１〜Ｑ３に代えて、電圧制御型のアナログスイッチ（スイッチング素子）ＳＷ１〜ＳＷ３を適用して構成している。
【００７３】
本実施形態によれば、制御信号生成素子（Ｒ４，Ｒ６，Ｒ１１，Ｄ１０，Ｄ１１）に電流Ｉ１＋Ｉ２を流すときには、２つ（第１数）のアナログスイッチＳＷ１〜ＳＷ２をオンして電流源Ｉ１、Ｉ２から電流を引くように構成し、電流Ｉ１を流すときには、１つ（第２数）のアナログスイッチＳＷ１をオンして電流を引くように構成している。このような実施形態でも前述実施形態と同様の作用効果を奏する。
【００７４】
（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。
前述実施形態では、当該実施形態の特徴を示すため、素子保護用又は安定動作用の回路を省略したり設けたりしている部分もあるが、例えば過電流を制限するための抵抗素子などを実用上適宜挿入したり、素子保護用又は安定動作用の回路を適宜省いた回路に適用しても良い。駆動装置１の構成はトランジスタＱ７、ＱＨを具備していれば、当該トランジスタＱ７のゲート（制御端子）に印加するゲート信号生成回路の構成は前記した構成に限られない。つまり、入力回路７、駆動回路８、９の構成は前記構成に限られない。トランジスタＱ２、抵抗Ｒ２、駆動制御信号ＳＨの電圧ＶＩＮ２を削除した構成に適用できる。
【００７５】
前述実施形態では、車載用のフューエルポンプのハイサイド側の駆動回路２に適用した駆動装置１を説明したが用途は限られない。
前述実施形態では、トランジスタＱ７をＰチャネル型のＭＯＳトランジスタで構成した実施形態を示したが、これに限定されるものではなく、例えば、ＰＮＰ形トランジスタ（バイポーラトランジスタ等）を適用しても良い。制御信号生成素子の構成は前記した構成に限られない。構成素子を必要に応じて削除したり、抵抗などの素子をさらに付加して構成しても良い。
【符号の説明】
【００７６】
図面中、１は駆動装置、２、３は駆動回路、４はブートストラップ回路、５、６は電源線、７は入力回路、Ｃ１はコンデンサ、Ｄ０はダイオード、Ｑ２はＮチャネル型のＭＯＳトランジスタ（電流低減回路）、Ｑ７はＰチャネル型のＭＯＳトランジスタ（第１のトランジスタ）、Ｑ８はＮチャネル型のＭＯＳトランジスタ（第３のトランジスタ）、ＱＨはＮチャネル型のＭＯＳトランジスタ（第２のトランジスタ）、Ｍは負荷を示す。
【図１】
2011146901.tif 000003
【図２】
2011146901.tif 000004
【図３】
2011146901.tif 000005
【図４】
2011146901.tif 000006
【図５】
2011146901.tif 000007
【図６】
2011146901.tif 000008
【図７】
2011146901.tif 000009
【図８】
2011146901.tif 000010
【図９】
2011146901.tif 000011
【図１０】
2011146901.tif 000012