(57)【要約】【課題】Ｓｉ含有率の高い中間層における従来技術の課題を解決することを目的とする。【解決手段】本発明の多層レジストのパターン形成方法は、基板上の一方の表面に被加工膜を備えた多層レジストの被加工膜の表面に下層膜を形成する工程と、下層膜の表面に中間層を形成する工程と、中間層を形成した多層レジストを加熱する工程と、中間層の表面に、アルコキシシラン、シランカップリング剤、シリル化剤、酸発生剤または塩基発生剤を塗布する工程と、中間層の表面にレジストを塗布する工程と、レジストをパターニングする工程と、中間層と、下層膜と、被加工膜とをパターニングする工程とを備えることを特徴とする。【選択図】なし【特許請求の範囲】
【請求項１】
基板上の一方の表面に被加工膜を備えた多層レジストの前記被加工膜の表面に下層膜を形成する工程と、
前記下層膜の表面に中間層を形成する工程と、
前記中間層を形成した多層レジストを加熱する工程と、
前記中間層の表面に、アルコキシシラン、シランカップリング剤、シリル化剤、酸発生剤または塩基発生剤を塗布する工程と、
前記中間層の表面にレジスト膜を形成する工程と、
前記レジスト膜をパターニングする工程と、
前記中間層と、前記下層膜と、前記被加工膜とをパターニングする工程とを備える多層レジストのパターン形成方法。
【請求項２】
前記塗布する工程は、アルコキシシラン、シリル化剤を含む溶液を用いて行なう、請求項１に記載の多層レジストのパターン形成方法。
【請求項３】
前記塗布する工程の後に、前記多層レジストを加熱する工程を備える、請求項１または２に記載の多層レジストのパターン形成方法。
【請求項４】
前記溶液には、水、エーテルおよびアルコールの少なくともいずれかの溶媒を含む、請求項２に記載の多層レジストのパターン形成方法。
【請求項５】
請求項１〜４のいずれかに記載の多層レジストのパターン形成方法を含む半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法により製造された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層レジストのパターン形成方法に関する。また、該パターン形成方法を含む半導体装置の製造方法およびその製造方法により製造された半導体装置に関する。
【背景技術】
【０００２】
リソグラフィー技術では、マスクを介して基板上に設けられたレジストを露光して、現像によりレジストの微細パターンを形成し、該レジストの微細パターンをマスクとして、基板上に設けられた被加工膜を加工して、被加工膜に所望の微細パターンを形成する。
【０００３】
このようなリソグラフィー技術において、薄膜レジストでのドライエッチ耐性確保や、液浸露光技術の導入による高ＮＡ（＞１．０）領域での入射光に対する基板の反射制御を目的として、被加工膜上にＳｉを含有した中間層を含む多層レジストプロセスの有用性が高まってきている。
【０００４】
より微細なレジストパターンを精度良く形成するためには、いわゆる中間層材料のドライエッチ耐性を向上させる必要があるが、このドライエッチ耐性の向上は中間層材料中のＳｉ含有率を増大させることで達成できることが知られている。
【０００５】
一方、中間層材料中のＳｉ含有率を増大させると、一般的に上層レジストとの化学的な相互作用が大きくなり、レジスト密着性の低下、レジスト形状異常、レジスト寸法異常の要因となる。またＳｉ含有率向上によって中間層材料の室温下での安定性も劣化し、レジストとの相互作用が変動するといった問題点もある。
【０００６】
上記の問題点はレジストの種類によって影響の大小に差があるので、使用できるレジスト種が制限されるといった問題点もある。
【０００７】
非特許文献１では、Ｓｉ含有率の高い中間層の問題点を克服するために、中間層と上層レジストの間に薄いＢＡＲＣ（有機膜）を保護膜として挟むことにより、中間層表面の上層レジストへの影響を除去しようとしている。
【０００８】
また、特許文献１では、中間層表面を、ヘキサメチルジシラザン蒸気を充満させた処理装置内で中間層表面を疎水化し上層レジストとの密着性を改善しようとしている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−２０３５６３号公報
【非特許文献】
【００１０】
【非特許文献１】Makoto Nakajima、外７名、“Design and Development of Next Generation Bottom Anti-Reflective Coatings for 45nm Process with Hyper NA Lithography”、Proceeding of SPIE、Vol.6153（2006）、p. 61532L-1
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記非特許文献に記載の方法の様に中間層と上層レジスト間に薄膜ＢＡＲＣを挟む方法ではレジストの必要膜厚がより大きくなる点や、薄膜を形成するためのコスト面においてデメリットがある。また、上記特許文献１に開示された方法では、中間層表面の疎水化を気相での反応で行なっていることから、表面処理に利用できる化合物が制限されるという課題があった。
【００１２】
本発明は、上記のようなＳｉ含有率の高い中間層における課題を解決することを目的とする。
【課題を解決するための手段】
【００１３】
上記のようなＳｉ含有率の高い中間層における課題は、本発明者らの検討によれば、中間層を形成する材料の未反応シラノール基が中間層表面に存在すること、中間層と上層レジストとの間で、上層レジストからの酸の拡散による可能性が高いことが明らかになった。
【００１４】
本発明は、上記知見に基づき為されたものであって、本発明の多層レジストのパターン形成方法は、基板上の一方の表面に被加工膜を備えた多層レジストの被加工膜の表面に下層膜を形成する工程と、下層膜の表面に中間層を形成する工程と、中間層を形成した多層レジストを加熱する工程と、中間層の表面に、アルコキシシラン、シランカップリング剤、シリル化剤、酸発生剤または塩基発生剤を塗布する工程と、中間層の表面にレジストを塗布する工程と、レジストをパターニングする工程と、中間層と、下層膜と、被加工膜とをパターニングする工程とを備えることを特徴とする。
【発明の効果】
【００１５】
本発明の多層レジストのパターン形成方法は、加熱後の中間層の表面に、アルコキシシラン、シランカップリング剤、シリル化剤、酸発生剤または塩基発生剤を塗布する工程を含むので、中間層表面に残存した活性シラノール基による影響や、上層レジスト中の酸および塩基（quencher）が中間層中へ拡散することによって引き起こされると考えられる中間層表面と上層レジストとの化学的相互作用を防止することができる。その結果、Ｓｉ含有率の高い中間層を用いた多層レジストプロセスにおいて、上層レジストのパターン倒れ、形状異常、寸法変動を防ぎパターンの安定性、精度の向上を達成することができる。
【００１６】
また、本発明の多層レジストの形成方法によれば、上層レジストまたは中間層材料自体の組成等により中間層とレジストとの間の相互作用を低減するための工夫をする必要がなくなることから、レジスト材料の設計に自由度が増し高解像度および低欠陥といった上層レジスト本来の性能を向上させることが可能となり、同様に中間層側でもより安価な材料を使用することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】（ａ）〜（ｃ）は本発明の多層レジストの形成方法に含まれる工程の一部を説明するための模式図である。
【図２】本発明の多層レジストの形成方法に含まれる別の工程を説明するための模式図である。
【図３】（ａ）〜（ｄ）は本発明の多層レジストの形成方法における中間層表面の処理の一例を説明するための模式図である。
【図４】本発明の半導体装置の製造方法の一例を説明するための模式図である。
【図５】本発明の半導体装置の製造方法の一例を説明するための模式図であり、本発明における中間層表面の処理を含む各層および膜を備えた基板の模式図である。
【図６】本発明の半導体装置の製造方法の一例を説明するための模式図であり、上層レジスト膜のパターン形成を示す模式図である。
【図７】本発明の半導体装置の製造方法の一例を説明するための模式図であり、中間層および下層膜のドライエッチングによるパターン形成を示す模式図である。
【図８】本発明の半導体装置の製造方法の一例を説明するための模式図であり、ゲート電極の形成を示す模式図である。
【図９】本発明の半導体装置の製造方法の一例を説明するための模式図であり、サイドウォール絶縁層の形成を示す模式図である。
【図１０】本発明の半導体装置の製造方法の一例を説明するための模式図であり、コンタクトホールの形成を示す模式図である。
【図１１】本発明の半導体装置の製造方法の一例を説明するための模式図であり、電極の形成を示す模式図である。
【図１２】（ａ）および（ｂ）は本発明の多層レジストのパターン形成方法の要部を説明するための模式図であって、（ａ）は酸発生剤により中間層表面を塗布する工程を含む場合の模式図であり、（ｂ）は塩基発生剤により中間層を塗布する工程を含む場合の模式図である。
【発明を実施するための形態】
【００１８】
以下、本発明についてさらに詳細に説明する。なお、以下の実施の形態の説明では、図面を用いて説明しているが、本願の図面において同一の参照符号を付したものは、同一部分または相当部分を示している。
【００１９】
＜実施の形態１＞
本実施の形態１では、中間層の表面をアルコキシシラン、シランカップリング剤、またはシリル化剤を用いて処理する場合のパターン形成方法について説明する。本実施の形態１では、中間層の表面を、アルコキシシラン、シランカップリング剤、またはシリル化剤を用いて処理することによって、中間層表面の活性シラノール基をキャッピングして、上層レジストとの相互作用を防止する。この形態について以下詳細に説明する。
【００２０】
（下層膜を形成する工程）
本発明の多層レジストのパターン形成方法は、基板上の一方の表面に被加工膜を備えた多層レジストの上記被加工膜の表面に下層膜を形成する工程を含む。上記基板としては、半導体基板を用いる。すなわち、上記多層レジストは半導体基板の主表面上に被加工膜を備えたものである。上記被加工膜としては、製造する半導体装置によって適宜従来公知の被加工膜を形成すればよく、たとえば、ポリシリコン膜、ＳｉＯ2膜、Ｓｉ3Ｎ4膜等が積層された被加工膜を例示することができる。
【００２１】
上記被加工膜の表面に形成する下層膜は、被加工膜と後述の中間層との密着性や、中間層の形成安定性を高めるために設けられるものである。このような下層膜としては、中間層やそのさらに上層のレジスト（以下において、上層レジストということがある）との組合せによって従来公知のものをいずれも採用することができる。下層膜を形成する工程は、気相化学的成長法（ＣＶＤ法）によって形成可能なアモルファスカーボン、または、スピンコート法によって形成可能なフェニル基、ナフチル基などの芳香環を含むポリマー等から構成される。スピンコート法による場合、たとえば、ＪＳＲ製の商品名「ＨＭ８００５」をスピンコートにより塗布し、２５０℃、９０秒の条件で加熱を行なうことで、１８０ｎｍの下層膜が形成される。下層膜の厚みや形成条件は、用いる材料により従来公知の方法で変更して適用することができる。
【００２２】
（中間層を形成する工程）
本発明の多層レジストのパターン形成方法には、図１（ａ）に示されるように、基板１上の被加工膜２の表面に設けられた上記下層膜３の表面に中間層４ａを形成する工程を含む。中間層４ａを形成する工程は、上記下層膜を形成する工程と同様にスピンコート法によることができ、たとえば、ＪＳＲ社製の商品名「ＮＦＣＳＯＧ０４１」をスピンコートにより下層膜表面に塗布して中間層を形成し、基板上に被加工膜と、下層膜と、中間層とが積層された多層レジストが製造される。
【００２３】
中間層を形成する材料は、上記例示に限定されず、比較的薄膜での形成が可能なＳｉ含有率の高い（中間層材料中のおよそ３０質量％以上）ＳＯＧ（Spin On Glass）や、また、従来のＳｉ含有率の低い（中間層材料中のおよそ２５質量％以下）有機架橋系のハードマスク材料など、従来公知の中間層材料をいずれも用いることができる。Ｓｉ含有率が高い材料は、加工性が良好であるが、レジストとのマッチングや保存安定性に劣る。一方、Ｓｉ含有率が低い材料は、ＢＡＲＣ（Bottom Anti Reflective Coating）同様の取り扱いが可能であって、レジストとのマッチングが良好であるが、エッチング耐性が低いという特性を有する。上記Ｓｉ含有率の高いＳＯＧなどを用いた場合は、本発明のパターン形成方法による効果が顕著となる。というのは、中間層を構成する材料におけるＳｉ含有率が高い場合は、レジストと中間層との相互作用がＳｉ含有率が低い場合に比べて増加してしまいマッチングが劣るが、本発明によれば、この相互作用を抑制または防止することが可能となるからである。また、相互作用が防止されることで、Ｓｉ含有率が高い薄膜の中間層であってもパターン倒れ等の問題がなく、多層レジストのパターン形成をより良好に行なうことができる。
【００２４】
（多層レジストを加熱する工程）
次いで、中間層を形成した上記多層レジストを加熱する工程を含む。この加熱によって、上記スピンコート法により形成された中間層を構成する材料が熱硬化される（図１（ｂ））上記例示の材料を用いた中間層４ａは２５０℃、９０秒の条件で加熱を行なうことで、１１０ｎｍの熱硬化された中間層４ｂが形成される。加熱条件は、中間層を構成する材料の硬化特性に合わせて選択すればよく、一般にこのような中間層を形成する際の加熱条件としては、他の被加工膜等への影響を考慮して１８０℃〜２５０℃程度の範囲で設定される。また、用いる中間層の材料によっては、熱硬化に限らず、光硬化などの硬化を行なってもよい。
【００２５】
（中間層の表面に中間層処理液を塗布する工程）
本発明の多層レジストの形成方法は、上記のように形成された中間層の表面にアルコキシシラン、シランカップリング剤、またはシリル化剤などの中間層処理液を塗布する工程を含むことを特徴とする。このような中間層の表面処理を行なうことによって、図３（ａ）〜図３（ｄ）に示すように中間層の表面のシラノール基をキャッピングすることができる。
【００２６】
図３（ａ）〜図３（ｄ）は、アルコキシシランを用いた中間層の表面の処理を説明するための模式図である。図３（ａ）に示すアルコキシシランは、任意で水などの溶媒によって加水分解により図３（ｂ）に示すように水酸基を有する化合物となる。この状態で、中間層表面に存在するシラノール基の水酸基部分と水素結合を形成する。図３（ａ）〜図３（ｄ）において、Ｙはアルコキシシランの官能基を示し、Ｒはアルキル基を示す。その後、任意で加熱を行ない、脱水により、図３（ｄ）に示すように、中間層のシラノール基がキャッピングされた状態となる。このような状態となることで、上層レジストとの相互作用を防止することができる。
【００２７】
具体的には、上記低分子表面処理材料は、シランカップリング剤としては、ビニルトリクロロシラン、トリメトキシビニルシラン、３−クロロプロピルトリメトキシシラン、ジメチル−３−メルカプトプロピルメチルシラン、３−メルカプトプロピルトリメトキシシラン、３−アミノプロピルトリメトキシシラン、３−アミノプロピルジエトキシメチルシラン、３−（２−アミノエチルアミノプロピル）ジメトキシメチルシラン、３−（２−アミノエチルアミノプロピル）ジエトキシメチルシラン、３−アクリロキシプロピルジメトキシメチルシラン、３−アクリロキシプロピルトリメトキシシラン、３−グリシドキシプロピルトリメトキシシラン、３−グリシドキシプロピルトリエトキシシラン、３−アミノプロピルトリエトキシシラン、３−メタクリロキシプロピルジメトキシメチルシラン、３−メタクリロキシプロピルトリメトキシシラン、３−ウレイドプロピルトリエトキシシラン、ｐ−スチリルトリメトキシシラン、２−（３，４−エポキシシクロヘキシル）エチルトリメトキシシラン、ジエトキシ−３−グリシドキシプロピルメチルシラン、３−（２−アミノエチルアミノプロピル)トリエトキシシラン、３−フェニルアミノプロピルトリメトキシシランなど、アルコキシシランとしては、メトキシトリメチルシランジメトキシジメチルシラン、メチルトリメトキシシラン、メルカプトメチルトリメトキシシラン、テトラメトキシシラン、メトキシジメチルビニルシラン、エトキシトリメチルシラン、ジエトキシメチルシラン、エチルトリメトキシシラン、エトキシジメチルビニルシラン、ジエトキシジメチルシラン、ｎ−プロピルトリメトキシシラン、メチルトリエトキシシラン、テトラエトキシシラン、ジメトキシメチルフェニルシラン、フェニルトリメトキシシラン、ｎ−プロピルトリエトキシシラン、ヘキシルトリメトキシシラン、フェニルトリエトキシシラン、ヘキシルトリエトキシシランなど、シリル化剤としては、デシルトリメチルシラン、ジメトキシジフェニルシラン、ジフェニルエトキシメチルシラン、ジエトキシジフェニルシラン、トリメチルクロロシラン、トリメチルシリルトリフルオロメタンスルホン酸塩、ｔｅｒｔ−ブチルジメチルクロロシラン、Ｎ’Ｎ−ビス（トリメチルシリル）尿素などを例示することができる。
【００２８】
（多層レジストを加熱する工程（追加工程））
これらの低分子表面処理材料は１種を単独で用いてもよいし、２種以上を混合して用いても中間層のシラノール基をキャッピングするという機能が発揮されるので、本発明の効果が奏される。低分子表面処理材料の反応性に応じて、塗布後に多層レジストを備えた基板を高温状態下（およそ１００℃〜２５０℃）でホットプレート等を用いてによるベーク処理（加熱処理）してもよく、また中間層表面の処理後に上記加熱処理は行なわなくても良い（図２）。この加熱処理の有無は、後述の図３に示す脱水反応の進行具合により決定すればよいが、脱水反応を確実に行なわせるためには、上記加熱処理を行なうことが望ましい。
【００２９】
上記中間層表面の処理は、たとえば、低分子表面処理材料として３−グリシドキシプロピルトリエトキシシランの０．５質量％イソブチルアルコール溶液を上記中間層に接触処理し、中間層表面処理を行ない、次いで被処理基板を１００℃の高温状態下でホットプレートによる加熱処理を実施する。なお、上記接触処理は、溶液のスピンコートによる塗布、スプレーによる塗布などにより行なうことができる。
【００３０】
上記中間層の表面を処理するために、シリル化剤およびアルコキシシランを用いる場合、これらの材料は反応性を高めるため、すなわち、アルコキシ基を水酸基に変換するために、溶媒に水分（ヒドロキシル基）を含むものを用いることが望ましい。すなわち、溶媒には低分子表面処理材料の反応性または溶媒との親和性に応じて、水、エーテル、アルコール類などの種々の水または有機溶媒を用いることが好ましい（反応機構：図３（ａ）〜図３（ｄ）参照）。また、シランカップリング剤についても、スピンコーティングによる塗布を良好にするために、溶媒を加えて粘度を低下させてから用いてもよい。
【００３１】
表面処理をする上記低分子表面処理材料の溶液濃度は特に限定されず、中間層表面に存在するシラノール基をキャッピングするのに十分となる程度に調整することが好ましい。発明者らの検討によれば、このような効果は、どのような溶媒を用いても、およそ材料が０．５質量％までの溶液を用いることで効率的および経済的に良好に行なうことができる。
【００３２】
（レジスト膜を形成する工程、パターニングする工程）
続いて表面処理した中間層の表面にレジスト膜（上層レジスト膜）を形成する工程と、形成したレジスト膜をパターニングする工程とを行ない、次いで中間層と、下層膜と、被加工膜とをパターニングする工程によりパターン転写を行なう。これらのレジストの成膜およびパターン形成は、後述のとおり従来公知の多層レジストプロセスによって行なうことができる。
【００３３】
上層レジスト膜を構成する材料としては、感光性を有する材料であって、従来、ＢＡＲＣ（反射防止膜）上や中間層上に形成するのに用いられていた材料をいずれ適用することができる。すなわち、ＡｒＦ光用化学増幅型ポジレジスト、ＰＡＲ−８５５（住友化学社製）などが例示される。上層レジスト膜の上にはいわゆるトップコートを設けてもよい。
【００３４】
上層レジストはスピンコート法によって形成することができる。スピンコート法により材料を塗布した後、加熱して上層レジスト膜を形成する。
【００３５】
パターン形成は、露光処理、および現像処理によるパターニング、ドライエッチング処理による被加工膜へのパターン転写により実施する。
【００３６】
形成した上層レジスト膜に対して、たとえばＡｒＦエキシマレーザーおよびマスクを用いて所望のパターンを露光する。露光後、現像液を上層レジスト膜に供給して数十秒静置して現像する。純水を供給して現像液等を除去して、上層レジスト膜にパターンが形成される。
【００３７】
所望のパターンが形成された上層レジスト膜をマスクとして、中間層、下層膜、被加工膜を順次ドライエッチング処理することによって、上層レジスト膜に形成したパターンが被加工膜へ転写される。
【００３８】
＜実施の形態２＞
本発明における中間層の表面処理を含むパターン形成方法、および、上記多層レジストプロセスを用いた半導体装置の製造方法について、図４〜図１１を用いて説明する。なお、以下の説明では、半導体装置に含まれるｎチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタ部分の製造方法について説明する。
【００３９】
基板１（たとえばｐ型シリコン基板）の主表面に、所定の不純物を導入してウェルを形成し、素子形成領域を規定するように素子分離構造を形成する。素子分離構造としてＳＴＩ（Shallow Trench Isolation）を採用する場合には、基板の主表面をエッチングしてトレンチを形成し、該トレンチ内にシリコン酸化膜などの絶縁膜を埋め込む。また、ＭＯＳトランジスタの形成領域に、ＭＯＳトランジスタの閾値電圧調整のためにボロンを、たとえば３０〜６０ｋｅＶの注入エネルギー、２×１０12ｃｍ-2以下のドープ量でイオン注入する。
【００４０】
次に、図４に示すように、基板１の主表面上に、熱酸化法やＣＶＤ（Chemical Vapor Deposition）法等を用いて、絶縁膜７を形成する。該絶縁膜としては、たとえば高誘電体薄膜のシリコン酸化膜、ＨｆＯ（ハフニウムオキサイド）系の絶縁膜、ＨｆＮ（ハフニウムナイトライド）系の絶縁膜、ＨｆＯＮ（ハフニウムオキシナイトライド）系の絶縁膜、二酸化ジルコニウム系の絶縁膜などを挙げることができる。その後、絶縁膜７上に、ドープトポリシリコンや、タングステン、ニッケル、ニッケルシリサイド、窒化チタン、タンタリウムシリコンニトリドなどの低抵抗の導電材料で構成される導電膜８を、スパッタリング法やＣＶＤ法等を用いて成膜する。
【００４１】
次に、図５に示すように、導電膜８上に、下層レジスト膜９、中間層１０を形成した後に、本発明における上述の方法により低分子表面処理材料を用いて中間層表面を処理する。さらにその上に上層レジスト膜１２を塗布し、上述の露光および現像処理によりフォトマスクに備えられた所望のパターンを上層レジスト膜に転写して（図６）、上層レジスト膜パターン１２ａを形成する。
【００４２】
この上層レジスト膜パターン１２ａをマスクとして、図７に示すように、中間層１０を、ＣＦ4、Ｃ4Ｆ8、ＣＨＦ3等のフッ化アルキル系のガスでドライエッチングする。それにより中間層パターン１０ａを形成する。その後、同一エッチングチャンバー内でガスをＨ2／Ｎ2系またはＯ2／Ｎ2系などに切り替えて３層レジストの下層レジスト膜（下層膜９）をドライ現像し、下層レジスト膜パターン（下層膜パターン９ａ）を形成する。
【００４３】
上記のようにして得られた各パターンをエッチングマスクとして導電膜８をドライエッチングし、図８に示すように、ゲート電極８ａを形成する。そして、余剰の下層レジスト膜パターン９ａ等を剥離する。
【００４４】
次に、図９に示すように、ゲート電極８ａをマスクとして、ゲート電極８ａに対して自己整合的に、基板１に所定のｎ型不純物を注入する。たとえば、ヒ素（Ａｓ）を２０〜５０ｋｅＶの注入エネルギー、１×１０14ｃｍ-2以上５×１０14ｃｍ-2以下のドープ量でイオン注入する。それにより、ｎ型低濃度不純物領域１３ａを形成することができる。
【００４５】
その後、ゲート電極８ａを覆うように、ＣＶＤ法などによりシリコン酸化膜などの絶縁膜を形成し、該絶縁膜に異方性エッチング処理を施す。それにより、ゲート電極８ａの側壁上にサイドウォール絶縁膜１４を形成する。このとき、絶縁膜７もエッチングされ、ゲート絶縁膜７ａが形成される。
【００４６】
上記のサイドウォール絶縁膜１４とゲート電極８ａとをマスクとして、サイドウォール絶縁膜１４とゲート電極８ａに対して自己整合的に、基板１に所定のｎ型不純物を注入する。たとえば、ヒ素（Ａｓ）を、３０〜５０ｋｅＶの注入エネルギー、１×１０15ｃｍ-2以上５×１０15ｃｍ-2以下のドープ量でイオン注入する。それにより、ｎ型高濃度不純物領域１３ｂを形成することができる。
【００４７】
次に、ＣＶＤ法などにより、図１０に示すように、サイドウォール絶縁膜１４とゲート電極８ａとを覆うようにシリコン酸化膜系の層間絶縁膜１５を形成する。この層間絶縁膜１５上に、先と同様に第２の下層膜９ｂ、第２の中間層１０ｂを形成して、この中間層１０ｂの表面を上述の低分子表面処理材料を用いて処理し、その表面に第２の上層レジスト膜１７を塗布した後、露光、現像、およびドライエッチ処理を実施することで、コンタクトホール１８を形成することができる。
【００４８】
上記のコンタクトホール１８内に、ＣＶＤ法やスパッタリング法等を用いて、導電膜を形成する。導電膜としては、たとえば不純物をドープしたポリシリコン膜や、タングステン（Ｗ）膜などの高融点金属膜や、窒化チタン（ＴｉＮ）膜や、銅（Ｃｕ）膜などが挙げられる。この導電膜をパターニングすることにより、図１１に示すように、電極１９を形成することができる。このパターニングの際にも、上述の露光方法を使用することができる。
【００４９】
なお、多層配線構造のデバイスを作製する場合には、図１１に示す状態の導電膜（電極１９）を覆うように層間絶縁膜を形成し、該層間絶縁膜にスルーホールを形成し、該スルーホール内に銅（Ｃｕ）膜などの導電膜を埋め込めばよい。それにより、多層配線構造を有するＣＭＯＳ（Complementary Metal-Oxide Semiconductor）デバイス等の半導体デバイスを製造することができる。
【００５０】
なお、上記の実施の形態では、ゲート電極８ａおよびコンタクトホール１８の形成に本発明における中間層表面の処理を実施した多層レジストプロセスを用いる例を示したが、上記工程からなるプロセス以外に、分離形成工程やメタル配線形成工程、ビアホール形成工程等の微細パターン形成工程を含む半導体装置の製造プロセスであっても、本発明における中間層表面の処理方法を用いることができる。
【００５１】
本発明の製造方法は、半導体デバイス全般に適用することができ、微細なパターンの形成が可能であるので、特に４５ｎｍノード以降のデバイスに好適である。
【００５２】
＜実施の形態３＞
本実施の形態３においては、中間層の表面処理を低分子表面処理剤に替えて酸発生剤または塩基発生剤を用いて行なう以外は、実施の形態１と同様であるため、重複する部分についてはその説明を繰り返さない。また、本実施の形態３における中間層表面の処理方法を含む半導体製造装置の製造は、実施の形態２と同様に行なうことができる。
【００５３】
本発明実施の形態３においては、酸発生剤または塩基発生剤を用いて中間層表面を処理することによって、中間層表面のｐＨをコントロールまたは調整することで、上層レジスト膜から中間層中への酸および塩基の拡散を防ぐことができるので、上層レジストの形状異常や密着性不足を防止することができる。
【００５４】
酸発生剤または塩基発生剤としては、光誘起酸発生剤または光誘起塩基発生剤、熱誘起酸発生剤または熱誘起塩基発生剤を用いることができる。
【００５５】
光誘起酸発生剤および熱誘起酸発生剤としては、オニウム塩系光酸発生剤類、ハロゲン含有化合物系光酸発生剤類、ジアゾケトン化合物系光酸発生剤類、スルホン酸化合物系光酸発生剤類、スルホネート化合物系光酸発生剤等が挙げられる。
【００５６】
光誘起塩基発生剤および熱誘起塩基発生剤としては、１−メチル−１−（４−ビフェニルイル）エチルカルバメート、１，１−ジメチル−２−シアノエチルカルバメート等のカルバメート誘導体、尿素やＮ，Ｎ−ジメチル−Ｎ’−メチル尿素等の尿素誘導体、１，４−ジヒドロニコチンアミド等のジヒドロピリジン誘導体、有機シランや有機ボランの四級化アンモニウム塩、ジシアンジアミド等が挙げられる。その他に、トリクロロ酢酸グアニジン、トリクロロ酢酸メチルグアニジン、トリクロロ酢酸カリウム、フェニルスルホニル酢酸グアニジン、ｐ−クロロフェニルスルホニル酢酸グアニジン、ｐ−メタンスルホニルフェニルスルホニル酢酸グアニジン、フェニルプロピオール酸カリウム、フェニルプロピオール酸グアニジン、フェニルプロピオール酸セシウム、ｐ−クロロフェニルプロピオール酸グアニジン、ｐ−フェニレン−ビス−フェニルプロピオール酸グアニジン、フェニルスルホニル酢酸テトラメチルアンモニウム、フェニルプロピオール酸テトラメチルアンモニウム等が挙げられる。
【００５７】
上記の酸発生剤および塩基発生剤はそれぞれ単独で用いてもよいし、同種の発生剤の２種以上を組み合わせて用いてもよい。また、これらの酸発生剤または塩基発生剤は、通常、溶媒に溶解した溶液の状態として用い、発生させるべき酸または塩基の濃度にもよるが、１０〜３００ｐｐｍ程度の溶液として用いることが望ましい。溶媒としては、上記各酸発生剤または塩基発生剤を溶解する従来公知の溶媒を用いればよい。具体的には、一般的にレジストで用いられている、乳酸エチル、ピルビン酸エチル、酢酸ｎ−アミル、酢酸ｎ−ブチル、プロピレングリコールモノメチルエーテルアセテート、γ−ブチロラクトン、シクロヘキサノン等を例示することができる。これらの酸発生剤または塩基発生剤は、中間層表面にスピンコート法や、スプレー法により塗布することができる。
【００５８】
酸発生剤または塩基発生剤は、用いる上層レジスト膜を構成する材料により適宜選択すればよく、上層レジストの断面形状が裾引き形状であり狭小スペースの解像性が低下する様な場合には酸発生剤を用いるとレジスト形状の改善される（図１２（ａ）参照）。また、上層レジストの断面形状が逆テーパーであり、小接触面積のレジストパターンの剥れや倒れなど、レジストパターンの密着性に問題がある場合は塩基発生剤を用いることでレジスト形状の改善される（図１２（ｂ）参照）。
【００５９】
上記の中間層表面の処理を含み、実施の形態１と同様に多層レジストのパターン形成、および該パターン形成を含む半導体装置の製造方法を実施することができる。該製造方法は、実施の形態１と同様に、半導体デバイス全般に適用することができ、微細なパターンの形成が可能であるので、特に４５ｎｍノード以降のデバイスに好適である。
【００６０】
以上のように本発明の実施の形態について説明を行なったが、上述の各実施の形態の構成を適宜組み合わせることも当初から予定している。
【００６１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００６２】
本発明の多層レジストのパターン形成方法は、半導体装置に限られず、微細なパターンの形成が要求される分野であって、本発明のように中間層を設けたレジストの感光によりパターンを形成する工程を含む場合に適用することができる。
【符号の説明】
【００６３】
１  基板、３  シリコン酸化膜、５  ポリシリコン膜、６  上層膜、７  絶縁膜、７ａ  ゲート絶縁膜、８  導電膜、８ａ  ゲート電極、９，９ｂ  下層膜、９ａ  下層膜パターン、１０，１０ｂ  中間層、１０ａ  中間層パターン、１２，１７  上層レジスト膜、１２ａ  上層レジスト膜パターン、１３ａ  低濃度不純物領域、１３ｂ  高濃度不純物領域、１４  サイドウォール絶縁膜、１５  層間絶縁膜、１８  コンタクトホール、１９  電極。
【図１】
2011146535.tif 000002
【図２】
2011146535.tif 000003
【図３】
2011146535.tif 000004
【図４】
2011146535.tif 000005
【図５】
2011146535.tif 000006
【図６】
2011146535.tif 000007
【図７】
2011146535.tif 000008
【図８】
2011146535.tif 000009
【図９】
2011146535.tif 000010
【図１０】
2011146535.tif 000011
【図１１】
2011146535.tif 000012
【図１２】
2011146535.tif 000013