(57)【要約】【課題】共振回路における発振周波数の公差を低減し、ＰＬＬ回路に用いられる論理回路の低電圧化傾向の下でも、発振周波数の高周波化を図る。【解決手段】発振周波数を可変制御するＬＣ同調型の電圧制御発振器において、発振用トランジスタ１のエミッタ側で、接地電位となる一対のスルーホールＨ1 ，Ｈ2 の間に、同一線路長のマイクロストリップ線路からなる２つのショートスタブＰ1 ,Ｐ2 を形成し、これらショートスタブＰ1 とＰ2 との間に上記トランジスタ１のエミッタを接続する。即ち、ショートスタブＰ1 とＰ2 は、エミッタ接続点を中心に対称となる位置で並列に接続される。また、コンデンサＣ1 ，Ｃ2 でＤＣカットされたバラクタＣｖのカソードに、０〜５Ｖの制御用電圧Ｖｔを印加すると共に、アノードに、基準電圧源６から例えば−５Ｖの基準電圧を印加する。【選択図】図１
2011035755.tif 000002
【特許請求の範囲】
【請求項１】
バラクタダイオードとインダクタからなる共振回路を備え、このバラクタダイオードに制御用電圧を与えることにより、発振周波数を可変制御するＬＣ同調型の高周波帯電圧制御発振器において、
接地電位となる一対のスルーホールの間に配置された同一線路長の２つのインダクタンス成分であって、発振用トランジスタとの接続点に対し対称となる位置に配置された２つのマイクロストリップ線路と、
上記発振用トランジスタに接続される上記バラクタダイオードの両端をＤＣカットするＤＣカット用コンデンサと、
上記バラクタダイオードの一端に、発振周波数を変化させる制御用電圧を印加すると共に、このバラクタダイオードの他端に、基準電圧源から基準電圧を印加する制御電圧印加回路と、を設けたことを特徴とする高周波帯電圧制御発振器。
【請求項２】
上記制御電圧印加回路は、基準電圧源から０Ｖ未満の基準電圧を印加することを特徴とする請求項１記載の高周波帯電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波帯電圧制御発振器、特にＰＬＬ回路の構成要素として用いられ、Ｌ帯のマイクロ波周波数を超える高い発振周波数を生成することができる電圧制御発振器の構成に関する。
【背景技術】
【０００２】
電圧制御発振器（ＶＣＯ）は、衛星通信用コンバータの局発周波数を生成するＰＬＬ回路の構成要素として使用されており、このＰＬＬ回路では、高周波用共振器を用いて局発周波数を直接発振させる方式や、ＬＣ同調型回路で構成する電圧制御発振器等により低い周波数で発振させ、その発振周波数を逓倍することで所望の高い周波数を得る方式がある。上記の直接発振させる方式は、Ｑ値が高いため、高安定、低位相雑音である反面、共振周波数が高いことから、周辺回路部品が高価になることに加え、機械的構造が周波数に大きく影響することから、生産時の難易度が高い。
【０００３】
一方、逓倍方式の電圧制御発振器では、局発周波数の１／５〜１／２程度で発振させるため周辺回路部品が安価に構成でき、機械的構造に影響され難い反面、直接発振方式に比べてＱ値が低く、安定度や位相雑音性能で劣る。しかし、近年、周波数を逓倍するデバイスや回路技術の進歩により、要求性能を満足しつつ安価なＰＬＬを構成できる逓倍方式のＶＣＯの方が多く採用されており、ＬＣ同調型電圧制御発振器の高周波化、高精度化の必要性が高まっている。
【０００４】
図４には、マイクロストリップ線路を含むＬＣ同調型回路で構成した従来の電圧制御発振器の共振回路の一例が示されており、この回路では、発振用トランジスタ１のエミッタ側において、接地電位となるスルーホールＨ4 との間にショートスタブＰ3 が接続され、接地電位となるスルーホールＨ3 との間にバラクタダイオード（以下単にバラクタと称する）ＣｖとコンデンサＣ3 が直接に接続されている。そして、このバラクタＣｖとコンデンサＣ3 との接続点に、コイルＬ3 を介してＰＬＬ（Phase Locked Loop）回路を構成する例えばループフィルタが接続される。このような共振回路を有する電圧制御発振器によれば、ＰＬＬ回路のループフィルタから供給される制御用電圧ＶｔをバラクタＣｖへ与え、このバラクタＣｖの容量値を変化させることで、所望の発振周波数が得られる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３２０６６４号公報
【特許文献２】特開２００２−１９０７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上記のＰＬＬ回路を構成する電圧制御発振器において発振周波数の高周波化を図るためには、共振回路の共振周波数を高くする必要があり、これは、回路を構成する部品の回路定数を小さくすることで実現することができる。しかし、部品の回路定数を小さくすると、回路定数の実測値がその部品の製造装置の機械的制御分解能で決まるため、回路定数の大きな部品と比較して公差が相対的に大きくなる傾向にある。
【０００７】
図４に示した従来の共振回路では、コンデンサＣ3 、バラクタＣｖ、ショートスタブＰ3 を有しており、コンデンサＣ3 では容量公差、ショートスタブＰ3 ではスルーホールＨ3 の位置公差が共振周波数に直接影響する。従って、これらの公差は発振周波数の公差となり、ＰＬＬ回路の場合、結果として制御印加電圧の公差となるため、発振周波数を高く設定するためには、変調感度（一定の変調周波数幅に対する制御電圧の幅）を広くする必要性が高まることになる。
【０００８】
一方、上記バラクタＣｖは印加電圧で容量値が変化するが、等価抵抗値も同時に変化することが知られている。図５に示されるように、バラクタＣｖでは、一般に与えられる逆電圧ＶＲが大きくなる程、容量が低下し、図６に示されるように、抵抗ｒｓも逆電圧ＶＲが大きくなる程、低下する。また、共振回路の損失を低減するには印加電圧を高くすると都合がよい反面、印加電圧を高くすると、容量変化比が小さくなって変調感度を犠牲にする特性を持つ。従って、このような特性により、発振周波数を高く設定する場合は、バラクタＣｖへの印加電圧を高くし、かつその範囲を広くする必要があり、ＰＬＬ回路における電圧制御発振器への制御印加電圧はこれを満足しなければならない。
【０００９】
しかしながら、近年では、ＬＶＴＴＬ（Low Voltage Transistor Transistor Logic）等の論理回路部品が低電圧化する傾向にあり、この低電圧化傾向により、発振周波数を高く設定する程、バラクタＣｖへの印加電圧を高くし、かつその範囲を広くすることが困難であった。
【００１０】
本発明は上記問題点に鑑みてなされたものであり、その目的は、共振回路における発振周波数の公差を低減し、ＰＬＬ回路に用いられる論理回路の低電圧化傾向の下でも、バラクタダイオードに対し高くかつ広い範囲の印加電圧を与えることにより、発振周波数の高周波化を図ることができる高周波帯電圧制御発振器を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１の発明は、バラクタダイオード（電圧制御素子）とインダクタからなる共振回路を備え、このバラクタダイオードに制御用電圧を与えることにより、発振周波数を可変制御するＬＣ同調型の高周波帯電圧制御発振器において、接地電位となる一対のスルーホールの間に配置された同一線路長の２つのインダクタンス成分であって、発振用トランジスタとの接続点に対し対称となる位置に配置された２つのマイクロストリップ線路と、上記発振用トランジスタに接続される上記バラクタダイオードの両端をＤＣカットするＤＣカット用コンデンサと、上記バラクタダイオードの一端に、発振周波数を変化させる制御用電圧を印加すると共に、このバラクタダイオードの他端に、基準電圧源から基準電圧を印加する制御電圧印加回路と、を設けたことを特徴とする。
請求項２の発明は、上記制御電圧印加回路では、基準電圧源から０Ｖ未満の基準電圧を印加することを特徴とする。
【００１２】
本発明の構成によれば、一対のスルーホールの間に同一線路長の２つのマイクロストリップ線路を形成し、この２つのマイクロストリップ線路の間に、発振用トランジスタ（例えばエミッタ）を接続することで、公差が低減される。即ち、一対のスルーホール（接地電位）間の２つのマイクロストリップ線路は、発振用トランジスタとの接続点に対して対称に配置されて、並列接続となり（並列共振回路の誘導性素子を形成する）、一対のスルーホール間の距離の誤差は小さいため、マイクロストリップ線路に対し例えば一方のスルーホールが少し［＋ΔＬ分（Ｌ：インダクタンス）］ずれたときには、他方のスルーホールも同一の長さ（−ΔＬ分）ずれることになり、１つのスルーホールを形成する場合に比較して、公差が小さくなる。
【００１３】
また、請求項２の構成によれば、基準電圧として負の電圧が使用されるので、バラクタダイオードに対して、制御用電圧（一方の端子からの電圧）Ｖｔ＋基準電圧（他方の端子からの電圧）ＶRef の電圧を印加することができ、従来よりも高くかつ広い印加電圧によって制御されたバラクタダイオードの容量値により、高周波化された所望の発振周波数を得ることができる。
【発明の効果】
【００１４】
本発明によれば、共振回路のインダクタンスを構成するマイクロストリップ線路の公差が低減され、最適化されたインダクタンスにより発振周波数の高周波化が実現できるという効果がある。
【００１５】
また、請求項２の構成によれば、コンデンサの容量公差がバラクタダイオード印加電圧のオフセットによって調整可能となるため、上記インダクタンスと共に最適化された容量により、共振周波数の公差を最適値に調整することが可能となる。更に、論理回路に対する電圧はそのままで、バラクタダイオードに対する印加電圧（制御電圧）を高くかつ広く設定できるため、ＰＬＬ回路の低電圧化と発振周波数の高周波化を同時に実現できるという効果がある。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例に係る高周波帯電圧制御発振器の構成を示す回路ブロック図である。
【図２】実施例の高周波帯電圧制御発振器おける共振回路の等価回路を示す図である。
【図３】実施例のバラクタダイオードに対する印加電圧の制御を従来と比較して示すグラフ図である。
【図４】従来の電圧制御発振器（共振回路）の構成を示す回路ブロック図である。
【図５】一般的なバラクタダイオードにおける印加電圧に対する容量の関係を示すグラフ図である。
【図６】一般的なバラクタダイオードにおける印加電圧に対する抵抗の関係を示すグラフ図である。
【発明を実施するための形態】
【００１７】
図１には、本発明の実施例に係る高周波帯電圧制御発振器の構成が示されており、図示されるように、発振用トランジスタ１のエミッタ側において、同一線路長（同一形状）のマイクロストリップ線路からなる２つのショートスタブＰ1 ,Ｐ2 がエミッタ接続点を中心に対称となる位置で並列に接続される。即ち、基板裏面の接地面まで貫通接続され、接地電位となる１対の同径のスルーホールＨ1 及びＨ2 が設けられ、このスルーホールＨ1 とＨ2 の間に、２つのショートスタブＰ1 ,Ｐ2 が例えば直線上に形成され、これらショートスタブＰ1 とＰ2 との間に発振用トランジスタ１のエミッタが接続される。なお、この２つのショートスタブＰ1 とＰ2 は、１対のスルーホールＨ1 −Ｈ2 間において、エミッタ接続点から見て対称状態（点対称、線対称）となればよく、例えばくの字状に配置してもよい。
【００１８】
また、発振用トランジスタ１のエミッタ側の接地電位となるスルーホールＨ3 との間にバラクタダイオード（以下単にバラクタと称する）Ｃｖが配置されるが、このバラクタＣｖのカソード側にＤＣカット用のコンデンサＣ1 、アノード側にＤＣカット用のコンデンサＣ2 が接続されると共に、このＤＣカットされたバラクタＣｖのカソード（コンデンサＣ1 との接続点）に、コイルＬ4 を介してＰＬＬ（Phase Locked Loop）回路を構成するループフィルタ４、位相検波器５が接続される。
【００１９】
一方、上記バラクタＣｖのアノード（コンデンサＣ2 との接続点）に、コイルＬ5 を介して基準電圧源６が接続される。そして、実施例では、上記バラクタＣｖのカソードに、制御用電圧Ｖｔとして、例えば従来と同様の０〜５Ｖの電圧が使用され、アノードに、基準電圧Ｖref として、例えば−５Ｖが設定される。
【００２０】
実施例は以上の構成からなり、電圧制御発振器の共振回路の等価回路は、図２に示されるように、ショートスタブＰ1 のインダクタンスと、ショートスタブＰ2 のインダクタンスと、容量Ｃ1 、Ｃ2 、可変容量Ｃｖの合成容量とを並列に接続した並列共振回路となり、この共振回路においては、インダクタンス（Ｌ）の公差が低減されることになる。
【００２１】
即ち、上記ショートスタブＰ1 ，Ｐ2 は、接地点から分岐点までの距離で決まる分布定数を形成し、電気長に比例したインダクタンスとなる。接地点からの距離はスルーホールの位置で決まるため、インダクタンスは、スルーホール（Ｈ1 ,Ｈ2 ）の位置公差に依存する。発振器製作時における基板上の回路パターンとスルーホールとの位置合わせ公差は、スルーホールの孔開け工程での目合わせの認識誤差に加えて、回路（線路）パターンを生成する工程での面内のばらつきによって、比較的大きくなる。
【００２２】
しかし、実施例のように、２つ以上のスルーホール（Ｈ1 ,Ｈ2 ）間の距離は、製造装置の機械的制御分解能で決定されるため、一般的に１つのスルーホールを形成する場合と比べ分解能が十分小さいことが知られている。実施例におけるショートスタブＰ1 ，Ｐ2 は、同じ長さのマイクロストリップ線路が発振用トランジスタ１のエミッタに対し対称となる位置（逆方向）に配置されているため、ショートスタブＰ1 ，Ｐ2 のインダクタンスをＬとすると、この合成インダクタンスＬa は、並列回路（Ｐ1 ，Ｐ2 ）の合成則により、
１／ｊωＬa ＝（１／ｊωＬ）＋（１／ｊωＬ）
＝２／ｊωＬ                      …（１）
但し、（１／ｊωＬ）：Ｌによるサセプタンス
となる。
【００２３】
また、スルーホールＨ1 ,Ｈ2 の位置公差によるＬの変化分をΔＬとし、２つのスルーホール間の距離誤差≒０とすると、上記合成インダクタンスＬa は、
１／ｊωＬa ＝［１／ｊω（Ｌ＋ΔＬ）］＋［１−／ｊω（Ｌ−ΔＬ）］
＝（１／ｊω）・［１／（Ｌ＋ΔＬ）＋１／（Ｌ−ΔＬ）］
＝（１／ｊω）・［２Ｌ／（Ｌ２−ΔＬ２）］
ここで、Ｌ>>ΔＬであるから
１／ｊωＬa ≒２／ｊωＬ                      …（２）
となる。
【００２４】
故に、２つのスルーホール間の距離誤差≒０、Ｌ>>ΔＬを満たすことにより、（１）と（２）は同じ結果となる。即ち、実施例では、２つのスルーホール（Ｈ1 ,Ｈ2 ）間の距離誤差が小さくなるので、このスルーホールＨ1 ,Ｈ2 の位置に対し、ショートスタブＰ1 ，Ｐ2 の位置が少しずれたとしても、これらのスタブＰ1 ，Ｐ2 が並列回路となるので、インダクタンスの公差を低減することが可能となる。
【００２５】
そして、上記バラクタＣｖにおいては、基準電圧源６から−５Ｖの基準電圧Ｖref をアノードへ与えながら、ループフィルタ４を介して０〜５Ｖの制御用電圧Ｖｔをカソードへ供給することにより、バラクタＣｖに対し５〜１０Ｖの印加電圧が与えられ、これに基づく容量値の変化によって、発振周波数の制御が行われる。
【００２６】
図３には、実施例のバラクタＣｖに対する印加電圧の制御が示されており、従来では、図３の１０３のように、バラクタＣｖへの逆電圧（Ｖｒ）が０〜５Ｖ（制御用電圧Ｖｔ）の範囲であったのに対し、実施例では、１０１のように、０Ｖ未満の例えば−５Ｖの基準電圧がアノードに印加されるので、１０２のように、バラクタＣｖへの逆電圧が５〜１０Ｖの範囲となり、制御用電圧Ｖｔはそのままで、従来よりも高い電圧をバラクタＣｖへ印加することが可能となる。従って、印加電圧が高くなれば、図３に示されるように、バラクタＣｖの容量が低減されて、高周波化の促進が可能となり、また図６から理解されるように、直列抵抗（ｒｓ）が低下することになり、共振回路の損失も改善される。
【００２７】
また、基準電圧Ｖref を例えば−５〜０Ｖの範囲で変えることにより、制御用電圧Ｖｔはそのままで、バラクタＣｖへの印加電圧を０〜１０Ｖの広い範囲で任意の幅に設定することができるという利点がある。
【００２８】
上記実施例では、１対のスルーホール（Ｈ1 ，Ｈ2 ）を設けた場合としたが、複数対のスルーホールを設け、これらのスルーホール対のそれぞれにおいて、２つのマイクロストリップ線路を設けるようにしてもよい。
【００２９】
なお、上記実施例では、共振回路がバイポーラトランジスタのエミッタ端子と接続する場合について説明したが、本発明は、これに限定されるものではなく、接地方式の違いによりベース端子やコレクタ端子と接続する構成とすることができる。また、発振用トランジスタは、バイポーラトランジスタに限らず、電界効果トランジスタ（ＦＥＴ）としてもよい。
【符号の説明】
【００３０】
１…発振用トランジスタ、    ４…ループフィルタ、
５…位相検波器、            ６…基準電圧源、
Ｃｖ…バラクタダイオード、  Ｈ1 〜Ｈ4 …スルーホール、
Ｐ1 ，Ｐ2 …ショートスタブ（マイクロストリップ線路）、
Ｃ1 ，Ｃ2 …コンデンサ。
【図１】
2011035755.tif 000003
【図２】
2011035755.tif 000004
【図３】
2011035755.tif 000005
【図４】
2011035755.tif 000006
【図５】
2011035755.tif 000007
【図６】
2011035755.tif 000008