(57)【要約】【課題】基板と蓋との位置合わせを高い精度で行うことが可能な、可動部を有する半導体装置及び半導体装置の製造方法を提供する。【解決手段】外力により変位する、少なくとも上面及び側面に絶縁膜が形成された半導体からなる第１の可動部２１及び第２の可動部２２が表面に形成された基板１０と、封止された貫通孔８１を有し、第１の可動部２１及び第２の可動部２２との間に空間３００を形成するように基板１０上に配置された絶縁膜からなる蓋８０とを備える。【選択図】図１
2011038780.tif 000002
【特許請求の範囲】
【請求項１】
外力により変位する、少なくとも上面及び側面に絶縁膜が形成された半導体からなる可動部が表面に形成された基板と、
封止された貫通孔を有し、前記可動部との間に空間を形成するように前記基板上に配置された絶縁膜からなる蓋と
を備えることを特徴とする半導体装置。
【請求項２】
前記基板の上面に形成された凹部内に、前記可動部が配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記可動部が、前記凹部の周辺部に固定され、自由端が前記凹部内に延伸する片持ち梁型振動子であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記可動部が、前記凹部内に位置する可動電極と、前記可動電極と前記基板とを接続する接続部とを備える両持ち梁型振動子であることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記貫通孔が絶縁物によって封止されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記基板と前記蓋が、同一のエッチャントに対するエッチングレートが互いに異なる材料からなることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記基板の上方で前記可動部と対向する位置に、前記蓋に支持された対向電極が配置されていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
基板上に形成された可動部を有する半導体装置の製造方法であって、
前記基板の上部の一部をエッチングして側面溝を形成し、前記可動部の側面を露出させるステップと、
前記可動部の側面及び上面に側面絶縁膜及び上面絶縁膜を形成するステップと、
前記側面溝を埋め込みながら、前記可動部上に犠牲膜を形成するステップと、
前記犠牲膜の表面に絶縁膜からなる蓋を形成するステップと、
前記蓋を貫通して前記犠牲層に達する貫通孔を形成するステップと、
前記貫通孔からエッチャントを導入して、前記側面絶縁膜及び前記上面絶縁膜をエッチングマスクにして前記犠牲層と前記基板の上部の一部とをエッチングし、前記蓋と前記可動部間の空間及び前記可動部と前記基板間の空間を形成するステップと
を含むことを特徴とする半導体装置の製造方法。
【請求項９】
前記犠牲層と前記基板の上部の一部とを、同一のエッチャントを用いて連続してエッチングすることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
絶縁物によって前記貫通孔を封止するステップを更に含むことを特徴とする請求項８又は９に記載の半導体装置の製造方法。
【請求項１１】
前記蓋の表面上の前記可動部と対向する位置に対向電極を形成するステップを更に含むことを特徴とする請求項８乃至１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記側面溝を形成するステップが、
前記基板上に前記上面絶縁膜を形成するステップと、
前記上面絶縁膜をパターニングするステップと、
前記上面絶縁膜をマスクにして前記基板の上部の一部をエッチングして前記側面溝を形成するステップと
を含むことを特徴とする請求項８乃至１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
下部半導体層、層間絶縁層及び上部半導体層が積層された構造の前記基板の前記上部半導体層の一部をエッチングして前記側面溝を形成し、前記側面溝の底部に露出した前記層間絶縁層を除去して前記下部半導体層の表面を露出させ、且つ前記可動部の下面に前記層間絶縁層を残すことを特徴とする請求項８乃至１２のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可動部を有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
外部から加えられた力（以下において、「外力」という。）に応じて変位する可動部を有するＭＥＭＳ（Micro Electro Mechanical System）素子等の半導体装置が、加速度センサやジャイロセンサ等に使用されている。一般に、振動子等の可動部を保護するために、可動部を覆うように配置された蓋によりＭＥＭＳ素子は封止される。例えば、ウェハ接合によってＭＥＭＳ素子の封止を行う方法が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第５、５３１、００２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、可動部が形成された基板と蓋とを張り合わせてＭＥＭＳ素子を製造する方法では、基板と蓋との位置合わせが困難である。このため、例えば、可動部と蓋に配置された電極との距離や位置合わせを高い精度で実現できないという問題があった。
【０００５】
上記問題点に鑑み、本発明は、基板と蓋との位置合わせを高い精度で行うことが可能な、可動部を有する半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、（イ）外力により変位する、少なくとも上面及び側面に絶縁膜が形成された半導体からなる可動部が表面に形成された基板と、（ロ）封止された貫通孔を有し、可動部との間に空間を形成するように基板上に配置された絶縁膜からなる蓋とを備える半導体装置が提供される。
【０００７】
本発明の他の態様によれば、基板上に形成された可動部を有する半導体装置の製造方法であって、（イ）基板の上部の一部をエッチングして側面溝を形成し、可動部の側面を露出させるステップと、（ロ）可動部の側面及び上面に側面絶縁膜及び上面絶縁膜を形成するステップと、（ハ）側面溝を埋め込みながら、可動部上に犠牲膜を形成するステップと、（ニ）犠牲膜の表面に絶縁膜からなる蓋を形成するステップと、（ホ）蓋を貫通して犠牲層に達する貫通孔を形成するステップと、（ヘ）貫通孔からエッチャントを導入して、側面絶縁膜及び上面絶縁膜をエッチングマスクにして犠牲層と基板の上部の一部とをエッチングし、蓋と可動部間の空間及び可動部と基板間の空間を形成するステップとを含む半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明によれば、基板と蓋との位置合わせを高い精度で行うことが可能な、可動部を有する半導体装置及び半導体装置の製造方法を提供できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る半導体装置の構成を示す模式的な断面図である。
【図２】本発明の実施形態に係る半導体装置の構成を示す模式的な上面図である。
【図３】図１のIII−III方向に沿った断面図である。
【図４】図３のIV−IV方向に沿った断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その１）。
【図６】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その２）。
【図７】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その３）。
【図８】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その４）。
【図９】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その５）。
【図１０】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その６）。
【図１１】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その７）。
【図１２】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その８）。
【図１３】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その９）。
【図１４】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その１０）。
【図１５】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その１１）。
【図１６】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その１２）。
【図１７】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その１３）。
【図１８】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その１４）。
【図１９】本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である（その１５）。
【図２０】本発明の実施形態に係る半導体装置の他の構成を示す模式的な断面図である。
【図２１】本発明の実施形態に係る半導体装置の他の構成を示す模式的な断面図である。
【発明を実施するための形態】
【００１０】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１１】
又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１２】
本発明の実施形態に係る半導体装置１は、図１に示すように、外力により変位する、少なくとも上面及び側面に絶縁膜が形成された半導体からなる第１の可動部２１及び第２の可動部２２が表面に形成された基板１０と、封止された貫通孔８１を有し、第１の可動部２１及び第２の可動部２２との間に空間３００を形成するように基板１０上に配置された絶縁膜からなる蓋８０とを備える。絶縁物からなる封止膜８５が蓋８０の上面に形成されており、蓋８０を貫通する貫通孔８１は、封止膜８５によって埋め込まれて封止されている。なお、図１の紙面に向かって左右方向をｘ方向とし、上下方向をｚ方向とする。
【００１３】
図１に示した半導体装置１は、基板１０の上面に形成された凹部１００内に配置された第１の可動部２１及び第２の可動部２２を有する。
【００１４】
第１の可動部２１は、図２に示すように、凹部１００の周辺部に固定され、自由端が凹部１００内に延伸する片持ち梁型振動子である。より具体的には、第１の可動部２１は、凹部１００の中央付近に位置する自由端である可動電極２１１と、可動電極２１１と離間した位置において基板１０に固定された接続部２１２とを備える。図２は、蓋８０及び封止膜８５を透過して半導体装置１の上面を表示している。図２において、貫通孔８１の位置を破線で示している。なお、図１は、図２のI−I方向に沿った断面図である。
【００１５】
第１の可動部２１の可動電極２１１は、凹部１００内において、梁型の固定電極３０に対向している。固定電極３０は、ｘ方向に沿って第１の可動部２１に隣接して配置され、凹部１００の周辺部で基板１０に固定されている。
【００１６】
半導体装置１に外部から加えられた外力に応じて第１の可動部２１の位置は変化し、可動電極２１１と固定電極３０間の距離が変化する。このため、可動電極２１１と固定電極３０間に電圧を印加した状態で半導体装置１に外力が加わると、可動電極２１１と固定電極３０間の距離の変化は、静電容量の変化として検知される。つまり、第１の可動部２１と固定電極３０間の静電容量の変化を検知することにより、半導体装置１に加わる外力が検知される。
【００１７】
図２に示したように、紙面に向かって上下方向に蛇行するバネ形状の２つの接続部２１２によって、第１の可動部２１と基板１０とが接続されている。可撓性を有する接続部２１２によって第１の可動部２１と基板１０とを接続することにより、第１の可動部２１はｘ方向に振動しやすい。したがって、可動電極２１１と固定電極３０間の静電容量の変化により、半導体装置１に加わる図１の左右方向の外力が主として検知される。
【００１８】
半導体装置１では、可動電極２１１と固定電極３０が交差指状に配置されている。これにより、可動電極２１１と固定電極３０の互いに対向する面積が増大し、可動電極２１１と固定電極３０間の静電容量が増大する。したがって、高い感度で加速度を検出できる。可動電極２１１と固定電極３０とが対向する対向領域における可動電極２１１及び固定電極３０の幅は、例えば３μｍ〜１０μｍ程度であり、可動電極２１１と固定電極３０間の距離は、例えば１μｍ〜２μｍ程度である。
【００１９】
第２の可動部２２は、図２に示すように、凹部１００の中央付近に位置する可動電極２２１と、可動電極２２１と基板１０とを接続する接続部２２２とを備える両持ち梁型振動子である。そして、基板１０の上方で第２の可動部２２と対向する位置に、蓋８０に支持された対向電極９０が配置されている。具体的には、対向電極９０は、蓋８０の上面において可動電極２２１と対向する位置に形成されている。
【００２０】
梁状の接続部２２２の一方の端部が凹部１００の周辺部に固定されており、第２の可動部２２は図１の紙面に向かって上下方向、即ちｚ方向に振動しやすい。したがって、半導体装置１にｚ方向の外力が加わった場合に、第２の可動部２２はｚ方向に振動し、第２の可動部２２と対向電極９０との距離が変化する。可動電極２２１と対向電極９０に電圧を印加した状態で半導体装置１にｚ方向の外力が加わると、可動電極２２１と対向電極９０間の距離の変化が、可動電極２２１と対向電極９０間の静電容量の変化として検知される。つまり、第２の可動部２２と対向電極９０間の静電容量の変化を検知することにより、半導体装置１に加わるｚ方向の外力が検知される。
【００２１】
半導体装置１は、第１の可動部２１と固定電極３０間の静電容量の変化、及び第２の可動部２２と対向電極９０間の静電容量の変化を、検出信号で信号処理回路（図示略）に伝達する。信号処理回路は、検出信号を処理して半導体装置１に生じた加速度を検出する。つまり、半導体装置１は、静電容量の変化に基づいて加速度を検出する静電容量型加速度検出装置の一部である。信号処理回路は、半導体装置１と同一チップ上に配置してもよいし、半導体装置１が配置されたチップと異なるチップ上に配置してもよい。上記に説明したように、図１に示した半導体装置１によれば、ｘ方向及びｚ方向に加わる外力の検出が可能である。なお、半導体からなる第１の可動部２１及び第２の可動部２２自体を電極としてもよいし、或いは第１の可動部２１及び第２の可動部２２にそれぞれ金属膜等を配置して可動電極２１１及び可動電極２２１を形成してもよい。
【００２２】
図３に示すように、第１の可動部２１及び第２の可動部２２は絶縁分離領域４０を介して基板１０に固定されている。更に、図４に示すように、固定電極３０の固定端と自由端との間に、絶縁分離領域４０が形成される。絶縁分離領域４０は、第１の可動部２１、第２の可動部２２及び固定電極３０と基板１０とを電気的に分離する領域である。
【００２３】
可動電極２１１と固定電極３０とが絶縁分離領域４０によって電気的に分離されるため、可動電極２１１と固定電極３０がキャパシタプレートとして機能する。また、可動電極２２１と対向電極９０とが電気的に分離されるため、可動電極２２１と対向電極９０がキャパシタプレートとして機能する。
【００２４】
図１に示した基板１０は、下部半導体層１１、層間絶縁層１２及び上部半導体層１３の積層体である。下部半導体層１１には、シリコン（Ｓｉ）膜が採用可能である。層間絶縁層１２には、酸化シリコン（ＳｉＯ2）膜や、ＳｉＯ2膜と窒化シリコン（ＳｉＮ）膜との積層体を採用可能である。上部半導体層１３には、シリコン膜やポリシリコン膜が採用可能である。
【００２５】
後述するように、凹部１００は、上部半導体層１３、層間絶縁層１２、及び下部半導体層１１の上部の一部をエッチングして形成される。そして、上部半導体層１３の一部が第１の可動部２１、第２の可動部２２及び固定電極３０として使用される。
【００２６】
図１に示したように、半導体装置１の第１の可動部２１、第２の可動部２２、及び固定電極３０の上面に上面絶縁膜５４が配置され、側面に側面絶縁膜５２が配置され、下面に下面絶縁膜５０が配置されている。ただし、例えば第１の可動部２１、第２の可動部２２、及び固定電極３０の上面及び側面に絶縁膜が配置され、下面には絶縁膜が配置されなくてもよい。なお、図２では、上面絶縁膜５４及び側面絶縁膜５２の図示を省略している。
【００２７】
図１に示した半導体装置１では、可動電極２１１及び可動電極２２１の電圧値を信号処理回路に伝達するための電極配線６１、固定電極３０の電圧値を信号処理回路に伝達するための電極配線６２、及び対向電極９０の電圧値を信号処理回路に伝達するための電極配線６３は、蓋８０上に配置される。このため、電極配線６１は、蓋８０及び上面絶縁膜５４の一部を除去して形成したコンタクト部６１０を介して第１の可動部２１及び第２の可動部２２と接触する。同様に、電極配線６２は、蓋８０及び上面絶縁膜５４の一部を除去して形成したコンタクト部６２０を介して固定電極３０と接触する。
【００２８】
蓋８０の材料は、ＳｉＯ2、ＳｉＮ、酸化アルミニウム（Ａｌ2Ｏ3）、酸化チタン（ＴｉＯ2）等の絶縁物である。基板１０と蓋８０は、同一のエッチャントに対するエッチングレートが異なる材料からなる。
【００２９】
蓋８０を貫通する複数の貫通孔８１は、絶縁物によって封止される。図１に示した実施形態では、蓋８０の上面に形成された封止膜８５によって、貫通孔８１は封止されている。封止膜８５には、例えば、ポリイミド、エポキシ等の樹脂、ＳｉＯ2膜やＳｉＮ膜、Ａｌ2Ｏ3膜等の絶縁膜、或いは低融点ガラス等が採用可能である。
【００３０】
以下に、図５〜図１９を参照して、本発明の実施形態に係る半導体装置１の製造方法を説明する。図５〜図１９は図１と同じ位置の断面図である。なお、以下に述べる半導体装置１の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
【００３１】
（イ）図５に示すような下部半導体層１１、層間絶縁層１２及び上部半導体層１３が積層された構造の基板１０を用意する。基板１０は、例えば膜厚３００μｍ程度の下部半導体層１１上に膜厚０．１μｍ〜２．０μｍ程度の層間絶縁層１２が形成され、層間絶縁層１２上に膜厚５μｍ〜１００μｍ程度の上部半導体層１３が積層された構造である。例えば、下部半導体層１１はシリコン膜、層間絶縁層１２はＳｉＯ2膜とＳｉＮ膜との積層体、上部半導体層１３はシリコン膜である。
【００３２】
（ロ）図６に示すように、熱酸化法或いは化学気相成長（ＣＶＤ）法等を用いて、基板１０上に、段差絶縁膜１０４を形成する。段差絶縁膜１０４には、ＳｉＯ2膜等を採用可能である。
【００３３】
（ハ）フォトリソグラフィ技術とエッチング技術を用いて段差絶縁膜１０４の一部をエッチング除去し、凹部１００が形成される領域の基板１０を露出させる。次いで、段差絶縁膜１０４をマスクにして、図７に示すように上部半導体層１３の上部の一部をエッチングする。例えば、上部半導体層１３の上部を１〜１０μｍ程度エッチングする。
【００３４】
（ニ）図８に示すように、熱酸化法或いはＣＶＤ法等を用いて、上部半導体層１３上に、膜厚０．５μｍ〜４．０μｍ程度の上部絶縁膜１４を形成する。上部絶縁膜１４には、ＳｉＯ2膜や、ＳｉＯ2膜とＳｉＮ膜との積層体を採用可能である。
【００３５】
（ホ）上部絶縁膜１４上にフォトレジスト膜５００を形成し、フォトリソグラフィ技術を用いてフォトレジスト膜５００を所望のパターンに形成する。具体的には、凹部１００、絶縁分離領域４０が形成される領域上のフォトレジスト膜５００を除去し、第１の可動部２１、第２の可動部２２及び固定電極３０が形成される領域上のフォトレジスト膜５００を残す。そして、このフォトレジスト膜５００をマスクにした選択的エッチングにより上部絶縁膜１４の一部を除去し、図９に示すように基板１０上に複数の上面絶縁膜５４を形成する。その後、フォトレジスト膜５００を除去する。
【００３６】
（ヘ）上面絶縁膜５４をエッチングマスクにした選択的エッチングにより上部半導体層１３の一部をエッチング除去して、図１０に示すように側面溝２００を形成し、第１の可動部２１、第２の可動部２２及び固定電極３０の側面を露出させる。側面溝２００の深さは上部半導体層１３の膜厚であり、例えば５μｍ〜１００μｍ程度である。また、側面溝２００の形成と同時に、絶縁分離領域４０を配置する領域に絶縁分離溝４００を形成する。側面溝２００及び絶縁分離溝４００を形成するエッチングには、深堀り反応性イオンエッチング（Ｄ−ＲＩＥ）法を用いたボッシュ法等が採用可能である。
【００３７】
（ト）図１１に示すように、側面溝２００の表面に側面絶縁膜５２を形成する。側面絶縁膜５２は、膜厚が例えば０．１μｍ〜１μｍ程度の、熱酸化膜やテトラエトキシシラン（ＴＥＯＳ）ＣＶＤ膜、ＳｉＮ膜等の絶縁膜である。側面絶縁膜５２の形成には、熱酸化法やＣＶＤ法が使用可能である。また、側面絶縁膜５２の形成と同時に、絶縁分離溝４００を絶縁膜で埋め込んで、絶縁分離領域４０を形成する。
【００３８】
（チ）図１２に示すように、異方性エッチングによって側面溝２００の底部に露出した層間絶縁層１２を除去する。これにより、下部半導体層１１の表面が露出する。このとき、第１の可動部２１、第２の可動部２２及び固定電極３０の下面に位置する層間絶縁層１２が残り、この残った層間絶縁層１２が下面絶縁膜５０である。なお、層間絶縁層１２をエッチング除去する際に、上面絶縁膜５４の表面が同時にエッチングされる。このため、上面絶縁膜５４の膜厚は、層間絶縁層１２より厚く形成しておく必要がある。
【００３９】
（リ）第１の可動部２１、第２の可動部２２及び固定電極３０の周囲を埋め込みながら、犠牲層７０を基板１０上に形成する。犠牲層７０には、半導体材料等が採用可能である。例えば、エピタキシャル成長法等により膜厚５μｍ〜１００μｍ程度のポリシリコン膜を基板１０上に堆積させて、犠牲層７０を形成する。その後、図１３に示すように、化学的機械的研磨（ＣＭＰ）法等により段差絶縁膜１０４の表面が露出するまで犠牲層７０の上部をエッチングする。後述するように、第１の可動部２１、第２の可動部２２及び固定電極３０の上方に残した犠牲層７０の占める領域が、基板１０と蓋８０間の空間３００に相当する。
【００４０】
（ヌ）図１４に示すように、犠牲層７０及び段差絶縁膜１０４の表面に絶縁膜からなる蓋８０を形成する。例えば、ＣＶＤ法や熱酸化法により、膜厚３μｍ〜５０μｍ程度のＳｉＯ2膜を蓋８０として形成する。或いは、ＳｉＯ2膜、ＳｉＮ膜及びＳｉＯ2膜からなる絶縁膜の積層体で蓋８０を形成してもよい。
【００４１】
（ル）次いで、コンタクト部６１０、６２０を形成する。例えば、図１４に示したように蓋８０の一部を除去して開口部８００を形成する。そして、開口部８００の底部に露出した犠牲層７０を、上面絶縁膜５４の表面に達するまで除去してコンタクト穴６００を形成する。コンタクト穴６００内に露出した犠牲層７０の表面に側壁絶縁膜７００をＣＶＤ法や熱酸化法によって形成した後、図１５に示すようにコンタクト穴６００の底部に露出した上面絶縁膜５４を異方性エッチングによって除去する。このとき、蓋８０の上部がエッチングされるため、異方性エッチングによって除去される厚みを考慮して、形成時の蓋８０の膜厚を設定する。その後、図１６に示すようにコンタクト穴６００をポリシリコン膜等からなる導電性のコンタクト膜で埋め込んで、コンタクト部６１０を形成する。開口部８００の開口形状が矩形であれば、コンタクト部６１０は柱状である。ポリシリコン膜でコンタクト部６１０を形成するには、例えば、エピタキシャル成長法等によりポリシリコン膜を基板１０上に堆積させて、コンタクト穴６００をポリシリコン膜で埋め込む。そして、ＣＭＰ法等により蓋８０の表面が露出するまでポリシリコン膜の上部をエッチングする。なお、図１４〜図１６では第２の可動部２２と接続するコンタクト部６１０を形成する例を示したが、第１の可動部２１と接続するコンタクト部６１０、及び固定電極３０と接続するコンタクト部６２０も同時に形成される
（ヲ）図１７に示すように、コンタクト部６１０を介して第１の可動部２１及び第２の可動部２２と電気的に接続する電極配線６１、及びコンタクト部６２０を介して固定電極３０と電気的に接続する電極配線６２を、蓋８０の上面８０１上に形成する。同時に、対向電極９０及び電極配線６３を蓋８０の上面８０１上に形成する。例えば、スパッタ法等によってアルミニウム（Ａｌ）膜等の金属膜を全面に形成した後、金属膜上にフォトレジスト膜を塗布する。そして、電極配線６１、６２、６３及び対向電極９０を配置する領域のフォトレジスト膜のみを残すようにフォトレジスト膜をパターニングした後、フォトレジスト膜をマスクにして金属膜をエッチング除去する。その後、フォトレジスト膜を除去して、所望のパターンの電極配線６１、６２、６３及び対向電極９０を形成する。
【００４２】
（ワ）図１８に示すように、フォトリソグラフィ技術やエッチング技術等を用いて、蓋８０を貫通して犠牲層７０に達する複数の貫通孔８１を形成する。例えば、径が０．５μｍ〜２０μｍ程度の貫通孔８１を、数μｍ〜数十μｍ間隔で形成する。
【００４３】
（カ）貫通孔８１から蓋８０の内側にエッチャントを導入して、図１９に示すように、犠牲層７０をエッチング除去する。犠牲層７０のエッチングには、蓋８０をエッチングしないエッチャントが選択される。このとき、上面絶縁膜５４及び側面絶縁膜５２が、第１の可動部２１、第２の可動部２２及び固定電極３０をエッチングされることから保護するエッチングマスクとして機能する。これにより、空間３００が形成される。更に、上面絶縁膜５４、側面絶縁膜５２及び下面絶縁膜５０をエッチングマスクにして、下部半導体層１１の上部の一部を等方性エッチングによってエッチングする。下部半導体層１１の上部の一部をエッチングすることにより、基板１０の上面に凹部１００が形成されて、第１の可動部２１、第２の可動部２２及び固定電極３０の下面と基板１０とが分離され、第１の可動部２１、第２の可動部２２及び固定電極３０の下面が露出される。これにより、凹部１００内に梁型の第１の可動部２１、第２の可動部２２及び固定電極３０が形成される。例えば犠牲層７０がポリシリコン膜であり、下部半導体層１１がシリコン膜である場合には、六フッ化硫黄（ＳＦ6）ガスや二フッ化キセノン（ＸｅＦ2）ガス等を使用した等方性エッチャー等を使用することにより、犠牲層７０と下部半導体層１１を連続してエッチング可能である。これにより、基板１０と蓋８０間の空間３００の形成工程と、第１の可動部２１、第２の可動部２２及び固定電極３０と基板１０との分離工程とを、１の製造工程において連続して行うことができる。
【００４４】
（ヨ）絶縁物からなる封止膜８５を、貫通孔８１を埋め込みながら蓋８０上に形成する。これにより、貫通孔８１が封止される。例えば、ＣＶＤ法等によってＳｉＯ2膜やＳｉＮ膜等の絶縁膜を封止膜８５として蓋８０上に形成する。或いは、スクリーン印刷によりポリイミドやエポキシ等の樹脂、又は低融点ガラスを封止膜８５として蓋８０上に形成することにより、貫通孔８１を封止する。以上により、図１に示した半導体装置１が完成する。
【００４５】
なお、樹脂等の気密性の低い材料で貫通孔８１を封止した場合や、蓋８０の強度を高めたい場合には、図２０に示すように、低温ＣＶＤ法等によってＳｉＯ2膜やＳｉＮ膜等の絶縁膜からなる保護膜８７を封止膜８５上に形成してもよい。
【００４６】
犠牲層７０と基板１０を連続してエッチングするためには、基板１０と蓋８０とが、犠牲層７０及び基板１０のエッチングに使用されるエッチャントに対するエッチングレートが互いに異なる材料からなることが必要である。つまり、蓋８０に対するエッチングレートが、犠牲層７０及び基板１０に対するエッチングレートより十分に小さいエッチャントが使用される。犠牲層７０には、上記エッチャントに対するエッチングレートが基板１０と同等の材料が選択される。
【００４７】
ただし、犠牲層７０に半導体以外の材料を使用することも可能である。例えば、犠牲層７０にポリマーを用いることが可能である。この場合は、例えばオゾンアッシングによってポリマーである犠牲層７０を除去した後、ＳＦ6ガスをエッチャントに用いて下部半導体層１１の上部の一部をエッチングする。しかしながら、製造工程の短縮化のためには、犠牲層７０にポリシリコン膜等の半導体材料を使用することによって、犠牲層７０と基板１０の上部の一部とを、同一のエッチャントを用いて連続してエッチングすることが好ましい。
【００４８】
貫通孔８１の配置や貫通孔８１の開口部の形状は任意であるが、例えば不規則、或いは規則的なアレイ状に複数の貫通孔８１を蓋８０に形成する。貫通孔８１の開口部の径が小さいとエッチングレートが低下するが、径が大きいと封止が困難になる。このため、所望のエッチングレートと封止方法に応じて、貫通孔８１の配置や径を設定する。
【００４９】
なお、第１の可動部２１や第２の可動部２２の上面と蓋８０の下面との距離は、段差絶縁膜１０４をマスクにして上部半導体層１３の上部の一部をエッチングする工程（図７参照）における上部半導体層１３のエッチング量に依存する。上部半導体層１３のエッチング量は、例えば第２の可動部２２が振動しても蓋８０に接触しないように設定する。
【００５０】
上記では、側面溝２００と絶縁分離溝４００を同時に形成する製造方法の例を説明したが、側面溝２００と絶縁分離溝４００を異なる工程で形成してもよい。また、側面絶縁膜５２と絶縁分離領域４０を同時に形成する例を説明したが、側面絶縁膜５２と絶縁分離領域４０を異なる工程で形成してもよい。
【００５１】
なお、蓋８０に配置された対向電極９０が可動電極であってもよい。例えば蓋８０の厚みを薄くして、半導体装置１に外力が加わった場合に対向電極９０のｚ方向の位置が変化するようにする。そして、基板１０の凹部１００内に対向電極９０に対向する固定電極を配置することによって、半導体装置１に加わるｚ方向の外力を検知できる。
【００５２】
以上に説明した半導体装置１では、可動電極２１１及び固定電極３０の下面に下面絶縁膜５０を配置するために、下部半導体層１１、層間絶縁層１２及び上部半導体層１３が積層されたＳＯＩ構造の基板１０を使用する例を示した。しかし、例えば安価な単層のシリコン基板を基板１０に使用して、下面絶縁膜５０を形成せずに半導体装置１を製造してもよい。
【００５３】
単層のシリコン基板を基板１０に使用する場合は、例えば上面絶縁膜５４をマスクにしてシリコン基板の表面をエッチング除去して、側面溝２００を形成する。次いで、側面溝２００の表面を酸化して、側面絶縁膜５２を形成する。これにより、可動電極２１１及び固定電極３０の側面上に保護絶縁膜が形成される。側面溝２００の深さにより第１の可動部２１の厚さは規定される。その後、上記に説明した方法と同様にして、半導体装置１を製造する。即ち、側面溝２００を埋め込むようにして犠牲層７０を形成し、更に蓋８０を形成する。そして、上面絶縁膜５４及び側面絶縁膜５２をエッチングマスクにして犠牲層７０とシリコン基板の上部の一部をエッチング除去することにより、空間３００と凹部１００を形成する。
【００５４】
上記のように単層のシリコン基板を基板１０に使用して半導体装置１を製造した例を、図２１に示す。図２１に示した半導体装置は、第１の可動部２１、第２の可動部２２及び固定電極３０の下面に絶縁膜が形成されていないことが、図１に示した半導体装置１と異なる点である。その他の構成については、図１に示した半導体装置１と同様である。
【００５５】
以上に説明したように、本発明の実施の形態に係る半導体装置１の製造方法では、基板１０と蓋８０との位置合わせの精度は、半導体プロセス技術の精度に依存する。このため、基板１０と蓋８０との位置合わせを高い精度で行うことが可能である。したがって、第２の可動部２２が形成された基板１０と対向電極９０が形成された蓋８０とを張り合わせて半導体装置を製造する方法に比べて、上記の半導体装置１の製造方法によれば、第２の可動部２２と対向電極９０の位置合わせを高い精度で行うことができ、位置ずれを小さくできる。更に、第２の可動部２２と対向電極９０間の距離を、所望の値に高い精度で実現できる。
【００５６】
また、図１に示した半導体装置１と異なり、蓋８０をシリコン材料で形成した場合は、ＳｉＯ2膜等の材料で犠牲層７０を形成する必要がある。このため、第１の可動部２１、第２の可動部２２及び固定電極３０の周囲にＳｉＯ2膜等の絶縁膜からなる側面絶縁膜５２や上面絶縁膜５４を残すことがことができない。側面絶縁膜５２や上面絶縁膜５４を形成できない場合、第１の可動部２１、第２の可動部２２及び固定電極３０の電極間、或いはこれらの電極と基板１０間の短絡、溶着が生じるおそれがある。また、可動電極２１１と固定電極３０間の静電容量が小さくなり、検出感度が低下する。
【００５７】
しかし、上記に説明した半導体装置１の製造方法では、絶縁膜である蓋８０を形成し、半導体からなる第１の可動部２１及び第２の可動部２２の周囲を絶縁膜でエッチングから保護することにより、蓋８０の貫通孔８１から導入されるエッチャントによって犠牲層７０と基板１０の上部とを連続してエッチングできる。このため、基板１０と蓋８０間の空間３００と、第１の可動部２１及び第２の可動部２２が配置された凹部１００とを、１の製造工程で形成できる。したがって、上記の半導体装置１の製造方法によれば、製造工程の増加が抑制された、可動部を有する半導体装置１を提供することができる。
【００５８】
更に、上記に説明した製造方法によれば、第１の可動部２１、第２の可動部２２及び固定電極３０の周囲に絶縁膜を残すことがことができる。このため、電極間、或いは電極と基板１０間の短絡、溶着が防止され、検出感度の低下も生じない。
【００５９】
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００６０】
半導体装置１において蓋８０の上面８０１に対向電極９０が配置されているが、蓋８０の基板１０と対向する下面に対向電極９０を配置してもよい。蓋８０の表面に対向電極９０を埋め込んでもよい。
【００６１】
また、半導体装置１はｘ方向の加速度及びｚ方向の加速度を検知する加速度センサであるが、ｘ方向の加速度のみを検知する加速度センサ、ｙ方向の加速度のみを検知する加速度センサ、或いはｚ方向の加速度のみを検知する加速度サンセに本発明を適用できることはもちろんである。
【００６２】
既に述べた実施形態の説明においては、半導体装置１が加速度センサである例を示したが、加速度センサに限られず、外力に応じて変位する構造を利用して物理量を検出する種々のセンサ等に本発明は適用可能である。例えば、角速度センサ、圧力センサ、力センサ等にも本発明は適用可能である。
【００６３】
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【００６４】
本発明の半導体装置は、可動部を有する半導体センサを製造する製造業を含む電子機器産業に利用可能である。
【符号の説明】
【００６５】
１…半導体装置
１０…基板
１１…下部半導体層
１２…層間絶縁層
１３…上部半導体層
１４…上部絶縁膜
２１…第１の可動部
２２…第２の可動部
３０…固定電極
４０…絶縁分離領域
５０…下面絶縁膜
５２…側面絶縁膜
５４…上面絶縁膜
６１、６２、６３…電極配線
７０…犠牲層
８０…蓋
８１…貫通孔
８５…封止膜
８７…保護膜
９０…対向電極
１００…凹部
１０４…段差絶縁膜
２００…側面溝
２１１…可動電極
２１２…接続部
２２１…可動電極
２２２…接続部
３００…空間
４００…絶縁分離溝
５００…フォトレジスト膜
６００…コンタクト穴
６１０、６２０…コンタクト部
７００…側壁絶縁膜
８００…開口部
８０１…上面
【図１】
2011038780.tif 000003
【図２】
2011038780.tif 000004
【図３】
2011038780.tif 000005
【図４】
2011038780.tif 000006
【図５】
2011038780.tif 000007
【図６】
2011038780.tif 000008
【図７】
2011038780.tif 000009
【図８】
2011038780.tif 000010
【図９】
2011038780.tif 000011
【図１０】
2011038780.tif 000012
【図１１】
2011038780.tif 000013
【図１２】
2011038780.tif 000014
【図１３】
2011038780.tif 000015
【図１４】
2011038780.tif 000016
【図１５】
2011038780.tif 000017
【図１６】
2011038780.tif 000018
【図１７】
2011038780.tif 000019
【図１８】
2011038780.tif 000020
【図１９】
2011038780.tif 000021
【図２０】
2011038780.tif 000022
【図２１】
2011038780.tif 000023