(57)【要約】  【課題】  電源効率の高い電力増幅合成回路ならびにそれを用いた電力増幅回路，送信装置および通信装置を提供する。  【解決手段】  第１の入力端子１と、第２の入力端子２と、ゲートが第１の入力端子１に接続されソース端子が第１の定電流源６を介してアースされる第１のトランジスタ４と、ゲートが第２の入力端子２に接続されソース端子が第２の定電流源７を介してアースされる第２のトランジスタ５と、第１の低域通過フィルタ回路８と、第２の低域通過フィルタ回路11と、第１および第２のトランジスタのドレイン端子と出力端子との間に接続された出力整合回路と、前記第１および第２の入力信号が入力されて、前記第１および第２の入力信号の位相差が増加すると前記第１および第２の定電流源を流れる電流が減少するように前記第１および第２の定電流源を制御する電流制御回路とを備える電力増幅合成回路とする。【選択図】  図１
2011071790.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力信号が入力される第１の入力端子と、
第２の入力信号が入力される第２の入力端子と、
ゲート端子が前記第１の入力端子に接続されているとともにソース端子が第１の定電流源を介してアース電位に接続される第１のトランジスタと、
ゲート端子が前記第２の入力端子に接続されているとともにソース端子が第２の定電流源を介してアース電位に接続される第２のトランジスタと、
一方端が前記第１のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される第１の低域通過フィルタ回路と、
一方端が前記第２のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される第２の低域通過フィルタ回路と、
一方端が前記第１のトランジスタのドレイン端子および前記第２のトランジスタのドレイン端子に接続されているとともに他方端が出力端子に接続されている出力整合回路と、
前記第１および第２の入力信号が入力されて、前記第１および第２の入力信号の位相差が増加すると前記第１および第２の定電流源を流れる電流が減少するように前記第１および第２の定電流源を制御する電流制御信号を出力する電流制御回路とを備えることを特徴とする電力増幅合成回路。
【請求項２】
包絡線変動を有する入力信号を第１および第２の定包絡線信号に変換して出力する定包絡線信号生成回路と、前記第１および第２の定包絡線信号が前記第１および第２の入力信号として前記第１および第２の入力端子に入力される請求項１に記載の電力増幅合成回路とを備えることを特徴とする電力増幅回路。
【請求項３】
送信回路に請求項２に記載の電力増幅回路を介してアンテナが接続されていることを特徴とする送信装置。
【請求項４】
送信回路に請求項２に記載の電力増幅回路を介してアンテナが接続されており、該アンテナに受信回路が接続されていることを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅合成回路ならびにそれを用いた電力増幅回路，送信装置および通信装置に関するものであり、特に、電源効率の高い電力増幅合成回路ならびにそれを用いた電力増幅回路，送信装置および通信装置に関するものである。
【背景技術】
【０００２】
従来、複数の入力信号を増幅した後に合成する電力増幅合成回路が知られている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表2005-512375号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の電力増幅合成回路においては、入力された２つの信号の位相差が大きいときに電源効率が低下するといった問題があった。
【０００５】
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、電源効率の高い電力増幅合成回路ならびにそれを用いた電力増幅回路，送信装置および通信装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の電力増幅合成回路は、第１の入力信号が入力される第１の入力端子と、第２の入力信号が入力される第２の入力端子と、ゲート端子が前記第１の入力端子に接続されているとともにソース端子が第１の定電流源を介してアース電位に接続される第１のトランジスタと、ゲート端子が前記第２の入力端子に接続されているとともにソース端子が第２の定電流源を介してアース電位に接続される第２のトランジスタと、一方端が前記第１のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される第１の低域通過フィルタ回路と、一方端が前記第２のトランジスタのドレイン端子に接続されているとともに他方端が電源電位に接続される第２の低域通過フィルタ回路と、一方端が前記第１のトランジスタのドレイン端子および前記第２のトランジスタのドレイン端子に接続されているとともに他方端が出力端子に接続されている出力整合回路と、前記第１および第２の入力信号が入力されて、前記第１および第２の入力信号の位相差が増加すると前記第１および第２の定電流源を流れる電流が減少するように前記第１および第２の定電流源を制御する電流制御信号を出力する電流制御回路とを備えることを特徴とするものである。
【０００７】
本発明の電力増幅回路は、包絡線変動を有する入力信号を第１および第２の定包絡線信号に変換して出力する定包絡線信号生成回路と、前記第１および第２の定包絡線信号が前記第１および第２の入力信号として前記第１および第２の入力端子に入力される上記構成の電力増幅合成回路とを備えることを特徴とするものである。
【０００８】
本発明の送信装置は、送信回路に上記構成の電力増幅回路を介してアンテナが接続されていることを特徴とするものである。
【０００９】
本発明の通信装置は、送信回路に上記構成の電力増幅回路を介してアンテナが接続されており、該アンテナに受信回路が接続されていることを特徴とするものである。
【発明の効果】
【００１０】
上述した構成を備える本発明の電力増幅合成回路によれば、前記第１および第２の入力信号の位相差が増加すると前記第１および第２の定電流源を流れる電流が減少するように前記第１および第２の定電流源を制御する電流制御信号を出力する電流制御回路とを備えることから、前記第１および第２の入力信号の位相差が増加して電力増幅合成回路からの出力電力が低下するときの消費電力を低減することができるので、電力効率の高い電力増幅合成回路を得ることができる。
【００１１】
上述した構成を備える本発明の電力増幅回路によれば、包絡線変動を有する入力信号を第１および第２の定包絡線信号に変換して高い電源効率で増幅した後に合成して出力することができるので、電源効率の高い電力増幅回路を得ることができる。
【００１２】
上述した構成を備える本発明の送信装置によれば、送信回路からの包絡線変動を有する送信信号を高い電力効率で増幅して送信することができるので、消費電力の小さい送信装置を得ることができる。
【００１３】
上述した構成を備える本発明の通信装置によれば、送信回路からの包絡線変動を有する送信信号を高い電力効率で増幅して送信することができるので、消費電力の小さい通信装置を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態の第１の例の電力増幅合成回路を示す回路図である。
【図２】図１における電流制御回路の一例を示す回路図である。
【図３】図１における出力整合回路の一例を示す回路図である。
【図４】図１における低域通過フィルタの一例を示す回路図である。
【図５】本発明の実施の形態の第２の例の電力増幅合成回路を示す回路図である。
【図６】本発明の実施の形態の第３の例の電力増幅回路を示す回路図である。
【図７】本発明の実施の形態の第４の例の送信装置を示すブロック図である。
【図８】本発明の実施の形態の第５の例の通信装置を示すブロック図である。
【発明を実施するための形態】
【００１５】
以下、本発明の電力増幅合成回路ならびにそれを用いた電力増幅回路，送信装置および通信装置を添付の図面を参照しつつ詳細に説明する。
（実施の形態の第１の例）
図１は本発明の実施の形態の第１の例の電力増幅合成回路を示す回路図である。図２は図１における電流制御回路の一例を示す回路図である。図３は図１における出力負荷回路の一例を示す回路図である。図４は図１における低域通過フィルタ回路の一例を示す回路図である。
【００１６】
本例の電力増幅合成回路は、図１に示すように、第１の入力端子１と、第２の入力端子２と、出力端子３と、第１のトランジスタ４と、第２のトランジスタ５と、第１の定電流源６と、第２の定電流源７と、第１の低域通過フィルタ回路８と、第２の低域通過フィルタ回路11と、第１のコンデンサ14と、第２のコンデンサ15と、出力整合回路16と、電流制御回路19とを備えている。
【００１７】
第１の入力端子１には図示せぬ外部回路から第１入力信号が入力され、第２の入力端子２には図示せぬ外部回路から第２入力信号が入力される。なお、本例の電力増幅合成回路においては、第１入力信号，第２入力信号の両方が定包絡線信号である場合を仮定して、以下、第１入力信号を第１の定包絡線信号Ｓ１，第２入力信号を第２の定包絡線信号Ｓ２と呼ぶことにする。第１のトランジスタ４は、ゲート端子が第１の入力端子１に接続されているとともにソース端子が第１の定電流源６および第１のコンデンサ14が並列接続された回路を介してアース電位に接続されている。第２のトランジスタ５は、ゲート端子が第２の入力端子２に接続されているとともにソース端子が第２の定電流源７と第２のコンデンサ15とが並列接続された回路を介してアース電位に接続されている。第１の低域通過フィルタ回路８は、一方端が第１のトランジスタ４のドレイン端子に接続されているとともに他方端が電源電位Ｖｄｄに接続されている。なお、本発明の実施形態で説明するトランジスタは、全てｎチャネルＦＥＴであり、そのピンチオフ電圧（ドレイン電流を流す閾値電圧）をＶｐとする。第２の低域通過フィルタ回路11は、一方端が第２のトランジスタ７のドレイン端子に接続されているとともに他方端が電源電位Ｖｄｄに接続されている。出力整合回路16は、第１のトランジスタ４のドレイン端子，第２のトランジスタ５のドレイン端子および出力端子３に接続されている。電流制御回路は、第１の入力端子１および第２の入力端子２ならびに第１の定電流源６および第２の定電流源７に接続されており、第１および第２の入力信号が入力されて、第１および第２の入力信号の位相差が増加すると第１および第２の定電流源を流れる電流が減少するように第１および第２の定電流源を制御する電流制御信号を出力する。
【００１８】
図２に電流制御回路19の詳細な回路構成を示す。第１の定包絡線信号Ｓ１および第２の定包絡線信号Ｓ２は電流制御回路の第１入力端子20および第２入力端子21にそれぞれ入力される。第１入力端子20および第２入力端子21は、第３のトランジスタ23および第４のトランジスタ24のゲート端子にそれぞれ接続される。なお、図示しないバイアス回路が設けられ、第３のトランジスタ23および第４のトランジスタ24のゲート端子に直流バイアス電圧が供給される。
【００１９】
第３のトランジスタ23のドレイン端子は、電源電圧Ｖｄｄに接続され、第３のトランジスタ23のソース端子は、第４のトランジスタ24のドレイン端子に、第４のトランジスタ24のソース端子は、第５のトランジスタ26のドレイン端子に、第５のトランジスタ26のソース端子はグランドに接続される。第５のトランジスタ26のドレイン端子はゲート端子と接続され、カレントミラー回路の参照電流側トランジスタとして機能する。
【００２０】
通常、ｎチャネルトランジスタは、ピンチオフ電圧以上の正電圧がゲート端子に印加されると、ドレイン・ソース端子間が導通する。従って、第１の定包絡線信号Ｓ１および第２の定包絡線信号Ｓ２が正電圧の時、第３のトランジスタ23および第４のトランジスタ24がＯＮ状態になる。本回路構成では、第３のトランジスタ23および第４のトランジスタ24がＡＮＤ回路を形成しているため、第１の定包絡線信号Ｓ１および第２の定包絡線信号Ｓ２が両方共に正電圧の時だけ、第５のトランジスタ26のドレイン端子に、電源電圧Ｖｄｄが現れることになる。従って、第３のトランジスタ23および第４のトランジスタ24が両方ＯＮ状態の時間は、第１の定包絡線信号Ｓ１と第２の定包絡線信号Ｓ２の位相差に対応する。すなわち、２つの定包絡線信号の位相差が小さい場合、両方ＯＮ状態の時間は長くなり、位相差が大きい場合は、両方ＯＮ状態の時間は短くなる。これにより２つの定包絡線信号Ｓ１、Ｓ２の位相差が、第５のトランジスタ26のドレイン端子への電源電圧Ｖｄｄの供給時間に置き換えられる。
【００２１】
第５のトランジスタ26は、ゲート端子とドレイン端子が接続されているため等価的にダイオードと見なすことができ、その結果、ドレイン端子に流れる電流に応じた電圧がゲート端子に得られる。前述のように、第５のトランジスタ26のドレインには、２つの定包絡線信号Ｓ１、Ｓ２の位相差に応じて、電源電圧Ｖｄｄが供給されるため、第５のトランジスタ26のゲート端子には、２つの定包絡線信号の位相差に応じた電圧が発生することになる。第５のトランジスタ26のゲート電圧は、電流制御回路19の出力端子22を通じて第１および第２の定電流源６，７の図示せぬ電流値設定端子に供給され、第１および第２の定包絡線信号Ｓ１、Ｓ２の位相差に対応した定電流を得ることができる。
【００２２】
図３に出力整合回路16の詳細な回路構成を示す。出力整合回路16は、第１のトランジスタ４および第２のトランジスタ５のドレイン端子から出力端子３を見たインピーダンスが基本波で整合となるように設定するものである。第１のトランジスタ４のドレイン端子は、出力整合回路16の第１入力端子17に、第２のトランジスタ５のドレイン端子は、出力整合回路16の第２入力端子18に接続される。
【００２３】
第１入力端子17および第２入力端子18には直流阻止を目的として、第３のコンデンサ27、第４のコンデンサ28がそれぞれ接続される。その接続点は、基本波でインピーダンス整合を取るための第１のインダクタ29および第５のコンデンサ30の直列回路を介して出力端子３に接続されている。第１のインダクタ29のインダクタンス値および第５のコンデンサ30の容量値は、通常、基本波周波数で直列共振するように選択される。
【００２４】
図４に第１および第２の低域通過フィルタ回路８，11の詳細な回路構成を示す。第１の低域通過フィルタ回路８および第２の低域通過フィルタ回路11は、高周波信号の流出を阻止するためのものである。第１信号端子10には第１のトランジスタ４または第２のトランジスタ５のドレイン端子が接続され、第２信号端子９には電源電圧Ｖｄｄが接続される。第２のインダクタ32は第１の低域通過フィルタ回路８の第１信号端子９と第２信号端子10の間に直列に接続され，第６のコンデンサ31は一方が第２信号端子10に、他方がグランドに接続される。このような構成を備える第１および第２の低域通過フィルタ回路８，11によれば、第２のインダクタ32の働きによって、電源電圧Ｖｄｄ側へ高周波信号が流入するのを防止し、不要な高調波信号を第６のコンデンサを介してグランドへ流すことができる。
【００２５】
なお、第１の定包絡線信号Ｓ１および第２の定包絡線信号Ｓ２の電圧がトランジスタが飽和動作するのに十分な電圧であり、かつ、出力整合回路16内の第１のインダクタ29のインダクタンス値と第５のコンデンサ30の容量値と第１の低域通過フィルタ回路８の第６のコンデンサ31の容量値とを適切に選択することにより、Ｅ級増幅回路を得ることができる。Ｅ級増幅回路は、第１のトランジスタ４と第２のトランジスタ５がスイッチング増幅することによって、消費電力が少ない高効率増幅回路として動作する。
【００２６】
第１の定包絡線信号Ｓ１が第１のトランジスタ４のゲート端子に印加されると、第１のトランジスタ４のピンチオフ電圧Ｖｐを超えた時、トランジスタがＯＮ状態となって、ドレイン・ソース間が導通する。この時、低域通過フィルタ回路８を介して、電源電圧Ｖｄｄから第１のトランジスタ４に電流が流れ込む。第１のトランジスタ４に流れ込んだ電流のうち、基本波を含む高周波成分は第１のコンデンサ14を通り、直流分は第１の定電流源６に流れる。
【００２７】
第１のトランジスタ４のソース側に第１の定電流源６を設けない場合、第１のトランジスタ４のドレイン電流は自由に流れるが、このとき直流分は、バイアス電流と考えることができ、高周波電力の基本波成分ではないため、いわば損失となる。このため、電源効率（定電圧電源Ｖｄｄから供給される電力に対する基本波出力電力の比）を悪化させる要因となっていた。そこで第１の定電流源６によって、２つの定包絡線信号Ｓ１、Ｓ２の位相差によってドレイン電流を制限し、適切なバイアス電流が流れるようにする。
【００２８】
２つの定包絡線信号Ｓ１、Ｓ２の位相差が小さい時、電流制御回路19からの制御電圧は大きくなり、第１の定電流源６も大きな電流値が設定される。その結果、第１のトランジスタ４を流れるバイアス電流が大きくなるとともに、出力整合回路16に供給される電力も大きくなる。一方、２つの定包絡線信号Ｓ１、Ｓ２の位相差が大きい時、電流制御回路19からの制御電圧は小さくなり、第１の定電流源６には小さな電流値が設定される。その結果、第１のトランジスタ４を流れることができるバイアス電流は小さく、出力整合回路16に供給される電力は小さくなる。
【００２９】
第２のトランジスタ５についても第１のトランジスタ４の場合と同様である。第２のトランジスタ５のソース側に第２の定電流源７を設けない場合、第２のトランジスタ５のドレイン電流は自由に流れる。直流分は、バイアス電流と考えることができ、高周波電力の基本波成分ではないため、いわば損失となる。そのため、電源効率（定電圧電源Ｖｄｄから供給される電力に対する基本波出力電力の比）を悪化させる要因となっていた。そこで第２の定電流源７によって、２つの定包絡線信号Ｓ１、Ｓ２の位相差によってドレイン電流を制限し、適切なバイアス電流が流れるようにする。
【００３０】
２つの定包絡線信号Ｓ１、Ｓ２の位相差が小さい時、電流制御回路19からの制御電圧は大きくなり、第２の定電流源７も大きな電流値が設定される。その結果、第２のトランジスタ５を流れるバイアス電流が大きくなるとともに、出力整合回路16に供給される電力は大きくなる。一方、２つの定包絡線信号Ｓ１、Ｓ２の位相差が大きい時、電流制御回路19からの制御電圧は小さくなり、第２の定電流源７には小さな電流値が設定される。その結果、第２のトランジスタ５を流れることができるバイアス電流は小さく、出力整合回路16に供給される電力も小さくなる。
【００３１】
このようにして、入力される２つの定包絡線信号Ｓ１、Ｓ２の位相差が大きく、これによって出力電力が小さくなるときに、トランジスタのドレイン電流に含まれるバイアス電流を小さく制限することにより、不要な電力消費を抑えて電源効率を高めることができる。これにより、２つの定包絡線信号Ｓ１、Ｓ２を高効率で増幅しながら電力合成できる、電源効率の高い電力増幅合成回路を実現することができる。
【００３２】
（実施の形態の第２の例）
図５は本発明の実施の形態の第２の例の電力増幅合成回路を示す回路図である。なお、本例においては前述した実施の形態の第１の例と異なる点のみについて説明し、同様の構成要素については同一の参照符号を用いて重複する説明を省略する。
【００３３】
本例の電力増幅合成回路は、図１に示す、本発明の実施の形態の第１の例の電力増幅合成回路に加えて、第６のトランジスタ33と第７のトランジスタ34を備える。第６のトランジスタ33と第７のトランジスタ34は、トランスファーゲート回路を構成している。
【００３４】
第６のトランジスタ33は、第２の定包絡線信号Ｓ２の電圧がピンチオフ電圧Ｖｐよりも大きいときのみＯＮ状態になって、第１の定包絡線信号Ｓ１を通過させる。第７のトランジスタ34は、第１の定包絡線信号Ｓ１の電圧がピンチオフ電圧Ｖｐよりも大きいときのみＯＮ状態になって、第２の定包絡線信号Ｓ２を通過させる。これにより、第１および第２のトランジスタ4、5は、第１の定包絡線信号Ｓ１および第２の定包絡線信号Ｓ２が共にピンチオフ電圧Ｖｐより大きい期間だけＯＮ状態となる。
【００３５】
従って、第１の定包絡線信号Ｓ１がそのまま第１のトランジスタ４のゲート端子に印加され、第２の定包絡線信号Ｓ２がそのまま第２のトランジスタ５のゲート端子に印加される場合と比較して、第１および第２のトランジスタ４、５がＯＮ状態となる期間が短くなるので、消費電力が低減し、電源効率（定電圧電源Ｖｄｄから供給される電力に対する出力電力の比）が向上し、高効率の電力増幅回路を得ることができる。
【００３６】
なお、第１の定包絡線信号Ｓ１と第２の定包絡線信号Ｓ２がともにＶｐより大きい期間は、基本波の周期で発生するため、第１のトランジスタ４および第２のトランジスタ５がＯＮ状態になる期間も基本波の周期で発生する。そのため、第１のトランジスタ４および第２のトランジスタ５のドレイン電圧も基本波成分を含むことになる。
【００３７】
従って、出力整合回路16により、第１のトランジスタ４および第２のトランジスタ５のドレイン電圧から基本波成分が抽出され、第１の定包絡線信号Ｓ１と第２の定包絡線信号Ｓ２の合成信号の基本波成分が、出力端子３から出力される。この出力信号は、第１の定包絡線信号Ｓ１および第２の定包絡線信号Ｓ２の位相差の増減とは逆に増減する、すなわち、入力信号の振幅の増減に合わせて増減する振幅を備えており、入力信号が増幅されたものになっている。
【００３８】
また第１の定包絡線信号Ｓ１および第２の定包絡線信号Ｓ２の位相差に応じて、第１のトランジスタ４のドレイン端子および第２のトランジスタ５のドレイン端子から出力整合回路16を見たインピーダンスを変化させることで、より効率的な電力増幅合成回路が得られる。第１のトランジスタ４のドレイン端子および第２のトランジスタ５のドレイン端子から出力整合回路16を見たインピーダンスを変化させる素子として、図３に示す第１のインダクタ29および第３のコンデンサと図４に示す第６のコンデンサ31がある。
【００３９】
第１の定包絡線信号Ｓ１および第２の定包絡線信号Ｓ２が同相で位相差がない場合、第１のインダクタ29および第３のコンデンサで構成される直列共振回路が基本波周波数で共振するように選択する。第６のコンデンサ31に関しては、公知のE級増幅回路の設計理論に基づく容量値を選択する。これにより、第１のトランジスタ４と第２のトランジスタ５のスイッチング増幅の働きによって高周波電力に変換された、定電圧電源Ｖｄｄからの電力を出力端子３を介して図示しないアンテナ等の負荷回路に効率良く供給することができる。
【００４０】
一方、第１の定包絡線信号Ｓ１および第２の定包絡線信号Ｓ２の位相差が大きくなった場合、第１のインダクタ29および第３のコンデンサで構成される直列共振回路が基本波周波数よりも低い周波数で共振するように選択する。また第６のコンデンサ31に関しては、公知のE級増幅回路の設計理論に基づく容量値よりも小さい値を選択する。これにより、第１のトランジスタ４と第２のトランジスタ５の各々のドレイン端子から出力整合回路16を見たインピーダンスは大きくなり、高周波信号はトランジスタ側に戻され、出力整合回路16を通って負荷回路には伝達しない。そのため、第１のトランジスタ４と第２のトランジスタ５のスイッチング増幅の働きによって高周波電力に変換された、定電圧電源Ｖｄｄからの電力を必要以上に負荷回路に供給することがないため、特に低出力電力時においても、高効率で動作させることができる。
【００４１】
以上のようにして、２つの定包絡線信号Ｓ１、Ｓ２を高効率で増幅しながら電力合成できる高効率電力増幅合成回路を実現することができる。
【００４２】
（実施の形態の第３の例）
図６は本発明の実施の形態の第３の例の電力増幅回路を示す回路図である。本例の電力増幅合成回路は、図３に示すように、上述した電力増幅合成回路61と、包絡線変動を有する入力信号を第１および第２の定包絡線信号に変換して電力増幅回路61の第１の入力端子１および第２の入力端子２にそれぞれ出力する定包絡線信号生成回路62とを備えている。
【００４３】
このような構成を備える本例の電力増幅回路によれば、第１および第２の定包絡線信号を増幅してから合成して出力することができるので、包絡線変動を有する入力信号を第１および第２の定包絡線信号に変換して高い電源効率で増幅した後に合成して出力することができるので、電源効率の高い電力増幅回路を得ることができる。
【００４４】
（実施の形態の第４の例）
図７は本発明の実施の形態の第４の例の送信装置を示すブロック図である。
【００４５】
本例の送信装置は、図７に示すように、送信回路81に図１に示す電力増幅回路70を介してアンテナ82が接続されている。このような構成を有する本例の送信装置によれば、送信回路81から出力された送信信号を、消費電力が小さく電源効率が高い本発明の電力増幅回路70を用いて増幅、電力合成することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
【００４６】
（実施の形態の第５の例）
図８は本発明の実施の形態の第５の例の通信装置を示すブロック図である。
【００４７】
本例の通信装置は、図８に示すように、送信回路81に図１に示す電力増幅回路70を介してアンテナ82が接続されており、アンテナ82に受信回路83が接続されている。また、アンテナ82と送信回路81および受信回路83との間にはアンテナ共用回路84が挿入されている。このような構成を有する本例の通信装置によれば、送信回路81から出力された送信信号を、消費電力が小さく電源効率が高い本発明の電力増幅回路70を用いて増幅、電力合成することができるので、消費電力が小さく送信時間が長い送信装置を得ることができる。
【実施例】
【００４８】
次に、本発明の電力増幅回路の具体例について説明する。
【００４９】
図５に示した本発明の実施の形態の第２の例の電力増幅合成回路における電気特性を回路シミュレーションによって算出した。第１および第２のトランジスタ４、５はガリウム砒素ＦＥＴとし、電源電圧を4.5Ｖとした。また、電流制御回路19内の第３，第４，第５のトランジスタ23、24、26はｎチャネルＭＯＳＦＥＴとし、電源電圧を1.5Ｖ、入力信号の周波数は１ＧＨｚとした。その結果、位相差が40°程度の２つの定包絡線信号Ｓ１とＳ２を入力した場合、本発明を適用しない電力増幅合成回路の電力付加効率は89％であったが、本発明の電力増幅合成回路では電力付加効率が94％に改善していた。これにより本発明の有効性が確認できた。
【符号の説明】
【００５０】
１：第１の入力端子
２：第２の入力端子
３：出力端子
４：第１のトランジスタ
５：第２のトランジスタ
６：第１の定電流源
７：第２の定電流源
８：第１の低域通過フィルタ回路
11：第２の低域通過フィルタ回路
16：出力整合回路
19：電流制御回路
61：電力増幅合成回路
62：定包絡線信号生成回路
70：電力増幅回路
81：送信回路
82：アンテナ
83：受信回路
【図１】
2011071790.tif 000003
【図２】
2011071790.tif 000004
【図３】
2011071790.tif 000005
【図４】
2011071790.tif 000006
【図５】
2011071790.tif 000007
【図６】
2011071790.tif 000008
【図７】
2011071790.tif 000009
【図８】
2011071790.tif 000010