(57)【要約】【課題】各画素における光電変換素子等の面積を縮小することなく、画素が構成され基板電位を一定に保つことができ、飽和信号量やランダムノイズ等の画素特性が改善された固体撮像装置を提供する。また、その固体撮像装置を用いた電子機器を提供する。【解決手段】裏面照射型の固体撮像装置において、半導体基板２０の受光面となる裏面側に基板電位用配線が形成されている。そして、基板電位用配線と半導体基板２０とを電気的に接続する裏面側コンタクト部２２が形成されている。基板電位用配線から裏面側コンタクト部２２を介して、半導体基板２０に所望の電圧が供給されることにより、半導体基板２０の電位が固定される。【選択図】図４
2011129633.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成され、入射する光の光量に応じた信号電荷を生成、蓄積する光電変換素子と、前記半導体基板の表面側に形成され、前記光電変換素子で生成、蓄積された信号電荷を読み出す為の電荷読み出し部とから構成された複数の画素と、
前記半導体基板の受光面となる裏面側に形成され、前記半導体基板に所望の電圧を供給するための基板電位用配線と、
前記基板電位用配線と前記半導体基板とを電気的に接続する裏面側コンタクト部と、
を含む固体撮像装置。
【請求項２】
前記半導体基板の裏面側には、前記基板電位用配線に接続された裏面側電極パッドを有し、前記裏面側電極パッド上部には、前記裏面側電極パッドを受光面側に露出する開口部を有する
請求項１記載の固体撮像装置。
【請求項３】
前記半導体基板の表面側に、表面側層間絶縁膜を介して形成された複数層の配線からなる多層配線層と、
前記多層配線層の所望の配線と前記半導体基板とを電気的に接続する表面側コンタクト部とを更に有し、
前記基板電位用配線には前記多層配線層の配線から、表面側コンタクト部、半導体基板及び裏面側コンタクト部を介して所望の電圧が供給されている
請求項１記載の固体撮像装置。
【請求項４】
前記裏面側コンタクト部は、画素毎に少なくとも１つずつ形成されている
請求項１〜３のうちいずれか一項に記載の固体撮像装置。
【請求項５】
前記裏面側コンタクト部は、複数の画素で共有された構成とされている
請求項１〜３のうちいずれか一項に記載の固体撮像装置。
【請求項６】
前記裏面側コンタクト部は、隣接する画素間に形成されている
請求項１〜５のうちいずれか一項に記載の固体撮像装置。
【請求項７】
前記裏面側コンタクト部は、前記光電変換素子の周辺を取り囲むように形成されている
請求項１〜６のうちいずれか一項に記載の固体撮像装置。
【請求項８】
前記基板電位用配線は、隣接する画素間の境界を遮光するための遮光膜から構成されている
請求項１〜７のうちいずれか一項に記載の固体撮像装置。
【請求項９】
前記画素は、ＭＯＳ型又はＣＣＤ型で構成される
請求項１〜８のいずれか一項に記載の固体撮像装置。
【請求項１０】
半導体基板に形成され、入射する光の光量に応じた信号電荷を生成、蓄積する光電変換素子と、前記半導体基板の表面側に形成され、前記光電変換素子で生成、蓄積された信号電荷を読み出す為の電荷読み出し部とから構成された複数の画素を形成する工程と、
前記半導体基板の受光面となる裏面側に裏面側層間絶縁膜を形成する工程と、
前記裏面側層間絶縁膜にコンタクトホールを形成し、前記コンタクトホールに所望の金属材料を充填して裏面側コンタクト部を形成する工程と、
前記裏面側コンタクト部を含む前記裏面側層間絶縁膜上部に金属膜を形成し、所望の形状にパターニングすることにより、前記半導体基板と電気的に接続する基板電位用配線であって、前記半導体基板に所望の電圧を印加するための基板電位用配線を形成する工程と、
で構成される固体撮像装置の製造方法。
【請求項１１】
前記コンタクトホールに金属材料を充填する工程と、前記裏面側コンタクト部を含む前記裏面側層間絶縁膜上部に金属膜を形成する工程は同時に行う
請求項１０記載の固体撮像装置の製造方法。
【請求項１２】
前記基板電位用配線は、隣接する画素間に形成され、前記画素間の境界を遮光する遮光膜とされる
請求項１０又は１１記載の固体撮像装置の製造方法。
【請求項１３】
前記基板電位用配線と接続された裏面側電極パッドを形成し、前記裏面側電極パッドが受光面側に露出するように開口部を形成する
請求項１０〜１２のうちいずれか一項に記載の固体撮像装置の製造方法。
【請求項１４】
前記半導体基板の表面側に、表面側層間絶縁膜を介して複数層の配線を形成することにより多層配線層を形成する工程と
前記多層配線層の所望の配線と前記半導体基板とを電気的に接続する表面側コンタクト部を形成する工程を有する
請求項１０〜１２のうちいずれか一項に記載の固体撮像装置の製造方法。
【請求項１５】
光学レンズと、
前記光学レンズで集光された光が入射される固体撮像装置であって、半導体基板に形成され、入射する光の光量に応じた信号電荷を生成、蓄積する光電変換素子と、前記半導体基板の表面側に形成され、前記光電変換素子で生成、蓄積された信号電荷を読み出す為の電荷読み出し部とから構成された複数の画素と、前記半導体基板の受光面となる裏面側に形成され、前記半導体基板に所望の電圧を供給するための基板電位用配線と、前記基板電位用配線と前記半導体基板とを電気的に接続する裏面側コンタクト部と、を含んで構成される固体撮像装置と、
前記固体撮像装置の出力信号を処理する信号処理回路と、
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素が配列された光電変換部を含むＣＭＯＳイメージセンサや、ＣＣＤイメージセンサ等の固体撮像装置に関し、特に、基板の一方面に信号回路を形成し、基板の他方面から受光を行う裏面照射型の固体撮像装置、及びその製造方法に関する。また、その固体撮像装置を用いた電子機器に関する。
【背景技術】
【０００２】
近年、ビデオカメラやカメラ付携帯電話が普及しており、これらのカメラには、ＣＣＤ型や、ＭＯＳ型の固体撮像装置が使用されている。
これらの固体撮像装置の構造に関して、最近では、半導体層の表面側に配線層を形成し、半導体層の裏面側から光を入射させて撮像できるようにした裏面照射型の固体撮像装置が知られている。この技術は、受光面側にＣｕ等の信号配線が無いことから、光の減衰及び蹴られ等の影響を受けずに受光量を増加できるメリットや、蹴られた光の一部が隣接画素に入り混色を防止できるメリットがある。裏面照射型の固体撮像装置としては、ＣＣＤ型のものとＭＯＳ型のものとが、それぞれ提案されている（特許文献１、２参照）。
【０００３】
裏面照射型のＭＯＳ型固体撮像装置（ＣＭＯＳイメージセンサ）は、１つの半導体チップに複数の画素を２次元配列して構成された画素アレイを含む画素領域と、この画素領域の外側に配置され、能動素子や受動素子を含む周辺領域とで構成される。また、ＭＯＳ型固体撮像装置では、画素アレイを構成する単位画素ごとに転送、増幅等の各種ＭＯＳトランジスタを有する。このＭＯＳ型固体撮像装置では、各画素に裏面側から入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を転送トランジスタによって浮遊容量層（フローティングディフュージョン）に転送する。そして、浮遊容量層と増幅トランジスタによって信号電荷を電気信号に変換、増幅することにより、各画素の信号を信号線より周辺回路部に出力する。
【０００４】
図１７に、従来のＣＭＯＳイメージセンサを構成する画素領域の単位画素セル（以下、単位画素という）１００のレイアウト図を示す。単位画素１００は、光電変換素子となるフォトダイオードＰＤと、転送トランジスタＴｒａと、リセットトランジスタＴｒｂと、増幅トランジスタＴｒｃと、浮遊容量層ＦＤと、画素ウェルに電圧を印加するためのウェル電極１０３で構成される。そして、従来の固体撮像装置では、この単位画素１００が画素ウェル内に二次元的に配置されることで、画素アレイが構成されている。また、隣接する単位画素１００間は、素子分離領域１０４によりＰＮ接合分離で電気的に分離される。
【０００５】
この単位画素１００の断面図を図１８Ａ、及び図１８Ｂに示す。図１８Ａは、図１７のＡ−Ａ線上に沿う断面構成図であり、図１８Ｂは、図１７のＢ−Ｂ線上に沿う断面構成図である。単位画素１００は、ｎ型のシリコンからなる半導体基板１１５中の所定の領域を表面側から裏面側に渡ってｐ型化した不純物領域からなる画素ウェル領域１１６に配置される。フォトダイオードＰＤは、画素ウェル領域１１６に形成されたｎ型半導体領域１１２と、その表面のｐ型半導体領域１１３から構成される。転送トランジスタＴｒａは、フォトダイオードＰＤのｎ型半導体領域１１２と、そのｎ型半導体領域１１２よりも高濃度な不純物領域である浮遊容量層（ｎ＋）ＦＤと、ゲート絶縁膜１１４を介して形成された転送ゲート電極１０７とから構成される。また、転送ゲート電極１０７は、ｎ＋型のポリシリコンから構成されている。
【０００６】
また、図１８Ｂに示すように、リセットトランジスタＴｒｂは、画素ウェル領域１１６内のｎ＋型領域からなるソース・ドレイン領域１０５及びゲート絶縁膜１１４を介して形成されたｎ＋型のポリシリコンからなるゲート電極１０８から構成される。このとき、リセットトランジスタＴｒｂのソース領域と浮遊容量層ＦＤが同一領域とされている。
増幅トランジスタＴｒｃは、リセットトランジスタＴｒｂと同様に、画素ウェル領域１１６内のｎ＋型領域からなるソース・ドレイン領域１０５，１０６及びゲート絶縁膜１１４を介して形成されたｎ＋型のポリシリコンからなるゲート電極１０９から構成されている。
【０００７】
また、各画素トランジスタのゲート電極１０７，１０８，１０９側壁には、例えばシリコン酸化膜からなるサイドウォール１１０が形成されている。そして、増幅トランジスタＴｒｃとリセットトランジスタＴｒｂのサイドウォール１１０直下にはｎ−型領域からなるオフセット領域１１１が形成されている。
【０００８】
また、各単位画素１００を分離する素子分離領域１０４は、ｐ型半導体領域で構成された素子分離領域層１０４ａと、その表面側に形成されたｐ型のチャネルストッパー層１０４ｂとから構成されている。
そして、半導体基板１１５の表面側の所望の領域にはｐ＋型領域からなるウェル電極１０３が形成されている。
【０００９】
図１９に、以上の構成の単位画素１００からなる従来の裏面照射型の固体撮像装置の概略断面構成を示す。図１９では、図１７に示す単位画素１００を、画素１００として図示し、画素トランジスタ等の構成の記載は省略する。すなわち、画素１００には、上述したフォトダイオードＰＤ、各画素トランジスタ、浮遊容量層ＦＤ、及びウェル電極１０３がそれぞれ含まれている。
【００１０】
画素領域が形成された半導体基板１１５の一方面（半導体基板１１５の表面側）に形成された酸化シリコンからなる層間絶縁膜１２１中に３層の金属配線１２２が形成されている。光が入射する半導体基板１１５の他方面（半導体基板１１５の裏面側）には、酸化シリコンから成る層間絶縁膜１２４中に画素間を遮光するための金属からなる遮光膜１２５が形成されている。この遮光膜１２５は、各画素１００内のフォトダイオードＰＤに対応する位置が開口されているものである。加えて、層間絶縁膜１２４表面には、カラーフィルタ１２６とオンチップレンズ１２７が形成されている。
【００１１】
そして、このような裏面照射型の固体撮像装置では、半導体基板１１５に形成されたウェル電極１０３に、半導体基板１１５の表面側に形成された金属配線１２２がウェルコンタクトを介して接続されており、ＧＮＤ等の基準電位が供給される。これにより、ｐ型半導体領域で構成された画素ウェル領域１１６の電位が一定に固定される。
【００１２】
特許文献３では、図１８Ａ，Ｂを用いて説明したように、単位画素１００毎に、画素領域のウェル電位をＧＮＤ等の基準電位に固定するためのウェル電極１０３を形成する構成が開示されている。しかしながら、単位画素１００毎に画素ウェル領域１１６の電位を固定するためのウェル電極１０３を配置すると、ウェル電極１０３を配置するための面積が単位画素１００毎に必要となる。そうすると、その分のフォトダイオードＰＤの面積や増幅トランジスタＴｒｃ等の画素トランジスタのゲート面積を小さくす必要がある。この場合、フォトダイオードＰＤの面積縮小は、フォトダイオードＰＤの飽和信号レベルの低下を招き、画素トランジスタのゲート面積の縮小は、画素トランジスタから発生するフリッカーノイズ等のランダムノイズを増加させてしまうといった問題があった。
【００１３】
このため、例えば図２０に示すように、ウェルコンタクト１１８を画素領域１１９の周辺部にのみ形成する構成も考えられる。しかしながら、図２０に示す構成では、領域Ｉに示すようなウェルコンタクト１１８に近い画素１００と、領域ＩＩに示すようなウェルコンタクト１１８から離れた画素１００とでは、その画素ウェル領域１１６の電位を一定に保つことが難しい。これにより、画素間で画素トランジスタの閾値が変動するという問題や、画素領域１１９内で素子分離領域１０４と金属配線１２２との結合容量とが変動するという問題が発生し、画素特性が劣化してしまう。
【００１４】
なお、上述した従来例では、ｎ型の半導体基板内に、ｐ型の画素ウェル領域を形成し、その中に各単位画素を形成した固体撮像装置を例に挙げて説明したが、不純物の導電型が反対の固体撮像装置においても同様な問題が発生する。
加えて、上述した従来例の問題点は、ＭＯＳ型の固体撮像装置を例に挙げて説明したが、ＣＣＤ型の固体撮像装置においても単位画素内にウェル電極を設けることにより、フォトダイオード面積を大きくできないといった同様の問題が発生する。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００２−１５１６７３号公報
【特許文献２】特開２００３−３１７８５号公報
【特許文献３】特開昭６２−２０６８７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上述の点に鑑み、本発明は、裏面照射型の固体撮像装置において、各画素における光電変換素子等の面積を縮小することなく、画素が構成され基板電位を一定に保つことができ、飽和信号量やランダムノイズ等の画素特性が改善された固体撮像装置を提供する。また、その固体撮像装置を用いた電子機器を提供する。
【課題を解決するための手段】
【００１７】
上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は、以下の構成を有する。まず、半導体基板に形成され、入射する光の光量に応じた信号電荷を生成、蓄積する光電変換素子と、半導体基板の表面側に形成され、光電変換素子で生成、蓄積された信号電荷を読み出す為の電荷読み出し部とから構成された画素とを有する。そして、半導体基板の受光面となる裏面側に形成され、半導体基板に所望の電圧を供給するための基板電位用配線を有する。また、基板電位用配線と半導体基板とを電気的に接続する裏面側コンタクト部を有する。
【００１８】
本発明の固体撮像装置では、基板電位用配線と半導体基板とが裏面側コンタクト部により電気的に接続されているので、画素が形成された半導体基板の電位が、基板電位用配線によって供給される電圧により一定に保持される。また、基板電位用配線は、半導体基板の読み出し部が形成される側とは反対側である半導体基板の裏面側に形成されるので、画素を構成する光電変換素子等の各素子の面積を縮小させることなく、半導体基板の電位固定が可能となる。
【００１９】
本発明の固体撮像装置の製造方法は、以下の工程を有する。まず、半導体基板に形成され、入射する光の光量に応じた信号電荷を生成、蓄積する光電変換素子と、前記半導体基板の表面側に形成され、前記光電変換素子で生成、蓄積された信号電荷を読み出す為の電荷読み出し部とから構成された画素を形成する。次に、半導体基板の受光面となる裏面側に裏面側層間絶縁膜を形成する。次に、裏面側層間絶縁膜にコンタクトホールを形成し、コンタクトホールに所望の金属材料を充填して裏面側コンタクト部を形成する。次に、裏面側コンタクト部を含む裏面側層間絶縁膜上部に金属膜を形成し、所望の形状にパターニングすることにより、半導体基板と電気的に接続する基板電位用配線を形成する。この基板電位用配線とは、半導体基板に所望の電圧を印加するための配線である。
【００２０】
本発明の固体撮像装置の製造方法では、基板電位用配線と半導体基板とが裏面側コンタクト部により電気的に接続され、画素が形成された半導体基板の電位が基板電位用配線により供給される電圧で一定に保持される固体撮像装置を、容易に得ることができる。
【００２１】
本発明の電子機器は、光学レンズと、上述の固体撮像装置と、信号処理回路とを有して構成される。光学レンズでは、入射した光を集光して固体撮像装置に入射させるものである。信号処理回路は、固体撮像装置の出力信号を処理するものである。
【発明の効果】
【００２２】
本発明によれば、各画素における光電変換素子等の面積を縮小することなく、画素が構成され基板電位を一定に保つことができ、飽和信号量やランダムノイズ等の画素特性が改善された固体撮像装置、及び電子機器を得ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態に係る固体撮像装置の全体構成を示す概略構成である。
【図２】本発明の第１の実施形態に係る固体撮像装置の単位画素の概略構成図である。
【図３】Ａ，Ｂ  図２のＡ−Ａ線上に沿う断面構成と、図２のＢ−Ｂ線上に沿う断面構成である。
【図４】Ａ，Ｂ  本発明の第１の実施形態に係る固体撮像装置の要部の概略断面構成図と、遮光膜の平面レイアウト図である。
【図５】Ａ，Ｂ  本発明の第１の実施形態例に係る固体撮像装置の画素領域と周辺領域とを含む領域の概略断面構成と、その領域における遮光膜の平面レイアウト図である。
【図６】Ａ〜Ｄ  本発明の第１の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図７】本発明の第１の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図８】第１の実施形態の他の例に係る固体撮像装置の製造方法を示す工程図である。
【図９】変形例１に係る遮光膜及び裏面側コンタクト部の平面レイアウト図である。
【図１０】変形例２に係る遮光膜及び裏面側コンタクト部の平面レイアウト図である。
【図１１】変形例３に係る遮光膜及び裏面側コンタクト部の平面レイアウト図である。
【図１２】本発明の第２の実施形態に係る固体撮像装置の要部の概略断面構成図である。
【図１３】本発明の第２の実施形態に係る固体撮像装置の製造方法を示す工程図である。
【図１４】Ａ，Ｂ  第２の実施形態例の他の例に係る平面レイアウト図と、そのＡ−Ａ線上に沿う概略断面構成図である。
【図１５】本発明の第３の実施形態に係る固体撮像装置の要部の概略断面構成図と、要部の平面レイアウト図である。
【図１６】本発明の第４の実施形態に係る電子機器の概略構成図である。
【図１７】従来例に係る固体撮像装置の単位画素セルを示す概略構成図である。
【図１８】Ａ，Ｂ  図１７のＡ−Ａ線上に沿う断面構成図と、図１７のＢ−Ｂ線上に沿う断面構成図である。
【図１９】従来例の固体撮像装置の要部の概略断面構成図である。
【図２０】従来例の固体撮像装置の要部の平面レイアウト図である。
【発明を実施するための形態】
【００２４】
以下に、本発明の実施形態に係る固体撮像装置とその製造方法、及び電子機器の一例を、図１〜図１６を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置
１−１  全体構成
１−２  要部の構成
１−３  製造方法
１−４  変形例１
１−５  変形例２
１−６  変形例３
２．第２の実施形態：固体撮像装置
３．第３の実施形態：固体撮像装置
４．第４の実施形態：電子機器
【００２５】
〈１．第１の実施形態：固体撮像装置〉
まず、本発明の第１の実施形態に係るＣＭＯＳ型の固体撮像装置１について、図１を用いて説明する。図１の構成は、下記に説明する第１〜第３の実施形態に係る固体撮像装置に共通の構成である。また、本実施形態例では、固体撮像装置１を、裏面照射型のＣＭＯＳ型固体撮像装置として説明する。
【００２６】
［１−１  固体撮像装置の全体構成］
図１は、本発明の第１の実施形態に係るＣＭＯＳ型の固体撮像装置１の全体を示す概略構成図である。
本実施形態例の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２から構成される画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００２７】
画素２は、光電変換素子であるフォトダイオードと、複数の画素トランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成する画素トランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される４つの画素トランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。
【００２８】
画素領域３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素領域３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
【００２９】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００３０】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。
【００３１】
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。
【００３２】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００３３】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
【００３４】
［１−２  要部の構成］
図２は、本実施形態例の固体撮像装置１における単位画素２の、半導体基板の裏面側におけるレイアウト図である。また、図３Ａは、図２のＡ−Ａ線上に沿う概略断面構成であり、図３Ｂは、図２のＢ−Ｂ線上に沿う概略断面構成である。
【００３５】
図２に示すように、本実施形態例の画素２は、光電変換素子となるフォトダイオードＰＤと、浮遊容量層（以下、フローティングディフュージョン部）ＦＤと、複数の画素トランジスタとを含んで構成されている。本実施形態例における複数の画素トランジスタは、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３によって構成されるものである。
【００３６】
複数の画素２からなる画素領域３は、図３Ａ，Ｂに示すように、第１導電型（本実施形態例ではｎ型とする）の半導体基板２０の所定の領域を表面側から裏面側まで第２導電型（本実施形態例ではｐ型とする）化して形成した画素ウェル領域２１中に形成されている。
【００３７】
フォトダイオードＰＤは、画素ウェル領域２１内に形成されたｎ型半導体領域４０と、ｎ型半導体領域４０の表面側である半導体基板２０表面側に形成されたｐ型半導体領域４１から構成される。フォトダイオードＰＤでは、光電変換により入射した光の光量に応じた信号電荷が生成され、蓄積される。
【００３８】
フローティングディフュージョン部ＦＤは、半導体基板２０の表面側のフォトダイオードＰＤに隣接する領域に形成されており、フォトダイオードＰＤを構成するｎ型半導体領域４０よりも高濃度のｎ型不純物拡散層（ｎ＋）で構成されている。フォトダイオードＰＤとフローティングディフュージョン部ＦＤの間の領域は、転送トランジスタＴｒ１のチャネル領域とされる。
【００３９】
また、光入射側となる半導体基板２０裏面の所定の領域には、後述する画素トランジスタのソース・ドレイン領域を構成する不純物領域３４，３５が形成されている。そして、半導体基板２０上面には、ゲート絶縁膜４２を介して、ゲート電極３７，３８，３９が形成されている。ソース・ドレイン領域を構成する不純物領域３４，３５は、ｎ型半導体領域よりも高濃度のｎ型不純物拡散層（ｎ＋）で構成されており、また、ゲート電極３７，３８，３９はｎ型の不純物が比較的高濃度にドープされたポリシリコンから構成されている。
【００４０】
転送トランジスタＴｒ１は、フォトダイオードＰＤからなるソースと、フローティングディフュージョン部ＦＤからなるドレインと、そのソース・ドレイン間に形成されたゲート電極３７とで構成されたＭＯＳ型トランジスタである。転送トランジスタＴｒ１は、電荷読み出し部とされ、ゲート電極３７に所望の転送パルスが供給されることにより、フォトダイオードのｎ型半導体領域４０に蓄積された信号電荷がフローティングディフュージョン部ＦＤに読み出される。
【００４１】
リセットトランジスタＴｒ２は、フローティングディフュージョン部ＦＤからなるソースと、電源電圧ＶＤＤが供給される不純物領域３４からなるドレインと、そのソース・ドレイン間に形成されたゲート電極３８とで構成されたＭＯＳ型トランジスタである。リセットトランジスタＴｒ２では、ゲート電極３８に所望のリセットパルスが供給されることにより、フローティングディフュージョン部ＦＤの電位が、電源電圧ＶＤＤ付近の電位にリセットされる。
【００４２】
増幅トランジスタＴｒ３は、電源電圧ＶＤＤが供給される不純物領域３４からなるソースと、不純物領域３５からなるドレインと、そのソース・ドレイン間に形成されたゲート電極３９とで構成されるＭＯＳ型トランジスタである。増幅トランジスタＴｒ３では、ゲート電極３９にフローティングディフュージョン部ＦＤの電位が供給されることにより、その電位に対応した画素信号をドレインとなる不純物領域３５に出力する。
【００４３】
また、各画素トランジスタのゲート電極３７，３８，３９側壁には、例えばシリコン酸化膜からなるサイドウォール４３が形成されている。そして、増幅トランジスタＴｒ３とリセットトランジスタＴｒ２のサイドウォール４３直下には、ソース・ドレイン領域を構成する不純物領域３４，３５よりも低濃度なｎ型不純物領域（ｎ−）で構成されたオフセット領域３３が形成されている。
隣接する画素間を電気的に分離する素子分離領域３１は、素子分離層３１ａと、その表面に形成されたチャネルストッパー層３１ｂとで構成される。素子分離層３１ａは、画素ウェル領域２１よりも高濃度なｐ型不純物領域からなり、また、チャネルストッパー層３１ｂは、素子分離層３１ａよりも低濃度なｐ型不純物領域からなる。
【００４４】
図４Ａに、本実施形態例の固体撮像装置１の画素領域３の概略断面構成を示す。図４Ａでは、半導体基板２０において、画素２を構成するフォトダイオードＰＤのみを図示し、前述した画素トランジスタ等の図示は省略する。
【００４５】
図４Ａに示すように、本実施形態例の固体撮像装置１では、フォトダイオードＰＤが形成された半導体基板２０の表面側に、複数層（本実施形態例では３層）の配線Ｍ１，Ｍ２，Ｍ３を有する多層配線層２５が形成されている。多層配線層２５では、例えばシリコン酸化膜からなる表面側層間絶縁膜２８を介して配線Ｍ１，Ｍ２，Ｍ３が積層された構成とされている。この多層配線層２５を構成する配線Ｍ１，Ｍ２，Ｍ３は、例えば、銅（Ｃｕ）やアルミニウム（Ａｌ）で構成されている。また、例えば銅（Ｃｕ）やタングステン（Ｗ）などの金属材料からなるメタルコンタクト（図示せず）により、所望の配線間、及び配線Ｍ１，Ｍ２，Ｍ３と半導体基板２０上に形成された画素トランジスタ等の各素子との間で、所定の結線がなされている。
【００４６】
また、半導体基板２０の光入射側となる裏面側には、例えばシリコン酸化膜からなる裏面側層間絶縁膜２４と、裏面側層間絶縁膜２４中に形成された、画素２と画素２との間を遮光するための遮光膜２３が形成されている。遮光膜２３は、例えば、アルミニウムで構成されている。また、本実施形態例の遮光膜２３は、半導体基板２０の画素ウェル領域２１に所定の基準電位を印加するための基板電位供給配線を兼ねるものである。このため、半導体基板２０と遮光膜２３との間の裏面側層間絶縁膜２４内には、画素ウェル領域２１と遮光膜２３とを電気的に接続する裏面側コンタクト部（いわゆるウェルコンタクト）２２が形成されている。裏面側コンタクト部２２を構成する金属材料としては、例えば、アルミニウム、タングステンの他、比較的低濃度のｐ型不純物領域からなる画素ウェル領域と良好なオーミック接触をとることのできる、白金（Ｐｔ）やニッケル（Ｎｉ）等を採用することもできる。
【００４７】
図４Ｂに、半導体基板２０の裏面側に形成される遮光膜２３の平面レイアウト図を示す。図４Ｂに示すように、遮光膜２３は、半導体基板２０のフォトダイオードＰＤが形成されている受光領域が開口部３０によって開口されるように形成されている。裏面側コンタクト部２２は、画素２間に形成され、より具体的には、半導体基板２０に形成されたフォトダイオードＰＤを避ける領域に配置されている。この裏面側コンタクト部２２は、フォトダイオードを避ける領域であればよく、半導体基板２０の表面側に画素トランジスタ等が設置されている領域でもよい。本実施形態例では、裏面側コンタクト部２２は、開口部３０の周りに形成されているが、例えば各画素につき１つずつ形成する例としてもよい。
【００４８】
次に、本実施形態例の固体撮像装置１において、画素ウェル領域２１を基準電位に固定するための基板電位用配線を兼ねる遮光膜２３に、所定の電圧を印加する手段について説明する。
【００４９】
図５Ａは、本実施形態例の固体撮像装置１の画素領域３と周辺領域１２とを含む領域の概略断面構成であり、図５Ｂは、その領域における遮光膜２３の平面レイアウト図である。すなわち、図５Ａは、図５Ｂの二重鎖線に沿った断面構成図である。
【００５０】
図５Ａに示すように、画素ウェル領域２１の電位を固定するための基板電位用配線を兼ねる遮光膜２３を、画素領域３よりも外側の周辺領域１２にまで延長して形成し、その一部を裏面側電極パッド４５とする。これにより、裏面側電極パッド４５は、基板電位用配線（遮光膜２３）と接続された構成とすることができる。そして、裏面側電極パッド４５が受光面側に露出するように裏面側層間絶縁膜２４に開口部を形成し、その裏面側電極パッド４５に外部配線を接続する。これにより、基板電位用配線を兼ねる遮光膜２３には、所定の電圧が外部配線を介して印加されるので、画素ウェル領域２１が所定の電位に固定される。
【００５１】
［１−３  製造方法］
次に、本実施形態例の固体撮像装置の製造方法について説明する。図６及び図７は、本実施形態例の固体撮像装置の製造方法を示す製造工程図である。
【００５２】
まず、図６Ａに示すように、６００〜８００μｍ程度の厚さとされるｎ型の半導体基板２０の表面に、深さが数μｍ程度のｐ型半導体層からなる画素ウェル領域２１を形成する。その後、画素ウェル領域２１内にフォトダイオードＰＤや、画素トランジスタ等を形成することで、複数の画素が二次元的に配置された画素領域３を形成する。その後、半導体基板２０上に、表面側層間絶縁膜２８の堆積工程と、メタルコンタクト（図示せず）、及び金属材料からなる配線Ｍ１，Ｍ２，Ｍ３の形成工程を繰り返す。これにより、表面側層間絶縁膜２８と複数層（本実施形態例では３層）の配線Ｍ１，Ｍ２，Ｍ３からなる多層配線層２５を形成する。
【００５３】
次に、図６Ｂに示すように、例えばシリコンからなる支持基板（図６Ｂでは図示せず）を表面側層間絶縁膜２８上部に貼り付けた後、半導体基板２０を裏面側から除去して薄膜化し、画素ウェル領域２１が裏面側（受光面側）から露出した状態にする。例えば、半導体基板２０を、グラインダーを用いて数百μｍ程度削った後、ウェットエッチングにより残りの数１０μｍを除去し、数μｍ程度の半導体基板２０が支持基板上に残るようにすることで、半導体基板２０を薄膜化することができる。
【００５４】
次に、図６Ｃに示すように、半導体基板２０を反転させて、半導体基板２０の裏面側（受光面側）に、例えばシリコン酸化膜からなる裏面側層間絶縁膜２４を数百ｎｍ程度の厚みに形成する。次に、レジストパターンを用いたドライエッチングにより、裏面側層間絶縁膜２４を半導体基板２０まで到達する深さに開口して、画素ウェル領域２１に電圧を印加するための裏面側コンタクト部２２のためのコンタクトホールを形成する。次に、例えば、タングステンを数百ｎｍ程度成膜したのち、ＣＭＰ等の平坦化プロセスを実施して、コンタクトホール中に金属材料を充填させる。コンタクトホールに充填する金属材料としては、前述したように画素ウェル領域２１を構成する低不純物濃度のｐ型半導体と良好なオーミック接触が取れる白金やニッケルを採用することも可能である。次に、裏面側コンタクト部２２上部を含む裏面側層間絶縁膜２４上部に、例えばアルミニウムを数百ｎｍ程度に成膜した後、レジストパターンを用いたドライエッチングにより所定の形状にパターニングする。これにより、画素ウェル領域２１に電圧を印加するための基板電位用配線を兼ねた遮光膜２３を形成する。
【００５５】
そして、図６Ｄに示すように、遮光膜２３上部に、さらに、例えば窒化シリコン膜からなる裏面側層間絶縁膜２４を数百ｎｍ程度に形成したのち、カラーフィルタ２６、及びオンチップレンズ２７を順次形成する。
【００５６】
次に、図７に示すように、オンチップレンズ２７上部に保護層４７を形成する。その後、レジストパターンを用いたドライエッチングにより表面側に形成された多層配線層２５の配線のうち、一番上層（半導体基板２０から離れた位置）に形成された配線Ｍ３からなる表面側電極パッド４９表面を受光面に露出させるための開口部４８を形成する。この表面側電極パッド４９は、外部配線を半導体基板２０の表面側に形成された多層配線層２５の配線Ｍ１，Ｍ２，Ｍ３に電気的に接続するために設けられるものである。次に、レジストパターンを用いたドライエッチングにより、画素ウェル領域２１に電圧を印加するための基板電位用配線に形成された裏面側電極パッド４５表面を受光面側に露出させるための開口部４６を形成する。表面側電極パッド４９を露出する開口部４８と、裏面側電極パッド４５を露出する開口部４６とは別々の工程で形成してもよいが、可能であれば、一回のレジストパターンを用いたドライエッチングにより、同時の開口工程で形成しても良い。
【００５７】
以上のようにして、本実施形態例の固体撮像装置１が完成される。
【００５８】
本実施形態例によれば、画素２が形成される半導体基板２０の画素ウェル領域２１を一定電位に固定するために構成される基板電位用配線及び裏面側コンタクト部２２を、画素２が形成された半導体基板２０の表面側とは反対側の受光面側（裏面側）に設ける。これにより、半導体基板２０の表面側に画素ウェル領域２１の電位を一定にするための手段を形成する必要が無くなるため、単位画素２の面積を変えずにフォトダイオードＰＤの面積や画素トランジスタ等の各素子の面積を大きくすることができる。よって、従来の固体撮像装置において問題とされていた飽和信号量やランダムノイズ等の画素特性を改善することが可能となる。また、基板電位用配線及び裏面側コンタクト部２２からなる画素ウェル電位固定手段を半導体基板２０の表面側に設置する必要がなくなるので、半導体基板２０表面側における多層配線層２５の配線Ｍ１，Ｍ２，Ｍ３の自由度が高くなる。このため、画素２の微細化を図ることができる。
【００５９】
また、本実施形態例の固体撮像装置１では、半導体基板２０の電位を一定に保つための裏面側コンタクト部２２は、フォトダイオードＰＤが形成された受光領域以外の領域であれば形成することができる。このため、画素領域３の中央においても画素ウェル領域２１の電位を一定に保つ手段を構成することができ画素領域３の中央と周辺において画素ウェル領域２１の電位を一定に保つことができる。これにより、画素２間における画素トランジスタの閾値の変動を防ぐことができ、また、画素領域３内で素子分離領域３１と配線との結合容量が変動することも防ぐことができる。これにより、画素特性の劣化が防止される。また、各画素につき、少なくとも１つずつ裏面側コンタクト部２２を形成することにより、各画素において画素ウェル領域２１の電位が一定に保たれるため、画素特性を向上することができる。
【００６０】
また、本実施形態例では、従来から用いられていた遮光膜２３を基板電位用配線として用いるため、従来技術に対して裏面側コンタクト部２２の形成工程を追加すればよく、最小限の工程追加により実施することができる。このため、大幅な設計変更が必要なく、工程数があまり増えることはない。このように、本実施形態例の固体撮像装置は、比較的容易に得ることができる。
【００６１】
本実施形態例における固体撮像装置の製造方法では、遮光膜２３の形成する工程と、コンタクトホールに金属材料を充填して裏面側コンタクト部２２を形成する工程は、別に行う例としたが、同時に行ってもよい。図８は、遮光膜を形成する工程と、コンタクトホールに金属材料を充填して裏面側コンタクト部を形成する工程を同時に行う場合の製造工程図である。
【００６２】
図８に示すように、コンタクトホールを含む裏面側層間絶縁膜２４全面にスパッタ法による金属材料を成膜して、ＣＭＰによる平坦化を実施することにより、コンタクトホールへの金属材料の充填と裏面側層間絶縁膜２４上部への金属膜の成膜を同時に行う。その後、レジストパターンを用いたドライエッチングで金属膜を所定の形状にパターニングすることにより、裏面側コンタクト部５１と遮光膜５０との形成を行う。このように、遮光膜５０の形成と裏面側コンタクト部５１との形成を同時に行う場合には、裏面側コンタクト部５１と遮光膜５０とが同一材料で形成される。
【００６３】
また、その他の例では、コンタクトホールの開口と遮光膜の形状の開口とを行った後に、開口部に金属材料を充填するダマシン法を適用することも可能である。
【００６４】
また、本実施形態例では、遮光膜２３の構成と遮光膜と半導体基板２０とを電気的に接続するための裏面側コンタクト部２２の構成を図に示したが、これに限られるものではない。図９〜図１１を用いて、遮光膜と裏面側コンタクト部のレイアウトの変形例を示す。
【００６５】
［１−４  変形例１］
図９は、本実施形態例の変形例１に係る基板電位用配線を兼ねた遮光膜と裏面側コンタクト部のレイアウト例である。図９において、図４Ｂに対応する部分には同一符号を付し重複説明を省略する。
【００６６】
図９に示すように、変形例１では、基板電位用配線を兼ねた遮光膜２３は半導体基板２０のフォトダイオードＰＤの受光領域のみが臨むような開口部３０を有し、また、裏面側コンタクト部５２は、受光領域を囲むように複数配置されている。すなわち、変形例１では、隣接する画素間に複数の裏面側コンタクト部２２が形成されている。このようなレイアウトとすることにより、金属材料からなる裏面側コンタクト部５２が画素間の遮光性の機能を担うため、混色抑制効果が強化される。
【００６７】
［１−５  変形例２］
図１０は、本実施形態例の変形例２に係る基板電位用配線を兼ねた遮光膜と裏面側コンタクト部のレイアウト例である。図１０において、図４Ｂに対応する部分には同一符号を付し重複説明を省略する。
【００６８】
図１０に示すように、変形例２では、基板電位用配線を兼ねた遮光膜２３は、半導体基板２０のフォトダイオードＰＤの受光領域のみが臨むような開口部３０を有し、また、裏面側コンタクト部５３は、開口部３０の各辺に沿って形成されている。またこの裏面側コンタクト部５３は、各辺の長さと同等の長さで形成されている。このようなレイアウトとすることにより、画素間の遮光性がより強化されるので、混色抑制効果をより高く得ることができる。
【００６９】
［１−６  変形例３］
図１１は、本実施形態例の変形例３に係る基板電位用配線を兼ねた遮光膜と裏面側コンタクト部のレイアウト例である。図１１において、図４Ｂに対応する部分には同一符号を付し重複説明を省略する。
【００７０】
図１１に示すように、変形例３では、基板電位用配線を兼ねた遮光膜２３は、半導体基板２０のフォトダイオードＰＤの受光領域のみが臨むような開口部３０を有し、また、裏面側コンタクト部５４は、４画素につき１つずつ形成されている。すなわち、本例では、４画素で１つの裏面側コンタクト部５４を共有する例とされている。このようなレイアウトとすることにより、裏面側コンタクト部５４の形成の簡素化が図られる。
【００７１】
変形例１〜変形例３に示すように、本実施形態例の固体撮像装置では、裏面側コンタクト部の配置を単位画素２のレイアウトに応じて適宜行うことができる。
【００７２】
〈２．第２の実施形態：固体撮像装置〉
次に、本発明の第２の実施形態に係る固体撮像装置について説明する。第１の実施形態の固体撮像装置では、遮光膜が基板電位用配線を兼ねる例としたが、本実施形態例では、遮光膜と基板電位用配線を独立して形成する例である。
【００７３】
図１２は、本実施形態例の固体撮像装置の概略断面構成である。図１２において、図４Ａに対応する部分には同一符号を付し重複説明を省略する。本実施形態例の固体撮像装置では、半導体基板２０の光入射側となる裏面側に、例えばシリコン酸化膜からなる裏面側層間絶縁膜２４を介して、基板電位を固定するための基板電位用配線５５が形成されておいる。そして、基板電位用配線５５は裏面側コンタクト部２２によって半導体基板２０と電気的に接続されている。その基板電位用配線５５上部にはさらに積層された裏面側層間絶縁膜２４を介し、画素２間を遮光する遮光膜５６が形成されている。
【００７４】
図１３に、本実施形態例の固体撮像装置の製造方法を示す製造工程図を示す。図１３の前の工程は、第１の実施形態における図６Ａ〜図６Ｄの工程と同様であるから重複説明を省略する。
【００７５】
図１３に示すように、例えば、シリコン酸化膜からなる裏面側層間絶縁膜２４を数百ｎｍ程度形成した後、裏面側層間絶縁膜２４中に半導体基板２０に到達する深さまでのコンタクトホールを開口し、例えば、タングステンを数百ｎｍ程度成膜する。その後、ＣＭＰ等の平坦化プロセスを実施してコンタクトホール内にタングステンを充填させて裏面側コンタクト部２２を完成させ、裏面側コンタクト部２２を含む裏面側層間絶縁膜２４上部に例えばアルミニウムを数百ｎｍ程度成膜する。そして、所望のレジストパターンを用いたドライエッチングにより所定の形状にパターニングすることで、基板電位用配線５５を形成する。次に、例えばシリコン酸化膜からなる裏面側層間絶縁膜２４を、さらに数百ｎｍ程度の厚みに形成し、その後ＣＭＰ等を用いて裏面側層間絶縁膜２４表面を平坦化し、例えば、アルミニウムを数百ｎｍ程度成膜する。その後、所望のレジストパターンを用いたドライエッチングにより所定の形状にパターニングすることで、遮光膜５６を形成する。
【００７６】
本実施形態例の遮光膜５６は、第１の実施形態の遮光膜２３と同様に、画素間を遮光するように形成され、例えば、フォトダイオードＰＤの受光領域のみに開口部を有するように形成されるものである。
【００７７】
また、本実施形態例では、遮光膜５６と基板電位用配線５５の形成が独立に行われるので、基板電位用配線５５の平面レイアウトを遮光膜５６の形状に合わせる必要がない。このため、基板電位用配線５５のレイアウトは、自由に設定が可能である。
【００７８】
本実施形態例では、最初に半導体基板２０の画素ウェル領域２１に電圧を印加するための基板電位用配線５５を形成した後で遮光膜５６を形成しているが、その形成順序が逆の場合もあり得る。図１４Ａに、遮光膜５６を半導体基板２０側に形成し、基板電位用配線５５を光入射側に形成した場合の遮光膜５６及び基板電位用配線５５の平面レイアウト図を示し、図１４Ｂに、図１４ＡのＡ−Ａ’線上に沿う概略断面構成図を示す。この場合は、図１４Ａに示すように、裏面側コンタクト部２２は、下層に形成された遮光膜５６が形成されない領域に配置される。このように遮光膜５６を半導体基板２０側に形成した場合でも、第２の実施形態と同様の効果を得ることができる。
【００７９】
〈３．第３の実施形態：固体撮像装置〉
次に、本発明の第３の実施形態に係る固体撮像装置について説明する。本実施形態例の固体撮像装置は、基板電位用配線への電位の印加手段が第１の実施形態と異なる例である。
【００８０】
図１５Ａは、本実施形態例の固体撮像装置の概略断面構成であり、図１５Ｂは、要部の平面構成である。図１５Ａにおいて、図４Ａに対応する部分には同一符号を付し重複説明を省略する。
【００８１】
本実施形態例では、図１５Ａに示すように、画素領域３の最外周において、半導体基板２０の表面側に形成された多層配線層２５を構成する所望の配線６１と、半導体基板２０の画素ウェル領域２１とを電気的に接続する表面側コンタクト部６０が形成されている。表面側コンタクト部６０によって画素ウェル領域２１に電気的に接続される配線６１は、画素領域３の最外周を囲む領域に形成されており、画素領域３よりも外側に形成された周辺領域において表面側コンタクト部６０により画素ウェル領域２１に接続されている。
【００８２】
本実施形態例では、半導体基板２０の表面側に形成された配線６１に所望の電圧を印加することにより、その配線６１と、半導体基板２０の裏面側に形成された遮光膜２３を兼ねる基板電位用配線とが半導体基板２０を介して電気的に接続される。これにより、半導体基板２０の画素ウェル領域２１が基準電位に固定される。
【００８３】
本実施形態例によれば、半導体基板２０の裏面側に形成された基板電位用配線は、半導体基板２０表面側に形成された配線６１に供給される電位に固定される。このため、半導体基板２０の裏面側に形成された基板電位用配線において、図７に示すように裏面側電極パッド４５を形成する必要が無く、従来から用いられている表面側電極パッド４９に外部電極を接続することで、基板電位用配線への電圧の供給がなされる。また、半導体基板２０表面側に形成された多層配線層２５の配線６１と画素ウェル領域２１を接続する表面側コンタクト部６０の形成は、所望の画素トランジスタと配線Ｍ１，Ｍ２，Ｍ３とを接続するためのコンタクト部と同時に形成すればよい。このため、基板電位用配線への電位の印加の手段を構成するため製造工程が増えることがない。
【００８４】
また、本実施形態例でも、基板電位用配線を兼ねる遮光膜２３としては、第１の実施形態における変形例１〜３の平面レイアウトとすることも可能であり、第１の実施形態と同様の効果を得ることができる。
【００８５】
上述の第１〜第３の実施形態では、電子を信号電荷としたもので、第１導電型をｎ型、第２導電型をｐ型としているが、本発明は正孔を信号電荷とする固体撮像装置にも適用できる。この場合には、第１導電型をｐ型とし、第２導電型をｎ型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
【００８６】
上述の第１〜第３の実施形態では、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明した。しかしながら、本発明はＣＭＯＳ型固体撮像装置への適用に限られるものではない。また画素が二次元マトリックス状に形成された画素部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に限定するものでもない。また、第１〜第３の実施形態では、転送トランジスタ、リセットトランジスタ及び増幅トランジスタの３つの画素トランジスタによって画素を構成する例としたが、これに選択トランジスタを加えた４つの画素トランジスタによって画素を構成する例としてもよい。また、各画素内の光電変換素子や、各ＭＯＳトランジスタのレイアウトに関しても、本発明の主旨を逸脱しない範囲で種々の変更が可能である。
【００８７】
また、第１〜第３の実施形態では、ＣＭＯＳ型固体撮像装置に適用した場合を説明したが、ＣＣＤ型固体撮像装置にも本発明を適用することができる。この場合に、本発明の読み出し部で読み出された信号電荷は、ＣＣＤ型構造の垂直転送レジスタによって垂直方向に転送され、水平転送レジスタによって水平方向に転送され、増幅されることにより映像信号が出力される。
【００８８】
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【００８９】
さらに、本発明は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００９０】
また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００９１】
〈４．第４の実施形態：電子機器〉
次に、本発明の第４の実施形態に係る電子機器について説明する。図１６は、本発明の第４の実施形態に係る電子機器２００の概略構成図である。
本実施形態例の電子機器２００は、上述した本発明の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。
【００９２】
本実施形態に係る電子機器２００は、固体撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。
【００９３】
光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。
シャッタ装置２１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路２１２は、固体撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【００９４】
本実施形態例の電子機器２００では、固体撮像装置１において、飽和信号量やランダムノイズ等の画素特性の改善が図られるので、画質の向上が図られた電子機器２００を得ることができる。
【００９５】
固体撮像装置１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、監視用カメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
【００９６】
本実施形態例においては、固体撮像装置１を電子機器に用いる構成としたが、前述した第２〜第３の実施形態で製造した固体撮像装置を用いることもできる。
【符号の説明】
【００９７】
２０・・半導体基板
２１・・画素ウェル領域
２２・・裏面側コンタクト部
２３・・遮光膜
２４・・裏面側層間絶縁膜
２５・・多層配線層
２６・・カラーフィルタ
２７・・オンチップレンズ
２８・・表面側層間絶縁膜
３０・・開口部
３１・・素子分離領域
３３・・オフセット領域
３４、３５・・不純物領域
３７、３８、３９・・ゲート電極
４０・・ｎ型半導体領域
４１・・ｐ型半導体領域
４２・・ゲート絶縁膜
４３・・サイドウォール
４５・・裏面側電極パッド
４６、４８・・開口部
４７・・保護層
４９・・表面側電極パッド
【図１】
2011129633.tif 000003
【図２】
2011129633.tif 000004
【図３】
2011129633.tif 000005
【図４】
2011129633.tif 000006
【図５】
2011129633.tif 000007
【図６】
2011129633.tif 000008
【図７】
2011129633.tif 000009
【図８】
2011129633.tif 000010
【図９】
2011129633.tif 000011
【図１０】
2011129633.tif 000012
【図１１】
2011129633.tif 000013
【図１２】
2011129633.tif 000014
【図１３】
2011129633.tif 000015
【図１４】
2011129633.tif 000016
【図１５】
2011129633.tif 000017
【図１６】
2011129633.tif 000018
【図１７】
2011129633.tif 000019
【図１８】
2011129633.tif 000020
【図１９】
2011129633.tif 000021
【図２０】
2011129633.tif 000022