(57)【要約】【課題】閾値補正や書き込みを行う際のタイミングマージンを広くとることができ、かつ消費電力の増大を抑えることができる表示装置およびその駆動方法ならびに電子機器を提供する。【解決手段】全ての画素においてＶth補正が行われた後に、全ての画素において書き込み・μ補正が行われる。Ｖth補正を一旦休止し、その間に、書き込み・μ補正を行うようなことはしておらず、１フレーム期間内においてＶth補正を行っている期間と、１フレーム期間内において書き込み・μ補正を行っている期間とが同時に存在していない。【選択図】図３
2011022341.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の発光素子および複数の画素回路と、
全ての画素回路の閾値補正を行ったのち、映像信号に対応する信号電圧の、各画素回路への書き込みを行う駆動回路と
を備えた表示装置。
【請求項２】
前記駆動回路は、全ての画素回路の閾値補正を同時に行う
請求項１に記載の表示装置。
【請求項３】
前記駆動回路は、全ての画素回路の閾値補正を行ったのち、前記書き込みを行うまでの間の少なくとも一部の期間の間、前記画素回路への電流供給を停止する
請求項１に記載の表示装置。
【請求項４】
行列状に配置された複数の発光素子および複数の画素回路と、前記複数の画素回路を駆動する駆動回路とを備えた表示装置を用意するステップと、
前記駆動回路を用いて、全ての画素回路の閾値補正を行ったのち、映像信号に対応する信号電圧の、各画素回路への書き込みを行うステップと
を含む表示装置の駆動方法。
【請求項５】
表示装置を備え、
前記表示装置は、
行列状に配置された複数の発光素子および複数の画素回路と、
全ての画素回路の閾値補正を行ったのち、映像信号に対応する信号電圧の、各画素回路への書き込みを行う駆動回路と
を有する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時分割方式の表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、平面映像だけでなく立体映像も表示することの可能な表示装置（３Ｄディスプレイ）が実用化されている。立体映像を表示させる方式としては、現在、偏光眼鏡方式と、時分割方式とが主流となっている。偏光眼鏡方式では、表示装置の左目用画素と右目用画素とで異なる偏光状態の光が射出され、視聴者が偏光眼鏡をかけた上で、左目用画素からの射出光を左目のみで視認し、右目用画素からの射出光を右目のみで視認することにより、立体映像の観察が可能となっている。時分割方式では、表示装置において左目用画像と右目用画像とが経時的に交互に表示され、視聴者がシャッター眼鏡をかけた上で、左目用画像を左目のみで視認し、右目用画像を右目のみで視認することにより、立体映像の観察が可能となっている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−０３１５２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、時分割方式では、クロストークを防止するために、例えば、左目用画像と右目用画像との間に黒画像を表示する。黒画像を左目用画像と右目用画像との間に挿入する場合には、１Ｆ期間中に、例えば、黒画像、左目用画像、黒画像、右目用画像を順次表示することが必要となる。そのため、１Ｆを１／６０秒としたときには、２４０Ｈｚで表示画素を駆動することが必要となる。
【０００５】
表示画素が有機ＥＬ(electro luminescence)素子からなる場合には、有機ＥＬ素子を駆動する画素回路の閾値補正や書き込みを高速で行うことになるが、閾値補正や書き込みを行う際のタイミングマージンが狭くなってしまうという問題があった。また、閾値補正や書き込みの高速化に伴い、消費電力が増大してしまうという問題があった。
【０００６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、閾値補正や書き込みを行う際のタイミングマージンを広くとることができ、かつ消費電力の増大を抑えることができる表示装置およびその駆動方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の表示装置は、行列状に配置された複数の発光素子および複数の画素回路と、全ての画素回路の閾値補正を行ったのち、映像信号に対応する信号電圧の、各画素回路への書き込みを行う駆動回路とを備えたものである。
【０００８】
本発明の電子機器は、上記表示装置を備えたものである。
【０００９】
本発明の表示装置の駆動方法は、以下の２つのステップを含むものである。
（Ａ）行列状に配置された複数の発光素子および複数の画素回路と、複数の画素回路を駆動する駆動回路とを備えた表示装置を用意するステップ
（Ｂ）駆動回路を用いて、全ての画素回路の閾値補正を行ったのち、映像信号に対応する信号電圧の、各画素回路への書き込みを行うステップ
【００１０】
本発明の表示装置およびその駆動方法ならびに電子機器では、全ての画素回路の閾値補正が行われたのち、映像信号に対応する信号電圧の、各画素回路への書き込みが行われる。これにより、閾値補正を一旦休止する期間を設け、その間に他の水平ラインにおける書き込み動作を行うようにした場合と比べて、閾値補正にかける時間を十分長くとることができる。また、画素回路への充放電の回数が減少する。
【発明の効果】
【００１１】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、全ての画素回路の閾値補正が行われたのち、映像信号に対応する信号電圧の、各画素回路への書き込みを行うようにした。これにより、閾値補正や書き込みを行う際のタイミングマージンを広くとることができ、かつ消費電力の増大を抑えることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図２】図１の画素回路アレイ部の内部構成の一例を表す構成図である。
【図３】図１の表示装置の１フレーム期間内の動作の一例について説明するための波形図である。
【図４】図１の表示装置の１Ｈ期間内の動作の一例について説明するための波形図である。
【図５】比較例に係る表示装置の１フレーム期間内の動作の一例について説明するための波形図である。
【図６】比較例に係る表示装置の１Ｈ期間内の動作の一例について説明するための波形図である。
【図７】図１の表示装置の１フレーム期間内の動作の他の例について説明するための波形図である。
【図８】図１の表示装置の１フレーム期間内の動作のその他の例について説明するための波形図である。
【図９】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１０】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図１１】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１２】適用例３の外観を表す斜視図である。
【図１３】適用例４の外観を表す斜視図である。
【図１４】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１３】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
１．１  表示装置の概略構成
１．２  表示装置の動作
１．３  作用・効果
２．モジュールおよび適用例
【００１４】
＜１．実施の形態＞
（１．１  表示装置の概略構成）
図１は、本発明の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、平面映像だけでなく立体映像も表示することの可能な表示装置（３Ｄディスプレイ）であり、時分割方式により立体映像の観察が可能なものである。
【００１５】
表示装置１は、例えば、表示パネル１０と、駆動回路２０と、シャッター眼鏡（図示せず）とを備えている。表示パネル１０は、例えば、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）がマトリクス状に配置された画素回路アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。駆動回路２０は、画素回路アレイ部１３を駆動するものであり、例えば、映像信号処理回路２１、タイミング生成回路２２、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５を有している。
【００１６】
［画素回路アレイ部］
図２は、画素回路アレイ部１３の回路構成の一例を表したものである。画素回路アレイ部１３は、表示パネル１０の表示領域に形成されている。画素回路アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の電源線ＰＳＬとを有している。各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、複数の有機ＥＬ素子１１および画素回路１４が行列状に配置（２次元配置）されている。画素回路１４は、例えば、駆動トランジスタＴｒ1、書き込みトランジスタＴｒ2および保持容量Ｃsによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ1または書き込みトランジスタＴｒ2は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００１７】
画素回路アレイ部１３において、各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ2のドレイン電極（図示せず）に接続されている。各走査線ＷＳＬは、走査線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ2のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ1のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ2のソース電極（図示せず）は、駆動トランジスタＴｒ1のゲート電極（図示せず）と、保持容量Ｃsの一端に接続されている。駆動トランジスタＴｒ1のソース電極（図示せず）と保持容量Ｃsの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えばグラウンド線ＧＮＤに接続されている。なお、カソード電極は、各有機ＥＬ素子１１の共通電極として用いられており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状となっている。
【００１８】
［駆動回路］
次に、画素回路アレイ部１３の周辺に設けられた駆動回路２０内の各回路について、図１を参照して説明する。映像信号処理回路２１は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号を信号線駆動回路２３に出力するものである。映像信号２０Ａの種類としては、例えば、右目用画像用の映像信号、左目用画像用の映像信号、黒画像用の映像信号などが挙げられる。また、所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００１９】
タイミング生成回路２２は、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２２Ａを出力するようになっている。
【００２０】
信号線駆動回路２３は、制御信号２２Ａの入力に応じて（同期して）、映像信号処理回路２１から入力された映像信号２０Ａに対応するアナログの映像信号を、各信号線ＤＴＬに印加して、アナログの映像信号またはそれに対応する信号を選択対象の画素回路１４に書き込むものである。具体的には、信号線駆動回路２３は、例えば、図３に示したように、１フレーム期間ＴFごとに、黒画像用の映像信号２０Ａに対応する信号電圧Ｖofsと、右目用画像用の映像信号２０Ａに対応する信号電圧ＶsigRと、黒画像用の映像信号２０Ａに対応する信号電圧Ｖofsと、左目用画像用の映像信号２０Ａに対応する信号電圧ＶsigLとを、この順に各信号線ＤＴＬに印加して、選択対象の画素回路１４への書き込みを行うものである。なお、図３は、表示装置１を駆動させたときの１フレーム期間内の各種波形の一例を表したものである。
【００２１】
ところで、上記の「書き込み」とは、駆動トランジスタＴｒ1のゲート−ソース間に所定の電圧を印加することを指している。また、信号線駆動回路２３が１フレーム期間ＴF中に各信号線ＤＴＬに印加する電圧の順番は、上記の順番に限られるものではなく、左目用画像用の映像信号と、右目用画像用の映像信号との間に、黒画像用の映像信号が挿入されていれば、どのような順番であってもよい。
【００２２】
信号線駆動回路２３は、例えば、有機ＥＬ素子１１の発光時に駆動トランジスタＴｒ1のゲートに印加する信号電圧ＶsigR，ＶsigLと、有機ＥＬ素子１１の消光時に駆動トランジスタＴｒ1のゲートに印加する電圧Ｖofsとを出力することが可能となっている。ここで、電圧Ｖofsは、有機ＥＬ素子１１の閾値電圧Ｖelよりも低い電圧値（一定値）となっており、かつ信号電圧ＶsigR，ＶsigLの最小電圧よりも高い電圧値となっている。
【００２３】
走査線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、複数の走査線ＷＳＬに選択パルスを順次印加して、複数の有機ＥＬ素子１１および複数の画素回路１４を順次選択するものである。走査線駆動回路２４は、例えば、書き込みトランジスタＴｒ2をオンさせるときに印加する電圧Ｖonと、書き込みトランジスタＴｒ2をオフさせるときに印加する電圧Ｖoffとを出力することが可能となっている。ここで、電圧Ｖonは、書き込みトランジスタＴｒ2のオン電圧以上の値（一定値）となっている。電圧Ｖoffは、書き込みトランジスタＴｒ2のオン電圧よりも低い値（一定値）となっている。
【００２４】
電源線駆動回路２５は、制御信号２２Ａの入力に応じて（同期して）、複数の電源線ＰＳＬに制御パルスを順次印加して、有機ＥＬ素子１１の発光および消光を制御するものである。電源線駆動回路２５は、例えば、駆動トランジスタＴｒ1に電流を流すときに印加する電圧ＶccHと、駆動トランジスタＴｒ1に電流を流さないときに印加する電圧ＶccLとを出力することが可能となっている。ここで、電圧ＶccLは、有機ＥＬ素子１１の閾値電圧Ｖelと、有機ＥＬ素子１１のカソードの電圧Ｖcaとを足し合わせた電圧（Ｖel＋Ｖca）よりも低い電圧値（一定値）である。ＶccHは、電圧（Ｖel＋Ｖca）以上の電圧値（一定値）である。
【００２５】
（シャッター眼鏡）
シャッター眼鏡は、例えば、図示しないが、左目用シャッターと、右目用シャッターと、左目用シャッターの開閉を制御する制御信号を印加する制御線ＳＧLと、右目用シャッターの開閉を制御する制御信号を印加する制御線ＳＧRとを有している。制御線ＳＧLおよび制御線ＳＧRは、駆動回路２０に直接接続されていてもよいし、駆動回路２０と通信可能な無線装置に接続されていてもよい。
【００２６】
（１．２  表示装置の動作）
図４は、表示装置１を駆動させたときの１Ｈ期間内の各種波形の一例を表したものである。図４には、例えば、黒画像用の映像信号２０Ａに対応する信号電圧Ｖofsと、右目用画像用の映像信号２０Ａに対応する信号電圧ＶsigRとが印加される期間ＴF1の信号波形、または黒画像用の映像信号２０Ａに対応する信号電圧Ｖofsと、左目用画像用の映像信号２０Ａに対応する信号電圧ＶsigLとが印加される期間ＴF1の信号波形が表されている。図４（Ａ）〜（Ｃ）には、信号線ＤＴＬにＶofs、ＶsigL、ＶsigRが所定のタイミングで印加され、走査線ＷＳＬにＶon、Ｖoffが所定のタイミングで印加され、電源線ＰＳＬにＶccL、ＶccHが所定のタイミングで印加されている様子が示されている。図４（Ｄ），（Ｅ）には、信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＰＳＬへの電圧印加に応じて、駆動トランジスタＴｒ1のゲート電圧Ｖgおよびソース電圧Ｖsが時々刻々変化している様子が示されている。
【００２７】
［Ｖth補正準備期間］
まず、Ｖth補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶccHからＶccLに下げる（Ｔ1）。すると、ソース電圧ＶsがＶccLとなり、有機ＥＬ素子１１が消光すると共に、ゲート電圧Ｖgは発光時のＶgsをＶgs0とすると（ＶccL＋Ｖgs0）となる。次に、信号線ＤＴＬの電圧がＶofsとなっており、かつ電源線ＰＳＬの電圧がＶccLとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶoffからＶonに上げる。
【００２８】
［Ｖth補正期間］
次に、Ｖthの補正を行う。具体的には、信号線ＤＴＬの電圧がＶofsとなっている間に、電源線駆動回路２５が電源線ＰＳＬの電圧をＶccLからＶccHに上げる（Ｔ2）。すると、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れ、ソース電圧Ｖsが上昇する。このとき、ソース電圧Ｖsが（Ｖofs−Ｖth）よりも低い場合（Ｖth補正がまだ完了していない場合）には、駆動トランジスタＴｒ1がカットオフするまで（電位差ＶgsがＶthになるまで）、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れる。その結果、保持容量ＣsがＶthに充電され、電位差ＶgsがＶthとなる。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsigLまたはＶsigRに切り替える前に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶonからＶoffに下げる（Ｔ3）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなるので、電位差Ｖgsを信号線ＤＴＬの電圧の大きさに拘わらずＶthのままで維持することができる。このように、電位差ＶgsをＶthに設定することにより、駆動トランジスタＴｒ1の閾値電圧Ｖthが画素回路１４ごとにばらついた場合であっても、有機ＥＬ素子１１の発光輝度がばらつくのをなくすことができる。なお、Ｖth補正期間において、信号線駆動回路２３は信号線ＤＴＬの電圧をＶofsに維持する。
【００２９】
［待機期間］
次に、後述の書き込み・μ補正期間（移動度補正期間）がやってくるまでのしばらくの間、そのままの状態で待機する。このとき、信号線駆動回路２３は信号線ＤＴＬの電圧をＶofsに維持する。その後、書き込み・μ補正期間が開始する少し前に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsigLまたはＶsigRに切り替える。例えば、１フレーム期間ＴFの前半では、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsigRに切り替え、１フレーム期間ＴFの後半では、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsigLに切り替える。
【００３０】
［書き込み・μ補正期間］
待機期間が終了した後、書き込み・μ補正期間を行う。具体的には、信号線ＤＴＬの電圧がＶsigLまたはＶsigRとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶoffからＶonに上げ（Ｔ4）、駆動トランジスタＴｒ1のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ1のゲート電圧がＶsigLまたはＶsigRとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖelよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉdは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶsがΔＶだけ上昇し、やがて電位差ＶgsがＶsigL＋Ｖth−ΔＶ（またはＶsigR＋Ｖth−ΔＶ）となる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ1の移動度μが大きい程、ΔＶも大きくなるので、電位差Ｖgsを発光前にΔＶだけ小さくすることにより、画素回路１４ごとの移動度μのばらつきを取り除くことができる。
【００３１】
［発光期間］
最後に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶonからＶoffに下げる（Ｔ5）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなり、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れ、ソース電圧Ｖsが上昇する。その結果、有機ＥＬ素子１１が所望の輝度で発光する。このとき、信号線駆動回路２３は信号線ＤＴＬの電圧をＶsigLまたはＶsigRに維持する。
【００３２】
［繰り返し］
次に、所定の期間が経過したのち、発光期間を終了する。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶccHからＶccLに下げる（Ｔ1）。すると、ソース電圧ＶsがＶccLとなり、有機ＥＬ素子１１が消光する。その後、上述した各期間に対応した駆動を実行する。このように、本実施の形態では、例えば、図４に示したように、Ｖth補正準備期間、Ｖth補正期間、待機期間、書き込み・μ補正期間、発光期間がフレーム期間ＴFごとに繰り返される。
【００３３】
ところで、本実施の形態では、走査線駆動回路２４および電源線駆動回路２５は共に、電源線ＰＳＬおよび走査線ＷＳＬを行方向にスキャンする。そのため、信号線駆動回路２３が、１フレーム期間ＴFごとに、信号電圧Ｖofs、ＶsigR、Ｖofs、ＶsigLを、この順に各信号線ＤＴＬに印加しているときに、たいていは、表示装置１に表示される画像には、スキャンラインの上方または下方に対応する部分に黒画像の一部が含まれる。なお、表示装置１の画面（画像）全体が右目用画像、左目用画像または黒画像である期間が存在していることが好ましいが、場合によっては存在していなくてもよい。
【００３４】
以下では、右目用画像の少なくとも一部が表示装置１に表示されている期間を、右目用画像を表示する期間（右目用画像表示期間ＴRD）と称するものとする。同様に、左目用画像の少なくとも一部が表示装置１に表示されている期間を、左目用画像を表示する期間（左目用画像表示期間ＴLD）と称するものとする。また、表示装置１の全体に黒画像が表示されている期間を、黒画像を表示する期間（黒画像表示期間ＴBL1，ＴBL2）と称するものとする。なお、黒画像表示期間ＴBL1は、１フレーム期間ＴFにおいて右目用画像を表示する前の黒画像表示期間に対応している。黒画像表示期間ＴBL2は、１フレーム期間ＴFにおいて左目用画像を表示する前の黒画像表示期間に対応している。
【００３５】
本実施の形態では、駆動回路２０は、例えば、図３に示したように、黒画像表示期間ＴBL1、右目用画像表示期間ＴRD、黒画像表示期間ＴBL2、左目用画像表示期間ＴLDをフレーム期間ＴFごとに繰り返す。このとき、視聴者は、図示しないシャッター眼鏡をかけた上で、左目用画像を左目のみで視認し、右目用画像を右目のみで視認する。例えば、図３に示したように、左目用画像表示期間ＴLDに、左目用シャッターを開く（左目用眼鏡を透過状態にする）信号電圧ＶH1が印加され、それ以外の期間に、左目用シャッターを閉じる（左目用眼鏡を非透過状態にする）信号電圧ＶL1が印加される。また、例えば、図３に示したように、右目用画像表示期間ＴRDに、右目用シャッターを開く（右目用眼鏡を透過状態にする）信号電圧ＶH2が印加され、それ以外の期間に、右目用シャッターを閉じる（右目用眼鏡を非透過状態にする）信号電圧ＶL2が印加される。これにより、左目用画像が左目のみで視認され、右目用画像が右目のみで視認されるので、左目用画像と右目用画像とが観察者の網膜で結像される。その結果、視聴者は立体映像を観察することができる。
【００３６】
（１．３  作用・効果）
ところで、従来の有機ＥＬ表示装置では、例えば、図５、図６に示したように、Ｖth補正準備期間、Ｖth補正期間、Ｖth補正休止期間、書き込み・μ補正期間、発光期間が１水平ラインごとに順次行われる。このとき、例えば、図５に示したように、１フレーム期間内においてＶth補正を行っている期間αと、１フレーム期間内において書き込み・μ補正を行っている期間βとが同時に存在している。ただし、厳密には、１フレーム期間内において、Ｖth補正と、書き込み・μ補正とを同時に行うことはできないので、従来の有機ＥＬ表示装置では、例えば、図６に示したように、Ｖth補正期間を複数に分けると共に、Ｖth補正休止期間を複数設け、Ｖth補正休止期間に他の水平ラインにおける書き込み・μ補正を行うようにしている。ところで、このようにＶth補正休止期間を設けた場合に、Ｖth補正期間として十分な時間を確保するためには、走査線ＷＳＬのシフト動作をやや高速化することが必要となる。例えば、１９２０×１０８０画素数のパネルでフィールドシーケンシャルの駆動を考えると、走査線ＷＳＬのシフト周期は、１／（１０８０×２４０Ｈｚ）＝３．８６μｓｅｃとなり、この期間内にＶth補正、書き込み・μ補正を行う必要がある。
【００３７】
一方、本実施の形態では、例えば、図３に示したように、全ての画素１２においてＶth補正が行われた後に、全ての画素１２において書き込み・μ補正が行われている。つまり、Ｖth補正を一旦休止し、その間に、書き込み・μ補正を行うようなことはしておらず、１フレーム期間内においてＶth補正を行っている期間と、１フレーム期間内において書き込み・μ補正を行っている期間とが同時に存在していない。従って、Ｖth補正にかける時間を十分長くとることができ、走査線ＷＳＬのシフト動作を従来ほどに高速化する必要がない。例えば、例えば、１画素１２においてＶth補正時間が３００μｓｅｃ必要とすると、１／１２０Ｈｚ＝８．３ｍｓｅｃ中の４．３ｍｓｅｃがＶth補正期間となり、残りの４ｍｓｅｃが書き込み・μ補正期間となる。よって、本実施の形態では、走査線ＷＳＬのシフト周期は、４ｍｓｅｃ／１０８０＝３．７μｓｅｃとなり、この期間内に書き込み・μ補正だけを行えばよいので、本実施の形態の方が、従来の有機ＥＬ表示装置よりも、Ｖth補正や、書き込み・μ補正を行う際のタイミングマージンが大きい。
【００３８】
また、本実施の形態では、全ての画素１２においてＶth補正が行われた後に、全ての画素１２において書き込み・μ補正が行われていることから、従来の有機ＥＬ表示装置のような、信号線ＤＴＬに１Ｈ周期でパルスを印加することを要しない。また、本実施の形態では、走査線ＷＳＬについても、従来の有機ＥＬ表示装置のような、高速駆動を要しない。従って、画素回路１４への充放電の回数、具体的には、信号線ＤＴＬおよび走査線ＷＳＬの充放電の回数が減少するので、消費電力を低減することができる。
【００３９】
＜変形例＞
上記実施の形態では、Ｖth補正および書き込み・μ補正は共に、走査線ＷＳＬのスキャンにより１水平ラインごとに順次行われていたが、例えば、図７に示したように、Ｖth補正が全ての画素１２において同時に（一括して）行われてもよい。例えば、走査線駆動回路２４が、Ｖth補正に際して、全ての走査線ＷＳＬに選択パルスを同時に印加して、全ての有機ＥＬ素子１１および全ての画素回路１４を選択するようにしてもよい。このようにした場合には、Ｖth補正が走査線ＷＳＬのスキャンにより１水平ラインごとに順次行われていた場合と比べて、全ての画素１２に対してＶth補正を行うのに要する時間を短くすることができる。従って、本変形例の方が、従来の有機ＥＬ表示装置や上記の実施の形態の表示装置１よりも、Ｖth補正や、書き込み・μ補正を行う際のタイミングマージンが大きい。
【００４０】
また、本変形例では、Ｖth補正を行う際にスキャン駆動を行わない。そのため、上記実施の形態の場合と比べて、走査線ＷＳＬの充放電が減少するので、消費電力をより低減することができる。
【００４１】
また、上記実施の形態では、各画素１２において、Ｖth補正が終了した後、書き込み・μ補正を行うまでの間、電源線ＰＳＬにはＶccHが印加されていたが、例えば、図８に示したように、その間の少なくとも一部の期間の間、電源線ＰＳＬにＶccLが印加されていてもよい。このようにした場合には、電源線ＰＳＬにＶccLが印加されている間、画素回路１４への電流供給が停止する。その結果、Ｖth補正が終了した後、書き込み・μ補正を行うまでの間に、駆動トランジスタＴｒ1のリーク電流に起因して駆動トランジスタＴｒ1のゲート−ソース間の電圧Ｖgsが変化するのを抑制することができる。
【００４２】
＜２．モジュールおよび適用例＞
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、映像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００４３】
（モジュール）
上記実施の形態の表示装置１は、例えば、図９に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００４４】
（適用例１）
図１０は、上記実施の形態の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置１により構成されている。
【００４５】
（適用例２）
図１１は、上記実施の形態の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。
【００４６】
（適用例３）
図１２は、上記実施の形態の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および映像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置１により構成されている。
【００４７】
（適用例４）
図１３は、上記実施の形態の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置１により構成されている。
【００４８】
（適用例５）
図１４は、上記実施の形態の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置１により構成されている。
【００４９】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００５０】
例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１４の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１４に追加してもよい。その場合、画素回路１４の変更に応じて、上述した信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５のほかに、必要な駆動回路を追加してもよい。
【００５１】
また、上記実施の形態等では、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５の駆動をタイミング制御回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００５２】
また、上記実施の形態等では、画素回路１４が、２Ｔｒ１Ｃの回路構成となっていたが、トランジスタが有機ＥＬ素子１１に直列に接続された回路構成を含んでいるものであれば、２Ｔｒ１Ｃの回路構成以外の回路構成となっていてもよい。
【００５３】
また、上記実施の形態等では、駆動トランジスタＴｒ1，書き込みトランジスタＴｒ2は、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている場合が例示されていたが、ｐチャネルトランジスタ（例えばｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、トランジスタＴｒ2のソースおよびドレインのうち電源線ＰＳＬと未接続の方と保持容量Ｃsの他端とを有機ＥＬ素子１１のカソードに接続し、有機ＥＬ素子１１のアノードをＧＮＤなどに接続することが好ましい。
【符号の説明】
【００５４】
１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素、１３…画素回路アレイ部、１４…画素回路、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…信号線駆動回路、２４…走査線駆動回路、２５…電源線駆動回路、Ｃs…保持容量、ＤＴＬ…信号線、ＧＮＤ…グラウンド線、Ｉd…電流、ＰＳＬ…電源線、Ｔｒ1…駆動トランジスタ、Ｔｒ2…書き込みトランジスタ、Ｖg…ゲート電圧、Ｖgs…ゲート−ソース間電圧、Ｖs…ソース電圧、Ｖth…閾値電圧、ＷＳＬ…走査線、α…Ｖth補正期間、β…書き込み・μ補正期間。
【図１】
2011022341.tif 000003
【図２】
2011022341.tif 000004
【図３】
2011022341.tif 000005
【図４】
2011022341.tif 000006
【図５】
2011022341.tif 000007
【図６】
2011022341.tif 000008
【図７】
2011022341.tif 000009
【図８】
2011022341.tif 000010
【図９】
2011022341.tif 000011
【図１０】
2011022341.tif 000012
【図１１】
2011022341.tif 000013
【図１２】
2011022341.tif 000014
【図１３】
2011022341.tif 000015
【図１４】
2011022341.tif 000016