(57)【要約】      （修正有）【課題】ＳＯＩ基板の外周のトリミング残渣が残らない技術を提供する。【解決手段】レシーバ基板２およびドナー基板１を分子付着により貼り合わせるステップと、貼り合わせ界面５を強固にするために、前述した積層体に熱処理を施すステップと、ドナー基板１を研削により薄化するステップと、ドナー基板１およびレシーバ基板２の一部の環状トリミングを実行するステップと、前述したステップの後、ドナー基板１の残りの部分の露出表面およびレシーバ基板２の露出表面の化学エッチングステップを実行するステップとを含む。【選択図】図１
2011071487.tif 000002
【特許請求の範囲】
【請求項１】
電子工学、光学、または光電子工学の分野の応用を特に対象とした基板（６）の作製中に用いられる、材料層（１２）をレシーバ基板（２）に貼り合わせ転写するためのプロセスであって、
前記レシーバ基板（２）およびドナー基板（１）を分子付着により貼り合わせるステップと、
貼り合わせ界面（５）を強固にするために、前記積層体に熱処理を施すステップと、
前記ドナー基板（１）を研削により薄化するステップと、
前記ドナー基板（１）および前記レシーバ基板（２）の一部の環状トリミングを実行するステップと、
前記ステップの後、前記ドナー基板（１）の残りの部分の露出表面および前記レシーバ基板（２）の露出表面の化学エッチングステップを実行するステップと、
を含むことを特徴とするプロセス。
【請求項２】
前記研削ステップが、前記トリミングステップの前に実行されることを特徴とする、請求項１に記載のプロセス。
【請求項３】
前記研削ステップが、前記トリミングステップの後に実行されることを特徴とする、請求項１に記載のプロセス。
【請求項４】
前記貼り合わせステップの前に、前記ドナー基板および／または前記レシーバ基板（２）内および／または上に、電子コンポーネント（１２１、１２２、２１、２２）が形成されることを特徴とする、請求項１〜３のいずれか一項に記載のプロセス。
【請求項５】
前記ドナー基板が、バルク基板であることを特徴とする、請求項１〜４のいずれか一項に記載のプロセス。
【請求項６】
前記研削ステップ中に加工ダメージを受けた部分を除去した後、前記化学エッチングステップが停止されることを特徴とする、請求項５に記載のプロセス。
【請求項７】
前記化学エッチングステップの後に、前記ドナー基板（１）からの材料層の露出面を研磨するステップが続くことを特徴とする、請求項６に記載のプロセス。
【請求項８】
前記ドナー基板が、シリコンベース基板（１３）と、埋め込み絶縁層（１１）と、同様にシリコンで作られた表層（１２）とを備える、「ＳＯＩ」、すなわち「シリコン・オン・インシュレータ」タイプの基板であることを特徴とする、請求項１〜４のいずれか一項に記載のプロセス。
【請求項９】
前記研削ステップが、前記ベース基板（１３）の一部を除去する工程を含み、前記エッチングステップが、前記ベース基板（１３）から前記残留物（１３０）を除去した後に停止されることを特徴とする、請求項８に記載のプロセス。
【請求項１０】
前記貼り合わせステップの前に、前記ドナー基板上および／または前記レシーバ基板上に、酸化物層（３、４）が形成または堆積されることを特徴とする、請求項１〜９のいずれか一項に記載のプロセス。
【請求項１１】
前記表面に存在する１つまたは複数のコンポーネント（１２１、１２２、２１、２２）の任意のトポロジーを平滑化し、分子付着による前記貼り合わせに必要な特性を前記表面に与えるために、前記酸化物層（３、４）が平坦化されることを特徴とする、請求項４及び１０に記載のプロセス。
【請求項１２】
前記研削ステップが、前記ドナー基板（１）の厚みが約５０μｍに達する時点まで実行されることを特徴とする、請求項１〜１１のいずれか一項に記載のプロセス。
【請求項１３】
前記レシーバ基板（２）が、前記基板表面から約２〜１０μｍの範囲の深さまでトリミングされることを特徴とする、請求項１〜１２のいずれか一項に記載のプロセス。
【請求項１４】
前記ドナー基板および前記レシーバ基板が、シリコンで形成され、前記エッチング溶液が、２５重量％水溶液濃度の水酸化テトラメチルアンモニウムＴＭＡＨ溶液であることを特徴とする、請求項１〜１３のいずれか一項に記載のプロセス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子工学、光学、および光電子工学における応用のための基板作製の分野に関する。
【０００２】
本発明は、特に、前述した応用のための基板の作製中に実施される、材料層を基板に貼り合わせ転写するためのプロセスに関する。
【背景技術】
【０００３】
このタイプの転写プロセス中、それぞれ「ドナー」および「レシーバ」と呼ばれる２つの基板が、分子付着により互いに貼り合わされる。その後、ドナー基板は、例えば、ドナー基板の一部がレシーバ基板に転写されるように研削や研磨によって薄化される。
【０００４】
このようなプロセスにより、例えば、少なくとも２つの材料層、半導体や他の材料の層を含む任意の所与のタイプの多層基板が得られる。
【０００５】
また、このような転写プロセスにより、ドナー基板から除去された表層と、レシーバ基板に対応する基層との間に介在した１つ以上の中間層を備える基板を得ることができる。また、これにより、例えば、米国特許第５,２３４,８６０号明細書に例示されているように、ドナー基板からの１つ以上のマイクロコンポーネントのすべてまたは一部を備える層をレシーバ基板に転写することができる。
【０００６】
このタイプの多層基板の１つの特定の例が、「セミコンダクタ・オン・インシュレータ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）」を意味する頭字語「ＳｅＯＩ」として当業者に公知のものの１つからなる。
【０００７】
これらの転写技術によって作製された基板が、一般に、市販され使用されているドナー基板およびレシーバ基板上に面取り箇所が存在することにより、層間の貼り合わせが存在しないか、または貼り合わせの品質が低い「周囲リング」と呼ばれる環状領域を呈することが観察されている。これらの面取り箇所があると、組み立て後の基板のエッジ周辺の貼り合わせ能力が低くなり、接着性がまったくなくなることさえある。
【０００８】
その結果、転写層を形成するために従来実施されていた機械的な薄化ステップでは、貼り合わせ界面でこの層の周囲が部分的に剥離を生じてしまいかねない。さらに、薄化ステップ中に基板に加えられる熱機械力により、転写層の周囲にフレーキング現象が生じることで、この転写層の周囲が不規則になってしまう可能性がある。
【０００９】
このように部分的な剥離が生じたり、転写層の周囲が不規則になったりすることで、機器や基板自体への粒子状の汚染の危険性が生じ、後の処理中に層の一部が実際に剥がれてしまうことがある。
【００１０】
この危険性は、ドナー基板とレシーバ基板の２つを貼り合わせるプロセスが低温で実行される場合にさらに顕著となる。例えば、接触状態にある材料が高温に耐性ではない場合（例えば、「シリコン・オン・クォーツ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｑｕａｒｔｚ）」の略の「ＳＯＱ」または「シリコン・オン・サファイア（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｓａｐｐｈｉｒｅ）」の略の「ＳＯＳ」）、または組み立てられた基板の少なくとも１つが、例えば、電子コンポーネントや光電子コンポーネントを含む場合などが挙げられる。
【００１１】
特開平０９−０１７９８４号公報によれば、ＳＯＩ基板の作製プロセスが知られている。
【００１２】
同文献では、
絶縁層で被覆されたドナー基板とレシーバ基板とを分子付着によって貼り合わせるステップと、
ドナー基板全体およびレシーバ基板の一部の環状トリミングを実行するステップと、
トリミングステップによる加工ダメージを受けたレシーバ基板の一部をエッチングするステップと、
ＳＯＩ構造の表層を得るために、ドナー基板の一部を研削するステップと、
を含む先行技術を参照している。
【００１３】
しかしながら、このプロセスは、貼り合わせ界面で転写層の周囲が部分的に剥離してしまう現象を増幅しかねない。実際、貼り合わせ構造の強化が低温でしか行われない場合、ドナー基板のすべておよびレシーバ基板の一部を機械的に環状トリミングしている間に導入された機械応力により、貼り合わせ界面の剥脱の局在化や拡張が生じる。このステップ中に構造にかかる熱機械応力はかなり著しいものである。
【００１４】
上記に挙げた特開平０９−０１７９８４号公報には、別のトリミングプロセスが記載されている。このプロセスは、
−レシーバ基板にダメージを与えないように、貼り合わせ界面の前方、約５０μｍまでドナー基板の一部のみをトリミングするステップと、
−ＴＭＡＨ（水酸化テトラメチルアンモニウム）溶液によって、次に、酸化物によってドナー基板の残留環状部分を連続的に選択エッチングするステップと、
を含む。
【００１５】
これにより、レシーバ基板のエッチングを回避することができる。
【００１６】
しかしながら、貼り合わせ構造によっては、とりわけ、ドナー基板が埋め込み酸化物層を含み、表層がマイクロコンポーネント（回路）を含むＳＯＩタイプの基板である場合、それまでに部分的にトリミングされたドナー基板のシリコンの選択的エッチングは、ドナー基板の埋め込み酸化物層と、回路を含む層の基部で停止し、ひいては、除去されていない５〜１０μｍ（回路の厚み）の「緩く貼り合わされた不規則な」層が、構造の周囲に残ることになる。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明の目的は、先行技術の前述した欠点を解消し、トリミングステップを含むレシーバ基板への層の転写プロセスを提供することである。このプロセスは、
最終的な基板のフレーキングおよび剥離の問題や、不規則な周辺部を有する転写層の形成の問題を回避可能であり、
先行技術のすでに既知のプロセスより複雑性が低く、実施速度が速く、低コストである。
【００１８】
この目的のために、本発明は、特に、電子工学、光学、および光電子工学の分野における応用に向けた基板の作製中に使用される、材料層をレシーバ基板に貼り合わせ転写するためのプロセスに関する。
【課題を解決するための手段】
【００１９】
本発明によれば、このプロセスは、
上記レシーバ基板とドナー基板とを分子付着により貼り合わせるステップと、
貼り合わせ界面を強固にするために前述した積層に熱処理を施すステップと、
研削によりドナー基板を薄化するステップと、
ドナー基板およびレシーバ基板の一部の環状トリミングを実行するステップと、
前述したステップの後、ドナー基板の残りの部分の露出表面およびレシーバ基板の露出表面の化学エッチングステップを実行するステップと、
を含む。
【００２０】
本発明の他の利点および非制限的な特徴によれば、以下のものが単独または組み合わせで実施される。
【００２１】
研削は、トリミング前に実行され、
研削は、トリミング後に実行され、
電子コンポーネントが、貼り合わせ前に上記ドナー基板および／または上記レシーバ基板内および／または上に形成され、
ドナー基板が、バルク基板であり、
化学エッチングステップが、研削ステップ中に加工ダメージを受けた部分を除去した後に停止され、
化学エッチングステップが、ドナー基板からの材料層の露出面を研磨するステップの後に行われ、
ドナー基板が、シリコンベース基板、埋め込み絶縁層、およびシリコン製の表面層を含む「シリコン・オン・インシュレータ」、すなわち、「ＳＯＩ」タイプの基板であり、
研削ステップが、ベース基板の一部の除去を含み、エッチングステップが、上記ベース基板からの残留物を除去した後に停止され、
酸化物層が、貼り合わせ前に上記ドナー基板および／または上記レシーバ基板上に形成または堆積され、
酸化物の層が、表面に存在する１つまたは複数のコンポーネントの任意のトポロジーを平滑化し、分子付着による貼り合わせに必要な特性を表面に与えるために平坦化され、
研削ステップが、ドナー基板の厚みが約５０μｍに達する点まで実行され、
レシーバ基板が、基板表面から約２〜１０μｍの範囲の深さまでトリミングされ、
ドナー基板およびレシーバ基板が、シリコンで形成され、エッチング溶液が、２５重量％の濃度の水酸化テトラメチルアンモニウムＴＭＡＨ溶液である。
【図面の簡単な説明】
【００２２】
【図１】本発明による貼り合わせおよび転写プロセスの第１の実施形態のステップを示す略図である。
【図２】本発明による貼り合わせおよび転写プロセスの第２の実施形態のステップを示す略図である。
【図３】本発明による貼り合わせおよび転写プロセスの第３の実施形態のステップを示す略図である。
【発明を実施するための形態】
【００２３】
本発明の他の特徴および利点は、非制限的な実施例によって、いくつかの可能な実施形態を示す添付の図面を参照しながら以下に提示する記載から明らかになるであろう。
【００２４】
本発明によるプロセスは、任意のタイプの基板の貼り合わせ、およびこれらの基板から生じるさまざまな性質の層の転写に適用可能である。
【００２５】
しかしながら、本発明は、これらの基板のすべてまたは一部の作製に使用する材料が、高温、とりわけ、４５０℃より高い温度に耐えられない場合に特に適用可能である。「これらの基板のすべてまたは一部の作製に使用する材料」という表現は、基板を構成する層の１つ以上、またはこれらの基板の少なくとも１つの基板内および／または基板上に形成された電子コンポーネントを意味するものとして理解されたい。
【００２６】
以下、図１を参照しながら、第１の実施形態について記載する。
【００２７】
図１（ａ）を参照すると、「セミコンダクタ・オン・インシュレータ」（ＳｅＯＩ）タイプの「ドナー」と呼ばれる第１の基板１が示されており、第１の基板１は、表層１２とベース基板１３との間に介在させた（埋め込まれた）絶縁体層１１を備え、表層１２およびベース基板１３は、半導体材料で作られている。
【００２８】
絶縁層１１は、酸化物層であることが好ましい。
【００２９】
このプロセスの１つの特定の応用は、層１２および１３がシリコンで作られ、層１１が二酸化珪素ＳｉＯ２で作られたＳＯＩタイプのドナー基板を使用するステップを含む。
【００３０】
図１（ａ）に、参照番号２として「レシーバ」と呼ばれる第２の基板も示されている。
【００３１】
図１（ａ）〜図１（ｆ）は、ドナー基板およびレシーバ基板の層の一部に電子コンポーネントが存在する場合を示しているが、このプロセスは、これらのコンポーネントの任意のものを備えていない基板にも適用可能である。
【００３２】
これらの電子コンポーネントが存在する場合、上記表面層１２内および／または上、および／または上記レシーバ基板２内および／または上に形成されたものであってもよい。
【００３３】
これらの電子コンポーネントは、例えば、回路であり、典型的には、「相補型金属酸化膜半導体」の頭字語を表すＣＭＯＳタイプの回路である。
【００３４】
表面層１２内に形成されたコンポーネントは、参照番号１２１であり、上部に形成されているものは、参照番号１２２であるのに対して、レシーバ基板２内に形成されたコンポーネントは、参照番号２１であり、上部に形成されたものは、参照番号２２である。
【００３５】
ベース基板２のコンポーネント２１および／または２２は、「３Ｄ積層」という用語で当業者に既知の回路を三次元に積層する場合のように、この基板内または基板上に直接形成されてもよく、または、すでに層を転写した結果であってもよい。
【００３６】
ドナー基板１には、２つの対向する面、すなわち、「正面」と呼ばれる面１４と、「背面」と呼ばれる対向する面１５とがある。同様に、レシーバ基板２は、正面２４と、背面２５とを備える。
【００３７】
図１（ｂ）から分かるように、ドナー基板１の正面１４上、および／またはレシーバ基板２の正面２４上に、酸化物層が形成または堆積される。これらの酸化物層には、それぞれ参照番号３および４が付与されている。
【００３８】
これらの酸化物層３、４は、熱酸化および／または化学気相堆積（ＣＶＤ）技術による堆積によって形成される。
【００３９】
ベース基板２の場合、酸化物層４は、ベース基板２を完全に封入し得るが、これは図面に示していないことに留意されたい。
【００４０】
有益には、電子コンポーネントがある場合、酸化物層３および／または４は、コンポーネントの存在に関連するトポロジーを平滑化し、分子付着による貼り合わせのために後で必要となる特性を表面に与えるように平坦化される。
【００４１】
図１（ｃ）は、１つまたは複数の酸化物層３、４が、２つの基板１および２の間に介在するように実行された、２つの基板１および２の貼り合わせステップを示す。
【００４２】
貼り合わせ後、参照番号５が付与された貼り合わせ界面を強固にするように、熱処理が施される。
【００４３】
基板１および２が電子コンポーネントを備える図１（ａ）〜図１（ｆ）に例示したケースでは、この熱処理の温度は、これらのコンポーネントの劣化を避けるために、比較的適度な温度、好ましくは、約３００℃〜４００℃の範囲のものである。
【００４４】
図１（ｄ）〜図１（ｆ）に示す本発明のプロセスの第１の別の実施形態によれば、後続するステップは、１０〜５０マイクロメートルの範囲の厚みであることが好ましい薄層１３０のみを保つように、ベース基板１３を研削することによって薄化を実行するステップを含む。
【００４５】
このステップの後、ドナー基板１、存在する場合、酸化物層３、４、およびレシーバ基板２の一部の周囲環状エッジを除去するステップを含むトリミングステップ（図１（ｅ）を参照）が続く。
【００４６】
レシーバ基板２内へのこのトリミングの深さは、基板正面２４、言い換えれば、貼り合わせ界面５の方に向いた面から、約２〜１０マイクロメートルの間の範囲のものであることが好ましい。
【００４７】
このステップの目的は、転写層の周囲にフレークのない清浄なエッジを得ることである。
【００４８】
この目的のために、レシーバ基板２は、回転支持体、および同様に回転し、前述した層の積層体の周囲と接触した状態にされる研削砥石に固定される。このようにして、このトリミングステップは、「エッジ研削」（または「エッジトリミング」）機器として当業者に既知の従来のトリミング機器によって実行され得る。
【００４９】
トリミングステップは、異なる深さおよび幅の１つ以上のステップを潜在的に含み得る。
【００５０】
最後に、図１（ｆ）に示すプロセスの最終ステップは、層の積層体の上部に存在する半導体材料１３０の残留層の選択エッチングを実行するステップを含む。
【００５１】
このエッチングは、当業者に既知のさまざまなエッチング溶液を用いて実行されてもよい。
【００５２】
しかしながら、エッチングされる層がシリコンで作られる特定の場合において、このエッチングは、例えば、ＮａＯＨまたはＫＯＨタイプの溶液、または、好ましくは、ＴＭＡＨの化学溶液（水酸化テトラメチルアンモニウム溶液を指す）を用いて実行される。
【００５３】
２５重量％水溶液の濃度のＴＭＡＨ溶液が、典型的に、７０℃〜９０℃の範囲の温度で使用されることが好ましい。ＴＭＡＨ溶液は、酸化物に対して高い選択性を示すシリコンエッチャント溶液である。次に、絶縁層１１は、エッチ停止層として使用される。
【００５４】
例示的に、ＴＭＡＨ溶液を使用するエッチは、半導体層１３０のエッチ速度が約２５〜３０マイクロメートル／時間であることを考慮すると、典型的に、１分〜２時間かかる。
【００５５】
エッチステップの別の目的は、トリミングされたエッジを清浄および平滑化することである。実際、機械的トリミングにより、処理表面の粗さが増し、多数の粒子が発生する。エッチプロセスにより、後で実施される技術的なステップ中にあらゆる汚染を回避するように、表面を平滑化し、トリミングされたエッジを清浄にすることができる。
【００５６】
さらに、本発明によるプロセスにより、従来技術の特定のプロセスにおいて使用され、層の剥離を増し、酸化物をエッチングするフッ化水素酸ＨＦを用いる必要がなくなる。
【００５７】
図１（ｆ）に示すステップの最後に、表層１２が転写されたレシーバ基板２を備える参照番号６が付与された最終基板が得られる。絶縁層１１は、目的とする応用に応じて、維持される又は維持されない。
【００５８】
図２（ａ）〜図２（ｆ）は、図１（ａ）〜図１（ｆ）と組み合わせて記載したプロセスの１つの別の実施形態を示す。
【００５９】
図２（ａ）〜図２（ｃ）は、図１（ａ）〜図１（ｃ）と同一であり、以下に再度記載しない。同一の要素は、同一の参照番号を有する。
【００６０】
このプロセスと前述したプロセスとの違いは、ベース基板１３を研削するステップの前にトリミングが実行される点である。図２（ｄ）に、このトリミングを例示する。
【００６１】
続いて、トリミングされたベース基板１３の研削は、前述したように、１０〜５０マイクロメートルの範囲の厚みの層１３０を得るように実行される。
【００６２】
図２（ｆ）に示すステップは、本発明の第１の実施形態に対して記載したものと、同一の手順に従って実行され、同じ結果を有するエッチプロセスに対応する。
【００６３】
本発明のこれらの２つの実施形態において、ドナー基板１３の最小厚みを維持しながら、薄化ステップ（図１（ｄ）または図２（ｅ））が常に実行されることに留意されたい。この順序付けの利点は、レシーバ基板２に転写された層の最終的な活性表面が、トリミングステップ中に露出されることがないため、発生する可能性のある任意の汚染やスクラッチから保護されることである。
【００６４】
以下、図３（ａ）〜図３（ｅ）と組み合わせて、第３の別の実施形態について記載する。この実施形態と前述した２つのものとの違いは、ドナー基板１およびレシーバ基板２がバルク基板である点である。ドナー基板１はまた、酸化物層３で被覆される。前述した実施形態と共通の要素は、同一の参照番号を有する。
【００６５】
図３（ｂ）に示す貼り合わせステップの後、貼り合わせ界面５を強固にするために、上述した積層体の熱処理が実行される。この処理は、基板１および２が任意の電子コンポーネントを含まないため、さらには、言うまでもなく、構成材料の性質が条件を許容する限りにおいて、２時間、最高１１００℃まで行われ得る。
【００６６】
次に、研削（図３（ｃ））、トリミング（図３（ｄ））、およびエッチング（図３（ｅ））による薄化ステップは、前述した条件下で実行される。ドナー基板１の薄化された層は、参照番号１０を有する。
【００６７】
エッチは、この場合、研削プロセス中に加工ダメージを受けた部分を除去するのにかかるエッチング時間の終わりに停止される。研削による薄化、エッチによる清浄、および加工ダメージを受けた部分が除去された層は、参照番号１０’を有する。再度、本発明のプロセスのこの順序付けにより、この活性層１０’の表面は、トリミングプロセス中に露出されないため、保護された状態が保たれることに留意されたい。
【００６８】
以下、本発明の２つの例示的な実施形態を提示する。
【００６９】
実施例１：電子コンポーネントを備えるＳＯＩの作製
【００７０】
シリコンレシーバ基板を酸化し、電子コンポーネントを備えるＳＯＩタイプのドナー基板に低温（２００℃〜５００℃）で酸化物層を堆積した。
【００７１】
分子付着による直接貼り合わせに適合する表面条件が得られるまで、言い換えれば、３ÅＲＭＳ（３オングストローム）未満の粗さが、２μｍ×２μｍの走査幅に対して得られるまで、ドナー基板を平坦化した。
【００７２】
清浄および表面活性化の後、２つの基板を組み立てた。次に、貼り合わせ界面を強固にするために、１時間、３５０℃で貼り合わせ構造に熱処理を施した。
【００７３】
次に、ドナー基板の背面を約３５μｍまで研削により薄化した。トリミングステップは、基板のエッジから約３ｍｍまで適用した。
【００７４】
次に、約１時間３０分、８０℃の温度で、この構造をＴＭＡＨ溶液に浸漬することで、（ＳＯＩドナー基板の機械的支持体背面部から）残留シリコンの全厚みが除去されるまで、酸化物に対してシリコンを選択的にエッチングする。
【００７５】
実施例２：バルクドナー基板を使用したＳＯＩの作製
【００７６】
シリコンレシーバ基板の酸化を実行した後、同じくシリコンで作られたドナー基板にレシーバ基板を貼り合わせる。
【００７７】
酸素雰囲気下で２時間、１１００℃の温度の熱処理を用いて、貼り合わせを安定化させるためのアニールステップをアセンブリに施した。
【００７８】
ドナー基板の薄化を引き続き実行し、０．５〜３ｍｍ幅にわたって、支持体内の２〜１０マイクロメートル深さまで積層体をトリミングする。
【００７９】
この後、薄化ステップによって加工ダメージを受けた部分、言い換えれば、ドナー基板残部の露出表面を除去し、レシーバ基板のトリミングステップによって露出された面を処理するように、ＴＭＡＨ（２５重量％濃度の水溶液、温度６０℃）によってエッチを実行した。このエッチステップにより、約０．５〜２マイクロメートルの厚みが除去される。
【００８０】
最後に、３〜１００マイクロメートルの範囲の厚みのシリコンの表層を得るために、ＳＯＩ構造の仕上げ研磨を実行した。
【符号の説明】
【００８１】
１…ドナー基板、２…レシーバ基板、３、４…酸化物層、５…貼り合わせ界面、１１…絶縁層、１２…表層、１３…基層、２１、２２、１２１、１２２…電子コンポーネント。
【図１】
2011071487.tif 000003
【図２】
2011071487.tif 000004
【図３】
2011071487.tif 000005
【外国語明細書】
2011071487000001.pdf