(57)【要約】【課題】チップサイズを増加させずに、チップ位置情報等の識別情報を記録した集積回路装置を提供すること。【解決手段】集積回路を有する集積回路基板と、前記集積回路に接続された導電性パッドと、前記導電性パッドを露出する開口部を持つ絶縁膜を備えた外部電極構造体とを有し、前記外部電極構造体が、前記集積回路基板の識別情報に対応する形状を有すること。【選択図】図１
2011035299.tif 000002
【特許請求の範囲】
【請求項１】
集積回路を有する集積回路基板と、 
前記集積回路に接続された導電性パッドと、前記導電性パッドを露出する開口部を持つ絶縁膜を備える外部電極構造体とを有し、
前記外部電極構造体が、集積回路装置の識別情報に対応する形状を有する、
集積回路装置。
【請求項２】
請求項１に記載の集積回路装置において、
前記識別情報は、前記集積回路装置のウェーハ上の形成位置に対応する位置情報であり、
前記形状が、前記ウェーハ上の位置に対応して異なることを、
特徴とする集積回路装置。
【請求項３】
請求項１又は２に記載の集積回路装置において、
前記形状は、前記絶縁膜の開口部の形状であることを、
特徴とする集積回路装置。
【請求項４】
請求項１又は２に記載の集積回路装置において、
前記形状は、前記導電性パッドの形状であることを、
特徴とする集積回路装置。
【請求項５】
請求項１又は２に記載の集積回路装置において、
前記外部電極構造体が、前記導電性パッドを担持する絶縁膜の貫通孔に金属を充填した複数のプラグを持つプラグ群を有し、
前記形状が、前記プラグ群の形状であることを、
特徴とする集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置に関する。
【背景技術】
【０００２】
集積回路装置（例えば、半導体メモリ）の製造工程では、ウェーハ上に、多数の集積回路装置を一度に形成する。その後、このウェーハをダイシングして、チップ状態の集積回路装置を形成する。その後、このチップ状態の集積回路装置をＩＣ（Integrated Circuit）パケージに収めて、集積回路装置を完成する。
【０００３】
このように一度に形成される多数の集積回路装置を識別するため、集積回路装置には、ウェーハ面内の形成位置を示すチップ位置情報が記録される。そして、集積回路装置に不良品が発生した場合には、このチップ位置情報によりウェーハ面内の不良分布解析を行い、製造工程を見直す。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−３１５２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このチップ位置情報は、例えば一辺が２５０μｍの情報記録領域に記録される。しかし、このように広いエリアを微小な集積回路装置（例えば、ＩＣタグ）に設けることは、チップサイズ（集積回路装置のサイズ）を増大させ、ウェーハ１枚から取れる装置数を少なくしてしまう。
【０００６】
そこで、本発明の目的は、チップサイズを増加させずに、チップ位置情報等の識別情報を記録した集積回路装置を提供することである。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本装置の一観点によれば、集積回路を有する集積回路基板と、上記集積回路に接続された導電性パッドと、上記導電性パッドを露出する開口部を持つ絶縁膜を備える外部電極構造体とを有し、上記外部電極構造体が、上記集積回路装置の識別情報に対応する形状を有する集積回路装置が提供される。
【発明の効果】
【０００８】
本装置によれば、チップサイズを増加させずに、識別情報を記録した集積回路装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１の集積回路装置の平面図である。
【図２】図１のII-II線における断面を矢印の方向から見た図である。
【図３】識別情報に対応する形状を有する外部電極構造体の拡大平面図である。
【図４】図３のIV-IV線における断面を矢印の方向から見た図である。
【図５】外部電極構造体の開口部の形状と、夫々の形状が対応する数字の関係を説明する図である。
【図６】実施の形態１の集積回路装置の製造方法を説明する図である。
【図７】導電性パッドにＩＣテスタのプローブを接触させた状態の集積回路装置を説明する平面図である。
【図８】ＩＣテスタのプローブを導電性パッドに接触させる時の挙動を説明する図である。
【図９】実施の形態１の集積回路装置の第１の変形例の平面図である
【図１０】第１の変形例の外部電極構造体の開口部の形状と、夫々の形状が対応する数字の関係を説明する図である。
【図１１】実施の形態２の集積回路装置の外部電極構造体及びその近傍を拡大した平面図である。
【図１２】図１１のXI-XI線における断面を矢印の方向から見た図である。
【図１３】実施の形態３の集積回路装置の外部電極構造体及びその近傍の断面図である。
【図１４】実施の形態３のプラグ群を、導電性パッドを透視して見た平面図である。
【図１５】実施の形態４の集積回路装置の平面図である。
【図１６】実施の形態５の集積回路装置を形成した、ダイシング前のウェーハの平面図です。
【図１７】実施の形態５の集積回路領域の近傍を拡大した平面図である。
【発明を実施するための形態】
【００１０】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。
【００１１】
(実施の形態１）
―構  成―
図１は、本実施の形態の集積回路装置２の平面図である。図２は、図１のII-II線における断面を矢印の方向から見た図である。
【００１２】
本集積回路装置２は、図１及び２に示すように、集積回路４を有する集積回路基板６と、識別情報に対応する形状を有する外部電極構造体１４とを有している。
【００１３】
また、本集積回路装置２は、図１に示すように、識別情報に対応する形状を有さない通常の外部電極構造体１４ａも有している。これらの外部電極構造体１４,１４aを介して、集積回路４が、外部の電子回路に接続される。
【００１４】
集積回路基板６は、図２に示すように、半導体基板１６（例えば、Ｓｉ基板）と、この半導体基板１６の上に形成された集積回路４を有している。集積回路４は、半導体基板１６の上に形成した複数のトランジスタ１８を有している。また、集積回路４は、このトランジスタ１８を電気的に分離する酸化膜２０を有している。また、集積回路４は、トランジスタ１８を形成した半導体基板１６の上に積層した複数の層間絶縁膜２２と、層間絶縁膜２２の上に形成した配線２４,２４ａと、層間絶縁膜２２の上に形成した配線２４,２４ａを相互に接続するプラグ２６を有している。
【００１５】
ここで、配線２４,２４ａは、例えば、ＴｉＮ層とＴｉ層をこの順番で積層したＴｉＮ/Ｔｉ積層膜と、このＴｉＮ/Ｔｉ積層膜の上に形成したＡｌ膜と、このＡｌ膜の上に形成したＴｉＮ/Ｔｉ積層膜とを順次積層した三層構造を有している。また、プラグ２６は、層間絶縁膜２２に形成した貫通孔に金属（例えば、Ｗ）を埋め込んだ導電体である。
【００１６】
図３は、識別情報に対応する形状を有する外部電極構造体１４の拡大平面図である。
図２及び３に示すように、外部電極構造体１４は、配線２４ａ（図３には、図示せず）により集積回路４に接続された導電性パッド８と、導電性パッド８を露出する開口部１０を持った絶縁膜１２を備えている。ここで、導電性パッド８は、配線２４,２４ａと同様に、ＴｉＮ/Ｔｉ積層膜と、Ａｌ膜と、ＴｉＮ/Ｔｉ積層膜とをこの順番で積層した三層構造を有している。
【００１７】
図４は、図３のIV-IV線における断面を矢印の方向から見た図である。図４に示すように、絶縁膜１２は、ＳＩＯ膜３２（酸化シリコン膜）と、ＳＩＮ膜３４（窒化シリコン膜）と、ポリイミド膜２８を、この順番に積層した積層膜である。
【００１８】
ここで、外部電極構造体１４の導電性パッド８は、集積回路装置２を外部の電子回路に接続する外部電極である。一方、外部電極構造体１４の絶縁膜１２は、導電性パッド８の周端部を覆い、周端部の内側で導電性パッド８を露出する保護膜である。本実施の形態では、この絶縁膜１２の開口部１０の形状が、集積回路装置２の識別情報に対応している。ここで、本実施の形態の識別情報は、集積回路装置２のウェーハ上の形成位置に対応する位置情報である。
【００１９】
図１に示すように、本集積回路装置２は、複数の外部電極構造体１４を有している。そして、夫々の外部電極構造体１４の開口部１０の形状は、０〜９までの何れかの数字に対応している。
【００２０】
図５は、外部電極構造体１４の開口部１０の形状と、夫々の形状が対応する数字の関係を説明する図である。図５には、外部電極構造体１４の上部に、夫々の開口部１０の形状に対応する数字が表示されている。例えば、第１行目第２列目の外部電極構造体１４ｇの開口部１０は、左上の隅が開口部の内側に窪んだ形状を有しており、この形状は数字の「１」に対応している。一方、第１行目第４列目の外部電極構造体１４ｈの開口部１０は、右下の隅が開口部の内側に窪んだ形状を有しており、この形状が数字の「３」に対応している。
【００２１】
上述したように、集積回路装置２は、複数の外部電極構造体１４を有している（図１参照）。これら外部電極構造体１４は、集積回路装置２の右辺に沿って整列した第１の配列３０ａまたは集積回路装置２の左辺に沿って整列した第２の配列３０ｂの何れかに属している。第１の配列３０ａに属する外部電極構造体１４に対応する数字を上から順番に並べると、”５６７”になる。この数は、後述する、縮小投影露光法により集積回路装置２を形成した領域（以下、ショットエリアと呼ぶ）のウェーハ上における位置（以下、ショット位置と呼ぶ）に対応する識別子である。
【００２２】
一方、第２の配列３０ｂに属する外部電極構造体１４に対応する数字を上から順番に並べた数”１２３”は、集積回路装置２の上記ショットエリア内の位置（以下、ショット内位置と呼ぶ）に対応する識別子である。この２つの識別子により、集積回路装置２のウェーハ上の形成位置を識別することができる。
【００２３】
このように、本実施の形態の集積回路装置２では、外部電極構造体１４の絶縁膜１２の開口部１０の形状は、集積回路装置２のウェーハ上の位置に対応して異なる。例えば、第２の配列３０ｂの上から一番目の外部電極構造体１４の開口部１０の形状は、ショット内位置に対応する識別子”１２３” の”１”に対応し、左上の隅が内側に窪んでいる（図１及び５参照）。一方、第２の配列３０ｂの上から三番目の外部電極構造体１４の開口部１０の形状は、識別子”１２３” の”３”に対応して、右下の隅が内側に窪んでいる（図１及び５参照）。
【００２４】
ここで、ショット内位置（又は、ショット位置）は、集積回路装置２のウェーハ上の形成位置に対応する位置情報である。すなわち、外部電極構造体１４は、集積回路装置２のウェーハ上の形成位置に対応する位置情報（識別情報）に対応する形状（開口部１０の形状）を有している。
【００２５】
ところで、導電性パッド８は、上述したように集積回路装置２の外部電極である。また、絶縁膜１２は、集積回路装置２の保護膜である。従って、導電性パッド８と絶縁膜１２を有する外部電極構造体１４は、集積回路装置が通常有する部材である。このように、本実施の形態の集積回路装置２は、集積回路装置が通常有する外部電極構造体１４の形状に、識別情報を対応させている。従って、本集積回路装置２によれば、チップサイズを増加させずに、集積回路装置に識別子を記録することができる。
【００２６】
―製造方法−
図６は、本実施の形態の集積回路装置２の製造方法を説明する図である。
【００２７】
本実施の形態では、先ず、公知の集積回路の製造方法により、半導体基板１６となるＳｉウェーハ３６に、集積回路４を有する集積回路基板６を、レチクルを露光マスクとする縮小投影露光法等により形成する。その後、この集積回路基板６の上に、導電性パッド８を形成する（図２参照）。
【００２８】
次に、導電性パッド８を形成した集積回路基板６の上に、ＴＥＯＳ（Tetraethyl orthosilicate）と酸素の混合ガスをプラズマ化して、厚さ１００ｎｍのＳＩＯ膜（酸化シリコン膜）３２を形成する（図４参照）。その後、このＳＩＯ膜３２の上に、厚さ３５０ｎｍのＳＩＮ膜３４（窒化シリコン膜）をプラズマＣＶＤ（Chemical Vapor Deposition）法により形成する。更に、このＳＩＮ膜３４の上にポリイミド膜２８を形成する。尚、ＳＩＯ膜３２、ＳＩＮ膜３４、及びポリイミド膜２８の膜厚の総計は、１μｍ以下である。
【００２９】
次に、フォトリソグラフィ法とエッチング法により、ＳＩＯ膜３２、ＳＩＮ膜３４、及びポリイミド膜２８を導電性パッド８の上で除去して、識別情報に対応した開口部１０を形成する。本実施の形態では、フォトマスクを介してフォトレジスト膜を露光して、等倍露光法により、エッチングマスクを形成する。次に、このエッチングマスクを介して、ポリイミド膜２８、ＳＩＮ膜３４、ＳＩＯ膜３２、及び配線２４のＡｌ膜上に積層させているＴｉＮ/Ｔｉ積層膜を順次エッチングして、開口部１０形成する。上記フォトマスクには、ウェーハ上に形成する全集積回路装置２の開口部１０に対応するマスクパターンが形成されている。
【００３０】
本実施の形態では、上述したように、集積回路基板６を、縮小投影露光法により形成する。従って、図６（ａ）に示すように、複数のショットエリア３８が、Ｓｉウェーハ３６の上に多数形成される。このショットエリア３８には、図６（ｂ）に示すように、複数の集積回路装置２が形成される。
【００３１】
ここで、ウェーハ３６上の各ショットエリア３８には、図６（ａ）に示すように、例えば、左上から順番に識別子”００１”、”００２”、”００３”・・・を対応させる。一方、各ショットエリア内の集積回路装置２には、図６（ｂ）に示すように、左上から順番に識別子”００１”、”００２”、”００３”・・・を対応させる。尚、図６では、識別子”００１”を”１”と表示している。他の識別子についても同じである。
【００３２】
次に、ウェーハ上に形成した集積回路装置２にプローブを介してＩＣテスタを接続し、各集積回路装置２の良否を判定する。その後、ウェーハ３６をダイシングして、チップ状の集積回路装置２を形成する。
【００３３】
最後に、ＩＣテスタによる評価で良と判定された集積回路装置をＩＣパケージに収めて、集積回路装置を完成する。この時、外部電極構造体１４,１４ａの導電性パッド８を、ＩＣパッケージの外部端子（リード端子等）に、例えばワイヤボンディングにより接続する。尚、ＩＣパッケージの外部端子に接続する導電性パッドは、集積回路装置２の駆動と信号の入出力に関するものだけであり、全ての導電性パッドがＩＣパッケージの外部端子に接続されるとは限られない。
【００３４】
以上の説明から明らかなように、本実施の形態では、開口部の形状が識別情報に対応する外部電極構造体１４を、通常の外部電極構造体１４ａと同時に形成する。従って、本実施の形態によれば、新たな工程を追加することなく、識別情報を集積回路装置２に記録することができる。
【００３５】
本実施の形態では、フォトリソグラフィ技術により絶縁膜１２に所定の形状の開口部を形成することにより、識別子を集積回路装置２に記録する。従って、レーザ加工により識別子を集積回路装置２に刻印する場合とは異なり、集積回路装置２に損傷を及ぼす虞はない。
【００３６】
尚、本実施の形態では、フォトリソグラフィ法とエッチング法により、外部電極構造体１４の絶縁膜１２の開口部１０を形成する。しかし、電子線描画法とエッチング法により、絶縁膜１２の開口部１０を形成してもよい。
【００３７】
―プローブの接触範囲―
図７は、集積回路装置２の良否を判定するために、導電性パッド８（外部電極）にＩＣテスタのプローブ３９を接触させた状態の集積回路装置２を説明する平面図である。図８は、ＩＣテスタのプローブ３９を導電性パッド８（外部電極）に接触させる時の挙動を説明する図である。
【００３８】
ＩＣテスタのプローブ３９を導電性パッド８に接触させるには、まず、プローブ３９を、導電性パッド８の中心に接触させる（図８（ａ）参照）。次に、プローブ３９を、導電性パッド８に押し付ける。すると、プローブ３９は、導電性パッド８の表面を３０μｍ程度滑り、その後静止する（図８（ｂ）参照）。この時、プローブ３９と導電性パッド８が密着し、プローブ３９と導電性パッド８の間に良好な電気的接触が形成される。
【００３９】
ところで、図７に示すように、導電性パッド８には、プローブ３９が色々な方向から接触する。従って、少なくても、導電性パッド８の中央を中心とする直径６０μｍの円内で絶縁膜１２が除去されていないと、絶縁膜１２がプローブ３９と導電性パッド８の間に侵入して、プローブ３９と導電性パッド８が絶縁されてしまう。
【００４０】
導電性パッド８は、通常一辺が１００μｍ程度の矩形電極である（図３参照）。一方、導電性パッド８の周端部を覆う絶縁膜１２の幅は５μｍ程度である。また、絶縁膜１２の隅に設ける窪みは、一辺が１０μｍ程度の三角形である。従って、絶縁膜１２の開口部１０の一辺及び対角線は、９０μｍ以上になる。すなわち、開口部１０は、上記直径６０μｍの円より大きい。従って、プローブ３９が導電性パッド８上で３０μｍ程度滑っても、プローブ３９と導電性パッド８の間に良好な電気的特性が形成される。
【００４１】
―集積回路装置の不良解析―
本実施の形態では、集積回路装置２の不良解析を以下のように行う。
【００４２】
まず、ＩＣパッケージに収められ浮遊容量や寄生インダクタンスが小さくなった集積回路装置２の特性を評価して、所望の特性を備えていない集積回路装置（以下、不良集積回路装置と呼ぶ）を抽出する。
【００４３】
次に、この不良集積回路装置のＩＣパッケージを開封し、更に導電性パッド８に接続したボンディングワイヤー等を外す。その後、外部電極構造体１４の形状を顕微鏡等により観察し、集積回路装置に記録した識別子を読み取る。この時、絶縁膜１２の表面と導電性パッド８の表面で反射された光が干渉するので、絶縁膜１２の開口部１０の形状を容易に判読することができる。
【００４４】
読み取った識別子から、不良集積回路装置が形成されたウェーハ内の位置を特定する。この位置を手がかりとして、不良集積回路装置の発生原因を探索する。
【００４５】
―変形例１―
図９は、本集積回路装置の第１の変形例の平面図である。
【００４６】
上述したように、本実施の形態の外部電極構造体１４の絶縁膜１２の開口部１０は、集積回路装置２のショット位置及びショット内位置に対応する形状を有している（図１参照）。
【００４７】
一方、本変形例の集積回路装置２ａが有する外部電極構造体１４ｃの絶縁膜１２の開口部は、集積回路装置２ａのウェーハ内位置に直接対応する形状を有している。すなわち、外部電極構造体１４ｃの開口部の形状は、ウェーハ上の集積回路装置全体に順番に付した通し番号に対応する形状を有している。従って、外部電極構造体群１４ｃが属する第３の配列３０ｃを観察することにより、この通し番号を読み取ることができる。
【００４８】
以上の点を除き、本変形例の集積回路装置２ａの構成は、上述した集積回路装置２の構成と略同じである。
【００４９】
―変形例２―
上述した実施の形態では、外部電極構造体１４の絶縁膜１２の開口部１０の窪みは、三角形である（図５参照）。しかし、開口部１０の窪みの形状は、三角形に限られない。例えば、開口部の窪みは、四角形であってもよい。
【００５０】
図１０は、本変形例の外部電極構造体１４ｄの開口部の形状と、夫々の形状に対応する数字の関係を説明する図である。図１０には、夫々の外部電極構造体１４ｄの上部に、開口部１０の形状に対応する数字が記載されている。
【００５１】
以上の点を除き、本変形例の集積回路装置の構成は、集積回路装置２の構成と略同じである。
【００５２】
（実施の形態２）
図１１は、本実施の形態の集積回路装置の外部電極構造体１４ｅ及びその近傍を拡大した平面図である。図１２は、図１１のXI-XI線における断面を矢印の方向から見た図である。
【００５３】
本実施の形態では、外部電極構造体１４ｅの導電性パッド８ａの形状が、ショット内位置に対応して異なっている。そして、導電性パッド８ａの隅が、図１１に示すように、正方形状に切り欠かれている。この切り欠き部の１辺は、例えば１μｍである。このように、導電性パッド８ａの隅を切り欠くことにより、図５又は１０を参照して説明した関係と同様に、導電性パッド８ａの形状を０〜９の数字に対応させることができる。すなわち、本実施の形態では、導電性パッド１４ｅの形状が識別情報に対応している。
【００５４】
本実施の形態では、この導電性パッド８ａの切り欠き構造により、ショット内位置に対応する識別子を集積回路装置２に記録する。一方、ショット位置に対応する識別子は、実施の形態１と同じように、別途設ける外部電極構造体１４の絶縁膜１２の開口部の形状により、集積回路装置２に記録する。
【００５５】
以上の点を除き、本実施の形態の集積回路装置の構成は、実施の形態１の集積回路装置２の構成と略同じである。また、本実施の形態の集積回路装置の製造方法は、実施の形態１の製造方法と略同じである。但し、導電性パッド８ａは、同一層間絶縁膜上の配線２４ａと共に縮小投影露光法により形成する。一方、ショット位置に対応する外部電極構造体１４の開口部は、実施の形態１と同様に、等倍露光法により形成する。
【００５６】
本実施の形態では、ショット内位置に対応する識別子を、配線２４ａと共に縮小投影露光法により形成するので、開口部の形成に使用するフォトマスクのパターンを簡素化することができる。
【００５７】
尚、ショット位置に対応する外部電極構造体１４及びショット内位置に対応する外部電極構造体１４ｅを、夫々電子線描画法で形成してもよい。
【００５８】
（実施の形態３）
図１３は、本実施の形態の集積回路装置の外部電極構造体１４ｆ及びその近傍の断面図である。
【００５９】
本実施の形態の集積回路装置は、図１３に示すように、導電性パッド８を担持する絶縁膜４０（層間絶縁膜）を有している。この外部電極構造体１４ｆは、絶縁膜４０に形成した貫通孔に、金属を充填した複数のプラグ４２を有している。そして、このプラグ４２は、プラグ群４４を形成している。本実施の形態では、このプラグ群４４の形状が、識別情報に対応している。
【００６０】
図１４は、プラグ群４４を、導電性パッド８を透視して見た平面図である。プラグ４２は、図１４に示すように、導電性パッド８の下側に縦方向及び横方向に整然と配列されている。また、破線で囲われた領域４６の内側では、一定間隔で配置されているプラグ４２が、所々抜けている。本実施の形態では、この破線内のプラグ群４４の配列形状が、集積回路装置のショット内位置に対応している。
【００６１】
本実施の形態では、この破線内において、一定間隔で周期的に配置されているプラグ４２を、二進数の”１”に対応させる。一方、この一定間隔の配列から抜けているプラグを、二進数の”０”に対応させる。従って、破線で囲われた領域４６内部の第１行目のプラグ群は、二進数”１１１１１１１１１”に対応する。また、第２行目のプラグ群は、”１００１０１０１１”に対応する。第３行目のプラグ群は、二進数”１０１１００１１１”に対応する。また、第４行目のプラグ群は、二進数”１１１１１１１１１”に対応する。
【００６２】
そして、本実施の形態では、第１行目のプラグ群の配列形状を、集積回路装置のショット内位置に対応させる。他の行は、その他の情報（例えば、製品番号、型式等）に対応させる。
【００６３】
以上の点を除き、本実施の形態の集積回路装置の構成は、実施の形態１の集積回路装置２の構成と略同じである。尚、プラグ群４４は、導電性パッド８を担持する絶縁膜（層間絶縁膜）４０に形成する他のプラグと同時に形成することができる。
【００６４】
本実施の形態によれば、導電性パッド８の下部領域全体に識別子を記録することができるので、種々の識別情報を集積回路装置に記録することができる。
【００６５】
（実施の形態４）
図１５は、本実施の形態の集積回路装置４８の平面図である。
【００６６】
この集積回路装置４８は、周囲にダイシングの切り残し領域５０を有する集積回路基板６ａを有している。更に、集積回路装置４８は、切り残し領域５０の外周に交差する導電膜を備えた導電膜構造体６２を有している。そして、導電膜構造体６２は、集積回路装置の識別情報に対応する形状を有している。
【００６７】
図１６は、集積回路装置４８を形成したダイシング前のウェーハの平面図です。図１７は、集積回路を形成した集積回路領域５４の近傍を拡大した平面図である。以下、図１６及び１７を参照して、本集積回路装置４８の製造方法を説明する。
【００６８】
本集積回路装置４８の製造方法では、まず、実施の形態１と同様に、公知の集積回路装置の製造方法により、集積回路領域５４に集積回路４を形成する。次に、集積回路４を形成した集積回路領域５４に、通常の外部電極構造体１４ａを形成する。尚、図１７では、外部電極構造体１４ａは省略されている。
【００６９】
この外部電極構造体の導電性パッド８を形成する際、導電性パッド８と共に帯状の導電膜５７を、集積回路領域５４の間５６に複数形成する（図１７参照）。この導電膜５７は、ダイシング領域５８ａを跨いで延在するように形成する。ここで、図１６に示すように、導電膜５７は、左右が集積回路領域５４で挟まれた領域５９に形成する。そして、この領域５９には、導電膜５７の形成領域と導電膜５７の非形成領域を、水平方向に交互に配置する。尚、ダイシング領域とは、集積回路回路装置４８を形成したウェーハを切削（ダイシング）する領域である。
【００７０】
次に、この導電膜５７及び通常の外部電極構造体１４ａの上に、実施の形態１と同様に、ＳＩ膜３２、ＳＩＮ膜３４、及びポリイミド膜２８を順次積層した絶縁膜１２を形成する（図４参照）。次に、この絶縁膜１２を外部電極構造体１４ａの上で開口する。
【００７１】
次に、幅６０μｍのダイシング領域５８a,５８ｂでウェーハを切削して、チップ状の集積回路装置４８に分割する。この時、ダイシングの切り残し領域５０が発生し、導電膜構造体６２ａ，６２ｂの一部が、この切り残し領域５０に残される。最後に、分割した集積回路装置４８をＩＣパッケージに収めて、集積回路装置４８を完成する。
【００７２】
図１７には、ダイシング前の導電膜構造体６２ａ,６２ｂが図示されている。導電膜構造体６２ａ,６２ｂは、図１７に示すように、導電膜５７と、導電膜５７を露出する上記絶縁膜１２を有している。図１７には、２種類の導電膜構造体６２ａ，６２ｂが図示されている。第１の導電膜構造体６２ａは、表面全体が絶縁膜１２により覆われている。この第１の導電膜構造体６２ａは、第１の導電膜構造体群６０ａを形成している。一方、第２の導電膜構造体６２ｂは、周端部が絶縁膜１２で覆われ、中央部分が露出されている。この第２の導電膜構造体６２ｂは、第２の導電膜構造体群６０ｂを形成している。
【００７３】
ここで、第１の導電膜構造体群６０ａには、幅が異なる２種類の導電膜構造体６２ａが属している。一方の導電膜構造体の幅（導電膜５７の幅）は、２μｍである。他方の導電膜構造体６２ａの幅（導電膜５７の幅）は、５μｍである。尚、導電膜５７の長さは８０μｍである。また、集積回路領域５４の間隔は、１００μｍである。
【００７４】
この幅２μｍの導電膜構造体６２ａは、二進数の”０”に対応する。一方、幅５μｍの導電膜構造体６２ａは、二進数の”１”に対応する。従って、図１７の第１の導電膜群６０ａは、二進数”１０１１０１１”に対応する。
【００７５】
第２の導電膜構造体群６０ｂには、絶縁体１２の開口部の幅が異なる２種類の導電膜構造体６２ｂが属している。一方の導電膜構造体６２ｂの絶縁膜１２の開口部の幅は１０μｍである。他方の導電膜構造体６２ｂの開口部の幅は、２０μｍである。尚、導電膜構造体６２ｂを形成する導電膜５７の幅及び長さは、夫々４０μｍ及び８０μｍである。また、開口部１０の長さは、６０μｍである。
【００７６】
ここで、開口部の幅が１０μｍの導電膜構造体６２ｂは、二進数の”０”に対応する。一方、開口部の幅が２０μｍの導電膜構造体６２ｂは、二進数の”１”に対応する。従って、第２の導電膜群６０ｂは、二進数”１１００１”に対応する。
【００７７】
従って、第１の導電膜構造体群６０ａ及び第２の導電膜構造体群６０ｂに、夫々異なった識別情報を対応させることができる。例えば、第１の導電膜構造体群６０ａにショット位置を対応させ、第２の導電膜構造体群６０ｂにショット内位置を対応させることができる。
【００７８】
ところで、集積回路領域５４の間５６には、フォトリソグラフィ技術等により、識別子に対応する数字（例えば、"１２３"）を記録することも可能である。しかし、この場合には、記録した数字がダイシング領域５８ａに架からないように、集積回路領域５４の間隔を広くする。このように集積回路領域５４の間隔を広くすると、１枚のウェーハから製造できる集積回路装置の数が少なくなってしまう。一方、本実施の形態では、集積回路領域５４の間隔を広くしなくても、識別子を表示することができる。
【００７９】
尚、図１７から明らかように、隣接する集積回路装置には同じ形状の導電膜構造体６０ａ,６０ｂが形成される。しかし、導電膜構造体６０ａ,６０ｂの形成位置が、集積回路領域５４の右側か左側かを判断することにより、隣接する集積回路装置を区別することができる。
【００８０】
以上の実施の形態では、主に、位置情報を集積回路装置に記録している。しかし、他の識別情報（例えば、製造者名、製造時期、製品型番号等）を、外部電極構造体の形状により記録してもよい。
【００８１】
また、以上の実施の形態は、種々の集積回路装置に適用することができる。例えば、半導体メモリ、ＩＣタグ、ＣＰＵ（Central Processing Unit）等に適用することができる。
【００８２】
また、以上の実施の形態は、導電性パッドは、ＴｉＮ/Ｔｉ積層膜と、Ａl膜と、ＴｉＮ/Ｔｉ積層膜を積層した多層膜である。しかし、導電性パッドは、Ｃｕ等の他の金属で形成してもよい。
【００８３】
また、以上の実施の形態は、導電性パッドを露出する絶縁膜は、ＳＩＯ膜、ＳＩＮ膜、及びポリイミド膜の積層膜であった。しかし、導電性パッドを露出する絶縁膜は、ＳＩＯ膜とＳＩＮ膜の積層膜などの他の絶縁膜であってもよい。
【００８４】
以上の実施例１〜４を含む実施の形態に関し、更に以下の付記を開示する。
【００８５】
（付記１）
集積回路を有する集積回路基板と、 
前記集積回路に接続された導電性パッドと、前記導電性パッドを露出する開口部とを持つ絶縁膜を備える外部電極構造体とを有し、
前記外部電極構造体が、集積回路装置の識別情報に対応する形状を有する、
集積回路装置。            
【００８６】
（付記２）    
付記１に記載の集積回路装置において、
前記識別情報は、前記集積回路装置のウェーハ上の形成位置に対応する位置情報であり、
前記形状が、前記ウェーハ上の位置に対応して異なることを、
特徴とする集積回路装置。         
【００８７】
（付記３）
付記１又は２に記載の集積回路装置において、
前記形状は、前記絶縁膜の開口部の形状であることを、
特徴とする集積回路装置。         
【００８８】
（付記４）
付記３に記載の集積回路装置において、
前記開口部の隅が、前記開口部の内側に窪んでいることを、
特徴とする集積回路装置。         
【００８９】
（付記５）
付記１又は２に記載の集積回路装置において、
前記形状は、前記導電性パッドの形状であることを、
特徴とする集積回路装置。         
【００９０】
（付記６）
付記５に記載の集積回路装置において、
前記導電性パッドの隅が、切欠かれていることを、
特徴とする集積回路装置。
【００９１】
（付記７）
付記１又は２に記載の集積回路装置において、
前記外部電極構造体が、前記導電性パッドを担持する絶縁膜の貫通孔に金属を充填した複数のプラグを持つプラグ群を有し、
前記形状が、前記プラグ群の形状であることを、
特徴とする集積回路装置。         
【００９２】
（付記８）
周囲にダイシングの切り残し領域を有する集積回路基板と、
前記切り残し領域に交差する導電膜を持った導電膜構造体とを有し
前記導電膜構造体は、集積回路装置の識別情報に対応する形状を有する、
集積回路装置。                
【符号の説明】
【００９３】
２・・・集積回路装置
４・・・集積回路
６・・・集積回路基板
８・・・導電性パッド
１０・・・開口部
１２・・・絶縁膜
１４・・・外部電極構造体
２６・・・プラグ
３６・・・ウェーハ
４４・・・プラグ群
５０・・・切残し領域
【図１】
2011035299.tif 000003
【図２】
2011035299.tif 000004
【図３】
2011035299.tif 000005
【図４】
2011035299.tif 000006
【図５】
2011035299.tif 000007
【図６】
2011035299.tif 000008
【図７】
2011035299.tif 000009
【図８】
2011035299.tif 000010
【図９】
2011035299.tif 000011
【図１０】
2011035299.tif 000012
【図１１】
2011035299.tif 000013
【図１２】
2011035299.tif 000014
【図１３】
2011035299.tif 000015
【図１４】
2011035299.tif 000016
【図１５】
2011035299.tif 000017
【図１６】
2011035299.tif 000018
【図１７】
2011035299.tif 000019