(57)【要約】【課題】メモリへのデータの格納について高速化と省電力化とを両立する。【解決手段】コンピュータ１００が、情報処理に使われるデータの格納に係る構成要素として、メインメモリ１２０、ＳＳＤ１３０、第１チップセット１４０、および第２チップセット１５０を備えた。そして、ＳＳＤ１３０の制御部１３２が、ＤＲＡＭを有するメインメモリ１２０の一部を、ＮＡＮＤ型フラッシュメモリ１３１へのデータ格納におけるバッファ領域１２１として利用する。【選択図】        図４
2011022657.tif 000002
【特許請求の範囲】
【請求項１】
対象装置のメインメモリとして使用される第１のメモリと、
第１のメモリよりアクセス速度が遅い第２のメモリと、
前記第１のメモリの所定領域を第２のメモリの一時保存領域として確保する確保手段と、
前記第２のメモリへのデータの書き込み指示を受け、該データを、前記第１のメモリに一時格納すると共に、該格納したデータを該第１のメモリから前記第２のメモリへ転送するメモリ制御部とを備えたことを特徴とするメモリシステム。
【請求項２】
前記第２のメモリよりアクセス速度が速い第３のメモリを備え、
前記メモリ制御部は、前記第１のメモリへのデータの一時格納が完了したときに、前記第１のメモリ内に格納されたデータを前記第３のメモリに転送することを特徴とする請求項１記載のメモリシステム。
【請求項３】
前記第３のメモリは、不揮発性のメモリであることを特徴とする請求項２記載のメモリシステム。
【請求項４】
対象装置のメインメモリとして使用される第１のメモリと、
第１のメモリよりアクセス速度が遅い第２のメモリと、
前記第１のメモリの所定領域を第２のメモリの一時保存領域として確保する確保手段と、
前記第２のメモリへのデータの書き込み指示を受け、該データを、前記第１のメモリに一時格納すると共に、該格納したデータを該第１のメモリから前記第２のメモリへ転送するメモリ制御部と、
前記第１のメモリおよび前記第２のメモリへのアクセスを行う処理部とを備えたことを特徴とする情報処理装置。
【請求項５】
前記第２のメモリよりアクセス速度が速い第３のメモリを備え、
前記メモリ制御部は、前記第１のメモリへのデータの一時格納が完了したときに、前記第１のメモリ内に格納されたデータを前記第３のメモリに転送することを特徴とする請求項４記載の情報処理装置。
【請求項６】
前記第３のメモリは、不揮発性のメモリであることを特徴とする請求項５記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は、メモリシステムおよび情報処理装置に関する。
【背景技術】
【０００２】
近年、ハードディスク装置（ＨＤＤ：Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ）に替わるメモリ装置として、記憶媒体にフラッシュメモリを用いるいわゆるＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）が注目されている（例えば、特許文献１〜３参照。）。
【０００３】
ＳＳＤは、ＨＤＤのように磁気ディスクを持たないため、ヘッドを所望のトラックまで移動させるシーク動作のための時間や、そのトラックにおける所望のデータ位置がヘッドまでやって来るための時間が不要である。そのため、ＳＳＤでは、データの格納や再生をＨＤＤに比べて高速に行うことができ注目されている。また、ＳＳＤは、ＨＤＤのようにモータを使って磁気ディスクを回転させたりヘッドを移動させたりする必要がないので消費電力が少ない。その意味でも、ＳＳＤは注目を集めている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１５０９１３号公報
【特許文献２】特開平６−４３９９号公報
【特許文献３】特開２００７−４１８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、ＳＳＤの多くは、フラッシュメモリにデータを記憶する際のバッファ用にＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を備えている。そして、近年、ＳＳＤについては、更なる高速化が求められているが、そのための方法の１つとして、このバッファ用のＤＲＡＭの大容量化が挙げられる。
【０００６】
一方で、ＳＳＤについては、更なる省電力化が求められている。しかしながら、ＤＲＡＭは多くの場合消費電力が大きく、さらに、その消費電力は、ＤＲＡＭを大容量化するほど増大する。このため、現状では、ＳＳＤの更なる高速化と省電力化との両立が困難となっている。
【０００７】
尚、ここまでＳＳＤを例に挙げて高速化と省電力化との両立が困難であるという問題点について説明した。しかし、このような問題は、ＤＲＡＭのように消費電力が大きい記憶媒体をバッファとして使ってデータの格納を行うメモリシステムに一般的に生じ得る問題である。
【０００８】
本件は上記事情に鑑み、メモリへのデータの格納について高速化と省電力化とを両立することを目的とするものである。
【課題を解決するための手段】
【０００９】
上記目的を達成するメモリシステムの基本形態は、第１のメモリと、第２のメモリと、確保手段と、メモリ制御部とを備えている。
【００１０】
第１のメモリは、対象装置のメインメモリとして使用されるものである。
【００１１】
第２のメモリは、第１のメモリよりアクセス速度が遅いものである。
【００１２】
確保手段は、上記第１のメモリの所定領域を第２のメモリの一時保存領域として確保するものである。
【００１３】
メモリ制御部は、上記第２のメモリへのデータの書き込み指示を受け、そのデータを、上記第１のメモリに一時格納すると共に、その格納したデータをその第１のメモリから上記第２のメモリへ転送するものである。
【００１４】
また、上記目的を達成するメモリ装置の基本形態は、上記第２のメモリと、以下に説明するデータ受付部とを備えている。
【００１５】
データ受付部は、上記メモリ制御部に接続される。そして、このデータ受付部は、上記第２のメモリに書き込まれるデータの入力を受け、その入力されたデータを上記メモリ制御部に送る。
【００１６】
また、上記目的を達成するメモリ制御装置の基本形態は、上記確保手段と、以下に説明するデータ入力部と、データ振分部とを備えている。
【００１７】
データ入力部は、第１のデータの入力と第２のデータの入力を受けるものである。
【００１８】
データ振分部は、上記データ入力部で入力されたデータのうち、第１のデータは、上記第１のメモリへのその第１のデータの書き込み指示を受け、その第１のデータをその第１のメモリに直接格納する。また、このデータ振分部は、上記第２のメモリへの第２のデータの書き込み指示を受ける。そして、このデータ振分部は、その第２のデータを、その第１のメモリに一時格納すると共に、その格納した第２のデータをその第１のメモリから上記第２のメモリへ転送する。
【００１９】
また、上記目的を達成する情報処理装置の基本形態は、上記第１のメモリと、上記第２のメモリと、上記確保手段と、上記メモリ制御部と、以下に説明する処理部とを備えている。
【００２０】
処理部は、上記第１のメモリおよび上記第２のメモリへのアクセスを行うものである。
【発明の効果】
【００２１】
本件によれば、メモリへのデータの格納について高速化と省電力化とを両立することができる。
【図面の簡単な説明】
【００２２】
【図１】第１実施形態を示す図である。
【図２】第２実施形態を示す図である。
【図３】第３実施形態を示す図である。
【図４】第４実施形態を示す模式図である。
【図５】比較例を示す模式図である。
【図６】第４実施形態で実行されるＳＳＤへの保持所望データの書込み処理を表わすフローチャートの前半を示す図である。
【図７】第４実施形態で実行されるＳＳＤへの保持所望データの書込み処理を表わすフローチャートの後半を示す図である。
【図８】第５実施形態で実行されるＳＳＤへの保持所望データの書込み処理を表わすフローチャートの前半を示す図である。
【図９】第５実施形態で実行されるＳＳＤへの保持所望データの書込み処理を表わすフローチャートの後半を示す図である。
【図１０】第６実施形態を示す模式図である。
【図１１】第７実施形態を示す模式図である。
【図１２】第７実施形態で実行されるＳＳＤへの保持所望データの書込み処理を表わすフローチャートの前半を示す図である。
【図１３】第７実施形態で実行されるＳＳＤへの保持所望データの書込み処理を表わすフローチャートの後半を示す図である。
【図１４】全終了処理を示すフローチャートである。
【図１５】第８実施形態を示す模式図である。
【図１６】第８実施形態で実行されるＳＳＤへの保持所望データの書込み処理を表わすフローチャートの前半を示す図である。
【図１７】第８実施形態で実行されるＳＳＤへの保持所望データの書込み処理を表わすフローチャートの後半を示す図である。
【図１８】全終了処理を示すフローチャートである。
【図１９】ＭＲＡＭを使った別例を示す図である。
【図２０】別例で実行される、ＳＳＤへの保持所望データの書込み処理を表わすフローチャートの前半を示す図である。
【図２１】別例で実行される、ＳＳＤへの保持所望データの書込み処理を表わすフローチャートの後半を示す図である。
【図２２】第６実施形態を示す模式図である。
【図２３】第９実施形態で実行される書込み処理を表わすフローチャートの前半を示す図である。
【図２４】第９実施形態で実行される書込み処理を表わすフローチャートの後半を示す図である。
【図２５】全終了処理を示すフローチャートである。
【図２６】第１０実施形態を示す模式図である。
【図２７】第１０実施形態で実行される書込み処理を表わすフローチャートの前半を示す図である。
【図２８】第１０実施形態で実行される書込み処理を表わすフローチャートの後半を示す図である。
【図２９】第１１実施形態を示す模式図である。
【発明を実施するための形態】
【００２３】
以下、上記に基本形態について説明したメモリシステム、メモリ装置、メモリ制御装置、および情報処理装置の具体的な実施形態について、図面を参照して説明する。
【００２４】
まず、第１実施形態について説明する。
【００２５】
図１は、第１実施形態を示す図である。
【００２６】
この図１には、メモリシステム１１と処理部１２とを備えた情報処理装置１０が示されている。本実施形態では、この図１の情報処理装置１０が、基本形態について説明した情報処理装置の具体的な実施形態に相当する。また、本実施形態では、図１のメモリシステム１１が、基本形態について説明したメモリシステムの具体的な実施形態に相当する。また、本実施形態では、図１の処理部１２が、上述の情報処理装置の基本形態における処理部の一例に相当する。
【００２７】
また、メモリシステム１１は、第１のメモリ１１＿１と、第２のメモリ１１＿２と、確保手段１１＿３と、メモリ制御部１１＿４とを備えている。本実施形態では、この図１の第１のメモリ１１＿１、第２のメモリ１１＿２、確保手段１１＿３、およびメモリ制御部１１＿４が、それぞれ上述の基本形態における第１のメモリ、第２のメモリ、確保手段、およびメモリ制御部の各一例に相当する。
【００２８】
第１のメモリ１１＿１は、対象装置のメインメモリとして使用されるものである。
【００２９】
第２のメモリ１１＿２は、第１のメモリ１１＿１よりアクセス速度が遅いものである。
【００３０】
確保手段１１＿３は、上記第１のメモリ１１＿１の所定領域１１＿１ａを第２のメモリ１１＿２の一時保存領域として確保するものである。
【００３１】
メモリ制御部１１＿４は、上記第２のメモリ１１＿２へのデータの書き込み指示を受け、そのデータを、上記第１のメモリ１１＿１に一時格納すると共に、その格納したデータをその第１のメモリ１１＿１から上記第２のメモリ１１＿２へ転送するものである。
【００３２】
処理部１２は、上記第１のメモリ１１＿１および上記第２のメモリ１１＿２へのアクセスを行うものである。
【００３３】
尚、第１のメモリ１１＿１へのデータの格納は、この図１では特定されていないが、メモリ制御部１１＿４によって実行されても良く、あるいは、メモリ制御部１１＿４以外の他の不図示の構成要素によって実行されても良い。
【００３４】
この図１のメモリシステム１１では、第１のメモリ１１＿１は、それ自体がデータを主体的に記憶するメモリであると共に、データの格納速度が相対的に遅い第２のメモリ１１＿２の一時保存領域（バッファ）として所定領域１１＿１ａが内部に確保される。このメモリシステム１１の構成によれば、第２のメモリ１１＿２の見かけ上の格納速度が高速であるためには、第２のメモリ１１＿２にとってのバッファが大容量である必要がある。ところが、このバッファが確保される第１のメモリ１１＿１は、上記のようにそれ自体が主体的なメモリであることから、殊更に大容量化しなくても十分に大きな容量を確保することができる。また、このように大きな容量を持つメモリに大容量のバッファを確保できることから、第２のメモリ１１＿２についての高速化による消費電力の増加はほぼゼロとなる。つまり、この図１のメモリシステム１１によれば、データの格納について高速化と省電力化とを両立することができる。延いては、このようなメモリシステム１１を、情報処理で扱うデータの格納に利用する図１の情報処理装置１０におけるデータの格納についても、高速化と省電力化とを両立することができる。
【００３５】
次に、第２実施形態について説明する。
【００３６】
図２は、第２実施形態を示す図である。
【００３７】
この図２では、上記の図１の構成要素と同等な構成要素については図１と同じ符号が付されており、以下では、それら同等な構成要素についての重複説明を省略する。
【００３８】
この図２には、上記第２のメモリ１１＿２とデータ受付部２１とを備えたメモリ装置２０が示されている。本実施形態では、この図２のメモリ装置２０が、基本形態について説明したメモリ装置の具体的な実施形態に相当する。また、本実施形態では、この図２のデータ受付部２１が、上述のメモリ装置の基本形態におけるデータ受付部の一例に相当する。
【００３９】
データ受付部２１は、上記メモリ制御部１１＿４に接続される。そして、このデータ受付部２１は、上記第２のメモリ１１＿２に書き込まれるデータの入力を受け、その入力されたデータを上記メモリ制御部１１＿３に送る。
【００４０】
この図２のメモリ装置２０によれば、このメモリ装置２０外の主体的なメモリである第１のメモリ１１＿１が、このメモリ装置２０内の第２のメモリ１１＿２のバッファとして利用されることとなる。即ち、このメモリ装置２０によれば、上述した図１のメモリシステム１１を簡単に実現することができ、延いては、データの格納について高速化と省電力化とを両立することができる。
【００４１】
次に、第３実施形態について説明する。
【００４２】
図３は、第３実施形態を示す図である。
【００４３】
この図３でも、上記の図１の構成要素と同等な構成要素については図１と同じ符号が付されており、以下では、それら同等な構成要素についての重複説明を省略する。
【００４４】
この図３には、上記確保手段１１＿３と、データ入力部３１と、データ振分部３２とを備えたメモリ制御装置３０が示されている。本実施形態では、この図３のメモリ制御装置３０が、基本形態について説明したメモリ制御装置の具体的な実施形態に相当する。また、本実施形態では、この図３の確保手段１１＿３、データ入力部３１、およびデータ振分部３２が、それぞれ上述のメモリ制御装置の基本形態における確保手段、データ入力部、およびデータ振分部の各一例に相当する。
【００４５】
データ入力部３１は、第１のデータの入力と第２のデータの入力を受ける。
【００４６】
データ振分部３２は、上記データ入力部３１で入力されたデータのうち、第１のデータは、上記第１のメモリ１１＿１へのその第１のデータの書き込み指示を受け、その第１のデータをその第１のメモリ１１＿１に直接格納する。また、このデータ振分部３２は、上記第２のメモリ１１＿２への第２のデータの書き込み指示を受ける。そして、このデータ振分部３２は、その第２のデータを、その第１のメモリ１１＿１に一時格納すると共に、その格納した第２のデータをその第１のメモリ１１＿１から上記第２のメモリ１１＿２へ転送する。
【００４７】
このメモリ制御装置３０によれば、データ振分部３２により、第２のデータは、主体的なメモリである上記の第１のメモリ１１＿１の所定領域１１＿１ａをバッファとして利用して第２のメモリ１１＿２に送られる。即ち、このメモリ制御装置３０によれば、上述した図１のメモリシステム１１を簡単に実現することができ、延いては、データの格納について高速化と省電力化とを両立することができる。
【００４８】
次に、第４実施形態について説明する。
【００４９】
図４は、第４実施形態を示す模式図である。
【００５０】
尚、この図４には、コンピュータ１００が、このコンピュータ１００においてデータの格納に係る構成要素に注目して示されている。このコンピュータ１００は、他にも、外部装置とのＩ／Ｏインタフェースや、情報処理結果等が表示されるモニタ装置を備えている。図４では、データの格納に係る構成要素以外の、これら他の構成要素については、説明の簡単化のために図示が省略されている。また、このことは、後述の各実施形態を示す模式図についても同様である。
【００５１】
本実施形態では、この図４のコンピュータ１００が、基本形態について説明した情報処理装置の具体的な実施形態に相当する。
【００５２】
図４には、コンピュータ１００において、各種情報処理を行うＣＰＵ１１０が示されている。さらに、図４には、このコンピュータ１００においてデータの格納に係る構成要素として、メインメモリ１２０、ＳＳＤ１３０、第１チップセット１４０、および第２チップセット１５０が示されている。本実施形態では、この図４のメインメモリ１２０、ＳＳＤ１３０、および第１チップセット１４０を合わせたものが、基本形態について説明したメモリシステムの具体的な実施形態に相当する。また、本実施形態では、この図４のＣＰＵ１１０が、上述の情報処理装置の基本形態における処理部の一例に相当する。
【００５３】
メインメモリ１２０は、各種情報処理のためのプログラムや各種データがＣＰＵ１１０での情報処理の実行のために展開されるメモリである。本実施形態では、このメインメモリ１２０は、揮発性メモリのＤＲＡＭがプリント基板上に複数搭載されたいわゆるＤＩＭＭ（Ｄｕａｌ  Ｉｎｌｉｎｅ  Ｍｅｍｏｒｙ  Ｍｏｄｕｌｅ）となっている。このメインメモリ１２０では、揮発性メモリのＤＲＡＭがデータの記憶を担っている。このため、このメインメモリ１２０に格納されるデータは、このメインメモリ１２０の電源が遮断されると消失する、情報処理上で一時的に使用される一時使用データとなっている。本実施形態では、このメインメモリ１２０が、上述の基本形態における第１のメモリの一例に相当する。また、本実施形態では、このメインメモリ１２０に格納される上記の一時使用データが、上述の基本形態における第１のデータの一例に相当する。
【００５４】
また、メインメモリ１２０は、いわゆるＳＰＤ（Ｓｅｒｉａｌ  Ｐｒｅｓｅｎｃｅ  Ｄｅｔｅｃｔ）情報を持ったメモリである。ＳＰＤ情報は、容量やスピード情報等といったメモリ自身の情報やＳＳＤ用バッファ領域情報、マッピング情報等である。そして、ＳＰＤ情報が、メインメモリ１２０の不図示の構成要素であるＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ−ｏｎｌｙ  Ｍｅｍｏｒｙ）等の不揮発性メモリに格納されている。
【００５５】
さらに、本実施形態では、メインメモリ１２０の記憶領域が、上記の一時使用データが格納される主記憶領域と、その主記憶領域に対する予備領域とに使い分けられる。そして、メインメモリ１２０内のどのアドレスの領域が主記憶領域で、どのアドレスの領域が予備領域となっているかを示す情報が、上記のＳＰＤ情報に予め記述されている。本実施形態では、このＳＰＤ情報を参照することで、主記憶領域と予備領域との以下のような使い分けが行われる。
【００５６】
まず、上記の一時使用データは、ＳＰＤ情報に場所が記載されている主記憶領域内の各アドレスに格納される。そして、この格納の際、いずれかのアドレスへの一時使用データの格納が失敗したときには、そのアドレスは破損しているとみなされる。すると、予備領域内から所定の優先順位によって選ばれたアドレスが、その破損したとみなされたアドレスの交替アドレスに設定される。主記憶領域中で破損したとみなされたアドレスと、そのアドレスに対応する交替アドレスとは上記のＳＰＤ情報に記述される。そして、その失敗以降、その破損したとみなされたアドレスに送られてくるデータは、予備領域中の交替アドレスに格納される。
【００５７】
ＳＳＤ１３０は、上記のプログラムや各種データが格納されるメモリ装置である。このＳＳＤ１３０は、ＮＡＮＤ型フラッシュメモリ１３１と、制御部１３２とを備えている。本実施形態では、このＳＳＤ１３０が、基本形態について説明したメモリ装置の具体的な実施形態に相当する。
【００５８】
ＮＡＮＤ型フラッシュメモリ１３１は、ＳＳＤ１３０の記憶媒体である。ＮＡＮＤ型フラッシュメモリ１３１は、データの格納速度が、ＤＲＡＭを有するメインメモリ１２０におけるデータの格納速度よりも遅い不揮発性メモリである。また、このＮＡＮＤ型フラッシュメモリ１３１は、ＳＳＤ１３０において、ハードディスク装置における磁気ディスクに相当する記憶媒体であり、大容量のメモリとなっている。このＮＡＮＤ型フラッシュメモリ１３１に格納されるデータは、このＳＳＤ１３０の電源遮断後も保持が所望される保持所望データとなっている。本実施形態では、このＮＡＮＤ型フラッシュメモリ１３１が、上述の基本形態における第２のメモリの一例に相当する。また、本実施形態では、このＮＡＮＤ型フラッシュメモリ１３１に格納される上記の保持所望データが、上述の基本形態における第２のデータの一例に相当する。
【００５９】
本実施形態では、上記のメインメモリ１２０の予備領域が、ＮＡＮＤ型フラッシュメモリ１３１のバッファ領域１２１として利用される。また、このバッファ領域１２１としての利用は、予備領域中の、上記の交替アドレス以外のアドレスについて行われる。
【００６０】
ここで、主記憶領域での破損状況によっては、予備領域中のアドレスの多くが上記の交替アドレスに設定され、バッファ領域１２１として空き容量が不足することがある。本実施形態では、このように予備領域の空き容量が不足している場合、主記憶領域の一部のメモリ領域がこの不足を補うべく徴収されることで、予備領域が拡張される。このような拡張が行われた場合には、上記のＳＰＤ情報における予備領域のアドレスを示す箇所が、拡張後の予備領域のアドレスを示す内容に書き換えられる。また、その場合には、ＳＰＤ情報における主記憶領域のアドレスを示す箇所も、上記の徴収により縮小された主記憶領域のアドレスを示す内容に書き換えられる。
【００６１】
このように、本実施形態では、メインメモリ１２０に元々用意されている、あるいは適宜に拡張された予備領域がバッファ領域１２１として利用される。これにより、メインメモリ１２０の本来の役割である上記の一時使用データの記憶をほとんど圧迫することなく、このメインメモリ１２０の一部の領域がバッファ領域１２１として利用されることとなる。
【００６２】
本実施形態では、ＣＰＵ１１０は、上記の一時使用データについては第１チップセット１４０に入力する。さらに、このＣＰＵ１１０は、上記の保持所望データについては第２チップセット１５０に入力する。
【００６３】
上記の制御部１３２は、第２チップセット１５０から保持所望データを受け取り、第１チップセット１４０に送る。本実施形態では、この制御部１３２が、上述のメモリ装置の基本形態におけるデータ受付部の一例に相当する。
【００６４】
第１チップセット１４０は、ＣＰＵ１１０から一時使用データが入力されると、まず、ＳＰＤ情報を参照して、主記憶領域の場所、その主記憶領域中の破損しているアドレス、および、予備憶領域中に過去に設定された交替アドレスを確認する。そして、第１チップセット１４０は、そのように確認した主記憶領域中のアドレスや、予備憶領域中の交替アドレスに一時使用データを格納する。また、この格納の際、主記憶領域中のアドレスへの格納に失敗した場合には、第１チップセット１４０は、上述した交替アドレスの設定を行う。そして、第１チップセット１４０は、主記憶領域への格納に失敗した一時使用データを、予備憶領域中に新たに設定した交替アドレスに格納する。
【００６５】
また、第１チップセット１４０は、ＳＳＤ１３０の制御部１３２から保持所望データを受け取ると、ＳＰＤ情報を参照することで、以下のような確認を行う。即ち、この場合、第１チップセット１４０は、予備憶領域中の交替アドレス以外の領域を、ＳＳＤ１３０のＮＡＮＤ型フラッシュメモリ１３１のバッファ領域１２１として確認する。そして、第１チップセット１４０は、そのように確認したバッファ領域１２１に保持所望データを格納する。その後に、第１チップセット１４０は、その格納した保持所望データをバッファ領域１２１からＮＡＮＤ型フラッシュメモリ１３１に移す。
【００６６】
さらに、この第１チップセット１４０は、データ格納場所のアドレス等を指定する制御データや、その格納場所に格納される各種データを、高速メモリであるメインメモリ１２０に応じた高速の入出力速度で入出力する。そのため、本実施形態では、データの入出力の経路となるこの第１チップセット１４０とメインメモリ１２０の間、および、この第１チップセット１４０とＳＳＤ１３０の間に、それぞれ高速バスが設けられている。
【００６７】
本実施形態では、この第１チップセット１４０が、基本形態について説明したメモリ制御装置の具体的な実施形態に相当する。また、この第１チップセット１４０は、上述の基本形態における確保手段とメモリ制御部とを兼ねた一例にも相当している。
【００６８】
また、本実施形態では、メインメモリ１２０との上記の一時使用データの遣り取りを担う第１チップセット１４０が、バッファ領域１２１を経由したＮＡＮＤ型フラッシュメモリ１３１への上記の保持所望データの格納も担っている。本実施形態では、このように第１チップセット１４０に、上記の２種類のデータ格納の役割を兼ねさせることで、これら２種類のデータ格納に係る構成のシンプル化が図られている。
【００６９】
このことは、上述の基本形態に対し、上記メモリ制御部が、上記第１のメモリへのデータの書き込み指示も受けるものであって、そのデータは上記第１のメモリに直接格納するものであるという応用形態が好適であることを意味する。
【００７０】
本実施形態では、図４の第１チップセット１４０は、この応用形態におけるメモリ制御部の一例にも相当している。
【００７１】
また、本実施形態では、第１チップセット１４０は、メインメモリ１２０の記憶領域を、上述したように一時使用データを記憶するための主記憶領域と、バッファ領域１２１に利用する予備領域とに使い分ける。この使い分けは、第１チップセット１４０が、メインメモリ１２０のＥＥＰＲＯＭに予め格納されているＳＰＤ情報、あるいは、この第１チップセット１４０自身が適宜に書き換えたＳＰＤ情報を参照することで行われる。
【００７２】
本実施形態では、このような使い分けによって、市販されている既存のメインメモリに、例えばＤＲＡＭの追加等といった変更を加えることなく、そのメインメモリの予備領域がＳＳＤのバッファ領域として活用されている。
【００７３】
このことは、上述の基本形態に対し、上記第１のメモリは、上記所定領域以外の領域が、上記メインメモリとして使用されるものであるという応用形態が好適であることを意味している。
【００７４】
本実施形態のメインメモリ１２０は、この応用形態における第１のメモリの一例にも相当している。
【００７５】
さらに、この第１チップセット１４０は、第１の入力口１４１と、第２の入力口１４２と、データ振分部１４３とを備えている。
【００７６】
第１の入力口１４１は、ＣＰＵ１１０から一時使用データが入力されるものである。
【００７７】
第２の入力口１４２は、ＳＳＤ１３０の制御部１３２から保持所望データが入力されるものである。
【００７８】
そして、データ振分部１４３は、第１の入力口１４１で受け取った一時使用データを上記の主記憶領域に送る。また、このデータ振分部１４３は、第２の入力口１４２で受け取った保持所望データを、上記の予備領域をバッファ領域１２１とし、このバッファ領域１２１を経由してＳＳＤ１３０のＮＡＮＤ型フラッシュメモリ１３１に送る。
【００７９】
本実施形態では、これらの第１の入力口１４１と第２の入力口１４２とを合わせたものが、上述のメモリ制御装置の基本形態におけるデータ入力部の一例に相当する。さらに、本実施形態では、上記のデータ振分部１４３が、上述のメモリ制御装置の基本形態におけるデータ振分部の一例に相当している。
【００８０】
また、本実施形態では、第１チップセット１４０に上記のような２つのデータ入力口を設けることで、この第１チップセット１４０に入力された２種類のデータが、この第１チップセット１４０の内部で簡単に判別されることとなっている。
【００８１】
このことは、上記メモリ制御部が上記第１のメモリへのデータの書き込み指示も受けるという上述の応用形態に対し、以下に説明する応用形態が更に好適であることを意味している。
【００８２】
この更に好適な応用形態では、上記メモリ制御部が、データが入力される第１の入力口と、データが入力される第２の入力口とを有するものとなっている。そして、この好適な応用形態では、上記メモリ制御部が、上記第１の入力口で入力を受けたデータを上記第１のメモリへ書き込むデータとして扱い、上記第２の入力口で入力を受けたデータを上記第２のメモリへ書き込むデータとして扱う。
【００８３】
本実施形態の第１チップセット１４０は、この更に好適な応用形態におけるメモリ制御部の一例にも相当している。また、本実施形態の第１の入力口１４１と第２の入力口１４２とは、それぞれこの更に好適な応用形態における第１の入力口と第２の入力口との各一例に相当する。
【００８４】
第２チップセット１５０は、ＣＰＵ１１０から保持所望データを受け取り、その保持所望データをＳＳＤ１３０の制御部１３２に入力する。この第２チップセット１５０は、データ格納場所のアドレス等を指定する制御データや、その格納場所に格納される各種データを、上記の第１チップセット１４０の入出力速度よりも低速で入出力する。そのため、本実施形態では、これらのデータの入出力の経路となるこの第２チップセット１５０とＳＳＤ１３０の間に低速バスが設けられている。
【００８５】
本実施形態では、第２チップセット１５０が低速バスを介してＳＳＤ１３０に入力した保持所望データは、ＳＳＤ１３０の制御部１３２によって上記の第１チップセット１４０に高速バスを介して入力される。すると、第１チップセット１４０が、その保持所望データを上記のバッファ領域１２１に高速バスを介して一旦格納してからＮＡＮＤ型フラッシュメモリ１３１に移す。
【００８６】
ここで、図４を参照して説明した第４実施形態と比較するための比較例について説明する。
【００８７】
尚、この比較例は、ＳＳＤにバッファ用のＤＲＡＭが内蔵されている点が、第４実施形態とは異なっている。以下では、比較例について、この相違点に注目した説明を行なう。
【００８８】
図５は、比較例を示す模式図である。
【００８９】
尚、この図５では、コンピュータ１００’の構成要素である、図４に示すＣＰＵ１１０と同等なＣＰＵには、図４と同じ符号「１１０」が付されている。
【００９０】
この図５に示す比較例のコンピュータ１００’では、ＤＲＡＭを有するメインメモリ１２０’は、ＳＳＤ１３０’とは独立したメモリであり、第１チップセット１４０’はこのメインメモリ１２０’のみとデータの遣り取りを行なう。
【００９１】
そして、図５のＳＳＤ１３０’には、上述したように、ＮＡＮＤ型フラッシュメモリ１３１’のバッファ用にＤＲＡＭ１３３’が内蔵されている。このＳＳＤ１３０’では、制御部１３２’は、第２チップセット１５０’から入力された保持所望データを、その内蔵のＤＲＡＭ１３３’に一旦格納した後にＮＡＮＤ型フラッシュメモリ１３１’に移す。このバッファ用のＤＲＡＭ１３３’によって、第２チップセット１５０’によるデータの入力速度と、ＮＡＮＤ型フラッシュメモリ１３１’での記憶速度との差が埋められる。
【００９２】
ところで、近年、ＳＳＤについては、更なる高速化が求められているが、そのための方法の１つとして、バッファ用のＤＲＡＭの大容量化が挙げられる。一方で、ＳＳＤについては、更なる省電力化が求められている。しかしながら、ＤＲＡＭは多くの場合消費電力が大きく、さらに、その消費電力は、ＤＲＡＭを大容量化するほど増大する。このため、この図５の比較例のようにＳＳＤにバッファ用のＤＲＡＭを内蔵する構成では、省電力化の要請等により、多くの場合、数ＭＢ程度が容量の限度となっている。
【００９３】
これに対し、図４に示す本実施形態では、コンピュータ１００がメインメモリ１２０に有しているおよそ数ＧＢのＤＲＡＭを、適宜にバッファ領域１２１として利用することができる。即ち、図４のコンピュータ１００では、図５の比較例のコンピュータ１００’でのバッファ容量の約１００倍から１０００倍のバッファ容量を得ることができる。そして、このように大容量のバッファ領域１２１を利用できることから、ＳＳＤ１３０についての高速化のために、ＤＲＡＭを新たに追加する必要がほとんどなく、延いては消費電力の増加はほぼゼロで済む。つまり、本実施形態によれば、データの格納について高速化と省電力化とを両立することができる。
【００９４】
また、本実施形態では、このようにコンピュータ１００が有する大容量のメインメモリ１２０を活用することで、バッファ領域の大容量化が上記のように労せずして効率的に実現されることとなっている。
【００９５】
このことは、上述の基本形態に対し、上記第１のメモリが、データを用いた情報処理を行う情報処理装置のメインメモリであるという応用形態が好適であることを意味している。
【００９６】
本実施形態のメインメモリ１２０は、この応用形態における第１のメモリの一例にも相当している。
【００９７】
次に、図４の第４実施形態において実行される、ＳＳＤ１３０への保持所望データの書込み処理について詳細に説明する。
【００９８】
図６は、第４実施形態で実行されるＳＳＤへの保持所望データの書込み処理を表わすフローチャートの前半を示す図である。また、図７は、このフローチャートの後半を示す図である。
【００９９】
図６および図７のフローチャートが表わす書込み処理は、図４のＣＰＵ１１０から第２チップセット１５０に、今回の格納対象のファイルを構成するデータが、上記の保持所望データとして送られてくるとスタートする。処理がスタートすると、まず、第２チップセット１５０が、ＳＳＤ１３０に電源を投入する（ステップＳ１０１）。
【０１００】
すると、ＳＳＤ１３０の制御部１３２が、第１チップセット１４０に以下のような問合せを行う（ステップＳ１０２）。
【０１０１】
図６のステップＳ１０２では、メインメモリ１２０の予備領域にバッファ領域１２１として十分な空き容量があるか否かが問い合わされる。第１チップセット１４０は、メインメモリ１２０における上記のＳＰＤ情報を参照して、予備領域にバッファ領域１２１としての十分な空き容量があるか否かを判断する。
【０１０２】
この第１チップセット１４０が、予備領域の空き容量がバッファ領域１２１として不十分であると判断した場合（ステップＳ１０２におけるＮＯ判定）、ＳＳＤ１３０の制御部１３２は第１チップセット１４０に以下のような依頼を行う（ステップＳ１０３）。
【０１０３】
まず、制御部１３２は、第１チップセット１４０に、バッファ領域１２１の不足分を補うのに要する容量の算出を依頼する。そして、制御部１３２は、第１チップセット１４０に、主記憶領域中で交替アドレスを除くメモリ領域からの、その算出した容量を有する一部のメモリ領域の抽出を依頼する。さらに、制御部１３２は、第１チップセット１４０に、上記のＳＰＤ情報における予備領域のアドレスを示す箇所についての、次のような書き換えを依頼する。つまり、ＳＰＤ情報における予備領域のアドレスを示す箇所の、それまでの予備領域にその抽出したメモリ領域を加えた新たな予備領域のアドレスを表わす内容への書き換えが、制御部１３２から第１チップセット１４０に依頼される。また、この際には、ＳＰＤ情報における主記憶領域のアドレスを示す箇所も、予備領域への一部の追加により縮小された主記憶領域のアドレスを示す内容に書き換えられる。
【０１０４】
以上に説明したステップＳ１０３での処理により、十分な容量のバッファ領域１２１が予備領域の形で確保される。
【０１０５】
一方、ステップＳ１０２での問合せに対し、予備領域の空き容量がバッファ領域１２１として十分である旨が返答されてきた場合（ステップＳ１０２におけるＹＥＳ判定）、ステップＳ１０３の処理が省略されて、次のステップＳ１０４に進む。
【０１０６】
以上のステップＳ１０２とステップＳ１０３の処理により、上記のように数１０ＧＢの容量を持つメインメモリ１２０のうちの適切な容量のメモリ領域が、バッファ領域１２１として利用されることとなる。
【０１０７】
続いて、ステップＳ１０４では、第２チップセット１５０が、ＳＳＤ１３０への保持所望データの入力を開始する。
【０１０８】
すると、ＳＳＤ１３０の制御部１３２が第２チップセット１５０から入力された保持所望データを第１チップセット１４０の第２の入力口１４２に入力する（ステップＳ１０５）。そして、このステップＳ１０５では、第１チップセット１４０のデータ振分部１４３が、メインメモリ１２０のＳＰＤ情報を参照することでバッファ領域１２１の場所を確認し、保持所望データをそのバッファ領域１２１に格納する。
【０１０９】
ここで、第２チップセット１５０からＳＳＤ１３０への１個のファイルについての保持所望データの入力は、低速バスを介したデータ送信能力に応じたデータ量を一単位として行われる。ここでのフローチャートでは、第２チップセット１５０からの保持所望データの入力は、その一単位分の保持所望データが入力されると一時的に終了する（ステップＳ１０６）。すると、今回の一単位分の保持所望データの格納によってバッファ領域１２１に一定量の保持所望データが貯まったか否かが、第１チップセット１４０によって判定される（ステップＳ１０７）。
【０１１０】
一定量の保持所望データが未だ貯まっていないと判定された場合（ステップＳ１０７におけるＮＯ判定）、ステップＳ１０５まで処理が戻って、次の一単位分の保持所望データの格納が行われる。即ち、ここでのフローチャートでは、保持所望データの格納が、バッファ領域１２１に一定量の保持所望データが貯まるまで（ステップＳ１０７におけるＹＥＳ判定）繰り返される。
【０１１１】
そして、バッファ領域１２１にこの一定量の保持所望データが貯まると、第１チップセット１４０が、この貯まった保持所望データをバッファ領域１２１から読み出してＳＳＤ１３０のＮＡＮＤ型フラッシュメモリ１３１に移す（ステップＳ１０８）。その結果、保持所望データがＮＡＮＤ型フラッシュメモリ１３１に格納される。また、このＮＡＮＤ型フラッシュメモリ１３１への保持所望データの格納は、ＮＡＮＤ型フラッシュメモリ１３１でのデータ記憶速度に応じた所定のデータ量を一単位として行われる。そして、この一単位分の保持所望データがＮＡＮＤ型フラッシュメモリ１３１で格納されると、バッファ領域１２１に貯まっていた上記の一定量の保持所望データ全てについて格納が終了したか否かが、ＳＳＤ１３０の制御部１３２で判定される（ステップＳ１０９）。
【０１１２】
そして、この一定量の保持所望データについて格納が未だ終了していないと判定された場合（ステップＳ１０９におけるＮＯ判定）、ステップＳ１０８まで処理が戻って、次の一単位分の保持所望データの格納が行われる。
【０１１３】
一方、上記の一定量の保持所望データ全てについて格納が終了したと判定された場合（ステップＳ１０９におけるＹＥＳ判定）、ＳＳＤ１３０の制御部１３２は、第１チップセット１４０に次のような依頼を行う（ステップＳ１１０）。即ち、この場合、制御部１３２は、第１チップセット１４０に、バッファ領域１２１内の保持所望データの消去を依頼する。そして、このステップＳ１１０では、制御部１３２からの依頼を受けて、第１チップセット１４０がこの消去を実行する。
【０１１４】
保持所望データの消去が終了すると、次に、第２チップセット１５０が、今回のファイルに属する全ての保持所望データについて上記の一定量毎の格納が終了したか否かを判定する（ステップＳ１１１）。未だ終了していないと判定された場合（ステップＳ１１１におけるＮＯ判定）、ステップＳ１０４まで処理が戻り、そのステップＳ１０４からステップＳ１１０までの処理が繰り返される。一方、全ての保持所望データについて格納が終了したと判定された場合（ステップＳ１１１におけるＹＥＳ判定）、第２チップセット１５０がＳＳＤ１３０への電源を遮断して（ステップＳ１１２）、今回の書込み処理が終了する。
【０１１５】
ここで、本実施形態では、一部がＳＳＤ１３０のバッファ領域１２１として使われるメインメモリ１２０の電源の投入および遮断は、コンピュータ１００の不図示の構成要素である電源制御部によって実行される。本実施形態では、電源投入指示により、電源制御部より第１チップセット１４０及びメインメモリ１２０の電源が投入される。、第２チップセット１５０によってＳＳＤ１３０の電源が投入される。そして、メインメモリ１２０へのアクセスとＳＳＤ１３０での保持所望データの格納との両方が終了すると、電源制御部によってメインメモリ１２０の電源が遮断される。
【０１１６】
上記のステップＳ１１２では、ＳＳＤ１３０の電源遮断時に、メインメモリ１２０へのアクセスが終了し、電源切断指示がされた場合、電源制御部によってメインメモリ１２０の電源も遮断されることとなる。
【０１１７】
以上に説明した処理により、メインメモリ１２０の一部をバッファ領域１２１とした、ＳＳＤ１３０への保持所望データの書込みが実行される。
【０１１８】
次に、第５実施形態について説明する。
【０１１９】
この第５実施形態は、予備領域の全てがバッファ領域として利用されるのではなく、予備領域における上記の交替アドレス以外のメモリ領域の応じた広さのバッファ領域が確保される点が、上記の第４実施形態と異なっている。以下では、第５実施形態について、この相違点に注目した説明を行なう。また、この第５実施形態のハードウェア構成については、図４に示す第４実施形態のハードウェア構成と同等であるので、ここでは図示および重複説明を省略する。尚、以下の説明では、この図４に示す各構成要素を、第５実施形態の構成要素として適宜に参照する。
【０１２０】
図８は、第５実施形態で実行されるＳＳＤへの保持所望データの書込み処理を表わすフローチャートの前半を示す図である。また、図９は、このフローチャートの後半を示す図である。
【０１２１】
尚、この図８および図９では、第４実施形態における書込み処理を表わす図６および図７のフローチャートにおけるステップＳと同等なステップについては、図６および図７の符号と同じ符号が付されている。以下では、これら同等なステップについても重複説明を省略する。
【０１２２】
図８および図９のフローチャートでは、ステップＳ１０１で第２チップセット１５０によってＳＳＤ１３０に電源が投入されると、メインメモリ１２０内に、以下の手順でバッファ領域が確保される。
【０１２３】
まず、ＳＳＤ１３０の制御部１３２からの依頼により、第１チップセット１４０がメインメモリ１２０のＳＰＤ情報を参照して、予備領域が交替アドレスにどの程度占められているかを確認する（ステップＳ２０１）。このステップＳ２０１では、この確認が、予備領域における交替アドレス以外の空き容量が所定の閾値を上回っているか否かを判定することによって行なわれる。
【０１２４】
ここで、本実施形態では、バッファ領域１２１の確保モードとして、相対的に大容量のメモリ領域を確保する第１モードと、相対的に小容量のメモリ領域を確保する第２モードとが用意されている。
【０１２５】
上記のステップＳ２０１において空き容量が閾値を下回っていると判定された場合、第１チップセット１４０は、予備領域中に、上記の第２モードによりバッファ領域１２１を確保する（ステップＳ２０２）。一方、ステップＳ２０１において空き容量が閾値を上回っていると判定された場合、第１チップセット１４０は、予備領域中に、上記の第１モードによりバッファ領域１２１を確保する（ステップＳ２０３）。また、本実施形態では、予備領域中に設定されたバッファ領域１２１のアドレスを示す情報が、ＳＰＤ情報に記述される。
【０１２６】
このようにバッファ領域１２１が確保されると、本実施形態では、上述の第４実施形態と同じステップＳ１０４からステップＳ１１２までの処理により、バッファ領域１２１を利用したＳＳＤ１３０へのデータの書込みが実行される。
【０１２７】
以上に説明した第５実施形態によっても、上述の第４実施形態と同様に、データの格納について高速化と省電力化とが両立されることはいうまでもない。さらに、この第５実施形態では、メインメモリ１２０の使用状況に応じて、バッファ領域１２１の容量が調節される。このような調整により、メインメモリ１２０の一部を、バッファ領域１２１として一層効率的に利用することができる。
【０１２８】
次に、第６実施形態について説明する。
【０１２９】
この第６実施形態は、メインメモリの一部をバッファとして利用したＮＡＮＤ型フラッシュメモリへの保持所望データの格納を、ＳＳＤの制御部が担当している点が、上記の第４実施形態と異なっている。以下では、第６実施形態について、この相違点に注目した説明を行なう。
【０１３０】
図１０は、第６実施形態を示す模式図である。
【０１３１】
尚、この図５では、図４に示す第４実施形態の構成要素と同等な構成要素には、図４と同じ符号が付されている。そして、以下では、これら同等な構成要素について重複説明を省略する。
【０１３２】
この図１０のコンピュータ２００では、メインメモリ２１０が、ＳＳＤ２２０に搭載されている。その結果、本実施形態では、メインメモリ２１０と、ＳＳＤ２２０の制御部２２１との物理的な距離が近くなっている。これを受けて、本実施形態では、第４実施形態では第１チップセットが担当していた上記のメモリ制御機能を、ＳＳＤ２２０の制御部２２１が担当している。
【０１３３】
このため、本実施形態では、第１チップセット２３０は、メインメモリ２１０との間にのみ高速バスを有している。
【０１３４】
ＳＳＤ２２０の制御部２２１は、第２チップセット１５０から低速バスを介して送られてきた保持所望データを、メインメモリ２１０の予備領域をバッファ領域２１１として、このバッファ領域２１１一旦格納する。その後に、制御部２２１は、このバッファ領域２１１に格納したデータをＮＡＮＤ型フラッシュメモリ１３１に移す。
【０１３５】
一方、本実施形態の第１チップセット２３０は、ＣＰＵ１１０から一時使用データを受け取り、そのデータをそのメインメモリ２１０の主記憶領域に高速バスを介して格納する。
【０１３６】
本実施形態では、図１０のメインメモリ２１０とＳＳＤ２２０とを合わせたものが、基本形態について説明したメモリシステムの具体的な実施形態に相当する。また、本実施形態では、図１０のメインメモリ２１０が、上述の基本形態における第１のメモリの一例に相当する。また、本実施形態では、図１０のＳＳＤ２２０の制御部２２１が、上述の基本形態における確保手段とメモリ制御部とを兼ねた一例に相当する。
【０１３７】
尚、この制御部２２１が行なうＳＳＤ２２０への保持所望データの書込み処理は、第４実施形態と同様に、図６および図７のフローチャートに則って実行される。ただし、この第４実施形態フローチャートにおいて、制御部１３２の依頼によって第１チップセット１４０が行なっていた処理は、本実施形態では、全てこの制御部２２１自身によって実行されることとなる。ここでは、この第６実施形態の書込み処理については図示および重複説明を省略する。
【０１３８】
以上に説明した第６実施形態によっても、上述の第４実施形態と同様に、データの格納について高速化と省電力化とが両立されることはいうまでもない。
【０１３９】
次に、第７実施形態について説明する。
【０１４０】
この第７実施形態では、メインメモリ内のバッファ領域からＮＡＮＤ型フラッシュメモリへの保持所望データの格納が、不揮発性のフラッシュメモリを経由して行なわれる。
【０１４１】
また、この第７実施形態では、ＳＳＤへの電源投入および電源遮断を担っている第２チップセットが、ＮＡＮＤ型フラッシュメモリへの保持所望データの格納の終了とは独立して電源遮断を実行する。そして、第７実施形態は、電源遮断時にＮＡＮＤ型フラッシュメモリに格納しきれなかった保持所望データが上記のフラッシュメモリに退避される。
【０１４２】
このように、第７実施形態は、バッファ領域からＮＡＮＤ型フラッシュメモリへのフラッシュメモリを経由した保持所望データの格納と、ＳＳＤの電源遮断時の、そのフラッシュメモリへの保持所望データの退避とが、上述の第４実施形態と異なっている。以下では、第７実施形態について、この相違点に注目して説明する。
【０１４３】
図１１は、第７実施形態を示す模式図である。
【０１４４】
尚、この図１１では、コンピュータ３００の構成要素である、図４に示す第４実施形態におけるＣＰＵ１１０と同等なＣＰＵには、図４と同じ符号「１１０」が付されている。
【０１４５】
この図１１に示すコンピュータ３００では、ＳＳＤ３２０が、バッファ領域３１１からＮＡＮＤ型フラッシュメモリ３２１への保持所望データを一時的に溜める不揮発性のフラッシュメモリ３２３を有している。バッファ領域３１１の保持所望データは、このフラッシュメモリ３２３に一定のデータ量となるまで一時的に溜められる。そして、そのデータ量まで保持所望データが貯まると、その保持所望データがＮＡＮＤ型フラッシュメモリ３２１に移される。ここで、ＮＡＮＤ型フラッシュメモリ３２１には、その構造上、データの格納回数に上限がある。本実施形態では、フラッシュメモリ３２３に一旦保持所望データを溜めてからＮＡＮＤ型フラッシュメモリ３２１に格納するようにすることで、格納回数が抑制されている。
【０１４６】
そして、本実施形態では、このデータの格納回数を抑制するためのフラッシュメモリ３２３が、ＳＳＤ３２０の電源遮断時におけるメインメモリ３１０のバッファ領域３１１からの保持所望データの退避にも利用されている。
【０１４７】
そして、バッファ領域３１１からフラッシュメモリ３２３へのデータ入力を簡単にするために、本実施形態では、上述の第６実施形態と同様に、メインメモリ３１０がＳＳＤ３２０に搭載されている。
【０１４８】
また、本実施形態の第１チップセット３３０は、メインメモリ３１０との間に高速バスを有し、メインメモリ３１０へのデータの格納を担当する。
【０１４９】
また、本実施形態の第２チップセット３４０は、ＳＳＤ３２０の制御部３２２との間に低速バスを有し、保持所望データの入力を担当する。そして、この第２チップセット３４０がＳＳＤ３２０への電源投入および電源遮断を担っている。本実施形態では、この電源遮断が、バッファ領域３１１からＮＡＮＤ型フラッシュメモリ３２１へのデータ入力の終了とは独立して実行される。第７実施形態では、このような処理により、電源遮断についての簡略化が図られている。
【０１５０】
そして、本実施形態では、ＳＳＤ３２０の制御部３２２が、バッファ領域３１１を経由したＮＡＮＤ型フラッシュメモリ３２１への保持所望データの格納と、電源遮断時のフラッシュメモリ３２３への保持所望データの退避とを担当している。
【０１５１】
本実施形態では、図１１のメインメモリ３１０とＳＳＤ３２０とを合わせたものが、基本形態について説明したメモリシステムの具体的な実施形態に相当する。
【０１５２】
また、本実施形態では、図１１のメインメモリ３１０が、上述の基本形態における第１のメモリの一例に相当する。また、本実施形態では、図１１のＳＳＤ３２０が、基本形態について説明したメモリ装置の具体的な実施形態に相当する。また、本実施形態では、図１１のＳＳＤ３２０のＮＡＮＤ型フラッシュメモリ３２１が、上述の基本形態における第２のメモリの一例に相当する。また、本実施形態では、図１１のＳＳＤ３２０の制御部３２２が、上述の基本形態における確保手段とメモリ制御部とを兼ねた一例に相当する。
【０１５３】
さらに、本実施形態では、上述したように、フラッシュメモリ３２３に一旦保持所望データを溜めてからＮＡＮＤ型フラッシュメモリ３２１に格納するようにすることで、ＮＡＮＤ型フラッシュメモリ３２１での格納回数が抑制されている。
【０１５４】
このことは上述した基本形態に対し、以下に説明する応用形態が好適であることを意味している。この応用形態は、上記第２のメモリよりアクセス速度が速い第３のメモリを備えている。そして、この応用形態では、上記メモリ制御部は、上記第１のメモリへのデータの一時格納が完了したときに、上記第１のメモリ内に格納されたデータを上記第３のメモリに転送するものとなっている。
【０１５５】
本実施形態のフラッシュメモリ３２３は、この応用形態における第３のメモリの一例に相当する。また、本実施形態のＳＳＤ３２０の制御部３２２は、この応用形態におけるメモリ制御部の一例にも相当している。
【０１５６】
さらに、本実施形態では、フラッシュメモリ３２３の不揮発性を利用して、このフラッシュメモリ３２３が、ＳＳＤ３２０の電源遮断時における保持所望データの退避にも利用されている。
【０１５７】
このことは、上記の第３のメモリを備えた応用形態に対し、上記第３のメモリは、不揮発性のメモリであるという応用形態が更に好適であることを意味している。
【０１５８】
本実施形態のフラッシュメモリ３２３は、この更に好適な応用形態における第３のメモリの一例にも相当している。
【０１５９】
以下、この図１１に示す第７実施形態で実行される、ＳＳＤ３２０への保持所望データの書込み処理について説明する。
【０１６０】
図１２は、第７実施形態で実行されるＳＳＤへの保持所望データの書込み処理を表わすフローチャートの前半を示す図である。また、図１３は、このフローチャートの後半を示す図である。
【０１６１】
図１２および図１３のフローチャートが表わす書込み処理は、図１１のＣＰＵ１１０から第２チップセット３４０に保持所望データが送られてくるとスタートする。処理がスタートすると、まず、第２チップセット３４０が、ＳＳＤ３２０に電源を投入する（ステップＳ３０１）。
【０１６２】
すると、ＳＳＤ３２０の制御部３２２が、上記のフラッシュメモリ３２３に保持所望データが残っているか否かを、ＳＳＤ３２０の各メモリでのデータの格納状況を管理する管理テーブルの参照により確認する（ステップＳ３０２）。
【０１６３】
このステップＳ３０２での確認には次のような意味がある。
【０１６４】
本実施形態では、ＮＡＮＤ型フラッシュメモリ３２１への最終的なデータ格納は、フラッシュメモリ３２３に一時的に溜められた保持所望データのＮＡＮＤ型フラッシュメモリ３２１への格納である。ステップＳ３０２で参照される上記の管理テーブルには、このフラッシュメモリ３２３からＮＡＮＤ型フラッシュメモリ３２１へのデータ格納が終了したか否かがフラグとして記録される。言い替えると、この管理テーブルには、フラッシュメモリ３２３に保持所望データが残っているか否かがフラグとして記録される。そして、本実施形態では、上述したように、電源遮断時にＮＡＮＤ型フラッシュメモリ３２１に格納しきれずメインメモリ３１０のバッファ領域３１１に残った保持所望データがフラッシュメモリ３２３に退避される。
【０１６５】
ここで、上記のステップＳ３０２において、フラッシュメモリ３２３に保持所望データが残っている旨が確認されたとする。このことは、前回の電源投入時に実行された保持所望データの書込み処理で、電源遮断時に退避された保持所望データがフラッシュメモリ３２３に残っていることを意味する。一方、フラッシュメモリ３２３に保持所望データが残っていない旨が確認されたとする。このことは、前回の書込み処理が、フラッシュメモリ３２３内の保持所望データのＮＡＮＤ型フラッシュメモリ３２１への格納も含めて全て完了していることを意味する。
【０１６６】
つまり、上記のステップＳ３０２では、ＮＡＮＤ型フラッシュメモリ３２１への未格納の保持所望データがフラッシュメモリ３２３内にあるか否かが確認される。
【０１６７】
未格納の保持所望データがフラッシュメモリ３２３内にあった場合、ＳＳＤ３２０の制御部３２２は、このフラッシュメモリ３２３内の未格納の保持所望データをＮＡＮＤ型フラッシュメモリ３２１に格納する（ステップＳ３０３）。
【０１６８】
また、本実施形態では、フラッシュメモリ３２３内の保持所望データのＮＡＮＤ型フラッシュメモリ３２１への格納は、所定のデータ量を一単位として行われる。ここでのフローチャートでは、フラッシュメモリ３２３内の保持所望データの格納、その一単位分の保持所望データが格納されると一時的に終了する。そして、そのように格納が終了すると、今回の一単位分の保持所望データの格納によって上記の未格納の保持所望データの格納が全て終了したか否かが制御部３２２によって判定される（ステップＳ３０４）。
【０１６９】
未格納の保持所望データの格納が未だ終了していないと判定された場合（ステップＳ３０４におけるＮＯ判定）、ステップＳ３０３まで処理が戻って、次の一単位分の保持所望データの格納が行われる。即ち、ここでのフローチャートでは、保持所望データの格納が、未格納の保持所望データが全て格納されるまで（ステップＳ３０４におけるＹＥＳ判定）繰り返される。そして、この未格納の保持所望データの格納が全て終了すると、制御部３２２が、フラッシュメモリ３２３内の保持所望データを消去して（ステップＳ３０５）、次のステップＳ３０６に進む。
【０１７０】
一方、上記のステップＳ３０２において、フラッシュメモリ３２３に保持所望データが残っていない旨が確認された場合には、上記のステップＳ３０３〜Ｓ３０５の処理が省略されてステップＳ３０６に進む。
【０１７１】
ステップＳ３０６では、ＳＳＤ３２０の制御部３２２が、メインメモリ３１０のＳＰＤ情報を参照し、予備領域に、上記の交替アドレスに設定されていない空き容量が十分にあるか否かを判定する。予備領域の空き容量がバッファ領域３１１として不十分であると判定された場合（ステップＳ３０６におけるＮＯ判定）、ＳＳＤ３２０の制御部３２２は以下のような処理を実行する（ステップＳ３０７）。即ち、この場合、制御部３２２は、不足分を補うのに要する容量の算出、その算出した容量を有するメモリ領域の主記憶領域からの抽出、および、抽出結果に応じたＳＰＤ情報の書換えを実行する。これらの一連の処理により、バッファ領域３１１として十分な容量まで予備領域が拡張される。
【０１７２】
一方、予備領域の空き容量が十分であると判定された場合（ステップＳ３０６におけるＹＥＳ判定）、ステップＳ３０７の処理が省略されて、次のステップＳ３０８に進む。
【０１７３】
このステップＳ３０８では、第２チップセット３４０が、ＳＳＤ３２０への保持所望データの入力を開始する。
【０１７４】
すると、その保持所望データを制御部３２２が受け取って、その保持所望データを、上記のように確保されているバッファ領域３１１に格納する（ステップＳ３０９）。
【０１７５】
ここで、１個のファイルについての保持所望データの格納は、所定のデータ量を一単位として行われる。ここでのフローチャートでは、第２チップセット３４０による保持所望データの格納は、その一単位分の保持所望データが格納されると一時的に終了する（ステップＳ３１０）。そして、保持所望データの格納が終了すると、今回の一単位分の保持所望データの格納によってバッファ領域３１１に一定量の保持所望データが貯まったか否かが、ＳＳＤ３２０の制御部３２２によって判定される（ステップＳ３１１）。
【０１７６】
一定量の保持所望データが未だ貯まっていないと判定された場合（ステップＳ３１１におけるＮＯ判定）、ステップＳ３０９まで処理が戻って、次の一単位分の保持所望データの格納が行われる。即ち、ここでのフローチャートでは、保持所望データの格納が、バッファ領域３１１に一定量の保持所望データが貯まるまで（ステップＳ３１１におけるＹＥＳ判定）繰り返される。
【０１７７】
そして、バッファ領域３１１にこの一定量の保持所望データが貯まると、ＳＳＤ３２０の制御部３２２が、この貯まった保持所望データをバッファ領域３１１から読み出してフラッシュメモリ３２３に格納する（ステップＳ３１２）。このフラッシュメモリ３２３への保持所望データの格納も、所定のデータ量を一単位として行われる。そして、この一単位分の保持所望データがフラッシュメモリ３２３で格納されると、バッファ領域３１１に貯まっていた上記の一定量の保持所望データ全てについて格納が終了したか否かが、ＳＳＤ３２０の制御部３２２で判定される（ステップＳ３１３）。
【０１７８】
そして、この格納が未だ終了していないと判定された場合（ステップＳ３１３におけるＮＯ判定）、ステップＳ３１２まで処理が戻って、次の一単位分の保持所望データの格納が行われる。
【０１７９】
一方、上記の一定量の保持所望データ全てについて格納が終了したと判定された場合（ステップＳ３１３におけるＹＥＳ判定）、ＳＳＤ３２０の制御部３２２は、次のような処理を行う（ステップＳ３１４）。即ち、この場合、制御部３２２は、今回フラッシュメモリ３２３で記憶した上記の一定量の保持所望データの、バッファ領域３１１からの消去を実行する。
【０１８０】
保持所望データの消去が終了すると、次に、ＳＳＤ３２０の制御部３２２は、ここまでの処理でフラッシュメモリ３２３に所定の閾値を超えるデータ量の保持所望データが貯まったか否かを判定する（ステップＳ３１５）。
【０１８１】
未だフラッシュメモリ３２３には閾値を超えるデータ量の保持所望データが貯まっていないと判定された場合（ステップＳ３１５におけるＮＯ判定）、ステップＳ３０８まで処理が戻って、このステップＳ３０８からステップＳ３１４までの処理が繰り返される。この繰り返しにより、メインメモリ３１０のバッファ領域３１１への保持所望データの格納と、フラッシュメモリ３２３への保持所望データの格納が再度実行される。
【０１８２】
そして、このフラッシュメモリ３２３に閾値を超えるデータ量の保持所望データが貯まったと判定された場合（ステップＳ３１５におけるＹＥＳ判定）、ＳＳＤ３２０の制御部３２２は、次のような処理を行う（ステップＳ３１６）。即ち、この場合、制御部３２２は、このフラッシュメモリ３２３内の保持所望データをＮＡＮＤ型フラッシュメモリ３２１に格納する。
【０１８３】
また、上述したように、このフラッシュメモリ３２３内の保持所望データのＮＡＮＤ型フラッシュメモリ３２１への格納は、所定のデータ量を一単位とした格納となっている。ここでのフローチャートでは、フラッシュメモリ３２３からの保持所望データの格納は、その一単位分の保持所望データが格納されると一時的に終了する。そして、そのように格納が終了すると、フラッシュメモリ３２３内の保持所望データが全て格納されたか否かが制御部３２２によって判定される（ステップＳ３１７）。
【０１８４】
全ての保持所望データの格納が未だ終了していないと判定された場合（ステップＳ３１７におけるＮＯ判定）、ステップＳ３１６まで処理が戻って、次の一単位分の保持所望データ格納が行われる。即ち、ここでのフローチャートでは、保持所望データ格納が、フラッシュメモリ３２３内の保持所望データが全て格納されるまで（ステップＳ３１７におけるＹＥＳ判定）繰り返される。そして、この保持所望データの格納が全て終了すると、制御部３２２が、フラッシュメモリ３２３内の保持所望データを消去して（ステップＳ３１８）、以下に説明する全終了処理（ステップＳ３５０）が実行される。
【０１８５】
ここで、この全終了処理は、基本的には、ここまでに説明した書込み処理と並行して実行される、この書込み処理とは独立した処理となっている。ただし、本実施形態では、この全終了処理は、上記のステップＳ３１８を経て実行される、この書込み処理のサブルーチンとしても利用される。
【０１８６】
図１４は、全終了処理を示すフローチャートである。
【０１８７】
ここで、まず、この全終了処理（ステップＳ３５０）が、上記の書込み処理のステップＳ３１８を経てサブルーチンとして実行される場合について説明する。
【０１８８】
まず、第２チップセット３４０が、今回のファイルを構成する全ての保持所望データについてＳＳＤ３２０への格納が終了したか否かを判定する（ステップＳ３５１）。
【０１８９】
未だ格納が終了していないと判定された場合（ステップＳ３５１におけるＮＯ判定）、上記の書込み処理における図１２のステップＳ３０８に戻る。そして、この書込み処理が引き続き実行される。
【０１９０】
一方、全ての保持所望データの格納が終了したと判定された場合（ステップＳ３５１におけるＹＥＳ判定）、この全終了処理では、次のステップＳ３５２の処理が用意されている。このステップＳ３５２の処理は、ＳＳＤ３２０の制御部３２２が、メインメモリ３１０のバッファ領域３１１の保持所望データをフラッシュメモリ３２３に格納する処理である。しかし、この全終了処理が、上記の書込み処理のステップＳ３１８を経てサブルーチンとして実行される場合、図１３のステップＳ３１４でバッファ領域３１１の保持所望データは消去されている。このため、この図１４のステップＳ３５２では、事実上何も行なわれず、次のステップＳ３５３に進む。
【０１９１】
このステップＳ３５３では、第２チップセット３４０が、ＳＳＤ３２０への保持所望データの格納終了から所定時間経過後にＳＳＤ３２０の電源を遮断し、上記の書込み処理も含めて、この図１４の全終了処理を終了する。
【０１９２】
ここで、本実施形態では、メインメモリ３１０の電源の投入および遮断は、コンピュータ３００の不図示の構成要素である電源制御部によって実行される。本実施形態では、電源投入指示により、電源制御部より第１チップセット３３０及びメインメモリ３１０の電源が投入される。第２チップセット３４０によってＳＳＤ３２０の電源が投入される。そして、メインメモリ３１０へのアクセスとＳＳＤ３２０への保持所望データの格納との両方が終了すると、電源制御部によってメインメモリ３１０の電源が遮断される。
【０１９３】
上記のステップＳ３５３では、ＳＳＤ３２０の電源遮断時に、メインメモリ３１０へのアクセスが終了し、電源切断指示がされた場合、電源制御部によってメインメモリ３１０の電源も遮断されることとなる。
【０１９４】
次に、この全終了処理（ステップＳ３５０）が、上記の書込み処理と並行して、その書込み処理とは独立に実行される場合について説明する。
【０１９５】
この場合、上記のステップＳ３５１の処理は、第２チップセット３４０による、自分のデータ入力についての一定時間間毎の監視処理となる。このときには、データ入力が終了していないと判定されても、上記のように図１２のステップＳ３０８には戻らず、単に監視を続行するだけとなる。
【０１９６】
ここで、全終了処理が書込み処理とは独立に実行されていて、上記のステップＳ３５１で、データ入力が終了したと判定される状況について説明する。
【０１９７】
上述したように、第２チップセット３４０からＳＳＤ３２０への１個のファイルについての保持所望データの入力は、所定のデータ量を一単位としたデータ入力となっている。このとき、このファイルに属し順次に格納される複数の単位データのうち、最後から１つ前の単位データまでは、データ入力の度に、この全終了処理がサブルーチンとして機能する。そして、このときには、図１４のステップＳ３５１での判定によって必ず図１２のステップＳ３０８に戻ることとなる。
【０１９８】
しかし、最後の単位データが第２チップセット３４０からＳＳＤ３２０に入力されると、図１２のステップＳ３１０の処理が終了した時点で、図１４のステップＳ３５１の処理においてデータ入力が終了したと判定されることとなる。しかも、このときには、図１２のステップＳ３１２やステップＳ３１４の処理が実行されていないので、バッファ領域３１１には、未だフラッシュメモリ３２３に未格納の最後の単位データが残っている。
【０１９９】
上述したように、メインメモリ３１０の電源は、このメインメモリ３１０へのアクセスが終了していた場合、ＳＳＤ３２０の電源遮断時に、電源制御部によって遮断されてしまう。そして、上記のようにバッファ領域３１１に残った単位データは、メインメモリ３１０のＤＲＡＭに格納されているので、電源の遮断と共に消失してしまう。
【０２００】
そこで、書込み処理とは独立に実行される全終了処理では、このバッファ領域３１１に残っている最後の単位データが、図１４のステップＳ３５２の処理でフラッシュメモリ３２３に退避されることとなる。そして、この退避は、第２チップセット３４０のデータ入力終了後、ステップＳ３５３でメインメモリ３１０およびＳＳＤ３２０の電源が遮断されるまでの間に完了される。そして、ステップＳ３５３では、この退避の完了後に、メインメモリ３１０およびＳＳＤ３２０の電源が遮断される。
【０２０１】
そして、このように退避された最後の単位データは、次に第２チップセット３４０からデータ入力が開始されるときに、図１２のステップＳ３０３の処理によってＮＡＮＤ型フラッシュメモリ３２１に格納されることとなる。
【０２０２】
以上に説明した第７実施形態によっても、上述の第４実施形態と同様に、データの格納について高速化と省電力化とが両立されることはいうまでもない。
【０２０３】
次に、第８実施形態について説明する。
【０２０４】
この第８実施形態は、ＳＳＤのＮＡＮＤ型フラッシュメモリへの保持所望データの格納の終了とは独立してＳＳＤの電源遮断処理が実行される上述の第７実施形態の変形例である。第８実施形態は、次の２点が上述の第７実施形態とは異なっている。まず、メインメモリが、不揮発性を有するＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を有し、データがこのＭＲＡＭに格納される点が第７実施形態とは異なっている。さらに、ＳＳＤが、記憶媒体としては、上述の第１〜第６実施形態と同様にＮＡＮＤ型フラッシュメモリのみを備えている点も第７実施形態とは異なっている。以下では、第８実施形態について、これらの相違点に注目した説明を行なう。
【０２０５】
図１５は、第８実施形態を示す模式図である。
【０２０６】
尚、この図１５では、図１１に示す第７実施形態の構成要素と同等な構成要素には、図１１と同じ符号が付されている。そして、以下では、これら同等な構成要素について重複説明を省略する。
【０２０７】
この図１５のコンピュータ４００では、上記のように、メインメモリ４１０が、ここまでの各実施形態とは異なり、ＤＲＡＭに替えてＭＲＡＭを有している。ＭＲＡＭは、磁気抵抗効果素子を有し、データを磁化の向きで記憶する記憶媒体である。そして、ＭＲＡＭは、消費電力が低く、さらに不揮発性を有している。
【０２０８】
さらに、この図１５のコンピュータ４００では、ＮＡＮＤ型フラッシュメモリ３２１への保持所望データの格納の終了前にＳＳＤ４２０の電源が遮断されたとしても、ＭＲＡＭの不揮発性により、未格納の保持所望データが電源遮断後もバッファ領域４１１に残る。そのため、本実施形態では、上述の第７実施形態のように、未格納の保持所望データをフラッシュメモリに退避させるといった処理が不要となっている。
【０２０９】
本実施形態では、図１５のメインメモリ４１０とＳＳＤ４２０とを合わせたものが、基本形態について説明したメモリシステムの具体的な実施形態に相当する。また、本実施形態では、図１５のメインメモリ４１０が、上述の基本形態における第１のメモリの一例に相当する。さらに、本実施形態では、図１５のＳＳＤ４２０の制御部４２１が、上述の基本形態における確保手段とメモリ制御部とを兼ねた一例に相当する。
【０２１０】
また、本実施形態では、メインメモリ４１０が不揮発性のＭＲＡＭを有し、そのメインメモリ４１０の一部がバッファ領域４１１として利用される。このため、メインメモリ４１０の電源遮断時に、バッファ領域４１１にＮＡＮＤ型フラッシュメモリ３２１への未格納の保持所望データがあっても、その未格納の保持所望データがバッファ領域４１１に残される。本実施形態では、このような構成により、ＮＡＮＤ型フラッシュメモリ３２１への保持所望データの格納の確実化が図られている。
【０２１１】
このことは、上述の基本形態に対し、上記第１のメモリが、不揮発性のメモリであるという応用形態が好適であることを意味している。
【０２１２】
本実施形態では、図１５のバッファ領域４１１は、この応用形態における第１のメモリの一例にも相当している。
【０２１３】
以下、この図１５に示す第８実施形態で実行される、ＳＳＤ４２０への保持所望データの書込み処理について説明する。
【０２１４】
図１６は、第８実施形態で実行されるＳＳＤへの保持所望データの書込み処理を表わすフローチャートの前半を示す図である。また、図１７は、このフローチャートの後半を示す図である。
【０２１５】
図１６および図１７のフローチャートが表わす書込み処理がスタートすると、まず、第２チップセット３４０が、ＳＳＤ４２０に電源を投入する（ステップＳ４０１）。
【０２１６】
すると、ＳＳＤ４２０の制御部４２１が、上記のバッファ領域４１１に保持所望データが残っているか否かを、ＳＳＤ４２０の各メモリでのデータの格納状況を管理する管理テーブルの参照により確認する（ステップＳ４０２）。
【０２１７】
このステップＳ４０２での確認には次のような意味がある。
【０２１８】
本実施形態では、ＮＡＮＤ型フラッシュメモリ３２１への最終的なデータの格納は、バッファ領域４１１に一時的に溜められた保持所望データの格納である。ステップＳ４０２で参照される上記の管理テーブルには、このバッファ領域４１１内の保持所望データのＮＡＮＤ型フラッシュメモリ３２１での格納が終了したか否かがフラグとして記録される。言い替えると、この管理テーブルには、バッファ領域４１１に保持所望データが残っているか否かがフラグとして記録される。そして、本実施形態では、上述したように、電源遮断時にメインメモリ４１０のバッファ領域４１１に残った保持所望データは、メインメモリ４１０が有するＭＲＡＭの不揮発性のために電源遮断後もバッファ領域４１１に残される。
【０２１９】
ここで、上記のステップＳ４０２において、バッファ領域４１１に保持所望データが残っている旨が確認されたとする。このことは、前回の電源投入時に実行された保持所望データの書込み処理で、電源遮断時の未格納の保持所望データがバッファ領域４１１に残っていることを意味する。一方、バッファ領域４１１に保持所望データが残っていない旨が確認されたとする。このことは、前回の書込み処理が、バッファ領域４１１内の保持所望データの格納も含めて全て完了していることを意味する。
【０２２０】
つまり、上記のステップＳ４０２では、ＮＡＮＤ型フラッシュメモリ３２１への未格納の保持所望データがバッファ領域４１１内にあるか否かが確認される。
【０２２１】
未格納の保持所望データがバッファ領域４１１内にあった場合、ＳＳＤ４２０の制御部４２１は、このバッファ領域４１１内の未格納の保持所望データをＮＡＮＤ型フラッシュメモリ３２１に格納する（ステップＳ４０３）。
【０２２２】
また、本実施形態では、このバッファ領域４１１内の保持所望データのＮＡＮＤ型フラッシュメモリ３２１への格納は、所定のデータ量を一単位とした格納となっている。ここでのフローチャートでは、バッファ領域４１１のデータの格納は、その一単位分の保持所望データが格納されると一時的に終了する。そして、そのように格納が終了すると、今回の一単位分の保持所望データの格納によって上記の未格納の保持所望データの格納が全て終了したか否かが制御部４２１によって判定される（ステップＳ４０４）。
【０２２３】
未格納の保持所望データの格納が未だ終了していないと判定された場合（ステップＳ４０４におけるＮＯ判定）、ステップＳ４０３まで処理が戻って、次の一単位分の保持所望データの格納が行われる。即ち、ここでのフローチャートでは、保持所望データの格納が、未格納の保持所望データが全て格納されるまで（ステップＳ４０４におけるＹＥＳ判定）繰り返される。そして、この未格納の保持所望データの格納が全て終了すると、制御部４２１が、バッファ領域４１１内の保持所望データを消去して（ステップＳ４０５）、次のステップＳ４０６に進む。
【０２２４】
一方、上記のステップＳ４０２において、バッファ領域４１１に保持所望データが残っていない旨が確認された場合には、上記のステップＳ４０３〜Ｓ４０５の処理が省略されてステップＳ４０６に進む。
【０２２５】
ステップＳ４０６では、ＳＳＤ４２０の制御部４２１が、メインメモリ４１０のＳＰＤ情報を参照し、このメインメモリ４１０の予備領域にバッファ領域４１１が確保されているか否かを判定する。バッファ領域４１１が確保されていないと判定された場合（ステップＳ４０６におけるＮＯ判定）、ＳＳＤ４２０の制御部４２１は、以下のような処理を実行する。即ち、この場合、制御部４２１は、メインメモリ４１０の予備領域内にバッファ領域４１１を確保する（ステップＳ４０７）。また、その確保されたバッファ領域４１１のアドレス等がＳＰＤ情報に記述される。
【０２２６】
一方、バッファ領域４１１が確保されていると判定された場合（ステップＳ４０６におけるＹＥＳ判定）、ステップＳ４０７の処理が省略されて、次のステップＳ４０８に進む。
【０２２７】
このステップＳ４０８では、第２チップセット３４０が、ＳＳＤ４２０への保持所望データの入力を開始する。
【０２２８】
すると、その保持所望データを制御部４２１が受け取って、ＳＰＤ情報を参照することでバッファ領域４１１のアドレスを確認し、その保持所望データをそのバッファ領域４１１に格納する（ステップＳ４０９）。
【０２２９】
ここで、１個のファイルについての保持所望データの格納は、所定のデータ量を一単位とした格納となっている。ここでのフローチャートでは、第２チップセット３４０からのデータ入力は、その一単位分の保持所望データが格納されると一時的に終了する（ステップＳ４１０）。そして、保持所望データの格納が終了すると、今回の一単位分の保持所望データの格納によってバッファ領域４１１に一定量の保持所望データが貯まったか否かが、ＳＳＤ４２０の制御部４２１によって判定される（ステップＳ４１１）。
【０２３０】
一定量の保持所望データが未だ貯まっていないと判定された場合（ステップＳ４１１におけるＮＯ判定）、ステップＳ４０９まで処理が戻って、次の一単位分の保持所望データの格納が行われる。即ち、ここでのフローチャートでは、保持所望データの格納が、バッファ領域４１１に一定量の保持所望データが貯まるまで（ステップＳ４１１におけるＹＥＳ判定）繰り返される。
【０２３１】
そして、バッファ領域４１１にこの一定量の保持所望データが貯まると、ＳＳＤ４２０の制御部４２１が、この貯まった保持所望データをバッファ領域４１１から読み出してＮＡＮＤ型フラッシュメモリ３２１に格納する（ステップＳ４１２）。また、このＮＡＮＤ型フラッシュメモリ３２１への保持所望データの格納も、所定のデータ量を一単位として行われる。そして、この一単位分の保持所望データがＮＡＮＤ型フラッシュメモリ３２１に格納されると、バッファ領域４１１に貯まっていた上記の一定量の保持所望データ全てについて格納が終了したか否かが、ＳＳＤ４２０の制御部４２１で判定される（ステップＳ４１３）。
【０２３２】
そして、この格納が未だ終了していないと判定された場合（ステップＳ４１３におけるＮＯ判定）、ステップＳ４１２まで処理が戻って、次の一単位分の保持所望データの格納が行われる。
【０２３３】
一方、上記の一定量の保持所望データ全てについて格納が終了したと判定された場合（ステップＳ４１３におけるＹＥＳ判定）、ＳＳＤ４２０の制御部４２１は、次のような処理を行う（ステップＳ４１４）。即ち、この場合、制御部４２１は、今回ＮＡＮＤ型フラッシュメモリ３２１で記憶した上記の一定量の保持所望データの、バッファ領域４１１からの消去を実行する。
【０２３４】
そして、このステップＳ４１４の処理が終了すると、以下に説明する全終了処理（ステップＳ４５０）が実行される。
【０２３５】
ここで、この全終了処理は、基本的には、ここまでに説明した書込み処理と並行して実行される、この書込み処理とは独立した処理となっている。ただし、本実施形態では、この全終了処理は、上記のステップＳ４１４を経て実行される、この書込み処理のサブルーチンとしても利用される。
【０２３６】
図１８は、全終了処理を示すフローチャートである。
【０２３７】
ここで、まず、この全終了処理（ステップＳ４５０）が、上記の書込み処理のステップＳ４１４を経てサブルーチンとして実行される場合について説明する。
【０２３８】
まず、第２チップセット３４０が、今回のファイルを構成する全ての保持所望データについてＳＳＤ４２０への格納が終了したか否かを判定する（ステップＳ４５１）。
【０２３９】
未だ格納が終了していないと判定された場合（ステップＳ４５１におけるＮＯ判定）、上記の書込み処理における図１６のステップＳ４０８に戻る。そして、この書込み処理が引き続き実行される。
【０２４０】
一方、全ての保持所望データの格納が終了したと判定された場合（ステップＳ４５１におけるＹＥＳ判定）、第２チップセット３４０が、ＳＳＤ４２０への全ての保持所望データの格納終了から所定時間の経過を持って、ＳＳＤ４２０の電源を遮断する（ステップＳ４５２）。
【０２４１】
また、このとき、メインメモリ４１０に対するアクセスが終了している場合には、上記のステップＳ４５２において、電源制御部によってこのメインメモリ４１０の電源も遮断される。
【０２４２】
以上に説明したステップＳ４５２での電源の遮断を持って、図１８の全終了処理と、図１６および図１７の書込み処理とが終了する。
【０２４３】
次に、この全終了処理（ステップＳ４５０）が、上記の書込み処理と並行して、その書込み処理とは独立に実行される場合について説明する。
【０２４４】
この場合、上記のステップＳ４５１の処理は、第２チップセット３４０による、自分のデータ入力についての一定時間間毎の監視処理となる。このときには、データ入力が終了していないと判定されても、上記のように図１６のステップＳ４０８には戻らず、単に監視を続行するだけとなる。
【０２４５】
ここで、全終了処理が書込み処理とは独立に実行されていて、上記のステップＳ４５１で、データ入力が終了したと判定される状況について説明する。
【０２４６】
上述したように、第２チップセット３４０からＳＳＤ４２０への１個のファイルについてのデータ入力は、所定のデータ量を一単位としたデータ入力となっている。このとき、このファイルに属し順次に格納される複数の単位データのうち、最後から１つ前の単位データまでは、データ入力の度に、この全終了処理がサブルーチンとして機能する。そして、このときには、図１８のステップＳ４５１での判定によって必ず図１６のステップＳ４０８に戻ることとなる。
【０２４７】
しかし、最後の単位データが第２チップセット３４０からＳＳＤ４２０に格納されると、図１６のステップＳ４１０の処理が終了した時点で、図１８のステップＳ４５１の処理においてデータ入力が終了したと判定されることとなる。しかも、このときには、図１７のステップＳ４１４の処理が実行されていないので、バッファ領域４１１には、未だ最後の単位データが残っている。このバッファ領域４１１に残った保持所望データは、このバッファ領域４１１が不揮発性を有していることから、上記のようなメインメモリ４１０の電源遮断後もバッファ領域４１１に残される。
【０２４８】
そして、このようにバッファ領域４１１に残された最後の単位データは、次に第２チップセット３４０でのデータ入力が開始されるときに、図１６のステップＳ４０３の処理によってＮＡＮＤ型フラッシュメモリ４２０に格納されることとなる。
【０２４９】
以上に説明した第８実施形態によっても、上述の第４実施形態と同様に、データの格納について高速化と省電力化とが両立されることはいうまでもない。
【０２５０】
ここで、上述の基本形体の具体的な実施形態の説明から外れて、上記のＭＲＡＭを使った別例について説明する。
【０２５１】
図１９は、ＭＲＡＭを使った別例を示す図である。
【０２５２】
この図１９に示すコンピュータ５００は、基本的には、図５を参照して説明した比較例のＳＳＤ１３０’内に専用のバッファとして搭載されているＤＲＡＭ１３３’がＭＲＡＭ５１１に変更されたものである。
【０２５３】
そして、この別例では、ＳＳＤ５１０の制御部５１２が、第２チップセット１５０’から受け取った保持所望データを、この専用のバッファであるＭＲＡＭ５１１を経由してＮＡＮＤ型フラッシュメモリ１３１’に格納する。
【０２５４】
一方で、メインメモリ１２０’は、上記の比較例と同様に、ＳＳＤ１３０’とは独立したメモリであり、第１チップセット１４０’はこのメインメモリ１２０’のみとデータの遣り取りを行なう。
【０２５５】
以下、この図１９に示す別例で実行される、ＳＳＤ５１０への保持所望データの書込み処理について説明する。
【０２５６】
図２０は、別例で実行される、ＳＳＤへの保持所望データの書込み処理を表わすフローチャートの前半を示す図である。また、図２１は、このフローチャートの後半を示す図である。
【０２５７】
図２０および図２１のフローチャートが表わす書込み処理がスタートすると、まず、第２チップセット１５０’が、ＳＳＤ５１０に電源を投入する（ステップＳ５０１）。
【０２５８】
次に、第２チップセット１５０’が、ＳＳＤ５１０への保持所望データの入力を開始する（ステップＳ５０２）。すると、その保持所望データを制御部５１２が受け取って、その保持所望データを専用のバッファであるＭＲＡＭ５１１に格納する（ステップＳ５０３）。
【０２５９】
ここで、１個のファイルについてのデータ入力は、所定のデータ量を一単位としたデータ入力となっている。ここでのフローチャートでは、第２チップセット１５０‘からのデータ入力は、その一単位分の保持所望データが格納されると一時的に終了する（ステップＳ５０４）。そして、データ入力が終了すると、今回の保持所望データの格納によってＭＲＡＭ５１１に一定量の保持所望データが貯まったか否かが、制御部５１２によって判定される（ステップＳ５０５）。
【０２６０】
一定量の保持所望データが未だ貯まっていないと判定された場合（ステップＳ５０５におけるＮＯ判定）、ステップＳ５０３まで処理が戻って、次の一単位分の保持所望データの格納が行われる。即ち、ここでのフローチャートでは、保持所望データの格納が、ＭＲＡＭ５１１に一定量の保持所望データが貯まるまで（ステップＳ５０５におけるＹＥＳ判定）繰り返される。
【０２６１】
そして、ＭＲＡＭ５１１にこの一定量の保持所望データが貯まると、ＳＳＤ５１０の制御部５１２が、この貯まった保持所望データをＭＲＡＭ５１１から読み出してＮＡＮＤ型フラッシュメモリ１３１’に格納する（ステップＳ５０６）。また、このＮＡＮＤ型フラッシュメモリ１３１’でのデータの格納も、所定のデータ量を一単位として行われる。そして、この一単位分の保持所望データがＮＡＮＤ型フラッシュメモリ１３１’で格納されると、ＭＲＡＭ５１１に貯まっていた上記の一定量の保持所望データ全てについて格納が終了したか否かが、ＳＳＤ５１０の制御部５１２で判定される（ステップＳ５０７）。
【０２６２】
そして、格納が未だ終了していないと判定された場合（ステップＳ５０７におけるＮＯ判定）、ステップＳ５０６まで処理が戻って、次の一単位分の保持所望データの格納が行われる。
【０２６３】
一方、上記の一定量の保持所望データ全てについて格納が終了したと判定された場合（ステップＳ５０７におけるＹＥＳ判定）、ＳＳＤ５１０の制御部５１２は、次のような処理を行う（ステップＳ５０８）。即ち、この場合、制御部５１２は、今回ＮＡＮＤ型フラッシュメモリ１３１’に格納された一定量の保持所望データの、ＭＲＡＭ５１１からの消去を実行する。
【０２６４】
そして、このステップＳ５０８の処理が終了すると、第２チップセット１５０’が、今回のファイルを構成する全ての保持所望データについてＳＳＤ５１０への格納が終了したか否かを判定する（ステップＳ５０９）。
【０２６５】
未だ格納が終了していないと判定された場合（ステップＳ５０９におけるＮＯ判定）、上記の書込み処理における図２０のステップＳ５０２に戻る。そして、この書込み処理が引き続き実行される。
【０２６６】
一方、全ての保持所望データの格納が終了したと判定された場合（ステップＳ５０９におけるＹＥＳ判定）、第２チップセット１５０’が、その判定後、ＳＳＤ５１０の電源を遮断する（ステップＳ５１０）。また、その際に、メインメモリ１２０’に対するアクセスが終了している場合には、電源制御部によってメインメモリ１２０’の電源も遮断される。このステップＳ５１０での電源の遮断を持って、図２０および図２１の書込み処理が終了する。
【０２６７】
以上に説明したように、別例では、ＳＳＤ５１０のＮＡＮＤ型フラッシュメモリ１３１’への保持所望データの格納が、ＭＲＡＭ５１１を専用のバッファとして実行される。また、この別例では、１個のファイルに属する全ての保持所望データがＮＡＮＤ型フラッシュメモリ１３１’に格納されたことが確認されてから電源遮断が実行される。これにより、この別例では、未格納の保持所望データを残すことなくＳＳＤ５１０の電源が遮断されることとなっている。
【０２６８】
次に、第９実施形態について説明する。
【０２６９】
この第９実施形態は、保持所望データを、メインメモリ中のバッファ領域とフラッシュメモリとを経由してＮＡＮＤ型フラッシュメモリに格納する上述の第７実施形態の変形例である。そして、この第９実施形態は、１つのチップセットから入力されるデータを、ＳＳＤの制御部がメインメモリとＮＡＮＤ型フラッシュメモリに振り分ける点が、上述の第７実施形態とは異なっている。以下では、第９実施形態について、この相違点に注目した説明を行なう。
【０２７０】
図２２は、第９実施形態を示す模式図である。
【０２７１】
尚、この図２２では、コンピュータ６００の構成要素である、図４に示すＣＰＵ１１０と同等なＣＰＵには、図４と同じ符号「１１０」が付されている。
【０２７２】
この図２２のコンピュータ６００は、１つのチップセット６１０と、ＳＳＤ６２０とを有している。
【０２７３】
また、ＳＳＤ６２０には、ＤＲＡＭを有するＤＩＭＭであるメインメモリ６３０が搭載されている。そして、このメインメモリ６３０の予備領域には、ＮＡＮＤ型フラッシュメモリ６２１のためのバッファ領域６３１が設定される。
【０２７４】
チップセット６１０は、ＳＳＤ６２０の制御部６２２に、一時使用データと保持所望データとの双方を入力する。ここで、本実施形態では、このチップセット６１０は、データに、そのデータが一時使用データと保持所望データとのいずれのデータであるかを示す識別子を添付して、その識別子付きのデータを制御部６２２に入力する。
【０２７５】
ＳＳＤ６２０の制御部６２２は、チップセット６１０から入力されたデータの識別子が、一時使用データを示すものであったときには、そのデータを、メインメモリ６３０の主記憶領域に格納する。また、識別子が、保持所望データを示すものであったときには、データを、メインメモリ６３０のバッファ領域６３１とフラッシュメモリ６２３とを経由してＮＡＮＤ型フラッシュメモリ６２１に格納する。
【０２７６】
ここで、メインメモリ６３０の主記憶領域、予備領域、およびバッファ領域６３１それぞれのアドレスは、上述の他の実施形態と同様に、メインメモリ６３０のＳＰＤ情報に記述されている。ＳＳＤ６２０の制御部６２２は、データをメインメモリ６３０に送る際には、そのＳＰＤ情報を参照することで各領域の確認を行う。そして、制御部６２２は、データを、そのデータの識別子が示す内容に応じて、上記のように確認したバッファ領域６３１、あるいは、主記憶領域に格納する。
【０２７７】
また、本実施形態でも、上述の第７実施形態と同様に、ＳＳＤ６２０の電源遮断処理が、ＮＡＮＤ型フラッシュメモリ６２１へのデータ入力の終了とは独立して実行される。そして、電源遮断時にバッファ領域６３１に残った未格納の保持所望データがフラッシュメモリ６２３に退避される。
【０２７８】
本実施形態では、図２２のメインメモリ６３０とＳＳＤ６２０とを合わせたものが、基本形態について説明したメモリシステムの具体的な実施形態に相当する。
【０２７９】
本実施形態では、図２２のメインメモリ６３０が、上述の基本形態における第１のメモリの一例に相当する。
【０２８０】
そして、本実施形態では、図２２のＳＳＤ６２０のＮＡＮＤ型フラッシュメモリ６２１が、上述の基本形態における第２のメモリの一例に相当する。また、本実施形態では、図２２のＳＳＤ６２０の制御部６２２が、上述の基本形態における確保手段とメモリ制御部とを兼ねた一例に相当する。また、本実施形態では、フラッシュメモリ６２３が、上述した、第３メモリを有する応用形態におけるその第３のメモリの一例に相当する。さらに、本実施形態では、図２２のＳＳＤ６２０の制御部６２２は、上述した、上記のメモリ制御部が第１のデータの入力も受ける応用形態におけるそのメモリ制御部の一例にも相当している。
【０２８１】
また、本実施形態では、ＳＳＤ６２０の制御部６２２が、データに付された識別子に応じてデータの振分けを行っている。これにより、本実施形態では、メモリシステムの構成要素の数が少なくなっており、構造の単純化が図られている。
【０２８２】
このことは、上記メモリ制御部が第１のメモリへのデータの書き込み指示も受けるという上記の応用形態に対し、以下に説明する応用形態が更に好適であることを意味している。この更に好適な応用形態では、上記メモリ制御部が、第１の識別子および第２の識別子のうちから選択された識別子が付されたデータの入力を受ける。そして、この更に好適な応用形態では、上記メモリ制御部が、上記第１の識別子が付されたデータを上記第１のメモリへ書き込むデータとして扱い、上記第２の識別子が付されたデータを上記第２のメモリへ書き込むデータとして扱う。
【０２８３】
本実施形態のＳＳＤ６２０の制御部６２２は、この更に好適な応用形態におけるメモリ制御部の一例にも相当している。
【０２８４】
以下、この図２２に示す第９実施形態で実行される書込み処理について説明する。
【０２８５】
尚、ここまでに説明してきた第１から第５までの各実施形態では、書込み処理として、ＳＳＤの制御部が主に担い、バッファ領域を経由した処理となっているＳＳＤへの保持所望データの書込み処理のみを説明している。
【０２８６】
これに対し、この第９実施形態については、メインメモリとＳＳＤとの双方に対する書込み処理について説明する。これは、この第９実施形態では、ＳＳＤ６２０の制御部６２２が、メインメモリへの一時使用データの格納とＳＳＤへの保持所望データの格納との双方を担い、これらの格納が、１つのフローチャートに従って実行されるためである。
【０２８７】
図２３は、第９実施形態で実行される書込み処理を表わすフローチャートの前半を示す図である。また、図２４は、このフローチャートの後半を示す図である。
【０２８８】
図２３および図２４のフローチャートが表わす書込み処理がスタートすると、まず、チップセット６１０が、ＳＳＤ６２０に電源を投入する（ステップＳ６０１）。
【０２８９】
すると、ＳＳＤ６２０の制御部６２２が、上記のフラッシュメモリ６２３に前回の電源遮断時の未格納の保持所望データが残っているか否かを、ＳＳＤ６２０の各メモリでのデータの格納状況を管理する管理テーブルの参照により確認する（ステップＳ６０２）。
【０２９０】
未格納の保持所望データがフラッシュメモリ６２３内にあった場合、ＳＳＤ６２０の制御部６２２は、このフラッシュメモリ６２３内の保持所望データをＮＡＮＤ型フラッシュメモリ６２１に格納する（ステップＳ６０３）。
【０２９１】
次に、今回の格納により、上記の未格納の保持所望データの格納が全て終了したか否かが制御部６２２によって判定される（ステップＳ６０４）。
【０２９２】
未格納の保持所望データの格納が未だ終了していないと判定された場合（ステップＳ６０４におけるＮＯ判定）、ステップＳ６０３まで処理が戻って、次の保持所望データの格納が行われる。この保持所望データの格納は、未格納の保持所望データが全て格納されるまで（ステップＳ６０４におけるＹＥＳ判定）繰り返される。そして、この未格納の保持所望データの格納が全て終了すると、制御部６２２が、フラッシュメモリ６２３内の保持所望データを消去して（ステップＳ６０５）、次のステップＳ６０６に進む。
【０２９３】
一方、上記のステップＳ６０２において、フラッシュメモリ６２３に保持所望データが残っていない旨が確認された場合には、上記のステップＳ６０３〜Ｓ６０５の処理が省略されてステップＳ６０６に進む。
【０２９４】
ステップＳ６０６では、ＳＳＤ６２０の制御部６２２が、メインメモリ６３０のＳＰＤ情報を参照し、メインメモリ６３０の予備領域にバッファ領域６３１が確保されているか否かを判定する。バッファ領域６３１が確保されていないと判定された場合（ステップＳ６０６におけるＮＯ判定）、制御部６２２は、メインメモリ６３０の予備領域内にバッファ領域６３１を確保する（ステップＳ６０７）。また、その確保されたバッファ領域６３１のアドレス等がＳＰＤ情報に記述される。
【０２９５】
一方、バッファ領域６３１が確保されていると判定された場合（ステップＳ６０６におけるＹＥＳ判定）、ステップＳ６０７の処理が省略されて、次のステップＳ６０８に進む。
【０２９６】
このステップＳ６０８では、チップセット６１０が、ＳＳＤ６２０へのデータ入力を開始する。
【０２９７】
すると、チップセット６１０からのデータを制御部６２２が受け取り、そのデータの識別子を参照して、そのデータが、保持所望データであるか否かを判定する（ステップＳ６０９）。
【０２９８】
保持所望データではないと判定した場合（ステップＳ６０９におけるＮＯ判定）、そのデータは一時使用データである。そこで、この場合、制御部６２２は、ＳＰＤ情報を参照して場所を確認した主記憶領域にその一時使用データを格納する（ステップＳ６１０）。また、この一時使用データは、ＣＰＵ１１０等でのプログラム処理において、直ぐに読み出されることを前提として一時的にメインメモリ６３０に格納されるものである。図２３のステップＳ６１０では、上記のように格納されたデータのメインメモリ６３０からの制御部６２２による読出しも実行される。その読み出された一時使用データは、制御部６２２およびチップセット６１０を介してＣＰＵ１１０に送られる。
【０２９９】
このステップＳ６１０の処理が終了すると、図２３および図２４の書込み処理のサブルーチンとしても機能する後述の全終了処理（ステップＳ６５０）の一部が実行される。このステップＳ６１０に続く処理については、後で、全終了処理を説明する際に併せて説明する。
【０３００】
ステップＳ６０９の処理で、保持所望データであると判定した場合（ステップＳ６０９におけるＹＥＳ判定）、制御部６２２は、ＳＰＤ情報を参照して場所を確認したバッファ領域６３１にその保持所望データを格納する（ステップＳ６１１）。
【０３０１】
次に、今回の保持所望データの格納により、バッファ領域６３１に一定量の保持所望データが貯まったか否かが制御部６２２によって判定される（ステップＳ６１２）。
【０３０２】
未だ一定量の保持所望データが貯まっていないと判定された場合（ステップＳ６１２におけるＮＯ判定）、ステップＳ６１１まで処理が戻って、次の保持所望データの格納が行われる。この保持所望データの格納は、バッファ領域６３１に一定量の保持所望データが貯まるまで（ステップＳ６１２におけるＹＥＳ判定）繰り返される。
【０３０３】
そして、バッファ領域６３１にこの一定量の保持所望データが貯まると、ＳＳＤ６２０の制御部６２２が、この貯まった保持所望データをバッファ領域６３１から読み出してフラッシュメモリ６２３に格納する（ステップＳ６１３）。
【０３０４】
次に、今回の保持所望データの格納により、バッファ領域６３１に貯まっていた上記の一定量の保持所望データ全てについてフラッシュメモリ６２３での格納が終了したか否かが、ＳＳＤ６２０の制御部６２２で判定される（ステップＳ６１４）。
【０３０５】
そして、この格納が未だ終了していないと判定された場合（ステップＳ６１４におけるＮＯ判定）、ステップＳ６１３まで処理が戻って、次の保持所望データの格納が行われる。
【０３０６】
一方、一定量の保持所望データ全てについて格納が終了したと判定された場合（ステップＳ６１４におけるＹＥＳ判定）、制御部６２２は、バッファ領域６３１中の保持所望データを消去する（ステップＳ６１５）。
【０３０７】
保持所望データの消去が終了すると、次に、ＳＳＤ６２０の制御部６２２は、ここまでの処理でフラッシュメモリ６２３に所定の閾値を超えるデータ量の保持所望データが貯まったか否かを判定する（ステップＳ６１６）。
【０３０８】
未だ閾値を超えるデータ量の保持所望データが貯まっていないと判定した場合（ステップＳ６１６におけるＮＯ判定）、ステップＳ６０８まで処理が戻って、バッファ領域６３１およびフラッシュメモリ６２３への保持所望データの格納が再度実行される。
【０３０９】
そして、閾値を超えるデータ量の保持所望データが貯まったと判定した場合（ステップＳ６１６におけるＹＥＳ判定）、制御部６２２は、フラッシュメモリ６２３内の保持所望データをＮＡＮＤ型フラッシュメモリ６２１に格納する（ステップＳ６１７）。
【０３１０】
続いて、今回の保持所望データの格納によって、フラッシュメモリ６２３内の保持所望データが全てＮＡＮＤ型フラッシュメモリ６２１に格納されたか否かが制御部６２２によって判定される（ステップＳ６１８）。
【０３１１】
保持所望データの格納が未だ終了していないと判定された場合（ステップＳ６１８におけるＮＯ判定）、ステップＳ６１７まで処理が戻って、次の保持所望データの格納が行われる。この格納は、フラッシュメモリ６２３内の保持所望データが全てＮＡＮＤ型フラッシュメモリ６２１に格納されるまで（ステップＳ６１８におけるＹＥＳ判定）繰り返される。そして、この保持所望データの格納が全て終了すると、制御部６２２が、フラッシュメモリ６２３内の保持所望データを消去して（ステップＳ６１９）、全終了処理（ステップＳ６５０）が実行される。
【０３１２】
ここで、この全終了処理は、基本的には、ここまでに説明した書込み処理と並行して実行される、この書込み処理とは独立した処理となっている。ただし、本実施形態では、この全終了処理は、上記のステップＳ６１０あるいは上記のステップＳ６１９を経て実行される、この書込み処理のサブルーチンとしても利用される。
【０３１３】
図２５は、全終了処理を示すフローチャートである。
【０３１４】
ここで、まず、この全終了処理（ステップＳ６５０）が、上記の書込み処理のステップＳ６１９を経てサブルーチンとして実行される場合について説明する。
【０３１５】
まず、チップセット６１０が、今回のファイルを構成する全ての保持所望データについてＳＳＤ６２０への格納が終了したか否かを判定する（ステップＳ６５１）。
【０３１６】
未だ格納が終了していないと判定された場合（ステップＳ６５１におけるＮＯ判定）、上記の書込み処理における図２３のステップＳ６０８に戻る。そして、この書込み処理が引き続き実行される。
【０３１７】
一方、全ての保持所望データの格納が終了したと判定された場合（ステップＳ６５１におけるＹＥＳ判定）、ＳＳＤ６２０の制御部６２２が、メインメモリ６３０のバッファ領域６３１の保持所望データをフラッシュメモリ６２３に格納する（ステップＳ６５２）。しかし、上記の書込み処理のステップＳ６１９を経て実行される場合、図２４のステップＳ６１５でバッファ領域６３１の保持所望データは消去されている。このため、この図２５のステップＳ６５２では、事実上何も行なわれず、次のステップＳ６５３に進む。
【０３１８】
このステップＳ６５３では、チップセット６１０が、ＳＳＤ６２０への全ての保持所望データの格納終了から所定時間の経過を持って、ＳＳＤ６２０の電源を遮断し、上記の書込み処理も含めて、この図２５の全終了処理を終了する。
【０３１９】
次に、この全終了処理（ステップＳ６５０）が、上記の書込み処理のステップＳ６１０を経てサブルーチンとして実行される場合について説明する。
【０３２０】
書込み処理のステップＳ６１０の処理は、一時使用データがメインメモリ６３０でＤＲＡＭの格納速度で高速に格納される処理である。そして、このステップＳ６１０の処理では、一時使用データについて、全てのデータ入力と記憶が高速に行われ直ぐに終了する。また、一時使用データの格納は、バッファ領域を経ることなく直接にメインメモリ６３０に向けて行われる。
【０３２１】
このため、全終了処理（ステップＳ６５０）が、このステップＳ６１０を経て実行される場合には、ステップＳ６５１でのデータ入力終了の確認や、ステップＳ６５２でのフラッシュメモリ６２３へのデータ入力が省略される。そして、ステップＳ６１０の次に、ステップＳ６５３による電源遮断処理が実行され、書込み処理も含めて、この図２５の全終了処理を終了する。
【０３２２】
次に、この全終了処理（ステップＳ６５０）が、上記の書込み処理と並行して、その書込み処理とは独立に実行される場合について説明する。
【０３２３】
この場合、上記のステップＳ６５１の処理は、チップセット６１０による、自分のデータ入力についての一定時間間毎の監視処理となる。このときには、データ入力が終了していないと判定されても、上記のように図２３のステップＳ６０８には戻らず、単に監視を続行するだけとなる。
【０３２４】
そして、チップセット６１０からＳＳＤ６２０への最後のデータの入力が終了すると、ステップＳ６５１で、ＳＳＤ６２０の制御部６２２が、データ入力が終了したと判定する（ステップＳ６５１におけるＹＥＳ判定）。
【０３２５】
本実施形態では、この場合、ステップＳ６５２の処理で、未だバッファ領域６３１に残っている最後の保持所望データが、上記のステップＳ６５３での電源遮断処理の前に、フラッシュメモリ６２３に退避される。
【０３２６】
そして、このように退避された最後の保持所望データは、次にチップセット６１０でのデータ入力が開始されるときに、図２３のステップＳ６０３の処理によってＮＡＮＤ型フラッシュメモリ６２１に送られることとなる。
【０３２７】
以上に説明した第９実施形態によっても、上述の第４実施形態と同様に、データの格納について高速化と省電力化とが両立されることはいうまでもない。
【０３２８】
次に、第１０実施形態について説明する。
【０３２９】
この第１０実施形態は、ＮＡＮＤ型フラッシュメモリへの保持所望データの格納が、ＭＲＡＭを有するメインメモリ中のバッファ領域のみを経由して行われる点が、上述の第９実施形態は異なっている。以下では、第１０実施形態について、この相違点に注目した説明を行なう。
【０３３０】
図２６は、第１０実施形態を示す模式図である。
【０３３１】
尚、この図２６では、第９実施形態のコンピュータ６００を示す図２２の構成要素と同等な構成要素については、この図２２と同じ符号が付されている。そして、以下では、これら同等な構成要素についての重複説明を省略する。
【０３３２】
この図２６のコンピュータ７００では、制御部７１１は、チップセット６１０から受け取ったデータに付された識別子が、保持所望データを示すものであった場合、次のような処理を実行する。この場合、制御部７１１は、その保持所望データを、ＭＲＡＭを有するメインメモリ７２０中のバッファ領域７２１のみを経由してＮＡＮＤ型フラッシュメモリ６２１に送る。
【０３３３】
また、本実施形態では、ＳＳＤ７１０が、上記のように最後の保持所望データを退避させるフラッシュメモリを持たない構造となっている。そのため、本実施形態では、バッファ領域７２１からＮＡＮＤ型フラッシュメモリ６２１への最後の保持所望データの格納の完了が確認された後に、ＳＳＤ７１０の電源遮断処理が実行されるようになっている。
【０３３４】
本実施形態では、図２６のメインメモリ７２０とＳＳＤ７１０とを合わせたものが、基本形態について説明したメモリシステムの具体的な実施形態に相当する。また、本実施形態では、図２６のメインメモリ７２０が、上述の基本形態における第１のメモリの一例に相当する。さらに、このメインメモリ７２０は、上記第１のメモリが不揮発性のメモリであるという上述の応用形態におけるその第１のメモリの一例にも相当している。また、本実施形態では、図２６のＳＳＤ７１０の制御部７１１が、上述の基本形態における確保手段とメモリ制御部とを兼ねた一例に相当する。さらに、この制御部７１１は、識別子に応じてデータを振り分ける上述の応用形態におけるメモリ制御部の一例にも相当している。
【０３３５】
以下、この図２６に示す第１０実施形態で実行される書込み処理について説明する。
【０３３６】
図２７は、第１０実施形態で実行される書込み処理を表わすフローチャートの前半を示す図である。また、図２８は、このフローチャートの後半を示す図である。
【０３３７】
図２７および図２８のフローチャートが表わす書込み処理がスタートすると、まず、チップセット６１０が、ＳＳＤ７１０に電源を投入する（ステップＳ７０１）。
【０３３８】
すると、ＳＳＤ７１０の制御部７１１が、メインメモリ７２０のＳＰＤ情報を参照し、ＭＲＡＭを有するこのメインメモリ７２０の予備領域内にバッファ領域７２１が確保されているか否かを判定する（ステップＳ７０２）。バッファ領域７２１が確保されていないと判定された場合（ステップＳ７０２におけるＮＯ判定）、制御部７１１は、メインメモリ７２０の予備領域内にバッファ領域７２１を確保する（ステップＳ７０３）。また、その確保されたバッファ領域７２１のアドレス等がＳＰＤ情報に記述される。
【０３３９】
一方、バッファ領域７２１が確保されていると判定された場合（ステップＳ７０２におけるＹＥＳ判定）、ステップＳ７０３の処理が省略されて、次のステップＳ７０４に進む。
【０３４０】
このステップＳ７０４では、チップセット６１０が、ＳＳＤ７１０へのデータ入力を開始する。
【０３４１】
すると、チップセット６１０からのデータを制御部７１１が受け取り、そのデータの識別子を参照して、そのデータが、保持所望データであるか否かを判定する（ステップＳ７０５）。
【０３４２】
保持所望データではないと判定した場合（ステップＳ７０５におけるＮＯ判定）、そのデータは一時使用データである。そこで、この場合、制御部７１１は、メインメモリ７２０における、ＳＰＤ情報を参照して場所を確認した主記憶領域にその一時使用データを格納する（ステップＳ７０６）。さらに、このステップＳ７０６では、格納された一時使用データのメインメモリ７２０からの制御部７１１による読出しも実行される。その読み出された一時使用データは、制御部７１１およびチップセット６１０を介してＣＰＵ１１０に送られる。
【０３４３】
このステップＳ７０６の処理が終了すると、後述の電源遮断処理（ステップＳ７１２）が実行される。
【０３４４】
一方、ステップＳ７０５の処理で、保持所望データであると判定した場合（ステップＳ７０５におけるＹＥＳ判定）、制御部７１１は、ＳＰＤ情報を参照して場所を確認したバッファ領域７２１にその保持所望データを格納する（ステップＳ７０７）。
【０３４５】
次に、今回の保持所望データの格納により、バッファ領域７２１に一定量の保持所望データが貯まったか否かが制御部７１１によって判定される（ステップＳ７０８）。
【０３４６】
未だ一定量の保持所望データが貯まっていないと判定された場合（ステップＳ７０８におけるＮＯ判定）、ステップＳ７０７まで処理が戻って、次の保持所望データの格納が行われる。この保持所望データの格納は、バッファ領域７２１に一定量の保持所望データが貯まるまで（ステップＳ７０８におけるＹＥＳ判定）繰り返される。
【０３４７】
そして、バッファ領域７２１にこの一定量の保持所望データが貯まると、ＳＳＤ７１０の制御部７１１が、この貯まった保持所望データをバッファ領域７２１から読み出してＮＡＮＤ型フラッシュメモリ６２１に格納する（ステップＳ７０９）。
【０３４８】
次に、今回の保持所望データの格納により、バッファ領域７２１に貯まっていた上記の一定量の保持所望データ全てについてＮＡＮＤ型フラッシュメモリ６２１での格納が終了したか否かが、ＳＳＤ７１０の制御部７１１で判定される（ステップＳ７１０）。
【０３４９】
そして、格納が未だ終了していないと判定された場合（ステップＳ７１０におけるＮＯ判定）、ステップＳ７０９まで処理が戻って、次の保持所望データの格納が行われる。
【０３５０】
一方、一定量の保持所望データ全てについて格納が終了したと判定された場合（ステップＳ７１０におけるＹＥＳ判定）、制御部７１１は、バッファ領域７２１中の保持所望データを消去する（ステップＳ７１１）。
【０３５１】
保持所望データの消去が終了すると、制御部７１１が、ＮＡＮＤ型フラッシュメモリ６２１への保持所望データの格納、および、メインメモリ７２０へのアクセスが確かに完了しているか否かを確認する（ステップＳ７１２）。そして、このステップＳ７１２では、上記の確認後、制御部７１１からの依頼により、チップセット６１０がＳＳＤ７１０の電源を遮断する。本実施形態では、この確認後の電源遮断により、ＮＡＮＤ型フラッシュメモリ６２１での保持所望データの格納のし残しやメインメモリ７２０でのアクセスのし残しが回避される。
【０３５２】
以上に説明した第１０実施形態によっても、上述の第４実施形態と同様に、データの格納について高速化と省電力化とが両立されることはいうまでもない。
【０３５３】
次に、第１１実施形態について説明する。
【０３５４】
この第１１実施形態は、ＮＡＮＤ型フラッシュメモリへの保持所望データ入力が、ＤＲＡＭを有するメインメモリ中のバッファ領域を経由して行われる点が、上述の第１０実施形態は異なっている。以下では、第１１実施形態について、この相違点に注目した説明を行なう。
【０３５５】
図２９は、第１１実施形態を示す模式図である。
【０３５６】
尚、この図２９では、図２６の構成要素と同等な構成要素については、この図２６と同じ符号が付されている。そして、以下では、これら同等な構成要素についての重複説明を省略する。
【０３５７】
この図２９のコンピュータ８００では、メインメモリ８２０が、上述の第１０実施形態のメインメモリ７２０と異なりＤＲＡＭを有している。そして、ＳＳＤ８１０の制御部８１１は、データに付された識別子が、保持所望データを示すものであった場合、その保持所望データを、そのメインメモリ８２０中のバッファ領域８２１を経由してＮＡＮＤ型フラッシュメモリ６２１に格納する。
【０３５８】
また、本実施形態では、上述の第１０実施形態と同様、ＳＳＤ８１０の電源遮断は、ＮＡＮＤ型フラッシュメモリ６２１での保持所望データの格納の完了、およびメインメモリ８２０へのアクセスの完了が確かに確認された後に実行される。
【０３５９】
本実施形態では、図２９のメインメモリ８２０とＳＳＤ８１０とを合わせたものが、基本形態について説明したメモリシステムの具体的な実施形態に相当する。また、本実施形態では、図２９のＳＳＤ８１０が、基本形態について説明したメモリ装置の具体的な実施形態に相当する。また、本実施形態では、図２９のＳＳＤ８１０の制御部８１１が、上述の基本形態における制御部の一例に相当する。さらに、本実施形態では、図２９のＳＳＤ８１０の制御部８１１は、上述の基本形態における確保手段とメモリ制御部とを兼ねた一例にも相当している。
【０３６０】
この図２９の第１１実施形態での書込み処理は、図２３から図２５に示す書込み処理と同じであるため、ここでは、この第１１実施形態での書込み処理についての説明を割愛する。
【０３６１】
以上に説明した第１１実施形態によっても、上述の第４実施形態と同様に、データの格納について高速化と省電力化とが両立されることはいうまでもない。
【０３６２】
尚、上記では、基本形態について説明した情報処理装置の具体的な実施形態としてコンピュータを例示したが、この情報処理装置はこれに限るものではない。この情報処理装置は、ＳＳＤ等にデータを格納する装置であれば、例えば、携帯情報端末やデジタルカメラや携帯電話機等といったコンピュータ以外の電子機器であっても良い。
【０３６３】
また、上記では、上記の基本形態における第２のメモリの一例としてＳＳＤのＮＡＮＤ型フラッシュメモリを例示したが、この第２のメモリはこれに限るものではない。この第２のメモリは、バッファを介してデータが格納されるメモリであれば、上記のＮＡＮＤ型フラッシュメモリ以外のメモリであっても良い。
【０３６４】
また、上記では、メインメモリに確保するＳＳＤ用バッファ領域等の情報をＳＰＤ（ＥＥＰＲＯＭ等の不揮発性メモリに格納されている情報）からの読み出し、書き込みを例示したが、これらはＳＰＤ使用に限るものではない。
【０３６５】
これらの情報は制御部、チップセット、またはＣＰＵ等の不揮発性メモリに保存し、そのデータをアクセスする方式であっても良い。
【０３６６】
また、上記では、メインメモリの電源投入／切断を電源制御部により実施し、ＳＳＤの電源は第２チップセットにより実施される方式を例示したが、これらは全て電源制御部または、チップセットによって電源投入／切断を実施する方式でも良い。
【０３６７】
以下、上述した基本形態を含む種々の形態に関し、更に以下の付記を開示する。
【０３６８】
（付記１）
対象装置のメインメモリとして使用される第１のメモリと、
第１のメモリよりアクセス速度が遅い第２のメモリと、
前記第１のメモリの所定領域を第２のメモリの一時保存領域として確保する確保手段と、
前記第２のメモリへのデータの書き込み指示を受け、該データを、前記第１のメモリに一時格納すると共に、該格納したデータを該第１のメモリから前記第２のメモリへ転送するメモリ制御部とを備えたことを特徴とするメモリシステム。
【０３６９】
（付記２）
前記第１のメモリは、前記所定領域以外の領域が、前記メインメモリとして使用されるものであることを特徴とする付記１記載のメモリシステム。
【０３７０】
（付記３）
前記第２のメモリよりアクセス速度が速い第３のメモリを備え、
前記メモリ制御部は、前記第１のメモリへのデータの一時格納が完了したときに、前記第１のメモリ内に格納されたデータを前記第３のメモリに転送することを特徴とする付記１または２記載のメモリシステム。
【０３７１】
（付記４）
前記第３のメモリは、不揮発性のメモリであることを特徴とする付記３記載のメモリシステム。
【０３７２】
（付記５）
前記第１のメモリが、データを用いた情報処理を行う情報処理装置のメインメモリであることを特徴とする付記１から４のうちいずれか１項記載のメモリシステム。
【０３７３】
（付記６）
前記第１のメモリが、不揮発性のメモリであることを特徴とする付記１から５のうちいずれか１項記載のメモリシステム。
【０３７４】
（付記７）
前記メモリ制御部が、前記第１のメモリへのデータの書き込み指示も受けるものであって、該データは前記第１のメモリに直接格納するものであることを特徴とする付記１から６のうちいずれか１項記載のメモリシステム。
【０３７５】
（付記８）
前記メモリ制御部が、データが入力される第１の入力口と、データが入力される第２の入力口とを有するものであって、該第１の入力口で入力を受けたデータを前記第１のメモリへ書き込むデータとして扱い、該第２の入力口で入力を受けたデータを前記第２のメモリへ書き込むデータとして扱うものであることを特徴とする付記７記載のメモリシステム。
【０３７６】
（付記９）
前記メモリ制御部が、第１の識別子および第２の識別子のうちから選択された識別子が付されたデータの入力を受けるものであって、該第１の識別子が付されたデータを前記第１のメモリへ書き込むデータとして扱い、該第２の識別子が付されたデータを前記第２のメモリへ書き込むデータとして扱うものであることを特徴とする付記７記載のメモリシステム。
【０３７７】
（付記１０）
対象装置のメインメモリとして使用される第１のメモリよりアクセス速度が遅い第２のメモリと、
前記第２のメモリへのデータの書き込み指示を受け、該データを、前記第１のメモリに一時格納すると共に、該格納したデータを該第１のメモリから前記第２のメモリへ転送するメモリ制御部に接続される、該第２のメモリに書き込まれるデータの入力を受け、その入力されたデータを該メモリ制御部に送るデータ受付部とを備えたことを特徴とするメモリ装置。
【０３７８】
（付記１１）
第１のデータの入力と第２のデータの入力を受けるデータ入力部と、
対象装置のメインメモリとして使用される第１のメモリの所定領域を、該第１のメモリよりアクセス速度が遅い第２のメモリの一時保存領域として確保する確保手段と、
前記データ入力部で入力されたデータのうち、第１のデータは、前記第１のメモリへの該第１のデータの書き込み指示を受け、該第１のデータを該第１のメモリに直接格納し、第２のデータは、前記第２のメモリへの該第２のデータの書き込み指示を受け、該第２のデータを、該第１のメモリに一時格納すると共に、該格納した第２のデータを該第１のメモリから前記第２のメモリへ転送するデータ振分部とを備えたことを特徴とするメモリ制御装置。
【０３７９】
（付記１２）
対象装置のメインメモリとして使用される第１のメモリと、
第１のメモリよりアクセス速度が遅い第２のメモリと、
前記第１のメモリの所定領域を第２のメモリの一時保存領域として確保する確保手段と、
前記第２のメモリへのデータの書き込み指示を受け、該データを、前記第１のメモリに一時格納すると共に、該格納したデータを該第１のメモリから前記第２のメモリへ転送するメモリ制御部と、
前記第１のメモリおよび前記第２のメモリへのアクセスを行う処理部とを備えたことを特徴とする情報処理装置。
【０３８０】
（付記１３）
前記第２のメモリよりアクセス速度が速い第３のメモリを備え、
前記メモリ制御部は、前記第１のメモリへのデータの一時格納が完了したときに、前記第１のメモリ内に格納されたデータを前記第３のメモリに転送することを特徴とする付記１２記載の情報処理装置。
【０３８１】
（付記１４）
前記第３のメモリは、不揮発性のメモリであることを特徴とする付記１３記載の情報処理装置。
【符号の説明】
【０３８２】
１０    情報処理装置
１１    メモリシステム
１１＿１    第１のメモリ
１１＿１ａ    所定領域
１１＿２    第２のメモリ
１１＿３    確保手段
１１＿４    メモリ制御部
１２    処理部
２０    メモリ装置
２１    データ受取部
３０    メモリ制御装置
３１    データ入力部
３２    データ振分部
１００，１００’，２００，３００，４００，５００，６００，７００，８００    コンピュータ
１１０    ＣＰＵ
１２０，１２０’，２１０，３１０，４１０，６３０，７２０，８２０    メインメモリ
１２１，２１１，３１１，４１１，６３１，７２１，８２１    バッファ領域
１３０，１３０’，２２０，３２０，４２０，５１０，６２０，７１０，８１０    ＳＳＤ
１３１，１３１’，３２１，６２１    ＮＡＮＤ型フラッシュメモリ
１３２，１３２’，２２１，３２２，４２１，５１２，６２２，７１１，８１１    制御部
１３３’    ＤＲＡＭ
１４０，１４０’，２３０，３３０    第１チップセット
１４１    第１の入力口
１４２    第２の入力口
１４３    データ振分部
１５０，１５０’，３４０    第２チップセット
３２３，６２３    フラッシュメモリ
５１１    ＭＲＡＭ
６１０    チップセット
【図１】
2011022657.tif 000003
【図２】
2011022657.tif 000004
【図３】
2011022657.tif 000005
【図４】
2011022657.tif 000006
【図５】
2011022657.tif 000007
【図６】
2011022657.tif 000008
【図７】
2011022657.tif 000009
【図８】
2011022657.tif 000010
【図９】
2011022657.tif 000011
【図１０】
2011022657.tif 000012
【図１１】
2011022657.tif 000013
【図１２】
2011022657.tif 000014
【図１３】
2011022657.tif 000015
【図１４】
2011022657.tif 000016
【図１５】
2011022657.tif 000017
【図１６】
2011022657.tif 000018
【図１７】
2011022657.tif 000019
【図１８】
2011022657.tif 000020
【図１９】
2011022657.tif 000021
【図２０】
2011022657.tif 000022
【図２１】
2011022657.tif 000023
【図２２】
2011022657.tif 000024
【図２３】
2011022657.tif 000025
【図２４】
2011022657.tif 000026
【図２５】
2011022657.tif 000027
【図２６】
2011022657.tif 000028
【図２７】
2011022657.tif 000029
【図２８】
2011022657.tif 000030
【図２９】
2011022657.tif 000031