(57)【要約】【課題】炭化ケイ素を材料とするＳｉＣ半導体基板にオーミック接合するオーミック電極のコンタクト抵抗を低減する。【解決手段】  オーミック電極は、鉄（Ｆｅ）を主成分とするＦｅ系電極層を含んでいる。Ｆｅ系電極層は、オーステナイトもしくはマルテンサイトを少なくともその一部に有しているため、カーボンを固溶して取り込むことができる。Ｆｅ系電極層が、オーミック電極のシンター処理工程における副生成物であるカーボンを取り込むことによって、カーボンがＳｉＣ半導体基板とオーミック電極との接合界面に堆積してＳｉＣ半導体基板とオーミック電極とのコンタクト抵抗が高くなることを抑制できる。【選択図】  図１
2011176183.tif 000002
【特許請求の範囲】
【請求項１】
炭化ケイ素を材料とする半導体基板と、
半導体基板にオーミック接合するオーミック電極とを備えた半導体装置であって、
オーミック電極は、鉄（Ｆｅ）を主成分とし、オーステナイトもしくはマルテンサイトを少なくともその一部に含むＦｅ系電極層を含んでいる、半導体装置。
【請求項２】
Ｆｅ系電極層は、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、プラチナ（Ｐｔ）からなる群から選ばれる少なくとも一種を含む、請求項１に記載の半導体装置。
【請求項３】
オーミック電極の半導体基板に接する層は、鉄（Ｆｅ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）の合金層である、請求項１ないし３のいずれか一項に記載の半導体装置。
【請求項４】
炭化ケイ素を材料とする半導体ウェハにオーミック電極を構成する電極層を成膜する成膜工程と、
成膜した電極層をシンター処理するシンター処理工程とを含んでいる半導体装置の製造方法であって、
成膜工程で成膜される電極層は、鉄（Ｆｅ）を主成分とするＦｅ含有層を含んでおり、
シンター処理工程は、Ｆｅ含有層がオーステナイトとなる温度領域内の温度でシンター処理を行う、半導体装置の製造方法。
【請求項５】
成膜工程では、半導体ウェハに接する側から順に、ニッケル（Ｎｉ）層、鉄（Ｆｅ）層、ニッケル（Ｎｉ）層を積層して、オーミック電極を構成する電極層を成膜する、請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化ケイ素を材料とする半導体基板を備えた半導体装置に関する。
【背景技術】
【０００２】
特許文献１に、炭化ケイ素（ＳｉＣ）を材料とするＳｉＣ半導体基板を備えた半導体装置が開示されている。この半導体装置では、ＳｉＣ半導体基板に接するＮｉ層を成膜して高温（例えば９００℃〜１１００℃以上）でシンター処理を行って、ＳｉＣ半導体基板にオーミック接合するオーミック電極を形成する。ＳｉＣ半導体基板とＮｉ層が接する状態で高温のシンター処理を行うと、Ｎｉ層とＳｉＣ半導体基板のシリコン（Ｓｉ）が反応してニッケルシリサイド（例えばＮｉ２Ｓｉ）が形成され、ＳｉＣ半導体基板からカーボン（Ｃ）が副生する。副生したカーボン等がＮｉ層とＳｉＣ半導体基板との界面等に偏析して堆積し、副生成物層が形成される。この副生成物層によって、ＳｉＣ半導体基板とＮｉ層とのコンタクト抵抗が高くなる。
【０００３】
このため、特許文献１では、この副生成物層をエッチング等によって除去した後で、副生成物層を除去した部分のＳｉＣ半導体基板に、再度、Ｎｉ層を成膜する。副生成物層を除去した後に成膜するＮｉ層はシンター処理することなく、オーミック電極として利用される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２６１６２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１においては、副生成物層をエッチング等によって除去するため、半導体装置の製造工程が増え、煩雑化する。また、副生成物層を除去する方法によっては、ＳｉＣ半導体基板とオーミック電極との接合界面を汚染する恐れがある。
【０００６】
本願は、炭化ケイ素を材料とする半導体基板を備えた半導体装置において、副生成物を除去する工程を行うことなくコンタクト抵抗の低いオーミック電極を形成することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、炭化ケイ素を材料とする半導体基板（ＳｉＣ半導体基板）と、半導体基板にオーミック接合するオーミック電極とを備えた半導体装置であって、オーミック電極は、鉄（Ｆｅ）を主成分とし、オーステナイトまたはマルテンサイトを少なくともその一部に有するＦｅ系電極層を含んでいる、半導体装置を提供する。
【０００８】
上記の半導体装置では、オーミック電極は、Ｆｅを主成分とするＦｅ系電極層を有している。Ｆｅ系電極層は、オーステナイトまたはマルテンサイトを少なくともその一部に有しているため、ＳｉＣ半導体基板から副生するカーボンをＦｅ系電極層中に固溶させることができる。これによって、カーボンがＳｉＣ半導体基板とオーミック電極との接合界面に堆積してＳｉＣ半導体基板とオーミック電極とのコンタクト抵抗が高くなることを抑制できる。副生成物層を除去する工程が不要となるため、ＳｉＣ半導体基板とオーミック電極との接合界面が汚染されない。
【０００９】
上記のＦｅ系電極層は、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、プラチナ（Ｐｔ）からなる群から選ばれる少なくとも一種を含むことが好ましい。これらの金属成分が含まれていると、Ｆｅ系電極層がオーステナイトもしくはマルテンサイトとなる温度が低下するため、より低温で多くのカーボンをＦｅ系電極層に固溶させることができる。
【００１０】
オーミック電極の半導体基板に接する層は、鉄（Ｆｅ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）の合金層（Ｆｅ−Ｎｉ−Ｓｉ合金層）であることが好ましい。
【００１１】
上記の半導体装置は、炭化ケイ素を材料とする半導体ウェハにオーミック電極を構成する電極層を成膜する成膜工程と、成膜した電極層をシンター処理するシンター処理工程とを含んでいる半導体装置の製造方法であって、成膜工程で成膜される電極層は、鉄（Ｆｅ）を主成分とするＦｅ含有層を含んでおり、シンター処理工程は、Ｆｅ含有層がオーステナイトとなる温度領域内の温度でシンター処理を行う半導体装置の製造方法によって製造することができる。
【００１２】
この製造方法の成膜工程では、半導体ウェハに接する側から順に、ニッケル（Ｎｉ）層、鉄（Ｆｅ）層、ニッケル（Ｎｉ）層を積層して、オーミック電極を構成する電極層を成膜してもよい。
【発明の効果】
【００１３】
本発明によれば、副生成物を除去する工程を行うことなくコンタクト抵抗の低いオーミック電極を形成することができる。
【図面の簡単な説明】
【００１４】
【図１】Ｆｅ−Ｃ系状態図である。
【図２】Ｆｅ−Ｎｉ系状態図である。
【図３】実施形態に係る半導体装置の断面図である。
【図４】実施形態に係る半導体装置の断面図である。
【図５】実施形態に係る半導体装置の断面図である。
【図６】実施例に係る半導体装置の断面図である。
【図７】実施例に係る半導体装置の製造方法を説明する図である。
【図８】実施例に係る半導体装置の製造方法を説明する図である。
【図９】実施例に係る半導体装置の製造方法を説明する図である。
【発明を実施するための形態】
【００１５】
本発明に係る実施形態では、半導体装置は、炭化ケイ素を材料とするＳｉＣ半導体基板と、ＳｉＣ半導体基板にオーミック接合するオーミック電極とを備えており、オーミック電極は、鉄（Ｆｅ）を主成分とするＦｅ系電極層を含んでいる。Ｆｅ系電極層は、オーステナイトもしくはマルテンサイトを少なくともその一部に含有している。
【００１６】
オーステナイトは、面心立方格子構造（ｆｃｃ構造）を有しており、γ−Ｆｅ（ガンマ鉄）とも呼ばれる。図１は、鉄とカーボンとの２元系状態図であるＦｅ−Ｃ系状態図を示している。図１は、ＡＳＭ(American Society of Metals)の"Binary Allay Phase Diagrams 2nd Edition CD-ROM(1990)"を参考に作成された状態図である。縦軸は温度であり、横軸は、カーボンの組成比をｍａｓｓ％（重量パーセント）とｍｏｌ％で示している。オーステナイトは、図１中の「γ」で示される領域で安定な相である。「γ」相の他に、図１中の「α」で示されるフェライト、「δ」で示されるデルタ鉄、「Ｌ」で示される液相との共存相として得ることもできる。図１に示すように、鉄とカーボンの２元系では、オーステナイトは、７２７℃以上の温度で形成され、８００℃で１重量％程度まで、１１５０℃で２．１重量％までカーボンを固溶することができる。
【００１７】
マルテンサイトは、カーボンを固溶するオーステナイトを急冷することによって現れる準安定相である。カーボンを固溶するオーステナイトを急冷すると、カーボンが結晶格子間に存在する状態のまま、オーステナイトの面心立方格子構造から、フェライトの体心立方格子構造へと結晶格子が変形する。カーボンは、拡散することなく、フェライトの結晶格子を引き延ばして、その間に過飽和の状態で固溶し、準安定相のマルテンサイトとなる（無拡散変態）。オーステナイトがマルテンサイトに変態する場合には、オーステナイトの一部が変態することなく残留する場合がある。尚、マルテンサイトは、準安定相であって、平衡状態にある安定相ではないため、図１に示す状態図には掲載されていない。
【００１８】
上記の半導体装置は、炭化ケイ素を材料とする半導体ウェハにオーミック電極を構成する電極層を成膜する成膜工程と、成膜した電極層をシンター処理するシンター処理工程とを含んでいる半導体装置の製造方法によって製造できる。この製造方法では、成膜工程で成膜される電極層は、鉄（Ｆｅ）を主成分とするＦｅ含有層を含んでおり、シンター処理工程は、Ｆｅ含有層がオーステナイトとなる温度領域内の温度（Ａ３変態点の温度である７２７℃以上の温度）でシンター処理を行う。Ｆｅ含有層は、Ｆｅ系金属層の材料となる層であり、シンター処理工程において、Ｆｅ含有層がオーステナイトとなる温度領域内の温度でシンター処理を行うことによって、Ｆｅ系金属層が形成される。
【００１９】
従来技術のようにオーミック電極がニッケル（Ｎｉ）層である場合、ＳｉＣ半導体基板とオーミック電極とのコンタクト抵抗を低減するために、オーミック電極のシンター処理工程では、ニッケルシリサイド（例えばＮｉ２Ｓｉ）が形成されるシンター処理温度が採用される。これによって、例えば下記の反応式（１）に示す反応が起こり、ＳｉＣ半導体基板からカーボン（Ｃ）が副生する。
ＳｉＣ  ＋  ２Ｎｉ  →  Ｎｉ２Ｓｉ  ＋  Ｃ    …  （１）
【００２０】
反応式（１）に示す反応によって副生したカーボンがオーミック電極とＳｉＣ半導体基板との界面に堆積すると、半導体装置のコンタクト抵抗が高くなってしまう。また、副生したカーボンがオーミック電極の逆側の面上（ＳｉＣ半導体基板側と逆側の面上）に堆積する場合もある。この場合、その面上に接合電極を形成すると、オーミック電極と接合電極との間に堆積したカーボンが離型剤のように作用し、オーミック電極と接合電極が剥がれ易くなってしまう。
【００２１】
本発明の実施形態に係る半導体装置では、オーミック電極に含まれるＦｅ系電極層が、オーステナイトもしくはマルテンサイトを少なくともその一部に有している。このＦｅ系電極層は、オーミック電極層のシンター処理工程において、オーステナイトとなる処理温度で処理することによって形成される。このため、Ｆｅ系電極層にはオーミック電極のシンター処理工程における副生成物であるカーボンが固溶して取り込まれる。これによって、カーボンがＳｉＣ半導体基板とオーミック電極との接合界面に堆積してＳｉＣ半導体基板とオーミック電極とのコンタクト抵抗が高くなることを抑制できる。また、カーボンがオーミック電極のＳｉＣ半導体基板と逆側の面上に堆積することを抑制できるため、オーミック電極の表面に、さらに電極（例えば、はんだ接合のために形成される接合電極）を形成する場合に、オーミック電極と接合電極等との接合界面にカーボンが堆積して、オーミック電極と接合電極等が剥がれ易くなることを防ぐことができる。また、従来技術（特許文献１に記載の技術）と異なり、副生成物層を除去する工程が不要となるため、ＳｉＣ半導体基板とオーミック電極との接合界面が汚染されない。
【００２２】
Ｆｅ系電極層として、鉄を材料とするＦｅ層を用いてもよい。この場合、シンター処理工程において副生するカーボンがＦｅ層に取り込まれ、鉄とカーボンとの固溶層が形成される。ＳｉＣ半導体基板からの炭素の偏析を抑制するためには、Ｆｅ層のカーボンの固溶量は１重量％程度あれば十分である。カーボンの固溶量を１重量％以上とするためには、図１に示すように、オーミック電極のシンター処理工程においては、８００℃以上のシンター処理を行えば十分である。Ｆｅ系電極層がＦｅ層である場合、シンター処理温度は８００℃以上１３００℃以下が好ましく、１０００℃以上１１００℃以下がより好ましい。
【００２３】
Ｆｅ系電極層は、Ｆｅ以外の成分を含んでいてもよい。この場合、常温でもオーステナイトを安定相として得ることができる場合がある。例えば、Ｆｅがニッケル（Ｎｉ）やマンガン（Ｍｎ）を固溶している場合には、常温でも安定なオーステナイトを得ることができる。
【００２４】
Ｆｅ系電極層に含まれる他の成分は、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、プラチナ（Ｐｔ）からなる群から選ばれる少なくとも一種であることが好ましい。これらの金属成分が含まれていると、シンター処理工程において、Ｆｅ含有層がオーステナイトとなる温度が低下するため、オーミック電極のシンター処理工程において、シンター処理温度を低温化することができる。
【００２５】
図２は、鉄とニッケルとの２元系状態図であるＦｅ−Ｎｉ系状態図を示している。図２は、ＡＳＭ(American Society of Metals)の"Metals handbook 8th ed., vol.8 (1973)"を参考に作成された状態図である。縦軸は温度であり、横軸は、ニッケルの組成比をｍａｓｓ％（重量パーセント）とｍｏｌ％で示している。オーステナイトは、図２中の「γ」で示される領域で安定な相である。図２に示すように、鉄とニッケルの２元系では、オーステナイトは、Ｎｉの組成比が５０重量％程度の場合には、４００℃よりも低い温度から形成される。実験的には、Ｎｉの組成比が３２重量％の場合に、５００℃でオーステナイトが形成されることが確認されている。すなわち、Ｎｉの組成比が３２重量％以上であれば、シンター処理温度を５００℃以上とすることによって、シンター処理工程中にＦｅ含有層（Ｆｅ系金属層の材料となる層）をオーステナイトとすることができる。Ｆｅ系電極層がＦｅとＮｉの合金層である場合、Ｎｉの組成比は５重量％以上かつ９５重量％以下が好ましい。シンター処理温度は５００℃以上１３００℃以下が好ましい。
【００２６】
オーミック電極のＳｉＣ半導体基板に接する層は、鉄（Ｆｅ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）の合金であるＦｅ−Ｎｉ−Ｓｉ合金層であることが好ましい。合金にシリコンが含まれることによって、オーミック電極のコンタクト抵抗がより低減される。また、鉄とニッケルが合金化して少なくともその一部がオーステナイトもしくはマルテンサイトとなることによって、ＳｉＣ半導体基板から析出するカーボンが、オーミック電極とＳｉＣ半導体基板との界面や、オーミック電極のＳｉＣ半導体基板と逆側の面に堆積することを抑制できる。Ｆｅ系電極層がＦｅ−Ｎｉ−Ｓｉ合金層である場合、Ｎｉの組成比は５重量％以上かつ９５重量％以下が好ましく、Ｓｉの組成比は２重量％以上かつ６０重量％以下が好ましい。シンター処理温度は５００℃以上１３００℃以下が好ましい。
【００２７】
オーミック電極は、単一のＦｅ系電極層がＳｉＣ半導体基板に接触しているものであってもよい。単一のＦｅ系電極層をオーミック電極として用いる場合には、Ｆｅ系電極層は、Ｎｉを含有していることが好ましい。例えば、図３に示す、鉄とニッケルの合金層であるＦｅ−Ｎｉ電極層１００や、図４に示す、Ｆｅ層１１１内にＮｉ層１１２が点在するＦｅ系電極層１１０がＳｉＣ半導体基板１０に接していることが好ましい。
【００２８】
オーミック電極は、多数の電極層が積層されたものであってもよい。この場合、多数の電極層のうちの少なくとも１つ電極層がＦｅ系電極層であればよい。Ｆｅ系電極層としてＦｅ層を用いる場合には、図５に示すように、ＳｉＣ半導体基板１０に接する電極層１２１は、Ｎｉを主成分とする電極層であることが好ましく、ニッケルシリサイド層であることがより好ましい。電極層１２１に接してＦｅ層１２２が形成されており、電極層１２１とＦｅ層１２２をオーミック電極１２０が含んでいることが好ましい。さらに、Ｆｅ層１２２の電極層１２１と逆側の面に接して、Ｎｉを主成分とする電極層が形成されていれば、より好ましい。このようなオーミック電極は、ＳｉＣ半導体基板１０に接する側から順に、第１のＮｉ層、Ｆｅ層、第２のＮｉ層を積層して成膜し、その後、シンター処理を行うことによって形成されることが好ましい。この場合、成膜するＮｉ層の厚さは５０ｎｍ以下が好ましい。また、成膜するＮｉ層の厚さｄＮｉと成膜するＦｅ層の厚さｄＦｅとの比は、ｄＮｉ／ｄＦｅ≧１／１０であることが好ましい。第１のＮｉ層はニッケルシリサイド層を形成する機能を有し、Ｆｅ層は、ＳｉＣ半導体基板から析出するカーボンを取り込む機能を有し、第２のＮｉ層は、シンター処理時にオーミック電極が酸化することを防ぐ保護膜としての機能を有する。
【００２９】
本発明は、ダイオード、ＭＯＳＦＥＴ、ＪＦＥＴ、ＩＧＢＴ等の半導体装置に好適に用いることができるが、これに限定されない。
【実施例１】
【００３０】
次に、上記で説明した、第１実施形態をより具体化した実施例１を挙げ、さらに詳細に説明する。
【００３１】
（半導体装置）
図６は、半導体装置５００の断面を模式的に示す図である。半導体装置５００は、ダイオードであって、ＳｉＣ半導体基板５０は、ＳｉＣを材料とするＮ型の基板層５０１と、基板層５０１の表面に積層され、ＳｉＣを材料とするＮ型のエピタキシャル層５０２と、エピタキシャル層５０２の表面に設けられたＰ−層５０８とを備えている。Ｐ−層５０８は、周辺耐圧構造として設けられたＪＴＥ（Junction Terminal Extension）構造である。
【００３２】
ＳｉＣ半導体基板５０の表面（エピタキシャル層５０２が形成されている側の面）には、ＳｉＣ半導体基板５０側から順に、層間絶縁膜５１０、表面電極５０４、表面接合電極５０５が積層されている。ＳｉＣ半導体基板５０の裏面（基板層５０１が形成されている側の面）には、ＳｉＣ半導体基板５０側から順に、裏面電極５０６、裏面接合電極５０７が積層されている。表面電極５０４は、層間絶縁膜５１０に設けられたコンタクトホール５１２において、ＳｉＣ半導体基板５０のエピタキシャル層５０２の表面とショットキー接合しているショットキー電極である。裏面電極５０６は、ＳｉＣ半導体基板５０の基板層５０１の裏面とオーミック接合しているオーミック電極である。表面接合電極５０５、裏面接合電極５０７は、はんだ接合のために形成されている。
【００３３】
表面電極５０４は、モリブデン（Ｍｏ）を材料とするＭｏ電極層である。裏面電極５０６は、ＳｉＣ半導体基板５０と接合するＦｅ系電極層５０６ａと、Ｎｉを主成分とするＮｉ系電極層５０６ｂをその一部に含んでいる。Ｆｅ系電極層５０６は、Ｆｅを主成分とするＦｅ−Ｎｉ−Ｓｉ合金層である。表面接合電極５０５は、アルミニウム（Ａｌ）を材料とするＡｌ電極層である。裏面接合電極層５０７は、半導体基板側から順に、チタン（Ｔｉ）層５０７ａ、ニッケル（Ｎｉ）層５０７ｂ、金（Ａｕ）層５０７ｃをスパッタ等で積層して得られる、Ｔｉ／Ｎｉ／Ａｕ積層電極である。
【００３４】
（半導体装置の製造方法）実施例１に係る半導体装置の製造方法では、図６に示すＳｉＣ半導体基板５０の素子構造が複数個形成されている半導体ウェハを原料ウェハとして用いて、この原料ウェハに、オーミック電極等を形成することによって、半導体装置を製造する。
【００３５】
（原料ウェハ）
直径φ＝１００ｍｍ、厚さ：３５０μｍの４Ｈ−ＳｉＣのＮ型の半導体ウェハは、裏面側が（０００−１）面となっている。この半導体ウェハの表面に、Ｎ型のエピタキシャル層（不純物濃度：５×１０１５ｃｍ−３、層厚さ：１０μｍ）を成膜し、図６に示すＳｉＣ半導体基板５０の素子構造を形成した。エピタキシャル層の表面に、Ａｌイオン注入およびアニール処理を行って、周辺耐圧構造であるＰ−層５０８となる半導体層を形成した。Ｐ−層５０８となる半導体層は、Ｐ−型のＪＴＥ構造（不純物濃度：１×１０１９ｃｍ−３、幅：５０μｍ、深さ：１μｍ）として形成した。
【００３６】
原料ウェハの表面に厚さ１μｍのシリコン酸化膜（ＳｉＯ２膜）を成膜した。成膜方法としては、減圧ＣＶＤ法を用いた。次に、ＳｉＯ２膜の表面にフォトレジストを形成し、ＳｉＯ２膜のうち、コンタクトホールを形成する部分をエッチングによって除去し、コンタクトホールを形成した。コンタクトホールの大きさは、半導体装置のアクティブサイズが５．５ｍｍ×５．５ｍｍとなるように調整した。
【００３７】
上記の方法によって、半導体ウェハ上に、チップサイズが６ｍｍ×６ｍｍで、アクティブサイズが５．５ｍｍ×５．５ｍｍのダイオードを複数個作製した。この状態の半導体ウェハを原料ウェハとして用いて、以下に説明する工程によって、原料ウェハの表面および裏面に電極を形成した。
【００３８】
（オーミック電極の成膜工程）
まず、図７に示すように、原料ウェハ６０の裏面に、Ｎｉ層６１１、Ｆｅ層６１２、Ｎｉ層６１３の順序で、それぞれ電極層を成膜し、オーミック電極層６１０とした。成膜方法としては蒸着法を用い、Ｎｉ層６１１を５０ｎｍ、Ｆｅ層６１２を１００ｎｍ、Ｎｉ層６１３を５０ｎｍ成膜した。
【００３９】
（オーミック電極のシンター処理工程）
高真空のファーネスアニーリング装置で、オーミック電極のシンター処理工程を行った。シンター処理は、常圧のＡｒ雰囲気下、１０００℃のシンター処理温度で３０分間行った。昇温速度は１００℃／ｍｉｎとし、降温速度は１００℃／ｍｉｎとした。
【００４０】
（表面電極形成工程）
次に、原料ウェハの表面側（層間絶縁膜が形成されている側）に、１２０℃で蒸着法を用いて、Ｍｏ層を１００ｎｍ成膜した。さらに、成膜したＭｏ層のうち、エッチングしない部分のＭｏ層の表面に、パターニングされたフォトレジストを形成した。次に、リン酸／硝酸／酢酸溶液を用いて、Ｍｏ層の一部をエッチングによって除去した。これによって、図８に示すように、表面電極５０４となるＭｏ電極層６２０を形成した。
【００４１】
（接合電極形成工程）
次の接合電極形成工程では、図９に示すように、各接合電極５０５，５０７を形成する。まず、スパッタによって、原料ウェハの表面側に、Ａｌ層を４μｍの厚さに形成した。さらに、成膜したＡｌ層のうち、エッチングしない部分のＡｌ層の表面に、パターニングされたフォトレジストを形成した。次に、リン酸／硝酸／酢酸溶液を用いて、Ａｌ層の一部をエッチングによって除去した。これによって、表面接合電極５０５となるＡｌ電極層を形成した。次に、スパッタ法によって、原料ウェハの裏面側から順に、Ｔｉ層を１００ｎｍ、Ｎｉ層を１００ｎｍ、Ａｕ層を５０ｎｍ形成し、裏面接合電極５０７となるＴｉ／Ｎｉ／Ａｕ積層電極層を形成した。
【００４２】
（ダイシング工程）
さらに、ダイシング等を行って、チップサイズが６ｍｍ×６ｍｍで、アクティブサイズが５．５ｍｍ×５．５ｍｍのダイオードを製造した。これによって、図６に示すような半導体装置５００を製造した。
【００４３】
（比較例）
比較例では、オーミック電極の成膜工程において、実施例１と異なっており、その他は実施例１と同様である。比較例では、オーミック電極として、原料ウェハ６０の裏面に接するＮｉ層を成膜し、オーミック電極層とした。成膜方法としては蒸着法を用い、Ｎｉ層は、１００ｎｍ成膜した。
【００４４】
（半導体装置のコンタクト抵抗測定および接合電極のピーリング試験）
実施例１の製造方法によって製造した半導体装置を用いて、裏面側（オーミック電極が形成されている側）のコンタクト抵抗を測定したところ、コンタクト抵抗は、５×１０−５Ω／ｃｍ２であった。また、裏面接合電極（Ｔｉ／Ｎｉ／Ａｕ積層電極層）に対してピーリング試験を実施したところ、裏面接合電極が剥離しないことを確認できた。
【００４５】
比較例の製造方法によって製造した半導体装置を用いて、裏面側（オーミック電極が形成されている側）のコンタクト抵抗を測定したところ、コンタクト抵抗は、１×１０−４Ω／ｃｍ２であった。また、裏面接合電極（Ｔｉ／Ｎｉ／Ａｕ積層電極層）に対して、実施例１と同様のピーリング試験を実施したところ、裏面接合電極が剥離した。
【００４６】
上記のとおり、実施例１の製造方法によって製造した半導体装置では、裏面側のコンタクト抵抗が比較例よりも低減されるとともに、オーミック電極と接触して設けられる裏面接合電極がより剥離しにくくなっていた。
【００４７】
実施例１では、オーミック電極は、成膜工程においてＮｉ層、Ｆｅ層、Ｎｉ層を積層して成膜され、シンター処理工程によって、１０００℃でシンター処理される。１０００℃でシンター処理を行うと、ＳｉＣを材料とする原料ウェハからカーボンが副生するが、Ｆｅ層とＮｉ層がオーステナイトとして合金化して、副生したカーボンを取り込む。これによって、カーボンが原料ウェハとオーミック電極との界面に堆積することが抑制されたために、実施例１では、裏面側のコンタクト抵抗が低減される効果が得られたものと考えられる。同時に、カーボンがオーミック電極と裏面接合電極との界面に堆積することが抑制されたために、実施例１では、裏面接合電極がより剥離しにくくなる効果が得られたものと考えられる。
【００４８】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００４９】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５０】
１０、５０    ＳｉＣ半導体基板
１００  Ｆｅ−Ｎｉ電極層
１１０  Ｆｅ系電極層
１１１  Ｆｅ層
１１２  Ｎｉ層
１２０  オーミック電極
１２１  電極層
１２２  Ｆｅ系電極層
５００  半導体装置
５０１  基板層
５０２  エピタキシャル層
５０４  表面電極
５０５  表面接合電極
５０６  裏面電極
５０７  裏面接合電極
５０８  Ｐ−層
５１０  層間絶縁膜
５１２  コンタクトホール
【図１】
2011176183.tif 000003
【図２】
2011176183.tif 000004
【図３】
2011176183.tif 000005
【図４】
2011176183.tif 000006
【図５】
2011176183.tif 000007
【図６】
2011176183.tif 000008
【図７】
2011176183.tif 000009
【図８】
2011176183.tif 000010
【図９】
2011176183.tif 000011