(57)【要約】【課題】高出力と専有面積の縮小とを両立させた電力増幅装置を提供する。【解決手段】基板上に形成された電力増幅装置３００であって、全体で環状の一次インダクタ１，２と、グランドパターン４〜８と、トランジスタ対（Ｑ１ｐ，Ｑ１ｎ）および（Ｑ２ｐ，Ｑ２ｎ）と、二次インダクタ３とを備える。グランドパターン４〜８は、基板に垂直な方向から見て、環状の一次インダクタ１，２の内側の領域の一部から外側の領域に及ぶように設けられ、外側の領域の複数箇所で接地される。各一次インダクタ１，２の両端には、対応のトランジスタ対を構成する第１および第２のトランジスタの第１の主電極がそれぞれ接続される。第１および第２のトランジスタの各第２の主電極は、一次インダクタの内側の領域でグランドパターンに接続されるとともに、上記の接地された複数箇所のいずれとも電気的に導通する。【選択図】図２
2011182107.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された電力増幅装置であって、
前記基板に垂直な方向から見て、全体で環状に設けられた複数のインダクタ部からなる一次インダクタと、
前記基板に垂直な方向から見て、環状の前記一次インダクタの内側の領域の一部から外側の領域に及ぶように設けられ、前記外側の領域の複数箇所で接地されるグランドパターンと、
前記複数のインダクタ部にそれぞれ対応して設けられた複数のトランジスタ対とを備え、
前記複数のインダクタ部の各々の両端には、対応のトランジスタ対を構成する第１および第２のトランジスタの第１の主電極がそれぞれ接続され、
前記第１および第２のトランジスタの各第２の主電極は、前記内側の領域で前記グランドパターンに接続されるとともに、前記複数箇所のいずれとも電気的に導通し、
前記第１および第２のトランジスタの制御電極には差動入力信号として一対の第１および第２の信号がそれぞれ与えられ、
さらに、前記一次インダクタに隣接して１または複数巻きで環状に設けられ、前記一次インダクタと磁気的に結合することによって、前記複数のインダクタ部の各々で合成された前記第１および第２の信号の合成信号をさらに合成して出力する二次インダクタを備える、電力増幅装置。
【請求項２】
基板上に形成された電力増幅装置であって、
前記基板に垂直な方向から見て、１または複数巻きで環状に設けられた一次インダクタと、
前記基板に垂直な方向から見て、環状の前記一次インダクタの内側の領域の一部から外側の領域に及ぶように設けられ、前記外側の領域の複数箇所で接地されるグランドパターンと、
前記基板上に設けられたトランジスタ対とを備え、
前記一次インダクタの両端には、前記トランジスタ対を構成する第１および第２のトランジスタの第１の主電極がそれぞれ接続され、
前記第１および第２のトランジスタの各第２の主電極は、前記内側の領域で前記グランドパターンに接続されるとともに、前記複数箇所のいずれとも電気的に導通し、
前記第１および第２のトランジスタの制御電極には差動入力信号として一対の第１および第２の信号がそれぞれ与えられ、
さらに、前記一次インダクタに隣接して１または複数巻きで環状に設けられ、前記一次インダクタと磁気的に結合することによって、前記一次インダクタで合成された前記第１および第２の信号の合成信号を出力する二次インダクタを備える、電力増幅装置。
【請求項３】
前記一次インダクタは、前記基板に垂直な中心軸の回りに環状に形成され、前記中心軸を含む１または複数の対称面の各々に対して鏡映対称性を有し、
前記グランドパターンは、
各々が、前記中心軸と基板面との交点付近から前記１または複数の対称面のいずれかに沿って前記外側の領域まで延び、前記外側の領域で接地される複数の第１の配線部と、
前記交点付近に設けられ、前記複数の第１の配線部を連結する連結部とを含む、請求項１または２に記載の電力増幅装置。
【請求項４】
前記グランドパターンは、各々が、前記複数の第１の配線部および前記連結部のいずれかと連結され、前記一次インダクタと交差する方向に前記外側の領域まで延びる複数の第２の配線部をさらに含む、請求項３に記載の電力増幅装置。
【請求項５】
前記複数の第２の配線部の少なくとも１つは、前記外側の領域で接地される、請求項４に記載の電力増幅装置。
【請求項６】
前記一次インダクタは、前記基板に垂直な中心軸の回りに環状に形成され、前記中心軸を含む１または複数の対称面の各々に対して鏡映対称性を有し、
前記グランドパターンは、前記基板に垂直な方向から見て、前記内側の領域から前記外側の領域に及ぶ１枚の平面パターンに、前記中心軸の回りを１周する閉路が生じないように、前記一次インダクタと交差する方向にスリット状の開口部が複数形成された形状を有し、
１または複数の前記トランジスタ対を構成する各トランジスタの前記第２の主電極は互いに接続される、請求項１または２に記載の電力増幅装置。
【請求項７】
前記第１および第２の主電極は、前記基板の上方に形成された第１の金属層を用いて形成され、
前記グランドパターンは、前記第１の金属層よりも前記基板から離反して形成された第２の金属層を用いて形成され、
前記一次インダクタおよび前記二次インダクタは、前記第２の金属層よりも前記基板から離反して形成された第３の金属層を用いて形成される、請求項１〜６のいずれか１項に記載の電力増幅装置。
【請求項８】
前記一次インダクタ、前記二次インダクタ、および前記グランドパターンは、前記基板に垂直な方向から見たときに相互に重なった部分を除いて、前記基板の上方に形成された同一の金属層を用いて形成される、請求項１〜６のいずれか１項に記載の電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、入力信号を必要な電圧レベルまで増幅する電力増幅装置に関する。
【背景技術】
【０００２】
携帯電話端末などの通信機器においては、電力増幅装置などの内蔵部品の小占有面積化および低コスト化が重要な課題である。たとえば、特表２００５−５０３６７９号公報（特許文献１）は、無線周波数信号を効率的かつ低コストで増幅するための分布型の電力増幅装置を開示する。
【０００３】
この文献の電力増幅装置は、相互に環状に接続された複数のプッシュプル増幅器を備える。各プッシュプル増幅器の隣接する増幅器（トランジスタ）には、等しい大きさで逆相の入力信号が入力される。複数のプッシュプル増幅器が接続された閉ループは、トランスの一次巻線として機能する。電力増幅装置は、さらに、一次巻線の形状に適合した二次巻線を備えることにより、個々のプッシュプルプル増幅器の出力電力を効率的に合成する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００５−５０３６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の特許文献に記載の電力増幅装置においては、各トランジスタはトランスの外側の領域に配置される。ところが、数Ｗ級の電力を出力する電力増幅装置ではトランジスタの面積が大きくなるので、上記の配置では、電力増幅装置全体の占有面積が大きくなるという問題がある。
【０００６】
この発明の目的は、トランスを用いて複数の差動動作するトランジスタ対の出力を合成するタイプの電力増幅装置において、高出力と専有面積の縮小とを両立させた電力増幅装置を提供することである。
【課題を解決するための手段】
【０００７】
この発明は要約すれば、基板上に形成された電力増幅装置であって、一次インダクタと、グランドパターンと、複数のトランジスタ対と、二次インダクタとを備える。一次インダクタは、基板に垂直な方向から見て、全体で環状に設けられた複数のインダクタ部からなる。グランドパターンは、基板に垂直な方向から見て、環状の一次インダクタの内側の領域の一部から外側の領域に及ぶように設けられ、外側の領域の複数箇所で接地される。複数のトランジスタ対は、複数のインダクタ部にそれぞれ対応して設けられる。ここで、複数のインダクタ部の各々の両端には、対応のトランジスタ対を構成する第１および第２のトランジスタの第１の主電極がそれぞれ接続される。第１および第２のトランジスタの各第２の主電極は、一次インダクタの内側の領域でグランドパターンに接続されるとともに、上記の接地された複数箇所のいずれとも電気的に導通する。第１および第２のトランジスタの制御電極には差動入力信号として一対の第１および第２の信号がそれぞれ与えられる。二次インダクタは、一次インダクタに隣接して１または複数巻きで環状に設けられ、一次インダクタと磁気的に結合することによって、複数のインダクタ部の各々で合成された第１および第２の信号の合成信号をさらに合成して出力する。
【発明の効果】
【０００８】
この発明によれば、複数のトランジスタ対が、一次インダクタおよび二次インダクタからなるトランスよりも内側の領域もしくは互いに重なった領域に配置されることになるので、従来よりも電力増幅装置の専有面積を減少させることができる。さらに、この発明によれば、各トランジスタの第２の電極と接続されるグランドパターンはトランスの外側の領域の複数個所で接地される。この結果、第２の電極と接地ノードとの間の寄生抵抗および寄生インダクタンスを減らすことができ、電力増幅装置の出力の低下を防止することができる。
【図面の簡単な説明】
【０００９】
【図１】巻数比１：ｍのトランスをｎ段接続したトランスアンプを示す回路図である。
【図２】この発明の実施の形態１による電力増幅装置３００の構成を示す平面図である。
【図３】図２の電力増幅装置３００を構成要素ごとに示した平面図である。
【図４】図３（Ａ）の一次インダクタ１０４の部分を取出して示した平面図である。
【図５】図２に示す電力増幅装置３００の断面構造を説明するための模式図である。
【図６】トランジスタＱ１ｐのさらに詳細な構成を示す平面図である。
【図７】図２の電力増幅装置３００の等価回路図である。
【図８】実施の形態１の比較例１としての電力増幅装置３００Ａの構成を示す図である。
【図９】実施の形態１の比較例２としての電力増幅装置３００Ｂの構成を示す図である。
【図１０】実施の形態１の変形例１としての電力増幅装置の構成を示す回路図である。
【図１１】実施の形態１の変形例２としてのグランドパターン１０２ａの構成を示す平面図である。
【図１２】実施の形態１の変形例３としてのグランドパターン１０２ｂの構成を示す平面図である。
【図１３】この発明の実施の形態２による電力増幅装置３０１の構成を示す平面図である。
【図１４】図１３の一次インダクタの部分を取出して示した平面図である。
【図１５】図１３のグランドパターンの部分を取出して示した平面図である。
【図１６】図１５のグランドパターン２０２の変形例としてグランドパターン２０２ａの構成を示す平面図である。
【図１７】図１５のグランドパターン２０２の他の変形例としてのグランドパターン２０２ｂの構成を示す平面図である。
【図１８】この発明の実施の形態２の変形例１による電力増幅装置３０２の構成を示す平面図である。
【図１９】図１８の一次インダクタの部分を取出して示した平面図である。
【図２０】図１８のグランドパターンの部分を取出して示した平面図である。
【図２１】図２０のグランドパターン２１２の変形例としてグランドパターン２１２ａの構成を示す平面図である。
【図２２】図２０のグランドパターン２１２の他の変形例としてのグランドパターン２１２ｂの構成を示す平面図である。
【図２３】この発明の実施の形態２の変形例２による電力増幅装置３０３の構成を示す平面図である。
【図２４】この発明の実施の形態３による電力増幅装置３０４の構成を示す平面図である。
【図２５】図２４に示すグランドパターン１５０を取出して示したものである。
【図２６】図２５のグランドパターン１５０の効果をさらに説明するための図である。
【図２７】図２５の場合の変形例としてのグランドパターン１５０ａの構成を示す平面図である。
【図２８】この発明の実施の形態３の変形例２としての電力増幅装置の構成を示す平面図である。
【図２９】この発明の実施の形態４による電力増幅装置３０６の構成を示す平面図である。
【図３０】図２９のグランドパターン１０９の部分を取出して示した平面図である。
【発明を実施するための形態】
【００１０】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
【００１１】
＜実施の形態１＞
［トランスアンプの原理］
まず、この発明の基礎となるトランスアンプ（Transformer-based  Power  Amplifier
）の原理について説明する。
【００１２】
図１は、巻数比１：ｍのトランスをｎ段接続したトランスアンプを示す回路図である。図１を参照して、トランスアンプは、巻数比１：ｍのｎ個（ｎは２以上の整数）のトランスＸＦ１〜ＸＦｎと、トランスＸＦ１〜ＸＦｎにそれぞれ対応して設けられたｎ組のトランジスタ対（ＡＰ１，ＡＮ１）〜（ＡＰｎ，ＡＮｎ）とを含む。各組のトランジスタＡＰ，ＡＮは、対応のトランスＸＦの一次巻線の両端にそれぞれ接続される。トランスＸＦ１〜ＸＦｎの二次巻線は、負荷抵抗ＲＬに対して直列に接続される。
【００１３】
増幅器対ＡＰ，ＡＮの各々は、たとえば、ソース接地されたＮＭＯＳ（N-channel  Metal  Oxide  Semiconductor）トランジスタ（Ｎチャネル絶縁ゲート型電界効果トランジスタ）で構成される。以下、増幅器対ＡＰ，ＡＮをトランジスタ対ＡＰ，ＡＮとも記載する。トランジスタ対ＡＰ，ＡＮの各ゲートには、逆相同振幅の２信号ＩＮ＋，ＩＮ−（第１、第２の信号）である差動信号が入力される。
【００１４】
図１の回路構成では巻数比１：ｍのトランスＸＦをｎ段接続することによってトランジスタの出力電圧を１／（２ｍｎ）にすることができる。たとえば、トランスアンプの出力を４Ｗとし、負荷抵抗ＲＬを５０Ωとすると、２次側が直列接続されたトランスＸＦ１〜ＸＦｎの出力電圧振幅（ゼロ・ツー・ピーク）は２０Ｖである。この場合、各トランジスタのドレインの電圧振幅は１０／ｍｎ［Ｖ］になる。このとき、各トランスＸＦの一次側に換算された負荷抵抗ＲＬの大きさ（負荷インピーダンス）は５０／（２ｍ2ｎ）［Ω］であるので、トランジスタ１個のあたりのドレイン電流振幅は０．４ｍ［Ａ］となり、段数ｎに依存しない。したがって、トランスアンプは微細ＣＭＯＳプロセスで数Ｗ級出力の電力増幅装置を実現する有力な手段となる。
【００１５】
［実施の形態１の電力増幅装置３００の構成］
図２は、この発明の実施の形態１による電力増幅装置３００の構成を示す平面図である。図２に示す電力増幅装置３００は基板上に形成され、インダクタ部１，２によって構成される一次インダクタ（図３の参照符号１０４）と、二次インダクタ３と、グランドパターン（図３の参照符号１０２）と、２組のトランジスタ対（Ｑ１ｐ，Ｑ１ｎ）および（Ｑ２ｐ，Ｑ２ｎ）とを含む。以下、基板に平行な面をＸＹ平面とし、基板に垂直な方向をＺ軸方向とする。座標軸方向に沿った向きを区別するときには、＋Ｚ方向、−Ｚ方向のように正負の符号を付す。
【００１６】
図３は、図２の電力増幅装置３００を構成要素ごとに示した平面図である。図３（Ａ）は、一次インダクタ１０４および二次インダクタ３によって構成されるトランス１０１の平面図である。図３（Ｂ）は、グランドパターン１０２の平面図である。図３（Ｃ）は、トランジスタ対Ｑ１ｐ，Ｑ１ｎおよびＱ２ｐ，Ｑ２ｎ（総称する場合、増幅部１０３と記載する）の配置を模式的に示す図である。実施の形態１の場合、各トランスの巻数比は１：１であり、２段接続となっている。
【００１７】
図４は、図３（Ａ）の一次インダクタ１０４の部分を取出して示した平面図である。図４を参照して、一次インダクタ１０４は、基板に垂直な中心軸ＣＰの回りに全体で環状に設けられたインダクタ部１，２によって構成される。一次インダクタ１０４の全体形状は、中心軸ＣＰの回りに２回回転対称であるとともに、ＸＺ平面に平行な対称面９とＹＺ平面に平行な対称面１０の各々に対して鏡映対称である。図４に示すように、インダクタ部１の端部１ｐとインダクタ部２の端部２ｎとが対称面１０を挟んで近接して配置され、インダクタ部１の端部１ｎとインダクタ部２の端部２ｐとが対称面１０を挟んで近接して配置される。
【００１８】
再び図２、図３を参照して、二次インダクタ３は、一次インダクタ１０４に隣接して環状に設けられる。二次インダクタ３は、一次インダクタ１０４と磁気的に結合することによって各インダクタ部に入力された信号を合成して出力する。電力増幅装置３００が差動出力である場合には、二次インダクタ３の端部３ｐ，３ｎから差動信号が出力される。電力増幅装置３００が単相出力である場合には、端部３ｎは接地され、端部３ｐから単相出力信号ＯＵＴが出力される。この場合、端部３ｎを、コンタクトホールｅを介してグランドパターン１０２に接続することによって接地してもよい。図２、図３に示す二次インダクタ３は１回巻きであるが、複数巻きであってもよい。
【００１９】
グランドパターン１０２は、配線部４〜７と連結部８とを含む。配線部４は、基板に垂直な方向から見て中心軸ＣＰ付近から図４の対称面９に沿って−Ｘ方向にトランス１０１の外側の領域まで延び、端部が接地される。配線部５は、基板に垂直な方向から見て中心軸ＣＰ付近から図４の対称面１０に沿って−Ｙ方向にトランス１０１の外側の領域まで延び、端部が接地される。配線部６は、基板に垂直な方向から見て中心軸ＣＰ付近から図４の対称面９に沿って＋Ｘ方向にトランス１０１の外側の領域まで延び、端部が接地される。配線部７は、基板に垂直な方向から見て中心軸ＣＰ付近から図４の対称面１０に沿って＋Ｙ方向にトランス１０１の外側の領域まで延び、端部が接地される。連結部８は、中心軸ＣＰ付近に設けられ、配線部４〜７を連結する。
【００２０】
トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎは、ＮＭＯＳトランジスタによって構成され、基板に垂直な方向から見てトランス１０１の外周部よりも内側に設けられる。基板に垂直な方向から見て、トランス１０１の配線と各トランジスタとが一部重なっていてもよい。トランジスタ対を構成する各トランジスタはＮＭＯＳトランジスタに限らず、たとえばバイポーラトランジスタであってもよい。各トランジスタの具体的な接続は次のとおりである。
【００２１】
トランジスタＱ１ｐは、そのドレイン電極１ｐｄがコンタクトホールｆを介してインダクタ部１の端部１ｐと接続され、ソース電極１ｐｓがコンタクトホールａを介して連結部８と接続される。トランジスタＱ１ｎは、そのドレイン電極１ｎｄがコンタクトホールｇを介してインダクタ部１の端部１ｎと接続され、ソース電極１ｎｓがコンタクトホールｂを介して連結部８と接続される。トランジスタＱ２ｐは、そのドレイン電極２ｐｄがコンタクトホールｈを介してインダクタ部２の端部２ｐと接続され、ソース電極２ｐｓがコンタクトホールｃを介して連結部８と接続される。トランジスタＱ２ｎは、そのドレイン電極２ｎｄがコンタクトホールｉを介してインダクタ部２の端部２ｎと接続され、ソース電極２ｎｓがコンタクトホールｄを介して連結部８と接続される。
【００２２】
各トランジスタ対には、対応のインダクタ部を介して直流バイアス電圧が供給される。すなわち、図２に示すように、トランジスタＱ１ｐ，Ｑ１ｎに供給される直流バイアス電圧Ｖｄは、インダクタ部１の中点付近のセンタータップ１ｃに印加される。トランジスタＱ２ｐ，Ｑ２ｎに供給される直流バイアス電圧Ｖｄは、インダクタ部２の中点付近のセンタータップ２ｃに印加される。
【００２３】
差動入力信号としての入力信号ＩＮ＋，ＩＮ−は、トランジスタＱ１ｐ，Ｑ１ｎのゲート電極にそれぞれ入力されるとともに、トランジスタＱ２ｐ，Ｑ２ｎのゲート電極にそれぞれ入力される。これによって、入力信号ＩＮ＋，ＩＮ−は、トランジスタＱ１ｐ，Ｑ１ｎによって増幅された後、インダクタ部１によって合成される。同様に、入力信号ＩＮ＋，ＩＮ−は、トランジスタＱ２ｐ，Ｑ２ｎによって増幅された後、インダクタ部２によって合成される。インダクタ部１，２によって合成された信号はさらに二次インダクタ３によって合成された後、端部３ｐから出力される。
【００２４】
図５は、図２に示す電力増幅装置３００の断面構造を説明するための模式図である。図５の模式図は、各金属層の配置およびコンタクトホールを介した接続を説明するためのものなので、図２の平面図に正確に対応したものでない。
【００２５】
図５を参照して、トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎは、基板ＳＵＢの上方の第１の金属層を用いて形成される。グランドパターン１０２は、第１の金属層のさらに上方の第２の金属層を用いて形成される。トランス１０１は、第２の金属層のさらに上方の第３の金属層を用いて形成される。
【００２６】
トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎとグランドパターン１０２とを接続するために、コンタクトホールａ，ｂ，ｃ，ｄが形成される。トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎとインダクタ部１とを接続するために、コンタクトホールｆ，ｇ，ｈ，ｉが形成される。この場合、グランドパターン１０２（配線部５，７）には、コンタクトホールｆ，ｇ，ｈ，ｉを貫通させる図３（Ｂ）に示す開口７Ａ，５Ａ，５Ｂ，７Ｂが形成される。
【００２７】
図６は、トランジスタＱ１ｐのさらに詳細な構成を示す平面図である。図６（Ａ）は、ドレイン電極１ｐｄ、ソース電極１ｐｓ、およびゲート電極１ｐｇの配置を示し、図６（Ｂ）は、基板ＳＵＢの表面のＰ型不純物領域７４、Ｎ型不純物領域７５、およびトレンチ分離領域７３の配置を示す。Ｐ型不純物領域７４はＮＭＯＳトランジスタのチャネル領域として用いられ、Ｎ型不純物領域７５は交互にドレイン領域およびソース領域として用いられる。図６では、トランジスタＱ１ｐの構成を代表として示すが、他のトランジスタＱ１ｎ，Ｑ２ｐ，Ｑ２ｎの構成も同様である。
【００２８】
ドレイン電極１ｐｄを構成するアルミニウム配線７０は、ドレイン領域と複数のコンタクトホールＣＴ２を介して接続される。ソース電極１ｐｓを構成するアルミニウム配線７１は、ソース領域と複数のコンタクトホールＣＴ１を介して接続される。なお、図１のトランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎの各ソース電極１ｐｓを構成するアルミニウム配線７１は、相互に連結されて一体化されるように形成してもよい。
【００２９】
ゲート電極１ｐｇは、チャネル領域の上にゲート絶縁膜を挟んで積層されたポリシリコン層７２と、ポリシリコン層７２とコンタクトホールＣＴ３を介して接続されたアルミニウム配線７７とを含む。アルミニウム配線７７は、図５で説明した第１の金属層を用いて形成される。図６（Ａ）では、図解を容易にするためにポリシリコン層にハッチングを付している。
【００３０】
［電力増幅装置３００の効果］
上記の電力増幅装置３００によれば、第１に、トランス１０１の外周部よりも内側の領域にトランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎを配置することによって、従来よりも電力増幅器の専有面積を小さくすることができる。
【００３１】
第２に、トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎの各ソース電極と接地ノードＧＮＤとの間は、４本の配線部４〜７によって並列に接続される。この結果、トランジスタのソース電極から接地ノードＧＮＤまでの寄生抵抗および寄生インダクタンスを減らすことができ、電力増幅装置３００の出力の低下を抑制できる。
【００３２】
第３に、グランドパターン１０２を構成する配線部４〜７は、図４に示した一次インダクタ１０４の鏡映対称面９，１０を通る。鏡映対称面９，１０は、差動動作において仮想ＡＣ接地となるため、配線部４〜７がトランス１０１のＲＦ特性に与える影響は小さい。この結果、グランド線を他の場所に設置するよりも線幅を広くすることができ、トランジスタのグランド端子とグランドまでの寄生抵抗をさらに低減できる。さらに、グランドパターン１０２は全体として一次インダクタ１０４に近い鏡映対称性をもつので、差動動作の崩れも生じにくい。以下、具体例および比較例を示しながら、電力増幅装置３００の効果についてさらに説明する。
【００３３】
図７は、図２の電力増幅装置３００の等価回路図である。図７では、図２のインダクタ部１とそれに接続されるトランジスタ対Ｑ１ｐ，Ｑ１ｎが示される。
【００３４】
図７において、トランジスタＱ１ｐ，Ｑ１ｎのオン抵抗をＲｏｎとし、連結部８から接地ノードＧＮＤまでの配線部４〜７の並列体の抵抗をＲｓとし、並列体のインダクタンスをＬｓとする。この場合、トランジスタＱ１ｐ，Ｑ１ｎの各々にかかる直流電圧Ｖｄｓ（ドレイン・ソース間電圧）は、
Ｖｄｓ＝Ｖｄ×（Ｒｏｎ／２）×（Ｒｏｎ／２＋Ｒｓ）                …(1)
で表わされる。式（１）から明らかなように、寄生抵抗Ｒｓが増加するにつれてトランジスタに印加される直流電圧Ｖｄｓが低下する。この結果、電力増幅装置の出力ＯＵＴが低下してしまう。これに対して、実施形態１の電力増幅装置３００の場合には、複数の配線部４〜７を設けることによって寄生抵抗Ｒｓの大きさをなるべく小さくなるようにしているので、出力ＯＵＴの低下を抑制することができる。
【００３５】
図７において、グランド線の寄生インダクタンスＬｓは直流電圧には影響しないが、ＲＦ信号に対してはω・Ｌｓの大きさのインピーダンスとして影響を与える（ただし、ωは角周波数）。実施の形態１の場合は、仮に電力増幅装置の差動動作が理想的であれば、連結部８が仮想ＡＣ接地となるため、寄生インダクタンスＬｓは電力増幅装置３００の出力ＯＵＴに影響を及ぼさない。しかしながら、差動入力信号ＩＮ＋，ＩＮ−が非対称であったり、トランジスタの特性に基板面内でばらつきがあれば、電力増幅装置の差動動作は崩れる。この場合、寄生インダクタンスＬｓがなるべく小さくなるようにすることによって、出力ＯＵＴの低下を抑制することができる。
【００３６】
図８は、実施の形態１の比較例１としての電力増幅装置３００Ａの構成を示す図である。図８では、トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎがトランス１０１の外側の領域に配置される例を示す。
【００３７】
トランスを用いて複数の差動動作するトランジスタ対の出力を合成するタイプの電力増幅装置では、図８のように、トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎはトランスの外部に配置されることが多い。この場合、トランジスタＱ１ｐ，Ｑ２ｎの共通のソース電極８１をボンディングワイヤ８０Ｂを介して接地ノードＧＮＤに接続し、トランジスタＱ１ｎ，Ｑ２ｐの共通のソース電極８２をボンディングワイヤ８０Ａを介して接地ノードＧＮＤに接続することができる。したがって、トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎのソース電極と接地ノードＧＮＤとの間の寄生抵抗および寄生インダクタンスを小さくすることができる。しかしながら、数Ｗ級の電力を出力する電力増幅装置ではトランジスタの面積が大きくなるため、図８の場合には、電力増幅装置全体の占有面積が実施の形態１の場合よりも大きくなってしまう。
【００３８】
実施の形態１の電力増幅装置３００では、トランスの内部にトランジスタを配置することによって、電力増幅装置全体の小占有面積化を図る。さらに、対称面９，１０に対してほぼ鏡映対称となるグランド用の配線部４〜７を設けることによって、寄生抵抗および寄生インダクタンスをなるべく小さくすることができる。
【００３９】
図９は、実施の形態１の比較例２としての電力増幅装置３００Ｂの構成を示す図である。図９では、トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎがトランス１０１の内側の領域に配置される例を示す。ただし、図９の場合には、連結部８が１本の配線部８３とボンディングワイヤ８０Ｄとによって、接地ノードＧＮＤに接続される。
【００４０】
図９の場合には、配線部８３の寄生抵抗および寄生インダクタンスは、図２の配線部４〜７の全体の寄生抵抗および寄生インダクタンスの少なくとも４倍の大きさを有する。さらに、配線部８３の配置が図４の対称面９，１０に対して鏡映対称でない。したがって、実施の形態１による電力増幅装置３００よりも、出力ＯＵＴが低下してしまう。
【００４１】
［実施の形態１の変形例］
図１０は、実施の形態１の変形例１としての電力増幅装置の構成を示す回路図である。図１０では、差動対がｎ対の並列のトランジスタによって構成される例を示す。図１０の回路図では、図２のインダクタ部１に対応するトランジスタのみ示されているが、インダクタ部２に対応するトランジスタも同様である。
【００４２】
図１０の電力増幅装置は、インダクタ部１の端部１ｐと連結部８との間に並列接続されたｎ個のトランジスタＱ１ｐ＿１〜Ｑ１ｐ＿ｎと、端部１ｎと連結部８との間に並列接続されたｎ個のトランジスタＱ１ｎ＿１〜Ｑ１ｎ＿ｎとを含む。トランジスタＱ１ｐ＿１〜Ｑ１ｐ＿ｎのゲート電極には第１の信号ＩＮ＋が入力され、トランジスタＱ１ｎ＿１〜Ｑ１ｎ＿ｎのゲート電極には第２の信号ＩＮ−が入力される。
【００４３】
この場合、ｎ個の並列接続されたトランジスタにかかる直流電圧Ｖｄｓ（ドレイン・ソース間電圧）は、
Ｖｄｓ＝Ｖｄ×（Ｒｏｎ／２ｎ）×（Ｒｏｎ／２ｎ＋Ｒｓ）            …(2)
で表わされる。式（２）に示すように、トランジスタの並列数がｎ倍に増えると（すなわち、トランジスタの面積がｎ倍になると）、トランジスタのオン抵抗Ｒｏｎは１／ｎになる。すると、抵抗分圧のために、連結部８から接地ノードＧＮＤまでの寄生抵抗Ｒｓによる電圧降下が大きくなり、トランジスタが１個の場合に比べてトランジスタに印加される直流電圧Ｖｄｓが低下することになる。
【００４４】
図２に示すように、連結部８と接地ノードＧＮＤとの間を複数の配線部４〜７によって並列に接続すれば、トランジスタに印加される直流電圧Ｖｄｓの低下を抑制することができる。図１０のその他の点は、図７の回路図と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００４５】
図１１は、実施の形態１の変形例２としてのグランドパターン１０２ａの構成を示す平面図である。図１１では、一次インダクタ１，２および二次インダクタ３の配置も併せて示される。
【００４６】
図１１に示すように、図４の鏡映対称面９に沿った配線部４，６および連結部８のみによってグランドパターン１０２ａを構成することもできる。この場合、連結部８と接地ノードＧＮＤとの間の寄生抵抗および寄生インダクタンスは、図２の場合よりも大きくなるが、図９の比較例の場合よりも小さくすることができる。
【００４７】
図１２は、実施の形態１の変形例３としてのグランドパターン１０２ｂの構成を示す平面図である。図１２では、一次インダクタ１，２および二次インダクタ３の配置も併せて示される。
【００４８】
図１２に示すように、図４の鏡映対称面１０に沿った配線部５，７および連結部８のみによってグランドパターン１０２ｂを構成することもできる。この場合、連結部８と接地ノードＧＮＤとの間の寄生抵抗および寄生インダクタンスは図２の場合よりも大きくなるが、図９の比較例の場合よりも小さくすることができる。
【００４９】
＜実施の形態２＞
実施の形態１では２組の差動動作するトランジスタ対の出力をトランスで合成する電力増幅装置の例を示したが、トランジスタ対の数が変わっても同様の作用効果を奏することができる。
【００５０】
［電力増幅装置３０１の構成］
図１３は、この発明の実施の形態２による電力増幅装置３０１の構成を示す平面図である。基板上に設けられた図１３に示す電力増幅装置３０１は、インダクタ部２１，２２，２３によって構成される一次インダクタ（図１４の参照符号２０１）と、二次インダクタ２０と、グランドパターン（図１５の参照符号２０２）と、３組のトランジスタ対（Ｑ１ｐ，Ｑ１ｎ），（Ｑ２ｐ，Ｑ２ｎ），（Ｑ３ｐ，Ｑ３ｎ）とを含む。
【００５１】
図１４は、図１３の一次インダクタの部分を取出して示した平面図である。図１４を参照して、一次インダクタ２０１は、基板に垂直な中心軸ＣＰの回りに全体に環状に設けられたインダクタ部２１，２２，２３によって構成される。一次インダクタ２０１の全体形状は、中心軸ＣＰの回りに３回回転対称であるとともに、中心軸ＣＰを含む対称面２６，２７，２８の各々に対して鏡映対称である。
【００５２】
図１５は、図１３のグランドパターンの部分を取出して示した平面図である。図１５を参照して、グランドパターン２０２は、配線部２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂと連結部２４とを含む。配線部２５ａ，２５ｂは、基板に垂直な方向から見て図１４の対称面２５に沿って設けられ、図１４の中心軸ＣＰ付近の連結部２４によって連結される。配線部２５ａ，２５ｂは環状の一次インダクタ２０１（２１，２２，２３）の外側の領域でそれぞれ接地される。配線部２６ａ，２６ｂは、基板に垂直な方向から見て図１４の対称面２６に沿って設けられ、連結部２４によって連結される。配線部２６ａ，２６ｂは環状の一次インダクタ２０１の外側の領域でそれぞれ接地される。配線部２７ａ，２７ｂは、基板に垂直な方向から見て図１４の対称面２７に沿って設けられ、連結部２４によって連結される。配線部２７ａ，２７ｂは環状の一次インダクタ２０１の外側の領域でそれぞれ接地される。図１５の配線部２５ａ，２５ｂ，２６ａ，２６ｂ，２７ａ，２７ｂには、図３（Ｂ）に示したものと同様の開口部がさらに設けられるが、図示を省略している。グランドパターン２０２は、一次インダクタ２０１と同じ回転対称軸ＣＰに対して回転対称性を有し、一次インダクタ２０１と同じ鏡映対称面２５，２６，２７に対して鏡映対称性を有する。
【００５３】
再び図１３を参照して、二次インダクタ２０は、一次インダクタ２０１（２１，２２，２３）に隣接して環状に設けられる。二次インダクタ２０は、一次インダクタ２０１と磁気的に結合することによって各インダクタ部に入力された信号を合成して出力する。電力増幅装置３０１が差動出力である場合には、二次インダクタ２０の端部２０ｐ，２０ｎから差動信号が出力される。電力増幅装置３０１が単相出力である場合には、端部２０ｎは接地され、端部２０ｐから単相出力信号ＯＵＴが出力される。図１３に示す二次インダクタ２０は１回巻きであるが、複数巻きであってもよい。
【００５４】
トランジスタＱ１ｐ，Ｑ１ｎは、ドレイン電極がインダクタ部２１の端部２１ｐ，２１ｎにそれぞれ接続され、ソース電極が連結部（図１５の参照符号２４）に接続される。トランジスタ対Ｑ１ｐ，Ｑ１ｎのゲート電極には差動入力信号として第１および第２の信号ＩＮ＋，ＩＮ−が入力される。トランジスタＱ１ｐ，Ｑ１ｎのバイアス電圧Ｖｄは、インダクタ部２１の中点付近のセンタータップ２１ｃに印加される。
【００５５】
トランジスタＱ２ｐ，Ｑ２ｎは、ドレイン電極がインダクタ部２２の端部２２ｐ，２２ｎにそれぞれ接続され、ソース電極が連結部（図１５の参照符号２４）に接続される。トランジスタ対Ｑ２ｐ，Ｑ２ｎのゲート電極には差動入力信号として第１および第２の信号ＩＮ＋，ＩＮ−が入力される。トランジスタＱ２ｐ，Ｑ２ｎのバイアス電圧Ｖｄは、インダクタ部２２の中点付近のセンタータップ２２ｃに印加される。
【００５６】
トランジスタＱ３ｐ，Ｑ３ｎは、ドレイン電極がインダクタ部２３の端部２３ｐ，２３ｎにそれぞれ接続され、ソース電極が連結部（図１５の参照符号２４）に接続される。トランジスタ対Ｑ３ｐ，Ｑ３ｎのゲート電極には差動入力信号として第１および第２の信号ＩＮ＋，ＩＮ−が入力される。トランジスタＱ３ｐ，Ｑ３ｎのバイアス電圧Ｖｄは、インダクタ部２３の中点付近のセンタータップ２３ｃに印加される。
【００５７】
各トランジスタのソース電極から接地ノードＧＮＤまでの寄生抵抗および寄生インダクタンスは、グランドパターン２０２適用することによって、図９の比較例の場合に比べておよそ６分の１に低減される。
【００５８】
［グランドパターンの変形例］
図１６は、図１５のグランドパターン２０２の変形例としてグランドパターン２０２ａの構成を示す平面図である。図１６では、一次インダクタ２０１（２１，２２，２３）の配置も併せて示される。
【００５９】
図１６に示すように、図１４の配線部２５ａ，２６ａ，２７ａおよび連結部２４のみによってグランドパターン２０２ａを構成することもできる。グランドパターン２０２ａの全体形状は、図１４の中心軸ＣＰに関して３回回転対称であり、対称面２５，２６，２７の各々に関して鏡映対称である。この場合、連結部２４と接地ノードＧＮＤとの間の寄生抵抗および寄生インダクタンスは、図１３の場合の２倍になるが、図９の比較例の場合よりも小さくすることができる。
【００６０】
図１７は、図１５のグランドパターン２０２の他の変形例としてのグランドパターン２０２ｂの構成を示す平面図である。図１７では、一次インダクタ２０１（２１，２２，２３）の配置も併せて示される。
【００６１】
図１７に示すように、図１４の配線部２５ｂ，２６ｂ，２７ｂおよび連結部２４のみによってグランドパターン２０２ｂを構成することもできる。グランドパターン２０２ｂの全体形状は、図１４の中心軸ＣＰに関して３回回転対称であり、対称面２５，２６，２７の各々に関して鏡映対称である。この場合、連結部２４と接地ノードＧＮＤとの間の寄生抵抗および寄生インダクタンスは図１３の場合の２倍になるが、図９の比較例の場合よりも小さくすることができる。
【００６２】
［電力増幅装置３０２の構成］
図１８は、この発明の実施の形態２の変形例１による電力増幅装置３０２の構成を示す平面図である。図１８に示す電力増幅装置３０２は、基板上に設けられ、インダクタ部３１，３２，３３，３４によって構成される一次インダクタ（図１９の参照符号２１１）と、二次インダクタ３０と、グランドパターン（図２０の参照符号２１２）と、４組のトランジスタ対（Ｑ１ｐ，Ｑ１ｎ），（Ｑ２ｐ，Ｑ２ｎ），（Ｑ３ｐ，Ｑ３ｎ），（Ｑ４ｐ，Ｑ４ｎ）とを含む。
【００６３】
図１９は、図１８の一次インダクタの部分を取出して示した平面図である。図１９を参照して、一次インダクタ２１１は、基板に垂直な中心軸ＣＰの回りに全体に環状に設けられたインダクタ部３１，３２，３３，３４によって構成される。一次インダクタ２１１の全体形状は、中心軸ＣＰの回りに４回回転対称であるとともに、中心軸ＣＰを含む対称面３６，３７，３８，３９の各々に対して鏡映対称である。
【００６４】
図２０は、図１８のグランドパターンの部分を取出して示した平面図である。図２０を参照して、グランドパターン２１２は、配線部３６ａ，３６ｂ，３７ａ，３７ｂ，３８ａ，３８ｂ，３９ａ，３９ｂと連結部３５とを含む。配線部３６ａ，３６ｂは、基板に垂直な方向から見て図１９の対称面３６に沿って設けられ、図１９の中心軸ＣＰ付近の連結部３５によって連結される。配線部３６ａ，３６ｂは環状の一次インダクタ２１１（３１，３２，３３，３４）の外側の領域でそれぞれ接地される。配線部３７ａ，３７ｂは、基板に垂直な方向から見て図１９の対称面３７に沿って設けられ、連結部３５によって連結される。配線部３７ａ，３７ｂは環状の一次インダクタ２１１の外側の領域でそれぞれ接地される。配線部３８ａ，３８ｂは、基板に垂直な方向から見て図１９の対称面３８に沿って設けられ、連結部３５によって連結される。配線部３８ａ，３８ｂは環状の一次インダクタ２１１の外側の領域でそれぞれ接地される。配線部３９ａ，３９ｂは、基板に垂直な方向から見て図１９の対称面３９に沿って設けられ、連結部３５によって連結される。配線部３９ａ，３９ｂは環状の一次インダクタ２１１の外側の領域でそれぞれ接地される。図２０の配線部３６ａ，３６ｂ，３７ａ，３７ｂ，３８ａ，３８ｂ，３９ａ，３９ｂには、図３（Ｂ）に示したものと同様の開口部がされに設けられるが、図示を省略している。グランドパターン２１２は、一次インダクタ２１１と同じ回転対称軸ＣＰおよび鏡映対称面３６，３７，３８，３９に関して鏡映対称性を有する。
【００６５】
再び図１８を参照して、二次インダクタ３０は、一次インダクタ２１１（３１，３２，３３，３４）に隣接して環状に設けられる。二次インダクタ３０は、一次インダクタ２１１と磁気的に結合することによって各インダクタ部に入力された信号を合成して出力する。電力増幅装置３０２が差動出力である場合には、二次インダクタ３０の端部３０ｐ，３０ｎから差動信号が出力される。電力増幅装置３０２が単相出力である場合には、端部３０ｎは接地され、端部３０ｐから単相出力信号ＯＵＴが出力される。図１８に示す二次インダクタ３０は１回巻きであるが、複数巻きであってもよい。
【００６６】
トランジスタＱ１ｐ，Ｑ１ｎは、ドレイン電極がインダクタ部３１の端部３１ｐ，３１ｎにそれぞれ接続され、ソース電極が連結部（図２０の参照符号３５）に接続される。トランジスタ対Ｑ１ｐ，Ｑ１ｎのゲート電極には差動入力信号として第１および第２の信号ＩＮ＋，ＩＮ−が入力される。トランジスタＱ１ｐ，Ｑ１ｎのバイアス電圧Ｖｄは、インダクタ部３１の中点付近のセンタータップ３１ｃに印加される。
【００６７】
トランジスタＱ２ｐ，Ｑ２ｎは、ドレイン電極がインダクタ部３２の端部３２ｐ，３２ｎにそれぞれ接続され、ソース電極が連結部（図２０の参照符号３５）に接続される。トランジスタ対Ｑ２ｐ，Ｑ２ｎのゲート電極には差動入力信号として第１および第２の信号ＩＮ＋，ＩＮ−が入力される。トランジスタＱ２ｐ，Ｑ２ｎのバイアス電圧Ｖｄは、インダクタ部３２の中点付近のセンタータップ３２ｃに印加される。
【００６８】
トランジスタＱ３ｐ，Ｑ３ｎは、ドレイン電極がインダクタ部３３の端部３３ｐ，３３ｎにそれぞれ接続され、ソース電極が連結部（図２０の参照符号３５）に接続される。トランジスタ対Ｑ３ｐ，Ｑ３ｎのゲート電極には差動入力信号として第１および第２の信号ＩＮ＋，ＩＮ−が入力される。トランジスタＱ３ｐ，Ｑ３ｎのバイアス電圧Ｖｄは、インダクタ部３３の中点付近のセンタータップ３３ｃに印加される。
【００６９】
トランジスタＱ４ｐ，Ｑ４ｎは、ドレイン電極がインダクタ部３４の端部３４ｐ，３４ｎにそれぞれ接続され、ソース電極が連結部（図２０の参照符号３５）に接続される。トランジスタ対Ｑ４ｐ，Ｑ４ｎのゲート電極には差動入力信号として第１および第２の信号ＩＮ＋，ＩＮ−が入力される。トランジスタＱ４ｐ，Ｑ４ｎのバイアス電圧Ｖｄは、インダクタ部３４の中点付近のセンタータップ３４ｃに印加される。
【００７０】
各トランジスタのソース電極から接地ノードＧＮＤまでの寄生抵抗および寄生インダクタンスは、グランドパターン２１２適用することによって、図９の比較例の場合に比べておよそ８分の１に低減される。
【００７１】
［グランドパターンの変形例］
図２１は、図２０のグランドパターン２１２の変形例としてグランドパターン２１２ａの構成を示す平面図である。図２１では、一次インダクタ２１１（３１，３２，３３，３４）の配置も併せて示される。
【００７２】
図２１に示すように、図１９の配線部３６ａ，３６ｂ，３８ａ，３８ｂおよび連結部３５のみによってグランドパターン２１２ａを構成することもできる。グランドパターン２１２ａの全体形状は、図１９の中心軸ＣＰに関して４回回転対称であり、対称面３６，３７，３８，３９の各々に関して鏡映対称である。この場合、連結部３５と接地ノードＧＮＤとの間の寄生抵抗および寄生インダクタンスは、図１８の場合の２倍になるが、図９の比較例の場合よりも小さくすることができる。
【００７３】
図２２は、図２０のグランドパターン２１２の他の変形例としてのグランドパターン２１２ｂの構成を示す平面図である。図１７では、一次インダクタ２１１（３１，３２，３３，３４）の配置も併せて示される。
【００７４】
図２２に示すように、図１９の配線部３７ａ，３７ｂ，３９ａ，３９ｂおよび連結部３５のみによってグランドパターン２１２ｂを構成することもできる。グランドパターン２１２ｂの全体形状は、図１９の中心軸ＣＰに関して４回回転対称であり、対称面３６，３７，３８，３９の各々に関して鏡映対称である。この場合、連結部３５と接地ノードＧＮＤとの間の寄生抵抗および寄生インダクタンスは図１８の場合の２倍になるが、図９の比較例の場合よりも小さくすることができる。
【００７５】
［電力増幅装置３０３の構成］
図２３は、この発明の実施の形態２の変形例２による電力増幅装置３０３の構成を示す平面図である。図２３に示す電力増幅装置３０３は、基板上に設けられ、一次インダクタ４０と、二次インダクタ４１と、グランドパターン４３と、１組のトランジスタ対（Ｑ１ｐ，Ｑ１ｎ）とを含む。
【００７６】
一次インダクタ４０は、基板に垂直な中心軸ＣＰの回りに全体に環状に設けられる。一次インダクタ４０の全体形状は、中心軸ＣＰを含む対称面４２に対して鏡映対称である。
【００７７】
グランドパターン４３は、基板に垂直な方向から見て対称面４２に沿って設けられ、一次インダクタ４０の一方の外側の領域から他方の外側の領域まで延びる配線である。グランドパターン４３は両端部で接地される。グランドパターン４３は、対称面４２に沿った２つの配線部が中心軸ＣＰ付近の連結部によって連結された構造と見ることができる。
【００７８】
二次インダクタ４１は、一次インダクタ４０に隣接して環状に設けられる。二次インダクタ４１は、一次インダクタ４０と磁気的に結合することによって一次インダクタ４０に入力された信号を出力する。電力増幅装置３０３が差動出力である場合には、二次インダクタ４１の端部４１ｐ，４１ｎから差動信号が出力される。電力増幅装置３０３が単相出力である場合には、端部４１ｎは接地され、端部４１ｐから単相出力信号ＯＵＴが出力される。図２３に示す一次インダクタ４０および二次インダクタ４１は１回巻きであるが、複数巻きであってもよい。
【００７９】
トランジスタＱ１ｐ，Ｑ１ｎは、ドレイン電極が一次インダクタ４０の端部４０ｐ，４０ｎにそれぞれ接続され、ソース電極がグランドパターン４３に接続される。トランジスタ対Ｑ１ｐ，Ｑ１ｎのゲート電極には差動入力信号として第１および第２の信号ＩＮ＋，ＩＮ−が入力される。トランジスタＱ１ｐ，Ｑ１ｎのバイアス電圧Ｖｄは、一次インダクタ４０の中点付近のセンタータップ４０ｃに印加される。
【００８０】
各トランジスタのソース電極から接地ノードＧＮＤまでの寄生抵抗および寄生インダクタンスは、グランドパターン４３適用することによって、図９の比較例の場合に比べておよそ２分の１に低減される。
【００８１】
＜実施の形態３＞
［電力増幅装置３０４の構成］
図２４は、この発明の実施の形態３による電力増幅装置３０４の構成を示す平面図である。
【００８２】
図２５は、図２４に示すグランドパターン１５０を取出して示したものである。図２４、図２５を参照して、グランドパターン１５０は、図３（Ｂ）に示すグランドパターン１０２に、トランス（一次インダクタ１，２、二次インダクタ３）と４５°もしくは９０°で交差する複数のオープン・スタブ（配線部）５０を付加することによって、パターンド・グランド・シールド１５０としたものである。複数のオープン・スタブ（配線部）５０の全体形状は、中心軸ＣＰについて４回回転対称であるとともに、図４に示す一次インダクタ１，２の対称面９，１０に関して鏡映対称となっている。基板に垂直な方向から見たとき、グランドパターン１５０の全体のサイズはトランスのサイズよりもいくらか大きくすることが好ましい。
【００８３】
トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎをトランス（一次インダクタ１，２、二次インダクタ３）の内部に配置する場合、トランスの磁束が集中する箇所にトランジスタが配置されるため、トランス配線とトランジスタ内の導体部分（アルミニウム配線および不純物領域）との磁気結合が懸念される。トランスとトランジスタが磁気結合すると、予期しない逆方向電流が発生することにより、電力増幅装置の出力が低下する。そこで、実施の形態３の電力増幅装置３０４では、トランス（一次インダクタ１，２、二次インダクタ３）とトランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎとをパターンド・グランド・シールド１５０で空間的に分離することにより、両者の磁気結合をある程度遮断させる。
【００８４】
図２５のような形状のグランドパターン１５０であっても、各トランジスタのソース電極と接地ノードＧＮＤまでの寄生抵抗および寄生インダクタンスを大きく減らす効果は保持される。ただし、パターンド・グランド・シールド１５０にすることによって実施の形態１の場合よりもトランスのＲＦ特性に少なからず影響を与える。一般的には、基板損失の減少、すなわちトランスを構成するインダクタのＱ値の増加と自己共振周波数の低下とをもたらす。
【００８５】
図２４、図２５のその他の点は図２、図３の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００８６】
図２６は、図２５のグランドパターン１５０の効果をさらに説明するための図である。図２６（Ａ）は、グランドパターン１５０に代えて１枚のべた膜のシールド膜１５１を設けた場合の比較例を示す図である。図２６（Ｂ）は、図２５のグランドパターン１５０を図２６（Ａ）のシールド膜１５１と対比して示したものである。
【００８７】
一般的に、パターンド・グランド・シールドは、酸化膜を介したインダクタ（トランスを含む）と損失性の基板との結合を抑制するために設けられる。しかし、べた膜のシールド膜１５１を設けた場合、誘導起電力によってシールド膜１５１に大きな渦電流ＥＣが発生し、大きなエネルギー損失が生じる。シールド膜１５１は有限抵抗をもつために、完全に接地電位に固定されたシールド膜を実現することができないからである。
【００８８】
そこで、図２６（Ｂ）に示すように、シールド膜に複数のスリット部５５を設けることで、中心軸ＣＰの近傍を除いて渦電流が流れる経路（中心軸ＣＰの回りに１周する経路）を遮断する。実際には、パターンド・グランド・シールド１５０にも小さな渦電流が発生するが、図２６（Ａ）の場合に比べて渦電流によるエネルギー損失は減少させることができる。
【００８９】
磁気シールドの効果は、渦電流が大きく、それに伴って大きな逆方向（元の磁束を打ち消す方向）の磁束が発生するベタ膜のシールド膜１５１の方が高いが、エネルギー損失によりシールド膜１５１を使用することができない。そのため、磁気シールドの効果はべた膜のシールド膜１５１の場合に比べては弱まるが、パターンド・グランド・シールド１５０が使用される。
【００９０】
さらに、パターンド・グランド・シールド１５０を設けることで、トランス（一次インダクタ１，２、二次インダクタ３）とトランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎとの間の寄生容量を介したクロストークを抑制することができる。この抑制効果は、特に、トランスとトランジスタがオーバーラップして設けられる場合に大きい。
【００９１】
再び、図２４、図２５を参照して、スタブ（配線部）５０の方向は、基板に垂直な方向から見たときに、トランス（一次インダクタ１，２、二次インダクタ３）の配線に対してできるだけ直交するようにするのが望ましい。
【００９２】
スタブ（配線部）５０の幅は、広すぎると渦電流の経路を遮断する効果が小さくなるのでエネルギー損失が増加する。一方で、スタブ（配線部）５０の幅を狭くすると、スタブの寄生抵抗が大きくなるため、トランスの配線と接地ノードＧＮＤとの間（すなわち、トランス配線から容量結合によってスタブ（配線部）５０に達し、スタブ（配線部）５０を介して接地ノードＧＮＤに至る経路）におけるＲＦ信号の損失が大きくなる。この結果、トランスとトランジスタとの間の寄生容量を介したクロストークを抑制する効果が弱くなる。したがって、スタブ（配線部）５０の幅には最適値がある。
【００９３】
スリット部５５の幅（スタブ間の間隔）は、トランスをシールドが覆う比率を大きくするために、通常は狭い方が望ましい。
【００９４】
スタブの本数は、トランスを十分に覆うために必要な面積、スタブの幅の最適値、デザインルールで決まる最小のスタブの間隔により決定される。
【００９５】
［実施の形態３の変形例１]
図２７は、図２５の場合の変形例としてのグランドパターン１５０ａの構成を示す平面図である。図２７のグランドパターン１５０ａの形状は、図２５のグランドパターン１５０と同じであるが、接地ノードＧＮＤとの接続が異なる。図２７の場合には、連結部８と結合される配線部５１，５２，５３，５４の端部がさらに接地される。これによって、トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎのソース電極と接地ノードＧＮＤとの間の寄生抵抗および寄生インダクタンスをさらに低減されることができる。さらに接地箇所を増やして、全ての配線部５０の端部を接地してもよい。
【００９６】
［実施の形態３の変形例２］
図２８は、この発明の実施の形態３の変形例２としての電力増幅装置の構成を示す平面図である。
【００９７】
図２８（Ａ）は、一次インダクタ１，２と二次インダクタ３とからなるトランス１０６の構成を示す。トランス１０６の構成は、図３（Ａ）のトランス１０１と同じであるので説明を繰返さない。
【００９８】
図２８（Ｂ）は、グランドパターン１０７の形状を示す平面図である。グランドパターン１０７は、互いにスリットによって分割された櫛型形状の部分パターン６１〜６４（櫛型部と称する）を含む。櫛型部６１〜６４は、それぞれ接地ノードＧＮＤと接続された基部６１ａ〜６４ａを有し。櫛型部６１〜６４の各基部には複数の配線部が連結される。言替えると、グランドパターン１０７は、基板に垂直な方向から見て、トランス１０６の内側の領域から外側の領域に及ぶ１枚の平面パターンに、中心軸ＣＰの回りを１周する閉路が生じないように、一次インダクタ１，２と交差する方向にスリット状の開口部が複数形成された形状を有している。
【００９９】
櫛型部６４は、コンタクトホールｅを介して、二次インダクタ３の端部３ｎと接続される。図２８のグランドパターン１０７の形状は、一次インダクタ１，２と同じ回転対称性および鏡映対称性を有する。
【０１００】
図２８（Ｃ）は、トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎの配置を模式的に示す図である。
【０１０１】
図２８（Ｃ）に示すように、トランジスタＱ１ｐのドレイン電極はコンタクトホールｆを介してインダクタ部１の端部１ｐと接続され、トランジスタＱ１ｎのドレイン電極はコンタクトホールｇを介してインダクタ部１の端部１ｎと接続される。トランジスタＱ２ｐのドレイン電極はコンタクトホールｈを介してインダクタ部２の端部２ｐと接続され、トランジスタＱ２ｎのドレイン電極はコンタクトホールｉを介してインダクタ部２の端部２ｎと接続される。
【０１０２】
トランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎのソース電極は相互に接続されて一体化される。一体化されたソース電極は、コンタクトホールａａを介して櫛型部６１の配線部６１ｂと接続され、コンタクトホールｂｂを介して櫛型部６２の配線部６２ｂと接続され、コンタクトホールｃｃを介して櫛型部６３の配線部６３ｂと接続され、コンタクトホールｄｄを介して櫛型部６４の配線部６４ｄと接続される。これによって、各ソース電極かと各接地ノードＧＮＤとが導通する。
【０１０３】
＜実施の形態４＞
図２９は、この発明の実施の形態４による電力増幅装置３０６の構成を示す平面図である。
【０１０４】
図３０は、図２９のグランドパターン１０９の部分を取出して示した平面図である。図３０には、一次インダクタ１，２および二次インダクタ３の配置も併せて示される。
【０１０５】
実施の形態１では、トランス１０１とグランドパターン１０２とトランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎの電極（金属配線）とは、互いに異なる金属配線層を用いて形成されていた。実施の形態４の電力増幅装置３０６では、トランス（一次インダクタ１，２、二次インダクタ３）とグランドパターン１０９とが、相互に重なり合う部分を除いて同じ金属配線層を用いて形成される。一般に、最上層の金属配線層は他の金属配線層よりもシート抵抗が低いので、トランジスタのソース電極と接地ノードとの間の寄生抵抗をさらに低減することができる。
【０１０６】
図２９を参照して、電力増幅装置３０６は、基板の上方に設けられた第１の金属層と、第１の金属層よりもさらに上方に設けられた第２の金属層を用いて形成される。図解を容易にするために第１の金属層を用いて形成された配線にはハッチングを付している。
【０１０７】
一次インダクタはインダクタ部１，２を含み、いずれも最上層の第２の金属層を用いて形成される。二次インダクタは、第２の金属層を用いて形成された配線部３ａ，３ｂ，３ｃ，３ｄと、第１の金属層を用いて形成された配線部３ｅ，３ｆ，３ｇとを含む。配線部３ｅは、グランドパターン１０９を構成する配線部７と重なり合う箇所に設けられ、配線部３ａ，３ｂとコンタクトホールを介して接続される。配線部３ｆは、インダクタ部１のセンタータップ１ｃと重なり合う箇所に設けられ、配線部３ｂ，３ｃとコンタクトホールを介して接続される。配線部３ｇは、グランドパターン１０９を構成する配線部５と重なり合う箇所に設けられ、配線部３ｃ，３ｄとコンタクトホールを介して接続される。
【０１０８】
図３０を参照して、グランドパターン１０９は、第２の金属層を用いて形成された配線部４ａ，５，６ａ，７，４ｃおよび連結部８と、第１の金属層を用いて形成された配線部４ｂ，６ｂとを含む。連結部８は、一次インダクタの中心軸付近に設けられ、配線部４ａ，５，６ａ，７と連結する。配線部４ｂは、インダクタ部１および配線部３ｃと重なり合う箇所に設けられ、コンタクトホールを介して配線部４ａ，４ｃと接続される。配線部６ｂは、インダクタ部２および配線部３ｄと重なり合う箇所に設けられ、コンタクトホールを介して、配線部６ａおよび配線部３ｄの端部３ｎと接続される。
【０１０９】
図２９のように、トランスの配線とグランドパターンの配線とが存在しない領域にトランジスタＱ１ｐ，Ｑ１ｎ，Ｑ２ｐ，Ｑ２ｎを配置する場合には、トランスおよびグランドパターンを形成する配線層と、トランジスタの電極配線とを同じ配線層に形成することができる。ただし、その場合には、グランドパターンを実施の形態３で述べたパターンド・グランド・シールドにすることはできない。
【０１１０】
実施の形態１〜４の説明で用いた図面において、トランスとして、全体でシングルターンを構成するような一次インダクタと、シングルターンの二次インダクタから成る形状を図示した。実施の形態１〜４に使用することができるトランスは、これに限らない。すなわち、二次インダクタ、もしくは一次インダクタと二次インダクタの両方がマルチターンであってもよい。
【０１１１】
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１１２】
１，２，２１，２２，２３，３１，３２，３３，３４  インダクタ部、１ｐｄ，１ｎｄ，２ｐｄ，２ｎｄ  ドレイン電極、１ｐｓ，１ｎｓ，２ｐｓ，２ｎｓ  ソース電極、１ｐｇ  ゲート電極、３，２０，３０，４１  二次インダクタ、４〜７  配線部、８  連結部、９，１０，２５，２６，２７，３７，３８，３９  対称面、４３，１０２，１０７，１０９，１５０，２０２，２１２  グランドパターン、５５  スリット部、４０，１０４，２０１，２１１  一次インダクタ、１５１  シールド膜、３００〜３０４，３０６  電力増幅装置、ＣＰ  中心軸、ＧＮＤ  接地ノード、Ｑ１ｐ，Ｑ１ｎ  トランジスタ対、Ｑ２ｐ，Ｑ２ｎ  トランジスタ対、Ｑ３ｐ，Ｑ３ｎ  トランジスタ対、Ｑ４ｐ，Ｑ４ｎ  トランジスタ対、ＳＵＢ  基板。
【図１】
2011182107.tif 000003
【図２】
2011182107.tif 000004
【図３】
2011182107.tif 000005
【図４】
2011182107.tif 000006
【図５】
2011182107.tif 000007
【図６】
2011182107.tif 000008
【図７】
2011182107.tif 000009
【図８】
2011182107.tif 000010
【図９】
2011182107.tif 000011
【図１０】
2011182107.tif 000012
【図１１】
2011182107.tif 000013
【図１２】
2011182107.tif 000014
【図１３】
2011182107.tif 000015
【図１４】
2011182107.tif 000016
【図１５】
2011182107.tif 000017
【図１６】
2011182107.tif 000018
【図１７】
2011182107.tif 000019
【図１８】
2011182107.tif 000020
【図１９】
2011182107.tif 000021
【図２０】
2011182107.tif 000022
【図２１】
2011182107.tif 000023
【図２２】
2011182107.tif 000024
【図２３】
2011182107.tif 000025
【図２４】
2011182107.tif 000026
【図２５】
2011182107.tif 000027
【図２６】
2011182107.tif 000028
【図２７】
2011182107.tif 000029
【図２８】
2011182107.tif 000030
【図２９】
2011182107.tif 000031
【図３０】
2011182107.tif 000032