(57)【要約】【課題】更なる高周波モールドパッケージの対応化を図ることができる半導体モールドパッケージを得る。【解決手段】図１２は、意図的にリードフレームを短くして、ワイヤ長を伸ばしたリードフレーム形状を示す配置図である。図１２において、１はリードフレーム、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、６はＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、１０は意図的にインナーリードを短くしたインナーリードフレームである。ワイヤ５のインダクタ成分を利用したい端子とワイヤ長を少しでも短くしたい端子が入り混じっているときに用いるインナーリードフレーム１０を図１２に示す。図９のようにインナーリードフレーム８を伸ばした上で所望の端子のみインナーリードフレーム７を短くしておき、ワイヤ長を伸ばすことも可能である。【選択図】図１２
2011129960.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ、前記半導体チップの周囲に位置する複数のインナーリードフレーム、および前記半導体チップと前記インナーリードフレームとを接続する接続部材を、パッケージ内部に備えた半導体モールドパッケージであって、
前記半導体チップが前記半導体モールドパッケージの中央部に配置され、
前記半導体チップの外周の各辺と、前記半導体モールドパッケージのパッケージ端のそれぞれとが対向しており、
前記複数のインナーリードフレームは、前記接続部材を介して前記半導体チップの前記外周の一つの辺の側へ接続されている前記インナーリードフレームのうちで最も前記一つの辺に近い第１のインナーリードフレームと、前記接続部材を介して前記半導体チップの前記外周における前記一つの辺とは異なる他の辺の側へ接続されている前記インナーリードフレームのうちで最も前記他の辺に近い第２のインナーリードフレームと、を含み、
前記第１のインナーリードフレームの先端と前記第１の辺側の前記半導体モールドパッケージのパッケージ端との距離が、前記第２のインナーリードフレームの先端と前記第２の辺側の前記半導体モールドパッケージのパッケージ端との距離よりも、大きく、
前記第１のインナーリードフレーム先端と前記第１の辺との間にある距離が、前記第２のインナーリードフレーム先端と前記第２の辺との間にある距離よりも小さく、
前記複数の接続部材のうち前記第１のインナーリードフレームと前記半導体チップの前記第１の辺側とを接続する第１接続部材が、前記複数の接続部材のうち前記第２のインナーリードフレームと前記半導体チップの前記第２の辺側とを接続する第２接続部材よりも短く、
前記第１接続部材が高速データの入力または／および出力に用いられ、前記第２接続部材がインダクタとして用いられることを特徴とする半導体モールドパッケージ。
【請求項２】
内部に半導体チップを有する半導体モールドパッケージであって、
前記半導体モールドパッケージは、前記半導体チップの各辺とそれぞれ対向する複数のパッケージ端を有し、
前記複数のパッケージ端のうち一つのパッケージ端から前記半導体チップへ向かって延びる第１のインナーリードフレームと、
前記一つのパッケージ端から前記半導体チップへ向かって前記第１のインナーリードフレームと並んで延び、かつ前記第１のインナーリードフレームよりも短い第２のインナーリードフレームと、
前記半導体チップと前記第１のインナーリードフレームとを接続し、高速データの入力または／および出力に用いられる第１の接続部材と、
前記半導体チップと前記第２のインナーリードフレームとを接続し、前記第１の接続部材よりも短く、かつインダクタとして用いられる第２の接続部材と、
を備えることを特徴とする半導体モールドパッケージ。
【請求項３】
内部に半導体チップを有する半導体モールドパッケージであって、
前記半導体モールドパッケージは、前記半導体チップの各辺とそれぞれ対向する複数のパッケージ端を有し、
前記複数のパッケージ端のうち一つのパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第１インナーリードフレーム群と、
前記複数のパッケージ端のうち前記一つのパッケージ端の隣に位置する他のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第２インナーリードフレーム群と、
前記第１インナーリードフレーム群および前記第２インナーリードフレーム群のそれぞれのインナーリードフレームと、前記半導体チップと、を接続し、少なくとも１つが高速データの入力または／および出力に用いられる複数の接続部材と、
を備え、
前記第１インナーリードフレーム群のうち一部のインナーリードフレームは、前記第２インナーリードフレーム群において前記一部のインナーリードフレームと対称な位置にあるインナーリードフレームよりも、短く、
前記第１インナーリードフレーム群のうち前記一部のインナーリードフレーム以外の他のインナーリードフレームは、前記第２インナーリードフレーム群において前記他のインナーリードフレームと対称な位置にあるインナーリードフレームと、同じ長さを有し、
前記複数の接続部材のうち、前記一部のインナーリードフレームと前記半導体チップとを接続する接続部材が、インダクタとして用いられることを特徴とする半導体モールドパッケージ。
【請求項４】
前記対称な位置とは、前記第１インナーリードフレーム群が設けられた前記一つのパッケージ端と前記第２インナーリードフレーム群が設けられた前記他のパッケージ端とがなす内角の二等分線を対称軸として、当該対称軸を挟んで線対称な位置であることを特徴とする請求項３に記載の半導体モールドパッケージ。
【請求項５】
四角形状の半導体チップを内部に有する半導体モールドパッケージであって、
前記半導体モールドパッケージは、前記半導体チップの四辺とそれぞれ対向する４つのパッケージ端を有し、
前記４つのパッケージ端のうち第１のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第１のインナーリードフレーム群と、
前記４つのパッケージ端のうち第２のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第２のインナーリードフレーム群と、
前記４つのパッケージ端のうち第３のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第３のインナーリードフレーム群と、
前記４つのパッケージ端のうち第４のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第４のインナーリードフレーム群と、
前記第１、２、３および４のインナーリードフレーム群の各インナーリードフレームと、前記半導体チップと、を接続し、少なくとも１つが高速データの入力または／および出力に用いられる複数の接続部材と、
を備え、
前記第１、２、３および４のインナーリードフレーム群は、全体として略対称な構成を有しており、
前記第１、２、３および４のインナーリードフレーム群の構成の対称性を欠くように、前記第１、２、３および４のインナーリードフレーム群の中の一部のインナーリードフレームが他のインナーリードフレームよりも短くされており、
前記複数の接続部材のうち、前記一部のインナーリードフレームと前記半導体チップとを接続する接続部材が、インダクタとして用いられることを特徴とする半導体モールドパッケージ。
【請求項６】
前記半導体チップが前記半導体モールドパッケージの中央部に配置されていることを特徴とする請求項２乃至５のいずれか１項に記載の半導体モールドパッケージ。
【請求項７】
前記インナーリードフレームの前記半導体チップ側が面取りされていることを特徴とする請求項１乃至６のいずれか１項に記載の半導体モールドパッケージ。
【請求項８】
前記リードフレーム中央のインナーリードフレームの太さと比べて、前記リードフレーム四隅のインナーリードフレームの太さを太くしたことを特徴とする請求項１乃至７のいずれか１項に記載の半導体モールドパッケージ。
【請求項９】
前記リードフレーム四隅のインナーリードフレームに湾曲したインナーリードフレームを用いたことを特徴とする請求項１乃至８のいずれか１項に記載の半導体モールドパッケージ。
【請求項１０】
前記インナーリードフレームの下に台座を配置し、該インナーリードフレームのボンディング位置を相対的に高くしたことを特徴とする請求項１乃至９のいずれか１項に記載の半導体モールドパッケージ。
【請求項１１】
前記インナーリードフレームの接合面を斜めにカットして該インナーリードフレームのボンディング位置を斜めにしたことを特徴とする請求項１０記載の半導体モールドパッケージ。
【請求項１２】
前記インナーリードフレームのワイヤボンディング位置だけを該インナーリードフレームの引き伸ばし部分よりも相対的に高くしたことを特徴とする請求項１乃至１１のいずれか１項に記載の半導体モールドパッケージ。
【請求項１３】
前記インナーリードフレームの引き伸ばし部分の高さを該インナーリードフレームのワイヤボンディング位置の部分より相対的に厚くしたことを特徴とする請求項１２記載の半導体モールドパッケージ。
【請求項１４】
前記半導体チップの下に台座を配置し、該半導体チップのボンディング位置を相対的に高くしたことを特徴とする請求項１乃至１３のいずれか１項に記載の半導体モールドパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体モールドパッケージに関し、特に、半導体モールドパッケージのリードフレーム形状に関するものである。
【背景技術】
【０００２】
通常、半導体素子の高周波化、パッケージの多ピン化、また、それに伴うパッケージ大型化等から、ＬＳＩとリードフレーム間のワイヤ長が長くなり、ワイヤのもつインダクタ成分が大きくなり、これにより、高周波特性が劣化するという問題がある。従来の半導体装置用モールドパッケージは、チップ配置をリードフレームに近づけることにより、所望のワイヤ長のみ短くしたり、中間配線基板を用いることによりワイヤ長を短くして、ワイヤによるロス成分を削減していたが、この手法では、所望の端子以外のワイヤ長は長くなってしまう。また、中間配線基板等を用いるとパッケージに細工が必要となり、安価でシンプルなパッケージ製造が難しくなる。
【０００３】
また、ワイヤ長を短くすることなくワイヤのインダクタ成分を削除するために、ワイヤの２本打ちで実効のワイヤインダクタ成分を半減するなどの手法もあるが、この手法では、ワイヤ２本打ちになると、ＬＳＩやインナーリードフレームに余分なパットを必要とするために、ＬＳＩやパッケージのさらなる大型化につながってしまう。
そこで、高周波ＬＳＩにおいてワイヤのインダクタ成分は波形劣化（回路の帯域劣化→Ｔｒ/Ｔｆ劣化，ジッタ劣化→波形劣化）の一因となるため、高周波の端子に対しては極力ワイヤを短くする必要があるが、従来、ワイヤを短くしてワイヤの最短化を図り、インダクタ成分を削除するものがある（例えば、特許文献１〜３参照）。
【０００４】
また、今日では多機能化によりパット数が増加してチップサイズが拡大し、それに対して、小スペースの実装を可能にするためのパッケージ小サイズ化という、相反する事象があり、これに対応するために、大サイズチップでも小パッケージにワイヤ打ちが可能となるような(＝ワイヤの高密度化)インナーリードフレームが必要となってくるが、これに対応するものがある（例えば、特許文献４参照）。
また、高周波のアナログチップには、１チップ内でもワイヤを短くして、インダクタ成分を削除する端子、逆にインダクタ成分を利用するために、ワイヤ長を長くする端子が両立してくるが、これに対応するためにそれぞれの端子に対して適宜ワイヤ長が調整可能なリードフレームが必要となってくるが、このために金属部を用いて半導体チップから打つワイヤボンディング位置を大きくしてワイヤ長を調整しているものがある（例えば、特許文献１参照）。
【０００５】
また、パッケージ実装の容易性およびパッケージコストの削減の面からも、既存のパッケージ形状（フットプリント）と同様であり、かつ、どのチップに対しても実装可能な汎用性があるパッケージが求められている（例えば、特許文献５参照）。
また、更なる高周波成分をモールドパッケージで対応するためには、高周波成分においてロスとなるワイヤが課題となってくる。そのため、ワイヤを削除したモールドパッケージが求められる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−２４０４９４号公報
【特許文献２】特開平８−７００９０号公報
【特許文献３】特開平６−２９３４１号公報
【特許文献４】特開２００３−２９７９９６号公報
【特許文献５】特開２０００−１９６００４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、ワイヤの最短化に際して、上記特許文献１の場合には、ダイパットとリードを直接接合してワイヤ長を短くしているため、１つのノード（グランドシグナル）に対してしか短くならないという問題点があった。また、上記特許文献２の場合には、外周配線領域リードフレームを用いてある特定のパット（ノード）に対してワイヤ長を短くしており、この方式だと、四隅にあるパットや（ピン）に対してしか対応できず、四隅にあるパット（ノード）は一般的にグランドや電源などのＤＣ信号であって、ワイヤ長を短くしてインダクタ成分を抑える必要がある信号リードフレームに対しては効果が発揮され難く、更に、デメリットとして、外周配線領域リードフレームがあるために、リードフレームから引き伸ばすワイヤは余分に長くなってしまうという問題点があった。また、上記特許文献３の場合には、ブリッジ２４を持つ第２フィンガとブリッジを持たない第１フィンガワイヤを共有する２種類のリードフレーム形状を有し、ワイヤ掃引やワイヤ乱れを生じないほど短くしており、ブリッジ２４を必要としている。
【０００８】
また、ワイヤの高密度化に際して、上記特許文献４の場合には、高密度化は可能であるが、それぞれのワイヤ長が長くなってしまうという問題点があった。
また、ワイヤ長の適宜調整に際しては、上記特許文献１の場合には、金属部を用いることにより、半導体チップから打つワイヤボンディング位置を大きくして、ワイヤ長を調整可能としており、リードフレームとリードを一体化に追加で金属部を追加して、ワイヤの着地点を広げているため、１つのノード（グランドシグナル）にしか対応できないと言う問題点があった。
また、パッケージの汎用性に関して、上記特許文献５の場合には、サイズの異なるチップでも同一のリードフレームで実装可能なように各リード上に数点の内部接触端子ランドを配置している。つまり、複数のチップに対して外周ノードのパット配置が同一としている。さらに、複数のチップサイズに対応可能となるが、各リード上に複数のランドを配置しなければならず、裏面パターンが複数の導体リードのように複雑になってしまう問題点があった。
また、ワイヤの削除に関して、更なる高周波成分をモールドパッケージで対応するためには、高周波成分においてロスとなるワイヤが課題となってくるため、ワイヤを削除したモールドパッケージが求められ、上記特許文献１の場合には、チップ・ダイパット間のワイヤだけとなり、トータルのワイヤが短くなるという問題点があった。
【０００９】
この発明は、上記のような課題を解決するためになされたもので、ワイヤのインダクタ成分を利用したい端子とワイヤ長を少しでも短くしたい端子が半導体チップ中に入り混じっている場合に、これに対処することができ、更なる高周波モールドパッケージの対応化を図ることができる半導体モールドパッケージを得ることを目的とする。
【課題を解決するための手段】
【００１０】
第１の発明は、上記の目的を達成するため、
半導体チップ、前記半導体チップの周囲に位置する複数のインナーリードフレーム、および前記半導体チップと前記インナーリードフレームとを接続する接続部材を、パッケージ内部に備えた半導体モールドパッケージであって、
前記半導体チップが前記半導体モールドパッケージの中央部に配置され、
前記半導体チップの外周の各辺と、前記半導体モールドパッケージのパッケージ端のそれぞれとが対向しており、
前記複数のインナーリードフレームは、前記接続部材を介して前記半導体チップの前記外周の一つの辺の側へ接続されている前記インナーリードフレームのうちで最も前記一つの辺に近い第１のインナーリードフレームと、前記接続部材を介して前記半導体チップの前記外周における前記一つの辺とは異なる他の辺の側へ接続されている前記インナーリードフレームのうちで最も前記他の辺に近い第２のインナーリードフレームと、を含み、
前記第１のインナーリードフレームの先端と前記第１の辺側の前記半導体モールドパッケージのパッケージ端との距離が、前記第２のインナーリードフレームの先端と前記第２の辺側の前記半導体モールドパッケージのパッケージ端との距離よりも、大きく、
前記第１のインナーリードフレーム先端と前記第１の辺との間にある距離が、前記第２のインナーリードフレーム先端と前記第２の辺との間にある距離よりも小さく、
前記複数の接続部材のうち前記第１のインナーリードフレームと前記半導体チップの前記第１の辺側とを接続する第１接続部材が、前記複数の接続部材のうち前記第２のインナーリードフレームと前記半導体チップの前記第２の辺側とを接続する第２接続部材よりも短く、
前記第１接続部材が高速データの入力または／および出力に用いられ、前記第２接続部材がインダクタとして用いられることを特徴とする半導体モールドパッケージ。
【００１１】
第２の発明は、上記の目的を達成するため、
内部に半導体チップを有する半導体モールドパッケージであって、
前記半導体モールドパッケージは、前記半導体チップの各辺とそれぞれ対向する複数のパッケージ端を有し、
前記複数のパッケージ端のうち一つのパッケージ端から前記半導体チップへ向かって延びる第１のインナーリードフレームと、
前記一つのパッケージ端から前記半導体チップへ向かって前記第１のインナーリードフレームと並んで延び、かつ前記第１のインナーリードフレームよりも短い第２のインナーリードフレームと、
前記半導体チップと前記第１のインナーリードフレームとを接続し、高速データの入力または／および出力に用いられる第１の接続部材と、
前記半導体チップと前記第２のインナーリードフレームとを接続し、前記第１の接続部材よりも短く、かつインダクタとして用いられる第２の接続部材と、
を備えることを特徴とする。
【００１２】
第３の発明は、上記の目的を達成するため、
内部に半導体チップを有し、前記半導体チップの各辺とそれぞれ対向する複数のパッケージ端を有する半導体モールドパッケージであって、
前記複数のパッケージ端のうち一つのパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第１インナーリードフレーム群と、
前記複数のパッケージ端のうち前記一つのパッケージ端の隣に位置する他のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第２インナーリードフレーム群と、
前記第１インナーリードフレーム群および前記第２インナーリードフレーム群のそれぞれのインナーリードフレームと、前記半導体チップと、を接続し、少なくとも１つが高速データの入力または／および出力に用いられる複数の接続部材と、
を備え、
前記第１インナーリードフレーム群のうち一部のインナーリードフレームは、前記第２インナーリードフレーム群において前記一部のインナーリードフレームと対称な位置にあるインナーリードフレームよりも、短く、
前記第１インナーリードフレーム群のうち前記一部のインナーリードフレーム以外の他のインナーリードフレームは、前記第２インナーリードフレーム群において前記他のインナーリードフレームと対称な位置にあるインナーリードフレームと、同じ長さを有し、
前記複数の接続部材のうち、前記一部のインナーリードフレームと前記半導体チップとを接続する接続部材が、インダクタとして用いられることを特徴とする。
【００１３】
第４の発明は、上記の目的を達成するため、
四角形状の半導体チップを内部に有する半導体モールドパッケージであって、
前記半導体モールドパッケージは、前記半導体チップの四辺とそれぞれ対向する４つのパッケージ端を有し、
前記４つのパッケージ端のうち第１のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第１のインナーリードフレーム群と、
前記４つのパッケージ端のうち第２のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第２のインナーリードフレーム群と、
前記４つのパッケージ端のうち第３のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第３のインナーリードフレーム群と、
前記４つのパッケージ端のうち第４のパッケージ端から前記半導体チップに向かって延びる複数のインナーリードフレームの群である、第４のインナーリードフレーム群と、
前記第１、２、３および４のインナーリードフレーム群の各インナーリードフレームと、前記半導体チップと、を接続し、少なくとも１つが高速データの入力または／および出力に用いられる複数の接続部材と、
を備え、
前記第１、２、３および４のインナーリードフレーム群は、全体として略対称な構成を有しており、
前記第１、２、３および４のインナーリードフレーム群の構成の対称性を欠くように、前記第１、２、３および４のインナーリードフレーム群の中の一部のインナーリードフレームが他のインナーリードフレームよりも短くされており、
前記複数の接続部材のうち、前記一部のインナーリードフレームと前記半導体チップとを接続する接続部材が、インダクタとして用いられることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、ワイヤのインダクタ成分を利用したい端子とワイヤ長を少しでも短くしたい端子が半導体チップ中に入り混じっている場合に、これに対処することができるという効果がある。
【図面の簡単な説明】
【００１５】
【図１】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ表面からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
【図２】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ表面からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
【図３】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ表面からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
【図４】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ表面からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
【図５】この発明の実施の形態１による半導体モールドパッケージにおけるフレーム先端を面取りしたリードフレーム形状の一例を示す側面図である。
【図６】この発明の実施の形態１による半導体モールドパッケージにおけるフレーム先端を面取りしたリードフレーム形状の一例を示す側面図である。
【図７】この発明の実施の形態１による半導体モールドパッケージを示すもので、面取りを行っていないリードフレームをＬＳＩ端まで引き伸ばしたインナーリードフレーム形状を示す配置図である。
【図８】この発明の実施の形態１による半導体モールドパッケージを示すもので、４方向すべてワイヤ長を短くするために、４方向すべてのインナーリードフレームをＬＳＩの近傍まで伸ばしたリードフレーム形状を示す配置図である。
【図９】この発明の実施の形態１による半導体モールドパッケージを示すもので、ワイヤの高密度化を図るために、リードフレーム形状の太さを変更したフレーム形状を示す配置図である。
【図１０】この発明の実施の形態１による半導体モールドパッケージを示すもので、ＬＳＩの四隅から入出力されるワイヤ長を短くしたいときに用いるリードフレーム形状を示す配置図である。
【図１１】この発明の実施の形態１による半導体モールドパッケージを示すもので、図１０よりも実装ＬＳＩの四隅から出力されるワイヤ長を、より短くしたいときに用いるリードフレーム形状を示す配置図である。
【図１２】この発明の実施の形態１による半導体モールドパッケージを示すもので、意図的にリードフレームを短くして、ワイヤ長を伸ばしたリードフレーム形状を示す配置図である。
【図１３】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム、ワイヤおよび実装ＬＳＩの配置図である。
【図１４】この発明の実施の形態１による半導体モールドパッケージを示すもので、図１３のリードフレームを用いたときの、パッケージ裏面からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
【図１５】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ表面からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
【図１６】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
【図１７】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
【図１８】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
【図１９】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
【図２０】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
【図２１】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
【図２２】この発明の実施の形態１による半導体モールドパッケージを示すもので、ワイヤの高密度化を説明した図である。
【図２３】この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ横側からみたリードフレーム,ワイヤおよび実装ＬＳＩの配置図である。
【発明を実施するための形態】
【００１６】
以下、この発明の一実施の形態を、図１〜図２３を参照して説明する。
実施の形態１．
図１は、この発明の実施の形態１による半導体モールドパッケージを示すもので、パッケージ表面（Ｔｏｐ  Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図１において、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ（半導体チップ）、４はＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム２，４を接続するワイヤである。ＬＳＩ３を一方のパッケージ端の側に配置すると（図１の左側)、左側のリードフレーム１とは、距離間が短くなるのでワイヤ５の長さも短くなる。それに対して、対極にあるインナーリードフレーム４（図１の右側）は、リードフレーム１をチップ端まで引き伸ばすことにより、ＬＳＩ３とフレーム間の距離を縮め、ワイヤ５の長さを短くしている。
【００１７】
図２は、パッケージ表面（Ｔｏｐ  Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図１がＬＳＩをリードフレームの一方の端に配置しているのに対し、図２は、ＬＳＩを中央に配置している。図２では、ＬＳＩは中央に配置して、両端のインナーリードフレーム（図２の左側と右側）を両サイドから伸ばして、ワイヤ長を共に最短としている。
図２において、図１と同様に、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、４はＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム２，４を接続するワイヤである。
【００１８】
図３は、パッケージ表面（Ｔｏｐ  Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図１，２が差動用に２本対称にしてインナーリードフレームを伸ばしているのに対して、図３は１本のみインナーリードフレームを伸ばしている。
図３において、図１と同様に、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム２，４を接続するワイヤである。
【００１９】
図４は、パッケージ表面（Ｔｏｐ  Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図４において、１〜３と５は図１と同様に、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、５はＬＳＩ３とインナーリードフレーム２を接続するワイヤである。６はＬＳＩ３の端部に近いサイドの、リードフレーム先端を面取りしたインナーリードフレームである（図４の丸破線)。
【００２０】
図５は、フレーム先端を面取りしたリードフレーム形状の一例を示す側面図である。
図５において、７はリードフレーム先端を鋭角に面取りした形状のインナーリードフレームである。
図６は、フレーム先端を面取りしたリードフレーム形状の一例を示す側面図である。
図６において、８はリードフレーム先端の一部平面を残して面取りした形状のインナーリードフレームである。
【００２１】
図７は、面取りを行っていないリードフレームをＬＳＩ端まで引き伸ばしたインナーリードフレーム形状を示す配置図である。
図７において、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤである。
図８は、４方向すべてワイヤ長を短くするために、４方向すべてのインナーリードフレームをＬＳＩの近傍まで伸ばしたリードフレーム形状を示す配置図である。
図８において、１はリードフレーム、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、６は４方向配置しているフレームをすべて伸ばしたインナーリードフレームである。
【００２２】
図９は、ワイヤの高密度化を図るために、リードフレーム形状の太さを変更したフレーム形状を示す配置図である。
図９において、１はリードフレーム、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、７はフレーム中央に配置しているインナーリードフレーム８よりも太くして、フレームの四隅に対応したインナーリードフレーム、逆にインナーリードフレーム８はパッケージ四隅に配置しているインナーリードフレーム７よりも太さを細くしている。
【００２３】
図１０は、ＬＳＩの四隅から入出力されるワイヤ長を短くしたいときに用いるリードフレーム形状を示す配置図である。
図１０において、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム２，４を接続するワイヤである。
【００２４】
図１１は、図１０よりも実装ＬＳＩの四隅から出力されるワイヤ長を、より短くしたいときに用いるリードフレーム形状を示す配置図である。
図１１において、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム２，４を接続するワイヤ、９はリードフレームをアーチ状に湾曲させたインナーリードフレームである。
【００２５】
図１２は、意図的にリードフレームを短くして、ワイヤ長を伸ばしたリードフレーム形状を示す配置図である。
図１２において、１はリードフレーム、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、６はＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、１０は意図的にインナーリードを短くしたインナーリードフレームである。
【００２６】
図１３は、パッケージ横側(Ｓｉｄｅ Ｖｉｅｗ）からみたリードフレーム、ワイヤおよび実装ＬＳＩの配置図である。
図１３において、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、１１はＬＳＩ３を配置するステージ、１２はインナーリード全体をブリッジ型の２点で支えているインナーリードフレーム、１３はＬＳＩ３に近いサイドに配置しているインナーリードフレームの電極（橋下駄)、１４は電極１３とは逆に、パッケージ外周に配置した電極（橋下駄)、１５はモールドパッケージである。
【００２７】
図１４は、図１３のリードフレームを用いたときの、パッケージ裏面（Ｂｏｔｔｏｍ  Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図１４において、１はリードフレーム、１１はＬＳＩを配置するステージ、１３はＬＳＩに近いサイドに配置したインナーリードフレームの電極（橋下駄)、１４はパッケージ外周に配置した電極（橋下駄）である。
【００２８】
図１５は、パッケージ表面（Ｔｏｐ  Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図１５において、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、５はＬＳＩ３とインナーリードフレーム２を接続するワイヤ、１６はＧＳＣ（Ｇｒｏｕｎｄ−Ｓｉｇｎａｌ−Ｇｒｏｕｎｄ)構造のフレキ基板である。
【００２９】
図１６〜図２１は、パッケージ横側（Ｓｉｄｅ  Ｖｉｅｗ）からみたリードフレーム，ワイヤおよび実装ＬＳＩの配置図である。
図１６において、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤ、１１はＬＳＩ３を配置するステージ、１５はモールドパッケージ、１７はインナーリードフレーム４の下に配置する電極(台座)である。
図１７において、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤ、１１はＬＳＩ３を配置するステージ、１５はモールドパッケージ、１７はインナーリードフレーム４の下に配置する電極（台座)、１８はワイヤ５をボンディングする接合面を斜めにダイシングしたインナーリードフレームである。
【００３０】
図１８において、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、１１はＬＳＩ３を配置するステージ、１５はモールドパッケージ、１７はインナーリードフレーム４の下に配置する電極(台座)、１９はワイヤ５をボンディングする接合面部分のみ凸状にしたインナーリードフレームである。
図１９において、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤ、１１はＬＳＩを配置するステージ、１５はモールドパッケージである。
【００３１】
図２０において、３はＬＳＩ、５はＬＳＩ３とインナーリードフレームを接続するワイヤ、１１はＬＳＩ３を配置するステージ、１５はモールドパッケージ、２０はワイヤ３をボンディングする接合面がパッケージ端からの引き出し部分よりも薄くなっているインナーリードフレームである。
図２１において、３はＬＳＩ、４は他のフレームよりもＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤ、１１はＬＳＩ３を配置するステージ、１５はモールドパッケージ、１７はＬＳＩ３の実装位置を高くするための台座である。
【００３２】
図２２は、ワイヤの高密度化を説明した図である。
図２２において、１はリードフレーム、２はインナーリードフレーム、３はＬＳＩ、４はＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤである。
図２３は、パッケージ横側(Ｓｉｄｅ  Ｖｉｅｗ)からみたリードフレーム,ワイヤおよび実装ＬＳＩの配置図である。この図２３は、ワイヤとリードフレームの高さ関係（Ｚ軸）を示している。
図２３において、３はＬＳＩ、４はＬＳＩ３の近傍まで伸ばしたインナーリードフレーム、５はＬＳＩ３とインナーリードフレーム４を接続するワイヤ、１１はＬＳＩを配置するステージ、１５はモールドパッケージである。
【００３３】
次に、この発明の実施の形態１による作用および効果の詳細な説明をする。
光通信用等の高周波ＬＳＩにおいて、高速データ入出力端のワイヤにおけるインダクタ成分が回路の帯域劣化につながり、入力感度、出力波形などのＲＦ特性に大きな影響を与える。そこで、本実施の形態では、インナーリードフレームの形状工夫により、ワイヤ長がなるべく短く、なおかつワイヤの高密度化を実現している。
【００３４】
図１は、ＬＳＩ３の両端から入出力されているパットに対して、ワイヤ長を最短に抑え込める手法である。ＬＳＩ３に対して、ワイヤ長が最短になるようにインナーリードフレーム４をＬＳＩ３の側まで引き伸ばしている。これにより、（図１の右側）インナーリードフレーム４からＬＳＩ３へのワイヤ長、すなわちワイヤ５の長さが短くなる。
また、ＬＳＩ３はインナーリードフレーム２端に近づいて配置しているので、（図１の左側）インナーリードフレーム２からＬＳＩ３へのワイヤ長、すなわちワイヤ５の長さも同様に短くなる。図１の構成により、ワイヤ長が短くなり、ワイヤ５によるインダクタ成分が減少する。この手法により、大パッケージに対して小サイズのＬＳＩ３を実装するときも、ワイヤ長を抑えることが可能となる。
図２も図１と同様に、ＬＳＩ３の両端から入出力されているパットに対してワイヤ長を最短に抑え込める手法である。図１では、一方のインナーリードフレーム２は短いまま、反対側のインナーリードフレーム４だけを引き伸ばし両端のワイヤ長を短くした。それに対して、図２では実装したＬＳＩ３を中心に配置して、両サイドのインナーリードフレーム４を伸ばすことにより、図１と同様の効果を得ている。さらに、図１よりも上下へのワイヤ数の密度を高めることが可能となる。図２２（ａ），（ｂ）に上下へのワイヤ密度が高まる図を示す。図１の場合には、上下の一番右に配置しているパットにはワイヤ５とインナーリード４が交差してしまうため、ワイヤ打ちが不可能となっている。また、ワイヤ５とインナーリードフレーム４のＺ軸（高さ方向）が異なり、物理的にはワイヤ打ちが可能となっていても、ワイヤ５の下に別ノードのインナーリードがあると誤ってボンディングしてしまう恐れもあり、精度が必要とされる（図２３)。しかし、図２だと、ＬＳＩ３が中心にあるおかげで全てのパッドに対して容易にワイヤ打ちが可能となる。
【００３５】
図１および図２において、差動ペア入出力に対応して対称のインナーリードフレームにしていたが、図３では単相入出力を想定して、１本のみインナーリードを引き伸ばす。これにより、ワイヤ長を短くするだけでなく、引き伸ばしたインナーリードフレームの両サイド（図３では引き伸ばしたインナーリードフレームの上下）にスペースが開き、ワイヤ数の高密度化も可能となる。
【００３６】
図４は、引き伸ばしたインナーリードフレーム６のＬＳＩ３に近い方のフレーム先端を面取りしている。面取りをしない場合は、パッケージ四隅のリードフレームにワイヤを打つ角度が限定されてしまう。面取りを行うことにより、ワイヤが５別ノードのインナーリードフレーム６上を通過することがなくなり、ボンディングの精度を必要としないので、アセンブリの低精度化(＝低コスト化)および四隅までパットが使用できることになり、ワイヤ（パッド数）の高密度化が図られる。
【００３７】
図５は、引き伸ばしたインナーリードフレーム７を示している。先端を鋭角にすることにより、ワイヤ数の密度を更に高めることが出来る。
図６も引き伸ばしたインナーリードフレーム８だが、ワイヤの密度をそれほど必要としない場合は、面取りを一部分にすることも可能となる。
図７にワイヤとインナーリードフレームが交差することがないときの図を示す。図４では、面取りをすることによって、ワイヤ数の密度を高めたが、ＬＳＩ３がインナーリードフレームよりも(Ｚ軸)位置が高く、ワイヤの打ち下ろしとなる場合は、ボンディングのミス接合の可能性も少なくなるので、シンプルな図７のような長方形のインナーリードフレーム４の形状にすることも可能となる。
【００３８】
ＬＳＩ３の４辺すべてを短ワイヤ長、そして、ワイヤ数の高密度化をするときには、図８のように４辺すべてに対して、インナーリードフレーム６の引き伸ばしと面取りを実施することにより、対応可能となる。
ワイヤ数の更なる高密度化(四隅のワイヤ打ちを可能にするため)のために、図９のようにパッケージ中央のインナーリードフレーム８の太さを細くする。また、図９のようにパッケージ４隅のインナーリードフレーム７は太くする。これにより、４隅のインナーリードフレームサイズ(＝面積）が大きくなるので、ワイヤ打ちの角度が狭い４隅のリードに対しても、より簡単にワイヤが打ちやすくなる。更に、中央のインナーリードフレームサイズを細くすることにより、同一サイズのリードフレームの場合は、より４隅のインナーリードフレームサイズを大きくすることが可能となり、更なるワイヤ数の高密度化が可能となる。
【００３９】
ワイヤ長を短くしたい端子がＬＳＩ３の中央ではなく、ＬＳＩ３の４隅に配置しているときには、図１０のようにパッケージ中央のインナーリードフレーム４を短くして、パッケージ４隅のインナーリードフレーム４を長くする。これによりＬＳＩ３の中央の端子だけでなく、ＬＳＩ３の４隅にある端子に対してもワイヤ長をより短くすることが可能となる。
図１０に対して、ＬＳＩ３の４隅配置している端子のワイヤ長を更に短くしたいときには、図１１のように湾曲したインナーリードフレーム９を用いる。これによって、図１０の長方形をしたインナーリードフレーム時よりも更にＬＳＩ３の４隅に配置している端子のワイヤ長を短くすることが出来る。
【００４０】
ワイヤ５のインダクタ成分を利用したい端子とワイヤ長を少しでも短くしたい端子が入り混じっているときに用いるインナーリードフレーム１０を図１２に示す。図９のようにインナーリードフレーム８を伸ばした上で所望の端子のみインナーリードフレーム７を短くしておき、ワイヤ長を伸ばすことも可能である。
図１３は、引き伸ばしたインナーリードフレームに対して、ブリッジ状の支えを用いる。これにより、伸ばしたインナーリードフレームを用いた時でも、パッケージ外周は、既存の一般的なシンメトリなインナーリードフレームと同様に実装が可能となる(図１４)。ブリッジ状にすることにより、パッケージ裏面が見たときは、一部分に、図１４の橋下駄１３のような図１４の橋下駄１４と同ノードの端子が出現するが、パッケージの外周ノードは既存のパッケージとシンメトリとなる。もし、パッケージ裏面に対して、インナーリードフレーム１２の下をベタにむき出しにすると、パッケージを実装する際、基板側にも対応した形状が必要となる。つまり既存のシンメトリな外周ノードのパッケージとは異なり汎用性が劣化する。
【００４１】
更に、もし、インナーリードフレームを引き伸ばした形状を維持しながら、橋下駄１３のような、ＬＳＩ近傍の支えがなく、橋下駄１４のようにパッケージ外周のみで支えているとワイヤボンディング時の衝撃により、インナーリードフレーム１２が大きく揺れてしまい、ボンディング接合強度に大きな問題を与える。図１３のようなインナーリードフレーム１２を用いることにより、ボンディング強度も維持しつつ、外周ノードのみパッケージの端子がむき出しになり、既存のパッケージ裏面と同じとなり、実装も容易になる。つまり、図１３のようにブリッジ状の支えにすることにより、ボンディングに対する強度も高まり、実装の容易性も既存のパッケージと同等となる。
図１４が図１３のインナーリードフレームを用いた場合のパッケージ裏面からの様子である。パッケージ内部には橋下駄１３が出現するが外周ノードはシンメトリとなり、一般的なパッケージと同等となり実装は容易である。
【００４２】
ワイヤ５のインダクタ成分を更に削除したい端子の場合は、今までのようにワイヤ５を短くしてロス成分を削除するのではなく、図１５のようにＧＳＧのフレキ基板１６を用いてロスを解消させる。伝送特性のよいＧＳＧのフレキ基板１６をＬＳＩ３とリードフレームの間に挿入することにより、ワイヤ５のロス成分を無視することが可能となる。ＧＳＧのフレキ基板１６でのロスがほとんどないと考えると、ＬＳＩとリードフレーム間がいくら長くなっても劣化がほとんどなくなる。〈モールドパッケージとフレキ基板の組み合わせ）ＧＳＧの伝送インピーダンス値は、所望のインピーダンス値に設計しておく。
【００４３】
ワイヤをボンディングするＬＳＩのパットとインナーリードフレームの高さ(Ｚ軸)が一緒(水平)だと、通常のワイヤボンディングではアーチ形状となり、最短の距離よりも実際のワイヤ長は長くなってしまう。そこで、図１６のように、インナーリードフレーム４の下に台座１７を配置させると、インナーリードフレーム４のボンディング位置が高くなり、ワイヤ５がアーチ状となる途中でボンディングすることが可能となる。よって、台座１７を挿入して一方のボンディング位置を高くすることにより、ＬＳＩ３のパットとインナーリードフレーム４の高さ方向が水平時よりも、短くすることが可能となる。
【００４４】
図１７は、図１６の応用例で、インナーリードフレーム１８の接合面を斜めにカットしてボンディング位置を斜めにすることにより、垂直にワイヤ５を打ちつけるときよりもワイヤ長を更に短くすることが可能となる。
図１８も図１６の応用例で、インナーリードフレーム１９のワイヤボンディング位置だけをインナーリードフレーム１９の引き伸ばし部分よりも高くすることにより、図１６より更なるワイヤ長の縮小化を図っている。
【００４５】
図１９は、図１６とは逆に、ワイヤ長を長くしてインダクタ成分を引き出したいような端子には、ＬＳＩ３のパットよりもインナーリードフレーム４の高さを低くすることにより、ＬＳＩ３のパットとインナーリードフレーム４の高さが水平時よりもワイヤ３のアーチ長が長くなる。これによりワイヤのインダクタ成分を利用することが可能となる。
図２０は、インナーリードフレームのワイヤ接合部分の形状(高さ)は図１９と同じだが、引き出しのインナーリードフレーム２０の高さを厚くすることによりボンディング強度の信頼性を高める。
【００４６】
図２１は、図１６と同様の効果を得られる手法である。図１６はインナーリードフレーム４の高さを調整していたが、図２１ではＬＳＩ３の台座１７を調整してインナーリードフレーム４からのワイヤ長の長さを調整している。図２１のように、ＬＳＩ３の下に台座１７を配置させると、ＬＳＩ３のボンディング位置が高くなり、ワイヤ５がアーチ状となる途中でボンディングすることが可能となる。よって、台座１７を挿入して一方のボンディング位置を高くすることにより、ＬＳＩ３のパットとインナーリードフレーム４の高さ方向が水平時よりも、短くすることが可能となる。これにより、図１６と同等の効果を得ることができる。
【符号の説明】
【００４７】
１    リードフレーム、２，４，６，７，８，９、１０，１２，１８，１９，２０    インナーリードフレーム、３    ＬＳＩ、５    ワイヤ、１１    ステージ、１３    電極（橋下駄）、１４    電極（橋下駄）、１５モールドパッケージ    、１６    フレキ基板、１７    電極（台座）。
【図１】
2011129960.tif 000003
【図２】
2011129960.tif 000004
【図３】
2011129960.tif 000005
【図４】
2011129960.tif 000006
【図５】
2011129960.tif 000007
【図６】
2011129960.tif 000008
【図７】
2011129960.tif 000009
【図８】
2011129960.tif 000010
【図９】
2011129960.tif 000011
【図１０】
2011129960.tif 000012
【図１１】
2011129960.tif 000013
【図１２】
2011129960.tif 000014
【図１３】
2011129960.tif 000015
【図１４】
2011129960.tif 000016
【図１５】
2011129960.tif 000017
【図１６】
2011129960.tif 000018
【図１７】
2011129960.tif 000019
【図１８】
2011129960.tif 000020
【図１９】
2011129960.tif 000021
【図２０】
2011129960.tif 000022
【図２１】
2011129960.tif 000023
【図２２】
2011129960.tif 000024
【図２３】
2011129960.tif 000025