(57)【要約】【課題】カラムＡＤ変換を行う際に、撮像画像の縦横のバランスを維持しつつフレームレートの向上を図る。【解決手段】カラムＡＤ変換方式を採るＣＭＯＳイメージセンサ１０Ａにおいて、水平間引き読出しモードでは、信号の読出しを行うＲＧ画素列Ｖ０に属する垂直信号線１８と、信号の読出しを行わないＲＧ画素列Ｖ２に属する垂直信号線１８とをスイッチ３２１によって短絡する。これにより、ＲＧ画素列Ｖ０の画素２０から読み出された信号はＲＧ画素列Ｖ０の比較器１４１とＲＧ画素列Ｖ２の比較器１４１とに比較対象入力として与えられる。そして、ＲＧ画素列Ｖ０の比較器１４１には参照信号１を、ＲＧ画素列Ｖ２の比較器１４１には参照信号２をそれぞれ比較基準入力として与え、これら２つの比較器１４１，１４１において比較動作を並行して行うことでＡＤ変換時間の短縮を図る。【選択図】図５
2011035689.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を含む画素が行列状に配置され、画素列ごとに垂直信号線が配線された画素アレイ部と、
前記画素アレイ部の画素列ごとに設けられ、前記垂直信号線を通して前記画素から供給されるアナログ信号を比較対象入力とする比較器および当該比較器の比較開始から比較完了までの時間を計測するカウンタを有するアナログ−デジタル変換回路と、
傾斜状波形の複数の参照信号を生成する参照信号生成部と、
前記画素アレイ部の特定の画素列群の画素から前記垂直信号線に信号を読み出す間引き読出しモードのときに、当該特定の画素列群の１つの画素列に属する前記垂直信号線と、前記特定の画素列群以外の画素列群に属し、画素から信号が読み出されない前記垂直信号線とを短絡する第１のスイッチと、
前記間引き読出しモードのときに、前記１つの画素列に属する前記比較器と前記特定の画素列群以外の画素列群に属する前記比較器とに対して前記複数の参照信号をそれぞれ比較基準入力として与える第２のスイッチと
を備える固体撮像装置。
【請求項２】
前記特定の画素列群以外の画素列群の画素は、前記間引き読出しモードのときに前記垂直信号線から電気的に切り離される
請求項１記載の固体撮像装置。
【請求項３】
前記画素アレイ部の全画素から信号を読み出す全画素読み出しモードのときは、前記第１のスイッチはオフ状態となり、前記第２のスイッチは前記複数の参照信号のうちの１つの参照信号を前記画素アレイ部の全画素列に属する前記比較器に対して比較基準入力として与える
請求項１記載の固体撮像装置。
【請求項４】
前記複数の参照信号が２つの参照信号であるとき、前記間引き読出しモードのときに用いる前記２つの参照信号の一方の参照信号のダイナミックレンジは、前記全画素読み出しモードのときに用いる前記１つの参照信号のダイナミックレンジの１／２である
請求項３記載の固体撮像装置。
【請求項５】
前記２つの参照信号の他方の参照信号は、前記一方の参照信号から前記１つの参照信号のダイナミックレンジの１／２のオフセットを引いた信号である
請求項４記載の固体撮像装置。
【請求項６】
前記２つの参照信号の他方の参照信号は、前記一方の参照信号から前記１つの参照信号のダイナミックレンジの１／２のオフセットを引いた信号でかつ前記一方の参照信号とは傾きが正反対の信号である
請求項４記載の固体撮像装置。
【請求項７】
光電変換素子を含む画素が行列状に配置され、画素列ごとに垂直信号線が配線された画素アレイ部と、
前記画素アレイ部の画素列ごとに設けられ、前記垂直信号線を通して前記画素から供給されるアナログ信号を比較対象入力とする比較器および当該比較器の比較開始から比較完了までの時間を計測するカウンタを有するアナログ−デジタル変換回路と、
傾斜状波形の複数の参照信号を生成する参照信号生成部と
を備える固体撮像装置のアナログ−デジタル変換に当たって、
前記画素アレイ部の特定の画素列群の画素から前記垂直信号線に信号を読み出す間引き読出しモードのときに、当該特定の画素列群の１つの画素列に属する前記垂直信号線と、前記特定の画素列群以外の画素列群に属し、画素から信号が読み出されない前記垂直信号線とを短絡するとともに、
前記１つの画素列に属する前記比較器と前記特定の画素列群以外の画素列群に属する前記比較器とに対して前記複数の参照信号をそれぞれ比較基準入力として与える
固体撮像装置のアナログ−デジタル変換方法。
【請求項８】
光電変換素子を含む画素が行列状に配置され、画素列ごとに垂直信号線が配線された画素アレイ部と、
前記画素アレイ部の画素列ごとに設けられ、前記垂直信号線を通して前記画素から供給されるアナログ信号を比較対象入力とする比較器および当該比較器の比較開始から比較完了までの時間を計測するカウンタを有するアナログ−デジタル変換回路と、
前記画素アレイ部の特定の画素列群の画素から前記垂直信号線に信号を読み出す間引き読出しモードのときに、当該特定の画素列群の１つの画素列に属する前記垂直信号線と、前記特定の画素列群以外の画素列群に属し、画素から信号が読み出されない前記垂直信号線とを短絡する第１のスイッチと、
傾斜状波形の複数の参照信号を生成する参照信号生成部と、
前記間引き読出しモードのときに、前記１つの画素列に属する前記比較器と前記特定の画素列群以外の画素列群に属する前記比較器とに対して前記複数の参照信号をそれぞれ比較基準入力として与える第２のスイッチと
を備える固体撮像装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器に関し、特に、ＣＭＯＳ（ＭＯＳを含む）イメージセンサに代表されるＸ−Ｙアドレス型の固体撮像装置、アナログ−デジタル変換方法および電子機器に関する。
【背景技術】
【０００２】
デジタルスチルカメラなど光を電気信号に変換して画像信号を出力する撮像装置は、その画像取込部（光電変換部）として固体撮像装置を用いている。この固体撮像装置の分野では、近年、画素数の増加や高フレームレート化に伴い、高速読出しを実現する技術や低消費電力化を図る技術が必須の技術になっている。
【０００３】
固体撮像装置の一種として、ＣＭＯＳ集積回路と同様のプロセスで製造できる特徴を活かしたＣＭＯＳ（ＭＯＳを含む）型イメージセンサ（以下、「ＣＭＯＳイメージセンサ」と記述する）がある。ＣＭＯＳイメージセンサは、画素ごとに電荷を電気信号に変換し、画素から読み出す電気信号を画素列ごとに並列に処理する構成を採っている。この画素列ごとの並列処理により、画素信号の読出し速度を向上させることができる。
【０００４】
従来、行列状に配列された複数の画素から信号を画素列ごとに並列に読み出すＣＭＯＳイメージセンサとして、画素列ごとに画素信号をアナログ−デジタル変換（以下、「ＡＤ変換」と記述する）するカラムＡＤ変換方式のものが知られている（例えば、特許文献１参照）。
【０００５】
カラムＡＤ変換方式のＣＭＯＳイメージセンサは、行列状に２次元配置された画素の垂直方向に信号読出し線（以下、「垂直信号線」と記述する）を共有し、その画素列ごとにＡＤ変換回路および読出し回路を設けた構成を採っている。そして、ＡＤ変換回路および読出し回路を同時に駆動することで、画素列の総数に値する同時信号処理を行っている。
【０００６】
ＡＤ変換回路は、次の一連の回路動作によってＡＤ変換を行う。すなわち、先ず、垂直信号線を通して画素から読み出されるアナログ画素信号を、ある傾きを持った線形に変化するスロープ波形の参照信号と画素列ごとに比較器で比較すると同時に、カウンタのカウント動作を開始する。このとき、カウンタは一定周期のクロックに同期してカウント動作を行う。
【０００７】
その後、ＡＤ変換回路は、アナログ画素信号と参照信号とが交差し、比較器の出力の反転タイミングでカウンタのカウント動作を停止する。そして、カウンタの最終的なカウント値が、アナログ画素信号の大きさに応じたデジタル信号となる。このようにカラムＡＤ変換方式は、１行分の画素信号を一度にＡＤ変換するために高速撮像を特徴とした読出し方式である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２７８１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
近年、高速撮像の要求はますます高まってきている。カラムＡＤ変換方式のＣＭＯＳイメージセンサでは、垂直読出し本数（行数／ライン数）を削減することでフレームレートの向上を図り、高速撮像を実現している。ここで、垂直読出し本数を削減する方法としては、例えば、一定の行周期で画素行を読み飛ばす垂直間引き読出しや、垂直方向の特定の領域の画素の信号を読み出す垂直切出しなどの飛び越し走査という方法がある。しかし、フレームレートの向上を図るべく垂直読出し本数を削減すると、縦（垂直）方向の画角が縮小し、撮像画像が横長になるという問題が発生する。
【００１０】
そこで、本発明は、撮像画像の縦横のバランスを維持しつつフレームレートの向上を図ることが可能な固体撮像装置、アナログ−デジタル変換方法および当該固体撮像装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明は、
光電変換素子を含む画素が行列状に配置され、画素列ごとに垂直信号線が配線された画素アレイ部と、
前記画素アレイ部の画素列ごとに設けられ、前記垂直信号線を通して前記画素から供給されるアナログ信号を比較対象入力とする比較器および当該比較器の比較開始から比較完了までの時間を計測するカウンタを有するアナログ−デジタル変換回路と、
傾斜状波形の複数の参照信号を生成する参照信号生成部と
を備える固体撮像装置において、
前記画素アレイ部の特定の画素列群の画素から前記垂直信号線に信号を読み出す間引き読出しモードのときに、当該特定の画素列群の１つの画素列に属する前記垂直信号線と、前記特定の画素列群以外の画素列群に属し、画素から信号が読み出されない前記垂直信号線とを短絡するとともに、
前記１つの画素列に属する前記比較器と前記特定の画素列群以外の画素列群に属する前記比較器とに対して前記複数の参照信号をそれぞれ比較基準入力として与える。
【００１２】
画素アレイ部の特定の画素列群の画素から垂直信号線に信号を読み出す間引き読出しモード、即ち水平間引き読出しモードでは、特定の画素列群以外の画素列群の画素からは垂直信号線に対して信号の読み出しが行われない。したがって、この水平間引き読出しモードを有し、水平間引き読出しによって水平方向の画素情報を削減することで、フレームレートの向上を図ることができる。特に、周知の垂直間引き読出しや垂直切出しなどと水平間引き読出しを組み合わせ、その間引き率を適宜設定することで、撮像画像の縦横のバランスを維持できる。
【００１３】
また、特定の画素列群の１つの画素列に属する比較器と当該特定の画素列群以外の画素列群に属する比較器とに対して複数の参照信号をそれぞれ比較基準入力として与え、これら比較器で比較動作について並列処理することによってＡＤ変換時間を短縮できるため、フレームレートをさらに向上できる。特に、比較動作について並列処理では、信号の読出しが行われない画素列に属する比較器を用いることになり、比較器としては１つの画素列につき１個で済むために、回路規模および回路面積が大きくなることもない。
【発明の効果】
【００１４】
本発明によれば、水平間引き読出しモードを有し、水平間引き読出しと周知の垂直間引き読出しや垂直切出しなどとを組み合わせることで、撮像画像の縦横のバランスを維持しつつフレームレートの向上を図ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明が適用されるＣＭＯＳイメージセンサのシステム構成の概略を示すシステム構成図である。
【図２】単位画素の回路構成の一例を示す回路図である。
【図３】本発明の一実施形態に係るＣＭＯＳイメージセンサのシステム構成の概略を示すシステム構成図である。
【図４】全画素読出しモードの場合のＡＤ変換動作の説明に供するタイミング波形図である。
【図５】水平間引き読出しモードの場合のスイッチ部の各スイッチの接続関係を示す図である。
【図６】実施例１に係るＡＤ変換動作の説明に供するタイミング波形図である。
【図７】実施例２に係るＡＤ変換動作の説明に供するタイミング波形図である。
【図８】参考例に係るＣＭＯＳイメージセンサのシステム構成の概略を示すシステム構成図である。
【図９】本発明に係る電子機器の一つである撮像装置の構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．本発明が適用される固体撮像装置（ＣＭＯＳイメージセンサの例）
１−１．システム構成
１−２．単位画素の回路構成
２．実施形態
２−１．システム構成
２−２．全画素読出しモード
２−３．水平間引き読出しモード
２−３−１．実施例１
２−３−２．実施例２
２−４．実施形態の作用効果
３．参考例（画素列ごとに２つの比較器を有するＡＤ変換回路の例）
４．変形例
５．電子機器（撮像装置の例）
【００１７】
＜１．本発明が適用される固体撮像装置＞
［１−１．システム構成］
図１は、本発明が適用される固体撮像装置、例えばＸ−Ｙアドレス型の固体撮像装置の一種であるＣＭＯＳイメージセンサのシステム構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または部分的に使用して作成されたイメージセンサである。
【００１８】
本適用例に係るＣＭＯＳイメージセンサ１０は、半導体基板（以下、「チップ」と記述する場合もある）１１上に形成された画素アレイ部１２と、当該画素アレイ部１２と同じチップ１１上に集積された周辺回路部とを有する構成となっている。本例では、周辺回路部として、例えば、行走査部１３、カラム処理部１４、列走査部１５およびシステム制御部１６が設けられている。
【００１９】
画素アレイ部１２には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素（以下、単に「画素」と記述する場合もある）が行列状に２次元配置されている。単位画素の具体的な構成例については後述する。
【００２０】
画素アレイ部１２にはさらに、行列状の画素配列に対して画素行ごとに画素駆動線１７が水平方向／行方向（画素行の画素の配列方向）に沿って配線され、画素列ごとに垂直信号線１８が垂直方向／列方向（画素列の画素の配列方向）に沿って配線されている。画素駆動線１７は、画素から信号を読み出すための駆動を行う駆動信号を伝送する。図１では、画素駆動線１７について１本の配線として図示しているが、１本に限られるものではない。画素駆動線１７の一端は、行走査部１３の各行に対応した出力端に接続されている。
【００２１】
行走査部１３は、シフトレジスタやアドレスデコーダ等によって構成され、画素アレイ部１２の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この行走査部１３はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
【００２２】
読出し走査系は、単位画素から信号を読み出すために、画素アレイ部１２の単位画素を行単位で順に選択走査する。単位画素から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対して、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
【００２３】
この掃出し走査系による掃出し走査により、読出し行の単位画素の光電変換素子から不要な電荷が掃き出されることで、当該光電変換素子がリセットされる。そして、この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００２４】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。
【００２５】
行走査部１３によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１８の各々を通してカラム処理部１４に供給される。カラム処理部１４は、画素アレイ部１２の画素列ごとに、行走査部１３による選択行の各画素から垂直信号線１８を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００２６】
具体的には、カラム処理部１４は、単位画素の信号を受けて当該信号に対して、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング）によるノイズ除去や、信号増幅や、ＡＤ（アナログ−デジタル）変換等の信号処理を行う。
【００２７】
ＣＤＳによるノイズ除去処理は、単位画素（実際には、後述するフローティングディフュージョン部）をリセットしたときに読み出されるリセットレベルと、光電変換素子で光電変換した信号電荷に応じて読み出される信号レベルとの差分をとることによって行われる。このノイズ除去処理により、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、ここで例示した信号処理は一例に過ぎず、信号処理としてはこれらに限られるものではない。
【００２８】
列走査部１５は、シフトレジスタやアドレスデコーダ等によって構成され、カラム処理部１４の画素列に対応する単位回路を順番に選択する。この列走査部１５による選択走査により、カラム処理部１４で信号処理された画素信号が順番に水平バス１９に出力され、当該水平バス１９を通してチップ１１の外部へ伝送される。
【００２９】
システム制御部１６は、チップ１１の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、本ＣＭＯＳイメージセンサ１０の内部情報などのデータを出力する。システム制御部１６はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３、カラム処理部１４および列走査部１５などの周辺回路部の駆動制御を行う。
【００３０】
［１−２．単位画素の回路構成］
図２は、単位画素２０の回路構成の一例を示す回路図である。図２に示すように、本回路例に係る単位画素２０は、光電変換部である例えばフォトダイオード２１に加えて、例えば転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の４つのトランジスタを有する構成となっている。
【００３１】
ここでは、４つのトランジスタ２２〜２５として、例えばＮチャネルのＭＯＳトランジスタを用いている。ただし、ここで例示した転送トランジスタ２２、リセットトランジスタ２３、増幅トランジスタ２４および選択トランジスタ２５の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３２】
この単位画素２０に対して、画素駆動線１７として、例えば、転送線１７１、リセット線１７２および選択線１７３の３本の駆動配線が同一画素行の各画素について共通に設けられている。これら転送線１７１、リセット線１７２および選択線１７３は、各一端が行走査部１３の各画素行に対応した出力端に画素行単位で接続されており、画素２０を駆動する駆動信号である転送パルスφＴＲＦ、リセットパルスφＲＳＴおよび選択パルスφＳＥＬを伝送する。
【００３３】
フォトダイオード２１は、アノード電極が負側電源(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード２１のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２４のゲート電極と電気的に接続されている。増幅トランジスタ２４のゲート電極と電気的に繋がったノード２６をＦＤ（フローティングディフュージョン）部と呼ぶ。
【００３４】
転送トランジスタ２２は、フォトダイオード２１のカソード電極とＦＤ部２６との間に接続されている。転送トランジスタ２２のゲート電極には、高レベル（例えば、Ｖｄｄレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送パルスφＴＲＦが転送線１７１を介して与えられる。これにより、転送トランジスタ２２はオン状態となり、フォトダイオード２１で光電変換された光電荷をＦＤ部２６に転送する。
【００３５】
リセットトランジスタ２３は、ドレイン電極が画素電源Ｖｄｄに、ソース電極がＦＤ部２６にそれぞれ接続されている。リセットトランジスタ２３のゲート電極には、ＨｉｇｈアクティブのリセットパルスφＲＳＴがリセット線１７２を介して与えられる。これにより、リセットトランジスタ２３はオン状態となり、ＦＤ部２６の電荷を画素電源Ｖｄｄに捨てることによって当該ＦＤ部２６をリセットする。
【００３６】
増幅トランジスタ２４は、ゲート電極がＦＤ部２６に、ドレイン電極が画素電源Ｖｄｄにそれぞれ接続されている。そして、増幅トランジスタ２４は、リセットトランジスタ２３によってリセットした後のＦＤ部２６の電位をリセット信号（リセットレベル）として出力する。増幅トランジスタ２４はさらに、転送トランジスタ２２によって信号電荷を転送した後のＦＤ部２６の電位を光蓄積信号（信号レベル）として出力する。
【００３７】
選択トランジスタ２５は、例えば、ドレイン電極が増幅トランジスタ２４のソース電極に、ソース電極が垂直信号線１８にそれぞれ接続されている。選択トランジスタ２５のゲート電極には、Ｈｉｇｈアクティブの選択パルスφＳＥＬが選択線１７３を介して与えられる。これにより、選択トランジスタ２５はオン状態となり、単位画素２０を選択状態として増幅トランジスタ２４から出力される信号を垂直信号線１８に中継する。
【００３８】
なお、選択トランジスタ２５については、画素電源Ｖｄｄと増幅トランジスタ２４のドレインとの間に接続した回路構成を採ることも可能である。
【００３９】
また、単位画素２０としては、上記構成の４つのトランジスタからなる画素構成のものに限られるものではない。例えば、増幅トランジスタ２４と選択トランジスタ２５とを兼用した３つのトランジスタからなる画素構成のものなどであっても良く、その画素回路の構成は問わない。
【００４０】
＜２．実施形態＞
［２−１．システム構成］
図３は、本発明の一実施形態に係る固体撮像装置、例えばＸ−Ｙアドレス型の固体撮像装置の一種であるＣＭＯＳイメージセンサのシステム構成の概略を示すシステム構成図である。図３において、図１と同等部分（対応する部分）には同一符号を付して示し、その詳細な説明については重複するので省略する。
【００４１】
図３に示すように、本実施形態に係るＣＭＯＳイメージセンサ１０Ａは、画素アレイ部１２、行走査部１３、カラム処理部１４、列走査部１５およびシステム制御部１６に加えて、参照信号生成部３１およびスイッチ部３２を備えている。そして、画素アレイ部１２の各画素２０には例えばＲＧＢベイヤ配列のカラーフィルタが設けられている。ここで、ＲＧＢベイヤ配列は、緑色（Ｇ；Ｇｒｅｅｎ）を市松状に配置し、残りの部分に赤色（Ｒ；Ｒｅｄ）、青色（Ｂ；Ｂｌｕｅ）を市松状に配列したカラーコーディングである。
【００４２】
本実施形態に係るＣＭＯＳイメージセンサ１０Ａは、画素アレイ部１２の画素列ごとにアナログ画素信号をデジタル信号にＡＤ変換するカラムＡＤ変換方式を採っている。すなわち、カラム処理部１４は、少なくとも比較器１４１およびカウンタ１４２を有する回路構成のＡＤ変換回路１４０を単位回路とし、当該ＡＤ変換回路１４０が画素アレイ部１２の画素列に対して１対１の対応関係をもって配置されている。ＡＤ変換回路１４０は、カウンタ１４２の後段に当該カウンタ１４２のカウント値を保持するメモリを持つ構成を採る場合も可能である。
【００４３】
参照信号生成部３１は、例えばＤＡ（デジタル−アナログ）変換回路などによって構成され、ある傾きを持った線形に変化する傾斜状波形（ＲＡＭＰ波形）の参照信号、即ち電圧の変化を時間の変化に変換するための参照信号を複数生成する。本例の場合、参照信号生成部３１は、例えば参照信号１生成回路３１１および参照信号２生成回路３１２の２つの生成回路によって構成され、２つの異なる参照信号１，２を生成する。２つの異なる参照信号１，２の詳細については後述する。
【００４４】
スイッチ部３２には、２系統のスイッチ３２１，３２２が設けられている。スイッチ３２１は、２つの異なる参照信号１，２に対応して同色の画素２０の画素列に属する２本の垂直信号線１８，１８間に接続され、当該２本の垂直信号線１８，１８を適宜短絡する。本実施形態に係るＣＭＯＳイメージセンサ１０Ａの場合、画素アレイ部１２にはＲの画素とＧ（Ｇｂ）の画素とが列方向で交互に並ぶＲＧ画素列Ｖ０，Ｖ２，…，Ｖｎ−１と、Ｇ（Ｇｒ）の画素とＢの画素とが列方向で交互に並ぶＧＢ画素列Ｖ１，Ｖ３，…，Ｖｎとが交互に配列されている。
【００４５】
このＲＧ画素列およびＧＢ画素列の配列に対して、ＲＧ画素列Ｖ０，Ｖ２，…，Ｖｎ−１に属する隣り合う２本の垂直信号線１８，１８を単位として、当該２本の垂直信号線１８，１８間にスイッチ３２１が接続される。同様に、ＧＢ画素列Ｖ１，Ｖ３，…，Ｖｎに属する隣り合う２本の垂直信号線１８，１８を単位として、当該２本の垂直信号線１８，１８間にスイッチ３２１が接続される。
【００４６】
スイッチ３２２は、画素アレイ部１２の画素列ごとに設けられており、参照信号生成部３１で生成される２つの参照信号１，２を２入力とし、いずれか一方の参照信号を選択して比較器１４１の一方の入力端子（例えば、非反転入力端子）に比較基準入力として供給する。スイッチ部３２のスイッチ３１１，３１２の切替え制御は、システム制御部１６による制御の下に実行される。
【００４７】
ＡＤ変換回路１４０において、比較器１４１は、スイッチ３２２を通して択一的に比較基準入力として与えられる参照信号１または参照信号２を一方の入力（例えば、非反転入力）とし、垂直信号線１８を通して比較対象入力として与えられるアナログ画素信号を他方の入力（例えば、反転入力）とする。そして、比較器１４１は、比較対象入力であるアナログ画素信号を比較基準入力である参照信号１または参照信号２と画素列ごとに比較する。この比較開始と同時に、カウンタ１４２がカウント動作を開始する。カウンタ１４２は、例えばアップ（Ｕ）／ダウン（Ｄ）カウンタからなり、一定周期のクロックに同期してカウント動作を行う。
【００４８】
比較器１４１は、アナログ画素信号と参照信号１または参照信号２とが交差すると（等しくなると）、その出力の極性が反転する。カウンタ１４２は、比較器１４１の出力の極性反転のタイミングでカウント動作を停止する。すなわち、カウンタ１４２は、比較器１４１の比較開始から比較完了までの時間を計測する。そして、カウンタ１４２の最終的なカウント値が、アナログ画素信号の大きさを時間情報で表わすデジタルデータ（画素データ）となる。このデジタルデータは、列走査部１５による列走査により、当該列走査に同期して順にオンする水平走査スイッチ（図示せず）を通して水平バス１９に順次読み出される。
【００４９】
以上説明した本実施形態に係るＣＭＯＳイメージセンサ１０Ａは、次の３点について特徴としている。第１は、同色の画素２０の画素列に属する２本の垂直信号線１８，１８を短絡するスイッチ３２１を有する点である。第２は、比較器１４１の参照信号として複数の異なる参照信号、例えば２つの異なる参照信号１，２を用いる点である。第３は、２つの異なる参照信号１，２のいずれかを選択して比較器１４１に与えるスイッチ３２２を有する点である。
【００５０】
スイッチ３２１は、画素アレイ部１２の各画素２０の全てから信号を読み出す全画素読出しモードではオフ（開）状態にある。一方、あらかじめ定められた画素列の画素からのみ信号の読出しを行い、残りの画素列の画素からは信号の読出しを行わない水平間引き処理を行う水平間引き読出しモードでは、システム制御部１６による制御の下に、スイッチ３２１はオン（閉）状態となる。
【００５１】
［２−２．全画素読出しモード］
全画素読出しモードでは、スイッチ３２１がオフ状態にあるとともに、全画素列に属するスイッチ３２２が参照信号１を選択する状態にある。全画素読出しモードでＡＤ変換に用いられる参照信号１は、図４のタイミング波形図に示すように、最大値から最小値に向けて一定の角度をもって下降する傾斜状波形の信号である。最大値と最小値の幅が参照信号１のダイナミックレンジであり、このダイナミックレンジは画素信号の最小値（黒レベル）と最大値（白レベル／飽和レベル）に対応して決められる。
【００５２】
ここで、全画素読出しモードの場合のＡＤ変換動作について図４のタイミング波形図を用いて説明する。
【００５３】
ある選択行において、単位画素２０からの垂直信号線１８への１回目の読出し動作が安定した後、参照信号１生成回路３１１からスイッチ３２２を介して参照信号１が比較器１４１に与えられる。すると、比較器１４１において、垂直信号線１８を通して与えられる信号と参照信号１との比較動作が開始される。この比較動作の開始と同時にカウンタ１４２が例えばダウンカウントを開始する。
【００５４】
この１回目の読出し動作では、単位画素２０のリセットレベル（いわゆる、Ｐ相のレベル）の読出しが行われる。このリセットレベルには、単位画素２０ごとにばらつく固定パターンノイズがオフセットとして含まれている。そして、１回目の比較動作において、垂直信号線１８を通して与えられるリセットレベルと参照信号１とが等しくなった（交差した）ときに比較器１４１の出力の極性が反転する。この比較器１４１の反転出力を受けて、カウンタ１４２がダウンカウントを停止する。このときのカウンタ１４２のカウント値は、リセットレベルの大きさを表わす値となる。
【００５５】
２回目の読出し動作では、リセットレベルに加えて単位画素２０ごとの入射光量に応じた信号レベル（いわゆる、Ｄ相のレベル）の読出しが、１回目の読出しと同様の動作によって行われる。すなわち、ある選択行において、単位画素２０から垂直信号線１８への２回目の読出し動作が安定した後、参照信号１生成回路３１１からスイッチ３２２を介して参照信号１が比較器１４１に与えられる。すると、比較器１４１において、垂直信号線１８を通して与えられる信号レベルと参照信号１との比較動作が開始される。
【００５６】
２回目の比較動作の開始と同時に、カウンタ１４２で２回目のカウント動作が開始される。この２回目のカウント動作では、カウンタ１４２は、１回目のカウント値、即ちリセットレベルの大きさを表わすカウント値からアップカウントを行う。そして、２回目の比較動作において、垂直信号線１８を通して与えられる信号レベルと参照信号１とが等しくなったときに、比較器１４１の出力の極性が反転する。この比較器１４１の反転出力を受けて、カウンタ１４２がアップカウントを停止する。このときのカウンタ１４２のカウント値は、リセットレベルの大きさを表わす値となる。
【００５７】
上述した２回の読出し動作、比較動作およびカウント動作により、ノイズレベルが除去された純粋な信号レベルがデジタル値に変換（ＡＤ変換）される。具体的には、カウンタ１４２において、１回目のカウント動作ではノイズレベルについてダウンカウントが行われ、２回目のカウント動作ではダウンカウントの最終カウント値から信号レベルについてアップカウントが行われる。
【００５８】
すなわち、カウンタ１４２によるダウン／アップカウントにより、（ノイズレベルを含む信号レベル）−（ノイズレベル）の演算動作が行われるために、ノイズレベルが除去された純粋な信号レベルについてＡＤ変換が行われる。そして、以上説明した一連の動作が順次画素行ごとに繰り返されることによって画素アレイ部１２の各画素２０の全てから信号の読出しが行われ、その結果、高解像度の２次元画像が生成される。
【００５９】
［２−３．水平間引き読出しモード］
次に、あらかじめ定められた画素列の画素からのみ信号の読出しを行う水平間引き読出しモードの場合のＡＤ変換動作について説明する。本実施形態に係るＣＭＯＳイメージセンサ１０Ａにおける水平間引き読出しモードでは、水平４画素につき２画素を間引き、２画素の信号を読み出す例となる。これにより、水平方向の画素の情報量は１／２になる。
【００６０】
本実施形態に係るＣＭＯＳイメージセンサ１０Ａにおいて、水平４画素のうち２画素の信号のみを読み出すには、図５に示す斜線枠で囲んだ２つの画素列の画素については、図２の選択トランジスタ２５をオフ状態にして垂直信号線１８から電気的に切り離す。ここでは、例えば４つの画素列Ｖ０〜Ｖ３のうち、画素列Ｖ２，Ｖ３の各画素の選択トランジスタ２５をオフ状態にして垂直信号線１８から電気的に切り離す。そして、残りの２つの画素列Ｖ０，Ｖ１の各画素については選択トランジスタ２５をオン状態にして垂直信号線１８に対して電気的に接続する。
【００６１】
ここで、図１に示すＣＭＯＳイメージセンサ１０について説明したように、行走査部１３による走査は、図２に示す選択線１７３を通して行単位で実行される。すなわち、選択トランジスタ２５のオフ／オフ制御は、画素行ごとに１本の選択線１７３を通して行われる。これに対して、本実施形態に係るＣＭＯＳイメージセンサ１０Ａの場合は、同じ画素行でも選択トランジスタ２５がオフ状態となる画素と選択トランジスタ２５がオン状態となる画素とを存在させる必要がある。これを実現するためには、選択線１７３は画素行ごとに２系統設けられることになる。
【００６２】
４つの画素列を単位として、２つの画素列の各画素を垂直信号線１８から電気的に切り離した状態において、スイッチ部３２のスイッチ３２１については全てオン状態にする。例えば４つの画素列Ｖ０〜Ｖ３の単位においては、スイッチ３２１がオン状態になることで、同色の画素列、本例ではＲＧ画素列Ｖ０，Ｖ２に属する垂直信号線１８，１８がスイッチ３２１によって短絡された状態となる。
【００６３】
水平間引き読出しモードでは、比較器１４１に与える参照信号として、参照信号１に加えて参照信号２を用いることになる。画素列Ｖ０，Ｖ１に対応するスイッチ３２２は、参照信号１生成回路３１１で生成される参照信号１を選択して比較器１４１に供給する。また、垂直信号線１８から画素が電気的に切り離された画素列Ｖ２，Ｖ３に対応するスイッチ３２２は、参照信号２生成回路３１２で生成される参照信号２を選択して比較器１４１に供給する。
【００６４】
参照信号１は、基本的に、全画素読出しモードで用いる参照信号１と同じである。ただし、ダイナミックレンジ（最大値と最小値の幅）は１／２である。参照信号２は参照信号１とは異なる参照信号である。この参照信号２の波形の違いによってＡＤ変換動作が異なってくる。以下に、参照信号２の波形の違いによる２つの実施例に係るＡＤ変換動作について説明する。
【００６５】
水平間引き読出しモードでも、全画素読出しモードの場合と同様に、先ずノイズレベル（Ｐ相のレベル）を読み出してＡＤ変換を行い、次いで信号レベル（Ｄ相のレベル）を読み出してＡＤ変換を行いつつノイズ除去を行う動作が行われる。ただし、以下に説明する水平間引き読出しモードでは、信号レベル（Ｄ相のレベル）を読み出してＡＤ変換を行う場合の動作を中心に説明するものとする。
【００６６】
（２−３−１．実施例１）
実施例１に係るＡＤ変換動作について、図６のタイミング波形図を用いて説明する。図６に示すように、本実施例１で用いる参照信号１は、全画素読出しモードで用いる参照信号１と同じ傾きを持つ傾斜状波形の信号であるが、当該参照信号１のダイナミックレンジは全画素読出しモードで用いる参照信号１のダイナミックレンジの１／２である。これにより、本実施例１で用いる参照信号１は、画素信号の最大振幅の１／２以下のレベルについてのＡＤ変換を担うことになる。
【００６７】
一方、本実施例１で用いる参照信号２は、全画素読出しモードで用いる参照信号１のダイナミックレンジの１／２のオフセットを、本実施例１で用いる参照信号１から引いた信号、即ち当該参照信号１と同じ傾きの信号である。これにより、本実施例１で用いる参照信号２は、画素信号の最大振幅の１／２以上のレベルについてのＡＤ変換を担うことになる。
【００６８】
図５において、例えばＲＧ画素列Ｖ０に着目すると、水平間引き読出しモード時には、ＲＧ画素列Ｖ０の画素の信号は、ＲＧ画素列Ｖ０の比較器１４１に入力されるとともに、スイッチ３２１を介してＲＧ画素列Ｖ２の比較器１４１に入力される。このとき、ＲＧ画素列Ｖ０のスイッチ３２２は参照信号１を選択してＲＧ画素列Ｖ０の比較器１４１に供給し、ＲＧ画素列Ｖ２のスイッチ３２２は参照信号２を選択してＲＧ画素列Ｖ２の比較器１４１に供給する。
【００６９】
これにより、ＲＧ画素列Ｖ０の比較器１４１はＲＧ画素列Ｖ０の画素の信号と参照信号１との比較を開始し、これに応答して、ＲＧ画素列Ｖ０のカウンタ１４２がカウント動作を開始する。ここで、ＲＧ画素列Ｖ０の画素の信号レベルが参照信号１のダイナミックレンジ内のときは、画素の信号レベルと参照信号１とが等しくなったときにＲＧ画素列Ｖ０のカウンタ１４２はカウント動作を停止する。そして、このときのカウンタ１４２のカウント値がＲＧ画素列Ｖ０の画素の信号のデジタル値となる。ＲＧ画素列Ｖ０の画素の信号レベルが参照信号１のダイナミックレンジ外のときは、ＲＧ画素列Ｖ０のカウンタ１４２は最大カウント値までカウント動作を行う。
【００７０】
一方、ＲＧ画素列Ｖ２の比較器１４１はＲＧ画素列Ｖ０の画素の信号と参照信号２との比較を開始し、これに応答して、ＲＧ画素列Ｖ２のカウンタ１４２がカウント動作を開始する。そして、画素の信号レベルと参照信号２とが等しくなったときにＲＧ画素列Ｖ２の比較器１４１の出力の極性が反転し、これを受けてＲＧ画素列Ｖ２のカウンタ１４２はカウント動作を停止する。
【００７１】
そして、このときのＲＧ画素列Ｖ２のカウンタ１４２のカウント値を、ＲＧ画素列Ｖ０のカウンタ１４２の最大カウント値に単純に加算した値がＲＧ画素列Ｖ０の画素の信号のデジタル値となる。このカウント値を加算する演算は、例えば外部の信号処理回路（例えば、ＤＳＰ回路）で行われることになる。
【００７２】
（２−３−２．実施例２）
実施例２に係るＡＤ変換動作について、図７のタイミング波形図を用いて説明する。図７に示すように、本実施例２で用いる参照信号１は、実施例１の場合同様に、全画素読出しモードで用いる参照信号１と同じ傾きを持つ傾斜状波形の信号であり、そのダイナミックレンジは全画素読出しモードで用いる参照信号１のダイナミックレンジの１／２となっている。これにより、本実施例２で用いる参照信号１は、画素信号の最大振幅の１／２以下のレベルについてのＡＤ変換を担うことになる。
【００７３】
一方、本実施例２で用いる参照信号２は、実施例１で用いる参照信号２とは傾きが正反対の信号である。すなわち、参照信号２は、全画素読出しモードで用いる参照信号１のダイナミックレンジの１／２のオフセットを、本実施例２で用いる参照信号１から引いた信号でかつ当該参照信号１とは傾きが正反対の信号である。これにより、本実施例２で用いる参照信号２は、画素信号の最大振幅の１／２以上のレベルについてのＡＤ変換を担うことになる。
【００７４】
水平間引き読出しモードでのＡＤ変換動作は、基本的に、実施例１の場合と同様にして行われる。ただし、ＲＧ画素列Ｖ２のカウンタ１４２の最大カウント値をＣＮＴｍａｘとし、実際のカウント値をＣＮＴ０とするときに、（ＣＮＴｍａｘ−ＣＮＴ０）が実施例１の場合のＲＧ画素列Ｖ２のカウンタ１４２のカウント値に相当する。これは、参照信号２が実施例１で用いる参照信号２と傾きが正反対であるためである。したがって、外部の信号処理回路での演算処理では、（ＣＮＴｍａｘ−ＣＮＴ０）なる演算を行い、その演算結果とＲＧ画素列Ｖ０のカウンタ１４２の最大カウント値とを加算する処理を行うことになる。
【００７５】
または、カウンタ１４２はアップ／ダウンカウンタであることから、ＲＧ画素列Ｖ２のカウンタ１４２に最大カウント値をセットし、この最大カウント値からダウンカウントを行うようにしても良い。この場合のＲＧ画素列Ｖ２のカウンタ１４２の最終カウント値が（ＣＮＴｍａｘ−ＣＮＴ０）となる。したがって、外部の信号処理回路での演算処理では実施例１の場合と同様に、ＲＧ画素列Ｖ０のカウンタ１４２の最大カウント値に対してＲＧ画素列Ｖ２のカウンタ１４２の最終カウント値を単純に加算する処理を行えば良いことになる。
【００７６】
［２−４．実施形態の作用効果］
本実施形態に係るＣＭＯＳイメージセンサ１０によれば、水平間引き読出しモードを有し、水平間引き読出しによって水平方向の画素情報を削減（本例では、１／２）することで、フレームレートの向上を図ることができる。特に、周知の垂直間引き読出しや垂直切出しなどと水平間引き読出しを組み合わせ、その間引き率を適宜設定することで、撮像画像の縦横のバランスを維持できる。
【００７７】
また、２つの参照信号１，２を用いて２つの比較器１４１，１４１で比較動作について並設処理することによってＡＤ変換時間を短縮できる。特に、参照信号１として全画素読出しモードで用いる参照信号１のダイナミックレンジの１／２の信号を用い、ダイナミックレンジの不足分を参照信号２で補うことで、ＡＤ変換時間、特に信号レベルについてＡＤ変換を行うＤ相期間を短縮できる。すなわち、参照信号１のダイナミックレンジを全画素読出しモードの場合の１／２とすることで、全画素読出しモードでのＤ相期間をＴとしたとき（図４参照）、水平間引き読出しモードではＤ相期間をＴ／２に削減できる。これにより、水平間引き読出しモードでのフレームレートをさらに向上できる。
【００７８】
＜３．参考例＞
ところで、フレームレートの向上を図る手法として、１本の垂直信号線１８に対して２つの比較器を接続するとともに、これら比較器に対して２種類の参照信号１，２をそれぞれ入力し、２つの比較器で並列処理を行うことによりＡＤ変換時間を短縮する手法も考えられる。この手法を採るＣＭＯＳイメージセンサ１０Ｂを参考例として以下に説明する。
【００７９】
図８は、参考例に係るＣＭＯＳイメージセンサ１０Ｂのシステム構成の概略を示すシステム構成図である。図８において、図３と同等部分（対応する部分）には同一符号を付して示し、その詳細な説明については重複するので省略する。
【００８０】
図８に示すように、本参考例に係るＣＭＯＳイメージセンサ１０Ｂにおいて、ＡＤ変換回路１４０は、１つの画素列につき２つの比較器１４１−１，１４１−２を有する。この２つの比較器１４１−１，１４１−２は、垂直信号線１８を通して単位画素２０から供給されるアナログ画素信号を反転（−）入力とする。比較器１４１−１は、参照信号１生成回路３１１で生成される参照信号１を非反転（＋）入力する。比較器１４１−２は、参照信号２生成回路３１２で生成される参照信号２を非反転（＋）入力する。
【００８１】
２つの比較器１４１−１，１４１−２の比較結果はカウンタ１４２に与えられる。カウンタ１４２は、２つの比較器１４１−１，１４１−２の比較時間をカウントし、比較器１４１−１，１４１−２のいずれか一方の出力の極性が先に反転すると、これを受けてカウント動作を停止する。
【００８２】
上記構成のＣＭＯＳイメージセンサ１０Ｂにおいて、２つの比較器１４１−１，１４１−２で並列処理を行うことによってＡＤ変換時間を短縮し、フレームレートの向上を図ることができる。ただし、１つの画素列につき少なくとも２つの比較器１４１−１，１４１−２が必要となるために回路規模および回路面積が増大する。
【００８３】
これに対して、先述した実施形態に係るＣＭＯＳイメージセンサ１０Ａによれば、１つの画素列につき１つの比較器１４１でＡＤ変換時間を短縮し、フレームレートの向上を図ることができる。したがって、１つの画素列につき少なくとも２つの比較器１４１−１，１４１−２を用いる場合に比べて回路規模および回路面積を縮小できる。
【００８４】
＜４．変形例＞
上記実施形態では、ＡＤ変換回路１４０において、カウンタ１４２としてアップ／ダウンカウンタを用い、当該カウンタ１４２のアップカウント／ダウンカウントの制御によってノイズ除去を行うとしたが、これに限られるものではない。すなわち、カウンタ１４２として一方向のカウンタを用い、ノイズレベルについてのカウント値と信号レベルについてのカウント値とを外部の信号処理回路（例えば、ＤＳＰ回路）で演算することによってノイズ除去を行うようにすることも可能である。
【００８５】
また、上記実施形態では、比較器で用いる参照信号として、２つの異なる参照信号１，２を用いるとしたが、これは一例に過ぎず、３以上の異なる参照信号を用いることも可能である。例えば、３つの異なる参照信号１，２，３を用いる場合には、参照信号１のダイナミックレンジを全画素読出しモードで用いる参照信号１のダイナミックレンジの１／３に設定する。
【００８６】
そして、参照信号１から当該ダイナミックレンジの１／３のオフセットを引いた参照信号２と、さらに１／３のオフセットを引いた参照信号３とすれば良い。このとき、３つの異なる参照信号１，２，３に対応して、３つの画素列に属する比較器１４１を用いて並行して比較動作を行うことになる。
【００８７】
また、上記実施形態では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に２次元配列されてなるＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、これに限られるものではない。すなわち、本発明は、カラムＡＤ変換方式を採る固体撮像装置全般に対して適用可能である。
【００８８】
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置に適用可能である。さらに、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の物理量分布検知装置を固体撮像装置とする場合もある。
【００８９】
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００９０】
＜５．電子機器＞
本発明に係る固体撮像装置は、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に搭載して用いることができる。電子機器としては、デジタルスチルカメラやビデオカメラ等の撮像装置（カメラシステム）や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機などが挙げられる。なお、電子機器に搭載されるカメラモジュールを撮像装置とする場合もある。
【００９１】
（撮像装置）
図９は、本発明に係る電子機器の一つである例えば撮像装置の構成の一例を示すブロック図である。図９に示すように、本発明に係る撮像装置１００は、レンズ群１０１等を含む光学系、撮像素子１０２、カメラ信号処理部であるＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８等を有している。そして、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６、操作系１０７および電源系１０８がバスライン１０９を介して相互に接続された構成となっている。
【００９２】
レンズ群１０１は、被写体からの入射光（像光）を取り込んで撮像素子１０２の撮像面上に結像する。撮像素子１０２は、レンズ群１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この撮像素子１０２として、先述した実施形態に係るＣＭＯＳイメージセンサ等の固体撮像装置を用いることができる。ＤＳＰ回路１０３は、周知のカメラ信号処理を行うとともに、先述したＡＤ変換の際にカウンタ１４２のカウント値の演算処理を行う。
【００９３】
表示装置１０５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置からなり、撮像素子１０２で撮像された動画または静止画を表示する。記録装置１０６は、撮像素子１０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disc)等の記録媒体に記録する。
【００９４】
操作系１０７は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について操作指令を発する。電源系１０８は、ＤＳＰ回路１０３、フレームメモリ１０４、表示装置１０５、記録装置１０６および操作系１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００９５】
このような撮像装置１００は、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けのカメラモジュールに適用される。この撮像装置１００において、撮像素子１０２として先述した実施形態に係るＣＭＯＳイメージセンサを用いることで、当該ＣＭＯＳイメージセンサは水平間引き読出しによってフレームレートを向上できる。その結果、高速撮像を実現できるとともに、垂直間引き読出しや垂直切出し等との併用によって撮像画像の縦横のバランスを維持できる。
【符号の説明】
【００９６】
１０，１０Ａ，１０Ｂ…ＣＭＯＳイメージセンサ、１１…半導体基板（チップ）、１２…画素アレイ部、１３…行走査部、１４…カラム処理部、１５…列走査部、１６…システム制御部、１７…画素駆動線、１８…垂直信号線、２０…単位画素、２１…フォトダイオード、２２…転送トランジスタ、２３…リセットトランジスタ、２４…増幅トランジスタ、２５…選択トランジスタ、２６…ＦＤ（フローティングディフュージョン）部、３１…参照信号生成部、３２…スイッチ部、１４０…ＡＤ変換回路、１４１，１４１−１，１４１−２…比較器、１４２…アップ／ダウンカウンタ
【図１】
2011035689.tif 000003
【図２】
2011035689.tif 000004
【図３】
2011035689.tif 000005
【図４】
2011035689.tif 000006
【図５】
2011035689.tif 000007
【図６】
2011035689.tif 000008
【図７】
2011035689.tif 000009
【図８】
2011035689.tif 000010
【図９】
2011035689.tif 000011