(57)【要約】【課題】電子部品の実装高さを抑えて高密度実装を行うことが可能な回路実装基板を提供する。【解決手段】回路実装基板１０は、凹部１８の側壁に側壁接合端子１９を形成した電子基板１２と、屈曲性を有し表面に外部接合端子２９を形成したフレキシブル基板２０とを備え、フレキシブル基板２０を凸形状に屈曲させた状態で凹部１８に挿入して、側壁接合端子１９と外部接合端子２９とを接合して構成した。これにより、電子部品の実装高さを抑えて高密度実装が可能となる。【選択図】図１
2011155199.tif 000002
【特許請求の範囲】
【請求項１】
表面の一部に凹部を形成し、当該凹部の側壁に側壁接合端子を形成した電子基板と、
表面に外部接合端子を形成し、屈曲性を有するフレキシブル基板とを備え、
前記側壁接合端子と前記外部接合端子とを接合して前記フレキシブル基板を前記凹部に配置したことを特徴とする回路実装基板。
【請求項２】
前記電子基板の凹部の底に電子部品を実装し、
前記フレキシブル基板の片面又は両面に電子部品を実装し、
前記フレキシブル基板の実装部を、前記電子基板の凹部の開口部又は内部に配置した、請求項１に記載の回路実装基板。
【請求項３】
前記側壁接合端子を少なくとも前記凹部の複数の側壁に形成し、
前記フレキシブル基板の外部接合端子を前記複数の側壁に応じて形成し、
前記複数の側壁接合端子と前記複数の外部接合端子とを、それぞれ接合した、請求項１又は２に記載の回路実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品を実装する回路実装基板に関し、特に薄型で高密度実装ができる回路実装基板に関する。
【背景技術】
【０００２】
近年の電子機器においては、機器の小型化、薄型化及び軽量化に対する要望と、処理の高速化、高機能化及び多機能化に対する要望とが強く求められている。これに伴って、電子機器の内部に搭載する回路実装基板に対しても小型化及び薄型化が求められている。
【０００３】
電子機器の小型化及び薄型化を推進するにあたり、実装する電子部品の外部接続端子を狭ピッチ化させたり、多ピン化させる技術が発達している。更に、電子基板（プリント配線板）に複数個の半導体装置を実装して、より高機能化を果たした電子基板も増えている。また、半導体装置以外の抵抗やコンデンサなどの電子部品においても小型化が進んでおり、これらの電子部品を実装する電子基板の薄板化、微細線化及び多層化が進んでいる。
【０００４】
通常、半導体装置などの電子部品は、そのまま表面実装技術を用いて電子基板に実装されている。更に電子部品を高密度で実装するための方法として、複数個の小型の半導体装置を実装したモジュールを予め作製しておき、このモジュールを電子基板上に実装する方法が知られている。また、半導体装置の上方に半導体装置を積層させる形で実装したパッケージオンパッケージ（以降、ＰｏＰと記す。）型の半導体装置や、複数個の小型の半導体装置等の電子部品を電子基板の内部に埋め込む部品内蔵基板など、実装の３次元化も図られている。
【０００５】
例えば、特許文献１には、薄型プリント配線基板上に半導体チップを実装してパッケージを形成し、このパッケージを複数積層することによってＰｏＰ型半導体装置を構成した発明が開示されている。特許文献１に記載されているＰｏＰ型半導体装置の構造を、図９に示す。図９に示すように、特許文献１に記載されているＰｏＰ型半導体装置９００は、インターポーザ基板９１３上に半導体チップ９０５が実装されたパッケージを複数積層して構成されている。
【０００６】
なお、特許文献１に記載されているＰｏＰ型半導体装置９００では、薄型配線基板の絶縁層として、ガラス転移温度が３００℃以上、引張弾性率が５〜２０ＧＰａ、線膨張係数が−３〜＋８ｐｐｍ／℃、厚さが２．５〜４０μｍの高分子フィルムを用いることによって、バーンインや温度サイクル試験時にも半導体チップ９０５上の機能素子にストレスが加わらないようにして、電気接続部の断絶などが起こり難くしている。よって、安定した動作を保証することができるとしている。
【０００７】
また、特許文献２には、半導体素子を重ねて実装することを可能にした回路実装基板が開示されている。特許文献２に記載の回路実装基板によれば、半導体素子の基板上への実装効率を向上させることができるとしている。
【０００８】
特許文献２に記載されている回路実装基板の構造を、図１０に示す。図１０に示すように、特許文献２に記載されている回路実装基板９２０は、半導体素子を実装する電子基板９２２に凹部を形成し、当該凹部内にチップサイズパッケージされた第１の半導体素子９２４が実装されている。そして、第２の半導体素子９２６の外部接合端子９２８が電子基板９２２の凹部の開口部を跨ぐようにして、電子基板９２２に実装されている。これにより、一つの半導体素子の実装に必要な面積で２つの半導体素子９２４、９２６を実装することができる。したがって、回路実装基板９２０の実装効率を向上させることができるとしている。
【０００９】
また、特許文献３には、凸形状に折り曲げたフレキシブル基板と、このフレキシブル基板の上部に光素子及び受動素子とを実装した光半導体パッケージが開示されている。特許文献３に記載されている光半導体パッケージでは、凸形状に折り曲げたフレキシブル基板の両方の下端部を、更に略Ｌ字形状に外側に折り曲げて補強部を形成するとともに、この略Ｌ字形状の補強部に、前記光素子及び受動素子と導通する外部接合端子を形成している。
【００１０】
特許文献３に記載されている光半導体パッケージでは、フレキシブル基板の端部に略Ｌ字形状に折り曲げた補強部を形成したので、この補強部を介してマザーボード等に安定した状態で接合することができるとしている。また、フレキシブル基板の補強部の両面には、マザーボード等から光素子及び受動素子に信号を入出力させる際の接続点となる外部接合端子及び補強用パターンを形成しているため、Ｌ字形状を安定させることができるとしている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−１７７５０３号公報
【特許文献２】特開２００６−３５１８１９号公報
【特許文献３】特開２００６−１４７９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
特許文献１に記載されているＰｏＰ型半導体装置９００は、図９に示すように、インターポーザ基板９１３上に半導体チップ９０５が実装されたパッケージを積層したものである。この積層したＰｏＰ型半導体装置９００を電子基板上に実装すると、実装高さが高くなってしまうという不具合を生ずる。更に、ＰｏＰ型半導体装置９００の場合には、ＰｏＰとして使用するために半導体装置が標準化されている必要がある。
【００１３】
また、特許文献２に記載されている回路実装基板９２０では、図１０に示すように第２の半導体素子９２６の実装高さを低く設定することができるが、第２の半導体素子９２６の外部接合端子９２８が、第２の半導体素子９２６の周囲の面積を占有している。この、外部接合端子９２８が占有している領域の存在が、電子部品の実装密度を低下させる要因となっている。
【００１４】
また、特許文献３に記載されている光半導体パッケージも、凸形状に折り曲げたフレキシブル基板の両下端部を、更に略Ｌ字形状に外側に折り曲げて外部接合端子を形成している。そのために、光半導体パッケージをマザーボードに実装する際に、外部接合端子が占有している領域が、マザーボードにおける電子部品の実装密度を低下させてしまうことになる。
【００１５】
本発明は、上記問題点に鑑みてなされたものであり、その目的は、電子部品の実装高さを抑えて高密度実装を行うことが可能な回路実装基板を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を解決するための本発明に係る回路実装基板は、表面の一部に凹部を形成し、当該凹部の側壁に側壁接合端子を形成した電子基板と、表面に外部接合端子を形成した屈曲性を有するフレキシブル基板とを備え、前記側壁接合端子と前記外部接合端子とを接合して前記フレキシブル基板を前記凹部に配置したことを特徴とする。
【００１７】
本発明に係る回路実装基板において、前記電子基板の凹部の底に電子部品を実装し、前記フレキシブル基板の片面又は両面に電子部品を実装し、前記フレキシブル基板の実装部を、前記電子基板の凹部の開口部又は内部に配置することが好ましい。
【００１８】
本発明に係る回路実装基板において、前記側壁接合端子を少なくとも前記凹部の複数の側壁に形成し、前記フレキシブル基板の外部接合端子を前記複数の側壁に応じて形成し、前記複数の側壁接合端子と前記複数の外部接合端子とをそれぞれ接合することが好ましい。
【発明の効果】
【００１９】
本発明に係る回路実装基板によれば、電子基板の一部に形成した凹部の側壁に側壁接合端子を形成し、当該側壁接合端子とフレキシブル基板の外部接合端子と接合してフレキシブル基板を電子基板の凹部に配置したので、電子基板の側面を用いてフレキシブル基板を接合することができる。これにより、半導体装置等の実装密度を向上させると共に、フレキシブル基板の外部接合端子が電子基板上に占める面積を減少させて、更に実装密度を向上させることができる。また、電子基板の凹部に、フレキシブル基板の一部又は全部を収容することによって、実装高さを低くすることができる。
【００２０】
また、本発明によれば、電子基板の凹部の底に電子部品を実装し、フレキシブル基板の片面又は両面に電子部品を実装し、フレキシブル基板の実装部を電子基板の凹部の開口部又は内部に配置することにより、半導体装置等の電子部品の実装密度を向上させることができる。
【００２１】
また、本発明によれば、側壁接合端子を少なくとも電子基板における凹部の複数の側壁に形成し、フレキシブル基板の外部接合端子を前記複数の側壁に応じて形成して、前記複数の側壁接合端子と前記複数の外部接合端子とをそれぞれ接合することによって、フレキシブル基板に外部電極数が多い電子部品を実装したり、複数の半導体装置を実装することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る回路実装基板の断面図であり、回路実装基板に電子部品を実装した際の構造を説明する図である。
【図２】電子基板単体の断面図である。
【図３】電子基板に電子部品を実装した状態を示す断面図である。
【図４】フレキシブル基板単体の断面図である。
【図５】フレキシブル基板に電子部品を実装した状態を示す断面図である。
【図６】フレキシブル基板の両側部を電子基板に開設した凹部の側壁と平行になるように凸形状に屈曲させた状態を示す断面図である。
【図７】フレキシブル基板の両端部の２箇所を屈曲させる際に、折り曲げる部分を説明するフレキシブル基板の平面図である。
【図８】フレキシブル基板の端部の４箇所を屈曲させる際に、折り曲げる部分を説明するフレキシブル基板の平面図である。
【図９】従来のＰｏＰ型半導体装置の構造を示す図である。
【図１０】従来の回路実装基板の構造を示す図である。
【発明を実施するための形態】
【００２３】
本発明に係る回路実装基板の構成とその作用について、図面を参照して詳しく説明する。なお、本発明は下記の実施形態に限定されるものではない。
【００２４】
図１は、本発明に係る回路実装基板の断面図であり、回路実装基板に電子部品を実装した際の構造を説明する図である。図１に示すように、回路実装基板１０は、絶縁体に電気伝導体のパターンを形成した多層の電子基板１２（プリント配線板）と、電子基板１２の表面に形成した電気伝導体の接合端子を介して半田付けした抵抗、コンデンサ、トランジスタ等のチップ部品１３と、高密度の集積回路を実装した半導体装置１４等の電子部品と、から構成されている。
【００２５】
また、図１に示すように、電子基板１２の表面の一部には凹部１８を開設してある。当該凹部１８の底にも、凹部１８の底に形成した接合端子を介して、チップ部品１３や半導体装置１４等の電子部品を実装してある。更に、凹部１８に実装した半導体装置１４、チップ部品１３の上方を覆う形で、凹部１８の開口部にフレキシブル基板２０を配置してある。
【００２６】
図１の断面図に示すように、フレキシブル基板２０上面の実装部には半導体装置１４等の電子部品が電子基板１２と平行に実装されている。そして、図１に示す実施形態では、フレキシブル基板２０の両側部が凹部１８の側壁と平行になるようにフレキシブル基板２０を凸形状に屈曲させた状態で、凹部１８の内部に取り付けてある。
【００２７】
凸形状に屈曲させたフレキシブル基板２０の両側部の表面には、実装されている半導体装置１４等の電子部品に対して電源を供給し、信号を伝達するための外部接合端子２９を複数形成してある。電子基板１２における凹部１８の側壁には、フレキシブル基板２０に実装されている半導体装置１４等の電子部品に対して電源を供給し、信号を伝達するための側壁接合端子１９を複数形成してある。
【００２８】
凸形状に屈曲させたフレキシブル基板２０を凹部１８の内部に取り付けた状態では、凹部１８の側壁接合端子１９とフレキシブル基板２０の外部接合端子２９とが半田付けされた状態となっている。図１に示した実施形態では、フレキシブル基板２０の上面に半導体装置１４等の電子部品を実装しているが、フレキシブル基板２０の上面及び下面の両面に半導体装置１４等の電子部品を実装すること可能である。
【００２９】
図１に示すように、電子基板１２に形成した凹部１８の底と、凹部１８の内部に取り付けたフレキシブル基板２０との両方に半導体装置１４等の電子部品を実装することによって、電子部品の実装高さを抑えつつ、高密度実装を実現することができる。
【００３０】
次に、図２〜図８を用いて、図１に示した回路実装基板１０の製造工程について説明する。図２は電子基板１２単体の断面図である。図３は、電子基板１２にチップ部品１３や半導体装置１４等の電子部品を実装した状態を示す断面図である。図４は、フレキシブル基板２０単体の断面図である。図５は、フレキシブル基板２０に半導体装置１４等の電子部品を実装した状態を示す断面図である。図６は、フレキシブル基板２０の両側部を凹部１８の側壁と平行になるように凸形状に屈曲させた状態を示す断面図である。図７は、フレキシブル基板２０の両端部の２箇所を屈曲させる際に、折り曲げる部分を説明する平面図である。図８は、フレキシブル基板２０ａの端部の４箇所を屈曲させる際に、折り曲げる部分を説明する平面図である。
【００３１】
図２に示すように、電子基板１２の表面の一部には、凹部１８を形成してある。また、電子基板１２の表面には、図１に示したチップ部品１３や半導体装置１４等の電子部品の外部接合端子を半田付けして、電源の供給や信号の伝達を行うための接合端子１７が形成されている。また、凹部１８の側壁にも、図１に示したフレキシブル基板２０に形成されている外部接合端子２９を半田付けして、電源の供給や信号の伝達を行うための側壁接合端子１９が形成されている。
【００３２】
電子基板１２における凹部１８の側壁に側壁接合端子１９を形成するには、予め設計時において電子基板１２の凹部１８において壁面となるべき位置の層間に、電子基板１２の内部から引き出された配線に繋がるビアを形成しておく。そして、通常の製造方法により電子基板１２を製造して、機械加工またはレーザ加工などにより凹部１８を開設する。このとき、凹部１８の壁面にビアが現れるので、これをフレキシブル基板２０との接続電極用の側壁接合端子１９とする。
【００３３】
電子基板１２にチップ部品１３や半導体装置１４等の電子部品を実装する際には、先ず電子基板１２の表面、裏面、凹部１８の底及び側壁の接合端子１７及び側壁接合端子１９に半田を供給しておく。次に、電子基板１２の表面や凹部１８にチップ部品１３や半導体装置１４等の電子部品を搭載して加熱する。すると、半田が溶融して、図３に示すように電子部品が実装される。なお、凹部１８の底や側壁に対する半田の供給方法として、凹部１８に対応したメタルマスクを用いた印刷法や、ディスペンサを用いた塗布法を利用することができる。
【００３４】
次に、図４を用いて、電子基板１２の凹部１８に配置するフレキシブル基板２０の組み立て工程について説明する。図４に示すように、フレキシブル基板２０の表面には、半導体装置１４等の電子部品の外部接合端子を半田付けするための接合端子１７が形成されている。また、フレキシブル基板２０の両側部の上面には、半導体装置１４等の電子部品に対して電源を供給し、信号を伝達するための外部接合端子２９を複数形成してある。フレキシブル基板２０の製造工程は、通常の製造プロセスを用いて製造することができる。
【００３５】
フレキシブル基板２０に半導体装置１４等の電子部品を実装する際には、先ずフレキシブル基板２０の表面の接合端子１７及び外部接合端子２９に半田を供給して半田層を形成しておく。半田の供給法として、印刷法を用いることができる。次に、フレキシブル基板２０の表面に半導体装置１４等の電子部品を搭載して加熱する。すると、半田が溶融して、図５に示すように電子部品が実装される。
【００３６】
次に、フレキシブル基板２０を電子基板１２に実装するために、図６に示すようにフレキシブル基板２０の両側部を凹部１８の側壁と平行になるように凸形状に屈曲させる。図６に示す実施形態では、２箇所の屈曲部２２において直角に折り曲げて、フレキシブル基板２０を凸形状に屈曲させてある。
【００３７】
フレキシブル基板２０の両側部を凹部１８の側壁と平行になるように凸形状に屈曲させた状態で、図３に示した電子基板１２の凹部１８の内部にフレキシブル基板２０を挿入する。すると、電子基板１２の凹部１８の側壁に形成した側壁接合端子１９と、フレキシブル基板２０の外部接合端子２９とが接触する状態となる。この状態で加熱すると、フレキシブル基板２０に形成されている外部接合端子２９の半田層が溶融して、凹部１８の壁面に形成した側壁接合端子１９と接合して、図１に示した回路実装基板１０が完成する。
【００３８】
フレキシブル基板２０の側部を凸形状に屈曲させる際の屈曲部について、図７及び図８の平面図を用いて説明する。フレキシブル基板２０における２箇所の側部を屈曲させる際には、図７に示すようにフレキシブル基板２０の中央部に半導体装置１４等の電子部品を実装し、その両端を屈曲部２２にて山形に折り曲げる。
【００３９】
また、フレキシブル基板２０における４箇所の側部を屈曲させる際には、図８に示すようにフレキシブル基板２０の中央部に半導体装置１４等の電子部品を実装し、その４箇所の端部を屈曲部２２にて山形に折り曲げる。一般に、フレキシブル基板２０に実装する電子部品の外部電極数が多い場合や、多数の半導体装置１４等を実装した場合には、引き回す配線数が多くなるため、４箇所の端部を屈曲させて多くの外部接合端子２９を形成する。フレキシブル基板２０に実装する電子部品の外部電極数が少ない場合は、２箇所の端部を屈曲させて、外部接合端子２９と凹部１８の側壁接合端子１９とを接合させる。
【産業上の利用可能性】
【００４０】
本発明に係る回路実装基板１０に実装する電子部品として、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）やＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）等の小型化したチップ部品、その他の電子部品を実装することができる。
【符号の説明】
【００４１】
１０  回路実装基板
１２  電子基板
１３  チップ部品
１４  半導体装置
１７  接合端子
１８  凹部
１９  側壁接合端子
２０、２０ａ  フレキシブル基板
２２  屈曲部
２９  外部接合端子
９００  ＰｏＰ型半導体装置
９０５  半導体チップ
９１３  インターポーザ基板
９２０  回路実装基板
９２２  電子基板
９２４  第１の半導体素子
９２６  第２の半導体素子
９２８  外部接合端子
【図１】
2011155199.tif 000003
【図２】
2011155199.tif 000004
【図３】
2011155199.tif 000005
【図４】
2011155199.tif 000006
【図５】
2011155199.tif 000007
【図６】
2011155199.tif 000008
【図７】
2011155199.tif 000009
【図８】
2011155199.tif 000010
【図９】
2011155199.tif 000011
【図１０】
2011155199.tif 000012