(57)【要約】【課題】導電ビア（ＴＳＶ）に接続されるウェハ背部の相互接続構造を有する集積回路構造を提供する。【解決手段】集積回路構造は、正面と背面を有する半導体基板と、半導体基板を貫通する導電ビアと、半導体基板の背面上の金属構造と、を備える。金属構造は、導電ビアを被覆して、接触する金属パッド、及び、導電ビア上の金属線を含む。金属線は、デュアルダマシン構造を含む。集積回路構造は、更に、金属線上のバンプを具備する。【選択図】図１２Ａ
2011071516.tif 000002
【特許請求の範囲】
【請求項１】
集積回路構造であって、
正面と背面を有する半導体基板と、
前記半導体基板を貫通する導電ビアと、
前記半導体基板の背面上にあり、前記導電ビアを被覆し、接触する金属パッド、及び、前記導電ビア上に位置し、デュアルダマシン構造を含む金属線を具備する金属構造と、
前記金属線上のバンプと、を備えることを特徴とする集積回路構造。
【請求項２】
前記金属パッドは、更に、
前記導電ビアの頂面と接触する第一底面と、
前記半導体基板の前記背面より高く、且つ、前記第一底面より低い第二底面と、
を備えることを特徴とする請求項１に記載の集積回路構造。  
【請求項３】
前記デュアルダマシン構造は、前記金属パッドと同じ誘電層中にあることを特徴とする請求項１又は２に記載の集積回路構造。
【請求項４】
前記デュアルダマシン構造は、前記金属パッド上の誘電層中にあることを特徴とする請求項１又は２に記載の集積回路構造。
【請求項５】
前記金属パッドの全水平寸法は、それぞれ、前記導電ビアの水平寸法より大きいことを特徴とする請求項１〜４のいずれか１項に記載の集積回路構造。
【請求項６】
集積回路構造であって、
正面と背面を有する半導体基板と、
前記半導体基板中の導電ビアと、
前記半導体基板の背面から前記半導体基板中に延伸し、前記導電ビアと接触する第一金属構造と、
前記第一金属構造上で、且つ、前記第一金属構造に電気的に接続するバンプと、
を備えることを特徴とする集積回路構造。  
【請求項７】
更に、前記第一金属構造と前記バンプ間に形成され、デュアルダマシン構造を含む第二金属構造を含むことを特徴とする請求項６に記載の集積回路構造。
【請求項８】
前記第一金属構造の全水平寸法は、それぞれ、前記導電ビアの水平寸法より大きいことを特徴とする請求項６又は７に記載の集積回路構造。  
【請求項９】
前記第一金属構造は、前記半導体基板の前記背面と同じ高さの頂面を有することを特徴とする請求項６〜８のいずれか１項に記載の集積回路構造。
【請求項１０】
前記第一金属構造は、
前記導電ビアに接触する導電バリア層と、
前記導電バリア層上の銅含有金属材料と、
からなることを特徴とする請求項６〜９のいずれか１項に記載の集積回路構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路構造に関するものであって、特に、ウェハ背面に形成され、導電ビアであるスルーサブストレートビア（through-substrate via（ＴＳＶ））に接続される相互接続に関するものである。
【背景技術】
【０００２】
各種電子素子（例えば、トランジスタ、ダイオード、レジスタ、キャパシタ等）の集積密度の不断の改善により、集積回路の製造、及び、半導体工業は、急速に成長を続けている。集積密度の改善は、多くが、最小形状寸法の縮小化を重ねてきたことによるもので、与えられたチップ領域内に、より多くの素子を集積することを可能にした。
【０００３】
これらの集積化の改善は、二次元（two-dimensional、２D）上の進歩であり、集積素子が占める体積は、実質上、半導体ウェハの表面上である。リソグラフィの劇的な改善は、既に、二次元の集積回路形成において、大幅な改善をもたらしているが、二次元で達成できる集積密度は、物理的限界がある。これらの限界の一つは、これらの素子の製造に必要な最小寸法があること、並びに、更に多くのデバイスを一チップ内に配置する時に、更に複雑な設計が必要なことである。
【０００４】
もう一つの限界は、デバイス数量の増加に伴い、デバイス間の相互接続（interconnection）の長さや数量も大幅に増加することである。相互接続の長さや数量が増加する場合、回路のＲＣ遅延、及び、電力消耗も増加する。
【０００５】
現在、上述の限界を解決する方法として、通常、３次元の集積回路（three-dimensional integrated circuit 、3D IC)、及び、スタックダイを用いる。３次元の集積回路とスタックダイ中に、スルーサブストレートビア（through-substrate via、ＴＳＶ)を使用して、ダイを接続する。この例では、ＴＳＶを使用して、ダイ上の集積回路を、このダイの背面に接続する。また、ＴＳＶは、短い接地経路を提供して、集積回路をこのダイの背面から接地し、接地金属膜により被覆される。
【０００６】
ＴＳＶを備えるチップの接合は、ＴＳＶ間で大きいピッチを必要とするので、ＴＳＶの位置は制限される。また、ＴＳＶ間の距離は、例えば、ソルダーボールを収容するのに十分な空間を必要とする。更に、現行のウェハ背面構造の形成方法において、ＴＳＶの電気的接続を、それぞれのＴＳＶから離すのは不可能である。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、ＴＳＶに接続されるウェハ背部の相互接続構造を提供し、上述の問題を改善することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様は、集積回路構造であって、正面と背面を有する半導体基板と、半導体基板を貫通する導電ビアと、半導体基板の背面上の金属構造と、を備える。金属構造は、導電ビアを被覆し、接触する金属パッド、及び、導電ビア上の金属線を含む。金属線はデュアルダマシン構造を含む。集積回路構造は、更に、金属線上のバンプを備える。
【０００９】
本発明の第２の態様は、集積回路構造であって、正面と背面を有する半導体基板と、半導体基板中の導電ビアとを備える。また、半導体基板の背面から半導体基板中に延伸し、導電ビアと接触する第一金属構造と、第一金属構造上で、且つ、第一金属構造に電気的に接続するバンプとを備える。
【発明の効果】
【００１０】
デュアルダマシンプロセスを用いて、背面相互接続構造を形成することにより、マルチ相互接続層がスタックされて、好ましいルーティング能力を有する。基板を凹陥することにより、金属パッドを形成して、ＴＳＶと接触し、金属パッドはサイズが大きく、金属パッドをＴＳＶに照準する精度要件が緩和される。更に、金属パッドと底部ＴＳＶは、大きい接触領域を有し、接触抵抗が減少する。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る集積回路構造の製造工程断面図。
【図２】第１実施形態に係る集積回路構造の製造工程断面図。
【図３】第１実施形態に係る集積回路構造の製造工程断面図。
【図４】第１実施形態に係る集積回路構造の製造工程断面図。
【図５】第１実施形態に係る集積回路構造の製造工程断面図。
【図６】第１実施形態に係る集積回路構造の製造工程断面図。
【図７】第１実施形態に係る集積回路構造の製造工程断面図。
【図８】第１実施形態に係る集積回路構造の製造工程断面図。
【図９】第１実施形態に係る集積回路構造の製造工程断面図。
【図１０】第１実施形態に係る集積回路構造の製造工程断面図。
【図１１】第１実施形態に係る集積回路構造の製造工程断面図。
【図１２Ａ】第１実施形態に係る集積回路構造の製造工程断面図。
【図１２Ｂ】第１実施形態の変形例に係る集積回路構造の製造工程断面図。
【図１３】第２実施形態に係る集積回路構造の製造工程断面図。
【図１４】第２実施形態に係る集積回路構造の製造工程断面図。
【図１５】第２実施形態に係る集積回路構造の製造工程断面図。
【図１６】第２実施形態に係る集積回路構造の製造工程断面図。
【図１７】第２実施形態に係る集積回路構造の製造工程断面図。
【図１８】第２実施形態に係る集積回路構造の製造工程断面図。
【図１９】第２実施形態に係る集積回路構造の製造工程断面図。
【図２０】第２実施形態に係る集積回路構造の製造工程断面図。
【図２１】第２実施形態に係る集積回路構造の製造工程断面図。
【図２２】第２実施形態に係る集積回路構造の製造工程断面図。
【図２３Ａ】第２実施形態に係る集積回路構造の製造工程断面図。
【図２３Ｂ】第２実施形態の変形例に係る集積回路構造の製造工程断面図。
【図２４】第３実施形態に係る集積回路構造の製造工程断面図。
【図２５】第３実施形態に係る集積回路構造の製造工程断面図。
【図２６】第３実施形態に係る集積回路構造の製造工程断面図。
【図２７】第３実施形態に係る集積回路構造の製造工程断面図。
【図２８】第３実施形態に係る集積回路構造の製造工程断面図。
【図２９Ａ】第３実施形態に係る集積回路構造の製造工程断面図。
【図２９Ｂ】第３実施形態の変形例に係る集積回路構造の製造工程断面図。
【発明を実施するための形態】
【００１２】
ＴＳＶに接続される新規の背面相互接続構造を有する集積回路構造とその形成方法について説明する。以下、本発明の製造工程の一例、及びいくつかの実施態様について説明する。以降の図や説明において、同一要素には同一の符号を用いる。
【００１３】
[実施形態１]
図１を参照すると、基板１０と集積回路（図示しない）を含むチップ２が提供される。チップ２はウェハの一部である。基板１０は半導体基板、例えば、バルクシリコン基板（bulk silicon substrate）であるが、第III族、第IV族、及び/又は、第V族素子等の別の半導体材料を含んでいてもよい。トランジスタ（ブロック１５で示される）等のアクティブ半導体装置が、基板１０の前側１０ｆ上に形成される。本文中、 "背面" は、基板１０がアクティブ半導体装置を有する側と反対側である。金属線とバイアス（図示しない）を含む相互接続構造１２が、基板１０の前側１０ｆに形成されて、アクティブ半導体装置に接続される。金属線とバイアスは、銅、或いは、銅合金により構成され、公知のダマシンプロセス（damascene processes）により形成される。相互接続構造１２は、既知の層間絶縁膜（inter-layer dielectric 、ILD) と 金属間誘電体（inter-metal dielectric 、IMD)を備える。接着パッド１４が基板１０の前側１０ｆに形成される。 
【００１４】
導電ビアであるＴＳＶ２０が基板１０中に形成され、前側１０ｆから基板１０中に延伸する。図１で示される第１実施形態においては、ＴＳＶ２０は、ビアファーストアプローチ（via-first approach）にて形成され、相互接続構造１２の形成前に形成される。従って、ＴＳＶ２０は、アクティブデバイスを被覆するのに用いられる層間絶縁膜だけに延伸するが、相互接続構造１２中の金属間誘電体層には延伸しない。なお、ＴＳＶ２０は、ビアラストアプローチ（via-last approach）にて形成し、相互接続構造１２の形成後に形成してもよい。この場合、ＴＳＶ２０は、基板１０と相互接続構造１２の両方を貫通する。絶縁層２２が、ＴＳＶ２０の側壁と端部上に形成され、ＴＳＶ２０と基板１０を電気的に絶縁する。絶縁層２２は、窒化ケイ素、酸化ケイ素（例えば、オルトけい酸テトラエチル（tetra-ethyl-ortho-silicate 、TEOS)酸化物等の一般の誘電体材料により形成される。チップ２と対応するウェハはキャリア２５に接着される。
【００１５】
図２を参照すると、背面研磨が実行されて、ＴＳＶ２０が、基板１０の背面１０ｂから露出する。ＴＳＶ２０を停止層として、背面研磨を実施する。その後、図３で示されるように、ＴＳＶ２０が凹陥し、その上表面が基板１０の背面１０ｂより低くなる。凹陥深さＤ１は、約０．５μｍより大きく、第１実施形態では、３μｍである。凹陥のプロセスにより、開口２４が形成される。
【００１６】
図４は、基板１０の凹陥プロセスを示し、そのプロセスは、フォトレジスト２６をマスクとして用いて実行される。凹陥のプロセスにより、開口２４の水平寸法が増加し、ＴＳＶ２０の水平寸法より大きくなる。図４の背面１０ｂの開口２４底部２８は、ＴＳＶ２０の露出端と同じ高さである。別の実施形態として、底部２８は、図４中の点線で示すように、ＴＳＶ２０の露出端より高くしたり、低くしたりしてもよい。開口２４の形成と同時に、（トレンチ）開口２７も形成される。
【００１７】
図５を参照すると、誘電絶縁層（dielectric isolation layer）３０が蒸着される。蒸着方法は、低温CVD（low-temperature chemical vapor deposition 、LTCVD)を含むが、他の常用の方法を使用してもよい。第１実施形態中、誘電絶縁層３０は窒化ケイ素(SiNx)で、 数百オングストロームの厚さを有する。次に、図６で示されるように、ＴＳＶ２０の端部を被覆する誘電絶縁層３０の一部が、フォトレジスト３１の使用とフォトリソグラフィプロセスの実行により、ビア開口３３で露出し、形成されたバンプは、ＴＳＶ２０に電気的に接続される。
【００１８】
図７〜図９は、再分配線とパッドの形成を示す図である。図７を参照すると、チタン、窒化チタン、タンタル、窒化タンタル等からなる導電バリア層（conductive barrier layer）３２が、例えば、スパッタリングにより形成される。次に、図８で示されるように、銅３４がめっきされる。銅３４の厚さは、深さＤ１(図３)に基づく。その後、化学機械研磨（chemical mechanical polish 、CMP)が実行され、第１金属構造である金属構造３６(３６−１と３６−２で示される)を形成する。得られた構造は図９で示される。金属構造３６は、金属線３６−１を含み、実際は、別のＴＳＶ（図示しない）に接続される。従って、金属線３６−１は、再分配線として使用される。金属構造３６−２は、金属パッドか金属線である。金属パッドは、ＴＳＶ２０より大きい寸法(頂部から見て) で、金属パッドは全水平方向で、ＴＳＶ２０の辺縁を越えて延在される。従って、金属パッド３６−２とＴＳＶ２０は大きい界面面積を有し、よって、接触抵抗が小さい。更に、金属パッド３６−２をＴＳＶ２０に照準する精度要件が緩和される。
【００１９】
図１０〜図１２Ａは、バンプ４２の形成プロセスを示す。図１０を参照すると、誘電層３８がブランケット蒸着（blanket deposited）される。第１実施形態中、誘電層３８は窒化ケイ素 (SiNx)で、厚さは、例えば、約０．２μｍである。次に、図１１で示されるように、フォトレジスト４０により、開口が誘電層３８中に形成されて、金属パッド３６−２が露出する。図１２Ａは、バンプ４２の形成を示し、水平寸法（長さ、或いは、幅）が約３０μｍ以下なので、マイクロバンプ（U-bump) とも称される。バンプ４２の形成方法は、電気化学めっき（electrical chemical plating 、ECP)、化学めっき、及び、浸漬（immersion）を含む。得られたバンプ４２は、電気ニッケル・無電解金（無電解ニッケル／浸漬金）（electroless nickel immersion gold 、ENIG)構造、無電解ニッケル／無電解パラジウム／無電解金(electroless nickel electroless palladium immersion gold ,ENEPIG)構造、或いは、 ニッケルパラジウム構造としてもよい。図１２Ａは、バンプ４２が、金属パッド３６−２の直上にあることを示しているが、バンプ４２は、金属パッド３６−２の直上になくてもよく、実際は、金属構造３６の形成と同時に形成される金属線３６−１と同様の再分配線により、金属パッド３６−２に接続されていてもよい。 
【００２０】
図１２Ｂは、本発明の実施形態１の変形例を示す図である。金属パッド３６−２の直上にバンプ４２を形成する構成に代えて、追加の再分配線層が形成されている。例えば、付加層６０は、エッチ停止層４６、誘電層４８、第２金属構造であるビア５０と金属線５２を含み、付加層６０は、金属パッド３６−２とバンプ４２間に挿入される。必要であれば、付加層６０上に、更に多くの付加層６０と同様の層をスタックし、背面相互接続構造のルーティング可能性（routability）を増加させる。層６０の形成方法の詳細は、実質上、図１８〜図２１で示されるのと同じであり、後述する。
【００２１】
[第２実施形態]
図１３〜図２３Ｂを用いて、第２実施形態を説明する。第２実施形態の初期段階は、図１と図２で示したのと同様である。次に、図１３を参照すると、基板１０が背面からエッチバックされ、ＴＳＶ２０が、基板１０の背面を貫通する。第２実施形態においては、エッチバック深さＤ２は、約０．５μｍより大きく、約１μｍである。絶縁層２２も、ＴＳＶ２０の頂面からエッチバックされ、ＴＳＶ２０の頂面より低く、例えば、約０．５μｍである。従って、ＴＳＶ２０の側壁の一部が露出する。
【００２２】
図１４を参照すると、誘電層１２４が基板１０の背面に形成され、ＴＳＶ２０を被覆する。第２実施形態において、誘電層１２４はポリイミドからなり、厚さは約２μｍより大きく、例では、約３μｍである。他の誘電材料を用いてもよい。
【００２３】
図１５〜図１７は、金属線の形成プロセスを示す図である。図１５を参照すると、例えば、フォトレジスト（図示しない）を用いて、誘電層１２４をエッチングすることにより開口１２６が形成される。第２実施形態において、例えば、時間モードを用いて、開口形成プロセスが制御され、ＴＳＶ２０は、開口１２６の一つにより露出し、誘電層１２４の底部(層１２４'で示される)を残して、基板１０と開口１２６を分離する。 
【００２４】
図１６を参照すると、まず洗浄を行い、導電バリア層１２８が、例えば、スパッタリングにより蒸着される。導電バリア層１２８は、チタン、タンタル等からなる。金属素材（metallic material）１３０がその後、誘電層１２４の頂面より高くなるまでめっきされる。金属素材１３０は銅を用いているが、アルミニウム、タングステン等のほかの材料を用いてもよい。その後、図１７で示されるように、ＣＭＰが実行され、金属線/パッド（金属構造）１３２(１３２−１と１３２−２)が形成される。金属線１３２−２は、チップ中のＴＳＶの一つに電気的に接続される。従って、金属線１３２−２は再分配線として用いられる。金属構造１３２−１は、金属パッド、或いは、金属線である。金属パッドは、ＴＳＶ２０より大きい寸法（上から見て）を有し、上視図で、金属パッド１３２−１は、全横方向で、ＴＳＶ２０の辺縁を越えて延在している。
【００２５】
図１８〜図２１は、相互接続の付加層の形成プロセスを示す図である。図１８を参照すると、誘電層１２５が形成される。第２実施形態では、誘電層１２５はポリイミドで形成され、約２．５μｍ等、数ミクロンの厚さを有する。その後、フォトレジスト１３４を用いて、パターン化される。パターン化されたフォトレジスト１３４により、誘電層１２５を、金属層１３２−２が露出するまでエッチングし、ビア開口１３６を形成する。
【００２６】
図１９を参照すると、フォトレジスト１３４が除去され、付加フォトレジスト１４０が形成、パターン化される。その後、図２０で示されるように、パターン化されたフォトレジスト１４０が誘電層１２５を更にエッチングすることにより、トレンチ開口１３８が形成される。エッチングは、時間モードを用いて実行され、エッチングは、誘電層１２５の中間で停止される。その後、フォトレジスト１４０が、例えば、アッシングにより除去される。図１８〜図２０で示されるステップは、ビアファーストアプローチであり、ビア開口１３６は、トレンチ開口１３８が形成される前に形成されることが理解できる。当業者なら、図２０で示される構造は、図１９と図２０に示すステップを図１８に示すステップより前に行うトレンチファーストアプローチにより形成してもよいことがわかるであろう。
【００２７】
図２１は、金属線１４４とビア１４６を含むダマシン構造の形成を示す図であり、導電バリア層１４８（例えば、Ｔｉ層）を蒸着するステップと、銅をめっきするステップと、ＣＭＰを実行し、余分な銅を除去するステップと、からなる。図２２〜図２３Ａは、誘電層３８とバンプ４２の形成を示す図である。形成プロセスは、本質的には、第１実施形態と同じであり、よって、ここで、詳述しない。図２３Ｂは、本発明の第２実施形態の変形例を示す図で、金属線１４４とビア１４６は、誘電層１２４中に形成される。
【００２８】
[第３実施形態]
図２４〜図２９Ｂは、第３実施形態を説明するための図である。第３実施形態の初期ステップは、図１と図２と同様である。次に、図２４で示されるように、エッチ停止層２２０が形成される。第３実施形態中、エッチ停止層２２０は窒化ケイ素で形成され、厚さは、例えば、約７５０Åである。誘電層２２２は、エッチ停止層２２０上に形成される。第３実施形態中、誘電層２２２は、様々な化学気相蒸着方法（ＣＶＤ）の一つを用いて形成され、誘電層２２２は、例えば、酸化物からなる。ＣＶＤ誘電層２２２の厚さは、例えば、約８０００Åである。別の第３実施形態中、誘電層２２２は、ポリイミドで形成され、厚さは、ＣＶＤを用いて形成するより誘電層の厚さよりも大幅に大きい。ポリイミドで形成される誘電層２２２の厚さは、約２μｍより大きく、第３実施形態では、約５μｍである。  
【００２９】
図２５〜図２７は、ビア開口２２６とトレンチ開口２２８の形成を示す図である。形成の詳細は、本質的に図１８〜図２０と同じであり、ここで詳述しない。次に、図２８で示されるように、デュアルダマシン構造が形成される。デュアルダマシン構造は、ビア２３２とビア２３２を被覆する金属線２３４と、からなり、金属線２３４は銅から形成される。導電バリア層２３６も形成される。 
【００３０】
図２９Ａは、誘電層３８とバンプ４２の形成プロセスを示す図である。誘電層３８とバンプ４２の材料と形成プロセスは、実質上、図１０〜図１２Ａと同じである。図２９Ｂは、相互接続の付加層（６０）を有する変形例を示す図で、追加のデュアルダマシン構造を含む。必要であれば、更に多くの相互接続が挿入される。
【００３１】
上述の実施形態は、幾つかの優れた特色を有する。デュアルダマシンプロセスを用いて、背面相互接続構造を形成することにより、マルチ相互接続層がスタックされて、好ましいルーティング能力を提供する。ＴＳＶを接触させる金属パッド(図１０の３６−２と図１７の１３２−１)を形成するために基板を凹陥させるので、金属パッドは大きなサイズとすることができる。その結果、ＴＳＶに対する金属パッドの配置の精度要求は緩和される。更に、金属パッドとその下のＴＳＶは、大きい接触領域を有し、接触抵抗が減少する。 
【００３２】
以上、本発明の好ましい実施形態を例示したが、これらは本発明を限定するものではなく、本発明の趣旨と範囲を逸脱しない限りにおいては、当業者なら行い得る種々の変更や修飾を付加することができる。従って、本発明が請求する保護範囲は、特許請求の範囲を基準とする。
【符号の説明】
【００３３】
２  チップ
１０  基板
１０ｂ  背面
１０ｆ  前側
１２  相互接続構造
１４  接着パッド
１５  トランジスタ
２０  ＴＳＶ
２２  絶縁層
２４  開口
２５  キャリア
２６、３１  フォトレジスト
２７  （トレンチ）開口
２８  底部
３０  誘電絶縁層
３２、１２８、１４８、２３６  導電バリア層
３３、１３６、２２６  開口
３４  銅
３６（３６−１と３６−２）  金属構造
３８、４８、２２２  誘電層
４０  フォトレジスト
４２  バンプ
４６  ２２０  エッチ停止層
５０  １４６  ビア
５２  金属線
６０  付加層
１２４  １２４'誘電層
１２５  誘電層
１２６  開口
１３０  金属素材
１３２（１３２−１と１３２−２）  金属線／パッド
２３４  金属線
１３４  フォトレジスト
１３８  ２２８  トレンチ開口
１４０  フォトレジスト
１４４  金属線
２３２  ビア
Ｄ１、Ｄ２  深さ
【図１】
2011071516.tif 000003
【図２】
2011071516.tif 000004
【図３】
2011071516.tif 000005
【図４】
2011071516.tif 000006
【図５】
2011071516.tif 000007
【図６】
2011071516.tif 000008
【図７】
2011071516.tif 000009
【図８】
2011071516.tif 000010
【図９】
2011071516.tif 000011
【図１０】
2011071516.tif 000012
【図１１】
2011071516.tif 000013
【図１２Ａ】
2011071516.tif 000014
【図１２Ｂ】
2011071516.tif 000015
【図１３】
2011071516.tif 000016
【図１４】
2011071516.tif 000017
【図１５】
2011071516.tif 000018
【図１６】
2011071516.tif 000019
【図１７】
2011071516.tif 000020
【図１８】
2011071516.tif 000021
【図１９】
2011071516.tif 000022
【図２０】
2011071516.tif 000023
【図２１】
2011071516.tif 000024
【図２２】
2011071516.tif 000025
【図２３Ａ】
2011071516.tif 000026
【図２３Ｂ】
2011071516.tif 000027
【図２４】
2011071516.tif 000028
【図２５】
2011071516.tif 000029
【図２６】
2011071516.tif 000030
【図２７】
2011071516.tif 000031
【図２８】
2011071516.tif 000032
【図２９Ａ】
2011071516.tif 000033
【図２９Ｂ】
2011071516.tif 000034