(57)【要約】【課題】大型、高精細の表示装置を構成した場合、表示品質の劣化を防ぐ。【解決手段】画素回路１１は、発光素子ＥＬと、発光制御スイッチ素子ＳＷ５と、階調表示データに対応する駆動電流を発光制御スイッチ素子ＳＷ５を介して発光素子ＥＬに供給する電流制御回路１５と、階調表示データに対応させた電圧を記憶する容量素子Ｃ１を含み、記憶された電圧に応じて発光制御スイッチ素子ＳＷ５のオンオフを制御する電圧制御回路１６と、を備える。階調表示データが所定の輝度未満を発光素子に表示するためのデータである場合に、電流制御回路１５は所定の輝度を表示するための階調表示データに対応した一定の駆動電流を発光素子ＥＬに供給すると共に、電圧制御回路１６は発光制御スイッチ素子ＳＷ５のオン時間を記憶された電圧に応じて制御する。【選択図】図２
2011048101.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
発光制御スイッチ素子と、
階調表示データに対応する駆動電流を前記発光制御スイッチ素子を介して前記発光素子に供給する電流制御回路と、
前記階調表示データに対応させた電圧を記憶する第１の容量素子を含み、前記記憶された電圧に応じて前記発光制御スイッチ素子のオンオフを制御する電圧制御回路と、
を備え、
前記階調表示データが所定の輝度未満を前記発光素子に表示するためのデータである場合に、前記電流制御回路は前記所定の輝度を表示するための前記階調表示データに対応した一定の駆動電流を前記発光素子に供給すると共に、前記電圧制御回路は前記発光制御スイッチ素子のオン時間を前記記憶された電圧に応じて制御することを特徴とする画素回路。
【請求項２】
前記階調表示データが前記所定の輝度以上を発光素子に表示するためのデータである場合に、前記電流制御回路は前記階調表示データに比例する駆動電流を前記発光素子に供給すると共に、前記電圧制御回路は前記発光制御スイッチ素子のオン時間を一定に設定し、
前記階調表示データが前記所定の輝度未満を前記発光素子に表示するためのデータである場合に、前記電圧制御回路は前記発光制御スイッチ素子のオン時間を前記第１の容量素子の電圧に比例するように設定することを特徴とする請求項１記載の画素回路。
【請求項３】
前記電圧制御回路は、入力される前記発光制御スイッチ素子のオン時間設定用の三角波信号の電圧が前記階調表示データに対応した電圧を超えたか否かに基づいて前記発光制御スイッチ素子のオン時間を設定するように構成されることを特徴とする請求項１または２記載の画素回路。
【請求項４】
前記電圧制御回路は、
前記発光制御スイッチ素子のオンオフを制御するインバータ回路と、
前記インバータ回路の入出力端間を接続する第１のスイッチ素子と、
一端を前記インバータ回路の入力端に接続する、前記第１の容量素子と第２のスイッチ素子との直列回路と、
を備え、
前記直列回路の他端には、前記階調表示データに対応した電圧が供給された後に、前記三角波信号が供給され、
前記第１および第２のスイッチ素子は、前記階調表示データに対応した電圧に応じた電荷を前記第１の容量素子に蓄える期間にオン状態とされ、前記三角波信号が供給される期間には、前記第１のスイッチ素子はオフ状態とされ、かつ前記第２のスイッチ素子はオン状態とされることを特徴とする請求項３記載の画素回路。
【請求項５】
前記電流制御回路は、
前記駆動電流に比例する電荷を蓄える第２の容量素子と、
ソースを電源に接続し、ソース・ゲート間に前記第２の容量素子を接続し、ドレインを前記発光制御スイッチ素子を介して前記発光素子に接続する第１のＭＯＳＦＥＴと、
前記第１のＭＯＳＦＥＴのゲート・ドレイン間を接続する第３のスイッチ素子と、
前記階調表示データに対応する電流の前記第１のＭＯＳＦＥＴのドレインへの供給をオンオフする第４のスイッチ素子と、
を備え、
前記第３および第４のスイッチ素子は、前記第２の容量素子への電荷の書き込み期間にオン状態とされることを特徴とする請求項２記載の画素回路。
【請求項６】
前記電流制御回路は、
前記駆動電流に比例する電荷を蓄える第２の容量素子と、
ソースを電源に接続し、ソース・ゲート間に前記第２の容量素子を接続し、ドレインを前記発光制御スイッチ素子を介して前記発光素子に接続する第１のＭＯＳＦＥＴと、
ソースを電源に接続し、ドレイン・ゲート間を接続し、前記第１のＭＯＳＦＥＴと同一の導電型である第２のＭＯＳＦＥＴと、
前記第１のＭＯＳＦＥＴのゲートと前記第２のＭＯＳＦＥＴのゲート間をオンオフする第３のスイッチ素子と、
前記階調表示データに対応する電流の前記第２のＭＯＳＦＥＴのドレインへの供給をオンオフする第４のスイッチ素子と、
を備え、
前記第３および第４のスイッチ素子は、前記第２の容量素子への電荷の書き込み期間にオン状態とされることを特徴とする請求項２記載の画素回路。
【請求項７】
請求項１乃至６のいずれか一に記載の画素回路をマトリクス状に配した画素マトリクス部と、
前記画素マトリクス部の列方向に配される複数の画素回路に対し、前記階調表示データに対応した信号を供給するデータ線ドライバと、
前記画素マトリクス部の行方向に配される複数の画素回路に対し、前記階調表示データに対応した信号の書き込みタイミング信号および前記発光制御スイッチ素子のオンオフに係るタイミング信号を供給する走査線ドライバと、
を備えることを特徴とする表示装置。
【請求項８】
前記走査線ドライバは、１または複数行の画素回路におけるそれぞれの前記電流制御回路および前記電圧制御回路をそれぞれ前記階調表示データに対応して書き込みの制御を行った後に、前記１または複数行の画素回路におけるそれぞれの前記発光制御スイッチ素子をオンとするようにそれぞれの前記電圧制御回路を制御することを特徴とする請求項７記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路および表示装置に関し、特に、有機ＥＬディスプレイパネルなどの表示装置を駆動するために用いられる画素回路及びその表示装置に関する。
【背景技術】
【０００２】
有機ＥＬディスプレイは、低電力で高い輝度を得ることができ、視認性、応答速度、寿命、薄型化などの点で優れている。このような有機ＥＬディスプレイにおける画素の駆動方式として、電流制御方式と電圧制御方式が知られている。
【０００３】
電流制御方式で表示装置を駆動した場合、低階調のデータに対応する電流値は非常に小さいため、画素回路に書き込む時間が長くなってしまい、大画面の表示装置を実現することは難しい。また、高精細な表示装置を駆動する場合は、１画素に書き込む時間が短くなるため、低階調のデータを正しく画素回路に書き込むことが困難である。一方、電圧制御方式の回路では、発光素子を駆動するためのトランジスタの閾値電圧（Ｖｔ）がばらつくことにより、表示装置の品質に問題がある。そこで、電流制御方式で問題となる低階調でのデータ書き込み改善するために、電流制御方式と電圧制御方式を組み合わせた方式が提案されている（特許文献１、２参照）。
【０００４】
特許文献１では、電圧制御方式により制御される発光期間により、発光輝度を調整している。より具体的には、電圧制御用の階調データとして、発光素子に対し点灯、消灯の制御を行う２値のデータを容量素子に記憶させ、電流制御方式によってある程度大きな電流を書き込んで、電圧制御方式で低階調に対する発光素子の発光時間を制御している。
【０００５】
なお、特許文献２では、第２のスイッチングトランジスタを介して保持キャパシタに電圧信号を供給して電圧プログラミング（電圧制御方式）を行い、その後、第１のスイッチングトランジスタを介して保持キャパシタに電流信号を供給して電流プログラミング（電流制御方式）を行う電子装置が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１８４４８９号公報
【特許文献２】特開２００７−１６４２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以下の分析は本発明において与えられる。
【０００８】
特許文献１では、電圧制御方式で記憶するデータは、２値の状態しか記憶しない。このため、表示装置の全ての発光素子に対して発光するか消灯するかの情報を一水平期間で書き込む必要がある。電圧制御用階調データと、電流制御用階調データをシリアルに書き込み、さらに全ての発光素子の発光、点灯を常に制御する必要があるため、大型、高精細の表示装置を構成した場合、タイミング設計が厳しくなって表示品質の劣化が生じる虞がある。
【課題を解決するための手段】
【０００９】
本発明の１つのアスペクト（側面）に係る画素回路は、発光素子と、発光制御スイッチ素子と、階調表示データに対応する駆動電流を発光制御スイッチ素子を介して発光素子に供給する電流制御回路と、階調表示データに対応させた電圧を記憶する第１の容量素子を含み、記憶された電圧に応じて発光制御スイッチ素子のオンオフを制御する電圧制御回路と、を備え、階調表示データが所定の輝度未満を発光素子に表示するためのデータである場合に、電流制御回路は所定の輝度を表示するための階調表示データに対応した一定の駆動電流を発光素子に供給すると共に、電圧制御回路は発光制御スイッチ素子のオン時間を記憶された電圧に応じて制御する。
【発明の効果】
【００１０】
本発明によれば、電圧制御用の階調表示データを第１の容量素子にアナログ的に記憶するため、発光素子の発光を常に管理する必要がなくなる。これにより、大型、高精細の表示装置を構成した場合、タイミング設計に余裕が生じ、高品質に表示することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施例に係る表示装置の回路図である。
【図２】本発明の第１の実施例に係る画素回路の回路図である。
【図３】三角波信号とインバータ回路の出力との関係を示す図である。
【図４】本発明の第１の実施例に係る画素回路の動作を表す第１のタイミングチャートである。
【図５】本発明の第１の実施例に係る画素回路の動作を表す第２のタイミングチャートである。
【図６】デ−タ書き込み時間と駆動時間の関係を示す図である。
【図７】本発明の第２の実施例に係る画素回路の回路図である。
【発明を実施するための形態】
【００１２】
本発明の実施形態に係る画素回路は、発光素子（図２のＥＬ）と、発光制御スイッチ素子（図２のＳＷ５）と、階調表示データに対応する駆動電流を発光制御スイッチ素子を介して発光素子に供給する電流制御回路（図２の１５）と、階調表示データに対応させた電圧を記憶する第１の容量素子（図２のＣ１）を含み、記憶された電圧に応じて発光制御スイッチ素子のオンオフを制御する電圧制御回路（図２の１６）と、を備える。階調表示データが所定の輝度未満を発光素子に表示するためのデータである場合に、電流制御回路は所定の輝度を表示するための階調表示データに対応した一定の駆動電流を発光素子に供給すると共に、電圧制御回路は発光制御スイッチ素子のオン時間を階調表示データに対応させて設定する。
【００１３】
本発明の画素回路において、階調表示データが所定の輝度以上を発光素子に表示するためのデータである場合に、電流制御回路は階調表示データに比例する駆動電流を発光素子に供給すると共に、電圧制御回路は発光制御スイッチ素子のオン時間を一定に設定し、階調表示データが所定の輝度未満を発光素子に表示するためのデータである場合に、電圧制御回路は発光制御スイッチ素子のオン時間を第１の容量素子の電圧に比例するように設定してもよい。
【００１４】
本発明の画素回路において、電圧制御回路は、入力される発光制御スイッチ素子のオン時間設定用の三角波信号の電圧が階調表示データに対応した電圧を超えたか否かに基づいて発光制御スイッチ素子のオン時間を設定するように構成されてもよい。
【００１５】
本発明の画素回路において、電圧制御回路は、発光制御スイッチ素子のオンオフを制御するインバータ回路（図２のＩＮＶ）と、インバータ回路の入出力端間を接続する第１のスイッチ素子（図２のＳＷ１）と、一端をインバータ回路の入力端に接続する、第１の容量素子（図２のＣ１）と第２のスイッチ素子（図２のＳＷ２）との直列回路と、を備え、直列回路の他端には、階調表示データに対応した電圧が供給された後に、三角波信号が供給され、第１および第２のスイッチ素子は、階調表示データに対応した電圧に応じた電荷を第１の容量素子に蓄える期間にオン状態とされ、三角波信号が供給される期間には、第１のスイッチ素子はオフ状態とされ、かつ第２のスイッチ素子はオン状態とされてもよい。
【００１６】
本発明の画素回路において、電流制御回路は、駆動電流に比例する電荷を蓄える第２の容量素子（図２のＣ２）と、ソースを電源に接続し、ソース・ゲート間に第２の容量素子を接続し、ドレインを発光制御スイッチ素子を介して発光素子に接続する第１のＭＯＳＦＥＴ（図２のＭ１）と、第１のＭＯＳＦＥＴのゲート・ドレイン間を接続する第３のスイッチ素子（図２のＳＷ３）と、階調表示データに対応する電流の第１のＭＯＳＦＥＴのドレインへの供給をオンオフする第４のスイッチ素子（図２のＳＷ４）と、を備え、第３および第４のスイッチ素子は、第２の容量素子への電荷の書き込み期間にオン状態とされてもよい。
【００１７】
本発明の画素回路において、電流制御回路は、駆動電流に比例する電荷を蓄える第２の容量素子（図７のＣ２）と、ソースを電源に接続し、ソース・ゲート間に第２の容量素子を接続し、ドレインを発光制御スイッチ素子を介して発光素子に接続する第１のＭＯＳＦＥＴ（図７のＭ１）と、ソースを電源に接続し、ドレイン・ゲート間を接続し、第１のＭＯＳＦＥＴと同一の導電型である第２のＭＯＳＦＥＴ（図７のＭ２）と、第１のＭＯＳＦＥＴのゲートと第２のＭＯＳＦＥＴのゲート間をオンオフする第３のスイッチ素子（図７のＳＷ３ａ）と、階調表示データに対応する電流の第２のＭＯＳＦＥＴのドレインへの供給をオンオフする第４のスイッチ素子（図７のＳＷ４ａ）と、を備え、第３および第４のスイッチ素子は、第２の容量素子への電荷の書き込み期間にオン状態とされてもよい。
【００１８】
本発明の表示装置において、上記の画素回路（図１の１１）をマトリクス状に配した画素マトリクス部（図１の１０）と、画素マトリクス部の列方向に配される複数の画素回路に対し、階調表示データに対応した信号を供給するデータ線ドライバ（図１の１３）と、画素マトリクス部の行方向に配される複数の画素回路に対し、階調表示データに対応した信号の書き込みタイミング信号および発光制御スイッチ素子のオンオフに係るタイミング信号を供給する走査線ドライバ（図１の１２）と、を備えてもよい。
【００１９】
本発明の表示装置において、走査線ドライバは、１または複数行の画素回路におけるそれぞれの電流制御回路および電圧制御回路をそれぞれ階調表示データに対応して書き込みの制御を行った後に、１または複数行の画素回路におけるそれぞれの発光制御スイッチ素子をオンとするようにそれぞれの電圧制御回路を制御するようにしてもよい。
【００２０】
以上のような駆動回路によれば、電圧制御用階調データと、電流制御用階調データとを、同時にそれぞれ電流制御回路と電圧制御回路とに書き込むことが可能となる。さらに、電圧制御用データをアナログ的に記憶することができるため、常に発光素子の発光を管理する必要がなくなる。これにより、大型、高精細の表示装置においてタイミング設計が楽になり高品質に表示することが可能となる。
【００２１】
以下、実施例に即し、図面を参照して詳しく説明する。
【実施例１】
【００２２】
図１は、本発明の第１の実施例に係る表示装置の回路図である。図１において、表示装置は、表示マトリクス部１０、走査線ドライバ１２、データ線ドライバ１３、タイミング制御回路１４を備える。表示マトリクス部１０は、マトリクス状に配された複数の画素回路１１を有し、画素回路１１は、走査線ドライバ１２によって駆動される走査線２１、制御線２２と、データ線ドライバ１３によって駆動されるデータ線２３、２４との直交部に対してそれぞれ配される。タイミング制御回路１４は、外部から階調表示データ信号２５および表示同期用のタイミング信号２６を入力し、階調表示データ信号２５、タイミング信号２６を元に表示情報およびタイミング情報を生成して走査線ドライバ１２、データ線ドライバ１３に与える。
【００２３】
図２は、本発明の第１の実施例に係る画素回路の回路図である。図２において、画素回路１１は、電流制御回路１５、電圧制御回路１６、スイッチ素子ＳＷ５、有機ＥＬ素子である発光素子ＥＬを備える。
【００２４】
電流制御回路１５は、ＰＭＯＳトランジスタＭ１、容量素子Ｃ２、スイッチ素子ＳＷ３、ＳＷ４を備える。ＰＭＯＳトランジスタＭ１は、ソースを電源ＶＤＤに接続し、ゲートをスイッチ素子ＳＷ４を介してドレインと接続し、ドレインをスイッチ素子ＳＷ５を介して発光素子ＥＬに接続する。容量素子Ｃ２は、ＰＭＯＳトランジスタＭ１のゲート・ソース間に接続される。スイッチ素子ＳＷ４は、ＰＭＯＳトランジスタＭ１のドレインとデータ線２３間に接続される。
【００２５】
電圧制御回路１６は、インバータ回路ＩＮＶ、容量素子Ｃ１、スイッチ素子ＳＷ１、ＳＷ２を備える。インバータ回路ＩＮＶは、入力端を容量素子Ｃ１およびスイッチ素子ＳＷ２を介してデータ線２４に接続し、出力端によってスイッチ素子ＳＷ５のオンオフを制御する。スイッチ素子ＳＷ１は、インバータ回路ＩＮＶの入出力間に接続される。
【００２６】
ここで、スイッチ素子ＳＷ１、ＳＷ３、ＳＷ４は、制御線２２の信号によってオンオフ制御される。スイッチ素子ＳＷ２は、走査線２１の信号によってオンオフ制御される。なお、スイッチ素子ＳＷ１〜ＳＷ５は、ＦＥＴなどで構成されているものとする。
【００２７】
まず、電流制御回路１５の動作について説明する。スイッチ素子ＳＷ３、ＳＷ４がオンである時、データ線２３から階調表示データに対応する表示信号電流（階調電流）がＰＭＯＳトランジスタＭ１に供給される。ＰＭＯＳトランジスタＭ１には、階調電流が流れる（経路Ｐ１）ので、この電流を流すために必要なゲート・ソース間電圧が、階調制御用の容量素子Ｃ２に階調データとして記憶される（経路Ｐ１によるデータ記憶）。その後、スイッチ素子ＳＷ３、ＳＷ４がオフし、スイッチ素子ＳＷ５がオンになった場合に、容量素子Ｃ２の電圧に応じた階調電流が発光素子ＥＬに流れ、発光素子ＥＬが発光する（経路Ｐ２）。
【００２８】
次に、電圧制御回路１６の動作について説明する。スイッチ素子ＳＷ１がオンである場合、インバータ回路ＩＮＶの入力と出力の電圧が等しくなる。このときのインバータ回路ＩＮＶの出力（入力）電圧は、インバータ回路ＩＮＶの電圧特性における論理反転のしきい値Ｖｔとなる。同時に、スイッチ素子ＳＷ２もオンであれば、データ線２４から階調データに対応する表示信号電圧Ｖｄが入力されている。したがって、階調制御用の容量素子Ｃ１には、「Ｖｄ−Ｖｔ」に対応した電荷がためられる。その後、スイッチ素子ＳＷ１をオフとすることで、電圧制御用の階調データが容量素子Ｃ１に記憶される。
【００２９】
ここで、スイッチ素子ＳＷ５の制御方法について説明する。スイッチ素子ＳＷ５は、インバータ回路ＩＮＶの出力によって制御される。先の述べたように表示信号電圧Ｖｄが「Ｖｄ−Ｖｔ」として容量素子Ｃ１に記憶されているとする。図３に示すような三角波信号Ｖｉｎがデータ線２４に印加され、「Ｖｉｎ−（Ｖｄ−Ｖｔ）」がＶｔよりも低くなった場合、すなわち、ＶｉｎがＶｄより小さい場合に、インバータ回路ＩＮＶの出力がローレベル（Ｌ）からハイレベル（Ｈ）になる。この時、スイッチ素子ＳＷ５がオンし、表示信号電圧Ｖｄに対応した期間、発光素子ＥＬが発光する。なお、スイッチ素子ＳＷ５は、インバータ回路ＩＮＶの出力がＶｔ付近にある場合、オフ状態となるものとする。
【００３０】
電流制御方式では、低階調の階調電流が非常に小さいために、階調制御用の容量素子にデータを記憶するには非常に多くの時間を必要とする。このため、表示装置が大画面化、高精細化した場合に、良好な表示品質が得難くなる。そこで、低階調で発光素子を制御する場合には、表示信号電圧に対応した期間、発光素子ＥＬを発光させる電圧制御方式を用い、それ以外では電流駆動方式で制御する方式を用いる。
【００３１】
ここでは、一例として、０〜７階調を制御する場合には電圧制御方式を用い、８〜６３階調を制御する場合には電流駆動方式で制御することとする。つまり、０〜７階調までは、発光時間を制御することによって階調を表現し、８階調以上は発光素子ＥＬに流す電流値を制御することによって階調を制御する。例えば、８階調目の発光を行う場合には、電流制御方式では８階調目の電流を記憶し（容量素子Ｃ２に記憶）、電圧制御方式では８階調目の電圧を記憶する（容量素子Ｃ１に記憶）。この時、発光素子ＥＬが発光する時間（インバータ回路ＩＮＶの出力がＨになる時間）をＴａとする。一方、１階調目を発光する場合は、電流制御方式において８階調目の電流を記憶し、電圧制御方式では１階調目の電圧を記憶する。この１階調目の時間が１／８＊Ｔａとなれば、発光素子ＥＬが発光している輝度は、８階調目の１／８となって１階調目を表現することができる。なお、ここでは説明の都合上、１／８としたが、本方式ではアナログ的に電圧を容量素子Ｃ１に記憶することができるため、整数分の一に限定されない。
【００３２】
図４は、本発明の第１の実施例に係る画素回路の動作を表すタイミングチャートである。１水平期間のデータ書き込み期間ｔ１において、制御線２２の信号がローレベルとなると、スイッチ素子ＳＷ１〜ＳＷ４がオンとなる。したがって、データ線２３から階調信号（階調電流）がＰＭＯＳトランジスタＭ１に供給され、容量素子Ｃ２に保持される。また、データ線２４から階調信号（表示信号電圧Ｖｄに相当の階調電圧）が容量素子Ｃ１に供給され、容量素子Ｃ１に保持される。容量素子Ｃ１の両端の電圧は、Ｖｄ−Ｖｔである。その後、スイッチ素子ＳＷ１、ＳＷ３、ＳＷ４がオフとなって、データ書き込み期間ｔ１が終了する。
【００３３】
１水平期間の駆動期間ｔ２において、スイッチ素子ＳＷ２はオンのままとされ、データ線２４から三角波信号Ｖｉｎが供給される。したがって、インバータ回路ＩＮＶの入力端の電圧は、Ｖｉｎ−（Ｖｄ−Ｖｔ）となる。三角波信号Ｖｉｎの下降部において、Ｖｉｎ−（Ｖｄ−Ｖｔ）＜Ｖｔとなると、インバータ回路ＩＮＶの出力端は、ハイレベル（Ｈ）に遷移し、スイッチ素子ＳＷ５がオンして発光素子ＥＬが発光する。そして、三角波信号Ｖｉｎの立ち上げりエッジにおいて、Ｖｉｎ−（Ｖｄ−Ｖｔ）＞Ｖｔとなり、インバータ回路ＩＮＶの出力端は、ローレベル（Ｌ）に遷移し、スイッチ素子ＳＷ５がオフして発光素子ＥＬが消灯する。
【００３４】
図５は、Ｖｄの値がより大きいことで発光素子ＥＬの発光時間が短いこと以外は、図４と同じである。図５ではＶｄの値が最大である場合のタイミングチャートである。先ほどの例でいえば、８階調目の電圧を記憶することに相当する。この場合、三角波信号Ｖｉｎの下降部の開始後、直ちにＶｉｎ−（Ｖｄ−Ｖｔ）＜Ｖｔとなる。したがって、発光素子ＥＬの発光時間が最長となる。
【００３５】
図４、図５では、一水平期間をデ−タ書き込み時間と駆動時間で分割したが、一水平期間内にデータ書き込み時間と駆動時間とを対応させる必要は無い。すなわち、複数の行のデータを書き込んだ後に、発光素子を発光させてもよい。
【００３６】
図６は、デ−タ書き込み時間と駆動時間の関係を示す図である。図６（ａ）において、一水平走査期間をデ−タ書き込み時間と駆動時間で分割する例が示される。図６（ｂ）において、２行分のデ−タ書き込み時間と、２行を同時あるいは個別に駆動した場合の時間とによって２つの一水平走査期間を分割する例が示される。
【００３７】
以上のような画素回路によれば、電流制御、電圧制御の２種類の方法で制御する画素回路に対し、電圧制御用データ線と電流制御用データ線を備え、電圧制御用データをアナログ的に容量素子Ｃ１に記憶する。したがって、表示装置の全ての発光素子に対して発光するか消灯するかの情報を一水平期間で書き込む必要がなく、タイミング設計が楽になる。このため表示装置の大画面化、高精細化に対し高品質な表示が可能である。
【実施例２】
【００３８】
図７は、本発明の第２の実施例に係る画素回路の回路図である。図７において、図２と同一の符号は、同一物を示し、その説明を省略する。画素回路１１ａにおいて、電流制御回路１５ａ以外は、画素回路１１と同じであるので、電圧制御回路１６、及び全体の動作の説明を省略する。
【００３９】
電流制御回路１５ａは、ＰＭＯＳトランジスタＭ１、Ｍ２、容量素子Ｃ２、スイッチ素子ＳＷ３ａ、ＳＷ４ａを備える。ＰＭＯＳトランジスタＭ１は、ソースを電源ＶＤＤに接続し、ゲートをスイッチ素子ＳＷ３ａを介してＰＭＯＳトランジスタＭ１のドレインと接続し、ドレインをスイッチ素子ＳＷ５を介して発光素子ＥＬに接続する。容量素子Ｃ２は、ＰＭＯＳトランジスタＭ１のゲート・ソース間に接続される。ＰＭＯＳトランジスタＭ２は、ソースを電源ＶＤＤに接続し、ゲートとドレインを接続し、ドレインをスイッチ素子ＳＷ４ａを介してデータ線２３に接続する。
【００４０】
以上のような構成の画素回路１１ａにおいて、スイッチ素子ＳＷ３ａ、ＳＷ４ａがオンである時、ＰＭＯＳトランジスタＭ１、Ｍ２は、カレントミラーを構成する。このため、データ線２３から供給される階調電流がミラー電流としてＰＭＯＳトランジスタＭ１に流れる。そして、その階調電流を流すために必要なゲート・ソース間電圧が、容量素子Ｃ２に階調データを表す電荷として記憶される。その後、スイッチ素子ＳＷ３ａ、ＳＷ４ａがオフ、スイッチ素子ＳＷ５がオンになった場合、発光素子ＥＬに所望の階調電流が流れ、発光素子ＥＬが発光する。
【００４１】
本実施例によれば、電流制御回路１５ａがカレントミラー構成とされるため、ミラー比を変更することで発光素子ＥＬに流れる階調信号の電流を大きくすることができる。
【００４２】
なお、前述の特許文献等の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００４３】
１０  表示マトリクス部
１１、１１ａ  画素回路
１２  走査線ドライバ
１３  データ線ドライバ
１４  タイミング制御回路
１５、１５ａ  電流制御回路
１６  電圧制御回路
２１  走査線
２２  制御線
２３、２４  データ線
２５  階調表示データ信号
２６  タイミング信号
Ｃ１、Ｃ２  容量素子
ＥＬ  発光素子
ＩＮＶ  インバータ回路
Ｍ１、Ｍ２  ＰＭＯＳトランジスタ
ＳＷ１〜ＳＷ５、ＳＷ３ａ、ＳＷ４ａ  スイッチ素子
【図１】
2011048101.tif 000003
【図２】
2011048101.tif 000004
【図３】
2011048101.tif 000005
【図４】
2011048101.tif 000006
【図５】
2011048101.tif 000007
【図６】
2011048101.tif 000008
【図７】
2011048101.tif 000009