(57)【要約】【課題】はんだがパッド電極をはみ出して濡れ広がることを抑制できるセラミック回路基板を提供する。【解決手段】パッド電極５はセラミック基板１上に形成され、かつはんだボール８を実装するためのボール実装部Ｒを有している。ソルダーレジスト層６は、ボール実装部Ｒを露出するように、かつ平面視においてボール実装部Ｒを取り囲むようにパッド電極５上に形成されている。パッド電極５は少なくともボール実装部Ｒの最表面においてはんだに濡れやすい金属材料よりなり、ソルダーレジスト層６ははんだに濡れにくい金属材料よりなっている。【選択図】図１
2011146569.tif 000002
【特許請求の範囲】
【請求項１】
はんだボールを実装するためのセラミック回路基板であって、
セラミックを含む材質よりなるセラミック基板と、
前記セラミック基板上に形成され、かつ前記はんだボールを実装するためのボール実装部を有するパッド電極と、
前記ボール実装部を露出するように、かつ平面視において前記ボール実装部を取り囲むように前記パッド電極上に形成されたソルダーレジスト層とを備え、
前記パッド電極は少なくとも前記ボール実装部の最表面においてはんだに濡れやすい金属材料よりなり、前記ソルダーレジスト層ははんだに濡れにくい金属材料よりなっている、セラミック回路基板。
【請求項２】
前記ソルダーレジスト層は、第１金属層と第２金属層とを含む２層以上の積層構造を有していることを特徴とする、請求項１に記載のセラミック回路基板。
【請求項３】
前記第２金属層は前記第１金属層上に形成されており、かつ前記第１金属層よりも平面視における面積が小さく、かつ前記ボール実装部を取り囲むように形成されている、請求項２に記載のセラミック回路基板。
【請求項４】
前記パッド電極の少なくとも前記ボール実装部の最表面の材質は金よりなり、前記ソルダーレジスト層の材質はクロムよりなり、前記金の層の厚さが０．５μｍ以上であり、前記ソルダーレジスト層の厚さが０．５μｍ以上である、請求項１に記載のセラミック回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック回路基板に関し、特に、電子部品を構成するセラミック基板上にはんだボールを実装するためのセラミック回路基板に関するものである。
【背景技術】
【０００２】
電子部品を配線基板上に実装する方法として、ＢＧＡ（Ball Grid Array）方式が広く用いられている。このＢＧＡ方式は、パッド電極と呼ばれる円形または多角形の電極上にはんだボールを取り付けることにより形成されたはんだバンプを用いて他の電子部品や回路基板の電極にはんだ接合する方法である。
【０００３】
ＢＧＡを形成するには、まず電子部品、プリント基板、セラミック基板などにあらかじめ設けられたパッド電極（はんだパッド）上に、はんだフラックスまたははんだペーストが印刷または転写で供給される。そのフラックスまたははんだペーストが供給されたパッド電極上にマウンターなどの搭載機ではんだボールが搭載され、フラックスやはんだペーストの粘着力を利用して固定される。その後、リフロー炉などの高温環境に投入されることで、はんだボールがパッド電極上で溶融・固化する。これにより、ＢＧＡ構造が形成される。
【０００４】
一般に、基板上のパッド電極を形成する金属には、有機基板においては銅（Ｃｕ）、セラミック基板などにおいては銀（Ａｇ）やタングステン（Ｗ）、モリブデン（Ｍｏ）などが用いられる。これらの金属単体でははんだの濡れ性が良くない。このため、接合不良などを避ける目的で、表面に化学的に安定で、かつはんだに濡れやすい金属である金（Ａｕ）層がこれらの金属上に形成されることが多い。これはＢＧＡなどのパッド電極においても同様である。
【０００５】
また金は酸化せず、かつ低い抵抗率を有している。このため金は、配線パターンの酸化防止用保護膜として用いられたり、直流抵抗が高い材料を採用することが多いセラミック基板の導体材料（たとえばタングステンやモリブデンなど）の見かけの抵抗率を下げる目的でその導体材料の表面を覆うように形成されることもある。このように金層は種々の目的を持って使用されることが多い。
【０００６】
金層は単独で形成されることは少なく、たとえば銅層/ニッケル（Ｎｉ）層/金層といった多段の積層構造によって形成される。これはたとえば金が銅中に拡散しやすい性質があるためニッケルなどのバリヤメタルを介して金層を形成する必要があるなどの理由による。このような金属層の形成手段に際しては、めっきによる方法、蒸着法やスパッタ法を用いて真空中で形成する方法などが用いられる。
【０００７】
以上述べたように、パッド電極ははんだに濡れやすい金属によって形成される。一方、特に高密度な実装が必要な電気回路にあっては、パッド電極以外の部位などでは、はんだに濡れたり、はんだが付着して欲しくない領域が存在する場合がある。はんだの付着を抑制する材料としては、プリント基板に用いられるソルダーレジストが良く知られている。
【０００８】
ソルダーレジストは、プリント基板などにはんだ付けによって電子部品などの接合を行う時に、はんだ付けに必要なはんだパッド電極以外の部分、たとえば配線パターンなどにはんだが付着しないように覆う耐熱性コーティング材のことである。このソルダーレジストは、たとえば樹脂などのはんだに濡れにくい材料からなる。
【０００９】
使用にあたっては厚さ数１０μｍ程度の薄いソルダーレジスト層が基板上にスクリーン印刷などで設けられ、はんだに濡れにくい領域を形成することで、はんだが付着する部分とそうでない部分とを分ける。
【００１０】
次に高周波回路特有の課題について述べる。
一般に高周波信号を扱う回路基板にあっては、一部の特殊樹脂を除けばほとんどの場合に誘電体損が少なく、素材の純度や寸法的にも安定したセラミック基板が用いられている。
【００１１】
セラミック基板などの回路基板上には、電気回路がグランド（アース）電位を維持するための電極であるグランドパターンなどの面積が比較的広い電極が形成される場合がある。このような面積が広い電極の各部は回路図上では同電位であっても、実際の回路においては物理寸法を有するがゆえ、高周波回路特有の抵抗やインダクタンス、リアクタンス成分による分布定数的な電位分布が発生することが知られている。実際の高周波回路においては、このような同一電極内での電位分布を避ける必要がある。
【００１２】
このため高周波特性を安定させる目的で、大電流を取り扱う回路でなくとも、同一パターン上に沢山の接続部分を設けることが行われる。ＢＧＡ構造の場合には、電気的に共通なグランドパターン上に複数個のはんだパッドを設けることが行われる。
【００１３】
このため、樹脂の薄膜からなる有機系のソルダーレジスト、またはガラスの薄膜からなるソルダーレジスト（オーバーコートガラス）を用いて、はんだに濡れてほしい部分にはたとえば円形の開口部ができるようにし、濡れては困る部分はこれらの材料で覆い隠すことが行われる。このような方法で形成するＢＧＡのパッド形式はＳＭＤ（Solder Mask Defined）方式と呼ばれる。
【００１４】
このＳＭＤ方式によるパッド形成は一般のデジタル回路を扱うプリント基板や比較的周波数が低い領域の高周波回路においては広く実施されている手法である。しかし、マイクロ波やミリ波を扱う高周波回路にＳＭＤ方式で用いる素材、すなわち誘電体からなる素材を用いると、以下の理由で述べるように、誘電体損や不安定な誘電率を持つ材料が回路に加わることによる電気的な影響がある。このため、マイクロ波やミリ波を扱う高周波回路にＳＭＤ方式を適用できなかった背景がある。
【００１５】
第１の理由は、誘電体が用いられた場合、誘電損失と呼ばれる値に起因する電力の損失が生じることである。誘電損失は誘電体が保有している誘電正接（Ｔａｎδ）の値で決定されることが知られているが、高周波回路にとって望ましいものではないため、極力排除されるべきである。
【００１６】
第２の理由は、比誘電率（εｒ）である。比誘電率の値自体は直接的な損失を電気回路に与えるものではない。しかし、有機系のソルダーレジストやガラス薄膜は印刷法などで形成されるため膜厚が安定せず、素材としても高純度ではない。このため、たとえば製造ロットによって有機系のソルダーレジストやガラス薄膜の比誘電率が変化することなどが起き、この比誘電率の変化が高周波回路の不安定さにつながる。
【００１７】
この問題を解決するためには、このような誘電体特有の課題を持たない金属材料を用いることで回避することができる。すなわち、はんだに濡れやすい金属膜と、濡れにくい薄い金属膜とを組み合わせることでＢＧＡ用のはんだパッドを形成することが行われてきた。
【００１８】
たとえば特開平９−１２９７７４号公報（特許文献１）に記述されているような先行例がある。本先行例には、下面に最上層を酸化しやすくはんだ濡れが悪い第１の金属の薄膜で形成したグランドパターンを有し、このグランドパターン上に最上層を酸化しにくくはんだ濡れが良い第２の金属薄膜で構成したはんだバンプを有するＢＧＡ型パッケージが記載されている。第１の金属薄膜としてニッケルが、第２の金属薄膜として金が上記の先行例に記載されている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開平９−１２９７７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、上記の先行例に記載されたＢＧＡ型パッケージには次のような欠点がある。
【００２１】
薄膜ニッケルには本来ソルダーレジスト機能が無い。このため、はんだボール取り付け時に使用するフラックスの還元作用で、薄膜ニッケル表面の酸化膜が除去されてしまうと、それによって金などの第２の金属薄膜を通り越したはんだが薄膜ニッケル上を濡れ広がることが可能となり、パッド電極間で短絡が生じる危険性が高い。また、たとえパッド電極間で短絡が生じなくてもはんだの濡れ広がりによってパッド電極が変形し、はんだボールがいびつな形状になってしまう可能性がある。
【００２２】
つまり、先行例ではソルダーレジスト機能が弱いため、条件によっては不都合が生じることがある。
【００２３】
本発明は、上記の課題を鑑みてなされたものであり、その目的は、はんだがパッド電極をはみ出して濡れ広がることを抑制できるセラミック回路基板を提供することである。
【課題を解決するための手段】
【００２４】
本発明のセラミック回路基板は、はんだボールを実装するためのセラミック回路基板であって、セラミック基板と、パッド電極と、ソルダーレジスト層とを備えている。セラミック基板は、セラミックを含む材質よりなっている。パッド電極は、セラミック基板上に形成され、かつはんだボールを実装するためのボール実装部を有している。ソルダーレジスト層は、ボール実装部を露出するように、かつ平面視においてボール実装部を取り囲むようにパッド電極上に形成されている。パッド電極は少なくともボール実装部の最表面においてはんだに濡れやすい金属材料よりなり、ソルダーレジスト層ははんだに濡れにくい金属材料よりなっている。
【発明の効果】
【００２５】
本発明のセラミック回路基板によれば、ソルダーレジスト層が金属材料よりなっている。このため、セラミック回路基板に高周波信号を扱う回路を形成しても、有機系薄膜またはガラスを使用した場合の課題であった誘電体損や比誘電率に関わる問題が生じず、電気特性上好ましい構造を実現することができる。
【００２６】
はんだに濡れにくい金属材料よりなるソルダーレジスト層が、はんだに濡れやすい金属材料よりなるパッド電極上においてボール実装部を取り囲むように形成されている。このため、溶融したはんだがボール実装部から流れ出す（あふれ出す）ことを抑制することができる。よって、ボール実装部から流れ出した溶融はんだにより、互いに隣り合うパッド電極同士の短絡が抑制される。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態１におけるセラミック基板にはんだボールが実装された様子を示す概略斜視図である。
【図２】図１のＩＩ−ＩＩ線に沿う断面においてはんだボールを省略して示す概略断面図である。
【図３】本発明の実施の形態１におけるセラミック基板にはんだボールを実装する方法の第１工程を示す概略断面図である。
【図４】本発明の実施の形態１におけるセラミック基板にはんだボールを実装する方法の第２工程を示す概略断面図である。
【図５】本発明の実施の形態１におけるセラミック基板にはんだボールを実装する方法の第３工程を示す概略断面図である。
【図６】本発明の実施の形態２におけるセラミック基板にはんだボールが実装された様子を示す概略斜視図である。
【図７】図６のＶＩＩ−ＶＩＩ線に沿う断面においてはんだボールを省略して示す概略断面図である。
【図８】セラミック回路基板に半導体チップがワイヤボンディングにより接続された様子を示す概略斜視図である。
【図９】はんだボールの実装時にソルダーレジスト層が浮き上がってしまう様子の第１工程を示す概略断面図である。
【図１０】はんだボールの実装時にソルダーレジスト層が浮き上がってしまう様子の第２工程を示す概略断面図である。
【図１１】本発明の実施の形態２におけるセラミック基板にはんだボールを実装する方法の第１工程を示す概略断面図である。
【図１２】本発明の実施の形態２におけるセラミック基板にはんだボールを実装する方法の第２工程を示す概略断面図である。
【図１３】本発明の実施の形態２におけるセラミック基板における電極パッドの一の構成例を示す概略断面図である。
【図１４】本発明の実施の形態２におけるセラミック基板における電極パッドの他の構成例を示す概略断面図である。
【図１５】図２の構成からＡｕ層を省略した構成を示す概略断面図である。
【図１６】図１０の構成からＡｕ層を省略した構成を示す概略断面図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施の形態を図面を用いて説明する。
（実施の形態１）
まず本実施の形態のセラミック回路基板の構成について図１および図２を用いて説明する。
【００２９】
図１および図２を参照して、セラミック回路基板１０は、はんだボール８を実装するための基板であって、セラミック基板１と、パッド電極５と、ソルダーレジスト層６とを主に有している。
【００３０】
セラミック基板１は、たとえばアルミナなどのセラミックを含む材質よりなっている。セラミック基板１は、単層のセラミック板よりなっていてもよく、また多層のセラミック板が積層された構成よりなっていてもよい。
【００３１】
パッド電極５は、セラミック基板１上に形成され、かつはんだボール８を実装するためのボール実装部Ｒを有している。パッド電極５は、下地金属層２と、バリアメタル層３と、金層４とを有している。下地金属層２は、セラミック基板１の表面に接するように形成されており、たとえばチタン層と、パラジウム（Ｐｄ）層と、銅層とが順に積層された構成を有している。バリアメタル層３は、下地金属層２に接するようにその上に形成されており、たとえば１μｍの厚みのニッケルよりなっている。金層４は、バリアメタル層３に接するようにその上に形成されており、一般にフラッシュ金めっきと呼ばれているめっき厚領域に該当するもので、金層４の膜厚は数値にしてたとえば０．１μｍ程度以下である。
【００３２】
上記のように金層４の膜厚を０．１μｍ程度以下にしているため、後述するように、本実施の形態では、セラミック回路基板１０上にワイヤボンディング部を有する電子部品を実装する必要が無い場合を想定している。
【００３３】
ソルダーレジスト層６は、パッド電極５のボール実装部Ｒを露出するように、かつ平面視においてボール実装部Ｒを取り囲むようにパッド電極５上に形成されている。つまりソルダーレジスト層６は、パッド電極５上に形成され、かつパッド電極５のボール実装部Ｒを露出する孔６Ｐを有している。このソルダーレジスト層６は、たとえば０．１μｍの厚みのクロムよりなっている。
【００３４】
パッド電極５は少なくともボール実装部Ｒの最表面においてはんだに濡れやすい金属材料（たとえば金）よりなり、ソルダーレジスト層６ははんだに濡れにくい金属材料（たとえばクロム）よりなっている。
【００３５】
上記のパッド電極５（下地金属層２、バリアメタル層３および金層４）とソルダーレジスト層６との各々はスパッタ法により形成される。
【００３６】
上記において「はんだに濡れやすい金属材料」とは、はんだとの濡れ角θが０度＜θ＜９０度となる金属材料を意味している。また「はんだに濡れにくい金属材料」とは、はんだとの濡れ角θが９０度＜θ＜１８０度となる金属材料を意味している。
【００３７】
また「はんだに濡れやすい金属材料」には、たとえば金、ニッケル、銅、銀、パラジウムなどが該当する。また「はんだに濡れにくい金属材料」には、クロム、アルミニウム、チタン、モリブデン、タングステン、ステンレスなどが該当する。
【００３８】
次に、本実施の形態におけるセラミック回路基板１０にはんだボール８を実装する方法について図３〜図５を用いて説明する。
【００３９】
図３を参照して、まず上述した構成のセラミック回路基板１０が準備される。このセラミック回路基板１０のボール実装部Ｒにはフラックス７が印刷法により供給される。フラックス７は、はんだボール８やパッド電極５（金層４）の表面から酸化膜を取り去る役目をする。
【００４０】
図４を参照して、上記のボール実装部Ｒにはんだボール８が搭載される。この時点ではんだボール８はフラックス７の粘着力でパッド電極５（金層４）の表面に仮固定される。
【００４１】
図５を参照して、はんだボール８が仮固定された状態で、セラミック回路基板１０がリフロー炉などに投入されて加熱されることにより、はんだボール８がボール実装部Ｒのパッド電極５に溶融接合される。この際、はんだボール８の溶融した部分の一部がパッド電極５の金層４に濡れ広がって拡散していく。
【００４２】
このようにして、セラミック回路基板１０にはんだボール８が実装される。
次に、本実施の形態の作用効果について説明する。
【００４３】
本実施の形態によれば、図１および図２に示すようにソルダーレジスト層６がクロムのような金属材料よりなっている。このため、セラミック回路基板１０に高周波信号を扱う回路が形成されても、有機系薄膜またはガラスを使用した場合の課題であった誘電体損や比誘電率に関わる問題が生じず、電気特性上好ましい構造を実現することができる。
【００４４】
図１を参照して、ソルダーレジスト層６が、はんだに濡れやすい金属材料よりなるパッド電極５上においてボール実装部Ｒを取り囲むように形成されている。このため、はんだボール８の溶融した部分がボール実装部Ｒから流れ出す（あふれ出す）ことを抑制することができる。またフラックス７がボール実装部Ｒから流れ出す（あふれ出す）ことも抑制することができる。
【００４５】
またソルダーレジスト層６ははんだに濡れにくい金属材料よりなっているため、フラックス７の還元作用を受けてもはんだに濡れることがない。このため、図５に示すはんだボール８の溶融時において、はんだボール８がソルダーレジスト層６と化学的に反応して化合物を作りながら濡れ広がることも抑制できる。
【００４６】
以上のように溶融はんだがボール実装部Ｒから流れ出すことまたは濡れ広がることを抑制できるため、流れ出したまたは濡れ広がった溶融はんだにより、互いに隣り合うパッド電極５同士の短絡が抑制される。よって、高周波回路のＢＧＡ化には大変有用である。すなわち、対象が高周波信号を扱う回路であっても、樹脂などの材料を使用した場合の課題であった誘電体損や比誘電率に関わる問題が生じないため、電気特性上好ましい構造のＢＧＡが実現できる。
【００４７】
（実施の形態２）
まず本実施の形態の構成について図６および図７を用いて説明する。
【００４８】
図６および図７を参照して、本実施の形態のセラミック回路基板１０の構成は、実施の形態１の構成と比較して、金層４の膜厚が厚い点、ソルダーレジスト層６が複数の金属層が積層された構造を有している点などにおいて異なっている。
【００４９】
ここでの金層４の膜厚が厚いとは、一般的に厚膜金めっきと呼ばれているめっき厚領域に相当するものである。この金層４の膜厚は、後述するワイヤボンドに必要な数値であって、０．５μｍ以上である。
【００５０】
またソルダーレジスト層６は第１金属層６ａおよび第２金属層６ｂを有している。第１金属層６ａはパッド電極５のボール実装部Ｒを露出するように、かつ平面視においてボール実装部Ｒを取り囲むようにパッド電極５上に形成されている。つまり第１金属層６ａは、パッド電極５上に形成され、かつパッド電極５のボール実装部Ｒを露出する孔６Ｐを有している。この第１金属層６ａは、たとえば０．１μｍ〜０．３μｍの厚みのクロムよりなっている。
【００５１】
第２金属層６ｂは第１金属層６ａ上に形成されている。この第２金属層６ｂは、平面視において第１金属層６ａの孔６Ｐを取り囲むようにドーナツ状（環状）に形成されている。つまり、第２金属層６ｂは、パッド電極５のボール実装部Ｒおよび孔６Ｐを露出する孔６Ｑを有している。第２金属層６ｂは第１金属層６ａよりも平面視における面積が小さくなるように形成されている。この第２金属層６ｂはたとえば０．１μｍ〜０．３μｍの厚みのクロムよりなっている。
【００５２】
第１および第２金属層６ａ、６ｂははんだに濡れにくい金属材料よりなっている。第１および第２金属層６ａ、６ｂは、互いに同じ金属よりなっていてもよく、また互いに異なる金属よりなっていてもよい。
【００５３】
本実施の形態の上記以外の構成は、上述した実施の形態１の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
【００５４】
次に、本実施の形態の作用効果について図９〜図１２を用いて説明する。
本実施の形態においては、ソルダーレジスト層６が第１および第２金属層６ａ、６ｂを有しており、高い機械的強度を有しているため、はんだの溶融接合時にソルダーレジスト層６が破壊されることが抑制される。これにより、単層構造のソルダーレジスト層６で生じるフジツボ現象は本実施の形態では生じず、セラミック回路基板１０上にモジュールを実装することが容易となる。以下、そのことを詳細に説明する。
【００５５】
まず本発明者らは、後述する実施例で行なった実験により、上記の実施の形態１の構成では金層４の厚みが厚く、かつはんだボール８の大きさが大きい場合に次のような課題があることを見出した。
【００５６】
パッド電極５上に、ソルダーレジスト層６となるクロムなどの金属膜を形成するには、めっき法、蒸着法、スパッタ法などを用いて行われることが一般的である。このような方法で金属膜よりなるソルダーレジスト層６を形成する場合、所要時間や加工精度の問題から、膜厚の厚い加工を一気に行うことは困難で、０．１μｍ〜０．３μｍ前後の膜厚で行うことが一般的である（特殊な操作をして厚膜化をねらってもせいぜい０．５μｍが上限である）。
【００５７】
このような０．１μｍ前後の膜厚でソルダーレジスト層６をセラミック回路基板１０に適用することを考えた場合、セラミック回路基板１０の金層４の膜厚が薄く（数値にして０．１μｍ程度以下）、はんだボール８の直径が小さい（数値にして１ｍｍ程度以下）場合、すなわち金層４が薄く、はんだの体積が小さい組み合わせにおいては特に問題は起こらなかった。
【００５８】
しかし、実験を重ねた結果、ある条件下においては問題が生じることが判った。
ここで、下地金属であるニッケル層などの上に金層が設けられてなるパッド電極上ではんだボールなどを溶融させる場合を考える。一般に金層の上ではんだを溶融させた場合、溶融はんだは金層を伝って濡れ広がる現象が知られている。はんだボールの直径が小さい（＝はんだの体積が小さい）場合にははんだの体積が限られるため濡れ広がる範囲も限られる。しかしはんだボールの直径が大きい（＝はんだの体積が大きい）場合にはその体積に相応した広い範囲に渡ってはんだが濡れ広がることになる。この場合、はんだの濡れ広がりを抑えるには、前述の金属膜ソルダーレジスト層６を用いて物理的にはんだの濡れ広がりを阻止してやることで目的を達成できる。
【００５９】
しかし、はんだの体積が大きく、金層４の膜厚が厚い場合には、薄い金属膜ソルダーレジスト層６を適用した場合、この現象を抑えきれず障害が発生することが明らかになった。
【００６０】
すでに述べたようにセラミック回路基板１０をＢＧＡ化するためには最上層を金層としたパッド電極５を設け、そのパッド電極５上にはんだボール８を取り付ける必要がある。ここで、図８に示すように同じセラミック回路基板１０にベアチップなどの半導体素子２０が実装され、金線３０を用いてボンディングパッド１０ａにワイヤボンド接続が行われる場合、ワイヤボンドの接続性、信頼性などから要求される金層４の必要膜厚があるため、薄い金層４を使うことができなくなる。ワイヤボンド接続に必要な金層４の膜厚は、一般的にはおよそ０．５μｍ以上とされている。
【００６１】
また製品によってははんだボール８の直径が大きなもの、たとえば直径１ｍｍに達するような大サイズのはんだボールを必要とするものも存在する。つまり条件によっては、金層４の膜厚が０．５μｍ以上あるパッド電極５に、直径１ｍｍ以上もあるはんだボール８を取り付ける必要がある状況がある。このとき金属膜ソルダーレジスト層６（たとえばクロム層）の膜厚がたとえば０．１μｍ前後と薄いと、次に述べるような障害が発生するのである。
【００６２】
つまり、ソルダーレジスト層６の機械的強度が弱いために、溶融したはんだが金層４中を濡れ広がろうとする力にソルダーレジスト層６の強度が負けてしまう。これにより、ソルダーレジスト層６に期待されている、はんだの濡れ広がりを押さえ込む機能を発揮することができなくなり、ソルダーレジスト層６が破れてしまうのである。
【００６３】
以下、図を用いてこの現象を詳しく説明する。
上記の実施の形態１においてはんだの体積が大きく、金層４の膜厚が厚く、かつ金属膜ソルダーレジスト層６の膜厚が薄い場合、はんだを溶融接合しようとすると、図５に示す状態から図９および図１０に示す状態となる。
【００６４】
図９を参照して、はんだボール８の溶融した部分の一部がセラミック回路基板１０の金層４内を拡散していく。これにより、液体のはんだが金層４に濡れ広がろうとする力に屈してソルダーレジスト層６が破壊され始める。
【００６５】
図１０を参照して、上記の現象が進むと、ソルダーレジスト層６ははんだが濡れ広がろうとする力に負けてしまい、押し広げられて浮き上がり、本来の位置から外れてはんだ表面に被さった形になる。この時点でのはんだバンプはフジツボ状の外観をしている（フジツボ現象）。
【００６６】
このような現象が生じると、はんだ表面の大部分がはんだに濡れないソルダーレジスト層６に覆われ、かつはんだバンプの形状が本来のボール形状ではない変形した形状となり、ＢＧＡに求められるはんだ単体で構成される球状のバンプとはかけ離れた形になってしまう。このため、次の工程で回路基板上にモジュールを実装することができなくなってしまう。
【００６７】
以上述べたように、金属膜をソルダーレジスト層６として用いた場合、条件によってははんだボール８がうまく形成できないという不都合が生じることが明らかになった。
【００６８】
一方、本実施の形態では金層４が０．５μｍ以上の膜厚を有している。この場合は、上述したように溶融したはんだが金層４を伝って非常に濡れ広がりやすい性質を持っている。このため、はんだの濡れ広がりを阻止する構造を設けてやらないと、はんだはＡｕ層を伝って広く濡れ広がってフジツボ現象が生じて所定のはんだ付けができなくなってしまう。すなわちソルダーレジスト層６の強度を上げてやる必要がある。
【００６９】
本実施の形態では、図６および図７に示すようにソルダーレジスト層６が複数の金属層を積層した構成（たとえば第１金属層６ａおよび第２金属層６ｂの積層構造）を有している。また第２金属層６ｂは、第１金属層６ａの孔６Ｐの周囲（つまりボール実装部Ｒの周囲）を取り囲むようにドーナツ状に形成されている。このような構造とすることで、ボール実装部Ｒ周辺のソルダーレジスト層６の機械的強度が増し、金層４中を濡れ広がろうとするはんだの圧力に耐えることが可能となる。
【００７０】
参考までに溶融はんだが濡れ広がっている先端部にあっては、金とはんだの成分であるスズ（Ｓｎ）との化合物（Ａｕ−Ｓｎ化合物）層ができて濡れ広がりが制限されるため、はんだが金層４上をどこまでも濡れ広がるということはない。
【００７１】
すでに述べたようにソルダーレジスト層６としてのクロム膜は通常用いられているスパッタ法のプロセスでは０．１μｍ〜０．３μｍ程度の膜厚になる。このため更なる厚膜を必要とする場合には複数回のスパッタ工程を適用し、クロム層を多層構造にする必要がある。
【００７２】
またクロム層を２層化構造とすることにより、ソルダーレジスト層６の壁を高くする（つまり厚みを厚くする）ことで、フラックスのはみ出し抑制やはんだボール溶融時の溶融はんだのあふれ出しを防止する効果も持たせている。
【００７３】
また本実施の形態においては、第２金属層６ｂがドーナツ状（環状）に形成されているため、第１金属層６ａとの界面（境界）を区別することが容易であり、かつソルダーレジスト層６を同一材質の複数層で厚膜化する場合でも厚膜に生ずるひずみ、シワ、膜厚のばらつきなどを回避することができる。
【００７４】
本実施の形態のセラミック回路基板１０にはんだボール８を実装する方法は、まず図３〜図５と同様の工程を経る（なお図３〜図５ではソルダーレジスト層６は単層構造として示されている）。この後、図１１を参照して、溶融したはんだが金層４を拡散してゆく。
【００７５】
図１２を参照して、溶融したはんだの拡散がさらに進むことではんだが金層４を濡れ広がり、ソルダーレジスト層６を押し上げる力が作用しても、ソルダーレジスト層６が複数層よりなっており高い機械的強度を有しているため、ソルダーレジスト層６は破壊しない。これにより、単層構造のソルダーレジスト層６で生じる図９、１０に相当するようなフジツボ現象は生じない。
【００７６】
なお本実施の形態の構成は、図１３に示すように各ボール実装部Ｒが共通の（同じ）金層４により形成された構成に適用されてもよく、また図１４に示すように各ボール実装部Ｒが互いに分離された独立の金層４により形成された構成に適用されてもよい。
【００７７】
またソルダーレジスト層６は３層以上の金属層が積層された構成を有していてもよい。
（実施の形態３）
上記の実施の形態１および２においてはパッド電極５のボール実装部Ｒにおける最表面が金層４よりなる場合について説明したが、ボール実装部Ｒにおける最表面は金層４以外の金属材料よりなっていてもよい。
【００７８】
図１５および図１６を参照して、パッド電極５のボール実装部Ｒにおける最表面は、たとえばめっきにより形成されたニッケル層３であってもよい。これらの構成は、図２および図７の構成で金層４が存在しない構成と同じである。
【００７９】
なお図１５および図１６に示した構成のうち上記以外の構成は、上述した図２および図７の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
【００８０】
またパッド電極５のボール実装部Ｒにおける最表面は、めっきにより形成されたニッケル層３に限定されるものではなく、上記の「はんだに濡れやすい金属材料」であれば材料、製造方法を限定されるものではない。
【実施例】
【００８１】
（実施例１）
図２に示す実施の形態１と同等の構成を有するサンプルを準備し、そのサンプル１〜６についてフジツボ現象の発生の有無を調べた。
【００８２】
まず上記サンプル１〜６として、セラミック基板１上に、下地金属層２と、バリアメタル層３と、金層４と、ソルダーレジスト層６とをそれぞれスパッタ法により形成したものを準備した。このサンプル１〜６においては、ソルダーレジスト層６の孔６Ｐの開口径を７５０μｍとし、はんだボール８の直径を１ｍｍとし、下地金属層２はチタン層とパラジウム層と銅層との積層構造とし、バリアメタル層３は１μｍの厚みのニッケル層とし、金層４の厚みを０．１μｍとし、ソルダーレジスト層６の厚みを０．１〜０．６μｍの範囲で変えた。またクロム層（ソルダーレジスト層６）の一度に形成する膜厚を０．１〜０．３μｍの範囲とし、膜厚の変化幅は工作精度面から設定可能な０．１μｍ単位とした。
【００８３】
実験に用いたクロム層の厚さは、０．１μｍ、０．２μｍ、０．３μｍ、０．４μｍ（０．１μｍと０．３μｍの２層積層構造）、０．５μｍ（０．２μｍと０．３μｍの２層積層構造）、０．６μｍ（０．３μｍと０．３μｍの２層積層構造）とした。
【００８４】
サンプル４〜６はクロム層が２層積層構造よりなっている点において図２に示す実施の形態１の構成とは異なっており、２層積層構造とした点において図７に示す実施の形態２の構成と同様である。
【００８５】
上記のように準備したサンプル１〜６についてフジツボ現象の発生の有無と、その発生数と試験バンプ数（はんだボールのでき栄えを調べたはんだパッドの数）の関係を調べた結果を以下の表１に示す。
【００８６】
なお上記の実験においては、図１０を参照して、クロム層６の最先端部（頂部）の高さＴがはんだボール８の高さＨの半分より上方に突き出している場合（つまりＴ＞Ｈ／２）に「フジツボ状」の外観を呈していると判断した。
【００８７】
【表１】
2011146569.tif 000003
【００８８】
上記表１の実験結果から、金層４の膜厚が０．１μｍの場合は、クロム層６は、その厚さに依存することなく、その厚さが薄い場合においてもソルダーレジストとして機能することが確認できた。よって実施の形態１と同等の構成において金層４の膜厚が０．１μｍの場合にはフジツボ現象を問題視すること無く、接合強度に優れたはんだバンプを形成できることが判った。
【００８９】
（実施例２）
図２に示す実施の形態１の構成において金層４の厚さを前述したワイヤボンドに必要な０．５μｍとしたサンプル１〜６を準備し、そのサンプルについてフジツボ現象の発生の有無を調べた。
【００９０】
本実施例におけるサンプル１〜６のそれぞれは、金層４の厚さが０．５μｍであること以外は上記の実施例１のサンプル１〜６と同じ構成とした。
【００９１】
表２はクロム層（ソルダーレジスト層６）の膜厚を変化させた本実施例におけるサンプル１〜６における、フジツボ現象の発生の有無と、その発生数と試験バンプ数の関係を示したものである。
【００９２】
実験に用いたクロム層の厚さは、０．１μｍ、０．２μｍ、０．３μｍ、０．４μｍ（０．１μｍと０．３μｍの２層積層構造）、０．５μｍ（０．２μｍと０．３μｍの２層積層構造）、０．６μｍ（０．３μｍと０．３μｍの２層積層構造）とした。
【００９３】
サンプル４〜６はクロム層が２層積層構造よりなっている点において図２に示す実施の形態１の構成とは異なっており、２層積層構造とした点において図７に示す実施の形態２の構成と同様である。
【００９４】
【表２】
2011146569.tif 000004
【００９５】
上記表２の実験結果から、クロム層の厚さが０．４μｍ以下の場合にはフジツボ現象が発生したが、クロム層の厚さが０．５μｍ以上ではフジツボ現象が発生していないことが判った。
【００９６】
以上よりクロム層を複数層としてクロム層の厚さを０．５μｍ以上に設定することにより、金層４の膜厚が０．５μｍ以上と厚い場合であっても、フジツボ現象を抑制して接合強度に優れたはんだバンプを形成できることが判った。
【００９７】
また０．５μｍ以上の厚さの単層のクロム層が形成可能な場合には、その単層のクロム層の厚さを０．５μｍ以上に設定することにより、上記と同様、金層４の膜厚が０．５μｍ以上と厚い場合であっても、フジツボ現象を抑制して接合強度に優れたはんだバンプを形成できる。
【００９８】
（実施例３）
金層を設けない図１５に示す実施の形態３の構成を有するサンプル１〜４を準備し、そのサンプルについてフジツボ現象の発生の有無を調べた。
【００９９】
本実施の形態においても上述の実施例１と同じく、セラミック回路基板１０上にワイヤボンディング部を有する電子部品（半導体素子）２０を実装する必要が無い場合を想定している。
【０１００】
本実施例のサンプル１〜４では、基材であるアルミナなどのセラミック基板１の片面に下地金属層２（たとえばＴｉ／Ｐｄ／Ｃｕ）が形成され、その上にニッケル層（厚み１μｍ）が形成されて、ＢＧＡ用のパッド電極５が形成される。
【０１０１】
これ以外の本実施例のサンプル１〜４の構成は実施例１、２のそれぞれのサンプル１、３、４、６の構成とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
【０１０２】
表３はクロム層（ソルダーレジスト層６）の膜厚を変化させた本実施例におけるサンプル１〜４における、フジツボ現象の発生の有無と、その発生数と試験バンプ数の関係を示したものである。
【０１０３】
実験に用いたクロム層の厚さは、０．１μｍ、０．３μｍ、０．４μｍ（０．１μｍと０．３μｍの２層積層構造）、０．６μｍ（０．３μｍと０．３μｍの２層積層構造）とした。
【０１０４】
サンプル３および４はクロム層が２層積層構造よりなっている点において図１５に示す実施の形態３の構成とは異なっており、２層積層構造とした点において図１６に示す実施の形態３の構成と同様である。
【０１０５】
【表３】
2011146569.tif 000005
【０１０６】
上記表３の実験結果から、金層が無くて、比較的はんだに濡れやすい材料であるニッケル層３にはんだボール８を接合する場合には、クロム層（ソルダーレジスト層６）の破壊が生じないことが確認できた。よって金層を用いない構造にすることによって、フジツボ現象を問題視すること無く、はんだバンプを形成できることが判った。
【０１０７】
以上、本実施例ではボール実装部Ｒにおけるパッド電極５の表面がニッケルめっきで形成されている事例について説明したが、比較的はんだに濡れやすい材料としてはニッケルに代えて銅が用いられてもよい。
【０１０８】
また上記の実施例１〜３においては、はんだに濡れにくい金属材料としてクロムを例としたが、これ以外にもアルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）あるいはステンレスなどのはんだに濡れにくい金属であれば使用することができる。
【０１０９】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１１０】
本発明は、電子部品を構成するセラミック基板上にＢＧＡ方式のはんだバンプを取り付ける際のはんだパッド部分を有するセラミック回路基板に有利に適用され得る。
【符号の説明】
【０１１１】
１  セラミック基板、２  下地金属層、３  バリアメタル層、４  金層、５  パッド電極、６  ソルダーレジスト層、６ａ  第１金属層、６ｂ  第２金属層、６Ｐ，６Ｑ  孔、７  フラックス、８  はんだボール、１０  セラミック回路基板、１０ａ  ボンディングパッド、２０  半導体素子（電子部品）、３０  金線、Ｒ  ボール実装部。
【図１】
2011146569.tif 000006
【図２】
2011146569.tif 000007
【図３】
2011146569.tif 000008
【図４】
2011146569.tif 000009
【図５】
2011146569.tif 000010
【図６】
2011146569.tif 000011
【図７】
2011146569.tif 000012
【図８】
2011146569.tif 000013
【図９】
2011146569.tif 000014
【図１０】
2011146569.tif 000015
【図１１】
2011146569.tif 000016
【図１２】
2011146569.tif 000017
【図１３】
2011146569.tif 000018
【図１４】
2011146569.tif 000019
【図１５】
2011146569.tif 000020
【図１６】
2011146569.tif 000021