(57)【要約】【課題】従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができ、従来技術に比較して大きな変更変化率を有する抵抗変化型メモリとその制御方法及び製造方法を提供する。【解決手段】１対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリであって、モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成される。【選択図】図１
2011155159.tif 000002
【特許請求の範囲】
【請求項１】
１対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリであって、
モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成されたことを特徴とする抵抗変化メモリ。
【請求項２】
モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成され、当該１対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリの制御方法であって、
上記１対の電極に対して、所定の電流での制限をかけて所定の第１の印加電圧を印加するフォーミングステップと、
上記フォーミングステップの後、上記１対の電極に対して、所定の電流での制限をかけて、上記第１の印加電圧よりも低い第２の印加電圧を印加して上記低抵抗状態を読み出す低抵抗読み出しステップと、
低抵抗読み出しステップの後、上記１対の電極に対して、電流制限をかけずに、上記第１の印加電圧よりも低くかつ上記第２の印加電圧よりも高い第３の印加電圧を印加して当該抵抗変化メモリをリセットすることにより、低抵抗状態から高抵抗状態に遷移させるリセットステップと、
上記リセットステップの後、上記１対の電極に対して、上記第１の印加電圧よりも低い第４の印加電圧を印加して上記高抵抗状態を読み出す高抵抗読み出しステップと、
上記リセットステップの後、もしくは、上記高抵抗読み出しステップの後、上記１対の電極に対して、所定の電流での制限をかけて、上記第１の印加電圧よりも低くかつ上記第４の印加電圧よりも高い第５の印加電圧を印加して上記抵抗変化メモリをセットすることにより、高抵抗状態から低抵抗状態に遷移させるセットステップとを含むことを特徴とする抵抗変化メモリの制御方法。
【請求項３】
モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成され、当該１対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリの製造方法であって、
一方の電極上にモリブデン酸化物（ＭｏＯｘ）を形成するステップと、
上記モリブデン酸化物（ＭｏＯｘ）上に他方の電極を形成するステップとを含むことを特徴とする抵抗変化メモリの製造方法。
【請求項４】
モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成され、当該１対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリの製造方法であって、
基板上に第１の配線層を形成するステップと、
上記第１の配線層上に層間絶縁膜層を形成するステップと、
上記第１の配線層上であって、上記層間絶縁膜層に少なくとも１つのビアホールを形成した後、当該ビアホール内にモリブデン（Ｍｏ）を充填することによりモリブデンプラグを形成するステップと、
上記モリブデンプラグの一部を酸化することによりモリブデン酸化物を形成するステップと、
上記第１の配線層から上記モリブデンプラグ及び上記モリブデン酸化物を介して第２の配線層に接続するように、上記層間絶縁膜層及び上記モリブデン酸化物上に第２の配線層を形成するステップとを含むことを特徴とする抵抗変化メモリの製造方法。
【請求項５】
モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成され、当該１対の電極に印加する、両方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするバイポーラ動作型抵抗変化メモリの制御方法であって、
上記１対の電極に印加する印加電圧を所定の第１のしきい値以上の正電圧に設定することにより上記低抵抗状態に遷移させるステップと、
上記１対の電極に印加する印加電圧を所定の第２のしきい値以下の負電圧に設定することにより上記高抵抗状態に遷移させるステップとを含むことを特徴とする抵抗変化メモリの制御方法。
【請求項６】
モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成され、当該１対の電極に印加する、両方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするバイポーラ動作型抵抗変化メモリの製造方法であって、
基板上に第１の配線層を形成するステップと、
上記第１の配線層上に層間絶縁膜層を形成するステップと、
上記第１の配線層上であって、上記層間絶縁膜層に少なくとも１つのビアホールを形成した後、当該ビアホール内にモリブデン（Ｍｏ）を充填することによりモリブデンプラグを形成するステップと、
上記モリブデンプラグの一部を酸化することによりモリブデン酸化物を形成するステップと、
上記第１の配線層から上記モリブデンプラグ及び上記モリブデン酸化物を介して第２の配線層に接続するように、上記層間絶縁膜層及び上記モリブデン酸化物上に第２の配線層を形成するステップとを含むことを特徴とする抵抗変化メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば集積化した大規模不揮発性メモリに応用可能な抵抗変化型メモリとその制御方法及び製造方法に関する。
【背景技術】
【０００２】
現在、不揮発性メモリとしてＮＡＮＤ型フラッシュメモリが非常に多く使用されているが、当該フラッシュメモリに続く次世代不揮発性メモリとして、ＭＲＡＭ（Magnetic Random Access Memory）、ＲｅＲＡＭ（Resistive Random Access Memory）などの抵抗変化型メモリが注目されている（例えば、特許文献１及び３を参照）。ここで、抵抗変化型メモリの書き込みは、例えば、メモリセルとしての抵抗変化素子に書き込み電流を流してその状態（抵抗値）を変化させることにより行う。また、読み出しは、抵抗変化素子に読み出し電流を流してその抵抗値を検出することにより行う。読み出し電流の値は、書き込み電流の値よりも小さく設定される。
【０００３】
抵抗変化型メモリ材料として、Ｐｒ０．３Ｃａ０．７ＭｎＯ３（以下、「ＰＣＭＯ」という。）を用いた場合（例えば、非特許文献１及び３参照。）、各種の金属を電極としてその上に取付けて、電圧を印加して（あるいは電流を流して）抵抗を変化させ、抵抗の高い状態と、低い状態の２つの状態を使い分けて、データを記憶させる。従来技術では、無秩序に金属を多数選び出し、それぞれの金属毎に、適しているかどうかを判断していた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３４０７８６号公報。
【特許文献２】特開２００７−２８８００８号公報。
【特許文献３】特開２００８−０２１７５０号公報。
【特許文献４】特開２００８−０５３７０４号公報。
【特許文献５】特開２００８−０６６４３８号公報。
【特許文献６】特開２００９−１７０００６号公報。
【非特許文献】
【０００５】
【非特許文献１】Kuo-Pin Chang et al., "Low-Voltage and Fast-Speed Forming Process of Tungsten Oxide Resistive Memory", Extended Abstracts of the 2008 International Conference on Solid State Devices and Materials, Tsukuba in Japan, 2008, pp. 1168-1169.
【非特許文献２】Wei-Chih Chien et al., "Multi-Level Switching Characteristics for WOX Resistive RAM (RRAM)", Extended Abstracts of the 2008 International Conference on Solid State Devices and Materials, Tsukuba in Japan, 2008, pp. 1170-1171.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図５は従来技術に係る抵抗変化型メモリの構造を示す縦断面図であり、図６は図５の抵抗変化型メモリの抵抗ヒステリシス特性を示すグラフである。
【０００７】
図５に示すように、誘電体基板２０上に白金（Ｐｔ）の下部電極２１を形成した後、ＰＣＭＯ抵抗変化層２２を形成し、その上に、例えば銀などの金属を上部電極２３として形成する。下部電極２１と、上部電極２３の間に、電圧源２５により電圧を印加して電流を流すと、抵抗が変化して、低抵抗状態から高抵抗状態へ遷移することがある。一旦遷移すると、逆向きの電圧を印加して、高抵抗状態から、低抵抗状態へ遷移させない限り、元の状態には戻らない。このような抵抗状態は、長時間、電源のサポート無しに保持されるので、パーソナルコンピュータや携帯電話機などのメモリとして用いると、電源を切ってもメモリ状態が保持される、いわゆる不揮発性メモリとして用いることができる。ところが、この特性が出現する再現性が悪いという問題点があった。
【０００８】
例えば、図６は、従来技術に係る、タングステン（Ｗ）を上部電極２３に用いた場合の抵抗のヒステリシス特性を測定したものである。上部電極２３に印加する電圧を正側にスキャンし、再度０Ｖに戻し、さらに負側にスキャンし、再び０Ｖに戻したものである。図６から明らかなように、この素子では、抵抗の変化がほとんど起きていない（抵抗変化が起きる場合もある。）。この素子の応用を考える場合、１０億個規模を集積化した大規模なメモリとしての応用が期待されることから、高い再現性で、メモリ特性が発現することが要求されるが、この条件を満たしていないという問題があった。また、統一的に、金属を探索する手法がないので、各種金属を用いて順に試みることが必要であり、効率が悪いという問題点があった。
【０００９】
なお、ここでは便宜上、タングステン（Ｗ）を上部電極として説明したが、素子動作上は電極の上下に特に意味はなく、入れ替えても同様の議論になる。従って、本明細書においては簡潔のために上部電極に着目した記述とするが、それらは下部電極に読み替えても有効なことは言うまでもない。また、電極は、上部電極／ＰＣＭＯ層／下部電極の縦積みに限定されるものではなく、ＰＣＭＯ層の片面（上面もしくは下面）に両電極を設置してもよい。このように横型にすると素子面積が大きくなるデメリットがあるが、両電極ともＰＣＭＯ層の形成後に設置するため、電極材料の選択の自由度が広がるメリットがある。例えば、高価なＰｔを使う必要がなく、低コストなメモリが製造できる。
【００１０】
さらに、これまで、秩序ある金属の選定方法がなかった。また、従来の金属材料を上部電極として用いた、抵抗変化型メモリでは、抵抗変化が生じる再現性が低かったので、これを改善する素子構成法を構築する必要がある。また、新たな、抵抗変化型メモリとして用いることができる材料を見出す必要がある。
【００１１】
またさらに、同じ金属系酸化物を用いた例で、バイポーラ動作型の抵抗変化を行い、比較的大きな抵抗変化が得られている、タングステン酸化物（ＷＯｘ；例えば１≦ｘ≦３であり、代表値としてｘ＝３）を、従来技術として説明する。タングステン酸化物（ＷＯｘ）は、これの上下に金属電極を取付けるだけで、抵抗変化メモリとして機能するために、きわめて簡単な構造をしており、また比較的大きな抵抗比が得られる。
【００１２】
金属酸化膜の抵抗変化型メモリは、ユニポーラ動作型が多いが、タングステン酸化物（ＷＯｘ）はＰＣＭＯと同じバイポーラ動作型の抵抗変化型メモリの動作も示す。ユニポーラ動作型は、同じ正の電圧−電流を加えて抵抗をスイッチさせる。例えば、電流を制限しながら大きな電圧を加えて、高抵抗から低抵抗にスイッチさせ、電流の制限をはずして、低電圧で大電流を流して低抵抗から高抵抗にスイッチさせる。従って、電流と電圧の大小でスイッチさせている。このため、メモリされた抵抗値を読み出しするために電圧を印加し電流を流した際に、その読み出しの設定を間違える、あるいは素子の特性揺らぎで、スイッチする電流や電圧に到達してしまうと、データが書き換わってしまうおそれがある。これに対して、バイポーラ動作型は、ＰＣＭＯの場合も同様であるが、例えば正の電圧で低抵抗から高抵抗へ書換え、負の電圧で高抵抗から低抵抗へ書き換えるというように、電圧の極性によって書き換えているので、電流制限をかけるなどの手間が無く制御しやすく、間違えて書き換わるおそれも少なくなると言う利点がある。
【００１３】
上記非特許文献１によると、タングステン酸化物（ＷＯｘ）の場合、フォーミングプロセスと言う比較的大きな電圧を一旦印加するプロセスを経ない場合で、低抵抗時に６００Ω、高抵抗時に５ＫΩとほぼ１桁弱の抵抗比、上記フォーミングプロセスを経た場合は、若干高抵抗化し、低抵抗時で９００Ω程度、高抵抗時で１２ｋΩ程度で、多少改善し、１桁を超える抵抗変化率（オン時の抵抗と、オフ時の抵抗との変化の割合をいう。）が得られる。しかし、この値は必ずしも大きくはないという問題点があった。
【００１４】
本発明の目的は以上の問題点を解決し、従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができ、しかも従来技術に比較して大きな変更変化率を有する抵抗変化型メモリとその制御方法及び製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
第１の発明に係る抵抗変化型メモリは、１対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリであって、
モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成されたことを特徴とする。
【００１６】
第２の発明に係る抵抗変化メモリの制御方法は、モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成され、当該１対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリの制御方法であって、
上記１対の電極に対して、所定の電流での制限をかけて所定の第１の印加電圧を印加するフォーミングステップと、
上記フォーミングステップの後、上記１対の電極に対して、所定の電流での制限をかけて、上記第１の印加電圧よりも低い第２の印加電圧を印加して上記低抵抗状態を読み出す低抵抗読み出しステップと、
低抵抗読み出しステップの後、上記１対の電極に対して、電流制限をかけずに、上記第１の印加電圧よりも低くかつ上記第２の印加電圧よりも高い第３の印加電圧を印加して当該抵抗変化メモリをリセットすることにより、低抵抗状態から高抵抗状態に遷移させるリセットステップと、
上記リセットステップの後、上記１対の電極に対して、上記第１の印加電圧よりも低い第４の印加電圧を印加して上記高抵抗状態を読み出す高抵抗読み出しステップと、
上記リセットステップの後、もしくは、上記高抵抗読み出しステップの後、上記１対の電極に対して、所定の電流での制限をかけて、上記第１の印加電圧よりも低くかつ上記第４の印加電圧よりも高い第５の印加電圧を印加して上記抵抗変化メモリをセットすることにより、高抵抗状態から低抵抗状態に遷移させるセットステップとを含むことを特徴とする。
【００１７】
第３の発明に係る抵抗変化メモリの製造方法は、モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成され、当該１対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリの製造方法であって、
一方の電極上にモリブデン酸化物（ＭｏＯｘ）を形成するステップと、
上記モリブデン酸化物（ＭｏＯｘ）上に他方の電極を形成するステップとを含むことを特徴とする。
【００１８】
第４の発明に係る抵抗変化メモリの製造方法は、モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成され、当該１対の電極に印加する、一方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型抵抗変化メモリの製造方法であって、
基板上に第１の配線層を形成するステップと、
上記第１の配線層上に層間絶縁膜層を形成するステップと、
上記第１の配線層上であって、上記層間絶縁膜層に少なくとも１つのビアホールを形成した後、当該ビアホール内にモリブデン（Ｍｏ）を充填することによりモリブデンプラグを形成するステップと、
上記モリブデンプラグの一部を酸化することによりモリブデン酸化物を形成するステップと、
上記第１の配線層から上記モリブデンプラグ及び上記モリブデン酸化物を介して第２の配線層に接続するように、上記層間絶縁膜層及び上記モリブデン酸化物上に第２の配線層を形成するステップとを含むことを特徴とする。
【００１９】
第５の発明に係る抵抗変化メモリの制御方法は、モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成され、当該１対の電極に印加する、両方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするバイポーラ動作型抵抗変化メモリの制御方法であって、
上記１対の電極に印加する印加電圧を所定の第１のしきい値以上の正電圧に設定することにより上記低抵抗状態に遷移させるステップと、
上記１対の電極に印加する印加電圧を所定の第２のしきい値以下の負電圧に設定することにより上記高抵抗状態に遷移させるステップとを含むことを特徴とする。
【００２０】
第６の抵抗変化メモリの製造方法は、モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成され、当該１対の電極に印加する、両方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするバイポーラ動作型抵抗変化メモリの製造方法であって、
基板上に第１の配線層を形成するステップと、
上記第１の配線層上に層間絶縁膜層を形成するステップと、
上記第１の配線層上であって、上記層間絶縁膜層に少なくとも１つのビアホールを形成した後、当該ビアホール内にモリブデン（Ｍｏ）を充填することによりモリブデンプラグを形成するステップと、
上記モリブデンプラグの一部を酸化することによりモリブデン酸化物を形成するステップと、
上記第１の配線層から上記モリブデンプラグ及び上記モリブデン酸化物を介して第２の配線層に接続するように、上記層間絶縁膜層及び上記モリブデン酸化物上に第２の配線層を形成するステップとを含むことを特徴とする。
【発明の効果】
【００２１】
従って、本発明に係る抵抗変化型メモリとその制御方法及びその製造方法によれば、１対の電極に印加する、一方の極性又は両方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型又はバイポーラ動作型抵抗変化メモリであって、モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成される。これにより、従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができ、しかも従来技術に比較して大きな変更変化率を有する抵抗変化型メモリとその制御方法及び製造方法を提供できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態に係るモリブデン酸化物層１２を用いた抵抗変化型メモリの構造を示す縦断面図である。
【図２】図１の抵抗変化型メモリのバイポーラ動作を示す抵抗ヒステリシス特性を示すグラフである。
【図３】図１の抵抗変化型メモリのユニポーラ動作を示す抵抗ヒステリシス特性を示すグラフである。
【図４】本発明の第２の実施形態に係るモリブデンプラグ６３を用いた抵抗変化型メモリの構造を示す縦断面図である。
【図５】従来技術に係る抵抗変化型メモリの構造を示す縦断面図である。
【図６】図５の抵抗変化型メモリの抵抗ヒステリシス特性を示すグラフである。
【発明を実施するための形態】
【００２３】
以下、本発明に係る実施形態について図面を参照して説明する。
【００２４】
第１の実施形態．
図１は本発明の第１の実施形態に係るモリブデン酸化物層１２を用いた抵抗変化型メモリの構造を示す縦断面図である。また、図２は図１の抵抗変化型メモリのバイポーラ動作を示す抵抗ヒステリシス特性を示すグラフであり、図３は図１の抵抗変化型メモリのユニポーラ動作を示す抵抗ヒステリシス特性を示すグラフである。第１の実施形態に係る抵抗変化型メモリは、図１に示すように、誘電体基板１０上に、モリブデン酸化物層１２を１対の電極１１，１３で挟設して構成されたことを特徴としている。
【００２５】
図１において、誘電体基板１０上に、例えばプラチナ（Ｐｔ）又はモリブデン（Ｍｏ）などの金属にてなる下部電極１１を形成した後、モリブデン酸化物層１２を形成する。ここで、モリブデン酸化物層１２の作成方法としては、通常に用いられている方法でよいが、例えば、金属のモリブデン（Ｍｏ）を真空蒸着あるいはスパッタ法などにより形成し、これを酸素を含む雰囲気やプラズマ中で温度を上げて酸化し、モリブデン酸化物（ＭｏＯｘ；例えばｘ＝１〜３）として形成する方法、あるいは、モリブデン（Ｍｏ）を酸素（Ｏ２）を含む雰囲気でスパッタ法などにより、モリブデン（Ｍｏ）と酸素（Ｏ２）を反応させながらモリブデン酸化物（ＭｏＯｘ）として堆積することで形成する方法、あるいは、モリブデン酸化物（ＭｏＯｘ）をターゲットとしてスパッタ法により作成する方法などがある。さらに、モリブデン酸化物層１２上に、例えばプラチナ（Ｐｔ）などの金属にてなる上部電極１３を形成した後、各電極１１，１３に電圧源１５を接続する。
【００２６】
図２は図１の抵抗変化型メモリのバイポーラ動作を示す抵抗ヒステリシス特性を示すグラフである。図２は、モリブデン（Ｍｏ）を下部電極１１として、当該下部電極１１のモリブデン（Ｍｏ）を大気中で５００°Ｃ程度の温度で酸化することにより形成し、これに、プラチナ（Ｐｔ）にてなる上部電極１３を形成したＰｔ／ＭｏＯｘ／Ｍｏ（下部電極）構造を有するデバイスの抵抗変化特性である。この測定では、電圧源１５から下部電極１１側に正電圧を印加している。
【００２７】
図２から明らかなように、印加電圧０Ｖで、１０４Ω以上の高抵抗状態であったが、正電圧を印加していくと、曲線３１に示すように、動作点４１を過ぎて第１のしきい値電圧約０．８から１．２Ｖを過ぎたところで、約２０Ωの低抵抗に遷移し、印加電圧を０Ｖ方向に引き戻しても、曲線３２に示すように、低抵抗状態（動作点４２）を維持する。０Ｖ状態でも、低抵抗状態は維持され、電圧を正側にかけても、高抵抗状態に遷移しない。さらに、曲線３３に示すように、印加電圧を負側に印加していくと、−１Ｖを越えたところで、抵抗の変化が始まり、第２のしきい値電圧１．７Ｖ付近で高抵抗状態に遷移する。この遷移が起きる電圧の手前、すなわち、例えば約−１Ｖ以下で−０．５Ｖ以上の範囲の正側の電圧では、抵抗の遷移はしないので、これ以下の電圧を読み出し電圧として、用いることができる（動作点４３）。さらに、高抵抗に遷移後は、曲線３４に示すように負側に印加電圧を印加しても、低抵抗状態に戻ることはない。また、この高抵抗状態（動作点４４）は、０．５Ｖの正電圧までは安定に保持されるので、読み出し電圧として、−１．０Ｖ〜＋０．５Ｖの範囲で用いることができる。
【００２８】
図２において、例えば、印加電圧０．５Vで動作点４１で高抵抗状態（約２ｋΩ）であり、動作点４２で低抵抗状態（約２０Ω）である。また、印加電圧−０．５Vで動作点４３で低抵抗状態（約２０Ω）であり、動作点４４で高抵抗状態８ｋΩ）である。
【００２９】
図２の実施例では、図１の抵抗変化型メモリのバイポーラ動作のために、少なくとも、印加電圧を上記第２のしきい値（図２では、約１．７Ｖ）以上の正電圧に設定することにより低抵抗状態に遷移させるステップと、印加電圧を所定のしきい値（図２では、約−１．７Ｖ）以下の負電圧に設定することにより上記高抵抗状態に遷移させるステップとを含む。図２から明らかなように、本実施例では、酸化タングステン（ＷＯｘ）を用いる従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができ、しかも、酸化タングステン（ＷＯｘ）を用いる従来技術に比較して、高抵抗状態と、低抵抗状態の間に、比較的大きな抵抗比率（従来技術を約２桁を上回る約３桁の抵抗比率）が得られるという特有の作用効果を有する。
【００３０】
次いで、モリブデン酸化物（ＭｏＯｘ）を含む作成プロセスについて、具体例を用いて以下に説明する。
【００３１】
モリブデン酸化物（ＭｏＯｘ）の作成については、以下の手法がある。
（１）モリブデン（Ｍｏ）の薄膜を、スパッタ法あるいは真空蒸着法などにより作成し、これを酸素あるいは水（Ｈ２Ｏ）を含む雰囲気中（プラズマ中でも構わないが、その場合は実効的な酸素や水の温度が高くなるので、次に述べる基板温度は低くて構わない。）で、高温（２００°Ｃから８００°Ｃ）で加熱して酸化する手法（この手法の類似系として、モリブデン（Ｍｏ）に酸素をイオン化するなどして、打ち込む手法を用いてもよい。）を用いる。
（２）モリブデン（Ｍｏ）をターゲットして、酸素（Ｏ２）を含むガス（例えば、アルゴン（Ａｒ）と酸素（Ｏ２）の混合ガス）でスパッタすることで、モリブデン（Ｍｏ）の酸化物薄膜を形成する手法を用いる。
（３）モリブデン酸化物（ＭｏＯｘ）をターゲットして、スパッタ法によりモリブデン酸化物（ＭｏＯｘ）薄膜を形成する手法を用いる。
【００３２】
本実施例では、モリブデン（Ｍｏ）薄膜を５００°Ｃの空気中で３分間加熱して酸化することにより作成した。ここでは、５００°Ｃで３分間加熱の条件を用いたが、より低温で長時間加熱する、あるいは高温で短時間過熱することでも同等の膜が得られる。アニールの温度としては、２００°Ｃから８００°Ｃまでの範囲で、抵抗変化する薄膜が得られるが、より好ましくは、３００°Ｃから７００°Ｃ、さらにより好ましくは、４００°Ｃから６００°Ｃ程度がよい。モリブデン酸化物（ＭｏＯｘ）の厚さは３０ｎｍ以上であれば、特に問題ではないが、好ましくは、５０ｎｍから３００ｎｍ程度がよい。さらに好ましくは１００ｎｍ程度である。
【００３３】
さらに、図３を参照して、図１の抵抗変化型メモリのユニポーラ動作を示す抵抗ヒステリシス特性について以下に説明する。発明者らは、上記のバイポーラ型動作の実験に加えて以下の追加の実験を行った。その結果、上述のバイポーラ動作型としての動作に加えて、ユニポーラ動作型の抵抗変化メモリとしても動作することが判明した。
【００３４】
従来技術に係るタングステン酸化物（ＷＯｘ）も、バイポーラ動作型としての動作に加えて、ユニポーラ動作型の抵抗変化メモリとしても動作することが知られているが、モリブデン（Ｍｏ）は融点が２６１０°Ｃ、沸点が４８０４°Ｃである。これに対して、タングステン（Ｗ）は、融点が３３８７°Ｃ、沸点が５９２７°Ｃと、かなり高い。それぞれの金属膜を蒸着で作成しこれを酸化することでそれぞれの酸化物を作成することを考えると、タングステン（Ｗ）の蒸着には高い温度を要することになり、モリブデン（Ｍｏ）の方が蒸着する場合の温度が低くて済むことになり、有利である。
【００３５】
また、特許文献６では、モリブデン酸化物（ＭｏＯｘ）がバイポーラ動作型の抵抗変化メモリとして動作するという記載があるが、本実施例では、ユニポーラ動作型の動作を示している。また、バイポーラ動作型に関しても、特許文献６では、Ｍｏ酸化物の作成条件や特性に関して記載がないが、本実施例では、これを示し、作成条件や駆動条件を示している。なお、本実施例に係るモリブデン酸化物（ＭｏＯｘ）の膜の作成条件は上述のバイポーラ動作型の操作のものと同一である。次に述べる、モリブデン酸化物（ＭｏＯｘ）の具体的な作成条件は、モリブデン（Ｍｏ）の厚膜を酸素を含む雰囲気中で、５００°Ｃで１０分間アニールし作成した。なお、上述のバイポーラ動作型のデータは、５００°Ｃで３分間アニールして作成した。
【００３６】
図３は図１の抵抗変化型メモリのユニポーラ動作を示す抵抗ヒステリシス特性を示すグラフである。なお、電圧源１５は、最大制限電流２ｍＡをオンするかオフする（例えば、電流５０ｍＡ以上可能）を切り替える機能を有する。
【００３７】
（１回目の印加動作）
図３において、まず、モリブデン酸化物（ＭｏＯｘ）の抵抗は作成当初は、曲線５１に示すように、高い抵抗を示す。印加電圧に対して非線形な抵抗（半導体的）な変化を示し、３Ｖの印加電圧で、０．２ｍＡ程度の電流が流れる。印加電圧が３Ｖを超えると、急に低抵抗化して、電流が流れる。この際、電圧源１５側で、電流に２ｍＡの制限をかけているので、２ｍＡで飽和する。次いで、印加電圧を４Ｖまで印加したところで、逆方向に印加電圧をスキャンし、０Ｖまで戻す。これは、フォーミング動作に対応し、抵抗スイッチングを開始する条件が整うと同時に、高抵抗状態から低抵抗状態へと遷移させている。
【００３８】
（２回目の低抵抗の読み出し動作）
次いで、再度、電圧源１５からの正電圧を、電流制限を２ｍＡとしたままで印加すると、電流は、曲線５２に示すように、ほぼ逆戻りするように変化する。これは抵抗を読み出していることに対応し、読み出しても、低抵抗状態７１が消去されないことを示している。このときの抵抗値は、１００Ω程度である。
【００３９】
（３回目のリセット動作）
さらに、電圧源１５における電流制限をはずして、印加電圧を２Ｖまでスキャンして戻す動作を行うと、１Ｖを過ぎたところで、曲線５３に示すように、抵抗値が高くなり始め、電流が減少し始め、１．５Ｖ付近で、急激に高くなる。これは、リセット動作（低抵抗状態７１から高抵抗状態７２へ遷移する）に対応する。
【００４０】
（４回目のセット動作）
またさらに、再度、電圧源１５において電流制限２ｍＡの条件で、印加電圧を上昇させると、２．５Ｖ付近で、低抵抗に遷移する。これは、セット動作（高抵抗状態７２から低抵抗状態７１へ遷移する）に対応する。
【００４１】
以上説明したように、本実施例によれば、１回目のフォーミング後、３回目のリセット動作、４回目のセット動作を繰り返すことで、高抵抗状態７２と低抵抗状態７１をそれぞれ記憶させるメモリとして動作させることができる。すなわち、１回目のフォーミング後、当該低抵抗状態７１の状態で電流制限付きで所定の読み出し電圧（例えば０．２Ｖ〜０．３Ｖ）を印加すればその状態を読み出すことができる。そして、リセット動作をすれば高抵抗状態７２となり、当該高抵抗状態７２の状態で所定の読み出し電圧（例えば１．５Ｖ〜２．５Ｖ）を印加すればその状態を読み出すことができる。さらに、セット動作をすれば、低抵抗状態７１に戻る。ここで、電流制限付きで所定の読み出し電圧（例えば０．２Ｖ〜０．３Ｖ）を印加すればその状態を読み出すことができる。
【００４２】
以上のユニポーラ動作を一般的に書き換えると、以下の各ステップを含むことになる。
（１）１対の電極１１，１３に対して、所定の電流での制限をかけて所定の第１の印加電圧（図３の例では、例えば３Ｖ）を印加するフォーミングステップと、
（２）上記フォーミングステップの後、上記１対の電極１１，１３に対して、所定の電流での制限をかけて、上記第１の印加電圧よりも低い第２の印加電圧（図３の例では、例えば０．２Ｖ〜０．３Ｖ）を印加して上記低抵抗状態を読み出す低抵抗読み出しステップと、
（３）低抵抗読み出しステップの後、上記１対の電極１１，１３に対して、電流制限をかけずに、上記第１の印加電圧よりも低くかつ上記第２の印加電圧よりも高い第３の印加電圧（図３の例では、例えば１Ｖ）を印加して当該抵抗変化メモリをリセットすることにより、低抵抗状態から高抵抗状態に遷移させるリセットステップと、
（４）上記リセットステップの後、上記１対の電極１１，１３に対して、上記第３の印加電圧よりも高くかつ上記第１の印加電圧よりも低い第４の印加電圧（図３の例では、例えば１．５Ｖ〜２．５Ｖ）を印加して上記高抵抗状態を読み出す高抵抗読み出しステップと、
（５）上記リセットステップの後、もしくは、上記高抵抗読み出しステップの後、上記１対の電極１１，１３に対して、所定の電流での制限をかけて、上記第１の印加電圧よりも低くかつ上記第４の印加電圧よりも高い第５の印加電圧（図３の例では、例えば２．５Ｖ）を印加して上記抵抗変化メモリをセットすることにより、高抵抗状態から低抵抗状態に遷移させるセットステップ。
【００４３】
さらに、モリブデン酸化物（ＭｏＯｘ）を用いた抵抗変化メモリについての特徴をまとめると以下の通りである。
【００４４】
（１）作成温度が低くても抵抗変化メモリ（ＲｅＲＡＭ）動作が得られる。
（２）作成温度は、３００°Ｃ以上であって６００°Ｃ以下がよい。特に、モリブデン（Ｍｏ）を熱酸化する方法では、３００°Ｃ以上であって６００°Ｃ以下であれば確実に動作する。２００°Ｃで作成したモリブデン酸化物（ＭｏＯｘ）膜でも作り方によっては、室温で作成可能である（低温での作成ができた方がプロセス的に有利である）。この観点から見ると、特異的に低い温度で作成できる材料である。
（３）抵抗変化メモリの作成法として、モリブデン（Ｍｏ）薄膜を形成し、その後に酸素（Ｏ２）を含む雰囲気で熱酸化（２００°Ｃ〜６００°Ｃ）することで、抵抗変化メモリ（ＲｅＲＡＭ）で動作するモリブデン酸化物（ＭｏＯｘ）薄膜が得られる。これはきわめて簡単な手法であるといえる。モリブデン酸化物（ＭｏＯｘ）を形成しようとすると、スパッタ法やＣＶＤ法を用いる必要があるが、金属モリブデン（Ｍｏ）であれば、真空蒸着法でも堆積可能である。
（４）モリブデン酸化物（ＭｏＯｘ）を作成後、酸素（Ｏ２）を含まない雰囲気（真空、Ａｒガス雰囲気、窒素雰囲気など）でアニールすることで、特性を改善できる。この場合は、必ずしも６００°Ｃ以下である必要はない。
【００４５】
第２の実施形態．
図４は本発明の第２の実施形態に係るモリブデンプラグ６３を用いた抵抗変化型メモリの構造を示す縦断面図である。以下、第２の実施形態に係るモリブデンプラグ６３を用いた抵抗変化型メモリの製造方法及び構造について説明する。
【００４６】
図４（ａ）において、ＦＥＴなどのトランジスタを用いた電子回路などを作製した半導体基板６０上に、電子回路を構成する配線と連結している下部配線層６１を形成する。次いで、Ｓｉ酸化膜などからなる層間絶縁膜層６２を形成後、後述する上部配線層６５と下部配線層６１とを電気的に連結するビアホールを開口した後、当該ビアホール内に金属モリブデン（Ｍｏ）にてなるモリブデンプラグ６３をいわゆるビアホール導体として埋め込んで充填する。次いで、図４（ｂ）において、埋め込んだモリブデンプラグ６３の上部を、酸化性雰囲気でアニールすることで、表面にモリブデン酸化物（ＭｏＯｘ）６４を形成する。そして、図４（ｃ）において、この上に、上部電極となる上部配線層６５を形成配置し、これにより、下部配線層６１から少なくとも１つのモリブデンプラグ６３及びモリブデン酸化物６４を介して上部配線層６５に接続される。この後、必要に応じて、上層配線層６５を形成していくことで、抵抗変化メモリを内蔵する機能性電子回路を作製できる。なお、配線をダマシン・プロセスで形成する場合には、配線埋込み用の溝を酸化膜層に形成し、その底にモリブデンプラグ６３の上部を露出させた段階で、酸化によりモリブデンプラグ６３上端にモリブデン酸化物６４を形成することもできる。しかる後に、溝を配線金属で埋める。
【００４７】
ここで、上記作製したモリブデンプラグ６３を、抵抗変化素子であるモリブデン酸化物（ＭｏＯｘ）層無しに、単純な上下配線層６５，６１間の接続プラグとして使用したい場合には、以下の（Ａ）又は（Ｂ）の２つの手法などを用いることで、必要なモリブデンプラグ６３の上部にのみ、モリブデン酸化物（ＭｏＯｘ）６４を作成することができる。
（Ａ）図４（ｂ）の工程の後に、リソグラフィー工程を追加して、必要なモリブデン酸化物（ＭｏＯｘ）部にレジストを残し、不必要なモリブデン酸化物（ＭｏＯｘ）部をドライエッチングなどで除去する。
（Ｂ）図４（ａ）の工程後の層間絶縁膜層６２などの表面に窒化シリコン（ＳｉＮ）層などの酸化耐性の高い膜を形成後、リソグラフィー工程を追加して、モリブデン酸化物（ＭｏＯｘ）を形成する部分の窒化シリコン（ＳｉＮ）などの高酸化耐性膜を除去後、図４（ｂ）のの工程を実施し、その後、窒化シリコン（ＳｉＮ）膜を除去する。
【００４８】
以上のように構成された第２の実施形態に係る抵抗変化メモリにおいても、第１の実施形態と同様に、バイポーラ動作型及びユニポーラ動作型の両方で動作することができ、酸化タングステン（ＷＯｘ）を用いる従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができ、しかも、酸化タングステン（ＷＯｘ）を用いる従来技術に比較して、高抵抗状態と、低抵抗状態の間に、比較的大きな抵抗比率（従来技術を約２桁を上回る約３桁の抵抗比率）が得られるという特有の作用効果を有する。
【００４９】
以上の第２の実施形態においては、半導体基板６０を用いているが、本発明はこれに限らず、誘電体基板などの基板を用いてもよい。
【００５０】
変形例．
第１の実施形態における各電極１１，１３と、第２の実施形態に係る各配線層６１，６５の材料としては、プラチナ（Ｐｔ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銀（Ａｇ）などの金属を用いることができる。
【産業上の利用可能性】
【００５１】
以上詳述したように、本発明に係る抵抗変化型メモリとその制御方法及びその製造方法によれば、１対の電極に印加する、一方の極性又は両方の極性を有する直流電圧を変化することにより、第１の抵抗値を有する低抵抗状態と、上記第１の抵抗値よりも高い第２の抵抗値を有する高抵抗状態とを設定して、上記低抵抗状態又は上記高抵抗状態を読み出しするユニポーラ動作型又はバイポーラ動作型抵抗変化メモリであって、モリブデン酸化物（ＭｏＯｘ）を１対の電極で挟設するように構成される。これにより、従来技術に比較して高い再現性で確実に抵抗のヒステリシス特性及びメモリ特性を発現させることができ、しかも従来技術に比較して大きな変更変化率を有する抵抗変化型メモリとその制御方法及び製造方法を提供できる。そして、特に、本発明は例えば集積化した大規模不揮発性メモリに応用可能である。
【符号の説明】
【００５２】
１０…誘電体基板、
１１…下部電極、
１２…モリブデン酸化物層、
１３…上部電極、
１５…電圧源、
６０…半導体基板、
６１…下部配線層、
６２…層間絶縁膜層、
６３…モリブデンプラグ、
６４…モリブデン酸化物、
６５…上部配線層。
【図１】
2011155159.tif 000003
【図２】
2011155159.tif 000004
【図３】
2011155159.tif 000005
【図４】
2011155159.tif 000006
【図５】
2011155159.tif 000007
【図６】
2011155159.tif 000008