(57)【要約】【課題】安定した動作が可能な不揮発性記憶装置及びその製造方法を提供する。【解決手段】第１主面１１０ｆと、第１主面とは反対側の第２主面１１０ｍと、を有する第１導電層１１０と、第１主面に対向し、第１主面に対して平行な平面を含む第３主面１２０ｆと、第３主面の第１主面とは反対の側に設けられた第４主面１２０ｍと、第３主面と第４主面とに接する側面１２０ｓと、第３主面と側面との間に設けられ、第３主面よりも曲率が高い角部１２０ｃと、を有する第２導電層１２０と、第１導電層と第２導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する抵抗変化層１３０と、第１導電層の第２主面に対向して設けられた整流素子７０と、を備えた不揮発性記憶装置が提供される。第３主面の面積は、第２主面の面積よりも小さい。【選択図】図１
2011146632.tif 000002
【特許請求の範囲】
【請求項１】
第１主面と、
前記第１主面とは反対側の第２主面と、
を有する第１導電層と、
前記第１主面に対向し、前記第１主面に対して平行な平面を含む第３主面と、
前記第３主面の前記第１主面とは反対の側に設けられた第４主面と、
前記第３主面と前記第４主面とに接する側面と、
前記第３主面と前記側面との間に設けられ、前記第３主面よりも曲率が高い角部と、
を有する第２導電層と、
前記第１導電層と前記第２導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する抵抗変化層と、
前記第１導電層の前記第２主面に対向して設けられた整流素子と、
を備え、
前記第３主面の面積は、前記第２主面の面積よりも小さいことを特徴とする不揮発性記憶装置。
【請求項２】
前記第３主面の面積は、前記第４主面の面積よりも小さく、前記側面は、前記抵抗変化層に接していることを特徴とする請求項１記載の不揮発性記憶装置。
【請求項３】
第１主面と、
前記第１主面とは反対側の第２主面と、
を有する第１導電層と、
前記第１主面に対向し、前記第１主面に対して平行な平面を含む第３主面と、
前記第３主面の前記第１主面とは反対の側に設けられ、前記第３主面の面積よりも大きい面積を有する第４主面と、
前記第３主面と前記第４主面とに接する側面と、
前記第３主面と前記側面との間に設けられ、前記第３主面よりも曲率が高い角部と、
を有する第２導電層と、
前記第１導電層と前記第２導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する抵抗変化層と、
前記側面と前記抵抗変化層とに挟まれた第２導電層側絶縁層と、
を備えたことを特徴とする不揮発性記憶装置。
【請求項４】
前記第２導電層は、陽極側であり、
前記第２導電層側絶縁層は金属酸化物を含有し、
前記抵抗変化層は金属酸化物を含有し、
前記第２導電層側絶縁層に含有される前記金属酸化物に含まれる酸素以外の元素の酸化物の標準生成自由エネルギーは、前記抵抗変化層に含有される前記金属酸化物に含まれる酸素以外の元素の酸化物の標準生成自由エネルギーよりも低いことを特徴とする請求項３記載の不揮発性記憶装置。
【請求項５】
第１主面と、前記第１主面とは反対側の第２主面と、を有する第１導電層と、前記第１主面に対向し、前記第１主面に対して平行な平面を含む第３主面と、前記第３主面の前記第１主面とは反対の側に設けられ、前記第３主面の面積よりも大きい面積を有する第４主面と、前記第３主面と前記第４主面とに接する側面と、前記第３主面と前記側面との間に設けられ、前記第３主面よりも曲率が高い角部と、を有する第２導電層と、前記第１導電層と前記第２導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する抵抗変化層と、前記側面と前記抵抗変化層とに挟まれた第２導電層側絶縁層と、を有する不揮発性記憶装置の製造方法であって、
前記第１導電層となる第１導電膜と、前記抵抗変化層となる抵抗変化膜と、前記第２導電層となる第２導電膜を積層して積層膜を形成し、前記積層膜を加工してメモリセル母体を形成し、
前記メモリセル母体の側壁から前記第２導電膜を酸化して、前記第２導電層側絶縁層を形成することを特徴とする不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
抵抗変化型メモリは、微細化しても特性が劣化し難く、大容量化が容易であるため、次世代の不揮発性メモリとして注目されている。抵抗変化型メモリにおいては、抵抗変化膜に電圧を印加して抵抗変化膜に電流を流すことで、抵抗変化膜の抵抗が変化する特性が利用される。
【０００３】
特許文献１には、動作不良を改善するために、抵抗変化層の上の上部電極が、周縁部から中央部にかけて厚みが連続的に増加し、上部電極と抵抗変化層との接触面がお椀状の形状をなすように、基板側に向かって凸状に形成されている構成が開示されている。  
しかしながら、動作の安定化のためには、改良の余地がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４１６６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、安定した動作が可能な不揮発性記憶装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、第１主面と、前記第１主面とは反対側の第２主面と、を有する第１導電層と、前記第１主面に対向し、前記第１主面に対して平行な平面を含む第３主面と、前記第３主面の前記第１主面とは反対の側に設けられた第４主面と、前記第３主面と前記第４主面とに接する側面と、前記第３主面と前記側面との間に設けられ、前記第３主面よりも曲率が高い角部と、を有する第２導電層と、前記第１導電層と前記第２導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する抵抗変化層と、前記第１導電層の前記第２主面に対向して設けられた整流素子と、を備え、前記第３主面の面積は、前記第２主面の面積よりも小さいことを特徴とする不揮発性記憶装置が提供される。
【０００７】
本発明の別の一態様によれば、第１主面と、前記第１主面とは反対側の第２主面と、を有する第１導電層と、前記第１主面に対向し、前記第１主面に対して平行な平面を含む第３主面と、前記第３主面の前記第１主面とは反対の側に設けられ、前記第３主面の面積よりも大きい面積を有する第４主面と、前記第３主面と前記第４主面とに接する側面と、前記第３主面と前記側面との間に設けられ、前記第３主面よりも曲率が高い角部と、を有する第２導電層と、前記第１導電層と前記第２導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する抵抗変化層と、前記側面と前記抵抗変化層とに挟まれた第２導電層側絶縁層と、を備えたことを特徴とする不揮発性記憶装置が提供される。
【０００８】
本発明の別の一態様によれば、第１主面と、前記第１主面とは反対側の第２主面と、を有する第１導電層と、前記第１主面に対向し、前記第１主面に対して平行な平面を含む第３主面と、前記第３主面とは反対の側に設けられ、前記第３主面の面積よりも大きい面積を有する第４主面と、前記第３主面と前記第４主面とに接する側面と、前記第３主面と前記側面との間に設けられ、前記第３主面よりも曲率が高い角部と、を有する第２導電層と、前記第１導電層と前記第２導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する抵抗変化層と、前記側面と前記抵抗変化層とに挟まれた第２導電層側絶縁層と、を有する不揮発性記憶装置の製造方法であって、前記第１導電層となる第１導電膜と、前記抵抗変化層となる抵抗変化膜と、前記第２導電層となる第２導電膜を積層して積層膜を形成し、前記積層膜を加工してメモリセル母体を形成し、前記メモリセル母体を酸化処理して、メモリセル母体の側壁から前記第２導電膜を酸化して、前記第２導電層側絶縁層を形成することを特徴とする不揮発性記憶装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、安定した動作が可能な不揮発性記憶装置及びその製造方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
【図２】第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
【図３】第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
【図４】第１の実施形態に係る不揮発性記憶装置の動作を例示する模式的斜視図である。
【図５】比較例の不揮発性記憶装置の構成及び動作を例示する模式図である。
【図６】第１の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
【図７】第１の実施形態に係る別の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
【図８】第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
【図９】第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
【図１０】第１の実施形態に係る別の不揮発性記憶装置の製造方法を例示する一部の工程の模式的断面図である。
【図１１】第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
【図１２】第２の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
【図１３】第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
【図１４】第２の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。
【図１５】第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
【図１６】第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
【図１７】第３の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
【図１８】第３の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
【図１９】第３の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。
【図２０】第４の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。  
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１２】
（第１の実施の形態）
図１は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。  
図２は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。  
図３は、本発明の第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。  
すなわち、図２（ａ）は模式的斜視図であり、図２（ｂ）は、図２（ａ）のＡ−Ａ’線断面図であり、図２（ｃ）は図２（ａ）のＢ−Ｂ’線断面図である。  
図１は、図２（ａ）のＡ−Ａ’線の一部に相当する断面図である。図３は、図２（ａ）に例示したメモリセルＭＣの１つの部分を例示した模式的斜視図である。
【００１３】
本実施形態に係る不揮発性記憶装置は、クロスポイント型の不揮発性記憶装置の例である。以下、図２（ａ）〜（ｃ）及び図３により、クロスポイント型の不揮発性記憶装置の全体の構成の概要について説明する。
【００１４】
図２（ａ）〜（ｃ）に表したように、不揮発性記憶装置２０１は、複数積み重ねた要素メモリ層６６を有する。  
要素メモリ層６６のそれぞれは、第１配線５０と、第１配線５０に対して非平行に設けられた第２配線８０と、第１配線５０と第２配線８０との間に設けられた積層構造体６５と、を有する。積層構造体６５のそれぞれは、記憶層６０と整流素子７０とを含む。
【００１５】
ここで、記憶層６０と整流素子７０との積層方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とし、Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。
【００１６】
例えば、不揮発性記憶装置２０１の一番下の要素メモリ層６６において、第１配線５０は、ワード線ＷＬ１１、ＷＬ１２、ＷＬ１３であり、第２配線８０は、ビット線ＢＬ１１、ＢＬ１２、ＢＬ１３である。例えば、一番下の要素メモリ層６６において、第１配線５０は、Ｘ軸方向に延在し、第２配線８０は、Ｘ軸方向に対して直交するＹ軸方向に延在している。そして、第１配線５０と、第２配線８０と、それらの間に設けられた積層構造体６５と、は、Ｘ軸方向とＹ軸方向とに直交するＺ軸方向において積層されている。
【００１７】
また、下から２番目の要素メモリ層６６においては、第１配線５０は、ワード線ＷＬ２１、ＷＬ２２、ＷＬ２３であり、第２配線８０は、ビット線ＢＬ１１、ＢＬ１２、ＢＬ１３である。
【００１８】
さらに、下から３番目の要素メモリ層６６においては、第１配線５０は、ワード線ＷＬ２１、ＷＬ２２、ＷＬ２３であり、第２配線８０は、ビット線ＢＬ２１、ＢＬ２２、ＢＬ２３である。さらに、一番上（下から４番目）の要素メモリ層６６においては、第１配線５０は、ワード線ＷＬ３１、ＷＬ３２、ＷＬ３３であり、第２配線８０は、ビット線ＢＬ２１、ＢＬ２２、ＢＬ２３である。なお、これらの各ワード線を総称して「ワード線ＷＬ」と言い、これらの各ビット線を総称して「ビット線ＢＬ」と言う。
【００１９】
不揮発性記憶装置２０１の場合は、要素メモリ層６６が４層積み重ねられているが、本実施形態に係る不揮発性記憶装置２０１において、要素メモリ層６６の積層数は任意である。なお、このような不揮発性記憶装置２０１は半導体基板の上に設けることができ、その時、要素メモリ層６６の各層は、半導体基板の主面に対して平行に配置することができる。すなわち、要素メモリ層６６は、半導体基板の主面に平行に複数積層される。
【００２０】
なお、上記の第１配線５０、第２配線８０、及び、積層構造体６５のそれぞれの間、並びに、相互の間には、図示しない層間絶縁膜が設けられる。
【００２１】
また、図２（ａ）〜（ｃ）においては、煩雑さを避けるために、各要素メモリ層６６における第１配線５０及び第２配線８０を３本ずつ例示しているが、本実施形態に係る不揮発性記憶装置２０１において、第１配線５０及び第２配線８０の数は、任意であり、また、第１配線５０の数と第２配線８０の数とが異なっていても良い。
【００２２】
そして、隣接する要素メモリ層６６において、第１配線５０及び第２配線８０は、兼用されている。すなわち、図２（ａ）〜（ｃ）に例示したように、ワード線ＷＬ２１、ＷＬ２２、ＷＬ２３は、上下の要素メモリ層６６で兼用され、また、ビット線ＢＬ１１、ＢＬ１２、ＢＬ１３及びビット線ＢＬ２１、ＢＬ２２、ＢＬ２３は、上下の要素メモリ層６６で兼用されている。ただし、本発明はこれに限らず、積層されたそれぞれの要素メモリ層６６において、ワード線ＷＬとビット線ＢＬとをそれぞれ独立して設けても良い。なお、各要素メモリ層６６においてワード線ＷＬとビット線ＢＬとをそれぞれ独立して設けた場合、ワード線ＷＬの延在方向とビット線ＢＬの延在方向とは、要素メモリ層６６のそれぞれにおいて変えても良い。
【００２３】
また、ここでは、第１配線５０をワード線ＷＬとし、第２配線８０をビット線ＢＬとしたが、第１配線５０をビット線ＢＬとし、第２配線８０をワード線ＷＬとしても良い。すなわち、ビット線ＢＬとワード線ＷＬとは相互に入れ換え可能である。以下では、第１配線５０がワード線ＷＬであり、第２配線８０がビット線ＢＬである場合として説明する。
【００２４】
そして、図２（ｂ）、図２（ｃ）及び図３に表したように、要素メモリ層６６のそれぞれにおいて、記憶層６０と整流素子７０とを含む積層構造体６５が、第１配線５０と第２配線８０とが３次元的に交差する部分（クロスポイント）に設けられる。各クロスポイントにおける記憶層６０が１つの記憶単位となり、この記憶層６０を含む積層構造体６５が１つのメモリセルＭＣとなる。
【００２５】
なお、図２（ｂ）及び図２（ｃ）に表した例では、第１配線５０側に整流素子７０が設けられ、第２配線側に記憶層６０が設けられているが、第１配線５０側に記憶層６０を設け、第２配線側に整流素子７０を設けて良い。さらに、要素メモリ層６６ごとに、第１配線５０及び第２配線８０に対する整流素子７０及び記憶層６０の積層順を変えても良く、このように、整流素子７０及び記憶層６０の積層順は、任意である。
【００２６】
なお、整流素子７０には、例えば多結晶シリコン層にｐ型不純物とｎ型不純物とをドープした積層膜を有するｐｉｎダイオード、金属と半導体との界面に形成されるショットキー障壁を有するショットキーダイオード、及び、金属／絶縁体／金属の積層構造を有するＭＩＭ（Metal Insulator Metal）ダイオードなどの各種のダイオードを用いることができる。
【００２７】
図１に表したように、不揮発性記憶装置２０１は、第１導電層１１０と、第２導電層１２０と、第１導電層１１０と第２導電層１２０との間に設けられた抵抗変化層１３０と、第１導電層１１０の第２導電層１２０とは反対の側に設けられた整流素子７０と、を備える。すなわち、上記の記憶層６０は、第１導電層１１０と、第２導電層１２０と、抵抗変化層１３０と、を有する。
【００２８】
抵抗変化層１３０に印加される電界及び通電される電流の少なくともいずれかによって、抵抗変化層１３０の電気抵抗が変化する。抵抗変化層１３０には、例えば、遷移金属酸化物が用いられる。抵抗変化層１３０には、例えば、ＴｉＯ、ＨｆＯ、ＮｉＯ及びＣｏＯなどの種々の材料が用いられる。
【００２９】
第１導電層１１０は、第１主面１１０ｆと、第２主面１１０ｍと、を有する。第１主面１１０ｆは、第２導電層１２０に対向する側の面であり、抵抗変化層１３０に対向する。第２主面１１０ｍは、整流素子７０に対向する側の面である。すなわち、整流素子７０は、第１導電層１１０の第２主面１１０ｍに対向して設けられる。
【００３０】
第２導電層１２０は、第３主面１２０ｆと、第４主面１２０ｍと、側面１２０ｓと、角部１２０ｃと、を有する。  
第３主面１２０ｆは、第１主面１１０ｆに対向し、第１主面１１０ｆに対して平行な平面を含む。第４主面１２０ｍは、第３主面１２０ｆの第１主面１１０ｆとは反対の側に設けられている。側面１２０ｓは、第３主面１２０ｆと第４主面１２０ｍとに接する。角部１２０ｃは、第３主面１２０ｆと側面１２０ｓとの間に設けられる。角部１２０ｃは、第３主面１２０ｆよりも曲率が大きい。なお、角部１２０ｃは、さらに、側面１２０ｓよりも曲率が大きく設定できる。
【００３１】
すなわち、第２導電層１２０の第３主面１２０ｆは、第１導電層１１０に対向する面であり、第２導電層１２０の第４主面１２０ｍは、第２導電層１１０の第３主面１２０ｆとは反対側の面である。
【００３２】
本具体例では、第１導電層１１０の第１主面１１０ｆは第１導電層１１０から第２導電層１２０に向かう積層方向に対して垂直な平面である。従って、第２導電層１２０の第３主面１２０ｆは、上記の積層方向に対して垂直な平面である。なお、本具体例では、第１導電層１１０から第２導電層１２０に向かう積層方向は、Ｚ軸方向である。
【００３３】
そして、第４主面１２０ｍ、側面１２０ｓ及び角部１２０ｃは、第３主面１２０ｆよりも第１導電層１１０から遠い。すなわち、第３主面１２０ｆは、第２導電層１２０のうちで、第１導電層１１０に一番近接した部分である。
【００３４】
本具体例では、第２導電層１２０の側面１２０ｓは、抵抗変化層１３０に接している。第２導電層１２０の第３主面１２０ｆ、角部１２０ｃ及び側面１２０ｓは、抵抗変化層１３０に取り囲まれ、覆われている。
【００３５】
角部１２０ｃは、第３主面１２０ｆよりも曲率が大きいため、角部１２０ｃに接する抵抗変化層１３０において、第１導電層１１０と第２導電層１２０との間の電界が集中する。
【００３６】
ここで、上記の曲率は、第１導電層１１０から第２導電層１２０に向かう方向（Ｚ軸方向）に対して平行な平面で、第２導電層１２０を切断した時の第３主面１２０ｆ、側面１２０ｓ及び角部１２０ｃの曲率である。すなわち、第１導電層１１０から第２導電層１２０に向かう方向（Ｚ軸方向）に対して平行な平面（例えばＺ−Ｘ平面またはＺ−Ｙ平面）で角部１２０ｃを切断したときの角部１２０ｃの曲率は、Ｚ軸方向に対して平行な前記平面で第３主面１２０ｆを切断したときの第３主面１２０ｆの曲率よりも大きい。また、本具体例では、角部１２０ｃの曲率は、Ｚ軸方向に対して平行な前記平面で側面１２０ｓを切断したときの側面１２０ｓの曲率よりも大きい。
【００３７】
ここで、曲率は、曲率半径の逆数である。従って、曲率半径が無限大である平面における曲率は零とされる。従って、実質的に平面である第３主面１２０ｆの曲率は零とされる。また、側面１２０ｓをＺ軸に対して平行な平面（例えばＺ−Ｘ平面またはＺ−Ｙ平面）で切断したときの側面１２０ｓの形状が直線である場合は、側面１２０ｓの曲率は零とされる。
【００３８】
なお、第２導電層１２０の形成方法にもよるが、一般に、第３主面１２０ｆと側面１２０ｓとの角は微視的に見れば丸味を有する曲面になることが多く、角部１２０ｃが丸味を有することがある。この場合において、角部１２０ｃの曲率は、第３主面１２０ｆの曲率よりも大きい。また、第２導電層１２０をＺ軸方向に平行な面で切断したときの形状が台形であり、角部１２０ｃが丸味を有さない場合は、曲率は、例えば無限大とみなされる。この場合も、角部１２０ｃは第３主面１２０ｆよりも曲率が大きい。
【００３９】
本具体例では、第４主面１２０ｍの面積は、第３主面１２０ｆの面積よりも大きく、すなわち、第３主面１２０ｆの面積は、第４主面１２０ｍの面積よりも小さい。具体的には、第３主面１２０ｆを積層方向（Ｚ軸方向）に対して平行な切断面で切断した長さ（例えばＹ軸方向に沿った第３長さｄ２ｆ）は、第４主面１２０ｍをこの切断面で切断した長さ（例えばＹ軸方向に沿った第４長さｄ２ｍ）よりも短い。第２導電層１２０の側面１２０ｓは、第３主面１２０ｆの側から第４主面１２０ｍの側に向かって拡開している。
【００４０】
そして、第３主面１２０ｆに対して垂直な切断面（積層方向であるＺ軸方向に対して平行な切断面）で第３主面１２０ｆを切断した長さ（例えばＹ軸方向に沿った第３長さｄ２ｆ）は、第２主面１１０ｍをこの切断面で切断した長さ（例えばＹ軸方向に沿った第２長さｄ１ｍ）よりも短い。
【００４１】
すなわち、第１導電層１１０の整流素子７０の側の第２主面１１０ｍを積層方向（Ｚ軸方向）に対して平行な切断面で切断した長さ（第２長さｄ１ｍ）は、第３主面１２０ｆを上記の切断面で切断した長さ（第３長さｄ２ｆ）よりも長い。これにより、第２導電層１１０と整流素子７０とが接する第２主面１１０ｍの面積は大きくなり、効率的に整流素子７０に電流を流すことができる。なお、本具体例では、第１導電層１１０の第２主面１１０ｍを積層方向（Ｚ軸方向）に対して平行な切断面で切断した長さ（第２長さｄ１ｍ）は、第４主面１２０ｍを上記の切断面で切断した長さ（第４長さｄ２ｍ）よりも長い。
【００４２】
このように、不揮発性記憶装置２０１においては、第３主面１２０ｆの面積は、第１導電層１１０の整流素子７０に対向する側の第２主面１１０ｍの面積よりも小さい。本具体例では、第１導電層１１０の寸法（第１導電層１１０のＸ−Ｙ平面における寸法）は、例えば、メモリセルＭＣの寸法（抵抗変化層１３０のＸ−Ｙ平面における寸法）と同じである。すなわち、第１導電層１１０の第２長さｄ１ｍは、メモリセルＭＣの一辺の長さと同じである。そして、第３主面１２０ｆの寸法（第３主面１２０ｆのＸ−Ｙ平面における寸法）は、メモリセルＭＣの寸法よりも小さい。すなわち、第３長さｄ２ｆは、メモリセルＭＣの一辺の長さよりも小さい。
【００４３】
第２導電層１２０の第３主面１２０ｆの面積が小さいことにより、第３主面１２０ｆの周囲において、曲率が大きい角部１２０ｃに電界が集中し、電界集中部に接する抵抗変化層１３０に後述するフィラメントＦ１が形成される。  
このような構成により、後述するように、安定した動作が可能な不揮発性記憶装置が提供できる。
【００４４】
不揮発性記憶装置２０１は、上記の積層構造体６５（記憶層６０及び整流素子７０）を挟むようにして設けられたワード線ＷＬ（第１配線５０）及びビット線ＢＬ（第２配線８０）をさらに備えることができ、上記の積層構造体６５（記憶層６０及び整流素子７０）には、ワード線ＷＬ及びビット線ＢＬを介して、電圧の印加、及び、電流の通電、の少なくともいずれかが行われる。
【００４５】
なお、第１導電層１１０及び第２導電層１２０の少なくともいずれかは、ワード線ＷＬ及びビット線ＢＬの少なくともいずれかと兼用されても良い。
【００４６】
すなわち、第１導電層１１０及び第２導電層１２０は、抵抗変化層１３０に電圧を印加し、及び、電流を通電する機能を有する導電体であれば、その構成及び材料は任意である。
なお、積層構造体６５の周囲には、層間絶縁層１５０が設けられている。
【００４７】
図４は、本発明の第１の実施形態に係る不揮発性記憶装置の動作を例示する模式的斜視図である。  
図４に表したように、本実施形態に係る不揮発性記憶装置２０１においては、記憶層６０の第２導電層１２０の端である第３主面１２０ｆの面積は、第１導電層１１０の面積よりも小さい。そして、第２導電層１２０の第１導電層１１０の側の面（第３主面１２０ｆ、側面１２０ｓ及び角部１２０ｃ）は、抵抗変化層１３０に覆われている。
【００４８】
このような構造により、第１導電層１１０と第２導電層１２０との間に電圧を印加したとき、角部１２０ｃに接する抵抗変化層１３０に電界が集中し、第２導電層１２０の角部１２０ｃと、第１導電層１１０と、の間にフィラメントＦ１が生じる。角部１２０ｃは、第３主面１２０ｆと側面１２０ｓとの間の第３主面１２０ｆの周縁に沿っている。すなわち、第３主面１２０ｆの周縁に沿った線状の領域において、電界が集中し、フィラメントＦ１は、この線状の部分と、第１導電層１１０と、の間に形成される。フィラメントＦ１は、第１導電層１１０と第２導電層１２０との間の電流の経路となる。
【００４９】
すなわち、第３主面１２０ｆは第１導電層１１０に近接しているものの、第３主面１２０ｆは、第１導電層１１０に対して平行であるため、第３主面１２０ｆには電界が集中しない。そして、第３主面１２０ｆの周縁の線状の角部１２０ｃにおいて電界が集中する。そして、角部１２０ｃは、第３主面１２０ｆの周縁に沿った線状であるため、電界集中部も線状である。すなわち、電界が過度に集中されて電界が一点に集中されるのではなく、電界は線状に適度に集中される。
【００５０】
このように、不揮発性記憶装置２０１においては、１つのメモリセルＭＣ内において、フィラメントＦ１が形成される場所が制御されるので、フィラメントＦ１の特性が揃う。これにより、記憶層６０の動作特性が均一化される。これにより、不揮発性記憶装置２０１に設けられる複数の記憶層６０の特性のばらつきが抑制され、メモリセルＭＣどうしの間における書き込み特性及び消去特性のばらつきが抑制される。そして、電界は適度に集中されるため、電界が過度に集中された場合に発生する後述する問題が抑制される。
【００５１】
従来の技術においては、抵抗変化層１３０に電流経路となるフィラメントＦ１を形成するために、電界集中部を形成する電極（第１導電層１１０及び第２導電層１２０）の構成が検討されている。しかしながら、従来の技術においては、電界集中部を形成することと同時に、整流素子７０を含めた積層構造体６５の全体の特性を適正にするための電極（第１導電層１１０及び第２導電層１２０）の構成に関しては、何ら開示がない。
【００５２】
これに対し、本実施形態においては、整流素子７０を含めた積層構造体６５の全体の特性を適正にするための電極（第１導電層１１０及び第２導電層１２０）の新たな構成が提案される。
【００５３】
すなわち、第１導電層１１０の整流素子７０に対向する側の第２主面１１０ｍの面積は、第２導電層１２０の第４主面１２０ｍ及び第３主面１２０ｆの面積よりも大きい。これにより、第１導電層１１０と整流素子７０との間で電流を効率良く流すことができる。これにより、整流素子７０を介して、記憶層６０に十分大きい電流を流すことができるため、記憶層６０の抵抗状態を高い精度で検出することができる。また、記憶層６０の抵抗状態を高い精度で制御することができる。
【００５４】
このように、本実施形態に係る不揮発性記憶装置２０１においては、第２導電層１２０の第３主面１２０ｆの面積を小さくして電界集中部の位置を制御してフィラメントＦ１が形成される位置を制御しつつ、電界集中部を線状にして過度な電界集中を抑制する。そして、それと同時に、第１導電層１１０の整流素子７０の側の第２主面１１０ｍの面積を大きくすることで、整流素子７０に効率良く電流を流すことができ、これにより、安定した動作が可能な不揮発性記憶装置が提供できる。
【００５５】
図５は、比較例の不揮発性記憶装置の構成及び動作を例示する模式図である。  
すなわち、図５（ａ）及び図５（ｂ）は、第１比較例の不揮発性記憶装置の構成及び動作を例示する模式的断面図及び模式的斜視図である。図５（ｃ）及び図５（ｄ）は、第２比較例の不揮発性記憶装置の構成及び動作を例示する模式的断面図及び模式的斜視図である。図５（ｅ）及び図５（ｆ）は、第３比較例の不揮発性記憶装置の構成及び動作を例示する模式的断面図及び模式的斜視図である。
【００５６】
（第１比較例）
図５（ａ）に表したように、第１比較例の不揮発性記憶装置２０９ａにおいては、第２導電層１２０は、第１導電層１１０と同じ平面形状（Ｘ−Ｙ平面における断面）を有している。すなわち、第２導電層１２０の第１導電層１１０の側の第３主面１２０ｆの面積は、第４主面１２０ｍの面積と同じである。そして、第３主面１２０ｆの面積は、第１導電層１１０の整流素子７０の側の第２主面１１０ｍの面積と同じである。  
このため、第１導電層１１０と第２導電層１２０とが互いに対向する面（第３主面１２０ｆ及び第１主面１１０ｆ）どうしの間に設けられる抵抗変化層１３０に電界集中部は形成されない。
【００５７】
このため、図５（ｂ）に表したように、例えば、第１導電層１１０と第２導電層１２０とが互いに対向する面（第３主面１２０ｆ及び第１主面１１０ｆ）どうしの間の任意の場所にフィラメントＦ１が形成される。このため、フィラメントＦ１が形成される位置の制御ができず、記憶層６０の動作特性が不均一となる。また、例えば、第１導電層１１０と第２導電層１２０とが互いに対向する面（第３主面１２０ｆ及び第１主面１１０ｆ）の端部に接する層間絶縁層１５０に電流経路が形成されてしまうと、抵抗変化層１３０の中を電流が流れるのではなく、抵抗変化層１３０の側面を電流が流れてしまい、所望の抵抗変化特性が得られず、この場合も、動作特性は不均一になる。
【００５８】
（第２比較例）
図５（ｃ）に表したように、第２比較例の不揮発性記憶装置２０９ｂにおいては、第２導電層１２０は、第１導電層１１０の側が膨らんだ凸状の形状を有している。そして、第２導電層１２０の第１導電層１１０の側の面１２０ｆｂと、第１導電層１１０と、の距離は連続的に変化しており、第２導電層１２０は椀状の形状を有している。すなわち、第２導電層１２０は、第１導電層１１０に対向する部分において、平面の部分を有しておらず、第２導電層１２０と第１導電層１１０とは、第２導電層１２０の凸状の頂部の１点で互いに近接する。この構成は、特許文献１に記載された構成に相当する。  
このため、第１導電層１１０と第２導電層１２０とが互いに対向する面（面１２０ｆｂ及び第１主面１１０ｆ）どうしの間に設けられる抵抗変化層１３０において、１点で電界が集中する。
【００５９】
従って、図５（ｄ）に表したように、第２導電層１２０の凸状の頂部の１点が電界集中部となり、この部分にフィラメントＦ１が形成される。フィラメントＦ１が形成される位置が制御されるが、電界が集中する部分が１点のみであるため、動作回数が多い時などにその電界集中部の特性が劣化しやすく、動作信頼性が低下することがある。このため、結果として安定した動作がし難い。
【００６０】
（第３比較例）
図５（ｅ）に表したように、第３比較例の不揮発性記憶装置２０９ｃにおいては、第２導電層１２０は、第１導電層１１０の側に鋭く突き出た凸状の形状を有している。すなわち、第２導電層１２０の第１導電層１１０の側の側面１２０ｆｃは、第２導電層１２０の側が凹んだ凹状の形状を有している。この場合も、第２導電層１２０は、第１導電層１１０に対向する部分において、平面の部分を有しておらず、第２導電層１２０と第１導電層１１０とは、第２導電層１２０の凸状の先端の間の１点で互いに近接する。  
このため、図５（ｆ）に表したように、第２導電層１２０の先端の１点に電界が集中し、この先端にフィラメントＦ１が形成される。この場合も、電界が集中する部分が１点のみであるため、動作回数が多い時などにその電界集中部の特性が劣化しやすく、動作信頼性が低下することがある。このため、結果として安定した動作がし難い。
【００６１】
このように、第１比較例においては、電界集中部が設けられず動作特性が不均一であり、第２比較例及び第３比較例においては、１点の電界集中部が形成されるため、動作信頼性が低下し易い。
【００６２】
これに対し、本実施形態に係る不揮発性記憶装置２０１においては、第３主面１２０ｆは平面であり、第３主面１２０ｆの周縁に沿った線状の領域である角部１２０ｃに電界集中部が設けられる。従って、線状の領域の角部１２０ｃに制御されてフィラメントＦ１が形成され、動作特性が均一化される。これと同時に、電界集中部が１点ではなく線状であるため、例えば、動作の回数が多い場合においても、特性の劣化を抑制することができる。すなわち、電界集中部を線状とすることで、電界集中部が点である場合に比べて動作信頼性を向上できる。
【００６３】
本実施形態に係る不揮発性記憶装置２０１においては、記憶層６０及び整流素子７０を形成した後に、例えば、記憶層６０に高い電圧を印加するフォーミング動作を実施して、第１導電層１１０と第２導電層１２０との間に上記のフィラメントＦ１が形成される。
【００６４】
特に、不揮発性記憶装置２０１において、面積の小さい第２導電層１２０を陽極とすることで、低抵抗状態から高抵抗状態に移行させるリセット動作を小さい電流で行うことが可能になる。この構成により、不揮発性記憶装置２０１の消費電力を低減でき、より好ましい。
【００６５】
不揮発性記憶装置２０１の製造方法の例について説明する。  
図６は、本発明の第１の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。  
図６（ａ）に表したように、図示しない基板の上にＣＭＯＳ作製工程により、メモリセルの駆動回路（制御回路も含む）を作製し、その上に、例えばプラズマＣＶＤ法を用いてシリコン酸化膜の層間絶縁膜１５１を形成する。層間絶縁膜１５１は、層間絶縁層１５０の一部となる。そして、例えば、ダマシン工程を用いて、層間絶縁膜１５１中に、タングステンの第１配線５０を形成する。
【００６６】
第１配線５０の形成には、ＰＶＤ法やＣＶＤ法を用いることができる。ダマシン工程においては、ＣＶＤ法の方が、カバレッジに優れているので望ましい。
【００６７】
その後、図６（ｂ）に表したように、第１配線５０の上に導電膜５１を形成する。導電膜５１の厚さは、例えば、５ｎｍ（ナノメートル）〜２０ｎｍとされる、導電膜５１には、例えば、チタンナイトライド及びタンタルナイトライド等の耐酸化性のある材料を用いることができる。導電膜５１の形成には、例えば、ＰＶＤ法及びＡＬＤ法が用いられる。
【００６８】
さらに、導電膜５１の上に、整流素子７０となる整流素子膜７１を形成する。整流素子膜７１には、例えばポリシリコンＰＩＮダイオード層が用いられ、整流素子膜７１は、例えばＬＰＣＶＤ法を用いて形成される。
【００６９】
整流素子膜７１の上に、第１導電層１１０となる第１導電膜１１１が形成される。第１導電膜１１１の厚さは、例えば、５ｎｍ〜２０ｎｍとすることができる。第１導電膜１１１には、例えば、チタンナイトライド及びタンタルナイトライド等の耐酸化性のある導電性材料を用いることができる。第１導電膜１１１の形成には、例えば、ＰＶＤ法及びＡＬＤ法を用いることができる。
【００７０】
さらに、第１導電膜１１１の上に、犠牲膜１８０を形成する、犠牲膜１８０には、例えば、シリコン窒化膜が用いられる。犠牲膜１８０の形成には、例えば、ＡＬＤ法及びＬＰＣＶＤ法を用いることができる。犠牲膜１８０は、シリコン酸化膜に対して選択エッチング性がある材料であれば、他の材料でも良い。
【００７１】
さらに、犠牲膜１８０の上にレジストを塗布し、フォトリソグラフィー技術を用いて、メモリセルのパターニングのためのレジスト層１８１を形成する。
【００７２】
そして、図６（ｃ）に表したように、レジスト層１８１をマスクにして、犠牲膜１８０、第１導電膜１１１、整流素子膜７１及び導電膜５１を一括で加工する。この加工には、例えば、リアクティブイオンエッチング法（ＲＩＥ法）を用いることができる。これにより、第１導電層１１０及び整流素子７０が形成される。
【００７３】
その後、レジスト層１８１と加工残渣を除去する。さらに、犠牲膜１８０、第１導電膜１１１、整流素子膜７１及び導電膜５１が除去された領域（メモリセルどうしの間の領域となる）に、シリコン酸化膜を埋め込み、層間絶縁層１５０の別の一部となる層間絶縁膜１５２を形成する。層間絶縁膜１５２の形成には、例えば、ＰＥＣＶＤ法及び塗布法を用いることができる。
【００７４】
その後、例えばＣＭＰ法を用いて、犠牲膜１８０の表面が露出するまで、層間絶縁膜１５２を除去する。
【００７５】
その後、図６（ｄ）に表したように、例えばホットリン酸を用いて、犠牲膜１８０を除去し、第１導電層１１０の表面を露出させる。
【００７６】
その後、図６（ｅ）に表したように、第１導電層１１０の上に、抵抗変化層１３０となる抵抗変化膜１３１を形成する。抵抗変化膜１３１には、例えば、遷移金属の酸化物を用いることができ、例えば、ハフニア、ジルコニア、チタニア及びタンタルオキサイドなどを用いることができる。抵抗変化膜１３１の厚さは、５ｎｍ〜２０ｎｍとすることができる。抵抗変化膜１３１の形成には、例えば、ＡＬＤ法が用いられる。
【００７７】
そして、抵抗変化膜１３１をエッチバックして、抵抗変化膜１３１に孔１３０ｈを形成する。孔１３０ｈの開口部は、孔１３０ｈの底面よりも広く、孔１３０ｈの側面はテーパ状とすることができる。この孔１３０ｈの深さは、抵抗変化膜１３１の途中の深さであり、孔１３０ｈは、第１導電層１１０には到達していない。
【００７８】
さらに、抵抗変化膜１３１の上に、第２導電層１２０となる第２導電膜１２１を形成する。第２導電膜１２１には、チタンナイトライド及びタンタルナイトライド等の耐酸化性のある導電性材料を用いることができる。第２導電膜１２１の厚さは、例えば、５ｎｍ〜２０ｎｍとすることができる。第２導電膜１２１の形成には、例えば、ＰＶＤ法及びＡＬＤ法を用いることができる。
【００７９】
その後、図６（ｆ）に表したように、層間絶縁膜１５２の上の第２導電膜１２１（及び必要に応じて抵抗変化膜１３１）を、例えばＣＭＰ法により除去し、層間絶縁膜１５２を露出させる。これにより、第２導電層１２０が形成される。さらに、後処理（例えばアニールなど）の後、第２配線８０となる金属膜を形成し、この金属膜を所定の形状に加工して、図１に例示した不揮発性記憶装置２０１が作製される。
【００８０】
図７は、本発明の第１の実施形態に係る別の不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。  
図７（ａ）に表したように、層間絶縁膜１５１中に、タングステンの第１配線５０を形成する。  
その後、図７（ｂ）に表したように、第１配線５０の上に導電膜５１、整流素子膜７１、第１導電膜１１１及び犠牲膜１８０を順次形成し、レジスト層１８１を形成する。本具体例では、レジスト層１８１の幅は、第１配線５０の幅よりも小さくされている。
【００８１】
そして、図７（ｃ）に表したように、レジスト層１８１をマスクにして、犠牲膜１８０、第１導電膜１１１、整流素子膜７１及び導電膜５１を一括で加工して、第１導電層１１０及び整流素子７０を形成する。この後、犠牲膜１８０、第１導電膜１１１、整流素子膜７１及び導電膜５１が除去された領域に、シリコン酸化膜の層間絶縁膜１５２を形成する。その後、例えばＣＭＰ法を用いて、犠牲膜１８０の表面が露出するまで、層間絶縁膜１５２を除去する。
【００８２】
その後、図７（ｄ）に表したように、犠牲膜１８０を除去し、第１導電層１１０の表面を露出させる孔１５２ｈを形成する。この後、層間絶縁膜１５２をエッチバックし、孔１５２ｈの側面を傾斜させる。すなわち、孔１５２ｈは、第１導電層１１０を底面とし、層間絶縁膜１５２の側面が傾斜したテーパ状の形状を有し、孔１５２ｈの開口部は、孔１５２ｈの底面よりも広い。
【００８３】
その後、図７（ｅ）に表したように、第１導電層１１０の上に、抵抗変化膜１３１及び第２導電膜１２１を形成する。
【００８４】
その後、層間絶縁膜１５２の上の第２導電膜１２１及び抵抗変化膜１３１を、例えばＣＭＰ法により除去し、層間絶縁膜１５２を露出させる。さらに、後処理（例えばアニールなど）の後、第２配線８０となる金属膜を形成し、この金属膜を所定の形状に加工して、図７（ｆ）に例示した不揮発性記憶装置２０１ａが作製される。
【００８５】
不揮発性記憶装置２０１ａにおいても、第２導電層１２０に第３主面１２０ｆよりも曲率が大きく、線状の電界集中部となる角部１２０ｃが設けられ、また、第１導電層１１０の整流素子７０の側の第２主面１１０ｍは、メモリセルＭＣの寸法（抵抗変化層１３０のＸ−Ｙ平面における寸法）と同じである。すなわち、第２主面１１０ｍの面積は、第２導電層１２０の第４主面１２０ｍ及び第３主面１２０ｆの面積よりも大きい。  
これにより、第２導電層１２０の角部１２０ｃによる線状の電界集中部によるフィラメントＦ１の制御と、整流素子７０への効率的な電流の通電と、の効果により、安定した動作が可能となる。
【００８６】
図８は、本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。  
図８（ａ）に表したように、本実施形態に係る別の不揮発性記憶装置２０１ｂにおいては、不揮発性記憶装置２０１における第２導電層１２０の第３主面１２０ｆの面積が、第４主面１２０ｍの面積よりもかなり小さく、第３主面１２０ｆの第３長さｄ２ｆは、第４主面１２０ｍの第４長さｄ２ｍの１／２よりも小さい構成である。  
このように、第３主面１２０ｆの面積が、第２主面１１０ｍの面積よりも小さく設定されることで、第３主面１２０ｆの周縁の角部１２０ｃに電界が集中しやすくなる。第３主面１２０ｆの面積の値は任意である。なお、この場合も、第２主面１１０ｍの第２長さｄ１ｍは、第３主面１２０ｆの第３長さｄ２ｆよりも長い。
【００８７】
図８（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置２０１ｃにおいては、不揮発性記憶装置２０１における第２導電層１２０の側面１２０ｓが、第２導電層１２０の外側に向けて膨らんだ凸面状である。そして、第２導電層１２０には、平面の第３主面１２０ｆが設けられている。この場合も、第２導電層１２０の角部１２０ｃの曲率は、第３主面１２０ｆ及び側面１２０ｓの曲率よりも大きく、線状の角部１２０ｃに電界集中部を形成することができる。
【００８８】
図８（ｃ）に表したように、本実施形態に係る別の不揮発性記憶装置２０１ｄにおいては、不揮発性記憶装置２０１における第２導電層１２０の側面１２０ｓが第２導電層１２０の側に向けて凹んだ凹面状である。そして、第２導電層１２０には、平面の第３主面１２０ｆが設けられている。この場合も、第２導電層１２０の角部１２０ｃの曲率は、第３主面１２０ｆ及び側面１２０ｓの曲率よりも大きく、線状の角部１２０ｃに電界集中部を形成することができる。  
このように、角部１２０ｃの曲率が側面１２０ｓの曲率よりも大きくなれば良く、側面１２０ｓの形状は任意である。
【００８９】
このような構成の不揮発性記憶装置２０１ｂ、２０１ｃ及び２０１ｄにおいても、第２導電層１２０の角部１２０ｃによる線状の電界集中部によるフィラメントＦ１の制御と、整流素子７０への効率的な電流の通電の効果と、により、安定した動作が可能となる。
【００９０】
図９は、本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。  
図９（ａ）に表したように、本実施形態に係る別の不揮発性記憶装置２０１ｅにおいては、不揮発性記憶装置２０１における第１導電層１１０の第１主面１１０ｆの面積が、第２主面１１０ｍの面積よりも小さい構成である。それ以外は、不揮発性記憶装置２０１と同様なので説明を省略する。
【００９１】
このときも、第１導電層１１０の整流素子７０の側の第２主面１１０ｍの面積は、第２導電層１２０の第３主面１２０ｆ及び第４主面１２０ｍの面積よりも大きく、メモリセルＭＣの寸法（抵抗変化層１３０のＸ−Ｙ平面における寸法）と同じである。本具体例では、第２主面１１０ｍの面積は、整流素子７０の第１導電層１１０の側の面（整流素子面７０ｍ）と同じ面積である。
【００９２】
これにより、第２導電層１２０の角部１２０ｃによる線状の電界集中部によるフィラメントＦ１の制御と、整流素子７０への効率的な電流の通電の効果と、により、安定した動作が可能となる。
【００９３】
図９（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置２０１ｆにおいては、第１導電層１１０の第２主面１１０ｍの面積が、整流素子７０の第１導電層１１０の側の面（整流素子面７０ｍ）の面積よりも小さいが、第２導電層１２０の第３主面１２０ｆ及び第４主面１２０ｍの面積よりも大きい。それ以外は、不揮発性記憶装置２０１と同様なので説明を省略する。
【００９４】
このように、第１導電層１１０の第２主面１１０ｍの面積が、整流素子７０の第１導電層１１０の側の面（整流素子面７０ｍ）の面積と必ずしも一致する必要はなく、第１導電層１１０の第２主面１１０ｍの面積が、第２導電層１２０の第３主面１２０ｆ及び第４主面１２０ｍの面積よりも大きければ良い。これにより、第２導電層１２０の第４主面１２０ｍから第３主面１２０ｆに向けて流れる電流の経路の断面積よりも、第１導電層１１０を経て整流素子７０に向けて流れる電流の経路の断面積を大きくすることができる。
【００９５】
このような構成によっても、第２導電層１２０の角部１２０ｃによる線状の電界集中部によるフィラメントＦ１の制御と、整流素子７０への効率的な電流の通電の効果と、により、安定した動作が可能となる。
【００９６】
図９（ｃ）に表したように、本実施形態に係る別の不揮発性記憶装置２０１ｇにおいては、第１導電層１１０の第２主面１１０ｍの面積は、整流素子７０の第１導電層１１０の側の面（整流素子面７０ｍ）の面積よりも小さく、第２導電層１２０の第４主面１２０ｍと実質的に同様である。ただし、この場合も、第１導電層１１０の第２主面１１０ｍの面積は、第２導電層１２０の第３主面１２０ｆの面積よりも大きい。それ以外は、不揮発性記憶装置２０１と同様なので説明を省略する。
【００９７】
すなわち、不揮発性記憶装置２０１ｇにおいては、第２主面１１０ｍの第２長さｄ１ｍは、第３主面１２０ｆの第３長さｄ２ｆよりも長く、第４主面１２０ｍの第４長さｄ２ｍと実質的に同じである。  
また、第１主面１１０ｆの第１長さｄ１ｆは、第２主面１１０ｍの第２長さｄ１ｍよりも短く、第４主面１２０ｍの第４長さｄ２ｍよりも短い。
【００９８】
不揮発性記憶装置２０１ｇにおいても、第１導電層１１０の第２主面１１０ｍの面積は、電界集中部となる第２導電層１２０の角部１２０ｃの面積よりも大きいため、第１導電層１１０と整流素子７０との間で効率良く電流を流すことができる。すなわち、この場合も、第２導電層１２０の角部１２０ｃによる線状の電界集中部によるフィラメントＦ１の制御と、整流素子７０への効率的な電流の通電の効果と、により、安定した動作が可能となる。
【００９９】
なお、第１導電層１１０と整流素子７０との間で効率良く電流を流すために、第１導電層１１０の第２主面１１０ｍの面積はできるだけ大きいことがより望ましい。すなわち、第１導電層１１０の第２主面１１０ｍを積層方向（Ｚ軸方向）に対して平行な切断面で切断した長さ（第２長さｄ１ｍ）は、整流素子７０の第１導電層１１０の側の面（整流素子面７０ｍ）を積層方向（Ｚ軸方向）に対して平行な切断面で切断した長さと実質的に同じ、または、それよりも長いことがより望ましい。
【０１００】
なお、上記の不揮発性記憶装置２０１及び２０１ａ〜２０１ｇにおいては、第３主面１２０ｆを積層方向（Ｚ軸方向）に対して平行な切断面で切断した長さ（第３長さｄ２ｆ）は、第４主面１２０ｍをこの切断面で切断した長さ（第４長さｄ２ｍ）よりも短い。すなわち、第２導電層１２０の側面１２０ｓは、第３主面１２０ｆの側から第４主面１２０ｍの側に向かって拡開している。
【０１０１】
ただし、本発明の実施形態はこれに限らず、第３主面１２０ｆを積層方向（Ｚ軸方向）に対して平行な切断面で切断した長さ（第３長さｄ２ｆ）は、第４主面１２０ｍをこの切断面で切断した長さ（第４長さｄ２ｍ）以上であっても良い。すなわち、第２導電層１２０の側面１２０ｓは、実質的にＺ軸方向に対して平行でも良く、また、側面１２０ｓは、第４主面１２０ｍの側から第３主面１２０ｆの側に向かって拡開する形状でも良い。
【０１０２】
すなわち、第３主面１２０ｆが実質的に平面であり、第３主面１２０ｆの周縁部の角部１２０ｃにおいて、第３主面１２０ｆよりも曲率が大きく、角部１２０ｃによって線状の電界集中部が形成出来れば良いので、第１導電層１１０から遠い第４主面１２０ｍの面積や形状は任意である。
【０１０３】
以下、不揮発性記憶装置２０１ｅの製造方法の例について説明する。  
図１０は、本発明の第１の実施形態に係る別の不揮発性記憶装置の製造方法を例示する一部の工程の模式的断面図である。  
既に説明した図６（ａ）〜図６（ｄ）と同様の方法により、第１配線５０、導電膜５１、整流素子膜７１、第１導電膜１１１及び犠牲膜１８０を順次形成し、レジスト層１８１をマスクにして、犠牲膜１８０、第１導電膜１１１、整流素子膜７１及び導電膜５１を一括で加工し、犠牲膜１８０、第１導電膜１１１、整流素子膜７１及び導電膜５１が除去された領域に、シリコン酸化膜の層間絶縁膜１５２を形成し、犠牲膜１８０の表面が露出するまで、層間絶縁膜１５２を除去した後、犠牲膜１８０を除去し、第１導電層１１０の表面を露出させる。
【０１０４】
その後、図１０に表したように、第１導電膜１１１をエッチングして、凸状の形状に加工する。第１導電膜１１１のエッチングには、例えばドライエッチングを用いることができ、ドレイエッチングの深さは例えば数ｎｍである。これにより、凸状の形状を有する第１導電層１１０が形成される。
【０１０５】
その後は、図６（ｅ）及び図６（ｆ）に関して説明したのと同様の手法により、抵抗変化膜１３１及び第２導電膜１２１を形成し、第２配線８０を形成することで、図９（ａ）に例示した不揮発性記憶装置２０１ｅが作製できる。
【０１０６】
なお、上記において、第１導電膜１１１の厚さや、第１導電膜１１１のエッチング条件により、図９（ｂ）及び図９（ｃ）にそれぞれ例示した不揮発性記憶装置２０１ｆ及び２０１ｇが形成できる。
【０１０７】
図１１は、本発明の第１の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。  
図１１に表したように、本実施形態に係る別の不揮発性記憶装置２０１ｈにおいては、基板１０の主面１０ａに対して平行な方向において、第１導電層１１０と第２導電層１２０とが互いに対向している。すなわち、第１導電層１１０から第２導電層１２０に向かう積層方向（Ｚ軸方向）が、基板１０の主面１０ａに対して平行に設定されている。そして、この例では、Ｙ軸方向が基板１０の主面１０ａに対して垂直に設定されている。それ以外は、不揮発性記憶装置２０１と同様である。このように、本実施形態に係る不揮発性記憶装置においては、第１導電層１１０から第２導電層１２０に向かう積層方向（Ｚ軸方向）と、基板１０の主面１０ａと、の関係は任意である。さらに、第１導電層１１０から第２導電層１２０に向かう積層方向（Ｚ軸方向）が、基板１０の主面１０ａに対して傾斜していても良い。
【０１０８】
（第２の実施の形態）
図１２は、本発明の第２の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。  
すなわち、図１２（ａ）及び図１２（ｂ）は、図２（ａ）のＡ−Ａ’線の一部に相当する断面図であり、それぞれ本実施形態に係る不揮発性記憶装置２０２ａ及び２０２ｂの構成を例示している。
【０１０９】
図１２（ａ）に表したように、本実施形態に係る不揮発性記憶装置２０２ａは、第１導電層１１０と、第２導電層１２０と、抵抗変化層１３０と、第２導電層側絶縁層１４２と、を備える。
【０１１０】
第１導電層１１０は、第１主面１１０ｆと、第１主面１１０ｆとは反対側の第２主面１１０ｍと、を有する。
【０１１１】
第２導電層１２０は、第３主面１２０ｆと、第４主面１２０ｍと、側面１２０ｓと、角部１２０ｃと、を有する。  
第３主面１２０ｆは、第１主面１１０ｆに対向し、第１主面１１０ｆに対して平行な平面を含む。第４主面１２０ｍは、第３主面１２０ｆとは反対側に設けられる。第４主面１２０ｍの面積は、第３主面１２０ｆの面積よりも大きい。側面１２０ｓは、第３主面１２０ｆと第４主面１２０ｍとに接する。角部１２０ｃは、第３主面１２０ｆと側面１２０ｓとの間に設けられる。角部１２０ｃは、第３主面１２０ｆよりも曲率が大きい。
【０１１２】
抵抗変化層１３０は、第１導電層１１０と第２導電層１２０との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する。
【０１１３】
第２導電層側絶縁層１４２は、第２導電層１２０の側面１２０ｓと抵抗変化層１３０との間に設けられる。第２導電層側絶縁層１４２は、第２導電層１２０の側面１２０ｓと抵抗変化層１３０とに挟まれる。
【０１１４】
第２導電層側絶縁層１４２には、例えば、金属酸化物が用いられる。ただし、本実施形態はこれに限らず、第２導電層側絶縁層１４２には、任意の絶縁材料を用いることができる。第２導電層側絶縁層１４２の厚さ（第１導電層１１０から第２導電層１２０に向かう積層方法であるＺ軸方向に沿った長さ）は、第２導電層１２０の中央部（Ｘ−Ｙ平面における中央部）から周辺部（Ｘ−Ｙ平面における周辺部）に向かうに従って、厚い。すなわち、メモリセルＭＣの領域の中央部から周辺部に向かうほど、第２導電層側絶縁層１４２の厚さは厚い。
【０１１５】
不揮発性記憶装置２０２ａにおいては、第２導電層１２０の角部１２０ｃによって、線状の電界集中部が形成され、側面１２０ｓと抵抗変化層１３０との間に第２導電層側絶縁層１４２が設けられている。これにより、第２導電層１２０の角部１２０ｃによる線状の電界集中部によってフィラメントＦ１が制御される。そして、第２導電層側絶縁層１４２が設けられることで、角部１２０ｃに隣接し、接触する抵抗変化層１３０に高い精度でフィラメントＦ１が形成され、より制御性が高まる。これにより、安定した動作が可能となる。
【０１１６】
第２導電層１２０の側面１２０ｓは、第３主面１２０ｆの側から第４主面１２０ｍの側に向かって拡開している。すなわち、側面１２０ｓは、テーパ状である。そして、第２導電層側絶縁層１４２は、第２導電層１２０の側面１２０ｓと、抵抗変化層１３０と、の間に設けられている。
【０１１７】
本具体例では、第２導電層側絶縁層１４２は、第３主面１２０ｆには接しておらず、側面１２０ｓに接している。これにより、第２導電層側絶縁層１４２と抵抗変化層１３０との間の境界の内側の端は、第２導電層１２０の第３主面１２０ｆの周縁に沿っている。すなわち、第２導電層側絶縁層１４２と抵抗変化層１３０との間の境界の内側の端は、第２導電層１２０の角部１２０ｃに沿っている。角部１２０ｃは、第２導電層側絶縁層１４２及び抵抗変化層１３０の両方に接する。
【０１１８】
このように、本実施形態においては、記憶層６０は、第１導電層１１０、第２導電層１２０、抵抗変化層１３０及び第２導電層側絶縁層１４２（絶縁層）を含む。
【０１１９】
第２導電層１２０には、第３主面１２０ｆの周縁には、第３主面１２０ｆよりも曲率が大きい角部１２０ｃが設けられ、これにより、線状の電界集中部が形成される。抵抗変化層１３０は、第２導電層側絶縁層１４２よりも第１導電層１１０の側に配置されているので、角部１２０ｃの電界集中部により集中された電界は、抵抗変化層１３０を介して第１導電層１１０に到る。これにより、角部１２０ｃに対応する線状の電界集中部から、抵抗変化層１３０にフィラメントＦ１が形成される。
【０１２０】
このように、第２導電層１２０が、抵抗変化層１３０に囲まれず、第２導電層１２０の側面１２０ｓが、抵抗変化層１３０とは別の第２導電層側絶縁層１４２に囲まれる構成でも、安定してフィラメントＦ１を形成することができる。
【０１２１】
これにより、抵抗変化層１３０に導電経路を形成するためのフォーミング動作の際の電圧が低減でき、例えば、フォーミング動作の際に高電圧を印加したときに発生する素子破壊を抑制できる。また、電界集中部が線状となるため、過度に電界が集中されることがなく、信頼性が向上し、安定した動作が可能になる。そして、メモリセル間でのフィラメントＦ１の状態(抵抗値)を均一にできる。これにより、安定した動作が可能となる。
【０１２２】
本実施形態に係る不揮発性記憶装置２０２ａにおいて、第２導電層側絶縁層１４２を設けることで、スイッチングが高速化し、記憶動作の制御性が向上する。すなわち、例えば、第２導電層側絶縁層１４２が、第２導電層１２０に用いられる金属の酸化物により形成され、第２導電層側絶縁層１４２の酸化物の生成エネルギーが、抵抗変化層１３０に用いられる金属の酸化物の生成エネルギーよりも小さい場合、リセット動作の際において、第２導電層側絶縁層１４２から抵抗変化層１３０中のフィラメントＦ１の部分に酸素が供給され易くなる。すなわち、第２導電層側絶縁層１４２が酸素を放出し易くなる。これにより、リセット動作が高速化できる。また、深いリセットが可能になり、オン／オフ比が増大でき、記憶動作の制御性が向上できる。
【０１２３】
一般に、絶縁性が高い、すなわち、バンドギャップが大きい材料ほど、酸化物の生成エネルギーが大きく、絶縁性が低い、すなわち、バンドギャップが小さい材料ほど、酸化物の生成エネルギーが小さい傾向がある。
【０１２４】
上記のように、第２導電層側絶縁層１４２の酸化物の生成エネルギーが抵抗変化層１３０の酸化物の生成エネルギーよりも小さい場合には、第２導電層側絶縁層１４２の絶縁性は抵抗変化層１３０よりも低くなる傾向がある。
【０１２５】
ただし、本発明の実施形態はこれに限らず、第２導電層側絶縁層１４２の絶縁性は、抵抗変化層１３０よりも高くても良い。例えば、第２導電層側絶縁層１４２として抵抗変化層１３０よりも絶縁性が高い材料を用いた場合には、リセット動作の際に、抵抗変化層１３０から第２導電層側絶縁層１４２に酸素が供給されることが容易になり、フィラメントＦ１が閉塞し易くなり、この結果リセット動作が促進される効果が得られる。この際、この効果が十分得られるように、後述するように、第２導電層１２０の側壁から、抵抗変化層１３０のフィラメントＦ１が形成される内部の領域にかけて、第２導電層１２０となる金属が十分に酸化されるように酸化処理が実施される。
【０１２６】
このように、第２導電層側絶縁層１４２の絶縁性は、抵抗変化層１３０の絶縁性よりも低くても、高くても、同じでも良い。
【０１２７】
なお、本実施形態において、第１導電層１１０と第２導電層１２０とは、互いに入れ換えが可能である。すなわち、上記においては、抵抗変化層１３０の両端に設けられる２つの導電層のうちの一方の第２導電層１２０において、第２導電層側絶縁層１４２が設けられる例であるが、抵抗変化層１３０の両端に設けられる２つの導電層のうちの他方の第１導電層１１０において、第２導電層側絶縁層１４２と同様な構成の第１導電層側絶縁層が設けられても良い。
【０１２８】
さらに、第１導電層１１０及び第２導電層１２０の両方の側に絶縁層を設けても良い。  すなわち、図１２（ｂ）に表したように、本実施形態に係る不揮発性記憶装置２０２ｂは、不揮発性記憶装置２０２ａに加えて、第１導電層側絶縁層１４１をさらに備える。
【０１２９】
そして、不揮発性記憶装置２０２ｂの第１導電層１１０において、不揮発性記憶装置２０２ａに対して、以下がさらに設けられる。  
第１導電層１１０は、第１主面１１０ｆ及び第２主面１１０ｍに加え、第１導電層側面１１０ｓと、第１導電層角部１１０ｃと、をさらに有する。  
第１主面１１０ｆは、第３主面１２０ｆに対向し、第３主面１２０ｆに対して平行な平面である。第２主面１１０ｍは、第１主面１１０ｆに対向し、第２主面１１０ｍの面積は、第１主面１１０ｆの面積よりも大きい。第１導電層側面１１０ｓは、第１主面１１０ｆと第２主面１１０ｍとの間に設けられる。第１導電層角部１１０ｃは、第１主面１１０ｆと第１導電層側面１１０ｓとの間に設けられ、第１主面１１０ｆよりも曲率が大きい。
【０１３０】
そして、第１導電層側絶縁層１４１は、第１導電層１１０の第１導電層側面１１０ｓと抵抗変化層１３０との間に設けられる。
【０１３１】
第１導電層側絶縁層１４１には、例えば、金属酸化物が用いられる。ただし、本実施形態はこれに限らず、第１導電層側絶縁層１４１には、任意の絶縁材料を用いることができる。第１導電層側絶縁層１４１の厚さ（第１導電層１１０から第２導電層１２０に向かう積層方法であるＺ軸方向に沿った長さ）は、第１導電層１１０の中央部（Ｘ−Ｙ平面における中央部）から周辺部（Ｘ−Ｙ平面における周辺部）に向かうに従って、厚い。すなわち、メモリセルＭＣの領域の中央部から周辺部に向かうほど、第１導電層側絶縁層１４１の厚さは厚い。
【０１３２】
不揮発性記憶装置２０２ｂにおいては、第１導電層１１０の第１導電層角部１１０ｃ、及び、第２導電層１２０の角部１２０ｃによって、線状の電界集中部が形成され、第１導電層側面１１０ｓと抵抗変化層１３０との間に第１導電層側絶縁層１４１が設けられ、さらに、側面１２０ｓと抵抗変化層１３０との間に第２導電層側絶縁層１４２が設けられている。これにより、第１導電層角部１１０ｃ及び角部１２０ｃによる線状の電界集中部によってフィラメントＦ１が制御される。そして、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２が設けられることで、抵抗変化層１３０のうちの第１導電層角部１１０ｃに接触する部分、及び、角部１２０ｃに接触する部分に高い精度でフィラメントＦ１が形成され、より制御性が高まる。これにより、安定した動作が可能となる。
【０１３３】
不揮発性記憶装置２０２ａ及び２０２ｂにおいては、整流素子７０は必要に応じて設けられる。例えば、抵抗変化層１３０として、抵抗変化層１３０に印加される電圧の極性によって高抵抗状態と低抵抗状態とが変化する材料が用いられる場合などにおいては、整流素子７０は省略できる。このように、整流素子７０は、必ずしも設けられなくても良い。
【０１３４】
以下では、整流素子７０が設けられる場合について説明する。以下では、整流素子７０が、第１導電層１１０の側（第１導電層１１０の第２導電層１２０とは反対側）に設けられるものとする。  
図１３は、本発明の第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。  
図１３（ａ）及び（ｂ）は、は、図２（ａ）のＡ−Ａ’線の一部に相当する断面図であり、それぞれ本実施形態に係る別の不揮発性記憶装置２０２ｃ及び２０２ｄの構成を例示している。
【０１３５】
図１３（ａ）に表したように、本実施形態に係る別の不揮発性記憶装置２０２ｃは、上記の不揮発性記憶装置２０２ａにおいて、第１導電層１１０の側に整流素子７０がさらに設けられている。  
すなわち、不揮発性記憶装置２０２ｃは、既に説明した不揮発性記憶装置２０１に関して説明した第１導電層１１０、第２導電層１２０、抵抗変化層１３０及び整流素子７０に加え、第２導電層側絶縁層１４２をさらに有する。
【０１３６】
これにより、第２導電層１２０の角部１２０ｃによる線状の電界集中部によってフィラメントＦ１が制御され、第２導電層側絶縁層１４２が設けられることで、角部１２０ｃに接触する対応する抵抗変化層１３０に高い精度でフィラメントＦ１が形成され、制御性が高まる。そして、第１導電層１１０の第２主面１１０ｍは、電界集中部となる第２導電層１２０の角部１２０ｃよりも大きいため、第１導電層１１０と整流素子７０との間で効率良く電流を流すことができる。すなわち、この場合も、第２導電層１２０の角部１２０ｃによる線状の電界集中部によるフィラメントＦ１の制御と、整流素子７０への効率的な電流の通電の効果と、により、安定した動作が可能となる。
【０１３７】
図１３（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置２０２ｄは、上記の不揮発性記憶装置２０２ｂにおいて、第１導電層１１０の側に整流素子７０がさらに設けられている。  
すなわち、不揮発性記憶装置２０２ｄは、既に説明した不揮発性記憶装置２０１に関して説明した第１導電層１１０、第２導電層１２０、抵抗変化層１３０及び整流素子７０に加え、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２をさらに有する。
【０１３８】
不揮発性記憶装置２０２ｄにおいては、第１導電層１１０の第１導電層角部１１０ｃ、及び、第２導電層１２０の角部１２０ｃによって、線状の電界集中部が形成され、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２が設けられている。これにより、抵抗変化層１３０のうちの第１導電層角部１１０ｃに接触する部分、及び、角部１２０ｃに接触する部分に高い精度でフィラメントＦ１が形成され、より制御性が高まる。
【０１３９】
すなわち、不揮発性記憶装置２０２ｄによれば、フィラメントＦ１を形成するフォーミング電圧を低減し、フィラメントＦ１の状態を揃えることで、動作特性のばらつきを改善できる。
【０１４０】
第１導電層１１０及び第２導電層１２０として、例えばＴｉＮを用い、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２として、例えばＴｉＯを用い、抵抗変化層１３０としてＨｆＯを用いることができる。このような構成においては、フィラメントＦ１は、抵抗変化層１３０に形成され、すなわち、ＴｉＯよりも絶縁性が高いＨｆＯに形成される。このため、リセット状態(高抵抗状態)の抵抗は大きく、結果として不揮発性記憶装置２０２ｄのオン状態とオフ状態間の抵抗値の差異（抵抗値の比でも良い）が大きくなり、不揮発性記憶装置２０２ｄの動作マージンは広い。
【０１４１】
また、不揮発性記憶装置２０２ｄにおいては、第１主面１１０ｆと抵抗変化層１３０との間、及び、第３主面１２０ｆと抵抗変化層１３０との間には、絶縁層（第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２）が設けられない。このため、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２の絶縁性が低い場合においても、特に陰極側の導電層である例えば第１導電層１１０の第１主面１１０ｆと抵抗変化層１３０との間に第１導電層側絶縁層１４１が設けられていないので、セット電圧（高抵抗状態から低抵抗状態にするために印加する電圧）が大きく、動作マージンが広い。
【０１４２】
そして、整流素子７０に対向する第１導電層１１０の第２主面１１０ｍの面積が、電界集中部となる角部１２０ｃ（及び第１導電層角部１１０ｃ）の内側の第３主面１２０ｆ（及び第１主面１１０ｆ）の面積よりも大きいため、第１導電層１１０と整流素子７０との間で効率良く電流を流すことができる。すなわち、この場合も、第２導電層１２０の角部１２０ｃによる線状の電界集中部によるフィラメントＦ１の制御と、整流素子７０への効率的な電流の通電の効果と、により、安定した動作が可能となる。
【０１４３】
以下、不揮発性記憶装置２０２ｄの製造方法の一例について説明する。  
図１４は、本発明の第２の実施形態に係る不揮発性記憶装置の製造方法を例示する工程順模式的断面図である。  
なお、以下では、記憶層６０の製造方法について説明する。  
まず、図１４（ａ）に表したように、図示しない基板の上に、第１導電層１１０となる第１導電膜１１１として、例えば、ＴｉＮ膜を形成する。第１導電膜１１１の厚さは、例えば２０ｎｍとすることができ、また、第１導電膜１１１の成膜には、例えば、スパッタリング法を用いることができる。
【０１４４】
第１導電膜１１１の上に、抵抗変化層１３０となる抵抗変化膜１３１として、例えば、ＨｆＯ膜を形成する。抵抗変化膜１３１の厚さは、例えば１０ｎｍとすることができる。抵抗変化膜１３１の成膜には、例えば、スパッタリング法を用いることができる。
【０１４５】
抵抗変化膜１３１の上に、第２導電層１２０となる第２導電膜１２１として、例えば、ＴｉＮ膜を形成する。第２導電膜１２１の厚さは、例えば２０ｎｍとすることができる。第２導電膜１２１の成膜には、例えば、スパッタリング法を用いることができる。
【０１４６】
その後、第２導電膜１２１の上に、加工用のマスク材としてシリコン窒化膜を形成し、レジストマスクを用いたＲＩＥ法によりマスク材を加工した後、マスク材をマスクとして、第２導電膜１２１、抵抗変化膜１３１及び第１導電膜１１１を順次エッチング加工する。その後、マスク材をウェット処理により除去し、メモリセル母体ＭＣＭの構造が形成される。なお、メモリセル母体ＭＣＭの幅（例えば一辺の長さ）は、例えば３０ｎｍとされる。
【０１４７】
その後、図１４（ｂ）に表したように、希ガスで希釈された酸素雰囲気中でマイクロ波により酸素ラジカル１４９を生成し、メモリセル母体ＭＣＭに酸化処理として、ラジカル酸化処理を行う。この時の温度は、例えば３００℃で、処理時間は、例えば１分間とされる。これにより、メモリセル母体ＭＣＭの側壁部を酸化する。すなわち、メモリセル母体ＭＣＭを酸化処理して、メモリセル母体ＭＣＭの側壁から第２導電膜１２１（及び第１導電膜１１１）を酸化する。
【０１４８】
具体的には、例えば、酸化剤である酸素ラジカル１４９は、抵抗変化膜１３１中を拡散し、抵抗変化膜１３１との界面の側の第１導電膜１１１及び第２導電膜１２１を酸化し、第１導電膜１１１及び第２導電膜１２１であるＴｉＮが酸化されたＴｉＯが形成される。この酸化されたＴｉＯの部分が、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２となる。
【０１４９】
ここで、酸素ラジカル１４９の金属酸化物中での拡散距離は比較的短く、メモリセル母体ＭＣＭの周辺部領域の第１導電膜１１１及び第２導電膜１２１は酸化されるが、中央部領域においては、酸化されないので、メモリセル母体ＭＣＭの中央部分では、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２は形成されない。
【０１５０】
すなわち、第１導電膜１１１及び第２導電膜１２１の周辺から、例えば５ｎｍ程度の内側までの領域に、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２が形成される。
【０１５１】
これにより、図１４（ｃ）に表したように、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２が形成される。すなわち、本具体例では、第１導電膜１１１及び第２導電膜１２１として、ＴｉＮ膜が用いられており、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２は、ＴｉＮが酸化されたＴｉＯを含む。
【０１５２】
このとき、メモリセル母体ＭＣＭの周辺部に比べて中央部において、酸化される領域が狭くなる。すなわち、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２の厚さ（Ｚ軸方向に沿った長さ）は、メモリセル母体ＭＣＭの周辺部に比べて中央部において、薄くなる。そして、第１導電膜１１１のうちで酸化されない部分が、第１導電層１１０となり、第２導電膜１２１のうちで酸化されない部分が、第２導電層１２０となる。そして、第１導電層１１０には、第２主面１１０ｍよりも小さい第１主面１１０ｆが形成され、第２導電層１２０には、第４主面１２０ｍよりも小さい第３主面１２０ｆが形成される。
【０１５３】
本具体例では、メモリセル母体ＭＣＭの幅が３０ｎｍであり、第１導電膜１１１及び第２導電膜１２１の周辺から、例えば５ｎｍ程度の内側までの領域に、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２が形成され、第１主面１１０ｆ及び第３主面１２０ｆの幅は、２０ｎｍ程度となる。
【０１５４】
メモリセルＭＣの幅が過度に大きく、例えば第３主面１２０ｆが過度に大きくなり、例えば、５０ｎｍよりも大きくなると、フィラメントＦ１の抵抗が不均一になることがあり、また、フォーミング電圧が上昇することがある。従って、メモリセルの幅は、１０ｎｍ以上、６０ｎｍ程度以下が望ましい。なお、第１導電膜１１１及び第２導電膜１２１の側壁部が過度に酸化されることを抑制し、また、熱負荷による整流素子７０や周辺デバイスの特性劣化を抑制する等のために、ラジカル酸化処理の温度とは、例えば、１００℃以上、５００℃程度以下が望ましい。
【０１５５】
また、上記の製造方法では、メモリセル母体ＭＣＭの側壁からの酸化処理の手法としラジカル酸化処理を用いた。ただし、本実施形態はこれに限らず、ドライ酸化やウェット酸化などのような他の酸化処理の手法を用いても良い。すなわち、メモリセル母体ＭＣＭの幅に対して適切な酸化条件が設定され、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２が形成できれば、酸化処理の手法は任意である。
【０１５６】
なお、上記においては、第１導電膜１１１及び第２導電膜１２１には、ＴｉＮが用いられて、抵抗変化膜１３１には、ＨｆＯが用いられており、また、これらの膜の成膜にはスパッタリング法が用いられているが、これらの膜には、他の材料を用いることができ、また、成膜方法には、他の手法を用いることができる。
【０１５７】
例えば、第１導電膜１１１（第１導電層１１０）及び第２導電膜１２１（第２導電層１２０）は、Ｔｉ、Ｔａ、Ａｌ、Ｈｆ、Ｚｒ、及びＷ等の金属元素の窒化物や炭化物を含むことができる。また、第１導電膜１１１（第１導電層１１０）及び第２導電膜１２１（第２導電層１２０）は、Ｒｕ、Ａｕ、Ｐｄ及びＰｔの金属を含むことができる。また、第１導電膜１１１（第１導電層１１０）及び第２導電膜１２１（第２導電層１２０）は、ＴｉＡｌＮ及びＴａＡｌＮ等のような多元系の化合物を用いることができる。
【０１５８】
例えば、抵抗変化膜１３１（抵抗変化層１３０）は、例えば、遷移金属酸化物を含むことができる。抵抗変化膜１３１（抵抗変化層１３０）には、例えば、ＡｘＯｙ（Ａは遷移金属元素）のような二元系酸化物を用いることができる。抵抗変化膜１３１（抵抗変化層１３０）には、例えば、ＡｘＢｙＯｚ（Ａ及びＢは遷移金属元素）のような三元系酸化物を用いることができる。
【０１５９】
第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２の厚さ（Ｚ軸方向に沿った長さ）は、メモリセル母体ＭＣＭの周辺部に比べて中央部において、薄い場合に、上記の効果が得られる。
【０１６０】
本具体例では、第１導電膜１１１及び第２導電膜１２１に同じ材料が用いられ、酸化処理によって第１導電膜１１１及び第２導電膜１２１の両方が酸化されて、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２が形成される場合について説明したが、第１導電膜１１１と第２導電膜１２１とで異なる材料が用いられても良い。
【０１６１】
例えば、第１導電膜１１１に酸化され難い材料が用いられ、第２導電膜１２１に酸化され易い材料が用いられた場合には、酸化処理によって第２導電膜１２１が酸化されて、第２導電層側絶縁層１４２が形成されるが、第１導電膜１１１は実質的に酸化されず第１導電層側絶縁層１４１は実質的に形成されない。この場合には、不揮発性記憶装置２０２ａ及び２０２ｃの構成が作製される。
【０１６２】
図１５は、本発明の第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。  
すなわち、図１５（ａ）及び図１５（ｂ）は、図２（ａ）のＡ−Ａ’線の一部に相当する断面図であり、それぞれ本実施形態に係る不揮発性記憶装置２０３ａ及び２０３ｂの構成を例示している。
【０１６３】
図１５（ａ）に表したように、不揮発性記憶装置２０３ａにおいては、第２導電層側絶縁層１４２が、第２導電層１２０の第３主面１２０ｆと抵抗変化層１３０との間にも延在している。これ以外は、不揮発性記憶装置２０２ａと同様である。
【０１６４】
この場合においても、第２導電層１２０の角部１２０ｃに線状の電界集中部が形成され、角部１２０ｃに接する第２導電層側絶縁層１４２を介して、抵抗変化層１３０のうちの角部１２０ｃに近接する部分にフィラメントＦ１が制御されて形成される。これにより、電界が過度に集中されることがなく、信頼性が向上し、安定した動作が実現できる。
【０１６５】
図１５（ｂ）に表したように、不揮発性記憶装置２０３ｂにおいては、第２導電層側絶縁層１４２が、第２導電層１２０の第３主面１２０ｆと抵抗変化層１３０との間にも延在しており、第１導電層側絶縁層１４１が、第１導電層１１０の第１主面１１０ｆと抵抗変化層１３０との間にも延在している。これ以外は、不揮発性記憶装置２０２ｂと同様である。
【０１６６】
この場合においても、第２導電層１２０の角部１２０ｃ、及び、第１導電層１１０の第１導電層角部１１０ｃのそれぞれに線状の電界集中部が形成され、角部１２０ｃに接する第２導電層側絶縁層１４２、及び、第１導電層角部１１０ｃに接する第１導電層側絶縁層１４１を介して、抵抗変化層１３０のうちの角部１２０ｃ及び第１導電層角部１１０ｃにフィラメントＦ１が制御されて形成される。これにより、電界が過度に集中されることがなく、信頼性が向上し、安定した動作が実現できる。
【０１６７】
図１６は、本発明の第２の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。  
すなわち、図１６（ａ）及び図１６（ｂ）は、図２（ａ）のＡ−Ａ’線の一部に相当する断面図であり、それぞれ本実施形態に係る不揮発性記憶装置２０３ｃ及び２０３ｄの構成を例示している。
【０１６８】
図１６（ａ）に表したように、不揮発性記憶装置２０３ｃにおいては、第２導電層側絶縁層１４２が、第２導電層１２０の第３主面１２０ｆと抵抗変化層１３０との間にも延在している。これ以外は、不揮発性記憶装置２０２ｃと同様である。
【０１６９】
図１６（ｂ）に表したように、不揮発性記憶装置２０３ｄにおいては、第２導電層側絶縁層１４２が、第２導電層１２０の第３主面１２０ｆと抵抗変化層１３０との間にも延在しており、第１導電層側絶縁層１４１が、第１導電層１１０の第１主面１１０ｆと抵抗変化層１３０との間にも延在している。これ以外は、不揮発性記憶装置２０２ｄと同様である。
【０１７０】
不揮発性記憶装置２０３ｃ及び不揮発性記憶装置２０３ｄにおいても、不揮発性記憶装置２０３ａ及び２０３ｂと同様の効果を得ることができる。そして、不揮発性記憶装置２０３ｃ及び不揮発性記憶装置２０３ｄにおいては、整流素子７０に対向する第１導電層１１０の第２主面１１０ｍの面積が、電界集中部となる角部１２０ｃ（及び第１導電層角部１１０ｃ）の内側の第３主面１２０ｆ（及び第１主面１１０ｆ）の面積よりも大きいため、第１導電層１１０と整流素子７０との間で効率良く電流を流すことができる。すなわち、この場合も、第２導電層１２０の角部１２０ｃによる線状の電界集中部によるフィラメントＦ１の制御と、整流素子７０への効率的な電流の通電の効果と、により、安定した動作が可能となる。
【０１７１】
例えば、不揮発性記憶装置２０３ｄは、例えば以下のようにして製造できる。  
すなわち、図１４（ａ）に表して説明したように、第１導電膜１１１、抵抗変化膜１３１及び第２導電膜１２１を形成し、これらの膜を加工して、メモリセル母体ＭＣＭを形成する。
【０１７２】
その後、メモリセル母体ＭＣＭに、５００℃の温度で、５０Ｔｏｒｒの酸素雰囲気下で、５分間の、熱酸化処理を施す。この熱酸化処理により、酸素が、メモリセル母体ＭＣＭの側壁部から抵抗変化膜１３１中に供給され、さらに、抵抗変化膜１３１中を拡散する。このとき、遷移金属酸化物である抵抗変化膜１３１中を拡散した酸素は活性化されやすく、第１導電膜１１１及び第２導電膜１２１の抵抗変化膜１３１の側の界面領域を酸化する。これにより、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２が形成される。熱酸化法においては、抵抗変化膜１３１中を酸素が進入する距離が比較的長いため、第１導電膜１１１及び第２導電膜１２１の中央部も酸化される。これにより、図１６（ｂ）に例示した構成が作製される。
【０１７３】
このときも、メモリセル母体ＭＣＭの周辺部に比べて中央部において、酸化される領域が狭くなる。すなわち、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２の厚さ（Ｚ軸方向に沿った長さ）は、メモリセル母体ＭＣＭの周辺部に比べて中央部において、薄くなる。そして、第１導電膜１１１のうちで酸化されない部分が、第１導電層１１０となり、第２導電膜１２１のうちで酸化されない部分が、第２導電層１２０となる。そして、第１導電層１１０には、第２主面１１０ｍよりも面積が小さい第１主面１１０ｆが形成され、第２導電層１２０には、第４主面１２０ｍよりも面積が小さい第３主面１２０ｆが形成される。
【０１７４】
なお、上記の製造方法の熱酸化処理における温度が高ければ、抵抗変化膜１３１中へ酸素が拡散し易くなり酸化時間を短縮することが可能となる。ただし、温度が高過ぎると、第１導電膜１１１及び第２導電膜１２１の側壁部が過剰に酸化され、実効的なセル面積が縮小してしまうことがある。また、温度が高過ぎると、熱負荷により整流素子７０や周辺デバイスの特性劣化が起こることがある。このため、熱酸化処理の温度は、例えば、４００℃以上６００℃程度が望ましい。
【０１７５】
上記においてメモリセル母体ＭＣＭの幅が大き過ぎる場合（メモリセルＭＣが大き過ぎる場合）、熱酸化処理によって、酸素がメモリセルＭＣの領域中央部まで到達し難くなることがあり、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２が適正に形成されないことがある。このため、メモリセル母体ＭＣＭ（メモリセルＭＣ）の幅は、例えば、１０ｎｍ以上１００ｎｍ程度以下が望ましい。
【０１７６】
また、上記の製造方法では、メモリセル母体ＭＣＭの側壁からの酸化手法とし熱酸化法を用いたが、ウェット酸化やラジカル酸化などのような他の酸化手法を用いても良い。すなわち、メモリセル母体ＭＣＭの幅に対して適切な酸化条件が設定され、第１導電層側絶縁層１４１及び第２導電層側絶縁層１４２が形成できれば、酸化手法は任意である。  
なお、この場合も、不揮発性記憶装置２０２ｄに関して説明したのと同様の材料を、第１導電膜１１１、第２導電膜１２１及び抵抗変化膜１３１に用いることができる。
【０１７７】
（第３の実施の形態）  
図１７は、本発明の第３の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。  
すなわち、図１７（ａ）及び図１７（ｂ）は、図２（ａ）のＡ−Ａ’線の一部に相当する断面図であり、それぞれ本実施形態に係る不揮発性記憶装置２０４ａ及び２０４ｂの構成を例示している。
【０１７８】
図１７（ａ）及び１７（ｂ）に表したように、本実施形態に係る不揮発性記憶装置２０４ａ及び２０４ｂは、既に説明した不揮発性記憶装置２０２ａ及び２０２ｂと同様の構造を有するが、不揮発性記憶装置２０４ａ及び２０４ｂにおける第１導電層１１５及び第２導電層１２５に用いられる材料と、抵抗変化層１３５に用いられる材料と、の関係に工夫が施される。そして、第１導電層側絶縁層１４６及び第２導電層側絶縁層１４７に用いられる材料と、抵抗変化層１３５に用いられる材料と、の関係に工夫が施される。
【０１７９】
以下では、第１導電層１１５が陰極であり、第２導電層１２５が陽極である場合として説明する。  
不揮発性記憶装置２０４ａ及び２０４ｂにおいては、陽極側の第２導電層１２５の側面１２０ｓと抵抗変化層１３０との間に設けられる第２導電層側絶縁層１４７は金属酸化物を含有し、抵抗変化層１３０も金属酸化物を含有する。そして、第２導電層側絶縁層１４７に含有される金属酸化物に含まれる酸素以外の元素（特に金属元素）の酸化物の標準生成自由エネルギーは、抵抗変化層１３０に含有される金属酸化物に含まれる酸素以外の元素（特に金属元素）の酸化物の標準生成自由エネルギーよりも低い。すなわち、第２導電層側絶縁層１４７に含まれる金属酸化物は、抵抗変化層１３０に含まれる金属酸化物よりも不安定である。
【０１８０】
第２導電層側絶縁層１４７が第２導電層１２５となる導電材料が酸化されて形成される場合には、第２導電層側絶縁層１４７に含有される金属酸化物に含まれる酸素以外の元素（特に金属元素）は、第２導電層１２５に含まれる元素（特に金属元素）となる。従って、不揮発性記憶装置２０４ａ及び２０４ｂにおいては、第２導電層１２５に含まれる酸素以外の元素（特に金属元素）の酸化物の標準生成自由エネルギーは、抵抗変化層１３０に含有される金属酸化物に含まれる酸素以外の元素（特に金属元素）の酸化物の標準生成自由エネルギーよりも低い。すなわち、第２導電層１２５に含まれる金属元素は、酸化物となった場合に、抵抗変化層１３０に含まれる金属酸化物よりも不安定な金属元素である。
【０１８１】
例えば、抵抗変化層１３０としてＨｆＯが用いられる場合には、第２導電層１２０は、ＨｆＯよりも酸化物の標準生成自由エネルギーが低い酸化物を形成する金属元素である、例えば、Ｔｉ、Ｎｉ及びＣｏ等の金属元素を含有する。そして、この場合には、第２導電層側絶縁層１４７は、Ｔｉ、Ｎｉ及びＣｏ等の金属元素を含有する酸化物を含む。
【０１８２】
不揮発性記憶装置２０４ａ及び２０４ｂによれば、第２導電層側絶縁層１４７に含まれる金属酸化物は、抵抗変化層１３０に含まれる金属酸化物よりも不安定であるため、リセット動作（低抵抗状態から高抵抗状態への移行）の際に、第２導電層側絶縁層１４７から抵抗変化層１３０に形成されるフィラメントＦ１へ容易に酸素を供給できる。その結果、リセット電流が低減でき、またリセット電圧が低減でき、リセット動作時間の短時間化が可能となる。
【０１８３】
なお、不揮発性記憶装置２０４ａ及び２０４ｂにおいても、第２導電層１２０に平面の第３主面１２０ｆ及び曲率の大きい角部１２０ｃを設けることで、線状の電界集中部を形成でき、フィラメントＦ１の状態(抵抗値)を揃え、低電圧でのフォーミング動作が可能であり、安定した動作が可能である。
【０１８４】
なお、不揮発性記憶装置２０４ａ及び２０４ｂの製造方法には、例えば図１４（ａ）〜図１４（ｃ）に関して説明した方法やその方法を変形した方法を採用できる。このとき、抵抗変化層１３０となる抵抗変化膜１３１として例えばＨｆＯを用いる場合には、第２導電層１２５となる第２導電膜１２１として、ＨｆＯよりも酸化物の標準生成自由エネルギーが低い酸化物を形成する金属元素である、例えば、Ｔｉ、Ｎｉ及びＣｏ等の金属元素を含有する材料が用いられる。
【０１８５】
なお、不揮発性記憶装置２０４ａ及び２０４ｂにおいて、第１導電層１１０には、第２導電層１２０と同じ材料を用いても良く、第２導電層１２０とは異なる材料を用いても良い。
【０１８６】
図１８は、本発明の第３の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。  
すなわち、図１８（ａ）及び図１８（ｂ）は、図２（ａ）のＡ−Ａ’線の一部に相当する断面図であり、それぞれ本実施形態に係る不揮発性記憶装置２０４ｃ及び２０４ｄの構成を例示している。
【０１８７】
図１８（ａ）に表したように、本実施形態に係る別の不揮発性記憶装置２０４ｃは、上記の不揮発性記憶装置２０４ａにおいて、第１導電層１１０の側に整流素子７０がさらに設けられている。
【０１８８】
図１８（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置２０４ｄは、上記の不揮発性記憶装置２０４ｂにおいて、第１導電層１１０の側に整流素子７０がさらに設けられている。
【０１８９】
不揮発性記憶装置２０４ｃ及び２０４ｄにおいても、不揮発性記憶装置２０４ａ及び２０４ｂと同様に、リセット電流が低減でき、またリセット電圧が低減でき、リセット動作時間の短時間化が可能となる。そして、第２導電層１２０の角部１２０ｃによる線状の電界集中部によるフィラメントＦ１の制御と、整流素子７０への効率的な電流の通電の効果と、により、安定した動作が可能となる。
【０１９０】
上記の不揮発性記憶装置２０４ａ、２０４ｂ、２０４ｃ及び２０４ｄにおいて、第２導電層１２５は、抵抗変化層１３０に含有される金属酸化物に含まれる酸素以外の元素（特に金属元素）の酸化物の標準生成自由エネルギーよりも酸化物の標準生成自由エネルギーが低い元素を含めば良い。例えば、第２導電層１２５（例えば第２導電膜１２１）は、抵抗変化層１３０に含有される金属酸化物に含まれる酸素以外の元素（特に金属元素）の酸化物の標準生成自由エネルギーよりも酸化物の標準生成自由エネルギーが高い金属を主に含み、さらに、抵抗変化層１３０に含有される金属酸化物に含まれる酸素以外の元素（特に金属元素）の酸化物の標準生成自由エネルギーよりも酸化物の標準生成自由エネルギーが低い金属が添加されていても良い。
【０１９１】
例えば、抵抗変化層１３０がＨｆＯを含む場合において、第２導電層１２５には、任意の導電材料に例えばＴｉ、Ｎｉ及びＣｏの少なくともいずれかが添加された材料を用いることができる。
【０１９２】
例えば、抵抗変化層１３０がＴｉＯを含む場合において、第２導電層１２５には、ＴｉＮにＮｉを添加した材料を用いることができる。この場合、第２導電層側絶縁層１４７は、ＮｉＯを含むことができる。ＮｉＯはＴｉＯよりも酸化物として不安定であり、リセット時において、第２導電層側絶縁層１４７のＮｉＯから、抵抗変化層１３０のＴｉＯ中のフィラメントＦ１に容易に酸素を供給することができ、リセット電流が低減でき、またリセット電圧が低減でき、リセット動作時間の短時間化が可能となる。
【０１９３】
図１９は、本発明の第３の実施形態に係る別の不揮発性記憶装置の構成を例示する模式的断面図である。  
すなわち、図１９（ａ）及び図１９（ｂ）は、図２（ａ）のＡ−Ａ’線の一部に相当する断面図であり、それぞれ本実施形態に係る不揮発性記憶装置２０５ａ及び２０５ｂの構成を例示している。
【０１９４】
図１９（ａ）及び図１９（ｂ）に表したように、本実施形態に係る別の不揮発性記憶装置２０５ａ及び２０５ｂにおいては、それぞれ不揮発性記憶装置２０４ａ及び２０４ｂにおいて、さらに、抵抗変化層１３０の中央部と周辺部とで特性を変えたものである。それ以外は、不揮発性記憶装置２０４ａ及び２０４ｂと同様なので説明を省略する。
【０１９５】
不揮発性記憶装置２０５ａ及び２０５ｂにおいては、抵抗変化層１３０の中央部１３０ｃ（第１導電層１１５から第２導電層１２５に向かう積層方向であるＺ軸方向に対して垂直なＸ−Ｙ平面で抵抗変化層１３０を切断したときの中央部分）は、例えばＨｆＯＮを含み、抵抗変化層１３０の周辺部１３０ｓ（中央部よりも外側の部分）は、例えばＨｆＯを含む。
【０１９６】
すなわち、抵抗変化層１３０の中央部１３０ｃは、抵抗変化層１３０の周辺部１３０ｓに比べて、酸化剤が拡散し難い。これにより、図１４（ｂ）に関して説明した酸化処理において、メモリセル母体ＭＣＭの側壁からの酸化剤の侵入距離の制御性を高めることができる。
【０１９７】
すなわち、このような構成を用いつつ、メモリセル母体ＭＣＭの側壁から酸化処理を行うことで、側壁からの酸化剤の侵入距離が精度良く制御できる。そして、酸化処理の後の熱処理（この熱処理は酸化処理に含まれても良い）により、抵抗変化層１３０中を侵入した酸化剤は、第１導電膜１１１及び第２導電膜１２１の側に向かって拡散し、第１導電膜１１１及び第２導電膜１２１が酸化され、第１導電層側絶縁層１４６及び第２導電層側絶縁層１４７が形成される。
【０１９８】
これにより、第１導電層側絶縁層１４６及び第２導電層側絶縁層１４７の形状が制御し易くなり、それと同時に、第１導電層１１５及び第２導電層１２５の形状の制御がし易くなり、結果として、安定した動作が実現できる。
【０１９９】
上記においては、抵抗変化層１３０の中央部１３０ｃと、抵抗変化層１３０の周辺部１３０ｓと、で含まれる元素を変えたが、抵抗変化層１３０の中央部１３０ｃにおいて、周辺部１３０ｓに比べて、酸化剤が拡散し難ければ良く、その構成は任意である。
【０２００】
例えば、抵抗変化層１３０の周辺部１３０ｓよりも中央部１３０ｃにおける結晶化度が高い構成を採用することができる。例えば、抵抗変化層１３０の中央部１３０ｃには、結晶性が高いＨｆＯが用いられ、抵抗変化層１３０の周辺部１３０ｓには、結晶性が低い例えば非晶質のＨｆＯを用いても良い。
【０２０１】
上記の構成（抵抗変化層１３０の中央部１３０ｃは、抵抗変化層１３０の周辺部１３０ｓに比べて、酸化剤が拡散し難い構成）は、第２及び第３の実施形態に係る不揮発性記憶装置のいずれかにも適用でき、これにより、酸化剤の侵入距離の制御性を高め、結果として、安定した動作が実現できる。
【０２０２】
（第４の実施の形態）
本発明の第４の実施形態は、第２及び第３の実施形態に係る不揮発性記憶装置、すなわち、第２導電層側絶縁層１４２（または第２導電層側絶縁層１４７）を有する不揮発性記憶装置の製造方法である。
【０２０３】
すなわち、本実施形態に係る製造方法は、第１主面と、前記第１主面とは反対側の第２主面と、を有する第１導電層と、前記第１主面に対向し、前記第１主面に対して平行な平面を含む第３主面と、前記第３主面の前記第１主面とは反対の側に設けられ、前記第３主面の面積よりも大きい面積を有する第４主面と、前記第３主面と前記第４主面とに接する側面と、前記第３主面と前記側面との間に設けられ、前記第３主面よりも曲率が高い角部と、を有する第２導電層と、前記第１導電層と前記第２導電層との間に設けられ、印加される電界及び通電される電流の少なくともいずれかによって電気抵抗が変化する抵抗変化層と、前記側面と前記抵抗変化層とに挟まれた第２導電層側絶縁層と、を有する不揮発性記憶装置の製造方法である。以下、本実施形態に係る製造方法の一部である、第２導電層側絶縁層１４２（または第２導電層側絶縁層１４７）を形成する方法について説明する。
【０２０４】
図２０は、本発明の第４の実施形態に係る不揮発性記憶装置の製造方法を例示するフローチャート図である。  
図２０に表したように、第１導電層１１０となる第１導電膜１１１と、抵抗変化層１３０となる抵抗変化膜１３１と、第２導電層１２０となる第２導電膜１２１を積層して積層膜を形成し、この積層膜を加工してメモリセル母体ＭＣＭを形成する（ステップＳ１１０）。すなわち、例えば、図１４（ａ）に関して説明した方法を実施する。
【０２０５】
そして、メモリセル母体ＭＣＭの側壁から第２導電膜１２１を酸化して、第２導電層側絶縁層１４２（または第２導電層側絶縁層１４７）を形成する（ステップＳ１２０）。すなわち、例えば、図１４（ｂ）に関して説明した方法を実施する。
【０２０６】
この酸化処理においては、既に説明したように、ラジカル酸化、ドライ酸化、ウェット酸化及び熱酸化などの任意の手法を採用することでできる。
【０２０７】
これにより、第２導電層１２０に第３主面１２０ｆ及び第３主面１２０ｆよりも大きい第４主面１２０ｍの形状を、比較的簡単に、制御性良く形成できる。本実施形態に係る製造方法によれば、安定した動作が可能な不揮発性記憶装置を高い生産性で製造できる。
【０２０８】
上記においては、本実施形態に係る不揮発性記憶装置がクロスポイント型の不揮発性記憶装置である場合として説明したが、本発明の実施形態はこれには限らない。例えば、ＭＩＳトランジスタの一部に抵抗変化層を用いた不揮発性記憶装置にも適用できる。
【０２０９】
例えば、不揮発性記憶装置は、第１〜第３の実施形態に係る不揮発性記憶装置の記憶層６０と、その記憶層６０を挟むゲート電極とゲート絶縁層とを含むＭＩＳ（Metal Insulator Semiconductor）トランジスタをさらに備え、前記ゲート電極を介して、記憶層６０の抵抗変化層１３０への電圧の印加、及び、抵抗変化層１３０への電流の通電、の少なくともいずれかが行われるようにしても良い。
【０２１０】
すなわち、第１導電型半導体基板内に設けられた第１及び第２の第２導電型半導体領域と、前記第１及び第２の第２導電型半導体領域の間の第１導電型半導体領域と、前記第１及び第２の第２導電型半導体領域間における導通／非導通を制御するゲート電極と、をさらに備え、第１〜第３の実施形態に係る不揮発性記憶素子の記憶層６０（第１導電層１１０、第２導電層１２０及び抵抗変化層１３０を含む）のいずれかは、前記ゲート電極と前記第１導電型半導体領域との間に配置され、前記ゲート電極を介して、前記不揮発性記憶装置の抵抗変化層１３０への電圧の印加、及び、抵抗変化層１３０への電流の通電、の少なくともいずれかが行われる。
【０２１１】
これにより、抵抗変化層１３０の抵抗変化特性を利用したＭＩＳトランジスタを、記憶素子として利用できる。
【０２１２】
このように、本発明の実施形態に係る不揮発性記憶装置において、各種の変形が可能である。
【０２１３】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
【０２１４】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置に用いられる第１導電層、第２導電層、抵抗変化層、整流素子、配線等、各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０２１５】
その他、本発明の実施の形態として上述した不揮発性記憶装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０２１６】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
【符号の説明】
【０２１７】
１０…基板、  １０ａ…主面、  ５０…第１配線、  ５１…導電膜、  ６０…記憶層、  ６５…積層構造体、  ６６…要素メモリ層、  ７０…整流素子、  ７０ｍ…整流素子面、  ７１…整流素子膜、  ８０…第２配線、  １１０…第１導電層、  １１０ｃ…第１導電層角部、  １１０ｆ…第１主面、  １１０ｍ…第２主面、  １１０ｓ…第１導電層側面、  １１１…第１導電膜、  １１５…第１導電層、  １２０…第２導電層、  １２０ｃ…角部、  １２０ｆ…第３主面、  １２０ｆｂ…面、  １２０ｆｃ…側面、  １２０ｍ…第４主面、  １２０ｓ…側面、  １２１…第２導電膜、  １２５…第２導電層、  １３０…抵抗変化層、  １３０ｃ…中央部、  １３０ｆ…孔、  １３０ｓ…周辺部、  １３１…抵抗変化膜、  １３５…抵抗変化層、  １４１…第１導電層側絶縁層、  １４２…第２導電層側絶縁層、  １４６…第１導電層側絶縁層、  １４７…第２導電層側絶縁層、  １４９…酸素ラジカル、  １５０…層間絶縁層、  １５１…層間絶縁膜、  １５２…層間絶縁膜、  １５２ｈ…孔、  １８０…犠牲膜、  １８１…レジスト層、  ２０１、２０１ａ〜２０１ｈ、２０２ａ〜２０２ｄ、２０３ａ〜２０３ｄ、２０４ａ〜２０４ｄ、２０５ａ、２０５ｂ、２０９ａ〜２０９ｃ…不揮発性記憶装置、  ＢＬ、ＢＬ１１、ＢＬ１２…ビット線、  Ｆ１…フィラメント、  ＭＣ…メモリセル、  ＭＣＭ…メモリセル母体、  ＷＬ、ＷＬ１１、ＷＬ２１、ＷＬ３１…ワード線、  ｄ１ｆ…第１長さ、  ｄ１ｍ…第２長さ、  ｄ２ｆ…第３長さ、  ｄ２ｍ…第４長さ
【図１】
2011146632.tif 000003
【図２】
2011146632.tif 000004
【図３】
2011146632.tif 000005
【図４】
2011146632.tif 000006
【図５】
2011146632.tif 000007
【図６】
2011146632.tif 000008
【図７】
2011146632.tif 000009
【図８】
2011146632.tif 000010
【図９】
2011146632.tif 000011
【図１０】
2011146632.tif 000012
【図１１】
2011146632.tif 000013
【図１２】
2011146632.tif 000014
【図１３】
2011146632.tif 000015
【図１４】
2011146632.tif 000016
【図１５】
2011146632.tif 000017
【図１６】
2011146632.tif 000018
【図１７】
2011146632.tif 000019
【図１８】
2011146632.tif 000020
【図１９】
2011146632.tif 000021
【図２０】
2011146632.tif 000022