(57)【要約】      （修正有）【課題】低雑音で、かつ１００ｎＳ以下の高速立ち上げが可能であり、かつ休止時にＩＦ出力電位を保持し、通常動作の１／１０程度の間欠動作を可能とするミキサ回路の提供。【解決手段】第１のトランジスタMN4〜MN10および第２のトランジスタMP1,MP2を動作状態に設定するときに、第３のスイッチTG9,TG10をオフにし、第４のスイッチTG3,TG4をオンに設定し、第１，第２のトランジスタを休止状態に設定するときに、第３のスイッチをオンにし、第４のスイッチをオフに設定し、休止状態から動作状態へ遷移するときに、第３のスイッチをオンとしたまま第１のスイッチTG7,TG8、第２のスイッチTG5および第４スイッチを動作状態に設定し、所定時間の経過後に第３のスイッチをオフに設定する。【選択図】図１
2011155485.tif 000002
【特許請求の範囲】
【請求項１】
差動対を構成し、ゲートにＲＦ信号とＬＯ信号を入力し、これらを乗算して得られる相補的な中間周波数信号を２つの出力端子に出力する複数の第１のトランジスタと、
前記複数の第１のトランジスタのゲートとバイアス端子との間に接続され、前記ＬＯ信号に重畳するバイアス電圧を供給するための第１の抵抗と、
前記２つの出力端子と電源端子との間にそれぞれ接続される第２のトランジスタと、
前記第１のトランジスタの負荷となり、前記第２のトランジスタのゲート間を接続するノードＩＦとそれぞれのドレインとを接続する第２の抵抗と、
前記第１の抵抗と前記バイアス端子または接地端子とを相補的に接続する第１のスイッチと、
オンオフによって前記ノードＩＦと前記電源端子の接続または非接続を切り替える第２のスイッチと
を備え、前記第１の抵抗と前記バイアス端子を接続するように前記第１のスイッチを制御し、前記第２のスイッチをオフに制御して前記第１のトランジスタおよび前記第２のトランジスタを動作状態に設定し、前記第１の抵抗と前記接地端子を接続するように前記第１のスイッチを制御し、前記第２のスイッチをオンに制御して前記第１のトランジスタおよび前記第２のトランジスタを休止状態に設定し、動作状態と休止状態を繰り返して間欠動作させるミキサ回路において、
前記第１の抵抗に並列に接続される第３のスイッチと、
前記第２の抵抗を介して前記ノードＩＦと前記第２のトランジスタのドレインとの間に接続される第４のスイッチと、
前記第２のトランジスタのドレインと前記接地端子との間に接続される第１の容量と、
前記第２のトランジスタのドレインと前記出力端子との間に接続される第２の容量とを備え、
前記第１のトランジスタおよび前記第２のトランジスタを動作状態に設定するときに、前記第３のスイッチをオフにし、前記第４のスイッチをオンに設定し、
前記第１のトランジスタおよび前記第２のトランジスタを休止状態に設定するときに、前記第３のスイッチをオンにし、前記第４のスイッチをオフに設定し、
前記休止状態から前記動作状態へ遷移するときに、前記第３のスイッチをオンとしたまま前記第１のスイッチ、前記第２のスイッチおよび前記第４スイッチを前記動作状態に設定し、所定時間の経過後に前記第３のスイッチをオフに設定する構成であり、
前記動作状態から前記休止状態へ遷移するときに、前記第１のスイッチ、前記第２のスイッチおよび前記第４スイッチを前記動作状態に設定したまま、前記第３のスイッチをオンに設定し、所定時間の経過後に前記第１のスイッチ、前記第２のスイッチおよび前記第４スイッチを前記休止状態に設定し、前記第２のトランジスタのドレイン端子の電荷を前記第１の容量および前記第２の容量に保持して前記出力端子の電位の保持する構成である
ことを特徴とするミキサ回路。
【請求項２】
請求項１に記載のミキサ回路において、
前記第２の容量と前記出力端子との間にバッファ回路を挿入し、バッファ回路と前記出力端子との間に第３の容量を挿入し、バッファ出力と前記出力端子に接続される次段回路の入力を容量結合する構成である
ことを特徴とするミキサ回路。
【請求項３】
請求項１に記載のミキサ回路において、
前記第１の容量と前記第２の容量を合せた容量Ｃは、動作時の中間周波数ｆIF、動作時出力抵抗Ｒon、リーク電流による容量Ｃの電荷の放電時間Ｔ、リーク抵抗Ｒoff としたときに、
Ｔ／Ｒoff ≦Ｃ≦１／（２πＲonｆIF）
に設定される構成である
ことを特徴とするミキサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ（無線周波数）信号と局部発振器から出力されるＬＯ（ローカル周波数）信号とを乗算し、ＩＦ（中間周波数）信号を出力するミキサ回路に関し、特に間欠動作に適する高速起動が可能なミキサ回路に関する。
【背景技術】
【０００２】
図５は、従来のミキサ回路の構成を示す（非特許文献１）。
図５において、ここに示すギルバートセル型のダブルバランス・ミキサは、差動対を構成するＮＭＯＳトランジスタＭＮ４〜ＭＮ９と、定電流源となるＮＭＯＳトランジスタＭＮ１０と、負荷となる抵抗ＲＬＤＯ１，ＲＬＤＯ２で構成される。
【０００３】
正相ＲＦ信号ＲＦＰおよび逆相ＲＦ信号ＲＦＮは、ＮＭＯＳトランジスタＭＮ８，ＭＮ９のゲートにそれぞれ入力される。また、正相ＬＯ信号ＬＯＰおよび逆相ＬＯ信号ＬＯＮは、差動対をなすＮＭＯＳトランジスタＭＮ４，ＭＮ７およびＮＭＯＳトランジスタＭＮ５，ＭＮ６のゲートにそれぞれ入力される。ＮＭＯＳトランジスタＭＮ４，ＭＮ６のドレインに接続された出力端子ＯＵＴＰには、正相ＲＦ信号ＲＦＰと正相ＬＯ信号ＬＯＰを乗算した信号と、逆相ＲＦ信号ＲＦＮと逆相ＬＯ信号ＬＯＮを乗算した信号の和が出力される。ＮＭＯＳトランジスタＭＮ５，ＭＮ７のドレインに接続された出力端子ＯＵＴＮには、正相ＲＦ信号ＲＦＰと逆相ＬＯ信号ＬＯＮを乗算した信号と、逆相ＲＦ信号ＲＦＮと正相ＬＯ信号ＬＯＰを乗算した信号の和が出力される。このとき、出力端子ＯＵＴＰと出力端子ＯＵＴＮから出力される信号は、互いに逆相のＩＦ信号となる。このようなミキサ回路を低電圧源（ＶＤＤ）で駆動させた場合、抵抗ＲＬＤＯ１，ＲＬＤＯ２で大きな電圧降下が生じるためにトランジスタに必要な駆動電圧を与えることができない。
【０００４】
これを低電圧源で駆動させるには、図６に示すような構成をとる。すなわち、出力端子ＯＵＴＰ，ＯＵＴＮがそれぞれＰＭＯＳトランジスタＭＰ１，ＭＰ２を介して電源電位ＶＤＤに接続され、またＰＭＯＳトランジスタＭＰ１，ＭＰ２のゲートを接続するノードＩＦが抵抗ＲＬＤＯ１，ＲＬＤＯ２を介してＰＭＯＳトランジスタＭＰ１，ＭＰ２の各ドレインに接続されることにより、ＤＣ電圧を共通にする自己バイアス構成になって低電圧動作が可能になる。
【０００５】
なお、図６に示す構成では、入力信号のＤＣバイアスの影響を除くため、正相ＬＯ信号ＬＯＰがキャパシタを介してＮＭＯＳトランジスタＭＮ４，ＭＮ７のゲートに接続されるとともに、それぞれのゲートが抵抗ＲＬＯＰを介してノードＬＯに接続され、逆相ＬＯ信号ＬＯＮがキャパシタを介してＮＭＯＳトランジスタＭＮ５，ＭＮ６のゲートに接続されるとともに、それぞれのゲートが抵抗ＲＬＯＮを介してノードＬＯに接続され、ノードＬＯにバイアス電圧ＢＩＡＳＬＯを接続することによりＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートにバイアス電圧を与える。また、正相ＲＦ信号ＲＦＰがキャパシタを介してＮＭＯＳトランジスタＭＮ８のゲートに接続されるとともに、そのゲートが抵抗ＲＲＦＰを介してノードＲＦに接続され、逆相ＲＦ信号ＲＦＮがキャパシタを介してＮＭＯＳトランジスタＭＮ９のゲートに接続されるとともに、そのゲートが抵抗ＲＲＦＮを介してノードＲＦに接続され、ノードＲＦにバイアス電圧ＢＩＡＳＲＦを接続することによりＮＭＯＳトランジスタＭＮ８，ＭＮ９のゲートにバイアス電圧を与える。この構成により、ＮＭＯＳトランジスタＭＮ４〜ＭＮ９のゲートにはＲＦ信号およびＬＯ信号の交流成分のみが入力される。
【０００６】
図７は、間欠動作が可能な従来のミキサ回路の構成例を示す。ここでは、図６に示す低電圧動作が可能なミキサ回路に適用した例を示す。
【０００７】
図７において、ノードＩＦと電源電位ＶＤＤがスイッチＴＧ５を介して接続され、ノードＬＯとバイアス電圧ＢＩＡＳＬＯがスイッチＴＧ７を介して接続され、ノードＬＯと接地電位ＧＮＤがスイッチＴＧ８を介して接続される。
【０００８】
間欠動作させる場合の休止状態では、図７に示すように、スイッチＴＧ７をオフ、スイッチＴＧ８をオンにし、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートを接地電位ＧＮＤに接続し、かつスイッチＴＧ５をオンにしてＰＭＯＳトランジスタＭＰ１，ＭＰ２のゲートを電源電位ＶＤＤに接続する。これにより、ＰＭＯＳトランジスタＭＰ１，ＭＰ２およびＮＭＯＳトランジスタＭＮ４〜ＭＮ７がオフになり、ミキサ回路の動作は停止する。
【０００９】
一方、動作時には、スイッチＴＧ７をオン、スイッチＴＧ８をオフにし、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートをバイアス電圧ＢＩＡＳＬＯに接続し、かつスイッチＴＧ５をオフにしてＰＭＯＳトランジスタＭＰ１，ＭＰ２のゲートを電源電位ＶＤＤから開放する。これにより、ＰＭＯＳトランジスタＭＰ１，ＭＰ２およびＮＭＯＳトランジスタＭＮ４〜ＭＮ７がオンになり、ミキサ回路は動作する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−２３２１９８号公報
【非特許文献】
【００１１】
【非特許文献１】B.Razavi,"RF MICROELECTRONICS", Prentice Hall, pp.180-200,1998
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ユビキタス情報社会の実現に向けて、センサを備えた多数の情報送受信端末により構成されるセンサネットワークの研究開発が進んでいる。これらの情報送受信端末は極めて低電力で動作することが求められており、その課題の一つに無線受信機のフロントエンド回路の低電力化があり、その一手法として間欠動作が検討されている。また、無線受信機のフロントエンド回路は、微弱な無線信号を復調するため、低電力性能とともに低ノイズ性能が求められている。
【００１３】
図８は、無線受信機のフロントエンド回路の構成例を示す（特許文献１）。
図８において、フロントエンド回路は、低雑音増幅回路（ＬＮＡ）１１、ミキサ回路１２、低域通過フィルタ（ＬＰＦ）１３、サンプリング回路１４および後段の信号処理回路１５を縦続に接続し、電源スイッチおよびスイッチ制御回路を用いてＬＮＡ１１とミキサ回路１２を含む全ての回路を間欠動作させ、その間欠周期をサンプリング回路１４のサンプリング周波数と同期させる。また、ミキサ回路１２の出力をＬＰＦ１３を介してサンプリング回路１４に入力し、希望信号に対して周波数が大きく異なる不要信号を除去して信号帯域を狭くすることにより、間欠動作と合わせて消費電力の大幅な低減が可能になっている。
【００１４】
例えば、ＬＮＡ１１に入力する受信信号はＲＦ帯で数百ＭHz〜数ＧHzであり、典型的な無線システム帯域は数十ＭHz程度である。ＬＮＡ１１の出力信号をミキサ回路１２に入力し、例えば10ｋHzのＩＦ信号にダウンコンバージョンする。このとき、チャネル帯域は10ｋHz程度であるので、ＩＦ信号を数十ｋHz程度のＬＰＦ１３でフィルタリングし、その後にサンプリング処理する。この場合のサンプリング周波数は、ＬＰＦ帯域の２倍程度の数十ｋHzでよいことになる。そこで、ＬＮＡ１１とミキサ回路１２を数十ｋHzのサンプリング周波数に合わせて間欠動作させる。
【００１５】
図９は、無線受信機のフロントエンド回路の間欠動作例を示す。ここでは、 500ｋHzのサンプリング周波数（周期：２μ秒）に合わせて、 200ｎ秒間ずつ回路を間欠動作させる。このため、動作時の間欠比率は10であり、通常動作の１／10に消費電力を削減することができる。ここで、 200ｎ秒の間にＩＦ信号が高精度に再生され、 500ｋHzのサンプリング周波数で10ｋHzのＩＦ信号を取り込むには、出力電位を 100ｎ秒程度保持している間にサンプリングを行う必要があり、ＬＮＡ１１およびミキサ回路１２の立ち上がり時間はともに約 100ｎ秒以下であることが要求される。この立ち上がり時間が短ければ、ミキサ回路１２の動作停止時間をより長くすることができるため、ミキサ回路１２およびそれを組み込む無線受信機の低消費電力化が期待できる。
【００１６】
しかし、ミキサ回路１２として図７に示すギルバートセル型のダブルバランス・ミキサを用いた場合、その立ち上げ時間は、それを構成するＰＭＯＳトランジスタＭＰ１，ＭＰ２およびＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートおよびドレイン（図７のＩＦ、ＬＯＰ、ＬＯＮ、ＯＵＴＰ、ＯＵＴＮ）のそれぞれと、接地電位ＧＮＤとの間に存在する寄生容量に電荷を充放電する時間に相当する。また、この充放電時間は、抵抗ＲＬＤＯ１，ＲＬＤＯ２，ＲＬＯＰ，ＲＬＯＮと寄生容量との積に依存する。これは、立ち下げ時間についても同様である。
【００１７】
例えば、上記の例でミキサ回路の消費電力を通常動作の１／10にするために、サンプリング周期２μ秒に対してその動作時間を 200ｎ秒以下にする場合、ミキサ回路の立ち上げ時間も 200ｎ秒以下にする必要がある。しかし、抵抗ＲＬＤＯ１，ＲＬＤＯ２，ＲＬＯＰ，ＲＬＯＮが数十ｋΩ、寄生容量が数ｐＦと見積もると、立ち上げ時間を 200ｎ秒以下にすることは困難であった。
【００１８】
さらに、ミキサ回路の高速の立ち上げが可能になっても、休止時にその出力電圧を保持できなければ、図１０に示すようにＩＦ出力電位が大きく変動する出力信号となり、その周波数スペクトルが広がってチャネル干渉を生じさせることになる。それを防ぐためには、図１１に示すように、休止時にＩＦ出力電位が保持されなければならない。しかし、図７に示すような従来のミキサ回路の構成では、短い時間で立ち上げ、さらにそのＩＦ出力電位を保持することは困難であった。
【００１９】
本発明は、低雑音でかつ 100ｎ秒以下の高速立ち上げが可能であり、かつ休止時にＩＦ出力電位を保持し、通常動作の１／10程度の間欠動作を可能とするミキサ回路を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明は、差動対を構成し、ゲートにＲＦ信号とＬＯ信号を入力し、これらを乗算して得られる相補的な中間周波数信号を２つの出力端子に出力する複数の第１のトランジスタと、複数の第１のトランジスタのゲートとバイアス端子との間に接続され、ＬＯ信号に重畳するバイアス電圧を供給するための第１の抵抗と、２つの出力端子と電源端子との間にそれぞれ接続される第２のトランジスタと、第１のトランジスタの負荷となり、第２のトランジスタのゲート間を接続するノードＩＦとそれぞれのドレインとを接続する第２の抵抗と、第１の抵抗とバイアス端子または接地端子とを相補的に接続する第１のスイッチと、オンオフによってノードＩＦと電源端子の接続または非接続を切り替える第２のスイッチとを備え、第１の抵抗とバイアス端子を接続するように第１のスイッチを制御し、第２のスイッチをオフに制御して第１のトランジスタおよび第２のトランジスタを動作状態に設定し、第１の抵抗と接地端子を接続するように第１のスイッチを制御し、第２のスイッチをオンに制御して第１のトランジスタおよび第２のトランジスタを休止状態に設定し、動作状態と休止状態を繰り返して間欠動作させるミキサ回路において、第１の抵抗に並列に接続される第３のスイッチと、第２の抵抗を介してノードＩＦと第２のトランジスタのドレインとの間に接続される第４のスイッチと、第２のトランジスタのドレインと接地端子との間に接続される第１の容量と、第２のトランジスタのドレインと出力端子との間に接続される第２の容量とを備え、第１のトランジスタおよび第２のトランジスタを動作状態に設定するときに、第３のスイッチをオフにし、第４のスイッチをオンに設定する。これにより、第１のトランジスタのゲートに動作に必要なバイアスが入力され、第２のトランジスタにおいて負荷を介してゲートとドレインが接続され自己バイアスされた動作状態になる。
【００２１】
第１のトランジスタおよび第２のトランジスタを休止状態に設定するときに、第３のスイッチをオンにし、第４のスイッチをオフに設定する。これにより、第１のトランジスタのゲートおよび第２のトランジスタのゲートが接地され、第２のトランジスタのドレインが全てのノードに対して電気的に非接続なった休止状態になる。
【００２２】
休止状態から動作状態へ遷移するときに、第３のスイッチをオンとしたまま第１のスイッチ、第２のスイッチおよび第４スイッチを動作状態に設定し、所定時間の経過後に第３のスイッチをオフに設定する構成である。すなわち、第１のトランジスタのゲートとバイアス端子の間のインピーダンスを下げた状態で、第１のトランジスタと第２のトランジスタのゲートが動作に必要な電位まで充電され、かつ第２のトランジスタにおいて負荷を介してゲートとドレインが接続され自己バイアスされた状態になり、所定時間の経過後に第３のスイッチをオフに設定することによって本来の高い利得が得られる動作状態になる。
【００２３】
動作状態から休止状態へ遷移するときに、第１のスイッチ、第２のスイッチおよび第４スイッチを動作状態に設定したまま、第３のスイッチをオンに設定し、所定時間の経過後に第１のスイッチ、第２のスイッチおよび第４スイッチを休止状態に設定し、第２のトランジスタのドレイン端子の電荷を第１の容量および第２の容量に保持して出力端子の電位の保持する構成である。すなわち、第３のスイッチのオンによって第１のトランジスタのゲートとバイアス端子の間のインピーダンスを下げた状態にして、所定時間の経過後に第１のスイッチ、第２のスイッチおよび第４スイッチを休止状態することによって速やかに第１のトランジスタおよび第２のトランジスタの電流が止まり、第２のトランジスタのドレイン端子の電荷が第１の容量および第２の容量に保持され、出力端子の電位を保持することができる。
【００２４】
また、本発明のミキサ回路において、第２の容量と出力端子との間にバッファ回路を挿入し、バッファ回路と出力端子との間に第３の容量を挿入し、バッファ出力と出力端子に接続される次段回路の入力を容量結合する構成としてもよい。
【００２５】
また、本発明のミキサ回路において、第１の容量と第２の容量を合せた容量Ｃは、動作時の中間周波数ｆIF、動作時出力抵抗Ｒon、リーク電流による容量Ｃの電荷の放電時間Ｔ、リーク抵抗Ｒoff としたときに、
Ｔ／Ｒoff ≦Ｃ≦１／（２πＲonｆIF）
に設定する構成としてもよい。
【発明の効果】
【００２６】
以上説明したように、本発明によれば、ＬＯ信号とＲＦ信号を入力とし、これらを乗算した信号を出力するギルバート・ミキサ回路において、当該ミキサ回路を休止状態から動作状態へ遷移させる立ち上げ期間には、その負荷となる抵抗に直列に接続されたスイッチ、およびＬＯ信号に重畳するバイアス電圧を供給するための抵抗に並列に接続されたスイッチをオンにすることにより、ギルバート・ミキサ回路の出力端子に接続されたトランジスタのゲートあるいはドレインと、接地電位との間に存在する寄生容量を急速に充電することができるので、ミキサ回路の高速な立ち上げ動作を実現することができる。
【００２７】
さらに、休止時、出力端子に接続されたトランジスタを全て同時に休止させ電気的にフローティングになる構成にすることにより、ＩＦ信号の出力電位を保持することできる。
【００２８】
また、本発明のミキサ回路を無線受信機に適用した場合、ミキサ回路をサンプリングする間だけ動作させ、それ以外の期間は停止させることができるので、無線受信機の消費電力を低減させることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明のミキサ回路の実施例１の構成例を示す図である。
【図２】本発明のミキサ回路の実施例１の動作例を示すタイムチャートである。
【図３】本発明のミキサ回路を用いる無線受信機の構成例を示す図である。
【図４】本発明のミキサ回路の実施例２の構成例を示す図である。
【図５】従来のミキサ回路の構成例を示す図である。
【図６】低電圧駆動が可能な従来のミキサ回路の構成例を示す図である。
【図７】間欠動作が可能な従来のミキサ回路の構成例を示す図である。
【図８】無線受信機のフロントエンド回路の構成例を示す図である。
【図９】無線受信機のフロントエンド回路の間欠動作例を示す図である。
【図１０】出力電圧を保持できない場合のＩＦ波形を示す図である。
【図１１】出力電圧を保持した場合のＩＦ波形を示す図である。
【発明を実施するための形態】
【実施例１】
【００３０】
図１は、本発明のミキサ回路の実施例１の構成例を示す。
本実施例のミキサ回路は、図７の間欠動作に対応するギルバートセル型のダブルバランス・ミキサにおいて、抵抗ＲＬＯＰ，ＲＬＯＮのそれぞれにスイッチＴＧ９，ＴＧ１０を並列接続する。さらに、抵抗ＲＬＤＯ１とＰＭＯＳトランジスタＭＰ１のドレインとの間にスイッチＴＧ３を接続し、抵抗ＲＬＤＯ２とＰＭＯＳトランジスタＭＰ２のドレインとの間にスイッチＴＧ４を接続する。さらに、ＰＭＯＳトランジスタＭＰ１，ＭＰ２の各ドレインと接地端子との間に接続されるキャパシタをＣＬＰ，ＣＬＮとし、ＰＭＯＳトランジスタＭＰ１，ＭＰ２の各ドレインと出力端子ＯＵＴＰ，ＯＵＴＮとの間にそれぞれキャパシタＣＯＰ，ＣＯＮを接続する。なお、キャパシタＣＬＰとキャパシタＣＯＰの接続点をＩＦＰ、キャパシタＣＬＮとキャパシタＣＯＮの接続点をＩＦＮとする。
【００３１】
ここで、請求項１に示す第１の抵抗はＲＬＯＰ，ＲＬＯＮに対応し、第２の抵抗はＲＬＤＯ１，ＲＬＤＯ２に対応し、第１のスイッチはＴＧ７，ＴＧ８に対応し、第２のスイッチはＴＧ５に対応し、第３のスイッチはＴＧ９，ＴＧ１０に対応し、第４のスイッチはＴＧ３，ＴＧ４に対応し、第１の容量はＣＬＰ，ＣＬＮに対応し、第２の容量はＣＯＰ，ＣＯＮに対応する。
【００３２】
図２は、本発明のミキサ回路の実施例１の動作例を示す。以下、図１，図２を参照して本実施例の動作（動作状態−休止状態−動作状態）について説明する。
【００３３】
ここで、スイッチＴＧ３，ＴＧ４，ＴＧ７に制御信号ｐを与え、スイッチＴＧ５，ＴＧ８に制御信号ｐを反転させた制御信号ｐを与え、スイッチＴＧ９，ＴＧ１０に制御信号ｓを与える。各制御信号がハイのときにスイッチはオン（接続状態）となり、ローのときにスイッチはオフ（開放状態）となる。
【００３４】
本実施形態のミキサ回路が動作状態のとき、制御信号ｐはハイ、制御信号ｓ，ｐはローであり、スイッチＴＧ３，ＴＧ４，ＴＧ７はオン、スイッチＴＧ５，ＴＧ８，ＴＧ９，ＴＧ１０はオフである。これにより、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートに動作に必要なバイアスが入力され、ＰＭＯＳトランジスタＭＰ１，ＭＰ２において負荷を介してゲートとドレインが接続され自己バイアスされた動作状態になる。
【００３５】
ここで、休止状態に入るための立ち下げ期間に入るときは、制御信号ｓをローからハイに切り替えてスイッチＴＧ９，ＴＧ１０をオンとする（図２：ｔ１）。スイッチＴＧ９，ＴＧ１０がオンになることにより、抵抗ＲＬＯＰ，ＲＬＯＮはそれぞれ短絡状態になる。
【００３６】
次に、制御信号ｐをハイからローに切り替えてスイッチＴＧ３，ＴＧ４，ＴＧ７をオフにし、制御信号ｐをローからハイに切り替えてスイッチＴＧ５，ＴＧ８をオンにする（図２：ｔ２）。スイッチＴＧ７がオフ、スイッチＴＧ８がオンになることにより、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートを接地電位ＧＮＤに接続し、スイッチＴＧ５がオンになることにより、ノードＩＦを電源電位ＶＤＤに接続する。これにより、ＰＭＯＳトランジスタＭＰ１，ＭＰ２およびＮＭＯＳトランジスタＭＮ４〜ＭＮ７はオフになると同時に、スイッチＴＧ３，ＴＧ４もオフになるので、ＰＭＯＳトランジスタＭＰ１およびＮＭＯＳトランジスタＭＮ４，ＭＮ６のドレイン電荷がキャパシタＣＬＰ，ＣＯＰに保持され、ＰＭＯＳトランジスタＭＰ２およびＮＭＯＳトランジスタＭＮ５，ＭＮ７のドレイン電荷がキャパシタＣＬＮ，ＣＯＮに保持され、ミキサ回路は出力端子ＯＵＴＰ，ＯＵＴＮの電位を保持して休止状態に入る。このとき、オンになっているスイッチＴＧ９，ＴＧ１０を介して、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートと接地電位ＧＮＤとの間に存在する寄生容量が急速に放電される。
【００３７】
すなわち、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートとバイアス端子の間のインピーダンスを下げた状態にして、時刻ｔ２でＮＭＯＳトランジスタＭＮ４〜ＭＮ７およびＰＭＯＳトランジスタＭＰ１，ＭＰ２の電流が止まり、ＰＭＯＳトランジスタＭＰ１，ＭＰ２のドレイン端子の電荷がキャパシタＣＬＰ，ＣＬＮおよびキャパシタＣＯＰ，ＣＯＮに保持され、出力端子ＯＵＴＰ，ＯＵＴＮの電位を保持することができる。
【００３８】
次に、休止状態から動作状態に入るための立ち上げ期間に入るときは、制御信号ｐをローからハイに切り替えてスイッチＴＧ３，ＴＧ４，ＴＧ７をオンにし、制御信号ｐをハイからローに切り替えてスイッチＴＧ５，ＴＧ８をオフにする（図２：ｔ３）。スイッチＴＧ７がオン、スイッチＴＧ８がオフになることにより、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートにバイアス電圧ＢＩＡＳＬＯが接続され、オンとなる。このとき、オンになっているスイッチＴＧ９，ＴＧ１０を介して、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートと接地電位ＧＮＤとの間に存在する寄生容量が急速に充電される。図１の各スイッチの状態はｔ３に対応するものである。
【００３９】
すなわち、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートとバイアス端子の間のインピーダンスを下げた状態で、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７およびＰＭＯＳトランジスタＭＰ１，ＭＰ２のゲートが動作に必要な電位まで充電され、かつＰＭＯＳトランジスタＭＰ１，ＭＰ２において負荷を介してゲートとドレインが接続され自己バイアスされた状態になり、ミキサ回路の高速な立ち上げが実現する。
【００４０】
次に、制御信号ｓをハイからローに切り替えてスイッチＴＧ９，ＴＧ１０をオフにする（図２：ｔ４）。これにより、ＰＭＯＳトランジスタＭＰ１，ＭＰ２およびＮＭＯＳトランジスタＭＮ４〜ＭＮ７が本来の高い利得が得られる定常動作状態になって、ＮＭＯＳトランジスタＭＮ４〜ＭＮ７のドレインから出力端子ＯＵＴＰおよび出力端子ＯＵＴＮに互いに逆相のＩＦ信号が出力される。
【００４１】
ここで、ミキサ回路の休止時に出力端子ＯＵＴＰ，ＯＵＴＮの電位を保持するキャパシタＣＬＰ，ＣＯＰ，ＣＬＮ，ＣＯＮの容量をＣlp，Ｃop，Ｃln，Ｃonとする。
Ｃｐ＝Ｃlp＋Ｃop
Ｃｎ＝Ｃln＋Ｃon                                                            とすると、容量Ｃｐおよび容量Ｃｎのとりうる値は次のように説明できる。なお、容量Ｃｐと容量Ｃｎは同様に説明できるので、以下容量Ｃｐについて示す。
【００４２】
まず、動作時のＩＦ周波数ｆIFは、動作時出力抵抗Ｒonと容量Ｃｐに対して
ｆIF≦１／（２πＲonＣｐ）
の関係があり、
Ｃｐ≦１／（２πＲonｆIF）
となる。さらに、リーク電流による容量Ｃｐの電荷の放電時間Ｔは、リーク抵抗Ｒoff に対して
Ｔ≦Ｒoff Ｃｐ
の関係があり、
Ｔ／Ｒoff ≦Ｃｐ
となる。以上により、容量Ｃｐのとりうる範囲は
Ｔ／Ｒoff ≦Ｃｐ≦１／（２πＲonｆIF）
となる。容量Ｃｎについても同様である。
【００４３】
容量Ｃｐおよび容量Ｃｎは、ＩＦ信号の雑音を取り除くため、上式の範囲でできるだけ大きな値に設定する。ただし、容量Ｃop，Ｃonの大きさは次段回路によって制限され、例えば次段回路がバッファ回路の場合には、これらはバッファ回路の入力ゲート容量である。また、容量Ｃop，Ｃonの大きさは、バッファ回路の入力ゲート容量が大きい場合には、ＩＦＰ，ＩＦＮとバッファ回路のゲートとの間に容量を直列接続することにより十分小さくしたＩＦＰ，ＩＦＮと接地との間の合成容量である。容量Ｃlp，Ｃlnは、容量Ｃｐ，Ｃｎから容量Ｃop，Ｃonを引いた値である。
【００４４】
以上の構成により、ＩＦ出力電位の保持が可能になるので、図３のような無線受信機のミキサ回路１２のみを従来型と差し替えるだけで、サンプリング周波数に合わせた間欠動作と間欠動作による低消費電力化が可能になる。
【００４５】
例えば、サンプリング周期２μ秒の１期間だけ回路を動作させることで消費電力を１／10にするためには動作時間は 200ｎｓになり、回路の立ち上がり時間は 200ｎｓ以下にしなければならない。立ち上がり時間は、ＰＭＯＳトランジスタＭＰ１，ＭＰ２およびＮＭＯＳトランジスタＭＮ４〜ＭＮ７のゲートおよびドレイン、すなわち図１中のノードＩＦ，ＬＯＰ，ＬＯＮ，ＯＵＴＰ，ＯＵＴＮと接地間に存在する容量の充放電時間である。従来構成では、この充放電時間は抵抗ＲＬＤＯ１，ＲＬＤＯ２および抵抗ＲＬＯＰ，ＲＬＯＮと上記容量の積に依存し、これらの抵抗が数十ｋΩ, 容量が数ｐＦのとき 200ｎｓ内での立ち上げは困難であった。
【００４６】
本実施例では、抵抗ＲＬＯＰ，ＲＬＯＮに並列にスイッチＴＧ９，ＴＧ１０を接続し、立ち上げ期間のみこのスイッチをオンにし、スイッチと抵抗を合わせた並列抵抗を小さくして上記容量を高速充電する。立ち上がった直後、すなわち各ノードのバイアスが定常状態の電圧値に至った後はスイッチＴＧ９，ＴＧ１０をオフにし、スイッチと抵抗を合わせた並列抵抗を大きくして出力信号の利得を得ることにより高速に立ち上げることができる。
【実施例２】
【００４７】
実施例１の間欠動作ミキサは、図４に示すようにバッファ回路を介して次段回路（フィルタ等）に出力してもよい。この場合には、休止時のバッファ回路の出力電位を保持するためにバッファ出力と次段回路（フィルタ等）の入力は容量結合される必要がある。
【符号の説明】
【００４８】
ＭＮ  ＮＭＯＳトランジスタ
ＭＰ  ＰＭＯＳトランジスタ
ＴＧ  スイッチ
ＲＬＯＰ，ＲＬＯＮ，ＰＬＤＯ１，ＰＬＤＯ２，ＲＲＦＰ，ＲＲＦＮ  抵抗
ＣＬＰ，ＣＬＮ，ＣＯＰ，ＣＯＮ  キャパシタ
ＬＯＰ，ＬＯＮ  ＬＯ信号
ＲＦＰ，ＲＦＮ  ＲＦ信号
ＯＵＴＰ，ＯＵＴＮ  出力端子
ＩＦ，ＩＦＰ，ＩＦＮ  ノード
ＶＤＤ  電源電位
ＧＮＤ  接地電位
ｐ，ｓ  制御信号
【図１】
2011155485.tif 000003
【図２】
2011155485.tif 000004
【図３】
2011155485.tif 000005
【図４】
2011155485.tif 000006
【図５】
2011155485.tif 000007
【図６】
2011155485.tif 000008
【図７】
2011155485.tif 000009
【図８】
2011155485.tif 000010
【図９】
2011155485.tif 000011
【図１０】
2011155485.tif 000012
【図１１】
2011155485.tif 000013