(57)【要約】【課題】ゲート酸化膜耐圧評価用ＴＥＧにおけるゲート酸化膜の耐圧異常箇所を、確実にＴＥＭ観察できる半導体装置、及び、その評価解析方法を提供すること。【解決手段】半導体基板１上に絶縁領域２ａに囲まれたアイランド１ａが形成され、アイランド１ａ表面に形成されたゲート酸化膜２上にて複数本のゲート電極３、４が形成され、奇数本目の各ゲート電極３の一端は、絶縁領域２ａ上にて第１相互接続部３ｂに接続され、偶数本目の各ゲート電極４の他端は、絶縁領域２ａ上にて第２相互接続部４ｂに接続され、第１相互接続部３ｂは、絶縁領域２ａ上に形成された第１パッド３ａに接続され、第２相互接続部４ｂは、絶縁領域２ａ上に形成された第２パッド４ａに接続され、ゲート電極３、４の幅は、０．１μｍ以上０．５μｍ以下であり、ゲート電極３、４の幅とゲート電極３、４間の間隔との和となる最小ゲートピッチは、０．２μｍ以上である。【選択図】図１
2011071186.tif 000002
【特許請求の範囲】
【請求項１】
ゲート酸化膜耐圧評価用の半導体装置であって、
半導体基板上に絶縁領域に囲まれたアイランドが形成され、
前記アイランド表面に形成されたゲート酸化膜上にて所定の間隔をおいて所定の方向に延在した複数本のゲート電極が形成され、
前記ゲート電極のうち奇数本目の各ゲート電極の一端は、前記絶縁領域上にて第１相互接続部に接続され、
前記ゲート電極のうち偶数本目の各ゲート電極の他端は、前記絶縁領域上にて第２相互接続部に接続され、
前記第１相互接続部は、前記絶縁領域上に形成された１又は複数の第１パッドに接続され、
前記第２相互接続部は、前記絶縁領域上に形成された１又は複数の第２パッドに接続され、
前記ゲート電極の幅は、０．１μｍ以上０．５μｍ以下であり、
前記ゲート電極の幅と前記ゲート電極間の間隔との和となる最小ゲートピッチは、０．２μｍ以上であることを特徴とする半導体装置。
【請求項２】
前記第１パッド及び前記第２パッドは、それぞれ前記第１相互接続部及び前記第２相互接続部の一端に接続されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１パッド及び前記第２パッドは、それぞれ前記第１相互接続部及び前記第２相互接続部の両端に接続されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
ゲート酸化膜耐圧評価用の半導体装置の評価解析方法であって、
請求項１乃至３のいずれか一に記載の半導体装置の前記第１パッド及び前記第２パッドに同時に同じ対基板間電圧を印加して、前記ゲート酸化膜の耐圧評価試験を行う工程と、
前記耐圧評価試験で耐圧異常が確認された場合、前記奇数本目とゲート電極と前記偶数本目のゲート電極の各々の対基板間電気的特性を測定して、耐圧異常が発生しているゲート電極を特定する工程と、
エミッション解析法、ＯＢＩＣ解析法、又は、ＯＢＩＲＣＨ解析法により、前記耐圧異常が発生しているゲート電極における耐圧異常個所を特定する工程と、
を含むことを特徴とする半導体装置の評価解析方法。
【請求項５】
ゲート酸化膜耐圧評価用の半導体装置の評価解析方法であって、
請求項３記載の半導体装置の前記第１パッド及び前記第２パッドの何れかと、前記半導体基板との間に電圧を印加して、エミッション解析を行うことで、大まかな耐圧異常箇所を特定する工程と、
前記奇数本目と前記偶数本目のゲート電極間に電流を流して、ＯＢＩＲＣＨ解析を行うことで、前記奇数本目と前記偶数本目のゲート電極間のショート箇所を特定する工程と、
前記第１相互接続部及び前記第２相互接続部をＦＩＢで切断することにより、前記ゲート電極について前記大まかな耐圧異常箇所を含む領域と前記ショート箇所を含む領域とに分離する工程と、
前記大まかな耐圧異常箇所を含む領域につながる前記第１パッド及び前記第２パッドに同時に同じ対基板間電圧を印加して、前記ゲート酸化膜の耐圧評価試験を行う工程と、
前記耐圧評価試験で耐圧異常が確認された場合、前記奇数本目とゲート電極と前記偶数本目のゲート電極の各々の対基板間電気的特性を測定して、耐圧異常が発生しているゲート電極を特定する工程と、
エミッション解析法、ＯＢＩＣ解析法、又は、ＯＢＩＲＣＨ解析法により、前記耐圧異常が発生しているゲート電極における耐圧異常個所を特定する工程と、
を含むことを特徴とする半導体装置の評価解析方法。
【請求項６】
特定された耐圧異常個所を含むゲート部分を所定の幅で切り出し、前記耐圧異常個所の中心部分を残すようにＦＩＢで前記耐圧異常個所のゲート電極の両側を切削する工程を含むことを特徴とする請求工４又は５記載の半導体装置の評価解析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び、その評価解析方法に関し、特に、半導体基板上にゲート酸化膜耐圧評価用のテスト・エレメント・グループ（以下、ＴＥＧ；Test Element Group）を形成した半導体装置、及び、その評価解析方法に関する。
【背景技術】
【０００２】
半導体装置の製造工場においては、ゲート酸化膜の信頼性を評価するため、ゲート酸化膜耐圧評価用ＴＥＧを定期的に製造して、ゲート酸化膜の耐圧異常をモニタしている。このＴＥＧでゲート酸化膜の耐圧異常が確認された場合、その対策のため異常を解析し、その発生原因を究明する必要がある。このとき、耐圧異常がどのような状況で発生しているかを確認する作業が重要となり、耐圧異常の発生箇所を精度良く絞り込む手法が必要となる。
【０００３】
ゲート酸化膜耐圧評価用ＴＥＧは、一般的に、図７に示すようなＭＯＳ（Metal Oxide Semiconductor）容量が利用されている。ＭＯＳ容量は、半導体基板１０１に形成されたアイランド１０１ａの表面を酸化してゲート酸化膜１０２を形成し、その上に多結晶シリコン層を成長して、パターン加工することにより、ゲート電極１０３とパッド１０３ａを形成している。ここで、ゲート酸化膜１０２の厚さやゲート電極１０３の構造は、ゲート酸化膜耐圧評価の対象となる半導体装置の製造プロセスに準じて、その半導体装置を構成するＭＯＳトランジスタのゲートと同様な断面構造になるように形成される。
【０００４】
ゲート酸化膜１０２の耐圧評価試験は、アイランド１０１ａの周囲に配された絶縁領域１０２ａ上に形成されたパッド１０３ａを介してゲート電極１０３に電圧を印加して行う。このゲート電極１０３内に耐圧異常個所が入る確率を上げて、異常の検出感度を高めようとすると、広い面積が必要となるため、ゲート酸化膜耐圧評価用ＴＥＧのＭＯＳ容量は、縦／横、各々、数百μｍ以上の平板状の矩形で形成され、ゲート酸化膜耐圧評価用ＴＥＧとしては非常に大きな面積のものになる。
【０００５】
このような大きな面積のＭＯＳ容量内に発生した耐圧異常個所を絞り込む方法としては、リーク電流の発光を検出するエミッション解析法、レーザー光照射によるリーク電流の変化を検出するＯＢＩＣ（Optical Beam Induced Current）解析法やＯＢＩＲＣＨ（Optical Beam Induced Resistance CHange）解析法などがある。絞り込んだ耐圧異常個所を、透過型電子顕微鏡（以下、ＴＥＭ；Transmission Electron Microscope）で断面観察することにより、結晶欠陥や混入異物などの絶縁耐性が低下した原因を確認することができる。
【０００６】
また、ゲート酸化膜耐圧評価用ＴＥＧのＭＯＳ容量の別の形態として、非特許文献１には、Ｓｉ基板上にＳｉＯ２層を形成し、ＳｉＯ２層において膜厚１０ｎｍで直径１．５μｍの円形領域を形成し、円形領域を含むＳｉＯ２層上にポリシリコン層を形成することで、１６０００個の円形微小ＭＯＳ容量（図８（Ａ）における「○」領域に相当）を有するアレイを構成することにより、どの円形微小ＭＯＳ容量で耐圧異常が発生しているかを正確に特定できるように工夫したＭＯＳ容量が記載されている（図８参照）。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】Satoshi Ikeda, Masao Okihara, Hidetsugu Uchida and Norio Hirashita "Cross-sectional Transmission Electron Microscope Studies on Intrinsic Breakdown of Thin Gate Oxides", Japanese Journal of Applied Physics Vol．36 (1997) pp．2561〜2564
【発明の概要】
【発明が解決しようとする課題】
【０００８】
近年、半導体装置は、ゲートの微細化とともに、ゲート酸化膜の薄膜化が進んできたため、従来のプロセスと比べ、正常なゲート酸化膜自体の絶縁耐性が著しく低下している。このようなプロセスに対応するゲート酸化膜耐圧評価用ＴＥＧでは、低いエネルギーで絶縁破壊が発生するため、より微小な欠陥が耐圧異常の原因となり得る。このような欠陥をＴＥＭで観察するには、ＴＥＭサンプルを十分薄く加工する必要があるため、ＴＥＭサンプル内に異常個所を確実に残せるよう、より高い位置精度で、耐圧異常個所を絞り込まなければならない。
【０００９】
しかしながら、耐圧異常個所を絞り込む解析手法では、可視〜赤外の光を利用しているため、その回折限界で決まる分解能以上の位置精度で、異常個所を絞り込むことができない。
【００１０】
また、図７に示すような広い平板状のＭＯＳ容量では、耐圧異常によるエミッション発光やＯＢＩＣ反応が検出された位置が、相対的に特定できるような特徴的なパターンが無いため、耐圧異常個所を精度良く、ＴＥＭサンプルとして切り出すことが難しい。
【００１１】
また、非特許文献１に記載されているＭＯＳ容量では、どの微小ＭＯＳ容量で耐圧異常が発生しているかを正確に特定することができるものの、直径１．５μｍの微小ＭＯＳ容量内の何処で異常が発生しているかまでは、十分に識別できない。そのため、例えば、０．２μｍまでＴＥＭサンプルを薄くした場合、ＴＥＭサンプル内に異常個所を確実に残すことはできない。この対策として、微小ＭＯＳ容量の直径を０．２μｍまで小さくすることが考えられるが、これでは耐圧異常個所を絞り込む解析装置の光学顕微鏡で微小ＭＯＳ容量自体が識別できなくなるため、どの微小ＭＯＳ容量で耐圧異常が発生しているかを特定することが困難となる。また、対策として、直径を０．２μｍまで小さくした微小ＭＯＳ容量の配置間隔を拡げることも考えられるが、これではゲート酸化膜耐圧評価用ＴＥＧが占める面積の中で、ＭＯＳ容量として機能する面積の割合が小さくなるため、単位面積当たりの異常検出効率が低下するという問題がある。
【００１２】
本発明の主な課題は、ゲート酸化膜耐圧評価用ＴＥＧにおけるゲート酸化膜の耐圧異常箇所を、確実にＴＥＭ観察できる半導体装置、及び、その評価解析方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の第１の視点においては、ゲート酸化膜耐圧評価用の半導体装置であって、半導体基板上に絶縁領域に囲まれたアイランドが形成され、前記アイランド表面に形成されたゲート酸化膜上にて所定の間隔をおいて所定の方向に延在した複数本のゲート電極が形成され、前記ゲート電極のうち奇数本目の各ゲート電極の一端は、前記絶縁領域上にて第１相互接続部に接続され、前記ゲート電極のうち偶数本目の各ゲート電極の他端は、前記絶縁領域上にて第２相互接続部に接続され、前記第１相互接続部は、前記絶縁領域上に形成された１又は複数の第１パッドに接続され、前記第２相互接続部は、前記絶縁領域上に形成された１又は複数の第２パッドに接続され、前記ゲート電極の幅は、０．１μｍ以上０．５μｍ以下であり、前記ゲート電極の幅と前記ゲート電極間の間隔との和となる最小ゲートピッチは、０．２μｍ以上であることを特徴とする。
【００１４】
本発明の第２の視点においては、ゲート酸化膜耐圧評価用の半導体装置の評価解析方法であって、請求項１乃至３のいずれか一に記載の半導体装置の前記第１パッド及び前記第２パッドに同時に同じ対基板間電圧を印加して、前記ゲート酸化膜の耐圧評価試験を行う工程と、前記耐圧評価試験で耐圧異常が確認された場合、前記奇数本目とゲート電極と前記偶数本目のゲート電極の各々の対基板間電気的特性を測定して、耐圧異常が発生しているゲート電極を特定する工程と、エミッション解析法、ＯＢＩＣ解析法、又は、ＯＢＩＲＣＨ解析法により、前記耐圧異常が発生しているゲート電極における耐圧異常個所を特定する工程と、を含むことを特徴とする。
【００１５】
本発明の第３の視点においては、ゲート酸化膜耐圧評価用の半導体装置の評価解析方法であって、請求項３記載の半導体装置の前記第１パッド及び前記第２パッドの何れかと、前記半導体基板との間に電圧を印加して、エミッション解析を行うことで、大まかな耐圧異常箇所を特定する工程と、前記奇数本目と前記偶数本目のゲート電極間に電流を流して、ＯＢＩＲＣＨ解析を行うことで、前記奇数本目と前記偶数本目のゲート電極間のショート箇所を特定する工程と、前記第１相互接続部及び前記第２相互接続部をＦＩＢで切断することにより、前記ゲート電極について前記大まかな耐圧異常箇所を含む領域と前記ショート箇所を含む領域とに分離する工程と、前記大まかな耐圧異常箇所を含む領域につながる前記第１パッド及び前記第２パッドに同時に同じ対基板間電圧を印加して、前記ゲート酸化膜の耐圧評価試験を行う工程と、前記耐圧評価試験で耐圧異常が確認された場合、前記奇数本目とゲート電極と前記偶数本目のゲート電極の各々の対基板間電気的特性を測定して、耐圧異常が発生しているゲート電極を特定する工程と、エミッション解析法、ＯＢＩＣ解析法、又は、ＯＢＩＲＣＨ解析法により、前記耐圧異常が発生しているゲート電極における耐圧異常個所を特定する工程と、を含むことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、ゲート電極を２つの櫛状パターンに分離し、各ゲートパターンが１本毎に並ぶように配置しているので、ゲート電極の最小ピッチを解析装置の分解能の１／２まで小さくしても、何れのゲート電極で耐圧異常が発生しているかを電気的に区別できるようになる。また、ＴＥＭ観察用試料の厚さをゲート電極の幅で規定できるようにしているので、ＦＩＢにより薄片化する際、ゲート電極を目印として加工することにより、特定した耐圧異常個所部分を確実にＴＥＭ観察用試料内に残すことができる。これにより、ゲート酸化膜耐圧評価用の半導体装置におけるゲート酸化膜の耐圧異常箇所を、確実にＴＥＭ観察できるようになる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例１に係る半導体装置の構成を模式的に示した（Ａ）平面図、（Ｂ）領域Ｐの拡大図である。
【図２】本発明の実施例１に係る半導体装置の構成を模式的に示した図１のＱ−Ｑ´間の断面図である。
【図３】本発明の実施例１に係る半導体装置の評価解析方法を実施する際に切り出した試料の構成を模式的に示した平面図である。
【図４】本発明の実施例１に係る半導体装置の評価解析方法を実施する際にＦＩＢ加工した試料の構成を模式的に示した斜視図である。
【図５】本発明の実施例２に係る半導体装置の構成を模式的に示した平面図である。
【図６】本発明の実施例２に係る半導体装置の構成を模式的に示した（Ａ）図５の領域Ｒの拡大平面図、（Ｂ）図５の領域Ｓの拡大平面図である。
【図７】従来例１に係る半導体装置の構成を模式的に示した（Ａ）平面図、（Ｂ）Ｘ−Ｘ´間の断面図。
【図８】従来例２に係る半導体装置の構成を模式的に示した（Ａ）平面図、（Ｂ）Ｙ−Ｙ´間の断面図。
【発明を実施するための形態】
【００１８】
本発明の実施形態１では、ゲート酸化膜耐圧評価用の半導体装置であって、半導体基板（図２の１）上に絶縁領域（図１、図２の２ａ）に囲まれたアイランド（図１、図２の１ａ）が形成され、前記アイランド（図１、図２の１ａ）表面に形成されたゲート酸化膜（図２の２）上にて所定の間隔をおいて所定の方向に延在した複数本のゲート電極（図１の３、４）が形成され、前記ゲート電極（図１の３、４）のうち奇数本目の各ゲート電極（図１の３）の一端は、前記絶縁領域（図１、図２の２ａ）上にて第１相互接続部（図１の３ｂ）に接続され、前記ゲート電極（図１の３、４）のうち偶数本目の各ゲート電極（図１の４）の他端は、前記絶縁領域（図１、図２の２ａ）上にて第２相互接続部（図１の４ｂ）に接続され、前記第１相互接続部（図１の３ｂ）は、前記絶縁領域（図１、図２の２ａ）上に形成された１又は複数の第１パッド（図１の３ａ）に接続され、前記第２相互接続部（図１の４ｂ）は、前記絶縁領域（図１、図２の２ａ）上に形成された１又は複数の第２パッド（図１の４ａ）に接続され、前記ゲート電極（図１の３、４）の幅は、０．１μｍ以上０．５μｍ以下であり、前記ゲート電極（図１の３、４）の幅と前記ゲート電極（図１の３、４）間の間隔との和となる最小ゲートピッチは、０．２μｍ以上である。
【００１９】
本発明の前記半導体装置において、前記第１パッド及び前記第２パッドは、それぞれ前記第１相互接続部及び前記第２相互接続部の一端に接続されていることが好ましい。
【００２０】
本発明の前記半導体装置において、前記第１パッド及び前記第２パッドは、それぞれ前記第１相互接続部及び前記第２相互接続部の両端に接続されていることが好ましい。
【００２１】
本発明の実施形態２では、ゲート酸化膜耐圧評価用の半導体装置の評価解析方法であって、前記半導体装置の前記第１パッド（図１の３ａ）及び前記第２パッド（図１の４ａ）に同時に同じ対基板間電圧を印加して、前記ゲート酸化膜（図２の２）の耐圧評価試験を行う工程と、前記耐圧評価試験で耐圧異常が確認された場合、前記奇数本目とゲート電極（図１の３）と前記偶数本目のゲート電極（図１の４）の各々の対基板間電気的特性を測定して、耐圧異常が発生しているゲート電極を特定する工程と、エミッション解析法、ＯＢＩＣ解析法、又は、ＯＢＩＲＣＨ解析法により、前記耐圧異常が発生しているゲート電極における耐圧異常個所を特定する工程と、を含む。
【００２２】
本発明の実施形態３では、ゲート酸化膜耐圧評価用の半導体装置の評価解析方法であって、前記半導体装置の前記第１パッド（図５の３ａ、３ｃ）及び前記第２パッド（図５の４ａ、４ｃ）の何れかと、前記半導体基板（図２の１に相当）との間に電圧を印加して、エミッション解析を行うことで、大まかな耐圧異常箇所を特定する工程と、前記奇数本目と前記偶数本目のゲート電極（図５の３、４）間に電流を流して、ＯＢＩＲＣＨ解析を行うことで、前記奇数本目と前記偶数本目のゲート電極（図５の３、４）間のショート箇所を特定する工程と、前記第１相互接続部（図６の３ｂ）及び前記第２相互接続部（図６の４ｂ）をＦＩＢで切断することにより、前記ゲート電極（図５の３、４）について前記大まかな耐圧異常箇所を含む領域と前記ショート箇所を含む領域とに分離する工程と、前記大まかな耐圧異常箇所を含む領域につながる前記第１パッド（図５の３ａ、３ｃ）及び前記第２パッド（図５の４ａ、４ｃ）に同時に同じ対基板間電圧を印加して、前記ゲート酸化膜（図２の２に相当）の耐圧評価試験を行う工程と、前記耐圧評価試験で耐圧異常が確認された場合、前記奇数本目とゲート電極（図５の３）と前記偶数本目のゲート電極（図５の４）の各々の対基板間電気的特性を測定して、耐圧異常が発生しているゲート電極を特定する工程と、エミッション解析法、ＯＢＩＣ解析法、又は、ＯＢＩＲＣＨ解析法により、前記耐圧異常が発生しているゲート電極における耐圧異常個所を特定する工程と、を含む。
【００２３】
本発明の半導体装置の評価解析方法において、特定された耐圧異常個所を含むゲート部分を所定の幅で切り出し、前記耐圧異常個所の中心部分を残すようにＦＩＢで前記耐圧異常個所のゲート電極の両側を切削する工程を含むことが好ましい。
【００２４】
なお、本出願において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の体用に限定することを意図するものではない。
【実施例１】
【００２５】
本発明の実施例１に係る半導体装置について図面を用いて説明する。図１は、本発明の実施例１に係る半導体装置の構成を模式的に示した（Ａ）平面図、（Ｂ）領域Ｐの拡大図である。図２は、本発明の実施例１に係る半導体装置の構成を模式的に示した図１のＱ−Ｑ´間の断面図である。
【００２６】
半導体装置は、半導体基板１上にゲート酸化膜耐圧評価用のテスト・エレメント・グループ（ＴＥＧ；Test Element Group）を形成した半導体装置である。半導体装置は、半導体基板１の主面側の中央に台状のアイランド１ａが形成されており、半導体基板１上のアイランド１ａの周囲に絶縁領域２ａ形成されており、アイランド１ａ上にゲート酸化膜２が形成され、ゲート酸化膜２上に幅Ｌのゲート電極３、４が間隔Ｓで、複数本形成されている。
【００２７】
ゲート電極３、４は、アイランド１ａ上を横断するように左右方向（図１の左右方向）に延在して配されている。ゲート電極３とゲート電極４とは、交互に配されている。ゲート電極３は、図１の下側から奇数本目のゲート電極である。ゲート電極４は、図１の下側から偶数本目のゲート電極である。各ゲート電極３は、左方向（図１の左側）に引き出された端部（一端）が、絶縁領域２ａ上に形成された相互接続部３ｂに接続されて櫛歯パターンとなっている。各ゲート電極４は、右方向（図１の右側、ゲート電極３の引き出し方向の反対側）に引き出された端部（他端）が、絶縁領域２ａ上に形成された相互接続部４ｂに接続されて櫛歯パターンとなっている。相互接続部３ｂは、絶縁領域２ａ上に形成されたパッド３ａに接続されている。相互接続部４ｂは、絶縁領域２ａ上に形成されたパッド４ａに接続されている。パッド３ａ、４ａは、プローブ端子と接触させる部分である。ゲート電極３、４、パッド３ａ、４ａ、相互接続部３ｂ、４ｂは、同一のシリコン層からパターン形成されたものである。
【００２８】
ゲート電極３、４の幅Ｌは、ＴＥＭ（Transmission Electron Microscope；透過型電子顕微鏡）観察用サンプルの厚さとして適当な幅０．１μｍ以上０．５μｍ以下（例えば０．１５μｍ）に設定されている。最小ゲートピッチ（間隔Ｓと幅Ｌとの和）は、耐圧異常箇所を特定する解析装置の最大分解能０．４μｍ以上１．３μｍ以下（例えば０．５μｍ）の１／２以上になるように設計しておく。
【００２９】
また、ゲート酸化膜２の厚さやゲート電極３、４の構造は、ゲート酸化膜耐圧評価の対象となる半導体装置の製造プロセスに準じて、その半導体装置を構成するＭＯＳトランジスタのゲートと同様な断面構造になるように形成する。
【００３０】
ゲート酸化膜２は、半導体基板１の熱酸化膜とすることができる。絶縁領域２ａは、ゲート酸化膜２の膜厚より厚く、ＬＯＣＯＳ（LOCal Oxidation of Silicon）工程により形成することができる。
【００３１】
次に、本発明の実施例１に係る半導体装置の評価解析方法について図面を用いて説明する。図３は、本発明の実施例１に係る半導体装置の評価解析方法を実施する際に切り出した試料の構成を模式的に示した平面図である。図４は、本発明の実施例１に係る半導体装置の評価解析方法を実施する際にＦＩＢ加工した試料の構成を模式的に示した斜視図である。
【００３２】
半導体装置の評価解析方法では、まず、パッド３ａ、３ｂに同時にプロービングして、同じ対基板間電圧を印加することにより、ゲート酸化膜２の耐圧評価試験を行う（図１参照）。
【００３３】
耐圧評価試験で耐圧異常が確認された場合、パッド３ａ、３ｂを介して、ゲート電極３、４各々の耐圧評価を行い、どちらのパターンで耐圧異常が発生しているかを確認する。この耐圧評価では、ゲート電極３、４の対基板間電気的特性を測定することにより行われる。
【００３４】
その後、耐圧異常が発生していたパターンに対して、エミッション解析（ＯＢＩＣ（Optical Beam Induced Current）、ＯＢＩＲＣＨ（Optical Beam Induced Resistance CHange）解析でも可）を行い、耐圧異常箇所を特定する。
【００３５】
ゲート電極３、４の長手方向に平行に、エミッション解析で発光した耐圧異常個所（発光領域）を含むゲート部分を図３のように所定の幅で切り出し、発光領域を中心にＴＥＭ観察する。このとき、ゲート電極３で耐圧異常が発生している場合は、発光領域の中心に最も近いゲート電極３Ａ［３］をＴＥＭ観察し、ゲート電極４で耐圧異常が発生している場合は、発光領域の中心に最も近いゲート電極４ＡをＴＥＭ観察する。
【００３６】
なお、ＴＥＭ観察にあたっては、図３のように切り出した試料を、図４に示すように、ゲート電極３Ａ（又はゲート電極４Ａ）の発光領域の中心部分を残すように、フォーカス・イオン・ビーム（ＦＩＢ；Focused Ion Beam）でゲート電極３Ａ（又はゲート電極４Ａ）の両側を切削して（ＦＩＢ切削部５を形成して）、ＴＥＭ観察用試料を作製することになる。
【００３７】
実施例１によれば、平行に並ぶ複数本のゲート電極３、４を１本毎に相互接続することにより、ゲート電極３とゲート電極４の２つのグループに分け、各々のグループに対し、個別に電圧を印加することができるので、複数本のゲート電極の最小ピッチを解析装置の分解能の１／２まで小さくしても、各ゲート電極３、４と半導体基板１との間の耐圧を評価することで、何れのゲート電極で耐圧異常が発生しているかを電気的に区別することができる。また、耐圧異常個所が２箇所以上ある場合でも、ゲート電極３とゲート電極４に対し、個別にエミッション解析を行うことができるので、各発光箇所がどちらのゲート電極に属するかを区別することができる。
【００３８】
また、ＴＥＭ観察用試料の厚さをゲート電極３、４の幅で規定できるようにしているので、ＦＩＢにより薄片化する際、ゲート電極３、４を目印として加工することにより、特定した耐圧異常個所部分を確実にＴＥＭ観察用試料内に残すことができる。これにより、ゲート酸化膜耐圧評価用の半導体装置におけるゲート酸化膜の耐圧異常箇所を、確実にＴＥＭ観察できるようになる。
【００３９】
なお、ゲート電極３、４の長手方向については、発光領域の中心を中央にして、耐圧異常箇所を特定したエミッション解析装置の分解能に対して十分広い幅で薄片化すれば、薄片化されたＴＥＭ観察可能領域内に、必ず、耐圧異常個所が入ることになる。ＴＥＭ観察用試料内に耐圧異常箇所を確実に残すためには、ＴＥＭ観察用試料の厚さ方向に対する位置精度が上がれば十分であり、ゲート電極の幅方向は、耐圧異常個所の絞り込みに利用される解析装置の分解能に対して、十分広い幅で薄片化することができる。
【００４０】
また、ゲート電極３、４の加工には、紫外線等の、耐圧異常個所の絞り込みに利用される光に比べて十分短い波長の光を利用したリソグラフィ技術が確立されているため、微小欠陥が観察できるＴＥＭ観察用試料の厚さに相当する幅でゲート電極を形成することは可能である。
【００４１】
また、ゲート電極３、４をストライプ状にすることで、ＭＯＳ容量として機能しない面積の増加を抑えることができる。
【００４２】
また、光学的な分解能の不足を、電気的な分離方法で補うことができる。
【実施例２】
【００４３】
本発明の実施例２に係る半導体装置について図面を用いて説明する。図５は、本発明の実施例２に係る半導体装置の構成を模式的に示した平面図である。図６は、本発明の実施例２に係る半導体装置の構成を模式的に示した（Ａ）図５の領域Ｒの拡大平面図、（Ｂ）図５の領域Ｓの拡大平面図である。なお、図５の断面（図１のＱ−Ｑ´間に相当する位置の断面）は、図２と同様である。
【００４４】
実施例１では、１本毎に左右交互に引き出されたゲート電極（図１の３、４）の端部を、左右で各々相互接続部（図１の３ｂ、４ｂ）に接続して、相互接続部（図１の３ｂ、４ｂ）の上側の端部に配置したパッド（図１の３ａ、４ａ）を接続したゲートパターン構成となっているが、実施例２では、図５に示すように、相互接続部（図１の３ｂ、４ｂ）の下側の端部にも同時に配置したパッド３ｃ、４ｃを接続している。
【００４５】
実施例２では、製造工程で発生する不具合を補うことができる。すなわち、本発明では、ゲート電極３、４は電気的に分離されている必要があるが、製造工程で発生する不具合により、ゲート電極３、４が局所的につながってしてしまうことがある。こうなると、ゲート電極３、４の片方に耐圧異常箇所があっても、電気的に区別することができない。しかしながら、パッド３ａ、３ｃ、４ａ、４ｃの何れかと、半導体基板１との間に電圧を印加して、エミッション解析を行うことで、耐圧異常箇所の大まかな位置は特定することができる。
【００４６】
また、パッド３ａ又は３ｃと、パッド４ａ又は４ｃとから、ゲート電極３、４間に電流を流して、ＯＢＩＲＣＨ解析を行うことで、ゲート電極３、４間のショート箇所を特定することも可能である。
【００４７】
耐圧異常箇所の大まかな位置と、ゲート電極３、４間のショート箇所とが特定できたら、図６に示すように、左右の絶縁領域２ａ上の相互接続部３ｂ、４ｂをＦＩＢで切断して（ＦＩＢ切断部６、７を形成して）、ゲート電極３、４を各々、耐圧異常箇所を含む領域（発光領域）と、ゲート電極３、４間のショート箇所を含む領域に分離する。このような加工を行うことで、耐圧異常箇所を含む領域（発光領域）のゲート電極３、４は、電気的に分離されるので、耐圧異常箇所を含む領域につながるパッド３ａ、３ｃ、４ａ、４ｃからゲート酸化膜２の耐圧評価試験を行うことにより、耐圧異常箇所が何れのゲート電極３、４に属するかを区別することが可能となる。
【００４８】
実施例２によれば、製造工程の不具合により、ゲート電極３、４が局所的につながってしてしまっても、ゲート酸化膜２の耐圧異常箇所を、確実にＴＥＭ観察できるようになる。同様に、左右の絶縁領域２ａ上の相互接続部３ｂ、４ｂの中間領域にもパッドを接続しておけば、２箇所以上のショート箇所を含む領域で挟まれた領域にある、耐圧異常箇所も、確実にＴＥＭ観察できるようになる。
【００４９】
なお、ＦＩＢのデポジション機能を利用することで、任意の箇所にパッドを形成することもできるので、耐圧異常箇所の大まかな位置と、ゲートパターンＡ、Ｂ間のショート箇所を特定した段階で、耐圧異常箇所のみを含む領域につながるようなパッドを形成してもよい。ただし、ＦＩＢによるパッド形成は、ゲート電極の切断に比べ、時間が掛かるので、解析時間が長くなるという問題があり、効率的ではない。通常、製造工程の不具合は著しい場合を除き、多くは発生しないので、ゲート酸化膜耐圧評価用ＴＥＧ１個当たりで発生するショート箇所は、１箇所程度になる。たとえ２箇所以上でショート箇所が発生しても、耐圧異常箇所を含む領域がこれらに挟まれない限り、ゲート電極の相互接続部の中間領域にパッドを接続する必要性はない。さらに、ゲート電極の相互接続部分の中間領域に、予めパッドを形成しておいても、ショート箇所と耐圧異常箇所の分布に依っては、役に立たない場合がある。これらのことを考慮すると、実施例２のような構成にして、やむを得ない場合のみ、ＦＩＢによるパッド形成を利用した方が、効率的である。
【００５０】
なお、上記実施例の図面において図示されていないが、半導体基板に電位を印加するためのパッドが所定の位置に設けられることになる。
【００５１】
本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施例ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００５２】
１、１０１  半導体基板
１ａ、１０１ａ  アイランド
２、１０２  ゲート酸化膜
２ａ、１０２ａ  絶縁領域
３、３Ａ、４、４Ａ  ゲート電極
３ａ、３ｃ  パッド（第１パッド）
４ａ、４ｃ  パッド（第２パッド）
３ｂ  相互接続部（第１相互接続部）
４ｂ  相互接続部（第２相互接続部）
５  ＦＩＢ切削部
６、７  ＦＩＢ切断部
１０３  ゲート電極
１０３ａ  パッド
【図１】
2011071186.tif 000003
【図２】
2011071186.tif 000004
【図３】
2011071186.tif 000005
【図４】
2011071186.tif 000006
【図５】
2011071186.tif 000007
【図６】
2011071186.tif 000008
【図７】
2011071186.tif 000009
【図８】
2011071186.tif 000010