(57)【要約】【課題】ヒートシンクのはんだ付け面の形状をはんだパターンと同一にすることなく、はんだパターンの変更のみで、はんだ溶融時における半導体素子の素子搭載部の外側への位置ズレを防止する。【解決手段】ヒートシンク１０のはんだ付け面１１はＮｉめっきよりなる。はんだ箔３１として、はんだ付け面１１における素子搭載部１１ａよりも平面サイズが大きいものであって、素子搭載部１１ａを被覆する内周部３１ａと、その外側の周辺部３１ｂとよりなり、且つ、周辺部３１ｂのうち内周部３１ａに当接又は近接する部分にはんだが除去されたはんだ除去部３１ｃが設けられたものを用いて、予備はんだ３２を形成する。半導体素子２０の搭載後における予備はんだ３２の溶融時には、はんだ付け面１１のうちはんだ除去部３１ｃに対応する部位では溶融したはんだを存在させない。【選択図】図４
2011071297.tif 000002
【特許請求の範囲】
【請求項１】
金属部材（１０）のはんだ付け面（１１）上に、はんだよりなるはんだ箔（３１）を搭載し、このはんだ箔（３１）を溶融・固化して前記はんだ箔（３１）と同一の平面形状をなす予備はんだ（３２）を形成し、前記予備はんだ（３２）の上に半導体素子（２０）を搭載した後、前記予備はんだ（３２）を溶融して前記半導体素子（２０）と前記金属部材（１０）とをはんだ付けしてなる半導体装置の製造方法において、
前記金属部材（１０）のはんだ付け面（１１）の平面サイズは、前記はんだ箔（３１）と同等かそれ以上のものであり、
前記金属部材（１０）のはんだ付け面（１１）はＮｉめっきよりなるものであり、
前記はんだ箔（３１）の搭載工程では、前記はんだ箔（３１）として、前記金属部材（１０）のはんだ付け面（１１）における前記半導体素子（２０）が搭載されるべき部位である素子搭載部（１１ａ）よりも平面サイズが大きいものであって、前記素子搭載部（１１ａ）を被覆する部位である内周部（３１ａ）と、この内周部（３１ａ）の外側を取り囲み前記素子搭載部（１１ａ）の外側部分を被覆する部位である周辺部（３１ｂ）とよりなり、且つ、当該周辺部（３１ｂ）のうち前記内周部（３１ａ）に当接又は近接する部分に前記はんだが除去された部分であるはんだ除去部（３１ｃ）が設けられたものを用いて、前記予備はんだ（３２）を形成し、
前記半導体素子（２０）の搭載後における前記予備はんだ（３２）の溶融時には、前記金属部材（１０）のはんだ付け面（１１）のうち前記はんだ箔（３１）のはんだ除去部（３１ｃ）に対応する部位では溶融したはんだを存在させないことにより、当該溶融したはんだによって前記半導体素子（２０）が前記素子搭載部（１１ａ）から前記素子搭載部（１１ａ）の外側へ移動するのを防止するようにしたことを特徴とする半導体装置の製造方法。
【請求項２】
前記はんだ除去部（３１ｃ）を、前記はんだ箔（３１）の外側から前記内周部（３１ａ）に向かって窄まるＶ字形状の切り欠き形状のものとすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記はんだ除去部（３１ｃ）におけるＶ字の角度は２０°以上であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記半導体素子（２０）のはんだ付け面は矩形状であり、
前記はんだ箔（３１）は前記半導体素子（２０）のはんだ付け面よりも一回り大きい矩形状であって、前記はんだ箔（３１）の前記周辺部（３１ｂ）においては前記半導体素子（２０）のはんだ付け面の各辺に対して、前記はんだ除去部（３１ｃ）が少なくとも一つ設けられたものであることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記はんだ箔（３１）は、前記はんだ除去部（３１ｃ）において、前記はんだ箔（３１）を構成するはんだに代えて、当該はんだよりも高融点である高融点部材（５０）が設けられているものとすることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属部材上にはんだ箔を介して半導体素子をはんだ付けしてなる半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般に、この種の製造方法においては、まず、金属部材のはんだ付け面上に、はんだよりなるはんだ箔を搭載し、このはんだ箔を溶融・固化することで、はんだ箔の平面形状を承継し、はんだ箔と同一の平面形状をなす予備はんだを形成する。そして、この予備はんだの上に半導体素子を搭載した後、予備はんだを再び溶融して半導体素子と金属部材とをはんだ付けする。
【０００３】
具体的には、金属部材としてのヒートシンクのはんだ付け面上にはんだ箔を設けて、予備はんだを形成し、その上に半導体素子を搭載し、はんだ付けしてなる半導体装置が知られている（たとえば、特許文献１参照）。
【０００４】
しかし、この半導体装置では、通常、金属部材であるヒートシンクのはんだ付け面とは反対側の他面が、セラミック基板にはんだ付けされて使用される。そのため、ヒートシンク上への半導体素子のはんだ付け時だけでなく、このセラミック基板へのはんだ付け時においても、半導体素子とヒートシンク間のはんだが溶融する可能性がある。
【０００５】
このようなはんだの溶融が発生した場合、半導体素子が溶融したはんだ上で移動し、ヒートシンク上のはんだ付け面のうち半導体素子が搭載されるべき部位である素子搭載部の外側に半導体素子がはみ出すという、位置ズレの問題が生じる恐れがある。
【０００６】
このように、ヒートシンク上の素子搭載部からずれて半導体素子が搭載されてしまうと、たとえば次工程のワイヤボンディング工程等において、半導体素子上のボンディングパッドの位置認識が出来なくなるため、不良となってしまう。
【０００７】
近年、はんだのＰｂフリー化に伴い、金属部材と半導体素子とのはんだ付け、及び、金属部材とセラミック基板とのはんだ付けについては、ＳｎＣｕ系、ＳｎＡｇ系などのはんだが用いられるが、これらは、融点が近いので、上記した半導体素子のはんだ付け時および当該はんだ付け後の加熱時における溶融はんだによる位置ズレの問題は、顕著となりやすい。
【０００８】
一方で、半導体素子のはんだ付けに関するものではないが、筒状のシールドの溶融したはんだによる位置ズレを防止するため、基板上に印刷されるはんだパターンに狭幅部による凹みを設ける方法が提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平８−２２２５８６号公報
【特許文献２】特開２００７−２０１３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、上記特許文献２の方法は、セラミック基板のはんだ付け面として銅箔を用いており、そのため、この種の半導体装置の製造方法に上記特許文献２を適用しようとすると、たとえば金属部材としてのヒートシンク上に、はんだパターンと同一の銅箔パターンを設ける必要がある。つまり、金属部材のはんだ付け面をはんだパターンと同一形状とする必要が生じる。
【００１１】
そして、はんだ付けされる半導体素子のサイズも多様であるため、はんだ付け面である銅箔パターンも各種必要となる。また、銅箔パターンをヒートシンクに形成後、はんだ付けするため、工程が複雑でコストアップする。そこで、はんだパターンのみの変更で、はんだ付けを行い、溶融したはんだによる半導体素子の位置ズレを防止する方法が望まれる。
【００１２】
本発明は、上記問題に鑑みてなされたものであり、金属部材のはんだ付け面の形状をはんだパターンと同一にすることなく、はんだパターンの変更のみで、はんだ溶融時における半導体素子の素子搭載部の外側への位置ズレを防止することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、請求項１に記載の発明においては、まず、金属部材（１０）のはんだ付け面（１１）の平面サイズを、はんだ箔（３１）と同等かそれ以上のものとし、金属部材（１０）のはんだ付け面（１１）はＮｉめっきよりなるものとする。
【００１４】
そして、はんだ箔（３１）の搭載工程では、はんだ箔（３１）として、金属部材（１０）のはんだ付け面（１１）における半導体素子（２０）が搭載されるべき部位である素子搭載部（１１ａ）よりも平面サイズが大きいものであって、素子搭載部（１１ａ）を被覆する部位である内周部（３１ａ）と、この内周部（３１ａ）の外側を取り囲み素子搭載部（１１ａ）の外側部分を被覆する部位である周辺部（３１ｂ）とよりなり、且つ、当該周辺部（３１ｂ）のうち内周部（３１ａ）に当接又は近接する部分にはんだが除去された部分であるはんだ除去部（３１ｃ）が設けられたものを用いて、はんだ箔（３１）と同一の平面形状をなす予備はんだ（３２）を形成する。
【００１５】
そして、半導体素子（２０）の搭載後における予備はんだ（３２）の溶融時には、金属部材（１０）のはんだ付け面（１１）のうちはんだ箔（３１）のはんだ除去部（３１ｃ）に対応する部位では溶融したはんだを存在させないことにより、当該溶融したはんだによって半導体素子（２０）が素子搭載部（１１ａ）から素子搭載部（１１ａ）の外側へ移動するのを防止する。以上が本発明の半導体装置の製造方法である。
【００１６】
それによれば、金属部材（１０）のはんだ付け面（１１）を、はんだ濡れ性の小さいＮｉめっきよりなるものとし、はんだ箔（３１）にはんだ除去部（３１ｃ）を設けることで、予備はんだ（３２）は、はんだ箔（３１）と同一サイズ・同一形状の平面形状をなすものとなる。
【００１７】
そして、半導体素子（２０）のはんだ付け時および半導体素子（２０）のはんだ付け後の加熱によって、予備はんだ（３２）が溶融したときに、金属部材（１０）のはんだ付け面（１１）のうちはんだ箔（３１）のはんだ除去部（３１ｃ）に対応する部位には、はんだが濡れ拡がらず、当該はんだ除去部（３１ｃ）に対応する部位の内側に半導体素子（２０）が拘束される。
【００１８】
そのため、金属部材（１０）上のはんだ付け面（１１）の形状をはんだパターンと同一にすることなく、はんだパターンの変更のみで、はんだ溶融時における半導体素子（２０）の素子搭載部（１１ａ）の外側への位置ズレを防止することができる。
【００１９】
ここで、請求項２に記載の発明のように、請求項１の製造方法においては、はんだ除去部（３１ｃ）を、はんだ箔（３１）の外側から内周部（３１ａ）に向かって窄まるＶ字形状の切り欠き形状のものとすることができる。
【００２０】
そして、請求項３に記載の発明のように、請求項２の製造方法においては、はんだ除去部（３１ｃ）におけるＶ字の角度は２０°以上であることが好ましい。
【００２１】
また、請求項４に記載の発明では、請求項１ないし３のいずれか１つに記載の製造方法において、半導体素子（２０）のはんだ付け面は矩形状であり、はんだ箔（３１）は半導体素子（２０）のはんだ付け面よりも一回り大きい矩形状であって、はんだ箔（３１）の周辺部（３１ｂ）においては半導体素子（２０）のはんだ付け面の各辺に対して、はんだ除去部（３１ｃ）が少なくとも一つ設けられたものであるものとしている。
【００２２】
それによれば、溶融したはんだによる半導体素子（２０）の回転による位置ズレを抑えるために好ましい。
【００２３】
また、請求項５に記載の発明では、請求項１ないし４のいずれか１つに記載の製造方法において、はんだ箔（３１）は、はんだ除去部（３１ｃ）において、はんだ箔（３１）を構成するはんだに代えて、当該はんだよりも高融点である高融点部材（５０）が設けられていることを特徴とする。
【００２４】
それによれば、はんだ溶融時には、この高融点部材（５０）は溶けないから、はんだ除去部（３１ｃ）に溶融はんだが濡れ拡がろうとするのを、高融点部材（５０）がせき止める形となり、好ましい。
【００２５】
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態に係る半導体装置の概略断面図である。
【図２】図１の半導体装置を上方からみた概略平面図である。
【図３】第１実施形態の半導体装置の製造方法を示す工程図である。
【図４】（ａ）は図３（ａ）中のヒートシンクのはんだ付け面の平面図、（ｂ）図３（ａ）中のはんだ箔の平面図である。
【図５】溶融したはんだによる半導体素子の位置ズレの測定方法を示す概略平面図である。
【図６】はんだ除去部を設けた第１実施形態とはんだ除去部を設けない比較例とについて最大ズレ量の測定結果を示す図である。
【図７】はんだ除去部におけるＶ字の角度θを示す概略平面図である。
【図８】角度θとはんだ除去部の長さＬとの関係を示す図である。
【図９】はんだ除去部の頂点にはんだが回り込む様子を示す概略平面図である。
【図１０】非対称なＶ字形状のはんだ除去部を示す概略平面図である。
【図１１】Ｖ字状をなすはんだ除去部の頂角が広すぎる場合におけるはんだフィレットの未形成の様子を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）のＢ矢視の概略側面図である。
【図１２】本発明の第２実施形態に係る半導体装置の製造方法に用いられるはんだ箔を示す概略平面図である。
【図１３】本発明の第３実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第１の例を示す概略平面図である。
【図１４】第３実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第２の例を示す概略平面図である。
【図１５】第３実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第３の例を示す概略平面図である。
【図１６】第３実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第４の例を示す概略平面図である。
【図１７】本発明の第４実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第１の例を示す概略平面図である。
【図１８】第４実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第２の例を示す概略平面図である。
【図１９】第４実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第３の例を示す概略平面図である。
【図２０】本発明の第５実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第１の例を示す概略平面図である。
【図２１】第５実施形態に係る半導体装置の製造方法に用いられるはんだ箔の第２の例を示す概略平面図である。
【図２２】本発明の第６実施形態に係る半導体装置の製造方法におけるはんだ箔の形成工程を示す概略平面図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００２８】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置１の概略断面構成を示す図である。また、図２は、図１の半導体装置１を上方からみた概略平面図であり、セラミック基板２は省略してある。
【００２９】
本実施形態の半導体装置１は、大きくは、金属部材１０のはんだ付け面１１上にはんだ３０を介して半導体素子２０が搭載され、このはんだ３０により金属部材１０と半導体素子２０とがはんだ付けされ、さらに、金属部材１０のはんだ付け面１１とは反対側の他面１２が、はんだ４０を介してセラミック基板２にはんだ付けされたものである。
【００３０】
金属部材１０は、ヒートシンクやリードフレームなどよりなるが、ここでは、半導体素子２０の放熱を行うヒートシンク１０とされている。このヒートシンク１０は、タングステン、モリブデンおよびそれらを主成分とする複合材からなるものであり、ここでは矩形板状をなしている。
【００３１】
ヒートシンク１０の表面全体に、電気メッキ法によりＮｉめっき５０が施されている。そのため、半導体素子２０ははんだ付けされるヒートシンク１０のはんだ付け面１１は当該Ｎｉめっき５０により構成されている。
【００３２】
このはんだ付け面１１の上に、はんだ３０を介して半導体素子２０が搭載されているが、図１、図２に示される例では、半導体素子２０の平面形状は矩形をなし、はんだ３０の平面形状は半導体素子２０よりも一回り大きな相似形の矩形をなし、ヒートシンク１０のはんだ付け面１１ははんだ３０よりも一回り大きな相似形の矩形をなしている。
【００３３】
ここで、ヒートシンク１０のはんだ付け面１１のうち半導体素子２０が搭載されるべき部位である素子搭載部１１ａは、半導体素子２０の直下に位置する部位である。この素子搭載部１１ａは、当該はんだ付け面１１のうち図１において両矢印１１ａに示される範囲に相当し、図２では、半導体素子２０の外形と一致する矩形の部位である。
【００３４】
また、はんだ３０は、半導体素子２０とはんだ付け面１１との間に介在するとともに、半導体素子２０および素子搭載部１１ａの外側にはみ出している。そして、このはんだ３０のはみ出し部には、Ｖ字形状の切り欠きが設けられており、この切り欠きにおいては、はんだが存在せず、その下地であるヒートシンク１０のはんだ付け面１１が露出している。
【００３５】
また、セラミック基板２は、単層、多層を問わず一般的なセラミックの配線基板であり、その表面には、Ｃｕなどの厚膜導体２ａが設けられている。そして、この厚膜導体２ａのうえに、はんだ４０を介して、ヒートシンク１０がその他面１２にて搭載され、はんだ付けされている。
【００３６】
次に、本実施形態の半導体装置１の製造方法について、図３、図４を参照して述べる。図３は、本製造方法を示す工程図であり、各ワークを断面的に示したものであり、図４（ａ）、（ｂ）はそれぞれ、図３（ａ）中のヒートシンク１０のはんだ付け面１１、はんだ箔３１の平面図である。
【００３７】
はんだ箔３１を構成するはんだとしては特に限定するものではなく、一般的なはんだ材料が適用可能であるが、特にＰｂフリーはんだが好ましい。Ｐｂフリーはんだはヒートシンク１０のはんだ付け面１１であるＮｉめっき５０に対して濡れ性が悪く、本製造方法では、この濡れ性の悪さを利用しているためである。具体的には、はんだ箔３１としては、ＳｎＣｕＮｉを主成分としたはんだが挙げられる。
【００３８】
そして、本製造方法では、まず、図３（ａ）、（ｂ）に示されるはんだ箔３１の搭載工程を行う。この工程では、ヒートシンク１０のはんだ付け面１１上にはんだ箔３１を搭載し、このはんだ箔３１をいったん溶融、その後冷却・固化して、平面形状がはんだ箔３１と同一形状・同一サイズをなす予備はんだ３２を形成する。
【００３９】
ここで、ヒートシンク１０のはんだ付け面１１の平面サイズは、はんだ箔３１の全体が当該はんだ付け面１１に接して搭載されるように、はんだ箔３１と同等かそれ以上のものであることが必要である。
【００４０】
また、このはんだ箔３１の搭載工程に用いられるはんだ箔３１は、図３（ａ）、図４に示されるように、ヒートシンク１０のはんだ付け面１１の素子搭載部１１ａよりも平面サイズが大きいものである。言い換えれば、はんだ箔３１は、素子搭載部１１ａと平面形状が同一形状・同一サイズである内周部３１ａと、その外周に位置する周辺部３１ｂとよりなるものである。
【００４１】
上記図示例では、はんだ箔３１の内周部３１ａは素子搭載部１１ａと同一の矩形状であり、はんだ箔３１の周辺部３１ｂは当該内周部３１ａの外側を取り囲む矩形枠状のものである。そして、はんだ箔３１の内周部３１ａは、はんだ付け面１１の素子搭載部１１ａに一致してこれを被覆する部位であり、この内周部３１ａより外側にはみ出すはんだ箔３１の周辺部３１ｂは、はんだ付け面１１における素子搭載部１１ａの外側部分を被覆する部位である。
【００４２】
さらに、このはんだ箔３１においては、図４に示されるように、周辺部３１ｂのうち内周部３１ａに当接又は近接する部分に、はんだが除去された部分であるはんだ除去部３１ｃが設けられている。
【００４３】
つまり、はんだ箔３１において、内周部３１ａとはんだ除去部３１ｃとが、当たって接触するか、又は、はんだ除去部３１ｃが内周部３１ａよりも少し外側に離れた近傍に位置するものであればよい。
【００４４】
なお、後述するように、このはんだ除去部３１ｃは、溶融したはんだを存在させずに、溶融したはんだによる半導体素子２０の移動をはんだ除去部３１ｃの内周側に拘束しておくためのものである。そのため、はんだ除去部３１ｃは、内周部３１ａと当接することが好ましいが、近接する場合には、溶融したはんだによる半導体素子２０の移動が、半導体素子２０の狙いの位置つまり素子搭載部１１ａに対して寸法公差の範囲つまり許容範囲に収まるようにすればよい。
【００４５】
図４（ｂ）では、はんだ除去部３１ｃは、はんだ箔３１の外側から内周部３１ａに向かって窄まるＶ字形状の切り欠き形状のものとされている。この場合、この切り欠きにおけるＶ字の頂点が、はんだ箔３１の内周部３１ａに当接もしくは近接していればよい。また、根拠については後述するが、このＶ字の角度つまり頂角は２０°以上が好ましい。このような切り欠きとしてのはんだ除去部３１ｃは、たとえば打ち抜き加工などにより容易に形成される。
【００４６】
また、上述したように、図示例では、半導体素子２０のはんだ付け面は矩形状であり、はんだ箔３１は半導体素子２０のはんだ付け面よりも一回り大きい矩形状であるが、はんだ箔３１の周辺部３１ｂにおいては、半導体素子２０のはんだ付け面の各辺に対して、はんだ除去部３１ｃが一つ設けられている。
【００４７】
言い換えれば、はんだ箔３１において、半導体素子２０のはんだ付け面と同一の矩形をなす内周部３１ａの各辺に対して、はんだ除去部３１ｃが１つ設けられている。なお、ここでは、はんだ除去部２０は、矩形をなす半導体素子２０のはんだ付け面及びはんだ箔３１の内周部３１ａの各辺の中央に設けられているが、どちらか一方の角部寄りに設けられていてもよい。
【００４８】
そして、はんだ箔３１の搭載工程では、ヒートシンク１０のはんだ付け面１１上にはんだ箔３１を搭載するが、この搭載により、はんだ箔３１の内周部３１ａが、はんだ付け面１１の素子搭載部１１ａの直上に位置して素子搭載部１１ａを被覆するとともに、はんだ箔３１の周辺部３１ｂは、素子搭載部１１ａからその外側にはみ出して素子搭載部１１ａの外側部分を被覆する。
【００４９】
こうして、ヒートシンク１０のはんだ付け面１１上に搭載されたはんだ箔３１を溶融・固化して、予備はんだ３２を形成する。このはんだ箔３１の加熱処理は、加熱炉中でたとえばＳｎＣｕＮｉの溶融温度以上である２７０℃のピーク温度で行う。この予備はんだ３２はその平面形状がはんだ箔３１の平面形状をそのまま承継したものとなり、はんだ箔３１の平面形状と予備はんだ３２の平面形状とは実質同一のものとなる。
【００５０】
つまり、予備はんだ３２においても、図４（ｂ）に示される平面形状のように、はんだ箔３１と同一の内周部、周辺部を有する平面形状が構成され、予備はんだ３２のうち、はんだ箔３１のはんだ除去部３１ｃに対応する部位でははんだが存在しない平面形状となっている。
【００５１】
これは、ヒートシンク１０のはんだ付け面１１を構成するＮｉめっき５０と予備はんだ３２とで、はんだ濡れ性が悪いため、溶融したはんだが濡れ広がらず、はんだ箔３１の形状にとどまるためである。
【００５２】
次に、図３（ｂ）、（ｃ）に示されるように、半導体素子２０のはんだ付け工程を行う。この工程では、予備はんだ３２の上に半導体素子２０を搭載した後、予備はんだ３２を加熱・溶融し、その後溶融した予備はんだ３２を固化して半導体素子２０とヒートシンク１０とをはんだ付けする。このとき、溶融後に固化した予備はんだ３２は、上記図１に示されるはんだ３０に相当する。
【００５３】
この半導体素子２０のはんだ付け工程では、半導体素子２０の搭載後における予備はんだ３２の溶融時には、ヒートシンク１０のはんだ付け面１１のうちはんだ箔３１のはんだ除去部３１ｃに対応する部位では、溶融したはんだが存在しない。これも上述したように、Ｎｉめっき５０のはんだ濡れ性の悪さを利用したものである。
【００５４】
それにより、ヒートシンク１０のはんだ付け面１１上において、溶融したはんだによる半導体素子２０の移動範囲が、はんだ箔３１のはんだ除去部３１ｃに対応する部位まで入り込まず、当該部位の内周側に拘束される。そのため、当該溶融したはんだによって、ヒートシンク１０のはんだ付け面１１における素子搭載部１１ａから素子搭載部１１ａの外側へと、半導体素子２０が移動することが、防止される。
【００５５】
その後、図３（ｄ）に示されるように、この半導体素子２０付きのヒートシンク１０をセラミック基板２上に、はんだ４０を介してはんだ付けする。具体的に、はんだ４０としてはＳｎＡｇ系Ｐｂフリーはんだを用いる。
【００５６】
たとえば、ＳｎＡｇＣｕクリームはんだよりなるはんだ４０を印刷により、厚膜導体２ａ上に配置し、その上に、ヒートシンク１０を搭載し、当該ヒートシンク１０の他面１２にて、はんだ付けを行う。このはんだ４０の加熱処理は、加熱炉中でたとえばＳｎＡｇＣｕの溶融温度以上である２４０℃のピーク温度で行う。こうして、図１に示される半導体装置１ができあがる。
【００５７】
この半導体素子２０のはんだ付け後の加熱、すなわち、ヒートシンク１０とセラミック基板２とのはんだ付けの加熱においても、予備はんだ３２（はんだ３０）とはんだ４０との融点が近いので、予備はんだ３２が溶融する可能性がある。
【００５８】
しかし、このときも、予備はんだ３２が溶融したとしても、上述したように、Ｎｉめっき５０のはんだ濡れ性の悪さから、ヒートシンク１０のはんだ付け面１１のうちはんだ箔３１のはんだ除去部３１ｃに対応する部位には、はんだが濡れ拡がらず、当該はんだ除去部３１ｃに対応する部位の内側に半導体素子２０が拘束される。
【００５９】
このように、本実施形態の製造方法によれば、半導体素子２０をヒートシンク１０のはんだ付け面１１の素子搭載部１１ａにはんだ付けしてなる半導体装置１において、ヒートシンク１０上のはんだ付け面１１の形状をはんだパターンと同一にすることなく、はんだパターンの変更のみで、はんだ溶融時における半導体素子２０の素子搭載部１１ａの外側への位置ズレを防止することができる。
【００６０】
また、上記製造方法においては、はんだ箔３１を搭載して予備はんだ３２を形成するはんだ箔３１の搭載工程、および、半導体素子２０のはんだ付け工程は、水素を含む還元雰囲気にて実行される。これは、ヒートシンク１０のはんだ付け面１１を構成するＮｉめっき５０の酸化物除去および酸化防止を目的とするものである。
【００６１】
一方、上記製造方法においては、ヒートシンク１０とセラミック基板２とのはんだ付けは、上記還元雰囲気よりも還元性の小さい雰囲気、たとえば窒素雰囲気で行う。この場合、上記Ｎｉめっき５０の表面は、前工程よりも若干酸化された状態となり、はんだ濡れ性が一層、悪いものとなる。それゆえ、このセラミック基板２へのはんだ付けにおいては、上記位置ズレ防止の効果が一層強くなることが期待される。
【００６２】
次に、上記した本実施形態における半導体素子２０の位置ズレ防止の効果について、具体例を挙げて述べる。本例では、ヒートシンク１０は、１辺６ｍｍ、厚さ５００μｍの正方形板状であり、Ｎｉめっき５０の厚さは４０μｍ、はんだ箔３１は１辺５ｍｍ、厚さ８０μｍではんだ除去部３１ｃを有する正方形板状であり、搭載する半導体素子２０は１辺４ｍｍ、厚さ４００μｍの正方形板状のＳｉチップを用いた。
【００６３】
上記位置ズレの測定方法を図５に示す。半導体素子２０のはんだ付け直後では、素子搭載部１１ａ上に半導体素子２０が一致しているが、その後ヒートシンク１０とセラミック基板２とをはんだ付けするときの加熱により、予備はんだ３２が溶融する。すると、一般の場合、溶融したはんだ上を半導体素子２０が動き、半導体素子２０は素子搭載部１１ａの外側にはみ出す。
【００６４】
図５では、ヒートシンク１０とセラミック基板２とのはんだ付け後において、半導体素子２０の４つの角部について、対応する素子搭載部１１ａとの距離ｘを測定し、その４つの距離ｘの最大値を最大ズレ量とした。そして、上記図１に示される本実施形態の半導体装置１と、はんだ除去部３１ｃを設けない比較例とで、半導体素子２０個（ｎ＝２０）について最大ズレ量を測定した。
【００６５】
図６は、はんだ除去部３１ｃを設けた本第１実施形態と、はんだ除去部３１ｃを設けない比較例とについて、最大ズレ量（単位：ｍｍ）を測定した結果を示す図である。なお、図６中の黒丸プロットは、それぞれの平均値である。図６から、比較例では、最大０．７ｍｍのズレが生じたが、本実施形態では、全くズレが発生せず、上記した効果が確認された。
【００６６】
次に、本実施形態のはんだ除去部３１ｃにおける上記Ｖ字の角度（頂角）について、本発明者が検討した結果について、述べる。
【００６７】
図７は、はんだ除去部３１ｃにおける上記Ｖ字の角度θを示す図である。本検討では、この角度θを変更したはんだ箔３１を形成し、それらについて、予備はんだ３２を形成し、その上に半導体素子２０を搭載した後に、はんだ除去部３１ｃにおけるはんだ形状の変化を調査した。
【００６８】
具体的には、予備はんだ３２の状態で図７に示されるはんだ除去部３１ｃの長さＬを測定した。この長さＬは、はんだ箔３１の状態では、周辺部３１ｂの幅と同等であり、ここでは０．５ｍｍである。これが、予備はんだ３２の状態で変化しなければよいが、小さくなってしまうと、半導体素子２０の位置ズレを引き起こしてしまうことになる。この調査結果を図８に示す。
【００６９】
図８は、上記角度θとはんだ除去部３１ｃの長さＬとの関係を示す図である。図８に示されるように、当該角度θが１５°以下であると、はんだ除去部３１ｃの長さＬが小さくなっていく。これは、当該角度θが小さすぎると、図９に示されるように、はんだ箔３１では、図中の破線のようなはんだ除去部３１ｃであったものが、予備はんだ３２となったときに、Ｖ字の頂点にはんだが回り込むためである。実際に上記角度θが１５°以下のとき、この図９に示される現象が発生した。
【００７０】
一方、図８に示されるように、当該角度θが２０°以上ならば、はんだ除去部３１ｃの長さＬは変化せず、上記した半導体素子２０の位置ズレの防止が適切に行えることが確認された。
【００７１】
なお、図７では、はんだ除去部３１ｃは、Ｖ字の頂点を通る中心線に対して対称形状のＶ字をなす切り欠きであったが、図１０に示されるように、当該中心線に対して非対称のＶ字をなす切り欠きの場合も、図８と同様の結果が確認されており、当該Ｖ字の角度は２０°以上が望ましい。
【００７２】
また、このＶ字の角度θつまり頂角については、１８０°に近づくと図１１に示されるような不具合が発生する。図１１は、Ｖ字状をなすはんだ除去部３１ｃの頂角が広すぎる場合におけるはんだフィレットＦの未形成の様子を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中の矢印Ｂ方向からの概略側面図である。
【００７３】
図１１に示されるように、上記角度θが１８０°近くになると、はんだ除去部３１ｃの面積が大きくなり、はんだ除去部３１ｃの頂部と半導体素子２０の接点周辺のはんだ量が小さくなるため、半導体素子２０にフィレットＦが形成できない。
【００７４】
このようなことから、はんだ箔３１のはんだ除去部３１ｃの上記角度θは２０°以上が望ましく、当該角度θが大きすぎると、上記のようにフィレットが形成されないという問題が発生しやすいので、おおよそ９０°以下が好ましい。さらには、図８の調査結果に基づけば、６０°以下までが好ましい。
【００７５】
（第２実施形態）
図１２は、本発明の第２実施形態に係る半導体装置の製造方法に用いられるはんだ箔３１を示す概略平面図であり、ヒートシンク１０のはんだ付け面１１上にはんだ箔３１が搭載された状態を示している。
【００７６】
上記第１実施形態では、上記図２、図４に示されるように、はんだ箔３１は半導体素子２０の平面形状と相似の正方形であったが、図１２に示されるように、はんだ箔３１が長方形である場合、そのはんだ箔３１の一方の端部寄りに正方形の内周部３１ａを設け、そこに同じ正方形の半導体素子２０を搭載するようにしてもよい。このように、はんだ除去部３１ｃの大きさを変えることにより、半導体素子２０の設置場所を任意に選定することが可能である。
【００７７】
（第３実施形態）
図１３、図１４、図１５、図１６は、それぞれ本発明の第３実施形態に係る半導体装置の製造方法に用いられるはんだ箔３１の第１の例、第２の例、第３の例、第４の例を示す概略平面図であり、いずれもヒートシンク１０のはんだ付け面１１上にはんだ箔３１が搭載された状態を示している。
【００７８】
上記第１実施形態では、はんだ箔３１は矩形状の半導体素子２０のはんだ付け面よりも一回り大きい矩形状であって、はんだ箔３１の周辺部３１ｂにおいては半導体素子２０のはんだ付け面と同一の矩形状をなす内周部３１ａの各辺に対して、はんだ除去部３１ｃが一つずつ設けられたものであった。
【００７９】
それに対して、図１３〜図１６に示される本実施形態のはんだ箔３１のように、当該矩形の内周部３１ａの各辺について、複数のはんだ除去部３１ｃが設けられていてもよい。
【００８０】
図１３では、当該矩形の内周部３１ａの各辺について２個ずつのはんだ除去部３１ｃが設けられている。図１４では、当該矩形の内周部３１ａの１組の対向する２辺について２個ずつのはんだ除去部３１ｃが設けられ、もう１組の対向する２辺について１個ずつのはんだ除去部３１ｃが設けられている。
【００８１】
また、図１５では、当該矩形の内周部３１ａの１辺について２個のはんだ除去部３１ｃが設けられ、残りの３辺について１個のはんだ除去部３１ｃが設けられている。図１６では、当該矩形の内周部３１ａの各辺について多数（図１６では８個）のはんだ除去部３１ｃが設けられている。
【００８２】
（第４実施形態）
図１７、図１８、図１９は、それぞれ本発明の第４実施形態に係る半導体装置の製造方法に用いられるはんだ箔３１の第１の例、第２の例、第３の例を示す概略平面図であり、いずれもヒートシンク１０のはんだ付け面１１上にはんだ箔３１が搭載された状態を示している。
【００８３】
上記第１実施形態では、はんだ除去部３１ｃを、はんだ箔３１の外側から内周部３１ａに向かって窄まるＶ字形状の切り欠き形状のものとしたが、はんだ除去部３１ｃはそれ以外の形状であってもよい。
【００８４】
図１７では、はんだ除去部３１ｃにおいて、はんだ箔３１の内周部３１ａ寄りをＶ字形状とし、はんだ箔３１の外側寄りを長方形とし、これら両形状をつなぎ合わせた形状としている。図１８では、はんだ除去部３１ｃを、はんだ箔３１の内周部３１ａ寄りを頂部とするＵ字形状としている。また、図１９では、はんだ除去部３１ｃを、丸穴として構成している。
【００８５】
（第５実施形態）
図２０、図２１は、それぞれ本発明の第５実施形態に係る半導体装置の製造方法に用いられるはんだ箔３１の第１の例、第２の例を示す概略平面図であり、いずれもヒートシンク１０のはんだ付け面１１上にはんだ箔３１が搭載された状態を示している。
【００８６】
本実施形態に用いられるはんだ箔３１は、図２０、図２１に示されるように、はんだ除去部３１ｃにおいて、はんだ箔３１を構成するはんだに代えて、当該はんだよりも高融点である高融点部材５０が設けられているものである。
【００８７】
高融点部材５０としては、アルミニウムやタングステンなどの金属や、セラミック、あるいは樹脂などでもよい。この場合、はんだ除去部３１ｃを形成したはんだ箔３１に対して、ペーストなどを印刷することにより高融点部材５０を組み込むことができる。図２０では、はんだ除去部３１ｃが上記Ｖ字形状の場合、図２１では、はんだ除去部３１ｃが丸穴である場合をそれぞれ示している。
【００８８】
本実施形態によれば、はんだ溶融時には、この高融点部材５０は溶けないから、はんだ除去部３１ｃに溶融はんだが濡れ拡がろうとするのを、高融点部材５０がせき止めるため、その濡れ拡がりの防止がより確実に行える。なお、本実施形態において、はんだ除去部３１ｃの形状は上記図２０、図２１以外にも、上記各図に示した形状が適用できることはもちろんである。
【００８９】
（第６実施形態）
図２２は、本発明の第６実施形態に係る半導体装置の製造方法におけるはんだ箔３１の形成工程を示す概略平面図である。
【００９０】
はんだ箔３１は、はんだシート３からはんだ除去部３１ｃを打ち抜いた後、個別にカットすることで形成される。ここで、カットされる部分は図中の破線に示される。また、はんだシート３から、はんだ除去部３１ｃと個々のはんだ箔３１とを同時に打ち抜くようにしてもよい。
【００９１】
（他の実施形態）
なお、溶融したはんだによる半導体素子２０の位置ズレを防止できるならば、はんだ除去部３１ｃは、半導体素子２０の外周部となるはんだ箔３１の周辺部３１ｂに１個設けたものであってもよく、また、複数個の場合もその位置を限定するものではない。
【００９２】
また、上記各実施形態では、半導体素子２０、はんだ箔３０、ヒートシンク１０のはんだ付け面１１の平面形状を、それぞれ矩形とし、その平面サイズの大小関係を、半導体素子＜はんだ箔≦ヒートシンクの関係としたが、この大小関係が維持できれば、上記各部１０、２０、３０の平面形状は矩形以外でもよく、たとえば円形、三角形などであってもよい。
【符号の説明】
【００９３】
１０    金属部材としてのヒートシンク
１１    ヒートシンクのはんだ付け面
１１ａ  ヒートシンクのはんだ付け面の素子搭載部
３１    はんだ箔
３１ａ  はんだ箔の内周部
３１ｂ  はんだ箔の周辺部
３１ｃ  はんだ箔のはんだ除去部
３２    予備はんだ
５０    高融点部材
【図１】
2011071297.tif 000003
【図２】
2011071297.tif 000004
【図３】
2011071297.tif 000005
【図４】
2011071297.tif 000006
【図５】
2011071297.tif 000007
【図６】
2011071297.tif 000008
【図７】
2011071297.tif 000009
【図８】
2011071297.tif 000010
【図９】
2011071297.tif 000011
【図１０】
2011071297.tif 000012
【図１１】
2011071297.tif 000013
【図１２】
2011071297.tif 000014
【図１３】
2011071297.tif 000015
【図１４】
2011071297.tif 000016
【図１５】
2011071297.tif 000017
【図１６】
2011071297.tif 000018
【図１７】
2011071297.tif 000019
【図１８】
2011071297.tif 000020
【図１９】
2011071297.tif 000021
【図２０】
2011071297.tif 000022
【図２１】
2011071297.tif 000023
【図２２】
2011071297.tif 000024