(57)【要約】 【課題】ｐ型コンタクト層上にＴＣＯ膜からなる透光性電極を形成した後に、このｐ型コンタクト層と透光性電極との間の抵抗を所定領域において部分的に増加させる工程を含む、ＧａＮ系ＬＥＤ素子の製造方法を提供すること。【解決手段】特定の金属を含有する第１金属膜をＴＣＯ膜の上面の一部に形成する工程と、半導体ウェハを熱処理することによって、ｐ型コンタクト層とＴＣＯ膜との間の抵抗を前記第１金属膜の下方の領域において部分的に増加させる工程と、を含むＧａＮ系ＬＥＤ素子の製造方法が提供される。【選択図】  図１
2011035314.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）ｎ型層と、その上に形成された活性層と、その上に形成されたｐ型コンタクト層を少なくとも含むＧａＮ系半導体積層体を基板上に有し、透光性電極として用いるためのＴＣＯ膜が前記ｐ型コンタクト層の上面に形成された半導体ウェハを準備する工程と、（Ｂ）特定の金属を含有する第１金属膜を前記ＴＣＯ膜の上面の一部に形成する工程と、（Ｃ）前記半導体ウェハを熱処理することによって、前記ｐ型コンタクト層と前記ＴＣＯ膜との間の抵抗を前記第１金属膜の下方の領域において部分的に増加させる工程と、を含む、ＧａＮ系ＬＥＤ素子の製造方法。
【請求項２】
請求項１に記載の方法において、前記ＴＣＯ膜がＩＴＯ（Indium Tin Oxide）膜であることを特徴とする、ＧａＮ系ＬＥＤ素子の製造方法。
【請求項３】
請求項１または２に記載の方法において、前記第１金属膜がＴｉＷ膜であることを特徴とする、ＧａＮ系ＬＥＤ素子の製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載の方法において、ｐ電極用の金属膜を前記第１金属膜の少なくとも一部を覆うように形成する工程を含むことを特徴とする、ＧａＮ系ＬＥＤ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｐ型およびｎ型のＧａＮ系半導体で発光素子構造を構成したｐｎ接合型のＧａＮ系ＬＥＤ素子を製造するための方法に関し、とりわけ、ｐ電極にＴＣＯ（Transparent Conductive Oxide：透明導電性酸化物）膜を用いたＧａＮ系ＬＥＤ素子の製造方法に関する。
【背景技術】
【０００２】
ＧａＮ系半導体は化学式ＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体であり、３族窒化物半導体、窒化物系半導体などとも呼ばれる。現在一般的となっているＧａＮ系ＬＥＤ素子は、量子井戸構造の活性層を含むダブルヘテロｐｎ接合型の発光素子構造を基本構造として有するものであり、典型的には、図２に示すように、サファイア基板Ｓ上にバッファ層（図示せず）を介してＧａＮ系半導体からなるｎ型コンタクト層１０１とＭＱＷ活性層１０２とｐ型コンタクト層１０３を順次形成して積層し、一部露出させたｎ型コンタクト層１０１の表面にｎ電極Ｅ１０１、ｐ型コンタクト層１０３の上面に透光性電極Ｅ１０２およびｐ電極Ｅ１０３を形成した構造を有している。この典型的なＧａＮ系ＬＥＤ素子の構造は、素子面を水平面と見立てたとき、素子の同一面側に設けられたｎ電極Ｅ１０１とｐ電極Ｅ１０３の間を電流が水平方向に流れることから、水平電極型構造と呼ばれることがある。
【０００３】
図２に示すＧａＮ系ＬＥＤ素子において、透光性電極Ｅ１０２は、十分なキャリア濃度と導電性を有し、かつ、可視短波長域においても高い透過率を示す材料である、ＴＣＯで形成することが特に好ましい（特許文献１）。ＴＣＯとは透明導電性酸化物（Transparent Conductive Oxide）のことであり、典型的にはＩＴＯ（インジウム錫酸化物）、酸化インジウム、酸化錫、ＩＺＯ（インジウム亜鉛酸化物）、ＡＺＯ（アルミニウム亜鉛酸化物）、酸化亜鉛、ＦＴＯ（フッ素ドープ酸化錫）などが例示される。
【０００４】
図２に示す典型的なＧａＮ系ＬＥＤ素子において、透光性電極Ｅ１０２の一部上に形成されるｐ電極Ｅ１０３が、ＭＱＷ活性層１０２で生じる光を遮蔽または吸収するという問題がある。この問題を軽減するために、ｐ電極Ｅ１０３の下方に、ｐ型コンタクト層１０３と透光性電極Ｅ１０２との接触を妨げる絶縁膜を設けて、ｐ電極Ｅ１０３の直下における発光を抑制したＧａＮ系ＬＥＤ素子が知られている（特許文献２）。
【０００５】
しかし、このような絶縁膜を設けるには、透光性電極Ｅ１０２の形成前に絶縁膜を形成する工程を置く必要があり、この工程においてｐ型コンタクト層１０３の表面が汚染または損傷される恐れがある。この汚染または損傷は透光性電極Ｅ１０２の接触抵抗を増加させ、ひいてはＬＥＤ素子の順方向電圧を上昇させる。
【０００６】
同じ目的のために、特許文献２で提案されているＧａＮ系ＬＥＤ素子では、ｐ電極の直下において、ｐ型コンタクト層と透光性電極との間のオーミック接触を部分的に破壊している。しかし、このＧａＮ系ＬＥＤ素子は、ＴＣＯ膜ではなく金属薄膜を透光性電極に用いている。また、この文献には、オーミック接触の破壊に必要な高エネルギープラズマについて、その定義も発生方法も説明されていない。よって、透光性電極にＴＣＯ膜を用いたＧａＮ系ＬＥＤ素子の場合に、この文献で提案されている方法が適用可能かどうかは不明である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−２１０８６７号公報
【特許文献２】特開平８−２５０７６８号公報
【特許文献３】国際公開第２００６／１１９３６号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は上記従来技術の問題を解決するためになされたものであり、ｐ型コンタクト層上にＴＣＯ膜からなる透光性電極を形成した後に、このｐ型コンタクト層と透光性電極との間の抵抗を所定領域において部分的に増加させる工程を含む、ＧａＮ系ＬＥＤ素子の製造方法を提供することを主な目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の実施形態に係るＧａＮ系ＬＥＤ素子の製造方法は次の特徴を有する：
（１）（Ａ）ｎ型層と、その上に形成された活性層と、その上に形成されたｐ型コンタクト層を少なくとも含むＧａＮ系半導体積層体を基板上に有し、透光性電極として用いるためのＴＣＯ膜が前記ｐ型コンタクト層の上面に形成された半導体ウェハを準備する工程と、（Ｂ）特定の金属を含有する第１金属膜を前記ＴＣＯ膜の上面の一部に形成する工程と、（Ｃ）前記半導体ウェハを熱処理することによって、前記ｐ型コンタクト層と前記ＴＣＯ膜との間の抵抗を前記第１金属膜の下方の領域において部分的に増加させる工程と、を含む、ＧａＮ系ＬＥＤ素子の製造方法。
（２）（１）に記載の方法において、前記ＴＣＯ膜がＩＴＯ（Indium Tin Oxide）膜であることを特徴とする、ＧａＮ系ＬＥＤ素子の製造方法。
（３）（１）または（２）に記載の方法において、前記第１金属膜がＴｉＷ膜であることを特徴とする、ＧａＮ系ＬＥＤ素子の製造方法。
（４）（１）〜（３）のいずれかに記載の方法において、ｐ電極用の金属膜を前記第１金属膜の少なくとも一部を覆うように形成する工程を含むことを特徴とする、ＧａＮ系ＬＥＤ素子の製造方法。
【発明の効果】
【００１０】
本発明の実施形態に係る上記製造方法によれば、透光性電極の形成前にｐ型コンタクト層の表面が汚染または損傷されることにより、ＧａＮ系ＬＥＤ素子の順方向電圧が上昇するという問題を発生させることなく、ｐ型コンタクト層と透光性電極との間の抵抗を所定領域において部分的に増加させることができる。
【００１１】
ｐ型コンタクト層と透光性電極との間の抵抗を部分的に増加させた領域の上に、ｐ電極用の金属膜を形成すれば、このｐ電極用の金属膜が活性層で生じる光を遮蔽または吸収するという問題が軽減される。
また、ｐ電極の直下に限らず、透光性電極からｐ型コンタクト層に流れる電流の密度が所望しない領域において高くなることを防止するために、上記製造方法を用いることができる。例えば、水平電極構造を有するＧａＮ系ＬＥＤ素子において、ｎ電極とｐ電極の平面形状をドット状とした場合に、両電極間に印加した電流が、各電極の中心部同士を直線で結ぶ経路に集中する傾向があるが、上記製造方法を利用して、この経路上の領域において透光性電極からｐ型コンタクト層に流れる電流の密度を下げることにより、この経路への電流集中を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】実験例において試作したＧａＮ系ＬＥＤ素子の断面構造を示す模式図である。
【図２】従来技術に係る典型的なＧａＮ系ＬＥＤ素子の断面構造を示す模式図である。
【図３】ＲＴＡ処理の前後におけるＬＥＤ素子の順方向電圧の変化を、ｐ電極と透光性電極の面積比に対してプロットしたグラフである。
【図４】ＲＴＡ処理の前後におけるＬＥＤ素子の順方向電圧の変化を、ｐ電極と透光性電極の面積比に対してプロットしたグラフである。
【図５】ＲＴＡ処理の前後におけるＬＥＤ素子の順方向電圧の変化を、ｐ電極と透光性電極の面積比に対してプロットしたグラフである。
【発明を実施するための形態】
【００１３】
本発明者等が本発明に想到する過程で行った、ＧａＮ系ＬＥＤ素子の試作および評価について、実験例として以下に説明する。
【００１４】
（実験例１）
まず、本実験例１で試作したＧａＮ系ＬＥＤ素子の断面構造を図１に模式的に示す。
このＧａＮ系ＬＥＤ素子は、サファイア基板Ｓと、その上に低温ＡｌＧａＮバッファ層（図示せず）を介して形成されたＧａＮ系半導体積層体Ｌと、を有している。ＧａＮ系半導体積層体Ｌは、サファイア基板Ｓ側から順に、膜厚４μｍのアンドープＧａＮ層１１、ＳｉドープＧａＮからなる膜厚４μｍのｎ型コンタクト層１２、ＩｎＧａＮ井戸層およびＧａＮ障壁層を交互に積層してなるＭＱＷ活性層１３（発光波長４０５ｎｍ）、ＭｇドープＡｌ０．１Ｇａ０．９Ｎからなる膜厚１７０ｎｍのｐ型クラッド層１４、ＭｇドープＡｌ０．０３Ｇａ０．９７Ｎからなる膜厚４０ｎｍのｐ型コンタクト層１５を含んでいる。
一部露出したｎ型コンタクト層１２の表面には、ｎ電極Ｅ１１が形成されている。また、ｐ型コンタクト層１５の上面には透光性電極Ｅ１２が形成され、その透光性電極の上面の一部にｐ電極Ｅ１３が形成されている。
【００１５】
このＧａＮ系ＬＥＤ素子を次の手順により作製した。
まず、通常のＭＯＶＰＥ法を用いて、直径２インチのｃ面サファイア基板Ｓ上に低温ＡｌＧａＮバッファ層を介して、アンドープＧａＮ層１１、ｎ型コンタクト層１２、ＭＱＷ活性層１３、ｐ型クラッド層１４、ｐ型コンタクト層１５を順次成長させて、エピタキシャルウェハを作製した。
【００１６】
次に、このエピタキシャルウェハのｐ型コンタクト層１５の上面全体に、透光性電極Ｅ１２とするＩＴＯ膜を、電子ビーム蒸着法を用いて約０．２μｍの厚さに形成した。断面ＳＥＭ観察から、このＩＴＯ膜は柱状構造を有していることが確認された。このＩＴＯ膜形成後のウェハに対し、大気雰囲気中、５００℃、２０分間の熱処理を施した。熱処理後、フォトリソグラフィおよびエッチング技法を用いてこのＩＴＯ膜をパターニングすることにより、所定形状を有する透光性電極Ｅ１２（面積：５００４０μｍ２）を得た。
【００１７】
次に、ＲＩＥ（反応性イオンエッチング）によってｐ型コンタクト層１５、ｐ型クラッド層１４およびＭＱＷ活性層１３を部分的に除去し、ｎ型コンタクト層１２の一部を露出させた。このＲＩＥ工程では、ｎ電極Ｅ１１を形成すべき部位にｎ型コンタクト層１２の露出面を形成するとともに、ウェハ上で各ＬＥＤ素子が分離されるよう、隣接する素子間の境界領域にもｎ型コンタクト層１２を露出させた。
【００１８】
ＲＩＥ工程の後、リフトオフ法を用いて、ｎ型コンタクト層１２の露出面上へのｎ電極Ｅ１１の形成と、透光性電極Ｅ１２の表面へのｐ電極Ｅ１３の形成とを、同時に行った。
ｎ電極Ｅ１１およびｐ電極Ｅ１３は、厚さ１００ｎｍのＴｉＷ膜上に厚さ５００ｎｍのＡｕ膜を積層した二層構造膜とした。ＴｉＷ膜とＡｕ膜はいずれもスパッタリング法を用いて形成した。ＴｉＷのスパッタリングにはＴｉ含有量が１０ｗｔ％のＴｉ−Ｗターゲットを使用した。
【００１９】
次に、ｎ電極Ｅ１１およびｐ電極Ｅ１３を形成した半導体ウェハに対し、ＲＴＡ（Rapid Thermal Annealing）処理を行った。このＲＴＡ処理の条件は、窒素ガス雰囲気中、５
００℃、１分間とした。  ＲＴＡ処理後、ウェハ上面に電子ビーム蒸着法を用いて酸化ケイ素からなる保護膜を形成した（ｎ電極Ｅ１１およびｐ電極Ｅ１３の上面中央部を除く）。
【００２０】
保護膜の形成後、サファイア基板Ｓの裏面をラッピングしてウェハの厚さを８０μｍまで薄くしたうえで、スクライバーを用いてウェハを分割し、３５０μｍ角の板状のＧａＮ系ＬＥＤチップを得た。このチップの順方向電圧Ｖｆ（２０ｍＡ）は３．３Ｖであった。
【００２１】
上記手順にて作製したＬＥＤチップを連続点灯させることにより劣化させた。具体的には、ＬＥＤチップをサブマウントを介してステム上にフリップチップ実装し、ｐｎ接合部の温度が２３０℃となるように、環境温度１００℃、順方向電流１１４ｍＡという条件で、１０００時間連続点灯させた。このようにして劣化させたＬＥＤチップをサブマウントから取り外し、酸を用いてチップ表面から保護膜と透光性電極Ｅ１２を除去したうえで、ｐ型コンタクト層１５の表面のカソードルミネッセンス（ＣＬ）像を取得した。
【００２２】
上記取得したＣＬ像を観察したところ、劣化したＬＥＤチップのｐ型コンタクト層１５の表面では、転位欠陥が存在する部分に現れる暗点（発光再結合の効率が局所的に低いために暗く見える部分）の密度が、ｐ電極Ｅ１３の直下の領域と、その周囲の領域とで明確に異なっていた。具体的には、転位欠陥の密度が、ｐ電極Ｅ１３の直下の領域ではその周囲の領域と比べて明らかに低かった。 
【００２３】
一方、作製したままの未劣化のＬＥＤチップについて、同様にしてｐ型コンタクト層１５の表面のＣＬ像を取得し観察したところ、転移欠陥の分布は一様であった。 
【００２４】
（実験例２）
本実験例２では、図１に示す断面構造を有し、ｐ電極Ｅ１３と透光性電極Ｅ１２の面積比（［ｐ電極の面積］／［透光性電極の面積］）が異なる７種類のＧａＮ系ＬＥＤ素子をウェハ上に作製し、各素子の順方向電圧を調べた。
以下にその具体的な手順を説明する。
【００２５】
まず、ＭＯＶＰＥ法を用いて、実験例１で作製したエピタキシャルウェハと同一構造のエピタキシャルウェハを作製した。そして、実験例１と同様の手順により、そのエピタキシャルウェハのｐ型コンタクト層１５上にＩＴＯ膜（膜厚約０．２μｍ）を形成するとともに、そのＩＴＯ膜を形成したウェハの熱処理（大気雰囲気中、５００℃、２０分間）を行った。
【００２６】
熱処理後、ＩＴＯ膜を面積の異なる７通りの形状にパターニングした。それぞれのパターンの面積は、６３６０μｍ２、９９００μｍ２、１３０５０μｍ２、１６２００μｍ２、１９８００μｍ２、２３１００μｍ２、２９７００μｍ２である。
【００２７】
次に、ＲＩＥ（反応性イオンエッチング）によるｐ型コンタクト層１５、ｐ型クラッド層１４および活性層１３の部分的除去を行った。実験例１の場合と同様にして、ｎ電極Ｅ１１を形成すべき部位にｎ型コンタクト層１２の露出面を形成するとともに、ウェハ上で各ＬＥＤ素子が分離されるよう、隣接する素子間の境界領域にもｎ型コンタクト層１２を露出させた。このようにして、３５０μｍ角のＬＥＤ素子をウェハ上に形成した。各素子のｐ型コンタクト層１５の上面の面積は６５３００μｍ２である。
【００２８】
次に、リフトオフ法を用いて、ｎ型コンタクト層１２の露出面上へのｎ電極Ｅ１１の形成と、透光性電極Ｅ１２の表面へのｐ電極Ｅ１３の形成とを、同時に行った。ｎ電極Ｅ１１およびｐ電極Ｅ１３は、下から上に向かってＴｉＷ膜（膜厚１００ｎｍ）、Ａｕ膜（膜厚１００ｎｍ）、Ｐｔ膜（膜厚９０ｎｍ）、Ａｕ膜（膜厚９０ｎｍ）、Ｐｔ膜（膜厚９０ｎｍ）、Ａｕ膜（膜厚９０ｎｍ）、Ｐｔ膜（膜厚９０ｎｍ）、Ａｕ膜（膜厚９０ｎｍ）をこの順に含む積層構造膜とした。ＴｉＷ膜、Ｐｔ膜およびＡｕ膜はいずれもスパッタリング法を用いて形成した。ＴｉＷのスパッタリングにはＴｉ含有量が１０ｗｔ％のＴｉ−Ｗターゲットを使用した。
【００２９】
透光性電極Ｅ１２の面積は７通りとしたが、ｐ電極Ｅ１３の面積は一定（６３６０μｍ２）とした。透光性電極Ｅ１２の面積が最も小さい素子では、その透光性電極の表面をｐ電極Ｅ１３が略完全に覆うように、透光性電極Ｅ１２とｐ電極Ｅ１３の平面形状を同一とした。また、ｎ電極Ｅ１１の面積は一定とし、ｎ電極１１およびｐ電極Ｅ１３の位置も全ての素子で同じとした。
【００３０】
ｎ電極Ｅ１１およびｐ電極Ｅ１３の形成が完了した後、ウェハを分割することなく、ウェハ上に形成された状態の各ＬＥＤ素子の順方向電圧（２０ｍＡ印加時）を、オートプローバを用いて測定した。
【００３１】
順方向電圧の測定後、このウェハに対してＲＴＡ処理を行った。このＲＴＡ処理の条件は、実験例１におけるＲＴＡ処理で用いた条件と同じく、窒素ガス雰囲気中、５００℃、１分間とした。処理後、再び、ウェハ上に形成された状態の各ＬＥＤ素子の順方向電圧（２０ｍＡ印加時）を、オートプローバを用いて測定した。
このようにして得た、ｐ電極Ｅ１３と透光性電極Ｅ１２の面積比の異なる７種類のＬＥＤ素子の、ＲＴＡ処理前と処理後の順方向電圧を表１に示す。また、ＲＴＡ処理の前後における順方向電圧の変化を、ｐ電極Ｅ１３と透光性電極Ｅ１２の面積比に対してプロットしたグラフを図３に示す。
【００３２】
【表１】
2011035314.tif 000003
【００３３】
表１および図３に示すように、７種類のＬＥＤ素子のいずれにおいても、ＲＴＡ処理を行うことによる順方向電圧の上昇が観察された。また、透光性電極Ｅ１２に対するｐ電極Ｅ１３の面積比が大きな素子ほど、ＲＴＡ処理による順方向電圧の増加率が高くなる傾向
が認められた。
【００３４】
上記実験例１におけるＣＬ像の観察からは、ｐ電極Ｅ１３の直下ではｐ型コンタクト層１５を流れる電流が他の領域よりも少なくなっており、それ故に、連続点灯による転位欠陥の増加が抑えられたという仮定が可能である。
一方、上記実験例２の結果は、ＲＴＡ処理により、ｐ電極Ｅ１３の直下においてｐ型コンタクト層１５と透光性電極Ｅ１２との間の抵抗が著しく増加したことを示唆しており、上記実験例１から導かれる仮定と整合する。
【００３５】
（実験例３）
本実験例３では、ｎ電極Ｅ１１とｐ電極Ｅ１３を別個の工程で形成するようにした点、および、ｐ電極Ｅ１３の積層構造の最下層をＴｉＷ層に代えてＰｔ層（膜厚５０μｍ）とした点を除き、実験例２と略同様にして、ｐ電極Ｅ１３と透光性電極Ｅ１２の面積比が異なるＧａＮ系ＬＥＤ素子をウェハ上に形成し、各素子の順方向電圧を調べた。その結果を表２に示す。また、ＲＴＡ処理の前後における順方向電圧の変化を、ｐ電極Ｅ１３と透光性電極Ｅ１２の面積比に対してプロットしたグラフを図４に示す。
【００３６】
【表２】
2011035314.tif 000004
【００３７】
表２および図４に示すように、実験例３においても、全ての素子でＲＴＡ処理による順方向電圧の上昇が見られた。また、透光性電極Ｅ１２に対するｐ電極Ｅ１３の面積比が大きな素子ほど、ＲＴＡ処理に伴う順方向電圧の変化が大きくなる傾向も認められた。しかし、その度合は、実験例２の場合に比べてずっと小さかった。このことは、ＲＴＡ処理によりｐ電極Ｅ１３直下で生じるｐ型コンタクト層１５と透光性電極Ｅ１２との間の抵抗の変化に、ｐ電極Ｅ１３の最下層に含まれる金属が関与している可能性を強く示唆している。
【００３８】
（実験例４）
本実験例４では、ｎ電極Ｅ１１およびｐ電極Ｅ１３の積層構造の最下層をＴｉＷ層に代えてＰｔ層（膜厚５０μｍ）とした点を除き、実験例２と略同様にして、ｐ電極Ｅ１３と透光性電極Ｅ１２の面積比が異なるＧａＮ系ＬＥＤ素子をウェハ上に形成し、各素子の順方向電圧を調べた。その結果を表３に示す。また、ＲＴＡ処理の前後における順方向電圧の変化を、ｐ電極Ｅ１３と透光性電極Ｅ１２の面積比に対してプロットしたグラフを図５に示す。
【００３９】
【表３】
2011035314.tif 000005
【００４０】
表３に示すように、実験例４においては、ＲＴＡ処理前におけるＬＥＤ素子の順方向電圧が、実験例２の場合と比べて１．１Ｖ程度高くなった。原因は、ｎ電極Ｅ１１の最下層をＰｔ層としたために、ｎ電極の接触抵抗が高くなったためと考えられる。また、ＲＴＡ
処理により順方向電圧は増加したが、図５に示すごとく、透光性電極Ｅ１２とｐ電極Ｅ１３の面積比の影響はさほど大きなものではなかった。このことは、実験例４において観察されたＲＴＡ処理による順方向電圧の増加は、主としてｎ電極Ｅ１１側の接触抵抗の変化に基づくものであることを示唆している。
【００４１】
なお、実験例２〜４の全てで、ＲＴＡ処理前においても、ｐ電極Ｅ１３と透光性電極Ｅ１２の面積比が大きくなると順方向電圧が高くなる傾向が見られたことは、ｐ電極Ｅ１３をスパッタ法で形成したことによる物理的な影響が、ｐ型コンタクト層１５と透光性電極Ｅ１２との間の抵抗に僅かながら関与している可能性を示唆している。
【００４２】
本発明は、上記の実験例に記載された具体的実施形態によって何らの限定を受けるものでもない。
【符号の説明】
【００４３】
Ｓ  サファイア基板
Ｌ  ＧａＮ系半導体積層体
１２  ｎ型コンタクト層
１３  ＭＱＷ活性層
１５  ｐ型コンタクト層
Ｅ１１  ｎ電極
Ｅ１２  透光性電極
Ｅ１３  ｐ電極
【図１】
2011035314.tif 000006
【図２】
2011035314.tif 000007
【図３】
2011035314.tif 000008
【図４】
2011035314.tif 000009
【図５】
2011035314.tif 000010