(57)【要約】【課題】コンピュータの使用量が減った際に積極的に省電力状態に遷移させることが可能となり、コンピュータの使用電力の削減を可能とする。【解決手段】コンピュータシステムは、１個または複数のＣＰＵコア、メモリコントローラ、メモリ、及びクロスバスイッチを備えたＣＰＵソケットを複数接続して構成されるコンピュータを有する。コンピュータは、あるＣＰＵソケット内のＣＰＵコアが全て省電力状態になった場合、メモリの全体使用容量が予め定められたしきい値を下回ったときに、該当ＣＰＵソケット配下に接続されているメモリの内容を他のＣＰＵソケット配下のメモリに再配置することにより、該当ＣＰＵソケット配下に接続されているメモリへのアクセスをなくし、該当ＣＰＵソケット全体を省電力状態に遷移させる。【選択図】図１
2011048550.tif 000002
【特許請求の範囲】
【請求項１】
１個または複数のＣＰＵコア、クロスバスイッチ、及びメモリコントローラを有する複数のＣＰＵソケットと、前記複数のＣＰＵソケットのそれぞれの配下に接続されるメモリとを有し、前記複数のＣＰＵソケットを接続して構成されるコンピュータを備え、
前記コンピュータは、あるＣＰＵソケット内のＣＰＵコアが全て省電力状態になった場合、メモリの全体使用容量が予め定められたしきい値を下回ったときに、該当ＣＰＵソケット配下に接続されているメモリの内容を他のＣＰＵソケット配下に接続されているメモリに再配置することにより、該当ＣＰＵソケット配下に接続されているメモリへのアクセスをなくし、該当ＣＰＵソケット全体を省電力状態に遷移させることを特徴とするコンピュータシステム。
【請求項２】
前記しきい値は、任意に設定可能であることを特徴とする請求項１記載のコンピュータシステム。
【請求項３】
１個または複数のＣＰＵコア、クロスバスイッチ、及びメモリコントローラを有する複数のＣＰＵソケットと、前記複数のＣＰＵソケットのそれぞれの配下に接続されるメモリとを有し、前記複数のＣＰＵソケットを接続して構成されるコンピュータのメモリ再配置制御方法であって、
前記コンピュータが、あるＣＰＵソケット内のＣＰＵコアが全て省電力状態になった場合、メモリの全体使用容量が予め定められたしきい値を下回ったときに、該当ＣＰＵソケット配下に接続されているメモリの内容を他のＣＰＵソケット配下に接続されているメモリに再配置することにより、該当ＣＰＵソケット配下に接続されているメモリへのアクセスをなくし、該当ＣＰＵソケット全体を省電力状態に遷移させることを特徴とするメモリ再配置制御方法。
【請求項４】
前記しきい値は、任意に設定可能であることを特徴とする請求項３記載のメモリ再配置制御方法。
【請求項５】
１個または複数のＣＰＵコア、クロスバスイッチ、及びメモリコントローラを有する複数のＣＰＵソケットと、前記複数のＣＰＵソケットのそれぞれの配下に接続されるメモリとを有し、前記複数のＣＰＵソケットを接続して構成されるコンピュータのメモリ再配置制御プログラムであって、
前記コンピュータに、
あるＣＰＵソケット内のＣＰＵコアが全て省電力状態になった場合、メモリの全体使用容量が予め定められたしきい値を下回ったときに、該当ＣＰＵソケット配下に接続されているメモリの内容を他のＣＰＵソケット配下に接続されているメモリに再配置することにより、該当ＣＰＵソケット配下に接続されているメモリへのアクセスをなくし、該当ＣＰＵソケット全体を省電力状態に遷移させる手順を実行させるためのメモリ再配置制御プログラム。
【請求項６】
前記しきい値は、任意に設定可能であることを特徴とする請求項５記載のメモリ再配置制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータのメモリ再配置制御方法およびプログラム並びにコンピュータシステムに係り、特にメモリ使用容量のしきい値制御によるメモリ再配置に関する。
【背景技術】
【０００２】
近年、コンピュータが消費する電力量の急増に伴い、エネルギーコストの削減が望まれてきている。
【０００３】
例えば、１個または複数のＣＰＵ（Central Processing Unit）コア、メモリコントローラ、メモリ、クロスバスイッチを備えたＣＰＵソケットを複数接続して構成されるコンピュータの場合には、必要な処理量が少ないとき、ＯＳ（Operating System）は必要のないＣＰＵコアを省電力状態に遷移させ、更にＣＰＵソケット内の全てのＣＰＵコアが省電力状態かつＣＰＵソケット内のメモリコントローラから接続されたメモリへのアクセスがなくなった場合にＣＰＵソケット全体を省電力状態に遷移させる技術が知られている。
【０００４】
これに関し、特許文献１では、アプリケーションプログラムデータを格納した複数のメモリストレージデバイス間でデータの自動マイグレーションを実行するシステムにおいて、データのアクセスを監視し、アプリケーションプログラムのサービスレベル要件を考慮してデータのメモリ割振りの変化を判定し、それに従い複数のメモリストレージデバイス間でデータを自動的に転送する方法が提案されている。
【０００５】
また、特許文献２では、データメモリを内蔵した複数のモジュールを有するシステムにおいて、バックアップ管理テーブルにメモリ容量や消費電力を記憶し、バックアップ移行時にそのテーブルを参照して各モジュールに格納されたデータを消費電力の少ない形態で一部の特定モジュールに集結できるか否か判別し、集結できる場合は残りのモジュールからその特定モジュールにデータを全部転送し、その残りのモジュールの電源供給を停止することで、データのバックアップ時の電力削減を図る方法が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００９−５００７０５号公報
【特許文献２】特開２００８−２１７４２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したＣＰＵソケット全体を省電力状態に遷移させる技術では、ＯＳからメモリへアクセスする場合にメモリの物理アドレスを意識しない。このため、あるＣＰＵソケット内のＣＰＵコア全てが省電力状態となった場合でも、そのＣＰＵソケットに接続されたメモリへのアクセスは、他のＣＰＵソケットのＣＰＵコアからアクセスが発生してしまう。これにより、ＣＰＵソケット内の全ＣＰＵコアが省電力状態になったとしても、ＣＰＵソケット全体が省電力状態へ遷移する場合が少なくなってしまう。このため、コンピュータの処理量が減った場合においても、コンピュータの消費電力の削減に繋がる場合が少ないという課題がある。
【０００８】
特許文献１は、このような課題を考慮するものではない。また、特許文献２では、コンピュータの消費電力削減を課題としているが、データのバックアップ時のみを想定するものであり、通常運転時のコンピュータの電力消費削減については考慮されていない。
【０００９】
本発明の目的は、上記課題を解決し、コンピュータの使用量が減った際に積極的に省電力状態に遷移させることが可能となり、コンピュータの使用電力の削減が可能となるコンピュータシステム、そのメモリ再配置方法およびプログラムを提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明に係るコンピュータシステムは、１個または複数のＣＰＵコア、クロスバスイッチ、及びメモリコントローラを有する複数のＣＰＵソケットと、前記複数のＣＰＵソケットのそれぞれの配下に接続されるメモリとを有し、前記複数のＣＰＵソケットを接続して構成されるコンピュータを備え、前記コンピュータは、あるＣＰＵソケット内のＣＰＵコアが全て省電力状態になった場合、メモリの全体使用容量が予め定められたしきい値を下回ったときに、該当ＣＰＵソケット配下に接続されているメモリの内容を他のＣＰＵソケット配下に接続されているメモリに再配置することにより、該当ＣＰＵソケット配下に接続されているメモリへのアクセスをなくし、該当ＣＰＵソケット全体を省電力状態に遷移させることを特徴とする。
【００１１】
また、本発明に係るメモリ再配置制御方法は、１個または複数のＣＰＵコア、クロスバスイッチ、及びメモリコントローラを有する複数のＣＰＵソケットと、前記複数のＣＰＵソケットのそれぞれの配下に接続されるメモリとを有し、前記複数のＣＰＵソケットを接続して構成されるコンピュータのメモリ再配置制御方法であって、前記コンピュータが、あるＣＰＵソケット内のＣＰＵコアが全て省電力状態になった場合、メモリの全体使用容量が予め定められたしきい値を下回ったときに、該当ＣＰＵソケット配下に接続されているメモリの内容を他のＣＰＵソケット配下に接続されているメモリに再配置することにより、該当ＣＰＵソケット配下に接続されているメモリへのアクセスをなくし、該当ＣＰＵソケット全体を省電力状態に遷移させることを特徴とする。
【００１２】
さらに、本発明に係るメモリ再配置制御プログラムは、１個または複数のＣＰＵコア、クロスバスイッチ、及びメモリコントローラを有する複数のＣＰＵソケットと、前記複数のＣＰＵソケットのそれぞれの配下に接続されるメモリとを有し、前記複数のＣＰＵソケットを接続して構成されるコンピュータの制御プログラムであって、前記コンピュータに、あるＣＰＵソケット内のＣＰＵコアが全て省電力状態になった場合、メモリの全体使用容量が予め定められたしきい値を下回ったときに、該当ＣＰＵソケット配下に接続されているメモリの内容を他のＣＰＵソケット配下に接続されているメモリに再配置することにより、該当ＣＰＵソケット配下に接続されているメモリへのアクセスをなくし、該当ＣＰＵソケット全体を省電力状態に遷移させる手順を実行させるためのものである。
【発明の効果】
【００１３】
本発明によれば、コンピュータの使用量が減った際に積極的に省電力状態に遷移させることが可能となり、コンピュータの使用電力の削減が可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態に係るコンピュータシステムのハードウェア構成を示す概略ブロック図である。
【図２】（ａ）は、メモリ内容の再配置前におけるメモリ使用容量の例を説明する図、（ｂ）は、メモリ内容の再配置後におけるメモリ使用容量の例を説明する図である。
【図３】本発明の実施の形態に係るコンピュータのメモリ再配置制御方法を説明する概略フローチャートである。
【発明を実施するための形態】
【００１５】
次に、本発明に係るコンピュータのメモリ再配置制御方法およびプログラム並びにコンピュータシステムの実施の形態について、図面を参照して詳細に説明する。
【００１６】
本実施の形態は、１個または複数のＣＰＵコア、メモリコントローラ、メモリ、クロスバスイッチを備えたＣＰＵソケットを複数接続して構成されるコンピュータにおいて、メモリ使用容量のしきい値により、メモリ内容（領域）を再配置するメモリ再配置制御方法に適用したものである。
【００１７】
図１は、本実施の形態に係るコンピュータのメモリ再配置制御方法が適用されるコンピュータシステムのハードウェア構成を示す。図１に示すコンピュータシステムは、プログラム制御により動作するコンピュータ１を備える。このコンピュータ１は、１個又は複数（図中の例ではｎ個：ｎは２以上の整数）のＣＰＵコア１１１１１〜１１１１ｎと、クロスバスイッチ１１１２と、クロスバスイッチ１１１２を介して各ＣＰＵコア１１１１１〜１１１１ｎに接続されるメモリコントローラ１１１３とを備えたＣＰＵソケット１１１と、このＣＰＵソケット１１１配下に接続されるメモリ１２１とを複数（図中の例ではｍ個：ｍは２以上の整数）接続して構成されている。すなわち、このコンピュータ１は、ｍ個のＣＰＵソケット１１１〜１１ｍと、各ＣＰＵソケット１１１〜１１ｍ配下に接続されるｍ個のメモリ１２１〜１２ｍとを備える。ｍ個のＣＰＵソケット１１１〜１１ｍは、クロスバスイッチ１１１２〜１１ｍ２を介して接続される。
【００１８】
図２（ａ）は、メモリ内容を再配置しない場合（メモリ内容の再配置前）のメモリ使用容量の例を示す。この場合、論理ページ２１１と物理アドレス２１２に関係性がなく、物理アドレス２１２は、図１に示すｍ個のメモリ１２１〜１２ｍ（図中の例ではメモリ１２１、１２２）に分散されて配置される。
【００１９】
図２（ｂ）は、メモリ内容を再配置した場合（メモリ内容の再配置後）のメモリ使用容量の例を示す。この場合、図１に示すｍ個のメモリ１２１〜１２ｍ（図中の例ではメモリ１２１、１２２）に分散して配置されているメモリ内容を再配置することにより、物理アドレス２２２の内、ある特定の物理アドレス（図中の例では、メモリ１２１に対応する物理アドレス）にメモリ内容を再配置する（物理アドレスのマッピングをし直す）ことにより、所定のメモリ（図中の例では、メモリ１２２）を使用状態から未使用メモリの状態に遷移させる。
【００２０】
次に、図３に示すフローチャートを参照して、本実施の形態の動作について詳細に説明する。本実施の形態では、ＣＰＵコアの省電力状態の検出と省電力状態への遷移／復旧、メモリの総使用容量の算出、メモリ内容の再配置は、公知の技術によって実現されることを前提とする。また、図３に示すフローチャートに対応するコンピュータの制御プログラムは、複数のＣＰＵコアのうち任意のＣＰＵコアにより実行されることとする。
【００２１】
まず、コンピュータは、複数のＣＰＵソケットを対象にして、任意のＣＰＵソケット内の全てのＣＰＵコアが省電力状態か否かを判断する（ステップＳｔ１）。
【００２２】
その結果、ＣＰＵソケット内の全てのＣＰＵコアが省電力状態である場合（ステップＳｔ１：Ｙｅｓ）、コンピュータは、該当のＣＰＵソケット配下に接続されたメモリの使用容量がしきい値を下回っているか否かを判断する（ステップＳｔ２）。ここで、メモリ使用容量のしきい値については、予めプログラムにより任意に設定できることとする。
【００２３】
一方、ＣＰＵソケット内の全てのＣＰＵコアが省電力状態でない場合（ステップＳｔ１：Ｎｏ）、コンピュータは、ステップＳｔ２以降の処理を行わず、ステップＳｔ１に戻り同様の処理を繰り返し実行する。
【００２４】
続いて、上記ステップＳｔ２による判断の結果、該当のＣＰＵソケット配下に接続されたメモリの使用容量がしきい値を下回っていた場合（ステップＳｔ２：Ｙｅｓ）、コンピュータは、そのメモリの内容を、他のＣＰＵソケット配下に接続されたメモリに再配置する（ステップＳｔ３）。ここでは、前述した図２（ｂ）に示すように、物理アドレスのマッピングをし直す。
【００２５】
一方、該当のＣＰＵソケット配下に接続されたメモリの使用容量がしきい値を下回っていない場合（ステップＳｔ２：Ｎｏ）、コンピュータは、ステップＳｔ３以降の処理を行わず、ステップＳｔ１に戻り同様の処理を繰り返し実行する。
【００２６】
上記の制御により、該当のＣＰＵソケットは、全てのコアが省電力状態かつ、ＣＰＵソケット配下のメモリへのアクセスがなくなるため、該当のＣＰＵソケット全てが省電力状態に遷移することになる（ステップＳｔ４）。
【００２７】
以上のように、本実施の形態では、あるＣＰＵソケット内のＣＰＵコアが全て省電力状態になった場合、メモリの全体使用容量が予め定められたしきい値を下回ったときに、該当ＣＰＵソケット配下に接続されているメモリの内容（領域）を他のＣＰＵソケット配下のメモリに再配置することにより、該当ＣＰＵソケット配下に接続されているメモリへのアクセスをなくし、該当ＣＰＵソケット全体を省電力状態に積極的に遷移させる。
【００２８】
こうすることで、本実施の形態では、コンピュータの使用状況に合わせて処理量が少ないときに消費電力を下げるための方法を提供している。すなわち、前述した従来の技術では、ＣＰＵソケットが省電力状態に遷移する場合が少なかったが、本実施の形態による上記制御方法を用いて、メモリ使用容量に応じてメモリを再配置することで、積極的にＣＰＵソケットが省電力状態に遷移することになり、これによりコンピュータの電力消費を下げることを実現している。その理由は、コンピュータの使用容量は、時間や時期によりその使用量が低下する場合が多くあること、また、例えば２つのＣＰＵソケットを有するコンピュータでは、ＣＰＵとメモリの消費電力量はコンピュータの全体の約半分程度を占めており、ＣＰＵとメモリの電力抑制は、コンピュータ全体の消費電力削減に大きな効果をもたらすことにある。
【００２９】
したがって、従来の技術では、ＣＰＵソケット全体が省電力状態に遷移する場合が少なく、コンピュータの処理量が減った場合においても、コンピュータの消費電力の削減に繋がる場合が少なかったが、本実施の形態によれば、コンピュータの使用量が減った際にＣＰＵソケット全体を積極的に省電力状態に遷移させることが可能となり、コンピュータの使用電力の削減が可能となる。
【００３０】
また、本実施の形態では、前述した特許文献２のようにデータのバックアップ時の電力消費削減のみを前提とするものでなく、上記のように通常運転時のコンピュータの電力消費を削減することができるため、電力低減の効果は大きい。さらに、本実施の形態では、特許文献２のようなメモリのデータ移行に伴う制御を行うための特別な機構部を必要とせず、制御プログラムのみで実施することができるため、より汎用性が高いという効果もある。
【００３１】
なお、上記のコンピュータシステムは、ハードウェアによって実現することもできるが、コンピュータをそのシステムとして機能させるためのプログラムを、コンピュータが記録媒体から読み出して実行することによっても実現することができる。
【００３２】
また、上記のコンピュータのメモリ再配置制御方法は、ハードウェアによって実現することもできるが、コンピュータにそのメモリ再配置制御方法を実行させるためのプログラム（メモリ再配置制御プログラム）を、コンピュータがコンピュータ読み取り可能な記録媒体から読み出して実行することによっても実現することができる。
【００３３】
また、上述したハードウェア、ソフトウェア構成は特に限定されるものではなく、上述した各構成要素の機能を実現可能であれば、いずれのものでも適用可能である。例えば、上述した各構成要素の機能毎に回路や部品等を独立させて個別に構成したものでも、複数の機能を１つの回路や部品等に組み入れて一体的に構成したものでも、いずれでもよい。
【００３４】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【産業上の利用可能性】
【００３５】
本発明は、プロセッサを有するコンピュータシステムの用途に利用可能である。
【符号の説明】
【００３６】
１  コンピュータ
１１１〜１１ｍ  ＣＰＵソケット
１２１〜１２ｍ  メモリ
１１１１１〜１１１１ｎ、１１ｍ１１〜１１ｍ１ｎ  ＣＰＵコア
１１１２〜１１ｍ２  クロスバスイッチ
１１１３〜１１ｍ３  メモリコントローラ
【図１】
2011048550.tif 000003
【図２】
2011048550.tif 000004
【図３】
2011048550.tif 000005