(57)【要約】【課題】基板のレイヤーに形成されたメッキ層のメッキ面積のバランスを合わせることにより、熱膨張係数の差による反りを最小化することが可能なパッケージ基板を提供する。【解決手段】本発明のパッケージ基板は、マザーボードと連結されるレイヤーに形成された第１メッキ層１００ｂのメッキ面積が、電子部品と連結されるレイヤーに形成された第２メッキ層のメッキ面積より大きいパッケージ基板において、第１メッキ層１００ｂにはオープン部６００ａが形成されていることを特徴とする。【選択図】図３Ａ
2011071454.tif 000002
【特許請求の範囲】
【請求項１】
マザーボードと連結されるレイヤーに形成された第１メッキ層のメッキ面積が、電子部品と連結されるレイヤーに形成された第２メッキ層のメッキ面積より大きいパッケージ基板において、
前記第１メッキ層には、オープン部が形成されていることを特徴とするパッケージ基板。
【請求項２】
前記オープン部は、格子模様の形状を有することを特徴とする請求項１に記載のパッケージ基板。
【請求項３】
前記オープン部は、多数のオープンホールが形成された構造を持つことを特徴とする請求項１に記載のパッケージ基板。
【請求項４】
前記オープン部は、第１メッキ層のメッキ面積が前記第２メッキ層のメッキ面積と同一であるように、前記第１メッキ層に形成されることを特徴とする請求項１に記載のパッケージ基板。
【請求項５】
前記オープン部は、前記第１メッキ層の各レイヤー別メッキ面積が中立面を基準として対称になる前記第２メッキ層の各レイヤー別メッキ面積と同一であるように、前記第１メッキ層の各レイヤーに形成されることを特徴とする請求項１に記載のパッケージ基板。
【請求項６】
前記オープン部は、前記マザーボードと連結される最外層レイヤーに形成された第１メッキ層に形成されることを特徴とする請求項１に記載のパッケージ基板。
【請求項７】
電子部品と連結されるレイヤーの電子部品実装領域に形成された第２メッキ層のメッキ面積が、中立面を基準として前記電子部品実装領域に対応する領域の、マザーボードと連結されるレイヤーに形成された第１メッキ層のメッキ面積より小さいパッケージ基板において、
前記第１メッキ層には、オープン部が形成されていることを特徴とするパッケージ基板。
【請求項８】
前記オープン部は、格子模様の形状を有することを特徴とする請求項７に記載のパッケージ基板。
【請求項９】
前記オープン部は、多数のオープンホールが形成された構造を持つことを特徴とする請求項７に記載のパッケージ基板。
【請求項１０】
前記オープン部は、前記第１メッキ層のメッキ面積が前記第２メッキ層のメッキ面積と同一であるように、前記第１メッキ層に形成されることを特徴とする請求項７に記載のパッケージ基板。
【請求項１１】
前記オープン部は、前記第１メッキ層の各レイヤー別メッキ面積が中立面を基準として対称になる前記第２メッキ層の各レイヤー別メッキ面積と同一であるように、前記第１メッキ層の各レイヤーに形成されることを特徴とする請求項７に記載のパッケージ基板。
【請求項１２】
前記オープン部は、前記マザーボードと連結される最外層レイヤーに形成された第１メッキ層に形成されることを特徴とする、請求項７に記載のパッケージ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ基板に関する。
【背景技術】
【０００２】
電子機器の高性能化、小型化に伴って例えば半導体チップ、ダイなどの電子部品の端子数は著しく増加しており、このような電子部品をマザーボード（ｍｏｔｈｅｒ  ｂｏａｒｄ）に容易に搭載し得るように電子部品とマザーボードとの間で相互間の電気的接続のための用途として使用されるパッケージ基板も薄型化されている実情である。
【０００３】
このような趨勢に伴い、コア基板を除去することにより信号伝達特性を向上させ且つ薄型化を実現することが可能なコアレス構造（ｃｏｒｅｌｅｓｓ  ｓｔｒｕｃｔｕｒｅ）がパッケージ基板として多く採用されている。
【０００４】
図１は、従来の技術に係るコアレス構造を持つパッケージ基板の断面図である。一例として、図１には、パッケージ基板が６層構造を持つものを示した。
【０００５】
図１に示すように、従来の技術に係るパッケージ基板は、絶縁層３００に陰刻または陽刻のメッキ層１００、２００が形成された多層のコアレス構造を持つ。
【０００６】
この際、第１レイヤー〜第３レイヤー１Ｌ、２Ｌ、３Ｌは、マザーボードに実装される下部レイヤーＬｂを構成し、絶縁層３００に下部メッキ層１００が形成された構造を持つ。
【０００７】
また、第４レイヤー〜第６レイヤー４Ｌ、５Ｌ、６Ｌは、電子部品が実装される上部レイヤーＬｕを構成し、絶縁層３００に上部メッキ層２００が形成された構造を持つ。
【０００８】
そして、最外層に形成された回路層を外部環境から保護するために、第１レイヤー１Ｌには、下部半田レジスト層４００ａが形成され、第６レイヤー６Ｌには、上部半田レジスト層４００ｂが形成され、最外層の上部メッキ層２００ｃには、電子部品実装のためのバンプ５００が形成される。
【０００９】
ところが、コアレス構造を持つ従来の技術に係るパッケージ基板は、コア基板を使用する構造に比べて強度が弱いため、反り（ｗａｒｐａｇｅ）が多く発生するという問題点があった。
【００１０】
このような反りは、互いに異なる機械的物性の材料が積層されてパッケージ基板が形成されるから、互いに異なる熱膨張係数ＣＴＥを有し、これによりリフロー（ｒｅｆｌｏｗ）工程時の熱履歴に対して互いに異なる熱的挙動を示すために発生する。
【００１１】
かかる問題点を解決するために、従来では別途の補強板を挿入し、あるいはダミー領域に別途のダミーパターンを形成し、あるいは半田レジスト層の厚さまたはオープン面積を調節しようとする試みがあった。このような試みは、ある程度効果は立証されたが、追加部材の使用または追加工程の随伴を行わなければならないという問題点があった。
【００１２】
一方、下記表１には、図１に示したパッケージ基板のレイヤー別メッキ面積およびメッキ面積比率が示されている。
【００１３】
表１から分かるように、下部レイヤーＬｂのメッキ面積が上部レイヤーＬｕのメッキ面積より大きいことが分かる。特に、電子部品実装領域のメッキ面積は、上部レイヤーＬｕと下部レイヤーＬｂとが約４０％程度互いに異なることが分かる。
【００１４】
一般に、パッケージ基板において、下部レイヤーＬｂはグラウンドの役割を行い、上部レイヤーＬｕは電子部品が実装される領域であって微細パターン構造を持つため、このようなメッキ面積差は必然的であるしかない。
【００１５】
【表１】
2011071454.tif 000003
【００１６】
このように、下部メッキ層１００のメッキ面積と上部メッキ層２００のメッキ面積とが異なる場合、上部レイヤーＬｕと下部レイヤーＬｂとの間には熱膨張係数の差が発生するしかなく、これはパッケージ基板に反りを発生させる主要因子にならざるを得ない。
【００１７】
従来では、パッケージ基板において多くの部分を占めるメッキ層１００、２００に対しては排除したまま、別途の補強板の挿入または半田レジスタ層の厚さ調節のみによって反りを防止するための試みはあったが、これは付随的な部分の補強による間接的な反り防止方案に過ぎないものであった。
【００１８】
したがって、このような下部メッキ層１００のメッキ面積と上部メッキ層２００のメッキ面積との偏差から必然的に発生するしかないパッケージ基板の反りを防止するための対策が至急な実情である。
【発明の概要】
【発明が解決しようとする課題】
【００１９】
そこで、本発明は、上述した問題点を解決するためのもので、その目的とするところは、基板のレイヤーに形成されたメッキ層のメッキ面積のバランスを合わせることにより、熱膨張係数の差による反りを最小化することが可能なパッケージ基板を提供することにある。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明の好適な第１実施例に係るパッケージ基板は、マザーボードと連結されるレイヤーに形成された第１メッキ層のメッキ面積が、電子部品と連結されるレイヤーに形成された第２メッキ層のメッキ面積より大きいパッケージ基板において、前記第１メッキ層にはオープン部が形成されていることを特徴とする。
【００２１】
ここで、前記オープン部は、格子模様の形状を有することが好ましく、多数のオープンホールが形成された構造を持つことが好ましい。
【００２２】
また、前記オープン部は、第１メッキ層のメッキ面積が前記第２メッキ層のメッキ面積と同一であるように、前記第１メッキ層に形成されることが好ましい。
【００２３】
そして、前記オープン部は、前記第１メッキ層の各レイヤー別メッキ面積が中立面を基準として対称になる前記第２メッキ層の各レイヤー別メッキ面積と同一であるように、前記第１メッキ層の各レイヤーに形成されることが好ましい。
【００２４】
更に、前記オープン部は、前記マザーボードと連結される最外層レイヤーに形成された第１メッキ層に形成されることが好ましい。
【００２５】
本発明の好適な第２実施例に係るパッケージ基板は、電子部品と連結されるレイヤーの電子部品実装領域に形成された第２メッキ層のメッキ面積が、中立面を基準として前記電子部品実装領域に対応する領域の、マザーボードと連結されるレイヤーに形成された第１メッキ層のメッキ面積より小さいパッケージ基板において、前記第１メッキ層にはオープン部が形成されていることを特徴とする。
【００２６】
ここで、前記オープン部は、格子模様の形状を有することが好ましく、多数のオープンホールが形成された構造を持つことが好ましい。
【００２７】
また、前記オープン部は、前記第１メッキ層のメッキ面積が前記第２メッキ層のメッキ面積と同一であるように前記第１メッキ層に形成されることが好ましい。
【００２８】
そして、前記オープン部は、前記第１メッキ層の各レイヤー別メッキ面積が中立面を基準として対称になる前記第２メッキ層の各レイヤー別メッキ面積と同一であるように、前記第１メッキ層の各レイヤーに形成されることが好ましい。
【００２９】
更に、前記オープン部は、前記マザーボードと連結される最外層レイヤーに形成された第１メッキ層に形成されることが好ましい。
【００３０】
本発明の特徴および利点らは、添付図面に基づいた次の詳細な説明からさらに明白になるであろう。
【００３１】
これに先立ち、本明細書および請求の範囲に使用された用語または単語は、通常的且つ辞典的な意味で解釈されてはならず、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されなければならない。
【発明の効果】
【００３２】
本発明によれば、マザーボードと連結される第１メッキ層にオープン部を形成して、電子部品に連結される第２メッキ層とメッキ面積のバランスを合わせることができる。これにより、レイヤーに形成されたメッキ層のメッキ面積偏差に起因した熱膨張係数の差を無くすことにより、パッケージ基板の反り発生を最小化することができる。
【００３３】
また、本発明によれば、各レイヤーに形成された第１メッキ層のメッキ面積を、これと対称になる第２メッキ層のメッキ面積と同一に調節することにより、各レイヤー別にメッキ面積の偏差を減らすことができる。これにより、パッケージ基板の層間メッキ面積の偏差による反り発生を最小化することができる。
【００３４】
更に、本発明によれば、電子部品実装領域に対応する領域の第１メッキ層にオープン部を形成することにより、電子部品実装領域の著しいメッキ面積偏差を減らしてパッケージ基板の反り発生を最小化することができる。
【図面の簡単な説明】
【００３５】
【図１】従来の技術に係るコアレス構造を持つパッケージ基板の断面図である。
【図２】本発明の好適な第１実施例に係るパッケージ基板の概略断面図である。
【図３Ａ】図２に示したパッケージ基板のマザーボードと連結されるレイヤーに形成されたメッキ層の平面図（１）である。
【図３Ｂ】図２に示したパッケージ基板のマザーボードと連結されるレイヤーに形成されたメッキ層の平面図（２）である。
【図４Ａ】本発明の好適な第２実施例に係るパッケージ基板のマザーボードと連結されるレイヤーに形成されたメッキ層の平面図（１）である。
【図４Ｂ】本発明の好適な第２実施例に係るパッケージ基板のマザーボードと連結されるレイヤーに形成されたメッキ層の平面図（２）である。
【発明を実施するための形態】
【００３６】
本発明の目的、特定の利点および新規の特徴は添付図面に連関する以下の詳細な説明と好適な実施例からさらに明白になるであろう。本発明において、「第１」、「第２」などの用語は任意の量、順序または重要度を示すものではなく、構成要素を互いに区別するために使用されたもので、各図面の構成要素に参照番号を付加するにおいて、同一の構成要素については他の図面上に表示されても、出来る限り同一の番号を付することに留意すべきであろう。なお、本発明を説明するにおいて、関連した公知の技術に対する具体的な説明が本発明の要旨を無駄に乱すおそれがあると判断される場合、その詳細な説明は省略する。
【００３７】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。
【００３８】
図２は、本発明の好適な第１実施例に係るパッケージ基板の概略断面図、図３Ａおよび図３Ｂは、図２に示したパッケージ基板のマザーボードと連結されるレイヤーに形成されたメッキ層の平面図である。
【００３９】
以下、これらの図を参照して本実施例に係るパッケージ基板について説明する。
【００４０】
図２、図３Ａおよび図３Ｂに示すように、本発明の好適な実施例に係るパッケージ基板は、マザーボードと連結されるレイヤーＬｂに形成された第１メッキ層１００のメッキ面積が、電子部品と連結されるレイヤーＬｕに形成された第２メッキ層２００のメッキ面積より大きいパッケージ基板において、第１メッキ層１００にオープン部６００が形成された構造を持つ。
【００４１】
ここで、メッキ面積は、絶縁層３００に形成された第１メッキ層１００と第２メッキ層２００の面積比率、すなわち平面上の面積比率を意味する。
【００４２】
一般に、パッケージ基板では、マザーボードに連結されるレイヤーＬｂのメッキ面積と電子部品に連結されるレイヤーＬｕのメッキ面積との偏差が発生するしかない。これは、マザーボードと連結されるレイヤーＬｂに形成された第１メッキ層１００は主にグラウンド機能を行うため銅箔層の形状を有するが、これに対し、電子部品と連結されるレイヤーＬｕに形成された第２メッキ層２００は電子部品の電極端子と連結されるようにパターニングされるので発生する現象である。このようなメッキ面積の偏差は、中立面ＮＰを基準として熱膨張係数の差をもたらすため、基板の反りを発生させる。
【００４３】
本発明では、第１メッキ層１００にオープン部６００を形成することにより、第１メッキ層１００のメッキ面積を第２メッキ層２００のメッキ面積と一致させることができるため、パッケージ基板の反り発生を最小化することができる。
【００４４】
ここで、オープン部６００は、第１メッキ層１００をパターニングする工程で形成できるため、実際の量産適用性は相当高い。具体的に、第１レイヤー１Ｌに形成された第１メッキ層１００ａ、第２レイヤー２Ｌに形成された第１メッキ層１００ｂ、および／または第３レイヤー３Ｌに形成された第１メッキ層１００ｃにオープン部６００を形成する。
【００４５】
この際、オープン部６００は、第１メッキ層１００のメッキ面積と第２メッキ層２００のメッキ面積との偏差を減らすことができるように、すなわち同一水準のメッキ面積を持つように第１メッキ層１００に所定の面積で形成されることが好ましい。ここで、オープン部６００の占有面積は、第１メッキ層１００のメッキ面積と第２メッキ層２００のメッキ面積との偏差を考慮して適切に調節できる。
【００４６】
例えば、オープン部６００は、横ラインと縦ラインとが交差して形成された格子模様の形状（図３Ａ参照）を持つが、多数のオープンホールが形成された構造（図３Ｂ）を持ってもよい。
【００４７】
ここで、オープン部６００は、形成位置の偏差によるパッケージ基板の反り発生を防止するために第１メッキ層１００に均一な分布を持つように形成されることが好ましい。図示の便宜上、第２レイヤー２Ｌに形成された第１メッキ層１００ｂにオープン部６００が形成された状態を示した。
【００４８】
一方、図３Ａおよび図３Ｂに示したオープン部６００の形状は、例示的なものであって、多様に変更できる。
【００４９】
また、パッケージ基板の反りは、最外層に形成されたメッキ層の影響を最も多く受けるため、レイヤーＬｂの最外層に形成された第１メッキ層１００ａのメッキ面積がレイヤーＬｕの最外層に形成された第２メッキ層２００ｃのメッキ面積と一致するように、第１メッキ層１００ａにオープン部６００を加工することが好ましい。
【００５０】
一方、第１メッキ層１００の各レイヤー別１Ｌ、２Ｌ、３Ｌのメッキ面積は、中立面ＮＰを基準として対称になる第２メッキ層２００の各レイヤー別４Ｌ、５Ｌ、６Ｌのメッキ面積と同一であるように、第１メッキ層１００の各レイヤー１Ｌ、２Ｌ、３Ｌにオープン部６００が形成されることが好ましい。
【００５１】
すなわち、第１レイヤー１Ｌに形成された第１メッキ層１００ａには、第６レイヤー６Ｌに形成された第２メッキ層２００ｃと同一のメッキ面積を持つようにオープン部６００が形成され、第２レイヤー２Ｌに形成された第１メッキ層１００ｂには、第５レイヤー５Ｌに形成された第２メッキ層２００ｂと同一のメッキ面積を持つようにオープン部６００が形成され、第３レイヤー３Ｌに形成された第１メッキ層１００ｃには、第４レイヤー４Ｌに形成された第２メッキ層２００ａと同一のメッキ面積を持つようにオープン部６００が形成されることが好ましい。
【００５２】
このように、対称となる各レイヤーに形成された第１メッキ層１００と第２メッキ層２００のメッキ面積を調節することにより、各レイヤー別にメッキ面積の偏差を減らすことができる。これにより、全体メッキ面積が同一であっても、層間メッキ面積の偏差から発生しうる反りの発生を最小化することができる。
【００５３】
図４Ａおよび図４Ｂは、本発明の好適な第２実施例に係るパッケージ基板のマザーボードと連結されるレイヤーに形成されたメッキ層の平面図である。
【００５４】
図４Ａおよび図４Ｂに示すように、本実施例は、電子部品と連結されるレイヤーの電子部品実装領域Ｃ４に形成された第２メッキ層２００のメッキ面積が、中立面ＮＰを基準として電子部品実装領域Ｃ４に対応する領域の、マザーボードと連結されるレイヤーに形成された第１メッキ層１００のメッキ面積より小さいパッケージ基板において、第１メッキ層１００にオープン部６００が形成された構造を持つ。
【００５５】
本実施例は、電子部品実装領域Ｃ４を基準として電子部品に連結されるレイヤーのメッキ面積とマザーボードに連結されるレイヤーのメッキ面積との著しい偏差を考慮し、電子部品実装領域のメッキ偏差を改善することにより基板の全般的な反りを防止することが可能な構造を提案する。
【００５６】
表１から分かるように、メッキ面積比は、電子部品実装領域Ｃ４において第１メッキ層１００と第２メッキ層２００が最大４０％程度のメッキ面積偏差を持つ。よって、他の領域を除き、電子部品実装領域Ｃ４に対応する領域の第１メッキ層１００にオープン部６００を加工することにより、メッキ面積の偏差、熱膨張係数の偏差、および基板の反りを画期的に減らすことができる。
【００５７】
この際、オープン部６００は、横ラインと縦ラインとが交差されて形成された格子模様の形状（図４Ａ）を持つが、多数のオープンホールが形成された構造（図４Ｂ）を持ってもよい。
【００５８】
一方、本実施例においても、最外層メッキ層のメッキ面積を同一にすることが好ましい。また、各レイヤー別メッキ層のメッキ面積を同一にすることが好ましい。
【００５９】
以上、本発明を具体的な実施例によって詳細に説明したが、これは本発明を具体的に説明するためのものに過ぎず、本発明に係るパッケージ基板は、これらの実施例に限定されず、本発明の技術的思想内において、当該分野における通常の知識を有する者によって多様な変形と改良が可能である。
【００６０】
本発明の単純な変形ないし変更はいずれも本発明の領域に属するもので、本発明の具体的な保護範囲は特許請求の範囲によって明確になるであろう。
【産業上の利用可能性】
【００６１】
本発明は、電子部品とマザーボードとの間で相互間の電気的接続のための用途として使用されるパッケージ基板に適用可能である。
【符号の説明】
【００６２】
１００    第１メッキ層
２００    第２メッキ層
３００    絶縁層
４００ａ、４００ｂ    半田レジスト層
５００    バンプ
６００    オープン部
Ｌｂ、Ｌｕ    レイヤー
ＮＰ    中立面
【図１】
2011071454.tif 000004
【図２】
2011071454.tif 000005
【図３Ａ】
2011071454.tif 000006
【図３Ｂ】
2011071454.tif 000007
【図４Ａ】
2011071454.tif 000008
【図４Ｂ】
2011071454.tif 000009