(57)【要約】【課題】接続端子部分において応力緩和できるとともに、薄型化の可能な半導体パッケージを提供する。【解決手段】本発明の半導体パッケージ１Ａ（１）は、一面に電極３を有する半導体基板２と、前記半導体基板上に配され、一端部が前記電極と電気的に接続された第一導電部４（密着層４ｘ、導電層４ｙ）と、前記第一導電部を少なくとも覆うように配され、前記第一導電部の他端部を露出する開口部αを有する第一絶縁層５と、前記第一絶縁層上に配され、主柱部分６ａと梁部分６ｂとからなり、断面が略Ｔ字形状であり、該主柱部分が前記開口部αを通じて前記第一導電部と電気的に接続された第二導電部６と、を少なくとも備えたことを特徴とする。【選択図】図１
2011035296.tif 000002
【特許請求の範囲】
【請求項１】
一面に電極を有する半導体基板と、
前記半導体基板上に配され、一端部が前記電極と電気的に接続された第一導電部と、
前記第一導電部を少なくとも覆うように配され、前記第一導電部の他端部を露出する開口部αを有する第一絶縁層と、
前記開口部αにより露出した第一導電部上に配され、主柱部分と梁部分とからなり、断面が略Ｔ字形状であり、該主柱部分が前記開口部αを通じて前記第一導電部と電気的に接続された第二導電部と、を少なくとも備えたことを特徴とする半導体パッケージ。
【請求項２】
プリント基板に実装する際に、前記第二導電部を接続端子として該プリント基板に実装することを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記第二導電部と前記第一導電部とが接続している部位において、該第一導電部と前記半導体基板との間に配された第二絶縁層を、さらに備えたことを特徴とする請求項１又は２に記載の半導体パッケージ。
【請求項４】
前記第二導電部の表面に、酸化されにくく、かつ、はんだとの濡れ性がよい金属材料からなる被膜が配されていることを特徴とする請求項１乃至３のいずれかに記載の半導体パッケージ。
【請求項５】
一面に電極を有する半導体基板と、前記半導体基板上に配され、一端部が前記電極と電気的に接続された第一導電部と、前記第一導電部を少なくとも覆うように配され、前記第一導電部の他端部を露出する開口部αを有する第一絶縁層と、前記開口部αにより露出した第一導電部上に配され、主柱部分と梁部分からなり、断面が略Ｔ字形状であり、該主柱部分が前記開口部αを通じて前記第一導電部と電気的に接続された第二導電部と、を少なくとも備えた半導体パッケージの製造方法であって、
一面に電極を有する半導体基板上に、一端部が前記電極と電気的に接続された第一導電部を形成する工程Ａと、
前記第一導電部を少なくとも覆い、前記第一導電部の他端部を露出する開口部αを有する第一絶縁層を形成する工程Ｂと、
前記第一絶縁層上に、前記開口部と連通し前記第一導電部の他端部を露出する開口部βを有するレジスト層を形成する工程Ｃと、
前記レジスト層の表面及び前記開口部α及びβ内に第二導電層を形成する工程Ｄと、
前記レジスト層を除去する工程Ｅと、を少なくとも順に有することを特徴とする半導体パッケージの製造方法。
【請求項６】
請求項１乃至４のいずれかに記載の半導体パッケージを、少なくとも備えたことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及びその製造方法、並びに電子装置に係り、より詳細には、応力緩和が図れるとともに、薄型化も可能な半導体パッケージ及びその製造方法、並びに電子装置に関する。
【背景技術】
【０００２】
実装基板に実装した半導体パッケージは、衝撃、振動など外部から機械的な歪による応力を受けるだけでなく、半導体パッケージと実装基板との熱膨張率の違いによって発生する熱応力を受ける。ウエハレベルＣＳＰなど、はんだバンプを介して実装基板と半導体チップとを電気的・機械的に接続する半導体パッケージでは、このはんだバンプの接合部に応力が最も集中しやすい。このため、従来は、はんだバンプおよびその周辺でクラックや剥離などが発生し易く、回路の断線や短絡にいたって、デバイスが動作しなくなってしまうという問題が起きていた。
【０００３】
このような問題に対し、例えばはんだバンプと半導体チップとの間に銅ポストを配したり（例えば、特許文献１参照）、ポストの内部に樹脂コアを配したり（例えば、特許文献２参照）することで、バンプに加わる応力を分散する手法も試みられているものの、これらの構造を実現するには多くのプロセスが必要なため、製造コストがかかるだけでなく、使用できる材料も限定されてしまうという欠点がある。また、いずれの構造でもパッケージが厚くなるため、パッケージの薄型化に対して不利である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２００８００号公報
【特許文献２】国際公開第００／０７７８４４号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、このような従来の実情に鑑みて考案されたものであり、接続端子部分において応力緩和できるとともに、薄型化の可能な半導体パッケージを提供することを第一の目的とする。
また、本発明は、接続端子部分において応力緩和できるとともに、薄型化の可能な半導体パッケージを簡単なプロセスで製造することが可能な半導体パッケージの製造方法を提供することを第二の目的とする。
また、本発明は、接続端子部分において応力緩和できるとともに、薄型化の可能な半導体パッケージを備え、信頼性の高い電子装置を提供することを第三の目的とする。
【課題を解決するための手段】
【０００６】
本発明の請求項１に記載の半導体パッケージは、一面に電極を有する半導体基板と、前記半導体基板上に配され、一端部が前記電極と電気的に接続された第一導電部と、前記第一導電部を少なくとも覆うように配され、前記第一導電部の他端部を露出する開口部αを有する第一絶縁層と、前記開口部αにより露出した第一導電部上に配され、主柱部分と梁部分とからなり、断面が略Ｔ字形状であり、該主柱部分が前記開口部αを通じて前記第一導電部と電気的に接続された第二導電部と、を少なくとも備えたことを特徴とする。
本発明の請求項２に記載の半導体パッケージは、請求項１において、プリント基板に実装する際に、前記第二導電部を接続端子として該プリント基板に実装することを特徴とする。
本発明の請求項３に記載の半導体パッケージは、請求項１又は２において、前記第二導電部と前記第一導電部とが接続している部位において、該第一導電部と前記半導体基板との間に配された第二絶縁層を、さらに備えたことを特徴とする。
本発明の請求項４に記載の半導体パッケージは、請求項１乃至３のいずれかにおいて、前記第二導電部の表面に、酸化されにくく、かつ、はんだとの濡れ性がよい金属材料からなる被膜が配されていることを特徴とする。
本発明の請求項５に記載の半導体パッケージの製造方法は、一面に電極を有する半導体基板と、前記半導体基板上に配され、一端部が前記電極と電気的に接続された第一導電部と、前記第一導電部を少なくとも覆うように配され、前記第一導電部の他端部を露出する開口部αを有する第一絶縁層と、前記開口部αにより露出した第一導電部上に配され、主柱部分と梁部分からなり、断面が略Ｔ字形状であり、該主柱部分が前記開口部αを通じて前記第一導電部と電気的に接続された第二導電部と、を少なくとも備えた半導体パッケージの製造方法であって、一面に電極を有する半導体基板上に、一端部が前記電極と電気的に接続された第一導電部を形成する工程Ａと、前記第一導電部を少なくとも覆い、前記第一導電部の他端部を露出する開口部αを有する第一絶縁層を形成する工程Ｂと、前記第一絶縁層上に、前記開口部と連通し前記第一導電部の他端部を露出する開口部βを有するレジスト層を形成する工程Ｃと、前記レジスト層の表面及び前記開口部α及びβ内に第二導電層を形成する工程Ｄと、前記レジスト層を除去する工程Ｅと、を少なくとも順に有することを特徴とする。
本発明の請求項６に記載の電子装置は、請求項１乃至４のいずれかに記載の半導体パッケージを、少なくとも備えたことを特徴とする。
【発明の効果】
【０００７】
本発明の半導体パッケージでは、接続端子として断面が略Ｔ字形状の第二導電部を備えている。このような第二導電部は横方向への変形が容易なため、応力を緩和でき、熱歪みや落下衝撃に強い。これにより本発明では、接続端子部分において応力緩和できるとともに、薄型化の可能な半導体パッケージを提供することができる（以下、「第一効果」とも呼ぶ）。
また、本発明では、接続端子部分において応力緩和できるとともに、薄型化の可能な半導体パッケージを簡単なプロセスで製造することが可能な半導体パッケージの製造方法を提供することができる（以下、「第二効果」とも呼ぶ）。
また、本発明では、接続端子部分において応力緩和できるとともに、薄型化の可能な半導体パッケージを備えているので、信頼性の高い電子装置を提供することができる（以下、「第三効果」とも呼ぶ）。
【図面の簡単な説明】
【０００８】
【図１】本発明の半導体パッケージの一例（第一実施形態）を模式的に示す図。
【図２】はんだバンプの代わりに第二導電部を接続端子とする例を示す図。
【図３】図１の半導体パッケージの製造方法を工程順に示す図。
【図４】本発明の半導体パッケージの製造方法（第二実施形態）を工程順に示す図。
【図５】電解めっきが第一レジスト層の開口部から突出した例を示す図。
【図６】本発明の半導体パッケージの製造方法（第三実施形態）を工程順に示す図。
【図７】本発明の半導体パッケージの製造方法（第四実施形態）を工程順に示す図。
【図８】本発明の半導体パッケージの製造方法（第五実施形態）を工程順に示す図。
【図９】本発明の半導体パッケージの製造方法（第六実施形態）を工程順に示す図。
【発明を実施するための形態】
【０００９】
以下、本発明に係る半導体パッケージ及びその製造方法、並びに電子機器の最良の形態について、図面に基づき説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
【００１０】
＜第一実施形態＞
図１は、本発明の半導体パッケージの一構成例を示す断面図である。
本発明の半導体パッケージ１Ａ（１）は、一面に電極３を有する半導体基板２と、前記半導体基板２上に配され、一端部が前記電極３と電気的に接続された第一導電部４と、前記第一導電部４を少なくとも覆うように配され、前記第一導電部４の他端部を露出する開口部αを有する第一絶縁層５と、前記開口部αにより露出した第一導電部４上に配され、主柱部分６ａと梁部分６ｂとからなり、断面が略Ｔ字形状であり、該主柱部分６ａが前記開口部αを通じて前記第一導電部４と電気的に接続された第二導電部６Ａ（６）と、を少なくとも備えたことを特徴とする。
【００１１】
本発明の半導体パッケージ１は、断面が略Ｔ字形状の第二導電部６を備えている。本発明の半導体パッケージ１では、図２に示すように、プリント基板１０に実装する際に、従来のはんだバンプの代わりに前記第二導電部６を接続端子として該プリント基板１０に実装する。このような第二導電部６は横方向への変形が容易なため、応力を緩和でき、熱歪みや落下衝撃に強い。これにより本発明の半導体パッケージ１は、接続端子部分において応力緩和できるとともに、薄型化の可能となる。
【００１２】
半導体基板２は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板２が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
【００１３】
電極３は、半導体基板２上に形成された電子部品（図示略）に電気的に接続される電極である。この電極３は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、あるいはＡｌを主成分としＳｉやＣｕなどを加えた合金など、の導電性を有する金属により構成されている。
【００１４】
第一導電部４は、窒化膜などのパッシベーション膜（不図示）を介し、半導体基板２上に配され、電極３と電子部品（図示略）とを電気的に接続する再配線層である。
第一導電部４の一端部は、電極３と電気的に接続されている。第一導電部４の他端部は、開口部αを通じて第二導電部６と電気的に接続されている。
【００１５】
このような第一導電部４は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、チタン−タングステン（Ｔｉ−Ｗ）合金等が好適に用いられ、その厚みは１〜１０μｍが好ましい。これにより十分な導電性が得られる。第一導電部４は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
【００１６】
第一絶縁層５は、半導体基板２の一部と第一導電部４を覆っており、第一導電部４の他端部と整合する位置に形成された開口部αを有する。
第一絶縁層５の材料は、絶縁性が高く、耐熱性・耐薬品性に優れ、機械的強度が強いものがよく、加えてヤング率が０．１〜５ＧＰａのものが好ましい。具体的には、ポリイミド樹脂やエポキシ樹脂、フェノール樹脂、シリコーン樹脂、ＡＢＳ樹脂、ポリベンゾオキサドール樹脂などが好ましい。第一絶縁層５の厚みは例えば１〜２０μｍである。
【００１７】
第二導電部６Ａ（６）は、主柱部分６ａと梁部分６ｂとからなり、断面が略Ｔ字形状をなす。また、第二導電部６は、前記該主柱部分６ａが前記開口部αを通じて前記第一導電部４と電気的に接続される。
第二導電部６は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、チタン−タングステン（Ｔｉ−Ｗ）合金等が好適に用いられ、その厚みは１〜１０μｍが好ましい。これにより十分な導電性が得られる。第二導電部６は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができる。
【００１８】
なお、図１に示す例では、第二導電部６Ａ（６）の主柱部分６ａは上側ほど直径が大きくなされているが、これは作製方法次第で逆にもなり、限定されるものではない。また、第二導電部６Ａ（６）の梁部分６ｂの側面は斜めになっているが、これは作製方法次第で逆にもなり、限定されるものではない。
【００１９】
このような半導体パッケージ１Ａ（１）では、第二導電部６が横方向への変形が容易なため応力を緩和でき、熱歪みや落下衝撃に強い。また、第二導電部６が弾性変形するため、繰り返しの曲げ変形に強い。
また、第一導電部４と第二導電部６とが接続する面積が小さく、第一導電部４の配線パターンの自由度が大きい。第一導電部４はバンプと接続しないため、従来構造より薄くでき、配線の微細化が容易である。
また、絶縁層が１層だけであるため、製造プロセスが比較的簡単である。
【００２０】
本発明の半導体パッケージ１Ａ（１）では、図２に示すように、プリント基板１０に実装する際に、従来のはんだバンプの代わりに前記第二導電部６を接続端子として該プリント基板１０に実装する。このようにはんだバンプがない構造のため、基板実装時にプリント基板１０側に塗布されたはんだペーストの種類を気にすることなく作業ができる。また、はんだバンプがない構造のため、端子の狭ピッチ化が容易である。
【００２１】
次に、このような半導体パッケージ１Ａ（１）の製造方法について説明する。
図３は、本発明の半導体パッケージの製造方法（第一実施形態）を、工程順に示す断面図である。なお、図３では主に第二導電部６の形成工程について示している。
本発明の半導体パッケージの製造方法は、一面に電極３を有する半導体基板２上に、一端部が前記電極３と電気的に接続された第一導電部４を形成する工程Ａと、前記第一導電部４を少なくとも覆い、前記第一導電部４の他端部を露出する開口部αを有する第一絶縁層５を形成する工程Ｂと、前記第一絶縁層５上に、前記開口部αと連通し前記第一導電部４の他端部を露出する開口部βを有するレジスト層を形成する工程Ｃと、前記レジスト層の表面及び前記開口部α及びβ内に第二導電層を形成する工程Ｄと、前記レジスト層を除去する工程Ｅと、を少なくとも順に有することを特徴とする。
【００２２】
本発明の半導体パッケージの製造方法では、接続端子部分において応力緩和できるとともに、薄型化の可能な半導体パッケージ１を簡単なプロセスで製造することができる。
以下、各工程を順に詳述する。
【００２３】
（ａ１）まず、一面に電極３を有する半導体基板２上に、一端部が前記電極３と電気的に接続された第一導電部４を形成する（工程Ａ）。
半導体基板２は、シリコンやガリウム批素等の半導体ウエハが用いられる。
電極３は、半導体基板２上に形成された電子部品に電気的に接続される電極である。この電極３は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、あるいはＡｌを主成分としＳｉやＣｕなどを加えた合金など、の導電性を有する金属により構成されている。
【００２４】
第一導電部４の形成手法には、アディティブ法、セミアディティブ法、サブトラクティプ法、リフトオフ法などがあるが、なかでも微細配線が容易に形成できるセミアディティブ法がより好ましい。
セミアディティブ法の場合、第一導電部４は、密着層４ｘとその上に設けられる導電層４ｙからなる。
【００２５】
密着層４ｘは、第一導電部４と半導体基板２との密着性を確保し、かつ第一導電部４を容易に形成するために形成される。さらには半導体基板２の電極３と第一導電部４の間のマイグレーションを抑制する役割も担っている。
密着層４ｘは蒸着、スパッタ、ＣＶＤなどにより半導体基板２の一面２ａ上に形成する。その材料は、クロム、チタン、タングステン、チタン−タングステン、銅、ニッケルなどの金属が好ましく、これらの積層構造がより好ましい。
【００２６】
次に、密着層４ｘの上にパターニングされたレジスト層を形成する。レジスト層はドライフィルムをラミネートするか、あるいはワニスをスピンコート法やスクリーン印刷法を用いて塗布した後、フォトリソグラフィにてパターニングする。
次に導電層４ｙを電解めっき法にて形成する。その材料は、電気導電性に優れ、耐熱性の高い金属がよく、例えば銅や銀、ニッケルなどが好ましい。あるいはこれらを主成分とした合金、あるいはこれらの積層構造でもかまわない。その中でも、電気抵抗率が低く、比較的安価な銅が最も好ましい。第一導電部４の厚さは１〜１０μｍが好ましい。その後、レジストを除去し、密着層の不要部分をウェットエッチングやドライエッチングなどで除去する。
【００２７】
（ａ２）次に、図３（ａ）に示すように、前記第一導電部４を少なくとも覆い、前記第一導電部４の他端部を露出する開口部αを有する第一絶縁層５を形成する（工程Ｂ）。
具体的には、スピンコート法、ラミネート法、キャスティング法、ディスペンス法等により、半導体基板２の一面２ａにポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）ポリベンゾオキサゾール（ＰＢＯ）、液晶ポリマ一等の絶縁性の液状樹脂を塗布し、その後、塗布樹脂層を露光して硬化させ、第一絶縁層５を形成する。なお、第一絶縁層５の第一導電部４の他端部上には、第一導電部４と第二導電部６との電気的接続を得るための開口部αを形成しておく。開口部αの寸法は、第二導電部６の梁部分の直径に対して５〜５０％が好ましい。
【００２８】
感光性樹脂のパターニングには、フォトリソグラフィ、レーザー加工法、プラズマエッテング法、ＲＩＥ法も可能である。また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネート法にて圧着させることも可能である。また、樹脂をスクリーン印別法にて直接、成膜かつパターニングする方法も可能である。なお、これらの場合、樹脂が感光性である必要はない。
【００２９】
（ａ３）次に、図３（ｂ）に示すように、第一絶縁層５上に、前記開口部αと連通し前記第一導電部４の他端部を露出する開口部βを有する第一レジスト層２０Ａを形成する（工程Ｃ）。
第二導電部６を形成する前に、第一絶縁層５の上に第一レジスト層２０Ａを形成する。
第一レジスト層２０Ａはドライフィルムをラミネートするか、あるいはワニスをスピンコート法やスクリーン印刷法を用いて塗布した後、フォトリソグラフィにてパターニングする。
第一レジスト層２０Ａの厚さは例えば５〜４００μｍとする。開口部βの開口径は、第一レジスト層２０Ａの表面が底面(すなわち、第一導電部４との接続部側)よりも大きいほうがよく、その比は１.１〜２.０が好ましい。
【００３０】
（ａ４）次に、前記第一レジスト層２０Ａの表面及び前記開口部α及びβ内に第二導電部６Ａ（６）を形成する（工程Ｄ）。
第二導電部６の形成手法として、アディティブ法、セミアディティブ法、サブトラクティブ法、リフトオフ法などがあるが、なかでもプロセスが容易なサブトラクティブ法がより好ましい。サブトラクティブ法の場合、第二導電部６Ａ（６）は密着層６ｘとその上に設けられる導電層６ｙからなる。
【００３１】
まず、第一レジスト層２０Ａの全面に第二導電部６Ａ（６）の密着層６ｘを形成する。この密着層６ｘの形成方法、その材料、構造は、第一導電部４の密着層４ｘと同様でよい。
次に、図３（ｃ）に示すように、第二導電部６Ａ（６）の導電層６ｙを形成する。この第二導電部６Ａ（６）の導電層６ｙの形成方法は蒸着、スパッタ、ＣＶＤ、電解めっき法、無電解めっき法があるが、厚膜の形成が容易な電解めっき法が好ましい。その材料、構造は第一導電部４の導電層４ｙの形成と同様でよい。また、その厚さは、例えば５〜２００μｍとする。
【００３２】
（ａ５）次に、図３（ｄ）に示すように、第二導電部６Ａ（６）の表面に第二レジスト層２１Ａを形成する。
第二レジスト層２１Ａはドライフィルムをラミネートするか、あるいはワニスをスピンコート法やスクリーン印刷法を用いて塗布した後、フォトリソグラフィにてパターニングする。第二レジスト層２１Ａの厚さは、例えば１〜５０μｍとする。
【００３３】
（ａ６）次に、図３（ｅ）に示すように、第二導電部６Ａ（６）の導電層６ｙおよび密着層６ｘの不要な部分をウェットエッチングで除去する。密着層６ｘの除去はドライエッチングでもかまわない。
【００３４】
（ａ７）そして、図３（ｆ）に示すように、第二レジスト層２１Ａと第一レジスト層２０Ａを剥離除去する（工程Ｅ）。
これにより第二導電部６Ａ（６）が形成される。
【００３５】
（ａ８）その後、ウエハ表面に保護フィルムを貼り付けし、半導体基板２の他面側を研削あるいはエッチングをして所定の厚さまで薄くしたのち、保護フィルム（不図示）を剥す。
続いて、ウエハの裏面をリング状のフレーム（不図示）に固定されたダイシングテープ（不図示）に貼り付け、所定の大きさに切断して各チップに個片化する。
これにより図１に示すような半導体パッケージ１Ａ（１）が得られる。なお、保護フィルムを剥すのは、ウエハをダイシングテープ（不図示）に貼り付けた後でもよい。
【００３６】
このようにして形成した半導体パッケージ１Ａ（１）は、図２に示すように、あらかじめ接続端子１１上にはんだペースト１２が塗布されたプリント基板１０に搭載し、窒素雰囲気下ではんだを加熱溶融することで、プリント基板１０に実装される。このとき、半導体パッケージ１Ａ（１）の第二導電部６は、図２ではプリント基板１０の接続端子１１と向かい合わせとなる面同士がはんだに覆われているが、さらに主柱部の側面まではんだで覆われているほうがより好ましい。
【００３７】
＜第二実施形態＞
以下、本発明の第二実施形態について、図面を参照しながら説明する。
図４は、本発明の半導体パッケージの製造方法（第二実施形態）を、工程順に示す断面図である。
なお、以下の説明では前述した実施形態と異なる部分について主に説明し、前述した実施形態と同様の部分については、その説明を省略する。
本実施形態の製造方法では、第二導電部６Ｂ（６）の形成方法が前述した第一実施形態と異なるので、ここでは、第二導電部６Ｂ（６）の形成方法について工程順に説明する。
【００３８】
（ｂ１）まず、図４（ａ）に示すように、第一実施形態の場合と同様に、半導体基板２上に第一導電部４（密着層４ｘ、導電層４ｙ）及び第二絶縁層５を形成した後、図４（ｂ）に示すように、その全面に第二導電部６Ｂ（６）の密着層６ｘを形成する。密着層６ｘの材料や形成方法などは、第一実施形態の場合と同様でよい。
【００３９】
（ｂ２）次に、図４（ｃ）に示すように、密着層６ｘの上に第一レジスト層２０Ｂを形成する。第一レジスト層２０Ｂはドライフィルムをラミネートするか、あるいはワニスをスピンコート法やスクリーン印刷法を用いて塗布した後、フォトリソグラフィにてパターニングする。第一レジスト層２０Ｂの厚さは５〜４００μｍが好ましい。
第一レジスト層２０Ｂの開口部βの形状は、第一実施形態における第一レジスト層２０Ａのように表面側の径が底面側（すなわち、第一導電部４との接続部側）よりも大きい必要はなく、逆に小さくてもよいし、あるいはその中間の部分が大きかったり小さかったりしても構わない。このため、レジスト材の選択性が広くなる（なお、図４では開口寸法が均一な場合を示している。）。
【００４０】
（ｂ３）次に、図４（ｄ）に示すように、電解めっき法を用いて第二導電部６Ｂ（６）の導電層６ｙを形成する。第二導電部６Ｂ（６）の材料や形成方法などは、第一実施形態の場合と同様でよい。電解めっきは第一レジスト層２０Ｂの開口部γから突出した後も継続し、その直径が所定の大きさになった時点で終了した。
【００４１】
（ｂ４）次に、図４（ｅ）に示すように、第二導電部６Ｂ（６）の頂部を、所定の厚さになるまで研磨あるいは研削して平らにする。
（ｂ５）そして、図４（ｆ）に示すように、第一レジスト層２０Ｂを剥離除去し、さらに不要な密着層６ｘを除去する。これにより第二導電部６Ｂ（６）が形成される。
【００４２】
このようにして作製した半導体パッケージ１Ｂ（１）は、上述した第一効果に加えて、第二導電部６Ｂ（６）の梁部分の上面６Ｂ’（プリント基板１０の接続端子１１とはんだ接合する面）が平坦であり、さらに表面酸化膜が薄く、電気的な導通を阻害する汚染の心配も少ない。そのため、プリント基板１０に実装したときにはんだ内のポイドを少なくすることができ、実装における不良率を低減できるとともに、実装後の信頼性を向上させることができる、という効果も奏する。
【００４３】
＜第三実施形態＞
以下、本発明の第三実施形態について、図面を参照しながら説明する。
図５及び図６は、本発明の半導体パッケージの製造方法（第三実施形態）を、工程順に示す断面図である。
なお、以下の説明では前述した実施形態と異なる部分について主に説明し、前述した実施形態と同様の部分については、その説明を省略する。
本実施形態の製造方法では、第二導電部６Ｃ（６）の形成方法が前述した第一実施形態と異なるので、ここでは、第二導電部６Ｃ（６）の形成方法について工程順に説明する。
【００４４】
（ｃ１）まず、図５（ａ）に示すように、第一実施形態の場合と同様に、半導体基板２上に第一導電部４（密着層４ｘ、導電層４ｙ）及び第二絶縁層５を形成した後、図５（ｂ）に示すように、その全面に第二導電部６Ｃ（６）の主柱部分６ａをなす密着層６ｘを形成する。密着層６ｘの材料や形成方法などは、第一実施形態の場合と同様でよい。
【００４５】
（ｃ２）次に、図５（ｃ）に示すように、密着層６ｘの上に第一レジスト層２０Ｃを形成する。その材料や形成方法などは第一実施形態の場合と同様でよい。
（ｃ３）次に、図５（ｄ）に示すように、電解めっき法を用いて第二導電部６Ｃ（６）の主柱部分６ａをなす導電層６ｙを形成する。その材料や形成方法は第一実施形態の場合と同様でよい。電解めっきは第一レジスト層２０Ｃの開口部から突出してもしなくてもどちらでもよい（図５では、突出させた場合を示している）。
【００４６】
（ｃ４）次に、図５（ｅ）に示すように、前記導電層６ｙの全面に第二導電部６Ｃ（６）の梁部分６ｂをなす密着層６ｚを形成する。その材料や形成方法などは第一実施形態の場合と同様でよい。
（ｃ５）次に、図５（ｆ）に示すように、前記密着層６ｚの上に第二レジスト層２１Ｃを形成する。その材料や形成方法などは第一実施形態の場合と同様でよい。
（ｃ６）次に、図６（ａ）に示すように、電解めっき法を用いて第二導電部６Ｃ（６）の梁部分６ｂをなす導電層６ｙ’を形成する。その材料や形成方法などは第一実施形態の場合と同様でよい。
【００４７】
（ｃ７）次に、図６（ｂ）に示すように、第二レジスト層２１Ｃを剥離除去する。さらに不要な密着層６ｚを除去する。除去方法は第一実施形態の場合と同様でよい。
（ｃ８）そして、図６（ｃ）に示すように、第一レジスト層２０Ｃを剥離除去し、密着層６ｘを除去する。さらに不要な密着層６ａｘを除去する。これにより第二導電部６Ｃ（６）が形成される。
【００４８】
このようにして作製した半導体パッケージ１Ｃ（１）は、上述した第一効果に加えて、第二導電部６Ｃ（６）の梁部分６ｂの直径が第一実施形態や第二実施形態に比べて精度よく作製できるため、プリント基板１０に実装したときに、はんだが第二導電部６Ｃ（６）の主柱部分まではんだを覆うのを制御しやすく、すなわち、ばらつきを小さくすることができる。
【００４９】
また、第二導電部６Ｃ（６）の上面の形状を凸型にするか凹型にするかを容易に制御できるため、プリント基板１０に実装したときの不良に応じて調整が可能である。例えば、凸型ならば、プリント基板１０に実装したときに第二導電部６ｂのこの凸部が基板の接続端子１１に強く当たるため、電気抵抗を小さくできる。また凹型ならば、実装したときの衝撃で半導体チップが壊れるのを防ぐことができる。
【００５０】
＜第四実施形態＞
以下、本発明の第四実施形態について、図面を参照しながら説明する。
図７は、本発明の半導体パッケージの製造方法（第四実施形態）を、工程順に示す断面図である。
なお、以下の説明では前述した実施形態と異なる部分について主に説明し、前述した実施形態と同様の部分については、その説明を省略する。
本実施形態の製造方法では、第二導電部６Ｄ（６）の形成方法が前述した第一実施形態と異なるので、ここでは、第二導電部６Ｄ（６）の形成方法について工程順に説明する。
【００５１】
（ｄ１）まず、図７（ａ）に示すように、第一実施形態の場合と同様に、半導体基板２上に第一導電部４（密着層４ｘ、導電層４ｙ）及び第二絶縁層５を形成した後、図７（ｂ）に示すように、その全面に第二導電部６Ｄ（６）の主柱部分６ａの底部をなす密着層６ｘを形成する。密着層６ｘの材料や形成方法などは、第一実施形態の場合と同様でよい。
（ｄ２）次に、図７（ｃ）に示すように、密着層６ｘの全面に第二導電部６Ｄ（６）の密着層６ｙを形成する。その材料や形成方法などは第一実施形態の場合と同様でよい。
【００５２】
（ｄ３）次に、図７（ｄ）に示すように、前記密着層６ｙ上に第二レジスト層２１Ｄを形成する。その材料や形成方法などは第一実施形態の場合と同様でよい。
（ｄ４）次に、図７（ｅ）に示すように、電解めっき法を用いて第二導電部６Ｄ（６）の導電層６ｙ’を形成する。その材料や形成方法などは第一実施形態の場合と同様でよい。
【００５３】
（ｄ５）次に、第二レジスト層２１Ｄを剥離除去する。
次に、第二導電部６Ｄ（６）の密着層６ｙを除去する。除去方法は第一実施形態の場合と同様でよい。
そして、図７（ｆ）に示すように、第一レジスト層２０Ｄと密着層６ｘを剥離除去する。これにより第二導電部６Ｄ（６）が形成される。
【００５４】
このようにして作製した半導体パッケージ１Ｄ（１）は、第三実施形態の場合と同じく第二導電部６Ｄ（６）の上部の直径が、第一実施形態や第二実施形態の場合に比べて精度よく作製できることに加えて、めっきプロセスが１回少ないのでプロセスが簡略で、低コストで作製することができる。
【００５５】
＜第五実施形態＞
以下、本発明の第五実施形態について、図面を参照しながら説明する。
図８は、本実施形態の半導体パッケージ１Ｅ（１）の一構成例を示す断面図である。
なお、以下の説明では前述した実施形態と異なる部分について主に説明し、前述した実施形態と同様の部分については、その説明を省略する。
【００５６】
この半導体パッケージ１Ｅ（１）では、前記第二導電部６と前記第一導電部４とが接続している部位において、該第一導電部４と前記半導体基板２との間に配された第二絶縁層７を、さらに備える。
半導体基板２はシリコンなど熱膨張率が小さい材料からなり、第一導電部４は銅などの熱膨張係数が大きいからなる。このため、熱サイクル環境下では、その差に起因する応力が発生し、半導体基板２と第一導電部４とが剥離、あるいは半導体基板２にクラックが入るなどの問題が発生し、信頼性を低下させてしまう。
【００５７】
そこで、この問題を回避するために、本実施形態では、第一導電部４の下に第二絶縁層７を配している。これにより、半導体基板２と第一導電部４との熱膨張係数の差に起因する応力を緩和し、信頼性を保つことができる。
このような第二絶縁層７は、第一絶縁層５と同様に、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また、その厚さは例えば０.５〜２０μｍであることが好ましい。
なお、図８では第二絶縁層７を半導体基板２の全面に配しているが、少なくとも第二導電部６と第一導電部４とが接続している部位の近傍に形成されていればよい。
【００５８】
＜第六実施形態＞
以下、本発明の第六実施形態について、図面を参照しながら説明する。
図９は、本実施形態の半導体パッケージ１Ｆ（１）の一構成例を示す断面図である。
なお、以下の説明では前述した実施形態と異なる部分について主に説明し、前述した実施形態と同様の部分については、その説明を省略する。
【００５９】
この半導体パッケージ１Ｆ（１）では、前記第二導電部６の表面に、酸化されにくく、かつ、はんだとの濡れ性がよい金属材料からなる被膜（金属層８）が配されている。
半導体パッケージをプリント基板１０に実装するときに、第二導電部６がはんだで覆われないと、表面の酸化が進行して電気抵抗が高くなる、あるいは腐食が発生して回路が短絡するなどの故障が発生するおそれがある。
【００６０】
そこで、本実施形態の半導体パッケージ１Ｃ（１）では、第二導電部６の表面に、酸化や腐食が起きにくく、かつはんだとの濡れ性に優れた金属層８を配している。
この金属層８は第二導電部６の形成後に、無電解めっき法を用いて形成する。その材料はニッケル、金、銀、パラジウム、錫、のうち少なくとも１つの元素を含む層が好ましく、単層あるいは複数の層でもよい。例えば、錫の単層構造で厚さが１〜５０μｍ、あるいはニッケルと金の２層構造で、厚さはニッケルが１〜２０μｍ、その上の金が０.１〜５μｍとする。
【００６１】
以上、説明してきたような本発明の半導体パッケージ１は、従来のはんだバンプ付き半導体パッケージと同様に、種々の基板に実装して各種の電子装置を構成することができる。このような本発明の電子装置は、接続端子部分において応力緩和できるとともに、薄型化の可能な半導体パッケージを備えているので、信頼性が高いものとなる。
【００６２】
以上、本発明の半導体パッケージ及びその製造方法、並びに電子装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
【産業上の利用可能性】
【００６３】
本発明は、半導体パッケージ及びその製造方法並びに電子装置に広く適用可能である。
【符号の説明】
【００６４】
１Ａ〜１Ｆ（１）  半導体パッケージ、２  半導体基板、３  電極、４  第一導電部、５  第一絶縁層、６Ａ〜６Ｆ（６）  第二導電部、７  第二絶縁層、８  金属層。
【図１】
2011035296.tif 000003
【図２】
2011035296.tif 000004
【図３】
2011035296.tif 000005
【図４】
2011035296.tif 000006
【図５】
2011035296.tif 000007
【図６】
2011035296.tif 000008
【図７】
2011035296.tif 000009
【図８】
2011035296.tif 000010
【図９】
2011035296.tif 000011