(57)【要約】【課題】グローバルシャッター方式の撮像動作をする場合にノイズ電荷の影響が低減された画像データを得ることができる固体撮像装置を提供する。【解決手段】固体撮像装置の複数の画素部それぞれは、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部としてのＦＤ領域と、ＦＤ領域と電気的に接続されたゲート電極を有する第１トランジスタと、を含む。ＦＤ領域は、第１トランジスタのゲート電極と電気的に接続するためのコンタクトを領域内に有し、第２および第３のトランジスタそれぞれのゲート電極Ｇ１，Ｇ２ならびに素子分離領域により囲まれていている。ゲート電極Ｇ１，Ｇ２の双方または何れか一方におけるコンタクトＣＦＤ側の辺は、ＦＤ領域と素子分離領域との境界線（破線）上において、ＦＤ領域に接する他の部分と比べて、コンタクトＣＦＤが存在する側へ突出している。【選択図】図１２
2011071734.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に複数の画素部が配列された受光部を備える固体撮像装置であって、
前記複数の画素部それぞれが、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部としてのフローティング・ディフュージョン領域と、前記フローティング・ディフュージョン領域と電気的に接続されたゲート電極を有する第１トランジスタと、を含み、
前記フローティング・ディフュージョン領域が、前記第１トランジスタのゲート電極と電気的に接続するためのコンタクトを領域内に有し、第２および第３のトランジスタそれぞれのゲート電極ならびに素子分離領域により囲まれていて、
前記第２トランジスタおよび前記第３トランジスタの双方または何れか一方のゲート電極における前記コンタクト側の辺が、前記フローティング・ディフュージョン領域と前記素子分離領域との境界線上において、前記フローティング・ディフュージョン領域に接する他の部分と比べて、前記コンタクトが存在する側へ突出している、
ことを特徴とする固体撮像装置。
【請求項２】
前記第２トランジスタおよび前記第３トランジスタの双方または何れか一方のゲート電極における前記コンタクト側の辺のうち、前記フローティング・ディフュージョン領域に接する少なくとも一部が、前記コンタクトが存在する側に凹となる曲線形状となっている、ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
半導体基板上に複数の画素部が配列された受光部を備える固体撮像装置であって、
前記複数の画素部それぞれが、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部としてのフローティング・ディフュージョン領域と、前記フローティング・ディフュージョン領域と電気的に接続されたゲート電極を有する第１トランジスタと、を含み、
前記フローティング・ディフュージョン領域が、前記第１トランジスタのゲート電極と電気的に接続するためのコンタクトを領域内に有し、第２トランジスタのゲート電極および素子分離領域により囲まれていて、
前記第２トランジスタのゲート電極における前記コンタクト側の辺が、前記フローティング・ディフュージョン領域と前記素子分離領域との境界線上において、前記フローティング・ディフュージョン領域に接する他の部分と比べて、前記コンタクトが存在する側へ突出している、
ことを特徴とする固体撮像装置。
【請求項４】
前記第２トランジスタのゲート電極における前記コンタクト側の辺のうち、前記フローティング・ディフュージョン領域に接する少なくとも一部が、前記コンタクトが存在する側に凹となる曲線形状となっている、ことを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記フローティング・ディフュージョン領域と前記素子分離領域との境界線の少なくとも一部が、前記コンタクトが存在する側に凹となる曲線形状となっている、ことを特徴とする請求項３に記載の固体撮像装置。
【請求項６】
半導体基板上に複数の画素部が配列された受光部を備える固体撮像装置であって、
前記複数の画素部それぞれが、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部としてのフローティング・ディフュージョン領域と、前記フローティング・ディフュージョン領域と電気的に接続されたゲート電極を有する第１トランジスタと、を含み、
前記フローティング・ディフュージョン領域が、前記第１トランジスタのゲート電極と電気的に接続するためのコンタクトを領域内に有し、第２トランジスタの環状のゲート電極により囲まれている、
ことを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関するものである。
【背景技術】
【０００２】
固体撮像装置は、入射光量に応じた量の電荷を発生するフォトダイオードを各々含む複数の画素部が配列された受光部を備え、複数の画素部それぞれから出力されるデータに基づいて撮像をすることができる。固体撮像装置の構成としてＡＰＳ（Active Pixel Sensor）方式とＰＰＳ（Passive Pixel Sensor）方式とがある。そのうちＡＰＳ方式の場合の画素部は、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部としてのフローティング・ディフュージョン領域と、フローティング・ディフュージョン領域と電気的に接続されたゲート電極を有する増幅用トランジスタと、を含んで構成される（特許文献１参照）。
【０００３】
ＡＰＳ方式の固体撮像装置は、受光部の複数の画素部において同一タイミングで、フォトダイオードの接合容量部およびフローティング・ディフュージョン領域を放電させ、フォトダイオードで電荷を発生させ、その発生した電荷をフローティング・ディフュージョン領域へ転送して、その転送した電荷をフローティング・ディフュージョン領域に蓄積することができる。そして、この固体撮像装置は、受光部における行毎に順に、各画素部のフローティング・ディフュージョン領域に蓄積された電荷の量に応じたデータを増幅用トランジスタから読み出すことができる。このような撮像動作はグローバルシャッター方式と呼ばれる。
【０００４】
これに対して、ローリングシャッター方式の撮像動作では、フォトダイオードでの電荷発生，電荷蓄積およびデータ読出が、受光部における行毎に期間をずらして順に行われる。ローリングシャッター方式の撮像動作では、撮像により得られた各フレームの画像データは、行によって異なる時刻に得られたものとなる。
【０００５】
グローバルシャッター方式の撮像動作では、撮像により得られた各フレームの画像データは、行によらず同一の時刻に得られたものとなる。したがって、時間的な動きがある被写体を撮像する場合に、或る瞬間の被写体の像を正確に得るためには、グローバルシャッター方式の撮像動作が好適である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１０８４６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ＡＰＳ方式の固体撮像装置がグローバルシャッター方式の撮像動作をする場合に以下のような問題があることを本発明者は見出した。
【０００８】
ローリングシャッター方式の撮像動作では、フローティング・ディフュージョン領域へ電荷転送を行ってから直ちに信号出力の読み出しがおこなわれるため、フローティング・ディフュージョン領域の暗電流は通常大きな問題とはならなかったが、グローバルシャッター方式の撮像動作では、ローリングシャッター方式に比べて信号出力を読み出すまでに時間を要する。前述したとおり、グローバルシャッター方式の撮像動作では、フローティング・ディフュージョン領域への電荷転送から当該電荷量に応じたデータの読出しまでの時間は、受光部における行によって異なる。また、フローティング・ディフュージョン領域は、暗電流（ノイズ電荷）の発生源となる。読み出しを終えるまでは暗電流（ノイズ電荷）がフローティング・ディフュージョン領域に蓄積されていくため、読み出すまでの時間によってノイズ電荷量が異なることになり、行によってノイズ電荷量が異なることとなる。したがって、画素部から出力されるデータは、フォトダイオードで発生した電荷の量にノイズ電荷量を加えたものに応じたものとなり、そのノイズ電荷量が受光部における行によって異なる。このことから、ＡＰＳ方式の固体撮像装置がグローバルシャッター方式の撮像動作をする場合には、撮像により得られる各フレームの画像データは、ノイズ電荷量が行毎に異なることの影響を受けたものとなる。
【０００９】
本発明は、上記問題点を解消する為になされたものであり、グローバルシャッター方式の撮像動作をする場合にノイズ電荷の影響が低減された画像データを得ることができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る固体撮像装置は、半導体基板上に複数の画素部が配列された受光部を備える固体撮像装置であって、複数の画素部それぞれが、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部としてのフローティング・ディフュージョン領域と、フローティング・ディフュージョン領域と電気的に接続されたゲート電極を有する第１トランジスタと、を含み、フローティング・ディフュージョン領域が、第１トランジスタのゲート電極と電気的に接続するためのコンタクトを領域内に有し、第２および第３のトランジスタそれぞれのゲート電極ならびに素子分離領域により囲まれていて、第２トランジスタおよび第３トランジスタの双方または何れか一方のゲート電極におけるコンタクト側の辺が、フローティング・ディフュージョン領域と素子分離領域との境界線上において、フローティング・ディフュージョン領域に接する他の部分と比べて、コンタクトが存在する側へ突出している、ことを特徴とする。ここで、第２トランジスタおよび第３トランジスタの双方または何れか一方のゲート電極におけるコンタクト側の辺のうち、フローティング・ディフュージョン領域に接する少なくとも一部が、コンタクトが存在する側に凹となる曲線形状となっているのが好適である。
【００１１】
或いは、本発明に係る固体撮像装置は、半導体基板上に複数の画素部が配列された受光部を備える固体撮像装置であって、複数の画素部それぞれが、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部としてのフローティング・ディフュージョン領域と、フローティング・ディフュージョン領域と電気的に接続されたゲート電極を有する第１トランジスタと、を含み、フローティング・ディフュージョン領域が、第１トランジスタのゲート電極と電気的に接続するためのコンタクトを領域内に有し、第２トランジスタのゲート電極および素子分離領域により囲まれていて、第２トランジスタのゲート電極におけるコンタクト側の辺が、フローティング・ディフュージョン領域と素子分離領域との境界線上において、フローティング・ディフュージョン領域に接する他の部分と比べて、コンタクトが存在する側へ突出している、ことを特徴とする。ここで、第２トランジスタのゲート電極におけるコンタクト側の辺のうち、フローティング・ディフュージョン領域に接する少なくとも一部が、コンタクトが存在する側に凹となる曲線形状となっているのが好適である。また、フローティング・ディフュージョン領域と素子分離領域との境界線の少なくとも一部が、コンタクトが存在する側に凹となる曲線形状となっているのも好適である。
【００１２】
また、或いは、本発明に係る固体撮像装置は、半導体基板上に複数の画素部が配列された受光部を備える固体撮像装置であって、複数の画素部それぞれが、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部としてのフローティング・ディフュージョン領域と、フローティング・ディフュージョン領域と電気的に接続されたゲート電極を有する第１トランジスタと、を含み、フローティング・ディフュージョン領域が、第１トランジスタのゲート電極と電気的に接続するためのコンタクトを領域内に有し、第２トランジスタの環状のゲート電極により囲まれている、ことを特徴とする。
【００１３】
なお、電荷蓄積部としてのフローティング・ディフュージョン領域と電気的に接続されたゲート電極を有する第１トランジスタは、その電荷蓄積部に蓄積されている電荷量に応じたデータを出力する増幅用トランジスタである。また、第２トランジスタおよび第３トランジスタそれぞれは、フォトダイオードで発生した電荷を電荷蓄積部へ転送したりフォトダイオードの接合容量部や電荷蓄積部を放電したりする放電用トランジスタ，転送用トランジスタおよび保持用トランジスタの何れかである。
【発明の効果】
【００１４】
本発明に係る固体撮像装置は、グローバルシャッター方式の撮像動作をする場合にノイズ電荷の影響が低減された画像データを得ることができる。
【図面の簡単な説明】
【００１５】
【図１】固体撮像装置１の概略構成を示す図である。
【図２】固体撮像装置１の各画素部の回路構成の一例を示す図である。
【図３】固体撮像装置１の各画素部の回路構成の他の一例を示す図である。
【図４】固体撮像装置１の各画素部の回路構成の更に他の一例を示す図である。
【図５】図２に示される画素部のレイアウトの一例を示す図である。
【図６】図２に示される画素部のレイアウトの他の一例を示す図である。
【図７】図２に示される画素部のレイアウトの更に他の一例を示す図である。
【図８】図３に示される画素部のレイアウトの一例を示す図である。
【図９】図３に示される画素部のレイアウトの他の一例を示す図である。
【図１０】図３に示される画素部のレイアウトの更に他の一例を示す図である。
【図１１】図４に示される画素部のレイアウトの一例を示す図である。
【図１２】画素部のレイアウトのうちＦＤ領域およびその周辺の部分を示す図である。
【図１３】画素部のレイアウトのうちＦＤ領域およびその周辺の部分を示す図である。
【図１４】画素部のレイアウトのうちＦＤ領域およびその周辺の部分を示す図である。
【図１５】画素部のレイアウトのうちＦＤ領域およびその周辺の部分を示す図である。
【図１６】画素部のＦＤ領域およびその周辺の断面構造の一例を示す図である。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一または同等の要素には同一の符号を付し、重複する説明を省略する。
【００１７】
図１は、固体撮像装置１の概略構成を示す図である。固体撮像装置１は、受光部１０，行選択部１１，読出部１２および制御部１３を備えている、これらの要素のうち少なくとも受光部１０は半導体基板上に形成されている。また、行選択部１１，読出部１２および制御部１３も半導体基板上に形成されているのが好適である。
【００１８】
受光部１０はＭ×Ｎ個の画素部Ｐ１,１〜ＰＭ,Ｎを含む。Ｍ×Ｎ個の画素部Ｐ１,１〜ＰＭ,Ｎは、共通の構成を有していて、Ｍ行Ｎ列に２次元配列されている。各画素部Ｐｍ,ｎは第ｍ行第ｎ列に位置している。ここで、Ｍ，Ｎは２以上の整数であり、ｍは１以上Ｍ以下の各整数であり、ｎは１以上Ｎ以下の各整数である。
【００１９】
各画素部Ｐｍ,ｎは、入射光量に応じた量の電荷を発生するフォトダイオードと、該電荷を蓄積する電荷蓄積部とを有する。各画素部Ｐｍ,ｎは、行選択部１１から制御信号線を介して受け取った各種の制御信号に基づいて、フォトダイオードで発生した電荷を電荷蓄積部に蓄積し、その電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌｎへ出力する。
【００２０】
行選択部１１は、受光部１０の各画素部Ｐｍ,ｎの動作を制御するための各種の制御信号を出力する。より具体的には、行選択部１１は、受光部１０における各画素部Ｐｍ,ｎに対して同一タイミングで、フォトダイオードの接合容量部および電荷蓄積部を放電させ、フォトダイオードで電荷を発生させ、その発生した電荷を電荷蓄積部へ転送して、その転送した電荷を電荷蓄積部に蓄積させる。そして、行選択部１１は、受光部１０における各行を選択して行毎に各画素部Ｐｍ,ｎに対して電荷蓄積部における蓄積電荷量に応じたデータを読出信号線Ｌｎへ出力させる。
【００２１】
読出部１２は、Ｎ本の読出信号線Ｌ１〜ＬＮと接続され、行選択部１１により選択された受光部１０における第ｍ行の各画素部Ｐｍ,ｎから読出信号線Ｌｎへ出力されたデータを入力して、第ｍ行の各画素部Ｐｍ,ｎのフォトダイオードで発生した電荷の量に応じたデータを出力する。
【００２２】
制御部１３は、行選択部１１および読出部１２それぞれの動作を制御することで、固体撮像装置１全体の動作を制御する。より具体的には、制御部１３は、行選択部１１における受光部１０への各種の制御信号の送出、読出部１２における各画素部Ｐｍ,ｎからのデータの入力、および、読出部１２における各データの出力、それぞれの動作タイミングを制御する。
【００２３】
この固体撮像装置１は、ＡＰＳ方式の構成であって、グローバルシャッター方式の撮像動作をすることができる。各画素部Ｐｍ,ｎの回路構成としては様々なものが可能であり、また、半導体基板上の各画素部Ｐｍ,ｎのレイアウトとしても様々なものが可能である。図２〜図４それぞれは、固体撮像装置１の各画素部Ｐｍ,ｎの回路構成の一例を示す図である。
【００２４】
図２に示される画素部Ｐｍ,ｎは、フォトダイオードＰＤ，放電用トランジスタＲｘ，転送用トランジスタＴｘ，増幅用トランジスタＤｘおよび選択用トランジスタＳｘを含む。放電用トランジスタＲｘ，転送用トランジスタＴｘおよびフォトダイオードＰＤは順に直列的に接続されていて、放電用トランジスタＲｘのドレイン端子に基準電圧ＶＤＤが入力され、フォトダイオードＰＤのアノ−ド端子が接地されている。放電用トランジスタＲｘと転送用トランジスタＴｘとの接続点は、増幅用トランジスタＤｘのゲート電極に接続されている。増幅用トランジスタＤｘのドレイン端子に基準電圧ＶＤＤが入力される。増幅用トランジスタＤｘのソース端子は、選択用トランジスタＳｘのドレイン端子と接続されている。各画素部Ｐｍ,ｎの選択用トランジスタＳｘのソース端子は、読出信号線Ｌｎに接続されている。
【００２５】
各画素部Ｐｍ,ｎの放電用トランジスタＲｘのゲート電極は、行選択部１１から制御信号線ＬＲｍへ出力されるReset(m)信号が入力される。各画素部Ｐｍ,ｎの転送用トランジスタＴｘのゲート電極は、行選択部１１から制御信号線ＬＴｍへ出力されるTrans(m)信号が入力される。また、各画素部Ｐｍ,ｎの選択用トランジスタＳｘのゲート電極は、行選択部１１から制御信号線ＬＡｍへ出力されるAddress(m)信号が入力される。これらの制御信号（Reset(m)信号，Trans(m)信号，Address(m)信号）は、行選択部１１から第ｍ行のＮ個の画素部Ｐｍ,１〜Ｐｍ,Ｎに対して共通に入力される。
【００２６】
Reset(m)信号およびTrans(m)信号がハイレベルであるとき、フォトダイオードＰＤの接合容量部が放電され、また、増幅用トランジスタＤｘのゲート電極に接続される電荷蓄積部が放電される。Trans(m)信号がローレベルであるとき、フォトダイオードＰＤで発生した電荷は接合容量部に蓄積されていく。Reset(m)信号がローレベルであって、Trans(m)信号がハイレベルであると、フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、増幅用トランジスタＤｘのゲート電極に接続される電荷蓄積部に転送され蓄積される。
【００２７】
Address(m)信号がハイレベルであるとき、増幅用トランジスタＤｘのゲート電極に接続される電荷蓄積部に蓄積されている電荷量に応じたデータ（ノイズ成分が重畳された信号成分のデータ）が、選択用トランジスタＳｘを経て読出信号線Ｌｎへ出力される。なお、電荷蓄積部が放電状態にあるときには、ノイズ成分のみのデータが選択用トランジスタＳｘを経て読出信号線Ｌｎへ出力される。また、増幅用トランジスタＤｘのゲート電極に電気的に接続される電荷蓄積部は、フローティング・ディフュージョン領域（以下「ＦＤ領域」という場合がある。）である。
【００２８】
図３に示される画素部Ｐｍ,ｎは、フォトダイオードＰＤ，ＦＤ放電用トランジスタＦＤ_Ｒｘ，ＰＤ放電用トランジスタＰＤ_Ｒｘ，転送用トランジスタＴｘ，増幅用トランジスタＤｘおよび選択用トランジスタＳｘを含む。ＦＤ放電用トランジスタＦＤ_Ｒｘ，選択用トランジスタＴｘおよびフォトダイオードＰＤは順に直列的に接続されていて、ＦＤ放電用トランジスタＦＤ_Ｒｘのドレイン端子に基準電圧ＶＤＤが入力され、フォトダイオードＰＤのアノ−ド端子が接地されている。ＦＤ放電用トランジスタＦＤ_Ｒｘと転送用トランジスタＴｘとの接続点は、増幅用トランジスタＤｘのゲート電極に接続されている。増幅用トランジスタＤｘのドレイン端子に基準電圧ＶＤＤが入力される。増幅用トランジスタＤｘのソース端子は、選択用トランジスタＳｘのドレイン端子と接続されている。各画素部Ｐｍ,ｎの選択用トランジスタＳｘのソース端子は、読出信号線Ｌｎに接続されている。また、ＰＤ放電用トランジスタＰＤ_Ｒｘのドレイン端子に基準電圧ＶＤＤが入力され、ＰＤ放電用トランジスタＰＤ_Ｒｘのソース端子はフォトダイオードＰＤのカソード端子に接続されている。
【００２９】
各画素部Ｐｍ,ｎのＦＤ放電用トランジスタＦＤ_Ｒｘのゲート電極は、行選択部１１から制御信号線ＬＲ１ｍへ出力されるReset1(m)信号が入力される。各画素部Ｐｍ,ｎのＰＤ放電用トランジスタＰＤ_Ｒｘのゲート電極は、行選択部１１から制御信号線ＬＲ２ｍへ出力されるReset2(m)信号が入力される。各画素部Ｐｍ,ｎの転送用トランジスタＴｘのゲート電極は、行選択部１１から制御信号線ＬＴｍへ出力されるTrans(m)信号が入力される。また、各画素部Ｐｍ,ｎの選択用トランジスタＳｘのゲート電極は、行選択部１１から制御信号線ＬＡｍへ出力されるAddress(m)信号が入力される。これらの制御信号（Reset1(m)信号，Reset2(m)信号，Trans(m)信号，Address(m)信号）は、行選択部１１から第ｍ行のＮ個の画素部Ｐｍ,１〜Ｐｍ,Ｎに対して共通に入力される。
【００３０】
Reset1(m)信号がハイレベルであるとき、増幅用トランジスタＤｘのゲート電極に接続される電荷蓄積部（ＦＤ領域）が放電される。Reset2(m)信号がハイレベルであるとき、フォトダイオードＰＤの接合容量部が放電される。Reset2(m)信号およびTrans(m)信号がローレベルであるとき、フォトダイオードＰＤで発生した電荷は接合容量部に蓄積されていく。Reset1(m)信号およびReset2(m)信号がローレベルであって、Trans(m)信号がハイレベルであると、フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、増幅用トランジスタＤｘのゲート電極に接続される電荷蓄積部（ＦＤ領域）に転送され蓄積される。
【００３１】
図４に示される画素部Ｐｍ,ｎは、フォトダイオードＰＤ，放電用トランジスタＲｘ，転送用トランジスタＴｘ，増幅用トランジスタＤｘ，選択用トランジスタＳｘおよび保持用トランジスタＨｘを含む。図４に示される画素部Ｐｍ,ｎは、図２に示された構成に加えて保持用トランジスタＨｘを更に含む。保持用トランジスタＨｘのドレイン端子は、放電用トランジスタＲｘと転送用トランジスタＴｘとの接続点に接続され、保持用トランジスタＨｘのソース端子は、増幅用トランジスタＤｘのゲート電極に接続されている。各画素部Ｐｍ,ｎの保持用トランジスタＨｘのゲート電極は、行選択部１１から制御信号線ＬＨｍへ出力されるHold(m)信号が入力される。このHold(m)信号も、行選択部１１から第ｍ行のＮ個の画素部Ｐｍ,１〜Ｐｍ,Ｎに対して共通に入力される。
【００３２】
Reset(m)信号，Trans(m)信号およびHold(m)信号がハイレベルであるとき、フォトダイオードＰＤの接合容量部が放電され、また、増幅用トランジスタＤｘのゲート電極に接続される電荷蓄積部（ＦＤ領域）が放電される。Trans(m)信号がローレベルであるとき、フォトダイオードＰＤで発生した電荷は接合容量部に蓄積されていく。Reset(m)信号がローレベルであって、Trans(m) 信号およびHold(m)信号がハイレベルであると、フォトダイオードＰＤの接合容量部に蓄積されていた電荷は、増幅用トランジスタＤｘのゲート電極に接続される電荷蓄積部（ＦＤ領域）に転送され蓄積される。
【００３３】
図５〜図７それぞれは、図２に示される画素部Ｐｍ,ｎのレイアウトの一例を示す図である。図８〜図１０それぞれは、図３に示される画素部Ｐｍ,ｎのレイアウトの一例を示す図である。また、図１１は、図４に示される画素部Ｐｍ,ｎのレイアウトの一例を示す図である。これらの図には、各トランジスタのゲート電極、コンタクトおよび拡散領域が示されている。拡散領域と素子分離領域との境界線が破線で示されている。すなわち、破線で囲まれた領域が拡散領域であり、破線の外側が素子分離領域である。また、拡散領域としては、フォトダイオードＰＤの拡散領域、各トランジスタのソースまたはドレインとなる拡散領域、および、フローティング・ディフュージョン領域（ＦＤ領域）、が含まれる。
【００３４】
図５〜図７それぞれに示されるレイアウトにおいて、ゲート電極ＧＲは放電用トランジスタＲｘのゲート電極である。ゲート電極ＧＴは転送用トランジスタＴｘのゲート電極である。ゲート電極ＧＤは増幅用トランジスタＤｘのゲート電極である。ゲート電極ＧＳは選択用トランジスタＳｘのゲート電極である。放電用トランジスタＲｘのゲート電極ＧＲ上に設けられたコンタクトＣＲは、そのゲート電極ＧＲを制御信号線ＬＲｍと電気的に接続するためのものである。転送用トランジスタＴｘのゲート電極ＧＴ上に設けられたコンタクトＣＴは、そのゲート電極ＧＴを制御信号線ＬＴｍと電気的に接続するためのものである。選択用トランジスタＳｘのゲート電極ＧＳ上に設けられたコンタクトＣＳは、そのゲート電極ＧＳを制御信号線ＬＡｍと電気的に接続するためのものである。拡散領域上に設けられたコンタクトＣＶＤＤは、放電用トランジスタＲｘおよび増幅用トランジスタＤｘそれぞれのドレイン端子を基準電圧ＶＤＤと電気的に接続するためのものである。拡散領域上に設けられたコンタクトＣＯは、選択用トランジスタＳｘのソース端子を読出信号線Ｌｎと電気的に接続するためのものである。増幅用トランジスタＤｘのゲート電極ＧＤ上に設けられたコンタクトＣＤと、ＦＤ領域上に設けられたコンタクトＣＦＤとは、金属配線により互いに電気的に接続される。
【００３５】
図８〜図１０それぞれに示されるレイアウトにおいても、転送用トランジスタＴｘのゲート電極ＧＴ、増幅用トランジスタＤｘのゲート電極ＧＤ、選択用トランジスタＳｘのゲート電極ＧＳ、転送用トランジスタＴｘのゲート電極ＧＴ上に設けられたコンタクトＣＴ、増幅用トランジスタＤｘのゲート電極ＧＤ上に設けられたコンタクトＣＤ、選択用トランジスタＳｘのゲート電極ＧＳ上に設けられたコンタクトＣＳ、拡散領域上に設けられたコンタクトＣＶＤＤ、拡散領域上に設けられたコンタクトＣＯ、および、ＦＤ領域上に設けられたコンタクトＣＦＤが示されている。ゲート電極ＧＲ１はＦＤ放電用トランジスタＦＤ_Ｒｘのゲート電極であり、ゲート電極ＧＲ２はＰＤ放電用トランジスタＰＤ_Ｒｘのゲート電極である。ＦＤ放電用トランジスタＦＤ_Ｒｘのゲート電極ＧＲ１上に設けられたコンタクトＣＲ１は、そのゲート電極ＧＲ１を制御信号線ＬＲ１ｍと電気的に接続するためのものである。ＰＤ放電用トランジスタＰＤ_Ｒｘのゲート電極ＧＲ２上に設けられたコンタクトＣＲ２は、そのゲート電極ＧＲ２を制御信号線ＬＲ２ｍと電気的に接続するためのものである。
【００３６】
図１１に示されるレイアウトにおいても、放電用トランジスタＲｘのゲート電極ＧＲ、転送用トランジスタＴｘのゲート電極ＧＴ、増幅用トランジスタＤｘのゲート電極ＧＤ、選択用トランジスタＳｘのゲート電極ＧＳ、放電用トランジスタＲｘのゲート電極ＧＲ上に設けられたコンタクトＣＲ、転送用トランジスタＴｘのゲート電極ＧＴ上に設けられたコンタクトＣＴ、増幅用トランジスタＤｘのゲート電極ＧＤ上に設けられたコンタクトＣＤ、選択用トランジスタＳｘのゲート電極ＧＳ上に設けられたコンタクトＣＳ、拡散領域上に設けられたコンタクトＣＶＤＤ、拡散領域上に設けられたコンタクトＣＯ、および、ＦＤ領域上に設けられたコンタクトＣＦＤが示されている。ゲート電極ＧＨは保持用トランジスタＨｘのゲート電極である。保持用トランジスタＨｘのゲート電極ＧＨ上に設けられたコンタクトＣＨは、そのゲート電極ＧＨを制御信号線ＬＨｍと電気的に接続するためのものである。
【００３７】
図５〜図１１それぞれに示されるレイアウトにおいて、フォトダイオードＰＤで発生した電荷を蓄積する電荷蓄積部としてのＦＤ領域およびその周辺に注目すると、大別して以下の３つの類型がある。すなわち、第１類型（図６，図９）では、ＦＤ領域は、互いに平行に配置された２つのゲート電極および素子分離領域により囲まれている。第２類型（図５，図８）では、ＦＤ領域は、互いに非平行に配置された２つのゲート電極および素子分離領域により囲まれている。また、第３類型（図７，図１０，図１１）では、ＦＤ領域は、１つのゲート電極および素子分離領域により囲まれている。なお、ＦＤ領域を囲むゲート電極は、放電用トランジスタＲｘのゲート電極ＧＲ，転送用トランジスタＴｘのゲート電極ＧＴ，ＦＤ放電用トランジスタＦＤ_Ｒｘのゲート電極ＧＲ１ および 保持用トランジスタＨｘのゲート電極ＧＨ の何れかである。
【００３８】
ＦＤ領域等の形成方法は概略的には以下のとおりである。すなわち、ＦＤ領域形成に先立って、半導体基板上に素子分離領域およびゲート電極が形成される。この素子分離領域はＬＯＣＯＳ（Local Oxidation of Silicon）により形成される。そして、これら素子分離領域およびゲート電極がマスクとして用いられて、これらにより囲まれる領域に対してイオン注入が行われることで、ＦＤ領域が形成される。このとき、フォトダイオードＰＤの拡散領域もイオン注入により形成される。さらに、ＦＤ領域上にコンタクトＣＦＤが形成される。ここで、拡散領域と呼んでいるが、イオン注入により形成されたものも含んでいる。
【００３９】
発明者の知見によれば、このような電荷蓄積部としてのＦＤ領域（特に、素子分離領域との境界の部分）が暗電流（ノイズ電荷）の発生源となり、固体撮像装置がグローバルシャッター方式の撮像動作をする場合には、ＦＤ領域における蓄積電荷量に応じたデータの読出しのタイミングが受光部における行によって異なることから、画素部から出力されるデータに重畳されるノイズの大きさが行によって異なる。したがって、ＡＰＳ方式の固体撮像装置がグローバルシャッター方式の撮像動作をする場合には、撮像により得られる各フレームの画像データにおいてノイズの大きさが行毎に異なる。
【００４０】
このような問題点を解消する為に、本実施形態に係る固体撮像装置１は、図１２〜図１５に示されるように、ＦＤ領域を囲むゲート電極の形状に特徴を有し、さらに、ＦＤ領域と素子分離領域との境界線の形状にも特徴を有するものである。図１２〜図１５それぞれは、画素部のレイアウトのうちＦＤ領域およびその周辺の部分を示す図である。これらの図には、トランジスタのゲート電極Ｇ１，Ｇ２、このゲート電極上に設けられたコンタクトＣ１，Ｃ２、ＦＤ領域、および、このＦＤ領域上に設けられたコンタクトＣＦＤが示されている。拡散領域と素子分離領域との境界線が破線で示されている。すなわち、破線の内側が拡散領域であり、破線の外側が素子分離領域である。
【００４１】
図１２に示されるレイアウトは、互いに平行に配置された２つのゲート電極Ｇ１，Ｇ２および素子分離領域によりＦＤ領域が囲まれている第１類型のものである。同図（ａ）に示されるレイアウトでは、ゲート電極Ｇ１，Ｇ２それぞれにおけるコンタクトＣＦＤ側の辺は、ＦＤ領域と素子分離領域との一方の境界位置から他方の境界位置にかけて直線状である。
【００４２】
これに対して、同図（ｂ），（ｃ）それぞれに示されるレイアウトでは、ゲート電極Ｇ１およびゲート電極Ｇ２の双方または何れか一方におけるコンタクトＣＦＤ側の辺は、ＦＤ領域と素子分離領域との境界線（破線）上において、ＦＤ領域に接する他の部分と比べて、コンタクトＣＦＤが存在する側へ突出している。特に、同図（ｃ）に示されるレイアウトでは、ゲート電極Ｇ１およびゲート電極Ｇ２の双方または何れか一方におけるコンタクトＣＦＤ側の辺のうち、ＦＤ領域に接する少なくとも一部が、コンタクトＣＦＤが存在する側に凹となる曲線形状となっている。コンタクトＣＦＤが円形であれば、上記曲線形状は、その円と共通の中心点を有する円弧形状であるのが好ましい。ただし、定められたレイアウトルールに従うことが必要である。
【００４３】
ノイズ電荷発生源となるＦＤ領域と素子分離領域との境界の長さは、同図（ａ）に示されるレイアウトより、同図（ｂ），（ｃ）に示されるレイアウトの方が短い。このように、ノイズ電荷発生源となるＦＤ領域と素子分離領域との境界が短くなることにより、ＦＤ領域で発生するノイズ電荷の量が低減されるので、撮像により得られる各フレームの画像データにおいて行によって異なるノイズが含まれるとしても、そのノイズの影響が低減される。
【００４４】
また、同図（ｃ）に示されるレイアウトでは、ＦＤ領域の面積を小さくすることができて、ＦＤ領域の接合容量を小さくすることができるので、ＦＤ容量の蓄積電荷量に対する増幅用トランジスタＤｘの出力のゲインを大きくすることができ、また、リニアリティの向上も可能となる。
【００４５】
なお、図１２（ｃ）に示されたレイアウトの場合の断面構造が図１６に示されている。図１６は、画素部のＦＤ領域およびその周辺の断面構造の一例を示す図である。ここでは、図１２（ｃ）に示されたレイアウトの場合の断面を示すが、その他のレイアウトの場合の断面も同様である。図１６（ｂ）は、図１６（ａ）（図１２（ｃ）と同じ）におけるＡ-Ａ'線での断面構造を示す。また、図１６（ｃ）は、図１６（ａ）におけるＢ-Ｂ'線での断面構造を示す。
【００４６】
Ａ-Ａ'線は、ＦＤ領域上に設けられたコンタクトＣＦＤの中心位置を通るが、ゲート電極Ｇ１，Ｇ２を通らない。このＡ-Ａ'線での断面では、半導体基板のＰウェル２０上に、素子分離領域２１，２１が形成されていて、また、これら素子分離領域２０，２０により挟まれた領域にＮ型のＦＤ領域２５が形成されている。また、ＦＤ領域２５上にコンタクト２６（コンタクトＣＦＤ）が形成されている。
【００４７】
Ｂ-Ｂ'線は、ゲート電極Ｇ２およびＦＤ領域を通る。このＢ-Ｂ'線での断面では、半導体基板のＰウェル２０上に、素子分離領域２１，２１が形成され、これら素子分離領域２１，２１により挟まれた領域の一部にＮ型のＦＤ領域２５が形成されていて、ＦＤ領域２５と素子分離領域２１，２１との間の領域にチャネル層２２および絶縁層２３が積層されて形成されている。また、素子分離領域２１および絶縁層２３の上にゲート電極２４（ゲート電極Ｇ２）が形成されている。
【００４８】
図１３に示されるレイアウトは、互いに非平行に配置された２つのゲート電極Ｇ１，Ｇ２および素子分離領域によりＦＤ領域が囲まれている第２類型のものである。同図に示されるレイアウトでも、ゲート電極Ｇ１およびゲート電極Ｇ２の双方または何れか一方におけるコンタクトＣＦＤ側の辺は、ＦＤ領域と素子分離領域との境界線（破線）上において、ＦＤ領域に接する他の部分と比べて、コンタクトＣＦＤが存在する側へ突出している。また、ゲート電極Ｇ１およびゲート電極Ｇ２の双方または何れか一方におけるコンタクトＣＦＤ側の辺のうち、ＦＤ領域に接する少なくとも一部が、コンタクトＣＦＤが存在する側に凹となる曲線形状となっている。コンタクトＣＦＤが円形であれば、上記曲線形状は、その円と共通の中心点を有する円弧形状であるのが好ましい。ただし、定められたレイアウトルールに従うことが必要である。このようなレイアウトも、図１２（ｂ），（ｃ）と同様の効果を奏することができる。
【００４９】
図１４に示されるレイアウトは、１つのゲート電極Ｇ１および素子分離領域によりＦＤ領域が囲まれている第３類型のものである。同図（ａ）に示されるレイアウトでは、ゲート電極Ｇ１におけるコンタクトＣＦＤ側の辺は、ＦＤ領域と素子分離領域との一方の境界位置から他方の境界位置にかけて直線状である。
【００５０】
これに対して、同図（ｂ），（ｃ）それぞれに示されるレイアウトでは、ゲート電極Ｇ１におけるコンタクトＣＦＤ側の辺は、ＦＤ領域と素子分離領域との境界線（破線）上において、ＦＤ領域に接する他の部分と比べて、コンタクトＣＦＤが存在する側へ突出している。特に、同図（ｃ）に示されるレイアウトでは、ゲート電極Ｇ１におけるコンタクトＣＦＤ側の辺のうち、ＦＤ領域に接する少なくとも一部が、コンタクトＣＦＤが存在する側に凹となる曲線形状となっている。また、ＦＤ領域と素子分離領域との境界線の少なくとも一部も、コンタクトＣＦＤが存在する側に凹となる曲線形状となっている。コンタクトＣＦＤが円形であれば、上記曲線形状は、その円と共通の中心点を有する円弧形状であるのが好ましい。ただし、定められたレイアウトルールに従うことが必要である。このようなレイアウトも、図１２（ｂ），（ｃ）と同様の効果を奏することができる。
【００５１】
図１５に示されるレイアウトは、環状のゲート電極Ｇ１によりＦＤ領域が囲まれているものであり、図１４（ｃ）に示されたレイアウトでＦＤ領域と素子分離領域との境界線（破線）上においてゲート電極Ｇ１を更に突出させて環状としたものに相当する。図１５に示されるレイアウトも、図１２（ｂ），（ｃ）と同様の効果を奏することができる。特に、図１５に示されるレイアウトでは、素子分離領域の境界線をゲート電極Ｇ１の下方に配置することができ、ＦＤ領域と素子分離領域との境界を無くすことができるので、この場合には、ノイズ電荷発生量を最小限に抑えることができる。また、コンタクトＣＦＤの形状に合わせて、ゲート電極Ｇ１の内側の辺の形状を適切に設定することにより、ＦＤ領域の面積を小さくすることができて、ＦＤ領域の接合容量を小さくすることができるので、ＦＤ容量の蓄積電荷量に対する増幅用トランジスタＤｘの出力のゲインを大きくすることができ、また、リニアリティの向上も可能となる。
【符号の説明】
【００５２】
１…固体撮像装置、１０…受光部、１１…行選択部、１２…読出部、１３…制御部、２０…Ｐウェル、２１…素子分離領域、２２…チャネル層、２３…絶縁層、２４…ゲート電極、２５…ＦＤ領域、２６…コンタクト、Ｒｘ…放電用トランジスタ、Ｔｘ…転送用トランジスタ、Ｓｘ…選択用トランジスタ、Ｄｘ…増幅用トランジスタ、ＦＤ_Ｒｘ…ＦＤ放電用トランジスタ、ＰＤ_Ｒｘ…ＰＤ放電用トランジスタ、Ｈｘ…保持用トランジスタ、ＧＲ，ＧＴ，ＧＳ，ＧＤ，ＧＲ１，ＧＲ２，ＧＨ，Ｇ１，Ｇ２…ゲート電極、ＣＲ，ＣＴ，ＣＳ，ＣＤ，ＣＲ１，ＣＲ２，ＣＨ，ＣＶＤＤ，ＣＯ，ＣＦＤ，Ｃ１，Ｃ２…コンタクト。
【図１】
2011071734.tif 000003
【図２】
2011071734.tif 000004
【図３】
2011071734.tif 000005
【図４】
2011071734.tif 000006
【図５】
2011071734.tif 000007
【図６】
2011071734.tif 000008
【図７】
2011071734.tif 000009
【図８】
2011071734.tif 000010
【図９】
2011071734.tif 000011
【図１０】
2011071734.tif 000012
【図１１】
2011071734.tif 000013
【図１２】
2011071734.tif 000014
【図１３】
2011071734.tif 000015
【図１４】
2011071734.tif 000016
【図１５】
2011071734.tif 000017
【図１６】
2011071734.tif 000018