(57)【要約】【課題】電源プレーンと内部回路とを接続パッドを介して接続する、接続経路のインピーダンスに応じた適切な放電能力の保護回路を有する半導体集積回路を提供する。【解決手段】本発明に係る半導体集積回路１ａは、半導体チップ１０ａと、半導体チップ１０ａに電位を供給するパッケージ２とを有し、半導体チップ１０ａは、内部回路と、接続パッドと、内部回路と接続パッドの間に接続され、内部回路を保護する保護回路とを有し、パッケージ２は、外部端子と、パッケージ２と半導体チップ１０ａを接続するための内部端子と、電源プレーンと、電源プレーンと内部端子とを接続する第１の配線と、内部端子と接続パッドとをそれぞれ接続する複数の第２の配線とを有する。保護回路の放電能力の大きさは、電源プレーンと接続パッドとの接続経路である、第１の配線、内部端子および第２の配線のインピーダンスに応じて設定される。【選択図】図１
2011146641.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、前記半導体チップに電位を供給するパッケージとを有する半導体集積回路であって、
前記半導体チップは、
内部回路と、
前記半導体チップと前記パッケージとを接続するための複数の接続パッドと、
前記内部回路と前記各接続パッドの間にそれぞれ接続され、当該内部回路を保護する複数の保護回路とを有し、
前記パッケージは、
外部と前記半導体集積回路とを接続する外部端子と、
前記パッケージと前記半導体チップを接続するための複数の内部端子と、
前記複数の内部端子に前記外部端子の電位を供給する電源プレーンと、
前記電源プレーンと前記各内部端子とを接続する第１の配線と、
前記各内部端子と前記各接続パッドとを接続する第２の配線とを有し、
前記保護回路の放電能力大きさは、前記電源プレーンと前記各接続パッドとを接続する接続経路である、前記第１の配線、前記内部端子および前記第２の配線のインピーダンスに応じて異なり、
前記インピーダンスが小さい前記接続経路の接続パッドに接続される保護回路は、前記インピーダンスが大きい前記接続経路の接続パッドに接続される保護回路よりその前記放電能力が大きい半導体集積回路。
【請求項２】
前記保護回路は、面積の大きさにより前記放電能力が異なり、面積が大きい保護回路は面積が小さい保護回路よりその前記放電能力が高い請求項１記載の半導体集積回路。
【請求項３】
前記複数の保護回路は、
前記保護回路の面積の大きさは、当該保護回路を構成する素子の大きさに依存し、
前記保護回路を構成する前記素子が大きいほど前記放電能力が高い請求項１又は２記載の半導体集積回路。
【請求項４】
前記保護回路は、当該保護回路の前記接続経路のインピーダンスの大きさに応じた大きさであって、
前記接続経路のインピーダンスは、前記第１の配線及び／又は第２の配線の材料、太さ、長さ及び配線数のうちいずれか１以上に基づき決定される請求項１記載の半導体集積回路。
【請求項５】
前記電源プレーンは、外部から電源電位を供給するためのプレーン及び／又は外部からグランド電位を供給するためのプレーンを１以上有する請求項１又は４記載の半導体集積回路。
【請求項６】
内部回路と、前記内部回路を保護するための保護回路と、パッケージと前記内部回路とを前記保護回路を介して接続するための複数の接続パッドと、を有する半導体チップと、
外部と前記パッケージとを電気的に接続する外部端子と、前記複数の内部端子に外部端子の電位を供給する電源プレーンと、前記電源プレーンと前記各内部端子とを接続する第１の配線と、前記半導体チップの前記接続パッドの一端に接続された第２の配線と、前記第２の配線の他端に接続された内部端子とを有し、前記半導体チップに電位を供給する前記パッケージとを有する半導体集積回路の製造方法であって、
前記電源プレーンと前記接続パッドとを接続する接続経路である、前記第１の配線、前記内部端子および前記第２の配線のインピーダンスに応じた放電能力の前記保護回路を接続するものであって、
インピーダンスが大きい前記接続経路が接続される接続パッドには放電能力が低い保護回路を接続し、
インピーダンスが小さい前記接続経路が接続される接続パッドには放電能力が高い保護回路を接続する半導体集積回路の製造方法。
【請求項７】
前記保護回路の大きさは、当該保護回路の内部の素子の大きさに依存し、前記保護回路が大きいほどその放電能力が高い請求項６記載の半導体集積回路の製造方法。
【請求項８】
前記保護回路は、当該保護回路の前記接続経路のインピーダンスに応じた大きさであって、
前記接続経路のインピーダンスを、前記第１の配線及び／又は第２の配線の材料、太さ、長さ及び配線数のうちいずれか１以上に基づき決定する請求項６記載の半導体集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路に関し、特に半導体集積回路に電位を供給するプレーンを有する半導体集積回路に関する。
【背景技術】
【０００２】
昨今、微細加工技術の急速な発展は、半導体集積回路の集積度を向上させている。しかし、半導体集積回路の微細化が進むにつれ、半導体集積回路は静電気放電（ＥＳＤ：electrostatic discharge）によって損傷しやすくなっている。
【０００３】
また、半導体集積回路は、パッケージに電源またはグランドプレーンを形成した製品が多く、このようなパッケージを有する半導体集積回路においては、パッケージから内部回路へのＥＳＤが発生する経路が多数発生している。
【０００４】
ところで、半導体チップの熱放熱性を高め、また入力端子の保護抵抗や出力端子の出力インピーダンスを変えることができる半導体集積回路が特許文献１に記載されている。特許文献１に記載の半導体集積回路は、パッケージと半導体チップ上のパッドを、高抵抗値で、熱放熱性が高いかまたは大容量の内部配線で接続し、かつ当該パッドと内部回路との間に、抵抗の選択が可能な保護回路を接続する。これにより、半導体集積回路の熱放射性を向上したり、過電流に対して耐量の高い保護回路を形成したり、パッケージ外部につながるデバイスとの出力インピーダンスを合わせることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−３４３８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、パッケージに電源またはグランドプレーンが形成された半導体集積回路は、電源またはグランドプレーンと内部回路との接続経路が多数有り、そのすべてにＥＳＤが発生する可能性がある。したがって、これら複数の接続経路全てに保護回路を設ける必要があるが、従来、全て同一の保護回路が設けられていたため、保護回路の放電能力に無駄が生じていた。
【課題を解決するための手段】
【０００７】
本発明に係る半導体集積回路は、半導体チップと、半導体チップに電位を供給するパッケージとを有する。半導体チップは、内部回路と、半導体チップとパッケージとを接続するための複数の接続パッドと、内部回路と接続パッドの間にそれぞれ接続され、当該内部回路を保護する複数の保護回路とを有する。パッケージは、外部と半導体集積回路とを接続する外部端子と、パッケージと半導体チップを接続するための複数の内部端子と、複数の内部端子に外部端子の電位を供給する電源プレーンと、電源プレーンと内部端子とを接続する複数の第１の配線と、複数の内部端子と複数の接続パッドとをそれぞれ接続する複数の第２の配線とを有する。保護回路の放電能力大きさは、電源プレーンと各接続パッドを接続する接続経路（第１の配線、内部端子および第２の配線）のインピーダンスに応じて異なる。そして、インピーダンスが小さい接続経路の接続パッドに接続される保護回路は、インピーダンスが大きい接続経路の接続パッドに接続される保護回路よりその放電能力が大きいものとなっている。
【０００８】
本発明においては、電源プレーンと各接続パッドとを接続する接続経路のインピーダンスに応じた放電能力が保護回路を接続することにより、例えば放電能力が小さい保護回路はその面積を小さいものとすることができ、保護回路全体の面積を縮小することができる。
【発明の効果】
【０００９】
本発明によれば、接続経路により異なる放電能力の保護回路を接続することにより、保護回路の面積を抑制した半導体集積回路半導体集積回路を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１にかかる半導体集積回路の図である。
【図２】実施の形態２にかかる半導体集積回路の図である。
【発明を実施するための形態】
【００１１】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は本実施の形態にかかる半導体集積回路１ａを示す図である。本実施の形態にかかる半導体集積回路１ａは、半導体チップ１０ａと、半導体チップ１０ａに電位を供給するパッケージ２とを有する。
【００１２】
半導体チップ１０ａは、内部回路と、半導体チップ１０ａと外部のパッケージ２とを接続するための複数の接続パッド２７〜３０とを有する。半導体チップ１０ａは、接続パッド２７〜３０と内部回路の間に、内部回路をＥＳＤから保護するための保護回路を有する。保護回路は、接続パッドそれぞれに接続されている。ここで、図１の半導体チップ１ａにおいて、保護回路は接続パッド２７〜３０と一体化して形成されたものとして説明する。
【００１３】
パッケージ２は、外部と半導体集積回路１ａとを接続する外部端子３１と、パッケージ２と半導体チップ１０ａを接続するための内部端子１９〜２２と、内部端子１９〜２２に外部端子３１ａ、３１ｂの電位を供給する電源プレーンと、電源プレーンと内部端子１９〜２２とをそれぞれ接続する第１の配線としてのビア１１〜１４および外部配線１５〜１８と、接続パッド２７〜３０と内部端子１９〜２２とをそれぞれ接続する第２の配線である内部配線２３〜２６とを有する。
【００１４】
ここで接続経路とは、ビア、外部配線、内部端子、内部配線の順で、電源またはグランドプレーンと各接続パッドとの間を接続する経路のことであり、内部配線および外部配線のインピーダンスを加算したものが、接続経路のインピーダンスとなる。また、半導体集積回路の構成によっては、ビアおよび内部端子のインピーダンスをさらに加算してもよい。保護回路の放電能力の高さは接続経路のインピーダンスに応じて設定される。ここで、インピーダンスが大きい接続経路が接続される接続パッド２７、２８には放電能力が低い保護回路が接続され、インピーダンスが小さい接続経路が接続される接続パッド２９、３０には放電能力が高い保護回路が接続される。
【００１５】
これにより、接続経路のインピーダンスに応じ、すなわち電源プレーンから接続パッドに流れる電流の大きさに応じ適切な放電能力の保護回路を接続することができる。
【００１６】
本実施の形態のように、パッケージに電源またはグランドプレーンが形成された半導体集積回路においては、同一のプレーンと接続された接続経路において、当該すべての接続経路にかかる電圧は同じである。よって、ＥＳＤが発生した際、接続経路のインピーダンスが小さい経路には大きな電流が流れ、インピーダンスが大きい経路には小さな電流が流れる。しかしながら、従来においては、保護回路はすべて同一の構造であり、保護回路内部の複数の抵抗を選択することにより過電流に対する耐量を向上させていた。すなわち、同一のプレーンに接続された複数の接続経路では、接続経路毎に電流の大きさが異なるにも関わらず、すべての接続経路に同一の保護回路を接続することになり、よって、半導体集積回路の面積を必要以上に大きくするという問題点があった。
【００１７】
これに対し、本実施の形態にかかる半導体集積回路は、接続経路のインピーダンスに応じ、最適な放電能力の保護回路を設けることにより、過電流が小さい接続経路の保護回路の大きさを小さくし、一方で、過電流が大きい接続経路の保護回路の大きさを大きくすることで、保護回路全体の面積を縮小しつつ、過電流が流れても素子を適切に保護することができる半導体集積回路を提供することができる。
【００１８】
次に、本実施の形態にかかる半導体集積回路１ａについて、詳細に説明する。パッケージ２は多層構成のプリント配線板であり、内部に電源プレーンおよびグランドプレーンを有している。
【００１９】
電源プレーンは、外部端子３１ａに接続され、半導体チップ１０ａに電源電位を供給する配電層であり、ビア１１および１４に接続されている。
【００２０】
グランドプレーンは、外部端子３１ｂに接続され、半導体チップ１０ａにグランド電位を供給する配線層であり、ビア１２および１３に接続されている。
【００２１】
外部端子３１は、半導体集積回路１ａと、当該半導集積回路１ａが組み込まれた外部のシステム（不図示）とを電気的に接続し、半導体集積回路１ａに電源電位、グランド電位および外部からの信号を供給する。
【００２２】
ビア１１および１４は、電源プレーンとそれぞれ外部配線１５および１８を接続する。
【００２３】
ビア１２および１３は、グランドプレーンとそれぞれ外部配線１６および１７を接続する。
【００２４】
外部配線１５〜１８は、それぞれ内部端子１９〜２２に接続され、それぞれビア１１〜１４を介して電源またはグランドプレーンから供給された電位を内部端子１９〜２２に供給する。
【００２５】
内部端子１９〜２２は、内部配線２３〜２６に接続される。
【００２６】
内部配線２３〜２６は、内部端子１９〜２２と接続パッド２７〜３０とをそれぞれ接続する。
【００２７】
内部配線２５および２４は、それぞれ内部端子２０または２１、外部配線１６または１７、ビア１２または１３を介してグランドプレーンに接続されている。
【００２８】
内部配線２３および２６は、それぞれ内部端子１９または２２、外部配線１５および１８、ビア１１および１４を介して電源プレーン３６に接続されている。
【００２９】
以下の本実施の形態では、内部配線２３〜２６のうち、内部配線２５および２６のインピーダンスが小さく、内部配線２３および２４のインピーダンスが大きいものとして説明する。
【００３０】
ここで、保護回路の面積の大きさは、当該保護回路の内部の素子の大きさに依存し、保護回路の内部の素子は、その大きさが大きいほど放電能力が高い。すなわち、保護回路は、その大きさが大きいほど放電能力が高く、その大きさが小さいほど放電能力が低い。
【００３１】
本実施の形態においては、半導体チップ１０ａが電源プレーンに接続された場合の接続経路のインピーダンスが異なる場合を説明する。電源プレーンと接続パッド２７とを接続する接続経路Ａ（ビア１１、外部配線１５、内部端子１９、内部配線２３）および電源プレーンと接続パッド３０とを接続する接続経路Ｂ（ビア１４、外部配線１８、内部端子２２、内部配線２６）を考える。
【００３２】
ここでは、接続経路ＡとＢは、それぞれが有するビア、外部配線および内部端子のインピーダンスは同じとし、接続経路Ａの内部配線２３は接続経路Ｂの内部配線２６よりもインピーダンスが大きくなるように設計するものとする。
【００３３】
ここで、電源プレーンから半導体チップ１０ａにＥＳＤが発生した場合について説明する。過電流は、電流経路が２経路以上ある場合には、インピーダンスが小さい箇所に多く流れる。本実施の形態では、接続経路Ｂのインピーダンスが接続経路Ａのインピーダンスより小さいため、接続経路Ｂに、より大きな過電流が流れる。よって、本実施の形態では、接続経路Ｂに接続される接続パッドに接続される保護回路は接続経路Ａに接続されるものに比べて放電能力が高いもの、すなわち面積が大きなものを配置する。一方で、接続経路Ａに接続される接続パッドに接続される保護回路は接続経路Ｂに接続するものにくらべて放電能力が小さいもの、すなわち面積が小さいものを配置することができる。
【００３４】
以上より、本実施の形態にかかる半導体集積回路は、接続経路のインピーダンスに応じた放電能力の保護回路を配置する。保護回路の放電能力の高さは、上述したように、保護回路内部の素子の大きさに比例し、放電能力が高い保護回路はその面積が大きく、放電能力が低い保護回路はその面積が小さい。そして、接続経路のインピーダンスに応じた保護回路を設置することにより、保護回路の大きさを最適化することができる。すなわち、必要な位置のみに放電能力が高い、大きな保護回路を配置し、その他の必要のない位置には、放電能力が低い、小さい保護回路を配置することができる。
【００３５】
ここで、外部配線１５〜１８、および内部配線２３〜２６の配線の材料、太さ、長さおよび配線数のうち１以上を変更することにより、当該接続経路のインピーダンスを変更することができる。配線数を変更するとは、ある接続経路において、１本の内部配線または外部配線で接続している箇所を、２本以上の内部配線及び／又は外部配線で接続することにより、インピーダンスを変更することである。したがって、例えば、複数の接続経路のうち、１つの接続経路のインピーダンスを大きくすることで、その他の接続経路のインピーダンスを小さくし、保護回路全体の面積を小さくすることも可能である。
【００３６】
実施の形態２
本発明にかかる半導体集積回路は、実施の形態１と異なり、フリップチップボンディングの半導体集積回路である。この半導体集積回路は、実施の形態１の半導体集積回路１ａと同様に、内部回路１０ｂと電源プレーンまたはグラウンドプレーンとを接続する接続経路のインピーダンスに応じた保護回路を有する。
【００３７】
図２は本実施の形態にかかる半導体集積回路１ｂを示す図である。ここで、実施の形態１と同一の構成要素には同一の符号を付して、その詳細な説明は省略する。本実施の形態にかかる半導体集積回路１ｂは、半導体チップ１０ｂと、半導体チップ１０ｂに電位を供給するパッケージ３２とを有する。
【００３８】
半導体チップ１０ｂは、内部回路、及び半導体チップ１０ｂと外部のパッケージ３２とを接続するための複数の内部バンプ５７〜６０を有する。半導体チップ１０ｂは、内部回路をＥＳＤから保護するための保護回路６１〜６４を有している。内部バンプ５７〜６０は、各接続パッド（不図示）に接続されており、各接続パッドを介して各保護回路６１〜６４に接続されている。保護回路６１〜６４は、内部回路に接続されている。実施の形態１では、保護回路と接続パッドは一体化して形成されたものとしたが、実施の形態２においは保護回路と接続パッドは別々に設けられているものとする。
【００３９】
パッケージ２は、外部と半導体集積回路１ｂとを接続する外部バンプ７１と、内部端子１９〜２２に外部端子３１ａ、３１ｂの電位を供給する電源プレーンと、電源プレーンと複数の内部バンプ５７〜６０とをそれぞれ接続するビア１１〜１４および外部配線１５〜１８とを有する。
【００４０】
保護回路の放電能力の高さは、電源プレーンと各接続パッドとを接続する接続経路である、ビア１１〜１４および外部配線１５〜１８、内部バンプ５７〜６０のインピーダンスに応じて設定される。ここで、実施の形態１では外部配線、及び／又は内部配線の材料、太さ、長さおよび配線数のうち１以上を変更することで、接続経路のインピーダンスを変化させたが、実施の形態２では、内部配線の代わりに、内部バンプを用いているため、内部バンプの材料や大きさを変化させることでインピーダンスを変化させることができる。
【００４１】
そして、実施の形態１と同様に、インピーダンスに応じて、異なる放電能力の保護回路を配置する。保護回路の放電能力の高さは、上述したように、保護回路内部の素子の大きさに比例し、また、その面積の大きさは内部の素子の大きさに比例する。したがって、インピーダンスに応じ、保護回路の大きさを変更して、保護回路全体の面積を最適化することができる。これにより、保護回路の面積の増大を抑制することができる。
【００４２】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００４３】
１ａ、１ｂ  半導体集積回路
２、３２  配線基板
１０ａ、１０ｂ  半導体チップ
１１、１２、１３、１４  ビア
１５、１６、１７、１８  外部配線
１９、２０、２１、２２  内部端子
２３、２４、２５、２６  内部配線
２７、２８、２９、３０  接続パッド
３１  外部端子
５７、５８、５９、６０  内部バンプ
６１、６２、６３、６４  保護回路
７１  外部バンプ
【図１】
2011146641.tif 000003
【図２】
2011146641.tif 000004