(57)【要約】【課題】より安定して動作することが可能な半導体集積回路を提供する。【解決手段】半導体集積回路は、第１の電流供給回路の他端にドレインが接続され、ダイオード接続された第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソースにドレインが接続され、第１の電位と異なる第２の電位にソースが接続され、第１のＭＯＳトランジスタのゲートにゲートが接続された第２のＭＯＳトランジスタと、第２の電流供給回路の他端にドレインが接続され、第１のＭＯＳトランジスタのソースにソースが接続され、ダイオード接続された第３のＭＯＳトランジスタと、出力端子にドレインが接続され、第３のＭＯＳトランジスタのドレインにゲートが接続された第４のＭＯＳトランジスタと、第４のＭＯＳトランジスタのソースにドレインが接続され、第２の電位にソースが接続され、予め設定された電圧がゲートに印加された第５のＭＯＳトランジスタと、を備える。【選択図】図１
2011176607.tif 000002
【特許請求の範囲】
【請求項１】
第１の電位に一端が接続され、第１のバイアス電流を他端から出力する第１の電流供給回路と、
前記第１のバイアス電流供給回路の他端にドレインが接続され、ダイオード接続された第１のバイアスＭＯＳトランジスタと、
前記第１のバイアスＭＯＳトランジスタのソースにドレインが接続され、前記第１の電位と異なる第２の電位にソースが接続され、前記第１のバイアスＭＯＳトランジスタのゲートにゲートが接続され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第２のバイアスＭＯＳトランジスタと、
前記第１の電位に一端が接続され、第２のバイアス電流を他端から出力する第２の電流供給回路と、
前記第２の電流供給回路の他端にドレインが接続され、前記第１のバイアスＭＯＳトランジスタのソースにソースが接続され、ダイオード接続され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第３のバイアスＭＯＳトランジスタと、
出力端子と、
前記出力端子にドレインが接続され、前記第３のバイアスＭＯＳトランジスタのドレインにゲートが接続され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第１の出力ＭＯＳトランジスタと、
前記第１の出力ＭＯＳトランジスタのソースにドレインが接続され、前記第２の電位にソースが接続され、予め設定された電圧がゲートに印加され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第２の出力ＭＯＳトランジスタと、を備える
ことを特徴とする半導体集積回路。
【請求項２】
前記第１のバイアスＭＯＳトランジスタのゲート長は、前記第２のバイアスＭＯＳトランジスタのゲート長と等しく、
前記第３のバイアスＭＯＳトランジスタのゲート長は、前記第１のバイアスＭＯＳトランジスタおよび前記第２のバイアスＭＯＳトランジスタのゲート長よりも短い
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第２のバイアスＭＯＳトランジスタのソースと前記第２の電位との間に接続され、前記第１のバイアスＭＯＳトランジスタのゲートにゲートが接続され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第４のバイアスＭＯＳトランジスタをさらに備える
ことを特徴とする請求項１または２に記載の半導体集積回路。
【請求項４】
前記第１のバイアスＭＯＳトランジスタのドレインにドレインが接続され、前記第１のバイアスＭＯＳトランジスタのソースにソースが接続され、前記第１のバイアスＭＯＳトランジスタのゲートにゲートが接続され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第４のバイアスＭＯＳトランジスタをさらに備える
ことを特徴とする請求項１または２に記載の半導体集積回路。
【請求項５】
前記第２のバイアスＭＯＳトランジスタのソースと前記第２の電位との間に接続され、前記第１のバイアスＭＯＳトランジスタのゲートにゲートが接続され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第４のバイアスＭＯＳトランジスタと、
前記第１のバイアスＭＯＳトランジスタのドレインにドレインが接続され、前記第１のバイアスＭＯＳトランジスタのソースにソースが接続され、前記第１のバイアスＭＯＳトランジスタのゲートにゲートが接続され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第５のＭＯＳトランジスタ
をさらに備える
ことを特徴とする請求項１または２に記載の半導体集積回路。
【請求項６】
前記第１の電位に一端が接続され、第３のバイアス電流を他端から出力する第３の電流供給回路と、
前記第３の電流供給回路の他端にドレインが接続され、ダイオード接続され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第４のバイアスＭＯＳトランジスタと、
前記第４のバイアスＭＯＳトランジスタおよび前記第２のバイアスＭＯＳトランジスタのソースにドレインが接続され、前記第４のバイアスＭＯＳトランジスタのゲートにゲートが接続され、前記第２の電位にソースが接続され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第５のバイアスＭＯＳトランジスタと、をさらに備える
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項７】
前記第３のバイアスＭＯＳトランジスタの閾値電圧は、前記第１の出力ＭＯＳトランジスタの閾値電圧に等しい
ことを特徴とする請求項１に記載の半導体集積回路。
【請求項８】
前記第１、第２のバイスＭＯＳトランジスタは、強反転領域動作することを特徴とする請求項１に記載の半導体集積回路。
【請求項９】
第１の出力ＭＯＳトランジスタのゲート長は、前記第２の出力ＭＯＳトランジスタのゲート長よりも短い
ことを特徴とする請求項１に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カスコード回路を備えた半導体集積回路に関する。
【背景技術】
【０００２】
従来の半導体集積回路（電流増幅回路）には、ｎＭＯＳトランジスタＭ１のドレインを、電圧降下デバイスＭ０を介して、第１のカレントミラー入力電流Ｉ１の出力側に接続し、第１のカレントミラー入力電流Ｉ１をｎＭＯＳトランジスタＭ１、Ｍ３、Ｍ５のゲートが接続された端子に供給し、第２のカレントミラー入力電流Ｉ２をｎＭＯＳトランジスタＭ２、Ｍ４のゲートが接続された端子に供給するものがある（例えば、特許文献１参照。）。
【０００３】
この半導体集積回路は、例えば、プロセス変動に対して安定して回路動作するためには、ｎＭＯＳトランジスタＭ０ないしＭ５が互いに等しい閾値電圧を有するか、ｎＭＯＳトランジスタＭ０、Ｍ２、Ｍ４の閾値電圧とｎＭＯＳトランジスタＭ１、Ｍ３、Ｍ５のＭＯＳトランジスタの閾値電圧との差が閾値電圧変動に対して安定している必要がある。
【０００４】
このため、上記従来の半導体集積回路には、ＭＯＳトランジスタのゲート長に対する設計の自由度が小さいという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１４８８５３号公報（第３図）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、より安定して動作することが可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る半導体集積回路は、
第１の電位に一端が接続され、第１のバイアス電流を他端から出力する第１の電流供給回路と、
前記第１のバイアス電流供給回路の他端にドレインが接続され、ダイオード接続された第１のバイアスＭＯＳトランジスタと、
前記第１のバイアスＭＯＳトランジスタのソースにドレインが接続され、前記第１の電位と異なる第２の電位にソースが接続され、前記第１のバイアスＭＯＳトランジスタのゲートにゲートが接続され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第２のバイアスＭＯＳトランジスタと、
前記第１の電位に一端が接続され、第２のバイアス電流を他端から出力する第２の電流供給回路と、
前記第２の電流供給回路の他端にドレインが接続され、前記第１のバイアスＭＯＳトランジスタのソースにソースが接続され、ダイオード接続され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第３のバイアスＭＯＳトランジスタと、
出力端子と、
前記出力端子にドレインが接続され、前記第３のバイアスＭＯＳトランジスタのドレインにゲートが接続され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第１の出力ＭＯＳトランジスタと、
前記第１の出力ＭＯＳトランジスタのソースにドレインが接続され、前記第２の電位にソースが接続され、予め設定された電圧がゲートに印加され、前記第１のバイアスＭＯＳトランジスタと同じ導電型の第２の出力ＭＯＳトランジスタと、を備える
ことを特徴とする。
【発明の効果】
【０００８】
本発明に係る半導体集積回路によれば、より安定して動作することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一態様である実施例１に係る半導体集積回路１００の一例を示す回路図である。
【図２】ダイオード接続されたＭＯＳトランジスタが直列に接続されたバイアス電圧発生回路のモデルの一例を説明するための回路図である。
【図３】１つのダイオード接続されたＭＯＳトランジスタが接続されたバイアス電圧発生回路のモデルの一例を説明するための回路図である。
【図４】本発明の一態様である実施例２に係る半導体集積回路２００の一例を示す回路図である。
【図５】本発明の一態様である実施例３に係る半導体集積回路３００の一例を示す回路図である。
【図６】本発明の一態様である実施例４に係る半導体集積回路４００の一例を示す回路図である。
【図７】本発明の一態様である実施例５に係る半導体集積回路５００の一例を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明を適用した各実施例について図面を参照しながら説明する。なお、以下の各実施例においては、半導体集積回路を構成するＭＯＳトランジスタにｎＭＯＳトランジスタである場合について示している。しかし、回路の極性を反転させて、半導体集積回路を構成するＭＯＳトランジスタにｐＭＯＳトランジスタを用いてもよい。
【実施例１】
【００１１】
図１は、本発明の一態様である実施例１に係る半導体集積回路１００の一例を示す回路図である。
【００１２】
図１に示すように、半導体集積回路１００は、出力端子１と、第１の電流供給回路ＩＢ１と、第２の電流供給回路ＩＢ２と、第１のバイアスＭＯＳトランジスタＭＢ１と、第２のバイアスＭＯＳトランジスタＭＢ２と、第３のバイアスＭＯＳトランジスタＭＢ３と、第１の出力ＭＯＳトランジスタＭ１Ｃと、第２の出力ＭＯＳトランジスタＭ１と、を備える。
【００１３】
第１の電流供給回路ＩＢ１は、電源電位（第１の電位）ＶＤＤに一端が接続され、第１のバイアス電流ｉ１を他端（出力部）から出力するようになっている。
【００１４】
第１のバイアスＭＯＳトランジスタＭＢ１は、第１のバイアス電流供給回路ＩＢ１の他端（出力部）にドレインが接続され、ダイオード接続されている。この第１のバイアスＭＯＳトランジスタＭＢ１は、ｎＭＯＳトランジスタである。
【００１５】
第２のバイアスＭＯＳトランジスタＭＢ２は、第１のバイアスＭＯＳトランジスタＭＢ１のソースにドレインが接続され、電源電位ＶＤＤと異なる接地電位（第２の電位）ＶＳＳにソースが接続され、第１のバイアスＭＯＳトランジスタＭＢ１のゲートにゲートが接続されている。この第２のバイアスＭＯＳトランジスタＭＢ２は、第１のバイアスＭＯＳトランジスタＭＢ１と同じ導電型のｎＭＯＳトランジスタである。
【００１６】
第２の電流供給回路ＩＢ２は、電源電位ＶＤＤに一端が接続され、第２のバイアス電流ｉ２を他端（出力部）から出力するようになっている。
【００１７】
第３のバイアスＭＯＳトランジスタＭＢ３は、第２の電流供給回路ＩＢ２の他端（出力部）にドレインが接続され、第１のバイアスＭＯＳトランジスタＭＢ１のソースにソースが接続され、ダイオード接続されている。この第３のバイアスＭＯＳトランジスタＭＢ３は、第１のバイアスＭＯＳトランジスタＭＢ１と同じ導電型のｎＭＯＳトランジスタである。
【００１８】
なお、第１、第２の電流供給回路ＩＢ１、ＩＢ２、第１ないし第３のバイアスＭＯＳトランジスタＭＢ１〜ＭＢ３は、電圧ＶＣＮを出力するバイアス電圧発生回路を構成する。
【００１９】
また、第１のバイアスＭＯＳトランジスタＭＢ１のゲート長は、第２のバイアスＭＯＳトランジスタＭＢ２のゲート長と等しく設定されている。
【００２０】
さらに、第３のバイアスＭＯＳトランジスタＭＢ３のゲート長は、第１のバイアスＭＯＳトランジスタＭＢ１および第２のバイアスＭＯＳトランジスタＭＢ２のゲート長よりも短く設定されている。
【００２１】
出力端子１は、電圧Ｖｏｕｔが出力されるようになっている。
【００２２】
第１の出力ＭＯＳトランジスタＭ１Ｃは、出力端子１にドレインが接続され、第３のバイアスＭＯＳトランジスタＭＢ３のドレインにゲートが接続されている。この第１の出力ＭＯＳトランジスタＭ１Ｃは、第１のバイアスＭＯＳトランジスタＭＢ１と同じ導電型のｎＭＯＳトランジスタである。
【００２３】
第２の出力ＭＯＳトランジスタＭ１は、第１の出力ＭＯＳトランジスタＭ１Ｃのソースにドレインが接続され、接地電位ＶＳＳにソースが接続され、予め設定された電圧Ｖ１がゲートに印加されている。この第２の出力ＭＯＳトランジスタＭ１は、第１のバイアスＭＯＳトランジスタＭＢ１と同じ導電型のｎＭＯＳトランジスタである。なお、電圧Ｖ１は、電圧Ｖｄｓ＿Ｍ１等の要求される条件に応じて、設定される。
【００２４】
また、第１、第２の出力ＭＯＳトランジスタＭ１Ｃ、Ｍ１は、出力端子１から電圧Ｖｏｕｔを出力するカスコード回路を構成する。
【００２５】
また、第３のバイアスＭＯＳトランジスタＭＢ３のゲート長は、第１の出力ＭＯＳトランジスタＭ１Ｃのゲート長に等しく設定されている。すなわち、第１の出力ＭＯＳトランジスタＭ１Ｃのゲート長は、第１のバイアスＭＯＳトランジスタＭＢ１および第２のバイアスＭＯＳトランジスタＭＢ２のゲート長よりも短く設定されている。したがって、第３のバイアスＭＯＳトランジスタＭＢ３の閾値電圧は、第１の出力ＭＯＳトランジスタＭ１Ｃの閾値電圧に等しく設定される。
【００２６】
これにより、第３のバイアスＭＯＳトランジスタＭＢ３と第１の出力ＭＯＳトランジスタＭ１Ｃの閾値電圧差の変動を回避することができる。
【００２７】
さらに、第１の出力ＭＯＳトランジスタＭ１Ｃに対する、第１、第２のバイアスＭＯＳトランジスタＭＢ１、ＭＢ２の製造プロセスの閾値電圧変動の影響等を低減することができる。
【００２８】
また、第１の出力ＭＯＳトランジスタＭ１Ｃのゲート長は、第２の出力ＭＯＳトランジスタＭ１のゲート長よりも短く設定されている。
【００２９】
これにより、第１の出力ＭＯＳトランジスタＭ１Ｃのドレイン容量を小さくすることができる。
【００３０】
また、例えば、第１、第２のバイスＭＯＳトランジスタＭＢ１、ＭＢ２は、強反転領域動作するように制御される。また、第１、第２の出力ＭＯＳトランジスタＭ１Ｃ、Ｍ１は、例えば、弱反転領域動作するように制御される。
【００３１】
しかし、必要に応じて、第１ないし第３のバイスＭＯＳトランジスタＭＢ１〜ＭＢ３および第１、第２の出力ＭＯＳトランジスタＭ１Ｃ、Ｍ１を、強反転領域動作、中反転領域動作、弱反転領域動作の何れかをするように制御してもよい。
【００３２】
なお、第２の出力ＭＯＳトランジスタＭ１のドレイン−ソース間電圧Ｖｄｓ＿Ｍ１の設定値に基づいて、第１、２のバイアスＭＯＳトランジスタＭＢ１、ＭＢ２のゲート長や、第１、第２電流供給部ＩＢ１、ＩＢ２のバイアス電流ｉ１、ｉ２が調節される。
【００３３】
ここで、以上のような構成を有する半導体集積回路１００の動作特性について説明する。    なお、以下では、ＭＯＳトランジスタを強反転領域動作させた場合について説明する。なお、各ＭＯＳトランジスタを弱反転領域でさせても同様の効果を得ることができる。
【００３４】
図２は、ダイオード接続されたＭＯＳトランジスタが直列に接続されたバイアス電圧発生回路のモデルの一例を説明するための回路図である。また、図３は、１つのダイオード接続されたＭＯＳトランジスタが接続されたバイアス電圧発生回路のモデルの一例を説明するための回路図である。
【００３５】
図２に示すように、バイアス電圧発生回路１００ａは、電源電位ＶＤＤと接地電位ＶＳＳとの間に、直列に接続された電流供給回路ＩＢ１ａ、ＭＯＳトランジスタＴｒ１ａ〜Ｔｒ４ａを備える。ここでは、Ｎ（４）個のＭＯＳトランジスタＴｒ１ａ〜Ｔｒ４ａが直列に接続されている。
【００３６】
また、図３に示すように、バイアス電圧発生回路１００ｂは、電源電位ＶＤＤと接地電位ＶＳＳとの間に、直列に接続された電流供給回路ＩＢ１ｂ、ＭＯＳトランジスタＴｒ１ｂを備える。
【００３７】
なお、バイアス電流ｉ１＝バイアス電流ｉＮであり、各ＭＯＳトランジスタの閾値電圧Ｖｔｈは等しい（ゲート幅Ｗ／ゲート長Ｌが等しい）ものとする。
【００３８】
図２において、ＭＯＳトランジスタＴｒ４ａのゲート−ソース間電圧ＶｇｓＮから閾値電圧Ｖｔｈを引いた値は、式（１）のように表される。なお、Ｖｇｓ１は、図３に示すＭＯＳトランジスタＴｒ１ｂのゲート−ソース間電圧である。
ＶｇｓＮ−Ｖｔｈ＝√Ｎ×（Ｖｇｓ１−Ｖｔｈ）  ・・・（１）
【００３９】
また、ｎＭＯＳトランジスタＴｒ１ａのゲート−ソース間電圧ＶｇｓとｎＭＯＳトランジスタＴｒ１ｂのゲート−ソース間電圧Ｖｇｓ１とは等しいので、図２の端子１ａと接地との間の電圧ＶｄＮ＿１は、式（２）のように表される。
ＶｄＮ＿１＝（√Ｎ−１）×（Ｖｇｓ１−Ｖｔｈ）  ・・・（２）
【００４０】
式（２）に示されるように、図２の電圧ＶｄＮ＿１は、ＭＯＳトランジスタを直列接続しない場合（図３）の（√Ｎ−１）倍に比例する。さらに、Ｖｇｓ１−Ｖｔｈは、流れる電流の平方根に比例するので、電圧ＶｄＮ＿１はバイアス電流ＩＮの平方根に比例する。
【００４１】
すなわち、ＭＯＳトランジスタＴｒ２ａ〜Ｔｒ４ａを抵抗器に置き換える場合と比較して、図２に示すモデルのバイアス電圧発生回路を用いることにより、電圧ＶｄＮ＿１に対するバイアス電流ｉＮの変動の影響が小さくなる。
【００４２】
したがって、半導体集積回路１００は、図２のモデルと同様のバイアス電圧発生回路の構成（電流供給回路ＩＢ１、バイアスＭＯＳトランジスタＭＢ１、ＭＢ２）を有するため、該バイアス電圧発生回路からバイアスＭＯＳトランジスタＭＢ３のソースに供給する電圧をより安定させることができる。
【００４３】
これらの効果により、カスコード・バイアス電圧（電圧ＶＣＮ）の変動をより小さくでき、カスコード回路の出力信号電圧範囲をより広く設定できる。
【００４４】
また、既述のように、第３のバイアスＭＯＳトランジスタＭＢ３のゲート長は、第１のバイアスＭＯＳトランジスタＭＢ１および第２のバイアスＭＯＳトランジスタＭＢ２のゲート長よりも短く設定されている。
【００４５】
これにより、第３のバイアスＭＯＳトランジスタＭＢ３、第１の出力ＭＯＳトランジスタＭ１Ｃに対する、第１、第２のバイアスＭＯＳトランジスタＭＢ１、ＭＢ２の製造プロセスの閾値電圧変動の影響等を低減することができる。
【００４６】
以上のように、本実施例に係る半導体集積回路によれば、より安定して動作することができる。
【００４７】
すなわち、本実施例に係る半導体集積回路は、製造プロセス変動による、互いに異なるチャネル長のトランジスタ間の閾値電圧の変動に対して、より安定している。さらに、本実施例に係る半導体集積回路は、電流供給回路の出力電流値の変動に対して、より安定している。
【００４８】
なお、本実施例においては、半導体集積回路を構成するＭＯＳトランジスタにｎＭＯＳトランジスタである場合について説明した。しかし、回路の極性を反転させて、半導体集積回路を構成するＭＯＳトランジスタにｐＭＯＳトランジスタを用いてもよい。すなわち、この場合、該第１の電位が接地電位であり、該第２の電位が電源電位であり、第１ないし第３のバイアスＭＯＳトランジスタ、第１、第２の出力ＭＯＳトランジスタは、ｐＭＯＳトランジスタである。
【実施例２】
【００４９】
実施例１では、カスコード・バイアス電圧（電圧ＶＣＮ）の変動をより小さくするための構成の一例について説明した。
【００５０】
本実施例２では、カスコード・バイアス電圧（電圧ＶＣＮ）の変動をより小さくするための構成の他の例について述べる。
【００５１】
図４は、本発明の一態様である実施例２に係る半導体集積回路２００の一例を示す回路図である。なお、図４において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
【００５２】
図４に示すように、半導体集積回路２００は、実施例１の半導体集積回路１００と比較して、第４のバイアスＭＯＳトランジスタＭＢ４をさらに備える。
【００５３】
第４のバイアスＭＯＳトランジスタＭＢ４は、第２のバイアスＭＯＳトランジスタＭＢ２のソースと接地電位ＶＳＳとの間に接続され、第１のバイアスＭＯＳトランジスタＭＢ１のゲートにゲートが接続されている。この第４のバイアスＭＯＳトランジスタＭＢ４は、第１のバイアスＭＯＳトランジスタＭＢ１と同じ導電型のｎＭＯＳトランジスタである。
【００５４】
なお、第４のバイアスＭＯＳトランジスタＭＢ４のゲート長は、例えば、第２のバイアスＭＯＳトランジスタＭＢ２のゲート長と等しく設定されている。
【００５５】
このように、第１のバイアスＭＯＳトランジスタＭＢ１のソースと接地電位の間で、複数（２個以上）のＭＯＳトランジスタが直列に接続されていてもよい。これにより、電圧ＶＣＮをより高く設定することができる。
【００５６】
半導体集積回路２００のその他の構成は、実施例１と同様である。すなわち、実施例１と同様に、第１の出力ＭＯＳトランジスタＭ１Ｃに対する、第１ないし第４のバイアスＭＯＳトランジスタＭＢ１〜ＭＢ４の製造プロセスの閾値電圧変動の影響等を低減することができる。
【００５７】
また、以上のような構成を有する半導体集積回路２００の動作特性は、実施例１の半導体集積回路１００と同様である。すなわち、実施例１と同様に、カスコード・バイアス電圧（電圧ＶＣＮ）の変動をより小さくでき、カスコード回路の出力信号電圧範囲をより広く設定できる。
【００５８】
以上のように、本実施例に係る半導体集積回路によれば、より安定して動作することができる。
【００５９】
すなわち、本実施例に係る半導体集積回路は、製造プロセス変動による、互いに異なるチャネル長のトランジスタ間の閾値電圧の変動に対して、より安定している。さらに、本実施例に係る半導体集積回路は、電流供給回路の出力電流値の変動に対して、より安定している。
【００６０】
なお、本実施例においては、半導体集積回路を構成するＭＯＳトランジスタにｎＭＯＳトランジスタである場合について説明した。しかし、回路の極性を反転させて、半導体集積回路を構成するＭＯＳトランジスタにｐＭＯＳトランジスタを用いてもよい。すなわち、この場合、該第１の電位が接地電位であり、該第２の電位が電源電位であり、第１ないし第４のバイアスＭＯＳトランジスタ、第１、第２の出力ＭＯＳトランジスタは、ｐＭＯＳトランジスタである。
【実施例３】
【００６１】
本実施例３では、カスコード・バイアス電圧（電圧ＶＣＮ）の変動をより小さくするための構成のさらに他の例について述べる。
【００６２】
図５は、本発明の一態様である実施例３に係る半導体集積回路３００の一例を示す回路図である。なお、図５において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
【００６３】
図５に示すように、半導体集積回路３００は、実施例１の半導体集積回路１００と比較して、第５のバイアスＭＯＳトランジスタＭＢ５をさらに備える。
【００６４】
第５のバイアスＭＯＳトランジスタＭＢ５は、第１のバイアスＭＯＳトランジスタＭＢ１のドレインにドレインが接続され、第１のバイアスＭＯＳトランジスタＭＢ１のソースにソースが接続され、第１のバイアスＭＯＳトランジスタＭＢ１のゲートにゲートが接続されている。この第５のバイアスＭＯＳトランジスタＭＢ５は、第１のバイアスＭＯＳトランジスタＭＢ１と同じ導電型のｎＭＯＳトランジスタである。
【００６５】
なお、第５のバイアスＭＯＳトランジスタＭＢ５のゲート長は、例えば、第１のバイアスＭＯＳトランジスタＭＢ１のゲート長と等しく設定されている。
【００６６】
このように、第１のバイアスＭＯＳトランジスタＭＢ１に対して、ＭＯＳトランジスタが複数並列に接続されていてもよい。
【００６７】
半導体集積回路３００のその他の構成は、実施例１と同様である。すなわち、実施例１と同様に、第１の出力ＭＯＳトランジスタＭ１Ｃに対する、第１ないし第３、第５のバイアスＭＯＳトランジスタＭＢ１〜ＭＢ３、ＭＢ５の製造プロセスの閾値電圧変動の影響等を低減することができる。
【００６８】
また、以上のような構成を有する半導体集積回路３００の動作特性は、実施例１の半導体集積回路１００と同様である。すなわち、実施例１と同様に、カスコード・バイアス電圧（電圧ＶＣＮ）の変動をより小さくでき、カスコード回路の出力信号電圧範囲をより広く設定できる。
【００６９】
以上のように、本実施例に係る半導体集積回路によれば、より安定して動作することができる。
【００７０】
すなわち、本実施例に係る半導体集積回路は、製造プロセス変動による、互いに異なるチャネル長のトランジスタ間の閾値電圧の変動に対して、より安定している。さらに、本実施例に係る半導体集積回路は、電流供給回路の出力電流値の変動に対して、より安定している。
【００７１】
なお、本実施例においては、半導体集積回路を構成するＭＯＳトランジスタにｎＭＯＳトランジスタである場合について説明した。しかし、回路の極性を反転させて、半導体集積回路を構成するＭＯＳトランジスタにｐＭＯＳトランジスタを用いてもよい。すなわち、この場合、該第１の電位が接地電位であり、該第２の電位が電源電位であり、第１ないし第３、第５のバイアスＭＯＳトランジスタ、第１、第２の出力ＭＯＳトランジスタは、ｐＭＯＳトランジスタである。
【実施例４】
【００７２】
本実施例４では、実施例２と実施例３を組み合わせた構成の一例について述べる。
【００７３】
図６は、本発明の一態様である実施例４に係る半導体集積回路４００の一例を示す回路図である。なお、図６において、図４、５の符号と同じ符号は、実施例２、３と同様の構成を示す。
【００７４】
図６に示すように、半導体集積回路４００は、実施例１の半導体集積回路１００と比較して、実施例２の第４のバイアスＭＯＳトランジスタＭＢ４と、実施例３の第５のバイアスＭＯＳトランジスタＭＢ５をさらに備える。
【００７５】
このように、第１のバイアスＭＯＳトランジスタＭＢ１のソースと接地電位の間で、複数（２個以上）のＭＯＳトランジスタが直列に接続され、且つ、第１のバイアスＭＯＳトランジスタＭＢ１に対して、ＭＯＳトランジスタが複数並列に接続されていてもよい。
【００７６】
半導体集積回路４００のその他の構成は、実施例１と同様である。すなわち、実施例１と同様に、第１の出力ＭＯＳトランジスタＭ１Ｃに対する、第１ないし第５のバイアスＭＯＳトランジスタＭＢ１〜ＭＢ５の製造プロセスの閾値電圧変動の影響等を低減することができる。
【００７７】
また、以上のような構成を有する半導体集積回路４００の動作特性は、実施例１の半導体集積回路１００と同様である。すなわち、実施例１と同様に、カスコード・バイアス電圧（電圧ＶＣＮ）の変動をより小さくでき、カスコード回路の出力信号電圧範囲をより広く設定できる。
【００７８】
以上のように、本実施例に係る半導体集積回路によれば、より安定して動作することができる。
【００７９】
すなわち、本実施例に係る半導体集積回路は、製造プロセス変動による、互いに異なるチャネル長のトランジスタ間の閾値電圧の変動に対して、より安定している。さらに、本実施例に係る半導体集積回路は、電流供給回路の出力電流値の変動に対して、より安定している。
【００８０】
なお、本実施例においては、半導体集積回路を構成するＭＯＳトランジスタにｎＭＯＳトランジスタである場合について説明した。しかし、回路の極性を反転させて、半導体集積回路を構成するＭＯＳトランジスタにｐＭＯＳトランジスタを用いてもよい。すなわち、この場合、該第１の電位が接地電位であり、該第２の電位が電源電位であり、第１ないし第５のバイアスＭＯＳトランジスタ、第１、第２の出力ＭＯＳトランジスタは、ｐＭＯＳトランジスタである。
【実施例５】
【００８１】
本実施例５では、バイアス電圧発生回路を多段接続にした構成の一例について述べる。
【００８２】
図７は、本発明の一態様である実施例５に係る半導体集積回路５００の一例を示す回路図である。なお、図７において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
【００８３】
図７に示すように、半導体集積回路５００は、実施例１の半導体集積回路１００と比較して、第４のバイアスＭＯＳトランジスタＭＢ４ａと、第５のバイアスＭＯＳトランジスタＭＢ５ａと、をさらに備える。
【００８４】
第３の電流供給回路ＩＢ３は、電源電位ＶＤＤに一端が接続され、第３のバイアス電流ｉ３を他端（出力部）から出力するようになっている。
【００８５】
第４のバイアスＭＯＳトランジスタＭＢ４ａは、第３の電流供給回路ＩＢ３の他端（出力部）にドレインが接続され、ダイオード接続されている。この第４のバイアスＭＯＳトランジスタＭＢ４ａは、第１のバイアスＭＯＳトランジスタＭＢ１と同じ導電型のｎＭＯＳトランジスタである。
【００８６】
第５のバイアスＭＯＳトランジスタＭＢ５ａは、第４のバイアスＭＯＳトランジスタＭＢ４ａおよび第２のバイアスＭＯＳトランジスタＭＢ２のソースにドレインが接続され、第４のバイアスＭＯＳトランジスタＭＢ４ａのゲートにゲートが接続され、接地電位ＶＳＳにソースが接続されている。この第５のバイアスＭＯＳトランジスタ５ａは、第１のバイアスＭＯＳトランジスタと同じ導電型のｎＭＯＳトランジスタである。
【００８７】
なお、本実施例では、第２のバイアスＭＯＳトランジスタＭＢ２のソースは、第５のバイアスＭＯＳトランジスタＭＢ５ａを介して、接地電位ＶＳＳに接続されることになる。
【００８８】
第４、第５のバイアスＭＯＳトランジスタＭＢ４ａ、ＭＢ５ａのゲート長は、例えば、第１のバイアスＭＯＳトランジスタＭＢ１のゲート長と等しく設定されている。
【００８９】
また、第１の出力のバイアスＭＯＳトランジスタＭ１Ｃのゲート長は、第４、第５のバイアスＭＯＳトランジスタＭＢ４ａ、ＭＢ５ａのゲート長よりも短く設定されている。
【００９０】
このように、半導体集積回路５００は、バイアス電圧発生回路を多段接続にした構成を有する。これにより、第５のバイアスＭＯＳトランジスタＭＢ５ａの電位差分だけ、電圧Ｖｄｓ＿Ｍ１を高く設定することができる。
【００９１】
半導体集積回路５００のその他の構成は、実施例１と同様である。すなわち、実施例１と同様に、第１の出力ＭＯＳトランジスタＭ１Ｃに対する、第１ないし第５のバイアスＭＯＳトランジスタＭＢ１〜ＭＢ５ａの製造プロセスの閾値電圧変動の影響等を低減することができる。
【００９２】
また、以上のような構成を有する半導体集積回路５００の動作特性は、実施例１の半導体集積回路１００と同様である。すなわち、実施例１と同様に、カスコード・バイアス電圧（電圧ＶＣＮ）の変動をより小さくでき、カスコード回路の出力信号電圧範囲をより広く設定できる。
【００９３】
以上のように、本実施例に係る半導体集積回路によれば、より安定して動作することができる。
【００９４】
すなわち、本実施例に係る半導体集積回路は、製造プロセス変動による、互いに異なるチャネル長のトランジスタ間の閾値電圧の変動に対して、より安定している。さらに、本実施例に係る半導体集積回路は、電流供給回路の出力電流値の変動に対して、より安定している。
【符号の説明】
【００９５】
１  出力端子
ＩＢ１  第１の電流供給回路
ＩＢ２  第２の電流供給回路
ＩＢ３  第３の電流供給回路
ＭＢ１  第１のバイアスＭＯＳトランジスタ
ＭＢ２  第２のバイアスＭＯＳトランジスタ
ＭＢ３  第３のバイアスＭＯＳトランジスタ
ＭＢ４、ＭＢ４ａ  第４のバイアスＭＯＳトランジスタ
ＭＢ５、ＭＢ５ａ  第５のバイアスＭＯＳトランジスタ
Ｍ１Ｃ  第１の出力ＭＯＳトランジスタ
Ｍ１  第２の出力ＭＯＳトランジスタ
１００、２００、３００、４００、５００  半導体集積回路
【図１】
2011176607.tif 000003
【図２】
2011176607.tif 000004
【図３】
2011176607.tif 000005
【図４】
2011176607.tif 000006
【図５】
2011176607.tif 000007
【図６】
2011176607.tif 000008
【図７】
2011176607.tif 000009