(57)【要約】【課題】放射線のイメージングのための装置において、個々のタイルを相互に、そしてマスタの支持平面に対して正確に装着しやすくするための方法を提供する。【手段】放射線のイメージングのための装置であって、放射線検出器セルのアレイを有しているイメージング・デバイスをそれぞれが含み、組み合わされてイメージングアレイを形成する複数のタイルと、複数の前記タイルをそれぞれ支持している二つまたはそれ以上のモジュールと、前記二つまたはそれ以上のモジュールを支持しているモジュール支持構造とを含むことを特徴とする。【選択図】  図５
2011257431.tif 000002
【特許請求の範囲】
【請求項１】
放射線のイメージングのための装置であって、
放射線検出器セルのアレイを有しているイメージング・デバイスをそれぞれが含み、組み合わされてイメージングアレイを形成する複数のタイルと、
複数の前記タイルをそれぞれ支持している二つまたはそれ以上のモジュールと、
前記二つまたはそれ以上のモジュールを支持しているモジュール支持構造とを含むことを特徴とする装置。
【請求項２】
請求項１に記載の装置において、
前記タイルが前記二つかそれ以上のモジュールの各々に対して取外し可能なように取り付けられることを特徴とする装置。
【請求項３】
請求項１または請求項２に記載の装置において、
前記イメージング・デバイスが放射線検出器セルの二次元アレイを有することを特徴とする装置。
【請求項４】
請求項１乃至３の何れかに記載の装置において、
前記二つまたはそれ以上のモジュールの各々がボードを備え、前記ボードはその第１の面上に、タイルの装着位置のアレイを含み、各装着位置は前記タイル上の対応しているタイル接点に接触するための装着位置接点の構成を含むことを特徴とする装置。
【請求項５】
請求項４に記載の装置において、
前記ボードが細長いボードであり、二つまたはそれ以上の列のタイルを支持するための二つまたはそれ以上の列の装着位置を含む装置。
【請求項６】
請求項４または５に記載の装置において、
前記ボードが前記第１の面上に、前記タイルで埋められていない回路領域を有し、
前記回路領域は前記イメージング・デバイスへのアクセス及び前記イメージング・デバイスからの出力を制御するための制御回路を含むことを特徴とする装置。
【請求項７】
請求項６に記載の装置において、
前記第１の面とは反対側の、前記ボードの面上に回路をさらに含むことを特徴とする装置。
【請求項８】
請求項７に記載の装置において、
前記装着位置接点を前記回路に対して接続する導電性の経路を有し、
前記回路および前記導電性の径路がタイルをクラスタの中に電子的にグループ化するように配置され、前記クラスタの前記タイル上のイメージング・デバイスが直列に読み出されることを特徴とする装置。
【請求項９】
請求項８に記載の装置において、
前記クラスタがメガクラスタの中に電子的にグループ化され、前記メガクラスタは、直列に読み出される一つまたはそれ以上の前記クラスタを含むことを特徴とする装置。
【請求項１０】
請求項９に記載の装置において、
前記クラスタのどれが前記メガクラスタに対して組み合わされているかを選定するための電子スイッチ回路を含むことを特徴とする装置。
【請求項１１】
請求項１０に記載の装置において、
前記電子スイッチ回路が前記クラスタの選択的非活動化を提供するように配置されていることを特徴とする装置。
【請求項１２】
請求項１乃至１１の何れかに記載の装置において、
前記二つまたはそれ以上のモジュールのそれぞれが細長いモジュールであり、前記モジュール支持構造が互いに隣のものと整列されている前記モジュールの一次元配列を支持することを特徴とする装置。
【請求項１３】
請求項１２に記載の装置において、
前記各モジュールが平らなボードを含み、隣接しているモジュールが第１の方向に、そして反対の方向に交互に配置され、前記第１および反対の方向が前記ボードの面に対して垂直であることを特徴とする装置。
【請求項１４】
請求項１乃至１３の何れかに記載の装置において、
隣接している前記イメージング・デバイスの表面間に配置される絶縁材料のフィルムを含むことを特徴とする装置。
【請求項１５】
請求項１乃至１４の何れかに記載の装置において、
インターフェース回路を含むインターフェース・ボードをさらに備え、前記二つまたはそれ以上のモジュールの各々が前記インターフェース・ボードに対して電気的に接続され、
前記インターフェース回路が複数の前記モジュールに対してそれぞれのモジュールからの出力を多重化するための回路を含むことを特徴とする装置。
【請求項１６】
請求項１乃至１５の何れかに記載の装置において、
イメージング・カセットを含み、
前記イメージング・カセットは、前記イメージング・カセットを外部プロセッサに対して接続するための外部コネクタを有することを特徴とする装置。
【請求項１７】
請求項１乃至１６の何れかに記載の装置および制御用エレクトロニクスおよび／または前記カセットから出力される信号を処理するためのイメージ・プロセッサを備えるイメージング・システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モジュール構造のイメージング装置に関する。特に、本発明は複数のイメージング・デバイスを含むイメージング装置に関する。
【背景技術】
【０００２】
本発明は、半導体イメージング・デバイスを使っている大面積のイメージングのためのイメージング装置に応用され、特に高エネルギーの放射線（すなわち、Ｘ線などの、１ｋｅＶを超えるエネルギーの放射線）のイメージングに適している。
カセット・フィルム、ワイヤ・チャンバなどの他の様式、シンチレーションの結晶またはスクリーン（たとえば、ヨード化ナトリウムＮａＩ）、ＢＧＯ（酸化ビスマス・ゲルマニウム）およびＣＲプレート（計算機ラジオグラフィ）などのＸ線イメージングのための従来の装置が過去４０年にわたって利用されてきた。
比較的最近、スタンドアローンの実装および、シンチレーションのスクリーンに対して結合されている形式の両方でのＣＣＤベースのデバイス、シリコン・マイクロストリップ検出器および半導体ピクセル検出器などの半導体イメージング・デバイスが採用されてきている。
【０００３】
ＡＳＩＣ（特定用途向けＩＣ）のＣＭＯＳプロセスに基づいた、本出願人の［特許文献１］に記述されているような半導体ピクセル検出器は高い空間分解能、直接検出、コンパクト性、高い吸収効率およびリアルタイムのイメージングを提供することができる。しかし、ＡＳＩＣのＣＭＯＳ技術における制限（たとえば、歩留まり）によってモノリシック検出器の最大サイズは、数平方センチメートルに制限される。したがって、個々のモノリシック検出器を組み合わせるための各種方法が提案されてきた。その主な挑戦課題はブラインド領域のない大きな連続のイメージング領域を形成することである。
【０００４】
最終の画像においてそのような非活動領域を消去するための一つの方法は、ソフトウェアの補間を使う方法であった。しかし、この方法は失われた情報を復元せず、近似の情報を提供するだけである。
非活動領域の存在しない大きいイメージング領域においてモノリシック検出器を組み合わせるための他の方法が提案されてきている。
【０００５】
上記の本出願人の［特許文献１］においては、必要な全体の領域の３分の１が単独の露光において画像化される方法でモザイク状に個々の検出器がスタガー配置されているタイリングの方法が提供されている。そのモザイクの異なる位置において３回の異なる露光が必要である。この方法は、必要な検出器の合計個数が減少し、欠陥のある検出器の交換が可能なので、コスト効率が良い。しかし、この解決策は二つの後続位置にイメージング領域を移動させる移動装置を必要とする。実質的に連続のカバレージを提供するために合計３回のスナップショットが撮影される。
【０００６】
［特許文献２］においては、個々のイメージ検出器を結合するための方法が記述されている。検出器はステップ型のサポートに接着されていて、一つのステップ上の検出器が次のステップのエッジを超えて伸びており、次の低い方のステップ上の検出器に部分的に重なるようになっている。この方式は大面積の連続イメージングが可能であるが、画像の面積の増加に伴って厚さが増加する剛直なデバイスを提供する。さらに、個々の検出器が装置の上にしっかりと接着されるので、欠陥のあるコンポーネントの交換が考慮されていない。
【０００７】
大面積のイメージングに対するもう一つの方法が、［特許文献３］の中で記述されている。この方法は、いくつかの個々の検出器基板を含むイメージング装置を提供し、各基板は互いに隣接して配置され、そして隣接している検出器基板に重なるサポート用基板の手段によって互いにしっかりと結合されている。検出器基板は、インジウム・バンプの手段によってそのサポート用基板に対してしっかりと連結されている。装置の合計厚さは画像面積によって変わらないが、この場合も全体としての構造が剛直であり、個々の検出器を簡単に交換することはできない。さらに、［特許文献３］では、互いにしっかりとバンプでボンドされている要素のアレイを含んでいる大きな構造を作ることが実際には極めて困難である。
【０００８】
本出願人の［特許文献４］は、たとえば、［特許文献１］の中で記述されているタイプのイメージング・デバイスを支持平面上に装着するための方法を記述しており、その中で、イメージング・デバイスがマウントに対して固定されてイメージング・デバイスのタイルを形成し、そして次にそのタイルがねじ、真空または他の締結方法の手段によって支持平面上に取り除き可能なように装着され、イメージング・デバイスのタイルを非破壊的に取り除くことができる装着を可能にしている。しかし、個々のタイルを個々に装着する必要があり、それは時間が掛かり、大型のアレイに対しては困難な仕事となる可能性がある。また、大きなアレイのための個々のタイルに対する多数の電気的接続を提供するには、高価な支持平面を開発する必要がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際特許出願ＷＯ９５／３３３３２号
【特許文献２】ヨーロッパ特許出願ＥＰ‐Ａ‐４２１ ８６９号
【特許文献３】ヨーロッパ特許出願ＥＰ‐Ａ‐５７７ ４８７号
【特許文献４】英国特許出願ＧＢ‐Ａ‐２，３０５，０９６号
【特許文献５】英国特許出願ＧＢ９６１４６２０．４号
【特許文献６】英国特許出願ＧＢ９７０３３２３．７号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
したがって、支持平面上での多数の個々のタイルの正確な相対的な位置決めを容易化することなど、大面積のイメージングに関して解決されなければならない問題が残っている。また、そのタイルから読み出すことができるように、そのタイルの外部の電子部品に対して接続する装置を単純化するためのベースを提供する構造が必要である。
【課題を解決するための手段】
【００１１】
本発明は、個々のタイルを相互に、そしてマスタの支持平面に対して正確に装着しやすくするための方法を探索する。
本発明の特定の、そして好適な態様が、添付の独立の、および従属請求項の中で詳しく説明されている。従属請求項からの特徴を任意の適切な方法で、そしてその特許請求項の中で列挙されている特定の組合せにおいてだけでなく、独立請求項の特徴と組み合わせることができる。
【００１２】
本発明の一つの態様によれば、放射線のイメージングのための装置が提供される。該装置は、 放射線検出器セルのアレイを有しているイメージング・デバイスを個々に含んでいる複数のタイルと、 前記複数のタイルを支持している複数のモジュールと、 前記モジュールを支持しているモジュール支持構造とを含んでいる。
【００１３】
したがって、本発明によれば、イメージング・アレイを形成するための複数のイメージング・デバイスを装着するためのイメージング・モジュールを提供することができ、そのイメージング・モジュールは、マスタ支持構造の上に装着可能なように構成され、そして少なくとも一つのイメージング・デバイスのタイルを所定の位置に支持するように構成されている。特定の応用に対して必要に応じて共通のモジュール支持構造上に一つまたは複数のモジュールを装着することができる。
【００１４】
これによって複数のタイルのモジュール形式の装置が可能となり、タイルを互いに関して容易に配置することができ、それによってモジュールを互いに関連させてアセンブリし、大面積のイメージング装置を提供することができる。また、本発明によるイメージング装置は、本発明の好適な開発に関して以下に説明されるように、イメージング・デバイスの外部の回路部品に対する接続および構成配置を単純化するためのベースも提供する。
【００１５】
一つの好適な実施形態においては、たとえば、イメージング・カセットを形成するために、タイルが一つのモジュール上に装着され、そして次にそのモジュールが支持構造の上に装着される。そのモジュールは一つまたはそれ以上の列の中に複数のタイルの装着位置を提供し、それによってタイルをモジュールに関して、そして互いに関して正確に装着することができ、その後、マスタの支持構造の上に装着することができる。
【００１６】
好適には、タイルは必要な時に、故障しているタイルの交換、および／または分解能の異なるタイルの交換および／または異なるイメージング応用のための仕様のタイルの交換を容易化するために、取外し可能な方法でモジュール上に装着される。また、好適には、モジュールは取外し可能な方法で支持構造の上に装着され、必要な時に一つのモジュールをそっくり交換すること、および／または分解能が異なっているタイルを搭載しているモジュールおよび／または異なるイメージング応用のための仕様のモジュールの交換を容易化することができる。
【００１７】
一つの実施形態においては、イメージング・デバイスは二次元アレイの放射線検出器セルを有し、そしてモジュールは二次元アレイのタイルを支持する。
一つの好適な実施形態においては、モジュールは１枚のボードを含み、そのボードの第１の面上に、タイルの装着位置のアレイを含み、各装着位置はタイル上のタイルの接点に対応している接触のための装着位置接点の装置を含んでいる。そのボードは細長く、そして二つまたはそれ以上の段のタイルを支持するための二つまたはそれ以上の装着位置を含む。そのボードは第１の面上に、タイルで埋められていない回路領域を備えている。好適には、その回路領域はボードの一端に隣接していて、イメージングのアレイのために利用できるサイズを最大にする。回路領域はそのイメージング・デバイスに対するアクセスおよび信号の出力を制御するための制御回路を含むことができる。他の方法としては、またはさらに、回路はボードの第１の面と反対側の面上に設けることができる。
【００１８】
したがって、モジュールは１枚のボード、たとえば、多層プリント基板を含むことができ、それは装着位置を伴う第１の領域およびタイルの外部の回路のための第２の領域を備えており、外部回路としては、たとえば、電源回路、モジュール・コントローラ回路および外部インターフェース回路がある。そのボードは、装着位置の接点を回路に接続するための導電性トラックを含む多層プリント基板であることが好ましい。モジュールのあらかじめ定義された領域の中に回路を提供することによって、装置のモジュール性が向上し、特定の応用および技術に対して詳細設計を仕立て上げることができる。
【００１９】
個々のタイルと外部コンピュータとの間の通信の性能を向上させるための好適な装置においては、モジュールの内部のタイルがクラスタに電気的にグループ化されている。クラスタの内部のタイルは直列に読み出されることが好ましく、そして一つまたはそれ以上のクラスタが直列に読み出され、実効的により大きなクラスタ（メガクラスタと呼ばれる）を形成する。一つの好適な実施形態においては、メガクラスタが並列に読み出される。有利なこととして、いくつかのクラスタを選択的に非活動化することができ、したがって、読出しの速度を増加させ、イメージに必要な面積を少なくすることが望ましい場合に、メガクラスタに含まれるタイルの数をより少なくすることができる。一つの実施形態においては、モジュール当たり一つの出力を提供するようにするために、一つのモジュールのメガクラスタの出力がそのモジュール上で多重化される。他の方法としては、またはさらに、ディジタル化されるべき信号の総数をさらに減らすために、異なるモジュールからの出力を多重化することができる。
【００２０】
一つの実施形態においては、イメージング・デバイスのタイルがイメージング・デバイスおよびマウントを含み、そのイメージング・デバイスのイメージ検出面がそのマウントの装着の面に関して傾けられており、その装着面はそのモジュール上のタイルの装着位置における対応している装着位置の接点と相互接続可能なタイルの電気的接点を含んでいる。その支持構造上のモジュールの装着は、イメージ検出器の面と、その装置が装着されているイメージング・カセットの面との間の角度に対して少なくとも部分的に補正するために、そのモジュールが傾斜されるように配置されている。
【００２１】
イメージング・デバイスの好適な一つの形式は、放射線に感じる一つまたはそれ以上の検出層と、一つまたはそれ以上の読出し層とを含み、検出層および読出し層は、読出し層にほぼ平行になっているイメージ検出面または検出器層の面と結合されている。検出器層は少なくとも二つのエッジにおいて読出し層を超えており、さらにもう一つのエッジが読出し層とマウントとの間の配線の接続を提供することが好ましい。エッジをイメージング・デバイスとマウントとの間に設け、イメージング・デバイスのイメージ検出面とマウントの装着面との間の角度を維持することができる。
【００２２】
本発明の一つの好適な実施形態は、細長い形モジュールを含み、そしてその支持構造は、互いに隣と整列されている一次元のモジュールのアレイを支持する。
隣接しているモジュールのイメージング・デバイスを互いに機械的に連結されている状態にすることができる。他の方法としては、隣接しているモジュールが第１の方向において交互に配置され、反対の方向においてはそのモジュールの面に対してほぼ垂直になっている。
また、装置はインターフェース回路を含んでいるインターフェース・ボードを含み、そのモジュールをインターフェース・ボードに対して電気的に接続することができる。インターフェース回路は、それぞれのモジュールからの出力を多重化するための回路を含む。
【００２３】
また、本発明は上で定義されたような装置を含んでいるイメージング・カセットをも提供する。そのイメージング・カセットはイメージング・カセットを外部プロセッサに対して接続するための外部コネクタを含むことができる。その支持構造をカセットのハウジングと一体化するか、あるいはそのカセットのハウジングの内部に含めることができる。そのカセットがＸ線のイメージングのための従来のフィルム・カセットを置き換える場合、そのカセットはＸ線透過面を有しているハウジングを含む。
【００２４】
本発明の一つの実施形態は合計のイメージング面積が、たとえば、約１００×２００ｍｍで、厚さが２．５ｃｍ以下であるイメージング・カセットを提供することができる。そのカセットはポータブルで軽量化することができる。また、欠陥のあるタイルを容易に交換することができる。３５μｍのピクセル・サイズとして、１００×２００ｍｍのイメージング・カセットは約１６００万個のピクセルを含むことができる。１０または１２ビットの分解能でのピクセルのディジタル化をピクセル当たり１６ビットのコンピュータ・メモリによって提供することができる。カセットからコンピュータへの高速のデータ転送を、たとえば、５秒以下のデータ転送時間で実現することができる。
【００２５】
本発明は、上記のような装置および制御用エレクトロニクスおよび／またはカセットからの出力信号を処理するためのイメージ・プロセッサを含んでいるイメージ・システムを提供する。カセットの出力は信号を多重化した後、たとえば、外部コンピュータにおいてディジタル化することができる。他の方法としては、それを、たとえば、インターフェース・ボードまたはモジュールの中のインターフェース回路の一部とすることができる。アナログおよび／またはビデオのディジタル化を使うことができる。
【００２６】
本発明のもう一つの態様によれば、上記のような装置について使うためのモジュールが提供され、そのモジュールによってタイルのアレイを装着することができ、各タイルは、放射線検出器セルのアレイを有していて、その装着面上に複数のタイル接点を有しているイメージング・デバイスを含んでいるようにすることができる。そのモジュールは、 第１の面上にタイルの装着位置のアレイを備え、各装着位置はタイル上のタイル接点に対応している接触のための装着位置接点の装置および、そのタイル装着位置においてそのタイルの取外し可能な装着を可能にする手段を含んでいるボードと、 タイル装着位置に装着された時に、それぞれのタイルに対するアクセスおよびタイルからの出力を制御するための回路と、 装着位置の接点から回路への電気的接続と、 複数のそのようなモジュールに対する支持構造上にモジュールを装着するための手段とを含む。
【００２７】
本発明のさらにもう一つの態様によれば、放射線のイメージンングのためのイメージング・アレイを形成する方法が提供され、 放射線検出器セルのアレイを備えているイメージング・デバイスをそれぞれ含んでいる複数のタイルをイメージング・モジュール上に装着するステップと、 タイルのアレイを支持するモジュールをイメージング・サポート上に、複数のモジュールを装着するステップとを含んでいる。
【００２８】
本発明のさらにもう一つの態様によれば、イメージング・デバイスのタイルを製造する方法が提供される。その方法は、 一つのモールドの内部に所定の角度でタイル・マウント上にイメージング・デバイスを支持するステップと、 イメージング・デバイスとタイル・マウントとの間の体積を充填材料で埋めるステップと、 そのモールドからそのイメージング・デバイスのタイルを取り除くステップとを含んでいる。
【図面の簡単な説明】
【００２９】
【図１】イメージング・システムの概略図である。
【図２】イメージング・デバイスの概略部分断面図である。
【図３】イメージング・セル回路の概略図である。
【図４】イメージング・タイルに対する提案の概略図である。
【図５】本発明の一つの実施形態によるイメージング・モジュールの一例の側面図、平面図および機能図を含む。
【図６】二つのイメージング・デバイス・タイルの相対的な配置を示している概略側面図である。
【図７】イメージング・カセットの概略平面図である。
【図８】カセットの二つの実施形態の概略側断面図である。
【図９】カセットのもう一つの側断面図である。
【図１０】カセットの概略外観図である。
【発明を実施するための形態】
【００３０】
本発明の実施形態が以下に例だけを示す方法によって、添付図面を参照して記述される。
図１は、放射線１４を受ける物体１２の放射線イメージングのための本出願人の［特許文献１］の中で記述されているイメージング・システムの一例１０の概略図である。たとえば、放射線はＸ線であってよく、そして物体１２は、たとえば、人体の一部であってよい。イメージング・デバイスは少なくとも一つのアクティブ・ピクセル半導体イメージング・デバイス（ＡＳＩＤ）１６を含んでいるイメージング・アレイ１５を含む。
【００３１】
図１には一つのＡＳＩＤ １６だけが示されているが、イメージング・アレイは普通は複数のイメージング・デバイス１６を含む。各イメージング・デバイス１６は複数のイメージ、あるいはピクセル・セル１８を提供する。各イメージング・デバイスはＸ線、γ線またはβ線またはα線などの高エネルギーの入射放射線を直接検出し、対応しているイメージ検出セル上の、あるいはそれに隣接しているランダムにアクセス可能なアクティブな、動的イメージ・セル回路の手段によって、各ピクセル・セルにおいてそのイメージ・セルに入射する放射線を表す値を蓄積する。
【００３２】
イメージング・デバイス１６は、各イメージ、あるいはピクセル・セルがイメージング検出器セル１９と、アクティブなイメージ・セル回路２０とを含んでいる単独の半導体基板（たとえば、シリコン）として構成することができ、あるいは代わりに二つの基板、すなわち、一つはイメージ検出器セル１９のアレイ付きで、そしてもう一つはアクティブ・イメージ・セル回路２０のアレイ付きで、その基板が互いに、たとえば、マイクロバンプ（バンプ・ボンド）によって機械的に連結されている基板として構成することができる。
【００３３】
図２は、基板の連結を示している２基板イメージング・デバイスの概略部分断面図である。イメージ検出器基板４４の個々の検出器セル１９は、マイクロバンプ４６の手段によって読出し基板４２の対応しているセル回路２０に対して連結されている。セル回路２０はＦＥＴのシンボルの手段によって、基板４２の中に図式的に示されている。
【００３４】
検出器基板４４は入射放射線にさらされている基板４４のサイドにある連続的な電極５０を備えている。したがって、図２において入射放射線は上向きの方向に到着すると仮定される。検出器基板４４の後面には、複数の検出器セル電極５４が設けられている。それは検出器基板４４の内部の個々のイメージ検出器セル１９を実効的に形成する検出器セル電極５４のアレイである。バイアス電圧が連続電極５０に印加され、イメージ・セル検出ゾーン５２が連続電極５０とそれぞれの検出器セル電極５４との間に形成されている。各検出器セル電極は、それぞれのマイクロバンプ４６によってそれぞれのセル回路２０に対して電気的および機械的に結合されている。図２の中の表現は、ごく概略的であり、正確な縮尺図ではないことを理解されたい。
【００３５】
フォトンが検出器セル１９において光吸収され、電荷を生成する時、あるいは荷電された放射線が検出器セル１９における検出器基板４４の検出ゾーン５２をイオン化する時、電気パルスがそのイメージ・セル１８に対する検出器基板検出ゾーン５２からセル回路２０へ流れる。
【００３６】
次に、その電気パルスに関連付けられた値が電荷の値として直接に、あるいは後続の到来する放射線から生成される新しい電荷が絶えず加算されるように等価な電圧または電流の値としてのいずれかでアクティブな回路要素の中に蓄積される。可能な蓄積デバイスの例としては、集積されたキャパシタまたは集積されたトランジスタのゲートなどがある。セル回路２０における電荷の蓄積プロセスは、実質的にランダム・アクセスの方法で、各セル回路２０をアドレスすることによって情報を読み出すプロセスを開始するために制御電極２４から制御信号が発行されるまで継続する。蓄積された電荷の値の読出し時に、電荷が絶えず蓄積される。セル回路２０は読出しの後、選択的にリセットすることができ、電荷の蓄積回路要素を放電することができ、そして実際的にデッド・タイムなしで非常に短い時間の間、その時だけイメージ・セルが非活動化される。
【００３７】
したがって、その検出器セル１９の検出器ゾーン上に、たとえば、フォトンまたは放射線の荷電粒子が入射する時、検出器セルの中で生成された電荷を蓄積するために各イメージ・セル１８に対してセル回路２０が設けられている。アクティブなセル回路２０および検出器セル１９のサイズは、数十ミクロン（たとえば、１０〜５０μｍ）のオーダとすることができる。
【００３８】
セル回路の一例の概略図が図３を参照して説明される。この例のセル回路はカスケード接続された増幅器として配置されている電界効果型トランジスタ（ＦＥＴ）を使用する。ＦＥＴ Ｍ１１Ａ ７０、および特にそのゲートが電荷蓄積回路を形成する。ＦＥＴ Ｍ１１Ｂ ７２は読出し回路を形成する。ＦＥＴ Ｍ１１Ｃ ７７はリセット回路を形成する。ＶＢＩＡＳ ６０は、イメージ・セルの検出器セル１９を形成しているデプレッション・ゾーンに加わるバイアス電圧入力である。検出器セル１９はダイオードのシンボルＤ１１によって表わされている。セル回路そのものの中で、ＳＩＧＯＵＴ ６２はアナログ信号出力であり、ＶＡＮＡ ６４はアナログ電源の入力である。ＲＥＳ‐Ｒ‐１ ６６は、リセット入力であり、ＥＮＡ‐Ｒ‐１ ６８はセル回路に対するイネーブル入力である。
【００３９】
入射放射線に応答して検出器セル１９の中で発生された電荷は、ＲＥＳ‐Ｒ‐１ ６６およびＥＮＡ‐Ｒ‐１ ６８の入力が両方ともローである時、トランジスタＭ１１Ａ ７０のゲートの中に自動的に蓄積される。イメージ・セルを読み出すために、ＥＮＡ‐Ｒ‐１ ６８がハイ状態にされ、それによってトランジスタＭ１１Ａ ７０から、トランジスタＭ１１Ｂ ７２を通ってＳＩＧＯＵＴ ６２へ電流が流れる。セル回路はＲＥＳ‐Ｒ‐１ ６６をハイにすることによってリセットされ、その時、ＲＥＳ‐Ｒ‐１ ６６が僅かに数マイクロ秒μｓの間ハイになっていた後、蓄積された電荷がすべてトランジスタＭ１１Ａ ７０のゲートから取り除かれている。ＲＥＳ‐Ｒ‐１ ６６がロー・レベルへ変わった直後に、電荷がトランジスタＭ１１Ａ ７０のゲートにおいて蓄積を開始することができる。リセット・パルスがリセット入力ＲＥＳ‐Ｒ‐１ ６６へ供給されなかった場合、イネーブル入力ＥＮＡ‐Ｒ‐１ ６８がハイになる時に読出し動作は、その電荷を破壊せず、蓄積された電荷に直接比例している電流を単に生じる。これによってリセットすることなしに複数回の読出しが可能である。
【００４０】
図３に示されている例において、電荷蓄積機能は電荷蓄積トランジスタＭ１１Ａ ７０のゲートのキャパシタンスが、図３の検出器セル１９、電荷蓄積回路７０、読出し回路Ｍ１１Ａ ７２およびリセット回路７７の実質的な（たとえば、９０％以上の）入力ノード・キャパシタンス（合計キャパシタンス）を形成するように配置し、すべての他の回路（および検出器）のコンポーネントの寄生の、あるいは不要なキャパシタンスを最小化することによって、電荷蓄積能力を最大にすることができる。たとえば、３５μｍ×３５μｍのセル回路の場合、Ｍ１１Ａ ７０のキャパシタンスは、２ｐＦで、ＦＥＴのゲート電圧のダイナミック・レンジを最小２Ｖとすることができる。これは蓄積キャパシティの中での約２５，０００，０００個の電子に対応する。
【００４１】
図１に戻って、制御電極２４は二方向の矢印２２によって図式的に表わされている半導体基板上のセル回路１８に接続されている、処理および制御の回路を含む。制御回路２４によって、個々のイメージ・セル１８におけるセル回路２０の中に蓄積された電荷を読み出すために、アドレスされる（たとえば、走査される）個々のイメージ・セル１８に関連付けられたセル回路２０をイネーブルすることができる。電荷の読出しはディジタル化のためのアナログ−ディジタル変換器（ＡＤＣ）および、バイナリ信号を処理するためのデータ・リダクション・プロセッサ（ＤＲＰ）に対して供給される。
【００４２】
制御回路２４は矢印２６によって図式的に表わされている径路を経由してイメージ・プロセッサ２８に対してさらにインターフェースされる。イメージ・プロセッサ２８はデータ記憶回路を含み、関連のイメージ・セル１８の位置に沿って各イメージ・セルから読み出された電荷のディジタル値を記憶する。各イメージ・セル１８に対して、そのイメージ・セルから読み出された電荷の値が、そのイメージ・セルに対して既に貯えられていた電荷の値に対して加算され、電荷の値が蓄積されるようにする。結果として、各イメージを、たとえば、データベースの中に格納することができるピクセル値の二次元アレイの表現として格納することができる。
【００４３】
イメージ・プロセッサ２８は与えられたイメージ（すべてのアレイ）またはそのイメージの一部分（そのイメージ・アレイの部分サンプル）を選択するために、データベースの中の貯えられたイメージ・データにアクセスすることができる。イメージ・プロセッサ２８は、その選択されたイメージ位置に対する貯えられた値を読み出し、そして矢印３０によって図式的に表わされている径路を経由してデータ表現をディスプレイ３２上に表示させる。そのデータは表示以外の形式で、あるいは表示の他にプリントすることができ、そしてそれ以降の処理操作に対して提供することができる。
【００４４】
たとえば、背景およびノイズを一定値として各ピクセルの電荷の値から差し引くことができる。このペデスタルおよび／または背景の減算は、イメージの採取の前に、「空の」イメージが取得される場合に可能である。各ピクセルに対して、背景の値が得られ、そして差し引かれるようにすることができる。
矢印３４によって図式的に表わされている径路によって接続されていて、二重矢印３８によって図式的に表わされているディスプレイ３２と対話することができるユーザ入力装置３６を使って、イメージング・システムの動作を制御することができる。ユーザ入力装置３６は、たとえば、キーボード、マウスなどを含むことができる。
【００４５】
本出願人の同時係属出願の［特許文献５］において、個々の検出器を非破壊的に交換するためのオプションを同時に保存しながら、連続的なカバレージを提供するための方法が記述されている。詳しく言えば、この方法は本出願人の［特許文献１］の中で記述されているＡＳＩＣ ＣＭＯＳ結晶シリコン読出しチップ４２に対してバンプ・ボンドされている半導体基板４４を含んでいる、ハイブリッドのイメージング・デバイスに対して適用される。
【００４６】
添付図面の図４は、［特許文献５］の図３Ｂに対応している。ここで、図１〜図３を参照して上で説明されたバンプ・ボンドされた検出器読出し構造４４／４２を含んでいるイメージング・デバイス１６が、プリント基板（ＰＣＢ）のマウント８１上に装着され、タイル９０と呼ばれるイメージング・デバイスを形成する。検出器読出し構造４４／４２はくさび８０または等価な構造の手段によってＰＣＢ ８１に関して傾けられている。この方法で、タイル（たとえば、９０．１）のアクティブ領域９４が後続のタイル（すなわち、隣接しているタイル９０．２）の非活動領域９２をカバーする。各タイルの領域９２はＰＣＢ８１と読出し基板４２との間の配線の接続８３のために確保されている。
【００４７】
マスタ・サポート８２と、ＰＣＢ ８１との間の電気的接触は、導電性のバンプ、あるいはボール８４および導電性のリングまたはパッド８５の接続による手段によって実現される。リング８５は絶縁層８６の中の孔の手段によって所望の位置に置かれる。リング８５の下に導電性の接点がある。タイル９０はタイル・マウントＰＣＢ ８１から突き出ているねじ８８およびナット８７の手段によって、マスタ・サポート８２上に装着されている。他の方法としては、他の取外し可能な締結手段、たとえば、ゼロ挿入力コネクタ、クリップ、真空などの手段を使ってタイルをサポート上に取外し可能なように固定することができる。
【００４８】
図４の平面に対して直角の方向に沿ってのイメージの連続性は検出器がこの方向に沿っての二つのエッジまでアクティブであることを必要とする。本出願人の同時係属出願の［特許文献６］号は、これに対する解決策を提供し、それによって検出器基板４４がサイドまたは領域９２を除いて三つのサイドのすべての上にある読出し基板４２の上に延びている。
【００４９】
図５は本発明の一つの実施形態のイメージング・モジュールの一例の概略側面図（ａ）、平面図（ｂ）および機能図（ｃ）を含む。本発明の一つの実施形態はカセットの中のタイルの装着の問題を減らしながら、図１〜図４を参照して上で説明されたような、イメージング・タイルのアレイを含むイメージングの応用のためのイメージング・カセットに適しているモジュールを提供しようとしている。
【００５０】
したがって、本発明の一つの実施形態はモジュール構造を提供し、それによってカセットが複数のイメージング・タイルを支持する一つまたはそれ以上のモジュールを含むことができる。本発明の一つの好適な実施形態においては、一つまたはそれ以上の列のタイルがモジュール上に提供されているラダーに似ている。実際に、そのモジュールはラダーとしても知られている。
【００５１】
したがって、本発明の一つの好適な実施形態においては、従来のＸ線フィルム・カセットに対する置換えとして構成することができるイメージング・カセットは、一つまたはそれ以上のモジュールの集合を含み、各モジュールは、その上に装着されている一つまたはそれ以上のイメージング・タイルの集合を含んでいる。一つの好適な実施形態においては、そのタイルは取外し可能な締結の手段、たとえば、ねじとナットによって非破壊的に取外し可能な方法でモジュール上に装着され、そしてそのモジュールは非破壊的に取外し可能な方法、たとえば、ねじおよびナットによってカセットの中に装着されている。これによって使用中のタイルおよびモジュールの交換が容易化され、たとえば、タイルまたはモジュールが故障している場合、および／または異なるカセット間でタイルまたはモジュールを移動させる時、および／またはカセット内のタイルおよび／またはモジュールのイメージング特性を変更する場合に、使用中のタイルおよびモジュールの交換が容易化される。
【００５２】
図５ａおよび図５ｂは、この好適な実施形態の一例の実装を示している。このラダー・モジュールの例１００は、多層プリント基板１０２の上に装着されている２４個のイメージング・タイル９０を含む。タイル９０は図５ａに示されているように、モジュール・ボード１０２の上面に２段および１２列の二次元のモザイクに配置されている。モジュール１００の領域１０４は、特定の応用のために必要な、アナログの電子回路、マルチプレクサ、前置増幅器、アナログ−ディジタル変換器などの電子部品１０６のためにモジュール・ボード１０２の上で確保されている。
【００５３】
モジュール・ボード１０２の先端１０８にある、たとえば、アパーチャすなわち、開口部１１０は、カセットのサポート（図５には示されていない）上にモジュール１００を装着するためのねじまたは他の締結手段（図５には示されていない）を受け付けるために設けられている。ケーブル・コネクタ１０９、エッジ・コネクタ、リボン・ケーブルなどの別の電気的接続装置を提供することもできる。他の方法としては、ボードを機械的に取り除くことができるようにモジュール・ボード１０２を配置し、そして電気的接続を提供するために役立つ、たとえば、ゼロ挿入力コネクタ、他のピンおよび／またはソケット・コネクタ装置などの電気的コネクタ装置と組み合わせて提供することができる。
【００５４】
絶縁材料１１２の層がタイル９０をモジュール・ボード１０２から分離している。絶縁層１１２は１ｍｍより厚くないことが好ましい。タイル９０の上のバンプ形状の接点８４（図６参照）を、モジュール・ボード１０２の上または中の接点および導電性の径路に対して電気的に（電力）および電子的に（信号）接続することができる、弾力性のある導電性要素であることが好ましい導電性のゴムのパッドまたはリング８６（図６参照）または他の導電性の要素を配置するために、たとえば彫刻によって、孔８５（図６）が設けられている。導電性のゴムのパッド８６が使われる場合、そのゴムの厚さは０．５ｍｍより薄いことが好ましい。
【００５５】
スイッチ、キャパシタ、コイルなどのアナログの電子回路部品１１３は、図５ａに示されているように、モジュール・ボードの下側に配置されることが好ましい。これらの部品は、たとえば、タイルの電子部品の直流電圧に附随するノイズを減らすか、あるいは消去するのに役立つ。
【００５６】
この実施形態の中でモジュール１００上のタイル９０の二つの段を選定したのは、それが各タイル９０に対して少なくとも一つのフリー・エッジを提供し、したがって、交換が容易になり、そして同時に、電子部品１０６を装着するための領域１０４において十分なスペースを提供するので好ましいからである。しかし、他の実施形態においては、２個以外のタイル９０の段が使えることに留意されたい。
【００５７】
この実施形態においては、タイル９０はクラスタ１１４の中に電気的および電子的にまとめられて配置され、各クラスタの内部の個々のタイルが直列にのみ読み出されるようになっている。個々のクラスタ１１４を一緒にまとめていわゆるメガクラスタ１１６を形成し、一つのメガクラスタの中のすべてのタイルが実効的にシリアルに読み出されるようにすることができる。その時、別々のメガクラスタは並列に読み出される。タイルの場所の接点から電子回路までの導電性の径路は、多層回路ボード１０２の中の層の上の導電性の径路によって形成される。層間の接続は従来の多層回路ボード技術に従って、メッキされたスルーホールによって与えられる。敏感な信号を回路ボードの内部の別の層に割り当て、遮蔽層によってシールドすることができる。
【００５８】
図５ｃの実装例において、各クラスタ１１４は三つのタイルを含み、合計でそのようなクラスタが８個ある。詳しく言えば、タイル１７１、１７２、１７３がクラスタ２０１の中でカスケードになっており、タイル１７４、１７５、１７６はクラスタ２０２の中でカスケードになっており、タイル１７７、１７８、１７９はクラスタ２０３の中でカスケードになっており、タイル１８０、１８１、１８２はクラスタ２０４の中でカスケードになっており、タイル１８３、１８４、１８５はクラスタ２０５の中でカスケードになっており、タイル１８６、１８７、１８８はクラスタ２０６の中でカスケードになっており、タイル１８９、１９０、１９１はクラスタ２０７の中でカスケードになっており、そしてタイル１９２、１９３、１９４はクラスタ２０８の中でカスケードになっている。
【００５９】
クラスタ２０１〜２０８は、対になって各６個のタイルの４つのメガクラスタ１１６を形成し、一つのメガクラスタの内部の６個のタイルが直列に読み出され、そして４つのメガクラスタが並列に読み出される。詳しく言えば、クラスタ２０１、２０２が一つのメガクラスタ２１０を形成し、クラスタ２０３、２０４がもう一つのメガクラスタ２１２を形成し、クラスタ２０５、２０６がもう一つのメガクラスタ２１４を形成し、そしてクラスタ２０７、２０８がもう一つのメガクラスタ２１６を形成する。
【００６０】
もう一つの実装例においては、クラスタ２０１、２０４、２０５および２０８が非活動化され、そしてクラスタ２０２、２０３、２０６および２０７だけがアクティブである。したがって、イメージング領域を削減して三つのタイルだけを直列に効果的に読み出すことによって読出しの速度を上げることができる。イメージング領域を大きくするか、小さくするかの選定は、電子回路１０６の中のスイッチの手段によって電子的に実行され、イメージング・タイル９０のどれかを取り外す必要はない。
【００６１】
図５のモジュール１００の特定の実装においては、タイル９０が約１８．１３×９．８５ｍｍのイメージング領域を提供する。エッジのピクセルのいくつかを除いて、ピクセルのピッチは３５μｍである。２５６段および５１２列のピクセルがあり、したがって、合計でタイル当たり１３１，０７２個のピクセルがある。検出器基板は、タイルの側面に近い領域９２の場合を除いて、検出器基板が読出し基板チップのエッジを超えて延びている（図４および図６参照）。したがって、図５ｂに示されているようにモジュール１００の上側および下側のエッジに沿って検出器の層を物理的および機械的に接触させることができる。言い換えれば、モジュールがカセットの中で並べて配列されている時（図７参照）、モジュール１００上の隣接しているタイルおよびカセットの隣接しているタイルの検出器基板のエッジ１２０を物理的（機械的）に接触させることができる（図８ａ参照）。
【００６２】
エッジ９２以外のエッジ上の読出し基板４２を超えて検出器基板４４が延びる広がりの大きさは、その検出器エッジがそれ自身定義される精度によって決定される。したがって、検出器基板のエッジは高精度（たとえば、２００μｍの精度）で形成されることが好ましい。この場合、検出器基板は少なくともこの量だけ読出し基板を超えて延びる。精度が１００μｍであって、検出器基板が読出し基板のエッジを少なくともこの量だけ超えて延びることがさらに好ましい。また、精度が５０μｍであって、検出器基板が少なくともこの量だけ半導体基板のエッジを超えて延びることがさらに好ましい。
【００６３】
また、精度が１０μｍであって、検出器基板が少なくともこの量だけ半導体基板のエッジを超えて延びるのがさらに好ましい。この目的のために検出器の研磨を採用することができる。ここで、半導体基板のエッジに対する参照は、領域９２に隣接している少なくとも二つのエッジに関連し、そしておそらくは領域９２に対するイメージング・デバイス１６の反対側の端にあるエッジに関連することを理解されたい。
【００６４】
もう一つの実施形態においては、薄い絶縁膜、たとえば、マイラー・フィルムが直接接触して隣接している検出器面間に配置されている（すなわち、図５ｂの１２０）。この膜の厚さは１０μｍより薄いことが好ましい。膜の厚さは５μｍより薄いことがさらに好ましい。膜の厚さは１μｍより薄いことがさらに好ましい。
【００６５】
代わりの実施形態においては、モジュール１００を交互に上向きおよび下向きの構成で配置することができ（図８ｂ参照）、一つのモジュールがモジュール平面に直角の方向に沿って直ぐ隣の各モジュールに相対的に、検出器の厚さより僅かに大きい量だけオフセットされている。この方法においては、検出器基板４４は互いに物理的に接触している必要はないが、それらは互いに僅かに下または上になっている必要がある。検出器基板４４のオーバラップはあまり大きい必要はなく、普通は３００μｍ以下のオーバラップである。検出器基板の厚さは普通は約１ｍｍになり得るので、カセットのために必要な追加の厚さは重要ではない。
【００６６】
内部のタイルのアラインメントが、図６を参照して説明される。検出器基板４４および読出し基板４２は、図２を参照して説明されたようにマイクロバンプによって一緒にボンドされている。次に、結果のイメージング・デバイス１６がＰＣＢの中の孔の中に配置されたねじ８８によってタイル・マウントＰＣＢ ８１上に正確に装着され、そのねじの端が下向きに突き出ている。その装着はジグおよび／またはモールドの手段によって実現される。５０μｍの機械的精度で機械加工された二片のアルミニウム・モールドが使われることが好ましい。
【００６７】
そのモールドは閉じられていて、イメージング・デバイス１６とタイル・マウント８１との間の体積がエポキシ樹脂で埋められている。モールドの領域は検出器のＣＭＯＳの上面およびＰＣＢの底面をエポキシのリークから保護するためにシリコンゴムで覆われている。イメージング・デバイス１６とタイル・マウント８１の面によって定められている角度、言い換えれば、くさび８０の挿入の角度はパララックス誤差を最小にするためにできるだけ小さい必要がある。それにもかかわらず、この角度が小さ過ぎた場合、領域９４の中の読出し基板４２は、それ以降のタイルの領域９２に近くなり過ぎ、電気的な不安定性を引き起こす。
【００６８】
この実装例においては、挿入の角度は５度である。ジグおよびモールドを使うことによって、この角度を高精度で決定することができる。この精度は１度より良好であることが好ましい。また、この精度は０．５度より良好であることがさらに好ましい。また、この精度は０．１度より良好であることがさらに好ましい。しかし、タイル間の角度の差はイメージング・デバイスのソフトウェア校正において補正することができる。
【００６９】
イメージング・デバイス１６とタイル・マウント８１との間の、図５ａおよび図６の紙面に直角な方向に沿ってのアラインメントは、ジグおよびモールドを使うことによって保証される。タイル・マウントは図５ａおよび図６の紙面に直角な方向において検出器によって完全にカバーされている必要がある。言い換えれば、検出器のエッジ１２０は下にあるタイル・マウントのエッジを超えて延びている。この方向において、すなわち、図５ｂのエッジ１２０に対して直角の方向において、タイル・マウントのＰＣＢは検出器基板４４より約１５０μｍだけ狭い。したがって、エッジのピクセルに関する検出器のエッジの正確な位置が重要である。
【００７０】
また、図６は、ねじ８８とナット８７の手段によるモジュール支持構造１０２の上のタイルＰＣＢ ８１の装着および、タイルＰＣＢ上のバンプ形状の接点８４およびモジュール支持構造１０２の上の絶縁層１１２の中の孔８５にある導電性の円形パッド８６の手段による電気的および電子的接続も示している。
【００７１】
上記のように、本発明のこの好適な実施形態においては、モジュール基板１０２は信号および電力をタイルに対して回送することができる多層ＰＣＢである。たとえば、層の数を６つまたはそれ以上にすることができる。ＰＣＢのレイアウト設計はモジュールのＰＣＢの各種の点におけるノイズ・フィルタのキャパシタの配置を提供する。ノイズに敏感な信号を保護するためにグランド・プレーンも設けられている。ノイズに敏感な各信号にはそれ専用の層があることが好ましい。
【００７２】
本発明のこの好適な実施形態においては、モジュールは支持構造の上に装着され、大型の頑丈なアセンブリ、またはカセット３３０を形成し、図７に示されているような大きなアクティブなイメージ領域１６を形成する。カセット構造の例が図８ａ、図８ｂ、図９および図１０に示されている。
モジュールは平行に置かれ、そして機械的に接触している状態に置かれることが好ましい。本発明のこの実施形態の実装例が図７および図８ａに示されている。この例においては、６個のモジュール３０１、３０２、３０３、３０４、３０５、３０６が平行に置かれ、それぞれの長いエッジに沿って機械的に接触しており、概略面積が２１７．６×１１５．６ｍｍの大きなイメージング面１５を形成する。
【００７３】
一つの代わりの実施形態においては、モジュール１００を図８ｂに示されているように交互に上方向および下方向の構成に配置し、一つのモジュールがモジュールの面に対して直角の方向に沿って直ぐ隣の各モジュールに対して検出器の厚さより僅かに大きい量だけオフセットされている。この方法で、検出器基板４４は互いに物理的に接触している必要はなく、互いに下または上にある。
【００７４】
図９は、カセットの詳細断面図である。これはモジュール・ボードの中のアパーチャ１０８を通過しているねじ１０７の手段によってカセット３３０の内部のモジュール支持構造３２０上に装着されている一つのモジュール・ボード１０２を示している。
ねじはモジュール・ボードの一端または両端に設けることができる。ねじがボードの一端に設けられている場合、そのボードの他端に対してモジュール支持構造３２０の上に噛み合わせ構造を設けることができる。モジュール支持構造はねじを入れるためのねじ切りをあらかじめしておくこと、あるいは別のナットの手段によって固定することができる。スペースまたは他の機構を設けてモジュールとモジュール支持構造の相対位置を調整することができ、たとえば、下記のように正しいパララックス誤差に対してモジュールを傾けることができる。
【００７５】
たとえば、調整可能な機械的サポートを設けて機械的な位置を調整すること、そして検出器の角度を５度から２．５度まで補正すること、そしてカセットの中のすべてのモジュールをモジュール・アレイの一端において、あるいは両端において同時に調整することができる。モジュールの中のアパーチャ１０８はモジュールの調整を容易化するため、そしてモジュールの設置および除去を容易化するために、図７に示されているように細長い形になっている。したがって、たとえば、モジュール・アレイの真ん中にある一つのモジュールを設置するために、その周囲のモジュールの固定用ねじを緩めて、その新しいモジュールの位置から取り去り、新しいモジュールを装着して、そのねじを締めることができる。
【００７６】
その後、周囲のモジュールを新しく設置されたモジュールの方向へ戻して、そのねじを締めることができる。同様に、中央にあるモジュールを取り除くには、その回りのモジュールを装着するためのねじを緩め、除去されるべきモジュールから取り去ることができる。
【００７７】
この実施形態はモジュールの機械的な装着を提供するためにねじを使うように記述されているが、クリップ、差し込みピンのフィッティングなどの、代わりの機械的構造も使えることは理解される。さらに代わりの方法として、ゼロ挿入力コネクタ、プラグおよびソケットなどの電気的および機械的な構造を組み合わせたものを使うこともできる。
【００７８】
本発明のこの好適な実施形態においては、別の電気的接続が、モジュール・ボード１０２の上に設けられているケーブル・コネクタ１０９に接続するリボン・ケーブル１１１の手段によって実現される。リボン・ケーブル・コネクタによって、モジュール１００をインターフェース・ボード３０９に対して電気的に接続することができる。
【００７９】
本発明のこの好適な実施形態においては、電源、モジュール・システム制御用エレクトロニクスおよびコンピュータ・インターフェース（オプションとしてディジタル−アナログ変換器付きの）を含んでいるインターフェース・ボード３０９が、マルチモジュール・アセンブリ３３０のエッジの一つの近くに置かれている。この方法で、カセットの厚みが増加することが回避される。インターフェース・ボードはイメージング・カセットの一部を形成するか、あるいはイメージング・カセットと一緒に含まれる。
【００８０】
カセットから、たとえば、外部コンピュータへの外部接続は、従来の外部コネクタ（たとえば、並列コネクタ）３５４の手段によって提供される。そのコネクタはケーブル３５６を経由してコンピュータに接続することができる。ケーブル３５６を経由してのコンピュータに対する外部接続は比較的長くなり得るので、インターフェース・ボード３０９はインターフェース・ボードとコンピュータとの間で信号をやり取りするための従来の増幅器回路を含むことができる。
【００８１】
図１０はイメージング・カセット３３０の概略外観図であり、カセットはＸ線透過型の上面３５２を備えている外部ハウジング３５０を含んでいる。また、図１０は外部コネクタ３５４も示している。外部コネクタはカセットの一端に設けられ、使用中に、Ｘ線装置３７０の挿入スロット３７２の中で見られることに留意されたい。したがって、図１０に示されているように、イメージング・カセット３３０は従来のＸ線装置で使用するための従来のＸ線フィルム・カセットを置き換えることが意図されている。普通、カセットの厚さは２０〜３０ｍｍで、外面は、たとえば、１８０×２４０ｍｍ（たとえば、乳房のＸ線撮影用）、または４００×４００ｍｍ（たとえば、胸部のＸ線撮影用）となる。
【００８２】
モジュールおよびカセットの平面に関して検出面を傾けることによるパララックス誤差は検出器基板４４の面と、タイル・マウント用ＰＣＢ ８１の面との間の角度を補正するためにカセットの平面の内部でモジュールを傾けることによって減らすことができる。図７に例が示されているこの傾斜は図５ａのモジュールの左端の高さと等価である。例をあげれば、モジュールの合計長さが３００ｍｍの場合、モジュールを２．５度傾けることによって、モジュールの左側が１３ｍｍだけ持ち上がることになり、それは２５ｍｍの合計のカセットの厚さの全体的な制限の範囲内に十分ある。Ｘ線の入射角の２．５度は７５０μｍの検出器の厚さに対して３３μｍのパララックス誤差に相当する。
【００８３】
カセットに対する合計の読出し時間はピクセルの読出し／スイッチング・レートおよびカセットのタイルの数によって変わる。本発明のこの好適な実施形態においては、メガクラスタに対する出力は図５ａの中の１０４において識別されているモジュールの領域内の回路１０６におけるクラスタ出力を多重化することによって導かれる。総合の出力レートはメガクラスタの数に等しいファクタだけ増加される。
【００８４】
図５ｃを参照して記述された実装例においては、４つのメガクラスタがある。したがって、５ＭＨｚのピクセルの読出し／スイッチング・レートに対して、モジュールの出力レートが２０ＭＨｚである。図７のフル・カセットの中の１４４個のタイルで、ピクセルの合計数は１８９０万個に達する。したがって、２．５、５．０、１０．０ＭＨｚのピクセル・スイッチング・レートの場合、合計の概略読出し時間はそれぞれ７．５秒、３．８秒および１．９秒である。半分のタイルだけが読出しのために選択された場合、その読出し時間はあるクロック・レートに対して半分になる。ピクセルのスイッチング・レートは２．５ＭＨｚ以上であることが好ましい。また、ピクセルのスイッチング・レートは５ＭＨｚ以上であることがさらに好ましい。また、ピクセルのスイッチング・レートは１０ＭＨｚ以上であることがさらに好ましい。
【００８５】
本発明のこの好適な実施形態においては、各モジュールからのアナログの多重化された出力がカセットの中でさらに多重化される。図６の実装例においては、６個の各モジュールからのアナログ出力がインターフェース・ボード３０９上の４つのアナログ・マルチプレクサに供給され、そしてその結果のモジュールの出力信号の組合せを表わしている４つの信号がディジタル化される。そのディジタル化はコンピュータの制御用エレクトロニクス（たとえば、図１に示されているような例の制御用エレクトロニクス）の中のマルチチャネルＡＤＣに、インターフェース・ボードからの出力を供給することによって実行することができる。他の方法としては、ビデオのディジタル化を採用することもできる。
したがって、本発明の一つの実施形態においては、カセット３３０は図１に示されているようなシステムのイメージング・アレイ１５を形成することができる。
【００８６】
このように、第１の支持構造と複数の第２の支持構造と、そして複数のイメージング・デバイスとを含んでいるモジュール構造を含んでいるイメージング装置が説明されてきた。それは第２の支持構造が第１の支持構造の上に機械的に装着され、複数のイメージング・デバイスが第２の各支持構造の上に装着されるようになっている。
そのイメージング・デバイスは放射線に感じる一つまたはそれ以上の検出器層と、一つまたはそれ以上の読出し層とを含むことができ、その検出器層と読出し層が読出し層にほぼ平行であるイメージ検出面または検出器層の面と一緒に結合されている。
【００８７】
本発明の実施形態が説明されてきたが、本発明はそれに限定されるものではないこと、そして記述された実施形態に対する多くの変更および置換えおよび追加が本発明の適用範囲内で考案され得ることを理解されたい。
したがって、本発明の一つの実施形態が本出願人の以前の特許出願および特許の中で記述されているイメージング・デバイスの技術に基づいて説明されてきたが、本発明は他の技術に基づいたイメージング・デバイスに対しても適用可能である。たとえば、本発明は単独の一元基板の中にイメージ検出および読出しが実装されているイメージング・デバイスに対して適用することができる。
【００８８】
また、ラダーまたはモジュールがＰＣＢの形式でのサポートを有していて、そのＰＣＢの上にイメージング・デバイスのタイルおよびさらに回路部品が装着されるものとして記述されてきたが、モジュールはイメージング・デバイスのタイルおよびその他の回路に対して別々の支持構造を含むことができ、その別々の支持構造が適切な機械的および電気的接続構造によって相互に接続されるようにすることができる。また、ラダー・モジュールおよびカセットの機械的および電気的な相互接続は任意の適切な方法で実現することができる。
【００８９】
また、記述された実施形態に対して、個々の要素の特定の寸法および個数が与えられているが、これらは単に例として与えられているに過ぎず、任意の特定の応用および／または本発明の特定の応用において使われる技術に対して適応することができることを理解されたい。また、特定の構成が示されているが、これらは他の実施形態においては変更可能である。たとえば、モジュールおよびインターフェース・ボードからアナログの出力を提供する代わりに、アナログ−ディジタル変換器をインターフェース・ボードまたはモジュールにおいて提供し、インターフェース・ボードまたはモジュールのそれぞれからディジタル出力を提供することもできる。また、機能を適切に集積化することによって、インターフェース・ボードおよびモジュールの中のディスクリート部品を、大規模集積回路を使用した少数の部品（たとえば、特定用途向けＩＣ（ＡＳＩＣ））で置き換えることができる。実際、インターフェース・ボードはその機能がモジュール上の大規模集積回路（たとえば、ＡＳＩＣ）の中に組み込まれた場合、不要になると考えられる。
【符号の説明】
【００９０】
９０    イメージング・タイル
１００    モジュール
１０２    モジュール・ボード
１０４    領域
１０６    電子部品
１０８    モジュール・ボードの先端
１０９    ケーブル・コネクタ
１１０    開口部
１１２    絶縁層
１１３    電子回路部品
１１４、２０１〜２０８    クラスタ
１１６、２１０、２１２、２１４、２１６    メガクラスタ
【図１】
2011257431.tif 000003
【図２】
2011257431.tif 000004
【図３】
2011257431.tif 000005
【図４】
2011257431.tif 000006
【図５】
2011257431.tif 000007
【図６】
2011257431.tif 000008
【図７】
2011257431.tif 000009
【図８】
2011257431.tif 000010
【図９】
2011257431.tif 000011
【図１０】
2011257431.tif 000012