(57)【要約】【課題】積分回路にＣ−Ｖ特性が非線形であるキャパシタを使用しても、傾きが一定のランプ波を出力することができるランプ波生成回路を提供する。【解決手段】オペアンプＯＰ２の入出力端子間にＣ−Ｖ特性が非線形である積分用ＭＯＳ容量Ｃ２が接続された積分回路２に対して、電流源部１は、オペアンプＯＰ１が、定電流Ｉ０で充電されるＣ−Ｖ特性が一定の参照用線形容量Ｃｒｅｆの充電電圧Ｖｒｅｆと、積分用ＭＯＳ容量Ｃ２と同じＣ−Ｖ特性を有する較正用ＭＯＳ容量Ｃｃａｌの充電電圧Ｖｃａｌとを比較し、その値が一致するよう、ＰＭＯＳトランジスタＰＴ１のゲート電圧を制御して較正用ＭＯＳ容量Ｃｃａｌを充電する電流Ｉの大きさを制御し、同じゲート電圧で制御されるＰＭＯＳトランジスタＰＴ２が、較正用ＭＯＳ容量Ｃｃａｌを充電する電流と同じ大きさの電流Ｉを積分用ＭＯＳ容量Ｃ２への充電電流として出力する。【選択図】  図１
2011035627.tif 000002
【特許請求の範囲】
【請求項１】
Ｃ−Ｖ特性が非線形の積分用容量を有する積分回路と、
前記積分用容量を充電する充電電流を出力する電流源部と
を備え、
前記電流源部が、
定電流源と、
可変電流源と、
前記定電流源により充電されるＣ−Ｖ特性が一定の参照用線形容量と、
前記積分用容量と同じＣ−Ｖ特性を有し、前記可変電流源により充電される較正用容量と、
前記較正用容量の充電電圧を前記参照用線形容量の充電電圧と比較し、前記較正用容量の充電電圧が前記参照用線形容量の充電電圧に一致するよう、前記可変電流源の出力電流を制御する比較器と、
前記比較器の出力により制御され、前記可変電流源の出力電流と同じ大きさ電流を前記充電電流として出力する充電電流源と
を備えることを特徴とするランプ波生成回路。
【請求項２】
前記積分用容量および前記較正用容量が、ＭＯＳ容量である
ことを特徴とする請求項１に記載のランプ波生成回路。
【請求項３】
リセット信号によりリセット状態が設定されたときは、
前記電流源部が、前記充電電流の出力を行わず、
前記積分回路の出力を、初期電圧に設定する
ことを特徴とする請求項１または２に記載のランプ波生成回路。
【請求項４】
前記リセット信号によりリセット状態が設定されたときに、
前記比較器の出力を、所定の値に固定する
ことを特徴とする請求項３に記載のランプ波生成回路。
【請求項５】
前記リセット信号によりリセット状態が設定されたときに、
前記参照用線形容量および前記較正用容量に蓄積された電荷を放電する
ことを特徴とする請求項３または４に記載のランプ波生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ランプ波生成回路に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサなどの固体撮像装置では、光電変換素子の出力をデジタルデータに変換するＡＤ変換が行われる。そのＡＤ変換アーキテクチャの１つとして、画素アレイの各列に並列にＡＤコンバータを接続するカラム型ＡＤコンバータがある。
【０００３】
カラム型ＡＤコンバータでは、入力アナログ電圧と、時間の経過とともに一定の傾きで電圧が変化するランプ波の電圧とを比較し、入力アナログ電圧がランプ波電圧と一致するまでの時間をカウンタでカウントし、そのカウント値をデジタルデータとして出力する。
【０００４】
上述のランプ波を生成する回路として、従来、積分回路のキャパシタを定電流で充電する回路が用いられている（例えば、特許文献１参照。）。
【０００５】
カラム型ＡＤコンバータの場合、ランプ波生成回路の出力が、ＡＤ変換の基準電圧として用いられるため、ランプ波波形の傾きが一定であることが重要である。
【０００６】
そこで、従来、サンプルホールド回路を用いてキャパシタの容量値のバラツキの影響を除去するようにしたランプ波生成回路が提案されている（例えば、特許文献２参照。）。
【０００７】
そのほか、ＣＭＯＳプロセスでキャパシタを形成する場合、印加電圧（Ｖ）に対する容量値（Ｃ）の関係を示すＣ−Ｖ特性の非線形性の問題も考慮する必要がある。
【０００８】
Ｃ−Ｖ特性が線形であるキャパシタを形成するには、層間絶縁膜を挟んで２つの配線層を積層するようにすればよい。しかし、その場合、層間絶縁膜がかなり厚くなってしまうので、単位容量あたりのチップ面積が大きくなる。
【０００９】
ところが、ランプ波生成回路の出力をカラム型ＡＤコンバータの基準電圧とする場合、ＡＤ変換の精度を高めるためには、ランプ波の出力時間もある程度長くする必要があり、積分回路のキャパシタの容量も大きくする必要がある。したがって、上述の層間絶縁膜を挟んで配線層を積層する構造では、キャパシタの面積が非常に大きくなる、という問題が発生する。
【００１０】
面積を小さくするには、絶縁膜を通常の層間絶縁膜よりも薄くして、その絶縁膜を２つの導電層で挟み込むような構造を形成すればよいが、そのためには、キャパシタ形成用工程の追加が必要となり、製造コストの増加を招く、という問題が発生する。
【００１１】
通常のプロセスで、大容量のキャパシタを形成する方法としては、ＭＯＳトランジスタのソース電極とドレイン電極を短絡させて一方の電極とし、ゲート電極を他方の電極として、ＭＯＳ容量を形成する方法がある。ＭＯＳ容量は、プロセスの中でも最も薄い絶縁膜であるゲート酸化膜を利用するため、面積当たりの容量値をかなり大きくすることができる。
【００１２】
しかし、ＭＯＳ容量の容量値は、電圧依存性がある、すなわち、Ｃ−Ｖ特性が非線形である。したがって、カラム型ＡＤコンバータの基準電圧など、一定の傾きのランプ波の出力が求められるランプ波生成回路では、その内部の積分回路のキャパシタにＭＯＳ容量を使用することができない、という問題があった。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００８−１２４７２６号公報  （第５ページ、図３）
【特許文献２】特開平６−３２６５６５号公報  （第３ページ、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
そこで、本発明の目的は、積分回路にＣ−Ｖ特性が非線形であるキャパシタを使用しても、傾きが一定のランプ波を出力することができるランプ波生成回路を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の一態様によれば、Ｃ−Ｖ特性が非線形の積分用容量を有する積分回路と、前記積分用容量を充電する充電電流を出力する電流源部とを備え、前記電流源部が、定電流源と、可変電流源と、前記定電流源により充電されるＣ−Ｖ特性が一定の参照用線形容量と、前記積分用容量と同じＣ−Ｖ特性を有し、前記可変電流源により充電される較正用容量と、前記較正用容量の充電電圧を前記参照用線形容量の充電電圧と比較し、前記較正用容量の充電電圧が前記参照用線形容量の充電電圧に一致するよう、前記可変電流源の出力電流を制御する比較器と、前記比較器の出力により制御され、前記可変電流源の出力電流と同じ大きさ電流を前記充電電流として出力する充電電流源とを備えることを特徴とするランプ波生成回路が提供される。
【発明の効果】
【００１６】
本発明によれば、積分回路にＣ−Ｖ特性が非線形であるキャパシタを使用しても、傾きが一定のランプ波を出力することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例１に係るランプ波生成回路の構成の例を示す回路図。
【図２】実施例１のランプ波生成回路で用いるＭＯＳ容量のＣ−Ｖ特性の例を示す図。
【図３】実施例１のランプ波生成回路で用いる線形容量のＣ−Ｖ特性の例を示す図。
【図４】参照用線形容量の充電特性と較正用ＭＯＳ容量の充電特性の関係を示す図。
【図５】実施例１のランプ波生成回路の出力電圧波形の例を示す図。
【図６】本発明の実施例２に係るランプ波生成回路の構成の例を示す回路図。
【図７】実施例２の電流源部のリセット時における回路接続を示す図。
【図８】実施例２のランプ波生成回路の出力電圧波形の例を示す図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【実施例１】
【００１９】
図１は、本発明の実施例１に係るランプ波生成回路の構成の例を示す回路図である。
【００２０】
本実施例のランプ波生成回路は、オペアンプＯＰ２の入出力端子間に積分用ＭＯＳ容量Ｃ２が接続された積分回路２と、積分用ＭＯＳ容量Ｃ２を充電する充電電流を出力する電流源部１と、を備える。
【００２１】
積分回路２では、積分用容量として、小面積で大容量が得られるＭＯＳ容量を使用する。ただし、積分回路２で用いる積分用ＭＯＳ容量Ｃ２のＣ−Ｖ特性は、図２に示すように、非線形である。
【００２２】
そこで、本実施例では、積分用ＭＯＳ容量Ｃ２のＣ−Ｖ特性の非線形性を補償し、積分用ＭＯＳ容量Ｃ２の充電電圧が一定の傾きで変化するよう、電流源部１から出力する電流の大きさを充電電圧に応じて変化させる。
【００２３】
そのために、本実施例の電流源部１は、定電流Ｉ０で充電されるＣ−Ｖ特性が一定の参照用線形容量Ｃｒｅｆの充電電圧Ｖｒｅｆと、積分用ＭＯＳ容量Ｃ２と同じＣ−Ｖ特性を有する較正用ＭＯＳ容量Ｃｃａｌの充電電圧Ｖｃａｌが一致するよう、較正用ＭＯＳ容量Ｃｃａｌを充電する電流Ｉの大きさを制御し、その電流と同じ大きさの電流Ｉを充電電流として積分回路２へ出力する。
【００２４】
すなわち、電流源部１は、参照用線形容量Ｃｒｅｆへ定電流Ｉ０を供給する定電流源Ｉ０と、較正用ＭＯＳ容量Ｃｃａｌへ電流Ｉを供給する可変電流源であるＰＭＯＳトランジスタＰＴ１と、較正用ＭＯＳ容量Ｃｃａｌの充電電圧Ｖｃａｌを参照用線形容量Ｃｒｅｆの充電電圧Ｖｒｅｆと比較し、較正用ＭＯＳ容量Ｃｃａｌの充電電圧Ｖｃａｌが参照用線形容量Ｃｒｅｆの充電電圧Ｖｒｅｆに一致するよう、可変電流源であるＰＭＯＳトランジスタＰＴ１のゲート電圧を制御してＰＭＯＳトランジスタＰＴ１の出力電流Ｉの大きさを制御する比較器として動作するオペアンプＯＰ１と、オペアンプＯＰ１の出力によりゲート電圧が制御され、ＰＭＯＳトランジスタＰＴ１の出力電流Ｉと同じ大きさの電流Ｉを積分回路２へ供給する充電電流として出力する電流源であるＰＭＯＳトランジスタＰＴ２と、を備える。
【００２５】
図３に、参照用線形容量ＣｒｅｆのＣ−Ｖ特性を示す。図３に示すように、参照用線形容量Ｃｒｅｆは、端子間電圧の大きさによらず容量値が一定である。
【００２６】
このとき、参照用線形容量Ｃｒｅｆの容量値は、小さくてよい。したがって、参照用線形容量Ｃｒｅｆの形成に必要なチップ面積も少なくて済む。
【００２７】
このような参照用線形容量Ｃｒｅｆを定電流Ｉ０で充電すると、その充電電圧Ｖｒｅｆは、図４（ａ）に示すように、時間の経過に対して一定の傾きで直線的に増加する。
【００２８】
なお、充電の傾きは、定電流Ｉ０の大きさを変えることにより、任意に設定することができる。
【００２９】
オペアンプＯＰ１は、この参照用線形容量Ｃｒｅｆの充電電圧Ｖｒｅｆに、較正用ＭＯＳ容量Ｃｃａｌの充電電圧Ｖｃａｌが一致するよう、ＰＭＯＳトランジスタＰＴ１のゲート電圧を制御してＰＭＯＳトランジスタＰＴ１の出力電流Ｉの大きさを制御する。
【００３０】
これにより、較正用ＭＯＳ容量Ｃｃａｌの充電電圧Ｖｃａｌも、図４（ａ）に示すように、時間の経過に対して一定の傾きで直線的に増加する。
【００３１】
すなわち、較正用ＭＯＳ容量ＣｃａｌのＣ−Ｖ特性は、図２に示すように、非線形であるが、本実施例では、その充電電流Ｉを制御することにより、較正用ＭＯＳ容量Ｃｃａｌの充電電圧Ｖｃａｌを、時間の経過に対して一定の傾きで直線的に増加させることができる。
【００３２】
ＰＭＯＳトランジスタＰＴ１の出力電流Ｉの大きさの変化に従って、ＰＭＯＳトランジスタＰＴ２の出力電流Ｉも変化する。
【００３３】
したがって、このＰＭＯＳトランジスタＰＴ２の出力電流Ｉで充電される積分用ＭＯＳ容量Ｃ２の充電電圧も、同じＣ−Ｖ特性を有する較正用ＭＯＳ容量Ｃｃａｌの充電電圧Ｖｃａｌの変化と同じく、時間の経過に対して一定の傾きで直線的に変化する。
【００３４】
これにより、積分回路２の出力電圧Ｖｏｕｔが、時間の経過に対して一定の傾きで直線的に変化するランプ波形となる。
【００３５】
図５に、積分回路２の出力電圧Ｖｏｕｔの時間に対する変化の様子を示す。出力電圧Ｖｏｕｔは、初期電圧Ｖｒｅｓｅｔから一定の傾きで変化するランプ波形となる。
【００３６】
このような本実施例によれば、積分用ＭＯＳ容量Ｃ２にＣ−Ｖ特性が非線形のＭＯＳ容量を使用しても、傾きが一定のランプ波を出力することができる。
【００３７】
また、参照用線形容量Ｃｒｅｆを充電する定電流Ｉ０の大きさを変えることにより、出力するランプ波の傾きを変えることができる。
【実施例２】
【００３８】
本実施例では、リセット信号の入力により積分回路の出力を初期状態に戻し、繰り返しランプ波を出力するランプ波生成回路の例を示す。
【００３９】
図６は、本発明の実施例２に係るランプ波生成回路の構成の例を示す回路図である。ただし、図６では、電流源部１Ａのみを示し、実施例１と同じ積分回路２を用いる積分回路部分については、その記載を省略している。
【００４０】
本実施例の電流源部１Ａは、実施例１の電流源部１の回路に対して、リセット信号ＲＳＴにより開閉が制御されるスイッチＳＷ３、ＳＷ４、ＳＷ６〜ＳＷ８および、反転リセット信号ＲＳＴＮにより開閉が制御されるスイッチＳＷ１、ＳＷ２、ＳＷ５が挿入され、また、リセット状態であるときにオペアンプＯＰ１の出力を一定の電位に維持するためのバイアス維持部１１が追加されている。
【００４１】
すなわち、オペアンプＯＰ１の反転入力端子と参照用線形容量Ｃｒｅｆとの間にスイッチＳＷ１、オペアンプＯＰ１の非反転入力端子と較正用ＭＯＳ容量Ｃｃａｌとの間にスイッチＳＷ２、オペアンプＯＰ１の非反転入力端子とバイアス維持部１１の出力端子との間にスイッチＳＷ３、オペアンプＯＰ１の出力端子とオペアンプＯＰ１の反転入力端子との間にスイッチＳＷ４、オペアンプＯＰ１の出力端子とＰＭＯＳトランジスタＰＴ１およびＰＴ２のゲート端子との間にスイッチＳＷ５、電源電圧ＶＤＤ端子とＰＭＯＳトランジスタＰＴ１およびＰＴ２のゲート端子との間にスイッチＳＷ６、参照用線形容量Ｃｒｅｆと初期電圧Ｖｒｅｓｅｔ端子との間にスイッチＳＷ７、較正用ＭＯＳ容量Ｃｃａｌと初期電圧Ｖｒｅｓｅｔ端子との間にスイッチＳＷ８を挿入する。
【００４２】
また、バイアス維持部１１は、電源電圧ＶＤＤ端子と電源電圧ＶＳＳ端子との間に直列に接続されたＰＭＯＳトランジスタＰＴ３と定電流源Ｉ１により構成される。ＰＭＯＳトランジスタＰＴ３のゲート端子はＰＭＯＳトランジスタＰＴ３のドレイン端子に接続され、ＰＭＯＳトランジスタＰＴ３のドレイン端子から定電圧のバイアス維持電圧が出力される。
【００４３】
図７に、リセット信号ＲＳＴによりリセット状態が設定されたときの、電流源部１Ａの回路接続状態を示す。
【００４４】
リセット信号ＲＳＴによりリセット状態が設定されると、スイッチＳＷ１、ＳＷ２、ＳＷ５は開き、スイッチＳＷ３、ＳＷ４は閉じる。これにより、リセット状態におけるオペアンプＯＰ１は、出力端子が非反転入力端子へ接続されるボルテージフォロワとなり、反転入力端子へバイアス維持部１１から入力されるバイアス維持電圧をそのまま出力する動作を行う。すなわち、オペアンプＯＰ１の出力電圧は、バイアス維持電圧に固定される。
【００４５】
また、リセット信号ＲＳＴによりリセット状態が設定されると、スイッチＳＷ６が閉じ、ＰＭＯＳトランジスタＰＴ１およびＰＴ２のゲート端子は、電源電圧ＶＤＤ端子へ接続される。その結果、ＰＴ１およびはともに非導通となる。ＰＭＯＳトランジスタＰＴ２が
非導通となるため、積分回路２への充電電流は供給されなくなる。
【００４６】
また、リセット信号ＲＳＴによりリセット状態が設定されると、スイッチＳＷ７およびＳＷ８が閉じ、参照用線形容量Ｃｒｅｆおよび較正用ＭＯＳ容量Ｃｃａｌの充電端子が、それぞれ初期電圧Ｖｒｅｓｅｔ端子へ接続される。これにより、参照用線形容量Ｃｒｅｆおよび較正用ＭＯＳ容量Ｃｃａｌに充電されていた電荷が放電され、参照用線形容量Ｃｒｅｆおよび較正用ＭＯＳ容量Ｃｃａｌが初期状態となる。
【００４７】
上述したように、リセット信号ＲＳＴによりリセット状態が設定されると、オペアンプＯＰ１、ＰＭＯＳトランジスタＰＴ１、ＰＴ２、参照用線形容量Ｃｒｅｆおよび較正用ＭＯＳ容量Ｃｃａｌは、それぞれ初期状態に設定され、電流源部１Ａから積分回路２への充電電流は供給されなくなる。これにより、積分回路２の出力電圧Ｖｏｕｔは、初期電圧Ｖｒｅｓｅｔにセットされる。
【００４８】
一方、リセット状態が解除されると、スイッチＳＷ１、ＳＷ２、ＳＷ５は閉じ、スイッチＳＷ３、ＳＷ４は開く。また、スイッチＳＷ６、ＳＷ７、ＳＷ８も開く。したがって、このときの電流源部１Ａの回路接続は、図１に示す電流源部１と同じとなる。よって、ここでは、その構成および動作についての説明は省略する。
【００４９】
図８に、本実施例のランプ波生成回路の出力電圧Ｖｏｕｔの時間に対する変化の様子を示す。
【００５０】
出力電圧Ｖｏｕｔは、リセット信号ＲＳＴによりリセット状態が設定されるごとに初期電圧Ｖｒｅｓｅｔにセットされ、リセット状態が解除されるごとに一定の傾きで変化するランプ波となる。
【００５１】
このような本実施例によれば、一定の傾きで変化するランプ波を、リセット信号ＲＳＴの入力に応じて、繰り返し出力することができる。
【符号の説明】
【００５２】
１、１Ａ  電流源部
２  積分回路
１１  バイアス維持部
Ｃｒｅｆ  参照用線形容量
Ｃｃａｌ  較正用ＭＯＳ容量
Ｃ２  積分用ＭＯＳ容量
ＯＰ１、ＯＰ２  オペアンプ
ＰＴ１、ＰＴ２、ＰＴ３  ＰＭＯＳトランジスタ
Ｉ０、Ｉ１  定電流源
ＳＷ１〜ＳＷ８  スイッチ
【図１】
2011035627.tif 000003
【図２】
2011035627.tif 000004
【図３】
2011035627.tif 000005
【図４】
2011035627.tif 000006
【図５】
2011035627.tif 000007
【図６】
2011035627.tif 000008
【図７】
2011035627.tif 000009
【図８】
2011035627.tif 000010