(57)【要約】【課題】バイポーラトランジスタが動作する際に、ベース領域のうちコレクタ側の端部が破壊されることを抑制する。【解決手段】ベース領域１５０は、ウェル１１０内に形成されている。エミッタ領域１７０はベース領域１５０の中に形成され、ベース領域１５０より浅い。コレクタ領域１４０はウェル１１０内に形成され、ベース領域１５０の外側に位置している。第１埋込領域１８０は、少なくとも一部がベース領域１５０の中に位置しており、ベース領域１５０よりも不純物濃度が高い。そして第１埋込領域１８０は、平面視において、エミッタ領域１７０とコレクタ領域１４０の間に少なくとも一部が位置している。また第１埋込領域１８０は、エミッタ領域１７０の縁のうち少なくとも一辺と重なっており、かつエミッタ領域１７０の全面には重なっていない。【選択図】図１
2011035325.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成された第１導電型のウェルと、
前記ウェル内に形成された第２導電型のベース領域と、
前記ベース領域の表層の一部に形成され、前記ベース領域よりも不純物濃度が高い第２導電型の高濃度ベース領域と、
前記ベース領域の中に形成され、前記ベース領域より浅い第１導電型のエミッタ領域と、
前記ウェル内に形成され、前記ベース領域の外側に位置する第１導電型のコレクタ領域と、
少なくとも一部が前記ベース領域の中に位置しており、前記ベース領域よりも不純物濃度が高い第２導電型の第１埋込領域と、
を備え、
平面視において、前記第１埋込領域は、
前記エミッタ領域と前記コレクタ領域の間に少なくとも一部が位置しており、
前記エミッタ領域の縁のうち少なくとも一辺と重なっており、かつ前記エミッタ領域の全面には重なっていない半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ウェルの下方全面に形成されており、前記コレクタ領域に接続している第１導電型の第２埋込領域を備える半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第１埋込領域の下端は前記ベース領域の下端より下に位置する半導体装置。
【請求項４】
請求項１〜３のいずれか一つに記載の半導体装置において、
前記基板に形成された素子分離領域を備え、
前記ベース領域は、一部が前記素子分離領域の下に位置しており、
平面視において前記第１埋込領域は、前記コレクタ領域側の縁から前記エミッタ領域までの距離が、前記ベース領域の下端から前記素子分離領域の下端までの距離よりも大きい半導体装置。
【請求項５】
請求項１〜４のいずれか一つに記載の半導体装置において、
平面視において前記ベース領域と前記コレクタ領域の間に位置し、前記ベース領域より不純物濃度が低い第２導電型の第２ベース層を備える半導体装置。
【請求項６】
請求項１〜５のいずれか一つに記載の半導体装置において、
平面視において、前記第１埋込領域は前記エミッタ領域を囲むように形成されている半導体装置。
【請求項７】
請求項１〜６のいずれか一つに記載の半導体装置において、
前記基板に形成された電界効果型のトランジスタをさらに備え、
前記トランジスタは、
前記基板表面に形成された第２導電型のトランジスタ用ウェルと、
前記トランジスタ用ウェルの上に形成されたゲート電極と、
前記トランジスタ用ウェルに設けられた第１導電型のドレイン領域と、
前記トランジスタ用ウェルに形成され、前記ドレイン領域との間に前記ゲート電極を挟むように位置している第１導電型のソース領域と、
前記ゲート電極の下に位置するチャネル領域と前記ソース領域とを分離する素子分離領域と、
を有し、
前記トランジスタ用ウェルには、前記トランジスタ用ウェルよりも不純物濃度が高い第２導電型の第３埋込領域が、平面視で少なくとも前記ソース領域の前記ゲート電極側とは反対側の端部から、前記素子分離領域の前記チャネル領域側の端部にわたって形成されている半導体装置。
【請求項８】
基板に第１導電型のウェルを形成する工程と、
前記基板に、前記ウェル内に位置する第２導電型のベース領域を形成する工程と、
前記基板に、前記ベース領域の表層の一部に位置していて前記ベース領域よりも不純物濃度が高い第２導電型の高濃度ベース領域、前記ベース領域の中に位置していて前記ベース領域より浅い第１導電型のエミッタ領域、及び前記ウェル内かつ前記ベース領域の外側に位置する第１導電型のコレクタ領域を、それぞれ形成する工程と、
を備え、
前記ウェルを形成する工程の後に、少なくとも一部が前記ベース領域の中に位置しており、前記ベース領域よりも不純物濃度が高い第２導電型の第１埋込領域を形成する工程を備え、
平面視において、前記第１埋込領域は、
前記エミッタ領域と前記コレクタ領域の間に少なくとも一部が位置しており、
前記エミッタ領域の縁のうち少なくとも一辺と重なっており、かつ前記エミッタ領域の全面には重なっていない半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記ウェルを形成する工程と、前記ベース領域を形成する工程の間に、素子分離領域を形成する工程をさらに備え、
前記第１埋込領域を形成する工程は、前記素子分離領域を形成する工程の後に行われる半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記半導体装置は、基板に形成された電界効果型のトランジスタをさらに備え、
前記トランジスタは、
前記基板表面に形成された第２導電型のトランジスタ用ウェルと、
前記トランジスタ用ウェルの上に形成されたゲート電極と、
前記トランジスタ用ウェルに設けられた第１導電型のドレイン領域と、
前記トランジスタ用ウェルに形成され、前記ドレイン領域との間に前記ゲート電極を挟むように位置している第１導電型のソース領域と、
前記ゲート電極の下に位置するチャネル領域と前記ソース領域とを分離する素子分離領域と、
を有し、
前記トランジスタ用ウェルには、前記トランジスタ用ウェルよりも不純物濃度が高い第２導電型の第３埋込領域が、平面視で少なくとも前記ソース領域の前記ゲート電極側とは反対側の端部から、前記素子分離領域の前記チャネル領域側の端部にわたって形成されており、
前記第１埋込領域を形成する工程において、前記第３埋込領域が前記第１埋込領域とともに形成される半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異常電流から内部回路を保護する素子としてのバイポーラトランジスタを有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
回路を構成するトランジスタ等を静電気などの異常電流から保護するために、バイポーラトランジスタが用いられることがある（例えば特許文献１〜３）。
【０００３】
特に特許文献１には、以下のバイポーラトランジスタを有する半導体装置が記載されている。基板には埋め込みｎ＋領域が形成されており、このｎ＋領域の上方に、バイポーラトランジスタを形成するためのｎ型の半導体基板が形成されている。そして半導体基板と埋め込みｎ＋領域の間にはｎ型領域が形成されている。このｎ型領域は、半導体基板より不純物濃度が高く、ｎ＋領域より不純物濃度が低い。これにより、ホットスポットの発生が抑制され、この結果、静電耐圧が向上する、と記載されている。
【０００４】
また特許文献２には、以下のバイポーラトランジスタを有する半導体装置が形成されている。基板には埋め込みｎ＋領域が形成されており、このｎ＋領域の上方に、バイポーラトランジスタを形成するためのｎ型の半導体基板が形成されている。半導体基板には、バイポーラトランジスタのエミッタ及びベースを内包するベースシンクｐ型領域が形成されている。ベースシンクｐ型領域は、下部が埋め込みｎ＋領域に接続している。これにより、ホットスポットの発生が抑制され、この結果、静電耐圧が向上する、と記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２０１２０２号公報
【特許文献２】特開２００７−１９４５０９号公報
【特許文献３】特開２０００−２３６０７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者が検討した結果、ベース領域の中にエミッタを形成し、かつベース領域の外部にコレクタを形成した場合、ベース領域のうちコレクタ側の端部が破壊されやすいことが判明した。このため、バイポーラトランジスタの耐量を向上させるためには、ベース領域のうちコレクタ側の端部が破壊されにくくする必要がある。
【課題を解決するための手段】
【０００７】
本発明によれば、基板に形成された第１導電型のウェルと、
前記ウェル内に形成された第２導電型のベース領域と、
前記ベース領域の表層の一部に形成され、前記ベース領域よりも不純物濃度が高い第２導電型の高濃度ベース領域と、
前記ベース領域の中に形成され、前記ベース領域より浅い第１導電型のエミッタ領域と、
前記ウェル内に形成され、前記ベース領域の外側に位置する第１導電型のコレクタ領域と、
少なくとも一部が前記ベース領域の中に位置しており、前記ベース領域よりも不純物濃度が高い第２導電型の第１埋込領域と、
を備え、
平面視において、前記第１埋込領域は、
前記エミッタ領域と前記コレクタ領域の間に少なくとも一部が位置しており、
前記エミッタ領域の縁のうち少なくとも一辺と重なっており、かつ前記エミッタ領域の全面には重なっていない半導体装置が提供される。
【０００８】
静電気などの異常電流が保護素子としてのバイポーラトランジスタを流れるとき、バイポーラトランジスタの特定の部分に電流が集中して流れると、電流が集中した部分が発熱し、これによってバイポーラトランジスタが破壊されることがある。ベース領域の中にエミッタを形成し、かつベース領域の外部にコレクタを形成した場合、ベース領域のうちコレクタ側の端部が破壊されやすい。この原因は、バイポーラトランジスタが動作する前に、まずベース領域のうちコレクタ側の端部でアバランシェ効果による電流が流れ出し、この電流に起因してベース領域のうちコレクタ側の端部の電位勾配が急になるためと考えられる。
【０００９】
これに対して本発明では、第１埋込領域を形成している。第１埋込領域は、平面視において、エミッタ領域とコレクタ領域の間に少なくとも一部が位置しており、かつ、エミッタ領域の縁のうちコレクタ領域側の縁と重なっている。また第１埋込領域は、エミッタ領域の全面には重なっていない。このため、ベース領域のうちコレクタ側の端部でアバランシェ効果による電流が流れ出しても、この電流に起因した電位勾配が第１埋込領域によって緩和される。従って、バイポーラトランジスタが動作する際に、ベース領域のうちコレクタ側の端部が破壊されることが抑制される。
【００１０】
本発明によれば、基板に第１導電型のウェルを形成する工程と、
前記基板に、前記ウェル内に位置する第２導電型のベース領域を形成する工程と、
前記基板に、前記ベース領域の表層の一部に位置していて前記ベース領域よりも不純物濃度が高い第２導電型の高濃度ベース領域、前記ベース領域の中に位置していて前記ベース領域より浅い第１導電型のエミッタ領域、及び前記ウェル内かつ前記ベース領域の外側に位置する第１導電型のコレクタ領域を、それぞれ形成する工程と、
を備え、
前記ウェルを形成する工程の後に、少なくとも一部が前記ベース領域の中に位置しており、前記ベース領域よりも不純物濃度が高い第２導電型の第１埋込領域を形成する工程を備え、
平面視において、前記第１埋込領域は、
前記エミッタ領域と前記コレクタ領域の間に少なくとも一部が位置しており、
前記エミッタ領域の縁のうち少なくとも一辺と重なっており、かつ前記エミッタ領域の全面には重なっていない半導体装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、バイポーラトランジスタが動作する際に、ベース領域のうちコレクタ側の端部が破壊されることを抑制できる。
【図面の簡単な説明】
【００１２】
【図１】（ａ）は第１の実施形態に係る半導体装置が有しているバイポーラトランジスタの構成を示す断面図であり、（ｂ）は半導体装置が有している電界効果型トランジスタの構成を示す断面図である。
【図２】図１（ａ）に示したバイポーラトランジスタの平面図である。
【図３】図１及び図２に示した半導体装置の製造方法を示す断面図である。
【図４】図１及び図２に示した半導体装置の製造方法を示す断面図である。
【図５】図１及び図２に示した半導体装置の製造方法を示す断面図である。
【図６】第１の実施形態の作用及び効果を説明するグラフである。
【図７】第２の実施形態に係る半導体装置の構成を示す断面図である。
【図８】第２の実施形態の作用及び効果を説明するグラフである。
【図９】第３の実施形態に係る半導体装置の構成を示す断面図である。
【図１０】図９（ａ）に示したバイポーラトランジスタの平面図である。
【図１１】第３の実施形態の作用及び効果を説明するグラフである。
【図１２】第４の実施形態に係る半導体装置の構成を示す断面図である。
【図１３】第５の実施形態に係る半導体装置の構成を示す断面図である。
【図１４】第６の実施形態に係る半導体装置の構成を示す断面図である。
【図１５】第７の実施形態に係る半導体装置の構成を示す断面図である。
【図１６】第８の実施形態に係る半導体装置の構成を示す断面図である。
【図１７】図１６（ａ）に示したバイポーラトランジスタの平面図である。
【図１８】シミュレーションに用いたバイポーラトランジスタの不純物濃度の分布を示す図である。
【図１９】バイポーラトランジスタがオンした直後のコレクタ電流の流れを示す図である。
【図２０】コレクタ電流が十分に大きくなったときのコレクタ電流の流れを示す図である。
【図２１】実施例（実線）及び比較例（点線）にかかるＴＬＰ試験の結果を示すグラフである。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
（第１の実施形態）
図１（ａ）、（ｂ） は、それぞれ第１の実施形態に係る半導体装置の構成の一部を示す断面図である。図１（ａ）は半導体装置が有している保護素子としてのバイポーラトランジスタの構成を示しており、図１（ｂ）は、半導体装置が有している被保護素子としての電界効果型トランジスタの構成を示している。図２は、図１（ａ）に示したバイポーラトランジスタの平面図である。図２においては、説明のため分離用ウェル１９０を図示していない。なお図１（ａ）は、図２のＡ−Ａ´断面を示している。
【００１５】
まず図１（ａ）及び図２を用いて、バイポーラトランジスタの構成について説明する。バイポーラトランジスタは、基板１００に形成された第１導電型（例えばｎ型）のウェル１１０、第２導電型（例えばｐ型）のベース領域１５０、第２導電型の高濃度ベース領域１６０、第１導電型のエミッタ領域１７０、第１導電型のコレクタ領域１４０、及び第２導電型の第１埋込領域１８０を備える。ベース領域１５０は、ウェル１１０内に形成されている。高濃度ベース領域１６０は、ベース領域１５０の表層の一部に形成され、ベース領域１５０よりも不純物濃度が高い。エミッタ領域１７０はベース領域１５０の中に形成され、ベース領域１５０より浅い。コレクタ領域１４０はウェル１１０内に形成され、ベース領域１５０の外側に位置している。第１埋込領域１８０は、少なくとも一部がベース領域１５０の中に位置しており、ベース領域１５０よりも不純物濃度が高い。そして第１埋込領域１８０は、平面視において、エミッタ領域１７０とコレクタ領域１４０の間に少なくとも一部が位置している。また第１埋込領域１８０は、エミッタ領域１７０の縁のうち少なくとも一辺、例えばコレクタ領域１４０側の縁と重なっており、かつエミッタ領域１７０の全面には重なっていない。また第１埋込領域１８０は、高濃度ベース領域１６０にも重なっていない。
【００１６】
すなわち第１埋込領域１８０は、高濃度ベース領域１６０側の端部からエミッタ領域１７０のうち高濃度ベース領域１６０側の端部までの距離ｗ１（高濃度ベース領域１６０に向かう方向を正の方向とし、コレクタ領域１４０に向かう方向を負の方向とする）、及びコレクタ領域１４０側の端部からエミッタ領域１７０のコレクタ領域１４０側の端部までの距離ｗ２（高濃度ベース領域１６０に向かう方向を正の方向とし、コレクタ領域１４０に向かう方向を負の方向とする）が、それぞれ正の値となっている。また第１埋込領域１８０は、下端がベース領域１５０の下端よりも下に位置している。
【００１７】
基板１００は、第２導電型の半導体基板１０２の上に第２導電型のエピタキシャル成長層１０４を形成した構成を有している。ウェル１１０、コレクタ領域１４０、及びベース領域１５０は、エピタキシャル成長層１０４に形成されている。基板１００には、第１導電型の第２埋込領域１２０が形成されている。第２埋込領域１２０は、ウェル１１０の下方全面に形成されており、第１導電型のシンク領域１３０を介してコレクタ領域１４０に接続している。このため、バイポーラトランジスタのコレクタ電流は、エミッタ領域１７０から、第２埋込領域１２０及びシンク領域１３０を介してコレクタ領域１４０に流れる。
【００１８】
エピタキシャル成長層１０４は、第２導電型の分離用ウェル１９０を有している。分離用ウェル１９０はバイポーラトランジスタを他の領域から分離するために設けられており、平面視においてバイポーラトランジスタを囲むように形成されている。
【００１９】
エピタキシャル成長層１０４は、表面に素子分離領域２００を有している。素子分離領域２００は、例えばＬＯＣＯＳ酸化法により形成されるが、ＳＴＩ法により形成されても良い。素子分離領域２００は、コレクタ領域１４０、高濃度ベース領域１６０、エミッタ領域１７０、及び分離用ウェル１９０を、それぞれ他の領域から分離している。
【００２０】
ベース領域１５０は、一部が素子分離領域２００の下に位置している。そして第１埋込領域１８０は、コレクタ領域１４０側の縁からエミッタ領域１７０までの距離ｗ２が、ベース領域１５０の下端から素子分離領域２００の下端までの距離ｔよりも大きい。
【００２１】
なお、コレクタ領域１４０、高濃度ベース領域１６０、及びエミッタ領域１７０それぞれの表面には、シリサイド層１４５，１６５，１７５が形成されている。
【００２２】
次に図１（ｂ）を用いて、被保護素子としての電界効果型トランジスタの構成を説明する。この電界効果型トランジスタは、第２導電型のウェル３１０に形成されており、ゲート絶縁膜３５２、ゲート電極３５０、第１導電型のドレイン領域３７０、第１導電型のドレイン拡張領域３７２、第１導電型のソース領域３６０、第２導電型のバックゲート電極３８０、及び第２導電型の低濃度不純物領域３８２を備える。ウェル３１０はエピタキシャル成長層１０４に形成されている。またソース領域３６０及びバックゲート電極３８０は、低濃度不純物領域３８２の中に形成されている。ソース電極３６０及びバックゲート電極３８０の表層には、共通のシリサイド層３８４が形成されている。すなわちソース電極３６０及びバックゲート電極３８０は、シリサイド層３８４により互いに接続されている。ドレイン拡張領域３７２は、ドレイン領域３７０より不純物濃度が低い。またドレイン領域３７０の表層にはシリサイド層３７４が形成されている。
【００２３】
基板１００には、第１導電型の埋込領域３２０、及び第１導電型のシンク領域３３０が形成されている。埋込領域３２０はウェル３１０の下方全面に形成されており、シンク領域３３０は、ウェル３１０の側部を囲むように形成されている。すなわちウェル３１０は、埋込領域３２０及びシンク領域３３０によって囲まれている。シンク領域３３０の表層には、第１導電型の高濃度不純物層３４０が形成されている。高濃度不純物層３４０は、シンク領域３３０よりも不純物濃度が高く、基板１００上の配線層中の配線（不図示）によって、ドレイン領域３７０に接続されている。すなわち高濃度不純物層３４０は、第２のドレイン領域として機能する。なお高濃度不純物層３４０の表層には、シリサイド層３４２が形成されている。
【００２４】
また素子分離領域２００は、電界効果型トランジスタを囲むと共に、一部がドレイン領域３７０及び高濃度不純物層３４０を他から分離するように囲んでいる。
【００２５】
図３、図４、及び図５は、図１及び図２に示した半導体装置の製造方法を示す断面図である。図３（ａ）、図４（ａ）、及び図５（ａ）の各図は図１（ａ）に相当しており、図３（ｂ）、図４（ｂ）、及び図５（ｂ）の各図は図１（ｂ）に相当している。この半導体装置の製造方法では、まず基板１００にウェル１１０及びベース領域１５０を、この順に形成する。次いで基板１００に高濃度ベース領域１６０、エミッタ領域１７０、及びコレクタ領域１４０をそれぞれ形成する。そして、ウェル１１０を形成する工程の後に、第１埋込領域１８０を形成する工程を備える。以下、詳細に説明する。
【００２６】
まず図３（ａ）及び（ｂ）に示すように、半導体基板１０２に第１導電型の不純物（例えばＡｓ）を選択的に注入することにより、第２埋込領域１２０及び埋込領域３２０を形成する。次いで半導体基板１０２上にエピタキシャル成長層１０４を形成する。次いで、ウェル１１０、ウェル３１０、素子分離領域２００、及びシンク領域１３０を、この順に形成する。この工程において、第２埋込領域１２０及び埋込領域３２０の不純物が拡散し、第２埋込領域１２０及び埋込領域３２０がエピタキシャル成長層１０４まで拡張する。なおシンク領域１３０を形成する工程においてシンク領域３３０も形成される。
【００２７】
次いで図４（ａ）及び（ｂ）に示すように、基板１００上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして基板１００に第２導電型の不純物を注入する。これにより、ベース領域１５０が形成される。またこの工程において、低濃度不純物領域３８２及び分離用ウェル１９０も形成される。その後、レジストパターンを除去する。
【００２８】
次いで、基板１００上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして基板１００に第１導電型の不純物を注入する。これにより、ドレイン拡張領域３７２が形成される。その後、レジストパターンを除去する。次いで、基板１００上にゲート絶縁膜３５２、ゲート電極３５０、およびゲート電極３５０のサイドウォールを形成する。
【００２９】
次いで図５（ａ）及び（ｂ）に示すように、基板１００上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして基板１００に第２導電型の不純物を注入する。これにより、第１埋込領域１８０が形成される。その後、レジストパターンを除去する。
【００３０】
その後、図１に示すように、基板１００上にレジストパターンを形成し、このレジストパターンをマスクとして第１導電型の不純物を注入する。これにより、コレクタ領域１４０、エミッタ領域１７０、高濃度不純物層３４０、ソース領域３６０、及びドレイン領域３７０が形成される。その後、レジストパターンを除去する。次いで基板１００上にレジストパターンを形成し、このレジストパターンをマスクとして第２導電型の不純物を注入する。これにより、高濃度ベース領域１６０及びバックゲート電極３８０が形成される。その後、レジストパターンを除去する。その後、シリサイド層１４５，１６５，１７５を形成する。またこのとき、電界効果型トランジスタにもシリサイド層３４２，３７４，３８４が形成される。
【００３１】
次に、本実施形態の作用及び効果を、図６を用いて説明する。本実施形態によれば、バイポーラトランジスタは第１埋込領域１８０を有している。第１埋込領域１８０は、平面視において、エミッタ領域１７０とコレクタ領域１４０の間に少なくとも一部が位置しており、かつ、エミッタ領域１７０の縁のうちコレクタ領域１４０側の縁と重なっている。また第１埋込領域１８０は、エミッタ領域１７０の全面には重なっていない。
【００３２】
このような構成において、エミッタ領域１７０とコレクタ領域１４０の間に電圧Ｖｃｅを印加していくと、ある電圧を境にホール及び電子が発生する。ホール及び電子は、ベース領域１５０のうちコレクタ領域１４０側の端部で発生し（図６のＰ点）、アバランシェ効果によってホール及び電子が増加する。発生した電子はシンク領域１３０及びコレクタ領域１４０に向けて流れるが、発生したホールは高濃度ベース領域１６０に向けて移動する。このため、ベース領域１５０の電位は、高濃度ベース領域１６０からコレクタ領域１４０側の端部に近づくにつれて上がる。
【００３３】
ここで第１埋込領域１８０が形成されていない場合、コレクタ領域１４０側の端部に電界が集中するため、ここでベース・エミッタ接合がオンしてバイポーラトランジスタが動作し始める（図６のＱ点）。このため、コレクタ電流Ｉｃが、ベース領域１５０のうちコレクタ領域１４０側の端部に集中し、Ｉｃの量が一定の値になった時点で破壊が生じる（Ｒ点）。なおＲ点は、ベース領域１５０とウェル１１０の間のアバランシェ耐圧によって定まる。
【００３４】
これに対して第１埋込領域１８０が形成されている場合、第１埋込領域１８０は不純物濃度が高いため、第１埋込領域１８０における電位勾配は緩和される。従って、第１埋込領域１８０においてベース・エミッタ接合がオンしてバイポーラトランジスタが動作し始める（図６のＱ点）。このため、コレクタ電流は第１埋込領域１８０に分散し、特定の部分に集中しない。従って、熱破壊が生じるまでの電流量Ｉｃが大きくなる。
【００３５】
従って、第１埋込領域１８０を形成することにより、バイポーラトランジスタが動作する際に、ベース領域１５０のうちコレクタ領域１４０側の端部が破壊されることが抑制される。従って、バイポーラトランジスタの耐量が向上する。
【００３６】
また、第１埋込領域１８０のコレクタ領域１４０側の縁からエミッタ領域１７０までの距離ｗ２は、ベース領域１５０の下端から素子分離領域２００の下端までの距離ｔよりも大きい。従って、バイポーラトランジスタがオンした後に、エミッタ領域１７０から流れるコレクタ電流は、図１（ａ）において横方向ではなく深さ方向に、すなわちベース領域１５０の端部ではなく第２埋込領域１２０に流れやすくなる。従って、ベース領域１５０の端部においてバイポーラトランジスタが破壊されることをさらに抑制できる。
【００３７】
また素子分離領域２００を形成した後に、第１埋込領域１８０を形成している。このため、第１埋込領域１８０を形成した後に基板１００に加わる熱量を減らすことができ、第１埋込領域１８０を形成する不純物が熱によって拡散することを抑制できる。
【００３８】
また、第１埋込領域１８０の下端はベース領域１５０の下端より下に位置しているため、第１埋込領域１８０の下端がベース領域１５０の下端より上に位置している場合と比較して、第１埋込領域１８０が形成しやすくなる。
【００３９】
（第２の実施形態）
図７（ａ）及び図７（ｂ）は、第２の実施形態に係る半導体装置の構成を示す断面図であり、第１の実施形態における図１（ａ）及び図１（ｂ）に相当する図である。この半導体装置は、図７（ａ）に示すように、バイポーラトランジスタが第２導電型（例えばｐ型）の低濃度ベース領域１５２を有している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。
【００４０】
低濃度ベース領域１５２は、平面視においてベース領域１５０とコレクタ領域１４０の間に位置し、ベース領域１５０より不純物濃度が低い。本図に示す例において、低濃度ベース領域１５２は、素子分離領域２００の下に形成されており、シンク領域１３０とベース領域１５０を接続している。また第１埋込領域１８０は、低濃度ベース領域１５２と重ならないように設けられている。
【００４１】
図７に示した半導体装置の製造方法は、図３に示した工程の後に、低濃度ベース領域１５２を形成する工程を有する点を除いて、第１の実施形態に係る半導体装置の製造方法と同様である。低濃度ベース領域１５２は、例えば基板１００上にレジストパターンを形成し、このレジストパターンをマスクとして第２導電型の不純物を基板１００に注入することにより、形成される。
【００４２】
次に、本実施形態の作用及び効果を、図８を用いて説明する。本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、低濃度ベース領域１５２を形成しているため、ベース領域１５０とコレクタ領域１４０の間の電位勾配が緩和される。従って、エミッタ領域１７０とコレクタ領域１４０の間の電圧Ｖｃｅを上げていったときに、ホール及び電子が発生するために必要な電圧Ｖｃｅが第１の実施形態と比較して高くなる（図８のＰ点）。なお第１埋込領域１８０は低濃度ベース領域１５２と重ならないように設けられているため、第１埋込領域１８０によって低濃度ベース領域１５２による効果が阻害されることはない。
【００４３】
（第３の実施形態）
図９（ａ）及び図９（ｂ）は、第３の実施形態に係る半導体装置の構成を示す断面図であり、第２の実施形態における図７（ａ）及び図７（ｂ）に相当する図である。図１０は、図９（ａ）に示したバイポーラトランジスタの平面図である。図１０においては、説明のため分離用ウェル１９０を図示していない。なお図９（ａ）は、図１０のＡ−Ａ´断面を示している。この半導体装置は図９（ａ）及び図１０に示すように、第１埋込領域１８０がエミッタ領域１７０を囲むように形成されている点を除いて、第２の実施形態に係る半導体装置と同様の構成である。また本実施形態に係る半導体装置の製造方法は、第２の実施形態に係る半導体装置の製造方法と同様である。
【００４４】
第１埋込領域１８０はエミッタ領域１７０の下方の少なくとも一部には形成されておらず、平面視においてエミッタ領域１７０と重なる中空部１８２を有している。平面視において第１埋込領域１８０は、内周側の縁がエミッタ領域１７０と重なっている。また第１埋込領域１８０は高濃度ベース領域１６０とは重なっていない。
【００４５】
次に、本実施形態の作用及び効果を、図１１を用いて説明する。本実施形態によっても第２の実施形態と同様の効果を得ることができる。また、第１埋込領域１８０がエミッタ領域１７０を囲むように形成されているため、バイポーラトランジスタがオンした後に、エミッタ領域１７０から流れるコレクタ電流が図９における横方向ではなく、中空部１８２を通って下方向に流れやすくなる。このため、コレクタ電流が特定の場所、特にベース領域１５０のうちコレクタ領域１４０側の端部に集中することが抑制される。従って、バイポーラトランジスタが破壊するときの電流量（Ｒ点）が大きくなり、バイポーラトランジスタの耐量が増加する。
【００４６】
（第４の実施形態）
図１２（ａ）及び図１２（ｂ）は、第４の実施形態に係る半導体装置の構成を示す断面図であり、第１の実施形態における図１（ａ）及び図１（ｂ）に相当している。本実施形態に係る半導体装置は、被保護素子としての電界効果型トランジスタの構成を除いて第１の実施形態に係る半導体装置と同様である。
【００４７】
本実施形態において電界効果型トランジスタは、図１２（ｂ）に示すように、ウェル３１０、ゲート絶縁膜３５２、ゲート電極３５０、第１導電型のドレイン領域３７０、第１導電型のソース領域３６０、素子分離領域２００、及び第２導電型の第３埋込領域３９０を備えている。ゲート絶縁膜３５２及びゲート電極３５０は、ウェル３１０の上に形成されている。ドレイン領域３７０はウェル３１０に設けられている。ソース領域３６０は、ウェル３１０に形成され、ドレイン領域３７０との間にゲート電極３５０を挟むように位置している。素子分離領域２００の一部は、ゲート電極３５０の下に位置するチャネル領域とソース領域３６０とを分離している。第３埋込領域３９０は、ウェル３１０に形成されており、ウェル３１０よりも不純物濃度が高い。第３埋込領域３９０は、平面視で少なくともソース領域３６０のうちゲート電極３５０側とは反対側の端部から、チャネル領域とソース領域３６０とを分離している素子分離領域２００のチャネル領域側の端部にわたって形成されている。
【００４８】
また電界効果型トランジスタは、ソース拡張領域３６２、ドレイン拡張領域３７２、及びバックゲート電極３８０を有している。また基板１００には、第１の実施形態と同様に、埋込領域３２０、シンク領域３３０、及び高濃度不純物層３４０が形成されている。
【００４９】
本実施形態に係る半導体装置の製造方法は、第１埋込領域１８０を形成する工程において、第３埋込領域３９０が第１埋込領域１８０と共に形成される点、図１に示した低濃度不純物領域３８２が形成されない点、及びドレイン拡張領域３７２を形成する工程においてソース拡張領域３６２が形成される点を除いて、第１の実施形態に係る半導体装置の製造方法と同様である。
【００５０】
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また図１２に示した電界効果型トランジスタは、バックゲート電極３８０がベースとして動作し、ソース領域３６０がエミッタとして動作し、ドレイン領域３７０がコレクタとして動作することにより、寄生バイポーラトランジスタとして動作してしまうことがある。本発明者が検討した結果、ベース抵抗が高いと寄生バイポーラトランジスタはターンオンしやすくなることがわかった。これに対して本実施形態では、第３埋込領域３９０を形成しているため、寄生バイポーラトランジスタのベース抵抗を低くすることができる。このため、寄生バイポーラトランジスタはターンオンしにくくなる。
【００５１】
また、第１埋込領域１８０と第３埋込領域３９０を同一工程で形成することができるため、半導体装置の製造工程数が増加することを抑制できる。
【００５２】
なお、第２又は第３の実施形態において、被保護素子としての電界効果型トランジスタの構成を本実施形態と同様にしても良い。このようにしても、本実施形態と同様の効果を得ることができる。
【００５３】
（第５の実施形態）
図１３（ａ）及び図１３（ｂ）は、第５の実施形態に係る半導体装置の構成を示す断面図であり、第１の実施形態における図１（ａ）及び図１（ｂ）に相当している。本実施形態に係る半導体装置は、高濃度ベース領域１６０とエミッタ領域１７０の間に素子分離領域２００が形成されておらず、シリサイド層１７５で互いに繋がっている点、及び分離用ウェル１９０の下端が半導体基板１０２に達している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。
【００５４】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。なお、第２〜第４の実施形態において、本実施形態と同様の構成としても良い。
【００５５】
（第６の実施形態）
図１４は、第６の実施形態に係る半導体装置の構成を示す断面図であり、第１の実施形態における図１（ａ）に相当している。本実施形態に係る半導体装置は、以下の点が、第１の実施形態にかかる半導体装置と異なる。
【００５６】
まず、基板１００がエピタキシャル成長層１０４を有しておらず、半導体基板で形成されている。そしてバイポーラトランジスタはこの半導体基板に形成されている。またバイポーラトランジスタは第２埋込領域１２０を有しておらず、かつ図１（ａ）に示したシンク領域１３０の代わりに第１導電型の低濃度不純物層１３２を有している。低濃度不純物層１３２は、ウェル１１０より浅い。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００５７】
（第７の実施形態）
図１５は、第７の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、第１の実施形態において図１（ｂ）に示した電界効果型トランジスタをバイポーラトランジスタとして動作させている。すなわちバックゲート電極３８０及び第２導電型の低濃度不純物領域３８２がベース領域として機能し、ソース領域３６０がエミッタ領域として機能し、ドレイン領域３７０及びドレイン拡張領域３７２がコレクタ領域として機能する。そして第１埋込領域１８０は、低濃度不純物領域３８２に少なくとも一部が含まれるように形成されている。本図に示す例において、第１埋込領域１８０は、平面視においてバックゲート電極３８０を囲むように形成されている。
【００５８】
なお図示していないが、本実施形態においても半導体装置は被保護素子としての電界効果型トランジスタを有している。この電界効果型トランジスタの構成は、第１の実施形態と同様である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。
【００５９】
（第８の実施形態）
図１６（ａ）及び図１６（ｂ）は、第８の実施形態に係る半導体装置の構成を示す断面図であり、第３の実施形態における図９（ａ）及び図９（ｂ）に相当する図である。図１７は、図１６（ａ）に示したバイポーラトランジスタの平面図である。図１７においては、説明のため分離用ウェル１９０を図示していない。なお図１６（ａ）は、図１７のＡ−Ａ´断面を示している。この半導体装置は図１６（ａ）及び図１７に示すように、エミッタ領域１７０の両側に高濃度ベース領域１６０があるダブルベース構造である。
【００６０】
本実施形態において、第１埋込領域１８０はエミッタ領域１７０を囲むように形成されている。そして第１埋込領域１８０はエミッタ領域１７０の下方の少なくとも一部には形成されておらず、平面視においてエミッタ領域１７０と重なる中空部１８２を有している。平面視において第１埋込領域１８０は、内周側の縁がエミッタ領域１７０と重なっており、外周の縁が高濃度ベース領域１６０に重なっている。
【００６１】
なお、上記した点を除いて、本実施形態に係る半導体装置は第３の実施形態と同様の公正である。
本実施形態によっても、第３の実施形態と同様の効果を得ることができる。
【００６２】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば高濃度ベース領域１６０の両側にエミッタ領域１７０があるダブルエミッタ構造においても、本発明を適用することができる。ダブルエミッタ構造の場合、第１埋込領域１８０は、２つのエミッタ領域１７０毎に、エミッタ領域１７０の縁のうちコレクタ領域１４０側の縁と重なっており、かつエミッタ領域１７０の全面には重ならないように形成される。
【００６３】
（実施例１）
第２及び第３の実施形態それぞれに係る半導体装置において、バイポーラトランジスタのコレクタ電流がエミッタ‐コレクタ間の電圧を上昇させていったとき、どのように流れ出すかをシミュレーションした。図１８〜図２０において、（ａ）は比較例に係るバイポーラトランジスタを示している。このバイポーラトランジスタは第２の実施形態に係るバイポーラトランジスタから第１埋込領域を除いたものである。（ｂ）及び（ｃ）は、それぞれ第２及び第３の実施形態に係るバイポーラトランジスタを示している。
【００６４】
図１８は、シミュレーションに用いたバイポーラトランジスタの不純物濃度の分布を示している。なお、図１（ａ）に示したｔ＝１μｍとした。
【００６５】
図１９は、バイポーラトランジスタがオンした直後（コレクタ電流＝１×１０−３Ａ）のコレクタ電流の流れを示している。本図において、色が薄いほど電流密度が高い。図１９（ａ）に示すように、比較例に係るバイポーラトランジスタではコレクタ電流は図中右方向に流れるものが大部分を占めている。これに対して図１９（ｂ）及び（ｃ）に示すように、第２及び第３の実施形態に係るバイポーラトランジスタでは、コレクタ電流は図中右方向のみではなく下方向（又は左方向）にも流れている。
【００６６】
図２０は、コレクタ電流が十分に大きくなったとき（１×１０−２Ａ）のコレクタ電流の流れを示している。本図において、色が薄いほど電流密度が高い。図２０（ｃ）に示すように、第３の実施形態においては、コレクタ電流の密度が高い部分が少ない。これは、コレクタ電流が特定の場所に集中しておらず、分散して流れていることを示している。
【００６７】
（実施例２）
第３の実施形態に係るバイポーラトランジスタを作製し、ＴＬＰ（Transmission Line pulse）試験、すなわち高電流パルスを印加してＥＳＤ耐量を調べる試験を行った（実施例）。また、第３の実施形態から第１埋込領域１８０を除いたバイポーラトランジスタを作製し、ＴＬＰ試験を行った（比較例）。なお各例において、ウェハ内の２箇所で測定を行った。
【００６８】
図２１は、実施例（実線）及び比較例（点線）にかかるＴＬＰ試験の結果を示すグラフである。本図は、実施例におけるエミッタ領域１７０とコレクタ領域１４０の間の印加電圧（Ｖｏｌｔａｇｅ）とコレクタ電流（エミッタ領域１７０からコレクタ領域１４０に流れる電流：Ｃｕｒｒｅｎｔ）の関係を、第１の測定点においては「■」及び実線で、第２の測定点においては「◆」及び実線で示している。また本図は、比較例における印加電圧とコレクタ電流の関係を、第１の測定点においては「□」及び点線で、第２の測定点においては「◇」及び点線で示している。なお本図は、一般的なＴＬＰ測定結果の表示法に従い、ＴＬＰ印加時のＩ−Ｖ曲線と同時に、各ＴＬＰ印加後に行うリーク電流測定結果を同時表示している。グラフ内の点線の矢印で示したように、実施例に係るバイポーラトランジスタは、比較例に係るバイポーラトランジスタに対して、破壊に必要な電流量が増加していた。これは、実施例に係るバイポーラトランジスタのＥＳＤ耐量が増大していることを示している。
【符号の説明】
【００６９】
１００ 基板
１０２ 半導体基板
１０４ エピタキシャル成長層
１１０ ウェル
１２０ 第２埋込領域
１３０ シンク領域
１３２ 低濃度不純物層
１４０ コレクタ領域
１４５  シリサイド層
１５０ ベース領域
１５２ 低濃度ベース領域
１６０ 高濃度ベース領域
１６５  シリサイド層
１７０ エミッタ領域
１７５ シリサイド層
１８０ 第１埋込領域
１８２ 中空部
１９０ 分離用ウェル
２００ 素子分離領域
３１０ ウェル
３２０ 埋込領域
３３０ シンク領域
３４０ 高濃度不純物層
３４２  シリサイド層
３５０ ゲート電極
３５２ ゲート絶縁膜
３６０ ソース領域
３６２ ソース拡張領域
３７０ ドレイン領域
３７２ ドレイン拡張領域
３７４  シリサイド層
３８０ バックゲート電極
３８２ 低濃度不純物領域
３８４  シリサイド層
３９０ 第３埋込領域
【図１】
2011035325.tif 000003
【図２】
2011035325.tif 000004
【図３】
2011035325.tif 000005
【図４】
2011035325.tif 000006
【図５】
2011035325.tif 000007
【図６】
2011035325.tif 000008
【図７】
2011035325.tif 000009
【図８】
2011035325.tif 000010
【図９】
2011035325.tif 000011
【図１０】
2011035325.tif 000012
【図１１】
2011035325.tif 000013
【図１２】
2011035325.tif 000014
【図１３】
2011035325.tif 000015
【図１４】
2011035325.tif 000016
【図１５】
2011035325.tif 000017
【図１６】
2011035325.tif 000018
【図１７】
2011035325.tif 000019
【図１８】
2011035325.tif 000020
【図１９】
2011035325.tif 000021
【図２０】
2011035325.tif 000022
【図２１】
2011035325.tif 000023