(57)【要約】【課題】  組み立て工程やCMP工程時における剥離を抑制した、低誘電率層間絶縁膜の製造方法とそれを用いた半導体装置を提供する。【解決手段】低誘電率層間絶縁膜の成膜の際、高周波と低周波の２周波を切り替え、膜厚方向に膜特性の変調をかけることで、低誘電率を保持したまま密着強度を向上させる。プラズマ発生のための高周波と低周波が同一電極から印加される。そして絶縁膜の成膜開始時あるいは成膜終了時の少なくとも一方において、低周波の入力が成膜開始時及び成膜終了時を除いた他のタイミングより高い。例えば絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、高周波と低周波の２周波により密着層となり、密着層以外の部分は低周波の入力を低下あるいは０にすることで低誘電率絶縁膜となる。【選択図】図２
2011155077.tif 000002
【特許請求の範囲】
【請求項１】
層間絶縁膜を構成する少なくとも一つの絶縁膜を、プラズマ重合法あるいはプラズマCVD法で形成する工程を有し、
前記絶縁膜の形成工程において、プラズマ発生のための高周波と低周波の入力の大きさの比を途中で変更することにより、基板上に成長する膜特性を厚さ方向に変調することを特徴とする半導体装置の製造方法。
【請求項２】
層間絶縁膜を構成する少なくとも一つの絶縁膜を、プラズマ重合法あるいはプラズマCVD法で形成する工程を有し、
前記絶縁膜の形成工程において、プラズマ発生のための高周波と低周波が同一電極から印加され、
前記絶縁膜の成膜開始時あるいは成膜終了時の少なくとも一方において、低周波の入力が成膜開始時及び成膜終了時を除いた他のタイミングより高いことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法において、
前記絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、高周波と低周波の２周波により密着層となり、前記密着層以外の部分は低周波の入力を低下あるいは０にすることで低誘電率絶縁膜となることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか一つに記載の半導体装置の製造方法において、
前記絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、厚さ方向の中央部と比較して膜密度が高くなることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜３のいずれか一つに記載の半導体装置の製造方法において、
前記絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、厚さ方向の中央部と比較してO/Si (原子比)が高くなることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜３のいずれか一つに記載の半導体装置の製造方法において、
前記絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、厚さ方向の中央部と比較してC/Si (原子比)が低くなることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６のいずれか一つに記載の半導体装置の製造方法において、
前記絶縁膜の成膜開始時あるいは成膜終了時の少なくとも一方に、高周波出力と低周波出力の関係が、
低周波出力(Ｗ)／  高周波出力(Ｗ）≧０．１・・・・・(式１)
であることを特徴とする半導体装置の製造方法。
【請求項８】
請求項３に記載の半導体装置の製造方法において、
前記絶縁膜において、前記低誘電率絶縁膜の膜厚と前記低誘電率絶縁膜の上下少なくともどちらか一方に存在する前記密着層の膜厚の関係が、
（（下側の前記密着層の膜厚）+（上側の前記密着層の膜厚））/  （前記低誘電率絶縁膜の膜厚）  ≦０．４  ・・・・・（式２）
であることを特徴とする半導体装置の製造方法。
【請求項９】
請求項３又は８に記載の半導体装置の製造方法において、
前記絶縁膜の下にはキャップ膜が設けられており、
前記キャップ膜、前記密着層、及び前記低誘電率絶縁膜の炭素の原子存在比が、
前記キャップ膜＜前記密着層＜前記低誘電率絶縁膜
であることを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１〜９のいずれか一つに記載の半導体装置の製造方法において、
前記絶縁膜の原料が下記式３に示す環状有機シリカ化合物であり、Ｒ１、Ｒ２は不飽和炭素化合物または飽和炭素化合物であることを特徴とする半導体装置の製造方法。
【化１】
2011155077.tif 000008
・・・・・（式３）
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
前記環状有機シリカ化合物が下記式４，５，６のいずれか一つに示す構造を有することを特徴とする半導体装置の製造方法。
【化２】
2011155077.tif 000009
・・・・・式（４）
【化３】
2011155077.tif 000010
・ ・・・・・式（５）
【化４】
2011155077.tif 000011
・・・・・・式（６）
【請求項１２】
請求項１〜１１のいずれか一つに記載の半導体装置の製造方法において、
前記絶縁膜の原料を不活性ガスに希釈して供給することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、
前記不活性ガスが０族元素のいずれか１種以上からなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、層間絶縁膜の密着性を向上させることができる半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリコン半導体集積回路（ＬＳＩ）では、微細化が進むにつれ寄生容量の増加に伴う消費電力の増加や、信号遅延が問題となってくる。これら問題を回避するために層間絶縁膜の比誘電率の低下が不可欠となり、ポーラス絶縁膜が適用されるようになっている。ポーラス絶縁膜の成膜には成膜時にポロジェンを膜中に導入し、それらをポストキュア処理等により排除する方法が一般に用いられる。これら方法により比誘電率２．０前半の層間絶縁膜が得られるようになった。
【０００３】
しかしながらこのような空孔導入による比誘電率の低減は膜物性の低下を招くため、これを避けるため様々な改善が行われている。
【０００４】
例えば特許文献１にはSiCN膜/低誘電率膜（SiOC膜）積層構造において、これら２つの層の間の密着性を向上させることを目的として、SiOC膜成膜の際に原料流量を変化させることで、SiCN膜に近い部分の密度を高くし、SiCN膜から遠ざかるに従い密度を低くする方法が開示されている。
【０００５】
また特許文献２では、層間絶縁膜の水分吸着量を抑制することを目的として、１３．５６ＭＨｚの高周波電力と３００kHz以上５００ｋＨｚ以下の高周波電力を使って成膜速度を制御することが開示されている。
【０００６】
また特許文献１では、信頼性を確保することを目的として、高周波と低周波を使った成膜の終了の際、この２つのRFを段階的にOFFすることが開示されている。この文献には、高周波電源を低周波電源よりも実効的に先に停止することにより、膜表面の微小異物数を軽減できる、と記載されている。
【０００７】
特許文献３及び４には、環状モノマーあるいは環状モノマーと直鎖状モノマーを原料としたプラズマ重合法において、層間絶縁膜中に微小なポアを導入し比誘電率を低下させる技術が開示されている。
【０００８】
さらに特許文献５には、不飽和炭化水素とアモルファスカーボンを含むバリア絶縁膜、あるいはこのバリア絶縁膜とSiN、SiC、SiCNなどの内層バリア絶縁膜との二層構造によりキャップ膜を形成し、拡散防止能を向上させる方法が記載されている。
【０００９】
また特許文献６には、電極の一方に高周波電力を供給し、バリア絶縁膜を形成する工程の初期だけ他方の電極に周波数５０kHz以上、１MHz未満の低周波電力を供給する方法が記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−２２３０１２号公報
【特許文献２】特開２００７−１４２０６６号公報
【特許文献３】国際公開２００８／０１５９１号公報
【特許文献４】国際公開２００７／１３２８７９号公報
【特許文献５】国際公開２００８／０７８６４９号公報
【特許文献６】特開２００３−２３４３４６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
層間絶縁膜は複数の絶縁膜を積層した構造である。そして半導体装置の信頼性を向上させるためには、特許文献１に記載されているように、層間絶縁膜における絶縁膜相互間の密着性を向上させる必要がある。このため、特許文献１に記載されている方法以外の方法でも、絶縁膜相互間の密着性を向上させることができるようになることが好ましい。
【課題を解決するための手段】
【００１２】
本発明によれば、層間絶縁膜を構成する少なくとも一つの絶縁膜を、プラズマ重合法あるいはプラズマＣＶＤ法で形成する工程を有し、
前記絶縁膜の形成工程において、プラズマ発生のための高周波と低周波の入力の大きさの比を途中で変更することにより、基板上に成長する膜特性を厚さ方向に変調することを特徴とする半導体装置の製造方法が提供される。
【００１３】
本発明によれば、層間絶縁膜を構成する少なくとも一つの絶縁膜を、プラズマ重合法あるいはプラズマＣＶＤ法で形成する工程を有し、
前記絶縁膜の形成工程において、プラズマ発生のための高周波と低周波が同一電極から印加され、
前記絶縁膜の成膜開始時あるいは成膜終了時の少なくとも一方において、低周波の入力が成膜開始時及び成膜終了時を除いた他のタイミングより高いことを特徴とする半導体装置の製造方法が提供される。
【００１４】
これらの半導体装置の製造方法によれば、プラズマ発生のための高周波と低周波の入力の大きさの比を途中で変更することにより、基板上に成長する膜特性を厚さ方向に変調することができる。このため、この変調の仕方を制御することにより、比誘電率を低く保ったまま、密着性に優れた層間絶縁膜を形成することができる。
【発明の効果】
【００１５】
本発明によれば、比誘電率を低く保ったまま、密着性に優れた層間絶縁膜を形成することができる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施の形態である層間絶縁膜の成膜装置の一例を示した図である。
【図２】第１の実施の形態である層間絶縁膜の成膜シーケンスの一例を示した図である。
【図３】第１の実施の形態である層間絶縁膜の断面の一例を示した図である。
【図４】第１の実施の形態である層間絶縁膜の膜厚方向に対する膜特性の変化を示した図である。
【図５】第１の実施の形態である半導体装置の断面の一例を示した図である。
【図６】第１の実施の形態である半導体装置の製造方法の一例を示した図である。
【図７】第１の実施の形態である層間絶縁膜の、相対密着強度と密着層成膜時おける低周波出力／高周波出力の関係を示した図である。
【図８】第１の実施の形態である層間絶縁膜の、相対実効誘電率と密着層膜厚/低誘電率膜厚の関係を示した図である。
【図９】第２の実施の形態である層間絶縁膜の断面の一例を示した図である。
【図１０】第２の実施の形態である層間絶縁膜の成膜シーケンスの一例を示した図である。
【図１１】第２の実施の形態である層間絶縁膜の膜厚方向に対する膜特性の変化を示した図である。
【図１２】第２の実施の形態である半導体装置の製造方法の一例を示した図である。
【図１３】第３の実施の形態である層間絶縁膜の成膜シーケンスの一例を示した図である。
【図１４】第３の実施の形態である層間絶縁膜の断面の一例を示した図である。
【図１５】第３の実施の形態である層間絶縁膜の膜厚方向に対する膜特性の変化を示した図である。
【図１６】第３の実施の形態である半導体装置の製造方法の一例を示した図である。
【図１７】高周波と低周波の印加によるウエハー表面近傍の電子とイオンの分布を示した図である。
【図１８】実施の形態である半導体装置のプラズマダメージ評価結果を示した図である。
【図１９】第１の実施の形態である半導体装置のプラズマダメージ分布を示した図である。
【図２０】実施の形態であるキャップ膜、密着層、低誘電率絶縁膜の炭素濃度の関係を示した図である。
【図２１】第１の実施の形態である半導体装置の製造方法を説明するための図である。
【図２２】第２の実施の形態である半導体装置の製造方法を説明するための図である。
【図２３】第３の実施の形態である半導体装置の製造方法を説明するための図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１８】
まず、以下の各実施形態及び実施例における用語の意味を説明する。
【００１９】
低誘電率絶縁膜とは、例えば配線材を絶縁分離する膜（層間絶縁膜）であり、半導体素子を接続する多層配線間の容量を低減するため、シリコン酸化膜（比誘電率４．２）よりも比誘電率の低い材料を指す。特に、低誘電率絶縁膜の一例である多孔質絶縁膜としては、例えば、シリコン酸化膜を多孔化して、比誘電率を小さくした材料や、ＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜、もしくはＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ  ＤｉａｍｏｎｄＴＭ、ＣＯＲＡＬＴＭ、ＡｕｒｏｒａＴＭ）などを多孔化して、比誘電率を小さくした材料などがある。
【００２０】
金属配線材とは、Ｃｕを主成分（例えば重量比で９５％以上）とする。金属配線材の信頼性を向上させるため、Ｃｕ以外の金属元素がＣｕからなる部材に含まれていても良く、Ｃｕ以外の金属元素がＣｕの上面や側面などに形成されていても良い。
【００２１】
ダマシン配線とは、あらかじめ形成された層間絶縁膜の溝に、金属配線材を埋め込み、溝内以外の余剰な金属を、例えばＣＭＰ（Chemical Mechanical Polishing）法などにより除去することで形成される埋め込み配線をさす。Ｃｕによりダマシン配線を形成する場合には、Ｃｕ配線の側面および外周をバリアメタルで覆い、Ｃｕ配線の上面を絶縁性バリア膜で覆う配線構造が一般に用いられる。
【００２２】
ＣＭＰ法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。ダマシン法による配線形成においては、CMP法を、特に、配線溝あるいはビアホールに対し金属を埋設した後に、余剰の金属部分を除去し、平坦な配線表面を得るために用いる。
【００２３】
バリアメタルとは、配線を構成する金属元素が層間絶縁膜や下層へ拡散することを防止するために、配線の側面および底面を被覆する、バリア性を有する導電性膜を示す。例えば、配線がＣｕを主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜が使用される。
【００２４】
キャップ膜とはＣｕ配線の上面に形成され、Ｃｕの酸化や絶縁膜中へのＣｕの拡散を防ぐ機能、および加工時にエッチングストップ層としての役割を有する膜を示す。例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、ＣｏＷＰ、ＣｏＷＢ、ＣｏＳｎＰ、ＣｏＳｎＢ、ＮｉＢ、ＮｉＭｏＢなどが用いられている。
【００２５】
半導体基板とは、半導体装置が構成された基板であり、特に単結晶シリコン基板上に作られたものだけでなく、ＳＯＩ（Silicon on Insulator）基板、並びにＴＦＴ（Thin film transistor）又は液晶製造用の基板なども含む。
【００２６】
ハードマスクとは、層間絶縁膜の低誘電率化による強度低下により、直接ＣＭＰを行うのが困難な場合に、層間絶縁膜上に積層し、保護する役割の絶縁膜をさす。
【００２７】
プラズマＣＶＤ法とは、例えば、気体状の原料を減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。
【００２８】
プラズマ重合法とは、例えば、気体状の原料を減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、基板表面における重合反応などによって基板上に連続膜を形成する手法である。
【００２９】
次に本発明の実施の形態である層間絶縁膜のおよびその形成方法について、図を用いて詳細に説明する。図１は第１の実施の形態である層間絶縁膜の成膜装置である。原料リザーバー１aは層間絶縁膜となる液体原料をストレージする場所である。キャリアガス供給ユニット２aは原料ガスを輸送（希釈）する不活性ガスを供給する部分であり、例えばアルゴンやヘリウムなど０族に属する一種以上の元素が供給される。不活性ガスとしては、特にヘリウムガスを用いることが好ましい。プラズマCVD法あるいはプラズマ重合法において、最終的な成膜レートや膜質は、半導体基板の表面に吸着あるいは重合によって膜が増加する分と、熱やスパッタリングによる脱離によって決定される。軽いキャリアガスを使うことでスパッタリングによる脱離工程を抑制でき、その結果、成膜レートが高速化する。
【００３０】
気化器３aは原料リザーバー１aから供給された液体原料を気化してガス化する部分である。ガス化した液体原料は、キャリアガス供給ユニット２a から供給される不活性ガスと共に配管中を輸送される。高周波電源４aはプラズマを生成する際、電力を供給する装置であり１３．５６ＭＨｚ、あるいはその逓倍の周波数を発振する。低周波電源５aはプラズマを生成する際、電力を供給する装置であり３００〜５００kHzの周波数を発振する。マッチングボックス６ａは高周波電源４aおよび低周波電源５aが発振する際に回路のインピーダンスを整合する部分であり、主としてコンデンサとコイルから構成される。上部電極７aは高周波電源４aおよび低周波電源５aから供給された電力を発振する部分である。下部電極８aはプラズマを生成する際、グランド電位を取る部分である。下部電極８ａの直上には、半導体基板であるウエハー１０aが置かれる。真空ポンプ９aはリアクタ１１aの排気を行う装置である。真空ポンプ９ａとしてはドライポンプが使用されることが多い。ウエハー１０aは半導体装置を作製する際の基板となるものであり、シリコンや化合物半導体、例えばGaAsが使われる。リアクタ１１aはＣＶＤおよびプラズマ重合により成膜を行う真空容器であり、内部に上部電極７a、下部電極８a等を備える。
【００３１】
層間絶縁膜の成膜シーケンスを図２a、２ｂに示し、成膜される膜の断面構造を図３に示す。層間絶縁膜の成膜シーケンスでは、プラズマ発生のための高周波と低周波の入力の大きさの比を途中で変更することにより、ウェハー１０ａ上に成長する膜特性を厚さ方向に変調する。具体的には、層間絶縁膜の成膜開始時あるいは成膜終了時の少なくとも一方において、低周波の入力を成膜開始時及び成膜終了時を除いた他のタイミングより高くする。以下、具体的に説明する。
【００３２】
リアクタ１１ａ内に原料ガスとキャリアガスを導入し、リアクタ１１ａの内部の雰囲気が安定したところで、高周波(ＨＲＦ)と低周波（ＬＲＦ）の２周波を上部電極７ａに入力する。これによりプラズマが発生し、成膜が開始される。これにより図３のＡの領域が形成される。次にLRFの入力を中断し(図２a)、HRFのみで成膜を続けることで、図３のＢの領域が形成される。又はLRFの出力を下げて成膜を続けることで(図２ｂ)、図３のＢの領域が形成される。LRFをOFFする方法又は出力を下げる方法であるが、徐々に出力を下げるランピング法を用いても良い（図示せず）。ここでいうランピング法とは、ある一定の割合で、所望の値まで出力を変化させていく方法である。LRFの出力を低下させるランピング法の一例として、１秒当たりLRF出力を１〜１００Ｗ低下させ、最終的に出力を０Ｗとする方法があげられる。
【００３３】
任意の時間形成後、再度LRFの出力を上げてHRFとLRFの２周波を使い、図３のＣの領域を形成する。LRFをONする方法であるが、徐々に出力を上げるランピング法によってONしても良い（図示せず）。
【００３４】
なお、図３のＡ、Ｂ、Ｃの各領域は、後述する図６の下密着層２５a、低誘電率絶縁膜２４a、上密着層２６aにそれぞれ相当する。
【００３５】
図４は、実施形態にかかる方法によって成膜した層間絶縁膜の膜厚方向に対する膜密度、シリコンに対するカーボンの濃度（原子比）、及びシリコンに対する酸素の濃度（原子比）の変化を示す。膜密度は小角X線散乱によって求め、シリコンに対するカーボン濃度及び酸素濃度は、XPS（X線光電子分光法)によって求めた。図３に示したAとCの領域では、Ｂの領域と比較して膜密度と酸素濃度が増加しているのに対し、炭素濃度は減少しているのが確認された。
【００３６】
このような方法によれば、密着層の間に低誘電率絶縁膜を形成することができるため、比誘電率を低く保ったまま、密着性に優れた層間絶縁膜を形成することができる。
【００３７】
（第１の実施の形態）
図５は第１の実施の形態である金属配線構造の断面の一例を示す図である。金属配線材２１は半導体装置の内部の素子同士を電気的に接続するものであり、低誘電率絶縁膜２４の表層に埋め込まれている。バリアメタル膜２２は金属配線材２１が層間絶縁膜２４内へ拡散を防ぐ金属膜である。キャップ膜２３も金属配線材２１が拡散するのを防ぐキャップ膜である。低誘電率絶縁膜２４はビア及び配線層間を埋める絶縁膜である。密着層２５は低誘電率絶縁膜２４とその上層および下層、あるいは上層または下層との密着強度を上げるための層である。図５に示す金属配線構造は、キャップ膜２３、密着層２５、並びに低誘電率絶縁膜２４及び金属配線材２１からなる層構造を複数積み重ねたものである。
【００３８】
図６は、図５に示した金属配線構造の製造方法を示す断面図である。図６（ａ）はこの上に上層配線が形成される下層配線を示している。下層配線部分も下記に示される上層と同様のプロセスを用いて形成できる。下層配線の層構造が形成された後、プラズマＣＶＤ法あるいはプラズマ重合反応によって下密着層２５aを形成する（図６（ｂ））。この下密着層２５aを形成する際、高周波と低周波の２周波を用いて成膜される。その後低周波をOFFし、高周波のみで成膜を続けることにより、低誘電率絶縁膜２４aを堆積させる（図６（ｃ））。次に再度低周波をONして成膜を続けることにより、上密着層２６aを成膜する（図６（ｄ））。
【００３９】
次いで、ハードマスク２７ａを形成する。ハードマスク２７ａは、ＣＭＰを行う際に低誘電率絶縁膜２４aの保護膜となる（図６（ｅ））。ハードマスク２７ａは、ＳｉＯ２、ＴＥＯＳ、又は比較的硬質な（Modulus １０ＧＰａ以上）のＳｉＯＣ膜もしくはＳｉＯＣＨ膜である。次にレジストパターンを形成し、このレジストパターンをマスクとして異方性エッチングを行う。これにより、絶縁膜中に配線溝および配線孔を形成する（図６（ｆ））。その後バリアメタル膜２２aを形成し（図６（ｇ））、金属配線材２１aを埋め込む（図６（ｈ））。
【００４０】
次に、Ｃｕ粒成長のための熱処理を施す。この熱処理の温度は２００℃〜４００℃、時間は３０秒〜１時間である。続いてＣＭＰなどの研磨技術を用い、配線溝および配線孔以外の余剰なＣｕおよびバリアメタル膜２２、ハードマスク２７ａ、ならびに上密着層２６を除去する（図６（ｉ））。このとき上密着層２６とハードマスク２７ａはＣＭＰプロセスによって完全に除去しても良いし（図６（i））、上密着層２６とハードマスク２７ａの一部を残しても良い(図２１)。さらにこの上にキャップ膜２３aを成膜する（図６（ｊ））。図６（a）〜（i）を繰り返すことで、さらに上層の配線層を形成することができる。また、以上では配線溝と配線孔を同時に形成するデュアルダマシン法を用いて説明したが、シングルダマシン法を用いたときの配線層形成にも同様に適用される。
【００４１】
下密着層２５ａ、低誘電率絶縁膜２４、及び上密着層２６ａの原料モノマーは、例えば下記式（３）で示される環状有機シリカ化合物が好ましい。ここでＲ１、Ｒ２は不飽和炭素化合物または飽和炭素化合物である。Ｒ１、Ｒ２の少なくとも一方はビニル基又はアリル基、例えばメチル基、エチル基、プロピル基、イソプロピル基、及びブチル基のいずれかを含んでいても良い。
【００４２】
【化１】
2011155077.tif 000003
・・・・・式（３）
【００４３】
また環状有機シリカ化合物は、たとえば下記式４，５，６のいずれか一つに示す構造を有する。
【００４４】
【化２】
2011155077.tif 000004
・・・・・式（４）
【００４５】
【化３】
2011155077.tif 000005
・・・・・式（５）
【００４６】
【化４】
2011155077.tif 000006
・・・・・・式（６）
【００４７】
（実施例１）
上記した実施の形態を用い、下密着層２５ａおよび上密着層２６ａの導入による、信頼性向上の確認を行った。信頼性は層間絶縁膜どうしの密着強度により評価を行った。密着強度はスコッチテープを使用したピーリングテストとｍ-ＥＬＴ（modified - Edge Lift-off Test）法にて測定した。ピーリングテストでは測定エリアを１ｍｍ角で領域を縦１０ヶ所、横１０ヶ所の計１００ヶ所に区切り、剥離した領域数によって判定を行った。ｍ−ＥＬＴ法では、表面に任意の厚さのエポキシ樹脂を塗布し、サンプルを１ｃｍ角に切断した後、液体窒素を使いサンプルを冷却した。そして冷却しながらサンプルを観察し、剥離の開始した温度とエポキシの厚さから密着強度を求めた。
【００４８】
そして下密着層２５ａと上密着層２６ａの成膜時における、高周波出力(ＨＲＦ)に対する低周波出力(ＨＲＦ)を水準（ＬＲＦ（Ｗ）/ＨＲＦ（Ｗ））に、密着強度を評価した。ピーリングテストでは１ｍｍ角の１００ヶ所の領域のうち全てが剥離すれば×、１〜９９ヶ所剥離すれば△、１００ヶ所全てで剥離が認められなければ○とした。この結果を表１に示す。
【００４９】
【表１】
2011155077.tif 000007
【００５０】
この結果から、ＬＲＦ(Ｗ)／  ＨＲＦ(Ｗ）は０．１以上となればピーリングテストでも剥離がなく、またｍ−ＥＬＴ法でも低周波を使用しない場合（ＬＲＦ(Ｗ)／ＨＲＦ(Ｗ)＝０）と比較して、ＬＲＦ(Ｗ)／  ＨＲＦ(Ｗ）≧０．１の条件を満たせば１．５倍以上の密着強度が得られることが判明した(図７)。なお、このＬＲＦ(Ｗ)／  ＨＲＦ(Ｗ）≧０．１という条件を満たすのであれば成膜開始時のLRF出力と、成膜終了時のLRF出力は異なっても良い。ここでいう出力とは電極から放射される電力であって、電源から放出される電力とは異なる。
【００５１】
（実施例２）
上記した実施の形態を用い、下密着層２５ａおよび上密着層２６ａの導入による、実効誘電率への影響を評価した。下密着層２５ａおよび上密着層２６ａは、図４に示したように膜密度と酸素濃度が高く（図４のＡ，Ｃ領域）、炭素濃度が低いため、比誘電率が増加していることが考えられる。そこで下密着層２５ａおよび上密着層２６ａの厚さの和と低誘電率絶縁膜２４との膜厚比と、実効誘電率との関係を調べた。各層の膜厚を決定するに際し、低誘電率絶縁膜２４のバルクの炭素濃度と、下密着層２５ａおよび上密着層２６ａのバルクの炭素濃度の中間になる場所が、各々の層の境界とし膜厚を決定した。
【００５２】
その結果を図８に示す。この図から、（（下側の前記密着層の膜厚）+（上側の前記密着層の膜厚））/  （前記低誘電率絶縁膜の膜厚）が０．４以下であれば実効誘電率の増加は5％以下であることが判明した。
【００５３】
（実施例３）
式（１）に示す原料を使った場合のキャップ膜２３a、下密着層２５aおよび低誘電率絶縁膜２４aにおける炭素濃度の関係を評価した。キャップ膜２３aにはＳｉＣＮ膜を適用しその上に下密着層２５aと低誘電率絶縁膜２４aの成膜を行った（図６（ａ）〜（ｃ））。その後ＸＰＳ（Ｘ線光電子分光法）を使い各層の炭素濃度測定を行った。その結果を図２０に示す。この図での炭素存在比とは各層における原子存在比である。この結果から炭素存在比はキャップ膜＜下密着層２５ａ＜低誘電率絶縁膜の順となった。図６（i）のCMPプロセスの際上密着層２６aを完全に取りきらなかった場合、炭素存在比はキャップ膜＜下密着層２５ａ＜低誘電率絶縁膜の順となり、LRF出力増加により上下の密着層２５ａ，２６ａの炭素存在比はキャップ膜と低誘電率絶縁膜の中間値を示す。
【００５４】
（第２の実施の形態）
第２の実施の形態である層間絶縁膜のおよびその形成方法について図を用いて詳細に説明する。第２の実施の形態である層間絶縁膜の断面構造を図９、成膜シーケンスを図１０に示す。リアクタ内に原料ガスとキャリアガスを導入し、安定したところで、高周波(ＨＲＦ)と低周波（ＬＲＦ）の２周波をONし成膜を開始する。これにより図９のＤの領域が形成される。次にLRFをOFFしHRFのみで成膜を続けることで（図１０（a））、図９のＥの領域を形成する。あるいはLRFの出力を下げることで(図１０ｂ)、図９のＥの領域を形成する。LRFの出力の下げ方、あるいはOFFの仕方は、出力を一挙に下げても良いし（図示せず）、ランピング法によって下げても良い（図１０）。膜厚方向に対する膜密度、シリコンに対するカーボンの濃度、シリコンに対する酸素の濃度の変化を図１０に示す。膜密度は小角X線散乱、シリコンに対するカーボンと酸素濃度はＸＰＳによって求めた。この結果、図１１に示すＤの領域ではＥの領域と比較して、膜密度と酸素濃度が増加しているのに対し、炭素濃度は減少しているのが確認された。図９に示すＤ、Ｅの領域は後述する図１２の下密着層２５ｂ、低誘電率絶縁膜２４ｂにそれぞれ相当する。
【００５５】
次に製造方法について説明する。図１２は、第２の実施の形態である金属配線構造の製造方法を示す断面図である。図１２（ａ）はこの上に上層配線が形成される下層配線を示している。下層配線部分も下記に示される上層と同様のプロセスを用いて形成できる。下層配線の層構造が形成された後、プラズマＣＶＤ法あるいはプラズマ重合反応によって下密着層２５ｂを形成する（図１２（ｂ））。この下密着層２５ｂは、高周波と低周波の２周波を用いて成膜される。その後低周波をＯＦＦし、高周波のみで低誘電率絶縁膜２４ｂを堆積させる（図１２（ｃ））。
【００５６】
その後、ＣＭＰを行う際に低誘電率絶縁膜２４ｂの保護膜となるハードマスク２７ｂを成膜する（図１２（ｄ））。ハードマスク２７ｂはＳｉＯ２やＴＥＯＳ、比較的硬質な（Ｍｏｄｕｌｕｓ  １０ＧＰａ以上）のＳｉＯＣあるいはＳｉＯＣＨ膜が使われる。次にリソグラフィーと異方性エッチングによって、絶縁膜中に配線溝および配線孔を形成する（図１２（ｅ））。その後バリアメタル膜２２ｂを形成し（図１２（ｆ））、金属配線材２１ｂを埋め込む（図１２（ｇ））。
【００５７】
次に、Ｃｕ粒成長のための熱処理を施す。この熱処理の温度は２００℃〜４００℃、時間は３０秒〜１時間に設定する。続いてＣＭＰなどの研磨技術を用い、配線溝および配線孔以外の余剰なＣｕおよびバリアメタル膜２２ｂ、ハードマスク２７ｂを除去する（図１２（ｈ））。このときハードマスク２７はＣＭＰプロセスによって完全に除去しても良いし、ハードマスク２７の全部あるいは一部を残しても良い(図２２)。さらにこの上にキャップ膜２３ｂを成膜する（図１２（ｉ））。図１２（ａ）〜（ｉ）を繰り返すことで、さらに上層の配線層を形成できる。また、以上では配線溝と配線孔を同時に形成するデュアルダマシン法を用いて説明したが、シングルダマシン法を用いたときの配線層形成にも同様に適用される。
【００５８】
（第３の実施の形態）
次に第３の実施の形態である層間絶縁膜のおよびその形成方法について図を用いて詳細に説明する。第３の実施の形態である層間絶縁膜の断面構造を図１３、成膜シーケンスを図１４に示す。リアクタ内に原料ガスとキャリアガスを導入し、安定したところで、高周波(ＨＲＦ)をONし成膜を開始する。あるいは高周波(ＨＲＦ)と低周波(LRF)をONし、２周波により成膜を開始する、これにより図１３のＧの領域が形成される。次にLRFの出力をあげることで、図１３のＦの領域が形成される。LRFの出力の上げ方は一挙に任意の値に切り替えても良いし、ランピング法を用いても良い。膜厚方向に対する膜密度、シリコンに対するカーボンの濃度、シリコンに対する酸素の濃度の変化を図１５に示す。膜密度は小角X線散乱、シリコンに対するカーボンと酸素濃度はXPS（X線光電子分光法)によって求めた。この結果図１３に示すＧの領域ではＦの領域と比較し膜密度と酸素濃度が増加しているのに対し、炭素濃度は減少しているのが確認された。図１６に示すＦ、Ｇの領域は後述する図１６の低誘電率絶縁膜２４ｃ、上密着層２６ｃにそれぞれ相当する。
【００５９】
次に製造方法について説明する。図１６は、本発明の第１の実施の形態である金属配線構造の製造方法を示す断面図である。図１６（ａ）はこの上に上層配線が形成される下層配線を示している。下層配線部分も下記に示される上層と同様のプロセスを用いて形成できる。次にプラズマCVD法あるいはプラズマ重合反応によって低誘電率絶縁膜２４（ｃ）を形成する（図１６（ｂ））。この低誘電率絶縁膜２４ｃは、高周波を用いて成膜される。次に低周波をONし、上密着層２６ｃを成膜する（図１６（ｃ））。
【００６０】
その後、ＣＭＰを行う際に低誘電率絶縁膜２４ｃの保護膜となるハードマスク２７ｃを成膜する（図１６（ｄ））。ハードマスク２７ｃにはＳｉＯ２やTEOS、比較的硬質な（Modulus １０GPa以上）のSiOCあるいはSiOCH膜が使われる。次にリソグラフィーと異方性エッチングによって、絶縁膜中に配線溝および配線孔を形成する（図１６（ｅ））。その後バリアメタル膜２２ｃを形成し（図１６（ｆ））、金属配線材２１ｃを埋め込む（図１６（ｇ））。
【００６１】
次に、Ｃｕ粒成長のための熱処理を施す。この熱処理の温度は２００℃〜４００℃、時間は３０秒〜１時間に設定する。続いてＣＭＰなどの研磨技術を用い、配線溝および配線孔以外の余剰なＣｕおよびバリアメタル膜２２ｃ、ハードマスク２７ｃ、上密着層２６を除去する（図１６（ｈ））。このとき上密着層２６とハードマスク２７はCMPプロセスによって完全に除去しても良いし（図１６（ｈ））、上密着層２６ｃとハードマスク２７ｃの一部を残しても良い(図２３)。さらにこの上にキャップ膜２３ｃを成膜する（図１６（ｉ））。図１６（ａ）〜（ｉ）を繰り返すことでより上層の配線層を形成できる。また、以上では配線溝と配線孔を同時に形成するデュアルダマシン法を用いて説明したが、シングルダマシン法を用いたときの配線層形成にも同様に適用される。
【００６２】
（実施例４）
上記したいずれかの実施形態にかかる層間絶縁膜の形成方法を使い、成膜時にゲート絶縁膜に与える影響を評価した。プラズマを用いた成膜では、プラズマの安定性や電位分布の均一性に起因したゲート絶縁膜破壊が発生することがある。平行平板による高周波にプラズマでは電子とイオンの重量の差によって、電子は周波数に追従できるがイオンは追従できず、電極に近い部分には電子が多く、電極から離れるに従いイオンが多くなる（図１７（ａ））。その結果電極上にあるウエハー表面近傍には電子が多く存在し自己バイアスによって負の電位に帯電する。
【００６３】
これに対し高周波に加え低周波を印加することでイオンが低周波数に追従できるようになり、高周波のみを印加した時と比較してウエハー表面近傍におけるイオンの濃度が高くなる(図１７（ｂ）)。その結果自己バイアスによる負の電位への帯電は抑制されることとなる。そのため電位分布によるゲート絶縁膜への影響を抑制することが出来る。そこで低周波印加によるゲート酸化膜への影響をアンテナTEGにて評価した。アンテナＴＥＧは、ゲートと同一層に、ゲート面積より大きな電極をもつテストチップがウエハー上に存在しているため、より感度良くプラズマのダメージを検出することが出来る。そこでゲート面積に対して、電極面積が１０万倍のテストチップを使い、ゲートの絶縁耐圧の評価を行った。
【００６４】
まず成膜前のアンテナTEGのゲート絶縁耐圧を測定する。次に別アンテナTEG上に成膜を行い、成膜後にゲート絶縁耐圧を評価し、成膜前の絶縁耐圧より劣化が見られたチップを不良と判定した。図１８は高周波のみで成膜を行った場合と、各実施の形態を適用した場合のアンテナTEG良品率を示す。この結果高周波のみで成膜を行う場合より、各実施の形態のように低周波の印加によりゲート絶縁耐圧の良品率が向上することが判明した。図１９は実施の形態1を適用したアンテナTEGのウエハー内における良品／不良品の分布の一例を示す。
【００６５】
以上、図面を参照して本発明の実施形態及び実施例について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００６６】
1ａ    原料リザーバー
２a    キャリアガス供給ユニット
３a    気化器
４a    高周波電源
５a    低周波電源
６a    マッチングボックス
７a    上部電極
８、８a      下部電極
９a    真空ポンプ
１０、１０a    ウエハー
１１a    リアクタ
２１、２１a、２１b、２１ｃ    金属配線材
２２、２２a、２２b    バリアメタル
２３、２３a、２３b    キャップ膜
２４、２４a、２４b    低誘電率絶縁膜
２５、２５a、２５b    下密着層
２６、２６a、    上密着層
２７、２７a、２７b    ハードマスク
３１  イオン
３２  電子
【図１】
2011155077.tif 000012
【図２】
2011155077.tif 000013
【図３】
2011155077.tif 000014
【図４】
2011155077.tif 000015
【図５】
2011155077.tif 000016
【図６】
2011155077.tif 000017
【図７】
2011155077.tif 000018
【図８】
2011155077.tif 000019
【図９】
2011155077.tif 000020
【図１０】
2011155077.tif 000021
【図１１】
2011155077.tif 000022
【図１２】
2011155077.tif 000023
【図１３】
2011155077.tif 000024
【図１４】
2011155077.tif 000025
【図１５】
2011155077.tif 000026
【図１６】
2011155077.tif 000027
【図１７】
2011155077.tif 000028
【図１８】
2011155077.tif 000029
【図１９】
2011155077.tif 000030
【図２０】
2011155077.tif 000031
【図２１】
2011155077.tif 000032
【図２２】
2011155077.tif 000033
【図２３】
2011155077.tif 000034