(57)【要約】【課題】  記録ヘッドの高画質化に伴う記録素子数の増加があっても、端子削減を達成しながら、従来と同等の信頼性を維持できる高品位な記録ヘッド、本記録ヘッドをマルチチップ化した長尺記録ヘッド、および記録装置を提供する。【解決手段】  端子数を削減するために大容量な高周波データと同期クロックをＬＶＤＳにて転送、このデータとクロックの配線を略等長に配線することで、データとクロックの同期エラーをなくす。またクロックをマルチドロップ接続することによりクロックを共通化でき、クロックを多数供給する場合に比べ端子数削減、ＥＭＩ対策となる。マルチチップ化した長尺記録ヘッドの信頼性向上、高精細かつローコストな長尺記録ヘッドを提供できる基本構成として有効である。【選択図】  図１
2011046160.tif 000002
【特許請求の範囲】
【請求項１】
記録ヘッド駆動情報をもとに複数の記録素子に対し記録電流を通電し、記録媒体に記録を行う記録ヘッドにおいて、
前記記録電流を通電、および前記記録電流を制御するための駆動回路電源供給端子と、少なくとも１系統の前記駆動回路制御のための低電圧差動伝送（ＬＶＤＳ）クロック入力と、前記ＬＶＤＳクロック入力に同期した少なくとも１系統のＬＶＤＳデータ入力端子で構成された記録ヘッド基板において、
前記記録ヘッド基板に入力されるＬＶＤＳクロックと、前記ＬＶＤＳデータ配線が等長に配線されていることを特徴とする、記録ヘッド。
【請求項２】
記録ヘッド駆動情報をもとに複数の記録素子に対し記録電流を通電し、記録媒体に記録を行う前記記録ヘッド用基板を複数配置した構成の記録ヘッドにおいて、
前記記録ヘッド基板に個別に入力される、ＬＶＤＳクロック、ＬＶＤＳデータ配線が等長に配線されていることを特徴とする、記録ヘッド。
【請求項３】
記録ヘッド駆動情報をもとに複数の記録素子に対し記録電流を通電し、記録媒体に記録を行う前記記録ヘッド用基板を複数配置した構成の記録ヘッドにおいて、
前記記録ヘッド基板に個別に入力される、ＬＶＤＳクロックが数個単位でマルチドロップ接続されており、対応するＬＶＤＳデータ配線は、前記マルチドロップ接続されたクロック配線長にあわせて個別に等長に配線されていることを特徴とする、記録ヘッド。
【請求項４】
前記マルチドロップ接続されたＬＶＤＳクロックは、前記記録ヘッド基板３つ以上に渡って共通接続されており、対応するＬＶＤＳデータ配線は、前記マルチドロップ接続されたクロック配線長にあわせて個別に等長に配線されていることを特徴とする、請求項３に記載の記録ヘッド。
【請求項５】
前記マルチドロップ接続されたＬＶＤＳクロックは、前記記録ヘッド基板３つ以上に渡って共通接続された複数のブロックに分かれており、対応するＬＶＤＳデータ配線は、前記マルチドロップ接続された複数のクロック配線長にあわせて個別に等長に配線されていることを特徴とする、請求項３に記載の記録ヘッド。
【請求項６】
前記マルチドロップ接続されたＬＶＤＳクロックは、前記記録ヘッド基板３つ以上に渡って共通接続された２つ以上の複数ブロックに分かれて２重終端されており、対応するＬＶＤＳデータ配線は、前記マルチドロップ接続された複数のクロック配線長にあわせて個別に等長に配線されていることを特徴とする、請求項３に記載の記録ヘッド。
【請求項７】
記録ヘッド駆動情報をもとに複数の記録素子に対し記録電流を通電し、記録媒体に記録を行う前記記録ヘッド用基板を少なくとも一列連続配置した構成の記録ヘッドにおいて、
前記ＬＶＤＳクロック配線は、前記記録ヘッド基板の配置列に平行に配線され記録ヘッド基板にマルチドロップ接続されており、対応するＬＶＤＳデータ配線は、前記マルチドロップ接続されたクロック配線長にあわせて個別に等長に配線されていることを特徴とする、記録ヘッド。
【請求項８】
前記記録ヘッド基板の配置は２列の千鳥構成であり、ＬＶＤＳクロック配線は２列の千鳥配置中央線に全域にわたって配置されていることを特徴とする、請求項７に記載の記録ヘッド。
【請求項９】
記録ヘッド駆動情報をもとに複数の記録素子に対し記録電流を通電し、記録媒体に記録を行う記録装置において、
前記記録電流を通電、および前記記録電流を制御するための駆動回路電源供給端子と、少なくとも１系統の前記駆動回路制御のための低電圧差動伝送（ＬＶＤＳ）クロック入力と、前記ＬＶＤＳクロック入力に同期した少なくとも１系統のＬＶＤＳデータ入力端子で構成された記録ヘッド基板に対し、
前記記録装置側から送信される、前記記録ヘッド基板に入力されるＬＶＤＳクロックと、前記ＬＶＤＳデータ配線が等長に配線されていることを特徴とする、記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記録ヘッド、及び記録装置に関するものである。特に、例えば、記録素子の数が数千個程度配置された記録ヘッド基板を複数配置した、インクジェット方式で記録を行なう記録ヘッド、及び記録装置に関するものである。
【背景技術】
【０００２】
例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等における情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行う記録装置が広く使用されている。これらの記録装置は、現代のビジネスオフィスやその他の事務処理部門に用いられている。さらにはパーソナルユースにおけるプリンタとして使用され、高密度及び高速記録が強く望まれている一方で、更なるコストダウン、あるいは高精細化等を達成するべく開発、改良が試みられている。
【０００３】
上述した記録装置の中で、低騒音なノンインパクト記録としてインクを記録素子上に配置した吐出口から吐出させて記録を行うインクジェット記録装置がある。インクジェット記録装置はその構造的な特徴から、高密度及び高速記録が可能であり、ローコストなカラープリンタ等として広く普及している。インクジェット記録装置は、吐出口及びこの吐出口からインクを吐出するための吐出エネルギーを発生する電気熱変換素子を有する記録素子（ノズル）を備えた記録ヘッドを用い、所望される記録情報に応じてインクを吐出して記録を行う。
【０００４】
その記録ヘッドの構成としては、従来から、複数個の記録素子を一列、もしくは複数列に配置してなる記録ヘッドが知られている。このような記録ヘッドにおいては、記録素子Ｎ個を１ブロックとして同時駆動可能な駆動用集積回路を同一基板上に数個または数十個搭載している。画像データを各記録素子に対応させて整列させ、記録素子を駆動することにより、記録紙等の記録媒体に任意の記録を行うことが可能である。
【０００５】
近年の高精細化、高画質化に伴い、記録ヘッドの性能は格段に向上した。その一方で高精細化、高画質化に伴って記録素子の個数が増大したことや、或は記録スピードを上げるという目的のために、記録素子の同時駆動数も増大する。そして、記録素子の性能も進歩しており、１マイクロ秒程度のパルス幅で、数ピコリットルのインクを吐出させることが可能となっている。これは大電流を高速にスイッチングする機能素子（ＭＯＳ−ＦＥＴドライバ等）によって達成されるものである。
【０００６】
これに加えて、記録素子に対して選択的に記録電流を通電するための画像データ転送においても同様に改善が図られた。既に、画像データの転送周波数は１０メガヘルツを超え、更に高速のデータ転送を達成するために、画像データ転送クロックの立ち上がりエッジだけでなく、立ち下がりエッジでも画像データをシフトできるよう工夫されてきている。それでも、記録素子からのインク吐出周期内に画像データの転送が完了しない場合には、画像データラインの転送をパラレルにして、同一クロック周波数での並行処理を行うようにしている。
【０００７】
また、画像データだけでなく各種データや制御情報を高速に転送する必要性も生じている。例えば、記録ヘッドの機種もそのプリンタ本体の性能に合わせて多機種にわたり、機種を識別する情報を持つ記録ヘッドも現れた。更にインクジェット記録ヘッドの場合、消耗品となるインクカートリッジのインク使用量等、プリンタ本体が必要とする、記録ヘッドに関する情報は多岐にわたる。
【０００８】
記録ヘッドでは、同時に駆動する記録素子の数が多くなれば、駆動に必要なエネルギーも大きなものとなる。そのため、プリンタ本体の性能の１つである電源回路の容量に合わせた記録素子駆動方法が必要になる。更に、熱を利用して記録を行う記録素子の場合、ひとつの記録素子が連続して駆動されると熱が蓄積され、記録濃度に変化を及ぼしたり、あるいは記録素子そのものを破壊してしまう可能性がある。特に製造ばらつき等の要因があると、記録素子に印加されるエネルギーが適正なものとならず、記録ヘッドの耐久性等を低下させる要因ともなる。
【０００９】
また、記録素子は、これに隣接する記録素子からも影響を受ける。例えば、インクジェット記録装置においては、隣接する記録素子を同時に駆動すると、インク吐出の際に生じる圧力により、各々のノズルに相互的な圧力による干渉を受ける。この圧力干渉（クロストーク）により、記録濃度に変化が生じる場合がある。このために、記録素子を駆動した後に、ある程度放熱、もしくはクロストークを避ける休止時間を設けるように制御を行うことが望ましい。
【００１０】
その他にも、インクのような記録剤を収容するカートリッジの記録剤使用量、特にインクジェット記録ヘッドのインクカートリッジの使用量にあわせて駆動制御する要求も多くなってきている。この要求は、インクの色情報や製造年月日による違い、インクの粘度による違い、使用用途による違い等多岐にわたるものである。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平７−２４１９９２号公報
【特許文献２】特開平１０−１６６５８３号公報
【特許文献３】特開２００２−３２６３４８号公報
【特許文献４】特開２００５−１９９６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
以上のような問題や要求に対処するため、記録ヘッド内部に、記録ヘッド温度を検出する手段、駆動方法を外部入力信号で任意に変更できる手段、製造ばらつきによる記録ヘッド較差を検知できる手段を具備したものがある。それらの情報を必要に応じて取り出して制御することが提案されている。（例えば、特開平７−２４１９９２号公報参照。）（特許文献１）また、記録素子群を所定個の記録素子からなる複数のブロックに分けて、このブロック毎に時分割駆動する回路構成が実用化されている。このように記録ヘッドユニット周辺は、記録装置の高機能化に伴い、様々な制御手法が取り入れられ、処理体系が煩雑化してきているのが現状である。
【００１３】
また、上記のような記録ヘッドを用いた記録装置においては、記録速度の高速化や記録密度の高精細化のために、記録ヘッド内に設けられる記録素子数が増大する傾向にある。このため、前述の時分割駆動におけるブロック数が増加し、デコーダ回路等を用いても制御信号線の数は増加してしまう。例えば、論理レベルが５ボルト、もしくは３．３ボルトのクロック信号を数十メガヘルツで転送すると、その放射ノイズが周辺機器へ及ぼす影響、記録装置の制御信号ラインに与える影響共々大きくなる。
【００１４】
更に記録装置は、記録素子に通電する大電流を高速スイッチングしなければならない。機能素子によるスイッチングノイズ（誘導起電力）は、電源端子から論理レベルを超えて発生し、付近の論理信号系列配線に影響を及ぼす。この状態は、画像データやクロック信号をはじめ、制御データライン等にも論理回路の誤動作による異常記録という形で顕在化し、記録装置の構成上問題となっていた。このようなノイズが発生した場合の対策を講じる構成として、できる限り論理回路の接地端子と電源ラインの接地端子を分離し、記録装置の電源供給末端部で短絡させる等の手法があるが、記録装置の小型化も相まって飛び込みノイズの影響が多くなって来た。記録ヘッドを搭載するキャリッジは、記録装置内でキャリッジモータにより高速移動し、その移動とともにキャリッジと記録装置本体とを接続するフレキシブルケーブルの配線基板の形状の変化で飛び込むノイズレベルも変化する。画像品質や機能が向上すればするほど、このような記録ヘッドの構成やその周辺の制御装置が複雑化する。記録装置本体の制御部はノイズによる誤動作対策等、その制御も煩雑になってくるため、その記録ヘッドを搭載する記録装置本体の制御部には大きな負荷が生じてくる。
【００１５】
例えば、記録ヘッドの動作モードに含わせて駆動パターンを変化させる等の制御シーケンスの管理／実行を行う必要がある。記録ヘッドの製造ばらつきやロット差が大きい場合には、その記録状態の差が顕著に画像に反映されてくる場合もあるのでこれらを管理して較正することが必要になる。更にヘッドの機種判別や駆動状況を逐次モニタするなど、記録装置と記録ヘッドとの間で常にデータ通信を行うことも必要になってくる。このような制御データラインに飛び込むノイズは、記録装置にとって致命的な誤動作要因となっている。更に、記録装置全体が放射するノイズにより、周辺機器に影響を与えるという相互的なEMI（Electro-Magnetic  Interference）対策が必要である。
【００１６】
上記の問題に対処するために、特開平１０−１６６５８３号公報（特許文献２）に記載のような各端子差動の２入力端子を設ける方法がある。この場合コモンモードの飛び込みノイズは相殺される。記録装置本体、及びキャリッジまたは記録ヘッド内の論理回路制御論理レベルと同等な信号レベルで、２端子の伝送ラインを通過させることになる。この場合、伝送ラインのインダクタンス、インピーダンスによる波形の劣化によりデータレートが低くなることが避けられない。このことで、高周波転送によるEMIの影響が大きくなる等、記録装置だけでなくその周辺機器をも誤動作させる放射ノイズが発生するという問題が生じてしまう。
【００１７】
この点を鑑みて特開２００２−３２６３４８号公報（特許文献３）、特開２００５−１９９６６５号公報（特許文献４）においては低電圧差動伝送（ＬＶＤＳ）ラインを用いた記録装置の構成が開示されている。ＬＶＤＳ技術に順ずる本方式はＥＭＩ対策としての観点から有効な手法といえる。
【００１８】
本技術を、記録ヘッドと記録装置間の転送に用いた場合、一般的な記録ヘッド基板の構成は図５があげられる。この場合、２−ａのＤＡＴＡ＋およびＤＡＴＡ−と、２−ｂのＣＬＫ＋およびＣＬＫ−に示される二系統のＬＶＤＳラインが存在する。画像データを記録ヘッド基板内ラッチ回路６、７に保持するＬＴ入力端子、記録装置側から記録素子１６を同一列内の奇数、偶数位置を別々に駆動することが可能なパルス幅入力端子ＨＥ１、ＨＥ２が３本ある。記録ヘッド基板１は２色分（１色でもよい）に対応可能なインク供給口１７が半導体基板を貫通して開口している。高周波データ転送が必要な端子に対してＬＶＤＳを適用したものであり、今後の記録ヘッド基板の基本的な構成ともいえる。
【００１９】
図６は記録ヘッド基板を示す図５の駆動タイミングチャートである。ＤＡＴＡとＣＬＫ端子にＬＶＤＳを適用した本構成では、本体装置側からＬＶＤＳドライバにより伝送された画像データ、クロック信号等を記録ヘッド基板側ＬＶＤＳレシーバにより受信する。この信号は各々ヘッド制御部に入力され、記録ヘッド基板の駆動制御を行う。本方式は高周波データ転送の伝送経路において、ＥＭＩ対策として効果的な構成である。ＬＶＤＳライン内、および他の通信ラインに及ぼすノイズ等の問題から記録ヘッド、記録装置のトラブルを低減できるものである。
【００２０】
図７は、図６の先頭部分Ａの入力と内部信号の関わりを示すタイミングチャートである。高周波データＤＡＴＡ±に対し、ＣＬＫ±は十分なＤＡＴＡのセットアップ、ホールドタイムポイント（中心位置）に立ち上がり位置を合わせこむ。ＬＴ信号によって、先に転送された１６０ビット分の画像データを分割駆動データとともにラッチ回路に保持する。パルス幅入力ＨＥ１、ＨＥ２に従って記録素子が個別に駆動される。
【００２１】
この手法を記録装置に適用する際の課題は、記録装置本体から記録ヘッドに対して送信されるＬＶＤＳクロックとデータ信号の伝送速度差である。ＬＶＤＳ信号はシングルエンド信号に比べて１０倍以上高速でデータ転送できる特徴がある。従来の記録ヘッド内部に用いられる半導体基板（記録ヘッド基板）は数十ボルト程度の高耐圧なスイッチング素子が記録素子数に相当する分配置されている。これらの高耐圧なスイッチング素子の最大応答周波数は十数メガヘルツ程度であったため、クロックとデータの伝送差はそれ程問題にはならなかった。ところが、数百メガヘルツでも対応可能なＬＶＤＳレシーバのような高速対応回路を記録ヘッド基板に適用した際、ＬＶＤＳクロックとデータの伝送差は配線が長くなることで顕著になり、正しくデータ転送されないという課題を生じた。
【００２２】
図８−a、図８−ｂはＬＶＤＳクロック配線長さと伝送波形遅延を波形観測したものである。上は記録装置側源発振、下は記録ヘッド基板のＬＶＤＳクロック入力端子近傍を、それぞれ差動プローブにて観測したものである。図８−aは記録ヘッド上で最も近い距離に実装された記録ヘッド基板の波形、図８−ｂは最も遠い距離に実装された記録ヘッド基板の波形である。この記録ヘッド基板間の配線距離は４００ミリメートル程度であるが、この間に伝送波形遅延は３ナノ秒程度遅延を生じる。従来の記録ヘッドでは、この程度の遅延時間が大きく問題になることはなかった。例えば１０メガヘルツの転送の場合、両エッジシフトのデータであってもクロックとデータのセットアップ、ホールドタイムは２５ナノ秒ずつ余裕が取れる。図９のようにＬＶＤＳデータ転送容量を１００メガｂｐｓとした場合、ＬＶＤＳクロック周波数は５０メガヘルツの両エッジシフトのデータで、クロックとデータのセットアップ（ｔｓ）、ホールドタイム（ｔｈ）は５ナノ秒ずつしか余裕が取れない。ところが図９のように、３ナノ秒遅延すると、データのホールドタイムを規定するのが難しいという問題を生じた。この状態のまま記録ヘッドを駆動すると、記録装置、接続ケーブル、記録ヘッド基板特性等の要因からクロックスキューを生じ、正常にデータ制御できないことになる。高速に画像データやクロックを転送すると、半導体特性上、内部のシフトレジスタのデータシフトが、クロック波形のなまり等により、ＬＶＤＳの十分な性能を発揮できなかった。更にこの種の記録ヘッド基板は高周波ノイズや記録電流通電による回路動作信頼性を低下させるノイズが発生する。コモンモードでない飛び込みノイズにはＬＶＤＳ信号であっても充分に注意する必要があった。更に記録ヘッド基板は、サーマルヘッドやサーマルインクジェットヘッドの場合、記録素子の発熱による温度変分があり、温度変化に対応する信頼性が求められている。データのクロックに対するセットアップ、ホールドタイムが、高周波データ転送で短くなっている状況で、温度の特性変化によるデータ転送信頼性の低下は避けられないものになる。これらの課題は大電流を通電する記録ヘッドで大容量の画像データを制御する記録装置構成独特のものである。
【００２３】
図１０はＬＶＤＳクロック配線パターン長さと伝送波形遅延の観測結果をもとに関係をグラフ化したものである。測定ポイントが記録ヘッド基板を実装している回路パターン素材の比誘電率εｒを傾き定数とした比例関係となる。図１０のグラフから算出した比誘電率εｒは、４．４６であった。この値は一般的なガラス・エポキシ基板（ＦＲ−４）の比誘電率と同等の値である。ＬＶＤＳパターン配線の導電体が、回路パターン素材中に存在する際、伝送速度は以下のように算出できる。
【００２４】
比誘電率εｒの素材中を電磁波が伝搬しているとき、その伝送速度は、
Ｖ= Ｃ／√εｒ      （Ｃは光の速度）
= ３×１０8／√４．４６
１ミリメートル伝送に必要な時間τは、
τ= √４．４６×１０3／３×１０8
≒ ７ピコ秒
パターン素材の誘電率と真空の誘電率の比 ε ／ ε０ = εｒ が比誘電率である。基本的に導電体の伝送速度は、導電体が存在する回路パターン素材の比誘電率によって決まり、そのパターン長に比例して大きくなる。高速伝送が必須となるＬＶＤＳデータと、同期させるＬＶＤＳクロックを具備する以上、伝送速度差のない回路パターンレイアウトが必要不可欠である。
【００２５】
今後ますます記録素子数の増加により、高周波データを必要とする記録ヘッドでは、このような問題を解決することが求められている。特に記録装置においては、記録素子の増大に伴う記録情報量を、ＬＶＤＳのような少ない端子数で高速に転送するかが重要である。記録ヘッドにおいては、その記録情報を確実に記録ヘッドに転送し、記録素子駆動の信頼性向上が重要である。
【課題を解決するための手段】
【００２６】
高画質化に伴う記録素子数の増加、記録ヘッド高速駆動に必要な大容量な画像データや制御データを確実に記録ヘッドに転送し、記録素子駆動の信頼性向上のため、本発明は以下のような手段を備える。即ち、記録ヘッド基板に入力されるＬＶＤＳクロックとＬＶＤＳデータの配線を略等長配線とし、記録ヘッド内の記録ヘッド基板の駆動回路内部で、正しくデータ展開できるようにデータのクロックに対するセットアップ、ホールドタイムを十分に確保できる構成とする。また、記録ヘッド内部の配線を工夫することにより、記録ヘッドの端子数を低減しながら、大容量データを処理可能な高機能、高精細長尺記録ヘッドを提供できる構成とする。
【００２７】
本発明に従う記録ヘッドおよび記録装置は、様々な態様によって実施されるが、特にＬＶＤＳ入力端子を備えた記録ヘッド用基板を複数配置した記録ヘッド構成において最適である。
【００２８】
記録ヘッド基板に個別に入力されるＬＶＤＳクロックが数個単位でマルチドロップ接続されている場合、対応するＬＶＤＳデータ配線はクロック配線長にあわせて個別に略等長配線とする。記録ヘッド基板３つ以上に渡って共通接続されている場合でも、対応するＬＶＤＳデータ配線を略等長にする構成とする。
【００２９】
マルチドロップ接続されたＬＶＤＳクロックが、記録ヘッド基板３つ以上に渡って共通接続された２つ以上の複数ブロックに分かれて２重終端されている構成でも、対応するＬＶＤＳデータ配線を個別に略等長に配線する構成とする。
【００３０】
記録ヘッド用基板を少なくとも一列連続配置、もしくは千鳥配置した構成の記録ヘッドにおいても、ＬＶＤＳクロック配線は、記録ヘッド基板列に平行に配線され、この配線から最短で記録ヘッド基板にマルチドロップ接続される構成とする。
【００３１】
記録装置と記録ヘッドの接続に関しては、記録装置側から送信されるポイントから、ＬＶＤＳクロックとＬＶＤＳデータ配線が略等長に記録ヘッド基板入力端子まで配線されている構成とする。
【００３２】
上記記録ヘッド基板を複数配置したマルチチップ構成の記録ヘッドのＬＶＤＳクロック配線を共有化した場合、従来の記録ヘッドよりも本構成の記録ヘッドの端子数は著しく低減できる構成となる。
【００３３】
従来の倍以上伝送能力を有するＬＶＤＳ入力でヘッド端子数を低減すると共に、大容量データを処理可能な高機能、高精細長尺記録ヘッドを構成できるものである。
【発明の効果】
【００３４】
以上の構成により、大容量な高周波データを必要とする記録ヘッドでは、ＬＶＤＳデータと同期するＬＶＤＳクロック配線を略等長線とすることで、信頼性の高いデータ展開ができる高機能、高精細記録ヘッドを提供できる。
【００３５】
本発明に従う記録ヘッドおよび記録装置は、ＬＶＤＳデータと同期するＬＶＤＳクロック配線を備えた記録ヘッド用基板を複数配置した記録ヘッド構成において、その効果は顕著である。
【００３６】
更に、記録ヘッド基板に個別に入力されるＬＶＤＳクロックが数個単位でマルチドロップ接続されている場合でも、同様の効果が得られることは言うまでもない。マルチドロップ接続されたＬＶＤＳクロックが、記録ヘッド基板３つ以上に渡って共通接続され、２つ以上の複数ブロックに分かれて２重終端されている構成でも、同様の効果を呈するものである。
【００３７】
記録ヘッド用基板を少なくとも一列連続配置、もしくは千鳥配置した構成の記録ヘッドにおいても、本発明は適用できるものである。複数の記録ヘッド基板列に対し、ＬＶＤＳクロック配線が平行に配線されれば、この配線から最短で記録ヘッド基板にクロックを供給できるので、更に信頼性の高い記録ヘッドを提供できるものである。
【００３８】
更に、記録装置側から送信されるポイントから、ＬＶＤＳクロックとＬＶＤＳデータ配線が略等長に記録ヘッド基板入力端子まで配線することで、記録装置として信頼性の高い構成となる。
【００３９】
上記記録ヘッド基板を複数配置したマルチチップ構成の記録ヘッドのＬＶＤＳクロック配線を共有化した場合、従来の記録ヘッドよりも本構成の記録ヘッド端子数は著しく低減できる構成となる。
【００４０】
従来の倍以上伝送能力を有するＬＶＤＳ入力でヘッド端子数を低減すると共に、大容量データを処理可能な高機能、高精細長尺記録ヘッドを構成できるので、ローコストで高品位な記録ヘッドを提供できるものである。
【図面の簡単な説明】
【００４１】
【図１】本発明の代表的な構成を示す、記録ヘッド基板複数配置した、記録ヘッド構成ブロック図。
【図２】記録ヘッド基板複数配置を更に拡張した、記録ヘッド構成ブロック図。
【図３】記録ヘッド基板を複数配置した、記録装置の構成ブロック図。
【図４】−ａ  本発明を適用可能な記録ヘッドの最も基本的な配線レイアウト、−ｂ   図４−ａに関連し、記録ヘッド基板を３個単位のブロックとした配線レイアウト、−ｃ   図４−ａに関連し、記録ヘッド基板６個全てを共通にした配線レイアウト（２重終端）、−ｄ   図４−ａに関連し、記録ヘッド基板６個全てを順にマルチドロップ接続した配線レイアウト、−ｅ   図４−ａに関連し、記録ヘッド基板６個全てを共通にした最短配線レイアウト。
【図５】本発明を適用可能な記録ヘッド基板の構成ブロック図。
【図６】本発明を適用可能な記録ヘッド基板の駆動タイミングチャート。
【図７】図６の先頭部分Ａを詳細に説明した駆動タイミングチャート。
【図８】−ａ  記録ヘッド上で最も近い距離に実装された記録ヘッド基板の波形、−ｂ  記録ヘッド上で最も遠い距離に実装された記録ヘッド基板の波形。
【図９】クロックとデータのセットアップ、ホールドタイムを示す図。
【図１０】配線パターン長と伝送波形遅延の観測結果をもとにしたグラフ。
【図１１】本発明の代表的な実施例であるインクジェット記録装置の概観図。
【図１２】図１１に示した記録装置の制御構成を示すブロック図。
【図１３】本発明を適用した長尺記録装置構成を示す模式図。
【発明を実施するための形態】
【００４２】
（実施例）
以下に説明する実施例では、インクジェット方式に従う記録ヘッドを用いた記録装置を例に挙げて説明する。
【００４３】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００４４】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００４５】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。記録媒体上に付与されることによって、画像、模様、パターン等の形成を行うものである。または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００４６】
またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００４７】
＜第１実施例＞
図１は本発明の構成をもっともよく示すブロック図である。記録ヘッド基板が複数配置された記録ヘッドと、記録装置を接続するケーブル、もしくはローコストなフレキシブルケーブル（ＦＦＣ）を想定する。本構成の記録装置側は、記録ヘッドコントローラにあるＬＶＤＳクロック（ＣＬＫ）とＬＶＤＳデータの複数（ＤＡＴＡ０〜ｎ）を送信するＬＶＤＳトランシーバで構成される（ＬＶＤＳトランシーバまでの信号生成は図示せず）。記録ヘッド側には、記録ヘッド基板を複数実装している。記録ヘッド基板は、図５に示した構成のものが適用される。図６と図７に示すタイミングチャートによって駆動される。これらの記録ヘッド基板を複数実装してマルチチップ記録ヘッドとする場合、図６の基本タイミングチャート記載のＤＡＴＡ±端子が記録ヘッド基板相当分パラレル供給される。記録ヘッドの端子数を低減するため、クロック端子は全て共通（マルチドロップ）接続されている点が本構成の特徴でもある。記録ヘッド基板（図中、記録ヘッドユニットと記載）はＬＶＤＳクロックとＬＶＤＳデータを受ける端子を具備し、記録ヘッド基板毎に複数整列した記録素子を駆動するヘッドドライバーアレイを備える。
【００４８】
ＬＶＤＳレシーバの差動入力信号は低電圧で数百ミリボルト程度である。これらの低電圧信号は回線上の消費電力を抑え、ＥＭＩ対策にも寄与するとともに、入力段の差動バッファサイズを低減できる。半導体回路内に高周波データが入力された後は、内部回路は小さく構成することで高周波特性に見合う機能を引き出すことができる。
【００４９】
記録ヘッド基板ｎ番目のＬＶＤＳクロックは、ＬＶＤＳレシーバの入力手前で終端される。終端抵抗は１００オーム程度、フェールセーフのため、両端はプルアップダウンしてもよい。ＬＶＤＳデータは記録ヘッド基板毎に個別に終端される。記録ヘッド基板内部構成として、ＬＶＤＳレシーバに入力された高周波信号を復調した信号を直近でシフトレジスタに供給する回路レイアウトも信頼性を高めるのに重要である。以降、記録素子への記録電流通電までの処理は従来技術と同様に達成される。
【００５０】
＜第２実施例＞
本発明を適用可能な第２の実施例である図２は、第１の実施例で用いた記録ヘッド基板複数配置を更に拡張した、マルチチップ記録ヘッド構成である。
【００５１】
図２の特徴的構成は、記録ヘッド基板を２ｎ個実装した際、その中央にＬＶＤＳクロックを供給、両側にｎ個の記録ヘッド基板が整列する構成となる。両端（それぞれｎ番目）となる記録ヘッド基板内ＬＶＤＳクロック端子は、直前で終端抵抗を付加する、２重終端のマルチドロップ構成である。ＬＶＤＳデータは第１実施例と同様、個別に供給され終端される。いずれの記録ヘッド構成も、ＬＶＤＳクロックが記録ヘッド基板の複数に対しマルチドロップ接続されているため、端子数が大幅に低減される。記録装置と記録ヘッドを接続するケーブル配線についても、ＬＶＤＳ信号ペアについては近接させ、他のペアとの干渉を避け、場合によっては接地電位のガードパターン等を配置する対処が必要である。
【００５２】
図３は、マルチチップ記録ヘッド（アッセンブリ）とその記録装置本体周辺回路構成の一例を示すブロック図である。左側に示すブロックは記録装置のコントローラを含む記録ヘッド制御回路である。図示しないが、記録装置側には紙送り、キャリッジ駆動モータ等のモータドライバや、インク供給機構制御のための駆動回路等、多岐に渡る回路がその他にも存在することは言うまでもない。右側に示すブロックは記録ヘッドを含む周辺回路構成である。右の回路ブロックでは、記録ヘッドを制御するコントローラが実装されたブロックと、記録ヘッドアッセンブリからなり、両者が一体、もしくは別体に構成する。
【００５３】
左側の記録装置側制御回路は電源、駆動制御部、画像データ制御部を含み、これらの機能を統括制御するプロセッサを有する。右側の記録ヘッドアッセンブリを含むブロックとの接続部分はケーブル、もしくはフレキシブルケーブル（ＦＰＣ）であり、接続するコネクタ付近（好ましくは１インチ以内）にＬＶＤＳドライバを配置する。ペア配線の引き回しを限りなく抑えることでＬＶＤＳラインの効果を最大限に引き出すものである。
【００５４】
ＬＶＤＳドライバへ送り込む高周波データは画像データの他に記録ヘッドの制御コマンド等を含んでもよい。この場合、記録ヘッド側にはコマンドレジスタを用意することによって、コマンドプロトコルにあわせた制御機能を有することになる。これらデータを生成するにあたり、記録装置側でも並列処理によって得られたデータを高周波データに変換する必要がある。この機能はパラレル−シリアル変換回路によって達成される。この段階においてクロックと高周波データの多重化が必要になるため、同様にＰＬＬを用いてタイミング制御が必要になる。このような回路については、記録装置側の制御回路も含めてワンチップのゲートアレイにて構成するのが機能的にも優れることはいうまでもない。この場合、ゲートアレイの配置は伝送ラインのコネクタに近くすることが必要不可欠である。
【００５５】
右側ブロックのＬＶＤＳレシーバ側では、記録ヘッドアッセンブリも含め様々な構成があげられるが、ここでは記録ヘッドアッセンブリよりも高速なＬＶＤＳレシーバとヘッドコントローラを有するブロックを例に挙げ説明する。この場合もケーブルが接続されるコネクタ付近（好ましくは１インチ以内）にＬＶＤＳレシーバを配置する。記録ヘッド基板の構成は図１で説明した通りで、図５では４つの記録ヘッド基板を千鳥配置した構成を示した。ＬＶＤＳレシーバ付近には多重化されたクロックを生成するためのクロックリカバリやエッジ検出回路等が適用される。高周波データはシリアル−パラレル変換によってヘッドコントローラ内に展開されるが、クロック、ラッチ信号は内部生成するために記録装置側から入力されるクロックやラッチ信号入力端子は存在しない構成が望ましい。記録ヘッド基板へ送り込む高周波データ速度を必要以上に多く要求しない場合、クロック同期のパラレルＬＶＤＳラインにて構成することも可能である。このような高周波データ信号ラインをケーブルまたはフレキシブルケーブル（ＦＰＣ）内に配置する場合、電源ラインとは距離をおいて分離する。できれば間に接地導電体（ＧＮＤＬ）の仕切りがあるとよい。本来低電圧ＬＶＤＳラインはシールド線が望ましいが、記録装置内ではシールド線は使いにくい。よってフレキシブルケーブルを用いる記録装置構成が最適である。ＬＶＤＳラインのペア部は近接させ、他のＬＶＤＳラインペア部や通常の信号ラインとは接地導電体（ＧＮＤＬ）によって仕切られる構成とする。フレキシブル基板の端部に相当する配線に、ＬＶＤＳラインのペア部は使用せずグランド配線とすることが望ましい。これはＬＶＤＳラインペア部の平衡を保つためである。
【００５６】
右側ブロックのヘッドコントローラ内で生成された、各記録ヘッド基板へのＬＶＤＳ高周波データ他の信号は、コネクタ等で接続される。ヘッドコントローラは高速なＬＶＤＳを記録ヘッド基板で対応可能な低速ＬＶＤＳへデータ展開を持つ機能の他、マルチチップの記録ヘッドアッセンブリに関する特性データ、センサ制御が可能な機能を有している。記録装置本体からのコマンドに従い、ヘッドコントローラを介して、記録ヘッドアッセンブリの駆動制御に関するデータが送受信されることになる。例えばこのヘッドコントローラを４つのマルチチップ対応にしておけば、記録ヘッドアッセンブリが更に長尺化しても、ヘッドコントローラを追加することによって対処できる。今後の記録ヘッドの長尺化にも容易に対応できる構成となるのはいうまでもない。本発明の特徴であるＬＶＤＳクロックとＬＶＤＳデータの配線を略等長にする構成は、図３の場合、ヘッドコントローラからマルチチップの記録ヘッドアッセンブリに実装される記録ヘッド基板までの配線に適用される。この結果、記録ヘッドアッセンブリが更に長尺化しても、データ転送エラーのない、信頼性の高い記録ヘッドと記録装置を提供できるものである。
【００５７】
図４−ａ〜eは本発明を適用可能な、マルチチップ記録ヘッドの配線レイアウト例である。いずれの場合もＬＶＤＳクロックとＬＶＤＳデータは略等長配線となっている。
【００５８】
図４−ａは、マルチチップ記録ヘッドで最も基本的なＬＶＤＳクロックとＬＶＤＳデータの略等長配線レイアウトである。図中では記録ヘッド基板が６個の場合を例に記載しているが、１、２個程度の実装を意識した構成である。特に記録ヘッド基板実装数の少ない、ＬＶＤＳクロックとＬＶＤＳデータ端子が数本の記録ヘッドの場合、本構成が最もデータ転送エラーの少ない最適な構成となる。
【００５９】
図４−ｂは、６個の記録ヘッド基板を実装したマルチチップ記録ヘッドである。記録ヘッド基板を３個ずつマルチドロップ接続し、ＬＶＤＳクロックとＬＶＤＳデータを略等長配線したものである。記録ヘッド基板の記録素子列方向長さは１インチ近いものが近年増えている一方、ＬＶＤＳのマルチドロップ接続配線のスタブ長（共通接続ラインからの分岐配線長）は２インチ以下に抑えるのがよいという開示がある。３個以上のマルチドロップ接続の際は、共通のＬＶＤＳクロックラインを点線（点線は両面基板の裏側配線をイメージした）のように配置し、スタブ長を最短に抑えた構成となっている。この状態でＬＶＤＳクロックとＬＶＤＳデータ端子が略等長配線となっていれば、データ転送エラーの少ない最適な構成となる。
【００６０】
図４−ｃは、６個の記録ヘッド基板を実装したマルチチップ記録ヘッド内で全てＬＶＤＳクロックを共通にした構成である。記録ヘッド基板を６個実装した際、千鳥配置の上側列と下側列をそれぞれマルチドロップ接続し、それぞれの両端（図では千鳥配置の左端）を終端とする。中央となる右側入力からＬＶＤＳクロックを供給する。ＬＶＤＳクロックとＬＶＤＳデータはこの場合も略等長配線されることで、データ転送エラーの少ない構成となる。ＬＶＤＳクロックが記録ヘッド基板の複数に対し全てマルチドロップ接続されているため、端子数が大幅に低減される。
【００６１】
図４−ｄは、６個の記録ヘッド基板を実装したマルチチップ記録ヘッド内で全てＬＶＤＳクロックを共通にした別の構成である。記録ヘッド基板を６個実装した際、千鳥配置の上側列から下側列（もしくはその逆順）をそれぞれ順にマルチドロップ接続し、最終端（図では千鳥配置の右端）とする。図では初段となる千鳥配置の右上側入力からＬＶＤＳクロックを供給する。ＬＶＤＳクロックとＬＶＤＳデータはこの場合も略等長配線されることで、データ転送エラーの少ない構成となる。この場合もＬＶＤＳクロックが記録ヘッド基板の複数に対し全てマルチドロップ接続されているため、端子数が大幅に低減される。
【００６２】
図４−eは、６個の記録ヘッド基板を実装したマルチチップ記録ヘッド内で全てＬＶＤＳクロックを共通にした別の構成である。記録ヘッド基板を６個実装した際、千鳥配置の上側列と下側列の間にマルチドロップ接続するＬＶＤＳクロック配線をレイアウトし、最終端は左端になる。初段となる千鳥配置の右下側入力からＬＶＤＳクロックを供給する。ＬＶＤＳクロックとＬＶＤＳデータはこの場合も略等長配線されることで、データ転送エラーの少ない構成となる。図４−ｄの場合、６番目の記録ヘッド基板までの配線長が最も長くなり、その分ＬＶＤＳデータの等長配線距離も長くなるが、本構成の場合、各記録ヘッド基板への総配線距離が最も短くなるため、記録ヘッド内の配線レイアウト面積を最も小さくできるものである。この場合もＬＶＤＳクロックが記録ヘッド基板の複数に対し全てマルチドロップ接続されているため、端子数が大幅に低減される。本実施例では記録ヘッド基板の千鳥配置の上側列と下側列の間にＬＶＤＳクロックを配置したが、上側または下側列のどちらかに配置しても同等の効果を得られるのは言うまでもない。更に、千鳥配置ではなく一列に配置されている場合でも、配置列に平行にＬＶＤＳクロックを配置すれば、スタブ長は全て均一になり、データ転送エラーの少ない構成となる。
【００６３】
＜記録装置の説明＞
図１１は本発明の代表的な実施例であるインクジェット記録装置の概観図である。同図において、リードスクリュー５００５は、キャリッジモータ５０１３の正逆回転に連動して駆動力伝達ギア５０１１，５００９を介して回転する。キャリッジＨＣは、リードスクリュー５００４の螺旋溝５００５に対して係合するピン（図示せず）を有し、リードスクリュー５００４の回転に伴って矢印ａ，ｂ方向に往復移動される。キャリッジＨＣには、インクジェットカートリッジＩＪＣが搭載されている。インクジェットカートリッジＩＪＣは、記録ヘッドＩＪＨ及び記録用のインクを貯蔵するインクタンクＩＴを具備する。
【００６４】
なお、記録ヘッドＩＪＨにはモノクロ記録用とカラー記録用の記録ヘッドがあり、いずれの記録ヘッドでもユーザがその用途に応じて適宜選択してキャリッジＨＣに搭載することができる。モノクロ記録用の記録ヘッドを利用するときには、モノクロ用インク（ブラックインク）を収容したインクタンクＩＴを搭載する。カラー記録用の記録ヘッドを利用するときには、イエロ、マゼンタ、シアン、ブラックの４種類のインクを夫々収容した４つのインクタンクＩＴを搭載する。
【００６５】
また、インクジェットカートリッジＩＪＣはインクタンクと記録ヘッドとが一体のなった構成のものでも良いし、インクタンクと記録ヘッドとが分離可能な構成のものでも良い。
【００６６】
５００２は紙押え板であり、キャリッジの移動方向に亙って紙をプラテン５０００に対して押圧する。プラテン５０００は不図示の搬送モータにより回転し、記録紙Ｐを搬送する。５０１６は記録ヘッドの前面をキャップするキャップ部材５０２２を支持する部材である。５０１５はこのキャップ内を吸引する吸引手段で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。
【００６７】
次に、上述した装置の記録制御を実行するための制御構成について説明する。図１２は図１１に示す記録装置の制御回路の構成を示すブロック図である。１７００は記録信号を入力するインタフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するＲＯＭ、１７０３は各種データ（上記記録信号や記録ヘッドに供給される画像データ等）を保存しておくＤＲＡＭである。１７０４は記録ヘッドＩＪＨに対する画像データの供給制御を行うゲートアレイ（Ｇ．Ａ．）であり、インタフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。以上は、記録装置側の制御回路１０１が有する構成である。
【００６８】
１７０９は記録紙Ｐを搬送するための搬送モータ（図１１では不図示）である。１７０６は搬送モータ１７０９を駆動するためのモータドライバ、１７０７はキャリッジモータ５０１３を駆動するためのモータドライバである。
【００６９】
上記制御構成の動作を説明すると、インタフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の画像データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、キャリッジＨＣに送られた画像データに従ってキャリッジ側制御部１０２を介して記録ヘッドＩＪＨが駆動され、記録紙Ｐ上への画像記録が行われる。
【００７０】
なお、記録ヘッドＩＪＨに備えられた記録素子を最適な駆動条件で駆動するために、記録ヘッドＩＪＨ内の記録ヘッド基板１０３のメモリ１３１に保持されている特性情報が参照され、各記録素子の駆動条件が決定される。なお、記録ヘッド基板１０３には複数の記録素子、その記録素子を駆動するための機能素子（例えば、パワートランジスタ）が実装されている。その機能素子を選択駆動するために、シフトレジスタ、ラッチ回路、ＡＮＤ回路、デコーダなどで構成される論理回路などが実装されている。なお、記録素子としてはインクを吐出するための熱エネルギーを発生する電気熱変換素子であっても、ピエゾ素子であっても良い。
【００７１】
<記録装置と記録ヘッドアセンブリの概要>
図１３は記録ヘッドアセンブリ２５を用いた長尺記録装置を示す。図１３において２０１Ａおよび２０１Ｂは記録媒体Ｒを副走査方向ＶＳに挾持搬送するために設けた搬送手段としてのローラ対である。２００は吐出回復手段である。吐出回復処理にあたっては記録媒体Ｒに代わって記録ヘッドアセンブリ２５に２００が対向する。２００は、キャップ、インク吸収体、ワイピングブレード等を含む。
【００７２】
なお、以上説明した実施例の構成に関し、本発明の効果が得られる以上、電気的、機械的な構成の違いやソフトウエアシーケンス等の違いに左右されない。
【符号の説明】
【００７３】
１  記録ヘッド基板
２−ａ、２−ｂ  ＬＶＤＳレシーバ
３  クロック制御回路
４  分割駆動データ用シフトレジスタ回路
５  画像データ用シフトレジスタ回路
６  分割駆動データ用ラッチ回路
７、８、９、１０  画像データ用ラッチ回路
１１  デコーダ回路
１２、１３  ＯＤＤ/ＥＶＥＮ端子用反転バッファ回路
１４  ＡＮＤ回路
１５  機能素子アレイ
１６  記録素子
１７  インク供給口
【図１】
2011046160.tif 000003
【図２】
2011046160.tif 000004
【図３】
2011046160.tif 000005
【図４】
2011046160.tif 000006
【図５】
2011046160.tif 000007
【図６】
2011046160.tif 000008
【図７】
2011046160.tif 000009
【図８】
2011046160.tif 000010
【図９】
2011046160.tif 000011
【図１０】
2011046160.tif 000012
【図１１】
2011046160.tif 000013
【図１２】
2011046160.tif 000014
【図１３】
2011046160.tif 000015