(57)【要約】 【課題】本発明の目的は、書き込み／消去特性が向上しつつ、電荷保持特性、が向上した、ＭＯＮＯＳ型メモリを、簡単、且つ、再現性高く、形成する方法を提供することである。【解決手段】本発明の半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成された電荷蓄積膜と、電荷蓄積膜上に形成されたブロック膜と、ブロック膜上に形成された制御ゲート電極膜と、を備えるＭＯＮＯＳ型メモリセルであって、トンネル絶縁膜は、シリコン基板上に形成された第１のシリコン酸化膜と、第１のシリコン酸化膜上に形成されたボロンを含むシリコン窒化膜と、シリコン窒化膜上に形成された第２のシリコン酸化膜と、を備えたものである。【選択図】図４
2011071334.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるＭＯＮＯＳ型メモリセルであって、
前記トンネル絶縁膜は、前記シリコン基板上に形成された第１のシリコン酸化膜と、前記第１のシリコン酸化膜上に形成されたボロンを含むシリコン窒化膜と、前記シリコン窒化膜上に形成された第２のシリコン酸化膜と、を備える、
ことを特徴とするＭＯＮＯＳ型メモリセル。
【請求項２】
前記シリコン窒化膜のチャネル長方向の側面が、前記電荷蓄積膜のチャネル長方向の側面よりも、所定の距離内側に後退している、ことを特徴とする請求項１に記載のＭＯＮＯＳ型メモリセル。
【請求項３】
シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるＭＯＮＯＳ型メモリセルであって、
前記ブロック膜は、前記電荷蓄積膜上に形成された第１のブロック酸化膜と、前記第１のブロック酸化膜上に形成されたブロック窒化膜と、前記ブロック窒化膜上に形成された第２のブロック酸化膜と、を備え、
前記ブロック窒化膜は、シリコン窒化膜にボロンを添加したものである、
ことを特徴とするＭＯＮＯＳ型メモリセル。
【請求項４】
柱状のシリコン基体と、前記シリコン基体の外側面を覆うトンネル絶縁膜と、前記トンネル絶縁膜の外側面を覆う電荷蓄積膜と、前記電荷蓄積膜の外側面を覆うブロック膜と、前記ブロック膜の外側面を覆う制御電極膜と、を備えるＭＯＮＯＳ型メモリセルであって、
前記ブロック膜は、前記シリコン基体の外側面を覆う第１のブロック酸化膜と、前記第１のブロック酸化膜の外側面を覆うブロック窒化膜と、前記ブロック窒化膜の外側面を覆う第２のブロック酸化膜と、を備え、
前記ブロック窒化膜は、シリコン窒化膜にボロンを添加したものである、
ことを特徴とするＭＯＮＯＳ型メモリセル。
【請求項５】
シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるＭＯＮＯＳ型メモリセルであって、
前記ブロック膜と、前記制御ゲート電極膜と、の間に、キャップ膜を備え、
前記キャップ膜は、シリコン窒化膜にボロンを添加したものである、
ことを特徴とするＭＯＮＯＳ型メモリセル。
【請求項６】
前記キャップ膜のチャネル長方向の側面は、前記電荷蓄積膜のチャネル長方向の側面よりも、所定の距離内側に後退している、ことを特徴とする請求項５に記載のＭＯＮＯＳ型メモリセル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Semiconductor）型の不揮発性半導体記憶装置に関するものである。
【背景技術】
【０００２】
電荷蓄積膜（絶縁膜）の電荷トラップ準位に、電荷を蓄積する不揮発性半導体記憶装置である、いわゆるＭＯＮＯＳ型メモリセルにおいては、書き込み／消去特性の向上(書き込み／消去の高速化)と、信頼性(電荷保持特性、ストレス耐性)と、の向上を図ることが、大きな課題となっている。
【０００３】
これらの課題のうち、消去特性の向上を図るという課題に対しては、ＭＯＮＯＳ型メモリセルの備えるトンネル絶縁膜を、単層のシリコン酸化膜の代わりに、積層のＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の３層構造膜）にすることが提案されている（特許文献１参照）。
【０００４】
この提案において、トンネル絶縁膜として用いられる、ＯＮＯ膜中には、シリコン窒化膜が備えられている。このシリコン窒化膜は、ホールに対するエネルギー障壁が低いという特性を有している。このような特性を有するシリコン窒化膜を、トンネル絶縁膜として、用いることで、トンネル絶縁膜を介して電荷蓄積膜へホールが注入する効率が向上するため、ＭＯＮＯＳ型メモリセルの消去特性の向上を図ることができるのである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１８４３８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、書き込み／消去特性が向上しつつ、電荷保持特性が向上した、ＭＯＮＯＳ型メモリを、簡単に、且つ、再現性高く、形成する方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様にかかる半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるＭＯＮＯＳ型メモリセルであって、前記トンネル絶縁膜は、前記シリコン基板上に形成された第１のシリコン酸化膜と、前記第１のシリコン酸化膜上に形成されたボロンを含むシリコン窒化膜と、前記シリコン窒化膜上に形成された第２のシリコン酸化膜と、を備える、ことを特徴とする。
【０００８】
本発明の他の一態様にかかる半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるＭＯＮＯＳ型メモリセルであって、前記ブロック膜は、前記電荷蓄積膜上に形成された第１のブロック酸化膜と、前記第１のブロック酸化膜上に形成されたブロック窒化膜と、前記ブロック窒化膜上に形成された第２のブロック酸化膜と、を備え、前記ブロック窒化膜は、シリコン窒化膜にボロンを添加したものである、ことを特徴とする。
【０００９】
本発明のさらなる他の一態様にかかる半導体装置は、シリコン基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成されたブロック膜と、前記ブロック膜上に形成された制御ゲート電極膜と、を備えるＭＯＮＯＳ型メモリセルであって、前記ブロック膜と、前記制御ゲート電極膜と、の間に、キャップ膜を備え、前記キャップ膜は、シリコン窒化膜にボロンを添加したものである、ことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、書き込み／消去特性が向上を図りつつ、電荷保持特性が向上した、ＭＯＮＯＳ型メモリを、簡単に、且つ、再現性高く、形成することができる。
【図面の簡単な説明】
【００１１】
【図１】様々な物質が添加されたシリコン窒化膜のトラップ準位密度を示す図。
【図２】ＭＯＳキャパシタの断面図。
【図３】シリコン窒化膜に対するボロンの添加量とシリコン窒化膜中のトラップ準位密度との関係を示す図。
【図４】本発明の第１の実施形態のＭＯＮＯＳ型メモリセルの断面図。
【図５】本発明の第１の実施形態のＭＯＮＯＳ型メモリセルの書き込み／消去特性測定結果と、電荷保持特性測定結果と、を示す図。
【図６】本発明の第１の実施形態のＭＯＮＯＳ型メモリセルの断面図と、本発明の第２の実施形態のＭＯＮＯＳ型メモリセルの断面図と、を示す図。
【図７】本発明の第２の実施形態のＭＯＮＯＳ型メモリセルの書き込み消去特性測定結果を示す図。
【図８】本発明の第３の実施形態のＢｉＣＳ型のＭＯＮＯＳ型メモリセルの概略図。
【図９】本発明の第３の実施形態のＢｉＣＳ型のＭＯＮＯＳ型メモリセルをより詳細に表した図。
【図１０】本発明の第３の実施形態のＢｉＣＳ型のＭＯＮＯＳ型メモリセルの、書き込み／消去のサイクルを印加した後の電荷保持特性測定結果と、高温に１０時間放置後の電荷保持特性測定結果と、を示す図。
【図１１】本発明の第４の実施形態のＭＯＮＯＳ型メモリセルの断面図。
【図１２】本発明の第４の実施形態のＭＯＮＯＳ型メモリセルの書き込み／消去特性測定結果と、電荷保持特性測定結果と、を示す図。
【発明を実施するための形態】
【００１２】
本発明の実施形態を説明する前に、本発明者が本発明をなすに至った経緯について説明する。
【００１３】
先に述べたように、ＭＯＮＯＳ型メモリセルにおけるトンネル絶縁膜として、単層のシリコン酸化膜のかわりに、積層のＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の３層構造膜）を用いることが、提案されている。  
ＭＯＮＯＳ型メモリセルをこのような構造にすることで、トンネル絶縁膜は、ホールに対するエネルギー障壁が低いシリコン窒化膜を、備えることとなるため、トンネル絶縁膜を介しての電荷蓄積膜へのホールの注入の効率が向上し、メモリセルの消去特性の向上を図ることができる。
【００１４】
しかしながら、このようなＯＮＯ膜を用いたＭＯＮＯＳ型メモリセルが、問題を有していることを、本発明者は、独自に知得していた。この問題とは、トンネル絶縁膜としてＯＮＯ膜を備えるＭＯＮＯＳ型メモリセルにおいては、従来のＭＯＮＯＳ型メモリセル（トンネル絶縁膜として、単層のシリコン酸化膜を備えるＭＯＮＯＳ型メモリセル）と比べて、高温（８５℃）に長時間（１０時間）放置した後の電荷保持特性が悪いことである。このことは、本発明者が、ＯＮＯ膜を備えるメモリセルに対して、メモリとしての様々な使用に適しているかを、確認するために、様々な条件での測定を独自に行い、独自に知得したものである。
【００１５】
本発明者は、この原因としては、ホール注入効率を改善するＯＮＯ膜中のシリコン窒化膜が、電荷を蓄積してしまうことによるものであると、考えていた。詳細は以下の通りである。
【００１６】
ＭＯＮＯＳ型メモリセルの電荷蓄積膜として、シリコン窒化膜が用いられていることからもわかるように、シリコン窒化膜は、電荷を蓄積するという特性を有している。従って、当然、トンネル絶縁膜としてのＯＮＯ膜中のシリコン窒化膜も、電荷を蓄積する特性を有し、メモリセルが書き込まれた際には、このＯＮＯ膜中のシリコン窒化膜にも、電荷が蓄積されることとなる。そして、このシリコン窒化膜は、トンネル絶縁膜であるから、チャネル領域に物理的に近いところに、配置されている。そのため、このシリコン窒化膜に蓄積された電荷は、温度等の周りの影響を受けて、チャネル領域に移動してしまうこととなる。その結果、トンネル絶縁膜としてＯＮＯ膜を備えるＭＯＮＯＳ型メモリセルにおいては、トンネル絶縁膜として単層のシリコン酸化膜を備える従来のＭＯＮＯＳ型メモリセルに比べて、高温に長時間放置した後の電荷保持特性が、悪化してしまうのである。
【００１７】
そこで、本発明者は、ＯＮＯ膜中のシリコン窒化膜がその効果をある程度発揮しつつ、そのシリコン窒化膜にあまり電荷が蓄積しないようにすることで、メモリセルの特性を大きく悪化させることを防ごうと、ＯＮＯ膜中のシリコン窒化膜の厚さについて、最適化を行っていた。
【００１８】
しかし、最適化された厚さを持ったシリコン窒化膜を形成することは、難しく、メモリの量産工程においては、歩留まりを下げる原因となる。また、このような最適化を行うことによって、メモリセルの特性をさらに向上させようすることには、限界がある。
【００１９】
よって、本発明者は、ＭＯＮＯＳ型メモリの歩留まりと特性とをさらに向上させるためには、ＯＮＯ膜中のシリコン窒化膜の問題（シリコン窒化膜中に電荷が蓄積されること）を解消し、シリコン窒化膜であることの効果が発揮されるようにしなくてはならないと考えていた。
【００２０】
そこで、本発明者は、電荷を蓄積しないシリコン窒化膜、言い換えると、電荷をトラップするトラップ準位密度の少ないシリコン窒化膜を形成する必要があると考え、様々な実験を行った。例えば、シリコン窒化膜の成膜において、様々な成膜パラメータ（温度、圧力、ガス流量、等）を制御して、シリコン窒化膜を作製した。
【００２１】
また、本発明者は、様々な成膜パラメータを細かく制御することによってではなく、従来から本発明者が用いてきたメモリセルの製造方法を大幅に変えることなく、簡単に、且つ、再現性が高い方法によって、所望のシリコン窒化膜を得たいと考えていた。特に、本発明者は、シリコン窒化膜に、物質を添加することによって、所望のシリコン窒化膜を得る事ができないものかと考えていた。
【００２２】
そこで、本発明者は、様々な物質をシリコン窒化膜に添加して、シリコン窒化膜のトラップ準位密度を減少させることができるかどうかを、実験した。そのようにして得られた結果をまとめたものが、図１である。図１からわかるように、ボロン以外の物質においては、トラップ準位密度を大幅に減少せず、さらに、ほとんどの物質においては、逆に増加した。しかしながら、ボロンを添加した場合にのみ、トラップ準位密度が大幅に減少した。
【００２３】
すなわち、本発明者は、このような実験を通じて、従来のメモリセルの製造方法を大幅に変えることなく、且つ、再現性に優れている方法として、シリコン窒化膜に、ボロンを添加することで、トラップ準位密度を減少させることができることを、独自に知得したのである。
【００２４】
さらに、本発明者は、シリコン窒化膜にボロンを添加することにより、シリコン窒化膜のトラップ準位密度がどのように変化するのかを実験した。この実験の詳細は、以下の通りである。
【００２５】
図２に示すような、ボロンが添加されたシリコン窒化膜４２をゲート絶縁膜とする複数のＭＯＳキャパシタ(シリコン窒化膜の厚さは１０ｎｍ、キャパシタサイズが１００μｍ×１００μｍである)４０を作製した。その際、シリコン窒化膜４２中のボロン濃度を様々に変えた（膜中ボロン濃度：０ａｔｏｍｉｃ％〜１７ａｔｏｍｉｃ％）。このボロンが添加されたシリコン窒化膜４２は、ジクロルシラン（ＤＣＳ）、アンモニア（ＮＨ３）、ジボラン（Ｂ２Ｈ６）を原料ガスとして、７００℃程度の熱ＣＶＤ（Chemical Vapor Deposition）で作製した。
【００２６】
このような様々なボロン濃度のシリコン窒化膜４２を有する各ＭＯＳキャパシタ４０に対して、リーク電流の温度特性を測定し、各シリコン窒化膜４２中のトラップ準位の密度（詳細には、トラップ準位の密度と相関性がある値ｌｎ（Ａ））を算出した。その結果を図３に示す。
【００２７】
図３からわかるように、シリコン窒化膜４２にボロンを添加すると、ボロンを添加した量に従って、シリコン窒化膜４２中のトラップ準位の密度が減少している。つまり、シリコン窒化膜にボロンを添加することによって、シリコン窒化膜中のトラップ準位密度を減少させることができることがわかる。
【００２８】
本発明者は、シリコン窒化膜にボロンを添加することで、トラップ準位密度が減少する理由として、以下のように、推察している。
【００２９】
先に述べたように、ＭＯＮＯＳ型メモリセルに備えられているシリコン窒化膜は、高いトラップ準位密度を有する。このシリコン窒化膜中のトラップ準位の詳細については、現在のところ、明らかになってはいない。しかしながら、トラップ準位は、ダングリングボンド（dangling-bond）であるという説が有力である。
【００３０】
このような説に基づいて考えていくと、シリコン窒化膜中のダングリングボンドは、膜中の構成元素（シリコン、窒素）のネットワークが水素などの膜中の不純物で終端されているような構造が、切断されることによって、形成されるのではないかと考えられる。実際に、シリコン窒化膜中には、Ｓｉ−ＨやＮ−Ｈといった結合が、多数存在することが、ＦＴ−ＩＲ等による解析で明らかになっているからである。さらに、このような結合は、シリコン窒化膜中に多数存在し、特に、Ｎ−Ｈ結合は、比較的切断されやすいものであると考えられる。そして、このようなＮ−Ｈ結合が、切断され、ダンクリングボンドを形成し、トラップ準位となると考えられる。
【００３１】
しかしながら、シリコン窒化膜に対して、ボロン（Ｂ）を添加することにより、他の物質と比べてボロンは反応性が高いため、シリコン窒化膜中には、Ｎ−Ｈ結合ではなく、多数のＮ−Ｂ結合が、形成されると考えられる。このＮ−Ｂ結合は、比較的安定した結合であるため、切断されにくく、ダングリングボンドを形成しにくいと考えられる。よって、ボロンを添加したシリコン窒化膜中には、ダングリングボンドが生成されにくくなるため、最終的には、トラップ準位の密度が減少したシリコン窒化膜となると考えられる。
【００３２】
また、シリコン窒化膜にボロンを添加して、シリコン窒化膜中のトラップ準位密度を減少させるという方法は、所定の量のボロンをシリコン窒化膜に添加するだけであるため、シリコン窒化膜の多くの成膜パラメータを細かく制御するような方法と比べて、簡単に行うことができ、且つ、再現性に優れている。
【００３３】
つまり、本発明は、このような経緯の上になされたものであって、本発明のＭＯＮＯＳ型メモリセルは、トンネル絶縁膜としてＯＮＯ膜を用い、このＯＮＯ膜中のシリコン窒化膜は、シリコン窒化膜にボロンを添加して、その膜中のトラップ準位密度を減少させたものである。このようにすることで、ＭＯＮＯＳ型メモリセルの消去特性をさらに向上させつつ、電荷保持特性をさらに向上させることができる。さらに、シリコン窒化膜にボロンを添加することで、トラップ準位密度を減少させていることから、従来のメモリの製造方法を大幅に変えることなく、簡単に、且つ、再現性が高く、所望のＭＯＮＯＳ型メモリセルを得ることができる。
【００３４】
次に、本発明の第１の実施形態を説明する。
【００３５】
（第１の実施形態）
第１の実施形態は、ボロンを添加することでトラップ準位密度を減少させたシリコン窒化膜を備えるＯＮＯ膜を、トンネル絶縁膜として用いることで、ＭＯＮＯＳ型メモリセルの書き込み／消去特性の向上を図りつつ、電荷保持特性の劣化を防ごうとするものである。
【００３６】
図４を用いて、本発明の第1の実施形態を説明する。図４は、本発明の第１の実施形態のＭＯＮＯＳ型メモリセルの断面図である。
【００３７】
第１の実施形態のＭＯＮＯＳ型メモリセルは、図４（ａ）に示されるように、シリコン基板１の上に積層された、厚さ８ｎｍのトンネル絶縁膜３と、厚さ５ｎｍの電荷蓄積膜（シリコン窒化膜）４と、厚さ１５ｎｍのブロック膜（アルミニウム酸化膜）５と、厚さ２００ｎｍの制御電極膜（ｎ型ポリシリコン膜）６と、を備える。なお、ゲート長は、約３０ｎｍである。
【００３８】
さらに詳細には、第１の実施形態のメモリセルは、図４（ｂ）に示されるように、トンネル絶縁膜３は、ＯＮＯ膜で構成されている。すなわち、下から、厚さ２ｎｍのシリコン酸化膜（第１のシリコン酸化膜）３１と、厚さ２ｎｍのシリコン窒化膜３２と、厚さ４ｎｍのシリコン酸化膜（第２のシリコン酸化膜）３３と、３つの積層された膜を備えている。
【００３９】
さらに、この第１の実施形態のメモリセルが備える、ＯＮＯ膜中のシリコン窒化膜３２は、ボロンが添加されたシリコン窒化膜である。
【００４０】
このボロンが添加されたシリコン窒化膜３２は、ＤＣＳ、ＮＨ３、Ｂ２Ｈ６を原料ガスとして、７００℃程度の熱ＣＶＤ法で形成する。この実施形態におけるシリコン窒化膜のボロン濃度は、約１０ａｔｏｍｉｃ％であるが、この値に限定されるものではない。好ましくは、ボロン濃度は、１〜３０ａｔｏｍｉｃ％である。ボロンをこのような濃度に限定する理由は、以下の通りである。すなわち、ボロン濃度が、１ａｔｏｍｉｃ％未満である場合には、ボロンの量が少なすぎて、シリコン窒化膜３２中のトラップ準位密度を減少させるという効果を期待することができない。一方、ボロン濃度が、３０ａｔｏｍｉｃ％以上である場合には、ボロンの量が多すぎて、シリコン窒化膜３２の絶縁性が悪化することが考えられ、トンネル絶縁膜３という本来の機能を果たすことができなくなるからである。
【００４１】
また、この熱ＣＶＤ法は、これによって作成した膜中に不純物が少ないことから、不純物起因のトラップ準位密度の発生を抑制することができるという利点を有する。さらに、ボロンが添加されたシリコン窒化膜３２の他の形成方法としては、ＣＶＤ法の１種である、ＡＬＤ(atomic layer deposition)法等の方法もある。ＡＬＤ法は、基板表面に、単原子層、又は、単分子層を堆積していくものであり、膜中のボロン濃度の制御に優れている方法である。ボロンの原料ガスとしては、Ｂ２Ｈ６以外にも、三臭化ホウ素（ＢＢｒ３）、三塩化ホウ素（ＢＣｌ３）、三フッ化ホウ素（ＢＦ３）、トリメチルボレート（Ｂ(ＯＣＨ３)３）、トリエトキシボロン（Ｂ(ＯＣ２Ｈ５)３）などが挙げられる。
【００４２】
ところで、本実施形態のメモリセルの備えるトンネル絶縁膜３は、シリコン酸化膜／ボロンが添加されたシリコン窒化膜／シリコン酸化膜の３つの膜からなる積層構造であるＯＮＯ膜に限られるものではなく、ボロンが添加されたシリコン窒化膜３２の両側に、ボロンが添加されたシリコン窒化膜と比べて、ホールに対するエネルギー障壁が高い絶縁膜が、設けてあれば良い。例えば、ボロンが添加されているシリコン窒化膜３２の両側に設けられる絶縁膜の材料としては、シリコン酸窒化膜（ＳｉＯＮ膜）、アルミニウム酸化膜、タンタル酸化膜などが挙げられる。ただし、これらの絶縁膜材料の膜を、ボロンが添加されたシリコン窒化膜３２の両側の膜として用いる場合には、これらの膜において、トラップ準位密度が十分に小さいことが望ましい。よって、熱処理や酸化処理等を用いて、これらの膜中にある水素や炭素等の不純物や、ダングリングボンド等の欠陥を、十分に低減させておくことが、望ましい。
【００４３】
次に、本実施形態のＭＯＮＯＳ型メモリセルの特性について、図５を用いて説明する。図５（ａ）は、各メモリセルの書き込み／消去特性を示したものであり、図５（ｂ）は、各メモリセルを高温（８５℃）に１０時間放置した後の電荷保持特性を示したものである。
【００４４】
図５（ａ）に示される、メモリセルの書き込み／消去特性は、以下のようにして、得られたものである。まず、１８Ｖ、１００マイクロ秒のパルス電圧を各メモリセルに印加して、書き込みを行う。その際の書き込み量を測定する。次に、−１８Ｖ、１０ミリ秒のパルス電圧を各メモリセルに印加して、消去を行う。その際の消去量を測定する。各メモリセルの測定された書き込み量と消去量とを示したものが、図５（ａ）である。
【００４５】
次に、図５（ｂ）に示される、各メモリセルを高温に１０時間放置した後の電荷保持特性は、以下のようにして、得られたものである。まず、作製した各メモリセルに、所定の書き込み量（３Ｖ）が書き込まれるように、パルス電圧を印加し、実際に書き込まれた書き込み量を測定する。その際の書き込み量を１００％とする。次に、各メモリセルを、温度８５℃の雰囲気に、１０時間ほど放置し、その後、各メモリセルの書き込み量を測定する。そして、各メモリセルにおいて、１０時間放置後の書き込み量が、最初の書き込み量に対して、どの程度のものであるかを示したものが、図５（ｂ）である。
【００４６】
また、図５の（ａ）と（ｂ）とに、示される各メモリセルの詳細は、以下の通りである。従来例１は、トンネル絶縁膜として単層のシリコン酸化膜を用いている場合のＭＯＮＯＳ型メモリセルである。従来例２は、トンネル絶縁膜としてＯＮＯ膜を用いている場合のＭＯＮＯＳ型メモリセルであって、そのＯＮＯ膜中のシリコン窒化膜は、ボロンが添加されていないものである。実施例１は、トンネル絶縁膜としてＯＮＯ膜を用いている場合のＭＯＮＯＳ型メモリセルであって、そのＯＮＯ膜中のシリコン窒化膜は、ボロンが添加されているものである。
【００４７】
図５（ａ）から明らかなように、トンネル絶縁膜としてＯＮＯ膜を用いた従来例２と実施例１とは、トンネル絶縁膜として単層のシリコン酸化膜を用いた従来例１と比べて、消去特性が向上していることがわかる。つまり、トンネル絶縁膜として、ＯＮＯ膜を用いることで、ホール注入効率が改善し、消去特性の向上を図ることができることがわかる。
【００４８】
次に、図５（ｂ）から明らかなように、高温に１０時間放置した後の電荷保持特性において、トンネル絶縁膜としてＯＮＯ膜を用いた従来例２は、トンネル絶縁膜としてシリコン酸化膜を用いた従来例１と比べて、悪くなっていることがわかる。この原因は、先に説明したとおりである。一方、同じＯＮＯ膜を備えるメモリセルでも、ボロンが添加されたシリコン窒化膜を備える実施例１の電荷保持特性は、従来例２と比べて改善されており、詳細には、従来例１と同等である。すなわち、トンネル絶縁膜であるＯＮＯ膜中のシリコン窒化膜にボロンを添加したことで、トラップ準位密度を減少し、電荷保持特性が改善したのである。
【００４９】
（第２の実施形態）
この第２の実施形態のＭＯＮＯＳ型メモリセルの特徴、すなわち、先に説明した第１の実施形態のＭＯＮＯＳ型メモリセルと異なる点は、その構造にある。
【００５０】
詳細には、図６（ｂ）に示されるように、第２の実施形態のメモリセルの断面を見ると、メモリセルの備える、シリコン窒化膜３２のチャネル長方向の側面は、電荷蓄積膜４のチャネル長方向の側面と比べて、所定の距離内側に後退しているような構造である。
【００５１】
このような構造にすることによって、さらに、ＭＯＮＯＳ型メモリセルの書き込み／消去特性を向上させることができる。
【００５２】
次に、図６（ｂ）を用いて、本発明の第２の実施形態を説明する。図６（ｂ）は、第２の実施形態のメモリセルの断面図である。なお、比較のために、図６（ａ）に、本発明の第１の実施形態のメモリセルの断面図を示してある。
【００５３】
第２の実施形態のメモリセルは、図６（ｂ）に示されるように、第１の実施形態のメモリセルの構造と同様に、シリコン基板１の上に、トンネル絶縁膜であるＯＮＯ膜３を構成する、シリコン酸化膜３１と、シリコン窒化膜３２と、シリコン酸化膜３３と、を備える。さらに、ＯＮＯ膜３上には、電荷蓄積膜（シリコン窒化膜）４と、ブロック膜（アルミニウム酸化膜）５と、電極膜（ｎ型ポリシリコン膜）６と、を備える。また、このシリコン窒化膜３２は、ボロンを添加したシリコン窒化膜３２である。
【００５４】
しかしながら、先に説明したように、この第２の実施形態のメモリセルは、第１の実施形態と異なり、図６（ｂ）に示されるように、メモリセルの断面を見ると、メモリセルの備える、シリコン窒化膜３２のチャネル長方向の側面は、電荷蓄積膜４のチャネル長方向の側面と比べて、両端からそれぞれ３ｎｍ(ゲート長３０ｎｍに対して１０％程度)内側に後退しているような構造である。この長さについては、１ｎｍ〜５ｎｍが好ましい。１ｎｍ以下では、書き込み／消去特性の向上を図るという効果を得ることができず、また、５ｎｍを超えてしまうと、その長さは、ゲート長３０ｎｍと比べて、無視できるものではなくなり、シリコン窒化膜によるホール注入効率の向上という利益を享受することができなくなってしまうからである。
【００５５】
このような構造を備える、第２の実施形態のメモリセルは、まず、シリコン基板上に複数のメモリセルを形成し、酸素雰囲気の下で、１０００℃、３０秒程度の各メモリセルの側面に対する酸化を行うことで、形成することができる。なお、トンネル絶縁膜としてのＯＮＯ膜中のシリコン窒化膜の形成は、第１の実施形態で用いた方法を用いる。
【００５６】
また、この酸化工程においては、ボロンが添加されたシリコン窒化膜３２（ＯＮＯ膜３中のシリコン窒化膜３２）の側面部のみ酸化されて、ボロンを添加されていないシリコン窒化膜４（電荷蓄積膜であるシリコン窒化膜４）の側面部が、酸化されないような条件であることが、重要である。
【００５７】
しかしながら、電荷蓄積膜４を、シリコン窒化膜以外の膜、例えば、他の金属酸化膜（例えば、ハフニウム酸化膜等）にすれば、それに応じた、他の酸化方法・酸化条件を用いることができる。
【００５８】
また、このような構造の第２の実施形態のメモリセルは、他の方法によっても、得ることができる。例えば、第１の実施形態で説明した方法を用いて、シリコン基板上に、複数のメモリセルを作成し、隣り合う各メモリセルの間を、各メモリセルのチャネル長方向の側面を覆うように、ＴＥＯＳ（TetraEthOxySilane）酸化膜等の吸湿性の高い絶縁膜で埋め込み、さらに、高温処理を行うという方法である。このようにすれば、吸湿性の高い絶縁膜に接し、且つ、酸化されやすい、ＯＮＯ膜３中のボロン添加シリコン窒化膜３２の側面部のみが酸化されるのである。
【００５９】
なお、この第２の実施形態における、このシリコン窒化膜３２中のボロン濃度は、約１０ａｔｏｍｉｃ％であるが、この値に限定されるものではない。好ましくは、ボロン濃度は、１〜３０ａｔｏｍｉｃ％である。ボロンをこのような濃度に限定する理由は、第１の実施形態と同じであるため、説明を省略する。
【００６０】
次に、本実施形態のメモリセルの特性について、図７を用いて説明する。この図７は、メモリセルの書き込み／消去特性を示すものである。詳細には、図７の書き込み／消去特性は、第１の実施形態で説明したものと同じ測定を用いて、得られたものであり、詳細な説明は省略する。
【００６１】
図７中に示されている各メモリセルの詳細は、以下の通りである。従来例１は、トンネル絶縁膜が、単層のシリコン酸化膜である場合のＭＯＮＯＳ型メモリセルであり、従来例２は、トンネル絶縁膜がＯＮＯ膜である場合のＭＯＮＯＳ型メモリセルであって、そのＯＮＯ膜中のシリコン窒化膜には、ボロンが添加されていないものである。実施例1は、トンネル絶縁膜がＯＮＯ膜である場合のＭＯＮＯＳ型メモリセルであって、そのＯＮＯ膜中のシリコン窒化膜には、ボロンが添加されているものである。さらに、実施例２は、トンネル絶縁膜がＯＮＯ膜であるＭＯＮＯＳ型メモリセルであって、そのＯＮＯ膜中のシリコン窒化膜にはボロンが添加されており、且つ、そのボロンが添加されているシリコン窒化膜のチャネル長方向の側面は、電荷蓄積膜のチャネル長方向の側面よりも、３ｎｍ内側に後退しているものである。
【００６２】
図７からわかるように、実施例２では、従来例１、２、及び、実施例１と比べて、書き込み特性と、消去特性と、の両方が向上している。つまり、図６（ｂ）に示すような構造にすることによって、書き込み／消去特性の向上を図ることができる。
【００６３】
本発明者は、この理由を、以下のように考えている。図６（ａ）に示されるような、第１の実施形態のメモリセルにおいては、ＯＮＯ膜（トンネル絶縁膜）３のうちのシリコン窒化膜３２の側面部は、各メモリセルを形成する際のエッチング等の工程によって、ダメージを受けやすい。よって、ダメージを受けているシリコン窒化膜３２の側面部を酸化、除去することで、図６（ｂ）に示されるような構造となる。そして、メモリセルの中央部に残った、ダメージを受けていない良好な膜質のシリコン窒化膜３２のみを介して、電荷蓄積膜４に、電荷、又は、ホールが注入されることとなるため、効率よく、メモリセルの書き込み／消去が行うことができるようになる。従って、書き込み／消去特性が向上すると考えられる。
【００６４】
（第３の実施形態）
この第３の実施形態のＭＯＮＯＳ型メモリセルの特徴は、ブロック膜としてＯＮＯ膜を用い、さらに、ＯＮＯ膜中のシリコン窒化膜に、ボロンを添加したことである。
【００６５】
まず、第３の実施形態をＢｉＣＳ（Ｂｉｔ-Ｃｏｓｔ-Ｓｃａｌａｂｌｅ）構造とよばれる、ＭＯＮＯＳ型メモリセルを用いて説明する。なお、この第３の実施形態は、ＢｉＣＳ構造のＭＯＮＯＳ型メモリセルに限定されるものではない。
【００６６】
第３の実施形態のＢｉＣＳ構造のメモリセルは、図８の（ａ）と（ｂ）とに示されるように、柱状のシリコンボディ（シリコン基体）２１と、そのシリコンボディ２１の外側面を覆うトンネル絶縁膜２３と、トンネル絶縁膜２３の外側面を覆う電荷蓄積膜２４と、電荷蓄積膜２４の外側面を覆うブロック膜２５と、ブロック膜２５の外側面を覆う制御電極膜２６と、を備えるものである。
【００６７】
このＢｉＣＳ構造の利点は、多層の積層させた３次元のメモリセルを一括して加工することができるため、メモリセル（メモリ容量）を増やしても製造コストを抑えることができることである。
【００６８】
しかしながら、ＢｉＣＳ構造のメモリセルは、積層型のメモリセルと比べて、書き込み／消去サイクルを繰り返すことによるストレスによって、電荷保持特性が大幅に悪化してしまうという問題があった。
【００６９】
そこで、本発明者は、ＢｉＣＳ構造のメモリセルに対して、様々な改良を行ったところ、ブロック膜をＯＮＯ膜によって形成することにより、書き込み／消去サイクルを繰り返した後の、電荷保持特性は、従来のＢｉＣＳ構造のメモリセル（ブロック膜として単層の酸化シリコン膜を用いたＢｉＣＳ構造のＭＯＮＯＳ型メモリセル）と比べて、向上することを、独自に知得した。
【００７０】
この理由として、本発明者は、単層の酸化膜の代わりに、３つの膜の積層で構成されたＯＮＯ膜をブロック膜として備えることで、書き込み／消去サイクルを繰り返すことによって生ずる、制御電極膜からバックトンネル電子のメモリセル内部への流入が、より確実にブロックされ、メモリセル内部にある電荷蓄積膜やトンネル絶縁膜が、バックトンネル電子によって劣化することを防いでいるからであると、考えている。
【００７１】
さらに、本発明者は、このような構造を備えるメモリセルに対して、メモリとしての様々な使用、使用状態に適しているかを、確認するために、様々な条件での測定を、独自に行った。そうしたところ、ブロック膜としてＯＮＯ膜を用いたＢｉＣＳ構造のメモリセルは、高温（８５℃）に１０時間放置した後の電荷保持特性については、従来のものと比べて、悪くなっていることを、知得した。
【００７２】
本発明者は、この原因は、ブロック膜であるＯＮＯ膜中のシリコン窒化膜に電荷が蓄積してしまうからだと考えた。すなわち、先に説明した場合と同様に、ブロック膜であるＯＮＯ膜中のシリコン窒化膜にも、書き込みの際に、電荷が蓄積してしまう。ところが、ＯＮＯ膜は、制御電極膜に物理的に近い位置にあるため、ＯＮＯ膜中のシリコン窒化膜に蓄積された電荷は、たやすく制御電極膜に移動してしまうこととなる。その結果、ブロック膜としてＯＮＯ膜を備えるＢｉＣＳ構造のメモリセルの電荷保持特性が、ブロック膜として単層のシリコン酸化膜を備える従来のＢｉＣＳ構造のメモリセルの電荷保持特性と比べて、悪くなったと考えられる。
【００７３】
そこで、本発明者は、上記の問題点を解決するために、第１の実施形態と同様に、ブロック膜であるＯＮＯ膜中のシリコン窒化膜に電荷が蓄積しないように、言い換えると、シリコン窒化膜中のトラップ準位密度を減少させるように、第１の実施形態と同様に、シリコン窒化膜にボロンを添加することにしたのである。
【００７４】
次に、図９を用いて、本発明の第３の実施形態を説明する。図９（ａ）は、本発明の第３の実施形態のＢｉＣＳ構造のＭＯＮＯＳ型メモリセルの水平断面を示すものである。また、図９（ｂ）は、本発明の第３の実施形態のＢｉＣＳ構造のＭＯＮＯＳ型メモリセルの垂直断面を示すものである。
【００７５】
第３の実施形態のＢｉＣＳ構造のメモリセルは、図９（ａ）と（ｂ）とに示されるように、柱状のシリコンボディ（シリコン基体）２１と、そのシリコンボディ２１の外側面を覆うトンネル絶縁膜（シリコン酸化膜）２３と、トンネル絶縁膜２３の外側面を覆う電荷蓄積膜（シリコン窒化膜）２４と、電荷蓄積膜２４の外側面を覆うブロック膜（ＯＮＯ膜）２５と、ブロック膜の外側面を覆う制御電極膜（ポリシリコン膜）２６（図９では、図示を省略）と、を備えるものである。
【００７６】
詳細には、例えば、円柱状のシリコンボディ２１は、直径約９０ｎｍであり、円筒状のトンネル絶縁膜２３の厚さは５ｎｍであり、トンネル絶縁膜２３を覆う円筒状の電荷蓄積膜２４の厚さは５ｎｍであり、電荷蓄積膜２４を覆う円筒状のブロック膜２５の厚さは１５ｎｍである。
【００７７】
さらに詳細には、例えば、ＯＮＯ膜で構成されている円筒状のブロック膜２５は、厚さ７ｎｍのシリコン酸化膜（第１のブロック酸化膜）２５１と、シリコン酸化膜２５１の外側面を覆う、厚さ２ｎｍのシリコン窒化膜（ブロック窒化膜）２５２と、シリコン窒化膜２５２の外側面を覆う、厚さ６ｎｍのシリコン酸化膜（第２のブロック酸化膜）２５３と、の３つの膜を備える。
【００７８】
このＯＮＯ膜中のシリコン窒化膜２５２には、ボロンが添加されており、ボロン濃度は、この第３の実施例においても、１〜３０ａｔｏｍｉｃ％が好ましい。この理由は、これまで説明してきた実施形態のものと同様である。
【００７９】
このメモリセルの備えるブロック膜２５であるＯＮＯ膜２５中の、ボロンが添加されたシリコン窒化膜２５２の形成方法としては、ＤＣＳ、ＮＨ３、Ｂ２Ｈ６を原料ガスとして、５５０℃程度の温度で行う、ＡＬＤ法が挙げられる。また、他の方法としては、熱ＣＶＤ等の方法も挙げられる。
【００８０】
次に、本実施形態のＭＯＮＯＳ型メモリセルの特性について、図１０（ａ）と（ｂ）とを用いて説明する。図１０（ａ）は、ＢｉＣＳ構造のメモリセルに対して書き込み／消去のサイクルを繰り返し印加した後の電荷保持特性を示すものである。図１０（ｂ）は、ＢｉＣＳ構造のメモリセルを、高温に１０時間放置した後の電荷保持特性を示すものである。
【００８１】
図１０（ａ）に示される、メモリセルの書き込み／消去のサイクルを印加後の電荷保持特性とは、以下のようにして、得ることができる。まず、最初に、作製したメモリセルに、所定の書き込み量（３Ｖ）になるように、パルス電圧を印加して、これまでと同様に、書き込みを行い、その書き込み量を、測定する。その際の書き込み量を１００％とする。そして、所定の書き込み量（３Ｖ）、所定の消去量（−１Ｖ）となるような条件の書き込み／消去のパルス電圧を繰り返し（書き込み／消去のサイクルを１０００回繰り返す）各メモリセルに印加する。その後、再度、書き込み量を測定する。その際の書きこみ量が、最初の書き込み量（１００％）に対して、どの程度であるかを示したものが、図１０（ａ）である。
【００８２】
図１０（ｂ）の電荷保持特性は、第１の実施形態で説明したものと同じであり、詳細には、８５℃の雰囲気に１０時間ほど放置した後の電荷保持量を測定したものである。よって、詳細な説明は省略する。
【００８３】
なお、図１０（ａ）と（ｂ）との中に示されている各メモリセルの詳細は、以下の通りである。従来例３は、ＢｉＣＳ構造のＭＯＮＯＳ型メモリセルであって、ブロック膜が、単層のシリコン酸化膜で構成されているものである。従来例４は、ＢｉＣＳ構造のＭＯＮＯＳ型メモリセルであって、ブロック膜はＯＮＯ膜で構成されており、且つ、ＯＮＯ膜中のシリコン窒化膜にはボロンが添加されていないものである。実施例３は、ＢｉＣＳ構造のＭＯＮＯＳ型メモリセルであって、ブロック膜はＯＮＯ膜で構成されており、且つ、ＯＮＯ膜中のシリコン窒化膜にはボロンが添加されているものである。
【００８４】
図１０（ａ）から明らかなように、書き込み／消去のサイクル印加後の電荷保持特性においては、従来例４と実施例３とは、従来例３と比べて、向上していることがわかる。つまり、ブロック膜を積層のＯＮＯ膜にすることで、従来のＢｉＣＳ構造のメモリセル（ブロック膜が単層のシリコン酸化膜であるメモリセル）と比べて、書き込み／消去のサイクル印加後の電荷保持特性を改善することが明らかになった。
【００８５】
また、図１０（ｂ）から明らかなように、高温に１０時間放置した後の電荷保持特性においては、従来例４は、従来例３と比べて悪化してしまっている。これは、先に説明したように、ブロック膜をＯＮＯ膜にしたことによって、ＯＮＯ膜中のシリコン窒化膜に、電荷が蓄積することからくるものである。しかしながら、図１０（ｂ）に示されるように、高温に１０時間放置した後の電荷保持特性においては、実施例３は、従来例４と比べて、改善しており、さらに詳細には、従来例３と同等である。つまり、ブロック膜であるＯＮＯ膜中のシリコン窒化膜に、ボロンを添加して、トラップ準位密度を減少させることによって、シリコン窒化膜に、電荷が蓄積することを防ぐことができるようになったため、高温に、１０時間放置した後の電荷保持特性が改善したのである。
【００８６】
なお、本実施形態においては、ＢｉＣＳ構造のＭＯＮＯＳ型メモリセルを用いて説明したが、本発明はＢｉＣＳ構造のメモリセルに限定されるものではなく、積層型のＭＯＮＯＳ型メモリセルでも良い。特に、チャネル半導体表面が凸になる曲率を持ち、且つ、トンネル絶縁膜とブロック膜とが有する表面積が異なり、それによって、トンネル絶縁膜とブロック膜との間に、電界ポテンシャルの差がつくような構造のＭＯＮＯＳ型メモリセルでも良い。
【００８７】
（第４の実施形態）
この第４の実施形態のＭＯＮＯＳ型メモリセルの特徴、すなわち、これまで説明してきた他の実施形態のＭＯＮＯＳ型メモリセルと異なる点としては、ブロック膜と制御電極膜との間に、キャップ膜を形成したことにある。さらに、キャップ膜として、ボロンが添加されたシリコン窒化膜を用いている。このような構造にすることで、書き込み／消去特性、特に消去特性を向上させることができる。
【００８８】
次に、図１１を用いて、本発明の第４の実施形態を説明する。図１１は、本発明の第４の実施形態のメモリセルの断面図である。
【００８９】
詳細には、第４の実施形態のＭＯＮＯＳ型メモリセルは、図１１に示されるように、第１の実施形態と同様に、シリコン基板１の上に、トンネル絶縁膜（シリコン酸化膜）３と、電荷蓄積膜（シリコン窒化膜）４と、ブロック膜（アルミニウム酸化膜）５と、制御電極膜（ｎ型ポリシリコン膜）６と、を備える。さらに、ブロック膜５と制御電極膜６との間に、厚さ２ｎｍのキャップ膜（シリコン窒化膜）８を備える。さらに、このキャップ膜８は、ボロンが添加されたシリコン窒化膜である。ボロン濃度は、約１０ａｔｏｍｉｃ％であることが好ましい。この理由は、これまで説明してきた実施形態のものと同様である。
【００９０】
また、このキャップ膜８である、ボロンが添加されたシリコン窒化膜の形成は、これまで説明してきた、ボロン添加シリコン窒化膜を形成する方法を用いることができる。
【００９１】
次に、本実施形態のメモリセルの特性について、図１２を用いて説明する。図１２（ａ）は、メモリセルの書き込み／消去特性を示すものである。図１２（ｂ）は、各メモリセルを高温に１０時間放置した後の電荷保持特性を示すものである。さらに詳細には、この図１２（ａ）に示される書き込み／消去特性と、図１２（ｂ）に示される高温に１０時間放置した後の電荷保持特性とは、これまで説明してきたものと同じ測定によって、得ることができる。よって、詳細な説明は省略する。
【００９２】
図１２中に示される各メモリセルの詳細は、以下のとおりである。従来例1は、キャップ膜を備えていないＭＯＮＯＳ型メモリセルである。従来例５は、キャップ膜を備えているＭＯＮＯＳ型メモリセルであり、且つ、そのキャップ膜は、ボロンが添加されていないシリコン窒化膜である。実施例４は、キャップ膜を備えているＭＯＮＯＳ型メモリセルであり、且つ、そのキャップ膜は、約１０ａｔｏｍｉｃ％のボロンが添加されたシリコン窒化膜である。
【００９３】
図１２（ａ）からわかるように、キャップ膜を備える従来例５と実施例４とでは、キャップ膜を備えていない実施例１に比べて、消去特性が改善している。
【００９４】
また、図１２（ｂ）からわかるように、キャップ膜として、ボロンを添加したシリコン窒化膜を用いた実施例４は、キャップ膜として、ボロンを添加していないシリコン窒化膜を用いた従来例５と比べて、電荷保持特性についても、改善している。詳細には、ボロンが添加されていないシリコン窒化膜をキャップ膜として用いた場合である従来例５では、電荷保持特性は、従来例１と比べて、良好なものではない。一方、ボロンが添加されたシリコン窒化膜をキャップ膜として用いた場合である実施例４では、従来例１と従来例５と比べて、電荷保持特性は良好なものとなっている。
【００９５】
これらの理由としては、以下のように考えられる。ＭＯＮＯＳ型メモリセルの備える電荷蓄積膜から、蓄積された電荷を消去する際には、電荷蓄積膜に蓄積された電荷は、チャネル領域からトンネル絶縁膜を介して電荷蓄積膜に導入されるホールによって中和されることで、消去される。しかしながら、制御電極膜からブロック膜を介して、バックトンネル電子が流入してしまうと、ホールが、そのバックトンネル電子によって中和されてしまう。従って、本来ならば、ホールと中和されるべき、電荷蓄積膜に蓄積されていた電荷が、円滑に消去されないこととなり、メモリセルの消去特性が悪化することとなる。しかし、メモリセルのブロック膜と制御電極膜との間に、キャップ膜を設けることによって、バックトンネル電子の電荷蓄積膜への流入が防止される。それによって、消去特性が改善されると考えられる。
【００９６】
さらに、シリコン窒化膜のキャップ膜を設けることによって、高温に１０時間放置した後の電荷保持特性が、悪くなった理由としては、これまで説明してきたものと同じように、キャップ膜であるシリコン窒化膜に電荷が蓄積し、さらに、キャップ膜は、物理的に制御電極膜に近いことから、キャップ膜であるシリコン窒化膜に蓄積された電荷が、制御電極膜に移動してしまったからだと、考えられる。そして、キャップ膜を、ボロンを添加したシリコン窒化膜にすることによって、第１の実施形態と同様に、シリコン窒化膜に、電荷が蓄積しなくなるため、高温に１０時間放置した後の電荷保持特性が改善したと考えられる。
【００９７】
なお、第４の実施形態においても、第２の実施形態におけるトンネル絶縁膜であるＯＮＯ膜中のシリコン窒化膜の場合と同様に、キャップ膜としてのシリコン窒化膜のチャネル長方向の側面部のみを酸化させることによって、キャップ膜であるシリコン窒化膜のチャネル長方向の側面を、その上に積層されている制御電極膜のチャネル長方向の側面と比べて、所定の距離内側に後退している構造にすることで、さらに、書き込み／消去特性をより向上させることが可能である。
【００９８】
なお、本発明は、上記各実施形態に限定されるものではなく、これら以外の各種の形態を採ることができる。
【符号の説明】
【００９９】
１                                シリコン基板
２                                拡散層
３、２３                          トンネル絶縁膜
４、２４                          電荷蓄積膜（シリコン窒化膜）
５、２５                          ブロック膜
６、２６                          制御ゲート電極膜（ポリシリコン膜）
７                                セル間絶縁膜（シリコン酸化膜）
８                                キャップ膜（シリコン窒化膜）
２１                              シリコンボディ（シリコン基体）
３１、３３、４７、２５１、２５３  シリコン酸化膜
３２、４２、２５２                シリコン窒化膜
４０                              ＭＯＳキャパシタ
４１                              ｎ型シリコン基板
４６                              ｎ型ポリシリコン膜
【図１】
2011071334.tif 000003
【図２】
2011071334.tif 000004
【図３】
2011071334.tif 000005
【図４】
2011071334.tif 000006
【図５】
2011071334.tif 000007
【図６】
2011071334.tif 000008
【図７】
2011071334.tif 000009
【図８】
2011071334.tif 000010
【図９】
2011071334.tif 000011
【図１０】
2011071334.tif 000012
【図１１】
2011071334.tif 000013
【図１２】
2011071334.tif 000014