(57)【要約】【課題】高周波数帯域の周波数信号の処理に適したインダクタンス素子を備えた電子部品を提供する。【解決手段】電子部品は、周波数信号供給部と、誘電体４１の表面に形成された導体膜４２と、この導体膜４２の形成領域内に形成された導体膜非形成領域４３とを含むスロット線路４からなるインダクタンス素子と、を備え、このインダクタンス素子は、前記周波数供給部から供給される周波数信号の周波数よりも高いカットオフ周波数を有する。【選択図】図２
2011155613.tif 000002
【特許請求の範囲】
【請求項１】
周波数信号供給部と、
誘電体の表面に形成された導体膜と、この導体膜の形成領域内に形成された導体膜非形成領域とを含むスロット線路からなるインダクタンス素子と、を備え、
このインダクタンス素子は、前記周波数供給部から供給される周波数信号の周波数よりも高いカットオフ周波数を有することを特長とする電子部品。
【請求項２】
前記誘電体は、水晶またはセラミックであることを特徴とする請求項１に記載の電子部品。
【請求項３】
前記周波数信号の周波数が５ＧＨｚ以上であることを特徴とする請求項１または２に記載の電子部品。
【請求項４】
周波数信号供給部である増幅回路と、この増幅回路から供給される周波数信号を当該増幅回路に帰還させると共に、前記インダクタンス素子を備えた帰還回路と、を備えた発振器であることを特徴とする請求項１ないし３のいずれか一つに記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば数ＧＨｚ以上といった高周波数帯域の周波数信号を処理する電子部品に関する。
【背景技術】
【０００２】
本件出願人は、例えば数ＧＨｚ〜数十ＧＨｚと高周波数帯域の周波数信号を発振可能であり、且つ小型の電圧制御発振器（ＶＣＯ（Voltage Control Oscillator））の開発を行っており、これを実現するための要素技術の具体化を進めている。本発明者は、帰還回路と増幅回路とを含む帰還型のＶＣＯにおいて、例えばコルピッツ回路やクラップ回路のように、共振系内にインダクタンス素子やコンデンサを含む発振器の各素子に要求される性能を検討した。その結果、幅広い周波数範囲で位相雑音が少なく、ＣＮ比の高い周波数信号を発振可能なＶＣＯを構成するためには、インダクタンス素子においては、そのインダクタンス値を例えば数ｎＨ〜サブｎＨと非常に小さな値に抑え、且つ、素子単体のＱ値を高くすることが必要となることを見出した。
【０００３】
ここで特許文献１や特許文献２には、誘電体に電極膜をパターニングしてマイロストリップラインと呼ばれる導波路を形成し、この導波路をインダクタンス素子としたＶＣＯが記載されている。しかしながら特許文献１、２のいずれにも数ＧＨｚ〜数十ＧＨｚの共振周波数を持つＶＣＯに適したインダクタンス素子の備えるべき特性や、そのような特性を発揮可能なインダクタンス素子の具体的な構成については明らかにされていない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１６７３４６号公報：段落００３２、図２
【特許文献２】特開２００１−１０２８６４号公報：段落００１３、図１
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明はこのような事情の下になされたものであり、その目的は、高周波数帯域の周波数信号の処理に適したインダクタンス素子を備えた電子部品を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る電子部品は、周波数信号供給部と、
誘電体の表面に形成された導体膜と、この導体膜の形成領域内に形成された導体膜非形成領域とを含むスロット線路からなるインダクタンス素子と、を備え、
このインダクタンス素子は、前記周波数供給部から供給される周波数信号の周波数よりも高いカットオフ周波数を有することを特長とする。
【０００７】
前記電子部品は、以下の特徴を備えていてもよい。
（ａ）前記誘電体は、水晶またはセラミックであること。
（ｂ）前記周波数信号の周波数が５ＧＨｚ以上であること。
（ｃ）周波数信号供給部である増幅回路と、この増幅回路から供給される周波数信号を当該増幅回路に帰還させると共に、前記インダクタンス素子を備えた帰還回路と、を備えた発振器であること。
【発明の効果】
【０００８】
本発明によれば、スロット線路によりインダクタンス素子を構成し、このスロット線路のカットオフ周波数が、周波数信号供給部から供給される周波数信号よりも高くなっていることにより、Ｑ値が高く、インダクタンス値の小さな特性を発揮させることができる。この結果、当該インダクタンス素子を発振器などの電子部品に適用した場合に、高品位な周波数信号の処理結果を得ることができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態に係るＶＣＯの一例を示す回路図である。
【図２】スロット線路からなるインダクタンス素子の一例を示す説明図である。
【図３】前記インダクタンス素子の拡大平面図である。
【図４】帰還回路と増幅回路とを備えた発振器の概略構成図である。
【図５】前記インダクタンス素子の特性を評価するためのモデル用の帰還回路の回路図である。
【図６】前記モデル用の帰還回路の回路特性を示す特性図である。
【図７】前記モデル用の帰還回路の負荷Ｑの変化を示す特性図である。
【図８】前記モデル用の帰還回路を備えた発振器から出力される周波数信号の位相雑音の変化を示す特性図である。
【図９】一般的なインダクタンス素子の応答特性を示す特性図である。
【図１０】実施例に係るスロット線路の構成を示す説明図である。
【図１１】前記スロット線路の拡大平面図である。
【図１２】参考例に係るコプレナ線路の構成を示す説明図である。
【図１３】前記コプレナ線路の拡大平面図である。
【図１４】実施例に係るスロット線路の特性を示す説明図である。
【図１５】参考例に係るコプレナ線路の特性を示す説明図である。
【図１６】実施例及び参考例に係る各種導波路の特性を示す説明図である。
【発明を実施するための形態】
【００１０】
はじめに、実施の形態に係る電子部品であるＶＣＯの回路構成について図１を参照しながら述べておく。ＶＣＯはインダクタンス素子１１と容量素子であるコンデンサ１２との直列共振用の直列回路を備えており、当該インダクタンス素子１１には、第１のバリキャップダイオード１３、第２のバリキャップダイオード１４及び容量素子であるコンデンサ１５からなる直列回路が並列に接続されていて、並列共振用の並列回路を構成している。即ち、これら直列回路及び並列回路からなる共振系は、直列回路の直列共振周波数（共振点）と前記並列回路の並列共振周波数（反共振点）とを有しており、共振点の周波数により共振周波数が決まる。この例では、共振点が反共振点よりも大きくなるように各回路要素の定数が設定されており、このように反共振点を持たせることにより共振点付近の周波数特性が急峻になる。
【００１１】
また図１中、１６は制御電圧用の入力端子であり、この入力端子１６に供給される制御電圧により第１のバリキャップダイオード１３及び第２のバリキャップダイオード１４の容量値が調整され、これにより前記並列回路の反共振点が移動し、その結果共振点も移動して共振周波数が調整される。第１のバリキャップダイオード１３に加えて第２のバリキャップダイオード１４を用いた理由は、周波数の調整幅を大きくとるためである。１７は電圧安定化用のコンデンサ、１８、１９はバイアス用のインダクタである。
【００１２】
この共振系の後段側には、増幅用の例えばＮＰＮ型のトランジスタ２１が設けられこのトランジスタ２１のベースには、既述の共振系内のコンデンサ１２が接続されている。さらにトランジスタ２１のベースには、帰還用の容量素子をなす２つのコンデンサ２２、２３からなる直列回路が、共振系側のコンデンサ１２と並列に接続され、当該直列回路の他端側（コンデンサ２３）は接地されている。
【００１３】
トランジスタ２１のエミッタはコンデンサ２２、２３の接続点に接続され、この接続点は、インダクタンス２４及び抵抗２５を介して接地されている。トランジスタ２１は点線で示すＩＣ回路部（ＬＳＩ）３のチップ内に設けられており、当該チップの端子部（電極）Ｔ１、Ｔ２を介してトランジスタ２１のベース及びエミッタが夫々コンデンサ２２の両端に接続されることになる。
【００１４】
本例に係るＶＣＯでは、外部から制御電圧が入力端子１６に入力されると、共振系（インダクタンス素子１１、コンデンサ１２、第１のバリキャップダイオード１３、第２のバリキャップダイオード１４、コンデンサ１５）、帰還用のコンデンサ２２、２３、並びに増幅用のトランジスタ２１からなる発振ループが前記共振点の周波数、例えば１０ＧＨｚの共振周波数にて発振する。
【００１５】
ＩＣ回路部３内には、例えばトランジスタ２１のコレクタに互に並列に接続された２つのバッファアンプ３１、３２が設けられ、一方のバッファアンプ３１からは共振周波数を持つ周波数信号が端子部Ｔ３を介して取り出され、また他方のバッファアンプ３２からは周波数信号が分周回路３３及び端子部Ｔ４を介して取り出されるように構成されている。図１中３４は、トランジスタ２１のバイアス電圧の供給のためのバイアス回路である。  
なお、共振系は、バリキャップダイオードとインダクタンス素子１１とを直列に接続してこの直列回路の直列共振周波数により共振周波数が決まる回路構成であってもよい。
【００１６】
以上に説明した本実施の形態に係るＶＣＯにおいて、例えば共振系内のインダクタンス素子１１はスロット線路によって構成されており、そのカットオフ周波数が、ＶＣＯの共振周波数の設定範囲よりも高くなっている。
【００１７】
このようにスロット線路のカットオフ周波数がＶＣＯの共振周波数よりも高いと、ＶＣＯ内で発振した周波数信号は当該スロット線路内を伝播していくことができないが、その代わりに当該スロット線路がインダクタンス成分を持つインダクタンス素子として作用し、周波数信号の発振に寄与する。特にスロット線路からなるこのインダクタンス素子は、インピーダンス値が小さく、Ｑ値（無負荷Ｑ値）が高いといった、ＶＣＯなどの発振器を構成するのに適した特性を備えているが、その詳細については後で説明する。
【００１８】
図２（ａ）、図２（ｂ）の斜視図及び縦断側面図には、上述のインダクタンス素子１１に用いられるスロット線路４の一例を示してある。また図３は当該インダクタンス素子１１に設けられた導波路変換部１１の周囲を示す拡大平面図である。以下、図２においては、図面に向かって左手を手前側として説明する。  
スロット線路４は、細長い平板状に形成された例えば水晶やセラミックなどの誘電体４１の表面に、銅などの導体膜４２を形成し、この導体膜４２に例えば誘電体４２の長手方向に沿って細隙状の導体膜非形成領域であるスロット部４３を設けた導波路であり、カットオフ周波数以上の周波数を持つ電波をスロット部４３に沿って伝播させることができる。細隙状のスロット部４３の幅Ｗは、例えば誘電体４１の厚さＤに対して、例えばＷ／Ｄの値を０．０２〜２．０と幅広く変化させることができる。
【００１９】
また、本例におけるスロット線路４の例えば手前側の領域には、種類の異なる導波路を接続する導波路変換部４５が設けられている。スロット線路４には、例えば図２（ａ）、図３に示すように手前から見て左手の導体膜４２から、前後方向に走るスロット部４３を横切るように左右方向へ向けて伸びる中心導体４６１が設けられている。スロット部４３は、この中心導体４６１により、奥手側の長いスロット部４３ａと、手前側の短いスロット部４３ｂとの２つの領域に分割された状態となっている。また当該中心導体４６１が、手前側から見て右手の導体膜４２と交差する領域には、中心導体４６１の前後に空隙部４６２が設けられており、中心導体４６１と導体膜４２とが接触しないようになっている。
【００２０】
見方を変えると、上述の中心導体４６１と、その前後に設けられた空隙部４６２、これら空隙部４６２の前後に延びる導体膜４２とは、例えば図３の一点鎖線で囲んだ領域Ｓ１内にコプレナ線路４６を形成していることになる。そして例えば図２（ａ）に示すように中心導体４６１及び空隙部４６２の前後の導体膜をＶＣＯの信号線４４と接続し、コプレナ線路４６のカットオフ周波数よりも低い周波数を持つ周波数信号を入力すると、領域Ｓ１内には、中心導体４６１の伸びる方向へ向けて進むＴＥＭモードの伝播モードが形成される（図３）。そしてこのＴＥＭモードの伝播モードは、空隙部４６２とスロット部４３（４３ａ、４３ｂ）とが交差するＬ字状の領域（図３の領域Ｓ２）にてＴＥＭモードからＴＥモード（例えば後述のＴＥ０１モードに類似したモード）に変換され、このＴＥモードの状態でスロット部４３（４３ａ）内（図３の領域Ｓ３）を伝播していく。ここで手前側の短いスロット部４３ｂは既述のように導体膜４２で終端されているので、当該スロット部４３ｂ内にはＴＥモードの伝播モードは殆ど形成されない。
【００２１】
以上に説明した構成を備えたスロット線路４において、当該スロット部４３（４３ａ）に形成される伝播モードの中で最も低いカットオフ周波数を持つモードは、矩形導波管のＴＥ０１モードに似た電磁界分布を持っている。そこでこのＴＥ０１類似モードのカットオフ周波数がＶＣＯの共振周波数よりも高くなるようスロット線路４を構成すれば、いかなるモードもスロット部４３ａ、即ちスロット線路４内を伝播することができない。そこで例えば本実施の形態に係るスロット４は、ＴＥ０１類似モードのカットオフ周波数がＶＣＯの共振周波数の調整範囲における最高周波数よりも高くなるように構成されている。
【００２２】
前記類似モードのカットオフ周波数は例えばシミュレータなどでスロット線路４に形成される電磁界を表すマクスウェル方程式を解き、進行波の波数がゼロとなる周波数を特定することなどにより決定できる。スロット線路４におけるカットオフ周波数は、例えばスロット部４３の幅（スロット部４３を挟んで対向する導電膜４２間の距離）、誘電体４１の厚さや誘電率などを変更することにより調節することができる。
【００２３】
スロット線路４の製造方法としては、例えば板状に形成された誘電体４１の表面にフォトリソグラフィなどにより多数の導体膜４２やスロット部４３を形成した後、これら導体膜４２およびスロット部４３の形成された誘電体４１を切断、個片化してスロット線路４を形成する場合などが考えられる。また例えば、既述のＶＣＯの回路が形成される基板を誘電体４１で形成し、この基板を成す誘電体４１上に回路内の信号線４４と共に導体膜４２やスロット部４３をフォトリソグラフィにて形成し、回路内に予めスロット線路４を組み込んでおく構成としてもよい。例えば図２（ａ）、図２（ｂ）に示すように、スロット線路４は、信号線４４との接続部から、電波の伝播する方向（スロット部４３ａの伸びる方向）に沿って進んだ導体膜４２の後端位置にて接地された状態で、図１に示すようにインダクタンス素子１１としてＶＣＯの回路内に搭載される。
【００２４】
以上に例示した構成を備えたスロット線路４をＶＣＯの回路内のインダクタンス素子１１として利用することにより、良好な特性を発揮することができる理由について説明する。説明を簡単にするため、図４に示す帰還回路２０と増幅回路３０とからなる帰還型の発振器１について考える。ここで帰還回路２０及び増幅回路３０の一方側、例えば増幅回路３０を、帰還回路２０に周波数信号を供給する周波数信号供給部と見ると、帰還回路２０は増幅回路３０から供給された周波数信号を当該増幅回路３０に帰還させる役割を果たしている。増幅回路３０から帰還回路２０に供給された周波数信号と、帰還回路２０から増幅回路３０に帰還された信号とが同位相となったときに共振が発生し定常的な周波数信号が得られる。図１に示したＶＣＯも帰還型の発振器１として構成されており、例えばインダクタンス素子１１、コンデンサ１２、２２、２３が帰還回路２０に相当し、トランジスタ２１は増幅回路３０に相当している。
【００２５】
このような構成を備えた発振器１において、帰還回路２０内のインダクタンス素子１１の特性が、当該発振器１より発振される周波数信号の特性に与える影響を評価するために、簡単なモデル回路からなる帰還回路２０を用いてシミュレーションを行った。図５（ａ）は、シミュレーションに用いた帰還回路２０の構成例を示している。
【００２６】
図５（ａ）に示した帰還回路２０は、２つの抵抗２０３、２０４に対して、インダクタ２０１（Ｌ［ｎＨ］）とコンデンサ２０２（Ｃ［ｐＦ］）とからなるＬＣ並列回路を並列に接続した構成となっている。帰還回路２０内に設けられたＬＣ並列回路は、共振周波数ｆ０（＝１／（２π（ＬＣ）０．５））においては、ＬＣ並列回路に流れ込む電流が最小となるフィルタ回路として作用し、２つの抵抗２０３、２０４間が導通された状態となって図５（ａ）に示した「点１、点２」間が導通される一方、共振周波数以外の周波数領域ではＬＣ並列回路側を電流が流れて短絡状態となり、「点１、点２」間に電流が流れにくくなる。この帰還回路２０の入力側（点１）を増幅回路３０の出力に接続し、帰還回路２０の出力側（点２）を増幅回路３０の入力側に接続すると、帰還回路２０の共振周波数にて帰還回路２０への入力信号が増幅回路３０に帰還されて発振器１が発振することになる。
【００２７】
図６は、フィルタ回路をなす上述の帰還回路２０において、インダクタ２０１のＬとコンデンサ２０２のＣとの積「ＬＣ」が一定値となるように（本例では、ＬＣ回路の共振周波数ｆ０が１０ＧＨｚで一定となるように）、Ｌ、Ｃの値を各々変化させて「点１、点２」間における周波数信号の通過特性（Ｓ（１，２）［ｄＢ］）を示した図である。図６に示した各通過特性Ｆ１〜Ｆ６におけるＬ、Ｃの設定値は、後述の（表１）に示してある。
【００２８】
図６から、共振周波数が一定であってもインダクタ２０１のインダクタンス値（Ｌ）の変化に応じて帰還回路２０の応答特性が変化し、Ｌの値が小さくなるほど急峻な通過特性を示し、フィルタ回路として作用する帰還回路２０全体のＱ値（以下、負荷Ｑという）が大きくなっていることが分かる。ここで図５（ａ）に示した帰還回路２０の２つの抵抗２０３、２０４を合成すると、帰還回路２０は、インダクタ２０１、コンデンサ２０２及び、合成抵抗２０５（Ｒ’＝２５Ω）が並列に接続されたＬＲＣ並列回路（図５（ｂ））と等価であり、この回路の負荷Ｑ（ＱＬ）は以下の（３）式で表される。  
ＱＬ＝２πｆ０ＣＲ’  …（３）  
【００２９】
インダクタ２０１、コンデンサ２０２のＬ、Ｃを変化させたとき、（３）式に基づいて計算した帰還回路２０の負荷Ｑを（表１）に示し、インダクタ２０１のインダクタンス値（Ｌ）に対して当該負荷Ｑをプロットした結果を図７に示す。（表１）及び図７によれば、インダクタ２０１のインダクタンス値が小さくなるほど帰還回路２０の負荷Ｑの値が大きくなることが分かる。
（表１）  
2011155613.tif 000003
【００３０】
そこで、図５（ａ）に示した帰還回路２０を含む発振器１のシミュレーションモデルを作成し、（表１）に示したＦ１〜Ｆ７の各ケースに基づきインダクタ２０１、コンデンサ２０２のインダクタンス値（Ｌ）、容量（Ｃ）を変化させ、発振器１から出力される周波数信号の特性を調べた。図８は、帰還回路２０の負荷Ｑに対して、周波数信号の品位を表す指標のひとつである位相雑音をプロットした図である。図中、「△、□、◇」の各プロットは、各々インダクタ２０１単体のＱ値（以下、無負荷Ｑという）が「１００、２００、３００」の場合に相当している。
【００３１】
図８によれば、帰還回路２０の負荷Ｑの値が大きくなるほど、発振器１より出力される周波数信号中の位相雑音が少なくなり、高品位の周波数信号が得られている。そして、例えば負荷Ｑが１０以上の領域においては、負荷Ｑが同じ場合には、インダクタ２０１の無負荷Ｑが大きいほど周波数信号に含まれる位相雑音が低レベルに抑えられていることが分かる。但し、インダクタ２０１の無負荷Ｑを「１００→２００→３００」と大きくしていったときの位相雑音の低減幅は次第に小さくなり、飽和する傾向が観察される。  
以上の検討から、帰還回路２０と増幅回路３０とからなる発振器１より、位相雑音の少ない高品位の周波数信号を得るには、インダクタンス値が小さく（即ち、帰還回路２０の負荷Ｑが高く）、無負荷Ｑの高い特性を備えたインダクタ２０１が有効であることが分かった。そして、低インダクタンス値、高無負荷Ｑのインダクタ２０１が位相雑音の少ない周波数信号の生成に寄与することは、図５（ａ）に例示したモデル用の帰還回路２０を備えた発振器１に限られず、例えばコルピッツ回路やクラップ回路、ハートレー回路など、帰還回路２０と増幅回路３０とを備えた各種の発振器１においても同様であることを本発明者は把握している。
【００３２】
以上の検討結果に基づき、本発明者は、インダクタンス値が大きく、無負荷Ｑが高いと共に、小さな基板上に搭載可能な小型のインダクタンス素子として、図２に例示したスロット線路４に着目した。図９は一般的なマイクロ波導波路に周波数信号を入力した場合における、周波数信号の通過特性（Ｓ（１，２））及び反射特性（Ｓ（１，１））を示している。図９の横軸は入力された周波数信号の周波数［ＧＨｚ］、縦軸は各信号の減衰量［ｄＢ］を示し、通過特性を実線、反射特性を破線で示してある。
【００３３】
図９に示すように、一般的な導波路にはカットオフ周波数存在し、導波路は、このカットオフ周波数より低い周波数を持つ周波数信号を通過させることができず、周波数信号の振動エネルギーは殆ど反射されてしまう。導波路のこのような性質は、図２に示したスロット線路４においても同様であり、回路内に導波路を設ける場合には、当該回路の動作周波数よりも低いカットオフ周波数を持つ導波路を用いるのが通常である。
【００３４】
これに対して本発明者は、導波路であるスロット線路４にカットオフ周波数以下の周波数を持つ信号を入力したときのインダクタンス特性や無負荷Ｑ値の特性に着目し、インダクタンス素子としての適用の可否を検討した。その結果、後述の実施例に示すように、スロット線路４にカットオフ周波数以下の周波数を持つ周波数信号を入力すると、当該スロット線路４は低インダクタンス値、高無負荷Ｑの良好な特性を持ったインダクタンス素子１１となることを見出した。
【００３５】
スロット線路４内を伝播する電波には様々な伝播モードが形成されうるが、既述のＴＥ０１モードに類似した伝搬モードのカットオフ周波数が最も低い。そこで、これらのカットオフ周波数よりも低い周波数を持つ周波数信号を入力すれば、常にスロット線路４をインダクタンス素子として作用させることができる。
【００３６】
但し、スロット線路４に入力される周波数信号は、最低カットオフ周波数以下の周波数を持つものに限定されるものではない。例えばＴＥ０１類似モードのカットオフ周波数より高く、他の伝播モードのカットオフ周波数より低い周波数を持つ周波数信号を入力することにより、当該スロット線路４をインダクタンス素子として作用させてもよい。この場合には、スロット線路４内を伝播するＴＥ０１類似モードの波は、接地側へと流れてエネルギー損失となる。
【００３７】
本実施の形態によれば、以下の効果がある。カットオフ周波数が、ＶＣＯの共振周波数における調整範囲の最高周波数よりも高いスロット線路４を当該ＶＣＯのインダクタンス素子１１として利用することにより、位相雑音の少ない周波数信号を発振させるのに適した特性（高負荷Ｑ、低インダクタンス値）を発揮することができる。  
また、例えば５ＧＨｚ以上の周波数領域では、スロット線路４の幅や誘電体４１の厚さは０．１ｍｍ程度にまですることが可能となり、インダクタンス素子１１の小型化に貢献できる。
【００３８】
ここでスロット部４３の形状は、例えば図２に示したように誘電体４１上に直線状の導体膜非形成領域とする場合に限定されず、例えばその形状をＬ字状やＵ字状に屈曲させてもよい。
【００３９】
さらには、本実施の形態に係るスロット線路４を搭載する電子部品は、既述のＶＣＯなどの発振器１に限定されるものではなく、例えばＶＣＯなどの発振器１を周波数信号供給部としたとき、この周波数信号供給部から供給された周波数信号を濾波する、例えばＬＣ直列回路やＬＣ並列回路などのフィルタ回路のインダクタンス素子１１として用いてもよい。スロット線路４のカットオフ周波数が、当該フィルタ回路の共振周波数よりも高い場合には、スロット線路４はインダクタンス値が小さく、無負荷Ｑ値の高いインダクタンス素子１１として作用し、位相雑音の少ない濾波信号を得ることができる。
【実施例】
【００４０】
（シミュレーション１）  
スロット線路４及び、スロット線路４と同様に板状の誘電体４１表面に線路を形成するコプレナ線路のモデルを作成し、インダクタンス素子１１としての特性を調べた。  
Ａ．シミュレーション条件  
（実施例１）  
図１０、図１１に記載のスロット線路４ａモデルを以下の条件で作成し、１．０ＧＨｚ〜４０ＧＨｚの範囲での無負荷Ｑ値及びインダクタンス値をシミュレーションした。  
このスロット線路４ａの構成について簡単に説明しておくと、図１０（ｂ）の紙面に向かって下方側を手前側としたとき、誘電体４１の表面を被覆する導体膜４２の手前側半分の領域内に、左右方向の中央位置に導体膜４２を残して、当該中央位置から左右に伸びるように矩形状の２つの導体膜非形成領域が設けられている。さらにこれらの導体膜非形成領域は、前記中央位置側の一端から手前側に向けて帯状に伸びだすように導体膜４２が切り欠かれていることにより、図２（ａ）、図３に示したスロット線路４と同様に、全体としてＬ字状に屈曲した２つのスロット部４３の形成されたスロット線路４ａとなっている。また、各スロット部４３の先端側は、接地された導体膜４２にて終端されている（図１０（ａ）、図１０（ｂ））。
【００４１】
そして図１０（ｂ）に示すように、前記中央位置の導体膜４２及び、前記帯状の切り欠きを挟んで当該中央位置の導体膜４２に対向する左右２つの導体膜４２に周波数信号を入力することにより、図１１に示すようにスロット部４３に沿って電磁波を導波させることが可能となる。
当該スロット線路４ａの設計データについて以下に示す。  
誘電体４１：水晶（比誘電率４．０（ｔａｎδ＝０．００１＠１０ＧＨｚ））、厚さ０．５ｍｍ
導体膜４２：銅（導電率５．８×１０７（Ｓ／ｍ））  
スロット部４３の形状  
矩形状の導体膜非形成領域：左右方向の幅Ｌ＝１．０ｍｍ  
前後方向の長さ  ０．６ｍｍ  
帯状の導体膜非形成領域  ：左右方向の幅    ０．１２ｍｍ  
前後方向の長さ  ０．３ｍｍ  
２つのスロット部４３の間隔（中央位置の導体膜４２の幅）：０．３ｍｍ
カットオフ周波数：２０ＧＨｚ以上  
【００４２】
（参考例１）  
図１２、図１３に記載のコプレナ線路５モデルを以下の条件で作成し、（実施例１）と同様のシミュレーションを行った。コプレナ線路５は、周波数信号供給部と接続された帯状の中心導体５３の左右に、当該中心導体５３に沿って伸びる導体膜非形成領域である空隙部５４を設けた構造となっており、図１３に示すように中心導体５３に沿って電磁波を導波させることができる。当該中心導体５３及び空隙部５４の先端も接地された導体膜４２にて終端されている。  
このコプレナ線路５を別の視点で見ると、当該コプレナ線路５は、図１０、図１１に示したスロット線路４ａにおいて、２つのスロット部４３の左右に伸びる矩形状の導体非形成領域の幅Ｌが帯状の切り欠きの幅と同じ０．１２ｍｍになっていると見ることができる。  
当該コプレナ線路５の設計データのうち、（実施例１）に係るスロット線路４ａと異なる点について以下に示す。
中心導体５３の形状：左右方向の幅  ０．３ｍｍ  
前後方向の長さ０．９ｍｍ  
空隙部５４の形状  ：左右方向の幅  ０．１２ｍｍ  
前後方向の長さ０．９ｍｍ  
カットオフ周波数：２０ＧＨｚ以上  
【００４３】
Ｂ．シミュレーション結果  
（実施例１）、（参考例１）に係る各導波路（スロット線路４ａ、コプレナ線路５）についての無負荷Ｑのシミュレーション結果を各々図１４（ａ）、図１５（ａ）に示す。これらの図の横軸は各導波路に入力された周波数信号の周波数、縦軸は導波路単体の無負荷Ｑの値を示している。また、（実施例１）、（参考例１）についてのインダクタンス値のシミュレーション結果を各々図１４（ｂ）、図１５（ｂ）に示す。これらの図の横軸は、図１４（ａ）、図１５（ａ）と同様であり、縦軸は各導波路のインダクタンス値を示している。
【００４４】
（実施例１）によれば、図１４（ａ）、図１４（ｂ）に示したように、例えば１０ＧＨｚにおけるスリット線路４ａの無負荷Ｑ値は約１３００、インダクタンス値は０．５ｎＨ程度であり、無負荷Ｑが高く、インダクタンス値の小さなインダクタンス素子１１としての特性が発揮されている。これに対して（参考例１）では図１５（ａ）、図１５（ｂ）に示すように１０ＧＨｚでの無負荷Ｑ値が約３００、インダクタンス値が約０．３ｎＨ弱であり、（実施例１）と比較して無負荷Ｑ値もインダクタンス値も低くなった。
【００４５】
ここで図８を用いて説明したように、インダクタンス素子１１の無負荷Ｑ値は、その値が大きいほど発振器１にて生成される周波数信号の位相雑音は少なくなるが、位相雑音の低減幅は次第に小さくなって飽和する傾向が見られる。このとき、約３００程度の無負荷Ｑ値が得られれば、（参考例１）に係るコプレナ線路５であってもある程度十分な品質を備えたインダクタンス素子１１として作用させることができる。
【００４６】
（シミュレーション２）  
（実施例１）と同様のスロット線路４ａについて、スロット部４３の矩形状の導体膜非形成領域における左右方向の幅Ｌを変化させて、（実施例１）と同様の条件で無負荷Ｑ値及びインダクタンス値をシミュレーションした。  
Ａ．シミュレーション条件  
（実施例２）  Ｌ＝０．７５ｍｍとした。  
（実施例３）  Ｌ＝０．５  ｍｍとした。  
（実施例４）  Ｌ＝０．２５ｍｍとした。
【００４７】
Ｂ．シミュレーション結果
（シミュレーション１）の結果と合わせて、（実施例１〜４）、（参考例１）における各導波路についての無負荷無負荷Ｑを図１６（ａ）に示し、インダクタンス値を図１６（ｂ）に示す。各図の横軸及び縦軸は図１４（ａ）、図１４（ｂ）と同様である。
【００４８】
図１６（ａ）に示した結果によれば、各線路に入力された周波数信号の周波数に対する無負荷Ｑ値は、矩形状の導体膜非形成領域における左右方向の幅であるＬの値を大きくするほど高くなる傾向が見られる。これに対して各線路のインダクタンス値についても、前記Ｌの増加に伴って大きくなる傾向が観察される。このように、導体膜非形成領域における左右方向の幅Ｌを設計変数の一つとすることにより、所望の特性（無負荷Ｑ値やインダクタンス値（即ち、負荷Ｑ））を備えたスロット線路４ａやコプレナ線路５を作り分け、例えばＶＣＯ内のインダクタンス素子１１として作用させることが可能となることが分かる。
【符号の説明】
【００４９】
１          発振器
１１        インダクタンス素子
２０        帰還回路
３０        増幅回路
４、４ａ    スロット線路
４１        誘電体
４２        導体膜
４３        スロット部
４４        信号線
５          コプレナ線路
【図１】
2011155613.tif 000004
【図２】
2011155613.tif 000005
【図３】
2011155613.tif 000006
【図４】
2011155613.tif 000007
【図５】
2011155613.tif 000008
【図６】
2011155613.tif 000009
【図７】
2011155613.tif 000010
【図８】
2011155613.tif 000011
【図９】
2011155613.tif 000012
【図１０】
2011155613.tif 000013
【図１１】
2011155613.tif 000014
【図１２】
2011155613.tif 000015
【図１３】
2011155613.tif 000016
【図１４】
2011155613.tif 000017
【図１５】
2011155613.tif 000018
【図１６】
2011155613.tif 000019