(57)【要約】【課題】特性の良い光電変換素子を有する半導体装置を提供することを目的の一とする。または、簡単な工程で、特性の良い光センサ光電変換装置を有する半導体装置を提供することを目的の一とする。【解決手段】光透過性を有する基板と、光透過性を有する基板上の絶縁層と、絶縁層上の、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を有する単結晶半導体層と、第１の導電型を示す半導体領域と電気的に接続された第１の電極と、第２の導電型を示す半導体領域と電気的に接続された第２の電極とを有する光電変換素子とを備える半導体装置を提供する。【選択図】図１
2011071491.tif 000002
【特許請求の範囲】
【請求項１】
光透過性を有する基板と、
前記光透過性を有する基板上の絶縁層と、
前記絶縁層上の、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を有する単結晶半導体層と、前記第１の導電型を示す半導体領域と電気的に接続された第１の電極と、前記第２の導電型を示す半導体領域と電気的に接続された第２の電極とを有する光電変換素子とを備えることを特徴とする半導体装置。
【請求項２】
請求項１において、前記光電変換素子に加え、前記絶縁層上にトランジスタを備えることを特徴とする半導体装置。
【請求項３】
単結晶半導体基板にイオンを添加して該単結晶半導体基板に脆化領域を形成し、
絶縁層を介して前記単結晶半導体基板と光透過性を有する基板とを貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して、前記光透過性を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層を加工して島状半導体層を形成し、
前記島状半導体層に、選択的に第１の不純物元素および第２の不純物元素を添加して、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を形成し、
前記第１の導電型を示す半導体領域と電気的に接続する第１の電極、および、前記第２の導電型を示す半導体領域と電気的に接続する第２の電極を形成することにより、光電変換素子を形成することを特徴とする半導体装置の作製方法。
【請求項４】
請求項３において、前記光電変換素子に加え、前記絶縁層上にトランジスタを形成することを特徴とする半導体装置の作製方法。
【請求項５】
光透過性を有する基板と、
前記光透過性を有する基板上の第１の絶縁層と、
前記第１の絶縁層上に選択的に設けられた遮光層と、
前記遮光層上の第２の絶縁層と、
前記第２の絶縁層上の、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を有する単結晶半導体層と、前記第１の導電型を示す半導体領域と電気的に接続された第１の電極と、前記第２の導電型を示す半導体領域と電気的に接続された第２の電極とを有する光電変換素子とを備えることを特徴とする半導体装置。
【請求項６】
請求項５において、前記光電変換素子に加え、前記第２の絶縁層上にトランジスタを備えることを特徴とする半導体装置。
【請求項７】
単結晶半導体基板にイオンを添加して該単結晶半導体基板に脆化領域を形成し、
光透過性を有する基板上に第１の絶縁層と該第１の絶縁層上の遮光層を形成し、
第２の絶縁層を介して前記単結晶半導体基板と前記遮光層が形成された前記光透過性を有する基板とを貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して、前記光透過性を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層を加工して島状半導体層を形成し、
前記島状半導体層に、選択的に第１の不純物元素および第２の不純物元素を添加して、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を形成し、
前記第１の導電型を示す半導体領域と電気的に接続する第１の電極、および、前記第２の導電型を示す半導体領域と電気的に接続する第２の電極を形成することにより、光電変換素子を形成することを特徴とする半導体装置の作製方法。
【請求項８】
請求項７において、前記光電変換素子に加え、前記第２の絶縁層上にトランジスタを形成することを特徴とする半導体装置の作製方法。
【請求項９】
単結晶半導体基板にイオンを添加して該単結晶半導体基板に脆化領域を形成し、
光透過性を有する基板上に第１の絶縁層と該第１の絶縁層上の遮光層を形成し、
第２の絶縁層を介して前記単結晶半導体基板と前記遮光層が形成された前記光透過性を有する基板とを貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して、前記光透過性を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層を加工して第１および第２の島状半導体層を形成し、
前記第１の島状半導体層に、選択的に第１の不純物元素および第２の不純物元素を添加して、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を形成し、
前記第１の導電型を示す半導体領域と電気的に接続する第１の電極、および、前記第２の導電型を示す半導体領域と電気的に接続する第２の電極を形成することにより、光電変換素子を形成し、
前記第２の島状半導体層に選択的に第１の不純物元素または第２の不純物元素を添加して、チャネル形成領域、ソース領域およびドレイン領域を形成し、
前記第２の島状半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ソース領域と電気的に接続するソース電極、および、前記ドレイン領域と電気的に接続するドレイン電極を形成することにより、トランジスタを形成することを特徴とする半導体装置の作製方法。
【請求項１０】
単結晶半導体基板にイオンを添加して該単結晶半導体基板に脆化領域を形成し、
光透過性を有する基板上に第１の絶縁層と該第１の絶縁層上の遮光層を形成し、
前記遮光層を加工して第１および第２島状遮光層を含む複数の島状遮光層を形成し、
前記複数の島状遮光層を覆って平坦性を有する第２の絶縁層を形成し
第３の絶縁層を介して前記単結晶半導体基板と前記第２の絶縁層が形成された前記光透過性を有する基板とを貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して、前記光透過性を有する基板上の前記複数の島状遮光層と重なる領域に島状半導体層をそれぞれ形成し、
前記第１島状遮光層と重なる島状半導体層に、選択的に第１の不純物元素および第２の不純物元素を添加して、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を形成し、
前記第１の導電型を示す半導体領域と電気的に接続する第１の電極、および、前記第２の導電型を示す半導体領域と電気的に接続する第２の電極を形成することにより、光電変換素子を形成し、
前記第２島状遮光層と重なる島状半導体層に選択的に第１の不純物元素または第２の不純物元素を添加して、チャネル形成領域、ソース領域およびドレイン領域を形成し、
前記第２島状遮光層と重なる島状半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ソース領域と電気的に接続するソース電極、および、前記ドレイン領域と電気的に接続するドレイン電極を形成することにより、トランジスタを形成することを特徴とする半導体装置の作製方法。
【請求項１１】
光透過性を有する基板と、
前記光透過性を有する基板上の絶縁層と、
前記絶縁層上の光電変換素子と、トランジスタと、
を有し、
前記光電変換素子は、
光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を有する第１の単結晶半導体層と、
前記第１の導電型を示す半導体領域と電気的に接続された第１の電極と、
前記第２の導電型を示す半導体領域と電気的に接続された第２の電極と、
を有し、
前記トランジスタは、
チャネル形成領域、ソース領域およびドレイン領域を有する第２の単結晶半導体層と、
前記第２の単結晶半導体層上のゲート絶縁膜と、
前記ゲート絶縁膜上のゲート電極と、
前記ソース領域と電気的に接続されたソース電極と、
前記ドレイン領域と電気的に接続されたドレイン電極と、
を有し、
前記第１単結晶半導体層および前記第２単結晶半導体層は、いずれも前記絶縁層上に形成され、
前記第１単結晶半導体層の厚さは、前記第２単結晶半導体層より厚いことを特徴とする半導体装置。
【請求項１２】
単結晶半導体基板にイオンを添加して該単結晶半導体基板に脆化領域を形成し、
絶縁層を介して前記単結晶半導体基板と光透過性を有する基板とを貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して、前記光透過性を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層の厚さを部分的に薄くし、第１の単結晶半導体領域と、前記第１の単結晶半導体領域より薄い第２の単結晶半導体領域と、を形成し、
前記第１の単結晶半導体領域を加工して、第１の島状半導体層を形成し、
前記第２の単結晶半導体領域を加工して、第２の島状半導体層を形成し、
前記第１の島状半導体層に選択的に第１の不純物元素および第２不純物元素を添加して、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を形成し、
前記第１の導電型を示す半導体領域と電気的に接続する第１の電極、および、前記第２の導電型を示す半導体領域と電気的に接続する第２の電極を形成することにより、光電変換素子を形成し、
前記第２の島状半導体層に選択的に第１の不純物元素または第２不純物元素を添加して、チャネル形成領域、ソース領域およびドレイン領域を形成し、
前記第２の島状半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ソース領域と電気的に接続するソース電極、および、前記ドレイン領域と電気的に接続するドレイン電極を形成することにより、トランジスタを形成することを特徴とする半導体装置の作製方法。
【請求項１３】
単結晶半導体基板にイオンを添加して該単結晶半導体基板に脆化領域を形成し、
絶縁層を介して前記単結晶半導体基板と光透過性を有する基板とを貼り合わせ、
前記脆化領域において前記単結晶半導体基板を分離して、前記光透過性を有する基板上に単結晶半導体層を形成し、
前記単結晶半導体層の厚さを部分的に厚くし、第１の単結晶半導体領域と、前記第１の単結晶半導体領域より薄い第２の単結晶半導体領域と、を形成し、
前記第１の単結晶半導体領域を加工して、第１の島状半導体層を形成し、
前記第２の単結晶半導体領域を加工して、第２の島状半導体層を形成し、
前記第１の島状半導体層に選択的に第１の不純物元素および第２不純物元素を添加して、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を形成し、
前記第１の導電型を示す半導体領域と電気的に接続する第１の電極、および、前記第２の導電型を示す半導体領域と電気的に接続する第２の電極を形成することにより、光電変換素子を形成し、
前記第２の島状半導体層に選択的に第１の不純物元素または第２不純物元素を添加して、チャネル形成領域、ソース領域およびドレイン領域を形成し、
前記第２の島状半導体層上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ソース領域と電気的に接続するソース電極、および、前記ドレイン領域と電気的に接続するドレイン電極を形成することにより、トランジスタを形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いた半導体装置およびその作製方法に関する。
【背景技術】
【０００２】
ガラス基板上に光電変換素子（例えば、光センサ）を形成する場合、光電変換を奏する半導体層として、多結晶シリコンが用いられることがある（例えば、特許文献１参照）。多結晶シリコンは、低温のプロセスで形成することが可能であるため、ガラス基板などの耐熱性が低い基板上に形成することが容易であるというメリットを有する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−７９５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、多結晶シリコンは単結晶シリコンと比較して暗電流が大きい傾向にある。また、欠陥の存在によりキャリアがトラップされて、光照射時の電流が減少してしまうという問題もある。このため、多結晶シリコンを用いる場合には、十分な光感度を持つ光電変換素子を作製することが困難であった。
【０００５】
上記問題に鑑み、開示する発明の一態様では、特性の良い光電変換素子を有する半導体装置を提供することを目的の一とする。または、簡単な工程で、特性の良い光電変換装置を有する半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
【０００６】
開示する発明の一態様では、光透過性を有する基板上の単結晶半導体層を用いて、光電変換素子を形成する。より詳細には以下の通りである。
【０００７】
開示する発明の一態様は、光透過性を有する基板と、光透過性を有する基板上の絶縁層と、絶縁層上の、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を有する単結晶半導体層と、第１の導電型を示す半導体領域と電気的に接続された第１の電極と、第２の導電型を示す半導体領域と電気的に接続された第２の電極とを有する光電変換素子とを備えることを特徴とする半導体装置である。上記において、光電変換素子に加え、絶縁層上にトランジスタを備える構成とすることができる。
【０００８】
開示する発明の別の一態様は、単結晶半導体基板にイオンを添加して単結晶半導体基板に脆化領域を形成し、絶縁層を介して単結晶半導体基板と光透過性を有する基板とを貼り合わせ、脆化領域において単結晶半導体基板を分離して、光透過性を有する基板上に単結晶半導体層を形成し、単結晶半導体層を加工して島状半導体層を形成し、島状半導体層に、選択的に第１の不純物元素および第２の不純物元素を添加して、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を形成し、第１の導電型を示す半導体領域と電気的に接続する第１の電極、および、第２の導電型を示す半導体領域と電気的に接続する第２の電極を形成することにより、光電変換素子を形成することを特徴とする半導体装置の作製方法である。上記において、光電変換素子に加え、絶縁層上にトランジスタを形成することができる。
【０００９】
また、開示する発明の別の一態様は、光透過性を有する基板と、光透過性を有する基板上の第１の絶縁層と、第１の絶縁層上に選択的に設けられた遮光層と、遮光層上の第２の絶縁層と、第２の絶縁層上の、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を有する単結晶半導体層と、第１の導電型を示す半導体領域と電気的に接続された第１の電極と、第２の導電型を示す半導体領域と電気的に接続された第２の電極とを有する光電変換素子とを備えることを特徴とする半導体装置である。上記において、光電変換素子に加え、第２の絶縁層上にトランジスタを備える構成とすることができる。
【００１０】
また、開示する発明の別の一態様は、単結晶半導体基板にイオンを添加して単結晶半導体基板に脆化領域を形成し、光透過性を有する基板上に第１の絶縁層と第１の絶縁層上の遮光層を形成し、第２の絶縁層を介して単結晶半導体基板と遮光層が形成された光透過性を有する基板とを貼り合わせ、脆化領域において単結晶半導体基板を分離して、光透過性を有する基板上に単結晶半導体層を形成し、単結晶半導体層を加工して島状半導体層を形成し、島状半導体層に、選択的に第１の不純物元素および第２の不純物元素を添加して、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を形成し、第１の導電型を示す半導体領域と電気的に接続する第１の電極、および、第２の導電型を示す半導体領域と電気的に接続する第２の電極を形成することにより、光電変換素子を形成することを特徴とする半導体装置の作製方法である。上記において、光電変換素子に加え、第２の絶縁層上にトランジスタを形成することができる。
【００１１】
また、開示する発明の別の一態様は、単結晶半導体基板にイオンを添加して単結晶半導体基板に脆化領域を形成し、光透過性を有する基板上に第１の絶縁層と第１の絶縁層上の遮光層を形成し、第２の絶縁層を介して単結晶半導体基板と遮光層が形成された光透過性を有する基板とを貼り合わせ、脆化領域において単結晶半導体基板を分離して、光透過性を有する基板上に単結晶半導体層を形成し、単結晶半導体層を加工して第１および第２の島状半導体層を形成し、第１の島状半導体層に、選択的に第１の不純物元素および第２の不純物元素を添加して、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を形成し、第１の導電型を示す半導体領域と電気的に接続する第１の電極、および、第２の導電型を示す半導体領域と電気的に接続する第２の電極を形成することにより、光電変換素子を形成し、第２の島状半導体層に選択的に第１の不純物元素または第２の不純物元素を添加して、チャネル形成領域、ソース領域およびドレイン領域を形成し、第２の島状半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、ソース領域と電気的に接続するソース電極、および、ドレイン領域と電気的に接続するドレイン電極を形成することにより、トランジスタを形成することを特徴とする半導体装置の作製方法である。
【００１２】
また、開示する発明の別の一態様は、単結晶半導体基板にイオンを添加して単結晶半導体基板に脆化領域を形成し、光透過性を有する基板上に第１の絶縁層と第１の絶縁層上の遮光層を形成し、遮光層を加工して第１および第２島状遮光層を含む複数の島状遮光層を形成し、複数の島状遮光層を覆って平坦性を有する第２の絶縁層を形成し、第３の絶縁層を介して単結晶半導体基板と第２の絶縁層が形成された光透過性を有する基板とを貼り合わせ、脆化領域において単結晶半導体基板を分離して、光透過性を有する基板上の複数の島状遮光層と重なる領域に島状半導体層をそれぞれ形成し、第１島状遮光層と重なる島状半導体層に、選択的に第１の不純物元素および第２の不純物元素を添加して、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を形成し、第１の導電型を示す半導体領域と電気的に接続する第１の電極、および、第２の導電型を示す半導体領域と電気的に接続する第２の電極を形成することにより、光電変換素子を形成し、第２島状遮光層と重なる島状半導体層に選択的に第１の不純物元素または第２の不純物元素を添加して、チャネル形成領域、ソース領域およびドレイン領域を形成し、第２島状遮光層と重なる島状半導体層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成し、ソース領域と電気的に接続するソース電極、および、ドレイン領域と電気的に接続するドレイン電極を形成することにより、トランジスタを形成することを特徴とする半導体装置の作製方法である。
【００１３】
また、開示する発明の別の一態様は、光透過性を有する基板と、光透過性を有する基板上の絶縁層と、絶縁層上の光電変換素子と、トランジスタと、を有し、光電変換素子は、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を有する第１の単結晶半導体層と、第１の導電型を示す半導体領域と電気的に接続された第１の電極と、第２の導電型を示す半導体領域と電気的に接続された第２の電極と、を有し、トランジスタは、チャネル形成領域、ソース領域およびドレイン領域を有する第２の単結晶半導体層と、第２の単結晶半導体層上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、ソース領域と電気的に接続されたソース電極と、ドレイン領域と電気的に接続されたドレイン電極と、を有し、第１単結晶半導体層および第２単結晶半導体層は、いずれも絶縁層上に形成され、第１単結晶半導体層の厚さは、第２単結晶半導体層より厚いことを特徴とする半導体装置である。
【００１４】
また、開示する発明の別の一態様は、単結晶半導体基板にイオンを添加して該単結晶半導体基板に脆化領域を形成し、絶縁層を介して前記単結晶半導体基板と光透過性を有する基板とを貼り合わせ、前記脆化領域において前記単結晶半導体基板を分離して、前記光透過性を有する基板上に単結晶半導体層を形成し、前記単結晶半導体層の厚さを部分的に薄くし、第１の単結晶半導体領域と、前記第１の単結晶半導体領域より薄い第２の単結晶半導体領域と、を形成し、前記第１の単結晶半導体領域を加工して、第１の島状半導体層を形成し、前記第２の単結晶半導体領域を加工して、第２の島状半導体層を形成し、前記第１の島状半導体層に選択的に第１の不純物元素および第２不純物元素を添加して、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を形成し、前記第１の導電型を示す半導体領域と電気的に接続する第１の電極、および、前記第２の導電型を示す半導体領域と電気的に接続する第２の電極を形成することにより、光電変換素子を形成し、前記第２の島状半導体層に選択的に第１の不純物元素または第２不純物元素を添加して、チャネル形成領域、ソース領域およびドレイン領域を形成し、前記第２の島状半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記ソース領域と電気的に接続するソース電極、および、前記ドレイン領域と電気的に接続するドレイン電極を形成することにより、トランジスタを形成することを特徴とする半導体装置の作製方法である。
【００１５】
また、開示する発明の別の一態様は、単結晶半導体基板にイオンを添加して該単結晶半導体基板に脆化領域を形成し、絶縁層を介して前記単結晶半導体基板と光透過性を有する基板とを貼り合わせ、前記脆化領域において前記単結晶半導体基板を分離して、前記光透過性を有する基板上に単結晶半導体層を形成し、前記単結晶半導体層の厚さを部分的に厚くし、第１の単結晶半導体領域と、前記第１の単結晶半導体領域より薄い第２の単結晶半導体領域と、を形成し、前記第１の単結晶半導体領域を加工して、第１の島状半導体層を形成し、前記第２の単結晶半導体領域を加工して、第２の島状半導体層を形成し、前記第１の島状半導体層に選択的に第１の不純物元素および第２不純物元素を添加して、光電変換を奏する半導体領域、第１の導電型を示す半導体領域、および、第２の導電型を示す半導体領域を形成し、前記第１の導電型を示す半導体領域と電気的に接続する第１の電極、および、前記第２の導電型を示す半導体領域と電気的に接続する第２の電極を形成することにより、光電変換素子を形成し、前記第２の島状半導体層に選択的に第１の不純物元素または第２不純物元素を添加して、チャネル形成領域、ソース領域およびドレイン領域を形成し、前記第２の島状半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記ソース領域と電気的に接続するソース電極、および、前記ドレイン領域と電気的に接続するドレイン電極を形成することにより、トランジスタを形成することを特徴とする半導体装置の作製方法である。
【００１６】
一般に、「ＳＯＩ基板」は絶縁表面上にシリコン半導体層が設けられた構成の半導体基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の半導体基板をも含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、本明細書等において、半導体基板は、半導体材料のみからなる基板を指すに留まらず、半導体材料を含む基板全般を示すものとする。つまり、本明細書等においては「ＳＯＩ基板」も広く半導体基板に含まれる。
【００１７】
なお、本明細書等において単結晶とは、ある結晶軸に注目した場合、その結晶軸の方向が試料のどの部分においても同様の方向を向いているものをいう。つまり、結晶欠陥やダングリグボンドなどを含んでいても、上記のように結晶軸の方向が揃っているものは単結晶として扱う。
【００１８】
また、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば、表示装置や、集積回路は半導体装置に含まれる。また、本明細書等において表示装置とは、発光表示装置や液晶表示装置、電気泳動素子を用いた表示装置を含む。発光表示装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等がある。
【発明の効果】
【００１９】
開示する発明の一態様では、光透過性を有する基板上の単結晶半導体層を用いて光電変換素子を形成している。このため、光感度の高い光電変換素子を、光透過性を有する基板上に備えた半導体装置を提供することができる。
【００２０】
開示する発明の一態様では、一層の単結晶半導体層を用いて光電変換素子を形成している。このため、半導体層の積層構造を用いて光電変換素子を形成する場合と比較して、半導体装置の作製工程を簡略化することができる。
【図面の簡単な説明】
【００２１】
【図１】半導体装置の一例を示す平面図および断面図である。
【図２】半導体装置に用いられるＳＯＩ基板の作製方法の一例を示す断面図である。
【図３】半導体装置に用いられるＳＯＩ基板の作製方法の一例を示す断面図である。
【図４】半導体装置の作製方法の一例を示す断面図である。
【図５】光電変換素子のドーズ量と電流との関係を示す図である。
【図６】光電変換素子の輝度−電流特性を示す図である。
【図７】半導体装置の一例を示す平面図および断面図である。
【図８】半導体装置の一例を示す断面図である。
【図９】半導体装置に用いられるＳＯＩ基板の作製方法の一例を示す断面図である。
【図１０】ＳＯＩ基板および半導体装置の作製方法の一例を示す断面図である。
【図１１】半導体装置の作製方法の一例を示す断面図である。
【図１２】半導体装置の一例を示す平面図である。
【図１３】半導体装置に用いられるＳＯＩ基板の作製方法の一例を示す断面図である。
【図１４】ＳＯＩ基板および半導体装置の作製方法の一例を示す断面図である。
【図１５】半導体装置に用いられるＳＯＩ基板の作製方法の一例を示す断面図である。
【図１６】ＳＯＩ基板および半導体装置の作製方法の一例を示す断面図である。
【図１７】半導体装置の作製方法の一例を示す断面図である。
【図１８】半導体装置の一例を示す平面図および断面図である。
【図１９】半導体装置の作製方法の一例を示す断面図である。
【図２０】半導体装置の作製方法の一例を示す断面図である。
【図２１】半導体装置の作製方法の一例を示す断面図である。
【図２２】光電変換素子の輝度−電流特性を示す図である。
【図２３】半導体装置の一例を示す平面図および断面図である。
【図２４】半導体装置の作製方法の一例を示す断面図である。
【図２５】半導体装置の一例を示す平面図および断面図である。
【図２６】半導体装置の作製方法の一例を示す断面図である。
【図２７】半導体装置の作製方法の一例を示す断面図である。
【図２８】半導体装置の作製方法の一例を示す断面図である。
【発明を実施するための形態】
【００２２】
以下、実施の形態について、図面を用いて詳細に説明する。但し、発明は以下に示す実施の形態の記載内容に限定されず、本明細書等において開示する発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することが可能である。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
【００２３】
（実施の形態１）
本実施の形態では、半導体装置およびその作製方法の一例に関して図面を参照して説明する。具体的には、光電変換素子を備える半導体装置およびその作製方法について説明する。
【００２４】
＜構成＞
開示する発明の一態様に係る光電変換素子１８０は、光透過性を有するベース基板１００上に設けられている（図１（Ａ）、図１（Ｂ）参照）。ここで、図１（Ｂ）は図１（Ａ）のＡ−Ｂにおける断面に相当する。
【００２５】
光電変換素子１８０は、光電変換を奏する半導体領域１６４、第１の導電型（ここではｐ型）を示す半導体領域１５８、第２の導電型（ここではｎ型）を示す半導体領域１６２、を有する島状の単結晶半導体層と、これを覆うように形成された絶縁層１５４および絶縁層１６６と、第１の導電型を示す半導体領域１５８と電気的に接続された第１の電極１７２と、第２の導電型を示す半導体領域１６２と電気的に接続された第２の電極１７４と、を有する。ここで、第１の導電型を示す半導体領域１５８と第２の導電型を示す半導体領域１６２は、光電変換を奏する半導体領域１６４に隣接し、かつ、光電変換を奏する半導体領域１６４によって隔てられている。なお、上記第１の導電型と第２の導電型とは、入れ替えても良い。
【００２６】
また、ベース基板１００と光電変換素子１８０との間には、絶縁層１１２が設けられている。当該絶縁層は、光電変換素子１８０をベース基板１００に固定する役割を果たす。
【００２７】
光電変換素子１８０の動作は以下の通りである。光電変換素子１８０において、光電変換を奏する半導体領域１６４に光が入射すると、当該半導体領域には電子および正孔が生成される。第１の導電型を示す半導体領域１５８と第２の導電型を示す半導体領域１６２との間に外部から電圧が印加されていない場合（無バイアスの場合）には、生成された電子は、自己整合的な電場の影響によりｎ型半導体領域の方向に流れる。同様に、生成された正孔は、ｐ型半導体領域の方向に流れる。外部から電圧が印加されている場合（例えば、逆バイアスが印加されている場合）には、自己整合的な電場および外部からの電圧の影響を受けて、電子および正孔が流れることになる。
【００２８】
このようにして生じる電流は、光の強度に依存するため、これを利用して光センサとすることができる。また、光による起電力を光電変換素子の外部に取り出すことで、発電システムとして用いることも可能である。
【００２９】
ここで、光電変換素子を構成する上記島状の半導体層の結晶性は、単結晶であることが望ましい。特に、光電変換を奏する半導体領域１６４の結晶性は単結晶とする。単結晶の半導体材料としては、例えば、単結晶シリコンを適用することができる。単結晶半導体を光電変換素子に用いることで、非晶質半導体や多結晶半導体を用いる場合と比較して、暗電流（光未照射時の電流）を低下させることができる。また、単結晶半導体を光電変換素子に用いることで、多結晶半導体を用いる場合と比較して、光照射時の電流を増大させることができる。これにより、光センサとしての感度が向上する。また、単結晶半導体を用いることにより、光電変換効率が向上する。これらの効果は、欠陥などに起因する光生成キャリアのトラップを十分に抑制することが可能となるために得られるものである。
【００３０】
また、ここで示すように、ベース基板が光透過性を有することで、ベース基板側から対象物の光（対象物からの反射光など）を入射させる構成（ベース基板側からの光を検出する構成）とすることが可能である。この場合には、電極（または配線）側から対象物の光を入射させる場合と比較して、素子レイアウトの自由度が向上する。このように、ベース基板が光透過性を有することにより、光透過性を有しない場合と比較して、集積化が容易になるというメリットもある。
【００３１】
＜作製工程＞
次に、光電変換素子の作製工程について説明する。まず、光電変換素子の作製に用いることができるＳＯＩ基板の作製工程について図２および図３を参照して説明し、その後に、当該ＳＯＩ基板を用いた光電変換素子の作製工程について図４を参照して説明する。
【００３２】
＜ＳＯＩ基板の作製工程−ベース基板の加工＞
まず、光透過性を有するベース基板１００を準備する（図２（Ａ）参照）。
【００３３】
光透過性を有するベース基板１００としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。なお、上記ガラス基板においては、酸化ホウ素と比較して酸化バリウムを多く含ませることで、より実用的な耐熱ガラスが得られる。このため、ガラス基板に耐熱性を求める場合には、酸化ホウ素より酸化バリウムを多く含むガラス基板を用いると良い。なお、本実施の形態では、ベース基板１００としてガラス基板を用いる場合について説明する。ベース基板１００として大面積化が可能で安価なガラス基板を用いることにより、低コスト化を図ることができる。
【００３４】
上記ベース基板１００に関しては、その表面をあらかじめ洗浄しておくことが好ましい。具体的には、ベース基板１００に対して、塩酸過水（ＨＰＭ）、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、希フッ酸（ＤＨＦ）等を用いて超音波洗浄を行う。このような洗浄処理を行うことによって、ベース基板１００表面の平坦性向上や、ベース基板１００表面に残存する研磨粒子の除去などが実現される。
【００３５】
なお、ベース基板１００の表面には、窒素を含有する絶縁層（例えば、窒化シリコン（ＳｉＮｘ）や窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等を含む絶縁層）を形成しても良い。このように、窒素を含有する絶縁層を形成すると、ベース基板に含まれるナトリウム（Ｎａ）等の不純物元素の半導体への拡散を抑制することが可能である。
【００３６】
なお、本明細書等において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ  Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ  Ｆｏｒｗａｒｄ  ｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は、１００原子％を超えない。
【００３７】
＜ＳＯＩ基板の作製工程−単結晶半導体基板の加工＞
次に、ボンド基板として単結晶半導体基板１１０を用意する（図２（Ｂ）参照）。なお、本実施の形態では、ベース基板１００を加工した後にボンド基板としての単結晶半導体基板１１０を加工する流れで説明しているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体基板の加工を先に行っても良いし、ベース基板の加工とボンド基板の加工を並列して行っても良い。
【００３８】
単結晶半導体基板１１０としては、例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いることができる。また、ガリウムヒ素やインジウムリン等の化合物の単結晶半導体基板を用いることもできる。市販のシリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、単結晶半導体基板１１０の形状は円形に限らず、例えば、矩形等に加工したものであっても良い。また、単結晶半導体基板１１０は、ＣＺ法やＦＺ（フローティングゾーン）法を用いて作製することができる。
【００３９】
なお、本実施の形態においては、ボンド基板として集積回路向けの単結晶シリコン基板を用いる場合について説明するが、開示する発明の一態様はこれに限定して解釈されない。例えば、太陽電池級の単結晶シリコン基板などを用いても良い。また、多結晶シリコン基板をはじめとする多結晶半導体基板を用いることも可能である。ただし、作製される光電変換素子の特性を考慮すれば、単結晶半導体基板を用いるのが好適である。
【００４０】
単結晶半導体基板１１０の表面には絶縁層１１２を形成する（図２（Ｃ）参照）。なお、汚染物除去の観点から、絶縁層１１２の形成前に、硫酸過水（ＳＰＭ）、アンモニア過水（ＡＰＭ）、塩酸過水（ＨＰＭ）、希フッ酸（ＤＨＦ）、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）などを用いて単結晶半導体基板１１０の表面を洗浄しておくことが好ましい。希フッ酸とオゾン水を交互に吐出して洗浄してもよい。
【００４１】
絶縁層１１２は、例えば、酸化シリコン膜、酸化窒化シリコン膜等を単層で、または積層させて形成することができる。上記絶縁層１１２の作製方法としては、熱酸化法、ＣＶＤ法、スパッタリング法などがある。また、ＣＶＤ法を用いて絶縁層１１２を形成する場合、良好な貼り合わせを実現するためには、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて酸化シリコン膜を形成することが好ましい。
【００４２】
本実施の形態では、単結晶半導体基板１１０に熱酸化処理を行うことにより絶縁層１１２（ここでは、酸化シリコン膜）を形成する。
【００４３】
熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板１１０に熱酸化処理を行うことにより、塩素酸化された絶縁層１１２を形成することができる。この場合、絶縁層１１２は、塩素原子を含有する絶縁層となる。
【００４４】
絶縁層１１２中に含有された塩素原子は、絶縁層１１２に歪みを形成する。その結果、絶縁層１１２の水に対する吸収割合が向上し、水の拡散速度が増大する。つまり、絶縁層１１２表面に水が存在する場合に、当該表面に存在する水を絶縁層１１２中に素早く吸収させ、拡散させることができるため、水の存在による貼り合わせ不良を低減することができる。
【００４５】
また、絶縁層１１２に塩素原子を含有させることによって、外因性の不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して単結晶半導体基板１１０が汚染されることを防止できる。また、ベース基板１００と貼り合わせた後に、ベース基板１００からのナトリウム（Ｎａ）等の不純物を固定して、単結晶半導体基板１１０が汚染されることを防止できる。
【００４６】
なお、絶縁層１１２に含有させるハロゲン原子は塩素原子に限られない。絶縁層１１２にはフッ素原子を含有させてもよい。例えば、単結晶半導体基板１１０表面をフッ素酸化する方法を用いることが可能である。フッ素酸化としては、ＨＦ溶液に浸漬させた後に酸化性雰囲気中で熱酸化処理を行う方法や、ＮＦ３を酸化性雰囲気に添加して熱酸化処理を行う方法などがある。
【００４７】
次に、電界で加速されたイオンを単結晶半導体基板１１０に添加することで、単結晶半導体基板１１０の所定の深さに結晶構造が損傷した脆化領域１１４を形成する（図２（Ｄ）参照）。なお、イオンの添加処理の前には、単結晶半導体基板１１０および絶縁層１１２の表面を洗浄しておくことが望ましい。
【００４８】
脆化領域１１４が形成される領域の深さは、イオンの運動エネルギー、質量と電荷、イオンの入射角などによって調節することができる。また、脆化領域１１４は、イオンの平均侵入深さとほぼ同じ深さの領域に形成される。このため、イオンを添加する深さで、単結晶半導体基板１１０から分離される単結晶半導体層の厚さを調節することができる。例えば、単結晶半導体層の厚さが、１０ｎｍ以上１μｍ以下程度となるように平均侵入深さを調節すれば良い。なお、光電変換装置は、単結晶半導体層が所定以上の厚みとなる場合に特性が大きく向上する傾向にあるから、例えば、１００ｎｍ以上の厚さで形成することがより望ましいといえる。
【００４９】
当該イオンの照射処理は、イオンドーピング装置やイオン注入装置を用いて行うことができる。イオンドーピング装置の代表例としては、プロセスガスをプラズマ励起して生成された全てのイオン種を被処理体に照射する非質量分離型の装置がある。当該装置では、プラズマ中のイオン種を質量分離しないで被処理体に照射することになる。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置では、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する。
【００５０】
本実施の形態では、イオンドーピング装置を用いて、水素を単結晶半導体基板１１０に添加する例について説明する。ソースガスとしては水素を含むガスを用いる。照射するイオンについては、Ｈ３＋の比率が高まるようにすると良い。具体的には、Ｈ＋、Ｈ２＋、Ｈ３＋の総量に対してＨ３＋の割合が５０％以上（より好ましくは８０％以上）となるようにする。Ｈ３＋の割合を高めることで、イオン照射の効率を向上させることができる。
【００５１】
なお、添加するイオンは水素に限定されない。ヘリウムなどのイオンを添加しても良い。また、添加するイオンは一種類に限定されず、複数種類のイオンを添加しても良い。例えば、イオンドーピング装置を用いて水素とヘリウムとを同時に照射する場合には、別々の工程で照射する場合と比較して工程数を低減することができると共に、後の単結晶半導体層の表面荒れを抑制することが可能である。
【００５２】
なお、イオンドーピング装置を用いて脆化領域１１４を形成する場合には、重金属も同時に添加されるおそれがあるが、ハロゲン原子を含有する絶縁層１１２を介してイオンの照射を行うことによって、これら重金属による単結晶半導体基板１１０の汚染を防ぐことができる。
【００５３】
＜ＳＯＩ基板の作製工程−基板の貼り合わせ＞
次に、ベース基板１００の表面と単結晶半導体基板１１０の表面とを対向させ、ベース基板１００の表面と絶縁層１１２の表面とを密着させる。これにより、ベース基板１００と単結晶半導体基板１１０とが貼り合わせられる（図２（Ｅ）参照）。
【００５４】
貼り合わせの際には、ベース基板１００または単結晶半導体基板１１０の一箇所に０．００１Ｎ／ｃｍ２以上１００Ｎ／ｃｍ２以下の圧力を加えることが望ましい。特に、１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下の圧力を加えると、より望ましい。圧力を加えると、その部分においてベース基板１００と絶縁層１１２の接合が生じ、当該部分を始点として自発的な接合が全面におよぶ。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
【００５５】
なお、単結晶半導体基板１１０とベース基板１００とを貼り合わせる前には、貼り合わせに係る表面につき表面処理を行うことが好ましい。表面処理を行うことで、貼り合わせに係る界面での接合強度を向上させることができる。
【００５６】
表面処理としては、ウェット処理、ドライ処理、または、ウェット処理とドライ処理の組み合わせ、を用いることができる。また、異なるウェット処理どうしを組み合わせて用いても良いし、異なるドライ処理どうしを組み合わせて用いても良い。
【００５７】
ウェット処理としては、オゾン水を用いたオゾン処理（オゾン水洗浄）、メガソニック洗浄、または２流体洗浄（純水や水素添加水等の機能水を窒素等のキャリアガスとともに吹き付ける方法）などが挙げられる。ドライ処理としては、紫外線処理、オゾン処理、プラズマ処理、バイアス印加プラズマ処理、またはラジカル処理などが挙げられる。被処理体（単結晶半導体基板、単結晶半導体基板上に形成された絶縁層、支持基板または支持基板上に形成された絶縁層）に対し、上記のような表面処理を行うことで、被処理体表面の親水性および清浄性を高める効果を奏する。その結果、基板同士の接合強度を向上させることができる。
【００５８】
ウェット処理は、被処理体表面に付着するマクロなゴミなどの除去に効果的である。ドライ処理は、被処理体表面に付着する有機物などミクロなゴミの除去または分解に効果的である。ここで、被処理体に対して、紫外線処理などのドライ処理を行った後、洗浄などのウェット処理を行う場合には、被処理体表面を清浄化および親水化し、さらに被処理体表面のウォーターマークの発生を抑制できるため好ましい。
【００５９】
また、ドライ処理として、オゾンまたは一重項酸素などの活性状態にある酸素を用いた表面処理を行うことが好ましい。オゾンまたは一重項酸素などの活性状態にある酸素により、被処理体表面に付着する有機物を効果的に除去または分解することができる。また、オゾンまたは一重項酸素などの活性状態にある酸素に、紫外線のうち２００ｎｍ未満の波長を含む光による処理を組み合わせることで、被処理体表面に付着する有機物をさらに効果的に除去することができる。以下、具体的に説明する。
【００６０】
例えば、酸素を含む雰囲気下で紫外線を照射することにより、被処理体の表面処理を行う。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光と２００ｎｍ以上の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることができる。また、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することにより、オゾンを生成させるとともに一重項酸素を生成させることもできる。
【００６１】
酸素を含む雰囲気下で、２００ｎｍ未満の波長を含む光および２００ｎｍ以上の波長を含む光を照射することにより起きる反応例を示す。
Ｏ２＋ｈν１（λ１ｎｍ）→Ｏ（３Ｐ）＋Ｏ（３Ｐ）      ・・・      （１）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                                ・・・      （２）
Ｏ３＋ｈν２（λ２ｎｍ）→Ｏ（１Ｄ）＋Ｏ２            ・・・      （３）
【００６２】
上記反応式（１）において、酸素（Ｏ２）を含む雰囲気下で２００ｎｍ未満の波長（λ１ｎｍ）を含む光（ｈν１）を照射することにより基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（２）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。そして、反応式（３）において、生成されたオゾン（Ｏ３）を含む雰囲気下で２００ｎｍ以上の波長（λ２ｎｍ）を含む光（ｈν２）が照射されることにより、励起状態の一重項酸素Ｏ（１Ｄ）が生成される。酸素を含む雰囲気下において、紫外線のうち２００ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともに、２００ｎｍ以上の波長を含む光を照射することによりオゾンを分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下での低圧水銀ランプの照射（λ１＝１８５ｎｍ、λ２＝２５４ｎｍ）により行うことができる。
【００６３】
また、酸素を含む雰囲気下で、１８０ｎｍ未満の波長を含む光を照射して起きる反応例を示す。
Ｏ２＋ｈν３（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ（３Ｐ）      ・・・      （４）
Ｏ（３Ｐ）＋Ｏ２→Ｏ３                                ・・・      （５）
Ｏ３＋ｈν３（λ３ｎｍ）→Ｏ（１Ｄ）＋Ｏ２            ・・・      （６）
【００６４】
上記反応式（４）において、酸素（Ｏ２）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光（ｈν３）を照射することにより、励起状態の一重項酸素Ｏ（１Ｄ）と基底状態の酸素原子（Ｏ（３Ｐ））が生成する。次に、反応式（５）において、基底状態の酸素原子（Ｏ（３Ｐ））と酸素（Ｏ２）とが反応してオゾン（Ｏ３）が生成する。反応式（６）において、生成されたオゾン（Ｏ３）を含む雰囲気下で１８０ｎｍ未満の波長（λ３ｎｍ）を含む光が照射されることにより、励起状態の一重項酸素と酸素が生成される。酸素を含む雰囲気下において、紫外線のうち１８０ｎｍ未満の波長を含む光を照射することによりオゾンを生成させるとともにオゾンまたは酸素を分解して一重項酸素を生成する。上記のような表面処理は、例えば、酸素を含む雰囲気下でのＸｅエキシマＵＶランプの照射により行うことができる。
【００６５】
２００ｎｍ未満の波長を含む光により被処理体表面に付着する有機物などの化学結合を切断し、オゾンまたは一重項酸素により被処理体表面に付着する有機物や化学結合を切断した有機物などを酸化分解して除去することができる。上記のような表面処理を行うことで、被処理体表面の親水性および清浄性をより高めることができ、接合を良好に行うことができる。
【００６６】
なお、貼り合わせの後には、接合強度を向上させるための熱処理を行っても良い。この熱処理の温度は、脆化領域１１４における分離が生じない温度（例えば、室温以上４００℃未満）とする。また、この温度範囲で加熱しながら、ベース基板１００と絶縁層１１２とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。なお、上記温度条件はあくまで一例に過ぎず、開示する発明の一態様がこれに限定して解釈されるものではない。
【００６７】
＜ＳＯＩ基板の作製工程−単結晶半導体層の形成＞
次に、例えば、４００℃以上ベース基板１００の耐熱温度以下の温度で熱処理を行って、単結晶半導体基板１１０を脆化領域１１４にて分離することにより、ベース基板１００上に、絶縁層１１２を介して単結晶半導体層１１６を形成する（図２（Ｆ）、図３（Ａ）参照）。
【００６８】
熱処理を行うことで、脆化領域１１４に形成されている微小な孔には添加された元素が分子となって析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１１４には亀裂が生じるため、脆化領域１１４に沿って単結晶半導体基板１１０が分離する。絶縁層１１２はベース基板１００に接合しているため、ベース基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１１６が残存する。
【００６９】
次に、単結晶半導体層１１６の表面にレーザー光１３０を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層１１８を形成する（図３（Ｂ）、図３（Ｃ）参照）。
【００７０】
なお、レーザー光１３０の照射による単結晶半導体層１１６の溶融は、部分溶融とすることが好ましい。完全溶融させた場合には、液相となった後の無秩序な核発生により微結晶化し、結晶性が低下するためである。一方、部分溶融では、溶融されていない固相部分に基づいて結晶成長が進行するため、単結晶半導体層１１６を完全に溶融させる場合と比較して結晶品位を向上させることができる。また、絶縁層１１２からの酸素や窒素等の取り込みを抑制することができる。なお、上記において部分溶融とは、レーザー光の照射により単結晶半導体層１１６が溶融される深さを、単結晶半導体層１１６の上面から絶縁層１１２側の界面までの深さより浅くする（つまり、単結晶半導体層１１６の厚さより小さくする）ことを言う。すなわち、単結晶半導体層１１６の上層は溶融して液相となるが、下層は溶融せずに固相のままである状態をいう。また、完全溶融とは、単結晶半導体層１１６が絶縁層１１２との界面まで溶融され、液体状態になることをいう。
【００７１】
上記レーザー光の照射には、パルス発振レーザーを用いることが好ましい。高エネルギーを得ることができ、部分溶融状態を作り出すことが容易となるためである。発振周波数は、１Ｈｚ以上１０ＭＨｚ以下とすることが好ましいがこれに限定する必要はない。上述のパルス発振レーザーの発振器としては、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザー、金蒸気レーザー等がある。なお、部分溶融させることが可能であれば、連続発振レーザーを使用しても良い。連続発振レーザーの発振器としては、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等がある。
【００７２】
レーザー光１３０の波長としては、単結晶半導体層１１６に吸収される波長を選択する必要がある。その波長は、レーザー光の表皮深さ（ｓｋｉｎ  ｄｅｐｔｈ）などを考慮して決定すればよい。例えば、２５０ｎｍ以上７００ｎｍ以下の範囲とすることができる。また、レーザー光１３０のエネルギー密度は、レーザー光１３０の波長、レーザー光の表皮深さ、単結晶半導体層１１６の膜厚などを考慮して決定することができる。レーザー光１３０のエネルギー密度は、例えば、３００ｍＪ／ｃｍ２以上８００ｍＪ／ｃｍ２以下の範囲とすればよい。なお、当該エネルギー密度の範囲は、パルス発振レーザーとしてＸｅＣｌエキシマレーザー（波長：３０８ｎｍ）を用いた場合の一例である。
【００７３】
レーザー光１３０の照射は、大気雰囲気のような酸素を含む雰囲気、または窒素雰囲気やアルゴン雰囲気のような不活性雰囲気で行うことができる。不活性雰囲気中でレーザー光１３０を照射するには、気密性のあるチャンバー内でレーザー光１３０を照射し、このチャンバー内の雰囲気を制御すればよい。チャンバーを用いない場合は、レーザー光１３０の被照射面に窒素ガスなどの不活性ガスを吹き付けることで、不活性雰囲気を形成することもできる。
【００７４】
なお、窒素などの不活性雰囲気で行うほうが、大気雰囲気よりも単結晶半導体層１１６の平坦性を向上させる効果は高い。また、大気雰囲気よりも不活性雰囲気のほうがクラックやリッジの発生を抑える効果が高く、レーザー光１３０の使用可能なエネルギー密度の範囲が広くなる。なお、レーザー光１３０の照射は、減圧雰囲気で行ってもよい。減圧雰囲気でレーザー光１３０を照射する場合には、不活性雰囲気における照射と同等の効果を得ることができる。
【００７５】
なお、本実施の形態においては、単結晶半導体層１１６の分離に係る熱処理の後に、レーザー光１３０の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層１１６の分離に係る熱処理後にエッチング処理を施して、単結晶半導体層１１６表面の欠陥が多い領域を除去してからレーザー光１３０の照射処理を行っても良いし、単結晶半導体層１１６表面の平坦性を向上させてからレーザー光１３０の照射処理を行っても良い。なお、上記エッチング処理としては、ウエットエッチング、ドライエッチングのいずれを用いても良い。
【００７６】
また、レーザー光１３０の照射処理の前には、単結晶半導体層１１６の表面を洗浄しておくのが好適である。
【００７７】
また、上述のようにレーザー光１３０を照射した後には、単結晶半導体層１１６の膜厚を小さくする薄膜化工程を行っても良い。単結晶半導体層１１６の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を用いればよい。
【００７８】
以上の工程により、表面の荒れが低減された単結晶半導体層１１８を有するＳＯＩ基板を得ることができる（図３（Ｃ）参照）。
【００７９】
＜光電変換素子の作製工程＞
次に、上記ＳＯＩ基板を用いて光電変換素子１８０を作製する工程について説明する。まず、上記工程により、ベース基板１００上に絶縁層１１２および単結晶半導体層１１８が設けられた構成のＳＯＩ基板を用意する（図４（Ａ）参照）。
【００８０】
単結晶半導体層１１８には、硼素、アルミニウム、ガリウムなどのｐ型不純物元素や、リン、砒素などのｎ型不純物元素を微量添加しても良い。不純物元素を添加する領域、および添加する不純物元素の種類は、適宜変更することができる。
【００８１】
その後、単結晶半導体層１１８上にマスク１５０を形成し、これを用いて単結晶半導体層１１８をパターニングすることにより、光電変換素子に用いられる島状の半導体層１５２を形成する（図４（Ｂ）参照）。マスク１５０は、レジスト材料を用いたフォトリソグラフィなどによって形成することができる。また、パターニングの際のエッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。
【００８２】
次に、半導体層１５２を覆うように、絶縁層１５４を形成する（図４（Ｃ）参照）。絶縁層１５４は形成しなくても良いが、これを設ける場合には、後の不純物元素の添加の際の半導体層１５２の損傷を抑制することが可能である。なお、本実施の形態ではプラズマＣＶＤ法を用いて、酸化シリコン膜を単層で形成することとする。酸化シリコン以外にも、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造または積層構造で形成することができる。
【００８３】
プラズマＣＶＤ法以外の作製方法としては、スパッタリング法や、高密度プラズマ処理による酸化または窒化による方法が挙げられる。高密度プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などのガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体層１５２の表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁層１５４を形成することができる。
【００８４】
上述した高密度プラズマ処理による半導体層の酸化または窒化は固相反応であるため、絶縁層１５４と半導体層１５２との界面準位密度を十分に低くすることができる。特に、半導体層が単結晶である場合には、高密度プラズマ処理を用いて半導体層の表面を固相反応で酸化させる場合であっても、均一性が良く、界面準位密度の十分に低い絶縁層１５４を形成することができる。
【００８５】
または、半導体層１５２を熱酸化させることで、絶縁層１５４を形成するようにしても良い。このように、熱酸化を用いる場合には、ある程度の耐熱性を有するベース基板１００を用いることが必要となる。
【００８６】
なお、水素を含む絶縁層１５４を形成し、その後、３５０℃以上４５０℃以下の温度による加熱処理を行うことで、絶縁層１５４中に含まれる水素を半導体層１５２中に拡散させるようにしても良い。この場合、絶縁層１５４として、プラズマＣＶＤ法を用いた窒化シリコンまたは窒化酸化シリコンを用いることができる。なお、プロセス温度は３５０℃以下とすると良い。このように、半導体層１５２に水素を供給することで、半導体層１５２中、および、絶縁層１５４と半導体層１５２の界面における欠陥を効果的に低減することができる。
【００８７】
次に、絶縁層１５４上に選択的にマスク１５６を形成して、半導体層１５２の一部に第１の導電型を付与する不純物元素を添加する。これにより、第１の導電型を示す半導体領域１５８が形成される（図４（Ｄ）参照）。ここでは、第１の導電型を付与する不純物元素としてホウ素を用い、第１の導電型をｐ型とする構成で説明するが、開示する発明の一態様はこれに限定されない。第１の導電型を付与する不純物元素として、アルミニウムなどを用いても良い。また、第１の導電型をｎ型とする場合には、リンやヒ素などを用いることもできる。マスク１５６は、マスク１５０と同様の方法で形成すればよい。
【００８８】
具体的には、例えば、Ｂ２Ｈ６を原料ガスとして用い、１０〜４０ｋＶの加速電圧、３．０×１０１４ｃｍ−２〜１．０×１０１７ｃｍ−２程度のドーズ量でボロンを添加すれば良い。不純物元素の添加の条件は、要求される特性などに応じて適宜変更することができるが、ドーズ量を小さくすると、暗電流を抑制することができる傾向にある。これは、高ドーズ条件で不純物元素を添加すると、半導体層１５２の損傷が大きくなり、欠陥に起因するキャリアトラップが生じるのに対し、低ドーズ条件で不純物元素を添加すると、損傷がわずかであるため、欠陥に起因する電流が生じないことによる。なお、第１の導電型を示す半導体領域１５８を形成した後には、マスク１５６は除去する。
【００８９】
その後、絶縁層１５４上に選択的にマスク１６０を形成して、半導体層１５２の一部に第２の導電型を付与する不純物元素を添加する。これにより、第２の導電型を示す半導体領域１６２が形成されると共に、第１の導電型を付与する不純物元素および第２の導電型を付与する不純物元素が添加されていない、光電変換を奏する半導体領域１６４が形成される（図４（Ｅ）参照）。第２の導電型は、第１の導電型とは異なる導電型とする。つまり、第１の導電型がｐ型の場合には第２の導電型はｎ型であり、第１の導電型がｎ型の場合には第２の導電型はｐ型である。ここでは、第２の導電型を付与する不純物元素としてリンを用い、第２の導電型をｎ型とする構成で説明する。ｎ型を付与する不純物元素としては、他に、ヒ素などを用いることができる。マスク１６０は、マスク１５０やマスク１５６と同様の方法で形成すればよい。
【００９０】
具体的には、例えば、ＰＨ３を原料ガスとして用い、１０〜４０ｋＶの加速電圧、１．０×１０１４ｃｍ−２〜５．０×１０１６ｃｍ−２程度のドーズ量でリンを添加すれば良い。不純物元素の添加の条件は、要求される特性などに応じて適宜変更することができる。ドーズ量を小さくすることにより、暗電流を抑制することができるのは、第１の導電型を付与する不純物元素を添加する場合と同様である。第２の導電型を示す半導体領域１６２を形成した後には、マスク１６０は除去する。
【００９１】
なお、上記第１の導電型を付与する不純物元素および第２の導電型を付与する不純物元素の添加は、光電変換を奏する半導体領域１６４の幅が０．１μｍ〜２０μｍ、好ましくは３μｍ〜１０μｍとなるように行う。もちろん、マスク１５６およびマスク１６０の加工精度が許せば、０．１μｍ以下とすることも可能である。
【００９２】
ここで、ドーズ量を変化させた場合の、光電変換素子の特性を図５に示す。図中、縦軸は電流（Ａ）を表している。丸印は１０００ｃｄ／ｍ２の光照射時の電流（光電流）を表し、バツ印は光未照射時の電流（暗電流）を表す。図中左側（条件Ａ）は、第１の導電型を付与する不純物元素（ここではボロン）のドーズ量を３．０×１０１５ｃｍ−２とし、第２の導電型を付与する不純物元素（ここではリン）のドーズ量を１．０×１０１５ｃｍ−２とした場合であり、図中右側（条件Ｂ）は、第１の導電型を付与する不純物元素のドーズ量を１．０×１０１６ｃｍ−２とし、第２の導電型を付与する不純物元素のドーズ量を５．０×１０１５ｃｍ−２とした場合である。なお、加速電圧はいずれも２０ｋＶであった。また、他のパラメータについては、条件Ａ、条件Ｂとも同じとした。
【００９３】
図５から、添加する不純物のドーズ量がある程度小さい場合（条件Ａ）には、ドーズ量を大きくした場合（条件Ｂ）と比較して、暗電流が抑制されているのが分かる。
【００９４】
次に、半導体層１５２および絶縁層１５４を覆うように、絶縁層１６６を形成する（図４（Ｆ）参照）。絶縁層１６６は必ずしも設ける必要はないが、絶縁層１６６を形成することで、アルカリ金属やアルカリ土類金属などの不純物元素が半導体層１５２に侵入することを防止できる。また、形成される光電変換素子の表面を平坦にすることが可能になる。
【００９５】
絶縁層１６６は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成することができる。本実施の形態では、絶縁層１６６を、ＣＶＤ法を用いて形成した３００ｎｍ程度の厚さの酸化窒化シリコン膜と、ＣＶＤ法を用いて形成した６００ｎｍ程度の厚さの酸化シリコン膜の積層構造とする。もちろん、開示する発明の一態様はこれに限定されず、単層構造または三層以上の積層構造とすることも可能である。
【００９６】
絶縁層１６６は、他にも、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いて形成することもできる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることもできる。ここで、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。作製方法は、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法、スクリーン印刷法、オフセット印刷法等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を適宜用いることができる。
【００９７】
次に、半導体層１５２の一部が露出するように絶縁層１５４および絶縁層１６６にコンタクトホール１６８およびコンタクトホール１７０を形成する（図４（Ｇ）参照）。ここでは特に、第１の導電型を示す半導体領域１５８および第２の導電型を示す半導体領域１６２の一部が露出するように、コンタクトホール１６８およびコンタクトホール１７０を形成する。コンタクトホール１６８およびコンタクトホール１７０は、選択的にマスクを形成した後のエッチング処理などによって形成することができる。エッチング処理としては、例えば、エッチングガスとしてＣＨＦ３とＨｅの混合ガスを用いたドライエッチングを適用することができるが、開示する発明の一態様はこれに限定されない。
【００９８】
そして、該コンタクトホールを介して半導体層１５２に接する導電層を形成し、これをパターニングすることで第１の電極１７２および第２の電極１７４を形成する（図４（Ｈ）参照）。第１の電極１７２および第２の電極１７４の元となる導電層は、ＣＶＤ法、スパッタリング法、蒸着法などにより形成することができる。材料としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電層は単層構造としても良いし、積層構造としても良い。
【００９９】
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、第１の電極１７２および第２の電極１７４を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。
【０１００】
導電層を積層構造とすることにより第１の電極１７２および第２の電極１７４を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、第１の導電型を示す半導体領域１５８と第２の導電型を示す半導体領域１６２上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、第１の導電型を示す半導体領域１５８と第１の電極１７２とのコンタクト、第２の導電型を示す半導体領域１６２と第２の電極１７４とのコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造またはそれ以上の積層構造とすることもできる。
【０１０１】
また、導電層として、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ６を水素還元して形成したタングステンを、導電層として用いても良い。
【０１０２】
以上により、光透過性を有するベース基板１００上に、光電変換素子１８０が形成される。
【０１０３】
＜光電変換素子の特性＞
次に、上記方法により得られた光電変換素子の特性（輝度−電流特性）の一例について示す（図６参照）。図中、縦軸は素子の電流（Ａ）を、横軸は素子に照射される光の輝度（ｃｄ／ｍ２）を示している。
【０１０４】
ここでは、本実施の形態に示す方法で作製された光電変換素子（特に、ベース基板としてガラス基板を使用したもの：ｃ−Ｓｉ  ｏｎ  ｇｌａｓｓ）、および、ガラス基板上の多結晶シリコン（ｐ−Ｓｉ  ｏｎ  ｇｌａｓｓ）を用いて作製された光電変換素子、の二種を調査対象とした。それぞれ、半導体層の膜厚が６０ｎｍ（ｃ−Ｓｉ  ｏｎ  ｇｌａｓｓ）、５０ｎｍ（ｐ−Ｓｉ  ｏｎ  ｇｌａｓｓ）とわずかに異なるが、その他の条件については同等とした。また、測定は０．５Ｖの逆バイアス電圧を印加した状態で行った。
【０１０５】
図６より、本実施の形態に示す方法で作製された光電変換素子では、ガラス基板上の多結晶シリコンを用いて作製された光電変換素子と比較して、５倍程度の電流が得られていることが分かる。
【０１０６】
このように、光透過性を有するベース基板上に形成された単結晶半導体層を用いて光電変換素子を作製することで、多結晶シリコンを用いて光電変換素子を作製する場合と比較して、素子特性を高めることが可能である。また、光透過性を有するベース基板上に形成された単結晶半導体層を用いることで、基板側からの光の入射を可能にしつつ、特性の優れた光電変換素子を作製することが可能である。
【０１０７】
本実施の形態で示す構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０１０８】
（実施の形態２）
本実施の形態では、半導体装置およびその作製方法の一例に関して図面を参照して説明する。具体的には、光電変換素子の下方に光電変換素子と重なる遮光層を備える半導体装置及びその作製方法について説明する。
【０１０９】
開示する発明の一態様に係る光電変換素子１８０は、透光性を有する基板１００上に設けられた遮光層２０４上に設けられている（図７参照）。ここで、図７（Ｂ）は図７（Ａ）のＡ−Ｂにおける断面に相当する。
【０１１０】
光電変換素子１８０は、横接合タイプのｐｉｎダイオードであり、光電変換を奏する半導体領域１６４、第１の導電型を示す半導体領域１５８、第２の導電型を示す半導体領域１６２、を有する島状の単結晶半導体層と、第１の導電型を示す半導体領域１５８と電気的に接続された第１の電極１７２と、第２の導電型を示す半導体領域１６２と電気的に接続された第２の電極１７４と、を有する。第１の電極１７２と、第２の電極１７４は、島状の単結晶半導体層を覆うように形成された絶縁層１５４および絶縁層１６６に形成されたコンタクトホールを介してそれぞれ第１の導電型を示す半導体領域１５８、第２の導電型を示す半導体領域１６２に電気的に接続されている。光電変換素子、絶縁層、基板等の具体的構成および作製工程については、先の実施の形態を参酌することができる。本実施の形態で開示する発明の一態様では、光透過性を有する基板１００上に絶縁層２０６を介して光を遮蔽することが出来る遮光層２０４が設けられ、遮光層２０４上に絶縁層１１２を介して遮光層２０４と重なる領域に光電変換素子１８０が設けられている。
【０１１１】
遮光層２０４を光電変換素子１８０と重なるように設けることにより、光透過性を有する基板１００側に設けられた光源からの光が、フォトセンサとして機能する光電変換素子１８０に直接当たるのを防ぐことができる。また、遮光層２０４を光電変換素子１８０が有する島状の単結晶半導体層よりも幅広の形状となるように形成することにより、より確実に光電変換素子１８０に直接光が当たるのを防ぐことができる。
【０１１２】
図８は光電変換素子１８０と光の入射方向の関係を説明する図である。絶縁層１６６、絶縁層５００の上方にカラーフィルタ５０２が設けられている。光源５０４を、光透過性を有する基板１００側に配置し、対向する基板（図示せず）側に被検出物５０６を配置する場合、光源５０４からの光５０８が対向側の被検出物５０６に照射される。そして、被検出物５０６からの反射光５１０を光電変換素子（フォトセンサ）で受光する。この場合、光源５０４、カラーフィルタ５０２、遮光層２０４を対向基板側に設け、被検出物を、光透過性を有する基板１００側に設ける構成とする場合と比較して、カラーフィルタを透過した光が光電変換素子に到達するまでの距離を短いものとすることができるため、混色を抑制することができる。
【０１１３】
遮光層２０４を、光透過性を有する基板１００側に設ける構造は、タッチパネルの表示画面全体に画像取り込みを行う密着型エリアセンサを配置した表示装置において、画像取り込みの解像度を向上させるために、画素を更に微細にして挟ピッチとする必要がある場合に、より有効な構造といえる。
【０１１４】
さらに、第１の電極１７２、第２の電極１７４は、絶縁層１５４および絶縁層１６６に形成されたコンタクトホールを介して、第１の導電型を示す半導体領域１５８、第２の導電型を示す半導体領域１６２にそれぞれ電気的に接続されている、すなわち、第１の電極１７２、第２の電極１７４が光電変換を奏する半導体領域１６４を挟んで遮光層２０４とは反対側に遮光壁となるように設けられることにより、隣接する異なる色のカラーフィルタを透過した斜め方向からの光の入射を妨げるため、色分離を良好なものとし、より混色を抑制することができる。
【０１１５】
また、遮光層２０４に電圧を印加できるようにしてもよい。遮光層２０４に供給する電位を制御することで光電変換素子１８０の電極として用いることもできる。これにより、電子および正孔の発生や流れを制御することができる。
【０１１６】
次に、基板上に光電変換素子及びトランジスタを形成する工程について図９、図１０を用いて説明する。
【０１１７】
まず、光透過性を有するベース基板１００と、ボンド基板としての単結晶半導体基板１１０を準備する（図９（Ａ）、（Ｂ）参照）。ベース基板１００および単結晶半導体基板１１０の詳細に関しては、先の実施の形態を参酌することができるため、ここでは省略する。
【０１１８】
次いで、ベース基板１００表面には、絶縁層２０２、遮光層２０４、絶縁層２０６を順に積層して形成する（図９（Ｃ）参照）。
【０１１９】
絶縁層２０２として、例えば、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、酸化アルミニウム膜等を単層で、または積層させて形成することができる。絶縁層２０２として窒素を含有する絶縁層を形成すると、ベース基板に含まれるナトリウム（Ｎａ）等の不純物元素の半導体への拡散を抑制することが可能である。絶縁層２０２の作製方法としては、熱酸化法、ＣＶＤ法、スパッタリング法などがある。
【０１２０】
遮光層２０４は、タングステン、モリブデン、タンタル、チタン、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛などの耐熱性を有する金属膜を用いて形成することが好ましい。特に、モリブデンまたはタングステンを用いることが好ましい。または、カーボンブラック、低次酸化チタンなどの黒色顔料を含む有機樹脂、を用いることができる。または、クロムを用いた膜で、遮光層２０４を形成することも可能である。また、遮光層２０４として耐熱性を有するとともに耐酸化性を有する材料を用いることが好ましい。遮光層２０４は、スパッタリング法、蒸着法等を用いて形成することができる。
【０１２１】
遮光層２０４上に設けられる絶縁層２０６として、例えば、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、酸化アルミニウム膜等を単層で、または積層させて形成することができる。特に、絶縁層２０６として酸化アルミニウムを用いることが好ましい。酸化アルミニウムは、遮光層２０４との密着性が良好であるからである。また、酸化アルミニウムは、平坦性に優れ、遮光層２０４表面の凹凸を緩和させることができるため、ベース基板１００と単結晶半導体基板１１０との貼り合わせを良好なものとすることができる。絶縁層２０６の作製方法としては、熱酸化法、ＣＶＤ法、スパッタリング法などがある。
【０１２２】
単結晶半導体基板１１０には、その表面から所定の深さに脆化領域１１４を形成し、絶縁層２０２、遮光層２０４、絶縁層２０６、絶縁層１１２を介してベース基板１００と単結晶半導体基板１１０とを貼り合わせる（図９（Ｄ）、（Ｅ））。
【０１２３】
絶縁層１１２は、例えば、酸化シリコン膜、酸化窒化シリコン膜等を単層で、または積層させて形成することができる。詳細については、先の実施の形態を参酌することができる。ここでは、単結晶半導体基板１１０上に絶縁層１１２を形成しているが、熱酸化法により、単結晶半導体基板を覆うように絶縁層１１２を形成してもよい。
【０１２４】
脆化領域１１４は、運動エネルギーを有する水素等のイオンを単結晶半導体基板１１０に添加することにより形成することができる。詳細については先の実施の形態を参酌することができる。
【０１２５】
貼り合わせは、ベース基板１００と単結晶半導体基板１１０とを、絶縁層２０２、遮光層２０４、絶縁層２０６、絶縁層１１２を介して密着させた後、ベース基板１００または単結晶半導体基板１１０の一箇所に１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下の圧力を加えることにより行われる。圧力を加えると、その部分から絶縁層２０６と絶縁層１１２の接合が生じ、当該部分を始点として自発的な接合が全面におよぶ。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
【０１２６】
なお、単結晶半導体基板１１０とベース基板１００とを貼り合わせる前に、貼り合わせに係る表面につき表面処理を行うことが好ましい。表面処理を行うことで、単結晶半導体基板１１０とベース基板１００の接合界面での接合強度を向上させることができる。表面処理の詳細については先の実施の形態を参酌できる。
【０１２７】
なお、貼り合わせの後には、接合強度を向上させるための熱処理を行っても良い。この熱処理の温度は、脆化領域１１４における分離が生じない温度（例えば、室温以上４００℃未満）とする。また、この温度範囲で加熱しながら、ベース基板１００上の絶縁層２０６と絶縁層１１２とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。
【０１２８】
次に、熱処理を行って単結晶半導体基板１１０を脆化領域１１４にて分離することにより、遮光層２０４が設けられたベース基板１００上に、絶縁層１１２を介して単結晶半導体層１１６を設ける（図９（Ｆ）、（Ｇ）参照）。なお、単結晶半導体基板１１０表面の端部はその表面研磨処理に起因して曲率を有する表面形状（エッジロールオフと呼ぶ）となっていることから、光透過性を有する基板側とは貼り合わない領域となる。
【０１２９】
熱処理を行うことで、脆化領域１１４に形成されている微小な孔には添加された元素が分子となって析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１１４には亀裂が生じるため、脆化領域１１４に沿って単結晶半導体基板１１０が分離する。絶縁層１１２は絶縁層２０６に接合しているため、ベース基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１１６が残存する。
【０１３０】
次に、単結晶半導体層１１６の表面にレーザー光１３０を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層１１８を形成する（図１０（Ａ）、（Ｂ））。レーザー光１３０の照射の詳細については先の実施の形態を参酌できる。
【０１３１】
その後、単結晶半導体層１１８上にマスク１５０を形成し、これを用いて単結晶半導体層１１８をパターニング（加工）することにより、光電変換素子に用いられる島状の半導体層１５２を形成する（図１０（Ｃ）、（Ｄ）参照）。マスク１５０は、レジスト材料を用いたフォトリソグラフィなどによって形成することができる。また、パターニングの際のエッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。ここでは、ＢＣｌ３とＣＦ４とＯ２の混合ガスを反応ガスとしたドライエッチングにより、単結晶半導体層１１８をパターニングして島状の半導体層１５２を形成する。なお、図面は模式図であって、単結晶半導体層１１８全体に対する島状の半導体層１５２の大きさ等、実際のスケールと相違することがあることはいうまでもない。
【０１３２】
次に、マスク１５０を除去した後、島状の半導体層１５２をそれぞれ覆うようにマスク２５０を形成する（図１０（Ｅ）参照）。マスク２５０は、レジスト材料を用いたフォトリソグラフィなどによって形成することができる。
【０１３３】
その後、マスク２５０を用いて絶縁層１１２、絶縁層２０６をエッチングする（図１０（Ｆ）参照）。エッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。ここでは、ＣＨＦ３とＨｅの混合ガスを反応ガスとしたドライエッチングを行うが、これに限定されるものではない。
【０１３４】
次に、マスク２５０を用いて遮光層２０４をパターニングすることにより、島状の遮光層２０８を形成する（図１０（Ｇ）参照）。パターニングの際のエッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。ここでは、Ｃｌ２とＣＦ４とＯ２の混合ガスを反応ガスとしたドライエッチングにより、遮光層２０４をパターニングして島状の遮光層２０８を形成する。次いで、マスク２５０を除去する（図１０（Ｈ）参照）。これにより、島状の遮光層２０８と重なり、かつ、島状の遮光層２０８よりも幅の狭い島状の半導体層１５２を得ることができる。次いで、他の実施形態で示すとおり、島状の半導体層１５２を用いて光電変換素子を形成する。
【０１３５】
上述の方法で作製された半導体装置では、島状の半導体層１５２と重なる領域に選択的に島状の遮光層２０８が形成されているため、光透過性の基板を透過した光が光電変換素子１８０に直接照射されるのを防ぐことができる。なお、光電変換素子と一部共通の作製工程を用いることにより、光電変換素子と共に、島状の半導体層１５２を用いてトランジスタを形成することもできる。この場合にもトランジスタの活性層と重なるように遮光層を設けることで、光によるチャネルリーク電流の発生を抑制することができる。
【０１３６】
なおここでは、島状の遮光層２０８よりも幅の狭い島状の半導体層１５２を得る工程について説明したが、遮光性が十分確保できるのであれば、図１０（Ｄ）の工程の後、マスク１５０を用いて遮光層２０４をパターニングして島状の半導体層１５２と概略同一形状の島状の遮光層２０８を形成するようにしてもよい。
【０１３７】
次に、図１０とは遮光層の配置の異なる半導体装置の作製方法について図面を参照して説明する。具体的には、タッチパネルの表示部となる領域の遮光層のみを除去し開口部を形成する半導体装置の作製方法について図１１（Ａ）〜（Ｈ）を用いて説明する。
【０１３８】
図１１（Ａ）は、図１０（Ｂ）に対応する。遮光層２０４上に単結晶半導体層１１８を形成し、その後、マスク１５０を用いて島状の半導体層１５２を形成するまでの工程は、図９（Ａ）〜（Ｇ）、図１０（Ａ）〜（Ｄ）およびこれらに関する記載を参酌することができる。こうして、遮光層２０４が設けられたベース基板１００上に島状の半導体層１５２を形成する（図１１（Ｄ）参照）。なお、図面は模式図であって、単結晶半導体層１１８全体に対する島状の半導体層１５２の大きさ等、実際のスケールと相違することがあることはいうまでもない。
【０１３９】
次に、島状の半導体層１５２を覆い、かつ、タッチパネルの表示部となる領域（開口部）以外の領域にマスク２５２を形成し、これを用いてエッチング処理を行い、開口部における絶縁層１１２、絶縁層２０６を除去する（図１１（Ｅ）、（Ｆ）参照）。エッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。ここでは、ＣＨＦ３とＨｅの混合ガスを反応ガスとしたドライエッチングを行うが、これに限定されるものではない。
【０１４０】
次に、マスク２５０を用いて遮光層２０４をエッチングする（図１１（Ｇ）参照）。パターニングの際のエッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。ここでは、Ｃｌ２とＣＦ４とＯ２の混合ガスを反応ガスとしたドライエッチングを行う。次いで、マスク２５２を除去する（図１０（Ｈ）参照）。これにより、表示部となる領域のみ遮光層を除去し、島状の半導体層１５２と重なる領域に遮光層が設けられた半導体装置を得ることができる。
【０１４１】
図１２（Ａ）、（Ｂ）は、本発明の一態様に係る光電変換素子およびトランジスタを備えた半導体装置の一画素の構造を、光透光性を有する基板側から示した平面図の一例である。
【０１４２】
図１２（Ａ）には、光電変換素子１８０およびトランジスタ１９０等の素子ごとに遮光層を設けた構造を示す。遮光層２４０は、少なくとも光電変換素子１８０の光電変換を奏する半導体領域に光が照射されないように、光電変換層が有する島状の単結晶半導体層と略同一形状または島状の単結晶半導体層よりも幅広い領域となるように設けることが好ましい。光電変換素子１８０の半導体層よりも幅広く遮光層２４０を設けることにより、光透過性を有する基板１００側からの垂直および斜め方向の光の入射を防止することができる。
【０１４３】
図１２（Ｂ）には、遮光層２０４がタッチパネルの画素表示領域２１０を除く全体に設けた構造を示す。光電変換素子１８０およびトランジスタ１９０は光透過性を有する基板上に設けられた遮光層２０４上に形成されているため、光透過性を有する基板側からの光が直接当たるのを防ぐことができる。その結果、光センサ機能の信頼性の向上を図ることができる。
【０１４４】
本実施の形態では、光透過性を有するベース基板側に遮光層を形成している。このため、例えば、ボンド基板として用いられる単結晶半導体基板よりもベース基板のサイズを大きくして、一枚のベース基板に、複数の単結晶半導体基板を貼り合わせる場合などには、単結晶半導体基板ごとに遮光層を成膜する必要がなく、成膜装置の負担を軽くでき、また、工程の短縮を図ることができる。
【０１４５】
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０１４６】
（実施の形態３）
本実施の形態では、遮光層と重なる光電変換素子を備えた半導体装置の作製方法について、上述の実施の形態とは異なる作製工程について図１３、図１４を参照して説明する。なお、図面は模式図であって、実際のスケールと相違することがあることはいうまでもない。
【０１４７】
まず、光透過性を有するベース基板１００とボンド基板としての単結晶半導体基板１１０を準備する。ベース基板１００表面には、絶縁層２０２、遮光層２０４、絶縁層２０６を順に積層して形成する（図１３（Ａ）、（Ｂ）参照）。ベース基板１００、単結晶半導体基板１１０、絶縁層２０２、遮光層２０４、絶縁層２０６の詳細に関しては、先の実施の形態を参酌することができるため、ここでは省略する。
【０１４８】
次に、絶縁層２０６上にマスク２５０を形成し、マスク２５０を用いて、絶縁層２０６、遮光層２０４を順にエッチングし、島状の遮光層２０８を形成する（図１３（Ｃ）参照）。マスク２５０は、レジスト材料を用いたフォトリソグラフィなどによって形成することができる。エッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。ここでは、ＣＨＦ３とＨｅの混合ガスを反応ガスとしたドライエッチングにより絶縁層２０６のエッチングを行い、Ｃｌ２とＣＦ４とＯ２の混合ガスを反応ガスとしたドライエッチングにより、遮光層２０４のエッチングを行うが、これに限定されるものではない。
【０１４９】
次に、マスク２５０を除去し、島状の遮光層２０８、絶縁層２０６上に絶縁層２１２、絶縁層２１４を形成する（図１３（Ｄ）参照）。
【０１５０】
絶縁層２１２は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、酸化アルミニウムなどの材料を用いて形成することができる。本実施の形態では、絶縁層２１２を、ＣＶＤ法を用いて形成した酸化シリコン膜を用いる。もちろん、開示する発明の一態様はこれに限定されず、二層構造または三層以上の積層構造とすることも可能である。
【０１５１】
絶縁層２１４は、例えば、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、平坦性を有する有機材料を用いて形成することができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることもできる。作製方法は、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を適宜用いることができる。
【０１５２】
次に、平坦性を有する絶縁層２１４と、島状の遮光層２０８および絶縁層２０６の形状を反映した絶縁層２１２とをエッチバックし、平坦性を有する絶縁層２１６を形成する（図１３（Ｅ）参照）。なお、エッチバックの代わりにＣＭＰ法により平坦化処理を行っても良い。本実施の形態において、島状の遮光層２０８上に平坦性を有する絶縁層２１６が設けられるため、単結晶半導体基板とベース基板との貼り合わせが適当に行われるのであれば絶縁層２０６は形成しなくともよい。
【０１５３】
単結晶半導体基板１１０には、その表面から所定の深さに脆化領域１１４を形成し、絶縁層２０２、絶縁層２１６、絶縁層１１２を介してベース基板１００と単結晶半導体基板１１０とを貼り合わせる（図１３（Ｆ）、（Ｇ）参照）。
【０１５４】
絶縁層１１２は、例えば、酸化シリコン膜、酸化窒化シリコン膜等を単層で、または積層させて形成することができる。詳細については、先の実施の形態を参酌することができる。
【０１５５】
脆化領域１１４は、運動エネルギーを有する水素等のイオンを単結晶半導体基板１１０に照射することにより形成することができる。詳細については先の実施の形態を参酌することができる。
【０１５６】
貼り合わせは、島状の遮光層２０８が設けられたベース基板１００と単結晶半導体基板１１０とを、絶縁層２０２、絶縁層２１６、絶縁層１１２を介して密着させた後、ベース基板１００または単結晶半導体基板１１０の一箇所に１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下の圧力を加えることにより行われる。圧力を加えると、その部分から絶縁層２１６と絶縁層１１２の接合が生じ、当該部分を始点として自発的な接合が全面におよぶ。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。
【０１５７】
なお、単結晶半導体基板１１０とベース基板１００とを貼り合わせる前に、貼り合わせに係る表面につき表面処理を行うことが好ましい。表面処理を行うことで、単結晶半導体基板１１０とベース基板１００の接合界面での接合強度を向上させることができる。表面処理の詳細については先の実施の形態を参酌できる。
【０１５８】
なお、貼り合わせの後には、接合強度を向上させるための熱処理を行っても良い。この熱処理の温度は、脆化領域１１４における分離が生じない温度（例えば、室温以上４００℃未満）とする。また、この温度範囲で加熱しながら、ベース基板１００上の絶縁層２１６と絶縁層１１２とを接合させてもよい。上記熱処理には、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ装置、マイクロ波加熱装置などを用いることができる。
【０１５９】
次に、熱処理を行って単結晶半導体基板１１０を脆化領域１１４にて分離することにより、遮光層２０８が設けられたベース基板１００上に、絶縁層１１２を介して単結晶半導体層１１６を設ける（図１４（Ａ）参照）。なお、単結晶半導体基板１１０表面の端部はその表面研磨処理に起因して曲率を有する表面形状（エッジロールオフと呼ぶ）となっていることから、光透過性を有する基板側とは貼り合わない領域となる。
【０１６０】
熱処理を行うことで、脆化領域１１４に形成されている微小な孔には添加された元素が分子となって析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１１４には亀裂が生じるため、脆化領域１１４に沿って単結晶半導体基板１１０が分離する。絶縁層１１２は絶縁層２０６に接合しているため、ベース基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１１６が残存する。
【０１６１】
次に、単結晶半導体層１１６の表面にレーザー光１３０を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層１１８を形成する（図１４（Ｂ）、（Ｃ）参照）。レーザー光１３０の照射の詳細については先の実施の形態を参酌できる。
【０１６２】
その後、島状の遮光層２０８と重なる領域の単結晶半導体層１１８上にマスク１５０を形成し、これを用いて単結晶半導体層１１８をパターニング（加工）することにより、光電変換素子に用いられる島状の半導体層１５２を形成する（図１４（Ｄ）〜（Ｆ）参照）。マスク１５０は、レジスト材料を用いたフォトリソグラフィなどによって形成することができる。また、マスク１５０は、レジストを基板１００上に形成した後、基板１００の裏面から島状の遮光層２０８をマスクとして露光し、現像を行うことで形成することもできる。パターニングの際のエッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。ここでは、ＢＣｌ３とＣＦ４とＯ２の混合ガスを反応ガスとしたドライエッチングにより、単結晶半導体層１１８をパターニングして島状の半導体層１５２を形成する。島状の半導体層１５２は、島状の遮光層２０８と略同一形状あるいは島状の遮光層２０８よりも小さい形状であり、ベース基板１００側から投影して観察した場合、島状の遮光層２０８に完全に隠れる構成であることが好ましい。
【０１６３】
次いで、マスク１５０を除去する（図１４（Ｆ）参照）。これにより、島状の遮光層２０８と重なる島状の半導体層１５２を得ることができる。次いで、他の実施形態で示すとおり、島状の半導体層１５２を用いて光電変換素子を形成する。
【０１６４】
上述の方法で作製された半導体装置では、島状の半導体層１５２と重なる領域に選択的に島状の遮光層２０８が形成されているため、光透過性の基板を透過した光が光電変換素子１８０に直接照射されるのを防ぐことができる。なお、光電変換素子と一部共通の作製工程を用いることにより、光電変換素子と共に、島状の半導体層１５２を用いてトランジスタを形成することもできる。この場合にもトランジスタの活性層と重なるように、遮光層を設けることで、光によるチャネルリーク電流の発生を抑制することができる。
【０１６５】
本実施の形態では、光透過性を有するベース基板側にあらかじめ遮光層を選択的に形成している。このため、島状の半導体層形成の際のエッチング回数を少なくすることができる。また、エッチバック処理を行うため、光透過性を有する基板表面の平坦性が良好であり、また、表面の汚染物等も除去することができる。その結果、ベース基板上に単結晶半導体層を形成する際に単結晶半導体層中に欠陥が生じるのを抑制することができる。
【０１６６】
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０１６７】
（実施の形態４）
本実施の形態では、遮光層と重なる光電変換素子を備えた半導体装置の作製方法について、上述の実施の形態とは異なる作製工程について図１５〜１７を参照して説明する。具体的には、ボンド基板側に遮光層を形成する光電変換素子の作製方法について説明する。なお、図面は模式図であって、実際のスケールと相違することがあることはいうまでもない。
【０１６８】
まず、光透過性を有するベース基板１００と、ボンド基板としての単結晶半導体基板１１０を準備する（図１５（Ａ）、（Ｂ）参照）。ベース基板１００および単結晶半導体基板１１０の詳細に関しては、先の実施の形態を参酌することができるため、ここでは省略する。
【０１６９】
単結晶半導体基板１１０に熱酸化処理を行うことにより、絶縁層１１２（ここでは、酸化シリコン膜）を形成する。
【０１７０】
熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うことが好ましい。例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶半導体基板１１０に熱酸化処理を行うことにより、塩素酸化された絶縁層１１２を形成することができる。この場合、絶縁層１１２は、塩素原子を含有する絶縁層となる。なお、絶縁層１１２にはフッ素原子を含有させてもよい。
【０１７１】
次に、電界で加速されたイオンを単結晶半導体基板１１０に添加することで、単結晶半導体基板１１０の所定の深さに結晶構造が損傷した脆化領域１１４を形成する（図１５（Ｃ）参照）。なお、イオンの添加処理の前には、単結晶半導体基板１１０および絶縁層１１２の表面を洗浄しておくことが望ましい。イオン添加の詳細については先の実施の形態を参酌するとよい。
【０１７２】
次に、絶縁層１１２上に遮光層２０４、絶縁層２０６を順に積層して形成する（図１５（Ｄ）参照）。
【０１７３】
遮光層２０４は、タングステン、モリブデン、タンタル、チタン、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛などの耐熱性を有する金属膜を用いて形成することが好ましい。特に、モリブデンまたはタングステンを用いることが好ましい。または、カーボンブラック、低次酸化チタンなどの黒色顔料を含む有機樹脂、を用いることができる。または、クロムを用いた膜で、遮光層２０４を形成することも可能である。また、遮光層２０４として耐熱性を有するとともに耐酸化性を有する材料を用いることが好ましい。遮光層２０４は、スパッタリング法、蒸着法等を用いて形成することができる。
【０１７４】
絶縁層２０６として、例えば、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、酸化アルミニウム膜等を単層で、または積層させて形成することができる。特に、絶縁層２０６として酸化アルミニウムを用いることが好ましい。酸化アルミニウムは、遮光層２０４との密着性が良好であるからである。また、酸化アルミニウムは、平坦性に優れ、遮光層２０４表面の凹凸を緩和させることができるため、ベース基板１００と単結晶半導体基板１１０との貼り合わせを良好なものとすることができる。絶縁層２０６の作製方法としては、熱酸化法、ＣＶＤ法、スパッタリング法などがある。
【０１７５】
次いで、遮光層２０４、絶縁層２０６が形成された単結晶半導体基板１１０とベース基板１００とを貼り合わせる（図１５（Ｅ）参照）。
【０１７６】
貼り合わせは、ベース基板１００と単結晶半導体基板１１０とを、絶縁層１１２、遮光層２０４、絶縁層２０６を介して密着させた後、ベース基板１００または単結晶半導体基板１１０の一箇所に１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下の圧力を加えることにより行われる。圧力を加えると、その部分からベース基板１００と絶縁層２０６の接合が生じ、当該部分を始点として自発的な接合が全面におよぶ。この接合には、ファンデルワールス力や水素結合が作用しており、常温で行うことができる。なお、ベース基板１００表面に窒素を含有する絶縁層（例えば、窒化シリコン（ＳｉＮｘ）や窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等を含む絶縁層）を形成しても良い。窒素を含有する絶縁層を形成すると、ベース基板に含まれるナトリウム（Ｎａ）等の不純物元素の半導体への拡散を抑制することが可能である。
【０１７７】
なお、単結晶半導体基板１１０とベース基板１００とを貼り合わせる前に、貼り合わせに係る表面につき表面処理を行うことが好ましい。表面処理を行うことで、単結晶半導体基板１１０とベース基板１００の接合界面での接合強度を向上させることができる。表面処理の詳細については先の実施の形態を参酌できる。
【０１７８】
なお、貼り合わせの後には、接合強度を向上させるための熱処理を行っても良い。接合強度を向上させるための熱処理の詳細については先の実施の形態を参酌できる。
【０１７９】
次に、熱処理を行って単結晶半導体基板１１０を脆化領域１１４にて分離することにより、ベース基板１００上に、単結晶半導体層１１６を設ける（図１５（Ｆ）、（Ｇ）参照）。
【０１８０】
熱処理を行うことで、脆化領域１１４に形成されている微小な孔には添加された元素が分子となって析出し、内部の圧力が上昇する。圧力の上昇により、脆化領域１１４には亀裂が生じるため、脆化領域１１４に沿って単結晶半導体基板１１０が分離する。絶縁層２０６はベース基板１００に接合しているため、ベース基板１００上には単結晶半導体基板１１０から分離された単結晶半導体層１１６が残存する。
【０１８１】
次に、単結晶半導体層１１６の表面にレーザー光１３０を照射することによって、表面の平坦性を向上させ、かつ欠陥を低減させた単結晶半導体層１１８を形成する（図１６（Ａ）、（Ｂ）参照）。レーザー光１３０の照射の詳細については先の実施の形態を参酌できる。
【０１８２】
なお、本実施の形態においては、単結晶半導体層１１６の分離に係る熱処理の直後に、レーザー光１３０の照射処理を行っているが、開示する発明の一態様はこれに限定して解釈されない。単結晶半導体層１１６の分離に係る熱処理後にエッチング処理を施して、単結晶半導体層１１６表面の欠陥が多い領域を除去してからレーザー光１３０の照射処理を行っても良いし、単結晶半導体層１１６表面の平坦性を向上させてからレーザー光１３０の照射処理を行っても良い。なお、上記エッチング処理としては、ウエットエッチング、ドライエッチングのいずれを用いても良い。
【０１８３】
また、上述のようにレーザー光１３０を照射した後には、トランジスタの活性層に用いる領域の単結晶半導体層１１８の膜厚を選択的に小さくする薄膜化工程を行っても良い。単結晶半導体層１１８の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を組み合わせて用いればよい。
【０１８４】
その後、単結晶半導体層１１８上にマスク１５０を形成し、これを用いて単結晶半導体層１１８をパターニング（加工）することにより、光電変換素子に用いられる島状の半導体層１５２を形成する（図１６（Ｃ）、（Ｄ）参照）。マスク１５０は、レジスト材料を用いたフォトリソグラフィなどによって形成することができる。また、パターニングの際のエッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。ここでは、ＢＣｌ３とＣＦ４とＯ２の混合ガスを反応ガスとしたドライエッチングにより、単結晶半導体層１１８をパターニングして島状の半導体層１５２を形成する。
【０１８５】
次に、マスク１５０を除去した後、島状の半導体層１５２をそれぞれ覆うようにマスク２５０を形成する（図１６（Ｅ）参照）。マスク２５０は、レジスト材料を用いたフォトリソグラフィなどによって形成することができる。
【０１８６】
その後、マスク２５０を用いて絶縁層１１２をエッチングする（図１６（Ｆ）参照）。エッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。ここでは、ＣＨＦ３とＨｅの混合ガスを反応ガスとしたドライエッチングを行うが、これに限定されるものではない。
【０１８７】
次に、マスク２５０を用いて遮光層２０４をパターニングすることにより、島状の遮光層２０８を形成する（図１６（Ｇ）参照）。パターニングの際のエッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。ここでは、Ｃｌ２とＣＦ４とＯ２の混合ガスを反応ガスとしたドライエッチングにより、遮光層２０４をパターニングして島状の遮光層２０８を形成するが、これに限定されるものではない。次いで、マスク２５０を除去する（図１６（Ｈ）参照）。これにより、島状の遮光層２０８と重なり、かつ、島状の遮光層２０８よりも幅の狭い島状の半導体層１５２を得ることができる。次いで、他の実施形態で示すとおり、島状の半導体層１５２を用いて光電変換素子を形成する。
【０１８８】
上述の方法で作製された半導体装置では、島状の半導体層１５２と重なり、かつ、島状の半導体層１５２よりも幅の広い島状の遮光層２０８が選択的に形成されているため、光透過性の基板を透過した光が光電変換素子１８０に直接照射されるのを防ぐことができる。なお、光電変換素子と一部共通の作製工程を用いることにより、光電変換素子と共に、島状の半導体層１５２を用いてトランジスタを形成することもできる。この場合にもトランジスタの活性層と重なるように、遮光層を設けることで、光によるチャネルリーク電流の発生を抑制することができる。
【０１８９】
なおここでは、島状の遮光層２０８よりも幅の狭い島状の半導体層１５２を得る工程について説明したが、遮光性が十分確保できるのであれば、図１６（Ｄ）の工程の後、マスク１５０を用いて遮光層２０４をパターニングして島状の半導体層１５２と概略同一形状の島状の遮光層２０８を形成するようにしてもよい。
【０１９０】
次に、図１６とは遮光層の配置の異なる半導体装置の作製方法について図面を参照して説明する。具体的には、タッチパネルの表示部となる領域の遮光層のみを除去し開口部を形成する半導体装置の作製方法について図１７（Ａ）〜（Ｈ）を用いて説明する。
【０１９１】
図１７（Ａ）は、図１６（Ｂ）に対応する。遮光層２０４上に単結晶半導体層１１８を形成し、その後、マスク１５０を用いて島状の半導体層１５２を形成するまでの工程は、図１５（Ａ）〜（Ｇ）、図１６（Ａ）〜（Ｄ）およびこれらに関する記載を参酌することができる。こうして、遮光層２０４が設けられたベース基板１００上に島状の半導体層１５２を形成する（図１７（Ｄ）参照）。
【０１９２】
次に、島状の半導体層１５２を覆い、かつ、タッチパネルの表示部となる領域（開口部）以外の領域にマスク２５２を形成し、これを用いてエッチング処理を行い、開口部における絶縁層１１２を除去する（図１７（Ｅ）、（Ｆ）参照）。エッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。ここでは、ＣＨＦ３とＨｅの混合ガスを反応ガスとしたドライエッチングを行うが、これに限定されるものではない。
【０１９３】
次に、マスク２５０を用いて遮光層２０４をエッチングする（図１７（Ｇ）参照）。パターニングの際のエッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。ここでは、Ｃｌ２とＣＦ４とＯ２の混合ガスを反応ガスとしたドライエッチングを行う。次いで、マスク２５２を除去する（図１７（Ｈ）参照）。これにより、表示部となる領域のみ遮光層を除去し、島状の半導体層１５２と重なる領域に遮光層が設けられた半導体装置を得ることができる。
【０１９４】
本実施の形態では、単結晶半導体基板側に遮光層を形成し、遮光層上の絶縁層と光透過性を有するベース基板とを貼り合わせている。そのため、ベース基板上に絶縁層を成膜せずとも貼り合わせを良好に行うことができるため、ベース基板側に遮光層を形成する場合と比較して絶縁層を一層少なくすることができ、工程短縮を図ることができる。
【０１９５】
本実施の形態で示した構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０１９６】
（実施の形態５）
本実施の形態では、半導体装置およびその作製方法の一例に関して図面を参照して説明する。具体的には、光電変換素子およびトランジスタを備える半導体装置およびその作製方法について説明する。なお、各素子のサイズは求められる特性に応じて決定することができる。
【０１９７】
＜構成＞
開示する発明の一態様に係る光電変換素子１８０およびトランジスタ３８０は、光透過性を有するベース基板１００上に設けられている（図１８（Ａ）、図１８（Ｂ）参照）。ここで、図１８（Ｂ）は図１８（Ａ）のＡ−Ｂにおける断面に相当する。
【０１９８】
光電変換素子１８０は、光電変換を奏する半導体領域１６４、第１の導電型（ここではｐ型）を示す半導体領域１５８、第２の導電型（ここではｎ型）を示す半導体領域１６２、を有する島状の第１の半導体層１５２と、これを覆うように形成された絶縁層１５４および絶縁層１６６と、第１の導電型を示す半導体領域１５８と電気的に接続された第１の電極１７２と、第２の導電型を示す半導体領域１６２と電気的に接続された第２の電極１７４と、を有する。ここで、第１の導電型を示す半導体領域１５８と第２の導電型を示す半導体領域１６２は、いずれも光電変換を奏する半導体領域１６４に隣接し、かつ、光電変換を奏する半導体領域１６４によって隔てられている。上記第１の導電型と第２の導電型とを入れ替えても良いことは、いうまでもない。
【０１９９】
トランジスタ３８０は、チャネル形成領域３２２、ソース領域３２３、ドレイン領域３２４、ＬＤＤ領域３２８、ＬＤＤ領域３２９、を有する島状の第２の半導体層３５２と、第２の半導体層３５２上のゲート絶縁膜として機能する絶縁層１５４と、絶縁層１５４上のゲート電極３７５と、これを覆うように形成された絶縁層１６６と、ソース領域３２３と電気的に接続された電極３７６と、ドレイン領域３２４と電気的に接続された電極３７７と、を有する。なお、ここではトランジスタ３８０がＬＤＤ領域３２８、ＬＤＤ領域３２９、を有する例を示したが、開示する発明の一態様はこれに限定されない。ＬＤＤ領域を有していなくてもよい。また、ここではＬＤＤ領域が上面から見てゲート電極と重ならない例を示したが、ＬＤＤ領域がゲート電極と重なる構造を有していてもよい。
【０２００】
ここで光電変換素子１８０が有する第１の半導体層１５２の厚さは、トランジスタ３８０が有する第２の半導体層３５２より厚い。例えば第２の半導体層３５２の厚さは５ｎｍ以上１００ｎｍ以下とし、第１の半導体層１５２の厚さはそれより厚くすることができる。第２の半導体層３５２をこれ以上厚くすると、トランジスタに光が当たった場合にオフ時のリーク電流が大幅に上昇することがある。そのため、トランジスタに用いる第２の半導体層３５２は薄い方がよい。また第１の半導体層１５２の厚さは、例えば１００ｎｍ以上１０００ｎｍ以下とすることができる。
【０２０１】
第１の半導体層１５２を厚く設けることにより、光電変換効率が向上する。これにより、光センサとしての感度が向上する。また、光センサの微細化が可能となる。また、光センサの応答性が向上し、例えばタッチパネルに用いた場合にはタッチパネルの応答速度が向上して操作性が向上する。また、単結晶半導体を用いることにより光電変換効率が向上する。また、第２の半導体層３５２を薄く設けることにより、トランジスタのオフ時のリーク電流を低減することができる。また第２の半導体層３５２を薄く設けることにより、チャネル長が短い短チャネルデバイスに対して、短チャネル効果を抑制することが出来る。また完全空乏型での動作も可能となる。またドレイン耐圧も向上する。また、単結晶半導体を用いることにより、トランジスタの電気特性を向上させることができる。
【０２０２】
このように、光透過性を有するベース基板１００上に設けられた半導体装置において、光電変換素子１８０が有する第１の半導体層１５２を、トランジスタ３８０が有する第２の半導体層３５２より厚くすることにより、第１の半導体層１５２と第２の半導体層３５２の厚さが同じ場合に比べて、トランジスタ３８０のオフ時のリーク電流を低減しつつ、光電変換素子１８０の光電変換効率を向上させることができる。
【０２０３】
また、ベース基板１００と光電変換素子１８０およびトランジスタ３８０との間には、絶縁層１１２が設けられている。当該絶縁層は、光電変換素子１８０およびトランジスタ３８０をベース基板１００に固定する役割を果たす。
【０２０４】
光電変換素子１８０の動作は実施の形態１で示した通りであり、電流は光の強度に依存するため、これを利用して光センサとすることができる。また、光による起電力を光電変換素子の外部に取り出すことで、発電システムとして用いることも可能である。
【０２０５】
ここで、光電変換素子およびトランジスタを構成する上記島状の半導体層の結晶性は、単結晶であることが望ましい。少なくとも、光電変換素子が有する光電変換を奏する半導体領域１６４およびトランジスタが有するチャネル形成領域３２２の結晶性は、単結晶であることが好適である。単結晶の半導体材料としては、例えば、単結晶シリコンを適用することができる。単結晶半導体を光電変換素子に用いることで、非晶質半導体や多結晶半導体を用いる場合と比較して、暗電流（光未照射時の電流）を低下させることができる。また、単結晶半導体を光電変換素子に用いることで、非晶質半導体や多結晶半導体を用いる場合と比較して、光照射時の電流を増大させることができる。これにより、光センサとしての感度が向上する。また、光センサの微細化が可能となる。また、単結晶半導体を用いることにより、光電変換効率が向上する。これらの効果は、欠陥などに起因する光生成キャリアのトラップを十分に抑制することが可能となるために得られるものである。また、単結晶半導体を用いることにより、トランジスタの電気特性を向上させることができる。
【０２０６】
また、ここで示すように、ベース基板が光透過性を有することで、ベース基板側から光を入射させる構成とすることが可能である。この場合には、電極（または配線）側から光を入射させる場合と比較して、素子レイアウトの自由度が向上する。このように、ベース基板が光透過性を有することにより、光透過性を有しない場合と比較して、集積化が容易になるというメリットもある。
【０２０７】
＜光電変換素子およびトランジスタの作製工程＞
次に、光電変換素子１８０およびトランジスタ３８０を作製する工程について説明する。まず、実施の形態１に示したＳＯＩ基板の作製工程により、ベース基板１００上に絶縁層１１２および単結晶半導体層１１８が設けられた構成のＳＯＩ基板を用意する（図１９（Ａ）参照）。
【０２０８】
単結晶半導体層１１８には、硼素、アルミニウム、ガリウムなどのｐ型不純物や、リン、砒素などのｎ型不純物を微量添加しても良い。不純物を添加する領域、および添加する不純物の種類は、適宜変更することができる。また、不純物を添加するタイミングは、適宜変更することができる。トランジスタとなる半導体領域には不純物を添加して閾値等の電気特性を制御することが望ましい。一方、光電変換を奏する半導体領域には、上記不純物は添加しなくてもよい。
【０２０９】
次に、単結晶半導体層１１８上にマスク３４０を形成し、これを用いてエッチング処理を行うことにより、単結晶半導体層の厚さを部分的に薄くし、マスク３４０で覆われた第１の単結晶半導体領域３１１とそれより薄い第２の単結晶半導体領域３２１を形成する（図１９（Ｂ）参照）。この薄膜化工程において、マスク３４０は、レジスト材料を用いたフォトリソグラフィなどの方法で形成することができる。また、エッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。
【０２１０】
なお上記閾値制御のための不純物添加工程は、この薄膜化工程の後に行っても良い。薄膜化する領域と閾値制御のための不純物を添加する領域は、いずれもトランジスタ形成領域であるため、これらの各工程を同じマスクを用いて行うことができる。例えば、薄膜化工程のマスク３４０を用いて、閾値制御のための不純物を添加することができる。
【０２１１】
その後、第１の単結晶半導体領域３１１および第２の単結晶半導体領域３２１上にマスク１５０、マスク３５０を形成し、これを用いて第１の単結晶半導体領域３１１および第２の単結晶半導体領域３２１をそれぞれパターニングすることにより、光電変換素子に用いられる第１の島状の半導体層１５２およびトランジスタに用いられる第２の島状の半導体層３５２を形成する（図１９（Ｃ）参照）。マスク１５０、マスク３５０は、マスク３４０等と同様の方法で形成すればよい。
【０２１２】
なお、上記薄膜化工程は、島状の半導体層を形成した後に行っても良い。また、島状の半導体層形成時にハーフトーンマスクを用いて、島状半導体層形成用のマスクとして第１のマスクと、第１のマスクよりも薄い第２のマスクを形成し、この第１、第２のマスクを用いて第１、第２の島状半導体層を形成した後に、第１、第２のマスクをアッシングしながら島状半導体層をエッチングすることにより、第１の島状半導体層より第２の島状半導体層を薄く形成することもできる。
【０２１３】
次に、半導体層１５２、半導体層３５２を覆うように、絶縁層１５４を形成する（図１９（Ｄ）参照）。半導体層３５２上の絶縁層１５４はゲート絶縁膜として機能する。半導体層１５２上には絶縁層１５４は形成しなくても良いが、これを設ける場合には、後の不純物の添加の際の半導体層１５２の損傷を抑制することが可能である。なお、本実施の形態ではプラズマＣＶＤ法を用いて、酸化シリコン膜を単層で形成することとする。酸化シリコン以外にも、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等を含む膜を、単層構造または積層構造で形成することができる。
【０２１４】
次に、絶縁層１５４上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体層３５２の上方にトランジスタのゲート電極として機能する電極３７５を形成する（図２０（Ａ）参照）。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることができる。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて形成することができる。また、上記金属を主成分とする合金材料を用いても良いし、上記金属を含む化合物を用いても良い。または、導電性を付与する不純物元素をドーピングした多結晶シリコンなどの半導体材料を用いて形成しても良い。
【０２１５】
また、この電極３７５は単層の導電膜で形成しても良いし、積層された複数の導電膜で形成しても良い。本実施の形態では、下層に窒化チタン膜を用い、上層にタングステン膜を用いた２層構造の導電膜で電極３７５を形成する。２層構造とする場合には、例えば、モリブデン膜、チタン膜、窒化チタン膜等を下層に用い、上層にはアルミニウム膜、タングステン膜などを用いればよい。３層構造の場合には、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造や、チタン膜とアルミニウム膜とチタン膜の積層構造などを採用するとよい。エッチング処理としては、例えば、ドライエッチングを適用することができるが、開示する発明の一態様はこれに限定されない。
【０２１６】
なお、電極３７５を形成する際に用いるマスクは、酸化シリコンや窒化酸化シリコン等の材料を用いて形成してもよい。この場合、酸化シリコン膜や窒化酸化シリコン膜等をパターニングしてマスクを形成する工程が加わるが、これらの材料を用いたマスクでは、レジスト材料を用いたマスクと比較してエッチング時における膜減りが少ないため、より正確な形状の電極３７５を形成することができる。また、マスクを用いずに、液滴吐出法を用いて選択的に電極３７５を形成しても良い。ここで、液滴吐出法とは、所定の組成物を含む液滴を吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０２１７】
また、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節し、所望のテーパー形状を有するように電極３７５を形成することもできる。また、テーパー形状は、マスクの形状によって制御することもできる。なお、エッチング用ガスとしては、塩素、塩化硼素、塩化珪素、四塩化炭素などの塩素系ガス、四弗化炭素、弗化硫黄、弗化窒素などのフッ素系ガス、または酸素などを適宜用いることができる。
【０２１８】
なお半導体層３５２の上方にトランジスタのゲート電極として機能する電極３７５を形成する際に、同時に半導体層１５２の上方に電極３４５を形成しても良い（図２３（Ａ）、図２３（Ｂ）参照）。ここで、図２３（Ｂ）は図２３（Ａ）のＡ−Ｂにおける断面に相当する。光電変換素子が有する半導体層１５２の上方に重なるように電極３４５を設けることにより、上方から光電変換素子に入射した光が、直接光電変換を奏する半導体領域１６４に当たるのを防ぐことができる。また、半導体層１５２に、第１の導電型を示す半導体領域１５８および第２の導電型を示す半導体領域１６２を形成する際に、不純物元素を添加するマスクの一部として電極３４５を用いることが可能である。また電極３４５の電位を制御することで、光電変換素子の特性を制御することが可能である。特に空乏化するように電圧を印加するとよい。
【０２１９】
その後、絶縁層１５４上に半導体層１５２を覆うマスク３５６を形成して、マスク３５６および電極３７５をマスクに用いて、半導体層３５２の一部に第２の導電型を付与する不純物元素を添加する。マスク３５６は、マスク３４０等と同様の方法で形成すればよい。
【０２２０】
不純物元素の添加は、具体的には、例えば、ＰＨ３を原料ガスとして用い、４０ｋＶの加速電圧、１．０×１０１３ｃｍ−２のドーズ量でリンを添加すれば良い。不純物元素の添加の条件は、要求される特性などに応じて適宜変更することができる。不純物領域３５８を形成した後には、マスク３５６は除去する。
【０２２１】
これにより、第２の導電型を示す不純物領域３５８が形成される（図２０（Ｂ）参照）。不純物領域３５８の一部はＬＤＤ領域として機能する。本実施の形態では、第２の導電型を付与する不純物元素としてリンを用い、第２の導電型をｎ型とする構成で説明するが、開示する発明の一態様はこれに限定されない。
【０２２２】
なお、ここではＬＤＤ領域を有する例を示したが、開示する発明の一態様はこれに限定されない。ＬＤＤ領域を有していなくてもよい。その場合には不純物領域３５８を形成する工程は行わなくてよい。また、ここではゲート電極３７５をマスクとしてＬＤＤ領域となる不純物領域３５８を形成する例を示したが、開示する発明の一態様はこれに限定されない。ＬＤＤ領域となる不純物領域３５８を形成した後にゲート電極を形成してもよい。その場合はＬＤＤ領域がゲート電極と重なる構造をとることができる。
【０２２３】
次に、絶縁層１５４上に半導体層３５２を覆いかつ半導体層１５２の一部を覆うマスク１５６を形成して、半導体層１５２の一部に第１の導電型を付与する不純物元素を添加する。これにより、第１の導電型を示す半導体領域１５８が形成される（図２０（Ｃ）参照）。ここでは、第１の導電型を付与する不純物元素としてホウ素を用い、第１の導電型をｐ型とする構成で説明するが、開示する発明の一態様はこれに限定されない。第１の導電型を付与する不純物元素として、アルミニウムなどを用いても良い。また、第１の導電型をｎ型とする場合には、リンやヒ素などを用いることもできる。マスク１５６は、マスク３４０等と同様の方法で形成すればよい。
【０２２４】
具体的には、例えば、Ｂ２Ｈ６を原料ガスとして用い、４０ｋＶの加速電圧、１．０×１０１６ｃｍ−２のドーズ量でボロンを添加すれば良い。不純物元素の添加の条件は、要求される特性などに応じて適宜変更することができる。光電変換素子は、ドーズ量を小さくすると、暗電流を抑制することができる傾向にある。これは、高ドーズ条件で不純物元素を添加すると、半導体層１５２の損傷が大きくなり、欠陥に起因するキャリアトラップが生じるのに対し、低ドーズ条件で不純物元素を添加すると、損傷がわずかであるため、欠陥に起因する電流が生じないことによる。一方、トランジスタはドーズ量を大きくして低抵抗化した方がよい。従って、要求される特性などに応じて光電変換素子とトランジスタの不純物添加工程を分けてもよい。なお、第１の導電型を示す半導体領域１５８を形成した後には、マスク１５６は除去する。
【０２２５】
なお、トランジスタとしてＰ型トランジスタを形成する場合は、第１の導電型を示す半導体領域１５８を形成するタイミングで、Ｐ型トランジスタの不純物領域を形成することができる。
【０２２６】
その後、絶縁層１５４上に半導体層１５２の一部を覆いかつ半導体層３５２の一部を覆うマスク１６０を形成して、半導体層１５２の一部および半導体層３５２の一部に第２の導電型を付与する不純物元素を添加する。なお、半導体層３５２には先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。これにより、光電変換素子に用いる半導体層１５２に、第２の導電型を示す半導体領域１６２が形成されると共に、第１の導電型を付与する不純物元素および第２の導電型を付与する不純物元素が添加されていない光電変換を奏する半導体領域１６４が形成される。また、トランジスタに用いる半導体層３５２に、第２の導電型を示すソース領域３２３、ドレイン領域３２４が形成されると共に、マスク１６０で覆われた不純物領域３５８にＬＤＤ領域３２８、ＬＤＤ領域３２９が形成され、その間にチャネル形成領域３２２が形成される（図２０（Ｄ）参照）。第２の導電型は、第１の導電型とは異なる導電型とする。つまり、第１の導電型がｐ型の場合には第２の導電型はｎ型であり、第１の導電型がｎ型の場合には第２の導電型はｐ型である。ここでは、第２の導電型を付与する不純物元素としてリンを用い、第２の導電型をｎ型とする構成で説明する。ｎ型を付与する不純物元素としては、他に、ヒ素などを用いることができる。マスク１６０は、マスク３４０等と同様の方法で形成すればよい。
【０２２７】
具体的には、例えば、ＰＨ３を原料ガスとして用い、４０ｋＶの加速電圧、５．０×１０１５ｃｍ−２のドーズ量でリンを添加すれば良い。不純物元素の添加の条件は、要求される特性などに応じて適宜変更することができる。ドーズ量を小さくすることにより、光電変換素子の暗電流を抑制することができるのは、第１の導電型を付与する不純物元素を添加する場合と同様である。第２の導電型を示す半導体領域１６２を形成した後には、マスク１６０は除去する。
【０２２８】
なお、上記第１の不純物元素および第２の不純物元素の添加は、光電変換を奏する半導体領域１６４の幅が０．１μｍ〜２０μｍ、好ましくは３μｍ〜１０μｍとなるように行う。もちろん、マスク１５６およびマスク１６０の加工精度が許せば、０．１μｍ以下とすることも可能である。
【０２２９】
次に、半導体層１５２、半導体層３５２、電極３７５、および絶縁層１５４を覆うように、絶縁層１６６を形成する（図２１（Ａ）参照）。光電変換素子に用いる半導体層１５２上には絶縁層１６６は必ずしも設ける必要はないが、絶縁層１６６を形成することで、アルカリ金属やアルカリ土類金属などの不純物が半導体層１５２に侵入することを防止できる。また、形成される光電変換素子の表面を平坦にすることが可能になる。また、光電変換素子に用いる半導体層１５２上およびトランジスタに用いる半導体層３５２上に同じ絶縁層を形成することで、コンタクトホール形成時の条件を揃えることができる。
【０２３０】
次に、半導体層１５２および半導体層３５２の一部が露出するように絶縁層１５４および絶縁層１６６にコンタクトホール１６８およびコンタクトホール１７０、コンタクトホール３６８およびコンタクトホール３７０を形成する（図２１（Ｂ）参照）。ここでは特に、第１の導電型を示す半導体領域１５８および第２の導電型を示す半導体領域１６２の一部が露出するように、コンタクトホール１６８およびコンタクトホール１７０を形成する。また、ソース領域３２３およびドレイン領域３２４が露出するように、コンタクトホール３６８およびコンタクトホール３７０を形成する。コンタクトホール１６８およびコンタクトホール１７０、コンタクトホール３６８およびコンタクトホール３７０は、選択的にマスクを形成した後のエッチング処理などによって形成することができる。エッチング処理としては、例えば、エッチングガスとしてＣＨＦ３とＨｅの混合ガスを用いたドライエッチングを適用することができるが、開示する発明の一態様はこれに限定されない。
【０２３１】
そして、該コンタクトホールを介して半導体層１５２および半導体層３５２に接する導電層を形成し、これをパターニングすることで第１の電極１７２および第２の電極１７４、電極３７６および電極３７７を形成する（図２１（Ｃ）参照）。第１の電極１７２および第２の電極１７４、電極３７６および電極３７７の元となる導電層は、ＣＶＤ法、スパッタリング法、蒸着法などにより形成することができる。材料としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることができる。また、上記材料を主成分とする合金を用いても良いし、上記材料を含む化合物を用いても良い。また、導電層は単層構造としても良いし、積層構造としても良い。
【０２３２】
アルミニウムを主成分とする合金の例としては、アルミニウムを主成分として、ニッケルを含むものを挙げることができる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方を含むものを挙げることができる。アルミニウムやアルミニウムシリコン（Ａｌ−Ｓｉ）は抵抗値が低く、安価であるため、第１の電極１７２および第２の電極１７４、電極３７６および電極３７７を形成する材料として適している。特に、アルミニウムシリコンは、パターニングの際のレジストベークによるヒロックの発生を抑制することができるため好ましい。また、珪素の代わりに、アルミニウムに０．５％程度のＣｕを混入させた材料を用いても良い。
【０２３３】
導電層を積層構造とすることにより第１の電極１７２および第２の電極１７４、電極３７６および電極３７７を積層構造とする場合には、例えば、バリア膜とアルミニウムシリコン膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン膜と窒化チタン膜とバリア膜の積層構造などを採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物などを用いて形成された膜である。バリア膜の間にアルミニウムシリコン膜を挟むように導電膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより一層防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、第１の導電型を示す半導体領域１５８と第２の導電型を示す半導体領域１６２、ソース領域３２３およびドレイン領域３２４上に薄い酸化膜が形成されていたとしても、バリア膜に含まれるチタンが該酸化膜を還元し、第１の導電型を示す半導体領域１５８と第１の電極１７２とのコンタクト、第２の導電型を示す半導体領域１６２と第２の電極１７４とのコンタクト、ソース領域３２３と電極３７６とのコンタクト、ドレイン領域３２４と電極３７７とのコンタクトを良好なものとすることができる。また、バリア膜を複数積層するようにして用いても良い。その場合、例えば、下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンのように、５層構造またはそれ以上の積層構造とすることもできる。
【０２３４】
また、導電層として、ＷＦ６ガスとＳｉＨ４ガスから化学気相成長法で形成したタングステンシリサイドを用いても良い。また、ＷＦ６を水素還元して形成したタングステンを、導電層として用いても良い。
【０２３５】
以上により、光透過性を有するベース基板１００上に、光電変換素子１８０およびトランジスタ３８０が形成される。
【０２３６】
＜光電変換素子の特性＞
次に、上記方法により得られた光電変換素子の特性（輝度−電流特性）の一例について示す（図２２参照）。図中、縦軸は素子の電流（Ａ）を、横軸は素子に照射される光の輝度（ｃｄ／ｍ２）を示している。
【０２３７】
ここでは、本実施の形態に示す方法で作製された光電変換素子（特に、ベース基板としてガラス基板を使用したもの：ｃ−Ｓｉ  ｏｎ  ｇｌａｓｓ）について、半導体層の膜厚が異なる３種を調査対象とした。半導体層の膜厚は６０ｎｍ（ｃ−Ｓｉ  ｏｎ  ｇｌａｓｓ）、１００ｎｍ（ｃ−Ｓｉ  ｏｎ  ｇｌａｓｓ）、１４５ｎｍ（ｃ−Ｓｉ  ｏｎ  ｇｌａｓｓ）と異なり、その他の条件については同等とした。また、測定は０．５Ｖの逆バイアス電圧を印加した状態で行った。
【０２３８】
図２２より、本実施の形態に示す方法で作製された光電変換素子では、同じ輝度の光を照射した場合、半導体層の膜厚が厚いほど、光電変換素子に流れる電流が増加することが分かる。半導体層の膜厚が１４５ｎｍ（ｃ−Ｓｉ  ｏｎ  ｇｌａｓｓ）の光電変換素子では、半導体層の膜厚が６０ｎｍ（ｃ−Ｓｉ  ｏｎ  ｇｌａｓｓ）の光電変換素子と比較して、１．７倍程度の電流が得られていることが分かる。
【０２３９】
このように、光透過性を有するベース基板上に形成された単結晶半導体層を用いて光電変換素子を作製する際に、単結晶半導体層を厚く設けることで、光電変換効率を高めることができ、素子特性を高めることが可能である。これにより、光センサとしての感度を向上させることができる。また、光センサの微細化が可能となる。
【０２４０】
本実施の形態では、光透過性を有するベース基板１００上に、共通の工程を用いて、光電変換素子１８０およびトランジスタ３８０を形成している。これにより、マスク数を削減することができスループットを向上させることができる。
【０２４１】
本実施の形態で示した光電変換素子１８０およびトランジスタ３８０は、例えば、光センサを有する画素がマトリックス状に配置された表示装置に用いることができる。当該表示装置は、画素に光センサと表示素子を有する。例えば、表示素子が有する画素電極に電気的に接続され、表示素子の駆動を制御する画素トランジスタとして、トランジスタ３８０を用い、光センサとして光電変換素子１８０を用いることができる。
【０２４２】
本実施の形態では、光電変換素子１８０およびトランジスタ３８０を作製する際に、実施の形態１に示したＳＯＩ基板の作製工程により、ベース基板１００上に絶縁層１１２および単結晶半導体層１１８が設けられた構成のＳＯＩ基板を用いる。上記ＳＯＩ基板の作製工程により設けられた単結晶半導体層の厚さを部分的に薄くする薄膜化工程を経ることで、上記ＳＯＩ基板の作製工程により設けられた単結晶半導体層の厚さを最大限に活かして光電変換素子を形成することができ、また単結晶半導体層の厚さを薄くした部分を用いてトランジスタを形成することができる。これにより、上記ＳＯＩ基板の作製工程により設けられた単結晶半導体層を有効に活用して、トランジスタのオフ時のリーク電流を低減しつつ、光電変換素子の光電変換効率を向上させることができる。トランジスタを画素トランジスタに用いる場合には、オフ時のリーク電流を低減することで、画素容量が小さくできる。その結果、画素の開口率を向上できる。
【０２４３】
本実施の形態で示す構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０２４４】
（実施の形態６）
本実施の形態では、光電変換素子およびトランジスタを備える半導体装置の作製方法について、単結晶半導体層の厚さを部分的に変更する（厚くする又は薄くする）別の方法を説明する。まず、ＳＯＩ基板の作製工程により、ベース基板１００上に絶縁層１１２および単結晶半導体層１１８が設けられた構成のＳＯＩ基板を準備する。
【０２４５】
ここで、単結晶半導体層１１８全体の膜厚を薄くする薄膜化工程を行っても良い。単結晶半導体層１１８の薄膜化には、ドライエッチングまたはウエットエッチングの一方、または双方を用いればよい。単結晶半導体層１１８の膜厚を薄くすることで、トランジスタに用いるのに適した膜厚とすることができる。例えば、単結晶半導体層１１８の厚さを５ｎｍ以上１００ｎｍ以下とすることができる。
【０２４６】
次に、単結晶半導体層１１８上に非晶質半導体層３９０を形成する（図２４（Ａ）参照）。なお、非晶質半導体層３９０を形成する前に、単結晶半導体層１１８表面に形成されている自然酸化層などの酸化層は除去する。これは、酸化層が形成されていると、単結晶半導体層１１８と非晶質半導体層３９０の間に酸化層が位置し、後に熱処理を行ってもうまく固相成長が進行しないためである。酸化層の除去は、フッ酸系の溶液を用いて行うことができる。具体的には、フッ酸により単結晶半導体層１１８の表面が撥水性を示すまで処理すればよい。撥水性があることで、単結晶半導体層１１８表面から酸化層が除去されたことを確認できる。また、非晶質半導体層３９０を形成する前に、ＮＦ３とＮ２の混合ガスや、ＮＦ３とＯ２の混合ガスなどで単結晶半導体層１１８の表面をエッチングし、表面の酸化層を除去してもよい。
【０２４７】
非晶質半導体層３９０は、単結晶半導体層１１８を構成する半導体材料を用いて形成すればよく、例えば、非晶質シリコン層、非晶質ゲルマニウム層などを、プラズマＣＶＤ法により形成する。その膜厚は、単結晶半導体層１１８と合わせて１４５ｎｍ以上、好ましくは２００ｎｍ以上とし、成膜時間や成膜コストなどタクトタイムや生産性を考慮すると、２００ｎｍ以上１０００ｎｍ以下とすることが好ましい。
【０２４８】
次に、非晶質半導体層３９０上にマスク３４１を形成し、これを用いて非晶質半導体層３９０をパターニングすることにより、島状の非晶質半導体層３９１を形成する（図２４（Ｂ）参照）。マスク３４１は、レジスト材料を用いたフォトリソグラフィなどの方法で形成することができる。また、エッチング処理には、ウエットエッチングまたはドライエッチングのいずれをも適用することができる。なお、上記単結晶半導体層１１８の膜厚を薄くする工程は、非晶質半導体層３９０パターニング後に、同じマスク３４１を用いて行うことも可能である。
【０２４９】
また、非晶質半導体層３９０をパターニングする工程において、マスク３４１に覆われていない非晶質半導体層を全て除去しなくてもよい。その場合には、マスク３４１に覆われた第１の非晶質半導体層とそれより薄い第２の単結晶半導体層が形成される。
【０２５０】
その後、熱処理を行い、島状の非晶質半導体層３９１を固相成長させ、非晶質半導体層３９１が形成された部分に第１の単結晶半導体領域３９２とそれより薄い第２の単結晶半導体領域３９３を形成する（図２４（Ｃ）参照）。
【０２５１】
この熱処理により非晶質半導体層３９１は固相成長し、単結晶化される。非晶質半導体層３９１の固相成長において、単結晶半導体層１１８は種結晶として機能し、上層の非晶質半導体層３９１を単結晶化させることができる。
【０２５２】
固相成長させる熱処理は、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、炉（ファーネス）、ミリ波加熱装置などの熱処理装置を用いて行うことができる。また、レーザビームの照射や熱プラズマジェット照射により行うことできる。熱処理装置の加熱方式としては抵抗加熱式、ランプ加熱式、ガス加熱式、電磁波加熱式などが挙げられる。なお、ＲＴＡは、ＲＴＰ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ｐｒｏｃｅｓｓｉｎｇ）装置の一種である。
【０２５３】
一般的に、炉は外熱式であり、チャンバー内と被処理物を熱的に平衡状態で加熱する。一方、ＲＴＡは瞬間的加熱（急速加熱）を行うものであり、被処理物に直接エネルギーを与え、チャンバー内と被処理物は熱的に非平衡状態で加熱する。ＲＴＡ装置としては、ランプ加熱式のＲＴＡ（ＬＲＴＡ；Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、加熱された気体を用いるガス加熱式のＲＴＡ（ＧＲＴＡ；Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、又はランプ加熱式とガス加熱式の両方を備えたＲＴＡ等が挙げられる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、上述のようなランプから発する光による熱輻射、およびランプから発する光で気体を加熱し、加熱された気体からの熱伝導によって、被処理物を加熱する装置である。気体には、窒素、アルゴンなどの希ガスのような加熱処理によって、被処理物と反応しない不活性気体が用いられる。また、ＬＲＴＡ装置、ＧＲＴＡ装置には、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。ミリ波加熱装置は、ミリ波の輻射によって被処理物を加熱する装置である。ミリ波加熱装置に、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。
【０２５４】
ＲＴＡ装置を用いる場合は、処理温度５００℃以上７５０℃以下、処理時間０．５分以上３分以下とすることが好ましい。炉を用いる場合は、処理温度５００℃以上６００℃以下、処理時間１時間以上４時間以下とすることが好ましい。
【０２５５】
例えば、単結晶半導体層１１８として単結晶シリコン層を適用し、非晶質半導体層３９０として非晶質シリコン層を形成する。ＲＴＡ装置を用い、処理温度７５０℃処理時間３分の条件で熱処理を行うことにより、非晶質シリコン層を固相成長させ単結晶シリコン層を得ることができる。
【０２５６】
このように、単結晶半導体層上に部分的に非晶質半導体層を形成し、該非晶質半導体層を固相成長させることで、容易に単結晶半導体層の一部を厚膜化することができる。この厚膜化した単結晶半導体領域３９２を用いて光電変換素子を形成することができ、それより薄い単結晶半導体領域３９３を用いてトランジスタを形成することができる。以後の光電変換素子およびトランジスタの形成工程については、他の実施の形態に示される方法と同様に行うことができる。このように、単結晶半導体層を光電変換層に用いる場合、厚膜化することで光電変換効率を向上させることができる。
【０２５７】
本実施の形態では、光電変換素子およびトランジスタを作製する際に、実施の形態１に示したＳＯＩ基板の作製工程により、ベース基板１００上に絶縁層１１２および単結晶半導体層１１８が設けられた構成のＳＯＩ基板を用いる。上記ＳＯＩ基板の作製工程により設けられた単結晶半導体層の厚さを部分的に厚くする厚膜化工程を経ることで、光電変換素子およびトランジスタを有する半導体装置において、光電変換素子の膜厚選択の幅が広がり、光センサとしての感度を向上させることができる。また、光センサの微細化が可能となり、スキャニング機能が向上する。また、光センサの応答性が向上し、例えばタッチパネルに用いる場合には、タッチパネルの応答速度が向上して操作性が向上する。また、トランジスタを形成する部分の単結晶半導体層はトランジスタに適した厚さに形成することができる。これにより、上記ＳＯＩ基板の作製工程により設けられた単結晶半導体層を有効に活用して、トランジスタのオフ時のリーク電流を低減しつつ、光電変換素子の光電変換効率を向上させることができる。トランジスタを画素トランジスタに用いる場合には、オフ時のリーク電流を低減することで、画素容量を小さくできる。その結果、画素の開口率を向上できる。
【０２５８】
本実施の形態で示す構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【０２５９】
（実施の形態７）
本実施の形態では、半導体装置およびその作製方法の一例に関して図面を参照して説明する。具体的には、光電変換素子およびトランジスタを備える半導体装置およびその作製方法について、トランジスタとしてｎ型トランジスタおよびｐ型トランジスタを作製する場合について示す。
【０２６０】
＜構成＞
開示する発明の一態様に係る光電変換素子１８０、ｎ型トランジスタ３８０、ｐ型トランジスタ３８５は、光透過性を有するベース基板１００上に設けられている（図２５（Ａ）、図２５（Ｂ）参照）。ここで、図２５（Ｂ）は図２５（Ａ）のＡ−Ｂにおける断面に相当する。
【０２６１】
光電変換素子１８０は、光電変換を奏する半導体領域１６４、第１の導電型（ここではｐ型）を示す半導体領域１５８、第２の導電型（ここではｎ型）を示す半導体領域１６２、を有する島状の第１の半導体層１５２と、これを覆うように形成された絶縁層１５４および絶縁層１６６と、第１の導電型を示す半導体領域１５８と電気的に接続された第１の電極１７２と、第２の導電型を示す半導体領域１６２と電気的に接続された第２の電極１７４と、を有する。
【０２６２】
ｎ型トランジスタ３８０は、チャネル形成領域３２２、ソース領域３２３、ドレイン領域３２４、ＬＤＤ領域３２８、ＬＤＤ領域３２９、を有する島状の第２の半導体層３５２と、第２の半導体層３５２上のゲート絶縁膜として機能する絶縁層１５４と、絶縁層１５４上のゲート電極３７５と、これを覆うように形成された絶縁層１６６と、ソース領域３２３と電気的に接続された電極３７６と、ドレイン領域３２４と電気的に接続された電極３７７と、を有する。なお、ここではｎ型トランジスタ３８０がＬＤＤ領域３２８、ＬＤＤ領域３２９、を有する例を示したが、開示する発明の一態様はこれに限定されない。ＬＤＤ領域を有していなくてもよい。また、ここではＬＤＤ領域が上面から見てゲート電極と重ならない例を示したが、ＬＤＤ領域がゲート電極と重なる構造を有していてもよい。
【０２６３】
ｐ型トランジスタ３８５は、チャネル形成領域３３２、ソース領域３３３、ドレイン領域３３４を有する島状の第３の半導体層３６１と、第３の半導体層３６１上のゲート絶縁膜として機能する絶縁層１５４と、絶縁層１５４上のゲート電極３７４と、これを覆うように形成された絶縁層１６６と、ソース領域３３３と電気的に接続された電極３７８と、ドレイン領域３３４と電気的に接続された電極３７９と、を有する。なお、ここではｐ型トランジスタ３８５がＬＤＤ領域を有さない例を示したが、開示する発明の一態様はこれに限定されない。ＬＤＤ領域を有していてもよい。
【０２６４】
ここで光電変換素子１８０が有する第１の半導体層１５２の厚さは、ｎ型トランジスタ３８０が有する第２の半導体層３５２およびｐ型トランジスタ３８５が有する第３の半導体層３６１より厚く設けられている。
【０２６５】
また、ベース基板１００と光電変換素子１８０およびトランジスタ３８０、トランジスタ３８５との間には、絶縁層１１２が設けられている。当該絶縁層は、光電変換素子１８０、トランジスタ３８０およびトランジスタ３８５をベース基板１００に固定する役割を果たす。
【０２６６】
＜光電変換素子およびトランジスタの作製工程＞
次に、光電変換素子１８０、ｎ型トランジスタ３８０およびｐ型トランジスタ３８５を作製する工程について説明する。まず、実施の形態１に示したＳＯＩ基板の作製工程により、ベース基板１００上に絶縁層１１２および単結晶半導体層１１８が設けられた構成のＳＯＩ基板を用意する（図２６（Ａ）参照）。
【０２６７】
次に、単結晶半導体層１１８上にマスク３４０を形成し、これを用いてエッチング処理を行うことにより、単結晶半導体層の厚さを部分的に薄くし、マスク３４０で覆われた第１の単結晶半導体領域３１１とそれより薄い第２の単結晶半導体領域３２１を形成する（図２６（Ｂ）参照）。
【０２６８】
その後、第１の単結晶半導体領域３１１および第２の単結晶半導体領域３２１上にマスク１５０、マスク３５０、マスク３６０を形成し、これを用いて第１の単結晶半導体領域３１１、第２の単結晶半導体領域３２１をそれぞれパターニングすることにより、光電変換素子に用いられる第１の島状の半導体層１５２、ｎ型トランジスタに用いられる第２の島状の半導体層３５２、ｐ型トランジスタに用いられる第３の島状の半導体層３６１を形成する（図２６（Ｃ）参照）。
【０２６９】
次に、半導体層１５２、半導体層３５２、半導体層３６１を覆うように、絶縁層１５４を形成する（図２６（Ｄ）参照）。
【０２７０】
次に、絶縁層１５４上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、半導体層３５２、半導体層３６１の上方にそれぞれトランジスタのゲート電極として機能する電極３７５、電極３７４を形成する（図２７（Ａ）参照）。なお半導体層３５２、半導体層３６１の上方にトランジスタのゲート電極として機能する電極３７５、電極３７４を形成する際に、同時に半導体層１５２の上方に電極を形成しても良い。
【０２７１】
その後、絶縁層１５４上に半導体層１５２、半導体層３６１を覆うマスク３５６を形成して、マスク３５６および電極３７５をマスクに用いて、半導体層３５２の一部に第２の導電型を付与する不純物元素を添加する。マスク３５６は、マスク３４０等と同様の方法で形成すればよい。
【０２７２】
不純物元素の添加は、具体的には、例えば、ＰＨ３を原料ガスとして用い、４０ｋＶの加速電圧、１．０×１０１３ｃｍ−２のドーズ量でリンを添加すれば良い。不純物元素の添加の条件は、要求される特性などに応じて適宜変更することができる。不純物領域３５８を形成した後には、マスク３５６は除去する。
【０２７３】
これにより、第２の導電型を示す不純物領域３５８が形成される（図２７（Ｂ）参照）。不純物領域３５８の一部は、後でＬＤＤ領域として機能する。本実施の形態では、第２の導電型を付与する不純物元素としてリンを用い、第２の導電型をｎ型とする構成で説明するが、開示する発明の一態様はこれに限定されない。
【０２７４】
次に、絶縁層１５４上に半導体層３５２を覆いかつ半導体層１５２の一部を覆うマスク１５６を形成して、マスク１５６及び電極３７４をマスクに用いて、半導体層１５２の一部および半導体層３６１の一部に第１の導電型を付与する不純物元素を添加する。これにより、第１の導電型を示す半導体領域１５８が形成される。また、ｐ型トランジスタに用いる半導体層３６１に、第１の導電型を示すソース領域３３３、ドレイン領域３３４が形成されると共に、その間にチャネル形成領域３３２が形成される（図２７（Ｃ）参照）。ここでは、第１の導電型を付与する不純物元素としてホウ素を用い、第１の導電型をｐ型とする構成で説明するが、開示する発明の一態様はこれに限定されない。
【０２７５】
具体的には、例えば、Ｂ２Ｈ６を原料ガスとして用い、４０ｋＶの加速電圧、１．０×１０１６ｃｍ−２のドーズ量でボロンを添加すれば良い。不純物元素の添加の条件は、要求される特性などに応じて適宜変更することができる。光電変換素子は、ドーズ量を小さくすると、暗電流を抑制することができる傾向にある。これは、高ドーズ条件で不純物元素を添加すると、半導体層１５２の損傷が大きくなり、欠陥に起因するキャリアトラップが生じるのに対し、低ドーズ条件で不純物元素を添加すると、損傷がわずかであるため、欠陥に起因する電流が生じないことによる。一方、トランジスタはドーズ量を大きくして低抵抗化した方がよい。従って、要求される特性などに応じて光電変換素子とトランジスタの不純物添加工程を分けてもよい。なお、第１の導電型を示す半導体領域１５８、ソース領域３３３、ドレイン領域３３４を形成した後には、マスク１５６は除去する。
【０２７６】
その後、絶縁層１５４上に半導体層１５２の一部を覆いかつ半導体層３５２の一部を覆いかつ半導体層３６１を覆うマスク１６０を形成して、半導体層１５２の一部および半導体層３５２の一部に第２の導電型を付与する不純物元素を添加する。なお、半導体層３５２には先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。これにより、光電変換素子に用いる半導体層１５２に、第２の導電型を示す半導体領域１６２が形成されると共に、第１の導電型を付与する不純物元素および第２の導電型を付与する不純物元素が添加されていない光電変換を奏する半導体領域１６４が形成される。また、ｎ型トランジスタに用いる半導体層３５２に、第２の導電型を示すソース領域３２３、ドレイン領域３２４が形成されると共に、マスク１６０で覆われた不純物領域３５８にＬＤＤ領域３２８、ＬＤＤ領域３２９が形成され、その間にチャネル形成領域３２２が形成される（図２７（Ｄ）参照）。
【０２７７】
具体的には、例えば、ＰＨ３を原料ガスとして用い、４０ｋＶの加速電圧、５．０×１０１５ｃｍ−２のドーズ量でリンを添加すれば良い。不純物元素の添加の条件は、要求される特性などに応じて適宜変更することができる。ドーズ量を小さくすることにより、光電変換素子の暗電流を抑制することができるのは、第１の導電型を付与する不純物元素を添加する場合と同様である。第２の導電型を示す半導体領域１６２を形成した後には、マスク１６０は除去する。
【０２７８】
なお、上記第１の不純物元素および第２の不純物元素の添加は、光電変換を奏する半導体領域１６４の幅が０．１μｍ〜２０μｍ、好ましくは３μｍ〜１０μｍとなるように行う。もちろん、マスク１５６およびマスク１６０の加工精度が許せば、０．１μｍ以下とすることも可能である。
【０２７９】
次に、半導体層１５２、半導体層３５２、半導体層３６１、電極３７５、電極３７４および絶縁層１５４を覆うように、絶縁層１６６を形成する（図２８（Ａ）参照）。
【０２８０】
次に、半導体層１５２、半導体層３５２、半導体層３６１の一部が露出するように絶縁層１５４および絶縁層１６６にコンタクトホール１６８およびコンタクトホール１７０、コンタクトホール３６８およびコンタクトホール３７０、コンタクトホール３７１およびコンタクトホール３７２を形成する（図２８（Ｂ）参照）。
【０２８１】
そして、該コンタクトホールを介して半導体層１５２、半導体層３５２、半導体層３６１に接する導電層を形成し、これをパターニングすることで第１の電極１７２および第２の電極１７４、電極３７６および電極３７７、電極３７８および電極３７９を形成する（図２８（Ｃ）参照）。
【０２８２】
本実施の形態では、光透過性を有するベース基板１００上に、共通の工程を用いて、光電変換素子１８０、ｎ型トランジスタ３８０、ｐ型トランジスタ３８５を形成している。これにより、光電変換素子およびトランジスタを別に形成する場合に比べて、マスク数を削減することができスループットを向上させることができる。
【０２８３】
本実施の形態で示した光電変換素子１８０、ｎ型トランジスタ３８０、ｐ型トランジスタ３８５は、例えば、光センサを有する画素がマトリックス状に配置された表示装置に用いることができる。例えば、表示素子の駆動を制御する周辺駆動回路や画素トランジスタにｎ型トランジスタ３８０、ｐ型トランジスタ３８５を用い、光センサとして光電変換素子１８０を用いることができる。
【０２８４】
本実施の形態では、光電変換素子１８０、ｎ型トランジスタ３８０、ｐ型トランジスタ３８５を作製する際に、実施の形態１に示したＳＯＩ基板の作製工程により、ベース基板１００上に絶縁層１１２および単結晶半導体層１１８が設けられた構成のＳＯＩ基板を用いる。上記ＳＯＩ基板の作製工程により設けられた単結晶半導体層の厚さを部分的に薄くする薄膜化工程を経ることで、上記ＳＯＩ基板の作製工程により設けられた単結晶半導体層の厚さを最大限に活かして光電変換素子を形成することができ、また単結晶半導体層の厚さを薄くした部分を用いてトランジスタを形成することができる。これにより、上記ＳＯＩ基板の作製工程により設けられた単結晶半導体層を有効に活用して、トランジスタのオフ時のリーク電流を低減しつつ、光電変換素子の光電変換効率を向上させることができる。トランジスタを画素トランジスタに用いる場合には、オフ時のリーク電流を低減することで、画素容量が小さくできる。その結果、画素の開口率を向上できる。
【０２８５】
本実施の形態で示す構成は、他の実施の形態で示す構成と適宜組み合わせて用いることができる。
【符号の説明】
【０２８６】
１００    基板
１１０    単結晶半導体基板
１１２    絶縁層
１１４    脆化領域
１１６    単結晶半導体層
１１８    単結晶半導体層
１３０    レーザー光
１５０    マスク
１５２    半導体層
１５４    絶縁層
１５６    マスク
１５８    半導体領域
１６０    マスク
１６２    半導体領域
１６４    半導体領域
１６６    絶縁層
１６８    コンタクトホール
１７０    コンタクトホール
１７２    電極
１７４    電極
１８０    光電変換素子
１９０    トランジスタ
２００    基板
２０２    絶縁層
２０４    遮光層
２０６    絶縁層
２０８    遮光層
２１０    画素表示領域
２１２    絶縁層
２１４    絶縁層
２１６    絶縁層
２４０    遮光層
２５０    マスク
２５２    マスク
３１１    単結晶半導体領域
３２１    単結晶半導体領域
３２２    チャネル形成領域
３２３    ソース領域
３２４    ドレイン領域
３２８    ＬＤＤ領域
３２９    ＬＤＤ領域
３３２    チャネル形成領域
３３３    ソース領域
３３４    ドレイン領域
３４０    マスク
３４１    マスク
３４５    電極
３５０    マスク
３５２    半導体層
３５６    マスク
３５８    不純物領域
３６０    マスク
３６１    半導体層
３６８    コンタクトホール
３７０    コンタクトホール
３７１    コンタクトホール
３７２    コンタクトホール
３７４    電極
３７５    電極
３７６    電極
３７７    電極
３７８    電極
３７９    電極
３８０    トランジスタ
３８５    トランジスタ
３９０    非晶質半導体層
３９１    非晶質半導体層
３９２    単結晶半導体領域
３９３    単結晶半導体領域
５００    絶縁層
５０２    カラーフィルタ
５０４    光源
５０６    被検出物
５０８    光
５１０    反射光
【図１】
2011071491.tif 000003
【図２】
2011071491.tif 000004
【図３】
2011071491.tif 000005
【図４】
2011071491.tif 000006
【図５】
2011071491.tif 000007
【図６】
2011071491.tif 000008
【図７】
2011071491.tif 000009
【図８】
2011071491.tif 000010
【図９】
2011071491.tif 000011
【図１０】
2011071491.tif 000012
【図１１】
2011071491.tif 000013
【図１２】
2011071491.tif 000014
【図１３】
2011071491.tif 000015
【図１４】
2011071491.tif 000016
【図１５】
2011071491.tif 000017
【図１６】
2011071491.tif 000018
【図１７】
2011071491.tif 000019
【図１８】
2011071491.tif 000020
【図１９】
2011071491.tif 000021
【図２０】
2011071491.tif 000022
【図２１】
2011071491.tif 000023
【図２２】
2011071491.tif 000024
【図２３】
2011071491.tif 000025
【図２４】
2011071491.tif 000026
【図２５】
2011071491.tif 000027
【図２６】
2011071491.tif 000028
【図２７】
2011071491.tif 000029
【図２８】
2011071491.tif 000030