(57)【要約】【課題】半導体ウエハの裏面を研削する際に、スクライブ領域からの切削屑等の浸入を防止できるようにする。【解決手段】半導体装置は、半導体ウエハ１に素子が形成された素子形成領域１Ａと、半導体ウエハ１における素子形成領域１Ａの周囲に形成されたスクライブ領域３とを有している。さらに、半導体装置は、素子形成領域１Ａの上及びスクライブ領域３の上に形成され、素子形成領域１Ａ及びスクライブ領域３を保護する保護膜２を有している。【選択図】図１
2011129551.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に半導体素子が形成された素子形成領域と、
前記半導体基板における前記素子形成領域の周囲に形成されたスクライブ領域と、
前記素子形成領域の上及び前記スクライブ領域の上に形成され、前記素子形成領域及びスクライブ領域を保護する保護膜とを備えていることを特徴とする半導体装置。
【請求項２】
前記保護膜は、樹脂材からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記各素子形成領域は、それぞれを囲むように形成された、導体からなるシールリングを有しており、
前記保護膜は、前記スクライブ領域の上における前記シールリングよりも外側の領域の全面に形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記スクライブ領域の上に形成され、前記半導体素子を評価する評価用パッドをさらに備え、
前記保護膜は、前記スクライブ領域の上における前記評価用パッドを除く領域に形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記保護膜は、前記スクライブ領域のうちの中央領域に所定の幅で形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項６】
前記保護膜における所定の幅は、前記半導体基板の切断幅よりも小さいことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記スクライブ領域の上に形成され、前記半導体素子を評価する評価用パッドをさらに備え、
前記保護膜は、前記評価用パッドの周囲の一部を囲むように形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記保護膜は、前記スクライブ領域の上に該スクライブ領域に沿って線状に形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項９】
前記スクライブ領域の上において、前記線状の保護膜は少なくとも２本に分けて形成されていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記スクライブ領域の上において、前記線状の保護膜は、前記各素子形成領域をそれぞれ囲むように少なくとも２本で形成されていることを特徴とする請求項８に記載の半導体装置。
【請求項１１】
半導体基板に半導体素子が形成された素子形成領域と、前記半導体基板における前記素子形成領域の周囲に形成されたスクライブ領域と、前記素子形成領域の上及び前記スクライブ領域の上に形成され、前記素子形成領域及びスクライブ領域を保護する保護膜とを有する半導体装置の製造方法であって、
ウエハ状態の半導体基板における前記保護膜の上の全面に、粘着性を有する保護テープを貼る工程と、
前記保護テープが貼られた前記半導体基板における前記保護テープと反対側の面を研削する工程と、
前記保護テープを前記半導体基板から剥がす工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項１２】
前記保護テープを前記半導体基板から剥がした後に、
前記スクライブ領域において、ウエハ状態の前記半導体基板を切断手段により前記保護膜を介して切断することにより、前記半導体基板を前記素子形成領域ごとに分割する工程をさらに備えていることを特徴とする半導体装置の製造方法。
【請求項１３】
前記切断手段には、ブレード及びレーザ光のうちの少なくとも一方を用いることを特徴とする請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子が形成された半導体ウエハをチップ状に分割してなる半導体装置及びその製造方法に関し、特に、半導体ウエハの裏面が研削される半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置は、それぞれが半導体素子を含む半導体チップとなる複数の素子形成領域を半導体ウエハに形成して製造される。図１２（ａ）及び図１２（ｂ）に示すように、半導体ウエハ１０１における隣り合う素子形成領域１０１Ａ同士の間には、半導体ウエハ１０１を切断して個々の半導体チップに分割するための、中心線１０３ａを持つスクライブライン１０３が形成されている。ここでは、各素子形成領域１０１Ａの上に、該素子形成領域１０１Ａを保護する保護膜１０２が形成されている。
【０００３】
半導体ウエハ１０１の厚さは、製造工程においては、その強度を保つため、５００μｍから１０００μｍ程度とされている。各チップに分割され、それをパッケージに組み込む場合には、半導体チップの厚さは、５０μｍから４００μｍ程度にする必要がある。このため、半導体ウエハ１０１を所望の厚さにまで薄くした後、該半導体ウエハ１０１をスクライブライン１０３に沿って縦横に切断する方法が採られている。
【０００４】
半導体ウエハ１０１は、図１３に示すように、素子形成領域１０１Ａと反対側の面（裏面）が研削される。すなわち、裏面研削（バックグラインド）工程において、半導体ウエハ１０１の上に、その全面を覆うように粘着性を有する保護シート１０４を貼り付ける。その後、半導体ウエハ１０１をステージ１０５の上に保護シート１０４を介して保持する。半導体ウエハ１０１の裏面は、研削装置の切削部１０６によって研削される。このとき、保護シート１０４と半導体ウエハ１０１の表面とが密着すれば問題はないが、例えば、スクライブライン１０３の表面が低くなっている場合には、低くなった部分から裏面研削時の研削屑を含む汚染された水が浸入することがある。
【０００５】
これを防ぐために、下記の特許文献１においては、半導体ウエハに形成される樹脂材からなる保護膜の周縁部を除去して該周縁部の高さを低くし、保護シートと半導体ウエハ自体との密着性を向上させることにより、裏面研削時の汚染された水が半導体ウエハと保護シートとの間から浸入しないように工夫している。なお、図１４に示す符号１０は、樹脂材からなる保護膜の露光用のマスクであって、複数のチップパターン１２の間にスクライブパターン１３が形成され、半導体ウエハの周縁部に相当する領域は、マスクパターン１１によりマスクされる様子を示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２１４２６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の半導体装置の製造方法は、半導体ウエハの周縁部の厚さを小さくすることができない保護膜、素子構造又は製造工程を用いる場合には対応できず、裏面研削時にスクライブラインから切削屑等が浸入してしまうおそれがあるという問題がある。
【０００８】
本発明は、前記の問題を解決し、半導体ウエハの裏面を研削する際に、スクライブ領域からの切削屑等の浸入を防止できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明は、半導体装置をそのスクライブ領域の上にも保護膜を設ける構成とする。
【００１０】
具体的に、本発明に係る半導体装置は、半導体基板に半導体素子が形成された素子形成領域と、半導体基板における素子形成領域の周囲に形成されたスクライブ領域と、素子形成領域の上及びスクライブ領域の上に形成され、素子形成領域及びスクライブ領域を保護する保護膜とを備えている。
【００１１】
本発明の半導体装置によると、素子形成領域の上及びスクライブ領域の上に形成された保護膜を備えているため、ウエハ状態にある半導体基板の裏面を研削する際に貼る保護テープの保護膜との密着性がスクライブ領域上においても向上する。このため、研削屑を含む水が保護テープと保護膜との間に染み込み難くなるので、研削屑による半導体ウエハの表面の汚染を防止することができる。
【００１２】
本発明の半導体装置において、保護膜は樹脂材により構成されていてもよい。
【００１３】
本発明の半導体装置において、各素子形成領域は、それぞれを囲むように形成された、導体からなるシールリングを有しており、保護膜はスクライブ領域の上におけるシールリングよりも外側の領域の全面に形成されていてもよい。
【００１４】
本発明の半導体装置は、スクライブ領域の上に形成され、半導体素子を評価する評価用パッドをさらに備え、保護膜は、スクライブ領域の上における評価用パッドを除く領域に形成されていてもよい。
【００１５】
本発明の半導体装置において、保護膜はスクライブ領域のうちの中央領域に所定の幅で形成されていてもよい。
【００１６】
この場合に、保護膜における所定の幅は、半導体基板の切断幅よりも小さくてもよい。
【００１７】
このようにすると、ウエハ状態にある半導体基板に対してブレードを用いたダイシング工程において、スクライブ領域を切断するブレードの側面に保護膜が接触しないため、例えば該保護膜が有機系材料からなる場合に、ブレード側面の目詰まりを起こし難くすることができる。
【００１８】
またこの場合に、本発明の半導体装置は、スクライブ領域の上に形成され、半導体素子を評価する評価用パッドをさらに備え、保護膜は、評価用パッドの周囲の一部を囲むように形成されていてもよい。
【００１９】
本発明の半導体装置において、保護膜は、スクライブ領域の上に、該スクライブ領域に沿って線状に形成されていてもよい。
【００２０】
この場合に、スクライブ領域の上において、線状の保護膜は少なくとも２本に分けて形成されていてもよい。
【００２１】
また、この場合に、スクライブ領域の上において、線状の保護膜は、各素子形成領域をそれぞれ囲むように少なくとも２本で形成されていてもよい。
【００２２】
本発明に係る半導体装置の製造方法は、半導体基板に半導体素子が形成された素子形成領域と、半導体基板における素子形成領域の周囲に形成されたスクライブ領域と、素子形成領域の上及びスクライブ領域の上に形成され、素子形成領域及びスクライブ領域を保護する保護膜とを有する半導体装置の製造方法を対象とし、ウエハ状態の半導体基板における保護膜の上の全面に、粘着性を有する保護テープを貼る工程と、保護テープが貼られた半導体基板における保護テープと反対側の面を研削する工程と、保護テープを半導体基板から剥がす工程とを備えている。
【００２３】
本発明の半導体装置の製造方法によると、素子形成領域の上及びスクライブ領域の上に形成された保護膜を有しているため、ウエハ状態にある半導体基板の裏面を研削する際に貼る保護テープの保護膜との密着性がスクライブ領域上においても向上する。このため、研削屑を含む水が保護テープと保護膜との間に染み込み難くなるので、研削屑による半導体ウエハの表面の汚染を防止することができる。
【００２４】
本発明の半導体装置の製造方法は、保護テープを半導体基板から剥がした後に、スクライブ領域において、ウエハ状態の半導体基板を切断手段により保護膜を介して切断することにより、半導体基板を素子形成領域ごとに分割する工程をさらに備えていることが好ましい。
【００２５】
このようにすると、分割して得られた半導体装置（半導体チップ）には、研削屑による汚染がないため、半導体装置の信頼性の向上を図ることができる。
【００２６】
第２の半導体装置の製造方法において、切断手段にはブレード及びレーザ光のうちの少なくとも一方を用いることができる。
【発明の効果】
【００２７】
本発明に係る半導体装置及びその製造方法によると、半導体ウエハの裏面を研削する際に、スクライブ領域からの研削屑等の浸入を防止できるため、半導体ウエハにおける素子形成領域及びスクライブ領域の表面の汚れを防ぐことができる。
【図面の簡単な説明】
【００２８】
【図１】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置を示し、（ａ）は平面図であり、（ｂ）は（ａ）のＩｂ−Ｉｂ線における断面図である。
【図２】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の部分的な拡大図であり、（ａ）は平面図であり、（ｂ）は（ａ）のIIｂ−IIｂ線における断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法における裏面研削工程を示す模式的な断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法におけるダイシング工程を示す模式的な断面図である。
【図５】（ａ）及び（ｂ）は本発明の第１の実施形態の一変形例に係る半導体装置の部分的な拡大図であり、（ａ）は平面図であり、（ｂ）は（ａ）のＶｂ−Ｖｂ線における断面図である。
【図６】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の部分的な拡大図であり、（ａ）は平面図であり、（ｂ）は（ａ）のVIｂ−VIｂ線におけるダイシング工程の模式的な断面図である。
【図７】（ａ）及び（ｂ）は本発明の第２の実施形態の第１変形例に係る半導体装置の部分的な拡大図であり、（ａ）は平面図であり、（ｂ）は（ａ）のVIIｂ−VIIｂ線におけるダイシング工程の模式的な断面図である。
【図８】（ａ）及び（ｂ）は本発明の第２の実施形態の第２変形例に係る半導体装置の部分的な拡大図であり、（ａ）は平面図であり、（ｂ）は（ａ）のVIIIｂ−VIIIｂ線におけるダイシング工程の模式的な断面図である。
【図９】（ａ）及び（ｂ）は本発明の第３の実施形態に係る半導体装置の部分的な拡大平面図である。
【図１０】（ａ）及び（ｂ）は本発明の第３の実施形態の第１変形例に係る半導体装置の部分的な拡大平面図である。
【図１１】（ａ）及び（ｂ）は本発明の第３の実施形態の第２変形例に係る半導体装置の部分的な拡大平面図である。
【図１２】（ａ）及び（ｂ）は従来例に係る半導体装置を示し、（ａ）は平面図であり、（ｂ）は（ａ）のXIIｂ−XIIｂ線における断面図である。
【図１３】従来例に係る半導体装置の製造方法におけるダイシング工程を示す模式的な断面図である。
【図１４】他の従来例に係る半導体装置の製造方法における保護膜用のマスクを示す平面図である。
【発明を実施するための形態】
【００２９】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について図１から図４を参照しながら説明する。
【００３０】
図１（ａ）及び図１（ｂ）に示すように、複数の素子（デバイス）形成領域１Ａが行列状に形成された半導体ウエハ１における隣り合う素子形成領域１Ａ同士の間には、半導体ウエハ１を切断して個々の半導体チップに分割するための、中心線３ａを持つスクライブ領域３が形成されている。さらに、各素子形成領域１Ａの上に、該素子形成領域１Ａを保護する保護膜２が形成されている。また、図２（ａ）及び図２（ｂ）に、スクライブ領域３が交差する領域を拡大して示す。図１及び図２に示すように、半導体ウエハ１におけるスクライブ領域３においても、半導体素子の評価用素子（ＴＥＧ：test element group）等が形成される場合もある。
【００３１】
以下、第１の実施形態に係る半導体装置の製造方法について説明する。
【００３２】
例えば、シリコンインゴットから切り出され、その表面及び裏面等が加工された半導体ウエハ（スライス）の主面上に、トランジスタ等の所望の能動素子及び配線等を形成する。このとき、上述したように、半導体ウエハ１には、分割後の各半導体チップに対応する複数の素子形成領域１Ａが形成され、各素子形成領域１Ａ同士の間には切断領域であるスクライブ領域３が設けられる。
【００３３】
図示はしていないが、各素子形成領域１Ａの表面には、窒化シリコン（ＳｉＮ）又はＴＥＯＳ（tetra-ethyl-ortho-silicate）等からなるパッシベーション膜が形成されており、該パッシベーション膜の上に、例えばポリベンゾオキサゾール（ＰＢＯ）又はポリイミド等の有機樹脂材からなる保護膜２を形成する。具体的には、保護膜２は、有機樹脂材として感光性樹脂材を用いれば、スピン塗布法及びリソグラフィ法により形成することが可能となる。なお、各素子形成領域１Ａにおける素子の機能を電気的に外部に引き出すパッド部分においては、パッシベーション膜及び保護膜２を形成せず、パッド部分を露出するように形成する。
【００３４】
第１の実施形態の特徴として、半導体ウエハ１における素子形成領域１Ａ同士の間のスクライブ領域３の上にも保護膜２を形成する。ここでは、図２（ｂ）に示すように、スクライブ領域３の上における、各素子形成領域１Ａの周縁部に形成された、例えば金属からなるシールリング１ａよりも外側部分のほぼすべての部分に保護膜２を残す構成としている。
【００３５】
次に、図３に示すように、半導体ウエハ１における保護膜２の反対側の面（裏面）を研削する。すなわち、裏面研削（バックグラインド）工程において、半導体ウエハ１の上に、該半導体ウエハ１の全面を覆うように粘着性を有する保護シート４を貼り付ける。その後、半導体ウエハ１をステージ５の上に保護シート４を介して保持する。続いて、半導体ウエハ１の裏面を研削装置の切削部６によって研削し、半導体ウエハの厚さを５０μｍ〜４００μｍ程度の厚さとする。
【００３６】
次に、図４に示すように、半導体ウエハ１の表面上の保護膜２から保護シート４を剥がす。続いて、ダイシング工程において、半導体ウエハ１の各スクライブ領域３の中心線３ａに沿って、切削用のブレード７により半導体ウエハ１を切断する。ここで、ブレード７の幅（＝切断幅）は３０μｍ〜４０μｍ程度で、スクライブ領域３の幅は約１００μｍで、保護膜２の幅も１００μｍ程度である。なお、ダイシング工程に用いる切削手段はブレード７に限られず、ブレードに代えてレーザ光を用いてもよく、また、ブレードとレーザ光とを併用してもよい。
【００３７】
このように、第１の実施形態によると、素子形成領域１Ａを有する半導体ウエハ１の上に形成される保護膜２の面積が、スクライブ領域３の上に形成した分だけ大きくなるため、半導体ウエハ１の裏面研削を行う際に、保護テープ４の半導体ウエハ１の表面に対する密着性が向上する。このため、裏面研削工程において、研削屑を含む水が素子形成領域１Ａに浸入し難くなる。但し、半導体ウエハ１上の外側から１列目の素子形成領域１Ａには少量の水が浸入するおそれは多少あるものの、２列目から内側の有効な素子形成領域１Ａには浸入することがない。
【００３８】
（第１の実施形態の一変形例）
図５（ａ）及び図５（ｂ）に第１の実施形態の一変形例を示す。ここでは、図２に示した構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。また、以下の各実施形態及びその変形例においても同様とする。
【００３９】
図５（ａ）及び図５（ｂ）に示すように、本変形例においては、半導体ウエハ１のスクライブ領域３の上に、ＴＥＧを含む素子形成領域１Ａの電気的特性を評価する評価用パッド８が選択的に設けられている。
【００４０】
このような構成を持つ半導体ウエハ１に対して、本変形例に係る樹脂材からなる保護膜２は、スクライブ領域３においては、各評価用パッド８を露出するように形成されている。従って、本変形例においても、半導体ウエハ１における素子形成領域１Ａ同士の間のスクライブ領域３の上には、各評価用パッド８を除いて保護膜２が形成されているため、第１の実施形態と同様の効果を得ることができる。
【００４１】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について図６を参照しながら説明する。
【００４２】
図６（ａ）及び図６（ｂ）に示すように、第２の実施形態に係る半導体装置は、スクライブ領域３の上に形成する樹脂材からなる保護膜２をスクライブ領域３の中心線３ａに沿って形成し、且つその幅をダイシング用のブレード７の幅よりも小さい２０μｍ程度としている。また、図６（ｂ）に示すように、ブレード７の幅は、例えば３０μｍ〜４０μｍ程度であり、スクライブ領域３の上の保護膜２の幅は、ダイシング工程により除去できるように設定している。
【００４３】
一般に、樹脂材からなる保護膜２をダイシングすると、ブレード７の側面に樹脂材による目詰まりを起こしやすく、ブレード７の側面を頻繁に磨く必要がある。しかしながら、第２の実施形態においては、ブレード７の側面が保護膜７とは接触しないため、ブレード７の目詰まりが起こり難くなる。
【００４４】
さらに、第１の実施形態と同様に、半導体ウエハ１におけるスクライブ領域３の上にも保護膜２を設けているため、裏面研削の際に、半導体ウエハ１の内側に配置された有効な素子形成領域１Ａには研削時の汚染された水が浸入することがない。
【００４５】
（第２の実施形態の第１変形例）
図７（ａ）及び図７（ｂ）に第２の実施形態の第１変形例を示す。図７（ａ）及び図７（ｂ）に示すように、第１変形例においては、半導体ウエハ１のスクライブ領域３の上に、ＴＥＧを含む素子形成領域１Ａの電気的特性を評価する評価用パッド８が選択的に設けられている。
【００４６】
このような構成を持つ半導体ウエハ１に対して、第１変形例に係る樹脂材からなる保護膜２は、スクライブ領域３においては、各評価用パッド８の周囲を囲むように形成されてている。従って、第１変形例においても、半導体ウエハ１における素子形成領域１Ａ同士の間のスクライブ領域３の上には、保護膜２が連続して形成されるため、評価用パッド８が形成されていても、保護シート４と保護膜２との密着力が弱まることがない。
【００４７】
また、スクライブ領域３の上に形成された保護膜２は、その大部分がスクライブ領域３の中心線３ａの上にブレード７の幅よりも狭く形成されており、半導体ウエハ１のダイシング時においては、ブレード７が評価用パッド８の周辺部でのみ保護膜２を切断する構成であるため、ブレード７にも目詰まりはほとんど生じることがない。従って、第２の実施形態と同様の効果を得ることができる。
【００４８】
（第２の実施形態の第２変形例）
図８（ａ）及び図８（ｂ）に第２の実施形態の第２変形例を示す。図８（ａ）及び図８（ｂ）に示すように、第２変形例においては、スクライブ領域３の上に形成される保護膜２を、評価用パッド８の周囲を全て囲むのではなく、該評価用パッド８の中心線３ａに対して片側のみを囲むように形成している。
【００４９】
このようにすると、上記の第１変形例とほぼ同等の効果を得られる上に、スクライブ領域３の上の保護膜２が評価用パッド８の片側のみを囲む構成を採るため、スクライブ部領域３自体の幅を小さくすることができる。
【００５０】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について図９を参照しながら説明する。
【００５１】
図９に示すように、第３の実施形態に係る半導体装置は、スクライブ領域３の上に形成する樹脂材からなる保護膜２を、スクライブ領域３の中心線３ａに沿って形成する第１の保護膜２Ａと、各素子形成領域１Ａの周囲をそれぞれ囲む第２の保護膜２Ｂとして形成している。従って、スクライブ領域３における評価用パッド８が形成されていない領域においては、該スクライブ領域３の中心線３ａ上の第１の保護膜２Ａと、各素子形成領域１Ａを囲む第２の保護膜２Ｂとの３本の線状の保護膜２Ａ、２Ｂが形成される。なお、評価用パッド８は、第１の保護膜２Ａと第２の保護膜２Ｂとによってその周囲が囲まれる。
【００５２】
このようにすると、第２の実施形態の第１変形例と比べて、スクライブ領域３における保護膜２Ａ、２Ｂの上面の面積が大きくなるため、裏面研削時における半導体ウエハ１の保護シート４と保護膜２Ａ、２Ｂとの密着性がより高くなるという効果を奏する。
【００５３】
また、第２の実施形態と同様に、第１の保護膜２Ａの幅は２０μｍ程度であり、第２の保護膜２Ｂの幅は、１０μｍ〜２０μｍ程度である。これにより、ダイシング用のブレード７が第２の保護膜２Ｂとは接触することがない。
【００５４】
（第３の実施形態の第１変形例）
図１０に第３の実施形態の第１変形例を示す。図１０に示すように、第１変形例においては、スクライブ領域３の上の第１の保護膜２Ａを設けずに、各素子形成領域１Ａを囲む第２の保護膜２Ｂのみを形成する構成としている。また、評価用パッド８の周囲は第２の保護膜２Ａによって囲むように形成している。さらに、スクライブ領域３の上において互いに平行に延びる第２の保護膜２Ｂ同士をこれらと交差する方向に接続する接続部２ａを設けている。
【００５５】
第１変形例によると、スクライブ領域３の上に形成された第２の保護膜２Ｂは、ダイシング用のブレード７との接触面積を大幅に低減できるため、ブレード７の目詰まりを大きく改善することができる。その上、スクライブ領域３の上に形成される第２の保護膜２Ｂ同士を接続部２ａによって局所的に接続することにより、半導体ウエハ１に裏面研削を行う際の研削屑を含む汚染された水がスクライブ領域３に浸入することを防止できる。
【００５６】
（第３の実施形態の第２変形例）
図１１に第３の実施形態の第２変形例を示す。図１１に示すように、第２変形例においては、スクライブ領域３の上に形成され、各素子形成領域１Ａを囲む第２の保護膜２Ｂを井桁状に交差するように形成している。従って、第２の保護膜２Ｂ同士の接続部２ａは、井桁状の交差部となる。
【００５７】
第２変形例においても、第１変形例と同様に、スクライブ領域３に研削時の汚染された水の浸入経路を断つ構成を有している。さらには、スクライブ領域３上において、第２の保護膜２Ｂにおけるブレード７による研削量を少なくすることができる。これにより、裏面研削時の水の浸入を防止できると共に、ブレード７の目詰まりを大幅に抑制することができる。
【産業上の利用可能性】
【００５８】
本発明に係る半導体装置及びその製造方法は、半導体ウエハの裏面を研削する際に、スクライブ領域からの研削屑等の浸入を防止できることから、素子形成領域の表面の汚れを防ぐことができ、半導体ウエハの裏面が研削される半導体装置及びその製造方法等に有用である。
【符号の説明】
【００５９】
１    半導体ウエハ
１Ａ  素子形成領域
１ａ  シールリング
２    保護膜
２Ａ  第１の保護膜
２Ｂ  第２の保護膜
２ａ  接続部
３    スクライブ領域
３ａ  中心線
４    保護シート
５    ステージ
６    切削部  
７    ブレード
８    評価用パッド
【図１】
2011129551.tif 000003
【図２】
2011129551.tif 000004
【図３】
2011129551.tif 000005
【図４】
2011129551.tif 000006
【図５】
2011129551.tif 000007
【図６】
2011129551.tif 000008
【図７】
2011129551.tif 000009
【図８】
2011129551.tif 000010
【図９】
2011129551.tif 000011
【図１０】
2011129551.tif 000012
【図１１】
2011129551.tif 000013
【図１２】
2011129551.tif 000014
【図１３】
2011129551.tif 000015
【図１４】
2011129551.tif 000016