(57)【要約】【課題】  予定していない位置から光が放出されるのを抑制することができる発光素子アレイを提供する。【解決手段】  本発明に係る発光素子アレイ１は、ＤＢＲ層５と、少なくとも一層のｎ型半導体層１１からなるｎ型半導体領域及び少なくとも一層のｐ型半導体層１５，１７からなるｐ型半導体領域を有する半導体積層部からなり、互いに離間して配置されるとともにＤＢＲ層５に接するように設けられた複数の発光素子７と、を備えることを特徴とする。【選択図】  図３
2011035031.tif 000002
【特許請求の範囲】
【請求項１】
ＤＢＲ層と、
少なくとも一層のｎ型半導体層からなるｎ型半導体領域及び少なくとも一層のｐ型半導体層からなるｐ型半導体領域を有する半導体積層部からなり、互いに離間して配置されるとともに前記ＤＢＲ層に接するように設けられた複数の発光素子と、
を備えることを特徴とする、発光素子アレイ。
【請求項２】
半導体基板をさらに備え、
前記ＤＢＲ層は、前記半導体基板の一方の主面上に設けられていることを特徴とする、請求項１に記載の発光素子アレイ。
【請求項３】
前記ｐ型半導体領域及び前記ｎ型半導体領域のうちの一方に接続された第一電極と、
前記半導体基板の他方の主面上に設けられた第二電極と、
をさらに備え、
前記第一電極が接続された前記ｐ型半導体領域及び前記ｎ型半導体領域のうちの一方と、前記ＤＢＲ層との間に、前記ｐ型半導体領域及び前記ｎ型半導体領域のうちの他方が配置されていることを特徴とする、請求項２に記載の発光素子アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子アレイに関する。
【背景技術】
【０００２】
従来、複数の発光部を備えた発光素子アレイが種々提案されている。例えば、特許文献１の図１〜図３に記載された発光ダイオードアレイでは、ＧａＡｓ基板上に複数の発光部が一列に配列されている。この発光部は、ＧａＡｓ基板上に形成されたＤＢＲ層上に、ｐ型ＧａＡｓオーミックコンタクト層、ｐ型ＧａＡｓＡｌ層、ｎ型ＧａＡｓＡｌ層及びｎ型ＧａＡｓオーミックコンタクト層を順次積層して構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−８０５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の発光ダイオードアレイでは、ＤＢＲ層上に設けられたｐ型ＧａＡｓオーミックコンタクト層が、一列に配列された複数の発光部間に連続して延びている。そのため、各発光部の内部で発生した光の一部がＤＢＲ層で反射され、ｐ型ＧａＡｓオーミックコンタクト層の内部を発光部の配列方向に伝搬し、ｐ型ＧａＡｓオーミックコンタクト層の端部から放出される。したがって、特許文献１の発光ダイオードアレイでは、発光部以外の予定していない位置から光が放出されるという問題があった。
【０００５】
本発明は上記問題を解決するためになされたものであり、予定していない位置から光が放出されるのを抑制することができる発光素子アレイを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る発光素子アレイは、ＤＢＲ層と、少なくとも一層のｎ型半導体層からなるｎ型半導体領域及び少なくとも一層のｐ型半導体層からなるｐ型半導体領域を有する半導体積層部からなり、互いに離間して配置されるとともに前記ＤＢＲ層に接するように設けられた複数の発光素子と、を備えることを特徴とする。
【０００７】
また、上記発光素子アレイにおいて、半導体基板をさらに備え、前記ＤＢＲ層が、前記半導体基板の一方の主面上に設けられていてもよい。この場合、前記ｐ型半導体領域及び前記ｎ型半導体領域のうちの一方に接続された第一電極と、前記半導体基板の他方の主面上に設けられた第二電極と、をさらに備え、前記第一電極が接続された前記ｐ型半導体領域及び前記ｎ型半導体領域のうちの一方と、前記ＤＢＲ層との間に、前記ｐ型半導体領域及び前記ｎ型半導体領域のうちの他方が配置されていることが好ましい。
【発明の効果】
【０００８】
本発明に係る発光素子アレイによれば、予定していない位置から光が放出されるのを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明に係る発光素子アレイの一実施形態を示す平面図である。
【図２】図１の発光素子アレイのII−II線断面図である。
【図３】図１の発光素子アレイのIII−III線断面図である。
【図４】図１の発光素子アレイの製造工程を示す要部断面図である。
【図５】図１の発光素子アレイの製造工程を示す要部断面図である。
【図６】図１の発光素子アレイの製造方法を説明するための平面図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係る発光素子アレイの一実施形態について、図面を参照しつつ説明する。
【００１１】
図１〜図３に示すように、本実施形態に係る発光素子アレイ１は、基板３と、基板３上に設けられたＤＢＲ（Distributed Bragg Reflector）層５と、ＤＢＲ層５上に設けられた複数の発光素子７と、各発光素子７に接続された表面電極９とを備えている。
【００１２】
基板３は、基板面方位が（１００）であるＧａＡｓ基板であり、直交する辺Ａ，Ｂがそれぞれ、［１１０］方向，［１−１０］方向に沿って切断され、矩形状に形成されている。なお、本実施形態においては、結晶格子における
【００１３】
【数１】
2011035031.tif 000003
【００１４】
方向を、便宜上、［１−１０］方向と記載する。
【００１５】
基板３の厚さは、例えば３５０μｍとする。また、基板３は、ｎ型不純物であるＳｉが例えば０．７〜１．９×１０１８ａｔｏｍｓ／ｃｃの濃度でドーピングされ、ｎ型の導電性を有している。
【００１６】
ＤＢＲ層５は、基板３の上面（一方の主面）全体に設けられており、複数の発光素子７間に連続して延びている。このＤＢＲ層５は、ＡｌＩｎＰからなる層とＧａＩｎＰからなる層とを一組として５〜２０組積層することで形成されており、その厚さが０．５〜２μｍ程度となっている。また、このＤＢＲ層５には、ｎ型不純物としてＳｉがドーピングされている。Ｓｉのドーピング濃度は、例えば２×１０１８ａｔｏｍｓ／ｃｃ程度とする。このＤＢＲ層５は、後述する発光素子７の活性層１３からＤＢＲ層５側に向けて発せられた光を反射する機能を有している。
【００１７】
図１に示すように、各発光素子７は、［１−１０］方向に沿って列をなし、互いに離間して配置されている。各発光素子７はそれぞれ、平面視矩形状に形成されており、［１−１０］方向に沿う側面（図２の左右の側面）と、［１１０］方向に沿う側面（図３の左右の側面）とを有している。なお、図２では、［１−１０］方向が紙面の奥から手前に向かう方向であり、図３では、［１１０］方向が紙面の奥から手前に向かう方向である。
【００１８】
また、図２に示すように、各発光素子７における［１−１０］方向に沿う側面は、逆メサ形状を有している。図３に示すように、各発光素子７における［１１０］方向に沿う側面は、順メサ形状を有している。なお、本実施形態において、「逆メサ形状」とは、発光素子７の幅が底面で最も狭く且つ上面で最も広くなった形状のみならず、発光素子７の幅が底面と上面との間の位置で最も狭くなった形状を含むものとする。一方、「順メサ形状」とは、発光素子７の幅が底面で最も広く且つ上面で最も狭くなった形状をいう。
【００１９】
また、各発光素子７は、図２及び図３に示すように、ＤＢＲ層５上に、ｎ型クラッド層１１、活性層１３、ｐ型クラッド層１５及び電流拡散層１７を順次エピタキシャル成長させることで形成されている。これにより、各発光素子７は、ＤＢＲ層５に接するように設けられている。なお、本実施形態では、ｎ型クラッド層１１が本発明におけるｎ型半導体領域を構成し、ｐ型クラッド層１５及び電流拡散層１７が本発明におけるｐ型半導体領域を構成している。また、ｎ型クラッド層１１、活性層１３、ｐ型クラッド層１５及び電流拡散層１７が、本発明における半導体積層部を構成している。
【００２０】
ｎ型クラッド層１１は、ｎ型不純物としてＳｉがドーピングされた厚さが０．５μｍ程度であるＡｌＩｎＰからなる。Ｓｉのドーピング濃度は、例えば、８×１０１７ａｔｏｍｓ／ｃｃ程度とする。
【００２１】
活性層１３は、厚さが０．３μｍ程度であるＡｌＧａＩｎＰからなる。なお、この活性層１３には、不純物をドーピングしていない。
【００２２】
ｐ型クラッド層１５は、ｐ型不純物としてＭｇがドーピングされた厚さが０．４μｍ程度であるＡｌＩｎＰからなる。Ｍｇのドーピング濃度は、例えば、７×１０１７ａｔｏｍｓ／ｃｃとする。
【００２３】
電流拡散層１７は、ｐ型不純物としてＭｇがドーピングされた厚さが１．１μｍ程度であるＧａＰからなる。Ｍｇのドーピング濃度は、例えば、１．５×１０１８ａｔｏｍｓ／ｃｃとする。
【００２４】
図２及び図３に示すように、ＤＢＲ層５及び発光素子７の露出する表面は、電気絶縁性及び透光性を有するＳｉＮ等からなる絶縁膜１９によって全体的に覆われている。なお、絶縁膜１９における発光素子７の上面を被覆する部分には、後述する表面電極９のリード部９ｂを発光素子７の上面に接続するための貫通孔１９ａが形成されている。なお、図１では、説明の便宜上、絶縁膜１９を図示していない。
【００２５】
図１に示すように、表面電極９（第一電極）は、絶縁膜１９上に千鳥状に配置されたパッド部９ａと、発光素子７とパッド部９ａとを接続するリード部９ｂとを有している。図２に示すように、リード部９ｂは、絶縁膜１９に形成された貫通孔１９ａを介して発光素子７の上面に接続され、後述する充填材２１上を介して引き出され、図３に示すパッド部９ａに接続されている。このパッド部９ａ及びリード部９ｂで形成される表面電極９は、例えば厚さが２５０Å程度のＣｒと厚さが１μｍ程度のＡｕとの積層体で形成することができる。
【００２６】
図２に示すように、充填材２１は、発光素子７の［１−１０］方向に沿う側面の逆メサ形状によって形成される凹部Ｃを埋めるように絶縁膜１９上に形成されている。また、図１に示すように、この充填材２１は、発光素子７の［１−１０］方向に沿う側面の全体に接しておらず、部分的に接するように設けられている。なお、図１では、この充填材２１の形成領域を斑点模様で示している。そして、この充填材２１上に表面電極９のリード部９ｂが配線されることで、蒸着等を用いてリード部９ｂを形成する際の断線等を抑制している。充填材２１の材料としては、例えば、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノール樹脂等が挙げられる。
【００２７】
図２に示すように、基板３における発光素子７が形成された面とは反対側の面（他方の主面）上には、その面の全体に亘って裏面電極２３（第二電極）が形成されている。この裏面電極２３は、例えば、厚さが３０００〜４０００ÅのＡｕとＧｅとの合金層と、厚さが２５０Å程度のＣｒ層と、厚さが１μｍ程度のＡｕ層との積層体で形成することができる。
【００２８】
以上のように構成された発光素子アレイ１は、表面電極９と裏面電極２３との間に順方向電圧を印加することで、発光素子７に電流が供給され、活性層１３が発光する。
【００２９】
次に、発光素子アレイ１の製造方法の一実施形態について、図面を参照しつつ説明する。図４及び図５は、発光素子アレイ１の製造工程を説明するための要部断面図である。なお、図４（ａ）〜（ｃ）及び図５（ｄ）〜（ｆ）において、左図は、図１の発光素子アレイ１のII−II線断面における製造工程を示し、右図は、図１の発光素子アレイ１のIII−III線断面における製造工程を示す。また、ここでは、図６に示すように、円盤状の一枚の基板（半導体ウエハ）Ｗに複数個の発光素子アレイ１を同時に作り込む場合について説明する。
【００３０】
まず、図４（ａ）に示すように、ＤＢＲ層５、ｎ型クラッド層１１、活性層１３、ｐ型クラッド層１５及び電流拡散層１７が一方の表面に連続してエピタキシャル成長された、円盤状の一枚の基板Ｗを準備する。なお、この円盤状の基板Ｗは、後述するようにダイシングによって切断され、矩形状の基板３を構成するものである。また、ＤＢＲ層５、ｎ型クラッド層１１、活性層１３、ｐ型クラッド層１５及び電流拡散層１７は、例えば、ＭＯＣVD（Metal Organic Chemical Vapor Deposition）法を用いて形成することができる。
【００３１】
そして、同じく図４（ａ）に示すように、公知のフォトリソグラフィー法等を用いて、電流拡散層１７上にフォトレジストからなるエッチングマスクＭを形成する。このエッチングマスクＭは、後述するように、ｎ型クラッド層１１、活性層１３、ｐ型クラッド層１５及び電流拡散層１７（以下、これらの層を化合物半導体層Ｓという）をエッチングして複数の発光素子７を形成するためのものであり、直交する辺が［１１０］方向と［１−１０］方向とに沿う矩形状に形成されるとともに、［１−１０］方向に列状に並べて設けられている。
【００３２】
次に、化合物半導体層Ｓを表面反応律速でエッチングすることによって、図４（ｂ）に示すように、複数の発光素子７が［１−１０］方向に沿って列をなして形成される。また、このとき、化合物半導体層Ｓの結晶方位に依存して、図４（ｂ）の左図に示すように発光素子７の［１−１０］方向に沿う側面が逆メサ形状に形成され、図４（ｂ）の右図に示すように発光素子７の［１１０］方向に沿う側面が順メサ形状に形成される。なお、表面反応律速のエッチング液としては、例えば、Ｈ２ＳＯ４とＨ２Ｏ２とＨ２Ｏとを所定の割合（例えば、１：１２：３７）で混合したものが挙げられる。そして、エッチング終了後に、エッチングマスクＭを除去する。
【００３３】
続いて、図４（ｃ）に示すように、発光素子７が形成されたＤＢＲ層５上にＣＶＤ（Chemical Vapor Deposition）法等を用いて絶縁膜１９を形成した後、フォトリソグラフィー法等を用いて貫通孔１９ａを形成する。なお、このとき、図４（ｃ）の左図に示すように、発光素子７の逆メサ形状の側面にも絶縁膜１９が形成されているが、これは、ＣＶＤ法等によって化学反応を用いて堆積させているためである。
【００３４】
次いで、図５（ｄ）の左図に示すように、形成された絶縁膜１９上に、ポリイミド樹脂等をスピンコート法等を用いて塗布し、フォトリソグラフィー法等を用いて充填材２１を所定の形状に形成する。
【００３５】
次に、絶縁膜１９及び充填材２１上にフォトレジストを塗布し、フォトリソグラフィー法により所望のパターンを露光、現像した後、抵抗加熱蒸着法や電子ビーム蒸着法等を用いて、表面電極９を形成するための金属膜を形成する（不図示）。そして、リフトオフ法によって、フォトレジストを除去し、図５（ｅ）に示すように表面電極９を所定の形状に形成する。
【００３６】
そして、図５（ｆ）に示すように、円盤状の基板Ｗにおける発光素子７が形成された面と反対側の面に、抵抗加熱蒸着法や電子ビーム蒸着法等を用いて裏面電極２３を形成する。
【００３７】
以上の工程により、図６に示すように、円盤状の一枚の基板Ｗに複数の発光素子アレイ１が形成される。
【００３８】
そして最後に、この基板Ｗをダイシングによって切断し、図１に示すように矩形状の個々の発光素子アレイ１に分離する。このとき、直交する辺がそれぞれ［１１０］方向と［１−１０］方向とに沿うように図６の基板Ｗを切断する。
【００３９】
以上のように構成された本実施形態に係る発光素子アレイ１によれば、複数の発光素子７が互いに離間して配置されるとともに、ＤＢＲ層５に接するように設けられているため、予定していない位置から光が放出されるのを抑制することができる。
【００４０】
つまり、例えば、特許文献１に記載された従来例では、上記のように、ＤＢＲ層上に設けられたｐ型ＧａＡｓオーミックコンタクト層が複数の発光部間に連続して延びているため、各発光部の内部で発生した光の一部が、ｐ型ＧａＡｓオーミックコンタクト層の内部を伝搬してその端部から放出される。そのため、発光部以外の予定していない位置から光が放出される。
【００４１】
これに対し、本実施形態に係る発光素子アレイ１では、複数の発光素子７が互いに離間して配置されるとともに、ＤＢＲ層５に接するように設けられている。そのため、発光素子７の内部で発生した光は、複数の発光素子７間を伝搬することがなく、各発光素子７の直下に位置するＤＢＲ層５によって反射される。したがって、各発光素子７の内部で発生した光は、各発光素子７に対応する位置から放出され、従来例のように予定していない位置から放出されるのを抑制することができる。
【００４２】
さらに、本実施形態に係る発光素子アレイ１によれば、このように各発光素子７の内部で発生した光が予定していない位置から放出されるのを抑制しているため、各発光素子７に対応する位置から放出される光の強度を増大させることができる。
【００４３】
また、本実施形態に係る発光素子アレイ１では、図３に示すように、ＤＢＲ層５が各発光素子７毎に分離されているのではなく、複数の発光素子７間に連続して延び、基板３の上面全体に設けられている。これにより、基板３とＤＢＲ層５との接触面積が大きくなるため、これらの間の接触抵抗を小さくすることができ、駆動電圧を小さくすることができる。ＤＢＲ層は一般的に電気抵抗が大きいため、こうすることで駆動電圧を小さくするのに効果的である。
【００４４】
また、本発明者らの実験によれば、閃亜鉛鉱型結晶構造を有する半導体ウエハを切断した場合、［１１０］方向の切断面の方が他の方向の切断面に比べ、チッピング（欠けやひび等）の数が少ないとともに、生じるチッピングの大きさも小さいことがわかっている。
【００４５】
したがって、本実施形態によれば、閃亜鉛鉱型結晶構造を有するＧａＡｓからなる基板３の［１１０］方向の切断面の切断状態が良好となるため、例えばプリントヘッド等に用いるために、チップ形態である複数個の発光素子アレイ１を一列に並べた場合に省スペース化を図ることができる。
【００４６】
つまり、発光素子アレイ１における複数の発光素子７は、［１−１０］方向に沿って列状に配置されているので、このように一列に並べる場合には、隣接する発光素子アレイ１における基板３の［１１０］方向の切断面を対向させることになる。このとき、この［１１０］方向の切断面の切断状態が悪くなるのであれば、この切断面の一番近くに配置される発光素子７がチッピングによる損傷を受けないように、この発光素子７からこの切断面をある程度離して配置する必要がある。そのため、必然的に基板３を［１−１０］方向に大きくしなければならない。これに対し、発光素子アレイ１によれば、基板３の［１１０］方向の切断面の切断状態が良好であるため、この切断面を一番近くの発光素子７に近づけることができる。したがって、基板３の［１−１０］方向の大きさを小さくすることができ、上記のように発光素子アレイ１を一列に並べた場合には、発光素子アレイ１の配列方向の設置スペースを小さくすることができる。
【００４７】
また、このように基板３の［１１０］方向の切断面とその一番近くに配置された発光素子７との間隔を小さくすることができるので、上記のように発光素子アレイ１を一列に並べた場合に、隣接する発光素子アレイ１の対向する切断面のそれぞれに一番近い発光素子７間の間隔を小さくすることができる。そのため、複数の発光素子７を所定の間隔で配置した各発光素子アレイ１を上記のように一列に並べた場合にも、複数の発光素子７の配置間隔を一定に維持し易くなっている。
【００４８】
また、本実施形態によれば、発光素子７の［１−１０］方向に沿う側面の逆メサ形状によって形成される凹部Ｃを埋めるように充填材２１を設けているため、表面電極９の断線等の不具合の発生を抑制することができる。つまり、充填材２１が存在しない場合、例えば抵抗加熱蒸着法、電子ビーム蒸着法等の蒸着法やスパッタリング法等によって表面電極９を形成しようとすると、逆メサ形状を有する側面が凹状になっているため、この側面上には電極材料が回り込まず、堆積され難い。そのため、この側面上に表面電極９が形成されず断線したり、形成されたとしても表面電極９が比較的薄くなるため断線し易くなるという問題があった。これに対し、発光素子アレイ１では、この逆メサ形状によって形成される凹部Ｃを埋めるように充填材２１が設けられており、表面電極９がこの充填材２１上に配線されているため、上記のような発光素子７の逆メサ形状に起因する表面電極９の断線等を抑制することができる。
【００４９】
また、本実施形態によれば、図１に示すように、充填材２１が発光素子７の［１−１０］方向に沿う逆メサ形状の側面と部分的に接するように形成されているため、充填材２１がこの側面に全体的に接する場合に比べて、発光素子７から発せられる光が充填材２１の内部に伝搬するのを抑制することができる。こうすることで、充填材２１の内部に伝搬した光が、発光素子アレイ１上の予定しない位置から漏れ出ることを抑制することができる。
【００５０】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて種々の変更が可能である。
【００５１】
例えば、上記実施形態では、図２及び図３に示すように、発光素子７のｐ型半導体領域（ｐ型クラッド層１５及び電流拡散層１７）とｎ型半導体領域（ｎ型クラッド層１３）との間に順方向電圧を印加するために、電流拡散層１７上に表面電極９を接続し、基板３上に裏面電極２３を接続しているが、これに限定されるものではない。例えば、図示しないが、基板３上に裏面電極２３を設けず、ｎ型クラッド層１１の上面を露出させて、この露出部分に裏面電極２３を接続するように設けてもよい。
【００５２】
また、上記実施形態おける発光素子７は、ＤＢＲ層５側からｎ型半導体領域及びｐ型半導体領域を順に形成しているが、これに限定されるものではない。例えば、逆に、ＤＢＲ層５側からｐ型半導体領域及びｎ型半導体領域を順に形成してもよい。この場合、ＤＢＲ層５及び基板３にｐ型不純物をドーピングし、ｐ型の導電性を有するようにする。
【００５３】
また、発光素子７は、ｐ型半導体領域とｎ型半導体領域とによってｐｎ接合領域が形成される限り、上記実施形態のようにｎ型半導体領域とｐ型半導体領域との間に活性層１３等の他の層を設けた構成や、逆に活性層１３を省略した構成にしてもよい。
【００５４】
また、上記実施形態に係る発光素子アレイ１は基板３を備えているが、例えば、上記実施形態の製造方法における図５（ｅ）までの工程を実施した後に、レーザーリフトオフ法等を用いて基板３とＤＢＲ層５とを分離し、基板３を備えない発光素子アレイ１を形成してもよい。この場合、裏面電極２３はＤＢＲ層５の下面に形成するとよい。
【００５５】
また、発光素子７を構成する半導体材料は、上記実施形態に限定されるものではなく、例えば、所望の発光波長を有するように適宜選択すればよい。また、ＤＢＲ層５を構成する半導体材料は、例えば、発光素子７から発せられる光に対して高い反射性を有するように適宜選択すればよい。また、上記実施形態では、基板３としてＧａＡｓ基板を用いているが、ＤＢＲ層５及び発光素子７の各半導体層を結晶成長可能なものである限り、特に限定されるものではない。
【符号の説明】
【００５６】
１  発光素子アレイ
３  基板
５  ＤＢＲ層
７  発光素子
９  表面電極
２３  裏面電極
【図１】
2011035031.tif 000004
【図２】
2011035031.tif 000005
【図３】
2011035031.tif 000006
【図４】
2011035031.tif 000007
【図５】
2011035031.tif 000008
【図６】
2011035031.tif 000009