(57)【要約】【課題】本発明の課題は、プリント基板製造前の設計データ、あるいは製造後の動作で電気的干渉が問題になったプリント基板に対し、クリアランス連鎖による電気的干渉が許容範囲内にあるかを判定するプリント基板設計検証システムを提供することにある。【解決手段】前記課題は、プリント基板設計検証システムにおいて、ＣＡＤデータからクリアランス情報取得部３０と、配線情報取得部４０と、クリアランス連鎖解析部５０と、クリアランス連鎖と配線の交差検証部６０と不合格箇所リスト生成部８０とを備えることによって達成される。【選択図】図１
2011257897.tif 000002
【特許請求の範囲】
【請求項１】
プリント基板のＣＡＤデータおよび検証フィルタ情報が入力されるプリント基板設計検証システムであって、
前記ＣＡＤデータから前記プリント基板上のクリアランス情報を抽出するクリアランス情報取得部と、
前記ＣＡＤデータから前記プリント基板上の配線情報を抽出し、検証フィルタ情報を用いて検証対象となる配線を決定する配線情報取得部と、
前記クリアランス情報取得部にて取得した情報に基づいてクリアランスが連鎖している箇所を決定するクリアランス連鎖解析部と、
前記配線情報部にて検証対象となった配線と、前記クリアランス連鎖解析部の解析結果情報を用いて、クリアランス連鎖と配線が交差する箇所を検証するクリアランス連鎖と配線の交差検証部を備えることを特徴とするプリント基板設計検証システム。
【請求項２】
請求項１記載のプリント基板設計検証システムにおいて、
電源層またはグランド層に、連続スルーホールのクリアランス部分が相互に接触することで生じている切り欠け部の端は配線により分割された領域別に決定し、電源層またはグランド層に、連続スルーホールのクリアランス部分が相互に接触することで生じている切り欠け部と配線の交差する点と各々の前記領域で最遠の距離を算出し、最短の距離を電源層またはグランド層に、連続スルーホールのクリアランス部分が相互に接触することで生じている切り欠け部の端からの距離と決定することを特徴とするプリント基板設計検証システム。
【請求項３】
請求項２記載のプリント基板設計検証システムにおいて、
電源層またはグランド層に、連続スルーホールのクリアランス部分が相互に接触することで生じている切り欠け部の端と配線間における合否判定となる距離は信号配線の周波数に依存して決定することを特徴とするプリント基板設計検証システム。
【請求項４】
請求項２記載のプリント基板設計検証システムにおいて、
クリアランス径の製造誤差を考慮することを特徴とするプリント基板設計支援システム。
【請求項５】
請求項４記載のプリント基板設計検証システムにおいて、
電源層またはグランド層に、連続スルーホールのクリアランス部分が相互に接触することで生じている切り欠け部の端と配線間における合否判定となる距離は切り欠け部の幅に依存して決定することを特徴とするプリント基板設計検証システム。
【請求項６】
請求項５記載のプリント基板設計検証システムにおいて、
配線の分岐により３つ以上の領域が形成される場合、配線２本による全組み合わせに対し請求項５記載のプリント基板設計検証システムにより合否判定を実施し、
１以上で不可判定の場合には不可と決定し、
全て可の場合に可と決定することを特徴とするプリント基板設計検証システム。
【請求項７】
請求項６記載のプリント基板設計検証システムにおいて、
合否判定で可と判定された場合、配線の位置を可と判定できる極限の位置を出力することを特徴とするプリント基板設計検証システム。
【請求項８】
請求項１記載のプリント基板設計支援システムにおいて、
連続スルーホールのクリアランス部分が相互に接触しないが、クリアランス間の導体長が信号周波数または当該導体長部分に通過する電流量に対し短く、実質クリアランス部分が相互に接触するのと同等となるパターンを摘出し、
電源層またはグランド層に、実質クリアランス部分が相互に接触するのと同等となるパターン部の端は配線により分割された領域別に決定し、電源層またはグランド層に、実質クリアランス部分が相互に接触するのと同等となるパターン部と配線の交差する点と各々の前記領域で最遠の距離を算出し、最短の距離を電源層またはグランド層に、実質クリアランス部分が相互に接触するのと同等となるパターン部の端からの距離と決定することを特徴とするプリント基板設計検証システム。
【請求項９】
請求項８記載のプリント基板設計検証システムにおいて、
クリアランス径の製造誤差を考慮することを特徴とするプリント基板設計支援システム。
【請求項１０】
請求項９記載のプリント基板設計検証システムにおいて、
電源層またはグランド層に、実質クリアランス部分が相互に接触するのと同等となるパターン部の端と配線間における合否判定となる距離は切り欠け部の幅に依存して決定することを特徴とするプリント基板設計検証システム。
【請求項１１】
請求項１０記載のプリント基板設計検証システムにおいて、
配線の分岐により３つ以上の領域が形成される場合、配線２本による全組み合わせに対し請求項１０記載のプリント基板設計検証システムにより合否判定を実施し、
１以上で不可判定の場合には不可と決定し、
全て可の場合に可と決定することを特徴とするプリント基板設計検証システム。
【請求項１２】
請求項１１記載のプリント基板設計検証システムにおいて、
合否判定で可と判定された場合、配線の位置を可と判定できる極限の位置を出力することを特徴とするプリント基板設計検証システム。
【請求項１３】
電源層またはグランド層において、導体の切り欠け部分が存在し、その切り欠け部が連続スルーホールのクリアランス部分が相互に接触することで生じていることを特徴とするプリント基板。
【請求項１４】
請求項１３記載のプリント基板において、
電源層またはグランド層において、一定長以上の導体の切り欠け部分が存在し、それとは異なる信号層において、該切り欠け部分を通過する信号配線パターンが存在する場合、該配線パターンが切り欠け部端点から必ず一定距離以内であることを特徴とするプリント基板。
【請求項１５】
請求項１４記載のプリント基板において、
電源層またはグランド層に、連続スルーホールのクリアランス部分が相互に接触することで生じている切り欠け部の端と配線間における合否判定となる距離は信号配線の周波数に依存して、該合否判定基準を満たすことを特徴とするプリント基板。
【請求項１６】
請求項１４記載のプリント基板において、
電源層またはグランド層に、連続スルーホールのクリアランス部分が相互に接触することで生じている切り欠け部の端と配線間における合否判定となる距離は切り欠け部の幅に依存して、切り欠け部の端点と配線間の距離が必ず合否判定の距離以内であることを特徴とするプリント基板。
【請求項１７】
請求項１６記載のプリント基板において、
配線の分岐により３つ以上の領域が形成される場合、配線２本による全組み合わせにおいて、切り欠け部の端点と配線間の距離が必ず合否判定の距離以内であることを特徴とするプリント基板。
【請求項１８】
電源層またはグランド層の切り欠け部が、連続スルーホールのクリアランス部分が相互に接触しないが、クリアランス間の導体長が信号周波数または当該導体長部分に通過する電流量に対し短く、実質クリアランス部分が相互に接触するのと同等となるパターンを持つことを特徴とするプリント基板。
【請求項１９】
請求項１８記載のプリント基板において、
電源層またはグランド層において、一定長以上の、実質クリアランス部分が相互に接触するのと同等となるパターンが存在し、それとは異なる信号層において、実質クリアランス部分が相互に接触するのと同等となるパターンを通過する信号配線パターンが存在する場合、該配線パターンが、実質クリアランス部分が相互に接触するのと同等となるパターンの端点から必ず一定距離以内であることを特徴とするプリント基板。
【請求項２０】
請求項１９記載のプリント基板において、
電源層またはグランド層において、実質クリアランス部分が相互に接触するのと同等となるパターンの端と配線間における合否判定内における合否判定となる距離は切り欠け部の幅に依存して、実質クリアランス部分が相互に接触するのと同等となるパターンの端点と配線間の距離が必ず合否判定の距離以内であることを特徴とするプリント基板。
【請求項２１】
請求項２０記載のプリント基板において、
配線の分岐により３つ以上の領域が形成される場合、配線２本による全組み合わせにおいて、実質クリアランス部分が相互に接触するのと同等となるパターンの端点と配線間が必ず合否判定の距離以内であることを特徴とするプリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板設計検証システムに関し、特に、プリント基板製造前における電気的干渉の検証の技術に関する。
【背景技術】
【０００２】
プリント基板は、半田接続によりＬＳＩ等の半導体部品を物理的および電気的に接続する役割を担っている。プリント基板上の半導体部品間の電気的接続は、プリント基板に設けた導体の配線を介しているのが一般的である。
【０００３】
プリント基板への部品の搭載精度が上がるにつれ、半導体とプリント基板との接続部の微細化が進んでいる。
【０００４】
それに伴い、プリント基板の層間を電気的に接続する目的で形成する貫通ヴィアの密度も上がり、貫通ヴィアと電気的に絶縁する目的で形成するクリアランスの密度も上がり、クリアランスが連鎖してしまう。
【０００５】
このクリアランス連鎖は、信号線のパターンおよびクリアランスの連鎖パターンによっては、電気的干渉の発生を引き起こし、誤動作の原因になる。
【０００６】
本発明は信号線のパターンとクリアランスの連鎖パターンから発生する電気的干渉が許容範囲内にあるかを判定するシステムを提供することにある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３２０９５９７号（Ｐ３２０９５９７）
【特許文献２】特開平６−１６８２９７号
【非特許文献】
【０００８】
【非特許文献１】ＣＱ出版社「シグナル・インテグリティ入門」９７頁
【発明の概要】
【発明が解決しようとする課題】
【０００９】
プリント基板製造前あるいは、プリント基板製造後に摘出した電気干渉において、クリアランス連鎖によってリターンパスが確保できず、電気的干渉が基準値を超える箇所を摘出し、修正するプリント基板設計検証システムを提供する。
【課題を解決するための手段】
【００１０】
本発明において開示される技術内容の内、代表的なものの概要を簡単に説明すれば、以下の通りである。
【００１１】
すなわち、代表的なものの概要は、ＣＡＤデータから抽出されたクリアランス情報および配線情報に基づいて、クリアランス連鎖解析部に基づいてクリアランス連鎖を検出し、電気的干渉の程度が許容される範囲か判定するクリアランス連鎖と配線の交差検証部とを備えたものである。
【発明の効果】
【００１２】
本発明において開示される技術内容の内、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００１３】
すなわち、代表的なものによって得られる効果は、プリント基板設計検証システムにおいて設計中途より、複雑なクリアランス連鎖によってリターンパスが確保されているか合否を判定し、否の場合、プリント基板製造前に設計を変更、修正することが可能になる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施の形態に係るプリント基板設計検証システム構成を示す構成図である。
【図２】本発明の一実施の形態に係るプリント基板設計検証システムで用いるクリアランスリストの一例を示す図である。
【図３】本発明の一実施の形態に係るプリント基板設計検証システムで用いる配線情報リストの一例を示す図である。
【図４】本発明の一実施の形態に係るプリント基板設計検証システムのクリアランス連鎖解析部でクリアランス連鎖と判定される一例を説明するための説明図である。
【図５】本発明の一実施の形態に係るプリント基板設計検証システムのクリアランス連鎖解析部で、製造公差を考慮した場合クリアランス連鎖と判定される一例を説明するための説明図である。
【図６】本発明の一実施の形態に係るプリント基板設計検証システムのクリアランス連鎖と配線の交差検証部を説明するための説明図である。
【図７】本発明の一実施の形態に係るプリント基板設計検証システムで図６より本発明を実施するための形態を説明する上で必要となる箇所のみを示した説明図である。
【図８】本発明の一実施の形態に係るプリント基板設計検証システムで本発明を実施するための形態を説明する上で必要となる図７を二次元化した説明図である。
【図９】本発明の一実施の形態に係るプリント基板設計検証システムで本発明を実施するための形態を説明する上で必要となる図８に示した配線の幅を０とした説明図である。
【図１０】本発明の一実施の形態に係るプリント基板設計検証システムで本発明を実施するための形態を説明する上で必要となる図９に示した電気特性の概念図である。
【図１１】本発明の一実施の形態に係るプリント基板設計検証システムで本発明を実施するための形態を説明する上で必要となる不合格と判定された図１０の修正後の概念を説明するための説明図である。
【図１２】本発明の一実施の形態に係るプリント基板設計検証システムで貫通ヴィアを介さずクリアランス領域と交差している一例を説明するための説明図である。
【図１３】本発明の一実施の形態に係るプリント基板設計検証システムで図１２を二次元化した説明図である。
【図１４】本発明の一実施の形態に係るプリント基板設計検証システムで本発明を実施するための形態を説明する上で必要となる図１３に示した電気特性の概念図である。
【図１５】本発明の一実施の形態に係るプリント基板設計検証システムで貫通ヴィアを介して配線が分岐している一例を説明するための説明図である。
【図１６】本発明の一実施の形態に係るプリント基板設計検証システムで図１５の断面図を示した説明図である。
【図１７】本発明の一実施の形態に係るプリント基板設計検証システムで複雑なクリアランス形状をしている一例を説明するための説明図である。
【図１８】本発明の一実施の形態に係るプリント基板設計検証システムの不合格箇所リストの一例を説明するための説明図である。
【図１９】特許第３２０９５９７号を引用した図である。
【発明を実施するための形態】
【００１５】
以下、本発明を実施するための形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
本発明は、クリアランス連鎖を摘出し、当該部に配線が直交する場合に発生するノイズが許容範囲か否かを検証するものである。尚、ここで言う直交とは交差点あるいは交差面があることを意味する。
【００１７】
図１により、本発明の一実施の形態に係るプリント基板設計システムの構成について説明する。図１は本発明の一実施の形態に係るプリント基板設計検証システムの構成を示す構成図である。
【００１８】
図１において、設計検証システム１００は、マウス、キーボード等の入力装置１０１、演算処理部１０２、各種データを格納するデータベース１０３および出力装置１０６から構成されている。また、プリント基板設計検証システム１００の内部では、演算処理部１０２により、設計検証手段１０４の各処理が実行されている。
【００１９】
設計検証手段１０４では、大別して５ステージで構成されており、プリント基板ＣＡＤデータ１からプリント基板上のクリアランス情報を取得するクリアランス情報取得部３０、プリント基板ＣＡＤデータ１より配線情報を取得し、配線情報リストを生成する配線情報取得部４０、クリアランス情報に基づきクリアランスが連鎖する箇所を摘出するクリアランス連鎖解析部５０、クリアランスが連鎖する箇所を通過する配線に対し、電気的干渉が許容される範囲かを判定するクリアランス連鎖と配線の交差検証部６０、前記クリアランス連鎖と配線の交差検証部にて不合格と判定した箇所のリストを生成する８０の各処理が順次行われている。
【００２０】
また、設計検証を実施するにあたり、入力情報としてプリント基板ＣＡＤデータ１が与えられる。
【００２１】
次に図２〜図１９により、本発明の一実施の形態に係るプリント基板設計検証システムの設計検証手段の処理について説明する。図２〜図１９は本発明の一実施の形態に係るプリント基板設計検証システムの検証処理を説明するための説明図である。
【００２２】
なお、以下の説明では配線は円弧等が含まれない線分の集合体、クリアランスは円形、座標の単位系はミリメートルであることを前提に説明するが、本発明はこれに限定されるものではない。
【００２３】
まず、設計検証手段の第１ステージでは、図１のクリアランス情報取得部３０にて、プリント基板ＣＡＤデータ１からクリアランスの中心座標、層名、クリアランスの直径を抽出し、クリアランスリストを作成する。クリアランスリストの例を図２の３１に示す。図２はプリント配線基板設計検証システムで用いるクリアランスリストの一例を示す図である。座標は円の中心座標を２次元座標によって表記、層名はプリント基板ＣＡＤデータから取得した層名を表記、直径はプリント基板ＣＡＤデータから取得した直径を表記する。
【００２４】
設計検証手段の第２ステージでは、図１の配線情報取得部４０にて、プリント基板ＣＡＤデータから配線情報を取得し、配線情報リストを作成する。
【００２５】
図１のプリント基板ＣＡＤデータから取得した配線情報リストの例を図３の４３に示す。図３はプリント基板設計検証システムで用いる配線情報リストの一例を示す図である。
配線名はプリント基板ＣＡＤデータから取得した配線名を表記、始点および終点は各配線を線分で区切り、各々区切られた直線情報を２次元座標によって表記、層名はプリント基板ＣＡＤデータから取得した当該線分が配置されている層名を表記する。
【００２６】
設計検証手段の第３ステージでは、図１のクリアランス連鎖解析部５０の処理を実施する。処理内容は、図２に示すクリアランスリストを用いて、クリアランスが連鎖している箇所を抽出する。抽出例を図４に示す。図４はプリント基板設計検証システムのクリアランス連鎖解析部でクリアランス連鎖と判定される一例の説明図である。図２に示すクリアランスリストに従い、クリアランス連鎖の有無の判定した結果、図４の５１−１は連鎖無し、５１−２は連鎖と判断される。なお、本実施例を説明するにあたり、図２に示したクリアランスリストの座標および直径に従い、図４〜図１０および図１２〜図１５を説明する。
【００２７】
しかし、図２のクリアランスリストはプリント基板のＣＡＤデータに基づき生成されるため、製造工程での公差が含まれていない。例えばクリアランス直径の製造公差がプラスマイナス０．１ミリメートルの場合、５１−１と５１−２は連鎖する可能性がある。よってプリント基板検証システムでは、製造公差に関しては、クリアランス連鎖ができる方向に最大の場合と仮定してクリアランス連鎖の判定を実施する。図４に対し、製造公差を考慮したクリアランス連鎖判定の結果を図５に示す。図５はプリント基板設計検証システムのクリアランス連鎖解析部で、製造公差を考慮した場合、クリアランス連鎖と判定される一例の説明図である。実線で示した５１−１および５１−２が図２のクリアランスリストに基づいたクリアランス情報、点線で示した６７−１、６７−２、６７−３、６７−４、６７−５が製造公差を考慮したクリアランス情報である。前記製造公差を考慮したクリアランスは、全て連鎖していると判定される。以下、点線で示した領域をクリアランス領域と言う。
【００２８】
設計検証手段の第４ステージでは、図１のクリアランス連鎖と配線の交差検証部６０の処理を実施する。処理内容は図３の配線情報リストと図５の製造交差を考慮したクリアランス領域情報を用いて、クリアランス領域と交差する配線を抽出して、電気的干渉の問題有無を判定する。第４ステージの処理の一例を図６〜図１１を用いて説明する。
【００２９】
図６はプリント基板設計検証システムの図１のクリアランス連鎖と配線の交差検証部６０を説明するための一例を示す図である。図中の６１−１〜６１−３は絶縁体を示し、６３−１〜６３−５は貫通ヴィアである。６４、６５、６６−１〜６６−４は導体を示している。
【００３０】
図７は、図６より本発明を実施するための形態を説明する上で必要となる箇所のみを示した図である。配線６２と配線６５は、貫通ヴィア６３−３を介して電気的に接続されている。電源層６４は配線６２および配線６５の共通のリターンパスとなっている。６７−１〜６７−５は連鎖しているクリアランスを示す。
【００３１】
図８は、本発明を実施するための形態を説明する上で必要となる、図７をＬａｙｅｒ方向に投影してｘ軸およびｙ軸に２次元化した概略図である。正方形７０は、配線６２と配線６５が接続している貫通ヴィア６３−３を中心とし、クリアランス領域を全て包含する最小の正方形であり、検証する領域となる。本例ではクリアランス６７−１と正方形７０が接する。クリアランス領域の幅は図６３−３から最遠の図６７−１の直径とする。最遠のクリアランスが複数ある場合は、それら全てを包含する幅とする。本図の場合は、図７１−０とする。
【００３２】
図９は、本発明を実施するための形態を説明する上で必要となる図８に示した６２および６５の配線幅を０とした説明図である。図９の配線６２−１は図８の配線６２の中央、図９の配線６５−１は図８の配線６５の中央に相当する。ここで正方形７０、配線の中央６２−１、６５−１によって形成できる領域に着目する。図９の場合、エリア１の７２、エリア２の７３の２つの領域が該当する。
【００３３】
図１０は、本発明を実施するための形態を説明する上で必要となる図９で描いた電気特性の概念図を示している。特許文献１の図９（ａ）に準じた記述とし、本特許の図１９にも抜粋している。分割した２つのエリアの内、少なくとも片側でリターンパスが確保できる場合、検証結果は合格とする。両方共にリターンパスが確保できない場合、検証結果は不合格とする。リターンパスの判定では、図１０の場合、７６の配線と７２のエリア１の中で最も遠いクリアランスの端までの距離７６−１、および７６の配線と７３のエリア２の中で最も遠いクリアランスの端までの距離７６−２の内小さい方の値を、判定基準と照合し、判定基準以下であれば合格とする。判定基準は動的に定義できるものとする。
【００３４】
以下、判定基準が１．５ミリメートルの例で説明する。
【００３５】
図１０において、エリア１の７６−１の距離は、配線７６のy座標が７．５５、クリアランス６７−１の上端のｙ座標が製造公差を含め９．８５であり、距離は２．３ミリメートルとなる。エリア２の７６−２の距離は、配線７６のy座標が７．５５、クリアランス６７−５の下端のy座標が製造公差を含め５．８０であり、距離は１．７５ミリメートルとなる。
【００３６】
判定では小さい方の値を用いるため、エリア２の７６−２の値１．７５ミリメートルと判定基準１．５ミリメートを比較する。本例では判定基準を超えているため、判定検証結果は不合格とする。
【００３７】
図１１は本発明を実施するための形態を説明する上で必要となる不合格と判定された図１０の修正後の概念図を示している。図１１は貫通ヴィア６７−３と貫通ヴィア６７−４の位置を入れ替える修正を実施した場合を示している。図１０では配線７７のｙ座標が６．７０、クリアランス６７−５の下端のy座標が製造公差を含め５．８０であり、エリア２の距離が０．９ミリメートルとなる。これは判定基準の１．５ミリメートル以下であり判定は合格となる。修正方法は自動あるいは対話的に実施する。
【００３８】
本実施例では貫通ヴィアの入れ替えによって不合格判定を合格判定に修正したが、本発明における修正方法は貫通ヴィアの入れ替えに限定するものではない。
【００３９】
図１２は本発明を実施するための形態を説明する上で必要となる貫通ヴィアを介さずクリアランス領域と交差している一例を示している。図１２の場合、配線６５−２のリターンパスが６４となるため検証が必要となる。
【００４０】
図１３は、本発明を実施するための形態を説明する上で必要となる図１２をＬａｙｅｒ方向に投影してｘ軸およびｙ軸に二次元化した概略図である。図１３の正方形７０−１の中心は、クリアランス領域と配線が重なる領域７９−１の中心７９−２とする。以降の処理は図９と同様である。
【００４１】
図１４は本発明を実施するための形態を説明する上で必要となる図１３で描いた電気特性の概念図を示している。図１４の場合、エリア２の７３−１において、配線７６−５とクリアランス６７−５の端の距離は１．３２５ミリメートルであり、判定基準の１．５ミリメートル以下であり、判定は合格となる。逆に言えば、判定基準まで０．１７５ミリメートルの余裕があり、配線７６−５を０．１７５ミリメートル、エリア１の７２−１側に移動することも可能である。本移動により、貫通ヴィア間に、より多くの配線を配置できる可能性がある。本移動は自動あるいは対話的に実施する。
【００４２】
図１５は本発明を実施するための形態を説明する上で必要となる貫通ヴィアを介して配線が分岐、即ち３本以上の配線が接続されている一例を示している。図１６は図１５の断面図を示した説明図である。
【００４３】
図１５の場合、配線６２−３、配線６５−４、配線６５−５のいずれの２つの組もリターンパスが同じ場合、すなわち、図１６（ａ）の場合、配線６２−３と配線６５−４、配線６２−３と配線６５−５、配線６５−４と配線６５−５の全組み合わせで検証をし、いずれも合格の場合のみ検証結果を合格とする。図１５および図１６（ａ）の例では、配線６５−４と配線６５−５の組み合わせの検証結果は合格であるが、配線６２−３と配線６５−４、配線６２−３と配線６５−５の場合不合格であるため、検証結果は不合格とする。配線６２−３と配線６５−４および配線６５−５のリターンパスが異なり、配線６５−４と配線６５−５のリターンパスが同じ場合、すなわち、図１６（ｂ）の場合、配線６２−３は検証対象外となり、検証は配線６５−４および６５−５の２本の配線で実施される。図１５および図１６（ｂ）の例では、エリア３の７４−２における距離が０．５ミリメートルであり、判定基準の１．５ミリメートル以下であり、判定は合格となる。
【００４４】
図１７は本発明を実施するための形態を説明する上で必要となる複雑な形状をしたクリアランス領域の一例を示している。図１７の場合、エリア１の７２−３で６３−６から最遠のクリアランスは６７−６、エリア２の７３−３で６３−６から最遠のクリアランスは６７−７となる。以降の処理は図１１と同様である。図１７ではエリア２側でリターンパスが確保されているため、判定は合格となる。
【００４５】
図１のクリアランス連鎖と配線の交差検証部６０にて全てのクリアランス領域に対し検証する。
【００４６】
設計検証手段の第５ステージでは、判定が不合格となった箇所のリストを図1の不合格箇所リスト生成部８０で生成する。図１８の８１はプリント基板設計検証システムの不合格箇所リストの一例を示している。
【００４７】
以上のように、本実施の形態では、クリアランス領域によって発生する、リターンパス分断による電気的干渉の合否を検証することができる。
【００４８】
そして、この出力された情報を基に、プリント基板ＣＡＤデータ１に直接的、あるいは対話的に修正を加えることにより、プリント基板製造前に問題を解消することにより、プリント基板を製造し、部品を搭載した後に問題を摘出するよりも短い時間で設計を収束させることができる。
【００４９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【００５０】
１…プリント基板ＣＡＤデータ、３０…クリアランス情報取得部、３１…クリアランスリスト、４０…配線情報取得部、４３…配線情報リスト、５０…クリアランス連鎖解析部、５１−１…連鎖していないクリアランス、５１−２…クリアランス連鎖、６０…クリアランス連鎖と配線の交差検証部、６１−１、６１−２、６１−３…プリント基板の絶縁部、６２、６５、６５−２、６６−１、６６−２、６６−４…配線、６２−１、６２−２、６２−３、６２−４、６５−１、６５−３、６５−４、６５−５、６５−６…配線の中心線、６３−１、６３−２、６３−３、６３−４、６３−５、６３−６…貫通ヴィア、６４、６６−３…プリント基板の電源層、６７−１、６７−２、６７−３、６７−４、６７−５、６７−６、６７−７…製造公差を考慮したクリアランス、７０、７０−１、７０−２、７０−３…検証領域、７１、７１−１、７１−２、７１−３…検証領域１辺の半分の長さ、７１−０…クリアランス幅、７２、７３、７２−１、７２−２、７２−３、７２−４、７３−１、７３−２、７３−３、７３−４、７４−２…検証領域と配線の中心線で分割された領域、７６、７６−５、７７…配線による領域の境界、７６−１、７６−２…領域の境界とクリアランス端までの距離、７９−１…配線とクリアランス連鎖が重なる領域、７９−２…検証領域の中心、８０…不合格箇所リスト生成部、８１…不合格箇所リスト、１００…プリント基板設計検証システム、１０１…入力装置、１０２…演算処理部、１０３…データベース、１０４…設計検証手段、１０６…出力装置。
【図１】
2011257897.tif 000003
【図２】
2011257897.tif 000004
【図３】
2011257897.tif 000005
【図４】
2011257897.tif 000006
【図５】
2011257897.tif 000007
【図６】
2011257897.tif 000008
【図７】
2011257897.tif 000009
【図８】
2011257897.tif 000010
【図９】
2011257897.tif 000011
【図１０】
2011257897.tif 000012
【図１１】
2011257897.tif 000013
【図１２】
2011257897.tif 000014
【図１３】
2011257897.tif 000015
【図１４】
2011257897.tif 000016
【図１５】
2011257897.tif 000017
【図１６】
2011257897.tif 000018
【図１７】
2011257897.tif 000019
【図１８】
2011257897.tif 000020
【図１９】
2011257897.tif 000021