(57)【要約】【課題】  半導体基板等を損傷することなく、結晶欠陥形成のために行われるイオン等の照射において用いる放射線遮蔽マスクを除去する。【解決手段】  半導体装置の製造方法は、半導体を材料とする素子形成層と、素子形成層の下面側に設けられ、開口部を有するマスク層と、素子形成層とマスク層の間に設けられ、素子形成層およびマスク層と異なる材料によって形成されている境界層と、を有する材料ウェハを準備する材料ウェハ準備工程と、マスク層の下面側から、荷電粒子の照射を行って、素子形成層に結晶欠陥を形成する結晶欠陥形成工程と、境界層と反応し、かつ、素子形成層と反応しないエッチング材を用いて、境界層をエッチングによって除去するマスク層除去工程とを含む。半導体基板等を損傷することなく、結晶欠陥形成のために行われる荷電粒子の照射において用いる遮蔽マスクを除去することが可能となる。【選択図】  図１
2011129619.tif 000002
【特許請求の範囲】
【請求項１】
半導体を材料とする素子形成層と、素子形成層の下面側に設けられ、開口部を有するマスク層と、素子形成層とマスク層の間に設けられ、素子形成層およびマスク層と異なる材料によって形成されている境界層とを有する材料ウェハを準備する材料ウェハ準備工程と、
マスク層の下面側から材料ウェハに、荷電粒子の照射を行って、素子形成層に結晶欠陥を形成する結晶欠陥形成工程と、
境界層と反応し、かつ、素子形成層と反応しないエッチング材を用いて、境界層をエッチングによって除去するマスク層除去工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体装置は、ダイオード領域とＩＧＢＴ領域が同一の半導体基板に形成されている半導体装置であって、
材料ウェハ準備工程では、マスク層の開口部が、素子形成層のダイオード領域の下面に設けられている材料ウェハを準備し、
結晶欠陥形成工程では、マスク層の下面側から材料ウェハに照射される荷電粒子を素子形成層のダイオード領域内で停止させて、ダイオード領域内の素子形成層に結晶欠陥密度のピークを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
境界層は、シリコン酸化物（ＳｉＯ２）であり、
エッチング材は、フッ酸もしくはフッ素系ガスであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、結晶欠陥が選択的に形成されている半導体基板を備えた半導体装置が開示されている。この半導体装置では、半導体基板は、ダイオード領域とＩＧＢＴ領域とを備えている。ダイオード領域にキャリアの再結合領域が形成されており、これによって、逆回復時にダイオードに流れる逆電流が低減される。キャリアの再結合領域は、結晶欠陥密度が比較的高い領域である。この半導体装置の製造方法では、素子構造が形成された半導体基板の下面もしくはその下面に形成されたコレクタ電極に、放射線遮蔽マスクを固着させて、下面側から半導体基板にイオン照射を行う。放射線遮蔽マスクは、ダイオード領域において開口しているため、半導体基板のダイオード領域に選択的に結晶欠陥密度の高い領域を形成することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１０３７７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１では、半導体基板もしくはコレクタ電極に放射線遮蔽マスクを固着させて再結合領域となる結晶欠陥を形成する。このマスクを除去するに際しては、研磨やドライエッチング、ウェットエッチングを用いてマスクを削り取って除去することになる。このため、マスクを除去することによって、マスクを固着させた半導体基板やコレクタ電極が損傷する。
【０００５】
本願は、半導体基板等を損傷することなく、結晶欠陥形成のための荷電粒子の照射において用いられる遮蔽マスクを除去できる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置の製造方法は、材料ウェハ準備工程と、結晶欠陥形成工程と、マスク層除去工程とを含んでいる。材料ウェハ準備工程では、半導体を材料とする素子形成層と、素子形成層の下面側に設けられ、開口部を有するマスク層と、素子形成層とマスク層の間に設けられ、素子形成層およびマスク層と異なる材料によって形成されている境界層とを有する材料ウェハを準備する。結晶欠陥形成工程では、マスク層の下面側から材料ウェハに、荷電粒子の照射を行って、素子形成層に結晶欠陥を形成する。マスク層除去工程では、境界層と反応し、かつ、素子形成層と反応しないエッチング材を用いて、境界層をエッチングによって除去する。
【０００７】
上記の製造方法では、素子形成層とマスク層は、その間に設けられている境界層によって互いに固着される。マスク層除去工程では、境界層はエッチング材と反応して除去され、これによってマスク層が除去される一方で、素子形成層はエッチング材と反応しない、このため、素子形成層が損傷を受けない。
【０００８】
上記の製造方法では、半導体装置は、ダイオード領域とＩＧＢＴ領域が同一の半導体基板に形成されている半導体装置であってもよい。この場合、材料ウェハ準備工程では、マスク層の開口部が、素子形成層のダイオード領域の下面に設けられている材料ウェハを準備し、結晶欠陥形成工程では、マスク層の下面側から材料ウェハに照射される荷電粒子を素子形成層のダイオード領域内で停止させてダイオード領域内の素子形成層に結晶欠陥密度のピークを形成することが好ましい。
【０００９】
境界層は、シリコン酸化物（ＳｉＯ２）であり、エッチング材は、フッ酸もしくはフッ素系ガスであることが好ましい。
【発明の効果】
【００１０】
本願によれば、半導体素子が形成された半導体層等を損傷することなく、結晶欠陥形成のための荷電粒子の照射において用いられる遮蔽マスクを除去できる。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係る半導体装置の製造方法によって製造する半導体装置。
【図２】実施例１に係る半導体装置の製造方法を説明する図である。
【図３】実施例１に係る半導体装置の製造方法を説明する図である。
【図４】実施例１に係る半導体装置の製造方法を説明する図である。
【図５】実施例１に係る半導体装置の製造方法を説明する図である。
【図６】実施例１に係る半導体装置の製造方法を説明する図である。
【図７】実施例１に係る半導体装置の製造方法を説明する図である。
【図８】実施例１に係る半導体装置の製造方法を説明する図である。
【図９】実施例１に係る半導体装置の製造方法を説明する図である。
【図１０】実施例１に係る半導体装置の製造方法を説明する図である。
【図１１】実施例１に係る半導体装置のレイアウトの一例を示す図である。
【図１２】実施例２に係る半導体装置の製造方法を説明する図である。
【図１３】実施例２に係る半導体装置の製造方法を説明する図である。
【図１４】実施例２に係る半導体装置の製造方法を説明する図である。
【図１５】実施例２に係る半導体装置の製造方法を説明する図である。
【図１６】実施例２に係る半導体装置の製造方法を説明する図である。
【発明を実施するための形態】
【００１２】
実施形態に係る半導体装置の製造方法を、図面を参照して説明する。まず、実施形態に係る半導体装置の製造方法によって製造する半導体装置の一例について説明する。
【００１３】
（半導体装置の構造）
図１に示すように、半導体装置１０は、半導体基板１２と、半導体基板１２の上面及び下面に形成されている金属層及び絶縁層等を備えている。半導体基板１２には、ダイオード領域２０とＩＧＢＴ領域４０が形成されている。ダイオード領域２０とＩＧＢＴ領域４０との間には、分離領域８０が形成されている。
【００１４】
ダイオード領域２０内の半導体基板１２の上面には、アノード電極２２が形成されている。ＩＧＢＴ領域４０内の半導体基板１２の上面には、エミッタ電極４２が形成されている。半導体基板１２の下面には、共通電極６０が形成されている。
【００１５】
ダイオード領域２０には、アノード層２６、ダイオードドリフト層２８、カソード層３０が形成されている。
【００１６】
アノード層２６は、ｐ型である。アノード層２６は、アノードコンタクト領域２６ａと低濃度アノード層２６ｂを備えている。アノードコンタクト領域２６ａは、半導体基板１２の上面に露出する範囲に、島状に形成されている。アノードコンタクト領域２６ａは、不純物濃度が高い。アノードコンタクト領域２６ａは、アノード電極２２に対してオーミック接続されている。低濃度アノード層２６ｂは、アノードコンタクト領域２６ａの下側及び側方に形成されており、アノードコンタクト領域２６ａを覆っている。低濃度アノード層２６ｂの不純物濃度は、アノードコンタクト領域２６ａより低い。
【００１７】
ダイオードドリフト層２８は、アノード層２６の下側に形成されている。ダイオードドリフト層２８は、ｎ型であり、不純物濃度が低い。
【００１８】
カソード層３０は、ダイオードドリフト層２８の下側に形成されている。カソード層３０は、半導体基板１２の下面に露出する範囲に形成されている。カソード層３０は、ｎ型であり、不純物濃度が高い。カソード層３０は、共通電極６０に対してオーミック接続されている。
【００１９】
アノード層２６、ダイオードドリフト層２８、及び、カソード層３０によってダイオードが形成されている。
【００２０】
ＩＧＢＴ領域４０には、エミッタ領域４４、ボディ層４８、ＩＧＢＴドリフト層５０、コレクタ層５２、及び、ゲート電極５４等が形成されている。
【００２１】
ＩＧＢＴ領域４０内の半導体基板１２の上面には、複数のトレンチが形成されている。各トレンチの内面には、ゲート絶縁膜５６が形成されている。各トレンチの内部に、ゲート電極５４が形成されている。ゲート電極５４の上面は絶縁膜５８により覆われている。ゲート電極５４は、エミッタ電極４２から絶縁されている。
【００２２】
エミッタ領域４４は、半導体基板１２の上面に露出する範囲に、島状に形成されている。エミッタ領域４４は、ゲート絶縁膜５６に接する範囲に形成されている。エミッタ領域４４は、ｎ型であり、不純物濃度が高い。エミッタ領域４４は、エミッタ電極４２に対してオーミック接続されている。
【００２３】
ボディ層４８は、ｐ型である。ボディ層４８は、ボディコンタクト領域４８ａと低濃度ボディ層４８ｂを備えている。ボディコンタクト領域４８ａは、半導体基板１２の上面に露出する範囲に、島状に形成されている。ボディコンタクト領域４８ａは、２つのエミッタ領域４４の間に形成されている。ボディコンタクト領域４８ａは、不純物濃度が高い。ボディコンタクト領域４８ａは、エミッタ電極４２に対してオーミック接続されている。低濃度ボディ層４８ｂは、エミッタ領域４４及びボディコンタクト領域４８ａの下側に形成されている。低濃度ボディ層４８ｂは、ゲート電極５４の下端より浅い範囲に形成されている。低濃度ボディ層４８ｂの不純物濃度は、ボディコンタクト領域４８ａよりも低い。低濃度ボディ層４８ｂによって、エミッタ領域４４がＩＧＢＴドリフト層５０から分離されている。ゲート電極５４は、エミッタ領域４４とＩＧＢＴドリフト層５０を分離している範囲の低濃度ボディ層４８ｂにゲート絶縁膜５６を介して対向している。
【００２４】
ＩＧＢＴドリフト層５０は、ボディ層４８の下側に形成されている。ＩＧＢＴドリフト層５０は、ｎ型である。ＩＧＢＴドリフト層５０は、ドリフト層５０ａとバッファ層５０ｂを備えている。ドリフト層５０ａは、ボディ層４８の下側に形成されている。ドリフト層５０ａは、不純物濃度が低い。ドリフト層５０ａは、ダイオードドリフト層２８と略同じ不純物濃度を有しており、ダイオードドリフト層２８と連続する層である。バッファ層５０ｂは、ドリフト層５０ａの下側に形成されている。バッファ層５０ｂは、ドリフト層５０ａよりも不純物濃度が高い。
【００２５】
コレクタ層５２は、ＩＧＢＴドリフト層５０の下側に形成されている。コレクタ層５２は、半導体基板１２の下面に露出する範囲に形成されている。コレクタ層５２は、ｐ型であり、不純物濃度が高い。コレクタ層５２は、共通電極６０に対してオーミック接続されている。
【００２６】
エミッタ領域４４、ボディ層４８、ＩＧＢＴドリフト層５０、コレクタ層５２、及び、ゲート電極５４によってＩＧＢＴが形成されている。
【００２７】
分離領域８０には、ｐ型の拡散領域７０が形成されている。拡散領域７０は、半導体基板１２の上面からアノード層２６の下端及びボディ層４８の下端より深い深さまでの範囲に形成されている。より詳細には、拡散領域７０は、半導体基板１２の上面からゲート電極５４の下端より深い深さまでの範囲に形成されている。拡散領域７０は、アノード層２６及びボディ層４８に接している。拡散領域７０の不純物濃度は、低濃度アノード層２６ｂ及び低濃度ボディ層４８ｂより高い。拡散領域７０の底面は、平坦である。拡散領域７０は、アノード層２６とボディ層４８の間において電界が集中することを抑制する。特に、拡散領域７０がゲート電極５４の下端よりも深い位置まで形成されているので、拡散領域７０近傍のゲート電極５４に電界が集中することが抑制される。
【００２８】
拡散領域７０の下側では、ダイオードドリフト層２８とドリフト層５０ａが連続している。ダイオード領域２０のカソード層３０は、拡散領域７０の下側まで延出されており、ＩＧＢＴ領域４０のコレクタ層５２は、拡散領域７０の下側まで延出されている。カソード層３０は、拡散領域７０の下側で、コレクタ層５２と接している。すなわち、カソード層３０とコレクタ層５２の境界７２が、拡散領域７０の下側に位置している。より詳細には、境界７２は、拡散領域７０の底面（平坦部分）の下側に位置している。図１に示す境界部分の構造は、ダイオード領域２０とＩＧＢＴ領域４０の間に沿って延設されている。すなわち、ダイオード領域２０とＩＧＢＴ領域４０の間において、境界７２は拡散領域７０に沿って伸びている。
【００２９】
ダイオードドリフト層２８内には、キャリアライフタイム制御領域３９が形成されている。キャリアライフタイム制御領域３９は、半導体基板１２に荷電粒子を打ち込むことによって形成することができる。キャリアライフタイム制御領域３９内には、結晶欠陥密度のピークが含まれている。キャリアライフタイム制御領域３９は、その周囲のダイオードドリフト層２８に比べて結晶欠陥の密度が極めて高い。キャリアライフタイム制御領域３９は、アノード層２６の近傍の深さであり、拡散領域７０の下端より深い深さに形成されている。参照番号３９ａは、キャリアライフタイム制御領域３９のＩＧＢＴ領域４０側の端部を示している。キャリアライフタイム制御領域３９の端部３９ａは、拡散領域７０の下側に位置している。より詳細には、端部３９ａは、拡散領域７０の底面（平坦部分）の下側に位置している。すなわち、ダイオード領域２０とＩＧＢＴ領域４０の間において、キャリアライフタイム制御領域３９の端部３９ａが、拡散領域７０に沿って伸びている。
【００３０】
ドリフト層５０ａ内には、キャリアライフタイム制御領域５９が形成されている。キャリアライフタイム制御領域５９内には、半導体基板１２に荷電粒子を打ち込むことによって形成された結晶欠陥が存在している。キャリアライフタイム制御領域５９内には、結晶欠陥密度のピークが含まれている。キャリアライフタイム制御領域５９内の結晶欠陥密度は、その周囲のドリフト層５０ａに比べて極めて高い。キャリアライフタイム制御領域５９は、バッファ層５０ｂの近傍の深さに形成されている。参照番号５９ａは、キャリアライフタイム制御領域５９のダイオード領域２０側の端部を示している。キャリアライフタイム制御領域５９の端部５９ａは、拡散領域７０の下側に位置している。より詳細には、端部５９ａは、拡散領域７０の底面（平坦部分）の下側に位置している。すなわち、ダイオード領域２０とＩＧＢＴ領域４０の間において、キャリアライフタイム制御領域５９の端部５９ａが、拡散領域７０に沿って伸びている。
【００３１】
上記のとおり、実施形態に係る半導体装置１０では、半導体基板１２の結晶欠陥密度の分布が、ダイオード領域２０とＩＧＢＴ領域４０で相違している。ダイオード領域２０では、半導体基板１２のより上面側に結晶欠陥密度のピークを含むキャリアライフタイム制御領域３９が形成され、ＩＧＢＴ領域４０では、半導体基板１２のより下面側に結晶欠陥密度のピークを含むキャリアライフタイム制御領域５９が形成されている。半導体装置１０では、半導体基板１２の結晶欠陥密度が選択的に変更されている
【００３２】
（半導体装置の製造方法）
実施形態に係る半導体装置の製造方法は、材料ウェハ準備工程と、結晶欠陥形成工程と、マスク層除去工程とを含んでいる。
【００３３】
材料ウェハ準備工程では、半導体を材料とする素子形成層と、素子形成層の下面側に設けられ、ダイオード領域が形成される部分に開口部を有するマスク層と、素子形成層とマスク層の間に設けられ、素子形成層およびマスク層と異なる材料によって形成されている境界層と、を有する材料ウェハを準備する。
【００３４】
材料ウェハ準備工程では、シリコン基板と表面シリコン層との間に絶縁層を挿入したＳＯＩ（Silicon On Insulator）ウェハを用いることができる。この場合、表面シリコン層（活性層）を素子形成層とし、シリコン基板（ハンドル層）をマスク層とし、絶縁層（Ｂｏｘ層）を境界層とすることができる。そして、ダイオード領域が形成される部分のシリコン基板（マスク層）に開口部を形成することによって、材料ウェハを準備してもよい。
【００３５】
また、表面に境界層が形成されており、ダイオード領域が形成される部分に開口部を有するマスク材を、境界層が半導体ウェハに接するように接着することによって、材料ウェハを準備してもよい。あるいは、半導体ウェハの表面に境界層を形成し、その境界層上にダイオード領域が形成される部分に開口部を有するマスク材を貼り付けてもよい。
【００３６】
境界層の材料は、素子形成層と反応しないエッチング材によって除去できるものであればよい。例えば、酸化膜のほかに、レジストなどの接着材等を用いることができ、シリコン酸化膜（ＳｉＯ２）を好適に用いることができる。
【００３７】
マスク層の材料は、ドライエッチング等によってパターニングが可能なものであればよく、シリコン（Ｓｉ）等を好適に用いることができる。マスク層の材料は、素子形成層と同一の材料であってもよい。
【００３８】
結晶欠陥形成工程では、マスク層の下面側から、荷電粒子（イオン、中性子、電子線等）の照射を行って、素子形成層に結晶欠陥を形成する。イオン照射は、半導体プロセスにおいて一般に用いられている方法によって行うことができ、例えば、不純物イオン（Ｈ＋、Ｈｅ＋、Ｃ＋、Ｏ＋、Ｆ＋、Ｎｅ＋、Ｓｉ＋、Ｃｌ＋、Ａｒ＋、Ｇｅ＋、Ｂｒ＋、Ｋｒ＋等）を照射することによって素子形成層に結晶欠陥を形成することが可能である。必要に応じて、アルミニウム等を材料とするエネルギー吸収材を介してイオン照射等を行ってもよい。
【００３９】
この際、ダイオード領域に照射された荷電粒子が半導体ウェハの所望の位置（キャリアライフタイム制御領域３９を形成する位置）に停止するように、荷電粒子の照射エネルギーを調整する。荷電粒子は、停止する直前に集中して結晶欠陥を形成するという特性（Ｂｒａｇｇの特性）を有する。このため、半導体ウェハのダイオード領域内の所望の位置（キャリアライフタイム制御領域３９を形成する位置）に結晶欠陥密度のピークが形成される。この結晶欠陥密度のピークが存在することによって、ダイオード領域内では、キャリアのライフタイムが効果的に低減される。
一方、ＩＧＢＴ領域に照射された荷電粒子が停止する位置は、マスク層の厚さによって調整される。実施形態に係る半導体装置の製造方法では、ＩＧＢＴ領域に照射された荷電粒子が半導体ウェハの所望の位置（キャリアライフタイム制御領域５９を形成する位置）に停止するように、材料ウェハ準備工程において、材料ウェハのマスク層の厚さが調整されている。
【００４０】
マスク層除去工程では、境界層と反応し、かつ、素子形成層と反応しないエッチング材を用いて、境界層をエッチングによって除去する。
【００４１】
次に、実施形態に係る半導体装置１０の製造方法について、実施例を挙げて具体的に説明する。実施例においては、図１に係る半導体装置１０の素子構造を、半導体ウェハに複数形成した後で、ダイシング等によって、それぞれの半導体装置を切り離すことによって、半導体装置の製造を行う。
【実施例１】
【００４２】
（材料ウェハ準備工程）
図２は、材料ウェハ３００の断面図である。材料ウェハ３００は、ＳＯＩウェハであって、シリコンからなる活性層とハンドル層との間に、絶縁層であるＢｏｘ層が形成されている。本実施例では、活性層を素子形成層３１２とし、ハンドル層をマスク層８１０とし、Ｂｏｘ層を境界層８２０として用いる。
【００４３】
素子形成層３１２は、ｎ−層３２８と、ｐ層３２６とを備えている。素子形成層３１２は、ダイオード領域３２０と、ＩＧＢＴ領域３４０と、周辺耐圧領域３８５とを備えている。図１と同様に、ダイオード領域３２０とＩＧＢＴ領域３４０との境界には、分離領域が形成されているが、図２〜図１０においては図示を省略している。また、素子形成層３１２には、図１に示す半導体装置１０の半導体基板１２の上面側（ボディ層４８、アノード層２６の近傍）に形成されている素子構造が複数形成されているが、図２〜図１０においては図示を省略している。ｎ−層３２８は、図１に示す半導体装置１０のダイオードドリフト層２８およびＩＧＢＴ領域４０のドリフト層５０ａに対応し、ｐ層３２６は、図１に示す半導体装置１０の低濃度アノード層２６ｂおよび低濃度ボディ層４８ｂに対応する。
【００４４】
この材料ウェハに対して、ダイオード領域が形成される部分のマスク層８１０に開口部を形成する。まず、図３に示すように、マスク層８１０の表面にパターニングされた酸化膜８１２を形成する。酸化膜８１２は、開口部を形成しない部分のマスク層８１０の下面を覆うように形成される。酸化膜８１２は、例えば、シリコンを材料とするマスク層８１０を熱酸化することによって成膜でき、レジスト等を用いてエッチングすること等によってパターニングすることができる。酸化膜８１２は、ＩＧＢＴ領域３４０及び周辺耐圧領域３８５のマスク層８１０を被覆しており、その一部が分離領域（図示していない）にまで延びている。
【００４５】
次に、マスク層８１０のみを選択的に除去するエッチング材を用いてドライエッチングを行う。これによって、図４に示すように、ダイオード領域３２０のマスク層８１０が除去され、開口部８１４が形成される。図４に示す開口部８１４の深さｄ１は、マスク層８１０の厚さに等しい。尚、本実施例によれば、マスク層８１０に対して中空のパターニング（すなわち、マスク層の周囲が開口部によって囲まれているようなパターニング）を容易に行うことができる。このため、例えば図１１に示すように、半導体基板３１２を平面視した場合に、ＩＧＢＴ領域３４０の周囲がダイオード領域３２０によって囲まれている場合にも、ダイオード領域３２０に開口部を有するマスク層を容易に形成することができる。
【００４６】
（境界層開口工程）
次に、境界層８２０のみを選択的に除去するエッチング材を用いてウェットエッチングを行う。これによって、図５に示すように、開口部８１４が形成されることによって露出する部分の境界層８２０が除去され、開口部８１４では、素子形成層３１２の下面が露出した状態となる。この後、さらに、酸化膜８１２を除去する。尚、境界層開口工程は、後述するｎ型のイオン注入工程の前にダイオード領域３２０の下面を露出させることを目的とする工程である。このため、ｎ型のイオン注入工程の前に行えばよく、例えば、次に説明する結晶欠陥工程の後に行ってもよい。
【００４７】
（結晶欠陥形成工程）
本実施例では、図６に示すように、材料ウェハ３００の下面側（マスク層８１０が形成されている側）にアルミニウム製のエネルギー吸収材８１６を配置し、エネルギー吸収材８１６を介して、材料ウェハ３００の下面側からヘリウム３イオン（３Ｈｅ２＋）の照射を行う。これによって、素子形成層３１２に結晶欠陥密度のピーク（図６〜図１０においては、×印で示している）を含む領域３３９、３５９を形成する。領域３３９がキャリアライフタイム制御領域３９となり、領域３５９がキャリアライフタイム制御領域５９となる。
【００４８】
図５に示す素子形成層３１２の下面側からイオン照射を行うと、図６に示すように、ダイオード領域３２０では、素子形成層３１２のｐ層３２６近傍のｎ−層３２８に結晶欠陥密度のピークが形成される。すなわち、ダイオード領域３２０では、領域３３９は、素子形成層３１２の下面から距離ｄ２の位置に形成される。距離ｄ２は、エネルギー吸収材８１６の厚み等を調整することによって制御できる。
【００４９】
一方、ＩＧＢＴ領域３４０では、結晶欠陥密度のピークが形成される位置（ヘリウム３イオンが停止する位置）は、ダイオード領域３２０よりもマスク層８１０の厚さ分ｄ１だけ下面側となる。図６に示すように、ＩＧＢＴ領域３４０では、ｎ−層３２８の下方に領域３５９が形成される。
【００５０】
マスク層８１０の厚さを調整することによってｄ１を調整し、エネルギー吸収材によってｄ２を調整することによって、図６に示すように、ダイオード領域３２０では、素子形成層３１２のｐ層３２６近傍のｎ−層３２８に結晶欠陥密度のピークを形成し、ＩＧＢＴ領域３４０では、ｎ−層３２８の下方に結晶欠陥密度のピークを形成することが可能となる。
【００５１】
（ｎ型のイオン注入工程）
次に、図７に示すように、素子形成層３１２の下面からｎ型のドーパントをイオン注入する。これによって、マスク層８１０に覆われていないダイオード領域３２０の下面側にはｎ＋層３３０が形成される。ｎ＋層３３０は、図１に示す半導体装置１０のカソード層３０に相当する。本実施例では、マスク層８１０をイオン注入工程におけるマスクとしても利用することができる。
【００５２】
（マスク層除去工程）
本実施例では、エッチング材としてフッ酸（例えば緩衝フッ酸液（バッファードフッ酸））を用いて、ウェットエッチングを行う。これによって、境界層８２０がエッチングによって除去され、図８に示すように、素子形成層３１２からマスク層８１０を除去する。
【００５３】
フッ酸は、シリコン酸化膜を材料とする境界層８２０と反応する一方、シリコンを材料とする素子形成層３１２およびマスク８１０とは反応しない。このため、境界層８２０のみをエッチングによって選択的に除去することができる一方、素子形成層３１２およびマスク８１０はエッチングによって損傷されない。尚、フッ酸のほかに、ＳＦ６プラズマやＸｅＦ２ガス等のフッ素系ガスをエッチング材として用いても、境界層８２０のみをエッチングによって選択的に除去することができる。
【００５４】
（ｐ型のイオン注入工程、電極形成工程）
次に、素子形成層３１２の下面から素子形成層３１２の下面全体にｐ型のドーパントをイオン注入する。これによって、図９に示すように、ＩＧＢＴ領域３４０の下面側にはｐ＋層３５２とｎ層３５０ｂが形成される。ｐ＋層３５２は、図１に示す半導体装置１０のコレクタ層５２に相当し、ｎ層３５０ｂは、バッファ層５０ｂに相当する。尚、本実施例では、ｎ＋層３３０のｎ型の不純物濃度が十分に高いため、素子形成層３１２の下面からｐ型のドーパントをイオン注入しても、ダイオード領域３２０の下面側はｎ＋層の状態を維持できる。ただし、素子形成層３１２のダイオード領域３２０の下面にマスク層を形成した後で、素子形成層３１２の下面からｐ型のドーパントをＩＧＢＴ領域３４０にのみイオン注入してもよい。
【００５５】
さらに、図１０に示すように、素子形成層３１２の上面に電極３２２、３４２を形成し、下面に電極３６０を形成する。電極３２２は、図１に示す半導体装置１０のアノード電極２２に相当し、電極３４２はエミッタ電極４２に相当し、電極３６０は共通電極６０に相当する。この後、ダイシング等によって、それぞれの半導体装置を切り離すことによって、図１に示す半導体装置１０を得ることができる。
【実施例２】
【００５６】
（材料ウェハ準備工程）
図１２は、素子形成層５１２である半導体ウェハの断面である。素子形成層５１２は、ダイオード領域５２０とＩＧＢＴ領域５４０と、周辺耐圧領域５８５とを備えている。図１と同様に、ダイオード領域５２０とＩＧＢＴ領域５４０との境界には分離領域が形成されているが、図１２〜図１６においては、図示を省略している。図１２に示すように、素子形成層５１２である半導体ウェハは、ｎ−層５２８と、ｐ層５２６とを備えており、ＩＧＢＴ領域５４０のｎ−層５２８の下面側にはｐ＋層５５２とｎ層５５０ｂが設けられ、ダイオード領域５２０のｎ−層５２８の下面側にはｎ＋層５３０が設けられている。素子形成層５１２には、図１に示す半導体装置１０の半導体基板１２の上面側に形成されている素子構造が複数形成されているが、図１２〜図１６においては図示を省略している。ｎ−層５２８は、図１に示す半導体装置１０のダイオードドリフト層２８およびＩＧＢＴ領域４０のドリフト層５０ａに対応し、ｐ層５２６は、図１に示す半導体装置１０の低濃度アノード層２６ｂおよび低濃度ボディ層４８に対応する。ｐ＋層５５２は、図１に示す半導体装置１０のコレクタ層５２に相当し、ｎ層５５０ｂは、バッファ層５０ｂに相当し、ｎ＋層５３０は、カソード層３０に対応する。
【００５７】
次に、素子形成層５１２である半導体ウェハの下面側に、マスク層８３０を固着させる。マスク層８３０の表面には、境界層８４０が形成されており、ダイオード領域が形成される部分に開口部８３４が設けられている。境界層８４０は、シリコン酸化膜であって、例えば、境界層８４０の表面を素子形成層５１２である半導体ウェハの下面側に接触させて加熱することによって、素子形成層５１２である半導体ウェハの下面側に、マスク層８３０を固着させることができる。これによって、図１３に示すように、半導体ウェハからなる素子形成層５１２と、マスク層８３０と、素子形成層５１２とマスク層８３０との間に設けられた境界層８４０とを有する材料ウェハ５００を得ることができる。マスク層８３０は、素子形成層５１２のダイオード領域５２０に開口部８３４を有しており、ＩＧＢＴ領域５４０および周辺耐圧領域５８５を被覆している。図１３に示す開口部８３４の深さｄ３は、マスク層８３０の厚さに等しい。尚、境界層８４０としては、シリコン酸化膜に代えて、レジスト等を用いることもできる。
【００５８】
（結晶欠陥形成工程）
実施例１と同様に、図１３に示すように、アルミニウム製のエネルギー吸収材８１６を用いて、材料ウェハ５００の下面側（マスク層８３０が形成されている側）からヘリウム３イオン（３Ｈｅ２＋）の照射を行うことによって素子形成層５１２に結晶欠陥を形成する。図１３に示す素子形成層５１２の下面側からイオン照射を行うと、図１４に示すように、ｎ−層５２８のダイオード領域５２０では、素子形成層５１２のｐ層５２６近傍のｎ−層５２８に結晶欠陥密度のピーク（図１４〜図１６において、×印で示している）が形成される。すなわち、ダイオード領域５２０では、結晶欠陥密度のピークを含む領域５３９は、素子形成層５１２の下面から距離ｄ４の位置に形成される。距離ｄ４は、アルミホイル等のエネルギー吸収材をマスク層８１０の下面側に設置することによって制御できる。領域５３９は、キャリアライフタイム制御領域３９となる。
【００５９】
一方で、ＩＧＢＴ領域５４０では、結晶欠陥密度のピークを含む領域５５９が形成される位置（ヘリウム３イオンが停止する位置）は、ダイオード領域５２０よりもマスク層８３０の厚さ分ｄ３だけ素子形成層５１２の下面側となる。図１４に示すように、ＩＧＢＴ領域５４０では、ｎ−層５２８の下方に領域５５９が形成される。領域５５９はキャリアライフタイム制御領域５９となる。
【００６０】
マスク層８３０の厚さを調整することによってｄ３を調整し、エネルギー吸収材によってｄ４を調整することによって、図１４に示すように、ダイオード領域５２０では、素子形成層５１２のｐ層５２６近傍のｎ−層５２８に結晶欠陥密度のピークを形成し、ＩＧＢＴ領域５４０では、ｎ−層５２８の下方に結晶欠陥密度のピークを形成することが可能となる。
【００６１】
（マスク層除去工程）
実施例１と同様に、エッチング材としてフッ酸（例えば緩衝フッ酸液）を用いてウェットエッチングを行い、境界層８４０をエッチングによって除去することによって、図１５に示すように、素子形成層５１２からマスク層８３０を除去する。これによって、境界層８４０のみをエッチングによって選択的に除去することができる一方、素子形成層５１２およびマスク８３０はエッチングによって損傷されない。尚、実施例１と同様に、フッ酸のほかに、フッ素系ガスをエッチング材として用いてもよい。
【００６２】
（電極形成工程）
さらに、図１６に示すように、素子形成層５１２の上面に電極５２２、５４２を形成し、下面に電極５６０を形成する。電極５２２は、図１に示す半導体装置１０のアノード電極２２に相当し、電極５４２は、エミッタ電極４２に相当し、電極５６０は、共通電極６０に相当する。この後、ダイシング等によって、それぞれの半導体装置を切り離すことによって、図１に示す半導体装置１０を得ることができる。
【００６３】
上記のとおり、実施形態に係る製造方法によれば、ダイオード領域に開口部を有し、ＩＧＢＴ領域を被覆するマスクを用いてイオン等の照射を行うことによって、一度のイオン等の照射によって、ダイオード領域では、半導体基板の上方側（アノード層側）に結晶欠陥密度のピークを形成し、ＩＧＢＴ領域では、半導体基板の下方側（コレクタ層側）に結晶欠陥密度のピークを形成することが可能となる。さらに、イオン等の照射において用いたマスクは、境界層を介して素子形成層に固着されており、境界層のみをエッチングによって除去することが可能であるから、半導体基板等を損傷することなくマスクを除去することができる。
【００６４】
上記においては、ＩＧＢＴ領域とダイオード領域との間に分離領域が設けられている半導体装置を例示して説明したが、分離領域が設けられていない半導体装置においても、上記に説明した製造方法を適用することが可能であることは明らかである。また、図１に示す半導体装置では、ＩＧＢＴ領域はトレンチゲート型であるが、プレーナゲート型であってもよい。また、上記においては、ダイオード領域およびＩＧＢＴ領域に結晶欠陥密度のピークが形成される場合を例示して説明したが、荷電粒子の飛行距離よりもマスク層の厚さを大きくしてＩＧＢＴ領域に照射した荷電粒子が素子形成層に到達しないようにし、ＩＧＢＴ領域には結晶欠陥が形成されないようにしてもよい。
【００６５】
また、上記においては、ＩＧＢＴ領域とダイオード領域が同一の半導体基板に形成されている半導体装置を例示的して説明したが、半導体基板の結晶欠陥密度が選択的に変更されている半導体装置の一例に過ぎず、本発明に係る製造方法を限定するものではない。本発明に係る製造方法を用いて製造する半導体装置は、結晶欠陥密度が選択的に変更されているものであればよい。
【００６６】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００６７】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００６８】
１０      半導体装置
１２      半導体基板
２０、３２０、５２０  ダイオード領域
２２      アノード電極
２６      アノード層
２６ａ    アノードコンタクト領域
２６ｂ    低濃度アノード層
２８      ダイオードドリフト層
３０      カソード層
３９      キャリアライフタイム制御領域
３９ａ    端部
４０、３４０、５４０  ＩＧＢＴ領域
４２      エミッタ電極
４４      エミッタ領域
４８      ボディ層
４８ａ    ボディコンタクト領域
４８ｂ    低濃度ボディ層
５０      ＩＧＢＴドリフト層
５０ａ    ドリフト層
５０ｂ    バッファ層
５２      コレクタ層
５４      ゲート電極
５６      ゲート絶縁膜
５８      絶縁膜
５９      キャリアライフタイム制御領域
５９ａ    端部
６０      共通電極
７０      拡散領域
７２      境界
８０      分離領域
３００、５００  材料ウェハ
３１２、５１２  素子形成層
８１０、８３０  マスク層
８１２  酸化膜
８１４、８３４  開口部
８１６  エネルギー吸収材
８２０、８４０  境界層
３２２、３４２、３６０、５２２、５４２、５６０    電極
３２６、５２６    ｐ層
３２８、５２８    ｎ−層
３３０、５３０    ｎ＋層
３５０ｂ、５５０ｂ  ｎ層
３５２、５５２    ｐ＋層
３３９、３５９、５３９、５５９  領域
【図１】
2011129619.tif 000003
【図２】
2011129619.tif 000004
【図３】
2011129619.tif 000005
【図４】
2011129619.tif 000006
【図５】
2011129619.tif 000007
【図６】
2011129619.tif 000008
【図７】
2011129619.tif 000009
【図８】
2011129619.tif 000010
【図９】
2011129619.tif 000011
【図１０】
2011129619.tif 000012
【図１１】
2011129619.tif 000013
【図１２】
2011129619.tif 000014
【図１３】
2011129619.tif 000015
【図１４】
2011129619.tif 000016
【図１５】
2011129619.tif 000017
【図１６】
2011129619.tif 000018