(57)【要約】【課題】外部磁場を用いることなく、電子スピン共鳴を生じさせること。【解決手段】本発明は、半導体からなり、電子の走行方向に対し交差する方向に第１のスピン軌道相互作用に起因した一定の第１有効磁場が生じるチャネル１８と、前記チャネル内に前記第１有効磁場に起因して生じた前記電子のスピン分離エネルギに対応する周波数の交流電界を生じさせることにより、前記チャネル内に前記電子の走行方向および前記第１有効磁場の方向に交差する方向に第２スピン軌道相互作用に起因した交流の第２有効磁場を発生させる電極２４と、を具備する電子スピン共鳴生成装置である。【選択図】図１
2011071255.tif 000002
【特許請求の範囲】
【請求項１】
半導体からなり、電子の走行方向に対し交差する方向に第１のスピン軌道相互作用に起因した一定の第１有効磁場が生じるチャネルと、
前記チャネル内に前記第１有効磁場に起因し生じた前記電子のスピン分離エネルギに対応する周波数の交流電界を生じさせることにより、前記チャネル内に前記電子の走行方向および前記第１有効磁場の方向に交差する方向に第２スピン軌道相互作用に起因した交流の第２有効磁場を発生させる電極と、
を具備する電子スピン共鳴生成装置。
【請求項２】
前記前記第１有効磁場は電界の大きさおよび方向によらず一定の大きさおよび方向を有し、前記第２有効磁場は電界の大きさおよび方向により大きさおよび方向が変化する請求項１記載の電子スピン共鳴生成装置。
【請求項３】
前記第１有効磁場の方向は、前記電子の走行方向と直交し、前記第２有効磁場の方向は、前記電子の走行方向と前記第１有効磁場の方向との各々に直交する請求項１または２記載の電子スピン共鳴生成装置。
【請求項４】
前記チャネルは、半導体閃亜鉛鉱型結晶構造を有し、（１１０）面上に形成され、前記チャネルにおける前記電子の走行方向は［１００］方向である請求項１から３のいずれか一項記載の電子スピン共鳴生成装置。
【請求項５】
前記電極は［１１０］方向に勾配を有する前記交流電界を生じさせる請求項４記載の電子スピン共鳴生成装置。
【請求項６】
スピン偏極した電子を前記チャネルに注入するインジェクタと、
前記チャネルから受けた電子のスピン偏極方向を検出するアナライザと、
を具備する請求項１から５記載の電子スピン共鳴生成装置。
【請求項７】
半導体からなり電子が走行するチャネルで電子スピン共鳴の生成方法であって、
前記電子の走行方向に対し交差する方向に第１のスピン軌道相互作用に起因した一定の第１有効磁場を生じさせるステップと、
前記チャネル内に前記第１有効磁場に起因して生じた前記電子のスピン分離エネルギに対応する周波数の交流電界を生じさせることにより、前記チャネル内に前記電子の走行方向および前記第１有効磁場の方向に交差する方向に第２スピン軌道相互作用に起因した交流の第２有効磁場を発生させるステップと、
を含む電子スピン共鳴の生成方法。
【請求項８】
前記前記第１有効磁場は電界の大きさおよび方向によらず一定の大きさおよび方向を有し、前記第２有効磁場は電界の大きさおよび方向により大きさおよび方向が変化する請求項７記載の電子スピン共鳴の生成方法。
【請求項９】
前記第１有効磁場の方向は、前記電子の走行方向と直交し、前記第２有効磁場の方向は、前記電子の走行方向と前記第１有効磁場の方向との各々に直交する請求項７または８記載の電子スピン共鳴の生成方法。
【請求項１０】
前記チャネルは、半導体閃亜鉛鉱型結晶構造を有し、（１１０）面上に形成され、前記チャネルにおける前記電子の走行方向は［１００］方向である請求項７から９のいずれか一項記載の電子スピン共鳴の生成方法。
【請求項１１】
第２有効磁場を発生させるステップは、［１１０］方向に勾配を有する前記交流電界を生じさせることにより第２有効磁場を発生させるステップである請求項１０記載の電子スピン共鳴の生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子スピン共鳴生成装置および電子スピン共鳴の生成方法に関し、特に、スピン軌道相互作用を用いた電子スピン共鳴生成装置および電子スピン共鳴の生成方法に関する。
【背景技術】
【０００２】
スピンの有する量子力学的な２準位系を用いることにより量子計算機が実現できる。量子計算機の実現のためには、例えば電子のアップスピン状態とダウンスピン状態との量子力学的な２準位間でのコヒーレントな制御（ラビ振動）を行うことが求められる。これにより、アップスピン状態とダウンスピン状態とに加え、２つの状態の重ね合わせ状態を制御することができれば、任意の量子計算が可能となる。アップスピン状態とダウンスピン状態との間のコヒーレントな制御を行なうため電子スピン共鳴を用いることが知られている。電子スピン共鳴を用いるためには、電子のスピンを分離させるための静磁場と、スピン分離した２準位間に相当する周波数の交流磁場を印加することになる。
【０００３】
非特許文献１では、スピン軌道相互作用に起因する有効磁場を活用したスピン電界効果トランジスタが提案されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】APPl. Phys. Lett. 56, 665 (1990)
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、電子等に静磁場と交流磁場を印加するには、超伝導マグネットやコイルを用いることになる。例えば量子計算機に用いられる電子スピンは、サブミクロン程度の局所に生成される。このため、局所的な電子に静磁場と交流磁場を印加し、ラビ振動を生じさせることが難しい。本発明は、外部磁場を用いることなく、電子スピン共鳴を生じさせることを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、半導体からなり、電子の走行方向に対し交差する方向に第１のスピン軌道相互作用に起因した一定の第１有効磁場が生じるチャネルと、前記チャネル内に前記第１有効磁場に起因して生じた前記電子のスピン分離エネルギに対応する周波数の交流電界を生じさせることにより、前記チャネル内に前記電子の走行方向および前記第１有効磁場の方向に交差する方向に第２スピン軌道相互作用に起因した交流の第２有効磁場を発生させる電極と、を具備する電子スピン共鳴生成装置である。本発明によれば、外部磁場を用いることなく電子スピン共鳴を生じさせることができる。
【０００７】
上記構成において、前記前記第１有効磁場は電界の大きさおよび方向によらず一定の大きさおよび方向を有し、前記第２有効磁場は電界の大きさおよび方向により大きさおよび方向が変化する構成とすることができる。
【０００８】
上記構成において、前記第１有効磁場の方向は、前記電子の走行方向と直交し、前記第２有効磁場の方向は、前記電子の走行方向と前記第１有効磁場の方向との各々に直交する構成とすることができる。この構成によれば、効率よく電子スピン共鳴を生じさせることができる。
【０００９】
上記構成において、前記チャネルは、半導体閃亜鉛鉱型結晶構造を有し、（１１０）面上に形成され、前記チャネルにおける前記電子の走行方向は［１００］方向である構成とすることができる。
【００１０】
上記構成において、スピン偏極した電子を前記チャネルに注入するインジェクタと、前記チャネルから受けた電子のスピン偏極方向を検出するアナライザと、を具備する構成とすることができる。この構成によれば、電子スピン状態を検出することができる。
【００１１】
本発明は、半導体からなり電子が走行するチャネルで電子スピン共鳴の生成方法であって、前記電子の走行方向に対し交差する方向に第１のスピン軌道相互作用に起因した一定の第１有効磁場を生じさせるステップと、前記チャネル内に前記第１有効磁場に起因して生じた前記電子のスピン分離エネルギに対応する周波数の交流電界を生じさせることにより、前記チャネル内に前記電子の走行方向および前記第１有効磁場の方向に交差する方向に第２スピン軌道相互作用に起因した交流の第２有効磁場を発生させるステップと、を含む電子スピン共鳴の生成方法である。本発明によれば、外部磁場を用いることなく電子スピン共鳴を生じさせることができる。
【発明の効果】
【００１２】
本発明によれば、外部磁場を用いることなく電子スピン共鳴を生じさせることができる。
【図面の簡単な説明】
【００１３】
【図１】図１（ａ）は、電子に直流磁場を印加した図、図１（ｂ）は、電子の準位を示す図である。
【図２】図２（ａ）は、電子に直流磁場と交流磁場を印加した図、図２（ｂ）は、電子の準位を示す図である。
【図３】図３（ａ）から図３（ｃ）は、ラビ振動が生じる原理を説明する模式図である。
【図４】図４は、実施例１に係る電子スピン共鳴生成装置の上面図である。
【図５】図５（ａ）は、図４のＡ−Ａ断面図、図５（ｂ）は図4のＢ−Ｂ断面図である
【図６】図６は、チャネル内を走行する電子が受ける有効磁場を示した模式図である。
【図７】図７（ａ）および図７（ｂ）は、実施例１の動作を示す図である。
【図８】図８（ａ）および図８（ｂ）はスピン分離した電子の準位を示した図である。
【図９】図９（ａ）および図９（ｂ）は、実施例２の動作を示す図である。
【図１０】図１０（ａ）および図１０（ｂ）はスピン分離した電子の準位を示した図である。
【図１１】図１１は、周波数を変化させたときのソースとドレインとの間の電流を示す図である。
【図１２】図１２は、実施例３に係る半導体積層構造を示す図である。
【図１３】図１３は、実施例３に係る半導体積層構造のバンドエネルギ（Ｅ−ＥＦ）および規格化した電子の波動関数の規格化した大きさ｜Ψ｜を距離に対しシミュレーションした結果を示した図である。
【発明を実施するための形態】
【００１４】
まず、電子スピン共鳴を用いたラビ振動について説明する。図１（ａ）は、電子に直流磁場を印加した図、図１（ｂ）は、電子の準位を示す図である。図１（ａ）のように、電子５０に直流磁場（静磁場）を印加する。図１（ｂ）のように、直流磁場を印加しない状態では、アップスピンとダウンスピンの準位は分離せず１つの準位Ｅ０である。直流磁場Ｂ０を印加すると、準位Ｅ０は、アップスピン準位Ｅ１とダウンスピン準位Ｅ２とにスピン分離する。この例では、アップスピン準位Ｅ１はダウンスピン準位Ｅ２より低い。アップスピンとダウンスピンとのスピン分離エネルギはΔＥである。スピン分離エネルギΔＥは、以下の式で表される。
ΔＥ＝ｇμＢＢ０＝ｈΩ０ 
ここで、ｇはｇ係数、μＢは透磁率、Ｂ０は静磁場、ｈはプランク定数、Ω０は電子の歳差運動の角周波数である。電子は熱分布に従い、アップスピン状態とダウンスピン状態に分布するため、アップスピン状態の電子が多くなる。
【００１５】
図２（ａ）は、電子に直流磁場と交流磁場を印加した図、図２（ｂ）は、電子の準位を示す図である。図２（ａ）のように、電子５０に直流磁場Ｂ０に加え、交流磁場Ｂ１を印加する。交流磁場Ｂ１の方向は直流磁場Ｂ０に交差する方向とする。例えば、直流磁場Ｂ０と交流磁場Ｂ１との方向は直交している。図２（ｂ）のように、直流磁場Ｂ０を印加しない状態では、アップスピンとダウンスピンの準位は分離していない。直流磁場Ｂ０を印加すると、アップスピンとダウンスピンの状態にスピン分離する。交流磁場Ｂ１の角周波数ωをスピン分離エネルギΔＥに相当する角周波数ωとすると、アップスピン準位Ｅ１とダウンスピン準位Ｅ２との間でスピン共鳴が生じる。これにより、図２（ｂ）の破線矢印のように、アップスピン状態とダウンスピン状態が交互に生じるラビ振動が生じる。
【００１６】
図３（ａ）から図３（ｃ）は、ラビ振動が生じる原理を説明する模式図である。図３（ａ）のように、直流磁場Ｂ０を軸として電子スピンと同じ角周波数Ω０で回転する回転座標系を考える。スピン緩和を無視すると、この回転座標系では電子スピンは回転していない。言い換えれば、この回転座標系は、直流磁場Ｂ０を打ち消すような座標系である。図３（ｂ）のように直流磁場Ｂ０に直交する交流磁場Ｂ１は、右回りと左回りの２つの回転する磁場の重ね合わせである。交流磁場Ｂ１の角周波数ωが電子の歳差運動の角周波数、つまり回転座標系の角周波数Ω０と同じ場合、左回りの回転する磁場は、回転座標系では角周波数２Ω０で回転している。この場合、時間平均とると無視できる。右回りの回転する磁場は、電子スピンの角周波数と同じ方向に回転しているため、回転座標系では、電子スピンは静止している。このため、電子スピンが感じる磁場はこの右回転の磁場成分のみとなる。そこで、図３（ｃ）のように、電子スピンは、回転座標系での静止磁場（右回りの磁場）方向を軸として歳差運動が起こる。これにより、アップスピン状態とダウンスピン状態が交互に振動する。このように、電子スピン共鳴は、交流磁場Ｂ１の角周波数ωが電子の歳差運動の角周波数Ω０はと一致したときに生じる。
【実施例１】
【００１７】
以下に、このような電子スピン共鳴を簡単に発生することができる実施例について説明する。図４は、実施例１に係る電子スピン共鳴生成装置１００の上面図である。例えば（１１０）面の半導体基板１０に、ソース２０、ドレイン２２およびゲート２４を有するトランジスタ３０が形成されている。ソース２０からドレイン２２に至るチャネル内の電子の走行方向はＸ方向（例えば［１００］方向）である。
【００１８】
図５（ａ）は、図４のＡ−Ａ断面図、図５（ｂ）は図４のＢ−Ｂ断面図である。図５（ａ）および図５（ｂ）のように、基板１０上に半導体層１１として障壁層１２、井戸層１４および障壁層１６が順に形成されている。井戸層１４に接するようにソース２０およびドレイン２２が形成されている。障壁層１６上には金属からなるゲート２４が形成されている。井戸層１４のバンドギャップを障壁層１２および１６より小さくすることにより、電子をチャネル１８付近に閉じ込めることができる。井戸層１４付近がチャネル１８として機能する。
【００１９】
ソース２０は電子をチャネル１８に注入するインジェクタとして機能し、ドレイン２２はチャネルから電子を受けるアナライザとして機能する。ソース２０およびドレイン２２は非磁性体でもよいし、強磁性体を含んでもよい。ソース２０が非磁性体の場合、ソース２０がチャネル１８に注入する電子はスピン偏極していない。一方、ソース２０が強磁性体を含む場合、ソース２０はチャネル１８にスピン偏極した電子を注入することができる。この場合、ソース２０はスピンインジェクタとして機能する。ドレイン２２が非磁性体の場合、ドレイン２２はチャネル１８の電子のスピン偏極に関係なく電子を受ける。一方、ドレイン２２が強磁性体を含む場合、ドレイン２２はチャネル１８の電子のうち、ドレイン２２の磁化方向にスピン偏極した電子を受ける。ドレイン２２の磁化と反対方向にスピン偏極した電子は受けない。この場合、ドレイン２２はスピン偏極した電子を選別するスピンアナライザとして機能する。ドレイン２２がスピンアナライザとして機能することにより、電子スピン状態を検出することができる。
【００２０】
基板１０としては、例えば（１１０）面を主面とするＩｎＰ基板を用いることができる。障壁層１２および１６としては、例えばＩｎＸＡｌ１−ＸＡｓ層を用いることができる。Ｉｎの組成比Ｘを０．５２とすることにより、障壁層１２および１６をＩｎＰに格子整合させることができる。井戸層１４としては、例えばＩｎＸＧａ１−ＸＡｓ層を用いることができる。Ｉｎの組成比Ｘを０．５３とすることにより、井戸層１４をＩｎＰに格子整合させることができる。
【００２１】
実施例１の動作原理について説明する。半導体におけるスピン軌道相互作用は電子に対し有効磁場として作用する。有効磁場は、電子が走行することにより受ける磁場である。例えば、閃亜鉛鉱型結晶構造を有する化合物半導体にはラシュバスピン軌道相互作用とドレッセルハウススピン軌道相互作用との２種類が存在している。以下では、ラシュバスピン軌道相互作用の強さを表すパラメータをαとし、ドレッセルハウススピン軌道相互作用の強さを表すパラメータをβとする。ドレッセルハウススピン軌道相互作用の強さβは、電子が走行する方向によって定まり、電界によらず一定である。ラシュバスピン軌道相互作用の強さαは、電界により可変である。
【００２２】
図６は、チャネル内を走行する電子が受ける有効磁場を示した模式図である。電子５０は、ソース２０から注入され、ソース２０とドレイン２２との間に印加された電位差により、ソース２０からドレイン２２方向（つまりＸ方向、例えば［００１］方向）に走行する。ドレッセルハウススピン軌道相互に起因した第１有効磁場ＢβがＺ方向（例えば［１１０］方向）に生じる。第１有効磁場Ｂβの大きさは電界によらない。チャネル１８のＺ方向（例えば［１１０］方向）に設けられたゲート２４に電圧を印加するとＺ方向に勾配を有する電界が生じる。この電界によりラシュバスピン軌道相互作用に起因した第２有効磁場ＢαがＹ方向［０１０］方向に生じる。ゲート２４に印加するゲート電圧Ｖｇを変化させると第２有効磁場Ｂαの大きさを変えることができる。また、ゲート電圧Ｖｇの正負を反転させることにより、第２有効磁場Ｂαの方向を反転させることができる。よって、ゲート電圧Ｖｇに交流電圧を印加すると、交流電圧と同じ周波数の交流磁場が生じる。図３（ｃ）のように、第１有効磁場Ｂβの方向を軸に右回りと左回りの回転磁場を形成するためには、第２有効磁場Ｂαの正負の振れ幅は同じであることが好ましい。つまり、ゲート電圧Ｖｇの正負の振れ幅は同じであることが好ましい。
【００２３】
図７（ａ）および図７（ｂ）は、実施例１の動作を示す図である。図８（ａ）および図８（ｂ）はスピン分離した電子の準位を示した図である。図７（ｂ）のように、ソース２０に対し直流のドレイン電圧Ｖｄをドレイン２２に印加する。これにより、ソース２０からチャネル１８に電子５０が注入される。電子５０はチャネル１８をＸ方向に走行する。走行する電子には、ドレッセルハウススピン軌道相互に起因した第１有効磁場ＢβがＺ方向に印加される。このため、図８（ａ）のように、電子の準位は有限の波数においてアップスピン準位Ｅ１とダウンスピン準位Ｅ２に分離する。この状態では、熱分布に従い、アップスピン状態の電子が多くなる。
【００２４】
図７（ｂ）のように、ゲート２４に交流電圧を印加する。このとき交流電圧の周波数をスピン分離エネルギΔＥに相当する周波数とする。チャネル１８を走行する電子５０には、ラシュバスピン軌道相互作用に起因した交流の第２有効磁場ＢαがＹ方向に生じる。図８（ｂ）の破線矢印のように、第２有効磁場Ｂαにより電子はスピン共鳴しアップスピン状態とダウンスピン状態とを交互に遷移するラビ振動が生じる。
【００２５】
実施例１によれば、図７（ａ）のように、チャネル１８には、電子５０の走行方向に対し交差方向に、第１のスピン軌道相互作用に起因した一定の第１有効磁場Ｂβが生じる。ゲート２４（電極）は、チャネル１８内に交流電界を生じさせることにより、チャネル１８内に電子５０の走行方向および第１有効磁場の方向に交差する方向に第２スピン軌道相互作用に起因した交流の第２有効磁場Ｂαを発生させる。交流電界は、第１有効磁場Ｂβに起因する電子のスピン分離エネルギΔＥに対応する周波数を有する。これにより、図８（ｂ）のように、アップスピン準位Ｅ１とダウンスピン準位Ｅ２との間でスピン共鳴を生じさせることができる。このように、外部磁場を用いず、スピン共鳴を生じさせることができる。外部磁場を用いないため、チャネル１８という局所的な空間でスピン共鳴を生じさせることができる。このスピン共鳴を用い、例えば、電子のアップスピン状態とダウンスピン状態との量子力学的な２準位間でのコヒーレントな制御（ラビ振動）を行うことができる。
【００２６】
第１有効磁場Ｂβの方向と電子の走行方向とは、交差していればよいが、直交することが好ましい。また、第２有効磁場Ｂαの方向は、電子の走行方向と第１有効磁場Ｂβの方向との各々に交差していればよいが、各々直交することが好ましい。これらの方向が直交することにより、最も効率よく電子スピン共鳴を生じさせることができる。
【００２７】
第１のスピン軌道相互作用としてドレッセルハウススピン軌道相互を例に説明した。第１のスピン軌道相互作用は、チャネル１８内の電界の大きさおよび方向によらず一定の大きさおよび方向を有する有効磁場を発生させるスピン軌道相互作用であればよい。第２のスピン軌道相互作用として電極は［１１０］方向に勾配を有する前記交流電界を生じさせるラシュバスピン軌道相互作用を例に説明した。第２のスピン軌道相互作用は、チャネル１８内の電界の大きさおよび方向により大きさおよび方向が変化する有効磁場を発生させるスピン軌道相互作用であればよい。
【実施例２】
【００２８】
図９（ａ）および図９（ｂ）は、実施例２の動作を示す図である。図１０（ａ）および図１０（ｂ）はスピン分離した電子の準位を示した図である。図９（ａ）のように、ソース２０およびドレイン２２は強磁性体を含む。ソース２０およびドレイン２２の磁化方向は例えば同じ上方向とする。ドレインに電圧Ｖｄが印加されると、チャネル１８には、アップスピンの電子が注入される。図１０（ａ）のように、電子はほとんどアップスピン状態となる。ドレイン２２の磁化方向は上向きであるため、ソース２０とドレイン２２との間のコンダクタンスは低くなる。
【００２９】
図９（ｂ）および図１０（ｂ）のように、ゲート２４にスピン分離エネルギΔＥに相当する周波数の交流ゲート電圧Ｖｇを印加する。チャネル１８を走行する電子５０には、交流の第２有効磁場ＢαがＹ方向に生じる。第２有効磁場Ｂαにより電子はスピン共鳴しアップスピン状態とダウンスピン状態との間を遷移する。ゲート電圧Ｖｇの大きさを変えることにより、アップスピン状態とダウンスピン状態との電子の分布を制御することができる。ドレイン２２には、アップスピン状態の電子とダウンスピン状態の電子とが到達する。よって、ソース２０とドレイン２２との間のコンダクタンスは、アップスピン状態とダウンスピン状態との電子の分布により変化する。
【００３０】
図１１は、交流ゲート電圧Ｖｇすなわち第２有効磁場Ｂαの周波数を変化させたときのソース２０とドレイン２２との間の電流を示す図である。交流ゲート電圧Ｖｇの角周波数ωがスピン分離エネルギΔＥに対応する角周波数Ω０でない場合、図１０（ｂ）のようなスピン共鳴が生じない。よって、ソース２０から注入されたアップスピンの電子はそのままドレイン２２に至る。ソース２０とドレイン２２の磁化方向は同じであるため、コンダクタンスは小さい。よって、ソース−ドレイン間電流は大きい。一方、周波数ωが周波数Ω０である場合、ソース２０から注入されたアップスピンの電子はラビ振動を生じ、図１０（ｂ）のように、アップスピン状態とダウンスピン状態の電子が混在する。よって、ソース−ドレイン間電流が小さくなる。
【００３１】
実施例２によれば、スピン偏極した電子をチャネル１８に注入するインジェクタ（例えばソース２０）と、チャネル１８から受けた電子のスピン偏極方向を検出するアナライザ（例えばドレイン２２）と、が設けられている。これにより、電子スピン状態を検出することができる。
【実施例３】
【００３２】
実施例３は、実施例１および実施例２の障壁層１２および１６と井戸層１４の構造を変えた例である。図１２は、実施例３に係る半導体積層構造を示す図である。基板１０から順に、バッファ層３８、障壁層１２、第１半導体層３２、第２半導体層３４、第３半導体層３６および障壁層１６が積層されている。第１半導体層３２から第３半導体層３６が井戸層１４に対応する。基板１０は半絶縁性ＩｎＰ基板であり、（１１０）面を主面としている。バッファ層３８は、膜厚が２００ｎｍでアンドープのＩｎ０．５２Ａｌ０．４８Ａｓ層と、電子濃度が４×１０１８ｃｍ−３で膜厚が６ｎｍのＩｎ０．５２Ａｌ０．４８Ａｓ層である。障壁層１２は、膜厚が１５ｎｍでアンドープのＩｎ０．５２Ａｌ０．４８Ａｓ層である。第１半導体層３２は膜厚が５ｎｍでアンドープの（Ｉｎ０．５３Ｇａ０．４７Ａｓ）０．４１（ＩｎＰ）０．５９層である。第２半導体層３４は、膜厚が１０ｎｍでアンドープのＩｎ０．５３Ｇａ０．４７Ａｓ層である。第３半導体層３６は、膜厚が３ｎｍでアンドープの（Ｉｎ０．５２Ａｌ０．４８Ａｓ）０．３（Ｉｎ０．５３Ｇａ０．４７Ａｓ）０．７層である。障壁層１６は、膜厚が２５ｎｍでアンドープのＩｎ０．５２Ａｌ０．４８Ａｓ層である。Ｉｎ０．５２Ａｌ０．４８Ａｓ層およびＩｎ０．５３Ｇａ０．４７Ａｓ層は、ＩｎＰと格子整合するため、実施例３の半導体積層構造は、格子歪の少ない構造となる。
【００３３】
図１３は、実施例３に係る半導体積層構造のバンドエネルギ（Ｅ−ＥＦ）および規格化した電子の波動関数の規格化した大きさ｜Ψ｜を距離に対しシミュレーションした結果を示した図である。なおＥＦはフェルミエネルギである。Ｅｃは伝導帯の底のエネルギ、Ｅｖｈはヘビーホールの価電子帯のトップのエネルギ、Ｅｖｓはスピンスプリットした価電子帯のトップのエネルギを示している。電子の波動関数が第１半導体層３２と第２半導体層３４との界面Ｉ１付近にピークを有している。ラシュバスピン軌道相互作用に起因した有効磁場は、価電子帯の電界変化の大きいところ大きくなる。よって、図１２の第２半導体層３４の電界が大きく変化する領域Ｆ１および第１半導体層３２と第２半導体層３４との界面Ｉ１において、ラシュバスピン軌道相互作用に起因した有効磁場が大きくなる。電子に有効磁場を働かせるためには、有効磁場の大きい領域における電子密度を大きくすることが好ましい。
【００３４】
実施例３によれば、第１半導体層３２と第２半導体層３４との界面Ｉ１の伝導帯の不連続エネルギΔＥｃ１を界面Ｉ１の価電子帯の不連続エネルギΔＥｖ１より小さくする。これにより、界面Ｉ１におけるスピン軌道相互作用に起因した有効磁場を大きくすることができ、かつ界面Ｉ１における電子分布を大きくすることができる。
【００３５】
また、第２半導体層３４と第３半導体層３６との界面Ｉ２の伝導帯の不連続エネルギΔＥｃ２をΔＥｃ１より大きくする。界面Ｉ２の価電子帯の不連続エネルギΔＥｖ２をΔＥｖ１より小さくする。ΔＥｃ２がΔＥｃ１より大きいことにより、界面Ｉ１の電子分布を大きくすることができる。ΔＥｖ２がΔＥｖ１より小さいことにより、界面Ｉ２におけるスピン軌道相互作用に起因した有効磁場を弱くすることができる。界面Ｉ２に生じるスピン軌道相互作用は界面Ｉ１の生じるスピン軌道相互作用と反対となる。このため、界面Ｉ２におけるスピン軌道相互作用に起因した有効磁場を弱くすることにより、全体としてのスピン軌道相互作用を大きくすることができる。
【００３６】
実施例１から実施例３のように、第１のスピン軌道相互作用としてドレッセルハウススピン軌道相互作用を用い、第２のスピン軌道相互作用としてラシュバスピン軌道相互作用を用いる場合、実施例１から実施例３のように、チャネル１８は、閃亜鉛鉱型結晶構造を有することが好ましい。特に、チャネル１８は、III−Ｖ族化合物半導体であることが好ましい。例えば、第１および第２チャネル１８ａおよび１８ｂとしてＧａＡｓ、ＩｎＡｓ、ＡｌＡｓ、ＧａＰ、ＩｎＰ、ＡｌＰ、ＧａＳｂ、ＩｎＳｂ、ＡｌＳｂ、ＧａＮ、ＩｎＮおよびＡｌＮを用いることができる。また、これらの混晶を用いることができる。また、チャネル１８として、II−IV族化合物半導体を用いることもできる。
【００３７】
チャネル１８は、（１１０）面上に形成され、チャネル１８における電子の走行方向は、それぞれ［１００］方向であることが好ましい。なお、（１１０）面は、これと等価な（１０１）面、（０１１）面を含み、［００１］方向は、これと等価な［０１０］方向、［１００］方向を含む。チャネル１８が（１１０）面上に形成されることにより、［００１］方向に走行する電子に対しドレッセルハウススピン軌道相互作用に起因した有効磁場Ｂβが［１１０］方向に生じ、ラシュバスピン軌道相互作用に起因した有効磁場Ｂαが［０１０］方向に生じる。このように、有効磁場ＢβとＢαとを交差する方向に形成することができる。
【００３８】
ゲート２４は、［１１０］方向に勾配を有する交流電界を生じさせることが好ましい。これにより、［０１０］方向にラシュバスピン軌道相互作用に起因した有効磁場を生じさせることができる。
【００３９】
以上、発明の好ましい実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４０】
１８        チャネル
２０        ソース
２２        ドレイン
２４        ゲート
５０        電子
【図１】
2011071255.tif 000003
【図２】
2011071255.tif 000004
【図３】
2011071255.tif 000005
【図４】
2011071255.tif 000006
【図５】
2011071255.tif 000007
【図６】
2011071255.tif 000008
【図７】
2011071255.tif 000009
【図８】
2011071255.tif 000010
【図９】
2011071255.tif 000011
【図１０】
2011071255.tif 000012
【図１１】
2011071255.tif 000013
【図１２】
2011071255.tif 000014
【図１３】
2011071255.tif 000015