(57)【要約】【課題】レーザ駆動回路の高速動作を妨げることなくレーザ消光時に低電力化を行えるようにしたレーザ駆動回路を提供する。【解決手段】変調回路１０とバイアス回路１０の電流源Ｉ１０，Ｉ２０の電流を調整するバイアス制御信号として、送信イネーブル信号ＴＸ＿ＥＮのオン時に電流源Ｉ１０，Ｉ２０から所定の電流を出力させる制御電圧Ｖｈと、送信イネーブル信号ＴＸ＿ＥＮのオフ時に電流源Ｉ１０，Ｉ２０の電流を遮断する制御電圧Ｖｌとを用意し、それら制御電圧Ｖｈ，Ｖｌを、電流源Ｉ１０，Ｉ２０の動作最低電圧Ｖｏｎに対して、Ｖｈ，Ｖｌを、Ｖｈ＞Ｖｏｎ＞Ｖｌ＞０Ｖの関係に設定する。【選択図】図１
2011146469.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じてバーストモードの変調電流を生成してレーザ素子に出力する変調電流生成回路および該変調電流生成回路に動作電流を与える第１の電流源を有する変調回路と、第２の電流源により前記レーザ素子にバイアス電流を与えるバイアス回路とを備えるレーザ駆動回路において、
前記第１および第２の電流源の少なくとも一方の電流源の電流を調整するバイアス制御信号として、送信イネーブル信号のオン時に前記少なくとも一方の電流源に所定の電流を出力させる第１の制御電圧と、前記送信イネーブル信号のオフ時に前記少なくとも一方の電流源の電流を遮断する第２の制御電圧とを用意し、
かつ、前記第１の制御電圧をＶｈ、前記第２の制御電圧をＶｌとするとき、前記少なくとも一方の電流源の動作最低電圧Ｖｏｎに対して、前記Ｖｈ，Ｖｌを、Ｖｈ＞Ｖｏｎ＞Ｖｌ＞０Ｖの関係に設定したことを特徴とするレーザ駆動回路。
【請求項２】
請求項１に記載のレーザ駆動回路において、
前記動作最低電圧Ｖｏｎは、前記少なくとも一方の電流源を構成するトランジスタのベース・エミッタ間あるいはゲート・ソース間に閾値電圧を与える電圧であることを特徴とするレーザ駆動回路。
【請求項３】
請求項１又は２に記載のレーザ駆動回路において、
前記送信イネーブル信号のオン時に前記第１の制御電圧を、前記送信イネーブル信号のオフ時に前記第２の制御電圧を、前記少なくとも一方の電流源に対して出力するスイッチ回路を備えることを特徴とするレーザ駆動回路。
【請求項４】
請求項１乃至３のいずれか１つに記載のレーザ駆動回路において、
前記スイッチ回路の出力側と前記少なくとも一方の電流源との間に、ボルテージフォロア回路を接続したことを特徴とするレーザ駆動回路。
【請求項５】
請求項１乃至３のいずれか１つに記載のレーザ駆動回路において、
前記スイッチ回路に前記第１の制御電圧と前記第２の制御電圧を入力し、且つ前記第１の制御電圧の入力経路に、ボルテージフォロア回路を接続したことを特徴とするレーザ駆動回路。
【請求項６】
請求項４又は５に記載のレーザ駆動回路において、
前記ボルテージフォロア回路を、エミッタフォロア回路又はソースフォロア回路に置き換えたことを特徴とするレーザ駆動回路。
【請求項７】
請求項１乃至６のいずれか１つに記載のレーザ駆動回路において、
前記変調回路は、前記レーザ素子のアノードとカソードに接続される差動出力端子と、前記送信イネーブル信号のオフ時に前記差動出力端子のうちの前記アノードに接続される端子の電位よりも前記カソードに接続される端子の電位を高く設定するゲート回路とを備え、
前記バイアス回路は、差動回路からなり、前記レーザ素子の前記カソードが接続される端子と所定の電源に接続される電源端子とを備え、前記送信イネーブル信号のオフ時に前記カソードに接続される端子をハイインピーダンスに設定することを特徴とするレーザ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信の送信器に用いられるレーザ駆動回路に係り、特に高速動作を阻害することなく消費電力を低減させる技術に関する。
【背景技術】
【０００２】
図１１に、従来の超高速レーザ駆動回路の構成例を示す（たとえば、非特許文献１参照）。このレーザ駆動回路は、入力端子ＩＮＰ，ＩＮＮに入力する差動のバーストデータ信号ＤＡＴＡを、入力バッファ回路４１から、アイパターンのクロスポイントを制御電圧ＶＢ１，ＶＢ２によって設定したクロスポイント制御部４２に取り込み、バッファ回路４３，４４で増幅して、ドライブ回路４５に入力し、このドライブ回路４５によって、レーザ素子ＬＤを駆動するものである。ＶＣ１はドライブ回路４５の制御電圧、ＶＣ２はレーザ素子ＬＤにバイアス電流を供給する電流源Ｉ４０の制御電圧である。Ｌ４０は高周波カット用のインダクタである。
【０００３】
この構成では、レーザ素子ＬＤの動作に関係なく一定電流が消費されており、消費電力が高いという課題があった。
【０００４】
図１２に、ＳｉＧｅプロセス等で実現されている、より高機能な従来の別のレーザ駆動回路の構成例を示す。このレーザ駆動回路は、アノード側およびカソード側に高周波カット用のインダクタＬ１，Ｌ２が接続されたレーザ素子ＬＤ、入力端子ＩＮＰ，ＩＮＮから差動のバーストデータＤＡＴＡを入力してレーザ素子ＬＤにそのバーストデータに応じた変調信号を出力する変調回路１０、レーザ素子ＬＤにバイアス電流を供給するバイアス回路２０、レーザ素子ＬＤの出力光をモニタして、変調回路１０にバイアス制御信号ＶＣＳＰ，ＶＣＳＭを供給するとともにバイアス回路２０にバイアス制御信号ＶＣＳＢを供給するＡＰＣ（Auto matic Power Control）回路３０からなる。変調回路１０，バイアス回路２０、およびＡＰＣ回路３０には、送信イネーブル信号ＴＸ＿ＥＮが入力している。この送信イネーブル信号ＴＸ＿ＥＮは、オンはイネーブルを、オフは非イネーブルを示す。
【０００５】
変調回路１０は、入力するバーストデータＤＡＴＡを送信イネーブル信号ＴＸ＿ＥＮのオン／オフによってゲーティングするゲート回路１１、増幅用のプリバッファ回路１２、エミッタフォロワで構成されバーストデータＤＡＴＡの振幅を大きな振幅に変換するレベル変換回路１３、およびドライブ回路として機能する出力バッファ回路１４から構成される。プリバッファ回路１２、レベル変換回路１３、および出力バッファ回路１４は、それぞれその電流源Ｉ１１，Ｉ１２，Ｉ１３を備え、その各々がＡＰＣ回路２０から出力するバイアス制御信号ＶＣＳＰ又はＶＣＳＭによって、レーザ素子ＬＤの出力光パワーが一定となるように制御される。バイアス回路２０も、ＡＰＣ回路２０から出力するバイアス制御信号ＶＣＳＢによって、レーザ素子ＬＤの出力光パワーが一定となるように、制御される。
【０００６】
この構成では、送信イネーブル信号ＴＸ＿ＥＮのオン／オフに応じて、ゲート回路１１により光出力をオン／オフできるが、バースト動作の非発光時に消費電力を削減するような機能は有していなかった。すなわち、レーザ素子ＬＤの動作に関係なく一定電流が消費されており、消費電力が高いという課題があった。
【０００７】
図６（ａ）は図１２に示した従来回路のレーザ素子ＬＤに流れる電流を、図７(ａ)は図１２に示した従来回路のレーザ駆動回路に流れる電流を、それぞれ示したものである。
【０００８】
図６（ａ）では、バーストデータ信号の入力の有りに同期して送信イネーブル信号ＴＸ＿ＥＮがオン（高レベル）になり、それを受けてゲート回路１１がオンになってからレーザ素子ＬＤに流れる電流が安定するのに要する立上がり時間Ｔｏｎが２０ｎｓであり、送信イネーブル信号ＴＸ＿ＥＮがオフ（低レベル）になり、それを受けてゲート回路１１がオフになってからレーザ素子ＬＤに流れる電流が遮断されるのに要する立下り時間Ｔｏｆｆが数ｎｓであり、高速である。しかし、図７（ａ）に示すように、送信イネーブル信号ＴＸ＿ＥＮがオフであっても変調回路１０およびバイアス回路２０にはオン時と同等の電流が流れ、レーザ駆動回路の電源を３．３Ｖ、レーザ電源ＶＤＤＬＤを５Ｖとすると、約１Ｗの消費電力が常時消費されていることが分かる。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】「ＯＫＩセミコンダクタ株式会社オンラインカタログのデータシート、１０Ｇ直接変調レーザドライバＫＧＡ４１８５」、［平成２１年１２月２４日検索］、インターネット＜URL:http://www.okisemi.com/jp/dbps_data/datasheet/optical/ODHKGA4185-05.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【００１０】
前述の通り、図１１のレーザ駆動回路では、レーザ素子ＬＤのオン／オフで消費電流は基本的に変化しない。これは、電流源トランジスタが流す電流量で回路電流が決まるからであり、この電流量はＡＰＣ回路３０が出力し続けている制御電圧ＶＣＳＰ，ＶＣＳＭ，ＶＣＳＢで決まってしまっているためである。この問題は、電流源の電流を遮断することで実現できるが、この手法によれば、遮断状態から通電状態に回復する過程で、回路の立ち上がりに一定の時間が必要となることによって、その立上がり遅延がレーザ素子がオンになる時間の延長をもたらすため、高速動作させる際に問題となる。
【００１１】
本発明の目的は、レーザ駆動回路の高速動作を妨げることなくレーザ消光時に低電力化を行えるようにしたレーザ駆動回路を提供することである。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、請求項１にかかる発明のレーザ駆動回路は、入力信号に応じてバーストモードの変調電流を生成してレーザ素子に出力する変調電流生成回路および該変調電流生成回路に動作電流を与える第１の電流源を有する変調回路と、第２の電流源により前記レーザ素子にバイアス電流を与えるバイアス回路とを備えるレーザ駆動回路において、前記第１および第２の電流源の少なくとも一方の電流源の電流を調整するバイアス制御信号として、送信イネーブル信号のオン時に前記少なくとも一方の電流源に所定の電流を出力させる第１の制御電圧と、前記送信イネーブル信号のオフ時に前記少なくとも一方の電流源の電流を遮断する第２の制御電圧とを用意し、かつ、前記第１の制御電圧をＶｈ、前記第２の制御電圧をＶｌとするとき、前記少なくとも一方の電流源の動作最低電圧Ｖｏｎに対して、前記Ｖｈ，Ｖｌを、Ｖｈ＞Ｖｏｎ＞Ｖｌ＞０Ｖの関係に設定したことを特徴とする。
請求項２にかかる発明は、請求項１に記載のレーザ駆動回路において、前記動作最低電圧Ｖｏｎは、前記少なくとも一方の電流源を構成するトランジスタのベース・エミッタ間あるいはゲート・ソース間に閾値電圧を与える電圧であることを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載のレーザ駆動回路において、前記送信イネーブル信号のオン時に前記第１の制御電圧を、前記送信イネーブル信号のオフ時に前記第２の制御電圧を、前記少なくとも一方の電流源に対して出力するスイッチ回路を備えることを特徴とする路。
請求項４にかかる発明は、請求項１乃至３のいずれか１つに記載のレーザ駆動回路において、前記スイッチ回路の出力側と前記少なくとも一方の電流源との間に、ボルテージフォロア回路を接続したことを特徴とする。
請求項５にかかる発明は、請求項１乃至３のいずれか１つに記載のレーザ駆動回路において、前記スイッチ回路に前記第１の制御電圧と前記第２の制御電圧を入力し、且つ前記第１の制御電圧の入力経路に、ボルテージフォロア回路を接続したことを特徴とする。
請求項６にかかる発明は、請求項４又は５に記載のレーザ駆動回路において、前記ボルテージフォロア回路を、エミッタフォロア回路又はソースフォロア回路に置き換えたことを特徴とする。
請求項７にかかる発明は、請求項１乃至６のいずれか１つに記載のレーザ駆動回路において、前記変調回路は、前記レーザ素子のアノードとカソードに接続される差動出力端子と、前記送信イネーブル信号のオフ時に前記差動出力端子のうちの前記アノードに接続される端子の電位よりも前記カソードに接続される端子の電位を高く設定するゲート回路とを備え、前記バイアス回路は、差動回路からなり、前記レーザ素子の前記カソードが接続される端子と所定の電源に接続される電源端子とを備え、前記送信イネーブル信号のオフ時に前記カソードに接続される端子をハイインピーダンスに設定することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、変調電流生成回路および／又はバイアス回路の電流源の電流を調整するバイアス制御信号として、送信イネーブル信号のオン時に当該電流源に所定の電流を出力させる制御電圧Ｖｈとオフ時に当該電流源の電流を遮断する制御電圧Ｖｌを、電流源の動作最低電圧Ｖｏｎに対して、Ｖｈ＞Ｖｏｎ＞Ｖｌ＞０Ｖの関係に設定したので、当該電流源を高速にオン／オフし、同時に消費電力も削減でき、レーザ駆動回路の高速動作を妨げることなくレーザ消光時に低電力化を行える効果を有する。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施例のレーザ駆動回路の回路図である。
【図２】図１のレーザ駆動回路に適用できる出力バッファ回路とバイアス回路の回路図である。
【図３】本発明の第２の実施例のレーザ駆動回路の回路図である。
【図４】本発明の第３の実施例のレーザ駆動回路の回路図である。
【図５】本発明の第３の実施例において、ボルテージフォロア回路とスイッチ回路の接続を図４の構成と逆にした変形例のレーザ駆動回路の回路図である。
【図６】本発明の第３の実施例のレーザ駆動回路の送信イネーブル信号のオン／オフによるバースト応答の特性図である。
【図７】本発明の第３の実施例のレーザ駆動回路の送信イネーブル信号のオン／オフによる回路電流の特性図である。
【図８】本発明の第３の実施例のレーザ駆動回路の電圧Ｖｌの違いによるレーザ素子の立上がり時間Ｔｏｎの違いの特製図である。
【図９】電圧Ｖｌの発生回路の例を示す回路図である。
【図１０】本発明の第４の実施例のレーザ駆動回路の回路図である。
【図１１】現在最も使用されている１０Ｇｂ／ｓ用レーザ駆動回路の回路図である。
【図１２】ＳｉＧｅを用いた典型的なレーザ駆動回路の回路図である。
【発明を実施するための形態】
【００１５】
本発明の基本構成は、従来の変調回路、バイアス回路、ＡＰＣ回路に加え、該変調回路内の変調電流生成回路およびバイアス回路にそれぞれ含まれる電流源のバイアス制御信号を切り替える手段と、そのバイアス制御信号としての高電位側の制御電圧Ｖｈおよび低電位側の制御電圧Ｖｌを生成する手段を備える。ここで、本願の変調電流生成回路は、例えば図１２の変調回路１０内に示す、変調信号を生成するために必要な機能ブロック全ての総称である。ただし、ゲート回路１１、もしくはそれに相当する回路は含まない。別な例では、図１１で図示された入力バッファ回路４１、クロスポイント制御部４２、バッファ回路４３，４４、ドライブ回路４５に相当する。制御電圧Ｖｈは、レーザ素子（レーザダイオード）がオンになっているときに電流源の電流を適正値に調整する電圧であり、制御電圧Ｖｌはその電流源をオフにする電圧である。
【００１６】
上記の電流源を構成するトランジスタがバイポーラトランジスタで構成される場合、そのトランジスタがオンとなるベース・エミッタ間電圧Ｖｂｅ（閾値電圧）は、プロセスによって若干差があるものの約０．６５Ｖである。したがって、制御電圧Ｖｌが、ベース・エミッタ間電圧Ｖｂｅを閾値電圧以下にする電圧であれば、電流源トランジスタに流れる電流は急激に減少する。
【００１７】
したがって、制御電圧Ｖｌの値を接地電位（０Ｖ）ではなく、電流源トランジスタのベース・エミッタ間電圧Ｖｂｅが閾値電圧になる値よりやや下回る値に設定しておけば、その制御電圧Ｖｌを接地電位した場合と比べてプリバイアス効果があるので、次にバイアス制御信号を制御電圧Ｖｈに切り替えたときに、高速にレーザ素子をオンにでき、高速性と電流遮断による省電力モードとの両立が可能となる。このように、送信イネーブル信号ＴＸ＿ＥＮがオフになるのと同期して電流源に与える制御電圧Ｖｌの値を接地電位より高い電位に設定する点が従来と異なる。
【００１８】
電流源トランジスタに与える制御電圧Ｖｈは、ＡＰＣ回路により、適切な光出力と消光比が得られるように制御する。ＡＰＣ回路は、レーザ素子のレーザ光を受光するモニタフォトダイオード（図示せず）が発生する電流量および温度センサが検出した温度に基づき制御を行うため、バースト信号の有無に関わらずバイアス制御信号を出力し続ける。一方、レーザ素子のオン／オフは、ＰＯＮ−ＭＡＣ ＩＣ（ＰＯＮ制御ＩＣ）から出力される送信イネーブル信号ＴＸ＿ＥＮのオン／オフによって制御されるので、その送信イネーブル信号ＴＸ＿ＥＮのオン／オフに同期して、送信イネーブル信号ＴＸ＿ＥＮのオフ時にバイアス制御信号を制御電圧Ｖｌにすれば、消光時の電力を削減できることになる。
【００１９】
そこで本発明では、送信イネーブル信号ＴＸ＿ＥＮのオン／オフに同期して、電流源のバイアス制御信号を、発光時は制御レベル（制御電圧Ｖｈ）とし、消光時は電流遮断レベル（制御電圧Ｖｌ）とする構成とした。電流源の電流を遮断すればレーザ素子のオフも同時に達成できるが、従来のレーザ素子のオン／オフを実現する回路構成と組み合わせることで、制御電圧Ｖｌのレベルを、スイッチング時間が長くならない範囲で可能な限り省電力化（電流遮断）が達成できる値に設定することが可能となり、制御電圧Ｖｌの安定性は厳密でなくて済む。
【００２０】
これらの構成により、バースト動作の非発光時に電流源をオフさせることで消費電力を削減することを可能にし、かつ、その際に光出力の立上がり時間Ｔｏｎおよび立下り時間Ｔｏｆｆの高速動作も両立させる。
【００２１】
＜第１の実施例＞
図１を用いて、本発明の第１の実施例を説明する。第１の実施例は、レーザ駆動回路において、変調回路１０の変調電流生成回路１５およびバイアス回路２０が、バイアス制御信号Ｖｃｓｉ＿Ｍ，Ｖｃｓｉ＿Ｂによって制御される電流源Ｉ１０，Ｉ２０をそれぞれ有する。そのバイアス制御信号Ｖｃｓｉ＿Ｍ，Ｖｃｓｉ＿Ｂとして、Ｖｈ＞Ｖｌなる関係にある制御電圧Ｖｈ，Ｖｌが使用される。バイアス制御信号Ｖｃｓｉ＿Ｍ，Ｖｃｓｉ＿Ｂの値は、バーストデータ信号の入力の有無と同期した送信イネーブル信号ＴＸ＿ＥＮのオン／オフに応じて、制御電圧Ｖｈ／Ｖｌに切り替わり、これにより変調電流生成回路１５およびバイアス回路２０の電流源Ｉ１０，Ｉ２０の電流が増減する。
【００２２】
ここで、制御電圧Ｖｈ，Ｖｌの値は、バイアス制御信号Ｖｃｓｉ＿Ｍ，Ｖｃｓｉ＿Ｂとで異なる値であってもよい。高電位側の制御電圧Ｖｈの値は、レーザ発光時、すなわちバースト通信時において、所定のレーザ変調電流とバイアス電流をレーザ素子ＬＤに供給するために必要な値であり、ＡＰＣ回路３０によってレーザ発光強度が所定の値となるよう自動制御される値である。ＡＰＣ回路３０には、レーザ発光強度を監視するモニタフォトダイオードや、温度を検出する温度センサ等が接続されている（図示せず）。
【００２３】
また、ゲート回路１１は、ＡＮＤ回路やスイッチ回路で構成されるデータ遮断回路である。例えば、変調回路１０とバイアス回路２０は差動回路で構成され、送信イネーブル信号ＴＸ＿ＥＮがオフのときは、ゲート回路１１が制御されることによって、変調電流生成回路１５内の出力バッファ回路の差動出力端子ＬＤＰ，ＬＤＮのうち、レーザ素子ＬＤのアノード側に接続される端子ＬＤＰはＬｏｗレベルに、カソード側に接続される端子ＬＤＮはＨｉｇｈレベルに固定される。このとき、バイアス回路２０も同様に、差動対のレーザ素子ＬＤのカソードＬＤＫが接続される端子はハイインピーダンスに固定される。
【００２４】
図２に、本発明に適用できる典型的な出力バッファ回路とバイアス回路の一例を示す。図２（ａ）に示す出力バッファ回路は、トランジスタＱ１〜Ｑ３、抵抗Ｒ１〜Ｒ５からなり、トランジスタＱ１，Ｑ２のベースに差動のレーザ駆動信号ＩＳＰＢ，ＩＳＰＮが入力し、トランジスタＱ３のベースにバイアス制御信号Ｖｃｓｉ＿Ｍが入力する。また、図２（ｂ）に示すバイアス回路は、トランジスタＱ４〜Ｑ６、抵抗Ｒ６〜Ｒ９、インダクタＬ１からなり、トランジスタＱ４，Ｑ５のベースに差動の送信イネーブル信号の正相信号ＴＸ＿ＥＮ＿Ｐ，逆相信号ＴＸ＿ＥＮ＿Ｎが入力し、トランジスタＱ６のベースにバイアス制御信号Ｖｃｓｉ＿Ｂが入力する。
【００２５】
送信イネーブル信号ＴＸ＿ＥＮがオンからオフになると、図２（ａ）に示す出力バッファ回路は、ゲート回路１１の働きにより、レーザ駆動信号ＩＳＰＢがＬｏｗに、ＩＳＰＮがＨｉｇｈに固定され、レーザ素子ＬＤのアノード側端子ＬＤＰが低電位に、カソード側端子ＬＤＮが高電位に固定されて、レーザ素子の電流経路が遮断される。また、このとき、図２（ｂ）に示すバイアス回路は、送信イネーブル信号の正相信号ＴＸ＿ＥＮ＿ＰがＬｏｗに固定され、逆相信号ＴＸ＿ＥＮ＿ＮがＨｉｇｈに固定されるので、バイアス電流経路が切り替わり、レーザ素子ＬＤのカソード端子ＬＤＫがハイインピーダンスに設定される。
【００２６】
以上により、レーザ素子ＬＤが消光する。しかしこのとき、バイアス制御信号Ｖｃｓｉ＿ＭとＶｃｓｉ＿Ｂの電位が変化しなければ、これらの電位から電流源トランジスタＱ３，Ｑ６のベース・エミッタ電圧Ｖｂｅを差し引いた電圧によって、抵抗Ｒ５，Ｒ９で除した値の電流が流れ続けることになる。
【００２７】
これに対し、本実施例では、これらバイアス制御信号Ｖｃｓｉ＿Ｍ，Ｖｃｓｉ＿Ｂを送信イネーブル信号ＴＸ＿ＥＮのオン／オフに同期して制御するので、レーザ消光時には抵抗Ｒ５，Ｒ９に流れる電流を減少せしめることが可能である。
【００２８】
なお、本実施例では、バイアス制御信号Ｖｃｓｉ＿Ｍ，Ｖｃｓｉ＿Ｂの両方を制御したが、そのどちらか一方が制御される構成でも、本発明の効果を部分的に発揮する。また、データ信号があらかじめバースト化されてレーザ駆動回路に入力される場合には、必ずしもゲート回路１１は必須ではない。もちろん、この場合でもゲート回路１１が具備されることになんら問題はない。一般的に、ゲート回路１１の働きでデータがバースト化される方式が多く、この場合の入力データは連続信号である。
【００２９】
レーザ素子ＬＤの発光／消光は、送信イネーブル信号ＴＸ＿ＥＮのオン／オフに応じてゲート回路１１で制御されるため、バイアス制御信号Ｖｃｓｉ＿Ｍ，Ｖｃｓｉ＿Ｂの制御によって回路電流が完全に遮断される必要は必ずしもない。言い換えれば、ゲート回路１１の働きによってレーザ素子ＬＤの消光が実現されるため、制御電圧Ｖｌが多少変動しても通信品質には影響しない。
【００３０】
＜第２の実施例＞
図３に、本発明の第２の実施例を示す。第１の実施例との違いは、変調電流生成回路１５およびバイアス回路２０が、その電流源Ｉ１０，Ｉ２０に接続される変調電流用のスイッチ回路１６、およびバイアス用のスイッチ回路２１を有することである。該スイッチ回路１６，２１は、送信イネーブル信号ＴＸ＿ＥＮのオン／オフに応じて切り替えられる。また該スイッチ回路１６，２１には、電流源Ｉ１０，Ｉ２０をオフする制御電圧Ｖｌが、０Ｖより高く且つ電流源Ｉ１０，Ｉ２０の電流が実効的にオンする電圧Ｖｏｎより低い電圧（Ｖｏｎ＞Ｖｌ＞０Ｖ）を発生する回路（図示せず）から入力している。図３では、この制御電圧を、Ｖｌ＿Ｍ，Ｖｌ＿Ｂで示した。これにより消費電力を削減するとともに、光出力のオン／オフの切替時間を短縮し高速応答が可能になる。
【００３１】
本実施例のＡＰＣ回路３０は、その出力電圧を送信イネーブル信号ＴＸ＿ＥＮのオン／オフに連動させて変化させる必要はなく、常に所定の制御電圧を出力し続けても良い。この電圧をＶｈ＿Ｍ，Ｖｈ＿Ｂで示した。
【００３２】
スイッチ回路１６，２１は、オン／オフ制御信号（本実施例ではＴＸ＿ＥＮ）に対する切り替えの応答時間が短く、かつオン時の抵抗Ｒｏｎが小さいことが望ましい。具体的には応答時間が数ｎｓ以下、Ｒｏｎは数十Ω以下が好ましい。なぜならば、応答時間が長いスイッチ回路では、レーザ素子ＬＤがオンになる立上がり時間が長くなって通信効率の低下をもたらしてしまい、また抵抗Ｒｏｎが大きいとＡＰＣ回路３０の出力電圧がスイッチ回路でドロップしてしまい、制御に誤差を生じてしまうからである。本実施例でも、ゲート回路１１の役割は第１の実施例と同様である。
【００３３】
＜第３の実施例＞
図４に、本発明の第３の実施例を示す。第３の実施例は、第２の実施例の構成に加え、スイッチ回路１６の出力側と電流源Ｉ１０のバイアス制御信号Ｖｃｓｉ＿Ｍの入力端子の間、スイッチ回路２１の出力側と電流源Ｉ２０のバイアス制御信号Ｖｃｓｉ＿Ｂの入力端子の間に、それぞれボルテージフォロア回路１７，２２を挿入することで、バイアス制御信号Ｖｃｓｉ＿Ｍ，Ｖｃｓｉ＿Ｂに対する駆動力を増大させたものである。
【００３４】
本実施例においては、ボルテージフォロア回路１７，２２を構成するオペアンプのステップ応答時間（Srew Rate）は短いほど良いが、オペアンプのステップ応答は一般的に数十Ｖ／μｓ程度であり、１Ｖ変化するのに数十ｎｓ必要となる。
【００３５】
そこで、これによる動作の遅延を回避するには、図５のようにボルテージフォロア回路１７，２２を前段とし、後段にスイッチ回路１６，２１を接続して、制御電圧Ｖｈ＿Ｍをボルテージフォロア回路１７を介してスイッチ回路１６に、制御電圧Ｖｈ＿Ｂをボルテージフォロア回路２２を介してスイッチ回路２１に供給すればよい。この構成では、ボルテージフォロア回路１７，２２の出力である制御電圧Ｖｈ＿Ｍ，Ｖｈ＿Ｍは、送信イネーブル信号ＴＸ＿ＥＮのオン／オフによって変化しないので、ステップ応答性能が無関係となる。もちろん、制御電圧Ｖｌ＿Ｍ，Ｖｌ＿Ｂも別のボルテージフォロア回路を介して供給してもよいが、制御電圧Ｖｈ＿Ｍ，Ｖｈ＿Ｍがレーザ素子ＬＤの発光特性に影響を与えるのに対し、制御電圧Ｖｌ＿Ｍ，Ｖｌ＿Ｂは消光時の制御電圧であり、多少変動しても通信品質そのものには影響を与えないため効果は小さい。
【００３６】
図６は、従来技術（図１２の構成）と第３の実施例（図４の構成）におけるバースト応答をシミュレーションして比較した特性図、図７は回路電流の変化をシミュレーションして比較した図である。図６、図７ともに、（ａ）が従来技術、（ｂ）が第３の実施例である。
【００３７】
図１２の従来技術は、バイアス制御信号ＶＣＳＭ（＝Ｖｃｓｉ＿Ｍ），ＶＣＳＢ（＝Ｖｃｓｉ＿Ｂ）は一定の電圧であり、ゲート回路１１の働きのみでレーザ素子ＬＤの発光／消光が制御される構成である。若干前述したが、図６（ａ）に示すように、レーザ素子ＬＤの立上がり時間Ｔｏｎ、立下り時間Ｔｏｆｆは短いが、図７（ａ）に示すように、レーザ素子ＬＤが消光している時間帯においても、発光時と同等に近い電流が流れてしまう。
【００３８】
一方、第３の実施例では、図６（ｂ）に示すように、立上がり時間Ｔｏｎが若干長くなってしまうものの、図７（ｂ）に示すように、消光時の電流は大幅に減少している。なお、本実施例におけるシミュレーションでは、スイッチ回路１６，２１の立上がり時間を、電圧の変化量に関係なく一般的なアナログスイッチで実現可能な速度である１５ｎｓとした。また、制御電圧Ｖｈ＿Ｍを１．１Ｖ、制御電圧Ｖｈ＿Ｂを０．９Ｖとし、制御電圧Ｖｌ＿Ｍ，Ｖｌ＿Ｂは０．５Ｖとした。
【００３９】
図８は、制御電圧Ｖｌ（＝Ｖｌ＿Ｍ，Ｖｌ＿Ｂ）の値の選択により、レーザ素子ＬＤがオンになる立上がり時間Ｔｏｎがどのような影響を受けるかを示したシミュレーション結果である。このシミュレーションでも、制御電圧Ｖｌの値にかかわらず、Ｖｈ→Ｖｌへの移行時間は一般的なアナログスイッチで実現可能な速度である１５ｎｓとした。制御電圧Ｖｌが０Ｖの場合は、Ｖｌ発生回路が不要（接地すればよい）であるが、立上がり時間Ｔｏｎは長くなる。制御電圧Ｖｌを高くするほど、立上がり時間Ｔｏｎの短縮が可能であるが、その結果トランジスタのベース・エミッタ間電圧Ｖｂｅが閾値電圧（通常０．６５Ｖ程度）を超えてしまうと、電流の遮断効果、すなわち低電力効果は小さくなってしまう。閾値電圧より低ければ、急激に電流が減少するので、制御電圧Ｖｌはベース・エミッタ間電圧Ｖｂｅが０．６Ｖ以下になるように設定するのが好ましい。回路を構成するデバイスの特性に応じて制御電圧Ｖｌの最適化が可能である。
【００４０】
図９（ａ）〜（ｄ）は本発明の各実施例において、利用できる制御電圧Ｖｌ（＝Ｖｌ＿Ｍ，Ｖｌ＿Ｂ）の発生回路の一例である。Ｒ１１〜Ｒ１８は抵抗、Ｑ１１〜Ｑ１３はトランジスタ、ＺＤはツェナーダイオードである。（ｄ）に示したような定電圧の発生回路が好ましいが、レーザ駆動回路とモノリシックで構成する場合、（ａ）〜（ｃ）のような簡便な回路でも良い。ただし、（ｃ）の回路はコレクタ電圧がベース電圧より低くなる関係でトランジスタＱ１２の定電流性が悪くなる可能性があるため、制御電圧ＶｌができるだけトランジスタＱ１２の閾値電圧に近くなるように設計する必要がある。これは、前述のように制御電圧Ｖｌは消光時に与える電圧であり、制御電圧Ｖｌが多少変動しても通信そのものには影響しないことが本発明の特徴のひとつだからである。（ｄ）のような構成は、最も簡便な定電圧発生回路の例であるが、駆動回路のＩＣとは別にディスクリート（外付け）回路で構成する場合に、部品点数が少なくて済むという利点がある。
【００４１】
＜第４の実施例＞
図１０に、本発明の第４の実施例を示す。第４の実施例は、第３の実施例（図４）におけるボルテージフォロア回路１７，２２に代えて、スイッチ回路１６の出力側と電流源Ｉ１０のバイアス制御信号Ｖｃｓｉ＿Ｍの入力端子の間、スイッチ回路２１の出力側と電流源Ｉ２０のバイアス制御信号Ｖｃｓｉ＿Ｂの入力端子の間に、それぞれエミッタフォロア回路１８，２３を挿入したものである。第３の実施例と同様に、バイアス制御信号Ｖｃｓｉ＿Ｍ，Ｖｃｓｉ＿Ｂに対する駆動力を増大させたものであるが、オペアンプによるボルテージフォロア回路１７，２２よりも高速動作が可能となる。これは、エミッタフォロア回路のステップ応答時間が、オペアンプに律速されるボルテージフォロア回路よりも速いためである。本実施例の別な形態としてはエミッタフォロア回路をソースフォロア回路に置き換えたものがあり、この場合もエミッタフォロア回路と同様の効果を得ることができる。
【００４２】
なお、以上の各実施例は、変調電流生成回路１０が１つの電流源Ｉ１０を有する例で説明したが、変調電流生成回路１０が図１２に示したプリバッファ回路１２、レベル変換回路１３、出力バッファ回路１４を有し、それらが個別に電流源Ｉ１１，Ｉ１２，Ｉ１３を有するときは、各電流源Ｉ１１，Ｉ１２，Ｉ１３がそれぞれ個別のスイッチ回路でオン／オフされるようにしたり、又は、電流源Ｉ１１，Ｉ１２，Ｉ１３が同じ制御電圧で制御され１つのスイッチ回路１６を介してオン／オフされるようにしたり、又は、少なくとも出力バッファ回路１４の電流源Ｉ１３がスイッチ回路１６を介してオン／オフされるようにする。
【符号の説明】
【００４３】
１０：変調回路、１１：ゲート回路、１２：プリバッファ回路、１３：レベル変換回路、１４：出力バッファ回路、１５：変調電流生成回路、１６：スイッチ回路、１７：ボルテージフォロア回路、１８：エミッタフォロア回路
２０：バイアス回路、２１：スイッチ回路、２２：ボルテージフォロア回路、２３：エミッタフォロア回路
３０：ＡＰＣ回路
ＬＤ：レーザ素子
Ｌ１，Ｌ２：インダクタ
Ｖｃｓｉ＿Ｍ：変調回路用のバイアス制御信号
Ｖｃｓｉ＿Ｂ：バイアス回路用のバイアス制御信号
Ｖｈ，Ｖｈ＿Ｍ，Ｖｈ＿Ｂ：高電位側の制御電圧
Ｖｌ，Ｖｌ＿Ｍ，Ｖｌ＿Ｂ：低電位側の制御電圧
ＴＸ＿ＥＮ：送信イネーブル信号
【図１】
2011146469.tif 000003
【図２】
2011146469.tif 000004
【図３】
2011146469.tif 000005
【図４】
2011146469.tif 000006
【図５】
2011146469.tif 000007
【図６】
2011146469.tif 000008
【図７】
2011146469.tif 000009
【図８】
2011146469.tif 000010
【図９】
2011146469.tif 000011
【図１０】
2011146469.tif 000012
【図１１】
2011146469.tif 000013
【図１２】
2011146469.tif 000014