(57)【要約】【課題】差動出力を実現しつつ包絡線検波を行う。【解決手段】２以上の周波数成分を持つ差動信号と同一の周波数成分を持つ信号で電界効果トランジスタＭ１、Ｍ２のソースを駆動しながら、差動信号のビート成分が打ち消されないようにゲインが調整された差動信号を電界効果トランジスタＭ１、Ｍ２のゲートに入力する。【選択図】      図１
2011071722.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力信号が入力される第１の入力端子と、第２の入力信号が入力される第２の入力端子と、第１の出力信号を出力する第１の出力端子とを有する第１の非線形回路と、
前記第２の入力信号が入力される第３および第４の入力端子と、前記第１の出力信号の差動信号である第２の出力信号を出力する第２の出力端子とを有する第２の非線形回路と、
前記第１および第２の非線形回路にバイアス電圧を供給するバイアス回路とを備えることを特徴とする半導体集積回路装置。
【請求項２】
第１の入力信号が増幅器を介して入力される第１の入力端子と、第２の入力信号が入力される第２の入力端子と、第１の出力信号を出力する第１の出力端子とを有する第１の非線形回路と、
前記第２の入力信号が増幅器を介して入力される第３の入力端子と、前記第２の入力信号が入力される第４の入力端子と、前記第１の出力信号の差動信号である第２の出力信号を出力する第２の出力端子とを有する第２の非線形回路と、
前記第１および第２の非線形回路にバイアス電圧を供給するバイアス回路とを備えることを特徴とする半導体集積回路装置。
【請求項３】
一端に前記第２の入力信号が入力され、他端に前記第２の入力端子が接続された第１のコンデンサと、
一端に前記第２の入力信号が入力され、他端に前記第４の入力端子が接続された第２のコンデンサとをさらに備えることを特徴とする請求項１または２に記載の半導体集積回路装置。
【請求項４】
前記第２の入力端子と前記第４の入力端子との間に接続された第３のコンデンサをさらに備えることを特徴とする請求項３に記載の半導体集積回路装置。
【請求項５】
前記第１の入力信号が入力される第５および第６の入力端子を有し、前記第２の出力端子に接続された第３の非線形回路と、
前記第２の入力信号が入力される第７の入力端子と、前記第１の入力信号が入力される第８の入力端子とを有し、前記第１の出力端子に接続された第４の非線形回路と、
一端に第１の入力信号が入力され、他端に前記第６の入力端子が接続された第４のコンデンサと、
一端に第１の入力信号が入力され、他端に前記第８の入力端子が接続された第５のコンデンサと、
前記第６の入力端子と前記第８の入力端子との間に接続された第６のコンデンサとを備えることを特徴とする請求項４に記載の半導体集積回路装置。
【請求項６】
前記第１および第２の入力信号は、２以上の同一周波数成分を持つ差動信号であることを特徴とする請求項１乃至５のいずれかに記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路装置に関し、特に、差動入出力を行うことが可能な包絡線検波器およびそれを用いた送信機に適用して好適なものである。
【背景技術】
【０００２】
無線ＬＡＮなどの分野では、伝送効率を高めるため、変調方式として直交変調を用いたものがある。この直交変調方式では、素子間ミスマッチによってＩチャネルとＱチャネルとの間での直交誤差が発生するのは避けられず、送信性能が劣化することがある。ここで、直交誤差が発生すると、不要スプリアスであるイメージ成分とキャリアリーク（ローカルリーク）成分が出力される。このため、所望の信号成分に対するイメージ成分とキャリアリーク成分の大きさを包絡線検波にて監視し、それらの成分が小さくなるようにフィードバック制御を行う場合がある（非特許文献１）。
【０００３】
ここで、このような包絡線検波を行う方法として、１対のトランジスタに差動信号を入力し、このトランジスタの２次の非線形性を利用して包絡線を抽出する方法がある（特許文献１）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｃ．Ｐ．Ｌｅｅ  ｅｔ  ａｌ．，“Ａ  Ｈｉｇｈｌｙ  Ｌｉｎｅａｒ  Ｄｉｒｅｃｔ−Ｃｏｎｖｅｒｓｉｏｎ  Ｔｒａｎｓｍｉｔ  Ｍｉｘｅｒ  Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ  Ｓｔａｇｅ  ｗｉｔｈ  Ｌｏｃａｌ  Ｏｓｃｉｌｌａｔｉｏｎ  Ｆｅｅｄｔｈｒｏｕｇｈ  ａｎｄ  Ｉ／Ｑ  Ｉｍｂａｌａｎｃｅ  Ｃａｎｃｅｌｌａｔｉｏｎ  Ｓｃｈｅｍｅ，”ＩＥＥＥ  ＩＳＳＣＣ，ｐｐ．１４５０−１４５９，２００６．
【特許文献】
【０００５】
【特許文献１】ＵＳＰ７３３６１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された方法では、検波器に差動信号が入力されるにもかかわらず、出力が単相信号となる。このため、検波器.からの出力信号を伝送する間に様々な雑音が重畳され、雑音耐性が低下するという問題があった。
【０００７】
本発明の目的は、差動出力を実現しつつ包絡線検波を行うことが可能な半導体集積回路装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、第１の入力信号が入力される第１の入力端子と、第２の入力信号が入力される第２の入力端子と、第１の出力信号を出力する第１の出力端子とを有する第１の非線形回路と、前記第２の入力信号が入力される第３および第４の入力端子と、前記第１の出力信号の差動信号である第２の出力信号を出力する第２の出力端子とを有する第２の非線形回路と、前記第１および第２の非線形回路にバイアス電圧を供給するバイアス回路とを備えることを特徴とする半導体集積回路装置提供する。
【０００９】
本発明の一態様によれば、第１の入力信号が増幅器を介して入力される第１の入力端子と、第２の入力信号が入力される第２の入力端子と、第１の出力信号を出力する第１の出力端子とを有する第１の非線形回路と、前記第２の入力信号が増幅器を介して入力される第３の入力端子と、前記第２の入力信号が入力される第４の入力端子と、前記第１の出力信号の差動信号である第２の出力信号を出力する第２の出力端子とを有する第２の非線形回路と、
前記第１および第２の非線形回路にバイアス電圧を供給するバイアス回路とを備えることを特徴とする半導体集積回路装置を提供する。
【発明の効果】
【００１０】
本発明によれば、差動出力を実現しつつ包絡線検波を行うことが可能となる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の第１実施形態に係る半導体集積回路装置の概略構成を示す回路図。
【図２】図２は、本発明の第２実施形態に係る半導体集積回路装置の概略構成を示す回路図。
【図３】図３は、図２の半導体集積回路装置の低周波信号に対する等価回路を示す図。
【図４】図４は、図３の回路の単相分の小信号等価回路を示す図。
【図５】図５は、本発明の第３実施形態に係る半導体集積回路装置の概略構成を示す回路図。
【図６】図６は、図５の半導体集積回路装置の低周波信号に対する等価回路を示す図。
【図７】図７は、本発明の第４実施形態に係る半導体集積回路装置の概略構成を示す回路図。
【図８】図８は、本発明の第５実施形態に係る半導体集積回路装置の概略構成を示す回路図。
【図９】図９は、本発明の第６実施形態に係る送信機の概略構成を示すブロック図。
【図１０】図１０は、図９の送信機から出力される出力信号のスペクトラム成分を示す図。
【図１１】図１１は、本発明の第７実施形態に係る送信機の概略構成を示すブロック図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１３】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体集積回路装置の概略構成を示す回路図である。
この半導体集積回路装置には、非線形回路としての電界効果トランジスタ（以下、トランジスタ）Ｍ１、Ｍ２、増幅器Ｚ１、Ｚ２およびバイアス回路が設けられている。トランジスタＭ１、Ｍ２は、同一導電型トランジスタである。ここでは、非線形回路としてトランジスタを用いて説明するが、非線形回路は２次の非線形を有する素子または回路でもよい。バイアス回路は、抵抗Ｒ１、Ｒ２を備え、バイアス電圧Ｖｂを抵抗Ｒ１，Ｒ２を介して非線形回路に供給する。トランジスタＭ１（第１の非線形回路）のゲート（第１の入力端子）には増幅器Ｚ１が接続され、トランジスタＭ２（第２の非線形回路）のゲート（第３の入力端子）には増幅器Ｚ２が接続されている。また、トランジスタＭ１、Ｍ２のドレインは、抵抗Ｒ１、Ｒ２をそれぞれ介して共通に接続されている。
【００１４】
そして、トランジスタＭ１、Ｍ２のドレインには、抵抗Ｒ１、Ｒ２をそれぞれ介してバイアス電圧Ｖｂが供給される。トランジスタＭ１、Ｍ２のソース（第２、第４の入力端子）は入力信号Ｖｉｐにて駆動される。増幅器Ｚ１には入力信号Ｖｉｎ（第１の入力信号）が入力され、増幅器Ｚ２には入力信号Ｖｉｐ（第２の入力信号）が入力される。トランジスタＭ１のドレイン（第１の出力端子）からは出力信号Ｖｏｐ（第１の出力信号）が、トランジスタＭ２のドレイン（第２の出力端子）からは出力信号Ｖｏｎ（第２の出力信号）が出力される。
【００１５】
なお、入力信号Ｖｉｎ、Ｖｉｐは、２以上の周波数成分を持つ差動信号を用いることができる。例えば、Ｖｉｎは周波数１の入力信号１と周波数２の入力信号２を加算した信号、Ｖｉｐは入力信号１の極性を反転させた信号３と入力信号２の極性を反転させた信号４を加算した信号を用いることができる。また、増幅器Ｚ１、Ｚ２の増幅率は、出力信号Ｖｏｐ、Ｖｏｎの周波数成分から入力信号Ｖｉｎ、Ｖｉｐのビート成分が打ち消されないように設定する。ここでは、−Ａ（Ａは１以外の実数）に設定する。
【００１６】
入力信号Ｖｉｎ、Ｖｉｐは、増幅器Ｚ１、Ｚ２にてそれぞれ−Ａ倍され、トランジスタＭ１、Ｍ２のゲートに入力される。トランジスタＭ１、Ｍ２がパッシブミキサ（乗算器）として動作することにより、トランジスタＭ１、Ｍ２のソースに入力された入力信号Ｖｉｐと乗算され、トランジスタＭ１、Ｍ２のドレインから出力信号Ｖｏｐ、Ｖｏｎが差動信号として出力される。
【００１７】
例えば、簡単のために、入力信号Ｖｉｎ、Ｖｉｐが２つの周波数成分を持つ差動信号であるとすると、入力信号Ｖｉｐは以下の（１）式、入力信号Ｖｉｎは以下の（２）式で表すことができる。
【００１８】
【数１】
2011071722.tif 000003
【００１９】
【数２】
2011071722.tif 000004
【００２０】
ただし、ωｃ＋ωｂは信号成分の周波数、ωｃはキャリアリーク成分の周波数、αは信号成分の振幅、βはキャリアリーク成分の振幅とする。また、ｋはトランジスタＭ１、Ｍ２の２次の非線形の係数である。
【００２１】
この場合、トランジスタＭ１のドレイン電流ｉｐは以下の（３）式、トランジスタＭ１のドレイン電流ｉｐとトランジスタＭ２のドレイン電流ｉｎとの関係は以下の（４）式で表すことができる。
【００２２】
【数３】
2011071722.tif 000005
【００２３】
【数４】
2011071722.tif 000006
【００２４】
（３）式および（４）式から判るように、ドレイン電流ｉｐ、ｉｎは差動関係になっている。従って、トランジスタＭ１、Ｍ２のドレインから出力される出力信号Ｖｏｐ、Ｖｏｎは差動信号となる。
【００２５】
（３）式において、例えば、信号成分の周波数ωｃ＋ωｂおよびキャリアリーク成分の周波数ωｃが数GＨｚ程度の高周波数であるとする。（３）式の右辺第１、第２、第３項は高周波数の成分（例えば２．４ＧＨｚ以上）となる。このため、トランジスタＭ１、Ｍ２のカットオフ周波数が数十ＭＨｚ程度であるとすると、トランジスタＭ１、Ｍ２のローパスフィルタ特性によって、（３）式の右辺第１〜第３項の成分は出力されない。
【００２６】
（３）式の右辺第４項は、信号成分とキャリアリーク成分との間のビート成分である。例えば、信号成分の周波数ωｃ＋ωｂが２．５０１ＧＨｚ、キャリアリーク成分の周波数ωｃが２．５ＧＨｚであるとすると、ビート成分の周波数ωｂは１ＭＨｚになる。（３）式の右辺第５項は直流成分であり、例えば、カットオフ周波数が１００ｋＨｚ程度のハイパスフィルタにて除去することができる。
【００２７】
従って、トランジスタＭ１、Ｍ２のドレインから出力信号Ｖｏｐ、Ｖｏｎを取り出すことにより、信号成分とキャリアリーク成分との間のビート成分を差動信号として抽出することができ、差動出力を実現しつつキャリアリーク成分を包絡線検波することができる。
【００２８】
なお、上述した実施形態では、トランジスタＭ１、Ｍ２のソースを入力信号Ｖｉｐにて駆動する方法について説明したが、トランジスタＭ１、Ｍ２のソースを駆動する信号は、入力信号Ｖｉｎ、Ｖｉｐと同一の周波数成分を持つ信号ならばどのような信号でもよく、例えば、トランジスタＭ１、Ｍ２のソースを入力信号Ｖｉｎにて駆動するようにしてもよいし、Ｖｉｎ−Ｖｉｐという信号で駆動するようにしてもよいし、Ｖｉｐ−Ｖｉｎという信号で駆動するようにしてもよいし、このような信号をゲイン倍した信号を用いるようにしてもよい。
【００２９】
（第２実施形態）
図２は、本発明の第２実施形態に係る半導体集積回路装置の概略構成を示す回路図である。
この半導体集積回路装置には、図１の構成に加え、コンデンサＣ１、Ｃ２が設けられている。コンデンサＣ１、Ｃ２は、トランジスタＭ１、Ｍ２のソースにそれぞれ接続されている。トランジスタＭ１、Ｍ２のソースはコンデンサＣ１、Ｃ２をそれぞれ介して入力信号Ｖｉｐにて駆動される。
【００３０】
ここで、信号成分の周波数ωｃ＋ωｂおよびキャリアリーク成分の周波数ωｃが数GＨｚ程度の高周波数であるとすると、コンデンサＣ１、Ｃ２は高周波的には短絡されたように見える。このため、図２の回路は、高周波的には図１の回路と等価になり、図１の回路と同様に動作することができる。この場合、トランジスタＭ１、Ｍ２は、数ＭＨｚ程度以下の低周波成分を出力する電流源となる。
【００３１】
図３は、図２の半導体集積回路装置の低周波信号に対する等価回路を示す図である。
この等価回路では、図２のトランジスタＭ１が電流源Ｉ１と電流源Ｉ１の出力インピーダンスＲｓ１との並列回路に置換され、図２のトランジスタＭ２が電流源Ｉ２と電流源Ｉ２の出力インピーダンスＲｓ２との並列回路に置換されている。なお、図３の低周波信号に対する等価回路では、コンデンサＣ１、Ｃ２は短絡されたように見えないため、コンデンサＣ１、Ｃ２は省略されていない。
【００３２】
図４は、図３の回路の単相分の小信号等価回路を示す図である。
図４の等価回路では、電流源Ｉ０と出力インピーダンスＲｓ０とが並列に接続され、この並列回路にコンデンサＣ０が直列に接続され、この直列回路に抵抗Ｒ０が並列に接続されている。そして、この回路の出力信号Ｖｏは、以下の（５）式で表すことができる。
【数５】
2011071722.tif 000007
【００３３】
なお、ｉは電流源Ｉ０に流れる電流、Ｒｓは出力インピーダンスＲｓ０の値、ＣはコンデンサＣ０の容量値、Ｒは抵抗Ｒ０の抵抗値である。
【００３４】
この（５）式から判るように、電流源Ｉ０から出力される電流ｉは抵抗Ｒ０と出力インピーダンスＲｓ０に流れ込み、（Ｒ＋Ｒｓ）Ｃという時定数のハイパスフィルタを通過する。従って、図２の構成では、半導体集積回路装置にハイパスフィルタが内蔵されているように見える。このため、（３）式の右辺第５項の直流成分が発生した場合においても、（３）式の右辺第５項の直流成分が出力されることはなく、この半導体集積回路装置の出力直流成分は抵抗Ｒ１、Ｒ２をそれぞれ介してバイアス電圧Ｖｂに一意に決定することができる。
【００３５】
これにより、本発明の半導体集積回路装置にハイパスフィルタの機能を内蔵することができ、図２の出力信号Ｖｏｐ、Ｖｏｎに直流成分が含まれないようにすることができる。このため、信号成分の振幅やキャリアリーク成分の振幅の大きさによって出力信号Ｖｏｐ、Ｖｏｎの直流レベルが変動するのを防止することができる。さらに、本発明の半導体集積回路装置の後段に増幅器を直結した場合においても、増幅器が誤動作するのを防止することができる。
【００３６】
（第３実施形態）
図５は、本発明の第３実施形態に係る半導体集積回路装置の概略構成を示す回路図である。
この半導体集積回路装置には、図２の構成に加え、コンデンサＣ３が設けられている。ここで、コンデンサＣ３は、トランジスタＭ１、Ｍ２のソース間に接続されている。
【００３７】
ここで、コンデンサＣ３は入力信号Ｖｉｐに対しては同相に挿入されているため、高周波数信号に対しては何も作用しないが、低周波数信号に対しては差動間に挿入されているように見える。
【００３８】
図６は、図５の半導体集積回路装置の低周波信号に対する等価回路を示す図である。
この等価回路では、図３の構成に加え、コンデンサＣ３が設けられている。コンデンサＣ３は、電流源Ｉ１、Ｔ２とコンデンサＣ１、Ｃ２との各接続点の間に接続されている。
【００３９】
そして、図６の等価回路を単相分の小信号等価回路に置き換えると、この回路の出力信号Ｖｏは、以下の（６）式で表すことができる。
【数６】
2011071722.tif 000008
ただし、Ｃ０は図４のコンデンサＣ０の容量値、Ｃ３は図６のコンデンサＣ３の容量値である。
【００４０】
この（６）式から判るように、トランジスタＭ１、Ｍ２のソース間にコンデンサＣ３を接続することにより、この半導体集積回路装置に内蔵されたハイパスフィルタの時定数を大きくすることができ、ハイパスフィルタの効率を向上させることができる。例えば、Ｃ０＝Ｃ／２（ただし、Ｃは、図２のコンデンサＣ１、Ｃ２の容量値）、Ｃ３＝Ｃとすると、図２の構成と図５の構成とでは、容量の合計は等しくなる。一方、この半導体集積回路装置に内蔵されたハイパスフィルタの時定数は、図２の構成では（Ｒ＋Ｒｓ）Ｃ、図５の構成では２．５（Ｒ＋Ｒｓ）Ｃとなり、図５の構成の方がハイパスフィルタの時定数が大きくなる。この場合、コンデンサＣ１、Ｃ２に対するコンデンサＣ３の比を大きくすることにより、ハイパスフィルタの効率をより一層向上させることができる。
【００４１】
（第４実施形態）
図７は、本発明の第４実施形態に係る半導体集積回路装置の概略構成を示す回路図である。
この半導体集積回路装置には、非線形回路としてのトランジスタＭ１１〜Ｍ１４、増幅器Ｚ１１〜Ｚ１４、コンデンサＣ１１〜Ｃ１４およびバイアス回路が設けられている。ここでは、第１実施形態と同様に非線形回路としてトランジスタを用いて説明するが、非線形回路は２次の非線形を有する素子または回路でもよい。バイアス回路は、抵抗Ｒ１、Ｒ２を備え、バイアス電圧Ｖｂを抵抗Ｒ１またはＲ２を介して各非線形回路に供給する。トランジスタＭ１１〜Ｍ１４（第１〜第４の非線形回路）のゲート（第１、第３、第５および第７の入力端子）には増幅器Ｚ１１〜Ｚ１４がそれぞれ接続されている。トランジスタＭ１１、Ｍ１４のドレインは抵抗Ｒ１１を介して共通に接続され、トランジスタＭ１２、Ｍ１３のドレインは抵抗Ｒ１２を介して共通に接続されている。また、コンデンサＣ１１〜Ｃ１４は、トランジスタＭ１１〜Ｍ１４のソースにそれぞれ接続されている。
【００４２】
そして、トランジスタＭ１１、Ｍ１４のドレインには、抵抗Ｒ１１を介してバイアス電圧Ｖｂが供給され、トランジスタＭ１２、Ｍ１３のドレインには、抵抗Ｒ１２を介してバイアス電圧Ｖｂが供給される。また、トランジスタＭ１１のソース（第２の入力端子）およびトランジスタＭ１２のソース（第４の入力端子）はコンデンサＣ１１、Ｃ１２をそれぞれ介して入力信号Ｖｉｐにて駆動され、トランジスタＭ１３のソース（第６の入力端子）およびトランジスタＭ１４のソース（第８の入力端子）はコンデンサＣ１３、Ｃ１４をそれぞれ介して入力信号Ｖｉｎにて駆動される。また、増幅器Ｚ１１、Ｚ１３には入力信号Ｖｉｎが入力され、増幅器Ｚ１２、Ｚ１４には入力信号Ｖｉｐが入力される。また、トランジスタＭ１１、Ｍ１４のドレイン（第１の出力端子）からは出力信号Ｖｏｐが出力され、トランジスタＭ１２、Ｍ１３のドレイン（第２の出力端子）からは出力信号Ｖｏｎが出力される。
【００４３】
そして、入力信号Ｖｉｎ、Ｖｉｐが入力されると、増幅器Ｚ１１〜Ｚ１４にてそれぞれ−Ａ倍される。その−Ａ倍された入力信号ＶｉｎがトランジスタＭ１１、Ｍ１３のゲートに入力され、その−Ａ倍された入力信号ＶｉｐがトランジスタＭ１２、Ｍ１４のゲートに入力される。
【００４４】
そして、トランジスタＭ１１において、−Ａ倍された入力信号Ｖｉｎが入力された入力信号Ｖｉｐと乗算され、トランジスタＭ１４において、−Ａ倍された入力信号Ｖｉｐが入力信号Ｖｉｎと乗算され、それらの乗算結果が出力信号Ｖｏｐとして出力される。また、トランジスタＭ１２において、−Ａ倍された入力信号Ｖｉｐが入力された入力信号Ｖｉｐと乗算され、トランジスタＭ１３において、−Ａ倍された入力信号Ｖｉｎが入力信号Ｖｉｎと乗算され、それらの乗算結果が出力信号Ｖｏｎとして出力される。出力信号Ｖｏｐ、Ｖｏｎは差動信号を構成することができる。
【００４５】
これにより、本発明の半導体集積回路装置の入力を差動構成とすることができ、半導体集積回路装置からの出力レベルを２倍にすることが可能となる。また、差動構成による入出力のバランスをとることができ、雑音耐性を向上させることができる。
【００４６】
なお、図７の実施形態では、トランジスタＭ１１〜Ｍ１４のソースにコンデンサＣ１１〜Ｃ１４をそれぞれ接続する方法について説明したが、本発明の一態様として、トランジスタＭ１１〜Ｍ１４のソースにコンデンサＣ１１〜Ｃ１４がそれぞれ接続されていない構成を用いるようにしてもよい。
【００４７】
（第５実施形態）
図８は、本発明の第５実施形態に係る半導体集積回路装置の概略構成を示す回路図である。
この半導体集積回路装置には、図７の構成に加え、コンデンサＣ１５、Ｃ１６が設けられている。コンデンサＣ１５は、トランジスタＭ１１、Ｍ１２のソース間に接続され、コンデンサＣ１６は、トランジスタＭ１３、Ｍ１４のソース間に接続されている。
【００４８】
これにより、本発明の半導体集積回路装置の入力を差動構成とすることができ、半導体集積回路装置からの出力レベルを２倍にすることが可能となる。入出力のバランスをとることができ、雑音耐性を向上させることができる。また、コンデンサＣ１５、Ｃ１６を追加することにより、図５の構成に比べて図８の半導体集積回路装置に内蔵されたハイパスフィルタの効率を２倍にすることができ、ハイパスフィルタの効率をより一層向上させることができる。
【００４９】
（第６実施形態）
図９は、本発明の第６実施形態に係る送信機の概略構成を示すブロック図である。
この送信機には、ミキサ１８、１９、局部発振器１６および２分周器１７が設けられている。ミキサ１８、１９は、送信信号のアップコンバートを行う。そして、ミキサ１８、１９の入力は、ローパスフィルタ１４、１５にそれぞれ接続され、ミキサ１８、１９の出力は、パワーアンプ２０を介してアンテナに共通に接続されている。局部発振器１６は局部発振信号を生成し、２分周器１７はこの局部発振信号を２分周する。
【００５０】
また、この送信機には、検波器２１、ＡＤコンバータ２２、ビート成分検出部２３、ＩＱバランス調整部１３、ＤＡコンバータ１１、ＤＡコンバータ１２が設けられている。検波器２１は包絡線検波を行い、ＡＤコンバータ２２は検波器２１の出力をデジタル化する。ビート成分検出部２３は、包絡線検波結果に基づいてビート成分を検出する。ＩＱバランス調整部１３は、検出されたビート成分が減少するようにベースバンド信号の同相成分ＢＩと直交成分ＢＱとのバランスを調整する。また、ＤＡコンバータ１１、１２は、ベースバンド信号の同相成分ＢＩおよび直交成分ＢＱをそれぞれアナログ化する。
【００５１】
なお、検波器２１としては、例えば、第２〜第５実施形態の構成を用いることができる。ビート成分検出部２３は、検波器２１にて検出された包絡線の強度を検出する。ＩＱバランス調整部１３は、ビート成分検出部２３にて検出された包絡線の強度が減少するように、ベースバンド信号の同相成分ＢＩと直交成分ＢＱの大きさを調整したり、位相を調整したり。また、ベースバンド信号の同相成分ＢＩと直交成分ＢＱ、ミキサ１４、１５の入出力、パワーアンプ２０の入出力、検波器２１の入出力は差動構成とすることができる。
【００５２】
ベースバンド信号の同相成分ＢＩと直交成分ＢＱは、ＤＡコンバータ１１、１２にてそれぞれアナログ化された後、ＩＱバランス調整部１３にてバランスが調整され、ローパスフィルタ１４、１５にそれぞれ入力される。そして、ローパスフィルタ１４、１５にて不要な高周波成分が除去された後、ミキサ１８、１９にそれぞれ入力される。なお、ＩＱバランス調整部はＤＡコンバータ前に配置することも可能であり、デジタルドメインでＩＱのバランスを調整することもできる。
【００５３】
局部発振器１６にて生成された局部発振信号は２分周器１７にて２分周され、ミキサ１８、１９にそれぞれ入力される。なお、ミキサ１８、１９が差動構成の場合、局部発振器１６は、周波数が同じで位相が互いに９０°ずつずれた４相分の局部発振信号を生成する。
【００５４】
そして、ベースバンド信号の同相成分ＢＩと直交成分ＢＱは、ミキサ１８、１９にて局部発振信号とそれぞれ混合されることでアップコンバートされ、パワーアンプ２０にて増幅された後、アンテナを介して空間に送信されるとともに、検波器２１に入力される。
【００５５】
そして、パワーアンプ２０の出力信号は検波器２１にて包絡線検波が行われ、ＡＤコンバータ２２にてデジタル化された後、ビート成分検出部２３に入力される。そして、ビート成分検出部２３において、検波された包絡線の強度が検出されることで、パワーアンプ２０の出力に含まれるビート成分が検出され、その検出結果がＩＱバランス調整部１３に送られる。ＩＱバランス調整部１３において、検出されたビート成分が減少するようにベースバンド信号の同相成分ＢＩと直交成分ＢＱとのバランスが調整される。これにより、不要スプリアスであるイメージ成分が減少される。また同様にして、同相成分と直交成分のそれぞれの差動間DCオフセットについても、ＩＱバランス調整部と同様箇所に差動間DCオフセット調整部を配置して差動間DCオフセットを調整することでキャリアリーク成分を減少することができる。なお、差動間DCオフセット調整部はＤＡコンバータ前に配置することも可能であり、デジタルドメインで差動間DCオフセットを調整することもできる。
【００５６】
図１０は、図９の送信機から出力される出力信号のスペクトラム成分を示す図である。
図１０において、素子間ミスマッチによってＩチャネルとＱチャネルとの間での直交誤差が発生した場合、信号成分Ｓ１に対してイメージ成分Ｓ３またはキャリアリーク成分Ｓ２が重畳される。このため、図９に示すように、パワーアンプ２０からは、信号成分Ｓ１が単一周波数である場合においても、２以上の周波数成分を持つ差動信号Ｓ４が出力され、ビート成分が発生する。例えば、信号成分Ｓ１の周波数が２．５０１ＧＨｚ、キャリアリーク成分Ｓ２の周波数が２．５ＧＨｚであるとし、差動信号Ｓ４が信号成分Ｓ１とキャリアリーク成分Ｓ２とから構成されるものとすると、１ＭＨｚのビート成分が発生する。そして、このビート成分に対応した包絡線Ｓｈを検波器２１にて検出することにより、差動信号Ｓ４にキャリアリーク成分Ｓ２が含まれているかどうかを判別することができる。
【００５７】
検波器２１にて信号成分Ｓ１とキャリアリーク成分Ｓ２との間のビート成分を差動信号として抽出することにより、検波器２１とＡＤコンバータ２２との間の信号伝送距離が長い場合においても、雑音耐性を向上させることができ、誤検出を抑制することができる。
【００５８】
また、検波器２１として第２〜第５実施形態の構成を用いることにより、検波器２１の出力に直流成分が含まれないようにすることができ、検波器２１の後段に増幅器を直結した場合においても、増幅器が誤動作するのを防止することができる。
【００５９】
（第７実施形態）
図１１は、本発明の第７実施形態に係る送信機の概略構成を示すブロック図である。
この送信機には、図９の構成に加え、ハイパスフィルタ２４および増幅器２５が設けられ、検波器２１の代わりに検波器２６が設けられている。なお、検波器２６としては、例えば、図１の構成を用いることができる。そして、検波器２６の後段には、ハイパスフィルタ２４を介して増幅器２５が接続されている。なお、ハイパスフィルタ２４のカットオフ周波数は、１００ｋＨｚ程度に設定することができる。
【００６０】
ハイパスフィルタ２４は、抵抗Ｒ２１およびコンデンサＣ２１で構成されている。そして、コンデンサＣ２１は、検波器２６と増幅器２５との間に接続されている。抵抗Ｒ２１は、増幅器２５とコンデンサＣ２１の接続点とバイアス電圧Ｖｂ間に接続されている。
【００６１】
検波器２６にて検波された信号のうち直流成分がハイパスフィルタ２４にて減衰されてから、増幅器２５に入力される。そして、増幅器２５において、検波された差動の包絡線信号が増幅された後、ＡＤコンバータ２２に入力される。
【００６２】
これにより、検波された信号に直流成分が含まれる場合においても、増幅器２５の誤動作を防止しつつ、検波器２６にて検出された差動の包絡線信号を増幅させることができる。
【００６３】
なお、上述した実施形態では、増幅器Ｚ１、Ｚ２、Ｚ１１〜Ｚ１４を設けた場合について説明したが、増幅器Ｚ１、Ｚ２、Ｚ１１〜Ｚ１４はなくてもよい。
【符号の説明】
【００６４】
Ｍ１、Ｍ２、Ｍ１１〜Ｍ１４  電界効果トランジスタ、Ｚ１、Ｚ２、Ｚ１１〜Ｚ１４、２５  増幅器、Ｒ０〜Ｒ２、Ｒ１１、Ｒ１２、Ｒ２１  抵抗、Ｃ０〜Ｃ３、Ｃ１１〜Ｃ１６、Ｃ２１  コンデンサ、Ｉ０〜Ｉ２  電流源、Ｒｓ０〜Ｒｓ２  出力インピーダンス、１１、１２  ＤＡコンバータ、１３  ＩＱバランス調整部、１４、１５  ローパスフィルタ、１６  局部発振器、１７  ２分周器、１８、１９  ミキサ、２０  パワーアンンプ、２１、２６  検波器、２２  ＡＤコンバータ、２３  ビート成分検出部、２４  ハイパスフィルタ
【図１】
2011071722.tif 000009
【図２】
2011071722.tif 000010
【図３】
2011071722.tif 000011
【図４】
2011071722.tif 000012
【図５】
2011071722.tif 000013
【図６】
2011071722.tif 000014
【図７】
2011071722.tif 000015
【図８】
2011071722.tif 000016
【図９】
2011071722.tif 000017
【図１０】
2011071722.tif 000018
【図１１】
2011071722.tif 000019