(57)【要約】【課題】誤検出を防止しながら、大電流を流し続けることによる素子の劣化および破損を防止できるスイッチング駆動回路用の短絡保護回路を提供する。【解決手段】スイッチング駆動回路４の出力側に、短絡状態を検出する短絡検出回路１が接続され、ブランキング回路２により短絡状態がブランキング期間を経過した場合に短絡状態の信号が出力され、その信号に基づいてスイッチング駆動回路４の動作の停止および復帰を制御回路３により制御する。この制御回路３が、停止信号発生回路３１および復帰信号発生回路３２の他に、第１のブランキング期間より短い時間の第２のブランキング期間を設定するブランキング期間の変更回路３３を有しており、さらに、停止および復帰の回数が所定回数（ｎ回）連続して繰り返した場合に、スイッチング駆動回路４の動作を完全に停止させて自動復帰させない非復帰信号発生回路を有している。【選択図】図１
2011035564.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング駆動回路の出力側に接続され、該出力側における短絡状態を検出する短絡検出回路と、
前記短絡検出回路により検出される短絡状態が所定時間継続する時間である第一のブランキング期間が経過した場合に短絡状態の信号を出力するブランキング回路と、
該短絡状態の信号に基づいてスイッチング駆動回路の動作を停止させる信号を発生させる停止信号発生回路、および該スイッチング駆動回路の動作の停止後、一定時間経過した後に該スイッチング駆動回路の動作を復帰させる信号を発生させる復帰信号発生回路を具備する制御回路と
を備えたスイッチング駆動回路用短絡保護回路であって、
前記制御回路が、前記停止信号発生回路からの停止信号に基づいて前記第一のブランキング期間より短い時間の第二のブランキング期間を設定するブランキング期間の変更回路を有し、さらに前記停止信号発生回路および前記復帰信号発生回路により、前記スイッチング駆動回路の動作の停止および復帰を所定回数（ｎ回）連続して繰り返した場合に、前記ｎ回目のスイッチング駆動回路の動作の停止の際に、該スイッチング駆動回路の動作を完全に停止させて自動復帰させない信号を発生させる非復帰信号発生回路を有するスイッチング駆動回路用短絡保護回路。
【請求項２】
スイッチング駆動回路の出力側に接続され、該出力側における短絡状態を検出する短絡検出回路と、
前記短絡検出回路により検出される短絡状態が所定時間継続する時間である第一のブランキング期間が経過した場合に短絡状態の信号を出力するブランキング回路と、
該短絡状態の信号に基づいてスイッチング駆動回路の動作を停止させる停止信号を発生させる停止信号発生回路、および該スイッチング駆動回路の動作の停止後、一定時間経過した後に該スイッチング駆動回路の動作を復帰させる復帰信号を発生させる復帰信号発生回路を具備する制御回路と
を備えたスイッチング駆動回路用短絡保護回路であって、
前記短絡状態の検出を前記出力側に流れる電流が所定値より大きいときに前記短絡状態と判定する場合に、前記制御回路が、前記停止信号発生回路からの停止信号に基づいて該停止信号発生前の前記短絡状態の判定基準である第一の所定値よりも小さい値である第二の所定値を設定する所定値の設定変更回路と、前記スイッチング駆動回路の動作の停止および復帰を所定回数（ｎ回）連続して繰り返した場合に、前記ｎ回目のスイッチング駆動回路の動作の停止の際に、該スイッチング駆動回路の動作を完全に停止させて自動復帰させない信号を発生させる非復帰信号発生回路とを、さらに有するスイッチング駆動回路用短絡保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング駆動回路の出力側が短絡した場合にスイッチング駆動回路を停止させるスイッチング駆動回路用短絡保護回路に関する。さらに詳しくは、スイッチング駆動回路の出力側の短絡状態の誤検出によるスイッチング駆動回路の停止の影響を最小限にし、かつ、スイッチング駆動回路の劣化および破損を防止するスイッチング駆動回路の短絡保護回路に関する。
【背景技術】
【０００２】
従来、オーディオ機器などの高出力アプリケーションに使用されるＤ級アンプなどにはスイッチング駆動回路が用いられている。スイッチング駆動回路は、パルス幅変調（ＰＷＭ）された信号でスピーカなどの負荷を駆動するために使用される。スイッチング駆動回路の出力側が短絡した場合に、出力側端子に大電流が流れることによる素子の劣化や破損を防止するため、スイッチング駆動回路には短絡保護回路が備え付けられている。
【０００３】
短絡保護回路によってスイッチング駆動回路を保護する方法としては、大きく分けて二つの方法がある。第一の方法は、一度短絡を検出するとスイッチング駆動回路を停止させ、自動復帰させない方法である。第二の方法は、短絡状態を検出してスイッチング駆動回路を停止させた場合でも、一定時間経過後に自動的にスイッチング駆動回路を復帰させる方法である。第一の方法では、誤検出により本来短絡していないスイッチング駆動回路を停止させた場合でも、スイッチング駆動回路が自動復帰しないので、スイッチング駆動回路を再度動作させるには外部から操作する必要があるが、短絡状態を検出した場合に確実に出力を停止させることができるので、回路素子にかかる負担は小さく、素子の劣化や破損は生じにくい。これに対して第二の方法では、誤検出によって本来短絡していないスイッチング駆動回路を停止させた場合でも、スイッチング駆動回路が停止してから一定時間経過後にスイッチング駆動回路を自動的に復帰させるので、誤検出による長時間の回路停止による弊害を防止することはできるが、実際に短絡している場合はスイッチング駆動回路の停止と復帰が繰り返されるので、断続的に回路素子に短絡電流が流れ、回路素子の劣化および破損につながる恐れがある。
【０００４】
前述の誤動作対策として、たとえば検出電流（電圧）値が所定値を超える（所定値より小さい）ことで短絡状態と判断される場合、たとえば１０ｍｓ間隔をあけて所定の回数（たとえば１０回）繰り返して短絡状態が続く場合には、スイッチング駆動回路など、本来の回路の動作を停止させる方法は開示されている（特許文献１の図６参照）。このような構成とすることで、電源ノイズ、立ち上がり時のリンギングなどの一時的な要因で短絡保護回路が作動した場合に、回路が完全に停止することを防止している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１４２９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述したスイッチング駆動回路を自動復帰させない短絡保護回路の場合には、回路内の素子に大電流が流れ続けることによる素子の劣化および破損を防止することはできるが、誤検出した場合でもスイッチング駆動回路が自動復帰しないので不便である。一方、スイッチング駆動回路を自動復帰させる短絡保護回路の場合には、誤検出した場合でもスイッチング駆動回路の動作が自動的に復帰するが、誤検出ではない場合（継続的に短絡している状態）でもスイッチング駆動回路の動作を一定時間（たとえば１０ｍｓ）ごとに、同じ条件（１回目の検査時間と同じ時間過電流を流して検査する条件）で復帰させるため、間欠的ではあるが出力側端子に短絡電流を流し続けることになる。特に、大電流を流すスイッチング駆動回路では、短絡時に出力側に流れる電流が非常に大きくなるので、出力側の素子の劣化および破損が生じやすいという問題がある。
【０００７】
本発明は、このような問題を解決するためになされたもので、誤検出を防止しながら、大電流を流し続けることによる素子の劣化および破損を防止することのできるスイッチング駆動回路用の短絡保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のスイッチング駆動回路用短絡保護回路は、スイッチング駆動回路の出力側に接続され、該出力側における短絡状態を検出する短絡検出回路と、前記短絡検出回路により検出される短絡状態が所定時間継続する時間である第一のブランキング期間が経過した場合に短絡状態の信号を出力するブランキング回路と、該短絡状態の信号に基づいてスイッチング駆動回路の動作を停止させる信号を発生させる停止信号発生回路、および該スイッチング駆動回路の動作の停止後、一定時間経過した後に該スイッチング駆動回路の動作を復帰させる信号を発生させる復帰信号発生回路を具備する制御回路とを備えたスイッチング駆動回路用短絡保護回路であって、前記制御回路が、前記停止信号発生回路からの停止信号に基づいて前記第一のブランキング期間より短い時間の第二のブランキング期間を設定するブランキング期間の変更回路を有し、さらに前記停止信号発生回路および前記復帰信号発生回路により、前記スイッチング駆動回路の動作の停止および復帰を所定回数（ｎ回）連続して繰り返した場合に、前記ｎ回目のスイッチング駆動回路の動作の停止の際に、該スイッチング駆動回路の動作を完全に停止させて自動復帰させない信号を発生させる非復帰信号発生回路を有している。
【０００９】
ここに短絡状態とは、スイッチング駆動回路の出力側に流れる電流が設定値と比較してそれより大きい電流が流れることをいう。また、ブランキング期間とは、設定値よりも大きい電流が流れ続けることにより短絡状態と判定する時間を意味する。この時間は、回路素子の特性劣化や破損を防止する観点からは短く設定され、スイッチング時のオーバーシュートやアンダーシュートによる誤検出を防止するという観点からは長く設定され、その両者を満足するように設定され、通常は数百ｎｓ（ナノ秒）以上に設定される。
【００１０】
本発明のスイッチング駆動回路の短絡保護回路は、前記第一のブランキング期間より短い時間の第二のブランキング期間を設定するブランキング期間の変更回路を有する構成に代えて、前記短絡状態の検出を前記出力側に流れる電流が所定値より大きいときに前記短絡状態と判定する場合に、前記制御回路が、前記停止信号発生回路からの停止信号に基づいて該停止信号発生前の前記短絡状態の判定基準である第一の所定値よりも小さい値である第二の所定値を設定する所定値の設定変更回路としても良い。この場合にも、前記制御回路が、前記停止信号発生回路からの停止信号に基づいて前記第一のブランキング期間より短い時間の第二のブランキング期間を設定するブランキング期間の変更回路をさらに有する構造にすることもできる。
【発明の効果】
【００１１】
本発明によれば、実際に短絡している場合に、スイッチング駆動回路の動作が断続的に繰り返されるが、２回目以降の短絡状態の検出は、そのブランキング期間および／または設定電流値が低減されているため、過電流の印加される時間が短くなり、素子にかかる負担が軽減される。すなわち、２回目以降の設定電流値の低減は、後述する図３（ｂ）のＯＵＴ波形に示されるように、たとえば短絡状態が発生すると矩形波は傾斜をなしてＶddからＶssに変化するため、短絡状態か否かを判定する基準電圧Ｖhrefを高くすることにより、早く短絡状態であることを検出することができる。そのため、短絡状態の発生からブランキング期間の終了までの時間を短くすることができ、スイッチング駆動回路の素子にかかる負担を低減させることができる。その結果、素子の劣化および破損を防止することができる。なお、２回目以降でこのように短縮させることができるのは、１回目の検出により、短絡状態であることが検出されており、誤検出の可能性が低くなっており、２回目以降の検出は誤検出の回避よりも、むしろ短絡状態の有無の確認に重点をおくからである。
【００１２】
また、ブランキング期間を徐々に短く設定することや、設定電流値を徐々に小さく設定することによって、より一層短絡状態の確認をしながら回路内の素子にかかる負担を低減させつつ短絡検出の精度を向上させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明のスイッチング駆動回路用短絡保護回路の一実施形態を示す回路図である。
【図２】本発明の短絡保護回路に用いられるブランキング回路の一例を示す回路図およびブランキング期間を変化させる例の回路図である。
【図３】（ａ）はローサイドが短絡した場合の例を示す説明図、（ｂ）は図１に示される回路例で、ローサイドが短絡する前後の各点のタイミングチャートである。
【図４】オーバーシュートおよびアンダーシュートにより誤検出が生じやすい理由を示す説明図である。
【図５】本発明の短絡保護回路の一実施形態であるブランキング期間を変化させる場合のフローチャートである。
【図６】本発明の短絡保護回路の他の実施形態である短絡状態か否かを判定する設定値（基準電圧）を変化させる場合のフローチャートである。
【図７】本発明の短絡保護回路のさらに他の実施形態であるブランキング期間および短絡状態か否かを判定する設定値の両方を変化させる場合のフローチャートである。
【図８】本発明の短絡保護回路のさらに他の実施形態であるブランキング期間および／または短絡状態か否かを判定する設定値を３回目以降も徐々に変化させる場合のフローチャートである。
【発明を実施するための形態】
【００１４】
つぎに、図面を参照しながら本発明のスイッチング駆動回路用短絡保護回路の一実施形態およびその短絡保護方法について説明をする。本発明の短絡保護回路１０は、図１にその一実施形態の回路構成が示されるように、スイッチング駆動回路４の出力側に、出力側における短絡状態を検出する短絡検出回路１が接続され、ブランキング回路２により短絡状態がブランキング期間を経過した場合に短絡状態の信号が出力され、その短絡状態の信号に基づいてスイッチング駆動回路４の動作の停止および復帰を制御回路３により制御する構成になっている。本発明では、この制御回路３が、スイッチング駆動回路４の動作を停止させる信号を発生させる停止信号発生回路３１と、スイッチング駆動回路４の動作の停止後、一定時間経過した後にスイッチング駆動回路４の動作を復帰させる信号を発生させる復帰信号発生回路３２と、停止信号発生回路３１からの停止信号に基づいて第一のブランキング期間より短い時間の第二のブランキング期間を設定するブランキング期間の変更回路３３または図示しない短絡状態を検出する基準値設定回路を有し、さらに復帰信号発生回路３２が、図示しない停止および復帰の回数をカウントするカウンタ回路と、停止および復帰の回数が所定回数（ｎ回）連続して繰り返した場合に、ｎ回目のスイッチング駆動回路４の動作の停止の際に、スイッチング駆動回路４の動作を完全に停止させて自動復帰させない非復帰信号発生回路とを有している。
【００１５】
前記ブランキング期間の変更回路が、前記停止信号発生回路からの停止信号の発生の都度、前回のブランキング期間より短い時間のブランキング期間を設定することもできるし、前記復帰後の短絡状態を判定する所定の電流値を、該復帰直前の短絡状態を判定する所定値より小さい値に設定し、復帰の都度前記設定する所定値を小さくすることもできる。
【００１６】
前記復帰後に設定されたブランキング期間内に、前記短絡状態が検出されない場合には、短絡ではないと判断して、前記ブランキング期間および／または前記所定値を最初の値に戻し、前記スイッチング駆動回路を動作させるリセット回路が前記制御回路にさらに設けられることが好ましい。
【００１７】
前記ブランキング回路により出力される短絡状態の信号を入力する外部回路が設けられ、該外部回路により前記ブランキング期間の設定および／または前記所定の電流値の設定が行なわれてもよい。
【００１８】
また、スイッチング駆動回路の保護方法は、スイッチング駆動回路の出力側における短絡状態から前記スイッチング駆動回路を保護する方法であって、前記出力側の短絡状態を検出して、短絡状態が所定時間継続する時間をブランキング期間として、第一のブランキング期間の経過後、前記スイッチング駆動回路の動作を停止し、前記第一のブランキング期間より短い時間の第二のブランキング期間を設定して、前記停止後一定時間経過した後に前記スイッチング駆動回路の動作を復帰させ、前記スイッチング駆動回路の動作の停止、復帰を所定回数（ｎ回）連続して繰り返した場合に、前記ｎ回目の動作の停止の際に、該スイッチング駆動回路の動作を完全に停止させて自動復帰させないことを特徴とする。
【００１９】
スイッチング駆動回路の出力側における短絡状態を、前記出力側に流れる電流が所定値より大きい電流で所定時間継続して流れたときに前記短絡状態と判定する場合に、前記第一のブランキング期間より短い時間の第二のブランキング期間を設定して復帰させるのに代えて、前記停止前における前記短絡状態の判定基準である第一の所定値よりも小さい値である第二の所定値を設定して復帰させることもできる。
【００２０】
短絡検出回路１は、図１に示される例では、スイッチング駆動回路４のハイサイドおよびローサイドに合せてハイサイドとローサイドに分けて同様の回路構成で形成されており、ハイサイドスイッチ１１ａ、ローサイドスイッチ１１ｂ、ハイサイド基準電圧源１２ａ、ローサイド基準電圧源１２ｂ、ハイサイドコンパレータ１３ａ、ローサイドコンパレータ１３ｂ、プルアップ抵抗１４ａ、プルダウン抵抗１４ｂ、ハイサイドレベルシフト回路１５ａ、ローサイドレベルシフト回路１５ｂとからなっており、短絡電流値を電流−電圧変換して、基準電圧と比較する構成となっている。いずれの検出でも電流値の異常として判断することができる。
【００２１】
また、スイッチング駆動回路４のハイサイドが動作しているとき、すなわちハイサイドパワートランジスタ４４ａが動作しているとき、短絡保護回路１０のハイサイドが動作してローサイドが動作しないように、ハイサイドスイッチ１１ａがオン状態になり、ローサイドスイッチ１１ｂがオフ状態になり、スイッチング駆動回路４の動作と連動するように構成されている。そのため、ハイサイドパワートランジスタ４４ａが動作し、ハイサイドスイッチ１１ａがオン状態のとき、出力端子ＯＵＴの電圧Ｖoutがハイサイドコンパレータ１３ａの反転入力端子（−）に入力され、短絡状態か否かを判定する所定値である基準電圧Ｖhrefがハイサイド基準電圧源１２ａによりハイサイドコンパレータ１３ａの非反転入力端子（＋）に入力され、出力端子ＯＵＴの電圧Ｖoutが設定された基準電圧Ｖhrefより大きいか小さいかがハイサイドコンパレータ１３ａにより比較できる構成になっている。
【００２２】
基準電圧源１２ａ、１２ｂは、たとえば定電圧源を直接または抵抗などにより分割した電圧を形成することにより得られ、所定値としての基準電圧Ｖhref、Ｖlrefを出力するように構成されている。この所定値としての電圧値は、たとえばハイサイドの場合、出力端子ＯＵＴ側が短絡すると、出力端子ＯＵＴの電圧値Ｖoutが低下する（電流値が増大する）ため、短絡状態であるか否かを判定する基準とするもので、回路により設定値は異なり、また、後述するように、停止、復帰を繰り返して連続的に短絡状態を検出する場合には、ハイサイドで基準電圧を上げるなど、短絡状態か否かを判定する場合に、厳しい条件に変更することができる。この変更は、たとえば前述のように、定電圧源を抵抗で分割する場合には、複数の抵抗を直列に接続しておいて、スイッチにより抵抗の接続点を選択することにより、簡単に所望の電圧に変更することができる。また、電流値で短絡状態を判定する場合でも、抵抗を介して電圧に変換してコンパレータ１３ａ、１３ｂに入力するのが比較しやすい。
【００２３】
ハイサイドコンパレータ１３ａおよびローサイドコンパレータ１３ｂの電源は、Ｖss基準の電圧Ｖddoで動作するように構成されており、コンパレータ１３ａ、１３ｂの非反転入力端子（＋）に入力された電圧が反転入力端子（−）に入力された電圧よりも高ければ，Ｖddoが出力され、逆の場合には、Ｖssが出力されるようになっている。そのため、たとえばハイサイドスイッチ１１ａがオン状態（ハイサイドパワートランジスタ４４ａが動作状態）では、正常の動作状態のとき（ローサイドが短絡状態でないとき）、出力端子ＯＵＴの電圧Ｖoutがハイサイド基準電圧Ｖhrefより大きくなるようにハイサイド基準電圧源１２ａを設定しておくことにより、ハイサイドコンパレータ１３ａの出力はＶssとなり、ローサイドで短絡状態があると出力端子ＯＵＴの電圧Ｖoutが低下し、基準電圧Ｖhrefより小さくなり、ハイサイドコンパレータ１３ａからＶddoが出力される。ローサイドスイッチ１１ｂがオン状態のときも、ローサイドコンパレータ１３ｂは同様に作用し、正常動作のときに非反転入力端子（＋）に入力されるＶoutが、反転入力端子（−）に入力されるローサイド基準電圧Ｖlrefより低くなるようにローサイド基準電圧源１２ｂの電圧値を設定しておくことにより、ローサイドコンパレータ１３ｂの出力はＶssとなり、ハイサイドで短絡状態が発生した場合には、Ｖoutの電圧がＶddoに近づくことになり、正常の状態よりも高くなり、ローサイドコンパレータ１３ｂの出力はＶddoになる。
【００２４】
なお、プルアップ抵抗１４ａは、ハイサイドスイッチ１１ａがオフ状態のときにハイサイドコンパレータ１３ａの反転入力端子に電圧Ｖddoが入力されるように接続され、プルダウン抵抗１４ｂも、ローサイドスイッチ１１ｂがオフのときにローサイドコンパレータ１３ｂの非反転入力端子に電圧Ｖssが入力されるように接続されている。
【００２５】
このハイサイドコンパレータ１３ａおよびローサイドコンパレータ１３ｂの出力を、論理電圧とするため、ＶddoをＶddに、ＶssはＶssのままにそれぞれレベル変換するハイサイドレベルシフト回路１５ａ、ローサイドレベルシフト回路１５ｂが設けられており、短絡検出回路１により短絡状態が検出された場合には、Ｈ信号が、短絡が検出されない場合にはＬ信号が出力されるようになっている。
【００２６】
ブランキング回路２は、ハイサイドブランキング回路２１ａ、ローサイドブランキング回路２１ｂ、およびＯＲ回路２２とからなっており、ＯＲ回路２２では、ハイサイドブランキング回路２１ａおよびローサイドブランキング回路２１ｂのいずれからＨ信号が出力されても短絡状態である信号を出力できるように設けられている。すなわち、ハイサイドブランキング回路２１ａおよびローサイドブランキング回路２１ｂは、それぞれスイッチング駆動回路４のハイサイドおよびローサイドの動作に合せて動作するように構成されており、交互に動作するため、いずれからＨ信号が出力されても、Ｄフリップフロップからなる停止信号発生回路３１に出力できるように構成されている。
【００２７】
ブランキング回路２１ａ、２１ｂは、所定の入力が所定時間（ブランキング期間）継続した場合に、その入力状態を出力する回路であり、たとえば図２（ａ）に示されるような構成で実現することができる。すなわち、互いのドレイン端子およびソース端子が接続されるＰＭＯＳトランジスタ２４とＮＭＯＳトランジスタ２５が定電流源２３とグランドＧＮＤとの間に接続されており、ＰＭＯＳトランジスタ２４とＮＭＯＳトランジスタ２５の接続点とグランドとの間にキャパシタ２６が接続されると共に、ＰＭＯＳトランジスタ２４とＮＭＯＳトランジスタ２５の接続点にシュミットインバータ２７が接続されている。そしてＰＭＯＳトランジスタ２４とＮＭＯＳトランジスタ２５のゲートをそれぞれ接続して、入力側インバータ２８を介して入力信号が入力されるように構成され、シュミットインバータ２７の出力が出力側インバータ２９を介して出力されるように形成することができる。入力側および出力側のインバータ２８、２９は、Ｈ信号を入力してＨ信号で出力する構成にするため挿入されているが、Ｌ信号の入力で、Ｌ信号の出力の構成にすることもできるし、ＭＯＳトランジスタの構成を変えて入力側および出力側のインバータ２８、２９をなくすることもできる。
【００２８】
このような構成にすれば、入力端子ＩＮにＬ信号が入力され、ＰＭＯＳトランジスタ２４およびＮＭＯＳトランジスタ２５のゲートにＨ信号が入力されると、ＰＭＯＳトランジスタ２４はオフ状態になり、ＮＭＯＳトランジスタ２５がオン状態になるため、シュミットインバータ２７の入力はグランドＧＮＤの電位とほぼ同電位となり、Ｌレベルになる。その結果、シュミットインバータ２７の出力はＨ信号になり、出力側インバータ２９の出力からＬ信号が出力される。一方、入力端子ＩＮに短絡状態のＨ信号が入力されると、ＰＭＯＳトランジスタ２４およびＮＭＯＳトランジスタ２５のゲートにＬ信号が入力され、ＰＭＯＳトランジスタ２４はオン状態、ＮＭＯＳトランジスタ２５はオフ状態になる。ＰＭＯＳトランジスタ２４がオン状態になることにより、定電流源２３からの定電流でキャパシタ２６がチャージされる。シュミットインバータ２７は、キャパシタ２６に一定の電荷がチャージされて所定電圧になるまで出力しないため、キャパシタ２６の容量を所定値に設定しておくことにより、所定の時間のブランキング期間を設定することができる。このキャパシタに一定の電荷がチャージされたとき、すなわちブランキング期間が経過したときに、シュミットインバータ２７の入力はＨレベルとなるため、シュミットインバータ２７を介してＬ信号が出力される。その結果、出力側インバータ２９の出力には、Ｈ信号が出力される。すなわち、短絡状態が検出されてハイサイドレベルシフト回路１５ａの出力（ＨＤＣＴ）がＨ信号の場合、ブランキング期間ｔ１の間そのＨ信号が継続すれば、ハイサイドブランキング回路２１ａからＨ信号が出力される。
【００２９】
このように、キャパシタ２６の容量値によりチャージする時間、すなわちブランキング期間を変えることができるため、たとえば図２（ｂ）に示されるように、同じ容量値または異なる容量値Ｃ１、Ｃ２、Ｃ３のキャパシタを、それぞれスイッチＳＷ１、ＳＷ２、ＳＷ３を介して並列に接続することで、容量値の合計値がＣ１、Ｃ２、Ｃ３の容量値を加算した合成容量値になり、いずれかのスイッチを切断することにより加算される容量値が減るので合成容量値が小さくなり、ブランキング期間を短くすることができる。また、定電流源からの定電流値を、たとえば小さくするとチャージする時間が長くなり、電流値を変えてもチャージされる時間、すなわちブランキング期間を変えることができる。
【００３０】
ブランキング期間は、短絡状態の判定をするのに、過電流が継続する時間を意味しており、この時間が短すぎると短絡状態でない場合に短絡状態であるという誤判断をすることになり、また、長すぎるとその期間中過電流がスイッチング駆動回路にも流れることになり、スイッチング駆動回路の素子が過電流により劣化したり破損したりするという問題がある。そのため、ブランキング期間は、これらの観点を考慮して定める必要がある。たとえば、図４に示されるように、スイッチング時には出力端子ＯＵＴの電圧がＶssからＶddo、ＶddoからＶssに変化した直後にリンギングやオーバーシュート、アンダーシュートなどの信号電圧の変動が発生し、短絡状態と誤検出される場合がある。すなわち、図４に示されるように、オーバーシュート、アンダーシュートやリンギングの際に、一時的にハイサイド基準電圧Ｖhrefを下回ったり、ローサイド基準電圧Ｖlrefを上回ったりすることがあり、この期間がブランキング期間より長い場合には短絡状態と判断されてしまう。そのため、このような状態を検出しないようなブランキング期間を設定する必要がある。このような観点から、ブランキング期間の下限値は決定される。一方、前述のように、素子の保護の観点からブランキング期間の上限値も決定される。この値は、回路構成などにより異なることは言うまでもない。
【００３１】
ＯＲ回路２２は、前述のように、ハイサイドブランキング回路２１ａもしくはローサイドブランキング回路２１ｂのいずれからＨ信号が出力されても、スイッチング駆動回路４の動作を停止することができるように設けられている。そのため、ハイサイドブランキング回路２１ａもしくはローサイドブランキング回路２１ｂのいずれかからＨ信号が入力されると、ＯＲ回路２２はＨ信号を出力する。一方、いずれからもＬ信号が入力される場合には、ＯＲ回路２２はＬ信号を出力して、スイッチング駆動回路４の動作を停止する信号は出されない。なお、ハイサイドが動作中でハイサイドスイッチ１１ａがオンのときにハイサイドで短絡状態が生じても、ハイサイドパワートランジスタ４４ａに過電流が流れる訳ではなく、また、ローサイドパワートランジスタ４４ｂは動作していないため過電流が流れることはないため、いずれからもＨ信号は出されないが問題はなく、ローサイドが動作中でローサイドが短絡する場合も同じであり、両方とも短絡する場合は、電源の短絡になり、保護回路とは別の問題になる。
【００３２】
制御回路３は、スイッチング駆動回路４を停止させる停止信号を発生させるＤフリップフロップ回路からなる停止信号発生回路３１、停止信号が入力され、停止信号から一定時間経過後にスイッチング駆動回路４の動作を復帰させる復帰信号を発生させる復帰信号発生回路３２、および停止信号に基づいてブランキング期間を変更する変更回路３３とからなっており、スイッチング駆動回路４の動作を停止させる停止信号に基づいてスイッチング駆動回路４の動作の復帰、および復帰後におけるブランキング期間などの短絡検出の条件を変更する構成になっている。なお、図１に示される例では示されていないが、短絡状態を検出する検出回路の所定値である基準電圧（基準電流）を変更して、２回目以降の短絡検出条件を厳しくすることもできる。
【００３３】
停止信号発生回路３１であるＤフリップフロップ回路は、ＯＲ回路２２からＣＬＫ端子に入力されるＨ信号の立ち上がりに同期して、データ端子に入力されたＨ信号であるＶddを出力する構成となっている。すなわち、Ｈ信号の出力が停止信号の発生になる。ＣＬＫ端子にＨ信号が入力されない（Ｌ信号が入力される）場合には、Ｄフリップフロップ回路からＬ信号が出力される。ＯＣＰ端子は、停止信号発生回路３１の出力側の端子であり、復帰信号発生回路３２および変更回路３３にＨ信号もしくはＬ信号を出力する。
【００３４】
復帰信号発生回路３２は、停止信号発生回路３１のＨ信号をＬ信号に変更してスイッチング駆動回路４の動作を復帰させる信号を発生する回路を有すると共に、図示されていないが、停止信号が入力された回数をカウントするカウンタ回路を有し、カウンタ回路のカウント数が所定回数（ｎ回）になった場合に、スイッチング駆動回路４の動作を復帰させないで完全に停止させる非復帰信号発生回路とを有している。
【００３５】
停止信号の入力から一定時間経過後にスイッチング駆動回路４の動作を復帰させる信号を発生する回路としては、たとえば停止信号発生回路３１から発せられるＨ信号を、たとえばフリップフロップ回路で一定時間カウントし、一定時間経過したその出力（リセット信号）を停止信号発生回路３１であるＤフリップフロップ回路のリセット端子Ｒに送ることにより、Ｄフリップフロップ回路の出力をＬ信号に戻すことができる。また、ｎ回停止、復帰を繰り返した後に復帰させないで完全に停止させる非復帰信号発生回路としては、たとえばカウンタ回路でカウントされたｎ回後に、前述の一定時間をカウントするフリップフロップ回路のスイッチを切断する信号を送る回路により形成することができ、前述のＬ信号に戻す回路を動作させなくすることができる。なお、ｎ回をカウントするカウンタ回路も、通常のＴフリップフロップ回路などにより形成することができる。
【００３６】
スイッチング駆動回路４は、入力信号の信号レベルに応じてハイサイドとローサイドに振り分けて交互に駆動させるコントロールロジック部４１を有し、ハイサイドとローサイドで同様の回路構成で形成される、ハイサイドレベルシフタ４２ａ、ローサイドレベルシフタ４２ｂからなるレベルシフタ部４２、ハイサイドプリドライバ４３ａ、ローサイドプリドライバ４３ｂからなるプリドライバ部４３、ハイサイドパワートランジスタ４４ａ、ローサイドパワートランジスタ４４ｂからなるドライバ部４４とにより構成されており、入力端子ＩＮから入力される信号をハイサイドおよびローサイドに振り分けて増幅させている。
【００３７】
図１に示される例では、制御回路３からの信号によりスイッチング駆動回路４の動作を停止、復帰させる構成にされているため、コントロールロジック部４１は、入力端子ＩＮからの入力信号と制御回路３からの出力信号を反転させるインバータ回路４１３を経た信号とを入力してハイサイドに接続されるＡＮＤ回路４１１と、入力信号と制御回路３からの出力信号をそのまま入力してローサイドに接続されるＮＯＲ回路４１２とにより構成されている。すなわち、入力端子ＩＮから入力する信号がハイレベルで、制御回路３からの出力信号がＨ信号であれば、インバータ回路４１３でＬ信号になるため、ＡＮＤ回路４１１には、ＨとＬが入力されることになり、ＡＮＤ回路４１１の出力はＬとなる。一方、ＮＯＲ回路の入力端子には、入力信号のハイレベル信号と制御回路３からのＨ信号が入力されるため、ＨとＨの入力になり、ＮＯＲ回路４１２の出力はＬになる。一方、入力信号がローレベルで、制御回路３からの信号がＨ信号である場合には、ＡＮＤ回路４１１の入力はＬとＬでその出力はＬになり、ＮＯＲ回路４１２の入力はＬとＨでその出力はＬとなり、制御回路３からＨ信号が出力されている限り入力信号はハイサイドもローサイドにも入力されず動作しない。すなわち、短絡検出回路１で短絡状態が検出された場合には、スイッチング駆動回路４の動作が停止される。一方、制御回路３の出力信号がＬ信号である場合には、入力信号がハイレベルの場合には、ＡＮＤ回路４１１の入力端子がＨとＨで出力がＨになり、ハイサイドが駆動され、入力信号がローレベルの場合には、ＮＯＲ回路４１２の入力がＬとＬになるため、Ｈが出力されてローサイドが駆動される。
【００３８】
従って、制御回路３から停止信号（Ｈ信号）が出力されていても、制御回路３の復帰信号発生回路３２により、制御回路３からのＨ信号がＬ信号に変更されれば、通常の動作に復帰する。なお、コントロールロジック部４１から入力された信号は、レベルシフタ部４２（ハイサイドレベルシフタ４２ａ、ローサイドレベルシフタ４２ｂ）でドライバ部４４を駆動するための電圧に変換され、プリドライバ部４３（ハイサイドプリドライバ４３ａ、ローサイドプリドライバ４３ｂ）でバッファリングされた後にドライバ部４４（ハイサイドパワートランジスタ４４ａ、ローサイドパワートランジスタ４４ｂ）を駆動する構成になっている。
【００３９】
次に、このスイッチング駆動回路４および短絡保護回路１０の動作について、図１および図３（ｂ）のタイミングチャートを参照しながら、図５のフローチャートに沿って説明する。なお、説明では、ハイサイドの例で説明するが、ローサイドについても同様の動作をする。まず、スイッチング駆動回路４の出力側で短絡していない場合（正常な場合）には、図３（ｂ）で通常動作として示されるように、出力端子ＯＵＴの波形は入力信号と同期したハイレベル信号であるＶddoと、ローレベル信号であるＶssの繰り返しで出力され、ハイサイドプリドライバ４３ａの出力ＨＧは、出力端子ＯＵＴの電圧Ｖoutを基準とした電圧Ｖghの、入力信号と同期したパルスの繰り返しとなり、ローサイドプリドライバ４３ｂの出力ＬＧは、Ｖssを基準としたパルスで、ＨＧの信号と逆転した信号になっている。なお、正常時の保護回路１０の動作は、短絡検出回路１のハイサイド出力であるＨＤＣＴもハイサイドブランキング回路２１ａの出力であるＨＢＬＫＯの出力も、停止信号発生回路３１の出力ＯＣＰも、いずれもＶssとなり、Ｌ信号となっている。
【００４０】
図３（ａ）に示されるように、ハイサイドパワートランジスタ４４ａの動作時にローサイドが短絡状態になった場合、ハイサイドスイッチ１１ａがオン状態になっており、出力端子ＯＵＴの電圧Ｖoutの読み取りが行なわれる（Ｓ２）。なお、短絡保護回路１０では、予め第一のブランキング期間ｔ１が設定されている（Ｓ１）。この読み取られた出力端子ＯＵＴの出力電圧Ｖoutが、ハイサイドコンパレータ１３ａの反転入力端子（−）に入力され、短絡状態か否かの判定のために設定された所定値として非反転入力端子（＋）に入力される基準電圧である第一の所定値（設定電圧）Ｖhref1と比較する（Ｓ３）。この出力電圧Ｖoutが基準電圧である第一の所定値Ｖhref1以上の場合（Ｎｏ）、短絡状態ではないとしてステップＳ１に戻り、小さい場合（Ｙｅｓ）、第一のブランキング期間ｔ１の間継続するかをチェックする（Ｓ４）。この短絡状態が発生する場合（Ｓ３のＹｅｓ）には、図３（ｂ）に示されるように、出力端子ＯＵＴの出力電圧Ｖoutが低下し、設定電圧Ｖhref1よりも低下する。この出力電圧Ｖoutが第一のブランキング期間ｔ１継続していない場合（Ｓ４のＮｏ）、ステップＳ２に戻り、再度出力電圧Ｖoutの大きさを比較して、出力端子ＯＵＴの出力電圧Ｖoutが第一の設定電圧Ｖhref1より低い状態が続くかを調べる。
【００４１】
一方、ブランキング期間ｔ１の間出力電圧Ｖoutが第一の設定電圧Ｖhref1よりも小さい場合（Ｓ４でＹｅｓ；図３（ｂ）のＯＵＴ、ＨＤＣＴ参照）、ハイサイドブランキング回路２１ａからＨ信号が出され（図３（ｂ）のＨＢＬＫＯ）、ＯＲ回路２２を経て、Ｄフリップフロップからなる停止信号発生回路３１からスイッチング駆動回路４の動作を停止させる停止信号（図３（ｂ）のＯＣＰのＨ信号）を発生する（Ｓ５）。そして、復帰回路３２に備えられるカウンタ回路でカウント数に１を追加して（Ｓ６）、スイッチング駆動回路４の動作を停止させる（Ｓ７）。このスイッチング駆動回路４の動作の停止は、前述のように、たとえば停止信号発生回路３１からの停止信号（たとえばＨ信号）がコントロールロジック部４１に入力されることにより、入力信号が遮断されることにより行われる。その結果、ハイサイドおよびローサイドのいずれからも信号が入力されないことになり、図３（ｂ）のＨＧおよびＬＧに示されるように、プリドライバ部４３の出力はいずれもＬ信号で、ドライバ部４４のハイサイドパワートランジスタ４４ａ、ローサイドパワートランジスタ４４ｂのいずれも動作せず、スイッチング駆動回路４４の動作が停止する。
【００４２】
また、停止信号発生回路３１からの停止信号に基づいてブランキング期間の変更回路３３により、第一のブランキング期間より短い時間の第二のブランキング期間ｔ２を設定する（Ｓ８）。このブランキング期間の変更は、たとえば前述のように、たとえばキャパシタなどにより、ブランキング期間の異なる回路を形成しておき、その切り替えを行うことにより変更することができる。また、前述のスイッチング駆動回路４の動作を停止してからの時間を復帰信号発生回路３２で計測し、一定時間経過したら、停止信号を反転させる（停止信号発生回路のＨ信号をリセットしてＬ信号にする）復帰信号を発生させ（Ｓ９）、コントロールロジック部４１に送ることにより、ＡＮＤ回路４１１およびＮＯＲ回路４１２のいずれかからＨ信号が出力され、ドライバ部４４のハイサイドパワートランジスタ４４ａ、またはローサイドパワートランジスタ４４ｂのいずれかが動作を始める。
【００４３】
その後は、前述の例と同様に、出力端子ＯＵＴの出力電圧Ｖoutを読み取り（Ｓ１０）、第一の設定電圧Ｖhref1より小さいか否かを調べる（Ｓ１１）。大きければ（Ｎｏ）短絡状態ではないと判断して、設定値、カウント数をリセットし（Ｓ１２）、ステップＳ１に戻る。また、検出電圧が第一の所定値よりも小さければ（Ｓ１１のＹｅｓ）、第二のブランキング期間ｔ２継続するかを調べる（Ｓ１３）。第二のブランキング期間が経過していなければ（Ｎｏ）、ステップＳ１０に戻って出力電圧Ｖoutの読み取りから繰り返し、第二のブランキング期間ｔ２が経過していれば（Ｓ１３のＹｅｓ）、前述と同様に、停止信号を発生し（Ｓ１４）、カウント数に１を追加する（Ｓ１５）。そして、非復帰信号を発生させ（Ｓ１６）、完全に停止させる。
【００４４】
このように、本実施形態によれば、復帰した後の短絡状態の検出を第一のブランキング期間ｔ１よりも短い時間の第二のブランキング期間ｔ２を設定しているため、短絡状態か否かを検出する時間を短くすることができ、スイッチング駆動回路４の素子に過電流が流れる時間を短くすることができる。一方、１回目の短絡状態の検出により、短絡状態であると判断されているため、２回目の検出は短絡状態の可能性が強く、それを確認することが目的であるため、短い時間の判断でもその目的を達成することができる。その結果、過電流を流す時間を短くして、素子の負担を軽減させながら、確実に短絡状態か否かを判定することができる。
【００４５】
次に、本発明の短絡保護回路の他の形態およびその短絡保護方法について、図６のフローチャートを参照して説明する。この例は、２回目の復帰の際のブランキング期間を変更しないで、短絡状態か否かの判断を２回目で厳しくしたもので、図５のフローチャートと同じステップについては、同じ参照符合をつけて説明を省略する。
【００４６】
短絡状態を検出してスイッチング駆動回路４の動作を停止させるステップＳ７までは、図５に示される例と同じで、図６においてもステップＳ６までの工程は省略されている。スイッチング駆動回路４が停止する（Ｓ７）と、停止信号発生回路３１からの停止信号に基づいて短絡状態を検出する所定電圧を、変更回路３３によって所定値である第一の設定電圧Ｖhref1より高い第二の設定電圧Ｖhref2（電流で短絡状態を判断する場合には小さい電流値）を設定する（Ｓ８ａ）。この設定電圧の変更は、前述のように、たとえば設定電圧の異なる基準電圧源を切り替えることにより行なうことができる。そして、一定時間経過後復帰信号を発生させ（Ｓ９）、出力端子の電圧を読み取り（Ｓ１０）、出力端子ＯＵＴの出力電圧Ｖoutが第二の設定電圧Ｖhref2より小さいか否かをチェックする（Ｓ１１ａ）。出力電圧Ｖoutが第二の設定電圧Ｖhref2以上の場合（Ｎｏ）、カウント数、第二の設定電圧をリセットし（Ｓ１２）、ステップＳ１に戻る。小さい場合（Ｙｅｓ）には第一のブランキング期間ｔ１が経過したか否かを判定する（Ｓ１３ａ）。その他のステップは、図５と同様で、説明を省略する。
【００４７】
この実施形態では、復帰させた後の短絡状態か否かの判断基準を第一の設定電圧Ｖhref1よりも高い電圧に設定して行っている。このような設定電圧を高くすると、図３（ｂ）のＯＵＴの波形で示されるように、短絡状態の場合はＶddoが時間と共に下がるため、ブランキング期間の計測を始めるのが早くなる。すなわち、図３（ｂ）のＨＤＣＴでＶddの波形が左側にずれることになる。その結果、短絡状態で過電流が流れる時間を短くすることができ、スイッチング駆動回路４の素子への負担を軽減させることができる。２回目の検出でこのように第二の設定電圧を高くして短絡状態の検出のタイミングを早めることができる理由は、ステップＳ７で、一度は短絡状態が検出されてスイッチング駆動回路４の動作を停止させているので、短絡状態である可能性が高く、誤検出の可能性が低いからである。すなわち誤検出の防止よりも短絡状態の有無のチェックに重点が置かれているため、検出時間を短くすることができる。その結果、ブランキング期間を短くするのと同様に、回路素子にかかる負担を軽減することができ、素子の破損や劣化を防止しながら、短絡状態の検出を確実に行うことができる。
【００４８】
図７は、図５および図６の実施形態を合せた例を示すフローチャートで、この例でも、図６に示される例と同じステップには同じ符号を付してその説明を省略する。
【００４９】
この例では停止信号発生回路３１から停止信号を発生させた後に、ブランキング期間の変更回路３３により第一のブランキング期間ｔ１を、より短い時間の第二のブランキング期間ｔ２に変更すると共に、短絡状態か否かを判定する所定値である基準電圧を、第一の設定電圧Ｖhref1より大きい値の第二の設定電圧Ｖhref2に変更する（Ｓ８ｂ）。そして、前述の例と同様に、一定時間経過後復帰信号を発生し（Ｓ９）、出力端子ＯＵＴの電圧Ｖoutを読み取る（Ｓ１０）。その後、出力端子ＯＵＴの電圧Ｖoutが第二の設定電圧Ｖhref2より小さいかを調べる（Ｓ１１ａ）。出力の電圧Ｖoutが第二の設定電圧Ｖhref2より小さい場合（Ｙｅｓ）には、第二のブランキング期間ｔ２を継続したか否かを検出し（Ｓ１３）、その後のフローは、図５に示される例と同じで、同じステップ符号を付してその説明を省略する。
【００５０】
この例では、ブランキング期間の短縮と、短絡状態か否かを検出する基準となる所定値を、短絡状態を検出しやすい値に変更しているため、両方で検出中の過電流の時間を短縮することができる。その結果、より一層過電流による素子の負担を軽減することができながら、複数回の確認により確実に短絡状態を検出することができる。
【００５１】
以上の説明は、短絡検出を２回行った場合についての説明であったが、図８はさらに変化させた例で、この例は、３回目以降の復帰の際にも、ブランキング期間および／または短絡状態か否かを検出する基準電圧などの所定値を厳しくする方向（基準電圧であれば高くする）に変化させる例である。この例でも、ステップＳ７までは、今までの例と同じで、ステップＳ７から記述されている。また、従来のステップと同じ内容のステップに関しては、同じ符号を付してある。
【００５２】
この例では、スイッチング駆動回路４の停止（Ｓ７）後に、停止前の短絡状態の検出に用いたブランキング期間の値を停止前の値よりも小さい値に変更し、および／または短絡状態か否かを判定する基準電圧となる所定値を停止前の値より大きい値に変更する（Ｓ８ｃ）。停止前のブランキング期間よりも短いブランキング期間に変更する回路としては、前述の構成で、並列に接続されたキャパシタを毎回１個ずつスイッチで切断するように構成すれば実現できる。この後は、前述の各例と同じであるが、一定時間の経過後復帰信号を発生し（Ｓ９）、出力端子の電圧を読み取る（Ｓ１０）。
【００５３】
その後、出力電圧ＶoutがステップＳ８ｃで設定した設定電圧より小さいか否かをチェックする（Ｓ１１ｂ）。出力電圧ＶoutがステップＳ８ｃで設定した設定電圧以上の場合（Ｎｏ）、設定値およびカウント数をリセットし（Ｓ１２）、小さい場合（Ｙｅｓ）には、ステップＳ８ｃで設定されたブランキング期間小さい状態が継続したかを判定する（Ｓ１３ｂ）。継続していない場合（Ｎｏ）、ステップＳ１０に戻り、再度読み取られた出力電圧Ｖoutを設定電圧と比較し、継続した場合（Ｓ１３ｂのＹｅｓ）には、停止信号を発生する（Ｓ１４）。その後、カウント数を１追加する（Ｓ１５）と共に、カウンタ回路でカウント数がｎ回（予め設定した回数）に達したかを判定する（Ｓ１５ａ）。達していない（Ｎｏ）場合には、ステップＳ８ｃに戻り、より短いブランキング期間、より大きい設定電圧に変更し、同様のステップを繰り返し、カウント数がｎ回に達したら（Ｓ１５ａのＹｅｓ）、非復帰信号を発生させて（Ｓ１６）終了させる。なお、ブランキング期間および設定電圧は、前述のように、誤検出が生じない下限値が定められており、その値を下回らない範囲で変化させる。
【００５４】
以上の各例では、いずれも図３（ａ）に示されるハイサイドがオン状態で、出力側でローサイドが短絡状態の場合の例であるが、ローサイドがオン状態で、ハイサイドが短絡状態の場合も、図３（ｂ）のタイミングチャートでＯＵＴ、ＨＧ、ＬＧの波形が上下逆転するだけで、同様の動作をする。
【００５５】
また、前述の各例では、短絡状態が検出され、制御回路３から停止信号が発生された後、第二のブランキング期間および／または第二の基準電圧の設定やその後の短絡状態の検出を短絡保護回路１０内部、すなわち同一半導体チップ内で行なっているが、これに限られるものではなく、短絡状態を示す信号（制御回路３からの信号）を半導体チップから外部に取り出し、外部回路で第二のブランキング期間および／または第二の基準電圧の設定を行なうようにしてもよい。この構成にすることにより、同じチップ面積に対して、スイッチング駆動回路の面積を大きくすることができ、ドライバの大電流の場合にもパワートランジスタの面積を大きくして対応することができる。
【産業上の利用可能性】
【００５６】
本発明は、Ｄ級アンプなどに用いられるスイッチング駆動回路に用いることができ、ＰＷＭ変調された信号で駆動されるスピーカを有するオーディオ機器などに利用することができ、短絡によるドライバＩＣの劣化および破損を防止することができる。Ｄ級アンプ以外のスイッチング駆動回路を用いる各種電子機器のドライバとしても利用することができる。
【符号の説明】
【００５７】
１  短絡検出回路
２  ブランキング回路
３  制御回路
４  スイッチング駆動回路
１０  短絡保護回路
１１ａ  ハイサイドスイッチ
１１ｂ  ローサイドスイッチ
１２ａ  ハイサイド基準電圧源
１２ｂ  ローサイド基準電圧源
１３ａ  ハイサイドコンパレータ
１３ｂ  ローサイドコンパレータ
１４ａ  プルアップ抵抗
１４ｂ  プルダウン抵抗
１５ａ  ハイサイドレベルシフト回路
１５ｂ  ローサイドレベルシフト回路
２１ａ  ハイサイドブランキング回路
２１ｂ  ローサイドブランキング回路
２２  ＯＲ回路
３１  停止信号発生回路
３２  復帰信号発生回路
３３  変更回路
４１  コントロールロジック部
４２  レベルシフタ部
４２ａ  ハイサイドレベルシフタ
４２ｂ  ローサイドレベルシフタ
４３  プリドライバ部
４３ａ  ハイサイドプリドライバ
４３ｂ  ローサイドプリドライバ
４４  スイッチング駆動回路
４４ａ  ハイサイドパワートランジスタ
４４ｂ  ローサイドパワートランジスタ
４１１  ＡＮＤ回路
４１２  ＮＯＲ回路
４１３  インバータ回路
【図１】
2011035564.tif 000003
【図２】
2011035564.tif 000004
【図３】
2011035564.tif 000005
【図４】
2011035564.tif 000006
【図５】
2011035564.tif 000007
【図６】
2011035564.tif 000008
【図７】
2011035564.tif 000009
【図８】
2011035564.tif 000010