(57)【要約】【課題】アナログの信号を用いた静止画を表示できる電気光学表示装置の消費電力を低減する方法を提供する。【解決手段】オフ状態のソースとドレイン間のリーク電流の低いトランジスタを選択トランジスタに用いて、選択トランジスタのソースをＮ型駆動トランジスタのゲートとＰ型駆動トランジスタのゲートとキャパシタの一方の電極に接続し、Ｎ型駆動トランジスタのソースとＰ型駆動トランジスタのソースを表示素子の一方の電極に接続した構造の回路を各画素に設け、選択トランジスタのゲートとドレインを、それぞれ走査線と信号線に、Ｎ型駆動トランジスタのドレインを高電位線に、Ｐ型駆動トランジスタのドレインを低電位線に接続する。このような回路を用いて、１フレームの時間を最大で１００秒以上とすることにより、書き換えに伴う電力を削減する。【選択図】図１
2011257747.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと第２のトランジスタと第３のトランジスタとキャパシタと表示素子を有し、
前記第１のトランジスタのソースは、前記第２のトランジスタのゲートと前記第３のトランジスタのゲートと前記キャパシタの一方の電極と接続し、
前記第２のトランジスタのソースと前記第３のトランジスタのソースは前記表示素子の一方の電極に接続し、
前記第１のトランジスタのゲートは走査線に接続し、
前記第１のトランジスタのドレインは信号線に接続する画素を有し、
前記第２のトランジスタがＮチャネル型、前記第３のトランジスタがＰチャネル型であり、
前記第１のトランジスタのオフ電流が、前記表示素子のリーク電流の１／１００以下であり、
前記キャパシタの容量が、前記表示素子の容量の１／１０以下であることを特徴とする画素からなる電気光学表示装置。
【請求項２】
前記第２のトランジスタのドレインが高電位線に接続されていることを特徴とする請求項１記載の電気光学表示装置。
【請求項３】
前記第２のトランジスタのドレインと前記キャパシタの他方の電極が容量線に接続されていることを特徴とする請求項１記載の電気光学表示装置。
【請求項４】
前記第３のトランジスタのドレインが低電位線に接続されていることを特徴とする請求項１乃至３のいずれか１に記載の電気光学表示装置。
【請求項５】
前記第３のトランジスタのドレインが走査線に接続されていることを特徴とする請求項１乃至３のいずれか一に記載の電気光学表示装置。
【請求項６】
前記第１のトランジスタがＮチャネル型であることを特徴とする請求項１乃至５のいずれか一に記載の電気光学表示装置。
【請求項７】
前記第１のトランジスタが酸化物半導体を用いていることを特徴とする請求項１乃至６のいずれか一に記載の電気光学表示装置。
【請求項８】
前記第２のトランジスタが酸化物半導体を用いていることを特徴とする請求項１乃至７に記載の電気光学表示装置。
【請求項９】
請求項１乃至８のいずれか一に記載の電気光学表示装置を用いる表示方法において、期間が１００秒以上であるフレームを有することを特徴とする電気光学表示装置の表示方法。
【請求項１０】
請求項１乃至９のいずれか一に記載の電気光学表示装置を用いる表示方法において、１画面の書き込みに要する時間が０．２ミリ秒以下であるフレームを有することを特徴とする電気光学表示装置の表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、材料の電気的な応答特性を用いた表示装置に関する。例えば、液晶表示装置等に関する。
【背景技術】
【０００２】
代表的な電気光学表示装置である、アクティブマトリクス型液晶表示装置は、図２（Ａ）に示されるようなトランジスタＷＴｒ（ｎ，ｍ）とキャパシタ（保持容量ともいう）Ｃ（ｎ，ｍ）と液晶表示素子ＬＣ（ｎ，ｍ）とを用いた回路を各画素に設けている。
【０００３】
このような回路が電荷を保持している状態を等価的に書いたものが図２（Ｂ）である。キャパシタＣ（ｎ，ｍ）には容量Ｃ１と抵抗Ｒ１が、液晶表示素子ＬＣ（ｎ，ｍ）には容量Ｃ２と抵抗Ｒ２が、トランジスタＷＴｒ（ｎ，ｍ）には抵抗Ｒ３がある。キャパシタＣ（ｎ，ｍ）の容量Ｃ１は、通常、液晶表示素子ＬＣ（ｎ，ｍ）の容量Ｃ２の数倍あるいはそれ以上である。
【０００４】
理想的には、抵抗Ｒ１、Ｒ２やＲ３は無限大となることが望まれる。そのような場合には表示素子ＬＣ（ｎ，ｍ）は半永久的に電荷を保持することができる。すなわち、半永久的に表示ができる。しかしながら、現実にはこれらの抵抗成分は有限の値を有し、各抵抗にはリーク電流が流れる。そのため、表示素子ＬＣ（ｎ，ｍ）に蓄積された電荷は時間の経過と共に変動し、定期的な書き換え（あるいは追記）操作が必要とされる。表示素子ＬＣ（ｎ，ｍ）の電位を安定化するための方法が特許文献１に記載されている。
【０００５】
通常の液晶表示装置においては、特に動画を表示する場合には１秒間に６０回程度の画像の書き換え（６０Ｈｚ駆動）あるいはそれ以上の頻度での書き換えがおこなわれる。この場合、書き換えの間隔（１フレーム）は、１６．７ミリ秒である。このような頻繁な書き換え（あるいは、短いフレーム時間）では、通常は１フレーム内における表示素子の輝度等の変動を視認することができず、上記のような表示素子ＬＣ（ｎ，ｍ）に蓄積された電荷の変動はほとんど問題とならない。
【０００６】
しかし、静止画を表示するためには、本来、そのような頻繁な書き換えは必要とされない。書き換えの度に、ドライバを動作させて、電荷を表示素子に注入する必要があり、電力を消費する。そのため、書き換え頻度を可能な限り低下させて、消費電力を低減する方法が、特許文献２に示されている。
【０００７】
従来、シリコン系のトランジスタ（アモルファスシリコンＴＦＴやポリシリコンＴＦＴ）を用いたアクティブマトリクス型液晶表示装置において問題となったのは、図２（Ｂ）に示される等価回路の中の抵抗Ｒ３であった。トランジスタのオフ状態の抵抗（オフ抵抗）である抵抗Ｒ３は、他の抵抗Ｒ１や抵抗Ｒ２に比べて数桁小さかった。
【０００８】
このため、長時間にわたって、液晶表示素子の電荷を維持できず、せいぜい、書き換え回数を数秒に１回にすることができる程度であった。長時間書き換えをおこなわないと、表示が著しく劣化してしまうからである。
【０００９】
近年、酸化物半導体を用いたトランジスタの研究が進められる中で、オフ電流を、シリコン系のトランジスタより数桁あるいはそれ以上下げられることが明らかとなった。このため、さらに書き換えの頻度を低下させることが可能となり、例えば、１００秒に１回というような、極めて低い頻度で書き換えをおこなう静止画表示方法も可能と考えられる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許７３６２３０４号
【特許文献２】米国特許７３２１３５３号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、書き換えの周期が１秒以上であると、書き換えの前後で画像情報にわずかでも差違（例えば、６４階調において、１階調の差）があると、視認され、使用者に不快感を与えてしまう。このような問題を避けるためには、液晶表示素子の電荷の変動（あるいは電位の変動）を、１フレーム間（書き換えから次の書き換えまでの期間）で１％以下とする必要がある。
【００１２】
そのためには、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３の最小値を上げるか、キャパシタＣ（ｎ，ｍ）と液晶表示素子ＬＣ（ｎ，ｍ）の容量の和を大きくする必要がある。
【００１３】
酸化物半導体を用いたトランジスタはオフ電流を１ｚＡ（ゼプトアンペア、１０−２１Ａ）というような極めて低い値（抵抗に換算すると、１０２０〜１０２１Ωという極めて高い値）とすることができるため、抵抗Ｒ３は実質的に無限大であり、また、キャパシタも絶縁性の高い誘電体を用いることができるので、抵抗Ｒ１も極めて大きい。しかし、液晶表示素子は、液晶材料自体の抵抗率を無制限に高くできないことと、電極面積が大きいことから、抵抗Ｒ２を１０１３Ω以上とすることは困難であった。
【００１４】
また、容量を大きくするには、キャパシタの面積を大きくする必要があるが、それには、画素の大きさにより制約があり、また、容量が大きいと書き換えの際に注入排出される電荷も大きくなり消費電力を増大させることとなる。
【００１５】
本発明では、１００秒間に１回あるいはそれ以下の極めて低い頻度での書き換えにおいても、書き換えが視認できない程度に、液晶表示素子の電荷の変動を抑制できる電気光学表示装置あるいはその表示方法を提供する。
【００１６】
あるいは、本発明では、最長フレームにおける表示素子の電荷の変動（あるいは電位の変動）を１％以下とする電気光学表示装置あるいはその表示方法を提供する。
【００１７】
あるいは、本発明では、消費電力が低減できる電気光学表示装置あるいはその表示方法を提供する。
【００１８】
あるいは、本発明では、表示性能の優れた電気光学表示装置あるいはその表示方法を提供する。
【００１９】
あるいは、本発明では、消費電力の低減のために書き換え回数を低下させつつ静止画表示のできる電気光学表示装置あるいはその表示方法を提供する。
【００２０】
あるいは、本発明では、静止画表示と動画表示のできる新規な電気光学表示装置あるいはその表示方法を提供する。
【課題を解決するための手段】
【００２１】
以下、本発明の説明をおこなうが、本明細書で用いる用語について簡単に説明する。まず、トランジスタのソースとドレインは、構造や機能が同じもしくは同等であり、また、仮に構造が異なっていたとしても、それらに印加される電位やその極性が一定でない、等の理由から、本明細書では、いずれか一方をソースと呼んだ場合には、便宜上、他方をドレインと呼ぶこととし、特に区別しない。したがって、本明細書においてソースとされているものをドレインと読み替えることも可能である。
【００２２】
また、本明細書では、「（マトリクスにおいて）直交する」とは、直角に交差するという意味だけではなく、物理的にはその他の角度であっても、最も簡単に表現した回路図において直交する、という意味であり、「（マトリクスにおいて）平行である」とは、２つの配線が物理的には交差するように設けられていても、最も簡単に表現した回路図において平行である、という意味である。
【００２３】
さらに、明細書においては、「接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合のこともある。例えば、絶縁ゲート型電界効果トランジスタ（ＭＩＳＦＥＴ）の回路では、一本の配線が複数のＭＩＳＦＥＴのゲートを兼ねている場合もある。その場合、回路図では、一本の配線からゲートに何本もの分岐が生じるように描かれることもある。本明細書では、そのような場合でも、「配線がゲートに接続する」という表現を用いることがある。
【００２４】
本発明の態様の第１は、第１のトランジスタと第２のトランジスタと第３のトランジスタと表示素子を有し、前記第１のトランジスタのソースは、前記第２のトランジスタのゲートと前記第３のトランジスタのゲートと接続し、前記第２のトランジスタのソースと前記第３のトランジスタのソースは前記表示素子の一方の電極に接続し、前記第１のトランジスタのゲートは走査線に接続し、前記第１のトランジスタのドレインは信号線に接続する画素を有する電気光学表示装置である。
【００２５】
ここで、前記第２のトランジスタはＮチャネル型、前記第３のトランジスタがＰチャネル型である。また、前記第１のトランジスタのオフ電流が、前記表示素子のリーク電流の１／１００以下であることが好ましい。
【００２６】
また、上記の電気光学表示装置はキャパシタを有してもよい。キャパシタは、前記第１のトランジスタのソースに一方の電極が接続され、他方の電極は容量線もしくはその他の配線に接続されるように配置する。また、キャパシタの容量は前記表示素子の容量の１／１０以下であることが好ましい。
【００２７】
本発明の態様の第２は、上記の電気光学表示装置において、期間が１００秒以上、好ましくは１０００秒以上であるフレームを有することを特徴とする電気光学表示装置の表示方法である。もちろん、１フレームの期間が１００秒に満たない１つ若しくは複数のフレームと、１フレームの期間が１００秒以上、好ましくは１０００秒以上の１つ若しくは複数のフレームを組み合わせた表示方法であってもよい。
【００２８】
例えば、連続する第１乃至第３のフレームにおいて、第１のフレームの期間を１６．７ミリ秒、第２のフレームの期間を１６．７ミリ秒、第３のフレームの期間を１０００秒とすることもできる。ここで、第１のフレームにおいて表示素子に与えられる電位の絶対値を、ある階調よりも大きな値として、表示素子の応答速度を向上させる、いわゆるオーバードライブ駆動をおこない、その後、第２のフレームにおいては表示素子に与えられる電位の絶対値を前記階調に応じた電位より若干小さな値とし、さらに、期間の長い第３のフレームにおいては、前記階調に応じた電位を表示素子に与えてもよい。
【００２９】
本発明の態様の第３は、上記記載の電気光学表示装置において、１画面の書き込みに要する時間が０．２ミリ秒以下であるフレームを有することを特徴とする電気光学表示装置の表示方法である。
【００３０】
上記の電気光学表示装置において、前記第２のトランジスタのドレインは高電位線に接続されていてもよい。あるいは、前記第２のトランジスタのドレインと前記キャパシタの他方の電極は容量線に接続されていてもよい。
【００３１】
上記の電気光学表示装置において、前記第３のトランジスタのドレインは低電位線に接続されていてもよい。あるいは、前記第３のトランジスタのドレインは走査線に接続されていてもよい。
【００３２】
高電位線の電位の最高値は、表示素子の一方の電極に与えられる電位の最高値以上の電位であることが好ましく、低電位線の電位の最低値は、表示素子の一方の電極に与えられる電位の最低値以下の電位であることが好ましい。
【００３３】
また、上記の電気光学表示装置において、第１のトランジスタ乃至第３のトランジスタの、いずれか１つ、あるいは２つに酸化物半導体を用いてもよい。例えば、第１のトランジスタと第２のトランジスタに酸化物半導体を用いてもよい。
【００３４】
あるいは、第２のトランジスタと第３のトランジスタの一方あるいは双方に多結晶半導体、あるいは単結晶半導体を用いてもよい。多結晶半導体としては、例えば、多結晶シリコン、多結晶シリコンゲルマニウム、多結晶ゲルマニウムが挙げられる。また、単結晶半導体としては、例えば、単結晶シリコン、単結晶シリコンゲルマニウム、単結晶ゲルマニウムが挙げられる。
【００３５】
特に、第２のトランジスタと第３のトランジスタのゲート容量を小さくしたい場合には、第１のトランジスタの電界効果移動度の１０倍以上の電界効果移動度の半導体材料、あるいは、電界効果移動度が１００ｃｍ２／Ｖｓ以上の半導体材料を用いて第２のトランジスタと第３のトランジスタを構成するとよい。このような材料では、チャネル幅を小さくしても十分なオン電流が確保できるので、チャネルの面積を小さくでき、ゲート容量を小さくできる。
【００３６】
また、第２のトランジスタと第３のトランジスタを上記のように電界効果移動度の高い材料で構成するのであれば、表示装置の周辺ドライバ回路（シフトレジスタ等）もこれらの材料を用いたトランジスタで構成してもよい。
【００３７】
上記の電気光学表示装置において、第１のトランジスタのオフ状態（Ｎチャネル型にあっては、ゲートの電位がソース、ドレインのいずれよりも低い状態）でのソースとドレイン間のリーク電流は、使用時の温度（例えば、２５℃）で１×１０−２０Ａ以下、好ましくは、１×１０−２１Ａ以下、あるいは８５℃で１×１０−２０Ａ以下であることが望ましい。
【００３８】
通常のシリコン半導体では、リーク電流をそのような低い値とすることは困難であるが、酸化物半導体を好ましい条件で加工して得られたトランジスタにおいては達成しうる。このため、第１のトランジスタの材料として、酸化物半導体を用いることが好ましい。もちろん、何らかの方法により、シリコン半導体やその他の半導体において、リーク電流を上記の値以下にすることができるのであれば、その使用を妨げるものではない。
【００３９】
酸化物半導体としては、公知の各種の材料を用いることができるが、バンドギャップが３ｅＶ以上、好ましくは、３ｅＶ以上３．６ｅＶ未満であるものが望ましい。また、電子親和力が４ｅＶ以上、好ましくは、４ｅＶ以上４．９ｅＶ未満であるものが望ましい。特に、ガリウムとインジウムを有する酸化物は、本発明の目的には好適である。このような材料において、さらに、ドナーあるいはアクセプタに由来するキャリア濃度が１×１０−１４ｃｍ−３未満、好ましくは、１×１０−１１ｃｍ−３未満であるものが望ましい。
【００４０】
第２のトランジスタあるいは第３のトランジスタとしては、オフ状態でのソースとドレイン間のリーク電流についての制限はないが、電流は少ない方が消費電力を少なくできるので好ましい。また、第１乃至第３のトランジスタともゲートリーク電流（ゲートとソースあるいはゲートとドレイン間のリーク電流）が極めて低いことが求められ、また、キャパシタも内部リーク電流（電極間のリーク電流）が低いことが求められる。いずれのリーク電流も、使用時の温度（例えば、２５℃）で１×１０−２０Ａ以下、好ましくは、１×１０−２１Ａ以下であることが望ましい。
【００４１】
図１（Ａ）には、本発明の電気光学表示装置の画素の回路の例を示す。この画素は第１のトランジスタ（選択トランジスタともいう）ＷＴｒ（ｎ，ｍ）と第２のトランジスタ（Ｎ型駆動トランジスタともいう）ＮＴｒ（ｎ，ｍ）と第３のトランジスタ（Ｐ型駆動トランジスタともいう）ＰＴｒ（ｎ，ｍ）とキャパシタＣ（ｎ，ｍ）と表示素子ＬＣ（ｎ，ｍ）を有する。
【００４２】
そして、選択トランジスタＷＴｒ（ｎ，ｍ）のソースは、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートとＰ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートとキャパシタＣ（ｎ，ｍ）の一方の電極と接続し、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のソースとＰ型駆動トランジスタＰＴｒ（ｎ，ｍ）のソースは表示素子ＬＣ（ｎ，ｍ）の一方の電極に接続する。
【００４３】
また、選択トランジスタＷＴｒ（ｎ，ｍ）のゲートは走査線Ｘｎに接続し、選択トランジスタＷＴｒ（ｎ，ｍ）のドレインは信号線Ｙｍに、キャパシタＣ（ｎ，ｍ）の他方の電極は、容量線Ｚｎに接続する。さらに、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のドレインは高電位線Ｕｎに、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のドレインは低電位線Ｗｎに接続する。
【００４４】
Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）とＰ型駆動トランジスタＰＴｒ（ｎ，ｍ）は、ＣＭＯＳのインバータ回路と似た構造であるが、電源の極性が異なる。このような回路の動作例について図３を用いて説明する。図３では、オン状態であるトランジスタには丸印を、オフ状態であるトランジスタには×印をそれぞれ、トランジスタの記号に重ねて表記する。
【００４５】
なお、電位として、以下に具体的な数値を挙げるが、それは、本発明の技術思想の理解を助けることが目的である。言うまでもなく、それらの値はトランジスタやキャパシタのさまざまな特性によって、あるいは実施者の都合によって変更される。
【００４６】
高電位線Ｕｎは＋５Ｖに、低電位線Ｗｎは−５Ｖに保持されているものとする。また、走査線Ｘｎや信号線Ｙｍには、従来のアクティブマトリクス型液晶表示装置と同様に走査パルスや画像信号が与えられる。また、容量線Ｚｎは一定の電位（例えば、０Ｖ）に保たれているものとする。
【００４７】
また、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）は、ソースあるいはドレインのいずれか一方の電位の低い方より、ゲートの電位が低い場合はオフ状態（電流が流れない）であり、ゲートの電位が同じあるいは高い場合はオン状態（電流が流れる）となるものとする。また、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）は、ソースあるいはドレインのいずれか一方の電位の高い方より、ゲートの電位が高い場合はオフ状態（電流が流れない）であり、ゲートの電位が同じあるいは低い場合はオン状態（電流が流れる）となるものとする。
【００４８】
このようなトランジスタ特性は極めて理想的なものであり、すなわち、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）ともにしきい値は０Ｖである。ここでは、説明を平易にするためにこのような理想的なトランジスタを想定するが、現実のトランジスタでは、それぞれのしきい値に応じた動作を考慮する必要がある。
【００４９】
特に、多結晶シリコン等の材料を用いたトランジスタでは、トランジスタ間でしきい値のばらつきが大きいことがある。このような不均質なトランジスタを用いて表示装置を構成すると表示ムラが生じる。このような問題を解決するためには、各トランジスタに応じた表示信号がそれぞれのトランジスタに入力されるように、元の表示信号を補正することが好ましい。
【００５０】
当初、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のソースの電位（すなわち、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のソースの電位あるいは表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位）は０Ｖであり、また、前記表示素子ＬＣ（ｎ，ｍ）の他方の電極の電位も０Ｖであったとする。
【００５１】
この画素に＋５Ｖのデータを書き込む（すなわち、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位を＋５Ｖにする）ことを考える。そのためには、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位（すなわち、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位）を＋５Ｖとすればよい。すなわち、通常のアクティブマトリクス型液晶表示装置でのデータの書き込みと同様に、走査線Ｘｎの電位を制御して、選択トランジスタＷＴｒ（ｎ，ｍ）をオン状態にした上で、信号線Ｙｍの電位を＋５Ｖとし、さらに、走査線Ｘｎの電位を制御して、選択トランジスタＷＴｒ（ｎ，ｍ）をオフ状態とすればよい。
【００５２】
選択トランジスタＷＴｒ（ｎ，ｍ）のソース（つまり、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートおよびＰ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲート）の電位が＋５Ｖとなることにより、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）はオンとなり、高電位線ＵｎからＮ型駆動トランジスタＮＴｒ（ｎ，ｍ）のソースに電流が流れる。一方、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）はオフであるので、図３（Ａ）に示すように、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位は０Ｖから＋５Ｖにまで上昇する。
【００５３】
次に、画素に−３Ｖのデータを書き込むことを考える。そのためには、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位（すなわち、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位）を−３Ｖとすればよい。
【００５４】
Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位が−３Ｖとなることにより、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）はオンとなり、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のソースから低電位線Ｗｎに電流が流れる。一方、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）はオフであるので、図３（Ｂ）に示すように、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位は＋５Ｖから−３Ｖにまで低下する。
【００５５】
次に、画素に＋２Ｖのデータを書き込むことを考える。そのためには、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位（すなわち、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位）を＋２Ｖとすればよい。
【００５６】
Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位が＋２Ｖとなることにより、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）はオンとなり、高電位線ＵｎからＮ型駆動トランジスタＮＴｒ（ｎ，ｍ）のソースに電流が流れる。一方、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）はオフであるので、図３（Ｃ）に示すように、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位は−３Ｖから＋２Ｖにまで上昇する。
【００５７】
次に、画素に−５Ｖのデータを書き込むことを考える。そのためには、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位（すなわち、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位）を−５Ｖとすればよい。
【００５８】
Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位が−５Ｖとなることにより、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）はオンとなり、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のソースから低電位線Ｗｎに電流が流れる。一方、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）はオフであるので、図３（Ｄ）に示すように、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位は＋２Ｖから−５Ｖにまで低下する。
【００５９】
以上は、画素の電位の極性を書き換えの度に反転させる交流駆動であるが、同じ極性のまま電位を変動させることもできる。図３（Ｄ）の状態から、画素に−３Ｖのデータを書き込むことを考える。そのためには、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位（すなわち、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位）を−３Ｖとすればよい。
【００６０】
Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位が−３Ｖとなることにより、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）はオンとなり、高電位線ＵｎからＮ型駆動トランジスタＮＴｒ（ｎ，ｍ）のソースに電流が流れる。一方、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）はオフであるので、図３（Ｅ）に示すように、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位は−５Ｖから−３Ｖにまで上昇する。
【００６１】
次に、画素に−４Ｖのデータを書き込むことを考える。そのためには、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位（すなわち、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位）を−４Ｖとすればよい。
【００６２】
Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位が−４Ｖとなることにより、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）はオンとなり、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のソースから低電位線Ｗｎに電流が流れる。一方、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）はオフであるので、図３（Ｆ）に示すように、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位は−３Ｖから−４Ｖにまで低下する。
【００６３】
このようにして、表示素子ＬＣ（ｎ，ｍ）の電位を制御し、アナログの信号を画像表示することができる。以上の方法を応用することにより、通常の液晶表示装置と同じ程度の１フレーム１６．７ミリ秒での表示も可能であるが、１フレームを１００秒以上、好ましくは１０００秒以上として、静止画表示の際の消費電力を低減することも可能である。
【００６４】
ここで、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位（すなわち、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位）が安定することが、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位の変動を少なくする上で重要である。なぜならば、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位（すなわち、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位）に応じた電位が、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位となるからである。
【００６５】
表示素子ＬＣ（ｎ，ｍ）の抵抗は高いことが望ましいが、有限であるため適量のリーク電流が生じる。例えば、図３（Ｆ）では、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位は−４Ｖとなる。他の要因が無ければ、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位は０Ｖに近づこうとするが、図１（Ａ）の回路では、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位が−４Ｖより少しでも大きくなろうとすると、ただちに、オン状態であるＰ型駆動トランジスタＰＴｒ（ｎ，ｍ）を通って、電荷が移動し、自動的に、−４Ｖの電位に復元される。
【００６６】
以上の効果により、表示を劣化させずに長時間維持できる。もちろん、図１（Ａ）の回路においては、表示素子ＬＣ（ｎ，ｍ）の抵抗は大きい方が、消費電力低減の意味で有効であるが、抵抗がそれほど大きくなくとも表示が劣化することはない。
【００６７】
一方、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位（すなわち、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位）の変動は極力、避けなければならない。上記の説明のように、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位（すなわち、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位）に応じて、表示素子ＬＣ（ｎ，ｍ）の一方の電極の電位が自動的に決定されるからである。
【００６８】
ここで、選択トランジスタＷＴｒ（ｎ，ｍ）のオフ抵抗が十分に大きければ、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位（すなわち、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートの電位）の変動は極めて小さい。例えば、キャパシタＣ（ｎ，ｍ）およびその他の寄生容量の和を典型的な液晶表示素子の容量の１／２０である１００ｆＦ、選択トランジスタＷＴｒ（ｎ，ｍ）のオフ抵抗および、キャパシタＣ（ｎ，ｍ）の寄生抵抗やＮ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートソース間の寄生抵抗、Ｐ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲートソース間の寄生抵抗等全ての抵抗成分を１０２０Ωとすると、キャパシタＣ（ｎ，ｍ）等の容量とこれらの抵抗により構成される回路の時定数は１０７秒である。
【００６９】
これは、１００秒経過時の電位の変動は０．００１％、１０００秒経過時でも電位の変動は０．０１％であることを意味する。このため、１フレームの期間を１００秒以上、好ましくは１０００秒以上としても、表示素子の電位の変動は１％以下とすることができ、このような極めて長周期での書き換えにおいても、書き換え前後における表示の差違をほとんど視認できない。
【００７０】
もちろん、キャパシタＣ（ｎ，ｍ）の容量をより大きくすれば、さらに長時間にわたって電位の変動を抑制できることはいうまでもない。しかし、キャパシタＣ（ｎ，ｍ）の容量をより大きくすることは、書き換えの際の消費電力を増大させる。さらに、容量を大きくするためにキャパシタＣ（ｎ，ｍ）の面積を大きくする、あるいは、電極間の間隔を狭めたりすると、リーク電流が増加するため好ましくない。
【００７１】
また、容量が大きい場合には、後で説明するようなきわめて高速での書き込みには支障をきたすことがある。このため、容量は１ｆＦ以上１ｐＦ未満、好ましくは５ｆＦ以上２００ｆＦ未満とするとよい。そして、この程度の容量であっても、回路の特徴ゆえに本発明を実施するのに何の障害にもならない。
【００７２】
なお、ここでいう容量には、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲート容量やＰ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲート容量等も含む。したがって、これらの容量がある程度の大きさであれば、特別にキャパシタＣ（ｎ，ｍ）を設けなくともよい。キャパシタＣ（ｎ，ｍ）を設けないのであれば、それに必要な容量線を省略することもできる。
【００７３】
なお、上記のようにキャパシタＣ（ｎ，ｍ）等の容量を十分小さな値とすることで、駆動も高速でおこなえる。そのため、書き込みに要する時間を１フレームのわずかの時間とし、ほとんどの時間では、書き込みに必要なドライバ回路を休止させることによって消費電力を低減することができる。また、そのことにより、画像表示、特に高速の動画の表示を改善できる。
【００７４】
通常のアクティブマトリクス型液晶表示装置においては、１フレームのほとんどの時間が１画面への書き込みに使われる。例えば、１フレームを１６．７ミリ秒とすれば、そのほとんどの時間で、どこかの行の書き込み（書き換え）がおこなわれている。このような状況では、ドライバ回路には常時、電源が供給されている。
【００７５】
ドライバでは通常、ＣＭＯＳインバータ回路等が用いられているが、ドライバに電源電圧が付与されていることにより、インバータには貫通電流が流れて、電力を消費する。
【００７６】
そこで、１フレーム内で極力、ドライバを停止させて、ドライバへの電力の供給を停止すれば、この消費電力を低減できる。そのためには、１画面の書き込み（書き換え）に必要な時間を短くすればよい。すなわち、書き込みに必要な時間を２ミリ秒未満、あるいは１フレームに占める比率が１０％未満のいずれか短い方とし、さらに可能であれば、０．２ミリ秒未満、あるいは１フレームに占める比率が１％未満のいずれか低い方とするとよい。そして、残りの時間はドライバ回路を停止させるようにすればよい。
【００７７】
なお、ここでは、全てのドライバ回路を停止させる必要はなく、少なくとも、走査線や信号線への信号を供給する回路を上記の期間停止させればよい。もちろん、より多くの回路を停止させた方が消費電力を削減できる。
【００７８】
上記の条件では、例えば、１フレームを１６．７ミリ秒とすれば、その９０％以上の時間において、信号線に表示信号が送られないように設定され、画像の書き込み（書き換え）に使える時間は１フレームの１０％未満、すなわち、１．６７ミリ秒未満、好ましくは０．１７ミリ秒未満であることが求められる。
【００７９】
また、１フレームを３３．３ミリ秒とすれば、３１．３ミリ秒以上の時間において、信号線に表示信号が送られないように設定され、信号線に表示信号が流される時間は２ミリ秒未満、好ましくは０．２ミリ秒未満であることが求められる。
【００８０】
例えば、電界移動度が１１ｃｍ２／Ｖｓ、チャネル長２μｍ、チャネル幅２０μｍ、ゲート絶縁膜（酸化珪素）の厚さが３０ｎｍ、しきい値０Ｖの選択トランジスタＷＴｒ（ｎ，ｍ）にソースドレイン間の電位差を＋５Ｖ、ゲートソース間の電位差を＋１０Ｖとした場合、ソースドレイン間の電流は約０．５ｍＡであり、オン抵抗は約１０ｋΩと算出される。
【００８１】
そして、キャパシタＣ（ｎ，ｍ）等の容量（寄生容量を含む）を１００ｆＦとした場合の時定数は１００ｆＦ×１０ｋΩ＝１ナノ秒であり、１００ナノ秒あれば十分にデータを書き込める。仮に表示装置のマトリクスの行数が１０００行であれば、１画面を書き換えるのに必要な時間は千倍の０．１ミリ秒となり、上記の条件を満たす。
【００８２】
このような高速動作を達成するためにも、キャパシタＣ（ｎ，ｍ）の容量は２００ｆＦ未満であることが望まれる。キャパシタＣ（ｎ，ｍ）の容量は、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位を保持する時間を決定する要因であるが、それは、液晶表示素子ＬＣ（ｎ，ｍ）の容量とは独立に決定できる。
【００８３】
このため、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）のゲートの電位を保持する時間が十分であれば、キャパシタＣ（ｎ，ｍ）の容量を可能な限り小さくすることが好ましい。この点で、キャパシタの容量が液晶表示素子の容量に依存して決定される従来のアクティブマトリクス型表示装置とは異なる。
【００８４】
なお、図１（Ａ）の回路の特性から、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）およびＰ型駆動トランジスタＰＴｒ（ｎ，ｍ）のゲート容量も、キャパシタＣ（ｎ，ｍ）の容量と並列な寄生容量となる。このような寄生容量を減らす意味でも、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）およびＰ型駆動トランジスタＰＴｒ（ｎ，ｍ）のチャネル面積を極力小さくすることが有効である。
【００８５】
そのためには、Ｎ型駆動トランジスタＮＴｒ（ｎ，ｍ）およびＰ型駆動トランジスタＰＴｒ（ｎ，ｍ）として、電界効果移動度の大きな多結晶シリコンあるいは単結晶シリコンを用い、チャネル幅を選択トランジスタＷＴｒ（ｎ，ｍ）の１／５０〜１／５にするとよい。例えば、チャネル幅を１／１０にしても表示装置の動作ではほとんど問題とならない。
【００８６】
なお、上記の例では、１フレームを１６．７ミリ秒、あるいは３３．３ミリ秒としたが、例えば、１フレームを１００秒、１０００秒として静止画を表示する場合であっても、ドライバ回路の少なくとも一部を停止させることにより消費電力の低減の効果は得られる。
【００８７】
なお、以上、本発明の態様として、いくつかの例を示したが、本発明の技術思想によれば、上記の例に限られず、課題のうちの少なくとも１つを解決することができるその他の態様も可能であることは、以下の実施の形態に示される例を見れば明らかであろう。
【発明の効果】
【００８８】
上記の説明から明らかなように、書き換えから書き換えまでの間隔を１００秒以上としても、表示素子の電位の変動を１％以下と十分に小さくすることができ、結果として、書き換えの前後で表示の差を視認できない程度まで表示の劣化を防止することができる。
【００８９】
また、上記のように、１フレームのうち０．２ミリ秒以下、例えば、０．１７ミリ秒という極めて短い期間に１画面の書き換えをおこない、残りの期間は、その画像を維持することに充てられる方式は、いわば、フィルム映像と同様なものである。
【００９０】
このような特徴は、高速シャッターを用いる、フレームシーケンシャルタイプの立体画像表示方式に適用すると好ましい。このような立体画像表示方式では、左目用の画像と右目用の画像を交互に表示させ、その画像に応じて、立体映像用のめがねに設けられた左右のシャッターが切り替わる。例えば、右目用の画像をみる場合には、右目のシャッターが開いて、その画像が見えるのであるが、その時点では、画像がほぼ完成していることが望ましい。
【００９１】
市販されているフレームシーケンシャルタイプの液晶表示装置は２４０Ｈｚ駆動である。これは、１／２４０秒間で左目用の画像を完成させ、次の１／２４０秒間にめがねの左目用のシャッターを開け、次の１／２４０秒間で右目用の画像を完成させ、次の１／２４０秒間にめがねの右目用のシャッターを開けるというものである。つまり、左目に映像が入るのは全体の１／４であり、その分、画像を暗く感じる。このため、画面を通常より明るくする必要があるが、いうまでもなく、消費電力の増大をもたらす。
【００９２】
この問題は、シャッターの開いている時間を長くすれば解決する。上記のように１フレームの１０％以下、あるいは２ミリ秒以下で画像の書き込みがおこなえるという特徴は、その目的に適している。
【００９３】
さらに、このような高速での書き込みを要求される液晶表示装置においては、用いる液晶相として、ブルー相を用いることが好ましいが、ブルー相液晶の抵抗率は他の一般的な液晶材料に比べて低いという問題があった。
【００９４】
このため、動画表示では問題なくとも、特許文献２の方式で１フレームが数秒以上の静止画表示をおこなわんとすると、たちどころに表示が劣化してしまう。一方、ブルー相液晶に対して、本発明の一を適用すれば、ブルー相液晶によるリーク電流により表示が劣化することは十分に抑制される。
【００９５】
すなわち、本発明の１つをブルー相液晶に適用することにより、優れた動画表示（フレームシーケンシャルタイプの立体画像表示を含む）が可能で、また、静止画表示においては消費電力が少ない液晶表示装置を得ることができる。
【図面の簡単な説明】
【００９６】
【図１】本発明の電気光学表示装置の回路の例を示す図である。
【図２】従来の電気光学表示装置の回路を示す図である。
【図３】本発明の電気光学表示装置の回路の駆動方法の例を説明する図である。
【図４】本発明の電気光学表示装置の回路の例を示す図である。
【図５】本発明の電気光学表示装置の回路の例を示す図である。
【図６】本発明の電気光学表示装置の回路の例を示す図である。
【図７】本発明の電気光学表示装置の回路の例を示す図である。
【図８】本発明の電気光学表示装置の回路の例を示す図である。
【図９】本発明の電気光学表示装置の回路の例を示す図である。
【図１０】本発明の電気光学表示装置の回路の例を示す図である。
【図１１】本発明の電気光学表示装置の回路の例を示す図である。
【図１２】本発明の電気光学表示装置の作製工程の例を示す図である。
【図１３】本発明の電気光学表示装置の作製工程の例を示す図である。
【図１４】本発明の電気光学表示装置の回路配置の例を示す図である。
【図１５】本発明の電気光学表示装置の回路配置の例を示す図である。
【発明を実施するための形態】
【００９７】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００９８】
また、以下の実施の形態で開示された構造や条件等の項目は、他の実施の形態においても適宜、組み合わせることができる。なお、以下に説明する構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略することもある。
【００９９】
なお、本明細書では、マトリクスにおいて特定の行や列、位置を扱う場合には、符号に座標をつけて、例えば、「選択トランジスタＷＴｒ（ｎ，ｍ）」、「走査線Ｘｍ」というように表記するが、特に、行や列、位置を特定しない場合や集合的に扱う場合には、「選択トランジスタＷＴｒ」、「走査線Ｘ」、あるいは、単に「選択トランジスタ」、「走査線」というように表記することもある。
【０１００】
また、図１乃至図１１において、特に断らない限り、符号Ｘｎ、Ｘｎ＋１、Ｘ２ｎ、Ｘ２ｎ＋１、Ｘ２ｎ＋２は走査線を、Ｙｍは信号線を、Ｚｎ、Ｚｎ＋１あるいはＺｍは容量線を、Ｕｎ、Ｕｎ＋１あるいはＵｍは高電位線を、Ｗｎ、Ｗｎ＋１あるいはＷｍは低電位線を、ＷＴｒ（ｎ，ｍ）は選択トランジスタを、ＮＴｒ（ｎ，ｍ）はＮ型駆動トランジスタを、ＰＴｒ（ｎ，ｍ）はＰ型駆動トランジスタを、Ｃ（ｎ，ｍ）はキャパシタを、ＬＣ（ｎ，ｍ）は表示素子を意味するものとする。
【０１０１】
（実施の形態１）
本実施の形態では、図１（Ｂ）に示す電気光学表示装置について説明する。図１（Ｂ）に示す電気光学表示装置は図１（Ａ）に示す電気光学表示装置の変形例である。図１（Ａ）と図１（Ｂ）の差違は、前者は容量線が走査線と平行であったのに対し、後者は容量線が走査線と直交（信号線と平行）することである。
【０１０２】
この構造により、信号線は、容量線を横断することが無くなり、そのことによる寄生容量を低減でき、表示信号の減衰を抑制できる。
【０１０３】
本実施の形態の電気光学表示装置は図３に示す方法と同じ方法で駆動することができる。
【０１０４】
（実施の形態２）
本実施の形態では、図４（Ａ）および図４（Ｂ）に示す電気光学表示装置について説明する。図４（Ａ）に示す電気光学表示装置は図１（Ａ）に示す電気光学表示装置の変形例であり、図４（Ｂ）に示す電気光学表示装置は図１（Ｂ）に示す電気光学表示装置の変形例である。図１（Ａ）と図４（Ａ）の差違（あるいは図１（Ｂ）と図４（Ｂ）の差違）は、前者が高電位線および低電位線が走査線と平行であったのに対し、後者は高電位線および低電位線が走査線と直交（信号線と平行）することである。
【０１０５】
このようにすることにより、信号線は、高電位線および低電位を横断することが無くなり、そのことによる寄生容量を低減でき、表示信号の減衰を抑制できる。
【０１０６】
本実施の形態の電気光学表示装置は図３に示す方法と同じ方法で駆動することができる。
【０１０７】
（実施の形態３）
本実施の形態では、図５（Ａ）、図５（Ｂ）、図６（Ａ）および図６（Ｂ）に示す電気光学表示装置について説明する。図５（Ａ）に示す電気光学表示装置は図１（Ａ）に示す電気光学表示装置の変形例であり、図５（Ｂ）に示す電気光学表示装置は図１（Ｂ）に示す電気光学表示装置の変形例である。また、図６（Ａ）に示す電気光学表示装置は図４（Ａ）に示す電気光学表示装置の変形例であり、図６（Ｂ）に示す電気光学表示装置は図４（Ｂ）に示す電気光学表示装置の変形例である。
【０１０８】
図１（Ａ）と図５（Ａ）の差違（あるいは図１（Ｂ）と図５（Ｂ）の差違、図４（Ａ）と図６（Ａ）の差違、図４（Ｂ）と図６（Ｂ）の差違）は、前者が高電位線を設けていたのに対し、後者は高電位線を容量線で代用することである。
【０１０９】
このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、Ｎ行Ｍ列（Ｎ、Ｍは２以上の自然数）のマトリクスでは、図１（Ａ）あるいは図１（Ｂ）の回路構成を有する表示装置は、それぞれ、（４Ｎ＋Ｍ）本、（３Ｎ＋２Ｍ）本であるが、図５（Ａ）あるいは図５（Ｂ）の回路構成を有する表示装置は、それぞれ、（３Ｎ＋Ｍ）本、（２Ｎ＋２Ｍ）本である。いずれもＮ本の配線を削減できる。
【０１１０】
また、図５（Ａ）に関しては、信号線が横断する配線の数を減らせるため、寄生容量を低減でき、表示信号の減衰を抑制できる。
【０１１１】
なお、本実施の形態では、容量線の電位の最高値は、表示素子の一方の電極に与えられる電位の最高値以上の電位であることが好ましい。それ以外の点は、図３に示す方法と同じ方法で駆動することができる。
【０１１２】
（実施の形態４）
本実施の形態では、図７（Ａ）および図７（Ｂ）に示す電気光学表示装置について説明する。図７（Ａ）に示す電気光学表示装置は図１（Ａ）に示す電気光学表示装置の変形例であり、図７（Ｂ）に示す電気光学表示装置は図４（Ａ）に示す電気光学表示装置の変形例である。
【０１１３】
図１（Ａ）と図７（Ａ）の差違（あるいは図４（Ａ）と図７（Ｂ）の差違）は、前者が容量線を設けていたのに対し、後者は容量線を次行の走査線Ｘｎ＋１で代用することである。
【０１１４】
このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、Ｎ行Ｍ列（Ｎ、Ｍは２以上の自然数）のマトリクスでは、図１（Ａ）あるいは図４（Ａ）の回路構成を有する表示装置は、それぞれ、（４Ｎ＋Ｍ）本、（２Ｎ＋３Ｍ）本であるが、図７（Ａ）あるいは図７（Ｂ）の回路構成を有する表示装置は、それぞれ、（３Ｎ＋Ｍ＋１）本、（Ｎ＋３Ｍ＋１）本である。いずれも、（Ｎ−１）本の配線を削減できる。
【０１１５】
また、図７（Ａ）に関しては、信号線が横断する配線の数を減らせるため、寄生容量を低減でき、表示信号の減衰を抑制できる。
【０１１６】
本実施の形態の電気光学表示装置は図３に示す方法と同じ方法で駆動することができる。
【０１１７】
（実施の形態５）
本実施の形態では、図８（Ａ）、図８（Ｂ）、図９（Ａ）および図９（Ｂ）に示す電気光学表示装置について説明する。図８（Ａ）に示す電気光学表示装置は図１（Ａ）に示す電気光学表示装置の変形例であり、図８（Ｂ）に示す電気光学表示装置は図１（Ｂ）に示す電気光学表示装置の変形例である。また、図９（Ａ）に示す電気光学表示装置は図５（Ａ）に示す電気光学表示装置の変形例であり、図９（Ｂ）に示す電気光学表示装置は図５（Ｂ）に示す電気光学表示装置の変形例である。
【０１１８】
図１（Ａ）と図８（Ａ）の差違（あるいは図１（Ｂ）と図８（Ｂ）の差違、図５（Ａ）と図９（Ａ）の差違、図５（Ｂ）と図９（Ｂ）の差違）は、前者が低電位線を設けていたのに対し、後者は低電位線を次行の走査線Ｘｎ＋１で代用することである。
【０１１９】
このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。例えば、Ｎ行Ｍ列（Ｎ、Ｍは２以上の自然数）のマトリクスでは、図１（Ａ）あるいは図１（Ｂ）の回路構成を有する表示装置は、それぞれ、（４Ｎ＋Ｍ）本、（３Ｎ＋２Ｍ）本であるが、図８（Ａ）あるいは図８（Ｂ）の回路構成を有する表示装置は、それぞれ、（３Ｎ＋Ｍ＋１）本、（２Ｎ＋２Ｍ＋１）本である。いずれも、（Ｎ−１）本の配線を削減できる。
【０１２０】
また、図８（Ａ）に関しては、信号線が横断する配線の数を減らせるため、寄生容量を低減でき、表示信号の減衰を抑制できる。
【０１２１】
本実施の形態の電気光学表示装置においては、選択トランジスタはＮチャネル型であることが好ましい。その場合、走査線は、非選択時には、表示素子の一方の電極に与えられる電位の最低値以下の電位となるように設計されるため、低電位線として用いるのに好適である。したがって、図３に示す方法と同じ方法で駆動することができる。
【０１２２】
（実施の形態６）
本実施の形態では、図１０に示す電気光学表示装置について説明する。図１０に示す電気光学表示装置は図１（Ａ）に示す電気光学表示装置の変形例である。図１０では、隣接する行で容量線、高電位線、低電位線を共有するものである。このようにすることにより、全体の配線数を削減することができ、画素の開口率を向上させることができる。
【０１２３】
また、信号線が横断する配線の数を減らせるため、寄生容量を低減でき、表示信号の減衰を抑制できる。
【０１２４】
本実施の形態の電気光学表示装置においては、図３に示す方法と同じ方法で駆動することができる。
【０１２５】
（実施の形態７）
本実施の形態では、図１１（Ａ）および図１１（Ｂ）に示す電気光学表示装置について説明する。図１１（Ａ）に示す電気光学表示装置は図９（Ａ）に示す電気光学表示装置の変形例であり、図１１（Ｂ）に示す電気光学表示装置は図９（Ｂ）に示す電気光学表示装置の変形例である。
【０１２６】
図９（Ａ）と図１１（Ａ）の差違（あるいは図９（Ｂ）と図１１（Ｂ）の差違）は、前者がＰ型駆動トランジスタのドレインを次行の走査線Ｘｎ＋１に接続していたのに対し、後者が当該行の走査線Ｘｎに接続していることである。
【０１２７】
本実施の形態の電気光学表示装置においては、選択トランジスタはＮチャネル型であることが好ましい。その場合、走査線は、非選択時には、表示素子の一方の電極に与えられる電位の最低値以下の電位となるように設計されるため、Ｐ型駆動トランジスタのドレインに接続して（すなわち、低電位線として）用いるのに好適である。
【０１２８】
なお、データの書き込みの際に、Ｐ型駆動トランジスタがオン状態となり、また、走査線Ｘｎは高い電位状態（選択トランジスタがＮチャネル型の場合）となるが、データの書き込み終了後は、走査線Ｘｎが低い電位状態となるため、Ｐ型駆動トランジスタのゲートの電位が、走査線の電位の変動のため大きく変動することがある。このような影響を避けるためには、キャパシタの容量を、Ｐ型駆動トランジスタのゲート容量に比べて１０倍以上としておくことが好ましい。
【０１２９】
（実施の形態８）
本実施の形態では、実施の形態１乃至７で説明した電気光学表示装置の作製方法の例について説明する。図１２に本実施の形態の作製工程断面図を示すが、この図は、作製工程を概念的に示すもので、特定の断面を示したものではない。
【０１３０】
まず、ガラスやその他の適切な基板１０１を用意する。基板１０１の表面は酸化珪素、窒化珪素、酸化アルミニウム、窒化アルミニウム等の被膜によりコーティングされていてもよい。
【０１３１】
次に、基板１０１上に、多結晶シリコンあるいは単結晶シリコン等の結晶性半導体被膜を形成し、これを加工して島状半導体領域１０２ａおよび１０２ｂを形成する。島状半導体領域１０２ａおよび１０２ｂは、それぞれ、Ｎ型駆動トランジスタ、Ｐ型駆動トランジスタに用いるものであるので、それぞれに応じた適量のドナーあるいはアクセプタを添加してもよい。例えば、島状半導体領域１０２ａには微量の硼素を、島状半導体領域１０２ｂには微量のリンを、それぞれ添加して、それぞれ弱いＰ型、弱いＮ型の半導体としてもよい。
【０１３２】
さらに、島状半導体領域１０２ａおよび１０２ｂを覆って、酸化珪素等の絶縁膜１０３を形成する。絶縁膜１０３は多層の材料で構成してもよく、酸化アルミニウム、酸化ランタン、酸化ハフニウム等の誘電率の高い非晶質膜を含んでもよい。絶縁膜１０３はＮ型駆動トランジスタおよびＰ型駆動トランジスタのゲート絶縁膜となるものである。
【０１３３】
厚さは、適宜設定すればよいが、薄すぎるとリーク電流が増大して、電気光学表示装置の表示性能に悪影響を与え、厚すぎるとＮ型駆動トランジスタおよびＰ型駆動トランジスタの特性を低下させる。したがって、絶縁膜１０３の厚さは１０〜５０ｎｍ、好ましくは２０〜３０ｎｍとするとよい。絶縁膜１０３の形成にはプラズマＣＶＤ法、減圧ＣＶＤ法等を用いればよい。ここまでの様子を図１２（Ａ）に示す。
【０１３４】
次に、単層あるいは多層の金属膜を堆積し、これを加工して配線１０４ａ、１０４ｂを形成する。配線１０４ａ、１０４ｂの側面には、図に示すようにサイドウォールを設けてもよい。図１２（Ｂ）において、配線１０４ｂとして３つの配線の断面が描かれているが、これは１つの配線の３カ所での断面であることを意味する。また、配線１０４ａは、例えば、信号線の一部として用いられることがある。
【０１３５】
配線１０４ａ、１０４ｂの材料としては、後に形成する酸化物半導体とオーミック接触を形成する材料が好ましい。そのような材料としては、その仕事関数Ｗが酸化物半導体の電子親和力φ（酸化物半導体の導電帯の下限と真空準位の間のエネルギー差）とほぼ同じか小さい材料が挙げられる。すなわち、Ｗ＜φ＋０．３［ｅＶ］の関係を満たせばよい。例えば、チタン、モリブデン、窒化チタン等である。
【０１３６】
また、配線１０４ｂは、Ｎ型駆動トランジスタおよびＰ型駆動トランジスタのゲートでもあるので、それらのしきい値を決定する上でも、仕事関数等の物性値が適切なものが好ましい。ひとつの材料で、これらの要件を満たせない場合は多層の膜にして、それぞれの条件を満足するようにすればよい。例えば、配線１０４ａ、１０４ｂの材料として窒化チタンと窒化タンタルの多層膜を用いるとよい。
【０１３７】
図１２（Ｂ）の例では、Ｎ型駆動トランジスタおよびＰ型駆動トランジスタのゲートとして同じ配線を用いる例を示すが、より詳細にしきい値を制御するために、それぞれ別の材料で形成してもよい。
【０１３８】
その後、公知のドーピング技術によりドナーあるいはアクセプタとなる不純物をドーピングして島状半導体領域１０２ａおよび１０２ｂにＮ型領域１０５ａおよびＰ型領域１０５ｂを形成する。これらは、Ｎ型駆動トランジスタおよびＰ型駆動トランジスタのソースあるいはドレインとなる。Ｎ型領域１０５ａおよびＰ型領域１０５ｂは、内部にドーパントの濃度の異なる領域を有してもよい。例えば、配線１０４ａ、１０４ｂに近い部分のドーパントの濃度をその他の部分の濃度の１〜１０％としてもよい。ここまでの様子を図１２（Ｂ）に示す。
【０１３９】
その後、水素雰囲気で２５０〜４５０℃の熱処理をおこない、絶縁膜１０３と島状半導体領域１０２ａおよび１０２ｂとの界面状態を改善するとよい。この熱処理の後、酸素プラズマ処理をおこない、特に、絶縁膜１０３の露出した部分の水素濃度を十分に低減させることが好ましい。絶縁膜１０３における水素濃度は１×１０１８ｃｍ−３未満、好ましくは、１×１０１６ｃｍ−３未満とするとよい。
【０１４０】
なお、酸素プラズマ処理により、配線１０４ａ、１０４ｂの表面が酸化される。この状態では、後で形成する酸化物半導体との接触に問題を生じるので、酸素プラズマ処理のあと、酸化した部分をスパッタリング法で除去するとよい。典型的には、いわゆる逆スパッタという方法を用いればよい。
【０１４１】
次に、厚さ３ｎｍ乃至３０ｎｍの酸化物半導体膜をスパッタ法により形成する。酸化物半導体膜の作製方法はスパッタ法以外でもよい。酸化物半導体はガリウムとインジウムを含むことが好ましい。半導体メモリ装置の信頼性を高めるためには、酸化物半導体膜中の水素濃度は、１×１０１８ｃｍ−３未満、好ましくは１×１０１６ｃｍ−３未満とするとよい。組成比（ガリウム／インジウム）は、０．５以上２未満、好ましくは、０．９以上１．２未満とするとよい。ガリウム、インジウム以外に亜鉛を含んでもよい。
【０１４２】
この酸化物半導体膜をエッチングして島状の酸化物半導体領域１０６を形成する。半導体特性を改善するため酸化物半導体領域１０６に熱処理を施すことは好ましい。あるいは、酸素プラズマ処理をおこなうことでも同等の効果が得られる。熱処理と酸素プラズマ処理をそれぞれおこなう、あるいは同時におこなってもよい。かくして、配線１０４ａ、１０４ｂと酸化物半導体領域１０６が接触する構造が得られる。
【０１４３】
その後、絶縁膜１０７をスパッタ法等の公知の成膜方法で形成する。リーク電流を減らす目的から、絶縁膜１０７の厚さは１０ｎｍ以上が好ましく、また、絶縁膜１０７中の水素濃度は、１×１０１８ｃｍ−３未満、好ましくは、１×１０１６ｃｍ−３未満とするとよい。そのためには、熱処理や塩素プラズマ処理、酸素プラズマ処理をおこなうとよい。また、絶縁膜１０７形成後にも酸化物半導体領域１０６の特性を改善するため熱処理をしてもよい。
【０１４４】
絶縁膜１０７としては、酸化珪素、酸化アルミニウム、酸化ハフニウム、酸化ランタン、窒化アルミニウム等を用いるとよい。あるいは、アルミニウムとガリウムの複合酸化物（好ましくは、アルミニウム／ガリウムが０．５以上３以下）のようなバンドギャップが６ｅＶ以上８ｅＶ以下の複合酸化物を用いてもよい。これらの単層膜のみならず多層膜を用いてもよい。
【０１４５】
絶縁膜１０７は、選択トランジスタのゲート絶縁膜となる。また、絶縁膜１０７は多くの場合、キャパシタの誘電体となる。一方で、信号線と走査線の交差部における層間絶縁物ともなるので、それらの目的にふさわしい材料や厚さを選択する必要がある。一般に、層間絶縁物として使用する場合には、厚くて誘電率の低い膜が好ましいが、ゲート絶縁膜として使用する場合、薄くて誘電率の高い膜がよい。このように矛盾する目的を１つの材料で達成することは困難であるので、層間絶縁物として使用する部分には、別途、厚くて誘電率の低い膜を設けてもよい。ここまでの様子を図１２（Ｃ）に示す。
【０１４６】
その後、導電性材料により配線１０８ａ、１０８ｂ、１０８ｃ、１０８ｄを形成する。配線１０８ａ、１０８ｂ、１０８ｃ、１０８ｄは、選択トランジスタのゲートやＮ型駆動トランジスタおよびＰ型駆動トランジスタのソースあるいはドレインに接続する電極となる。また、配線１０８ａは走査線となる。
【０１４７】
配線１０８ａ、１０８ｂ、１０８ｃ、１０８ｄとしては、酸化物半導体に面している部分に用いられている材料の仕事関数が、酸化物半導体の電子親和力より０．５ｅＶ以上高い材料であることが好ましい。そのような材料としては、例えば、タングステン、金、白金、ｐ型シリコン等が挙げられる。もちろん、導電性を高めるため、より抵抗率の低い材料を上層に設けてもよい。ここまでの様子を図１２（Ｄ）に示す。
【０１４８】
その後、単層もしくは多層の絶縁膜よりなり、表面が平坦な層間絶縁物１０９を形成する。これを、選択的にエッチングして、配線１０８ｃに達するコンタクトホールを形成する。そして、透明導電性被膜により、表示素子の一方の電極１１０を形成する。このようにして、電気光学表示装置の回路のほとんどが形成できる。ここまでの様子を図１２（Ｅ）に示す。
【０１４９】
上記のような作製工程によって得られる電気光学表示装置の画素の回路配置の例を図１４に示す。図１４（Ａ）は、図１２（Ｃ）の段階に相当するものであり、酸化物半導体領域１０６を形成した後（あるいは絶縁膜１０７を形成した後）の様子を、上面から見たものであり、符号は図１２のものと一致する。なお、図１４においては、絶縁膜１０３、絶縁膜１０７等一部のものは表示していない。
【０１５０】
配線１０４ａは選択トランジスタのドレインであり、かつ、信号線である。また、配線１０４ｂは、選択トランジスタのソースとＮ型駆動トランジスタおよびＰ型駆動トランジスタのゲートを兼ねている。また、その一端は幅の広い部分となり、ここでは、キャパシタの一方の電極となる。配線１０４ａや島状半導体領域１０２ａおよび１０２ｂには、上層への接続のための部分が設けられる。また、配線１０４ｃは高電位線である。なお、配線１０４ｃは図１２には図示されていない。
【０１５１】
図１４（Ｂ）は、図１２（Ｄ）の段階に相当するものであり、配線１０８ａ、１０８ｂ、１０８ｃ、１０８ｄを形成した後の様子を、上面から見たものであり、符号は図１２のものと一致する。
【０１５２】
配線１０８ａは、選択トランジスタのゲートであり、また、当該行の走査線である。配線１０８ｂは、配線１０４ａをまたいで設けられ、高電位線である配線１０４ｃに設けられる接続部分と接触し、また、島状半導体領域１０２ａ（すなわち、Ｎ型駆動トランジスタのドレイン）に設けられる接続部分と接触することにより、高電位線とＮ型駆動トランジスタのドレインを結ぶ接続電極として機能する。
【０１５３】
配線１０８ｃは、島状半導体領域１０２ａ（すなわち、Ｎ型駆動トランジスタのソース）に設けられる接続部分と島状半導体領域１０２ｂ（すなわち、Ｐ型駆動トランジスタのソース）に設けられる接続部分に接触することにより、Ｎ型駆動トランジスタのソースとＰ型駆動トランジスタのソースを結ぶ接続電極として機能する。また、配線１０８ｃには、上層に設ける表示素子の一方の電極を接続するための接続部分が設けられる。本実施の形態では、この部分の面積が大きいことを利用して、接続部分を複数（図では３つ）設け、接続不良の確率を低下させるようにする。
【０１５４】
配線１０８ｄは、次行の走査線であり、また、島状半導体領域１０２ｂ（すなわち、Ｐ型駆動トランジスタのドレイン）に設けられる接続部分に接触することにより、Ｐ型駆動トランジスタのドレインと次行の走査線を結ぶ接続電極として機能する。また、配線１０８ｄは、キャパシタの他方の電極および低電位線としても機能する。
【０１５５】
（実施の形態９）
本実施の形態では、実施の形態１乃至７で説明した電気光学表示装置の作製方法の例について説明する。図１３に本実施の形態の作製工程断面図を示すが、この図は、作製工程を概念的に示すもので、特定の断面を示したものではない。なお、多くの方法や材料等は実施の形態８に用いたものを使用できる。したがって、特に異なる材料や条件を使用しなければならない場合以外は、説明を省略する。
【０１５６】
まず、基板２０１を用意する。次に、基板２０１上に、多結晶シリコンあるいは単結晶シリコン等の結晶性半導体被膜により島状半導体領域２０２ａおよび２０２ｂを形成する。さらに、島状半導体領域２０２ａおよび２０２ｂを覆って、絶縁膜２０３を形成する。ここまでの様子を図１３（Ａ）に示す。
【０１５７】
次に、単層あるいは多層の金属膜により配線２０４ａ、２０４ｂを形成する。配線２０４ａ、２０４ｂの側面には、図に示すようにサイドウォールを設けてもよい。配線２０４ａは、例えば、走査線の一部として用いられることがある。
【０１５８】
配線２０４ａは、その後に形成される酸化物半導体を用いた選択トランジスタのゲートとなる。したがって、その上の部分に用いられている材料の仕事関数が、酸化物半導体の電子親和力より０．５ｅＶ以上高い材料であることが好ましい。そのような材料としては、例えば、タングステン、金、白金、ｐ型シリコン等が挙げられる。もちろん、導電性を高めるため、より抵抗率の低い材料を下層に設けてもよい。
【０１５９】
また、配線２０４ｂは、Ｎ型駆動トランジスタおよびＰ型駆動トランジスタのゲートでもあるので、それらのしきい値を決定する上でも、下の部分の材料の仕事関数等の物性値が適切なものが好ましい。ひとつの材料で、これらの要件を満たせない場合は多層の膜にして、それぞれの条件を満足するようにすればよい。例えば、導電性材料として窒化チタンとタングステンの多層膜を用いるとよい。
【０１６０】
また、図１３（Ｂ）の例では、Ｎ型駆動トランジスタおよびＰ型駆動トランジスタのゲートとして同じ配線を用いる例を示すが、より詳細にしきい値を制御するために、それぞれ別の材料で形成してもよい。
【０１６１】
その後、公知のドーピング技術により島状半導体領域２０２ａおよび２０２ｂにＮ型領域２０５ａおよびＰ型領域２０５ｂを形成する。その後、水素雰囲気で２５０〜４５０℃の熱処理をおこなうとよい。ここまでの様子を図１３（Ｂ）に示す。
【０１６２】
次に、絶縁膜２０６をスパッタ法等の公知の成膜方法で形成する。絶縁膜２０６は、選択トランジスタのゲート絶縁膜となる。絶縁膜２０６の厚さは１０ｎｍ以上が好ましく、また、絶縁膜２０６中の水素濃度は、１×１０１８ｃｍ−３未満、好ましくは、１×１０１６ｃｍ−３未満とするとよい。そのためには、熱処理や塩素プラズマ処理、酸素プラズマ処理をおこなうとよい。
【０１６３】
その後、厚さ３乃至３０ｎｍの酸化物半導体膜をスパッタ法により形成し、これをエッチングして島状の酸化物半導体領域２０７を形成する。さらに、全面に酸化珪素等の材料で層間絶縁物２０８を形成する。層間絶縁物２０８は単層膜のみならず多層膜を用いてもよい。
【０１６４】
また、配線２０４ａ、２０４ｂ上に重なって形成される層間絶縁物２０８と絶縁膜２０６は、多くの場合、キャパシタの誘電体となる。一方で、信号線と走査線の交差部における層間絶縁物ともなるので、それらの目的にふさわしい材料や厚さを選択する必要がある。一般に、層間絶縁物として使用する場合には、厚くて誘電率の低い膜が好ましいが、キャパシタの誘電体として使用する場合、薄くて誘電率の高い膜がよい。しかしながら、本実施の形態では、ことさらキャパシタの容量を大きくする必要もないので、層間絶縁物２０８は通常の層間絶縁物に用いられるような厚さであっても、キャパシタの誘電体として用いることもできる。ここまでの様子を図１３（Ｃ）に示す。
【０１６５】
その後、導電性材料により配線２０９ａ、２０９ｂ、２０９ｃ、２０９ｄ、２０９ｅを形成する。配線２０９ａ、２０９ｂ、２０９ｃ、２０９ｄ、２０９ｅは、選択トランジスタやＮ型駆動トランジスタ、Ｐ型駆動トランジスタのソースあるいはドレインに接続する電極となる。また、配線２０９ａは信号線となる。
【０１６６】
配線２０９ａ、２０９ｂ、２０９ｃ、２０９ｄ、２０９ｅとしては、酸化物半導体とオーミック接触を形成する材料が好ましい。そのような材料としては、その仕事関数Ｗが酸化物半導体の電子親和力φ（酸化物半導体の導電帯の下限と真空準位の間のエネルギー差）とほぼ同じか小さい材料が挙げられる。すなわち、Ｗ＜φ＋０．３［ｅＶ］の関係を満たせばよい。例えば、チタン、モリブテン、窒化チタン等である。ここまでの様子を図１３（Ｄ）に示す。
【０１６７】
その後、表面が平坦な層間絶縁物２１０を形成し、これを、選択的にエッチングして、配線２０９ｄに達するコンタクトホールを形成する。そして、透明導電性被膜により、表示素子の一方の電極２１１を形成する。このようにして、電気光学表示装置の回路のほとんどが形成できる。ここまでの様子を図１３（Ｅ）に示す。
【０１６８】
上記のような作製工程によって得られる電気光学表示装置の画素の回路配置の例を図１５に示す。図１５（Ａ）は、図１３（Ｃ）の段階に相当するものであり、酸化物半導体領域２０７を形成した後（あるいは層間絶縁物２０８を形成した後）の様子を、上面から見たものであり、符号は図１３のものと一致する。なお、図１５においては、絶縁膜２０３、絶縁膜２０６、層間絶縁物２０８等一部のものは表示していない。
【０１６９】
配線２０４ａは選択トランジスタのゲートであり、かつ、当該行の走査線である。また、配線２０４ｂは、Ｎ型駆動トランジスタおよびＰ型駆動トランジスタのゲートを兼ねている。また、その一端は幅の広い部分となり、ここでは、キャパシタの一方の電極となる。また、図１５（Ａ）には、高電位線である配線２０４ｃと次行の走査線である配線２０４ｄも表示している。なお、配線２０４ｃ、２０４ｄは図１３には描かれていない。
【０１７０】
酸化物半導体領域２０７、配線２０４ａ、２０４ｂ、２０４ｃや島状半導体領域２０２ａおよび２０２ｂには、上層への接続のための部分が設けられる。特に、酸化物半導体領域２０７においては、個々の接続部分の面積を大きくして、接続不良の確率を低下させる構造とする。
【０１７１】
図１５（Ｂ）は、図１３（Ｄ）の段階に相当するものであり、配線２０９ａ、２０９ｂ、２０９ｃ、２０９ｄ、２０９ｅを形成した後の様子を、上面から見たものであり、符号は図１３のものと一致する。
【０１７２】
配線２０９ａは、選択トランジスタのドレインであり、また、信号線として機能する。配線２０９ｂは配線２０４ｂに設けられる接続部分と接触することにより選択トランジスタのソースと配線２０４ｂとを結ぶ接続電極として機能する。
【０１７３】
配線２０９ｃは、島状半導体領域２０２ａ（すなわち、Ｎ型駆動トランジスタのドレイン）に設けられる接続部分に接触し、また、高電位線である配線２０４ｃに設けられる接続部分に接触することにより、Ｎ型駆動トランジスタのドレインと高電位線を結ぶ接続電極として機能する。また、配線２０９ｃは、キャパシタの他方の電極としても機能する。
【０１７４】
配線２０９ｄは、島状半導体領域２０２ａ（すなわち、Ｎ型駆動トランジスタのソース）に設けられる接続部分と島状半導体領域２０２ｂ（すなわち、Ｐ型駆動トランジスタのソース）に設けられる接続部分に接触することにより、Ｎ型駆動トランジスタのソースとＰ型駆動トランジスタのソースを結ぶ接続電極として機能する。
【０１７５】
また、配線２０９ｄには、上層に設ける表示素子の一方の電極を接続するための接続部分が設けられる。本実施の形態では、この部分の面積が大きいことを利用して、接続部分を複数（図では２つ）設け、さらに、個々の接続部分の面積を大きくして、接続不良の確率を低下させるようにする。
【０１７６】
配線２０９ｅは、当該行の走査線である配線２０４ａに設けられる接続部分と島状半導体領域２０２ｂ（すなわち、Ｐ型駆動トランジスタのドレイン）に設けられる接続部分に接触することにより、配線２０４ａとＰ型駆動トランジスタのドレインを結ぶ接続電極として機能する。この場合、配線２０４ａは、走査線であると同時に低電位線として機能する。
【０１７７】
図１５に示される配線を有する電気光学表示装置は、図１１（Ａ）に示される回路図に相当する。
【０１７８】
（実施の形態１０）
本実施の形態では、実施の形態１乃至９に示した電気光学表示装置を用いた電子機器について説明する。これらの電気光学表示装置は、パーソナルコンピュータ、携帯通信機器、画像表示装置、映像再生装置、画像映像撮像装置、ゲーム機、電子書籍等の機器に用いることができる。
【符号の説明】
【０１７９】
１０１    基板
１０２ａ    島状半導体領域
１０２ｂ    島状半導体領域
１０３    絶縁膜
１０４ａ    配線
１０４ｂ    配線
１０４ｃ    配線
１０５ａ    Ｎ型領域
１０５ｂ    Ｐ型領域
１０６    酸化物半導体領域
１０７    絶縁膜
１０８ａ    配線
１０８ｂ    配線
１０８ｃ    配線
１０８ｄ    配線
１０９    層間絶縁物
１１０    表示素子の一方の電極
２０１    基板
２０２ａ    島状半導体領域
２０２ｂ    島状半導体領域
２０３    絶縁膜
２０４ａ    配線
２０４ｂ    配線
２０４ｃ    配線
２０４ｄ    配線
２０５ａ    Ｎ型領域
２０５ｂ    Ｐ型領域
２０６    絶縁膜
２０７    酸化物半導体領域
２０８    層間絶縁物
２０９ａ    配線
２０９ｂ    配線
２０９ｃ    配線
２０９ｄ    配線
２０９ｅ    配線
２１０    層間絶縁物
２１１    表示素子の一方の電極
【図１】
2011257747.tif 000003
【図２】
2011257747.tif 000004
【図３】
2011257747.tif 000005
【図４】
2011257747.tif 000006
【図５】
2011257747.tif 000007
【図６】
2011257747.tif 000008
【図７】
2011257747.tif 000009
【図８】
2011257747.tif 000010
【図９】
2011257747.tif 000011
【図１０】
2011257747.tif 000012
【図１１】
2011257747.tif 000013
【図１２】
2011257747.tif 000014
【図１３】
2011257747.tif 000015
【図１４】
2011257747.tif 000016
【図１５】
2011257747.tif 000017