(57)【要約】【課題】従来よりもスイッチング素子の導通損を低減でき、これにより電力変換効率を向上させることができるＤＣ−ＤＣコンバータ回路を提供する。【解決手段】ＤＣ−ＤＣコンバータ回路１０は、第１半導体スイッチＳ１及び第１ダイオードＤ１を含む第１スイッチング素子ＳＷ１と、第２半導体スイッチＳ２及び第２ダイオードＤ２を含む第２スイッチング素子ＳＷ２と、第１及び第２ダイオードＤ１，Ｄ２のアノードとの間に接続されたインダクタＬと、第１及び第２ダイオードＤ１，Ｄ２のカソード側に互いに逆向きになるように設けられた第３スイッチング素子ＳＷ３及び第４スイッチング素子ＳＷ４とを備え、第１ダイオードＤ１のカソード側と第２ダイオードＤ２のアノード側との間に第１電圧源Ｅ１が接続され、第１ダイオードＤ１のアノード側と第２ダイオードＤ２のカソード側との間に第２電圧源Ｅ２が接続される。【選択図】図１
2011035999.tif 000002
【特許請求の範囲】
【請求項１】
一方向に電流をオン，オフ制御可能な第１半導体スイッチ、及び、前記第１半導体スイッチが電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように前記第１半導体スイッチに並列接続された第１ダイオードを含む第１スイッチング素子と、
一方向に電流をオン，オフ制御可能な第２半導体スイッチ、及び、前記第２半導体スイッチが電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように前記第２半導体スイッチに並列接続された第２ダイオードを含む第２スイッチング素子と、
一端が前記第１スイッチング素子に含まれる前記第１ダイオードのアノード側に接続され、かつ、他端が前記第２スイッチング素子に含まれる前記第２ダイオードのアノード側に接続されたインダクタと、
前記第１スイッチング素子に含まれる前記第１ダイオードのカソード側から前記第２スイッチング素子に含まれる前記第２ダイオードのカソード側への一方向に電流を流すことができるように設けられた第３スイッチング素子と、
前記第２スイッチング素子に含まれる前記第２ダイオードのカソード側から前記第１スイッチング素子に含まれる前記第１ダイオードのカソード側への一方向に電流を流すことができるように設けられた第４スイッチング素子と
を備え、
前記第１スイッチング素子に含まれる前記第１ダイオードのカソード側と前記第２スイッチング素子に含まれる前記第２ダイオードのアノード側との間に、前記第１スイッチング素子側が陽極になるように第１電圧源が接続され、
前記第１スイッチング素子に含まれる前記第１ダイオードのアノード側と前記第２スイッチング素子に含まれる前記第２ダイオードのカソード側との間に、前記第２スイッチング素子側が陽極になるように第２電圧源が接続されることを特徴とするＤＣ−ＤＣコンバータ回路。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータ回路であって、
前記第３スイッチング素子は、一方向に電流をオン，オフ制御可能な第３半導体スイッチと、第３ダイオードと、第５ダイオードとを含んでおり、
前記第４スイッチング素子は、一方向に電流をオン，オフ制御可能な第４半導体スイッチと、第４ダイオードと、第６ダイオードとを含んでおり、
前記第３ダイオードは、前記第３半導体スイッチが電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように前記第３半導体スイッチに並列接続されており、
前記第４ダイオードは、前記第４半導体スイッチが電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように前記第４半導体スイッチに並列接続されており、
前記第５ダイオードは、前記第３半導体スイッチに並列接続された前記第３ダイオードのカソード側と前記第１スイッチング素子に含まれる前記第１ダイオードのカソード側との間に、前記第３ダイオードと逆方向に電流を流すことができるように接続されており、
前記第６ダイオードは、前記第４半導体スイッチに並列接続された前記第４ダイオードのカソード側と前記第２スイッチング素子に含まれる前記第２ダイオードのカソード側との間に、前記第４ダイオードと逆方向に電流を流すことができるように接続されており、
前記第３半導体スイッチに並列接続された前記第３ダイオードのアノード側が、前記第２スイッチング素子に含まれる前記第２ダイオードのカソード側に接続されており、
前記第４半導体スイッチに並列接続された前記第４ダイオードのアノード側が、前記第１スイッチング素子に含まれる前記第１ダイオードのカソード側に接続されていることを特徴とするＤＣ−ＤＣコンバータ回路。
【請求項３】
請求項１に記載のＤＣ−ＤＣコンバータ回路であって、
前記第３スイッチング素子は、一方向に電流をオン，オフ制御可能な第３半導体スイッチと、第３ダイオードとを含んでおり、
前記第４スイッチング素子は、一方向に電流をオン，オフ制御可能な第４半導体スイッチと、第４ダイオードとを含んでおり、
前記第３ダイオードは、前記第４半導体スイッチが電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように前記第４半導体スイッチに並列接続されており、
前記第４ダイオードは、前記第３半導体スイッチが電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように前記第３半導体スイッチに並列接続されており、
前記第４半導体スイッチに並列接続された前記第３ダイオードのアノード側が、前記第１スイッチング素子に含まれる前記第１ダイオードのカソード側に接続されており、
前記第３半導体スイッチに並列接続された前記第４ダイオードのアノード側が、前記第２スイッチング素子に含まれる前記第２ダイオードのカソード側に接続されており、
前記第３ダイオード及び前記第４ダイオードのカソード側同士が接続されていることを特徴とするＤＣ−ＤＣコンバータ回路。
【請求項４】
請求項１から請求項３までの何れか一つに記載のＤＣ−ＤＣコンバータ回路であって、
前記第１スイッチング素子と前記第２スイッチング素子との双方が同時にオン状態とならないように制御する手段を備えることを特徴とするＤＣ−ＤＣコンバータ回路。
【請求項５】
請求項１から請求項４までの何れか一つに記載のＤＣ−ＤＣコンバータ回路であって、
前記第１スイッチング素子と前記第４スイッチング素子との双方が同時にオン状態とならないように制御する手段を備えることを特徴とするＤＣ−ＤＣコンバータ回路。
【請求項６】
請求項１から請求項５までの何れか一つに記載のＤＣ−ＤＣコンバータ回路であって、
前記第２スイッチング素子と前記第３スイッチング素子との双方が同時にオン状態とならないように制御する手段を備えることを特徴とするＤＣ−ＤＣコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータ回路に関するものであり、特に、双方向昇降圧形ＤＣ−ＤＣコンバータ回路における導通損低減に関するものである。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータ回路は、例えば、第１及び第２直流電圧源（以下、単に第１及び第２電圧源という）の間に接続され、第１及び第２電圧源の出力電圧に基づき、第１電圧源から第２電圧源に電力を供給したり、或いは、第２電圧源から第１電圧源に電力を供給したりすることが可能な双方向形のスイッチング回路として用いられる。
【０００３】
例えば、ＤＣ−ＤＣコンバータ回路は、作業車両などの電動車両に用いられることがある。電動車両は、一般的に、バッテリやキャパシタ等の蓄電装置からの直流電力をインバータ回路等の電力変換回路にて交流電力に変換して得られた交流電力でモータ等の車両駆動電動機を作動させるようになっている。そして、ＤＣ−ＤＣコンバータ回路は、第１電圧源として作用する蓄電装置と、インバータ回路等の電力変換回路が接続された第２電圧源との間に設けられ、力行モード時には蓄電装置から電力変換回路に電力を供給する一方、回生モード時には電力変換回路から蓄電装置に電力を供給することが可能な構成とされている。
【０００４】
従来のＤＣ−ＤＣコンバータ回路として、例えば、下記特許文献１に記載のチョッパ回路（特許文献１の図４参照）がある。
【０００５】
図９は、従来のＤＣ−ＤＣコンバータ回路の一例を示す回路図である。図９に示すＤＣ−ＤＣコンバータ回路は、第１から第４スイッチング素子１２１〜１２４と、インダクタ１２５とを備えている。
【０００６】
第１から第４スイッチング素子１２１〜１２４は、それぞれ、一方向にのみ電流を流すことができる第１から第４半導体スイッチ１２１ａ〜１２４ａと、第１から第４半導体スイッチ１２１ａ〜１２４ａに対して電流を流すことができる方向を逆にしてそれぞれ並列接続された第１から第４ダイオード１２１ｂ〜１２４ｂとからなっている。
【０００７】
インダクタ１２５は、一端が第１スイッチング素子１２１に含まれる第１ダイオード１２１ｂのアノード側及び第２スイッチング素子１２２に含まれる第２ダイオード１２２ｂのカソード側の双方に接続され、かつ、他端が第３スイッチング素子１２３に含まれる第３ダイオード１２３ｂのアノード側及び第４スイッチング素子１２４に含まれる第２ダイオード１２４ｂのカソード側の双方に接続されている。
【０００８】
そして、図９に示すＤＣ−ＤＣコンバータ回路は、第１スイッチング素子１２１に含まれる第１ダイオード１２１ｂのカソード側と第２スイッチング素子１２２に含まれる第２ダイオード１２２ｂのアノード側との間に第１電圧源１１０が接続され、第３スイッチング素子１２３に含まれる第３ダイオード１２３ｂのカソード側と第４スイッチング素子１２４に含まれる第４ダイオード１２４ｂのアノード側との間に第２電圧源１２０が接続されるようになっている。
【０００９】
このような従来のＤＣ−ＤＣコンバータ回路において、各スイッチング素子１２１〜１２４のオン状態及びオフ状態を示す動作モードとして、力行モードで動作する次の第１モードから第３モードと、回生モードで動作する次の第４モードから第６モードとを例示できる。
【００１０】
図１０は、図９に示すＤＣ−ＤＣコンバータ回路において力行モードで動作している状態を示す図である。図１０（ａ）は、第１モードを示しており、図１０（ｂ）は、第２モードを示しており、図１０（ｃ）は、第３モードを示している。
【００１１】
例えば、力行モードにおいては、図１０（ａ）に示すように、第１モードは、第１電圧源１１０から第１スイッチング素子１２１、インダクタ１２５及び第４スイッチング素子１２４を経て第１電圧源１１０に戻る電流経路Ｒ１ａを形成するモードとされている。図１０（ｂ）に示すように、第２モードは、第１電圧源１１０から第１スイッチング素子１２１、インダクタ１２５、第３スイッチング素子１２３及び第２電圧源１２０を経て第１電圧源１１０に戻る電流経路Ｒ２ａを形成するモードとされている。図１０（ｃ）に示すように、第３モードは、第２電圧源１２０から第２スイッチング素子１２２、インダクタ１２５及び第３スイッチング素子１２３を経て第２電圧源１２０に戻る電流経路Ｒ３ａを形成するモードとされている。
【００１２】
そして、力行モードを実行するときは、第１電圧源１１０の出力電圧Ｖ１と第２電圧源１２０の出力電圧Ｖ２との大小関係に応じて、第１モードと第２モードと第３モードとのうち少なくとも二つのモードを短い周期（例えば１０ｋＨｚ〜１００ｋＨｚ程度のうち何れかの周期）で切り換える各種切り換え動作が実行される。
【００１３】
また、図１１は、図９に示すＤＣ−ＤＣコンバータ回路において回生モードで動作している状態を示す図である。図１１（ａ）は、第４モードを示しており、図１１（ｂ）は、第５モードを示しており、図１１（ｃ）は、第６モードを示している。
【００１４】
例えば、回生モードにおいては、図１１（ａ）に示すように、第４モードは、第１電圧源１１０から第４スイッチング素子１２４、インダクタ１２５及び第１スイッチング素子１２１を経て第１電圧源１１０に戻る電流経路Ｒ４ａを形成するモードとされている。図１１（ｂ）に示すように、第５モードは、第１電圧源１１０から第２電圧源１２０、第３スイッチング素子１２３、インダクタ１２５及び第１スイッチング素子１２１を経て第１電圧源１１０に戻る電流経路Ｒ５ａを形成するモードとされている。図１１（ｃ）に示すように、第６モードは、第２電圧源１２０から第３スイッチング素子１２３、インダクタ１２５及び第２スイッチング素子１２２を経て第２電圧源１２０に戻る電流経路Ｒ６ａを形成するモードとされている。
【００１５】
そして、回生モードを実行するときは、第１電圧源１１０の出力電圧Ｖ１と第２電圧源１２０の出力電圧Ｖ２との大小関係に応じて、第４モードと第５モードと第６モードとのうち少なくとも二つのモードを短い周期（例えば１０ｋＨｚ〜１００ｋＨｚ程度のうち何れかの周期）で切り換える各種切り換え動作モードが実行される。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２０００−２９５７１５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
ところで、ＤＣ−ＤＣコンバータ回路においては、各種切り換え動作モードにおいて電流が通過するスイッチング素子の数が多くなれば、それだけ導通損が大きくなり、それに伴って電力変換効率が低下する。
【００１８】
図９に示す従来のＤＣ−ＤＣコンバータ回路では、スイッチング素子として、例えば、第１モード（図１０（ａ）参照）及び第４モード（図１１（ａ）参照）で第１スイッチング素子１２１及び第４スイッチング素子１２４に、第２モード（図１０（ｂ）参照）及び第５モード（図１１（ｂ）参照）で第１スイッチング素子１２１及び第３スイッチング素子１２３に、また、第３モード（図１０（ｃ）参照）及び第６モード（図１１（ｃ）参照）で第２スイッチング素子１２２及び第３スイッチング素子１２３にそれぞれ電流が通過することになる。つまり、第１モードから第６モードの何れのモードにおいても（力行モード及び回生モードの何れにおいても）、少なくとも二つのスイッチング素子に対して電流が通過するため、それだけ導通損が大きくなり、それに伴って電力変換効率が低下する。
【００１９】
そこで、本発明は、従来よりもスイッチング素子の導通損を低減でき、これにより電力変換効率を向上させることができるＤＣ−ＤＣコンバータ回路を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明は、前記課題を解決するために、一方向に電流をオン，オフ制御可能な第１半導体スイッチ、及び、前記第１半導体スイッチが電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように前記第１半導体スイッチに並列接続された第１ダイオードを含む第１スイッチング素子と、一方向に電流をオン，オフ制御可能な第２半導体スイッチ、及び、前記第２半導体スイッチが電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように前記第２半導体スイッチに並列接続された第２ダイオードを含む第２スイッチング素子と、一端が前記第１スイッチング素子に含まれる前記第１ダイオードのアノード側に接続され、かつ、他端が前記第２スイッチング素子に含まれる前記第２ダイオードのアノード側に接続されたインダクタと、前記第１スイッチング素子に含まれる前記第１ダイオードのカソード側から前記第２スイッチング素子に含まれる前記第２ダイオードのカソード側への一方向に電流を流すことができるように設けられた第３スイッチング素子と、前記第２スイッチング素子に含まれる前記第２ダイオードのカソード側から前記第１スイッチング素子に含まれる前記第１ダイオードのカソード側への一方向に電流を流すことができるように設けられた第４スイッチング素子とを備え、前記第１スイッチング素子に含まれる前記第１ダイオードのカソード側と前記第２スイッチング素子に含まれる前記第２ダイオードのアノード側との間に、前記第１スイッチング素子側が陽極になるように第１電圧源が接続され、前記第１スイッチング素子に含まれる前記第１ダイオードのアノード側と前記第２スイッチング素子に含まれる前記第２ダイオードのカソード側との間に、前記第２スイッチング素子側が陽極になるように第２電圧源が接続されることを特徴とするＤＣ−ＤＣコンバータ回路を提供する。
【００２１】
本発明に係るＤＣ−ＤＣコンバータ回路によれば、前記第１電圧源と前記第２電圧源との間で双方向に出力電圧の昇降圧を行うことができる。また、前記第１電圧源と前記第２電圧源との間で双方向に電力を供給することができる。さらに、少なくとも一つのスイッチング素子（従来に比べて半分のスイッチング素子）に対して電流を通過させることができ、それだけ導通損を低減でき、これにより電力変換効率を向上させることができる。なお、この作用効果については、以下の実施の形態で詳しく説明する。
【００２２】
ところで、インバータ回路等の電力変換回路に利用されているモジュールとして、二つの逆導通形の半導体素子を直列接続して一体的に形成したモジュール（いわゆる２ｉｎ１モジュール）が市販されている。本発明に係るＤＣ−ＤＣコンバータ回路おいて、電力容量等の設計仕様によっては、この２ｉｎ１モジュールを用いることが好ましい場合がある。
【００２３】
かかる観点から、本発明に係るＤＣ−ＤＣコンバータ回路において、２ｉｎ１モジュールを適用できる回路を構成することが可能な態様として、次の（ａ）及び（ｂ）の態様を例示できる。すなわち、
（ａ）の態様として、前記第３スイッチング素子は、一方向に電流をオン，オフ制御可能な第３半導体スイッチと、第３ダイオードと、第５ダイオードとを含んでおり、前記第４スイッチング素子は、一方向に電流をオン，オフ制御可能な第４半導体スイッチと、第４ダイオードと、第６ダイオードとを含んでおり、前記第３ダイオードは、前記第３半導体スイッチが電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように前記第３半導体スイッチに並列接続されており、前記第４ダイオードは、前記第４半導体スイッチが電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように前記第４半導体スイッチに並列接続されており、前記第５ダイオードは、前記第３半導体スイッチに並列接続された前記第３ダイオードのカソード側と前記第１スイッチング素子に含まれる前記第１ダイオードのカソード側との間に、前記第３ダイオードと逆方向に電流を流すことができるように接続されており、前記第６ダイオードは、前記第４半導体スイッチに並列接続された前記第４ダイオードのカソード側と前記第２スイッチング素子に含まれる前記第２ダイオードのカソード側との間に、前記第４ダイオードと逆方向に電流を流すことができるように接続されており、前記第３半導体スイッチに並列接続された前記第３ダイオードのアノード側が、前記第２スイッチング素子に含まれる前記第２ダイオードのカソード側に接続されており、前記第４半導体スイッチに並列接続された前記第４ダイオードのアノード側が、前記第１スイッチング素子に含まれる前記第１ダイオードのカソード側に接続されている態様を例示できる。
【００２４】
（ｂ）の態様として、前記第３スイッチング素子は、一方向に電流をオン，オフ制御可能な第３半導体スイッチと、第３ダイオードとを含んでおり、前記第４スイッチング素子は、一方向に電流をオン，オフ制御可能な第４半導体スイッチと、第４ダイオードとを含んでおり、前記第３ダイオードは、前記第４半導体スイッチが電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように前記第４半導体スイッチに並列接続されており、前記第４ダイオードは、前記第３半導体スイッチが電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように前記第３半導体スイッチに並列接続されており、前記第４半導体スイッチに並列接続された前記第３ダイオードのアノード側が、前記第１スイッチング素子に含まれる前記第１ダイオードのカソード側に接続されており、前記第３半導体スイッチに並列接続された前記第４ダイオードのアノード側が、前記第２スイッチング素子に含まれる前記第２ダイオードのカソード側に接続されており、前記第３ダイオード及び前記第４ダイオードのカソード側同士が接続されている態様を例示できる。
【００２５】
なお、前記半導体スイッチとしては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）及びＧＴＯ（Gate Turn-Off thyristor）等の半導体スイッチを例示できる。前記逆導通形の半導体素子としては、ＩＧＢＴ、ＧＴＯ等の半導体スイッチに対して電流を流すことができる方向を逆にしてダイオードを並列接続した半導体素子、ＭＯＳＦＥＴ等のように半導体の構造的に寄生ダイオード（または、ボディダイオード）が存在する半導体素子を例示でき、例えば、逆導通形のＩＧＢＴ素子、逆導通形のＭＯＳＦＥＴ素子、逆導通形のＧＴＯ素子を挙げることができる。
【００２６】
また、過電流による前記第１から第４までのスイッチング素子の破壊を防止する観点からは、本発明に係るＤＣ−ＤＣコンバータ回路において、次の（ｃ）から（ｆ）までの態様にすることが好ましい。すなわち、
（ｃ）の態様として、前記第１スイッチング素子と前記第２スイッチング素子との双方が同時にオン状態とならないように制御する手段を備える態様を例示できる。
【００２７】
（ｄ）の態様として、前記第１スイッチング素子と前記第４スイッチング素子との双方が同時にオン状態とならないように制御する手段を備える態様を例示できる。
【００２８】
（ｅ）の態様として、前記第２スイッチング素子と前記第３スイッチング素子との双方が同時にオン状態とならないように制御する手段を備える態様を例示できる。
【００２９】
（ｆ）の態様として、前記（ｃ）から前記（ｅ）までの態様のうち少なくとも二つを組み合わせた態様を例示できる。
【発明の効果】
【００３０】
以上説明したように、本発明によると、従来よりもスイッチング素子の導通損を低減でき、これにより電力変換効率を向上させることができるＤＣ−ＤＣコンバータ回路を提供することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態に係るＤＣ−ＤＣコンバータ回路を示す回路図である。
【図２】図１に示すＤＣ−ＤＣコンバータにおいて力行モードで動作している状態を示す図であって、図（ａ）は、第１モードを示す図であり、図（ｂ）は、第２モードを示す図であり、図（ｃ）は、第３モードを示す図である。
【図３】図１に示すＤＣ−ＤＣコンバータにおいて回生モードで動作している状態を示す図であって、図（ａ）は、第４モードを示す図であり、図（ｂ）は、第５モードを示す図であり、図（ｃ）は、第６モードを示す図である。
【図４】第１から第４スイッチング素子に用いることができる半導体スイッチの例を示す図であって、図（ａ）は、第１及び第２スイッチング素子として逆導通形のＩＧＢＴ素子を用いたい例を示す図であり、図（ｂ）は、第３スイッチング素子と第４スイッチング素子との接続構成を逆阻止形のＩＧＢＴのみで構成した例を示す図であり、図（ｃ）は、第３スイッチング素子と第４スイッチング素子との接続構成を逆導通形のＩＧＢＴとダイオードとで構成した例を示す図であり、図（ｄ）は、第３スイッチング素子と第４スイッチング素子との接続構成を逆導通形のＩＧＢＴで構成した例を示す図である。
【図５】第１から第４スイッチング素子に用いることができる２ｉｎ１モジュールの例を示す図である。
【図６】２ｉｎ１モジュールを適用できる回路を構成することが可能な第１実施例の回路図である。
【図７】２ｉｎ１モジュールを適用できる回路を構成することが可能な第２実施例の回路図である。
【図８】第１から第４スイッチング素子に対するスイッチング動作の第１から第３制御例により禁止する第７から第９電流経路を示す図であって、図（ａ）は、第７電流経路を示す図であり、図（ｂ）は、第８電流経路を示す図であり、図（ｃ）は、第９電流経路を示す図である。
【図９】従来のＤＣ−ＤＣコンバータ回路の一例を示す回路図である。
【図１０】図９に示すＤＣ−ＤＣコンバータ回路において力行モードで動作している状態を示す図であって、図（ａ）は、第１モードを示す図であり、図（ｂ）は、第２モードを示す図であり、図（ｃ）は、第３モードを示す図である。
【図１１】図９に示すＤＣ−ＤＣコンバータ回路において回生モードで動作している状態を示す図であって、図（ａ）は、第４モードを示す図であり、図（ｂ）は、第５モードを示す図であり、図（ｃ）は、第６モードを示す図である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施の形態について添付図面を参照しつつ説明する。なお、以下の実施の形態は、本発明を具体化した例であって、本発明の技術的範囲を限定する性格のものではない。
【００３３】
図１は、本発明の実施の形態に係るＤＣ−ＤＣコンバータ回路１０を示す回路図である。
【００３４】
図１に示すＤＣ−ＤＣコンバータ回路１０は、第１スイッチング素子ＳＷ１と、第２スイッチング素子ＳＷ２と、インダクタＬと、第３スイッチング素子ＳＷ３と、第４スイッチング素子ＳＷ４とを備えている。
【００３５】
第１スイッチング素子ＳＷ１は、第１半導体スイッチＳ１と第１ダイオードＤ１とからなっている。第１半導体スイッチＳ１は、一方向にのみ電流をオン，オフ制御可能な半導体デバイスとされている。第１ダイオードＤ１は、第１半導体スイッチＳ１が電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように第１半導体スイッチＳ１に並列接続されている。
【００３６】
第２スイッチング素子ＳＷ２は、第２半導体スイッチＳ２と第２ダイオードＤ２とからなっている。第２半導体スイッチＳ２は、一方向にのみ電流をオン，オフ制御可能な半導体デバイスとされている。第２ダイオードＤ２は、第２半導体スイッチＳ２が電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように第２半導体スイッチＳ２に並列接続されている。
【００３７】
インダクタＬは、一端が第１スイッチング素子ＳＷ１に含まれる第１ダイオードＤ１のアノード側（接続点Ａ参照）に接続され、かつ、他端が第２スイッチング素子ＳＷ２に含まれる第２ダイオードＤ２のアノード側（接続点Ｄ参照）に接続されている。
【００３８】
第３スイッチング素子ＳＷ３は、第１スイッチング素子ＳＷ１に含まれる第１ダイオードＤ１のカソード側から第２スイッチング素子ＳＷ２に含まれる第２ダイオードＤ２のカソード側への一方向にのみ電流を流すことができるように構成されている。
【００３９】
第４スイッチング素子ＳＷ４は、第２スイッチング素子ＳＷ２に含まれる第２ダイオードＤ２のカソード側から第１スイッチング素子ＳＷ１に含まれる第１ダイオードＤ１のカソード側への一方向にのみ電流を流すことができるように構成されている。
【００４０】
そして、ＤＣ−ＤＣコンバータ回路１０は、第１スイッチング素子ＳＷ１に含まれる第１ダイオードＤ１のカソード側（接続点Ｂ参照）と第２スイッチング素子ＳＷ２に含まれる第２ダイオードＤ２のアノード側（接続点Ｄ参照）との間に、第１スイッチング素子ＳＷ１側が陽極になるように第１電圧源Ｅ１が接続されるようになっている。
【００４１】
また、ＤＣ−ＤＣコンバータ回路１０は、第１スイッチング素子ＳＷ１に含まれる第１ダイオードＤ１のアノード側（接続点Ａ参照）と第２スイッチング素子ＳＷ２に含まれる第２ダイオードＤ２のカソード側（接続点Ｃ参照）との間に、第２スイッチング素子ＳＷ２側が陽極になるように第２電圧源Ｅ２が接続されるようになっている。
【００４２】
なお、ＤＣ−ＤＣコンバータ回路１０が作業車両に適用される場合には、例えば、第１及び第２電圧源Ｅ１，Ｅ２は、バッテリやキャパシタ等の蓄電装置とすることができる。また、第１及び第２電圧源Ｅ１，Ｅ２には、モータ等の車両駆動電動機を作動させるインバータ回路等の電力変換回路を接続することができる。
【００４３】
本実施の形態に係るＤＣ−ＤＣコンバータ回路１０は、さらに制御装置２０を備えている。制御装置２０は、ＣＰＵ（Central Processing Unit）等の処理部２１と、記憶部２２とを備えている。記憶部２２は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等の記憶メモリを含み、各種制御プログラムや必要な関数およびテーブルや、各種のデータを記憶するようになっている。
【００４４】
制御装置２０は、ＤＣ−ＤＣコンバータ回路１０の第１から第４スイッチング素子ＳＷ１〜ＳＷ４のスイッチング動作を制御するように構成されている。
【００４５】
本実施の形態に係るＤＣ−ＤＣコンバータ回路１０において、第１から第４スイッチング素子ＳＷ１〜ＳＷ４のオン状態及びオフ状態を示す動作モードとして、力行モードで動作する次の第１モードから第３モードと、回生モードで動作する次の第４モードから第６モードとを例示できる。
【００４６】
図２は、図１に示すＤＣ−ＤＣコンバータ回路１０において力行モードで動作している状態を示す図である。図２（ａ）は、第１モードを示しており、図２（ｂ）は、第２モードを示しており、図２（ｃ）は、第３モードを示している。
【００４７】
また、図３は、図１に示すＤＣ−ＤＣコンバータ回路１０において回生モードで動作している状態を示す図である。図３（ａ）は、第４モードを示しており、図３（ｂ）は、第５モードを示しており、図３（ｃ）は、第６モードを示している。
【００４８】
力行モードにおいては、例えば、第１モードは、図２（ａ）に示すように、第１スイッチング素子ＳＷ１がオン状態となり、それ以外の第２、第３及び第４スイッチング素子ＳＷ２，ＳＷ３，ＳＷ４がオフ状態となって、第１電圧源Ｅ１から第１スイッチング素子ＳＷ１及びインダクタＬを経て第１電圧源Ｅ１に戻る第１電流経路Ｒ１を形成するモードとすることができる。
【００４９】
第２モードは、図２（ｂ）に示すように、第３スイッチング素子ＳＷ３がオン状態となり、それ以外の第１、第２及び第４スイッチング素子ＳＷ１，ＳＷ２，ＳＷ４がオフ状態となって、第１電圧源Ｅ１から第３スイッチング素子ＳＷ３、第２電圧源Ｅ２及びインダクタＬを経て第１電圧源Ｅ１に戻る第２電流経路Ｒ２を形成するモードとすることができる。
【００５０】
第３モードは、図２（ｃ）に示すように、第１から第４スイッチング素子ＳＷ１〜ＳＷ４が全てオフ状態となって、第２電圧源Ｅ２からインダクタＬ及び第２スイッチング素子ＳＷ２を経て第２電圧源Ｅ２に戻る第３電流経路Ｒ３を形成するモードとすることができる。
【００５１】
そして、力行モードを実行するときは、第１電圧源Ｅ１の出力電圧Ｖ１と第２電圧源Ｅ２の出力電圧Ｖ２との大小関係に応じて、第１モードと第２モードと第３モードとのうち少なくとも二つのモードを短い周期（例えば１０ｋＨｚ〜１００ｋＨｚ程度の何れかの周期）で切り換える各種切り換え動作を実行することができる。
【００５２】
具体的には、第１電圧源Ｅ１の出力電圧Ｖ１が第２電圧源Ｅ２の出力電圧Ｖ２よりも大きい場合には、例えば、第２モードと第３モードとを切り換える切り換え動作を実行することができ、第１電圧源Ｅ１の出力電圧Ｖ１が第２電圧源Ｅ２の出力電圧Ｖ２よりも小さい場合には、例えば、第１モードと第２モードとを切り換える切り換え動作を実行することができる。第１電圧源Ｅ１の出力電圧Ｖ１と第２電圧源Ｅ２の出力電圧Ｖ２とが等しい場合には、例えば、第１モードと第３モードとを切り換える切り換え動作を実行するか、或いは、第２モードのみを実行することができる。なお、第１電圧源Ｅ１の出力電圧Ｖ１と第２電圧源Ｅ２の出力電圧Ｖ２とがほぼ等しい場合（電圧Ｖ１と電圧Ｖ２との差の絶対値が所定範囲内にある場合）に、第１モードと第３モードとを切り換える切り換え動作を実行するか、或いは、第２モードのみを実行してもよい。
【００５３】
また、回生モードにおいては、例えば、第４モードは、図３（ａ）に示すように、第１から第４スイッチング素子ＳＷ１〜ＳＷ４が全てオフ状態となって、第１電圧源Ｅ１からインダクタＬ及び第１スイッチング素子ＳＷ１を経て第１電圧源Ｅ１に戻る第４電流経路Ｒ４を形成するモードとすることができる。
【００５４】
第５モードは、図３（ｂ）に示すように、第４スイッチング素子ＳＷ４がオン状態となり、それ以外の第１、第２及び第３スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３がオフ状態となって、第２電圧源Ｅ２から第４スイッチング素子ＳＷ４、第１電圧源Ｅ１及びインダクタＬを経て第２電圧源Ｅ２に戻る第５電流経路Ｒ５を形成するモードとすることができる。
【００５５】
第６モードは、図３（ｃ）に示すように、第２スイッチング素子ＳＷ２がオン状態となり、それ以外の第１、第３及び第４スイッチング素子ＳＷ１，ＳＷ３，ＳＷ４がオフ状態となって、第２電圧源Ｅ２から第２スイッチング素子ＳＷ２及びインダクタＬを経て第２電圧源Ｅ２に戻る第６電流経路Ｒ６を形成するモードとすることができる。
【００５６】
そして、回生モードを実行するときは、第１電圧源Ｅ１の出力電圧Ｖ１と第２電圧源Ｅ２の出力電圧Ｖ２との大小関係に応じて、第４モードと第５モードと第６モードとのうち少なくとも二つのモードを短い周期（例えば１０ｋＨｚ〜１００ｋＨｚ程度の何れかの周期）で切り換える各種切り換え動作を実行することができる。
【００５７】
具体的には、第１電圧源Ｅ１の出力電圧Ｖ１が第２電圧源Ｅ２の出力電圧Ｖ２よりも大きい場合には、例えば、第５モードと第６モードとを切り換える切り換え動作を実行することができ、第１電圧源Ｅ１の出力電圧Ｖ１が第２電圧源Ｅ２の出力電圧Ｖ２よりも小さい場合には、例えば、第４モードと第５モードとを切り換える切り換え動作を実行することができる。第１電圧源Ｅ１の出力電圧Ｖ１と第２電圧源Ｅ２の出力電圧Ｖ２とが等しい場合には、例えば、第４モードと第６モードとを切り換える切り換え動作を実行するか、或いは、第５モードのみを実行することができる。なお、第１電圧源Ｅ１の出力電圧Ｖ１と第２電圧源Ｅ２の出力電圧Ｖ２とがほぼ等しい場合（電圧Ｖ１と電圧Ｖ２との差の絶対値が所定範囲内にある場合）に、第４モードと第６モードとを切り換える切り換え動作を実行するか、或いは、第５モードのみを実行してもよい。
【００５８】
なお、第１電圧源Ｅ１の出力電圧Ｖ１、第２電圧源Ｅ２の出力電圧Ｖ２は、図示を省略した電圧計にて測定することができる。
【００５９】
以上説明したように、本発明の実施の形態に係るＤＣ−ＤＣコンバータ１０では、第１電圧源Ｅ１と第２電圧源Ｅ２との間で双方向に出力電圧Ｖ１，Ｖ２の昇降圧を行うことができる。また、第１電圧源Ｅ１と第２電圧源Ｅ２との間で双方向に電力を供給することができる。さらに、スイッチング素子として、例えば、第１モード（図２（ａ）参照）及び第４モード（図３（ａ）参照）で第１スイッチング素子ＳＷ１に、第２モード（図２（ｂ）参照）で第３スイッチング素子ＳＷ３に、第５モード（図３（ｂ）参照）で第４スイッチング素子ＳＷ４に、また、第３モード（図２（ｃ）参照）及び第６モード（図３（ｃ）参照）で第２スイッチング素子ＳＷ２にそれぞれ電流が通過するだけで済む。つまり、第１モードから第６モードの何れのモードにおいても（力行モード及び回生モードの何れにおいても）、少なくとも一つのスイッチング素子（従来に比べて半分のスイッチング素子）に対して電流を通過させることができ、それだけ導通損を低減でき、これにより電力変換効率を向上させることができる。
【００６０】
特に、各モードの切り換え周期が短い程、第１から第４スイッチング素子ＳＷ１〜ＳＷ４のスイッチングロスが大きくなるため、それだけ前記した作用効果を有効なものとすることができる。
【００６１】
なお、第１から第４スイッチング素子ＳＷ１〜ＳＷ４に用いることができる半導体スイッチとして、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ＧＴＯを用いることができる。ここで、ＭＯＳＦＥＴは２００Ｖ程度以下、ＩＧＢＴは２ｋＶ程度以下のシステムで使用されることが多い。また、第１から第４スイッチング素子ＳＷ１〜ＳＷ４としてＭＯＳＦＥＴを用いる場合には、逆並列接続されているダイオードに電流が流れている時に当該ＭＯＳＦＥＴをオンとする同期整流により当該ＭＯＳＦＥＴでの導通損失を低減することが可能である。
【００６２】
図４は、第１から第４スイッチング素子ＳＷ１〜ＳＷ４に用いることができる半導体スイッチの例を示す図である。図４（ａ）は、第１及び第２スイッチング素子ＳＷ１，ＳＷ２として逆導通形のＩＧＢＴ素子を用いたい例（図中右側）を示している。図４（ｂ）は、第３スイッチング素子ＳＷ３と第４スイッチング素子ＳＷ４との接続構成を逆阻止形のＩＧＢＴのみで構成した例（図中右側）を示している。図４（ｃ）は、第３スイッチング素子ＳＷ３と第４スイッチング素子ＳＷ４との接続構成を逆導通形のＩＧＢＴとダイオードとで構成した例（図中右側）を示している。図４（ｄ）は、第３スイッチング素子ＳＷ３と第４スイッチング素子ＳＷ４との接続構成を逆導通形のＩＧＢＴで構成した例（図中右側）を示している。なお、図４（ｃ）及び図４（ｄ）に示す接続例については、以下の第１実施例及び第２実施例で説明する。
【００６３】
図４に示す例では、半導体スイッチをＩＧＢＴとしているが、半導体スイッチをＭＯＳＦＥＴとしてもよいし、ＧＴＯとしてもよい。
【００６４】
また、第１から第４スイッチング素子ＳＷ１〜ＳＷ４は、例えば、二つの逆導通形の半導体素子を直列接続して一体的に形成した２ｉｎ１モジュールを用いることができる。
【００６５】
図５は、第１から第４スイッチング素子ＳＷ１〜ＳＷ４に用いることができる２ｉｎ１モジュールの例を示す図である。図５に示す例では、２ｉｎ１モジュールＭを逆導通形のＩＧＢＴ素子で構成している。但し、それに限定されるものではなく、例えば、２ｉｎ１モジュールを逆導通形のＭＯＳＦＥＴ素子で構成してもよいし、逆導通形のＧＴＯ素子で構成してよい。
【００６６】
ＤＣ−ＤＣコンバータ回路１０において、２ｉｎ１モジュールを適用できる回路を構成することが可能な実施例として、次の第１実施例及び第２実施例を例示できる。
【００６７】
［第１実施例］
図６は、２ｉｎ１モジュールを適用できる回路を構成することが可能な第１実施例の回路図である。なお、図６に示す各接続点Ａ〜Ｄは、図１に示す各接続点Ａ〜Ｄに対応している。また、図６において、電圧源等は図示を省略してある。これらのことは、後述する図７の回路についても同様である。
【００６８】
第１実施例では、図６に示すように、第３スイッチング素子ＳＷ３は、一方向にのみ電流をオン，オフ制御可能な第３半導体スイッチＳ３と、第３ダイオードＤ３と、第５ダイオードＤ５とで構成されている。
【００６９】
第４スイッチング素子ＳＷ４は、一方向にのみ電流をオン，オフ制御可能な第４半導体スイッチＳ４と、第４ダイオードＤ４と、第６ダイオードＤ６とで構成されている。
【００７０】
第３ダイオードＤ３は、第３半導体スイッチＳ３が電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように第３半導体スイッチＳ３に並列接続されている。
【００７１】
第４ダイオードＤ４は、第４半導体スイッチＳ４が電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように第４半導体スイッチＳ４に並列接続されている。
【００７２】
第５ダイオードＤ５は、第３半導体スイッチＳ３に並列接続された第３ダイオードＤ３のカソード側と第１スイッチング素子ＳＷ１に含まれる第１ダイオードＤ１のカソード側（接続点Ｂ参照）との間に、第３ダイオードＤ３と逆方向に電流を流すことができるように接続されている。
【００７３】
第６ダイオードＤ６は、第４半導体スイッチＳ４に並列接続された第４ダイオードＤ４のカソード側と第２スイッチング素子ＳＷ２に含まれる第２ダイオードＤ２のカソード側（接続点Ｃ参照）との間に、第４ダイオードＤ４と逆方向に電流を流すことができるように接続されている。
【００７４】
そして、第３半導体スイッチＳ３に並列接続された第３ダイオードＤ３のアノード側が、第２スイッチング素子ＳＷ３に含まれる第２ダイオードＤ２のカソード側（接続点Ｃ参照）に接続されている。第４半導体スイッチＳ４に並列接続された第４ダイオードＤ４のアノード側が、第１スイッチング素子ＳＷ１に含まれる第１ダイオードＤ１のカソード側（接続点Ｂ参照）に接続されている。
【００７５】
この第１実施例では、第４半導体スイッチＳ４と第４ダイオードＤ４とからなる半導体素子を上アームの第１逆導通形の半導体素子Ｈ１とし、第１半導体スイッチＳ１と第１ダイオードＤ１とからなる半導体素子（第１スイッチング素子ＳＷ１）を下アームの第２逆導通形の半導体素子Ｈ２とすることができる。
【００７６】
これより、ＤＣ−ＤＣコンバータ回路１０において、第１逆導通形の半導体素子Ｈ１と第２逆導通形の半導体素子Ｈ２とを直列接続して一体的に形成した２ｉｎ１モジュールＭ１を用いることができる。
【００７７】
また、第３半導体スイッチＳ３と第３ダイオードＤ３とからなる半導体素子を上アームの第３逆導通形の半導体素子Ｈ３とし、第２半導体スイッチＳ２と第２ダイオードＤ２とからなる半導体素子（第２スイッチング素子ＳＷ２）を下アームの第４逆導通形の半導体素子Ｈ４とすることができる。
【００７８】
これにより、ＤＣ−ＤＣコンバータ回路１０において、第３逆導通形の半導体素子Ｈ３と第４逆導通形の半導体素子Ｈ４とを直列接続して一体的に形成した２ｉｎ１モジュールＭ２を用いることができる。
【００７９】
このように、２ｉｎ１モジュールＭ１，Ｍ２を用いることができるので、使い勝手のよい回路構成を実現することが可能となる。
【００８０】
［第２実施例］
図７は、２ｉｎ１モジュールを適用できる回路を構成することが可能な第２実施例の回路図である。
【００８１】
第２実施例では、図７に示すように、第３スイッチング素子ＳＷ３は、一方向にのみ電流をオン，オフ制御可能な第３半導体スイッチＳ３と、第３ダイオードＤ３とで構成されている。
【００８２】
第４スイッチング素子ＳＷ４は、一方向にのみ電流をオン，オフ制御可能な第４半導体スイッチＳ４と、第４ダイオードＤ４とで構成されている。
【００８３】
第３ダイオードＤ３は、第４半導体スイッチＳ４が電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように第４半導体スイッチＳ４に並列接続されている。
【００８４】
第４ダイオードＤ４は、第３半導体スイッチＳ３が電流をオン，オフ制御できる方向とは逆の方向に電流を流せるように第３半導体スイッチＳ３に並列接続されている。
【００８５】
そして、第４半導体スイッチＳ４に並列接続された第３ダイオードＤ３のアノード側が、第１スイッチング素子ＳＷ１に含まれる第１ダイオードＤ１のカソード側（接続点Ｂ参照）に接続されている。第３半導体スイッチＳ３に並列接続された第４ダイオードＤ４のアノード側が、第２スイッチング素子ＳＷ２に含まれる第２ダイオードＤ２のカソード側（接続点Ｃ参照）に接続されている。また、第３ダイオードＤ３及び第４ダイオードＤ４のカソード側同士が接続されている。
【００８６】
この第２実施例では、第４半導体スイッチＳ４と第３ダイオードＤ３とからなる半導体素子を上アームの第１逆導通形の半導体素子Ｈ１とし、第１半導体スイッチＳ１と第１ダイオードＤ１とからなる半導体素子（第１スイッチング素子ＳＷ１）を下アームの第２逆導通形の半導体素子Ｈ２とすることができる。
【００８７】
これにより、ＤＣ−ＤＣコンバータ回路１０において、第１逆導通形の半導体素子Ｈ１と第２逆導通形の半導体素子Ｈ２とを直列接続して一体的に形成した２ｉｎ１モジュールＭ１を用いることができる。
【００８８】
また、第３半導体スイッチＳ３と第４ダイオードＤ４とからなる半導体素子を上アームの第３逆導通形の半導体素子Ｈ３とし、第２半導体スイッチＳ２と第２ダイオードＤ２とからなる半導体素子（第２スイッチング素子ＳＷ２）を下アームの第４逆導通形の半導体素子Ｈ４とすることができる。
【００８９】
これにより、ＤＣ−ＤＣコンバータ回路１０において、第３逆導通形の半導体素子Ｈ３と第４逆導通形の半導体素子Ｈ４とを直列接続して一体的に形成した２ｉｎ１モジュールＭ２を用いることができる。
【００９０】
このように、２ｉｎ１モジュールＭ１，Ｍ２を用いることができるので、使い勝手のよい回路構成を実現することが可能となる。
【００９１】
しかも、第１実施例に比べて、第５ダイオードＤ５及び第６ダイオードＤ６を設けなくてもよいので、それだけ簡素化した回路構成を実現することができる。
【００９２】
次に、第１から第４スイッチング素子ＳＷ１〜ＳＷ４の制御装置２０による制御例について説明する。
【００９３】
本実施の形態では、過電流による第１から第４スイッチング素子ＳＷ１〜ＳＷ４の破壊を防止する観点から、ＤＣ−ＤＣコンバータ回路１０は、制御装置２０による次のスイッチング動作の制御例を行う保護機能を備えている。
【００９４】
図８は、第１から第４スイッチング素子ＳＷ１〜ＳＷ４に対するスイッチング動作の第１から第３制御例により禁止する第７から第９電流経路Ｒ７〜Ｒ９を示す図である。図８（ａ）は、第７電流経路Ｒ７を示しており、図８（ｂ）は、第８電流経路Ｒ８を示しており、図８（ｃ）は、第９電流経路Ｒ９を示している。
【００９５】
［第１制御例］
図８（ａ）に示すように、第１電圧源Ｅ１から第１スイッチング素子ＳＷ１、第２電圧源Ｅ２及び第２スイッチング素子ＳＷ２を経て第１電圧源Ｅ１に戻る第７電流経路（電圧源短絡経路）Ｒ７が形成されると、第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２が過電流により破壊されることがある。
【００９６】
このため、第１制御例では、制御装置２０は、第１スイッチング素子ＳＷ１と第２スイッチング素子ＳＷ２との双方が同時にオン状態とならないように、第１半導体スイッチＳ１及び第２半導体スイッチＳ２の制御電圧を制御する構成とされている。
【００９７】
こうすることで、第１電圧源Ｅ１から第１スイッチング素子ＳＷ１、第２電圧源Ｅ２及び第２スイッチング素子ＳＷ２を経て第１電圧源Ｅ１に戻る第７電流経路Ｒ７の形成を回避でき、過電流による第１スイッチング素子ＳＷ１及び第２スイッチング素子ＳＷ２の破壊を防止することができる。
【００９８】
［第２制御例］
また、図８（ｂ）に示すように、第２電圧源Ｅ２から第４スイッチング素子ＳＷ４及び第１スイッチング素子ＳＷ１を経て第２電圧源Ｅ２に戻る第８電流経路（電圧源短絡経路）Ｒ８が形成されると、第１スイッチング素子ＳＷ１及び第４スイッチング素子ＳＷ４が過電流により破壊されることがある。
【００９９】
このため、第２制御例では、制御装置２０は、前記の制御構成に代えて、或いは、加えて、第１スイッチング素子ＳＷ１と第４スイッチング素子ＳＷ４との双方が同時にオン状態とならないように、第１半導体スイッチＳ１及び第４半導体スイッチＳ４の制御電圧を制御する構成とされている。
【０１００】
こうすることで、第２電圧源Ｅ２から第４スイッチング素子ＳＷ４及び第１スイッチング素子ＳＷ１を経て第２電圧源Ｅ２に戻る第８電流経路Ｒ８の形成を回避でき、過電流による第１スイッチング素子ＳＷ１及び第４スイッチング素子ＳＷ４の破壊を防止することができる。
【０１０１】
［第３制御例］
また、図８（ｃ）に示すように、第１電圧源Ｅ１から第３スイッチング素子ＳＷ３及び第２スイッチング素子ＳＷ２を経て第１電圧源Ｅ１に戻る第９電流経路（電圧源短絡経路）Ｒ９が形成されると、第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３が過電流により破壊されることがある。
【０１０２】
このため、第２制御例では、制御装置２０は、前記の制御構成に代えて、或いは、加えて、第２スイッチング素子ＳＷ２と第３スイッチング素子ＳＷ３との双方が同時にオン状態とならないように、第２半導体スイッチＳ２及び第３半導体スイッチＳ３の制御電圧を制御する構成とされている。
【０１０３】
こうすることで、１電圧源Ｅ１から第３スイッチング素子ＳＷ３及び第２スイッチング素子ＳＷ２を経て第１電圧源Ｅ１に戻る第９電流経路Ｒ９の形成を回避でき、過電流による第２スイッチング素子ＳＷ２及び第３スイッチング素子ＳＷ３の破壊を防止することができる。
【符号の説明】
【０１０４】
１０    ＤＣ−ＤＣコンバータ回路
２０    制御装置
Ｄ１    第１ダイオード
Ｄ２    第２ダイオード
Ｄ３    第３ダイオード
Ｄ４    第４ダイオード
Ｄ５    第５ダイオード
Ｄ６    第６ダイオード
Ｅ１    第１電圧源
Ｅ２    第２電圧源
Ｌ      インダクタ
Ｓ１    第１半導体スイッチ
Ｓ２    第２半導体スイッチ
Ｓ３    第３半導体スイッチ
Ｓ４    第４半導体スイッチ
ＳＷ１  第１スイッチング素子
ＳＷ２  第２スイッチング素子
ＳＷ３  第３スイッチング素子
ＳＷ４  第４スイッチング素子
【図１】
2011035999.tif 000003
【図２】
2011035999.tif 000004
【図３】
2011035999.tif 000005
【図４】
2011035999.tif 000006
【図５】
2011035999.tif 000007
【図６】
2011035999.tif 000008
【図７】
2011035999.tif 000009
【図８】
2011035999.tif 000010
【図９】
2011035999.tif 000011
【図１０】
2011035999.tif 000012
【図１１】
2011035999.tif 000013