(57)【要約】【課題】ＬＤＭＯＳトランジスタのオフ時における耐圧を高めること。【解決手段】ＬＤＭＯＳトランジスタ３００は、Ｐ型基板３０１の表面に形成されたＮ型ドリフト領域３０２と、Ｎ型ドリフト領域３０２の表面上のフィールド酸化膜３０３と、Ｎ型ドリフト領域３０２の表面上にフィールド酸化膜３０３に隣接して配置されたＮ＋型ドレイン領域３０４と、Ｐ型基板３０１の表面上のＮ＋型ソース領域３０５と、Ｐ型基板３０１のフィールド酸化膜３０３とＮ＋型ソース領域３０５との間の表面を覆うゲート電極３０６とを備える。ゲート電極３０６はＰ型基板３０１の表面と絶縁体により分離されている。フローティング電極３０７は、ゲート電極３０６及びＮ型ドリフト領域３０２とそれぞれ容量結合するように配置されている。【選択図】図３
2011129701.tif 000002
【特許請求の範囲】
【請求項１】
第２の導電型の基板表面に形成された第１の導電型のドリフト領域と、
前記第１の導電型のドリフト領域の表面上の絶縁体と、
前記第１の導電型のドリフト領域の表面上に前記絶縁体に隣接して配置された第１の導電型のドレイン領域と、
前記第２の導電型の基板表面上の第１の導電型のソース領域と、
前記第２の導電型の基板の前記絶縁体と前記第１の導電型のソース領域との間の表面を覆うゲート電極と、
前記ゲート電極および前記第１の導電型のドリフト領域とそれぞれ容量結合するように配置されたフローティング電極と
を備えることを特徴とするＭＯＳトランジスタ。
【請求項２】
前記フローティング電極と前記ゲート電極および前記第１の導電型のドリフト領域との間の容量結合の容量結合比は、前記ＭＯＳトランジスタのオフ時に、前記フローティング電極と前記第１の導電型のドリフト領域との間にかかる電圧が前記第１の導電型のドリフト領域の反転電圧以下になるように設定されていることを特徴とする請求項１に記載のＭＯＳトランジスタ。
【請求項３】
前記フローティング電極の直下に前記ゲート電極の一部および前記第１の導電型のドリフト領域の一部が存在することを特徴とする請求項１に記載のＭＯＳトランジスタ。
【請求項４】
Ｖｃｃ配線が前記フローティング電極と容量結合するように配置されたことを特徴とする請求項１から３のいずれかに記載のＭＯＳトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタに関し、より詳細には、ＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ）トランジスタに関する。
【背景技術】
【０００２】
ＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ  Ｄｉｆｆｕｓｅｄ  ＭＯＳ）トランジスタの高耐圧化および低オン抵抗化を図る研究がなされている。例として、特許文献１に開示されたＬＤＭＯＳトランジスタについて図１（特許文献１の図６に相当）を参照して説明する。ＬＤＭＯＳトランジスタ９０は、Ｎ型ドリフト領域２６を横方向および深さ方向で取り囲むようにＰ−型半導体層１０の表面に形成されたＰ型ＪＦＥＴゲート領域２４を有する。Ｎ型ドリフト領域２６の表面上に厚い絶縁体領域４２が形成されている。Ｐ型ＩＧＦＥＴ本体３０がＰ型ＪＦＥＴゲート領域２４に隣接してＰ−型半導体層１０の表面に形成される。Ｐ型ＩＧＦＥＴ本体３０はＮ型ソース領域３４をＮ型ドリフト領域２６から分離している。Ｎ型ドリフト領域２６に隣接してＮ＋型ドレイン領域６０が形成されている。Ｎ型ソース領域３４と厚い絶縁体領域４２との間の表面を覆って導電性ゲート５２が形成され、薄いゲート絶縁体５０が導電性ゲート５２をＰ型ＩＧＦＥＴ本体３０から分離している。Ｎ＋型ソース領域６２及びＰ＋型バックゲート接続領域７０の上にコンタクト７８が、Ｎ＋型ドレイン領域６０の上にコンタクト８２が形成されている。
【０００３】
このＬＤＭＯＳトランジスタ９０において、高耐圧化のためには、点９８と点１００との間の距離が一定以上の長さ必要である。一方、この距離はオン抵抗に影響を与える。そこで、特許文献１では、オン抵抗を低下させるためにＮ型ドリフト領域２６のドーパント濃度を大きくしつつ、点９８と点１００との間の部分においてＲＥＳＵＲＦ（ｒｅｄｕｃｅｄ  ｓｕｒｆａｃｅ  ｆｉｅｌｄ）条件が満たされるようにＮ型ドリフト領域２６のドーパント濃度とＰ型ＪＦＥＴゲート領域２４のドーパント濃度との間の関係を調整している（特許文献１段落００１９、００２２等）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０５−２６７６５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のＬＤＭＯＳトランジスタでは、トランジスタのオフ時における空乏層形成がドリフト領域において不十分であるという問題がある。図２は、従来のＬＤＭＯＳトランジスタを模式的に示した図である。ドレイン領域には１００Ｖ、１５０Ｖ、２００Ｖ等の高電圧Ｖccが印加される。オフ時にはゲート電圧ＶGは０Ｖであるため、ドリフト領域の反転電圧が例えば４０Ｖである場合、フィールド酸化膜近傍において反転が生じてしまう。そうすると、フィールド酸化膜上に延びたゲート電極下のフィールド酸化膜とＮ型ドリフト領域との間の界面に反転層が形成される。その結果、ＲＥＳＵＲＦに有効なゲート電極をフィールド酸化膜上にドレインに向かって延ばすことができなくなり、高耐圧化に必要なドリフト領域内の空乏層を十分に広げることができなくなってしまう。
【０００６】
本発明は、このような問題点に鑑みてなされたものであり、その目的は、ＬＤＭＯＳトランジスタのオフ時における耐圧を高めることにある。
【課題を解決するための手段】
【０００７】
このような目的を達成するために、本発明の第１の態様は、第２の導電型の基板表面に形成された第１の導電型のドリフト領域と、前記第１の導電型のドリフト領域の表面上の絶縁体と、前記第１の導電型のドリフト領域の表面上に前記絶縁体に隣接して配置された第１の導電型のドレイン領域と、前記第２の導電型の基板表面上の第１の導電型のソース領域と、前記第２の導電型の基板の前記絶縁体と前記第１の導電型のソース領域との間の表面を覆うゲート電極と、前記ゲート電極および前記第１の導電型のドリフト領域とそれぞれ容量結合するように配置されたフローティング電極とを備えることを特徴とするＭＯＳトランジスタである。
【０００８】
また、本発明の第２の態様は、第１の態様において、前記フローティング電極と前記ゲート電極および前記第１の導電型のドリフト領域との間の容量結合の容量結合比は、前記ＭＯＳトランジスタのオフ時に、前記フローティング電極と前記第１の導電型のドリフト領域との間にかかる電圧が前記第１の導電型のドリフト領域の反転電圧以下になるように設定されていることを特徴とする。
【０００９】
また、本発明の第３の態様は、第１の態様において、前記フローティング電極の直下に前記ゲート電極の一部および前記第１の導電型のドリフト領域の一部が存在することを特徴とする。
【００１０】
また、本発明の第４の態様は、第１から第３のいずれかの態様において、Ｖｃｃ配線が前記フローティング電極と容量結合するように配置されたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ゲート電極およびドリフト領域と容量結合するフローティング電極を設けることにより、ＬＤＭＯＳトランジスタのオフ時における耐圧を高めることができる。
【図面の簡単な説明】
【００１２】
【図１】従来のＬＤＭＯＳトランジスタの構造を示す図である。
【図２】従来のＬＤＭＯＳトランジスタを模式的に示す図である。
【図３】本発明の第１の実施形態によるＬＤＭＯＳトランジスタを模式的に示す断面図である。
【図４】本発明の第１の実施形態によるＬＤＭＯＳトランジスタを模式的に示す平面図である。
【図５】本発明の第１の実施形態によるフローティング電極の機能を説明するための図である。
【図６】本発明の第１の実施形態によるＬＤＭＯＳトランジスタの動作を模式的に示す断面図である。
【図７】第２の実施形態のＬＤＭＯＳトランジスタを模式的に示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の実施形態を詳細に説明する。
【００１４】
（第１の実施形態）
図３は、第１の実施形態のＬＤＭＯＳトランジスタを模式的に示す図である。ＬＤＭＯＳトランジスタ３００は、Ｐ型基板３０１の表面に形成されたＮ型ドリフト領域３０２と、Ｎ型ドリフト領域３０２の表面上のフィールド酸化膜３０３と、Ｎ型ドリフト領域３０２の表面上にフィールド酸化膜３０３に隣接して配置されたＮ＋型ドレイン領域３０４と、Ｐ型基板３０１の表面上のＮ＋型ソース領域３０５と、Ｐ型基板３０１のフィールド酸化膜３０３とＮ＋型ソース領域３０５との間の表面を覆うゲート電極３０６とを備える。ゲート電極３０６はＰ型基板３０１の表面と絶縁体により分離されている。フローティング電極３０７は、ゲート電極３０６及びＮ型ドリフト領域３０２とそれぞれ容量結合するように配置されている。図４は、本実施形態のＬＤＭＯＳトランジスタの模式的な平面図であり、図３はＡ−Ａ線に沿った図４の断面図である。
【００１５】
フローティング電極３０７について詳述する。フローティング電極３０７と、ゲート電極３０６及びＮ型ドリフト領域３０２との間の静電容量をそれぞれＣ1及びＣ2とすると、フローティング電極３０７と、ゲート電極３０６及びＮ型ドリフト領域３０２との間の電圧Ｖ1及びＶ2はそれぞれ次式で表される。
【００１６】
【数１】
2011129701.tif 000003
【００１７】
【数２】
2011129701.tif 000004
【００１８】
ここで、ＶccはＮ＋型ドレイン領域３０４への印加電圧、ＶGはゲート電極３０６へのゲート電圧である。静電容量Ｃ1及びＣ2は、フローティング電極３０７の大きさと、フローティング電極３０７とゲート電極３０６とのオーバーラップ（図４参照）に依存するパラメーターである。フローティング電極３０７の形成は、ゲート電極３０６が設けられるレイヤーとは異なるレイヤーに適当な大きさの金属領域を設けることにより行うことができる。したがって、いずれのレイヤーにフローティング電極３０７を形成するかによってフローティング電極３０７とゲート電極３０６及びＮ型ドリフト領域３０２との間の距離が異なり、これも静電容量Ｃ1及びＣ2に影響を与える。
【００１９】
ここで、印加電圧Ｖccが１５０Ｖ、ゲート電圧ＶGが０Ｖ（オフ時）の場合を考える。従来のＬＤＭＯＳトランジスタでは、Ｎ型ドリフト領域３０２の反転電圧が例えば４０Ｖであると、フィールド酸化膜３０３上に延びたゲート電極３０６下のフィールド酸化膜３０３とＮ型ドリフト領域３０２との間の界面に反転層が形成され、ＲＥＳＵＲＦに有効なゲート電極３０６をフィールド酸化膜３０３上にドレインに向かって延ばすことができなくなり、高耐圧化に必要なドリフト領域３０２内の空乏層を十分に広げることができなくなってしまう。
【００２０】
しかし、例えばＶ1＝１２０Ｖ、Ｖ2＝３０Ｖとなるように容量結合比Ｃ1／Ｃ2を設定してフローティング電極３０７を設けると、フローティング電極３０７とＮ型ドリフト領域３０２との間にかかる電圧を反転電圧以下に抑えることができるため、フィールド酸化膜３０３上のゲート電極３０６端からドレインに向かってフローティング電極３０７端までの領域で、前記フィールド酸化膜３０３とＮ型ドリフト領域３０２との界面が反転しない範囲で空乏層を形成することができる。そのため、図５に示すように、高耐圧化に必要なＮ型ドリフト領域３０２内の空乏層広がりを拡大することができる。
【００２１】
このように本実施形態のＬＤＭＯＳトランジスタは高耐圧化を可能にするが、さらに低オン抵抗化を実現することもできている。図６は、本実施形態のＬＤＭＯＳトランジスタオン時の動作を模式的に示す図である。フローティング電極３０７が設けられていないとすると、ゲート電圧ＶGが印加電圧Ｖccより大きくなるオン時において、Ｎ型ドリフト領域３０２のフィールド酸化膜３０３近傍で形成される蓄積層は第１の蓄積層３０２Ａのみである。フローティング電極３０７が存在する場合は第２の蓄積層３０２Ｂも形成されるため、フローティング電極３０７のない従来の場合よりもＮ型ドリフト領域３０２の低抵抗化を図ることができる。
【００２２】
（第２の実施形態）
図７は、第２の実施形態のＬＤＭＯＳトランジスタを模式的に示す図である。ＬＤＭＯＳトランジスタ７００は、第１の実施形態のＬＤＭＯＳトランジスタ３００と概ね同一であるが、Ｎ＋型ドレイン領域３０４に接続されたＶcc配線７１０がフローティング電極３０７と容量結合している点が異なる。
【００２３】
Ｖcc配線７１０がフローティング電極３０７と容量結合すると、静電容量Ｃ2の実効容量がＣ2＋Ｃ3に増加し、フローティング電極３０７とＮ型ドリフト領域３０２との間の電圧Ｖ2を低減することができる。したがって、印加電圧Ｖccがより高電圧になっても電圧Ｖ2を反転電圧以下に抑えることができ、高耐圧化が図れる。
【００２４】
加えて、当該容量結合により、ノイズによるソース／ドレイン間のブレークダウン電圧の変動を抑えることができる。Ｖcc配線７１０がフローティング電極３０７を静電シールドし、それによりフローティング電極３０７が他からのノイズの影響を受け難いからである。
【符号の説明】
【００２５】
３００  ＬＤＭＯＳトランジスタ
３０１  Ｐ型基板（「第２の導電型の基板」に対応）
３０２  Ｎ型ドリフト領域（「第１の導電型のドリフト領域」に対応）
３０３  フィールド酸化膜（「絶縁体」に対応）
３０４  Ｎ＋型ドレイン領域（「第１の導電型のドレイン領域」に対応）
３０５  Ｎ＋型ソース領域（「第１の導電型のソース領域」に対応）
３０６  ゲート電極
３０７  フローティング電極
７００  ＬＤＭＯＳトランジスタ
７１０  Ｖcc配線
【図１】
2011129701.tif 000005
【図２】
2011129701.tif 000006
【図３】
2011129701.tif 000007
【図４】
2011129701.tif 000008
【図５】
2011129701.tif 000009
【図６】
2011129701.tif 000010
【図７】
2011129701.tif 000011