(57)【要約】【目的】ウェット処理を行った場合でも絶縁膜上に庇形状が形成されない半導体装置の製造方法を提供する。【構成】本発明の一態様の半導体装置の製造方法は、基板上に絶縁膜を形成する工程（Ｓ１０２）と、絶縁膜上に保護膜を形成する工程（Ｓ１０４）と、保護膜に第１の開口部を形成する工程（Ｓ１１４）と、第１の開口部内に保護膜よりもウェットエッチングレートが大きい犠牲膜を形成する工程（Ｓ１１６）と、第１の開口部内の犠牲膜に第１の開口部よりも幅の狭い第２の開口部を形成する工程（Ｓ１２２の一部）と、第２の開口部を転写することで絶縁膜に第３の開口部を形成する工程（Ｓ１２２の一部）と、第３の開口部が形成された後に、ウェット処理を行なう工程（Ｓ１２６）と、ウェット処理後に、第３の開口部内にバリアメタル膜を形成する工程（Ｓ１２８）と、第３の開口部内に導電性材料を埋め込む工程（Ｓ１３２）と、を備えたことを特徴とする。【選択図】図１
2011155074.tif 000002
【特許請求の範囲】
【請求項１】
基板上に絶縁膜を形成する工程と、
前記絶縁膜上に保護膜を形成する工程と、
前記保護膜に前記絶縁膜まで貫通する第１の開口部を形成する工程と、
前記第１の開口部内に前記保護膜よりもウェットエッチングレートが大きい犠牲膜を形成する工程と、
前記第１の開口部内の前記犠牲膜に前記第１の開口部よりも幅の狭い第２の開口部を形成する工程と、
前記第２の開口部を転写することで前記絶縁膜に第３の開口部を形成する工程と、
前記第３の開口部が形成された後に、ウェット処理を行なう工程と、
前記ウェット処理後に、少なくとも一部の幅が変化した前記第３の開口部内にバリアメタル膜を形成する工程と、
前記バリアメタル膜が形成された前記第３の開口部内に導電性材料を埋め込む工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記保護膜が形成された後に前記保護膜上に第１のレジストパターンを形成する工程と、
前記犠牲膜が形成された後に前記犠牲膜上に第２のレジストパターンを形成する工程と、
をさらに備え、
前記第１の開口部を形成する際、前記第１のレジストパターンをマスクとして前記保護膜をエッチングし、
前記第２の開口部を形成する際、前記第２のレジストパターンをマスクとして前記犠牲膜をエッチングすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記保護膜が形成された後に前記保護膜上にレジストパターンを形成する工程をさらに備え、
前記第１の開口部を形成する際、前記レジストパターンをマスクとして前記保護膜をエッチングし、
前記第２の開口部を形成する際、異方性エッチング法により前記保護膜の側面に膜を残しつつ前記絶縁膜まで前記犠牲膜をエッチングすることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記第１のレジストパターンは、前記第１の開口部の幅よりも小さい幅で開口パターンが形成され、
前記第１の開口部を形成する際、前記保護膜をエッチングする前の前記第１のレジストパターン、又は前記第１のレジストパターンをマスクとして前記保護膜をエッチングした後の前記保護膜をスリミングすることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記第１のレジストパターン、又は前記保護膜がスリミングされる前における前記第１のレジストパターンの開口パターンと、前記犠牲膜がエッチングされる際における第２のレジストパターンの開口パターンは、同じ幅寸法で形成されることを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。例えば、絶縁膜に配線溝が形成された後にウェット処理を行なう半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路（ＬＳＩ）の高集積化、及び高性能化に伴って新たな微細加工技術が開発されている。特に、最近はＬＳＩの高速性能化を達成するために、配線材料を従来のアルミ（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ＣＭＰ）により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。
【０００３】
そして、層間絶縁膜には、比誘電率の低い低誘電率絶縁膜（ｌｏｗ−ｋ膜）を用いることが検討されている。将来の高密度化、配線寸法の微細化に向けて、ｌｏｗ−ｋ膜の比誘電率ｋはより低減させることが要求されている。すなわち、比誘電率ｋが、約４．２のシリコン酸化膜（ＳｉＯ２）膜から比誘電率ｋが２．６以下のｌｏｗ−ｋ膜を用いることにより、配線間の寄生容量を低減することが試みられている。
【０００４】
かかるｌｏｗ−ｋ膜は比誘電率ｋを低減するために膜密度を減少させているため、酸化性ガス或いは還元性ガスといった反応性ガスを用いた後工程のプラズマ処理により膜変質が生じる。例えば、ｌｏｗ−ｋ膜上にエッチングマスクを目的とした保護膜を形成するプラズマ化学気相成長（ＣＶＤ）処理等で顕著である。ｌｏｗ−ｋ膜が例えばＳｉＯＣ膜であれば、酸化作用または還元作用をもったプラズマ雰囲気に曝されることにより、ｌｏｗ−ｋ膜表面のＳｉ−Ｏ−Ｓｉ結合、及びＳｉ−ＣＨ３結合を分断する。そのため、Ｓｉ−Ｈ、Ｓｉ−ＯＨを多く形成する変質がＳｉＯＣ膜表面にダメージ層として発生する。このような変質によるダメージ層が導入されると親水性が高くなる。
【０００５】
ここで、一般的なダマシン配線形成プロセスでは、配線溝をドライエッチング処理にて保護膜及びｌｏｗ−ｋ膜に加工した後に、エッチング副生成物およびレジスト残渣除去を目的としたウェットクリーニング処理が行われる。その際、配線溝では、保護膜直下の親水性が高いダメージ層が側面方向にエッチングされ、ダメージ層部分の開口幅が保護膜の開口幅よりも広くなり保護膜が庇のように残った形状となってしまうといった問題があった。ダマシン配線形成プロセスでは、ウェットクリーニング処理後の配線溝にスパッタリング技術またはＣＶＤ技術によってバリアメタル膜を形成するが、庇形状を持った配線溝では、保護膜直下のえぐれた部分にバリアメタル膜が形成されず、いわゆる膜切れが生じしまう。膜切れが生じるとＣｕ等の配線材料のｌｏｗ−ｋ膜への拡散が生じてしまうことになる。さらに、保護膜直下のえぐれた部分にＣｕ等の配線材料の埋め込み不良も生じてしまう。これらの問題は、Ｃｕ配線の信頼性劣化の原因およびＣｕ配線の電気特性の劣化の原因となる。ｌｏｗ−ｋ膜表面での変質抑制のために、たとえば変質を起こしにくいガスまたはプロセス条件を用いたドライエッチング処理や、ｌｏｗ−ｋ膜中の破壊された結合を修復する処理を行うプロセスが検討されているが庇形状の形成抑制には十分ではない。
【０００６】
ここで、ドライエッチング処理にて保護膜及びｌｏｗ−ｋ膜に配線溝を加工する際に、配線溝側面の表層にもダメージ層が生じ得る。かかる側面の表層のダメージ層がウェットクリーニング処理で除去されることも保護膜が庇のように残ってしまう原因の１つと成り得る。かかる問題に対して、ウェットクリーニング処理を行う際、側面の表層のダメージ層が除去された後、ｌｏｗ−ｋ膜の開口幅よりも保護膜の開口幅が広くなるまでウェットクリーニング処理をし続けるといった技術が開示されている（例えば、特許文献１参照）。しかしながら、ウェットクリーニング処理をし続けると保護膜直下のダメージ層はｌｏｗ−ｋ膜表面全体に生じているので側面方向にさらにエッチングが進んでしまうことになる。そのため、特許文献１記載の技術では、保護膜直下のダメージ層のエッチングの進行に対して十分対応することが困難である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−２２１１１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一態様は、上述したような従来の問題点を克服し、ウェット処理を行った場合でも絶縁膜上に保護膜による庇形状が形成されない半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様の半導体装置の製造方法は、基板上に絶縁膜を形成する工程と、前記絶縁膜上に保護膜を形成する工程と、前記保護膜に前記絶縁膜まで貫通する第１の開口部を形成する工程と、前記第１の開口部内に前記保護膜よりもウェットエッチングレートが大きい犠牲膜を形成する工程と、前記第１の開口部内の前記犠牲膜に前記第１の開口部よりも幅の狭い第２の開口部を形成する工程と、前記第２の開口部を転写することで前記絶縁膜に第３の開口部を形成する工程と、前記第３の開口部が形成された後に、ウェット処理を行なう工程と、前記ウェット処理後に、少なくとも一部の幅が変化した前記第３の開口部内にバリアメタル膜を形成する工程と、前記バリアメタル膜が形成された前記第３の開口部内に導電性材料を埋め込む工程と、を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ウェット処理を行った場合でも絶縁膜上に保護膜による庇形状が形成されないようにできる。そのため、配線の信頼性劣化および配線の電気特性の劣化を共に低減できる。その結果、電気特性が優れ、さらに信頼性の高い半導体装置を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１における半導体装置の製造方法の要部工程を表すフローチャートである。
【図２】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図３】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図４】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図５】実施の形態１における開口部の形状と従来の形状とを比較した概念図である。
【図６】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図７】実施の形態１におけるバリアメタル膜の成膜状況と従来方法によるバリアメタル膜の成膜状況とを比較するための概念図である。
【図８】実施の形態２における図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図９】実施の形態３における半導体装置の製造方法の要部工程を表すフローチャートである。
【図１０】実施の形態３における図９のフローチャートに対応して実施される工程を表す工程断面図である。
【図１１】実施の形態４における半導体装置の製造方法の要部工程を表すフローチャートである。
【図１２】実施の形態４における図１１のフローチャートに対応して実施される工程を表す工程断面図である。
【図１３】実施の形態６における半導体装置の製造方法の要部工程を表すフローチャートである。
【発明を実施するための形態】
【００１２】
実施の形態１．
以下、実施の形態１について、図面を用いて説明する。
図１は、実施の形態１における半導体装置の製造方法の要部工程を表すフローチャートである。図１において、実施の形態１の半導体装置の製造方法では、絶縁膜形成工程（Ｓ１０２）と、保護膜形成工程（Ｓ１０４）と、レジストパターン形成工程（Ｓ１０６）と、エッチング工程（Ｓ１１０）と、レジスト除去工程（Ｓ１１２）と、保護膜全面エッチング工程（Ｓ１１４）と、犠牲膜形成工程（Ｓ１１６）と、レジストパターン形成工程(Ｓ１１８)と、エッチング工程（Ｓ１２２）と、レジスト除去工程（Ｓ１２４）と、ウェットクリーニング処理工程（Ｓ１２６）と、バリアメタル膜形成工程（Ｓ１２８）と、シード膜形成工程（Ｓ１３０）と、めっき及びアニール工程（Ｓ１３２）と、研磨工程（Ｓ１３４）という一連の工程を実施する。
【００１３】
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。図２では、図１の絶縁膜形成工程（Ｓ１０２）からエッチング工程（Ｓ１１０）までを示している。
【００１４】
図２（ａ）において、絶縁膜形成工程（Ｓ１０２）として、下地膜２１０が表面に形成された基板２００上に例えば多孔質の低誘電率絶縁材料を用いた絶縁膜２２０を例えば３００ｎｍの厚さで形成する。絶縁膜２２０の材料として、多孔質の炭酸化シリコン（ＳｉＯＣ）を用いると好適である。多孔質のＳｉＯＣ膜により、比誘電率ｋが例えば２．６以下の層間絶縁膜を得ることができる。形成方法としては、例えば、ＰＥＣＶＤ法を用いて形成できる。例えば、メチルジエトキシシラン（Ｍｅｔｈｙｌ−ｄｉ−ｅｔｈｏｘｙ−ｓｉｌａｎｅ）、アルファターピネン（ａｌｐｈａ−ｔｅｒｐｉｎｅｎｅ：Ｃ１０Ｈ１６）、酸素（Ｏ２）、ヘリウム（Ｈｅ）からなる混合ガスを図示しないチャンバ内に流入し、チャンバ内の圧力を例えば１．３×１０３Ｐａ（１０Ｔｏｒｒ）以下に維持した状態で、基板２００を例えば２５０℃に加熱し、チャンバ内の図示しない下部電極及び上部電極に高周波電力を供給し、プラズマを発生させる。メチルジエトキシシランは主骨格成分形成用のガスであり、アルファターピネンはポロジェン成分形成用ガスである。そして、ＳｉＯＣ膜中に含まれるポロジェンを加熱して気化させることにより除去する。そして、窒素雰囲気中、ポロジェン除去温度よりも高温の例えば４５０℃で紫外線（ＵＶ）照射によるキュアを行なう。これにより、多孔質の絶縁膜２２０を形成できる。形成方法は、ＣＶＤ法に限らず、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ  ｏｎ  ｄｉｅｌｅｃｔｒｉｃ  ｃｏａｔｉｎｇ）法を用いても好適である。絶縁膜２２０の材料としては、例えば、メチルシロキサンを主成分とするポリメチルシロキサン、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜を用いると好適である。
【００１５】
下地膜２１０の材料としては、例えば、炭窒化シリコン（ＳｉＣＮ）、炭化シリコン（ＳｉＣ）、或いは多孔質ではない炭酸化シリコン（ｄｅｎｓｅＳｉＣＯ）等が好適である。形成方法は、ＰＥＣＶＤ法で形成できるが、これに限るものではなくその他の方法で成膜しても構わない。下地膜２１０は、例えば、５０ｎｍの膜厚で形成される。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、コンタクトプラグ層やデバイス部分等の図示は省略している。そして、基板２００上には、その他の金属配線等、図示しない各種の半導体素子あるいは構造を有する層が形成されていても構わない。或いは、その他の層が形成されていても構わない。
【００１６】
図２（ｂ）において、保護膜形成工程（Ｓ１０４）として、ＰＥＣＶＤ法を用いて絶縁膜２２０上に絶縁膜２２０の保護膜２２２となるＳｉＯ２膜を例えば７０ｎｍの膜厚で形成する。ＳｉＯ２膜は、例えばＴＥＯＳ膜を用いると好適である。保護膜２２２を形成することで、後工程となるエッチング処理やＣＭＰ処理時に機械的強度の弱い絶縁膜２２０を保護できる。但し、保護膜２２２を形成する際に、反応性ガスによるプラズマ雰囲気に絶縁膜２２０の表面が晒されることにより、絶縁膜２２０表面のＳｉ−Ｏ−Ｓｉ結合、及びＳｉ−ＣＨ３結合を分断する。そのため、Ｓｉ−Ｈ、Ｓｉ−ＯＨを多く形成する変質が絶縁膜２２０となるＳｉＯＣ膜表面にダメージ層１０として発生する。このような変質によるダメージ層１０が導入されると親水性が高くなる。保護膜２２２を形成する際、絶縁膜２２０表面全体が露出しているので、ダメージ層１０は絶縁膜２２０表面全体に生じることになる。保護膜２２２の材料は、ＳｉＯ２の他、たとえば、ＳｉＯＮ、或いはＳｉＯＣでも構わない。或いは、これらの積層膜でも構わない。
【００１７】
図２（ｃ）において、レジストパターン形成工程（Ｓ１０６）として、保護膜２２２上にレジスト材を塗布し、リソグラフィ技術を用いて、ダマシン配線を作製するための配線溝（トレンチ）の幅Ｗ１となる開口パターン１５０が形成されたレジストパターン２７０を形成する。このようにして保護膜２２２が形成された後に保護膜２２２上にレジストパターン２７０（第１のレジストパターン）を形成する。
【００１８】
図２（ｄ）において、エッチング工程（Ｓ１１０）として、レジストパターン２７０をマスクとして、保護膜２２２の上部を異方性エッチング法によりエッチングして、保護膜２２２に絶縁膜２２０まで貫通しない開口部１５２を形成する。エッチング深さは、例えばエッチング時間により調整すればよい。異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５２を形成することができる。例えば、一例として、反応性イオンエッチング（ＲＩＥ）法により開口部１５２を形成すればよい。
【００１９】
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。図３では、図１のレジスト除去工程（Ｓ１１２）からレジストパターン形成工程(Ｓ１１８)までを示している。
【００２０】
図３（ａ）において、レジスト除去工程（Ｓ１１２）として、アッシング等によりレジストパターン２７０を除去する。これにより、絶縁膜２２０まで貫通しない配線溝の幅Ｗ１の開口部１５２が形成された保護膜２２２が表面全体に露出する。
【００２１】
図３（ｂ）において、保護膜全面エッチング工程（Ｓ１１４）として、開口部１５２が形成され表面全体が露出した保護膜２２２を全面エッチング（全面エッチバック）して、保護膜２２２に配線溝の幅Ｗ１より広い幅Ｗ２の絶縁膜２２０表面まで貫通する開口部１５４（第１の開口部）を形成する。例えば、後述するウェットクリーニング処理工程（Ｓ１２６）により側面方向にダメージ層１０がエッチングされる寸法以上に幅Ｗ２が幅Ｗ１より広くなるように保護膜２２２をスリミングする。例えば、片側３ｎｍエッチングされる場合には、両側のエッチング量を踏まえて幅Ｗ１より６ｎｍ以上幅が広くなるように開口部側壁を後退させて開口部１５４を形成する。
【００２２】
ここでは、異方性を弱めたＲＩＥ法により開口部１５４を形成すればよい。例えば、保護膜２２２のエッチングレートが絶縁膜２２０より大きいフッ素（Ｆ２）、ＣｘＦｙ、ＣｘＨｙＦｚ、或いはＮＦｘ等をエッチングガスとして供給する。そして、主エッチャントであるイオン成分を低減させるリモートプラズマシステムを使って、又は基板２００への電界バイアスが無い若しくは小さいプロセス条件でエッチングすればよい。或いは、等方性エッチング法によりエッチングを行なってもよい。例えば、ケミカルドライエッチング（ＣＤＥ）法により開口部１５４を形成してもよい。ＣＤＥ法でもＲＩＥ法と同様のエッチングガスを供給すればよい。ＣＤＥ法ではラジカル成分の多いエッチャントを利用して等方性エッチングができる。或いは、ウェットエッチング法により開口部１５４を形成してもよい。例えば、エッチング液として、希フッ酸（ｄＨＦ）を用いると好適である。例えば、ＨＦ：水＝１：（５０〜１０００）で混合すると好適である。
【００２３】
ここで、上述したエッチング工程（Ｓ１１０）においてハーフエッチングで止めた開口部１５２のエッチング深さは、保護膜全面エッチング工程（Ｓ１１４）において絶縁膜２２０の表面が露出した時点或いは直後に開口部１５４の幅寸法がＷ２になるように調整すると好適である。できるだけ、絶縁膜２２０の表面が露出する時間が短くなるように調整することで絶縁膜２２０をプラズマ雰囲気に晒す時間を短くできる。これにより、絶縁膜２２０表面が過剰なダメージを受けることを回避できる。
【００２４】
例えば、ウェットエッチング法により開口部１５４を形成する場合、保護膜２２２の膜厚ＴＨＭ、所望の配線幅Ｗ００、ウェットエッチング時の保護膜２２２のエッチング量Ｗ０１、最終的な保護膜２２２（或いは後述する犠牲膜）直下の配線幅Ｗ０２を用いて、ハーフエッチングで止めた開口部１５２のエッチング深さＤは、以下の式（１）で求めることができる。
（１）  Ｄ≧ＴＨＭ−（Ｗ０２／２−Ｗ００／２），Ｗ０１＝Ｗ０２／２−Ｗ００／２
【００２５】
図３（ｃ）において、犠牲膜形成工程（Ｓ１１６）として、開口部１５４内を含む保護膜２２２上に犠牲膜２２４を例えば４０ｎｍの膜厚で形成する。犠牲膜２２４は、ＰＥＣＶＤ法を用いて形成できる。犠牲膜２２４としてＳｉＯ２膜が好適である。ＳｉＯ２膜は、保護膜２２２と同様、例えばＴＥＯＳ膜を用いると好適である。
【００２６】
ここで、上述したように、従来の製造方法におけるウェットクリーニング処理工程時に絶縁膜上の保護膜が庇状に残るのは、保護膜が直下の絶縁膜のダメージ層よりもウェットクリーニング処理時でのウェットエッチングレートが小さいからである。そこで、実施の形態１では、保護膜２２２よりも後述するウェットクリーニング処理工程（Ｓ１２６）でのウェットエッチングレートが大きい犠牲膜２２４を形成する。ここでは、犠牲膜２２４がダメージ層１０と同等或いはダメージ層１０以上のウェットエッチングレートになるように形成する。例えば、ウェットクリーニング処理において、ダメージ層１０が３ｎｍエッチングされるのに対して、保護膜２２２は１．５ｎｍ程度エッチングされ、ダメージを受けていない部分の絶縁膜２２０は１ｎｍ程度エッチングされる。かかる状況で、犠牲膜２２４がダメージ層１０と同じ３ｎｍエッチングされるように、或いはダメージ層１０以上エッチングされるように成膜条件を調整する。例えば、保護膜２２２の形成時より低周波パワーを小さくする、並行平板間距離を大きくする、或いはチャンバ内圧力を高くするといった条件の調整により、保護膜２２２よりもウェットエッチングレートが大きい犠牲膜２２４を形成できる。言い換えれば、かかる条件の調整により、犠牲膜２２４がダメージ層１０と同じ或いはそれ以上のウェットエッチングレートになるように調整できる。
【００２７】
一方で、ウェットエッチングレートと耐透水性とはトレードオフの関係にあり、絶縁膜２２０のダメージ層１０と同等のウェットエッチングレートの犠牲膜２２４だけを絶縁膜２２０上に形成すると絶縁膜２２０の吸湿状況が悪化してしまう。絶縁膜２２０の吸湿状況の悪化は、絶縁膜２２０の誘電率増加、ＲＩＥプロセスのエッチングレート変動、及びＣｕ配線の信頼性劣化の原因となる。そのため、絶縁膜２２０上に形成される膜の耐透水性が必要となる。そこで、実施の形態１では、ダメージ層１０と同等のウェットエッチングレートの犠牲膜２２４だけを絶縁膜２２０上に形成するのではなく、密度が相対的に低く透水性が高い犠牲膜２２４の側面側に密度が相対的に高く透水性が低い保護膜２２２をあえて残すように形成することで、耐透水性を実現できる。
【００２８】
図３（ｄ）において、レジストパターン形成工程(Ｓ１１８)として、犠牲膜２２４上にレジスト材を塗布し、リソグラフィ技術を用いて幅Ｗ３となる開口パターン１５６が形成されたレジストパターン２７２を形成する。開口パターン１５６の幅Ｗ３の寸法は、Ｗ１と同じ、ダマシン配線を作製するための配線溝の幅に設定する。このようにして犠牲膜２２４が形成された後に犠牲膜２２４上にレジストパターン２７２（第２のレジストパターン）を形成する。
【００２９】
実施の形態１では、レジストパターン２７０を形成する際の開口パターンの幅寸法Ｗ１を、レジストパターン２７２を形成する際の開口パターンの幅寸法Ｗ３と同じ寸法に合わせた。これにより、レジストパターン２７０，２７２を形成する際の露光用マスクを共用できる。よって、わざわざ別の露光用マスクを製作する必要がなく、コストと手間を低減できる。
【００３０】
図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。図４では、図１のエッチング工程（Ｓ１２２）からウェットクリーニング処理工程（Ｓ１２６）までを示している。
【００３１】
図４（ａ）において、エッチング工程（Ｓ１２２）として、レジストパターン２７２をマスクとして開口部１５４の犠牲膜２２４を異方性エッチング法によりエッチングして、犠牲膜２２４に開口部１５７を形成する。その後、レジストパターン２７２と犠牲膜２２４とをマスクとして、絶縁膜２２０を異方性エッチング法によりエッチングして開口部１５７を転写することで、絶縁膜２２０に開口部１５８を形成する。絶縁膜２２０をエッチングする際には、下地膜２１０をエッチングストッパとしてエッチングすればよい。その後、露出した下地膜２１０を同様にエッチングして基板２００まで貫通させればよい。異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５７，１５８を形成することができる。例えば、一例として、ＲＩＥ法により開口部１５７，１５８を形成すればよい。以上のように、実施の形態１では、開口部１５４内の犠牲膜２２４に開口部１５４よりも幅の狭い開口部１５７（第２の開口部）を形成する工程と、開口部１５７が形成された犠牲膜２２４をハードマスクとして、絶縁膜２２０に開口部１５８（第３の開口部）を形成する工程とを連続的に行なう。
【００３２】
図４（ｂ）において、レジスト除去工程（Ｓ１２４）として、アッシング等によりレジストパターン２７２を除去する。これにより、開口部１５４内に開口部１５４よりも幅の狭い開口部１５７が形成された犠牲膜２２４が表面全体に露出する。
【００３３】
図４（ｃ）において、ウェットクリーニング処理工程（Ｓ１２６）として、開口部１５７，１５８が形成され、上面と開口部１５７壁面には犠牲膜２２４が、開口部１５８壁面にはダメージ層１０を含む絶縁膜２２０が露出した基板２００に対してウェットクリーニング処理を行う。ウェットクリーニング液は、例えば、希フッ酸を用いる。ウェットクリーニング処理により、ドライエッチング時に生じる副生成物、レジスト残渣、吸湿悪化の原因となる絶縁膜２２０の開口部１５８側壁に生じるダメージ層の除去ができる。
【００３４】
かかるウェットクリーニング処理により、ダメージ層１０と共に犠牲膜２２４が同等以上のウェットエッチングレートでエッチングされる。その結果、ウェットクリーニング処理後に、開口部１５７の幅と開口部１５８の少なくとも一部の幅（ここでは上部の幅）とが共に広がるように変化する。図４（ｃ）では、犠牲膜２２４の一部が残っているが、ウェットクリーニング処理によるエッチング量によっては、犠牲膜２２４が無くなってしまっても構わない。
【００３５】
また、ウェットクリーニング処理により犠牲膜２２４が除去されても、ウェットクリーニング処理後に透水性の低い保護膜２２２が絶縁膜２２０の大部分を覆っているので絶縁膜２２０の吸湿を抑制できる。
【００３６】
図５は、実施の形態１における開口部の形状と従来の形状とを比較した概念図である。従来の製造方法では、ウェットクリーニング処理した場合、図５（ａ）に示すように、ダメージ層１０がエッチングより側面方向に欠けた除去部分２０上に保護膜２２３の庇部分２２が形成されてしまう。これに対して、実施の形態１によれば、開口部１５８周囲の絶縁膜２２０上には保護膜２２２ではなく犠牲膜２２４が形成されているので、図５（ｂ）に示すように、ダメージ層１０がエッチングより側面方向に欠けた除去部分２０上の犠牲膜２２４も同様にエッチングされる。よって、犠牲膜２２４が庇状に残ることがない。
【００３７】
図６は、図１のフローチャートに対応して実施される工程を表す工程断面図である。図６では、図１のバリアメタル膜形成工程（Ｓ１２８）から研磨工程（Ｓ１３４）までを示している。
【００３８】
図６（ａ）において、バリアメタル膜形成工程（Ｓ１２８）として、ウェットクリーニング処理により幅が広がった開口部１５７及び少なくとも上部の幅が広がった開口部１５８内面上及び犠牲膜２２４表面上、或いは保護膜２２２が露出している場合には保護膜２２２表面上に導電性材料の一例となるバリアメタル材料を用いたバリアメタル膜２４０を形成する。スパッタ法を用いるスパッタリング装置内でタンタル（Ｔａ）膜を例えば膜厚５ｎｍ堆積し、バリアメタル膜２４０を形成する。バリアメタル材料の堆積方法としては、ＰＶＤ法に限らず、原子層気相成長（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ、あるいは、ａｔｏｍｉｃ  ｌａｙｅｒ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ）法やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。バリアメタル膜２４０の材料としては、Ｔａの他、チタン（Ｔｉ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、ニオブ（Ｎｂ）等の金属、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）等に代表されるこれらの金属の窒化物、或いはこれらの金属を含有するその他の材料を単独でまたは積層して用いることができる。
【００３９】
図７は、実施の形態１におけるバリアメタル膜の成膜状況と従来方法によるバリアメタル膜の成膜状況とを比較するための概念図である。従来の製造方法では、絶縁膜２２０のダメージ層１０がウェットクリーニング処理により側面方向に欠けたため保護膜２２３が庇状に突き出てしまう。そのため、図７（ａ）に示すように、ダメージ層１０が欠けた部分にバリアメタル膜２４１が成膜されず、膜切れ３０を生じてしまう。これに対して、実施の形態１では、上方に向かって開口部が広がるように形成できるので、保護膜２２２或いは犠牲膜２２４が庇状に形成されず、連続的にバリアメタル膜２４０を成膜できる。よって、実施の形態１では、バリアメタル膜２４０の膜切れを防止できる。よって、後述するＣｕ等の配線材料が絶縁膜２２０へと拡散することを防止或いは抑制できる。さらに、保護膜直下のえぐれた部分が存在しないのでＣｕ等の配線材料の埋め込み不良を回避できる。
【００４０】
図６（ｂ）において、シード膜形成工程（Ｓ１３０）として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４０が形成された開口部１５７，１５８内壁及び基板２００表面に例えば５ｎｍの膜厚で堆積（形成）させる。
【００４１】
図６（ｃ）において、めっき及びアニール工程（Ｓ１３２）として、シード膜２５０をカソード極として、電解めっき等の電気化学成長法により導電性材料の一例となるＣｕ膜２６０をシード膜２５０が形成された開口部１５７，１５８内及び基板２００表面に同時に堆積させる。ここでは、例えば、膜厚９００ｎｍのＣｕ膜２６０を堆積させ、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。
【００４２】
図６（ｄ）において、研磨工程（Ｓ１３４）として、ＣＭＰ法によって、基板２００の表面を研磨して、開口部１５８以外に表面に堆積した配線層となるシード膜２５０を含むＣｕ膜２６０とバリアメタル膜２４０と犠牲膜２２４と保護膜２２２を研磨除去する。その結果、図６（ｄ）に示すように、Ｃｕ膜２６０の表面と絶縁膜２２０の表面とが同一面となるように平坦化される。以上によりダマシン法によるＣｕ配線を形成できる。
【００４３】
上述した例では、犠牲膜２２４として、保護膜２２２とは成膜条件の異なるＳｉＯ２膜を用いたが、ウェットクリーニング処理によるエッチング量が絶縁膜２２０のダメージ層１０のエッチング量と整合が取れていれば、これに限るものではない。犠牲膜２２４の材料は、ＳｉＯ２の他、たとえば、ＳｉＯＮ、ＳｉＯＣ、或いはＳｉＯＦでも構わない。或いは、これらの積層膜でも構わない。また、犠牲膜２２４の形成方法もＰＥＣＶＤ法に限らず、ＬＰＣＶＤ法、ＡＬＤ法、スパッタリング法、蒸着法、塗布法でもかまわない。
【００４４】
また、上述した例では、ドライエッチング処理によって絶縁膜２２０中に配線溝となる開口部１５８を加工後、ウェットクリーニング処理を行い絶縁膜２２０の開口部１５８側壁に生じるダメージ層の除去を行ったが、ドライエッチング処理後に変質した絶縁膜２２０のダメージ層を修復する処理を行った後、ウェットクリーニング処理を行ってもかまわない。たとえば、アルキル基とシラノール基を持った分子を含む反応性ガスまたは薬液にさらし、破壊されたＳｉ−ＣＨ３基の修復を行う処理を行ってもかまわない。修復処理を行う場合、犠牲膜２２４のウェットクリーニング処理によるエッチング量は、犠牲膜２２４直下の修復されたダメージ層１０のウェットクリーニング処理によるエッチング量と整合を取ることが望ましい。
【００４５】
以上のように、実施の形態１によれば、ウェットクリーニング処理を行った場合でも絶縁膜２２０上に保護膜２２２或いは犠牲膜２２４による庇形状が形成されないようにできる。そのため、Ｃｕ配線の信頼性劣化およびＣｕ配線の電気特性の劣化を共に低減できる。その結果、電気特性が優れ、さらに信頼性の高い半導体装置を得ることができる。
【００４６】
実施の形態２．
実施の形態１では、エッチング工程（Ｓ１１０）にて保護膜２２２に絶縁膜２２０まで貫通しない開口部１５２を形成した後に、保護膜全面エッチング工程（Ｓ１１４）にて保護膜２２２を全面エッチングして開口部の幅を広げたが、これに限るものではない。実施の形態２では、保護膜２２２に絶縁膜２２０まで貫通する開口部を形成する場合について説明する。実施の形態２における半導体装置の製造方法の要部工程を表すフローチャートは図１と同様である。また、実施の形態２において特に説明しない内容は実施の形態１と同様である。
【００４７】
図８は、実施の形態２における図１のフローチャートに対応して実施される工程を表す工程断面図である。図８では、図１のエッチング工程（Ｓ１１０）からレジスト除去工程（Ｓ１１２）までを示している。レジストパターン形成工程（Ｓ１０６）までの各工程は実施の形態１と同様である。
【００４８】
図８（ａ）において、エッチング工程（Ｓ１１０）として、レジストパターン２７０をマスクとして、保護膜２２２に絶縁膜２２０まで貫通する開口部１５３を形成する。ここでも、実施の形態１と同様、ＲＩＥ法により開口部１５３を形成すればよい。
【００４９】
図８（ｂ）において、レジスト除去工程（Ｓ１１２）として、アッシング等によりレジストパターン２７０を除去する。これにより、絶縁膜２２０まで貫通した配線溝の幅Ｗ１の開口部１５３が形成された保護膜２２２が表面全体に露出する。
【００５０】
そして、保護膜全面エッチング工程（Ｓ１１４）として、図３（ｂ）に示したように、開口部１５３が形成された保護膜２２２を全面エッチング（全面エッチバック）して、開口部１５３側壁を後退させて、保護膜２２２に配線溝の幅Ｗ１より広い幅Ｗ２の開口部１５４（第１の開口部）を形成する。レジストパターン２７０をマスクとして開口された保護膜２２２に、異方性を弱めたＲＩＥ法、或いは、等方性エッチング法によりエッチングを行なえばよい。実施の形態１と同様、ウェットクリーニング処理工程（Ｓ１２６）により側面方向にダメージ層１０がエッチングされる寸法以上に幅Ｗ２が幅Ｗ１より広くなるように保護膜２２２をスリミングする。以降の各工程は実施の形態１と同様である。
【００５１】
以上のように実施の形態２では、絶縁膜２２０まで貫通する開口部１５３が形成された状態の保護膜２２２をスリミングする。そのため、実施の形態２では、一方で、保護膜全面エッチング工程（Ｓ１１４）時に絶縁膜２２０が最初から露出しているので、実施の形態１の場合よりも絶縁膜２２０表面にさらにダメージを与えることにつながる。しかしながら、他方で、実施の形態２では同一材料中でエッチングを停止させる必要がないため、実施の形態１の場合よりもエッチングにおけるプロセス制御を容易にできる。かかる点以外については、実施の形態２の製造方法でも実施の形態１と同様の効果を得ることができる。また、保護膜全面エッチング工程（Ｓ１１４）後に変質した絶縁膜２２０のダメージ層をまず修復する処理を行っても好適である。それにより過剰なダメージを回避できる。修復処理の内容は実施の形態１と同様である。
【００５２】
実施の形態３．
実施の形態１，２では、レジストパターン２７０をマスクとして、保護膜２２２に開口部を形成した後に開口幅を広げたが、これに限るものではない。実施の形態３では、レジストパターン２７０の開口幅を先に広げる場合について説明する。
【００５３】
図９は、実施の形態３における半導体装置の製造方法の要部工程を表すフローチャートである。図９において、レジストパターン形成工程（Ｓ１０６）とエッチング工程（Ｓ１１０）の間に、レジスト全面エッチング工程（Ｓ１０８）を追加した点と、保護膜全面エッチング工程（Ｓ１１４）を削除した点以外は、図１と同様である。また、実施の形態３において特に説明しない内容は実施の形態１と同様である。
【００５４】
図１０は、実施の形態３における図９のフローチャートに対応して実施される工程を表す工程断面図である。図１０では、図９のレジスト全面エッチング工程（Ｓ１０８）からエッチング工程（Ｓ１１０）までを示している。レジストパターン形成工程（Ｓ１０６）までの各工程は実施の形態１と同様である。
【００５５】
図１０（ａ）において、レジスト全面エッチング工程（Ｓ１０８）として、図２（ｃ）に示したように、配線溝の幅Ｗ１となる開口パターン１５０が形成されたレジストパターン２７０を全面エッチング（全面エッチバック）して、開口パターン１５０側壁を後退させて、レジストパターン２７０に配線溝の幅Ｗ１より広い幅Ｗ２の開口パターン１５５を形成する。異方性を弱めたＲＩＥ法、或いは、等方性エッチング法によるドライエッチング処理をレジストパターン２７０に行なえばよい。或いは等方性エッチング法によるウェットエッチング処理でも構わない。ウェットクリーニング処理工程（Ｓ１２６）により側面方向にダメージ層１０がエッチングされる寸法以上に幅Ｗ２が幅Ｗ１より広くなるようにレジストパターン２７０をスリミングする。
【００５６】
図１０（ｂ）において、エッチング工程（Ｓ１１０）として、幅Ｗ２の開口パターン１５５が形成されたレジストパターン２７０をマスクとして、保護膜２２２に絶縁膜２２０まで貫通する開口部１５４を形成する。実施の形態１と同様、ＲＩＥ法により開口部１５４を形成すればよい。
【００５７】
そして、レジスト除去工程（Ｓ１１２）において、アッシング等によりレジストパターン２７０を除去する。これにより、絶縁膜２２０まで貫通した、図３（ｂ）と実質的に同様の配線溝の幅Ｗ２の開口部１５４が形成された保護膜２２２が表面全体に露出する。実施の形態３では、配線幅より広げた開口パターンのレジストパターン２７０をマスクとしてエッチングしているので、全面エッチバックした図３（ｂ）の形状とは異なり、略垂直の開口部１５４が保護膜２２２に形成される。但し、絶縁膜２２０との界面での幅寸法は図３（ｂ）と同様にできる。以降の各工程は実施の形態１と同様である。かかる実施の形態３の製造方法でも実施の形態１と同様の効果を得ることができる。
【００５８】
なお、実施の形態３では、上述したように、まず、レジストパターン２７０をスリミングしてから、広がった開口パターンを持ったレジストをマスクとして保護膜２２２をエッチングする。そのため、実施の形態３では、レジスト除去工程（Ｓ１１２）時に、絶縁膜２２０の一部が露出しているのでアッシング雰囲気に晒されてしまうことで絶縁膜２２０に対してダメージを与えてしまう。そこで、レジスト除去工程（Ｓ１１２）後に変質した絶縁膜２２０のダメージ層をまず修復する処理を行っても好適である。それにより過剰なダメージを回避できる。修復処理の内容は実施の形態１と同様である。
【００５９】
実施の形態４．
実施の形態１〜３では、レジストパターン２７２をマスクとして犠牲膜２２４をエッチングしたが、これに限るものではない。実施の形態４では、マスク材を用いずに犠牲膜２２４をエッチングする場合について説明する。
【００６０】
図１１は、実施の形態４における半導体装置の製造方法の要部工程を表すフローチャートである。図１１において、レジストパターン形成工程（Ｓ１１８）の代わりに、犠牲膜全面エッチング工程（Ｓ１２０）を備えた点と、レジスト除去工程（Ｓ１２４）を削除した点以外は、図１と同様である。また、実施の形態４において特に説明しない内容は実施の形態１と同様である。
【００６１】
図１２は、実施の形態４における図１１のフローチャートに対応して実施される工程を表す工程断面図である。図１２では、図１１の犠牲膜全面エッチング工程（Ｓ１２０）からウェットクリーニング処理工程（Ｓ１２６）までを示している。犠牲膜形成工程（Ｓ１１６）までの各工程は実施の形態１と同様である。
【００６２】
図１２（ａ）において、犠牲膜全面エッチング工程（Ｓ１２０）として、図３（ｃ）で示した犠牲膜２２４を形成した状態から犠牲膜２２４を異方性エッチング法により全面エッチング（全面エッチバック）して、保護膜２２２の側面に膜を残しつつ絶縁膜２２０まで貫通する開口部１５９（第２の開口部）を形成する。開口部１５９の絶縁膜２２０界面での幅Ｗ３は、配線溝の幅Ｗ１と実質的に同じ寸法に形成する。ここでは、ＲＩＥ法によるドライエッチング処理を犠牲膜２２４に行なえばよい。
【００６３】
ここで、絶縁膜２２０の表面が露出した時点或いは直後に開口部１５９底の幅寸法がＷ３になるように犠牲膜形成工程（Ｓ１１６）で形成される犠牲膜２２４の膜厚を調整すると好適である。できるだけ、絶縁膜２２０の表面が露出する時間が短くなるように調整することで絶縁膜２２０をプラズマ雰囲気に晒す時間を短くできる。これにより、絶縁膜２２０表面が過剰なダメージを受けることを回避できる。逆に、絶縁膜２２０の表面が露出した時点で開口部１５９底の幅寸法が所望する配線幅よりも広くならないように犠牲膜２２４の膜厚を調整すると好適である。
【００６４】
図１２（ｂ）において、エッチング工程（Ｓ１２２）として、保護膜２２２及び犠牲膜２２４をハードマスクとして絶縁膜２２０を異方性エッチング法によりエッチングして、絶縁膜２２０に開口部１５８を形成する。
【００６５】
実施の形態１と同様のウェットクリーニング処理工程（Ｓ１２６）を行うことで、図１２（ｃ）に示すように、ダメージ層１０と共に犠牲膜２２４が同等以上のウェットエッチングレートでエッチングされる。その結果、ウェットクリーニング処理後に、開口部１５９の幅と開口部１５８の少なくとも一部の幅（ここでは上部の幅）とが共に広がるように変化する。図１２（ｃ）では、犠牲膜２２４の一部が残っているが、ウェットクリーニング処理によるエッチング量によっては、犠牲膜２２４が無くなってしまっても構わない。ウェットクリーニング処理により犠牲膜２２４が除去されても、ウェットクリーニング処理後に透水性の低い保護膜２２２が絶縁膜２２０の大部分を覆っているので、実施の形態１と同様、絶縁膜２２０の吸湿を抑制できる。
【００６６】
以降の各工程は実施の形態１と同様である。かかる実施の形態４の製造方法でも実施の形態１と同様の効果を得ることができる。
【００６７】
さらに、実施の形態４では、犠牲膜２２４をパターニングする際にレジストパターン２７２を用いないので、リソグラフィに必要な複数の工程が不要であり、その分、工程数を減らすことができる。さらに、絶縁膜２２０に開口部１５８が形成された後にレジストを除去する必要がないので、アッシングによる絶縁膜２２０の開口部１５８側壁へのダメージを回避できる。
【００６８】
実施の形態５．
実施の形態４で説明したように犠牲膜２２４をパターニングする際にレジストパターン２７２を用いない場合でも、実施の形態２と同様、エッチング工程（Ｓ１１０）にて保護膜２２２に絶縁膜２２０まで貫通する開口部を形成してもよい。実施の形態５における半導体装置の製造方法の要部工程を表すフローチャートは図１１と同様である。そして、図１１のエッチング工程（Ｓ１１０）から保護膜全面エッチング工程（Ｓ１１４）までの内容は実施の形態２と同様である。その他の工程は、実施の形態４と同様である。
【００６９】
実施の形態５によれば、実施の形態１と同様の効果の他、実施の形態２と同様、保護膜２２２をエッチングする際に、同一材料中でエッチングを停止させる必要がないため、実施の形態１，４の場合よりもエッチングにおけるプロセス制御を容易にできる。さらに、実施の形態４と同様、犠牲膜２２４をパターニングする際にレジストパターン２７２を用いないので、その分、工程数を減らすことができる。さらに、絶縁膜２２０に開口部１５８が形成された後にレジストを除去する必要がないので、アッシングによる絶縁膜２２０の開口部１５８側壁へのダメージを回避できる。
【００７０】
実施の形態６．
実施の形態４で説明したように犠牲膜２２４をパターニングする際にレジストパターン２７２を用いない場合でも、実施の形態３と同様、保護膜２２２をパターニングする際のレジストパターン２７０の開口幅を先に広げるようにしてもよい。
【００７１】
図１３は、実施の形態６における半導体装置の製造方法の要部工程を表すフローチャートである。図１３において、レジストパターン形成工程（Ｓ１０６）とエッチング工程（Ｓ１１０）の間に、レジスト全面エッチング工程（Ｓ１０８）を追加した点と、保護膜全面エッチング工程（Ｓ１１４）を削除した点以外は、図１１と同様である。そして、図１１のレジスト全面エッチング工程（Ｓ１０８）からレジスト除去工程（Ｓ１１２）までの内容は実施の形態３と同様である。その他の工程は、実施の形態４と同様である。
【００７２】
実施の形態６によれば、実施の形態１と同様の効果の他、実施の形態４と同様、犠牲膜２２４をパターニングする際にレジストパターン２７２を用いないので、その分、工程数を減らすことができる。さらに、絶縁膜２２０に開口部１５８が形成された後にレジストを除去する必要がないので、アッシングによる絶縁膜２２０の開口部１５８側壁へのダメージを回避できる。
【００７３】
以上の説明において、上記各実施の形態における配線層の材料として、Ｃｕ以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いても同様の効果が得られる。
【００７４】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、上述した例では、シングルダマシン法により一層分の配線層を形成する場合について説明したが、デュアルダマシン法により配線とヴィアプラグとを同時に形成する場合についても同様に成り立つ。
【００７５】
さらに、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
【００７６】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及び半導体装置の製造方法は、本発明の範囲に包含される。
【００７７】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、レジストパターン形成および除去以外のフォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
【符号の説明】
【００７８】
１０  ダメージ層、１５０，１５５，１５６  開口パターン、１５２，１５３，１５４，１５７，１５８，１５９  開口部、２００  基板、２２０  絶縁膜、２２２  保護膜、２２４  犠牲膜、２４０  バリアメタル膜、２６０  Ｃｕ膜、２７０，２７２  レジストパターン
【図１】
2011155074.tif 000003
【図２】
2011155074.tif 000004
【図３】
2011155074.tif 000005
【図４】
2011155074.tif 000006
【図５】
2011155074.tif 000007
【図６】
2011155074.tif 000008
【図７】
2011155074.tif 000009
【図８】
2011155074.tif 000010
【図９】
2011155074.tif 000011
【図１０】
2011155074.tif 000012
【図１１】
2011155074.tif 000013
【図１２】
2011155074.tif 000014
【図１３】
2011155074.tif 000015