(57)【要約】【課題】リーク電流の増加が抑制されたキャパシタを形成可能な半導体装置の製造方法を提供する。【解決手段】基板上に第１絶縁膜と第２絶縁膜とを順次形成する工程と、第２絶縁膜を貫いて第１絶縁膜内に達する孔部を形成する工程と、孔部の底部及び側面を覆うとともに断面視で凹字型の形状を有する電極を形成する工程と、電極上及び第２絶縁膜上に、電極の上面の一部から第２絶縁膜の上面の一部にかけて開口を有するマスクを形成する工程と、マスクを用いてドライエッチングを行い、開口から露出する第２絶縁膜を除去して第２絶縁膜に開口部を形成すると共に、開口から露出する電極の上部の一部を掘削して電極の上部に切り欠き部を形成する工程と、切り欠き部の端部の少なくとも一部を等方性エッチングにより削る工程とを備える半導体装置の製造方法を採用する。【選択図】なし【特許請求の範囲】
【請求項１】
基板上に第１絶縁膜と第２絶縁膜とを順次形成する工程と、
前記第２絶縁膜を貫いて前記第１絶縁膜内に達する孔部を形成する工程と、
前記孔部の底部及び側面を覆うとともに断面視で凹字型の形状を有する電極を形成する工程と、
前記電極上及び前記第２絶縁膜上に、前記電極の上面の一部から前記第２絶縁膜の上面の一部にかけて開口を有するマスクを形成する工程と、
前記マスクを用いてドライエッチングを行い、前記開口から露出する前記第２絶縁膜を除去して当該第２絶縁膜に開口部を形成すると共に、前記開口から露出する前記電極の上部の一部を掘削して当該電極の上部に切り欠き部を形成する工程と、
前記切り欠き部の端部の少なくとも一部を等方性エッチングにより削る工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記切り欠き部が、前記基板に対して垂直方向に延在する側面を有し、
前記切り欠き部の端部の少なくとも一部が、前記電極の内壁面と前記側面とがなす角部であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記等方性エッチングが、過酸化水素水を含むエッチング液を用いて行われることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記等方性エッチングが、アンモニア過水液、硫酸過水液、塩酸過水液の少なくともいずれか一つを含むエッチング液を用いて行われることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記等方性エッチングが、前記電極の内壁面を絶縁膜で被覆して行われることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記切り欠き部の端部の少なくとも一部を等方性エッチングにより削る工程の後に、
前記第１絶縁膜を選択的にエッチング除去して前記電極の外壁面を露出させる工程をさらに備えることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記電極が、チタン膜、窒化チタン膜、タングステン膜の少なくともいずれか一つを含んで形成されることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）のメモリセルキャパシタは、高集積化に伴い、キャパシタの容量を増やせる構造が求められていた。そこで、高容量のキャパシタとして、シリンダ型キャパシタ構造が開発された。そして、高集積化がさらに進むに従い、シリンダ型キャパシタの電極の高さを高くすることにより、表面積を確保して高容量化に対応されてきた。しかしながら、電極高さを高くしたシリンダ型キャパシタの蓄積電極は、物理的安定性に欠け、製造工程の途中で電極倒れて、歩留まりが低下するという問題が生じた。
【０００３】
上述の問題を解決するために、特許文献１には、隣接するシリンダ型キャパシタ間に支持体を形成することにより、シリンダ型キャパシタの倒れを防止する方法が開示されている。この特許文献１の実施形態２に記載された方法は、具体的には以下のように行われる（特許文献１の図４（ａ）−（ｄ）、図５（ａ）−（ｅ）、図６（ａ）、図８、図１０を参照）。
【０００４】
先ず、キャパシタ層間膜と支持体膜とを、順次成膜する。キャパシタ層間膜にはシリコン酸化膜を、支持体膜にはシリコン窒化膜を、それぞれ用いることができる。
【０００５】
次に、支持体膜を貫通し、キャパシタ層間膜内に達するキャパシタ孔部を形成する。ここで、メモリセル平面領域を蓄積電極の形成に最大限利用するため、隣接するキャパシタ孔部の分離幅はフォトリソ技術の最小加工寸法に近い寸法を用いて形成するとともに、孔部の径が大きくなるように形成する。この結果、メモリセル領域は、蓄積電極が高密度に形成され、その残りの領域には支持体膜が形成される。
【０００６】
次に、キャパシタ孔部内の側面及び底面を覆い、シリンダ型形状を有する蓄積電極を形成する。
次に、支持体膜に孔部（流通孔と呼ぶ）を形成するための開口パターンが形成されたフォトレジストマスクを、フォトリソ技術を用いて形成する。ここで、フォトレジストマスクが形成される支持体膜には蓄積電極が高密度に形成されているため、レジスト開口パターンを、支持体膜上のみを露出するように形成することは難しい。このため、レジスト開口パターンは、支持体膜とその支持体膜に隣接する蓄積電極の上面の一部を含む領域とを露出するように形成され、そのレジスト開口パターンの縁は蓄積電極上面を横切って形成される。
【０００７】
また、流通孔は、エッチング剤及び成膜ガスの流通性を高めるために、さらに開口パターンの大きさが拡大され、支持体膜から蓄積電極上面にかけて露出される面積が広げられることが要求されることもあった（特許文献１の段落００６１及び段落００６５を参照）。
【０００８】
次に、フォトレジストマスクを用いてエッチングを行い、レジスト開口パターンが開口された領域内の、蓄積電極に挟まれた部分に存在する支持体膜を除去することにより、流通孔を形成する。レジスト開口パターンで開口された蓄積電極周りの支持体膜は除去され、レジスト開口パターンで開口されなかった部分では蓄積電極周りが支持体膜で連結される。ここで、蓄積電極に支持体膜との連結部分を確実に形成するためには、レジスト開口パターンを形成するフォトリソ工程において、位置合わせずれ及び開口寸法変動が起きた場合であっても、レジストが蓄積電極上を覆う部分を形成するようにしなければならない。そのため、マスク設計の段階において、重ね合わせずれ及び開口寸法変動により位置の変動が予測される分だけ余裕（マージン）をもって、蓄積電極上をレジストで覆う部分が確保される。例えば、フォトレジストが蓄積電極上面の半分程度を覆うように形成され、残りの領域が開口されるようにマスク設計が行われる（特許文献１の図６、図８、図１０を参照）。
【０００９】
次に、流通孔を通してエッチング剤を浸入させ、キャパシタ層間膜を選択的にエッチング除去することにより、蓄積電極の外壁を露出する。
最後に、流通孔を通してガスを供給し、ＣＶＤ法によって容量絶縁膜と上部電極とを形成する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−２８３０２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１に開示された製造方法を本発明者が検討した結果、下記のような課題があることが分かった。
【００１２】
フォトレジストマスクを用いてエッチング処理をして、支持体膜に流通孔を形成する工程では、加工寸法精度が要求されるためにドライエッチングが用いられる。このドライエッチングにより、支持体膜が除去されて流通孔が形成されるとともに、マスクで覆われていない蓄積電極の上部の一部分がエッチングされて切り欠き部が形成される。
【００１３】
そして、エッチング処理により形成された蓄積電極の上部の切り欠き部には、基板垂直方向に延在した起立エッチング面と、基板と平行に延在する面と、が形成される。また、この起立エッチング面と蓄積電極の内側の面とが交わる部分には、角部が形成される。この角部は、基板垂直方向に延在して形成される。
【００１４】
図１９は、角部が形成された蓄積電極の形状を、支持体膜が存在する高さの位置で切った断面図である。ここで、開口パターンには、特許文献１の図９を用いた。図１９に示すように、起立エッチング面１１７ｂと蓄積電極１１７の内壁面１１７ｃとが交わる部分には、角度αを持つ角部１１７Ｂが形成される。
【００１５】
ところで、開口パターンは、マスク設計上、蓄積電極１１７の上面を横切るように配置されるが、フォトリソ工程での位置合わせずれ及び開口寸法の変動により、ウエハ面内で開口パターンの開口縁が蓄積電極１１７の上面を横切る位置が変動する。そして、その変動を反映して、角度αは場所によって、鋭角から鈍角までばらついてしまうという問題があった。ここで、蓄積電極１１７の上面を示す図１９は、角部１１７Ｂの角度αがおよそ５０度の鋭角に形成されている例である。
【００１６】
そして、鋭角を持つ角部１１７Ｂが形成された蓄積電極１１７上に、容量絶縁膜と上部電極とが形成されたキャパシタでは、角部に形成された容量絶縁膜に加わる電界強度が増大して、リーク電流の増大が発生することがあった。その結果、製品の消費電流の増大を引き起こしやすいという問題があった。
【課題を解決するための手段】
【００１７】
本発明の半導体装置の製造方法は、基板上に第１絶縁膜と第２絶縁膜とを順次形成する工程と、前記第２絶縁膜を貫いて前記第１絶縁膜内に達する孔部を形成する工程と、前記孔部の底部及び側面を覆うとともに断面視で凹字型の形状を有する電極を形成する工程と、前記電極上及び前記第２絶縁膜上に、前記電極の上面の一部から前記第２絶縁膜の上面の一部にかけて開口を有するマスクを形成する工程と、前記マスクを用いてドライエッチングを行い、前記開口から露出する前記第２絶縁膜を除去して当該第２絶縁膜に開口部を形成すると共に、前記開口から露出する前記電極の上部の一部を掘削して当該電極の上部に切り欠き部を形成する工程と、前記切り欠き部の端部の少なくとも一部を等方性エッチングにより削る工程と、を備えることを特徴とする。
【発明の効果】
【００１８】
本発明の半導体装置の製造方法によれば、基板上に層間膜と支持体膜とを形成した後、支持体膜から層間膜内にかけて開口した孔部内に、断面視で凹字型の形状を有する蓄積電極を形成し、その蓄積電極の上面の一部と支持体膜の上面の一部とを開口するマスクを形成する。そして、このマスクを用いてエッチングを行い、支持体膜に開口部を形成すると共に蓄積電極の上部の一部に切り欠き部を形成する。さらに、この切り欠き部の端部の少なくとも一部に対して等方的エッチング処理を行うことにより、切り欠き部の端部を丸める構成となっている。このように、切り欠き部の端部の一部が丸められるため、キャパシタの蓄積電極の端部での電界集中が緩和される。したがって、リーク電流の増加が抑制されたキャパシタが形成された半導体装置を製造することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態の製造方法により製造される半導体装置を示す図であり、（ａ）は、（ｂ）に示すＢ−Ｂ’線に沿った断面図、（ｂ）は、（ａ）中に示すＡ−Ａ’線に沿った断面図である。
【図２】第１の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図３】第１の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図４】第１の実施形態の半導体装置の製造方法を説明するための図であり、（ａ）は、（ｂ）中に示すＣ−Ｃ’線に沿った断面図、（ｂ）は平面図である。
【図５】第１の実施形態の半導体装置の製造方法を説明するための図であり、（ａ）は、（ｂ）中に示すＤ−Ｄ’線に沿った断面図、（ｂ）は平面図である。
【図６】第１の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図７】第１の実施形態の半導体装置の製造方法を説明するための図であり、（ａ）は、（ｂ）中に示すＦ−Ｆ’線に沿った断面図、（ｂ）は、（ａ）中に示すＥ−Ｅ’線に沿った断面図である。
【図８】第１の実施形態の半導体装置の製造方法を説明するための図であり、（ａ）は、（ｂ）中に示すＨ−Ｈ’線に沿った断面図、（ｂ）は、（ａ）中に示すＧ−Ｇ’線に沿った断面図である。
【図９】第１の実施形態の半導体装置の製造方法を説明するための図であり、（ａ）は、（ｂ）中に示すＪ−Ｊ’線に沿った断面図、（ｂ）は、（ａ）中に示すＩ−Ｉ’線に沿った断面図である。
【図１０】第１の実施形態の半導体装置の製造方法を説明するための図であり、（ａ）は、（ｂ）中に示すＬ−Ｌ’線に沿った断面図、（ｂ）は、（ａ）中に示すＫ−Ｋ’線に沿った断面図である。
【図１１】第３の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図１２】第３の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図１３】第３の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図１４】第３の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図１５】第３の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図１６】第４の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図１７】第４の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図１８】第４の実施形態の半導体装置の製造方法を説明するための工程断面図である。
【図１９】従来の半導体装置における、角部が形成された蓄積電極の形状を説明するための図であり、支持体膜が存在する高さの位置で切った断面図である。
【発明を実施するための形態】
【００２０】
＜第１の実施形態＞
以下、本発明を適用した第１の実施形態である半導体装置の製造方法について、この製造方法によって製造される半導体装置とともに、図面を参照して詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００２１】
先ず、本実施形態の製造方法により製造される半導体装置について説明する。
図１（ａ）及び図１（ｂ）は、本実施形態の半導体装置の製造方法によって製造される半導体装置を示す断面模式図である。図１（ａ）に示すように、半導体装置１は、シリンダ型キャパシタ構造を有するＤＲＡＭのメモリセルキャパシタである。具体的には、半導体装置１を構成する半導体基板２には、素子分離３と拡散層４，４’とが形成されている。また、半導体基板１上にはゲート絶縁膜５が形成されており、このゲート絶縁膜５上にはゲート電極６とゲート窒化膜７とが順次積層されて設けられている。また、半導体基板１上には、ゲート絶縁膜５、ゲート電極６及びゲート窒化膜７を覆うように窒化膜スペーサ８が充填されており、この窒化膜スペーサ８上にはゲート上層間膜９が設けられている。また、ゲート上層間膜９と窒化膜スペーサ８とを貫通するように、セルコンタクトプラグ１０，１０’が設けられている。ここで、一方のセルコンタクトプラグ１０の下端は拡散層４と接続されており、他方のセルコンタクトプラグ１０’の下端は拡散層４’と接続されている。
【００２２】
ゲート上層間膜９上には、セルコンタクトプラグ上層間膜１１が設けられている。そして、このセルコンタクトプラグ上層間膜１１を貫通するようにビット線コンタクトプラグ１２が設けられており、セルコンタクトプラグ１０’の上端とビット線コンタクトプラグ１２とが接続されている。さらに、ビット線コンタクトプラグ１２上には、ビット線１３が設けられている。
【００２３】
セルコンタクトプラグ上層間膜１１上には、ビット線１３を覆うようにビット線上層間膜１４が設けられている。そして、ビット線上層間膜１４とセルコンタクトプラグ上層間膜１１を貫通するようにキャパシタコンタクトプラグ１５が設けられており、セルコンタクトプラグ１０の上端とキャパシタコンタクトプラグ１５とが接続されている。さらに、ビット線上層間膜１４上には、ストッパ絶縁膜１６が設けられている。
【００２４】
ストッパ絶縁膜１６を貫通するように、蓄積電極１７が設けられている。この蓄積電極１７は、図１に示すように、断面視で凹字型の形状を有する筒状の電極であり、下端がキャパシタコンタクトプラグ１５と接続されるとともに、上端が支持体膜１８に接続されて支持されている。また、ストッパ絶縁膜１６上、蓄積電極１７及び支持体膜１８の表面は、容量絶縁膜１９に被覆されている。そして、容量絶縁膜１９に被覆されたストッパ絶縁膜１６、蓄積電極１７及び支持体膜１８を覆うように上部電極２０が設けられている。さらに、上部電極２０上には上部電極上層間膜２１が設けられており、この上部電極上層間膜２１上には配線２２と配線上層間膜２３とが設けられている。
【００２５】
図１（ｂ）は、図１（ａ）中に示すＡ−Ａ’線に沿った断面模式図である。図１（ｂ）に示すように、蓄積電極１７の上部の一部には、切り欠き部２９が設けられている。切り欠き部２９が設けられた蓄積電極１７の上部には、基板垂直方向に延在する先端部１７Ａが形成されている。この先端部１７Ａの角部は、滑らかな曲面となっている。
すなわち、本実施形態の製造方法によって製造された半導体装置１は、図１（ｂ）に示すように、先端部１７Ａの角が丸められていることを特徴としている。
【００２６】
次に、本実施形態の半導体装置の製造方法について説明する。
本実施形態の半導体装置の製造方法は、基板上に第１絶縁膜と第２絶縁膜とを順次形成する工程（第１工程）と、前記第２絶縁膜を貫いて前記第１絶縁膜内に達する孔部を形成する工程（第２工程）と、前記孔部の底部及び側面を覆うとともに断面視で凹字型の形状を有する電極を形成する工程（第３工程）と、前記電極上及び前記第２絶縁膜上に、前記電極の上面の一部から前記第２絶縁膜の上面の一部にかけて開口を有するマスクを形成する工程（第４工程）と、前記マスクを用いてドライエッチングを行い、前記開口から露出する前記第２絶縁膜を除去して当該第２絶縁膜に開口部を形成すると共に、前記開口から露出する前記電極の上部の一部を掘削して当該電極の上部に切り欠き部を形成する工程（第５工程）と、前記切り欠き部の端部の少なくとも一部を等方性エッチングにより削る工程（第６工程）と、を備えて概略構成されている。以下、各工程について、図２〜図１０を参照しながら詳細に説明する。
【００２７】
（第１工程）
先ず、本実施形態の第１工程では、基板上に第１絶縁膜と第２絶縁膜とを順次形成する。
具体的には、先ず、半導体基板１に素子分離２と素子形成領域とを形成する。半導体基板１としては、例えば、シリコン基板、ゲルマニウム材料、シリコンゲルマニウム材料等から成る基板を用いることができる。また、ＳＯＩ基板等を用いることもできる。次に、素子形成領域にゲート絶縁膜５、ゲート電極６、ゲート窒化膜７を順次形成した後にパターニングを行い、ワード線を形成する。次に、ワード線をマスクとして拡散層４，４’をイオン注入により形成する。ワード線の側壁に窒化膜スペーサ８を形成する。ゲート上層間膜９を形成する。ゲート上層間膜９を貫き、拡散層４，４’に接続するセルコンタクトプラグ１０，１０’を形成する。セルコンタクトプラグ上層間膜１１を形成する。セルコンタクトプラグ上層間膜１１にビット線コンタクトプラグ１２を形成する。ビット線コンタクトプラグ１２に接続するビット線１３を形成する。ビット線１３上にビット線上層間膜１４を形成する。なお、ここまでの断面図は、省略する（図１を参照）。
【００２８】
次に、図２に示すように、ビット線上層間膜１４にセルコンタクトプラグ１０に接続するキャパシタコンタクトプラグ１５を形成する。次に、キャパシタコンタクトプラグ１５上にストッパ絶縁膜１６を形成する。ストッパ絶縁膜１６には窒化膜を用いることができる。また、ストッパ絶縁膜１６は、例えば１００ｎｍの膜厚で成膜する。
なお、本実施形態の第１工程では、上記ストッパ絶縁膜１６まで形成されたものを基板と称する。
【００２９】
次に、基板を構成するストッパ絶縁膜１６上に、キャパシタ層間膜（第１絶縁膜）２４と、支持体膜（第２絶縁膜）１８と、を順次形成する。
キャパシタ層間膜２４は、例えば、シリコン酸化膜を用いて、１．５μｍの膜厚で成膜する。また、キャパシタ層間膜２４の材料としては、ＢＰＳＧ（Boro-phospho silicate glass）膜、ＳＯＧ（Spin-on-Glass）膜等を用いても良い。
支持体膜１８は、例えば、シリコン窒化膜を用いて、１００ｎｍの膜厚で成膜する。また、支持体膜１８の材料としては、タンタル酸化膜等、キャパシタ層間膜２４を除去するエッチングに対して選択比が得られる材料を用いることができる。
【００３０】
（第２工程）
次に、本実施形態の第２工程では、第２絶縁膜を貫いて第１絶縁膜内に達する孔部を形成する。すなわち、キャパシタの下部電極を形成するためのキャパシタ孔部（孔部）２５を、フォトリソ技術及びドライエッチング技術を用いて開口する。
具体的には、図３に示すように、例えば、筒状のキャパシタ孔部２５を、支持体膜（第２絶縁膜）１８、キャパシタ層間膜（第２絶縁膜）２４及びストッパ絶縁膜１６を貫通すると共に、キャパシタコンタクトプラグ１５の上面が露出するように形成する。
【００３１】
（第３工程）
次に、本実施形態の第３工程では、上記孔部の底部及び側面を覆うとともに断面視で凹字型の形状を有する電極を形成する。
具体的には、先ず、図３に示すように、キャパシタ孔部２５の底部及び側壁（側面）から支持体膜１８上にかけて、蓄積電極膜１７を成膜する。蓄積電極膜１７は、例えば、窒化チタン（ＴｉＮ）膜を用いて３０ｎｍの膜厚とする。また、蓄積電極膜１７の材料としては、チタン膜を１０ｎｍ、窒化チタン膜を２０ｎｍとした積層膜等を用いても良い。なお、蓄積電極膜１７は、キャパシタ孔部２５を埋め込まないような膜厚で成膜する。
【００３２】
次に、図３に示すように、蓄積電極膜１７が成膜されたキャパシタ孔部２５の内部に保護絶縁膜２６を埋め込む。保護絶縁膜２６は、例えば、シリコン酸化膜を用いて、１００ｎｍの膜厚で成膜する。
【００３３】
次に、図４（ａ）に示すように、支持体膜１８上に積層された保護絶縁膜２６と蓄積電極膜１７とを、順次、ＣＭＰ法により研磨除去する。これにより、キャパシタ孔部２５内に蓄積電極１７が形成される。また、キャパシタ孔部２５内に埋め込まれた蓄積電極（電極）１７は、断面視で凹字型の形状を有している。そして、この蓄積電極１７の内部には、保護絶縁膜２６が充填されている。なお、支持体膜１８上に積層された保護絶縁膜２６及び蓄積電極膜１７の除去方法としては、ＣＭＰ法以外にもドライエッチングによるエッチバックを行っても良い。
【００３４】
図４（ｂ）に示すように、キャパシタ孔部２５は、略楕円形状となっている。また、キャパシタ孔部２５の平面上のレイアウトは、高い充填密度が得られるよう配置されている。本実施形態では、上記第２工程において、フォトリソ技術は最小線幅１００ｎｍ（Ｆ＝１００ｎｍ）を用い、キャパシタ孔部２５の大きさは、長手方向が約２２０ｎｍ、短手方向が約２００ｎｍ、隣接電極間の分離幅が約１００ｎｍとなるように形成した。なお、図４（ａ）の断面図は、キャパシタ孔部２５の短手方向の断面を示しており、キャパシタ孔部２５の開口幅は約１８０ｎｍである。ここで、本実施形態の製造方法では、蓄積電極１７の短手方向をＸ軸、長手方向をＹ軸と定義する。
【００３５】
（第４工程）
次に、本実施形態の第４工程では、電極上及び第２絶縁膜上に、電極の上面の一部から第２絶縁膜の上面の一部にかけて開口を有するマスクを形成する。
具体的には、図５（ａ）及び図５（ｂ）に示すように、支持体膜１８上及び、キャパシタ孔部２５内に埋め込まれた蓄積電極１７と保護絶縁膜２６との上にフォトレジスト膜を成膜した後、フォトリソ技術を用いて蓄積電極１７の上面１７ａの一部から支持体膜１８の上面１８ａの一部にかけて露出するように開口２７ａを形成する。このようにして、開口２７ａを有するフォトレジストマスク（マスク）２７を形成する。ここで、開口２７ａは、支持体膜１８に後述する流通孔２８を形成するために設けられており、例えば、１５０ｎｍの開口幅に形成する。
【００３６】
図５（ｂ）に示すように、本実施形態では、蓄積電極１７上面の短辺方向の２／３程度がフォトレジストマスク２７によって覆われ、蓄積電極１７上面の短辺方向の約１／３である約５０ｎｍの部分が開口２７ａから露出されている場合である。尚、実施形態の蓄積電極１７のレイアウトは、上記特許文献１の図９に示す開口部のパターンであって、開口２７ａから露出する蓄積電極１７の長手方向がより長く形成されるレイアウトを用いた例である。
【００３７】
なお、本実施形態では、フォトリソ工程において、露光機の重ね合わせ精度に起因する±２０ｎｍの範囲内の位置合わせ変動が発生する。また、露光・現像工程での製造ばらつきに起因する±１５ｎｍの範囲内の開口寸法の変動が発生する。したがって、本実施形態では、チップ内やウエハ内で、蓄積電極１７の位置に対してフォトレジストマスク２７の開口端の位置は、±３５ｎｍの範囲内で変動する。
【００３８】
（第５工程）
次に、本実施形態の第５工程では、マスクを用いてドライエッチングを行い、上記開口から露出する第２絶縁膜を除去して第２絶縁膜に開口部を形成すると共に、開口から露出する電極の上部の一部を掘削して当該電極の上部に切り欠き部を形成する。
具体的には、先ず、図６に示すように、フォトレジストマスク２７を用いて異方性ドライエッチング処理を行い、開口２７ａから露出する支持体膜１８を除去する。また、支持体膜１８がエッチングされると共に保護絶縁膜２６、支持体絶縁膜１８の下方のキャパシタ層間膜２４もエッチングされる。これにより、流通孔（開口部）２８が形成される。なお、異方性ドライエッチングには、ＣＦ４を含むガスを用いることができる。
【００３９】
また、この異方性ドライエッチングにより、フォトレジストマスク２７の開口２７ａから露出する蓄積電極１７の上面１７ａもエッチングされる。本実施形態では、具体的には、蓄積電極１７は、高さ方向に８０ｎｍ程度エッチングされる。これにより、図７（ｂ）に示すように、蓄積電極１７の上部の一部、すなわち、フォトレジストマスク２７の開口２７ａから露出する蓄積電極１７の上部が流通孔２８に切り欠かれることにより、切り欠き部２９が形成される。そして、フォトレジストマスク２７の開口２７ａの縁に沿って、基板垂直方向に起立したエッチング面２８ａが形成される。なお、上記エッチング面２８ａは、流通孔２８の側壁を構成する。また、蓄積電極１７は、支持体膜１８、保護絶縁膜２６及びキャパシタ層間膜２４とエッチングレートが異なるため、流通孔２８における蓄積電極１７の上面の位置は、流通孔２８の底面の位置よりも高い位置となる。
【００４０】
次に、図７（ａ）に示すように、フォトレジストマスク２７を除去する。
図７（ｂ）に示すように、蓄積電極１７の上部であって、切り欠き部２９の端部の一部である先端部１７Ａには、基板垂直方向に延在する上記エッチング面２８ａと一体化しているエッチング面（側面）１７ｂが形成される。そして、このエッチング面１７ｂと蓄積電極１７の内壁面１７ｃとの交角に角部１７Ｂが形成される。また、角部１７Ｂは、例えば、５０度の鋭角に形成されている。なお、図７（ｂ）では、上述した流通孔２８を形成する際の、フォトレジストマスク２７の開口２７ａ形成におけるフォトリソ工程での重ね合わせ位置ずれ及び寸法変動が生じていない場合を示している。
【００４１】
本実施形態では、蓄積電極１７の転倒を防止する観点からは、蓄積電極１７の外周縁において、支持体膜１８との連結部分の長さが不連結部分の長さよりも長い方が好ましい。これは、蓄積電極１７の外周縁において不連結部分の長さが連結部分の長さよりも長くなると、蓄積電極１７が支持体膜１８から外れやすい構造になるためである。
【００４２】
（第６工程）
本実施形態の第６工程では、上記切り欠き部の端部の少なくとも一部を等方性エッチングにより削る。具体的には、蓄積電極１７の露出部に対して等方性エッチングを行う。ここで、図８（ａ）及び図８（ｂ）に示すように、蓄積電極１７の内壁面１７ｃは保護絶縁膜（絶縁膜）２６で保護されており、外壁面１７ｄはキャパシタ層間膜２４で保護されている。したがって、図８（ａ）に示すように、蓄積電極１７の上面と、図８（ｂ）に示すように、切り欠き部２９の端部を構成する先端部１７Ａのエッチング面１７ｂとが露出し、これらの部分がエッチングされる。
【００４３】
エッチングは等方性エッチングで行う。エッチング方法は湿式エッチングで、エッチング液は、アンモニア過水液（ＡＰＭ）を用いることができる。ここで、アンモニア過水液は、アンモニア、過酸化水素水、水を混合して調製される。このアンモニア過水液の、窒化チタン膜及びチタン膜のエッチング速度は２０（ｎｍ／ｍｉｎ）である。一方、シリコン窒化膜及びシリコン酸化膜のエッチング速度は０．５（ｎｍ／ｍｉｎ）である。すなわち、窒化チタン膜又はチタン膜と、シリコン窒化膜又はシリコン酸化膜と、の選択比は、４０対１となる。
【００４４】
本実施形態では、上記アンモニア過水液を用いて、１分間エッチングを行ない、窒化チタン膜２０ｎｍをエッチングする。これにより、図８（ａ）に示すように、蓄積電極１７は、上面がエッチングされて高さ方向に約２０ｎｍ低くなると共に、端部が円形状に丸められる。また、図８（ｂ）に示すように、切り欠き部２９の縁に形成されていたエッチング面１７ｂがエッチングされて、支持体膜１８側に約２０ｎｍ後退すると共に、先端部１７Ａは曲面状に丸められる。すなわち、図７（ｂ）に示すように、５０度の角度をなしていた角部１７Ｂが丸められて消失する。
【００４５】
ここで、等方性エッチングのエッチング量は、蓄積電極１７の膜厚の半分以上相当をエッチングするように行うことが好ましい。このような条件でエッチングすることにより、蓄積電極１７の先端部１７Ａが丸められた形状とすることができる。したがって、キャパシタの蓄積電極１７の先端部１７Ａで電界集中が緩和されて、リーク電流の増加が抑制される構造を形成することができる。
【００４６】
なお、等方性エッチングに用いるエッチング液は、上記アンモニア過水液に限定されるものではなく、過酸化水素水を含むエッチング液であれば良い。このようなエッチング液としては、例えば、硫酸過水液（ＳＰＭ）、塩酸過水液（ＨＰＭ）等を挙げることができる。
【００４７】
また、図８（ａ）に示すように、上述の等方性エッチングにおいてエッチング量が増えるほど蓄積電極１７の高さが低くなる。このように、蓄積電極１７の上部であって支持体膜１８と接す部分では、蓄積電極１７と支持体膜１８との接触部分が少なくなるほど、支持体による支持強度が不足していくため、上記等方性エッチングにおけるエッチング量は少ない方が好ましい。
【００４８】
（第７工程）
本実施形態では、第６工程の後に、以下に説明する第７工程をさらに備えている。本実施形態の第７工程では、第１絶縁膜を選択的にエッチング除去して前記電極の外壁面を露出させる。
具体的には、図９（ａ）に示すように、エッチングによりキャパシタ層間膜２４及び保護絶縁膜２６を選択的に除去して、蓄積電極１７の内壁面１７ｃ及び外壁面１７ｄを露出させる。上記エッチングとしては、エッチング液にフッ酸液（ＨＦ液）を用いた湿式エッチングを用いることができる。
【００４９】
ここで、フッ酸液によるシリコン酸化膜のエッチング速度は１（μｍ／ｍｉｎ）であり、シリコン酸化膜とシリコン窒化膜との選択比は８０：１である。本実施形態では、例えば、上記エッチングを２分間行い、キャパシタ層間膜２４を除去する。このエッチングの際、シリコン窒化膜からなる支持体膜１８は、表面から約２５ｎｍ程度エッチングされる。したがって、支持体膜１８は、高さ方向に５０ｎｍの厚さとなる。
【００５０】
また、図９（ｂ）に示すように、支持体膜１８は水平方向に２５ｎｍエッチングされるため、蓄積電極１７の先端部１７Ａが支持体膜１８の縁が作る線上から５ｎｍほど開口側に突き出る形状となる。
【００５１】
ところで、従来の製造方法では、蓄積電極１７の先端部１７Ａを丸めるためのエッチングを行わないため、キャパシタ層間膜２４及び保護絶縁膜２６をエッチング除去した後に平面視した場合に、支持体膜１８の縁から蓄積電極１７の先端部１７Ａが２５ｎｍほど突き出た形状となる。そして、上述したように支持体膜１８の縁から先端部１７Ａが突き出た蓄積電極１７上に容量絶縁膜、上部電極を形成したキャパシタでは、キャパシタの電流特性が増加する問題が発生するおそれがあった。
【００５２】
ここで、蓄積電極１７の先端部１７Ａを丸めるためのエッチングを行わずにキャパシタ層間膜２４及び保護絶縁膜２６をエッチング除去した後に形成される、支持体膜１８の縁から突き出た蓄積電極１７の先端部１７Ａは、蓄積電極１７の一部が除去されて切り欠き部２９が形成されているため、蓄積電極１７に対して垂直に加わる力に対して弱い構造、すなわち、曲げ応力に対して弱い構造になっている。そして、支持体膜１８の縁から平面方向に突き出た蓄積電極１７の先端部１７Ａは変形し易いため、容量絶縁膜１９の形成工程以降の高温のプロセス中において、熱応力が容量絶縁膜１９に加わり、容量絶縁膜１９にクラックが形成されやすいことが問題であった。また、蓄積電極１７の先端部１７Ａの支持体膜１８の縁からの突き出し量とキャパシタ特性評価との関係を調べた結果、蓄積電極１７の先端部１７Ａの支持体膜１８の縁からの突き出し量を、蓄積電極１７の厚さの１／２以下とすることにより、キャパシタ特性の劣化を抑制できることが確認されている。
【００５３】
上述したように、本実施形態の製造方法では、蓄積電極１７の切り欠き部の端部の少なくとも一部を等方性エッチングにより削る工程、すなわち先端部１７Ａの角部１７Ｂを丸める第６工程が設けられており、キャパシタ層間膜２４及び保護絶縁膜２６をエッチング除去した（第７工程）後の、蓄積電極１７の先端部１７Ａの支持体膜１８の縁からの突き出し量を小さくすることができる。これにより、容量絶縁膜１９の形成工程以降の高温のプロセス中において、熱応力に対して強い構造となるため、キャパシタの電気特性の劣化を抑制することができる。
【００５４】
次に、図１０（ａ）及び図１０（ｂ）に示すように、露出しているストッパ絶縁膜１６、蓄積電極１７及び支持体膜１８の表面を覆うように容量絶縁膜１９を形成する。容量絶縁膜１９は、例えば、ハフニウム酸化膜（ＨｆＯ２）膜を用いて、ＡＬＤ（Atomic Layer Deposition）法により１０ｎｍの膜厚で成膜する。また、容量絶縁膜１９の材料としては、タンタル酸化膜（Ｔａ２Ｏ５）、ジルコニウム酸化膜（ＺｒＯ２）等の高誘電率膜を用いることができる。
【００５５】
次に、図１０（ａ）及び図１０（ｂ）に示すように、容量絶縁膜１９に被覆されたストッパ絶縁膜１６、蓄積電極１７及び支持体膜１８を覆うように上部電極２０を形成する。具体的には、上部電極２０は、先ず、ＡＬＤ法により窒化チタン（ＴｉＮ）膜を３０ｎｍの膜厚で成膜する。次に、ＣＶＤ法により窒化チタン膜上にタングステン（Ｗ）膜を５０ｎｍの膜厚で成膜する。最後に、パターニングを行って上部電極２０を形成する。また、上部電極２０は、窒化チタン膜の上にドープトポリシリコンを成長させて３次元構造を有するシリンダキャパシタ間を埋め込んだ後、その上にタングステン膜を形成する構造としてもよい。
【００５６】
次に、上部電極２０上に上部電極上層間膜２１を形成する。次に、ビット線１３と接続する図示略のコンタクトを形成した後、このコンタクトに接続する配線２２を上部電極上層間膜２１上に形成する。最後に、配線２２上に配線上層間膜２３を形成する。
以上のようにして、図１に示す半導体装置１を製造することができる。
【００５７】
以上説明したように、本実施形態の半導体装置の製造方法によれば、表層にストッパ絶縁膜１６が形成された基板上にキャパシタ層間膜２４と支持体膜１８とを形成した後、支持体膜１８からストッパ絶縁膜１６にかけて開口したキャパシタ孔部２５内に、断面視で凹字型の形状を有する蓄積電極１７を形成し、その蓄積電極１７の上面１７ａの一部と支持体膜１８の上面１８ａの一部とを露出する開口２７ａを有するフォトレジストマスク２７を形成する。そして、このフォトレジストマスク２７を用いてエッチングを行い、支持体膜１８に流通孔２８を形成すると共に蓄積電極１７の上部に切り欠き部２９を形成する。さらに、この切り欠き部２９の先端部２９Ａに対して等方的エッチング処理を行うことにより、切り欠き部２９の端部の一部である先端部１７Ａの角部１７Ｂを削る構成となっている。このように、蓄積電極１７の端部の一部である先端部１７Ａが丸められるため、キャパシタの蓄積電極１７の先端部１７Ａでの電界集中が緩和される。したがって、リーク電流の増加が抑制されたキャパシタが形成された半導体装置１を製造することができる。
【００５８】
＜第２の実施形態＞
次に、本発明を適用した第２の実施形態である半導体装置の製造方法について説明する。第２の実施形態は、前述した第１の実施形態とは異なる方法で、蓄積電極１７の先端部１７Ａの丸めエッチングを行う方法に関するものである。したがって、本実施形態の半導体装置の製造方法については、第１の実施形態の半導体装置方法と同一の構成部分については同じ符号を付すると共に説明を省略する。
【００５９】
第１の実施形態の第６工程では、露出している蓄積電極１７の表面に対する等方性エッチングを湿式エッチングで行ったが、ドライエッチングを用いて行うこともできる。ドライエッチングは、エッチングガスに塩素を含むガスで行う。
【００６０】
具体的には、エッチング装置としてＩＣＰエッチャーを用いて、塩素ガス：１００ｓｃｃｍ（１．７×１０−１Ｐａ・ｍ３／ｓｅｃ）、ＢｉａｓＰｏｗｅｒ：３０Ｗ、ＳｏｕｒｃｅＰｏｗｅｒ：３００Ｗ、圧力：２０ｍＴｏｒｒ（２．７Ｐａ）の条件で等方性のドライエッチングを行う。
【００６１】
このドライエッチングのエッチングレートは、５（ｎｍ／ｓｅｃ）である。したがって、約４秒間エッチング処理を行うことにより蓄積電極１７を構成する窒化チタン膜が２０ｎｍ程度エッチングされて、蓄積電極１７の先端部１７Ａが丸められる。
【００６２】
以上説明したように、本実施形態の半導体装置の製造方法によれば、ウェットプロセスを用いることなく、簡便な方法により第１の実施形態と同様の効果を得ることができる。
【００６３】
＜第３の実施形態＞
次に、本発明を適用した第３の実施形態である半導体装置の製造方法について、図１１〜図１５を参照して詳細に説明する。上述した第１及び第２の実施形態では、第６工程において蓄積電極１７の上面がエッチングされて高さ方向に短くなるため、蓄積電極１７の上部と支持体膜１８との接触部分が小さくなってしまう。そこで、第３の実施形態では、第６工程のエッチングの際に蓄積電極１７の高さが低くならない方法を提供する。
【００６４】
本実施形態の半導体装置の製造方法は、第４工程の構成が、前述の第１の実施形態の第４工程の構成と異なるものであり、その他の工程については第１の実施形態と同一である。したがって、本実施形態の半導体装置の製造方法については、第１の実施形態の半導体装置方法と同一の構成部分については同じ符号を付すると共に説明を省略する。
【００６５】
（第４工程）
本実施形態の第４の工程では、先ず、図１１に示すように、支持体膜１８上及び、キャパシタ孔部２５内に埋め込まれた蓄積電極１７と保護絶縁膜２６との上にマスク絶縁膜３０を形成する。次に、図１２に示すように、マスク絶縁膜３０上にフォトレジストマスク２７を形成する。
【００６６】
（第５工程）
次に、図１２に示すように、第１の実施形態と同様に、フォトレジストマスク２７を用いてエッチングを行い、流通孔２８を形成する。次に、図１３に示すように、フォトレジストマスク２７のみを除去する。ここで、本実施形態では、マスク絶縁膜３０が残存しているため、流通孔２８が形成されている部分以外は露出しない。
【００６７】
（第６工程）
次に、図１４に示すように、蓄積電極１７の端部の丸めエッチングを行う。等方性エッチングには第２実施形態のドライエッチングを用いても良い。ここで、本実施形態では、マスク絶縁膜３０に被覆されているため、支持体膜１８と接続されている蓄積電極１７の上面がエッチングされない。
【００６８】
（第７工程）
次に、図１５に示すように、第１実施形態と同様にしてキャパシタ層間膜２４及び保護絶縁膜２６をエッチングする。このエッチングにより、支持体膜１８は、第１実施形態と同様に側面から約２５ｎｍエッチングされる。しかしながら、本実施形態によれば、蓄積電極１７の上端部１７Ｃが第６工程においてエッチングされていないため、蓄積電極１７の上部と支持体膜１８との高さ方向の接触長さを充分に確保することができる。したがって、支持体膜１８による蓄積電極１７の支持強度を向上させることができる。
【００６９】
＜第４の実施形態＞
次に、本発明を適用した第４の実施形態である半導体装置の製造方法について、図１６〜図１８を参照して詳細に説明する。第４の実施形態では、第３の実施形態で用いたマスク絶縁膜３０を用いることなく、第６工程のエッチングの際に蓄積電極１７の高さが低くならない方法を提供する。
【００７０】
本実施形態の半導体装置の製造方法は、第５工程及び第６工程の構成が、前述の第１の実施形態の構成と異なるものであり、その他の工程については第１の実施形態と同一である。したがって、本実施形態の半導体装置の製造方法については、第１の実施形態の半導体装置方法と同一の構成部分については同じ符号を付すると共に説明を省略する。
【００７１】
（第５工程）
本実施形態の第５工程は、図１６に示すように、第１の実施形態と同様にして流通孔２８を形成する。ここで、本実施形態では、流通孔２８の形成後にフォトレジストマスク２７を除去せずに、以下の第６工程を行うことを特徴としている。
【００７２】
（第６工程）
本実施形態の第６工程は、図１７に示すように、フォトレジストマスク２７を残した状態で、蓄積電極１７の端部の丸めエッチングを行う。ここで、等方性エッチングには第２実施形態のドライエッチングを用いる。本実施形態では、フォトレジストマスク２７に被覆されているため、支持体膜１８と接続されている蓄積電極１７の上面がエッチングされない。すなわち、本実施形態によれば、第３の実施形態のマスク絶縁膜３０を形成することなく、支持体膜１８と接続されている蓄積電極１７の上面を保護することができる。
【００７３】
（第７工程）
次に、図１８に示すように、フォトレジストマスク２７を除去した後、第１実施形態と同様にしてキャパシタ層間膜２４及び保護絶縁膜２６をエッチングする。このエッチングにより、支持体膜１８は、第１実施形態と同様に側面から約２５ｎｍエッチングされる。しかしながら、本実施形態によれば、蓄積電極１７の上端部１７Ｃが第６工程においてエッチングされていないため、蓄積電極１７の上部と支持体膜１８との高さ方向の接触長さを充分に確保することができる。したがって、支持体膜１８による蓄積電極１７の支持強度を向上させることができる。
【００７４】
以上説明したように、本実施形態の半導体装置の製造方法によれば、マスク絶縁膜３０を形成することなく、第３の実施形態と同様の構造を有する半導体装置を低コストで製造することができる。
【００７５】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、上述した第１乃至第４の実施形態では、蓄積電極１７の材料として窒化チタン膜の例を示したが、本発明は窒化チタンを含有する材料に限定されるものではなく、チタン（Ｔｉ）膜、タングステン（Ｗ）膜などの高融点金属膜、あるいはそれらの積層膜を適用することができる。
【符号の説明】
【００７６】
１…半導体装置
２…半導体基板
３…素子分離
４，４’…拡散層
５…ゲート絶縁膜
６…ゲート電極
７…ゲート窒化膜
８…窒化膜スペーサ
９…ゲート上層間膜
１０，１０’…セルコンタクトプラグ
１１…セルコンタクトプラグ上層間膜
１２…ビット線コンタクトプラグ
１３…ビット線
１４…ビット線上層間膜
１５…キャパシタコンタクトプラグ
１６…ストッパ絶縁膜
１７…蓄積電極、蓄積電極膜（電極）
１７Ａ…先端部
１７Ｂ…角部（切り欠き部の端部の一部）
１７Ｃ…上端部
１７ａ…上面
１７ｂ…エッチング面（側面）
１７ｃ…内壁面
１７ｄ…外壁面
１８…支持体膜（第２絶縁膜）
１８ａ…上面
１９…容量絶縁膜
２０…上部電極
２１…上部電極上層間膜
２２…配線
２３…配線上層間膜
２４…キャパシタ層間膜（第１絶縁膜）
２５…キャパシタ孔部（孔部）
２６…保護絶縁膜（絶縁膜）
２７…フォトレジストマスク（マスク）
２７ａ…開口
２８…流通孔（開口部）
２８ａ…エッチング面
２９…切り欠き部
３０…マスク絶縁膜
【図１】
2011035108.tif 000002
【図２】
2011035108.tif 000003
【図３】
2011035108.tif 000004
【図４】
2011035108.tif 000005
【図５】
2011035108.tif 000006
【図６】
2011035108.tif 000007
【図７】
2011035108.tif 000008
【図８】
2011035108.tif 000009
【図９】
2011035108.tif 000010
【図１０】
2011035108.tif 000011
【図１１】
2011035108.tif 000012
【図１２】
2011035108.tif 000013
【図１３】
2011035108.tif 000014
【図１４】
2011035108.tif 000015
【図１５】
2011035108.tif 000016
【図１６】
2011035108.tif 000017
【図１７】
2011035108.tif 000018
【図１８】
2011035108.tif 000019
【図１９】
2011035108.tif 000020