(57)【要約】【課題】デジタルコヒーレント受信において、立ち上げ時および信号断復帰時のライン側同期に時間がかかったり、同期がかからなかったりというリスクを回避する。【解決手段】デジタルコヒーレント受信方式を採用し、受信信号のサンプリングおよびデジタル信号処理の内部クロックを、立ち上げ時もしくは信号断時には外部クロックに同期させ、通常動作時には受信信号のラインクロックに同期させる光通信装置であって、デジタル信号処理過程の信号からサンプリングのずれを示す位相信号を生成する位相検出部と、前記位相信号の振幅が所定の閾値を超えている場合に、前記外部クロックから前記ラインクロックへの切替を指示するクロック切替判定部とを備える。【選択図】図３
2011035551.tif 000002
【特許請求の範囲】
【請求項１】
デジタルコヒーレント受信方式を採用し、受信信号のサンプリングおよびデジタル信号処理の内部クロックを、立ち上げ時もしくは信号断時には外部クロックに同期させ、通常動作時には受信信号のラインクロックに同期させる光通信装置であって、
デジタル信号処理過程の信号からサンプリングのずれを示す位相信号を生成する位相検出部と、
前記位相信号の振幅が所定の閾値を超えている場合に、前記外部クロックから前記ラインクロックへの切替を指示するクロック切替判定部と
を備えたことを特徴とする光通信装置。
【請求項２】
請求項１に記載の光通信装置において、
前記受信信号の振幅が所定値を超えているか否かを検出するピーク検出部を更に備え、
前記クロック切替判定部は、前記ピーク検出部が前記受信信号の振幅が所定値を超えていることを示していることを条件に前記外部クロックから前記ラインクロックへの切替を指示する
ことを特徴とする光通信装置。
【請求項３】
請求項１または２のいずれか一項に記載の光通信装置において、
前記内部クロックの周波数を計測する周波数計測部を更に備え、
前記クロック切替判定部は、前記周波数計測部の計測結果が示す周波数が許容範囲以内であることを条件に前記外部クロックから前記ラインクロックへの切替を指示する
ことを特徴とする光通信装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の光通信装置において、
前記内部クロックを発生する電圧制御発振部の任意時点の制御電圧の値を基準とした固定値を生成する固定値生成部を更に備え、
前記クロック切替判定部は、前記外部クロックから前記ラインクロックへの切替に先立って、前記電圧制御発振部の制御電圧を目標値＋αで固定する
ことを特徴とする光通信装置。
【請求項５】
請求項１に記載の光通信装置において、
前記受信信号の振幅が所定値を超えているか否かを検出するピーク検出部と、
前記内部クロックを発生する電圧制御発振部の任意時点の制御電圧の値を基準とした固定値を生成する固定値生成部と、
前記内部クロックの周波数を計測する周波数計測部と
を更に備え、
前記クロック切替判定部は、前記ピーク検出部の検出信号により信号断を検出した際に、前記固定値生成部により前記電圧制御発振部の制御電圧を信号断発生直前の値に固定し、前記周波数計測部の計測結果が示す周波数が許容範囲以内でなくなった場合に前記外部クロックへの切替を指示する
ことを特徴とする光通信装置。
【請求項６】
デジタルコヒーレント受信方式を採用し、受信信号のサンプリングおよびデジタル信号処理の内部クロックを、立ち上げ時もしくは信号断時には外部クロックに同期させ、通常動作時には受信信号のラインクロックに同期させる光通信装置の制御方法であって、
デジタル信号処理過程の信号からサンプリングのずれを示す位相信号を生成する位相検出工程と、
前記位相信号の振幅が所定の閾値を超えている場合に、前記外部クロックから前記ラインクロックへの切替を指示するクロック切替判定工程と
を備えたことを特徴とするクロック切替制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超高速光通信に対応するためのデジタルコヒーレント受信の技術に関する。
【背景技術】
【０００２】
従来の光通信の受信方式としては主に直接検波方式が用いられていた。しかし、超高速光通信においては、ＯＳＮＲ（Optical Signal Noise Ratio）不足と波長分散等線形歪を解決するため、局発光およびアナログデジタルコンバータ（ＡＤＣ：Analog Digital Converter）を使用したデジタルコヒーレント受信が主流となりつつある（例えば、特許文献１参照。）。
【０００３】
超高速ということで、アナログデジタルコンバータのサンプリング周波数としてオーバーサンプリングするだけのハードウェア的な余裕がないため、要求される信号品質を満たすためには最適のタイミングでサンプリングする必要がある。
【０００４】
図１はデジタルコヒーレント受信のための構成例を示す図である。この例では、１シンボル当たり２回の最低限のサンプリングを行い、ガードナーＰＤ（ガードナー位相検出部）（例えば、非特許文献１参照。）で最適サンプリングからのズレを観測し、最適のタイミングとなるようにフィードバックをかけるようにしている。
【０００５】
ＱＰＳＫ変調（quadrature phase shift keying：４位相偏移変調）を例にとって説明すると、図１において、入力した信号光と、局発光発生部１０２で発生した局発光とを９０°光ハイブリッド部１０１に入力し、９０°の位相差をもつ光出力（ｉ信号、ｑ信号）からそれぞれ光電変換部１０３、１０４により電気信号に変換する。これをＡＣ（Alternating Current）結合部１０５、１０６を介して電気増幅部１０７、１０８により増幅し、Ａ／Ｄ変換部（ＡＤＣ）１１０に入力する。
【０００６】
Ａ／Ｄ変換部１１０は、電圧制御発振部（ＶＣＯ：Voltage Controlled Oscillator）１３１から与えられるクロック（ADC REFCLK）を内部で逓倍した信号に基づいて電気増幅部１０７、１０８からの信号をサンプリングしてデジタル化する。また、Ａ／Ｄ変換部１１０は、電圧制御発振部１３１から与えられるクロック（ADC REFCLK）を分周部１１１により分周した信号を、デジタル信号処理部（ＤＳＰ）１１３のクロックとして出力する。
【０００７】
デジタル信号処理部１１３は、Ａ／Ｄ変換部１１０から入力したｉ信号とｑ信号に対応する２系統のデジタル信号（例えば６ｂｉｔのパラレル信号）を、デマルチプレクサ部１１４により系統別に時系列に分配して出力する。例えば、デマルチプレクサ部１１４の出力は、上半分がｉ信号、下半分がｑ信号に対応しており、それぞれ上から時間的に早い順のデジタル信号（それぞれが例えば６ｂｉｔの信号）が割り当てられている。隣り合う出力の時間差は、サンプリング周期の時間差となる。
【０００８】
デマルチプレクサ部１１４の出力は波長分散補償部１１５に入力されて波長分散補償が行われ、波長分散補償部１１５の出力はデジタル位相補償部（ＰＨＡ：Phase Adjuster）１１６に入力されてデジタル位相補償が行われる。そして、デジタル位相補償部１１６の出力は適応等化型波形歪補償部・復調部１１７に入力されて波形歪補償と復調が行われる。
【０００９】
一方、デジタル位相補償部１１６の出力は、サンプリング位相制御部１１８のガードナー位相検出部１１９に入力される。図２はガードナー位相検出部１１９の信号関係を示す図である。Ｚ−１は１／２シンボルの遅延素子を示しており、デジタル位相補償部１１６（図１）の隣り合う出力間の時間差に対応している。例えば、ガードナー位相検出部１１９の要素１１９１内の信号点ａ、ｂ、ｃは図１のデジタル位相補償部１１６の信号点ａ、ｂ、ｃに相当する。図２において、ｉ信号とｑ信号の両者の時間的に対応する信号に対して要素１１９１と同様の演算を行い、それらの総和をとることにより位相信号を出力する。
【００１０】
図１に戻り、ガードナー位相検出部１１９の出力はフィルタ１２０を介してデジタル位相補償部１１６に位相補償量（θ）としてフィードバックされるとともに、セレクタ１２３、ループフィルタ１２６、Ｄ／Ａ変換部（ＤＡＣ：Digital Analog Converter）１２９、ローパスフィルタ１３０を順次に介して、前述した電圧制御発振部１３１の制御信号として与えられる。すなわち、高速のジッタ（Jitter）や局発光揺らぎによる影響は有限インパルス応答（ＦＩＲ）フィルタで構成したデジタル位相補償部１１６にフィードバックして取り除く。また、ワンダー等の低速のサンプリングからのずれについては、電圧制御発振部１３１によるＡ／Ｄ変換部１１０のクロック自体にフィードバックをかけて取り除くことでＦＩＲフィルタの段数を少なくしている。
【００１１】
Ａ／Ｄ変換部１１０のクロックや各信号処理を行うデジタル信号処理部１１３内部のクロックは、伝送されてくるデータのクロック（LINE側CLK）に周波数同期していないと波長分散等の補正処理がずれる。周波数同期していない場合は、実際の位相に対しガードナー位相検出部１１９の出力の値が小さくなる。これは、波形整形されていないことで、サンプリングしたデータはレベルがランダムなものとなり、総和をとる際に互いに打ち消しあって小さな値となってしまうためである。
【００１２】
そこで、立ち上げ（起動）時には、デジタル信号処理部１１３のクロックを水晶発振器等から作った例えば±２０ｐｐｍの基準クロック（外部REFCLK）にまず周波数同期させておいて、その後、伝送されてきたデータのクロック（LINE側CLK）に切替を行うようにしている。図１において、外部クロック発生部１１２が水晶発振器等から作った例えば±２０ｐｐｍの基準クロック（外部REFCLK）に相当し、Ａ／Ｄ変換部１１０の分周部１１１から入力されるクロックとともに位相検出部１２１で位相検出を行う。そして、立ち上げ時にはセレクタ１２３を位相検出部１２１側にすることで、ループフィルタ１２６、Ｄ／Ａ変換部１２９、ローパスフィルタ１３０、電圧制御発振部１３１、分周部１１１、位相検出部１２１というループが形成され、デジタル信号処理部１１３のクロックは外部クロック発生部１１２の外部REFCLKに同期したものとなる。
【００１３】
通常運用中における信号断（ＬＯＳ：Loss Of Signal）時においても、伝送されてくるデータ自体が消失するため、基準クロック（外部REFCLK）に切り戻しを行い、信号断の解除の後に、伝送されてきたデータのクロック（LINE側CLK）に切替を行う。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００８−２７８２４９号公報
【特許文献２】特開平５−３０８３２５号公報
【非特許文献】
【００１５】
【非特許文献１】F. M. Gardner, “A BPSK/QPSK timing-error detector for sampledreceivers,” IEEE Trans. Commun., vol. COM-34, pp.423-429, May 1986.
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上述したように、デジタルコヒーレント受信においては、立ち上げ時および信号断時に基準クロック（外部REFCLK）にまず周波数同期させておいて、その後、伝送されてきたデータのクロック（LINE側CLK）に切替を行うものであるが、何をトリガーとして切替を行うのかという問題がある。
【００１７】
従来の直接検波では、そのトリガーとして、信号光から取得した直流（ＤＣ）レベルの光入力の信号や、ピーク検出部等により取得した交流（ＡＣ）レベルの光入力の信号を使用していた。従来の直接検波では、伝送路上で波形の整形が行われているため、既に波形は受信機入力の段階で整形されており、その波形を使用してクロックを生成していた。そのため、入力信号が入った時点でクロックをライン側に切り替えていた。通常運用中に信号断で基準クロックへ切り戻しを行った場合も、入力信号が入った時点で入力波形も整形されているため、クロックの再生が比較的早くできる。よって、切り戻してもそれほど復帰時に時間がかからなかった。
【００１８】
しかし、デジタルコヒーレント受信では、Ａ／Ｄ変換部へのクロックはサンプリングデータだけでなく、同クロックに同期している分散補償等のデジタル信号処理部での各種信号処理にも影響するため、波形が歪んだ状態では正常に位相検出できない。そのため、単に入力が入ったというだけでライン側に切り替えてしまうと、同期が遅くなるだけでなく、引き込みができない可能性もある。その場合、再度非同期側へ切り替えることによりますます時間がかかってしまう。
【００１９】
また、電圧制御発振部の制御電圧を保持することで信号断の直前のクロック周波数を維持する技術が存在する（例えば、特許文献２参照。）。しかし、そのような技術を採用した場合であっても、温度ドリフト等で電圧制御発振部の出力周波数が変動することで入力波形がうまく整形されず、位相検出ができなくなり、信号断が解除されてもライン側同期がかからなくなる危険性がある。
【００２０】
上記の従来の問題点に鑑み、デジタルコヒーレント受信において、立ち上げ時および信号断復帰時のライン側同期に時間がかかったり、同期がかからなかったりというリスクを回避することのできる光通信装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
この光通信装置の一実施態様では、デジタルコヒーレント受信方式を採用し、受信信号のサンプリングおよびデジタル信号処理の内部クロックを、立ち上げ時もしくは信号断時には外部クロックに同期させ、通常動作時には受信信号のラインクロックに同期させる光通信装置であって、デジタル信号処理過程の信号からサンプリングのずれを示す位相信号を生成する位相検出部と、前記位相信号の振幅が所定の閾値を超えている場合に、前記外部クロックから前記ラインクロックへの切替を指示するクロック切替判定部とを備える。
【発明の効果】
【００２２】
開示の光通信装置にあっては、デジタルコヒーレント受信において、立ち上げ時および信号断復帰時のライン側同期に時間がかかったり、同期がかからなかったりというリスクを回避することができる。
【図面の簡単な説明】
【００２３】
【図１】デジタルコヒーレント受信のための構成例を示す図である。
【図２】ガードナー位相検出部の信号関係を示す図である。
【図３】一実施形態にかかる光通信装置の受信部の構成例を示す図である。
【図４】立ち上げ時の処理例を示すフローチャート（その１）である。
【図５】立ち上げ時の信号の流れを示す図である。
【図６】立ち上げ時の処理例を示すフローチャート（その２）である。
【図７】信号断時の処理例を示すフローチャート（その１）である。
【図８】信号断時の信号の流れを示す図である。
【図９】図７における処理ブロック＃１（ステップＳ２０５）の処理例を示すフローチャートである。
【図１０】信号断時の処理例を示すフローチャート（その２）である。
【発明を実施するための形態】
【００２４】
以下、本発明の好適な実施形態につき説明する。
【００２５】
＜構成＞
図３は一実施形態にかかる光通信装置の受信部の構成例を示す図である。
【００２６】
図３において、光通信装置１００は、９０°光ハイブリッド部（90°optical hybrid）１０１と、局発光発生部１０２と、光電変換部１０３、１０４と、ＡＣ結合部１０５、１０６と、電気増幅部１０７、１０８と、ピーク検出部１０９と、Ａ／Ｄ変換部（ＡＤＣ）１１０とを備えている。また、光通信装置１００は、外部クロック発生部１１２と、デジタル信号処理部（ＤＳＰ）１１３と、Ｄ／Ａ変換部（ＤＡＣ）１２９と、ローパスフィルタ１３０と、電圧制御発振部（ＶＣＯ）１３１とを備えている。
【００２７】
９０°光ハイブリッド部１０１は、信号光と局発光発生部１０２で発生した局発光とを入力し、９０°の位相差をもつ光信号（ｉ信号、ｑ信号）を出力し、光電変換部１０３、１０４はそれぞれを電気信号に変換する。この電気信号をＡＣ結合部１０５、１０６を介して電気増幅部１０７、１０８は入力し、増幅を行う。ピーク検出部１０９は、電気増幅部１０７、１０８の出力レベル（ＡＣレベル）が所定の閾値を超えた場合に検出信号（Peak detect）を出力する。Ａ／Ｄ変換部１１０は電気増幅部１０７、１０８の出力信号を入力し、電圧制御発振部１３１から与えられるクロック（ADC REFCLK）を内部で逓倍した信号（数十ＧＨｚのクロック）に基づいてサンプリングし、デジタル化して出力する。また、Ａ／Ｄ変換部１１０は、電圧制御発振部１３１から与えられるクロック（ADC REFCLK）を分周部１１１により分周した信号を、デジタル信号処理部（ＤＳＰ）１１３のクロックとして出力する。
【００２８】
デジタル信号処理部１１３は、デマルチプレクサ部１１４と、波長分散補償部１１５と、デジタル位相補償部（ＰＨＡ）１１６と、適応等化型波形歪補償部・復調部１１７と、サンプリング位相制御部１１８とを備えている。
【００２９】
デマルチプレクサ部１１４は、Ａ／Ｄ変換部１１０から入力したｉ信号とｑ信号に対応する２系統のデジタル信号（例えば６ｂｉｔのパラレル信号）を、系統別に時系列に分配して出力する。デマルチプレクサ部１１４の出力として、例えば、上半分をｉ信号、下半分をｑ信号に対応させ、それぞれ上から時間的に早い順のデジタル信号（それぞれが例えば６ｂｉｔの信号）を割り当てる。隣り合う出力の時間差は、サンプリング周期の時間差となる。
【００３０】
波長分散補償部１１５は、デマルチプレクサ部１１４の出力信号を入力し、波長分散補償（光伝送路で発生した波長分散による波形歪の補償）を行う。デジタル位相補償部１１６は、波長分散補償部１１５の出力信号を入力し、デジタル位相補償（ジッタ等の補償）を行う。適応等化型波形歪補償部・復調部１１７は、デジタル位相補償部１１６の出力信号を入力し、波形歪補償と信号の復調を行う。
【００３１】
一方、サンプリング位相制御部１１８は、ガードナー位相検出部（ガードナーＰＤ）１１９と、フィルタ１２０と、位相検出部（ＰＤ）１２１と、周波数計測部（Freq Counter）１２２と、セレクタ１２３、１２４、１２８と、クロック切替判定部１２５と、ループフィルタ（Loop Filter）１２６と、固定値生成部１２７とを備えている。
【００３２】
位相検出部１２１は、Ａ／Ｄ変換部１１０の分周部１１１から入力したクロックと、外部クロック発生部１１２から入力したクロック（外部REFCLK）の位相検出（位相比較）を行い、ＰＤ出力＃１を出力する。一方、ガードナー位相検出部１１９は、デジタル位相補償部１１６の出力から位相信号を出力し、フィルタ１２０を通してＰＤ出力＃２となる。セレクタ（SEL#1）１２３は、クロック切替判定部１２５の制御のもと、立ち上げ時もしくは信号断時にはＰＤ出力＃１側を選択し、ループフィルタ１２６、セレクタ１２８、Ｄ／Ａ変換部１２９、ローパスフィルタ１３０、電圧制御発振部１３１、Ａ／Ｄ変換部１１０へのループを形成することで、外部クロック発生部１１２の外部REFLKにADC REFCLKを同期させる。外部クロック発生部１１２からは規定周波数の例えば±２０ｐｐｍ相当のクロックを発生させることで、送信側のシンボルレートが±２０ｐｐｍ相当であることから、この外部REFLKに同期することでＬＩＮＥ同期していなくてもデジタル波形歪補償により波形歪は補償される。通常動作時には、セレクタ（SEL#1）１２３はＰＤ出力＃２側を選択することで、LINE側CLKにADC REFCLKを同期させる。
【００３３】
また、セレクタ（SEL#2）１２４は、クロック切替判定部１２５の制御のもと、フィルタ１２０からのＰＤ出力＃２か固定値（SEL#2固定値）を選択し、ジッタ吸収用のデジタル位相補償部１１６への位相補償量（θ）として出力する。
【００３４】
周波数計測部１２２は、外部クロック発生部１１２からの外部REFLKを使用して分周部１１１の出力クロックを例えば±１ｐｐｍ程度の精度で計測する。この計測結果は、ピーク検出部１０９の検出信号とともに、クロック切替判定部１２５における判定に用いられる。
【００３５】
固定値生成部１２７は、クロック切替判定部１２５の制御のもと、ループフィルタ１２６の任意時点の出力値を保持して出力し、更に、その値に固定値を付加もしくは削除する。
【００３６】
セレクタ（SEL#3）１２８は、クロック切替判定部１２５の制御のもと、ループフィルタ１２６の出力か固定値（SEL#3固定値）を選択し、Ｄ／Ａ変換部１２９に出力する。なお、ループフィルタ１２６は、クロック切替判定部１２５の制御により、初期値（積分値）を任意に設定できるようになっている。
【００３７】
＜クロック切替動作＞
図４は立ち上げ時の処理例を示すフローチャートである。
【００３８】
図４において、光通信装置１００の起動を行うと（ステップＳ１０１）、サンプリング位相制御部１１８は、Ｄ／Ａ変換部１２９の初期値としてループフィルタ１２６に初期値を設定する（ステップＳ１０２）。
【００３９】
次いで、サンプリング位相制御部１１８は、セレクタ（SEL#1）１２３をＰＤ出力＃１側にし、セレクタ（SEL#2）１２４を固定値側にし、セレクタ（SEL#3）１２８をループフィルタ１２６出力側にする（ステップＳ１０３）。図５はこの状態における信号の流れを示している。すなわち、立ち上げ時（信号断）ではガードナー位相検出部１１９の出力は０であり、信号光が入ってきたときにガードナー位相検出部１１９の感度が保てるように、外部REFCLKにＡ／Ｄ変換部１１０およびデジタル信号処理部１１３を同期させる。また、ジッタ吸収用のデジタル位相補償部１１６が動作しているとガードナー位相検出部１１９の信号出力が変動してしまうため、セレクタ（SEL#2）１２４を固定値側にしてデジタル位相補償部１１６への補償量は０で固定させておく。
【００４０】
図４に戻り、サンプリング位相制御部１１８は、Ｄ／Ａ変換部１２９の値の制御（REFCLK同期）を開始する（ステップＳ１０４）。
【００４１】
先ず、サンプリング位相制御部１１８は、周波数計測部１２２の値が目標許容範囲以内であるか否か判断し（ステップＳ１０５）、目標許容範囲以内でない場合（ステップＳ１０５のＮｏ）はその判断を繰り返す。
【００４２】
周波数計測部１２２の値が目標許容範囲以内である場合（ステップＳ１０５のＹｅｓ）、サンプリング位相制御部１１８は、Ｄ／Ａ変換部１２９の制御値を目標＋αとなるように固定値生成部１２７により固定する（ステップＳ１０６）。
【００４３】
次いで、セレクタ（SEL#1）１２３をＰＤ出力＃１側にし、セレクタ（SEL#2）１２４を固定値側にし、セレクタ（SEL#3）１２８を固定値側にする（ステップＳ１０７）。もし、REFCLKとLINE側CLKが位相まで一致してしまった場合は、ガードナー位相検出部１１９の出力信号は０となる。よって確実に位相検出できるようにするために、いったん外部REFCLKに同期した所から、固定値生成部１２７により電圧制御発振部１３１の値を外部REFCLKに同期した状態の制御電圧値から少しずらした値（例：±２０ｐｐｍ＋α）にし、セレクタ（SEL#3）１２８を固定値側にする。
【００４４】
次いで、サンプリング位相制御部１１８は、周波数計測部１２２の値が例えば±４０ｐｐｍ以内であるか否か判断する（ステップＳ１０８）。±４０ｐｐｍ以内でない場合（ステップＳ１０８のＮｏ）、当初のセレクタ設定（ステップＳ１０３）に戻る。
【００４５】
周波数計測部１２２の値が±４０ｐｐｍ以内である場合（ステップＳ１０８のＹｅｓ）、サンプリング位相制御部１１８は、ピーク検出部１０９の検出信号（Peak detect）が信号存在を示し、かつ、ガードナー位相検出部１１９の出力振幅が閾値以上であるか否か判断する（ステップＳ１０９）。ガードナー位相検出部１１９の出力は、
・光信号が入っていること
・ある程度周波数同期ができていること
の状態でないと振幅が出てこない。よって、ガードナー位相検出部１１９の出力信号を監視することで、信号入力があるだけでなく、LINE同期が引き込み可能であることを確認している。これにより、外部REFCLKからLINE側同期に切り替える際に確実に信号が入っていることを確認することができる。
【００４６】
ピーク検出部１０９の信号がないかガードナー位相検出部１１９の出力振幅が閾値以上でない場合（ステップＳ１０９のＮｏ）、周波数計測部１２２の値の判断（ステップＳ１０８）に戻る。
【００４７】
ピーク検出部１０９の検出信号があり、かつ、ガードナー位相検出部１１９の出力振幅が閾値以上である場合（ステップＳ１０９のＹｅｓ）、セレクタ（SEL#1）１２３をＰＤ出力＃２側にし、セレクタ（SEL#2）１２４をＰＤ出力＃２側にし、セレクタ（SEL#3）１２８をループフィルタ１２６出力側にする（ステップＳ１１０）。これにより、通常動作（LINE側同期）に移行する（ステップＳ１１１）。
【００４８】
図６は立ち上げ時の他の処理例を示すフローチャートである。通常のデータから取り出した位相情報とデジタル信号処理で生成したわざと位相がずれた信号データから取り出した位相情報との両方を利用した位相検出部を用意した場合の処理例である。この場合は、位相同期状態でも両方の出力が０になることはないため、周波数同期をわざわざずらす必要はない。
【００４９】
図６において、光通信装置１００の起動を行うと（ステップＳ１２１）、サンプリング位相制御部１１８は、Ｄ／Ａ変換部１２９の初期値としてループフィルタ１２６に初期値を設定する（ステップＳ１２２）。
【００５０】
次いで、サンプリング位相制御部１１８は、セレクタ（SEL#1）１２３をＰＤ出力＃１側にし、セレクタ（SEL#2）１２４を固定値側にし、セレクタ（SEL#3）１２８をループフィルタ１２６出力側にする（ステップＳ１０３）。
【００５１】
サンプリング位相制御部１１８は、Ｄ／Ａ変換部１２９の値の制御（REFCLK同期）を開始する（ステップＳ１２４）。
【００５２】
先ず、サンプリング位相制御部１１８は、周波数計測部１２２の値が目標許容範囲以内であるか否か判断し（ステップＳ１２５）、目標許容範囲以内でない場合（ステップＳ１２５のＮｏ）はその判断を繰り返す。
【００５３】
周波数計測部１２２の値が目標許容範囲以内である場合（ステップＳ１２５のＹｅｓ）、サンプリング位相制御部１１８は、続いて、ピーク検出部１０９の検出信号（Peak detect）が信号存在を示し、かつ、ガードナー位相検出部１１９の出力振幅が閾値以上であるか否か判断する（ステップＳ１２６）。ピーク検出部１０９の信号がないかガードナー位相検出部１１９の出力振幅が閾値以上でない場合（ステップＳ１２６のＮｏ）、その判断を繰り返す。
【００５４】
ピーク検出部１０９の検出信号があり、かつ、ガードナー位相検出部１１９の出力振幅が閾値以上である場合（ステップＳ１２６のＹｅｓ）、セレクタ（SEL#1）１２３をＰＤ出力＃２側にし、セレクタ（SEL#2）１２４をＰＤ出力＃２側にし、セレクタ（SEL#3）１２８をループフィルタ１２６出力側にする（ステップＳ１２７）。これにより、通常動作（LINE側同期）に移行する（ステップＳ１２８）。
【００５５】
図７は信号断時の処理例を示すフローチャートである。
【００５６】
図７において、光通信装置１００の通常動作に際し（ステップＳ２０１）、サンプリング位相制御部１１８は、ピーク検出部１０９の出力信号が消失するか否かにより信号断（ＬＯＳ発生）を判断する（ステップＳ２０２）。信号断でない場合（ステップＳ２０２のＮｏ）はその判断を繰り返す。
【００５７】
信号断の場合（ステップＳ２０２のＹｅｓ）、セレクタ（SEL#3）１２８の固定値側をＬＯＳ直前のＤ／Ａ変換部１２９の制御値となるように固定値生成部１２７により固定する（ステップＳ２０３）。
【００５８】
次いで、セレクタ（SEL#1）１２３をＰＤ出力＃２側にし、セレクタ（SEL#2）１２４をＰＤ出力＃２側にし、セレクタ（SEL#3）１２８を固定値側にする（ステップＳ２０４）。図８はこの状態における信号の流れを示している。すなわち、ピーク検出部１０９により入力断を検知したら、電圧制御発振部１３１を固定する。固定値はＬＯＳ直前の制御値にしておくことで、電圧制御発振部１３１の周波数はＬＯＳ発生前の値になり、すぐに信号光が復帰した場合は位相同期が短い時間でかかる。しかし、復帰まで時間がかかる場合は温度ドリフト等で電圧制御発振部１３１の発振周波数が変化することがあるため、光信号復帰時にLINE側クロックに同期できない可能性もある。そこで、周波数計測部１２２によって周波数をモニタし、閾値（例：±４０ｐｐｍ）を超えた場合はセレクタ１２３を外部REFCLK側にし、いったん外部REFCLKに同期させておく。その後、LINE側光信号が入ってきた場合に立ち上げ時と同様にLINE側同期に切り替える。
【００５９】
図７に戻り、処理ブロック＃１の処理を行う（ステップＳ２０５）。図９は図７における処理ブロック＃１（ステップＳ２０５）の処理例を示すフローチャートである。
【００６０】
図９において、ピーク検出部１０９の検出信号が復活するか否かによりＬＯＳ消失を判断する（ステップＳ２０５１）。ＬＯＳ消失でない場合（ステップＳ２０５１のＮｏ）、＃１から処理を抜ける。
【００６１】
ＬＯＳ消失である場合（ステップＳ２０５１のＹｅｓ）、ガードナー位相検出部１１９の出力振幅が出ていないか否か判断する（ステップＳ２０５２）。ガードナー位相検出部１１９の出力振幅が出ている場合（ステップＳ２０５２のＮｏ）、＃２から処理を抜ける。
【００６２】
ガードナー位相検出部１１９の出力振幅が出ていない場合（ステップＳ２０５２のＹｅｓ）、固定値生成部１２７によりセレクタ（SEL#3）１２８の固定値を＋αする（ステップＳ２０５３）。
【００６３】
次いで、ガードナー位相検出部１１９の出力振幅が出たか否か判断する（ステップＳ２０５４）。ガードナー位相検出部１１９の出力振幅が出た場合（ステップＳ２０５４のＹｅｓ）、＃２から処理を抜ける。
【００６４】
ガードナー位相検出部１１９の出力振幅が出ない場合（ステップＳ２０５４のＮｏ）、固定値生成部１２７によりセレクタ（SEL#3）１２８の固定値を戻す（ステップＳ２０５５）。すなわち、＋αした分を除去する。そして、＃１から処理を抜ける。
【００６５】
図７に戻り、処理ブロック＃１（ステップＳ２０５）が＃２から処理を抜けた場合、サンプリング位相制御部１１８は、ループフィルタ１２６の積分値をＬＯＳ直前のＤ／Ａ変換部１２９の制御値にする（ステップＳ２０６）。ループフィルタ１２６が制御ループに用いられていなかったことにより、ループフィルタ１２６内の積分器（図示せず）の値が狂った値になっているため、そのままＤ／Ａ変換部１２９に接続すると同期が外れてしまう可能性があるためである。
【００６６】
そして、セレクタ（SEL#1）１２３をＰＤ出力＃２側にし、セレクタ（SEL#2）１２４をＰＤ出力＃２側にし、セレクタ（SEL#3）１２８をループフィルタ１２６側にする（ステップＳ２０７）。そして、ＬＯＳ発生の判断（ステップＳ２０２）に戻る。
【００６７】
一方、処理ブロック＃１（ステップＳ２０５）が＃１から処理を抜けた場合、サンプリング位相制御部１１８は、周波数計測部１２２の値が例えば±４０ｐｐｍ以内であるか否か判断する（ステップＳ２０８）。周波数計測部１２２の値が±４０ｐｐｍ以内である場合（ステップＳ２０８のＹｅｓ）、処理ブロック＃１（ステップＳ２０５）に戻る。
【００６８】
周波数計測部１２２の値が±４０ｐｐｍ以内でない場合（ステップＳ２０８のＮｏ）、セレクタ（SEL#1）１２３をＰＤ出力＃１側にし、セレクタ（SEL#2）１２４を固定値側にし、セレクタ（SEL#3）１２８をループフィルタ１２６出力側にする（ステップＳ２０９）。
【００６９】
次いで、サンプリング位相制御部１１８は、周波数計測部１２２の値が目標許容範囲以内であるか否か判断し（ステップＳ２１０）、目標許容範囲以内でない場合（ステップＳ２１０のＮｏ）はその判断を繰り返す。
【００７０】
周波数計測部１２２の値が目標許容範囲以内である場合（ステップＳ２１０のＹｅｓ）、サンプリング位相制御部１１８は、Ｄ／Ａ変換部１２９の制御値を目標＋αとなるように固定する（ステップＳ２１１）。復帰の際にピーク検出部１０９の検出信号だけでなくガードナー位相検出部１１９の出力振幅が出ていることを確認するが、もしLINE側と位相まで一致している場合は振幅が出なくなっているため、ガードナー位相検出部１１９の出力が出ていない場合にはいったんセレクタ１２８の固定値をＬＯＳ直前の値から少し増加させることでガードナー位相検出部１１９の出力を確認する。ガードナー位相検出部１１９の出力が出ている場合はLINE同期を再び始める。
【００７１】
次いで、セレクタ（SEL#1）１２３をＰＤ出力＃１側にし、セレクタ（SEL#2）１２４を固定値側にし、セレクタ（SEL#3）１２８を固定値側にする（ステップＳ２１２）。
【００７２】
次いで、サンプリング位相制御部１１８は、周波数計測部１２２の値が例えば±４０ｐｐｍ以内であるか否か判断する（ステップＳ２１３）。±４０ｐｐｍ以内でない場合（ステップＳ２１３のＮｏ）、セレクタ設定（ステップＳ２０９）に戻る。
【００７３】
周波数計測部１２２の値が±４０ｐｐｍ以内である場合（ステップＳ２１３のＹｅｓ）、サンプリング位相制御部１１８は、ピーク検出部１０９の検出信号（Peak detect）が信号存在を示し、かつ、ガードナー位相検出部１１９の出力振幅が閾値以上であるか否か判断する（ステップＳ２１４）。ピーク検出部１０９の信号がないかガードナー位相検出部１１９の出力振幅が閾値以上でない場合（ステップＳ２１４のＮｏ）、周波数計測部１２２の値の判断（ステップＳ２１３）に戻る。
【００７４】
ピーク検出部１０９の信号があり、かつ、ガードナー位相検出部１１９の出力振幅が閾値以上である場合（ステップＳ２１４のＹｅｓ）、セレクタ（SEL#1）１２３をＰＤ出力＃２側にし、セレクタ（SEL#2）１２４をＰＤ出力＃２側にし、セレクタ（SEL#3）１２８をループフィルタ１２６出力側にする（ステップＳ２１５）。これにより、通常動作（LINE側同期）に移行する（ステップＳ２１６）。
【００７５】
図１０は信号断時の他の処理例を示すフローチャートであり、前述の位相同期状態でも出力が０にならないようにした位相検出部がある場合の処理例である。
【００７６】
図１０において、光通信装置１００の通常動作に際し（ステップＳ２２１）、サンプリング位相制御部１１８は、ピーク検出部１０９の出力信号が消失するか否かによりＬＯＳ発生を判断する（ステップＳ２２２）。ＬＯＳ発生でない場合（ステップＳ２２２のＮｏ）はその判断を繰り返す。
【００７７】
ＬＯＳ発生の場合（ステップＳ２２２のＹｅｓ）、セレクタ（SEL#3）１２８の固定値側をＬＯＳ直前のＤ／Ａ変換部１２９の制御値となるように固定値生成部１２７により固定する（ステップＳ２２３）。
【００７８】
次いで、セレクタ（SEL#1）１２３をＰＤ出力＃２側にし、セレクタ（SEL#2）１２４をＰＤ出力＃２側にし、セレクタ（SEL#3）１２８を固定値側にする（ステップＳ２２４）。
【００７９】
次いで、サンプリング位相制御部１１８は、ピーク検出部１０９の検出信号（Peak detect）が信号消失を示し、もしくは、ガードナー位相検出部１１９の出力振幅が閾値未満であるか否か判断する（ステップＳ２２５）。
【００８０】
ピーク検出部１０９の検出信号があり、かつ、ガードナー位相検出部１１９の出力振幅が閾値以上である場合（ステップＳ２２５のＮｏ）、サンプリング位相制御部１１８は、ループフィルタ１２６の積分値をＬＯＳ直前のＤ／Ａ変換部１２９の制御値にする（ステップＳ２２６）。
【００８１】
そして、セレクタ（SEL#1）１２３をＰＤ出力＃２側にし、セレクタ（SEL#2）１２４をＰＤ出力＃２側にし、セレクタ（SEL#3）１２８をループフィルタ１２６側にする（ステップＳ２２７）。そして、ＬＯＳ発生の判断（ステップＳ２２２）に戻る。
【００８２】
一方、ピーク検出部１０９の検出信号が信号消失を示すか、ガードナー位相検出部１１９の出力振幅が閾値未満である場合（ステップＳ２２５のＹｅｓ）、サンプリング位相制御部１１８は、周波数計測部１２２の値が例えば±４０ｐｐｍ以内であるか否か判断する（ステップＳ２２８）。周波数計測部１２２の値が±４０ｐｐｍ以内である場合（ステップＳ２２８のＹｅｓ）、ピーク検出信号等の判断（ステップＳ２２５）に戻る。
【００８３】
周波数計測部１２２の値が±４０ｐｐｍ以内でない場合（ステップＳ２０８のＮｏ）、セレクタ（SEL#1）１２３をＰＤ出力＃１側にし、セレクタ（SEL#2）１２４を固定値側にし、セレクタ（SEL#3）１２８をループフィルタ１２６出力側にする（ステップＳ２２９）。
【００８４】
次いで、サンプリング位相制御部１１８は、周波数計測部１２２の値が目標許容範囲以内であるか否か判断し（ステップＳ２３０）、目標許容範囲以内でない場合（ステップＳ２３０のＮｏ）はその判断を繰り返す。
【００８５】
周波数計測部１２２の値が目標許容範囲以内である場合（ステップＳ２３０のＹｅｓ）、サンプリング位相制御部１１８は、ピーク検出部１０９の検出信号（Peak detect）が信号存在を示し、かつ、ガードナー位相検出部１１９の出力振幅が閾値以上であるか否か判断する（ステップＳ２３１）。ピーク検出部１０９の検出信号がないかガードナー位相検出部１１９の出力振幅が閾値以上でない場合（ステップＳ２３１のＮｏ）、その判断を繰り返す。
【００８６】
ピーク検出部１０９の検出信号があり、かつ、ガードナー位相検出部１１９の出力振幅が閾値以上である場合（ステップＳ２３１のＹｅｓ）、セレクタ（SEL#1）１２３をＰＤ出力＃２側にし、セレクタ（SEL#2）１２４をＰＤ出力＃２側にし、セレクタ（SEL#3）１２８をループフィルタ１２６出力側にする（ステップＳ２３２）。これにより、通常動作（LINE側同期）に移行する（ステップＳ２３３）。
【００８７】
＜総括＞
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。
（付記１）
デジタルコヒーレント受信方式を採用し、受信信号のサンプリングおよびデジタル信号処理の内部クロックを、立ち上げ時もしくは信号断時には外部クロックに同期させ、通常動作時には受信信号のラインクロックに同期させる光通信装置であって、
デジタル信号処理過程の信号からサンプリングのずれを示す位相信号を生成する位相検出部と、
前記位相信号の振幅が所定の閾値を超えている場合に、前記外部クロックから前記ラインクロックへの切替を指示するクロック切替判定部と
を備えたことを特徴とする光通信装置。
（付記２）
付記１に記載の光通信装置において、
前記受信信号の振幅が所定値を超えているか否かを検出するピーク検出部を更に備え、
前記クロック切替判定部は、前記ピーク検出部が前記受信信号の振幅が所定値を超えていることを示していることを条件に前記外部クロックから前記ラインクロックへの切替を指示する
ことを特徴とする光通信装置。
（付記３）
付記１または２のいずれか一項に記載の光通信装置において、
前記内部クロックの周波数を計測する周波数計測部を更に備え、
前記クロック切替判定部は、前記周波数計測部の計測結果が示す周波数が許容範囲以内であることを条件に前記外部クロックから前記ラインクロックへの切替を指示する
ことを特徴とする光通信装置。
（付記４）
付記１乃至３のいずれか一項に記載の光通信装置において、
前記内部クロックを発生する電圧制御発振部の任意時点の制御電圧の値を基準とした固定値を生成する固定値生成部を更に備え、
前記クロック切替判定部は、前記外部クロックから前記ラインクロックへの切替に先立って、前記電圧制御発振部の制御電圧を目標値＋αで固定する
ことを特徴とする光通信装置。
（付記５）
付記１に記載の光通信装置において、
前記受信信号の振幅が所定値を超えているか否かを検出するピーク検出部と、
前記内部クロックを発生する電圧制御発振部の任意時点の制御電圧の値を基準とした固定値を生成する固定値生成部と、
前記内部クロックの周波数を計測する周波数計測部と
を更に備え、
前記クロック切替判定部は、前記ピーク検出部の検出信号により信号断を検出した際に、前記固定値生成部により前記電圧制御発振部の制御電圧を信号断発生直前の値に固定し、前記周波数計測部の計測結果が示す周波数が許容範囲以内でなくなった場合に前記外部クロックへの切替を指示する
ことを特徴とする光通信装置。
（付記６）
付記５に記載の光通信装置において、
前記クロック切替判定部は、前記ピーク検出部が前記受信信号の振幅が所定値を超えていることを示していることを条件に前記外部クロックから前記ラインクロックへの切替を指示する
ことを特徴とする光通信装置。
（付記７）
付記５または６のいずれか一項に記載の光通信装置において、
前記クロック切替判定部は、前記周波数計測部の計測結果が示す周波数が許容範囲以内であることを条件に前記外部クロックから前記ラインクロックへの切替を指示する
ことを特徴とする光通信装置。
（付記８）
付記５乃至７のいずれか一項に記載の光通信装置において、
前記クロック切替判定部は、前記外部クロックから前記ラインクロックへの切替に先立って、前記電圧制御発振部の制御電圧を目標値＋αで固定する
ことを特徴とする光通信装置。
（付記９）
デジタルコヒーレント受信方式を採用し、受信信号のサンプリングおよびデジタル信号処理の内部クロックを、立ち上げ時もしくは信号断時には外部クロックに同期させ、通常動作時には受信信号のラインクロックに同期させる光通信装置の制御方法であって、
デジタル信号処理過程の信号からサンプリングのずれを示す位相信号を生成する位相検出工程と、
前記位相信号の振幅が所定の閾値を超えている場合に、前記外部クロックから前記ラインクロックへの切替を指示するクロック切替判定工程と
を備えたことを特徴とするクロック切替制御方法。
【符号の説明】
【００８８】
１００              光通信装置
１０１              ９０°光ハイブリッド部
１０２              局発光発生部
１０３、１０４      光電変換部
１０５、１０６      ＡＣ結合部
１０７、１０８      電気増幅部
１０９              ピーク検出部
１１０              Ａ／Ｄ変換部
１１１              分周部
１１２              外部クロック発生部
１１３              デジタル信号処理部
１１４              デマルチプレクサ部
１１５              波長分散補償部
１１６              デジタル位相補償部
１１７              適応等化型波形歪補償部・復調部
１１８              サンプリング位相制御部
１１９              ガードナー位相検出部
１２０              フィルタ
１２１              位相検出部
１２２              周波数計測部
１２３、１２４      セレクタ
１２５              クロック切替判定部
１２６              ループフィルタ
１２７              固定値生成部
１２８              セレクタ
１２９              Ｄ／Ａ変換部
１３０              ローパスフィルタ
１３１              電圧制御発振部
【図１】
2011035551.tif 000003
【図２】
2011035551.tif 000004
【図３】
2011035551.tif 000005
【図４】
2011035551.tif 000006
【図５】
2011035551.tif 000007
【図６】
2011035551.tif 000008
【図７】
2011035551.tif 000009
【図８】
2011035551.tif 000010
【図９】
2011035551.tif 000011
【図１０】
2011035551.tif 000012