(57)【要約】【課題】正確に合否判定を行う。【解決手段】被測定装置が装着された装着テストボードを介して前記被測定装置に電流を印加し、前記被測定装置の所定部位の電圧を測定する測定部と、前記測定部による測定結果を取得し、規格値と比較することにより、前記被測定装置の合否を判定する判定部と、を具備する。前記判定部は、前記装着テストボードに対して固有である固有抵抗値を取得し、前記固有抵抗値に基づいて、合否を判定する。【選択図】図１
2011038920.tif 000002
【特許請求の範囲】
【請求項１】
被測定装置が装着された装着テストボードを介して前記被測定装置に電流を印加し、前記被測定装置の所定部位の電圧を測定する測定部と、
前記測定部による測定結果を取得し、規格値と比較することにより、前記被測定装置の合否を判定する判定部と、
を具備し、
前記判定部は、前記装着テストボードに対して固有である固有抵抗値を取得し、前記固有抵抗値に基づいて、合否を判定する
テスト装置。
【請求項２】
請求項１に記載されたテスト装置であって、
前記装着テストボードは、前記装着テストボードを特定するＩＤ情報を格納するＩＤ情報格納部、を備えており、
前記判定部は、前記ＩＤ情報格納部からＩＤ情報を読出し、予め設定されたＩＤ情報と電気抵抗値との対応関係を示す抵抗情報を参照して、前記固有抵抗値を取得する
テスト装置。
【請求項３】
請求項２に記載されたテスト装置であって、
前記ＩＤ情報格納部は、ディップスイッチにより実現される
テスト装置。
【請求項４】
請求項２又は３に記載されたテスト装置であって、
前記測定部は、テスタにより、前記電流を前記被測定装置に印加し、
前記測定部及び前記判定部は、前記テスタに接続されたテスタ制御装置により実現され、
前記抵抗情報は、前記テスタ制御装置に格納されている
テスト装置。
【請求項５】
請求項１に記載されたテスト装置であって、
前記装着テストボードには、前記固有抵抗値を格納する電気抵抗値格納部が設けられており、
前記判定部は、前記電気抵抗値格納部を参照することにより、前記固有抵抗値を取得する
テスト装置。
【請求項６】
複数のテストボードと、
前記複数のテストボードのうちで被測定装置が装着された装着テストボードを介して前記被測定装置に電流を印加し、前記被測定装置における所定位置の電圧を測定する測定部と、
前記測定部による測定結果を取得し、規格値と比較することにより、前記被測定装置の合否を判定する判定部と、
を具備し、
前記判定部は、前記装着テストボードに対して固有である固有抵抗値を取得し、前記固有抵抗値に基づいて、合否を判定する
テストシステム。
【請求項７】
被測定装置が装着された装着テストボードを介して前記被測定装置に電流を印加し、前記被測定装置における所定位置の電圧を測定するステップと、
前記測定するステップにおける測定結果を取得し、予め設定された規格値と比較することにより、前記被測定装置の合否を判定するステップと、
を具備し、
前記判定するステップは、前記装着テストボードに対して固有である固有抵抗値を取得し、前記固有抵抗値に基づいて、合否を判定するステップを備えている
テスト方法。
【請求項８】
請求項７に記載されたテスト方法であって、
更に、
前記装着テストボードに、前記装着テストボードを特定するＩＤ情報を記憶させるステップ、
を具備し、
前記判定するステップは、前記装着テストボードからＩＤ情報を読出し、予め設定されたＩＤ情報と電気抵抗値との対応関係を示す抵抗情報を参照して、前記固有抵抗値を取得するステップを備えている
テスト方法。
【請求項９】
請求項８に記載されたテスト方法であって、
前記記憶させるステップは、ディップスイッチによりＩＤ情報を記憶させるステップを含んでいる
テスト方法。
【請求項１０】
請求項７に記載されたテスト方法であって、
更に、
前記装着テストボードに、前記固有抵抗値を記憶させるステップ
を具備し、
前記判定するステップは、前記装着テストボードから前記固有抵抗値を取得するステップを備えている
テスト方法。
【請求項１１】
請求項７乃至１０のいずれかに記載されたテスト方法を、コンピュータにより実現するための、テストプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テスト装置、テスト方法、及びテストプラグラムに関する。
【背景技術】
【０００２】
ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）などの集積回路装置では、製品の製造後に、テストが行われる。テスト時には、被測定装置がテストボードに装着される。そして、テスタにより、テストボードを介して被測定装置に測定用の信号が供給される（特許文献１（特開２００７−２１２１９４）参照）。
【０００３】
ところで、被測定装置が装着されるテストボードは、検査時のスループット向上などを目的として、複数用意されることがある。複数のテストボード間において、特性がばらついていることがある。このような場合、テストボード間における特性のばらつきが測定結果に反映されてしまい、測定歩留まりがおちてしまうことがある。
【０００４】
関連する技術として、特許文献２（特開２００２−９０４１９）には、キャリブレーションに係る要素の変化を検出する手段を備えて、ボード交換に係る校正管理を的確に行える半導体試験装置を提供することを課題とした技術が記載されている。
【０００５】
また、他の関連技術として、特許文献３（特開２０００−１３１３９７）には、被測定デバイスを装着する為のＤＵＴユニットと、該ＤＵＴユニットを装着して前記被測定デバイスに本体側からの試験用の信号群を供給するためのベースユニットとからなるテストボードを有するＩＣテスタにおいて、前記ＤＵＴユニットの種類および前記ベースユニットの種類を識別するための識別手段と、識別手段による識別結果に基づき前記テストボードにおける信号伝搬時間を演算する演算手段と、前記演算手段の演算結果を反映させて前記試験用の信号群を生成する信号生成手段とを備えたことを特徴とするＩＣテスタが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２１２１９４号公報
【特許文献２】特開２００２−９０４１９号公報
【特許文献３】特開２０００−１３１３９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
集積回路装置に対するテストとして、論理動作をテストするＤＣテストなどが挙げられる。ＤＣテストでは、テストボードを介して、被測定装置に対して電流が印加される。そして、被測定装置における所定位置の電圧が測定される。そして、その測定結果が規格値と比較され、被測定装置の合否が判定される。しかし、テストボード内に存在する配線の抵抗により、測定結果が影響を受けてしまうことがある。
【０００８】
より正確に合否を判定するため、テストボード内の配線抵抗に基づく電圧降下分を考慮に入れて、判定を行うことが考えられる。しかし、テストボードを製作する際には、配線幅がばらつくことがある。配線幅は、導体抵抗に大きく関与する。具体的には、配線幅の製造ばらつきが、±０．０５ｍｍ程度、見込まれることもある。テストボード内の配線が細い場合、配線幅のばらつきによる配線抵抗のばらつきも大きくなる。仮に、テストボード内配線の特性インピーダンスが５０Ωであると仮定したとする。また、テストボード内配線の幅が比較的太く、０．５ｍｍ程度であるものと仮定する。また、配線幅の製造ばらつきが、±０．０５ｍｍであるものと仮定する。このとき、配線幅のばらつき（±０．０５ｍｍ）による抵抗値のばらつきは、±０．０７Ωである。一方、テストボード内配線の幅が比較的細く、０．０８ｍｍであったと仮定する。このとき、配線幅のばらつき（±０．０５ｍｍ）による抵抗値のばらつきは、±４．５Ωである。配線幅が細い場合には、抵抗値のばらつきが大きくなることが判る。
【０００９】
すなわち、テストボード内における配線抵抗値に製造時のばらつきが生じることによって、被測定装置の電圧測定結果に誤差が生じ、正確に合否判定を行うことができないという問題点があった。
【課題を解決するための手段】
【００１０】
本発明に係るテスト装置は、被測定装置が装着された装着テストボードを介して前記被測定装置に電流を印加し、前記被測定装置の所定部位の電圧を測定する測定部と、前記測定部による測定結果を取得し、規格値と比較することにより、前記被測定装置の合否を判定する判定部とを具備する。前記判定部は、前記装着テストボードに対して固有である固有抵抗値を取得し、前記固有抵抗値に基づいて、合否を判定する。
【００１１】
この発明によれば、判定部が、装着テストボードに固有の固有抵抗値に基づいて、合否を判定する。従って、テストボードの製造ばらつきによる影響を受けることなく、合否を判定できる。
【００１２】
本発明に係るテストシステムは、複数のテストボードと、前記複数のテストボードのうちで被測定装置が装着された装着テストボードを介して前記被測定装置に電流を印加し、前記被測定装置における所定位置の電圧を測定する測定部と、前記測定部による測定結果を取得し、規格値と比較することにより、前記被測定装置の合否を判定する判定部とを具備する。前記判定部は、前記装着テストボードに対して固有である固有抵抗値を取得し、前記固有抵抗値に基づいて、合否を判定する。
【００１３】
本発明に係るテスト方法は、被測定装置が装着された装着テストボードを介して前記被測定装置に電流を印加し、前記被測定装置における所定位置の電圧を測定するステップと、前記測定するステップにおける測定結果を取得し、規格値と比較することにより、前記被測定装置の合否を判定するステップとを具備する。前記判定するステップは、前記装着テストボードに対して固有である固有抵抗値を取得し、前記固有抵抗値に基づいて、合否を判定するステップを備えている。
【００１４】
本発明に係るテストプログラムは、上述のテスト方法をコンピュータにより実現するためのプログラムである。
【発明の効果】
【００１５】
本発明によれば、正確に合否判定を行うことができる、テスト装置、テスト方法、及びテストプログラムが提供される。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に係るテストシステムを示す概略構成図である。
【図２】第２の実施形態に係るテストシステムを示す概略構成図である。
【発明を実施するための形態】
【００１７】
（第１の実施形態）
以下、図面を参照しつつ、本発明の実施形態について説明する。図１は、本実施形態に係るテストシステム１を示す概略構成図である。図１に示されるように、テストシステム１は、テストボード群２と、テスト装置４とを備えている。テスト装置４は、テスタ５と、テスタ５に接続されたワークステーション６とを備えている。
【００１８】
テストボード群２として、複数のテストボード（２−１〜２−３）が用意されている。テスト時には、被測定装置であるＬＳＩ装置３が、複数のテストボード（２−１〜２−３）のうちのいずれかに装着される。以下、ＬＳＩ装置３が装着されたテストボードが、装着テストボード２−１と記載される。複数のテストボードを用意しておくことにより、テストを並列的に実行することが可能となり、検査時のスループットを向上できる。
【００１９】
複数のテストボード（２−１〜２−３）のそれぞれには、記憶装置１０（ＩＤ情報格納部）が実装されている。記憶装置１０には、各テストボード２を特定するＩＤ情報が格納されている。記憶装置１０は、例えば、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  ｍｅｍｏｒｙ）及びＲＡＭ（ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）などの不揮発性メモリや、ディップスイッチなどによって実現することができる。
【００２０】
各テストボード２には、内部配線が設けられている。複数のテストボード間において、内部配線の抵抗値は、製造誤差などにより、ばらついていることがある。
【００２１】
テスタ５は、装着テストボード２−１の内部配線を介して、ＬＳＩ装置３の入出力端子に電流を印加する。そして、ＬＳＩ装置３の入出力端子に生じる電圧を測定する。
【００２２】
ワークステーション６は、テスタ５の動作を制御するテスタ制御装置として機能する。ワークステーション６は、例えば、コンピュータにより実現される。ワークステーション６は、測定部１１と、判定部１２とを備えている。測定部１１及び判定部１２は、記憶メディア等から予めＲＯＭなどにインストールされたテストプログラム８によって実現される。このテストプログラム８は、規格値データ９を与える機能も有している。また、ワークステーション６には、ハードディスクやメモリなどに例示される記憶装置が備えられており、この記憶装置には抵抗情報７が格納されている。
【００２３】
規格値データ９は、ＬＳＩ装置３の合否判定を行う際の規格値を示している。その規格値は、電圧の範囲によって示される。
【００２４】
抵抗情報７は、各テストボード２の内部配線の抵抗値を示す情報である。抵抗情報７は、各テストボード２に与えられたＩＤ情報と、そのテストボード２の内部配線の抵抗値との対応関係を示している。すなわち、抵抗情報７として示される抵抗値は、各テストボード２について固有の値（以下、固有抵抗値と記載される）である。固有抵抗値は、予め各テストボード２についてその抵抗値を実測しておくことにより、得られる。
【００２５】
続いて、上述のテストシステム１の動作について説明する。
【００２６】
まず、テストに使用するテストボード（装着テストボード２−１）を、テストボード群２の中から選び、ＬＳＩ装置３を装着する。
【００２７】
次に、判定部１２が、テスタ５を介して装着テストボード２−１にアクセスし、記憶装置１０から装着テストボード２−１のＩＤ情報を取得する。
【００２８】
次に、判定部１２が、抵抗情報７を参照し、取得したＩＤ情報に対応する固有抵抗値をデータとして取得する。更に、判定部１２は、取得した固有抵抗値に基づいて、装着テストボード２−１による電圧降下を算出する。そして、規格値データ９を読み込み、算出した電圧降下分が反映されるように、規格値の校正を行う。
【００２９】
次に、測定部１１が、テスタ５に対してテストを実行するように指示する。テスタ５は、装着テストボード２−１を介してＬＳＩ装置３の入出力端子に電流を印加する。そして、ＬＳＩ装置３の入出力端子に生じた電圧を、装着テストボード２−１を介して測定する。このとき、得られた測定結果には、装着テストボード２−１の内部抵抗による電圧降下分が含まれている。
【００３０】
次に、判定部１２が、テスタ５によって得られた電圧の測定結果を取得し、校正された規格値と比較する。測定結果が規格値の範囲内であれば合格である旨が出力され、規格値の範囲外であれば不合格である旨が出力される。校正された規格値には、装着テストボード２−１の内部抵抗による電圧降下分が反映されているため、製造誤差などによる内部抵抗のばらつきが判定結果に影響を与えることはない。
【００３１】
以上説明したように、本実施形態によれば、合否判定の際に使用される規格値として、固有抵抗値による電圧降下分が反映された値が用いられる。従って、複数のテストボード２間において、内部抵抗の値にばらつきが存在していたとしても、正確に判定を行うことが可能となる。
【００３２】
尚、本実施形態では、被測定装置がＬＳＩ装置３である場合について説明した。但し、被測定装置は必ずしもＬＳＩ装置３である必要はない。いわゆるＤＣテストが実行される装置であれば、本実施形態を適用することが可能である。
【００３３】
また、本実施形態では、テストプログラム８、及び抵抗情報７が、ワークステーション６に備えられている場合について説明した。但し、これらの構成要素は必ずしもワークステーション６に備えられている必要はなく、一部又は全部の構成要素がテスタ５側に備えられていてもよい。
【００３４】
（第２の実施形態）
続いて、本発明の第２の実施形態について説明する。図２は、本実施形態に係るテストシステム１を示す概略構成図である。第１の実施形態では、抵抗情報７が、ワークステーション６に実装されている場合について説明した。これに対して、本実施形態では、各テストボード２に関する固有抵抗値が、各テストボード２に実装された記憶装置１０に格納されている。その他の点については、第１の実施形態と同様の構成とすることができるので、詳細な説明は省略する。
【００３５】
本実施形態では、判定部１２が、テスタ５を介して装着テストボード２−１にアクセスし、記憶装置１０から固有抵抗値を取得する。その後、判定部１２は、第１の実施形態と同様に、取得した固有抵抗値に基づいて、装着テストボード２−１における電圧降下量を算出する。そして、規格値データ９を読み込み、算出した電圧降下の量が反映されるように、規格値の校正を行う。その後、測定部１１により、テストが実行される。
【００３６】
本実施形態のように、各テストボード２−１に固有抵抗値が格納されていても、第１の実施形態と同様に、複数のテストボード２間における内部抵抗の値にばらつきの影響を排除することができる。
【００３７】
これに加えて、ワークステーション６において、全てのテストボード２の固有抵抗値が記憶されている必要がなくなり、情報の管理が容易となる。
【００３８】
また、図２では、各テストボード２の記憶装置１０にＩＤ情報が描かれているが、必ずしもＩＤ情報は必要ない。この点からも、使用される情報の量を削減することができ、有利となる。
【符号の説明】
【００３９】
１  テストシステム
２  テストボード群
３  ＬＳＩ装置
４  テスト装置
５  テスタ
６  ワークステーション
７  抵抗情報
８  テストプログラム
９  規格値データ
１０  記憶装置
１１  測定部
１２  判定部
【図１】
2011038920.tif 000003
【図２】
2011038920.tif 000004