(57)【要約】【課題】トランジスタのオン電流の安定を図ること。【解決手段】トランジスタ（駆動トランジスタ６、スイッチトランジスタ５）における半導体膜６ｂ、５ｂを、チャネル保護膜６ｄ、５ｄで覆われているチャネル領域よりも、チャネル保護膜６ｄ、５ｄで覆われていない領域の方を薄く形成することによって、その半導体膜６ｂ、５ｂ上に密着性よく不純物半導体膜（６ｆ，６ｇ、５ｆ，５ｇ）を形成し、そのトランジスタ６、５のオン電流を所望する値に安定させるように、オン電流を好適に向上させることを可能にした。【選択図】図５
2011035105.tif 000002
【特許請求の範囲】
【請求項１】
基板の上面側に設けられた半導体膜と、
前記半導体膜上の一部領域を覆う保護膜と、
前記半導体膜上で前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、
を備え、
前記半導体膜は、前記保護膜で覆われている第１の領域と、前記保護膜で覆われていない第２の領域と、を有し、
前記第２の領域の方は前記第１の領域より半導体膜の膜厚が薄く形成されていることを特徴とするトランジスタ。
【請求項２】
前記第２の領域は、前記第１の領域からチャネル長方向に離間するほど前記半導体膜の膜厚が漸次薄くなるように形成されていることを特徴とする請求項１に記載のトランジスタ。
【請求項３】
前記トランジスタは、電流駆動する素子に直列に接続され、前記素子の電流制御を行うことを特徴とする請求項１又は２に記載のトランジスタ。
【請求項４】
前記トランジスタは、ゲート電圧が５Ｖ、ソースドレイン電圧が１０Ｖの条件で、２μＡ以上のオン電流が流れることを特徴とする請求項１〜３の何れか一項に記載のトランジスタ。
【請求項５】
基板の上面側に設けられた半導体層上に、保護絶縁膜を成膜する保護絶縁膜成膜工程と、
前記保護絶縁膜をパターニングして、前記半導体層上の一部領域を覆う保護膜を形成し、且つ、前記保護絶縁膜下に成膜された前記半導体層の表層をエッチングする保護膜形成工程と、
前記保護膜および前記半導体層を覆う不純物半導体層を成膜し、前記不純物半導体層及び前記半導体層をパターニングして、前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、その下に配される半導体膜と、を形成する半導体膜形成工程と、
を備え、
前記保護膜形成工程において、
前記半導体膜は、前記保護膜で覆われている第１の領域と、前記保護膜で覆われていない第２の領域と、を有し、
前記第２の領域の方は前記第１の領域より半導体膜の膜厚が薄くなるようにその半導体層の表面処理がなされることを特徴とするトランジスタの製造方法。
【請求項６】
前記保護膜形成工程における前記半導体層の表面処理によって、前記保護膜からチャネル長方向に離間するほど前記半導体層の膜厚が漸次薄くなるように形成されることを特徴とする請求項５に記載のトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ及びトランジスタの製造方法に関する。
【背景技術】
【０００２】
従来、アモルファスシリコン等の半導体薄膜をチャネル層とする薄膜トランジスタに関する技術が知られている（例えば、特許文献１参照。）。
薄膜トランジスタ（ＴＦＴ）を表示デバイスの画素回路などに利用する際に必要となる特性として、ソース−ドレイン間のオン電流（Ｉｄ）が所定値以上となることが挙げられる。オン電流を所定値以上の適正な範囲で安定させることで、ＥＬ（Electro Luminescence）パネルなどの表示デバイスを好適に発光させて、所定の表示性能が得られるようになる。例えば、薄膜トランジスタをＥＬパネルに適用する際、ゲート電圧（Ｖｇ）が５［Ｖ］、ソースドレイン電圧（Ｖｄ）が１０［Ｖ］のとき、２［μＡ］程度のオン電流が必要となる。なお、オン電流（Ｉｄ）は、以下の式（１）で表すことができる。
Ｉｄ＝（１／２）×μ×（Ｗ／Ｌ）×Ｃ×（Ｖｇ−Ｖｔ）２  …  式（１）
ここで、μ：移動度、Ｗ：チャネル幅、Ｌ：チャネル長、Ｃ：ゲート絶縁膜の単位面積あたりの容量、Ｖｇ：ゲート電圧、Ｖｔ：しきい値電圧、である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３７２７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来技術において、Ｖｇ＝５［Ｖ］、Ｖｄ＝１０［Ｖ］でオン電流が１［μＡ］程度になってしまう薄膜トランジスタがあるので（図１９参照）、その薄膜トランジスタの不具合を精査し、その断面を透過型電子顕微鏡で観察したところ、図２０（ａ）（ｂ）に示すように、チャネル層となる半導体膜５６ｂと不純物半導体膜５６ｆとの間に空孔Ｈが生じており、電流経路となる半導体膜５６ｂと不純物半導体膜５６ｆとの密着性が損なわれていることが分かった。
【０００５】
そこで、本発明の課題は、トランジスタのオン電流の安定を図ることである。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、本発明の一の態様は、トランジスタであって、
基板の上面側に設けられた半導体膜と、
前記半導体膜上の一部領域を覆う保護膜と、
前記半導体膜上で前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、
を備え、
前記半導体膜は、前記保護膜で覆われている第１の領域と、前記保護膜で覆われていない第２の領域と、を有し、
前記第２の領域の方は前記第１の領域より半導体膜の膜厚が薄く形成されていることを特徴としている。
好ましくは、前記第２の領域は、前記第１の領域からチャネル長方向に離間するほど前記半導体膜の膜厚が漸次薄くなるように形成されている。
また、好ましくは、前記トランジスタは、電流駆動する素子に直列に接続され、前記素子の電流制御を行う。
また、好ましくは、前記トランジスタは、ゲート電圧が５Ｖ、ソースドレイン電圧が１０Ｖの条件で、２μＡ以上のオン電流が流れる。
【０００７】
また、本発明の他の態様は、トランジスタの製造方法であって、
基板の上面側に設けられた半導体層上に、保護絶縁膜を成膜する保護絶縁膜成膜工程と、
前記保護絶縁膜をパターニングして、前記半導体層上の一部領域を覆う保護膜を形成し、且つ、前記保護絶縁膜下に成膜された前記半導体層の表層をエッチングする保護膜形成工程と、
前記保護膜および前記半導体層を覆う不純物半導体層を成膜し、前記不純物半導体層及び前記半導体層をパターニングして、前記保護膜を挟んでチャネル長方向に対向する一対の不純物半導体膜と、その下に配される半導体膜と、を形成する半導体膜形成工程と、
を備え、
前記保護膜形成工程において、
前記半導体膜は、前記保護膜で覆われている第１の領域と、前記保護膜で覆われていない第２の領域と、を有し、
前記第２の領域の方は前記第１の領域より半導体膜の膜厚が薄くなるようにその半導体層の表面処理がなされることを特徴としている。
好ましくは、前記保護膜形成工程における前記半導体層の表面処理によって、前記保護膜からチャネル長方向に離間するほど前記半導体層の膜厚が漸次薄くなるように形成される。
【発明の効果】
【０００８】
本発明によれば、トランジスタのオン電流の安定を図ることができる。
【図面の簡単な説明】
【０００９】
【図１】ＥＬパネルの画素の配置構成を示す平面図である。
【図２】ＥＬパネルの概略構成を示す平面図である。
【図３】ＥＬパネルの１画素に相当する回路を示した回路図である。
【図４】ＥＬパネルの１画素を示した平面図である。
【図５】図４のV−V線に沿った面の矢視断面図である。
【図６】図４のVI−VI線に沿った面の矢視断面図である。
【図７】トランジスタの製造過程における保護絶縁膜成膜工程を示す説明図である。
【図８】トランジスタの製造過程における保護膜形成工程を示す説明図である。
【図９】トランジスタの製造過程における不純物半導体層成膜工程を示す説明図である。
【図１０】トランジスタの製造過程における半導体膜形成工程を示す説明図である。
【図１１】トランジスタの製造過程における金属膜成膜工程を示す説明図である。
【図１２】トランジスタの製造過程における電極形成工程を示す説明図である。
【図１３】実施例１のトランジスタの断面を示すＴＥＭ像（ａ）と、実施例２のトランジスタの断面を示すＴＥＭ像（ｂ）である。
【図１４】図１３のＴＥＭ像におけるトランジスタの層構造を明確にするための説明図である。
【図１５】本実施形態におけるトランジスタのＶｄ−Ｉｄ特性を示す説明図である。
【図１６】表示パネルにＥＬパネルが適用された携帯電話機の一例を示す正面図である。
【図１７】表示パネルにＥＬパネルが適用されたデジタルカメラの一例を示す正面側斜視図（ａ）と、後面側斜視図（ｂ）である。
【図１８】表示パネルにＥＬパネルが適用されたパーソナルコンピュータの一例を示す斜視図である。
【図１９】従来のトランジスタのＶｄ−Ｉｄ特性を示す説明図である。
【図２０】従来のトランジスタの断面を示すＴＥＭ像（ａ）と、そのＴＥＭ像の説明図（ｂ）である。
【発明を実施するための形態】
【００１０】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１１】
図１は、発光装置であるＥＬパネル１における複数の画素Ｐの配置構成を示す平面図であり、図２は、ＥＬパネル１の概略構成を示す平面図である。
【００１２】
図１、図２に示すように、ＥＬパネル１には、Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれ発光する複数の画素Ｐが所定のパターンでマトリクス状に配置されている。
このＥＬパネル１には、複数の走査線２が行方向に沿って互いに略平行となるよう配列され、複数の信号線３が平面視して走査線２と略直交するよう列方向に沿って互いに略平行となるように配列されている。また、隣り合う走査線２の間において電圧供給線４が走査線２に沿って設けられている。そして、これら各走査線２と隣接する二本の信号線３と各電圧供給線４とによって囲われる範囲が、画素Ｐに相当する。ここでは、Ｒ（赤）を発光する複数の画素Ｐ，Ｇ（緑）を発光する複数の画素Ｐ、Ｂ（青）を発光する複数の画素Ｐが、それぞれ信号線３の配列方向に沿って並んで配列され、且つ走査線２の配列方向に沿ってＲ（赤）を発光する画素Ｐ，Ｇ（緑）を発光する画素Ｐ，Ｂ（青）を発光する画素Ｐの順に配列されている。
また、ＥＬパネル１には、信号線３に沿う方向に延在する隔壁である複数のバンク１３が設けられている。このバンク１３によって挟まれた範囲に所定のキャリア輸送層（後述する正孔注入層８ｂ、発光層８ｃ）が設けられて、画素Ｐの発光領域となる。つまり、このバンク１３が、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色毎に画素Ｐを仕切っている。なお、キャリア輸送層とは、電圧が印加されることによって正孔又は電子を輸送する層である。
なお、バンク１３は、信号線３に沿う方向に延在するストライプ状の隔壁であることに限らず、例えば、マトリクス状に配される画素Ｐに応じた格子状の隔壁であってもよい。
【００１３】
図３は、アクティブマトリクス駆動方式で動作するＥＬパネル１の１画素に相当する回路を示した回路図である。
【００１４】
図３に示すように、ＥＬパネル１には、走査線２と、走査線２と交差する信号線３と、走査線２に沿う電圧供給線４とが設けられており、このＥＬパネル１の１画素Ｐにつき、薄膜トランジスタであるスイッチトランジスタ５と、薄膜トランジスタである駆動トランジスタ６と、キャパシタ７と、ＥＬ素子８とが設けられている。
【００１５】
各画素Ｐにおいては、スイッチトランジスタ５のゲートが走査線２に接続され、スイッチトランジスタ５のドレインとソースのうちの一方が信号線３に接続され、スイッチトランジスタ５のドレインとソースのうちの他方がキャパシタ７の一方の電極及び駆動トランジスタ６のゲートに接続されている。駆動トランジスタ６のソースとドレインのうちの一方が電圧供給線４に接続され、駆動トランジスタ６のソースとドレインのうち他方がキャパシタ７の他方の電極及びＥＬ素子８のアノードに接続されている。なお、全ての画素ＰのＥＬ素子８のカソードは、一定電圧Ｖcomに保たれている（例えば、接地されている）。
【００１６】
また、このＥＬパネル１の周囲において各走査線２が走査ドライバに接続され、各電圧供給線４が一定電圧源又は適宜電圧信号を出力するドライバに接続され、各信号線３がデータドライバに接続され、これらドライバによってＥＬパネル１がアクティブマトリクス駆動方式で駆動される。電圧供給線４には、一定電圧源又はドライバによって所定の電力が供給される。
【００１７】
次に、ＥＬパネル１と、その画素Ｐの回路構造について、図４〜図６を用いて説明する。ここで、図４は、ＥＬパネル１の１画素Ｐに相当する平面図であり、図５は、図４のV−V線に沿った面の矢視断面図、図６は、図４のVI−VI線に沿った面の矢視断面図である。なお、図４においては、電極及び配線を主に示す。
【００１８】
図４に示すように、スイッチトランジスタ５及び駆動トランジスタ６は、信号線３に沿うように配列され、スイッチトランジスタ５の近傍にキャパシタ７が配置され、駆動トランジスタ６の近傍にＥＬ素子８が配置されている。また、走査線２と電圧供給線４の間に、スイッチトランジスタ５、駆動トランジスタ６、キャパシタ７及びＥＬ素子８が配置されている。
【００１９】
図４〜図６に示すように、基板１０上の一面にゲート絶縁膜となる第一絶縁膜１１が成膜されており、その第一絶縁膜１１の上に第二絶縁膜１２が成膜されている。信号線３は第一絶縁膜１１と基板１０との間に形成され、走査線２及び電圧供給線４は第一絶縁膜１１と第二絶縁膜１２との間に形成されている。
【００２０】
また、図４、図６に示すように、スイッチトランジスタ５は、逆スタガ構造の薄膜トランジスタである。このスイッチトランジスタ５は、ゲート電極５ａ、半導体膜５ｂ、チャネル保護膜５ｄ、不純物半導体膜５ｆ，５ｇ、ドレイン電極５ｈ、ソース電極５ｉ等を有するものである。
【００２１】
ゲート電極５ａは、基板１０と第一絶縁膜１１の間に形成されている。このゲート電極５ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜又はＭｏＮｂ合金膜からなる。また、ゲート電極５ａの上に絶縁性の第一絶縁膜１１が成膜されており、その第一絶縁膜１１によってゲート電極５ａが被覆されている。
第一絶縁膜１１は、例えば、光透過性を有し、シリコン窒化物又はシリコン酸化物からなる。この第一絶縁膜１１上であってゲート電極５ａに対応する位置に真性な半導体膜５ｂが形成されており、半導体膜５ｂが第一絶縁膜１１を挟んでゲート電極５ａと相対している。
半導体膜５ｂは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜５ｂにチャネルが形成される。また、半導体膜５ｂのチャネル領域である中央部上には、絶縁性の保護膜であるチャネル保護膜５ｄが形成されている。チャネル保護膜５ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
この半導体膜５ｂにおける、チャネル保護膜５ｄで覆われているチャネル領域（第１の領域）の膜厚は、チャネル保護膜５ｄで覆われていない部分の領域（第２の領域）より厚く形成されている。特に、半導体膜５ｂは、チャネル保護膜５ｄで覆われているチャネル領域が厚く、チャネル保護膜５ｄからチャネル長方向に離間する端部側ほど、半導体膜５ｂの膜厚が漸次薄くなるように形成されている。
また、半導体膜５ｂの一端部の上には、不純物半導体膜５ｆが一部チャネル保護膜５ｄに重なるようにして形成されており、半導体膜５ｂの他端部の上には、不純物半導体膜５ｇが一部チャネル保護膜５ｄに重なるようにして形成されている。そして、不純物半導体膜５ｆ，５ｇは、チャネル保護膜５ｄを挟んで半導体膜５ｂの両端側にチャネル長方向に離間して形成されている。なお、不純物半導体膜５ｆ，５ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜５ｆの上には、ドレイン電極５ｈが形成されている。不純物半導体膜５ｇの上には、ソース電極５ｉが形成されている。ドレイン電極５ｈ，ソース電極５ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜又はＭｏＮｂ合金膜からなる。
チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉの上には、絶縁性の第二絶縁膜１２が成膜され、チャネル保護膜５ｄ、ドレイン電極５ｈ及びソース電極５ｉが第二絶縁膜１２によって被覆されている。そして、スイッチトランジスタ５は、第二絶縁膜１２によって覆われるようになっている。第二絶縁膜１２は、例えば、厚さが１００ｎｍ〜２００ｎｍの窒化シリコン又は酸化シリコンからなる。
【００２２】
また、図４、図５に示すように、駆動トランジスタ６は、逆スタガ構造の薄膜トランジスタである。この駆動トランジスタ６は、ゲート電極６ａ、半導体膜６ｂ、チャネル保護膜６ｄ、不純物半導体膜６ｆ，６ｇ、ドレイン電極６ｈ、ソース電極６ｉ等を有するものである。
【００２３】
ゲート電極６ａは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜又はＭｏＮｂ合金膜からなり、ゲート電極５ａと同様に基板１０と第一絶縁膜１１の間に形成されている。そして、ゲート電極６ａは、例えば、シリコン窒化物又はシリコン酸化物からなる第一絶縁膜１１によって被覆されている。
この第一絶縁膜１１の上であって、ゲート電極６ａに対応する位置に、チャネルが形成される半導体膜６ｂが、例えば、アモルファスシリコン又は多結晶シリコンにより形成されている。この半導体膜６ｂは第一絶縁膜１１を挟んでゲート電極６ａと相対している。また、半導体膜６ｂのチャネル領域である中央部上には、絶縁性の保護膜であるチャネル保護膜６ｄが形成されている。チャネル保護膜６ｄは、例えば、シリコン窒化物又はシリコン酸化物からなる。
この半導体膜６ｂにおける、チャネル保護膜６ｄで覆われているチャネル領域の膜厚は、チャネル保護膜６ｄで覆われていない部分より厚く形成されている。特に、半導体膜６ｂは、チャネル保護膜６ｄで覆われているチャネル領域が厚く、チャネル保護膜６ｄからチャネル長方向に離間する端部側ほど、半導体膜６ｂの膜厚が漸次薄くなるように形成されている。
また、半導体膜６ｂの一端部の上には、不純物半導体膜６ｆが一部チャネル保護膜６ｄに重なるようにして形成されており、半導体膜６ｂの他端部の上には、不純物半導体膜６ｇが一部チャネル保護膜６ｄに重なるようにして形成されている。そして、不純物半導体膜６ｆ，６ｇは、チャネル保護膜６ｄを挟んで半導体膜６ｂの両端側にチャネル長方向に離間して形成されている。なお、不純物半導体膜６ｆ，６ｇはｎ型半導体であるが、これに限らず、ｐ型半導体であってもよい。
不純物半導体膜６ｆの上には、ドレイン電極６ｈが形成されている。不純物半導体膜６ｇの上には、ソース電極６ｉが形成されている。ドレイン電極６ｈ，ソース電極６ｉは、例えば、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜、ＡｌＴｉＮｄ合金膜又はＭｏＮｂ合金膜からなる。
チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉの上には、絶縁性の第二絶縁膜１２が成膜され、チャネル保護膜６ｄ、ドレイン電極６ｈ及びソース電極６ｉが第二絶縁膜１２によって被覆されている。
【００２４】
キャパシタ７は、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間に接続されており、図４、図６に示すように、基板１０と第一絶縁膜１１との間に一方の電極７ａが形成され、第一絶縁膜１１と第二絶縁膜１２との間に他方の電極７ｂが形成され、電極７ａと電極７ｂが誘電体である第一絶縁膜１１を挟んで相対している。
【００２５】
なお、信号線３、キャパシタ７の電極７ａ、スイッチトランジスタ５のゲート電極５ａ及び駆動トランジスタ６のゲート電極６ａは、基板１０に一面に成膜された導電性の金属膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで一括して形成されたものである。
また、走査線２、電圧供給線４、キャパシタ７の電極７ｂ、スイッチトランジスタ５のドレイン電極５ｈ，ソース電極５ｉ及び駆動トランジスタ６のドレイン電極６ｈ，ソース電極６ｉは、第一絶縁膜１１に一面に成膜された導電性の金属膜をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
【００２６】
また、第一絶縁膜１１には、ゲート電極５ａと走査線２とが重なる領域にコンタクトホール１１ａが形成され、ドレイン電極５ｈと信号線３とが重なる領域にコンタクトホール１１ｂが形成され、ゲート電極６ａとソース電極５ｉとが重なる領域にコンタクトホール１１ｃが形成されており、コンタクトホール１１ａ〜１１ｃ内にコンタクトプラグ２０ａ〜２０ｃがそれぞれ埋め込まれている。コンタクトプラグ２０ａによってスイッチトランジスタ５のゲート電極５ａと走査線２が電気的に導通し、コンタクトプラグ２０ｂによってスイッチトランジスタ５のドレイン電極５ｈと信号線３が電気的に導通し、コンタクトプラグ２０ｃによってスイッチトランジスタ５のソース電極５ｉとキャパシタ７の電極７ａが電気的に導通するとともにスイッチトランジスタ５のソース電極５ｉと駆動トランジスタ６のゲート電極６ａが電気的に導通する。なお、コンタクトプラグ２０ａ〜２０ｃを介することなく、走査線２が直接ゲート電極５ａと接触し、ドレイン電極５ｈが信号線３と接触し、ソース電極５ｉがゲート電極６ａと接触してもよい。
なお、駆動トランジスタ６のゲート電極６ａがキャパシタ７の電極７ａに一体に連なっており、駆動トランジスタ６のドレイン電極６ｈが電圧供給線４に一体に連なっており、駆動トランジスタ６のソース電極６ｉがキャパシタ７の電極７ｂに一体に連なっている。
【００２７】
画素電極８ａは、第一絶縁膜１１を介して基板１０上に設けられており、画素Ｐごとに独立して形成されている。この画素電極８ａは透明電極であって、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）からなる。なお、画素電極８ａは一部、駆動トランジスタ６のソース電極６ｉに重なり、画素電極８ａとソース電極６ｉが接続している。
そして、図４、図５に示すように、第二絶縁膜１２が、走査線２、信号線３、電圧供給線４、スイッチトランジスタ５、駆動トランジスタ６、画素電極８ａの周縁部、キャパシタ７の電極７ｂ及び第一絶縁膜１１を覆うように形成されている。
第二絶縁膜１２には、各画素電極８ａの中央部が露出するように開口部１２ａが形成されており、この第二絶縁膜１２は、平面視して格子状に形成されている。
【００２８】
バンク１３は、図４、図５に示すように、信号線３に沿う方向に延在し、第二絶縁膜１２を介してスイッチトランジスタ５や駆動トランジスタ６を覆う位置に並列されて、平面視して縞状に形成されている。
このバンク１３の側壁１３ａは、第二絶縁膜１２の開口部１２ａより内側に位置し、対向する側壁１３ａ間に画素電極８ａの中央側が露出するようになっている。
そして、バンク１３は、後述する正孔注入層８ｂや発光層８ｃを湿式法により形成するに際して、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体が隣接する画素Ｐに滲み出ないようにする隔壁として機能する。なお、並列するバンク１３において対向する側壁１３ａ間が凹部１３ｂとなり、その凹部１３ｂにおける画素電極８ａ上に液状体が塗布されるようになる。この側壁１３ａ間の凹部１３ｂは、バンク１３と同様の方向に延在する。
【００２９】
ＥＬ素子８は、図４、図５に示すように、アノードとなる第一電極としての画素電極８ａと、画素電極８ａの上に形成された化合物膜である正孔注入層８ｂと、正孔注入層８ｂの上に形成された化合物膜である発光層８ｃと、発光層８ｃの上に形成された第二電極としての対向電極８ｄとを備えている。対向電極８ｄは全画素Ｐに共通の単一電極であって、全画素Ｐに連続して形成されている。
【００３０】
正孔注入層８ｂは、例えば、導電性高分子であるＰＥＤＯＴ（poly(ethylenedioxy)thiophene；ポリエチレンジオキシチオフェン）及びドーパントであるＰＳＳ（polystyrene sulfonate；ポリスチレンスルホン酸）からなるキャリア輸送層であって、画素電極８ａから発光層８ｃに向けて正孔を注入する層である。
発光層８ｃは、画素Ｐ毎にＲ（赤），Ｇ（緑），Ｂ（青）のいずれかを発光する材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料からなるキャリア輸送層であって、対向電極８ｄから供給される電子と、正孔注入層８ｂから注入される正孔との再結合に伴い発光する層である。このため、Ｒ（赤）を発光する画素Ｐ、Ｇ（緑）を発光する画素Ｐ、Ｂ（青）を発光する画素Ｐは互いに発光層８ｃの発光材料が異なる。画素ＰのＲ（赤），Ｇ（緑），Ｂ（青）のパターンは、縦方向に同色画素が配列されるストライプパターンであってもよく、また、デルタ配列であってもよい。
【００３１】
対向電極８ｄは、画素電極８ａよりも仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金で形成されている。
この対向電極８ｄは全ての画素Ｐに共通した電極であり、発光層８ｃなどの化合物膜とともに後述するバンク１３を被覆している。
【００３２】
このように、第二絶縁膜１２及びバンク１３によって発光部位となる発光層８ｃが画素Ｐごとに仕切られている。そして、第二絶縁膜１２の開口部１２ａ内におけるバンク１３の側壁１３ａ間の凹部１３ｂにおいて、キャリア輸送層としての正孔注入層８ｂ及び発光層８ｃが、画素電極８ａ上に積層されている（図５参照）。
具体的には、第二絶縁膜１２の上に設けられたバンク１３の側壁１３ａは、第二絶縁膜１２の開口部１２ａより内側に形成されている。
そして、開口部１２ａに囲まれて側壁１３ａで挟まれた画素電極８ａ上に、正孔注入層８ｂとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第１のキャリア輸送層である正孔注入層８ｂとなる。
さらに、開口部１２ａに囲まれて側壁１３ａで挟まれた正孔注入層８ｂ上に、発光層８ｃとなる材料が含有される液状体を塗布し、基板１０ごと加熱してその液状体を乾燥させ成膜させた化合物膜が、第２のキャリア輸送層である発光層８ｃとなる。
なお、この発光層８ｃとバンク１３を被覆するように対向電極８ｄが設けられている（図５参照）。
【００３３】
そして、このＥＬパネル１においては、画素電極８ａ、基板１０及び第一絶縁膜１１が透明であり、発光層８ｃから発した光が画素電極８ａ、第一絶縁膜１１及び基板１０を透過して出射する。そのため、基板１０の裏面が表示面となる。
なお、基板１０側ではなく、反対側が表示面となってもよい。この場合、対向電極８ｄを透明電極とし、画素電極８ａを反射電極として、発光層８ｃから発した光が対向電極８ｄを透過して出射するようにする。
【００３４】
このＥＬパネル１は、次のように駆動されて発光する。
全ての電圧供給線４に所定レベルの電圧が印加された状態で、走査ドライバによって走査線２に順次電圧が印加されることで、これら走査線２が順次選択される。
各走査線２が選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線３に印加されると、その選択されている走査線２に対応するスイッチトランジスタ５がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ６のゲート電極６ａに印加される。
この駆動トランジスタ６のゲート電極６ａに印加された電圧に応じて、駆動トランジスタ６のゲート電極６ａとソース電極６ｉとの間の電位差が定まって、駆動トランジスタ６におけるドレイン−ソース電流の大きさが定まり、ＥＬ素子８がそのドレイン−ソース電流に応じた明るさで発光する。
その後、その走査線２の選択が解除されると、スイッチトランジスタ５がオフとなるので、駆動トランジスタ６のゲート電極６ａに印加された電圧にしたがった電荷がキャパシタ７に蓄えられ、駆動トランジスタ６のゲート電極６ａとソース電極６ｉ間の電位差は保持される。
このため、駆動トランジスタ６は選択時と同じ電流値のドレイン−ソース電流を流し続け、ＥＬ素子８の輝度を維持するようになっている。
このように、駆動トランジスタ６は、電流駆動するＥＬ素子８に直列に接続されており、そのＥＬ素子８の電流制御を行うようになっている。
【００３５】
次に、ＥＬパネル１におけるＥＬ素子８の製造方法について説明する。
特に、ＥＬパネル１において駆動素子として用いられるトランジスタの製造方法について、駆動トランジスタ６を例に、図７〜図１２に示す工程図を用いて説明する。
【００３６】
まず、図７に示すように、基板１０上にゲートメタル層をスパッタリングで堆積させ、フォトリソグラフィー法及びエッチング法等によってパターニングして、ゲート電極６ａを形成する。なお、ゲート電極６ａとともに基板１０上に、スイッチトランジスタ５のゲート電極５ａ、信号線３、キャパシタ７の電極７ａが形成されている（図５、図６参照）。
次いで、図７に示すように、基板１０上のゲート電極６ａを被覆するように、プラズマＣＶＤによって窒化シリコン等の第一絶縁膜１１を成膜して、その第一絶縁膜１１上に半導体膜６ｂ（５ｂ）となるアモルファスシリコン等の半導体層９ｂを成膜し、更に、半導体層９ｂ上に、スパッタリングやＣＶＤ法などによってチャネル保護膜６ｄ（５ｄ）となる窒化シリコン等の保護絶縁膜９ｄを成膜する（保護絶縁膜成膜工程）。
【００３７】
次いで、図８に示すように、保護絶縁膜９ｄをフォトリソグラフィー及びエッチングによってパターニングし、半導体層９ｂにおけるチャネルとなる領域を覆うチャネル保護膜６ｄを形成する（保護膜形成工程）。なお、チャネル保護膜６ｄの形成と同時に半導体層９ｂ上に、スイッチトランジスタ５のチャネル保護膜５ｄも形成される（図６参照）。
特に、保護膜形成工程において、チャネル保護膜６ｄ（５ｄ）を形成するエッチング処理をオーバーエッチング気味に行うことで、保護絶縁膜９ｄ下に成膜されていた半導体層９ｂであって、チャネル保護膜６ｄ（５ｄ）で覆われていない半導体層９ｂの表層をエッチングする表面処理を行う。
つまり、この保護膜形成工程は、半導体層９ｂにおけるチャネルとなる領域を覆うチャネル保護膜６ｄ（５ｄ）を形成するとともに、そのチャネル保護膜６ｄ（５ｄ）で覆われていない半導体層９ｂの表層の一部をエッチングして、チャネル保護膜６ｄ（５ｄ）で覆われている半導体層９ｂの膜厚より、チャネル保護膜６ｄ（５ｄ）で覆われていない半導体層９ｂの膜厚の方が薄くなるように、半導体層９ｂの表面処理を行うようになっている。
そして、チャネル保護膜６ｄ（５ｄ）が形成された半導体層９ｂの近傍より、チャネル保護膜６ｄ（５ｄ）からチャネル長方向に離間した半導体層９ｂの方がよりエッチングされて、半導体層９ｂは、チャネル保護膜６ｄ（５ｄ）で覆われているチャネル領域が厚く、チャネル保護膜６ｄ（５ｄ）から離間する端部側ほど、半導体層９ｂの膜厚が漸次薄くなるように形成されている。これは、半導体層９ｂ上に形成されたチャネル保護膜６ｄ（５ｄ）がエッチング阻害要因となり、チャネル保護膜６ｄ（５ｄ）から離間する端部側の半導体層９ｂの表層ほどエッチングされやすくなっているため、チャネル保護膜６ｄ（５ｄ）から離間するほど、その膜厚が漸次薄くなるように形成されることによる。なお、半導体層９ｂは、チャネル保護膜６ｄ（５ｄ）で覆われている中央側のチャネル領域から端部側に向かってなだらかに傾斜する略テーパ状に形成されている。
【００３８】
次いで、図９に示すように、チャネル保護膜６ｄが形成された半導体層９ｂ上に、スパッタリングやＣＶＤ法などによって不純物半導体膜６ｆ，６ｇ（５ｆ，５ｇ）となる不純物半導体層９ｆを成膜する。
ここで、半導体層９ｂが、チャネル保護膜６ｄ（５ｄ）で覆われている領域の膜厚より、チャネル保護膜６ｄ（５ｄ）で覆われていない領域の膜厚の方が薄く形成されているため、チャネル保護膜６ｄ（５ｄ）及び半導体層９ｂの上に成膜される不純物半導体層９ｆは、チャネル保護膜６ｄ（５ｄ）の上面からより低い半導体層９ｂの上面に向かって傾斜する膜形状で、半導体層９ｂの表面を被覆しやすくなっている。特に、半導体層９ｂの膜厚は、チャネル保護膜６ｄ（５ｄ）から離間するほど漸次薄くなっているので、不純物半導体層９ｆは、そのなだらかな傾斜に沿って半導体層９ｂをより一層被覆しやすくなっており、不純物半導体層９ｆは、半導体層９ｂに密着するように成膜されるようになっている。
【００３９】
次いで、図１０に示すように、フォトリソグラフィー及びエッチングによって不純物半導体層９ｆ及び半導体層９ｂを連続してパターニングして、不純物半導体膜６ｆ，６ｇ及び半導体膜６ｂを形成する（半導体膜形成工程）。
この不純物半導体膜６ｆ，６ｇは、半導体膜６ｂ上であってチャネル保護膜６ｄを挟んでチャネル長方向に対向する配置に形成されている。
なお、不純物半導体膜６ｆ，６ｇ、半導体膜６ｂとともに、スイッチトランジスタ５の不純物半導体膜５ｆ，５ｇ、半導体膜５ｂも同様に形成される（図６参照）。
【００４０】
次いで、図１１に示すように、基板１０上における不純物半導体膜６ｆ，６ｇと、チャネル保護膜６ｄと、半導体膜６ｂと、第一絶縁膜１１とを覆う金属膜９ｈを、例えばスパッタリングで成膜する。
【００４１】
次いで、図１２に示すように、フォトリソグラフィー及びエッチングによって金属膜９ｈをパターニングして、一対の不純物半導体膜６ｆ，６ｇ上に一対の電極であるソース電極６ｉとドレイン電極６ｈを形成する（電極形成工程）。
なお、ソース電極６ｉ及びドレイン電極６ｈとともに、スイッチトランジスタ５のソース電極５ｉ及びドレイン電極５ｈも形成される（図６参照）。また、ソース電極及びドレイン電極とともに、走査線２、電圧供給線４、キャパシタ７の電極７ｂが形成されるようになっている（図５、図６参照）。
こうして、駆動トランジスタ６とスイッチトランジスタ５が製造される。
【００４２】
更に、駆動トランジスタ６およびスイッチトランジスタ５が形成された後に、ＩＴＯ膜を堆積してからパターニングして画素電極８ａを形成する（図５参照）。
次いで、駆動トランジスタ６やスイッチトランジスタ５を覆うように、第二絶縁膜１２を成膜する（図５、図６参照）。なお、第二絶縁膜１２は、第一絶縁膜１１と同様に、プラズマＣＶＤによって窒化シリコン等を成膜したものである。この第二絶縁膜１２をフォトリソグラフィーでパターニングすることで画素電極８ａの中央部が露出する開口部１２ａを形成する（図５参照）。
次いで、ポリイミド等の感光性樹脂を堆積後、露光して画素電極８ａが露出する側壁１３ａ間の凹部１３ｂを有するバンク１３を形成する（図５参照）。
次いで、バンク１３の側壁１３ａ間の凹部１３ｂに、正孔注入層８ｂや発光層８ｃとなる材料が溶媒に溶解または分散された液状体を塗布し、その液状体を乾燥させることによって、キャリア輸送層である正孔注入層８ｂと発光層８ｃを順次成膜する（図５参照）。
次いで、バンク１３の上及び発光層８ｃの上に対向電極８ｄを一面に成膜することで、ＥＬ素子８が製造されて（図５参照）、ＥＬパネル１が製造される。
【００４３】
こうして製造されたＥＬパネル１における薄膜トランジスタである駆動トランジスタ６とスイッチトランジスタ５は、チャネル保護膜６ｄ，５ｄで覆われているチャネル領域よりも、チャネル保護膜６ｄ，５ｄで覆われていない領域の方が薄く形成されている半導体膜６ｂ，５ｂを備えている。
そして、駆動トランジスタ６及びスイッチトランジスタ５の半導体膜６ｂ，５ｂの膜厚は、チャネル保護膜６ｄ，５ｄで覆われているチャネル領域より、チャネル保護膜６ｄ，５ｄで覆われていない半導体膜６ｂ，５ｂ部分の方が薄く形成されていることによって、半導体膜６ｂ，５ｂ上に成膜された不純物半導体膜６ｆ，６ｇ、不純物半導体膜５ｆ，５ｇは、その半導体膜６ｂ、５ｂに好適に密着するように形成されている。
特に、半導体膜６ｂ，５ｂは、チャネル保護膜６ｄ，５ｄからチャネル長方向に離間する端部側ほど、その膜厚が漸次薄くなるように形成されているので、半導体膜６ｂ，５ｂ上に形成される不純物半導体膜６ｆ，６ｇ、不純物半導体膜５ｆ，５ｇは、半導体膜６ｂ，５ｂに覆い被さる膜形状をとることになって、それぞれ半導体膜上により一層密着するように形成されている。
この半導体膜６ｂ，５ｂと、不純物半導体膜６ｆ，６ｇ、５ｆ，５ｇとが密着していることで、半導体膜と不純物半導体膜との間においてキャリアが流れる経路（電流経路）が確保されて、各薄膜トランジスタ５，６におけるソース−ドレイン間のオン電流を安定させることが可能になる。
【００４４】
次に、薄膜トランジスタの半導体膜の膜厚を、チャネル保護膜で覆われている中央側のチャネル領域より、チャネル保護膜で覆われていない端部側ほど薄く形成したことによる効果についての検証を説明する。
【００４５】
前述した薄膜トランジスタの製造方法により製造した駆動トランジスタ６の断面を透過型電子顕微鏡で撮像したＴＥＭ像を図１３（ａ）（ｂ）に示す。なお、図１４は、図１３のＴＥＭ像において表示されている薄膜トランジスタの層構造を明確にするための説明図である。
【００４６】
図１３（ａ）（ｂ）に示すＴＥＭ像からも分かるように、半導体膜６ｂは、チャネル保護膜６ｄの下面側（図１４のＣ部分）であるチャネル領域の膜厚より、チャネル保護膜６ｄで覆われていない端部側（図１４のＳ部分）の膜厚ほど薄く形成されている。
具体的に、図１３（ａ）に示す実施例１の駆動トランジスタ６における半導体膜６ｂの形状測定を行ったところ、チャネル保護膜６ｄで覆われたチャネル領域（図１４のＣ部分）での半導体膜６ｂの膜厚は４３０［Å］、チャネル保護膜６ｄで覆われていない端部側（図１４のＳ部分）での半導体膜６ｂの膜厚は２９０［Å］であった。なお、この実施例１におけるチャネル長Ｌは７．５［μｍ］（設計値８．５［μｍ］）であった。
同様に、図１３（ｂ）に示す実施例２の駆動トランジスタ６における半導体膜６ｂの形状測定を行ったところ、チャネル保護膜６ｄで覆われたチャネル領域（図１４のＣ部分）での半導体膜６ｂの膜厚は４６０［Å］、チャネル保護膜６ｄで覆われていない端部側（図１４のＳ部分）での半導体膜６ｂの膜厚は３６０［Å］であった。なお、この実施例２におけるチャネル長Ｌは７．９［μｍ］（設計値８．５［μｍ］）であった。
また、図１３（ａ）（ｂ）に示すＴＥＭ像によると、半導体膜６ｂと不純物半導体膜６ｇとの間に空孔は生じておらず、半導体膜６ｂと不純物半導体膜６ｇは好適に密着している。
【００４７】
そして、図１３（ａ）に示す実施例１での駆動トランジスタ６のＶｄ−Ｉｄ特性を測定したところ、図１５に示すように、ゲート電圧（Ｖｇ）が５［Ｖ］で、ソースドレイン電圧（Ｖｄ）が１０［Ｖ］のとき、オン電流（Ｉｄ）は、３．０５［μＡ］であった。
同様に、図１３（ｂ）に示す実施例２での駆動トランジスタ６のＶｄ−Ｉｄ特性を測定したところ、図１５に示すように、オン電流（Ｉｄ）は、１．９５［μＡ］であった。
このように、実施例１の駆動トランジスタ６は、Ｖｇ＝５［Ｖ］、Ｖｄ＝１０［Ｖ］の条件で、オン電流が２［μＡ］以上であり、また、実施例２の駆動トランジスタ６は、Ｖｇ＝５［Ｖ］、Ｖｄ＝１０［Ｖ］の条件で、オン電流が約２［μＡ］であるので、実施例１と実施例２の駆動トランジスタ６とも、表示デバイスの画素回路に利用する際に必要となる薄膜トランジスタとしての特性を有しているといえる。
【００４８】
但し、Ｖｇ＝５［Ｖ］、Ｖｄ＝１０［Ｖ］の条件で、オン電流が１［μＡ］程度になってしまう従来の薄膜トランジスタ（図１９参照）は、チャネル長Ｌが８．５［μｍ］であり、実施例１と実施例２の駆動トランジスタ６のチャネル長よりも長いので、前述した式（１）によると、チャネル長が長い従来の薄膜トランジスタは、オン電流を比較する上で不利である。そこで、その式（１）に基づいて、チャネル長を揃える換算を行う。
実施例１におけるＬ＝７．５をＬ＝８．５に換算すると、３．０５［μＡ］×（７．５／８．５）＝２．６９［μＡ］となり、また、実施例２におけるＬ＝７．９をＬ＝８．５に換算すると、１．９５［μＡ］×（７．９／８．５）＝１．８１［μＡ］となる。
このように、チャネル長に関する換算を行った結果においても、実施例１と実施例２の駆動トランジスタ６のオン電流の増加が認められるので、本実施形態における駆動トランジスタ６のオン電流（Ｉｄ）の増加は、チャネル長が短いことによるものではなく、半導体層６ｂの膜厚をエッチングにより調整したことによる効果であるといえる。
【００４９】
このように、本実施形態における駆動トランジスタ６は、チャネル保護膜６ｄで覆われているチャネル領域よりも、チャネル保護膜６ｄで覆われていない領域の方が薄く形成されている半導体膜６ｂを備えていることにより、その半導体膜６ｂに密着性よく不純物半導体膜６ｇが積層されるので、好適な電流経路が確保されて、オン電流の向上が図られる。
つまり、本実施形態における駆動トランジスタ６は、従来の薄膜トランジスタに比べて優れた特性を有しているといえる。
【００５０】
以上のように、薄膜トランジスタにおける半導体膜（６ｂ、５ｂ）を、チャネル保護膜（６ｄ、５ｄ）で覆われているチャネル領域よりも、チャネル保護膜（６ｄ、５ｄ）で覆われていない領域の方を薄く形成することによって、その半導体膜（６ｂ、５ｂ）上に覆い被さる膜形状を有する不純物半導体膜（６ｆ，６ｇ、５ｆ，５ｇ）を密着性よく形成することができ、その薄膜トランジスタのオン電流を所望する値に安定させるように、オン電流を好適に向上させることができる。
そして、安定したオン電流の制御が可能な薄膜トランジスタ（スイッチトランジスタ５、駆動トランジスタ６）により、ＥＬ素子８は好適に電流制御されて発光するので、その薄膜トランジスタ５、６を備えるＥＬパネル１の画質の向上を図ることができる。
【００５１】
そして、以上のように形成されて製造されたＥＬパネル１は、各種電子機器の表示パネルとして用いられる。
例えば、図１６に示す、携帯電話機２００の表示パネル１ａや、図１７（ａ）（ｂ）に示す、デジタルカメラ３００の表示パネル１ｂや、図１８に示す、パーソナルコンピュータ４００の表示パネル１ｃに、ＥＬパネル１を適用することができる。
【００５２】
なお、以上の実施の形態において、保護膜形成工程で、チャネル保護膜６ｄ（５ｄ）を形成しつつ、半導体層９ｂの表面処理を行うエッチングは、ドライエッチングであってもウェットエッチングであってもよい。
【００５３】
また、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
【符号の説明】
【００５４】
１      ＥＬパネル
５      スイッチトランジスタ（トランジスタ）
６      駆動トランジスタ（トランジスタ）
５ａ、６ａ  ゲート電極
５ｂ、６ｂ  半導体膜
５ｄ、６ｄ  チャネル保護膜（保護膜）
５ｆ、６ｆ  不純物半導体膜
５ｇ、６ｇ  不純物半導体膜
５ｈ、６ｈ  ドレイン電極
５ｉ、６ｉ  ソース電極
８      ＥＬ素子
９ｂ    半導体層
９ｄ    保護絶縁膜
９ｆ    不純物半導体層
９ｈ    金属膜
１０    基板
１１    第一絶縁膜
１２    第二絶縁膜
１３    バンク
Ｈ      空孔
【図１】
2011035105.tif 000003
【図２】
2011035105.tif 000004
【図３】
2011035105.tif 000005
【図４】
2011035105.tif 000006
【図５】
2011035105.tif 000007
【図６】
2011035105.tif 000008
【図７】
2011035105.tif 000009
【図８】
2011035105.tif 000010
【図９】
2011035105.tif 000011
【図１０】
2011035105.tif 000012
【図１１】
2011035105.tif 000013
【図１２】
2011035105.tif 000014
【図１４】
2011035105.tif 000015
【図１５】
2011035105.tif 000016
【図１６】
2011035105.tif 000017
【図１７】
2011035105.tif 000018
【図１８】
2011035105.tif 000019
【図１９】
2011035105.tif 000020
【図１３】
2011035105.tif 000021
【図２０】
2011035105.tif 000022