(57)【要約】【課題】フォトダイオードの一括リセット時に電源に流れるピーク電流を低減し、ノイズを抑制することができる固体撮像装置を提供する。【解決手段】垂直走査回路300は、各種パルスにより、信号蓄積期間の開始前に所定領域の全画素のフォトダイオードのリセットを行い、信号蓄積期間の開始時に所定領域の全画素のフォトダイオードのリセットを同時に解除し、信号蓄積期間の終了後に所定領域の全画素のフォトダイオードの信号電荷を読み出す制御を行う。また、制御回路310は、フォトダイオードリセットトランジスタによって制御されるフォトダイオードのリセットレベルを制御する。【選択図】図2
2011155498.tif 000002
【特許請求の範囲】
【請求項１】
入射した光を信号電荷に変換して蓄積する光電変換部と、
前記光電変換部に蓄積された信号電荷をリセットする第１のリセット部と、
前記光電変換部から前記信号電荷を読み出す読み出し部と、
前記読み出し部を通して読み出された前記信号電荷を保持する電荷保持部と、
前記電荷保持部に保持された前記信号電荷を増幅する増幅部と、
前記電荷保持部に保持された前記信号電荷をリセットする第２のリセット部と、
前記増幅部の出力を出力信号として出力する特定の画素を選択する選択部と、
を備えた画素を２次元状に配列した画素部と、
蓄積期間外に前記第１のリセット部にリセットを行わせ、前記蓄積期間の開始時に所定領域の全画素の前記第１のリセット部によるリセットを同時に解除し、前記蓄積期間の終了後に前記所定領域の全画素の前記読み出し部に同時に前記信号電荷を読み出させる読み出し制御部と、
前記第１のリセット部がリセットを行う際の前記光電変換部のリセットレベルを制御するリセットレベル制御部と、
を備えたことを特徴とする固体撮像装置。
【請求項２】
前記第１のリセット部はトランジスタで構成され、
前記リセットレベル制御部は、前記トランジスタのドレイン端子の電位を時間的に変化させることにより前記リセットレベルを制御する
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第１のリセット部はトランジスタで構成され、
前記リセットレベル制御部は、前記トランジスタのゲート端子の電位を時間的に変化させることにより前記リセットレベルを制御する
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記第１のリセット部はトランジスタで構成され、
前記リセットレベル制御部は、所定の画素で構成される領域毎に前記トランジスタのゲート端子の電位を異なる電位とすることにより前記リセットレベルを制御する
ことを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素が2次元状に配置された固体撮像装置に関する。
【背景技術】
【０００２】
従来、固体撮像素子として、増幅読み出し機能を有する画素を用いたMOS型固体撮像素子が知られている。図8は、MOS型固体撮像素子の画素構成を示している。図8に示す画素100 は、フォトダイオード101、転送トランジスタ102、電荷保持部（FD：フローティングディフュージョン）103、フローティングディフュージョンリセットトランジスタ104、増幅トランジスタ105、選択トランジスタ106、フォトダイオードリセットトランジスタ107を有する。また、画素電源線110、フローティングディフュージョンリセット線111、転送線112、選択線113、垂直信号線114、フォトダイオードリセット線115は複数の画素間で共有される。
【０００３】
フォトダイオード101 は、蓄積される電荷量が入射される光に応じて変化する光電変換素子である。転送トランジスタ102 は、フォトダイオード101 で発生した信号電荷を電荷保持部103 に転送する（読み出す）ためのトランジスタである。電荷保持部103は、フォトダイオード101から転送された電荷を保持する電荷保持機能を有する。フローティングディフュージョンリセットトランジスタ104 は、電荷保持部103 をリセットするためのトランジスタである。増幅トランジスタ105 は、電荷保持部103 の電圧レベルを増幅して読み出すためのトランジスタである。選択トランジスタ106 は、増幅トランジスタ105の出力を出力信号として出力する特定の画素を選択し、垂直信号線114 に増幅トランジスタ105 の出力を伝えるためのトランジスタである。フォトダイオードリセットトランジスタ107は、フォトダイオード101をリセットするためのトランジスタである。ここで、フォトダイオード101 以外は遮光されている。
【０００４】
画素電源線110 は、電源電圧VDDを印加するための配線であり、フローティングディフュージョンリセットトランジスタ104 のドレイン側、増幅トランジスタ105 のドレイン側、及びフォトダイオードリセットトランジスタ107のドレイン側に電気的に接続されている。フローティングディフュージョンリセット線111 は、１行分の電荷保持部103をリセットするためのフローティングディフュージョンリセットパルスφRMiを印加するための配線であり、1行分のフローティングディフュージョンリセットトランジスタ104 のゲートに接続されている。
【０００５】
転送線112 は、1行分の画素の信号電荷をそれぞれの画素の電荷保持部103 に転送するための行転送パルスφTRiが印加される配線であり、1行分の画素の転送トランジスタ102 のゲートに電気的に接続されている。選択線113 は、1行分の画素を選択するための行選択パルスφSEiが印加される配線であり、1行分の画素の選択トランジスタ106 のゲートに電気的に接続されている。フォトダイオードリセット線115 は、1行分のフォトダイオード101をリセットするための行フォトダイオードリセットパルスφRPDiが印加される配線であり、1行分のフォトダイオードリセットトランジスタ107のゲートに接続されている。このように5個のトランジスタを用いた画素構成により、光電変換機能、フォトダイオードリセット機能、電化保持部リセット機能、増幅読み出し機能、一時メモリ機能、及び選択機能が実現される。
【０００６】
MOS型固体撮像素子は、このような構成の画素をm行×n列の2次元状に配列した画素アレイを有する。各行の画素の信号を1行目からm行目まで順次選択して読み出すことで全画素の信号を読み出す手法を通常のXYアドレス読み出し方式という。しかしながら、通常のXYアドレス読み出し方式においては、信号を蓄積する時刻が画素アレイの行毎に異なるため、最初に信号を読み出す第1行と、最後に信号を読み出す第m行とでは、信号を読み出す時刻が最大で１フレーム分異なる。そのため、高速に移動する物体を撮影したときに画像が歪むという問題が生じる。
【０００７】
上記の問題点を解決する手法として、グローバルシャッター読み出し方式（例えば、特許文献1，2参照）がある。以下、図9を参照しながら、グローバルシャッター読み出し方式の動作を説明する。図9は、所定の動作を連続して繰り返す連続駆動シーケンスのうちの一部の駆動シーケンスを取り出したタイミングチャートである。まず、全行のフォトダイオードリセットパルスφRPD1〜φRPDmに“Hi”レベルが印加される。これにより、全行のフォトダイオード101がリセットされている状態となる。
【０００８】
続いて、信号蓄積期間（露光期間）において、フォトダイオードリセットパルスφRPD1〜φRPDmに“Lo”レベルが同時に印加される。これにより、全行のフォトダイオード101のリセットが同時に解除され、全行の画素における蓄積が同時に開始される。
【０００９】
一定期間が経過した後、全行のフローティングディフュージョンリセットパルスφRM1〜φRMmに“Hi”レベルが同時に印加される。これにより、全行の画素における信号電荷保持部103の不要な電荷が同時に排出される。その後、全行の行転送パルスφTR1〜φTRmに“Hi”レベルが印加され、蓄積（露光）で生じた信号成分（光信号）が全行一括で電荷保持部103に転送される。これにより、全行の画素における蓄積が同時に終了する。その後、1行目から順に行選択パルスφSE1〜φSEmに“Hi”レベルが印加され、光信号が出力される。
【００１０】
上記の動作によれば、全行の画素の蓄積開始と終了のタイミングが同時となる。このため、被写体が速く動いている場合でも、被写体の形状が歪んで捕らえられたり、或いは蛍光灯のフリッカが画像に現れたりすることがなく、良質の画像を撮影することが可能である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００５−６５１８４号公報
【特許文献２】特開２００６−２６２０７０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図9に示す従来のタイミングチャートにおいて、信号読み出し期間に全行のフォトダイオードリセットパルスφRPD1〜φRPDmに“Hi”レベルを印加してフォトダイオード101をリセット状態にする理由は、フォトダイオード101から信号電荷保持部103への電荷の回り込みを防ぐためである。この電荷の回り込みは撮影環境輝度や被写体輝度に依存するため、それらの輝度が高いほど、全行のリセット時に電源に流れる電流が多くなる。従って、全行のフォトダイオードリセットパルスφRPD1〜φRPDmに“Hi”レベルを印加した瞬間に多くの電流が電源に流れ、電源電位が揺れてノイズの要因になる可能性が高い。
【００１３】
本発明は、上述した課題に鑑みてなされたものであって、フォトダイオードの一括リセット時に電源に流れるピーク電流を低減し、ノイズを抑制することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、上記の課題を解決するためになされたもので、入射した光を信号電荷に変換して蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷をリセットする第１のリセット部と、前記光電変換部から前記信号電荷を読み出す読み出し部と、前記読み出し部を通して読み出された前記信号電荷を保持する電荷保持部と、前記電荷保持部に保持された前記信号電荷を増幅する増幅部と、前記電荷保持部に保持された前記信号電荷をリセットする第２のリセット部と、前記増幅部の出力を出力信号として出力する特定の画素を選択する選択部と、を備えた画素を２次元状に配列した画素部と、蓄積期間外に前記第１のリセット部にリセットを行わせ、前記蓄積期間の開始時に所定領域の全画素の前記第１のリセット部によるリセットを同時に解除し、前記蓄積期間の終了後に前記所定領域の全画素の前記読み出し部に同時に前記信号電荷を読み出させる読み出し制御部と、前記第１のリセット部がリセットを行う際の前記光電変換部のリセットレベルを制御するリセットレベル制御部と、を備えたことを特徴とする固体撮像装置である。
【００１５】
また、本発明の固体撮像装置において、前記第１のリセット部はトランジスタで構成され、前記リセットレベル制御部は、前記トランジスタのドレイン端子の電位を時間的に変化させることにより前記リセットレベルを制御することを特徴とする。
【００１６】
また、本発明の固体撮像装置において、前記第１のリセット部はトランジスタで構成され、前記リセットレベル制御部は、前記トランジスタのゲート端子の電位を時間的に変化させることにより前記リセットレベルを制御することを特徴とする。
【００１７】
また、本発明の固体撮像装置において、前記第１のリセット部はトランジスタで構成され、前記リセットレベル制御部は、所定の画素で構成される領域毎に前記トランジスタのゲート端子の電位を異なる電位とすることにより前記リセットレベルを制御することを特徴とする。
【発明の効果】
【００１８】
本発明によれば、第１のリセット部がリセットを行う際の前記光電変換部のリセットレベルを制御することによって、フォトダイオードの一括リセット時に電源に流れるピーク電流を低減し、ノイズを抑制することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第1の実施形態によるカメラシステムの構成を示すブロック図である。
【図２】本発明の第1の実施形態による固体撮像素子の構成を示すブロック図である。
【図３】本発明の第1の実施形態による画素の構成を示す回路図である。
【図４】本発明の第1の実施形態による固体撮像素子の駆動タイミングを示すタイミングチャートである。
【図５】本発明の第2の実施形態による固体撮像素子の駆動タイミングを示すタイミングチャートである。
【図６】本発明の第3の実施形態による固体撮像素子の構成を示すブロック図である。
【図７】本発明の第3の実施形態による固体撮像素子の駆動タイミングを示すタイミングチャートである。
【図８】画素の構成を示す回路図である。
【図９】固体撮像素子の駆動タイミングを示すタイミングチャートである。
【発明を実施するための形態】
【００２０】
以下、図面を参照し、本発明の実施形態を説明する。なお、各実施形態の固体撮像素子の構成として、単一の画素がm行n列に配列された構成を示しているが、行数及び列数に関わらず、下記の例を実施することは可能である。
【００２１】
（第1の実施形態）
まず、本発明の第1の実施形態を説明する。図1は、本実施形態による固体撮像素子を有するデジタルカメラ（カメラシステム）の構成を示している。図1に示すデジタルカメラ7-1は、レンズ7-2、メカニカルシャッタ7-3、イメージセンサ7-4、画像処理回路7-5、メモリ7-6、記録装置7-7、レンズ制御装置7-8、シャッタ駆動装置7-9、イメージャ駆動装置7-10、カメラ制御装置7-11、及び表示装置7-12から構成されている。
【００２２】
レンズ7-2は被写体像をイメージセンサ7-4に結像する。イメージセンサ7-4は固体撮像素子（固体撮像装置）である。画像処理回路7-5は、イメージセンサ7-4から出力された画像信号に対して補正や圧縮等の各種処理を行う。メモリ7-6は画像信号を一時的に記憶する。記録装置7-7は、画像処理回路7-5によって処理された画像信号を記録媒体に記録する。レンズ制御装置7-8は、レンズ7-2のズーム、フォーカス、絞り等を制御する。シャッタ駆動装置7-9は、メカニカルシャッタ7-3の駆動を制御する。イメージャ駆動装置7-10は、イメージセンサ7-4の駆動を制御する。カメラ制御装置7-11は、デジタルカメラ7-1の全体を制御する。表示装置7-12は、画像信号に基づく画像を表示する。図1に示したデジタルカメラ7-1の構成は、後述する第2の実施形態及び第3の実施形態においても同様である。
【００２３】
図2は、本実施形態による固体撮像素子の構成を示している。図2に示す固体撮像素子は、画素部200、垂直走査回路300、水平信号読み出し回路400、電流源150、及び各種配線から構成されている。
【００２４】
画素部200は、図3に示す画素100aを複数行及び複数列の2次元状に配列した構造を有している。垂直走査回路300は行単位で画素の駆動制御を行う。この駆動制御のために、垂直走査回路300は、フローティングディフュージョンリセットパルスφRMi、行転送パルスφTRi、フォトダイオードリセットパルスφRPDi、行選択パルスφSEiを行毎に独立して制御することのできる制御回路を備えている。これらの各パルスにより選択的に制御された行の画素の信号は、列毎に設けられている垂直信号線114へ出力されるようになっている。また、垂直走査回路300は、画素100a内のフォトダイオード101のリセットレベルを制御する制御信号を電源（図示せず）へ出力する制御回路310を有している。
【００２５】
水平信号読み出し回路400は、垂直信号線114に出力される1行分の画素の信号を、水平方向の並び順で時系列に出力端子410から出力する。電流源150は、垂直信号線114に接続されており、バイアス電流を供給する。フローティングディフュージョンリセット線111 は、フローティングディフュージョンリセットパルスφRMiが印加される配線である。転送線112 は、行転送パルスφTRiが印加される配線である。選択線113 は、行選択パルスφSEiが印加される配線である。フォトダイオードリセット線115 は、フォトダイオードリセットパルスφRPDiが印加される配線である。なお、画素電源を供給する画素電源線110，116（図3）は図示していない。
【００２６】
図3は画素100aの構成を示している。図3に示す画素100aでは、図8に示す画素100に対して、画素電源線116が追加されている。画素電源線116 は、電源電圧VDD_Pを印加するための配線である。他の構成については、図8に示した構成と同一であるため、説明を省略する。図8に示す画素100では、画素電源線110がフォトダイオードリセットトランジスタ107 のドレイン側に電気的に接続されていたが、図3に示す画素100aでは、画素電源線116がフォトダイオードリセットトランジスタ107 のドレイン側に電気的に接続されている。このように2本の画素電源線を設けているのは、フォトダイオード101のリセットレベルの制御と、電荷保持部103のリセットレベルの制御とを個別に行うためである。
【００２７】
次に、図4を参照しながら、本実施形態における駆動シーケンスを説明する。図4は、所定の動作を連続して繰り返す連続駆動シーケンスのうちの一部の駆動シーケンスを取り出したタイミングチャートである。信号蓄積期間（露光期間）中の駆動は、図9と同様であるため、説明を省略する。信号蓄積期間が終了した直後の信号読み出し期間では、垂直走査回路300が全行のフォトダイオードリセットパルスφRPD1〜φRPDmに“Hi”レベルを印加し、かつ、制御回路310が画素電源線116をランプ波で駆動する（画素電源線116に印加される電源電圧VDD_Pをランプ波状に変化させる）制御を行うことにより、全行のフォトダイオード101がリセットされる。なお、電源電圧VDD_Pの最大レベルは、例えば電源電圧VDDと同じである。
【００２８】
図4に示した駆動のうちフォトダイオード101のリセットに係る駆動をまとめると、以下のようになる。垂直走査回路300は、各種パルスにより、信号蓄積期間の開始前に所定領域の全画素のフォトダイオード101のリセットを行い、信号蓄積期間の開始時に所定領域の全画素のフォトダイオード101のリセットを同時に解除し、信号蓄積期間の終了後に所定領域の全画素のフォトダイオード101の信号電荷を順次読み出す制御を行う。また、制御回路310は、フォトダイオードリセットトランジスタ107によって制御されるフォトダイオード101のリセットレベルを制御する。
【００２９】
図4に示すように電源電圧VDD_Pを徐々に増加させることによって、フォトダイオードリセットトランジスタ107による信号電荷の排出能力が徐々に増加する。このため、全画素でフォトダイオード101のリセットを同時に開始しても、電源に急激に電流が流れなくなるので、フォトダイオード101のリセット時のピーク電流を小さくすることができる。よって、フォトダイオード101のリセット時の電流が電源に影響を及ぼすことを低減し、ノイズを抑制することができる。なお、電源電圧VDD_Pのランプ波の立ち上がりの傾きは、図4の破線で示すように調整することも可能である。
【００３０】
（第2の実施形態）
次に、本発明の第2の実施形態を説明する。本実施形態による固体撮像素子及び画素の構成は第1の実施形態と同様であるため、説明を省略する。ただし、図2における制御回路310は必要ない。
【００３１】
以下、図5を参照しながら、本実施形態における駆動シーケンスを説明する。図5は、所定の動作を連続して繰り返す連続駆動シーケンスのうちの一部の駆動シーケンスを取り出したタイミングチャートである。信号蓄積期間（露光期間）中の駆動は、図9と同様であるため、説明を省略する。信号蓄積期間が終了した直後の信号読み出し期間では、垂直走査回路300が、全行のフォトダイオードリセットパルスφRPD1〜φRPDmに対して、段階的にレベルが上昇する “Hi”レベルを印加することにより、全行のフォトダイオード101がリセットされる。なお、フォトダイオードリセットパルスφRPD1〜φRPDmの最大レベルは、例えば電源電圧VDDと同じである。
【００３２】
図5に示すようにフォトダイオードリセットパルスφRPD1〜φRPDmのレベルを徐々に増加させることによって、フォトダイオードリセットトランジスタ107による信号電荷の排出能力が徐々に増加する。このため、全画素でフォトダイオード101のリセットを同時に開始しても、電源に急激に電流が流れなくなるので、フォトダイオード101のリセット時のピーク電流を小さくすることができる。よって、フォトダイオード101のリセット時の電流が電源に影響を及ぼすことを低減し、ノイズを抑制することができる。なお、フォトダイオードリセットパルスφRPD1〜φRPDmの段階的な立ち上がりのタイミングは、図5の破線で示すように調整することも可能である。
【００３３】
（第3の実施形態）
次に、本発明の第2の実施形態を説明する。本実施形態による画素の構成は図8と同様であるため、説明を省略する。図6は、本実施形態による固体撮像素子の構成を示している。図6では、画素100が複数行単位でグループ化されている。図6に示す例では、画素100はグループ500、501、502のいずれかに属している。また、各グループ内の全画素でフォトダイオードリセットパルスφRPDが共通化されている。他の構成については、図2に示した構成と同一であるため、説明を省略する。ただし、図2における制御回路310は必要ない。
【００３４】
以下、図7を参照しながら、本実施形態における駆動シーケンスを説明する。図7は、所定の動作を連続して繰り返す連続駆動シーケンスのうちの一部の駆動シーケンスを取り出したタイミングチャートである。信号蓄積期間（露光期間）中の駆動は、図9と同様であるため、説明を省略する。信号蓄積期間が終了した直後の信号読み出し期間では、垂直走査回路300が各グループのフォトダイオードリセットパルスφRPDa，φRPDb，φRPDcに異なる電位の“Hi”レベルを印加することにより、全行のフォトダイオード101がリセットされる。
【００３５】
フォトダイオードリセットパルスφRPDa，φRPDb，φRPDcの“Hi”レベルをVa，Vb，Vcとすると、Va＜Vb＜Vcである。Vaは、フォトダイオードリセットトランジスタ107をオンとするのに最低限必要なレベル以上の電位である。また、Vcは、例えば電源電圧VDDである。図7に示すように、信号読み出し期間では、1行目からm行目に向かって光信号が順次読み出されるため、グループ500の画素100ではグループ501，502の画素100よりも読み出しのタイミングが早く、グループ501の画素100ではグループ502の画素100よりも読み出しのタイミングが早い。
【００３６】
読み出しのタイミングが最も早いグループ500の画素100では、読み出しのタイミングまでにフォトダイオード101から電荷保持部103に回り込む電荷量が少ないため、フォトダイオードリセットパルスφRPDaの“Hi”レベルをVaとすることで、フォトダイオードリセットトランジスタ107による信号電荷の排出能力がより抑えられている。一方、読み出しのタイミングが最も遅いグループ502の画素100では、フォトダイオード101から電荷保持部103に回り込む電荷量が多くなるため、フォトダイオードリセットパルスφRPDcの“Hi”レベルをVcとすることで、フォトダイオードリセットトランジスタ107による信号電荷の排出能力をより上げている。
【００３７】
図7に示すように各グループのフォトダイオードリセットパルスφRPDa，φRPDb，φRPDcの“Hi”レベルを、読み出しのタイミングに応じた異なるレベルにすることによって、グループ毎にフォトダイオードリセットトランジスタ107による信号電荷の排出能力が異なるものとなる。このため、全画素でフォトダイオード101のリセットを同時に開始しても、電源に急激に電流が流れなくなるので、フォトダイオード101のリセット時のピーク電流を小さくすることができる。よって、フォトダイオード101のリセット時の電流が電源に影響を及ぼすことを低減し、ノイズを抑制することができる。
【００３８】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【符号の説明】
【００３９】
100，100a・・・画素、101・・・フォトダイオード（光電変換部）、102・・・転送トランジスタ（読み出し部）、103・・・電荷保持部、104・・・フローティングディフュージョンリセットトランジスタ（第２のリセット部）、105・・・増幅トランジスタ（増幅部）、106・・・選択トランジスタ（選択部）、107・・・フォトダイオードリセットトランジスタ（第１のリセット部）、150・・・電流源、200・・・画素部、300・・・垂直走査回路（読み出し制御部）、310・・・制御回路（リセットレベル制御部）、400・・・水平信号読み出し回路
【図１】
2011155498.tif 000003
【図２】
2011155498.tif 000004
【図３】
2011155498.tif 000005
【図４】
2011155498.tif 000006
【図５】
2011155498.tif 000007
【図６】
2011155498.tif 000008
【図７】
2011155498.tif 000009
【図８】
2011155498.tif 000010
【図９】
2011155498.tif 000011