(57)【要約】【課題】モアレを生じることなく、従来よりも高出力な発光装置、プリントヘッド及び画像形成装置を提供する。【解決手段】ｐ型基板１００上に、順次、第１半導体層としてｐ型アノード層１０２、第２半導体層としてｎ型ゲート層１０４、ノンドープ半導体層１０５、第３半導体層としてｐ型ゲート層１０６、第４半導体層としてｎ型カソード層１０８が形成され、さらにカソード電極１１０とゲート電極１１２が形成される。第１半導体層と、第３半導体層及び／又は第４半導体層を多層反射層（ＤＢＲ）として発光効率を高めるとともに、レンズ通過後の干渉によるモアレを防止する。【選択図】図１
2011155219.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型基板と、
前記第１導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第１導電型の第１半導体層と、
前記第１半導体層上に形成され、ゲートとして機能する第２導電型の第２半導体層と、
前記第２半導体層上に形成され、ゲートとして機能する第１導電型の第３半導体層と、
前記第３半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第２導電型の第４半導体層と、
を備え、
前記第１半導体層は多層反射層で構成され、
前記第３半導体層及び／又は前記第４半導体層は多層反射層で構成され、
前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である
ことを特徴とする発光サイリスタ。
【請求項２】
前記多層反射層は、分布ブラッグ反射層であることを特徴とする請求項１記載の発光サイリスタ。
【請求項３】
前記第３半導体層及び／又は前記第４半導体層の多層反射層の層数は、前記第１半導体層の多層反射層の層数よりも小さいことを特徴とする請求項１記載の発光サイリスタ。
【請求項４】
前記第３半導体層が多層反射層であるとともに、前記第４半導体層の一部が多層反射層であることを特徴とする請求項１記載の発光サイリスタ。
【請求項５】
前記第３半導体層と前記第４半導体層の間に、ゲートコンタクト層が形成されることを特徴とする請求項１記載の発光サイリスタ。
【請求項６】
前記第２半導体層と前記第３半導体層の間に、非ドープ半導体層が形成されることを特徴とする請求項１記載の発光サイリスタ。
【請求項７】
前記第２半導体層と前記非ドープ半導体層は互いに組成が異なり、かつ、前記第３半導体層と前記非ドープ半導体は互いに組成が異なるダブルヘテロ構造であることを特徴とする請求項６記載の発光サイリスタ。
【請求項８】
複数の発光素子からなる発光素子列であって、前記発光素子は、第１導電型基板と、前記第１導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第１導電型の第１半導体層と、前記第１半導体層上に形成され、ゲートとして機能する第２導電型の第２半導体層と、前記第２半導体層上に形成され、ゲートとして機能する第１導電型の第３半導体層と、前記第３半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第２導電型の第４半導体層とを備え、前記第１半導体層は多層反射層で構成され、前記第３半導体層及び／又は前記第４半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
を備えることを特徴とするプリントヘッド。
【請求項９】
像保持体を帯電する耐電手段と、
複数の発光素子からなる発光素子列であって、前記発光素子は、第１導電型基板と、前記第１導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第１導電型の第１半導体層と、前記第１半導体層上に形成され、ゲートとして機能する第２導電型の第２半導体層と、前記第２半導体層上に形成され、ゲートとして機能する第１導電型の第３半導体層と、前記第３半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第２導電型の第４半導体層とを備え、前記第１半導体層は多層反射層で構成され、前記第３半導体層及び／又は前記第４半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、
前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と、
を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光サイリスタ、プリントヘッド及び画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を採用したプリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に静電潜像を形成し、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着させる。静電潜像を形成するための記録手段として、最近では、発光素子としての発光ダイオード（ＬＥＤ）を主走査方向に複数配置してなる、ＬＥＤプリントヘッドが採用される場合が多い。
【０００３】
図１３に、従来のＬＥＤプリントヘッドに発光素子として用いられる発光サイリスタの構成を示す。基板２００上に、第１の半導体層２０２、第２の半導体層２０４、第３の半導体層２０６、第４の半導体層２０８が順次形成される。第１の半導体層２０２は、例えばｐ型でありアノード層として機能する。第２の半導体層２０４は、例えばｎ型でありゲート層として機能する。第３の半導体層２０６は、例えばｐ型でありゲート層として機能する。第４の半導体層２０８は、例えばｎ型でありカソード層として機能する。第４の半導体層２０８にはコンタクト層を介してカソード電極２１０が形成され、第３の半導体２０６にはゲート電極２１２が形成される。基板２００には図示しないがアノード電極が接続される。
【０００４】
一方、下記の特許文献１には、半導体レーザではあるが、高出力化や集積化が可能な垂直共振器型の面発光半導体レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ）を用い、駆動回路とＶＣＳＥＬとを結ぶワイヤボンディングを不要にした自己走査部を組み合わせた、自己走査型面発光レーザアレイが開示されている。
【０００５】
さらに、特許文献２にも、垂直共振器型の面発光レーザが開示されている。図１４に、この文献に開示された面発光レーザの構成を示す。ｎ型半導体基板３１１上に、ｎ型多層反射膜３１２、ｎ型クラッド層３１３、活性層３１４、ｐ型クラッド層３１５、ｐ型多層反射膜層３１６が順次形成され、さらにｎ型クラッド層３１３上に高抵抗層３１９、高濃度ドープ半導体層３１８が形成されて面発光レーザが構成される。素子上部の多層反射膜３１６を埋め込み構造としているので、単一横モードの安定化が図れるとしている。特許文献３乃至５にも、同様の面発光レーザが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１８９５２６号公報
【特許文献２】特開平７−３０２０５号公報
【特許文献３】特開平４−３３３２９０号公報
【特許文献４】特開平５−２９１６９８号公報
【特許文献５】特開平６−１４０７２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
面発光レーザを光源としてプリントヘッドに用いると、１つの面発光レーザから射出された光が光学系であるロッドレンズアレイの複数の開口部を通過した後に結像された場合、干渉によってモアレを生じる。従って、小ビームが得られず、また面発光レーザアレイとロッドレンズアレイの位置関係が異なることによりビーム径が不均一になる問題がある。
【０００８】
発光素子としてＬＥＤを用いる場合には上記の問題は生じないが、高出力化が困難である。
【０００９】
本発明は、モアレを生じることなく、従来よりも高出力な発光サイリスタ、プリントヘッド及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１記載の発明は、第１導電型基板と、前記第１導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第１導電型の第１半導体層と、前記第１半導体層上に形成され、ゲートとして機能する第２導電型の第２半導体層と、前記第２半導体層上に形成され、ゲートとして機能する第１導電型の第３半導体層と、前記第３半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第２導電型の第４半導体層とを備え、前記第１半導体層は多層反射層で構成され、前記第３半導体層及び／又は前記第４半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍であることを特徴とする発光サイリスタである。
【００１１】
請求項２記載の発明は、前記多層反射層は、分布ブラッグ反射層であることを特徴とする請求項１記載の発光サイリスタである。
【００１２】
請求項３記載の発明は、前記第３半導体層及び／又は前記第４半導体層の多層反射層の層数は、前記第１半導体層の多層反射層の層数よりも小さいことを特徴とする請求項１記載の発光サイリスタである。
【００１３】
請求項４記載の発明は、前記第３半導体層が多層反射層であるとともに、前記第４半導体層の一部が多層反射層であることを特徴とする請求項１記載の発光サイリスタである。
【００１４】
請求項５記載の発明は、前記第３半導体層と前記第４半導体層の間に、ゲートコンタクト層が形成されることを特徴とする請求項１記載の発光サイリスタである。
【００１５】
請求項６記載の発明は、前記第２半導体層と前記第３半導体層の間に、非ドープ半導体層が形成されることを特徴とする請求項１記載の発光サイリスタである。
【００１６】
請求項７記載の発明は、前記第２半導体層と前記非ドープ半導体層は互いに組成が異なり、かつ、前記第３半導体層と前記非ドープ半導体は互いに組成が異なるダブルヘテロ構造であることを特徴とする請求項６記載の発光サイリスタである。
【００１７】
請求項８記載の発明は、複数の発光素子からなる発光素子列であって、前記発光素子は、第１導電型基板と、前記第１導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第１導電型の第１半導体層と、前記第１半導体層上に形成され、ゲートとして機能する第２導電型の第２半導体層と、前記第２半導体層上に形成され、ゲートとして機能する第１導電型の第３半導体層と、前記第３半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第２導電型の第４半導体層とを備え、前記第１半導体層は多層反射層で構成され、前記第３半導体層及び／又は前記第４半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段とを備えることを特徴とするプリントヘッドである。
【００１８】
請求項９記載の発明は、像保持体を帯電する耐電手段と、複数の発光素子からなる発光素子列であって、前記発光素子は、第１導電型基板と、前記第１導電型基板上に形成され、アノードあるいはカソードのいずれか一方として機能する第１導電型の第１半導体層と、前記第１半導体層上に形成され、ゲートとして機能する第２導電型の第２半導体層と、前記第２半導体層上に形成され、ゲートとして機能する第１導電型の第３半導体層と、前記第３半導体層上に形成され、アノードあるいはカソードのいずれか他方として機能する第２導電型の第４半導体層とを備え、前記第１半導体層は多層反射層で構成され、前記第３半導体層及び／又は前記第４半導体層は多層反射層で構成され、前記多層反射層で挟まれた領域の厚さは、発光波長の自然数倍である発光サイリスタである発光素子列を備え、像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えることを特徴とする画像形成装置である。
【発明の効果】
【００１９】
請求項１記載の発明によれば、ランダムな位相の光を射出してモアレの発生が防止されるとともに、従来の発光サイリスタに比べて発光効率が高まる。
【００２０】
請求項２記載の発明によれば、共振により発光効率が高まる。
【００２１】
請求項３記載の発明によれば、基板と反対側から光を取り出すことが容易化される。
【００２２】
請求項４記載の発明によれば、反射効率が高まり発光効率が高まる。
【００２３】
請求項５記載の発明によれば、第３半導体層とゲート電極とのオーミックコンタクトが容易化される。
【００２４】
請求項６記載の発明によれば、ｐｎ接合の場合と比べて小数キャリアの再結合が抑制される。
【００２５】
請求項７記載の発明によれば、ホモ接合の場合と比べて電流閉じ込め効果が高まり発光効率が高まる。
【００２６】
請求項８記載の発明によれば、発光素子からの光で露光した場合のプリント品質が向上する。
【００２７】
請求項９記載の発明によれば、発光素子からの光で露光した場合の画像品質が向上する。
【図面の簡単な説明】
【００２８】
【図１】第１実施形態における発光サイリスタの構成図である。
【図２】ＤＢＲのタイプを示す説明図である。
【図３】第１実施形態の発光強度を示すスペクトル図である。
【図４】従来装置の発光強度を示すスペクトル図である。
【図５】第１実施形態における変形例の構成図である。
【図６】変形例の発光強度を示すスペクトル図である。
【図７】第２実施形態における発光サイリスタの構成図である。
【図８】第２実施形態における変形例の構成図である。
【図９】第３実施形態における発光サイリスタの構成図である。
【図１０】発光チップの平面図である。
【図１１】プリントヘッドの構成図である。
【図１２】画像形成装置の構成図である。
【図１３】従来の構成図である。
【図１４】従来の構成図である。
【発明を実施するための形態】
【００２９】
以下、図面に基づき本発明の実施形態について説明する。
【００３０】
１．基本構成
本実施形態の基本構成は、図１３に示された発光サイリスタに、垂直共振器を組み合わせたものである。すなわち、発光サイリスタは、基板上に第１導電型の第１半導体層、第２導電型の第２半導体層、第１導電型の第３半導体層、第２導電型の第４半導体層を順次形成し、基板及び第４半導体層に駆動電流を供給するための２つの電極を接続するとともに、第３半導体層にゲート電極を接続して構成されるが、本実施形態では、第１半導体層を多層反射層（下部多層反射層）とするとともに、第３半導体層及び／又は第４半導体層を多層反射層（上部多層反射層）とする。但し、上部多層反射層の層数は下部多層反射層の層数よりも小さくする。その理由は、発光層から射出した光は図における上方から取り出すため、上部ＤＢＲの層数を下部ＤＢＲの層数よりも小さくして上部ＤＢＲの反射率を相対的に小さくするためである。また、下部多層反射層と上部多層反射層の間の半導体層の厚さは、共振させるために発光波長の自然数倍とする。
【００３１】
上部多層反射層は、上記のように第３半導体層及び／又は第４半導体層に形成し得る。従って、以下では、
（１）第１半導体層と第４半導体層に多層反射層を形成する場合（第１実施形態）
（２）第１半導体層と第３半導体層に多層反射層を形成する場合（第２実施形態）
（３）第１半導体層と第３半導体層と第４半導体層に多層反射層を形成する場合（第３実施形態）
に分けて、順次説明する。
【００３２】
２．第１実施形態
２．１  基本構成
図１に、第１実施形態における発光サイリスタの構成を示す。ｐ型基板１００上に、ＧａＡｓバッファ層を介して第１導電型の第１半導体層としてｐ型アノード層１０２が形成される。ｐ型アノード層１０２は、多層反射層の分布ブラッグ反射層（ＤＢＲ：Ｄｉｓｔｒｉｂｕｔｒｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ）で構成される。図では、下部ＤＢＲとして示す。下部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを１０層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。なお、以下で波長を基準として半導体層の厚さを規定した場合、発光波長の半導体媒質中における波長（＝λ０／ｎ：λ０は真空中の波長、ｎは半導体媒質の屈折率）を基準としている。
【００３３】
ｐ型アノード層１０２上に、第２導電型の第２半導体層としてｎ型ゲート層１０４が形成される。ｎ型ゲート層は、例えばＡｌ０．１２８Ｇａ０．８２７Ａｓで構成される。ｎ型ゲート層１０４の厚さは、発光波長λと同一である。
【００３４】
ｎ型ゲート層１０４上に、非ドープ（ノンドープ）半導体層１０５が形成される。ノンドープ半導体層１０５は、例えばＡｌ０．１２８Ｇａ０．８７２Ａｓで構成される。ノンドープ半導体層１０５の厚さは、発光波長λの１／２である。
【００３５】
ノンドープ半導体層１０５上に、第１導電型の第３半導体層としてｐ型ゲート層１０６が形成される。ｐ型ゲート層１０６は、例えばＡｌ０．１２８Ｇａ０．８７２Ａｓで構成される。ｐ型ゲート層１０６の厚さは、発光波長λの３／２である。
【００３６】
ｎ型ゲート層１０４、ノンドープ半導体層１０５、ｐ型ゲート層１０６で垂直キャビティを構成し、その厚さは、λ＋１／２λ＋３／２λ＝３λである。
【００３７】
ｐ型ゲート層１０６上に、第２導電型の第４半導体層としてｎ型カソード層１０８が形成される。ｎ型カソード層１０８は、多層反射層の分布ブラッグ反射層（ＤＢＲ）で構成される。図では、上部ＤＢＲとして示す。上部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを５層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
【００３８】
ｎ型カソード層１０８には、コンタクト層を介してカソード電極１１０が形成される。また、ｎ型カソード層１０８の一部をエッチングにより除去してｐ型ゲート層１０６を露出させ、ｐ型ゲート層１０６上にゲート電極１１２が形成される。
【００３９】
ｐ型アノード層１０２、ｎ型ゲート層１０４、ノンドープ半導体層１０５、ｐ型ゲート層１０６、ｎ型カソード層１０８は、ＭＯＣＶＤ法を用いて形成され、カソード電極１１０やゲート電極１１２は蒸着法で形成される。
【００４０】
さらに、ｐ型基板１００を所定の厚さまで研磨し、アノード電極（不図示）が形成される。
【００４１】
プリントヘッドにおいては、複数の発光サイリスタが並列接続されて発光素子アレイを構成する。発光サイリスタのアノード電極には基準電位Ｖｓｕｂが供給される。発光サイリスタのカソード電極１１０には点灯信号が供給される。また、発光サイリスタのゲート電極１１２には転送信号が供給される。
【００４２】
図２に、ｐ型アノード層（下部ＤＢＲ）１０２、ｎ型ゲート層１０４、ノンドープ半導体層１０５、ｐ型ゲート層１０６からなる厚さ３λのキャビティ部、ｎ型カソード層（上部ＤＢＲ）１０８を抜き出して示す。図２（ａ）は、下部ＤＢＲが下から（基板側から）順に、屈折率小、大、小、大（実際には下部ＤＢＲはペア１０層から構成されるが、説明の都合上省略してペア２層とする）と積層され、上部ＤＢＲが下から（基板側から）順に、屈折率大、小、大、小（実際には上部ＤＢＲはペア５層から構成されるが、説明の都合上、省略してペア２層とする）と積層されるタイプであり、キャビティ部を挟む下部ＤＢＲ及び上部ＤＢＲの境界層がともに屈折率大となるタイプである。キャビティ部の各層の厚さは、既述したようにｎ型ゲート層１０４がλ、ノンドープ半導体層１０５が１／２λ、ｐ型ゲート層１０６が３／２λである。この場合、発光層から射出した光は下部ＤＢＲ及び上部ＤＢＲで反射されて共振し、下部ＤＢＲ及び上部ＤＢＲとの境界において共振波の位相は節となる。
【００４３】
また、図２（ｂ）は、下部ＤＢＲが下から（基板側から）順に、屈折率大、小、大、小
と積層され、上部ＤＢＲが下から（基板側から）順に、屈折率小、大、小、大と積層されるタイプであり、キャビティ部を挟む下部ＤＢＲ及び上部ＤＢＲの境界層がともに屈折率小となるタイプである。この場合、発光層から射出した光は下部ＤＢＲ及び上部ＤＢＲで反射されて共振し、下部ＤＢＲ及び上部ＤＢＲとの境界において共振波の位相は腹となる。キャビティ部の各層の厚さは、例えばｎ型ゲート層１０４が５／４λ、ノンドープ半導体層１０５が１／２λ、ｐ型ゲート層１０６が５／４λ等である。上記（ａ）、（ｂ）のいずれのタイプも用い得る。
【００４４】
このように微小共振器を備えた発光サイリスタでは、面発光レーザと異なり、ランダムな位相の光が射出されるため、ロッドレンズアレイを通過した光は結像面で干渉することはなく、モアレも生じない。また、共振器効果による自然放出が強まり、高い出力が得られるとともに指向性も高まることから、ロッドレンズアレイへの入射光量の効率が高まり、結果的に高出力が得られる。
【００４５】
図３に、第１実施形態の発光サイリスタの発光強度を示す。図において、横軸は発光波長（μｍ）であり、縦軸は光強度（任意単位）である。また、図において、符号ａは伝播スペクトルを示し、符号ｂは発光スペクトルを示す。
【００４６】
一方、図４に、比較のために図１３に示す従来構造の発光サイリスタの発光強度を示す。図において、符号ａは伝播スペクトル、符号ｂは発光スペクトルを示す。図３と図４とを比較すると、第１実施形態の発光強度の方が大きく、従来構造の積分強度を１００％とすると、第１実施形態の発光サイリスタでは積分強度１５６％が得られる。また、従来構造の半値幅が２９ｎｍであるのに対し、第１実施形態の半値幅は１３ｎｍであり、シャープな光が得られる。
【００４７】
２．２  変形例
図１の発光サイリスタは、キャビティ部の組成が全てＡｌ０．１２８Ｇａ０．８７２Ａｓのホモ接合であるが、キャビティ部をダブルへテロ接合として電流を閉じ込める構造にしてもよい。
【００４８】
図５に、この場合の発光サイリスタの構成を示す。ｐ型基板１００上に、ＧａＡｓバッファ層を介して第１導電型の第１半導体層としてｐ型アノード層１０２が形成される。ｐ型アノード層１０２は、多層反射層のＤＢＲで構成される。図では、下部ＤＢＲとして示す。下部ＤＢＲは、図１と同様にＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを１０層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
【００４９】
ｐ型アノード層１０２上に、第２導電型の第２半導体層としてｎ型ゲート層１０４が形成される。ｎ型ゲート層は、Ａｌ０．２３５Ｇａ０．７６５Ａｓで構成される。ｎ型ゲート層１０４の厚さは、発光波長λと同一である。
【００５０】
ｎ型ゲート層１０４上に、ノンドープ半導体層１０５が形成される。ノンドープ半導体層１０５は、Ａｌ０．１２８Ｇａ０．８７２Ａｓで構成される。ノンドープ半導体層１０５の厚さは、発光波長λの１／２である。
【００５１】
ノンドープ半導体層１０５上に、第１導電型の第３半導体層としてｐ型ゲート層１０６が形成される。ｐ型ゲート層１０６は、Ａｌ０．２３５Ｇａ０．７６５Ａｓで構成される。ｐ型ゲート層１０６の厚さは、発光波長λの３／２である。
【００５２】
ｎ型ゲート層１０４、ノンドープ半導体層１０５、ｐ型ゲート層１０６で垂直キャビティを構成し、その厚さは、λ＋１／２λ＋３／２λ＝３λである。また、ｎ型ゲート層１０４とノンドープ半導体層１０５とｐ型ゲート層１０６は互いに組成比が異なり、ダブルヘテロ構造をなす。
【００５３】
ｐ型ゲート層１０６上に、第２導電型の第４半導体層としてｎ型カソード層１０８が形成される。ｎ型カソード層１０８は、多層反射層のＤＢＲで構成される。図では、上部ＤＢＲとして示す。上部ＤＢＲは、図１と同様にＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを５層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
【００５４】
ｎ型カソード層１０８には、コンタクト層を介してカソード電極１１０が形成される。また、ｎ型カソード層１０８の一部をエッチングにより除去してｐ型ゲート層１０６を露出させ、ｐ型ゲート層１０６上にゲート電極１１２が形成される。
【００５５】
さらに、ｐ型基板１００を所定の厚さまで研磨し、アノード電極（不図示）が形成される。
【００５６】
図６に、変形例の発光サイリスタの発光強度を示す。図において、横軸は発光波長（μｍ）であり、縦軸は光強度（任意単位）である。また、図において、符号ａは伝播スペクトルを示し、符号ｂは発光スペクトルを示す。図６と図４とを比較すると、変形例の発光強度の方が大きく、従来構造の積分強度を１００％とすると、変形例の発光サイリスタでは積分強度２２０％が得られる。また、従来構造の半値幅が２９ｎｍであるのに対し、変形例の半値幅は１２ｎｍであり、シャープな光が得られる。
【００５７】
３．第２実施形態
３．１  基本構成
図７に、第２実施形態における発光サイリスタの構成を示す。ｐ型基板１００上に、ＧａＡｓバッファ層を介して第１導電型の第１半導体層としてｐ型アノード層１０２が形成される。ｐ型アノード層１０２は、多層反射層のＤＢＲで構成される。図では、下部ＤＢＲとして示す。下部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを１０層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
【００５８】
ｐ型アノード層１０２上に、第２導電型の第２半導体層としてｎ型ゲート層１０４が形成される。ｎ型ゲート層は、例えばＡｌ０．１２８Ｇａ０．８２７Ａｓで構成される。ｎ型ゲート層１０４の厚さは、発光波長λの１／２である。
【００５９】
ｎ型ゲート層１０４上に、ノンドープ半導体層１０５が形成される。ノンドープ半導体層１０５は、例えばＡｌ０．１２８Ｇａ０．８７２Ａｓで構成される。ノンドープ半導体層１０５の厚さは、発光波長λの１／２である。
【００６０】
ノンドープ半導体層１０５上に、第１導電型の第３半導体層としてｐ型ゲート層１０６が形成される。ｐ型ゲート層１０６は、多層反射層のＤＢＲで構成される。図では、上部ＤＢＲとして示す。上部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを５層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
【００６１】
ｎ型ゲート層１０４及びノンドープ半導体層１０５で垂直キャビティを構成し、その厚さは、１／２λ＋１／２λ＝λである。
【００６２】
ｐ型ゲート層１０６上に、第２導電型の第４半導体層としてｎ型カソード層１０８が形成される。ｎ型カソード層１０８は、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓで構成される。
【００６３】
ｎ型カソード層１０８には、コンタクト層を介してカソード電極１１０が形成される。また、ｎ型カソード層１０８の一部をエッチングにより除去してｐ型ゲート層１０６を露出させ、ｐ型ゲート層１０６上にゲート電極１１２が形成される。
【００６４】
さらに、ｐ型基板１００を所定の厚さまで研磨し、アノード電極（不図示）が形成される。
【００６５】
第１実施形態では、第４半導体層であるｎ型カソード層１０８をＤＢＲとしているが、本実施形態では、第３半導体層であるｐ型ゲート層１０６をＤＢＲとしている。垂直キャビティ内にゲート層を設けると、ゲート層の厚さが薄いことに起因して、ゲートで制御できない基板電流が流れてしまうパンチスルーが生じるおそれがある。本実施形態では、ｐ型ゲート層をＤＢＲ化することでゲート層の厚さを確保するとともにキャビティ効果を高める。
【００６６】
３．２  変形例
図７の発光サイリスタは、ＤＢＲ化されたｐ型ゲート層１０６上にゲート電極１１２が形成されており、ｐ型ゲート層１０６の最上層であってゲート電極１１２との界面の層の組成が相対的に高いＡｌ組成比を有する場合、ゲート電極１１２とのオーミックコンタクトを得ることが比較的困難である。一方、第１実施形態では、ｐ型ゲート層１０６はＤＢＲではなく単層構造であるため、オーミックコンタクトをとるのが比較的容易である。そこで、ゲート電極１１２が形成されるゲート層が単層構造ではなくＤＢＲ化されている場合には、ＤＢＲ化されたｐ型ゲート層１０６上にゲートコンタクト層を形成すればよい。ゲートコンタクト層は、オーミックコンタクトを得ることが主要な目的であるため単層構造とするのが好適である。
【００６７】
図８に、この場合の発光サイリスタの構成を示す。ｐ型基板１００上に、ＧａＡｓバッファ層を介して第１導電型の第１半導体層としてｐ型アノード層１０２が形成される。ｐ型アノード層１０２は、多層反射層のＤＢＲで構成される。図では、下部ＤＢＲとして示す。下部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを１０層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
【００６８】
ｐ型アノード層１０２上に、第２導電型の第２半導体層としてｎ型ゲート層１０４が形成される。ｎ型ゲート層１０４は、例えばＡｌ０．１２８Ｇａ０．８２７Ａｓで構成される。ｎ型ゲート層１０４の厚さは、発光波長λの１／２である。
【００６９】
ｎ型ゲート層１０４上に、ノンドープ半導体層１０５が形成される。ノンドープ半導体層１０５は、例えばＡｌ０．１２８Ｇａ０．８７２Ａｓで構成される。ノンドープ半導体層１０５の厚さは、発光波長λの１／２である。
【００７０】
ノンドープ半導体層１０５上に、第１導電型の第３半導体層としてｐ型ゲート層１０６が形成される。ｐ型ゲート層１０６は、多層反射層のＤＢＲで構成される。図では、上部ＤＢＲとして示す。上部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを５層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
【００７１】
ｎ型ゲート層１０４及びノンドープ半導体層１０５で垂直キャビティを構成し、その厚さは、１／２λ＋１／２λ＝λである。
【００７２】
ｐ型ゲート層１０６上に、単層構造のゲートコンタクト層１０７が形成される。そして、ゲートコンタクト層１０７上に、第２導電型の第４半導体層としてｎ型カソード層１０８が形成される。ｎ型カソード層１０８は、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓで構成される。
【００７３】
ｎ型カソード層１０８には、コンタクト層を介してカソード電極１１０が形成される。また、ｎ型カソード層１０８の一部をエッチングにより除去してゲートコンタクト層１０７を露出させ、ゲートコンタクト層１０７上にゲート電極１１２が形成される。
【００７４】
さらに、ｐ型基板１００を所定の厚さまで研磨し、アノード電極（不図示）が形成される。
【００７５】
４．第３実施形態
４．１  基本構成
図９に、第３実施形態における発光サイリスタの構成を示す。ｐ型基板１００上に、ＧａＡｓバッファ層を介して第１導電型の第１半導体層としてｐ型アノード層１０２が形成される。ｐ型アノード層１０２は、多層反射層のＤＢＲで構成される。図では、下部ＤＢＲとして示す。下部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを１０層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
【００７６】
ｐ型アノード層１０２上に、第２導電型の第２半導体層としてｎ型ゲート層１０４が形成される。ｎ型ゲート層１０４は、例えばＡｌ０．１２８Ｇａ０．８２７Ａｓで構成される。ｎ型ゲート層１０４の厚さは、発光波長λの１／２である。
【００７７】
ｎ型ゲート層１０４上に、ノンドープ半導体層１０５が形成される。ノンドープ半導体層１０５は、例えばＡｌ０．１２８Ｇａ０．８７２Ａｓで構成される。ノンドープ半導体層１０５の厚さは、発光波長λの１／２である。
【００７８】
ノンドープ半導体層１０５上に、第１導電型の第３半導体層としてｐ型ゲート層１０６が形成される。ｐ型ゲート層１０６は、多層反射層のＤＢＲで構成される。図では、上部ＤＢＲとして示す。上部ＤＢＲは、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを５層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長λの１／４である。
【００７９】
ｎ型ゲート層１０４及びノンドープ半導体層１０５で垂直キャビティを構成し、その厚さは、１／２λ＋１／２λ＝λである。
【００８０】
ｐ型ゲート層１０６上に、ゲートコンタクト層１０７が形成される。そして、ゲートコンタクト層１０７上に、第２導電型の第４半導体層としてｎ型カソード層１０８が形成されるが、ｎ型カソード層１０８の一部、すなわちゲートコンタクト層１０７との界面側においてＤＢＲ１０８ａとする。ｎ型カソード層１０８は、例えばＡｌ０．１６３Ｇａ０．８３７Ａｓで構成され、その一部のＤＢＲ１０８ａは、第１実施形態と同様にＡｌ０．１６３Ｇａ０．８３７Ａｓ層とＡｌ０．８５８Ｇａ０．１４２Ａｓ層のペアを５層積層して構成される。Ａｌ０．１６３Ｇａ０．８３７Ａｓ層及びＡｌ０．８５８Ｇａ０．１４２Ａｓ層それぞれ１層あたりの厚さは発光波長
λの１／４である。
【００８１】
ｎ型カソード層１０８には、コンタクト層を介してカソード電極１１０が形成される。また、ｎ型カソード層１０８の一部をエッチングにより除去してゲートコンタクト層１０７を露出させ、ゲートコンタクト層１０７上にゲート電極１１２が形成される。
【００８２】
さらに、ｐ型基板１００を所定の厚さまで研磨し、アノード電極（不図示）が形成される。
【００８３】
図７や図８に示す第２実施形態では、ｐ型ゲート層１０６をＤＢＲ化しているが、ｐ型ゲート層１０６のみのＤＢＲ化では十分な反射率が得られない場合には、このようにｎ型カソード層１０８の一部をＤＢＲ化することでキャビティ効果が高まる。
【００８４】
４．２  変形例
図９の発光サイリスタではｎ型カソード層１０８の一部をＤＢＲ化しているが、ｎ型カソード層１０８の全てをＤＢＲ化してもよい。この場合、図９において、ｎ型カソード層１０８の全てがＤＢＲ１０８ａとなる。これにより、一層キャビティ効果が高まる。
【００８５】
５．プリントヘッドの基本構成
図１０に、画像形成装置のプリントヘッドに搭載される回路基板６２及び発光部６３の平面図を示す。発光部６３は、回路基板６２上に、発光チップＣ１〜Ｃ６０を主走査方向に二列に対向させて千鳥状に配置される。信号発生回路９０は、回路基板上６２の所定位置に設けられ、発光部６３に対して各種駆動信号を供給する。発光部６３は、図１〜図９のいずれかに示された発光サイリスタを複数個並列に接続して構成される。
【００８６】
図１１に、回路基板６２を備えるプリントヘッド１４の構成例を示す。プリントヘッド１４は、ハウジング６１、発光部６３を有する回路基板６２、発光部６３から射出された光を感光体ドラム１２表面に結像させるロッドレンズアレイ６４を備える。ハウジング６１は、例えば金属で形成され、回路基板６２及びロッドレンズアレイ６４を支持し、発光部６３の発光点とロッドレンズアレイ６４の焦点面が一致するように設定される。ロッドレンズアレイ６４は、感光体ドラム１２の軸方向である主走査方向に沿って配置される。発光素子として面発光レーザを用いた場合、既述したようにロッドレンズアレイ６４の複数の開口部を通過して結像された場合に干渉によりモアレを生じることとなるが、本実施形態の発光サイリスタはランダムな位相の光が射出されるため、ロッドレンズアレイの通過した光は結像面でも干渉することがなく、モアレの発生が防止される。
【００８７】
６．画像形成装置の基本構成
図１２に、本実施形態のプリントヘッド１４を備える画像形成装置１の構成例を示す。画像形成装置１は、各色の画像データに対応して画像形成を行う画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、パーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信した画像データに対して予め定められた画像処理を施す画像処理部４０を備える。
【００８８】
画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備える。画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ静電潜像を形成してトナー像を保持する感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で一様に帯電する帯電器１３、帯電器１３により帯電された感光体ドラム１２を露光する、図１４に示すプリントヘッド１４、プリントヘッド１４により得られた静電潜像を現像する現像器１５を備える。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれイエロー、マゼンタ、シアン、黒のトナー像を形成する。
【００８９】
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を記録用紙に多重転写するために、記録用紙を搬送する用紙搬送ベルト２１、用紙搬送ベルトを駆動する駆動ロール２２、感光体ドラム１２のトナー像を記録用紙に転写する転写ロール２３、記録用紙にトナー像を定着する定着器２４を備える。
【００９０】
画像形成プロセス部１０は、画像出力制御部３０から供給される各種制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ２や画像読取装置３から受信した画像データは、画像処理部４０により画像処理が施され、画像形成ユニット１１に供給される。例えば、画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて点灯するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒色画像に関する静電潜像が形成される。感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒色のトナー像が形成される。他の画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃについても同様である。
【００９１】
画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。
【００９２】
合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４により熱及び圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。
【００９３】
以上、本発明の実施形態について説明したが、本発明はこれらに限定されるものではなく、他の変形例も可能である。
【００９４】
例えば、第１実施形態では垂直キャビティとしてのｎ型ゲート層１０４＋ノンドープ半導体層１０５＋ｐ型ゲート層１０６の厚さを３λとし、第２実施形態及び第３実施形態では垂直キャビティとしてのｎ型ゲート層１０４＋ノンドープ半導体層１０５の厚さをλとしているが、垂直キャビティの厚さは発光波長λの自然数倍であればよいので、垂直キャビティの厚さをｍλ（ｍは自然数）としてもよい。
【００９５】
また、本実施形態ではｐ型基板上に形成されたｐｎｐｎ構造の発光サイリスタを例にとり説明したが、ｎ型基板上に形成されたｎｐｎｐ構造の発光サイリスタでも同様に適用し得る。この場合、第１半導体層であるｎ型半導体層を多層反射層にするとともに、第３半導体層であるｎ型半導体層及び／又は第４半導体層であるｐ型半導体層を多層反射層にすればよい。要約すると、第１導電型の基板上に、順次、第１導電型の第１半導体層、第２導電型の第２半導体層、第１導電型の第３半導体層、第２導電型の第４半導体層を備えた発光サイリスタにおいて、第１半導体層を多層反射層にするとともに、第３半導体層及び／又は第４半導体層を多層反射層にすればよい。なお、本実施形態において、ある層上に別の層が形成されるという場合、ある層上に別の層が直接形成される場合に限られず、ある層上に他の層（例えばバッファ層やコンタクト層）を介して別の層が形成される場合も含まれる。
【符号の説明】
【００９６】
１  画像形成装置、１０  画像形成プロセス部、１１  画像形成ユニット、１２  感光体ドラム、１４  プリントヘッド、３０  画像出力制御部、４０  画像処理部、６２  回路基板、６３  発光部、６４  ロッドレンズアレイ、１００  基板、１０２  ｐ型アノード層（第１半導体層）、１０４  ｎ型ゲート層（第２半導体層）、１０６  ｐ型ゲート層（第３半導体層）、１０８  ｎ型カソード層、１１０  カソード電極、１１２  ゲート電極。
【図１】
2011155219.tif 000003
【図２】
2011155219.tif 000004
【図３】
2011155219.tif 000005
【図４】
2011155219.tif 000006
【図５】
2011155219.tif 000007
【図６】
2011155219.tif 000008
【図７】
2011155219.tif 000009
【図８】
2011155219.tif 000010
【図９】
2011155219.tif 000011
【図１０】
2011155219.tif 000012
【図１１】
2011155219.tif 000013
【図１２】
2011155219.tif 000014
【図１３】
2011155219.tif 000015
【図１４】
2011155219.tif 000016