(57)【要約】      （修正有）【課題】従来の半導体装置では、スクライブ領域を切断し個片化した後、その切断面の状況を検査する方法を提供する。【解決手段】半導体装置１では、素子搭載用基板２を構成する絶縁基材３の表裏面に配線層４Ａ、４Ｂが形成され、配線層４Ａ、４Ｂは被覆層５により被覆される。そして、配線層４Ｂは、封止樹脂１６にも被覆され、半導体装置１の側面からの露出が防止され、その酸化や半導体装置１内への水分の浸入が防止される。その一方、半導体装置１の側面から位置精度確認マーク２１を露出させ、その露出形状を確認することで、切断面の位置精度を判定でき、製品品質を向上させる。【選択図】図１
2011035141.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも基板の一主面側が樹脂層により被覆されて構成されるパッケージ外形の側面が切断面となる半導体装置において、
前記基板には、前記切断面の位置精度を確認する位置精度確認マークが形成され、前記位置精度確認マークは前記パッケージ側面から露出することを特徴とする半導体装置。
【請求項２】
前記位置精度確認マークは、前記切断面に応じてその露出形状を異ならせることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記基板は、絶縁基材と、前記絶縁基材を貫通する貫通孔と、前記絶縁基材の一主面側及び他の主面側に配置され、前記貫通孔を介して電気的に接続する配線層とを有し、前記配線層には前記位置精度確認マークが形成されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記位置精度確認マークは、前記配線層と同じ電解メッキ法により形成された金属層またはスパッタリング法により形成された金属層であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記基板はリードフレームであり、前記位置精度確認マークは前記リードフレームの吊りリードに形成されることを特徴とする請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、切断後にその側面（切断面）の切断精度を検査できる半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置の一実施例として、図７に示す構造が知られている。図７は、従来のＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージの断面図を示す。
【０００３】
図示の如く、配線基板６２の表面側には接着材６３を介して半導体チップ６４が固着される。半導体チップ６４の電極パッド（図示せず）と配線基板６２とは金（Ａｕ）ワイヤ６５により電気的に接続される。配線基板６２上面には封止樹脂６６が形成される。そして、配線基板６２の裏面側には半田を主体とするバンプ電極６７が形成される。
【０００４】
配線基板６２は、主に、例えば、ガラスエポキシ樹脂等の絶縁性樹脂から成る基材６８と、その基材６８の表裏面に形成される銅（Ｃｕ）配線層６９と、基材６８を被覆し、絶縁処理するソルダーレジスト層７０から構成される。図示したように、基材６８の表裏面に配置されたＣｕ配線層６９は、基材６８に形成された貫通孔７１を介して電気的に接続される（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−３４４４６号公報（第２−３頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
スクライブ領域の配線基板６２と封止樹脂６６とを切断し、半導体装置６１は個片化される。図７に示すように、スクライブ領域の、例えば、Ａ−Ａ断面にて切断された場合には、個片化された半導体装置６１の側面（切断面）には、配線基板６１の基材６８とソルダーレジスト層７０及び封止樹脂６６のみが配置される。この場合には、半導体装置６１の側面（切断面）からは、Ｃｕ配線層６９が露出することはなく、Ｃｕ配線層６９が酸化し、Ｃｕ配線層６９と封止樹脂６６の境界から半導体装置６１内へと水分が浸入することもない。
【０００７】
一方、図７に示すＢ−Ｂ断面にて切断された場合には、半導体装置６１の側面（切断面）には、配線基板６１のＣｕ配線層６９が配置される。この場合には、その露出領域からＣｕ配線層６９の酸化が進行し、Ｃｕ配線層６９の抵抗値が増大し、あるいはＣｕ配線層６９が断線する等の問題が発生する。また、Ｃｕ配線層６９が酸化することで、Ｃｕ配線層６９と基材６８との境界から剥離が発生し、その剥離が基材６８に沿って進行する。その結果、半導体装置６１の端部に位置するバンプ電極６７が、配線基板６２から離脱した状態となり、実装不良となる問題が発生する。
【０００８】
更に、Ｃｕ配線層６９と基材６８や封止樹脂６６の境界から浸入した水分が、Ａｕワイヤ６５を経由し、半導体チップ６４まで到達し、半導体チップ６４を水分により破壊し、半導体装置６１が不良品となる問題が発生する。
【０００９】
つまり、従来の半導体装置６１では、半導体装置６１の側面の切断位置を検査する方法や手段がなく、スクライブ領域の適した領域を切断したか、否かを確認することが出来なかった。そして、側面（切断面）を検査することなくユーザー側に個片化された半導体装置６１を納品することで、ユーザー側では、前述したＢ−Ｂ断面にて切断された半導体装置６１を実装した回路装置やセット品等で、品質不良が発生する問題が発生する。
【課題を解決するための手段】
【００１０】
前述した各事情に鑑みて成されたものであり、本発明の半導体装置では、少なくとも基板の一主面側が樹脂層により被覆されて構成されるパッケージ外形の側面が切断面となる半導体装置において、前記基板には、前記切断面の位置精度を確認する位置精度確認マークが形成され、前記位置精度確認マークは前記パッケージ側面から露出することを特徴とする。従って、本発明では、切断し個片化した後に、半導体装置の側面に露出する位置精度確認マークの形状により切断位置の適性検査ができる。
【発明の効果】
【００１１】
本発明では、半導体装置の側面に位置精度確認マークを露出させ、側面の切断位置の適正検査ができ、半導体装置の製品品質が向上される。
【００１２】
また、本発明では、切断後の側面に露出した位置精度確認マークの露出形状を異ならせることで、側面の切断位置の適性検査を行うことができる。
【００１３】
また、本発明では、絶縁基材やリードフレームを用いたＭＡＰ構造のパッケージにおいても、位置認識マークを用いることで、側面の切断位置の適正検査ができる。
【００１４】
また、本発明では、配線層が側面（切断面）から露出することなく、配線層の腐食を防止することで、配線層の剥離を防止できる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）平面図である。
【図２】本発明の実施の形態における半導体装置を説明するための（Ａ）平面図、（Ｂ）斜視図である。
【図３】本発明の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）断面図、（Ｃ）断面図である。
【図４】本発明の実施の形態における半導体装置を説明するための断面図である。
【図５】本発明の実施の形態における半導体装置を説明するための（Ａ）断面図、（Ｂ）断面図である。
【図６】本発明の実施の形態における半導体装置を説明するための（Ａ）平面図、（Ｂ）平面図である。
【図７】従来の実施の形態における半導体装置を説明するための断面図である。
【発明を実施するための形態】
【００１６】
以下に、本発明の一実施の形態である半導体装置について説明する。図１は、半導体装置を説明する（Ａ）断面図、（Ｂ）平面図である。図２（Ａ）は、半導体装置を説明する平面図である。図２（Ｂ）は、位置精度確認マークを説明する斜視図である。図３（Ａ）〜（Ｃ）は、半導体装置の側面（切断面）を説明する断面図である。図４は、半導体装置を説明する断面図である。
【００１７】
先ず、図１（Ａ）に示す如く、半導体装置１は、例えば、ＭＡＰ（Ｍｏｌｄ  Ａｒｒａｙ  Ｐａｃｋａｇｅ）構造であり、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）方式の樹脂パッケージから成る。素子搭載用基板２は、主に、絶縁基材３と、絶縁基材３に形成された配線層４Ａ、４Ｂと、絶縁基材３の表裏面側を被覆する被覆層５とから成る。尚、被覆層５は、絶縁基材３の裏面側に配置される場合でも、配置されない場合でも良い。
【００１８】
絶縁基材３は、ガラス繊維にエポキシ樹脂が含浸されたガラスエポキシ等であり、樹脂材料を主体とするインターポーザー基板である。絶縁基材３の膜厚は、例えば、３０〜８０μｍである。そして、絶縁基材３は、樹脂を主体とする材料以外から成る場合もあり、例えば、セラミックまたはＳｉ等の無機材料から成る場合でも良い。また、絶縁基材３としては、銅やアルミニウム等の金属基板を樹脂等の絶縁層により被覆し、絶縁処理されて成る基板であっても良い。
【００１９】
配線層４Ａ、４Ｂは、例えば、電解メッキ法等により形成されたＣｕメッキ層を選択的にエッチングすることで形成され、その膜厚は、例えば、２０〜５０μｍ程度である。配線層４Ａ、４Ｂは、絶縁基材３の表裏面側にパターン配置される。そして、前述したＣｕメッキ層は絶縁基材３に形成された貫通孔６内を埋設し、絶縁基材３の表裏面側の配線層４Ａ、４Ｂは電気的に接続される。尚、貫通孔６は、レーザー加工により形成される。
【００２０】
被覆層５は、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂から成り、被覆層５の厚みは、例えば、２０〜１００μｍ程度である。そして、絶縁基材３の表面側の被覆層５には、金属細線７の接続領域に開口領域８が形成される。開口領域８から露出する配線層４Ｂ上には、例えば、電解メッキ法等によりメッキ層９が形成される。メッキ層９は、例えば、Ｎｉ層１０とＡｕ層１１の積層構造となる。一方、絶縁基材３の裏面側の被覆層５には、外部電極１２の形成領域に開口領域１３が形成される。開口領域１３から露出する配線層４Ａ上には、前述したようにメッキ層１４が形成される。尚、被覆層５は、ソルダーレジスト（ＰＳＲ：Ｐｈｏｔｏ  ｓｏｌｄｅｒ  ｒｅｓｉｓｔ）でも良い。
【００２１】
外部電極１２は、半田、Ａｕ等の導電性材料から成り、絶縁基材３の裏面側にグリッド状に設けられる。そして、外部電極１２の位置は、絶縁基材３の周囲にリング状に配置されても良いし、ランダムに配置されても良い。
【００２２】
半導体素子１５は、絶縁基材３上に、例えば、Ａｇペースト、半田等の接着材により実装される。そして、半導体素子１５の電極パッド（図示せず）と配線層４上面のメッキ層９とはＡｕ線、Ｃｕ線等の金属細線７により電気的に接続される。
【００２３】
封止樹脂１６は、半導体素子１５や金属細線７が覆われるように、素子搭載用基板２の表面側に形成される。そして、封止樹脂１６がトランスファーモールドにより形成される場合には、熱硬化性樹脂が用いされ、インジェクションモールドにより形成される場合には、熱可塑性樹脂が用いられる。
【００２４】
次に、図１（Ｂ）に示す如く、絶縁基材３の表面側に形成される配線層４Ｂのパターンを示す。配線層４Ｂの四方形で示す領域１７が、メッキ層９（図１参照）の形成領域である。一方、配線層４Ｂの丸形で示す領域１８が、貫通孔６（図１参照）を介して絶縁基材３の裏面側の配線層４Ａと電気的に接続する領域である。また、絶縁基材３の中央領域には、Ｃｕメッキ層１９が格子状に配置され、半導体素子１５（図１参照）から発生する熱を効率的に拡散するために配置される。
【００２５】
配線層４Ｂは、絶縁基材３の外周端部２０から、幅Ｗ１として８５μｍ程度内側に配置され、パッケージから露出すること無く、その酸化が防止される。前述したように、半導体装置１は、複数の搭載部が一括モールドされた後にスクライブ領域を切断し、個片化される。そして、個片化する際に、配線層４Ｂがパッケージから露出すると、配線層４Ｂが酸化し、更には、配線層４Ｂと被覆層５や封止樹脂１６との境界面から水分が浸入し、半導体装置１が不良品となる。
【００２６】
そこで、絶縁基材３の４つのコーナー部には、それぞれ位置精度確認マーク２１が配置される。位置精度確認マーク２１は、主に絶縁基材３の外周端部２０から幅Ｗ１の領域に配置され、半導体装置１の側面（切断面）から露出し、その露出形状によりスクライブ領域の切断位置の適否が判定される。そして、位置精度確認マーク２１は、配線層４Ｂを形成する工程にて形成されるため、位置精度確認マーク２１の厚みＴ１（図２（Ｂ）参照）を確認することで、配線層４Ｂの膜厚を検査することができる。尚、位置精度確認マーク２１は、配線層４Ｂと連続して形成されることはなく、位置精度確認マーク２１が酸化した場合でも配線層４Ａ、４Ｂが酸化することはない。更に、位置精度確認マーク２１は、耐湿性に優れた被覆層５や封止樹脂１６により周囲を覆われることで、位置精度確認マーク２１の界面から水分が浸入した場合でも、位置精度確認マーク２１の周囲のみで留まり、更にパッケージ内へと水分が浸入することはない。
【００２７】
次に、図２（Ａ）に示す如く、実線２２が半導体装置１の外形として規格されたラインを示す。実線２２により挟まれた領域がスクライブ領域Ｗ２を示し、例えば、７０μｍの幅を有する。スクライブ領域Ｗ２は、マトリックス状に配置された複数の半導体装置１の形成領域の周囲に碁盤目状に配置され、スクライブ領域Ｗ２には、点線で示すように給電線２３、２４が配置される。そして、位置精度確認マーク２１は、直接、給電線２３、２４と接続し、電解メッキ法により形成されることで、配線層４Ｂとは分離して形成される。
【００２８】
次に、図２（Ｂ）に示す如く、位置精度確認マーク２１は、例えば、３つのエリア２５〜２７から構成される。そして、位置精度確認マーク２１は、例えば、その厚みＴ１が２５〜４５μｍであり、それぞれのエリア２５〜２７の幅Ｗ３が５０μｍであり、切断箇所に応じてその切断面が異なる。また、エリア２５は、Ｘ１×Ｗ３×Ｔ１の直方体から成り、エリア２６は、Ｘ２×Ｗ３×Ｔ１の直方体から成り、エリア２７は、Ｘ３×Ｗ３×Ｔ１の直方体から成る。そして、位置精度確認マーク２１は、それぞれのエリア２５〜２７の一側辺側を一致して並べた形状となる。
【００２９】
尚、位置精度確認マーク２１の厚みＴ１や幅Ｗ３は、使用される用途に応じて任意の設計変更が可能である。例えば、位置精度確認マーク２１の幅Ｗ３を広げることで、更にその視認性が向上される。また、位置精度確認マーク２１のエリアの数も使用される用途に応じて任意の設計変更が可能である。例えば、位置精度確認マーク２１は、４つ以上のエリアから構成されることで、更なる位置精度が向上される。また、位置精度確認マーク２１の３つのエリア２５〜２７が、連続して形成される場合について説明したが、この場合に限定するものではない。例えば、３つのエリア２５〜２７が、それぞれ離れて配置される場合でも良い。
【００３０】
次に、図３（Ａ）は、半導体装置１の側面（切断面）２８を示し、その側面２８からは、絶縁基材３、被覆層５、封止樹脂１６、位置精度確認マーク２１等が露出する。具体的には、側面２８からは、若干、切断時にだれるが、幅Ｗ３、厚みＴ１の位置精度確認マーク２１のエリア２７が露出し、良品と判定される。尚、側面から配線層４Ｂは露出することはなく、配線層４Ｂの腐食が防止され、配線層４Ｂの断線や剥離が防止される。また、配線層４Ｂ界面からの半導体装置１内への水分の浸入も防止される。
【００３１】
次に、図３（Ｂ）では、図３（Ａ）の場合よりもスクライブ領域Ｗ２から半導体装置１の形成領域側にずれた領域を切断した場合を示す。具体的には、側面２８からは、若干、切断時にだれるが、幅Ｗ３×２、厚みＴ１のエリア２６、２７が露出する。この場合には、半導体装置１の幅Ｗ１（図１（Ｂ）参照）の領域を切断するが、側面２８から絶縁基材３上面側の配線層４Ｂが露出すること無く、良品と判定される。
【００３２】
次に、図３（Ｃ）では、絶縁基材３上面側の配線層４Ｂが配置された領域を切断する場合を示す。具体的には、側面２８からは、若干、切断時にだれるが、幅Ｗ３×３、厚みＴ１のエリア２５〜２７が露出する。更に、エリア２５〜２７の横には、側面２８から配線層４Ｂも露出する。この場合には、露出領域の配線層４Ｂから腐食し、その配線層４Ｂの界面から半導体装置１内へと水分が浸入する。つまり、側面２８から配線層４Ｂが露出することで、製品品質が劣化するため、不良品と判定される。尚、位置精度確認マーク２１と配線層４Ｂとは必ずしも関連付ける必要はなく、例えば、側面２８からエリア２５が露出した場合には不良品として判定する場合でも良い。また、絶縁基材３下面側の配線層４Ａは、半導体装置１を実装基板の導電パターン上に実装した際に、外部電極１２が配線層４Ａの側面まで被覆することで、その露出が防止される。
【００３３】
次に、図４に示す如く、素子搭載用基板２Ａが、複数の絶縁基材３Ａ〜３Ｃが積層されて構成される多層構造の場合にも、位置精度確認マークを用いることで切断位置の適否の判定を行うことができる。尚、図４に示す構造を説明する際に、図１に示す構造と同一の構成部材には同一の符番を付し、その説明は省略する。
【００３４】
素子搭載用基板２Ａは、３層の絶縁基材３Ａ〜３Ｃが積層されて構成される。１層目の絶縁基材３Ａの裏面には配線層２９Ａが配置され、その配線層２９Ａを被覆するように被覆層５が形成される。一方、絶縁基材３Ａの表面には配線層２９Ｂが配置され、絶縁基材３Ａの外周端部には位置精度確認マーク３０が配置される。そして、配線層２９Ａ、２９Ｂは、絶縁基材３Ａの貫通孔６Ａを介して電気的に接続される。
【００３５】
また、３層目の絶縁基材３Ｃの裏面には配線層２９Ｃが配置され、絶縁基材３Ｃの外周端部には位置精度確認マーク３１が配置される。一方、絶縁基材３Ｃの表面には配線層２９Ｄが配置され、その配線層２９Ｄを被覆するように被覆層５が形成される。そして、配線層２９Ｃ、２９Ｄは、絶縁基材３Ｃの貫通孔６Ｃを介して電気的に接続される。尚、配線層２９Ｄと同一層の位置精度確認マークは図示していないが、図１〜図３を用いて前述した構造と同様に、位置精度確認マークは、絶縁基材３Ｃの表面に配置される。
【００３６】
そして、１層目の絶縁基材３Ａと３層目の絶縁基材３Ｃの間には２層目の絶縁基材３Ｂが配置され、配線層２９Ｂ、２９Ｃは、絶縁基材３Ｂの貫通孔６Ｂを介して電気的に接続される。
【００３７】
この構造により、素子搭載用基板２Ａ内に完全に包含される配線層２９Ｂ、２９Ｃにおいても、位置精度確認マーク３０、３１を用いることで、半導体装置３２の側面３３の切断位置の適否が判定される。
【００３８】
尚、本実施の形態では、電解メッキ法により配線層や位置精度確認マークを形成する場合について説明したが、この場合に限定するものではない。例えば、スパッタリング法により金属層を堆積した後に、エッチング等により金属層をパターニングし、配線層や位置精度確認マークを形成する場合でも同様な効果を得ることができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００３９】
以下に、本発明の他の実施の形態である半導体装置について説明する。図５（Ａ）及び（Ｂ）は、半導体装置を説明する断面図である。図６（Ａ）及び（Ｂ）は、半導体装置に用いるリードフレームを説明する平面図である。
【００４０】
先ず、図５（Ａ）に示す如く、半導体装置４１は、例えば、ＭＡＰ方式の樹脂パッケージから成る。アイランド４２上には、例えば、Ａｇペースト、半田等の接着材４３により半導体素子４４が固着される。半導体素子４４の上面には複数の電極パッド（図示せず）が形成され、電極パッドとリード４５のインナーリード部分とは金属細線４６により接続される。金属細線４６としては、金線、銅線等が用いられる。そして、主に、アイランド４２の表面側は封止樹脂４７により被覆される。
【００４１】
次に、図５（Ｂ）に示す如く、半導体装置４１は、集合ブロック（図６（Ａ）参照）を一括封止後、スクライブ領域を切断し個片化されるため、半導体装置４１の側面４８からリード４５が露出する。そして、露出するリード４５は、その側面４８と同一面を形成する。そして、半導体装置４１の側面４８には、例えば、吊りリード５３（図６（Ａ）参照）の一部を利用して形成された位置精度確認マーク４９が露出し、その露出形状によりスクライブ領域の切断位置の判定が行われる。尚、位置精度確認マーク４９は、側面４８から露出するが、リード４５と同様にメッキ処理することで、その酸化が防止される。また、切断位置の判定後、実装基板の導電パターン上に実装する際には、位置精度確認マーク４９を実装領域として利用することもでき、半導体装置４１の実装強度を向上させることもできる。
【００４２】
次に、図６（Ａ）に示す如く、リードフレーム５０としては、一般には銅を主材料とするフレームが用いられるが、Ｆｅ−Ｎｉを主材料とするフレームの場合でも良く、また、他の金属材料から成る場合でも良い。リードフレーム５０には、一点鎖線で示すように、複数の搭載部５１が形成される。リードフレーム５０の長手方向（紙面Ｘ軸方向）は、スリット５２により一定間隔に区切られる。そして、スリット５２にて区切られたリードフレーム５０の１区間には、例えば、４つの搭載部５１の集合から成る１つの集合ブロックが形成される。そして、この集合ブロックが、リードフレーム５０の長手方向に複数形成される。そして、この集合ブロック毎に一体に樹脂モールドされる。
【００４３】
この搭載部５１は、主に、アイランド４２と、アイランド４２を支持する吊りリード５３と、アイランド４２の４側辺の近傍にその一端が位置するリード４５と、複数のリード４を支持するタイバー５４とから構成される。そして、吊りリード５３はアイランド４２の４つのコーナー部から延在し、タイバー５４の交差する支持領域５５と連結する。支持領域５５はリードフレーム５０と一体となり、アイランド４２がリードフレーム５０に支持される。
【００４４】
次に、図６（Ｂ）では、４つの搭載部５１が隣接する支持領域５５の詳細を示す。リード４５及び吊りリード５３のハッチングにて示す領域は、リードフレーム５０の裏面側から０．０５〜０．１５μｍ程度エッチングされ、窪んだ領域となる。そして、リード４５のハッチング領域上を延在する点５６により挟まれた領域がスクライブ領域Ｗ５となり、その領域Ｗ５を樹脂モールド後に切断することで個片化され、半導体装置４１が形成される。
【００４５】
図示したように、支持領域５５には貫通孔５７が形成され、支持領域５５と連結する吊りリード５３は、貫通孔５７によりＹ字型に加工される。そして、分岐した領域の吊りリード５３において、点線５６よりもアイランド４２側の吊りリードの幅Ｗ６は、点線よりもタイバー５４側の吊りリードの幅Ｗ７よりも広くなるように加工される。この構造により、図５（Ｂ）に示すように、半導体装置４１の側面４８から露出する位置精度確認マーク４９の幅Ｗ４を検査することで、切断領域がスクライブ領域Ｗ５よりもアイランド４２側を切断しているか、否かを判定することができる。
【００４６】
具体的には、点線５６よりもアイランド４２側の吊りリードの幅Ｗ６の領域を切断した場合であり、更に、点線５６と交差する領域の吊りリード５３の幅を基準値とし、露出する位置精度確認マーク４９の幅Ｗ４が基準値の１２０％以上となった場合には、切断領域がアイランド４２側に寄り過ぎ、不良品と判定される。つまり、位置精度確認マーク４９の幅Ｗ４が基準値〜基準値の１２０％以下の場合には良品と判定される。
【００４７】
その一方、点線よりもタイバー５４側の吊りリードの幅Ｗ７の領域を切断した場合であり、更に、露出する位置精度確認マーク４９の幅Ｗ４が基準値の８０％以下の場合には、切断領域がタイバー５４側に寄り過ぎ、不良品と判定される。つまり、位置精度確認マーク４９の幅Ｗ４が基準値〜基準値の８０％以上の場合には良品と判定される。尚、前述した基準値や位置精度確認マーク４９の幅Ｗ４の判定値の領域は任意の設計変更が可能である。
【００４８】
尚、本実施の形態では、リードフレーム５０の吊りリード５３を用いて位置精度確認マーク４９を形成する場合について説明したがこの場合に限定するものではない。例えば、リード４５の１つに位置精度確認マークを形成する場合でも良い。このとき、例えば、位置精度確認マークとしてのリード４５はダミーリードとして用いても良い。また、吊りリード５３以外の支持領域５５を用いて位置精度確認マークを形成する場合でも良い。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【符号の説明】
【００４９】
１  半導体装置
２  素子搭載用基板
３  絶縁基材
４Ａ  配線層
５  被覆層
１２  外部電極
１８  封止樹脂
２１  位置精度確認マーク
【図１】
2011035141.tif 000003
【図２】
2011035141.tif 000004
【図３】
2011035141.tif 000005
【図４】
2011035141.tif 000006
【図５】
2011035141.tif 000007
【図６】
2011035141.tif 000008
【図７】
2011035141.tif 000009