(57)【要約】【課題】電界放出装置が提供される。【解決手段】本発明による電界放出装置は、第１方向、第２方向、及び第３方向に各々延びるゲートラインを含むゲート電極、及び第１方向、第２方向、及び第３方向に各々延びるカソードラインを含むカソード電極を含む第１基板、第１基板と対向してアノード電極を含む第２基板、及び第１基板と第２基板間のスペーサーを含む。【選択図】図１
2011129503.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上の第１方向に延長する第１ゲート電極ライン、前記第１ゲート電極ラインから分岐し、前記第１方向と非平行する第２方向に延長する複数の第２ゲートライン、及び前記第２ゲートラインから分岐する第３ゲートラインを含むゲート電極と、
前記第１基板上の前記第１ゲート電極ラインと平行する第１カソード電極ライン、前記第１カソード電極ラインから分岐し、第２ゲートラインと平行する第２カソードライン、及び前記第２カソードラインから分岐して記第３カソードラインと噛み合う第３カソードラインを含むカソード電極と、
前記第１基板と平行し、所定の間隔に離隔された第２基板と、
前記第２基板の上の前記ゲート電極、及び前記カソード電極と対向するアノード電極、及び前記アノード電極上の蛍光層と、
前記第１基板と前記第２基板間を離隔させるスペーサーと、を有し、
前記ゲート電極と前記カソード電極とは、１つの駆動単位を構成することを特徴とする電界放出装置。
【請求項２】
前記スペーサーは、前記第１基板の上に前記ゲート電極、及び前記カソード電極が配置されない領域に配置されることを特徴とする請求項１に記載の電界放出装置。
【請求項３】
前記カソード電極は、前記第１カソードライン、及び前記第３カソードラインの幅より広い幅を有する第２カソードラインを含み、
前記第１、第２、及び第３カソードラインの幅は、各々前記第１、第２及び第３方向に垂直する方向の幅で定義されることを特徴とする請求項１に記載の電界放出装置。
【請求項４】
前記カソード電極は、前記第１カソードライン、及び前記第３カソードラインの幅と実質的に同じ幅を有する他の第２カソードラインをさらに含むことを特徴とする請求項３に記載の電界放出装置。
【請求項５】
１つのスペーサーの下部面の全面は、１つの第２カソードラインの上に位置することを特徴とする請求項３に記載の電界放出装置。
【請求項６】
前記ゲート電極は、前記第１ゲートライン、及び前記第３ゲートラインの幅より広い幅を有する第２ゲートラインを含み、
前記第１、第２、及び第３ゲートラインの幅は、各々前記第１、第２及び第３方向に垂直する方向の幅で定義されることを特徴とする請求項１に記載の電界放出装置。
【請求項７】
前記ゲート電極は、前記第１ゲートライン、及び前記第３ゲートラインの幅と実質的に同じ幅を有する他の第２ゲートラインをさらに含むことを特徴とする請求項６に記載の電界放出装置。
【請求項８】
１つのスペーサーの下部面の全面は、１つの第２ゲートラインの上に位置することを特徴とする請求項６に記載の電界放出装置。
【請求項９】
前記第２カソードラインと平行し、前記第１カソードラインから分岐した第４カソードラインと、
前記第２ゲートラインと平行し、前記第１ゲートラインから分岐した第４ゲートラインと、をさらに含み、
前記第４カソードライン、及び前記第４ゲートラインは、交互に配置されることを特徴とする請求項１に記載の電界放出装置。
【請求項１０】
前記ゲート電極、及び前記カソード電極を覆う絶縁層をさらに含むことを特徴とする請求項１に記載の電界放出装置。
【請求項１１】
前記絶縁層は、低温ガラスフリット（ｆｒｉｔ）と不活性無機粒子との混合物を含むことを特徴とする請求項１０に記載の電界放出装置。
【請求項１２】
前記絶縁層上のにエミッターをさらに含み、前記にエミッターは、炭素ナノチューブを含むことを特徴とする請求項１０に記載の電界放出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出装置に関する。
【背景技術】
【０００２】
電界放出装置とは、電界を印加してカソード電極から電子を放出させる素子を利用した装置である。前記電界放出装置は、低価格の製造費用によっても、効率的な消費電力を有する素子を具現でき、多様な分野に応用されている。例えば、電界放出装置は、ディスプレー、照明、マイクロ波素子、及びセンサーを含む多様な分野に適用されている。
【０００３】
電界放出装置は、電極の構造、及びにエミッターの特性によって、多様な形態に具現される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】韓国特許出願公開第１０−２００６−００６１２１５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上述の問題点に鑑みてなされたものであって、本発明の目的は、信頼性が向上した電界放出装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明による電界放出装置は、  第１基板上の第１方向に延長する第１ゲート電極ライン、前記第１ゲート電極ラインから分岐し、前記第１方向と非平行する第２方向に延長する複数の第２ゲートライン、及び前記第２ゲートラインから分岐する第３ゲートラインを含むゲート電極と、前記第１基板上の前記第１ゲート電極ラインと平行する第１カソード電極ライン、前記第１カソード電極ラインから分岐し、第２ゲートラインと平行する第２カソードライン、及び前記第２カソードラインから分岐して記第３カソードラインと噛み合う第３カソードラインを含むカソード電極と、前記第１基板と平行し、所定の間隔に離隔された第２基板と、前記第２基板の上の前記ゲート電極、及び前記カソード電極と対向するアノード電極、及び前記アノード電極上の蛍光層と、前記第１基板と前記第２基板間を離隔させるスペーサーと、を有し、前記ゲート電極と前記カソード電極とは、１つの駆動単位を構成することを特徴とする。
【０００７】
前記スペーサーは、前記第１基板の上に前記ゲート電極、及び前記カソード電極が配置されない領域に配置されることが好ましい。
【０００８】
前記カソード電極は、前記第１カソードライン、及び前記第３カソードラインの幅より広い幅を有する第２カソードラインを含  む。ここで、前記第１、第２、及び第３カソードラインの幅は、  各々前記第１、第２及び第３方向に垂直する方向の幅で定義される。さらに、前記カソード電極は、  前記第１カソードライン、及び前記第３カソードラインの幅と実質的に同じ幅を有する他の第２カソードラインをさらに含むことが好ましい。
【０００９】
１つのスペーサーの下部面の全面は、１つの第２カソードラインの上に位置できることが好ましい。
【００１０】
前記ゲート電極は、  前記第１ゲートライン、及び前記第３ゲートラインの幅より広い幅を有する第２ゲートラインを含むことが好ましい。この時、  前記第１、第２、及び第３ゲートラインの幅は、各々前記第１、第２及び第３方向に垂直する方向の幅で定義される。
【００１１】
前記ゲート電極は、前記第１ゲートライン、及び前記第３ゲートラインの幅と実質的に同じ幅を有する他の第２ゲートラインをさらに含むことが好ましい。
【００１２】
１つのスペーサーの下部面の全面は、１つの第２ゲートラインの上に位置できることが好ましい。
【００１３】
前記電界放出装置は、前記ゲート電極、及び前記カソード電極を覆う絶縁層をさらに含む。前記絶縁層は、低温ガラスフリット（ｆｒｉｔ）と不活性無機粒子との混合物を含むことが好ましい。
【００１４】
前記絶縁層上にエミッターをさらに含み、前記にエミッターは炭素ナノチューブを含むことが好ましい。
【発明の効果】
【００１５】
本発明の実施形態によると、１つの駆動領域を構成するゲート電極、及びカソード電極が複数の方向に延長する複数のラインで構成できる。これによって、前記ゲート電極、及びカソード電極を含む電界放出装置の発光効率が向上する。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態による電界放出装置を説明するための図面である。
【図２】図１のＩ−ＩＩ線によって切断した断面図である。
【図３】図１のＩ−ＩＩ線によって切断した、パターン１３０を含まない構成の断面図である。
【図４】本発明の他の実施形態による電界放出装置を説明するための図面である。
【図５】図４のＩＩＩ−ＩＶ線によって切断した断面図である。
【図６】本発明の一実施形態による電界放出装置の形成方法を説明するための図面である。
【図７】本発明の一実施形態による電界放出装置の形成方法を説明するための図面である。
【発明を実施するための形態】
【００１７】
次に、本件に係る電界放出装置、及びその形成方法を実施するための形態の具体例を図面を参照しながら説明する。本明細書で’及び／又は’は、前後に羅列した構成要素の中に少なくとも１つを含むことを意味する。本明細書で一構成要素が異なる構成要素の‘上に’位置するということは、一構成要素の上に他の構成要素が直接位置するという意味はもちろん、前記一構成要素の上に第３の構成要素がさらに位置するという意味も含む。本明細書の各構成要素又は、部分などを第１、第２などの表現を使用して示したが、これは、明確な説明のために使われた表現であるので、これによって、限定されない。図面に表現された構成要素の厚さ、及び相対的である厚さは、本発明の実施形態を明確に表現するために誇張されることがある。
【００１８】
図１、及び図２を参照して、本発明の一実施形態による電界放出装置を説明する。図１は、電界放出装置の平面図であり、図２は、図１のＩ−ＩＩ線によって切断した電界放出装置の断面図である。
【００１９】
図１及び図２を参照すると、カソード基板１００、及び前記カソード基板１００と対向するアノード基板２００が配置される。前記カソード基板１００、及び前記アノード基板２００は、互いに平行であり得る。前記カソード基板１００、及び前記アノード基板２００は、ガラス、アルミナ、石英、及びシリコンを含む多様な絶縁性物質の中で選択された少なくとも１つを含む。前記カソード基板１００、及び前記アノード基板２００との間にはスペーサー１５１が配置される。前記スペーサー１５１は、前記カソード基板１００と前記アノード基板２００とが離隔できるように前記基板１００、２００との間を支持する。前記カソード基板１００と前記アノード基板２００との間は、真空状態に維持される。例えば、前記カソード基板１００と前記アノード基板２００との間の真空度は、約１０−７Ｔｏｒｒであり得る。
【００２０】
前記カソード基板１００の上にはゲート電極１３１及びカソード電極１２１が配置される。前記ゲート電極１３１及び前記カソード電極１２１は、前記カソード基板１００の平面上に並べて配置される。即ち、前記ゲート電極１３１と前記カソード電極１２１の配置形態は、横方向形（ｌａｔｅｒａｌ  ｔｙｐｅ）であり得る。前記ゲート電極１３１と前記カソード電極１２１は、前記カソード基板１００の上で所定の水平距離を有するように配置される。
【００２１】
前記ゲート電極１３１は、前記カソード基板１００平面の第１方向に延長する第１ゲートライン１３４、前記第１ゲートライン１３４の一側から分岐した複数の第２ゲートライン１３５、及び前記第２ゲートライン１３５の一側から分岐した第３ゲートライン１３８を含む。前記第２ゲートライン１３５は、前記第１方向と非平行する第２方向に延長し、前記第３ゲートライン１３８は、前記第２方向と非平行する第３方向に延長できる。一実施形態において、前記第１方向と前記第３方向とは互いに平行し、前記第２方向は、前記第１方向と第３方向に実質的に垂直であり得る。
【００２２】
前記第１、第２及び第３ゲートライン１３４、１３５、１３８は、連結された１つのパターンであり得る。一実施形態において、前記第１ゲートライン１３４、第２ゲートライン１３５、及び前記第３ゲートライン１３８の幅は、実質的に同一であり得る。
【００２３】
前記ゲート電極１３１は、第４ゲートライン１３９をさらに含む。前記第４ゲートラインは、前記第１方向に延長し、前記第１ゲートライン１３４と平行するように等間隔でに配置される。前記第１方向と平行する第４ゲートライン１３９は、前記第１ゲートライン１３４と異なり分岐したラインを有しない。即ち、前記第１方向に延長するゲート電極１３１のラインの中に第２ゲートライン１３５が分岐するラインが第１ゲートライン１３４で、前記第２ゲートライン１３５が分岐しないラインが第４ゲートライン１３９である。
【００２４】
一実施形態において、前記第１ゲートライン１３４と前記第４ゲートライン１３９は、任意のラインにより連結する。前記任意のラインも、前記ゲート電極１３１に含まれる。
【００２５】
前記ゲート電極１３１は、銀Ａｇ、クロムＣｒ、アルミニウムＡｌ、ニッケルＮｉ、コバルトＣｏ、白金Ｐｔ、金Ａｕ、チタニウムＴｉ、タングステンＷ、及び亜鉛Ｚｎを含む金属の中で選択された少なくとも１つを含むか、或いはインジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）を含む導電性金属化合物の中で選択された少なくとも１つを含む。
【００２６】
前記カソード電極１２１は、第１カソードライン１２４、前記第１カソードライン１２４の一側から分岐した複数の第２カソードライン１２５、及び前記第２カソードライン１２５の一側から分岐した第３カソードライン１２８を含む。前記第２カソードライン１２５は、前記第１方向と非平行する第２方向に延長し、前記第３カソードライン１２８は、前記第２方向と非平行する第３方向に延長できる。一実施形態において、前記第１方向と前記第３方向は、互いに平行し、前記第１方向と前記第２方向とは実質的に垂直であり得る。
【００２７】
前記カソード電極１２１は、第４カソードライン１２９をさらに含む。前記第４カソードライン１２９は、前記第１方向に延長し、前記第１カソードライン１２４と平行するように等間隔で配置される。前記第１方向と平行する第４カソードライン１２９は、前記第１カソードライン１２４と異なり分岐したラインを有しない。即ち、前記第１方向に延長するカソード電極１２１のラインの中で第２カソードライン１２５が分岐するラインが第１カソードライン１２４で、前記第２カソードライン１２５が分岐できないラインが第４カソードライン１２９である。
【００２８】
一実施形態において、前記第１カソードライン１２４と前記第４カソードライン１２９とは、任意のラインにより連結される。前記任意のラインも、又前記カソード電極１２１に含まれる。
【００２９】
前記第１カソードライン１２４は、前記第１ゲートライン１３４と平行できる。前記第１カソードライン１２４から分岐した前記第２カソードライン１２５は、前記第２ゲートライン１３５と平行できる。前記第２ゲートライン１３５と前記第２カソードライン１２５は、交互に配置される。１つの第１ゲートライン１３４から分岐した第２ゲートライン１３５と、前記第１ゲートライン１３４に平行する第１カソードライン１２４から分岐した第２カソードライン１２５とは、互いに噛み合う。又は、前記第３カソードライン１２８は、前記第３ゲートライン１３８と平行できる。前記第３カソードライン１２８は、前記第３ゲートライン１３８と交互に配置される。１つの第２ゲートライン１３５から分岐した第３ゲートライン１３８と、前記１つの第２ゲートライン１３５と隣接した１つの第２カソードライン１２５から分岐した第３カソードライン１２８は、互いに噛み合う。又は、前記第４カソードライン１２９と前記第４ゲートライン１３９も、やはり噛み合い平行するように配置される。
【００３０】
前記カソード電極１２１は、銀Ａｇ、クロムＣｒ、アルミニウムＡｌ、ニッケルＮｉ、コバルトＣｏ、白金Ｐｔ、金Ａｕ、チタニウムＴｉ、タングステンＷ、及び亜鉛Ｚｎを含む金属の中で選択された少なくとも１つを含むか、或いは、インジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）を含む導電性金属化合物の中で選択された少なくとも１つを含む。
【００３１】
隣接した第２ゲートライン１３５と第２カソードライン１２５との間にパターン１３０が配置される。前記パターン１３０は、後述するスペーサーより広い幅を有する。前記パターン１３０は、前記ゲート電極１３１及びカソード電極１２１と電気的、及び／又は空間的に離隔できる。前記パターン１３０は、図３に示したように省略され得る。
【００３２】
前記ゲート電極１３１及び前記カソード電極１２１の上に絶縁層１４０が配置される。前記絶縁層１４０は、前記ゲート電極１３１及び前記カソード電極１２１をコンフォマル（ｃｏｎｆｏｒｍａｌ）するように覆う。これと異なり、前記絶縁層１４０は、前記ゲート電極１３１及び前記カソード電極１２１の間を満たして平坦な上部面を形成する。前記絶縁層１４０は、０．０１乃至２０μｍの厚さを有する。前記絶縁層１４０は、低温ガラスフリット（ｆｒｉｔ）と不活性無機粒子との混合物を含む。前記不活性無機粒子は、アルミナ、シリカ、シリコン、二酸化チタン、及びこれの混合物の中で選択された少なくとも１つを含む。
【００３３】
前記絶縁層１４０の上にエミッター１４１が配置される。前記にエミッター１４１は、前記ゲート電極１３１及び前記カソード電極１２１に沿って延びる。一実施形態において、前記にエミッター１４１は、前記第３ゲートライン１３８、及び第３カソードライン１２８の上にライン形態に配置されうる。さらに、前記にエミッター１４１は、前記第３ゲートライン１３８と第２方向に重なる第１ゲートライン１３４、及び前記第３カソードライン１２８と第２方向に重なる第１カソードライン１２４の上に配置されうる。前記にエミッター１４１は、炭素ナノチューブを含む。
【００３４】
前記スペーサー１５１は、隣接した複数の第２ゲートライン１３５との間、及び／又は隣接した複数の第２カソードライン１２５との間に配置される。前記スペーサー１５１は、１つの第２ゲートライン１３５と前記１つの第２ゲートライン１３５と隣接した１つの第２カソードライン１２５で構成された１対の第２ラインとの間に配置される。前記一対の第２ラインを構成する第２カソードライン１２５は、前記第２ゲートライン１３５から分岐した第３ゲートライン１３８と噛み合う第３カソードライン１２８を有する。前記スペーサー１５１は、円柱形状であり得る。例えば、前記スペーサー１５１は、円柱形状又は、四角柱形状であり得る。
【００３５】
前記スペーサー１５１は、前記第１方向と第２方向とに前記ゲート電極１３１及び前記カソード電極１２１と重ならない。換言すると、前記スペーサー１５１は、前記絶縁層１４０の上に配置され、前記スペーサー１５１の下には前記ゲート電極１３１及び前記カソード電極１２１が配置されない。一実施形態において、前記スペーサー１５１の下の前記絶縁層１４０の下にパターン１３０が配置される。前記パターン１３０は、前記ゲート電極１３１及び前記カソード電極１２１と絶縁されたパターンであり得る。これと異なりに、前記パターン１３０が省略できる。この場合、前記スペーサー１５１は、前記ゲート電極１３１及び前記カソード電極１２１の上部面より低く位置する下部面を有する。又は、前記スペーサー１５１の下部面の下の前記絶縁層１４０の上部面は、隣接した前記絶縁層１４０の上部面より低く位置できる。
【００３６】
本発明の実施形態による前記スペーサー１５１は、複数のゲート電極ライン、及び／又はカソード電極ラインの上にわたって形成されないので、前記スペーサー１５１によって素子特性の劣化が最小化できる。具体的に、１つのスペーサーが複数のゲートライン、及び／又は複数のカソードラインの上に形成される場合、前記１つのスペーサーと連結された複数のラインとの間に充電、及び放電によるアーキング、及び／又は異常な発光現状が発生できる。又は、前記スペーサーの形成工程で発生できる前記スペーサーの付着のために使われるグルー（ｇｌｕｅ）によって前記引接する電極ラインの短絡、及び／又は通電が電界放出装置の特性を劣化させる。しかし、本発明の実施形態によると、前記スペーサー１５１は、複数の電極ラインの上に形成されないので、前記スペーサー１５１及び前記スペーサー１５１の形成工程による電気的特性の劣化が減少できる。これによって、安全性が向上した電界放出装置が提供され得る。
【００３７】
前記アノード基板２００の一面の上にアノード電極２１０、及び蛍光層２２０が配置される。前記アノード基板２００は、前記アノード電極２１０、及び前記蛍光層２２０が前記カソード基板１００に向けるように配置される。
【００３８】
前記アノード電極２１０の形態は、ライン型、平面型、及び格子型を含む多様な形態の中で選択される。前記アノード電極２１０は、インジウム錫酸化物（ＩＴＯ）を含む透明導電性物質の中で選択された少なくとも１つの物質を含む。前記蛍光層２２０は、ＲＧＢ蛍光体が混合された白色蛍光体を含む。
【００３９】
図４、及び図５を参照して、本発明の他の実施形態による電界放出装置を説明する。図５は、図４のＩＩＩ−ＩＶ線によって切断した断面図である。先に図１、及び図２と実質的に同じ構成要素は、同じ図面符号を使用し、以下では、前記図１、及び図２と相異なる構成要素を説明する。
【００４０】
図４を参照すると、カソード電極１２２は、第１方向に延長する第１カソードライン１２４、前記第１カソードライン１２４から分岐し、前記第１方向と非平行する第２方向に延長する第２カソードライン１２６、及び前記第２カソードライン１２６から分岐し、前記第２方向と非平行する第３方向に延長する第３カソードライン１２８を含む。前記第１カソードライン１２４、及び前記第３カソードライン１２８の幅は、実質的に同一であり得る。前記第２カソードライン１２６の幅は、前記第１カソードライン１２４、及び前記第３カソードライン１２８の幅より大きくあり得る。本明細書で、前記ラインの幅は、前記ラインが延長する方向に垂直一方向の幅で定義される。例えば、前記第２カソードライン１２６の幅は、前記第２方向に垂直一方向の前記第２カソードライン１２６の幅を指す。
【００４１】
前記第２カソードライン１２６上の絶縁層１４０の上にスペーサー１５１が配置される。１つのスペーサー１５１は、１つの第２カソードライン１２６の上に配置される。１つの第２カソードライン１２６の上には複数のスペーサー１５１が配置される。示されたこととは異なり、前記１つの第２カソードライン１２６の上に１つのスペーサー１５１が配置されうる。前記スペーサー１５１の下部面の全体は、前記第２カソードライン１２６の上に配置される。即ち、前記スペーサー１５１は、前記第２カソードライン１２６の上部面から基板平面の水平方向に突出できない。前記スペーサー１５１の上部面、及び下部面の全面は、前記第２カソードライン１２６と垂直するように重なる。このために、前記スペーサー１５１の幅は前記第２カソードライン１２６の幅と実質的に同一であるか、或いは小さい。
【００４２】
前記スペーサー１５１は、１つの第２カソードライン１２６の上に配置されるので、前記スペーサー１５１によって隣接した第２カソードライン１２６との間の通電などの現状が防止できる。１つのスペーサーが複数のゲートライン、及び／又は複数のカソードラインの上に形成される場合、前記一スペーサーと連結された複数のライン間に続く充電、及び放電によるアーキング（ａｒｃｉｎｇ）、及び／又は異常な発光現状が発生できる。しかし、本発明の実施形態によると、前記スペーサー１５１は、１つの電極ラインの上に形成されるので、前記スペーサー１５１により隣接した電極ラインとの間の通電などが防止できる。これによって、安全性が向上した電界放出装置が提供される。
【００４３】
ところで、前記カソード電極１２２とゲート電極１３１との形態は、互いに変更されうる。即ち、前記カソード電極１２２が図４のゲート電極１３１の形態に形成され、前記ゲート電極１３１が図４のカソード電極１２２の形態に形成される。
【００４４】
図１、図２、図６、及び図７を参照して、本発明の実施形態による電界放出装置の形成方法を説明する。図６は、図１のＩ−ＩＩ線によって切断した電界放出装置カソード基板の工程断面図であり、図７は、前記カソード基板と対向するアノード基板の工程断面図である。先に、説明した構成要素に対する説明は、省略できる。
【００４５】
図１、及び図６を参照すると、カソード基板１００の上にカソード電極１２１が形成される。前記カソード基板１００の上に導電膜が形成される。前記導電膜は、銀Ａｇ、クロムＣｒ、アルミニウムＡｌ、ニッケルＮｉ、コバルトＣｏ、白金Ｐｔ、金Ａｕ、チタニウムＴｉ、タングステンＷ、及び亜鉛Ｚｎを含む金属の中で選択された少なくとも１つを含むか、或いはインジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）を含む導電性金属化合物の中で選択された少なくとも１つを含む。前記導電膜に対するパターニング工程を実行してカソード電極１２１を形成する。前記パターニング工程は、フォトリソグラフィ工程により実行できる。以後、前記パターニングされた導電膜に対して焼結工程が実行できる。
【００４６】
前記カソード基板１００の上にゲート電極１３１が形成される。前記ゲート電極１３１は、前記カソード電極１２１と同じ方法によって形成される。一実施形態において、前記ゲート電極１３１と前記カソード電極１２１は、同時に形成される。
【００４７】
前記カソード基板１００の上にパターン１３０が形成される。前記パターン１３０は、前記ゲート電極１３１及び前記カソード電極１２１と電気的に絶縁される絶縁パターン、又は導電パターンであり得る。これと異なりに、前記パターン１３０の形成は、省略され得る。この場合、図３のような形態のカソード基板が形成される。
【００４８】
前記ゲート電極１３１及び前記カソード電極１２１は、他の形態にも形成される。図５のカソード電極部分を参照すると、前記カソード電極１２１は、相対的に広い幅を有する第２カソードライン１２６を含むように形成される。前記カソード電極１２１、前記ゲート電極１３１の形態は、前記カソード電極１２１、前記ゲート電極１３１の形成の時、フォトリソグラフィ工程の際に使われるマスクの形態によって調節できる。
【００４９】
前記ゲート電極１３１及び前記カソード電極１２１の上に絶縁層１４０が形成される。前記絶縁層１４０は、前記ゲート電極１３１及び前記カソード電極１２１をコンフォマル（ｃｏｎｆｏｒｍａｌ）になるように覆う。これと異なりに、前記絶縁層１４０は、前記ゲート電極１３１及び前記カソード電極１２１との間の空間を満たして平坦化された上部面を有する。前記絶縁層１４０は、印刷法によって形成される。
【００５０】
前記絶縁層１４０の上にエミッター１４１が形成される。前記にエミッター１４１は、スクリーンプリンティング方式によって形成される。前記にエミッター１４１は、炭素ナノチューブを含む。前記絶縁層１４０の上に形成された炭素ナノチューブに対して焼結工程が実行できる。
【００５１】
図７を参照すると、アノード基板２００の上にアノード電極２１０と蛍光層２２０が順に形成される。
【００５２】
また、図２を参照すると、前記アノード基板２００と前記カソード基板１００とを付着させる。前記アノード基板２００と前記カソード基板１００との間にはスペーサー１５１を介在させ、前記アノード基板２００と前記カソード基板１００との間の間隔を維持させる。
【００５３】
前記スペーサー１５１は、前記カソード電極１２１及び前記ゲート電極１３１が配置されない前記カソード基板１００の一面の上に形成される。前記スペーサー１５１は、ＵＶグルー（ＵＶ  ｇｌｕｅ）を含む多様な接着手段によって前記アノード基板２００と前記カソード基板１００との間に付着できる。前記アノード基板２００と前記カソード基板１００との間は、真空状態であるのが望ましい。このために、真空パッケージング工程が実行できる。
【００５４】
１つのスペーサーが複数のゲート電極ライン、及び／又は複数のカソード電極ラインの上に形成される場合、前記真空パッケージング工程の時、前記ゲート電極ライン、及び／又は前記カソード電極ラインとの間の電気的特性が低下し得る。具体的に、前記スペーサーをマウンティングする工程で前記スペーサーの断面の状態又は、前記スペーサーの重さによる圧力により前記電極ラインが短絡されるか、或いは前記スペーサーを付着させるためのグルーによって隣接した電極ライン間が通電できる。しかし、本発明の実施形態によると、前記スペーサー１５１は、複数の電極ラインの上に形成されないので、前記スペーサー１５１の形成工程によって前記電極ラインの電気的特性の損傷が防止できる。したがって、工程安全性が向上できる。
【００５５】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【００５６】
１００    カソード基板
１２１、１２２    カソード電極  
１２４    第１カソードライン
１２５、１２６    第２カソードライン
１２８    第３カソードライン
１２９    第４カソードライン
１３０    パターン
１３１    ゲート電極
１３４    第１ゲートライン
１３５    第２ゲートライン
１３８    第３ゲートライン
１３９    第４ゲートライン
１４０    絶縁層
１４１    エミッター
１５１    スペーサー
２００    アノード基板
２１０    アノード電極
２２０    蛍光層
【図１】
2011129503.tif 000003
【図２】
2011129503.tif 000004
【図３】
2011129503.tif 000005
【図４】
2011129503.tif 000006
【図５】
2011129503.tif 000007
【図６】
2011129503.tif 000008
【図７】
2011129503.tif 000009