(57)【要約】【課題】微細化した配線間の埋め込み性が良好なＨＤＰ膜を層間絶縁膜として用いても、暗電流の劣化および微小白傷の増加を抑制することができて画質劣化を防止する。【解決手段】層間絶遠膜であるＨＤＰ膜１６，１８のデポジション温度を、摂氏３６５度以下、好ましくは、摂氏３３５度〜摂氏３６５度の温度範囲、さらに好ましくは、３５０度に制御することにより、暗電流の劣化および微小白傷の増加を抑制することができて画質劣化を防止する。【選択図】図１
2011129723.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板または半導体層上に、入射光を光電変換して撮像する複数の受光素子を形成する受光素子形成工程と、
該受光素子毎に隣接して電荷転送手段をそれぞれ形成する電荷転送手段形成工程と、
該受光素子および該電荷転送手段の転送ゲート上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第１ＨＤＰ膜を形成する第１ＨＤＰ膜形成工程と、
該第１ＨＤＰ膜内に、該電荷転送手段の転送ゲートおよび電荷転送先の電荷電圧変換部にそれぞれ接続する各第１コンタクトプラグをそれぞれ形成する第１コンタクトプラグ形成工程と、
該各第１コンタクトプラグにそれぞれ接続するように各第１配線部をそれぞれ該第１ＨＤＰ膜上に形成する第１配線部形成工程と、
該第１ＨＤＰ膜および該各第１配線部上に第２層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第２ＨＤＰ膜を形成する第２ＨＤＰ膜形成工程と、
該第２ＨＤＰ膜内に、該各第１配線部にそれぞれ接続する各第２コンタクトプラグをそれぞれ形成する第２コンタクトプラグ形成工程と、
該各第２コンタクトプラグにそれぞれ接続するように各第２配線部をそれぞれ該第２ＨＤＰ膜上に形成する第２配線部形成工程と、
該第２ＨＤＰ膜および該各第２配線部上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜を成膜する第１プラズマ窒化シリコン膜成膜工程とを有する固体撮像素子の製造方法。
【請求項２】
半導体基板または半導体層上に、入射光を光電変換して撮像する複数の受光素子を形成する受光素子形成工程と、
該受光素子毎に隣接して電荷転送手段をそれぞれ形成する電荷転送手段形成工程と、
該受光素子および該電荷転送手段の転送ゲート上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第１ＨＤＰ膜を形成する第１ＨＤＰ膜形成工程と、
該第１ＨＤＰ膜内に、該電荷転送手段の転送ゲートおよび電荷転送先の電荷電圧変換領域にそれぞれ接続する各第１コンタクトプラグをそれぞれ形成する第１コンタクトプラグ形成工程と、
該各第１コンタクトプラグにそれぞれ接続するように各第１配線部をそれぞれ該第１ＨＤＰ膜上に形成する第１配線部形成工程と、
該第１ＨＤＰ膜および該各第１配線部上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜を成膜する第１プラズマ窒化シリコン膜成膜工程とを有する固体撮像素子の製造方法。
【請求項３】
半導体基板または半導体層上に、入射光を光電変換して撮像する複数の受光素子を形成する受光素子形成工程と、
該受光素子毎に隣接して電荷転送手段をそれぞれ形成する電荷転送手段形成工程と、
該受光素子および該電荷転送手段の転送ゲート上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第１ＨＤＰ膜を形成する第１ＨＤＰ膜形成工程と、
該第１ＨＤＰ膜内に、該電荷転送手段の転送ゲートおよび電荷転送先の電荷電圧変換領域にそれぞれ接続する各第１コンタクトプラグをそれぞれ形成する第１コンタクトプラグ形成工程と、
該各第１コンタクトプラグにそれぞれ接続するように各第１配線部をそれぞれ該第１ＨＤＰ膜上に形成する第１配線部形成工程と、
該第１ＨＤＰ膜および該各第１配線部上に第２層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第２ＨＤＰ膜を形成する第２ＨＤＰ膜形成工程と、
該第２ＨＤＰ膜内に、該各第１配線部にそれぞれ接続する各第２コンタクトプラグをそれぞれ形成する第２コンタクトプラグ形成工程と、
該各第２コンタクトプラグにそれぞれ接続するように各第２配線部をそれぞれ該第２ＨＤＰ膜上に形成する第２配線部形成工程と、
該第２ＨＤＰ膜および該各第２配線部上に第３層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第３ＨＤＰ膜を形成する第３ＨＤＰ膜形成工程と、
該第３ＨＤＰ膜内に、該各第２配線部にそれぞれ接続する各第３コンタクトプラグをそれぞれ形成する第３コンタクトプラグ形成工程と、
該各第３コンタクトプラグにそれぞれ接続するように各第３配線部をそれぞれ該第３ＨＤＰ膜上に形成する第３配線部形成工程と、
該第３ＨＤＰ膜および該各第３配線部上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜を成膜する第１プラズマ窒化シリコン膜成膜工程とを有する固体撮像素子の製造方法。
【請求項４】
半導体基板または半導体層上に、入射光を光電変換して撮像する複数の受光素子を形成する受光素子形成工程と、
該受光素子毎に隣接して電荷転送手段をそれぞれ形成する電荷転送手段形成工程と、
該電荷転送手段の転送ゲート上を覆うと共に、該受光素子の上方を開口した遮光膜を形成する遮光膜形成工程と、
該受光素子および該遮光膜上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第１ＨＤＰ膜を形成する第１ＨＤＰ膜形成工程と、
該第１ＨＤＰ膜上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜を成膜する第１プラズマ窒化シリコン膜成膜工程とを有する固体撮像素子の製造方法。
【請求項５】
前記第１ＨＤＰ膜形成工程は、デポジション温度を摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度に制御して前記第１ＨＤＰ膜を形成する請求項２または４に記載の固体撮像素子の製造方法。
【請求項６】
前記第１ＨＤＰ膜形成工程はデポジション温度を摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度に制御して前記第１ＨＤＰ膜を形成し、前記第２ＨＤＰ膜形成工程はデポジション温度を摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度に制御して前記第２ＨＤＰ膜を形成する請求項１に記載の固体撮像素子の製造方法。
【請求項７】
前記第１ＨＤＰ膜形成工程はデポジション温度を摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度に制御して前記第１ＨＤＰ膜を形成し、前記第２ＨＤＰ膜形成工程はデポジション温度を摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度に制御して前記第２ＨＤＰ膜を形成し、前記第３ＨＤＰ膜形成工程はデポジション温度を摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度に制御して前記第３ＨＤＰ膜を形成する請求項３に記載の固体撮像素子の製造方法。
【請求項８】
前記第１ＨＤＰ膜形成工程は、デポジション温度を摂氏３５０度に制御して前記第１ＨＤＰ膜を形成する請求項２または４に記載の固体撮像素子の製造方法。
【請求項９】
前記第１ＨＤＰ膜形成工程はデポジション温度を摂氏３５０度に制御して前記第１ＨＤＰ膜を形成し、前記第２ＨＤＰ膜形成工程はデポジション温度を摂氏３５０度に制御して前記第２ＨＤＰ膜を形成する請求項１に記載の固体撮像素子の製造方法。
【請求項１０】
前記第１ＨＤＰ膜形成工程はデポジション温度を摂氏３５０度に制御して前記第１ＨＤＰ膜を形成し、前記第２ＨＤＰ膜形成工程はデポジション温度を摂氏３５０度に制御して前記第２ＨＤＰ膜を形成し、前記第３ＨＤＰ膜形成工程はデポジション温度を摂氏３５０度に制御して前記第３ＨＤＰ膜を形成する請求項３に記載の固体撮像素子の製造方法。
【請求項１１】
前記受光素子および前記電荷転送手段の転送ゲート上に、プラズマＣＶＤ法によりパッシベーション膜として第２プラズマ窒化シリコン膜を成膜する第２プラズマ窒化シリコン膜成膜工程を更に有し、前記第１ＨＤＰ膜形成工程は、該受光素子および該電荷転送手段の転送ゲート上に代えて、該第２プラズマ窒化シリコン膜上に前記第１ＨＤＰ膜を形成する請求項１〜３のいずれかに記載の固体撮像素子の製造方法。
【請求項１２】
前記受光素子および前記遮光膜上に、プラズマＣＶＤ法によりパッシベーション膜として第２プラズマ窒化シリコン膜を成膜する第２プラズマ窒化シリコン膜成膜工程を更に有し、前記第１ＨＤＰ膜形成工程は、該受光素子および該遮光膜上に代えて、該第２プラズマ窒化シリコン膜上に前記第１ＨＤＰ膜を形成する請求項４に記載の固体撮像素子の製造方法。
【請求項１３】
前記第１プラズマ窒化シリコン膜成膜工程および前記第２プラズマ窒化シリコン膜成膜工程、または該第１プラズマ窒化シリコン膜成膜工程は、プラズマＣＶＤ法によりパッシベーション膜として青色波長での屈折率が１．９以上２．１５以下のプラズマ窒化シリコン膜を成膜する請求項１〜４、１１および１２のいずれかに記載の固体撮像素子の製造方法。
【請求項１４】
前記第１プラズマ窒化シリコン膜および前記第２プラズマ窒化シリコン膜、または該第１プラズマ窒化シリコン膜に熱をかけてシンター処理を行うシンター処理工程を更に有する請求項１〜４、１１および１２のいずれかに記載の固体撮像素子の製造方法。
【請求項１５】
前記第１プラズマ窒化シリコン膜および前記第２プラズマ窒化シリコン膜の膜厚、または該第１プラズマ窒化シリコン膜の膜厚は、前記シンター処理時に該プラズマ窒化シリコン膜から前記受光素子の表面に水素を供給するのに充分な量の水素を該プラズマ窒化シリコン膜から離脱可能とする膜厚である請求項１４に記載の固体撮像素子の製造方法。
【請求項１６】
前記第１プラズマ窒化シリコン膜成膜工程および前記第２プラズマ窒化シリコン膜成膜工程、または該第１プラズマ窒化シリコン膜成膜工程は、装置側で設定するプラズマ発生エネルギーを示すＲＦパワーを８５０Ｗ〜１５００Ｗに設定して前記プラズマ窒化シリコン膜を成膜する請求項１〜４、１１および１２のいずれかに記載の固体撮像素子の製造方法。
【請求項１７】
前記第２プラズマ窒化シリコン膜は反射防止膜を兼ねて前記受光素子上に形成される請求項１１または１２に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
この種の従来の固体撮像素子では、例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器に用いられており、フォトダイオード（ＰＤ）、転送ゲート（ＴＧ）およびＣＣＤを含む素子全面上に、プラズマＣＶＤ法によりＳｉＮ膜をパッシベーション膜として形成し、熱によるシンター処理を行うことにより、各画素を構成する光電変換部（受光部）としてのフォトダイオード表面の暗電流を抑制することができる。このことが特許文献１の固体撮像素子の製造方法に開示されている。
【０００３】
特許文献１では、フォトダイオード（ＰＤ）、転送ゲート（ＴＧ）およびＣＣＤを含む素子全面上に表面保護用の第１パッシベーション膜として、例えば膜厚が５０００〜６０００オングストローム程度のＰＳＧ膜を、例えば減圧ＣＶＤ法により摂氏４００度程度の低温で形成する。このＰＳＧ（Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓｅｓ）膜の上部に第２パッシベーション膜として、例えばＳｉＨ４とアンモニア（ＮＨ３）ガスを用いる通常のプラズマＣＶＤ法により膜厚が３０００〜５０００オングストローム程度の窒化シリコン膜（Ｓｉ３Ｎ４膜）、即ち、プラズマＳｉＮ膜を形成する。このプラズマＣＶＤ法では、プラズマにより低温で構成ガスを分解して成膜することができる。Ｃｕ配線やＡｌ配線などの金属配線が下層にあると、これらの金属配線は摂氏５００度以上の高温では融けるため、プラズマＣＶＤ法の成膜温度は、摂氏３００〜４００度程の低温とすることができる。このように、プラズマＣＶＤ法にてＳｉＮパッシベーション膜を形成し、シンター処理を行って、フォトダイオード表面の暗電流を抑制することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６３−１８５０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の技術では、配線の微細化に伴い配線間の埋め込み性が良好なＨＤＰ膜を層間絶縁膜として使用した場合、このＨＤＰ膜の成膜条件によっては暗電流の劣化および微小白傷の増加となって画質劣化を引き起こしてしまうという問題を有していた。
【０００６】
本発明は、上記従来の問題を解決するもので、微細化した配線間の埋め込み性が良好なＨＤＰ膜を層間絶縁膜として用いても、暗電流の劣化および微小白傷の増加を抑制することができて画質劣化を防止することができる固体撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の固体撮像素子の製造方法は、半導体基板または半導体層上に、入射光を光電変換して撮像する複数の受光素子を形成する受光素子形成工程と、該受光素子毎に隣接して電荷転送手段をそれぞれ形成する電荷転送手段形成工程と、該受光素子および該電荷転送手段の転送ゲート上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第１ＨＤＰ膜を形成する第１ＨＤＰ膜形成工程と、該第１ＨＤＰ膜内に、該電荷転送手段の転送ゲートおよび電荷転送先の電荷電圧変換部にそれぞれ接続する各第１コンタクトプラグをそれぞれ形成する第１コンタクトプラグ形成工程と、該各第１コンタクトプラグにそれぞれ接続するように各第１配線部をそれぞれ該第１ＨＤＰ膜上に形成する第１配線部形成工程と、該第１ＨＤＰ膜および該各第１配線部上に第２層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第２ＨＤＰ膜を形成する第２ＨＤＰ膜形成工程と、該第２ＨＤＰ膜内に、該各第１配線部にそれぞれ接続する各第２コンタクトプラグをそれぞれ形成する第２コンタクトプラグ形成工程と、該各第２コンタクトプラグにそれぞれ接続するように各第２配線部をそれぞれ該第２ＨＤＰ膜上に形成する第２配線部形成工程と、該第２ＨＤＰ膜および該各第２配線部上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜を成膜する第１プラズマ窒化シリコン膜成膜工程とを有するものであり、そのことにより上記目的が達成される。
【０００８】
本発明の固体撮像素子の製造方法は、半導体基板または半導体層上に、入射光を光電変換して撮像する複数の受光素子を形成する受光素子形成工程と、該受光素子毎に隣接して電荷転送手段をそれぞれ形成する電荷転送手段形成工程と、該受光素子および該電荷転送手段の転送ゲート上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第１ＨＤＰ膜を形成する第１ＨＤＰ膜形成工程と、該第１ＨＤＰ膜内に、該電荷転送手段の転送ゲートおよび電荷転送先の電荷電圧変換領域にそれぞれ接続する各第１コンタクトプラグをそれぞれ形成する第１コンタクトプラグ形成工程と、該各第１コンタクトプラグにそれぞれ接続するように各第１配線部をそれぞれ該第１ＨＤＰ膜上に形成する第１配線部形成工程と、該第１ＨＤＰ膜および該各第１配線部上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜を成膜する第１プラズマ窒化シリコン膜成膜工程とを有するものであり、そのことにより上記目的が達成される。
【０００９】
本発明の固体撮像素子の製造方法は、半導体基板または半導体層上に、入射光を光電変換して撮像する複数の受光素子を形成する受光素子形成工程と、該受光素子毎に隣接して電荷転送手段をそれぞれ形成する電荷転送手段形成工程と、該受光素子および該電荷転送手段の転送ゲート上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第１ＨＤＰ膜を形成する第１ＨＤＰ膜形成工程と、該第１ＨＤＰ膜内に、該電荷転送手段の転送ゲートおよび電荷転送先の電荷電圧変換領域にそれぞれ接続する各第１コンタクトプラグをそれぞれ形成する第１コンタクトプラグ形成工程と、該各第１コンタクトプラグにそれぞれ接続するように各第１配線部をそれぞれ該第１ＨＤＰ膜上に形成する第１配線部形成工程と、該第１ＨＤＰ膜および該各第１配線部上に第２層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第２ＨＤＰ膜を形成する第２ＨＤＰ膜形成工程と、該第２ＨＤＰ膜内に、該各第１配線部にそれぞれ接続する各第２コンタクトプラグをそれぞれ形成する第２コンタクトプラグ形成工程と、該各第２コンタクトプラグにそれぞれ接続するように各第２配線部をそれぞれ該第２ＨＤＰ膜上に形成する第２配線部形成工程と、該第２ＨＤＰ膜および該各第２配線部上に第３層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第３ＨＤＰ膜を形成する第３ＨＤＰ膜形成工程と、該第３ＨＤＰ膜内に、該各第２配線部にそれぞれ接続する各第３コンタクトプラグをそれぞれ形成する第３コンタクトプラグ形成工程と、該各第３コンタクトプラグにそれぞれ接続するように各第３配線部をそれぞれ該第３ＨＤＰ膜上に形成する第３配線部形成工程と、該第３ＨＤＰ膜および該各第３配線部上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜を成膜する第１プラズマ窒化シリコン膜成膜工程とを有するものであり、そのことにより上記目的が達成される。
【００１０】
本発明の固体撮像素子の製造方法は、半導体基板または半導体層上に、入射光を光電変換して撮像する複数の受光素子を形成する受光素子形成工程と、該受光素子毎に隣接して電荷転送手段をそれぞれ形成する電荷転送手段形成工程と、該電荷転送手段の転送ゲート上を覆うと共に、該受光素子の上方を開口した遮光膜を形成する遮光膜形成工程と、該受光素子および該遮光膜上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第１ＨＤＰ膜を形成する第１ＨＤＰ膜形成工程と、該第１ＨＤＰ膜上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜を成膜する第１プラズマ窒化シリコン膜成膜工程とを有するものであり、そのことにより上記目的が達成される。
【００１１】
さらに、好ましくは、本発明の固体撮像素子の製造方法における第１ＨＤＰ膜形成工程は、デポジション温度を摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度に制御して前記第１ＨＤＰ膜を形成する。
【００１２】
さらに、好ましくは、本発明の固体撮像素子の製造方法における第１ＨＤＰ膜形成工程はデポジション温度を摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度に制御して前記第１ＨＤＰ膜を形成し、前記第２ＨＤＰ膜形成工程はデポジション温度を摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度に制御して前記第２ＨＤＰ膜を形成する。
【００１３】
さらに、好ましくは、本発明の固体撮像素子の製造方法における第１ＨＤＰ膜形成工程はデポジション温度を摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度に制御して前記第１ＨＤＰ膜を形成し、前記第２ＨＤＰ膜形成工程はデポジション温度を摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度に制御して前記第２ＨＤＰ膜を形成し、前記第３ＨＤＰ膜形成工程はデポジション温度を摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度に制御して前記第３ＨＤＰ膜を形成する。
【００１４】
さらに、好ましくは、本発明の固体撮像素子の製造方法における前記第１ＨＤＰ膜形成工程は、デポジション温度を摂氏３５０度に制御して前記第１ＨＤＰ膜を形成する。
【００１５】
さらに、好ましくは、本発明の固体撮像素子の製造方法における第１ＨＤＰ膜形成工程はデポジション温度を摂氏３５０度に制御して前記第１ＨＤＰ膜を形成し、前記第２ＨＤＰ膜形成工程はデポジション温度を摂氏３５０度に制御して前記第２ＨＤＰ膜を形成する。
【００１６】
さらに、好ましくは、本発明の固体撮像素子の製造方法における第１ＨＤＰ膜形成工程はデポジション温度を摂氏３５０度に制御して前記第１ＨＤＰ膜を形成し、前記第２ＨＤＰ膜形成工程はデポジション温度を摂氏３５０度に制御して前記第２ＨＤＰ膜を形成し、前記第３ＨＤＰ膜形成工程はデポジション温度を摂氏３５０度に制御して前記第３ＨＤＰ膜を形成する。
【００１７】
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記受光素子および前記電荷転送手段の転送ゲート上に、プラズマＣＶＤ法によりパッシベーション膜として第２プラズマ窒化シリコン膜を成膜する第２プラズマ窒化シリコン膜成膜工程を更に有し、前記第１ＨＤＰ膜形成工程は、該受光素子および該電荷転送手段の転送ゲート上に代えて、該第２プラズマ窒化シリコン膜上に前記第１ＨＤＰ膜を形成する。
【００１８】
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記受光素子および前記遮光膜上に、プラズマＣＶＤ法によりパッシベーション膜として第２プラズマ窒化シリコン膜を成膜する第２プラズマ窒化シリコン膜成膜工程を更に有し、前記第１ＨＤＰ膜形成工程は、該受光素子および該遮光膜上に代えて、該第２プラズマ窒化シリコン膜上に前記第１ＨＤＰ膜を形成する。
【００１９】
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記第１プラズマ窒化シリコン膜成膜工程および前記第２プラズマ窒化シリコン膜成膜工程、または該第１プラズマ窒化シリコン膜成膜工程は、プラズマＣＶＤ法によりパッシベーション膜として青色波長での屈折率が１．９以上２．１５以下のプラズマ窒化シリコン膜を成膜する。
【００２０】
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記第１プラズマ窒化シリコン膜および前記第２プラズマ窒化シリコン膜、または該第１プラズマ窒化シリコン膜に熱をかけてシンター処理を行うシンター処理工程を更に有する。
【００２１】
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記第１プラズマ窒化シリコン膜および前記第２プラズマ窒化シリコン膜の膜厚、または該第１プラズマ窒化シリコン膜の膜厚は、前記シンター処理時に該プラズマ窒化シリコン膜から前記受光素子の表面に水素を供給するのに充分な量の水素を該プラズマ窒化シリコン膜から離脱可能とする膜厚である。
【００２２】
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記第１プラズマ窒化シリコン膜成膜工程および前記第２プラズマ窒化シリコン膜成膜工程、または該第１プラズマ窒化シリコン膜成膜工程は、装置側で設定するプラズマ発生エネルギーを示すＲＦパワーを８５０Ｗ〜１５００Ｗに設定して前記プラズマ窒化シリコン膜を成膜する。
【００２３】
さらに、好ましくは、本発明の固体撮像素子の製造方法における第２プラズマ窒化シリコン膜は反射防止膜を兼ねて前記受光素子上に形成される。
【００２４】
上記構成により、以下、本発明の作用を説明する。
【００２５】
本発明においては、受光素子および該電荷転送手段の転送ゲート上に層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御してＨＤＰ膜を形成するＨＤＰ膜形成工程を有している。また、プラズマ発生エネルギーを示すＲＦパワーを８５０Ｗ〜１５００Ｗに設定したり、青色波長での屈折率が１．９以上２．１５以下のプラズマ窒化シリコン膜を成膜する。
【００２６】
これによって、層間絶遠膜であるＨＤＰ膜のデポジション温度を、摂氏３６５度以下、好ましくは、摂氏３３５度〜摂氏３６５度の温度範囲、さらに好ましくは、摂氏３３５度〜３５０度または摂氏３５０度に制御するので、微細化した配線間の埋め込み性が良好なＨＤＰ膜を層間絶縁膜として用いても、暗電流の劣化および微小白傷の増加を抑制して、画質劣化を防止することが可能となる。
【００２７】
また、プラズマ発生エネルギーを示すＲＦパワーを８５０Ｗから９００Ｗさらに９３０Ｗそれ以上に上げるほど、後のシンター処理時にプラズマＳｉＮ膜２２から低温で離脱する水素量が多くなってシンター処理が確実に行われる結果、受光素子の表面において、金属層のプラズマドライエッチング時に生じたシリコン表面欠陥をより確実に修復して、より暗電流を抑制すると共に、青色波長でのパッシベーション膜の膜透過率の低下をより抑制するため、受光素子における青色感度の低下を抑制して、画質の向上をいっそう図ることが可能となる。
【発明の効果】
【００２８】
以上により、本発明によれば、層間絶遠膜であるＨＤＰ膜のデポジション温度を、摂氏３６５度以下、好ましくは、摂氏３３５度〜摂氏３６５度の温度範囲、さらに好ましくは、摂氏３３５度〜３５０度または摂氏３５０度に制御するため、微細化した配線間の埋め込み性が良好なＨＤＰ膜を層間絶縁膜として用いても、暗電流の劣化および微小白傷の増加を抑制することができて画質劣化を防止することができる。
【００２９】
また、プラズマ発生エネルギーを示すＲＦパワーを８５０Ｗ〜１５００Ｗに設定したため、より暗電流を抑制すると共に、青色波長での屈折率が１．９以上２．１５以下のプラズマ窒化シリコン膜を成膜するため、受光素子における青色感度の低下を抑制して、画質の向上をいっそう図ることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態１に係るＣＭＯＳ固体撮像素子の要部構成例を模式的に示す縦断面図である。
【図２】図１のＣＭＯＳ固体撮像素子におけるＨＤＰ膜のデポジション温度と暗電流の大きさの関係を示す図である。
【図３】図１のＣＭＯＳ固体撮像素子におけるＨＤＰ膜のデポジション温度と暗電流のばらつき（パーセント）の関係を示す図である。
【図４】図１のＣＭＯＳ固体撮像素子におけるＨＤＰ膜のデポジション温度と微小白傷の関係を示す図である。
【図５】図１のＣＭＯＳ固体撮像素子におけるＨＤＰ膜のデポジション温度と微小白傷のばらつき（パーセント）関係を示す図である。
【図６】本発明の実施形態２に係るＣＭＯＳ固体撮像素子の要部構成例を模式的に示す縦断面図である。
【図７】本発明の実施形態３に係るＣＣＤ固体撮像素子の要部構成例を模式的に示す縦断面図である。
【発明を実施するための形態】
【００３１】
以下に、本発明の固体撮像素子の製造方法の実施形態１、２として、本発明のプラズマＣＶＤ法によるプラズマＳｉＮ膜をＣＭＯＳ固体撮像素子（ＣＭＯＳイメージセンサ）に適用した場合について説明し、本発明の固体撮像素子の製造方法の実施形態３として、本発明のプラズマＣＶＤ法によるプラズマＳｉＮ膜をＣＣＤ固体撮像素子（ＣＣＤイメージセンサ）に適用した場合について、図面を参照しながら詳細に説明する。
【００３２】
なお、ここで、ＣＭＯＳイメージセンサとＣＣＤイメージセンサの特徴について簡単に説明する。
【００３３】
ＣＭＯＳイメージセンサは、ＣＣＤイメージセンサのように、垂直転送部により、入射光を光電変換する各受光部からの信号電荷をそれぞれ電荷転送し、垂直転送部からの信号電荷を水平転送部により水平方向に電荷転送するＣＣＤを使用せず、メモリデバイスのようにアルミニュウム（Ａｌ）配線などで構成される選択制御線によって、画素毎に受光部から信号電荷を読み出してそれを電圧変換し、その変換電圧に応じて信号増幅した撮像信号を、選択された画素から順次読み出すようになっている。一方、ＣＣＤイメージセンサは、ＣＣＤの駆動のために正負の複数の電源電圧を必要とするが、ＣＭＯＳイメージセンサは、単一電源で駆動が可能であり、ＣＣＤイメージセンサに比べ、低消費電力化や低電圧駆動が可能である。さらに、ＣＣＤイメージセンサの製造には、ＣＣＤ独自の製造プロセスを用いているために、ＣＭＯＳ回路で一般的に用いられる製造プロセスをそのまま適用することが難しい。これに対して、ＣＭＯＳイメージセンサは、ＣＭＯＳ回路で一般的に用いられる製造プロセスを使用しているために、表示制御用のドライバー回路や撮像制御用のドライバー回路、ＤＲＡＭなどの半導体メモリ、論理回路などの製造で多用されているＣＭＯＳプロセスにより、論理回路やアナログ回路、アナログデジタル変換回路などを同時に形成してしまうことができる。つまり、ＣＭＯＳイメージセンサは、半導体メモリ、表示制御用のドライバー回路および撮像制御用のドライバー回路と同一の半導体チップ上に形成することが容易であり、また、その製造に対しても、半導体メモリや表示制御用のドライバー回路および撮像制御用のドライバー回路と生産ラインを共有することが容易にできるという利点を有している。
【００３４】
（実施形態１）
図１は、本発明の実施形態１に係るＣＭＯＳ固体撮像素子の要部構成例を模式的に示す縦断面図である。
【００３５】
図１において、本実施形態１のＣＭＯＳ固体撮像素子１０の各画素部１には、その半導体基板１１の表面層として、画素毎に光電変換部（受光素子）としてのフォトダイオード１２が形成されている。このフォトダイオード１２に隣接して、信号電荷がフローティングディヒュージョン部（電荷電圧変換部）ＦＤに電荷転送するための電荷転送トランジスタの電荷転送部１３が設けられている。この電荷転送部１３上には、ゲート絶縁膜１４を介して引き出し電極である転送ゲート１５が設けられている。これらの電荷転送部１３、ゲート絶縁膜１４および転送ゲート１５により、フォトダイオード１２から撮像信号を読み出し転送する電荷転送手段が構成されている。さらに、このフォトダイオード１２毎にフローティングディフュージョン部ＦＤに電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅トランジスタ（図示せず）で増幅されて画素部毎の撮像信号として読み出すための読出回路を有している。
【００３６】
この読出回路は、フローティングディヒュージョン部ＦＤを所定電圧（例えば電源電圧）にリセットするためのリセットトランジスタおよび、リセット後にフローティングディヒュージョン部ＦＤの電位に応じて信号を増幅して信号線に信号を出力する増幅トランジスタがロジックトランジスタ領域２に設けられ、このロジックトランジスタ領域２が各画素部１間に素子分離層ＳＴＩを介して設けられている。これらのリセットトランジスタおよび増幅トランジスタはそれぞれ、ソース（Ｓ）／ドレイン（Ｄ）およびゲート（Ｇ）で構成されている。
【００３７】
これらの転送ゲート１５、フローティングディヒュージョン部ＦＤおよびロジックトランジスタ領域２の上方には、この読出回路の回路配線部や、転送ゲート１５およびフローティングディヒュージョン部ＦＤに接続される回路配線部が設けられている。ゲート絶縁膜１４および転送ゲート１５上には、微細化した配線間の埋め込み性が良好な第１層間絶縁膜としてのＨＤＰ（ハイデンシティプラズマ）膜１６（高密度プラズマ膜）が形成され、その上に第１配線層１７が形成され、その上に、微細化した配線間の埋め込み性が良好な第２層間絶縁膜としてのＨＤＰ（ハイデンシティプラズマ）膜１８（高密度プラズマ膜）が形成されて、その上に第２配線層１９が形成されることにより、上記した回路配線部が構成されている。
【００３８】
また、これらの第１配線層１７と転送ゲート１５間、配線層１７とフローティングディヒュージョン部ＦＤ間、第１配線層１７とロジックトランジスタ領域２のソース（Ｓ）／ドレイン（Ｄ）およびゲート（Ｇ）間にそれぞれ、導電性材料（例えばタングステン）からなるコンタクトプラグ２０がそれぞれ形成され、また、各第１配線層１７とその上の各第２配線層１９間にそれぞれ各コンタクトプラグ２１がそれぞれ形成されて、アルミニュウムや銅などからなる配線層１７、１９と転送ゲート１５、フローティングディヒュージョン部ＦＤおよびロジックトランジスタ領域２のソース（Ｓ）／ドレイン（Ｄ）およびゲート（Ｇ）との間が電気的にそれぞれ接続されている。
【００３９】
さらに、第２層間絶縁膜としてのＨＤＰ膜１８および第２配線層１９上には、熱によるシンター処理で各画素部１を構成するフォトダイオード１２の表面の暗電流（光を当てない状態で信号電荷が発生する）を抑制するために、第２配線層１９の配線パターン形成後、カラーフィルタ形成前に、プラズマＣＶＤ法によりプラズマ窒化シリコン膜のプラズマＳｉＮ膜２２がパッシベーション膜として形成されている。このプラズマＳｉＮ膜２２は、青色光（例えば波長４５０ｎｍ）での屈折率が２．１５より小さい膜（屈折率１．９〜２．１５）として形成する。
【００４０】
このプラズマＳｉＮ膜２２上に、フォトダイオード１２毎に配置されたＲ，Ｇ，Ｂの各色配列（例えばベイヤー配列）のカラーフィルタ（図示せず）が形成され、さらに、その上に平坦化膜（図示せず）が形成され、その上に、受光部としてのフォトダイオード１２への集光用のマイクロレンズ２３が形成されている。この場合、マイクロレンズ２３がカラーフィルタ材料で形成されていてもよく、この場合には、上記カラーフィルタおよび平坦化膜は別途不要となる。
【００４１】
上記構成の本実施形態１のＣＭＯＳ固体撮像素子１０の製造方法は、半導体基板１１（または半導体層）上に、入射光を光電変換して撮像する複数のフォトダイオード１２を形成するフォトダイオード形成工程と、このフォトダイオード１２毎に隣接して、電荷転送手段としての電荷転送部１３および転送ゲート１５を形成する電荷転送手段形成工程と、フォトダイオード１２および転送ゲート１５上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御してＨＤＰ膜１６を形成する第１ＨＤＰ膜形成工程と、第１ＨＤＰ膜１６内に、転送ゲート１５および電荷転送先の電荷電圧変換領域（フローティングディヒュージョン部ＦＤ）にそれぞれ接続する各コンタクトプラグ２０をそれぞれ形成する第１コンタクトプラグ形成工程と、各コンタクトプラグ２０にそれぞれ接続するように各第１配線層１７をそれぞれＨＤＰ膜１６上に形成する第１配線部形成工程と、ＨＤＰ膜１６および各第１配線層１７上に第２層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御してＨＤＰ膜１８を形成する第２ＨＤＰ膜形成工程と、ＨＤＰ膜１８内に、各第１配線部１７にそれぞれ接続する各第２コンタクトプラグ２１をそれぞれ形成する第２コンタクトプラグ形成工程と、各第２コンタクトプラグ２１にそれぞれ接続するように各第２配線層１９をそれぞれ形成する第２配線部形成工程と、ＨＤＰ膜１８および各第２配線層１９上に、プラズマＣＶＤ法によりパッシベーション膜としてプラズマ窒化シリコン膜２２を成膜するプラズマ窒化シリコン膜成膜工程と、プラズマ窒化シリコン膜に熱をかけてフォトダイオード表面の暗電流を抑制するためのシンター処理を行うシンター処理工程とを有している。
【００４２】
ここで、まず、第１ＨＤＰ膜形成工程および第２ＨＤＰ膜形成工程について、暗電流の劣化および微小白傷の増加を抑制するために、微細化した配線間の埋め込み性が良好なＨＤＰ膜１６、１８の成膜条件について詳細に説明する。
【００４３】
図２は、図１のＣＭＯＳ固体撮像素子１０におけるＨＤＰ膜１６、１８のデポジション温度と暗電流の大きさの関係を示す図である。
【００４４】
図２に示すように、ＨＤＰ膜１６、１８のデポジション温度が摂氏３６５度までは、暗電流の大きさが１．０と安定しているが、ＨＤＰ膜１６、１８のデポジション温度（塗布温度）が摂氏３６５度を超えると、暗電流の大きさが急激に上昇する。好ましくは、ＨＤＰ膜１６、１８のデポジション温度は、製造バラツキ（摂氏３３５度よりも温度が低くなると、例えばエッチングレートが変化してしまい、製造上支障を来たす。）を考慮して摂氏３３５度〜摂氏３６５度で行うのが好ましい。したがって、層間絶遠膜としてのＨＤＰ膜１６、１８のデポジション温度（塗布温度）を摂氏３６５度以下、好ましくは、摂氏３３５度〜摂氏３６５度に制御することにより、暗電流の劣化を抑制し、微小白傷の減少を実現することができて画質向上を図ることができる。
【００４５】
図３は、図１のＣＭＯＳ固体撮像素子１０におけるＨＤＰ膜１６、１８のデポジション温度と暗電流のばらつき（パーセント）の関係を示す図である。
【００４６】
図３に示すように、暗電流のばらつき（パーセント）が最も小さくなるＨＤＰ膜１６、１８のデポジション温度は、摂氏３５０度である。したがって、ＨＤＰ膜１６、１８のデポジション温度を摂氏３３５度〜摂氏３６５度、最も好ましくは、摂氏３５０度に制御することにより、暗電流のばらつき（パーセント）を抑制することができて画質向上を図ることができる。
【００４７】
図４は、図１のＣＭＯＳ固体撮像素子１０におけるＨＤＰ膜１６、１８のデポジション温度と微小白傷の関係を示す図である。
【００４８】
図４に示すように、ＨＤＰ膜１６、１８のデポジション温度が摂氏３５０度までは微小白傷の発生が緩やかに増加し、ＨＤＰ膜１６、１８のデポジション温度が摂氏３５０度を超えるとより大きく増加する。この場合も、層間絶遠膜としてのＨＤＰ膜１６、１８のデポジション温度（塗布温度）を摂氏３６５度以下に制御することにより、微小白傷をより少なくすることができて画質向上を図ることができる。また、好ましくは、層間絶縁膜としてのＨＤＰ膜１６、１８のデポジション温度（塗布温度）を摂氏３５０度以下に制御することにより、微小白傷を更により少なくすることができて、より画質向上を図ることができる。
【００４９】
図５は、図１のＣＭＯＳ固体撮像素子１０におけるＨＤＰ膜１６、１８のデポジション温度と微小白傷のばらつき（パーセント）関係を示す図である。
【００５０】
図５に示すように、微小白傷のばらつき（パーセント）が最も小さくなるＨＤＰ膜１６、１８のデポジション温度は、摂氏３５０度である。したがって、ＨＤＰ膜１６、１８のデポジション温度を摂氏３３５度〜摂氏３６５度に制御することにより、微小白傷のばらつき（パーセント）を抑制することができて画質向上を図ることができる。
【００５１】
次に、プラズマ窒化シリコン膜成膜工程について詳細に説明する。
【００５２】
パッシベーション膜としてのプラズマＳｉＮ膜２２は、青色波長の膜透過率の低下を抑制するため、青色光（例えば波長４５０ｎｍ）での屈折率が２．１より小さい膜（屈折率１．９〜２．１）として形成する。この場合のプラズマＳｉＮ膜２２の成膜条件としては、アンモニア（ＮＨ３）ガス／ＳｉＨ４（シランガス）の流量比を０．２５〜０．５とすると共に、プラズマＳｉＮ膜２２を形成するときのＲＦ（ラジオ・フリークエンシイ；Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ＝高周波）パワーを８５０Ｗ以上１５００Ｗ以下の範囲内としている。なお、アンモニア（ＮＨ３）ガスの流量としては１００〜１５０ｓｃｃｍ、ＳｉＨ４（シランガス）の流量としては３００〜４００ｓｃｃｍである。ｓｃｃｍは、ｃｃ／分（１分間に流れる体積ｃｃ）である。
【００５３】
このように、プラズマ窒化シリコン膜成膜工程において、アンモニア（ＮＨ３）ガス／ＳｉＨ４（シランガス）の流量比と、装置側で設定するプラズマ発生エネルギーを示すＲＦパワーとを調整することにより、パッシベーション膜としてのプラズマＳｉＮ膜２２の青色波長（例えば波長４５０ｎｍ）での屈折率を１．９〜２．１５に制御することができる。
【００５４】
表面保護用のパッシベーション膜として、ＳｉＨ４（シランガス）とアンモニア（ＮＨ３）ガスを用いるプラズマＣＶＤ法により、温度が摂氏３５０〜４５０度（ここでは摂氏３００度）、圧力２〜７Ｔｏｒｒ（ここでは圧力２Ｔｏｒｒ）で、膜厚が２５０ｎｍ〜３５０ｎｍ（ここでは膜厚が３００ｎｍ；シンター処理時にＳｉＮ膜からフォトダイオード１２の表面に水素を供給するのに充分な量のＨ２を離脱可能とする膜厚）の窒化シリコン膜（Ｓｉ３Ｎ４膜）、即ち、プラズマＳｉＮ膜２２を形成する。このプラズマＣＶＤ法では、プラズマにより低温で上記構成ガスを分解してプラズマＳｉＮ膜２２を成膜することができる。Ｃｕ配線やＡｌ配線などの金属配線がプラズマＳｉＮ膜２２の下層にあると、これらの金属配線は摂氏５００度以上の高温では融けるため、プラズマＣＶＤ法の成膜温度は、摂氏３５０〜４５０度の低温であるため都合が良い。
【００５５】
前述したように、プラズマＳｉＮ膜２２を形成するときのＲＦ（ラジオ・フリークエンシイ；Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ＝高周波）パワーを８５０Ｗ以上１５００Ｗ以下の範囲内で行うが、より好ましくは、プラズマＳｉＮ膜２２を形成するときのＲＦパワーを９３０Ｗ以上１１３０Ｗ以下で行う。ＲＦパワーは、装置側で設定するプラズマ発生エネルギーを示し、構成ガスをプラズマ状態にするイオン化能力である。ＲＦパワーとは、プラズマを励起する高周波の電力値のことをいう。
【００５６】
以上により、本実施形態１によれば、ＨＤＰ膜１６、１８のデポジション温度を、摂氏３６５度以下、好ましくは、摂氏３３５度〜摂氏３６５度の温度範囲、さらに好ましくは、摂氏３３５度〜３５０度または摂氏３５０度に制御することにより、暗電流の劣化および微小白傷の増加を抑制することができて画質劣化を防止することができる。
【００５７】
また、プラズマ発生エネルギーを示すＲＦパワーを８５０Ｗから９００Ｗさらに９３０Ｗそれ以上に上げるほど、後のシンター処理時にプラズマＳｉＮ膜２２から低温で離脱する水素量が多くなってシンター処理が確実に行われる結果、フォトダイオード１２の表面において、金属層のプラズマドライエッチング時に生じたシリコン表面欠陥をより確実に修復して、より暗電流を抑制すると共に、青色波長でのパッシベーション膜の膜透過率の低下をより抑制するため、フォトダイオード１２における青色感度の低下を抑制して、画質の向上をいっそう図ることができる。
【００５８】
なお、本実施形態１では、ＣＭＯＳ固体撮像素子１０の製造方法として、フォトダイオード形成工程と、電荷転送手段形成工程と、第１ＨＤＰ膜形成工程と、第１コンタクトプラグ形成工程と、第１配線部形成工程と、第２ＨＤＰ膜形成工程と、第２コンタクトプラグ形成工程と、第２配線部形成工程と、第１プラズマ窒化シリコン膜成膜工程と、シンター処理工程とを有する配線部が２層の場合について説明したがこれに限らず、配線部が１層の場合であっても、配線部が３層の場合であってもよく、配線部が４層以上の複数層の場合であってもよい。
【００５９】
配線部が例えば１層の場合、ＣＭＯＳ固体撮像素子の製造方法は、半導体基板１１（または半導体層）上に、入射光を光電変換して撮像する複数のフォトダイオード１２を形成するフォトダイオード形成工程と、フォトダイオード１２毎に隣接して電荷転送手段としての電荷転送部１３および転送ゲート１５を形成する電荷転送手段形成工程と、フォトダイオード１２および転送ゲート１５上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御してＨＤＰ膜１６を形成する第１ＨＤＰ膜形成工程と、第１ＨＤＰ膜１６内に、転送ゲート１５および電荷転送先の電荷電圧変換部（フローティングディヒュージョン部ＦＤ）にそれぞれ接続する各コンタクトプラグ２０をそれぞれ形成する第１コンタクトプラグ形成工程と、各コンタクトプラグ２０にそれぞれ接続するように各第１配線層１７をそれぞれＨＤＰ膜１６上に形成する第１配線部形成工程と、第１ＨＤＰ膜１６および各第１配線層１７上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜２２を成膜する第１プラズマ窒化シリコン膜成膜工程と、プラズマ窒化シリコン膜２２に熱をかけてフォトダイオード表面の暗電流を抑制するためのシンター処理を行うシンター処理工程とを有している。
【００６０】
また、配線部が例えば３層の場合、ＣＭＯＳ固体撮像素子の製造方法は、半導体基板１１（または半導体層）上に、入射光を光電変換して撮像する複数のフォトダイオード１２を形成するフォトダイオード形成工程と、このフォトダイオード１２毎に隣接して、電荷転送手段としての電荷転送部１３および転送ゲート１５を形成する電荷転送手段形成工程と、フォトダイオード１２および転送ゲート１５上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御してＨＤＰ膜１６を形成する第１ＨＤＰ膜形成工程と、第１ＨＤＰ膜１６内に、転送ゲート１５および電荷転送先の電荷電圧変換領域（フローティングディヒュージョン部ＦＤ）にそれぞれ接続する各コンタクトプラグ２０をそれぞれ形成する第１コンタクトプラグ形成工程と、各コンタクトプラグ２０にそれぞれ接続するように各第１配線層１７をそれぞれＨＤＰ膜１６上に形成する第１配線部形成工程と、ＨＤＰ膜１６および各第１配線層１７上に第２層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御してＨＤＰ膜１８を形成する第２ＨＤＰ膜形成工程と、ＨＤＰ膜１８内に、各第１配線部１７にそれぞれ接続する各第２コンタクトプラグ２１をそれぞれ形成する第２コンタクトプラグ形成工程と、各第２コンタクトプラグ２１にそれぞれ接続するように各第２配線層１９をそれぞれ形成する第２配線部形成工程と、第２ＨＤＰ膜１８および各第２配線部１９上に第３層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第３ＨＤＰ膜（図示せず）を形成する第３ＨＤＰ膜形成工程と、第３ＨＤＰ膜（図示せず）内に、各第２配線部１９にそれぞれ接続する各第３コンタクトプラグ（図示せず）をそれぞれ形成する第３コンタクトプラグ形成工程と、各第３コンタクトプラグ（図示せず）にそれぞれ接続するように各第３配線部（図示せず）をそれぞれ形成する第３配線部形成工程と、第３ＨＤＰ膜（図示せず）および各第３配線部（図示せず）上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜２２を成膜する第１プラズマ窒化シリコン膜成膜工程と、プラズマ窒化シリコン膜２２に熱をかけてフォトダイオード表面の暗電流を抑制するためのシンター処理を行うシンター処理工程とを有している。
【００６１】
（実施形態２）
上記実施形態１では、最上層のアルミニュウム（Ａｌ）配線パターン形成後、カラーフィルタ形成前にプラズマＳｉＮ膜２２を形成してシンター処理を行う場合であるが、本実施形態２では、これと共に、フォトダイオード１２の表面側にも、酸化膜のゲート絶縁膜１４を介して、後述するプラズマＳｉＮ膜２４を形成してシンター処理を行う場合について詳細に説明する。
【００６２】
図６は、本発明の実施形態２に係るＣＭＯＳ固体撮像素子の要部構成例を模式的に示す縦断面図である。なお、図６では、図１のＣＭＯＳ固体撮像素子１０の構成部材と同様の作用効果を奏する構成部材には同一の部材番号を付して説明する。
【００６３】
図６において、本実施形態２のＣＭＯＳ固体撮像素子１０Ａの各画素部１には、その半導体基板１１の表面層として、画素毎に光電変換部（受光素子）としてのフォトダイオード１２が形成されている。このフォトダイオード１２に隣接して、信号電荷がフローティングディヒュージョン部（電荷電圧変換部）ＦＤに電荷転送するための電荷転送トランジスタの電荷転送部１３が設けられている。この電荷転送部１３上に、ゲート絶縁膜１４を介して引き出し電極である転送ゲート１５が設けられている。
【００６４】
これらのゲート絶縁膜１４および転送ゲート１５上の全面に、熱によるシンター処理で各画素部１を構成するフォトダイオード１２の表面の暗電流を抑制するために、プラズマＣＶＤ法によりプラズマＳｉＮ膜２４がパッシベーション膜として形成されている。このプラズマＳｉＮ膜２４は、青色光（例えば波長４５０ｎｍ）での屈折率が２．１より小さい膜（屈折率１．９〜２．１）として形成する。
【００６５】
これらの転送ゲート１５、フローティングディヒュージョン部ＦＤおよびロジックトランジスタ領域２の上方には、フォトダイオード１２毎にフローティングディフュージョン部ＦＤに電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて画素部毎の撮像信号として読み出すための読出回路の回路配線部や、転送ゲート１５およびフローティングディヒュージョン部ＦＤに接続される回路配線部として、微細化した配線間の埋め込み性が良好な第２層間絶縁膜としてのＨＤＰ膜１６上の第１配線１７および、微細化した配線間の埋め込み性が良好な第２層間絶縁膜としてのＨＤＰ膜１８上の第２配線１９が上下に形成されている。
【００６６】
さらに、ＨＤＰ膜１８および配線層１９上には、熱によるシンター処理で各画素部１を構成するフォトダイオード１２の表面の暗電流を抑制するために、プラズマＣＶＤ法によりプラズマＳｉＮ膜２２がパッシベーション膜として形成されている。このプラズマＳｉＮ膜２２は、プラズマＳｉＮ膜２４の場合と同様に、青色光（例えば波長４５０ｎｍ）での屈折率が２．１より小さい膜（屈折率１．９〜２．１）として形成する。
【００６７】
このプラズマＳｉＮ膜２２上に、フォトダイオード１２毎に配置されたＲ，Ｇ，Ｂの各色配列（例えばベイヤー配列）のカラーフィルタ（図示せず）が形成され、さらに、その上に平坦化膜（図示せず）が形成され、その上に、受光部としてのフォトダイオード１２への集光用のマイクロレンズ２３が形成されている。
【００６８】
上記構成の本実施形態２のＣＭＯＳ固体撮像素子１０Ａの製造方法は、半導体基板１１（または半導体層）上に、入射光を光電変換して撮像する複数のフォトダイオード１２を形成するフォトダイオード形成工程と、このフォトダイオード１２毎に隣接して、電荷転送手段としての電荷転送部１３および転送ゲート１５を形成する電荷転送手段形成工程と、フォトダイオード１２および転送ゲート１５上に、プラズマＣＶＤ法によりパッシベーション膜として第２プラズマ窒化シリコン膜２４を成膜する第２プラズマ窒化シリコン膜成膜工程と、第２プラズマ窒化シリコン膜２４上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御してＨＤＰ膜１６を形成する第１ＨＤＰ膜形成工程と、第１ＨＤＰ膜１６内に、転送ゲート１５および電荷転送先の電荷電圧変換領域（フローティングディヒュージョン部ＦＤ）にそれぞれ接続する各コンタクトプラグ２０をそれぞれ形成する第１コンタクトプラグ形成工程と、各コンタクトプラグ２０にそれぞれ接続するように各第１配線層１７をそれぞれＨＤＰ膜１６上に形成する第１配線部形成工程と、ＨＤＰ膜１６および各第１配線層１７上に第２層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御してＨＤＰ膜１８を形成する第２ＨＤＰ膜形成工程と、ＨＤＰ膜１８内に、各第１配線部１７にそれぞれ接続する各第２コンタクトプラグ２１をそれぞれ形成する第２コンタクトプラグ形成工程と、各第２コンタクトプラグ２１にそれぞれ接続するように各第２配線層１９をそれぞれ形成する第２配線部形成工程と、ＨＤＰ膜１８および各第２配線層１９上に、プラズマＣＶＤ法によりパッシベーション膜としてプラズマ窒化シリコン膜２２を成膜するプラズマ窒化シリコン膜成膜工程と、プラズマ窒化シリコン膜に熱をかけてフォトダイオード表面の暗電流を抑制するためのシンター処理を行うシンター処理工程とを有している。
【００６９】
ここで、まず、第１ＨＤＰ膜形成工程および第２ＨＤＰ膜形成工程について、暗電流の劣化および微小白傷の増加を抑制するために、微細化した配線間の埋め込み性が良好なＨＤＰ膜１６、１８の成膜条件については、上記実施形態１の場合と同様である。
【００７０】
即ち、層間絶遠膜としてのＨＤＰ膜１６、１８のデポジション温度（塗布温度）を摂氏３６５度以下、好ましくは、摂氏３３５度〜摂氏３６５度、より好ましくは、摂氏３３５度〜摂氏３５０度の温度範囲に制御することにより、暗電流の劣化を抑制し、微小白傷の減少を実現することができて画質向上を図ることができる。
【００７１】
ＨＤＰ膜１６、１８のデポジション温度と暗電流のばらつき（パーセント）や、ＨＤＰ膜１６、１８のデポジション温度と微小白傷のばらつき（パーセント）を考慮すると、ＨＤＰ膜１６、１８のデポジション温度は摂氏３５０度で暗電流のばらつき（パーセント）および微小白傷のばらつき（パーセント）を最も小さくすることができる。
【００７２】
次に、本実施形態２のＣＭＯＳ固体撮像素子１０Ａの製造方法におけるパッシベーション膜形成工程（第１プラズマ窒化シリコン膜成膜工程および第２プラズマ窒化シリコン膜成膜工程）について詳細に説明する。
【００７３】
パッシベーション膜としてのプラズマＳｉＮ膜２２および２４はそれぞれ、青色波長の膜透過率の低下を抑制するため、前述したように、青色光（例えば波長４５０ｎｍ）での屈折率が１．９〜２．１５（または１．９〜２．１）として形成する。この場合のプラズマＳｉＮ膜２２、２４の成膜条件としては、アンモニア（ＮＨ３）ガス／ＳｉＨ４（シランガス）の流量比を０．２５〜０．５とすると共に、プラズマＳｉＮ膜２２、２４を形成するときのＲＦ（ラジオ・フリークエンシイ；Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ＝高周波）パワーを８５０Ｗ以上１５００Ｗ以下の範囲内としている。なお、アンモニア（ＮＨ３）ガスの流量としては１００〜１５０ｓｃｃｍ、ＳｉＨ４（シランガス）の流量としては３００〜４００ｓｃｃｍである。
【００７４】
第１パッシベーション膜形成工程において、ゲート絶縁膜１４上の転送ゲート１５をプラズマドライエッチングにより所定のゲート形状に形成した後に、ゲート絶縁膜１４および転送ゲート１５上の全面に、プラズマＣＶＤ法により屈折率が２．１以下のプラズマＳｉＮ膜２４をパッシベーション膜として形成する。この場合、装置側で設定するプラズマ発生エネルギーを示すＲＦパワー（Ｗ；ワット）を、前述したように図４の暗電流のパッシベーション膜成膜時のＲＦパワー依存性および図５の青色感度のパッシベーション膜成膜時のＲＦパワー依存性を考慮して、８５０Ｗ以上１５００Ｗ下に設定する。また、好ましくは、ＲＦパワーを、前述したように９３０Ｗ以上１１３０Ｗに設定する。構成ガスとして、例えばＳｉＨ４（シランガス）とアンモニア（ＮＨ３）ガスを用いるプラズマＣＶＤ法により、温度が摂氏３５０〜４５０度（ここでは摂氏３００度）、圧力２〜７Ｔｏｒｒ（ここでは圧力２Ｔｏｒｒ）で、膜厚が２５０ｎｍ〜３５０ｎｍ（ここでは膜厚が３００ｎｍ；シンター処理時にＳｉＮ膜からフォトダイオード１２表面に水素を供給するのに充分な量のＨ２を離脱可能とする膜厚）の窒化シリコン膜（Ｓｉ３Ｎ４膜）、即ち、屈折率が２．１以下のプラズマＳｉＮ膜２４を形成する。
【００７５】
これにより、入射光がゲート絶縁膜１４の表面側で反射する光をプラズマＳｉＮ膜２４によりフォトダイオード１２側に戻す反射防止膜として機能させることができる。また、上記実施形態１の場合と同様の条件で、第１パッシベーション膜形成工程として、フォトダイオード１２の表面側にゲート絶縁膜１４を介して反射防止膜を兼ねて形成したプラズマＳｉＮ膜２４に対してシンター処理を行うことができる。
【００７６】
以上により、本実施形態２によれば、ＨＤＰ膜１６、１８のデポジション温度を、摂氏３６５度以下、好ましくは、摂氏３３５度〜摂氏３６５度の温度範囲、さらに好ましくは、摂氏３３５度〜３５０度または摂氏３５０度に制御することにより、暗電流の劣化および微小白傷の増加を抑制することができて画質劣化を防止することができる。
【００７７】
また、プラズマ発生エネルギーを示すＲＦパワーを８５０Ｗから９００Ｗさらに９３０Ｗそれ以上に上げるほど、後のシンター処理時にプラズマＳｉＮ膜２２、２４から低温で離脱する水素量が多くなってシンター処理が確実に行われる結果、フォトダイオード１２の表面において、金属層のプラズマドライエッチング時に生じたシリコン表面欠陥をより確実に修復して、より暗電流を抑制すると共に、青色波長でのパッシベーション膜の膜透過率の低下をより抑制するため、フォトダイオード１２における青色感度の低下を抑制して、画質の向上をいっそう図ることができる。
【００７８】
なお、本実施形態２では、ＣＭＯＳ固体撮像素子１０Ａの製造方法として、フォトダイオード形成工程と、電荷転送手段形成工程と、第２プラズマ窒化シリコン膜成膜工程と、第１ＨＤＰ膜形成工程と、第１コンタクトプラグ形成工程と、第１配線部形成工程と、第２ＨＤＰ膜形成工程と、第２コンタクトプラグ形成工程と、第２配線部形成工程と、第１プラズマ窒化シリコン膜成膜工程と、シンター処理工程とを有する配線部が２層の場合について説明したがこれに限らず、配線部が１層の場合であっても、配線部が３層の場合であってもよく、配線部が４層以上の複数層の場合であってもよい。
【００７９】
配線部が例えば１層の場合、ＣＭＯＳ固体撮像素子の製造方法は、半導体基板１１（または半導体層）上に、入射光を光電変換して撮像する複数のフォトダイオード１２を形成するフォトダイオード形成工程と、フォトダイオード１２毎に隣接して電荷転送手段としての電荷転送部１３および転送ゲート１５を形成する電荷転送手段形成工程と、フォトダイオード１２および転送ゲート１５上に、プラズマＣＶＤ法によりパッシベーション膜として第２プラズマ窒化シリコン膜２４を成膜する第２プラズマ窒化シリコン膜成膜工程と、第２プラズマ窒化シリコン膜２４上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御してＨＤＰ膜１６を形成する第１ＨＤＰ膜形成工程と、第１ＨＤＰ膜１６内に、転送ゲート１５および電荷転送先の電荷電圧変換部（フローティングディヒュージョン部ＦＤ）にそれぞれ接続する各コンタクトプラグ２０をそれぞれ形成する第１コンタクトプラグ形成工程と、各コンタクトプラグ２０にそれぞれ接続するように各第１配線層１７をそれぞれＨＤＰ膜１６上に形成する第１配線部形成工程と、第１ＨＤＰ膜１６および各第１配線層１７上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜２２を成膜する第１プラズマ窒化シリコン膜成膜工程と、プラズマ窒化シリコン膜２２に熱をかけてフォトダイオード表面の暗電流を抑制するためのシンター処理を行うシンター処理工程とを有している。
【００８０】
また、配線部が例えば３層の場合、ＣＭＯＳ固体撮像素子の製造方法は、半導体基板１１（または半導体層）上に、入射光を光電変換して撮像する複数のフォトダイオード１２を形成するフォトダイオード形成工程と、このフォトダイオード１２毎に隣接して、電荷転送手段としての電荷転送部１３および転送ゲート１５を形成する電荷転送手段形成工程と、フォトダイオード１２および転送ゲート１５上に、プラズマＣＶＤ法によりパッシベーション膜として第２プラズマ窒化シリコン膜２４を成膜する第２プラズマ窒化シリコン膜成膜工程と、第２プラズマ窒化シリコン膜２４上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御してＨＤＰ膜１６を形成する第１ＨＤＰ膜形成工程と、第１ＨＤＰ膜１６内に、転送ゲート１５および電荷転送先の電荷電圧変換領域（フローティングディヒュージョン部ＦＤ）にそれぞれ接続する各コンタクトプラグ２０をそれぞれ形成する第１コンタクトプラグ形成工程と、各コンタクトプラグ２０にそれぞれ接続するように各第１配線層１７をそれぞれＨＤＰ膜１６上に形成する第１配線部形成工程と、ＨＤＰ膜１６および各第１配線層１７上に第２層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御してＨＤＰ膜１８を形成する第２ＨＤＰ膜形成工程と、ＨＤＰ膜１８内に、各第１配線部１７にそれぞれ接続する各第２コンタクトプラグ２１をそれぞれ形成する第２コンタクトプラグ形成工程と、各第２コンタクトプラグ２１にそれぞれ接続するように各第２配線層１９をそれぞれ形成する第２配線部形成工程と、第２ＨＤＰ膜１８および各第２配線部１９上に第３層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第３ＨＤＰ膜（図示せず）を形成する第３ＨＤＰ膜形成工程と、第３ＨＤＰ膜（図示せず）内に、各第２配線部１９にそれぞれ接続する各第３コンタクトプラグ（図示せず）をそれぞれ形成する第３コンタクトプラグ形成工程と、各第３コンタクトプラグ（図示せず）にそれぞれ接続するように各第３配線部（図示せず）をそれぞれ形成する第３配線部形成工程と、第３ＨＤＰ膜（図示せず）および各第３配線部（図示せず）上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜２２を成膜する第１プラズマ窒化シリコン膜成膜工程と、プラズマ窒化シリコン膜２２、２４に熱をかけてフォトダイオード表面の暗電流を抑制するためのシンター処理を行うシンター処理工程とを有している。
【００８１】
（実施形態３）
上記実施形態１、２では、ＨＤＰ膜１６、１８のデポジション温度を摂氏３６５度以下に制御する本発明をＣＭＯＳ固体撮像素子に適応した場合について説明したが、本実施形態３では、ＨＤＰ膜１６、１８のデポジション温度を摂氏３６５度以下に制御する本発明をＣＣＤ固体撮像素子に適応した場合について説明する。
【００８２】
図７は、本発明の実施形態３に係るＣＣＤ固体撮像素子の要部構成例を模式的に示す縦断面図である。
【００８３】
図７において、本実施形態３のＣＣＤ固体撮像素子３０の各画素部には、半導体基板３１上に、受光素子として入射光を光電変換して信号電荷を生成するフォトダイオード部３２が設けられ、各フォトダイオード３２に隣接してフォトダイオード３２からの信号電荷を電荷転送するための電荷転送部３３および、この上にはゲート絶縁膜３４を介して、読み出された信号電荷を電荷転送制御するための電荷転送電極としてのゲート電極３５が配置されている。これらのフォトダイオード３２および電荷転送部３３からなる画素部３６間（水平方向の間）には素子分離層としてのストップ層３７が設けられている。
【００８４】
このゲート電極３５上には、入射光がゲート電極３５により反射してノイズが発生するのを防ぐために遮光膜３９が絶縁層３８を介して形成されている。また、フォトダイオード３２の上方は遮光膜３９に開口部３９ａが形成されている。
【００８５】
フォトダイオード３２の表面と遮光膜３９との段差部分を平坦化するための層間絶縁膜としての（ハイデンシティプラズマ）膜４０（高密度プラズマ膜）が形成されている。このＨＤＰ膜４０は、前述したが、微細化した配線間の埋め込み性が良好である。この層間絶縁膜４０上には、熱によるシンター処理で各画素部３６を構成するフォトダイオード３２の表面の暗電流を抑制するために、装置側で設定するプラズマ発生エネルギーを示すＲＦパワー（Ｗ；ワット）を、前述したように暗電流のパッシベーション膜成膜時のＲＦパワー依存性および青色感度のパッシベーション膜成膜時のＲＦパワー依存性を考慮して、８５０Ｗ以上１５００Ｗ以下（好ましくは９３０Ｗ以上１１３０Ｗ下）に設定して、プラズマＣＶＤ法により、プラズマＳｉＮ膜４１がパッシベーション膜として形成されている。このプラズマＳｉＮ膜４１の青色光（例えば波長４５０ｎｍ）での屈折率は２．１より小さい膜に設定されている。
【００８６】
このプラズマＳｉＮ膜４１上に、フォトダイオード３２毎に配置されたＲ，Ｇ，Ｂの各色配列（例えばベイヤー配列）のカラーフィルタ４２が形成され、さらに、その上に平坦化膜４３が形成され、その上に、受光部としてのフォトダイオード３２への集光用のマイクロレンズ４４が形成されている。
【００８７】
上記構成の本実施形態３のＣＭＯＳ固体撮像素子３０の製造方法は、半導体基板３１（または半導体層）上に、入射光を光電変換して撮像する複数の受光素子としてのフォトダイオード３２を形成するフォトダイオード形成工程と、フォトダイオード３２毎に隣接して電荷転送手段としての電荷転送部３３およびゲート電極３５をそれぞれ形成する電荷転送手段形成工程と、ゲート電極３５上を覆うと共に、フォトダイオード３２の上方を開口した遮光膜３９を形成する遮光膜形成工程と、フォトダイオード３２および遮光膜３９上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第１ＨＤＰ膜４０を形成する第１ＨＤＰ膜形成工程と、第１ＨＤＰ膜４０上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜４１を成膜する第１プラズマ窒化シリコン膜成膜工程と、プラズマ窒化シリコン膜４１に熱をかけてフォトダイオード表面の暗電流を抑制するためのシンター処理を行うシンター処理工程とを有している。
【００８８】
ここで、まず、第１ＨＤＰ膜形成工程について、暗電流の劣化および微小白傷の増加を抑制するために、微細化した配線間の埋め込み性が良好なＨＤＰ膜４０の成膜条件については、上記実施形態１、２の場合と同様である。
【００８９】
即ち、層間絶遠膜としてのＨＤＰ膜４０のデポジション温度（塗布温度）を摂氏３６５度以下、好ましくは、摂氏３３５度〜摂氏３６５度または摂氏３３５度〜摂氏３５０度の温度範囲に制御することにより、暗電流の劣化を抑制し、微小白傷の減少を実現することができて画質向上を図ることができる。
【００９０】
層間絶遠膜であるＨＤＰ膜４０のデポジション温度と暗電流のばらつき（パーセント）や、ＨＤＰ膜４０のデポジション温度と微小白傷のばらつき（パーセント）を考慮すると、ＨＤＰ膜４０のデポジション温度は摂氏３５０度で暗電流のばらつき（パーセント）および微小白傷のばらつき（パーセント）を最も小さくすることができる。
【００９１】
次に、本実施形態３のＣＣＤ固体撮像素子３０の製造方法におけるパッシベーション膜形成工程（第１プラズマ窒化シリコン膜成膜工程）について詳細に説明する。
【００９２】
パッシベーション膜としてのプラズマＳｉＮ膜４１は、青色波長（例えば波長４５０ｎｍ）の膜透過率の低下を抑制するため、青色光（例えば波長４５０ｎｍ）での屈折率が２．１より小さい膜（屈折率１．９〜２．１）として形成する。この場合のプラズマＳｉＮ膜４１の成膜条件としては、アンモニア（ＮＨ３）ガス／ＳｉＨ４（シランガス）の流量比を０．２５〜０．５とすると共に、プラズマＳｉＮ膜２２を形成するときのＲＦ（ラジオ・フリークエンシイ；Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ＝高周波）パワーを８５０Ｗ以上１５００Ｗ以下の範囲内としている。なお、アンモニア（ＮＨ３）ガスの流量としては１００〜１５０ｓｃｃｍ、ＳｉＨ４（シランガス）の流量としては３００〜４００ｓｃｃｍである。
【００９３】
上記実施形態１，２の場合と同様に、表面保護用のパッシベーション膜として、例えばＳｉＨ４（シランガス）とアンモニア（ＮＨ３）ガスを用いるプラズマＣＶＤ法により、温度が摂氏３５０〜４５０度（ここでは摂氏３００度）、圧力２〜７Ｔｏｒｒ（ここでは圧力２Ｔｏｒｒ）で、膜厚が２５０ｎｍ〜３５０ｎｍ（ここでは膜厚が３００ｎｍ；シンター処理時にＳｉＮ膜からフォトダイオード３２表面に水素を供給するのに充分な量のＨ２を離脱可能とする膜厚）の窒化シリコン膜（Ｓｉ３Ｎ４膜）、即ち、屈折率が２．１以下のプラズマＳｉＮ膜４１を形成する。
【００９４】
上記構成により、複数の画素部３６が２次元状に配置された撮像領域に入射した光は、まず、マイクロレンズ４４により集光されてフォトダイオード３２に入射される。次に、このフォトダイオード３２に入射された光は、フォトダイオード３２で光電変換されて信号電荷となる。この信号電荷は電荷転送部３３に読み出されて所定方向に順次電荷転送される。
【００９５】
以上により、本実施形態３によれば、層間絶遠膜であるＨＤＰ膜４０のデポジション温度を、摂氏３６５度以下、好ましくは、摂氏３３５度〜摂氏３６５度の温度範囲、さらに好ましくは、３５０度に制御することにより、暗電流の劣化および微小白傷の増加を抑制することができて画質劣化を防止することができる。
【００９６】
また、上記実施形態３によれば、ＲＦパワーを８５０Ｗから９００Ｗさらに９３０Ｗそれ以上に上げるほど、後のシンター処理時にプラズマＳｉＮ膜４１（上記実施形態１、２ではプラズマＳｉＮ膜２２，２４）から低温で離脱する水素量が多くなってシンター処理が確実に行われる結果、フォトダイオード３２（上記実施形態１、２ではフォトダイオード１２）の表面において、金属層のプラズマドライエッチング時に生じたシリコン表面欠陥をより確実に修復して、より暗電流を抑制すると共に、青色波長でのパッシベーション膜の膜透過率の低下をより抑制するため、受光部における青色感度の低下を抑制して、画質の向上を図ることができる。
【００９７】
なお、本実施形態３では、ＣＭＯＳ固体撮像素子３０の製造方法として、フォトダイオード形成工程と、電荷転送手段形成工程と、遮光膜形成工程と、第１ＨＤＰ膜形成工程と、第１プラズマ窒化シリコン膜成膜工程と、シンター処理工程とを有する場合について説明したが、これに限らず、ＣＭＯＳ固体撮像素子３０の製造方法として、半導体基板３１（または半導体層）上に、入射光を光電変換して撮像する複数の受光素子としてのフォトダイオード３２を形成するフォトダイオード形成工程と、フォトダイオード３２毎に隣接して電荷転送手段としての電荷転送部３３およびゲート電極３５をそれぞれ形成する電荷転送手段形成工程と、ゲート電極３５上を覆うと共に、フォトダイオード３２の上方を開口した遮光膜３９を形成する遮光膜形成工程と、フォトダイオード３２および遮光膜３９上に、プラズマＣＶＤ法によりパッシベーション膜として第２プラズマ窒化シリコン膜（図示せず）を成膜する第２プラズマ窒化シリコン膜成膜工程と、第２プラズマ窒化シリコン膜（図示せず）上に第１層間絶縁膜として、デポジション温度を摂氏３６５度以下に制御して第１ＨＤＰ膜４０を形成する第１ＨＤＰ膜形成工程と、第１ＨＤＰ膜４０上に、プラズマＣＶＤ法によりパッシベーション膜として第１プラズマ窒化シリコン膜４１を成膜する第１プラズマ窒化シリコン膜成膜工程と、プラズマ窒化シリコン膜４１に熱をかけてフォトダイオード表面の暗電流を抑制するためのシンター処理を行うシンター処理工程とを有していてもよい。
【００９８】
以上のように、本発明の好ましい実施形態１〜３を用いて本発明を例示してきたが、本発明は、この実施形態１〜３に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１〜３の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【００９９】
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子およびその製造方法の分野において、層間絶遠膜であるＨＤＰ膜のデポジション温度を、摂氏３６５度以下、好ましくは、摂氏３３５度〜摂氏３６５度の温度範囲、さらに好ましくは、３５０度に制御するため、微細化した配線間の埋め込み性が良好なＨＤＰ膜を層間絶縁膜として用いても、暗電流の劣化および微小白傷の増加を抑制することができて画質劣化を防止することができる。
【符号の説明】
【０１００】
１、３６  画素部
２  ロジックトランジスタ領域
１０、１０Ａ  ＣＭＯＳ固体撮像素子
１１、３１  半導体基板
１２、３２  フォトダイオード
１３  電荷転送部
１４、３４  ゲート絶縁膜
１５  転送ゲート
１６  ＨＤＰ膜（第１層間絶縁膜）
１７  第１配線層
１８  ＨＤＰ膜（第２層間絶縁膜）
１９  第２配線層
２０、２１  コンタクトプラグ
２２、２４、４１  プラズマＳｉＮ膜
２３、４４  マイクロレンズ
ＦＤ  フローティングディヒュージョン部
ＳＴＩ  素子分離層
Ｓ  ソース（ソース領域）
Ｄ  ドレイン（ドレイン領域）
Ｇ  ゲート
３０  ＣＣＤ固体撮像素子
３３  電荷転送部
３５  ゲート電極
３７  ストップ層
３８  絶縁膜
３９  遮光膜
３９ａ  開口部
４０  ＨＤＰ膜（層間絶縁膜）
４２  カラーフィルタ
４３  平坦化膜
【図１】
2011129723.tif 000003
【図２】
2011129723.tif 000004
【図３】
2011129723.tif 000005
【図４】
2011129723.tif 000006
【図５】
2011129723.tif 000007
【図６】
2011129723.tif 000008
【図７】
2011129723.tif 000009