(57)【要約】【課題】  入力電圧範囲が広い条件でもインダクタコイルに流れる最大ピーク電流を抑制しつつ、低負荷時の損失を低減した制御を可能とする昇圧回路及び昇圧回路の制御方法を備えた半導体集積回路を提供する。【解決手段】  入力電圧ＶＢＡＴに相関した電圧を出力する入力電圧ＶＢＡＴ検出回路８０とその出力電圧に基づいて周波数を発振する発振回路電圧７０と駆動信号を生成する制御論理１０とバッテリの電圧を昇圧して制御論理が出力する駆動電圧をレベルシフトする電源回路６０と半導体スイッチ素子２０で生成された電圧を電源として動作する増幅素子５０を備えている。インダクタコイルに流れるピーク電流が入力電圧に依存することなく、低負荷時のスイッチング損失を低減できるように、半導体スイッチ素子２０をオン／オフ制御することができる。【選択図】  図１
2011182482.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング動作によって入力電圧を昇圧し、負荷素子に供給するための出力電圧を生成するスイッチング昇圧型ＤＣ-ＤＣコンバータであって、
半導体スイッチ素子と、
前記半導体スイッチ素子に接続され、前記出力電圧を出力するダイオード素子と、
前記半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、
入力したバッテリの電圧を昇圧して出力する電源回路と、
前記制御論理の出力を信号入力とすると共に前記電源回路の出力を電源入力として該電源入力に基づいて前記制御論理が出力する駆動電圧をレベルシフトして前記半導体スイッチ素子へ供給するバッファと、
入力したバッテリの電圧を検出する電圧検出回路と、
電圧検出回路にて検出された電圧に基づいて発振周波数を変える発振回路と
を備えて成り、
前記制御論理は、前記負荷素子が低負荷である時に前記半導体スイッチ素子のオン／オフ回数を減少させるための制御回路を含んで成る
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項２】
請求項１において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号の周波数を制御する回路を含んで成る
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項３】
請求項１において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号のデューティーサイクルを制御する回路を含んで成る
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項４】
請求項３において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号の周波数を制御する回路を更に含んで成る
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項５】
請求項３において、
前記デューティーサイクルを制御する回路は、前記負荷素子が起動する際に前記デューティーサイクルを制御する
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項６】
請求項５において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号の周波数を制御する回路を更に含んで成る
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項７】
請求項１において、
前記半導体スイッチ素子は、ドレイン-ソース間のブレイクダウン電圧が200Ｖ程度の電界効果型トランジスタである
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項８】
請求項１において、
前記負荷素子は、第１の電圧振幅を前記第１の電圧振幅の数十倍の電圧振幅である第２の電圧振幅にまで増幅する増幅素子である
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項９】
請求項１において、
前記ダイオード素子が、スイッチングする半導体スイッチ素子で置換されて成る
ことを特徴とするスイッチング昇圧型ＤＣ-ＤＣコンバータ。
【請求項１０】
信号入力端子と、
信号出力端子と、
バッテリ電源入力端子と、
直流電圧入力端子と、
半導体スイッチ素子制御出力端子と、
半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、
前記バッテリ電源入力端子を介して入力したバッテリの電圧を昇圧して出力する電源回路と、
前記制御論理の出力を信号入力とすると共に前記電源回路の出力を電源入力として該電源入力に基づいて前記制御論理が出力する駆動電圧をレベルシフトして前記半導体スイッチ素子制御出力端子を介して前記半導体スイッチ素子へ前記駆動電圧を供給するバッファと、
入力したバッテリの電圧を検出する電圧検出回路と、
電圧検出回路にて検出された電圧に基づいて発振周波数を変える発振回路と、
前記信号入力端子に入力が接続され、前記信号出力端子に出力が接続され、前記バッテリ電源入力端子を介して入力した前記バッテリの電圧および前記直流電圧入力端子を介して入力した前記半導体スイッチ素子で生成された電圧を共に電源として動作する負荷素子と
が共通の半導体基板上に一体的に形成されて成る
ことを特徴とする半導体集積回路装置。
【請求項１１】
請求項１０において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号の周波数を制御する回路を含んで成る
ことを特徴とする半導体集積回路装置。
【請求項１２】
請求項１０において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号のデューティーサイクルを制御する回路を含んで成る
ことを特徴とする半導体集積回路装置。
【請求項１３】
請求項１２において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号の周波数を制御する回路を更に含んで成る
ことを特徴とする半導体集積回路装置。
【請求項１４】
請求項１２において、
前記デューティーサイクルを制御する回路は、前記負荷素子が起動する際に前記デューティーサイクルを制御する
ことを特徴とする半導体集積回路装置。
【請求項１５】
請求項１４において、
前記制御論理は、前記半導体スイッチ素子を制御するための信号の周波数を制御する回路を更に含んで成る
ことを特徴とする半導体集積回路装置。
【請求項１６】
請求項１０において、
前記半導体スイッチ素子は、ドレイン-ソース間のブレイクダウン電圧が200Ｖ程度の電界効果型トランジスタである
ことを特徴とする半導体集積回路装置。
【請求項１７】
請求項１０において、
前記負荷素子は、第１の電圧振幅を前記第１の電圧振幅の数十倍の電圧振幅である第２の電圧振幅にまで増幅する増幅素子である
ことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング昇圧型ＤＣ-ＤＣコンバータ、特にバッテリ電源で駆動し、そのバッテリ電源の電圧（例えば数Ｖ）の数十倍の電圧振幅を出力する高耐圧アンプ等を安定動作させるためのスイッチング昇圧型ＤＣ-ＤＣコンバータ、およびそれが半導体基板上に一体的に形成された半導体集積回路装置に関する。
【背景技術】
【０００２】
従来、スイッチト動作モードに基づいて第１の値の入力信号を第２の値の出力信号に変換するためのコンバータ回路および変換方法として、出力フィードバック・ループおよび追加的な入力フォワード制御ループを備え、追加的な入力フォワード制御ループが、出力負荷に関してばかりでなく、広い入力電圧範囲にわたっても、スイッチング・パラメータを正しく制御するように機能することを狙いとした技術があった（例えば、特許文献１参照）。
【０００３】
また、従来、交流電源を直流の出力電圧に変換する電源回路において、スイッチ素子のスイッチング周波数を交流電源電圧値に応じて制御するように力率改善を狙いとした技術があった（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−１２３７０６号公報
【特許文献２】特開２００４−２８２９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、電子機器などのバッテリ駆動機器の増加に伴い、機器の低電圧動作、かつ高電圧出力動作要求がある。そこで用いられるのが、入力ＤＣ電圧を昇圧して出力ＤＣ電圧に変換する昇圧型ＤＣ／ＤＣコンバータである。
【０００６】
図２は、本発明に先立って本発明の発明者らが独自に検討したスイッチング昇圧型ＤＣ-ＤＣコンバータの一例を示す回路構成である。
【０００７】
この構成においては、少なくとも１つのスイッチと、少なくとも１つのスイッチに接続されたインダクタンスコイルと、制御信号を供給可能な制御器とを備え、上記の少なくとも１つのスイッチが、入力ＤＣ電圧および定数に基づいて設定されるオン時間間隔の間オン状態に入る第１の状態において制御信号に応答する。
【０００８】
この回路は入力電圧ＶＢＡＴからスイッチング昇圧型ＤＣ-ＤＣコンバータによって出力電圧ＶＤＣを生成し、その出力電圧ＶＤＣは負荷に供給される。負荷は、例えば、増幅素子などである。
【０００９】
スイッチング昇圧型ＤＣ-ＤＣコンバータは、スイッチング素子を含む昇圧回路とスイッチング素子のオン/オフを制御するスイッチング素子制御部を備えている。昇圧回路は、例えば、インダクタンスコイルＬ、ダイオードＤ、及びトランジスタまたは別の制御可能な半導体スイッチ素子２０で構成される。
【００１０】
一方、上記の特許文献１の技術は、スイッチト動作モードに基づいて、第１の値の入力信号を第２の値の出力信号に変換するためのコンバータ回路および変換方法として、出力フィードバック・ループおよび追加的な入力フォワード制御ループを備え、追加的な入力フォワード制御ループが、出力負荷に関してばかりでなく、入力電圧範囲にわたっても、スイッチング・パラメータを正しく制御するように機能することを狙ったものである。
【００１１】
周波数切替回路１４は、発振回路１３からのクロック信号（ｂ）を分周すると共に、入力電圧ＶＢＡＴを検出する電源電圧検出回路１０からの出力に基づいてこの分周出力を切り換え周波数を調整する。最大デューティ設定回路１５は、前記周波数切替回路１４からの出力（ｃ）を受けてスイッチングトランジスタ５のオン期間、オフ期間の最大デューティを設定する。駆動回路１６は、前記最大デューティ設定回路１５および比較回路９からの出力（ｄ、ｆ）により直接スイッチングトランジスタ５を駆動する。
【００１２】
出力電圧Ｖｏｕｔは出力検出回路８にて検出され、該出力電圧に相関した電圧が出力される。比較回路９はこの値とコイル電流に相当した電流値を電流検出用抵抗６にて電圧値に変換した値と比較する。
【００１３】
電池１の電圧ＶＢＡＴが比較的高い場合、前記周波数切替回路１４により比較的高い周波数が選ばれ、スイッチングトランジスタがオンしている時間ｔｏｎを短く設定して、突入電流がコイル２の磁気飽和電流、スイッチングトランジスタ５の最大定格を超えることのないよう設定される。
【００１４】
しかしながら、この構成は、低負荷時のスイッチ素子のスイッチング回数は、スイッチング周波数の周期で制御されているため、スイッチング回数を減少させることはできない。そのため、スイッチング損失が増大するという問題があった。
【００１５】
また、フィードバック制御に、電流検出用抵抗６を必ず使用するため、抵抗による損失が増大し効率が低下するという問題があった。
【００１６】
また、上記の特許文献２の技術は、交流電源の交流電源電圧を整流回路で整流して整流電圧を昇圧インダクタコイルを介してスイッチ素子Ｑ１によりオン／オフして直流の出力電圧に変換する方法として、力率改善を狙ったものである。力率改善回路は、交流電源電圧値に応じてスイッチのスイッチング周波数を変化させ、交流電源電圧の低い部分でスイッチング周波数を低下または動作を停止させ、交流電源電圧の低い部分の電力損失を低減したことを特徴としている。
【００１７】
スイッチ素子Ｑ１は、制御回路１００のＰＷＭ制御によりオン／オフするようになっている。電流検出抵抗Ｒは、全波整流回路Ｂ１に流れる入力電流を検出し、誤差増幅器１１３によるこの電流検出抵抗Ｒの電圧と乗算器１１２の出力との差信号に応じたデューティーサイクルをＰＷＭコンパレータ１１６は出力し、スイッチ素子Ｑ１を駆動する。
【００１８】
しかしながら、この構成は上述の特許文献１の構成と同様、低負荷時のスイッチ素子のスイッチング回数は、スイッチング周波数の周期で制御されているため、スイッチング回数を減少させることはできない。そのため、スイッチング損失が増大するという問題があった。
【００１９】
また、ＰＷＭコンパレータ１１６は、電流検出抵抗Ｒの電圧と乗算器１１２の出力との差信号に応じた制御のため、電流検出抵抗Ｒによる損失が発生するという問題があった。
【課題を解決するための手段】
【００２０】
本発明の代表的なものの一例を示せば以下の通りである。
【００２１】
すなわち、本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータは、スイッチング動作によって入力電圧を昇圧し、負荷素子に供給するための出力電圧を生成するスイッチング昇圧型ＤＣ-ＤＣコンバータであって、半導体スイッチ素子と、前記半導体スイッチ素子に接続され、前記出力電圧を出力するダイオード素子と、前記半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、入力したバッテリの電圧を昇圧して出力する電源回路と、前記制御論理の出力を信号入力とすると共に前記電源回路の出力を電源入力として該電源入力に基づいて前記制御論理が出力する駆動電圧をレベルシフトして前記半導体スイッチ素子へ供給するバッファと、入力したバッテリの電圧を検出する電圧検出回路と、電圧検出回路にて検出された電圧に基づいて発振周波数を変える発振回路とを備えて成り、前記制御論理は、前記負荷素子が低負荷である時に前記半導体スイッチ素子のオン／オフ回数を減少させるための制御回路を含んで成ることを特徴とする。
【００２２】
また、本発明の半導体集積回路装置は、信号入力端子と、信号出力端子と、バッテリ電源入力端子と、直流電圧入力端子と、半導体スイッチ素子制御出力端子と、半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、バッテリ電源電圧検出手段にて検出された電圧に基づいて、前記半導体スイッチ素子のオン／オフの周波数を変える周波数発振回路と、前記バッテリ電源入力端子を介して入力したバッテリの電圧を昇圧して出力する電源回路と、フィードバック制御が低負荷時に前記半導体スイッチ素子のオン、オフのパルス発生個数を下げ、高負荷時にパルス発生個数を上げる制御と、前記制御論理の出力を信号入力とすると共に前記電源回路の出力を電源入力として該電源入力に基づいて前記制御論理が出力する駆動電圧をレベルシフトして前記半導体スイッチ素子制御出力端子を介して前記半導体スイッチ素子へ前記駆動電圧を供給するバッファと、前記信号入力端子に入力が接続され、前記信号出力端子に出力が接続され、前記バッテリ電源入力端子を介して入力した前記バッテリの電圧および前記直流電圧入力端子を介して入力した前記半導体スイッチ素子で生成された電圧を共に電源として動作する負荷素子とが共通の半導体基板上に一体的に形成されて成ることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、入力電圧範囲が広い条件でもインダクタコイルに流れる最大ピーク電流を抑制し、低負荷時のスイッチング損失を抑制でき、負荷素子に電力を供給でき、負荷素子の安定動作を維持することができる半導体集積回路装置を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータの一実施例を示す回路ブロック構成図である。
【図２】従来のスイッチング昇圧型ＤＣ-ＤＣコンバータ回路構成図である。
【図３Ａ】入力電圧ＶＢＡＴに対するインダクタコイルに流れるピーク電流値と発振周波数との関係を示す図であって、発振回路７０の発振周波数が入力電圧ＶＢＡＴに対し略一定である場合を示す図である。
【図３Ｂ】入力電圧ＶＢＡＴに対するインダクタコイルに流れるピーク電流値と発振周波数との関係を示す図であって、発振回路７０の発振周波数が入力電圧ＶＢＡＴに対し比例する場合を示す図である。
【図４Ａ】本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータの低負荷動作時における各部のタイミングチャートを示す図である。
【図４Ｂ】特許文献１に記載の従来技術の低負荷動作時における各部のタイミングチャートを示す図である。
【図５】本発明の実施例１のダイオードＤに代わって、スイッチングする半導体スイッチ素子を使用したスイッチング昇圧型ＤＣ-ＤＣコンバータの回路ブロック構成図である。
【図６】本発明の実施例２におけるスイッチング昇圧型ＤＣ-ＤＣコンバータの回路ブロック構成図である。
【図７】本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータの構成要素の一部と当該ＤＣ-ＤＣコンバータの負荷に相当する増幅素子とを共通の半導体基板上に一体的に形成して実現した半導体集積回路装置の一実施例を示す回路ブロック図である。
【図８】本発明の半導体集積回路装置に内蔵される増幅素子として高耐圧増幅素子が適用される場合の高耐圧増幅素子の一例を示す回路ブロック構成図である。
【図９】本発明の半導体集積回路装置に内蔵される増幅素子として２個の高耐圧増幅素子が適用される場合の高耐圧増幅素子の一例を示す回路ブロック構成図である。
【発明を実施するための形態】
【００２５】
上記課題を解決するために、本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータは、半導体スイッチ素子と、それに供給する駆動電圧を生成する制御論理と、入力したバッテリの電圧を昇圧して出力する電源回路と、制御論理の出力を信号入力とすると共に電源回路の出力を電源入力としてその電源入力に基づいて制御論理が出力する駆動電圧をレベルシフトして半導体スイッチ素子へ供給するバッファと、入力したバッテリの電圧を検出し、該入力電圧に相関した電圧を出力する電圧検出回路と、その出力電圧に基づいて周波数を制御する発振回路を備えて構成される。スイッチング昇圧型ＤＣ-ＤＣコンバータは、半導体スイッチ素子で生成された電圧を電源として動作する負荷素子へその電圧を供給して負荷素子の電源を制御する。すなわち、本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータは、半導体スイッチ素子と、前記半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、バッテリ電源電圧検出手段にて検出された電圧に基づいて、前記半導体スイッチ素子のオン／オフの周波数を変える周波数発振手段を備えてなり、フィードバック制御が、低負荷時に半導体スイッチ素子のオン／オフのパルス発生個数を下げ、高負荷時にパルス発生個数を上げる制御を行う構成である。
【００２６】
制御論理は、半導体スイッチ素子を制御するための信号の周波数を制御する回路を含んで成るものとしてもよいし、半導体スイッチ素子を制御するための信号のデューティーサイクルを制御する回路を含んで成るものとしてもよいし、あるいはその両方を含んで成るものとしてもよい。デューティーサイクルを制御する回路は、負荷素子が起動する際にデューティーサイクルを制御するように構成されるのが好適である。
【００２７】
半導体スイッチ素子は、例えば、ドレイン-ソース間のブレイクダウン電圧が200Ｖ程度の電界効果型トランジスタ（Field Effect Transistor (FET)）、すなわち、いわゆる高耐圧ＦＥＴとするのが好適である。また、負荷素子あるいは増幅素子は、第１の電圧振幅（低電圧振幅）をその数十倍の電圧振幅である第２の電圧振幅（高電圧振幅）にまで増幅する、いわゆる高耐圧増幅素子とするのが好適である。
【００２８】
特に、携帯電話等の小型機器向けタッチパネル用ピエゾ素子駆動用ＩＣ等は、待機時間が長いため、すなわち無入力（低負荷）状態が長いため、電力低減に有効である。
【００２９】
本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータは、スイッチング動作によって入力電圧を昇圧し、負荷素子に供給するための出力電圧を生成するスイッチング昇圧型ＤＣ-ＤＣコンバータである。より具体的には、半導体スイッチ素子と、ダイオード素子と、制御論理と、電源回路と、バッファと、電圧検出回路と、発振回路とを備えて構成される。ダイオード素子は半導体スイッチ素子に接続され、出力電圧を出力する。制御論理は半導体スイッチ素子に供給する駆動電圧を生成する。電源回路は入力したバッテリの電圧を昇圧して出力する。バッファは制御論理の出力を信号入力とすると共に電源回路の出力を電源入力としてその電源入力に基づいて制御論理が出力する駆動電圧をレベルシフトして半導体スイッチ素子へ供給する。電圧検出回路は入力したバッテリの電圧を検出する。発振回路は電圧検出回路にて検出された電圧に基づいて発振周波数を変える。特に、制御論理は負荷素子が低負荷である時に半導体スイッチ素子のオン／オフ回数を減少させるための制御回路を含んで構成される。
【００３０】
また、本発明の半導体集積回路装置は、半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、バッテリの電圧を昇圧して制御論理が出力する駆動電圧をレベルシフトする電源回路と、入力したバッテリの電圧を検出し、該入力電圧に相関した電圧を出力する電圧検出回路と、その出力電圧に基づいて周波数を制御する発振回路と、スイッチング素子で生成された電圧を電源として動作する増幅素子とを備えた構成とする。
【００３１】
より具体的には、本発明の半導体集積回路装置は、信号入力端子と、信号出力端子と、バッテリ電源入力端子と、直流電圧入力端子と、半導体スイッチ素子制御出力端子と、半導体スイッチ素子に供給する駆動電圧を生成する制御論理と、バッテリ電源入力端子を介して入力したバッテリの電圧を昇圧して出力する電源回路と、制御論理の出力を信号入力とすると共に電源回路の出力を電源入力としてその電源入力に基づいて制御論理が出力する駆動電圧をレベルシフトして半導体スイッチ素子制御出力端子を介して半導体スイッチ素子へ駆動電圧を供給するバッファと、バッテリの電圧を検出しその電圧に相関した電圧を出力する電圧検出回路と、その出力電圧に基づいて周波数を制御する発振回路と、信号入力端子に入力が接続され、信号出力端子に出力が接続され、バッテリ電源入力端子を介して入力したバッテリの電圧および直流電圧入力端子を介して入力した半導体スイッチ素子で生成された電圧を共に電源として動作する増幅素子とが共通の半導体基板上に一体的に形成されて構成される。
【００３２】
この場合、制御論理、半導体スイッチ素子、負荷素子あるいは増幅素子は、上述した本発明のスイッチング昇圧型ＤＣ-ＤＣコンバータと同様である。
【００３３】
以下、本発明の各実施例について、図面を参照しながら詳細に説明する。
【実施例１】
【００３４】
図１は、本発明に係わる半導体集積回路装置の一実施例を示す回路図である。この実施例の昇圧制御装置２００は、入力電圧ＶＢＡＴを電源供給源として、増幅素子５０に対し、電力を供給するものである。
【００３５】
本半導体集積回路装置は、インダクタコイルＬ、インダクタコイルＬの出力をスイッチングする半導体スイッチ素子２０、ダイオードＤ、スイッチングを制御するスイッチング制御論理回路１０、半導体スイッチ素子２０を駆動するバッファ３０、バッファ３０に電源供給するレベルシフト電源回路６０、入力電圧ＶＢＡＴ検出回路８０、入力電圧ＶＢＡＴ検出回路で検出された出力電圧に基づいて発振する発振回路７０、昇圧制御装置２００の電源出力電圧ＶＤＣを検出するための抵抗１０１及び１０２、制御論理回路１０にフィードバック制御するための基準電圧ＶＲＥＦを発生するための基準電圧発生回路１０５、スイッチング制御論理回路１０に制御信号を発生させるためのフィードバック制御回路４０、増幅素子５０を具備して構成される。
【００３６】
スイッチング制御論理回路１０は、半導体スイッチ素子２０をオン／オフ制御する。スイッチング制御論理回路１０内に発振回路７０の出力信号を分周する手段を内蔵してもよい。半導体スイッチ素子２０は、主にトランジスタが用いられる。
【００３７】
フィードバック制御回路４０は、電源出力電圧ＶＤＣを抵抗１０１及び１０２によって分圧されたフィードバック電圧ＶＦＢと基準電圧ＶＲＥＦが入力される。これによりフィードバック電圧ＶＦＢと基準電圧ＶＲＥＦとの差電圧を判定された後、スイッチング制御論理回路１０に信号を発信し、デューティーサイクル期間内であってもただちに半導体スイッチ素子をオフするようにし、電源出力電圧ＶＤＣは、略一定の電圧に制御される。
【００３８】
このフィードバック制御は、インダクタコイル電流に相当した電流値を電流検出用抵抗にて電圧に変換した値と出力電圧検出回路で検出した値を比較する制御でないため、この抵抗による電力損失は生じない。
【００３９】
図１に示す昇圧制御装置２００において、レベルシフトする電源回路６０から電源供給されているバッファ３０の出力、すなわち半導体スイッチ素子制御信号ＶＧＡＴＥのハイレベルは、ＶＤＣ２となる。
【００４０】
レベルシフトする電源回路６０は、入力電圧ＶＢＡＴを所定の電圧まで昇圧する。レベルシフトする電源回路６０は、入力電圧ＶＢＡＴに対し略一定の電圧に制御される。レベルシフトする電源回路６０は、完全に、もしくは部分的に同じ集積回路に統合されることができる。
【００４１】
図３Ａ、図３Ｂは、図１に示した発振回路７０で発振する周波数とインダクタコイルＬに流れるピーク電流特性とが入力電圧ＶＢＡＴの変化に伴っていかなる特性を示すかを表す図である。
【００４２】
インダクタコイルＬに流れる最大ピーク電流Ipmaxは略、
Ｉｐｍａｘ＝ＶＢＡＴ/Ｌ×Ｔｏｎ＝ＶＢＡＴ×Ｄｕｔｙ/（Ｌ×ｆｓｗ）  （１）
とあらわすことができるが、本発明に係わる制御は、最大デューティーサイクルが一定であるため、図３Ａのように、発振回路７０の発振周波数が入力電圧ＶＢＡＴに対し略一定の場合、最大ピーク電流Ipmaxは入力電圧ＶＢＡＴに対し増加してしまう。
【００４３】
一方、図３Ｂのように、発振回路７０の発振周波数が入力電圧ＶＢＡＴに対し比例する特性をもたせることで、インダクタコイルＬに流れるピーク電流が略一定となるようにすることができる。このため、インダクタコイルＬに流れる電流が増大することがなくなり、インダクタコイルの磁気飽和の発生を抑圧でき、もって信頼性を高めることが可能となる。
【００４４】
図４Ａ、図４Ｂは、低負荷動作時におけるタイミングチャート図である。図４Ａは本発明におけるタイミングチャートを示し、図４Ｂは、特許文献１のタイミングチャートを示している。
【００４５】
半導体スイッチ素子をオン／オフする制御信号ＶＧＡＴＥは、図４Ｂの信号ｇに相当している。信号ＶＬＡは、スイッチング制御論理回路１０内で生成している信号で、通常動作ではデューティーサイクルは固定である。スイッチング制御論理回路１０は、ＶＬＡ信号とＶｃｏｍｐ信号に基づいてＶＬ信号を出力し、バッファ３０でＶＧＡＴＥ信号を出力しスイッチ素子２０をオン／オフ制御する。
【００４６】
低負荷状態では、所定電圧に近いため、図４Ｂでは信号fに基づいて信号ｇのオン時間が短くなり、略毎回スイッチ素子をオン／オフ制御している。
【００４７】
一方、図４Ａは、ある固定のデューティでスイッチ素子を制御し、所定電圧を超えると、スイッチ素子をオフしている。オフした瞬間、所定電圧よりもある程度高い場合、低負荷状態では、消費電力が小さいため出力電圧ＶＤＣの変動が小さく、所定電圧に下がるまでの時間が長くなる。この間は、スイッチ素子のオン／オフ制御は停止しており、所定電圧より低くなると再開し、スイッチ素子のオン／オフ制御する。このことにより、スイッチング回数が減少するため、スイッチングによる損失が低減することができる。
【００４８】
また、等価的にスイッチング周波数は低くなっているが、スイッチ素子をオンする時間は、変化していないため、最大ピーク電流が増大することはない。
【００４９】
レベルシフトする電源回路６０は、入力電圧ＶＢＡＴを所定の電圧まで昇圧し、半導体スイッチ素子２０の論理閾値電圧より高く昇圧できる。レベルシフトする電源回路６０は、入力電圧ＶＢＡＴに対し略一定の電圧に制御される。レベルシフトする電源回路６０は、完全に、もしくは部分的に同じ集積回路に統合されることができる。
【００５０】
また、レベルシフトする電源回路６０の出力電圧ＶＤＣ２は、入力電圧ＶＢＡＴに対し略一定の電圧に制御されているため、半導体スイッチ素子制御信号ＶＧＡＴＥのハイレベルは略一定の電圧を出力する。すなわち、入力電圧ＶＢＡＴが変化しても、半導体スイッチ素子２０を略同一条件下で駆動できる。このことにより、負荷素子である負荷素子５０の安定動作を維持することができる。
【００５１】
また、スイッチング制御論理回路１０に昇圧開始時の突入電流を制限するソフトスタート回路を内蔵してもよい。ソフトスタート回路の一例として、昇圧開始時にデューティーサイクルを制御する回路がある。この回路は、昇圧開始時にある間隔毎に小さいデューティーサイクル（例えば10％程度）からステップ毎に上げる制御を行う。
【００５２】
また、負荷素子５０は、例えば固定ゲインをもつ増幅素子あるいはゲインを切り替えられる増幅素子などとしてもよいが、本発明における負荷素子５０はそれらに限定されるものではなく、電源を安定化させる必要のあるあらゆる負荷素子が負荷素子５０に該当し得ることは言うまでもない。例えば、負荷素子として高耐圧ドライバなどを適用することができる。
【００５３】
増幅素子５０は、固定ゲインをもつ増幅素子またはゲインを切り替えられる増幅素子でよく、個数は１個とは限らない。
【００５４】
図５は、ダイオードＤに代わって、スイッチングする半導体スイッチ素子を使用した実施例である。
【実施例２】
【００５５】
本実施形態のスイッチング昇圧型ＤＣ-ＤＣコンバータの構成要素は、実施例１と略同じであって、図６に示すように、フィルタ回路９０を入力電圧ＶＢＡＴと入力電圧ＶＢＡＴ検出回路８０の間に接続した点が相違するだけである。本実施形態においても、スイッチング素子２０をオン／オフする制御手段は、実施例１と同様のモードを有している。
【００５６】
本実施形態では、入力電圧ＶＢＡＴにフィルタ回路を有しているため、急峻な電圧変動に対して、入力電圧ＶＢＡＴ検出回路８０の出力電圧変動は小さい。その結果、発振周波数変動を抑えることができる。
【実施例３】
【００５７】
図７は、本発明に係わるスイッチング昇圧型ＤＣ-ＤＣコンバータの構成要素の一部と当該ＤＣ-ＤＣコンバータの負荷に相当する増幅素子とを共通の半導体基板上に一体的に形成して半導体集積回路装置として実現する一実施例を示す回路ブロック図である。この実施例の昇圧制御装置２００は、入力電圧ＶＢＡＴを電源供給源として、増幅素子５０に対し、電力を供給するものである。
【００５８】
本実施例の半導体集積回路装置３００は、少なくとも、半導体スイッチ素子２０のスイッチングを制御するスイッチング制御論理回路１０、半導体スイッチ素子２０を駆動するバッファ３０、バッファ３０に電源供給するレベルシフト電源回路６０、入力電圧ＶＢＡＴ検出回路８０、入力電圧ＶＢＡＴ検出回路で検出された出力電圧に基づいて発振する発振回路７０および増幅素子５０を共通の半導体基板上に具備して構成される。制御論理回路１０にフィードバック制御するための基準電圧ＶＲＥＦを発生する基準電圧発生回路１０５、およびスイッチング制御論理回路１０に制御信号を発生させるためのフィードバック制御回路４０を更に半導体集積回路装置３００に内蔵・集積して一体化してもよいが、本発明はその態様に限定されない。一方、インダクタコイルＬ、インダクタコイルＬの出力をスイッチングする半導体スイッチ素子２０、並びに直流電源出力電圧ＶＤＣを検出するための抵抗１０１及び１０２は、半導体集積回路装置３００に対して外付けされる部品とするのが好適である。
【００５９】
半導体集積回路装置３００は、少なくとも、信号入力端子Vin、信号出力端子Vout、バッテリ電源入力端子VBAT、直流電源入力端子VDC、および半導体スイッチ素子制御出力端子VGATEとを備える。信号入力端子Vinは増幅素子５０の入力に接続され、入力信号は信号入力端子Vinを介して増幅素子５０に入力される。信号出力端子Voutは増幅素子５０の出力に接続され、増幅素子５０で増幅されて出力された信号は信号出力端子Voutを介して半導体集積回路装置３００の外部へ出力される。バッテリ電源入力端子VBATは、スイッチング制御論理回路１０、レベルシフト電源回路６０、電圧検出回路７０、発振回路７０、および増幅素子５０に接続され、外部に取り付けられたバッテリの電圧は電源入力端子VBATを介してスイッチング制御論理回路１０、レベルシフト電源回路６０、入力電圧ＶＢＡＴ検出回路８０、発振回路７０、および増幅素子５０に供給される。直流電源入力端子VDCは増幅素子５０に接続され、半導体スイッチ素子２０の動作によって発生する安定化された直流電圧は直流電源入力端子VDCを介して増幅素子５０に供給される。半導体スイッチ素子制御出力端子VGATEはバッファ３０の出力に接続され、バッファ３０およびレベルシフト電源回路６０によってレベルシフトされた駆動電圧は半導体スイッチ素子制御出力端子VGATEを介して半導体スイッチ素子２０へ供給される。制御論理回路１０にフィードバック制御するための基準電圧ＶＲＥＦを発生する基準電圧発生回路１０５、およびスイッチング制御論理回路１０に制御信号を発生させるためのフィードバック制御回路４０が半導体集積回路装置３００の内部あるいは外部に設けられる場合、半導体集積回路装置３００は更にフィードバック電圧入力端子VFBを備える。特に基準電圧発生回路１０５およびフィードバック制御回路４０が半導体集積回路装置３００に内蔵される場合は、フィードバック電圧入力端子VFBはフィードバック制御回路４０の入力に接続され、半導体スイッチ素子２０の動作と抵抗１０１および１０２によって発生するフィードバック電圧信号はフィードバック電圧入力端子VFBを介してフィードバック制御回路４０に入力される。また、接地容量１０６が半導体集積回路装置３００の外部に設けられる場合、半導体集積回路装置３００は更に容量１０６とレベルシフト電源回路６０およびバッファ３０とを接続する端子を備える。
【００６０】
スイッチング制御論理回路１０は、半導体スイッチ素子２０をオン／オフ制御する。スイッチング制御論理回路１０内に発振回路７０の出力信号を分周する手段を内蔵してもよい。半導体スイッチ素子２０は、主にトランジスタが用いられる。
【００６１】
フィードバック制御回路４０は、電源出力電圧ＶＤＣを抵抗１０１及び１０２によって分圧されたフィードバック電圧ＶＦＢと基準電圧ＶＲＥＦが入力される。これによりフィードバック電圧ＶＦＢと基準電圧ＶＲＥＦとの差電圧を判定された後、スイッチング制御論理回路１０に信号を発信し、デューティーサイクル期間内であってもただちに半導体スイッチ素子をオフするようにし、電源出力電圧ＶＤＣは、略一定の電圧に制御される。
【００６２】
図７に示す半導体集積回路装置３００において、レベルシフトする電源回路６０から電源供給されているバッファ３０の出力、すなわち半導体スイッチ素子制御信号ＶＧＡＴＥのハイレベルは、ＶＤＣ２となる。
【００６３】
レベルシフトする電源回路６０は、入力電圧ＶＢＡＴを所定の電圧まで昇圧する。レベルシフトする電源回路６０は、入力電圧ＶＢＡＴに対し略一定の電圧に制御される。図７に示した例では、レベルシフトする電源回路６０は完全に半導体集積回路装置３００に集積されるが、本発明はその態様に限定されるものではなく、例えば、電源回路６０を部分的に集積回路３００に統合し、かつ、部分的に集積回路３００の外部に外付け部品として実現してもよい。
【００６４】
図７に示した発振回路７０の発振周波数特性は、実施例１の図１における発振回路７０による特性（図３Ｂ）と同様である。すなわち、発振回路７０の発振周波数が入力電圧ＶＢＡＴに対し比例特性をもたせることで、インダクタコイルＬに流れるピーク電流が略一定とすることができる。このため、インダクタコイルＬに流れる電流が増大することがなくなり、インダクタコイルの磁気飽和発生を抑圧でき、信頼性を高めることが可能となる。
【００６５】
また、低負荷時におけるスイッチ素子２０をオン／オフ制御する特性は、実施例１の図４Ａと同様である。すなわち、スイッチング回数が低減され、スイッチングによる損失が低減され、効率が増大し消費電力を低減することができる。
【００６６】
図８は半導体集積回路装置３００に内蔵される増幅素子５０として高耐圧増幅素子が適用される場合の高耐圧増幅素子の一例を示す回路ブロック構成図である。高耐圧増幅素子は、非反転増幅器３０１と電圧フォロワ３０２、３０３とを含んで構成される。高耐圧増幅素子の電源は、低電圧源と高電圧源とを有し、低電圧源の電圧は、例えば3〜5Ｖ、高電圧源の電圧は、例えば150Ｖとすることができる。高耐圧増幅素子は、低電圧振幅（例えばVin=1.8Vpp）を高電圧振幅（例えば100Vpp）まで増幅する素子である。
【００６７】
また、図９は半導体集積回路装置３００に内蔵される増幅素子５０として２個の高耐圧増幅素子が適用される場合の高耐圧増幅素子の一例を示す回路ブロック構成図である。高耐圧増幅素子は、シングル差動変換器４０１、非反転増幅器４０２，４０３と電圧フォロワ４０４、４０５とを含んで構成される。出力は、ＶＯＵＴ１とＶＯＵＴ２の差分電圧を使用するか、もしくは各ＶＯＵＴ１、ＶＯＵＴ２の２端子を独立して使用してもよい。高耐圧増幅素子の電源は、低電圧源と高電圧源とを有し、低電圧源の電圧は、例えば3〜5Ｖ、高電圧源の電圧は、例えば150Ｖとすることができる。高耐圧増幅素子は、低電圧振幅（例えばVin=1.8Vpp）を高電圧振幅（例えば差動200Vppd）まで増幅する素子である。
【００６８】
また、昇圧開始時の突入電流を制限するソフトスタート回路を内蔵してもよい。ソフトスタート回路の一例として、昇圧開始時にデューティーサイクルを制御する回路がある。この回路は、昇圧開始時にある間隔毎に小さいデューティーサイクル（例えば10％程度）からステップ毎に上げる制御を行う。
【００６９】
また、増幅素子５０は、例えば固定ゲインをもつ増幅素子あるいはゲインを切り替えられる増幅素子などとしてもよいが、本発明における増幅素子５０はそれらに限定されるものではなく、電源を安定化させる必要のあるあらゆる増幅素子等が負荷素子５０に該当し得ることは言うまでもない。
【符号の説明】
【００７０】
１０‥スイッチング制御論理回路、
２０‥半導体スイッチ素子、
３０‥ドライバ、
３１‥ドライバ、
４０‥フィードバック制御回路、
５０‥増幅素子、
６０‥レベルシフト電源回路、
７０‥発信回路回路、
８０‥入力電圧ＶＢＡＴ検出回路、
９０‥フィルタ回路、
１０１‥抵抗、
１０２‥抵抗、
１０３‥コンデンサ、
１０４‥コンデンサ、
１０５‥基準電圧発生回路、
１０６‥コンデンサ、
２００‥昇圧制御装置、
３００‥半導体集積回路装置、
３０１‥非反転増幅器、
３０２‥電圧フォロワ、
３０３‥抵抗、
３０４‥抵抗、
４００‥シングル差動変換器、
４０１‥非反転増幅器、
４０２‥非反転増幅器、
４０３‥電圧フォロワ、
４０４‥電圧フォロワ、
４０５‥抵抗、
４０６‥抵抗、
４０７‥抵抗、
４０８‥抵抗、
ＶＢＡＴ‥入力電圧、
Ｌ‥インダクタコイル、
Ｄ‥ダイオード、
ＶＦＢ‥フィードバック電圧、
ＶＤＣ‥電源出力電圧、
ＶＲＥＦ：基準電圧発生回路部、
ＶＤＣ２‥電源出力電圧、
ＶＧＡＴＥ‥半導体スイッチ素子制御信号、
Ｖｉｎ‥増幅素子入力、
Ｖｏｕｔ‥増幅素子出力、
Ｖｏｕｔ１‥増幅素子出力１、
Ｖｏｕｔ２‥増幅素子出力２、
ＶＬ‥スイッチング制御信号、
Ｄｕｔｙ‥デューティーサイクル、
ｆｓｗ‥スイッチング周波数。
【図１】
2011182482.tif 000003
【図２】
2011182482.tif 000004
【図３Ａ】
2011182482.tif 000005
【図３Ｂ】
2011182482.tif 000006
【図４Ａ】
2011182482.tif 000007
【図４Ｂ】
2011182482.tif 000008
【図５】
2011182482.tif 000009
【図６】
2011182482.tif 000010
【図７】
2011182482.tif 000011
【図８】
2011182482.tif 000012
【図９】
2011182482.tif 000013