(57)【要約】【課題】  ２つの参照電圧間を繋ぐ直列に接続された複数の抵抗からなるラダー抵抗を具備する基準電位発生回路を用いたＤ／Ａ変換回路もしくはＡ／Ｄ変換回路において、低精度の加工プロセスを用いたとしても高精度なＤ／Ａ変換回路もしくはＡ／Ｄ変換回路を行う。【解決手段】  本発明のＤ／Ａ変換回路およびＡ／Ｄ変換回路は、補正電流生成回路と基準電位発生回路とを具備する。補正電流生成回路は、高電位側参照電圧と低電位側参照電圧との電位差に比例する補正電流を生成して基準電位発生回路に出力する。基準電位発生回路は、二つの参照電圧間を繋ぐ直列に接続された複数の抵抗で構成される。補正電流生成回路は、これら抵抗同士の接続点のすべてもしくは所定の間隔で選定された一部の接続点から補正電流を引き抜くかもしくはその接続点に補正電流を流し込むかの少なくともいずれか一方を行うことが可能な構成とする。【選択図】  図１
2011071801.tif 000002
【特許請求の範囲】
【請求項１】
第１の参照電圧を入力する第１の入力端子と、
前記第１の参照電圧より低い第２の参照電圧を入力する第２の入力端子と、
トリミングノードを有する抵抗ラダーを含んでなり、前記抵抗ラダーの一端に前記第１の入力端子を介して前記第１の参照電圧が供給されると共に前記抵抗ラダーの他端に前記第２の入力端子を介して前記第２の参照電圧が供給されるよう構成された基準電位生成回路と、
スイッチを介して前記基準電位生成回路と接続され、前記基準電位生成回路によって生成された出力電圧を出力する出力端子と、
前記第１および第２の参照電圧に対応する補正電流を生成するための制御信号を入力する補正電流制御信号入力端子と、
前記補正電流制御信号入力端子を介して入力された補正電流制御信号に基づいて前記補正電流を生成するよう構成された補正電流生成回路と
を具備してなり、
前記補正電流生成回路によって生成された前記補正電流を前記トリミングノードへ流し込むか、該トリミングノードから引き抜くかの少なくとも一方を行うよう構成される
ことを特徴とするＤ／Ａ変換回路。
【請求項２】
請求項１において、
前記補正電流生成回路は、オペアンプを有する参照電位差比例電流生成回路部と、該オペアンプの後段に接続されたカレントミラー回路を有する電流調整回路部とを含んで構成される
ことを特徴とするＤ／Ａ変換回路。
【請求項３】
請求項２において、
前記電流調整回路部は、前記トリミングノードへ前記補正電流を流し込むための第１の電流調整回路と、前記トリミングノードから前記補正電流を引き抜くための第２の電流調整回路とからなり、
前記参照電位差比例電流生成回路部は、前記第１の電流調整回路に接続される第１の参照電位差比例電流生成回路と、前記第２の電流調整回路に接続される第２の参照電位差比例電流生成回路とからなり、
前記第１および第２の電流調整回路は共通に、前記補正電流制御信号入力端子および前記補正電流の出力先である前記トリミングノードに接続され、
前記第１および第２の参照電位差比例電流生成回路は共通に、前記第１および第２の入力端子に接続される
ことを特徴とするＤ／Ａ変換回路。
【請求項４】
請求項２において、
前記補正電流生成回路は、前記電流調整回路部の後段に接続されたカレントミラー回路を有する電流方向調整部を更に含んで構成される
ことを特徴とするＤ／Ａ変換回路。
【請求項５】
請求項４において、
前記電流調整回路部は、前記トリミングノードへ前記補正電流を流し込むために用いられると共に前記トリミングノードから前記補正電流を引き抜くためにも用いられる電流調整回路からなり、
前記参照電位差比例電流生成回路部は、前記電流調整回路に接続される参照電位差比例電流生成回路からなり、
前記電流方向調整部は、該電流方向調整部が有するカレントミラー回路に前記電流調整回路からの前記補正電流を流すか否かを切り替えるスイッチを有し、かつ、該スイッチを介して前記補正電流の出力先である前記トリミングノードに接続され、
前記電流調整回路および前記電流方向調整部は共通に、前記補正電流制御信号入力端子に接続され、
前記参照電位差比例電流生成回路は、前記第１および第２の入力端子に接続される
ことを特徴とするＤ／Ａ変換回路。
【請求項６】
入力したデジタル信号をアナログ信号に変換して出力するＤ／Ａ変換回路であって、
可変である高電位側参照電圧と可変である低電位側参照電圧との電位差に対応する補正電流を生成する補正電流生成回路と、
前記高電位側参照電圧と前記低電位側参照電圧との間を繋ぐ直列に接続された複数の抵抗で構成され、該複数の抵抗同士の接続点のすべてもしくは所定の間隔で選定された一部の接続点から前記補正電流を引き抜くか、もしくは該接続点に前記補正電流を流し込むかの少なくともいずれか一方が前記補正電流生成回路によって行われるよう調整可能に構成された基準電位発生回路と
を具備してなることを特徴とするＤ／Ａ変換回路。
【請求項７】
請求項６において、
前記補正電流生成回路は、オペアンプと、前記オペアンプの後段に接続されたカレントミラー回路とによって構成される
ことを特徴とするＤ／Ａ変換回路。
【請求項８】
請求項７において、
前記カレントミラー回路は、スイッチの切り替えで前記補正電流の倍率が可変となる構成である
ことを特徴とするＤ／Ａ変換回路。
【請求項９】
入力したアナログ信号をデジタル信号に変換して出力するＡ／Ｄ変換回路であって、
可変である高電位側参照電圧と可変である低電位側参照電圧との電位差に対応する補正電流を生成する補正電流生成回路と、
前記高電位側参照電圧と前記低電位側参照電圧との間を繋ぐ直列に接続された複数の抵抗で構成され、該複数の抵抗同士の接続点のすべてもしくは所定の間隔で選定された一部の接続点から前記補正電流を引き抜くか、もしくは該接続点に前記補正電流を流し込むかの少なくともいずれか一方が前記補正電流生成回路によって行われるよう調整可能に構成された基準電位発生回路と
を具備してなることを特徴とするＡ／Ｄ変換回路。
【請求項１０】
請求項９において、
前記補正電流生成回路は、オペアンプと、前記オペアンプの後段に接続されたカレントミラー回路とによって構成される
ことを特徴とするＡ／Ｄ変換回路。
【請求項１１】
請求項１０において、
前記カレントミラー回路は、スイッチの切り替えで前記補正電流の倍率が可変となる構成である
ことを特徴とするＡ／Ｄ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は入力したデジタル信号をアナログ信号に変換して出力するデジタル／アナログ変換回路(Ｄ／Ａ変換回路)および入力したアナログ信号をデジタル信号に変換して出力するアナログ／デジタル変換回路(Ａ／Ｄ変換回路)に関し、特にラダー抵抗を用いたＤ／Ａ変換回路およびＡ／Ｄ変換回路に関する。
【背景技術】
【０００２】
従来、抵抗比精度を補正する回路として、ラダー抵抗を用いたＡ／Ｄ変換回路の抵抗比精度ばらつきを補正するため、外部より補正電流をラダー抵抗に流すものがあった（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２９８４２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、半導体の微細化によるデジタル信号処理能力の向上、アナログ回路の高性能化に伴い半導体集積回路の使用用途が飛躍的に増大している。そのため半導体集積回路にデジタル信号処理を行うロジック部と、Ｄ／Ａ変換回路、およびＡ／Ｄ変換回路等のアナログ回路が単一の半導体集積回路に搭載されるようになってきている。そして、ロジックおよびアナログそれぞれの回路で特性向上が要求されており、ロジックは処理の高速化、Ｄ／Ａ変換回路やＡ／Ｄ変換回路などアナログ回路では高速化、高精度化が要求されている。
【０００５】
Ｄ／Ａ変換回路の一つとして、デジタルコード毎に異なる基準電位を用いて入力されたデジタル信号が示す電位をアナログ信号に変換する、電圧ポテンシャル方式がある。前記基準電位を生成する方式として、２つの参照電圧間を直列に接続された複数個の抵抗からなるラダー抵抗を持ち、ラダー抵抗により２つの参照電圧間を分圧し、抵抗器同士の接続点で異なる電位を生成し、その電位を各ビットの基準電位とする方式がある。
【０００６】
抵抗ラダーで使用されている抵抗比精度を高精度にするには、半導体集積回路の加工プロセスを高精度にするか、ラダー抵抗を半導体集積回路に作りこんだ後に抵抗値調整加工専用の機材で調整加工するか、抵抗比精度を補正する回路を半導体集積回路に搭載する必要がある。
【０００７】
抵抗比精度を補正する回路の例として、上記の特許文献１に記載の技術が提案されている。同文献によれば、同じくラダー抵抗を用いたＡ／Ｄ変換回路の抵抗比精度ばらつきを補正するため、外部より補正電流をラダー抵抗に流す。しかしながら、特許文献１の技術では、一般的なＤ／Ａ変換回路では可変である外部入力基準電圧が変更された場合、補正手段である電流を再度、調整しなければならず、外部入力基準電圧が動的に使用される回路には適さないという問題があった。
【０００８】
半導体製造装置の加工精度を上げるにも一定の限界がある。比精度を最大限引き出すために抵抗の並列数を増やしてばらつきの範囲を狭める手法が使われるが、面積は増加する。半導体製造装置の加工精度以上の抵抗比精度が必要となる場合は集積回路に作りこんだ後に抵抗を加工調整する。調整加工のためにある程度の面積と抵抗値調整加工専用の機材を必要とする。
【０００９】
本発明は前記の事情に鑑みて、低精度な加工プロセスを用いたとしても抵抗の並列数の増加による面積増大を抑え、かつ専用機材による抵抗値調整加工が不要となる外部入力基準電圧のどう適しようにも対応できる高精度なＤ／Ａ変換回路もしくはＡ／Ｄ変換回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の代表的なものの一例を示せば以下の通りである。すなわち、本発明のＤ／Ａ変換回路は、第１の参照電圧を入力する第１の入力端子と、前記第１の参照電圧より低い第２の参照電圧を入力する第２の入力端子と、トリミングノードを有する抵抗ラダーを含んでなり、前記抵抗ラダーの一端に前記第１の入力端子を介して前記第１の参照電圧が供給されると共に前記抵抗ラダーの他端に前記第２の入力端子を介して前記第２の参照電圧が供給されるよう構成された基準電位生成回路と、スイッチを介して前記基準電位生成回路と接続され、前記基準電位生成回路によって生成された出力電圧を出力する出力端子と、前記第１および第２の参照電圧に対応する補正電流を生成するための制御信号を入力する補正電流制御信号入力端子と、前記補正電流制御信号入力端子を介して入力された補正電流制御信号に基づいて前記補正電流を生成するよう構成された補正電流生成回路とを具備してなり、前記補正電流生成回路によって生成された前記補正電流を前記トリミングノードへ流し込むか、該トリミングノードから引き抜くかの少なくとも一方を行うよう構成されることを特徴とする。
【００１１】
また、本発明のＡ／Ｄ変換回路は、入力したアナログ信号をデジタル信号に変換して出力するＡ／Ｄ変換回路であって、可変である高電位側参照電圧と可変である低電位側参照電圧との電位差に対応する補正電流を生成する補正電流生成回路と、前記高電位側参照電圧と前記低電位側参照電圧との間を繋ぐ直列に接続された複数の抵抗で構成され、該複数の抵抗同士の接続点のすべてもしくは所定の間隔で選定された一部の接続点から前記補正電流を引き抜くか、もしくは該接続点に前記補正電流を流し込むかの少なくともいずれか一方を行う調整可能な構成が接続された基準電位発生回路とを具備してなることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、低精度の加工プロセスを用いてコスト低減を図りつつ、高精度なＤ／Ａ変換もしくはＡ／Ｄ変換を行うＤ／Ａ変換回路もしくはＡ／Ｄ変換回路を実現することが可能である。
【図面の簡単な説明】
【００１３】
【図１】本発明の第一実施形態である実施例１のＤ／Ａ変換回路の回路図である。
【図２】図１に示す第一実施形態のＤ／Ａ変換回路の動作説明図である。
【図３】図１に示す第一実施形態のＤ／Ａ変換回路の補正前の入出力特性図である。
【図４】図１に示す第一実施形態のＤ／Ａ変換回路の補正後の入出力特性図である。
【図５】本発明の第一実施形態である実施例１のＤ／Ａ変換回路に含まれる補正電流生成回路の回路図である。
【図６】図５に示す補正電流生成回路の動作説明図である。
【図７】本発明の第二実施形態である実施例２のＤ／Ａ変換回路に含まれる補正電流生成回路の回路図である。
【図８】図７に示す補正電流生成回路の動作説明図である。
【図９】本発明の第三実施形態である実施例３のＡ／Ｄ変換回路の回路図である。
【図１０】図９に示す第三実施形態のＡ／Ｄ変換回路の補正前の入出力特性図である。
【図１１】図９に示す第三実施形態のＡ／Ｄ変換回路の補正後の入出力特性図である。
【発明を実施するための形態】
【００１４】
本発明のＤ／Ａ変換回路およびＡ／Ｄ変換回路は、補正電流生成回路と基準電位発生回路とを具備する。補正電流生成回路は、高電位側参照電圧と低電位側参照電圧との電位差に比例する補正電流を生成して基準電位発生回路に出力する。基準電位発生回路は、二つの参照電圧間を繋ぐ直列に接続された複数の抵抗で構成される。補正電流生成回路は、基準電位発生回路の複数の抵抗同士の接続点のすべてもしくは所定の間隔で選定された一部の接続点から補正電流を引き抜くかもしくはその接続点に補正電流を流し込むかの少なくともいずれか一方を行うことが可能な構成とする。
【００１５】
まず、本発明のＤ／Ａ変換回路は、第１の参照電圧を入力する第１の入力端子と、第１の参照電圧より低い第２の参照電圧を入力する第２の入力端子と、基準電位生成回路と、出力端子と、第１および第２の参照電圧に対応する補正電流を生成するための制御信号を入力する補正電流制御信号入力端子と、補正電流制御信号入力端子を介して入力された補正電流制御信号に基づいて補正電流を生成するよう構成された補正電流生成回路とを具備してなる。基準電位生成回路は、トリミングノードを有する抵抗ラダーを含んでなり、その抵抗ラダーの一端に第１の入力端子を介して第１の参照電圧が供給されると共にその抵抗ラダーの他端に第２の入力端子を介して第２の参照電圧が供給されるよう構成される。出力端子は、スイッチを介して基準電位生成回路と接続され、基準電位生成回路によって生成された出力電圧を出力する。これらを具備した本発明のＤ／Ａ変換回路は、補正電流生成回路によって生成された補正電流をトリミングノードへ流し込むか、そのトリミングノードから引き抜くかの少なくとも一方を行うよう構成される。
【００１６】
補正電流生成回路は、オペアンプを有する参照電位差比例電流生成回路部と、該オペアンプの後段に接続されたカレントミラー回路を有する電流調整回路部とを含んで構成されるのが好適である。
【００１７】
その場合、電流調整回路部は、トリミングノードへ補正電流を流し込むための第１の電流調整回路と、そのトリミングノードから補正電流を引き抜くための第２の電流調整回路とからなるように構成してもよい。また、参照電位差比例電流生成回路部は、第１の電流調整回路に接続される第１の参照電位差比例電流生成回路と、第２の電流調整回路に接続される第２の参照電位差比例電流生成回路とからなるように構成してもよい。そのように構成した場合、第１および第２の電流調整回路は共通に、補正電流制御信号入力端子および補正電流の出力先であるトリミングノードに接続される。また、第１および第２の参照電位差比例電流生成回路は共通に、前記第１および第２の入力端子に接続される。
【００１８】
補正電流生成回路は、参照電位差比例電流生成回路部と電流調整回路部とに加え、電流調整回路部の後段に接続されたカレントミラー回路を有する電流方向調整部を更に含んで構成されるのもまた好適である。
【００１９】
その場合、電流調整回路部は、トリミングノードへ補正電流を流し込むために用いられると共にそのトリミングノードから補正電流を引き抜くためにも用いられる電流調整回路からなるように構成してもよい。また、参照電位差比例電流生成回路部は、電流調整回路に接続される参照電位差比例電流生成回路からなるように構成してもよい。さらに、電流方向調整部は、それ自身が有するカレントミラー回路に電流調整回路からの補正電流を流すか否かを切り替えるスイッチを有し、かつ、そのスイッチを介して補正電流の出力先であるトリミングノードに接続されるように構成してもよい。そのように構成した場合、電流調整回路および電流方向調整部は共通に、補正電流制御信号入力端子に接続される。また、参照電位差比例電流生成回路は、第１および第２の入力端子に接続される。
【００２０】
換言すれば、本発明のＤ／Ａ変換回路は、入力したデジタル信号をアナログ信号に変換して出力するＤ／Ａ変換回路であって、可変である高電位側参照電圧と可変である低電位側参照電圧との電位差に対応する補正電流を生成する補正電流生成回路と、高電位側参照電圧と低電位側参照電圧との間を繋ぐ直列に接続された複数の抵抗で構成され、その複数の抵抗同士の接続点のすべてもしくは所定の間隔で選定された一部の接続点から前記補正電流を引き抜くか、もしくはその接続点に補正電流を流し込むかの少なくともいずれか一方が補正電流生成回路によって行われるよう調整可能に構成された基準電位発生回路とを具備してなることを特徴とする。
【００２１】
補正電流生成回路は、オペアンプと、そのオペアンプの後段に接続されたカレントミラー回路とによって構成されるのが好適である。
【００２２】
カレントミラー回路は、スイッチの切り替えで補正電流の倍率が可変となる構成であるのが好適である。
【００２３】
一方、本発明のＡ／Ｄ変換回路は、入力したアナログ信号をデジタル信号に変換して出力するＡ／Ｄ変換回路であって、可変である高電位側参照電圧と可変である低電位側参照電圧との電位差に対応する補正電流を生成する補正電流生成回路と、高電位側参照電圧と低電位側参照電圧との間を繋ぐ直列に接続された複数の抵抗で構成され、その複数の抵抗同士の接続点のすべてもしくは所定の間隔で選定された一部の接続点から補正電流を引き抜くか、もしくはその接続点に補正電流を流し込むかの少なくともいずれか一方が補正電流生成回路によって行われるよう調整可能に構成された基準電位発生回路とを具備してなることを特徴とする。
【００２４】
Ａ／Ｄ変換回路の場合も、補正電流生成回路は、オペアンプと、そのオペアンプの後段に接続されたカレントミラー回路とによって構成されるのが好適であり、また、カレントミラー回路は、スイッチの切り替えで補正電流の倍率が可変となる構成であるのが好適である。この点は上述のＤ／Ａ変換回路の場合と同様である。
【００２５】
以下、本発明の実施形態について、各実施例として図を参照しながら詳細に説明する。
【実施例１】
【００２６】
図１は本発明の第一実施形態である実施例１のＤ／Ａ変換回路の回路図である。ここでは、説明を簡単にする為に２ビットのＤ／Ａ変換回路を示している。このＤ／Ａ変換回路は印加される高電位側参照電圧VREFHと低電位側参照電圧VREFLに比例する補正電流を生成する補正電流生成回路10と、オペアンプOA１、OA２と、抵抗R200、R201、R202、R203を具備する基準電位生成回路20と、外部出力端子VAOUTにつながる電位を選択するスイッチSW0、SW1、SW2、SW3とを備えている。前述の４つのスイッチSW0、SW1、SW2、SW3は択一で制御され、入力されたデジタル信号に対応した１つのスイッチを閉じ（ON状態にし）かつ他の３つのスイッチを開く（OFF状態にする）ことでデジタル信号に対応したアナログ電圧を出力する。
【００２７】
図２はスイッチSW0、SW1、SW2、SW3の開閉状態と出力電圧VAOUTとの関係を示す表である。
【００２８】
基準電位生成回路20は、高電位側参照電圧VREFHと低電位側参照電圧VREFLの電圧を、直列に接続された抵抗R200、R201、R202、R203によって分圧し、基準電位を生成している。各抵抗同士の接続点N1、N2、N3は補正電流生成回路10に接続され、各接続点N1、N2、N3に基準電位補正のための補正電流i1、i2、i3が補正電流源ITU1、ITU2、ITU3から供給もしくは引き抜きが行われる。図１では全ての抵抗間の接続点に補正電流生成回路に繋がっているが、求める変換精度によっては全ての接続点に必要ない場合もある。その場合は変換精度に応じて必要となる数の補正電流生成回路を接続すればよい。つまり本実施例では変換精度に応じて回路規模を調整することが可能という効果が得られる。
【００２９】
図１の基準電位生成回路20は、接続された全ての抵抗R200、R201、R202、R203が等しい抵抗値r refを基準に設計されている。式に表すと以下の式(1)のようになる。抵抗R200の抵抗値をr200、抵抗R201の抵抗値をr201、抵抗R202の抵抗値をr201、抵抗R203の抵抗値をr203とすると抵抗設計値r refとの関係は、
r ref = r200= r201= r202= r203        (1)
とあらわされる。これにより、各抵抗の両端の電圧Vsは以下の式(2)になる。
【００３０】
Vs =(VREFH-VREFL)/4      (2)
したがって、各スイッチSW0、SW1、SW2、SW3が選択された場合のVAOUTに出力される電位は、図２に表されるように、
SW0が閉（ON）の場合、VAOUT =VREFL+0*Vs=VREFL、
SW1が閉（ON）の場合、VAOUT =VREFL+1*Vs=(VREFH+3VREFL)/4、
SW2が閉（ON）の場合、VAOUT =VREFL+2*Vs=(2VREFH+2VREFL)/4、
SW3が閉（ON）の場合、VAOUT =VREFL+3*Vs=(3VREFH+VREFL)/4
となる。
【００３１】
このように、ラダー抵抗の抵抗比精度が良好で式(1)が成り立つ場合は、各スイッチ間の電位差が等しくなって式(2)が成り立ち、もってVAOUTの出力はデジタル入力信号SSWに対して直線性を有する。
【００３２】
しかしながら、ラダー抵抗の抵抗比精度が劣っている場合、つまり式(1)が成り立たない場合、VAOUTに出力される電位は図２の様にはならず、また各スイッチ間の電位差はそれぞれ異なり、VAOUTの出力はデジタル入力信号SSWに対して直線性を失う。
【００３３】
図３は抵抗比精度が劣っている場合の入出力特性の一例を示す。図３内60は理想特性直線である。図３内61が上限許容誤差範囲、62が下限許容誤差範囲を示しているが、抵抗比精度が劣化している場合、同図のＤ／Ａ変換回路入出力特性63の様にこの範囲を逸脱してしまう。
【００３４】
ラダー抵抗の比精度が劣っている場合、抵抗には下式(３)のような電流I0がラダー抵抗に流れている。
【００３５】
I0 = (VREFH - VREFL)/( r200 + r201 + r202 + r203)        (3)
よって各抵抗の両端には、それぞれの抵抗値にI0をかけた電圧が抵抗の両端にかかっている。各抵抗がばらつき、r200、r201、r202、r203が抵抗設計値r refからずれているため各抵抗にかかる電圧はそれぞれ異なる値をとる。つまり、基準電位の精度を上げるには抵抗R200、R201、R202、R203にかかる電圧がVsに等しくなるよう調整すればよいということになる。
【００３６】
抵抗にかかる電圧の補正方法として、ラダー抵抗に流れる電流を調整する方法がある。その実施例の一つとして、図１に記載されている各抵抗間の接点につけられる補正電流生成回路による電圧補正型の基準電位高精度化手法を考えた。
【００３７】
たとえば、図１の抵抗R201の精度が悪くそれにより抵抗値がrd201になっており、前記抵抗R201にかかる電圧がVd201である場合に必要となる補正電流を考える。
【００３８】
設計した電圧Vsからの電位差は(Vs - Vd201)であり、抵抗値はrd201であるので、抵抗R201を補正するために必要な電流値It201は下に示す式(4)で与えられる。
【００３９】
It201= (Vd201- Vs )/ rd201        (4)
抵抗R201に上式(4)で求められた電流値となるように図１で示されるSCTRLから補正電流生成回路を制御し、補正電流源ITU2からIt201に調整された電流i2を流し込み、補正電流源ITU1からIt201に調整された電流i1を引き抜く事でR201にかかる電圧をVsに補正できる。同様にr202の精度が悪く抵抗値がrd202に、前記抵抗R202にかかる電圧がVd202なっている場合、下に示す式(5)で求められる電流を補正電流源ITU3から流し込み補正電流源ITU2から引き抜く事でR202にかかる電圧をVsに補正する事が出来る。
【００４０】
It202= (Vd202 - Vs )/ rd202      (5)
この場合、図１に示される補正電流源ITU2から流れる電流i2はIt201とIt202の和となる。したがって、本実施例を用いれば、加工精度の低い抵抗を用いたとしても、補正電流を調整する作業を全補正電流源に行うことで高精度の基準電位生成回路を実現でき、高精度のＤ／Ａ変換回路が可能となる、といった格別の効果が得られる。
【００４１】
図４は補正後の入出力特性の一例を示す。図４内60は理想特性直線であり、61が上限許容誤差範囲、62が下限許容誤差範囲を示している。補正電流生成回路を利用して補正を行うことで、同図のＤ／Ａ変換回路入出力特性64の様にこの範囲内に収めることができる。
【００４２】
また、高電位側参照電圧、低電位側参照電圧の印加電圧により、Vsの値は変動する。そのため、補正電流源生成回路は高電位側参照電圧および低電位側参照電圧の値に対応して変動する補正電流を生成する必要がある。
【００４３】
よって、補正電流生成回路には高電位側参照電圧、低電位側参照電圧の電位差によって変動する電流を生成する参照電位差比例電流生成回路部と、前記参照電位差比例電流生成回路部で生成された電流の値を抵抗のばらつきに合わせて調整する補正電流調整回路部が必要となる。
【００４４】
図５は第一実施形態（実施例１）における補正電流生成回路の構成例を示す。図５では一例として流し込み4段階、引き抜き4段階、補正なしの合わせて9段階の状態を持つ補正電流生成回路を示している。
【００４５】
この補正電流生成回路部は、オペアンプOA3101とOA3102、抵抗R3101、n-MOSトランジスタMN3101で構成される参照電位差比例電流生成回路部３１と、オペアンプOA3201とOA3202、抵抗R3201、n-MOSトランジスタMN3201で構成される参照電位差比例電流生成回路部３２と、p-MOSトランジスタでカレントミラーを構成する同じゲートサイズのMP4100、MP4101、MP4102、MP4103、MP4104とスイッチSW4101、SW4102、 SW4103、 SW4104で構成される電流調整回路部４１と、n-MOSトランジスタでカレントミラーを構成する同じゲートサイズのMN4200, MN4201, MN4202, MN4203, MN4204とスイッチSW4201、SW4202、SW4203、SW4204で構成される電流調整回路部４２で構成される。また、電流調整回路部の構成を変えてMOSのゲートサイズをバイナリーコード（MP4100に対してMP4101はMP4100と同じゲートサイズ、MP4102はMP4100の2倍,MP4103はMP4100の4倍,MP4104はMP4100の8倍といった2の乗数倍）で構成しても良い。
【００４６】
図５で示される参照電位差比例電流生成回路部では下式(6)で示される参照電位差比例電流が生成される。抵抗R3101の抵抗値をrrefとすると、
itref = (VREFH - VREFL)/ rref    (6)
前式(6)で示された参照電位差比例電流は電流調整回路部41、42で補正電流として必要な倍率に調整され、出力端子IOUTから出力される。倍率調整および流し込み、引き抜きの状態はスイッチのSW4101、SW4102、 SW4103、 SW4104、SW4201、SW4202、SW4203、SW4204の開閉状態によって制御される。
【００４７】
図６は図５の補正電流生成回路の各スイッチの開閉状態と出力端子IOUTにおける補正電流の方向とその電流値との関係を示す。
【００４８】
まず、全てのスイッチが開いている（OFF状態となっている）場合、出力端子IOUTは電流源となるMOSトランジスタのいずれとも接続が絶たれるため、補正電流は出力されず、電流値0（方向なし）となる。
【００４９】
この状態から、p-MOSトランジスタ側のスイッチSW4101、SW4102、 SW4103、 SW4104のうちの１つ、２つ、３つ、あるいは４つを閉じる（ON状態にする）と、電流源となるp-MOSトランジスタから出力端子IOUTに向かう方向に参照電位差比例電流itrefの閉スイッチ数倍の電流が流れ、出力端子IOUTから抵抗ラダーへ補正電流を流し込む、すなわち、流込み方向の補正電流が発生する。
【００５０】
逆に、n-MOSトランジスタ側のスイッチSW4201、SW4202、SW4203、SW4204のうちの１つ、２つ、３つ、あるいは４つを閉じる（ON状態にする）と、出力端子IOUTから電流源となるn-MOSトランジスタへ向かう方向に参照電位差比例電流itrefの閉スイッチ数倍の電流が流れ、出力端子IOUTを介して抵抗ラダーから補正電流相当分の電流を引き抜く、すなわち、引抜き方向の補正電流が発生する。
【００５１】
本実施例によれば、補正電流生成回路を構成することで、高電位側参照電圧および低電位側参照電圧が変更されても補正電流源の電流は高電位側参照電圧と低電位側参照電圧の電位差に追随するため印加電圧変更後の調整が不要になるという格別の効果が得られる。
【実施例２】
【００５２】
図７は、本発明の第二実施形態である実施例２のＤ／Ａ変換回路について、その特徴部分である補正電流生成回路を示す。第二実施形態（実施例２）の特徴は、図７の補正電流生成回路が図５の第一実施形態のそれとは異なることである。第二実施形態（実施例２）の補正電流生成回路はオペアンプOA3101とOA3102、抵抗R3101、n-MOSトランジスタMN3101で構成される参照電位差比例電流生成回路部３１と、p-MOSトランジスタでカレントミラーを構成する同じゲートサイズのMP4100、MP4101, MP4102, MP4103, MP4104とスイッチSW4101、SW4102、 SW4103、 SW4104で構成される電流調整回路部４１と、SW5100、SW5101、SW5102と、n-MOSトランジスタMN5101, MN5102で構成される電流方向調整部５１で構成される。図７では参照電位差比例電流生成回路部３１で生成され電流調整回路部４１で調整された補正電流の電流方向を、電流方向調整部５１で決定している。倍率調整および流し込み、引き抜きの状態はスイッチのSW4101、SW4102、 SW4103、 SW4104、SW5100、SW5101、SW5102の開閉状態で制御される。
【００５３】
図８は図７の補正電流生成回路の各スイッチの開閉状態と出力端子IOUTにおける補正電流の方向とその電流値との関係を示す。
【００５４】
まず、全てのスイッチが開いている（OFF状態となっている）場合、出力端子IOUTは電流源となるMOSトランジスタのいずれとも接続が絶たれるため、補正電流は出力されず、電流値0（方向なし）となる。
【００５５】
この状態から、p-MOSトランジスタ側のスイッチSW4101、SW4102、 SW4103、 SW4104のうちの１つ、２つ、３つ、あるいは４つ、および各p-MOSトランジスタから出力端子IOUTへの経路上にあるスイッチSW5100を閉じ（ON状態にし）、かつ、n-MOSトランジスタMN5101から各p-MOSトランジスタへの経路上にあるスイッチSW5101、およびn-MOSトランジスタMN5102から出力端子IOUTへの経路上にあるスイッチSW5102を共に開く（OFF状態にする）と、電流源となるp-MOSトランジスタから出力端子IOUTに向かう方向に参照電位差比例電流itrefの１〜４倍の電流が流れ、出力端子IOUTから抵抗ラダーへ補正電流を流し込む、すなわち、流込み方向の補正電流が発生する。参照電位差比例電流itrefの何倍の電流が流れるかは、スイッチSW4101、SW4102、 SW4103、 SW4104のうちの閉じたスイッチの数で決まり、その数が１〜４であればそれぞれ１〜４倍の電流が流れる。
【００５６】
一方、p-MOSトランジスタ側のスイッチSW4101、SW4102、 SW4103、 SW4104のうちの１つ、２つ、３つ、あるいは４つと、n-MOSトランジスタMN5101から各p-MOSトランジスタへの経路上にあるスイッチSW5101およびn-MOSトランジスタMN5102から出力端子IOUTへの経路上にあるスイッチSW5102とを閉じ（ON状態にし）、かつ、各p-MOSトランジスタから出力端子IOUTへの経路上にあるスイッチSW5100を開く（OFF状態にする）と、電流源となるp-MOSトランジスタからn-MOSトランジスタMN5101に向かう方向に参照電位差比例電流itrefの１〜４倍の電流が流れると共に、MN5101と共にカレントミラー回路を構成するn-MOSトランジスタMN5102にその電流がコピーされて出力端子IOUTからMN5102へ向かう方向に参照電位差比例電流itrefの１〜４倍の電流が流れ、出力端子IOUTを介して抵抗ラダーから補正電流相当分の電流を引き抜く、すなわち、引抜き方向の補正電流が発生する。参照電位差比例電流itrefの何倍の電流が流れるかは、スイッチSW4101、SW4102、 SW4103、 SW4104のうちの閉じたスイッチの数で決まり、その数が１〜４であればそれぞれ１〜４倍の電流が流れる。
【００５７】
本実施例によれば、前述の実施例１と同様に、補正電流生成回路を構成することで、高電位側参照電圧および低電位側参照電圧が変更されても補正電流源の電流は高電位側参照電圧と低電位側参照電圧の電位差に追随するため印加電圧変更後の調整が不要になる。加えて、小面積で実現できる電流方向調整部５１を用いることで比較的大面積が必要となる参照電位差比例電流生成回路部と電流調整回路部の数を一つに減らし、回路面積を大きく削減できるという格別の効果が得られる。
【実施例３】
【００５８】
図９は本発明の第三実施形態である実施例３のＡ／Ｄ変換回路の回路図である。ここでは、説明を簡単にする為に２ビットのＡ／Ｄ変換回路を示している。このＡ／Ｄ変換回路は印加される高電位側参照電圧VREFHと低電位側参照電圧VREFLに比例する補正電流を生成する補正電流生成回路１０と、オペアンプＯＡ１、ＯＡ２と、抵抗R200、R201、R202、R203を具備する基準電位生成回路20と、基準電位生成回路20で生成された基準電位とVAINから印加される外部入力電圧を比較するコンパレータ３０と、コンパレータ３０の比較結果からデジタルコードを生成するエンコーダ４０とを備えている。
【００５９】
基準電位生成回路20は、高電位側参照電圧VREFHと低電位側参照電圧VREFLの電圧を、直列に接続された抵抗R200、R201、R202、R203によって分圧し、基準電位を生成している。各抵抗同士の接続点N1、N2、N3には補正電流生成回路10に接続され、各接続点に基準電位補正のための補正電流i1、i2、i3が供給もしくは引き抜きが行われる。この図１では全ての抵抗同士の接続点に補正電流生成回路に繋がっているが、求める精度によっては全ての前記接続点には必要ない場合もある。その場合は求める精度によって必要となる数を設置すればよい。
【００６０】
補正電流生成回路については、前述の実施例１および２のＤ／Ａ変換回路をそれぞれ構成する図５および図７に示すいずれの回路形態を用いてもよい。
【００６１】
図１０は抵抗比精度が劣っている場合の入出力特性の一例を示す。このように、前述の実施例１および２のＤ／Ａ変換回路と同様に、補正を行わない場合、ラダー抵抗の抵抗比精度が劣っている、つまり式(1)が成り立たないと、DOUTに出力されるデジタル信号値は図２の様にはならず、各スイッチ間の電位差は異なり、VAOUTの出力は直線性を失う。図１０内60は理想特性直線である。図１０内61が上限許容誤差範囲、62が下限許容誤差範囲を示しているが、抵抗比精度が劣化している場合、同図のＡ／Ｄ変換回路入出力特性65の様にこの範囲を逸脱してしまう。
【００６２】
図１１は補正後の入出力特性の一例を示す。図１１内60は理想特性直線であり、61が上限許容誤差範囲、62が下限許容誤差範囲を示している。前述のように抵抗比精度が劣化している場合はＡ／Ｄ変換回路入出力特性は同図の65の様にこの範囲を逸脱してしまうが、補正電流生成回路を利用して補正電流で抵抗のばらつきによる基準電位のばらつきを補正すれば、同図のＡ／Ｄ変換回路入出力特性66の様に上限許容誤差範囲61と下限許容誤差範囲62とで規定される範囲内に収めることが出来る。
【００６３】
本実施例によれば、加工精度の低い抵抗を用いたとしても、補正電流を調整する作業を全補正電流源に行うことで高精度の基準電位生成回路を実現でき、さらには参照電圧に動的に連動する高精度のＡ／Ｄ変換回路が可能となる、といった格別の効果が得られる。
【００６４】
以上、本発明の上記各実施例によれば、低精度の加工プロセスを用い抵抗の比精度が劣っていたとしても、Ｄ／Ａ変換回路もしくはＡ／Ｄ変換回路を製造後に補正電流生成回路によって生成された補正電流を抵抗間の接続点に引き抜くもしくは流し込むことで電位を補正し、高精度なＤ／Ａ変換もしくはＡ／Ｄ変換を行うことが可能である。
【００６５】
また、補正電流は２つの参照電圧の電位差に対応しており、参照電圧が変動した場合も追随するため、高精度なＤ／Ａ変換もしくはＡ／Ｄ変換を行うことが可能である。
【符号の説明】
【００６６】
10…補正電流生成回路、
20…基準電位生成回路、
30…コンパレータ、
31,32…参照電位差比例電流生成回路部、
40…エンコーダ、
41,42…電流調整回路部、
51…電流方向調整部、
60…理想特性直線、
61…上限許容誤差範囲、
62…下限許容誤差範囲、
63…補正前のＤ／Ａ変換回路入出力特性、
64…補正後のＤ／Ａ変換回路入出力特性、
65…補正前のＡ／Ｄ変換回路入出力特性、
66…補正後のＡ／Ｄ変換回路入出力特性。
【図１】
2011071801.tif 000003
【図２】
2011071801.tif 000004
【図３】
2011071801.tif 000005
【図４】
2011071801.tif 000006
【図５】
2011071801.tif 000007
【図６】
2011071801.tif 000008
【図７】
2011071801.tif 000009
【図８】
2011071801.tif 000010
【図９】
2011071801.tif 000011
【図１０】
2011071801.tif 000012
【図１１】
2011071801.tif 000013