(57)【要約】      （修正有）【課題】半導体デバイス及びプリント基板の間に位置させて、これら半導体デバイス及びプリント基板の間を流れる入出力信号から、この入出力信号のモニター用信号を取り出すために用いるアダプタ基板と、このアダプタ基板を用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法と、を提供する。【解決手段】多層基板からなり、最上層面に半導体デバイス実装用パッド１０２及び計測用パッド１０３が形成され、最下層面にプリント基板接続用パッド１１０が形成され、半導体デバイス実装用パッド及びプリント基板接続用パッドは第１スルーホール１０４を介して接続されており、内層面には、第１スルーホール１０４に接続され、途中に抵抗器１０８が挿入されているとともに、第２スルーホール１０５を介して計測用パッド１０３に接続されたモニタリングパターン１０７が形成されている第１アダプタ基板１００。【選択図】図２２
2011129856.tif 000002
【特許請求の範囲】
【請求項１】
多層基板からなり、最上層面に半導体デバイス実装用パッド及び計測用パッドが形成され、最下層面にプリント基板接続用パッドが形成され、前記半導体デバイス実装用パッド及び前記プリント基板接続用パッドは第１スルーホールを介して接続されており、内層面には、前記第１スルーホールに接続され、途中に抵抗器が挿入されているとともに、第２スルーホールを介して計測用パッドに接続されたモニタリングパターンが形成されていることを特徴とするアダプタ基板。
【請求項２】
前記抵抗器は、前記抵抗器が挿入されている前記モニタリングパターンに接続されている前記第１スルーホールの近傍に配置されていることを特徴とする請求項１に記載のアダプタ基板。
【請求項３】
前記モニタリングパターンの特性インピーダンスを前記第１スルーホールの特性インピーダンスよりも高くさせたことを特徴とする請求項１又は請求項２に記載のアダプタ基板。
【請求項４】
前記アダプタ基板は、電源供給用スルーホールと、グランド層と、内層面に位置するコンデンサと、を有し、上記電源供給用スルーホールは上記コンデンサを介して上記グランドパターンと接続されていることを特徴とする請求項１から３のいずれかに記載のアダプタ基板。
【請求項５】
以下のＡからＤのステップを含むことを特徴とするアダプタ基板を用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法。
（Ａ）請求項１から請求項４のいずれかに記載のアダプタ基板の前記半導体デバイス実装用パッドに、計測すべき半導体デバイスの入出力端子を接続し、前記半導体デバイスをアダプタ基板に実装するステップ。
（Ｂ）評価すべきプリント基板に前記アダプタ基板の前記プリント基板接続用パッドを接続し、前記プリント基板に前記アダプタ基板を実装するステップ。
（Ｃ）計測器に接続されたプローブを前記アダプタ基板の前記計測用パッドに接続するステップ。
（Ｄ）前記半導体デバイス及び前記プリント基板の間に入出力信号を流し、前記アダプタ基板の前記モニタリングパターンを介してモニター用信号を取り出して前記計測器に取り込むステップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス及びプリント基板の間に位置させて、これら半導体デバイス及びプリント基板の間を流れる入出力信号から、この入出力信号のモニター用信号を取り出すために用いるアダプタ基板及びこのアダプタ基板を用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法に関する。
【背景技術】
【０００２】
電子部品や半導体デバイスをプリント配線板に実装した際に、これら部品の電気特性を測定する方法として、以下のものがある。
【０００３】
特許文献１には、絶縁基板上に印刷・焼成して形成される膜抵抗、配線パターンを有する配線基板において、回路形成面側に実装した部品の電極、多層配線部の上層・下層配線パターンをスルーホールを介して、他方の面に格子上に配置したチェックパターンと接続する厚膜混成ＩＣが開示されている。
【０００４】
特許文献２には、入出力リード線を有するＩＣチップと、一主面に前記ＩＣチップが搭載される基板とを含み、これらがコーティングされてなる混成集積回路であって、前記基板に設けられ、該基板の他主面に前記入出力リード線の信号を導出する検査用のスルーホールを有する混成集積回路が開示されている。
【０００５】
特許文献３には、プリント板に搭載された電子部品やはんだ付けの状態を外部の試験装置により電気的に確認する際に当該プリント板と試験装置の間の電気的接続を可能としたプリント配線板において、前記プリント板面上の外周に複数のテストパッドを適切に配列したテストパッド群を設置すると共に、プリント板の実装部品から前記テストパッド群まで計測信号を引出す計測信号ラインが、プリント板に施したスルーホール及び内層に設けた試験層の計測用パターンによるプリント配線板が開示されている。
【０００６】
特許文献４には、プリント基板を、底面電極を有するＢＧＡ等のＩＣと配線用補助パッケージでサンドイッチ状に挟む実装形態の当該プリント基板において、当該ＩＣで観測が必要なピンを、貫通ＶＩＡ経由で当該ＩＣの直下の配線用補助パッケージに接続し、該パッケージの部品面側に波形観測用のテストパッドを配置する配線用補助パッケージが開示されている。
【０００７】
これら技術は、電子部品の入出力信号を、信号計測用にスルーホールを設置し、入出力信号を計測するというものである。しかし、これら技術では、本来信号伝送系には存在しない導体を配置していることや、伝送信号に及ぼす影響を考慮された構造となっていないことがあり、入出力信号を正確に測定しているとは言えない場合もある。
【０００８】
そこで、部品の入出力端子に近いところから部品への入出力信号を取り出し、この取り出した信号を測定する技術がある。具体的には、部品とプリント基板との間に信号測定用パターンを有する測定用アダプタ基板を位置させ、この信号測定用パターンを流れる信号を測定する技術である。
【０００９】
特許文献５には、面および下面を有するフレキシブル基板の一部分に集積回路チップを
取り付ける段階と、前記フレキシブル基板部分に前記集積回路チップを取付けた後に、該集積回路チップを試験する段階と、前記集積回路チップ及び前記フレキシブル基板部分を前記フレキシブル基板から切り取る段階と、前記切り取られた集積回路チップ及び前記フレキシブル基板部分をキャリアにマウントする段階とを有する集積回路パッケージの製造方法が開示されている。
【００１０】
特許文献６には、プリント基板と、裏面に点接続する入出力端子をアレー状に設けた表面実装型パッケージと、該表面実装型パッケージを前記プリント基板に装着して前記表面実装型パッケージの開発及びデバッグ用に使用する治具とからなり、前記治具は、前記入出力端子に引き出し線を接続し、該引き出し線の先端側をプローブ用端子にしたことを特徴とする表面実装型パッケージ用治具が開示されている。
【００１１】
特許文献７には、ＢＧＡパッケージがこの複数のＢＧＡ端子を形成する複数の球状はんだによって電気的に接続して搭載されているプリント基板において、前記ＢＧＡパッケージと前記プリント基板との間に前記複数の球状はんだを介してＢＧＡ検査基板が電気的に接続して設けられ、このＢＧＡ検査基板の前記ＢＧＡパッケージ領域から外れた外部の部分に、前記複数の球状はんだに電気的に導通させた測定用の電極端子が設けられているＢＧＡパッケージの電気特性評価用プリント基板が開示されている。
【００１２】
特許文献８には、ボール・グリッド・アレイ型ＩＣパッケージの検査にあたり当該パッケージとその実装用プリント基板との間に配置するための検査用フィルムであって、前記パッケージよりも大きなサイズの電気絶縁性フィルムにパッケージの各はんだ球の通過を可能にする開口を形成すると共に、前記フィルムの上面には、パッケージの夫々のはんだ球に個別に接合可能な複数の接続パッドと、前記パッケージの輪郭の外側において夫々の接続パッドに対応して配置された測定用パッドと、前記各接続パッドとそれに対応する測定用パッドとを夫々接続する接続導体とを形成し、前記フィルムには、当該フィルムを複数の断片に引きちぎるのを可能にする分割手段を設けると共に、前記各接続パッドとそれに対応する接続導体との間に位置する弱化部を形成し、検査後、前記フィルムを引きちぎって複数の断片に分割すると共に、前記弱化部を破断して前記接続パッドから接続導体を分離することにより、パッケージとプリント基板との間から当該フィルムを除去できるようにした検査用フィルムが開示されている。
【００１３】
特許文献９には、ＢＧＡ端子を有するＩＣパッケージと、前記ＢＧＡ端子を搭載する基板端子を有する装置基板との間に配設されて、所望の試験を行うための中継基板であって、前記ＢＧＡ端子に対向する位置に形成され、少なくとも１つの第１の表面側端子を含む複数の表面側端子と、前記第１の表面側端子に対応する第１の裏面側端子を含み、前記基板端子に対向する位置に配置される複数の裏面側端子と、前記第１の表面側端子に接続される第１のテスト端子、及び、前記第１の裏面側端子に接続される第２のテスト端子とを備え、前記第１の表面側端子以外の前記表面側端子と、前記第１の裏面側端子以外の前記裏面側端子とは、対応する端子相互がスルーホールを介して接続される中継基板が開示されている。
【００１４】
特許文献１０には、マトリックス状に配列された信号端子を備えたＢＧＡ型のＩＣパッケージに実装されたＩＣの電気特性や信号値を、前記ＩＣパッケージがプリント基板上に搭載された状態で検証するためのＢＧＡパッケージ・デバッグシートであって、前記プリント基板と前記ＩＣパッケージとの間にサンドイッチ状に挟み込まれる状態で搭載された時に、前記マトリックス状に配列された信号端子の各々の位置に、それぞれ形成されたハンダボール用スルーホールが相対し、かつ前記ハンダボール用スルーホールの縦列および横列の各々の列に属するもの同士がリード線によって電気的に接続されており、さらに、前記リード線の列間および列外に網目状の追加のリード線が形成されていると共に、前記追加のリード線と前記スルーホール同士を接続するリード線との交差点が電気的に接続されており、かつ、前記各リード線の左右方向および／または上下方向への延長をなす引出し線の両端部には試験装置用の端子が形成されているＢＧＡパッケージ・デバッグシートが開示されている。
【００１５】
これら技術では、部品の入出力端子に近いところから信号を取り出しているので、信号の特性変化が少なく、比較的、正確な測定が可能である。しかし、これら技術では、測定用パターンがスタブ成分となることがあり、このスタブ成分が信号波形に対して悪影響を及ぼすことがある。すなわち、これら技術においては、アダプタ基板が位置することにより、信号品質の劣化がおこりうる場合があるということである。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】実開昭６３−１５３５７１号公報
【特許文献２】実開平０４−１１１７４２号公報
【特許文献３】特開平０８−２４２０５２号公報
【特許文献４】特開２００４−１９３３００号公報
【特許文献５】特開平０４−２３００４４号公報
【特許文献６】特開平０８−２４１９３９号公報
【特許文献７】特開平１０−３３５３９６号公報
【特許文献８】特開２００１−３４３４２２号公報
【特許文献９】特開２００３−３２９７２６号公報
【特許文献１０】特開２００７−１８７４８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、半導体デバイス及びプリント基板の間に位置させて、これら半導体デバイス及びプリント基板の間を流れる入出力信号から、この入出力信号のモニター用信号を取り出すために用いるアダプタ基板において、入出力信号の品質の劣化が抑制されるアダプタ基板を提供し、また、このアダプタ基板を用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法を提供することを課題とする。
【課題を解決するための手段】
【００１８】
本発明の第１の発明では、多層基板からなり、最上層面に半導体デバイス実装用パッド及び計測用パッドが形成され、最下層面にプリント基板接続用パッドが形成され、半導体デバイス実装用パッド及びプリント基板接続用パッドは第１スルーホールを介して接続されており、内層面には、第１スルーホールに接続され、途中に抵抗器が挿入されているとともに、第２スルーホールを介して計測用パッドに接続されたモニタリングパターンが形成されていることを特徴とするアダプタ基板を提供する。
【００１９】
第２の発明では、抵抗器は、この抵抗器が挿入されているモニタリングパターンに接続されている第１スルーホールの近傍に配置されていることを特徴とする第１の発明のアダプタ基板を提供する。
【００２０】
第３の発明では、モニタリングパターンの特性インピーダンスを第１スルーホールの特性インピーダンスよりも高くさせたことを特徴とする第１又は第２の発明のアダプタ基板を提供する。
【００２１】
ここで、前記半導体デバイスの作動電源はプリント基板から供給を受けるが、本発明のアダプタ基板を用いた場合、半導体デバイスの電源供給ピンと、プリント基板の電源供給パッドとを直接的に接続させられなくなる。そのため、半導体デバイスへの電源供給線として、半導体デバイスの電源供給ピンと、プリント基板の電源供給パッドとを接続させるための配線（以下、この配線を半導体デバイス電源供給線という）をアダプタ基板に設ける必要がある。
【００２２】
しかしながら、この半導体デバイス電源供給線の距離が大きいと、半導体デバイスの負荷が急激に変化した場合、半導体デバイスへの電荷供給の安定性が低下し、これに伴い、半導体デバイスの動作安定性が低下する場合もありうる。
【００２３】
そこで、第４の発明では、第１から第３の発明のいずれかのアダプタ基板において、半導体デバイスへの電源供給を安定させるためのコンデンサを有するアダプタ基板を提供する。詳しくは、このアダプタ基板は、電源供給用スルーホールと、グランド層と、内層面に位置するコンデンサと、を有し、電源供給用スルーホールはコンデンサを介してグランドパターンと接続されていることを特徴とするアダプタ基板を提供する。
【００２４】
第５の発明では、以下のＡからＤのステップを含むことを特徴とするアダプタ基板を用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法を提供する。
（Ａ）第１から第４の発明のいずれかのアダプタ基板の半導体デバイス実装用パッドに、
計測すべき半導体デバイスの入出力端子を接続し、半導体デバイスをアダプタ基板に実装するステップ。
（Ｂ）評価すべきプリント基板にアダプタ基板のプリント基板接続用パッドを接続し、プリント基板にアダプタ基板を実装するステップ。
（Ｃ）計測器に接続されたプローブを前記アダプタ基板の計測用パッドに接続するステップ。
（Ｄ）半導体デバイス及びプリント基板の間に入出力信号を流し、アダプタ基板のモニタリングパターンを介してモニター用信号を取り出して計測器に取り込むステップ。
【発明の効果】
【００２５】
第１の発明のアダプタ基板によれば、このアダプタ基板が多層基板からなることにより、内層面にモニタリングパターンを配置させることができ、モニタリングパターンの長さを短くさせられるとともに、アダプタ基板を小さくさせることができる。
【００２６】
また、最上層面の半導体デバイス実装用パッドに、計測すべき半導体デバイスを接続して、アダプタ基板に半導体デバイスを実装するとともに、最下層面のプリント基板接続用パッドを評価すべきプリント基板に接続して、アダプタ基板をこのプリント基板に実装させることにより、アダプタ基板の第１スルーホールを介して、半導体デバイス及びプリント基板の間に入出力信号を流すことができる。
【００２７】
また、第１スルーホールにモニタリングパターンが接続されていることにより、このモニタリングパターンに、第１スルーホールを流れる入出力信号をモニター用信号として取り込むことができる。この際、モニタリングパターンの途中に抵抗器が挿入されていることにより、モニタリングパターンに取り込まれる信号の電流量が、第１スルーホールを流れる入出力信号の電流量にくらべて小さくなるので、モニタリングパターンが接続されていることによる第１スルーホールを流れる入出力信号への影響を小さくさせることができる。
【００２８】
第２の発明のアダプタ基板では、モニタリングパターンにおいて、第１スルーホールから抵抗器までの距離が短いものとなっているので、第１スルーホールから抵抗器にいたるまでの間に生ずるスタブによる入出力信号への影響を最小限に抑制することができる。
【００２９】
第３の発明のアダプタ基板によれば、第１スルーホールから見たモニタリングパターンのインピーダンスを高くすることにより、モニタリングパターンが存在することによる第１スルーホールを流れる入出力信号への影響をより小さくさせることができる。
【００３０】
第４の発明のアダプタ基板では、半導体デバイスへの電源供給用スルーホール及びグランド層がコンデンサで接続されていることにより、半導体デバイスの負荷が急激に変化した場合でも半導体デバイスへの電荷供給が安定し、半導体デバイスの動作安定性が確保され、アダプタ基板を用いたことによる付加要因での波形劣化を抑制することができる。
【００３１】
第５の発明の計測方法によれば、アダプタ基板から入出力信号を、第１スルーホールを流れる入出力信号に大きな影響を与えることなく取り出せるので、計測すべき半導体デバイス及びプリント基板の間に流れる入出力信号を精度よく解析することができる。
【図面の簡単な説明】
【００３２】
【図１】第１アダプタ基板の第１層上面図。
【図２】図１の領域Ａの拡大図。
【図３】第１アダプタ基板の第２層の底面図。
【図４】図３の領域Ｂの拡大図。
【図５】図４の領域Ｃにおいて抵抗器の下方を透過して見た拡大図。
【図６】第１アダプタ基板の第４層の底面図。
【図７】図６の領域Ｄの拡大図。
【図８】両面銅貼コア基材の断面構成図。
【図９】２つの両面銅貼コア基材をプリプレグを介して熱圧積層する構成を示す断面構成図。
【図１０】第２アダプタ基板の第１層の上面図。
【図１１】図１０の領域Ｅの拡大図。
【図１２】第２アダプタ基板の第２層の底面図。
【図１３】第２アダプタ基板の第５層の上面図。
【図１４】第２アダプタ基板の第６層の底面図。
【図１５】３つの両面銅貼コア基材をプリプレグを介して熱圧積層する構成を示す断面構成図。
【図１６】第３アダプタ基板の第１層の上面図。
【図１７】第３アダプタ基板の第２層の底面図。
【図１８】第３アダプタ基板の第５層の上面図。
【図１９】第３アダプタ基板の第６層の底面図。
【図２０】第１アダプタ基板の第１層に半導体デバイスを実装した状態を示す上面図。
【図２１】第１アダプタ基板を用いて半導体デバイス及びプリント基板の間の入出力信号を計測している状態を示す模式図。
【図２２】第１アダプタ基板を用いた半導体デバイス及びプリント基板の間の入力信号及びモニタリング信号の流れを示す断面模式図。
【図２３】第１アダプタ基板における電源供給の流れを示す断面模式図。
【図２４】第２アダプタ基板を用いた場合の半導体デバイス及びプリント基板の間の入力信号及びモニター用信号の流れを示す断面模式図。
【図２５】第２アダプタ基板における電源供給の流れを示す断面模式図。
【図２６】第３アダプタ基板を用いた場合の半導体デバイス及びプリント基板の間の入力信号の流れ及び電源供給を示す断面模式図。
【図２７】第３アダプタ基板における電源供給の流れを示す断面模式図。
【発明を実施するための形態】
【００３３】
図１から図７は、本発明の第１の実施形態のアダプタ基板（以下これを第１アダプタ基板という）１００の構成を示す図面であって、詳しくは、図１は第１アダプタ基板１００の最上層面である第１層１０１の上面図である。図２は図１の一点破線で囲まれた領域Ａの拡大図である。図３は第１アダプタ基板１００の内層面である第２層１０６の底面図である。図４は図３の一点破線で囲まれた領域Ｂの拡大図である。図５は図４の一点破線で囲まれた領域Ｃにおいて、抵抗器１０８の下方を透過して見た拡大図である。図６は第１アダプタ基板１００の最下層面である第４層１０９の底面図である。図７は図６の一点破線で囲まれた領域Ｄの拡大図である。
【００３４】
第１アダプタ基板１００は４層構造の多層プリント基板からなり、図１を参照すると、第１アダプタ基板１００の第１層１０１には半導体デバイス実装用パッド１０２及び計測用パッド１０３が形成されている。この半導体デバイス実装用パッド１０２は、この第１アダプタ基板１００に実装するＢＧＡパッケージを有する半導体デバイス（詳細後述）の実装用パッドの配置に対応して配置されている。
【００３５】
また、図１及び図２を参照すると、第１アダプタ基板１００には、この第１アダプタ基板１００を貫通する第１スルーホール１０４及び第２スルーホール１０５が形成されており、第１スルーホール１０４は半導体デバイス実装用パッド１０２に接続されている。また、第２スルーホール１０５は計測用パッド１０３の中に形成されている。
【００３６】
図３、図４及び図５を参照すると、第２層１０６にはモニタリングパターン１０７が形成されている。このモニタリングパターン１０７は、両端が第１スルーホール１０４及び第２スルーホール１０５に接続されている。またさらに、その途中に抵抗器１０８が挿入されている。このモニタリングパターン１０７の特性インピーダンスは第１スルーホール１０４の特性インピーダンスよりも高くさせている。
【００３７】
抵抗器１０８は、この抵抗器１０８が挿入されているモニタリングパターン１０７に接続されている第１スルーホール１０４の近傍に配置されている。また、この抵抗器１０８はチップ型のものを用い、モニタリングパターン１０７に抵抗器実装用パッド１１６を形成し、ここに実装する。
【００３８】
なお、図３及び図４において、モニタリングパターン１０７が接続されていない第１スルーホール１０４が存在する。これは、この実施の形態では、配置されているすべての第１スルーホール１０４のうち、計測をすべきものにのみ、モニタリングパターン１０７を接続配置する構成としているからである。このモニタリングパターン１０７は、必要があれば、さらに別の第１スルーホール１０４に接続配置した構成とすることもできる。
【００３９】
また、この第１アダプタ基板１００の第３層はグラウンド層（図２２及び図２３のグラウンド層１１８を参照）であり、ベタパターンで形成されている。前述の第１スルーホール１０４のうち、半導体デバイスのグラウンド接続のための第１スルーホール１０４をこのグラウンド層に接続する構成とする。
【００４０】
図６及び図７を参照すると、第１アダプタ基板１００の第４層１０９には、プリント基板接続用パッド１１０が形成されている。また、このプリント基板接続用パッド１１０は第１スルーホール１０４に接続されている。
【００４１】
ここで第１アダプタ基板１００の製造方法について説明する。この第１アダプタ基板１００は、従来知られている多層プリント基板の製造方法により製作することができる。
【００４２】
第１アダプタ基板１００は、２つの両面銅貼コア基材を積層する構成で製造する。図８は、第１アダプタ基板１００の内層コアとなる両面銅貼コア基材１５０の断面構成図である。まず、絶縁基材１６０の両面に銅箔１６１を貼り合わせてなる両面銅貼コア基材１５０を２つ用意する。１つの両面銅貼コア基材１５０の片面側に、図３に示す第２層１０６のモニタリングパターン１０７及び抵抗器実装用パッド１１６を形成し、抵抗器実装用パッド１１６に抵抗器１０８を実装する。次いで、もう１つの両面銅貼コア基材１５０の片面側に、第３層のグラウンド層を形成する。
【００４３】
図９は、２つの両面銅貼コア基材１５０をプリプレグ１５４を介して熱圧積層する構成を示す断面構成図である。図９に示すように、第２層１０６が形成された両面銅貼コア基材１５０と、第３層１６２が形成された両面銅貼コア基材１５０の第２層１０６及び第３層をプリプレグ１５４を介して向き合わせにし、熱圧積層して４層基板を得る。なお、図９では、プリプレグ１５４は２つとしているが、実際の製造にあたっては、第１アダプタ基板１００の仕上がり厚みに応じて、プリプレグ１５４の必要枚数は適宜調整する。
【００４４】
前述の様にして得られた４層基板に対し、第１スルーホール１０４及び第２スルーホール１０５を形成し、第１層１０１及び第４層１０９に、それぞれ、半導体デバイス実装用パッド１０２、計測用パッド１０３及びプリント基板接続用パッド１１０を形成する。そして、必要に応じてソルダレジスト塗布や文字印刷を行い、外形加工を施して仕上げ、第１アダプタ基板１００が得られる。
【００４５】
ここで、例えば図３において、図面に記載されている以上にさらにモニタリングパターンが必要な場合、モニタリングパターンの適切な配置が困難となる場合がある。この場合、モニタリングパターンを配置する別の内層面を設け、アダプタ基板の全体構成を例えば６層構造とすることにより、モニタリングパターンを適切に配置することができる。すなわち、必要なモニタリングパターンの配置に応じて、アダプタ基板の層数は適宜設定すればよい。
【００４６】
次に、第２の実施形態のアダプタ基板である６層構造のアダプタ基板（以下第２アダプタ基板という）について説明する。図１０は第２アダプタ基板２００の最上層である第１層２０１の上面図である。図１１は図１０の領域Ｅの拡大図である。図１２は第２アダプタ基板２００の第２層の底面図である。図１３は第２アダプタ基板２００の第５層の上面図である。図１４は第２アダプタ基板２００の最下層である第６層２０４の底面図である。なお、以下の説明及び各図面の符号について、前述の第１アダプタ基板１００と同じ構成要素については同じ符号を付している。
【００４７】
図１０及び図１１を参照すると、第２アダプタ基板２００は６層構造の多層基板からなり、図１０は、この第２アダプタ基板２００の最上層面である第１層２０１を示すものである。第２アダプタ基板２００の第１層２０１には、第１アダプタ基板１００と同様の半導体デバイス実装用パッド１０２及び計測用パッド１０３が形成されている。半導体デバイス実装用パッド１０２は、前述の第１アダプタ基板１００とものと同じ配列である。また、計測用パッド１０３は、図１０に示すように、第２アダプタ基板２００の両端にそれぞれ２列ずつ配置されている。
【００４８】
第２アダプタ基板２００には、この第２アダプタ基板２００を貫通する第１スルーホール１０４及び第２スルーホール１０５が形成されている。そして、第１スルーホール１０４は半導体デバイス実装用パッド１０２に接続されており、また、第２スルーホール１０５は計測用パッド１０３の中に形成されている。この構成は第１アダプタ基板１００と同様である。
【００４９】
図１２を参照すると、第２層２０２には、第１アダプタ基板１００と同様にモニタリングパターン１０７が形成されている。このモニタリングパターン１０７は、両端がそれぞれ第１スルーホール１０４及び外側の列の第２スルーホール１０５に接続されているとともに、その途中に抵抗器１０８が挿入されている。第２スルーホール１０５は、半導体デバイス実装用パッド１０２の配列に合わせ、外側に２列の配置となっている。また、モニタリングパターン１０７の特性インピーダンスを第１スルーホール１０４の特性インピーダンスよりも高くさせている。
【００５０】
抵抗器１０８は、この抵抗器１０８が挿入されているモニタリングパターン１０７に接続されている第１スルーホール１０４の近傍に配置されている。また、抵抗器１０８はチップ型のものを用い、モニタリングパターン１０７に抵抗器実装用パッド１１６を形成しておき、これに実装する。この構成についても、第１アダプタ基板１００と同様である。
【００５１】
第２アダプタ基板２００の内層面である第３層及び第４層はグラウンド層である。それぞれ、ベタパターンで形成されており、さらに、これらは、スルーホールで接続されている。なお、ここでは第３層及び第４層は図示していない。
【００５２】
図１３を参照すると、第５層２０３は第２層２０２と同様の構成であり、モニタリングパターン１０７及びこれに挿入された抵抗器１０８が設けられており、モニタリングパターン１０７の一端は第１スルーホール１０４に、他端は内側の第２スルーホール１０５に接続されている。また、このモニタリングパターン１０７の特性インピーダンスは、第１スルーホール１０４の特性インピーダンスよりも高くさせている。
【００５３】
図１４を参照すると、は第２アダプタ基板２００の最下層面である第６層２０４の底面図である。第２アダプタ基板２００の第６層２０４には、プリント基板接続用パッド１１０が形成されているとともに、このプリント基板接続用パッド１１０は、第１スルーホール１０４に接続されている。
【００５４】
この第２アダプタ基板２００の製造方法は、前述の第１アダプタ基板１００の製造方法に準ずる。ここで、これを説明する。
【００５５】
第２アダプタ基板２００の製造にあたっては、前述の両面銅貼コア基材１５０を３つ用意する。次いで、第１アダプタ基板１００の第２層１０６と同様に、１つの両面銅貼コア基材１５０の片面側に第２層２０２のモニタリングパターン１０７及び抵抗器実装用パッド１１６を形成し、抵抗器１０８を抵抗器実装用パッド１１６に実装する。
【００５６】
次いで、もう１つの両面銅貼基材１５０の両面に、それぞれ、第３層及び第４層を形成する。さらに、残りの１つの両面銅貼基材１５０の片側に、第２層２０２と同様に、第５層２０３のモニタリングパターン１０７及び抵抗器実装用パッド１１６を形成し、抵抗器１０８を抵抗器実装用パッド１１６に実装する。
【００５７】
図１５は、３つの両面銅貼コア基材１５０をプリプレグ１５４を介して熱圧積層する構成を示す断面構成図である。図１５に示すように、３つの両面銅貼コア基材１５０において、第２層２０２及び第３層、第４層及び第５層２０３を、プリプレグ１５４を介してそれぞれ向き合わせにし、熱圧積層して６層基板とする。
【００５８】
そして、この６層基板を、前述の第１アダプタ基板１００と同様に、第１スルーホール１０４及び第２スルーホール１０５を形成し、第１層１０１及び第４層１０９に、それぞれ、半導体デバイス実装用パッド１０２、計測用パッド１０３及びプリント基板接続用パッド１１０を形成する。そして、必要に応じてソルダレジスト塗布や文字印刷を行い、外形加工を施して仕上げ、第２アダプタ基板２００が得られる。
【００５９】
次に、第３の実施形態として、半導体デバイスへの電源供給を安定化させるためのコンデンサを有するアダプタ基板（以下第３アダプタ基板という）について説明する。
【００６０】
図１６は第３アダプタ基板３００の最上層である第１層３０４の上面図である。図１７は第３アダプタ基板３００の第２層３０５の底面図である。図１８は第３アダプタ基板３００の第５層３０６の上面図である。図１９は第３アダプタ基板３００の最下層である第６層３０７の底面図である。なお、以下、第１アダプタ基板１００及び第２アダプタ基板２００と同一の構成要素については、同一の符号を付している。
【００６１】
この第３アダプタ基板３００の構成は、前述の第２アダプタ基板２００の構成に準ずるものである。図１６を参照すると、第３アダプタ基板３００の第１層３０４の構成は、第２アダプタ基板２００の第１層２０１の構成に準ずるので、詳細説明は、図１０に関する説明を参照されたい。
【００６２】
図１７及び図１８を参照すると、第３アダプタ基板３００の第２層３０５及び第５層３０６の構成は、それぞれ、第２アダプタ基板２００の第２層２０２及び第５層２０３の構成に準ずるが、第３アダプタ基板３００においては、さらに、これらの層にコンデンサ３０１が実装された構成としている。このコンデンサ３０１は、半導体デバイスへの電源供給用スルーホールとグランド層とを接続する構成となっている。なお、図１７及び図１８においては、コンデンサ３０１に対してはそれぞれ数箇所しか符号を付していないが、図面中に記載のハッチングを施している部位は、すべてコンデンサ３０１を示す。
【００６３】
第３アダプタ基板３００の製造方法は、第２アダプタ基板２００の製造方法に準ずるが、第２層３０５及び第５層３０６の形成において、コンデンサ実装用パターン３０８及びコンデンサ実装用パッド（図示せず）を形成し、コンデンサ実装用パッド３０１を実装する。
【００６４】
次に、前述の第１アダプタ基板１００、第２アダプタ基板２００及び第３アダプタ基板３００を用いた半導体デバイス及びプリント基板の間の入出力信号の解析方法について説明する。
【００６５】
図２１は、第１アダプタ基板１００を用いて半導体デバイス１１１及び評価すべきプリント基板１１２の間の入出力信号を計測している状態を示す模式図であり、第１アダプタ基板１００の正面方向から見た状態を示している。
【００６６】
詳しくは、この解析方法は、以下のＡからＤのステップによるものである。Ａのステップは、第１アダプタ基板１００の半導体デバイス実装用パッド１０２に、計測すべき半導体デバイス１１１の入出力端子１１３を接続し、半導体デバイス１１１を第１アダプタ基板１００に実装するステップである。具体的には、第１アダプタ基板１００の半導体デバイス実装用パッド１０２に、計測すべき半導体デバイス１１１の入出力端子１１３を、半田ボール１１７を介して接続し、半導体デバイス１１１を第１アダプタ基板１００に実装する。
【００６７】
図２０は、第１アダプタ基板１００の第１層１０１にＢＧＡパッケージを有する半導体デバイス１１１を実装した状態を示す上面図である。
【００６８】
Ｂのステップは、評価すべきプリント基板１１２に第１アダプタ基板１００のプリント基板接続用パッド１１０を接続し、プリント基板１１２に第１アダプタ基板１００を実装するステップである。具体的には、第１アダプタ基板１００のプリント基板接続用パッド１１０を、計測すべきプリント基板１１２に半田ボール１１７を介して接続し、第１アダプタ基板１００をプリント基板１１２に実装する。
【００６９】
Ｃのステップは、計測器に接続されたプローブ１１５を第１アダプタ基板１００の計測用パッド１０３に接続するステップである。
【００７０】
Ｄのステップは、半導体デバイス１１１及びプリント基板１１２の間に入出力信号を流し、第１アダプタ基板１００のモニタリングパターン１０７を介してモニタリング信号を取り出して計測器に取り込むステップである。
【００７１】
なお、計測器１１４としては、例えば、入出力信号の波形を計測する場合はオシロスコープを用いる。また、入出力信号の論理判定を解析する場合は、ロジックアナライザを用いる。
【００７２】
図２２は、第１アダプタ基板１００を用いた半導体デバイス１１１及びプリント基板１１２の間の入力信号１１９及びモニター用信号１２０の流れを示す断面模式図である。図２２を参照すると、プリント基板１１２から半導体デバイス１１１に送られる入力信号１１９は、プリント基板１１２の実装パッド１２１及び第１アダプタ基板１００の第４層に位置するプリント基板接続用パッド１１０を介して第１アダプタ基板１００の第１スルーホール１０４を流れ、さらに、第１アダプタ基板１００の第１層に位置する半導体デバイス実装用パッド１０２を介して、半導体デバイス１１１に流れる。
【００７３】
一方、第１スルーホール１０４にはモニタリングパターン１０７が接続されており、入力信号１１９が第１スルーホール１０４を流れる際にモニタリングパターン１０７にモニター用信号１２０が取り込まれる。そして、モニター用信号１２０は、第２スルーホール１０５及びこれに接続された計測用パッド１０３を介してプローブ１１５に流れる。
【００７４】
この際、モニタリングパターン１０７の途中に抵抗器１０８が挿入され、かつ、モニタリングパターン１０７の特性インピーダンスが第１スルーホール１０４の特性インピーダンスが高くなっているので、モニタリング信号１２０の電流量は、半導体デバイス１１１の方向に流れる入力信号１１９の電流量に比べて小さくなる。これにより、モニタリングパターン１０７が接続されていることによる入力信号１１９への影響が小さくなる。
【００７５】
なお、図２２において、グラウンド層１１８は第１アダプタ基板１００の第３層に位置しており、このグラウンド層１１８は、第１アダプタ基板１００における基準電位となるとともに、モニタリングパターン１０７のリファレンスとして機能する。
【００７６】
図２３は、第１アダプタ基板１００における半導体デバイスへの電源供給の流れ３０３を示す断面模式図である。図２３を参照すると、半導体デバイス１１１への電源供給は、第１スルーホール１０４のうち、入力信号１１９が流れないものがその使用に供される。
【００７７】
次に、第２アダプタ基板２００を用いた半導体デバイス及びプリント基板の間の入出力信号の解析方法についても、前述の第１アダプタ基板１００を用いた解析方法に準ずるものであり、すなわち、図２１において、第１アダプタ基板１００に代えて、第２アダプタ基板２００を用いるものである。
【００７８】
図２４は、第２アダプタ基板２００を用いた場合の半導体デバイス１１１及びプリント基板１１２の間の入力信号１１９、２０５及びモニター用信号１２０、２０６の流れを示す断面模式図である。
【００７９】
図２４を参照すると、プリント基板１１２から半導体デバイス１１１に送られる入力信号１１９は、図面中の右方に位置するプリント基板１１２の実装パッド１２１及び図面中の右方に位置するプリント基板接続用パッド１１０を介して図面中の右方に位置する第１スルーホール１０４を流れ、この第１スルーホール１０４に接続された、図面中の情報に位置する第２層のモニタリングパターン１０７にモニター用信号１２０が取り込まれる。そして、モニター用信号１２０は、図面中の左方に位置する第２スルーホール１０５及びこれに接続された計測用パッド１０３を介してプローブ１１５に流れる。
【００８０】
同じく、入力信号２０５は、図面中の左方に位置するプリント基板１１２の実装パッド１２１及び図面中の左方に位置するプリント基板接続用パッド１１０を介して、同じく図面中の左方に位置する第１スルーホール１０４に流れ、モニター用信号２０６がこれに接続された第５層のモニタリングパターン１０７（図面中の下方に位置する）に取り込まれ、さらに、図面中の右方に位置する第２スルーホール１０５に流れ、右方の計測用パッド１０３に流れる。
【００８１】
なお、図２２において、上方に位置するグラウンド層１１８は、第２アダプタ基板２００の第３層に、下方に位置するグラウンド層１１８は第４層に位置し、ともにこの第２アダプタ基板２００における基準電位となるとともに、それぞれ、第２層のモニタリングパターン１０７及び第５層のモニタリングパターン１０７のリファレンスとして機能する。
【００８２】
図２５は、第２アダプタ基板２００における電源供給の流れを示す断面模式図である。第２アダプタ基板２００においても、第１アダプタ基板１００と同様に、入力信号１１９が流れない第１スルーホール１０４が、半導体デバイス１１１への電源供給に供される。
【００８３】
次に、第３アダプタ基板３００を用いた半導体デバイス及びプリント基板の間の入出力信号の解析方法についても、前述の第１アダプタ基板１００又は第２アダプタ基板２００を用いた解析方法に準ずる。すなわち、図２１において、第１アダプタ基板１００に代えて第３アダプタ基板３００を用いる。
【００８４】
図２６は、第３アダプタ基板３００を用いた場合の半導体デバイス１１１及びプリント基板１１２の間の入力信号の流れ及び電源供給を示す断面模式図である。図２６を参照すると、スルーホール３０２を介して電源供給がなされ、半導体デバイス１１１の負荷が急激に変化した場合でも、半導体デバイス１１１への電荷供給が安定し、半導体デバイス１１１の動作安定性が確保され、もって、第３アダプタ基板３００を用いたことによる付加要因での波形劣化を抑制することができる。
【００８５】
図２７は、第３アダプタ基板３００における電源供給の流れを示す断面模式図である。図２７を参照すると、半導体デバイスへ１１１への電源供給は、入力信号の流れない第１スルーホール１０４が供されるとともに、同じく入力信号の流れない第１スルーホール１０４であって、グラウンド層１１８に接続された第１スルーホール１０４により、半導体デバイス１１１のグラウンド用パッドと、プリント基板のグラウンド用パッドが接続されている。
【符号の説明】
【００８６】
１００  第１アダプタ基板
１０１  第１層
１０２  半導体デバイス実装用パッド
１０３  計測用パッド
１０４  第１スルーホール
１０５  第２スルーホール
１０６  第２層
１０７  モニタリングパターン
１０８  抵抗器
１０９  第４層
１１０  プリント基板接続用パッド
１１１  半導体デバイス
１１２  プリント基板
１１３  入出力端子
１１４  計測器
１１５  プローブ
１１６  抵抗器実装用パッド
１１７  半田ボール
１１８  グラウンド層
１１９  入力信号
１２０  モニター用信号
１２１  実装パッド
１５０  両面銅貼コア基材
１５１  第３層
１５２  内層コア
１５３  片面銅貼基材
１５４  プリプレグ
１６０  絶縁基材
１６１  銅箔
１６２  第３層
２００  第２アダプタ基板
２０１  第１層
２０２  第２層
２０３  第５層
２０４  第６層
２０５  入力信号
２０６  モニター用信号
３００  第３アダプタ基板
３０１  コンデンサ
３０３  電源供給の流れ。
３０４  第１層
３０５  第２層
３０６  第５層
３０７  第６層
３０８  コンデンサ実装用パターン
【図１】
2011129856.tif 000003
【図２】
2011129856.tif 000004
【図３】
2011129856.tif 000005
【図４】
2011129856.tif 000006
【図５】
2011129856.tif 000007
【図６】
2011129856.tif 000008
【図７】
2011129856.tif 000009
【図８】
2011129856.tif 000010
【図９】
2011129856.tif 000011
【図１０】
2011129856.tif 000012
【図１１】
2011129856.tif 000013
【図１２】
2011129856.tif 000014
【図１３】
2011129856.tif 000015
【図１４】
2011129856.tif 000016
【図１５】
2011129856.tif 000017
【図１６】
2011129856.tif 000018
【図１７】
2011129856.tif 000019
【図１８】
2011129856.tif 000020
【図１９】
2011129856.tif 000021
【図２０】
2011129856.tif 000022
【図２１】
2011129856.tif 000023
【図２２】
2011129856.tif 000024
【図２３】
2011129856.tif 000025
【図２４】
2011129856.tif 000026
【図２５】
2011129856.tif 000027
【図２６】
2011129856.tif 000028
【図２７】
2011129856.tif 000029