(57)【要約】      （修正有）【課題】ＷＣＳＰの再配線を用いて、回路から発生するノイズが他の回路ブロックへ干渉することを防ぎ、特性劣化を防止できる半導体装置を提供する。【解決手段】２以上の回路ブロック１、２が形成される半導体基板と、前記半導体基板の回路形成面上に配置され外部端子３ａ〜３ｅ、４ａ〜４ｅが先端に設けられるポストと、該ポストの基端と前記半導体基板の回路形成面における前記回路ブロック１、２の電極端子とを接続する再配線１２ａ、１２ｂ、１６ａ、１６ｂとが樹脂封止された封止樹脂層とを備える半導体装置において、前記２以上の回路ブロック１、２のうち少なくとも１つの回路ブロック１、２では、接地用の前記電極端子と接地用の前記外部端子３ａ〜３ｅ、４ａ〜４ｅとを接続する前記再配線１２ａ、１２ｂ、１６ａ、１６ｂが自回路ブロック１、２の形成領域の全部または一部を覆うように設けられている。【選択図】図１
2011071256.tif 000002
【特許請求の範囲】
【請求項１】
２以上の回路ブロックが形成される半導体基板と、前記半導体基板の回路形成面上に配置され外部端子が先端に設けられるポストと、該ポストの基端と前記半導体基板の回路形成面における前記回路ブロックの電極端子とを接続する再配線とが樹脂封止された封止樹脂層とを備える半導体装置において、
前記２以上の回路ブロックのうち少なくとも１つの回路ブロックでは、接地用の前記電極端子と接地用の外部端子が設けられる前記ポストとを接続する前記再配線が自回路ブロックの形成領域の全部または一部を覆うように設けられている
ことを特徴とする半導体装置。
【請求項２】
前記自回路ブロックの接地用の電極端子には、前記半導体基板のサブストレートの電位を前記回路形成面の接地電位に保持するために設けられるコンタクトであって前記自回路ブロックの周囲に設けられるコンタクトが接続される接地用の電極端子が含まれていることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置のパッケージ形成技術として、ＷＣＳＰ（Wafer level Chip Size Package／Wafer level Chip Scale Package：ウェハーレベルＣＳＰ）が知られている。ＷＣＳＰでは、ウェハーから半導体チップを切り離す前の各チップの集積回路を形成した表面側において、回路形成領域上に、先端に外部端子を設ける柱状の電極(ポスト)を格子状に配置し、各ポストの基端と回路形成領域周辺表面のトップメタル（最上層の配線層）に形成した電極パッドとを再配線によって接続し、外部端子を設けることができるように先端を露出させたポストと再配線との全体を樹脂封止した封止樹脂層がチップの表面（回路形成面）に接合された状態を形成し、この状態のウェハーをダイシングすることで、半導体チップの外径寸法とほぼ同じ外径寸法にパッケージングされた半導体装置が得られる。このＷＣＳＰによる半導体装置は、携帯機器など小型化・軽量化などの要請が強い電子機器で使用されている。
【０００３】
ところで、このＷＣＳＰによる半導体装置においては、回路の形成領域面上に前記外部端子を配置して該形成領域上を通る再配線を行うと、該再配線と回路との間で電磁気的な干渉が起こり、回路特性に悪影響を与える。このような電気的な干渉はチップ上の配線と再配線の間の寄生容量を介した結合が原因であり、特に高周波回路の特性が影響を受けやすい。例えば、発振回路であればインダクタの形成領域上に再配線を行うと、インダクタのインダクタンスやＱ値が設計値と異なる値になり、所望の発振特性が得られないことが起こる。そのため、従来では、発振回路などの高周波回路の形成領域では、該形成領域上を避けて再配線し、外部端子を設けるポストは該形成領域の周辺に配置されている（例えば、特許文献１参照）。
【０００４】
一方、回路から設計想定外の信号や想定外の経路を介して所望信号が出力された場合、それらは不要信号となり、周辺の隣接回路に対するノイズとなる。従来の半導体装置においては、同じ半導体チップ上に複数の回路が含まれている場合、該個々の回路はチップ上ではシールドされていないので、その発生するノイズレベルが大きいと、チップ上あるいはサブストレートを介した回り込みによって他の回路ブロックに悪影響を与え、特性劣化を招来するという問題がある。デジタル回路やアナログ回路（例えばＡ／Ｄ変換回路など）がノイズ源となり、影響を受けやすいアナログ回路が特性劣化する問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１１２７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上記に鑑みてなされたものであり、ＷＣＳＰの再配線により、回路から発生するノイズが他の回路ブロックへ干渉することを防ぎ特性劣化を防止できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願発明の一態様によれば、２以上の回路ブロックが形成される半導体基板と、前記半導体基板の回路形成面上に配置され外部端子が先端に設けられるポストと、該ポストの基端と前記半導体基板の回路形成面における前記回路ブロックの電極端子とを接続する再配線とが樹脂封止された封止樹脂層とで構成される半導体装置において、前記２以上の回路ブロックのうち少なくとも１つの回路ブロックでは、接地用の前記電極端子と接地用の外部端子が設けられる前記ポストとを接続する前記再配線が自回路ブロックの形成領域の全部または一部を覆うように設けられている半導体装置が提供される。
【発明の効果】
【０００８】
本発明によれば、ＷＣＳＰの再配線により、回路から発生するノイズが他の回路ブロックへ干渉することを防ぎ特性劣化を防止できる半導体装置を実現できるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置の再配線構造における再配線領域を抜き出して示す平面模式図である。
【図２】図２は、図１に示す半導体装置の再配線構造の構成を示すＡ−Ａ線矢視断面模式図である。
【図３】図３は、比較例の半導体装置の再配線構造における再配線領域を抜き出して示す平面模式図である。
【図４】図４は、図３に示す半導体装置の再配線構造の構成を示すＢ−Ｂ線矢視断面模式図である。
【図５】図５は、本発明の第２の実施の形態に係る半導体装置の再配線構造における再配線領域を抜き出して示す平面模式図である。
【図６】図６は、図５に示す半導体装置の再配線構造の構成を示すＣ−Ｃ線矢視断面模式図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、本発明の実施の形態に係る半導体装置を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
【００１１】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置の再配線構造における再配線領域を抜き出して示す平面模式図である。図２は、図１に示す半導体装置の再配線構造の構成を示すＡ−Ａ線矢視断面模式図である。図３は、比較例の半導体装置の再配線構造における再配線領域を抜き出して示す平面模式図である。図４は、図３に示す半導体装置の再配線構造の構成を示すＢ−Ｂ線矢視断面模式図である。
【００１２】
図１と図３では、隣接する２つの回路ブロック１，２と、それらの周辺に存在する外部端子３ａ〜３ｅ、および外部端子４ａ〜４ｅとが概念的に示されている。図示例では、外部端子３ａ〜３ｅと外部端子４ａ〜４ｅとのうち、外部端子３ａ，３ｂ，４ｂが回路ブロック１に関わる外部端子であり、外部端子３ｄ，４ｅが回路ブロック２に関わる外部端子である。また、図示例では、回路ブロック１に関わる外部端子３ｂは接地端子であり、その他の外部端子は信号端子と接地端子とが混在している。
【００１３】
図２と図４に示すように、ＷＣＳＰによる半導体装置は、半導体基板５と封止樹脂層６とで構成される。半導体基板５の回路ブロック１，２を形成した回路形成領域上に、トップメタルを除いて被覆する保護膜７を介して封止樹脂層６が形成されている。封止樹脂層６にはポスト（柱状電極）８が配置されている。このポスト８の先端に外部端子３ａ〜３ｅが設けられ、このポスト８の基端と回路形成面上のトップメタルとの間が再配線によって接続される。つまり、ポスト８は、再配線の一部になっていると言える。外部端子３ａ〜３ｅ（示されていない外部端子４ａ〜４ｅも含む）を除いてそれらが樹脂封止されている。
【００１４】
まず、本実施の形態の理解を容易にするため、図３と図４を参照して、比較例の半導体装置における再配線構造について簡単に説明する。
【００１５】
図３において、回路ブロック１では、回路形成領域９の周辺３箇所にトップメタル１０ａ，１０ｂ，１０ｃが配置され、それぞれに電極パッド１１ａ，１１ｂ，１１ｃが設けられている。電極パッド１１ａ，１１ｂ，１１ｃは、それぞれ、再配線１２ａ，１２ｂ，１２ｃによって外部端子３ａ，４ｂ，３ｂと接続されている。
【００１６】
また、回路ブロック２では、回路形成領域１３の周辺２箇所にトップメタル１４ａ，１４ｂが配置され、それぞれに電極パッド１５ａ，１５ｂが設けられている。電極パッド１４ａ，１４ｂは外部端子４ｅ，３ｄと再配線１７ａ，１７ｂによって接続されている。
【００１７】
図３と図４に示す再配線構造では、隣接する２つの回路ブロック１，２のうち、一方の回路ブロック１が他方の回路ブロック２に対しノイズ源となる場合に、回路ブロック１が発生するノイズ１７が回路ブロック２へ干渉する。
【００１８】
そこで、本実施の形態では、図３において外部端子（接地端子）３ｂとトップメタル１０ｃの電極パッド１１ｃとを接続していた再配線１２ｃに代えて、図１に示すように、該再配線１２ｃを回路ブロック１の形成領域９全面に拡大したのに相当する再配線層１８を電極パッド１１ａ，１１ｂ領域を避けて形成した。再配線層１８は、他の再配線と同様に銅材で形成されるので、電気的な遮蔽効果が得られるシールドになっている。
【００１９】
この図１、図２に示す再配線構造によれば、回路ブロック１の形成領域全面を覆う再配線層１８は外部端子３ｂを通して接地（ＧＮＤ）に接続されるので、回路ブロック１が発生するノイズ１７を、接地された再配線層１８が遮蔽するため、隣の回路ブロック２に干渉することが防止され、回路ブロック２の特性劣化を防ぐことができる。
【００２０】
なお、図１、図２では、シールドである再配線層１８は、ノイズ源となる回路ブロック１の形成領域全面を覆うように形成した場合を示したが、回路ブロック１の形成領域の一部を覆うように形成してもよい。
【００２１】
また、図１、図２では、ノイズ源となる回路ブロック１においてシールドである再配線層を設ける場合を示したが、それに代えて回路ブロック２において同様のシールドを設けるようにしてもよい。これによっても回路ブロック１が発するノイズが回路ブロック２に漏れ込むのを防ぐことができる。
【００２２】
ここで、ノイズ源は、高周波回路やデジタル回路、アナログ回路（例えばＡ／Ｄ変換回路）などであるが、回路形成領域上に再配線（本実施の形態では区別するため再配線層と称している）を設けると、特性が劣化する回路ブロックは除かれる。この場合は、ノイズの影響による劣化を避けたい他の回路ブロックの方に再配線層によるシールドを設ければよい。
【００２３】
以上のように、本第１の実施の形態によれば、２以上の回路ブロックが形成される半導体基板と、前記半導体基板の回路形成面における前記回路ブロックの電極端子を外部端子に再配線により接続するための封止樹脂層とで構成される半導体装置において、前記２以上の回路ブロックのうち少なくとも隣接する２つの回路ブロックの一方の回路ブロックでは、接地用の前記電極端子と接地用の前記外部端子とを接続する前記再配線が自回路ブロックの形成領域の全部または一部を覆うように設けられているので、自回路ブロックがノイズ源である場合は、隣接する他の回路ブロックへの不要なノイズの回り込みを抑えて該他の回路ブロックの特性劣化を防ぐことができ、また、自回路ブロックに隣接する他の回路ブロックがノイズ源である場合は、該ノイズ源から自回路ブロックへの不要なノイズの回り込みを抑えて自回路ブロックの特性劣化を防ぐことができる。
【００２４】
（第２の実施の形態）
図３は、本発明の第２の実施の形態に係る半導体装置の再配線構造における再配線領域を抜き出して示す平面模式図である。図４は、図３に示す半導体装置の再配線構造の構成を示すＣ−Ｃ線矢視断面模式図である。
【００２５】
図３では、説明を容易にするため、１つの回路ブロック２０と、その周辺に存在する外部端子２１ａ〜２１ｈとが概念的に示されている。回路ブロック２０は、ノイズ源となる回路ブロック、または、隣接するノイズ源の影響を回避したい回路ブロックのいずれか一方である。
【００２６】
回路ブロック２０では、回路形成領域の周辺５箇所にトップメタル２２ａ〜２２ｆが配置され、それぞれに電極パッド２３ａ〜２３ｊが設けられている。図示例では信号用の電極パッド２３ｃは、再配線２４によって外部端子（信号端子）２１ｃと接続されている。そして、残りの電極パッド２３ａ，２３ｂ，２３ｄ〜２３ｊは、接地用であり、第１の実施の形態にて説明したのと同様の趣旨で、回路形成領域を覆うように形成した再配線層２５により外部端子（接地端子）２１ｅに接続されている。
【００２７】
以上の構成は第１の実施の形態（図１）にて説明したのと同じである。第１の実施の形態（図２）では、本願発明の基本概念を説明するために、図示を省略したが、半導体基板５の内部構造は、具体的には図４に示すようになっている。なお、図４では、隣接するもう一つの回路ブロック２６も示されている。識別符号は、図２と同一構成要素には同一の符号を付してある。回路ブロック２６も回路形成領域の上面は、回路ブロック２０と同様に、トップメタル３０ａ，３０ｂを除いて保護膜７が被覆している。
【００２８】
すなわち、図４に示すように、２以上の回路ブロックが形成される半導体基板５は、厚さ方向に、サブストレート２７と、その上に集積回路が形成されている回路形成層２８とで構成される。サブストレート２７の電位は、回路形成層２８におけるトランジスタの動作に影響を与える。
【００２９】
そのため、各回路ブロック内あるいは周囲には、図４に示すようなコンタクト２９ａ，２９ｂが回路形成層２８を貫通して設けられている。図４に示す例では、コンタクト２９ａ，２９ｂは、サブストレート２７とトップメタル２２ｄ，２２ｆの電極パッド２３ｆ，２３ｉとの間を接続している。このように、各回路ブロックの周囲に設けられるコンタクトは、サブストレート２７と回路形成面に存在する接地用の電極端子（トップメタルに形成した電極パッド）との間を接続している。
【００３０】
本実施の形態では、再配線層２５は、図４に示すように、コンタクト２９ａ，２９ｂが接続されるトップメタル２２ｄ，２２ｆの電極パッド２３ｅ，２３ｊに接続されている。つまり、図４では、再配線層２５がコンタクト２９ａ，２９ｂ上の電極パッドに接続されている例が示されている。再配線層２５は、その形成態様によっては、コンタクトの配置位置近傍に配置されて該コンタクトに接続される電極パッドに接続される。再配線層２５は、回路ブロック２０の周囲に設けられる全てのコンタクトに接続されるが、個別に接続されてもよく、複数個がまとまって１つの電極パッドを経由して接続されてもよい。
【００３１】
この構成によれば、回路ブロック２０は、接地（ＧＮＤ）に接続される再配線層２５
と、接地電位の保持されるサブストレート層２７と、回路ブロック２０を取り囲んで両者間を接続するコンタクトも有効な遮蔽となり、より一層シールド効果を高めることができる。
【００３２】
以上のように、本第２の実施の形態によれば、第１の実施の形態にて示したように接地された再配線で自回路ブロックの形成領域の全部または一部を覆う場合、該再配線を自回路ブロックの周囲に設けられるコンタクトにも接続するので、回路ブロック間にもアイソレーションをとることができる。したがって、自回路ブロックから隣接する他の回路ブロックへの干渉や、隣接する他の回路ブロックから自回路ブロックへの干渉を、より一層確実に抑制して特性劣化を防ぐことができる。
【符号の説明】
【００３３】
１，２，２０，２６  回路ブロック、３ａ〜３ｅ，４ａ〜４ｅ，２１ａ〜２１ｈ  外部端子、５  半導体基板、６  封止樹脂層、  ８  ポスト、１０ａ〜１０ｃ，１４ａ，１４ｂ，２２ａ〜２２ｆ  トップメタル、１１ａ〜１１ｃ，１５ａ，１５ｂ，２３ａ〜２３ｊ  電極パッド、１２ａ，１２ｂ，１６ａ，１６ｂ  再配線、１８，２５  再配線層、２７  サブストレート層、２８  回路形成層、２９ａ，２９ｂ  コンタクト。
【図１】
2011071256.tif 000003
【図２】
2011071256.tif 000004
【図３】
2011071256.tif 000005
【図４】
2011071256.tif 000006
【図５】
2011071256.tif 000007
【図６】
2011071256.tif 000008