(57)【要約】【課題】積層配線基板の配線層をキャパシタ下部電極として利用する場合に、密着強度を上げる微細凹凸の形成がキャパシタ特性や信頼性に不利益を与えないようにする。【解決手段】配線層（１４）の一部を被覆するＭＩＭ構造体を形成し、これに覆われていない配線層表面に微細凹凸を形成する。その上に絶縁基板１９ａを貼り合わせ、容量素子部分の絶縁基板１９ａを開口させて、そこに容量素子の電極取出し配線（２４）を形成する。【選択図】図９
2011129665.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板に配線層と他の絶縁基板とを交互に１回以上重ねて貼り合わせた積層基板構造の形成において絶縁基板を貼り合わせる前に配線層の上面の少なくとも一部を被覆する容量素子積層体を形成するステップと、
前記容量素子積層体に覆われていない前記配線層の表面に貼り合わせ時の密着性確保のために微細凹凸を形成するステップと、
前記容量素子積層体の側に絶縁基板を貼り合わせるステップと、
前記容量素子積層体の上面の一部が露出する第１開口部と、前記配線層の上面の一部が露出する第２開口部を前記貼り合わせた絶縁基板に形成するステップと、
前記第１および第２開口部に、容量素子の電極取出し配線を形成するステップと、
を含む積層配線基板の製造方法。
【請求項２】
前記容量素子積層体は、
下部電極層と
下部電極層上に、前記絶縁基板の耐熱温度以下、室温以上で形成される結晶質金属酸化物を含むキャパシタ誘電体膜と、
前記キャパシタ誘電体膜の上の上部電極と
を有する請求項１に記載の積層配線基板の製造方法。
【請求項３】
前記キャパシタ誘電体膜は、前記絶縁基板の耐熱温度以下、室温以上で形成される結晶質金属酸化物を含む
請求項２に記載の積層配線基板の製造方法。
【請求項４】
前記絶縁基板の耐熱温度が２００℃である
請求項３に記載の積層配線基板の製造方法。
【請求項５】
前記下部電極の材料がニッケル（Ｎｉ）またはプラチナ（Ｐｔ）である
請求項４に記載の積層配線基板の製造方法。
【請求項６】
前記上部電極の材料が銅（Ｃｕ）であり、その表面に前記凹凸が形成される
請求項５に記載の積層配線基板の製造方法。
【請求項７】
絶縁基板に配線層と他の絶縁基板とを交互に１回以上重ねて貼り合わせた積層基板構造の形成において絶縁基板を貼り合わせる前に配線層の上面の少なくとも一部を被覆する保護導電層を形成するステップと、
前記保護導電層に覆われていない前記配線層の表面に貼り合わせ時の密着性確保のために微細凹凸を形成するステップと、
前記保護導電層の側に絶縁基板を貼り合わせるステップと、
前記保護導電層の上面の一部が露出する第１開口部と、前記配線層の上面の一部が露出する第２開口部を前記貼り合わせた絶縁基板に形成するステップと、
前記第１開口部に露出する保護導電層の一部を下地の配線層と選択的に除去するステップと、
キャパシタ誘電体膜を前記第１開口部内の少なくとも開口底面に選択的に形成するステップと、
前記第１および第２開口部に、容量素子の電極取出し配線を形成するステップと、
を含む積層配線基板の製造方法。
【請求項８】
前記キャパシタ誘電体膜は、前記絶縁基板の耐熱温度以下、室温以上で形成される結晶質金属酸化物を含む
請求項７に記載の積層配線基板の製造方法。
【請求項９】
前記絶縁基板の耐熱温度が２００℃である
請求項８に記載の積層配線基板の製造方法。
【請求項１０】
前記下部電極の材料がニッケル（Ｎｉ）またはプラチナ（Ｐｔ）である
請求項９に記載の積層配線基板の製造方法。
【請求項１１】
前記上部電極の材料が銅（Ｃｕ）であり、その表面に前記凹凸が形成される
請求項１０に記載の積層配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板の片面または両面に配線層と他の絶縁基板とを交互に１回以上繰り返して積層させ、その内部に容量素子を有する積層配線基板の製造方法に関する。
【背景技術】
【０００２】
プリント配線基板等の積層配線基板の内部に平行平板型の容量素子を形成する技術開発が活発化している。
積層配線基板は、コア基板の両面に配線層と絶縁層を交互に形成して多層配線基板とするタイプが多い。
容量素子の大容量化、高精度化、容量値のバラツキ低減といった一般的な容量素子の改善の他に、積層配線基板に内蔵させることに伴う不利益を排除することが、取り組むべき課題として挙げられる。
【０００３】
絶縁ベース材の斜面を利用して誘電体膜を成膜し、これにより単位占有面積あたりの容量値を増大させるもの（例えば特許文献１）が知られている。
また、薄い均一なキャパシタ誘電体膜を形成する下地面の工夫として、キャパシタ誘電体膜が成膜される絶縁層と配線層（下部電極）の上面を平坦化する技術が知られる（例えば、特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１５９６８６号公報
【特許文献２】特開２００７−１９５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
積層配線基板において、多層化のために絶縁基板を貼り付ける場合、その貼り付け面には導電性の配線がかなりの面積占有率で配置されていることから、貼り付けに際して基板間の密着性を高める必要がある。そのため配線層が形成されている側の絶縁基板において、配線層表面に細かな凹凸を形成して、いわゆるアンカー効果をもたせるための技術として機械的結合強度を増す処理が知られている。
代表的なものでは、いわゆる黒化処理と還元処理が知られる。黒化処理では、配線である銅の表面を酸化して酸化銅の微細な針状結晶を形成させる。還元処理は、酸化処理の後に還元処理を施し耐酸性を付与する。これにより、銅配線表面に針状の凹凸を形成しアンカー効果を持たせて、絶縁基板間の密着性を向上させる。
このような微細凹凸を形成する技術は、コア基板と絶縁層（一般には樹脂層）との界面での剥離を防止する意味で、積層配線基板には必須である。
【０００６】
しかしながら、針状の凹凸が容量素子の誘電体膜を形成する箇所の下部電極表面にあると、電界集中によるリーク電流の増加など容量素子の特性や信頼性を大きく低下させる。
容量素子を高容量化するために誘電体膜の薄膜化が進むと、この針状の凹凸に起因するリーク電流の増加がますます顕著となる。
【０００７】
上記特許文献２には、黒化処理と還元処理についての記載がある。ここで問題なのは、導電パターン（下部電極）を熱硬化絶縁材料で覆った後に研磨して、容量素子の下部電極上面が露出する絶縁材料面を平坦化した後に、その平坦化面に対し黒化処理と還元処理を施すことである。
この処理は、その上に基板樹脂を貼り付けることから、剥離防止で必然であるが、特許文献２では、その面が同時に、キャパシタ誘電体膜の形成面であるため、上記リーク増大の不利益は免れることができない。
【０００８】
また、上記特許文献１では、絶縁基板に予め形成されている銅箔をレーザ加工等で開口し、絶縁基板の所望の領域を薬液処理等によるエッチングやレーザ加工にて開口し、銅箔が露出した面を容量素子の下部電極とする。その後、誘電体膜、上部電極を形成して容量素子を形成する。
銅箔の露出した面は、絶縁基板１２１との密着性を向上させるために微細凹凸が形成されており、リーク増大の懸念から容量素子の下部電極としては不適である。
【０００９】
特許文献２にあるように、レーザ加工での開口により露出した電極面積で容量素子の実効的な面積を規定することは、容量値の精度向上に有効である。
しかし、レーザ加工の影響で露出した銅表面は損傷するか、あるいは、大口径を開口するために複数回のレーザ加工やスキャンなどを行なうことで、開口部の電極表面には凹凸が発生する。いずれも容量素子の下部電極としては不適な状態となる。
【００１０】
本発明は、積層配線基板の配線層をキャパシタ下部電極として利用する場合に、密着強度を上げる微細凹凸の形成や絶縁基板加工がキャパシタ特性や信頼性に不利益を与えない構造形成するための積層配線基板の製造方法を提供するものである。
【課題を解決するための手段】
【００１１】
本発明の第１の観点に関わる積層配線基板の製造方法は、以下の諸ステップを含む。
（Ａ）絶縁基板に配線層と他の絶縁基板とを交互に１回以上重ねて貼り合わせた積層基板構造の形成において絶縁基板を貼り合わせる前に配線層の上面の少なくとも一部を被覆する容量素子積層体を形成するステップ。
（Ｂ）前記容量素子積層体に覆われていない前記配線層の表面に貼り合わせ時の密着性確保のために微細凹凸を形成するステップ。
（Ｃ）前記容量素子積層体の側に絶縁基板を貼り合わせるステップ。
（Ｄ）前記容量素子積層体の上面の一部が露出する第１開口部と、前記配線層の上面の一部が露出する第２開口部を前記貼り合わせた絶縁基板に形成するステップ。
（Ｅ）前記第１および第２開口部に、容量素子の電極取出し配線を形成するステップ。
【００１２】
この製法では容量素子が形成されてから微細凹凸形成処理が行われるため、キャパシタ誘電体膜が上部電極に保護されてリーク増大の懸念がない。
一方、その材料が銅の場合、配線層表面だけでなく容量素子の上部電極にも微細凹凸が形成されるため密着性確保が容易である。
【００１３】
本発明の第２の観点に関わる積層配線基板の製造方法は、以下の諸ステップを含む。
（Ａ）絶縁基板に配線層と他の絶縁基板とを交互に１回以上重ねて貼り合わせた積層基板構造の形成において絶縁基板を貼り合わせる前に配線層の上面の少なくとも一部を被覆する保護導電層を形成するステップ。
（Ｂ）前記保護導電層に覆われていない前記配線層の表面に貼り合わせ時の密着性確保のために微細凹凸を形成するステップ。
（Ｃ）前記保護導電層の側に絶縁基板を貼り合わせるステップ。
（Ｄ）前記保護導電層の上面の一部が露出する第１開口部と、前記配線層の上面の一部が露出する第２開口部を前記貼り合わせた絶縁基板に形成するステップ。
（Ｅ）前記第１開口部に露出する保護導電層の一部を下地の配線層と選択的に除去するステップ。
（Ｆ）キャパシタ誘電体膜を前記第１開口部内の少なくとも開口底面に選択的に形成するステップ。
（Ｇ）前記第１および第２開口部に、容量素子の電極取出し配線を形成するステップ。
【００１４】
この製法では保護導電層は除去されるが、その除去前に微細凹凸処理が行われるため、やはりリーク増大の懸念がない。その除去の際に下地との選択的除去が可能であるため、面あれ等を起こしにくい。
【発明の効果】
【００１５】
本発明によれば、積層配線基板の配線層をキャパシタ下部電極として利用する場合に、密着強度を上げる微細凹凸の形成や絶縁基板加工がキャパシタ特性や信頼性に不利益を与えない構造形成するための積層配線基板の製造方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に関わるビアを含めたプリント配線基板の形成途中の概略断面図である。
【図２】図１に続く製造途中の断面図である。
【図３】図２に続く製造途中の断面図である。
【図４】容量素子構造を含む積層配線基板の断面図である。
【図５】第１の実施形態の製造方法を説明するための製造途中の断面図である。
【図６】図５に続く製造途中の断面図である。
【図７】図６に続く製造途中の断面図である。
【図８】図７に続く製造途中の断面図である。
【図９】第２の実施形態の製造方法を説明するための製造途中の断面図である。
【図１０】図９に続く製造途中の断面図である。
【図１１】図１０に続く製造途中の断面図である。
【図１２】図１１に続く製造途中の断面図である。
【図１３】図１２に続く製造途中の断面図である。
【発明を実施するための形態】
【００１７】
本発明の実施形態を、プリント配線基板を例として、以下の順に図面を参照して説明する。
１．第１の実施の形態：容量素子の形成面を保護導電層で覆ってから微細凹凸処理を行う実施形態である。 
２．第２の実施の形態：容量素子積層体を形成してから微細凹凸処理を行う実施形態である。
【００１８】
＜１．第１の実施の形態＞
［容量素子細部を省いた積層配線基板の概略的な製造法］
本発明の特徴は容量素子の細部、特に積層配線基板の配線層を利用した下部電極構造等にある。但し、その説明の図面（後述）には積層配線基板の全体的な形成手法が現れないため、前提となる基板形成手法の概略を図１〜図３を用いて最初に述べる。
なお、本発明が適用される積層配線基板は、積層構造のフレキシブル基板等も含めた広い概念であるが、以下、プリント配線基板を前提とする。
【００１９】
図１〜図３は、ビアを含めたプリント配線基板の形成途中の概略断面図である。
絶縁基板１０の両面に銅箔１１ａ,１１ｂを貼り合わせたコア基板（図１（Ａ））に、貫通孔１０Ａをドリルやレーザ加工等で形成し（図１（Ｂ））、触媒化後に無電解メッキ法で一次銅メッキ層１２ａ〜１２ｃを形成する（図１（Ｃ））。
【００２０】
レジスト１３でパターニングを行い（図２（Ａ））、選択メッキにて配線層（１４）を形成する（図２（Ｂ））。
レジスト１３を除去した後に（図２（Ｃ））、一次銅メッキ層１２ａ〜１２ｃ及び銅箔１１ａ,１１ｂを除去するために全面エッチングを行なって、銅配線を形成する（図３（Ａ））。
【００２１】
図３（Ｂ）では、銅配線の表面に針状の凹凸を形成する黒化処理等を行い、アンカー効果を持たせる。続いて図３（Ｃ）では、絶縁基板１９ａ,１９ｂ及び銅箔２０ａ,２０ｂを高温加圧による積層プレスで貼り合わせる。
その後、貫通孔やコンタクト孔を形成し、図１（Ｃ）以降の工程を繰り返すことで積層配線板を所望の層数となるように形成する。
【００２２】
以上はセミアディティブ工法による配線形成方法である。ここで"セミアディティブ"とは、図２（Ｃ）から図３（Ａ）で一次銅メッキ層１２ａ〜１２ｃ及び銅箔１１ａ,１１ｂを除去するために全面エッチングを行う際に、配線層（１４）が若干後退し軽微な寸法変化（パターンシフト）が生じることを意味する。
【００２３】
本実施形態では、同様な形成方法としてフルアディティブ工法の採用も可能である。フルアディティブ工法は、図１（Ｃ）では触媒化のみ行い、メッキシード層となる一次銅メッキ層１２ａ〜１２ｃの形成を行わない。その後にレジスト１３をパターニングし（図２（Ａ））、図２（Ｂ）で無電解メッキを行って配線層（１４）を形成する。この工法ではメッキシード層がないので図３（Ａ）の全面エッチングを行わない、あるいは本例のように銅箔１１ａ,１１ｂがある場合は極軽くエッチングを行う。そのため、配線層（１４）のパターンシフトが殆んど生じない。このことを指して"フルアディティブ"と言う。
【００２４】
本実施形態では、別の代表的な配線形成方法として、サブトラクティブ工法が採用可能である。この工法では、銅メッキを行った後にレジストを用い銅をエッチングすることにより銅配線を形成する。この場合のエッチングでは通常ウエットエッチングが用いられるため、上記２つの他の工法と比べるとパターンシフトは大きい。
どの工法においても、パターニング密着性向上のために銅配線表面に針状の凹凸を形成する処理（図３（Ｂ））は共通する。
【００２５】
このように、サブトラクティブ法では厚い銅層をエッチングするため、他の工法に比べ、パターンの変動が大きくなることは避けられない。セミアディティブ法は、導体形成後のエッチングを少なくすることができるため精度を高くすることができるが、レジストパターンからのずれが生じる。フルアディティブ法は、レジストパターン通りの導体を形成できるが、メッキが長時間にわたるため、レジストとして耐アルカリ性が高いものが必要で、また無電解銅メッキを継続して常に同じ状態にする必要があり管理が大変である。
【００２６】
［容量素子構造］
図４に、容量素子構造を示す、より詳細な断面図を示す。図４は、図３（Ｂ）の配線層（１４）形成後に続いてＭＩＭ構造の容量素子が形成され、その後、絶縁基板１９ａの形成を経て容量素子を完成させた場合の断面図である。したがって、図１〜図３と共通な構成は同一符号を付してその説明を省略する。
配線層（１４）の上に本発明の“保護導電層（１５）”の一部が残存しているが、その大部分は除去されている。
【００２７】
保護導電層（１５）が除去されている箇所は絶縁基板１９ａが開口しており（第１開口部）、その開口部の底面および側面に沿ってキャパシタ誘電体膜１７が成膜されている。
キャパシタ誘電体膜１７の上方の第１開口部の空間を埋めるように、銅配線層２４が形成されている。また、配線層（１４）の端部を開口する第２開口部が絶縁基板１９ａに形成されている。第２開口部を埋めるように他の銅配線層２４が形成されている。
これら２つの銅配線層２４が、容量素子の電極取出し配線である。
【００２８】
このように、本構造では、ＭＩＭキャパシタ（容量素子）の下部電極が絶縁基板１０に形成された配線層から形成され、上部電極が絶縁基板１９ａに形成されたもう１階層上の配線層から形成されている。２つの階層が異なる２つの配線層の薄い誘電体膜を介した近接配置は、絶縁基板１９ａに比較的大面積で開口された第１開口部内で行われている。
なお、図面には現れていないが、絶縁基板同士の密着性確保のための微細凹凸処理（例えば黒化処理と還元処理）は、保護導電層（１５）やキャパシタ誘電体膜１７があるため、配線層（１４）の上面には殆んど施されていない。
但し、ＭＩＭ構造の部分で配線層（１４）と銅配線層２４がキャパシタ誘電体膜１７を挟んで強固に結合しているため、この部分の密着強度が、他の箇所より特に低下していることはない。
【００２９】
容量素子にとっては、この箇所の銅配線層１４の上面部分に微細凹凸が形成されていないことがリーク低減に大きく寄与している。
【００３０】
ここで、キャパシタ誘電体膜１７は、結晶質金属酸化物から形成することが望ましい。この結晶質金属酸化物は、絶縁基板１９ａなどの積層配線基板の最大加熱温度を材料的に決める制約を回避する程度に十分に低い温度でも結晶質（立方晶や単斜晶）を発現する性質をもつように成膜されている。このような性質を発現する条件は、例えば対向スパッタリング装置のように基板温度を上げるプラズマに晒すことなく基板処理する装置で、プラズマ内よりより投入電力を上げて、より高いエネルギースパッタ粒子で成膜を行うことが確認されている。
【００３１】
一方で、結晶粒界に沿ったリークパスの発生もよく知られている。したがって、この結晶質金属酸化物は、４００〜４５０[℃]といった高いアニールや成膜時の基板加熱を必要とすることなく、例えば２００[℃]以下、室温以上の範囲で実用的な比誘電率が得られるという利点がある。その一方で、結晶質金属酸化物は、非晶質金属酸化物に比べるとリーク発生がしやすい。
本実施形態では、基板密着性を維持しながらも、キャパシタ誘電体膜１７の下地保護によってリーク発生がしにくい構造的特徴があるため、この結晶質金属酸化物でキャパシタ誘電体膜１７を形成することが望ましい。
【００３２】
また、配線層（１４）の少なくともキャパシタ誘電体膜１７が接する面は、Ｃｕでも十分なキャパシタ誘電体膜の結晶質が得られるが、ニッケル（Ｎｉ）あるいはプラチナ（Ｐｔ）としてもよい。
後述するように保護導電層（１５）の好適な材料としてＮｉが推奨されているため、保護導電層（１５）を除去後に選択的にＮｉあるいはＰｔを薄く形成してもよい。
なお、金属酸化物の例示は後述する。
【００３３】
［容量素子形成を含む積層配線基板箇所の製造法］
図５（Ａ）〜図８（Ｂ）は、第１の実施形態の製造方法を説明するための製造途中の断面図である。
図５（Ａ）に示すように、銅箔１１ａ,１１ｂを表裏面に貼り合わせた絶縁基板１０に、図示しない貫通孔等を形成し、銅箔１１ａ,１１ｂ上に一次銅メッキ層１２ａ,１２ｂを形成する。
【００３４】
図５（Ｂ）に示すように、レジスト１３でパターニングを行ない、選択メッキにて配線層（１４）を形成する。このとき、裏面にも図示しないレジストによるパターニングと銅配線層が形成される。またこれ以降の説明では裏面の配線形成を図示しないが、裏面側でも表面側と同時に同様な処理が行われる。
【００３５】
図５（Ｃ）に示すように、レジスト１３を除去した後に、銅箔１１ａ及び一次銅メッキ層１２ａを除去するために、全面エッチングを行なう。
【００３６】
図６（Ａ）に示すように、例えばレジスト９でパターニングを行い選択メッキ法にて、例えばニッケル層（１６）を、容量素子形成部分の所望の領域に形成する。これにより容量素子の下部電極となる配線が形成される。
【００３７】
図６（Ｂ）に示すように、レジスト９を除去した後に、銅表面の露出部分に黒化処理等により図示しない針状の凹凸を形成する。このとき、容量素子形成部分はニッケル層（１６）に被覆されているため銅配線層１４の表面は選択的に針状の凹凸が形成されない。
【００３８】
図７（Ａ）に示すように、絶縁基板１９ａ及び銅箔２０ａを積層プレスにて貼り合わせる。このとき、裏面にも図示しない絶縁基板と銅箔が貼り合わされる。
【００３９】
図７（Ｂ）に示すように、容量素子の誘電体膜形成部分とその他のコンタクト部分の絶縁基板１９ａと銅箔２０ａをレーザ加工で開口する。このとき、少なくとも前記誘電体膜形成部分のニッケル層（１６）が完全に消失しないように開口する。
【００４０】
図７（Ｃ）に示すように、前記レーザ加工による開口で露出したニッケル層（１６）を、銅配線層１４との選択的なエッチングにて除去する。銅配線層１４を残してニッケル層（１６）を選択的にエッチングする方法は多数紹介されているが、例えば「特開２００４−１９００５４」の特許文献にある薬液を用いたエッチング法がある。これにより、銅配線層１４が露出した領域のうち、少なくとも前記誘電体膜形成部分は、黒化処理等による針状の凹凸もレーザ加工による損傷もない表面を得ることができる。
このとき、樹脂基板（絶縁基板１９ａ）の開口部をマスクとしてニッケル層（１６）をエッチングすることが可能であり、専用のパターニング工程を不要とすることができる。
【００４１】
図８（Ａ）に示すように、前記容量素子の誘電体膜形成部分の開口部にキャパシタ誘電体膜１７を形成し、次いでレジスト２３でパターニングを行なった後、選択メッキにて銅配線層２４を形成する。
最後に図８（Ｂ）に示すように、レジスト２３を除去する。
【００４２】
本実施形態では、ニッケル層（１６）を選択メッキ法にて形成したが、本発明はこれに限定するものではない。例えば所望の領域を開口した板材（所謂メタルマスク）を基板の成膜面に配置してスパッタリング法にて成膜するのでもよい。また本作用を考えると、材料もニッケルに限定されるものではなく、銅と選択的に除去できる材料であれば、同様の効果が得られる。
さらに、銅とニッケルは２００［℃］程度の温度で合金を形成することがある。この合金によりニッケルの選択的な除去の阻害や、或いは合金形成のばらつきにより下部電極表面のラフネスが悪化すること等が懸念される。よって積層プレスは２００［℃］以下、さらに好ましくは１５０［℃］以下で行なう。この意味でも、これと同じぐらいの温度範囲を上限として形成される結晶質金属酸化物が含まれるキャパシタ誘電体膜１７の形成手法との適合性が高い。
【００４３】
なお、キャパシタ誘電体膜１７の材料として、例えばＳｉＯ２,Ｓｉ３Ｎ４,Ａｌ２Ｏ３,ＨｆＯ２,ＺｒＯ２,Ｔａ２Ｏ５,ＳＴＯ,ＢＴＯ,ＢＳＴなどの材料を用いることができる。これら誘電体材料の比誘電率は４〜４００である。このような材料を使用してプリント配線基板に容量素子を内蔵する場合、キャパシタ誘電体膜１７の厚さは、２０〜１０００［ｎｍ］程度が望ましい。
【００４４】
＜２．第２の実施の形態＞
図９は、第２の実施形態に関わる積層配線基板の断面図である。
図９に示すように、配線層（１４）の上面に、平行平板型のＭＩＭキャパシタ（容量素子）が形成されている。
容量素子の下部電極は、例えばニッケル層から形成できる。また、その上部電極は、例えば銅層から形成できる。この３層構造の容量素子が形成された状態で微細凹凸処理が施されるため、キャパシタ誘電体膜１７がその処理のダメージを受けない。また、絶縁基板１９ａ開口時のダメージをキャパシタ誘電体膜１７が受けない。
【００４５】
図１０（Ａ）〜図１３（Ｂ）は、第２の実施形態の製造方法を説明するための製造途中の断面図である。
図１０（Ａ）に示すように、銅箔１１ａ,１１ｂを貼り合わせた絶縁基板１０に、図示しない貫通孔等を形成し、銅箔１１ａ,１１ｂ上に一次銅メッキ層１２ａ,１２ｂを形成する。
【００４６】
図１０（Ｂ）に示すように、レジスト１３でパターニングを行ない、選択メッキにて配線層（１４）を形成し、次いで選択メッキ法にてニッケル層１５を形成する。両層のメッキを連続で行なうことで、選択メッキのレジスト形成を共通化できる。
このとき、裏面にも図示しないレジストによるパターニングと銅配線層が形成される。またこれ以降の説明では裏面の配線形成を図示しないが、裏面側でも表面側と同時に行われる。
【００４７】
図１０（Ｃ）に示すように、レジスト１３を除去した後に、銅箔１１ａ及び一次銅メッキ層１２ａを除去するために、全面エッチングを行なう。これにより容量素子の下部電極となる配線が形成される。このとき、ニッケルを残して銅を選択的にエッチングする方法は多数紹介されているが、例えば「特開２００４−０４３８９５」の特許文献にある薬液を用いたエッチング法がある。
【００４８】
図１１（Ａ）に示すように、キャパシタ誘電体膜１７を容量素子の下部電極上に形成する。キャパシタ誘電体膜１７の形成方法として、例えば、先述のメタルマスクを用いてスパッタリング法などで選択的に成膜する方法がある。
【００４９】
図１１（Ｂ）に示すように、上部電極となる導電層（１８）を前記キャパシタ誘電体膜１７上の所望の領域に形成する。導電層（１８）の形成方法として、例えば、先述のメタルマスクを用いてスパッタリング法などで選択的に成膜する方法がある。また導電層（１８）は、複数の材料からなる積層構造でもよいが、最上層には銅を配置することが望ましい。
【００５０】
図１２（Ａ）に示すように、ニッケル層１５の容量素子部以外の領域を除去する。このとき、銅を残してニッケルを選択的にエッチングする方法は多数紹介されているが、例えば「特開２００４−１９００５４」の特許文献にある薬液を用いたエッチング法がある。このとき、誘電体膜をマスクとして、容量形成部以外のニッケル層１５をエッチングすることが可能である。よってニッケル層１５の不要な部分を除去するための専用パターニング工程を不要とすることができる。
【００５１】
配線部分の銅が露出した状態で、その後の樹脂基板（絶縁基板１９ａ）との貼り合わせで密着性を向上させるために、黒化処理等により図示しない針状の凹凸を形成する。
このとき、先述のように、上部電極１８をマスクとしてニッケル層１５の不要な部分を除去したことで、配線層（１４）の露出面積を最大にすることができ、樹脂基板（絶縁基板１９ａ）との密着性を向上させることができる。
また、本実施形態が提供する容量素子の構造において、配線幅と比較して上部電極部分は広いため、この部分の密着性は重要である。このとき上部電極となる導電層（１８）の最上層が銅であれば針状の凹凸を形成することができる。さらに本製法によれば、下部電極表面と同時に上部電極表面に針状の凹凸が形成することができるので、上部電極専用の黒化処理工程等の追加を不要とすることができる。
【００５２】
図１２（Ｂ）に示すように、絶縁基板１９ａと銅箔２０ａを積層プレスにて貼り合わせる。このとき、裏面にも図示しない絶縁基板と銅箔が貼り合わされる。
【００５３】
図１３（Ａ）に示すように、コンタクト部分の絶縁基板１９ａと銅箔２０ａをレーザ加工で開口し、レジスト２５でパターニングを行なった後、選択メッキにて銅配線層２４を形成する。
最後に図１３（Ｂ）に示すように、レジスト２５を除去する。
【００５４】
ニッケル層１５がなくても、容量素子の下部電極部分となる配線層（１４）の表面には、針状の凹凸は形成されないが、銅メッキ層で形成した配線層（１４）の上にニッケルメッキ層を形成することで、より表面状態を改善することが可能となる。
また、銅とニッケルは２００[℃]程度の温度で合金を形成することがある。この合金形成のばらつきにより、下部電極表面のラフネスの悪化が懸念される。よって誘電体膜の形成と上部電極の形成、及び積層プレスは２００[℃]以下、さらに好ましくは１５０[℃]以下で行なう。
【００５５】
本実施形態では、誘電体膜の成膜はメタルマスクを用いたスパッタリング法に限定するものではない。また本実施形態では、上部電極の形成方法を、メタルマスクを用いたスパッタリング法に限定するものでもない。例えば、セミアディブ工法による銅メッキで形成することで、実効的な容量面積を規定する上部電極の面積精度が向上し、容量素子の高精度化が実現できる。さらに、本実施形態では上部電極を銅単層から形成することに限定するものでもない。例えば、下部電極と同一材料を下層とし、上層を銅とする様な積層構造でも同様の効果を得ることができ、かつ誘電体膜の上下の材料を同一にすることで交流信号に対する対象性を高めることができる。
【００５６】
上述した第１および第２の実施形態では、以下の効果が得られる。
本発明の第１の実施形態によれば、レーザ加工による開口で露出した下部電極面積で容量素子の実効的な面積を規定するため高精度化が達成できる。また、黒化処理等による針状の凹凸及び、レーザ加工による損傷等を回避し、信頼性の高い容量素子をプリント配線基板内に形成することが可能となる。
【００５７】
第２の実施形態によれば、ニッケルメッキにより下部電極の更なる改善を達成しつつ、信頼性の高い容量素子を簡易的に形成することが可能となる。例えば、このニッケル層の除去は容量素子の誘電体膜をマスクに行なうことが可能となり、専用のパターニング工程を不要とできる。さらに、誘電体膜をマスクにニッケル層を除去することは、針状の凹凸ができる下部電極面積を最大とすることができ、樹脂基板（絶縁基板）との密着性に有利な構造となる。
また第２の形態によれば面積の広い上部電極と絶縁基板との密着性が重要となるが、本形態では下部電極表面と同時に上部電極表面に、針状の凹凸を形成することができ、上部電極専用の処理を不要とできる。
さらに、本発明は容量素子の下部電極の表面状態を平滑化するもので、その効果は薄膜誘電体膜にのみ有効な技術ではない。従来の厚膜誘電体膜と用いた容量素子でもリーク電流低減効果が得られる。
【符号の説明】
【００５８】
１０…絶縁基板、１２ａ,１２ｂ…一次銅メッキ層、１４,１４ｃ…配線層、１５…ニッケル層、１７…キャパシタ誘電体膜、１８…上部電極、１９ａ…絶縁基板。
【図１】
2011129665.tif 000003
【図２】
2011129665.tif 000004
【図３】
2011129665.tif 000005
【図４】
2011129665.tif 000006
【図５】
2011129665.tif 000007
【図６】
2011129665.tif 000008
【図７】
2011129665.tif 000009
【図８】
2011129665.tif 000010
【図９】
2011129665.tif 000011
【図１０】
2011129665.tif 000012
【図１１】
2011129665.tif 000013
【図１２】
2011129665.tif 000014
【図１３】
2011129665.tif 000015