(57)【要約】【課題】内部構造を簡素化することの可能な表示装置およびその駆動方法ならびに電子機器を提供する。【解決手段】  １フレーム期間の最初の期間においてＶth補正、μ補正および書き込みが全ての画素１２に対して一括で実行され、その後に、発光期間と消光期間のデューティ比を決定する消去動作が１水平ラインごとに実行される。電源線駆動回路２５において、１フレーム期間全体に渡って、各電源線ＰＳＬに対して同一の電圧（ＶccL、ＶccH）が同時に印加される。信号線駆動回路２３において、あらかじめ設定された３種類の電圧（Ｖofs1、Ｖofs2、Ｖers）だけが信号線ＤＴＬに印加される。【選択図】図４
2011022241.tif 000002
【特許請求の範囲】
【請求項１】
行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、
映像信号に基づいて、発光期間と消光期間のデューティ比を決定する消去パルスを出力するタイミングと、前記消去パルスを出力する信号線とを設定する映像信号処理回路と、
固定電圧を各信号線に印加して、前記固定電圧またはそれに対応する電圧を全ての画素回路に書き込んだのち、前記映像信号処理回路によって設定されたタイミングで前記消去パルスを特定の信号線に出力する信号線駆動回路と、
全ての電源線に制御パルスを同時に印加して、全ての発光素子の発光および消光を同時に制御する電源線駆動回路と、
前記固定電圧が印加されている期間内に第１選択パルスを全ての走査線に印加したのち、前記消去パルスが印加されている期間内に第２選択パルスを前記複数の走査線に順次印加する走査線駆動回路と
を備えた表示装置。
【請求項２】
前記第２選択パルスの波高値は、前記第１選択パルスの波高値よりも低くなっている
請求項１に記載の表示装置。
【請求項３】
行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、前記画素回路アレイ部を駆動する駆動回路とを備えた表示装置を用意するステップと、
映像信号に基づいて、発光期間と消光期間のデューティ比を決定する消去パルスを出力するタイミングと、前記消去パルスを出力する信号線とを設定するステップと、
固定電圧を各信号線に印加して、前記固定電圧またはそれに対応する電圧を全ての画素回路に書き込んだのち、前記映像信号処理回路によって設定されたタイミングで前記消去パルスを特定の信号線に出力するステップと、
全ての電源線に制御パルスを同時に印加して、全ての発光素子の発光および消光を同時に制御するステップと、
前記固定電圧が印加されている期間内に第１選択パルスを全ての走査線に印加したのち、前記消去パルスが印加されている期間内に第２選択パルスを前記複数の走査線に順次印加するステップと
を含む表示装置の駆動方法。
【請求項４】
表示装置を備え、
前記表示装置は、
映像信号に基づいて、発光期間と消光期間のデューティ比を決定する消去パルスを出力するタイミングと、前記消去パルスを出力する信号線とを設定する映像信号処理回路と、
固定電圧を各信号線に印加して、前記固定電圧またはそれに対応する電圧を全ての画素回路に書き込んだのち、前記映像信号処理回路によって設定されたタイミングで前記消去パルスを特定の信号線に出力する信号線駆動回路と、
全ての電源線に制御パルスを同時に印加して、全ての発光素子の発光および消光を同時に制御する電源線駆動回路と、
前記固定電圧が印加されている期間内に第１選択パルスを全ての走査線に印加したのち、前記消去パルスが印加されている期間内に第２選択パルスを前記複数の走査線に順次印加する走査線駆動回路と
を有する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−９３９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、従来の有機ＥＬ表示装置では、１水平ラインごとにスキャンして、Ｖth補正、μ補正、信号書き込みなどが順次行われていた（特許文献１参照）。そのため、１水平ラインごとに設けた電源線をスキャンする回路が必要となり、有機ＥＬ表示装置の内部構造が複雑となっていた。また、信号書き込みに際して、ＤＡＣ(Digital-Analog Converter)が必要であり、これによっても有機ＥＬ表示装置の内部構造が複雑となっていた。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、内部構造を簡素化することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の表示装置は、画素回路アレイ部と、映像信号処理回路と、信号線駆動回路と、電源線駆動回路と、走査線駆動回路とを備えたものである。画素回路アレイ部は、行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含んでいる。映像信号処理回路は、映像信号に基づいて、発光期間と消光期間のデューティ比を決定する消去パルスを出力するタイミングと、消去パルスを出力する信号線とを設定するようになっている。信号線駆動回路は、固定電圧を各信号線に印加して、固定電圧またはそれに対応する電圧を全ての画素回路に書き込んだのち、映像信号処理回路によって設定されたタイミングで消去パルスを特定の信号線に出力するようになっている。電源線駆動回路は、全ての電源線に制御パルスを同時に印加して、全ての発光素子の発光および消光を同時に制御するようになっている。走査線駆動回路は、固定電圧が印加されている期間内に第１選択パルスを全ての走査線に印加したのち、前記消去パルスが印加されている期間内に第２選択パルスを前記複数の走査線に順次印加するようになっている。
【０００９】
本発明の電子機器は、上記表示装置を備えたものである。
【００１０】
本発明の表示装置の駆動方法は、以下の５つのステップを含むものである。
（Ａ）以下の構成を備えた表示装置を用意するステップ
（Ｂ）映像信号に基づいて、発光期間と消光期間のデューティ比を決定する消去パルスを出力するタイミングと、消去パルスを出力する信号線とを設定するステップ
（Ｃ）固定電圧を各信号線に印加して、固定電圧またはそれに対応する電圧を全ての画素回路に書き込んだのち、映像信号処理回路によって設定されたタイミングで消去パルスを特定の信号線に出力するステップ
（Ｄ）全ての電源線に制御パルスを同時に印加して、全ての発光素子の発光および消光を同時に制御するステップ
（Ｅ）固定電圧が印加されている期間内に第１選択パルスを全ての走査線に印加したのち、消去パルスが印加されている期間内に第２選択パルスを前記複数の走査線に順次印加するステップ
【００１１】
上記駆動方法が用いられる表示装置は、画素回路アレイ部と、画素回路アレイ部を駆動する駆動回路とを備えたものである。画素回路アレイ部は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含んでいる。
【００１２】
本発明の表示装置およびその駆動方法ならびに電子機器では、固定電圧が各信号線に印加されることにより全ての画素回路への書き込みが同時に行われたのち、映像信号に基づくタイミングで消去パルスが特定の信号線に出力される。これにより、１水平ラインごとにスキャンして信号書き込みを行う必要がないので、１水平ラインごとに設けた電源線をスキャンする回路が不要となる。また、信号書き込みに際してＤＡＣを使う必要もない。
【発明の効果】
【００１３】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、１水平ラインごとに設けた電源線をスキャンする回路や、信号書き込みに際してＤＡＣを使ったりする必要がないようにした。これにより、表示装置の内部構造を簡素化することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図２】図１の画素回路アレイ部の内部構成の一例を表す構成図である。
【図３】図１の表示装置の１フィールドの動作の一例について説明するための波形図である。
【図４】図１の表示装置の１フレームの動作の一例について説明するための波形図である。
【図５】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図６】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図７】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図８】適用例３の外観を表す斜視図である。
【図９】適用例４の外観を表す斜視図である。
【図１０】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１５】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
１．１  表示装置の概略構成
１．２  表示装置の動作
１．３  作用・効果
２．モジュールおよび適用例
【００１６】
＜１．実施の形態＞
（１．１  表示装置の概略構成）
図１は、本発明の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、駆動回路２０とを備えている。表示パネル１０は、例えば、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）がマトリクス状に配置された画素回路アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。駆動回路２０は、画素回路アレイ部１３を駆動するものであり、例えば、映像信号処理回路２１、タイミング生成回路２２、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５を有している。
【００１７】
［画素回路アレイ部］
図２は、画素回路アレイ部１３の回路構成の一例を表したものである。画素回路アレイ部１３は、表示パネル１０の表示領域に形成されている。画素回路アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の電源線ＰＳＬとを有している。各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、複数の有機ＥＬ素子１１および画素回路１４が行列状に配置（２次元配置）されている。画素回路１４は、例えば、駆動トランジスタＴｒ1、書き込みトランジスタＴｒ2および保持容量Ｃsによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ1または書き込みトランジスタＴｒ2は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００１８】
画素回路アレイ部１３において、各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ2のドレイン電極（図示せず）に接続されている。各走査線ＷＳＬは、走査線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ2のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ1のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ2のソース電極（図示せず）は、駆動トランジスタＴｒ1のゲート電極（図示せず）と、保持容量Ｃsの一端に接続されている。駆動トランジスタＴｒ1のソース電極（図示せず）と保持容量Ｃsの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えばグラウンド線ＧＮＤに接続されている。なお、カソード電極は、各有機ＥＬ素子１１の共通電極として用いられており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状となっている。
【００１９】
［駆動回路］
次に、画素回路アレイ部１３の周辺に設けられた駆動回路２０内の各回路について、図１を参照して説明する。
【００２０】
映像信号処理回路２１は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行い、補正した後の映像信号に基づいて、発光期間と消光期間のデューティ比（発光期間／１フィールド期間×１００）を決定するものである。具体的には、映像信号処理回路２１は、例えば、補正した後の映像信号に基づいて、デューティ比を決定する消去パルス（後述）を出力するタイミングと、消去パルスを出力する信号線ＤＴＬを設定するものである。なお、映像信号処理回路２１は、外部から入力されたデジタルの映像信号２０Ａ（つまり、補正前の映像信号２０Ａ）に基づいて、消去パルスを出力するタイミングと、消去パルスを出力する信号線ＤＴＬを設定するようになっていてもよい。映像信号処理回路２１は、例えば、決定されたタイミングおよび消去パルスを出力する信号線ＤＴＬを示す消去制御信号２１Ａを信号線駆動回路２３に出力するようになっている。つまり、本実施の形態では、駆動回路２０は、ＰＷＭ（Pulse Width Modulation）駆動に類する駆動を行うようになっている。
【００２１】
なお、デジタルの映像信号２０Ａに対してなされる補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。消去パルス（後述）を出力するタイミングについては、後に詳述する。
【００２２】
タイミング生成回路２２は、映像信号処理回路２１、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２２Ａを出力するようになっている。
【００２３】
信号線駆動回路２３は、制御信号２２Ａの入力に応じて（同期して）、あらかじめ設定された一定値のアナログの映像信号を、各信号線ＤＴＬに印加して、アナログの映像信号またはそれに対応する信号を選択対象の画素回路１４に書き込むものである。具体的には、信号線駆動回路２３は、外部から入力されたデジタルの映像信号２０Ａの大きさとは無関係の一定の（固定された）波高値を有する電圧Ｖofs2（固定電圧）を、各信号線ＤＴＬに印加して、電圧Ｖofs2またはそれに対応する電圧を全ての有機ＥＬ素子１１に書き込むものである。また、信号線駆動回路２３は、映像信号処理回路２１から入力された消去制御信号２１Ａに応じて、複数の信号線ＤＴＬおよび複数の消去選択期間Ｔersの中から、電圧Ｖersの消去パルスを印加する信号線ＤＴＬおよび消去選択期間Ｔersを選択し、選択した信号線ＤＴＬ（特定の信号線ＤＴＬ）に対して、所定のタイミングで（選択した消去選択期間Ｔersに）電圧Ｖersの消去パルスを出力するようになっている。また、信号線駆動回路２３は、映像信号処理回路２１から入力された消去制御信号２１Ａに応じて、複数の信号線ＤＴＬおよび複数の消去選択期間Ｔersの中で電圧Ｖersの消去パルスを印加する対象となっていない信号線ＤＴＬおよび消去選択期間Ｔersに対しては、電圧Ｖofs1を出力するようになっている。
【００２４】
信号線駆動回路２３は、例えば、有機ＥＬ素子１１の消光時に駆動トランジスタＴｒ1のゲートに印加する電圧Ｖofs1，電圧Ｖersと、有機ＥＬ素子１１の書き込み時に駆動トランジスタＴｒ1のゲートに印加する電圧Ｖofs2とを出力することが可能となっている。つまり、信号線駆動回路２３は、あらかじめ決められた複数種類（ここでは３種類）の電圧しか出力しないようになっている。従って、本実施の形態では、信号線駆動回路２３は、ＤＡＣ(Digital-Analog Converter)を必要とせず、ＤＡＣの代わりに、例えば、３種類の電圧（電圧Ｖofs1，電圧Ｖofs2，電圧Ｖers）を出力する定電圧源を有している。
【００２５】
ここで、電圧Ｖofs2は、電圧Ｖofs1よりも高い電圧値となっている。電圧Ｖofs1は、有機ＥＬ素子１１の閾値電圧Ｖelよりも低い電圧値（一定値）となっており、かつＶM−Ｖth WSよりも高い電圧値となっている。電圧Ｖersは、ＶL−Ｖth WSよりも高く、ＶM−Ｖth WSよりも低い電圧値（一定値）となっている。
【００２６】
なお、電圧ＶMは、後述の消去選択期間Ｔersに、映像信号処理回路２１によって消去が選択されたときに走査線ＷＳＬに印加される電圧（一定値）である。電圧ＶMは、電圧ＶLよりも高く、電圧ＶHよりも低い電圧値（一定値）となっている。より具体的には、電圧ＶMは、Ｖers＋Ｖth wsよりも高く、Ｖofs＋Ｖth wsよりも低い電圧値（一定値）となっている。Ｖth wsハ、書き込みトランジスタＴｒ2の閾値電圧である。電圧Ｖersは、後述の消去選択期間Ｔersに、映像信号処理回路２１によって消去が選択されたときに信号線ＤＴＬに印加されるものである。電圧ＶLは、書き込みトランジスタＴｒ2のオン電圧よりも低い電圧値（一定値）となっている。電圧ＶHは、書き込みトランジスタＴｒ2のオン電圧以上の電圧値（一定値）となっている。電圧Ｖthは、駆動トランジスタＴｒ1の閾値電圧である。
【００２７】
走査線駆動回路２４は、消去選択期間Ｔersとそれ以外の期間とで異なる動作をするようになっている。具体的には、消去選択期間Ｔersでは、走査線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、複数の走査線ＷＳＬに選択パルス（第２選択パルス）を順次印加して、複数の有機ＥＬ素子１１および複数の画素回路１４を１水平ラインごとに選択するようになっている。ここで、走査線駆動回路２４は、上記選択パルスを、消去パルスが印加されている期間内に印加するようになっている。また、消去選択期間Ｔers以外の期間では、走査線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、全ての走査線ＷＳＬに選択パルス（第１選択パルス）を同時に印加して、全ての有機ＥＬ素子１１および全ての画素回路１４を同時に選択するようになっている。ここで、走査線駆動回路２４は、上記選択パルスを、電圧Ｖofs2が印加されている期間内に印加するようになっている。
【００２８】
走査線駆動回路２４は、消去選択期間Ｔersでは、選択時に電圧ＶMを走査線ＷＳＬに出力し、非選択時に電圧ＶLを走査線ＷＳＬに出力するようになっている。また、走査線駆動回路２４は、消去選択期間Ｔers以外の期間では、選択時に電圧ＶHを走査線ＷＳＬに出力し、非選択時に電圧ＶLを走査線ＷＳＬに出力するようになっている。走査線駆動回路２４は、例えば、書き込みトランジスタＴｒ2をオンさせるときに印加する電圧ＶHと、書き込みトランジスタＴｒ2をオンもしくはオフさせるかを選択するときに印加する電圧ＶMと、書き込みトランジスタＴｒ2をオフさせるときに印加する電圧ＶLとを出力することが可能となっている。
【００２９】
電源線駆動回路２５は、制御信号２２Ａの入力に応じて（同期して）、全ての電源線ＰＳＬに制御パルスを同時に印加して、全ての有機ＥＬ素子１１の発光および消光を同時に制御するものである。電源線駆動回路２５は、例えば、駆動トランジスタＴｒ1に電流を流すときに印加する電圧ＶccHと、駆動トランジスタＴｒ1に電流を流さないときに印加する電圧ＶccLとを出力することが可能となっている。ここで、電圧ＶccLは、有機ＥＬ素子１１の閾値電圧Ｖelと、有機ＥＬ素子１１のカソードの電圧Ｖcaとを足し合わせた電圧（Ｖel＋Ｖca）よりも低い電圧値（一定値）である。ＶccHは、電圧（Ｖel＋Ｖca）以上の電圧値（一定値）である。
【００３０】
（１．２  表示装置の動作）
図３は、表示装置１を駆動させたときの各種波形の一例を表したものである。図３（Ａ）〜（Ｃ）には、信号線ＤＴＬにＶofs1、Ｖofs2、Ｖersが所定のタイミングで印加され、走査線ＷＳＬにＶH、ＶL、ＶMが所定のタイミングで印加され、電源線ＰＳＬにＶccL、ＶccHが所定のタイミングで印加されている様子が示されている。図３（Ｄ），（Ｅ）には、信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＰＳＬへの電圧印加に応じて、駆動トランジスタＴｒ1のゲート電圧Ｖgおよびソース電圧Ｖsが時々刻々変化している様子が示されている。
【００３１】
［Ｖth補正準備期間］
まず、Ｖth補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶccHからＶccLに下げる（Ｔ1）。すると、ソース電圧ＶsがＶccLとなり、有機ＥＬ素子１１が消光すると共に、ゲート電圧ＶgがＶofs1に下がる。次に、信号線ＤＴＬの電圧がＶofs1となっており、かつ電源線ＰＳＬの電圧がＶccLとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶLからＶHに上げる。
【００３２】
［最初のＶth補正期間］
次に、Ｖthの補正を行う。具体的には、信号線ＤＴＬの電圧がＶofs1となっている間に、電源線駆動回路２５が電源線ＰＳＬの電圧をＶccLからＶccHに上げる（Ｔ2）。すると、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れ、ソース電圧Ｖsが上昇する。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofs1からＶofs2に切り替える前に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶHからＶLに下げる（Ｔ3）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなり、Ｖthの補正が一旦停止する。
【００３３】
［最初のＶth補正休止期間］
Ｖth補正が休止している期間中は、先のＶth補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。なお、Ｖth補正が不十分である場合、すなわち、駆動トランジスタＴｒ1のゲート−ソース間の電位差Ｖgsが駆動トランジスタＴｒ1の閾値電圧Ｖthよりも大きい場合には、以下のようになる。すなわち、Ｖth補正休止期間中にも、先のＶth補正を行った行（画素）において、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdsが流れ、ソース電圧Ｖsが上昇し、保持容量Ｃsを介したカップリングによりゲート電圧Ｖgも上昇する。
【００３４】
［２回目のＶth補正期間］
Ｖth補正休止期間が終了した後、Ｖthの補正を再び行う。具体的には、信号線ＤＴＬの電圧がＶofs1となっており、Ｖth補正が可能となっている時に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶLからＶHに上げ（Ｔ4）、駆動トランジスタＴｒ1のゲートを信号線ＤＴＬに接続する。このとき、ソース電圧Ｖsが（Ｖofs1−Ｖth）よりも低い場合（Ｖth補正がまだ完了していない場合）には、駆動トランジスタＴｒ1がカットオフするまで（電位差ＶgsがＶthになるまで）、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れる。その結果、保持容量ＣsがＶthに充電され、電位差ＶgsがＶthとなる。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofs1からＶofs2に切り替える前に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶHからＶLに下げる（Ｔ5）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなるので、電位差Ｖgsを信号線ＤＴＬの電圧の大きさに拘わらずＶthのままで維持することができる。このように、電位差ＶgsをＶthに設定することにより、駆動トランジスタＴｒ1の閾値電圧Ｖthが画素回路１４ごとにばらついた場合であっても、有機ＥＬ素子１１の発光輝度がばらつくのをなくすことができる。
【００３５】
［２回目のＶth補正休止期間］
その後、Ｖth補正の休止期間中に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofs1からＶofs2に切り替える。
【００３６】
［書き込み・μ補正期間］
Ｖth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶofs2となっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶLからＶHに上げ（Ｔ6）、駆動トランジスタＴｒ1のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ1のゲート電圧がＶofs2となる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖelよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉsは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶsがΔＶだけ上昇し、やがて電位差ＶgsがＶofs2＋Ｖth−ΔＶとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ1の移動度μが大きい程、ΔＶも大きくなるので、電位差Ｖgsを発光前にΔＶだけ小さくすることにより、画素回路１４ごとの移動度μのばらつきを取り除くことができる。
【００３７】
［１回目の消光期間］
次に、先の書き込み・μ補正期間において有機ＥＬ素子１１が発光を開始する直前、発光を開始した瞬間もしくは発光を開始した直後に、電源線駆動回路２５が電源線ＰＳＬの電圧をＶccHからＶccLに下げる（Ｔ7）。すると、ソース電圧ＶsがＶccLまで下がり、有機ＥＬ素子１１が発光せずにいるか、もしくは有機ＥＬ素子１１の発光が瞬時に停止する。
【００３８】
［１回目の消去選択期間Ｔers］
次に、上記の消光期間の間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶLからＶMに上げる（Ｔ8）。このとき、信号線ＤＴＬに電圧Ｖofs1が印加されている場合には、書き込みトランジスタＴｒ2のゲート−ソース間の電圧Ｖgsは、ＶM−Ｖofs1であり、書き込みトランジスタＴｒ2の閾値電圧Ｖth wsよりも小さい。従って、書き込みトランジスタＴｒ2はオフしたままであり、駆動トランジスタＴｒ1のゲートがフローティング状態を維持しているので、駆動トランジスタＴｒ1のゲート電圧Ｖgおよびソース電圧Ｖsが変化することなく、有機ＥＬ素子１１の消光が継続する。その後、走査線駆動回路２４が走査線ＷＳＬの電圧をＶMからＶLに下げ、１回目の消去選択期間Ｔersを終了する（Ｔ9）。
【００３９】
［１回目の発光期間］
次に、電源線駆動回路２５が、有機ＥＬ素子１１の消光期間が所定の期間だけ経過したところで、電源線ＰＳＬの電圧をＶccLからＶccHに上げる（Ｔ10）。すると、駆動トランジスタＴｒ1のゲート−ソース間の電圧Ｖgsを一定に維持した状態で、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れる。その結果、ソース電圧Ｖsが上昇し、それに連動して駆動トランジスタＴｒ1のゲートＶgも上昇し、ブートストラップが生じる。ここで、先の消去選択期間Ｔersにおいて、信号線ＤＴＬに電圧Ｖofs1が印加されていた場合（つまり、消去が選択されなかった場合）には、有機ＥＬ素子１１が所望の輝度で発光する。
【００４０】
［繰り返し］
なお、これ以降、繰り返しやってくる消去選択期間Ｔersにおいて、信号線ＤＴＬに電圧Ｖofs1が印加される場合（つまり、消去が選択されない場合）には、上述の動作が繰り返される。つまり、有機ＥＬ素子１１の発光と消去が繰り返し行われ、１フレーム期間における発光時間の合計が長くなり、発光期間と消光期間のデューティ比（発光期間／１フィールド期間×１００）が大きくなる。
【００４１】
［ある順番における消去選択期間（Ｔers）］
ところで、走査線駆動回路２４が走査線ＷＳＬの電圧をＶLからＶMに上げ、消去選択期間（Ｔers）に入ったときに、信号線駆動回路２３が信号線ＤＴＬに電圧Ｖersの消去パルスを印加したとする（Ｔ11）。すると、駆動トランジスタＴｒ1のゲート電圧ＶgがＶersまで下がり、駆動トランジスタＴｒ1のソース電圧ＶsもＶccLまで下がるので、駆動トランジスタＴｒ1のゲート−ソース間の電圧ＶgsがＶers−ＶccL＜Ｖthとなる。その結果、有機ＥＬ素子１１の発光が停止する。
【００４２】
その後、走査線駆動回路２４が走査線ＷＳＬの電圧をＶMからＶLに下げ（Ｔ12）、消去選択期間（Ｔers）が終了した後、電源線駆動回路２５が電源線ＰＳＬの電圧をＶccLからＶccHに上げた（Ｔ13）とする。しかし、そのようにした場合であっても、駆動トランジスタＴｒ1のゲート−ソース間の電圧Ｖgsは依然としてＶthを下回ったままであり、有機ＥＬ素子１１の発光は停止したままとなる。このように、本実施の形態では、消去選択期間Ｔersに入ったときに、信号線ＤＴＬに電圧Ｖersが印加された場合（つまり、消去が選択された場合）には、有機ＥＬ素子１１の発光は停止したままとなり、１フレーム期間における消光時間の合計が長くなり、発光期間と消光期間のデューティ比（発光期間／１フィールド期間×１００）が小さくなる。
【００４３】
本実施の形態の表示装置１では、上記のようにして、各画素１２において画素回路１４がオンオフ制御され、各画素１２の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示パネル１０において画像が表示される。
【００４４】
（１．３  作用・効果）
ところで、従来の有機ＥＬ表示装置では、１水平ラインごとにスキャンして、Ｖth補正、μ補正、信号書き込みなどが順次行われていた。そのため、１水平ラインごとに電源線が必要となり、有機ＥＬ表示装置の内部構造が複雑となっていた。
【００４５】
一方、本実施の形態では、図４に示したように、１フレーム期間の最初の期間においてＶth補正、μ補正および書き込みが全ての画素１２に対して一括で実行され、その後に、発光期間と消光期間のデューティ比を決定する消去動作が１水平ラインごとに実行される。このとき、電源線駆動回路２５において、１フレーム期間全体に渡って、各電源線ＰＳＬに対して同一の電圧（電圧ＶccL、ＶccH）が同時に印加される。そのため、１水平ラインごとに設けた電源線ＰＳＬをスキャンする回路が不要となり、有機ＥＬ表示装置の内部構造を簡素化することができる。また、書き込みが全ての画素１２に対して一括で実行されることから、信号線駆動回路２３において、あらかじめ設定された複数類の電圧だけを信号線ＤＴＬに印加することが可能となる。その結果、信号線駆動回路２３を定電圧源で構成することが可能となり、信号線駆動回路２３からＤＡＣをなくすことが可能となる。以上のことから、本実施の形態では、１水平ラインごとにスキャンして、Ｖth補正、μ補正、信号書き込みなどが順次行われていた従来の有機ＥＬ表示装置と比べて、表示装置１の内部構造を簡素化することができる。
【００４６】
＜２．モジュールおよび適用例＞
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００４７】
（モジュール）
上記実施の形態の表示装置１は、例えば、図５に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００４８】
（適用例１）
図６は、上記実施の形態の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置１により構成されている。
【００４９】
（適用例２）
図７は、上記実施の形態の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。
【００５０】
（適用例３）
図８は、上記実施の形態の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置１により構成されている。
【００５１】
（適用例４）
図９は、上記実施の形態の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置１により構成されている。
【００５２】
（適用例５）
図１０は、上記実施の形態の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置１により構成されている。
【００５３】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００５４】
例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１４の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１４に追加してもよい。その場合、画素回路１４の変更に応じて、上述した信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５のほかに、必要な駆動回路を追加してもよい。
【００５５】
また、上記実施の形態等では、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５の駆動をタイミング制御回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００５６】
また、上記実施の形態等では、画素回路１４が、２Ｔｒ１Ｃの回路構成となっていたが、トランジスタが有機ＥＬ素子１１に直列に接続された回路構成を含んでいるものであれば、２Ｔｒ１Ｃの回路構成以外の回路構成となっていてもよい。
【００５７】
また、上記実施の形態等では、駆動トランジスタＴｒ1，書き込みトランジスタＴｒ2は、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている場合が例示されていたが、ｐチャネルトランジスタ（例えばｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、トランジスタＴｒ2のソースおよびドレインのうち電源線ＰＳＬと未接続の方と保持容量Ｃsの他端とを有機ＥＬ素子１１のカソードに接続し、有機ＥＬ素子１１のアノードをＧＮＤなどに接続することが好ましい。
【符号の説明】
【００５８】
１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素、１３…画素回路アレイ部、１４…画素回路、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２１Ａ…消去制御信号、２２…タイミング生成回路、２２Ａ…制御信号、２３…信号線駆動回路、２４…走査線駆動回路、２５…電源線駆動回路、Ｃs…保持容量、ＤＴＬ…信号線、ＧＮＤ…グラウンド線、Ｉd…電流、ＰＳＬ…電源線、Ｔｒ1…駆動トランジスタ、Ｔｒ2…書き込みトランジスタ、Ｖg…ゲート電圧、Ｖgs…ゲート−ソース間電圧、Ｖs…ソース電圧、Ｖth…閾値電圧、ＷＳＬ…走査線。
【図１】
2011022241.tif 000003
【図２】
2011022241.tif 000004
【図３】
2011022241.tif 000005
【図４】
2011022241.tif 000006
【図５】
2011022241.tif 000007
【図６】
2011022241.tif 000008
【図７】
2011022241.tif 000009
【図８】
2011022241.tif 000010
【図９】
2011022241.tif 000011
【図１０】
2011022241.tif 000012