(57)【要約】【課題】電流リークパスを低減可能であると共に、ドリフト層におけるオン抵抗を低減可能な窒化物半導体素子を提供する。【解決手段】窒化物半導体素子１１では、半導体積層１３の開口部３１上に、チャネル層１５及びキャリア供給層１７が成長される。半導体積層１３は、ｎ型ドリフト層２３、ｐ型電流ブロック層２５及びｎ型コンタクト層１７を含み、これらの半導体層２３、２５、２７は支持基体２９の主面２９ａ上に順に設けられる。半導体積層１３では（０００２）面方向のＸ線回折半値幅は１００秒以下であり、（１０−１２）面方向のＸ線回折半値幅は２５０秒以下である。ゲート電極１９は、キャリア供給層１７上に設けられる。ゲート電極１９は、電流ブロック層２５の側面２５ａ上に設けられたチャネル層１５における二次元電子ガス３５の濃度を変調するように設けられる。【選択図】図１
2011035066.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体素子であって、
支持基体上に順に設けられたドリフト層、電流ブロック層及びコンタクト層を含むと共に、前記コンタクト層から前記電流ブロック層を介して前記ドリフト層に至る開口部を有する半導体積層と、
前記開口部の側面に設けられ、窒化ガリウム系半導体からなるチャネル層と、
前記開口部の前記側面に設けられ、III族窒化物からなるキャリア供給層と、
前記開口部の前記側面に設けられたゲート電極と、
前記半導体積層上に設けられたソース電極と、
前記半導体積層及び前記支持基体のいずれかに設けられたドレイン電極と
を備え、
前記ドリフト層は、第１の窒化ガリウム系半導体からなり、
前記電流ブロック層は、第２の窒化ガリウム系半導体からなり、
前記コンタクト層は、第３の窒化ガリウム系半導体からなり、
前記チャネル層は前記キャリア供給層と前記開口部の前記側面との間に設けられ、
前記キャリア供給層の前記III族窒化物のバンドギャップは、前記チャネル層の前記窒化ガリウム系半導体のバンドギャップより大きく、
前記ドリフト層及び前記コンタクト層は第１導電型を有し、
前記電流ブロック層は前記第１導電型と反対の第２導電型を有し、
前記半導体積層における（０００２）面方向のＸ線回折半値幅は１００秒以下であり、
前記半導体積層における（１０−１２）面方向のＸ線回折半値幅は２５０秒以下である、ことを特徴とする窒化物半導体素子。
【請求項２】
前記ドリフト層はｎ型半導体であり、
前記ドリフト層のドナー濃度は３×１０１５ｃｍ−３以上であり、
前記ドリフト層のドナー濃度は３×１０１６ｃｍ−３以下であり、
前記電流ブロック層はｐ型半導体であり、
前記電流ブロック層のアクセプタ濃度は１×１０１７ｃｍ−３以上であり、
前記電流ブロック層のアクセプタ濃度は１×１０１９ｃｍ−３以下であり、
前記コンタクト層はｎ型半導体であり、
前記コンタクト層のドナー濃度は３×１０１７ｃｍ−３以上であり、
前記半導体積層における炭素濃度は１×１０１６ｃｍ−３以下である、ことを特徴とする請求項１に記載された窒化物半導体素子。
【請求項３】
前記チャネル層及び前記キャリア供給層の材料の組み合わせは、前記チャネル層／前記キャリア供給層として記載したとき、ＩｎＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＧａＮ及びＡｌＧａＮ／ＡｌＮのいずれか一つである、ことを特徴とする請求項１又は請求項２に記載された窒化物半導体素子。
【請求項４】
前記ドリフト層、前記電流ブロック層及び前記コンタクト層の材料の組み合わせは、前記コンタクト層／前記電流ブロック層／前記ドリフト層として記載したとき、ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮまたはｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮである、ことを特徴とする請求項１〜請求項３のいずれか一項に記載された窒化物半導体素子。
【請求項５】
前記支持基体は導電性の自立III族窒化物支持体であり、
前記III族窒化物支持体は、１×１０８ｃｍ−２以下の貫通転位密度の領域を有する、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された窒化物半導体素子。
【請求項６】
前記支持基体は導電性の自立窒化ガリウム支持体である、ことを特徴とする請求項１〜請求項５のいずれか一項に記載された窒化物半導体素子。
【請求項７】
前記キャリア供給層と前記ゲート電極との間に設けられた絶縁膜を更に備える、ことを特徴とする請求項１〜請求項６のいずれか一項に記載された窒化物半導体素子。
【請求項８】
窒化物半導体素子を作製する方法であって、
ドリフト層、電流ブロック層及びコンタクト層のための第１〜第３の窒化ガリウム系半導体層を自立III族窒化物基板上に順にエピタキシャル成長して、エピタキシャル基板を形成する工程と、
前記第３の窒化ガリウム系半導体層から前記第２の窒化ガリウム系半導体層を介して前記第３の窒化ガリウム系半導体層に至る開口部を前記エピタキシャル基板に形成して、前記ドリフト層、電流ブロック層及びコンタクト層並びに前記開口部を有する半導体積層を形成する工程と、
窒化ガリウム系半導体からなるチャネル層を前記開口部の側面上にエピタキシャル成長する工程と、
III族窒化物からなるキャリア供給層を前記チャネル層上にエピタキシャル成長する工程と、
前記開口部の前記側面にゲート電極を形成すると共に、前記半導体積層及び前記自立III族窒化物基板上にソース電極及びドレイン電極を形成する工程と
を備え、
前記開口部の前記側面に前記第１〜第３の窒化ガリウム系半導体層が露出されており、
前記チャネル層は窒化ガリウム系半導体からなり、
前記キャリア供給層はIII族窒化物からなり、
前記キャリア供給層の前記III族窒化物のバンドギャップは、前記チャネル層の前記窒化ガリウム系半導体のバンドギャップより大きく、
前記第１及び第３の窒化ガリウム系半導体層は第１導電型を有し、
前記第２の窒化ガリウム系半導体層は前記第１導電型と反対の第２導電型を有し、
前記自立III族窒化物基板は、１×１０８ｃｍ−２以下の貫通転位密度の領域を有し、
前記半導体積層における（０００２）面方向のＸ線回折半値幅は１００秒以下であり、
前記半導体積層における（１０−１２）面方向のＸ線回折半値幅は２５０秒以下である、ことを特徴とする窒化物半導体素子を作製する方法。
【請求項９】
前記第１の窒化ガリウム系半導体層はｎ型半導体であり、
前記第１の窒化ガリウム系半導体層のドナー濃度は３×１０１５ｃｍ−３以上であり、
前記第１の窒化ガリウム系半導体層のドナー濃度は３×１０１６ｃｍ−３以下であり、
前記第２の窒化ガリウム系半導体層はｐ型半導体であり、
前記第２の窒化ガリウム系半導体層のアクセプタ濃度は１×１０１７ｃｍ−３以上であり、
前記第２の窒化ガリウム系半導体層のアクセプタ濃度は１×１０１９ｃｍ−３以下であり、
前記第３の窒化ガリウム系半導体層はｎ型半導体であり、
前記第３の窒化ガリウム系半導体層のドナー濃度は３×１０１７ｃｍ−３以上であり、
前記半導体積層における炭素濃度は１×１０１６ｃｍ−３以下である、ことを特徴とする請求項８に記載された窒化物半導体素子を作製する方法。
【請求項１０】
前記III族窒化物基板は導電性の自立窒化ガリウム基板である、ことを特徴とする請求項８又は請求項９に記載された窒化物半導体素子を作製する方法。
【請求項１１】
前記第１〜第３の窒化ガリウム系半導体層のＸ線回折の測定を行って、（０００２）面方向のＸ線回折半値幅及び（１０−１２）面方向のＸ線回折半値幅を見積もる工程と、
前記Ｘ線回折半値幅の見積もり結果に基づき、当該方法における引き続く工程を施すか否かを判断する工程と
を備える、ことを特徴とする請求項８〜請求項１０のいずれか一項に記載された窒化物半導体素子を作製する方法。
【請求項１２】
前記チャネル層を前記半導体積層上に成長炉でエピタキシャル成長する前に、該成長炉において、アンモニア及び水素を含む雰囲気で、前記半導体積層の熱処理を行う工程を更に備える、ことを特徴とする請求項８〜請求項１１のいずれか一項に記載された窒化物半導体素子を作製する方法。
【請求項１３】
前記チャネル層及び前記キャリア供給層の材料の組み合わせは、前記チャネル層／前記キャリア供給層として記載したとき、ＩｎＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＧａＮ及びＡｌＧａＮ／ＡｌＮのいずれか一つである、ことを特徴とする請求項８〜請求項１２のいずれか一項に記載された窒化物半導体素子を作製する方法。
【請求項１４】
前記第１〜第３の窒化ガリウム系半導体層の材料の組み合わせは、前記第３の窒化ガリウム系半導体層／前記第２の窒化ガリウム系半導体層／前記第１の窒化ガリウム系半導体層として記載したとき、ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮまたはｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮである、ことを特徴とする請求項８〜請求項１３のいずれか一項に記載された窒化物半導体素子を作製する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体素子及びその作製方法に関する。
【背景技術】
【０００２】
特許文献１には、縦型のヘテロ電界効果トランジスタが記載されている。このトランジスタでは、導電性ＳｉＣ基板上に形成されている。ｎ型ＧａＮドリフト層、ｐ型ＧａＮ電流ブロック層及びｎ＋型ＧａＮキャップ層の開口部側面にゲート電極が設けられており、ゲート電極と開口部の側面との間に、ＧａＮチャネル層及びＡｌＧａＮキャリア供給層が設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２８６９４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の実施例に示されるデバイス構造では、開口部の斜面側面上にＧａＮ層及びＡｌＧａＮ層をエピタキシャル成長する。発明者らの知見によれば、これらの半導体層は、開口部における下地表面の転位を引き継いで成長するとき、下地の転位を起点とした表面欠陥がＡｌＧａＮ層に導入される。この表面欠陥はゲートリークを誘起する。また、このデバイス構造では、電流ブロック層及びドリフト層がｐｎ接合ダイオードを形成しており、トランジスタは、ソース電極から電流ブロック層を介してドリフト層へ流れる電流を遮断する構造を有する。しかしながら、ｐ型ＧａＮ電流ブロック層の転位は、ドレインリークを誘起する。さらに、ｐ型ＧａＮ電流ブロック層の転位は、マグネシウム（Ｍｇ）といったドーパントを補償して、ｐｎ接合の障壁を低下させる。このｐｎ障壁の低下は、ドレインリークを生じさせるだけでなく、当該トランジスタのノーマリーオフ動作を妨げる。開口部のＡｌＧａＮに対向するp型ＧａＮ電流ブロック層によるＧａＮチャネル層の二次元電子ガスの枯渇への寄与が弱まるからである。さらにまた、ドリフト層における転位自体あるいは転位周辺に、補償不純物が取り込まれる。この取り込みは、デバイスのオン抵抗の増加を引き起こす。
【０００５】
上記の知見に基づき、上記のような複雑なデバイス構造において所望の特性を得るために、発明者らはさらにデバイスの検討を行った。
【０００６】
本発明は、上記の事情を鑑みて為されたものであり、電流リークパスを低減可能であると共に、ドリフト層におけるオン抵抗を低減可能な窒化物半導体素子を提供することを目的し、また該窒化物半導体素子を作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面は、窒化物半導体素子である。この窒化物半導体素子は、（ａ）支持基体上に順に設けられたドリフト層、電流ブロック層及びコンタクト層を含むと共に、前記コンタクト層から前記電流ブロック層を介して前記ドリフト層に至る開口部を有する半導体積層と、（ｂ）前記開口部の側面上に設けられ、窒化ガリウム系半導体からなるチャネル層と、（ｃ）前記開口部の側面上に設けられ、III族窒化物からなるキャリア供給層と、（ｄ）前記キャリア供給層上に設けられたゲート電極と、（ｅ）前記半導体積層上に設けられたソース電極と、（ｆ）前記半導体積層及び前記支持基体のいずれかに設けられたドレイン電極とを備える。前記ドリフト層は、第１の窒化ガリウム系半導体からなり、前記電流ブロック層は、第２の窒化ガリウム系半導体からなり、前記コンタクト層は、第３の窒化ガリウム系半導体からなり、前記チャネル層は前記キャリア供給層と前記開口部の側面との間に設けられ、前記キャリア供給層の前記III族窒化物のバンドギャップは、前記チャネル層の前記窒化ガリウム系半導体のバンドギャップより大きく、前記ドリフト層及び前記コンタクト層は第１導電型を有し、前記電流ブロック層は前記第１導電型と反対の第２導電型を有し、前記半導体積層における（０００２）面方向のＸ線回折半値幅は１００秒以下であり、前記半導体積層における（１０−１２）面方向のＸ線回折半値幅は２５０秒以下である。
【０００８】
この窒化物半導体素子においては、（０００２）面方向のＸ線回折半値幅は半導体積層におけるらせん転位密度に関連し、（１０−１２）面方向のＸ線回折半値幅は、刀状転位を含む転位密度に関連している。窒化物半導体素子におけるらせん転位は電流リークパスを形成し、刀状転位を含む転位はキャリアの捕獲中心として働く。また、これら両転位は、その周辺に格子歪みを引き起こし、この格子歪みは不純物の偏析を引き起こす。
【０００９】
この窒化物半導体素子では、（０００２）面方向のＸ線回折半値幅が１００秒以下であると共に、（１０−１２）面方向のＸ線回折半値幅が２５０秒以下である。窒化物半導体素子のためのエピタキシャル基板が、この構造を有するとき、不純物の偏析が低減されるので、オン抵抗が低減される。また、電流ブロック層とドリフト層とによって構成されるｐｎ接合ダイオードが良好な電気的特性を示す。これ故に、ドレインリークの低減が達成される。さらに、転位密度の低減により、上記のｐｎ接合ダイオードにおけるアクセプタの補償が低減されるので、ｐｎ接合ダイオードのｐ領域におけるアクセプタの活性化率が向上される。これ故に、窒化物半導体素子のピンチオフ特性が改善される。
【００１０】
開口部の側面にチャネル層及びキャリア供給層が設けられる。チャネル層及びキャリア供給層を成長する再成長表面において、転位に起因するピットの密度が低減される。これ故に、ピットに起因したキャリア供給層の表面欠陥が低減され、ゲートリークが低減可能である。
【００１１】
上記の説明に示されるように、本発明に係る窒化物半導体素子は良好な動作を実現する。発明者の知見によれば、エッチングにより形成されるエッチピットによって見積もられる転位密度を用いることに比べて、Ｘ線回折半値幅を用いることによって、着目すべき転位の種類に窒化物半導体素子の特性を関連づけることができる。また、本件のような複雑な構造の窒化物半導体素子において、実際のデバイス構造において評価可能である。
【００１２】
本発明に係る窒化物半導体素子では、前記半導体積層における炭素濃度は１×１０１６ｃｍ−３以下である。
【００１３】
この窒化物半導体素子では、窒化ガリウム系半導体中における炭素は、バンドギャップ中に深い準位を形成すると共に、電荷を帯びてキャリア（例えば電子）の散乱中心となる。また、ｐｎ接合ダイオードへの逆バイアス印加時には、空乏層において炭素不純物がエネルギーバンド中に形成する深い準位を介した発生電流を生じ、リーク電流の原因となる。その結果、オン抵抗の増加や耐圧の低下になる。これ故に、エピタキシャル膜中の炭素濃度は１×１０１６ｃｍ−３以下であることが好適である。窒化ガリウム系半導体には、原料に含まれる炭素が残留することがある。
【００１４】
本発明に係る窒化物半導体素子では、前記ドリフト層はｎ型半導体であり、前記ドリフト層のドナー濃度は３×１０１５ｃｍ−３以上であることができる。また、前記ドリフト層のドナー濃度は３×１０１６ｃｍ−３以下であることができる。
【００１５】
ｎ型ドリフト層において、オフ動作時のソース−ドレイン間における耐圧の向上と導通時のオン抵抗の低減とを両立できる。高すぎるドナー濃度は、ソース−ドレイン間における耐圧を低下させる。低すぎるドナー濃度は、オン抵抗を増加させる。
【００１６】
本発明に係る窒化物半導体素子では、前記電流ブロック層はｐ型半導体であり、前記電流ブロック層のアクセプタ濃度は１×１０１７ｃｍ−３以上であることができる。また、前記電流ブロック層のアクセプタ濃度は１×１０１９ｃｍ−３以下であることができる。
【００１７】
ｎ型ドリフト層直上に設けられたｐ型電流ブロック層において、上記の範囲におけるアクセプタ濃度は、窒化物半導体素子における非導通の際のソース−ドレイン間の耐圧として所望の値を提供できる。上記の範囲外のアクセプタ濃度は、ソース−ドレイン間における耐圧を低下させる。
【００１８】
本発明に係る窒化物半導体素子では、前記コンタクト層はｎ型半導体であり、前記コンタクト層のドナー濃度は３×１０１７ｃｍ−３以上であることができる。ドナー濃度がこの範囲であるとき、良好なオーミックコンタクトが提供される。
【００１９】
本発明に係る窒化物半導体素子では、前記チャネル層及び前記キャリア供給層の材料については、前記チャネル層／前記キャリア供給層として記載したとき、以下の組み合わせが好適である：ＩｎＧａＮ／ＡｌＧａＮ；ＧａＮ／ＡｌＧａＮ；ＡｌＧａＮ／ＡｌＮ。これらの組み合わせによれば、良好なキャリア生成及び良好なチャネル形成が提供される。
【００２０】
本発明に係る窒化物半導体素子では、前記ドリフト層、前記電流ブロック層及び前記コンタクト層の材料については、前記コンタクト層／前記電流ブロック層／前記ドリフト層として記載したとき、以下の組み合わせが好適である：ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ；ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ；ｎ＋型ＧａＮ／ｐ型ＩｎＧａＮ／ｎ型ＧａＮ。これらの組み合わせによれば、良好なｐｎ接合が提供される。
【００２１】
本発明に係る窒化物半導体素子では、前記支持基体は導電性の自立III族窒化物支持体であり、前記III族窒化物支持体は、１×１０８ｃｍ−２以下の貫通転位密度の領域を有することが良い。この窒化物半導体素子によれば、窒化物半導体素子のエピタキシャル膜の成長に支持基体が用いられるとき、下地から引き継がれる転位密度を低減できる。
【００２２】
本発明に係る窒化物半導体素子では、前記支持基体は導電性の自立窒化ガリウム支持体であることが良い。この窒化物半導体素子によれば、自立窒化ガリウム支持体は、その上に窒化ガリウム系半導体を成長可能であり、また低い転位密度のＧａＮウエハを入手可能である。
【００２３】
本発明に係る窒化物半導体素子では、前記キャリア供給層と前記ゲート電極との間に設けられた絶縁膜を更に備えることができる。この窒化物半導体素子によれば、絶縁膜を用いて、半導体積層に対するゲート電極の障壁を高めることができる。
【００２４】
本発明の別の側面は、窒化物半導体素子を作製する方法である。この方法は、（ａ）ドリフト層、電流ブロック層及びコンタクト層のための第１〜第３の窒化ガリウム系半導体層を自立III族窒化物基板上に順にエピタキシャル成長して、エピタキシャル基板を形成する工程と、（ｂ）前記第３の窒化ガリウム系半導体層から前記第２の窒化ガリウム系半導体層を介して前記第３の窒化ガリウム系半導体層に至る開口部を前記エピタキシャル基板に形成して、前記ドリフト層、電流ブロック層及びコンタクト層並びに前記開口部を有する半導体積層を形成する工程と、（ｃ）窒化ガリウム系半導体からなるチャネル層を前記開口部の側面上にエピタキシャル成長する工程と、（ｄ）III族窒化物からなるキャリア供給層を前記チャネル層上にエピタキシャル成長する工程と、（ｅ）前記キャリア供給層上にゲート電極を形成すると共に、前記半導体積層及び前記自立III族窒化物基板上にソース電極及びドレイン電極を形成する工程とを備える。前記開口部の前記側面に前記第１〜第３の窒化ガリウム系半導体層が露出されており、前記チャネル層は窒化ガリウム系半導体からなり、前記キャリア供給層はIII族窒化物からなり、前記キャリア供給層の前記III族窒化物のバンドギャップは、前記チャネル層の前記窒化ガリウム系半導体のバンドギャップより大きく、前記第１及び第３の窒化ガリウム系半導体層は第１導電型を有し、前記第２の窒化ガリウム系半導体層は前記第１導電型と反対の第２導電型を有し、前記自立III族窒化物基板は、１×１０８ｃｍ−２以下の貫通転位密度の領域を有し、前記半導体積層における（０００２）面方向のＸ線回折半値幅は１００秒以下であり、前記半導体積層における（１０−１２）面方向のＸ線回折半値幅は２５０秒以下である。
【００２５】
この窒化物半導体素子の製造方法において、（０００２）面方向のＸ線回折半値幅は半導体積層におけるらせん転位密度に関連し、（１０−１２）面方向のＸ線回折半値幅は、刀状転位を含む転位密度に関連する。窒化物半導体素子におけるらせん転位は電流リークパスとして働き、刀状転位を含む転位はキャリアの捕獲中心として働く。また、これら両転位は、その周辺に格子歪みを引き起こし、この格子歪みは不純物の偏析を引き起こす。
【００２６】
第１〜第３の窒化ガリウム系半導体層は、１×１０８ｃｍ−２以下の貫通転位密度の領域を含む自立III族窒化物基板上にエピタキシャル成長される。これ故に、第１〜第３の窒化ガリウム系半導体層の成長における下地から引き継ぐ転位の数を低減できる。この作製方法によるエピタキシャル基板及び半導体積層において、（０００２）面方向のＸ線回折半値幅が１００秒以下であると共に、（１０−１２）面方向のＸ線回折半値幅が２５０秒以下である。これ故に、不純物偏析が低減されたエピタキシャル基板を形成できる。このため、オン抵抗が低減される。また、電流ブロック層とドリフト層とによって構成されるｐｎ接合ダイオードが良好な電気的特性を示す。これ故に、ドレインリークの低減が達成される。さらに、転位密度の低減により、上記のｐｎ接合ダイオードにおけるアクセプタの補償が低減されるので、ｐｎ接合ダイオードのｐ領域におけるアクセプタの活性化率が向上される。これ故に、窒化物半導体素子のピンチオフ特性が改善される。
【００２７】
開口部の側面にチャネル層及びキャリア供給層が成長される。チャネル層及びキャリア供給層を成長する再成長表面において、転位に起因するピットの密度が低減される。これ故に、ピットに起因したキャリア供給層の表面欠陥が低減され、ゲートリークが低減可能である。
【００２８】
本発明に係る作製方法では、前記半導体積層における炭素濃度は１×１０１６ｃｍ−３以下である。
【００２９】
この作製方法では、窒化ガリウム系半導体中における炭素は、バンドギャップ中に深い準位を形成すると共に、電荷を帯びてキャリア（例えば電子）の散乱中心となる。また、ｐｎ接合ダイオードへの逆バイアス印加時には、空乏層において炭素不純物がエネルギーバンド中に形成する深い準位を介した発生電流を生じ、リーク電流の原因となる。その結果、オン抵抗の増加や耐圧の低下になる。これ故に、エピタキシャル膜中の炭素濃度は１×１０１６ｃｍ−３以下であることが好適である。窒化ガリウム系半導体には、原料に含まれる炭素が残留することがある。
【００３０】
本発明に係る作製方法では、前記ドリフト層はｎ型半導体であり、前記ドリフト層のドナー濃度は３×１０１５ｃｍ−３以上であることができる。また、前記ドリフト層のドナー濃度は３×１０１６ｃｍ−３以下であることができる。ｎ型ドリフト層のために成長される第１の窒化ガリウム系半導体層によれば、オフ動作時のソース−ドレイン間における耐圧の向上と導通時のオン抵抗の低減とを両立できる。高すぎるドナー濃度は、ソース−ドレイン間における耐圧を低下させる。低すぎるドナー濃度は、炭素等の不純物の影響による影響を受けやすくなる。
【００３１】
本発明に係る作製方法では、前記電流ブロック層はｐ型半導体であり、前記電流ブロック層のアクセプタ濃度は１×１０１７ｃｍ−３以上であることができる。また、前記電流ブロック層のアクセプタ濃度は１×１０１９ｃｍ−３以下であることができる。ｐ型電流ブロック層のために成長される第２の窒化ガリウム系半導体層によれば、上記の範囲におけるアクセプタ濃度において、窒化物半導体素子における非導通の際のソース−ドレイン間の耐圧として所望の値を得ることができる。上記の範囲外のアクセプタ濃度は、ソース−ドレイン間における耐圧を低下させる。
【００３２】
本発明に係る作製方法では、前記コンタクト層はｎ型半導体であり、前記コンタクト層のドナー濃度は３×１０１７ｃｍ−３以上であることができる。ドナー濃度がこの範囲であるとき、良好なオーミックコンタクトが提供される。
【００３３】
本発明に係る作製方法では、前記チャネル層及び前記キャリア供給層の材料については、前記チャネル層／前記キャリア供給層として記載したとき、以下の組み合わせが好適である：ＩｎＧａＮ／ＡｌＧａＮ；ＧａＮ／ＡｌＧａＮ；ＡｌＧａＮ／ＡｌＮ。これらの組み合わせによれば、良好なキャリア生成及び良好なチャネル形成を提供できる再成長が可能である。
【００３４】
本発明に係る窒化物半導体素子では、前記ドリフト層、前記電流ブロック層及び前記コンタクト層の材料については、前記コンタクト層／前記電流ブロック層／前記ドリフト層として記載したとき、以下の組み合わせが好適である：ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ；ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ；ｎ＋型ＧａＮ／ｐ型ＩｎＧａＮ／ｎ型ＧａＮ。これらの組み合わせによれば、良好なｐｎ接合を提供できるエピタキシャル基板を作製できる。
【００３５】
本発明に係る作製方法では、前記III族窒化物基板は導電性の低転位自立窒化ガリウム基板であることができる。この作製方法によれば、第１〜第３の窒化ガリウム系半導体層を自立窒化ガリウム基板上に成長する。自立窒化ガリウム系半導体基板と異なる異種基板上への第１〜第３の窒化ガリウム系半導体層の成長に比べて、自立窒化ガリウム基板へのこれらの半導体層の成長は、基板とエピタキシャル膜との界面における転位の生成を低減できる。また、窒化ガリウム系半導体層を自立窒化ガリウム基板上に成長するとき、窒化ガリウム系半導体層と自立窒化ガリウム基板との界面抵抗を低減できる。
【００３６】
本発明に係る作製方法は、前記第１〜第３の窒化ガリウム系半導体層のＸ線回折の測定を行って、（０００２）面方向のＸ線回折半値幅及び（１０−１２）面方向のＸ線回折半値幅を見積もる工程と、前記Ｘ線回折半値幅の見積もり結果に基づき、当該方法における引き続く工程を施すか否かを判断する工程とを備えることができる。この方法によれば、Ｘ線回折半値幅のインラインモニタリングが利用可能である。
【００３７】
上記の説明に示されるように、本発明に係る方法によって作製された窒化物半導体素子は良好な動作を実現する。発明者の知見によれば、エッチングにより形成されるエッチピットによって見積もられる転位密度を用いることに比べて、Ｘ線回折半値幅を用いるとき、窒化物半導体素子の特性を、着目すべき転位の種類に関連づけできる。また、本件のような複雑な構造の窒化物半導体素子において、実際のデバイス構造において評価可能である。
【００３８】
本発明に係る作製方法は、前記チャネル層を前記半導体積層上に成長炉でエピタキシャル成長する前に、該成長炉において、アンモニア及び水素を含む雰囲気で、前記半導体積層の熱処理を行う工程を更に備えることができる。この方法によれば、再成長に先立って、洗浄後に、再成長の下地となる表面において原子の再配列を可能になる。
【００３９】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００４０】
以上説明したように、本発明によれば、電流リークパスを低減可能であると共に、ドリフト層におけるオン抵抗を低減可能な窒化物半導体素子を提供できる。また、本発明によれば、電流リークパスを低減可能であると共に、ドリフト層におけるオン抵抗を低減可能な窒化物半導体素子を作製する方法を提供することを目的とする。
【図面の簡単な説明】
【００４１】
【図１】図１は、本実施の形態に係る窒化物半導体素子を模式的に示す図面である。
【図２】図２は、Ｘ線回折の半値幅を測定するためのＸ線回折装置を概略的に示す図面である。
【図３】図３は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を示す工程フロー図である。
【図４】図４は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を示す工程フロー図である。
【図５】図５は、本実施の形態においてエピタキシャル基板を作製する方法の主要な工程を模式的に示す図面である。
【図６】図６は、本実施の形態においてエッチングの主要な工程を模式的に示す図面である。
【図７】図７は、本実施の形態において、再成長によるエピタキシャル基板を作製する方法の主要な工程を模式的に示す図面である。
【図８】図８は、本実施の形態において電極の形成のための主要な工程を模式的に示す図面である。
【発明を実施するための形態】
【００４２】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の窒化物半導体素子、及び窒化物半導体素子を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００４３】
図１は、本実施の形態に係る窒化物半導体素子を模式的に示す図面である。本実施の形態では、窒化物半導体素子は、以下の説明されるように３端子素子であり、その一例としてヘテロ電界効果トランジスタ（ＨＦＥＴ）が引き続き説明される。
【００４４】
窒化物半導体素子１１は、半導体積層１３と、チャネル層１５と、キャリア供給層１７と、ゲート電極１９と、ソース電極２１を備える。半導体積層１３はドリフト層２３、電流ブロック層２５及びコンタクト層２７を含み、ドリフト層２３、電流ブロック層２５及びコンタクト層１７は支持基体２９の主面２９ａ上に順に設けられている。
【００４５】
ドリフト層２３は第１の窒化ガリウム系半導体からなり、この窒化ガリウム系半導体は例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができる。電流ブロック層２５は第２の窒化ガリウム系半導体からなり、この窒化ガリウム系半導体は例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができる。コンタクト層２７は第３の窒化ガリウム系半導体からなり、この窒化ガリウム系半導体は例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等からなることができる。半導体積層１３は開口部３１を有しており、開口部３１は、コンタクト層２７から電流ブロック層２５を介してドリフト層２３に至っており、また開口部３１にはドリフト層２３、電流ブロック層２５及びコンタクト層２７の側面が現れている。開口部３１は半導体積層１３の表面１３ａによって規定される凹みである。開口部３１は側面３１ａを有しており、側面３１ａはドリフト層２３、電流ブロック層２５及びコンタクト層２７の側面から構成される。また、開口部３１は底面３１ｂを有することができ、底面３１ｂにはドリフト層２３が現れている。開口部３１では、底面３１ｂのエッジは側面３１ａに接続される。ドリフト層２３及びコンタクト層２７は第１導電型（例えばｎ型）を有しており、電流ブロック層２５は第１導電型と反対の第２導電型（ｐ型）を有する。ドリフト層２３の厚さは電流ブロック層２５の厚さより厚く、これよって所望のデバイス耐圧が提供される。本実施例では、ドリフト層２３及び電流ブロック層２５はｐｎ接合３３ａを形成し、電流ブロック層２５及びコンタクト層２７はｐｎ接合３３ｂを形成する。ドリフト層２３は支持基体２９と接合３３ｃを成す。接合３３ｃはヘテロ障壁を低減するためにホモ接合をあることが好ましい。コンタクト層２７はチャネル層１５と接合３３ｄを形成する。コンタクト層２７の導電型はチャネル層１５の導電型と同じである。接合３３ｄの近傍では、コンタクト層２７のキャリア濃度はチャネル層１５のキャリア濃度より大きい。接合３３ｄは半導体積層１３の表面１３ｂ及び開口部３１の側面３１ａの一部において形成される。ドリフト層２３はチャネル層１５と接合３３ｅを形成する。接合３３ｅは開口部３１の側面３１ａの一部及び開口部３１の底面３１ｂにおいて形成される。
【００４６】
チャネル層１５は窒化ガリウム系半導体からなり、例えばアンドープＧａＮ、アンドープＡｌＧａＮ、アンドープＩｎＧａＮ、アンドープＩｎＡｌＧａＮ等からなることができる。また、キャリア供給層１７はIII族窒化物からなり、例えばＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等からなることができる。キャリア供給層１７にドーパントを添加することができるが、ドーパント添加の有無に関係なく、キャリア供給層１７の歪みにより、二次元キャリアガス（例えば、二次元電子ガス）３５のためのキャリアがチャネル層１５に供給される。
【００４７】
チャネル層１５及びキャリア供給層１７は、開口部３１に設けられている。例えば、チャネル層１５はキャリア供給層１７と開口部３１の側面３１ａとの間に設けられる。キャリア供給層１７のIII族窒化物のバンドギャップは、チャネル層１５の窒化ガリウム系半導体のバンドギャップより大きい。キャリア供給層１７はチャネル層１５とヘテロ接合３３ｆを形成しており、チャネル層１５には、ヘテロ接合３３ｆに沿って二次元キャリアガス３５が生成される。接合３３ｆは接合３３ｄと接合３３ｅとの間に位置する。電流ブロック層２５の側面が、チャネル層１５とｐｎ接合３３ｇを形成する。
【００４８】
チャネル層１５はキャリア供給層１７と半導体積層１３との間に設けられる。チャネル層１５は第１及び第２の部分１５ａ、１５ｂを含み、キャリア供給層１７は第１及び第２の部分１７ａ、１７ｂを含む。チャネル層１５の第１の部分１５ａ及びキャリア供給層１７の第１の部分１７ａは、開口部３１の側面３１ａ上に配置されている。チャネル層１５の第２の部分１５ｂ及びキャリア供給層１７の第２の部分１７ｂは、半導体積層１３の表面１３ｂ（コンタクト層２７）上に配置されている。また、チャネル層１５は第３の部分１５ｃを含むことができ、キャリア供給層１７は第３の部分１７ｃを含むことができる。チャネル層１５の第３の部分１５ｃ及びキャリア供給層１７の第３の部分１７ｃは、開口部３１の底面３１ｂ上に配置されている。開口部３１の側面３１ａは半導体積層１３の表面１３ｂに接続されており、開口部３１の底面３１ｂに接続されている。開口部３１の側面３１ａと半導体積層１３の表面１３ｂとの成す角度は、ゼロ度より大きい。側面３１ａと底面３１ｂとの成す角はゼロより大きい。窒化物半導体素子１１のチャネルのサイズは、開口部３１の側面３１ａに現れた電流ブロック層２５の厚さと、開口部３１の側面３１ａの角度によって規定される側面２５ｂのサイズとに関連している。
【００４９】
ゲート電極１９は、キャリア供給層１７上に設けられる。ゲート電極１９は、半導体積層１３の表面１３ａ上に設けられる。ゲート電極１９は、電流ブロック層２５の側面２５ａ上に設けられたチャネル層１５における二次元電子ガス（図１において破線ＢＯＸで示される）の濃度を変調するように設けられる。
【００５０】
キャリア供給層１７とゲート電極１９との間に絶縁膜３９が設けられることができる。絶縁膜３９を用いて、半導体積層１３に対するゲート電極１９の障壁を高めることができる。絶縁膜３９として例えばシリコン酸化物等を用いることができ、絶縁膜３９の厚さは例えば１０ナノメートル程度である。
【００５１】
ソース電極２１は、半導体積層１３の電流ブロック層２５に接合して設けられ、チャネル層１５及びコンタクト層２７に電気的に接続されている。良好なオーミック接触を得るために、ソース電極２１直下の半導体領域（キャリア供給層１７及びチャネル層１５）にドーパントを添加して、比較的高いキャリア濃度の半導体を形成することができ、この半導体にソース電極２１を接触させてもよい。或いは、ソース電極２１直下においてキャリア供給層１７及びチャネル層１５を部分的に除去してコンタクト層２７を露出させることができる。コンタクト層２７にソース電極２１を接触させてもよい。
【００５２】
また、ドレイン電極３７が半導体積層１３及び支持基体２９のいずれかに設けられる。本実施例では、ドレイン電極３７は支持基体２９の裏面２９ｂ上に設けられており、裏面２９ｂに接触を成す。
【００５３】
キャリアが電子であるとき、窒化物半導体素子１１は、ソース電極２１からのキャリアは二次元キャリアガス３５としてチャネル層１５を伝搬する。窒化物半導体素子１１のゲート電極１９の電圧がしきい値を越えるとき、ゲート電極１９直下のチャネル層１５を通過して後に、ドリフト層２３に到達する。ドリフト層２３のキャリアは導電性の支持基体２９の裏面２９ｂを介してドレイン電極３７に到達する。これ故に、本実施例では、窒化物半導体素子１１は縦型構造を有する。
【００５４】
この窒化物半導体素子１１においては、半導体積層１３における（０００２）面方向のＸ線回折半値幅は１００秒以下であり、（０００２）面方向のＸ線回折半値幅は半導体積層におけるらせん転位密度を示す。このＸ線回折半値幅は１００秒以下であることが好適である。また、半導体積層１３における（１０−１２）面方向のＸ線回折半値幅は２５０秒以下であり、（１０−１２）面方向のＸ線回折半値幅は、刀状転位を含む転位密度を示す。このＸ線回折半値幅は２５０秒以下であることが好適である。
【００５５】
窒化物半導体素子１１におけるらせん転位は電流リークパスを形成し、刀状転位を含む転位はキャリアの捕獲中心を形成する。また、これら両転位は、その周辺に格子歪みを引き起こし、この格子歪みは不純物（例えば、炭素）の偏析を引き起こす。
【００５６】
この窒化物半導体素子１１のエピタキシャル層積層２３、２５、２７は、（０００２）面方向のＸ線回折半値幅が１００秒以下であると共に（１０−１２）面方向のＸ線回折半値幅が２５０秒以下である積層構造を成す。この積層構造を窒化物半導体素子１１のためのエピタキシャル基板が有するとき、不純物の偏析が低減されるので、オン抵抗が低減される。また、電流ブロック層２５とドリフト層２３とによって構成されるｐｎ接合３３ｆの接合ダイオードが良好な電気的特性を示す。これ故に、ドレインリークの低減が達成される。さらに、積層構造中の転位密度の低減により、上記の接合ダイオードにおけるアクセプタの補償が低減されるので、接合ダイオードのｐ領域（電流ブロック層）におけるアクセプタの活性化率が向上される。これ故に、窒化物半導体素子１１のピンチオフ特性が改善される。
【００５７】
開口部３１の側面３１ａにチャネル層１５及びキャリア供給層１７が設けられる。チャネル層１５及びキャリア供給層１７を成長する再成長表面（例えば面１３ｂ、１３ｂ）において、転位に起因するピットの密度が低減される。これ故に、キャリア供給層１７においてピットに起因した表面欠陥が低減され、ゲートリークが低減可能である。
【００５８】
上記説明に示されるように、窒化物半導体素子１１は良好な動作を実現できる。発明者の知見によれば、エッチングにより形成されるエッチピットによって見積もられる転位密度を用いることに比べて、Ｘ線回折半値幅を用いることによって、窒化物半導体素子１１の特性とこれに深く関連する転位（らせん転位や刀状転位等）の種類とを対応づける。また、本件のような複雑なエピ構造の窒化物半導体素子１１においても、実際のデバイス構造において評価可能である。エッチピット法による転位密度の見積もりは測定条件（エッチング条件）の変動の影響に敏感である。
【００５９】
発明者らの見積もりによれば、半導体積層１３における（０００２）面方向のＸ線回折半値幅が１００秒以下であるとき、エピタキシャル基板におけるらせん転位密度は、例えば３×１０７ｃｍ−２以下である。この転位密度では、らせん転位に起因する電気特性の劣化（例えば、ゲートリーク電流、ドレインリーク電流）がある程度抑制されていると考えられる。また、半導体積層１３における（１０−１２）面方向のＸ線回折半値幅は２５０秒以下であり、エピタキシャル基板における刀状転位密度は、例えば１×１０８ｃｍ−２以下である。この転位密度では、刀状転位に起因する電気特性の劣化（例えば二次元電子ガスの散乱によるモビリティ低下）がある程度抑制されていると考えられる。
【００６０】
好適な実施例では、エピタキシャル基板におけるらせん転位密度は、例えば１×１０７ｃｍ−２を以下であるとき、電気特性（例えば、ゲートリーク電流、ドレインリーク電流）が良好になる。また、エピタキシャル基板における刀状転位密度が１×１０８ｃｍ−２を以下であるとき電気特性（例えば二次元電子ガスの散乱によるモビリティ低下）が良好になる。
【００６１】
Ｘ線回折の測定は、以下のように行うことができる。図２は、Ｘ線回折の半値幅を測定するためのＸ線回折装置を概略的に示す図面である。半値幅を測定する際のスリット幅は、０．２ｍｍ×０．５ｍｍに設定される。この設定の後に、半値幅は、図２に示されるようにＸ線回折法を用いて測定される。以下、測定方法を簡略に説明する。測定の対象物であるエピタキシャル基板４５を準備する。Ｘ線源４１からの入射Ｘ線ビーム４３に対して基板４５の表面４５ａが平行になるように、軸Ａｘの回りの角度ＯＭＥＧＡが調整される。この調整により、調整された基板４５はＡｘ−Ｒ平面上に置かれる。この角度をＯＭＥＧＡの基準値（ゼロ値）とする。軸Ａｘは軸Ｒに直交している。２倍のＴＨＥＴＡ（以下、２×ＴＥＴＨＡと記す。ＴＥＴＨＡは、ＧａＮ基板の（０００２）面の面間隔に対応しており、ブラッグの法則を用いて求めることができる。）の角度を入射Ｘ線ビーム４３に対して成す軸上にシンチレーションカウンタ４７を置く。ＯＭＥＧＡ＝ＴＨＥＴＡとなる位置にＯＭＥＧＡをセットする。ＯＭＥＧＡ−２×ＴＨＥＴＡスキャンを行い、回折強度が最も強くなる２×ＴＨＥＴＡのところにシンチレーションカウンタを置く。この値を新たなＴＨＥＴＡ値とする。ＯＭＥＧＡスキャンを行い、例えば（０００２）面の回折像を測定する。この回折像から半値幅を見積もる。
【００６２】
必要な場合には、回折像の測定を繰り返すことによって、エピタキシャル基板の主面上に多数の点における回折像から半値幅の分布が求められる。この測定には、薄膜材料結晶性解析Ｘ線回折装置（本実施例では、フィリップス社製の２結晶X線回折装置）を用いている。
【００６３】
再び図１を参照すると、支持基体２９は導電性の自立III族窒化物支持体であることが良い。このIII族窒化物支持体は、１×１０８ｃｍ−２以下の貫通転位密度の領域を有する。この領域上に窒化物半導体素子１１の主要部を形成できる。支持基体２９の貫通転位密度の低減により、窒化物半導体素子１１のエピタキシャル膜２３、２５、２７の成長において、支持基体（下地）２９から引き継がれる転位を低減できる。また、支持基体２９は導電性の自立窒化ガリウム支持体であることが良い。この自立窒化ガリウム支持体は、様々な窒化ガリウム系半導体を成長可能であり、また低い転位密度のＧａＮウエハを入手可能である。また、自立窒化ガリウム支持体の主面は、実質的に（０００１）面であり、僅かなオフ角が表面にあっても良い。接合３３ｃがホモ接合であるとき、格子定数差に起因する転位の生成が抑制される。
【００６４】
半導体積層１３の形成には、例えば有機金属気相成長法が用いられる。有機金属気相成長法の使用により、原料中の炭素が不可避的に半導体膜に残留する。半導体積層１３における炭素濃度は例えば１×１０１６ｃｍ−３以下であることが良い。窒化ガリウム系半導体中における炭素は、バンドギャップ中に深い準位を形成すると共に、電荷を帯びてキャリア（例えば電子）の散乱中心となる。また、ｐｎ接合３３ａの接合ダイオードに逆バイアスが印加されるとき、空乏層において炭素不純物がエネルギーバンド中に形成する深い準位を介した発生電流を生じる。その結果、耐圧の低下になる。これ故に、エピタキシャル膜２３、２５、２７中の炭素濃度は１×１０１６ｃｍ−３以下であることが好適である。
【００６５】
有用な実施例では、ドリフト層２３はｎ型半導体であり、電流ブロック層２５はｐ型半導体であり、コンタクト層２７はｎ型半導体であることができる。
【００６６】
ドリフト層２３がｎ型であるとき、好適には、ドリフト層２３のドナー濃度は３×１０１５ｃｍ−３以上であることができ、またドリフト層２３のドナー濃度は１×１０１６ｃｍ−３以下であることができる。オフ動作時のソース−ドレイン間における耐圧の向上と導通時のオン抵抗の低減とを両立できる。高すぎるドナー濃度は、ソース−ドレイン間における耐圧を低下させる。低すぎるドナー濃度は、オン抵抗を増加させる。
【００６７】
電流ブロック層２５がｐ型であるとき、好適には、電流ブロック層２５のアクセプタ濃度は１×１０１７ｃｍ−３以上であることができ、また電流ブロック層２５のアクセプタ濃度は１×１０１９ｃｍ−３以下であることができる。ドリフト層２３直上に設けられた電流ブロック層２５において、上記の範囲におけるアクセプタ濃度によれば、窒化物半導体素子１１における非導通の際のソース−ドレイン間の耐圧として所望の値を得ることができる。高すぎるアクセプタ濃度は、ソース−ドレイン間における耐圧を低下させる。低すぎるアクセプタ濃度は炭素不純物の影響を受けやすくなる。
【００６８】
コンタクト層２７がｎ型であるとき、好適には、コンタクト層２７のドナー濃度は３×１０１７ｃｍ−３以上であることができる。ドナー濃度がこの範囲であるとき、良好なオーミックコンタクトが提供される。
【００６９】
これらのドーパント濃度の範囲によれば、ドリフト層２３のドナー濃度を抑制すると共に炭素濃度をドナー濃度未満に低減することによって、半導体素子の高耐圧化及びオン抵抗の低減の両方の達成が容易になる。ドリフト層２３の炭素濃度を下げることによって、添加するドナーの濃度も下げることができる。
【００７０】
チャネル層１５及びキャリア供給層１７の材料における有用な組み合わせは、以下のものである。
（チャネル層／キャリア供給層）として記載したとき、
（ＩｎＧａＮ／ＡｌＧａＮ）
（ＧａＮ／ＡｌＧａＮ）
（ＡｌＧａＮ／ＡｌＮ）。
これらの組み合わせによれば、良好なキャリア生成及び良好なチャネル形成が提供される。
【００７１】
ドリフト層２３、電流ブロック層２５及びコンタクト層２７の材料における有用な組み合わせは、以下のものである。
（コンタクト層／電流ブロック層／ドリフト層）として記載したとき、
（ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ）
（ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ）。
これらの組み合わせによれば、良好なｐｎ接合が提供される。
（ｎ＋型ＧａＮ／ｐ型ＧａＮ／ｎ型ＧａＮ）では、接合３３ａ、３３ｂはホモ接合である。（ｎ＋型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ型ＧａＮ）では、接合３３ａ、３３ｂはヘテロ接合であり、電流ブロック層２５のバンドギャップがドリフト層２３及びコンタクト層２７のバンドギャップより大きい。
【００７２】
次に、窒化物半導体素子を作製する方法を説明する。図３及び図４は、本実施の形態に係る窒化物半導体素子を作製する方法における主要な工程を示す工程フロー図である。工程Ｓ１０１では、図５（ａ）に示されるように、III族窒化物基板５１を準備する。III族窒化物基板５１は導電性を有することができ、またｎ型ＧａＮ基板であることが好ましく、具体的にはこのｎ型ＧａＮ基板は（０００１）Ｇａ面を有する。III族窒化物基板５１は、引き続く工程において一又は複数の窒化ガリウム系半導体層を成長する主面５１ａを有する。この主面５１ａの一部又は全部において、貫通転位密度は、１×１０８ｃｍ−２以下である。この低い貫通転位密度の領域上に窒化物半導体素子１１の主要部を形成できる。図５（ｂ）を参照すると、工程Ｓ１０２−１においてIII族窒化物基板５１を成長炉１０ａに配置する。成長炉１０ａとしては例えば有機金属気相成長法を適用できる。この後に、工程Ｓ１０２−２において成長炉１０ａにガスＧ０を供給して、自立III族窒化物基板５１の熱処理を行う。ガスＧ０は、例えばアンモニア（流量１６ｓｌｍ）及び水素（流量４ｓｌｍ）を含むことができる。熱処理の温度は、例えば摂氏１０００度以上１１００度以下である。炉内圧力は例えば５０Ｔｏｒｒ以上７６０Ｔｏｒｒ以下であることができる。熱処理の時間は例えば５分である。この熱処理により、基板５１の主面５１ａの水分、炭素、酸素等を水蒸気やメタン等として脱離させることができる。これは良好な半導体層の成長に好適である。
【００７３】
有機金属気相成長（ＭＯＣＶＤ）法では、原料としてトリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、アンモニア（ＮＨ３）を用い、またｎ型及びｐ型ドーパントして、それぞれ、シラン（ＳｉＨ４）及びビスシクロペンタジエニルマグネシウム（ＣＰ２Ｍｇ）を用いた。
【００７４】
熱処理の後に、工程Ｓ１０３では、図５（ｃ）に示されるように、成長炉１０ａに原料ガスＧ１を供給して、エピタキシャル基板Ｅ１を作製する。この作製では、III族窒化物基板５１上の主面５１ａに、窒化物半導体素子のための窒化ガリウム系半導体エピタキシャル膜５３、５５、５７を成長する。エピタキシャル膜５３はドリフト層のために成長され、エピタキシャル膜５３の厚さは設計する素子の耐圧仕様により決定する。高耐圧素子ほど厚くする必要がある。エピタキシャル膜５５は電流ブロック層のために成長され、エピタキシャル膜５５の厚さは、チャネルの厚みに起因したデバイス耐圧低下を避けるために例えば０．３μｍ以上であることが良く、またチャネル抵抗の増加を避けるために例えば１．０μｍ以下であることが良い。エピタキシャル膜５７はコンタクト層のために成長され、エピタキシャル膜５７の厚さは電流ブロック層の拡散が影響しない０．3μｍ以上であることが良く、またチャネル抵抗増大を防ぐため１μｍ以下であることが良い。エピタキシャル膜５３はIII族窒化物基板５１の主面を覆い、エピタキシャル膜５５はエピタキシャル膜５３の表面を覆い、エピタキシャル膜５７はエピタキシャル膜５５の表面を覆う。これらのエピタキシャル膜の成長条件は例えば以下のものである：
成長温度：摂氏９００度〜摂氏１１００度
炉内圧力：５０Ｔｏｒｒ〜７６０Ｔｏｒｒ
原料モル流量比（Ｖ／III）：１００〜１００００。
【００７５】
工程Ｓ１０４においてエピタキシャル基板Ｅ１を成長炉１０ａから取り出した後に、必要な場合には、工程Ｓ１０５−１においてエピタキシャル基板Ｅ１のＸ線回折像を測定して、（０００２）面方向のＸ線回折半値幅及び（１０−１２）面方向のＸ線回折半値幅を見積もる。次いで、工程Ｓ１０５−２において（０００２）面方向のＸ線回折半値幅が１００秒以下であるか否かを判断する。また、（１０−１２）面方向のＸ線回折半値幅が２５０秒以下であるか否かを判断する。これらの判断が肯定的であるとき、引き続く工程Ｓ１０６に進む。判断が否定的であるとき、処理を中止することができる。
【００７６】
工程Ｓ１０６では、図６（ａ）に示されるように、エピタキシャル基板Ｅ１上にマスク５９を形成する。マスク５９は、開口部の形状を規定する。マスク５９は例えばレジストからなることができる。マスク５９はエピタキシャル基板Ｅ１上において規定された一又は複数の開口５９ａを有する。
【００７７】
工程Ｓ１０７では、図６（ｂ）に示されるように、マスク５９を用いてエピタキシャル基板Ｅ１をエッチングする。このエッチングは、エッチング装置１０ｂを用いて行われる。マスク５９の開口５９ａにはエピタキシャル基板Ｅ１の表面の一部分が露出されており、この露出部分がエッチングされる。エピタキシャル基板Ｅ１のエッチングにより、半導体積層６１を含む基板生産物Ｐ１が形成される。半導体積層６１は、ドリフト層５３ａ、電流ブロック層５５ａ及びコンタクト層５７ａを含む。半導体積層６１の開口部６３には、ドリフト層５３ａの側面５３ｂ及び上面５３ｃ、電流ブロック層５５ａの側面５５ｂ並びにコンタクト層５７ａの側面５７ｂが現れている。開口部６３は側面６３ａ及び底面６３ｂを有する。半導体積層６１は、エッチングにより形成されたエッチング面からなり開口部６３を規定する表面６１ａと、エピタキシャル積層の表面６１ｂを含む。
【００７８】
エッチング装置１０ｂとして例えば誘導結合プラズマ−反応性イオンエッチング（ＩＣＰ−ＲＩＥ）装置を用いることができる。エッチング条件の一例は以下のものである。
ガス：Ａｒ、Ｃｌ２及びＢＣｌ３、Ａｒ流量５０ｓｃｃｍ、Ｃｌ２流量５ｓｃｃｍ、ＢＣｌ３流量３０ｓｃｃｍ
ＩＣＰパワー：１５０ワット
バイアスパワー：３０ワット。
【００７９】
工程Ｓ１０８−１では、マスク５９を除去する。マスク５９の除の後に、工程Ｓ１０８−２で基板生産物Ｐ１の洗浄を行う。
マスク５９がレジストからなるとき、以下の条件を使用可能である。
溶液：Ｈ２ＳＯ４：Ｈ２Ｏ＝２：１、処理時間３分、
リムーバ：摂氏８０度、処理時間１５分、
超音波洗浄：イソプロピルアルコール、時間５分
剥離の後に、洗浄（例えば純水洗浄）を行って、窒素ブローで乾燥させる。
【００８０】
工程Ｓ１０９−１では、図７（ａ）に示されるように、成長炉１０ａに基板生産物Ｐ１を配置する。次いで、工程Ｓ１０９−２では、成長炉１０ａにガスＧ２を供給して、基板生産物Ｐ１の熱処理を行う。ガスＧ２は、例えばアンモニア（流量１６ｓｌｍ）及び水素（４ｓｌｍ）を含むことができる。熱処理の温度は、例えば摂氏１０００度以上１１００度以下である。熱処理の時間は例えば５分である。この熱処理により、基板生産物Ｐ１の表面６１ａ、６１ｂの水分、炭素、酸素等を水蒸気やメタン等として脱離させることができる。
【００８１】
熱処理の後に、工程Ｓ１１０では、図７（ｂ）に示されるように、成長炉１０ａに原料ガスＧ３を供給して基板生産物Ｐ１上にエピタキシャル成長を行って、エピタキシャル基板Ｅ２を形成する。この作製では、基板生産物Ｐ１の表面６１ａ、６１ｂ上に、窒化物半導体素子のための窒化ガリウム系半導体エピタキシャル膜６５、６７を成長する。エピタキシャル膜６５はチャネル層のために成長され、エピタキシャル膜６７はキャリア供給層のために成長される。エピタキシャル膜６５は半導体積層６１の表面６３ａ、６３ｂ、６１ｂを覆い、エピタキシャル膜６７はエピタキシャル膜６５を覆う。
【００８２】
工程Ｓ１１１においてエピタキシャル基板Ｅ２を成長炉１０ａから取り出した後に、必要な場合には、工程Ｓ１１２−１においてエピタキシャル基板Ｅ２のＸ線回折像を測定して、（０００２）面方向のＸ線回折半値幅及び（１０−１２）面方向のＸ線回折半値幅を見積もる。次いで、工程Ｓ１１２−２において（０００２）面方向のＸ線回折半値幅が１００秒以下であるか否かを判断する。また、（１０−１２）面方向のＸ線回折半値幅が２５０秒以下であるか否かを判断する。これらの判断が肯定的であるとき、引き続く工程Ｓ１１３に進む。判断が否定的であるとき、処理を中止することができる。
【００８３】
工程Ｓ１１３では、図８に示されるように、ソース電極７１、ドレイン電極７３およびゲート電極７５をエピタキシャル基板Ｅ２上に形成する。ソース電極７１はチャネル層６５に電気的に接続される。ドレイン電極７３はチャネル層６５に電気的に接続される。必要な場合には、図８（ａ）に示される実施例のように、エピタキシャル基板Ｅ２上にゲート絶縁膜６９を形成する。ゲート絶縁膜６９は、ソース電極７１を電流ブロック層５５ａに接合させるために開口６９ａを有する。ゲート絶縁膜６９は、開口部６３の側面６３ａを覆う。ゲート絶縁膜６９は例えばシリコン酸化物、窒化シリコン、酸化アルミニウム等から成るができる。ゲート絶縁膜６９の厚さは例えば１０ｎｍ程度である。ゲート絶縁膜６９の形成の後に、図８（ｂ）に示されるように、例えば、ソース電極７１をゲート絶縁膜６９の開口６９ａに形成し、基板５１の裏面５１ｂにドレイン電極７３を形成すると共に、ゲート電極７５をゲート絶縁膜６９及び電流ブロック層５５ａ上に形成する。ゲート絶縁膜６９により、キャリア供給層６７に対する障壁を高めることができる。
【００８４】
ソース電極７１の形成としては、例えば以下のように行う。フォトリソグラフィ法によりマスクを形成すると共に蒸着法により金属膜を堆積して、リフトオフ法を用いて金属膜にパターン形成を行うことができる。必要な場合には、ソース電極７１の形成に先立ってコンタクト層５７ａを露出させるようにキャリア供給層６７及びチャネル層６５を除去した後に、コンタクト層５７ａの露出面にソース電極７１を形成できる。キャリア供給層６７及びチャネル層６５の除去には、例えばドライエッチングを用いることができる。ソース電極７１の材料として例えばＴｉ／Ａｌを用いることができる。金属膜のパターン形成の後に、合金化のための熱処理（例えば摂氏６５０度の温度で３０秒）を行ってソース電極７１を形成する。
【００８５】
ゲート電極７５の形成としては、例えば以下のように行う。フォトリソグラフィ法によりマスクを形成すると共に蒸着法により金属膜を堆積して、リフトオフ法を用いて金属膜にパターン形成を行うことができる。パターン形成されたゲート絶縁膜６９上にゲート電極７５を形成できる。ゲート電極７５とバリ層５５ａとの間には、ゲート絶縁膜６９、キャリア供給層６７及びチャネル層６５が配置されている。ゲート電極７５として例えばＮｉ／Ａｕの他に、Ｐｔ／Ａｕ、Ｐｄ／Ａｕ、Ｍｏ／Ａｕ等を用いることができる。
【００８６】
ドレイン電極７３の形成としては、例えば以下のように行う。エピタキシャル基板Ｅ２のエピ面を覆うように保護膜としてレジスト膜を形成した後に、必要な場合に、基板５１の厚さが所望の値になるまで、基板５１の裏面を研磨する。この研磨面（或いは基板裏面）上に蒸着法により金属膜を堆積する。この後に、エピ面上のレジスト膜をアッシングにより除去する。ドレイン電極７５として例えばＴｉ／Ａｌを用いることができる。保護膜の除去の後に、合金化のための熱処理（例えば摂氏６５０度の温度で３０秒）を行ってドレイン電極７５を形成する。
【００８７】
（実施例１）
まず、以下のようにエピタキシャル基板を作製した。窒化ガリウム膜をＭＯＣＶＤ法により成膜した。ガリウム原料として、トリメチルガリウムを用いる。窒素原料としては、高純度アンモニアを用いた。キャリアガスとしては、純化した水素を用いる。高純度アンモニアの純度は９９．９９９％以上であった。純化水素の純度は９９．９９９９９５％以上であった。ｎ型ドーパントとして水素ベースのシランを用い、ｐ型ドーパントとしてシクロペンタジエニルマグネシウムを用いた。２インチ導電性の窒化物ガリウム基板を準備した。まず、摂氏１０３０度の温度及び１００Ｔｏｒｒの圧力で、アンモニアと水素雰囲気中で、ＧａＮ基板の熱処理を行った。その後に、基板温度を摂氏１０５０度に上昇させた後に、２００Ｔｏｒｒの圧力及び原料モル比Ｖ／III１５００で、窒化ガリウム系半導体層を成膜した。窒化ガリウム層の構造は、ＧａＮ基板上に順にｎ型ドリフト層（厚さ５μｍ）、ｐ型電流ブロック層（厚さ０．５μｍ）、ｎ型コンタクト層（厚さ０，２μｍ）から成っていた。ドリフト層のＳｉ濃度は１×１０１６ｃｍ−３であり、電流ブロック層のＭｇ濃度は１×１０１８ｃｍ−３であり、コンタクト層のＳｉ濃度は１×１０１８ｃｍ−３であった。これらのエピタキシャル成長後に、開口部を規定するマスクを形成した。マスク用いて、反応性イオンエッチング（ＲＩＥ）法でｎ型ドリフト層に至る開口部をエッチングにより形成した。次いで、開口部の側面にＧａＮ電子走行層及びＡｌＧａＮ電子供給層を成長した。これらの工程によりエピタキシャル基板が得られた。引き続いて、トランジスタのためのゲート電極を開口部側面に、ソース電極をコンタクト層上に、ドレイン電極を窒化ガリウム基板裏面にそれぞれ形成する工程を行う。
【００８８】
この実施例では導電性基板を用いた縦型トランジスタ構造を作製した。発明者らの検討によれば、このデバイス特性の劣化要因としては、以下のものが考えられる。まず、基板とエピタキシャル層との格子不整合によりエピタキシャル膜中に転位が導入されるとき、その転位を介してゲートリークが誘起される。また、ソース−ドレイン間のドレインリークが増加する。さらに、転位に補償不純物が取り込まれるとき、この補償によりドリフト層のキャリアが減少して、ドリフト層のオン抵抗が増加する。
【００８９】
より詳細な検討によれば、ドライエッチング（ＲＩＥ）により形成された開口部の側面上にｉ−ＧａＮチャネル層及びｉ−ＡｌＧａＮキャリア供給層をエピタキシャル成長するとき、開口部の斜面における転位を引き継いでｉ−ＧａＮチャネル層及びｉ−ＡｌＧａＮキャリア供給層が成長する。このため、エピタキシャル基板の表面のｉ−ＡｌＧａＮキャリア供給層に転位を起点とした表面欠陥が導入される。この表面欠陥は、ゲートリークを誘起する。また、実施例の構造では、ｐ型電流ブロック層とｎ型ドリフト層とがｐｎ接合ダイオードを形成しており、このｐｎ接合ダイオードは、ソース電極からｐ層電流ブロック層を介してｎ型ドリフト層へ流れる電流を遮断する。しかしながら、転位を通じてドレインリークが誘起される。また、ｐ型電流ブロック層が転位を含むとき、ｐ型電流ブロック層のドーパント（Ｍｇ）が補償される。この補償により電流ブロック層のｐ導電性が失われると、ドレインリークが生じて、トランジスタの正常な動作を妨げる。また、開口部の斜面上においてｉ−ＡｌＧａＮキャリア供給層とｉ−ＧａＮチャネル層とは接合を形成しており、接合の領域におけるポテンシャル増加に伴う二次元電子ガスの枯渇にｐ型電流ブロック層が寄与できない。これ故に、トランジスタのノーマリーオフ動作が妨げられる。さらに、ｎ型ドリフト層においては、転位自体が、あるいは転位周辺に取り込まれた補償不純物が、デバイスのオン抵抗の増加を引き起こす。
【００９０】
下地基板とエピタキシャル層との格子不整合或いは下地基板の転位の引継によりエピタキシャル膜中に転位が導入されるとき、発明者らの上記検討のように、実施例のエピタキシャル基板が複雑なエピ構造を有するが故に、デバイス性能及び信頼性の低下を引き起こす。
【００９１】
次いで、エピタキシャル基板の結晶性とトランジスタ特性と関係について検討した。窒化ガリウム系半導体のエピタキシャル層の転位は、基板上へのホモ成長では、エピタキシャル成長時に基板の転位を引き継いで発生し、また、異種基板上へのヘテロ成長では、エピタキシャル層と異種基板との格子不整合の緩和の結果として発生する。発明者らは、Ｘ線回折装置測定により得られる（０００２）面方向のＸ線回折像における半値幅がらせん転位密度を反映すると共に（１０−１２）面方向の半値幅が刃状転位を含む転位密度を反映していることに着目した。らせん転位密度は電流のリークパスとなり、刃状転位はキャリアの補償中心となる。また、これらの転位の周辺には格子歪みが生じ、この歪みに起因して、電気的特性劣化に寄与する不純物の偏析が生じる。
【００９２】
したがって、上記実施例によれば、転位起因のデバイス特性劣化に関して、下地基板にｎ型ドリフト層、ｐ型電流ブロック層及びｎ型キャップ層を順に成長した後に、これらのエピタキシャル膜中のいくつかの種類の転位密度を半定量的に評価することによって、改善の指標を的確に把握できることが示された。
【００９３】
発明者らの様々な実験によれば、良好なトランジスタ動作を実現するにはＸ線回折半値幅が（０００２）面方向では１００秒以下であり、（１０−１２）面方向ではＸ線回折半値幅が２５０秒以下であることが望ましい。この条件をエピタキシャル基板が満たすとき、ｐ型電流ブロック層とｎ型ドリフト層とによるｐｎ接合ダイオードが良好な電気的特性を示した。これ故に、ドレインリークが抑制され、その結果、オン抵抗の低減が達成された。また、エピタキシャル膜中の転位密度が低減されるので、ｐ型電流ブロック層中のＭｇの活性化率が向上された。これによって、トランジスタのピンチオフ特性が改善された。開口部側面にｉ−ＧａＮチャネル層及びｉ−ＡｌＧａＮキャリア供給層を成長したとき、その再成長表面に転位に起因するピット密度が少なかった。このため、ピットに起因した表面欠陥がｉ−ＡｌＧａＮキャリア供給層において低減され、結果としてゲートリークが改善された。
【００９４】
次いで、ｎ型ドリフト層とトランジスタデバイス特性と関係について検討した。ｎ型ドリフト層のＳｉ濃度は、トランジスタのオフ動作時におけるソース−ドレイン間の耐圧の向上とオン動作時における低オン抵抗とはある程度トレードオフの関係にある。耐圧とオン抵抗との両方を適切な範囲に収めるために、Ｓｉのドープ量が３×１０１５〜１×１０１６ｃｍ−３程度が望ましい。ＧａＮ系窒化物半導体をＭＯＣＶＤ法で成長する場合、原料のＴＭＧの使用より補償不純物の炭素の混入が避けられない。ＧａＮ中の炭素はバンドギャップ中に深い準位を形成し、イオン性不純物としてキャリア（電子）の散乱中心となる。また、ｐｎ接合ダイオードにおいて逆バイアス印加の際に、空乏層において炭素不純物がエネルギーバンド中に形成する深い準位を介した発生電流を生じ、これがリーク電流となる。その結果、前者の散乱はオン抵抗の増加になり、後者の払い出しはデバイス耐圧の低下となる。このような検討から、実施例のデバイス構造では、エピタキシャル膜中の炭素濃度は１×１０１６ｃｍ−３以下が望ましい。
【００９５】
また、エピタキシャル成長の下地基板として、より低い転位密度に加えて、基板とエピタキシャル層との界面抵抗の低減を得るために、自立型導電性ＧａＮ基板を用いることが良い。
【００９６】
次いで、ｐ型電流ブロック層とトランジスタデバイス特性と関係について検討した。ｐ型電流ブロック層はｎ型ドリフト層直上に成長する構造では、オフ動作時のソース−ドレイン間の耐圧を得るために、Ｍｇ濃度は１×１０１７〜３×１０１８ｃｍ−３程度が良い。この範囲を超えてＭｇ濃度が小さいとき、実施例の構造では、高電圧印加の際にｐ型電流ブロック層がほぼ完全に空乏化して、コンタクト層とドリフト層間でパンチスルー現象が生じて、所望のデバイス耐圧が得られない。また、パンチスルー現象を回避するために、ｐ型電流ブロック層の膜厚を増加すると、トランジスタ形成後のチャネル長が長くなり、これはオン抵抗の増加になる。一方、この範囲を超えてＭｇ濃度が大きいとき、Ｍｇに起因した結晶欠陥が導入され、所望の高耐圧特性を得ることができない。
【００９７】
（実施例２）
引き続いて、トランジスタのためのゲート電極を開口部側面に、ソース電極キャップ層上に、ドレイン電極を窒化ガリウム基板裏面にそれぞれ形成した。実施例１におけるエピタキシャル基板を用いて、本実施の形態に説明されたトランジスタ構造を作製した。ｎｐｎ構造エのピタキシャル基板を製造した後に、フォトリソグラフィによりエピタキシャル基板の表面にレジストパターンを形成した。レジストパターンの形成後に、ＲＩＥによりエピタキシャル基板に開口部を形成して基板生産物を作製した。レジストの除去及び基板洗浄の後に、再びＭＯＣＶＤ装置に基板生産物を導入した。アンモニア及び水素を含む雰囲気中で、基板生産物の表面の熱クリーニングを行った。クリーニングの後に、ｉ−ＧａＮチャネル層及びｉ−ＡｌＧａＮキャリア供給層を基板生産物上に成長して、エピタキシャル基板を作製した。このエピタキシャル基板をＭＯＣＶＤ装置より取り出した後に、フォトリソグラフィ法及びイオンビーム蒸着法を用いて、ソース電極、ドレイン電極をそれぞれエピタキシャル基板の表面と裏面に形成した。また、ゲート電極を開口部の側面に形成した。
【００９８】
所定の面方向の半値幅の管理による高結晶性及び所望の不純物プロファイルを有するエピタキシャル層により、高性能なデバイス特性を提供できる。トランジスタの動作特性において、低オン抵抗、高オフ耐圧、ノーマリーオフ動作を実現できた。
【００９９】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【０１００】
１０ａ…成長炉、１０ｂ…エッチング装置、１１…窒化物半導体素子、１３…半導体積層、１５…チャネル層、１５ａ、１５ｂ、１５ｃ…チャネル層の部分、１７…キャリア供給層、１７ａ、１７ｂ、１７ｃ…キャリア供給層の部分、１９…ゲート電極、２１…ソース電極、２３…ドリフト層、２５…電流ブロック層、２５ｂ…電流ブロック層の側面、２７…コンタクト層、２９…支持基体、２９ａ…支持基体の主面、２９ｂ…支持基体の裏面、３１…半導体積層の開口部、３１ａ…開口部の側面、３１ｂ…開口部３１の底面、３３ａ、３３ｂ、３３ｇ…ｐｎ接合、３３ｃ、３３ｄ、３３ｅ…接合、３３ｆ…ヘテロ接合、３５…二次元キャリアガス（二次元電子ガス）、３７…ドレイン電極、３９…絶縁膜、５１…III族窒化物基板、Ｅ１…エピタキシャル基板、５３、５５、５７…窒化ガリウム系半導体エピタキシャル膜、５９…マスク、５９ａ…マスクの開口、６１…半導体積層、Ｐ１…基板生産物、５３ａ…ドリフト層、５５ａ…電流ブロック層、５７ａ…コンタクト層、６３…半導体積層の開口部、５３ｂ…ドリフト層の側面、５３ｃ…ドリフト層の上面、５５ｂ…電流ブロック層の側面、５７ｂ…コンタクト層の側面、６３ａ…開口部の側面、６３ｂ…開口部の底面、６５、６７…窒化ガリウム系半導体エピタキシャル膜、７１…ソース電極、７３…ドレイン電極、７５…ゲート電極、Ｅ２…エピタキシャル基板、６９…ゲート絶縁膜  
【図１】
2011035066.tif 000003
【図２】
2011035066.tif 000004
【図３】
2011035066.tif 000005
【図４】
2011035066.tif 000006
【図５】
2011035066.tif 000007
【図６】
2011035066.tif 000008
【図７】
2011035066.tif 000009
【図８】
2011035066.tif 000010