(57)【要約】【課題】ダイシング時で半導体チップに発生するチッピング、割れ、或いは欠けを低減する。【解決手段】半導体装置８０は、半導体チップ５０がガラス基板６０にFace  Downして載置され、接着層１０で半導体チップ５０とガラス基板６０が接着される。半導体チップ５０には、シリコン基板１、集積回路部２、受光部３、層間絶縁膜４、樹脂層５、表面電極６、貫通電極８、裏面電極９、裏面保護膜１２、ボール端子１３が設けられる。樹脂層５は、シリコン基板１上に層間絶縁膜４と接するように半導体チップ５０の端部に設けられる。樹脂層５は、層間絶縁膜４をエッチングした開口領域に設けられる。半導体装置８０は、接着層１０により固着されたシリコンウェハ１００とガラス基板６０をブレードダイシングにより個片化されたものである。【選択図】  図１
2011071379.tif 000002
【特許請求の範囲】
【請求項１】
シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さく、半導体ウェハ上に設けられる層間絶縁膜をダイシングライン領域よりも幅広く、且つ集積回路部と離間するようにエッチングして、開口部を形成する工程と、
前記開口部に樹脂層を埋め込む工程と、
前記層間絶縁膜及び前記樹脂層上に接着層を形成する工程と、
前記接着層が設けられる半導体ウェハをFace  Downしてガラス基板上に載置し、接着層により前記半導体ウェハを前記ガラス基板に固着する工程と、
前記ダイシングライン領域の前記半導体ウエハ、前記樹脂層、及び前記接着層をブレードダイシングにより切削する工程と、
前記ダイシングライン領域直下の前記ガラス基板をブレードダイシングにより切削し、前記接着層により接着される前記ガラス基板及び前記半導体ウェハを個片化する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さく、半導体ウェハ上に設けられる層間絶縁膜をダイシングライン領域よりも幅広く、且つ集積回路部と離間するようにエッチングして、開口部を形成する工程と、
前記開口部に樹脂層を埋め込む工程と、
前記半導体ウェハの裏面を研削して薄化する工程と、
前記層間絶縁膜上の表面電極、前記層間絶縁膜、及び前記樹脂層上に接着層を形成する工程と、
薄化され、前記接着層が設けられる半導体ウェハをFace  Downしてガラス基板上に載置し、接着層により前記半導体ウェハを前記ガラス基板に固着する工程と、
前記半導体ウェハ及び前記層間絶縁膜をエッチングし、前記表面電極が露呈するように貫通孔を形成する工程と、
前記貫通孔に貫通電極を埋設する工程と、
前記貫通電極上に裏面電極を形成する工程と、
前記半導体ウェハの裏面側に裏面保護膜を形成する工程と、
前記裏面電極上にボール端子を形成する工程と、
前記ダイシングライン領域の前記裏面保護膜、前記半導体ウェハ、前記樹脂層、及び接着層をブレードダイシングにより切削する工程と、
前記ダイシングライン領域直下の前記ガラス基板をブレードダイシングにより切削し、前記接着層により接着される前記ガラス基板及び前記半導体ウェハを個片化する工程と、
を具備する半導体装置の製造方法。
【請求項３】
前記樹脂層は、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、或いはフッ素系樹脂であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記層間絶縁膜は、ＳｉＯＣ膜、ＳｉＯＣＨ膜、或いはポーラス（多孔性）シリカ膜であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
半導体基板上に設けられ、シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さい層間絶縁膜と、チップ端部の前記層間絶縁膜が開口され、集積回路部と離間して形成される開口部と、前記開口部を覆うように設けられる樹脂層とを有する半導体チップと、
Face  Downされた前記半導体チップが載置され、接着層により前記半導体チップが固着されるガラス基板と、
を具備することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置に関する。
【背景技術】
【０００２】
近年、システムＬＳＩやＳｏＣ（System  on  a  Chip）などの半導体集積回路の高集積化、高速化、低消費電力化の進展に伴い、半導体集積回路に使用される層間絶縁膜にシリコン酸化膜（ＳｉＯ２）よりも誘電率の小さいＬｏｗ−ｋ絶縁膜が多用されている。Ｌｏｗ−ｋ絶縁膜を有する半導体集積回路がガラス基板上に載置された半導体装置は、ダイシングにより個片化される（例えば、特許文献１参照。）。
【０００３】
特許文献１に記載される半導体装置では、半導体集積回路の裏面側から、例えばブレードダイシングにより個片化される。このため、ダイシング時にＬｏｗ−ｋ絶縁膜にダメージが発生し、チップ端にチッピング、割れ、或いは欠けが発生するという問題点ある。また、表面に保護シートが設けられ、半導体集積回路が形成されるＬｏｗ−ｋ絶縁膜を有する半導体ウェハを裏面からブレードダイシングする場合、同様にチップ端にチッピング、割れ、或いは欠けが発生する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−７３９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、ダイシング時での半導体チップのダメージを低減する半導体装置の製造方法、半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様の半導体装置の製造方法は、シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さく、半導体ウェハ上に設けられる層間絶縁膜をダイシングライン領域よりも幅広く、且つ集積回路部と離間するようにエッチングして、開口部を形成する工程と、前記開口部に樹脂層を埋め込む工程と、前記層間絶縁膜及び前記樹脂層上に接着層を形成する工程と、前記接着層が設けられる半導体ウェハをFace  Downしてガラス基板上に載置し、接着層により前記半導体ウェハを前記ガラス基板に固着する工程と、前記ダイシングライン領域の前記半導体ウエハ、前記樹脂層、及び前記接着層をブレードダイシングにより切削する工程と、前記ダイシングライン領域直下の前記ガラス基板をブレードダイシングにより切削し、前記接着層により接着される前記ガラス基板及び前記半導体ウェハを個片化する工程とを具備することを特徴とする。
【０００７】
更に、本発明の一態様の半導体装置は、半導体基板上に設けられ、シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さい層間絶縁膜と、チップ端部の前記層間絶縁膜が開口され、集積回路部と離間して形成される開口部と、前記開口部を覆うように設けられる樹脂層とを有する半導体チップと、Face  Downされた前記半導体チップが載置され、接着層により前記半導体チップが固着されるガラス基板とを具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ダイシング時での半導体チップのダメージを低減する半導体装置の製造方法、半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１に係る半導体装置を示す断面図。
【図２】本発明の実施例１に係るカメラモジュールを示す断面図。
【図３】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図４】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図５】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図６】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図７】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図８】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図９】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図１０】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図１１】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図１２】本発明の実施例２に係る半導体装置の製造工程を示す断面図。
【図１３】本発明の実施例２に係る半導体装置の製造工程を示す断面図。
【図１４】本発明の実施例３に係る半導体装置の製造工程を示す断面図。
【図１５】本発明の実施例３に係る半導体装置の製造工程を示す断面図。
【発明を実施するための形態】
【００１０】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
まず、本発明の実施例１に係る半導体装置の製造方法、半導体装置について、図面を参照して説明する。図１は半導体装置を示す断面図、図２はカメラモジュールを示す断面図である。本実施例では、ダイシング時、半導体チップに発生するチッピング、割れ、或いは欠けを低減するために半導体チップの端部に樹脂層を設けている。
【００１２】
図１に示すように、半導体装置８０には、半導体チップ５０とガラス基板６０が設けられる。半導体装置８０は、半導体チップ５０がガラス基板６０にFace  Downして載置され、接着層１０で半導体チップ５０とガラス基板６０が接着されるセンサモジュールである。
【００１３】
半導体チップ５０には、シリコン基板１、集積回路部２、受光部３、層間絶縁膜４、樹脂層５、表面電極６、貫通電極８、裏面電極９、裏面保護膜１２、ボール端子１３が設けられる。半導体チップ５０の端部は、ガラス基板６０の端部よりも、半導体チップ端とガラス基板端の距離Ｌ１分だけ小さい。半導体チップ５０は、集積回路部２及び受光部３から構成され、例えばＣＭＯＳ型撮像デバイスである。
【００１４】
集積回路部２は、受光部３を有し、シリコン基板１の第１主面（表面）の中央部に設けられる。層間絶縁膜４は、シリコン基板１の第１主面（表面）上に設けられ、シリコン酸化膜（ＳｉＯ２）よりも誘電率の小さいＬｏｗ−ｋ絶縁膜である。樹脂層５は、シリコン基板１の第１主面（表面）上に層間絶縁膜４と接するように半導体チップ５０の端部に設けられる。樹脂層５は、層間絶縁膜４をエッチングした開口領域に設けられる。
【００１５】
表面電極６は、層間絶縁膜４上に設けられる。裏面電極９は、シリコン基板１の第１主面（表面）と相対向する第２主面（裏面）上に設けられる。表面電極６及び裏面電極９は、シリコン基板１をエッチングした貫通孔７に埋設される貫通電極８に接続される。
【００１６】
ボール端子１３は、裏面電極９と接するように、シリコン基板１の第２主面（裏面）上に設けられる。裏面保護膜１２は、裏面電極９及びボール端子１３の下端部を覆うように、シリコン基板１の第２主面（裏面）上に設けられる。集積回路部２上には、周囲が半導体チップ５０、ガラス基板６０、接着層１０で覆われる空隙部１１が設けられる。
【００１７】
図２に示すように、カメラモジュール９０には、ＩＲカットフィルタ２１、集光用レンズ２２、レンズホルダ２３、シールドキャップ２４、基板７０、及び半導体装置８０が設けられる。なお、図示していないがカメラモジュール９０には、信号処理ＩＣチップ、電源ＩＣチップ、入出力ＩＣチップ、受動部品などが搭載される。
【００１８】
集光レンズ２２は、端部がレンズホルダ２３により保持され、入射光を集光する。ＩＲカットフィルタ２１は、ガラス基板６０上（回路基板２と相対向する面上）に設けられ、集光された入射光の赤外領域をカットし、赤外領域がカットされた入射光を受光部３に照射する。シールドキャップ２４は、ＩＲカットフィルタ２１、集光用レンズ２２、レンズホルダ２３、及び半導体装置８０をシールドする。基板７０は、回路が設けられ、ボール端子１３と接合される。
【００１９】
次に、半導体装置の製造方法について図３乃至１１を参照して説明する。図３乃至１１は半導体装置の製造工程を示す断面図である。
【００２０】
図３に示すように、センサモジュールである半導体装置８０では、まず、ＣＭＯＳ型撮像デバイスが形成されるシリコンウェハ１００の層間絶縁膜４が形成される領域にレーザ光を照射し、シリコン基板１が露呈するように開口部３０を形成する。開口部３０は、表面電極６が設けられていない層間絶縁膜４の領域に形成する。層間絶縁膜４には、ＳｉＯＣ膜を用いているが、代わりにＳｉＯＣＨ膜やポーラス（多孔性）シリカ膜などを用いてもよい。表面電極６には、ＡＬ（アルミニウム）を用いているが、代わりにＣｕ（銅）などを用いてもよい。
【００２１】
形成される開口部３０のレーザ加工幅Ｗｌｋ、ダイシングライン幅Ｗｄｌ、ダイシングライン端からの距離Ｌ１１の関係は、
Wlk＝Wdl＋2×L11・・・・・・・・・・・・・式（１）
と設定される。つまり、開口部３０は、集積回路部２と離間し、ダイシングライン端からの距離Ｌ１１分、半導体チップの内側まで設けられる。
【００２２】
レーザ光を用いた開口部３０の形成では、例えば表面に水溶性保護膜を設け、レーザ光にＵＶパルスレーザを用いる。水溶性保護膜は、ＵＶパルスレーザ照射により溶融し、固化された残渣物を水洗除去するために設けられたものである（水溶性保護膜も水洗より除去される）。ここでは、開口部３０の形成にレーザ光を用いているが、代わりにＲＩＥ（Reactive  Ion  Etching）などを用いてもよい。
【００２３】
次に、図４に示すように、開口部３０に樹脂層５を埋設する。樹脂層５には、ポリイミド樹脂を用いているが、代わりにＢＣＢ（ベンゾシクロブテン）樹脂やフッ素系樹脂などを用いてもよい。樹脂層５は、シリコンウェハ１００のブレードダイシング時、個片化される半導体チップのチップ端に発生するチッピング、割れ、或いは欠け（例えば、Ｌｏｗ−ｋ絶縁膜が起因となるチッピング、割れ、或いは欠け）を大幅に低減するために設けられたものである。
【００２４】
続いて、図５に示すように、シリコンウェハ１００を裏面研磨し、裏面を鏡面にし、シリコンウェハ１００を薄ウェハ化する。その後、層間絶縁膜４、表面電極６、及び開口部３０上に接着層１０を形成する。接着剤１０には、エポキシ樹脂を用いているが、代わりにポリイミド樹脂やアクリル樹脂などを用いてもよい。
【００２５】
そして、図６に示すように、薄ウェハ化されたシリコンウェハ１００をFace  Downしてガラス基板６０に載置し、接着層１０によりシリコンウェハ１００を基板６０に固着する。
【００２６】
次に、図７に示すように、例えばDeep  RIE法を用いて、シリコン基板１及び層間絶縁膜４をエッチングし、表面電極６が露呈するように貫通孔７を形成する。具体的には、ＳＦ６ガスによるエッチングステップとＣ４Ｆ８ガスによるデポステップを交互に繰り返すボッシュ方式を用いてアスペクト比が大きく、略垂直形状を有する貫通孔７を形成する。Deep  RIE処理終了後、RIE後処理を行い、貫通孔７表面を清浄化する。
【００２７】
続いて、図８に示すように、例えばメッキ法を用いて、貫通孔７に貫通電極８を埋設する。ここでは、電界メッキ法を用いているが、無電界メッキ法などを用いてもよい。貫通電極８には、Ｃｕ（銅）を用いているが、代わりにＡｇ（銀）、Ｎｉ（ニッケル）、或いはＡｕ（金）などを用いてもよい。
【００２８】
貫通電極８形成後、貫通電極８と接するように、シリコン基板１の第２主面（裏面）上に、例えばメッキ法を用いて裏面電極９を形成する。裏面電極９には、Ｃｕ（銅）を用いているが、代わりにＡｕ（金）などを用いてもよい。
【００２９】
そして、図９に示すように、シリコン基板１の第２主面（裏面）上に裏面保護膜１２を形成する。裏面保護膜１２形成後、裏面電極９上にボール端子１３を形成する。裏面保護膜１２には、ソルダーレジスト材を用いているが、代わりにポリイミド樹脂やエポキシ樹脂などを用いてもよい。ボール端子１３には、Ｐｂ（鉛）フリー半田を用いているが、代わりにＡｕ（金）などを用いてもよい。
【００３０】
次に、図１０に示すように、第１の切削ブレード刃を用いたブレードダイシング法により、ダイシングライン領域の裏面保護膜１２、シリコン基板１、樹脂層５、及び接着層１０を切削する。ここでは、X方向から切削を開始し、その後Y方向を切削しているが、逆にしてもよい。
【００３１】
ここで、層間絶縁膜４は、切削領域から離間されているので切削されない。このため、ブレードダイシングによるＬｏｗ−Ｋ絶縁膜である層間絶縁膜４などのチッピング、割れ、或いは欠けなどは大幅に低減できる。また、ブレードダイシング法での第１の切削ブレード刃の回転数を遅くする必要がないので、ブレードダイシング工程での生産性が低下することがない。また、センサモジュール形成工程での熱応力や薬品ダメージによるＬｏｗ−Ｋ絶縁膜である層間絶縁膜４の剥離を大幅に抑制することができる。
【００３２】
続いて、図１１に示すように、第２の切削ブレード刃を用いたブレードダイシング法により、ダイシングライン領域直下のガラス基板６０を切削する。ここでは、X方向から切削を開始し、その後Y方向を切削しているが、逆にしてもよい。この切削により、例えば、ガラス基板６０に接着される第１の半導体チップ５０ａ、ガラス基板６０に接着される第２の半導体チップ５０ｂなど複数の半導体装置８０（図１参照）が形成される。
【００３３】
上述したように、本実施例の半導体装置の製造方法、半導体装置では、集積回路部２が設けられるシリコンウェハ１００上の層間絶縁膜がダイシングライン領域よりも幅広い、且つ集積回路部２と離間するようにエッチングされて開口部３０が設けられる。開口部３０には樹脂層５が埋設される。シリコンウェハ１００は、Face  Downされてガラス基板６０上に載置され、接着層１０によりガラス基板６０に固着される。接着層１０によりガラス基板６０に固着されたシリコンウェハ１００は、第１の切削ブレード刃を用いたブレードダイシング法により、ダイシングライン領域の裏面保護膜１２、シリコン基板１、樹脂層５、及び接着層１０が切削され、層間絶縁膜４は切削領域から離間されているので切削されない。第２の切削ブレード刃を用いたブレードダイシング法により、ダイシングライン領域直下のガラス基板６０が切削され、半導体装置８０が個片化される。
【００３４】
このため、ブレードダイシングによる層間絶縁膜４などのチッピング、割れ、或いは欠けなどを大幅に低減することができる。また、第１の切削ブレード刃の回転数を遅くする必要がないので、ブレードダイシング工程での生産性が低下することがない。また、センサモジュール形成工程での熱応力や薬品ダメージによる層間絶縁膜４の剥離を大幅に抑制することができる。
【００３５】
なお、本実施例では、ガラス基板６０にFace  Downして載置されるシリコンウェハに適用しているが、シリコンウェハ上に半導体素子或いは集積回路が設けられ、表面に保護シートが設けられる半導体装置を裏面からダイシングする場合にも適用することができる。
【実施例２】
【００３６】
次に、本発明の実施例２に係る半導体装置の製造方法、半導体装置について、図面を参照して説明する。図１２及び図１３は半導体装置の製造工程を示す断面図である。本実施例では、開口部に形成される樹脂層の形状を変更している。
【００３７】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３８】
図１２に示すように、ＣＭＯＳ型撮像デバイスが形成されるシリコンウェハ１００上の開口部３０までは、実施例１と同様な工程を用いる。次に、開口部３０及び層間絶縁膜４上に樹脂層５を形成する。ここで、樹脂層５は、開口部３０の底部及び側面を覆うように設けられ、開口部３０の上部には設けられていない。
【００３９】
続いて、図１３に示すように、樹脂層５上に接着層１０を形成する。これ以降、実施例１と同様な工程なので図示及び説明を省略する。
【００４０】
上述したように、本実施例の半導体装置の製造方法、半導体装置では、実施例１と同様に、接着層１０によりガラス基板６０に固着されたシリコンウェハ１００をブレードダイシングする場合、ダイシングする領域に樹脂層５が設けられ、層間絶縁膜４が設けられていない。
【００４１】
このため、ブレードダイシングによる層間絶縁膜４などのチッピング、割れ、或いは欠けなどを大幅に低減することができる。また、センサモジュール形成工程での熱応力や薬品ダメージによる層間絶縁膜４の剥離を大幅に抑制することができる。
【実施例３】
【００４２】
次に、本発明の実施例３に係る半導体装置の製造方法、半導体装置について、図面を参照して説明する。図１４及び図１５は半導体装置の製造工程を示す断面図。本実施例では、ダイシング前に半導体ウェハ上にカラーフィルタ層を設けている。
【００４３】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４４】
図１４に示すように、ＣＭＯＳ型撮像デバイスが形成されるシリコンウェハ１００の集積回路部２及び層間絶縁膜４上にカラーフィルタ膜３１を形成する。
【００４５】
次に、図１５に示すように、例えば、ＲＩＥ法を用いて、カラーフィルタ膜３１及び層間絶縁膜４をエッチングして開口部３０を形成する。ＲＩＥ後処理後、開口部３０に樹脂層５を埋設する。これ以降、実施例１と同様な工程なので図示及び説明を省略する。
【００４６】
上述したように、本実施例の半導体装置の製造方法、半導体装置では、実施例１と同様に、接着層１０によりガラス基板６０に固着されたシリコンウェハ１００をブレードダイシングする場合、ダイシングする領域に樹脂層５が設けられ、層間絶縁膜４が設けられていない。
【００４７】
このため、ブレードダイシングによる層間絶縁膜４などのチッピング、割れ、或いは欠けなどを大幅に低減することができる。また、センサモジュール形成工程での熱応力や薬品ダメージによる層間絶縁膜４の剥離を大幅に抑制することができる。
【００４８】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００４９】
実施例では、シリコン基板１を用いたＣＭＯＳ型撮像デバイスのブレードダイシングに適用しているが、ＳｉＣ基板やＧａＡｓ基板を用いた半導体デバイスのブレードダイシングに適用することができる。
【００５０】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  半導体ウェハ上に設けられ、シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さい層間絶縁膜と、前記層間絶縁膜が開口され、ダイシングライン領域よりも幅が広く、素子形成領域と離間して形成される開口部と、前記開口部を覆うように設けられる樹脂層とを具備することを特徴とする半導体装置。
【００５１】
（付記２）  半導体基板上に設けられ、シリコン酸化膜（ＳｉＯ２）よりも誘電率が小さい層間絶縁膜と、半導体基板上のチップ中央部に設けられる集積回路部と、半導体基板上のチップ端部の前記層間絶縁膜が開口され、前記集積回路部と離間して形成される開口部と、前記開口部を覆うように設けられる樹脂層とを具備する半導体装置。
【００５２】
（付記３）  前記集積回路部には受光部が設けられる付記１又は２に記載の半導体装置。
【００５３】
（付記４）  前記樹脂層は、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、或いはフッ素系樹脂である付記１乃至３のいずれかに記載の半導体装置。
【００５４】
（付記５）  前記層間絶縁膜は、ＳｉＯＣ膜、ＳｉＯＣＨ膜、或いはポーラス（多孔性）シリカ膜である付記１乃至４のいずれかに記載の半導体装置。
【符号の説明】
【００５５】
１  シリコン基板
２  集積回路部
３  受光部
４  層間絶縁膜
５  樹脂層
６  表面電極
７  貫通孔
８  貫通電極
９  裏面電極
１０  接着層
１１  空隙部
１２  裏面保護膜
１３  ボール端子
２１  ＩＲカットフィルタ
２２  集光レンズ
２３  レンズホルダ
２４  シールドキャップ
３０  開口部
３１  カラーフィルタ膜
５０  半導体チップ
５０ａ  第１の半導体チップ
５０ｂ  第２の半導体チップ
６０  ガラス基板
７０  基板
８０  半導体装置
９０  カメラモジュール
１００  シリコンウェハ
Ｌ１  半導体チップ端とガラス基板端の距離
Ｌ１１  ダイシングラインからの距離
Ｗｄｌ  ダイシングライン幅
Ｗｌｋ  レーザ加工幅
【図１】
2011071379.tif 000003
【図２】
2011071379.tif 000004
【図３】
2011071379.tif 000005
【図４】
2011071379.tif 000006
【図５】
2011071379.tif 000007
【図６】
2011071379.tif 000008
【図７】
2011071379.tif 000009
【図８】
2011071379.tif 000010
【図９】
2011071379.tif 000011
【図１０】
2011071379.tif 000012
【図１１】
2011071379.tif 000013
【図１２】
2011071379.tif 000014
【図１３】
2011071379.tif 000015
【図１４】
2011071379.tif 000016
【図１５】
2011071379.tif 000017