(57)【要約】【課題】  電流増幅回路のトランジスタにおいて消費される電力を抑え、発熱を低減する。【解決手段】  充電、または、放電することにより動作して、液体を噴出する圧電素子と、前記圧電素子から電流を放出させるインダクタと、を備え、前記圧電素子から放電する前に、あらかじめインダクタに電流を流すことでエネルギーを蓄えておき、前記圧電素子から放電する際には、前記インダクタに電流を放出する。【選択図】  図１
2011046027.tif 000002
【特許請求の範囲】
【請求項１】
充電、または、放電することにより動作して、液体を噴出する圧電素子と、
前記圧電素子から電流を放出させるインダクタと、を備え、
前記圧電素子から放電する前に、あらかじめインダクタに電流を流すことでエネルギーを蓄えておき、
前記圧電素子から放電する際には、前記インダクタに電流を放出することを特徴とする液体噴出装置。
【請求項２】
請求項１に記載の液体噴出装置であって、
前記インダクタにエネルギーを蓄える電流供給部を備え、
前記圧電素子から放電する際に、前記圧電素子から放出された電流が、前記インダクタを介して、前記電流供給部に供給されることを特徴とする液体噴出装置。
【請求項３】
請求項１または２に記載の液体噴出装置であって、
前記インダクタにエネルギーを蓄えるために電流を流す時間が、液体を噴出するノズル数が多いほど長く、液体を噴出するノズル数が少ないほど短いことを特徴とする液体噴出装置。
【請求項４】
請求項１〜３のいずれかに記載の液体噴出装置であって、
前記圧電素子に電流を供給する充電用トランジスタと、前記圧電素子から電流を放出する放電用トランジスタと、を備え、
前記圧電素子から前記インダクタに放電する際に、
前記インダクタに放出する電流が所要の電流値より大きい場合は、前記充電用トランジスタから差分の電流を供給し、
前記インダクタに放出する電流が所要の電流値より小さい場合は、前記放電用トランジスタから差分の電流を放出することを特徴とする液体噴出装置。
【請求項５】
請求項４に記載の液体噴出装置であって、
前記圧電素子から放電する際に、前記充放電用トランジスタに流れる電流の大きさを、電流値、または、電圧値として検出する検出部と、
検出した前記電流の大きさを判定して、前記インダクタに流れる電流の大きさを調節する制御部と、
を備える液体噴出装置。
【請求項６】
請求項１〜５のいずれかに記載の液体噴出装置であって、
前記充電用トランジスタを介して前記圧電素子に充電を行う第１の電源と、前記第１の電源よりも低い電位を有し、前記放電用トランジスタを介して前記圧電素子から放電を行う第２の電源とを備え、
前記圧電素子の放電を開始する際に、
前記圧電素子に印加する電圧の大きさが、前記第１の電源の電圧よりも前記第２の電源の電圧に近い場合は、前記インダクタに所要の電流値よりも小さな電流を流しておき、前記放電用トランジスタから余剰分の電流を放出し、
前記圧電素子に印加する電圧の大きさが、前記第２の電源の電圧よりも前記第１の電源の電圧に近い場合は、前記インダクタに所要の電流値よりも大きな電流を流しておき、前記充電用トランジスタから不足分の電流を供給することを特徴とする液体噴出装置。
【請求項７】
請求項１に記載の液体噴出装置であって、
前記インダクタに流す電流の大きさが、常に一定の範囲内であることを特徴とする液体噴出装置。
【請求項８】
駆動信号に基づき充放電される圧電素子により液体を噴出させることと、
前記圧電素子から前記インダクタに電流を放出することと、を有し、
前記圧電素子から放電する前に、あらかじめインダクタに電流を流すことでエネルギーを蓄えておき、前記圧電素子から放電する際に、エネルギーを蓄えたインダクタに電流を放出することを特徴とする液体噴出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液体噴出装置及び液体噴出方法に関する。
【背景技術】
【０００２】
圧電素子に電圧を印加して駆動することにより液体を噴出させ、記録等を行う液体噴出装置が知られている。液体噴出装置としては、例えば、インクジェットプリンターや染色装置等が一般的であるが、このような液体噴出装置においては、複数の圧電素子を駆動させるために十分な量の電流を供給する必要がある。そのため、ＮＰＮトランジスタとＰＮＰトランジスタを相補的に接続した増幅回路によりアナログ信号の電流を増幅することで駆動信号を生成する方法が用いられている（例えば特許文献１）。そして、その駆動信号を圧電素子に印加することで、圧電素子を駆動し、記録を行っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−６３０４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような増幅回路で電流増幅を行う場合、圧電素子への充放電の際に電流増幅回路で消費される電力は、電源電位と駆動信号との電位差に電流を乗じた量であり、消費電力が非常に大きくなる。そして、該増幅回路で消費される電力による発熱量も大きくなるため、大型の放熱装置が必要となり、プリンター自体が大型化するといった問題が生じる。
【０００５】
本発明は、電流増幅回路のトランジスタにおいて消費される電力を抑え、発熱を低減することを課題としている。
【課題を解決するための手段】
【０００６】
上記目的を達成するための主たる発明は、充電、または、放電することにより動作して、液体を噴出する圧電素子と、前記圧電素子から電流を放出させるインダクタと、を備え、前記圧電素子から放電する前に、あらかじめインダクタに電流を流すことでエネルギーを蓄えておき、前記圧電素子から放電する際には、前記インダクタに電流を放出することを特徴とする液体噴出装置である。
【０００７】
本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。
【図面の簡単な説明】
【０００８】
【図１】印刷システムの全体構成を示すブロック図である。
【図２】図２Ａは、本実施形態のプリンターの構成を説明する図である。図２Ｂは、本実施形態のプリンターの構成を説明する側面図である。
【図３】ヘッドの構造を説明するための断面図である。
【図４】図４Ａは、駆動信号生成回路（アナログ式）８０の構成を示すブロック図である。図４Ｂは、図４Ａの変形例を示す図である。
【図５】第１実施形態における駆動信号生成回路（デジタル式）７０の構成を示すブロック図である。
【図６】図６Ａは、印刷動作１サイクルにおいて、ピエゾ素子ＰＺＴに印加される電圧ＶＣ及び電流ＩＣの波形を示す図である。図６Ｂは、印刷動作１サイクルにおいて、インダクタ７１に流れる電流ＩＬの波形を示す図である。
【図７Ａ】第１実施形態のＳＴＡＴＥ１（充電）における電流の流れを表した図である。
【図７Ｂ】第１実施形態のＳＴＡＴＥ２（放電）における電流の流れを表した図である。
【図７Ｃ】第１実施形態のＳＴＡＴＥ３（正充電印加）における電流の流れを表した図である。
【図７Ｄ】第１実施形態のＳＴＡＴＥ４（正放電印加）における電流の流れを表した図である。
【図７Ｅ】第１実施形態のＳＴＡＴＥ５（逆充電印加）における電流の流れを表した図である。
【図７Ｆ】第１実施形態のＳＴＡＴＥ６（逆放電印加）における電流の流れを表した図である。
【図７Ｇ】第１実施形態のＳＴＡＴＥ７（正電流保持）における電流の流れを表した図である。
【図７Ｈ】第１実施形態のＳＴＡＴＥ８（逆電流保持）における電流の流れを表した図である。
【図７Ｉ】第１実施形態のＳＴＡＴＥ９（完全放電）における電流の流れを表した図である。
【図８】第１実施形態における制御フロー図である。
【図９】第２実施形態における駆動信号生成回路（デジタル式）７０の構成を示すブロック図である。
【図１０】図１０Ａは、印刷動作１サイクルにおいて、ピエゾ素子ＰＺＴに印加される電圧ＶＣの波形を示す図である。図１０Ｂは、印刷動作１サイクルにおいて、ピエゾ素子ＰＺＴを流れる電流ＩＣ及びインダクタ７１を流れる電流ＩＬの波形を示す図である。
【図１１】第２実施形態における動作フロー図である。
【図１２Ａ】第２実施形態のＳｔｅｐ１（充電前）における電流の流れを表した図である。
【図１２Ｂ】第２実施形態のＳｔｅｐ２（ピエゾ充電）における電流の流れを表した図である。
【図１２Ｃ】第２実施形態のＳｔｅｐ３（電圧保持）における電流の流れを表した図である。
【図１２Ｄ】第２実施形態のＳｔｅｐ４（ピエゾ放電）における電流の流れを表した図である。
【図１２Ｅ】第２実施形態のＳｔｅｐ５（待機）における電流の流れを表した図である。
【図１３Ａ】Ｓ−Ｏ１の条件で印刷動作を行った場合におけるピエゾ電圧ＶＣ、ピエゾ電流ＩＣ及び累積消費エネルギーＥＰ等の時間変化の様子を表した図である。
【図１３Ｂ】Ｓ−Ｏ２の条件で印刷動作を行った場合におけるピエゾ電圧ＶＣ、ピエゾ電流ＩＣ及び累積消費エネルギーＥＰ等の時間変化の様子を表した図である。
【図１４Ａ】Ｓ−Ｓ１の条件で印刷動作を行った場合におけるピエゾ電圧ＶＣ、ピエゾ電流ＩＣ及び累積消費エネルギーＥＰ等の時間変化の様子を表した図である。
【図１４Ｂ】Ｓ−Ｓ２の条件で印刷動作を行った場合におけるピエゾ電圧ＶＣ、ピエゾ電流ＩＣ及び累積消費エネルギーＥＰ等の時間変化の様子を表した図である。
【図１５】第３実施形態における駆動信号生成回路（デジタル式）７０の構成を示すブロック図である。
【図１６】図１６Ａは、印刷動作１サイクルにおいて、ピエゾ素子ＰＺＴに印加される電圧ＶＣの波形を示す図である。図１６Ｂは、印刷動作１サイクルにおいて、ピエゾ素子ＰＺＴを流れる電流ＩＣ及びインダクタ７１を流れる電流ＩＬの波形を示す図である。
【図１７】第３実施形態における動作フロー図である。
【図１８Ａ】第３実施形態のＳｔｅｐ０（印刷開始前）における電流の流れを表した図である。
【図１８Ｂ】第３実施形態のＳｔｅｐ１−ａ（負荷容量計算）における電流の流れを表した図である。
【図１８Ｃ】第３実施形態のＳｔｅｐ１−ｂ（ピエゾ充電前）における電流の流れを表した図である。
【図１８Ｄ】第３実施形態のＳｔｅｐ１−ｃ（ピエゾ充電前）における電流の流れを表した図である。
【図１８Ｅ】第３実施形態のＳｔｅｐ２−ａ（ピエゾ充電時）における電流の流れを表した図である。
【図１８Ｆ】第３実施形態のＳｔｅｐ２−ｂ（ピエゾ充電時）における電流の流れを表した図である。
【図１８Ｇ】第３実施形態のＳｔｅｐ３（ピエゾ電圧保持）における電流の流れを表した図である。
【図１８Ｈ】第３実施形態のＳｔｅｐ４（ピエゾ放電時）における電流の流れを表した図である。
【図１８Ｉ】第３実施形態のＳｔｅｐ５（待機）における電流の流れを表した図である。
【図１９Ａ】Ｓ−Ｏ３の条件で印刷動作を行った場合におけるピエゾ電圧ＶＣ、ピエゾ電流ＩＣ及び累積消費エネルギーＥＰ等の時間変化の様子を表した図である。
【図１９Ｂ】Ｓ−Ｏ４の条件で印刷動作を行った場合におけるピエゾ電圧ＶＣ、ピエゾ電流ＩＣ及び累積消費エネルギーＥＰ等の時間変化の様子を表した図である。
【図２０Ａ】Ｓ−Ｍ３の条件で印刷動作を行った場合におけるピエゾ電圧ＶＣ、ピエゾ電流ＩＣ及び累積消費エネルギーＥＰ等の時間変化の様子を表した図である。
【図２０Ｂ】Ｓ−Ｍ４の条件で印刷動作を行った場合におけるピエゾ電圧ＶＣ、ピエゾ電流ＩＣ及び累積消費エネルギーＥＰ等の時間変化の様子を表した図である。
【発明を実施するための形態】
【０００９】
本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。
【００１０】
充電、または、放電することにより動作して、液体を噴出する圧電素子と、前記圧電素子から電流を放出させるインダクタと、を備え、前記圧電素子から放電する前に、あらかじめインダクタに電流を流すことでエネルギーを蓄えておき、前記圧電素子から放電する際には、前記インダクタに電流を放出することを特徴とする液体噴出装置。  
このような液体噴出装置によれば、電流増幅回路のトランジスタにおいて消費される電力を抑えることが可能であり、従来のようにアナログ式の駆動信号生成回路のみを用いてピエゾ素子に充放電を行う場合と比較して、発熱を低減することができる。
【００１１】
かかる液体噴出装置であって、前記インダクタにエネルギーを蓄える電流供給部を備え、前記圧電素子から放電する際に、前記圧電素子から放出された電流が、前記インダクタを介して、前記電流供給部に供給されることが望ましい。  
このような液体噴出装置によれば、従来はトランジスタを介してグランドに放出されていた分の電流が、主電源に回生されるため、無駄に消費されるエネルギーを減少させることができる。
【００１２】
かかる液体噴出装置であって、前記インダクタにエネルギーを蓄えるために電流を流す時間が、液体を噴出するノズル数が多いほど長く、液体を噴出するノズル数が少ないほど短いことが望ましい。  
このような液体噴出装置によれば、ある印刷サイクルにおいて、実際に動作するピエゾ素子に充電する分のみのエネルギーをインダクタに蓄えることで、無駄なエネルギー消費を減少させることができる。
【００１３】
かかる液体噴出装置であって、前記圧電素子に電流を供給する充電用トランジスタと、前記圧電素子から電流を放出する放電用トランジスタと、を備え、前記圧電素子から放電する際に、前記圧電素子から放出する電流が所要の電流値より大きい場合は、前記充電用トランジスタから差分の電流を供給し、前記圧電素子から放出する電流が所要の電流値より小さい場合は、前記放電用トランジスタから差分の電流を放出することが望ましい。  
このような液体噴出装置によれば、デジタル式の駆動信号生成回路で駆動波形を生成する際に過不足となる分の電流を、アナログ式の駆動信号生成回路を用いて補償することで、所望の駆動波形を生成することができ、また、大幅なエネルギー・発熱の低減が可能となる。
【００１４】
かかる液体噴出装置であって、前記圧電素子から放電する際に、前記充放電用トランジスタに流れる電流の大きさを、電流値、または、電圧値として検出する検出部と、検出した前記電流の大きさを判定して、前記インダクタに流れる電流の大きさを調節する制御部と、を備えることが望ましい。  
このような液体噴出装置によれば、インダクタに流れる電流の波形を精度よく制御することができ、ピエゾ素子ＰＺＴをより正確に動作させることができる。
【００１５】
かかる液体噴出装置であって、前記充電用トランジスタを介して前記圧電素子に充電を行う第１の電源と、前記第１の電源よりも低い電位を有し、前記放電用トランジスタを介して前記圧電素子から放電を行う第２の電源とを備え、前記圧電素子の放電を開始する際に、前記圧電素子に印加する電圧の大きさが、前記第１の電源の電圧よりも前記第２の電源の電圧に近い場合は、前記インダクタに所要の電流値よりも小さな電流を流しておき、前記放電用トランジスタから余剰分の電流を放出し、前記圧電素子に印加する電圧の大きさが、前記第２の電源の電圧よりも前記第１の電源の電圧に近い場合は、前記インダクタに所要の電流値よりも大きな電流を流しておき、前記充電用トランジスタから不足分の電流を供給することが望ましい。  
このような液体噴出装置によれば、充電用トランジスタから不足分電流として補充するか、放電用トランジスタから余剰分電流として放出するか、どちらがトランジスタを流れる電流量が少なくなるかを判定、選択することで発熱を低減することができる。
【００１６】
かかる液体噴出装置であって、前記インダクタに流す電流の大きさが、常に一定の範囲内であることが望ましい。  
このような液体噴出装置によれば、トランジスタを流れる電流がほとんどないため、非常に大きなエネルギー削減効果・発熱低減効果を得ることができ、また、駆動波形も正確に生成可能となる。
【００１７】
また、駆動信号に基づき充放電される圧電素子により液体を噴出させることと、前記圧電素子から前記インダクタに電流を放出することと、を有し、前記圧電素子から放電する前に、あらかじめインダクタに電流を流すことでエネルギーを蓄えておき、前記圧電素子から放電する際に、エネルギーを蓄えたインダクタに電流を放出することを特徴とする液体噴出方法が明らかとなる。
【００１８】
＝＝＝液体噴出装置の基本的構成＝＝＝
発明を実施するための液体噴出装置の形態として、インクジェットプリンター（プリンター１）を例に挙げて説明する。
【００１９】
＜プリンターの構成＞
図１は、プリンター１の全体構成を示すブロック図である。  
プリンター１は、紙・布・フィルム等の媒体に文字や画像を記録（印刷）する液体噴出装置であり、外部装置であるコンピューター１１０と通信可能に接続されている。
【００２０】
コンピューター１１０にはプリンタードライバーがインストールされている。プリンタードライバーは、表示装置（不図示）にユーザーインターフェースを表示させ、アプリケーションプログラムから出力された画像データを印刷データに変換させるためのプログラムである。このプリンタードライバーは、フレキシブルディスクＦＤやＣＤ−ＲＯＭなどの記録媒体（コンピューターが読み取り可能な記録媒体）に記録されている。また、プリンタードライバーはインターネットを介してコンピューター１１０にダウンロードすることも可能である。なお、このプログラムは、各種の機能を実現するためのコードから構成されている。  
コンピューター１１０はプリンター１に画像を印刷させるため、印刷させる画像に応じた印刷データをプリンター１に出力する。
【００２１】
プリンター１は、搬送ユニット２０と、キャリッジユニット３０と、ヘッドユニット４０と、検出器群５０と、コントローラー６０と、駆動信号生成回路（デジタル式）７０と、駆動信号生成回路（アナログ式）８０とを有する。コントローラー６０は、外部装置であるコンピューター１１０から受信した印刷データに基づいて各ユニットを制御し、媒体に画像を印刷する。プリンター１内の状況は検出器群５０によって監視されており、検出器群５０は検出結果をコントローラー６０に出力する。コントローラー６０は検出器群５０から出力された検出結果に基づいて各ユニットを制御する。
【００２２】
＜搬送ユニット２０＞
図２は、本実施形態のプリンター１の構成を表した図である。  
搬送ユニット２０は、媒体（例えば紙Ｓなど）を所定の方向（以下、搬送方向という）に搬送させるためのものである。ここで、搬送方向はキャリッジの移動方向と交差する方向である。搬送ユニット２０は、給紙ローラー２１と、搬送モーター２２と、搬送ローラー２３と、プラテン２４と、排紙ローラー２５とを有する（図２Ａ及び図２Ｂ）。  
給紙ローラー２１は、紙挿入口に挿入された紙をプリンター内に給紙するためのローラーである。搬送ローラー２３は、給紙ローラー２１によって給紙された紙Ｓを印刷可能な領域まで搬送するローラーであり、搬送モーター２２によって駆動される。搬送モーター２２の動作はプリンター側のコントローラー６０により制御される。プラテン２４は、印刷中の紙Ｓを、紙Ｓの裏側から支持する部材である。排紙ローラー２５は、紙Ｓをプリンターの外部に排出するローラーであり、印刷可能な領域に対して搬送方向下流側に設けられている。
【００２３】
＜キャリッジユニット３０＞
キャリッジユニット３０は、ヘッドユニット４０が取り付けられたキャリッジ３１を所定の方向（以下、移動方向という）に移動（「走査」とも呼ばれる）させるためのものである。キャリッジユニット３０は、キャリッジ３１と、キャリッジモーター３２（ＣＲモータとも言う）とを有する（図２Ａ及び図２Ｂ）。  
キャリッジ３１は、移動方向に往復移動可能であり、キャリッジモーター３２によって駆動される。キャリッジモーター３２の動作はプリンター側のコントローラー６０により制御される。また、キャリッジ３１は、インクを収容するインクカートリッジを着脱可能に保持している。
【００２４】
＜ヘッドユニット４０＞
ヘッドユニット４０は、紙Ｓにインクを噴出するためのものである。ヘッドユニット４０は、複数のノズルを有するヘッド４１を備える。このヘッド４１はキャリッジ３１に設けられ、キャリッジ３１が移動方向に移動すると、ヘッド４１も移動方向に移動する。そして、ヘッド４１が移動方向に移動中にインクを断続的に噴出することによって、移動方向に沿ったドットライン（ラスタライン）が紙に形成される。
【００２５】
図３は、ヘッド４１の構造を示した断面図である。ヘッド４１は、ケース４１１と、流路ユニット４１２と、ピエゾ素子群ＰＺＴとを有する。ケース４１１はピエゾ素子群ＰＺＴを収納し、ケース４１１の下面に流路ユニット４１２が接合されている。流路ユニット４１２は、流路形成板４１２aと、弾性板４１２ｂと、ノズルプレート４１２ｃとを有する。流路形成板４１２aには、圧力室４１２ｄとなる溝部、ノズル連通口４１２eとなる貫通口、共通インク室４１２ｆとなる貫通口、インク供給路４１２ｇとなる溝部が形成されている。弾性板４１２ｂはピエゾ素子ＰＺＴの先端が接合されるアイランド部４１２ｈを有する。そして、アイランド部４１２ｈの周囲には弾性膜４１２ｉによる弾性領域が形成されている。インクカートリッジに貯留されたインクが、共通インク室４１２ｆを介して、各ノズルＮｚに対応した圧力室４１２ｄに供給される。ノズルプレート４１２ｃはノズルＮｚが形成されたプレートである。ノズル面では、イエローインクを吐出するイエローノズル列Ｙと、マゼンタインクを吐出するマゼンタノズル列Ｍと、シアンインクを吐出するシアンノズル列Ｃと、ブラックインクを吐出するブラックノズル列Ｋと、が形成されている。各ノズル列では、ノズルＮｚが搬送方向に所定間隔Ｄにて並ぶことによって構成されている。
【００２６】
ピエゾ素子群ＰＺＴは、櫛歯状の複数のピエゾ素子（駆動素子）を有し、ノズルＮｚに対応する数分だけ設けられている。ヘッド制御部ＨＣなどが実装された配線基板（不図示）によって、ピエゾ素子に駆動信号ＣＯＭが印加され、駆動信号ＣＯＭの電位に応じてピエゾ素子は上下方向に伸縮する。ピエゾ素子ＰＺＴが伸縮すると、アイランド部４１２ｈは圧力室４１２ｄ側に押されたり、反対方向に引かれたりする。このとき、アイランド部４１２ｈ周辺の弾性膜４１２ｉが変形し、圧力室４１２ｄ内の圧力が上昇・下降することにより、ノズルからインク滴が吐出される。
【００２７】
＜検出器群５０＞
検出器群５０は、プリンター１の状況を監視するためのものである。検出器群５０には、リニア式エンコーダ５１、ロータリー式エンコーダ５２、紙検出センサ５３、及び光学センサ５４等が含まれる（図２Ａ及び図２Ｂ）。  
リニア式エンコーダ５１は、キャリッジ３１の移動方向の位置を検出する。ロータリー式エンコーダ５２は、搬送ローラー２３の回転量を検出する。紙検出センサ５３は、給紙中の紙Ｓの先端の位置を検出する。光学センサ５４は、キャリッジ３１に取付けられている発光部と受光部により、対向する位置の紙Ｓの有無を検出し、例えば、移動しながら紙の端部の位置を検出し、紙の幅を検出することができる。また、光学センサ５４は、状況に応じて、紙Ｓの先端（搬送方向下流側の端部であり、上端ともいう）・後端（搬送方向上流側の端部であり、下端ともいう）も検出できる。
【００２８】
＜コントローラー６０＞
コントローラー６０は、プリンターの制御を行うための制御ユニット（制御部）である。コントローラー６０は、インターフェース部６１と、負荷カウンター６２と、ＣＰＵ６３と、メモリ６４と、ユニット制御回路６５と、プリドライバ６６とを有する。
【００２９】
インターフェース部６１は、外部装置であるコンピューター１１０とプリンター１との間でデータの送受信を行う。負荷カウンター６２は、コンピューター１１０で作成された画素データから、ある印刷サイクル（ピエゾ素子ＰＺＴがインクを１回噴出するために行われる動作サイクル）において、インクを噴出するノズルの数を集計し、ＣＰＵ６３に負荷データとして送信する。ここで、画素データとは、画像を構成する単位要素の印刷データであり、例えば、紙Ｓ上に形成されるドットの階調値などである。送信された負荷データは、ＣＰＵ６３で負荷容量として算出され、後述するインダクタへの電流印加時間決定のために用いられる。ＣＰＵ６３は、プリンター１の全体の制御を行うための演算処理装置である。なお、より高速な演算を行う為にＣＰＵの代わりにＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）を用いてもよい。メモリ６４は、ＣＰＵ６３のプログラムを格納する領域や作業領域等を確保するためのものであり、ＲＡＭ、ＥＥＰＲＯＭ等の記憶素子によって構成される。そして、ＣＰＵ６３は、メモリ６４に格納されているプログラムに従って、ユニット制御回路６５を介して搬送ユニット２０等の各ユニットを制御したり、プリドライバ６６を介して、後述する駆動信号生成回路（デジタル式）７０の各スイッチ（ＭＯＳＦＥＴ）のＯＮ／ＯＦＦを制御したりする。
【００３０】
また、ＣＰＵ６３は、駆動信号ＣＯＭを生成するためのデジタル制御信号を駆動信号生成回路（アナログ式）８０に出力する。なお、この制御信号はＤＡＣ値と呼ばれ、駆動信号ＣＯＭの波形を定めるための波形情報に相当する。
【００３１】
＜駆動信号生成回路（アナログ式）８０について＞
図４Ａは、本実施形態における駆動信号生成回路（アナログ式）８０の構成を示すブロック図である。駆動信号生成回路（アナログ式）８０は、ピエゾ素子ＰＺＴを伸縮させてインクを噴出するための駆動信号ＣＯＭを生成する。従来はこのような回路により生成された駆動信号のみにより印刷を行うことが一般的であった。図４Ａに示すように、駆動信号生成回路（アナログ式）８０は、波形生成回路８１と、電流増幅回路８２と、コンパレーター８３と、抵抗８４と、差動前段増幅回路８６と、を有する。以下、駆動信号生成回路（アナログ式）８０のことを単純にアナログ回路８０ともいう。
【００３２】
波形生成回路８１は、ＣＰＵ６３から送られてくるＤＡＣ値から駆動信号ＣＯＭの基となる電圧変化パターンであるアナログ波形信号ＣＯＭ´を生成する。波形生成回路８１は、ＤＡＣ回路８１１とプリアンプ８１２とから構成される。ＤＡＣ回路８１１は、デジタルデータであるＤＡＣ値（波形情報）に対応するアナログ波形信号を出力し、プリアンプ８１２は、ＤＡＣ回路８１１から出力されたアナログ波形信号を調整し、ＣＯＭ´として電流増幅回路８２へ入力する。すなわち、波形生成回路８１は、ピエゾ素子ＰＺＴの動作を定めるアナログ信号を生成するアナログ信号生成部に相当する。
【００３３】
電流増幅回路８２は、波形生成回路８１で生成された電圧波形信号であるＣＯＭ´の入力を受けて、その電流を増幅し、駆動信号ＣＯＭとして出力する。電流増幅回路８２は、相補的に接続されたＮＰＮ型トランジスタ８２１と、ＰＮＰ型トランジスタ８２２とによって構成される。
【００３４】
ＮＰＮ型トランジスタ８２１は、電圧波形信号ＣＯＭ´の電圧上昇時に作用し、ＣＯＭ´の電流を増幅して主電源たる第１の電源からピエゾ素子ＰＺＴへ充電する。すなわち、ＮＰＮ型トランジスタ８２１は、ピエゾ素子ＰＺＴの充電時に動作する充電用トランジスタである。ＮＰＮ型トランジスタ８２１のエミッタは駆動信号ＣＯＭの供給線に接続され、ベースは電圧波形信号ＣＯＭ´の供給線に接続され、コレクタは第１の電源に接続される。以下、第１の電源は、便宜上、主電源Ｖｄｄとする。
【００３５】
一方、ＰＮＰ型トランジスタ８２２は、電圧波形信号ＣＯＭ´の電圧下降時に作用し、ＣＯＭ´の電流を増幅してピエゾ素子ＰＺＴに充電されていた電荷を、第１の電源よりも低い電位を有する第２の電源へと放出する。すなわち、ＰＮＰ型トランジスタ８２２は、ピエゾ素子ＰＺＴの放電時に動作する放電用トランジスタである。ＰＮＰ型トランジスタ８２２のエミッタは駆動信号ＣＯＭの供給線に接続され、ベースは電圧波形信号ＣＯＭ´の供給線に接続され、コレクタは第２の電源に接続される。以下、第２の電源は、便宜上、グランドとする。
【００３６】
なお、本実施形態では、電流増幅回路８２と、波形生成回路８１との間に、該電流増幅回路８２の出力電圧をフィードバックして、波形生成回路８１の出力に対して一定の電圧増幅率で追従させるために、差動前段増幅回路８６が設けられている。
【００３７】
コンパレーター８３Ａ、抵抗８４Ａ、及び、コンパレーター８３Ｂ、抵抗８４Ｂは、ピエゾ素子ＰＺＴの充放電時に、トランジスタ８２１、８２２を流れる電流の大きさを検出し、判定するために設けられる。具体的には、所定のレファレンス電圧をコンパレーターのマイナス側入力に設定しておき、一方、トランジスタに流れる電流が抵抗８４Ａ、８４Ｂを通過する際に発生する電位差を、コンパレーターのプラス側端子に入力し、両者を比較することで、トランジスタに流れる電流の大きさが所定の範囲内に入っているか否かを判定する。コンパレーターが作動した場合は、想定していた値よりも大きな電流がトランジスタに流れているということなので、インダクタに電流を流す時間（印加時間）の補正を行うことで、インダクタ電流ＩＬの波形（図６Ｂ参照）を調節する。これにより、ＩＬの波形の精度を保ち、正確な駆動波形を生成することによって、ピエゾ素子ＰＺＴを正確に動作させることが可能となる。詳細は後で説明する。
【００３８】
充電時の電流を検出するために、ＮＰＮ型トランジスタ８２１のコレクタ端子にコンパレーター８３Ａ、及び、抵抗８４Ａが接続され、放電時の電流を検出するために、ＰＮＰ型トランジスタ８２２のコレクタ端子にコンパレーター８３Ｂ、及び、抵抗８４Ｂが接続される。なお、該部分における電流を検出する必要がない場合には、必ずしもコンパレーター８３、及び、抵抗８４を設けなくてもよい。  
コンパレーター８３Ａ、８３Ｂの代わりに、Ａ／Ｄコンバーターを設けることにより、該部分にかかる電圧をデジタル値として検出する方法も考えられる。しかし、この方法の場合、Ａ／Ｄコンバーター自体のコストが高いことや、検出された電圧の大きさに対して、別途の判定手段を設ける必要が生じるため、上述のようにコンパレーターを用いた方が、より簡便であり、コスト面でも有利である。  
一方、図４Ｂに示すように、コンパレーター８３、及び、抵抗８４に替えて、抵抗８４が設けられていた位置に、電流計８５を設けてもよい。この方法によれば、トランジスタに流れる電流の変動を直接検出することが可能になるため、インダクタ電流ＩＬの補正をより詳細に行うことができる。
【００３９】
＜プリンターの印刷動作＞
プリンター１の印刷動作について簡単に説明する。コントローラー６０は、コンピューター１１０からインターフェース部６１を介して印刷命令を受信し、各ユニットを制御することにより、給紙処理・ドット形成処理・搬送処理等を行う。
【００４０】
給紙処理は、印刷すべき紙をプリンター内に供給し、印刷開始位置（頭出し位置とも言う）に紙を位置決めする処理である。コントローラー６０は、給紙ローラー２１を回転させ、印刷すべき紙を搬送ローラー２３まで送る。続いて、搬送ローラー２３を回転させ、給紙ローラー２１から送られてきた紙を印刷開始位置に位置決めする。
【００４１】
ドット形成処理は、移動方向（走査方向）に沿って移動するヘッドからインクを断続的に噴出させ、紙上にドットを形成する処理である。コントローラー６０は、キャリッジ３１を移動方向に移動させ、キャリッジ３１が移動している間に、印刷データに基づいてヘッド４１からインクを噴出させる。噴出されたインク滴が紙上に着弾すると、紙上にドットが形成され、紙上には移動方向に沿った複数のドットからなるドットラインが形成される。
【００４２】
搬送処理は、紙をヘッドに対して搬送方向に沿って相対的に移動させる処理である。コントローラー６０は、搬送ローラー２３を回転させて紙を搬送方向に搬送する。この搬送処理により、ヘッド４１は、先ほどのドット形成処理によって形成されたドットの位置とは異なる位置に、ドットを形成することが可能になる。
【００４３】
コントローラー６０は、印刷すべきデータがなくなるまで、ドット形成処理と搬送処理とを交互に繰り返し、ドットラインにより構成される画像を徐々に紙に印刷する。そして、印刷すべきデータがなくなると、排紙ローラーを回転させてその紙を排紙する。なお、排紙を行うか否かの判断は、印刷データに含まれる排紙コマンドに基づいても良い。  
次の紙に印刷を行う場合は同処理を繰り返し、行わない場合は、印刷動作を終了する。
【００４４】
＝＝＝第１実施形態＝＝＝
＜駆動信号生成回路(デジタル式)７０について＞
図５に、第１実施形態における駆動信号生成回路（デジタル式）７０の構成を示す。
【００４５】
本実施形態における駆動信号生成回路（デジタル式）７０は、ピエゾ素子ＰＺＴを駆動するための充放電を、前述のアナログ回路８０とは別に、インダクタを用いることによって行う。駆動信号生成回路（デジタル式）７０は、インダクタ７１と、入力側回路７２と、出力側回路７３とから構成される。以下、駆動信号生成回路（デジタル式）７０のことを単純にデジタル回路７０ともいう。
【００４６】
＜インダクタ７１＞
インダクタ７１は、あらかじめ電流を流すことにより電磁エネルギーとしてエネルギーを蓄え、ピエゾ素子ＰＴＺへの充電時には電流源として、また、ピエゾ素子ＰＴＺの放電時には放電先として機能する。  
インダクタ７１の両端はそれぞれ入力側回路７２及び出力側回路７３に接続される。インダクタ７１にエネルギーを蓄える際には入力側回路７２を介して主電源Ｖｄｄからインダクタ７１へと電流が流れ、蓄えたエネルギーは出力側回路７３を介してピエゾ素子ＰＺＴに電流として供給されることで、ピエゾ素子ＰＺＴの充電を行う。そして、ピエゾ素子ＰＺＴの放電時には、入力側回路７２を介してインダクタ７１へと電流が流れ、出力側回路７３を介してグランドに放電、または主電源Ｖｄｄに電流が回生される。回路全体の動作の詳細については後で説明する。
【００４７】
＜入力側回路７２＞
入力側回路７２は、インダクタ７１の入力側に、主電源Ｖｄｄの電圧またはグランド電圧を選択的に印加したり、ピエゾ素子ＰＺＴから放電された電流をインダクタ７１に印加したりするために用いられる。入力側回路７２は、ＭＯＳＦＥＴ（Ｐ型）７２１と、ＭＯＳＦＥＴ（Ｎ型）７２２と、ＭＯＳＦＥＴ（Ｎ型）７２３と、ダイオード７２４とから構成される。
【００４８】
ＭＯＳＦＥＴ（Ｐ型）７２１は、主電源Ｖｄｄとインダクタ７１との間のスイッチ素子であり、ソースは主電源Ｖｄｄに、ドレインはインダクタ７１とＭＯＳＦＥＴ７２３との間に接続される。一方、ＭＯＳＦＥＴ（Ｎ型）７２２は、グランドとインダクタ７１との間のスイッチ素子であり、ソースはグランドに、ドレインはインダクタ７１とＭＯＳＦＥＴ７２３との間に接続される。ＭＯＳＦＥＴ（Ｐ型）７２１及びＭＯＳＦＥＴ（Ｎ型）７２２は、対となって機能するスイッチであり、プリドライバ６６を介してＣＰＵ６３から伝達される信号によりＯＮ／ＯＦＦ制御されることで、インダクタ７１の入力側に、主電源Ｖｄｄの電圧またはグランド電圧を選択的に印加する。したがって、本実施形態においてＭＯＳＦＥＴ（Ｐ型）７２１及びＭＯＳＦＥＴ（Ｎ型）７２２が同時にＯＮ状態になる場合はない（同時にＯＦＦ状態になる場合はある）。これにより、インダクタ７１への電流印加や、ピエゾ素子ＰＺＴの充放電等をコントロールすることができる。ＯＮ／ＯＦＦ制御の詳細については後で説明する。
【００４９】
ＭＯＳＦＥＴ（Ｎ型）７２３は、ピエゾ素子ＰＺＴからインダクタ７１に放電する際に使用されるスイッチ素子であり、ソースはインダクタ７１の入力側に、ドレインはダイオード７２４を介してピエゾ素子ＰＺＴに接続される。スイッチとして使用する際のＯＮ／ＯＦＦ制御はＣＰＵ６３によって行う。  
ダイオード７２４は、入力側回路７２に流れる電流をピエゾ素子ＰＺＴ及びアナログ回路８０側からインダクタ７１の方向へと制限し、逆方向の電流が流れないようにするために設けられる。
【００５０】
＜出力側回路７３＞
出力側回路７３は、インダクタ７１の出力側に、主電源Ｖｄｄの電圧またはグランド電圧を選択的に印加したり、ピエゾ素子ＰＺＴを充電するための電流をインダクタ７１から印加したりするために用いられる。出力側回路７３は、ＭＯＳＦＥＴ（Ｐ型）７３１と、ＭＯＳＦＥＴ（Ｎ型）７３２と、ＭＯＳＦＥＴ（Ｐ型）７３３と、ダイオード７３４と、ダイオード７３５とから構成される。
【００５１】
ＭＯＳＦＥＴ（Ｐ型）７３１は、主電源Ｖｄｄとインダクタ７１との間のスイッチ素子であり、ソースは主電源Ｖｄｄに、ドレインはインダクタ７１とＭＯＳＦＥＴ７３３との間に接続される。一方、ＭＯＳＦＥＴ（Ｎ型）７３２は、グランドとインダクタ７１との間のスイッチ素子であり、ソースはグランドに、ドレインはインダクタ７１とＭＯＳＦＥＴ７３３との間に接続される。ＭＯＳＦＥＴ（Ｐ型）７３１及びＭＯＳＦＥＴ（Ｎ型）７３２は、前述のＭＯＳＦＥＴ（Ｐ型）７２１及びＭＯＳＦＥＴ（Ｎ型）７２２と同様に、対となって機能するスイッチであり、プリドライバ６６を介してＣＰＵ６３から伝達される信号によりＯＮ／ＯＦＦ制御されることで、インダクタ７１の出力側に、主電源Ｖｄｄの電圧またはグランド電圧を選択的に印加する。
【００５２】
ＭＯＳＦＥＴ（Ｐ型）７３３は、インダクタ７１からピエゾ素子ＰＺＴに充電する際に使用されるスイッチ素子であり、ソースはインダクタ７１の出力側に、ドレインはダイオード７３４を介してピエゾ素子ＰＺＴに接続される。スイッチとして使用する際のＯＮ／ＯＦＦ制御はＣＰＵ６３によって行う。
【００５３】
ダイオード７３４は、出力側回路７３の電流をインダクタ７１からピエゾ素子ＰＺＴ及びアナログ回路８０の方向へと制限し、逆方向の電流が流れないようにするために設けられる。  
ダイオード７３５は、インダクタ７１に蓄えられたエネルギーを完全放電する際（後述のＳＴＡＴＥ９）に、主電源Ｖｄｄへと回生させる方向に電流を流すために設けられる。
【００５４】
＜駆動信号生成回路(デジタル式)７０の動作説明＞
まず、印刷動作１サイクル（ピエゾ素子ＰＺＴがインクを１回噴出するために行われる動作サイクル）において、インダクタ７１に流れる電流の波形について説明する。
【００５５】
図６Ａに、印刷動作１サイクルにおいて、ピエゾ素子ＰＺＴに印加される電圧ＶＣ及び電流ＩＣの波形の例を示す。ＶＣの波形は駆動波形ＣＯＭに相当し、セグメント１〜３の３つの部分から構成される。セグメント１は１サイクルのうちある一定の期間における波形部分であり、同様に、セグメント２及びセグメント３も、印刷動作１サイクル中の一定期間における波形部分である。プリンター１は、各セグメントにおける波形（パルス波形）の形状を変化させて組み合わせることで、ピエゾ素子ＰＺＴの伸縮の大きさを段階的に変えて、噴出されるインク液滴の大きさを調整することができる。
【００５６】
本実施形態では、ピエゾ素子ＰＺＴを駆動させる駆動信号ＣＯＭを、デジタル回路７０を用いて生成することを特徴としている。図６Ｂに、印刷動作１サイクルにおいて、インダクタ７１に流れる電流ＩＬの波形を示す。前述のように、本実施形態では、インダクタ７１にあらかじめ電流を流すことによってエネルギーを蓄えておき、ピエゾ素子ＰＺＴを充電するための電流源としていることから、ＩＬの波形を制御することで、ＩＣの波形も制御することができる。しかし、ＩＬの波形をＩＣに示すような一定の電流値からなる波形（矩形波）にすることは難しく、各セグメントにおけるＩＬの波形は図６Ｂに示されるような“のこぎり波”となる。これは、短期間に各スイッチのＯＮ／ＯＦＦを切り替えながらピエゾ素子ＰＺＴへの電流印加を繰り返すためであるが、狙いの電流値に対する過不足分の電流をアナログ回路８０から補償することにより、“のこぎりの刃”の部分を平滑化することができる。詳細は後述する。
【００５７】
ＩＬの波形は、前述のスイッチ素子であるＭＯＳＦＥＴ７２１〜７２３、７３１〜７３３の各個についてＯＮ／ＯＦＦを随時切り替えることで、デジタル回路７０内に９通りの電流の流れを形成する（以後、この各状態をＳＴＡＴＥと呼ぶ）。図６Ｂの破線で区切られた領域がそれぞれＳＴＡＴＥ１〜９を表し、各ＳＴＡＴＥを組み合わせることで電流波形ＩＬが生成される。表１は、各ＳＴＡＴＥにおいてＯＮとなるスイッチを○印で表したものである。以下、各ＳＴＡＴＥについて説明する。
【００５８】
2011046027.tif 000003
【００５９】
ＳＴＡＴＥ１（充電）では、入力側のスイッチ素子であるＭＯＳＦＥＴ７２１と出力側のスイッチ素子であるＭＯＳＦＥＴ７３２がＯＮになるため（表１）、主電源Ｖｄｄからの電流がＭＯＳＦＥＴ７２１を介してインダクタ７１へ、そして、ＭＯＳＦＥＴ７３２を介してグランドへと流れる（図７Ａ）。これにより、電流がインダクタ７１を流れ、インダクタ７１には電磁エネルギーが蓄えられる。  
ＳＴＡＴＥ２（放電）では、グランドから入力側のスイッチ素子であるＭＯＳＦＥＴ７２２を介してインダクタ７１へ、そして、出力側のスイッチ素子であるＭＯＳＦＥＴ７３１を介して主電源Ｖｄｄへと電流が流れる（図７Ｂ）。電流はインダクタ７１の入力側から出力側へと流れるが、これは、電位が低い側（グランド）から電位が高い側（主電源Ｖｄｄ）へと向かう流れとなるため、インダクタ７１のエネルギーは徐々に減少（放電）していき、図６Ｂに示されるように電流ＩＬは弱くなっていく。
【００６０】
ＳＴＡＴＥ３（正充電印加）では、主電源Ｖｄｄから入力側のスイッチ素子であるＭＯＳＦＥＴ７２１を介してインダクタ７１へ、そして、出力側のスイッチ素子であるＭＯＳＦＥＴ７３３及びダイオード７３４を介してピエゾ素子ＰＺＴへと電流が流れる（図７Ｃ）。これにより、インダクタ７１に蓄えられていた電磁エネルギーが電流としてピエゾ素子ＰＺＴに印加される。同時にインダクタ７１にもさらにエネルギーが蓄えられ、図６Ｂに示されるように電流ＩＬは強くなっていく。  
ＳＴＡＴＥ４（正放電印加）では、グランドから入力側のスイッチ素子であるＭＯＳＦＥＴ７２２を介してインダクタ７１へ、そして、出力側のスイッチ素子であるＭＯＳＦＥＴ７３３及びダイオード７３４を介してピエゾ素子ＰＺＴへと電流が流れる（図７Ｄ）。これにより、インダクタ７１に蓄えられていた電磁エネルギーが電流としてピエゾ素子ＰＺＴに印加される。一方、電位が低い側（グランド）から高い側（インダクタ７１）へ電流を流そうとするため、インダクタ７１のエネルギーは徐々に減少していき、電流ＩＬは弱くなっていく。
【００６１】
ＳＴＡＴＥ５（逆充電印加）では、ピエゾ素子ＰＺＴから入力側のダイオード７２４及びＭＯＳＦＥＴ７２３を介してインダクタ７１へ、そして、出力側のスイッチ素子であるＭＯＳＦＥＴ７３２を介してグランドへと電流が流れる（図７Ｅ）。これにより、ピエゾ素子ＰＺＴに蓄えられた電荷は、インダクタ７１を通りグランドへ放電される。この際、インダクタ７１にも一部エネルギーが蓄えられ、図６Ｂに示されるように電流ＩＬは強くなっていく。  
ＳＴＡＴＥ６（逆放電印加）では、ピエゾ素子ＰＺＴから入力側のダイオード７２４及びＭＯＳＦＥＴ７２３を介してインダクタ７１へ、そして、出力側のスイッチ素子であるＭＯＳＦＥＴ７３１を介して主電源Ｖｄｄへと電流が流れる（図７Ｆ）。ピエゾ素子ＰＺＴに蓄えられた電荷がインダクタ７１を通り主電源へと回生されることで、全体としての消費エネルギーも削減することが可能となる。この際、電位が低い側（ピエゾ素子ＰＺＴ）から高い側（主電源Ｖｄｄ）へ電流を流そうとするため、インダクタ７１のエネルギーは徐々に減少していき、電流ＩＬは弱くなっていく。
【００６２】
ＳＴＡＴＥ７（正電流保持）では、インダクタ７１の両端に、それぞれ、入力側のスイッチ素子であるＭＯＳＦＥＴ７２１と、出力側のスイッチ素子であるＭＯＳＦＥＴ７３１を介して主電源Ｖｄｄの電位が等しく印加されるため（図７Ｇ）、電流ＩＬはこの間で保持される。  
ＳＴＡＴＥ８（逆電流保持）では、インダクタ７１の両端に、それぞれ、入力側のスイッチ素子であるＭＯＳＦＥＴ７２２と、出力側のスイッチ素子であるＭＯＳＦＥＴ７３２を介してグランドの電位が等しく印加されるため（図７Ｈ）、電流ＩＬはこの間で保持される。
【００６３】
ＳＴＡＴＥ９（完全放電）では、インダクタ７１の入力側にスイッチ素子であるＭＯＳＦＥＴ７２２を介してグランドの電位が印加され、出力側のダイオード７３５を介して主電源Ｖｄｄの電位が印加される。電流ＩＬは電位の低い方から高い方へと流れようとするため（図７Ｉ）インダクタ７１のエネルギーは減少していき、最終的には完全に放電される。
【００６４】
＜制御方法について＞
次に、駆動波形生成のための制御方法について説明する。図８は印刷動作１サイクルにおける波形ＩＬ生成のためにコントローラー６０が行う制御フローである。
【００６５】
負荷容量計算（Ｓ１０１）は、次に説明する予備充電期間を算出するために、印刷開始直後に行われる処理である。ここで、負荷容量とは、印刷動作１サイクルにおける使用ノズル数にノズルあたりの容量を乗じた数で表される。具体的には、まず、各印刷サイクルの開始時に、負荷カウンター６２がコンピューター１１０で作成された画素データから、その印刷サイクルにおいて使用されるノズル数（インクを噴出するノズル数）を集計して負荷データを作成する。そして、ＣＰＵ６３によって、該負荷データとノズルあたり容量を乗じることで算出される。  
なお、本実施形態では、負荷カウンター６２を、コントローラー６０内にハードウェアとして備えているが、印刷時のノズル負荷を集計できる機能を有するものであれば、別途装置を設けずにソフトウェアーとしてメモリ６４に記憶させておき、ＣＰＵ６３で全て処理する方法でも良い。
【００６６】
予備充電期間計算（Ｓ１０２）は、図６Ｂの各セグメント開始の際に、ＳＴＡＴＥ２の放電（またはＳＴＡＴＥ１の充電）を開始するタイミング及び放電（充電）期間を決定するための処理である。  
予備充電期間は、遷移時間ｔｇとスイッチング時間ｔｓｗとの和から算出される。遷移時間ｔｇとは、各ＳＴＡＴＥの持続時間であり、図６Ｂにおいては破線で区切られた各ＳＴＡＴＥの幅で表される。遷移時間ｔｇを算出するための式を数式（１）に示す。
【数１】
2011046027.tif 000004
【００６７】
ここで、数式（１）中のｋは数式（２）によって定まる係数である。
【数２】
2011046027.tif 000005
【００６８】
数式（１）及び（２）で、Ｒは充放電時における回路全体でのエネルギー損失と等価となる抵抗値を、Ｌはインダクタ７１の自己インダクタンスを表す。Ｖｇａｐはインダクタの両端の電位差を表し、印刷開始時であれば主電源電圧Ｖｄｄとなる。Ｖｓｌｏｐｅはピエゾ素子に印加される電圧Ｖｃの勾配を表す。ＩＬＴはインダクタに流すべき所要の電流値（狙い値）であり、前述の負荷容量に電圧勾配Ｖｓｌｏｐｅの絶対値を乗じた値によって定まる。ＩＬは現在インダクタを流れる電流の値である。
【００６９】
これらのパラメータからｔｇを算出することで、各セグメントにおいて、インダクタに電流を流す予備充電時間を適当に決定することができる。これによって、ピエゾ素子ＰＺＴに充電するためのエネルギーを、過不足なくインダクタに蓄えることができるようになり、無駄なエネルギー消費や、プリンターの発熱を防止するという課題の解決に資する。
【００７０】
また、数式（１）より、インダクタの狙いの電流値ＩＬＴが大きければ、遷移時間ｔｇの値も大きくなり、逆に、ＩＬＴが小さければ、ｔｇの値も小さくなる。上述の通り、ＩＬＴは負荷容量に電圧勾配の絶対値を乗じた数で表されることから、遷移時間ｔｇは負荷容量の大きさに影響されることになる。すなわち、インダクタにエネルギーを蓄えるために電流を流す時間は、その印刷サイクルにおける負荷容量が大きいほど長く、負荷容量が小さいほど短くなる。ここで、負荷容量は、ある印刷サイクル中に液体を噴出するノズル数にノズルあたりの容量を乗じた値であることから、遷移時間ｔｇは、液体を噴出するノズル数が多いほど長く、液体を噴出するノズル数が少ないほど短くなるとも言うことができる。このように、実際に液体を噴出するノズルの数（駆動するピエゾ素子の数）を考慮することで、インダクタに電流を流す時間をさらに正確に制御することができる。
【００７１】
スイッチング時間ｔｓｗはＭＯＳＦＥＴをＯＮ／ＯＦＦ制御する際の損失時間である。例えば、セグメント１の予備充電時間（ＳＴＡＴＥ１の幅）は、遷移時間が約１００ｎｓ、スイッチング時間が約５０ｎｓ、合計で１５０ｎｓ（ナノ秒）程度であり、スイッチングによる損失時間も無視できない程度の大きさを有する。
【００７２】
予備充電期間計算（Ｓ１０２）では、駆動波形ＣＯＭを生成するために、アナログ回路８０とデジタル回路７０を組み合わせて使用するか、それともアナログ回路８０のみを使用してデジタル回路７０を使用しないかの判断も行う。つまり、ピエゾ素子ＰＺＴを駆動するためにインダクタ７１を使用するか否かの判断を行う。詳細は後述する。
【００７３】
印加極性判定（Ｓ１０４Ａ〜Ｃ）は、  ピエゾ素子ＰＺＴに充放電する際に、正充電印加（ＳＴＡＴＥ３）をするか、若しくは正放電印加（ＳＴＡＴＥ４）をするかを判定する処理である。また、逆充電印加（ＳＴＡＴＥ５）か、逆放電印加（ＳＴＡＴＥ６）かの判定も行う。
【００７４】
具体的な判定方法を説明する。まず、各セグメントにおける電圧ＶＣの勾配（図６Ａ）の正負を判定し、正ならＳＴＡＴＥ３またはＳＴＡＴＥ４、負ならＳＴＡＴＥ５またはＳＴＡＴＥ６を選択する。例えば、セグメント２（放電時）では、ＶＣの電圧勾配が負であるため（図６Ａ）、ピエゾ素子ＰＺＴへの充放電はＳＴＡＴＥ５またはＳＴＡＴＥ６を選択する（図６Ｂ）。
【００７５】
次に、ピエゾ電圧ＶＣが主電源Ｖｄｄ（第１の電源）とグランド（第２の電源）のいずれかの電圧に近いかを判定し、次の状態がＳＴＡＴＥ５（ＳＴＡＴＥ３）になるか、またはＳＴＡＴＥ６（ＳＴＡＴＥ４）になるかを決定する。すなわち、本実施形態においては、主電源電圧であるＶｄｄ（Ｖ）とグランド電圧である０（Ｖ）との中間電圧であるＶｄｄ／２（Ｖ）と、ピエゾ電圧ＶＣとの大きさを比較することで、電流の印加方法を決定している。
【００７６】
ピエゾ電圧ＶＣの大きさを判断基準としているのは、図６Ｂの各セグメントにおいて“のこぎり波”となる部分を平滑にするためにアナログ回路８０から過不足分の電流を補償する際に（この電流補償についての詳細は後述する）、電流増幅回路８２の充電用トランジスタ８２１または放電用トランジスタ８２２を流れる電流を極力少なくするためである。トランジスタにおける消費エネルギーは、トランジスタを流れる電流及び電圧を乗じた値であることから、同じ大きさの電流を流す場合、電位差が小さいほうが、消費エネルギーも小さくなる。つまり、ピエゾ素子ＰＺＴに流れる電流の過不足分を、充電用トランジスタ８２１を介して不足分電流として主電源Ｖｄｄから充電する場合と、同じ量の電流を放電用トランジスタ８２２を介して余剰分電流としてグランドに放出する場合とで、どちらの消費エネルギーが少なくなるかを判断するのである。
【００７７】
各セグメント開始時における判定方法について、具体例を用いて説明する。  
本実施形態において、主電源Ｖｄｄ＝４２Ｖであるとき、セグメント２(放電)の開始時の電圧ＶＣＯ２は４０Ｖであり（図６Ａ）、ＶＣＯ２（＝４０Ｖ）＞Ｖｄｄ／２（＝２１Ｖ）となる。狙いの電流値ＩＬＴ２に対して、アナログ回路８０の充放電用トランジスタを介して過不足分の電流を補償しようとする場合、電流値をＺとすると、充電用トランジスタ８２１を介して主電源Ｖｄｄから不足分電流として充電するならば、（Ｖｄｄ−ＶＣＯ２）Ｚ＝（４２−４０）Ｚ＝２Ｚのエネルギーのみを消費する。一方、放電用トランジスタ８２２を介してグランドへ余剰分電流として放電するならば、（ＶＣＯ２−０）Ｚ＝（４０−０）Ｚ＝４０Ｚものエネルギーを消費する。  
つまり、放電時においてＶｄｄ／２＜ＶＣの場合は、所定の電流値ＩＬＴよりも大きめのインダクタ電流ＩＬを流しておき、充電用トランジスタ８２１から不足分の電流を供給したほうが、トランジスタで消費されるエネルギーが少なくなり、発熱を低減することができる。したがって、この場合（放電時）は、所要の電流値ＩＬＴ２より大きめの電流ＩＬＯ２を最初に流しておき、ＳＴＡＴＥ６の逆放電印加を行ってインダクタ電流ＩＬを減少させつつ、不足分電流をトランジスタ８２１からピエゾ素子に充電している（図６Ｂ）。
【００７８】
また、セグメント１(充電) の開始時では、ピエゾ電圧ＶＣＯ１＝１２Ｖであるから、ＶＣＯ１（＝１２Ｖ）＜Ｖｄｄ／２（＝２１Ｖ）となる。上述と同様に考えて、補償電流値をＺとすると、充電用トランジスタ８２１を介して主電源Ｖｄｄから不足分電流として充電するならば、（Ｖｄｄ−ＶＣＯ１）Ｚ＝（４２−１２）Ｚ＝３０Ｚのエネルギーを消費する。一方、放電用トランジスタ８２２を介してグランドへ余剰分電流として放電するならば、（ＶＣＯ１−０）Ｚ＝（１２−０）Ｚ＝１２Ｚのエネルギーを消費する。  
つまり、充電時においてＶＣ＜Ｖｄｄ／２の場合は、所定の電流値ＩＬＴよりも大きめのインダクタ電流ＩＬを流しておき、放電用トランジスタ８２２から余剰分電流をグランドに放電したほうが、トランジスタで消費されるエネルギーが少なくなり、発熱を低減することができる。したがって、セグメント１の開始時（充電時）においては、所要の電流値ＩＬＴ１より大きめの電流ＩＬＯ１を最初に流しておき、ＳＴＡＴＥ４の正放電印加を行ってインダクタ電流ＩＬを減少させつつ、余剰分の電流をトランジスタ８２２から放出している（図６Ｂ）。
【００７９】
印加時間計算（Ｓ１０５）は、各ＳＴＡＴＥにおける電流印加時間を算出する処理である。ここで、印加時間は各ＳＴＡＴＥの遷移時間に等しい。本実施形態において、印加時間は、充放電により電流ＩＬが増減していく間に、ＩＬと狙いの電流値ＩＬＴとの差が、最小誤差として設定した値に達するまでの時間を予測計算した値である。  
例えば、図６Ｂにおいて、セグメント２で狙いの電流値ＩＬＴ２に対して、最小誤差１Ａとすると、ＩＬの値がＩＬＴ２±１Ａとなる範囲でＳＴＡＴＥ５とＳＴＡＴＥ６を切り替える時間が印加時間となる。つまり、狙いの電流値ＩＬＴを基準として電流値ＩＬの増減によってフィードバック制御をするのではなく、あらかじめ予測計算した時間を基準として制御を行う（予測制御）。これにより、各ＳＴＡＴＥの切り替えごとにフィードバック制御をする場合よりもＣＰＵ（ＤＳＰ）６３にかかる負荷が軽くなり、高速の印刷にも対応可能となる。
【００８０】
一方、このような予測制御だけでは、ＩＬが想定の値から大きくずれていった場合に、ずれを修正することができない。上述の予測計算により算出された印加時間が、実際に電流を印加すべき時間よりもずれていた場合には、最小誤差である１Ａ以上の電流が印加されることになり、インダクタ電流ＩＬは狙いの電流値ＩＬＴから徐々にずれていってしまうことになる。これに対して、電流値ＩＬ自体にはフィードバックをかけることができないからである。なお、この印加時間の計算のずれは、各機器の印刷開始時における温度（熱）の影響や、プリンターごとの個体差により生じることが考えられる。
【００８１】
しかし、ＩＬに想定よりも大きなずれが生じた場合には、ずれた分の電流をアナログ回路８０側から補償するために、充放電用トランジスタ８２１、８２２にも、より大きな電流が流れることになる。したがって、トランジスタ８２１、８２２の電流検出機構として設けられたコンパレーター８３により、トランジスタを流れる電流の大きさを監視することで、ＩＬのずれを検出することができる。トランジスタに流れる電流値が想定値を超えると、コンパレーター８３の出力電圧が最大値に切り替わるので、この出力値が切り替わるタイミングを計測しておく。そして、数式１の等価抵抗Ｒを補正することにより、適正な印加時間を算出しなおして、次回以降の電流印加を正常な状態に修正する。コントローラー６０により、このようなキャリブレーションを行うことで、本実施形態においては、ＩＬを適正な波形に保つことができる。
【００８２】
その後、決定された印加時間にしたがって電流が印加され（Ｓ１０６）、印加極性判定（Ｓ１０４）と印加時間計算（Ｓ１０５）及び電流印加（Ｓ１０６）を繰り返すことで、１セグメントが構成される。１セグメントが終了すると、次のセグメント開始のための予備充電期間計算（Ｓ１０２）に移行する。本実施形態では、この動作を３セグメント繰り返すことで、１サイクルの印刷動作を完了する。
【００８３】
＜本実施形態の効果＞
本実施形態による効果を説明するために、まず、比較例としてアナログ回路８０のみにより、駆動信号ＣＯＭを生成する場合について考える。前述の通り、アナログ回路８０では、駆動波形生成回路８１により生成されたアナログ信号を充放電用のトランジスタで増幅することによって駆動信号ＣＯＭを生成する。この場合、電流増幅時にトランジスタを流れる電流は、エネルギーとして消費され、発熱の原因となっていた。
【００８４】
これに対して、本実施形態では、まず、デジタル回路７０のインダクタ７１において、大まかな電流波形ＩＬを生成する。しかし、インダクタ電流ＩＬは、前述の通り、所定の電流値ＩＬＴに対してＩＬＴ±ｎ（ｎは最小誤差）の範囲で増減するように制御されるため、ＩＬの波形は図６ＡのＩＣのような“矩形波”にはならず、図６Ｂに表されるような“のこぎり”波となる。そのため、インダクタ電流ＩＬだけでは図６ＡのＶＣで表されるような台形波である駆動信号ＣＯＭを生成することが難しく、ピエゾ素子ＰＺＴを正確に駆動させることができないという問題がある。
【００８５】
そこで、本実施形態では要求される電流値ＩＬＴに対する過不足分をアナログ回路８０を用いて補うという方法をとっている。例えば、図６Ｂの斜線部分αに示されるように、インダクタ電流ＩＬが所要の電流値ＩＬＴよりも大きい場合には、差分の電流をアナログ回路８０の充電用トランジスタ８２１を介して主電源Ｖｄｄから補充することで、所要の電流値ＩＬＴを得ている。逆に、図６Ｂの縦線部分βに示されるように、インダクタ電流ＩＬがＩＬＴよりも小さい場合には、その差分をアナログ回路８０の放電用トランジスタ８２２を介してグランドに放出することで、所要の電流値ＩＬＴを得る。
【００８６】
すなわち、インダクタ電流ＩＬの波形の“のこぎりの刃”に該当する部分と、電流の狙い値ＩＬＴとの差分を、アナログ回路８０を用いて補償することで、平滑化している。
【００８７】
その結果、ＩＬはピエゾ素子ＰＺＴに印加される時点では矩形波となり、所望の駆動波形ＶＣを生成することができ、良好な印刷が可能となる。そして、充放電用トランジスタ８２１及び８２２を流れる電流は、上述の差分だけとなることから、比較例のようにアナログ回路８０のみによって駆動信号を生成する場合よりも大幅にエネルギー消費量が少なくなる。したがって、課題となっていたトランジスタでの発熱を抑えることが可能になり、大規模な冷却装置によるプリンターの大型化といった問題も解消される。
【００８８】
また、一つのインダクタ７１で、ピエゾ素子ＰＺＴの充放電を行うのではなく、複数のインダクタによってピエゾ素子の充放電を行ってもよい。  
例えば、ピエゾ素子ＰＺＴに対して、デジタル回路７０を並列に並べる構成とすれば、一方のデジタル回路のインダクタからピエゾ素子ＰＺＴに充電している間に、他方のデジタル回路のインダクタに主電源Ｖｄｄからエネルギーを蓄えるといった制御も可能となる。これにより、より詳細で複雑な駆動信号が生成可能になるため、ノズルから液体を噴出する量などを細かく設定することで、さらに高精度の印刷を実現し得る。
【００８９】
ただし、常にアナログ回路８０とデジタル回路７０を組み合わせてピエゾ駆動信号を生成し、印刷を行うわけではない。上述の場合、インダクタ７１の電流不足分をアナログ回路８０で補償するのであるが、その補償分及び各ＳＴＡＴＥ切り替え時のスイッチングロス分が、アナログ回路８０単独で駆動信号を生成する場合の電流よりも大きくなる場合がある。例えば、印刷時にノズルを１つしか使用しないような低負荷運転の場合、スイッチング制御をすると、かえってエネルギー損失が大きくなることが考えられる。また、ＶＣの電圧勾配が非常に緩やかな場合等も同様である。そこで、前述の負荷容量計算で算出された値を参照することによって、デジタル回路７０は用いず、アナログ回路８０のみを用いて印刷を行うことも考慮することで、より効率の良い印刷が可能となる。
【００９０】
逆に、アナログ回路８０による電流補償を行わずに、デジタル回路７０のみにより駆動信号を生成して印刷を行うことも可能である。ピエゾ素子ＰＺＴの駆動を正確に制御する必要がない場合、例えば媒体の全面にわたって濃淡のない単色の印刷を行う場合などには、デジタル回路７０のみを使用することで、電流増幅回路８２を流れる電流はゼロとなるため、トランジスタでの発熱の問題は生じない。
【００９１】
＜第１実施形態のまとめ＞
本実施形態では、ピエゾ素子ＰＺＴに充放電を行い、動作させることで液体を噴出させる。ピエゾ素子からの放電を開始する前に、インダクタ７１に電流を流しておき、あらかじめ電磁エネルギーを蓄えておき、ピエゾ素子から放出された電流を該インダクタにながすことによりピエゾ素子を動作させ、印刷を行う。  
これにより、従来のようにアナログ式駆動信号生成回路のみを用いて、トランジスタで電流を増幅しながらピエゾ素子から放電を行う場合よりも、大幅に発熱を低減することができる。
【００９２】
さらに、ピエゾ素子から放出された電流の一部は、インダクタを介して主電源に回生される。  
これにより、従来ならば、グランドに放出され、無駄なエネルギー消費の原因となっていた電流を減らすことができるため、全体として消費エネルギーの低減を図ることができる。
【００９３】
また、インダクタにエネルギーを蓄えるために電流を流す時間は、インダクタ電流ＩＬや、所要の電流値ＩＬＴ、自己インダクタンスＬ等のパラメータを用いて算出される。  
これにより、インダクタに過剰な電流を流したり、または、電流が不足したりすることにより、ピエゾ素子への充電が不十分になる等の問題は生じない。さらに、印刷サイクルの各セグメントにおける負荷容量の大きさも考慮されているため、印刷に使用するノズル（液体を噴出するノズル）数が多ければ、インダクタに電流を流す時間が長くなり、逆にノズル数が少なければ、インダクタに電流を流す時間が短くなる。  
これにより、実際に動作するピエゾ素子に充電する分のみのエネルギーを正確にインダクタに蓄えることになり、消費エネルギーのさらなる低減を図ることができる。
【００９４】
また、ピエゾ素子ＰＺＴからインダクタ７１へ放電を行う際には、インダクタ電流ＩＬが所要の電流値ＩＬＴよりも大きい場合には、充電用トランジスタ８２１を介して主電源Ｖｄｄから差分を充電し、ＩＬが所要の電流値ＩＬＴよりも小さい場合には、放電用トランジスタ８２２を介してグランドに差分を放出する。  
これにより、トランジスタを流れる電流は、インダクタ電流ＩＬの過不足を補償した分だけとなり、発熱を低減しつつ、ピエゾ素子ＰＺＴを正確に動作させることができる。
【００９５】
また、トランジスタを介して過不足の電流を補償する際に、トランジスタに流れる電流の大きさを検出し、該電流の大きさが所要の値よりも大きい場合には、インダクタに電流を流す時間を補正することで、ＩＬを適正な値に調節する。  
これにより、インダクタ電流ＩＬの波形を精度よく制御することができ、ピエゾ素子ＰＺＴをより正確に動作させることができる。
【００９６】
また、ピエゾ素子ＰＺＴから放電を開始する際に、ピエゾ素子ＰＺＴに印加する電圧が主電源Ｖｄｄ（第１の電源）の電圧に近い場合には、インダクタに所要の電流値ＩＬＴよりも大き目の電流を流しておき、充電用トランジスタ８２１から不足分の電流を供給する。逆に、ピエゾ素子ＰＺＴに印加する電圧がグランド（第２の電源）の電圧に近い場合には、インダクタに所要の電流値ＩＬＴよりも小さ目の電流を流しておき、放電用トランジスタ８２２から余剰分の電流を放出する。  
これにより、ピエゾ素子への充放電開始時に、電流が過剰に流れたり、または不足したりすることによるトランジスタにおける無駄なエネルギー消費・発熱を防止することができる。
【００９７】
また、本実施形態において、インダクタ７１を複数設け、それぞれが個別にピエゾ素子への充放電を行う構成とすることもできる。これにより、より詳細で複雑な駆動信号が生成可能になり、さらに高精度な印刷を実現し得る。
【００９８】
＝＝＝第２実施形態＝＝＝
第２実施形態では、第１実施形態とは構成が異なる駆動信号生成回路（デジタル式）７０を用いて印刷を行う。デジタル回路７０以外のプリンターの基本構成やアナログ回路８０の構成については第１実施形態と基本的に同様である（ただし、コンパレーター８３等は省略して説明する）。  
第２実施形態でも第１実施形態と同様に、インダクタ７１を有するデジタル回路７０と、アナログ回路８０とを組み合わせてピエゾ素子ＰＺＴを駆動させることで、印刷時の消費電力低減を図っている。
【００９９】
＜駆動信号生成回路（デジタル式）７０について＞
駆動信号生成回路（デジタル式）７０は、ピエゾ素子ＰＺＴを駆動するための充放電を、インダクタを用いることによって行う。  
図９に、第２実施形態における駆動信号生成回路（デジタル式）７０の構成を示す。本実施形態のデジタル回路７０は、インダクタ７１と、ＭＯＳＦＥＴ７４と、ＭＯＳＦＥＴ７５と、ダイオード７６と、ダイオード７７とから構成される。
【０１００】
＜インダクタ７１＞
インダクタ７１は、第１実施形態と同様に、あらかじめ電流を流すことにより電磁エネルギーとしてエネルギーを蓄え、ピエゾ素子ＰＴＺへの充電時には電流源として、また、ピエゾ素子ＰＴＺの放電時には放電先として機能する。図９に示すように、インダクタ７１は一端（入力側とする）がＭＯＳＦＥＴ７４を介して主電源Ｖｄｄに、他端（出力側とする）がＭＯＳＦＥＴ７５を介してピエゾ素子ＰＺＴに接続され、主電源Ｖｄｄとピエゾ素子ＰＺＴとの間で、アナログ回路８０の充電用トランジスタ８２１と並列となるように配置される。
【０１０１】
インダクタ７１にエネルギーを蓄える際には、主電源ＶｄｄからＭＯＳＦＥＴ７４を介してインダクタ７１の入力側に電流が流れる。そして、ピエゾ素子ＰＺＴの充電時は、インダクタ７１に蓄えられたエネルギーを、インダクタ７１の出力側からＭＯＳＦＥＴ７５を介してピエゾ素子ＰＺＴに電流として供給する。ピエゾ素子ＰＺＴの放電時は、ピエゾ素子ＰＺＴからダイオード７６を介してインダクタ７１の入力側へと電流が流れ、インダクタ７１の出力側からダイオード７７を介して主電源Ｖｄｄに電流が回生される。インダクタ７１を流れる電流ＩＬは、プリンターの印刷動作を通して常に一定方向（入力側から出力側へ）の流れとなる。回路全体の動作の詳細については後で説明する。
【０１０２】
＜ＭＯＳＦＥＴ７４及びＭＯＳＦＥＴ７５＞
ＭＯＳＦＥＴ（Ｐ型）７４は、主電源Ｖｄｄとインダクタ７１との間のスイッチ素子であり、ソースは主電源Ｖｄｄに、ドレインはインダクタ７１の入力側に接続される。そして、プリドライバ６６を介してＣＰＵ６３から伝達される信号によりＯＮ／ＯＦＦ制御されることで、インダクタ７１の入力側に主電源Ｖｄｄからの電流を流す。以後、ＭＯＳＦＥＴ（Ｐ型）７４のことを、スイッチ７４とも言う。
【０１０３】
ＭＯＳＦＥＴ（Ｐ型）７５は、インダクタ７１とピエゾ素子ＰＺＴとの間のスイッチ素子であり、ソースはインダクタ７１の出力側に、ドレインはピエゾ素子ＰＺＴに接続される。そして、プリドライバ６６を介してＣＰＵ６３から伝達される信号によりＯＮ／ＯＦＦ制御されることで、インダクタ７１からの電流をピエゾ素子ＰＺＴや放電用トランジスタ８２２に流す。また、ピエゾ素子ＰＺＴの電圧保持時には、インダクタ７１及びダイオード７６とともにループ回路を構成する。以後、ＭＯＳＦＥＴ（Ｐ型）７５のことを、スイッチ７５とも言う。
【０１０４】
＜ダイオード７６及びダイオード７７＞
ダイオード７６は、ピエゾ素子ＰＺＴの電圧保持時や放電時に、インダクタ７１に流れる電流を、入力側から出力側に向かって流すために設けられる。ダイオード７６のアノードはスイッチ７５とピエゾ素子ＰＺＴとの間に接続され、カソードはスイッチ７４とインダクタ７１との間に接続される。
【０１０５】
ダイオード７７は、ピエゾ素子ＰＺＴの放電時や待機時に、インダクタ７１に流れる電流を、入力側から出力側に向かって流すために設けられる。ダイオード７７のアノードはインダクタ７１とスイッチ７５との間に接続され、カソードは主電源Ｖｄｄと充電用トランジスタ８２１のエミッタとの間に接続される。
【０１０６】
＜本実施形態の回路動作について＞
印刷動作１サイクル（ピエゾ素子ＰＺＴがインクを１回噴出するために行われる動作サイクル）において、インダクタ７１に流れる電流の波形について説明する。
【０１０７】
図１０Ａに、印刷動作１サイクルにおいて、ピエゾ素子ＰＺＴに印加される電圧ＶＣの波形の例を示す。ＶＣの波形は駆動波形ＣＯＭに相当し、破線で区切られた５つのＳｔｅｐから構成される。図１０Ａは、動作説明のためにＳｔｅｐ１（充電前）からＳｔｅｐ５（待機）までを順番に並べた最も基本的な波形の例である。実際には、波形ＶＣを構成する各Ｓｔｅｐの順番、回数、及び波形（パルス波形）の形状を変化させて組み合わせることで、様々な駆動波形を形成し、該駆動波形によりピエゾ素子ＰＺＴの伸縮の大きさを段階的に変えて、噴出されるインク液滴の大きさを調整することができる（例えば、図１３
参照）。各Ｓｔｅｐの詳細は後で説明する。
【０１０８】
図１０Ｂに、印刷動作１サイクルにおいて、ピエゾ素子ＰＺＴを流れる電流ＩＣ及びインダクタ７１を流れる電流ＩＬの波形の例を示す。ＩＣは、ピエゾ素子の駆動波形となるＶＣに対応する電流の波形であり、ＩＬは、インダクタ７１を実際に流れる電流の波形である。図１０ＢでＩＣとＩＬとの間の斜線部分（Ｓｔｅｐ２及びＳｔｅｐ４）は、インダクタ７１からのピエゾ素子ＰＺＴに電流を印加する際の電流の不足分を表す。したがって、この差分の電流をアナログ回路８０の充電用トランジスタ８２１及び放電用トランジスタ８２２から補償することで、駆動波形ＶＣを生成する。
【０１０９】
図１１に、本実施形態において、図１０Ａで示した電圧波形ＶＣを生成するための動作フローを示す。印刷動作１サイクルは、印刷開始直後の負荷容量計算、及び、Ｓｔｅｐ１から順にＳｔｅｐ５までを実行することで構成され、このサイクルを繰り返すことで画像を印刷する。各Ｓｔｅｐでは、スイッチ７４、スイッチ７５、トランジスタ８２１、及びトランジスタ８２２のＯＮ／ＯＦＦを切り替えることで、次のＳｔｅｐに移行する。表２は、各ＳｔｅｐにおいてＯＮとなるスイッチ及びトランジスタを○印で表したものである。ただし、トランジスタ８２１、８２２はＣＰＵ６３の指令に基づく電圧波形ＶＣを実現するために適切なオン抵抗でＯＮ／ＯＦＦ制御されるため、たとえ表２が空欄であってもＯＮになったり、逆に表２が○印であってもＯＦＦになる場合がある。以下、各フローについて説明する。
【０１１０】
2011046027.tif 000006
【０１１１】
負荷容量計算は、印刷サイクルの開始に際して、Ｓｔｅｐ１でインダクタ７１に電流を流す期間（時間）を決定するために行われる。本実施形態では１つのインダクタで複数のノズル（ピエゾ素子）を駆動することから、駆動ノズル数が多い場合にはインダクタの負荷が高くなり、より大きな電流が要求されることになる。したがって、インダクタに十分なエネルギーを蓄えるため、スイッチをＯＮにする（電流を流し始める）タイミングは、駆動ノズルの数に応じて早くする必要がある。すなわち、インクを噴出するノズル数が多いほど、インダクタに電流を流す時間が長くなり、逆に、インクを噴出するノズル数が少ないほど、インダクタに電流を流す時間は短くなる。このように、印刷サイクルごとの負荷容量に応じて電流を印加する時間を決めることで、その印刷サイクルにおいて使用されるノズル分のみのエネルギーを効率的にインダクタに蓄えることができ、無駄な消費エネルギーを低減することが可能となる。  
なお、負荷容量は、第１実施形態と同様の方法で、負荷カウンター６２を用いてＣＰＵ６３により算出される。
【０１１２】
Ｓｔｅｐ１は、ピエゾ充電前の回路動作であり、ピエゾ素子ＰＺＴを充電するための電流源としてインダクタ７１にエネルギーを蓄える。Ｓｔｅｐ１における回路の状態及び電流の流れの様子を図１２Ａに示す。Ｓｔｅｐ１では、スイッチ７４、スイッチ７５及びトランジスタ８２２がＯＮになる。  
電流ＩＬは主電源Ｖｄｄからスイッチ７４を介してインダクタ７１の入力側へ、そして、インダクタ７１の出力側からスイッチ７５を介してトランジスタ８２２へと流れる（図１２Ａ）。電流がインダクタ７１を流れることにより、インダクタ７１には電磁エネルギーが蓄えられる。  
スイッチ７４及びスイッチ７５のＯＮ／ＯＦＦは第１実施形態と同様に、プリドライバ６６を介してＣＰＵ６３の指令に基づいて行われ、トランジスタ８２１及びトランジスタ８２２のＯＮ／ＯＦＦはアナログ回路８０内に設けられた別途の制御回路（不図示）によって行われる。  
Ｓｔｅｐ１では、スイッチ７４、スイッチ７５とインダクタ７１とが直列の配置となるため、Ｒ−Ｌの過渡現象により、図１０Ｂに示されるように、電流ＩＬは時間と共に対数関数的な増加をしていく。
【０１１３】
Ｓｔｅｐ２は、ピエゾ充電時の回路動作であり、インダクタ７１に蓄えられていた電磁エネルギーを電流としてピエゾ素子ＰＺＴに印加する。Ｓｔｅｐ２における回路の状態及び電流の流れの様子を図１２Ｂに示す。Ｓｔｅｐ２では、スイッチ７４及びスイッチ７５はＳｔｅｐ１と同じくＯＮの状態であるが、放電用トランジスタ８２２がＯＦＦになり、充電用トランジスタ８２１がＯＮになる（表２）。  
Ｓｔｅｐ１においてインダクタ７１から放電用トランジスタ８２２に流れていた電流（図１２Ａ）は、トランジスタ７１からピエゾ素子ＰＺＴへと流れるようになり（図１２ＢのＩ）、トランジスタ７１に蓄えられたエネルギーがピエゾ素子ＰＺＴに充電される。この間、インダクタ電流ＩＬは、主電源Ｖｄｄからの電流供給を受け続けるため、Ｓｔｅｐ１からＳｔｅｐ２を通して上がり続ける（図１０Ｂ）。  
Ｓｔｅｐ２において、インダクタ電流ＩＬがピエゾ電流ＩＣより小さい場合、駆動波形となるＶＣを生成するためには  図１０Ｂの斜線部で示される領域分の電流が不足することになる。そこで、該不足分の電流を主電源Ｖｄｄから、アナログ回路８０の充電用トランジスタ８２１を介して直接ピエゾ素子ＰＺＴに充電する（図１２ＢのII）。その結果、充電用トランジスタ８２１を流れる電流はＩＣとＩＬの差分だけとなり、アナログ回路８０のみにより駆動波形ＣＯＭを生成する場合（ＩＣの電流が全てトランジスタ８２１を通ってピエゾ素子ＰＺＴに供給される場合）と比較して大幅なエネルギー削減が可能となり、トランジスタでの発熱を防止できる。特に電圧波形ＶＣの傾き（図１０ＡにおけるＶＣの傾き）が大きくなる場合には、さらに大きな電流ＩＣが要求されることから、本実施形態のようにデジタル回路７０とアナログ回路８０を組み合わせて印刷を行うことで、大きなエネルギー削減効果を期待できる。
【０１１４】
Ｓｔｅｐ３は、ピエゾ電圧保持時の回路動作であり、ピエゾ素子ＰＺＴに充電された電荷を保持するために、主電源Ｖｄｄ及びインダクタ７１からピエゾ素子ＰＺＴに電流が流れないようにする。Ｓｔｅｐ３における回路の状態及び電流の流れの様子を図１２Ｃに示す。Ｓｔｅｐ３では、スイッチ７５のみをＯＮとして、スイッチ７４、トランジスタ８２１及びトランジスタ８２２はＯＦＦにする（表２）。  
インダクタ７１の出力側から出た電流ＩＬは、スイッチ７５及びダイオード７６を通って再びインダクタ７１の入力側に戻ることになり、電流ＩＬはインダクタ７１の入力側から出力側へと流れ続ける（図１２Ｃ）。実際の回路では、スイッチ７５による抵抗等の影響でＩＬは徐々に減衰していき、図１０ＢのＳｔｅｐ３に示されるような波形となる。
【０１１５】
Ｓｔｅｐ４は、ピエゾ放電時の回路動作であり、ピエゾ素子ＰＺＴに充電されていた電荷をインダクタ７１に向けて放電する。Ｓｔｅｐ４における回路の状態及び電流の流れの様子を図１２Ｄに示す。Ｓｔｅｐ４では、放電用ストランジスタ８２２のみをＯＮにする（表２）。  
インダクタ電流ＩＬは一定方向（入力側から出力側）に流れ続けるため、ピエゾ素子ＰＺＴから放電された電流は、ダイオード７６を介してインダクタ７１の入力側へと流れ、インダクタ７１の出力側からダイオード７７を介して主電源Ｖｄｄへと回生される（図１２ＤのＩ）。このとき、電位が低い方（インダクタ７１）から高い方（主電源Ｖｄｄ）へと電流ＩＬを流そうとするため、電流は徐々に弱くなっていく（図１０Ｂ）。  
Ｓｔｅｐ４において、ピエゾ電流ＩＣがインダクタ電流ＩＬより大きい場合、駆動波形となるＶＣを生成するためには  図１０Ｂの斜線部で示される領域分の電流を余計に放電する必要がある。そこで、その差分の電流をピエゾ素子ＰＺＴから、アナログ回路８０のトランジスタ８２２を介してグランドに放電する（図１２ＤのII）。その結果、トランジスタ８２２を通る分の電流は発熱の原因となるが、消費される電流はＩＣとＩＬとの差分だけであるため、アナログ回路８０のみにより駆動波形ＣＯＭを生成する場合よりも大幅なエネルギー削減が可能となる。
【０１１６】
Ｓｔｅｐ５は、印刷待機時の回路動作である。すなわち、インダクタ７１にエネルギーが残っている場合には完全放電させて、次のサイクルに移行するための待機状態である。Ｓｔｅｐ５における回路の状態及び電流の流れの様子を図１２Ｅに示す。待機中はインダクタ電流ＩＬ＝０の定常状態となる（表２）。ただし、エネルギー完全放電の間は、充電用トランジスタ８２１がＯＮに制御される。インダクタ電流ＩＬは、インダクタ７１の出力側からダイオード７７、トランジスタ８２１、ダイオード７６と流れ、インダクタ７１の入力側に戻る。このとき、トランジスタ８２１の抵抗により電流は減少し、最終的には完全に放電する。インダクタ電流ＩＬは、Ｓｔｅｐ４の放電時に主電源Ｖｄｄに回生されるはずであるが、インダクタにわずかにエネルギーが残存していた場合でも、本Ｓｔｅｐにより完全に放電させることで（図１０ＢのＳｔｅｐ５）、スムーズに次のサイクルへと移行することができる。
【０１１７】
＜本実施形態の効果＞
本実施形態の効果について説明するため、比較例として、図４に示されるアナログ回路８０のみで印刷を行う場合のエネルギー消費シミュレーションの例を用いて説明する。
【０１１８】
図１３Ａに、比較例１として、アナログ回路８０のみにより印刷を行った場合の、印刷動作１サイクルにおけるピエゾ電圧ＶＣ、ピエゾ電流ＩＣ及び累積消費エネルギーＥＰ等の時間変化の様子を示す（この条件をＳ−Ｏ１とする）。なお、ＶＣの波形は実際のピエゾ駆動に合わせるため、図１０で例示したものよりも複雑な形状をしている。
【０１１９】
アナログ回路８０のみで駆動波形ＣＯＭを生成する場合、エネルギー消費の主な要因として考えられるものは、充電時に充電用トランジスタ８２１を流れる電流ＩＴによるエネルギー損失ＥＴと、放電時に放電用トランジスタ８２２を流れる電流ＩＢによるエネルギー損失ＥＢである。ここで、図１３Ａに示されるように、放電時において、ピエゾ素子ＰＺＴに充電されていたエネルギーＥＣが、放電用トランジスタ８２２に電流ＩＢが流れることによりトランジスタ８２２のエネルギー損失ＥＢとなる。結果として、アナログ回路８０のみにより印刷を行った場合、１サイクルにおける累積消費エネルギーＥＰは３８２μＪとなる。
【０１２０】
図１３Ｂに、比較例２として、ピエゾ素子ＰＺＴの放電時における電圧ＶＣの勾配（図１３Ｂで時間変化に対するＶの傾き）を比較例１よりも緩くして、電流ＩＣを直近の電流ＩＴと同じ値に設定した場合の累積消費エネルギーＥＰの時間変化の様子を示す（この条件をＳ−Ｏ２とする）。その他の条件は比較例１の場合と同様である。比較例２でも、ＰＺＴに充電されていたエネルギーＥＣがトランジスタ８２２にて損失する量ＥＢは比較例１の場合と同じであるため、累積消費エネルギーＥＰも比較例１の場合と同じく３８２μＪとなる。
【０１２１】
これに対して、本実施形態において、アナログ回路８０とデジタル回路７０を組み合わせて印刷を行った場合のエネルギー消費について説明する。
【０１２２】
図１４Ａに、本実施形態の回路で、ピエゾ素子ＰＺＴに比較例１の条件（Ｓ−Ｏ１）と同じ電圧ＶＣを印加したときのＶＣ、ピエゾ電流ＩＣ及び累積消費エネルギーＥＰの時間変化の様子を示す（Ｓ−Ｓ１）。同様に、図１４Ｂに、本実施形態の回路で、ピエゾ素子ＰＺＴに比較例２の条件（Ｓ−Ｏ２）と同じ電圧ＶＣを印加したときのピエゾ電流ＩＣ及び累積消費エネルギーＥＰの時間変化の様子を示す（Ｓ−Ｓ２）。
【０１２３】
2011046027.tif 000007
【０１２４】
表３は、両者を数値的に比較した結果である。  
Ｓ−Ｓ１では、１サイクルあたりの累積消費エネルギーが２５１μＪとなり、Ｓ−Ｏ１の場合の６６％（約２／３）となっている。デジタル回路７０とアナログ回路８０を組み合わせて印刷を行うことで、アナログ回路８０のみを用いて印刷を行う場合よりもエネルギー消費率が低減されることが分かる。エネルギー消費が低減される要因は、充電用トランジスタ８２１におけるエネルギー消費ＥＴ及び放電用トランジスタ８２２におけるエネルギー消費ＥＢが、Ｓ−Ｏ１の場合よりも低くなっていることにある（図１４Ａ）。本実施形態では、あらかじめエネルギーを蓄えたインダクタ７１からインダクタ電流ＩＬとしてピエゾ電流ＩＣを供給している。そして、ＩＣに対するＩＬの過不足分電流をアナログ回路８０の各トランジスタを通して補償するという方法をとっている。したがって、充電用トランジスタ８２１を通る電流ＩＴ及び放電用トランジスタ８２２を通る電流ＩＢは、アナログ回路８０のみを用いる場合よりも少なくなるため（図１０Ｂの斜線部分）、消費エネルギーＥＴ及びＥＢも少なくなる。したがって、累積消費エネルギーＥＰは小さくなる。
【０１２５】
Ｓ−Ｓ２においては、１サイクルあたりの累積消費エネルギーが１９５μＪとなり、Ｓ−Ｏ２の場合の５１％と、約半分まで低減されている。Ｓ−Ｓ１に対してエネルギー消費が低減される要因は、ピエゾ素子からの放電電流ＩＣを直近の充電電流ＩＴと同じ値に設定したことにより、電流ＩＣがインダクタ電流ＩＬに近づき、トランジスタ８２２でのエネルギー損失が軽減されたことによる。
【０１２６】
＜第２実施形態のまとめ＞
第２実施形態においても、第１実施形態と同様に、ピエゾ素子ＰＺＴに充放電を行い、動作させることで液体を噴出させる。ピエゾ素子からの放電の際には、まずインダクタ７１に電流を流すことで電磁エネルギーを蓄えておき、ピエゾ素子からインダクタへの放電を行う。  
これにより、従来のようにアナログ式駆動信号生成回路のみを用いて、トランジスタで電流を増幅しながらピエゾ素子から放電を行う場合よりも、大幅に発熱を低減することができる。
【０１２７】
また、本実施形態においても、ピエゾ素子充電のためにインダクタに電流を流す時間は、その印刷サイクルにおける負荷容量の大きさに影響される。すなわち、インクを噴出するノズル数が多いほどインダクタに電流を流す時間が長くなり、ノズル数が少ないほどインダクタに電流を流す時間が短くなる。  
これにより、実際に動作するピエゾ素子に充電する分のみのエネルギーを正確にインダクタに蓄えることになり、消費エネルギーのさらなる低減を図ることができる。
【０１２８】
また、ピエゾ素子ＰＺＴからの放電時において、インダクタ電流ＩＬが所要の電流値ＩＬＴよりも大きい場合には、充電用トランジスタ８２１を介して主電源Ｖｄｄから不足分を充電し、ＩＬが所要の電流値ＩＬＴよりも小さい場合には、放電用トランジスタ８２２を介してグランドに余剰分を放出する。  
これにより、トランジスタを流れる電流は、インダクタ電流ＩＬの過不足を補償した分だけとなり、発熱を低減しつつ、ピエゾ素子ＰＺＴを安定的に動作させることができる。
【０１２９】
また、一回の印刷サイクルでインダクタ７１とピエゾ素子ＰＺＴ間でのエネルギーの転換を完結でき、第１実施形態の回路よりも部品数の少ない単純な回路で高効率化を実現できる。したがって、少しでも発熱を抑えたい小型の汎用プリンター等において特に効果的な方法であるといえる。
【０１３０】
＝＝＝第３実施形態＝＝＝
第３実施形態は、駆動信号生成回路（デジタル式）７０の構成の一部が、第２実施形態とは異なる。本実施形態では、ピエゾ素子と並列にダミーコンデンサを複数設け、印刷サイクルごとに使用するコンデンサを適宜選択することでコンデンサ全体の容量を調整することができようにしている。これにより、インダクタに流れる電流値を常に一定に保つことを特徴としている。インダクタ電流を一定に保ちながらピエゾ素子を駆動することで、さらなる消費エネルギー低減が図れる。  
プリンターの基本構成や、アナログ回路８０の構成は第１実施形態及び第２実施形態と同様である。
【０１３１】
＜駆動信号生成回路（デジタル式）７０について＞
図１５に、本実施形態における駆動信号生成回路（デジタル式）７０の構成を示す。本実施形態では、第２実施形態のデジタル回路７０に加えて、インダクタ電流検出装置７８、及び、それぞれ容量の異なる複数のダミーコンデンサ７９Ａ、７９Ｂ、７９Ｃ、…、７９Ｚ（ダミーコンデンサの個数はピエゾ素子の静電容量による）を備える。
【０１３２】
＜インダクタ電流検出装置７８＞
インダクタ電流検出装置７８は、印刷サイクル中におけるインダクタ電流ＩＬの大きさを検出し、ＩＬ値を常に一定に保つために設けられる。電流検出装置７８は、インダクタ７１の入力側または出力側にインダクタ７１と直列に接続される。
【０１３３】
＜ダミーコンデンサ７９Ａ、７９Ｂ，７９Ｃ……＞
ダミーコンデンサ群は、印刷サイクルごとに、充放電に使用するダミーコンデンサを選択することで、ピエゾ素子とダミーコンデンサの合計容量の値を一定に調節し、インダクタを流れる電流を一定に保つために設けられる。そのため、該ダミーコンデンサ群はピエゾ素子ＰＺＴと並列に接続され（図１５）、ダミーコンデンサの静電容量が、段々に半減していくように配置される。つまり、本液体噴出装置に備えられる全てのピエゾ素子の合計の静電容量がＣである場合、ダミーコンデンサ７９Ａの静電容量はＣ／２、７９Ｂの静電容量はＣ／４、７９Ｃの静電容量はＣ／８となる。
【０１３４】
各々のダミーコンデンサにはＯＮ／ＯＦＦのスイッチが設けられ、印刷サイクルごとにピエゾ素子ＰＺＴの負荷に応じて、使用するダミーコンデンサが決定される。スイッチはＣＰＵ６３により印刷サイクルごとにＯＮ／ＯＦＦの制御ができるものであればよく、例えばスイッチ７４及びスイッチ７５のようなＭＯＳＦＥＴが利用できる。
【０１３５】
本実施形態では、インダクタ７１に常に一定の電流を流すため、実際の印刷時に使用されるノズル数（駆動するピエゾ素子の数）に関わらず、ピエゾ素子とダミーコンデンサの合計容量も常に一定にしておく必要がある。そして、ピエゾ素子には、その印刷サイクルにおいて使用されるノズル数分の電流を流し、余剰分の電流はダミーコンデンサに流すことになる。すなわち、その印刷で使用するノズル（駆動するピエゾ素子）数量分の静電容量がＸであるとき、ダミーコンデンサの合計の静電容量が（Ｃ−Ｘ）となるよう、必要な容量分に相当するダミーコンデンサをＯＮにすることで、回路全体の静電容量が常にＣになるよう調整される。
【０１３６】
ダミーコンデンサ群のＯＮ／ＯＦＦ制御の例として、全てのピエゾ素子の合計の静電容量がノズル６４個分に相当する場合について説明する。  
例えば、ある印刷サイクルで６４個のノズルを使用する場合（Ｃａｓｅ１）には、全てのダミーコンデンサがＯＦＦになり、インダクタ電流ＩＬは全てピエゾ素子に流れることになる。これにより、６４個のノズルからインクを噴出できる。  
次に、ある印刷サイクルで使用ノズル数（ピエゾ素子数）が１６である場合（Ｃａｓｅ２）、ノズル１６個分を駆動するためのピエゾ素子の静電容量はＣａｓｅ１の場合の１／４となる。このとき、ダミーコンデンサ群のうち、Ｃ／２とＣ／４をＯＮにすると、回路全体の静電容量は（Ｃ／４＋Ｃ／２＋Ｃ／４）＝Ｃとなる。結果として、Ｃａｓｅ１の場合と同じ大きさの電流ＩＬを流しながら、ピエゾ素子ＰＺＴにはＩＬの１／４の大きさの電流のみを流すことが可能になり、ノズル１６個分の印刷に対応することができる。  
同様に、使用ノズル数が１２個である場合（Ｃａｓｅ３）、ノズル１２個分を駆動するためのピエゾ素子ＰＺＴの静電容量はＣａｓｅ１の場合の３／１６であることから、ダミーコンデンサ群のうち、Ｃ／２とＣ／４と１／１６をＯＮにする。このとき、回路全体の静電容量は（３Ｃ／１６＋Ｃ／２＋Ｃ／４＋Ｃ／１６）＝Ｃとなり、Ｃａｓｅ１の場合と同じ大きさの電流ＩＬを流しながら、ピエゾ素子ＰＺＴにはＩＬの３／１６の大きさの電流を流すことが可能になる。  
このような方法により、印刷サイクルごとに負荷容量が変化しても、一定のインダク」タ電流ＩＬを用いて常にピエゾ素子充電時の電圧傾きを一定の値に保つことができる。
【０１３７】
＜本実施形態の回路動作について＞
印刷動作１サイクルにおいて、インダクタ７１を流れる電流波形について説明する。  
図１６Ａは、印刷動作１サイクルにおいて、ピエゾ素子ＰＺＴに印加される電圧ＶＣの波形の例である。第２実施形態で説明したものと同様、ＶＣの波形は駆動波形ＣＯＭに相当し、破線で区切られた５つのＳｔｅｐから構成される。また、ＶＣの波形は、本実施形態において大きな効果が表れるよう、ＶＣの勾配（立ち上がり及び立ち下がり時の傾きの絶対値）を一定としている。
【０１３８】
図１６Ｂは、印刷動作１サイクルにおいて、ピエゾ素子ＰＺＴを流れる電流ＩＣ及びインダクタ７１を流れる電流ＩＬの波形の例である。本実施形態では、第２実施形態の場合と異なり、ＩＬが一定値となっている点に特徴がある。図１６Ｂに示されるように、ＩＬ＝ＩＣとなるような電流を流し続けることができれば、アナログ回路８０の充放電用トランジスタから過不足分の電流を補償する必要がなくなるため、トランジスタにおいて全くエネルギーを消費することなく駆動波形ＶＣ（図１６Ａ）を生成することが可能になる。
【０１３９】
図１７に、本実施形態において、図１６Ａで示した電圧波形ＶＣを生成するための動作フローを示す。印刷動作１サイクルは、まず、印刷開始前にインダクタ電流ＩＬが狙いの電流値の範囲（ＩＬｍｉｎ＜ＩＬ＜ＩＬｍａｘ）に入るようにエネルギーを蓄え（Ｓｔｅｐ０）、印刷開始直後の負荷容量計算により使用するダミーコンデンサを決定する（Ｓｔｅｐ１−ａ）。次に、インダクタ電流ＩＬの値によってＳｔｅｐ１−ｂ（ＩＬ＜ＩＬｍｉｎの時）、またはＳｔｅｐ１−ｃ（ＩＬｍｉｎ＜ＩＬの時）に移行し、その後ピエゾ素子ＰＺＴに電流が印加される（Ｓｔｅｐ２−ａ、ｂ）。その後の基本的な流れは第２実施形態の場合と同様である。そして、このサイクルを繰り返すことで画像を印刷する。
【０１４０】
各Ｓｔｅｐでは、スイッチ７４、スイッチ７５、充電用トランジスタ８２１、及び放電用トランジスタ８２２のＯＮ／ＯＦＦを切り替えることで、次のＳｔｅｐに移行するが、このスイッチング制御も第２実施形態の場合と同様である。本実施形態でも、トランジスタ８２１、８２２はＣＰＵ６３の指令に基づく電圧波形ＶＣを実現するために適切なオン抵抗でＯＮ／ＯＦＦ制御されるため、たとえ表４が空欄であってもＯＮになったり、逆に表４が○印であってもＯＦＦになる場合がある。以下、各フローについて説明する。
【０１４１】
2011046027.tif 000008
【０１４２】
Ｓｔｅｐ０は、印刷開始に先立ち、まず、インダクタ７１に電流を流すことで、インダクタにエネルギーを蓄える動作である。Ｓｔｅｐ０における回路の状態及び電流の流れの様子を図１８Ａに示す。  
電流ＩＬは主電源Ｖｄｄからスイッチ７４を介してインダクタ７１の入力側へ、そして、インダクタ７１の出力側からスイッチ７５を介して放電用トランジスタ８２２へと流れる。電流がインダクタ７１を流れることにより、インダクタ７１には電磁エネルギーが蓄えられる。
【０１４３】
Ｓｔｅｐ１−ａは、負荷容量計算であり、そのサイクルにおいて使用されるノズル数から負荷容量を算出し、ダミーコンデンサ各個についてのＯＮ／ＯＦＦを決定する。前述のように、回路全体として負荷容量を一定にすることで、一定のインダクタ電流ＩＬを用いて、常にピエゾ素子充電時の電圧の傾きを一定にすることができる。負荷容量は、第１及び第２実施形態と同様に負荷カウンター６２を用いてＣＰＵ６３により算出される。  
Ｓｔｅｐ１−ａにおける回路の状態及び電流の流れの様子を図１８Ｂに示す。Ｓｔｅｐ１−ａでは、スイッチ７５のみがＯＮとなる。ＩＬはインダクタ７１の出力側から、スイッチ７５、ダイオード７６、電流検出装置７８を経てインダクタ７１の入力側へと流れる。ＣＰＵ６３が負荷容量を計算している間、インダクタに新たな電流を流す必要はないため、電流ＩＬは図１８Ｂに示されるようなルートを流れることで、インダクタのエネルギーを保持する。以後、このルートを保持ルートとも呼ぶ。実際にはスイッチ７５や、電流検出装置７８内の抵抗により、ＩＬは徐々に減衰していくが、次のＳｔｅｐで調整されるため、印刷サイクルを通してＩＬの値は一定に保たれる。
【０１４４】
Ｓｔｅｐ１−ｂ及びＳｔｅｐ１−ｃは、ピエゾ充電前の回路動作であり、インダクタ電流ＩＬの値に応じていずれかの状態に移行し、ピエゾ素子ＰＺＴへの充電を待つ。具体的には、Ｓｔｅｐ１−ａの負荷容量計算が終了した段階で、電流検出装置７８により、インダクタ電流ＩＬの大きさを計測し、ＩＬ＜ＩＬminであればＳｔｅｐ１−ｂへ、ＩＬmin＜ＩＬであればＳｔｅｐ１−ｃへと移行する。  
Ｓｔｅｐ１−ｂにおける回路の状態及び電流の流れの様子を図１８Ｃに示す。Ｓｔｅｐ１−ｂでは、ＩＬの値が所定の大きさに足りていないため（ＩＬ＜ＩＬmin）、インダクタ７１に電流を流し、エネルギーを蓄える。電流は、Ｓｔｅｐ０の場合と同様に、主電源Ｖｄｄからスイッチ７４、インダクタ７１、スイッチ７５、そして放電用トランジスタ８２２へと流れる。  
Ｓｔｅｐ１−ｃにおける回路の状態及び電流の流れの様子を図１８Ｄに示す。Ｓｔｅｐ１−ｃでは、ＩＬの値が所定の大きさを超えているため（ＩＬmin＜ＩＬ）、上述の保持ルートに電流を流すことでインダクタ電流ＩＬを保持する。
【０１４５】
Ｓｔｅｐ２は、ピエゾ充電時の回路動作であり、インダクタ電流値がＩＬ＜ＩＬmaxの場合はＳｔｅｐ２−ａに移行し、エネルギーを蓄えたインダクタ７１を電流源として、ピエゾ素子ＰＺＴ（及びダミーコンデンサ）に充電を行う。  
Ｓｔｅｐ２−ａにおける回路の状態及び電流の流れの様子を図１８Ｅに示す。Ｓｔｅｐ２−ａでは、Ｓｔｅｐ０においてインダクタ７１から放電用トランジスタ８２２に流れていた電流（図１８Ａ）が、ピエゾ素子ＰＺＴ（及びダミーコンデンサ）へと流れるようになり（図１８ＥのＩ）、インダクタ７１に蓄えられたエネルギーがピエゾ素子ＰＺＴに充電される。この間、インダクタ電流ＩＬは常に一定に保たれている。
【０１４６】
一方、駆動波形となるＶＣを生成するために、ＩＬだけでは電流が不足する場合には、該不足分の電流を主電源Ｖｄｄから、充電用トランジスタ８２１を介して直接ピエゾ素子ＰＺＴに充電する（図１８ＥのII）。ここで、ＩＬだけでは電流が不足する場合とは、後述する図２０Ａのように、電圧値ＶＣの勾配が異なる波形を生成する場合である。このような場合、電流値ＩＬが一定では、一定の勾配の電圧波形（例えば図１６ＡのＶＣのような波形）しか生成できないため、別途、電流を補う必要がある。不足分電流を補うために充電用トランジスタ８２１を流れる電流は発熱の原因となるが、回路全体として見れば、エネルギー消費率を低減することが可能になる。エネルギー消費シミュレーションの詳細については後述する。
【０１４７】
次に、Ｓｔｅｐ２−ｂにおける回路の状態及び電流の流れの様子を図１８Ｆに示す。Ｓｔｅｐ２においてインダクタ電流値がＩＬmax＜ＩＬの場合はＳｔｅｐ２−ｂに移行し、充電用トランジスタ８２１を通してピエゾ素子ＰＺＴとダミーコンデンサを充電する（図１８ＦのII）。この時インダクタ電流ＩＬは、保持ルートにて保持されながらスイッチ７５等の抵抗により減衰させることで調整される（図１８ＦのＩ）。
【０１４８】
Ｓｔｅｐ３は、ピエゾ電圧保持時の回路動作であり、ピエゾ素子ＰＺＴに充電された電荷を保持するために、主電源Ｖｄｄ及びインダクタ７１からピエゾ素子ＰＺＴに電流が流れないようにする。Ｓｔｅｐ３における回路の状態及び電流の流れの様子を図１８Ｇに示す。電流は、Ｓｔｅｐ２−ｂと同様の保持ルートを流れる。
【０１４９】
Ｓｔｅｐ４は、ピエゾ放電時の回路動作であり、ピエゾ素子ＰＺＴに充電されていた電荷をインダクタ７１に向けて放電する。Ｓｔｅｐ４における回路の状態及び電流の流れの様子を図１８Ｈに示す。  
インダクタ電流ＩＬは一定方向（入力側から出力側）に流れ続けるため、ピエゾ素子ＰＺＴから放電された電流は、ダイオード７６を介してインダクタ７１の入力側へと流れ、インダクタ７１の出力側からダイオード７７を介して主電源Ｖｄｄへと回生される（図１８ＨのＩ）。  
一方、Ｓｔｅｐ２−ａと同様の理由により、駆動波形ＶＣを生成するために、一定の電流値ＩＬよりも大きな電流を余計に放電しなくてはならない場合がある。その場合には、該余剰分の電流を、ＯＮとなったトランジスタ８２２を介して、ピエゾ素子ＰＺＴからグランドに放電する（図１８ＨのII）。
【０１５０】
Ｓｔｅｐ５は、印刷待機時の回路動作である。Ｓｔｅｐ５における回路の状態及び電流の流れの様子を図１８Ｉに示す。インダクタ電流ＩＬは、スイッチ７５や、電流検出装置７８内の抵抗により減少し、最終的には完全に放電する。
【０１５１】
＜本実施形態の効果＞
本実施形態の効果について説明するため、比較例として、アナログ回路８０のみ（図４）で印刷を行う場合のエネルギー消費シミュレーションの例を用いて説明する。
【０１５２】
図１９Ａに、比較例１として、第２実施形態で使用したＳ−Ｏ１の条件（図１３Ａ）で５００μｓの期間（１３サイクル相当分の周期）印刷動作を行った場合のピエゾ電圧ＶＣ、ピエゾ電流ＩＣ及び累積消費エネルギーＥＰ等の時間変化の様子を示す（この条件をＳ−Ｏ３とする）。印刷サイクルの回数を増やしたのは、本実施形態ではサイクルごとにインダクタ電流ＩＬが微妙に変化するため、１サイクルだけのエネルギー消費量よりも、複数サイクル分のエネルギー消費量を比較したほうが、精度が高くなるからである。  
Ｓ−Ｏ３は、Ｓ−Ｏ１を単純に１３回分繰り返していることから、累積消費エネルギーＥＰもＳ−Ｏ１の場合（３８２μＪ）の約１３倍である４９６５μＪとなる。
【０１５３】
図１９Ｂに、比較例２として、ピエゾ素子ＰＺＴの充放電時における電圧ＶＣの勾配（時間変化に対する電圧Ｖの傾き）を一定にした場合の累積消費エネルギーＥＰの時間変化の様子を示す（この条件をＳ−Ｏ４とする）。その他の条件はＳ−Ｏ３の場合と同様である。
【０１５４】
比較例２では、エネルギー消費の主な原因となる充電用トランジスタ８２１でのエネルギー消費ＥＴが比較例１の場合と同じであるため、累積消費エネルギーＥＰも比較例１の場合とほぼ等しい５０４１μＪとなる。Ｓ−Ｏ３とＳ−Ｏ４でわずかにエネルギー消費量が異なるのは、Ｓ−Ｏ４ではＶＣの勾配を変更したことにより印刷サイクルの周期が若干変化し、５００μｓ内で実行されるサイクル数が異なったためである。
【０１５５】
次に、本実施形態において、アナログ回路８０とデジタル回路７０を組み合わせて印刷を行った場合のエネルギー消費について説明する。
【０１５６】
図２０Ａに、本実施形態の回路で、ピエゾ素子ＰＺＴに比較例１の条件（Ｓ−Ｏ３）と同じ電圧ＶＣを印加したときのＶＣ、ピエゾ電流ＩＣ及び累積消費エネルギーＥＰ等の時間変化の様子を示す（Ｓ−Ｍ３）。同様に、図２０Ｂに、本実施形態の回路で、ピエゾ素子ＰＺＴに比較例２の条件（Ｓ−Ｏ４）と同じ電圧ＶＣを印加したときのピエゾ電流ＩＣ及び累積消費エネルギーＥＰ等の時間変化の様子を示す（Ｓ−Ｍ４）。
【０１５７】
2011046027.tif 000009
【０１５８】
表５は、両者を数値的に比較した結果である。  
Ｓ−Ｍ３では、１３サイクルあたりの累積消費エネルギーが３４９９μＪとなり、Ｓ−Ｏ３の場合の７０％となっている。デジタル回路７０とアナログ回路８０を組み合わせて印刷を行うことで、アナログ回路８０のみを用いて印刷を行う場合よりもエネルギー消費率が低減されることが分かる。
【０１５９】
本実施形態においては、インダクタ電流ＩＬが一定である。ここで、図１６Ａに示されるように、電圧ＶＣの勾配が一定であれば、電流ＩＣの大きさも一定となるため、一定のインダクタ電流ＩＬのみで駆動波形ＶＣを生成できるはずである。この場合、前述の通り、充放電用トランジスタを流れる電流はゼロになるため、トランジスタにおける消費エネルギーＥＴ及びＥＢもゼロになる。
【０１６０】
しかし、Ｓ−Ｏ３のようにＶＣの勾配が一定ではない場合、一定の電流ＩＬだけでＶＣを生成することはできない。例えば、図２０Ａにおいて、ＶＣの波形中のｂ及びｃの部分の傾きはａの部分の傾きよりも大きいため、その分ＩＬよりも大きな電流が必要となる。過不足分の電流は充放電用トランジスタを通してＩＴ及びＩＢとして補償されることになり、トランジスタにおける消費エネルギーＥＴ及びＥＢが増加する。Ｓ−Ｍ３では、この補償分の電流によるエネルギーＥＴ及びＥＢが累積消費エネルギーＥＰの大部分を占めることになる。
【０１６１】
したがって、本実施形態では、一定のインダクタ電流ＩＬと、トランジスタを介して補償される電流ＩＴ及びＩＢとの差が大きいほど消費エネルギーＥＰが大きくなり、差が小さいほどＥＰも小さくなる。つまり、ＶＣの勾配が異なるほど消費エネルギーＥＰは大きくなり、ＶＣの勾配が一定に近いほど消費エネルギーＥＰが小さくなる。このことは、本実施形態の効率がＶＣ波形の形状によって左右されやすく、ＶＣの勾配によっては、十分な効果を発揮できない場合もあることを表している。例えばＳ−Ｏ３における波形ＶＣに対してならば、前述の第２実施形態を用いた方が効率の良い（６６％）印刷を行える。
【０１６２】
これに対して、Ｓ−Ｍ４では、１３サイクルあたりの累積消費エネルギーが９７２μＪとなり、Ｓ−Ｏ４の場合の１９％（約１／５）まで消費エネルギーを低減することができる。Ｓ−Ｍ４は、充放電時におけるピエゾ電圧ＶＣの傾きを一定にした場合であるが、前述のように、電圧ＶＣの傾きが一定ということは電流ＩＣが一定ということなので、理想的にはインダクタ電流ＩＬのみでＶＣを生成することが可能であり、トランジスタを介して電流ＩＴ及びＩＢを補償する必要がない。実際には、図２０Ｂに示されるように、わずかながらトランジスタを介して電流が流れ、また、回路内のスイッチ抵抗の影響によるエネルギー消費等もあるが、全体としてのエネルギー消費量はアナログ回路８０のみにより印刷を行う場合と比較して非常に小さいものである。このように、本実施形態では、駆動波形ＶＣの傾きが一定の時に、最大のエネルギー削減効果を示す。
【０１６３】
また、本実施形態においては、インダクタ電流ＩＬが一定であるため、ｄＩ／ｄｔ＝０となり、インダクタ７１の自己インダクタンスＬの値に関わらずインダクタ７１には誘導起電力が発生しない。したがって、第２実施形態の場合よりも、Ｌの値を大きくとることができる。Ｌが大きければそれだけインダクタが蓄えられるエネルギーも大きくなることから、回路全体の負荷容量（ピエゾ素子ＰＺＴとダミーコンデンサ群との合計容量）が大きな場合でも対応が可能になる。
【０１６４】
＜第３実施形態のまとめ＞
第３実施形態においても、第１、第２実施形態と同様に、ピエゾ素子ＰＺＴに充放電を行い、動作させることで液体を噴出させる。ピエゾ素子からの放電の際には、まずインダクタ７１に電流を流すことで電磁エネルギーを蓄えておき、ピエゾ素子からインダクタへの放電を行う。これにより、トランジスタを流れる電流が減少するため、該トランジスタ部における発熱が低減されることで、発明の課題を解決することができる。
【０１６５】
さらに、本実施形態においては、インダクタ電流ＩＬを一定に保つことで、第２実施形態の場合と同様に、アナログ回路８０に設けられた充放電用トランジスタ８２１及び８２２を流れる電流を少なくすることができる。これにより、該トランジスタ部における発熱が低減されることで、発明の課題を解決することができる。  
特に、ピエゾ駆動波形の勾配が一定の場合には、大幅にエネルギー効率を改善することが可能である。
【０１６６】
また、第２実施形態の場合と比較してインダクタの自己インダクタンスＬを大きくとることができるため、多数のピエゾ素子を駆動する等、印刷負荷が大きい場合の印刷にも対応可能である。したがって、本実施形態を用いた液体噴出装置は、ノズル数の多いＬＦＰ（Ｌａｒｇｅ  Ｆｏｒｍａｔ  Ｐｒｉｎｔｅｒ）や、省エネをコンセプトとした大型プリンター等に応用できる。
【０１６７】
＝＝＝その他の実施形態＝＝＝
一実施形態としてのプリンター等を説明したが、上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。特に、以下に述べる実施形態であっても、本発明に含まれるものである。
【０１６８】
＜液体噴出装置について＞
前述の各実施形態では、発熱を低減した液体噴出装置の一例としてプリンターが説明されていたが、これに限られるものではない。例えば、カラーフィルタ製造装置、染色装置、微細加工装置、半導体製造装置、表面加工装置、三次元造型機、液体気化装置、有機ＥＬ製造装置（特に高分子ＥＬ製造装置）、ディスプレイ製造装置、成膜装置、ＤＮＡチップ製造装置などのインクジェット技術を応用した各種の液体噴出装置に、本実施形態と同様の技術を適用してもよい。
【０１６９】
＜電流増幅用トランジスタについて＞
前述の各実施形態では、電流増幅回路８２が有する充電用トランジスタとしてＮＰＮ型トランジスタ８２１を例示し、放電用トランジスタとしてＰＮＰ型トランジスタ８２２を例示した。しかし、電圧波形信号ＣＯＭ´（アナログ信号）について電流の増幅を行えるものであれば、他の種類のトランジスタを用いてもよい。
【０１７０】
＜ＭＯＳＦＥＴについて＞
前述の各実施形態では、スイッチ素子としてＭＯＳＦＥＴを例示して説明したが、これに限られるものではない。コントローラー６０により、ＯＮ／ＯＦＦの制御が自在であり、応答性に問題がなければリレー等他のスイッチ素子を用いてもよい。
【０１７１】
＜ピエゾ素子について＞
前述の各実施形態では、液体を噴出させるための動作を行う素子としてピエゾ素子ＰＺＴを例示したが、他の素子であってもよい。例えば、発熱素子や静電アクチュエーターを用いてもよい。
【０１７２】
＜他の装置について＞
前述の各実施形態では、ヘッド４１をキャリッジとともに移動させるタイプのプリンター１を例に挙げて説明したが、プリンターはヘッドが固定された、いわゆるラインプリンターでもよい。
【符号の説明】
【０１７３】
１  プリンター、２０  搬送ユニット、２１  給紙ローラー、
２２  搬送モーター、２３  搬送ローラー、２４  プラテン、２５  排紙ローラー、
３０  キャリッジユニット、３１  キャリッジ、３２  キャリッジモーター、
４０  ヘッドユニット、４１  ヘッド、４１１  ケース、４１２  流路ユニット、
４１２ａ  流路形成板、４１２ｂ  弾性板、４１２ｃ  ノズルプレート、
４１２ｄ  圧力室、４１２e  ノズル連通口、４１２ｆ  共通インク室、
４１２ｇ  インク供給路、４１２ｈ  アイランド部、４１２ｉ  弾性膜、
５０  検出器群、５１  リニア式エンコーダ、５２  ロータリー式エンコーダ、
５３  紙検出センサ、５４  光学センサ、６０  コントローラー、
６１  インターフェース部、６２  負荷カウンター、６３  ＣＰＵ、
６４  メモリ、６５  ユニット制御回路、６６  プリドライバ、
７０  駆動信号生成回路（デジタル式）、７１  インダクタ、
７２  入力側回路、７２１  ＭＯＳＦＥＴ（Ｐ型）、
７２２  ＭＯＳＦＥＴ（Ｎ型）、７２３  ＭＯＳＦＥＴ（Ｎ型）、
７２４  ダイオード、７３  出力側回路、７３１  ＭＯＳＦＥＴ（Ｐ型）、
７３２  ＭＯＳＦＥＴ（Ｎ型）、７３３  ＭＯＳＦＥＴ（Ｐ型）、
７３４  ダイオード、７３５  ダイオード、７４  ＭＯＳＦＥＴ（Ｐ型）、
７５  ＭＯＳＦＥＴ（Ｐ型）、７６  ダイオード、７７  ダイオード、
７８  インダクタ電流検出装置、７９  ダミーコンデンサ群、
８０  駆動信号生成回路（アナログ式）、８１  波形生成回路、
８１１  ＤＡＣ回路、８１２  プリアンプ、８２  電流増幅回路、
８２１  ＮＰＮ型トランジスタ、８２２  ＰＮＰ型トランジスタ、
８３Ａ  コンパレーター、８３Ｂ  コンパレーター、
８４Ａ  抵抗、８４Ｂ  抵抗、８５Ａ  電流計、８５Ｂ  電流計、
８６  差動前段増幅回路、１１０  コンピューター
【図１】
2011046027.tif 000010
【図２】
2011046027.tif 000011
【図３】
2011046027.tif 000012
【図４】
2011046027.tif 000013
【図５】
2011046027.tif 000014
【図６】
2011046027.tif 000015
【図７Ａ】
2011046027.tif 000016
【図７Ｂ】
2011046027.tif 000017
【図７Ｃ】
2011046027.tif 000018
【図７Ｄ】
2011046027.tif 000019
【図７Ｅ】
2011046027.tif 000020
【図７Ｆ】
2011046027.tif 000021
【図７Ｇ】
2011046027.tif 000022
【図７Ｈ】
2011046027.tif 000023
【図７Ｉ】
2011046027.tif 000024
【図８】
2011046027.tif 000025
【図９】
2011046027.tif 000026
【図１０】
2011046027.tif 000027
【図１１】
2011046027.tif 000028
【図１２Ａ】
2011046027.tif 000029
【図１２Ｂ】
2011046027.tif 000030
【図１２Ｃ】
2011046027.tif 000031
【図１２Ｄ】
2011046027.tif 000032
【図１２Ｅ】
2011046027.tif 000033
【図１３Ａ】
2011046027.tif 000034
【図１３Ｂ】
2011046027.tif 000035
【図１４Ａ】
2011046027.tif 000036
【図１４Ｂ】
2011046027.tif 000037
【図１５】
2011046027.tif 000038
【図１６】
2011046027.tif 000039
【図１７】
2011046027.tif 000040
【図１８Ａ】
2011046027.tif 000041
【図１８Ｂ】
2011046027.tif 000042
【図１８Ｃ】
2011046027.tif 000043
【図１８Ｄ】
2011046027.tif 000044
【図１８Ｅ】
2011046027.tif 000045
【図１８Ｆ】
2011046027.tif 000046
【図１８Ｇ】
2011046027.tif 000047
【図１８Ｈ】
2011046027.tif 000048
【図１８Ｉ】
2011046027.tif 000049
【図１９Ａ】
2011046027.tif 000050
【図１９Ｂ】
2011046027.tif 000051
【図２０Ａ】
2011046027.tif 000052
【図２０Ｂ】
2011046027.tif 000053