(57)【要約】【課題】変換する電位差が大きくても、小規模な回路で、高速に、低電圧から高電圧へ信号レベルを変換することのできるレベルシフト回路を提供する。【解決手段】低電圧電源電圧ＶＤＤＬで動作する低電圧部１００からは、入力信号Ｓｉｎと同相の同相信号Ｓおよび逆相の逆相信号ＳＮが出力され、能動バイアス制御部１は、入力された逆相信号ＳＮの信号レベルに応じて、出力するバイアス信号ＶＭの電位を、高電圧電源電圧ＶＤＤＨに近い電位、または接地電位ＧＮＤに近い電位に、能動的に制御し、出力部２は、高電圧電源線ＶＤＤＨと反転出力端ＶＱとの間の導通が同相信号Ｓおよびバイアス信号ＶＭにより制御され、接地電位電源線ＧＮＤと反転出力端ＶＱとの間の導通が同相信号Ｓにより制御され、反転出力端ＶＱの信号の極性がインバータＩＮＶ１により反転される。【選択図】  図１
2011146992.tif 000002
【特許請求の範囲】
【請求項１】
接地電位を低レベルとして、第１の電源電圧を高レベルとする入力信号を、前記第１の電源電圧よりも高電圧の第２の電源電圧を高レベルとする信号へ変換するレベルシフト回路であって、
出力するバイアス信号の電位を、前記入力信号のレベルが高レベルであるときは前記第２の電源電圧に近い電位に、前記入力信号が低レベルであるときは前記接地電位に近い電位に、能動的に制御する能動バイアス制御手段と、
前記第２の電源電圧の電源線と反転出力端との間の導通が前記入力信号および前記能動バイアス制御手段から出力される前記バイアス信号により制御され、前記接地電位の電源線と前記反転出力端との間の導通が前記入力信号により制御される反転出力段、および前記反転出力端の信号の極性を反転させるインバータを有する出力手段と
を備えることを特徴とするレベルシフト回路。
【請求項２】
前記能動バイアス制御手段が、
ソース端子が前記第２の電源電圧の電源線へ接続され、ゲート端子へ前記入力信号の逆相信号が入力される第１のＰチャネル型ＭＯＳトランジスタと、
ソース端子が前記第１のＰチャネル型ＭＯＳトランジスタのドレイン端子へ接続され、ドレイン端子およびゲート端子が前記バイアス信号の出力端に接続された第２のＰチャネル型ＭＯＳトランジスタと、
ソース端子が前記接地電位の電源線へ接続され、ゲート端子へ前記入力信号の逆相信号が入力される第１のＮチャネル型ＭＯＳトランジスタと、
ソース端子が前記第１のＮチャネル型ＭＯＳトランジスタのドレイン端子へ接続され、ドレイン端子およびゲート端子が前記バイアス信号の出力端に接続された第２のＮチャネル型ＭＯＳトランジスタと
を有することを特徴とする請求項１に記載のレベルシフト回路。
【請求項３】
前記能動バイアス制御手段が、
ソース端子が前記第２の電源電圧の電源線へ接続され、ゲート端子が前記バイアス信号の出力端に接続された第１のＰチャネル型ＭＯＳトランジスタと、
ソース端子が前記第１のＰチャネル型ＭＯＳトランジスタのドレイン端子へ接続され、ゲート端子へ前記入力信号の逆相信号が入力され、ドレイン端子が前記バイアス信号の出力端に接続された第２のＰチャネル型ＭＯＳトランジスタと、
ソース端子が前記接地電位の電源線へ接続され、ゲート端子が前記バイアス信号の出力端に接続された第１のＮチャネル型ＭＯＳトランジスタと、
ソース端子が前記第１のＮチャネル型ＭＯＳトランジスタのドレイン端子へ接続され、ゲート端子へ前記入力信号の逆相信号が入力され、ドレイン端子が前記バイアス信号の出力端に接続された第２のＮチャネル型ＭＯＳトランジスタと
を有することを特徴とする請求項１に記載のレベルシフト回路。
【請求項４】
前記反転出力段が、
ソース端子が前記第２の電源電圧の電源線へ接続され、ゲート端子へ前記入力信号の同相信号が入力される第３のＰチャネル型ＭＯＳトランジスタと、
ソース端子が前記第３のＰチャネル型ＭＯＳトランジスタのドレイン端子へ接続され、ゲート端子へ前記能動バイアス制御手段から出力される前記バイアス信号が入力され、ドレイン端子が前記反転出力端へ接続される第４のＰチャネル型ＭＯＳトランジスタと、
ソース端子が前記接地電位の電源線へ接続され、ゲート端子へ前記入力信号の同相信号が入力され、
ドレイン端子が前記反転出力端へ接続される第３のＮチャネル型ＭＯＳトランジスタと
を有することを特徴とする請求項１乃至３のいずれか１項に記載のレベルシフト回路。
【請求項５】
前記反転出力段が、
ソース端子が前記第２の電源電圧の電源線へ接続され、ゲート端子へ前記能動バイアス制御手段から出力される前記バイアス信号が入力される第３のＰチャネル型ＭＯＳトランジスタと、
ソース端子が前記第３のＰチャネル型ＭＯＳトランジスタのドレイン端子へ接続され、ゲート端子へ前記入力信号の同相信号が入力され、ドレイン端子が前記反転出力端へ接続される第４のＰチャ
ネル型ＭＯＳトランジスタと、
ソース端子が前記接地電位の電源線へ接続され、ゲート端子へ前記入力信号の同相信号が入力され、
ドレイン端子が前記反転出力端へ接続される第３のＮチャネル型ＭＯＳトランジスタと
を有することを特徴とする請求項１乃至３のいずれか１項に記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベルシフト回路に関する。
【背景技術】
【０００２】
近年、半導体集積回路の低電力化を図るため、内部駆動電圧の低電圧化が進んでいる。その一方で、出力信号のダイナミックレンジを広くとるために高電圧での動作が必要な回路もある。そのため、半導体集積回路の内部に、低電圧駆動回路と高電圧駆動回路が混在することがある。そのような半導体集積回路において、低電圧駆動回路の出力を高電圧駆動回路へ入力する必要がある場合、低電圧の信号レベルを高電圧レベルへ変換するレベルシフト回路が設けられる。
【０００３】
従来のレベルシフト回路として、ラッチ型レベルシフト回路が知られている。このラッチ型レベルシフト回路として、高電圧側に、高電圧電位がゲートに入力されるＰチャネル型ＭＯＳトランジスタを間に介して直列に接続されるＰチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタを２組備え、それぞれのＮチャネル型ＭＯＳトランジスタのゲートへとその反転信号を入力し、それぞれのＮチャネル型ＭＯＳトランジスタのドレインを相手方のＰチャネル型ＭＯＳトランジスタのゲートへクロスカップル接続する回路が提案されている（例えば、特許文献１参照。）。
【０００４】
このラッチ型レベルシフト回路では、低レベルの入力信号の電位の変化によって変化するＮチャネル型ＭＯＳトランジスタのドレイン電位が、クロスカップル接続される相手方のＰチャネル型ＭＯＳトランジスタのゲートへ伝わることによって、高電位側の出力レベルが決定される。そのため、ラッチ型レベルシフト回路には、入力信号の電位の変化が高電位側の出力に伝わるまでに時間がかかり、高速動作に適さない（例えば、信号レベルが１．２Ｖ程度で周波数が数百ＭＨｚの入力信号を、例えば４Ｖ程度の高レベルまでレベルシフトするのは非常に困難）、という問題がある。
【０００５】
また、低電圧と高電圧との電位差が大きい場合、安定的なレベルシフト動作を確保するためには、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタのサイズ比を大きくする必要がある、という問題もある。
【０００６】
そのため、低電圧と高電圧との電位差が大きい場合、低電圧信号を、一旦、中間電位レベルに変換し、その後、高電圧レベルへ変換する、高電位差レベルシフト回路が提案されている（例えば、特許文献２参照。）。
【０００７】
しかし、その場合、少なくとも２段のラッチ型レベルシフト回路が必要となり、半導体集積回路の回路規模が増大する、という問題が発生する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２６０３５０号公報  （第６ページ、図１）
【特許文献２】特開平９−１４８９１３号公報  （第２−３ページ、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明の目的は、変換する電位差が大きくても、小規模な回路で、高速に、低電圧から高電圧へ信号レベルを変換することのできるレベルシフト回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、接地電位を低レベルとして、第１の電源電圧を高レベルとする入力信号を、前記第１の電源電圧よりも高電圧の第２の電源電圧を高レベルとする信号へ変換するレベルシフト回路であって、出力するバイアス信号の電位を、前記入力信号のレベルが高レベルであるときは前記第２の電源電圧に近い電位に、前記入力信号が低レベルであるときは前記接地電位に近い電位に、能動的に制御する能動バイアス制御手段と、前記第２の電源電圧の電源線と反転出力端との間の導通が前記入力信号および前記能動バイアス制御手段から出力される前記バイアス信号により制御され、前記接地電位の電源線と前記反転出力端との間の導通が前記入力信号により制御される反転出力段、および前記反転出力端の信号の極性を反転させるインバータを有する出力手段とを備えることを特徴とするレベルシフト回路が提供される。
【発明の効果】
【００１１】
本発明によれば、変換する電位差が大きくても、小規模な回路で、高速に、低電圧から高電圧へ信号レベルを変換することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例に係るレベルシフト回路の構成の例を示す回路図。
【図２】本発明の実施例の能動バイアス制御部の動作説明図。
【図３】本発明の実施例の能動バイアス制御部の動作説明図。
【図４】本発明の実施例の出力部の動作説明図。
【図５】本発明の実施例に係るレベルシフト回路の動作の例を示す模式的波形図。
【図６】本発明の実施例の能動バイアス制御部の内部構成の別の例を示す回路図。
【図７】本発明の実施例の出力部の内部構成の別の例を示す回路図。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【実施例】
【００１４】
図１は、本発明の実施例に係るレベルシフト回路の構成の例を示す回路図である。本実施例のレベルシフト回路は、接地電位ＧＮＤを基準レベルとして、低電圧電源電圧ＶＤＤＬを高レベルとする入力信号を、低電圧電源電圧ＶＤＤＬよりも高電圧の高電圧電源電圧ＶＤＤＨを高レベルとする信号へ変換する回路である。
【００１５】
ここで、低電圧電源電圧ＶＤＤＬと高電圧電源電圧ＶＤＤＨとの間には、例えば、ＶＤＤＬ＝１．２Ｖ、ＶＤＤＨ＝４Ｖなど、かなり大きな電位差があるものとする。また、入力信号の周波数は、数百ＭＨｚ以上の高周波であるものと想定する。
【００１６】
なお、図１では、低電圧電源電圧ＶＤＤＬを供給する電源線を低電圧電源線ＶＤＤＬ、高電圧電源電圧ＶＤＤＨを供給する電源線を高電圧電源線ＶＤＤＨ、接地電位ＧＮＤを供給する電源線を接地電位電源線ＧＮＤと表す。
【００１７】
図１に示す例では、入力信号Ｓｉｎが入力され、低電圧電源電圧ＶＤＤＬで動作する低電圧部１００から出力される、入力信号Ｓｉｎと同相の同相信号Ｓの高レベル側の信号レベルをＶＤＤＬからＶＤＤＨへ変換する。なお、低電圧部１００からは、入力信号Ｓｉｎと逆相の逆相信号ＳＮも出力される。すなわち、低電圧部１００は、入力信号Ｓｉｎが入力される２段構成のインバータＩＮＶ１１、ＩＮＶ１２を有し、インバータＩＮＶ１１の出力を逆相信号ＳＮとして出力し、インバータＩＮＶ１２の出力を同相信号Ｓとして出力する。
【００１８】
本実施例のレベルシフト回路は、低電圧部１００から入力される逆相信号ＳＮの信号レベルに応じて、出力するバイアス信号ＶＭの電位を、高電圧電源電圧ＶＤＤＨに近い電位、または接地電位ＧＮＤに近い電位に、能動的に制御する能動バイアス制御部１と、高電圧電源線ＶＤＤＨと反転出力端ＶＱとの間の導通が同相信号Ｓおよびバイアス信号ＶＭにより制御され、接地電位電源線ＧＮＤと反転出力端ＶＱとの間の導通が同相信号Ｓにより制御される反転出力段２１および反転出力端ＶＱの信号の極性を反転させるインバータＩＮＶ１を有する出力部２と、を備える。
【００１９】
図１には、能動バイアス制御部１および出力部２の具体的な回路構成例を示す。次に、この具体的な回路構成例について説明する。
【００２０】
能動バイアス制御部１は、高電圧電源線ＶＤＤＨとバイアス信号ＶＭの出力端との間に、ゲート端子へ逆相信号ＳＮが入力されるＰチャネル型ＭＯＳトランジスタＰ１１と、ゲート端子がバイアス信号ＶＭの出力端に接続されたＰチャネル型ＭＯＳトランジスタ１２とが直列に接続され、バイアス信号ＶＭの出力端と接地電位電源線ＧＮＤとの間に、ゲート端子へ逆相信号ＳＮが入力されるＮチャネル型ＭＯＳトランジスタＮ１１と、ゲート端子がバイアス信号ＶＭの出力端に接続されたＮチャネル型ＭＯＳトランジスタ１２とが直列に接続されている。
【００２１】
また、出力部２は、高電圧電源線ＶＤＤＨと反転出力端ＶＱとの間に、ゲート端子へ同相信号Ｓが入力されるＰチャネル型ＭＯＳトランジスタ２１と、ゲート端子へバイアス信号ＶＭが入力されるＰチャネル型ＭＯＳトランジスタ２２とが直列に接続され、反転出力端ＶＱと接地電位電源線ＧＮＤとの間に、ゲート端子へ同相信号Ｓが入力されるＮチャネル型ＭＯＳトランジスタＮ２１が接続される反転出力段２１と、反転出力端ＶＱが入力端子へ接続される出力インバータＩＮＶ１を備えている。インバータＩＮＶ１の出力端子から、同相信号Ｓと同相の出力信号Ｓｏｕｔが出力される。
【００２２】
次に、上述の具体的な構成の能動バイアス制御部１の動作について、図２および図３の動作説明図を用いて説明する。図２は、入力される逆相信号ＳＮの信号レベルが‘ＧＮＤ’（すなわち、同相信号Ｓの信号レベルが‘ＶＤＤＬ’）であるときの動作説明図であり、図３は、入力される逆相信号ＳＮの信号レベルが‘ＶＤＤＬ’（すなわち、同相信号Ｓの信号レベルが‘ＧＮＤ’）であるときの動作説明図である。
【００２３】
図２に示すように、能動バイアス制御部１へ入力される逆相信号ＳＮの信号レベルが‘ＧＮＤ’であるときは、Ｎチャネル型ＭＯＳトランジスタ１２が‘オフ’し、Ｐチャネル型ＭＯＳトランジスタＰ１１およびＰチャネル型ＭＯＳトランジスタＰ１２が‘オン’する。
【００２４】
このとき、出力するバイアス信号ＶＭの電圧は、
ＶＭ＝（ＶＤＤＨ−｜ＶｔｈＰ｜）
となる。ここで、｜ＶｔｈＰ｜は、Ｐチャネル型ＭＯＳトランジスタＰ１１の閾値の絶対値を表す。
【００２５】
これに対して、能動バイアス制御部１へ入力される逆相信号ＳＮの信号レベルが‘ＶＤＤＬ’であるときは、図３に示すように、Ｎチャネル型ＭＯＳトランジスタ１２が‘オン’するとともに、Ｐチャネル型ＭＯＳトランジスタＰ１１も‘オン’する。これは、高電圧電源電圧ＶＤＤＨが低電圧電源電圧ＶＤＤＬよりもかなり高いため、逆相信号ＳＮの信号レベルが‘ＶＤＤＬ’がＰチャネル型ＭＯＳトランジスタＰ１１の閾値を超えないためである。
【００２６】
このとき、Ｎチャネル型ＭＯＳトランジスタ１２のドレイン端子とソース端子間の電位Ｖｄｓは、Ｖｄｓ＜（ＶＤＤＬ−ＶｔｈＮ）となり、バイアス信号ＶＭの電圧は、
ＶＭ＝（１／２ＶＤＤＨ−ＶＤＤＬ＋ＶｔｈＮ）
となる。ここで、ＶｔｈＮは、Ｎチャネル型ＭＯＳトランジスタＮ１１の閾値を表す。
【００２７】
したがって、この能動バイアス制御部１は、出力の振幅が（ＶＤＤＨ−｜ＶｔｈＰ｜）から（１／２ＶＤＤＨ−ＶＤＤＬ＋ＶｔｈＮ）まで変化するインバータとして動作する。
【００２８】
その設計に当たっては、Ｐチャネル型ＭＯＳトランジスタ１２とＮチャネル型ＭＯＳトランジスタ１２のゲート長を長くして、ソース−ドレイン間に流れる電流を小さくし、能動バイアス制御部１の消費電流を低減させる。
【００２９】
次に、上述の具体的な構成の出力部２の動作について、図４の動作説明図を用いて説明する。
【００３０】
図４（ａ）に示すように、出力部２へ入力される同相信号Ｓの信号レベルが‘ＶＤＤＬ’であるときは、Ｎチャネル型ＭＯＳトランジスタ２１が‘オン’する。このとき、能動バイアス制御部１から出力されるバイアス信号ＶＭの信号レベルは、（ＶＤＤＨ−｜ＶｔｈＰ｜）であるので、このバイアス信号ＶＭがゲートへ入力されるＰチャネル型ＭＯＳトランジスタ２２は、‘オフ’する。
【００３１】
したがって、反転出力端ＶＱの電位は‘ＧＮＤ’レベルとなり、インバータＩＮＶ１で反転された出力信号Ｓｏｕｔの信号レベルは、‘ＶＤＤＨ’となる。すなわち、同相信号Ｓでは‘ＶＤＤＬ’であった高レベルの電圧が、出力信号Ｓｏｕｔでは‘ＶＤＤＨ’へ変換される。
【００３２】
一方、図４（ｂ）に示すように、出力部２へ入力される同相信号Ｓの信号レベルが‘ＧＮＤ’であるときは、Ｎチャネル型ＭＯＳトランジスタ２１が‘オフ’するとともに、Ｐチャネル型ＭＯＳトランジスタ２１が‘オン’する。
【００３３】
このとき、能動バイアス制御部１から出力されるバイアス信号ＶＭの信号レベルは、（１／２ＶＤＤＨ−ＶＤＤＬ＋ＶｔｈＮ）であるので、Ｐチャネル型ＭＯＳトランジスタ２２も‘オン’する。
【００３４】
したがって、反転出力端ＶＱの電位は‘ＶＤＤＨ’レベルとなり、インバータＩＮＶ１で反転された出力信号Ｓｏｕｔの信号レベルは、‘ＧＮＤ’となる。
【００３５】
このように、本実施例では、従来のレベルシフト回路とは異なり、出力部２の内部にクロスカップル接続された回路を有しないので、バイアス信号ＶＭの値の変化に応じて、反転出力端ＶＱの電位が高速に変化する。
【００３６】
図５に、同相信号Ｓの信号レベルの変化に対する出力信号Ｓｏｕｔの信号レベルの変化の様子を模式的波形図で示す。図５には、能動バイアス制御部１から出力されるバイアス信号ＶＭの波形も併せて示す。
【００３７】
同相信号Ｓの信号レベルが‘ＶＤＤＬ’へ変化すると、バイアス信号ＶＭの電位が‘ＶＤＤＨ−｜ＶｔｈＰ｜’となり、出力部２のＰチャネル型ＭＯＳトランジスタ２２が‘オフ’して反転出力端ＶＱの電位が‘ＧＮＤ’レベルとなり、出力信号Ｓｏｕｔの信号レベルは‘ＶＤＤＨ’となる。
【００３８】
その後、同相信号Ｓの信号レベルが‘ＧＮＤ’へ変化すると、バイアス信号ＶＭの電位が‘１／２ＶＤＤＨ−ＶＤＤＬ＋ＶｔｈＮ’となり、出力部２のＰチャネル型ＭＯＳトランジスタ２２が‘オン’して反転出力端ＶＱの電位が‘ＶＤＤＨ’レベルとなり、出力信号Ｓｏｕｔの信号レベルは‘ＧＮＤ’となる。
【００３９】
このように、本実施例では、同相信号Ｓの信号レベルの変化に追従してバイアス信号ＶＭの電位が変化し、バイアス信号ＶＭの電位の変化に追従して反転出力端ＶＱの電位も高速に変化するので、同相信号Ｓの信号レベルの変化が高速であっても、出力信号Ｓｏｕｔの信号レベルの信号レベルを高速に変化させることができる。
【００４０】
ここで、能動バイアス制御部１および出力部２の回路構成の別の例を、能動バイアス制御部１Ａおよび出力部２Ａとして、図６および図７にそれぞれ示す。
【００４１】
図６は、能動バイアス制御部１Ａの回路構成の例である。
【００４２】
能動バイアス制御部１Ａの構成で、図１に示した能動バイアス制御部１の構成と異なる点は、直列に接続されるＰチャネル型ＭＯＳトランジスタＰ１１とＰチャネル型ＭＯＳトランジスタＰ１２の入力信号を入れ替え、同じく直列に接続されるＮチャネル型ＭＯＳトランジスタＮ１１とＮチャネル型ＭＯＳトランジスタＮ１２の入力信号を入れ替えた点である。
【００４３】
能動バイアス制御部１Ａの動作は、能動バイアス制御部１の動作と同じであるので、ここではその説明を省略する。
【００４４】
図７は、出力部２Ａの回路構成の例である。
【００４５】
出力部２Ａの構成で、図１に示した出力部２の構成と異なる点は、反転出力段２１の直列に接続されるＰチャネル型ＭＯＳトランジスタＰ２１とＰチャネル型ＭＯＳトランジスタＰ２２の入力信号を入れ替え、反転出力段２１Ａとした点である。
【００４６】
出力部２Ａの動作は、出力部２の動作と同じであるので、ここではその説明を省略する。
【００４７】
このような本実施例によれば、変換する電位差が大きくても、能動バイアス制御部が、低電圧信号の変化に追従して、高電圧レベルまたは接地電位に近いバイアス信号を出力し、出力部が、このバイアス信号の変化に追従して高電圧出力の制御を行うので、高速のレベル変換を行うことができる。
【００４８】
また、変換する電位差が大きくても、１段の出力部だけでレベル変換を行うことができ、かつ、その出力部がクロスカップル接続の回路を有しないので、回路規模を小さくすることができる。
【符号の説明】
【００４９】
１、１Ａ  能動バイアス制御部
２、２Ａ  出力部
２１、２１Ａ  反転出力段
１００  低電圧部
ＶＤＤＬ  低電圧電源線
ＶＤＤＨ  高電圧電源線
ＧＮＤ  接地電位電源線
ＩＮＶ１、ＩＮＶ１１、ＩＮＶ１２  インバータ
Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２  Ｐチャネル型ＭＯＳトランジスタ
Ｎ１１、Ｎ１２、Ｎ２１  Ｎチャネル型ＭＯＳトランジスタ
【図１】
2011146992.tif 000003
【図２】
2011146992.tif 000004
【図３】
2011146992.tif 000005
【図４】
2011146992.tif 000006
【図５】
2011146992.tif 000007
【図６】
2011146992.tif 000008
【図７】
2011146992.tif 000009