(57)【要約】【課題】シリコン層に結晶欠陥が生じて画素特性が悪化を抑制する固体撮像装置とその製造方法並びにカメラを提供する。【解決手段】半導体基板の複数の画素が集積されてなる受光面の画素ごとに区分されたフォトダイオードと、フォトダイオードに生成及び蓄積される信号電荷または信号電荷に応じた電圧を読み取る信号読み取り部を有し、フォトダイオードは、半導体基板１０に形成された第１導電型の第１半導体層１３と、第１半導体層上に半導体基板に対して凸状に形成され、半導体基板の表面と平行な面における断面の面積が半導体基板から遠くなるにつれて小さくなる形状を有する第１導電型の第２半導体層２４ａと、第２半導体層の表面に形成された第２導電型の第３半導体層２５とを有し、第２半導体層及び第３半導体層が信号読み取り部の転送ゲート電極２２ａから離間して形成されている構成とする。【選択図】図２
2011155248.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の複数の画素が集積されてなる受光面の前記画素ごとに区分されたフォトダイオード領域において、前記半導体基板に形成された第１導電型の第１半導体層と、前記第１半導体層上に前記半導体基板に対して凸状に形成され、前記半導体基板の表面と平行な面における断面の面積が前記半導体基板から遠くなるにつれて小さくなる形状を有する第１導電型の第２半導体層と、前記第２半導体層の表面に形成された第２導電型の第３半導体層とを有するフォトダイオードと、
前記フォトダイオードに隣接する領域の前記半導体基板上に形成された転送ゲート電極と、前記転送ゲート電極の前記フォトダイオードとは反対側における前記半導体基板中に形成されたフローティングディフュージョンとを有し、前記フォトダイオードに生成及び蓄積される信号電荷または前記信号電荷に応じた電圧を読み取る信号読み取り部と
を有し、
前記第２半導体層及び前記第３半導体層が前記転送ゲート電極から離間して形成されている
固体撮像装置。
【請求項２】
前記転送ゲート電極の両側部にサイドウォール絶縁膜が形成されており、
前記第２半導体層及び前記第３半導体層が前記サイドウォール絶縁膜から離間して形成されている
請求項１に記載の固体撮像装置。
【請求項３】
前記第２半導体層がファセットエピタキシャル成長により形成された層である
請求項１に記載の固体撮像装置。
【請求項４】
前記フローティングディフュージョン上に前記半導体基板に対して凸状に形成され、前記半導体基板の表面と平行な面における断面の面積が前記半導体基板から遠くなるにつれて小さくなる形状を有する第１導電型の第４半導体層が形成されており、
前記第４半導体層が前記転送ゲート電極から離間して形成されている
請求項１に記載の固体撮像装置。
【請求項５】
前記転送ゲート電極の両側部にサイドウォール絶縁膜が形成されており、
前記第４半導体層が前記サイドウォール絶縁膜から離間して形成されている
請求項４に記載の固体撮像装置。
【請求項６】
前記第４半導体層がファセットエピタキシャル成長により形成された層である
請求項４に記載の固体撮像装置。
【請求項７】
前記第１導電型がｎ型であり、前記第２導電型がｐ型であり、前記フォトダイオードがＨＡＤ（hole accumulated diode）構造のフォトダイオードとなっている
請求項１に記載の固体撮像装置。
【請求項８】
前記半導体基板の前記受光面と異なる領域に、トランジスタを含むロジック領域が形成されている
請求項１に記載の固体撮像装置。
【請求項９】
少なくとも一部の画素における前記第２半導体層がシリコンよりバンドギャップが小さい材料から形成されている
請求項１に記載の固体撮像装置。
【請求項１０】
前記シリコンよりバンドギャップが小さい材料が、Ｇｅ，Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１），ＩｎＧａＡｓ，ＧａＡｓ，ＩｎＰ，ＩｎＳｂ，Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２，Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２，あるいはＣｕＩｎＳ２から形成されている
請求項９に記載の固体撮像装置。
【請求項１１】
前記画素が感光波長領域の異なる複数の画素を含み、少なくともより長波長の感光波長領域の画素において、前記第２半導体層がシリコンよりバンドギャップが小さい材料から形成されている
請求項９に記載の固体撮像装置。
【請求項１２】
前記半導体基板の前記フォトダイオード領域に凹部が形成されており、前記凹部に前記第１半導体層が埋め込まれて形成されている
請求項１に記載の固体撮像装置。
【請求項１３】
前記第１半導体層と前記第２半導体層が一体に形成されている
請求項１２に記載の固体撮像装置。
【請求項１４】
少なくとも一部の画素における前記第１半導体層と前記第２半導体層がシリコンよりバンドギャップが小さい材料から形成されている
請求項１３に記載の固体撮像装置。
【請求項１５】
前記シリコンよりバンドギャップが小さい材料が、Ｇｅ，Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１），ＩｎＧａＡｓ，ＧａＡｓ，ＩｎＰ，ＩｎＳｂ，Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２，Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２，あるいはＣｕＩｎＳ２から形成されている
請求項１４に記載の固体撮像装置。
【請求項１６】
前記画素が感光波長領域の異なる複数の画素を含み、少なくともより長波長の感光波長領域の画素において、前記第１半導体層及び前記第２半導体層がシリコンよりバンドギャップが小さい材料から形成されている
請求項１４に記載の固体撮像装置。
【請求項１７】
半導体基板の複数の画素が集積されてなる受光面の前記画素ごとに区分されたフォトダイオード領域において、前記半導体基板に第１導電型の第１半導体層を形成する工程と、
前記フォトダイオードと離間した前記半導体基板中にフローティングディフュージョンを形成する工程と、
前記フォトダイオードと前記フローティングディフュージョンの間の領域の前記半導体基板上に転送ゲート電極を形成する工程と、
前記第１半導体層上に前記半導体基板に対して凸状に、前記半導体基板の表面と平行な面における断面の面積が前記半導体基板から遠くなるにつれて小さくなる形状を有する第１導電型の第２半導体層とを形成する工程と、
前記第２半導体層の表面に第２導電型の第３半導体層を形成する工程と
を有し、
前記第１半導体層を形成する工程、前記第２半導体層を形成する工程及び前記第３半導体層を形成する工程によりフォトダイオードを形成し、
前記転送ゲート電極を形成する及び前記フローティングディフュージョンを形成する工程により前記フォトダイオードに生成及び蓄積される信号電荷または前記信号電荷に応じた電圧を読み取る信号読み取り部を形成し、
前記第２半導体層を形成する工程及び前記第３半導体層を形成する工程において、前記第２半導体層及び前記第３半導体層を前記転送ゲート電極から離間して形成する
固体撮像装置の製造方法。
【請求項１８】
前記転送ゲート電極の両側部にサイドウォール絶縁膜が形成する工程をさらに有し、
前記第２半導体層を形成する工程及び前記第３半導体層を形成する工程において、前記第２半導体層及び前記第３半導体層を前記サイドウォール絶縁膜から離間して形成する
請求項１７に記載の固体撮像装置の製造方法。
【請求項１９】
前記第２半導体層を形成する工程においてファセットエピタキシャル成長により形成する
請求項１７に記載の固体撮像装置の製造方法。
【請求項２０】
前記第３半導体層を形成する工程においてｉｎ−ｓｉｔｕでのエピタキシャル成長により形成する
請求項１７に記載の固体撮像装置の製造方法。
【請求項２１】
前記フローティングディフュージョン上に前記半導体基板に対して凸状に、前記半導体基板の表面と平行な面における断面の面積が前記半導体基板から遠くなるにつれて小さくなる形状を有する第１導電型の第４半導体層を形成する工程をさらに有し、
前記第４半導体層と形成する工程において、前記第４半導体層を前記転送ゲート電極から離間して形成する
請求項１７に記載の固体撮像装置の製造方法。
【請求項２２】
前記転送ゲート電極の両側部にサイドウォール絶縁膜が形成する工程をさらに有し、
前記第４半導体層を形成する工程において、前記第４半導体層を前記サイドウォール絶縁膜から離間して形成する
請求項２１に記載の固体撮像装置の製造方法。
【請求項２３】
前記第４半導体層を形成する工程においてファセットエピタキシャル成長により形成する
請求項２１に記載の固体撮像装置の製造方法。
【請求項２４】
前記第１導電型がｎ型であり、前記第２導電型がｐ型であり、前記フォトダイオードとしてＨＡＤ（hole accumulated diode）構造のフォトダイオードを形成する
請求項１７に記載の固体撮像装置の製造方法。
【請求項２５】
前記半導体基板の前記受光面と異なる領域に、トランジスタを含むロジック領域を形成する工程をさらに有する
請求項１７に記載の固体撮像装置の製造方法。
【請求項２６】
前記第２半導体層を形成する工程において、少なくとも一部の画素における前記第２半導体層としてシリコンよりバンドギャップが小さい材料から形成する
請求項１７に記載の固体撮像装置の製造方法。
【請求項２７】
前記第１半導体層を形成する工程が、前記半導体基板の前記フォトダイオード領域に凹部を形成する工程と、前記凹部に前記第１半導体層を埋め込んで形成する工程とを含む
請求項１７に記載の固体撮像装置の製造方法。
【請求項２８】
前記第１半導体層を形成する工程と前記第２半導体層を形成する工程において、前記第１半導体層と前記第２半導体層を一体に形成する
請求項２７に記載の固体撮像装置の製造方法。
【請求項２９】
受光面に複数の画素が集積されてなる固体撮像装置と、
前記固体撮像装置の撮像部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路と
を有し、
前記固体撮像装置は、
半導体基板の複数の画素が集積されてなる受光面の前記画素ごとに区分されたフォトダイオード領域において、前記半導体基板に形成された第１導電型の第１半導体層と、前記第１半導体層上に前記半導体基板に対して凸状に形成され、前記半導体基板の表面と平行な面における断面の面積が前記半導体基板から遠くなるにつれて小さくなる形状を有する第１導電型の第２半導体層と、前記第２半導体層の表面に形成された第２導電型の第３半導体層とを有するフォトダイオードと、
前記フォトダイオードに隣接する領域の前記半導体基板上に形成された転送ゲート電極と、前記転送ゲート電極の前記フォトダイオードとは反対側における前記半導体基板中に形成されたフローティングディフュージョンとを有し、前記フォトダイオードに生成及び蓄積される信号電荷または前記信号電荷に応じた電圧を読み取る信号読み取り部と
を有し、
前記第２半導体層及び前記第３半導体層が前記転送ゲート電極から離間して形成されている
カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置とその製造方法並びにカメラに関し、特に、受光面にフォトダイオードを有する画素がマトリクス状に並べられてなる固体撮像装置とその製造方法並びに当該固体撮像装置を備えたカメラに関する。
【背景技術】
【０００２】
例えば、ＣＭＯＳイメージセンサあるいはＣＣＤ素子などの固体撮像装置では、半導体基板の表面に形成されたフォトダイオード（光電変換部）に光を入射させ、そのフォトダイオードで発生した信号電荷によって映像信号を得る構成となっている。
【０００３】
ＣＭＯＳイメージセンサでは、例えば、受光面において二次元マトリクス状に並べられた画素ごとにフォトダイオードが設けられている。受光時に各フォトダイオードに発生及び蓄積される信号電荷をＣＭＯＳ回路の駆動でフローティングディフュージョンに転送し、信号電荷を信号電圧に変換して読み取る構成となっている。
【０００４】
また、ＣＣＤ素子では、例えば、ＣＭＯＳセンサと同様に受光面において二次元マトリクス状に並べられた画素ごとにフォトダイオードが設けられている。受光時に各フォトダイオードに発生及び蓄積される信号電荷をＣＣＤ垂直転送路及び水平転送路により転送して読み取る構成となっている。
【０００５】
上記のようなＣＭＯＳセンサなどの固体撮像装置は、例えば、半導体基板の表面に画素毎に区分されて上述のフォトダイオードが形成されている。
【０００６】
特許文献１には、ＣＣＤ素子においてフォトダイオード上にレンズ形状を有するシリコン層を選択的にエピタキシャル成長させた構成が開示されている。
通常フォトダイオードの微細化に伴って集光性の低下が発生するが、特許文献１の構成は上記の集光性の低下を防止することを目的としている。
特許文献１に示されているように、フォトダイオード上に選択エピタキシャル成長によって遮光膜の上部までシリコン層が成長されている。
シリコン層の表面がレンズのように丸みを帯びており、このレンズ形状のシリコン層がレンズとして作用し、集光性を向上させることができるというものである。
【０００７】
上記のエピタキシャル成長によるシリコン層をＣＭＯＳイメージセンサに適用する場合について以下に述べる。
特許文献２の図２を参照すればわかるように、エピタキシャル成長によるシリコン層は、遮光膜の上部まで成長されている。
【０００８】
これをＣＭＯＳイメージセンサに適用すると、フォトダイオード領域及びフローティングディフュージョン領域上にエピタキシャル成長によるシリコン層が形成された構成となる。
ここで、エピタキシャルシリコン層は、転送ゲート電極の側壁に形成されたサイドウォール絶縁膜に接して転送ゲート電極の上端近傍まで形成される。
【０００９】
このような構成では、エピタキシャル成長によるシリコン層がサイドウォール絶縁膜に接するので、シリコン層に結晶欠陥が生じる。
フォトダイオード領域上のシリコン層の結晶欠陥は暗電流の発生領域となり、画素特性が悪化するという問題が発生する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−１４７４０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
エピタキシャル成長によるシリコン層をＣＭＯＳイメージセンサに適用する場合、シリコン層に結晶欠陥が生じて画素特性が悪化するという問題が生じる。
【課題を解決するための手段】
【００１２】
本発明の固体撮像装置は、半導体基板の複数の画素が集積されてなる受光面の前記画素ごとに区分されたフォトダイオード領域において、前記半導体基板に形成された第１導電型の第１半導体層と、前記第１半導体層上に前記半導体基板に対して凸状に形成され、前記半導体基板の表面と平行な面における断面の面積が前記半導体基板から遠くなるにつれて小さくなる形状を有する第１導電型の第２半導体層と、前記第２半導体層の表面に形成された第２導電型の第３半導体層とを有するフォトダイオードと、前記フォトダイオードに隣接する領域の前記半導体基板上に形成された転送ゲート電極と、前記転送ゲート電極の前記フォトダイオードとは反対側における前記半導体基板中に形成されたフローティングディフュージョンとを有し、前記フォトダイオードに生成及び蓄積される信号電荷または前記信号電荷に応じた電圧を読み取る信号読み取り部とを有し、前記第２半導体層及び前記第３半導体層が前記転送ゲート電極から離間して形成されている。
【００１３】
上記の本発明の固体撮像装置は、半導体基板の複数の画素が集積されてなる受光面の画素ごとに区分されたフォトダイオード領域におけるフォトダイオードと、フォトダイオードに生成及び蓄積される信号電荷または信号電荷に応じた電圧を読み取る信号読み取り部を有する。
上記のフォトダイオードは、半導体基板に形成された第１導電型の第１半導体層と、第１半導体層上に半導体基板に対して凸状に形成され、半導体基板の表面と平行な面における断面の面積が半導体基板から遠くなるにつれて小さくなる形状を有する第１導電型の第２半導体層と、第２半導体層の表面に形成された第２導電型の第３半導体層とを有する。
上記の信号読み取り部は、フォトダイオードに隣接する領域の半導体基板上に形成された転送ゲート電極と、転送ゲート電極のフォトダイオードとは反対側における半導体基板中に形成されたフローティングディフュージョンとを有する。
ここで、第２半導体層及び第３半導体層が転送ゲート電極から離間して形成されている。
【００１４】
好適には、光吸収層である第２半導体層が、シリコンよりバンドギャップが小さい材料から形成する。例えば、Ｇｅ，Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１），ＩｎＧａＡｓ，ＧａＡｓ，ＩｎＰ，ＩｎＳｂ，Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２，Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２，またはＣｕＩｎＳ２から形成されている。これらの材料は、特に赤色の波長領域においてシリコンより光吸収係数が大きい。
【００１５】
本発明の固体撮像装置の製造方法は、半導体基板の複数の画素が集積されてなる受光面の前記画素ごとに区分されたフォトダイオード領域において、前記半導体基板に第１導電型の第１半導体層を形成する工程と、前記フォトダイオードと離間した前記半導体基板中にフローティングディフュージョンを形成する工程と、前記フォトダイオードと前記フローティングディフュージョンの間の領域の前記半導体基板上に転送ゲート電極を形成する工程と、前記第１半導体層上に前記半導体基板に対して凸状に、前記半導体基板の表面と平行な面における断面の面積が前記半導体基板から遠くなるにつれて小さくなる形状を有する第１導電型の第２半導体層を形成する工程と、前記第２半導体層の表面に第２導電型の第３半導体層を形成する工程とを有し、前記第１半導体層を形成する工程、前記第２半導体層を形成する工程及び前記第３半導体層を形成する工程によりフォトダイオードを形成し、前記転送ゲート電極を形成する及び前記フローティングディフュージョンを形成する工程により前記フォトダイオードに生成及び蓄積される信号電荷または前記信号電荷に応じた電圧を読み取る信号読み取り部を形成し、前記第２半導体層を形成する工程及び前記第３半導体層を形成する工程において、前記第２半導体層及び前記第３半導体層を前記転送ゲート電極から離間して形成する。
【００１６】
好適には、光吸収層である第２半導体層を、シリコンよりバンドギャップが小さい材料から形成する。例えば、Ｇｅ，Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１），ＩｎＧａＡｓ，ＧａＡｓ，ＩｎＰ，ＩｎＳｂ，Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２，Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２，またはＣｕＩｎＳ２から形成する。これらの材料は、特に赤色の波長領域においてシリコンより光吸収係数が大きい。
【００１７】
上記の本発明の固体撮像装置の製造方法は、半導体基板の複数の画素が集積されてなる受光面の画素ごとに区分されたフォトダイオード領域において、半導体基板に第１導電型の第１半導体層を形成する。
また、フォトダイオードと離間した半導体基板中にフローティングディフュージョンを形成する。
次に、フォトダイオードとフローティングディフュージョンの間の領域の半導体基板上に転送ゲート電極を形成する。
次に、第１半導体層上に半導体基板に対して凸状に、半導体基板の表面と平行な面における断面の面積が半導体基板から遠くなるにつれて小さくなる形状を有する第１導電型の第２半導体層を形成し、第２半導体層の表面に第２導電型の第３半導体層を形成する。
上記の第１半導体層を形成する工程、第２半導体層を形成する工程及び第３半導体層を形成する工程によりフォトダイオードを形成し、転送ゲート電極を形成する及びフローティングディフュージョンを形成する工程によりフォトダイオードに生成及び蓄積される信号電荷または信号電荷に応じた電圧を読み取る信号読み取り部を形成する。
ここで、第２半導体層を形成する工程及び第３半導体層を形成する工程において、第２半導体層及び第３半導体層を転送ゲート電極から離間して形成する。
【００１８】
本発明のカメラは、受光面に複数の画素が集積されてなる固体撮像装置と、前記固体撮像装置の撮像部に入射光を導く光学系と、前記固体撮像装置の出力信号を処理する信号処理回路とを有し、前記固体撮像装置は、半導体基板の複数の画素が集積されてなる受光面の前記画素ごとに区分されたフォトダイオード領域において、前記半導体基板に形成された第１導電型の第１半導体層と、前記第１半導体層上に前記半導体基板に対して凸状に形成され、前記半導体基板の表面と平行な面における断面の面積が前記半導体基板から遠くなるにつれて小さくなる形状を有する第１導電型の第２半導体層と、前記第２半導体層の表面に形成された第２導電型の第３半導体層とを有するフォトダイオードと、前記フォトダイオードに隣接する領域の前記半導体基板上に形成された転送ゲート電極と、前記転送ゲート電極の前記フォトダイオードとは反対側における前記半導体基板中に形成されたフローティングディフュージョンとを有し、前記フォトダイオードに生成及び蓄積される信号電荷または前記信号電荷に応じた電圧を読み取る信号読み取り部とを有し、前記第２半導体層及び前記第３半導体層が前記転送ゲート電極から離間して形成されている。
【００１９】
上記の本発明のカメラは、受光面に複数の画素が集積されてなる固体撮像装置と、固体撮像装置の撮像部に入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路とを有し、固体撮像装置は上記の構成の固体撮像装置とする。
【発明の効果】
【００２０】
本発明の固体撮像装置は、フォトダイオードを構成するエピタキシャル成長による半導体層が転送ゲート電極から離間して形成されており、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【００２１】
本発明の固体撮像装置の製造方法は、フォトダイオードを構成するエピタキシャル成長による半導体層を転送ゲート電極から離間して形成するので、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【００２２】
本発明のカメラは、カメラを構成する固体撮像装置において、フォトダイオードを構成するエピタキシャル成長による半導体層が転送ゲート電極から離間して形成されており、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【図面の簡単な説明】
【００２３】
【図１】図１は本発明の第１実施形態に係る固体撮像装置の平面図である。
【図２】図２は本発明の第１実施形態に係る固体撮像装置の断面図である。
【図３】図３は本発明の第１実施形態に係る固体撮像装置の要部を拡大した模式断面図である。
【図４】図４（ａ）及び図４（ｂ）は本発明の第１実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図５】図５（ａ）及び図５（ｂ）は本発明の第１実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図６】図６（ａ）及び図６（ｂ）は本発明の第１実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図７】図７（ａ）及び図７（ｂ）は本発明の第１実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図８】図８（ａ）及び図８（ｂ）は本発明の第１実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図９】図９（ａ）及び図９（ｂ）は本発明の第１実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図１０】図１０は本発明の第１変形例に係る固体撮像装置の要部を拡大した模式断面図である。
【図１１】図１１（ａ）及び図１１（ｂ）は本発明の第１変形例に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図１２】図１２は本発明の第２実施形態に係る固体撮像装置の断面図である。
【図１３】図１３（ａ）及び図１３（ｂ）は本発明の第２実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図１４】図１４（ａ）及び図１４（ｂ）は本発明の第２実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図１５】図１５は本発明の第３実施形態に係る固体撮像装置の断面図である。
【図１６】図１６は本発明の第４実施形態に係る固体撮像装置の平面図である。
【図１７】図１７は本発明の第４実施形態に係る固体撮像装置の断面図である。
【図１８】図１８（ａ）及び図１８（ｂ）は本発明の第４実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図１９】図１９（ａ）及び図１９（ｂ）は本発明の第４実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図２０】図２０（ａ）及び図２０（ｂ）は本発明の第４実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図２１】図２１は本発明の第５実施形態に係る固体撮像装置の断面図である。
【図２２】図２２（ａ）及び図２２（ｂ）は本発明の第５実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図２３】図２３（ａ）及び図２３（ｂ）は本発明の第５実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図２４】図２４は本発明の第６実施形態に係る固体撮像装置の断面図である。
【図２５】図２５（ａ）〜図２５（ｃ）は本発明の第６実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図２６】図２６（ａ）及び図２６（ｂ）は本発明の第６実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図２７】図２７（ａ）〜図２７（ｄ）は本発明の第２変形例に係る模式図である。
【図２８】図２８は本発明の第７実施形態に係る固体撮像装置の模式断面図である。
【図２９】図２９は本発明の第８実施形態に係るカメラの概略構成図である。
【発明を実施するための形態】
【００２４】
以下に、本発明に係る固体撮像装置とその製造方法並びに当該固体撮像装置を備えたカメラの実施の形態について、図面を参照して説明する。
【００２５】
尚、説明は以下の順序で行う。
１．第１実施形態（基本構成の固体撮像装置とその製造方法）
２．第１変形例（曲面形状のエピタキシャル半導体層を有する固体撮像装置と製造方法）
３．第２実施形態（ｉｎ−ｓｉｔｕ  Ｂドープエピタキシャル成長により形成されたｐ型半導体層を有する固体撮像装置とその製造方法）
４．第３実施形態（エピタキシャル成長により形成されたシリコンよりバンドギャップが小さい材料の層を有する固体撮像装置とその製造方法）
５．第４実施形態（長波長画素（赤画素）のフォトダイオード領域に形成された凹部（リセス）にシリコンよりバンドギャップが小さい材料の層を有する固体撮像装置とその製造方法）
６．第５実施形態（フォトダイオード領域及びＰＭＯＳのソースドレイン領域に形成された凹部（リセス）にシリコンよりバンドギャップが小さい材料の層を有する固体撮像装置とその製造方法）
７．第６実施形態（Ｇｅ基板を用いた固体撮像装置とその製造方法）
８．第２変形例（組成が連続的に変化するＳｉ−Ｇｅ層を有する固体撮像装置）
９．第７実施形態（光導波路を有する固体撮像装置）
１０．第８実施形態（固体撮像装置を備えたカメラ）
【００２６】
＜第１実施形態＞
［固体撮像装置の構成］
図１は本実施形態に係る固体撮像装置の受光面における４画素分に相当する領域の平面図である。
例えば、半導体基板の複数の画素が集積されてなる受光面の画素ごとに区分されたフォトダイオード領域において、フォトダイオード（ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４）が形成されている。
フォトダイオードに隣接する領域の半導体基板上に転送ゲート電極（ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４）が形成されている。
転送ゲート電極（ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４）のフォトダイオード（ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４）とは反対側における半導体基板中にフローティングディフュージョンＦＤが形成されている。
フローティングディフュージョンＦＤは、例えば領域に区分されて不純物濃度が異なる第１フローティングディフュージョンＦＤ１及び第２フローティングディフュージョンＦＤ２からなる。
転送ゲート電極（ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４）及びフローティングディフュージョンＦＤから、フォトダイオード（ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４）に生成及び蓄積される信号電荷または信号電荷に応じた電圧を読み取る信号読み取り部が構成される。
【００２７】
図２は、複数の画素が集積されてなり、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの模式断面図である。
図面上、画素領域の周辺回路などを構成するロジック領域ＡＬＧを示す。画素領域は、フォトダイオード領域ＡＰＤ、転送ゲート電極領域ＡＴＧ及びフローティングディフュージョン領域ＡＦＤを示す。
また、図２中の画素領域に相当するＡ−Ｂの断面図は図１のＡ−Ｂにおける断面に相当する。
図２中のロジック領域ＡＬＧに相当するＣ−Ｄの断面図は図１には示されていない領域に相当する。
【００２８】
例えばシリコンからなる半導体基板１０の複数の画素が集積されてなる受光面の画素ごとに区分されたフォトダイオード領域ＡＰＤにおいて、半導体基板に形成されたｎ型の第１半導体層１３が形成されている。
フォトダイオード領域ＡＰＤは、例えばＳＴＩ（shallow trench isolation）型の素子分離絶縁膜あるいはｐ＋型半導体層１５などで区分されている。
上記のｎ型の第１半導体層１３上に半導体基板１０に対して凸状の形状のｎ型の第２半導体層２４ａが形成されている。第２半導体層２４ａは、例えばシリコンからなる。また、ｎ型の第２半導体層２４ａの表面にｐ型の第３半導体層２５が形成されている。
ｎ型の第１半導体層１３、ｎ型の第２半導体層２４ａ及びｐ型の第３半導体層２５から、ＨＡＤ（hole accumulated diode）構造のフォトダイオードが構成されている。
【００２９】
図２中のａの断面でのｎ型の第２半導体層２４ａのレイアウト及びｂの断面でのｎ型の第２半導体層２４ａのレイアウトが図１中の一点鎖線ａ及び二点鎖線ｂで示されている。
上記のように、ｎ型の第２半導体層２４ａは、半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する。
【００３０】
また、例えば、フォトダイオードに隣接する領域である転送ゲート電極領域ＡＴＧにおける半導体基板１０上にゲート絶縁膜２１ａを介して転送ゲート電極２２ａが形成されている。
また、転送ゲート電極２２ａの両側部に第１サイドウォール絶縁膜３０ａ及び第２サイドウォール絶縁膜３１ａからなるサイドウォール絶縁膜が形成されている。
【００３１】
さらに、転送ゲート電極２２ａのフォトダイオードとは反対側におけるフローティングディフュージョン領域ＡＦＤにおける半導体基板１０中に、ｎ型半導体層であるフローティングディフュージョン１４が形成されている。
【００３２】
フローティングディフュージョン１４上に半導体基板１０に対して凸状の形状のｎ型の第４半導体層２４ｂが形成されている。第４半導体層２４ｂは、例えばシリコンからなる。
ｎ型の第４半導体層２４ｂは、ｎ型の第２半導体層２４ａと同様に、半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する。
【００３３】
上記の転送ゲート電極２２ａとフローティングディフュージョン１４によりフォトダイオードに生成及び蓄積される信号電荷または信号電荷に応じた電圧を読み取る信号読み取り部が構成されている。
【００３４】
本実施形態においては、ｎ型の第２半導体層２４ａ及びｐ型の第３半導体層２５が転送ゲート電極２２ａ並びにその側壁に形成されているサイドウォール絶縁膜（３０ａ，３１ａ）から離間して形成されている。
これは、例えばｎ型の第２半導体層２４ａがファセットエピタキシャル成長により形成された層であり、上記の半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有することによるものである。
【００３５】
本実施形態の固体撮像装置は、フォトダイオードを構成するエピタキシャル成長による半導体層が転送ゲート電極及びその側壁に形成されたサイドウォール絶縁膜から離間して形成されており、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【００３６】
また、ｎ型の第４半導体層２４ｂが転送ゲート電極２２ａ並びにその側壁に形成されているサイドウォール絶縁膜（３０ａ，３１ａ）から離間して形成されている。
これは、例えばｎ型の第４半導体層２４ｂがファセットエピタキシャル成長により形成された層であり、上記の半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有することによるものである。
【００３７】
従来技術では、フローティングディフュージョン領域上にエピタキシャル成長で形成されたシリコン層がサイドウォール絶縁膜を介して転送ゲート電極に近接する構成となる。
従って、シリコン層と転送ゲート電極との間の寄生容量が大きくなってしまい、光電変換効率が低下するといった問題も生じる。
【００３８】
本実施形態では、フローティングディフュージョンを構成するエピタキシャル成長による半導体層が転送ゲート電極及びその側壁に形成されたサイドウォール絶縁膜から離間して形成されている。半導体層と転送ゲート電極との間の寄生容量が大きくなって生じる光電変換効率の低下を抑制できる。
【００３９】
上記のフォトダイオード領域ＡＰＤ、転送ゲート電極領域ＡＴＧ及びフローティングディフュージョン領域ＡＦＤにおいて全面に、例えば酸化シリコンからなる第１層間絶縁膜３４が形成されている。その上層に、窒化シリコンからなる第２層間絶縁膜３５、酸化シリコンからなる第３層間絶縁膜３６が形成されている。
第１層間絶縁膜３４、第２層間絶縁膜３５及び第３層間絶縁膜３６を貫通して転送ゲート電極２２ａに達するコンタクトが開口されており、プラグ２８ａが埋め込まれ、その上層に上層配線２９ａが形成されている。
【００４０】
同様に、第１層間絶縁膜３４、第２層間絶縁膜３５及び第３層間絶縁膜３６を貫通してｎ型の第４半導体層２４ｂに達するコンタクトが開口されており、プラグ２８ｂが埋め込まれ、その上層に上層配線２９ｂが形成されている。
上記のようにして、画素領域からなる受光面が形成されている。
【００４１】
一方、半導体基板１０の受光面と異なる領域に、ロジック領域ＡＬＧが形成されている。
ロジック領域ＡＬＧにおいて、例えば、ＳＴＩ型の素子分離絶縁膜１２で区分された半導体基板１０のｐ型領域にチャネル形成領域が形成され、その上層にゲート絶縁膜２１ｂを介してゲート電極２２ｂが形成されている。
その両側部には、第１サイドウォール絶縁膜３０ｂ及び第２サイドウォール絶縁膜３１ｂからなるサイドウォール絶縁膜が形成されている。
サイドウォール絶縁膜の下部における半導体基板１０中に、ｎ型のエクステンション領域１６が形成され、その側部における半導体基板１０中にｎ型のソースドレイン領域１７が形成されている。
【００４２】
ｎ型のソースドレイン領域１７上に半導体基板１０に対して凸状の形状のｎ型の第５半導体層２４ｃが形成されている。第５半導体層２４ｃは、例えばシリコンからなる。
ｎ型の第５半導体層２４ｃは、ｎ型の第２半導体層２４ａと同様に、半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する。
【００４３】
また、ｎ型の第５半導体層２４ｃの上面に高融点金属シリサイド層２６が形成されている。
また、ゲート電極２２ｂの上面にも同様に高融点金属シリサイド層２７が形成されている。
【００４４】
上記のロジック領域ＡＬＧにおいて全面に、例えば酸化シリコンからなる第３層間絶縁膜３６が形成されている。
第３層間絶縁膜３６を貫通してｎ型の第５半導体層２４ｃに接続する高融点金属シリサイド層２６に達するコンタクトが開口されており、プラグ２８ｃが埋め込まれ、その上層に上層配線２９ｃが形成されている。
第３層間絶縁膜３６を貫通してゲート電極２２ｂに接続する高融点金属シリサイド層２７に達するコンタクトが開口されており、プラグ２８ｄが埋め込まれ、その上層に上層配線２９ｄが形成されている。
上記のようにして、ＭＯＳトランジスタが構成されており、これらを含む周辺回路を構成するロジック領域が形成されている。
上記においてはＮＭＯＳトランジスタについて示したがこれに限らず、ＰＭＯＳトランジスタに適用可能であり、また、ＮＭＯＳとＰＭＯＳの両者に適用可能である。
【００４５】
上記のロジック領域ＡＬＧに形成されているＭＯＳトランジスタのソースドレイン領域は、図２に示すように、端部においてはある程度の深さまで達するが、中央領域のほとんどにおいて、比較的浅い拡散層から形成されている。
これは、後述のようにｎ型の第５半導体層２４ｃを通してイオン注入させていることにより、ｎ型の第５半導体層２４ｃの形状がソースドレイン領域のプロファイルに転写されたものである。
上記構造のソースドレインを有することは、ＭＯＳトランジスタの微細化に伴う短チャネル効果の抑制などに効果がある。
【００４６】
図３は、本実施形態に係る固体撮像装置の要部を拡大した模式断面図である。
ｎ型の第２半導体層２４ａが、上記のように半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する凸状に形状であることは、光を集光するレンズの作用を有する。
ｎ型の第２半導体層２４ａ及びその上層のｐ型の第３半導体層２５の表面が半導体基板１０の表面に対して斜めのファセット面を有する形状である。このために光学的に光Ｌを元の光の進行方向Ｌｔから屈折光Ｌｒの進行方向へ屈折させる。即ち、フォトダイオード領域側に屈折させる作用を有する。
上記のように、光の集光性を向上させることができる。
【００４７】
また、ｎ型の第２半導体層２４ａ及びｐ型の第３半導体層２５とサイドウォール絶縁膜（３０ａ，３１ａ）の間の距離ｄを確保することができる。
これにより、ｎ型の第２半導体層２４ａ及びｐ型の第３半導体層２５に生じる結晶欠陥を低減し、画素特性の悪化を回避できる。
また、フローティングディフュージョン１４の領域でも同様の構造となっており、ｎ型の第４半導体層２４ｂと転送ゲート電極との間の寄生容量が大きくなって生じる光電変換効率の低下を抑制できる。
【００４８】
［固体撮像装置の製造方法］
次に、本実施形態に係る固体撮像装置の製造方法について図４〜９を参照して説明する。
まず、図４（ａ）に示すように、ハードマスクを用いて半導体基板１０にトレンチを所定の深さで形成し、酸化シリコンを埋め込んで、画素領域におけるＳＴＩ型の素子分離絶縁膜１１及びロジック領域におけるＳＴＩ型の素子分離絶縁膜１２を形成する。
画素領域におけるＳＴＩ型の素子分離絶縁膜１１は、例えば２０〜５０ｎｍ程度の膜厚である。ロジック領域におけるＳＴＩ型の素子分離絶縁膜１２は、１００〜２００ｎｍ程度の膜厚である。
次に、例えばＣＶＤ（Chemical Vapor Deposition）法により全面に酸化シリコンを堆積させ、スクリーン絶縁膜２０を形成する。
【００４９】
次に、図４（ｂ）に示すように、所定の領域を開口するレジスト膜をパターン形成し、ｎ型不純物あるいはｐ型不純物をイオン注入する。これにより、フォトダイオード領域ＡＰＤにおいてｎ型の第１半導体層１３を形成する。また、フローティングディフュージョン領域ＡＦＤにおいてｎ型半導体層であるフローティングディフュージョン１４を形成する。また、ｐ＋型半導体層１５及びその他のｐ型ウェル及びｎ型ウェルなどを形成する。
また、ロジック領域ＡＬＧにおいても必要に応じてチャネル形成領域などに不純物をイオン注入する。
例えば、ｎ型の第１半導体層１３は、Ｐを５００〜８００ｋｅＶのエネルギーで１．０×１０１２（／ｃｍ２）のドーズ量で注入する。
例えば、ｐ型ウェルは、Ｂを２３０ｋｅＶのエネルギーで２．０×１０１３（／ｃｍ２）のドーズ量で注入する。
例えば、ｎ型ウェルは、Ｐを５００ｋｅＶのエネルギーで３．０×１０１３（／ｃｍ２）のドーズ量で注入する。
例えば、ＮＭＯＳトランジスタのチャネル形成領域は、Ｂを２０ｋｅＶのエネルギーで１．０×１０１３（／ｃｍ２）のドーズ量で注入する。
例えば、ＰＭＯＳトランジスタのチャネル形成領域は、Ｐを５０ｋｅＶのエネルギーで６．０×１０１２（／ｃｍ２）のドーズ量で注入する。
【００５０】
次に、図５（ａ）に示すように、スクリーン絶縁膜２０を除去する。次に、例えば熱酸化法などによりゲート絶縁膜となる酸化シリコンを２ｎｍの膜厚で形成し、ＣＶＤ法によりゲート電極となるポリシリコンを形成し、その上層に窒化シリコンを形成し、転送ゲート電極のパターンに加工する。上記により、転送ゲート電極領域ＡＴＧに、ゲート絶縁膜２１ａ、転送ゲート電極２２ａ、窒化シリコン膜２３ａを形成する。転送ゲート電極２２ａの側壁表面に適宜２ｎｍ程度の不図示の酸化シリコン膜を形成する。
ロジック領域ＡＬＧにおいても、同様に、トランジスタを構成するゲート絶縁膜２１ｂ及びゲート電極２２ｂ並びに窒化シリコン膜２３ｂを形成する。ゲート電極２２ｂの側壁表面に適宜２ｎｍ程度の不図示の酸化シリコン膜を形成する。
【００５１】
次に、図５（ｂ）に示すように、ロジック領域ＡＬＧにおいてゲート電極２２ｂをマスクとしてｐ型不純物をイオン注入し、エクステンション領域１６を形成する。
例えば、Ａｓを１．５ｋｅＶのエネルギーで６．０×１０１４（／ｃｍ２）のドーズ量で注入する。
また、必要に応じて斜め方向のイオン注入によりＨａｌｏと称せられる不純物領域を形成する。
例えば、ＢＦ２を４０ｋｅＶのエネルギーで２．０×１０１５（／ｃｍ２）のドーズ量で注入し、あるいは、Ａｓを５０ｋｅＶのエネルギーで２．０×１０１３（／ｃｍ２）のドーズ量で注入する。
【００５２】
次に、図６（ａ）に示すように、例えばＣＶＤ法により全面に酸化シリコン膜を１０ｎｍで形成し、窒化シリコン膜を２０ｎｍで形成し、酸化シリコン膜を３５ｎｍで形成し、全面にエッチバックする。これにより、転送ゲート電極２２ａの両側部に、第１サイドウォール絶縁膜３０ａ、第２サイドウォール絶縁膜３１ａ、第３サイドウォール絶縁膜３２ａを形成する。
上記において、同様に、ロジック領域ＡＬＧのゲート電極２２ｂの両側部に、第１サイドウォール絶縁膜３０ｂ、第２サイドウォール絶縁膜３１ｂ、第３サイドウォール絶縁膜３２ｂを形成する。
ｐ＋型半導体層１５上に第１絶縁膜３０ｃ、第２絶縁膜３１ｃ及び第３絶縁膜３２ｃが残されるようにする。
サイドウォール絶縁膜を形成する際には、フォトダイオード上へのダメージを低減する必要があり、例えば、外側の酸化シリコン膜と窒化シリコン膜はドライエッチングで除去し、内側の酸化シリコン膜をウェットエッチングで除去する方法が考えられる。
また、ｐ＋型半導体層１５の部分は、レジストパターニングをすることにより、サイドウォール絶縁膜の材料が残るようにする。その理由としては、後のエピタキシャル成長工程においてｐ＋型半導体層１５の領域にエピタキシャル成長させないためである。
【００５３】
次に、図６（ｂ）に示すように、シリコンの半導体基板１０の表面の自然酸化膜を除去する為、ＤＨＦ処理を行う。このとき、第３サイドウォール絶縁膜（３２ａ，３２ｂ）及び第３絶縁膜３２ｃも同時に除去される。
【００５４】
次に、図７（ａ）に示すように、上記のＤＨＦ洗浄の直後に、ファセット面を有するようにシリコンを選択的にエピタキシャル成長させる。これにより、フォトダイオード領域ＡＰＤに第２半導体層２４ａを形成する。また、フローティングディフュージョン領域ＡＦＤにおいて第４半導体層２４ｂを形成する。また、ロジック領域ＡＬＧのソースドレイン領域となる領域上に第５半導体層２４ｃを形成する。
上記のエピタキシャル成長は、条件によってファセット面の角度を変化させたり、複数の面方位を形成する事ができる。
例えば、成長温度：７５０℃、圧力：１０Ｔｏｒｒ、ガス：ＳｉＨ２Ｃｌ２（１００ｓｃｃｍ）及びＨＣＬ（２５ｓｃｃｍ）、ホウ素濃度：Ｂ２Ｈ６を用いて１４０ｓｃｃｍとして形成する。
【００５５】
次に、図７（ｂ）に示すように、所定の領域を開口するレジスト膜をパターン形成し、ｎ型不純物あるいはｐ型不純物をイオン注入する。これにより、ロジック領域ＡＬＧにおいてソースドレイン領域１７を形成する。
ソースドレイン領域１７は、第５半導体層２４ｃの形状がプロファイルに転写され、端部においてはある程度の深さまで達するが、中央領域のほとんどにおいて、比較的浅いプロファイルとなる。
また、エピタキシャル成長による第２半導体層２４ａ、第４半導体層２４ｂなどにも適宜ｎ型不純物をイオン注入する。
例えば、ＮＭＯＳトランジスタのソースドレイン領域は、Ｐを２０ｋｅＶのエネルギーで４．０×１０１５（／ｃｍ２）のドーズ量で注入する。ＰＭＯＳトランジスタのソースドレイン領域は、Ｂを４ｋｅＶのエネルギーで４．０×１０１５（／ｃｍ２）のドーズ量で注入する。
例えば、第２半導体層２４ａなどには、Ａｓを１００〜３００ｋｅＶのエネルギーで１．０×１０１２〜２．０×１０１２（／ｃｍ２）のドーズ量で注入する。
【００５６】
次に、図８（ａ）に示すように、窒化シリコン膜２３ａ及び窒化シリコン膜２３ｂを除去する。
次に、図８（ｂ）に示すように、フォトダイオード領域ＡＰＤを開口するレジスト膜３３をパターン形成し、ｐ型不純物をイオン注入して、第２半導体層２４ａの表層部にｐ型の第３半導体層２５を形成する。
例えば、Ｂを３ｋｅＶのエネルギーで１．０×１０１３（／ｃｍ２）のドーズ量で注入する。
次に、不純物イオンの活性化のためのスパイクアニール処理を行う。例えば、ＲＴＡ（Rapid Thermal Annealing）処理で１０００〜１０７０℃の処理とする。
【００５７】
次に、図９（ａ）に示すように、例えばＣＶＤ法により全面に酸化シリコンを堆積して第１層間絶縁膜３４を形成し、次に、窒化シリコンを堆積して第２層間絶縁膜３５を形成する。
【００５８】
次に、図９（ｂ）に示すように、例えばロジック領域ＡＬＧを開口するレジスト膜をパターン形成し、ドライエッチング処理及びウェットエッチング処理を行ってロジック領域ＡＬＧの第１層間絶縁膜３４及び第２層間絶縁膜３５を除去する。
上層の窒化シリコンと下層の酸化シリコンの一部は、ドライエッチング処理で除去し、残った酸化シリコンはウェットエッチング処理で除去するのが好ましい。
この方法を用いれば、ドライエッチングによるロジック領域ＡＬＧのシリコンへのダメージを抑制することができるからである。
しかし、ウェットエッチングを用いなくても、致命的な問題が起こることはない。
【００５９】
次に、ロジック領域ＡＬＧの開口を行った後、ＣｏやＮｉなどをスパッタリング法で２〜８ｎｍの膜厚で堆積し、シリサイド化処理を行うことで、高融点金属シリサイド層を自己整合的に形成する。いわゆるサリサイド層を形成する。ここでは、ｎ型の第５半導体層２４ｃの上面に高融点金属シリサイド層２６を形成し、ゲート電極２２ｂの上面に高融点金属シリサイド層２７を形成する。未反応の高融点金属は除去する。
【００６０】
次に、例えばＣＶＤ法により全面に酸化シリコン膜を５００〜７００ｎｍの膜厚で堆積して第３層間絶縁膜３６を形成し、ＣＭＰ（Chemical Mechanical Polishing）処理で平坦化する。
上記の後、例えば、第３層間絶縁膜３６を貫通して転送ゲート電極２２ａなどに達するコンタクトを開口し、Ｔｉ（３０ｎｍ）／ＴｉＮ（１０ｎｍ）などからなる不図示のバリアメタル膜を形成し、Ｗなどからなるプラグ（２８ａ，２８ｂ、２８ｃ）を形成する。
上記のプラグ（２８ａ，２８ｂ、２８ｃ）に接続して、上層配線（２９ａ，２９ｂ，２９ｃ）を形成する。
以上で、図２に示す構成の固体撮像装置を製造することができる。
【００６１】
上記の後、必要に応じて、通常用いられている方法により、配線や導波路、オンチップレンズ及びカラーフィルタなどを形成する。
【００６２】
本実施形態の固体撮像装置の製造方法は、フォトダイオードを構成するエピタキシャル成長による半導体層を転送ゲート電極及びサイドウォール絶縁膜から離間して形成するので、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【００６３】
また、フローティングディフュージョンを構成するエピタキシャル成長による半導体層を転送ゲート電極及びサイドウォール絶縁膜から離間して形成するので、半導体層と転送ゲート電極との間の寄生容量が大きくなって生じる光電変換効率の低下を抑制できる。
【００６４】
＜第１変形例＞
［曲面形状のエピタキシャル半導体層を有する固体撮像装置の構成］
図１０は、本変形例に係る固体撮像装置の要部を拡大した模式断面図である。
図３に対して、エピタキシャル成長による第２半導体層２４ａの角部が除去されて曲面形状となり、よりレンズ形状に近づいた形状となっている。
上記の曲面形状の第２半導体層２４ａの上層に第３半導体層２５が形成されている。
【００６５】
［固体撮像装置の製造方法］
図１１（ａ）及び（ｂ）は、本変形例の製造方法の製造工程を示す模式断面図である。
図７（ｂ）に示す工程までを上述のように行い、図１１（ａ）に示すように表面の酸化処理を行う。これにより、酸化シリコン膜２４ｄは第２半導体層２４ａの角部近傍で厚く形成される。このため、第２半導体層２４ａの表面は曲面形状となる。
次に、図１１（ｂ）に示すように、ＤＨＦ処理などを行うことで酸化シリコン膜２４ｄを除去する。
上記の後は、上述の第１実施形態と同様に行うことができる。
【００６６】
＜第２実施形態＞
［ｉｎ−ｓｉｔｕ  Ｂドープエピタキシャル成長によるｐ型半導体層を有する固体撮像装置の構成］
図１２は、本発明の第２実施形態に係る固体撮像装置の断面図である。
ｐ型の第３半導体層２５ａは、ｉｎ−ｓｉｔｕ  Ｂドープエピタキシャル成長により形成された層である。
また、画素領域において、酸化シリコンの第１層間絶縁膜３７、窒化シリコンの第２層間絶縁膜３８、窒化シリコンの第３層間絶縁膜３９、酸化シリコンの第４層間絶縁膜４０が形成されている。
上記を除いて、実質的に第１実施形態の固体撮像装置と同様の構成である。
【００６７】
本実施形態の固体撮像装置は、フォトダイオードを構成するエピタキシャル成長による半導体層が転送ゲート電極及びその側壁に形成されたサイドウォール絶縁膜から離間して形成されており、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【００６８】
特に、ｉｎ−ｓｉｔｕ  Ｂドープエピタキシャル成長によるｐ型の第３半導体層２５ａは、イオン注入などで不純物拡散により形成される場合のｐ型半導体層より不純物の拡散が非常に小さい。よって、通常のイオン注入による方法に比べて、Ｑｓを向上させることができる。
【００６９】
本実施形態の固体撮像装置は、フォトダイオードを構成するエピタキシャル成長による半導体層が転送ゲート電極及びその側壁に形成されたサイドウォール絶縁膜から離間して形成されており、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【００７０】
本実施形態の固体撮像装置では、フローティングディフュージョンを構成するエピタキシャル成長による半導体層が転送ゲート電極及びその側壁に形成されたサイドウォール絶縁膜から離間して形成されている。半導体層と転送ゲート電極との間の寄生容量が大きくなって生じる光電変換効率の低下を抑制できる。
【００７１】
［固体撮像装置の製造方法］
次に、本実施形態に係る固体撮像装置の製造方法について図１３及び１４を参照して説明する。
まず、第１実施形態の図８（ａ）に示す工程まで第１実施形態と同様にして行う。
次に、図１３（ａ）に示すように、例えばＣＶＤ法により全面に酸化シリコンを堆積して第１層間絶縁膜３７を形成し、次に、窒化シリコンを堆積して第２層間絶縁膜３８を形成する。
【００７２】
次に、図１３（ｂ）に示すように、フォトダイオード領域ＡＰＤを開口する不図示のレジスト膜をパターン形成し、フォトダイオード領域ＡＰＤの第１層間絶縁膜３７と第２層間絶縁膜３８を除去する。
例えば、フォトダイオードへのダメージを低減するために、窒化シリコンの第２層間絶縁膜３８はドライエッチングによって、酸化シリコンの第１層間絶縁膜３７はウェットエッチングで処理することが好ましい。
次に、ｉｎ−ｓｉｔｕ  Ｂドープエピタキシャル成長によって第２半導体層２４ａの表層にｐ型の第３半導体層２５ａをｉｎ−ｓｉｔｕで形成する。
第３半導体層２５ａは、１．０×１０１７（１／ｃｍ３）の不純物濃度、５ｎｍの膜厚とする。
なお、第３半導体層２５ａは、半導体基板のｐ型のウェルに接続するように設計されている。
次に、不純物の活性化のためのスパイクアニール処理を行う。例えば、ＲＴＡ処理で１０００〜１０７０℃の処理とする。
【００７３】
次に、図１４（ａ）に示すように、例えばＣＶＤ法により全面に窒化シリコンを堆積して第３層間絶縁膜３９を形成する。
【００７４】
次に、図１４（ｂ）に示すように、例えばロジック領域ＡＬＧを開口するレジスト膜をパターン形成し、ドライエッチング処理及びウェットエッチング処理を行ってロジック領域ＡＬＧの第１層間絶縁膜３７、第２層間絶縁膜３８及び第３層間絶縁膜３９を除去する。
【００７５】
次に、ロジック領域ＡＬＧのｎ型の第５半導体層２４ｃの上面に高融点金属シリサイド層２６を形成し、ゲート電極２２ｂの上面に高融点金属シリサイド層２７を形成する。未反応の高融点金属は除去する。
以降の工程は第１実施形態と同様に行うことができる。
以上で、図１２に示す構成の固体撮像装置を製造することができる。
【００７６】
本実施形態の固体撮像装置の製造方法は、フォトダイオードを構成するエピタキシャル成長による半導体層を転送ゲート電極及びサイドウォール絶縁膜から離間して形成するので、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【００７７】
また、フローティングディフュージョンを構成するエピタキシャル成長による半導体層を転送ゲート電極及びサイドウォール絶縁膜から離間して形成するので、半導体層と転送ゲート電極との間の寄生容量が大きくなって生じる光電変換効率の低下を抑制できる。
【００７８】
＜第３実施形態＞
［固体撮像装置の構成］
本実施形態に係る固体撮像装置の受光面における平面図は、第１実施形態に係る図１の平面図と実質的に同様である。
図１５は、複数の画素が集積されてなり、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの模式断面図である。
図面上、画素領域の周辺回路などを構成するロジック領域ＡＬＧを示す。画素領域は、フォトダイオード領域ＡＰＤ、転送ゲート電極領域ＡＴＧ及びフローティングディフュージョン領域ＡＦＤを示す。
また、図１５中の画素領域に相当するＡ−Ｂの断面図は図１のＡ−Ｂにおける断面に相当し、ロジック領域ＡＬＧに相当するＣ−Ｄの断面図は図１には示されていない領域に相当する。
【００７９】
ｎ型の第１半導体層１３上に半導体基板１０に対して凸状の形状のｎ型の第２半導体層２４ｄが形成されている。第２半導体層２４ｄは、シリコンよりバンドギャップが小さい材料から形成されている。例えば、Ｇｅ，Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１），ＩｎＧａＡｓ，ＧａＡｓ，ＩｎＰ，ＩｎＳｂ，Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２，Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２，ＣｕＩｎＳ２などから形成されている。Ｓｉ材料を光吸収層に使用する場合、赤外領域の感度が低いまたは感度をもたないという問題が発生することがある。上記の材料は、特に赤色の波長領域においてシリコンより光吸収係数が大きい。このため、これらの材料を用いたフォトダイオードは、赤色から赤外領域の光に対する感度が高いフォトダイオードとなる。
【００８０】
本実施形態においては、フローティングディフュージョン１４上に半導体基板１０に対して凸状の形状のｎ型の第４半導体層２４ｅが形成されている。第４半導体層２４ｅは、第２半導体層２４ｄと同様に、例えば、Ｇｅ，Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１），ＩｎＧａＡｓ，ＧａＡｓ，ＩｎＰまたはＩｎＳｂから形成されている。
また、ソースドレイン領域１７上に半導体基板１０に対して凸状の形状のｎ型の第５半導体層２４ｆが形成されている。第５半導体層２４ｆは、第２半導体層２４ｄと同様に、例えば、Ｇｅ，Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１），ＩｎＧａＡｓ，ＧａＡｓ，ＩｎＰ，ＩｎＳｂ，Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２，Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２，ＣｕＩｎＳ２などから形成されている。
上記を除いては、第１実施形態と同様の構成である。
【００８１】
図１５中のａの断面でのｎ型の第２半導体層２４ｄのレイアウト及びｂの断面でのｎ型の第２半導体層２４ｄのレイアウトは、図１中の一点鎖線ａ及び二点鎖線ｂで示された第１実施形態と同様のレイアウトである。
上記のように、ｎ型の第２半導体層２４ｄｄは、半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する。
【００８２】
本実施形態の固体撮像装置は、フォトダイオードを構成するエピタキシャル成長による半導体層が転送ゲート電極及びその側壁に形成されたサイドウォール絶縁膜から離間して形成されており、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【００８３】
本実施形態では、フローティングディフュージョンを構成するエピタキシャル成長による半導体層が転送ゲート電極及びその側壁に形成されたサイドウォール絶縁膜から離間して形成されている。半導体層と転送ゲート電極との間の寄生容量が大きくなって生じる光電変換効率の低下を抑制できる。
【００８４】
上記のロジック領域ＡＬＧに形成されているＭＯＳトランジスタのソースドレイン領域は、図１５に示すように、端部においてはある程度の深さまで達するが、中央領域のほとんどにおいて、比較的浅い拡散層から形成されている。
上記構造のソースドレインを有することは、ＭＯＳトランジスタの微細化に伴う短チャネル効果の抑制などに効果がある。
また、画像処理をする周辺回路のＭＯＳＦＥＴにＳｉ１−ｘＧｅｘ（０＜ｘ＜１）をエピタキシャル成長させることにより、そのＭＯＳＦＥＴの駆動電流を増加させることにより、周辺回路特性を改善し、画像処理能力を向上させることができる。また、周辺回路の面積を削減することができる。
【００８５】
＜第４実施形態＞
［固体撮像装置の構成］
図１６は本実施形態に係る固体撮像装置の受光面における４画素分に相当する領域の平面図である。
例えば、半導体基板の複数の画素が集積されてなる受光面の画素ごとに区分されたフォトダイオード領域において、フォトダイオード（ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４）が形成されている。
フォトダイオードに隣接する領域の半導体基板上に転送ゲート電極（ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４）が形成されている。
転送ゲート電極（ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４）のフォトダイオード（ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４）とは反対側における半導体基板中にフローティングディフュージョンＦＤが形成されている。
フローティングディフュージョンＦＤは、例えば領域に区分されて不純物濃度が異なる第１フローティングディフュージョンＦＤ１及び第２フローティングディフュージョンＦＤ２からなる。
転送ゲート電極（ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４）及びフローティングディフュージョンＦＤから、フォトダイオード（ＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４）に生成及び蓄積される信号電荷または信号電荷に応じた電圧を読み取る信号読み取り部が構成される。
【００８６】
ここで、フォトダイオードＰＤ１は赤色の光を感光する赤画素であり、赤色フィルタＲＦがフォトダイオードＰＤ１領域に形成されている。また、フォトダイオードＰＤ２，３は緑色の光を感光する緑画素であり、緑色フィルタＧＦがフォトダイオードＰＤ２，３領域に形成されている。また、フォトダイオードＰＤ４は青色の光を感光する青画素であり、青色フィルタＢＦがフォトダイオードＰＤ４領域に形成されている。
【００８７】
図１７は、複数の画素が集積されてなり、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの模式断面図である。
図面上、画素領域の周辺回路などを構成するロジック領域ＡＬＧを示す。画素領域は、フォトダイオード領域ＡＰＤ、転送ゲート電極領域ＡＴＧ及びフローティングディフュージョン領域ＡＦＤを示す。
また、図１７中の画素領域に相当するＡ−Ｂの断面図は図１６のＡ−Ｂにおける断面に相当する。
図１７中のロジック領域ＡＬＧに相当するＣ−Ｄの断面図は図１６には示されていない領域に相当する。
【００８８】
例えばシリコンからなる半導体基板１０の複数の画素が集積されてなる受光面の画素ごとに区分されたフォトダイオード領域ＡＰＤにおいて、半導体基板に形成されたｎ型の第１半導体層１３が形成されている。
フォトダイオード領域ＡＰＤは、例えばＳＴＩ型の素子分離絶縁膜あるいはｐ＋型半導体層１５などで区分されている。
【００８９】
ここで、赤画素のフォトダイオード領域ＡＰＤにおいて凹部（リセス）ＲＰＤが形成されており、第１半導体層１３に接続して、凹部ＲＰＤに埋め込まれたｎ型の埋め込み層２４ｇが形成されている。埋め込み層２４ｇの凹部内の部分は基板に形成された第１半導体層１３と同様の層に相当し、半導体基板１０に対して凸状の形状を有する部分が第１実施形態の第２半導体層２４ａに相当する。埋め込み層２４ｇは、第１半導体層と第２半導体層が一体に形成された層とみなすことができる。
埋め込み層２４ｇは、シリコンよりバンドギャップが小さい材料から形成されている。例えば、Ｇｅ，Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１），ＩｎＧａＡｓ，ＧａＡｓ，ＩｎＰ，ＩｎＳｂ，Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２，Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２，ＣｕＩｎＳ２などから形成されている。Ｓｉ材料を光吸収層に使用する場合、赤外領域の感度が低いまたは感度をもたないという問題が発生することがある。上記の材料は、特に赤色の波長領域においてシリコンより光吸収係数が大きい。このため、これらの材料を用いたフォトダイオードは、赤色から赤外領域の光に対する感度が高いフォトダイオードとなり、赤画素に適したフォトダイオードである。
また、埋め込み層２４ｇの表面にｐ型の第３半導体層２５が形成されている。
ｎ型の埋め込み層２４ｇ及びｐ型の第３半導体層２５から、ＨＡＤ構造のフォトダイオードが構成されている。
【００９０】
図１７中のａの断面でのｎ型の埋め込み層２４ｇのレイアウト及びｂの断面でのｎ型の埋め込み層２４ｇのレイアウトが図１６中の一点鎖線ａ及び二点鎖線ｂで示されている。
埋め込み層２４ｇの半導体基板１０に対して凸状の形状を有する部分は、第１実施形態の第２半導体層２４ａに相当するものであり、半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する。
【００９１】
一方、緑画素及び青画素のフォトダイオード領域ＡＰＤにおいては、第１半導体層１３の表面にｐ型の第３半導体層２５が形成されている。
ｎ型の第１半導体層１３及びｐ型の第３半導体層２５から、ＨＡＤ構造のフォトダイオードが構成されている。
【００９２】
また、例えば、フォトダイオードに隣接する領域である転送ゲート電極領域ＡＴＧにおける半導体基板１０上にゲート絶縁膜２１ａを介して転送ゲート電極２２ａが形成されている。
また、転送ゲート電極２２ａの両側部に第１サイドウォール絶縁膜３０ａ、第２サイドウォール絶縁膜３１ａ及び第３サイドウォール絶縁膜３２ａからなるサイドウォール絶縁膜が形成されている。第１実施形態に対して第３サイドウォール絶縁膜３２ａが残された形状であるが、第３サイドウォール絶縁膜３２ａは除去されていてもよい。
【００９３】
さらに、転送ゲート電極２２ａのフォトダイオードとは反対側におけるフローティングディフュージョン領域ＡＦＤにおける半導体基板１０中に、ｎ型半導体層であるフローティングディフュージョン１４が形成されている。
【００９４】
上記の転送ゲート電極２２ａとフローティングディフュージョン１４によりフォトダイオードに生成及び蓄積される信号電荷または信号電荷に応じた電圧を読み取る信号読み取り部が構成されている。
【００９５】
本実施形態においては、ｎ型の埋め込み層２４ｇ及びｐ型の第３半導体層２５が転送ゲート電極２２ａ並びにその側壁に形成されているサイドウォール絶縁膜（３０ａ，３１ａ，３２ａ）から離間して形成されている。
これは、例えばｎ型の埋め込み層２４ｇの半導体基板１０に対して凸状の形状の部分がファセットエピタキシャル成長により形成された層であることによる。半導体基板１０に対して凸状の形状の部分は、上記の半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する。
【００９６】
本実施形態の固体撮像装置は、フォトダイオードを構成するエピタキシャル成長による半導体層が転送ゲート電極及びその側壁に形成されたサイドウォール絶縁膜から離間して形成されており、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【００９７】
また、本実施形態の固体撮像装置は、上記のように赤画素においてシリコンよりバンドギャップが小さい材料が用いられており、赤色から赤外領域の光に対する感度が大幅に改善される。
また、フォトダイオード領域に凹部（リセス）を形成することで、埋め込み層としての膜厚を確保しながら、半導体基板１０の表面に対する凸状の形状の部分の高さを抑制することが可能となる。このため、凸状の形状による凹凸に起因する段差を抑制できるので平坦化に必要となる絶縁膜全体の厚さを抑制することができ、フォトダイオードの感度などの特性向上を実現できる。
光吸収係数の高い材料を用いることで、凹部の深さを低減することができる。例えば、光吸収係数が一桁改善された場合、凹部の深さを一桁小さくできる。
上記のエピタキシャル成長による半導体層は、例えば４００℃程度の低温プロセスで形成することが可能となっている。
【００９８】
上記のフォトダイオード領域ＡＰＤ、転送ゲート電極領域ＡＴＧ及びフローティングディフュージョン領域ＡＦＤにおいて全面に、例えば酸化シリコンからなる第１層間絶縁膜３４が形成されている。その上層に、窒化シリコンからなる第２層間絶縁膜３５、酸化シリコンからなる第３層間絶縁膜３６が形成されている。
第１層間絶縁膜３４、第２層間絶縁膜３５及び第３層間絶縁膜３６を貫通して転送ゲート電極２２ａに達するコンタクトが開口されており、プラグ２８ａが埋め込まれ、その上層に上層配線２９ａが形成されている。
【００９９】
同様に、第１層間絶縁膜３４、第２層間絶縁膜３５及び第３層間絶縁膜３６を貫通してｎ型の第４半導体層２４ｂに達するコンタクトが開口されており、プラグ２８ｂが埋め込まれ、その上層に上層配線２９ｂが形成されている。
上記のようにして、画素領域からなる受光面が形成されている。
【０１００】
一方、半導体基板１０の受光面と異なる領域に、ロジック領域ＡＬＧが形成されている。
ロジック領域ＡＬＧにおいて、例えば、ＳＴＩ型の素子分離絶縁膜１２で区分された半導体基板１０のｐ型領域にチャネル形成領域が形成され、その上層にゲート絶縁膜２１ｂを介してゲート電極２２ｂが形成されている。
その両側部には、第１サイドウォール絶縁膜３０ｂ及び第２サイドウォール絶縁膜３１ｂからなるサイドウォール絶縁膜が形成されている。
サイドウォール絶縁膜の下部における半導体基板１０中に、ｎ型のエクステンション領域１６が形成され、その側部における半導体基板１０中にｎ型のソースドレイン領域１７が形成されている。
【０１０１】
また、ソースドレイン領域１７の上面に高融点金属シリサイド層２６が形成されている。
また、ゲート電極２２ｂの上面にも同様に高融点金属シリサイド層２７が形成されている。
【０１０２】
上記のロジック領域ＡＬＧにおいて全面に、例えば酸化シリコンからなる第３層間絶縁膜３６が形成されている。
第３層間絶縁膜３６を貫通してｎ型のソースドレイン領域１７に接続する高融点金属シリサイド層２６に達するコンタクトが開口されており、プラグ２８ｃが埋め込まれ、その上層に上層配線２９ｃが形成されている。
第３層間絶縁膜３６を貫通してゲート電極２２ｂに接続する高融点金属シリサイド層２７に達するコンタクトが開口されており、プラグ２８ｄが埋め込まれ、その上層に上層配線２９ｄが形成されている。
上記のようにして、ＭＯＳトランジスタが構成されており、これらを含む周辺回路を構成するロジック領域が形成されている。
上記においてはＮＭＯＳトランジスタについて示したがこれに限らず、ＰＭＯＳトランジスタに適用可能であり、また、ＮＭＯＳとＰＭＯＳの両者に適用可能である。
【０１０３】
［固体撮像装置の製造方法］
次に、本実施形態に係る固体撮像装置の製造方法について図１８〜２０を参照して説明する。
まず、図１８（ａ）に示す構成までは、第１実施形態の図５（ｂ）に示す工程までと同様にして行う。
次に、図１８（ｂ）に示すように、例えばＣＶＤ法により全面に酸化シリコン膜３０を１０ｎｍで形成し、窒化シリコン膜３１を２０ｎｍで形成し、酸化シリコン膜３２を３５ｎｍで形成する。
【０１０４】
次に、図１９（ａ）に示すように、フォトリソグラフィー工程により、赤画素のフォトダイオード領域を開口するレジスト膜ＲＳをパターン形成する。
次に、レジスト膜ＲＳをマスクとして、半導体基板１０の所定の深さまでエッチング除去し、凹部ＲＰＤを形成する。
凹部ＲＰＤの形状は特に限定されないが、例えば異方性エッチングなどで形成する場合、図１９（ａ）に示すような断面が矩形形状の凹部を形成することができる。
【０１０５】
次に、図１９（ｂ）に示すように、レジスト膜ＲＳを除去した後、エピタキシャル成長により凹部ＲＰＤに埋め込まれたｎ型の埋め込み層２４ｇを形成する。
埋め込み層２４ｇは、凹部ＲＰＤ内の部分は通常のエピタキシャル成長により形成し、半導体基板１０に対して凸状の形状を有する部分は、ファセット面を有するようにエピタキシャル成長により形成する。
上記のエピタキシャル成長は、条件によってファセット面の角度を変化させたり、複数の面方位を形成する事ができる。
例えば、Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１）からなる埋め込み層２４ｇを形成する場合、成長温度：７５０℃、圧力：１０Ｔｏｒｒ、ガス：ＳｉＨ２Ｃｌ２（１００ｓｃｃｍ）、ＨＣＬ（２５ｓｃｃｍ）、ＧｅＨ４（５０〜１００ｓｃｃｍ）、ホウ素濃度：Ｂ２Ｈ６を用いて１４０ｓｃｃｍとして形成する。また、例えば４００℃程度の低温プロセスで形成することが可能となっている。
【０１０６】
次に、図２０（ａ）に示すように、酸化シリコン膜３０、窒化シリコン膜３１及び酸化シリコン膜３２を全面にエッチバックする。これにより、転送ゲート電極２２ａの両側部に、第１サイドウォール絶縁膜３０ａ、第２サイドウォール絶縁膜３１ａ、第３サイドウォール絶縁膜３２ａからなるサイドウォール絶縁膜を形成する。
上記において、同様に、ロジック領域ＡＬＧのゲート電極２２ｂの両側部に、第１サイドウォール絶縁膜３０ｂ、第２サイドウォール絶縁膜３１ｂ、第３サイドウォール絶縁膜３２ｂからなるサイドウォール絶縁膜を形成する。
ここで、ｐ＋型半導体層１５上に第１絶縁膜３０ｃ、第２絶縁膜３１ｃ及び第３絶縁膜３２ｃが残されるようにしているが、本実施形態においては残さなくてもよい。
サイドウォール絶縁膜を形成する際には、ドライエッチングとウェットエッチングを適宜用いることができる。
【０１０７】
次に、図２０（ｂ）に示すように、所定の領域を開口するレジスト膜をパターン形成し、ｎ型不純物あるいはｐ型不純物をイオン注入する。これにより、ロジック領域ＡＬＧにおいてソースドレイン領域１７を形成する。
また、埋め込み層２４ｇ、第１半導体層１３及びフローティングディフュージョン１４などにも適宜不純物をイオン注入する。
例えば、ＮＭＯＳトランジスタのソースドレイン領域は、Ｐを２０ｋｅＶのエネルギーで４．０×１０１５（／ｃｍ２）のドーズ量で注入する。ＰＭＯＳトランジスタのソースドレイン領域は、Ｂを４ｋｅＶのエネルギーで４．０×１０１５（／ｃｍ２）のドーズ量で注入する。
以降の工程は、実質的に第１実施形態と同様の工程により製造することができる。
以上で、図１７に示す構成の固体撮像装置を製造することができる。
【０１０８】
上記の後、必要に応じて、通常用いられている方法により、配線や導波路、オンチップレンズ及びカラーフィルタなどを形成する。
【０１０９】
本実施形態の固体撮像装置の製造方法は、フォトダイオードを構成するエピタキシャル成長による半導体層を転送ゲート電極及びサイドウォール絶縁膜から離間して形成するので、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【０１１０】
また、本実施形態の固体撮像装置の製造方法は、上記のように赤画素においてシリコンよりバンドギャップが小さい材料が用いられており、赤色から赤外領域の光に対する感度が大幅に改善される。
また、フォトダイオード領域に凹部（リセス）を形成することで、埋め込み層としての膜厚を確保しながら、半導体基板１０の表面に対する凸状の形状の部分の高さを抑制することが可能となる。このため、凸状の形状による凹凸に起因する段差を抑制できるので平坦化に必要となる絶縁膜全体の厚さを抑制することができ、フォトダイオードの感度などの特性向上を実現できる。
光吸収係数の高い材料を用いることで、凹部の深さを低減することができる。例えば、光吸収係数が一桁改善された場合、凹部の深さを一桁小さくできる。
【０１１１】
本実施形態においては、青画素、緑画素及び赤画素を有する固体撮像装置の赤画素におけるフォトダイオード領域に凹部（リセス）が形成され、埋め込み層が埋め込まれた構成としているが、これに限らず、全ての画素のフォトダイオードに適用できる。
また、画素が感光波長領域の異なる複数の画素を含み、少なくともより長波長の感光波長領域の画素において、上記の構成を好ましく適用することができる。例えば、長波長側の画素と短波長側の画素の２種類の画素を有する固体撮像装置において、長波長側の画素に好ましく適用できる。また、長波長側の画素と短波長側の画素の両者に適用できる。
【０１１２】
＜第５実施形態＞
［固体撮像装置の構成］
本実施形態に係る固体撮像装置の受光面における平面図は、第１実施形態に係る図１の平面図と実質的に同様である。
図２１は、複数の画素が集積されてなり、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの模式断面図である。
図面上、画素領域の周辺回路などを構成するロジック領域ＡＬＧを示す。画素領域は、フォトダイオード領域ＡＰＤ、転送ゲート電極領域ＡＴＧ及びフローティングディフュージョン領域ＡＦＤを示す。
また、図２１中の画素領域に相当するＡ−Ｂの断面図は図１のＡ−Ｂにおける断面に相当する。
図２１中のロジック領域ＡＬＧに相当するＣ−Ｄの断面図は図１には示されていない領域に相当する。
【０１１３】
例えばシリコンからなる半導体基板１０の複数の画素が集積されてなる受光面の画素ごとに区分されたフォトダイオード領域ＡＰＤにおいて、半導体基板に形成されたｎ型の第１半導体層１３が形成されている。
フォトダイオード領域ＡＰＤは、例えばＳＴＩ型の素子分離絶縁膜あるいはｐ＋型半導体層１５などで区分されている。
【０１１４】
ここで、全ての画素のフォトダイオード領域ＡＰＤにおいて凹部（リセス）ＲＰＤが形成されており、第１半導体層１３に接続して、凹部ＲＰＤに埋め込まれたｎ型の埋め込み層２４ｈが形成されている。埋め込み層２４ｈの凹部内の部分は基板に形成された第１半導体層１３と同様の層に相当し、半導体基板１０に対して凸状の形状を有する部分が第１実施形態の第２半導体層２４ａに相当する。埋め込み層２４ｈは、第１半導体層と第２半導体層が一体に形成された層とみなすことができる。
埋め込み層２４ｈは、シリコンよりバンドギャップが小さい材料から形成されている。例えば、Ｇｅ，Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１），ＩｎＧａＡｓ，ＧａＡｓ，ＩｎＰ，ＩｎＳｂ，Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２，Ｃｕ（Ｉｎ，Ｇａ）（Ｓｅ，Ｓ）２，ＣｕＩｎＳ２などから形成されている。Ｓｉ材料を光吸収層に使用する場合、赤外領域の感度が低いまたは感度をもたないという問題が発生することがある。上記の材料は、特に赤色の波長領域において、シリコンより光吸収係数が大きい。このため、これらの材料を用いたフォトダイオードは、感度が高いフォトダイオードとなり、赤画素に適したフォトダイオードである。
また、埋め込み層２４ｈの表面にｐ型の第３半導体層２５が形成されている。
ｎ型の埋め込み層２４ｈ及びｐ型の第３半導体層２５から、ＨＡＤ構造のフォトダイオードが構成されている。
【０１１５】
図２１中のａの断面でのｎ型の埋め込み層２４ｈのレイアウト及びｂの断面でのｎ型の埋め込み層２４ｈのレイアウトが図１中の一点鎖線ａ及び二点鎖線ｂで示されている。
埋め込み層２４ｈの半導体基板１０に対して凸状の形状を有する部分は、第１実施形態の第２半導体層２４ａに相当するものであり、半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する。
【０１１６】
また、例えば、フォトダイオードに隣接する領域である転送ゲート電極領域ＡＴＧにおける半導体基板１０上にゲート絶縁膜２１ａを介して転送ゲート電極２２ａが形成されている。
また、転送ゲート電極２２ａの両側部に第１サイドウォール絶縁膜３０ａ及び第２サイドウォール絶縁膜３１ａからなるサイドウォール絶縁膜が形成されている。
【０１１７】
さらに、転送ゲート電極２２ａのフォトダイオードとは反対側におけるフローティングディフュージョン領域ＡＦＤにおける半導体基板１０中に、ｎ型半導体層であるフローティングディフュージョン１４が形成されている。
ここで、フローティングディフュージョン領域ＡＦＤにおいて凹部（リセス）ＲＦＤが形成されており、フローティングディフュージョン１４に接続して、凹部ＲＦＤに埋め込まれたｎ型の埋め込み層２４ｉが形成されている。埋め込み層２４ｉの半導体基板１０に対して凸状の形状を有する部分は、半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する。
【０１１８】
上記の転送ゲート電極２２ａとフローティングディフュージョン１４によりフォトダイオードに生成及び蓄積される信号電荷または信号電荷に応じた電圧を読み取る信号読み取り部が構成されている。
【０１１９】
本実施形態においては、ｎ型の埋め込み層２４ｈ及びｐ型の第３半導体層２５が転送ゲート電極２２ａ並びにその側壁に形成されているサイドウォール絶縁膜（３０ａ，３１ａ）から離間して形成されている。
これは、例えばｎ型の埋め込み層２４ｈの半導体基板１０に対して凸状の形状の部分がファセットエピタキシャル成長により形成された層であることによる。半導体基板１０に対して凸状の形状の部分は、上記の半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する。
【０１２０】
本実施形態の固体撮像装置は、フォトダイオードを構成するエピタキシャル成長による半導体層が転送ゲート電極及びその側壁に形成されたサイドウォール絶縁膜から離間して形成されており、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【０１２１】
また、ｎ型の埋め込み層２４ｉの半導体基板１０に対して凸状の形状の部分が転送ゲート電極２２ａ並びにその側壁に形成されているサイドウォール絶縁膜（３０ａ，３１ａ）から離間して形成されている。
これは、例えばｎ型の埋め込み層２４ｉの半導体基板１０に対して凸状の形状の部分がファセットエピタキシャル成長により形成された層であることによる。半導体基板１０に対して凸状の形状の部分は、上記の半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する。
【０１２２】
従来技術では、フローティングディフュージョン領域上にエピタキシャル成長で形成されたシリコン層がサイドウォール絶縁膜を介して転送ゲート電極に近接する構成となる。
従って、シリコン層と転送ゲート電極との間の寄生容量が大きくなってしまい、光電変換効率が低下するといった問題も生じる。
【０１２３】
本実施形態では、フローティングディフュージョンを構成するエピタキシャル成長による半導体層が転送ゲート電極及びその側壁に形成されたサイドウォール絶縁膜から離間して形成されている。半導体層と転送ゲート電極との間の寄生容量が大きくなって生じる光電変換効率の低下を抑制できる。
【０１２４】
上記のフォトダイオード領域ＡＰＤ、転送ゲート電極領域ＡＴＧ及びフローティングディフュージョン領域ＡＦＤにおいて全面に、例えば酸化シリコンからなる第１層間絶縁膜３４が形成されている。その上層に、窒化シリコンからなる第２層間絶縁膜３５、酸化シリコンからなる第３層間絶縁膜３６が形成されている。
第１層間絶縁膜３４、第２層間絶縁膜３５及び第３層間絶縁膜３６を貫通して転送ゲート電極２２ａに達するコンタクトが開口されており、プラグ２８ａが埋め込まれ、その上層に上層配線２９ａが形成されている。
【０１２５】
同様に、第１層間絶縁膜３４、第２層間絶縁膜３５及び第３層間絶縁膜３６を貫通してｎ型の埋め込み層２４ｉに達するコンタクトが開口されており、プラグ２８ｂが埋め込まれ、その上層に上層配線２９ｂが形成されている。
上記のようにして、画素領域からなる受光面が形成されている。
【０１２６】
また、本実施形態の固体撮像装置は、上記のように赤画素においてシリコンよりバンドギャップが小さい材料が用いられており、赤色から赤外領域の光に対する感度が大幅に改善される。
また、フォトダイオード領域に凹部（リセス）を形成することで、埋め込み層としての膜厚を確保しながら、半導体基板１０の表面に対する凸状の形状の部分の高さを抑制することが可能となる。このため、凸状の形状による凹凸に起因する段差を抑制できるので平坦化に必要となる絶縁膜全体の厚さを抑制することができ、フォトダイオードの感度などの特性向上を実現できる。
光吸収係数の高い材料を用いることで、凹部の深さを低減することができる。例えば、光吸収係数が一桁改善された場合、凹部の深さを一桁小さくできる。
上記のエピタキシャル成長による半導体層は、例えば４００℃程度の低温プロセスで形成することが可能となっている。
【０１２７】
一方、半導体基板１０の受光面と異なる領域に、ロジック領域ＡＬＧが形成されている。
ロジック領域ＡＬＧにおいて、例えば、ＳＴＩ型の素子分離絶縁膜１２で区分された半導体基板１０のｎ型ウェル１０ｗにチャネル形成領域が形成され、その上層にゲート絶縁膜２１ｂを介してゲート電極２２ｂが形成されている。
その両側部には、第１サイドウォール絶縁膜３０ｂ及び第２サイドウォール絶縁膜３１ｂからなるサイドウォール絶縁膜が形成されている。
サイドウォール絶縁膜の下部における半導体基板１０中に、ｎ型のエクステンション領域１６が形成され、その側部における半導体基板１０に凹部（リセス）ＲＳＤが形成されている。エクステンション領域１６に接続して、凹部ＲＳＤに埋め込まれたｐ型の埋め込み層２４ｊが形成されている。埋め込み層２４ｊの半導体基板１０に対して凸状の形状を有する部分は、半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する。
【０１２８】
ｐ型の埋め込み層２４ｊ上の上面に高融点金属シリサイド層２６が形成されている。
また、ゲート電極２２ｂの上面にも同様に高融点金属シリサイド層２７が形成されている。
【０１２９】
上記のロジック領域ＡＬＧにおいて全面に、例えば酸化シリコンからなる第３層間絶縁膜３６が形成されている。
第３層間絶縁膜３６を貫通してｎ型のソースドレイン領域１７に接続する高融点金属シリサイド層２６に達するコンタクトが開口されており、プラグ２８ｃが埋め込まれ、その上層に上層配線２９ｃが形成されている。
第３層間絶縁膜３６を貫通してゲート電極２２ｂに接続する高融点金属シリサイド層２７に達するコンタクトが開口されており、プラグ２８ｄが埋め込まれ、その上層に上層配線２９ｄが形成されている。
上記のようにして、ＭＯＳトランジスタが構成されており、これらを含む周辺回路を構成するロジック領域が形成されている。
上記においてははＰＭＯＳトランジスタについて示したがこれに限らず、ＮＭＯＳトランジスタに適用可能であり、また、ＮＭＯＳとＰＭＯＳの両者に適用可能である。
埋め込み層２４ｊとして、ＧｅあるいはＳｉ１−ｘＧｅｘ（０＜ｘ＜１）などが用いられた場合、ＰＭＯＳトランジスタにおいては埋め込み層２４ｊによりチャネル形成領域に印加される応力により、トランジスタの特性向上が大きい。このため、ロジック回路における画像処理能力が向上し、また、ロジック回路の面積削減を実現できる。
【０１３０】
［固体撮像装置の製造方法］
次に、本実施形態に係る固体撮像装置の製造方法について図２２〜２４を参照して説明する。
まず、図２２（ａ）に示す構成までは、第１実施形態の図６（ｂ）に示す工程までと同様にして行う。ここでは、ロジック基板のＰＭＯＳ領域にｎウェル１０ｗを適宜形成する。
次に、図２２（ｂ）に示すように、半導体基板１０の所定の深さまでエッチング除去し、凹部ＲＰＤ、凹部ＲＦＤ及び凹部ＲＳＤを形成する。
凹部ＲＰＤ、凹部ＲＦＤ及び凹部ＲＳＤの形状は特に限定されないが、例えば等方性エッチングなどで形成する場合、図２２（ｂ）に示すような断面が曲線形状の凹部を形成することができる。
【０１３１】
凹部ＲＳＤを形成する場合、サイドウォール絶縁膜を形成する際に、例えば、外側の酸化シリコン膜と窒化シリコン膜はドライエッチングで除去する。その後、リセスしない領域をレジストで多い、内側の酸化シリコン膜をドライエッチングで除去し、更にシリコン基板をリセスする。レジストで保護されている酸化シリコン膜はウェットエッチングで除去するという方法が考えられる。
【０１３２】
次に、図２３（ａ）に示すように、半導体基板１０の表面の自然酸化膜を除去する為、ＤＨＦ処理を行う。このとき、第３サイドウォール絶縁膜（３２ａ，３２ｂ）及び第３絶縁膜３２ｃも同時に除去される。
【０１３３】
次に、図２３（ｂ）に示すように、上記のＤＨＦ洗浄の直後に、エピタキシャル成長により凹部ＲＰＤ、凹部ＲＦＤ及び凹部ＲＳＤに埋め込まれた埋め込み層（２４ｈ，２４ｉ，２４ｊ）を形成する。
埋め込み層２４ｇは、凹部ＲＰＤ、凹部ＲＦＤ及び凹部ＲＳＤ内の部分は通常のエピタキシャル成長により形成し、半導体基板１０に対して凸状の形状を有する部分は、ファセット面を有するようにエピタキシャル成長により形成する。
上記のエピタキシャル成長は、条件によってファセット面の角度を変化させたり、複数の面方位を形成する事ができる。
例えば、Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１）からなる埋め込み層２４ｇを形成する場合、成長温度：７５０℃、圧力：１０Ｔｏｒｒ、ガス：ＳｉＨ２Ｃｌ２（１００ｓｃｃｍ）、ＨＣＬ（２５ｓｃｃｍ）、ＧｅＨ４（５０〜１００ｓｃｃｍ）、ホウ素濃度：Ｂ２Ｈ６を用いて１４０ｓｃｃｍとして形成する。また、例えば４００℃程度の低温プロセスで形成することが可能となっている。
以降の工程は、実質的に第１実施形態と同様の工程により製造することができる。
以上で、図２２に示す構成の固体撮像装置を製造することができる。
【０１３４】
上記の後、必要に応じて、通常用いられている方法により、配線や導波路、オンチップレンズ及びカラーフィルタなどを形成する。
【０１３５】
本実施形態の固体撮像装置の製造方法は、フォトダイオードを構成するエピタキシャル成長による半導体層を転送ゲート電極及びサイドウォール絶縁膜から離間して形成するので、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【０１３６】
また、本実施形態の固体撮像装置の製造方法は、上記のようにシリコンよりバンドギャップが小さい材料が用いられており、感度が大幅に改善される。
また、フォトダイオード領域に凹部（リセス）を形成することで、埋め込み層としての膜厚を確保しながら、半導体基板１０の表面に対する凸状の形状の部分の高さを抑制することが可能となる。このため、凸状の形状による凹凸に起因する段差を抑制できるので平坦化に必要となる絶縁膜全体の厚さを抑制することができ、フォトダイオードの感度などの特性向上を実現できる。
光吸収係数の高い材料を用いることで、凹部の深さを低減することができる。例えば、光吸収係数が一桁改善された場合、凹部の深さを一桁小さくできる。
【０１３７】
本実施形態においては、青画素、緑画素及び赤画素を有する固体撮像装置の全画素におけるフォトダイオード領域に凹部（リセス）が形成され、埋め込み層が埋め込まれた構成としているが、これに限らず、一部の画素のフォトダイオードに適用できる。
また、画素が感光波長領域の異なる複数の画素を含み、少なくともより長波長の感光波長領域の画素において、上記の構成を好ましく適用することができる。例えば、長波長側の画素と短波長側の画素の２種類の画素を有する固体撮像装置において、長波長側の画素に好ましく適用できる。また、長波長側の画素と短波長側の画素の両者に適用できる。
【０１３８】
本実施形態の固体撮像装置の製造方法は、フォトダイオードを構成するエピタキシャル成長による半導体層を転送ゲート電極及びサイドウォール絶縁膜から離間して形成するので、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【０１３９】
また、フローティングディフュージョンを構成するエピタキシャル成長による半導体層を転送ゲート電極及びサイドウォール絶縁膜から離間して形成するので、半導体層と転送ゲート電極との間の寄生容量が大きくなって生じる光電変換効率の低下を抑制できる。
【０１４０】
上記のロジック領域ＡＬＧに形成されているＭＯＳトランジスタのソースドレイン領域は、図２２に示すように、端部においてはある程度の深さまで達するが、中央領域のほとんどにおいて、比較的浅い拡散層から形成されている。
上記構造のソースドレインを有することは、ＭＯＳトランジスタの微細化に伴う短チャネル効果の抑制などに効果がある。
また、画像処理をする周辺回路のＭＯＳＦＥＴにＳｉ１−ｘＧｅｘ（０＜ｘ＜１）をエピタキシャル成長させることにより、そのＭＯＳＦＥＴの駆動電流を増加させることにより、周辺回路特性を改善し、画像処理能力を向上させることができる。また、周辺回路の面積を削減することができる。
【０１４１】
＜第６実施形態＞
［固体撮像装置の構成］
本実施形態に係る固体撮像装置の受光面における平面図は、第１実施形態に係る図１の平面図と実質的に同様である。
図２４は、複数の画素が集積されてなり、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの模式断面図である。
図面上、画素領域の周辺回路などを構成するロジック領域ＡＬＧを示す。画素領域は、フォトダイオード領域ＡＰＤ、転送ゲート電極領域ＡＴＧ及びフローティングディフュージョン領域ＡＦＤを示す。
半導体基板としてＧｅ基板１０ａが用いられ、フローティングディフュージョン領域ＡＦＤ及びロジック領域ＡＬＧに凹部が形成されてエピタキシャル成長されたシリコン層１０ｂが形成されてなる半導体基板が用いられている。
上記を除いて、実質的に第３実施形態の固体撮像装置と同様である。但し、フォトダイオード領域ＡＰＤはＧｅ基板が用いられており、第３実施形態における第１半導体層は、Ｇｅ基板１０ａ中のＧｅ層となる。
【０１４２】
本実施形態の固体撮像装置は、フォトダイオードを構成するエピタキシャル成長による半導体層が転送ゲート電極及びその側壁に形成されたサイドウォール絶縁膜から離間して形成されており、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【０１４３】
また、第４半導体層２４ｅが転送ゲート電極２２ａ並びにその側壁に形成されているサイドウォール絶縁膜（３０ａ，３１ａ）から離間して形成されている。
これは、例えば第４半導体層２４ｅがファセットエピタキシャル成長により形成された層であることによる。第２半導体層２４ｄは、上記の半導体基板１０の表面と平行な面における断面の面積が半導体基板１０から遠くなるにつれて小さくなる形状を有する。
【０１４４】
従来技術では、フローティングディフュージョン領域上にエピタキシャル成長で形成されたシリコン層がサイドウォール絶縁膜を介して転送ゲート電極に近接する構成となる。
従って、シリコン層と転送ゲート電極との間の寄生容量が大きくなってしまい、光電変換効率が低下するといった問題も生じる。
【０１４５】
本実施形態では、フローティングディフュージョン上の第４半導体層２４ｅが転送ゲート電極及びその側壁に形成されたサイドウォール絶縁膜から離間して形成されている。半導体層と転送ゲート電極との間の寄生容量が大きくなって生じる光電変換効率の低下を抑制できる。
【０１４６】
また、本実施形態の固体撮像装置は、上記のようにフォトダイオード領域においてＧｅ基板が用いられている。Ｇｅはシリコンよりバンドギャップが小さく、赤色から赤外領域の光に対する感度が大幅に改善される。
【０１４７】
転送ゲート領域ＡＴＧ、フローティングディフュージョン領域ＡＦＤ、ロジック領域ＡＬＧについては第３実施形態と同様である。
【０１４８】
上記のようにして、ＭＯＳトランジスタが構成されており、これらを含む周辺回路を構成するロジック領域が形成されている。
上記においてはＮＭＯＳトランジスタについて示したがこれに限らず、ＰＭＯＳトランジスタに適用可能であり、また、ＮＭＯＳとＰＭＯＳの両者に適用可能である。
第５半導体層２４ｆとして、Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１）などが用いられた場合、ＰＭＯＳトランジスタにおいては埋め込み層２４ｊによりチャネル形成領域に印加される応力により、トランジスタの特性向上が大きい。このため、ロジック回路における画像処理能力が向上し、また、ロジック回路の面積削減を実現できる。
【０１４９】
［固体撮像装置の製造方法］
次に、本実施形態に係る固体撮像装置の製造方法について図２５〜２６を参照して説明する。
まず、図２５（ａ）に示す構成までは、第１実施形態の図４（ａ）に示す工程までと同様にして行う。但し、半導体基板としてはＧｅ基板１０ａを用いる。
【０１５０】
次に、図２５（ｂ）に示すように、フォトダイオード領域ＡＰＤを保護する窒化シリコン膜４０をパターン形成する。
【０１５１】
次に、図２５（ｃ）に示すように、窒化シリコン膜をマスクとしてＧｅ基板１０ａの表面からエッチング除去し、フローティングディフュージョン領域ＡＦＤ及びロジック領域ＡＬＧに凹部１０ｔを形成する。
【０１５２】
次に、図２６（ａ）に示すように、凹部１０ｔにエピタキシャル成長によりシリコン層１０ｂを形成する。
【０１５３】
次に、図２６（ｂ）に示すように、上面からスクリーン絶縁膜２０が除去され、素子分離絶縁膜（１１，１２）Ｇが露出するまでＣＭＰ（Chemical Mechanical Polishing）などで研磨する。
以上により、Ｇｅ基板１０のフローティングディフュージョン領域ＡＦＤ及びロジック領域ＡＬＧに凹部が形成されてエピタキシャル成長されたシリコン層１０ｂが形成されてなる半導体基板が形成できる。
以降は、上記の半導体基板を用いて、第３実施形態と同様にして、本実施形態の固体撮像装置を製造できる。
【０１５４】
＜第２変形例＞
図２７（ａ）〜図２７（ｄ）は本発明の第２変形例に係る模式図である。
第３〜第６実施形態において、半導体基板１０に対して凸状の形状を有する部分の層としてＳｉ１−ｘＧｅｘ（０＜ｘ＜１）を用いる場合、層内において組成が連続的に変化する層を用いることができる。
例えば、図２７（ａ）は第３実施形態の第２半導体層２４ｄの模式図である。第２半導体層２４ｄがＳｉ１−ｘＧｅｘ（０＜ｘ＜１）で構成される場合、縦軸にｘ、横軸に図２７（ａ）中のｙにおける断面の位置をとったときに、図２７（ｂ）に示される組成が連続的に変化する層とすることができる。即ち、基板側でＳｉ濃度が高く、基板から離れるほどＧｅ濃度が高くなる組成である。この場合、シリコン基板に対する結晶格子の不整合による影響が小さくなり、得られるＳｉＧｅ層に生じる結晶欠陥を抑制できる。また、容易にＧｅ濃度を高めることができ、光吸収係数を高めることができる。
【０１５５】
例えば、図２７（ｃ）は第４実施形態の埋め込み層２４ｇの模式図である。埋め込み層２４ｇがＳｉ１−ｘＧｅｘ（０＜ｘ＜１）で構成される場合、縦軸にｘ、横軸に図２７（ｃ）中のｙにおける断面の位置をとったときに、図２７（ｄ）に示される組成が連続的に変化する層とすることができる。即ち、凹部の底部側でＳｉ濃度が高く、凹部の底部から離れるほどＧｅ濃度が高くなる組成である。この場合、シリコン基板に対する結晶格子の不整合による影響が小さくなり、得られるＳｉＧｅ層に生じる結晶欠陥を抑制できる。また、容易にＧｅ濃度を高めることができ、光吸収係数を高めることができる。
【０１５６】
＜第７実施形態＞
［光導波路を有する固体撮像装置の構成］
図２８は、複数の画素が集積されてなり、本実施形態に係る固体撮像装置であるＣＭＯＳセンサの模式断面図であり、画素領域を示している。
【０１５７】
例えば、受光面となる画素領域において、半導体基板のｐウェル領域１１０に、画素ごとにｎ型の第１半導体層１１１が形成されている。
ｎ型の第１半導体層１１１上に半導体基板に対して凸状に、半導体基板の表面と平行な面における断面の面積が半導体基板から遠くなるにつれて小さくなる形状を有するｎ型の第２半導体層１１２ａが形成されている。ｎ型の第２半導体層１１２ａは、ファセットエピタキシャル成長により形成された層である。
ｎ型の第２半導体層１１２ａの表面にｐ型の第３半導体層１１２ｂが形成されている。
上記のようにして、ＨＡＤ構造のフォトダイオードＰＤが構成されている。
さらに、フォトダイオードＰＤに隣接して半導体基板上にゲート絶縁膜１１３及びゲート電極１１４が形成されている。
ここで、ｎ型の第２半導体層１１２ａ及びｐ型の第３半導体層１１２ｂは、転送ゲート電極から離間して形成されている。
【０１５８】
例えば、上記の半導体基板には、フローティングディフュージョンやＣＣＤ電荷転送路など、フォトダイオードＰＤに生成及び蓄積される信号電荷または信号電荷に応じた電圧を読み取る信号読み取り部が形成されている。ゲート電極１１４への電圧の印加によって信号電荷が転送されるように構成されている。
【０１５９】
また、フォトダイオードＰＤを被覆して、半導体基板上に以下の構成の絶縁膜が積層して構成されている。例えば第１絶縁膜１１５、第２絶縁膜１１６、第３絶縁膜１１７、第４絶縁膜１２１、第５絶縁膜１２２、第６絶縁膜１２６、第７絶縁膜１２７及び第８絶縁膜１３１は酸化シリコンからなる。例えば第１拡散防止膜１２０及び第２拡散防止膜１２５は炭化シリコンからなる。例えば第３拡散防止膜１３０は窒化シリコンからなる。
【０１６０】
上記の第３絶縁膜１１７には配線用溝１１７ｔが形成され、例えばダマシンプロセスで形成された、タンタル／窒化タンタルからなるバリアメタル層１１８と銅からなる導電層１１９からなる第１配線層が埋め込まれている。
第５絶縁膜１２２においても同様に、配線用溝１２２ｔにバリアメタル層１２３と導電層１２４からなる第２配線層が形成され、第７絶縁膜１２７には配線用溝１２７ｔが形成され、バリアメタル層１２８と導電層１２９からなる第３配線層が形成されている。上記の第１〜第３拡散防止膜は、導電層（１１９，１２４，１２９）を構成する銅の拡散を防止するための膜である。
上記のようにして、上記の積層された絶縁膜中に配線層が埋め込まれている。上記の第１〜第３配線は、それぞれ、例えばデュアルダマシンプロセスによる、配線用溝の底面から下層配線への開口部内におけるコンタクト部と一体に形成された配線構造であってもよい。
【０１６１】
ここで、例えば、フォトダイオードＰＤの上方部分において、上記のように積層して形成された第４〜第９絶縁膜及び第１〜第３拡散防止膜に対して凹部Ｈが形成されている。
上記のように、フォトダイオードＰＤ上に積層された絶縁膜が、配線層の拡散防止膜を含んで構成されており、例えば最下層の拡散防止膜である第１拡散防止膜１２０が凹部Ｈの底面を構成している。
【０１６２】
上記の凹部Ｈは、フォトダイオードの面積や画素サイズ、プロセスルールなどにもよるが、例えば開口直径が０．８μｍ程度であり、アスペクト比は１〜２程度もしくはそれ以上である。
また、例えば、凹部Ｈの内側の壁面は基板の主面に垂直な面となっており、さらに、凹部Ｈの縁部として第９絶縁膜１３３の部分において上方ほど広がる順テーパー状の開口形状１３３ａとなっている。
【０１６３】
上記の凹部Ｈの内壁を被覆して酸化シリコン（屈折率１．４５）よりも高い屈折率を有するパッシベーション膜１３６が形成されている。パッシベーション膜１３６は、例えば窒化シリコン（屈折率２．０）などからなり、０．５μｍ程度の膜厚である。
例えば、開口部の縁部で順テーパー形状となっているが、堆積時の異方性により開口縁部で厚く堆積し、凹部Ｈ底部近くで薄くなるようなプロファイルである。
【０１６４】
また、例えば、パッシベーション膜１３６の上層において凹部Ｈに埋め込まれて、酸化シリコンよりも高い屈折率を有する埋め込み層１３７が形成されている。埋め込み層１３７は凹部Ｈ内を埋め込んでおり、凹部Ｈの外部での膜厚が０．５μｍ程度となっている。
埋め込み層１３７は、例えばシロキサン系樹脂（屈折率１．７）、あるいはポリイミドなどの高屈折率樹脂で構成され、シロキサン系樹脂が特に好ましい。
さらに、上記の樹脂中に例えば酸化チタン、酸化タンタル、酸化ニオブ、酸化タングステン、酸化ジルコニウム、酸化亜鉛、酸化インジウム、酸化ハフニウムなどの金属酸化物微粒子が含有されており、屈折率が高められている。
【０１６５】
上記の埋め込み層１３７の上層に、例えば接着層としても機能する平坦化樹脂層１３８が形成されている。その上層に、例えば青（Ｂ）、緑（Ｇ）、赤（Ｒ）の各色のカラーフィルタ（１３９ａ，１３９ｂ，１３９ｃ）が画素毎に形成されている。その上層に、マイクロレンズ１４０が形成されている。
【０１６６】
本実施形態の固体撮像装置は、フォトダイオードを構成するエピタキシャル成長によるｎ型半導体層１１２ａが転送ゲート電極及びサイドウォール絶縁膜などから離間されており、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
【０１６７】
また、フローティングディフュージョンを構成するエピタキシャル成長によるｎ型半導体層１１２ａが転送ゲート電極及びサイドウォール絶縁膜などから離間されており、半導体層と転送ゲート電極との間の寄生容量の増大を抑制できる。
【０１６８】
図２８は、第１実施形態に適用した場合を示しているが、第１〜第６実施形態にそれぞれ適用できる。
【０１６９】
＜第８実施形態＞
図２９は、本実施形態に係るカメラの概略構成図である。
複数の画素が集積されてなる固体撮像装置５０、光学系５１、信号処理回路５３を備えている。
本実施形態において、上記の固体撮像装置５０は、上記の第１実施形態〜第６実施形態のいずれかに係る固体撮像装置が組み込まれてなる。
【０１７０】
光学系５１は被写体からの像光（入射光）を固体撮像装置５０の撮像面上に結像させる。これにより、固体撮像装置５０の撮像面上の各画素を構成するフォトダイオードにおいて入射光量に応じて信号電荷に変換され、一定期間、該当する信号電荷が蓄積される。
蓄積された信号電荷は、例えばＣＣＤ電荷転送路を経て、出力信号Ｖｏｕｔとして取り出される。
信号処理回路５３は、固体撮像装置５０の出力信号Ｖｏｕｔに対して種々の信号処理を施して映像信号として出力する。
上記の本実施形態に係るカメラによれば、斜め入射光の集光率低下及び感度低下を招かずに、色シェーディング特性や分光特性を改善でき、さらにマイクロレンズを簡便な方法、工程で形成することが可能である。
【０１７１】
上記の各実施形態に係る固体撮像装置及びその製造方法によれば、さらに以下の効果を得ることができる。
１．フォトダイオード領域がシリコン層のみで形成されている場合、赤色から赤外領域の感度が良くないという問題が生じるが、本実施形態により改善できる。
２．多画素化により、画像処理の高速化が求められているが、現在のＭＯＳＦＥＴの駆動電流では、対応できないという問題が生じるが、本実施形態により改善できる。
３．チップサイズ縮小によるコスト削減が求められているが、画素数を維持させる場合、画像処理を行う周辺回路の面積縮小を行うしか無く、現状のＭＯＳＦＥＴ特性の場合、単純に処理能力が低下してしまうという問題が生じる。しかし、本実施形態の固体撮像装置により改善できる。
【０１７２】
本発明は上記の説明に限定されない。
例えば、実施形態においてはＣＭＯＳセンサとＣＣＤ素子のいずれにも適用できる。
ＣＣＤ素子に適用する場合には、フォトダイオード領域となる半導体基板の表面に、転送ゲート電極および遮光膜などから離間して、半導体基板に対して凸状に半導体層を形成する。半導体層は、半導体基板の表面と平行な面における断面の面積が半導体基板から遠くなるにつれて小さくなる形状とする。これにより、半導体層に結晶欠陥が生じることによる画素特性の悪化を回避できる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【符号の説明】
【０１７３】
１０…半導体基板、１１，１２…素子分離絶縁膜、１３…第１半導体層、１４…フローティングディフュージョン、１５…ｐ＋型半導体層、１６…エクステンション領域、１７…ソースドレイン領域、２０…スクリーン絶縁膜、２１ａ，２１ｂ…ゲート絶縁膜、２２ａ…転送ゲート電極、２２ｂ…ゲート電極、２３ａ，２３ｂ…窒化シリコン膜、２４ａ…第２半導体層、２４ｂ…第４半導体層、２４ｃ…第５半導体層、２５…第３半導体層、２６，２７…高融点金属シリサイド層、２８ａ，２８ｂ，２８ｃ，２８ｄ…プラグ、２９ａ，２９ｂ，２９ｃ，２９ｄ…上層配線、３０ａ，３０ｂ…第１サイドウォール絶縁膜、３０ｃ…第１絶縁膜、３１ａ，３１ｂ…第２サイドウォール絶縁膜、３１ｃ…第２絶縁膜、３２ａ，３２ｂ…第３サイドウォール絶縁膜、３２ｃ…第３絶縁膜、３３…レジスト膜、３４…第１層間絶縁膜、３５…第２層間絶縁膜、３６…第３層間絶縁膜、３７…第１層間絶縁膜、３８…第２層間絶縁膜、３９…第３層間絶縁膜、４０…第４層間絶縁膜、５０…固体撮像装置、５１…光学系、５３…信号処理回路、１１０…ｐウェル領域（半導体基板）、１１１…ｎ型電荷蓄積層、１１２…ｐ＋型表面層、１１３…ゲート絶縁膜、１１４…ゲート電極、１１５…第１絶縁膜、１１６…第２絶縁膜、１１７…第３絶縁膜、１１７ｔ…配線用溝、１１８…バリアメタル層、１１９…導電層、１２０…第１拡散防止膜、１２１…第４絶縁膜、１２２…第５絶縁膜、１２２ｔ…配線用溝、１２３…バリアメタル層、１２４…導電層、１２５…第２拡散防止膜、１２６…第６絶縁膜、１２７…第７絶縁膜、１２７ｔ…配線用溝、１２８…バリアメタル層、１２９…導電層、１３０…第３拡散防止膜、１３１…第８絶縁膜、１３３…第９絶縁膜、１３３ａ…開口形状、１３４…レジスト膜、１３５…レジスト膜、１３６…パッシベーション膜、１３７…埋め込み層、１３８…平坦化樹脂層、１３９ａ，１３９ｂ，１３９ｃ…カラーフィルタ、１４０…マイクロレンズ、ＡＬＧ…ロジック、ＡＰＤ…フォトダイオード領域、ＡＴＧ…転送ゲート電極領域、ＡＦＤ…フローティングディフュージョン領域、ＰＤ，ＰＤ１〜ＰＤ４…フォトダイオード、ＴＧ１〜ＴＧ４…転送ゲート電極、ＦＤ，ＦＤ１，ＦＤ２…フローティングディフュージョン、Ｌ…光、Ｈ…凹部
【図１】
2011155248.tif 000003
【図２】
2011155248.tif 000004
【図３】
2011155248.tif 000005
【図４】
2011155248.tif 000006
【図５】
2011155248.tif 000007
【図６】
2011155248.tif 000008
【図７】
2011155248.tif 000009
【図８】
2011155248.tif 000010
【図９】
2011155248.tif 000011
【図１０】
2011155248.tif 000012
【図１１】
2011155248.tif 000013
【図１２】
2011155248.tif 000014
【図１３】
2011155248.tif 000015
【図１４】
2011155248.tif 000016
【図１５】
2011155248.tif 000017
【図１６】
2011155248.tif 000018
【図１７】
2011155248.tif 000019
【図１８】
2011155248.tif 000020
【図１９】
2011155248.tif 000021
【図２０】
2011155248.tif 000022
【図２１】
2011155248.tif 000023
【図２２】
2011155248.tif 000024
【図２３】
2011155248.tif 000025
【図２４】
2011155248.tif 000026
【図２５】
2011155248.tif 000027
【図２６】
2011155248.tif 000028
【図２７】
2011155248.tif 000029
【図２８】
2011155248.tif 000030
【図２９】
2011155248.tif 000031