(57)【要約】【課題】出力される高周波信号の特性の劣化を抑制することができる高周波回路を提供すること。【解決手段】基板１２上に形成され、一端が外部と接続される入力線路１６に接続された入力パッド１３と、基板１２上に形成され、一端が外部と接続される出力線路１７に接続された出力パッド１４と、入力パッド１３と出力パッド１４との間の基板１２上に配列され、入力パッド１３および出力パッド１４と、それぞれ入出力用ワイヤ１８、１９により接続された複数のＦＥＴ１５と、を具備し、入力パッド１３と複数の入力用ワイヤ１８との接触点２０および、出力パッド１４と複数の出力用ワイヤ１９との接触点２１を、それぞれ、入出力パッド上１３、１４における直径がλ／１６である円の内部の領域に集中させる。【選択図】図１
2011035445.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、一端が外部と接続される入力線路に接続された入力パッドと、
前記基板上に形成され、一端が外部と接続される出力線路に接続された出力パッドと、
前記入力パッドおよび前記出力パッド間の前記基板上に配列された複数の回路素子と、
これらの複数の回路素子の入力端子と前記入力パッドと、および、前記複数の回路素子の出力端子と前記出力パッドと、をそれぞれ接続する複数の導体線と、
を具備し、
前記複数の導体線の前記入力パッドおよび前記出力パッドとの接触点は、それぞれ、直径がλ／１６である円の内部の領域であることを特徴とする高周波回路。
【請求項２】
前記複数の回路素子は、偶数個の回路素子であり、
前記複数の導体線の前記入力パッドおよび前記出力パッドとの接触点は、それぞれ、直径がλ／１６である異なる２つの円の内部の領域であることを特徴とする請求項１に記載の高周波回路。
【請求項３】
前記回路素子は、前記入力端子をゲート端子、前記出力端子をドレイン端子とする電界効果トランジスタであることを特徴とする請求項１または２に記載の高周波回路。
【請求項４】
前記入力パッドと前記入力線路とは、前記入力パッドを一方の電極とする第１のキャパシタによって接続され、
前記出力パッドと前記出力線路とは、前記出力パッドを一方の電極とする第２のキャパシタによって接続されることを特徴とする請求項３に記載の高周波回路。
【請求項５】
前記導体線は、ワイヤ若しくはリボンであることを特徴とする請求項１乃至４のいずれかに記載の高周波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の回路素子と一つの受動素子等とが導体線によって電気的に接続され、電力を合分波する構造を有する高周波回路に関する。
【背景技術】
【０００２】
近年、マイクロ波やミリ波などの高周波帯で用いられる高周波回路は、優れた特性を実現するために、限られた面積の基板上に多くの素子が配置される。例えば、高周波信号（以下、信号と称す）を増幅する高周波電力増幅回路において、例えば単一の電界効果トランジスタ（以下、ＦＥＴと称す）では所望の増幅率を達成できない場合には、複数のＦＥＴを基板上に並列に配置し、ＦＥＴにおいて増幅されたそれぞれの信号を合波することにより、所望の増幅率を達成している。
【０００３】
このような従来の高周波電力増幅回路は、入出力用線路にそれぞれ接続された入出力パッドおよび、これらの入出力パッドと電気的に接続された複数のＦＥＴを備えている。このような従来の高周波電力増幅回路において、入力パッドと複数のＦＥＴのゲート電極とは、それぞれが互いに平行に設けられた複数の入力用ワイヤによって電気的に接続されている。出力パッドと複数のＦＥＴのドレイン電極とも、複数の出力用ワイヤよって、同様に電気的に接続されている（特許文献１、２等を参照）。このように単一の入出力パッドに対し、それぞれ複数の入出力ワイヤが接続されるため、入力用線路に入力された信号は、分波されてそれぞれのＦＥＴに入力される。また、それぞれのＦＥＴから出力される信号は、出力用線路において合波される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１４８６１６号公報
【特許文献２】特開２００６−１４８９７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上述した従来の高周波電力増幅回路において、複数の入出力用ワイヤは互いに平行に設けられているため、それぞれのワイヤは、パッド上の異なる位置に接続される。従って、入力線路から各ＦＥＴに至るそれぞれの信号の経路のインピーダンスは、各入力用ワイヤと入力パッドとの接触点の位置に応じて変化する。さらに、入力線路を流れる電流は、この線路のいずれかの端部に偏って流れる特性がある。従って、各ＦＥＴに入力される信号は、それぞれ電気的特性（振幅および位相）が異なった状態で入力される。これによって、各ＦＥＴは不均一な動作をするため、各ＦＥＴから出力される信号も、それぞれ電気的特性が異なった状態で出力される。
【０００６】
また、各ＦＥＴから出力線路に至るそれぞれの信号の経路のインピーダンスも同様に、各出力用ワイヤと出力パッドとの接触点の位置に応じて変化する。従って、それぞれ電気的特性が異なった状態でＦＥＴから出力された信号は、それぞれ異なるインピーダンスの影響を受け、さらに電気的特性が異なり、この状態で合波される。
【０００７】
さらに、各ＦＥＴから出力される信号の電気的特性が異なる場合、複数のＦＥＴ間に奇モード発振が生じる。
【０００８】
このように、電気的特性が異なる信号が合波され、さらに、増幅回路内において奇モード発振が生じるため、出力される信号の電気的特性が劣化するという問題がある。
【０００９】
なお、上述した高周波電力増幅回路に限らず、複数の回路素子と単一の受動素子または、複数の回路素子と単一の線路とが、ワイヤ等の導体線によって電気的に接続されることによって、回路内部で信号が合分波される構造を有する高周波回路においては、上述と同様の問題が生じる。
【００１０】
そこで、本発明の課題は、出力される高周波信号の特性の劣化を抑制することができる高周波回路を提供することにある。
【課題を解決するための手段】
【００１１】
本発明による高周波回路は、基板上に形成され、一端が外部と接続される入力線路に接続された入力パッドと、前記基板上に形成され、一端が外部と接続される出力線路に接続された出力パッドと、前記入力パッドおよび前記出力パッド間の前記基板上に配列された複数の回路素子と、これらの複数の回路素子の入力端子と前記入力パッドと、および、前記複数の回路素子の出力端子と前記出力パッドと、をそれぞれ接続する複数の導体線と、を具備し、前記複数の導体線の前記入力パッドおよび前記出力パッドとの接触点は、それぞれ、直径がλ／１６である円の内部の領域であることを特徴とするものである。
【発明の効果】
【００１２】
本発明によれば、出力される高周波信号の特性の劣化を抑制することができる高周波回路を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態に係る高周波回路を模式的に示す上面図である。
【図２】図１の一部を拡大して示す上面図である。
【図３】本発明の第２の実施形態に係る高周波回路を模式的に示す上面図である。
【図４】本発明の他の実施形態に係る高周波回路の一部を拡大して示す上面図である。
【発明を実施するための形態】
【００１４】
以下に、本発明の実施形態の高周波回路について、図面を参照して詳細に説明する。なお、以下の説明においては、高周波電力増幅回路を実施形態の一例として説明する。
【００１５】
（第１の実施形態）
図１は、第１の実施形態に係る高周波電力増幅回路を模式的に示す上面図である。図１に示すように、高周波増幅回路１１において、基板１２上には、入力パッド１３、出力パッド１４および、複数のＦＥＴ１５がそれぞれ配置されている。
【００１６】
入力パッド１３および、出力パッド１４は、共に長方形の導体からなる。入力パッド１３の一辺の中央部には、一端が外部と接続される入力線路１６が接続されており、この入力線路１６を介して、信号が入力パッド１３に入力される。同様に、出力パッド１４の一辺の中央部には、一端が外部と接続される出力線路１７が接続されており、この出力線路１７を介して、信号が外部に出力される。このような入出力パッド１３、１４および、入出力線路１６、１７は、例えばマイクロストリップ線路によって形成されている。
【００１７】
なお、入力線路１６の入力パッド１３に対する接続位置および、出力線路１７の出力パッド１４に対する接続位置は、それぞれ一辺の中央以外の位置に接続されてもよい。
【００１８】
入力パッド１３と出力パッド部１４との間の基板１２上には、並列に例えば３個のＦＥＴ１５が配列されている。これらのＦＥＴ１５は、ゲート電極１５−１を入力端子、ドレイン電極１５−２を出力端子とするものである。これらの各ＦＥＴ１５のゲート電極１５−１は、入力パッド１３と、それぞれ長さが等しい導体線である入力用ワイヤ１８によって相互に電気的に接続されている。また、各ＦＥＴ１５のドレイン電極１５−２は、出力パッド１４と、それぞれ長さが等しい導体線である出力用ワイヤ１９によって相互に電気的に接続されている。
【００１９】
なお、ゲート電極１５−１と入力パッド１３との距離はそれぞれ異なる。この異なった距離を、等しい長さの入力用ワイヤ１８を用いて接続するために、各入力用ワイヤ１８は、それぞれ適宜上方に湾曲させることにより調節されている。出力用ワイヤ１９も同様である。
【００２０】
ここで、全ての入力用ワイヤ１８と、入力パッド１３との接触点２０は、入力パッド１３上の所定の一箇所に集中している。同様に、全ての出力用ワイヤ１９と、出力パッド１４との接触点２１は、出力パッド１４上の所定の一箇所に集中している。
【００２１】
図２は、これらの接触点２０、２１の一例として、出力パッド１４上の接触点２１の近傍を拡大して示す上面図である。
【００２２】
図２に示すように、出力パッド１４上の接触点２１は、直径がＬ１の円の内部の領域である。このＬ１は、各出力用ワイヤ１９と出力パッド１４との接触点２１ａ、２１ｂ、２１ｃから出力線路１７に至るまでの各信号の経路のインピーダンスが、実質的に等しくなるような距離である。具体的には、Ｌ１は、増幅回路１１に入力される信号の周波数をλとして、λ／１６である。
【００２３】
なお、入力パッド１３上の接触点２０も、出力パッド上の接触点２１と同様に、直径がＬ１の円の内部の領域である。
【００２４】
以上に説明した第１の実施形態に係る高周波増幅回路１１に信号が入力されると、この信号は、入力線路１６を介して入力パッド１３に入力される。入力パッド１３に入力された信号は、入力パッド１３に３本の入力用ワイヤ１８が接触しているため、３つに分波される。分波された信号は、それぞれのＦＥＴ１５のゲート電極１５−１に入力され、それぞれＦＥＴ１５で増幅される。
【００２５】
各ＦＥＴ１５によって増幅された信号は、ドレイン電極１５−２から出力され、各出力用ワイヤ１９を介して出力パッド１４に入力される。出力パッド１４に出力された各信号は、出力線路１７において合波され、この合波された信号が、増幅回路１１の外部に出力される。
【００２６】
このような増幅回路１１において、３本の入力用ワイヤ１８は、入力パッド１３上の接触点２０に接触するため、入力線路１６から各ＦＥＴ１５に至るまでの各信号の経路のインピーダンスは、実質的に全て等しい。さらに、３本の出力用ワイヤ１９は、出力パッド１４上の接触点２１に接触するため、各ＦＥＴ１５から出力線路１７に至るまでの各信号の経路のインピーダンスは、実質的に全て等しい。従って、増幅回路１１に入力された信号は、電気的特性が均一な状態で各ＦＥＴ１５に入力される。これにより、各ＦＥＴ１５均一な動作をする。さらに、各ＦＥＴ１５の均一な動作により、各ＦＥＴ１５から出力される各信号は、電気的特性が同一の状態で出力パッド１４上の接触点２１に出力される。従って、電気的特性が均一の状態で各信号は合波され、さらに、出力用ワイヤ１９間における奇モード発振が抑制される。これにより、増幅回路１１から出力される信号の電気的特性の劣化を抑制することができる。
【００２７】
（第２の実施形態）
図３は、第２の実施形態に係る高周波回路を模式的に示す上面図である。第２の実施形態においても、高周波電力増幅回路を一例として説明する。図３に示す高周波電力増幅回路２２においては、図１に示す高周波増幅回路１１と比較して、入力パッド１３と出力パッド１４との間に、４個のＦＥＴ１５が並列に配置されている点が異なる。
【００２８】
また、入力側から見た左２個のＦＥＴ１５（図３において、上２個のＦＥＴ１５）のゲート電極１５−１と入力パッド１３とを接続する第１の入力用ワイヤ２３−１は、入力パッド１３上の第１の接触点２４−１に接触している。同様に、入力側から見た右２個（図３において、下２個のＦＥＴ１５）のＦＥＴ１５のゲート電極１５−１と入力パッド１３とを接続する第２の入力用ワイヤ２３−２は、入力パッド１３上の第２の接触点２４−２に接触している。
【００２９】
さらに、入力側から見た左２個のＦＥＴ１５のドレイン電極１５−２と出力パッド１４とを接続する第１の出力用ワイヤ２５−１は、出力パッド１４上の第１の接触点２６−１に接触している。同様に、入力側から見た右２個のＦＥＴ１５のドレイン電極１５−２と出力パッド１４とを接続する第２の出力用ワイヤ２５−２は、出力パッド１４上の第２の接触点２６−２に接触している。
【００３０】
ここで、入力パッド１３上における、第１の接触点２４−１の位置および第２の接触点２４−２の位置は、それぞれ、入力線路１３の中心軸Ｂから等しい距離Ｌ２になる位置である。出力パッド１４上における、第１の接触点２６−１の位置および第２の接触点２６−２の位置も同様に、出力線路１７の中心軸Ｃから等しい距離Ｌ３になる位置である。
【００３１】
なお、Ｌ２とＬ３とは、等しい距離であってもよいし、異なる距離であってもよい。
【００３２】
このような第２の実施形態に係る高周波増幅回路２２においては、入力用ワイヤ２３−１、２３−２は、それぞれ、入力パッド１３上の異なる２点である第１、第２の接触点２４−１、２４−２に接触している。同様に、出力用ワイヤ２５−１、２５−２は、それぞれ、出力パッド１４上の異なる２点である第１、第２の接触点２６−１、２６−２に接触している。これらの第１接触点２４−１、２６−１および第２の接触点２４−２、２６−２は、それぞれ入力線路１６の中心軸Ｂおよび、出力線路１７の中心軸Ｃから等しい距離に形成されるため、入力線路１６から各ＦＥＴ１５に至るまでの各信号の経路のインピーダンスは、実質的に全て等しくなる。さらに、各ＦＥＴ１５から出力線路１７に至るまでの各信号の経路のインピーダンスは、実質的に全て等しくなる。従って、第１の実施形態の増幅回路１１と同様に、第２の実施形態の増幅回路２２から出力される信号の電気的特性の劣化を抑制することができる。
【００３３】
なお、この第２の実施形態のように、偶数個のＦＥＴ１５が配置される高周波電力増幅回路においては、入出力パッド１３、１４上の接触点は、それぞれ上述のように２箇所であってもよいし、第１の実施形態のようにそれぞれ１箇所であってもよい。
【００３４】
（第３の実施形態）
第３の実施形態に係る高周波増幅回路は、上述の入力パッド１３と入力線路１６および、出力パッド１４と出力線路１７との間に、それぞれ単一の受動素子が配置された高周波電力増幅回路である。この場合、上述の各実施形態における入力パッド１３および出力パッド１４は、それぞれ受動素子を構成する一方の電極パッドとなる。以下に、受動素子がキャパシタである場合の高周波電力増幅回路について説明する。
【００３５】
この高周波電力増幅回路においては、入力側に配置されたキャパシタの一方の電極と各ＦＥＴとが、複数の入力用ワイヤによって接続される。同様に、出力側に配置されたキャパシタの一方の電極と各ＦＥＴとが、複数の出力用ワイヤによって接続される。また、入力側のキャパシタの他方の電極には入力線路が接続され、出力側のキャパシタの他方の電極には出力線路が接続される。
【００３６】
このような高周波増幅回路において、複数の入力用ワイヤおよび、複数の出力用ワイヤと、各キャパシタの一方の電極との接触点は、各電極上の所定の一箇所に集中している。
【００３７】
図４は、この一例として、複数の出力用ワイヤ２７と、出力側に配置されたキャパシタの一方の電極２８との接触点２９近傍を拡大して示す上面図である。図４に示すように、各出力用ワイヤ２７とキャパシタの一方の電極２８との接触点２９ａ、２９ｂ、２９ｃは、直径がＬ１＝λ／１６の円の内部の領域に集中している。さらに、図示はされないが、各入力用ワイヤと入力側に配置されたキャパシタの一方の電極との接触点も、直径がＬ１＝λ／１６の円の内部の領域に集中している。
【００３８】
このような入出力側にそれぞれ単一の受動素子が配置された高周波電力増幅回路であっても、上述の第１の実施形態と同様の効果を得ることができる。なお、偶数個のＦＥＴおよび受動素子を有する高周波電力増幅回路であっても、第２の実施形態を適用することにより、第２の実施形態と同様の効果を得ることができることは、言うまでもない。
【００３９】
以上に、各実施形態に係る高周波電力増幅回路について説明した。しかし、本発明の高周波回路は、これらの実施形態に限定されるものではない。
【００４０】
例えば、本発明の実施形態は、上述した高周波電力増幅回路に限定されるものではなく、各実施形態におけるＦＥＴは、能動素子または受動素子等の入出力端子を有する回路素子であってもよい。このように、複数の回路素子の入出力端子と、単一の受動素子または線路とを、複数のワイヤによって接続する構造を有する高周波回路であれば、全てにおいて適用可能である。
【００４１】
なお、各実施形態の高周波電力増幅回路を含む上述の高周波回路において、並列に配置されるＦＥＴまたは、複数の回路素子の数は、限定されるものではなく、複数配置されるものであれば、全てに適用可能である。この際、ＦＥＴまたは回路素子の数が奇数個である場合は、入出力用ワイヤの一端が１箇所に集中されればよい。偶数個の場合は、入出力用ワイヤの一端が１箇所または２箇所に集中されればよい。
【００４２】
また、上述の各実施形態の高周波回路における入出力用ワイヤは、例えば導体のリボン等を含む導体線であればよい。
【符号の説明】
【００４３】
１１、２２・・・高周波増幅回路
１２・・・基板
１３・・・入力パッド
１４・・・出力パッド
１５・・・ＦＥＴ
１５−１・・・ゲート電極
１５−２・・・ドレイン電極
１６・・・入力線路
１７・・・出力線路
１８・・・入力用ワイヤ
１９、２７・・・出力用ワイヤ
２０・・・入力パッド上の接触点
２１・・・出力パッド上の接触点
２３−１・・・第１の入力用ワイヤ
２３−２・・・第２の入力用ワイヤ
２４−１・・・入力パッド上の第１の接触点
２４−２・・・入力パッド上の第２の接触点
２５−１・・・第１の出力用ワイヤ
２５−２・・・第２の出力用ワイヤ
２６−１・・・出力パッド上の第１の接触点
２６−２・・・出力パッド上の第２の接触点
２８・・・キャパシタの一方の電極
２９・・・キャパシタの一方の電極上の接触点
【図１】
2011035445.tif 000003
【図２】
2011035445.tif 000004
【図３】
2011035445.tif 000005
【図４】
2011035445.tif 000006