(57)【要約】【課題】本発明の目的は、ソフトウエア、ファームウエアの変更により拡張機能を提供することにある。【解決手段】入力された画像フレームに対し所定の符号化処理を施すことにより、前記画像フレームの情報量を圧縮する画像圧縮符号化装置において、ＣＰＵとＦＰＧＡとを有し、該ＣＰＵとＦＰＧＡの少なくとも一方に内蔵する複数の拡張機能管理に関するレジスタにより、機能拡張の可否判断を実施し、機能を提供する拡張機能管理機能を備える事を特徴とする画像圧縮符号化装置である。【選択図】図１
2011257989.tif 000002
【特許請求の範囲】
【請求項１】
入力された画像フレームに対し所定の符号化処理を施すことにより、前記画像フレームの情報量を圧縮する画像圧縮符号化装置において、
ソフトウエアとファームウエアとの少なくとも一方により機能を拡張する手段を有し、該ソフトウエアとファームウエアとの少なくとも一方により機能を拡張する手段に内蔵する複数の拡張機能管理に関するレジスタにより、機能拡張の可否判断を実施し、機能を提供する拡張機能管理機能を備える事を特徴とする画像圧縮符号化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された画像フレームに対し所定の符号化処理を施すことにより、前記画像フレームの情報量を圧縮する画像圧縮符号化装置に関するものである。
【背景技術】
【０００２】
従来、映像データ圧縮技術の分野において、適切なデータ量を持つ圧縮映像データを生成することが可能で、且つ、映像データの圧縮処理に要する時間を短縮することが可能な装置の提供を目的とした提案が知られている。該提案では、映像データを圧縮符号化するための前処理、フラットネス、及びイントラACの生成（フラットス、及びイントラACは、Iピクチャに圧縮されるピクチャの絵柄の難度を示すパラメータである）、映像の動き予測の予測誤差量（ME残差）の算出、入力された映像データの各ピクチャの遅延処理、等の各過程が実行される。該提案では、上記映像データの各ピクチャの遅延処理に続いて、更に、ME残差、フラットネス、及びイントラACによる各ピクチャの絵柄の難度を示す実難度データの近似処理、近似処理された後の実難度データからの、圧縮映像データの目標データ量の算出処理、圧縮映像データのデータ量が、略目標データ量になるような圧縮符号化処理、等の各過程も実行される。
【０００３】
また、低遅延を必要とするMPEG-4/AVC規格を用いた高解像度アプリケーションへの適用を考慮して、エンコード処理LSIと外部メモリとの間で行われるデータ転送に必要な帯域を削減させるため、第１の遅延用メモリは、動き検出処理部から出力される入力画像フレームを入力し、所定時間、予測残差生成処理を行うための第１の加算器への出力を遅延させる。第２の遅延用メモリは、インタ予測輝度画像フレームを入力し、所定時間、予測選択回路への出力を遅延させる。第３の遅延用メモリは、動き検出処理部から出力される動きベクトル情報を入力し、所定時間、上記動きベクトル情報のインタ予測色差画像作成処理部への出力を遅延させていた（特許文献１参照）。
【０００４】
従来の画像圧縮符号化装置の拡張機能提供方法は、必要な機能を実現する基板やモジュールなどを新規に追加し、目的とする機能を提供するのが一般的であった。
【０００５】
拡張機能提供時の装置構築における新基板、モジュールの組込みに関わる技術と工数、その場合の結合インタフェースの信頼性の確保、また、組み込んだことによる動作確認の手法、確認環境の構築、確認工数などの問題点を解決する必要がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−８１４９８号公報（組み込み研）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ソフトウエア、ファームウエアの変更により拡張機能を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、上記の目的を達成するために、入力された画像フレームに対し所定の符号化処理を施すことにより、前記画像フレームの情報量を圧縮する画像圧縮符号化装置において、ソフトウエアとファームウエアとの少なくとも一方により機能を拡張する手段を有し、該ソフトウエアとファームウエアとの少なくとも一方により機能を拡張する手段に内蔵する複数の拡張機能管理に関するレジスタにより、機能拡張の可否判断を実施し、機能を提供する拡張機能管理機能を備える事を特徴とする画像圧縮符号化装置である。
【発明の効果】
【０００９】
以上のように本発明によれば、ソフトウエア、ファームウエアの変更により容易に拡張機能を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の１実施例のＦＰＧＡのファームウエアの変更により拡張機能実現する画像圧縮符号化装置の構成を示すブロック図
【図２】本発明の１実施例のＣＰＵのソフトウエアの変更により拡張機能実現する画像圧縮符号化装置の構成を示すブロック図
【図３】本発明の１実施例の画像圧縮符号化装置の拡張機能実現の模式図
【図４】本発明の１実施例の提供機能種別の拡張機能提供レジスタの模式図
【図５】本発明の１実施例のシステムメモリマップのシステム設定領域の模式図
【図６】本発明の１実施例のシステムメモリマップのベンダ領域の模式図
【発明を実施するための形態】
【実施例１】
【００１１】
本発明の１実施例の画像圧縮符号化装置の拡張機能実現の動作を、本発明の１実施例のＦＰＧＡのファームウエアの変更により拡張機能実現する画像圧縮符号化装置の構成を示すブロック図の図１と、本発明の１実施例のＣＰＵのソフトウエアの変更により拡張機能実現する画像圧縮符号化装置の構成を示すブロック図の図２と、本発明の１実施例の画像圧縮符号化装置の拡張機能実現の模式図の図３と、本発明の１実施例の拡張機能提供レジスタの模式図の図４と、本発明の１実施例のシステムメモリマップのシステム設定領域の模式図の図５と、本発明の１実施例のシステムメモリマップのベンダ領域の模式図の図６と、を用いて説明する。
【００１２】
本発明の１実施例のＦＰＧＡのファームウエアの変更により拡張機能実現する画像圧縮符号化装置の構成を示すブロック図の図１では、ファームウエア（以下、F/W）の管理レジスタより拡張機能が実現される。
F/W管理レジスタとは、ファームウエア（FPGAなど）の機能実現モジュールの組込み状況を管理するレジスタである。（本明細書では、“１”を実装状態、“０”を未実装として扱う。）
【００１３】
ＦＰＧＡのF/Wに限らず、どのような論理ＩＣ等のハードウエア（以下、H/W）の管理レジスタより拡張機能が実現されて構わない。
H/W管理レジスタとは、製品を構成するハードウエアにおいて提供可能なデバイス、モジュールなどの実装状態を管理するレジスタである。（本明細書では、“１”を実装状態、“０”を未実装として扱う。）
【００１４】
本発明の１実施例のＣＰＵのソフトウエアの変更により拡張機能実現する画像圧縮符号化装置の構成を示すブロック図では、ＣＰＵのソフトウエア（以下、S/W）管理レジスタ、により拡張機能が実現される。
【００１５】
拡張される機能を実現する為には、全てのレジスタにおいて機能拡張可否が可となっている必要があり、最低限H/W管理レジスタは“可”となっている状況での製品提供が基本となる。
【００１６】
S/W管理レジスタとは、ソフトウエアの機能実現モジュールの組込み状況を管理するレジスタである。（本明細書では、“１”を実装状態、“０”を未実装として扱う。）
【００１７】
ここで、拡張機能提供の方法を（図３）に示す。ここでは、機能拡張としてH/Wを必要とする拡張機能２とH/Wを必要とせず、F/Wのみで実現可能な拡張機能４の提供方法を一例として説明する。現在提供されている製品の構成を左側に示しており、基本機能のみが提供されている状況である。よって、H/W構成としての機能拡張モジュール１、２、３はその機能を実現するH/Wは存在するが機能として提供されていないため、破線での表示となっている。同様にFPGA（F/W機能）内にてその機能を提供するか機能拡張４も破線表示である。このとき、要求機能拡張として機能拡張２、４の要求が発生した場合、外部より、S/WアップグレードとF/Wアップグレードのみを実施することにより拡張機能２、４の提供を実現する。（このとき一概には判断できないが、機能モジュール２を既実装とすることにより、本体基板構成の基板分割損の回避が実現できることもある。）拡張機能提供後の製品構成例を右側に示し、S/Wアップデート（拡張機能２制御Software、機能拡張４制御Software）、F/Wアップデート（機能拡張４実現Firmware）により、機能モジュール2が有効となり、結果としてH/W構成の変更無く新たな機能を提供可能となる。
【００１８】
つまり、本明細書にて提供する全ての機能はS/Wにより管理され、その機能を提供する/しないの判断はソフトウエアにより管理され、そのため拡張機能に関するH/W管理レジスタ、S/W管理レジスタ、F/W管理レジスタを有する（図４）。
【００１９】
一般的なシステムメモリマップは、ベンダ領域とユーザ領域に大別され（図５）、H/W管理レジスタ、S/W管理レジスタ、F/W管理レジスタはベンダ領域の内容としては、装置個別情報や製造者情報などと同一とし、使用者からの書き換えは出来ない状況で提供される。また、本命明細書は、説明の簡易化のため（図４）においてbit位置（横軸）統一で記載したが、ソフトウエアの誤書込みの対策として、bit位置を統一しない方法も可能である。このことを（図６）にて説明を実施する。簡易的な管理は、拡張H/W、F/W、S/W設定領域を連続領域に確保し、bit位置に関しても横位置統一とすることで実現する。誤書込みの対策案としては、ベンダ領域に不連続な領域とし、bit位置もズラした位置にて実現する。本図の場合は、ベンダ領域上位に拡張H/W管理レジスタ、中位にF/W管理レジスタ、下位にS/W管理レジスタをマッピングし、例えば、拡張機能２に対するbit位置をそれぞれのレジスタ内LSB、LSB+1、LSB+2のように実施すればよい。
【００２０】
本説明では、全ての管理レジスタをベンダ領域に配置した構成例にて説明したが、H/W管理レジスタを同様にベンダ領域、S/W管理レジスタをソフトウエアのワーク領域、F/W管理レジスタをFPGA内にレジスタを構成し、自ら提供できる機能の実現可能レジスタを具備することにより、同様の提案を実現することも可能である。
【００２１】
S/Wアップグレードの方法は、共通指定アップグレードと個別指定アップグレード方法の２種類考えられる。前者の場合は、１つのアップグレード対応ファイルで全ての製品に適応可能であり、後者は個別の製品を特定してのアップグレードファイルとなる。このときの個別アップデートファイルの個別認識情報は、製造番号やMACアドレスなの個別認識可能なユニークコードを使用し、実現することとする。両者の使い分けに関しては、基本機能としての追加機能に対するアップグレードは前者、機能拡張などの個別対応に関しては後者というようにその使い分けを実施する。
【００２２】
拡張機能提供時の装置構築における新基板、モジュールの組込みに関わる技術と工数、その場合の結合インタフェースの信頼性の確保、また、組み込んだことによる動作確認の手法、確認環境の構築、確認工数などの問題点を解決し、ソフトウエア、ファームウエアのみの変更により拡張機能を実現できる。
【符号の説明】
【００２３】
１，２，３，４：画像圧縮符号化装置、
【図１】
2011257989.tif 000003
【図２】
2011257989.tif 000004
【図３】
2011257989.tif 000005
【図４】
2011257989.tif 000006
【図５】
2011257989.tif 000007
【図６】
2011257989.tif 000008