(57)【要約】【課題】負バイアス発生回路中の容量に対する高速な充電手段を提供する。【解決手段】負バイアス発生回路１中のダウンコンバータ１２内に容量が存在する。高速な充電を行うためにはこの容量を小さくし必要な電荷の量を最小限にする。一方、ダウンコンバータ１２内の容量とは別に外付け容量１７を直接電源電圧に接続して充電する。ダウンコンバータ１２内の容量の充電終了後に、並列に外付け容量１７とダウンコンバータ１２内の容量を接続する。これにより、充電高速化とリップルノイズへの耐性向上を両立することが可能となる。【選択図】図３
2011071802.tif 000002
【特許請求の範囲】
【請求項１】
高周波発振と低周波発振に出力の切り替えが可能な発振回路と、第１の容量を含み前記発振回路の出力によって前記第１の容量に電荷を蓄えるダウンコンバータ回路と、充電容量切り替え回路と、前記第１の容量と並列に接続され前記充電容量切り替え回路によって電気的に切り離し可能な第２の容量と、を含む負バイアス発生回路とを有する半導体装置であって、
該半導体装置の電源投入時に前記発振回路が高周波発振を行い、前記充電容量切り替え回路が前記第２の容量を前記第１の容量から電気的に切り離し、前記ダウンコンバータ回路が前記第１の容量に電荷を蓄えることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記発振回路が高周波発振から低周波発振に出力が変化するときに前記充電容量切り替え回路が前記第２の容量を前記第１の容量に電気的に接続することを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、前記充電容量切り替え回路がタイミング信号を出力し、該タイミング信号を受けて前記発振回路が高周波発振から低周波発振に出力を変化することを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、該半導体装置はさらに電源電圧を供給するパワーアンプを含み、
前記タイミング信号に応じて前記パワーアンプが供給する前記電源電圧を変化させることを特徴とする半導体装置。
【請求項５】
請求項２に記載の半導体装置において、該半導体装置はさらにリセット回路を含み、前記リセット回路がリセット信号を出力し、該リセット信号を受けて前記発振回路が高周波発振から低周波発振に出力を変化することを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、該半導体装置はさらに電源電圧を供給するパワーアンプを含み、
前記リセット信号に応じて前記パワーアンプが供給する前記電源電圧を変化させることを特徴とする半導体装置。
【請求項７】
請求項２に記載の半導体装置において、前記第２の容量が前記第１の容量から切り離されているときに前記第２の容量が電源電圧から電荷を蓄えることを特徴とする半導体装置。
【請求項８】
請求項１ないし７のいずれか１項に記載の半導体装置において、前記発振回路がＲＣオシレータを含んで構成されることを特徴とする半導体装置。
【請求項９】
請求項１ないし７のいずれか１項に記載の半導体装置において、前記発振回路がリングオシレータを含んで構成されることを特徴とする半導体装置。
【請求項１０】
請求項１ないし９のいずれか１項に記載の半導体装置を含む無線通信装置であって、該半導体装置がアンテナ切り替え回路に用いられることを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は無線通信装置の入出力切り替えスイッチ、特に負バイアス発生回路中の容量に対する高速な充電手段を提供することに関する。
【背景技術】
【０００２】
無線送受信器は広く一般的に用いられている。携帯電話機などでは、多元接続方式として、ＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）を用いたＵＭＴＳ（Ｗ−ＣＤＭＡ）方式が主流となっているものの、いまだにＴＤＭＡ（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）を用いる無線送受信器も広く用いられている。
【０００３】
ＴＤＭＡ方式の無線送受信器では一つのアンテナを送信時と受信時で切り替えて用いるのが一般的である。図１はこのアンテナの送信側と受信側の切り替えを行うアンテナスイッチ回路１０００の概念図である。
【０００４】
アンテナスイッチ回路１０００は、送信入力端子と受信出力端子の二つの端子を有する。アンテナスイッチ回路は、送信時には送信入力端子とアンテナを、受信時には受信出力端子とアンテナを、それぞれ電気的に接続することを目的とした回路である。
【０００５】
このアンテナスイッチ回路１０００は、アンテナスイッチトランジスタＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４を含む。このアンテナスイッチトランジスタＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４は従来ｐＨＥＭＴ（ガリウム砒素）  ＦＥＴが一般的に用いられていた。
【０００６】
アンテナスイッチトランジスタＭＮ１とＭＮ４は接地用のスイッチとして、アンテナスイッチトランジスタＭＮ２とＭＮ３はアンテナ接続用のスイッチとしてそれぞれ動作する。従って、送信入力端子がアンテナに接続されているときは、アンテナスイッチトランジスタＭＮ２はＯＮとなり、一方アンテナスイッチトランジスタＭＮ１はＯＦＦとなる。これは送信時でも同じであるため、アンテナスイッチトランジスタＭＮ１とアンテナスイッチトランジスタＭＮ２は常に動作が逆転する。アンテナスイッチトランジスタＭＮ３とアンテナスイッチトランジスタＭＮ４も同様である。
【０００７】
これらのアンテナスイッチトランジスタのソース・ドレイン間は高い抵抗値を持つ抵抗で接続されている。従ってソースとドレインの電位は同じ電位となり、また、アンテナスイッチトランジスタＭＮ１とＭＮ４は接地されているために、これらのトランジスタのソース・ドレイン端子の電位は全てＧＮＤ電位となる。
【０００８】
これらアンテナスイッチトランジスタのベース端子の電位をスイッチング制御回路１００１が制御することで、これらのアンテナスイッチトランジスタのＯＮ、ＯＦＦを制御することができる。負バイアスを用いない場合、スイッチング制御回路１００１の制御出力はＧＮＤ電位、又はＶＤＤ電位のいずれかになる。
【０００９】
送信時には、送信入力端子に正負に振れる振幅数Ｖｐｐの信号が通過する。アンテナスイッチトランジスタがＯＦＦとなるためには、ソース・ドレイン電位がゲート端子の電位以上でなければならない。しかし、送信入力端子に入力される信号の振幅量によっては上記の送信入力端子に入力される信号の下限ピーク時に、ゲート電位以下になる場合も考えられる。
【００１０】
アンテナスイッチトランジスタＭＮ１のドレインは通常数ボルトの電位が掛かる。従って、ソース・ドレイン電位がゲート電位以上でなければ、図中の（Ａ）点はショートすることとなる。このショートによって、（Ａ）点の負側の波形はＧＮＤでクリップされ波形の歪みとなる。
【００１１】
図２は従来のｐＨＥＭＴ  ＳＷの構成を表す回路図である。
【００１２】
従来のｐＨＥＭＴ  ＳＷでは、昇圧回路２００１及びＳＷトランジスタ２００２を含んで構成される。
【００１３】
昇圧回路２００１は制御電圧を昇圧し、ＳＷトランジスタ２００２のソース・ドレイン間電圧に対してゲート電圧に高い電位を与える。これにより、負バイアスと同様の効果を得ている。ソフトウェアの起動時間はこの昇圧回路の充電時間に対応できるスピードで動作するように設計されている。
【００１４】
このＧＮＤでクリップされる問題に対して、米国特許ＵＳ６８０４５０２号公報（特許文献１）では、制御回路に負側のバイアスを発生させることで、ＧＮＤでクリップされることを防ぐ技術が開示されている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】米国特許ＵＳ６８０４５０２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
特許文献１記載の制御回路などでは、制御回路中に負バイアス発生回路が存在する。そしてこの負バイアス発生回路中の容量、具体的には昇圧回路２００１内の容量、に対する充電を欠かすことはできない。従来の負バイアス発生回路ではこの容量の充電のために電源投入直後１００μｓｅｃほどの充電時間を要していた。
【００１７】
しかし、アンテナスイッチトランジスタに用いられているｐＨＥＭＴ  ＦＥＴは近年ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）−ＳＷに置き換えられつつある。ＳＯＩ−ＳＷは動作の応答性が悪く、ｐＨＥＭＴ  ＦＥＴの使用を想定した充電時間に対応したソフトウェアをそのまま適用すると誤動作が生じるおそれがある。
【００１８】
図２に当てはめて説明する。
【００１９】
昇圧回路２００１には２つのダイオードが含まれることは図２から見て取れる。昇圧回路２００１として動作するためには、この２つのダイオードを高周波ダイオードとして構成する必要がある。しかし、現在のＳＯＩプロセスでは、高周波ダイオードを作成することは困難である。
【００２０】
また昇圧回路を用いない場合には、特許文献１記載の発明のように負バイアスを発生させる回路が必要である。しかし、この特許文献１記載にも負バイアス立下り高速化に関する視点はない。
【００２１】
したがって、従来のソフトウェアを使うことを前提とすると、より高速な充電が不可欠になる。
【００２２】
本発明の目的は、負バイアス発生回路中の容量に対する高速な充電手段を提供することにある。より具体的には、１）負バイアスの立下り時にのみ高周波発振を行う、２）負バイアスの立下り時のみ充電容量を小さくする、という手法を提供する。
【００２３】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
【００２５】
本発明の代表的な実施の形態に関わる半導体装置は、高周波発振と低周波発振に出力の切り替えが可能な発振回路と、第１の容量を含み発振回路の出力によってこの第１の容量に電荷を蓄えるダウンコンバータ回路と、充電容量切り替え回路と、第１の容量と並列に接続され充電容量切り替え回路によって電気的に切り離し可能な第２の容量と、を含む負バイアス発生回路と、を有し、この半導体装置の電源投入時に発振回路が高周波発振を行い、充電容量切り替え回路が第２の容量を第１の容量から電気的に切り離し、ダウンコンバータ回路が第１の容量に対して電荷を蓄えることを特徴とする。
【００２６】
この半導体装置において、発振回路が高周波発振から低周波発振に出力が変化すときに充電容量切り替え回路が第２の容量を第１の容量に電気的に接続することを特徴としても良い。
【００２７】
この半導体装置において、充電容量切り替え回路がタイミング信号を出力し、タイミング信号を受けて発振回路が高周波発振から低周波発振に出力を変化することを特徴としても良い。
【００２８】
この半導体装置において、該半導体装置はさらに電源電圧を供給するパワーアンプを含み、タイミング信号に応じてパワーアンプが供給する電源電圧を変化させることを特徴としても良い。
【００２９】
この半導体装置において、半導体装置はさらにリセット回路を含み、リセット回路がリセット信号を出力し、リセット信号を受けて発振回路が高周波発振から低周波発振に出力を変化することを特徴としても良い。
【００３０】
この半導体装置において、半導体装置はさらに電源電圧を供給するパワーアンプを含み、リセット信号に応じてパワーアンプが供給する電源電圧を変化させることを特徴としても良い。
【００３１】
この半導体装置において、第２の容量が第１の容量から切り離されているときに第２の容量が電源電圧から電荷を蓄えることを特徴としても良い。
【００３２】
これらの半導体装置において、発振回路がＲＣオシレータを含んで構成されることを特徴としても良い。また、発振回路がリングオシレータを含んで構成されることを特徴としても良い。
【００３３】
これらの半導体装置を含む無線通信装置が、これらの半導体装置をアンテナ切り替え回路に用いることを特徴としても良い。
【発明の効果】
【００３４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
【００３５】
本発明の代表的な実施の形態に関わる半導体装置によって、該半導体装置中の負バイアス発生回路内に含まれる容量に対して高速に電荷を蓄えることが可能になる。
【００３６】
また、負バイアス発生回路内に含まれる容量以外に別途用意した容量を電気的に切り離し可能に並列接続し、負バイアス発生回路内に含まれる容量に電荷を蓄積している間に別途用意した容量に対して電荷を電源電圧から蓄積し、負バイアス発生回路内に含まれる容量に電荷がたまった後に別途用意した容量を電気的に接続することで、負バイアスにリップルノイズが乗ることを防止する。
【図面の簡単な説明】
【００３７】
【図１】アンテナの送信側と受信側の切り替えを行うアンテナスイッチ回路の概念図である。
【図２】従来のｐＨＥＭＴ  ＳＷの構成を表す回路図である。
【図３】本発明の実施の形態に関わる負バイアス発生回路の構成を表すブロック図である。
【図４】本発明の第１の実施の形態に関わる発振回路の構成を表す回路図及び動作を表す真理値表である。
【図５】本発明の第１の実施の形態に関わるダウンコンバータ、充電容量切替え回路中のスイッチ回路、外付け容量の接続関係を表す回路図である。
【図６】リップル発生時のメカニズムを説明するための概念図である。
【図７】本発明の第１の実施の形態に関わる負バイアス発生回路のうちタイミング回路に関わる箇所を抽出したブロック図である。
【図８】タイミング回路及び各スイッチの動作が負バイアス発生回路の動作にどのように影響するかを説明するための波形図である。
【図９】本発明に関わる負バイアス発生回路及びパワーアンプの構成を表すブロック図である。
【図１０】本発明の第２の実施の形態に関わる負バイアス発生回路のリセット信号、負バイアス、発振器出力、電源電圧の変化を表す波形図である。
【図１１】本発明の第３の実施の形態に関わる負バイアス発生回路の構成を表すブロック図である。
【図１２】本発明の第３の実施の形態に関わる別の負バイアス発生回路の構成を表すブロック図である。
【図１３】本発明の第４の実施の形態に関わる発振回路の構成を表す回路図である。
【図１４】本発明の第５の実施の形態に関わる負バイアス発生回路のうちタイミング回路に関わる箇所を抽出したブロック図である。
【図１５】本発明の第５の実施の形態に関わるタイミング回路からスイッチ回路に対して出力される信号を表す波形図である。
【図１６】本発明に関わる負バイアス発生回路を含む携帯電話機の全体構成を表すブロック図である。
【図１７】図１６の携帯電話機に含まれるＲＦモジュールの構成を表すブロック図である。
【発明を実施するための形態】
【００３８】
以下、図を用いて本発明の実施の形態について説明する。
【００３９】
（第１の実施の形態）
まず第１の実施の形態について図を用いて説明する。
【００４０】
図３は本発明の実施の形態に関わる負バイアス発生回路１の構成を表すブロック図である。この負バイアス発生回路は、発振回路１１、ダウンコンバータ１２、リセット回路１３、デコーダ回路１４、レベルシフト回路１５、充電容量切替え回路１６、外付け容量１７を含んで構成される。
【００４１】
発振回路１１は、動作クロックを供給する発振器である。
【００４２】
図４は、本発明の第１の実施の形態に関わる発振回路１１の構成を表す回路図及び動作を表す真理値表である。
【００４３】
この発振回路１１はいわゆる「ししおどし」の構成をとるＲＣオシレータによる回路である。このＲＣオシレータはオペアンプ１１―１及びその周辺回路、分圧回路１１−２、論理回路１１−３、定電流源１１−４、定電流源１１−５、抵抗並列区間Ｒｘと容量Ｃｘ１により構成される直列ＲＣ回路、スイッチＳＷ１、スイッチＳＷ２を含んで構成される。
【００４４】
急速に負バイアスを立ち下げるためには高周波発振を行うことが望ましい。しかし、高周波発振時は消費電流が大きくなる。したがって、負バイアスが立ち下がった後は消費電流低減のために発振周波数を下げる必要がある。負バイアスの立下り後適切なタイミングで、高周波発振から低周波発振へ発振周波数の切り替えを行う。この際、発振回路１１内のオペアンプへの電流量の切り替えも行う。
【００４５】
すなわち、オペアンプの一方の入力端子に「基準となる電圧」が存在し、他方の入力端子には該オペアンプの出力が帰還的に入力される。この際に、該オペアンプの出力は直列ＲＣ回路を経由することで、該オペアンプに掛かる電圧は暫増する。分圧回路１１−２は、この「基準となる電圧」を生成する。
【００４６】
この発振回路１１では７５ＫΩ及び４ＫΩの２つの抵抗が並列に接続されている。このうち４ＫΩの抵抗はスイッチＳＷ１で電気的に切り離し可能な構成になっている。
【００４７】
電源起動時の立下りの高速化のために、立下り時は次定数の切り替えにより高周波発振させる。この目的のためにスイッチＳＷ１及びスイッチＳＷ２による切り替え制御を行う。
【００４８】
スイッチＳＷ１は論理回路１１−３の出力であるスイッチ切り替え信号により制御される。スイッチＳＷ１開放時にはこの抵抗並列区間Ｒｘの抵抗値Ｒは７５ＫΩであり、スイッチＳＷ１接続時には約３．８０ＫΩとなる（比率は約２０：１）。この切り替えにより、抵抗並列区間Ｒｘ（抵抗値Ｒ）と容量Ｃｘ１（静電容量Ｃ）により構成される直列ＲＣ回路の時定数（時定数τ＝抵抗値Ｒ×静電容量Ｃ）を変化させることが可能となる。
【００４９】
なお、このスイッチの切り替えによる直列ＲＣ回路の時定数の変化の相違については特開２００２−３５８６０４号公報（図３ないし図５）など先行技術文献が存在するためここでは省略する。
【００５０】
スイッチＳＷ２もまた論理回路１１−３の出力であるスイッチ切り替え信号により制御される。スイッチＳＷ２はオペアンプ１１―１に流れる電源電流を制御するために用いられる。定電流源１１−４及び定電流源１１−５はこの切り替えのために用意された電流値の異なる定電流源である。本明細書では、定電流源１１−４の電流値＞定電流源１１−５の電流値として説明する。
【００５１】
定電流源１１−４及び定電流源１１−５は高周波発振または低周波発振の選択の際に切り替えられる。すなわちスイッチＳＷ１がＯＮの時には高周波発振に対応すべく電流値の高い定電流源１１−４が選択される。一方、スイッチＳＷ１がＯＦＦの時には低周波発振に対応すべく電流値の低い定電流源１１−５が選択される。
【００５２】
すなわち、論理回路１１−３の出力（スイッチ切り替え信号）が「Ｈ」のときスイッチＳＷ１はＯＮになり、抵抗並列区間Ｒｘの抵抗値は約３．８ＫΩになる。またスイッチＳＷ２は高電流を流す定電流源１１−４と接続される。
【００５３】
一方、論理回路１１−３の出力が「Ｌ」のときスイッチＳＷ１はＯＦＦになり、抵抗並列区間Ｒｘの抵抗値は７５ＫΩとなる。またまたスイッチＳＷ２は低電流を流す定電流源１１−５と接続される。
【００５４】
これらの対応については、図４添付の真理値表に記載している。
【００５５】
論理回路１１−３は周波数制御信号ＦＣＯＮ及び充電容量切替え回路１６内のタイミング回路１６−２から出力されるタイミング信号の論理和を取る。この論理回路１１−３の出力がスイッチＳＷ１に入力される。周波数制御信号ＦＣＯＮは発振回路１１の出力を強制的に高周波に固定する際に用いられる信号である。
【００５６】
なお、論理回路１１−３に入力されるタイミング信号については該信号の出力源であるタイミング回路１６−２の箇所で説明する。
【００５７】
ダウンコンバータ１２は、負バイアスを発生させるための低電圧変換回路である。このダウンコンバータ１２の出力電位―ＶＳＳがレベルシフト回路１５の出力信号の低電位となる。ダウンコンバータ１２には、発振回路１１の出力が入力され、これを元にダウンコンバータ１２は内部に含まれる各容量の充放電を繰り返すことで負電位を作り出す。
【００５８】
リセット回路１３は、発振回路１１より出力される動作クロックに基づき、レベルシフト回路１５及び充電容量切替え回路１６中のタイミング回路をリセットするためのリセット信号を生成する回路である。
【００５９】
デコーダ回路１４は、より上位の回路から制御信号に基づきレベルシフト回路の出力、すなわちアンテナスイッチトランジスタＭＮ１ないしＮＭ４の出力信号を制御するためのデコーダ回路である。
【００６０】
レベルシフト回路１５は、アンテナスイッチトランジスタＭＮ１ないしＮＭ４への出力信号のうち低電位側の電位をダウンコンバータ１２の出力電位にシフトして出力するための回路である。
【００６１】
充電容量切替え回路１６は、ダウンコンバータ１２内に含まれる容量と並列に外付け容量１７を適宜接続するためのスイッチ回路１６―１と該スイッチ回路を切り替えるためのタイミング回路１６―２を含んで構成される。
【００６２】
また外付け容量１７は、既述の通り、ダウンコンバータ１２内に含まれる容量を増加させるための外付け容量である。この外付け容量１７はＳＭＤ部品で実現しても良く、また、半導体装置内の内蔵容量として実現しても良い。
【００６３】
図５は、本発明の第１の実施の形態に関わるダウンコンバータ１２、充電容量切替え回路１６中のスイッチ回路１６−１、外付け容量１７の接続関係を表す回路図である。
【００６４】
負バイアス立下り時には充電容量を小さくすることで高速化が可能になる。小さい容量の方が電荷のチャージ時間が早いためである。
【００６５】
しかし、容量が小さいと、負バイアスに内部素子のリーク電流が流れ込み、充電容量を放電させリップルが生じる可能性がある。このリップルが大きくなるとスプリアスが悪化する可能性がある。
【００６６】
図６はリップル発生時のメカニズムを説明するための概念図である。
【００６７】
なお、リーク電流Ｉと到達電圧Ｖ、外付け容量１７の静電容量ｃ、時間ｔの間には以下の式が成り立つ。
【００６８】
【数１】
2011071802.tif 000003
【００６９】
上記式より容量が小さいほど電圧変化が大きくなることが分かる。すなわちリップルが大きくなる。したがって、電荷の保持期間を長くするために、負バイアス立下り後は充電容量を大きくする必要がある。
【００７０】
このメカニズムを図５に立ち返って考える。
【００７１】
図５の回路では、負バイアス立下り時に、充電容量切替え回路１６は自身のスイッチＳＷ３をＶＤＤに、スイッチＳＷ４をＧＮＤに接続することで、ダウンコンバータ１２から外付け容量１７を切り離す。この動作によりダウンコンバータ１２と切り離している間に、外付け容量１７には電荷がチャージされる。
【００７２】
次に負バイアスが立ち下がったところで、充電容量切替え回路１６はスイッチＳＷ３及びスイッチＳＷ４を切り替えて、外付け容量１７をダウンコンバータ１２に接続する。
【００７３】
このように外付け容量１７を適宜ダウンコンバータ１２内の容量Ｃ１と並列接続することで、リップルの発生を防ぐ。これがスイッチ回路１６−１の動作である。そして、この切り替え動作の制御を行うのがタイミング回路１６―２である。
【００７４】
タイミング回路１６−２はスイッチ回路１６―１中に含まれる２つのスイッチＳＷ３、ＳＷ４、及び発振回路１１中のスイッチＳＷ１、ＳＷ２を切り替えるためのタイミング回路である。
【００７５】
タイミング回路１６−２に入力される信号は、リセット回路１３からのリセット信号及び発振回路１１から出力される発振信号である。また、タイミング回路１６−２の出力はスイッチ回路１６―１及び論理回路１１−３に出力されるタイミング信号である。
【００７６】
既述の通り、論理回路１１−３は周波数制御信号ＦＣＯＮ及び充電容量切替え回路１６内のタイミング回路１６−２から出力されるタイミング信号の論理和を取り、スイッチＳＷ１、ＳＷ２に出力する。周波数制御信号ＦＣＯＮに「Ｈ」が入力されない限り、発振回路１１中のスイッチＳＷ１、ＳＷ２とスイッチ回路１６―１中に含まれる２つのスイッチＳＷ３、ＳＷ４は同期して動作する。
【００７７】
なお、タイミング回路１６−２の出力の切り替えは発振回路１１の出力である高周波を基準に行っている。タイミング回路１６−２はカウンタ回路で構成されており、このカウンタ回路をリセット後、発振開始から４クロック後に充電容量と発振周波数の切替えを行うように出力を制御する。すなわち、この高周波信号４クロックでダウンコンバータ回路１２に含まれる容量Ｃ１（図５参照）がチャージされたものと考えるのである。
【００７８】
図７は、本発明の第１の実施の形態に関わる負バイアス発生回路のうちタイミング回路１６−２に関わる箇所を抽出したブロック図である。また、図８はこのタイミング回路１６−２及び各スイッチの動作が負バイアス発生回路１の動作にどのように影響するかを説明するための波形図である。
【００７９】
まず電源電圧が投入され、リセット回路１３からの本図では図示しないリセット信号のパルスが入力されると、タイミング回路１６−２はタイミング信号を「Ｈ」にして各スイッチを以下のように動作させる（図８＃１）。
【００８０】
スイッチＳＷ１：  ＯＮ
スイッチＳＷ２：  定電流源１１―４（高電流値）接続
スイッチＳＷ３：  ＶＤＤ接続
スイッチＳＷ４：  ＧＮＤ接続
これにより、発振回路１１は高周波発振を開始する。この発振回路１１から出力される高周波信号を基準クロックとしてタイミング回路１６−２のカウンタは動作を開始する。また外付け容量１７にも電源電圧から直接電荷がチャージされる。
【００８１】
タイミング回路１６−２に入力される高周波信号の４つ目の立ち上がりエッジによって、リセット回路１３はリセット信号を「Ｈ」から「Ｌ」に変化させる（図８＃２）。これを受けて、タイミング回路１６−２は次の高周波信号の立ち上がりエッジでタイミング信号を「Ｈ」から「Ｌ」に変化させる（図８＃３）。
【００８２】
これに伴い、各スイッチは以下のように切り替えられる。
【００８３】
スイッチＳＷ１：  ＯＦＦ
スイッチＳＷ２：  定電流源１１−５（低電流値）接続
スイッチＳＷ３：  ダウンコンバータ接続
スイッチＳＷ４：  ダウンコンバータ接続
このスイッチＳＷ１、ＳＷ２の動作によって、抵抗並列区間Ｒｘと容量Ｃｘ１により構成される直列ＲＣ回路（図４参照）の時定数が変化し、発振回路１１は低周波発振に切り替わる。以降、発振回路１１は低周波発振を維持し続けることで消費電力を低く抑えることができる。
【００８４】
以上のように、電源投入後一定期間の間、負バイアス発生用の容量を小さくすることで負バイアスの立ち下がりを高速にする。そして負バイアスが十分立ち下がった時点で負バイアス発生用の容量に、充電済みの容量を並列接続することで、リップルの発生に耐性を有する負バイアス発生回路の実現を可能ならしめる。
【００８５】
（第２の実施の形態）
次に本発明の第２の実施の形態について図を用いて説明する。
【００８６】
この実施の形態では負バイアス発生回路１に入力される電源電圧ＶＤＤを変化させることで、ダウンコンバータ１２の容量Ｃ１のチャージ時間（負バイアスの立ち下がり時間）をより短時間化することを目的としたものである。
【００８７】
図９は本発明に関わる負バイアス発生回路１−２及びパワーアンプ２の構成を表すブロック図である。本実施の形態では、リセット回路１３―２が出力するリセット信号がパワーアンプ２にも出力される点が相違する。
【００８８】
なお、リセット回路１３−２は第１の実施の形態と同じものを用いることが可能である。
【００８９】
パワーアンプ２はレギュレータ（定電圧回路）を含む増幅回路である。負バイアス発生回路１の電源電圧ＶＤＤは、このパワーアンプ２によって生成される。本発明の第２の実施の形態においては、リセット回路１３−２が出力するリセット信号によってレギュレータのゲインを切り替える構成を取る。これにより、負バイアス発生回路１−２に入力される電源電圧ＶＤＤを可変にすることが可能になる。
【００９０】
すなわち、パワーアンプ２が５Ｖの電源電圧ＶＤＤを負バイアス発生回路１−２に対して出力する合図としてタイミング信号が用いられるのである。これを表すのが図１０である。
【００９１】
図１０は、本発明の第２の実施の形態に関わる負バイアス発生回路１−２のリセット信号、負バイアス、発振器出力、電源電圧の変化を表す波形図である。
【００９２】
起動直後にタイミング信号が「Ｈ」になると（図８＃１）、本実施の形態ではこのタイミング信号がパワーアンプ２にも出力される（図１０＃１）。これをトリガとしてパワーアンプ２が５Ｖの電源電圧を負バイアス発生回路１−２に対して出力する。結果、発振回路１１の出力レベルが向上し、ダウンコンバータ１２内の容量Ｃ１へのチャージの高速化が図れる。
【００９３】
一方、リセット回路１３―２は所定のカウントを行うとリセット信号を「Ｈ」から「Ｌ」に変化させる（図８＃２）。これに伴いパワーアンプ２は電源電圧ＶＤＤを３．１Ｖに変更する。
【００９４】
このように高周波発振を行う際に、発振回路１１の出力レベルを増大させる。これにより、負バイアスの立下りの高速化を実現する。
【００９５】
なお、上記ではリセット信号を用いてパワーアンプ２の切り替えを行うように説明した。しかし、第１の実施の形態同様にタイミング信号によって切り替えるようにすることも可能である。
【００９６】
（第３の実施の形態）
次に、本発明の第３の実施の形態について図を用いて説明する。
【００９７】
図１１は、本発明の第３の実施の形態に関わる負バイアス発生回路１−３の構成を表すブロック図である。図１２は、本発明の第３の実施の形態に関わる別の負バイアス発生回路１−４の構成を表すブロック図である。
【００９８】
本実施の形態に関わる図１１及び図１２の構成では、負バイアス発生回路１−３、１−４中に発振回路を有するものでない。ＲＦＩＣ３等に由来する外部の信号を、第１の実施の形態における「高周波発振」の代わりとして用いるものである。すなわち、ＲＦＩＣ３の信号は高周波であるので、高速に負バイアスを立ち下げることが可能になる。また負バイアス回路中に発振回路を必要としないため、消費電流も低減可能である。
【００９９】
図１１の負バイアス発生回路と図１２の負バイアス発生回路の相違点は、低周波信号の生成方法である。
【０１００】
図１１では、外部から高周波信号及び低周波信号を受ける事例を表している。すなわち、第１の実施の形態におけるスイッチＳＷ１、ＳＷ２の代わりに、入力信号を切り替えるスイッチＳＷ５を設けた事例である。
【０１０１】
このスイッチＳＷ５は第２の実施の形態同様、リセット回路１３より出力されるリセット信号を受けて動作する。
【０１０２】
一方、図１２は、外部からは高周波信号のみを受ける。負バイアス発生回路１−４中に設けた分周器１８が高周波信号を分周することで低周波信号を生成し、これをスイッチＳＷ５で切り替える構成である。この分周器１８を低周波信号が必要とされるときのみ動作させることで、負バイアス回路の更なる低電力化を図ることが可能となる。
【０１０３】
以上のように、外部に高周波発振源を置くことでも本発明の適用が可能である。
【０１０４】
（第４の実施の形態）
次に、本発明の第４の実施の形態について図を用いて説明する。
【０１０５】
図１３は本発明の第４の実施の形態に関わる発振回路２１の構成を表す回路図である。
【０１０６】
第１の実施の形態では、発振回路１１にはＲＣオシレータを用いていた、これに対し、発振回路２１ではリングオシレータを用いる点で相違する。
【０１０７】
リングオシレータは奇数個のインバータを従属接続させることで発振する発信回路である。このインバータの縦続接続数を変更することで周波数の変更が可能である。
【０１０８】
図１３の発振回路２１はスイッチＳＷ６、ＳＷ７を有する。このスイッチＳＷ６、ＳＷ７は論理回路１１−３の出力が「Ｈ」のときにＯｎになり、「Ｌ」のときにＯｆｆになる。そして、スイッチＳＷ６、ＳＷ７がＯｎのときはインバータが５つ従属接続され、Ｏｆｆのときは９つ従属接合される。このようにインバータの接続数を増減することは、縦続接続数が多くなると遅延量が増大し発振の周波数が小さくなることを狙っているものである。
【０１０９】
よって、発振回路１１同様、発振回路２１も論理回路１１−３の出力が「Ｈ」のときに高周波発振を、論理回路１１−３の出力が「Ｌ」のときに低周波発振を行うこととなる。
【０１１０】
結果として、第１の実施の形態のＲＣオシレータを用いたのと同様の効果を奏することが可能である。
【０１１１】
（第５の実施の形態）
次に、本発明の第５の実施の形態について図を用いて説明する。
【０１１２】
第１の実施の形態では、スイッチＳＷ３、ＳＷ４及び論理回路１１−３（これを経由してスイッチＳＷ１、ＳＷ２）に対して同じ信号（タイミング信号）が送信されていた。
【０１１３】
しかし、充電容量の切り替えにスイッチＳＷ１、ＳＷ４が同時にＯｎするとＶＤＤから−ＶＳＳまでの電位がかかる恐れがある。
【０１１４】
またスイッチＳＷ２、ＳＷ３が同時にＯｎすると、充電容量の両端がＧＮＤにショートしてしまい充電した電荷を放電してしまう。
【０１１５】
これに対応するのが本実施の形態である。
【０１１６】
図１４は、本発明の第５の実施の形態に関わる負バイアス発生回路のうちタイミング回路に関わる箇所を抽出したブロック図である。
【０１１７】
本図の負バイアス回路では、充電容量切替え回路１６に代えて充電容量切替え回路１９を用いる点に特徴がある。
【０１１８】
充電容量切り替え回路１９はスイッチ回路１９−１及びタイミング回路１９−２を含んで構成される。
【０１１９】
スイッチ回路１９−１はスイッチＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４を含む。
【０１２０】
スイッチＳＷ１１及びスイッチＳＷ１２はスイッチ回路１６−１が有するスイッチＳＷ４の役割を果たす。またスイッチＳＷ１３及びスイッチＳＷ１４はスイッチＳＷ３の役割を果たす。
【０１２１】
第１の実施の形態では、これらのスイッチに同じ信号が入力されていたのに対し、本実施の形態ではタイミングを変えた異なる信号が入力される。この異なるタイミングを出力するのがタイミング回路１９−２である。
【０１２２】
タイミング回路１６―２と異なり、タイミング回路１９−２は波形の異なる５本の信号を出力する。このうち論理回路１１−３に出力されるタイミング信号は同じ波形である。
【０１２３】
一方、スイッチ回路１９−１に対するものは、第１の実施の形態とは相違するものである。これらのスイッチに入力される信号を表すのが図１５である。
【０１２４】
図１５は、本発明の第５の実施の形態に関わるタイミング回路１９−２からスイッチ回路１９−１に対して出力される信号を表す波形図である。上述の通り、タイミング回路１９−２からスイッチ回路１９−１へは、４本の信号が出力される。図１５の左にはどのスイッチに入力される信号かを表している。
【０１２５】
すなわち、スイッチＳＷ１４を「Ｈ」から「Ｌ」に切り替えることで外付け容量１７へのチャージを終了する。チャージ終了後スイッチＳＷ１２を「Ｈ」から「Ｌ」に切り替える。
【０１２６】
その後、ダウンコンバータ１２との接続をするためにスイッチＳＷ１３を「Ｌ」から「Ｈ」にし、最後にスイッチ１１を「Ｌ」から「Ｈ」にする。
【０１２７】
このようにすることで、無駄な充放電が生ずることなく消費電流を低減することが可能となる。
【０１２８】
（応用例）
上記の第１ないし第５の実施の形態が、どのように用いられるかを説明する。
【０１２９】
図１６は、本発明に関わる負バイアス発生回路を含む携帯電話機の全体構成を表すブロック図である。また図１７は、この携帯電話機に含まれるＲＦモジュールＡ−３の構成を表すブロック図である。
【０１３０】
この携帯電話機は、ＲＦシステム部Ａ、ＢＢブロックＢを含んで構成される。
【０１３１】
ＢＢブロックＢは、音声信号処理を担当するブロックである。アナログ音声信号の標本化、量子化等アナログ・デジタル変換処理は、このＢＢブロックＢで行われる。
【０１３２】
ＲＦシステム部Ａはデジタル変換された音声信号を無線通信区間に載せるべく通信路符号化、伝送路符号化を行うブロックである。
【０１３３】
ＲＦシステム部Ａ中には、ＲＦ信号処理部Ａ−１、ＳＡＷフィルタＡ−２、ＲＦモジュールＡ−３を含んで構成される。また無線区間の信号を受信するアンテナＡ−４も接続されている。
【０１３４】
ＲＦ信号処理部Ａ−１は、ＳＡＷフィルタＡ−２から送られる受信信号を復号し、ＢＢブロックで取り扱い可能な形式に符号化するためのモジュールである。
【０１３５】
ＳＡＷフィルタＡ−２は、帯域フィルタの一種である。ＳＡＷフィルタＡ−２は、アンテナＡ−４で受信した信号から不要な周波数成分を除去する。
【０１３６】
ＲＦモジュールＡ−３は、ＲＦ信号処理部Ａ−１から送られてくる送信データ及びＢＢブロックＢから送られてくるパワー制御信号に従い出力等を決定し、実際にアンテナＡ−４から出力するための送信モジュールである。
【０１３７】
また、ＲＦモジュールＡ−３はスイッチ、サーキュレータなどを用いてアンテナＡ−４から来る受信信号をＳＡＷフィルタＡ−２に、ＲＦモジュール内の制御チップ（詳細は図１７で説明）からくる送信系のデータをアンテナＡ−４に送信する送受信制御も行う。
【０１３８】
本発明に関わる第１ないし第５の実施の形態は、このＲＦモジュールＡ−３に適用されるものである。
【０１３９】
次に、図１７のＲＦモジュールＡ−３の構成に付いて説明する。なお、この図は送信に関わるモジュールのみ記載しており、受信系の構成は記載していない。
【０１４０】
このＲＦモジュールＡ−３は、二つの周波数帯域に対応している。このＲＦモジュールＡ−３には、低周波系回路Ｃ−１と高周波系回路Ｃ−２が含まれる。これらは取り扱う周波数帯域の相違により回路構成が異なるのみである。低周波系回路Ｃ−１と高周波系回路Ｃ−２には、第１アンプ＃１、第２アンプ＃２、第３アンプ＃３、整合回路＃４、カプラ＃５、ＬＰＦ＃６が含まれる。
【０１４１】
第１アンプ＃１、第２アンプ＃２、第３アンプ＃３（総称してＨＰＡ）は出力信号に所定の利得を確保するための増幅器である。多段に構成することで、出力電力を高めることが可能である。また、第３アンプ＃３を出力インピーダンスの低いものとすることで、整合回路４とのインピーダンス整合を取り易くすることが可能である。
【０１４２】
整合回路４は、ＨＰＡとアンテナとのインピーダンス整合を取るための整合回路である。
【０１４３】
カプラ＃５は、整合後の出力信号の電力を後述するＡＰＣ（Ｃ−４）に出力することでフィードバック制御をかけるためのアンテナカプラである。
【０１４４】
ＬＰＦ＃６は、送信信号の高調波成分を排除するためのローパスフィルタである。
【０１４５】
またこれら以外の構成要素として、制御回路Ｃ−３、ＡＰＣ（Ｃ−４）、アンテナスイッチＣ−５が含まれる。
【０１４６】
制御回路Ｃ−３はＨＰＡのバイアス制御、アンテナスイッチＣ−５の制御を行う制御回路である。
【０１４７】
ＡＰＣ（Ｃ−４）は、低周波系回路Ｃ−１と高周波系回路Ｃ−２で共用される制御回路である。パワー制御信号Ｖｒａｍｐの入力により整合後の出力信号を調整するための自動電力制御を行う回路である。整合後の出力信号の電力と設定値との差分は制御回路Ｃ−３に出力され、制御回路Ｃ−３はこれに基づきＨＰＡを構成する第１アンプ＃１、第２アンプ＃２、第３アンプ＃３をそれぞれ制御する。
【０１４８】
アンテナスイッチＣ−５は送信側と受信側の切り替え、また同じ送信側であっても低周波系回路Ｃ−１と高周波系回路Ｃ−２との切り替えを行うスイッチ回路である。
【０１４９】
本発明に関わる第１ないし第５の実施の形態は、このアンテナスイッチＣ−５に適用されるものである。
【０１５０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。
【産業上の利用可能性】
【０１５１】
本発明はＳＯＩ  ＳＷに対応したアンテナ制御回路、並びにそれを実現する半導体装置、及びその半導体装置を用いた携帯電話機を想定して説明した。しかしこれに拘るものでなく、応答性の良い切り替えを要する全ての用途での使用が可能である。
【符号の説明】
【０１５２】
１、１−２、１−３、１−４…負バイアス発生回路、２…パワーアンプ、
３…ＲＦＩＣ、
１１、２１…発振回路、１１―１…オペアンプ、１１―２…分圧回路、
１１−３…論理回路、１１−４…定電流源、１１−５…定電流源、
１２…ダウンコンバータ、１３…リセット回路、
１４…デコーダ回路、１５…レベルシフト回路、１６、１９…充電容量切替え回路、
１６−１、１９−１…スイッチ回路、１６−２、１９−２…タイミング回路、
１７…外付け容量、１８…分周器、
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ１１、
ＳＷ１２、ＳＷ１３、ＳＷ１４…スイッチ、Ｒｘ…抵抗並列区間、
Ｃ１、Ｃｘ１…容量、
Ａ…ＲＦシステム部、Ａ−１…ＲＦ信号処理部、Ａ−２…ＳＡＷフィルタ、
Ａ−３…ＲＦモジュール、Ａ−４…アンテナ、
Ｂ…ＢＢブロック、Ｃ−１…低周波系回路、Ｃ−２…高周波系回路、
Ｃ−３…制御回路、Ｃ−４…ＡＰＣ、Ｃ−５…アンテナスイッチ、
＃１…第１アンプ、＃２…第２アンプ、＃３…第３アンプ、＃４…整合回路、
＃５…カプラ、＃６…ＬＰＦ。
【図１】
2011071802.tif 000004
【図２】
2011071802.tif 000005
【図３】
2011071802.tif 000006
【図４】
2011071802.tif 000007
【図５】
2011071802.tif 000008
【図６】
2011071802.tif 000009
【図７】
2011071802.tif 000010
【図８】
2011071802.tif 000011
【図９】
2011071802.tif 000012
【図１０】
2011071802.tif 000013
【図１１】
2011071802.tif 000014
【図１２】
2011071802.tif 000015
【図１３】
2011071802.tif 000016
【図１４】
2011071802.tif 000017
【図１５】
2011071802.tif 000018
【図１６】
2011071802.tif 000019
【図１７】
2011071802.tif 000020