(57)【要約】【課題】回路規模を抑え、短時間でデジタル変調信号のシンボルレートを検出する。【解決手段】シンボルレート検出器であって、デジタル変調信号に非線形処理を行い、非線形処理後のデジタル変調信号を出力する非線形処理部と、前記非線形処理後のデジタル変調信号に位相同期する位相同期ループとを有する。前記位相同期ループは、検出シンボルレートに応じた周波数の信号を生成する発振器と、前記非線形処理後のデジタル変調信号と前記発振器で生成された信号とを乗算し、乗算結果を出力する複素乗算器と、前記乗算結果を平滑化し、平滑化された前記乗算結果を前記検出シンボルレートとして出力するループフィルタとを有する。【選択図】図２
2011035557.tif 000002
【特許請求の範囲】
【請求項１】
デジタル変調信号に非線形処理を行い、非線形処理後のデジタル変調信号を出力する非線形処理部と、
前記非線形処理後のデジタル変調信号に位相同期する位相同期ループとを備え、
前記位相同期ループは、
検出シンボルレートに応じた周波数の信号を生成する発振器と、
前記非線形処理後のデジタル変調信号と前記発振器で生成された信号とを乗算し、乗算結果を出力する複素乗算器と、
前記乗算結果を平滑化し、平滑化された前記乗算結果を前記検出シンボルレートとして出力するループフィルタとを有する
シンボルレート検出器。
【請求項２】
請求項１に記載のシンボルレート検出器において、
前記非線形処理後のデジタル変調信号を、その直流成分を抑圧して、前記複素乗算器に出力するＤＣキャンセラを更に備える
シンボルレート検出器。
【請求項３】
請求項１に記載のシンボルレート検出器において、
前記非線形処理部は、前記非線形処理として、前記デジタル変調信号の同相成分の２乗と前記デジタル変調信号の直交成分の２乗との和を求める
シンボルレート検出器。
【請求項４】
請求項１に記載のシンボルレート検出器において、
前記位相同期ループは、
出力値を増加又は減少させる掃引部と、
前記ループフィルタで平滑化された前記乗算結果に前記掃引部の出力値を加算し、加算結果を前記検出シンボルレートとして出力する加算器とを更に有する
シンボルレート検出器。
【請求項５】
請求項４に記載のシンボルレート検出器において、
前記位相同期ループは、前記乗算結果の同相成分が閾値以上である場合に、同期が確立していると判定する同期検出器を更に有する
シンボルレート検出器。
【請求項６】
請求項４に記載のシンボルレート検出器において、
前記位相同期ループは、前記掃引部が掃引を終了した後、所定の時間が経過すると、同期が確立していると判定する同期検出器を更に有する
シンボルレート検出器。
【請求項７】
請求項４に記載のシンボルレート検出器において、
前記位相同期ループは、前記乗算結果の直交成分が閾値以下である場合に、同期が確立していると判定する同期検出器を更に有する
シンボルレート検出器。
【請求項８】
請求項４に記載のシンボルレート検出器において、
前記位相同期ループは、前記乗算結果の同相成分の２乗と前記乗算結果の直交成分の２乗との和が閾値以上である場合に、同期が確立していると判定する同期検出器を更に有する
シンボルレート検出器。
【請求項９】
デジタル変調信号を受信する受信装置であって、
前記デジタル変調信号から、前記デジタル変調信号のシンボルレートを検出するシンボルレート検出器と、
前記デジタル変調信号のうち、前記シンボルレート検出器で検出された検出シンボルレートに応じた帯域の信号を通過させる帯域可変フィルタとを備え、
前記シンボルレート検出器は、
前記デジタル変調信号に非線形処理を行い、非線形処理後のデジタル変調信号を出力する非線形処理部と、
前記非線形処理後のデジタル変調信号に位相同期する位相同期ループとを有し、
前記位相同期ループは、
前記検出シンボルレートに応じた周波数の信号を生成する発振器と、
前記非線形処理後のデジタル変調信号と前記発振器で生成された信号とを乗算し、乗算結果を出力する複素乗算器と、
前記乗算結果を平滑化し、平滑化された前記乗算結果を前記検出シンボルレートとして出力するループフィルタとを有する
受信装置。
【請求項１０】
請求項９に記載の受信装置において、
タイミング信号に従って、前記帯域可変フィルタの出力に補間処理を行って出力する補間回路と、
前記検出シンボルレートを用いて、前記補間回路の出力から前記タイミング信号を生成するタイミング再生回路とを更に備える
受信装置。
【請求項１１】
請求項１０に記載の受信装置において、
前記補間回路の出力に復調処理を行い、得られた復調データを出力する復調回路と、
前記復調データに誤り訂正処理を行って出力する誤り訂正回路とを更に備える
受信装置。
【請求項１２】
請求項９に記載の受信装置において、
前記デジタル変調信号に直交検波を行い、生成された複素信号を出力する直交検波回路を更に備え、
前記シンボルレート検出器は、前記複素信号から前記シンボルレートを検出する
受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示される技術は、デジタル変調信号のシンボルレートを検出する技術に関する。
【背景技術】
【０００２】
近年、デジタル変調方式を用いて音声信号や映像信号を伝送するデジタルテレビジョン放送が実用化されている。例えば、ケーブルテレビジョン方式であるＤＶＢ−Ｃ（Digital Video Broadcasting-Cable）に基づく放送が、世界の多くの国で行われている。テレビジョン放送の各チャンネルが占有する周波数帯域は国によって異なるので、周波数帯域幅を決定するシンボルレートの運用範囲は、例えば４〜７．２MBaudという範囲に規定されている。そこで、シンボルレートを自動的に検出する機能を受信装置が有するようにすると、受信装置が多くの国で共通に使用可能となり、開発コストを削減することができる。
【０００３】
シンボルレートの自動検出には、回路規模が小さいことと、短時間で高精度のレート検出ができることが要求される。シンボルレートを自動検出する方法としては、受信信号に対して非線形処理及びＦＦＴ（Fast Fourier Transform）処理を行い、ＦＦＴ処理後の周波数領域信号から、ピークを有する成分の周波数をシンボルレートとして検出する方式が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７，３７６，２０４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された技術では、シンボルレートの検出の分解能を高めるためには、ＦＦＴの対象とするサンプル数を大きくする必要がある。このため、ＦＦＴ回路のメモリ容量を大きくする必要があり、回路規模が増大する。また、ＦＦＴ処理の際には、周波数０からサンプリング周波数までの全周波数領域を対象にして一括演算する必要がある。検出されるべきシンボルレートの範囲外の成分についても常に演算の対象となるので、シンボルレート検出に要する時間が長い。
【０００６】
本発明は、回路規模を抑え、かつ短時間でデジタル変調信号のシンボルレートを検出することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の実施形態によるシンボルレート検出器は、デジタル変調信号に非線形処理を行い、非線形処理後のデジタル変調信号を出力する非線形処理部と、前記非線形処理後のデジタル変調信号に位相同期する位相同期ループとを有する。前記位相同期ループは、検出シンボルレートに応じた周波数の信号を生成する発振器と、前記非線形処理後のデジタル変調信号と前記発振器で生成された信号とを乗算し、乗算結果を出力する複素乗算器と、前記乗算結果を平滑化し、平滑化された前記乗算結果を前記検出シンボルレートとして出力するループフィルタとを有する。
【０００８】
これによると、非線形処理後のデジタル変調信号に位相同期ループが同期し、ＦＦＴを用いることなく、デジタル変調信号のシンボルレートを検出することができる。
【０００９】
本発明の実施形態による受信装置は、デジタル変調信号を受信する受信装置であって、前記デジタル変調信号から、前記デジタル変調信号のシンボルレートを検出するシンボルレート検出器と、前記デジタル変調信号のうち、前記シンボルレート検出器で検出された検出シンボルレートに応じた帯域の信号を通過させる帯域可変フィルタとを有する。前記シンボルレート検出器は、前記デジタル変調信号に非線形処理を行い、非線形処理後のデジタル変調信号を出力する非線形処理部と、前記非線形処理後のデジタル変調信号に位相同期する位相同期ループとを有する。前記位相同期ループは、前記検出シンボルレートに応じた周波数の信号を生成する発振器と、前記非線形処理後のデジタル変調信号と前記発振器で生成された信号とを乗算し、乗算結果を出力する複素乗算器と、前記乗算結果を平滑化し、平滑化された前記乗算結果を前記検出シンボルレートとして出力するループフィルタとを有する。
【発明の効果】
【００１０】
本発明の実施形態によれば、ＦＦＴを行うことなくシンボルレートの検出を行うので、高精度化しても回路規模の増大を抑えることができ、かつ、短時間でシンボルレートの検出が可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る受信装置の構成例を示すブロック図である。
【図２】図１のシンボルレート検出器の構成例を示すブロック図である。
【図３】（ａ）は、図１の非線形処理部に入力されるベースバンド信号のスペクトラムを示す模式図である。（ｂ）は、非線形処理部による処理後の信号のスペクトラムを示す模式図である。（ｃ）は、図１のＤＣキャンセラの出力信号のスペクトラムを示す模式図である。（ｄ）は、周波数が−Ｆｓｙｍシフトした、複素乗算器の出力信号のスペクトラムを示す模式図である。(ｅ)は、位相同期ループのＬＰＦの出力信号のスペクトラムを示す模式図である。
【図４】図２の位相同期ループ内のＬＰＦの出力信号について、位相誤差評価関数を示すグラフである。
【図５】検出シンボルレート及び掃引周波数の例を示すグラフである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１３】
本明細書における各機能ブロックは、典型的にはハードウェアで実現され得る。例えば各機能ブロックは、ＩＣ（集積回路）の一部として半導体基板上に形成され得る。ここでＩＣは、ＬＳＩ（Large-Scale Integrated circuit）、ＡＳＩＣ（Application-Specific Integrated Circuit）、ゲートアレイ、ＦＰＧＡ（Field Programmable Gate Array）などを含む。代替としては各機能ブロックの一部又は全ては、ソフトウェアで実現され得る。例えばそのような機能ブロックは、プロセッサ上で実行されるプログラムによって実現され得る。換言すれば、本明細書で説明される各機能ブロックは、ハードウェアで実現されてもよいし、ソフトウェアで実現されてもよいし、ハードウェアとソフトウェアとの任意の組合せで実現され得る。
【００１４】
図１は、本発明の実施形態に係る受信装置の構成例を示すブロック図である。図１の受信装置は、チューナ１２と、ＡＤ（Analog-to-Digital）コンバータ（ＡＤＣ）１４と、直交検波回路１６と、帯域可変フィルタ１８と、補間回路２０と、シンボルレート検出器２２と、タイミング再生回路２４と、デジタル復調回路２６と、誤り訂正回路２８とを有している。図１及び以下のブロック図において、太線は複素信号を示す。
【００１５】
チューナ１２には、デジタル変調信号である受信信号ＲＳが供給される。受信信号ＲＳは、アンテナ又はケーブルテレビジョン放送のケーブルから供給されるＲＦ（Radio Frequency）信号である。チューナ１２は、選局情報に従って、受信信号ＲＳから所望のチャンネルの信号を選択して、中間周波数帯の信号（ＩＦ信号）としてＡＤＣ１４に出力する。ＡＤＣ１４は、チューナから出力された信号をデジタル信号に変換して出力する。直交検波回路１６は、ＡＤＣ１４から出力された信号に、デジタル復調回路２６が検出したキャリア周波数誤差に基づいて周波数補正を行い、更に直交検波を行って、生成されたベースバンド信号ＤＴを帯域可変フィルタ１８及びシンボルレート検出器２２に出力する。ベースバンド信号ＤＴは複素信号である。
【００１６】
シンボルレート検出器２２は、ベースバンド信号ＤＴから、この信号のシンボルレートを検出し、その結果を検出シンボルレートＩＦＳＹＭとして帯域可変フィルタ１８及びタイミング再生回路２４に出力する。帯域可変フィルタ１８は、ベースバンド信号ＤＴのうち、検出シンボルレートＩＦＳＹＭに応じた帯域の信号を通過させる。この際、帯域可変フィルタ１８は、帯域外の不要な高調波成分が抑圧された信号を出力する。
【００１７】
補間回路２０は、タイミング再生回路２４から出力されるタイミング信号に基づいて、帯域可変フィルタ１８の出力に補間処理（内挿）を施し、シンボル間干渉がない、すなわち、シンボル識別が可能なベースバンド信号を出力する。タイミング再生回路２４は、補間回路２０が出力するベースバンド信号にシンボル間干渉が生じないように、検出シンボルレートＩＦＳＹＭと補間回路２０の出力するベースバンド信号とを用いてタイミング信号を生成して、補間回路２０に出力する。
【００１８】
デジタル復調回路２６は、補間回路２０から出力されたベースバンド信号から周波数誤差を検出し、直交検波回路１６に出力する。また、デジタル復調回路２６は、受信信号ＲＳに対して波形等化処理及び復調処理を行い、得られた復調データを誤り訂正回路２８に出力する。マルチパス等の影響を受けて伝送路で受信信号ＲＳに生じた歪みが、波形等化処理により除去される。誤り訂正回路２８は、復調データに対して、ビタビ復号やリードソロモン復号等の処理を行ってビット誤りを訂正し、訂正後のデータをトランスポートストリームパケットＴＰとして、映像音声デコーダに出力する。
【００１９】
図２は、図１のシンボルレート検出器２２の構成例を示すブロック図である。シンボルレート検出器２２は、ＬＰＦ（Low Pass Filter）３２と、非線形処理部４０と、ＤＣキャンセラ５０と、位相同期ループ６０とを有している。
【００２０】
ＬＰＦ３２には、直交検波器１６の出力であるベースバンド信号ＤＴが入力される。ＬＰＦ３２は、入力され得る最大シンボルレートのデジタル信号スペクトルを通過させ、隣接チャンネル成分を抑圧するような周波数特性を有し、隣接チャンネルの影響を受けることなく所望のチャンネルのシンボルレートを精度よく検出できるようにする。なお、チューナ１２において、隣接チャンネルを抑圧する効果が高い場合には、ＬＰＦ３２を有しないようにしてもよい。
【００２１】
非線形処理部４０は、ＬＰＦ３２から出力されたベースバンド信号に非線形処理を行うことにより、シンボルレート成分を生成し、非線形処理後のベースバンド信号をＤＣキャンセラ５０に出力する。具体的には、非線形処理部４０は、乗算器４２，４４と、加算器４６と、平方根演算器４８とを有している。ＬＰＦ３２から出力されたベースバンド信号のうち、同相信号（Ｉ信号）及び直交信号（Ｑ信号）が、乗算器４２，４４にそれぞれ入力される。
【００２２】
乗算器４２は、Ｉ信号にＩ信号を乗算し、２乗されたＩ信号を出力する。乗算器４４は、Ｑ信号にＱ信号を乗算し、２乗されたＱ信号を出力する。加算器４６は、２乗されたＩ信号と２乗されたＱ信号との和を求めて出力する。平方根演算器４８は、加算器４６で得られた和の平方根を求めて出力する。Ｉ信号をＩｓｉｎΔωｔ、Ｑ信号をＱｃｏｓΔωｔ（Δωはキャリア周波数のオフセット成分（キャリアオフセット））とすると、得られる平方根は、√（Ｉ＾２＋Ｑ＾２）となる。すなわち、このような非線形処理により、キャリアオフセットΔωの影響をキャンセルすることができる。
【００２３】
図３（ａ）は、図１の非線形処理部４０に入力されるベースバンド信号のスペクトラムを示す模式図である。破線はベースバンド信号のスペクトラムを示し、矢印はデジタル変調のシンボルレート成分であって、破線のスペクトラムの帯域端に生じている。図３（ｂ）は、非線形処理部４０による処理後の信号のスペクトラムを示す模式図である。図３（ｂ）に示すように、シンボルレート成分のキャリアオフセットの影響がキャンセルされ、ＤＣ成分と周波数±Ｆｓｙｍの成分にエネルギーが集中し、その他の成分は破線に示すように拡散される。
【００２４】
ここで、平方根演算器４８は、周波数±Ｆｓｙｍの成分の生成には必須ではない。しかし、平方根を求めることにより、２乗演算により多くなった演算結果のビット数を、分解能を維持しながら半分にすることができる。このため、その後の処理を行う回路の規模を小さくすることができる。
【００２５】
ＤＣキャンセラ５０は、非線形処理部４０による非線形処理後のベースバンド信号を、その直流成分（ＤＣ成分）を抑圧して、複素乗算器６２に出力する。具体的には、ＤＣキャンセラ５０は、ＬＰＦ５２と、減算器５４とを有している。ＬＰＦ５２は、非線形処理後のベースバンド信号からＤＣ成分を抽出し、減算器５４に出力する。減算器５４は、非線形処理後のベースバンド信号から、ＬＰＦ５２で抽出されたＤＣ成分を減算して、ＤＣ成分を除去する。ＤＣキャンセラ５０は、ＤＣ成分を抑圧することにより、後段の位相同期ループが誤ってＤＣ成分へ位相同期をすることを防ぐ。
【００２６】
図３（ｃ）は、図１のＤＣキャンセラ５０の出力信号のスペクトラムを示す模式図である。図３（ｃ）に示すように、図３（ｂ）のスペクトラムのＤＣ成分が抑圧されて、周波数±Ｆｓｙｍのスペクトルが大きく残った状態となる。
【００２７】
図２の位相同期ループ６０は、ＤＣキャンセラ５０の出力信号に位相同期する。位相同期ループ６０は、複素乗算器６２と、ＬＰＦ６３と、加算器６４と、発振器６５と、同期検出器６８と、制御部６９と、ループフィルタ７０と、掃引部８０とを有している。発振器６５は、数値制御発振器（ＮＣＯ）６６と、ＣＯＳ／ＳＩＮ変換器６７とを有している。
【００２８】
複素乗算器６２は、ＤＣキャンセラ５０の出力信号とＣＯＳ／ＳＩＮ変換器６７で生成された信号とを複素乗算し、その結果をＬＰＦ６３に出力する。例えば、ＣＯＳ／ＳＩＮ変換器６７が周波数−Ｆｓｙｍの成分を出力している場合には、ＤＣキャンセラ５０の出力は、複素乗算によって周波数−Ｆｓｙｍだけシフトする。すなわち、周波数−Ｆｓｙｍの成分は−２Ｆｓｙｍへ、周波数＋Ｆｓｙｍの成分はＤＣへ周波数シフトする。図３（ｄ）は、周波数が−Ｆｓｙｍシフトした、複素乗算器６２の出力信号のスペクトラムを示す模式図である。複素乗算器６２の出力信号のＱ信号は、一般的な位相同期ループにおける位相比較器の出力と同等である。
【００２９】
図３(ｅ)は、位相同期ループ６０のＬＰＦ６３の出力信号のスペクトラムを示す模式図である。ＬＰＦ６３は、複素乗算器６２の出力のＤＣ付近の成分を通過させて、同期検出器６８及びループフィルタ７０へ供給する。ＤＣ付近以外の成分が阻止されるので、シンボルレート成分以外の拡散スペクトルが抑圧される。
【００３０】
図４は、図２の位相同期ループ６０内のＬＰＦ６３の出力信号について、位相誤差評価関数を示すグラフである。図４では、複素乗算器６２の入力信号間の位相差をパラメータとし、ＬＰＦ６３の出力信号のＱ信号及びＩ信号について、位相誤差評価関数を示している。
【００３１】
複素乗算器６２の入力信号間に位相差がない場合には、Ｑ信号は誤差０となり、この場合より位相が遅れるか進むかに応じて誤差の符号が変化する。また、複素乗算器６２の入力信号間の位相差が０の場合には、Ｉ信号の誤差は最も大きな正の値になる。そこで、Ｑ信号の誤差が０となるようにＣＯＳ／ＳＩＮ変換器６７が信号を生成することにより、位相同期ループ６０を周波数Ｆｓｙｍの成分に位相同期させる。
【００３２】
ループフィルタ７０は、ＬＰＦ６３の出力のＱ信号に平滑化処理を行い、平滑化された信号を加算器６４に出力する。ループフィルタ７０は、Ｑ信号の単位時間当たりの位相変動を推定する。具体的には、ループフィルタ７０は、アンプ７２，７４と、加算器７６，７８と、フリップフロップ７７とを有している。アンプ７２，７４には、所定のゲインが設定されている。ＬＰＦ６３の出力のＱ信号から、アンプ７２は直接項を求め、アンプ７４、加算器７６、及びフリップフロップ７７は積分項を求める。加算器７８は、直接項と積分項とを加算して出力する。
【００３３】
加算器６４は、ループフィルタ７０の出力に掃引部８０の出力を加算し、加算結果を検出シンボルレートＩＦＳＹＭとしてＮＣＯ６６に出力する。また、検出シンボルレートＩＦＳＹＭは、帯域可変フィルタ１８及びタイミング再生回路２４にも出力される。
【００３４】
ＮＣＯ６６は、検出シンボルレートＩＦＳＹＭを積分し、積分値をＣＯＳ／ＳＩＮ変換器６７に出力する。ＮＣＯ６６の積分値は所定値に達する毎に０に戻るので、積分値は、のこぎり波状に変化する。ＣＯＳ／ＳＩＮ変換器６７は、ＮＣＯ６６の積分値に従ってＣＯＳ波及び−ＳＩＮ波を生成し、複素乗算器６２に出力する。すなわち、発振器６５は、検出シンボルレートＩＦＳＹＭに応じた周波数の信号を生成する。
【００３５】
同期検出器６８は、ＬＰＦ６３の出力信号（Ｉ信号及びＱ信号）から、位相同期ループ６０の同期が確立しているか否か、言い換えると、検出シンボルレートＩＦＳＹＭが一定値になったか否かを判定し、判定結果を同期フラグとして制御部６９に出力する。例えば、Ｑ信号が０であり、かつ、Ｉ信号の値が設定された閾値以上である場合には、同期検出器６８は、同期が確立していると判定する。
【００３６】
掃引部８０は、加算器８２と、値をロード可能なフリップフロップ８４とを有している。制御部６９は、外部ＣＰＵからのスタートパルスをトリガとして、最大シンボルレートＦｓｙｍＭＡＸをフリップフロップ８４にロードする。フリップフロップ８４は、ロードされた最大シンボルレートＦｓｙｍＭＡＸを掃引周波数ＳＷＰＦとして出力し、その後、加算器８２の出力を遅延させて出力する。加算器８２は、フリップフロップ８４の出力と一定値−ΔＦとを加算して出力する。すなわち、掃引部８０は、最大シンボルレートＦｓｙｍＭＡＸに−ΔＦを繰り返し加算することにより、掃引周波数ＳＷＰＦを減少させる。
【００３７】
図５は、検出シンボルレートＩＦＳＹＭ及び掃引周波数ＳＷＰＦの例を示すグラフである。例えば、シンボルレートがＦｓｙｍのデジタル変調信号ＤＴがシンボルレート検出器２２に入力された場合、検出シンボルレートＩＦＳＹＭは、掃引周波数ＳＷＰＦと同様に減少するが、シンボルレートＦｓｙｍに達すると、位相同期ループ６０がロック状態となり、検出シンボルレートＩＦＳＹＭは一定（ＩＦＳＹＭ＝Ｆｓｙｍ）になる。これは、ロック状態時に、掃引回路８０の出力ＳＷＰＦの時間的な減少が加算器６４の出力においてキャンセルされるように、ループフィルタ７０が時間的に増加する信号を出力するためである。すなわち、ループフィルタ７０に入力信号を供給するＬＰＦ６３が、定常的な位相誤差を出力することになる。
【００３８】
掃引部８０は、掃引周波数ＳＷＰＦが最小シンボルレートＦｓｙｍＭＩＮに達すると、掃引を終了し、掃引周波数ＳＷＰＦをホールドする。このとき、掃引周波数ＳＷＰＦの時間的な減少が停止することから、ループフィルタ７０に入力信号を供給するＬＰＦ６３の出力の定常的な位相誤差が平均的に０となり、ループフィルタ７０がロック状態となっている。その後、制御部６９は、同期検出器６８が同期の確立を検出しているか否かをモニターし、同期の確立が検出されている場合には、可変帯域フィルタ１８及びタイミング再生回路２４に対して、検出シンボルレートＩＦＳＹＭを用いて動作する許可を与える。可変帯域フィルタ１８及びタイミング再生回路２４は、許可を受けると、検出シンボルレートＩＦＳＹＭに基づいて復調動作を開始する。
【００３９】
以上のように、シンボルレート検出器２２によると、非線形処理後のベースバンド信号ＤＴに位相同期ループ６０が同期し、ＦＦＴを用いることなく、ベースバンド信号ＤＴのシンボルレートＩＦＳＹＭを検出することができる。ＦＦＴを行う必要がないので、ＦＦＴのためのメモリが必要なく、高精度化しても、回路規模の大幅な増加を抑えることが可能となる。また、掃引部８０及び加算器６４を有しているので、シンボルレートＩＦＳＹＭを速く求めることができる。掃引部８０は、予め設定した掃引範囲を掃引すると動作を終了するので、サーチのために無駄な時間を費やすこともない。
【００４０】
図５に示すように、検出シンボルレートＩＦＳＹＭが一定値Ｆｓｙｍにロックすると、ループフィルタ７０への入力信号が定常的な位相誤差をもった状態となる。そこで、同期検出器６８は、位相誤差が特定の範囲内にあれば、同期が確立していると判定する。同期検出器６８は、例えば、ＬＰＦ６３の出力のＱ信号の絶対値の大きさが特定の閾値以下である場合、若しくは、Ｉ＾２＋Ｑ＾２又は√（Ｉ＾２＋Ｑ＾２）の大きさが特定の閾値以上である場合には、同期が確立していると判定してもよい。ここで、ＱはＬＰＦ６３の出力の直交成分、ＩはＬＰＦ６３の出力の同相成分を示す。
【００４１】
制御部６９は、掃引中も同期フラグを監視する。同期が確立していることを示す同期フラグを同期検出器６８が出力すると、制御部６９は、可変帯域フィルタ１８及びタイミング再生回路２４へ、同期が確立していることを通知する。これにより、更にサーチ時間の短縮を図ることができる。
【００４２】
掃引スタート時のシンボルレートを、最も使用される周波数から開始するようにしてもよい。すると、更にサーチ時間の短縮を図ることができる。高精細画質を実現するために、伝送レートを高くして運用する場合が多いので、例えば、図５のように、掃引スタート時の周波数を最大シンボルレートＦｓｙｍＭＡＸとし、周波数の高い方から低い方へ掃引する。
【００４３】
ＬＰＦ６３は、複素信号を出力するように構成されているが、同期検出器６８が、Ｑ信号の値が０であることのみを検出する場合には、Ｑ信号のみを出力するように構成されていてもよい。
【００４４】
ループフィルタ７０にはＬＰＦ６３の出力信号が入力されているが、複素乗算器６２から出力されたＱ信号が直接入力されるようにしてもよい。
【００４５】
掃引部８０が、最大シンボルレートＦｓｙｍＭＡＸから最小シンボルレートＦｓｙｍＭＩＮまで、掃引周波数ＳＷＰＦを減少させる場合について説明したが、最小シンボルレートＦｓｙｍＭＩＮから最大シンボルレートＦｓｙｍＭＡＸまで、掃引周波数ＳＷＰＦを増加させてもよい。
【００４６】
同期検出器６８は、掃引部８０が掃引を終了した後、所定の時間が経過すると、同期が確立していると判定してもよい。
【００４７】
本発明の多くの特徴及び優位性は、記載された説明から明らかであり、よって添付の特許請求の範囲によって、本発明のそのような特徴及び優位性の全てをカバーすることが意図される。更に、多くの変更及び改変が当業者には容易に可能であるので、本発明は、図示され記載されたものと全く同じ構成及び動作に限定されるべきではない。したがって、全ての適切な改変物及び等価物は本発明の範囲に入るものとされる。
【産業上の利用可能性】
【００４８】
以上の実施形態によると、短時間でシンボルレートの検出が可能であるので、本発明は、シンボルレート検出器及び受信装置等について有用である。
【符号の説明】
【００４９】
１６  直交検波回路
１８  帯域可変フィルタ
２０  補間回路
２２  シンボルレート検出器
２４  タイミング再生回路
２６  デジタル復調回路
２８  誤り訂正回路
４０  非線形処理部
５０  ＤＣキャンセラ
６０  位相同期ループ
６２  複素乗算器
６４  加算器
６５  発振器
６８  同期検出器
７０  ループフィルタ
８０  掃引部
【図１】
2011035557.tif 000003
【図２】
2011035557.tif 000004
【図３】
2011035557.tif 000005
【図４】
2011035557.tif 000006
【図５】
2011035557.tif 000007