(57)【要約】【課題】オフ特性、スウィング特性、飽和特性に優れた薄膜トランジスタを備える有機ＥＬ表示装置を提供する。【解決手段】基板１上に薄膜トランジスタを備える有機ＥＬ表示装置であって、前記薄膜トランジスタは、ゲート電極２、前記ゲート電極２を覆うゲート絶縁膜３、前記ゲート絶縁膜３上に設けられた第１の半導体膜４、前記第１の半導体膜４上に設けられた第２の半導体膜５、前記第２の半導体膜５上に設けられたバックチャンネル保護絶縁膜７、オーミックコンタクト膜８、ソース・ドレイン電極９とを有し、前記第１の半導体膜４は前記第２の半導体膜５より高い結晶性を有し、前記バックチャンネル保護絶縁膜７は有機絶縁膜もしくは有機・無機ハイブリッド絶縁膜により形成される。【選択図】図１
2011071440.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタを用いた有機ＥＬ表示装置であって、
前記薄膜トランジスタは、
基板と、
前記基板の上に設けられたゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた第１の半導体膜と、
前記第１の半導体膜上に設けられた第２の半導体膜と、
前記第２の半導体膜上に設けられたバックチャンネル保護絶縁膜と、を備え、
前記第１の半導体膜は、前記第２の半導体膜より高い結晶性を有し、
前記バックチャンネル保護絶縁膜は、感光性のある有機絶縁膜、又は感光性のある有機・無機ハイブリッド絶縁膜である、ことを特徴とする有機ＥＬ表示装置。
【請求項２】
薄膜トランジスタを用いた有機ＥＬ表示装置であって、
前記薄膜トランジスタは、
基板と、
前記基板の上に設けられたゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に設けられた第１の半導体膜と、
前記第１の半導体膜上に設けられた第２の半導体膜と、
前記第２の半導体膜上に設けられたオーミックコンタクト膜及びバックチャンネル保護絶縁膜と、を備え、
前記第１の半導体膜は、前記第２の半導体膜より高い結晶性を有し、
前記バックチャンネル保護絶縁膜は、前記オーミックコンタクト膜と連続した膜で形成されている、ことを特徴とする有機ＥＬ表示装置。
【請求項３】
前記バックチャンネル保護絶縁膜は、前記オーミックコンタクト膜の一部を酸化、窒化、もしくは酸窒化することにより形成されている、ことを特徴とする請求項２に記載の有機ＥＬ表示装置。
【請求項４】
前記バックチャンネル保護絶縁膜の固定電荷量は、単位面積あたり ３．５×１０１１／ｃｍ２以下である、ことを特徴とする請求項１又は２に記載の有機ＥＬ表示装置。
【請求項５】
前記第１の半導体膜の厚さは、２０ｎｍ以上６０ｎｍ以下である、ことを特徴とする請求項１又は２に記載の有機ＥＬ表示装置。
【請求項６】
前記第２の半導体膜の厚さは、１０ｎｍ以上５０ｎｍ以下である、ことを特徴とする請求項１又は２に記載の有機ＥＬ表示装置。
【請求項７】
前記第２の半導体膜内に含まれるリンもしくはボロンの濃度が３×１０１６／ｃｍ３以下である、ことを特徴とする請求項１又は２に記載の有機ＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、より詳しくは薄膜トランジスタを用いた有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
近年、液晶表示装置に変わる次世代フラットパネルディスプレイの一つとして、有機材料における電界発光（ElectroLuminescence：EL）を利用した有機ＥＬ素子を、画素毎に設けた表示装置が注目されている。この表示装置、すなわち有機ＥＬ表示装置は、従来の液晶表示装置とは異なり、自発光現象を採用しているために別途の光源を必要としない。そのため、表示装置の体積や重さの低減を可能にする。さらに、液晶表示装置と比較し、有機ＥＬ素子には、低消費電力、広視野角、高輝度、高速応答などの長所がある。
【０００３】
このような特性を有するために、有機ＥＬ表示装置は携帯電話や薄型テレビなど民生用の電子応用製品に使用される強力な次世代ディスプレイと位置づけられ、意欲的な開発が進められている。
【０００４】
有機ＥＬ表示装置を駆動する方式は、パッシブ（受動）マトリクス型とアクティブ（能動）マトリクス型とに大別される。パッシブマトリクス型の有機ＥＬ表示装置は、信号電極と走査電極にバイアス電圧を同時に印加し、電極間にある有機層を発光させるというものである。そのため、構成が単純であり製造コストを抑えることができるが、表示装置の大面積化に際し、比較的高い消費電力、低解像度、応答時間が長い、配線数が増加するほど開口率が低下するなどの短所がある。一方、アクティブマトリクス型の有機ＥＬ表示装置は、パッシブマトリクス型のそれに比べ、低消費電力、高画質、応答時間が短い、高い発光効率などの長所がある。そのため、大面積の有機ＥＬ表示装置にはアクティブマトリクス型が好ましい駆動方式と考えられている。
【０００５】
アクティブマトリクス型有機ＥＬ表示装置の画素回路は、少なくとも、有機ＥＬ素子と複数個の薄膜トランジスタより構成される。上記薄膜トランジスタとしては、少なくとも、画素の明暗を制御するスイッチトランジスタと、有機ＥＬ素子の発光を制御する駆動トランジスタが必要である。
【０００６】
ここで、アクティブマトリクス型有機ＥＬ表示装置の動作特性について図を用いて簡略に説明する。図１４は、アクティブマトリクス型有機ＥＬ表示装置の基本的な１画素回路の構成例を図示したものである。図１４に示されるように、基板上に選択線１０６と、これとは垂直に交差する方向にデータ線１０５が構成される。データ線１０５と選択線１０６の交差するポイントにはスイッチトランジスタ１１１が置かれ、スイッチトランジスタ１１１の配線の一部が駆動トランジスタ１１２へ接続される。また駆動トランジスタ１１２には、電源線１０７、ストレージキャパシタ１１０、有機ＥＬ素子１０９が接続される。まず、選択線１０６からスイッチトランジスタ１１１にゲート信号が印加されると、データ線１０５を流れる電流信号はスイッチトランジスタ１１１を通じ電圧信号となって駆動トランジスタ１１２のゲート電極（図示せず）に印加される。これにより、駆動トランジスタ１１２が動作し有機ＥＬ素子１０９に電流が流れ発光が起こる。このとき、ストレージキャパシタ１１０は、ゲート電極の信号を保持する役割をもつ。すなわち、スイッチトランジスタ１１１がオフになっても次の信号が印加されるまで、有機ＥＬ素子１０９に流れる電流のレベルを一定に調整する。
【０００７】
上述のように、有機ＥＬ表示装置は電流駆動の表示装置であるため、画素回路を構成する各々の薄膜トランジスタには次の特性が要求される。すなわち、スイッチトランジスタには、輝度バラツキを抑えるためにオフ電流を十分に小さく抑えることが求められる。また、駆動トランジスタには、有機ＥＬ素子を発光させるのに十分な電流値と通電した状態を維持するために、高いキャリア移動度と閾値電圧がシフトしないことが求められる。さらに、駆動トランジスタは出力特性の飽和領域を使用するために、飽和領域で電流値が一定となる良好な飽和特性が要求される。
【０００８】
特許文献１には、半導体層が、コンタクト層側から順に、非晶質相及び結晶質相が混在する低結晶性半導体層と、低結晶性半導体層よりも大きな結晶化率を有する高結晶性半導体層とが積層された構造である半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−１２４３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来例の、高結晶性の半導体層と低結晶性の半導体層を積層させた活性半導体層を有する薄膜トランジスタでは、活性半導体層上に存在するオーミックコンタクト膜をドライエッチング法で除去する際、活性半導体層の一部もオーバーエッチングする。そのため、オーバーエッチングにより活性半導体層がダメージを受けることでバックチャンネル効果が起こり、オフ特性、スウィング特性、飽和特性の劣化、閾値電圧のシフトなどトランジスタ特性に悪影響を及ぼすことがある。また、オーバーエッチングにより、積層の低結晶性半導体層が全てエッチングされた場合、後の工程で高結晶性半導体層と保護膜が接触することになる。高結晶性半導体膜は低結晶性半導体膜よりも保護膜の固定電荷の影響を受けやすい。そのため、保護膜の固定電荷によりバックチャンネル効果が生じ、同様にトランジスタ特性に悪影響を及ぼすことがある。このような現象が生じると、そのトランジスタを電流駆動型の表示装置、特に有機ＥＬ表示装置の画素回路に使用されるスイッチトランジスタおよび駆動トランジスタに採用することが困難になる。なお、上述のように、チャンネル上部のオーミックコンタクト膜を除去する際、活性半導体層の一部もオーバーエッチングするものをチャンネルエッチ型の薄膜トランジスタと呼ぶ。
【００１１】
高結晶性半導体層と低結晶性半導体層から成る積層膜へのオーバーエッチングを防ぐ従来の製造方法として、積層膜の上部にシリコン窒化膜（ＳｉＮｘ膜）などから成るエッチストッパ層を設けたエッチストッパ型の薄膜トランジスタがある。このドライエッチングの際に起こる積層膜のオーバーエッチングをエッチストッパ層が防ぐため、オーミックコンタクト膜のみを選択的に除去することができる。それにより、積層膜へのダメージを防ぐことが可能になる。しかしながら、積層膜を形成した後にエッチストッパ層を成膜するため、良質な絶縁膜形成が困難になり、エッチストッパ層に多量の固定電荷が形成される。そのため、エッチストッパ層の固定電荷がバックチャンネル効果を引き起こし、オフ特性、スウィング特性、飽和特性の劣化、閾値電圧の負シフトなどトランジスタ特性に悪影響を及ぼす可能性がある。
【００１２】
本発明は上述の事情を鑑みてされたものであり、バックチャンネル効果を抑制できる有機ＥＬ表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の有機ＥＬ表示装置は、薄膜トランジスタを用いた有機ＥＬ表示装置であって、前記薄膜トランジスタは、基板と、前記基板の上に設けられたゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられた第１の半導体膜と、前記第１の半導体膜上に設けられた第２の半導体膜と、前記第２の半導体膜上に設けられたバックチャンネル保護絶縁膜と、を備え、前記第１の半導体膜は、前記第２の半導体膜より高い結晶性を有し、前記バックチャンネル保護絶縁膜は、感光性のある有機絶縁膜、又は感光性のある有機・無機ハイブリッド絶縁膜である、ことを特徴とする有機ＥＬ表示装置である。
【００１４】
本発明の有機ＥＬ表示装置は、薄膜トランジスタを用いた有機ＥＬ表示装置であって、前記薄膜トランジスタは、基板と、前記基板の上に設けられたゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、前記ゲート絶縁膜上に設けられた第１の半導体膜と、前記第１の半導体膜上に設けられた第２の半導体膜と、前記第２の半導体膜上に設けられたオーミックコンタクト膜及びバックチャンネル保護絶縁膜と、を備え、前記第１の半導体膜は、前記第２の半導体膜より高い結晶性を有し、前記バックチャンネル保護絶縁膜は、前記オーミックコンタクト膜と連続した膜で形成されている、ことを特徴とする有機ＥＬ表示装置である。更に、前記バックチャンネル保護絶縁膜は、前記オーミックコンタクト膜の一部を酸化、窒化、もしくは酸窒化することにより形成されている、とすることができる。
【００１５】
また、本発明の有機ＥＬ表示装置は、前記バックチャンネル保護絶縁膜の固定電荷量は、単位面積あたり３．５×１０１１／ｃｍ２以下である、とすることができる。
【００１６】
また、本発明の有機ＥＬ表示装置は、前記第１の半導体膜の厚さは、２０ｎｍ以上６０ｎｍ以下である、とすることができる。
【００１７】
また、本発明の有機ＥＬ表示装置は、前記第２の半導体膜の厚さは、１０ｎｍ以上５０ｎｍ以下である、とすることができる。
【００１８】
また、本発明の有機ＥＬ表示装置は、前記第２の半導体膜内に含まれるリンもしくはボロンの濃度が３×１０１６／ｃｍ３以下である、とすることができる。
【発明の効果】
【００１９】
本発明の有機ＥＬ表示装置に係る薄膜トランジスタよれば、オフ特性、スウィング特性、飽和特性に優れた薄膜トランジスタを実現することが可能になる。
【図面の簡単な説明】
【００２０】
【図１】実施例１に係る薄膜トランジスタの構成を示す断面図である。
【図２】Ｓ値とバックチャンネル保護絶縁膜中の固定電荷の関係を示すグラフである。
【図３】オン抵抗と第２の半導体膜の厚さの関係を示すグラフである。
【図４】Ｓ値と第２の半導体膜中のリン濃度の関係を示すグラフである。
【図５】実施例１の有機ＥＬ表示装置について示す図である。
【図６】図５の有機ＥＬ表示装置の薄膜トランジスタ基板の回路構成を示す図である。
【図７】図６の薄膜トランジスタ基板の表示部の断面を示す図である。
【図８】実施例１の有機ＥＬ表示装置に係る薄膜トランジスタの製造工程を示す断面図である。
【図９】実施例２の有機ＥＬ表示装置に係る薄膜トランジスタの製造工程を示す断面図である。
【図１０】実施例３の有機ＥＬ表示装置に係る薄膜トランジスタの製造工程を示す断面図である。
【図１１】実施例４の薄膜トランジスタの構成および構造を示す断面図である。
【図１２】実施例５の薄膜トランジスタの構成および構造を示す断面図である。
【図１３】実施例６の薄膜トランジスタの構成および構造を示す断面図である。
【図１４】有機ＥＬ表示装置の１画素回路の構成例を示す図である。
【発明を実施するための形態】
【００２１】
以下、本発明にかかる薄膜トランジスタの構成と製造方法およびそれを有機ＥＬ表示装置に適用する場合の方法について、図面を用いて説明する。
【００２２】
詳細な実施例の説明に先立ち、本発明が用いられる薄膜トランジスタの構成について説明する。
【００２３】
図１は、後述する実施例１に係る有機ＥＬ表示装置向け薄膜トランジスタの構成を示す図である。なお、この断面は、ゲート電圧印加により形成される導電層のキャリアが走行する方向に対して平行である。図１に示すように、本発明の有機ＥＬ表示装置に係る薄膜トランジスタ基板は、絶縁性の基板１上に、ゲート電極２、ゲート絶縁膜３、第１の半導体膜４、第２の半導体膜５、第１の半導体膜４と第２の半導体膜５との積層部分である活性半導体層６上のバックチャンネル保護絶縁膜７、オーミックコンタクト膜８、ソース・ドレイン電極９、薄膜トランジスタを保護するための保護膜１０、発光を担う有機ＥＬ素子の下部電極１１を具備する。ここで、薄膜トランジスタとは、ゲート電極２、ゲート絶縁膜３、第１の半導体膜４、第２の半導体膜５、第１の半導体膜４と第２の半導体膜５を積層した活性半導体層６上にあるバックチャンネル保護絶縁膜７、オーミックコンタクト膜８、ソース・ドレイン電極９より構成される部位を指すものとする。
【００２４】
このように、バックチャンネル保護絶縁膜７を形成することで、活性半導体層６の上に存在する固定電荷の影響が緩和され、バックチャンネル効果を抑制することができる。それにより、オフ特性、スウィング特性、飽和特性、閾値電圧のシフトなどのトランジスタ特性を改善することができる。
【００２５】
バックチャンネル保護絶縁膜７は、有機絶縁膜あるいは有機・無機ハイブリッド絶縁膜より形成、もしくは、活性半導体層６上にあるオーミックコンタクト膜８の一部を酸化、窒化、もしくは酸窒化で改変し形成される。有機絶縁膜あるいは有機・無機ハイブリッド絶縁膜は、活性半導体層６上に低温で良質な絶縁膜を形成することが可能であるため、固定電荷の発生を抑えることができる。また、オーミックコンタクト膜８の一部を酸化、窒化、もしくは酸窒化で改変しバックチャンネル保護絶縁膜７を形成する場合も同様に低温で良質な絶縁膜の形成が可能であるため、固定電荷の発生を抑えることができる。
【００２６】
図２に、バックチャンネル保護絶縁膜７の固定電荷量とスウィング特性の良し悪しを決めるサブスレショルド係数（Ｓ値）の関係を示したシミュレーション結果と実験結果を示す。シミュレーションに用いたデバイス構造は、後述する実施例１に示す構造で、第１の半導体膜４として真性移動度１０ｃｍ２／Ｖｓのｎ型微結晶シリコンを想定し厚さを５０ｎｍ、第２の半導体膜５としてアモルファスシリコンを想定し厚さを２５ｎｍに設定し、バックチャンネル保護絶縁膜７の固定電荷量を変化させＳ値の振る舞いを観測した。実験結果に示すＳ値は薄膜トランジスタの伝達特性を評価したもので、固定電荷量は薄膜トランジスタ作製に用いたバックチャンネル保護絶縁膜７の容量−電圧特性（Ｃ−Ｖ特性）を測定することにより取得した。Ｓ値は小さいほど、スウィング特性が良好である。シミュレーション結果を見ると、固定電荷密度が小さくなるほどＳ値は小さくなり特性が改善されることが分かる。また、固定電荷密度をさらに十分小さくすると、Ｓ値は固定電荷の影響がない場合に到達可能な一定の値に収束することが分かる。よって、同様の傾向が実験結果でも起こり、図２の実線で示すように、固定電荷密度が小さくなるほどＳ値は改善され、固定電荷密度が十分小さくなるとＳ値は一定の値に収束する。有機ＥＬディスプレイ向け薄膜トランジスタのＳ値は、１Ｖ／ｄｅｃ以下が望まれる。よって、Ｓ値が１Ｖ／ｄｅｃ以下となるには、バックチャンネル保護絶縁膜７の固定電荷量は単位面積あたり３．５×１０１１／ｃｍ２ 以下であることが好ましく、この値以上の固定電荷がバックチャンネル保護絶縁膜７に存在する場合は、バックチャンネル効果の抑制が得られなくなり、トランジスタ特性の低下が起こることが考えられる。
【００２７】
活性半導体層６は、第１の半導体膜４と、第１の半導体膜４に比べ結晶性の低い第２の半導体膜５より構成される。微結晶シリコンやポリシリコンなどの高結晶性の半導体膜はアモルファスシリコンなどの低結晶性の半導体膜よりも固定電荷の影響を受けやすい。そのため、高結晶性の第１の半導体膜４上にそれよりも低結晶性の第２の半導体膜５を設けることにより、活性半導体層６上に存在する固定電荷が第１の半導体膜４に及ぼす影響を緩和させ、トランジスタ特性を改善することができる。
【００２８】
第１の半導体膜４の厚さは、２０ｎｍ以上６０ｎｍ以下が好ましい。第１の半導体膜４が２０ｎｍ以下である場合、良質な結晶性の膜を得ることが困難になり、良好なトランジスタ特性を得ることができない。また、第１の半導体膜が６０ｎｍ以上である場合、オフ電流の増加が起こりスイッチトランジスタに使用することが困難となる。
【００２９】
第１の半導体膜４に比べ低結晶性の第２の半導体膜５の厚さは、１０ｎｍ以上５０ｎｍ以下が好ましい。第２の半導体膜５が１０ｎｍ以下である場合、基板面内で膜厚の不均一性が起こり、トランジスタ特性にバラツキが生じてしまう。また、第２の半導体膜５が５０ｎｍ以上である場合、低結晶性の第２の半導体膜５の厚さに起因した寄生抵抗が増大し、オン電流が低下し、オン抵抗が増大する。図３に、オン抵抗と第２の半導体膜５の膜厚との関係を示したシミュレーション結果と実験結果を示す。オン抵抗（Ron）は、ソース・ドレイン電圧が０．１Ｖ、ゲート電圧が２０Ｖのオン電流から計算し得た。また、チャンネル幅（W）を掛けて、規格化している。シミュレーションに用いたデバイス構造は、後述する実施例１に示す構造で、実験結果から得た伝達特性を基にフィッティングを行い、各膜厚でのオン抵抗を算出した。図３に示すように、第２の半導体膜５が５０ｎｍ以上でオン抵抗が大きく増加することが分かる。よって、第２の半導体膜５の膜厚は５０ｎｍ以下が好ましい。
【００３０】
また、第２の半導体膜５内に含まれるリンもしくはボロンの濃度は３×１０１６／ｃｍ３以下であることが好ましい。これは、低結晶性の第２の半導体膜５が上記不純物に汚染されている場合に、高結晶性の第１の半導体膜４との界面でバンドの曲がりが生じ、閾値電圧のシフトやＳ値の増加を引き起こすためである。例として、図４にリン濃度とＳ値の関係を示した。有機ＥＬディスプレイ向け薄膜トランジスタのＳ値は、１Ｖ／ｄｅｃ以下が望まれる。よって、Ｓ値が１Ｖ／ｄｅｃ以下となるには、リン濃度は３×１０１６／ｃｍ３以下であることが好ましい。
【００３１】
以下、本発明の実施例１乃至６について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【実施例１】
【００３２】
図５は、本発明の実施例１に係る有機ＥＬ表示装置２００について示す図である。この図に示されるように、有機ＥＬ表示装置２００は、薄膜トランジスタ基板１００及び不図示の封止基板から構成される有機ＥＬパネルを挟むように固定する上フレーム２１０及び下フレーム２２０と、表示する情報を生成する回路素子を備える回路基板２４０と、その回路基板２４０において生成されたＲＧＢの表示情報を薄膜トランジスタ基板１００に伝えるフレキシブル基板２３０と、により構成されている。
【００３３】
図６には、図５の有機ＥＬ表示装置２００の薄膜トランジスタ基板１００の回路構成が示されている。図示のように、薄膜トランジスタ基板１００は基本構成として基板１上に、データドライバ１０１、選択走査ドライバ１０２、電源走査ドライバ１０３、表示部１０４を有している。表示部１０４には、データ線１０５と選択線１０６の交差領域により区画化された画素１０８がマトリクス状に設けられている。画素１０８は、例えば、有機ＥＬ素子１０９、ストレージキャパシタ１１０、薄膜トランジスタであるスイッチトランジスタ１１１および駆動トランジスタ１１２を有し、画素回路を構成する。駆動トランジスタ１１２は、電源走査ドライバ１０３から延設された電源線１０７に接続される。画素回路は、データドライバ１０１、選択走査ドライバ１０２、電源走査ドライバ１０３から出力された信号に基づき、有機ＥＬ素子１０９に流れる電流量を調整および保持することで発光を制御する。なお、図６で示した画素回路は例であり、この薄膜トランジスタは、さらに複数のトランジスタを設けた画素回路に対しても有効である。
【００３４】
図７は、薄膜トランジスタ基板１００の発光原理を示すために表示部１０４の断面を図示したものである。なお、図示の薄膜トランジスタ１５は図６の駆動トランジスタ１１２であり、スイッチトランジスタ１１１およびストレージキャパシタ１１０の図示は省略する。図７に示すように、本発明の有機ＥＬ表示装置に係る薄膜トランジスタ基板１００は、基板１上に、薄膜トランジスタ１５、第１の絶縁性膜１６、下部電極１１、第２の絶縁性膜１７、有機ＥＬ層１８、上部電極１９より構成される。有機ＥＬ層１８は、下部電極１１および第２の絶縁性膜１７をパターニングし区画を設けた後に、マスク蒸着方式もしくはインクジェット方式などにより形成される。また、有機ＥＬ層１８は例えば、電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層より構成される。上部電極１９と下部電極１１は、有機ＥＬ層１８に注入するキャリアの種類に応じて陰極、陽極として用いられる。すなわち、電子を注入する側の電極は陰極、正孔を注入する側の電極は陽極となる。
【００３５】
薄膜トランジスタ１５が駆動すると、上部電極１９と下部電極１１から電子注入層と正孔注入層を介して電子と正孔が注入される。電子は電子輸送層を、正孔は正孔輸送層を流れ、発光層で結合し、発光が生じる。
【００３６】
図８には、薄膜トランジスタ１５の製造における各工程時の断面図が示されている。薄膜トランジスタ１５の製造工程では、まず、図８の工程１ａに示すように、ガラスなどの絶縁性材料からなる基板１上に、モリブデンタングステン（MoW）膜をスパッタリング法により５０ｎｍ成膜する。これにフォトリソグラフィ工程を行った後、ウェットエッチング法を用いてパターニングし、ゲート電極２を作製する。後の工程で高温を伴う処理、例えば４００℃以上を要する処理が控えている場合には、ゲート電極２には所望の高い温度でも抵抗値が変化しない高い耐熱性が求められる。次に、プラズマＣＶＤ法により、シリコン酸化膜（ＳｉＯｘ）からなるゲート絶縁膜３を例えば１７０ｎｍ成膜する。ゲート絶縁膜３としては、シリコン窒化膜（ＳｉＮｘ）やシリコン窒化膜とシリコン酸化膜の積層を用いても良いが、ゲート絶縁膜３の質が悪い場合は膜中に固定電荷が形成され、トランジスタ特性の劣化が生じる。そのため、ゲート絶縁膜３は良質な絶縁膜が形成される条件、例えば３００℃以上で成膜するのが良い。
【００３７】
次に、工程１ｂに示すように、ゲート絶縁膜３上に、高結晶性の第１の半導体膜４と低結晶性の第２の半導体膜５の積層からなる活性半導体層６を形成する。ここで述べている高結晶性の第１の半導体膜４とは、微結晶シリコンやポリシリコンを指す。微結晶シリコンの形成方法としては、ＰＥ（Plasma Enhancement）−ＣＶＤ、Ｃａｔ（Catalytic）−ＣＶＤ、反応熱ＣＶＤなどの各種ＣＶＤ法などがある。また、非晶質シリコンを成膜した後、レーザーや炉などを用いてアニール処理を加え、微結晶シリコンまたはポリシリコンを形成する方法もある。本実施例では、非晶質シリコン膜を成膜後に、熱処理により微結晶シリコンを形成するＲＴＡ（Rapid Thermal Annealing）法を用いて、第１の半導体膜４を形成した。得られた微結晶シリコンの粒径は３０ｎｍほどで、薄膜トランジスタのチャンネル領域よりも十分小さい。そのため、基板全面にわたってトランジスタ特性の均一性を強く要求される有機ＥＬ表示装置に適している。なお、第１の半導体膜４の厚さは、２０ｎｍ以上６０ｎｍ以下であることが好ましい。これは、第１の半導体膜４の厚さが２０ｎｍ以下であると、良好な結晶性の半導体膜を得ることが難しくなり、６０ｎｍ以上であると十分に低いオフ電流の確保が困難になるためである。次に、第１の半導体膜４に比べ低い結晶性を有する第２の半導体膜５を、第１の半導体膜４の上に形成する。ここで述べている第１の半導体膜４に比べ結晶性の低い第２の半導体膜５とは、非晶質シリコン、第１の半導体膜４より結晶性が低くＣＶＤ法により形成される微結晶シリコン、またはこれらの積層より形成される。なお、必要であるならば、フッ酸系の薬液で洗浄後、第２の半導体膜５を成膜する前に水素プラズマ処理を追加してもよい。これにより、高い結晶性を有する第１の半導体膜４に残ったダングリングボンドが水素で終端され、トランジスタ特性を改善することができる。本実施例では、第２の半導体膜５として、ＰＥ−ＣＶＤ法により非晶質シリコンを３０ｎｍ成膜した。第２の半導体膜５の厚さは、１０ｎｍ以上５０ｎｍ以下であることが好ましい。これは、低い結晶性を有する第２の半導体膜５の厚さが１０ｎｍ以下であると、基板面内で特性のバラツキが大きくなり、５０ｎｍ以上であると第２の半導体膜５の厚さに起因した寄生抵抗が大きくなりオン電流が劣化するためである。また、第２の半導体膜５内に含まれるリンもしくはボロンの濃度は３×１０１６/ｃｍ３以下であることが好ましい。これは、第２の半導体膜５が上記不純物で汚染されていると、第１の半導体膜４との界面でバンドの曲がりを起こし、スウィング特性の劣化や閾値電圧のシフトを起こすためである。
【００３８】
次に、工程１ｃに示すように、感光性のある有機絶縁膜あるいは有機・無機ハイブリッド絶縁膜１２を塗布する。上記材料としては、例えば、感光性ＢＣＢ（Benzo-Cyclo-Butene）やＳＯＧ（Spin On Glass）などが挙げられる。その後、露光・現像によりパターニングを行い、２００〜３００℃程度のアニール処理を施すことで活性半導体層６上にバックチャンネル保護絶縁膜７を形成する（工程１ｄ）。このような材料を用いることで、固定電荷の少ない良好な絶縁膜を低温で形成することができる。バックチャンネル保護絶縁膜７は、固定電荷が活性半導体層６に与える影響を緩和させるために設けられた層である。そのため、膜中の固定電荷量は単位面積あたり３．５×１０１１/ｃｍ２以下であることが好ましい。これは、上記値以上の固定電荷量が活性半導体層６上に存在すると、スウィング特性、オフ特性、飽和特性の劣化、閾値電圧のシフトが起こるためである。
【００３９】
次に、工程１ｅに示すように、ＰＥ−ＣＶＤ法により、リンを含むｎ型の非晶質シリコン膜をオーミックコンタクト膜８として２５ｎｍ成膜する。フォトリソグラフィ工程後、ドライエッチング法を用いてパターニングする。この際、下地にある活性半導体層６も同時にパターニングする。
【００４０】
次に、工程１ｆに示すように、モリブデンタングステン（ＭｏＷ）／アルミニウム（Ａｌ）／モリブデンタングステン（ＭｏＷ）の３層からなる積層膜を、この順に、それぞれ３８ｎｍ／５００ｎｍ／７５ｎｍ成膜し、フォトリソグラフィ工程を経て、ウェットエッチング法を用いてパターニングし、ソース・ドレイン電極９を形成する。その後、ソース・ドレイン電極９形成に使用したレジストをそのまま利用し、ドライエッチング法によりｎ型非晶質シリコンからなるオーミックコンタクト膜８を除去する。その際、バックチャンネル保護絶縁膜７はドライエッチングから活性半導体層６を守るエッチストッパとしての役割も担う。
【００４１】
次に、工程１ｇに示すように、ＰＥ−ＣＶＤ法によりシリコン窒化膜からなる保護膜１０を４００ｎｍほど成膜し、フォトリソグラフィ工程の後、コンタクトホールを開口する。その後、ＩＴＯ（Indium Tin Oxide）膜などの下部電極１１をスパッタリング法により１５０ｎｍほど成膜し、フォトリソグラフィ工程の後、パターニングする。このようにして、実施例１の有機ＥＬ表示装置２００向け薄膜トランジスタ１５を作製することができる。
【００４２】
したがって、実施例１の有機ＥＬ表示装置２００に係る薄膜トランジスタ１５によれば、固定電荷の少ないバックチャンネル保護絶縁膜７を活性半導体層６上に設けることにより、バックチャンネル効果を抑制することができる。それにより、オフ特性、スウィング特性、飽和特性を良好にし、閾値電圧のシフトを改善することが可能になる。また、バックチャンネル保護絶縁膜７をエッチストッパとしても利用することにより、オーミックコンタクト膜８除去の際に起こる活性半導体層６へのオーバーエッチングを防ぐことができる。それにより、高結晶性の半導体膜４と低結晶性の半導体膜５を所望の厚さに設定することができ、良好なオン特性とオフ特性を実現することができる。
【実施例２】
【００４３】
図９には、本発明の実施例２に係る有機ＥＬ表示装置における、薄膜トランジスタ２５の製造における各工程時の断面図が示されている。なお、この薄膜トランジスタが使用される有機ＥＬ表示装置の構成は、実施例１における図５の有機ＥＬ表示装置２００の構成並びに図６及び図７の薄膜トランジスタ基板１００の構成と同様であるため、説明を省略する。
【００４４】
本実施例に係る薄膜トランジスタ２５の製造方法の特徴は、ソース・ドレイン電極９をパターニング後、活性半導体層６上のオーミックコンタクト膜８の一部を、プラズマ酸化させることでバックチャンネル保護絶縁膜７を形成する点にある。なお、本実施例と実施例１とで重複する説明は省略する。
【００４５】
まず、図９の工程２ａに示すように、実施例１と同様に、ガラスなどの絶縁性材料からなる基板１上に、ゲート電極２を形成し、次いで、ゲート絶縁膜３を成膜する。続いて、第１の半導体膜４、第２の半導体膜５からなる活性半導体層６をゲート絶縁膜３上に形成する。その後、活性半導体層６上に、ＰＥ−ＣＶＤ法により、リンを含むｎ型の非晶質シリコン膜をオーミックコンタクト膜８として１０ｎｍ成膜する。
【００４６】
次に、工程２ｂに示すように、フォトリソグラフィ工程後、ドライエッチング法を用いて活性半導体層６とオーミックコンタクト膜８とからなる膜をパターニングする。
【００４７】
次に、工程２ｃに示すように、実施例１と同様に、活性半導体層６とオーミックコンタクト膜８とからなる膜上にソース・ドレイン電極９を形成する。その後、工程２ｄに示すように、ソース・ドレイン電極９の形成に使用したレジスト１３をそのままマスクとして利用し、ソース・ドレイン電極９に挟まれたチャンネル領域のオーミックコンタクト膜８に酸素プラズマ処理を施し絶縁膜へと改質させる。これにより、低温で固定電荷量の少ないバックチャンネル保護絶縁膜７を形成することができる。
【００４８】
次に、工程２ｅに示すように、ＰＥ−ＣＶＤ法によりシリコン窒化膜からなる保護膜１０を４００ｎｍほど成膜し、フォトリソグラフィ工程の後、コンタクトホールを開口する。その後、ＩＴＯ（Indium Tin Oxide）膜などの下部電極１１をスパッタリング法により１５０ｎｍほど成膜し、フォトリソグラフィ工程の後、パターニングする。このようにして、実施例２の有機ＥＬ表示装置向け薄膜トランジスタ２５を作製する。
【００４９】
実施例２の薄膜トランジスタ２５によれば、オーミックコンタクト膜８を酸化しバックチャンネル保護絶縁膜７を形成するため、バックチャンネル保護絶縁膜７内の固定電荷の発生を抑えることができる。それにより、バックチャンネル効果が抑制され、オフ特性、スウィング特性、飽和特性に優れ、閾値電圧のシフトが小さい薄膜トランジスタ２５を作製できる。また、ソース・ドレイン電極９のレジスト１３を利用しバックチャンネル保護絶縁膜７を形成するため、フォトリソグラフィ工程を１回削減することができ、製造コストを削減することができる。
【実施例３】
【００５０】
図１０には、本発明の実施例３に係る有機ＥＬ表示装置における、薄膜トランジスタ３５の製造における各工程時の断面図が示されている。なお、この薄膜トランジスタ３５が使用される有機ＥＬ表示装置の構成は、実施例１における図５の有機ＥＬ表示装置２００の構成、並びに図６及び図７の薄膜トランジスタ基板１００の構成と同様であるため、説明を省略する。
【００５１】
本発明の実施例３に係る薄膜トランジスタ３５の各工程時の断面図である。本実施例に係る薄膜トランジスタ３５の製造方法の特徴は、作製に必要なフォトリソグラフィ工程数が削減でき、尚且つ、オン特性に優れる点にある。なお、本実施例と実施例１とで重複する説明は省略する。
【００５２】
まず、図１０の工程３ａに示すように、実施例１と同様に、ガラスなどの絶縁性材料からなる基板１上に、ゲート電極２を形成し、次いで、ゲート絶縁膜３を成膜する。続いて、第１の半導体膜４、第２の半導体膜５からなる活性半導体層６をゲート絶縁膜３上に形成する。次いで、感光性のある有機絶縁膜あるいは有機・無機ハイブリッド絶縁膜を塗布する。その後、露光・現像によりパターニングを行い、アニール処理を施すことで活性半導体層６上にバックチャンネル保護絶縁膜７を形成する。
【００５３】
次に、工程３ｂに示すように、そのままバックチャンネル保護絶縁膜７をマスクに使用し、ドライエッチング法を用いて活性半導体層６を島状パターニングする。このとき、工程３ｂに示したように、活性半導体層６の幅は、ゲート電極２の幅よりも小さくなるようにパターニングされる。これにより、ゲート電圧印加時に第１の半導体膜４内に形成される導電層と、オーミックコンタクト膜８がダイレクトに接続するため、第２の半導体膜５の厚さに起因した寄生抵抗の影響を受けなくなる。なお、工程３ｂに示す活性半導体層６の幅がチャンネル長となる。
【００５４】
次に、工程３ｃに示すように、活性半導体層６上にオーミックコンタクト膜８、ソース・ドレイン電極９を形成する。このとき、オーミックコンタクト膜８のパターニングには、ソース・ドレイン電極９形成に使用したレジストをそのままマスクとして利用する。この際、活性半導体層６上にあるバックチャンネル保護絶縁膜７はエッチストッパ層としての役割も担う。
【００５５】
次に、工程３ｄに示すように、ＰＥ−ＣＶＤ法によりシリコン窒化膜からなる保護膜１０を成膜し、フォトリソグラフィ工程の後、コンタクトホールを開口する。その後、下部電極１１をスパッタリング法により成膜し、フォトリソグラフィ工程の後、パターニングする。このようにして、実施例３の有機ＥＬ表示装置向け薄膜トランジスタ３５を作製する。
【００５６】
実施例３の薄膜トランジスタ３５によれば、バックチャンネル保護絶縁膜７を活性半導体層６のパターニングのマスクとして併用することにより、実施例１に比べフォトリソグラフィ工程数を１回削減することができる。また、活性半導体層６の幅をゲート電極２の幅よりも小さくなるようにパターニングすることで、電界効果により形成される導電層とオーミックコンタクト膜８がダイレクトに接続される。そのため、第２の半導体膜５の厚さに起因した寄生抵抗の影響を受けず、優れたオン特性を実現することができる。なお、本実施例のデバイス構造でオフ電流の増加が起こり設計要求値を満足しない場合でも、オーミックコンタクト膜８を活性半導体層６側から順に低不純物濃度層と高不純物濃度層の２層構造にすることでオフ電流を低減することが可能である。本実施例の薄膜トランジスタは、有機ＥＬ表示装置の駆動トランジスタに特に有効である。
【実施例４】
【００５７】
図１１は、本発明の実施例４の有機ＥＬ表示装置に係る薄膜トランジスタの断面図である。本実施例の特徴は、実施例１に記載の作製プロセスを経て薄膜トランジスタを形成する点は同じであるが、バックチャンネル保護絶縁膜７の幅をゲート電極２の幅よりも大きくすることでオフセット幅１４を設け、オフ電流の低減ができる点にある。ここで、オフセット幅とは、ソース電極側（ドレイン電極側）のバックチャンネル保護絶縁膜７の幅とゲート電極２の幅の差を示すものとする。実施例１との作製プロセスの唯一の違いは、バックチャンネル保護絶縁膜７のパターニングに際し、その幅をゲート電極２の幅よりも大きく設ける点にある。
【実施例５】
【００５８】
図１２は、本発明の実施例５の有機ＥＬ表示装置に係る薄膜トランジスタの断面図である。本実施例の特徴は、実施例２に記載の作製プロセスを経て薄膜トランジスタを形成する点は同じであるが、バックチャンネル保護絶縁膜７の幅をゲート電極２の幅よりも大きくすることでオフセット幅１４を設け、オフ電流の低減ができる点にある。実施例２との作製プロセスの唯一の違いは、ソース・ドレイン電極９の形成に際し、ソース・ドレイン電極９間の距離をゲート電極２の幅よりも大きく設ける点にある。これにより、図示のように、プラズマ酸化によりオーミックコンタクト膜８を改変させ形成されるバックチャンネル保護絶縁膜７とゲート電極２との間にオフセット幅１４が設けられる。
【実施例６】
【００５９】
図１３は、本発明の実施例６の有機ＥＬ表示装置に係る薄膜トランジスタの断面図である。本実施例に係る薄膜トランジスタは、実施例３に記載のプロセスを経て作製されるオフセット幅１４を持った薄膜トランジスタである。実施例３との作製プロセスの唯一の違いは、バックチャンネル保護絶縁膜７のパターニングに際し、その幅をゲート電極２の幅よりも大きく設ける点にある。
【００６０】
実施例４〜６に示したように、オフセット幅１４を設けることで、オーミックコンタクト膜８とゲート電圧印加時に形成される導電層との間に存在する活性半導体層６が電界緩和層としてはたらき、追加のプロセス無しにオフ電流を低減することができる。この構造は特に、低オフ電流値が要求されるスイッチトランジスタに対し有効である。オフセット幅１４は要求されるオフ電流値を満足する範囲で、１μｍ〜５μｍがよい。１μｍ以下である場合、加工寸法の誤差によるトランジスタ特性のバラツキが生じ、５μｍ以上である場合はオン電流が著しく低下するためである。
【００６１】
上述の実施形態の有機ＥＬ表示装置に係る薄膜トランジスタによれば、オフ特性、スウィング特性、飽和特性に優れ、閾値電圧のシフトを小さく抑えた薄膜トランジスタを実現することが可能になる。そのため、この薄膜トランジスタを有機ＥＬ表示装置に用いることにより、高コントラスト比、低い消費電力、輝度バラツキの抑制を実現することができ、表示装置の高性能化を図ることができる。
【００６２】
なお、本発明の有機ＥＬ表示装置に係る薄膜トランジスタは、上部電極側から発光を取り出すトップエミッション型有機ＥＬ表示装置および下部電極側から発光を取り出すボトムエミッション型有機ＥＬ表示装置、どちらに対しても適用可能である。また、カラーフィルタを用いる有機ＥＬ表示装置に対しても適用可能である。
【符号の説明】
【００６３】
１  基板、２  ゲート電極、３  ゲート絶縁膜、４  第１の半導体膜、５  第２の半導体膜、６  活性半導体層、７  バックチャンネル保護絶縁膜、８  オーミックコンタクト膜、９  ソース・ドレイン電極、１０  保護膜、１１  下部電極、１２  有機・無機ハイブリッド絶縁膜、１３  レジスト、１４  オフセット幅、１５  薄膜トランジスタ、１６  第１の絶縁性膜、１７  第２の絶縁性膜、１８  有機ＥＬ層、１９  上部電極、２５  薄膜トランジスタ、３５  薄膜トランジスタ、１００  薄膜トランジスタ基板、１０１  データドライバ、１０２  選択走査ドライバ、１０３  電源走査ドライバ、１０４  表示部、１０５  データ線、１０６  選択線、１０７  電源線、１０８  画素、１０９  有機ＥＬ素子、１１０  ストレージキャパシタ、１１１  スイッチトランジスタ、１１２  駆動トランジスタ、２００  有機ＥＬ表示装置、２１０  上フレーム、２２０  下フレーム、２３０  フレキシブル基板、２４０  回路基板。
【図１】
2011071440.tif 000003
【図２】
2011071440.tif 000004
【図３】
2011071440.tif 000005
【図４】
2011071440.tif 000006
【図５】
2011071440.tif 000007
【図６】
2011071440.tif 000008
【図７】
2011071440.tif 000009
【図８】
2011071440.tif 000010
【図９】
2011071440.tif 000011
【図１０】
2011071440.tif 000012
【図１１】
2011071440.tif 000013
【図１２】
2011071440.tif 000014
【図１３】
2011071440.tif 000015
【図１４】
2011071440.tif 000016