(57)【要約】【課題】半導体装置の信頼性を向上させる。【解決手段】基板１００は、基材１１に、複数の電極１２と、ベタ導体１０１とを形成することで構成されている。ベタ導体１０１は、半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる基材１１のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、電極１２が形成される基材１１の電極領域とその周囲を除く領域の全体を被覆するように、基材１１に形成される。本発明は、例えば、フリップチップ実装により、半導体装置を製造する場合等に適用できる。【選択図】図３
2011155121.tif 000002
【特許請求の範囲】
【請求項１】
基材に形成され、半導体チップと電気的に接続される複数の電極と、
前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体と、
前記複数の電極と、前記ベタ導体とが形成される前記基材と
を備える基板。
【請求項２】
前記基材は、薄膜のフィルム材であり、
前記電極と、前記ベタ導体とは、前記フィルム材の一面である第１の面に形成され、
前記フィルム材の前記第１の面には、さらに、前記複数の電極のうちの１つの電極に接続される導体である第１の導体が形成されている
請求項１に記載の基板。
【請求項３】
前記フィルム材の、前記第１の面の反対側の面である第２の面には、前記第１の導体とは別の導体である第２の導体が形成され、
前記第１の導体と、前記第２の導体とを電気的に接続する第１の接続部、及び、前記複数の電極のうちの他の１つの電極と、前記第２の導体とを電気的に接続する第２の接続部が、クリンピングにより、前記フィルム材に形成されている
請求項２に記載の基板。
【請求項４】
前記第１の導体の一部は、コイルを構成し、
前記第２の導体は、前記第１の導体の他の一部と対向するように形成され、前記第１の導体の他の一部とともに、コンデンサを構成し、
前記コイルと前記コンデンサとは、前記１つの電極、及び、前記他の１つの電極に対して、前記第１及び第２の接続部を介して、並列に接続されている
請求項３に記載の基板。
【請求項５】
前記第２の導体の一部は、コイルを構成し、
前記第１の導体は、前記第２の導体の他の一部と対向するように形成され、前記第２の導体の他の一部とともに、コンデンサを構成し、
前記コイルと前記コンデンサとは、前記１つの電極、及び、前記他の１つの電極に対して、前記第１及び第２の接続部を介して、並列に接続されている
請求項３に記載の基板。
【請求項６】
半導体チップと電気的に接続される複数の電極を、基材に形成するとともに、
前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体を、前記基材に形成する
ステップを含む基板の製造方法。
【請求項７】
基材に形成され、半導体チップと電気的に接続される複数の電極と、
前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体と、
前記複数の電極と、前記ベタ導体とが形成される前記基材と
を有する基板と、
前記基板に貼り付けられる前記ACFと、
前記ACFを介して、前記複数の電極と接続される半導体チップと
を備える半導体装置。
【請求項８】
半導体チップと電気的に接続される複数の電極であって、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域の全体を被覆するように、前記基材に形成される複数の電極と、
前記複数の電極が形成される前記基材と
を備える基板。
【請求項９】
半導体チップと電気的に接続される複数の電極を、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域の全体を被覆するように、前記基材に形成する
ステップを含む基板の製造方法。
【請求項１０】
半導体チップと電気的に接続される複数の電極であって、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域の全体を被覆するように、前記基材に形成される複数の電極と、
前記複数の電極が形成される前記基材と
を有する基板と、
前記基板に貼り付けられる前記ACFと、
前記ACFを介して、前記複数の電極と接続される半導体チップと
を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板、基板の製造方法、及び、半導体装置に関し、特に、例えば、フリップチップ実装によって製造される半導体装置の信頼性を向上させることができるようにする基板、基板の製造方法、及び、半導体装置に関する。
【背景技術】
【０００２】
IC(Integrated Circuit)ベアチップ等の半導体チップを、基板に装着するボンディングの方法として、例えば、フリップチップ実装がある。
【０００３】
フリップチップ実装では、ICベアチップに設けられた、突起状の電極であるバンプ電極と、基板に設けられた電極とが電気的に接続されるように、ICベアチップが、基板に装着される。
【０００４】
フリップチップ実装の方法としては、例えば、ACF(Anisotropic Conductive Film)を用いた実装方法がある（例えば、特許文献１や２を参照）。
【０００５】
図１は、従来の、ACFを用いた実装方法の一例を説明する図である。
【０００６】
図１の実装方法では、ICベアチップ３０を実装する基板１０に対して、ICベアチップ３０を実装する前に、あらかじめ、ACF２１を基板１０に貼り付ける仮貼りが行われ、その後、ICベアチップ３０を加熱加圧により圧着する本圧着が行われる。
【０００７】
すなわち、図１Ａは、基板１０を示す断面図である。
【０００８】
基板１０は、基材１１、電極１２、及び、必要な導体１３を有する。
【０００９】
基材１１は、例えば、平板形状をした絶縁体の平板であり、その基材１１としての平板の２面のうちの一面である、例えば、図中の上側の面（以下、表面ともいう）には、ICベアチップ３０と電気的に接続される複数の電極１２が形成されている。
【００１０】
また、基材１１としての平板の、表面の反対側の面である、図中の下側の面（以下、裏面ともいう）には、必要な導体１３が形成されている。なお、導体１３は、必要でなければ形成されない。以下においても、同様である。
【００１１】
以上のように、基板１０は、基材１１に、電極１２、及び、必要な導体１３を形成することで構成されている。
【００１２】
ここで、基材１１としては、例えば、一般的なリジッド基板、若しくは、フレキシブル基板の基材、又は、フィルム材等を採用することができる。
【００１３】
また、電極１２、及び、導体１３としては、例えば、銅やアルミニウム等を採用することができる。
【００１４】
図１Ｂは、ACF２１の仮貼りがされている途中の基板１０を示す断面図である。
【００１５】
仮貼りでは、基板１０（基材１１）の、電極１２が設けられた（ICベアチップ３０が装着される）表面に、セパレータ２２が一面に密着している、薄膜状のACF２１の、そのACF２１が露出している面を対向させて、ACF２１が、仮貼り用の温度と圧力で加熱加圧される。
【００１６】
ACF２１は、粘着性を有するので、加熱加圧されることで、基板１０に密着する。
【００１７】
図１Ｃは、ACF２１の仮貼り後の基板１０を示す断面図である。
【００１８】
図１Ｂの状態から、セパレータ２２を剥離することで、ACF２１の仮貼りが完了する。
【００１９】
図１Ｄは、本圧着後の基板１０、すなわち、フリップチップ実装によって製造される半導体装置を示す断面図である。
【００２０】
ICベアチップ３０には、複数のバンプ電極３１が設けられている。
【００２１】
本圧着では、ICベアチップ３０は、バンプ電極３１と、そのバンプ電極３１と電気的に接続されるべき基板１０の電極１２とが対向するように位置合わせがされる。
【００２２】
そして、ICベアチップ３０は、位置合わせがされた状態で、仮貼りがされたACF２１に密着され、本圧着用の温度と圧力で加熱加圧される。
【００２３】
本圧着によれば、ICベアチップ３０のバンプ電極３１と、基板１０の電極１２とが近接し、電気的に接続された状態となり、ACF２１が硬化することにより、バンプ電極３１と電極１２とが電気的に接続した状態で、ICベアチップ３０は、基板１０に固定される。
【００２４】
ところで、ACFを用いた実装方法では、ACF２１の仮貼りにおいて、セパレータ２２を剥離するときに、ACF２１の一部が浮き上がり、ACF２１が、基板１０に、均一に貼り付いた状態にならないことがある。
【００２５】
すなわち、ACF２１の、絶縁体である基材１１との接着性は、導体である電極１２との接着性よりも弱いため、セパレータ２２を剥離するときに、ACF２１の、基材１１に密着している部分が、セパレータ２２とともに引っ張られ、浮き上がった状態になることがある。
【００２６】
そして、ACF２１が、浮き上がり、その結果、基板１０に、均一に貼り付いていない場合、ICベアチップ３０のバンプ電極３１と、基板１０の電極１２との間で、接続不良を生じることがある。
【００２７】
なお、ACF２１が浮き上がった状態になるのは、特に、ACF２１の端部で生じやすい。
【００２８】
図２は、ACF２１の端部が浮き上がった状態になった基板１０を示す断面図である。
【００２９】
すなわち、図２Ａは、ACF２１の端部が浮き上がり、さらに、折り返してしまうことで、そのACF２１の端部が、基板１０の電極１２の部分に重なっている状態の基板１０を示している。
【００３０】
この場合、ACF２１の端部が重なっている状態になっている電極１２と、その電極１２に電気的に接続されるべきICベアチップ３０のバンプ電極３１との間で、接続不良を生じることがある。
【００３１】
図２Ｂは、ACF２１の端部が浮き上がり、剥離した状態になっている基板１０を示している。
【００３２】
ACF２１が基板１０に、均一に張り付いている場合には、ICベアチップ３０を本圧着すると、ACF２１の端部（基材１１と接着している部分のACF２１）は、基材１１と均一に密着した状態で硬化され、接着される。
【００３３】
一方、ACF２１の端部が剥離した状態になっている場合には、ICベアチップ３０を本圧着した後に、そのACF２１の端部が、剥離した状態で硬化されることにより、接着面積の減少による接着力の低下、ならびに硬化したACF２１の剥離の起点となり得る。
【００３４】
その結果、やはり、基板１０の電極１２と、ICベアチップ３０のバンプ電極３１との間で、接続不良を生じることがある。
【００３５】
なお、ACF２１の端部以外の部分でも、基板１０の電極１２以外、つまり、基材１１と(直接）接触する部分については、上述したように、接着性が弱いために、セパレータ２２を剥離するときに、浮き上がった状態になり、ボイド（空隙）が生じることがある。
【００３６】
このボイドも、基板１０の電極１２と、ICベアチップ３０のバンプ電極３１との間の接続不良の原因となる。
【先行技術文献】
【特許文献】
【００３７】
【特許文献１】特開2000-323523号公報
【特許文献２】特開2000-332055号公報
【発明の概要】
【発明が解決しようとする課題】
【００３８】
以上のように、従来のフリップチップ実装では、セパレータ２２を剥離するときに、ACF２１が浮き上がった状態となって、基板１０の電極１２と、ICベアチップ３０のバンプ電極３１との間で、接続不良を生じ、その結果、フリップチップ実装によって製造される半導体装置の信頼性が低下することがある。
【００３９】
本発明は、このような状況に鑑みてなされたものであり、フリップチップ実装によって製造される半導体装置の信頼性を向上させることができるようにするものである。
【課題を解決するための手段】
【００４０】
本発明の第１の側面の基板は、基材に形成され、半導体チップと電気的に接続される複数の電極と、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体と、前記複数の電極と、前記ベタ導体とが形成される前記基材とを備える基板である。
【００４１】
本発明の第１の側面の基板の製造方法は、半導体チップと電気的に接続される複数の電極を、基材に形成するとともに、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体を、前記基材に形成するステップを含む基板の製造方法である。
【００４２】
本発明の第１の側面の半導体装置は、基材に形成され、半導体チップと電気的に接続される複数の電極と、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体と、前記複数の電極と、前記ベタ導体とが形成される前記基材とを有する基板と、前記基板に貼り付けられる前記ACFと、前記ACFを介して、前記複数の電極と接続される半導体チップとを備える半導体装置である。
【００４３】
以上のような第１の側面においては、半導体チップと電気的に接続される複数の電極が、基材に形成されているとともに、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域のうちの、前記電極が形成される前記基材の電極領域と前記電極領域の周囲を除く領域の全体を被覆する導体であるベタ導体が、前記基材に形成されている。
【００４４】
本発明の第２の側面の基板は、半導体チップと電気的に接続される複数の電極であって、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域の全体を被覆するように、前記基材に形成される複数の電極と、前記複数の電極が形成される前記基材とを備える基板である。
【００４５】
本発明の第２の側面の基板の製造方法は、半導体チップと電気的に接続される複数の電極を、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域の全体を被覆するように、前記基材に形成するステップを含む基板の製造方法である。
【００４６】
本発明の第２の側面の半導体装置は、半導体チップと電気的に接続される複数の電極であって、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域の全体を被覆するように、前記基材に形成される複数の電極と、前記複数の電極が形成される前記基材とを有する基板と、前記基板に貼り付けられる前記ACFと、前記ACFを介して、前記複数の電極と接続される半導体チップとを備える半導体装置である。
【００４７】
以上のような第２の側面においては、半導体チップと電気的に接続される複数の電極が、前記半導体チップを装着するのにACF(Anisotropic Conductive Film)が貼り付けられる前記基材のACF領域よりも所定のサイズだけ大きい領域である大サイズ領域の全体を被覆するように、前記基材に形成されている。
【発明の効果】
【００４８】
本発明の第１及び第２の側面によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００４９】
【図１】ACFを用いた実装方法の一例を説明する図である。
【図２】ACF２１の端部が浮き上がった状態になった基板１０を示す断面図である。
【図３】本発明を適用した基板の一実施の形態の構成例を示す平面図である。
【図４】フリップチップ実装において、ACF２１の仮貼り後の基板１００を示す平面図である。
【図５】フリップチップ実装において、ACF２１の仮貼り後の基板１００を示す断面図である。
【図６】本発明を適用した半導体装置の一実施の形態の構成例を示す断面図である。
【図７】帯導体１１１を有する基板１００の構成例を示す平面図である。
【図８】クリンピングにより形成された接続部１２１Ａ及び１２１Ｂを含むように、帯導体１１１が基材１１に形成された基板１００の構成例を示す平面図である。
【図９】本発明を適用した基板の他の一実施の形態の構成例を示す平面図である。
【図１０】ICベアチップ３０を装着した基板２００を示す平面図である。
【図１１】本発明を適用した基板のさらに他の一実施の形態の構成例を示す平面図である。
【図１２】基板１００の製造の処理を説明するフローチャートである。
【発明を実施するための形態】
【００５０】
［本発明を適用した基板の一実施の形態］
【００５１】
図３は、本発明を適用した基板の一実施の形態の構成例を示す平面図である。
【００５２】
なお、図中、図１の基板１０と対応する部分には、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【００５３】
すなわち、図３において、基板１００は、基材１１、電極１２（１２Ａ，１２Ｂ，１２Ｃ）、及び、導体１３（図５）を有する点で、図１の基板１０と共通する。
【００５４】
但し、基板１００は、さらに、ベタ導体１０１を有する点で、図１の基板１０と相違する。
【００５５】
基板１００は、半導体チップとしての、例えば、基板１００に装着されるICベアチップ３０（図６）と電気的に接続される複数の電極として、３個の電極１２Ａないし１２Ｃを有する。
【００５６】
この３個の電極１２Ａないし１２Ｃは、基材１１の表面に形成されている。
【００５７】
また、本実施の形態では、基材１１の裏面に、導体１３（図５）が形成されている。
【００５８】
ここで、以下、適宜、電極１２Ａないし１２Ｃを、まとめて、電極１２ともいう。
【００５９】
基材１１の表面には、電極１２Ａないし１２Ｃの他、ベタ導体１０１が形成されている。
【００６０】
ベタ導体１０１は、基板１００に装着されるICベアチップ３０（図６）を装着するのにACF２１が貼り付けられる基材１１のACF領域よりも所定のサイズだけ大きい矩形の領域（図３において、点線で囲む領域）である大サイズ領域のうちの、電極１２Ａないし１２Ｃが形成される基材１１の領域である電極領域とその周囲を除く領域（以下、非電極領域ともいう）の全体を被覆する導体である。
【００６１】
したがって、ベタ導体１０１は、非電極領域の全体を、いわばベタ塗りするかのような導体である。
【００６２】
なお、ベタ導体１０１が、電極１２Ａないし１２Ｃの２つ以上に接触すると、ベタ導体１０１に接触する電極のうちの、任意の２つの電極どうしが、ベタ導体１０１を介して接続されて、ショート（短絡）してしまうので、ショートを防止するために、ベタ導体１０１は、電極１２とは接触しないように形成されている。
【００６３】
すなわち、ベタ導体１０１は、電極領域の他、電極領域の周囲を除く領域（非電極領域）の全体を被覆するように、基材１１に形成されている。
【００６４】
したがって、ベタ導体１０１は、ACF２１が貼り付けられる電極１２の周囲を囲むように形成されている、ということもできる。
【００６５】
以上のように、ベタ導体１０１は、電極１２とは接触しないように形成されるので、ベタ導体１０１と、電極１２との間（電極１２の周囲）には、微小なすき間が形成される。このすき間（ベタ導体１０１と、電極１２との間の間隔）は、なるべく小さいことが望ましいが、エッチングプロセスの制限によって、例えば、0.4mm程度となる。
【００６６】
図４は、フリップチップ実装において、ACF２１の仮貼り後の基板１００を示す平面図であり、図５は、その基板１００を示す断面図である。
【００６７】
上述したように、大サイズ領域は、ACF２１が貼り付けられる、基材１１の表面上の矩形の領域であるACF領域よりも所定のサイズだけ大きな矩形の領域であり、したがって、ACF２１は、大サイズ領域内に、つまり、大サイズ領域からはみ出さないように仮貼りされる。
【００６８】
なお、大サイズ領域を、ACF領域よりも、どの程度大きなサイズの領域とするかは、例えば、ACF２１の形状のばらつきや、ACF２１を仮貼りするときの位置合わせの精度等を考慮して決定される。
【００６９】
すなわち、大サイズ領域のサイズは、例えば、ACF２１の形状のばらつきや、ACF２１を仮貼りするときの位置合わせの精度等を考慮し、ACF２１を仮貼りしたときに、ACF２１が、大サイズ領域からはみ出さないようにするのに必要なサイズだけ、ACF領域よりも大きいサイズに決定される。
【００７０】
以上のように、基板１００には、ACF２１が貼り付けられるACF領域よりも大きい大サイズ領域のうちの、電極領域とその周囲を除く領域である非電極領域の全体を被覆するベタ導体１０１が設けられている。
【００７１】
したがって、フリップチップ実装において、ACF２１は、その端部が、大サイズ領域、ひいては、ベタ導体１０１（但し、ベタ導体１０１と、電極１２との間の微小なすき間を除く）からはみ出さないように仮貼りされる。
【００７２】
そして、ベタ導体１０１は、導体であるから、電極１２と同様に、基材１１に比較して、ACF２１との接着性が強いので、フリップチップ実装において、ACF２１の仮貼りで、セパレータ２２（図１）を剥離するときに、ACF２１の端部が浮き上がることを防止することができる。
【００７３】
さらに、ACF２１が貼り付けられるACF領域は、ほぼ（ベタ導体１０１と、電極１２との間の微小なすき間を除き）、ACF２１との接着性が強い導体である電極１２及びベタ導体１０１によって被覆されているため（基材１１が露出していないので）、ACF２１の仮貼りで、セパレータ２２（図１）を剥離するときに、ACF２１の端部だけではなく、その他の部分についても、ACF２１が浮き上がることを防止することができる。
【００７４】
その結果、基板１００の電極１２と、その基板１００に装着されるICベアチップ３０（図６）のバンプ電極３１との間で、接続不良を生じることを防止することができ、ひいては、フリップチップ実装によって製造される半導体装置の信頼性を向上させることができる。
【００７５】
なお、上述のように、ACFは、導体との接着性が強いが、ACFと導体との接着性には、ACFの種類（ACFの製造メーカ）や、導体としての金属（材料）の種類によって、違いがある。
【００７６】
すなわち、ある製造メーカのACFは、例えば、アルミニウムとの接着性が、より強く、他の製造メーカのACFは、例えば、銅との接着性が、より強いことがある。
【００７７】
したがって、電極１２とベタ導体１０１とは、同一の材料を採用し、その材料と、ACF２１との組み合わせとしては、より接着性が強い組み合わせを採用することが望ましい。
【００７８】
また、ACF２１の、電極１２に接触する部分と、ベタ導体１０１に接触する部分とで、均一の圧力をかけることができるように、ベタ導体１０１は、電極１２との間で段差が生じないように形成すること、すなわち、ベタ導体１０１の厚み（高さ）は、電極１２の厚みと同一にすることが望ましい。
【００７９】
さらに、上述の場合には、大サイズ領域を矩形の領域としたが、大サイズ領域は、その他、例えば、ACF領域を包含する円形の領域等であっても良い。
【００８０】
但し、ICベアチップ３０（の底面）の形状は、一般に、（略）矩形であるため、ACF２１の形状も、ICベアチップ３０の形状と同様に、矩形であることが多い。
【００８１】
したがって、大サイズ領域を円形の領域にして、その円形の大サイズ領域のうちの非電極領域の全体を被覆するように、ベタ導体１０１を形成すると、円形の大サイズ領域に形成されたベタ導体１０１において、矩形のACF２１が貼り付けられた後に露出する部分が、矩形の大サイズ領域を採用する場合よりも多くなり、ベタ導体１０１に、無駄が生じる。
【００８２】
このため、大サイズ領域の形状としては、ICベアチップ３０（の底面）の形状、ひいては、ACF２１の形状（ACF領域）を、いわば一回り大きくしたような形状を採用することが望ましい。
【００８３】
図６は、本発明を適用した半導体装置の一実施の形態の構成例を示す断面図である。
【００８４】
すなわち、図６は、図３ないし図５に示した基板１００を用いて、フリップチップ実装を行うことによって製造された半導体装置を示す断面図である。
【００８５】
基板１００を用いた、フリップチップ実装でも、図１と同様の処理（工程）が行われ、半導体装置が製造される。
【００８６】
すなわち、図４及び図５に示したように、ACF２１を仮貼りした基板１００に対して、バンプ電極３１が設けられたICベアチップ３０を位置合わせし、本圧着用の温度と圧力で加熱加圧する本圧着が行われることで、ICベアチップ３０のバンプ電極３１と、基板１００の電極１２とが近接して、電気的に接続された状態となり、さらに、ACF２１が硬化して、バンプ電極３１と電極１２とが電気的に接続した状態で、ICベアチップ３０が、基板１００に固定される。
【００８７】
したがって、図６において、半導体装置は、基材１１に、電極１２、導体１３、及び、ベタ導体１０１が形成された基板１００、その基板１００に貼り付けられるACF２１、並びに、そのACF２１を介して、電極１２と接続されるICベアチップ３０で構成される。
【００８８】
なお、ACF２１と基板１００との接着性を強くするためには、非電極領域の全部を被覆するベタ導体１０１に代えて、非電極領域を、メッシュ状に被覆するメッシュ状の導体（以下、メッシュ導体ともいう）を、非電極領域に形成することができる。
【００８９】
しかしながら、メッシュ導体には、多数の穴が存在するため、メッシュ導体を、非電極領域に形成して、ACF２１を、ACF領域に貼り付けたときに、ACF２１の端部が、接着性の弱い、メッシュ導体の穴の位置と重なり、ACF２１の端部が浮き上がることを防止することができないことがある。
【００９０】
さらに、ACF２１の端部以外の部分であっても、メッシュ導体の穴の位置と重なる部分については、基材１１が露出しているために、接着性が弱く、ACF２１が浮き上がることがある。そして、このACF２１の浮き上がりは、前述の図２で述べたようなボイド（空隙）を発生させ、ICベアチップ３０のバンプ電極３１との間の接続不良の原因となる。
【００９１】
したがって、ベタ導体１０１に代えて、メッシュ導体を、非電極領域に形成する場合には、図１の基板１０を用いる従来の場合と比較して、ACF２１との接着性は向上するものの、非電極領域の全体を被覆するベタ導体１０１を、非電極領域に形成する場合ほどには、ACF２１の浮き上がりを防止することはできない。
【００９２】
また、浮き上がりが生じやすいACF２１の端部の浮き上がりを防止するためには、ベタ導体１０１に代えて、大サイズ領域の周縁部分に、帯状の導体（以下、帯導体ともいう）を形成することができる。
【００９３】
図７は、そのような帯導体を有する基板１００の構成例を示す平面図である。
【００９４】
なお、図中、図３ないし図６の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【００９５】
図７Ａは、ベタ導体１０１に代えて、大サイズ領域の周縁部分に、帯導体１１１を形成した基板１００を示している。
【００９６】
帯導体１１１は、その内側に、電極１２Ａないし１２Ｃのすべてを取り囲むように形成されている。
【００９７】
図７Ｂは、帯導体１１１を形成した基板１００に、ACF２１を仮貼りした状態の基板１００を示している。
【００９８】
なお、基板１００の、ACF２１が貼り付けられた部分は、実際には見えないが、図７Ｂでは、図示してある。
【００９９】
図７Ｂにおいて、ACF２１の端部は、すべて、帯導体１１１に接触している。
【０１００】
一方、ベタ導体１０１を用いる場合には、図３や図４に示したように、ベタ導体１０１と、電極１２との間に形成される微小なすき間において、ACF２１は、ベタ導体１０１（及び電極１２）に接触しない。
【０１０１】
したがって、ACF２１の端部の浮き上がりについては、ベタ導体１０１を用いるよりも、帯導体１１１を用いる方が、幾分か強固に防止することができる。
【０１０２】
しかしながら、帯導体１１１を用いる場合には、帯導体１１１の内側については、基材１１が露出し、ACF２１との接着性が弱いため、ベタ導体１０１を用いる場合のように、ACF２１の浮き上がりを防止することができない。
【０１０３】
また、電極１２を取り囲む帯導体１１１の内側の領域のうちの電極１２以外の領域では、基材１１が露出しているので、上述のメッシュ導体の場合と同様に、接着性が弱く、ACF２１が浮き上がることがある。そして、このACF２１の浮き上がりは、図２で述べたようなボイド（空隙）を発生させ、ICベアチップ３０のバンプ電極３１との間の接続不良の原因となる。
【０１０４】
さらに、図７に示したように、ACF２１の端部のすべてを、帯導体に接触させるために、帯導体１１１を、その内側に、電極１２Ａないし１２Ｃのすべてを取り囲む、いわば閉ループのように形成する場合には、上述したように、ACF２１の端部の浮き上がりを強固に防止することができるものの、ICベアチップ３０（図６）と電気的に接続される、基材１１の表面の電極１２に対して、そのICベアチップ３０とは別の回路（以下、別回路ともいう）を接続するには、基板１００の表面と裏面との、電気的な導通（以下、表裏導通ともいう）をとり、表裏導通をとった裏面側に、別回路を接続する必要がある。
【０１０５】
基板１００の表裏導通をとるには、例えば、ビアホール(via hole)と呼ばれる穴を、基材１１に形成する方法がある。
【０１０６】
しかしながら、基材１１が、ある程度、厚みがある基材である場合には、ビアホールを形成することが可能であるが、例えば、ICカード等の無線タグとなる半導体装置に用いられる、厚さが38μmや50μm等の、薄いフィルム材である場合には、ビアホールを形成することは困難であり、表裏導通をとるには、基材１１であるフィルム材を、表面と裏面との両面側からかしめる（クリンピング(crimping)する）必要がある。
【０１０７】
すなわち、基材１１が、フィルム材等の、薄い基材である場合には、基材１１の表面と裏面の、表裏導通をとる位置に、導体を配し、その位置で、クリンピングを行って、基材１１の表面と裏面に配された導体を接続することにより、クリンピングが行われた位置を、基材１１の表面と裏面とを電気的に接続する接続部として、表裏導通がとられる。
【０１０８】
したがって、電極１２Ａないし１２Ｃのすべてを取り囲む、閉ループの帯導体１１１を基材１１に形成する場合には、その帯導体１１１は、電極１２の他、基材１１の表面の電極１２から、表裏導通をとるために、クリンピングにより形成された接続部を含むように形成する必要がある。
【０１０９】
図８は、そのように帯導体１１１が基材１１に形成された基板１００の構成例を示す平面図である。
【０１１０】
なお、図中、図３ないし図６の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０１１１】
図８Ａは、ベタ導体１０１に代えて、帯導体１１１を形成した基板１００を示している。
【０１１２】
図８Ａでは、電極１２Ａの左側の位置と、その電極１２Ａの右側にある電極１２Ｂの右側の位置とで、クリンピングが行われ、そのクリンピングによって、基材１１の表面と裏面とを電気的に接続する接続部１２１Ａ及び１２１Ｂが形成されている。
【０１１３】
すなわち、電極１２Ａの左側に、接続部１２１Ａが形成され、電極１２Ｂの右側に、接続部１２１Ｂが形成されている。
【０１１４】
そして、帯導体１１１は、その内側に、電極１２Ａないし１２Ｃのすべてと、接続部１２１Ａ及び１２１Ｂのすべてとを取り囲むように形成されている。
【０１１５】
図８Ｂは、図８Ａの基板１００に、ACF２１を仮貼りした状態の基板１００を示している。
【０１１６】
なお、基板１００の、ACF２１が貼り付けられた部分は、実際には見えないが、図８Ｂでは、図示してある。
【０１１７】
クリンピングにより形成される接続部１２１Ａ及び１２１Ｂは、直径が2mm程度の円形状になる。
【０１１８】
したがって、電極１２Ａと１２Ｂとの間隔（ひいては、電極１２上に装着されるICベアチップ３０の横幅）が、例えば、2.5mmであるとすると、帯導体１１１上に、ACF２１の端部が位置するように、ACF２１を貼り付けるには、横幅が、10mm（＝2mm＋2mm＋2.5mm＋マージン）程度のACF２１が必要となる。
【０１１９】
例えば、基板１１に装着されるICベアチップ３０（の底面）が、横及び縦が2.5mm程度の正方形状のサイズであるとすると、ACF２１は、そのICベアチップ３０のサイズよりも幾分か大きいサイズ（例えば、横及び縦が3mm程度）で十分である。
【０１２０】
したがって、上述のような、横幅が、10mm程度もあるACF２１を用いることは、無駄であり、さらに、基板１００を用いて構成される半導体装置の高コスト化を招くことになる。
【０１２１】
これに対して、ベタ導体１０１は、ACFの端部の浮き上がりを防止することについては、帯導体１１１よりも多少劣るものの、ACF２１の端部以外の部分の浮き上がりも防止することができる点、及び、無駄なACF２１を使用して、半導体装置を高コスト化することがない点で、帯導体１１１よりも有効である。
【０１２２】
［本発明を適用した基板の他の一実施の形態］
【０１２３】
図９は、本発明を適用した基板の他の一実施の形態の構成例を示す平面図である。
【０１２４】
なお、図中、図１の基板１０、又は、図３ないし図６の基板１００と対応する部分には、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０１２５】
図９の基板２００は、非接触で近接通信を行うICカードとなる半導体装置を構成する基板であり、薄膜のフィルム材である基材１１に、電極１２Ａないし１２Ｃ、及び、ベタ導体１０１の他、導体２０１と、導体２０１とは別の導体２０２を形成することで構成されている。
【０１２６】
すなわち、電極１２Ａないし１２Ｃ、及び、ベタ導体１０１は、基材１１の表面（第１の面）に形成されている。
【０１２７】
さらに、基材１１の表面には、導体２０１（第１の導体）が形成されている。
【０１２８】
導体２０１の一部は、基材１１の周縁部分を周回して、２つの端部のうちの一端が、電極１２Ｂ（１つの電極）に接続するように形成されている。
【０１２９】
ここで、導体２０１の、基材１１の周縁部分を周回する部分によって、コイル２１１が構成されている。
【０１３０】
また、導体２０１の他の一部は、コイル２１１を構成する部分から分岐して、矩形状に形成されている。
【０１３１】
導体２０２（第２の導体）は、基材１１の表面の反対側の裏面（第２の面）に形成されている。
【０１３２】
ここで、図９において、基材１１の表面に形成されている部分は、実線で示してあり、基材１１の裏面に形成されている部分は、点線で示してある。後述する図１０及び図１１でも同様である。
【０１３３】
導体２０２は、矩形状になっており、基材１１の表面に形成された導体２０１の、矩形状の部分と対向する位置に配置されている。
【０１３４】
以上のように、導体２０２と、導体２０１の、矩形状の部分とが、対向するように配置されていることにより、コンデンサ２１２が構成されている。
【０１３５】
また、基材１１においては、導体２０１の、コイル２１１を構成する部分の２つの端部のうちの他端の位置に、クリンピングにより、基材１１の表面の導体２０１と、基材１１の裏面の導体２０２とを電気的に接続する接続部２０３Ａ（第１の接続部）が形成されている。
【０１３６】
さらに、基材１１においては、電極１２Ａ（他の１つの電極）の所定の位置に、クリンピングにより、基材１１の表面の電極１２Ａと、基材１１の裏面の導体２０２とを電気的に接続する接続部２０３Ｂが形成されている。
【０１３７】
以上のように、接続部２０３Ａと２０３Ｂとで表裏導通がとられることにより、電極１２Ａ及び１２Ｂから（接続部２０３Ａ及び２０３Ｂを介して）見て、コイル２１１とコンデンサ２１２とは並列に接続され、電極１２Ａ及び１２Ｂに接続される別回路としての並列共振回路であるLC回路２１０が構成されている。
【０１３８】
図９の基板２００を用いて構成される半導体装置としてのICカードでは、電磁誘導によって、LC回路２１０に電流が流れることで、いわゆるリーダライタとの間で近接通信が行われる。
【０１３９】
なお、ICカードとなる半導体装置を構成する基板２００を構成する基材１１としての、薄膜のフィルム材の厚さは、38μmや50μm程度であり、そのような基材１１に形成される電極１２、ベタ導体１０１、導体２０１、及び、導体２０２の厚みは、10ないし35μm程度である。
【０１４０】
また、導体２０１の、基材１１の周縁部分を周回する、コイル２１１を構成する部分のサイズ（横×縦）は、例えば、80mm×50mm程度以下である。
【０１４１】
ここで、図９では、基材１１の表面側の導体２０１（第１の導体）の一部が、コイル２１１を構成するとともに、基材１１の裏面側の導体２０２（第２の導体）が、導体２０１の他の一部と対向することで、導体２０１の他の一部とともに、コンデンサ２１２を構成するように、導体２０１及び２０２が形成されている。
【０１４２】
したがって、図９では、コイル２１１は、基材１１の表面側の導体２０１によって、基材１１の表面側に形成されているが、コイル２１１は、基材１１の裏面側の導体２０２によって、基材１１の裏面側に形成することが可能である。
【０１４３】
すなわち、基材１１の裏面側の導体２０２（第２の導体）の一部が、コイル２１１を構成するとともに、基材１１の表面側の導体２０１（第１の導体）が、導体２０２の他の一部と対向することで、導体２０２の他の一部とともに、コンデンサ２１２を構成するように、導体２０１及び２０２を形成し、これにより、コイル２１１を、基材１１の裏面側に形成することができる。
【０１４４】
図１０は、ICベアチップ３０を装着した基板２００を示す平面図である。
【０１４５】
図１０において、ICベアチップ３０は、ICカードの処理を行うICベアチップであり、フリップチップ実装によって、基板２００に装着（実装）されている。
【０１４６】
なお、図１０では、ACF２１の図示を省略してある。
【０１４７】
また、図９及び図１０には、基板２００（基材１１）に、３つの電極１２Ａないし１２Ｃが形成されているが、その３つの電極１２Ａないし１２Ｃのうちの１つである電極１２Ｃは、ダミーの電極である。
【０１４８】
すなわち、ICベアチップ３０は、３つの電極１２Ａないし１２Ｃに対応して、３つのバンプ電極３１（図６）を有するが、ICベアチップ３０は、３つのバンプ電極３１のうちの、ダミーの電極１２Ｃ以外の２つの電極１２Ａ及び１２Ｂに対応する２つのバンプ電極３１を介して、LC回路２１０と電気的に接続される。
【０１４９】
基板２００のダミーの電極１２Ｃと、その電極１２Ｃに対応する、ICベアチップ３０のバンプ電極３１とは、ICベアチップ３０を、基板２００に装着したときに、ICベアチップ３０を安定させるために設けられている。
【０１５０】
したがって、電極１２Ｃは、電気的には設ける必要がなく、電極１２Ｃを設けない場合には、基材１１の、電極１２Ｃが存在していた部分（電極１２Ｃと、ベタ導体１０１との間のすき間を含む）にも、ベタ導体１０１を形成することができ、この場合、仮貼りにおいて、ACF２１が浮き上がることを、より強固に防止することができる。
【０１５１】
［本発明を適用した基板のさらに他の一実施の形態］
【０１５２】
図１１は、本発明を適用した基板のさらに他の一実施の形態の構成例を示す平面図である。
【０１５３】
なお、図中、図９の基板２００と対応する部分には、同一の符号を付してあり、以下では、その説明は、適宜省略する。
【０１５４】
すなわち、図１１において、基板３００は、電極１２Ａないし１２Ｃ、及び、ベタ導体１０１に代えて、電極３０１Ａ，３０１Ｂ、及び、３０１Ｃが設けられている他は、図９の基板２００と同様に構成されている。
【０１５５】
基板３００では、電極３０１Ａないし３０１Ｃが、その電極３０１Ａないし３０１Ｃのすべてによって、大サイズ領域の全体を被覆するように、基材１１に形成されている。
【０１５６】
これにより、基板３００では、電極３０１Ａないし３０１Ｃが、上述のベタ導体１０１を兼ねている。
【０１５７】
すなわち、電極３０１Ａないし３０１Ｃは、（本来の）電極１２Ａないし１２Ｃが形成される電極領域の他、非電極領域の全体をも被覆するように構成されており、これにより、電極３０１Ａないし３０１Ｃは、ベタ導体１０１を兼ねている（但し、ショートを防止するためのすき間は、存在する）。
【０１５８】
なお、基板１００，２００、及び３００に形成する電極の数は、３つに限定されるものではなく、また、ダミーの電極は、必ずしも形成する必要はない。
【０１５９】
［基板１００の製造の処理］
【０１６０】
図１２は、図３ないし図６の基板１００の製造の処理を説明するフローチャートである。
【０１６１】
図示せぬ、基板１００の製造装置は、ステップＳ１１において、基材１１に、電極１２、ベタ導体１０１、及び、必要な導体１３を形成することにより、基板１００を製造し、処理を終了する。
【０１６２】
なお、図９の基板２００、及び、図１１の基板３００も、基板１００と同様に製造される。
【０１６３】
但し、図９の基板２００、及び、図１１の基板３００については、さらに、導体２０１も、基材１１に形成され、かつ、導体１３として、導体２０２が形成される。
【０１６４】
また、図１１の基板３００については、電極１２、及び、ベタ導体１０１に代えて、その電極１２、及び、ベタ導体１０１を兼ねる電極３０１Ａないし３０１Ｃが、基材１１に形成される。
【０１６５】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１６６】
１１  基材，  １２，１２Ａないし１２Ｃ  電極，  １３  導体，  ２１  ACF，  ２２  セパレータ，  ３０  ICベアチップ，  ３１  バンプ電極，  １００  基板，  １０１  ベタ導体，  １１１  帯導体，  １２１Ａ，１２１Ｂ  接続部，  ２００  基板，  ２０１，２０２  導体，  ２０３Ａ，２０３Ｂ  接続部，  ２１０  LC回路，  ２１１  コイル，  ２１２  コンデンサ，  ３００  基板，  ３０１Ａ，３０１Ｂ，３０１Ｃ  電極
【図１】
2011155121.tif 000003
【図２】
2011155121.tif 000004
【図３】
2011155121.tif 000005
【図４】
2011155121.tif 000006
【図５】
2011155121.tif 000007
【図６】
2011155121.tif 000008
【図７】
2011155121.tif 000009
【図８】
2011155121.tif 000010
【図９】
2011155121.tif 000011
【図１０】
2011155121.tif 000012
【図１１】
2011155121.tif 000013
【図１２】
2011155121.tif 000014