(57)【要約】【課題】分離領域によって分離される２つの半導体素子領域が、分離領域との界面に分離領域側に突出する凸部を有している場合、この凸部によって分離領域の絶縁能力が低下することを抑制することができる半導体装置及びその製造方法を提供する。【解決手段】半導体装置１０では、第１半導体素子領域１１が、分離領域２０との界面に、第１平坦部１３と第１平坦部１３よりも分離領域２０側に突出している第１凸部１５とを有し、第２半導体素子領域１２が、分離領域２０との界面に、第２平坦部１４と第２平坦部１４よりも分離領域２０側に突出している第２凸部１６とを有している。第１凸部１５と、第１凸部１５との距離が最短となる第２凸部１６との距離Ｗ２が、第１平坦部１３から第２平坦部１４までの分離領域２０の幅Ｗ１から第１凸部１５の高さｈ１と第２凸部の高さｈ２とを減算した長さよりも長い。【選択図】図１
2011129835.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体素子領域と、
第２半導体素子領域と、
前記第１半導体素子領域と前記第２半導体素子領域とを分離しているとともに、絶縁体のみからなる分離領域とを備えており、
前記第１半導体素子領域は、前記分離領域との界面に、略平坦な第１平坦部と、前記第１平坦部よりも前記分離領域側に突出している第１凸部とを有しており、
前記第２半導体素子領域は、前記分離領域との界面に、略平坦な第２平坦部と、前記第２平坦部よりも前記分離領域側に突出している第２凸部とを有しており、
前記第１半導体素子領域の第１凸部と、前記第１凸部との距離が最短となる前記第２半導体素子領域の第２凸部との距離が、前記第１平坦部から前記第２平坦部までの前記分離領域の幅から前記第１凸部の高さと前記第２凸部の高さとを減算した長さよりも長いことを特徴とする半導体装置。
【請求項２】
前記分離領域には、空隙が形成されていないことを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１半導体素子領域と第２半導体素子領域とが分離領域によって分離されている半導体装置を製造する方法であって、
半導体基板の分離領域を形成する領域にトレンチ溝を形成する溝形成工程と、
前記トレンチ溝の周囲の半導体領域を絶縁物質に変化させることにより、前記分離領域が絶縁物質のみからなると共に、第１半導体素子領域が、前記分離領域との界面に略平坦な第１平坦部と前記第１平坦部よりも前記分離領域側に突出する第１凸部とを有し、第２半導体素子領域が、前記分離領域との界面に略平坦な第２平坦部と前記第２平坦部よりも前記分離領域側に突出する第２凸部とを有するように化学処理を行う化学処理工程とを備えており、
前記溝形成工程では、前記第１半導体素子領域の前記第１凸部と、前記第１凸部との距離が最短となる前記第２半導体素子領域の前記第２凸部との距離が、前記第１平坦部から前記第２平坦部までの前記分離領域の幅から前記第１凸部の高さと前記第２凸部の高さとを減算した長さよりも長くなるように前記トレンチ溝を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、２つの半導体素子領域とこの２つの半導体素子領域を分離している分離領域とを備えている半導体装置に係る。
【背景技術】
【０００２】
特許文献１には、２つの半導体素子領域を分離している分離領域を有する半導体装置が開示されている。
この半導体装置では、半導体基板に複数のトレンチ溝が形成され、トレンチ溝の周囲の半導体領域が熱酸化されることによって分離領域が形成される。熱酸化処理では、半導体領域がトレンチ溝を中心として徐々に熱酸化される。短時間の熱酸化処理では、トレンチ溝から遠い部位の半導体領域が熱酸化されない状態となるため、分離領域の内部に未酸化部分が残るとともに、半導体素子領域と分離領域との界面の一部が分離領域側に突出した状態となる。特許文献１の半導体装置では、半導体素子領域の界面において分離領域側に突出している凸部と分離領域内部の未酸化部分とが完全に酸化されるまで、熱酸化処理を行うようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２０２９８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の半導体装置では、分離領域内部の未酸化部分と半導体素子領域の界面の凸部とがなくなるまで熱酸化処理が行われるため、熱酸化処理の時間が長くなる。熱酸化処理の時間が長いと、製造コストが増加し、また、基板が変形する等の問題が生じる可能性もある。
【０００５】
ここで、分離領域の内部に未酸化部分がある場合には、分離領域によって分離される２つの半導体素子領域の距離が長くても、この未酸化部分を介して２つの半導体素子領域の絶縁が破壊される可能性が高いため、分離領域の内部の未酸化部分がなくなるまで熱酸化処理を行う必要がある。一方、半導体素子領域の界面に凸部がある場合であっても、一方の半導体素子領域側の凸部と他方の半導体素子領域側の凸部との位置関係によっては、分離領域に要求される絶縁能力は確保される。すなわち、半導体素子領域の界面に形成される凸部の配置態様を適切に選択することができれば、この凸部がなくなるまで熱酸化処理を行う必要がないため、分離領域の絶縁能力を確保しつつ、熱酸化処理の時間を短くすることができる。
【０００６】
本発明は、こうした実情に鑑みてなされたものであり、その目的は、分離領域によって分離される２つの半導体素子領域が、分離領域との界面に分離領域側に突出する凸部を有している場合に、この凸部によって分離領域の絶縁能力が低下することを抑制することができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、第１半導体素子領域と、第２半導体素子領域と、第１半導体素子領域と第２半導体素子領域とを分離しているとともに、絶縁体のみからなる分離領域とを備えている。第１半導体素子領域は、分離領域との界面に、略平坦な第１平坦部と、第１平坦部よりも分離領域側に突出している第１凸部とを有している。また、第２半導体素子領域は、分離領域との界面に、略平坦な第２平坦部と、第２平坦部よりも分離領域側に突出している第２凸部とを有している。この半導体装置では、第１半導体素子領域の第１凸部と、第１凸部との距離が最短となる第２半導体素子領域の第２凸部との距離が、第１平坦部から第２平坦部までの分離領域の幅から第１凸部の高さと第２凸部の高さとを減算した長さよりも長い。
【０００８】
なお、上記構成において、分離領域が絶縁体のみからなるとは、分離領域の内部に半導体領域や導体領域を含まないことを意味しており、分離領域の一部に空隙が形成されている場合は含まれる。
分離領域の絶縁能力は、分離領域によって分離される第１半導体素子領域と第２半導体素子領域との離間距離が長いほど高い。したがって、第１半導体素子領域と第２半導体素子領域とのそれぞれが、界面に凸部を有している場合、これらの凸部の距離が分離領域の絶縁能力に影響する。第１凸部と、その第１凸部と最短となる第２凸部との距離が、第１平坦部から第２平坦部までの分離領域の幅からこれら２つの凸部の高さを減算した長さとなる場合には、第１半導体素子領域と第２半導体素子領域との距離が、第１平坦部から第２平坦部までの分離領域の幅よりも２つの凸部の高さ分短くなるため、分離領域の絶縁能力が最も低下する。これに対して、上記構成によれば、第１凸部と第２凸部との距離が、第１平坦部から第２平坦部までの分離領域の幅からこれら２つの凸部の高さを減算した長さよりも長いため、分離領域の絶縁能力が最も低下する場合と比較して、第１凸部と第２凸部との距離が長くなる。したがって、第１半導体素子領域と第２半導体素子領域の凸部間の距離を長くすることができ、分離領域の絶縁能力が低下することを抑制することができる。なお、分離領域において、両端が第１平坦部と第２平坦部と接する部位がある場合には、分離領域におけるこの部位の幅が、第１平坦部から第２平坦部までの分離領域の幅となる。
【０００９】
上記半導体装置では、分離領域に空隙が形成されていないことが好ましい。分離領域に空隙が形成されないことで、半導体装置の強度を確保することができる。
【００１０】
また、本発明に係る半導体装置の製造方法は、第１半導体素子領域と第２半導体素子領域とが分離領域によって分離されている半導体装置を製造する方法に関する。この製造方法は、溝形成工程と化学処理工程を備えている。溝形成工程では、半導体基板の分離領域を形成する領域にトレンチ溝を形成する。化学処理工程では、トレンチ溝の周囲の半導体領域を絶縁物質に変化させる。化学処理工程は、分離領域が絶縁物質のみからなるとともに、第１半導体素子領域が、分離領域との界面に略平坦な第１平坦部と第１平坦部よりも分離領域側に突出する第１凸部とを有し、第２半導体素子領域が、分離領域との界面に略平坦な第２平坦部と第２平坦部よりも分離領域側に突出する第２凸部とを有するように化学処理を行う。溝形成工程では、第１半導体素子領域の第１凸部と、第１凸部との距離が最短となる第２半導体素子領域の第２凸部との距離が、第１平坦部から第２平坦部までの分離領域の幅から第１凸部の高さと第２凸部の高さとを減算した長さよりも長くなるようにトレンチ溝を形成する。
【００１１】
上記構成によれば、第１半導体素子領域が分離領域との界面に第１凸部を有し、且つ第２半導体素子領域が分離領域との界面に第２凸部を有するように化学処理工程が実施されるため、化学処理工程が長時間行われることを抑制することができる。
【００１２】
また、溝形成工程では、第１凸部と第２凸部との距離が、第１平坦部から第２平坦部までの分離領域の幅からこれら２つの凸部の高さを減算した長さよりも長くなるようにトレンチ溝が形成される。これによって、分離領域の絶縁能力が低下することを抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】第１実施例の半導体装置を示す平面図。
【図２】図１のII−II線における断面図。
【図３】図１のIII−III線における断面図。
【図４】第１実施例の半導体基板の熱酸化処理工程の前の状態を示す平面図。
【図５】図４のＶ−Ｖ線における断面図。
【図６】第２実施例の半導体装置を示す平面図。
【図７】第３実施例の半導体装置を示す平面図。
【図８】第４実施例の半導体装置を示す平面図。
【図９】第５実施例の半導体装置を示す平面図。
【図１０】第６実施例の半導体装置の図３に対応する断面構造を示す断面図。
【発明を実施するための形態】
【００１４】
以下に説明する実施例の技術的特徴を列記する。
（特徴１）半導体装置では、第１半導体素子領域の第１凸部と、この第１凸部と最短となる第２半導体素子領域の第２凸部との距離が、第１平坦部から第２平坦部までの分離領域の幅から第１凸部の高さを減算した長さ以上であり、且つ、第１平坦部から第２平坦部までの分離領域の幅から第２凸部の高さを減算した長さ以上である。
（特徴２）半導体装置の製造方法では、第１凸部と第２凸部との高さがトレンチ溝に挟まれている溝間の半導体領域の幅の１／２以下となるように化学処理工程が行われる。
【００１５】
（第１実施例）
本発明を具体化した第１実施例を、図１〜図５を参照して説明する。図１は第１実施例に係る半導体装置１０を示しており、図２は図１のＩＩ−ＩＩ線における断面図であり、図３は図１のＩＩＩ−ＩＩＩ線における断面図である。半導体装置１０は、半導体基板３０（例えば、シリコン基板（Ｓｉ基板））を有しており、半導体基板３０には第１半導体素子領域１１と第２半導体素子領域１２と分離領域２０が形成されている。第１半導体素子領域１１と第２半導体素子領域１２内には半導体素子が形成されている。半導体素子領域１１，１２内に形成される半導体素子としては、ＩＧＢＴ、ＭＯＳ、及びダイオードなどが例示されるが、これらには限られない。
【００１６】
図１に示すように、分離領域２０は、第１半導体素子領域１１と第２半導体素子領域１２との間に配置されており、第１半導体素子領域１１と第２半導体素子領域１２を分離している。分離領域２０は、酸化シリコン（絶縁体）のみから形成されている。分離領域２０は、幅Ｗ１（図1のｙ方向の寸法）で、第１半導体素子領域１１と第２半導体素子領域１２の境界に沿って伸びている（図１のｘ方向）。図２及び図３に示すように、分離領域２０は、半導体基板３０の表面から所定の深さまでの範囲に形成されている。分離領域２０の内部には、空隙が形成されていない。したがって、本実施例では、分離領域２０の一部に空隙が形成される場合と比較して、分離領域２０の機械的強度が高く、半導体装置１０の機械的強度が高い。
【００１７】
なお、図２に示すように、分離領域２０の下側には、半導体領域２５（Ｓｉ領域）が設けられている。図３に示すように、半導体領域２５は、第１半導体素子領域１１と分離領域２０と第２半導体素子領域１２との下方に連続して形成されている。図３の二点鎖線Ａ及びＢは、第１半導体素子領域１１と第２半導体素子領域１２とにおける半導体領域２５との仮想の境界を示しているが、各半導体素子領域１１，１２と半導体領域２５とは、ともにシリコン半導体であるため、実際には境界がなく連続している。なお、各半導体素子領域１１、１２内には、半導体基板３０の表面から浅い深さ範囲内に半導体素子が形成されるため、各半導体素子領域１１，１２の下部と半導体領域２５が連続していても、第１半導体素子領域１１に形成された半導体素子と、第２半導体素子領域１２に形成された半導体素子とは電気的に分離されている。
【００１８】
本実施例では、図１に示すように、第１半導体素子領域１１は、分離領域２０との界面に、略平坦な第１平坦部１３と、第１平坦部１３よりも分離領域２０側に突出している第１凸部１５とを有している。また、第２半導体素子領域１２は、分離領域２０との界面に、略平坦な第２平坦部１４と、第２平坦部１４よりも分離領域側に突出している第２凸部１６とを有している。この半導体装置１０では、第１凸部１５と、第１凸部１５との距離が最短となる第２凸部１６との距離Ｗ２（以下、「凸部間の最短距離Ｗ２」という）が、第１平坦部１３から第２平坦部１４までの分離領域２０の幅Ｗ１（以下、単に「分離領域の幅Ｗ１」という）から、第１凸部１５の高さｈ１と第２凸部１６の高さｈ２とを減算した長さ（＝Ｗ１−ｈ１−ｈ２）よりも長くされている（Ｗ２＞Ｗ１−ｈ１−ｈ２）。凸部間の最短距離Ｗ２は、より詳細には、分離領域の幅Ｗ１から第１凸部１５の高さｈ１を減算した長さｄ１（＝Ｗ１−ｈ１）以上であり、且つ分離領域の幅Ｗ１から第２凸部１６の高さｈ２を減算した長さｄ２（＝Ｗ１−ｈ２）以上とされている。
【００１９】
この種の半導体装置において、凸部間の最短距離が、分離領域の幅からこれら２つの凸部の高さを減算した長さとなる場合（Ｗ２＝Ｗ１−ｈ１−ｈ２）には、第１半導体素子領域と第２半導体素子領域との距離が、分離領域の幅よりも２つの凸部の高さ分短くなり、分離領域の絶縁能力が最も低下する。本実施例では、凸部間の最短距離Ｗ２が、分離領域の絶縁能力が最も低下する場合における凸部間の最短距離よりも長くなる。したがって、第１半導体素子領域１１と第２半導体素子領域１２との距離が長くなる分だけ、分離領域２０の絶縁能力が低下することを抑制することができる。さらに、本実施例では、凸部間の最短距離Ｗ２が、分離領域の幅Ｗ１から一つの凸部の高さを減算した長さｄ１，ｄ２以上である。したがって、第１半導体素子領域１１と第２半導体素子領域１２との双方に凸部が形成されてはいるものの、第１半導体素子領域１１と第２半導体素子領域１２との最短距離は、第１半導体素子領域１１と第２半導体素子領域１２との一方にのみに凸部が形成されている場合と同じとなる。したがって、第１半導体素子領域１１と第２半導体素子領域１２との距離が短くなることを極力抑制することができ、第１凸部１５と第２凸部１６とが形成されている場合であっても、分離領域２０の絶縁能力を最大限に確保することができる。
【００２０】
半導体装置１０の製造方法を、図４及び図５を参照して説明する。半導体装置１０は、シリコン半導体からなる半導体基板３０に複数のトレンチ溝３１を形成する溝形成工程と、トレンチ溝３１の周囲の半導体領域を酸化シリコン（絶縁物質）に変化させる熱酸化処理工程（化学処理工程）とを行うことによって製造される。図４は、溝形成工程でトレンチ溝３１が形成された状態の半導体基板３０を示す平面視であり、図５は、図４のＶ−Ｖ線における断面図である。なお、図４では、製造後の半導体装置１０の第１半導体素子領域１１と分離領域２０との界面と、第２半導体素子領域１２と分離領域２０との界面を二点鎖線で示し、製造後の半導体装置１０の各部位についても符号を付している。図５では、図３で示した分離領域２０と半導体領域２５との界面を二点鎖線Ｃで示している。
【００２１】
溝形成工程では、トレンチ溝３１を形成するのに先立って前処理が行われる。前処理では、半導体基板３０上に、例えば、熱酸化処理によって酸化シリコン膜を形成し、酸化シリコン膜上にさらに減圧ＣＶＤ（化学気相成長）法によって、窒化シリコン膜を形成する。これら２層の膜をトレンチ溝３１の形状に合わせて除去する。本実施例では、図４に示すように、平面視が全て同じ平行四辺形のトレンチ溝３１を形成するため、これら２層の膜の一部を除去して、平行四辺形状の開口を形成する。なお、酸化シリコン膜及び窒化膜の除去には、公知のフォトエッチング技術を用いることができる。フォトエッチング技術とは、フォトリソグラフィからＲＩＥ等のエッチングまでの一連の技術を意味する。
以上の前処理が行われた後に、窒化シリコン膜と酸化シリコン膜との２層の膜をマスクとして、ＲＩＥ（反応性イオンエッチング）法で半導体基板３０をエッチングする。これにより、図４に示すように、平面視が平行四辺形のトレンチ溝３１が形成される。トレンチ溝３１は、図５に示すように、半導体基板３０の内部に達している。トレンチ溝３１の深さは、第１半導体素子領域１１と第２半導体素子領域１２内に形成される半導体素子の深さに応じて設定されている。すなわち、トレンチ溝３１の周囲の半導体基板３０を熱酸化することで形成される分離領域２０によって、第１半導体素子領域１１と第２半導体素子領域１２とに形成される半導体素子が絶縁されるように、トレンチ溝３１の深さが設定されている。
【００２２】
図４に示すように、複数のトレンチ溝３１は、第１半導体素子領域１１と第２半導体素子領域１２の境界に沿って、等間隔で配列されている。また、各トレンチ溝３１は、平行四辺形の一組の対辺が素子配列方向（第１半導体素子領域１１と分離領域２０と第２半導体素子領域１２の配列方向（Ｙ方向））に対して略垂直となり、他の一組の対辺が、素子配列方向（Ｙ方向）に対して傾斜するように形成される。したがって、隣り合うトレンチ溝３１に挟まれる溝間半導体領域Ｒも、素子配列方向に対して傾斜した形状となる。また、トレンチ溝３１では、素子配列方向の幅が長いほど、熱酸化処理工程を経て得られる分離領域２０の幅が長くなるため、分離領域２０の絶縁能力が高くなる。したがって、トレンチ溝３１の幅は、要求される分離領域２０の絶縁能力に適した長さとなっている。
【００２３】
溝形成工程に次いで、熱酸化処理工程が行われる。熱酸化処理工程では、半導体基板３０を酸化炉で熱酸化し、トレンチ溝３１の周囲の半導体領域を酸化シリコンに変化させることによって、分離領域２０を形成する。なお、半導体領域のシリコン半導体は、熱酸化されて酸化シリコンに変化すると、シリコン半導体の状態よりも体積が増大する。したがって、半導体領域が熱酸化されることによって、酸化シリコンがトレンチ溝３１の内部に充填されて、最終的にはトレンチ溝３１が消滅する。これにより、上記したように、半導体装置１０の強度を高くすることができる。
【００２４】
熱酸化処理工程では、分離領域２０の内部に未酸化部分が残らないように、熱酸化処理が行われる。ここで、隣り合うトレンチ溝３１によって挟まれる溝間半導体領域Ｒの幅を長さＷ３とする。熱酸化処理では、トレンチ溝３１に近い部位の半導体領域から徐々に熱酸化が進行し、隣り合うトレンチ溝３１に挟まれる溝間半導体領域Ｒは、両側のトレンチ溝３１の周縁部側から徐々に熱酸化される。そのため、トレンチ溝３１の周縁部から幅Ｗ３／２以上の領域まで熱酸化が進行した状態では、溝間半導体領域Ｒの内部に未酸化のシリコン半導体がなくなる。すなわち、分離領域２０の内部に未酸化のシリコン半導体がなくなる。そこで、本実施例では、トレンチ溝３１の周縁部から幅Ｗ３／２以上の幅Ｗ４となる半導体領域が熱酸化されるように、熱酸化処理工程が行われる。なお、溝間半導体領域Ｒの幅Ｗ３が長いと、分離領域２０の内部に未酸化部分がない状態とするのに長時間の熱酸化処理が必要となる。したがって、溝間半導体領域Ｒの幅は、分離領域２０の内部に未酸化部分がない状態となるまで熱酸化処理を行っても、半導体基板３０が変形したりすることのない幅の長さに設定されている。
【００２５】
熱酸化処理工程では、トレンチ溝３１の周縁のうち第１半導体素子領域１１側に位置する周縁部の半導体領域においても熱酸化が行われるとともに、第２半導体素子領域１２側に位置する周縁部の半導体領域においても熱酸化が行われる。トレンチ溝３１に近い部位の半導体領域から徐々に熱酸化が進行するため、トレンチ溝３１の周縁部から長さＷ４よりも遠い部位の半導体領域では熱酸化が行われない。そのため、第１半導体素子領域１１では、分離領域２０との界面において、トレンチ溝３１の周縁部に対応する部位では略平坦な第１平坦部１３となり、トレンチ溝３１が形成されていない溝間半導体領域Ｒに対応する部位では、第１平坦部１３よりも分離領域２０側に突出する第１凸部１５が形成された状態となる。また、第２半導体素子領域１２では、分離領域２０との界面において、トレンチ溝３１の周縁に対応する部位では略平坦な第２平坦部１４となり、トレンチ溝３１が形成されていない溝間半導体領域Ｒに対応する部位では、第２平坦部１４よりも分離領域２０側に突出する第２凸部１６が形成された状態となる。熱酸化処理工程は、より詳細には、第１凸部１５と第２凸部１６との高さが、Ｗ３／２以下となるまで行われる。これは、以下の理由による。
【００２６】
本実施例では、上記したように、トレンチ溝３１の平行四辺形の一組の対辺が、素子配列方向に対して傾斜している。したがって、隣り合うトレンチ溝３１の一方の頂点と、この頂点と最短となる他方のトレンチ溝３１の頂点との距離は、溝間半導体領域Ｒの幅Ｗ３よりも長い。そのため、トレンチ溝３１の周縁部から幅Ｗ３／２となる半導体領域の熱酸化が完了した時点では、これらの頂点からも幅Ｗ３／２となる半導体領域で熱酸化し、これらの頂点間の半導体領域は一部が未酸化となる。これによって、これらの頂点間に第１凸部１５又は第２凸部１６の先端側の部位が位置することになる。また、この時点では、トレンチ溝３１の第１半導体素子領域１１側の周縁部から幅Ｗ３／２となる半導体領域が熱酸化し、トレンチ溝３１の第２半導体素子領域１２側の周縁部から幅Ｗ３／２となる半導体領域が熱酸化する。したがって、トレンチ溝３１の周縁部から幅Ｗ３／２となる半導体領域の熱酸化が完了した時点では、第１凸部１５の高さｈ１と第２凸部の高さｈ２とがＷ３／２よりも大きくなる。
【００２７】
以上により、第１凸部１５の高さｈ１と第２凸部の高さｈ２とが、Ｗ３／２以下となるまで熱酸化処理を行えば、トレンチ溝３１の周縁部から幅Ｗ３／２よりも大きい幅の半導体領域まで熱酸化処理がなされたこととなるため、分離領域２０の内部の半導体領域が確実に酸化シリコンとなっていると判断することができる。なお、熱酸化処理の進行度合が半導体領域の部位によってばらつく可能性もあるため、第１凸部１５の高さｈ１と第２凸部の高さｈ２とは、Ｗ３／２よりも十分に低くなることが好ましい。なお、熱酸化処理をさらに長時間行えば、第１凸部１５と第２凸部１６とは消失するが、本実施例では、第１凸部１５の高さｈ１と第２凸部の高さｈ２が、Ｗ３／２よりも十分に低くなった状態で、第１凸部１５と第２凸部１６とを残存させたまま熱酸化処理工程を終了する。したがって、第１凸部１５と第２凸部１６とがなくなるまで熱酸化処理を行う必要がないため、長時間の熱酸化処理がなされることを抑制することができる。この結果、半導体基板３０が変形することと、第１半導体素子領域１１と第２半導体素子領域１２とが小さくなることとを抑制することができる。
【００２８】
本実施例では、トレンチ溝３１を上記の態様で形成しているため、図１に示す半導体装置１０が得られる。すなわち、上記したように、凸部間の最短距離Ｗ２が分離領域の幅Ｗ１から第１凸部１５の高さｈ１と第２凸部１６との高さｈ２を減算した長さ（＝Ｗ１−ｈ１−ｈ２）よりも長い半導体装置１０を得ることができる。
【００２９】
（第２実施例）
次に、本発明に係る半導体装置を具体化した第２実施例を、図６を参照して説明する。図６は、第２実施例の半導体装置４０の平面図であり、半導体装置４０を製造する途中に形成されるトレンチ溝４９を二点鎖線で示している。図６に示すように、第２実施例の半導体装置４０は、製造時の溝形成工程で形成される複数のトレンチ溝４９の形状が第１実施例と異なっている。
【００３０】
本実施例では、複数のトレンチ溝４９のそれぞれは、平面視が全て同じ略楕円形状である。複数のトレンチ溝４９は、素子配列方向に対して略垂直である。また、各トレンチ溝４９は、素子配列方向に対して傾斜しているとともに、隣り合うトレンチ溝３１とは等間隔で且つ平行になるように配列されている。このようなトレンチ溝４９の周囲の半導体領域を熱酸化することによって、以下の半導体装置４０が得られる。
【００３１】
本実施例の半導体装置４０においても、第１半導体素子領域４１の第１凸部４５と、第２半導体素子領域４２の第２凸部４６との凸部間最短距離Ｗ２は、第１平坦部４３から第２平坦部４４までの分離領域２０の幅Ｗ１から前記第１凸部４５の高さｈ１と前記第２凸部４６の高さｈ２とを減算した長さよりも長い。したがって、分離領域４８の絶縁能力が低下することを抑制することができる。なお、その他の構成及び作用効果は、第１実施例と同様である。
【００３２】
（第３実施例）
次に、本発明に係る半導体装置を具体化した第３実施例を、図７を参照して説明する。図７は、第３実施例の半導体装置５０の平面図であり、半導体装置５０を製造する途中に形成されるトレンチ溝５９を二点鎖線で示している。図７に示すように、第３実施例の半導体装置５０は、製造時の溝形成工程で形成されるトレンチ溝５９の形状が上記各実施例と異なっている。
【００３３】
本実施例では、溝形成工程で１つのトレンチ溝５９が形成される。トレンチ溝５９は、直角の屈曲を繰り返して、素子配列方向に対して略垂直に伸びている。トレンチ溝５９は、より詳細には、第１半導体素子領域５１側から第２半導体素子領域５２側へと伸びて垂直に屈曲し、素子配列方向に対して略垂直に伸びて直角に屈曲する。そして、第２半導体素子領域５２側から第１半導体素子領域５１側へと伸びて直角に屈曲し、素子配列方向に対して略垂直に伸びて直角に屈曲する。トレンチ溝５９は、こうした屈曲態様を繰り返すことによって、第１半導体素子領域５１側の領域と第２半導体素子領域５２側の領域とを完全に分断している。したがって、本実施例で得られる半導体装置５０では、トレンチ溝５９の周囲の半導体領域を熱酸化処理するにあたり、熱酸化処理が不十分であったとしても、分離領域の５８内部に未酸化の半導体領域が残存することがない。このようなトレンチ溝５９の周囲の半導体領域を熱酸化することによって、以下の半導体装置５０が得られる。
【００３４】
本実施例の半導体装置５０においても、第１半導体素子領域５１の第１凸部５５と、第２半導体素子領域５２の第２凸部５６との凸部間最短距離Ｗ２が、分離領域２０の幅Ｗ１から前記第１凸部５５の高さｈ１と前記第２凸部５６の高さｈ２とを減算した長さよりも長い。したがって、実施例１と同様に、分離領域５８の絶縁能力が低下することを抑制することができる。なお、その他の構成及び作用効果は、第１実施例と同様である。
【００３５】
（第４実施例）
次に、本発明に係る半導体装置を具体化した第４実施例を、図８を参照して説明する。図８は、第４実施例の半導体装置６０の平面図であり、半導体装置６０を製造する途中に形成されるトレンチ溝６９を二点鎖線で示している。図８に示すように、第４実施例の半導体装置６０は、製造時の溝形成工程で形成される複数のトレンチ溝６９の形状が上記各実施例と異なっている。
【００３６】
本実施例では、複数のトレンチ溝６９のそれぞれは、平面視が全て同じ長方形状である。複数のトレンチ溝６９は、素子配列方向に２列で配列されるとともに、素子配列方向と略垂直な方向に多数配列されている。また、各トレンチ溝６９では、長方形の長辺が、素子配列方向に対して略垂直な方向に伸び、長方形の短辺が素子配列方向に伸びている。２列に配列される方向において隣り合う２つのトレンチ溝６９は、素子配列方向に対して略垂直な方向にずれている。このようなトレンチ溝６９の周囲の半導体領域を熱酸化することによって、以下の半導体装置６０が得られる。
【００３７】
本実施例の半導体装置６０においても、第１半導体素子領域６１の第１凸部６５と、第２半導体素子領域６２の第２凸部６６との凸部間最短距離Ｗ２が、分離領域２０の幅Ｗ１から前記第１凸部６５の高さｈ１と前記第２凸部６６の高さｈ２とを減算した長さよりも長い。したがって、分離領域６８の絶縁能力が低下することを抑制することができる。なお、その他の構成及び作用効果は、第１実施例と同様である。
【００３８】
（第５実施例）
次に、本発明に係る半導体装置を具体化した第５実施例を、図９を参照して説明する。図９は、第５実施例の半導体装置７０の平面図であり、半導体装置７０を製造する途中に形成されるトレンチ溝７９を二点鎖線で示している。図９に示すように、第５実施例の半導体装置７０は、製造時の溝形成工程で形成される複数のトレンチ溝７９の形状が上記各実施例と異なっている。
【００３９】
本実施例では、複数のトレンチ溝７９のそれぞれは、平面視が全て同じ円形状である。複数のトレンチ溝７９は、素子配列方向に２列で配列されるとともに、素子配列方向に対して略垂直な方向に多数配列されている。２列に配列される方向で隣り合っている２つのトレンチ溝７９は、素子配列方向に対して略垂直な方向にずれている。このようなトレンチ溝７９の周囲の半導体領域を熱酸化することによって、以下の半導体装置７０が得られる。
【００４０】
本実施例の半導体装置７０においても、第１半導体素子領域７１の第１凸部７５と、第２半導体素子領域７２の第２凸部７６との凸部間最短距離Ｗ２は、分離領域２０の幅Ｗ１から前記第１凸部７５の高さｈ１及び前記第２凸部７６の高さｈ２を減算した長さよりも長い。したがって、分離領域６８の絶縁能力が低下することを抑制することができる。なお、その他の構成及び作用効果は、第１実施例と同様である。
【００４１】
（第６実施例）
次に、本発明に係る半導体装置を具体化した第６実施例を、図１０を参照して説明する。図１０は、実施例１の図３に対応する図であり、第１半導体素子領域８１と分離領域８３と第２半導体素子領域８２とをこれらの配列方向に切断した断面図である。なお、図１０では、半導体装置８０を製造する途中に形成されるトレンチ溝８７を二点鎖線で示している。第６実施例の半導体装置８０では、分離領域８３が、絶縁部８５と空隙８４と絶縁蓋部８６とを備えている。絶縁部８５は、酸化シリコンからなる。絶縁蓋部８６は、酸化シリコンからなるが、その他の絶縁物質で構成するようにしてもよい。
【００４２】
本実施例では、溝形成工程で、例えば第４実施例のトレンチ溝６９と同様の態様で、複数のトレンチ溝８７が形成される。熱酸化処理工程は、隣り合うトレンチ溝８７に挟まれている半導体領域のシリコン半導体が、完全に熱酸化されて酸化シリコンとなり、且つ、トレンチ溝８７が酸化シリコンで完全に充填されてはおらず、トレンチ溝８７の内部に空隙８４が残った状態で終了する。その後、熱酸化処理工程で得られた酸化シリコンの絶縁部８５の上面に絶縁蓋部８６を形成し、空隙８４の上端の開口を閉塞する。これにより、空隙８４が絶縁蓋部８６によって閉塞される。その結果、この工程の後に、第１半導体素子領域８１や第２半導体素子領域８２に半導体層を成長させたり、電極を形成したりしても、これらの工程を行うことによって空隙８４の内部に半導体や導体が充填される等の不都合が生じることがない。また、本実施例では、この空隙８４も、分離領域８３の内部の絶縁体として機能し、半導体装置８０の応力緩和層として機能する。なお、この半導体装置８０においても、凸部間最短距離Ｗ２と、分離領域の幅Ｗ１と、各凸部の高さｈ１，ｈ２の関係をＷ２＞Ｗ１−ｈ１−ｈ２とすることで、分離領域７８の絶縁能力が低下することを抑制することができる。
【００４３】
（その他の実施例）  上記第１実施例では、第１半導体素子領域の第１凸部と、第２半導体素子領域の第２凸部との凸部間最短距離が、第１平坦部から第２平坦部までの分離領域の幅から第１凸部の高さを減算した長さ以上であり、第１平坦部から第２平坦部までの分離領域の幅から第２凸部の高さを減算した長さ以上としている。しかしながら、第１凸部と第２凸部との凸部間最短距離は、単に第１平坦部から第２平坦部までの分離領域の幅から第１凸部の高さと第２凸部の高さを減算した長さよりも長ければよい。
【００４４】
上記第１〜第５実施例では、トレンチ溝を完全に酸化シリコンで充填することによって、分離領域の内部に空隙が形成されていないようにしている。しかしながら、上記第１〜第５実施例と同様の態様でトレンチ溝を形成した場合でも、トレンチ溝の一部が酸化シリコンで充填されず、分離領域の内部に空隙が残るようにしてもよい。この場合、第６実施例と同様に、この空隙を閉塞する絶縁蓋を設けるようにしてもよいし、この空隙を酸化シリコン以外の絶縁体で充填するようにしてもよい。
【００４５】
上記各実施例では、半導体基板を加工して半導体装置を形成するようにしているが、ＳＯＩ基板を加工して半導体装置を形成するようにしてもよい。この場合、第１実施例の図２及び図３に示した半導体領域２５に対応する部位が、絶縁体層となる。また、この場合、溝形成工程では、トレンチ溝の底部が、絶縁体層とシリコン半導体層との界面又は、界面よりも少しだけシリコン半導体層側に位置するように、トレンチ溝を形成する。これによって、熱酸化処理によって形成される分離領域の底面を、絶縁体層とシリコン半導体層との界面と同じ高さに位置させることができ、分離領域と絶縁体層とによって第１半導体素子領域と第２半導体素子領域とをその下部においても分離することができる。
【００４６】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４７】
１０，４０，５０，６０，７０，８０：半導体装置
１１，４１，５１，６１，７１，８１：第１半導体素子領域
１２，４２，５２，６２，７２，８２：第２半導体素子領域
１３，４３，５３，６３，７３，８３：第１平坦部
１４，４４，５４，６４，７４：第２平坦部
１５，４５，５５，６５，７５：第１凸部
１６，４６，５６，６６，７６：第２凸部
２０，４８，５８，６８，７８：分離領域
２５：半導体領域
３０：半導体基板
３１，４９，５９，６９，７９，８７：トレンチ溝
８４：空隙
８５：絶縁部
８６：絶縁蓋部
【図１】
2011129835.tif 000003
【図２】
2011129835.tif 000004
【図３】
2011129835.tif 000005
【図４】
2011129835.tif 000006
【図５】
2011129835.tif 000007
【図６】
2011129835.tif 000008
【図７】
2011129835.tif 000009
【図８】
2011129835.tif 000010
【図９】
2011129835.tif 000011
【図１０】
2011129835.tif 000012