(57)【要約】【課題】レーザーによるコア基板への損傷を抑制して、信頼性の高い回路基板を提供する。【解決手段】  本発明に係るビア導体の製造方法は、コア基板１１の一方の主面上に、はんだ溜まり１５を形成する工程と、コア基板１１の前記一方の主面上に、はんだ溜まり１５を覆うように樹脂層２１を形成する工程と、樹脂層２１の上から、樹脂層２１を貫通して一端がはんだ溜まり１５に到達するビアホール２２を形成する工程と、熱処理によりはんだ溜まり１５を溶融及び膨張させ、ビアホール２２にはんだを吸い上げて、ビア導体２６を形成する工程と、を備えることを特徴としている。【選択図】        図１
2011071451.tif 000002
【特許請求の範囲】
【請求項１】
コア基板の一方の主面上に、はんだ溜まりを形成する工程と、
前記コア基板の前記一方の主面上に、前記はんだ溜まりを覆うように樹脂層を形成する工程と、
前記樹脂層の上から、前記樹脂層を貫通して一端が前記はんだ溜まりに到達するビアホールを形成する工程と、
熱処理により前記はんだ溜まりを溶融及び膨張させ、前記ビアホールにはんだを吸い上げて、ビア導体を形成する工程と、
を備える、ビア導体の製造方法。
【請求項２】
コア基板を用意する工程と、
前記コア基板の一方の主面上に部品実装用電極とビア用電極とを形成する工程と、
前記部品実装用電極と前記ビア用電極の上にはんだを形成する工程と、
前記部品実装用電極上の前記はんだ上にチップ部品を搭載する工程と、
熱処理により、前記部品実装用電極上に前記チップ部品を前記はんだを介して固定すると共に、前記ビア用電極上にはんだ溜まりを形成する工程と、
前記コア基板の前記一方の主面上に、前記はんだ溜まりを覆うように樹脂層を形成する工程と、
前記樹脂層の上から、前記樹脂層を貫通して一端が前記はんだ溜まりに到達するビアホールを形成する工程と、
熱処理により前記はんだ溜まりを溶融及び膨張させ、前記ビアホールにはんだを吸い上げて、ビア導体を形成する工程と、
を備える、回路基板の製造方法。
【請求項３】
前記ビアホールを形成した後に、前記樹脂層の上に表層電極を形成する工程を備え、
前記ビア導体を形成する工程において、前記表層電極と前記はんだ溜まりとをはんだで電気的に導通させる、請求項２に記載の回路基板の製造方法。
【請求項４】
前記はんだ溜まりの最大径が前記ビア用電極の最大径よりも大きい、請求項２または３に記載の回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビア導体、特に樹脂層内に形成するビア導体の製造方法に関する。また、本発明は、回路基板の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化、小型化の流れにともない、電子部品の高密度実装が重要な課題となっている。この課題を解決する１つの方策として、チップ部品を内蔵した回路基板が実用化されている。
【０００３】
回路基板では、外部との電気的な接続のために、樹脂層にレーザー等を用いてビアホールを形成する必要がある。例えば特許文献１では、図５（Ａ）のように、コア基板１０２上の表面導体１０５上に、チップ部品１１０ａ、１１０ｂが実装され、はんだ付けがされている。そして、コア基板１０２のチップ部品が実装されている主面上に樹脂層１０３ａが形成されている。そして、図５（Ｂ）のように、レーザーを用いてビアホール１１１ａを形成する。そして、図５（Ｃ）のように、スクリーン印刷等により、ビア導体１１４ａを形成する工法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１８８５３８号公報
【発明の概要】
【０００５】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の工法では、レーザー強度の精密な制御が必要となる。すなわち、レーザーの強度が大きすぎる場合には、ビアホールの下部に位置する電極が損傷する可能性がある。一方、レーザー強度が小さすぎると、ビアホールの径が大きくなり過ぎる問題や、コア基板の電極に達するビアホールが空けられない問題がある。
【０００７】
本発明は、上記の課題に鑑みなされたものであって、レーザー強度の精密な制御が不要であり、ビアホールの下部に位置する電極の損傷を抑制して、信頼性の高い回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るビア導体の製造方法は、コア基板の一方の主面上に、はんだ溜まりを形成する工程と、前記コア基板の前記一方の主面上に、前記はんだ溜まりを覆うように樹脂層を形成する工程と、前記樹脂層の上から、前記樹脂層を貫通して一端が前記はんだ溜まりに到達するビアホールを形成する工程と、熱処理により前記はんだ溜まりを溶融及び膨張させ、前記ビアホールにはんだを吸い上げて、ビア導体を形成する工程と、を備えることを特徴としている。
【０００９】
本発明では、樹脂層の上から、樹脂層を貫通してはんだ溜まりに到達するビアホールを形成している。したがって、ビアホールの下部に位置する電極のレーザーによる損傷を抑制することができる。
【００１０】
また、本発明に係る回路基板の製造方法は、コア基板を用意する工程と、前記コア基板の一方の主面上に部品実装用電極とビア用電極とを形成する工程と、前記部品実装用電極と前記ビア用電極の上にはんだを形成する工程と、前記部品実装用電極上の前記はんだ上にチップ部品を搭載する工程と、熱処理により、前記部品実装用電極上に前記チップ部品を前記はんだを介して固定すると共に、前記ビア用電極上にはんだ溜まりを形成する工程と、前記コア基板の前記一方の主面上に、前記はんだ溜まりを覆うように樹脂層を形成する工程と、前記樹脂層の上から、前記樹脂層を貫通して一端が前記はんだ溜まりに到達するビアホールを形成する工程と、熱処理により前記はんだ溜まりを溶融及び膨張させ、前記ビアホールにはんだを吸い上げて、ビア導体を形成する工程と、を備えることを特徴としている。
【００１１】
この場合には、信頼性の高い回路基板を提供することができる。
【００１２】
また、本発明に係る回路基板の製造方法は、前記ビアホールを形成した後に、前記樹脂層の上に表層電極を形成する工程を備え、前記ビア導体を形成する工程において、前記表層電極と前記はんだ溜まりとをはんだで電気的に導通させることが好ましい。
【００１３】
この場合には、表層電極とビア用電極とを電気的に接続することができるためである。
【００１４】
また、本発明に係る回路基板の製造方法は、前記はんだ溜まりの最大径が前記ビア用電極の最大径よりも大きいことが好ましい。
【００１５】
この場合には、はんだをビアに吸い上げられても、ビア用電極と電気的に接続することができる十分なはんだの量を確保することができるためである。
【発明の効果】
【００１６】
本発明では、樹脂層の上から、樹脂層を貫通してはんだ溜まりに到達するビアールを形成している。したがって、レーザーによるコア基板や電極の損傷を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の回路基板の製造方法を示す断面図である。（実施形態１）
【図２】本発明の回路基板の製造方法を示す断面図である。（実施形態２）
【図３】本発明の回路基板の製造方法を示す断面図である。（実施形態２）
【図４】本発明の回路基板の製造方法を示す断面図である。（実施形態２）
【図５】従来の回路基板の製造方法を示す断面図である。
【発明を実施するための形態】
【００１８】
以下において、本発明を実施するための形態について説明する。
【００１９】
（実施形態１）
図１は実施形態１のビア導体の製造方法を示す断面図である。
【００２０】
まず、図１（Ａ）のように、コア基板１１の一方の主面上に、はんだ溜まり１５を形成する。図では、ビア用電極１３の上に、はんだ溜まり１５を形成している。コア基板１１は、セラミックや樹脂で作製することができる。セラミックとしては、ＬＴＣＣ（低温焼結セラミック）等のセラミック多層基板や、Ａｌ2Ｏ3やＡｌＮ等のＨＴＣC（高温焼結セラミック）等のセラミック基板を用いることができる。また、樹脂としては、ガラス布にエポキシ樹脂等の熱硬化性樹脂を含浸させたプリント配線板を用いても良い。また、コア基板１１は単層構造でも良いし、多層構造でも良い。
【００２１】
ビア用電極１３は、例えばコア基板１１にＬＴＣＣを用いた場合には、導電性ペーストを用いて、セラミック多層基板と一体焼成して形成することができる。また、ビア用電極１３は、コア基板１１にＨＴＣＣを用いた場合には、導電性ペーストの他に、めっきやスパッタ等で形成することができる。また、ビア用電極１３は、コア基板１１がプリント配線板の場合には、あらかじめ片面もしくは両面に銅箔が接合されているプリント配線板を用いても良い。
【００２２】
はんだ溜まり１５は、例えばはんだペーストを印刷した後に、リフロー炉により加熱することで、形成することができる。リフロー炉による加熱により、はんだの表面張力、並びにコア基板１１とビア用電極１３とのはんだ濡れ性の違いから、図１（Ａ）のように盛り上がった形状になる。
【００２３】
次に、図１（Ｂ）のように、コア基板１１の前記一方の主面上に、はんだ溜まり１５を覆うように樹脂層２１を形成する。樹脂層は、例えばＢステージ状（半硬化状）樹脂をコア基板１１に被覆させた後に、硬化させる。樹脂層は、熱硬化性樹脂が好ましく、例えばエポキシ樹脂やフェノール樹脂が良い。また、熱硬化性樹脂にセラミックフィラーを混ぜたものであっても良い。シート状の樹脂を積み重ねても良く、液状の樹脂を塗布して硬化させても良い。
【００２４】
そして、図１（Ｃ）のように、樹脂層２１の上から、樹脂層２１を貫通して一端がはんだ溜まり１５に到達するビアホール２２を形成する。ビアホール２２は、レーザー等で形成することができる。レーザーは、樹脂中のフィラーに対する加工性が優れている、炭酸ガスレーザーが好ましい。
【００２５】
そして、図１（Ｄ）のように、熱処理によりはんだ溜まり１５を溶融及び膨張させ、ビアホール２２にはんだを吸い上げて、ビア導体２６を形成する。本工程は、はんだを加熱して溶融させ、隙間に滲みだすフラッシュ現象を利用している。熱処理は例えばリフロー炉が好ましい。ビアホールの径は、毛細管効果を利用してはんだが吸い上がりやすいように、はんだの量や樹脂層の厚みにより適宜決定される。例えば、６０〜１００μｍΦが好ましい。
【００２６】
本実施形態では、はんだ溜まりに対してビアホールを形成することを特徴としている。したがってビアホールをレーザーで形成する場合には、レーザー強度の精密な制御が不要であり、ビアホールの下部に位置する電極の損傷を抑制することができる。また、導電性ペーストを充填する、あるいはめっき膜を形成する等、負荷のかかる煩雑な工程が不要であるため、信頼性の高いビア導体を形成することができる。
【００２７】
（実施形態２）
図２〜４は実施形態２の回路基板の製造方法を示す断面図である。実施形態１と共通する部分については記載を省略する。
【００２８】
まず、図２（Ａ）のように、コア基板１１を用意する。コア基板１１は実施形態１と同様に用意することができる。
【００２９】
次に、図２（Ｂ）のように、コア基板１１の一方の主面上に、部品実装用電極１２とビア用電極１３とを形成する。部品実装用電極１２とビア用電極１３は、実施形態１のビア用電極と同様に形成することができる。
【００３０】
そして、図２（Ｃ）のように、部品実装用電極１２とビア用電極１３の上にはんだ１４を形成する。はんだ１４は、例えばはんだペーストを印刷することで形成できる。はんだの量が多くなるように、ビア用電極１３の上には、ビア用電極１３より大きいサイズのはんだを印刷しておくことが好ましい。そうすることにより、熱処理後に、はんだ溜まりが球形に近い形状になり、そ最大径がビア用電極１３の最大径よりも大きくなる。最大径は、コア基板上方から見た場合に投影された図形の、外周の二点間を引いた線分の最大の長さを示す。はんだ溜まり１５の最大径がビア用電極１３の最大径よりも大きい場合には、はんだ溜まり１５がビア用電極１３を覆うことになる。したがって、後のビアホール形成時のビア用電極１３の保護が確実になる。また、後にはんだをビアに吸い上げられても、ビア用電極１３と電気的に接続することができる十分なはんだの量を確保することができる。
【００３１】
そして、図２（Ｄ）のように、部品実装用電極１２上のはんだ１４上に、チップ部品１６を搭載する。
【００３２】
そして、図３（Ｅ）のように、熱処理により、はんだ１４を溶融させて、部品実装用電極１２上にチップ部品１６をはんだ１４を介して固定すると共に、ビア用電極１３上に、はんだ溜まり１５を形成する。熱処理は、リフロー炉による加熱が好ましい。また、実施形態１と同様に、はんだ溜まり１５は、熱処理により、図のように盛り上がった形状になる。
【００３３】
そして、図３（Ｆ）のように、コア基板の前記一方の主面上に、はんだ溜まり１５を覆うように樹脂層２１を形成する。樹脂層２１の形成方法は実施形態１と同様である。樹脂層２１はチップ部品１６も覆っている。
【００３４】
そして、図３（Ｇ）のように、樹脂層２１の上から、樹脂層２１を貫通して一端がはんだ溜まり１５に到達するビアホール２２を形成する。ビアホール２２は、レーザー等で形成することができる。
【００３５】
そして、図３（Ｈ）のように、樹脂層２１の上に、接着層２３を形成する。接着層２３には、あらかじめ孔２４が形成されているＢステージ状樹脂を用いることができる。また、接着層２３を接着後に孔２４を形成しても良い。孔２４がビアホール２２と連なるように、接着層２３を形成する。
【００３６】
そして、図４（Ｉ）のように、接着層２３の上に表層電極２５を形成する。表層電極２５は、例えば全面に銅箔を貼り付けた後、フォトリソプロセスによりパターニングすることで、形成することができる。また、次の工程で、はんだをビアホール２２に吸い上げやすくするため、表層電極２５に微細な孔をあけておくことが好ましい。
【００３７】
そして、図４（Ｊ）のように、熱処理によりはんだ溜まり１５を溶融及び膨張させ、ビアホール２２にはんだを吸い上げて、ビア導体２６を形成する。熱処理によりはんだ溜まり１５のはんだを溶融させて、ビアホール２２に沿って、はんだを吸い上げる。表層電極２５とビア用電極１３とを、はんだで電気的に接続することができる。
【００３８】
本実施形態では、ビアホールをレーザーで形成する場合に、レーザーによるビア用電極の損傷を抑制することができる。また、はんだ溜まりの高さの分だけ、ビアホールの長さを小さくすることができる。そのため、ビアホールの上端径を小さくすることができる。したがって、ビア径を小さくすることができる。また、ビア径が小さくなると、毛細管現象を利用できるため、はんだが吸い上がりやすくなる。
【００３９】
また、ビアホールへの充填のためのめっき工程やペースト充填工程が不要となる。また、ビアホールを形成する際に、スミアが発生する場合がある。従来の工法であれば、スミアによる導通阻害を抑制するため、ウェットプロセスによるデスミア処理を行う必要があった。本実施形態では、熱処理によるはんだの吸い上げ時に、スミアがはんだ内に拡散し、スミアによる導通阻害が発生しない。そのため、デスミア処理が不要になる利点もある。
【００４０】
また、ビアホールの内部に充填されるビア導体の材質は、はんだ溜まりと同じ材質である。したがって、ビア導体とビア用電極とがはんだにより良好に接続される。
【００４１】
なお、本実施形態では図示していないが、コア基板の樹脂層が形成されていない他方の主面に、更に樹脂層を設けて、両面にチップ部品を内蔵していても良い。また、コア基板１１に転写板を用いた場合には、ビア導体を形成後に、転写板を樹脂層から剥離することもできる。
【００４２】
以上、本発明の回路基板の製造方法がこの内容に限定されることはなく、発明の趣旨を損なわない範囲で、適宜工程に変更を加えることができる。
【符号の説明】
【００４３】
１１  コア基板
１２  部品実装用電極
１３  ビア用電極
１４  はんだ
１５  はんだ溜まり
１６  チップ部品
２１  樹脂層
２２  ビアホール
２３  接着層
２４  ビアホール
２５  表層電極
２６  ビア導体
１０２  コア基板
１０３ａ  樹脂層
１０５  表面導体
１１０ａ、１１０ｂ  チップ部品
１１１ａ  ビアホール
１１４ａ  ビア導体
【図１】
2011071451.tif 000003
【図２】
2011071451.tif 000004
【図３】
2011071451.tif 000005
【図４】
2011071451.tif 000006
【図５】
2011071451.tif 000007