(57)【要約】【課題】超音波プローブ（１２）に関して局所的な波形の生成を可能にするように、超音波システム（１０）で使用するための超音波プローブ（１２）の様々な実施形態を提供する。【解決手段】超音波プローブ（１２）は、個別の波形を送信するように独立して構成された複数の振動子素子（２４）を含む。ある実施形態では、１つまたは複数の波形発生器（２６）を特定用途向け集積回路（ＡＳＩＣ）上に収容する様々なプローブ（１２）を含む。【選択図】図１
2011056258.tif 000002
【特許請求の範囲】
【請求項１】
複数の振動子（２４）と、
異なるパラメータを有する波形を生成し、前記複数の振動子（２４）の各振動子（２４）に送信するように構成された１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）とを含む超音波プローブ（１２）。
【請求項２】
前記各ＡＳＩＣが前記複数の振動子（２４）の患者に面する表面の反対側に位置し、前記各ＡＳＩＣは、ＡＳＩＣ表面積が振動子アレイの表面積とほぼ等しくなるような寸法である、請求項１記載の超音波プローブ（１２）。
【請求項３】
複数のパルサー（３２）を含み、前記複数の振動子（２４）の各振動子（２４）が、前記複数のパルサー（３２）の専用のパルサー（３２）から信号を受信する、請求項１記載の超音波プローブ（１２）。
【請求項４】
複数のマルチプレクサ（２８）を含み、前記複数のパルサー（３２）の各パルサー（３２）が、前記複数のマルチプレクサ（２８）の専用のマルチプレクサ（２８）から信号を受信する、請求項３記載の超音波プローブ（１２）。
【請求項５】
各波形発生器（２６）が、デジタル波形カウンタ（３６）の開始を決定するように構成されたデジタルバルク遅延カウンタ（３４）を含む、請求項１記載の超音波プローブ（１２）。
【請求項６】
前記各ＡＳＩＣが、波形のサイクルの数を決定するように構成されたデジタル波形カウンタ（３６）を含む、請求項１記載の超音波プローブ（１２）。
【請求項７】
前記各ＡＳＩＣが、前記波形の複数の遅延バージョンを生成するように構成された微調遅延ユニット（３８）を含む、請求項１記載の超音波プローブ（１２）。
【請求項８】
超音波システムで使用するためのプローブ（１２）を含み、前記プローブ（１２）が、
振動子（２４）の複数のサブアレイ（２２）と、
各波形発生器（２６）が複数の遅延識別波形を生成するように構成された、前記振動子（２４）の各サブアレイ（２２）のための波形発生器（２６）と、
前記各波形発生器（２６）にそれぞれ関連付けられた複数のマルチプレクサ（２８）であって、複数のマルチプレクサ（２８）の各マルチプレクサ（２８）が、前記それぞれの波形発生器（２６）によって生成された複数の遅延識別波形のうち１つの波形を選択し、前記選択した波形を、前記それぞれの波形発生器（２６）に関連付けられた前記振動子（２４）のサブアレイ（２２）の専用の振動子（２４）に送信するように構成された、複数のマルチプレクサ（２８）と、
双方向管路（１６）を介して、前記プローブ（１２）と通信可能に接続されたイメージングシステム（１４）とを含むシステム。
【請求項９】
前記波形発生器（２６）が、デジタル波形カウンタ（３６）の開始を決定するように構成されたデジタルバルク遅延カウンタ（３４）を含む、請求項８記載のシステム。
【請求項１０】
前記波形発生器（２６）が、生成される波形のサイクルの数を決定するように構成されたデジタル波形カウンタ（３６）を含む、請求項８記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示された主題は一般に、超音波イメージングに関し、より詳細には、超音波イメージングで使用するためのプローブに関する。
【背景技術】
【０００２】
医療診断超音波は、超音波を使用して、患者の体の音響特性を調べ、対応する画像を生成するイメージングモダリティである。音波パルスの生成および戻ってくるエコーの検出は、一般に、プローブ内に位置する複数の振動子を介して達成される。そのような振動子は、一般に、送信のために電気エネルギーを機械エネルギーに変換し、受信のために機械エネルギーを電気エネルギーに戻すことができる、電気機械的素子を含む。いくつかの超音波プローブは、素子の線形アレイまたは２次元行列として配置された、最大数千個の振動子を含む。
【０００３】
得られる画像の質および解像度は、主にそのようなアレイの振動子の数に応じて決まるので、高度なシステムは一般に、可能な限り多数の振動子を組み込んでいる。しかし、各振動子は一般に、送受信回路との電気的結合をもたらすシステムチャネルを必要とするので、また、一般に利用可能なシステムチャネルの数は限られているので、プローブ内の振動子の数は事実上制限されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第２００９０００５６８４号公報
【発明の概要】
【課題を解決するための手段】
【０００５】
第１の実施形態では、システムは超音波システムで使用するためのプローブを含み、プローブは、複数の振動子と、複数の振動子の各振動子に異なるパラメータを有する波形を送信するように構成された波形発生器とを含み、波形発生器は、プローブ内に位置する特定用途向け集積回路（ＡＳＩＣ）上に位置する。
【０００６】
第２の実施形態では、システムは超音波システムで使用するためのプローブを含み、プローブは、複数の振動子と、システムクロックと同調され、複数の振動子の各振動子に異なるパラメータを有する波形を送信するように構成された波形発生器とを含む。波形発生器は、デジタル波形カウンタの開始時間を決定するバルク遅延カウンタと、波形におけるサイクルの数を決定するために０値までカウントダウンする波形カウンタと、複数の振動子の各振動子に時間遅延波形を与える微調遅延ユニットとを含む。
【０００７】
第３の実施形態では、システムは超音波システムで使用するためのプローブを含む。プローブは、振動子の複数のアレイと、複数のパルサーと、複数の振動子の各振動子に波形を送信するように構成された複数の波形発生器とを含み、複数の振動子の各振動子が専用のパルサーから信号を受信し、複数のパルサーの各パルサーが専用のマルチプレクサから信号を受信し、複数のマルチプレクサの各マルチプレクサが波形発生器によって生成された複数の波形から、その専用のパルサーに送信する１つの波形を選択するように構成されている。
【０００８】
本発明のこれらおよび他の特徴、態様、および利点は、添付の図面を参照して以下の詳細な説明を読めば、より良く理解されるであろう。図面を通して、同様の番号は同様の部品を表す。
【図面の簡単な説明】
【０００９】
【図１】本開示の態様による超音波プローブおよびイメージングシステムを含む例示的な超音波データ取得システムの実施形態の図である。
【図２】本開示の態様によるバルク遅延カウンタ、波形カウンタ、および微調遅延ユニットを含む例示的な波形発生器の内部コンポーネントの図である。
【図３】本開示の態様による、ランレングス符号器および微調遅延ユニットを含む例示的な波形発生器の内部コンポーネントの図である。
【図４】本開示の態様による波形発生器に実装することができる例示的なデジタル８ビット波形カウンタの実施形態の図である。
【図５】本開示の態様によるユニポーラパルサーと併せて生成することができる例示的な波形出力の図である。
【図６】本開示の態様によるバイポーラパルサーと併せて生成することができる例示的な波形出力の図である。
【図７】波形発生器本開示の態様による波形発生器に実装することができる例示的な微調遅延ユニットの実施形態の図である。
【図８】本開示の態様による図７の微調遅延ユニットの動作中に生成することができる例示的な時間遅延波形の図である。
【図９】本開示の態様による例示的な制御論理のステップとして示すアルゴリズムの実施形態の図である。
【発明を実施するための形態】
【００１０】
以下でより詳細に説明するが、超音波プローブの近傍で波形の生成を可能にするように、イメージングシステムに通信可能に接続された超音波プローブの様々な実施形態が示されている。１つの実施形態では、超音波プローブは電子的であり、再使用可能であり、複数の独立の振動子素子のための正確な波形タイミングおよび複雑な波形形成が可能であり、アナログまたはデジタル化したデータをイメージングシステムに通信することが可能である。開示された実施形態は、１つまたは複数の波形発生器を特定用途向け集積回路（ＡＳＩＣ）上に収容する、様々なプローブを含む。いくつかの実施形態では、そのような波形発生器は、アレイの各振動子素子に、波形の生成をトリガするように協働する、バルク遅延カウンタ、波形カウンタ、および微調遅延ユニットを含むことができる。他の実施形態では、波形発生器は、波形形状を特定するのに必要なデータを圧縮しながら振動子内で波形の生成をトリガするように協働する、ランレングス符号器および微調遅延ユニットを含むことができる。とりわけ、上記の特徴は、振動子の数よりはるかに少ないシステムチャネルを利用しながら、各振動子によって送信された波形のタイミングおよび形状に対する正確な制御を達成するという効果を有することができる。したがって、本開示の実施形態は、イメージングシステムの送信および波形生成コンポーネントに、計器の複雑性を伴うことなく、各振動子に対して独立の制御を可能にすることができる。実際、波形発生器がプローブ内に位置するそのような実施形態では、イメージングシステム内に送信可能回路を必要としない可能性がある。
【００１１】
ある実施形態では、超音波プローブと一体の電子回路は、独立のパルサー、および各振動子に専用のマルチプレクサ（ＭＵＸ）および振動子のサブアレイと排他的に関連付けられた独立の波形発生器を含むことができる。いくつかの実施形態では、ＡＳＩＣは、振動子アレイの患者に面する表面の反対側に配置することができ、ＡＳＩＣの表面積が振動子の表面積とほぼ等しくなるように、同様の寸法とすることができる。この実施形態では、振動子素子の形状的な繰り返し間隔は、パルサーの繰り返し間隔とほぼ一致する。本明細書に開示されたシステムに含まれる別の電子回路は、揮発性または不揮発性メモリ（読取専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気記憶メモリ、光学的記憶メモリ、またはそれらの組み合わせなど）とすることができるメモリを含むことができる。さらに、特定の出力を供給する（例えば、クロックカウントが０に達したとき、波形の生成をトリガする）ように、様々な制御または動作データをメモリに保存することができる。以下に述べるように、開示された超音波システムのある実施形態では、これらの特徴のいくつかまたはすべてがプローブに組み込まれており、患者を検査し、受信した信号をさらなる処理のためにイメージングシステムに送信するように簡単に使用することができる。
【００１２】
ここで図面を参照すると、図１は、本開示の態様による、超音波プローブ１２（以下、「プローブ」という）およびイメージングシステム１４を含む例示的な超音波データ取得システム１０を概略的に示す。いくつかの実施形態では、プローブ１２は、医療技術者などの操作者が使用しやすいように構成されたハンドル部分（例えば、把持のために設計された溝付き部分）を含むことができる。さらに、プローブ１２は、Ｔ字形、長方形、円筒形等、多くのどのような形状に製造することもできることに留意されたい。ある実施形態では、イメージングシステム１４は、キーボード、データ取得および処理制御装置、画像表示パネル、ユーザインターフェース等を含むことができる。図示されているように、プローブ１２およびイメージングシステム１４は、イメージングシステム１４と一体になった第１の端末１８をプローブ１２と一体になった第２の端末２０と連結するデータ管路１６を介して、通信可能に接続することができる。データ管路１６は、イメージングシステム１４とプローブ１２との間でデジタルまたはアナログデータを送信することができることに留意されたい。
【００１３】
データ管路１６は、プローブ１２とイメージングシステム１４との間でのデータの双方向交換を容易にすることができる。例えば、いくつかの実施形態では、パルスエコーデータ取得方法の実施中、イメージングシステムは、制御信号（例えば、カウンタ開始値）をプローブ１２に送信し、患者の体内の組織境界面から戻ってきた反射信号を表すデジタルデータまたはアナログ信号の行列を受信する。さらに、いくつかの実施形態では、イメージングシステム１４は主制御装置を含むことができ、プローブ１２は副制御装置を含むことができる。主制御装置および副制御装置は、動作中、双方向管路１６を介してアナログまたはデジタルデータを通信することができる。例えば、主制御装置は、双方向管路１６を介して第１のセットの信号を副制御装置に送信することができ、第１のセットの信号の数は、イメージングシステム１４とプローブ１２との間に実際にわたすことができるデータケーブルの数によって制限される。プローブ内に位置する副制御装置は、主制御装置によって送信された信号のセットを、プローブ１２で使用するために、第１のセットの信号よりはるかに大きく、および／またはより完全な、第２のセットの信号に拡張するように構成された回路を含むことができる。したがって、副制御装置は、信号を保存および／または処理するために、読取専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気記憶メモリ、光学的記憶メモリ等、揮発性または不揮発性メモリとすることができるメモリを含むことができる。
【００１４】
プローブ１２は、超音波を生成および検出するように構成された振動子２４のサブアレイ２２を含む。個々の各振動子２４は一般に、送信のために電気エネルギーを機械エネルギーに変換することができ、受信のために機械エネルギーを電気エネルギーに変換することができる。ある実施形態では、患者から戻ってくるエコーを受信するとき、振動子２４の電圧をバイアスすることができる。すなわち、患者から戻ってくる信号を受信する前に、すべての受信信号が正の値となるように、振動子２４にある程度の電圧（例えば、１Ｖ、２Ｖ）をあらかじめ加えることができる。上記の特徴は、ある実施形態では、受信するサイクルに関連付けられた電気回路を単純化する効果を有することができる。いくつかの実施形態では、各振動子２４は、圧電セラミック、整合層、吸音材等を含むことができる。さらに、振動子２４は、広帯域振動子、共振振動子等、診断超音波に適したどのようなタイプのものとすることもできる。図示された実施形態では、振動子アレイは、複数のサブアレイ２２から構成される。サブアレイ２２は、３×２行列の振動子２４として示されている。しかし、他の実施形態では、各サブアレイ２２に、より多いまたはより少ない振動子２４を含むこともできることに留意されたい。例えば、１つの実施形態では、サブアレイ２２は、５×５行列に配置された２５の振動子２４を含むことができる。他の実施形態では、サブアレイ２２は、２×２行列、４×４行列、１０×１０行列、または診断イメージングに適した他の行列サイズとすることができる。他の実施形態では、サブアレイ２２は、長方形以外の形状、例えば、三角形、六角形、八角形または他の適切な形状とすることができる。さらに、振動子素子の形状的な繰り返し間隔は、パルサーの繰り返し間隔とほぼ一致することに留意されたい。
【００１５】
図示された実施形態では、振動子２４の各サブアレイ２２に１つの波形発生器２６が専用となっている。すなわち、図示された実施形態では、各波形発生器２６が、関連付けられたサブアレイ２２の６つの振動子２４、例えば、それぞれ３×２行列の振動子２４のための信号を生成するように構成されている。いくつかの実施形態では、各波形発生器２６は、プローブ１２内でＡＳＩＣ上に配置することができる。例えば、各ＡＳＩＣは、振動子２４の組織に面する表面と反対側に配置することができ、ＡＳＩＣの表面積が振動子の表面積とほぼ一致するような寸法とすることができる。そのような実施形態では、波形の生成およびビーム形成の実施に関連付けられた電気回路を、小さいＡＳＩＣ領域上に配置することができ、従来の設計と比べて、超音波データ取得システム１０の複雑性および金銭的費用を低減することができる。他の実施形態では、パルサー３２回路を高電圧ＡＳＩＣ上に配置し、デジタル回路を高電圧ＡＳＩＣとともに単一のパッケージ内に収められた別個の積層ＡＳＩＣ上に配置することができる。とりわけ、上記の特徴は、本明細書で開示された超音波データ取得システム１０をドップラ超音波イメージングで使用しやすいという効果を有する。
【００１６】
図示された実施形態では、波形発生器２６は、個々の振動子２４の制御装置にそれぞれ専用である、マルチプレクサ２８に信号を出力する。したがって、各ＭＵＸ２８は、制御する振動子２４に送信する波形を、波形発生器２６から受信した複数の波形のうちから選択する。例えば、波形発生器２６が様々な遅延の８つの波形を出力する場合、ＭＵＸ２８のサイズは８：１であり、ＭＵＸ２８は、関連付けられた振動子２４に送信する１つの波形を、８つの可能性のうちから選択する。ある実施形態では、以下でより詳細に説明するように、マルチプレクサ２８のサイズは、波形発生器２６の内部コンポーネントの特性によって決定される。
【００１７】
いくつかの実施形態では、各振動子２４は、ＭＵＸ２８から信号を受信するそれぞれのパルサーと関連付けることができる。例えば、それぞれのパルサー３２は、制御信号を低電圧（例えば、３．３Ｖまたは５．０Ｖ）で受信することができ、振動子素子２４を駆動する高電圧（例えば、マイナス１００Ｖからプラス１００Ｖ）信号を生成することができる。低電圧の制御信号は、所望のパルサー状態のデジタル符号化表現とすることができる。さらに、そのような機能を有するパルサー３２は、あらかじめ設定したビット数のタイミング信号を受信し、受信したビットで符号化された情報から様々な独立の信号を生成することができる。例えば、２ビットのタイミング信号は、４つのパルサー状態（例えば、ハイ、ロー、グランド、受信）のための４つの独立の信号を生成するように復号化することができる。タイミング信号として適切なビットをいくつでも符号化することができ、受信したビットの数に基づいて可能な信号をいくつでも生成することができることに留意されたい。
【００１８】
パルサー３２は、振動子２４内の圧電材料（例えば、セラミック）を励起するのに必要な電圧を供給する送信機として機能する。したがって、パルサー３２は、印加電圧を調整することにより、患者に送られる出力を制御する。いくつかの実施形態では、デジタル‐アナログ変換器は、パルサー３２またはプローブ１２内に含まれる他の素子と協働して、印加電圧の振幅を決定することができることに留意されたい。パルスエコー動作モードなど、いくつかの実施形態では、パルサー３２は、それぞれの振動子２４を数メガヘルツの周波数でパルスすることができる。プローブ１２内の各振動子２４は、専用のパルサー３２およびＭＵＸを有し、振動子２４の各サブアレイ２２は、プローブ１２内に位置する専用の波形発生器２６を有するので、各振動子２４を、計器の複雑性またはシステムノイズを伴わずに個々に制御することができる。
【００１９】
いくつかの実施形態では、微調遅延ユニット３８は、独立のＭｕｘで複数の遅延段から構成することができる。例えば、第１の微調遅延段では、遅延段のサブセット（例えば、１つおき）のみにアクセスすることによって、Ｍｕｘの複雑性を低減することができる。第２の微調遅延段は、単一の遅延ステップによって分離された制御信号の２つの遅延バージョンを生成することができる。いくつかの実施形態では、これにより、より多くの入力を伴う単一のＭｕｘの実装と比較して、ハードウェアの複雑性を低減することができる。
【００２０】
いくつかの実施形態では、パルサー３２は、受信状態に移行し、プローブ１２内に位置する受信機回路と通信するように構成することができる。例えば、受信機回路は、患者から受信した弱い信号を増幅し、低強度の信号に含まれる情報が失われないようにするように構成された、低雑音増幅器（ＬＮＡ）を含むことができる。他の実施形態では、ＬＮＡは、増幅した信号を、受信した信号の周波数をシフトすることによって、動作位相を選択する選択可能なミキサークロック位相で、変調器に出力することができる。例えば、周波数が５ＭＨｚ、およびクロック周波数が２０ＭＨｚの信号を受信した場合、変調器は、２５ＭＨｚ信号を生成することができる。このように、変調器は、２０ＭＨｚクロックの位相をチャネルごとに変化させることができる。
【００２１】
受信機回路は、動作中、時間の経過とともに受信信号の利得を変化させる時間利得補償増幅器（ＴＧＣＡ）も含むことができる。そのようなＴＧＣＡが必要となり得るのは、患者のプローブに密接している領域からのエコー信号は、患者のプローブから離れた領域からのエコー信号とは異なるレベルの増幅を必要とすることがあるためである。患者の多くの異なる領域から様々な角度で受信することがある信号を補正するように、受信機回路には、遅延回路も含むことができる。いくつかの実施形態では、専用の受信機回路を、プローブ１２内の各パルサー３２と関連付けることができる。そのような実施形態では、プローブ１２内に位置する加算回路が、複数の振動子２４に関連付けられた受信機回路のコンポーネントからの入力を、受信データを送信する前に、イメージングシステム１４と結合することができる。
【００２２】
図２および３は、バルク遅延カウンタ３４、波形カウンタ３６、および微調遅延ユニット３８を含む、波形発生器２６の１つの実施形態の例示的な内部コンポーネントを示す。図２に示す実施形態では、異なるそれぞれの波形発生器２６内のバルク遅延カウンタ３４が、同時に開始するようにトリガされる。しかし、各波形発生器２６内の各バルク遅延カウンタ３４は、異なる開始値で開始される。各バルク遅延カウンタ３４がゼロまで減少しているとき、それぞれの波形カウンタ３６は、微調遅延ユニット３８に送信される波形の長さを決定するようにカウントを開始する。すなわち、波形カウンタ３６は、波形が何回振動するか、ショートバーストまたはロングバーストがあるかどうか等を決定するように構成されている。各バルク遅延カウンタ３４は、異なる開始値で開始することがあり得るので、各波形カウンタ３６は、異なる時点でトリガすることができる。波形カウンタ３６の出力は、ＭＵＸを通して所定のサブアレイ２２内の個々の振動子２４に送信することができる、同じ波形の複数の遅延バージョンを生成する、微調遅延ユニット３８の入力となる。例えば、１つの実施形態では、微調遅延ユニット３８は、波形の８つの遅延バージョンを振動子２４のサブアレイ２２に出力することができる。各振動子素子は、次いでサブアレイ２２内の各振動子２４にそれぞれの遅延波形を選択することができる、ＭＵＸを有する。
【００２３】
図３は、図２に示す波形発生器２６の他の実施形態を示す。この実施形態では、バルク遅延カウンタ３４および波形カウンタ３６の機能を、ランレングス符号器（ＲＬＥ）４０に置き換えることができる。すなわち、ランレングス符号器４０は、少量の構成データを使用して複雑な波形を表す、効率的な手段を提供することができる。
【００２４】
図４は、波形発生器２６内に配置することができる例示的なデジタル８ビット波形カウンタ４２を示す。カウンタは、初期値に設定し、バルク遅延カウンタからのトリガ後、０までカウントダウンすることができる。カウンタ４２の図示された実施形態は、符号化された波形の第１のパルスの幅を定義するように協働する３つのビット４４、４６、および４８を含む。各ビットは、ビットの周波数の半分で右へ振動する。例えば、動作中、最下位ビット４４は、各クロックサイクルで０と１の間を振動する。次のビット４６は、ビット４４の周波数の半分（すなわち、１／８サイクルでなく１／４サイクル）で振動する。同様に、次のビット４８は、ビット４６の周波数の半分（すなわち、１／４サイクルでなく１／２サイクル）で振動する。１つの実施形態では、ビット４８は、入力開始値に基づいてあらかじめ設定した回数で振動するように構成されている。このように、３つのビット４４、４６、および４８の０と１の間の振動が、波形の第１のパルスの幅を定義する。
【００２５】
１つの実施形態では、残りのビット５０、５２、５４、５６、５８は、動作中、所望の数のサイクルを実施するために使用される。例えば、図示された実施形態では、最下位ビット５８は、１６サイクルを符号化するために使用することができ、生成される波形は最大で１６パルスを有することができることを意味する。したがって、８ビットカウンタ４２全体は、様々なパルス幅およびパルス数の、２５６の異なる波形を構成することができる。波形の生成は、カウンタが０、または場合によってはいくつかの他の終了値に達したとき、完了したとみなすことができる。他の終了値が０でない場合、これは最終的なパルス幅を制限する効果を有する。
【００２６】
図５および６は、図４に示す例示的な８ビットカウンタ４２が、どのように波形を生成するように動作することができるかを示す。図５は、様々な送信波形サイクル長さ６４を生成するように例示的な初期値６２が例示的な８ビット波形カウンタ４２に入力されるとき、ユニポーラパルサーと併せて生成することができる、可能な波形出力６０を示す。波形６０の中央周波数は、波形カウンタ４２を作動するクロック周波数によって、大部分が決定される。１つの実施形態では、ユニポーラパルサートランジスタが、動作中、１つのハイ値（例えば、＋６０ボルト）および１つのロー値（例えば、０ボルト）をプルし、動作開始後、０ボルトに戻ることができるように構成されている。しかし、以下でより詳細に説明するように、プルロートランジスタまたはバイポーラトランジスタを、８ビットカウンタ４２と併せて使用することもできることに留意されたい。
【００２７】
初期値６２Ａから生成される第１の例示的な波形６０Ａは、定義された幅の単一パルスである。この例では、生成される波形は、カウンタが０にカウントダウンすると、波形カウンタ４２の第３のビット４８の値によって駆動される。サイクル数６４Ａがサイクル６４Ｂに１／８だけ増加すると、８ビットカウンタ４２の最下位ビット４４の初期値は０から１に変化し、波形６０Ｂで生成されるパルスは、波形６０Ａと幅は同じであるが開始時間が遅い。同様に、サイクル数６４Ｂがサイクル数６４Ｃに１／８だけ増加すると、８ビットカウンタ４２の最下位ビット４４は１から０に変化し、次のビット４６は０から１に変化し、波形６０Ｃで生成されるパルスは、波形６０Ｂおよび６０Ａと幅は同じであるが開始時間が遅い。波形６０Ｄおよび６０Ｅにも、初期値が６２Ｄおよび６２Ｅ、サイクル数が６４Ｄおよび６４Ｅで同じパターンが続き、図に示す各連続波形は、初期値の違いにより、前の波形に対して遅延した時間に始まる。初期値６２Ｆでは、生成される波形６０Ｆは、別の波形ピークを反映し始めている。初期値が６２Ｆから６２Ｇに変化し、サイクル数が６４Ｆから６４Ｇに変化すると、新しい波形ピークの幅は、波形６０Ｆと比較して波形６０Ｇでは増加する。波形６０Ｈおよび６０Ｉにも、初期値が６２Ｈおよび６２Ｉ、サイクル数が６４Ｈおよび６４Ｉで同じパターンが続き、各連続波形は１／８サイクルだけ長さが延びる。波形６０Ｉは初期値６２Ｉに対応し、幅が等しい２つのピークが生成されることになる。このように、初期値６２は、ユニポーラパルサーによって生成される波形６０のパルス幅およびパルス数を指定する。
【００２８】
図６は、８ビット波形カウンタ４２に例示的な初期値６８が入力されるとき、バイポーラパルサーと併せて生成することができる例示的な波形出力６６を示す。１つの実施形態では、図示されているように、バイポーラトランジスタが、動作中、１つのハイ値（例えば、＋６０ボルト）および１つのロー値（例えば、−６０ボルト）をプルし、動作開始後、０ボルトに戻ることができるように構成されている。サイクル数７０Ａの間に初期値６８Ａから生成される第１の例示的な波形６６Ａは、定義された幅の第１の上昇パルスおよび等しい幅の第１の下降パルスからなる。サイクル数７０Ａがサイクル数７０Ｂに１／８だけ増加すると、８ビットカウンタ４２の最下位ビット４４は０から１に変化し、生成される波形６６Ｂの長さは１／８サイクルだけ増加し、波形６６Ａと比較して、波形６６Ｂのパルスの先頭に別の短い下降ピークがある。同様に、サイクル数７０Ｂがサイクル数７０Ｃに１／８だけ増加すると、８ビットカウンタ４２の最下位ビット４４は１から０に変化し、次のビット４６は０から１に変化し、波形６６Ｃの先頭の下降パルスは波形６６Ｂと比較して幅が広くなる。
【００２９】
上述のように、波形６６Ｄおよび６６Ｅにも、初期値が６８Ｄおよび６８Ｅ、サイクル数が７０Ｄおよび７０Ｅで同じパターンが続き、先頭の下降ピークは波形６６Ｅで最大幅まで広くなる。初期値６８Ｆでは、波形６６Ｆは別の先頭の上昇ピークを反映し始めている。この別の上昇ピークの幅は、初期値６８Ｆ、６８Ｇ、６８Ｈおよび６８Ｉを使用することによって、波形６６Ｉで完全な２つのサイクル波形が生成されるように、増分的に増加することができる。このように、初期値６８は、バイポーラトランジスタによって生成される波形６８の上昇および下降パルスのパルス幅および数を指定する。言い換えると、初期値６８は生成される波形６８の帯域幅および中央周波数を決定する。
【００３０】
本明細書に図示された実施形態では、生成される波形の前半のサイクルのパルス幅はカウンタによって決定することができ、波形はその後あらかじめ定められた周波数で振動する。しかし、他の実施形態では、より高度なパルサー素子を本開示の態様と併せて使用して、生成される波形に対して、より高度な制御を行うことができることに留意されたい。例えば、１つの実施形態では、５つの電圧レベル（例えば、−６０Ｖ、−３０Ｖ、０Ｖ、３０Ｖ、６０Ｖ）をプルすることが可能なパルサーを使用して、生成される波形の形状に対して、より高度な制御を行うことができる。そのような実施形態では、各パルスの幅および特定の電圧で波形が維持される時間の長さを制御することができる。この実施形態では、図２に示す実施形態で波形カウンタ３６と微調遅延ユニット３８との間に配置することができる、補助カウンタを含む必要性を生じることがある。ある実施形態では、補助カウンタは、各半サイクルの幅を別個に記憶することができ、５つの電圧レベルがそれぞれ維持される長さをデジタル符号化することができる。これはランレングス符号化波形生成法とみなされる。
【００３１】
図７は、波形発生器２６内に配置することができ、その入力を波形カウンタ３６から、すなわち１／２サイクルのビット４８から受信することができる、例示的な微調遅延ユニット７２を示す。図の実施形態では、図示された微調遅延ユニット７２は、８つのフリップフロップ７４、７６、７８、８０、８２、８４、８６、８８を備えたシリアル入力シリアル出力シフトレジスタとして機能する８ビットチェーンである。しかし、代替実施形態では、より多いまたはより少ない遅延段をチェーンに使用することができ、または代替遅延方法では、コンデンサのチェーンなどを使用することができることに留意されたい。符号化された波形信号は、微調遅延ユニット７２のデータ入力９０に送られる。フリップフロップ７４、７６、７８、８０、８２、８４、８６、８８と平行して送られるクロック信号９２は、入力したデータ信号を、隣接するフリップフロップから次のフリップフロップに移動するようにトリガする。このように、フリップフロップ出力１１０、１１２、１１４、１１６、１１８、１２０、１２２は、入力データ信号の時間遅延バージョンを表す。
【００３２】
図８は、動作中、パルサー３２によって送信することができる複数の時間遅延波形を生成するように、図７のフリップフロップチェーン７２をどのように使用することができるかを示す。図示された実施形態では、微調遅延入力９０がデジタルシーケンス００１１００００１１１１００として表され、波形１２６としても示されている。デジタルシーケンス００１１００００１１１１００がフリップフロップチェーン７２を通して順次送信されると、微調遅延ユニットによって波形１２８、１３０、１３２、１３４の時間遅延バージョンが生成され、振動子ＭＵＸに利用可能となる。例えば、参照符号１３６で示されているＴ０は、図７のフリップフロップ出力１１０から利用可能な波形に対応する。同様に、参照符号１３８で示されているＴ１は、図７のフリップフロップ出力１１２から利用可能な波形に対応する。したがって、参照符号１４０で示されているＴ２、および参照符号１４２で示されているＴ３は、フリップフロップ出力１１４および１１６から利用可能な波形にそれぞれ対応する。他の実施形態では、より多いまたはより少ないトランジスタをサブアレイにすることができ、より長いまたはより短い微調遅延入力をフリップフロップチェーン７２を通して送信することができることに留意されたい。
【００３３】
上記はプローブ１２で実施することができる波形生成の様々な態様に関するが、ある実施形態では、プローブ１２内に設けられた１つまたは複数のＡＳＩＣなど、他の特徴もプローブ１２の一部として示すことができる。例えば、図９は、使用中、超音波プローブ１２内に位置する電子機器の熱保護を確保するために、コンピュータで実施されるアルゴリズムまたはハードウェア制御ループとして設けることができる制御論理１６０を示す。制御論理１６０の１つのそのような実施形態では、ブロック１６２で示すように、制御装置は、ＡＳＩＣの接合部温度があらかじめ設定した閾値を超えるかどうかを検査することができる。例えば、いくつかの実施形態では、ＡＳＩＣ上の回路は、プローブ１２またはＡＳＩＣ自体の過熱を避けるために、接合部温度をモニタすることができる。１つの実施形態では、閾値は、約１０５℃から１２５℃、または他の適切な値に設定することができる。制御装置が接合部温度がこの閾値を超えていることを検出した場合、ブロック１６４で示すように、プローブ１２内のパルサー３２が停止され、ブロック１６６で示すように、接合部エラーが主システム制御装置に報告される。接合部温度が閾値より低い場合、制御装置は、次いで、ブロック１６８で示すように、すべてのシステム電力供給が検出されたか検査することができる。この低電圧ロックアウト（ＵＶＬＯ）検査は、電子機器の誤動作または損傷を招くことがある電源供給不足が特定される可能性を、システム損傷が起きる前に防ぐことができる。電源供給が不足した場合、ブロック１７０で示すように、プローブ１２内のパルサー３２は停止され、ブロック１７２で示すように、ＵＶＬＯエラーが主制御装置に報告される。
【００３４】
すべての電源供給が検出された場合、制御装置は、ブロック１７４で示すように、推定消費電力レジスタが閾値を超えるかどうかを検査する。例えば、１つの実施形態では、推定消費電力レジスタは、所定の時間間隔で（例えば、４０ナノ秒ごと）振動子の熱状態を示す、推定または測定パラメータと相関する量だけ増加する、デジタルカウンタとすることができる。例えば、推定消費電力レジスタは、供給電圧に対応することができる、パルサーによって放散されると推定される電力に対応する量だけ、あるいは、実際の供給電圧の測定値に対応する量だけ増加することができる。さらに、推定消費電力レジスタは、時間の経過とともに自然の熱放散を刺激するように定期的にドレインされる（例えば、あらかじめ設定した時間間隔で、一定の値を引くことができる）。このように、レジスタは、推定される瞬間的な温度レベルまたは熱状態を表す。推定消費電力レジスタが閾値を超える場合、ブロック１７６で示すように、プローブ１２内のパルサー３２が停止され、ブロック１７８で示すように、電力過剰エラーが主制御装置に報告される。制御装置は、動作中、ブロック１６２、１６８、および１７４を繰り返し、プローブ１２内に位置する電子機器に熱損傷が起きないよう継続的に確認する。
【００３５】
本明細書は、本発明を開示するために最良の実施形態を含む例を使用し、また、当業者が、デバイスまたはシステムの作製および使用、ならびに援用された方法の実施を含めて、本発明を実施できるようにするために使用される。本発明の特許可能な範囲は特許請求の範囲によって定義され、当業者が思い付く他の例を含むことができる。そのような他の例は、特許請求の範囲に記載された字義通りの用語と異ならない構成要素を含む場合、または特許請求の範囲に記載された字義通りの用語とそれほど異ならない均等な構成要素を含む場合、特許請求の範囲内に含まれるとみなされる。
【符号の説明】
【００３６】
１０  超音波データ取得システム
１２  超音波プローブ
１４  イメージングシステム
１６  データ／双方向管路
１８  第１の端末
２０  第２の端末
２２  サブアレイ
２４  振動子
２６  波形発生器
２８  マルチプレクサ（ＭＵＸ）
３２  パルサー
３４  バルク遅延カウンタ
３６  波形カウンタ
３８  微調遅延ユニット
４０  ランレングス符号器（ＲＬＥ）
４２  ８ビット波形カウンタ
４４  ビット
４６  ビット
４８  ビット
５０  ビット
５２  ビット
５４  ビット
５６  ビット
５８  ビット
６０  波形
６２  初期値
６４  波形サイクル長さ／数
６６  波形
６８  初期値
７０  サイクル数
７２  フリップフロップチェーン
７４  フリップフロップ
７６  フリップフロップ
７８  フリップフロップ
８０  フリップフロップ
８２  フリップフロップ
８４  フリップフロップ
８６  フリップフロップ
８８  フリップフロップ
９０  データ入力／微調遅延入力
９２  クロック信号
１１０  フリップフロップ出力
１１２  フリップフロップ出力
１１４  フリップフロップ出力
１１６  フリップフロップ出力
１１８  フリップフロップ出力
１２０  フリップフロップ出力
１２２  フリップフロップ出力
１２６  波形
１２８  波形
１３０  波形
１３２  波形
１３４  波形
１３６  Ｔ０
１３８  Ｔ１
１４０  Ｔ２
１４２  Ｔ３
１６０  制御論理
１６２  判断：ＡＳＩＣの接合部温度があらかじめ設定した閾値を超える
１６４  パルサーを停止する
１６６  接合部エラーを報告する
１６８  電力供給を検出する
１７０  パルサーを停止する
１７２  ＵＶＬＯエラーを報告する
１７４  判断：推定消費電力レジスタが閾値を超えている
１７６  パルサーを停止する
１７８  電力過剰エラーを報告する
【図１】
2011056258.tif 000003
【図２】
2011056258.tif 000004
【図３】
2011056258.tif 000005
【図４】
2011056258.tif 000006
【図５】
2011056258.tif 000007
【図６】
2011056258.tif 000008
【図７】
2011056258.tif 000009
【図８】
2011056258.tif 000010
【図９】
2011056258.tif 000011