(57)【要約】【課題】  １μｍ以上の開口径を有する高アスペクト比のＴＳＶホールＨがパターニング形成された処理対象物に対して、被覆性よく成膜できるスパッタリング方法を提供する。【解決手段】  真空チャンバ１内に処理対象物と、処理対象物に形成しようとする金属膜に応じて作製されたターゲット２とを対向配置し、処理対象物の全面に亘って垂直な磁場が作用するように垂直磁場を発生させ、この真空チャンバ内にスパッタガスを導入し、ターゲットに所定の電力を投入して真空チャンバ内にプラズマを形成してターゲットをスパッタリングし、処理対象物に高周波バイアス電力を投入してターゲットからのスパッタ粒子やプラズマ中で電子で電離したイオンを引き込むようにしたものにおいて、前記バイアス電力を、２００〜６００Ｗの範囲とする。【選択図】  図１
2011256441.tif 000002
【特許請求の範囲】
【請求項１】
処理対象物を、１μｍ以上の開口径を有する微細ホールがパターニング形成されたものとし、これらホールを含む処理対象物の表面全体に亘って金属膜を成膜するためのスパッタリング方法であって、
真空チャンバ内に処理対象物と、処理対象物に形成しようとする金属膜に応じて作製されたターゲットとを対向配置し、
処理対象物の全面に亘って垂直な磁場が作用するように垂直磁場を発生させ、
この真空チャンバ内にスパッタガスを導入し、ターゲットに所定の電力を投入して真空チャンバ内にプラズマを形成してターゲットをスパッタリングし、
処理対象物に高周波バイアス電力を投入してターゲットからのスパッタ粒子やプラズマ中で電子したスパッタ粒子のイオンを引き込むようにしたものにおいて、
前記バイアス電力を、２００〜６００Ｗの範囲としたことを特徴とするスパッタリング方法。
【請求項２】
前記ターゲットとしてＣｕを用い、ターゲットのスパッタ面前方の空間にプラズマ雰囲気を形成した後、スパッタガスの導入を停止して低圧下で自己放電させてＣｕ膜を成膜することを特徴とする請求項１記載のスパッタリング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造工程において金属膜を成膜するためのスパッタリング方法に関する。
【背景技術】
【０００２】
近年、半導体装置の実装技術の一つとして、3次元に積層したシリコンダイをビアホールによって相互接続するシリコン貫通電極（ＴＳＶ：Through Silicon Via）技術が注目を集めている。ＴＳＶは、従来の微細ホールと比較してパターンサイズ（例えば、開口径が１０μｍ）が大きく、アスペクト比が５以上となることがある。このＴＳＶによれば、例えば結線空間のためにパッケージの縦横を広げることができ、従来のものと比較して実装パッケージをより小さくかつ薄くできる等の利点がある。
【０００３】
従来、半導体装置の製造工程において、微細ホールに対してカバレッジよくＣｕシード層を成膜する方法として、ＰＶＤ法がよく用いられる（特許文献１参照）。
【０００４】
ＰＶＤ法では、プラズマ中のＡｒイオンや金属イオンがターゲット面に衝突し、そのターゲット表面から金属原子やイオンが放出され、バイアス電力（例えば、５０Ｗ）が投入されている基板に向かってかつ直進性を持って引き込まれて付着、堆積し、Ｃｕシード層が形成される。
【０００５】
ところで、開口径が０．１μｍ以下の微細ホールにカバレッジよくＣｕ層を形成する場合の従来例のスパッタリング方法では、微細ホールの開口部に生じるオーバーハングを効率的に抑制する等のため、高周波電源Ｅ３からのバイアス電力も５０〜１５０Ｗ程度に設定されていた。そして、このような従来例のスパッタリング法をそのまま適用して、開口径が１μｍ以上でアスペクト比が５以上であるＴＳＶホールに対してＣｕ膜を成膜すると、ＴＳＶホールの底部まで進入する金属原子の量が少なくなって、ＴＳＶホール内に堆積する金属の成膜レートが低くなる。
【０００６】
このため、成膜時間を長くして、微細ホールの底部に十分な厚膜でＣｕシード膜が形成されるようにすることが考えられる。然し、成膜時間が著しく長くなって生産性が低下する不具合が生じる。
【特許文献１】特開２００２−８０９６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、以上の点に鑑み、ＴＳＶのような高アスペクト比のホールに対して被覆性よく、かつ、高い成膜レートで所定の金属膜を成膜できるスパッタリング方法を提供することをその課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明は、処理対象物を、１μｍ以上の開口径を有するホールがパターニング形成されたものとし、これらホールを含む処理対象物の表面全体に亘って金属膜を成膜するためのスパッタリング方法であって、真空チャンバ内に処理対象物と、処理対象物に形成しようする金属膜に応じて作製されたターゲットとを対向配置し、処理対象物の全面に亘って垂直な磁場が作用するように垂直磁場を発生させ、この真空チャンバ内にスパッタガスを導入し、ターゲットに所定の電力を投入して真空チャンバ内にプラズマを形成してターゲットをスパッタリングし、処理対象物に高周波バイアス電力を投入してターゲットからのスパッタ粒子やプラズマ中で電子したスパッタ粒子のイオンを引き込むようにしたものにおいて、前記バイアス電力を、２００〜６００Ｗの範囲としたことを特徴とする。
【０００９】
本発明により、ターゲットのスパッタリングにより生じた金属原子や電離した金属イオンが、処理対象物へと一層高い指向性を持ってかつ強い直進性を持って、ホールの底部まで引き込まれるようになる。このため、ホール底部の成膜レートが向上する。しかも、ホール底部に一旦付着、堆積した金属膜が、それと同時に引き込まれたＡｒイオン（金属イオン）等により逆スパッタされ、この逆スパッタされた金属原子が、微細ホールの側壁下部を含む側壁全体に亘って付着、堆積するようになる。その結果、ホールの内部をその全体に亘って所定膜厚で被覆性良くかつ短時間で成膜できるようになる。なお、２００Ｗより低いバイアス電力では、微細ホールの側壁部での成膜レートが遅くなり、また、６００Ｗを超えると、逆スパッタ量が多くなり過ぎて、逆に微細ホール底部の成膜レートが遅くなるという問題があるため、バイアス電力を２００〜６００Ｗの範囲にすることが望ましい。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態によるスパッタリング装置の模式的断面図。
【図２】スパッタリング装置を用いて成膜したときの状態を模式的に説明する図。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、処理対象物を、シリコン層に開口径が１μｍ以上でアスペクト比が５以上であるＴＳＶホールを形成したものとし、このＴＳＶホール内にＣｕ膜を形成する場合を例として本発明の実施形態のスパッタリング方法を説明する。
【００１２】
図１を参照して、ＳＭは、本実施形態のスパッタリング方法による成膜が可能なスパッタリング装置である。このスパッタリング装置ＳＭは、真空雰囲気の形成が可能な真空チャンバ１を備え、真空チャンバ１の天井部にカソードユニットＣが取付けられている。以下においては、図１中、真空チャンバ１の天井部側を向く方向を「上」とし、その底部側を向く方向を「下」として説明する。
【００１３】
カソードユニットＣは、ターゲット２と、このターゲット２の上方に配置された磁石ユニット３とから構成されている。ターゲット２はＣｕ製であり、処理対象物Ｗの輪郭に応じて、公知の方法で平面視円形や矩形に形成されたものである。なお、ターゲット２は、処理対象物に形成しようとする金属膜に応じて適宜選択でき、例えばＴｉやＴａ、Ｃｏ、Ｎｉ、Ｗ製とすることができる。ターゲット２は、図示省略のバッキングプレートに装着した状態で、そのスパッタ面を下方にして絶縁体Ｉを介して真空チャンバ１に取り付けられる。また、ターゲット２はスパッタ電源たるＤＣ電源Ｅ１に接続され、スパッタ中、ターゲット２に負の直流電位が印加される。
【００１４】
ターゲット２の上方に配置される磁石ユニット３は、ターゲット２のスパッタ面２ａの下方空間に磁場を発生させ、スパッタ時にスパッタ面２ａの下方で電離した電子等を捕捉してターゲット２から飛散したスパッタ粒子を効率よくイオン化する公知の構造を有するものであり、ここでは詳細な説明を省略する。
【００１５】
真空チャンバ１内には導電性を有するアノードシールド４が配置されている。アノードシールド４は、ターゲット２の周囲を覆って下方に延びる筒状の部材である。アノードシールド４は通常グランドに接続するが、他のＤＣ電源Ｅ２に接続し正の電位を印加してもよい。この場合、アノードシールド４は、イオン化したスパッタ粒子のイオンを反射し、強い直進性を持って基板Ｗへと放出されることをアシストする。
【００１６】
真空チャンバ１の底部には、カソードユニットＣに対向させてステージ５が配置され、処理対象物Ｗが位置決め保持されるようになっている。ステージ５は高周波電源Ｅ３に接続され、スパッタ中、ステージ５、ひいては基板Ｗにバイアス電位が印加され、特にスパッタ粒子のイオンを基板Ｗに積極的に引き込む役割を果たす。
【００１７】
真空チャンバ１の側壁には、アルゴン等の希ガスたるスパッタガスを導入するガス管６が接続され、このガス管６がマスフローコントローラ６ａを介して図示省略のガス源に連通する。そして、これらの部品がガス導入手段を構成し、流量制御されたスパッタガスが真空チャンバ１内に導入できる。
【００１８】
また、真空チャンバの側壁には、リング状のヨーク７１に導線７２を巻回してなる上コイル７ｕと下コイル７ｄとが上下方向に所定間隔を存して設けられ、電源Ｅ４から両コイル７ｕ、７ｄに通電できるようになっている。そして、ターゲット２のスパッタリングにより生じたスパッタ粒子が垂直磁場の影響で失活せずに、効率よく基板全面に亘って到達し、かつ、ターゲット２のスパッタ面２１及び処理対象物Ｗ全面に亘って垂直な磁力線ＭＦが所定間隔で通るように下向きの垂直磁場が発生するようになっている。なお、コイルの個数は上記に限定されるものではなく、また、上コイル７ｕと下コイル７ｄとの間の距離、導線７２の径や巻数は、例えばターゲット２のスパッタ面２１の面積、ターゲット２と基板Ｗとの間の距離、電源装置Ｅ４の定格電流値や発生させようとする磁場強度（ガウス）に応じて適宜設定される。
【００１９】
真空チャンバ１の底部には、ターボ分子ポンプやロータリポンプなどからなる図示省略の真空排気装置に通じる排気管８が接続されている。上記スパッタリング装置ＳＭは、マイクロコンピュータやシーケンサ等を備えた公知の制御手段９を有し、制御手段９により上記各電源Ｅ１〜Ｅ４の作動、マスフローコントローラ６ａの作動や真空排気装置の作動等を統括管理するようになっている。
【００２０】
次に、上記スパッタリング装置ＳＭを用いた処理対象物Ｗへのスパッタリング方法を説明する。先ず、あらかじめ、真空排気手段を作動させて真空チャンバ１内を所定の真空度（例えば、１０−５Ｐａ）まで真空引きしておく。ステージ５に処理対象物Ｗをセットした後、電源Ｅ４により上コイル７ｕ及び下コイル７ｄに通電し、ターゲット２及び処理対象物Ｗ全面に亘って下向きの垂直な磁力線ＭＦが所定間隔で通るように垂直磁場を発生させる。そして、真空チャンバ１内にマスフローコントローラ６ａを制御してアルゴンガス（スパッタガス）を所定の流量で導入し、ＤＣ電源Ｅ１よりターゲット２に負の電位を持つ所定電力を投入して放電させ、真空チャンバ１内にプラズマ雰囲気を形成する。
【００２１】
また、Ａｒガスによるプラズマ雰囲気の形成後すぐに、マスフローコントローラ６ａによりスパッタＡｒガスの導入を停止して、自己放電プラズマを形成してもよい。
【００２２】
これにより、プラズマ中のＡｒイオンまたはＣｕイオンがターゲット２のスパッタ面２１に衝突してスパッタされ、ターゲット２からＣｕ原子やＣｕイオンが飛散し、アノードシールド４にて反射されたＣｕ原子や電離したＣｕイオンが、ターゲット２から処理対象物Ｗに向かって放出される。
【００２３】
このとき、処理対象物Ｗの全面に亘って垂直に発生させた磁束ＭＦと、高周波電源Ｅ３により処理対象物Ｗに所定のバイアス電力により、ターゲット２のスパッタリングにより生じたＣｕ原子や電離したＣｕイオンが、処理対象物Ｗへと一層高い指向性を持ってかつ強い直進性を持って、ホールＨの底部Ｈｂまで引き込まれるようになる。
【００２４】
これにより、底部Ｈｂの成膜レートが向上する。しかも、微細ホールＨの底部Ｈｂに一旦付着、堆積したＣｕ膜が、それと同時に引き込まれたＡｒイオン等により逆スパッタされ、この逆スパッタされたＣｕが、ホールＨの側壁Ｈｓ下部を含む、この側壁Ｈｓ全体に亘って付着、堆積するようになる。その結果、ホールＨの内部をその全体に亘って所定膜厚で被覆性良くかつ短時間で成膜できるようになる（図２参照）。なお、２００Ｗより低い電圧では、ホールＨの側壁Ｈｓでの成膜レートが遅くなり、また、６００Ｗを超えると、逆スパッタ量が多くなり過ぎて、逆にホールＨの底部Ｈｂの成膜レートが遅くなるという問題があるため、バイアス電力は２００Ｗ〜６００Ｗの範囲内に設定するのが望ましい。
【００２５】
次に、以上の効果を確認するために、図１に示すスパッタリング装置ＳＭを用いて以下の実験を行った。処理対象物Ｗとして、シリコン層内に開口径が  ５μｍ、アスペクト比が１０のパターニング形成されたものを用意した。そして、ターゲット２として高純度のＣｕ製ターゲットを用いてＣｕ膜を形成することとした。スパッタ条件として、ターゲット２と処理対象物Ｗとの間の距離を、４００ｍｍ、電源Ｅ１からターゲット２への投入電力１８ｋＷ、電源Ｅ２からアースシールドへの投入電圧を３０Ｖ、スパッタガスの導入量を２０ｓｃｃｍ、スパッタ時間を６０ｓｅｃに設定した。また、上コイル７ｕ及び下コイル７ｄへの通電電流を１５Ａとして下向きの垂直磁場を発生させるようにした。
【００２６】
そして、実験１では、成膜中、スパッタガスを導入したまま、高周波電源Ｅ３から投入するバイアス電力を０〜１２００Ｗの範囲の所定値に設定して処理対象物に成膜をした。他方、実験２では、真空チャンバ１内にプラズマ雰囲気を形成した後、スパッタガスの導入を停止し、高周波電源Ｅ３から投入するバイアス電力を０〜１２００Ｗの範囲の所定値に設定して処理対象物に成膜をした。
【００２７】
【表１】
2011256441.tif 000003
【００２８】
【表２】
2011256441.tif 000004
【００２９】
表１及び表２は、上記条件で処理対象物に成膜したときの微細ホールＨの底部Ｈｂ及び側壁Ｈｓの膜厚を示すものである。なお、表中、◎は、１２ｎｍより厚い膜厚  、○は、１０ｎｍより厚い膜厚、△は、８ｎｍより厚い膜厚、×は、８ｎｍ以下を意味する。これによれば、実験１では、２００Ｗ〜６００Ｗとの範囲では、ホールＨの底部Ｈｂ、側壁Ｈｓ共、８ｎｍ以上の膜厚で成膜できていることが判る。このとき、基板全体に亘って同等の膜厚が得られていることも確認できた。また、実験２では、２００Ｗ〜８００Ｗとの範囲で、ホールＨの底部Ｈｂ、側壁Ｈｓ共、１０ｎｍ以上の膜厚で成膜でき、実験１のものより一層高い成膜レートでＣｕ膜を成膜できることが判る。
【００３０】
また、実験１、実験２共、成膜後、微細ホールには、十分な大きさの開口径が保持されており（つまり、後工程で例えばメッキ処理が行われるような場合に、その処理を阻害することのない開口径）、オーバーハングが問題とならないことが確認できた。なお、実験２において、バイアス電圧を３００Ｗに設定したときのカバレッジ率は、約３％であり、これは、垂直磁場を発生させず、かつ、高周波電源Ｅ３からのバイアス電力を５０Ｗに設定した従来のもの（カバレッジ１％）と比較して、３００％向上することが確認された。
【符号の説明】
【００３１】
ＳＭ…スパッタリング装置、１…真空チャンバ、２…ターゲット、６…ガス管、７ｕ、７ｄ…コイル（垂直磁場発生手段）、Ｃ…カソードユニット、Ｅ１〜Ｅ４…電源、ＭＦ…磁束、Ｗ…処理対象物、Ｈ…微細ホール。
【図１】
2011256441.tif 000005
【図２】
2011256441.tif 000006