(57)【要約】      （修正有）【課題】金属板を両面に接合したセラミック基板からなる絶縁基板の一方の面に半導体素子を、他方の面に金属製の放熱板を鉛フリーはんだを介して接合した半導体装置において、基板サイズの小型化を達成し、鉛フリーはんだの使用によっても、ボイドに因る放熱性の低下を防止しながらはんだの熱応力を低減して耐久性向上を図る。【解決手段】半導体素子Ｓ，Ｓ′は、一枚の絶縁基板Ｐに対し同種の半導体素子が２個以上は搭載されないようにして、絶縁基板Ｐに接合され、第２金属板Ｍ２の放熱板Ｂとの対向面の面積Ａが、半導体素子Ｓ，Ｓ′の総面積Ａｔの１〜２．５倍に設定される。【選択図】図２
2011155227.tif 000002
【特許請求の範囲】
【請求項１】
セラミック基板（Ｃ）の両面に導電性の第１，第２金属板（Ｍ１，Ｍ２）を各々接合してなる少なくとも１枚の絶縁基板（ＰＡ，ＰＢ）と、該絶縁基板（ＰＡ，ＰＢ）における第１金属板（Ｍ１）の外面に第１はんだ（Ｈ１）を介して接合される少なくとも１個の半導体素子（Ｓ，Ｓ′）と、該絶縁基板（ＰＡ，ＰＢ）における第２金属板（Ｍ２）の外面に第２はんだ（Ｈ２）を介して接合される金属製の放熱板（Ｂ）とを少なくとも備えた半導体装置であって、
前記第１はんだ（Ｈ１）及び前記第２はんだ（Ｈ２）が何れも鉛フリーはんだ材で構成されるものにおいて、
前記半導体素子（Ｓ，Ｓ′）は、１枚の絶縁基板に対し同種の半導体素子が２個以上は搭載されないようにして、前記絶縁基板（ＰＡ，ＰＢ）に接合され、
前記第２金属板（Ｍ２）の前記放熱板（Ｂ）との対向面の面積（Ａ）が、前記半導体素子（Ｓ，Ｓ′）の総面積（Ａｔ）の１〜２．５倍に設定されることを特徴とする、半導体装置。
【請求項２】
前記絶縁基板（ＰＡ，ＰＢ）の面積が４００ｍｍ2 以下に設定されることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記請求項１又は２に記載の半導体装置の製造方法であって、
前記絶縁基板（ＰＡ，ＰＢ）の第１金属板（Ｍ１）外面に薄板状の前記第１はんだ（Ｈ１）を介して前記半導体素子（Ｓ，Ｓ′）を接合する処理と、同絶縁基板（ＰＡ，ＰＢ）の第２金属板（Ｍ２）外面に薄板状の前記第２はんだ（Ｈ２）を介して前記放熱板（Ｂ）を接合する処理とをリフロー炉内で同一の加熱条件で同時に実行するリフロー工程を含んでおり、
そのリフロー工程では、前記リフロー炉内を１０００Ｐａ以下に減圧することを特徴とする、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板の両面に導電性の第１，第２金属板を各々接合してなる少なくとも１枚の絶縁基板と、該絶縁基板における第１金属板の外面に第１はんだを介して接合される少なくとも１個の半導体素子と、該絶縁基板における第２金属板の外面に第２はんだを介して接合される金属製の放熱板とを少なくとも備えた半導体装置に関する。
【背景技術】
【０００２】
上記半導体装置、例えばパワーモジュールにおいては、半導体素子で発生した熱をはんだや絶縁基板、放熱板を介して外部にスムーズに放熱できるようにしなければ、半導体素子が過熱し、性能劣化や耐久性低下の要因となることがある。そのため、このようなパワーモジュールのはんだに要求される機能としては、電気的な接続機能や、半導体素子及び放熱板を絶縁基板に固着する機能は勿論のこと、半導体素子で発生した熱を放熱板側に放熱する機能が挙げられる。また特にモータ駆動制御システム等に用いられるパワーモジュールのはんだにおいては、高出力化に伴い、十分な耐久性と放熱性が要求されるものとなっている。
【０００３】
ところで斯かるパワーモジュールにおいて、従来は、鉛系はんだや錫鉛系共晶はんだを使用していたが、近年は、環境保護のために、はんだ材の鉛フリー化が進められている（下記の特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４２０７８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが鉛フリーはんだは、鉛系や錫鉛系のはんだと比べて濡れ性に劣り、はんだ中にボイド（はんだの溶融過程で発生し、固化後も残る空孔）が多く生じることが懸念される。このボイドが、半導体素子で発生した熱の放熱経路中に存在すると、はんだ本来の放熱機能を阻害して半導体素子が過熱し熱破壊を起こす可能性がある。
【０００６】
そこで、ボイド除去のために、はんだをその高温溶融過程で真空状態に曝してボイドが溶融はんだ中より抜け易くすることも考えられるが、このような手法を採っても、はんだ接合面積が大きい場合には、固化したはんだ中に大きなボイドが残ってしまう、といった第１の問題がある。
【０００７】
また鉛フリーはんだは、鉛系や錫鉛系のはんだと比べて硬くて延びが小さいため、放熱板とセラミック基板との間の熱膨張差から、はんだに大きな熱応力が発生し、実環境下での耐久性が劣る、といった第２の問題があり、従って、セラミック基板を用いる場合には、この熱応力を低減する工夫が要求される。
【０００８】
ところで一般に３相交流モータの駆動制御に用いられるパワーモジュールにはＵ・Ｖ・Ｗの都合３相があり、その各々の相に対応して上アーム・下アームの機能を個別に発揮する複数個の半導体素子（例えばＩＧＢＴ、ＦＷＤ）が単一の絶縁基板上にはんだで実装されることが従来普通に行われているが、このように単一の絶縁基板上に多数の半導体素子を実装したのでは、一枚の絶縁基板の基板サイズが大型化し、必然的にはんだ接合面積も増えて、上記したボイドの問題を解決できない。
【０００９】
またそのように単一の絶縁基板上に多数の半導体素子を実装したものでは、これに対応して放熱板と絶縁基板との間のはんだ接合面積も十分大きくする必要があるが、その場合には、はんだ接合面積の増加につれて熱歪みも増え、前記したような放熱板とセラミック基板との間の熱膨張差に起因した熱応力の問題が残ってしまう。
【００１０】
本発明は、かかる事情に鑑みてなされたものであり、簡単な構造で上記従来の問題を解決できるようにした半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１の発明は、セラミック基板の両面に導電性の第１，第２金属板を各々接合してなる少なくとも１枚の絶縁基板と、該絶縁基板における第１金属板の外面に第１はんだを介して接合される少なくとも１個の半導体素子と、該絶縁基板における第２金属板の外面に第２はんだを介して接合される金属製放熱板とを少なくとも備えた半導体装置であって、前記第１はんだ及び前記第２はんだが何れも鉛フリーはんだ材で構成されるものにおいて、前記半導体素子は、一枚の絶縁基板に対し同種の半導体素子が２個以上は搭載されないようにして、前記絶縁基板に接合され、前記第２金属板の前記放熱板との対向面の面積が、前記半導体素子の総面積の１〜２．５倍に設定されることを特徴とし、また請求項２の発明は、請求項１の前記特徴に加えて、前記絶縁基板の面積が４００ｍｍ2 以下に設定されることを特徴とする。
【００１２】
また請求項３の発明は、前記請求項１又は２に記載の半導体装置の製造方法であって、前記絶縁基板の第１金属板外面に薄板状の前記第１はんだを介して前記半導体素子を接合する処理と、同絶縁基板の第２金属板の外面に薄板状の前記第２はんだを介して前記放熱板を接合する処理とをリフロー炉内で同一の加熱条件で同時に実行するリフロー工程を含んでおり、そのリフロー工程では、前記リフロー炉内を１０００Ｐａ以下の低真空状態にすることを特徴とする。
【００１３】
本発明において、「同種の半導体素子」とは、同一の回路機能を有する半導体素子という意味であり、従って、本発明では、上アームの回路機能を各々有する二個以上の半導体素子が一枚の絶縁基板に搭載されることはなく、また下アームの回路機能を各々有する二個以上の半導体素子が一枚の絶縁基板に搭載されることもないが、異種の半導体素子、例えば上アームの回路機能を有する半導体素子と、下アームの回路機能を有する半導体素子とを一枚の絶縁基板に１個ずつ搭載することは可能である。
【発明の効果】
【００１４】
本発明によれば、半導体装置におけるセラミック製絶縁基板の両面の金属板と、半導体素子、放熱板との各間をそれぞれ接合する第１、第２はんだを何れも鉛フリーはんだ材で構成したものにおいて、半導体素子は、一枚の絶縁基板に対し同種の半導体素子が２個以上は搭載されないようにして、絶縁基板に接合されるので、同種の半導体素子の基板１枚当たりの設置個数を一個だけに限定したことで、基板サイズの小型化が達成可能となり、その上、第２金属板の放熱板との対向面の面積、即ち第２金属板と放熱板間の第２はんだによる接合面積が、半導体素子の総面積の１〜２．５倍に設定されるので、その第２はんだによる接合面積を、半導体素子から放熱板への放熱性能を阻害しない範囲で極力小さい面積に設定可能となる。従って、放熱板とセラミック基板との間の熱膨張差に因り第２はんだに発生する熱応力を効果的に低減できるため、延性が不十分な鉛フリーはんだの使用にも拘わらず、はんだの実環境下での耐久性を高めることができ、しかも此のように第２はんだによる接合面積を小さくできたことで、そのはんだ溶融過程で発生するボイドを効果的に除去できるため、鉛フリーはんだの使用によってもボイドに因る放熱性の低下を極力抑えることができる。
【００１５】
また特に請求項２の発明によれば、絶縁基板の面積が４００ｍｍ2 以下に設定されるので、はんだ溶融過程で、はんだ中に大きなボイドが発生するのをより効果的に防止でき、従って、半導体素子の熱を放熱板側に効率よく逃がすことができるため、半導体素子が過熱して熱破壊するのをより効果的に防止できる。
【００１６】
また特に請求項３の発明によれば、絶縁基板の第１金属板外面に薄板状の第１はんだを介して半導体素子を接合する処理と、同絶縁基板の第２金属板の外面に薄板状の第２はんだを介して放熱板を接合する処理とをリフロー炉内で同一の加熱条件で同時に実行するリフロー工程では、リフロー炉内を１０００Ｐａ以下に減圧するので、はんだ溶融過程で、はんだ中に大きなボイドが発生するのをより一層効果的に防止できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施例に係るパワーモジュールの要部平面図
【図２】図１の２−２線で見た断面模式図
【図３Ａ】半導体素子から放熱板への熱経路の熱抵抗と、各絶縁基板における第２はんだの接合面積Ａと半導体素子の総面積Ａｔとの面積比ｎ（＝Ａ／Ａｔ）との関係を実験より求めたグラフ
【図３Ｂ】前記熱抵抗の減少率と前記面積比ｎとの関係を示すグラフ
【図４Ａ】第２はんだの熱歪みと前記面積比ｎとの関係を実験より求めたグラフ
【図４Ｂ】前記熱歪みの減少率（即ち耐久性減少率）と前記面積比ｎとの関係を示すグラフ
【図５Ａ】第２はんだに発生したボイドの径と、半導体素子から放熱板への熱経路の熱抵抗との関係を、半導体素子のサイズ（１辺の長さ）をパラメータとして数値解析により求めたグラフ
【図５Ｂ】上記熱抵抗の増加率とボイド径との関係を示すグラフ
【図６Ａ】はんだの高温溶融過程での真空圧力とボイド径との関係を示すグラフ
【図６Ｂ】はんだの高温溶融過程での真空圧力とボイド径との関係を示すグラフ
【図７】大気圧下ではんだ付け処理を行う場合のボイド径と基板幅との関係を示すグラフ
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、添付の図面を参照しながら説明する。
【００１９】
先ず図１，図２において、半導体装置としてのパワーモジュールＰＭは、例えば窒化ケイ素などのセラミック材を主要材料とするセラミック基板Ｃの両面に第１，第２金属板としての第１，第２銅板Ｍ１，Ｍ２を各々一体的に接合してなる複数（図示例では一対）の絶縁基板ＰＡ，ＰＢと、各々の絶縁基板ＰＡ，ＰＢにおける第１銅板Ｍ１の外面に第１はんだＨ１を介して接合される少なくとも１個（図示例では２個ずつ）の半導体素子Ｓ，Ｓ′と、各々の絶縁基板Ｐにおける第２銅板Ｍ２の外面に第２はんだＨ２を介して接合される共通１個の銅製放熱板Ｂとを備えており、各はんだＨ１，Ｈ２は、何れも鉛フリーはんだ材で構成される。
【００２０】
前記絶縁基板ＰＡ，ＰＢの構造は、従来公知のＤＣＢ基板と基本的に同一であるが、本実施例では、各々の絶縁基板ＰＡ，ＰＢの面積が特に４００ｍｍ2 以下にそれぞれ設定されており、これにより、後述するように第２はんだＨ２中に大きなボイドが発生して半導体素子Ｓ，Ｓ′から放熱板Ｂ側への放熱性を損なう不具合を極力回避できるようにしている。また図示はしないが、半導体素子Ｓ，Ｓ′には、その相互間や、主回路と各素子間を電気的に接続するために多数の接続手段、例えばワイヤボンディングが施される。尚、前記接続手段としては、ワイヤボンディングの一部又は全部に代えて、例えばリボン状配線、ビームリード等の種々の接続手段を適宜に選定可能である。
【００２１】
また前記第１，第２はんだＨ１，Ｈ２としては、同種の（本実施例では同一の）鉛フリーはんだ材料、例えば、ＳｎＣｕ系、ＳｎＡｇ系またはＳｎＡｇＣｕ系の合金であって、添加物を全く含まないか、或いは含むとしてもその添加物がＮｉ、Ｃｏ又はＧｅのうちの少なくとも１つである安価な鉛フリーはんだ材料が使用されており、これには、耐久性を高めるための高価な添加材、例えばビスマスやインジウム等のレアメタルは添加されていない。それら鉛フリーはんだは、その溶融温度が錫鉛系共晶はんだの溶融温度よりも高く、また鉛系はんだの溶融温度よりも低い。
【００２２】
また前記半導体素子Ｓ，Ｓ′として、図示例では従来公知のパワー半導体素子、例えば、ＩＧＢＴ、ＦＷＤがそれぞれ使用され、そのうち特にＩＧＢＴよりなる半導体素子Ｓは、上アームの回路機能を発揮し、またＦＷＤよりなる半導体素子Ｓ′は、下アームの回路機能を発揮する。即ち、一対の絶縁基板ＰＡ，ＰＢの何れにも、上アームとして機能する半導体素子Ｓと、下アームとして機能する半導体素子Ｓ′とが一個ずつ搭載され、同種の半導体素子が１枚の絶縁基板ＰＡ（又はＰＢ）に２個以上搭載されることはない。
【００２３】
これにより、各々の絶縁基板ＰＡ，ＰＢにおいて基板サイズの小型化が達成できるため、各絶縁基板ＰＡ，ＰＢにおいてセラミック基板Ｃと放熱板Ｂとの間の熱膨張差に因り第２はんだＨ２に発生する熱応力を効果的に低減できる。即ち、セラミック基板Ｃと放熱板Ｂとの間の熱膨張差は、セラミック基板Ｃの基板サイズに比例して大きくなる一方で、第２はんだＨ２の上記熱応力は、セラミック基板Ｃと放熱板Ｂとの間の熱膨張差が大きくなるにつれて大きくなるため、本実施例のように基板サイズを小型化できれば、それだけ前記熱膨張差も小さくなって第２はんだＨ２の熱応力も低減できるものとなる。
【００２４】
また各絶縁基板ＰＡ，ＰＢにおいては、第２金属板Ｍ２の放熱板Ｂとの対向面の面積Ａ（即ち第２金属板Ｍ２と放熱板Ｂ間の第２はんだＨ２による接合面積）が、各絶縁基板ＰＡ，ＰＢ上に搭載した二個の半導体素子Ｓ，Ｓ′の総面積Ａｔの１〜２．５倍に設定されている。そのため、後述するように、各絶縁基板ＰＡ，ＰＢにおいて第２はんだＨ２による接合面積Ａを、半導体素子Ｓ，Ｓ′から放熱板Ｂへの放熱性能を阻害しない範囲で極力小さい面積に設定可能となり、これによっても、放熱板Ｂとセラミック基板との間の熱膨張差に因り第２はんだに発生する熱応力を効果的に低減できるため、延性が不十分な鉛フリーはんだの使用にも拘わらず、実環境下での耐久性を高めることができる。
【００２５】
次に各絶縁基板ＰＡ，ＰＢにおける第２はんだＨ２による接合面積Ａと、各絶縁基板ＰＡ，ＰＢ上に搭載した二個の半導体素子Ｓ，Ｓ′の総面積Ａｔとの面積比ｎ（＝Ａ／Ａｔ）が、半導体素子Ｓ，Ｓ′から放熱板Ｂへの放熱性及び第２はんだＨ２の耐久性に及ぼす影響について、図３Ａ，３Ｂ，４Ａ，４Ｂを参照して検討する。
【００２６】
図３Ａには、半導体素子Ｓ，Ｓ′から放熱板Ｂへの熱経路の熱抵抗と前記面積比ｎとの関係を実験より求めたグラフが示され、また図３Ｂには、上記熱抵抗の減少率と前記面積比ｎとの関係が示される。さらに図４Ａには、第２はんだＨ２の熱歪みと前記面積比ｎとの関係を実験より求めたグラフが示され、また図４Ｂには、上記熱歪みの増加率（即ち耐久性減少率）と前記面積比ｎとの関係が示される。
【００２７】
これらの実験結果において、図３Ａ，３Ｂによれば、前記面積比ｎが２．５倍を超えると熱抵抗の減少率が頭打ち傾向となって、放熱性に寄与する第２はんだＨ２の面積効果が減少し、また図４Ａ，４Ｂによれば、前記面積比ｎが２．５倍を超えると熱歪みの減少率が頭打ち傾向となって、はんだストレスの抑制（熱歪み低減）に寄与する第２はんだＨ２の面積効果が減少してしまうことが判明した。また面積比ｎが大きくなるほど、即ち第２はんだＨ２の接合面積を増やすほど基板サイズが大型化し、コスト増となる。以上を勘案して、本発明では、前記面積比ｎの上限を２．５倍と定めることとし、これにより、各絶縁基板ＰＡ，ＰＢにおいて、第２はんだＨ２による接合面積Ａを、半導体素子Ｓ，Ｓ′から放熱板Ｂへの放熱性能を阻害しない範囲で極力小さい面積に設定可能となり、しかも放熱板Ｂとセラミック基板との間の熱膨張差に因り第２はんだＨ２に発生する熱応力を効果的に低減できるため、延性が不十分な鉛フリーはんだの使用にも拘わらず、はんだの実環境下での耐久性を高めることができる。
【００２８】
ところで上記各絶縁基板ＰＡ，ＰＢの一面及び他面の銅板Ｍ１，Ｍ２に半導体素子Ｓ，Ｓ′及び放熱板Ｂをはんだ付け行うに際しては、絶縁基板Ｐの素子側の第１銅板Ｍ１の外面にシート状の（又は予め印刷した）第１はんだＨ１を介して半導体Ｓ，Ｓ′を接合する処理と、放熱板側の第２銅板Ｍ２の外面にシート状の（又は予め印刷した）第２はんだＨ２を介して放熱板Ｂを接合する処理とを同一の加熱条件で同時に実行する。
【００２９】
これらのはんだ付け処理は、処理炉としての従来周知のリフロー炉（図示せず）内で行われ、その時のリフロー温度は、リフロー炉内で各はんだＨ１，Ｈ２全体を均一に溶融させ且つ半導体素子Ｓ，Ｓ′との接合部の耐久信頼性が得られる加熱温度として、２４０°Ｃ以上で且つ３２０°Ｃ以下に設定される。このようなリフロー温度設定により、リフロー炉内ではんだＨ１，Ｈ２全体を均一に溶融させ且つ半導体素子Ｓ，Ｓ′との接合部の耐久信頼性が得られる加熱温度で各はんだＨ１，Ｈ２を同時に加熱溶融させて、両はんだ接合部を的確に且つ一括で効率よく接合処理することができる。
【００３０】
次に第２はんだＨ２中に発生するボイドが放熱性に及ぼす影響とその対策について、図５Ａ，５Ｂ，６Ａ，６Ｂ，図７を参照して説明する。
【００３１】
一般にボイドは、はんだ中に断熱空気層を形成するため、半導体素子から放熱板への放熱性能を阻害することが知られている。そこで本実施例では、はんだの溶融過程で気泡を巻き込む流動が極力起きないよう前述のようにリフロー工程を採用し、且つそのリフロー工程でリフロー炉内を大気圧から１０００Ｐａ以下の低真空状態となるよう真空引きすることで、はんだ溶融過程で大きなボイドがはんだ中に極力発生しないようにしている。
【００３２】
而して、第２はんだＨ２の高温溶融過程で溶融はんだ中にボイドが発生した場合に、そのボイドがはんだ外周端に到達して外気に触れることで、ボイドを消滅させることができるが、特にリフロー炉内を真空引きにして減圧すると、その減圧効果で発生ボイドが成長してはんだ外周端に到達し易くなるため、ボイドを消滅させ易くなる。
【００３３】
一方、第２はんだＨ２の実装面積を小さくすればするほど、ボイドがはんだ外周端に到達し易くなることから、第２はんだＨ２の実装面積とボイド径との間には相関関係があり、即ち、その実装面積（従って絶縁基板ＰＡ，ＰＢ）が大きくなればなるほど大きなボイドがはんだＨ２に残ってしまう傾向がある。この観点から言えば、前述のように同種の半導体素子が１枚の絶縁基板ＰＡ（又はＰＢ）に２個以上搭載されないようにして基板サイズの小型化を図ることは、第２はんだＨ２中に大きなボイドが発生するのを防止する上でも有効である。
【００３４】
また図５Ａには、大気圧下での高温溶融過程で第２はんだＨ２に発生するボイドの径と、半導体素子Ｓ，Ｓ′から放熱板Ｂへの熱経路の熱抵抗との関係を、半導体素子Ｓ，Ｓ′の１辺の大きさをパラメータとして数値解析により求めたグラフが示され、また図５Ｂには、その数値解析結果に基づいて算出した、上記ボイド径と上記熱抵抗の増加率との関係が示される。これらの関係から、ボイドに因る熱抵抗増加の影響は、半導体素子のサイズに関係なくほぼ一定であることが明らかであり、また特に図５Ｂによれば、一般的な検査誤差の許容範囲である５％を超えて放熱性が低下するボイド径は、２．３ｍｍであることが判明した。即ち、大気圧下での高温溶融過程で放熱性低下の許容限界となるボイド径は、２．３ｍｍである。
【００３５】
さらに図６Ａ，６Ｂには、第２はんだＨ２に発生したボイドの径がリフロー工程での減圧の程度に応じてどのように変化するかを調べるために、はんだの高温溶融過程での真空圧力とボイド径との関係を数値解析により求めたグラフが示される。これらグラフによれば、例えば大気圧下でボイド径が０．５ｍｍのボイドが１０００Ｐａに減圧することで４．２６ｍｍに膨張、成長しており、また初期のボイド径の大小に関わらず大気圧から１０００Ｐａ程度まではボイド径が増加傾向にあるが、１０００Ｐａを超えるとボイド径の増加傾向が概ね頭打ちとなっていることが判る。
【００３６】
また、前述のように第２はんだＨ２の実装面積が大きくなればなるほど、はんだに残るボイドの径も大きくなる傾向があるため、そのボイド径と絶縁基板ＰＡ，ＰＢの基板幅との間にも同様の相関関係があり、例えば、１０００Ｐａに減圧してはんだ付けを行う場合には、その条件で想定されるボイドの最大径以下に基板幅を設定すべきものであり、この関係を踏まえて、基板幅と、初期の（大気圧下での）ボイド径との関係を数値解析により求めると、図７のようになる。
【００３７】
ところで大気圧下ではんだ付け処理を行う場合のボイド径の、放熱性低下に対する許容限界値は、前述のように図５Ｂの解析結果に基づいて２．３ｍｍであったため、図７のグラフからは、その許容限界ボイド径である２．３ｍｍに対応した基板幅である２０ｍｍが、放熱性低下の許容限界幅になると判断される。
【００３８】
かくして、各絶縁基板ＰＡ，ＰＢの面積が４００ｍｍ2 以下に設定すれば、はんだの高温溶融過程で、はんだ中に大きなボイドが発生するのをより効果的に防止できるため、半導体素子Ｓ，Ｓ′の熱を放熱板Ｂ側に一層効率よく逃がすことができ、これにより、半導体素子Ｓ，Ｓ′が過熱して熱破壊するのをより効果的に防止できる。
【００３９】
かくして、その両はんだＨ１，Ｈ２の接合部に、従来普通に使用される安価な鉛フリーはんだ材料（即ち、ＳｎＣｕ系、ＳｎＡｇ系またはＳｎＡｇＣｕ系の合金であって、添加物としてレアメタルを含まない安価な鉛フリーはんだ材料）が使用されても、第２はんだＨ２に発生するボイドに因る放熱性の低下を防止しながら、第２はんだＨの熱応力を低減して耐久性向上が図られる。
【００４０】
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明を逸脱することなく種々の設計変更を行うことが可能である。
【００４１】
例えば、前記実施例では、放熱板として用いる金属板として銅板を使用したが、本発明では、銅、アルミ、タングステン、モリブデン等の複合材で放熱板を構成してもよい。
【符号の説明】
【００４２】
Ｂ・・・・・放熱板
Ｃ・・・・・セラミック基板
Ｈ１・・・・第１はんだ
Ｈ２・・・・第２はんだ
Ｍ１・・・・第１金属板としての第１銅板
Ｍ２・・・・第２金属板としての第２銅板
Ｐ・・・・・絶縁基板
Ｓ，Ｓ′・・半導体素子
【図１】
2011155227.tif 000003
【図２】
2011155227.tif 000004
【図３Ａ】
2011155227.tif 000005
【図３Ｂ】
2011155227.tif 000006
【図４Ａ】
2011155227.tif 000007
【図４Ｂ】
2011155227.tif 000008
【図５Ａ】
2011155227.tif 000009
【図５Ｂ】
2011155227.tif 000010
【図６Ａ】
2011155227.tif 000011
【図６Ｂ】
2011155227.tif 000012
【図７】
2011155227.tif 000013