(57)【要約】【課題】マルチレート伝送に対応して効果的に分散等化（ＥＤＣ）を行う分散等価回路と該回路を用いた光トランシーバを提供する。【解決手段】分散等化回路２９は、入力される電気信号に対して遅延を与える縦接続された複数の遅延部３１と、これら複数の遅延部のそれぞれから出力される電気信号の値に対しタップ係数を乗じて当該乗算後の電気信号を出力する乗算部３２と、これら乗算部のそれぞれから出力される電気信号の値の総和を求め当該総和値を表わす信号を出力する総和部３３とを備える。入力される伝送速度のレート信号に応じて、総和部３３から出力される総和値を表わす信号と判定後の信号として予め設定された値との差である誤差信号からタップ係数を決定して使用するか、予め設定した固定のタップ係数を使用するか、を選択するタップ係数制御部３６を備えている。【選択図】図２
2011071635.tif 000002
【特許請求の範囲】
【請求項１】
入力される電気信号に対して遅延を与える縦接続された複数の遅延部と、これら複数の遅延部のそれぞれから出力される電気信号の値に対しタップ係数を乗じて当該乗算後の電気信号を出力する乗算部と、これら乗算部のそれぞれから出力される電気信号の値の総和を求め当該総和値を表わす信号を出力する総和部とを含むトランスバーサル型の分散等化回路であって、
前記入力される電気信号の伝送速度に応じて、前記総和部から出力される総和値を表わす信号と判定後の信号として予め設定された値との差である誤差信号からタップ係数を決定して使用するか、予め設定した固定のタップ係数を使用するか、を選択するタップ係数制御部を備えていることを特徴とする分散等化回路。
【請求項２】
レーザダイオードを備えた送信部と、フォトダイオードを備えた受信部からなり、前記受信部の前置増幅器からの電気信号データを、請求項１に記載の分散等化回路を介して出力することを特徴とする出力する光トランシーバ。
【請求項３】
光ファイバ伝送路がマルチモード光ファイバであることを特徴とする請求項２に記載の光トランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号を送受信する光トランシーバ等に用いられる分散等化回路、および、該分散等化回路を用いた光トランシーバに関する。
【背景技術】
【０００２】
光トランシーバ等を用いる光通信システムでは、送信部から送出された光信号を光ファイバ伝送路により伝送させて受信部により受信するもので、大容量の情報を高速で送受信することができる。例えば、数ｋｍ以下の比較的短距離であって、数百Ｍｂｐｓ以下の比較的低速の光通信システムでは、光ファイバ伝送路としてマルチモード光ファイバが用いられる。そして、送信部の発光素子としては発光ダイオードが用いられ、受信部の受光素子としてはフォトダイオードが用いられる。
【０００３】
一方、２.５Ｇｂｐｓおよび１０Ｇｂｐｓのような高速伝送を長距離で行うには、国際標準とされているＳＤＨ（Synchronous Digital Hierarchy ：同期デジタル・ハイアラーキ）やＳＯＮＥＴ（Synchronous Optical NETwork ：同期光伝送網）の規格に準拠して、光ファイバ伝送路として、シングルモード光ファイバが用いられている。そして、送信部の発光素子としてはレーザダイオードが用いられ、受信部の受光素子としてはフォトダイオードが用いられる。
【０００４】
しかし、近年は、伝送されるデータ量が増大したことに伴い、伝送路にシングルモード光ファイバを用いる場合だけでなく、マルチモード光ファイバを用いる場合においても、送信部にレーザダイオードを用いた高速な光通信システムの実現が求められている。しかしながら、マルチモード光ファイバは、ファイバコア内を多くのモードの光信号が伝送し、各モードのファイバ内の伝搬遅延時間が異なるので、光波形が歪みやすく高速信号伝送が難しいという問題がある。
【０００５】
そこで、マルチモード光ファイバ内のモード間の伝搬遅延時間を補正するために、受信部側において、光信号から電気信号に変換した後、その電気信号に対して電子的に分散等化処理をすることが知られている（例えば、特許文献１参照）。この電子的な分散等化は、一般にＥＤＣ（Electronic Dispersion Compensator）と呼ばれ、分散補償と呼ばれる場合もある。通信方式の１つであるイーサネット（登録商標）では、このＥＤＣを用いることで、敷設済みのマルチモード光ファイバを、１０Ｇｂｐｓのデータ伝送にも使えるようにアップグレードする標準として「ＩＥＥＥ８０２.３ａｑ」が制定され、１０Ｇｂｐｓの高速伝送が実現されている。
【０００６】
一方、１０Ｇｂｐｓのような高速の電気信号は、プリント回路基板上で歪みを受け易い。このため、光トランシーバに関しては、ホスト装置と光トランシーバ間を結ぶプリント回路基板上を伝播する電気信号の形態で、幾つかに分類される。例えば、１０Ｇｂｐｓ伝送の場合、プリント回路基板上では低速な電気信号（３.１２５Ｇｂｐｓ×４）で伝搬させ、１０Ｇｂｐｓの電気信号を生成する集積回路を内蔵するＸ２光トランシーバがある。
【０００７】
また、１０Ｇｂｐｓの電気信号でプリント回路基板上を伝搬するが、波形歪みを整形する機能をもつ回路（ＣＤＲ：Clock Data Recovery）を内蔵するＸＦＰ光トランシーバがある。この他に、ＸＦＰのＣＤＲを削除して、その代わりにホスト装置に搭載される集積回路に波形歪みを補正するプリエンファシス回路を送信部側に設けたり、上記のＥＤＣを受信部側に内蔵させたＳＦＰ＋光トランシーバなどがある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−４４２２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図７に従来のＥＤＣを用いたＸＦＰ光トランシーバ、図８にそれに用いるＥＤＣの一例を示す。図７に示すように、光トランシーバ１は、送信部２と受信部３からなる。送信部２は、入力された電気信号をクロックデータリカバリー回路（ＣＤＲ）４でデータを復元し、レーザダイオード駆動回路（ＬＤＤ）５に出力する。ＬＤＤ５は、レーザダイオード（ＬＤ）６を駆動する電気信号を生成し、ＬＤ６は、その電気信号に基づいて光信号を生成して光ファイバ伝送路に出力する。
【００１０】
受信部３は、光ファイバ伝送路からの光信号をフォトダイオード（ＰＤ）７で受光し、その光信号に基づいた電流信号を生成する。この電流信号は、帰還形のトランスインピーダンス前置増幅器（ＴＩＡ）８により電圧信号に変換されて、分散等化（ＥＤＣ）回路９に入力される。ＥＤＣ回路９では、入力された電圧信号を分散等化処理して、ＣＤＲ１０でデータを復元して、受信した光信号を電気信号として出力する。
【００１１】
ＥＤＣ回路９は、図８に示すように、トランスバーサル型と呼ばれる入力された電気信号に対し時間Ｔずつ遅らせる遅延部１１、この遅延部１１からのそれぞれの出力に所定のタップ係数をかける乗算部１２を有する。そして、乗算部１２からの総和をとる総和部１３を有し、総和部１３から出力値をサンプラ部１４で時間Ｔごとにサンプルホールドする。サンプラ部１４のホールド値は、スライサ部１５で所定の閾値と大小が比較され、その差信号は誤差信号としてタップ係数制御部１６を通じて、乗算部１２にフィードバックさせるように構成されている。
【００１２】
なお、遅延時間差Ｔは、伝送信号の伝送速度の逆数に相当し、伝送速度が１０Ｇｂｐｓの場合は１００ｐｓとなる。また、図８では、フィードフォワード型のＥＤＣを示すが、スライサ部１５で比較した後の信号を用いるフィードバック型のＥＤＣを併せもつ形態のものも知られている。
【００１３】
ＥＤＣが使用される「ＩＥＥＥ８０２.３ａｑ」では、伝送速度が１０Ｇｂｐｓのみ規定されているが、他の通信方式であるファイバチャネルでは、マルチレートでの動作が求められている。例えば、ファイバチャネルの規格である「ＦＣ−ＰＩ−４（Fiber Channel Physical Interface）」では、８.５Ｇｂｐｓ，４.２５Ｇｂｐｓ，２.１２５Ｇｂｐｓの３レートでの動作が求められている。しかしながら、「ＦＣ−ＰＩ−４」では、今のところ８.５Ｇｂｐｓの場合のみに使うこととされていて、３レートでのＥＤＣを使うことについては未だ開示されていない。
【００１４】
従来のＥＤＣで３レートの動作を行う場合、遅延時間Ｔ（伝送速度の逆数）は、３つのレートでそれぞれ異なっている。このため、あるレートで設定された遅延時間Ｔを、他のレートで動作させて総和部からの出力を判定し、その誤差信号をタップ係数にフィードバックすると誤動作を起こすという問題がある。
また、１つの光トランシーバで、マルチレート伝送を行う場合、低速伝送のレートでは波形歪みは少なくなるが、ＰＤやＴＩＡに高速伝送用のものが用いられていると、その帯域が広すぎるために受信する信号に雑音成分を多く含み、十分な受信感度が得られないという問題があった。例えば、４.２５Ｇｐｂｓの信号に対して、８.２５Ｇｂｐｓの信号用に対応させたＰＤ，ＴＩＡを使うと帯域が２倍となるため、３ｄＢの受信感度の劣化が生じることとなる。
【００１５】
本発明は、上述した実情に鑑みてなされたもので、マルチレート伝送に対応して効果的に分散等化（ＥＤＣ）を行う分散等化回路と該回路を用いた光トランシーバを提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明による分散等化回路は、入力される電気信号に対して遅延を与える縦接続された複数の遅延部と、これら複数の遅延部のそれぞれから出力される電気信号の値に対しタップ係数を乗じて当該乗算後の電気信号を出力する乗算部と、これら乗算部のそれぞれから出力される電気信号の値の総和を求め当該総和値を表わす信号を出力する総和部とを含むトランスバーサル型の分散等化回路である。入力される電気信号の伝送速度に応じて、総和部から出力される総和値を表わす信号と判定後の信号として予め設定された値との差分である誤差信号からタップ係数を決定して使用するか、予め設定した固定のタップ係数を使用するか、を選択するタップ係数制御部を備えている。
【００１７】
また、本発明による光トランシーバは、レーザダイオードを備えた送信部と、フォトダイオードを備えた受信部からなり、受信部の前置増幅器からの電気信号データを、上記の分散等化回路を介して出力する。なお、この場合、光ファイバ伝送路がマルチモード光ファイバであると効果的である。
【発明の効果】
【００１８】
本発明によれば、光通信システムにおいて、高速の伝送速度に対しては波形歪みを補償し、それより低い伝送速度に対しては低域通過フィルタとして動作させ、受光素子や前置増幅器の広帯域による雑音成分を抑圧することができる。この結果、マルチレート伝送での受信感度を高め高品質の光通信を実現することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明による光トランシーバの一例を説明する図である。
【図２】本発明による分散等化回路の一例を説明する図である。
【図３】本発明による光トランシーバの他の例を説明する図である。
【図４】本発明によるＥＤＣに入力される信号のアイパターンを示す図である。
【図５】本発明によるＥＤＣの応答特性を示す図である。
【図６】本発明によるＥＤＣから出力される信号のアイパターンを示す図である。
【図７】従来技術の光トランシーバの一例を説明する図である。
【図８】従来技術の分散等化回路の一例を説明する図である。
【発明を実施するための形態】
【００２０】
図により本発明の実施形態の概略を説明する。図１に示す本発明による光トランシーバ２１は、図７で説明した光トランシーバと同様に、送信部２２と受信部２３からなる。送信部２２は、入力された電気信号の波形歪みを整形してデータを復元する機能をもつクロックデータリカバリー部（ＣＤＲ：Clock Data Recovery）２４、ＣＤＲ２４からの電気信号に基づいてレーザダイオードを駆動する回路（ＬＤＤ）２５、ＬＤＤ２５からの駆動信号により光信号を生成して光ファイバ伝送路に出力するレーザダイオード（ＬＤ）２６により構成される。
【００２１】
受信部２３は、光ファイバ伝送路からの光信号を受光し、その光信号に基づいた電流信号を生成するフォトダイオード（ＰＤ）２７、ＰＤ２７の電流信号を電圧信号に変換する帰還形のトランスインピーダンス前置増幅器（ＴＩＡ）２８、ＴＩＡ２８から出力された電圧信号を電子的に分散等化するＥＤＣ回路２９、ＥＤＣ回路２９からの電気信号のデータを復元して出力するＣＤＲ３０により構成される。
本発明においては、受信部２３のＥＤＣ回路２９にレート信号を入力し、複数の伝送レート、例えば、５Ｇｂｐｓ，１０Ｇｂｐｓ，２０Ｇｂｐｓに応じて、その乗算部のタップ係数を選択制御できるようにしている。
【００２２】
図２は、タップ係数の選択制御が可能な本発明によるＥＤＣ回路の一例を示す図である。このＥＤＣ回路２９は、図８で説明したＥＤＣ回路と同様に、トランスバーサル型と呼ばれる入力された電気信号に対し、時間Ｔずつ遅らせる遅延部３１、この遅延部３１からの出力のそれぞれに所定のタップ係数をかける乗算部３２を有する。そして、その乗算部３２からの総和をとる総和部３３を有し、総和部３３からの出力値をサンプラ部３４で時間Ｔごとにサンプルホールドし、サンプラ部３４のホールド値をスライサ部１５で所定の閾値（予め設定された値）と大小を比較し、判定を行う。次に、ホールド値と判定後の信号として予め設定された値との差である誤差信号に基づき、タップ係数制御部３６を通じ乗算部３２にフィードバックを行う。
【００２３】
例えば、信号「１」，「０」の判定後の理想値を１，０とすると、この場合の閾値は、０.５となる。総和部から出力される総和値が、例えば、０.８であるとすると、０.８＞０.５となるので、信号「１」と判定される。したがって、判定後の信号の設定値と総和値との差分は、１−０.８＝０.２となる。
なお、図２ではフィードフォワード制御としての構成を示しているが、同様な構成のＥＤＣを縦接続してフィードバック制御の機能を有する構成としてもよい。
【００２４】
本発明においては、上記のＥＤＣ回路において、タップ係数制御部３６を、入力されるレート信号に応じて乗算部３２に付与するタップ係数を選択して切り替えるようにしている。例えば、高速信号の伝送時には、総和部３３からの出力値をサンプラ部３４、スライサ部３５を経て検出し、この検出結果に基づく誤差信号に応じて、タップ係数を調整変更して波形歪の補償を行う。一方、低速信号の伝送時には、固定タップ値を用いることにより、ＥＤＣ回路２９をトランスバーサルフィルタとし、低域通過フィルタとしての動作をさせる。これにより、低速信号に対しては広すぎるＰＤ、ＴＩＡの帯域によって生じる雑音を低減させ受信感度の向上を図ることができる。
【００２５】
例えば、伝送レート信号が５Ｇｂｐｓ，１０Ｇｂｐｓ，２０Ｇｂｐｓの３レートである場合、ＥＤＣ回路２９の遅延部３１の遅延時間Ｔはレート２０Ｇｂｐｓで設定し、その逆数の５０ｐｓとする。一方、受信部２３のＰＤ２７、ＴＩＡ２８の帯域は、レート１０Ｇｂｐｓ用に適したものとし、例えば、信号レートの０.７５倍の７.５ＧＨｚ程度とする。
【００２６】
上記の構成で、レート信号が２０Ｇｂｐｓである場合は、光ファイバ伝送による波形歪に加え、ＰＤ、ＴＩＡの帯域不足によっても波形歪が生じるが、係る波形歪はＥＤＣ回路２９のタップ係数を制御することにより補償することができる。レート信号が１０Ｇｂｐｓである場合は、ＰＤ、ＴＩＡの帯域は適しているので、複数のタップ係数うちの１つだけを「１」とし、他のタップ係数を「０」することで、実質的にＥＤＣ回路２９を動作させないようにすることができる。また、レート信号が５Ｇｂｐｓである場合は、固定のタップ係数を用いることで、ＥＤＣ回路２９自体を低域通過フィルタとして動作させ、５Ｇｂｐｓ信号に対してＰＤ、ＴＩＡの帯域が広すぎることによって生じる過剰な雑音成分を抑圧することができる。
【００２７】
上記した図１は、ＸＦＰ型の光トランシーバを想定したものであるが、他の種々の形態の光トランシーバにも応用することができる。例えば、図３（Ａ）に示す光トランシーバ２１ａは、送信部２２ａがＬＤＤ２５とＬＤ２６とからなり、受信部２３ａがＰＤ２７とＴＩＡ２８とＥＤＣ回路２９とＣＤＲ３０とからなる。本例は、図１の光トランシーバと比べて、送信部のＣＤＲを省略した形態であるが、送信側で発生する歪を受信側のＥＤＣ２９で補正することで、同様な機能を持たせることが可能となる。
【００２８】
図３（Ｂ）に示す光トランシーバ２１ｂは、送信部２２ｂがＬＤＤ２５とＬＤ２６とからなり、受信部２３ａがＰＤ２７とＴＩＡ２８とからなる。本例は、図３（Ａ）の光トランシーバと比べて、受信側のＣＤＲも省略してホスト装置のホストＩＣでその機能を持たせるとともに、ＥＤＣ回路２９をホスト装置３７内に搭載したもので、光トランシーバ自体では、受信部２３ｂがＰＤ２７とＴＩＡ２８のみを備えたシンプルな構成となる。
【００２９】
次に、本発明によるＥＤＣ回路を光トランシーバに用いた具体例について説明する。ここで、マルチレートとしては、５Ｇｂｐｓ，１０Ｇｂｐｓ，２０Ｇｂｐｓの３レートとし、光ファイバの帯域、ＰＤ、ＴＩＡの帯域を合わせて６ＧＨｚとする。ＥＤＣ回路は、フィードフォワード制御のみとし、タップ係数は７（Ｃ０〜Ｃ６）、遅延時間Ｔは２０Ｇｂｐｓのレート信号に合わせて５０ｐｓとした。
【００３０】
図４は、伝送レートを５Ｇｂｐｓ（Ａ図），１０Ｇｂｐｓ（Ｂ図），２０Ｇｂｐｓ（Ｃ図）としたときのＥＤＣに入力される信号（ＴＩＡから出力される信号）のアイパターンを示したものである。この図に示すように、伝送レートが５Ｇｂｐｓと１０Ｇｂｐｓのときは、アイ開口は十分開いているが、伝送レートが２０Ｇｂｐｓでは歪が生じ、アイ開口としては３.６ｄＢのペナルティである。
【００３１】
ＥＤＣ回路の動作形態としては、２０Ｇｂｐｓの伝送時の場合は、判定された誤差信号をタップ係数にフィードバックさせ、５Ｇｂｐｓと１０Ｇｂｐｓの場合は、固定タップ係数を用いた。なお、２０Ｇｂｐｓの伝送時における、フィードバックをかけた後のタップ係数は、Ｃ０＝−０.０１４，Ｃ１＝０.０８，Ｃ２＝−０.４８７，Ｃ３＝２.９８，Ｃ４＝−０.７２９，Ｃ５＝０.２１６，Ｃ６＝−０.０６であった。
【００３２】
また、１０Ｇｂｐｓの伝送時では、Ｃ３のタップ係数のみを「１」とし、他のタップ係数を「０」とし、実質的にはＥＤＣが動作していない状態とした。５Ｇｂｐｓの伝送時では、タップ係数をＣ２＝０.２５，Ｃ３＝０.５，Ｃ４＝０.２５，Ｃ０，Ｃ１，Ｃ５，Ｃ６＝０の固定値をもちいた。この場合、振幅の０.５倍の主成分に対し、振幅の０.２５倍の成分が、±５０ｐｓで重ね合わされるため、低域通過フィルタとして動作する。
【００３３】
図５は、上記のタップ係数を用いた時のＥＤＣの応答特性を示したものである。５Ｇｂｐｓの伝送時（Ａ図）には、帯域３.６ＧＨｚの低域通過フィルタとして動作している状態を示している。１０Ｇｂｐｓの伝送時（Ｂ図）では、実質的に動作していない状態を示し、２０Ｇｂｐｓの伝送時（Ｃ図）では、高周波数側を増幅することで帯域不足を補償していることを示している。
【００３４】
図６は、伝送レートを５Ｇｂｐｓ（Ａ図），１０Ｇｂｐｓ（Ｂ図），２０Ｇｂｐｓ（Ｃ図）としたときに、上記のタップ係数を用いたときのＥＤＣの出力側アイパターンを示したものである。５Ｇｂｐｓの伝送時は、アイ開口を歪ませることなく帯域を３.６ＧＨｚに狭めているため、受信感度を２.２ｄＢ程度改善することができる。１０Ｇｂｐｓの伝送時は、ＥＤＣは実質的には動作していない状態であるが、アイ開口は十分に開き、帯域も１０Ｇｂｐｓ信号に対応しているため、特に問題はない。２０Ｇｂｐｓの伝送時は、高周波数側を補正することで、アイ開口が開き、アイ開口ペナルティを改善することができる。
【００３５】
上述したように、本発明によるＥＤＣ回路は、そのタップ係数を伝送レートに応じて選択的に切り替えることにより、高い伝送速度の電気信号に対しては波形歪を補償し、低い伝送速度の電気信号に対しては低域通過フィルタとして動作させることができる。そして、光トランシーバに該ＥＤＣを用いることにより、ＰＤ、ＴＩＡの帯域が広すぎる場合に生じる雑音成分を抑制することができ、受信感度の改善をはかることが可能となり、マルチレートでの使用を実現することが可能となる。
【符号の説明】
【００３６】
２１…光トランシーバ、２２…送信部、２３…受信部、２４…ＣＤＲ（送信側）、２５…ＬＤＤ、２６…ＬＤ、２７…ＰＤ、２８…ＴＩＡ、２９…ＥＤＣ回路、３０…ＣＤＲ（受信側）、３１…遅延部、３２…乗算部、３３…総和部、３４…サンプラ部、３５…スライサ部、３６…タップ係数制御部、３７…ホスト装置。
【図１】
2011071635.tif 000003
【図２】
2011071635.tif 000004
【図３】
2011071635.tif 000005
【図４】
2011071635.tif 000006
【図５】
2011071635.tif 000007
【図６】
2011071635.tif 000008
【図７】
2011071635.tif 000009
【図８】
2011071635.tif 000010