(57)【要約】【課題】静電容量を安定的に確保しながら、熱衝撃によるセラミック積層体のクラック及び絶縁破壊を効果的に防止することができる積層セラミックキャパシタを提供する。【解決手段】内部電極４及び誘電体層６が交互に積層された有効層２０と、この有効層２０の上面及び下面に誘電体層６が積層されて形成された保護層１０とを含む。有効層２０は積層方向において外側部、内側部及び外側部の順で構成され、外側部の内部電極の厚さは内側部の内部電極の厚さより薄く形成され、外側部の厚さは保護層１０の厚さの０．１から０．５倍である。【選択図】図２
2011129917.tif 000002
【特許請求の範囲】
【請求項１】
内部電極及び誘電体層が交互に積層された有効層と、
前記有効層の上面及び下面に誘電体層が積層されて形成された保護層とを含み、
前記有効層は積層方向において外側部、内側部及び外側部の順で構成され、前記外側部の内部電極の厚さは前記内側部の内部電極の厚さより薄く形成され、
前記外側部の厚さは前記保護層の厚さの０．１から０．５倍である積層セラミックキャパシタ。
【請求項２】
前記外側部の内部電極の厚さは、前記内側部の内部電極の厚さの０．７から０．９５倍であることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記有効層の誘電体層の厚さは、５μｍ以下であることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記有効層の誘電体層の積層数は、１００以上であることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層セラミックキャパシタに関するもので、より詳細には安定的に静電容量を確保しながら、熱衝撃によるクラック及び絶縁破壊を防止することができる積層セラミックキャパシタに関する。
【背景技術】
【０００２】
一般的に多層セラミックキャパシタは、複数のセラミック誘電体シートと該複数のセラミック誘電体シートとの間に挿入された内部電極を含む。このような多層セラミックキャパシタは、小型でありながらも高い静電容量を具現することができ、基板上に容易に実装することができるため、多様な電子装置の容量性部品として広く使用されている。
【０００３】
最近、電子製品が小型化され、多機能化されるに伴ってチップ部品も小型化及び高機能化される傾向にあり、多層セラミックキャパシタもそのサイズが小さいながらも容量の大きい、高容量の製品が求められている。従って、最近は誘電体層の厚さが２μｍ以下で、且つ積層数が５００層以上の積層セラミックキャパシタが製造されている。
【０００４】
しかし、このようなセラミック誘電体層の薄膜化と高積層化により内部電極層が占める体積の割合が増加し、焼成及びリフロー半田付け等による回路基板への実装工程等で加わる熱衝撃によりセラミック積層体にクラック（ｃｒａｃｋ）または絶縁破壊が発生するという問題がある。
【０００５】
具体的に、クラックは、セラミック層と内部電極層を形成する材料の熱膨張係数の差による応力がセラミック積層体に作用し発生するものであり、特に積層セラミックキャパシタの上部及び下部の両端に多く発生する。
【０００６】
また、熱変化により誘電体の最上部と最下部に応力が発生するが、このとき、電圧が印加されると誘電層の絶縁破壊が発生することがある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、静電容量を安定的に確保しながら、熱衝撃によるセラミック積層体のクラック及び絶縁破壊を効果的に防止することができる積層セラミックキャパシタを提供することである。
【課題を解決するための手段】
【０００８】
本発明の一実施例による積層セラミックキャパシタは、内部電極及び誘電体層が交互に積層された有効層と、上記有効層の上面及び下面に誘電体層が積層されて形成された保護層とを含み、上記有効層は積層方向において外側部、内側部及び外側部の順で構成され、上記外側部の内部電極の厚さは上記内側部の内部電極の厚さより薄く形成され、上記外側部の厚さは上記保護層の厚さの０．１から０．５倍であることができる。
【０００９】
本発明の他の実施例による積層セラミックキャパシタの外側部の内部電極の厚さは、上記内側部の内部電極の厚さの０．７から０．９５倍であることができる。
【００１０】
本発明のさらに他の実施例による積層セラミックキャパシタの有効層の誘電体層の厚さは、５μｍ以下であることができる。
【００１１】
本発明のさらに他の実施例による積層セラミックキャパシタの有効層の誘電体層の積層数は１００から１０００であることができる。
【発明の効果】
【００１２】
本発明による積層セラミックキャパシタは、誘電体層と内部電極とが交互に積層された有効層の上部及び下部の内部電極の厚さを、有効層の内部の他の内部電極より薄く形成することで、有効層の上部及び下部で生じやすいクラック及び絶縁破壊現象を防止することができる。
【００１３】
また、内部電極を薄く形成する有効層の内部の厚さを調節することで、安定的に静電容量を確保しながらクラック及び絶縁破壊現象を効果的に防止することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施例による積層セラミックキャパシタの斜視図である。
【図２】図１のＡ−Ａ´に沿って切断した断面図である。
【図３】図１のＢ−Ｂ´に沿って切断した断面図である。
【発明を実施するための形態】
【００１５】
以下、添付の図面を参照して、本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施できるように、好ましい実施例を詳細に説明する。但し、本発明の好ましい実施例を詳細に説明するにあたり、関る公知の機能または構成に対する具体的な説明が、本発明の要旨を不必要に不明確にすると判断される場合は、その詳細な説明を省略する。
【００１６】
また、類似する機能及び作用をする部分に対しては、図面全体において同じ符号を使用する。
【００１７】
また、ある構成要素を‘含む’とは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【００１８】
図１は本発明の一実施例による積層セラミックキャパシタの斜視図である。
【００１９】
図１を参照すると、本発明の一実施例による積層セラミックキャパシタは、キャパシタ本体１及び外部電極２を含むことができる。
【００２０】
上記キャパシタ本体１は、その内部に複数の誘電体層が積層され、上記複数の誘電体層の間に内部電極を挿入することができる。この際、誘電体層はチタン酸バリウム（Ｂａ２ＴｉＯ３）を利用して形成することができ、内部電極はニッケル（Ｎｉ）、タングステン（Ｗ）またはコバルト（Ｃｏ）等を利用して形成することができる。
【００２１】
上記外部電極２は上記キャパシタ本体１の両側面に形成することができる。上記外部電極２は上記キャパシタ本体１の外表面に露出された内部電極と電気的に連結されるように形成されることで、外部端子の役割をすることができる。この際、上記外部電極２は銅（Ｃｕ）等を利用して形成することができる。
【００２２】
図２は図１のＡ−Ａ´に沿って切断した断面図であり、図３は図１のＢ−Ｂ´に沿って切断した断面図である。
【００２３】
図２及び図３を参照すると、本発明の一実施例による積層セラミックキャパシタは、内部に、誘電体層６と内部電極４とが交互に積層された有効層２０を含むことができる。また、上記有効層２０の上面及び下面には誘電体層が積層されて形成された保護層１０を含むことができる。
【００２４】
上記有効層２０は、その積層方向において外側部２４、内側部２２及び外側部２４の順で構成される。
【００２５】
上記保護層１０は、上記有効層２０の上面及び下面に複数の誘電体層が連続で積層され形成されることで、上記有効層２０を外部の衝撃等から保護することができる。
【００２６】
上記有効層２０の内部電極４がニッケル（Ｎｉ）で形成されると、その熱膨張係数は約１３×１０−６／℃であり、セラミックで形成された誘電体層６の熱膨張係数は約８×１０−６／℃となる。このような誘電体層６と内部電極４の間の熱膨張係数の差により、焼成及びリフロー半田付け等による回路基板への実装工程等で熱衝撃が加わると、誘電体層６には応力が加わる。従って、熱衝撃時に応力により誘電体層６にクラックが発生したり、応力が加わった状態で電圧が印加されると絶縁破壊現象が発生することがある。特に、上記有効層２０の上部及び下部、即ち、外側部２４でこのようなクラック及び絶縁破壊現象が発生する可能性が高い。
【００２７】
従って、図２及び図３に図示されたように、本発明の一実施例による積層セラミックキャパシタでは、有効層２０における外側部２４の内部電極の厚さｔ１を内側部２２の内部電極の厚さｔ２より薄く形成することで、このようなクラック及び絶縁破壊現象を防止することができる。
【００２８】
一方、内部電極４の厚さを薄く形成すると、内部電極４に気孔が含まれる可能性が高く、積層セラミックキャパシタの静電容量が減少することがある。従って、内側部２２の内部電極の厚さｔ２に比べて外側部２４の内部電極の厚さｔ１を薄く形成するほど、積層セラミックキャパシタの静電容量は減少する。また、内部電極４の厚さを薄く形成する外側部２４の全体の厚さが厚くなるほど、積層セラミックキャパシタの静電容量は減少する。
【００２９】
安定的に静電容量を確保しながら、熱衝撃によるクラック及び絶縁破壊現象も防止することが重要であるため、外側部２４の内部電極の厚さｔ１を内側部２２の内部電極の厚さｔ２に比べてどの程度薄く形成するか、または外側部２４の全体の厚さを保護層１０の厚さの何割で形成するかに対して実験を通じて適切な数値を設定することができる。
【００３０】
【表１】
2011129917.tif 000003
【００３１】
表１は積層セラミックキャパシタの内部電極の厚さに対する割合（ｔ１／ｔ２）を変えながら、熱衝撃に対するクラック及び静電容量に対して実験を行った結果を示したものである。このとき、保護層に対する外側部の厚さの割合（Ｙ／Ｘ、このとき、Ｘは積層方向における保護層１０の厚さであり、Ｙは積層方向における外側部２４の厚さである。）は０．３で一定に具現した。
【００３２】
内部電極４を形成するための導電性ペーストとして、ニッケル（Ｎｉ）粉末は粒子のサイズが０．１〜０．２μｍのものを使用し、ニッケル粉末の含量は４０〜５０％で作製した。このように形成された積層セラミックキャパシタの外側部２４の内部電極の厚さｔ１は約０．５〜０．９μｍで、内側部２２の内部電極の厚さｔ２は約０．７〜０．８μｍで具現された。また、熱衝撃試験は３２０℃の鉛槽に２秒間浸潰させる方式で行われた。
【００３３】
表１を参照すると、内部電極の厚さに対する割合（ｔ１／ｔ２）が０．９５以下の地点からクラックの発生数が減り、０．７０未満では静電容量が減少することが確認できる。
【００３４】
従って、安定的に静電容量を確保すると同時にクラックの発生を防止するためには、内部電極の厚さに対する割合（ｔ１／ｔ２）を０．７０から０．９５とすることが適切であることが分かる。
【００３５】
【表２】
2011129917.tif 000004
【００３６】
表２は積層セラミックキャパシタの外側部の厚さの割合（Ｙ／Ｘ、このとき、Ｘは積層方向における保護層１０の厚さであり、Ｙは積層方向における外側部２４の厚さである。）を変えながら、熱衝撃に対するクラック及び静電容量に対して実験を行った結果を示したものである。このとき、内部電極の厚さに対する割合（ｔ１／ｔ２）は０．９５と一定に具現した。
【００３７】
内部電極４を形成するめの導電性ペーストとして、ニッケル（Ｎｉ）粉末は粒子のサイズが０．１〜０．２μｍのものを使用し、ニッケル粉末の含量は４０〜５０％で作製した。このように形成された積層セラミックキャパシタの外側部２４の内部電極の厚さｔ１は約０．５〜０．９μｍで、内側部２２の内部電極の厚さｔ２は約０．７〜０．８μｍで具現された。また、熱衝撃試験は３２０℃の鉛槽に２秒間浸潰させる方式で行われた。
【００３８】
表２を参照すると、保護層に対する外側部の厚さの割合（Ｙ／Ｘ）が０．１未満であると、クラックの発生個数が増え、絶縁破壊電圧が低くなり、０．５を超えると、静電容量が減少することが確認できる。
【００３９】
従って、安定的に静電容量を確保すると同時に、クラックの発生を防止するためには保護層に対する外側部の厚さの割合（Ｙ／Ｘ）を０．１から０．５とすることが適切であることが分かる。
【００４０】
本発明は上述の実施例及び添付の図面により限定されるものではない。本発明が属する技術分野で通常の知識を有する者が本発明の技術的思想から外れない範囲内で本発明による構成要素を置換、変形及び変更できることは明白である。
【符号の説明】
【００４１】
１  キャパシタ本体
２  外部電極
４  内部電極
６  誘電体層
１０  保護層
２０  有効層
２２  内側部
２４  外側部
【図１】
2011129917.tif 000005
【図２】
2011129917.tif 000006
【図３】
2011129917.tif 000007