(57)【要約】【課題】  ショットキーバリアダイオードのアノード電極は、Ｍｏ／Ｔｉ／Ｎｉ／Ａｌの積層構造となっており、各金属層はそれぞれウェットエッチングによりパターニングされる。ＮｉとＭｏは同じエッチャントを用いるが、ＮｉよりＭｏの方がエッチングレートが高いため、Ｍｏ層がマスクより内側にオーバーエッチングされる。このため、電極として必要なサイズよりも大きめに、Ｍｏ層を形成している。基板水平方向に電流経路が形成されるダイオードでは、アノード−カソード間の電流経路が長くなり、順方向電圧Ｖｆ特性が劣化し、小型化が進まない問題があった。【解決手段】  ｐ型半導体基板表面にｎ型半導体層を設け、基板の水平方向に電流経路が形成されるダイオードにおいて、ｎ型半導体層表面に、モリブデンシリサイド層、Ｔｉ層およびＡｌ層を積層したアノード電極構造とする。Ｍｏ層はシリサイド化した後全面エッチングにより除去し、Ｎｉ層は省略する。【選択図】    図１
2011035144.tif 000002
【特許請求の範囲】
【請求項１】
一導電型半導体基板と、
該半導体基板表面に設けられた逆導電型半導体層と、
該逆導電型半導体層表面に設けられたモリブデンシリサイド層と、
該モリブデンシリサイド層上に設けられて該モリブデンシリサイド層とコンタクトするチタン層と、
該チタン層上に設けられたアルミニウム層と、を具備することを特徴とするダイオード。
【請求項２】
前記チタン層および前記アルミニウム層の厚み方向の端部側面は、同一面上に位置することを特徴とする請求項１に記載のダイオード。
【請求項３】
前記モリブデンシリサイド層と離間して前記逆導電型半導体層上に導電層が設けられ、該導電層がカソード端子に電気的に接続し、前記モリブデンシリサイド層がアノード端子に接続することを特徴とする請求項２に記載のダイオード。
【請求項４】
前記モリブデンシリサイド層の周囲に一導電型不純物領域が設けられることを特徴とする請求項３に記載のダイオード。
【請求項５】
一導電型半導体基板を準備し、該一導電型半導体基板表面に逆導電型半導体層を形成する工程と、
該逆導電型半導体層表面にコンタクトするモリブデン層を形成する工程と、
熱処理を行い、前記逆導電型半導体層と前記モリブデン層の界面にモリブデンシリサイド層を形成する工程と、
前記モリブデン層を全面除去する工程と、
該モリブデンシリサイド層上に該モリブデンシリサイド層とコンタクトするチタン層を形成する工程と、
該チタン層上にアルミニウム層を形成する工程と、
前記チタン層及び前記アルミニウム層を所望の形状にパターニングする工程と、を具備することを特徴とするダイオードの製造方法。
【請求項６】
前記逆導電型半導体層上に絶縁膜を形成して該絶縁膜に開口部を形成し、前記モリブデン層は、前記開口部から露出する前記逆導電型半導体層を覆うことを特徴とする請求項５に記載のダイオードの製造方法。
【請求項７】
前記チタン層及び前記アルミニウム層は、ドライエッチングでパターニングされることを特徴とする請求項６に記載のダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードおよびその製造方法に関し、特に順方向電圧特性を改善し、小型化が実現するダイオードおよびその製造方法に関する。
【背景技術】
【０００２】
シリコン半導体基板と金属層とで形成されるショットキー接合は、その障壁により整流作用を有する。これを利用したデバイスとしては、ショットキーバリアダイオードが一般的に良く知られている。ショットキーバリアダイオードのアノード電極は、一般的に、シリコン基板とショットキー接合を形成する金属層の上に他の金属層を積層した、多層構造を有している（例えば特許文献１参照。）。
【０００３】
図９には、従来のショットキーバリアダイオード６０を示す。
【０００４】
図９のごとく、ｎ＋型半導体基板３１にｎ−型半導体層３２を積層し、その表面に多層金属層からなるアノード電極４０を設ける。半導体基板外周には耐圧を確保するためにｐ＋型不純物を拡散したガードリング３３が設けられる。
【０００５】
アノード電極４０は、例えばｎ−型半導体層３２側からモリブデン（Ｍｏ）層３５／チタン（Ｔｉ）層３７／ニッケル（Ｎｉ）層３８／アルミニウム（Ａｌ）層３９の積層構造である。
【０００６】
ｎ−型半導体層３２表面とＭｏ層３５とのショットキー接合領域Ｓには、例えば３０Å〜４０Åの厚みでモリブデンシリサイド層３６が形成される。
【０００７】
Ｍｏ層３５、Ｔｉ層３７、Ｎｉ層３８は、所望の形状にパターニングされ、Ａｌ層３９は、最上層に設けられて、パターニングされたＭｏ層３５、Ｔｉ層３７、Ｎｉ層３８の側面部分も覆っている。
【０００８】
図９に示すショットキーバリアダイオードのアノード電極４０を構成するＭｏ層３５、Ｔｉ層３７、Ｎｉ層３８はそれぞれ、ウェットエッチングによりパターニングされる。
【０００９】
図１０および図１１を参照して図９のショットキーバリアダイオードの、主にアノード電極４０部分の製造工程について、説明する。
【００１０】
図１０を参照して、ｎ−型半導体層３２上に絶縁膜（例えば酸化膜）３４を設けて、ｎ−型半導体層３２の所望の領域（ショットキー接合領域Ｓ）が露出する開口部ＯＰを形成する。全面に、Ｍｏ層３５を蒸着し、アニールを行う。これにより、ｎ−型半導体層３２とＭｏ層３５の界面に、モリブデンシリサイド層３６が形成され、Ｍｏ層３５は、ｎ−型半導体層３２とショットキー接合を形成する。
【００１１】
次に、全面にＴｉ層３７を蒸着し、引き続きＮｉ層３８を蒸着する。Ｔｉ層３７は接着性向上のために設けられ、Ｎｉ層３８は上層にＡｌ層を設けることによるＡｌスパイク防止のために設けられる。
【００１２】
図１１を参照して、フォトリソグラフィ工程により各金属層のパターニング用のマスクＭを形成し、その後、例えば、燐酸、硝酸、純水の混合品のエッチャントによりＮｉ層３８をエッチングする。エッチャントを、例えばフッ酸と純水の混合品に変えてＴｉ３７層をエッチングし、再びＮｉ層３８と同じエッチャントによりＭｏ層３５をエッチングする。
【００１３】
その後、マスクＭを除去してＡｌ層３９を蒸着し、フォトリソグラフィ工程によりＡｌ層３９のパターニング用のマスクを形成してＡｌ層３９を所望の形状にパターニングして最終構造を得る（図９参照）。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００５−２４３７１７号公報  （第７頁、第４図）
【発明の概要】
【発明が解決しようとする課題】
【００１５】
アノード電極４０を構成するＭｏ層３５、Ｔｉ層３７およびＮｉ層３８を安価なウェットエッチングでパターニングする場合には、各金属層のエッチングレートの違いによるオーバーエッチングの量を考慮して、実際に電極として必要な面積よりも大きく設計する必要がある。
【００１６】
そして、特にアノード端子及びカソード端子にそれぞれ接続する電極又は配線が、同一主面に設けられる横型のダイオードにおいては、上記の各金属層のパターニングの余裕度が装置の小型化を阻む問題があった。
【００１７】
以下図１２および図１３を参照して詳細に説明する。
【００１８】
図１２は、図１０および図１１に示す各製造工程中のＭｏ層３５、Ｔｉ層３７およびＮｉ層３８の各金属層の端部の拡大図である。
【００１９】
図９に示す電極構造では、各金属層の蒸着工程においてＭｏ層３５とＴｉ層３７の間にＭｏ−Ｔｉ合金層４１、Ｔｉ層３７とＮｉ層３８の間にＴｉ−Ｎｉ合金層４２の各合金層が、それぞれ形成される（図１２（Ａ））。以下、図１２（Ｂ）（Ｃ）においては各合金層４１、４２部分を拡大して示し、図１２（Ｄ）では各合金層４１、４２を省略する。
【００２０】
図１２（Ｂ）を参照して、各金属層をウェットエッチングでパターニングする際にはまず、マスクＭを設けて燐酸、硝酸、純水の混合品のエッチャントによりＮｉ層３８をエッチングする。Ｎｉ層３８はマスクＭの寸法通りにエッチングされるが、Ｔｉ−Ｎｉ合金層４２はＮｉ層のエッチャントでは主に上層（Ｎｉ層３８側）のエッチングが進行し、下層（Ｔｉ層３７側）のエッチングは進行が遅くなるため、Ｔｉ−Ｎｉ合金層４２の一部がＴｉ層３７上に残存する。
【００２１】
残存したＴｉ−Ｎｉ合金層４２のうち、Ｎｉを含む部分は時間をかけることによってエッチングされるが、十分な時間をかけることで、既にパターニングされているＮｉ層３８のエッチングも進行してしまう。このため、Ｎｉ層３８は予めこのオーバーエッチング分も考慮して、マスクＭが設計されている。
【００２２】
具体的には、Ｎｉ層３８は端部がそれぞれ、酸化膜３４上に所望の幅で重畳するよう、パターニングされる。つまりＮｉ層３８がオーバーエッチングされたとしても、酸化膜３４上にＮｉ層３８が残存するように仕上げることで、ショットキー接合領域Ｓが露出してしまうことを防いでいる。
【００２３】
Ｎｉ層３８のエッチングの後、Ｔｉ層のエッチャント（フッ酸と純水の混合品）に換えて、Ｔｉ層３７をエッチングする。Ｔｉ−Ｎｉ合金層４２はＴｉも含むため、Ｎｉ層のエッチャントでは十分な時間をかけても完全に除去することはできずに残存した部分はＴｉ層３７のエッチャントで除去することができる。
【００２４】
図１２（Ｃ）を参照して、Ｔｉ層３７のエッチングにおいて、Ｔｉ層３７とＭｏ層３５の間のＭｏ−Ｔｉ合金層４１でも上記と同様の現象が起こる。すなわち、Ｍｏ−Ｔｉ合金層４１はＴｉ層のエッチャントでは主に上層（Ｔｉ層３７側）のエッチングが進行し、下層（Ｍｏ層３５側）のエッチングは進行が遅くなるため、Ｍｏ−Ｔｉ合金層４１の一部がひさし状に残存する。そしてこの部分を除去する際に、Ｔｉ層３７も若干オーバーエッチされるため、Ｔｉ層３７のエッチングでもこの分が考慮され、酸化膜３４上に所望の幅で残存するよう設計されている。
【００２５】
更に、Ｍｏ層３５のエッチングでは再び、Ｎｉ層３８と同じエッチャントに換えてエッチングする。ひさし状に残存しＴｉ層３７のエッチャントでは除去し切れなかったＭｏ−Ｔｉ合金層４１の一部は、これによりエッチングされるが、これを完全に除去するには上記のごとく、Ｍｏ層３５のエッチングよりも時間をかける必要がある。
【００２６】
したがって、Ｍｏ−Ｔｉ合金層４１を除去している間に、その下層のＭｏ層３５もエッチングが進行してしまう。ここでＭｏ層３５はエッチングレートが非常に速いため、Ｍｏ−Ｔｉ合金層４１を除去している間のオーバーエッチ量を他の金属層より大きく取る必要がある。
【００２７】
更に、ひさし状のＭｏ−Ｔｉ合金層４１の下層でＭｏ層３５のエッチングが進行するため、目視することが困難であり、それに加えて同一ウェハ内でもエッチングがばらつくため、Ｍｏ層３５のオーバーエッチ量を正確に考慮した設計をすることが困難である。
【００２８】
したがって、Ｍｏ層３５が大きくオーバーエッチされ、またエッチング量にばらつきがあった場合でも、ショットキー接合領域Ｓが露出しないように、Ｍｏ層３５のエッチング後に酸化膜３４上に少なくとも幅Ｗ１が残存するようにマスクＭが設計されており、これは実際のチップサイズに対して必要以上に大きいものとなっている。
【００２９】
図１２（Ｄ）を参照して、多層金属構造の場合には、上記のごとく各金属層のエッチングレートが異なるため、最もオーバーエッチ量の多い金属層（Ｍｏ層３５）が少なくとも所望の幅Ｗ１で酸化膜３４上に重畳（残存）するように、エッチングすると、最もオーバーエッチ量の少ない金属層（ここではＴｉ層３７）は、設計上必要な幅より十分大きい幅Ｗ’で酸化膜３４に残存する。そしてこの幅Ｗ’が、当該ショットキーバリアダイオードの、ショットキー接合領域Ｓ周囲に確保しなければならない幅Ｗ’となる。
【００３０】
ここで、酸化膜３４の開口部ＯＰ端部から、多層金属層のうち最も広く絶縁膜３４上に配置される金属層（Ｔｉ層３７）端部までを、重畳部ＯＲ’と称する。
【００３１】
例えば、Ｍｏ層３５のみの場合であれば、例えオーバーエッチ量が大きくても、最終的に重畳部ＯＲ’の幅Ｗ’は、Ｍｏ層３５が酸化膜３４上に残存する幅Ｗ１となる。しかし、その上にオーバーエッチ量が少ない金属層（Ｔｉ層３７）がある場合は、重畳部ＯＲ’として、それより大きい幅Ｗ’が必要となる。
【００３２】
一例として、図９の場合では、Ｍｏ層３５（厚み３００Å〜２０００Å）が酸化膜３４上に残る幅Ｗ１として例えば３μｍを確保すると、重畳部ＯＲ’の幅Ｗ’は、７μｍ程度となっていた。
【００３３】
一方で、ショットキー接合領域Ｓ周囲の重畳部ＯＲの幅Ｗ’は、実際の動作に必要ではないため、可能な限り小さいほうがチップサイズを小型化できる。また、特に横型ダイオードの場合には、チップサイズの小型化を阻むとともに、電流経路の短縮を阻むことになる。
【００３４】
図９に示すショットキーバリアダイオードは縦型のダイオードであるため、順方向電圧Ｖｆ特性に影響する抵抗は、ｎ−型半導体層３２、ｎ＋型半導体基板３１の厚み及び比抵抗で制御できる。つまり重畳部ＯＲ’が必要以上に大きくても、順方向電圧Ｖｆに対する影響はほとんどない。
【００３５】
しかし、アノード電極とカソード端子に接続する配線（またはカソード電極）が、半導体基板の同一主面上に設けられ、水平方向に電流経路が形成される横型のショットキーバリアダイオードの場合は、順方向電圧Ｖｆ特性が悪化する問題がある。
【００３６】
図１３は、アノード電極５０（Ａ）と、カソード端子ＣＡに接続する配線５１（又はカソード電極）が、基板の同一主面に設けられる横型のショットキーバリアダイオード７０の一例を示す断面図である。
【００３７】
例えばｐ型半導体基板４１にｎ型不純物領域４２を設けて、ｐ型のガードリング４３を配置する。絶縁膜４４の開口部にｎ型不純物領域４２表面とショットキー接合を形成するＭｏ層４５、Ｔｉ層４７、Ｎｉ層４８を積層し、これらの上にＡｌ層４９を設けてアノード電極５０が構成される。アノード電極５０と同一主面上でこれと離間して、配線５１を設ける。配線５１は、絶縁膜４４の開口部を介してｎ型不純物領域４２とコンタクトし、カソード端子ＣＡに接続するか、カソード電極となる。Ｍｏ層４５、Ｔｉ層４７、Ｎｉ層４８の端部の構造は、図１２（Ｄ）と同様である。
【００３８】
この場合、アノード電極５０と配線５１は、たとえば同じ金属層（Ａｌ）で形成するが、これらをパターニングするために、所望の距離Ｗ２で離間する必要がある。その上、Ｍｏ層４５、Ｔｉ層４７、Ｎｉ層４８の側面を被覆するＡｌ層５９の厚みと、重畳部ＯＲ’の幅Ｗ’がアノード−カソード間の電流経路Ｗ３の長さとして含まれる。ここでは一例として電流経路Ｗ３の長さは、ショットキー接合領域Ｓの中心から、配線５１の開口部の中心までの距離とする。つまり、重畳部ＯＲ’の幅Ｗ’が大きいと、抵抗が増加し、順方向特性Ｖｆが目標に達しない問題となる。
【００３９】
また、配線５１を設ける分、縦型のダイオードに比べてチップサイズが大きくなるため、特に、ショットキー接合領域Ｓの面積が小さいデバイスでは、重畳部ＯＲ’の幅Ｗ’が大きいことは問題であった。重畳部ＯＲ’の幅Ｗ’は、ショットキー接合領域Ｓの面積によらず、所望の幅（例えば７μｍ）を確保しなければならない。従って例えばショットキー接合領域Ｓとしては２μｍ〜３μｍ程度の小さいデバイスの場合には、実際の動作に寄与しない重畳部ＯＲ’の方がチップ全体に占める割合が遥かに大きくなり、問題であった。
【００４０】
アノード電極４０を構成する金属層をドライエッチングでパターニングすれば、上述の問題は発生しないが、多層金属構造の場合には、少なくともＴｉ層とＭｏ層でエッチングガスを交換する必要があり、多種のエッチングガスを必要とするためコストがかかる。又Ｍｏ層やＮｉ層のエッチングは終点検出がしにくいなど、エッチング制御が複雑となる。このため従来では、低廉なウェットエッチングを採用していた。
【課題を解決するための手段】
【００４１】
本発明は、かかる課題に鑑みてなされ、第１に、一導電型半導体基板と、該半導体基板表面に設けられた逆導電型半導体層と、該逆導電型半導体層表面に設けられたモリブデンシリサイド層と、該モリブデンシリサイド層上に設けられて該モリブデンシリサイド層とコンタクトするチタン層と、該チタン層上に設けられたアルミニウム層と、を具備することにより解決するものである。
【００４２】
第２に、一導電型半導体基板を準備し、該一導電型半導体基板表面に逆導電型半導体層を形成する工程と、該逆導電型半導体層表面にコンタクトするモリブデン層を形成する工程と、熱処理を行い、前記逆導電型半導体層と前記モリブデン層の界面にモリブデンシリサイド層を形成する工程と、前記モリブデン層を全面除去する工程と、該モリブデンシリサイド層上に該モリブデンシリサイド層とコンタクトするチタン層を形成する工程と、該チタン層上にアルミニウム層を形成する工程と、前記チタン層及び前記アルミニウム層を所望の形状にパターニングする工程と、を具備することにより解決するものである。
【発明の効果】
【００４３】
本発明の実施の形態によれば、以下の効果が得られる。
【００４４】
第１に、重畳部の幅を必要最小限にすることができるので、チップの小型化が実現する。本実施形態では、Ｍｏ層は、モリブデンシリサイド層形成後に全面除去され、Ｎｉ層も不要となる。つまりアノード電極がＴｉ層およびＡｌ層のみであるので、このパターニングにドライエッチングを採用しても、制御が容易で、かつ低廉に実施できる。
【００４５】
従って、Ｍｏ層のウェットエッチングの際に必要であった、オーバーエッチング量を考慮する必要がなくなる。また、ドライエッチングを採用することで、重畳部は、露光装置の合わせ精度とエッチングばらつきを考慮した最小限の幅を確保すればよく、チップサイズを縮小できる。
【００４６】
具体的には、重畳部の幅は露光装置によって決定される。例えば、露光装置にＭＰＡ（Mirror  Projection  MaskAliner）を使用すれば合わせ精度は３μｍ前後であるので、重畳部の幅として４μｍ程度に縮小できる。
【００４７】
特に横型のショットキーバリアダイオードにおいては、半導体基板の同一主面上にアノード電極とカソード電極（またはカソード端子に接続する金属層）を配置する必要があるので、縦型のショットキーバリアダイオードと比較してチップサイズが大きくなるが、重畳部の幅（面積）を従来より縮小できるので、チップサイズの小型化に大きく寄与する。
【００４８】
第２に、重畳部の幅を従来より縮小できるため、横型のショットキーバリアダイオードにおいて、アノード−カソード間の電流経路を縮小できる。従って、抵抗を低減でき、順方向電圧Ｖｆ特性の劣化を回避できる。
【００４９】
第３に、本実施形態の製造方法によれば、製造工程が簡略化する。従来では、モリブデンシリサイド層を形成するためのＭｏ層が基板表面に残存する構造であった。その場合、Ｍｏ層とシリコン基板との熱膨張係数の違いによる割れ等不良を回避するため、Ｍｏ層はあまり厚くできなかった。このため、最上層のＡｌ層の下層にＮｉ層を形成し、Ａｌ層によるＡｌスパイクを防止する必要があった。
【００５０】
これに対し本実施形態では、Ｍｏ層はモリブデンシリサイド層を形成後全面除去される。従って、熱膨張による割れ不良等を考慮する必要がなくなる。また、Ｔｉ層を１０００Å程度の厚みに形成することにより、Ａｌスパイクを防止できる。従って、従来必要であったＮｉ層の形成工程が不要となり、製造工程が簡略化する。
【００５１】
また、アノード電極はＡｌ層とＴｉ層のみであるので、ドライエッチングを採用した場合であっても、Ｍｏ層やＮｉ層が含まれた場合と比較してエッチングガスの交換や、終点検出などエッチング制御の複雑性、困難性が少なくなる。従って、アノード電極層のパターニングにドライエッチングを採用しても容易かつ低廉に実施できる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態のショットキーバリアダイオードを説明するための断面図である。
【図２】本発明の実施形態のショットキーバリアダイオードの製造方法を説明するための断面図である。
【図３】本発明の実施形態のショットキーバリアダイオードの製造方法を説明するための断面図である。
【図４】本発明の実施形態のショットキーバリアダイオードの製造方法を説明するための断面図である。
【図５】本発明の実施形態のショットキーバリアダイオードの製造方法を説明するための断面図である。
【図６】本発明の実施形態のショットキーバリアダイオードの製造方法を説明するための断面図である。
【図７】本発明の実施形態のショットキーバリアダイオードの製造方法を説明するための断面図である。
【図８】本発明の実施形態のショットキーバリアダイオードの製造方法を説明するための断面図である。
【図９】従来のショットキーバリアダイオードを説明する断面図である。
【図１０】従来のショットキーバリアダイオードの製造方法を説明する断面図である。
【図１１】従来のショットキーバリアダイオードの製造方法を説明する断面図である。
【図１２】従来のショットキーバリアダイオードを説明する断面図である。
【図１３】従来のショットキーバリアダイオードを説明する断面図である。
【発明を実施するための形態】
【００５３】
本発明の実施の形態を図１から図８を用いて詳細に説明する。
【００５４】
図１は、本実施形態のショットキーバリアダイオードを示す断面図であり、主な電流経路が基板の水平方向に形成される横型のショットキーバリアダイオードの場合を例に示す。図１（Ａ）は全体の断面図であり、図１（Ｂ）は図１（Ａ）のアノード電極の端部拡大図である。
【００５５】
本実施形態のショットキーバリアダイオード１００は、一導電型半導体基板１と、逆導電型半導体層２と、モリブデンシリサイド層６と、チタン（Ｔｉ）層７と、アルミニウム（Ａｌ）層８と、を有する。
【００５６】
ｐ型半導体基板１の表面にｎ型不純物を拡散してｎ型半導体層２を設ける。ｎ型半導体層２が、アノード−カソード間の電流経路となる。
【００５７】
モリブデンシリサイド層６は、ｎ型半導体層２層表面に設けられる。ｎ型半導体層２の表面には、耐圧を確保するため高濃度のｐ型不純物を拡散したｐ＋型不純物領域３が設けられる。ｎ型半導体層２上に絶縁膜（例えば酸化膜）４が設けられ、絶縁膜４は、ｐ＋型不純物領域３の内側の領域が露出するように開口部ＯＰが設けられる。モリブデンシリサイド層６は、開口部のｎ型半導体層２層表面に、例えば３０Å〜４０Åの厚み（深さ）に設けられる。ｐ＋型不純物領域３は、モリブデンシリサイド層６の外周に位置し、ｐ＋型不純物領域３の内側に、ショットキー接合領域が形成される。
【００５８】
Ｔｉ層７は、モリブデンシリサイド層６上に設けられ、モリブデンシリサイド層６とコンタクトする。Ｔｉ層７は端部が絶縁膜４と重畳し、絶縁膜４の一部とモリブデンシリサイド層６上を連続して覆う。Ｔｉ層７と絶縁膜４が重畳する重畳部ＯＲの幅Ｗは、４μｍ程度である。Ｔｉ層７の厚みは例えば１０００Å若しくはそれ以上である。
【００５９】
Ａｌ層８は、Ｔｉ層７上に設けられてＴｉ層７とコンタクトし、Ａｌ層８とＴｉ層７によってショットキーバリアダイオードのアノード電極９が構成される。Ａｌ層８の厚みは例えば２．５μｍである。Ａｌ層８とＴｉ層７は、厚み方向の端部側面が、同一面上に位置する。すなわち、アノード電極９を構成するＡｌ層８およびＴｉ層７は同じ形状にパターニングされる。重畳部ＯＲでは、絶縁膜４の上にこれとコンタクトするＴｉ層７が設けられ、その上にＡｌ層８が設けられている。
【００６０】
また、モリブデンシリサイド層６と離間してｎ型半導体層２上に導電層１２が設けられる。導電層１２は例えば、Ａｌ層による配線層であり、カソード端子ＣＡに電気的に接続する。ｎ型半導体層２と、導電層１２がコンタクトする領域は、高濃度のｎ型不純物を拡散したｎ＋型不純物領域１１が設けられる。配線層（導電層）１２は、カソード端子ＣＡに接続するかあるいは、カソード端子ＣＡとなる接続点を経由して他の素子と接続する。尚、ここでは、配線層を設ける場合を例に示したが、導電層１２は、カソード電極であってもよく、その場合は、アノード電極９と同様、下層にＴｉ層７が設けられる。
【００６１】
モリブデンシリサイド層６がコンタクトするＴｉ層７、およびモリブデンシリサイド層６が電気的に接続するＡｌ層８はアノード端子Ａに接続するアノード電極９であり、これにより半導体基板の水平方向に電流経路が形成される横型のショットキーバリアダイオード１００が構成される。
【００６２】
後に詳述するが、本実施形態では、ｎ型半導体層２上にモリブデン（Ｍｏ）層（不図示）を形成し、シリサイド化してモリブデンシリサイド層６を形成した後、Ｍｏ層を全面除去している。
【００６３】
これにより、アノード電極９の形成の際、ドライエッチングを採用してパターニングできる。つまりＭｏ層のオーバーエッチング量を考慮する必要がないので、絶縁膜４の開口部ＯＰの端部から、アノード電極９（Ｔｉ層７）の端部までの重畳部ＯＲの幅Ｗを、必要最小限にすることができる。
【００６４】
尚、ドライエッチングでアノード電極９をパターニングできる本実施形態においてもショットキー接合領域Ｓを囲む基板表面に絶縁膜４が必要であり、アノード電極９の端部に絶縁膜４との重畳部ＯＲを設けている。
【００６５】
しかし本実施形態の重畳部ＯＲの幅Ｗは例えば４μｍである。従来構造においては重畳部ＯＲ’の幅Ｗ’が７μｍであったが、本実施形態によればこれを大幅に低減できる。これにより、チップの小型化が実現する。
【００６６】
特に横型のショットキーバリアダイオード１００においては、半導体基板の同一主面上にアノード電極９とカソード端子ＣＡに接続する導電層１２を配置する必要があるので、縦型のショットキーバリアダイオードと比較してチップサイズが大きくなる。しかし重畳部ＯＲの幅Ｗ（面積）を縮小できるので、チップサイズの小型化に寄与する。
【００６７】
また、重畳部ＯＲの幅Ｗを縮小し、アノード電極９と導電層１２間の距離Ｗ２も狭められるので、横型のショットキーバリアダイオード１００において、アノード−カソード間の電流経路（ショットキー接合領域Ｓの中心から、ｎ＋型不純物領域１１の中心までの距離）Ｗ４を従来構造（図１３）より縮小できる。従って、抵抗を低減でき、順方向電圧Ｖｆ特性の悪化を回避できる。
【００６８】
尚、本実施形態では、横型のダイオードの場合を例に説明したが、図９の如く、電流経路が半導体基板の垂直方向に形成される縦型のダイオードであっても同様に実施でき、重畳部ＯＲが縮小できるので、チップサイズの小型化に寄与できる。
【００６９】
図２から図８を参照して、本実施形態のショットキーバリアダイオード１００の製造方法について、説明する。以下の図は、ショットキーバリアダイオード１００の、ショットキー接合領域部分を示す断面図である
第１工程（図２）：ｐ型半導体基板１を準備し、ｐ型半導体基板１表面にｎ型不純物を拡散したｎ型半導体層２を形成する（図２（Ａ））。
【００７０】
ｎ型半導体層２上に絶縁膜（不図示）を形成し、所定の領域を環状に開口してｐ型不純物を注入、拡散し、ｐ＋型不純物領域３を形成する。再び絶縁膜４を形成した後、絶縁膜４にｐ＋型不純物領域３の一部とその内側が露出する開口部ＯＰを形成する（図２（Ｂ））。
【００７１】
尚、カソード端子ＣＡに接続する導電層１２を形成する場合には、ｎ型半導体層２表面に、高濃度のｎ型不純物を拡散し、ｎ＋型不純物領域１１を形成する（図１（Ａ）参照）。
【００７２】
第２工程（図３）：ウェハ全面に蒸着によりモリブデン（Ｍｏ）層５を形成する。Ｍｏ層５の厚みは例えば３００Å〜２０００Åである。Ｍｏ層５は、絶縁膜４上から連続して開口部ＯＰから露出するｎ型半導体層２表面を覆い、ｎ型半導体層２表面とコンタクトする。
【００７３】
第３工程（図４）：熱処理（例えば５００℃、１０分）を施し、ｎ型半導体層２とＭｏ層５の界面をシリサイド化し、ｎ型半導体層２とＭｏ層５の界面にモリブデンシリサイド層６を形成する。モリブデンシリサイド層６の厚み（深さ）は例えば、３０Å〜４０Åである。
【００７４】
第４工程（図５）：Ｍｏ層５を全面ウェットエッチングにより除去する。Ｍｏ層５のエッチャントは、例えば燐酸、硝酸、純水の混合品である。モリブデンシリサイド層６上のＭｏ層５も除去され、モリブデンシリサイド層６が露出する。
【００７５】
第５工程（図６）：全面に、Ｔｉ層７を蒸着により形成する。Ｔｉ層７の厚みは例えば、１０００Å若しくはそれ以上である。これにより、モリブデンシリサイド層６上にこれとコンタクトするＴｉ層７が設けられる。
【００７６】
第６工程（図７）：引き続き全面に、Ａｌ層８を蒸着により形成する。Ａｌ層８の厚みは例えば、２．５μｍである。
【００７７】
従来では、モリブデンシリサイド層を形成するためのＭｏ層３７が基板表面に残存する構造であった。その場合、Ｍｏ層３７とシリコン基板との熱膨張係数の違いによる割れ等不良を回避するため、Ｍｏ層３７はあまり厚くできず、３００Å〜２０００Åの厚みに形成されていた。しかし、この程度の厚みでは、最上層に形成するＡｌ層３９によるＡｌスパイクを防止できないため、Ａｌ層３９の下層にＮｉ層３８（厚み８００Å）が必要であった。
【００７８】
これに対し本実施形態では、Ｍｏ層５はモリブデンシリサイド層６を形成後全面除去される。従って、熱膨張による割れ不良等を考慮する必要がなくなる。また、Ｔｉ層７を１０００Å程度かそれ以上の厚みに形成することにより、Ａｌスパイクを防止できる。従って、従来必要であったＮｉ層３８の形成工程が不要となり、製造工程が簡略化する。
【００７９】
第７工程（図８）：所望形状のレジストマスクを形成した後、Ｔｉ層７及びＡｌ層８を、ドライエッチングにより所望の形状にパターニングし、アノード電極９を形成する。アノード電極９の端部は、モリブデンシリサイド層６上を完全に覆い、モリブデンシリサイド層６の周囲に位置する絶縁膜４上の一部も覆うようにパターニングされる。モリブデンシリサイド層６周囲の絶縁膜４の一部は、アノード電極９と重畳する重畳部ＯＲを有する。重畳部ＯＲの幅Ｗは、例えば４μｍである。
【００８０】
このドライエッチングは、Ａｌ層８とＴｉ層７の２種類の金属層のエッチングで済むことからウェハを同一チャンバー内に保持したまま、エッチングガスの切替えだけで連続的に且つ簡便な手法によって実行することができる。
【００８１】
従来構造では、アノード電極にＭｏ層３５（４５）、およびＮｉ層３８（４８）を含んでいた。このためドライエッチングによるパターニングは、多種のエッチングガスを必要とし、又Ｍｏ層３５（４５）、およびＮｉ層３８（４８）の終点検出がしにくいなど、エッチング制御が複雑でコストも高くなることから、安価なウェットエッチングを採用していた。
【００８２】
しかし、本実施形態では、アノード電極９はＡｌ層８およびＴｉ層７のみであるので、パターニングにドライエッチングを採用しても制御が容易で、主たるエッチングガスも１種でよいことからコストも増加しない。
【００８３】
つまりＭｏ層のウェットエッチングで必要であったオーバーエッチング量を考慮する必要がないので、絶縁膜４の開口部ＯＰの端部から、アノード電極９（Ｔｉ層７）の端部までの重畳部ＯＲの幅Ｗを、露光装置の合わせ精度とエッチングばらつきを考慮した必要最小限にの幅にすることができる。
【００８４】
具体的には、露光装置にＭＰＡ（Mirror  Projection  MaskAliner）を使用すれば合わせ精度は３μｍ前後であので、重畳部ＯＲの幅Ｗを４μｍ程度に縮小できる。また、露光装置にステッパを採用すれば、合わせ精度は１μｍ前後であるので、重畳部ＯＲの幅Ｗを２μｍ程度にできる。
【００８５】
尚、カソード端子ＣＡに接続する導電層１２を形成する場合には、本工程においてＡｌ層８を所望の形状にパターニングして形成する（図１（Ａ）参照）。
【符号の説明】
【００８６】
１    ｐ型半導体基板
２    ｎ型半導体層
３    ｐ＋型不純物領域
４    絶縁膜
５    Ｍｏ層
６    モリブデンシリサイド層
７    Ｔｉ層
８    Ａｌ層
９    アノード電極
１１  ｎ＋型不純物領域
１２  導電層
６０  ショットキーバリアダイオード
３１  ｎ＋型半導体基板
３２  ｎ−型半導体層
３３  ガードリング
３４  絶縁膜
３５  Ｍｏ層
３６  モリブデンシリサイド層
３７  Ｔｉ層
３８  Ｎｉ層
３９  Ａｌ層
４０  アノード電極
【図１】
2011035144.tif 000003
【図２】
2011035144.tif 000004
【図３】
2011035144.tif 000005
【図４】
2011035144.tif 000006
【図５】
2011035144.tif 000007
【図６】
2011035144.tif 000008
【図７】
2011035144.tif 000009
【図８】
2011035144.tif 000010
【図９】
2011035144.tif 000011
【図１０】
2011035144.tif 000012
【図１１】
2011035144.tif 000013
【図１２】
2011035144.tif 000014
【図１３】
2011035144.tif 000015