(57)【要約】【課題】ＣＭＰのストッパ膜として多結晶シリコン膜を用いた場合においても、多結晶シリコン膜の表面に発生するスクラッチを低減させる。【解決手段】半導体基板１１上に形成された多結晶シリコン膜１３をストッパ膜としてシリコン酸化膜１５を化学的機械的研磨にて平坦化する半導体装置の製造方法において、多結晶シリコン膜１３の上層には表面改質膜１３ａが形成され、化学的機械的研磨のスラリ８には、セリア砥粒２１と、界面活性剤と、カチオン性またはアニオン性の官能基を有する樹脂粒子２２、２３が含有されている。【選択図】      図３
2011071303.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたシリコン膜をストッパ膜としてシリコン酸化膜を化学的機械的研磨にて平坦化する半導体装置の製造方法において、
前記シリコン膜の上層には前記シリコン膜の表面を親水化する表面改質膜が形成され、
前記化学的機械的研磨のスラリには、酸化セリウム粒子と、界面活性剤と、カチオン性またはアニオン性の官能基を有する樹脂粒子が含有されていることを特徴とする半導体装置の製造方法。
【請求項２】
前記表面改質膜は前記シリコン膜の上層の酸化処理にて形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記表面改質膜は前記シリコン膜の上層のアニール処理にて形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記樹脂粒子は、ポリスチレン系樹脂粒子またはポリメチルメタクリレート系樹脂粒子であることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記シリコン膜はゲート電極またはフローティングゲート電極として用いられることを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、ＣＭＰ工程においてシリコン膜をストッパ膜としてシリコン酸化膜を研磨する方法に適用して好適なものである。
【背景技術】
【０００２】
多層配線プロセスや素子分離の形成工程において、表面を平坦化する工程として、ＣＭＰ（化学的機械研磨）法が多用されている。素子分離構造においては、研磨終了のタイミングを自動検知するためにストッパ膜が使用される。このストッパ膜の材料として検知性能および研磨後の表面状態などの観点からシリコン窒化膜が多用されている。
【０００３】
また、例えば、特許文献１には、シリコン窒化膜を省略し、下地の多結晶シリコン膜をストッパ膜として使用する方法が開示されている。
【０００４】
しかしながら、ストッパ膜としてシリコン窒化膜を用いる方法では、ＣＭＰ工程の後にシリコン窒化膜を除去する必要があり、工程数が増加するという問題があった。
また、特許文献１に開示された方法では、多結晶シリコン膜の表面が研磨粒子にて頻繁に擦られることから、多結晶シリコン膜の表面のスクラッチが増加し、その多結晶シリコン膜を用いてデバイスを作成すると、デバイス性能の悪化が見込まれるという問題があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２２６９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、ＣＭＰのストッパ膜としてシリコン膜を用いた場合においても、シリコン膜の表面に発生するスクラッチを低減させることが可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、半導体基板上に形成されたシリコン膜をストッパ膜としてシリコン酸化膜を化学的機械的研磨にて平坦化する半導体装置の製造方法において、前記シリコン膜の上層には前記シリコン膜の表面を親水化する表面改質膜が形成され、前記化学的機械的研磨のスラリには、酸化セリウム粒子と、界面活性剤と、カチオン性またはアニオン性の官能基を有する樹脂粒子が含有されていることを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【０００８】
本発明によれば、ＣＭＰのストッパ膜として晶シリコン膜を用いた場合においても、シリコン膜の表面に発生するスクラッチを低減させることが可能となる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の一実施形態に係るＣＭＰ工程に使用される研磨装置の概略構成を示す断面図。
【図２】図２は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図。
【図３】図３は、本発明の一実施形態に係る研磨時における樹脂粒子の挙動を示す断面図。
【図４】図４は、本発明の実施例に係る多結晶シリコン膜のスクラッチ数を比較例とともに示す図。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００１１】
図１は、本発明の一実施形態に係るＣＭＰ工程に使用される研磨装置の概略構成を示す断面図である。
図１において、研磨装置１には、ウェハ３を載置する研磨テーブル２、ウェハ３を研磨テーブル２上に押し当てる研磨ヘッド４、研磨テーブル２上にスラリ８を供給するノズル７が設けられている。なお、ウェハ３には、半導体基板を用いることができ、その半導体基板上には、被研磨体としてのシリコン酸化膜およびストッパ膜としての多結晶シリコン膜を形成することができる。ここで、この多結晶シリコン膜の上層には、その多結晶シリコン膜の表面を親水化する表面改質膜が形成されている。なお、表面改質膜は、例えば、多結晶シリコン膜の上層の酸化処理またはアニール処理にて形成されたシリコン酸化膜を用いることができる。
【００１２】
また、スラリ８には、酸化セリウム粒子と、界面活性剤と、カチオン性またはアニオン性の官能基を有する樹脂粒子が含有されている。なお、界面活性剤としては、例えば、ポリアクリル酸アンモニウムなどのポリカルボン酸またはその塩を用いることができる。また、界面活性剤は、低濃度では酸化セリウム粒子の分散性を低下させ、高濃度では酸化セリウム粒子と吸着して、研磨レートを抑制するため、０．００１〜０．３質量％の範囲内に設定することが好ましい。また、樹脂粒子としては、例えば、ＰＳＴ（ポリスチレン）系樹脂粒子またはＰＭＭＡ（ポリメチルメタクリレート）系樹脂粒子を用いることができる。また、樹脂粒子は、低濃度では保護効果が十分に得られず、高濃度では研磨レートを必要以上に抑制するため、樹脂粒子の濃度は０．０１〜１０質量％の範囲内、樹脂粒子の粒径は５０〜１００００Åの範囲内に設定することが好ましい。
【００１３】
また、官能基は、カルボン酸型、スルホン酸型、硫酸エステル型、リン酸エステル型、アミン塩型、第４級アンモニウム塩型、エーテル型、エステル型、アルカノールアミド型、カルボキシベタイン型、グリシン型官能基から選択することができ、好ましくは、カチオン性の官能基としては、アミン塩型を用いることができ、アニオン性の官能基としては、カルボン塩型またはスルホン塩型を用いることができる。また、スラリ８中の酸化セリウム粒子は、低濃度では研磨レートが低く、高濃度では過剰レートとなり、スクラッチの増加も懸念されるため、スラリ８中の酸化セリウム粒子の濃度は０．１〜１０質量％の範囲内に設定することが好ましい。また、スラリ８は、低流量では研磨レートや平坦性の悪化が懸念され、高流量では消耗量の増加が懸念されるため、スラリ８の流量は８０〜４００ｍｌ／ｍｉｎの範囲内に設定することが好ましい。
【００１４】
また、研磨テーブル２上には研磨パッド２ａが配置され、研磨パッド２ａ上には、研磨パッド２ａの目立てを行うドレッサ６ｂが配置されている。そして、ドレッサ６ｂは、ドレッサヘッド６ａにて研磨パッド２ａ上に押し当て可能とされている。なお、研磨パッド２ａの材料は、ポリウレタンを用いることができ、弾性率やグルーブパターンによらず樹脂粒子との相互作用が期待できる。また、研磨パッド２ａの弾性率およびカットレートを考慮すると、ドレッサ６ｂの番手は＃８０〜＃３００の範囲内に設定することが好ましい。
【００１５】
また、低荷重や低回転では研磨レートが低い上に終点検知が困難になり、高荷重や高回転では平坦性の悪化や、スクラッチの増加が懸念されるため、研磨荷重は１５０ｈＰａ〜５００ｈＰａ、テーブル回転数およびウェハ回転数は６０〜１１０ｒｐｍの範囲内に設定することが好ましい。
【００１６】
そして、ウェハ３上のシリコン酸化膜を平坦化する場合、研磨テーブル２上にウェハ３を配置する。そして、研磨ヘッド４にてウェハ３の表面が研磨パッド２ａ上に押し当てられた状態で、ノズル７を介してスラリ８を研磨パッド２ａ上に供給させながら、研磨テーブル２および研磨ヘッド４を回転させる。
【００１７】
そして、多結晶シリコン膜が露出されるまでシリコン酸化膜を薄膜化し、多結晶シリコン膜が露出されると、シリコン酸化膜の研磨を終了する。なお、このシリコン酸化膜は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）などの埋め込み絶縁膜や層間絶縁膜として用いることができる。また、この多結晶シリコン膜は、シリコン酸化膜の平坦化後に除去することなくウェハ３上に残すことができ、ゲート電極またはフローティングゲート電極として用いることができる。
【００１８】
ここで、親水性の表面改質膜を多結晶シリコン膜の上層に形成するとともに、酸化セリウム粒子と、界面活性剤と、カチオン性またはアニオン性の官能基を有する樹脂粒子をスラリ８に含有させることにより、表面改質膜を介して多結晶シリコン膜の表面を樹脂粒子にて保護させることが可能となるとともに、樹脂粒子による緩衝効果を得ることができる。このため、硬質性の酸化セリウム粒子がスラリ８に含有されている場合においても、酸化セリウム粒子にて多結晶シリコン膜の表面が強く擦られるのを抑制することができ、ＣＭＰのストッパ膜として多結晶シリコン膜を用いた場合においても、多結晶シリコン膜の表面に発生するスクラッチを低減させることが可能となる。この結果、その多結晶シリコン膜を用いて半導体素子を形成した場合においても、特性の劣化を抑制することができ、ストッパ膜としてシリコン窒化膜を形成する工程を省略することが可能となることから、ウェハ３に形成される半導体素子の性能劣化を抑制しつつ、低価格化を図ることができる。
【００１９】
なお、ウェハ３に形成される半導体素子は、例えば、メモリ、システムＬＳＩ、高速ロジックＬＳＩ、メモリ・ロジック混載ＬＳＩなどに用いることができる。
【００２０】
図２は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
図２（ａ）において、例えば、ＣＶＤ、熱酸化またはラジカル酸化などの方法を用いることにより、半導体基板１１上にシリコン酸化膜１２を形成する。なお、半導体基板１１としては、例えば、シリコン基板を用いることができる。また、シリコン酸化膜１２は、例えば、ゲート絶縁膜またはトンネル酸化膜として用いることができる。
【００２１】
次に、ＣＶＤなどの方法を用いることにより、シリコン酸化膜１２上に多結晶シリコン膜１３を形成する。そして、酸素雰囲気中で多結晶シリコン膜１３の表面の熱処理を行うことにより、多結晶シリコン膜１３の表層に表面改質層１３ａを形成する。なお、例えば、この時の熱処理の温度は９００℃、時間は２０秒に設定することができる。また、多結晶シリコン膜１３の表層に表面改質層１３ａを形成する方法としては、Ｎ２アニールを用いるようにしてもよいし、パイロ酸化を用いるようにしてもよいし、ＨＣｌ酸化を用いるようにしてもよい。
【００２２】
次に、フォトリソグラフィ技術およびドライエッチング技術を用いることにより、多結晶シリコン膜１３およびシリコン酸化膜１２を通して半導体基板１１に素子分離溝１４を形成する。なお、多結晶シリコン膜１３の表層に表面改質層１３ａを形成するタイミングは、半導体基板１１に素子分離溝１４を形成する前でもよいし、半導体基板１１に素子分離溝１４を形成した後でもよい。
【００２３】
次に、図２（ｂ）に示すように、ＣＶＤなどの方法を用いることにより、素子分離溝１４が埋め込まれるようにして、半導体基板１１上の全面にシリコン酸化膜１５を堆積する。
【００２４】
次に、図２（ｃ）に示すように、半導体基板１１としてのウェハを図１の研磨装置１に載置する。そして、表面改質層１３ａの表面が露出するまでシリコン酸化膜１５を薄膜化し、半導体基板１１に素子分離構造を形成する。
【００２５】
なお、図２（ｃ）の工程の後、フォトリソグラフィ技術およびドライエッチング技術を用いて多結晶シリコン膜１３をパターニングすることにより、ゲート電極またはフローティングゲート電極を形成するようにしてもよい。
【００２６】
図３は、本発明の一実施形態に係る研磨時における樹脂粒子の挙動を示す断面図である。
図３において、図１のスラリ８には、セリア（酸化セリウム）砥粒２１、アニオン性樹脂粒子２２およびカチオン性樹脂粒子２３が含有されている。また、スラリ８に含有される界面活性剤には、カウンターイオンとして、例えば、ＮＨ４＋が含まれている。
【００２７】
また、シリコン酸化膜１５の表面は親水性を示す。多結晶シリコン膜１３自体は疎水性を示すが、表面改質層１３ａは親水性を示す。このため、シリコン酸化膜１５および表面改質層１３ａの表面には負電荷２４が帯電する。また、セリア砥粒２１およびカチオン性樹脂粒子２３は正極性を示し、アニオン性樹脂粒子２２は負極性を示す。
【００２８】
このため、カチオン性樹脂粒子２３は、表面改質層１３ａの表面に直接吸着し、表面改質層１３ａの表面を保護することができる。また、アニオン性樹脂粒子２２は、ＮＨ４＋を介して表面改質層１３ａの表面に吸着し、表面改質層１３ａの表面を保護することができる。また、アニオン性樹脂粒子２２は、セリア砥粒２１の表面に吸着し、表面改質層１３ａがセリア砥粒２１にて直接擦られるのを抑制することができる。
【００２９】
なお、図３では、アニオン性樹脂粒子２２およびカチオン性樹脂粒子２３の双方がスラリ８に含有されている例を示したが、アニオン性樹脂粒子２２およびカチオン性樹脂粒子２３のいずれか一方のみがスラリ８に含有されていてもよい。また、上述した実施形態では、ストッパ膜として多結晶シリコン膜を用いる方法を例にとったが、非晶質シリコン膜または連続粒界結晶シリコン膜などを用いるようにしてもよく、ストッパ膜を残してゲート電極やフローティング電極とする場合には、例えば、後工程における熱処理の際にこれらの膜を多結晶シリコン膜に変換することが可能である。
【実施例】
【００３０】
図４は、本発明の実施例に係る多結晶シリコン膜のスクラッチ数を比較例とともに示す図である。なお、図４の実施例１−４および比較例１−４では、共通の研磨条件を以下のように設定した。
研磨装置１    ：ＦＲＥＸ３００Ｅ（荏原製作所製）
研磨パッド２ａ：ＩＣ１０００（ニッタ・ハース製）
ドレッサ６ｂ  ：ダイヤモンドドレッサ（ＡＳＡＨＩダイヤモンド製）
研磨荷重      ：４００ｈＰａ
テーブル回転数：６０ｒｐｍ
ウェハ回転数  ：６０ｒｐｍ
スラリ流量    ：１９０ｍｌ／ｍｉｎ
また、図４の実施例１−４および比較例１−４のスラリのベースとして酸化セリウム粒子を５．０質量％含有する昭和電工製スラリを用いた。なお、この昭和電工製スラリには、それ自体に界面活性剤であるポリカルボン酸のアンモニウム塩が含有されている。
【００３１】
（実施例１）
図４において、実施例１では、ストッパ膜として多結晶シリコン膜１３を用い、多結晶シリコン膜１３の表層に表面改質層１３ａを形成した。また、スラリ８として、昭和電工製スラリに樹脂粒子を添加し、樹脂粒子としてカチオン性の官能基が付与されたＰＳＴ系樹脂粒子を用いた。このＰＳＴ系樹脂粒子は、Ｒ０４（ＪＳＲ製）を０．１質量％だけ含有させた。また、界面活性剤の濃度は０．１質量％だった。
この場合、多結晶シリコン膜１３の表面は、改質工程により負の電荷を帯びているため、正電荷を持つ樹脂粒子が表面改質層１３ａに吸着し、表面保護の役割を果たすとともに、樹脂粒子の弾性作用に起因する緩衝効果が得られる。この結果、図３のセリア砥粒２１と多結晶シリコン膜１３との過度な接触が抑えられ、スクラッチ数の発生を回避できた。
【００３２】
なお、シリコン酸化膜１５の表面は親水性を示すが、多結晶シリコン膜１３の表面は十分改質されて親水化されたエリアと、まだ改質が不十分で、疎水性としての性質が残るエリアが混在していることが予想される。一方、樹脂粒子は表面官能基がある部分は親水性を示し、無い部分は疎水性を示す。そのため、親水性を示す表面改質層１３ａには親水基が作用し、改質が不十分な疎水性のエリアには疏水性の部分が作用し、吸着が強固なものとなりやすくなる。
【００３３】
（実施例２）
実施例２では、ストッパ膜として多結晶シリコン膜１３を用い、多結晶シリコン膜１３の表層に表面改質層１３ａを形成した。また、スラリ８として、昭和電工製スラリに樹脂粒子を添加し、樹脂粒子としてアニオン性の官能基が付与されたＰＳＴ系樹脂粒子を用いた。このＰＳＴ系樹脂粒子は、ＲＳＴ−０１（ＪＳＲ製）を０．１質量％だけ含有させた。また、界面活性剤の濃度は０．１質量％だった。
この場合、樹脂粒子は、スラリ８中に存在する界面活性剤から生じたＨ＋、ＮＨ４＋などのカウンターイオンを介してウェハ３の表面に吸着し、保護効果を得ることができる。また、樹脂粒子のスラリ８中への分散が弾性率を上げ、緩衝効果を示し、スクラッチが発生しにくい研磨状態にすることが可能である。さらに、アニオン性樹脂粒子２２はセリア砥粒２１と電気的に吸着しやすい。多結晶シリコン膜１３の表面改質により、ウェハ３の表面は負にシフトし、樹脂粒子との吸着によりセリア砥粒２１も負側にシフトし、スクラッチの発生を引き起こすセリア砥粒２１との過度な接触を抑制できる。
【００３４】
（実施例３、４）
実施例３、４では、実施例１、２の樹脂材料をＰＳＴからＰＭＭＡにそれぞれ変更した。このＰＭＭＡ系樹脂粒子は、実施例３ではＲ０５（ＪＳＲ製）、実施例４ではＲ８３（ＪＳＲ製）をそれぞれ０．１質量％だけ含有させた。また、界面活性剤の濃度は０．１質量％だった。この場合でも、実施例１、２と同様の効果が得られ、スクラッチの数を低減することができた。
【００３５】
（比較例１）
比較例１では、スラリ８として、昭和電工製スラリに界面活性剤としてポリアクリル酸アンモニウムを添加したものを用いた。この界面活性剤は、ＴＫ７５（花王製）を用いた。この時の界面活性剤の濃度は０．５質量％だった。また、研磨粒子との濡れ性がよいシリコン窒化膜をストッパ膜に使用した。この場合、シリコン窒化膜と研磨粒子が親水性であるため、スクラッチはさほど発生しなかったが、ストッパ膜にシリコン窒化膜を用いているため、工程数の増加要因となる。
【００３６】
（比較例２）
比較例２では、疎水性の多結晶シリコン膜を表面改質することなくストッパ膜に使用した以外は比較例１と同様の条件に設定した。この場合、ポリアクリル酸アンモニウムをスラリに添加することで疎水性の多結晶シリコン膜表面にポリアクリル酸アンモニウムが吸着し、多結晶シリコン膜の表面保護の役割を果たすと推測できるが、ストッパ膜がシリコン窒化膜の場合に比べると、スクラッチ数が４０００倍以上あった。
【００３７】
（比較例３）
比較例３では、研磨前に多結晶シリコン膜表面の改質を行った以外は比較例２と同様の条件に設定した。多結晶シリコン膜表面の改質により、親水化された多結晶シリコン膜表面の濡れ性が改善され、比較例２に比べてスクラッチ数が減少したものの、ゲート電極として使用するうえで許容範囲外の値だった。
【００３８】
（比較例４）
比較例４では、研磨前に多結晶シリコン膜表面の改質を行わないようにした以外は実施例１と同様の条件に設定した。この場合、樹脂粒子の添加に基づくスラリ自体の弾性率の上昇により、比較例２に比べスクラッチ数の減少を確認できた。ただし、樹脂粒子を添加しただけでは、多結晶シリコン膜の表面自体は疏水性であるため、多結晶シリコン膜の表面保護の役割は期待できず、スクラッチ数は多かった。
【符号の説明】
【００３９】
１  研磨装置、２  研磨テーブル、２ａ  研磨パッド、３  ウェハ、４  研磨ヘッド、６ａ  ドレッサヘッド、６ｂ  ドレッサ、７  ノズル、８  スラリ、１１  半導体基板、１２、１５  シリコン酸化膜、１３  多結晶シリコン膜、１３ａ  表面改質層、１４  素子分離溝、２１  セリア砥粒、２２  アニオン性樹脂粒子、２３  カチオン性樹脂粒子、２４  負電荷
【図１】
2011071303.tif 000003
【図２】
2011071303.tif 000004
【図３】
2011071303.tif 000005
【図４】
2011071303.tif 000006