(57)【要約】【課題】電荷転送効率を劣化させることなく、光電変換部表面で発生する電荷による偽信号を低減することが可能な固体撮像素子を提供する。【解決手段】半導体基板内に形成された複数の光電変換部２と、平面視において光電変換部２の隣に設けられたＣＣＤとを有する固体撮像素子１０であって、ＣＣＤは、半導体基板内に形成された垂直電荷転送路３を含み、光電変換部２は、Ｎ型不純物領域２ｃと、Ｎ型不純物領域２ｃの表面に形成されたＰ型不純物領域２ｂとで構成され、垂直電荷転送路３と光電変換部２との間に形成された電荷読み出し領域４と、垂直電荷転送路３と光電変換部２との間の領域のうち、電荷読み出し領域４を除く領域に形成された素子分離領域５と、Ｐ型不純物領域２ｂの表面に素子分離領域５に沿って形成され、光電変換部２の表面で発生した電荷が素子分離領域５に移動するのを抑制する偽信号バリア領域７とを備える。【選択図】図２
2011146516.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内に形成された複数の光電変換部と、平面視において前記光電変換部の隣に設けられた電荷転送部とを有する固体撮像素子であって、
前記電荷転送部は、前記半導体基板内に形成された電荷転送路を含み、
前記光電変換部は、第一導電型の第一の不純物領域と、前記第一の不純物領域の表面に形成された前記第一導電型とは反対導電型である第二導電型の第二の不純物領域とで構成され、
前記電荷転送路と前記光電変換部との間に形成された電荷読み出し領域と、
前記電荷転送路と前記光電変換部との間の領域のうち、前記電荷読み出し領域を除く領域に形成された素子分離領域と、
前記第二の不純物領域の表面に前記素子分離領域に沿って形成され、前記光電変換部の表面で発生した電荷が前記素子分離領域に移動するのを抑制する偽信号バリア領域とを備える固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記偽信号バリア領域が、前記第二の不純物領域の表面にポテンシャル段差を形成する不純物層で構成されている固体撮像素子。
【請求項３】
請求項２記載の固体撮像素子であって、
前記偽信号バリア領域が、前記電荷転送路から０．０５μｍ以上離れた位置に形成されている固体撮像素子。
【請求項４】
請求項２又は３記載の固体撮像素子であって、
前記電荷転送部を構成する電荷転送電極を遮光する遮光膜であって、前記光電変換部上方に開口を有する遮光膜を前記半導体基板上方に備え、
前記偽信号バリア領域が、前記遮光膜の開口の外側に形成されている固体撮像素子。
【請求項５】
請求項４記載の固体撮像素子であって、
前記電荷転送電極と前記遮光膜との間に設けられた絶縁膜を備え、
前記絶縁膜の端部の位置と、前記偽信号バリア領域の前記素子分離領域側の端部の位置とが平面視において一致している固体撮像素子。
【請求項６】
請求項１〜５のいずれか１項記載の固体撮像素子であって、
前記偽信号バリア領域が、前記素子分離領域と接している固体撮像素子。
【請求項７】
請求項１〜６のいずれか１項記載の固体撮像素子であって、
前記第二の不純物領域の表面に、前記第二の不純物領域の端部から離間して設けられた前記第二の不純物領域よりも不純物濃度の濃い第二導電型の第三の不純物領域を備え、
前記偽信号バリア領域が、前記第三の不純物領域と前記素子分離領域との間の前記第二の不純物領域内に形成されている固体撮像素子。
【請求項８】
請求項１〜７のいずれか１項記載の固体撮像素子であって、
前記複数の光電変換部が、行方向とこれに直交する列方向に二次元状に配列され、
前記光電変換部の奇数行と偶数行とが、前記光電変換部の配列ピッチの１／２だけ前記行方向にずれて配置されており、
前記電荷転送路が、前記光電変換部を避けるように前記列方向に延びる蛇行形状となっている固体撮像素子。
【請求項９】
請求項１〜８のいずれか１項記載の固体撮像素子を備える撮像装置。
【請求項１０】
請求項１記載の固体撮像素子の製造方法であって、
前記電荷転送部を構成する電荷転送電極を前記半導体基板上方に形成する工程と、
前記電荷転送電極の周りに絶縁膜を形成する工程と、
前記半導体基板のうち、前記電荷転送電極及び前記絶縁膜が形成された領域と前記偽信号バリア領域を形成すべき領域とを除く領域を覆うマスクパターンを形成する工程と、
前記絶縁膜と前記マスクパターンとをマスクにして前記偽信号バリア領域を形成する工程とを備える固体撮像素子の製造方法。
【請求項１１】
請求項１０記載の固体撮像素子の製造方法であって、
前記偽信号バリア領域を形成する工程が、前記絶縁膜と前記マスクパターンとをマスクにして前記半導体基板に不純物を注入して前記偽信号バリア領域を形成するものである固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、撮像装置、固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型の固体撮像素子では、暗電流低減等のために、埋め込み型のフォトダイオードが一般的に用いられている。図１０は、一般的なＣＣＤ型の固体撮像素子の断面模式図である。図１０では、固体撮像素子の半導体基板内の構成要素のみを図示している。
【０００３】
図１０に示す固体撮像素子は、Ｎ型シリコン基板上に形成されたＰウェル層１０１を備える。図１０の説明では、Ｎ型シリコン基板とＰウェル層１０１を併せて半導体基板と言う。
【０００４】
Ｐウェル層１０１には、Ｎ型不純物層で構成された電荷蓄積領域１０２ａと、その表面に形成されたＰ型不純物で構成された表面シールド領域１０２ｂとを含む光電変換部１０２が形成されている。この光電変換部１０２は、半導体基板表面から深い位置に電荷蓄積領域１０２ａが形成された、所謂埋め込み型フォトダイオードとなっている。
【０００５】
光電変換部１０２の右隣には、この光電変換部１０２に対応する垂直電荷転送路１０３が形成されている。垂直電荷転送路１０３は、図示しない電荷転送電極と共に垂直ＣＣＤ（ＶＣＣＤ）を構成する。光電変換部１０２と、これに対応する垂直電荷転送路１０３との間には電荷読み出し領域１０４が形成されている。
【０００６】
垂直電荷転送路１０３の下にはＰ型不純物層からなるＰＤ−ＰＤ間素子分離領域１０６が形成されている。このＰＤ−ＰＤ間素子分離領域１０６によって光電変換部１０２同士が分離されている。
【０００７】
垂直電荷転送路１０３と、これに対応しない右隣の光電変換部１０２との間には、Ｐ型不純物層からなるＰＤ−ＶＣＣＤ間素子分離領域１０５が形成されている。このＰＤ−ＶＣＣＤ間素子分離領域１０５によって、垂直電荷転送路１０３と、これに対応しない光電変換部１０２とが分離されている。
【０００８】
図１０に示した固体撮像素子においては、垂直電荷転送路１０３は半導体基板表面にある一方、光電変換部１０２の電荷蓄積領域１０２ａは半導体基板表面から深い位置に存在している。このため、半導体基板表面から深い位置で所望の濃度となるようにＰＤ−ＶＣＣＤ間素子分離領域１０５を形成する必要がある。この結果、ＰＤ−ＶＣＣＤ間素子分離領域１０５の濃度は、半導体基板表面に向かうほど薄くなっている。図１０では、ＰＤ−ＶＣＣＤ間素子分離領域１０５の濃度を、網掛けのドットで示しており、浅い位置ほど濃度が薄いことを示している。
【０００９】
図１０に示した固体撮像素子では、光電変換部１０２の表面で発生した電荷が、基板表面に沿って横方向に拡散し、ＰＤ−ＶＣＣＤ間素子分離領域１０５を越えて隣の電荷転送路１０３に漏れ込んでしまい、混色やスミア等の偽信号が発生することが知られている（特許文献１，２参照）。このような偽信号の発生は、ＰＤ−ＶＣＣＤ間素子分離領域１０５の濃度が半導体基板表面で薄くなってしまっているために発生していると考えられる。
【００１０】
特に、近年の固体撮像素子は、微細化が進んでいるため、ＰＤ−ＶＣＣＤ間素子分離領域１０５の幅が小さくなる傾向にあり、光電変換部１０２表面で発生した電荷の拡散距離が短くなって、偽信号が発生しやすくなっている。また、近年の固体撮像素子は、高感度化も進んでいるため、光電変換部１０２表面で発生して拡散したわずかな電荷でも、偽信号が目立ってしまう。このような事情から、上記電荷の拡散による偽信号を抑制することが画質向上を果たす上で重要な課題となってきている。
【００１１】
特許文献２には、表面シールド領域で発生し、横方向に拡散した電荷を捕獲するゲッター部をフォトダイオードとＶＣＣＤとの間の素子分離領域内に設けることで、偽信号を抑制する構成が開示されている。また、特許文献３には、フォトダイオードとＶＣＣＤとの間の素子分離領域内に溝を形成し、表面シールド領域で発生した電荷の拡散距離を長くすることで、偽信号を抑制する構成が開示されている。
【００１２】
特許文献２，３の構成は、偽信号の発生を抑制することは可能な構成となっているが、垂直ＣＣＤの電荷転送効率を考慮した構成にはなっていない。近年の固体撮像素子は、多画素化も進んでおり、垂直ＣＣＤの電荷転送効率を如何に向上させるかも画質向上の上で重要な課題となっている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−７３６８１号公報
【特許文献２】特開２００４−３３５６７４号公報
【特許文献３】特開２００１−１８９４４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明は、上記事情に鑑みてなされたものであり、電荷転送効率を劣化させることなく、光電変換部表面で発生する電荷による偽信号を低減することが可能な固体撮像素子と、その製造方法、及びそれを備える撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の固体撮像素子は、半導体基板内に形成された複数の光電変換部と、平面視において前記光電変換部の隣に設けられた電荷転送部とを有する固体撮像素子であって、前記電荷転送部は、前記半導体基板内に形成された電荷転送路を含み、前記光電変換部は、第一導電型の第一の不純物領域と、前記第一の不純物領域の表面に形成された前記第一導電型とは反対導電型である第二導電型の第二の不純物領域とで構成され、前記電荷転送路と前記光電変換部との間に形成された電荷読み出し領域と、前記電荷転送路と前記光電変換部との間の領域のうち、前記電荷読み出し領域を除く領域に形成された素子分離領域と、前記第二の不純物領域の表面に前記素子分離領域に沿って形成され、前記光電変換部の表面で発生した電荷が前記素子分離領域に移動するのを抑制する偽信号バリア領域とを備えるものである。
【００１６】
本発明の撮像装置は、前記固体撮像素子を備えるものである。
【００１７】
本発明の固体撮像素子の製造方法は、前記固体撮像素子の製造方法であって、前記電荷転送部を構成する電荷転送電極を前記半導体基板上方に形成する工程と、前記電荷転送電極の周りに絶縁膜を形成する工程と、前記半導体基板のうち、前記電荷転送電極及び前記絶縁膜が形成された領域と前記偽信号バリア領域を形成すべき領域とを除く領域を覆うマスクパターンを形成する工程と、前記絶縁膜と前記マスクパターンとをマスクにして前記偽信号バリア領域を形成する工程とを備えるものである。
【発明の効果】
【００１８】
本発明によれば、電荷転送効率を劣化させることなく、光電変換部表面で発生する電荷による偽信号を低減することが可能な固体撮像素子と、その製造方法、及びそれを備える撮像装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態を説明するためのＣＣＤ型の固体撮像素子の概略構成を部分的に示す平面模式図
【図２】図１に示す固体撮像素子のＩＩ−ＩＩ線断面模式図
【図３】図１に示した固体撮像素子における光電変換部を構成する各領域の第一の平面レイアウト例を示した図
【図４】図１に示した固体撮像素子における光電変換部を構成する各領域の第二の平面レイアウト例を示した図
【図５】図１に示した固体撮像素子において、偽信号バリア領域を設けたことによるポテンシャルの変化を説明するための図
【図６】図２に示した偽信号バリア領域と垂直電荷転送路との間の距離Ｌと、垂直ＣＣＤの電荷転送効率との関係をシミュレーションした結果を示す図
【図７】図１に示した固体撮像素子のＩＩ−ＩＩ線断面の変形例を示した断面模式図
【図８】図７に示した断面構造の固体撮像素子の各製造工程における断面を示した図
【図９】図７に示した断面構造の固体撮像素子の各製造工程における断面を示した図
【図１０】従来のＣＣＤ型の固体撮像素子の断面模式図
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について図面を参照して説明する。
【００２１】
図１は、本発明の一実施形態を説明するためのＣＣＤ型の固体撮像素子の概略構成を部分的に示す平面模式図である。図１に示す固体撮像素子１０は、複数の光電変換部２と、垂直電荷転送路３と、電荷読み出し領域４と、電荷転送電極Ｖ１〜Ｖ８と、図示しない水平電荷転送部及び出力部とを備える。
【００２２】
複数の光電変換部２は、光を電荷に変換してその電荷を蓄積する領域である。複数の光電変換部２は、行方向Ｘとこれに直交する列方向Ｙに二次元状に配列されている。行方向Ｘに並ぶ光電変換部２からなる行のうち、奇数行と偶数行とは、各行の光電変換部２の配列ピッチの１／２だけ行方向Ｘにずれて配置されている。
【００２３】
垂直電荷転送路３は、電荷転送電極Ｖ１〜Ｖ８と共に垂直電荷転送部（垂直ＣＣＤ）を構成し、光電変換部２に蓄積された電荷を列方向Ｙに転送する。垂直電荷転送路３は、列方向Ｙに並ぶ光電変換部２からなる列に対応して該列の側部に配置されており、光電変換部２を避けるように列方向Ｙに延びる蛇行形状となっている。
【００２４】
電荷読み出し領域４は、垂直電荷転送路３とこれに対応する列の各光電変換部２との間に設けられており、該各光電変換部２に蓄積された電荷を該垂直電荷転送路３に読み出すための領域である。図１では、電荷読み出し領域４を模式的に矢印で示している。
【００２５】
電荷転送電極Ｖ１〜Ｖ８は、垂直電荷転送路３の上方で列方向Ｙに並べて配置されている。この電荷転送電極Ｖ１〜Ｖ８に印加するパルスを制御することで、垂直電荷転送路３に読み出した電荷を列方向Ｙに転送することができるようになっている。
【００２６】
図２は、図１に示す固体撮像素子のＩＩ−ＩＩ線断面模式図である。図２では、図１のＩＩ−ＩＩ線断面のうち、半導体基板内の構成についてのみ図示している。
【００２７】
図２に示す固体撮像素子は、Ｎ型シリコン基板上に形成されたＰウェル層１を備える。図２の説明では、Ｎ型シリコン基板とＰウェル層１を併せて半導体基板と言う。Ｐウェル層１には、光電変換部２と、垂直電荷転送路３と、電荷読み出し領域４と、ＰＤ−ＶＣＣＤ間素子分離領域５と、ＰＤ−ＰＤ間素子分離領域６とが形成されている。
【００２８】
光電変換部２は、Ｎ型不純物領域２ｃと、低濃度Ｐ型不純物領域２ｂと、高濃度Ｐ型不純物領域２ａと、偽信号バリア領域７とを含む。
【００２９】
Ｎ型不純物領域２ｃは、光電変換部２で発生した電荷を蓄積する領域である。Ｎ型不純物領域２ｃは、Ｐウェル層１の表面に形成されたＮ型不純物層で構成されている。
【００３０】
低濃度Ｐ型不純物領域２ｂは、Ｎ型不純物領域２ｃの表面に形成されたＰ型不純物層で構成されている。
【００３１】
高濃度Ｐ型不純物領域２ａは、低濃度Ｐ型不純物領域２ｂの表面に形成されたＰ型不純物層で構成されている。高濃度Ｐ型不純物領域２ａの不純物濃度は、低濃度Ｐ型不純物領域２ｂの不純物濃度よりも高くなっている。また、高濃度Ｐ型不純物領域２ａの半導体基板表面に平行な方向（以下、基板表面方向という）の端部は、低濃度Ｐ型不純物領域２ｂの基板表面方向の端部から離間して形成されている。つまり、高濃度Ｐ型不純物領域２ａは、平面視において、低濃度Ｐ型不純物領域２ｂの内側に配置されている。
【００３２】
光電変換部２の右隣のＰウェル層１表面には、Ｎ型不純物層で構成された垂直電荷転送路３が形成されている。光電変換部２と垂直電荷転送路３との間のＰウェル層１表面にはＰ型不純物層で構成された電荷読み出し領域４が形成されている。
【００３３】
垂直電荷転送路３の下にはＰ型不純物層で構成されたＰＤ−ＰＤ間素子分離領域６が形成されている。このＰＤ−ＰＤ間素子分離領域６によって光電変換部２同士が分離されている。
【００３４】
垂直電荷転送路３と、これに対応しない光電変換部２（この垂直電荷転送路３の右隣にある光電変換部２）との間には、Ｐ型不純物層からなるＰＤ−ＶＣＣＤ間素子分離領域５が形成されている。このＰＤ−ＶＣＣＤ間素子分離領域５によって、垂直電荷転送路３と、これに対応しない隣の光電変換部２とが分離されている。
【００３５】
ＰＤ−ＶＣＣＤ間素子分離領域５は、上述したように、Ｐウェル層１表面に向かうほど、不純物濃度が薄くなっている。このため、光電変換部２の表面で発生した電荷が基板表面方向に拡散して、このＰＤ−ＶＣＣＤ間素子分離領域５を超えてしまい、偽信号が発生する可能性がある。そこで、この固体撮像素子１０では、低濃度Ｐ型不純物領域２ｂ内の表面に偽信号バリア領域７を設けることで、この偽信号の発生を抑制している。
【００３６】
偽信号バリア領域７は、低濃度Ｐ型不純物領域２ｂの表面にＰＤ−ＶＣＣＤ間素子分離領域５に沿って形成されており、光電変換部２の表面で発生した電荷がＰＤ−ＶＣＣＤ間素子分離領域５に移動するのを抑制する領域である。偽信号バリア領域７は、具体的には、高濃度Ｐ型不純物領域２ａとＰＤ−ＶＣＣＤ間素子分離領域５との間の基板表面にポテンシャル段差を形成するＰ型不純物層で構成されている。このＰ型不純物層の不純物濃度は、ポテンシャル段差を形成できる値を適宜設定すればよい。
【００３７】
図３は、図１に示した固体撮像素子における光電変換部２を構成する各領域の第一の平面レイアウト例を示した図である。図３に示した例では、電荷読み出し領域４が、６角形状の光電変換部２の右、右下、及び右上の３辺に沿って形成されている。そして、隣接する２つの垂直電荷転送路３の間の領域のうち、光電変換部２と電荷読み出し領域４を除いた領域が、ＰＤ−ＶＣＣＤ間素子分離領域５となっている。また、図３に示した例では、偽信号バリア領域７が、ＰＤ−ＶＣＣＤ間素子分離領域５に沿って（言い換えると、光電変換部２の電荷読み出し領域４と接していない３辺に沿って）、略「く」の字形状で形成されている。そして、偽信号バリア領域７から少し離間した位置に、高濃度Ｐ型不純物領域２ａが形成されている。
【００３８】
図４は、図１に示した固体撮像素子における光電変換部２を構成する各領域の第二の平面レイアウト例を示した図である。図４に示した例では、電荷読み出し領域４が、６角形状の光電変換部２の右及び右下の２辺に沿って形成されている。そして、隣接する２つの垂直電荷転送路３の間の領域のうち、光電変換部２と電荷読み出し領域４を除いた領域が、ＰＤ−ＶＣＣＤ間素子分離領域５となっている。また、図４に示した例では、偽信号バリア領域７が、ＰＤ−ＶＣＣＤ間素子分離領域５に沿って（言い換えると、光電変換部２の電荷読み出し領域４と接していない４辺に沿って）、略「コ」の字形状で形成されている。そして、偽信号バリア領域７から少し離間した位置に、高濃度Ｐ型不純物領域２ａが形成されている。
【００３９】
図５は、偽信号バリア領域７を設けたことによるポテンシャルの変化を説明するための図である。ＦＩＧ５Ａは、図２に示したＶ−Ｖ線断面におけるポテンシャルを示した図である。ＦＩＧ５Ｂは、図２において偽信号バリア領域７を削除したときのＶ−Ｖ線断面におけるポテンシャルを示した図である。
【００４０】
偽信号バリア領域７が存在しない場合は、ＦＩＧ５Ｂに示すように、低濃度Ｐ型不純物領域２ｂ、ＰＤ−ＶＣＣＤ間素子分離領域５、垂直電荷転送路３の順にポテンシャルが深くなっていき、光電変換部２表面（Ｐ型不純物領域２ａ，２ｂの表面）で発生した電荷は、垂直電荷転送路３に移動しやすくなっている。これに対し、偽信号バリア領域７を設けた場合は、ＦＩＧ５Ａに示すように、高濃度Ｐ型不純物領域２ａとＰＤ−ＶＣＣＤ間素子分離領域５との間にポテンシャル段差が形成される。このため、光電変換部２表面で発生した電荷はこの段差を超えられず、ＰＤ−ＶＣＣＤ間素子分離領域５を超えて垂直電荷転送路３に移動してしまうことはない。
【００４１】
このように、固体撮像素子１０によれば、偽信号バリア領域７を設けたことで、光電変換部２表面で発生した電荷が垂直電荷転送路３に移動できなくなるため、この電荷に起因する偽信号の発生を抑制することができる。また、偽信号バリア領域７は、光電変換部２表面の低濃度Ｐ型不純物領域２ｂ内に設けられているため、垂直ＣＣＤの電荷転送効率に影響を与えることなく、偽信号の抑制が可能となる。
【００４２】
なお、偽信号バリア領域７は、光電変換部２の表面で発生した電荷がＰＤ−ＶＣＣＤ間素子分離領域５に移動するのを抑制する領域であればよいため、例えば、特許文献２に記載されたゲッター部、特許文献３に記載された溝で構成してもよい。
【００４３】
また、図２では、偽信号バリア領域７をＰＤ−ＶＣＣＤ間素子分離領域５に接するように配置しているが、偽信号バリア領域７はＰＤ−ＶＣＣＤ間素子分離領域５から離れた位置に形成してもよい。偽信号バリア領域７を垂直電荷転送路３から遠くに離すほど、垂直ＣＣＤの電荷転送効率への影響を少なくすることができる。
【００４４】
図６は、図２に示した偽信号バリア領域７と垂直電荷転送路３との間の距離Ｌと、垂直ＣＣＤの電荷転送効率との関係をシミュレーションした結果を示す図である。図６に示すように、図２に示した距離Ｌを０．０５μｍ以上にすることで、実用上問題ないレベルである転送効率９０％以上を得られることがわかった。したがって、転送効率を上げるためには、偽信号バリア領域７と垂直電荷転送路３との間の距離を、０．０５μｍ以上とするのが好ましく、０．１μｍ以上とすることが更に好ましい。ただし、偽信号バリア領域７をＰＤ−ＶＣＣＤ間素子分離領域５から遠ざけると、ＰＤ−ＶＣＣＤ間素子分離領域５と偽信号バリア領域７の間のＰ型不純物領域２ｂの面積が広がり、この部分で発生する電荷が垂直電荷転送路３に漏れ込みやすくなってしまう。このため、偽信号の抑制効果と、電荷転送効率とのバランスを考えて、上記Ｌの値を適宜設定するのが好ましい。
【００４５】
また、図２では、光電変換部２が、Ｎ型不純物領域２ｃの表面に濃度の異なるＰ型不純物領域２ａとＰ型不純物領域２ｂとを有するものとしたが、高濃度Ｐ型不純物領域２ａは省略してもよい。この場合、偽信号バリア領域７を不純物層とする際には、Ｐ型不純物領域２ｂの表面の任意の位置にポテンシャル段差を形成するように不純物濃度を設定すればよい。また、偽信号バリア領域７の形成位置は、偽信号の抑制効果と電荷転送効率とのバランスを考えた適当な位置にすればよい。
【００４６】
図２に示すように、高濃度Ｐ型不純物領域２ａを設けた場合には、電荷読み出し領域４及びＰＤ−ＶＣＣＤ間素子分離領域５と高濃度Ｐ型不純物領域２ａとの間に低濃度Ｐ型不純物領域２ｂが存在する構造になるため、白キズの発生を防止することができる。また、低濃度Ｐ型不純物領域２ｂは、高濃度Ｐ型不純物領域２ａとＮ型不純物領域２ｃとの間の電界を緩和して白キズを抑える機能も果たす。さらに、電荷読み出し領域４と高濃度Ｐ型不純物領域２ａとの間に低濃度Ｐ型不純物領域２ｂが存在する構造にすることで、Ｎ型不純物領域２ｃに蓄積された電荷を垂直電荷転送路３に読み出す際の読み出し電圧を下げられるという効果も得ることができる。
【００４７】
また、図１では、複数の光電変換部２の奇数行と偶数行とが光電変換部配列ピッチの１／２だけ行方向にずれており、垂直電荷転送路３が蛇行形状となっている構成としたが、これに限らない。例えば、光電変換部２を正方格子状に配列し、垂直電荷転送路３を直線形状にした構成としてもよい。
【００４８】
次に、図１に示した固体撮像素子の断面構造の変形例について説明する。
【００４９】
図７は、図１に示した固体撮像素子のＩＩ−ＩＩ線断面の変形例を示した断面模式図である。図７では、固体撮像素子の半導体基板上の構成要素の一部（ゲート絶縁膜８、絶縁膜９、電荷転送電極Ｖ３〜Ｖ６、遮光膜１０）についても図示した。
【００５０】
図７に示した固体撮像素子は、ゲート絶縁膜８、絶縁膜９、電荷転送電極Ｖ３〜Ｖ６、遮光膜１０を追加し、偽信号バリア領域７の位置を、遮光膜１０の開口の外側になるようにした点が、図２に示した断面とは異なる。
【００５１】
ゲート絶縁膜８は、半導体基板上に形成された酸化シリコン等の膜である。
【００５２】
図１に示した電荷転送電極Ｖ１〜Ｖ８は、垂直電荷転送路３上方のゲート絶縁膜８の上に形成されている。
【００５３】
絶縁膜９は、電荷転送電極Ｖ１〜Ｖ８の周囲に形成された酸化膜や窒化膜等の絶縁材料の膜である。
【００５４】
遮光膜１０は、電荷転送電極Ｖ１〜Ｖ８を遮光するものであり、絶縁膜９で覆われた電荷転送電極Ｖ１〜Ｖ８の上に形成されている。遮光膜１０には、光電変換部２上方に開口が形成されており、この開口から光電変換部２に光が入射できるようになっている。
【００５５】
図７に示した固体撮像素子における偽信号バリア領域７は、低濃度Ｐ型不純物領域２ｂ内において、遮光膜１０の開口よりも外側の位置に形成されている。このため、偽信号バリア領域７には、入射光が直接入射できないような構成になっている。また、絶縁膜９の基板表面方向の端部の位置と、偽信号バリア領域７の基板表面方向のＰＤ−ＶＣＣＤ間素子分離領域５側の端部の位置とが平面視において一致するように、偽信号バリア領域７の位置は決められている。
【００５６】
次に、図７に示した断面構造の固体撮像素子の製造方法について説明する。図８及び図９は、図７に示した断面構造の固体撮像素子の各製造方法における断面を示した図である。なお、図８及び図９では、ＦＩＧ８Ｂ以降、新たに追加した構成要素についてのみ符号を付し、その他の構成要素の符号について図示を省略している。
【００５７】
まず、ゲート絶縁膜８が形成された半導体基板内に、一般の半導体プロセスを用いて偽信号バリア領域７以外の領域を全て形成する（ＦＩＧ８Ａ）。
【００５８】
次に、ゲート絶縁膜８上にポリシリコン等の導電性材料を成膜し、これをフォトリソグラフィ及びエッチングでパターニングして電荷転送電極Ｖ１〜Ｖ８を形成する（ＦＩＧ８Ｂ）。
【００５９】
次に、熱酸化を行い、電荷転送電極Ｖ１〜Ｖ８の周囲を酸化させて、絶縁膜９を形成する（ＦＩＧ８Ｃ）。熱酸化の変わりに、ＣＶＤ法等によって絶縁材料を成膜し、これをパターニングして絶縁膜９を形成してもよい。
【００６０】
次に、半導体基板上にレジストＲのパターンを形成する。レジストＲは、半導体基板表面のうち、電荷転送電極Ｖ１〜Ｖ８及び絶縁膜９が形成された領域と偽信号バリア領域７を形成すべき領域とを除く領域を覆うようなパターンとなるように形成する。そして、絶縁膜９とレジストＲのパターンとをマスクにして半導体基板内に不純物を注入し、偽信号バリア領域７を形成する（ＦＩＧ９Ａ）。これにより、絶縁膜９の端部と、偽信号バリア領域７のＰＤ−ＶＣＣＤ間素子分離領域５側の端部との位置は平面視において一致する。
【００６１】
次に、レジストＲのパターンを除去し（ＦＩＧ９Ｂ）、半導体基板上にタングステン等の遮光膜材料を成膜する。次に、成膜した遮光膜材料をフォトリソグラフィ及びエッチングでパターニングして、光電変換部２の上方に開口を開成する（ＦＩＧ９Ｃ）。このとき、開口の外側に偽信号バリア領域７が来るように開口を形成する。
【００６２】
以上のように、図７に示した固体撮像素子によれば、偽信号バリア領域７が遮光膜１０の開口の外側に配置されているため、偽信号バリア領域７が感光することがない。このため、偽信号バリア領域７がノイズの発生源になってしまうのを防ぐことができ、画質向上を図ることができる。
【００６３】
また、図７に示した固体撮像素子によれば、電荷転送電極Ｖ１〜Ｖ８の周囲に形成する絶縁膜９を用いたセルフアラインにより、偽信号バリア領域７のＰＤ−ＶＣＣＤ間素子分離領域５側の端部の位置を制御することができる。このため、偽信号バリア領域７と垂直電荷転送路３との間隔を安定的に形成することができ、歩留まり向上を図ることができる。
【００６４】
なお、これまでの説明では、取り扱い電荷を電子としてきたが、取り扱い電荷を正孔としてもよい。この場合には、図２及び図７に示した図面とその説明において、Ｎ型とＰ型を逆にすればよい。
【００６５】
また、これまで説明してきた固体撮像素子は、デジタルカメラやデジタルビデオカメラ等の撮像装置、内視鏡装置や携帯電話機に搭載される撮像モジュール等に搭載して用いることができる。
【００６６】
以上のように、本明細書には次の事項が開示されている。
開示された固体撮像素子は、半導体基板内に形成された複数の光電変換部と、平面視において前記光電変換部の隣に設けられた電荷転送部とを有する固体撮像素子であって、前記電荷転送部は、前記半導体基板内に形成された電荷転送路を含み、前記光電変換部は、第一導電型の第一の不純物領域と、前記第一の不純物領域の表面に形成された前記第一導電型とは反対導電型である第二導電型の第二の不純物領域とで構成され、前記電荷転送路と前記光電変換部との間に形成された電荷読み出し領域と、前記電荷転送路と前記光電変換部との間の領域のうち、前記電荷読み出し領域を除く領域に形成された素子分離領域と、前記第二の不純物領域の表面に前記素子分離領域に沿って形成され、前記光電変換部の表面で発生した電荷が前記素子分離領域に移動するのを抑制する偽信号バリア領域とを備えるものである。
【００６７】
この構成により、光電変換部表面の第二の不純物領域の表面に偽信号バリア領域が設けられているため、電荷転送部の電荷転送効率を劣化させることなく、光電変換部表面で発生した電荷が素子分離領域を超えて電荷転送路に漏れ込むことに起因する偽信号を抑制することができる。
【００６８】
開示された固体撮像素子は、前記偽信号バリア領域が、前記第二の不純物領域の表面にポテンシャル段差を形成する不純物層で構成されているものである。
【００６９】
この構成により、第二の不純物領域の表面にポテンシャル段差が形成されるため、光電変換部表面で発生した電荷がこの段差によって素子分離領域まで到達しなくなる。この結果、光電変換部表面で発生した電荷が素子分離領域を超えて電荷転送路に漏れ込むことに起因する偽信号を抑制することができる。
【００７０】
開示された固体撮像素子は、前記偽信号バリア領域が、前記電荷転送路から０．０５μｍ以上離れた位置に形成されているものである。
【００７１】
この構成により、電荷転送部の電荷転送特性への影響をより抑えることができる。
【００７２】
開示された固体撮像素子は、前記電荷転送部を構成する電荷転送電極を遮光する遮光膜であって、前記光電変換部上方に開口を有する遮光膜を前記半導体基板上方に備え、前記偽信号バリア領域が、前記遮光膜の開口の外側に形成されているものである。
【００７３】
この構成により、偽信号バリア領域が感光してしまい、偽信号バリア領域自体が偽信号の発生源となってしまうのを防ぐことができる。
【００７４】
開示された固体撮像素子は、前記電荷転送電極と前記遮光膜との間に設けられた絶縁膜を備え、前記絶縁膜の端部の位置と、前記偽信号バリア領域の前記素子分離領域側の端部の位置とが平面視において一致しているものである。
【００７５】
この構成により、偽信号バリア領域の素子分離領域側の端部の位置を、絶縁膜を用いたセルフアラインで決めることができる。このため、偽信号バリア領域と電荷転送路との間隔を安定的に形成することができ、歩留まり向上を図ることができる。
【００７６】
開示された固体撮像素子は、前記偽信号バリア領域が、前記素子分離領域と接しているものである。
【００７７】
この構成により、素子分離領域と偽信号バリア領域との間に隙間がないため、この隙間で発生する電荷が電荷転送路に移動してしまうことがなく、偽信号を効果的に抑制することができる。
【００７８】
開示された固体撮像素子は、前記第二の不純物領域の表面に、前記第二の不純物領域の端部から離間して設けられた前記第二の不純物領域よりも不純物濃度の濃い第二導電型の第三の不純物領域を備え、前記偽信号バリア領域が、前記第三の不純物領域と前記素子分離領域との間の前記第二の不純物領域内に形成されているものである。
【００７９】
この構成により、白傷の発生、読み出し電圧の上昇、電荷転送効率の劣化を抑えながら、偽信号の発生を抑制することができる。
【００８０】
開示された固体撮像素子は、前記複数の光電変換部が、行方向とこれに直交する列方向に二次元状に配列され、前記光電変換部の奇数行と偶数行とが、前記光電変換部の配列ピッチの１／２だけ前記行方向にずれて配置されており、前記電荷転送路が、前記光電変換部を避けるように前記列方向に延びる蛇行形状となっているものである。
【００８１】
開示された撮像装置は、前記固体撮像素子を備えるものである。
【００８２】
開示された固体撮像素子の製造方法は、前記固体撮像素子の製造方法であって、前記電荷転送部を構成する電荷転送電極を前記半導体基板上方に形成する工程と、前記電荷転送電極の周りに絶縁膜を形成する工程と、前記半導体基板のうち、前記電荷転送電極及び前記絶縁膜が形成された領域と前記偽信号バリア領域を形成すべき領域とを除く領域を覆うマスクパターンを形成する工程と、前記絶縁膜と前記マスクパターンとをマスクにして前記偽信号バリア領域を形成する工程とを備えるものである。
【００８３】
この方法により、偽信号バリア領域の素子分離領域側の端部の位置を、絶縁膜を用いたセルフアラインで決めることができる。このため、偽信号バリア領域と電荷転送路との間隔を安定的に形成することができ、歩留まり向上を図ることができる。
【００８４】
開示された固体撮像素子の製造方法は、前記偽信号バリア領域を形成する工程が、前記絶縁膜と前記マスクパターンとをマスクにして前記半導体基板に不純物を注入して前記偽信号バリア領域を形成するものである。
【符号の説明】
【００８５】
２  光電変換部
２ａ，２ｂ  Ｐ型不純物領域
２ｃ  Ｎ型不純物領域
３  垂直電荷転送路
４  電荷読み出し領域
５  ＰＤ−ＶＣＣＤ間素子分離領域
７  偽信号バリア領域
１０  固体撮像素子
【図１】
2011146516.tif 000003
【図２】
2011146516.tif 000004
【図３】
2011146516.tif 000005
【図４】
2011146516.tif 000006
【図５】
2011146516.tif 000007
【図６】
2011146516.tif 000008
【図７】
2011146516.tif 000009
【図８】
2011146516.tif 000010
【図９】
2011146516.tif 000011
【図１０】
2011146516.tif 000012