(57)【要約】【課題】大規模な装置を用いることなく、電流として流れない状態にスピン偏極キャリアが生成できるようにする。【解決手段】半導体チャネル領域１０１と、半導体チャネル領域１０１にキャリアを生成させるキャリア生成部１０２と、半導体チャネル領域１０１に磁場強度が変化している磁場勾配を形成する磁場勾配印加部１０３とを備える。キャリア生成部１０２は、例えば、半導体チャネル領域１０１に導入した不純物である。半導体チャネル領域１０１の端部に、スピンの方向が確率的に一方に偏っている状態であるスピン偏極したキャリア（スピン偏極キャリア）を生成させることができる。【選択図】  図１
2011071395.tif 000002
【特許請求の範囲】
【請求項１】
半導体からなる半導体チャネル領域と、
この半導体チャネル領域にキャリアを生成させるキャリア生成手段と、
前記半導体チャネル領域に磁場勾配を形成する磁場勾配印加手段と
を少なくとも備えることを特徴とするスピン偏極キャリア生成素子。
【請求項２】
請求項１記載のスピン偏極キャリア生成素子において、
前記キャリア生成手段は、前記半導体チャネル領域に導入した不純物、不純物が導入されている半導体層、および前記半導体チャネルに対して光を照射する光照射手段の少なくとも１つである
ことを特徴とするスピン偏極キャリア生成素子。
【請求項３】
請求項１または２記載のスピン偏極キャリア生成素子において、
前記半導体チャネルは、半導体量子井戸および半導体量子ドットの少なくとも１つを含む構造を備える
ことを特徴とするスピン偏極キャリア生成素子。
【請求項４】
請求項１〜３のいずれか１項に記載のスピン偏極キャリア生成素子において、
前記半導体チャネル領域に生成されているキャリアの分布を制御するキャリア分布制御手段を備える
ことを特徴とするスピン偏極キャリア生成素子。
【請求項５】
請求項１〜４のいずれか１項に記載のスピン偏極キャリア生成素子において、
前記磁場勾配印加手段は、磁化された強磁性体から構成されたもの、もしくは、電流が流れる導体から構成されたものである
ことを特徴とするスピン偏極キャリア生成素子。
【請求項６】
半導体からなる半導体チャネル領域にキャリアを生成させるキャリア生成ステップと、
前記半導体チャネル領域に磁場勾配を形成する磁場勾配印加ステップと
を少なくとも備えることを特徴とするスピン偏極キャリアの生成方法。
【請求項７】
請求項６記載のスピン偏極キャリアの生成方法において、
前記キャリア生成ステップでは、前記半導体チャネル領域に対する不純物の導入、不純物が導入されている半導体層の配置、もしくは前記半導体チャネルに対する光の照射により前記半導体チャネル領域にキャリアを生成させる
ことを特徴とするスピン偏極キャリアの生成方法。
【請求項８】
請求項６または７記載のスピン偏極キャリアの生成方法において、
前記半導体チャネルは、半導体量子井戸および半導体量子ドットの少なくとも１つを含む構造を備える
ことを特徴とするスピン偏極キャリアの生成方法。
【請求項９】
請求項６〜８のいずれか１項に記載のスピン偏極キャリアの生成方法において、
前記半導体チャネル領域に生成されているキャリアの分布を制御するキャリア分布制御ステップを備える
ことを特徴とするスピン偏極キャリアの生成方法。
【請求項１０】
請求項６〜９のいずれか１項に記載のスピン偏極キャリアの生成方法において、
前記磁場勾配印加ステップでは、磁化された強磁性体、もしくは、電流が流れる導体により前記磁場勾配を形成する
ことを特徴とするスピン偏極キャリアの生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピン偏極キャリアを生成するスピン偏極キャリア生成素子素子およびスピン偏極キャリアの生成方法に関する。
【背景技術】
【０００２】
次世代の技術として、半導体中のキャリアスピンを用いた半導体スピントロニクスと呼ばれる分野が注目されている。例えば、従来型の半導体デバイスに新たにスピン自由度を付加したスピンメモリやスピントランジスタ、さらには、スピンの持つ量子力学的性質を利用した量子演算素子など、次世代の素子の創出が期待されている。これらの技術の多くでは、スピンの方向が確率的に一方に偏っている状態であるスピン偏極したキャリアを、非磁性半導体中に存在させることが重要となる。
【０００３】
非磁性半導体中のキャリアスピンを揃える（偏極させる）技術としては、円偏光をもつレーザ光を照射する方法が古くから知られている（非特許文献１参照）。この方法は、半導体中のバンド間光学遷移において、光の偏光状態とキャリアのスピン状態とに依存した選択則が存在することを利用したものである。この方法では、円偏光を照射した領域内にスピン偏極したキャリアが生じる。
【０００４】
別の方法としては、強磁性体から非磁性半導体へのスピン注入（スピン偏極したキャリアの注入）を用いた方法がある。強磁性体から非磁性半導体へのスピン注入の実験に関しては、例えば、非特許文献２に報告されている。
【０００５】
また別の方法としては、半導体中でシュテルンゲルラッハの実験を再現することにより、輸送中の電子スピンを分離する方法が提案されている（非特許文献３参照）。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】R.R. Parsons,"BAND-TO-BAND OPTICAL PUMPING IN SOLIDS AND POLARIZED PHOTOLUMINESCENCE",  Physical Review Letters, vol.23, no.20, pp.1152-1154, 1969.
【非特許文献２】Y. Ohno, et al. ,"Electrical spin injection in a ferromagnetic semiconductor heterostructure", Nature,vol.402, pp.790-792, 1999.
【非特許文献３】J. Wrobel, et al. ,"Spin Filtering in a Hybrid Ferromagnetic-Semiconductor Microstructure",  Physical Review Letters ,93(24), 246601 ,2004.
【非特許文献４】J. Porter, et al. ,"Direct demonstration of the transverse Stern-Gerlach effect", Am. J. Phys. vol.71, no.11, pp.1103-1108, 2003.
【非特許文献５】Y. K. Kato, et al. ,"Current-Induced Spin Polarization in Strained Semiconductors",PHYSICAL REVIEW LETTERS,vol.93, no.17, 176601, 2004.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、まず、非特許文献１の方法では、大型のレーザ装置と集光用レンズ・偏光素子などの光学素子が必要になるため装置構成が大規模になってしまい、実際のデバイスに応用するのが難しいという問題がある。
【０００８】
また、非特許文献２の方法では、多くの場合において、強磁性体から非磁性半導体にキャリアが進入する際のスピン緩和が、注入後のキャリアのスピン偏極率を著しく低下させてしまうという問題があった。さらに、強磁性体からのスピン注入による方法では、スピン偏極したキャリア（スピン偏極キャリア）が電流として電極に流れてしまうため、個々のキャリアのスピン状態の時間変化が重要となる量子演算素子などへの応用には、不向きであるという問題がある。
【０００９】
また、非特許文献３の方法では、上述したスピン注入を用いた方法と同様に、スピン偏極キャリアが電流として流れてしまうため、個々のキャリアのスピン状態の時間変化が重要となる量子演算素子などへの応用には不向きであるという問題がある。
【００１０】
本発明は、以上のような問題点を解消するためになされたものであり、大規模な装置を用いることなく、電流として流れない状態にスピン偏極キャリアが生成できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るスピン偏極キャリア生成素子は、半導体からなる半導体チャネル領域と、この半導体チャネル領域にキャリアを生成させるキャリア生成手段と、半導体チャネル領域に磁場勾配を形成する磁場勾配印加手段とを少なくとも備える。
【００１２】
上記スピン偏極キャリア生成素子において、キャリア生成手段は、半導体チャネル領域に導入した不純物、不純物が導入されている半導体層、および半導体チャネルに対して光を照射する光照射手段少なくとも１つであればよい。また、半導体チャネルは、半導体量子井戸および半導体量子ドットの少なくとも１つを含む構造を備えていてもよい。また、半導体チャネル領域に生成されているキャリアの分布を制御するキャリア分布制御手段を備えるようにしてもよい。また、磁場勾配印加手段は、磁化された強磁性体から構成されたもの、もしくは、電流が流れる導体から構成されたものであればよい。
【００１３】
また、本発明に係るスピン偏極キャリアの生成方法は、半導体からなる半導体チャネル領域にキャリアを生成させるキャリア生成ステップと、半導体チャネル領域に磁場勾配を形成する磁場勾配印加ステップとを少なくとも備える。
【００１４】
上記スピン偏極キャリアの生成方法において、キャリア生成ステップでは、半導体チャネル領域に対する不純物の導入、不純物が導入されている半導体層の配置、もしくは半導体チャネルに対する光の照射により半導体チャネル領域にキャリアを生成させるようにすればよい。また、半導体チャネルは、半導体量子井戸および半導体量子ドットの少なくとも１つを含む構造を備えていてもよい。また、半導体チャネル領域に生成されているキャリアの分布を制御するキャリア分布制御ステップを備えるようにしてもよい。また、磁場勾配印加ステップでは、磁化された強磁性体、もしくは、電流が流れる導体により磁場勾配を形成すればよい。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、半導体からなる半導体チャネル領域にキャリアを生成させ、半導体チャネル領域に磁場勾配を形成するようにしたので、大規模な装置を用いることなく、電流として流れない状態にスピン偏極キャリアが生成できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態におけるスピン偏極キャリア生成素子の構成を示す構成図である。
【図２Ａ】ｚ軸方向の磁場の強度がｙ軸に沿って一定の増加率で変化する磁場勾配の状態を示す説明図である。
【図２Ｂ】半導体チャネル領域のｚ軸方向のスピン状態のキャリアが受ける力Ｆについて説明する説明図である。
【図２Ｃ】スピン偏極状態を説明する斜視図である。
【図２Ｄ】半導体チャネルの位置とスピン密度との関係を示す特性図である。
【図３Ａ】磁場勾配印加部の構成例を示す構成図である。
【図３Ｂ】磁場勾配印加部の構成例を示す構成図である。
【図３Ｃ】磁場勾配印加部の構成例を示す構成図である。
【図４】実施例１におけるスピン偏極キャリア生成素子の構成を示す斜視図である。
【図５】実施例２におけるスピン偏極キャリア生成素子の構成を示す斜視図である。
【図６】実施例３におけるスピン偏極キャリア生成素子の構成を示す斜視図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態におけるスピン偏極キャリア生成素子の構成を示す構成図である。本実施の形態におけるスピン偏極キャリア生成素子は、半導体チャネル領域１０１と、半導体チャネル領域１０１にキャリアを生成させるキャリア生成部１０２と、半導体チャネル領域１０１に磁場強度が変化している磁場勾配を形成する磁場勾配印加部１０３とを備える。キャリア生成部１０２は、例えば、半導体チャネル領域１０１に導入した不純物である。よく知られているように、半導体に不純物を導入することで、半導体中にキャリアが生成可能な状態とすることができる。
【００１８】
なお、キャリア生成部１０２は、半導体チャネル領域１０１に導入した不純物に限るものではなく、半導体チャネル領域１０１にキャリアが生成できるものであればよい。例えば、不純物が導入されている半導体層を配置することで、キャリア生成部１０２とすることができる。不純物が導入されている半導体層は、半導体チャネル領域１０１に接して配置してもよく、また、障壁層などの他の半導体層を介して配置してもよい。一例として、よく知られているように、半導体チャネル領域１０１に近設して形成された半導体層に変調ドープにより不純物を導入することで、半導体チャネル領域１０１にキャリアを生成させることができる。また、半導体チャネル領域１０１に対して光を照射することによっても半導体チャネル領域１０１にキャリアを生成させることができる。
【００１９】
このように構成したスピン偏極キャリア生成素子によれば、磁場勾配印加部１０３により形成された磁場勾配の方向における、半導体チャネル領域１０１に発生しているキャリアが分布している領域の端部に、スピンの方向が確率的に一方に偏っている状態であるスピン偏極したキャリア（スピン偏極キャリア）を生成させることができる。例えば、半導体チャネル領域１０１の全域に発生させたキャリアが分布し、図１の紙面左右方向に磁場勾配を形成する場合、半導体チャネル領域１０１の端部１１１および端部１１２に、スピン偏極キャリアを生成させることができる。また、この場合、端部１１１に生成するスピン偏極キャリアと、端部１１２に生成するスピン偏極キャリアとは、スピンの方向が異なる。
【００２０】
以下、スピン偏極キャリア生成の原理について説明する。なお、以下では、半導体チャネル領域１０１に、例えば、ｎ型不純物が導入されてｎ型とされている（キャリアが電子）場合を例に説明するが、半導体チャネル１０１がｐ型とされている（キャリアが正孔）場合であっても同様に、正孔のスピン偏極を生成させることができることは言うまでもない。
【００２１】
まず、磁場の方向に平行および反平行な方向を向いたスピン状態の電子が受ける力Ｆは、以下の式（１）を用いて示すことができる（非特許文献４参照）。
【００２２】
【数１】
2011071395.tif 000003
【００２３】
また、磁場勾配ベクトルは、キャリアのスピンのエネルギー勾配、すなわちスピンの状態に働く実効的な電場Ｅeffとして解釈できる。また、Ｆ＝ｅＥeffであるため、式（１）は、以下の式（２）に変形できる。なお、ｅは電荷素量である。
【００２４】
【数２】
2011071395.tif 000004
【００２５】
スピンの向きが異なるキャリア（電子）は、力Ｆによって空間的に互いに反対方向に移動する。近年，このようにして生じるスピンの流れは、電荷の流れである「電流」に対して「スピン流」という新しい概念として注目されている。スピン流は、電流が無くても存在でき、半導体チャネル領域１０１端面などの境界においては、特定の方向のスピンのキャリアが貯まる「スピン蓄積」という現象が現れる。本発明は、これら「スピン流」と「スピン蓄積」とをもたらす力として、上記の磁場勾配のもとで式（１）により表される力Ｆを使うことにより、スピン偏極キャリアを得る有効な方法を提供するものである。
【００２６】
次に、スピン偏極キャリアの状態について説明する。
【００２７】
まず、図２Ａの矢印に示すように、ｚ軸方向の磁場の強度がｙ軸に沿って一定の増加率で変化する磁場勾配を想定する。図２Ａにおいて、矢印の長さが、磁場の強度を示している。また、半導体チャネル領域として、キャリアとしての電子が、半導体中に２次元系に閉じ込められた状態とする。
【００２８】
このような半導体チャネル領域の、ｚ軸方向のスピン、すなわち上向きスピンと下向きスピンのキャリアは、図２Ｂの白抜きの矢印に示すように、式（１）で表される力Ｆを受ける。
【００２９】
スピン流Ｊｓを表す式は、拡散による流れと磁場勾配に起因する流れの和で表されることから、式（２）の実効電場を用いて以下の式（３）で示すことができる。
【００３０】
【数３】
2011071395.tif 000005
【００３１】
ここで、Ｄはスピン拡散定数、μはスピン移動度、ｎは電子密度、ｓはスピン密度である。
【００３２】
また、上記ｓの時間微分は、連続の方程式にスピン緩和項を導入することにより、以下の（４）式で示すことができる。なお、τsは、スピン緩和時間である。
【００３３】
【数４】
2011071395.tif 000006
【００３４】
式（３）と式（４）から、以下の式（５）に示す定常状態における拡散方程式が得られる。
【００３５】
【数５】
2011071395.tif 000007
【００３６】
磁場の勾配が形成されている方向の半導体チャネル領域の長さをｄとすると，境界条件「ＪS（ｙ＝±ｄ／２）＝０」のもとで、式（５）の解は、以下の式（６），（７），（８）に示すようになる。
【００３７】
【数６】
2011071395.tif 000008
【００３８】
従って、図２Ｃの斜視図に示すように、半導体チャネル領域２０１の両端２１１，２１２から、上向きスピンのキャリア２０２、下向きスピンのキャリア２０３が蓄積したスピン偏極状態が現れる。また、半導体チャネルの位置（ｙ）とスピン密度（Spin density）との関係を示す図２Ｄの特性図に示すように、スピン偏極状態は、半導体チャネル領域の端部より、距離ＬS程度の領域に現れる（最大スピン密度Ｓ0）。
【００３９】
以上に説明したように、本発明は、半導体からなる半導体チャネル領域にキャリアを生成させ、半導体チャネル領域に磁場勾配を形成することで、スピン偏極キャリアを生成するようにしたところに特徴がある。
【００４０】
ここで、最近の研究報告（非特許文献５）によると、０．０１％のスピン偏極率は、光学的手法を用いて検出可能である。上で用いたスピン移動度μが半導体の一般的な移動度（１０００−１，０００，０００ｃｍ2／Ｖｓ）の値を持ち、スピン拡散定数Ｄが、アインシュタインの関係式（Ｄ＝μｋＴ／ｅ）で決まり、τs＝１００ｐｓと仮定すると、スピン偏極率０．０１％以上のスピン偏極キャリアを生成するために必要な磁場勾配は、キャリアのスピンに対するエネルギー勾配に換算し、少なくとも０．０１ｅＶ／ｍ以上が必要である。０．０１ｅＶ／ｍは、ｇ因子が０．４４のＧａＡｓに対する磁場勾配で現すと、１０3Ｔ／ｍの大きさである。
【００４１】
なお、以上では，説明のため，半導体チャネル領域の端付近でのスピン偏極について説明したが、半導体チャネル領域の端でなくてもスピン流が抑制される箇所であれば同様にスピン偏極状態が現れる。例えば、ゲート電圧を印加するゲート電極などのキャリア分布制御手段を用い、半導体チャネル領域におけるキャリアの発生領域を制御すれば、制御したキャリア発生領域の端部が、「スピン流が抑制される箇所」となり、キャリア発生領域の端部に、スピン偏極キャリアを生成させることができる。このように、スピン偏極状態の発現では、キャリアを生成（分布）させる領域が重要となる。
【００４２】
上述した半導体チャネル領域におけるキャリアの分布に加え、次に説明するように、キャリアの分布に対応させて、磁場勾配が印加されているようにすることも重要となる。以下、磁場勾配印加部について説明する。磁場勾配は、微小な強磁性体や、導体に流す電流により発生できる。
【００４３】
例えば、図３Ａに示すように、基板３０１の上の半導体チャネル層３０２の上に、保護層３０３を介して強磁性体３０４を配置する。強磁性体３０４は、半導体チャネル層３０２の表面（平面）に平行な方向（ｙ軸方向）に磁場を発生する。この場合、半導体チャネル層３０２の平面の法線方向（ｚ軸方向）の磁場強度が、強磁性体３０４より離れる方向（ｙ軸方向）に沿って変化する磁場勾配（∂Ｂz/∂ｙ）を、半導体チャネル層３０２に対して印加できる。
【００４４】
また、図３Ｂに示すように、基板３１１の上の半導体チャネル層３１２の端部の側部に強磁性体３１４を配置する。なお、半導体チャネル層３１２の表面は、保護層３１３で覆われている。この例においても、強磁性体３１４は、半導体チャネル層３１２の表面（平面）に平行な方向（ｙ軸方向）に磁場を発生する。この場合、ｙ軸方向の磁場強度が、半導体チャネル層３１２の平面方向（ｙ軸方向）に沿って変化する磁場勾配（∂Ｂy/∂ｙ）を、半導体チャネル層３１２に印加できる。
【００４５】
また、図３Ｃに示すように、基板３２１の上の半導体チャネル層３２２の端部の側部に導体３２４を配置してもよい。導体３２４は、半導体チャネル層３２２の端部が延在する方向に平行に配設されている。なお、半導体チャネル層３２２の表面は、保護層３２３で覆われている。この場合、導体３２４に電流を流すと、導体３２４を中心とした磁場が発生し、半導体チャネル層３２２の平面の法線方向（ｚ軸方向）に磁場が印加される。また、導体３２４の中心より離れる方向（ｙ軸方向）に向かって、ｚ軸方向の磁場強度が変化する磁場勾配（∂Ｂz/∂ｙ ）が、半導体チャネル層３２２に印加される。
【００４６】
なお、上述したように電流を使う場合は、導体に電流を流すことにより発生するジュール熱が問題になることも考えられる。しかしながら、デューティー比を適当な値に設定したパルス電流を用いて電流が流れない時間を設けることにより、温度の上昇を抑制することができる。パルス電流を用いた場合は、電流の流れている時間内に、半導体チャネル層に対して磁場勾配を印加することができる。
【００４７】
上述したようにして磁場勾配を印加することで半導体チャネル領域に得られるスピン偏極領域を、スピン偏極キャリアが必要とされる部分に一致するように配置する構成は、スピン偏極キャリアを生成するのに有効な手法として用いることができる。
【００４８】
次に、実施例を用いてより詳細に説明する。
【００４９】
［実施例１］
はじめに、実施例１について説明する。図４は、実施例１におけるスピン偏極キャリア生成素子の構成を示す斜視図である。このスピン偏極キャリア生成素子は、ＧａＡｓ基板４０１と、ＧａＡｓ基板４０１の上に形成されたＡｌ0.3Ｇａ0.7Ａｓからなる障壁層４０２と、障壁層４０２の上に形成されたＧａＡｓからなる層厚２０ｎｍの井戸層４０３と、井戸層４０３の上に形成されたＡｌ0.3Ｇａ0.7Ａｓからなる障壁層４０４とを備える。障壁層４０２，井戸層４０３，および障壁層４０４により量子井戸が構成されている。また、ＧａＡｓ基板４０１の上には、障壁層４０２，井戸層４０３，および障壁層４０４の所定の領域を挟むように、金からなる導体層４０５および導体層４０６を備える。
【００５０】
量子井戸においては、障壁層４０４の側からの（障壁層４０４への）シリコンの変調ドープにより、井戸層４０３内にキャリアとして電子が存在している。実施例１では、この変調ドープにより不純物が導入された井戸層４０３以外の半導体層が、キャリア生成手段となる。キャリア密度としては、６×１０10ｃｍ-2であり、移動度は４．２Ｋにおいて、１，０００，０００ｃｍ2／Ｖｓである。また、量子井戸（井戸層４０３）内の電子スピン緩和時間は、温度４．２Ｋにおいて、２００ｐｓ程度である。この実施例１では、導体層４０５および導体層４０６に挟まれた領域の井戸層４０３が半導体チャネル領域となる。また、実施例１では、半導体チャネル領域となる井戸層４０３の全域に、キャリアが分布しているものとなる。
【００５１】
障壁層４０２，井戸層４０３，障壁層４０４は、例えば、分子線エピタキシ法を用いて形成することができる。これらの層を形成した後に、例えば、公知のフォトリソグラフィー技術により、導体層４０５および導体層４０６を形成する領域が開放したレジストパターンを障壁層４０４の上に形成し、形成したレジストパターンをマスクとしてウエットエッチングにより溝を形成する。溝は、３μｍの間隔で２本形成する。このようにして形成した溝に、真空蒸着により金を堆積することで、導体層４０５および導体層４０６が形成できる。導体層４０５および導体層４０６の形状は、半導体チャネル領域が形成される井戸層４０３の領域の中心面に対して面対称となるようにする。
【００５２】
上述したように形成した導体層４０５および導体層４０６に電流を流すことで、導体層４０５および導体層４０６の周囲に、磁場ベクトルの向きが井戸層４０４の平面に対して垂直な磁場を生成させることができる。実施例１では、導体層４０５および導体層４０６が、磁場勾配印加手段となる。この実施例１におけるスピン偏極キャリア生成素子を、クライオスタット内で４．２Ｋまで冷却し、導体層４０５および導体層４０６に、図４の紙面手前より奥への方向に、デューティー比１０％のパルス電流（１Ａ）を流す。このとき、電流の流れている時間内に、導体層４０５および導体層４０６の間の半導体チャネル領域に発生する磁場勾配は、１０6Ｔ／ｍ程度である。このような磁場勾配の印加により、導体層４０５および導体層４０６の間の半導体チャネル領域には、導体層４０５および導体層４０６の各々の側の端部から、１μｍ程度の領域に、上向きスピンのスピン偏極キャリアと、下向きスピンのスピン偏極キャリアとを発生させることができる。発生したスピン偏極キャリアのスピン偏極率は、約２０％である。
【００５３】
なお、上述したように、不純物の導入ではなく、光照射により導体層４０５および導体層４０６に挟まれた領域の井戸層４０３（半導体チャネル領域）に、キャリアが生成する状態とすることもできる。光照射によるキャリアの生成は、本実施例に限るものではなく、他の全ての場合に組み合わせて用いることが可能である。
【００５４】
［実施例２］
次に、実施例２について説明する。図５は、実施例２におけるスピン偏極キャリア生成素子の構成を模式的に示す断面図である。このスピン偏極キャリア生成素子は、ＧａＡｓ基板５０１と、ＧａＡｓ基板５０１の上に形成されたｎ型のＧａＡｓからなるｎ型ＧａＡｓ層５０２と、ｎ型ＧａＡｓ層５０２の上に形成されたｉ型のＧａＡｓからなる障壁層５０３と、障壁層５０３の上に形成されたＩｎＡｓからなる量子ドット層５０４と、量子ドット層５０４を覆うように形成されたｉ型のＧａＡｓからなる障壁層５０５と、障壁層５０５の上に形成されたショットキー電極層５０６とを備える。
【００５５】
上述した各層は、分子線エピタキシー法により成長することで形成すればよい。この素子は、ＧａＡｓ／ＩｎＡｓ自己形成量子ドットが、ｐ−ｉショットキーダイオード内部に埋め込まれた構造となっている。本実施例では、領域５１１における量子ドット層５０４が、キャリアが生成される半導体チャネル領域となる。
【００５６】
また、不純物が導入されているｎ型ＧａＡｓ層５０２により、量子ドット層５０４にキャリアとしての電子を生成させることができる。この不純物が導入されている半導体層であるｎ型ＧａＡｓ層５０２が、本実施例におけるキャリア生成手段となる。また、ｎ型ＧａＡｓ層５０２とショットキー電極層５０６との間に印加する電圧を変化させることで、半導体チャネル領域に生成しているキャリアとなる電子の数を制御できる。
【００５７】
また、所定の領域において、ショットキー電極層５０６からＧａＡｓ基板５０１にまで貫通する幅０．５μｍの溝５０７を備える。溝５０７は、例えば、公知の電子線リソグラフィー技術により、溝５０７となる領域が開放したレジストパターンをショットキー電極層５０６の上に形成し、形成したレジストパターンをマスクとしてドライエッチングすることで形成できる。溝５０７により、スピン偏極キャリアを生成させることができる「端」が、キャリアが生成される半導体チャネル領域に形成された状態となる。
【００５８】
加えて、ショットキー電極層５０６の上に、Ｆｅからなる強磁性金属層５０８を備える。強磁性金属層５０８が、磁場勾配印加手段となる。強磁性金属層５０８は、溝５０７により分離された一方の領域に配置されている。また、上述した溝５０７により形成したスピン偏極キャリアを生じさせる「端」で、磁場勾配の大きさが最大となるように、強磁性金属層５０８を形成する。強磁性金属層５０８は、例えば、よく知られた蒸着法により形成することができる。また、強磁性金属層５０８は、形成した後に予め磁化させておく。
【００５９】
この実施例２におけるスピン偏極キャリア生成素子を、クライオスタット内で４．２Ｋまで冷却すると、領域５１１における量子ドット層５０４の溝５０７側端部付近に、スピン偏極キャリアが生成する。例えば、ｎ型ＧａＡｓ層５０２とショットキー電極層５０６との間に印加する電圧の制御により、量子ドット層５０４の１つの量子ドット内に１個の電子が入るようにすると、溝５０７近傍の端部の量子ドット内の電子を、他の領域の量子ドット内の電子よりも高い確率で、下向きスピンの状態とすることができる。このため、本実施例のスピン偏極キャリア生成素子では、上述したスピンを、量子演算で用いる量子ビットとして使用する場合、初期化された状態として利用できる。
【００６０】
［実施例３］
次に、実施例３について説明する。図６は、実施例３におけるスピン偏極キャリア生成素子の構成を模式的に示す断面図である。このスピン偏極キャリア生成素子は、ｎ型のシリコンからなる半導体基板６０１と、半導体基板６０１の一部に埋め込まれたコバルトからなる強磁性体層６０２と、強磁性体層６０２と対向する半導体基板６０１の領域に埋め込まれたパーマロイからなる強磁性体層６０３とを備える。強磁性体層６０２と強磁性体層６０３とは、例えば、間隔を３μｍ程度開けて形成する。
【００６１】
このスピン偏極キャリア生成素子は、半導体基板６０１の強磁性体層６０２および強磁性体層６０３に挟まれた領域が、半導体チャネル領域６１１となり、強磁性体層６０２および強磁性体層６０３が、後述するように磁場勾配印加手段となる。また、半導体チャネル領域６１１の全域にｎ型の不純物が導入されており、半導体チャネル領域６１１の全域にキャリアが生成される状態となっている。本実施例では、半導体チャネル領域６１１に導入したｎ型の不純物でキャリア生成手段を構成している。
【００６２】
例えば、半導体基板６０１の上に、公知のフォトリソグラフィー技術により、強磁性体層６０２を形成する領域が開放したレジストパターンを形成し、形成したレジストパターンをマスクとして半導体基板６０１をドライエッチングする。このパターニングにより、例えば、５μｍ×１０μｍの領域に深さ０．５μｍの凹部を形成する。この後、形成した凹部に、例えば、蒸着法によりコバルトを堆積すれば、強磁性体層６０２が形成できる。強磁性体層６０３についても、パーマロイを堆積することで同様に形成できる。
【００６３】
本実施例における素子では、シリコンにおけるキャリアのスピン緩和時間が室温で１０ｎｓと長いため、室温においてもスピン偏極キャリアを生成することができる。
【００６４】
例えば、本実施例における素子の近傍に配置した磁場印加機構による外部磁場を−１００ｍＴ印加した後で１０ｍＴにすると、強磁性体層６０２と強磁性体層６０３との保磁力の差により、強磁性体層６０２と強磁性体層６０３との対向する方向の磁化が、互いに反対方向に向く配置が実現できる。この磁化の状態は、図６において、黒色の矢印で示している。この結果、半導体チャネル領域６１１に、約１０6Ｔ／ｍの磁場勾配を印加することができる。
【００６５】
この結果、半導体チャネル領域６１１の強磁性体層６０２および強磁性体層６０３の側の端面から１μｍの領域には、スピンの方向が強磁性体層６０２と強磁性体層６０３との対向する方向（横方向）に揃ったキャリア（スピン偏極キャリア）が蓄積することになる。図６では、キャリアを白抜きの矢印で示している。このように、本素子によれば、半導体チャネル領域６１１の強磁性体層６０２および強磁性体層６０３の側の端面から１μｍの領域に、スピン偏極キャリアを生成させることができる。このようにして得られるスピン偏極キャリアは、強磁性電極を用いて面直方向（半導体基板６０１平面の法線方向）に電流として流すと、巨大磁気抵抗効果をもたらすことも可能である。
【００６６】
なお、上述では、様々な形態の半導体チャネル領域、キャリア生成手段、および磁場勾配印加手段について説明したが、これらはどの様に組み合わせてもよいことはいうまでもない。
【符号の説明】
【００６７】
１０１…半導体チャネル領域、１０２…キャリア生成部、１０３…磁場勾配印加部、１１１，１１２…端部。
【図１】
2011071395.tif 000009
【図２Ａ】
2011071395.tif 000010
【図２Ｂ】
2011071395.tif 000011
【図２Ｃ】
2011071395.tif 000012
【図２Ｄ】
2011071395.tif 000013
【図３Ａ】
2011071395.tif 000014
【図３Ｂ】
2011071395.tif 000015
【図３Ｃ】
2011071395.tif 000016
【図４】
2011071395.tif 000017
【図５】
2011071395.tif 000018
【図６】
2011071395.tif 000019