(57)【要約】【課題】復号精度を維持しつつ、消費電力を低減することができるビタビ復号装置及びビタビ復号方法を提供する。【解決手段】ビタビ復号装置は、受信状態を検出する受信状態検出回路９４と、ＡＣＳ回路からの選択信号を記憶する複数のメモリ素子１１、１２と、メモリ素子１１、１２に記憶された選択信号に基づきトレースバックする第１及び第２のトレースバック回路２１、２２と、外部から入力される第１の最尤信号、又はトレースバック回路２２によりトレースバックして生成された第２の最尤信号のいずれかを選択する選択回路７１と、受信状態検出回路の検出結果に基づき、選択回路７１を制御するトレースバック制御回路９１とを有するトレースバック制御回路９１は、受信状態に応じ、選択回路７２に第１の最尤信号又は第２の最尤信号のいずれかを選択させ、トレースバック回路２１は、第１又は第２の最尤信号を始点としてトレースバックを行う。【選択図】図５
2011155378.tif 000002
【特許請求の範囲】
【請求項１】
受信状態を検出する受信状態検出回路と、
ＡＣＳ（Add−Compare−Select）回路からの選択信号を記憶する複数のメモリ素子と、
前記メモリ素子に記憶された選択信号に基づきトレースバックする第１及び第２のトレースバック回路と、
外部から入力される第１の最尤信号、又は前記第２のトレースバック回路によりトレースバックして生成された最尤信号である第２の最尤信号のいずれかを選択する第１の選択回路と、
前記受信状態検出回路の検出結果に基づき、前記第１の選択回路を制御するトレースバック制御回路とを有し、
前記トレースバック制御回路は、前記受信状態に応じ、前記第１の選択回路に前記第１の最尤信号又は第２の最尤信号のいずれかを選択させ、
前記トレースバック回路は、前記第１の選択回路が選択した前記第１又は第２の最尤信号を始点としてトレースバックを行う、ビタビ復号装置。
【請求項２】
少なくとも前記第２のトレースバック回路がトレースバックして前記第２の最尤信号を生成する間、前記第１の最尤信号を遅延させる遅延回路をさらに有する請求項１記載のビタビ復号装置。
【請求項３】
前記トレースバック制御回路は、
前記受信状態検出回路の検出結果に基づき、前記第１及び第２のトレースバック回路がトレースバックを開始するタイミングを制御する請求項１または２記載のビタビ復号装置。
【請求項４】
前記第１及び第２のトレースバック回路のトレースバック結果を入力順とは逆順に出力する出力回路を有する請求項１乃至３記載のビタビ復号装置。
【請求項５】
前記メモリ素子に記憶された選択信号に基づきトレースバックする第３及び第４のトレースバック回路と、
外部から入力される第３の最尤信号、又は前記第４のトレースバック回路によりトレースバックして生成された最尤信号である第４の最尤信号のいずれかを選択する第２の選択回路とを有し、
前記トレースバック制御回路は、前記受信状態に応じ、前記第２の選択回路に前記第３の最尤信号又は第４の最尤信号のいずれかを選択させる請求項１乃至４記載のビタビ復号装置。
【請求項６】
前記メモリ素子に記憶された選択信号に基づきトレースバックする第３及び第４のトレースバック回路と、
外部から入力される第３の最尤信号、又は前記第４のトレースバック回路によりトレースバックして生成された最尤信号である第４の最尤信号のいずれかを選択する第２の選択回路と、
前記第１乃至４のトレースバック回路のトレースバック結果を入力順とは逆順に出力する出力回路とを有し、
前記トレースバック制御回路は、前記受信状態に応じ、前記第２の選択回路に前記第３の最尤信号又は第４の最尤信号のいずれかを選択させる請求項１乃至３記載のビタビ復号装置。
【請求項７】
前記出力回路は、
前記第１及び第３のトレースバック結果を選択的に出力する第３の選択回路と、
前記第２及び第４のトレースバック結果を選択的に出力する第４の選択回路と、
前記第３及び第４の選択回路の出力を受け取り、当該出力順とは逆順に出力するそれぞれ第１及び第２のＬＩＦＯ（Last In, First Out）メモリと、
前記第１及び第２のＬＩＦＯメモリの出力を選択的に出力する第５の選択回路とを有する請求項６記載のビタビ復号装置。
【請求項８】
受信データの枝メトリックを算出する枝メトリック算出回路と、
前記枝メトリック算出回路が算出した枝メトリックと前回のパスメトリック値に基づき、現在のパスメトリック値を求め、当該現在のパスメトリック値に基づき前記選択信号生成して出力する前記ＡＣＳ回路と、
前記ＡＣＳ回路が算出したパスメトリック値を保持するパスメトリック記憶回路と、
前記パスメトリック記憶回路に記憶されたパスメトリック値に基づき第１又は第３の最尤信号を抽出する最尤ステート検索部と、を更に有し、
前記第１及び第２の選択回路は、それぞれ外部から入力される前記第１及び第３の最尤信号に換えて、前記最尤ステート検索部から出力される前記第１及び第３の最尤信号が入力される、請求項１乃至７のいずれか１項に記載のビタビ復号装置。
【請求項９】
受信状態を検出し、
前記検出した受信状態に応じて、外部から入力される第１の最尤信号、又は前段のトレースバック回路によりトレースバックして生成された最尤信号である第２の最尤信号のいずれかを選択し、
前記第１又は第２の最尤信号をトレースバックの開始位置とし、ＡＣＳ（Add−Compare−Select）回路からの選択信号を使用してトレースバックを行うビタビ復号方法。
【請求項１０】
前記第１の最尤信号を選択する際は、少なくとも前段のトレースバック回路がトレースバックして前記第２の最尤信号を生成する間、当該第１の最尤信号を遅延させる、請求項９記載のビタビ復号方法。
【請求項１１】
前記トレースバック結果を入力順とは逆順に出力する請求項９又は１０記載のビタビ復号方法。
【請求項１２】
受信データを復調し、
復調したデータの枝メトリックを算出し、
算出した枝メトリックと前回のパスメトリック値に基づき、現在のパスメトリック値を求め、当該現在のパスメトリック値に基づき前記選択信号生成して出力し、
前記算出したパスメトリック値を保持するパスメトリック記憶回路に記憶されたパスメトリック値に基づき最尤信号を抽出し、
前記外部から入力される第１の最尤信号に換えて、前記抽出した最尤信号を前記第１の最尤信号として使用する、請求項９乃至１１のいずれか１項に記載のビタビ復号方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、地上ディジタル放送受信システム等に使用されるビタビ復号装置に関する。
【背景技術】
【０００２】
地上ディジタル放送の普及に伴い、携帯電話を始めとする多くの製品にワンセグ放送を受信する機能が組み込まれている。その流れの中で、放送のモバイル化が進むにつれて長時間の視聴を可能にするため、バッテリ駆動時間を延ばし、かつシステム内に実装される回路も低電力化することによりシステム全体の電力削減をする必要性が高まってきた。
【０００３】
特許文献１には、電力削減することを目的とし、パスメモリ回路及びトレースバック回路を有する復号装置が開示されている。パスメモリ回路とは、ＡＣＳ（Add-Compare-Select）からの選択信号を受け、選択したパスの推定出力を記憶する回路である。またパスメモリ長とは、パスメモリ回路のメモリ素子の長さのことであり、通常拘束長の５〜６倍の長さを有するものである。
【０００４】
なお、その他の関連技術としては、電力削減の為にトレースバック方式を採用したものであるが、受信状態に応じてパスメモリ長を動的に切替えることができない（特許文献２）、トレースバック処理を行いフレームエラー判定後にパス長を再設定（パスメモリ長を切替える）して再度同じ処理するが、放送のように連続したデータ処理の場合に使用することができない（特許文献３）、受信状態に応じてパスメモリ長を切替えることができきるが初期状態においてパスメモリ長を固定してしまう（特許文献４）等がある。
【０００５】
図１０は、従来のパスメモリユニットを示すブロック図である。図１０は、４バンクからなるパスメモリ長のワード数を有するシングルポートのメモリ素子１１１〜１１４と、各バンクに対応する４バンクのトレースバック回路１２１〜１２４と、２組の選択回路１３１、１３２と、２組のビット幅が"１"で長さがパスメモリ長のＬＩＦＯメモリ１４１、１４２と、１組の選択回路１５１と、これら回路の動作をコントロールするコントロール回路１６１とから構成される。
【０００６】
メモリ素子１１１〜１１４に記憶された信号の復号が終わった時点でそのメモリ素子に記憶された信号は不要となるので、不要となった信号を記憶したメモリ素子は次のバンクの切り替えで再びＡＣＳからの選択信号を記憶する。
【０００７】
トレースバック回路１２２は、選択信号の記憶が一杯になったメモリ素子１１２から逆順に選択信号を読み出し、トレースバックを行う。トレースバックを始める位置は最尤信号により決定される。トレースバックを１バンク行うことによりパスが収束し、さらに１バンクトレースバックすることにより、復号された信号はパスメモリ長からパスメモリ長の２倍の精度を持ち、最低限パスメモリ長の復号精度を持たせることができる。すなわち、トレースバック回路１２２で、トレースバックされた結果は、トレースバック回路１２１に渡され、トレースバック回路１２１でのトレースバック結果が復号結果として用いられる。
【０００８】
トレースバック回路１２１からの出力は、復号が行われるが順序が逆であるので、ＬＩＦＯメモリ１４１に順次記憶する。ＬＩＦＯメモリはこの場合、２組あればよいので、選択回路１３１で、トレースバックを行っているトレースバック回路の出力を選択する。このように、選択信号の記憶が一杯になったメモリ素子から順次トレースバックが行われる。
【０００９】
選択回路１５１は、２組のＬＩＦＯメモリ１４１、１４２のうちから、復号結果の記憶が終わったＬＩＦＯメモリを選択し、このＬＩＦＯメモリに記憶された逆順の復号結果を、逆に読み出すことにより正しい順序の復号結果を出力する。コントロール回路１６１はこれら回路の全ての動作及びそのタイミングをコントロールする。
【００１０】
メモリ素子１１１〜１１４は、ＡＣＳからの選択信号を記憶する期間は書き込み、トレースバック期間は読み出しであるのでシングルポート型のメモリ素子で構成できる。
【００１１】
図１１は、各バンクのメモリ素子１１１〜１１４の動作と、各ＬＩＦＯメモリ１４１、１４２の動作タイミングを示す図である。メモリ素子１１１〜１１４におおいて、ＷｒｉｔｅはＡＣＳからの選択信号を記憶する期間、ＭＬＤは最尤判定期間（この期間は別ブロックの最尤判定回路が最尤判定を行うので、メモリ素子はアクセスされない）、ＴＢ１は最初のパス収束のためのパスメモリ長のトレースバック期間、ＴＢ２は実際の復号信号を得るためのトレースバック期間を表す。ＬＩＦＯメモリ１４１、１４２に於けるタイミングの記号を説明すると、ＷｒｉｔｅはＴＢ２での復号信号を記憶する期間、Ｒｅａｄは記憶された逆順の復号信号を逆に読み出し正しい順序の復号信号を読み出す期間を表す。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１０−２１５１９０号公報
【特許文献２】特開２００１−１６８７３９号公報
【特許文献３】特開平１１−００４１７１号公報
【特許文献４】特開平１０−３０２４１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１に記載の技術は、受信状態に関わらず、復号精度を良くするために、パスメモリ長の２倍の精度を持つ動作を行っているため、メモリのアクセス数が増加し、消費電力が大きくなるという問題がある。その理由は、一般的に受信状態が悪い時、復号精度を上げる為に十分長いパスメモリ長を必要とするが、受信状態がよい時でも、受信状態が悪い時と同様な精度を持つ動作をしているからである。
【課題を解決するための手段】
【００１４】
本発明にかかるビタビ復号装置は、受信状態を検出する受信状態検出回路と、ＡＣＳ（Add−Compare−Select）回路からの選択信号を記憶する複数のメモリ素子と、メモリ素子に記憶された選択信号に基づきトレースバックする第１及び第２のトレースバック回路と、外部から入力される第１の最尤信号、又は第２のトレースバック回路によりトレースバックして生成された最尤信号である第２の最尤信号のいずれかを選択する第１の選択回路と、受信状態検出回路の検出結果に基づき、第１の選択回路を制御するトレースバック制御回路とを有し、トレースバック制御回路は、受信状態に応じ、第１の選択回路に第１の最尤信号又は第２の最尤信号のいずれかを選択させ、トレースバック回路は、第１の選択回路が選択した第１又は第２の最尤信号を始点としてトレースバックを行うものである。
【００１５】
本発明にかかるビタビ復号方法は、受信状態を検出し、検出した受信状態に応じて、外部から入力される第１の最尤信号、又は前段のトレースバック回路によりトレースバックして生成された最尤信号である第２の最尤信号のいずれかを選択し、第１又は第２の最尤信号をトレースバックの開始位置とし、ＡＣＳ（Add−Compare−Select）回路からの選択信号を使用してトレースバックを行うものである。
【００１６】
本発明においては、受信状態に応じて、外部から入力される最尤信号をトレースバックの開始位置とすることで、最小限のパスメモリ長でトレースバックを実行する。一方、受信状態に応じ、前段のトレースバック回路がトレースバックした結果をトレースバックの開始点とすることも可能である。この場合は、トレースバックするパスメモリ長を２倍とすることで、復号精度を向上することができる。
【発明の効果】
【００１７】
本発明によれば、復号精度を維持しつつ、消費電力を低減することができるビタビ復号装置及びビタビ復号方法を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態にかかるビタビ復号装置を示すブロック図である。
【図２】受信状態を説明するための模式図である。
【図３】４つのノード（ステート）を有するトレリス線図を示す図である。
【図４】パスメトリック記憶回路に保持されるデータのイメージ図である。
【図５】本発明の実施の形態にかかるパスメモリ回路７を示すブロック図である。
【図６】受信状態の良否に応じたトレースバックのイメージ図である
【図７】本発明の実施の形態にかかる受信状態に応じたパスメモリ回路のタイミングチャートを示す図であって、受信状態が悪い場合を示す図である。
【図８】本発明の実施の形態にかかる受信状態に応じたパスメモリ回路のタイミングチャートを示す図であって、受信状態がよい場合を示す図である。
【図９】本発明の実施の形態にかかる受信状態に応じたパスメモリ回路のタイミングチャートを示す図であって、受信状態に変化があった場合を示す図である。
【図１０】従来のパスメモリユニットを示すブロック図である。
【図１１】従来の各バンクのメモリ素子１１〜１４の動作と、各ＬＩＦＯメモリ４１、４２の動作タイミングを示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、ディジタル放送を受信するビタビ復号装置に適用したものである。
【００２０】
本実施の形態においては、ビタビ復号回路において、ディジタル放送等の受信データの受信状態がよい状態か、悪い状態かを検出し、この検出結果に基づき、連続したデータ処理を途切らせることなくパスメモリ長を動的に切替えて、メモリの動作率を低減するものである。すなわち、放送のような連続してデータ処理を行う必要があるシステムの場合に受信状態の変化に応じてトレースバック回数を減らすことにより、消費電力を低減する。ここではまず、ビタビ復号装置全体について説明した後、受信状態に応じて動的にパスメモリ長を切り替え、復号データを得るパスメモリ回路について説明する。
【００２１】
図１は、ビタビ復号装置を含む復号装置１を示すブロック図である。図１に示すように、復号装置１は、復調部２、ビタビ復号装置としての枝メトリック計算回路３、ＡＣＳ回路４、パスメトリック記憶回路５、最尤ステート検索部６、及びパスメモリ回路７を有する。復調部２は、受信データを受け取り、復調する。枝メトリック計算回路３は、復調された受信データの枝メトリックを算出する。ＡＣＳ回路４は、枝メトリック算出回路３が算出した枝メトリックと前回のパスメトリック値に基づき、現在のパスメトリック値を求め、当該現在のパスメトリック値に基づき、後述する選択信号を生成して出力する。パスメトリック記憶回路５は、ＡＣＳ回路４が算出したパスメトリック値を保持する。最尤ステート検索部６は、パスメトリック記憶回路５に記憶されたパスメトリック値に基づき後述する第１又は第３の最尤信号を抽出する。そして、パスメモリ回路７は、ＡＣＳ回路４からの選択信号と、最尤ステート検索部６からの最尤信号に基づき、トレースバックして復号データを出力する。
【００２２】
上述したように、本実施の形態においては、受信状態に応じて、パスメモリ長を動的に変更するものである。ここでは、先ず受信状態について説明する。図２は、受信状態を説明するための模式図である。受信状態は、信号の収束点からの誤差の平均として求めたノイズレベルや、入力レベルに基づきその良否を判断することができる。図２はノイズレベルのイメージを示しているが、ノイズが多ければ目標収束点からの誤差が大きくなる。
【００２３】
次に、ＡＣＳ回路４が出力する選択信号について説明する。図３は、４つのノード（ステート）を有するトレリス線図を示す図である。選択信号は、枝メトリックで計算された値と、前受信までの各状態の生き残りパスのパスメトリック値をもとにＡＣＳ操作により、選択された結果を示す。
【００２４】
図３に示すように、４つのステートＮ０〜Ｎ３のうち、時刻Ａ＋１におけるステートＮ１に着目する。時刻Ａ＋１におけるステートＮ１では、００（時刻ＡのステートＮ０）のパスメトリック値に、００（時刻ＡのステートＮ０）〜０１（時刻Ａ＋１のステートＮ１）遷移の枝メトリックを加算する。同様に、１０（時刻ＡのステートＮ２）のパスメトリック値に、１０（時刻ＡのステートＮ２）〜０１（時刻Ａ＋１のステートＮ１）遷移の枝メトリックを加算する。加算（Ａｄｄ）した結果を比較し（Ｃｏｍｐａｒｅ）、値が大きい方を選択する（Ｓｅｌｅｃｔ）。ここで、例えば、上側のノードＮ０からのパスを選択した場合は０とし、下側のノードＮ２からのパスを選択した場合を１とし、これを選択信号として出力する。このＡＣＳ選択信号は、全ステート（図２においては、４ビット）、毎受信データの計算後にパスメモリ回路７に出力する。
【００２５】
次に、最尤ステート検索部６が出力する最尤信号について説明する。図４は、パスメトリック記憶回路に保持されるデータのイメージ図である。上述したように、データの受信毎にＡＣＳ回路４は、ＡＣＳ処理を行いながらパスメトリック値を算出し、これをパスメトリック記憶回路５に保持させる。そして、例えば１バンク分のＡＣＳ処理を行った後、最尤ステートの検索を行う。図４に示すように、１バンクは、６４ステート、２５６ワードからなるものとする。最尤ステートの検索とは、各ステートのパスメトリック値を算出し、最も大きい値を示すステートを検索することをいう。ここで検索し、最尤ステートとして選ばれたステート位置が、第２又は第４の最尤信号となり、後述するトレースバックの開始位置となる。
【００２６】
次に、パスメモリ回路７について説明する。図５は、パスメモリ回路７を示すブロック図である。図５に示すように、パスメモリ回路７は、受信状態検出回路９４、メモリ素子１１、１２、第１のトレースバック回路としてのトレースバック回路２１、第２のトレースバック回路としてのトレースバック回路２２、第１の選択回路としてのセレクタ７１、及びトレースバック制御回路９１とを有する。受信状態検出回路９４は、受信状態がよい状態か悪い状態かの検出を行い、その結果をトレースバック制御回路９１に出力する。メモリ素子１１、１２は、ＡＣＳ回路４からの選択信号を記憶する。トレースバック回路２１、２２は、それぞれメモリ素子１１、１２に記憶された選択信号に基づきトレースバックする。セレクタ７１は、最尤ステート検索部６から入力される第１の最尤信号、又はトレースバック回路２２によりトレースバックして生成された最尤信号である第２の最尤信号のいずれかを選択する。トレースバック制御回路９１は、受信状態検出回路９４の検出結果に基づき、セレクタ７１を制御する。そして、トレースバック制御回路９１は、受信状態に応じ、セレクタ７１に第１の最尤信号又は第２の最尤信号のいずれかを選択させ、トレースバック回路２１は、セレクタ７１が選択した第１又は第２の最尤信号を始点としてトレースバックを行う。
【００２７】
トレースバック回路２１は、受信状態がよい場合は、最尤ステート検索部６から入力される最尤信号を始点としてトレースバックを行う。一方、受信状態が悪い場合は、トレースバック回路２２のトレースバック結果を始点としてトレースバックを行う。すなわち、受信状態がよければ、トレースバックするメモリ長が半分となり、消費電力の増大を抑制することができる。
【００２８】
本実施の形態にかかるパスメモリ回路７は、更に、メモリ素子１３、１４、トレースバック回路２３、２４、セレクタ７２、７３、７４、遅延回路９２、セレクタ９３を有する。遅延回路９２は、バンクが更新される毎に遅延させる。例えば、トレースバック回路２２がトレースバックして第２の最尤信号を生成する間、最尤ステート検索部６からの最尤信号（第１の最尤信号）を遅延させる。これは、受信状態がよい場合は、最尤ステート検索部６からの最尤信号を始点としてトレースバックするが、メモリ素子１１に選択信号が保持されたタイミングでトレースバックしてしまうと、受信状態が悪く、前段のトレースバック回路の結果を使用してトレースバックするトレースバック回路とタイミングがずれてしまうのを防止するためである。本実施の形態においては、４つのメモリ素子及びトレースバック回路を使用しているため、遅延回路９２は、最尤ステート検索部６からの最尤信号を２バンク遅延して出力する。セレクタ９３は、遅延させた最尤信号と遅延していない最尤信号とを入力とし、トレースバック制御回路９１からの制御信号に基づきいずれか１つを選択する。すなわち、受信状態がよい場合は、トレースバック制御回路９１は、遅延された最尤信号を選択出力し、受信状態が悪い場合は、遅延していない最尤信号を出力するよう、トレースバック制御回路９１により制御される。
【００２９】
トレースバック回路２３は、第３のトレースバック回路として、またトレースバック回路２４は、第４のトレースバック回路として機能する。さらにセレクタ７３は、最尤ステート検索部６から入力される第３の最尤信号、又はトレースバック回路２４によりトレースバックして生成された最尤信号である第４の最尤信号のいずれかを選択する。
【００３０】
そして、選択回路３１、３２、ＬＩＦＯメモリ４１、４２、選択回路５１は、第１乃至４のトレースバック回路のトレースバック結果を入力順とは逆順に出力する出力回路として機能する。選択回路３１は、トレースバック回路２１及びトレースバック回路２３のトレースバック結果を選択的に出力する。選択回路３２は、トレースバック回路２２及びトレースバック回路２４のトレースバック結果を選択的に出力する。ＬＩＦＯ（Last In, First Out）メモリ４１、４２は、選択回路３１、３２の出力、すなわちトレースバック結果を受け取り、ＬＩＦＯ処理を行って、受け取ったトレースバック結果を受け取った順序とは逆順に出力する。そして、選択回路５１は、ＬＩＦＯメモリ４１、４２の出力を選択的に出力する。
【００３１】
メモリ素子１１〜１４は、複数のバンクに分割されたシングルポートのメモリ素子からなる。トレースバック回路２１〜２４は、各バンクに対応してもうけられる。セレクタ７１〜７４は、外部（本実施の形態においては、最尤ステート検索部６）から入力される最尤信号か、前段のトレースバック回路がトレースバックした結果である最尤信号のいずれかを選択して入力する。このとき、トレースバック制御回路９１は、受信状態検出回路９４から受信状態の良否を受け取り、受信状態が悪ければ、前段のトレースバック回路からの出力を選択し、受信状態が良ければ、外部から入力される最尤信号を選択するよう、セレクタ７１〜７４にセレクタ選択信号ＳＥＬ＿Ａ〜ＳＥＬ＿Ｄを出力する。
【００３２】
ここで、受信状態の良否であるが、上述したノイズレベルが所定の大きさより大きい場合は、受信状態が悪いとして前段のトレースバック回路の結果を選択するようにするなどすればよい。
【００３３】
トレースバック制御回路９１は、また、トレースバック回路がトレースバックするタイミングを制御する。このため、トレースバック制御回路９１は、トレースバックのイネーブル信号ＴＢＡ＿ＥＮ，ＴＢＢ＿ＥＮ，ＴＢＣ＿ＥＮ，ＴＢＤ＿ＥＮを各トレースバック回路２１〜２４に出力する。
【００３４】
図６は、受信状態の良否に応じたトレースバックのイメージ図である。図６（ａ）に示すように、受信状態がよい場合は、トレースバック開始位置（最尤ステート検索部６からの最尤信号Ｓ１）が正しく求まる。一方、受信状態が悪いと開始位置が正しく求まらない（Ｓ１の誤検出）場合がある。しかしながら、そのような場合であっても、トレースバックを長く行うことで、前バンクのパスが正しく収束する可能性が高くなる。
【００３５】
次に、本実施の形態の動作について説明する。図７乃至図９は、受信状態に応じたパスメモリ回路のタイミングチャートを示す図であって、図７は、受信状態が悪い場合、図８は、受信状態がよい場合、図９は、受信状態に変化があった場合を示す。
【００３６】
図７乃至図９において、受信状態信号は、受信状態検出回路９４の出力信号である。また、ＢＡＮＫ信号は、記憶するメモリ素子を示す。復号出力８１は、パスメモリ回路７の出力信号である復号結果を示す。ＴＢＡ＿ＥＮ／ＴＢＢ＿ＥＮ／ＴＢＣ＿ＥＮ／ＴＢＤ＿ＥＮは、各バンクのトレースバック処理のイネーブル信号を示す。ＳＥＬ＿Ａ〜ＳＥＬ＿Ｄは、最尤ステート検索部６からの最尤信号か、前段のトレースバック回路によって求まった最尤信号のいずれかを選択する選択回路７１〜７４の選択信号となる。
【００３７】
先ず、図７を用いて、受信状態が悪い時のメモリ素子１１に書き込まれたＡＣＳ回路４からの選択信号が復号出力８１に出力されるまでのタイミングについて説明する。受信状態検出回路９４は、受信状態が悪い時を表す信号をＬｏｗ出力とし、トレースバック回路は従来と同様の動作を行う。メモリ素子１１は、ＡＣＳ回路４からの選択信号が入力される毎にアドレスを増やしながらその選択信号を順次記憶する。１バンク分の受信データから得られた選択信号が入力され、メモリ素子１１が一杯になると、バンクを次のバンク１２に切替えて同様に記憶する。また、メモリ素子１１は、記憶された信号の復号が終わった時点でそのメモリ素子に記憶された信号は不要となるので、不要となった信号を記憶したメモリ素子は次のバンクの切り替えで再びＡＣＳ回路４からの選択信号を記憶する。
【００３８】
図７に示すタイミングチャートでは、時刻ｔ１の期間は、メモリ素子１１にＡＣＳ回路４からの選択信号が書き込まれる。次に時刻ｔ２の期間は、ＴＢＡ＿ＥＮをＨｉｇｈとしメモリ素子１４に書き込まれている選択信号のパス収束のためのトレースバック（ＴＢ１とする）を行う。トレースバックは、ＳＥＬ＿Ａ信号をＨｉｇｈとし入力されてきた最尤信号を開始位置としてＭＬＤ期間後にメモリ素子１１のアドレスを減らしながらＡＣＳからの選択信号を読み出しトレースバック（ＴＢ１）を行う。次に時刻ｔ３の期間は、何も行わずにメモリ素子１１、及び、トレースバック回路２１は停止期間となる。
【００３９】
次に、時刻ｔ４の期間は、ＴＢＡ＿ＥＮを再びＨｉｇｈとし実際の復号信号を得るためのトレースバック（ＴＢ２）を行う。トレースバックを始める位置は、ＳＥＬ＿Ａ信号をＬｏｗとし、メモリ素子１２のトレースバック（ＴＢ１）で得られた結果の最尤信号を使用する。
【００４０】
トレースバック回路２１〜２４からの出力は、メモリ素子１１〜１４からアドレスを減らしながら読出したデータを処理した結果であるので、ＡＣＳ回路４から入力されてきた選択信号の順とは逆順となっている。このため、データを正しい順序に戻す必要がある。トレースバック回路２１から出力されたトレースバック結果は、選択回路３１で選択され、ＬＩＦＯメモリ４１に書き込まれ、ＬＩＦＯメモリ４１に書き込まれたのと逆順で読み出すことでデータを正しい順に戻すことができる。その後、選択回路５１で選択し復号結果として出力される。
【００４１】
以上、説明したように、受信状態が悪い場合は、パスメモリ長の２倍の精度を保ち最低限パスメモリ長の復号精度を持たしている。
【００４２】
次に、図８を用いて、受信状態がよい時のメモリ素子１１に書き込まれたＡＣＳからの選択信号が復号出力８１に出力されるまでのタイミングについて説明する。まず、受信状態検出回路９４はＨｉｇｈを出力する。メモリ素子１１は、受信状態が悪いときと同様に、メモリ素子１１に、１クロック毎にアドレスを増やしながらＡＣＳからの選択信号を順次記憶する。メモリ素子１１が一杯になると、バンクを次のバンク１に切替えて同様に記憶する。また、メモリ素子１１は、記憶された信号の復号が終わった時点でそのメモリ素子に記憶された信号は不要となるので、不要となった信号を記憶したメモリ素子は次のバンクの切り替えで再びＡＣＳからの選択信号を記憶する。
【００４３】
図８に示すタイミングチャートでは、時刻ｔ１の期間は、メモリ素子１１にＡＣＳからの選択信号が書き込まれる。次に時刻ｔ２の期間は、受信状態が悪い時とは異なり、ＴＢＡ＿ＥＮをＨｉｇｈとせずメモリ素子１４に書き込まれている選択信号のパス収束のためのトレースバック（ＴＢ１）は行わない。次に、時刻ｔ３の期間にも、何も行わずにメモリ素子１１、及び、トレースバック回路２１は停止期間となる。
【００４４】
次に、時刻ｔ４の期間は、ＴＢＡ＿ＥＮをＨｉｇｈとし実際の復号信号を得るためのトレースバック（ＴＢ２）を行うが、受信状態が悪い時と異なり、トレースバックを始める位置は、ＳＥＬ＿Ａ信号をＨｉｇｈとし、最尤信号遅延素子９２で遅延された最尤信号を用いる。以降、トレースバック回路２１〜２４から、復号出力８１までの動作は、受信状態が悪い時と同じなので説明は省略する。
【００４５】
以上、説明したように、受信状態がよいときはパスメモリ長の精度しか保てないが、受信状態が良好であるので十分復号精度を保て、パス収束の為のトレースバック（ＴＢ１）を行わないのでメモリ、トレースバック回路の停止期間が増え、消費電力を低減することが可能である。
【００４６】
次に、図９を用いて、受信状態に変化があった場合、つまり受信状態が悪い状態からよい状態となった場合、または受信状態がよい状態から悪い状態になったときのタイミングを説明する。
【００４７】
図９で、時刻ｔ３の期間に受信状態が悪い状態からよい状態に変化、時刻ｔ１１２の期間に受信状態がよい状態から悪い状態に変化している場合を示す。
【００４８】
１例としてパスメモリ内の動作は、時刻ｔ６から時刻ｔ１１３の期間が受信状態のよい場合の動作、それ以外は受信状態が悪い時の動作となり、時刻ｔ６から時刻ｔ１１３の期間はパス収束のためのトレースバック（ＴＢ１）を行っていない。
【００４９】
まず時刻ｔ１、時刻ｔ２の期間は、受信状態が悪い状態であり、図７のタイミングチャートと同様の動きである。次に、時刻ｔ３期間に受信状態がよくなった場合、時刻ｔ３にメモリ素子１３に書き込まれた選択信号の一部はまだ受信状態の悪い時のデータであるので時刻ｔ５までパス収束のためのトレースバック（ＴＢ１）を行っている。時刻ｔ６以降は、受信状態がよい状態での動作となり、図８のタイミングチャートと同じ動作である。
【００５０】
次に、受信状態がよい状態から悪い状態に変化した場合の説明をする。図９のタイミングチャート例では、時刻ｔ１１２の期間に受信状態がよい状態から悪い状態に変化している。時刻ｔ１１１にメモリ素子１３に書き込まれたデータまでは、受信状態がよい状態の信号であるので、時刻ｔ１１３の期間のパス収束のためのメモリ素子１４のトレースバックは行っていない。時刻ｔ１１２の期間以降に書き込まれた選択信号は、受信状態が悪い時の選択信号であるのでパス収束の為のトレースバック（ＴＢ１）から得られた結果を用いて実際の復号を得るトレースバック（ＴＢ２）を行っている。時刻ｔ１１４以降の期間は、受信状態が悪い時のタイミングチャートであり、図７と同様の動作となる。
【００５１】
本実施の形態においては、受信状態に応じて前段のトレースバック回路によりトレースバックして得られた最尤信号か、外部（最尤ステート検索部６）からの最尤信号かを選択して使用する。したがって、受信状態がよい場合には、外部から入力される最尤信号をトレースバックの開始位置とすることで、パスメモリ長を最小限とし、消費電力を低減することができる。一方、受信状態が悪い場合は、前段でトレースバックして得られた結果をトレースバックの開始位置とする。すなわち、トレースバックのメモリ長を２倍とすることで、より正確に復号結果を得ることができる。すなわち、放送のような連続してデータ処理を行う必要があるシステムの場合であっても、受信状態の変化に応じてトレースバック回数を減らすことにより、消費電力を低減することができるという効果を奏す。
【００５２】
すなわち、本実施の形態における第１の効果としては、ビタビ復号装置の消費電力を低減することができる。本実施の形態においては、ビタビのパスメモリ回路７に、受信状態検出回路９４と最尤信号を遅延する遅延回路９２と最尤信号を選択する選択回路９３、更に受信状態に応じてトレースバック期間と最尤信号の選択が行えるように制御するトレースバック制御回路９１を追加した。このことにより、受信状態がよい時は、最尤信号をパス収束のトレースバックから得られた結果を使用せず、入力を遅延させた最尤信号を使用して実際の復号信号を得るためのトレースバックのみ行うことで、パス収束のためのトレースバック処理が不要となりメモリ素子のアクセス量を低減できる。
【００５３】
本実施の形態における第２の効果として、放送のような連続的な復号処理が必要な場合でも、復号処理を途切らすことなく正しく復号することができる。その理由としては、受信状態がよいときには、パス収束のためのトレースバックから得られた最尤信号ではなく、入力を遅延した最尤信号を使用して実際の復号信号を得るトレースバックを行い、受信状態が悪い場合にはパス収束のためのトレースバックから得られた最尤信号を使用し実際の復号信号を得ることができるようにトレースバック制御回路が制御することが可能だからである。
【００５４】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【符号の説明】
【００５５】
１  ビタビ復号装置
２  復調部
３  枝メトリック計算回路
４  ＡＣＳ回路
５  パスメトリック記憶回路
６  最尤ステート検索部
７  パスメモリ回路
１１  メモリ素子
１２  メモリ素子
１３  メモリ素子
１４  メモリ素子
２１  トレースバック回路
２２  トレースバック回路
２３  トレースバック回路
２４  トレースバック回路
３１  選択回路
３２  選択回路
４１  ＬＩＦＯメモリ
４２  ＬＩＦＯメモリ
５１  選択回路
７１  セレクタ
７２  セレクタ
７３  セレクタ
７４  セレクタ
９１  トレースバック制御回路
９２  遅延回路
９３  セレクタ
９４  受信状態検出回路
１１１〜１１５  メモリ素子
１２１〜１２４  トレースバック回路
１３１、１３２  選択回路
１４１、１４２  ＬＩＦＯメモリ
１５１  選択回路
１６１  コントロール回路
【図１】
2011155378.tif 000003
【図２】
2011155378.tif 000004
【図３】
2011155378.tif 000005
【図４】
2011155378.tif 000006
【図５】
2011155378.tif 000007
【図６】
2011155378.tif 000008
【図７】
2011155378.tif 000009
【図８】
2011155378.tif 000010
【図９】
2011155378.tif 000011
【図１０】
2011155378.tif 000012
【図１１】
2011155378.tif 000013