(57)【要約】【課題】動画ボケとフリッカを同時に低減することの可能な表示装置およびその駆動方法ならびに電子機器を提供する。【解決手段】第１の映像信号２０Ａと第２の映像信号２０Ａとを対比して、画像の動きが検出される（Ｓ１）。次に、検出結果を利用して、動画に対応する映像信号および静止画に対応する映像信号が検出される（Ｓ２）。動画に対応する映像信号のデューティ比がモード１に設定され、静止画に対応する映像信号のデューティ比がモード２に設定され（Ｓ３，Ｓ４）、デューティ比の大きさに応じた値となるように映像信号２０Ａの値が変換される（Ｓ５，Ｓ６）。次に、モードに対応した大きさのアナログの映像信号２０Ａが所定のタイミングで信号線駆動回路２３に出力されると共に、消去選択信号または消去非選択信号が所定のタイミングで信号線駆動回路２３に出力される（Ｓ７，Ｓ８）。【選択図】図３
2011022239.tif 000002
【特許請求の範囲】
【請求項１】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、
１フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出する検出回路と、
前記動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて前記動画に対応する映像信号の大きさを変更し、前記静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて前記静止画に対応する映像信号の大きさを変更するデューティ制御回路と、
前記デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行う信号線駆動回路と、
前記複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択する走査線駆動回路と
を備えた表示装置。
【請求項２】
前記走査線駆動回路は、前記信号線に前記選択電圧が印加されている時に、それ以外の期間に印加する選択パルスの波高値よりも小さな波高値の選択パルスを前記走査線に印加する
請求項１に記載の表示装置。
【請求項３】
前記検出回路は、１フレーム分の映像信号と、そのフレームの１フレーム前の映像信号とを対比して、前記動画に対応する映像信号および前記静止画に対応する映像信号を検出する
請求項１または請求項２に記載の表示装置。
【請求項４】
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、前記画素回路アレイ部を駆動する駆動回路とを備えた表示装置を用意するステップと、
１フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出したのち、前記動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて前記動画に対応する映像信号の大きさを変更し、前記静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて前記静止画に対応する映像信号の大きさを変更するステップと、
前記デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うステップと、
複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択するステップと
を含む表示装置の駆動方法。
【請求項５】
表示装置を備え、
前記表示装置は、
行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部と、
１フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出する検出回路と、
前記動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて前記動画に対応する映像信号の大きさを変更し、前記静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて前記静止画に対応する映像信号の大きさを変更するデューティ制御回路と、
前記デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行う信号線駆動回路と、
前記複数の走査線に選択パルスを順次印加して、前記複数の発光素子および前記複数の画素回路を順次選択する走査線駆動回路と
を有する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−９３９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、有機ＥＬ表示装置では、１フィールド期間内に有機ＥＬ素子の発光、消光を行うに際して、１フィールド期間における発光期間の比であるデューティ比（発光期間／１フィールド期間×１００）をどのような値に設定するかが問題となる。これは、動画ボケの生じないデューティ比と、フリッカの生じないデューティ比とが互いに異なるからである。例えば、１フレームにおける発光期間をドレイン線に高電圧を印加する期間で決定する旧来の駆動方法では、デューティ比が全画素一定となる。この駆動方法では、動画ボケの生じないデューティ比に設定するとフリッカが発生し、フリッカの生じないデューティ比に設定すると動画ボケが発生してしまう。
【０００７】
駆動方法については、従来から他にも多数提案されている。例えば、１フレームを複数のサブフィールドに分けて、複数のサブフィールドを使い分けることで階調表現を行う方法が、上記特許文献１に開示されている。この駆動方法は、先の駆動方法と比べると動画ボケの低減には効果がある。しかし、この駆動方法では、階調ごとにサブフィールドの発光期間が固定される。そのため、例えば低輝度では発光期間が短いので、フリッカが発生し易く、高輝度では発光期間が長いので、動画ボケが発生し易いという問題があった。また、動画内の動きを検知して、その動き量に応じて発光期間を調整する駆動方法が、他の文献において開示されている。しかし、この駆動方法では、デューティ比が全画素一定となってしまうので、画像に静止画が含まれている場合には、静止画の部分においてフリッカが発生してしまうという問題があった。
【０００８】
このように、従来の駆動方法では、動画ボケとフリッカを同時に低減することが容易ではないという問題があった。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、動画ボケとフリッカを同時に低減することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の表示装置は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含む画素回路アレイ部を備えている。この表示装置は、さらに、検出回路と、デューティ制御回路と、信号線駆動回路と、走査線駆動回路とを備えている。ここで、検出回路は、１フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出するようになっている。デューティ制御回路は、動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて動画に対応する映像信号の大きさを変更するようになっている。デューティ制御回路は、さらに、静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて静止画に対応する映像信号の大きさを変更するようになっている。信号線駆動回路は、デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うようになっている。信号線駆動回路は、さらに、デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うようになっている。走査線駆動回路は、複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択するようになっている。
【００１１】
本発明の電子機器は、上記表示装置を備えたものである。
【００１２】
本発明の表示装置の駆動方法は、以下の４つのステップを含むものである。
（Ａ）以下の構成を備えた表示装置を用意するステップ
（Ｂ）１フレーム分の映像信号に含まれる動画に対応する映像信号および静止画に対応する映像信号を検出したのち、動画に対応する映像信号のデューティ比を小さな値に設定すると共にデューティ比の大きさに応じて動画に対応する映像信号の大きさを変更し、静止画に対応する映像信号のデューティ比を大きな値に設定すると共にデューティ比の大きさに応じて静止画に対応する映像信号の大きさを変更するステップ
（Ｃ）デューティ制御回路によって設定された大きさの映像信号に対応する信号電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うと共に、前記デューティ制御回路によって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うステップ
（Ｄ）複数の走査線に選択パルスを順次印加して、複数の発光素子および複数の画素回路を順次選択するステップ
【００１３】
上記駆動方法が用いられる表示装置は、画素回路アレイ部と、画素回路アレイ部を駆動する駆動回路とを備えたものである。画素回路アレイ部は、行状に配置された複数の走査線と、列状に配置された複数の信号線と、各走査線と各信号線との交差部に対応して行列状に配置された複数の発光素子および複数の画素回路とを含んでいる。
【００１４】
本発明の表示装置およびその駆動方法ならびに電子機器では、動画に対応する映像信号のデューティ比が小さな値に設定されると共にデューティ比の大きさに応じて動画に対応する映像信号の大きさが変更される。さらに、静止画に対応する映像信号のデューティ比が大きな値に設定されると共にデューティ比の大きさに応じて静止画に対応する映像信号の大きさが変更される。これにより、１フレーム分の映像信号において、動画に対応する映像信号では動画に適したデューティ比を設定することができ、静止画に対応する映像信号では静止画に適したデューティ比を設定することができる。
【発明の効果】
【００１５】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、１フレーム分の映像信号において、動画に対応する映像信号では動画に適したデューティ比を設定することができ、静止画に対応する映像信号では静止画に適したデューティ比を設定することができるようにした。これにより、動画ボケとフリッカを同時に低減することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図２】図１の画素回路アレイ部の内部構成の一例を表す構成図である。
【図３】図１の映像信号処理回路の動作について説明するための流れ図である。
【図４】１フィールドを３つの期間に分けた様子を概念的に表した図である。
【図５】デューティ比とモードとの関係図である。
【図６】図１の表示装置の、モード１における動作の一例について説明するための波形図である。
【図７】図１の表示装置の、モード２における動作の一例について説明するための波形図である。
【図８】図１の表示装置に表示される画像と、モードとの関係図である。
【図９】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１０】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図１１】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１２】適用例３の外観を表す斜視図である。
【図１３】適用例４の外観を表す斜視図である。
【図１４】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１７】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
１．１  表示装置の概略構成
１．２  映像信号処理回路の動作
１．３  表示装置の動作
１．４  作用・効果
２．モジュールおよび適用例
【００１８】
＜１．実施の形態＞
（１．１  表示装置の概略構成）
図１は、本発明の一実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０と、駆動回路２０とを備えている。表示パネル１０は、例えば、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）がマトリクス状に配置された画素回路アレイ部１３を有している。本実施の形態では、例えば、互いに隣り合う３つの有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂが１つの画素１２を構成している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。駆動回路２０は、画素回路アレイ部１３を駆動するものであり、例えば、映像信号処理回路２１、タイミング生成回路２２、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５を有している。
【００１９】
［画素回路アレイ部］
図２は、画素回路アレイ部１３の回路構成の一例を表したものである。画素回路アレイ部１３は、表示パネル１０の表示領域に形成されている。画素回路アレイ部１３は、例えば、図１、図２に示したように、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の電源線ＰＳＬとを有している。各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、複数の有機ＥＬ素子１１および画素回路１４が行列状に配置（２次元配置）されている。画素回路１４は、例えば、駆動トランジスタＴｒ1、書き込みトランジスタＴｒ2および保持容量Ｃsによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（トップゲート型）であってもよい。また、駆動トランジスタＴｒ1または書き込みトランジスタＴｒ2は、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００２０】
画素回路アレイ部１３において、各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ2のドレイン電極（図示せず）に接続されている。各走査線ＷＳＬは、走査線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ2のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ1のドレイン電極（図示せず）に接続されている。書き込みトランジスタＴｒ2のソース電極（図示せず）は、駆動トランジスタＴｒ1のゲート電極（図示せず）と、保持容量Ｃsの一端に接続されている。駆動トランジスタＴｒ1のソース電極（図示せず）と保持容量Ｃsの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えばグラウンド線ＧＮＤに接続されている。なお、カソード電極は、各有機ＥＬ素子１１の共通電極として用いられており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状となっている。
【００２１】
［駆動回路］
次に、画素回路アレイ部１３の周辺に設けられた駆動回路２０内の各回路について、図１を参照して説明する。映像信号処理回路２１は、例えば、図１に示したように、動画静止画検出回路２１Ａと、デューティ制御回路２１Ｂとを含んでいる。
【００２２】
動画静止画検出回路２１Ａは、外部から入力された映像信号２０Ａに基づいて１フレームの画像に含まれる動画領域および静止画領域を検出するものである。動画静止画検出回路２１Ａは、例えば、１フレーム分の映像信号２０Ａを格納する記憶部（図示せず）と、１フレームの画像に含まれる動画領域および静止画領域の検出を行う演算部（図示せず）とを含んでいる。デューティ制御回路２１Ｂは、１フィールド期間における発光期間の比であるデューティ比（発光期間／１フィールド期間×１００）を画素１２ごとに（動画領域および静止画領域ごとに）決定するものである。なお、動画静止画検出回路２１Ａおよびデューティ制御回路２１Ｂの動作については、後述する。
【００２３】
タイミング生成回路２２は、信号線駆動回路２３、走査線駆動回路２４および電源線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２２Ａを出力するようになっている。
【００２４】
信号線駆動回路２３は、制御信号２２Ａの入力に応じて（同期して）、デューティ制御回路２１Ｂから入力された映像信号２０Ａに対応するアナログの映像信号を、各信号線ＤＴＬに印加して、アナログの映像信号またはそれに対応する信号を選択対象の画素回路１４に書き込むものである。具体的には、信号線駆動回路２３は、デューティ制御回路２１Ｂによって設定された大きさの映像信号２０Ａに対応する信号電圧Ｖsigを各信号線ＤＴＬに印加して、選択対象の画素回路１４への書き込みを行うものである。なお、書き込みとは、駆動トランジスタＴｒ1のゲートに所定の電圧を印加することを指している。
【００２５】
また、信号線駆動回路２３は、制御信号２２Ａの入力に応じて（同期して）、デューティ制御回路２１Ｂによって設定されたデューティ比の大きさに応じた選択電圧を各信号線に順次印加して、選択対象の画素回路への書き込みを行うものである。具体的には、信号線駆動回路２３は、デューティ制御回路２１Ｂから出力された消去選択信号の入力に応じて、選択電圧として電圧Ｖersを各信号線ＤＴＬに印加して、選択対象の画素回路１４への書き込みを行うものである。さらに、信号線駆動回路２３は、デューティ制御回路２１Ｂから出力された消去非選択信号の入力に応じて、選択電圧として電圧Ｖofsを各信号線ＤＴＬに印加して、選択対象の画素回路１４への書き込みを行わないこともできる。
【００２６】
信号線駆動回路２３は、例えば、信号電圧Ｖsigと、有機ＥＬ素子１１の消光時に駆動トランジスタＴｒ1のゲートに印加する電圧Ｖofs，Ｖersとを出力することが可能となっている。ここで、電圧Ｖofsは、有機ＥＬ素子１１の閾値電圧Ｖelよりも低い電圧値（一定値）となっており、かつＶM−Ｖth wsよりも高い電圧値となっている。電圧Ｖofsは、デューティ制御回路２１Ｂによって非消去が選択されたときに、後述の消去選択期間に信号線ＤＴＬに印加されるものでもある。
【００２７】
なお、電圧ＶMは、デューティ制御回路２１Ｂによって消去が選択されたときに、後述の消去選択期間に走査線ＷＳＬに印加される電圧（一定値）である。電圧ＶMは、電圧ＶLよりも高く、電圧ＶHよりも低い電圧値（一定値）となっている。電圧ＶLは、書き込みトランジスタＴｒ2のオン電圧よりも低い電圧値（一定値）となっている。電圧ＶHは、書き込みトランジスタＴｒ2のオン電圧以上の電圧値（一定値）となっている。電圧Ｖth wsは、書込みトランジスタＴｒ2の閾値電圧である。電圧Ｖersは、デューティ制御回路２１Ｂによって消去が選択されたときに、後述の消去選択期間に信号線ＤＴＬに印加されるものである。電圧Ｖersは、ＶL−Ｖth wsよりも高く、ＶM−Ｖth wsよりも低い電圧値（一定値）となっている。
【００２８】
走査線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、複数の走査線ＷＳＬに選択パルスを順次印加して、複数の有機ＥＬ素子１１および複数の画素回路１４を順次選択するものである。また、走査線駆動回路２４は、制御信号２２Ａの入力に応じて（同期して）、信号線ＤＴＬに上記選択電圧（電圧Ｖers）が印加されている時に、それ以外の期間に印加する選択パルスの波高値（電圧ＶH）のよりも小さな波高値（電圧ＶM）の選択パルスを走査線ＷＳＬに印加するものである。走査線駆動回路２４は、例えば、書き込みトランジスタＴｒ2をオンさせるときに印加する電圧ＶHと、書き込みトランジスタＴｒ2をオンもしくはオフさせるかを選択するときに印加する電圧ＶMと、書き込みトランジスタＴｒ2をオフさせるときに印加する電圧ＶLとを出力することが可能となっている。
【００２９】
電源線駆動回路２５は、制御信号２２Ａの入力に応じて（同期して）、複数の電源線ＰＳＬに制御パルスを順次印加して、有機ＥＬ素子１１の発光および消光を制御するものである。電源線駆動回路２５は、例えば、駆動トランジスタＴｒ1に電流を流すときに印加する電圧ＶccHと、駆動トランジスタＴｒ1に電流を流さないときに印加する電圧ＶccLとを出力することが可能となっている。ここで、電圧ＶccLは、有機ＥＬ素子１１の閾値電圧Ｖelと、有機ＥＬ素子１１のカソードの電圧Ｖcaとを足し合わせた電圧（Ｖel＋Ｖca）よりも低い電圧値（一定値）である。ＶccHは、電圧（Ｖel＋Ｖca）以上の電圧値（一定値）である。
【００３０】
（１．２  映像信号処理回路２１の動作）
図３は、映像信号処理回路２１に含まれる動画静止画検出回路２１Ａおよびデューティ制御回路２１Ｂにおける処理フローの一例を表したものである。まず、動画静止画検出回路２１Ａは、例えば、１フレーム分の映像信号２０Ａ（第１の映像信号２０Ａ）と、そのフレームの１フレーム前の映像信号２０Ａ（第２の映像信号２０Ａ）とを対比して、第１の映像信号２０Ａに含まれる、画像の動きを検出する（ステップＳ１）。動画静止画検出回路２１Ａは、例えば、第１の映像信号２０Ａと第２の映像信号２０Ａとの差分を導出する。
【００３１】
次に、動画静止画検出回路２１Ａは、検出結果を利用して、第１の映像信号２０Ａに含まれる個々の映像信号が動画に対応するか、静止画に対応するかを判定する（ステップＳ２）。具体的には、動画静止画検出回路２１Ａは、第１の映像信号２０Ａに含まれる動画に対応する映像信号および静止画に対応する映像信号を検出する。動画静止画検出回路２１Ａは、例えば、第１の映像信号２０Ａに含まれる映像信号のうち、差分の値が所定の閾値を越えた映像信号を動画に対応する映像信号と判定する。また、動画静止画検出回路２１Ａは、例えば、第１の映像信号２０Ａに含まれる映像信号のうち、差分の値が所定の閾値を越えない映像信号を静止画に対応する映像信号と判定する。続いて、動画静止画検出回路２１Ａは、動画に対応する映像信号が印加される画素１２の座標（動画座標）と、静止画に対応する映像信号が印加される画素１２の座標（静止画座標）を導出する。
【００３２】
次に、動画静止画検出回路２１Ａは、例えば、１フレームの画像に含まれる動画領域および静止画領域についての情報（動画座標および静止画座標についての情報）を検出信号としてデューティ制御回路２１Ｂに出力する。なお、動画静止画検出回路２１Ａは、例えば、動画座標についての情報だけを検出信号としてデューティ制御回路２１Ｂに出力してもよいし、静止画座標についての情報だけを検出信号としてデューティ制御回路２１Ｂに出力してもよい。
【００３３】
デューティ制御回路２１Ｂは、検出信号として動画座標および静止画座標についての情報が入力された場合には、デューティ比を以下のようにして設定する。すなわち、デューティ制御回路２１Ｂは、例えば、検出信号と同期して入力された第１の映像信号２０Ａのうち、動画座標に対応する映像信号のデューティ比を小さな値に設定し、静止画座標に対応する映像信号のデューティ比を大きな値に設定する。また、デューティ制御回路２１Ｂは、検出信号として動画座標についての情報だけが入力された場合には、デューティ比を以下のようにして設定する。すなわち、デューティ制御回路２１Ｂは、例えば、検出信号と同期して入力された第１の映像信号２０Ａのうち、動画座標に対応する映像信号のデューティ比を小さな値に設定し、それ以外の座標に対応する映像信号のデューティ比を大きな値に設定する。また、デューティ制御回路２１Ｂは、検出信号として静止画座標についての情報だけが入力された場合には、デューティ比を以下のようにして設定する。すなわち、デューティ制御回路２１Ｂは、例えば、検出信号と同期して入力された第１の映像信号２０Ａのうち、静止画座標に対応する映像信号のデューティ比を大きな値に設定し、それ以外の座標に対応する映像信号のデューティ比を小さな値に設定する。まとめると、デューティ制御回路２１Ｂは、第１の映像信号２０Ａのうち、動画に対応する映像信号（動画座標もしくは動画座標に相当する座標に対応する映像信号）のデューティ比を小さな値に設定する。さらに、デューティ制御回路２１Ｂは、静止画に対応する映像信号（静止画座標もしくは静止座標に相当する座標に対応する映像信号）のデューティ比を大きな値に設定する。例えば、デューティ制御回路２１Ｂは、図４に示したように、１フィールド期間ＴFを、消光期間Ｔoff、発光選択期間Ｔon1、発光選択期間Ｔon2の３つに分ける。消光期間Ｔoffとは、後述するように、Ｖth補正やμ補正などを行う期間でもある。次に、デューティ制御回路２１Ｂは、例えば、図５に示したように、動画座標に対応する映像信号のデューティ比をモード１に設定し（ステップＳ３）、静止画座標に対応する映像信号のデューティ比をモード２に設定する（ステップＳ４）。
【００３４】
ここで、モード１は、発光選択期間Ｔon1において「発光」を選択し、発光選択期間Ｔon2において「非発光」を選択するモードである。モード２は、発光選択期間Ｔon1において「発光」を選択し、発光選択期間Ｔon2においても「発光」を選択するモードである。
【００３５】
次に、デューティ制御回路２１Ｂは、デューティ比の大きさに応じた値となるように映像信号２０Ａの値を変換する。変換前の映像信号２０Ａの値をＶｉとし、変換後の映像信号２０Ａの値をＶｏとすると、デューティ制御回路２１Ｂは、以下のようにして映像信号２０Ａの値を変換する。すなわち、デューティ制御回路２１Ｂは、デューティ比としてモード１を選択した場合には、以下の式（１）を用いて映像信号２０Ａの値を変換する（ステップＳ５）。また、デューティ制御回路２１Ｂは、デューティ比としてモード２を選択した場合には、以下の式（２）を用いて映像信号２０Ａの値を変換する（ステップＳ６）。  Ｖｏ＝Ｖｉ×（ＴF／Ｔon1）…（１）
Ｖｏ＝Ｖｉ×（ＴF／（Ｔon1＋Ｔon2））…（２）
【００３６】
次に、デューティ制御回路２１Ｂは、変換後の映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号をアナログに変換する。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。その後、デューティ制御回路２１Ｂは、設定したモードに対応して信号線駆動回路２３を駆動する。例えば、デューティ制御回路２１Ｂは、モード１を選択した場合には、信号線駆動回路２３に対して、モード１に対応した大きさのアナログの映像信号２０Ａを所定のタイミングで出力すると共に、消去選択信号を所定のタイミングで出力する（ステップＳ７）。また、例えば、デューティ制御回路２１Ｂは、モード２を選択した場合には、信号線駆動回路２３に対して、モード２に対応した大きさのアナログの映像信号２０Ａを所定のタイミングで出力すると共に、消去非選択信号を所定のタイミングで出力する（ステップＳ８）。
【００３７】
なお、消去選択信号が信号線駆動回路２３に印加されると、信号線駆動回路２３は、上述の電圧Ｖersを図６中の消去選択期間Ｔersに信号線ＤＴＬに印加する。また、消去非選択信号が信号線駆動回路２３に印加されると、信号線駆動回路２３は、上述の電圧Ｖofsを図６中の消去選択期間Ｔersに信号線ＤＴＬに印加する。なお、映像信号処理回路２１は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行ったのちに、上述の各ステップを実行してもよい。
【００３８】
（１．３  表示装置の動作）
図６は、表示装置１をモード１で駆動させたときの各種波形の一例を表したものである。図７は、表示装置１をモード２で駆動させたときの各種波形の一例を表したものである。図６（Ａ）〜（Ｃ）、図７（Ａ）〜（Ｃ）には、信号線ＤＴＬにＶofs、Ｖsig、Ｖersが周期的に印加され、走査線ＷＳＬにＶH、ＶL、ＶMが所定のタイミングで印加され、電源線ＰＳＬにＶccL、ＶccHが所定のタイミングで印加されている様子が示されている。図６（Ｄ），（Ｅ）、図７（Ｄ），（Ｅ）には、信号線ＤＴＬ、走査線ＷＳＬおよび電源線ＰＳＬへの電圧印加に応じて、駆動トランジスタＴｒ1のゲート電圧Ｖgおよびソース電圧Ｖsが時々刻々変化している様子が示されている。以下では、まず、モード共通の動作について説明したのち、個別のモードの動作について説明するものとする。
【００３９】
［Ｖth補正準備期間］
まず、Ｖth補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶccHからＶccLに下げる（Ｔ1）。すると、ソース電圧ＶsがＶccLとなり、有機ＥＬ素子１１が消光すると共に、ゲート電圧ＶgがＶofsに下がる。次に、信号線ＤＴＬの電圧がＶofsとなっており、かつ電源線ＰＳＬの電圧がＶccLとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶLからＶHに上げる。
【００４０】
［最初のＶth補正期間］
次に、Ｖthの補正を行う。具体的には、信号線ＤＴＬの電圧がＶofsとなっている間に、電源線駆動回路２５が電源線ＰＳＬの電圧をＶccLからＶccHに上げる（Ｔ2）。すると、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れ、ソース電圧Ｖsが上昇する。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsigに切り替える前に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶHからＶLに下げる（Ｔ3）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなり、Ｖthの補正が一旦停止する。
【００４１】
［最初のＶth補正休止期間］
Ｖth補正が休止している期間中は、先のＶth補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。なお、Ｖth補正が不十分である場合、すなわち、駆動トランジスタＴｒ1のゲート−ソース間の電位差Ｖgsが駆動トランジスタＴｒ1の閾値電圧Ｖthよりも大きい場合には、以下のようになる。すなわち、Ｖth補正休止期間中にも、先のＶth補正を行った行（画素）において、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdsが流れ、ソース電圧Ｖsが上昇し、保持容量Ｃsを介したカップリングによりゲート電圧Ｖgも上昇する。
【００４２】
［２回目のＶth補正期間］
Ｖth補正休止期間が終了した後、Ｖthの補正を再び行う。具体的には、信号線ＤＴＬの電圧がＶofsとなっており、Ｖth補正が可能となっている時に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶLからＶHに上げ（Ｔ4）、駆動トランジスタＴｒ1のゲートを信号線ＤＴＬに接続する。このとき、ソース電圧Ｖsが（Ｖofs−Ｖth）よりも低い場合（Ｖth補正がまだ完了していない場合）には、駆動トランジスタＴｒ1がカットオフするまで（電位差ＶgsがＶthになるまで）、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れる。その結果、保持容量ＣsがＶthに充電され、電位差ＶgsがＶthとなる。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsigに切り替える前に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶHからＶLに下げる（Ｔ5）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなるので、電位差Ｖgsを信号線ＤＴＬの電圧の大きさに拘わらずＶthのままで維持することができる。このように、電位差ＶgsをＶthに設定することにより、駆動トランジスタＴｒ1の閾値電圧Ｖthが画素回路１４ごとにばらついた場合であっても、有機ＥＬ素子１１の発光輝度がばらつくのをなくすことができる。
【００４３】
［２回目のＶth補正休止期間］
その後、Ｖth補正の休止期間中に、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsigに切り替える。
【００４４】
［書き込み・μ補正期間］
Ｖth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶsigとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶLからＶHに上げ（Ｔ6）、駆動トランジスタＴｒ1のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴｒ1のゲート電圧がＶsigとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖelよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉdsは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶsがΔＶだけ上昇し、やがて電位差ＶgsがＶsig＋Ｖth−ΔＶとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴｒ1の移動度μが大きい程、ΔＶも大きくなるので、電位差Ｖgsを発光前にΔＶだけ小さくすることにより、画素回路１４ごとの移動度μのばらつきを取り除くことができる。
【００４５】
［ブートストラップ期間］
次に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶHからＶLに下げる（Ｔ7）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなり、駆動トランジスタＴｒ1のゲート−ソース間の電圧Ｖgsを一定に維持した状態で、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdが流れる。その結果、ソース電圧Ｖsが上昇し、それに連動して駆動トランジスタＴｒ1のゲートも上昇する。
【００４６】
次に、図６を参照しつつ、デューティ制御回路２１Ｂによってモード１が選択されているときの動作について説明する。
【００４７】
［発光選択期間（Ｔon1）］
ブートストラップ期間が経過し、ソース電圧Ｖsが所定の電圧にまで上昇すると、有機ＥＬ素子１１が所望の輝度で発光する（Ｔ8）。
【００４８】
［発光選択期間（Ｔon2）］
次に、有機ＥＬ素子１１が発光し始めてから所定の期間が経過したところで、信号線駆動回路２３が、消去選択信号の印加に対応して（同期して）、信号線ＤＴＬの電圧をＶersに下げる（Ｔ9）。続いて、走査線駆動回路２４が走査線ＷＳＬの電圧をＶLからＶMに上げ、駆動トランジスタＴｒ1のゲートを信号線ＤＴＬに接続する（Ｔ10）。すると、駆動トランジスタＴｒ1のゲート電圧がＶersとなり、駆動トランジスタＴｒ1のゲート−ソース間の電圧ＶgsがＶers−Ｖel＜Ｖthとなるので、有機ＥＬ素子１１の発光が停止する。つまり、信号線駆動回路２３は、消去選択信号の印加に対応して（同期して）、消去選択期間Ｔersに電圧Ｖersを信号線ＤＴＬに印加して、選択対象の有機ＥＬ素子１１に流れる定常電流を停止する。その後、信号線ＤＴＬの電圧がＶersとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶMからＶLに下げる。すると、駆動トランジスタＴｒ1のゲートがフローティングとなるので、その後、引き続き、有機ＥＬ素子１１の発光は停止したままとなる。
【００４９】
次に、図７を参照しつつ、デューティ制御回路２１Ｂによってモード２が選択されているときの動作について説明する。
【００５０】
［発光選択期間（Ｔon1）］
ブートストラップ期間が経過し、ソース電圧Ｖsが所定の電圧にまで上昇すると、有機ＥＬ素子１１が所望の輝度で発光する（Ｔ8）。
【００５１】
［発光選択期間（Ｔon2）］
次に、有機ＥＬ素子１１が発光し始めてから所定の期間が経過したところで、信号線駆動回路２３が、消去非選択信号の印加に対応して（同期して）、信号線ＤＴＬの電圧をＶofsに下げる（Ｔ9）。続いて、走査線駆動回路２４が走査線ＷＳＬの電圧をＶLからＶMに上げる（Ｔ10）。このとき、書き込みトランジスタＴｒ2のゲート−ソース間の電圧Ｖgsは、ＶM−Ｖofsであり、書き込みトランジスタＴｒ2の閾値電圧Ｖth wsよりも小さい。従って、書き込みトランジスタＴｒ2はオフしたままであり、駆動トランジスタＴｒ1のゲートがフローティング状態を維持しているので、有機ＥＬ素子１１の発光が継続する。その後、信号線ＤＴＬの電圧がＶofsとなっている間に、走査線駆動回路２４が走査線ＷＳＬの電圧をＶMからＶLに下げる。このときも、書き込みトランジスタＴｒ2はオフしたままであり、駆動トランジスタＴｒ1のゲートがフローティング状態を維持しているので、引き続き、有機ＥＬ素子１１の発光が継続する。
【００５２】
図８（Ａ），（Ｂ）は、発光選択期間（Ｔon1）、発光選択期間（Ｔon2）において、表示装置１に映し出されている画像の様子を模式的に表したものである。図８（Ａ）は発光選択期間（Ｔon1）における画像の様子を、図８（Ｂ）発光選択期間（Ｔon2）における画像の様子をそれぞれ表したものである。図８（Ａ），（Ｂ）には、画像の中に動画領域αと、静止画領域βとが混在している様子が示されている。
【００５３】
図８（Ａ），（Ｂ）から、動画領域αでは、デューティ制御回路２１Ｂによってモード１が選択されており、動画領域α内の各画素１２では、図５、図６に示したように、発光、消光の順で駆動がなされていることがわかる。また、図８（Ａ），（Ｂ）から、静止画領域βでは、デューティ制御回路２１Ｂによってモード２が選択されており、静止画領域β内の各画素１２では、図５、図７に示したように、発光、発光の順で駆動がなされていることがわかる。このように、本実施の形態では、１フィールド期間における発光期間の比であるデューティ比（発光期間／１フィールド期間×１００）が画素１２ごとに決定されている。
【００５４】
本実施の形態の表示装置１では、上記のようにして、各画素１２において画素回路１４がオンオフ制御され、各画素１２の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示パネル１０において画像が表示される。
【００５５】
（１．４  作用・効果）
【００５６】
ところで、一般に、１フィールド期間内に有機ＥＬ素子１１の発光、消光を行うに際して、１フィールド期間における発光期間の比であるデューティ比（発光期間／１フィールド期間×１００）を小さくすると、フリッカが顕在化する。その一方で、デューティ比を大きくすると、動画ボケが顕在化する。これは、フリッカの生じないデューティ比と、動画ボケの生じないデューティ比とが互いに異なるからである。
【００５７】
そこで、本実施の形態では、図８（Ａ），（Ｂ）に示したように、動画領域αでは、デューティ比を小さくし（モード１を選択し）、静止画領域βでは、デューティ比を大きくし（モード２を選択し）ている。このように、同じ画面内で画素１２ごとに（動画領域αおよび静止画領域βごとに）デューティ比を適切な値に調整することにより、動画ボケとフリッカを同時に抑制することができる。その結果、画質が大幅に向上する。なお、本実施の形態では、図３に示したように、各画素１２の輝度が所望の値となるように、デューティ比（モード）に応じて、映像信号２０Ａの値を変換しているので、デューティ比の変更が輝度に悪影響を及ぼす虞はない。
【００５８】
＜２．モジュールおよび適用例＞
以下、上述した実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００５９】
（モジュール）
上記実施の形態の表示装置１は、例えば、図９に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００６０】
（適用例１）
図１０は、上記実施の形態の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記各実施の形態に係る表示装置１により構成されている。
【００６１】
（適用例２）
図１１は、上記実施の形態の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。
【００６２】
（適用例３）
図１２は、上記実施の形態の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記各実施の形態に係る表示装置１により構成されている。
【００６３】
（適用例４）
図１３は、上記実施の形態の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記各実施の形態に係る表示装置１により構成されている。
【００６４】
（適用例５）
図１４は、上記実施の形態の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記各実施の形態に係る表示装置１により構成されている。
【００６５】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００６６】
例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１３の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１４に追加してもよい。その場合、画素回路１４の変更に応じて、上述した信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５のほかに、必要な駆動回路を追加してもよい。
【００６７】
また、上記実施の形態等では、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５の駆動をタイミング制御回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路２３、走査線駆動回路２４、電源線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００６８】
また、上記実施の形態等では、画素回路１４が、２Ｔｒ１Ｃの回路構成となっていたが、トランジスタが有機ＥＬ素子１１に直列に接続された回路構成を含んでいるものであれば、２Ｔｒ１Ｃの回路構成以外の回路構成となっていてもよい。
【００６９】
また、上記実施の形態等では、駆動トランジスタＴｒ1，書き込みトランジスタＴｒ2は、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている場合が例示されていたが、ｐチャネルトランジスタ（例えばｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、トランジスタＴｒ2のソースおよびドレインのうち電源線ＰＳＬと未接続の方と保持容量Ｃsの他端とを有機ＥＬ素子１１のカソードに接続し、有機ＥＬ素子１１のアノードをＧＮＤなどに接続することが好ましい。
【符号の説明】
【００７０】
１…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素、１３…画素回路アレイ部、１４…画素回路、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２１Ａ…動画静止画検出回路、２１Ｂ…デューティ制御回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…信号線駆動回路、２４…走査線駆動回路、２５…電源線駆動回路、Ｃs…保持容量、ＤＴＬ…信号線、ＧＮＤ…グラウンド線、Ｉd…電流、ＰＳＬ…電源線、Ｔｒ1…駆動トランジスタ、Ｔｒ2…書き込みトランジスタ、Ｖg…ゲート電圧、Ｖgs…ゲート−ソース間電圧、Ｖs…ソース電圧、Ｖth…閾値電圧、ＷＳＬ…走査線。
【図１】
2011022239.tif 000003
【図２】
2011022239.tif 000004
【図３】
2011022239.tif 000005
【図４】
2011022239.tif 000006
【図５】
2011022239.tif 000007
【図６】
2011022239.tif 000008
【図７】
2011022239.tif 000009
【図８】
2011022239.tif 000010
【図９】
2011022239.tif 000011
【図１０】
2011022239.tif 000012
【図１１】
2011022239.tif 000013
【図１２】
2011022239.tif 000014
【図１３】
2011022239.tif 000015
【図１４】
2011022239.tif 000016