(57)【要約】【課題】ＳｉＣを用いた半導体装置を効率よく製造するための半導体基板の製造方法を提供する。【解決手段】互いに対向する第１の表面Ｆ１および第１の裏面Ｂ１を有し、かつ単結晶構造を有する第１の炭化珪素基板１１と、互いに対向する第２の表面Ｆ２および第２の裏面Ｂ２を有し、かつ単結晶構造を有する第２の炭化珪素基板１２とが準備される。第１および第２の裏面Ｂ１、Ｂ２の各々が一の方向を向くように第１および第２の炭化珪素基板１１、１２が配置される。上記配置する工程の後に、第１および第２の裏面Ｂ１、Ｂ２を互いにつなぐように第１および第２の裏面Ｂ１、Ｂ２に接合された、炭素を含む接続層３０が形成される。【選択図】図４
2011071195.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１の表面および第１の裏面を有し、かつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面を有し、かつ単結晶構造を有する第２の炭化珪素基板とを準備する工程と、
前記第１および第２の裏面の各々が一の方向を向くように前記第１および第２の炭化珪素基板を配置する工程と、
前記配置する工程の後に、前記第１および第２の裏面を互いにつなぐように前記第１および第２の裏面に接合された、炭素からなる接続層を形成する工程とを備えた、半導体基板の製造方法。
【請求項２】
前記接続層は、５０μｍ以上１ｍｍ以下の膜厚を有する、請求項１に記載の半導体基板の製造方法。
【請求項３】
前記接続層を形成する工程は、前記一の方向から前記接続層を成膜することによって行なわれる、請求項１または２に記載の半導体基板の製造方法。
【請求項４】
前記接続層は、ダイヤモンドおよびダイヤモンドライクカーボンのいずれかからなる、請求項３に記載の半導体基板の製造方法。
【請求項５】
前記第１および第２の炭化珪素基板を配置する工程は、前記第１および第２の炭化珪素基板に対して前記一の方向に位置し、かつ樹脂からなる樹脂板上に、前記第１および第２の炭化珪素基板を載せることによって行なわれ、
前記接続層を形成する工程は、前記樹脂を炭化することによって行なわれる、請求項１または２に記載の半導体基板の製造方法。
【請求項６】
前記接続層を形成する工程は、
前記一の方向から樹脂を塗布することによって、前記第１および第２の裏面を互いにつなぐように前記第１および第２の裏面に接合された、樹脂層を形成する工程と、
前記樹脂層を炭化する工程とを含む、請求項１または２に記載の半導体基板の製造方法。
【請求項７】
前記第１の炭化珪素基板の{０００１}面に対する前記第１の表面のオフ角は５０°以上６５°以下であり、かつ前記第２の炭化珪素基板の{０００１}面に対する前記第２の表面のオフ角は５０°以上６５°以下である、請求項１〜６のいずれかに記載の半導体基板の製造方法。
【請求項８】
前記第１の表面のオフ方位と前記第１の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下であり、かつ前記第２の表面のオフ方位と前記第２の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下である、請求項７に記載の半導体基板の製造方法。
【請求項９】
前記第１の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する前記第１の表面のオフ角は−３°以上５°以下であり、前記第２の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する前記第２の表面のオフ角は−３°以上５°以下である、請求項８に記載の半導体基板の製造方法。
【請求項１０】
前記第１の表面のオフ方位と前記第１の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下であり、かつ前記第２の表面のオフ方位と前記第２の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下である、請求項７に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板の製造方法に関し、特に、単結晶構造を有する炭化珪素（ＳｉＣ）からなる部分を含む半導体基板の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の製造に用いられる半導体基板としてＳｉＣ基板の採用が進められつつある。ＳｉＣは、より一般的に用いられているＳｉ（シリコン）に比べて大きなバンドギャップを有する。そのためＳｉＣ基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
【０００３】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上のＳｉＣ基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７３１４５２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳｉＣ基板の大きさは工業的には１００ｍｍ（４インチ）程度にとどまっており、このため大型の基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のＳｉＣにおいて、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻となる。このことについて、以下に説明する。
【０００６】
欠陥の少ないＳｉＣ基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られたＳｉＣインゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有するＳｉＣ基板は、成長面に対して非平行に切り出されることになる。このため基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、ＳｉＣの（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
【０００７】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ＳｉＣを用いた半導体装置を効率よく製造するための半導体基板の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の半導体基板の製造方法は、以下の工程を有する。
互いに対向する第１の表面および第１の裏面を有し、かつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面を有し、かつ単結晶構造を有する第２の炭化珪素基板とが準備される。第１および第２の裏面の各々が一の方向を向くように第１および第２の炭化珪素基板が配置される。上記配置する工程の後に、第１および第２の裏面を互いにつなぐように第１および第２の裏面に接合された、炭素を含む接続層が形成される。
【０００９】
本製造方法によれば、第１および第２の炭化珪素基板が接続層を介して１つの半導体基板として一体化される。この半導体基板は、半導体装置が形成される基板面として、第１および第２の炭化珪素基板のそれぞれが有する第１および第２の表面の両方を含む。すなわちこの半導体基板は、第１および第２の炭化珪素基板のいずれかが単体で用いられる場合に比して、より大きな基板面を有する。よってこの半導体基板を用いることで、炭化珪素を用いた半導体装置を効率よく製造することができる。
【００１０】
また接続層が炭素からなることで、接続層と、第１および第２の炭化窒素基板とが強固に接合される。また接続層を比較的安価に形成することができる。
【００１１】
好ましくは、接続層は、５０μｍ以上１ｍｍ以下の膜厚を有する。膜厚が５０μｍ以上であることによって、接続層が割れにくくなる。また膜厚が１ｍｍ以下であることによって、半導体基板の厚さを、半導体装置の一般的な製造プロセスに適した厚さとすることができる。
【００１２】
好ましくは、接続層を形成する工程は、一の方向から接続層を成膜することによって行なわれる。これにより接続層を各種の成膜法によって形成することができる。
【００１３】
好ましくは、接続層は、ダイヤモンドおよびダイヤモンドライクカーボンのいずれかからなる。
【００１４】
好ましくは、第１および第２の炭化珪素基板を配置する工程は、第１および第２の炭化珪素基板に対して一の方向に位置し、かつ樹脂からなる樹脂板上に、第１および第２の炭化珪素基板を載せることによって行なわれる。また接続層を形成する工程は、樹脂を炭化することによって行なわれる。
【００１５】
好ましくは、接続層を形成する工程は、以下の工程を含む。
一の方向から樹脂を塗布することによって、第１および第２の裏面を互いにつなぐように第１および第２の裏面に接合された、樹脂層が形成される。この樹脂層が炭化される。
【００１６】
好ましくは、第１の炭化珪素基板の{０００１}面に対する第１の表面のオフ角は５０°以上６５°以下である。また第２の炭化珪素基板の{０００１}面に対する第２の表面のオフ角は５０°以上６５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。
【００１７】
好ましくは、第１の表面のオフ方位と第１の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下である。また第２の表面のオフ方位と第２の炭化珪素基板の＜１−１００＞方向とのなす角は５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。
【００１８】
好ましくは、第１の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する第１の表面のオフ角は−３°以上５°以下である。また第２の炭化珪素基板の＜１−１００＞方向における{０３−３８}面に対する第２の表面のオフ角は−３°以上５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。
【００１９】
好ましくは、第１の表面のオフ方位と第１の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下である。また第２の表面のオフ方位と第２の炭化珪素基板の＜１１−２０＞方向とのなす角は５°以下である。これにより、第１および第２の表面が｛０００１｝面である場合に比して、第１および第２の表面におけるチャネル移動度を高めることができる。
【発明の効果】
【００２０】
以上の説明から明らかなように、本発明の半導体基板の製造方法によれば、炭化珪素を用いた半導体装置を効率よく製造するための半導体基板の製造方法を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１における半導体基板の構成を概略的に示す平面図である。
【図２】図１の線ＩＩ−ＩＩに沿う概略断面図である。
【図３】本発明の実施の形態１における半導体基板の製造方法の第１工程を概略的に示す断面図である。
【図４】本発明の実施の形態１における半導体基板の製造方法の第２工程を概略的に示す断面図である。
【図５】本発明の実施の形態２における半導体基板の製造方法の一工程を概略的に示す断面図である。
【図６】本発明の実施の形態３における半導体基板の製造方法の一工程を概略的に示す断面図である。
【図７】本発明の実施の形態４における半導体装置の構成を概略的に示す部分断面図である。
【図８】本発明の実施の形態４における半導体装置の製造方法の概略フロー図である。
【図９】本発明の実施の形態４における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図１０】本発明の実施の形態４における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図１１】本発明の実施の形態４における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図１２】本発明の実施の形態４における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【００２２】
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１および図２を参照して、本実施の形態の半導体基板８０は、単結晶構造を有する複数のＳｉＣ基板１１〜１９（炭化珪素基板）と、炭素からなる接続層３０とを有する。接続層３０は、ＳｉＣ基板１１〜１９の裏面（図１に示される面と反対の面）を互いにつなぐように、ＳｉＣ基板１１〜１９の裏面に接合されている。この接続層３０によりＳｉＣ基板１１〜１９は互いに固定されている。ＳｉＣ基板１１〜１９のそれぞれは同一平面上において露出した表面を有し、たとえばＳｉＣ基板１１および１２のそれぞれは、表面Ｆ１およびＦ２（図２）を有する。これにより半導体基板８０はＳｉＣ基板１１〜１９の各々に比して大きな表面を有する。よってＳｉＣ基板１１〜１９の各々を単独で用いる場合に比して、半導体基板８０を用いる場合、ＳｉＣを用いた半導体装置をより効率よく製造することができる。
【００２３】
好ましくは、ＳｉＣ基板１１、１２の結晶構造は六方晶系であり、より好ましくは４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣである。
【００２４】
次に半導体基板８０の製造方法について説明する。なお以下において説明を簡略化するためにＳｉＣ基板１１〜１９のうちＳｉＣ基板１１および１２に関してのみ言及する場合があるが、ＳｉＣ基板１３〜１９もＳｉＣ基板１１および１２と同様に扱われる。
【００２５】
図３を参照して、まず単結晶構造を有するＳｉＣ基板１１（第１の炭化珪素基板）およびＳｉＣ基板１２（第２の炭化珪素基板）が準備される。ＳｉＣ基板１１は互いに対向する表面Ｆ１（第１の表面）および裏面Ｂ１（第１の裏面）を有し、ＳｉＣ基板１２は互いに対向する表面Ｆ２（第２の表面）および裏面Ｂ２（第２の裏面）を有する。具体的には、たとえば、六方晶系における（０００１）面で成長したＳｉＣインゴットを（０３−３８）面に沿って切断することによって、ＳｉＣ基板１１および１２が準備される。好ましくは、ＳｉＣ基板１１の平行度は１°以下である。
【００２６】
次に蒸着法のための処理室（図示せず）内においてステージ８１上に、裏面Ｂ１およびＢ２の各々が一の方向（図３における下方向）に露出するようにＳｉＣ基板１１および１２が配置される。すなわちＳｉＣ基板１１および１２が、平面視において並ぶように配置される。
【００２７】
好ましくは、上記の配置は、裏面Ｂ１およびＢ２の各々が同一平面上に位置するか、または表面Ｆ１およびＦ２の各々が同一平面上に位置するように行なわれる。
【００２８】
また好ましくはＳｉＣ基板１１および１２の間の最短間隔（図３における横方向の最短間隔）は５ｍｍ以下とされる。具体的には、たとえば、同一の矩形形状を有する基板が５ｍｍ以下の間隔を空けてマトリクス状に配置されればよい。
【００２９】
またＳｉＣ基板１１および１２を等間隔に設置するには、たとえば、ステージ８１上に、ＳｉＣ基板１１および１２に対応するサイズの座繰りを形成すればよい。この座繰りにＳｉＣ基板１１および１２を入れることで、ＳｉＣ基板１１および１２を等間隔に設置することができる。
【００３０】
次に処理室が真空引きされることで、処理室内の圧力が、たとえば１０-3Ｐａとされる。続いて一の方向（図３における下方向）から炭素が蒸着される。この蒸着は、蒸着源となる炭素を通電加熱することによってこの炭素の温度を融点以上とすることにより行うことができる。
【００３１】
上記の蒸着によって接続層３０が形成される。以上により半導体基板８０が製造される。
【００３２】
本実施の形態によれば、図２に示すように、ＳｉＣ基板１１および１２が接続層３０を介して１つの半導体基板８０として一体化される。半導体基板８０は、トランジスタなどの半導体装置が形成される基板面として、ＳｉＣ基板のそれぞれが有する表面Ｆ１およびＦ２の両方を含む。すなわち半導体基板８０は、ＳｉＣ基板１１および１２のいずれかが単体で用いられる場合に比して、より大きな基板面を有する。よって半導体基板８０により、ＳｉＣを用いた半導体装置を効率よく製造することができる。
【００３３】
また接続層３０が炭素からなることで、接続層３０と、ＳｉＣ基板１１および１２とが強固に接合される。また接続層３０を比較的安価に形成することができる。
【００３４】
また接続層３０の膜厚が５０μｍ以上であることによって、接続層３０が割れにくくなる。またこの膜厚が１ｍｍ以下であることによって、半導体基板８０の厚さを、半導体装置の一般的な製造プロセスに適した厚さとすることができる。
【００３５】
また接続層３０を形成する工程は、一の方向から接続層３０を蒸着することによって行なわれる。これにより接続層３０を蒸着法によって形成することができる。
【００３６】
また好ましくは、ＳｉＣ基板１１および１２を配置する工程は、ＳｉＣ基板１１および１２の間の最短間隔が５ｍｍ以下となるように行なわれる。これにより接続層３０を、ＳｉＣ基板１１の裏面Ｂ１と、ＳｉＣ基板１２の裏面Ｂ２とをより確実につなぐように形成することができる。
【００３７】
また本実施の形態において好ましくは、ＳｉＣ基板１１の{０００１}面に対する表面Ｆ１のオフ角は５０°以上６５°以下であり、かつＳｉＣ基板１２の{０００１}面に対する表面Ｆ２のオフ角は５０°以上６５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
【００３８】
また好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１−１００＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１−１００＞方向とのなす角は５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をより高めることができる。
【００３９】
また好ましくは、ＳｉＣ基板１１の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角は−３°以上５°以下であり、ＳｉＣ基板１２の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ２のオフ角は−３°以上５°以下である。これにより表面Ｆ１およびＦ２におけるチャネル移動度をさらに高めることができる。
【００４０】
なお上記において、「＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る射影面への表面Ｆ１の法線の正射影と、{０３−３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。また「＜１−１００＞方向における{０３−３８}面に対する表面Ｆ２のオフ角」についても同様である。
【００４１】
また好ましくは、表面Ｆ１のオフ方位とＳｉＣ基板１１の＜１１−２０＞方向とのなす角は５°以下であり、かつ表面Ｆ２のオフ方位とＳｉＣ基板１２の＜１１−２０＞方向とのなす角は５°以下である。これにより、表面Ｆ１およびＦ２が｛０００１｝面である場合に比して、表面Ｆ１およびＦ２におけるチャネル移動度を高めることができる。
【００４２】
なお本実施の形態においては接続層３０を形成するために蒸着法が用いられたが、これ以外の方法を用いることもできる。たとえばスパッタ法を用いることもでき、この場合、たとえば、処理室内の雰囲気はＡｒ雰囲気とされ、またスパッタリングターゲットに印加される電力は２００〜５００Ｗとされる。またＣＶＤ法を用いることもできる。これらの各種成膜方法を用いることで、ダイヤモンドまたはダイヤモンドライクカーボン（ＤＬＣ）からなる接続層３０を形成することもできる。
【００４３】
（実施の形態２）
本実施の形態においては、実施の形態１に比してより簡便な方法で半導体基板８０（図１、図２）を製造する方法について説明する。なお以下において説明を簡略化するためにＳｉＣ基板１１〜１９（図１）のうちＳｉＣ基板１１および１２に関してのみ言及する場合があるが、ＳｉＣ基板１３〜１９もＳｉＣ基板１１および１２と同様に扱われる。
【００４４】
図５を参照して、ＳｉＣ基板１１および１２に対して一の方向（図５における下方向）に、樹脂からなる樹脂板３１が配置される。この樹脂板３１と、裏面Ｂ１およびＢ２の各々とが接触するように、樹脂板３１上にＳｉＣ基板１１および１２が載せられる。
【００４５】
次に、上記のようにＳｉＣ基板１１および１２が載置された樹脂板３１が、加熱炉（図示せず）に投入される。この加熱炉によって樹脂板３１が加熱されることで、樹脂板３１が炭化される。これにより樹脂板３１から、炭素からなる接続層３０（図２）が形成される。
【００４６】
以上により半導体基板８０（図２）が製造される。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００４７】
本実施の形態によっても、実施の形態１と同様の効果が得られる。また樹脂板３１の炭化という簡易な方法で、接続層３０を形成することができる。
【００４８】
（実施の形態３）
本実施の形態においては、半導体基板８０（図１、図２）を、樹脂の塗布工程を用いて製造する方法について説明する。なお以下において説明を簡略化するためにＳｉＣ基板１１〜１９（図１）のうちＳｉＣ基板１１および１２に関してのみ言及する場合があるが、ＳｉＣ基板１３〜１９もＳｉＣ基板１１および１２と同様に扱われる。
【００４９】
図６を参照して、裏面Ｂ１およびＢ２の各々が一の方向（図６における上方向）に露出するようにＳｉＣ基板１１および１２が配置される。すなわちＳｉＣ基板１１および１２が、平面視において並ぶように配置される。
【００５０】
次に、一の方向（図６における上方向）から樹脂が塗布される。塗布される樹脂は、たとえば、樹脂レジストまたは樹脂接着材である。
【００５１】
次に、この塗布された樹脂が硬化される。これによって、裏面Ｂ１およびＢ２を互いにつなぐように裏面Ｂ１およびＢ２に接合された、樹脂層３２が形成される。
【００５２】
次に樹脂層３２が加熱炉によって加熱されることで、樹脂層３２が炭化される。これにより樹脂層３２から、炭素からなる接続層３０（図２）が形成される。
【００５３】
以上により半導体基板８０（図２）が製造される。
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００５４】
本実施の形態によっても、実施の形態１と同様の効果が得られる。また塗布形成された樹脂層３２の炭化という簡易な方法で、接続層３０を形成することができる。またＳｉＣ基板１１および１２が配置される際に表面Ｆ１およびＦ２が平面上に配置されれば、各々が同一平面上に位置する表面Ｆ１およびＦ２を有する半導体基板８０を容易に得ることができる。
【００５５】
（実施の形態４）
図７を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。
【００５６】
基板８０は、本実施の形態においてはｎ型の導電型を有し、また実施の形態１で説明したように、成長層３０およびＳｉＣ基板１１を有する。ドレイン電極１１２は、ＳｉＣ基板１１との間に成長層３０を挟むように、成長層３０上に設けられている。バッファ層１２１は、成長層３０との間にＳｉＣ基板１１を挟むように、ＳｉＣ基板１１上に設けられている。
【００５７】
バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
【００５８】
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化ケイ素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【００５９】
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
【００６０】
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
【００６１】
次に半導体装置１００の製造方法について説明する。なお図９〜図１２においてはＳｉＣ基板１１〜１９（図１）のうちＳｉＣ基板１１の近傍における工程のみを示すが、ＳｉＣ基板１２〜ＳｉＣ基板１９の各々の近傍においても、同様の工程が行なわれる。
【００６２】
まず基板準備工程（ステップＳ１１０：図８）にて、半導体基板８０（図１および図２）が準備される。半導体基板８０の導電型はｎ型とされる。
【００６３】
図９を参照して、エピタキシャル層形成工程（ステップＳ１２０：図８）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。
【００６４】
まず基板８０の表面上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型の炭化ケイ素からなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
【００６５】
次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型の炭化ケイ素からなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
【００６６】
図１０を参照して、注入工程（ステップＳ１３０：図８）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
【００６７】
まず導電型がｐ型の不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【００６８】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００６９】
図１１を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図８）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【００７０】
その後、窒素アニール工程（ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
【００７１】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００７２】
図１２を参照して、電極形成工程（ステップＳ１６０：図８）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
【００７３】
まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導電体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００７４】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００７５】
再び図７を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、基板８０の裏面上にドレイン電極１１２が形成される。以上により、半導体装置１００が得られる。
【００７６】
なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
【００７７】
また半導体装置１００を作製するための半導体基板は、実施の形態１の半導体基板８０に限定されるものではなく、たとえば実施の形態２または３によって得られる半導体基板であってもよい。
【００７８】
また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
【００７９】
なお本明細書において、「炭素からなる」という限定は、実質的に炭素からなることを意味するものであって、炭素以外の元素が若干含まれることを排除するものではない。
【００８０】
またこの「炭素からなる」という限定は、プロセス上の回避困難な理由で炭素以外の元素が含まれることを排除するものではない。たとえば接続層３０がＣＶＤ法によるＤＬＣ膜からなる場合、一般に、原料ガスに水素が含まれるために、ＤＬＣ中にも不可避的に水素が含まれる。このようなＣＶＤ法によるＤＬＣ膜も、炭素からなるものと解する。たとえば、熱フィラメントＣＶＤ法の場合、基板温度を５００℃〜１０００℃、圧力を１〜２００Ｔｏｒｒに設定し、水素キャリアガス中にメタンガスを混入させて、基板上にダイヤモンドまたはＤＬＣを堆積させる。
【００８１】
（付記１）
本発明の半導体基板は、以下の製造方法で作製されたものである。
【００８２】
互いに対向する第１の表面および第１の裏面を有し、かつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面を有し、かつ単結晶構造を有する第２の炭化珪素基板とが準備される。第１および第２の裏面の各々が一の方向を向くように第１および第２の炭化珪素基板が配置される。上記配置する工程の後に、第１および第２の裏面を互いにつなぐように第１および第２の裏面に接合された、炭素を含む接続層が形成される。
【００８３】
（付記２）
本発明の半導体装置は、以下の製造方法で作製された半導体基板を用いて作製されたものである。
【００８４】
互いに対向する第１の表面および第１の裏面を有し、かつ単結晶構造を有する第１の炭化珪素基板と、互いに対向する第２の表面および第２の裏面を有し、かつ単結晶構造を有する第２の炭化珪素基板とが準備される。第１および第２の裏面の各々が一の方向を向くように第１および第２の炭化珪素基板が配置される。上記配置する工程の後に、第１および第２の裏面を互いにつなぐように第１および第２の裏面に接合された、炭素を含む接続層が形成される。
【００８５】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８６】
本発明の半導体基板の製造方法は、単結晶構造を有する炭化珪素からなる部分を含む半導体基板の製造方法に、特に有利に適用され得る。
【符号の説明】
【００８７】
１１  ＳｉＣ基板(第１の炭化珪素基板）、１２  ＳｉＣ基板（第２の炭化珪素基板）、１３〜１９  ＳｉＣ基板、３０  接続層、８０  半導体基板、８１  ステージ、１００  半導体装置。
【図１】
2011071195.tif 000003
【図２】
2011071195.tif 000004
【図３】
2011071195.tif 000005
【図４】
2011071195.tif 000006
【図５】
2011071195.tif 000007
【図６】
2011071195.tif 000008
【図７】
2011071195.tif 000009
【図８】
2011071195.tif 000010
【図９】
2011071195.tif 000011
【図１０】
2011071195.tif 000012
【図１１】
2011071195.tif 000013
【図１２】
2011071195.tif 000014