(57)【要約】【課題】炭化ケイ素（ＳｉＣ）を含む半導体構造体（１００）及びデバイスと、その製造方法を提供すること。【解決手段】構造体（１００）及びデバイスは、ベース又はシールド層（１１６）、チャネル（１１８）及び表面層（１２０）を備え、望ましくはすべてイオン注入によって形成される。その結果として本明細書に示す構造体及びデバイスは、ハードな「ノーマリオフ」デバイスであり、即ち約３Ｖ超の閾値電圧を示す。【選択図】  図１
2011035394.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電型を有するドリフト層（１１２）と、ドリフト層内の、第２の導電型を有するイオン注入されたベース又はシールド構造体（１１６）と、ベース又はシールド構造体（１１６）内の、第１の導電型のイオン注入されたチャネル（１１８）と、ベース又はシールド構造体（１１６）の少なくとも一部分の上にある、第２の導電型のイオン注入された表面層（１２０）とを備える、炭化ケイ素半導体ＦＥＴ構造体（１００）。
【請求項２】
前記ベース又はシールド層が、２×１０13ｃｍ-2〜２×１０14ｃｍ-2のドーパント密度を含む、請求項１記載の炭化ケイ素半導体構造体。
【請求項３】
前記ベース又はシールド層及び／又は表面層に使用されるドーパントが、アルミニウム又はホウ素を含む、請求項１記載の炭化ケイ素半導体構造体。
【請求項４】
前記チャネルが、１×１０11ｃｍ-2〜８×１０12ｃｍ-2原子／ｃｍ2のドーパント濃度を含む、請求項１記載の炭化ケイ素半導体構造体。
【請求項５】
前記イオン注入されたｎドープチャネルに使用されるドーパントが、リン又は窒素を含む、請求項１記載の炭化ケイ素半導体構造体。
【請求項６】
炭化ケイ素半導体デバイス（２００）であって、
第１の導電型を有し、上面を有するドリフト層（２１２）と、
第２の導電型を有するドリフト層（２１２）内の、イオン注入されたベース又はシールド構造体（２１６）と、ベース又はシールド構造体（２１６）内の、第１の導電型のイオン注入されたチャネル（２１８）と、ベース又はシールド構造体（２１６）の少なくとも一部分の上にある、第２の導電型のイオン注入された表面層（２２０）とを備える構造体と、
表面層（２２０）の一部分上に位置する誘電体（２２８）と、
誘電体（２２８）の少なくとも一部分の上にあるゲート導電体（２２２）と、
少なくともチャネルと接触する、ソースコンタクト及びドレインコンタクトと
を備えるデバイス。
【請求項７】
３Ｖ超の閾値電圧を有する、請求項６記載の炭化ケイ素半導体デバイス。
【請求項８】
当該デバイスが埋め込みチャネル又は反転モードにて動作することができ、ノーマリオフ閾値電圧対相互コンダクタンスを適合させることができる、請求項６記載の炭化ケイ素半導体デバイス。
【請求項９】
請求項６記載の炭化ケイ素半導体構造体を備える、縦型又は横型ＭＯＳＦＥＴ。
【請求項１０】
第１の導電型を有するドリフト層を用意し、ドリフト層の少なくとも一部分の上にある、第２の導電型を有するベース又はシールド層をイオン注入し、ベース又はシールド層内の、第１の導電型を有するチャネルをイオン注入し、表面層がベース又はシールド構造体の少なくとも一部分の上にあるように、第２の導電型を有する表面層をイオン注入することを含む、半導体構造体を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタなどの炭化ケイ素ＭＯＳ半導体構造体及びデバイス及びそれらの製造方法に関する。
【背景技術】
【０００２】
炭化ケイ素（ＳｉＣ）反転モードＭＯＳＦＥＴは、ＳｉＣ／ＳｉＯ2界面トラップによる過度の電子トラッピング及び表面散乱に起因する非常に低いチャネル移動度を有する。従来のＳｉＣ反転モードＭＯＳＦＥＴでは通常、２５０ｃｍ2／Ｖ−ｓｅｃの期待値を達成するどころか、１５〜２０ｃｍ2／Ｖ−ｓｅｃしか得られない。
【０００３】
導電の大部分が表面下で起こる埋め込みチャネルＦＥＴ構造体へ移行することにより、移動度が低いという問題は軽減される。しかし通常このようなデバイスは、室温で１〜３Ｖの間の低い閾値電圧を有し、特に高温にて、所望のノイズ耐性及び「ハード」オフ状態を得るには十分高くない。
【０００４】
高い閾値電圧を得るために、多くの研究において、より高い仕事関数のゲート材料が注目されている。例えば多くの埋め込みチャネルデバイスは、高濃度ドープされたｐ＋ポリシリコンゲート電極を使用する。しかしこの材料は、モリブデン又はｎ＋ポリシリコンより高い仕事関数を有するが、約０．４Ｖの閾値の増加をもたらすのみである。さらにゲート電極材料としての例えばｐ＋ＳｉＣ、さらにはｐ型ダイアモンド膜の使用は、それぞれ閾値を約１．４Ｖ及び３Ｖだけ増加すると期待されるが、これら２つの複合材料を、ゲート電極として用いるように薄いＳｉＯ2ゲート誘電体の上に適切に製作できることは未だ実証されていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２００９／００５７６８６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、電力スイッチング用途に十分高い閾値電圧を有するノーマリオフ埋め込みチャネルＳｉＣ  ＭＯＳＦＥＴの必要性が依然としてある。このようなデバイスの利点は、実用的に且つ簡単に製造できればさらに活かすことができる。
【課題を解決するための手段】
【０００７】
炭化ケイ素半導体ＦＥＴ構造体が、提供される。構造体は、第１の導電型を有するドリフト層と、ドリフト層の少なくとも一部分の上にある、第２の導電型を有するイオン注入したベース又はシールド構造体と、ベース又はシールド構造体内の、第１の導電型のイオン注入したチャネルと、ベース又はシールド構造体の少なくとも一部分の上にある、第２の導電型のイオン注入した表面層とを備える。
【０００８】
また、第１の導電型を有するドリフト層と、第１の導電型内の、第２の導電型を有するイオン注入したベース又はシールド構造体と、ベース又はシールド構造体内の、第１の導電型のイオン注入したチャネルと、ベース又はシールド構造体の少なくとも一部分の上にある、第２の導電型のイオン注入した表面層とを有する半導体構造体を備える炭化ケイ素半導体デバイスが提供される。デバイスはさらに誘電体と、次いでイオン注入した表面層の一部分上に位置するゲート導電体と、ソース領域と、ドレイン領域とを備え、これらは少なくともイオン注入したチャネルと接触する。
【０００９】
また、半導体構造体を製造する方法が提供される。方法は、第１の導電型を有するドリフト層を用意し、第２の導電型を有するベース又はシールド層をイオン注入し、第１の導電型を有して、ベース又はシールド層内のチャネルをイオン注入し、ベース又はシールド構造体の少なくとも一部分の上にあり、第２の導電型を有する表面層をイオン注入することを含む。
【００１０】
本発明の上記その他の特徴、態様及び利点は、各図面を通して同様な文字は同様な部分を表す添付の図面を参照して、以下の詳細な説明を読めば、より良く理解されよう。
【図面の簡単な説明】
【００１１】
【図１】一実施形態による半導体構造体の断面図である。
【図２Ａ】従来型の半導体デバイスの部分断面図である。
【図２Ｂ】一実施形態による半導体デバイスの部分断面図である。
【図３Ａ】従来型の半導体デバイスの場合の、対数ドーパント濃度対表面からの距離を示すグラフである。
【図３Ｂ】従来型の埋め込みチャネル半導体デバイスの場合の、対数ドーパント濃度対表面からの距離を示すグラフである。
【図３Ｃ】一実施形態による半導体デバイスの場合の、対数ドーパント濃度対表面からの距離を示すグラフである。
【図４】本発明の一実施形態によるＭＯＳＦＥＴデバイスの、計算された伝達特性を示すグラフである。
【発明を実施するための形態】
【００１２】
本明細書で用いる技術用語及び科学用語は、本発明の属する技術分野の当業者が一般に理解する通りの意味を有する。本明細書における「第１」、「第２」などの用語は順序、数量又は重要性を意味するものではなく、ある構成要素を他の構成要素から区別するために用いられる。単数形で記載したものであっても、数を限定するものではなく、そのものが少なくとも１つ存在することを意味し、「前面」、「後面」、「底部」及び／又は「上部」という用語は、別途明示しない限り、説明の便宜上のものにすぎず、位置又は空間的方位を限定するものではない。本明細書に開示した範囲はすべてその上下限を含み、独立に結合可能である（例えば、「約２５重量％以下、具体的には約５〜約２０重量％」という範囲は、「約５〜２５重量％」の上下限とその範囲内のすべての中間値を含む）。数量に用いられる「約」という修飾語は、標記の数値を含み、文脈毎に定まる意味をもつ（例えば、特定の数量の測定に付随する誤差範囲を含む）。
【００１３】
層、領域又はドリフト層などの要素が、他の要素「の上に」又は他の要素「の上方に」あるというときは、それが他の要素の直接上にある場合もあり、介在要素が存在する場合もあることを理解されたい。一方、要素が「直接」他の要素「上に」又は「直接」他の要素「の上方に」あるというときは、介在要素は存在しない。同様に要素が他の要素の「下方に」又は「下に」あるというときは、それが他の要素の直接下方に又は下にある場合もあり、介在要素が存在する場合もある。対照的に、要素が他の要素の「直接下方に」又は「直接下に」あるというときは、介在要素は存在しない。
【００１４】
本明細書では、炭化ケイ素半導体構造体が提供される。構造体は、第１の導電型を有するドリフト層と、ドリフト層の少なくとも一部分の上にある、第２の導電型を有するベース又はシールド構造体と、ベース又はシールド構造体内の第１の導電型のチャネルと、ベース又はシールド構造体の少なくとも一部分の上にある、第２の導電型の表面層とを備える。ベース又はシールド構造体、表面層及びチャネルは、望ましくはイオン注入によって形成され、その結果として、例えばエピタキシャル成長などの他の方法によってこのような層を用意するのに比べて、各層の厚さ及び電荷濃度に対して非常に細かい制御が可能となる。その結果、これらの層の電荷トレードオフは、所望の閾値電圧及び／又は埋め込みチャネル導電の大きさをもたらすように操作することができる。
【００１５】
構造体又はデバイス内のｐドープされたフィーチャは、任意のｐ型ドーパント（即ち、元素周期表の第３列からの元素）を含むことができ、ｎドープされたフィーチャ内に存在するドーパントは、任意のｎ型ドーパント（即ち、元素周期表の第５列からの元素）とすることができる。半導体構造体又はデバイスの２つ以上のフィーチャがｐドーパントを含むときは、ｐドーパントは同じ場合もあり、異なる場合もある。いくつかの実施形態では、ｐ型ドーパントは、例えばアルミニウム又はホウ素又はこれらの組み合わせを含むことができる。同様に半導体構造体又はデバイスの２つ以上のフィーチャがｎドーパントを含むときは、ｎドーパントは同じ場合もあり、異なる場合もある。いくつかの実施形態では、ｎ型ドーパントは、例えばリン又は窒素を含むことができる。
【００１６】
ベース又はシールド層は、望ましくは高濃度ドープされることになり、即ちデバイスが低い逆方向リーク電流を有し、且つ／又はデバイスが高いドレイン電圧において大幅なパンチスルー降伏を示さないように十分なドーパント濃度を含むことになる。より詳細にはベース又はシールド層は、望ましくは約２×１０13ｃｍ-2〜約２×１０14ｃｍ-2又は約３×１０13ｃｍ-2〜約１．８×１０14ｃｍ-2、さらには約７．５×１０13ｃｍ-2〜約１．５×１０14ｃｍ-2のドーパント密度を含む。一方、チャネルは、望ましくは約１×１０12ｃｍ-2〜約８×１０12ｃｍ-2又は約２×１０12ｃｍ-2〜約７．５×１０12ｃｍ-2、さらには約２×１０12ｃｍ-2〜約７×１０12ｃｍ-2のドーパント密度を含むことができる。表面層に対する適切なドーパント密度は、約１×１０11ｃｍ-2〜約４×１０12ｃｍ-2又は約１×１０11ｃｍ-2〜約３×１０12ｃｍ-2、さらには約１×１０11ｃｍ-2〜約２．５×１０12ｃｍ-2の範囲とすることができる。
【００１７】
オフ状態でのロー（ｌｏｗ）チャネルを維持するために必要に応じてデバイスの閾値を制御するのに使用される表面層は、表面層の形成に既存のイオン注入技術を有利に利用できるように、望ましくは比較的浅いものとなる、即ち構造体又はデバイスの表面から約０．０５μｍ〜約０．１μｍとなる。
【００１８】
この半導体構造体について、図１に示すその一実施形態を参照してさらに説明する。より詳細には、半導体構造体１００は、電圧範囲に対して適切なドリフト層１１２を含む。低濃度ドープされたドリフト層１１２は望むならエピタキシャル堆積することができ、その上にｐドープベース又はシールド層１１６、ベース又はシールド層１１６の上面上に位置するｎドープチャネル層１１８及びｎドープチャネル層１１８の上面上に位置するｐドープ表面層１２０が形成される。
【００１９】
代替実施形態（図示せず）では、ベース又はシールド層１１６はｎドープとすることができ、チャネル層１１８はｐドープとすることができ、表面層１２０はｎドープとすることができる。ドリフト層１１２は、任意の半導体材料を含むことができ、望ましくは炭化ケイ素を含む。ドリフト層１１２はドープしても、ドープしなくてもよく又はその中にドープ及び非ドープ領域を含んでもよい。
【００２０】
個々の層１１６、１１８及び１２０のそれぞれは、薄い（約１ミクロン未満の全体の厚さをもたらす）。ベース又はシールド層１１６の厚さは、一般には約０．１μｍ〜約０．７μｍとなり、約０．２５μｍ〜約０．６μｍの厚さが、より典型的である。本発明の構造体のチャネル層１１８の厚さは、典型的には約０．０５μｍ〜約０．２５μｍ又は約０．１μｍ〜約０．１５μｍとなる。表面層１２０の厚さは、典型的には０．０５μｍ〜約０．１μｍの間である。表面層１２０の厚さは、半導体及び絶縁体から、表面層とｎチャネル層とによって形成される金属学的接合（metallurgical junction）までの距離として定義される。チャネル層１１８の厚さは、表面層とｎチャネル層とによって形成されるメタラジカル接合から、チャネル層とベース又はシールド層とによって形成されるメタラジカル接合までの距離として定義される。ベース又はシールド層１１６の厚さは、チャネル層とベース又はシールド層とによって形成されるメタラジカル接合からベース又はシールド層とドリフト層とによって形成される金属学的接合までの距離として定義される。
【００２１】
本明細書で述べられる半導体構造体は、機能半導体デバイスを製造するために任意の他の所望の構成要素又は特徴と共に提供することができる。現在このようなデバイスはノーマリオフとすることができ、オフ状態チャネルリークを低減し、さらには実質的に防止するのに十分高い（例えば、３Ｖ超、４Ｖ超、さらには５Ｖ超の）閾値電圧を有することが示されている。換言すればこのような実施形態によるデバイスは、デバイスが埋め込みチャネル又は反転モードで動作することを可能にし、及び／又はノーマリオフ閾値電圧対相互コンダクタンスの最適化を可能にする。
【００２２】
例えば半導体構造体は、横型又は縦型ＭＯＳＦＥＴなどの一部分を形成するために、ゲート酸化物／誘電体及びゲート導電体、並びにソース及びドレイン領域に関連して提供することができる。この実施形態による半導体デバイスの一実施例は、図２Ｂに部分断面図にて示され、従来のＭＯＳＦＥＴを部分断面図にて示す図２Ａを参照することによりさらに理解することができる。
【００２３】
より詳細には図２Ａ及び２Ｂは、縦型ＭＯＳＦＥＴ２００の部分断面を示し、ＭＯＳＦＥＴ２００は、ドリフト層２１２、ｐドープベース又はシールド層２１６、ｎドープチャネル層２１８及び図２Ｂに示す本発明のデバイスでは、ｐドープ表面層２２０を備え、即ちチャネル層２１８は、図２Ｂに示す本発明のデバイス内に埋め込まれる。図２Ａ及び２Ｂに示すＭＯＳＦＥＴ２００のそれぞれは、さらに誘電体２２８、ゲート２２２及びパッシベーション層２２４を備える。埋め込みチャネル層２１８及び表面層２２０を有する図２Ｂに示すデバイス２００をもたらすことによって、図２Ａに示すような従来の反転モードＦＥＴ構造体又はデバイスによって示される約１０ｃｍ2／Ｖ−ｓｅｃ〜約１５ｃｍ2／Ｖ−ｓｅｃの移動度と比較して、このデバイスは約６０ｃｍ2／Ｖ−ｓｅｃ〜約１００ｃｍ2／Ｖ−ｓｅｃの向上された移動度を示すようになることが期待される。本発明の半導体構造体のように、本発明の半導体デバイスの他の実施形態では、ベース又はシールド層２１６はｎドープとすることができ、チャネル層２１８はｐドープとすることができ、表面層２２０はｎドープとすることができる。
【００２４】
図３Ａ〜３Ｃは、図２Ａに示すものなどの従来型のデバイス及び本明細書で述べられるデバイスに対する、対数ドーパント濃度対表面からの距離を示すグラフである。より詳細には図３Ａは、従来型の（反転モード二重注入型ＭＯＳＦＥＴ）デバイスにおいて、第１の導電型を有するドリフト層（図示せず）内へ単一又は複数エネルギー源を用いてイオン注入された、第２の導電型を有するベース又はシールド層３１６の従来型のドーピングプロファイルを示すグラフである。従来型のデバイスでは、ベース又はシールド層は、高電圧に対して第２及び第１の導電型によって形成される接合を遮蔽し、反転モードチャネル領域を形成するのに最適な閾値電圧をもたらす必要がある。
【００２５】
図３Ｂでは、第１の導電型のチャネル層３１８は、第２の導電型のベース又はシールド層３１６内にイオン注入される。チャネル層を追加することにより、ベース又はシールド層３１６に対する閾値電圧の依存性が避けられる。従ってチャネル層３１８のドーピングを調整することによって、一連の導電モード、即ち閾値調整された反転モード導電、デプリーションモード導電又は埋め込み導電が可能である。
【００２６】
図３Ｃでは、第２の導電型の表面層３２０が設けられる。この表面層を追加することにより、デバイスをノーマリオフ反転モードからノーマリオフ埋め込み導電モードまで適合させることができ、デバイスの相互コンダクタンスを、反転モードで通常見られる低い値から、埋め込みチャネルデバイスで見られる高い値まで適合させることができる。
【００２７】
上述のように、ベース又はシールド層、チャネル及び表面層は、望ましくはイオン注入によって形成される。イオン注入は、他の製作方法よりも厚さ及び／又はドーパント濃度の、より以上の制御を可能にし、その結果として本発明のベース又はシールド層、チャネル及び表面層の電荷トレードオフの柔軟性をもたらし、従って閾値電圧及び埋め込みチャネル導電の大きさに対する、より以上の制御をもたらす。またイオン注入は、半導体製造の多くの面で既に用いられている実用的な製作技術であり、その結果として本発明の方法は、多くの製造環境において容易に実施されるようになる。
【００２８】
従って本明細書ではまた、半導体構造体を製造する方法が提供され、方法は、第１の導電型を有するドリフト層を用意し、その上に第２の導電型を有するベース又はシールド層をイオン注入することを含む。第１の導電型を有するチャネルは、ベース又はシールド層内にイオン注入され、第２の導電型を有する表面層は、ベース又はシールド層の少なくとも一部分の上にあるようにイオン注入される。
【００２９】
図４は、本発明の実施形態の計算されたドレイン電流密度対ゲート電圧特性を示すグラフである。本明細書では「閾値電圧」という用語は、ＭＯＳＦＥＴデバイスのドレイン電流対ゲート電圧特性に対する直線近似のＸ切片によって与えられる電圧を指す。相互コンダクタンスは、ＭＯＳＦＥＴデバイスのドレイン電流対ゲート電圧特性を微分することによって得られる。デバイスＡ（比較用）は、チャネル内にｐウェル層のみが存在する反転モードデバイスである。デバイスＢ、Ｃ、Ｄ及びＥは、本明細書で述べた本発明の実施形態によるデバイスであり、ベース又はシールド層、チャネル層及び表面層は、すべてチャネル領域内に存在する。これらのデバイスはすべて同じチャネル長、即ち０．５μｍを有する。デバイスＤ及びＥは、同様なベース又はシールド層及びチャネル層ドーパント濃度を有する。デバイスＥは、デバイスＤよりも高い表面ドーパント濃度を有し、従ってより高い閾値電圧を有する。デバイスＥ及びＣは、同様なベース又はシールド層及び表面層ドーパント濃度を有する。しかしデバイスＣは、デバイスＥよりも高いチャネルドーパント濃度を有し、従ってより低い閾値電圧を有する。デバイスＣ、Ｄ及びＥの場合の最大相互コンダクタンスは、それぞれ３．７Ｓ／ｃｍ2、４．３Ｓ／ｃｍ2及び４．５Ｓ／ｃｍ2である。本明細書で述べたデバイスの実施形態によるデバイスの各層のドーパント濃度を、以下の表１に示す。
【００３０】
【表１】
2011035394.tif 000003
図４に示すようにデバイスＡは、５Ｖを超えるオフ状態及び低いコンダクタンスを示す緩やかな勾配を有する。対照的にデバイスＢ、Ｃ、Ｄ及びＥはすべてより大きな相互コンダクタンスをもたらし、デバイスＥが最も大きな閾値電圧をもたらし、従って、本明細書で開示された原理を使用することによってオフ電圧対相互コンダクタンスは、特定の所望の用途に応じて適合させることができることを示す。
【００３１】
ベース又はシールド層、チャネル及び表面層のそれぞれの堆積は、同じ又は異なる装置を用いて形成することができる。イオン注入は、当業者には良く知られたｐ又はｎドーパント前駆体を用いて実行される。一部の実施形態では、傾斜をもった層を設けることができ、即ち層の厚さにわたるドーパントの濃度を変化させることができる。
【００３２】
さらに表面層は比較的浅いので、それを形成するのに低い注入エネルギー、即ち約２５ｋｅＶ〜約１００ｋｅＶの注入エネルギーを使用することができる。又は表面層は、「スクリーン」酸化物層を通して注入することができる。当業者には良く知られているように、スクリーン酸化物は犠牲層の１つの例である。このような層は、完成された構造体又はデバイスにおいて直接の機能はもたず、従って通常は使用後に除去される。注入に際して、これらの酸化物は、注入されたドーパントの一部を吸収し、ドーパントの侵入深さを最終的に低減し、それにより浅い注入の助けとなるように、ある所与の厚さで設けられる。
【００３３】
本明細書では本発明の一部の特徴のみを示し説明してきたが、当業者には多くの修正及び変更が思いつくであろう。従って添付の特許請求の範囲は、本発明の真の趣旨に含まれるものとしてこのような修正及び変更のすべてを包含するものであることを理解されたい。
【符号の説明】
【００３４】
１００  半導体構造体
１１２  ドリフト層
１１６  ベース又はシールド層
１１８  チャネル層
１２０  表面層
２００  縦型ＭＯＳＦＥＴ
２１２  ドリフト層
２１６  ベース又はシールド層
２１８  チャネル層
２２０  表面層
２２２  ゲート
２２４  パッシベーション層
２２８  誘電体
３１６  ベース又はシールド層
３１８  チャネル層
３２０  表面層
【図１】
2011035394.tif 000004
【図２Ａ】
2011035394.tif 000005
【図２Ｂ】
2011035394.tif 000006
【図３Ａ】
2011035394.tif 000007
【図３Ｂ】
2011035394.tif 000008
【図３Ｃ】
2011035394.tif 000009
【図４】
2011035394.tif 000010
【外国語明細書】
2011035394000001.pdf