(57)【要約】【課題】振幅調整にかかる時間が長いという問題を解決する電圧制御発振装置を提供する。【解決手段】ロジック回路１０５は、デジタル制御電流源１０２および１１２のそれぞれを用いて、発生電流のそれぞれの値を一緒に段階的に変更していくとともに、各段階における発生電流のそれぞれを異なる値にする。そして、ロジック回路１０５は、各段階において比較器１０４および１１４から出力された比較結果に基づいて、発振出力信号のそれぞれの振幅が参照電圧に応じた所望値になるような、発生電流のそれぞれの値を最適値として求める。【選択図】図１
2011082744.tif 000002
【特許請求の範囲】
【請求項１】
複数の電流源と、
各電流源から出力された発生電流の大きさに応じた振幅を有する複数の発振出力信号のそれぞれを出力する複数の電圧制御発振器と、
各電圧制御発振器から出力された発振出力信号の振幅を示すピーク電圧のそれぞれを出力する複数の検出部と、
各検出部から出力されたピーク電圧のそれぞれを入力参照電圧と比較して、当該ピーク電圧と前記入力参照電圧との大小関係を示す比較結果のそれぞれを出力する複数の比較部と、
各電流源を用いて、前記発生電流のそれぞれの値を一緒にかつ段階的に変更していくとともに、各段階における前記発生電流のそれぞれを異なる値にし、各段階において各比較部から出力された比較結果に基づいて、前記発振出力信号のそれぞれの振幅が前記入力参照電圧に応じた所望値になるような、前記発生電流のそれぞれの値を最適値として求める制御部と、を有する電圧制御発振装置。
【請求項２】
請求項１に記載の電圧制御発振装置において、
各電圧制御発振器は、インダクタを有し、当該インダクタのインダクタンスと前記発生電流とに応じた振幅を有する発振出力信号を出力し、
各電圧制御発振器のインダクタのインダクタンスがそれぞれ異なる、電圧制御発振装置。
【請求項３】
請求項１または２に記載の電圧制御発振装置において、
各電流源は、
ドレインが共通接続され、かつ、ゲート幅がバイナリ重み付けされ、前記ドレインから前記発生電流を出力する複数のＭＯＳと、
各ＭＯＳのゲートに印加されるゲート電圧を切り替えるゲート電圧スイッチと、を有し、
前記制御部は、各電流源のゲート電圧スイッチを用いて、前記発生電流のそれぞれの値を変更する、電圧制御発振装置。
【請求項４】
請求項１または２に記載の電圧制御発振装置において、
各電流源は、
前記発生電流を出力するＭＯＳと、
前記発生電流の値を示すデジタル信号である電流制御信号が入力されると、当該電流制御信号をアナログ信号に変換し、当該アナログ信号に変換された電流制御信号を前記ＭＯＳのゲートに入力するデジタル‐アナログ変換器と、を有し、
前記制御部は、各電流源のデジタル‐アナログ変換器に前記電流制御信号を入力して、前記発生電流のそれぞれの値を変更する、電圧制御発振装置。
【請求項５】
請求項１ないし４のいずれか１項に記載の電圧制御発振装置において、
各検出部は、
検出用電流源と、
前記検出用電流源から出力された検出用電流を用いて、前記発振出力信号を整流して、前記ピーク電圧として出力するＭＯＳ差動対と、を有し、
前記制御部は、前記最適値を求めると、前記検出用電流源による前記検出用電流の出力を停止する、電圧制御発振装置。
【請求項６】
請求項１ないし５のいずれか１項に記載の電圧制御発振装置において、
各比較器は、
比較用電流源と
前記比較用電流源から出力された比較用電流を用いて、前記ピーク電圧と前記参照電圧とを比較し、その結果を前記比較結果として出力する入力段と、
前記入力段から出力された比較結果を増幅して出力する出力段と、を有し、
前記制御部は、前記最適値を求めると、前記比較用電流源による前記比較用電流の出力を停止する、電圧制御発振装置。
【請求項７】
請求項１ないし６のいずれか１項に記載の電圧制御発振装置において、
前記制御部は、前記発生電流のいずれかの値を最大値にし、その後、前記比較結果が示す大小関係が変化するまで、前記発生電流のそれぞれの値を段階的に下げていき、当該大小関係が変化すると、そのときの大小関係に基づいて、前記最適値を求める、電圧制御発振装置。
【請求項８】
請求項１ないし６のいずれか１項に記載の電圧制御発振装置において、
前記制御部は、各段階において、当該段階の比較結果に基づいて、前記発生電流の次の段階の値を決定する、電圧制御発振装置。
【請求項９】
請求項８に記載の電圧制御発振装置において、
前記制御部は、前記比較結果に基づいて、前記最適値が含まれる振幅範囲を特定し、当該特定した振幅範囲内に、次の段階の発生電流の値を決定する、電圧制御発振装置。
【請求項１０】
請求項１ないし９のいずれか１項に記載の電圧制御発振装置において、
記憶部をさらに有し、
前記制御部は、前記発振出力信号の周波数を順番に変更していき、前記周波数ごとに前記最適値を求め、各周波数に対応する最適値を前記記憶部に記憶し、その後、前記発振出力信号の周波数を示す周波数信号が入力されると、当該周波数信号が示す周波数に対応する最適値を前記記憶部から取得し、前記発生電流の値を、当該取得した最適値に調整する、電圧制御発振装置。
【請求項１１】
請求項１０に記載の電圧制御発振装置において、
前記制御部は、各周波数において、当該周波数に対応する最適値を求めると、その時の前記発振出力信号の振幅を初期値とし、次の周波数に対応する最適値を求める場合、前記発振出力信号の振幅を前記初期値から変更していく、電圧制御発振装置。
【請求項１２】
請求項１ないし１１のいずれか１項に記載の電圧制御発振装置において、
前記制御部は、各比較部の入力参照電圧を同じ値にして前記最適値を求め、その後、各比較部の入力参照電圧のそれぞれを異なる値にし、各比較部の比較結果に基づいて、前記最適値を調節する、電圧制御発振装置。
【請求項１３】
複数の電流源と、各電流源から出力された発生電流の大きさに応じた振幅を有する複数の発振出力信号のそれぞれを出力する複数の電圧制御発振器と、を有する電圧制御発振装置による振幅調整方法であって、
各電圧制御発振器から出力された発振出力信号の振幅を示すピーク電圧のそれぞれを出力し、
各ピーク電圧のそれぞれを、入力参照電圧と比較して、当該ピーク電圧と前記入力参照電圧との大小関係を示す比較結果のそれぞれを出力し、
各電流源を用いて、前記発生電流のそれぞれの値を一緒に段階的に変更していくとともに、各段階における前記発生電流のそれぞれを異なる値にし、各段階における比較結果に基づいて、前記発振出力信号のそれぞれの振幅が前記入力参照電圧に応じた所望値になるような、前記発生電流のそれぞれの値を最適値として求める、振幅調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電圧制御発振器を有する電圧制御発振装置および振幅調整方法に関する。
【背景技術】
【０００２】
電圧制御発振装置では、特許文献１で示されているように、所望の位相雑音や消費電力を得るために、電圧制御発振装置の発振出力信号の振幅が参照振幅値に近づくように調整される。また、特許文献２で示されているように、電圧制御発振装置の発振周波数の範囲を広くするために、複数の電圧制御発振器が用いられることがある。
【０００３】
図２７は、発振出力信号の振幅が調整可能であり、かつ、複数の電圧制御発振器を有する電圧制御発振装置の構成を示したブロック図である。
【０００４】
図２７において、電圧制御発振装置は、電圧制御発振器（ＶＣＯ）５１０１および５１０２と、ピーク振幅検出回路（Ｐｅａｋ・Ｄｅｔ．）５１０３および５１０４と、比較器５１０５および５１０６と、デジタル制御電流源（ＤＣＣＳ）５１０７および５１０８と、ロジック回路（Ｌｏｇｉｃ）５１０９および５１１０とを有する。ここで、電圧制御発振器５１０１、ピーク振幅検出回路５１０３、比較器５１０５、デジタル制御電流源５１０７およびロジック回路５１０９と、電圧制御発振器５１０２、ピーク振幅検出回路５１０４、比較器５１０６、デジタル制御電流源５１０８およびロジック回路５１１０とは、それぞれ独立したフィードバックループを構成する。
【０００５】
また、ロジック回路５１０９は、デジタル回路で構成されるアップ・ダウンカウンタであり、デジタル制御電流源５１０７の発生電流の値を示す振幅調整コードをカウントする。
【０００６】
図２８は、図２７で示した電圧制御発振装置の動作を説明するための説明図である。なお、各フィードバックループでは、同じ動作が行われるので、以下では、電圧制御発振器５１０１を有するフィードバックループの動作について説明する。
【０００７】
先ず、ステップＴ１では、ロジック回路５１０９の振幅調整コードが最大値に初期化されることで、デジタル制御電流源５１０７の発生電流が最大に設定される。この発生電流は、電圧制御発振器５１０１に入力される。
【０００８】
なお、電圧制御発振器５１０１の発振出力信号の振幅は、電圧制御発振器５１０１に入力される電流の値に比例する。したがって、デジタル制御電流源５１０７の発生電流が最大となるので、電圧制御発振器５１０１の発振出力信号の振幅も最大となる。また、振幅調整コードは、４ビットのバイナリ信号であるとする。そして、振幅調整コードの値が大きいほど、発生電流が大きくなるものとする。したがって、振幅調整コードが“１１１１”のときに、発生電流が最大となる。
【０００９】
ピーク振幅検出回路５１０３は、発振出力信号の振幅に応じたピーク電圧を出力する。比較器５１０５は、ピーク振幅検出回路５１０３からのピーク電圧と参照電圧（Ｖｒｅｆ１）とを比較して、ピーク電圧と参照電圧の大小関係を示す１ビットのデジタル信号を出力する。以下、ピーク電圧が参照電圧より高いと、“１”を示すデジタル信号が出力され、ピーク電圧が参照電圧以下であると、“０”を示すデジタル信号が出力されるものとする。ステップＴ１では、ピーク電圧が参照電圧より高いため、“１”を示すデジタル信号が出力される。なお、参照電圧は、上述した参照振幅値に応じて設定されている。
【００１０】
“１”を示すデジタル信号が出力されると、次のステップ（ステップＴ２）が実行される。
【００１１】
ステップＴ２では、ロジック回路５１０９の振幅調整コードが“１”減らされる。これによって、発生電流の値が１段階小さくなり、その結果、電圧制御発振器の発振出力信号の振幅も１段階小さくなる。
【００１２】
その後、ピーク振幅検出回路５１０３から“０”を示すデジタル信号が出力されるまで、振幅調整コードが１ずつ減らされていく。
【００１３】
“０”を示すデジタル信号が出力されると、そのときの振幅調整コードに応じたピーク電圧、または、１ステップ前の振幅調整コードに応じたピーク電圧が参照電圧に最も近いことが分かる。したがって、その振幅調整コードが、発振出力信号の最適な振幅を表すことになる。
【００１４】
図２８では、１０番目のステップであるステップＴ１０で処理が終了するため、振幅調整コードが“０１１１１”または“０１１０”のときに、ピーク電圧が参照電圧に最も近くなることが分かる。
【００１５】
上記のように、デジタル信号を用いて複数回の振幅調整処理を行うことで、各電圧制御発振器の発振出力信号の振幅を調整することができる。
【００１６】
なお、比較器５１０５および５１０６の代わりにオペアンプを用い、デジタル制御電流源５１０７および５１０８の代わりにアナログ制御電流源を用いることで、アナログ的に振幅調整を行うこともできる。しかしながら、アナログ的な振幅調整では、オペアンプの雑音の影響で発生する発振出力信号の位相雑音により、発振出力信号が劣化するという問題がある。一方、図２８で説明したデジタル的な振幅調整では、デジタル制御電流源５１０７および５１０９に低雑音バイアス源を用いることができるため、発振出力信号の劣化を少なくすることができる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００６−１９７５７１号公報
【特許文献２】特開２００５−４５４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
図２７で示した電圧制御発振装置では、発振出力信号の振幅は、電圧制御発振器ごとに独立して調整される。このため、発振出力信号の振幅を調整する際には、電圧制御発振器ごとに振幅調整コードを１つずつずらして、最適な振幅を見つける必要があり、振幅調整にかかる時間が長いという問題があった。
【００１９】
具体的には、１ステップ当たりにかかる時間をＸとすると、振幅調整にかかる時間は、最大で２NＸとなる。なお、Ｎは、振幅調整コードのビット数である。
【００２０】
例えば、１ステップ当たりにかかる時間Ｘが１００ナノ秒であり、振幅調整コードのビット数Ｎが４の場合、最大で１．６マイクロ秒もの時間が必要となる。なお、この１ステップあたりの時間は、振幅ピーク検出回路のピーク電圧が安定するのに必要な時間と略等しい。
【００２１】
なお、今後、ＣＭＯＳの微細化に伴う発振出力信号のばらつき幅の拡大や、電源電圧の低電圧化などの影響で、振幅調整コードのビット数が増えていくと考えられる。この場合、振幅調整時間がさらに長くなる。
【００２２】
また、電圧制御発振装置には、通常、発振出力信号の周波数を調整するための周波数粗調整機能が備わっている。周波数粗調整機能では、振幅調整のときと同様に、周波数粗調整コードを１ずつずらしながら、発振出力信号の最適な周波数が決定される。このとき、周波数粗調整コードがずれるたびに、発振出力信号の振幅もずれるので、振幅調整における各ステップを、周波数粗調整コードごとに行う必要がある。このため、周波数粗調整コードをＭビットのバイナリ信号とすると、振幅調整にかかる時間は、最大で２N・２MＸとなる。
【００２３】
例えば、１ステップ当たりにかかる時間Ｘが１００ナノ秒であり、振幅調整コードのビット数Ｎが４、周波数粗調整コードのビット数Ｍが５の場合、最大で５１．２マイクロ秒もの時間が必要となる。
【００２４】
特に、マルチバンド無線装置やマルチスタンダード無線装置のように、発振周波数範囲を広くすることが望まれている技術に電圧制御発振装置を適用する場合、周波数粗調整コードのビット数が非常に大きくなり、振幅調整にかかる時間が非常に長くなる。
【００２５】
本発明の目的は、上記の課題である、振幅調整にかかる時間が長いという問題を解決する電圧制御発振装置および振幅調整方法を提供することである。
【課題を解決するための手段】
【００２６】
本発明による電圧制御発振装置は、複数の電流源と、各電流源から出力された発生電流の大きさに応じた振幅を有する複数の発振出力信号のそれぞれを出力する複数の電圧制御発振器と、各電圧制御発振器から出力された発振出力信号の振幅を示すピーク電圧のそれぞれを出力する複数の検出部と、各検出部から出力されたピーク電圧のそれぞれを入力参照電圧と比較して、当該ピーク電圧と前記入力参照電圧との大小関係を示す比較結果のそれぞれを出力する複数の比較部と、各電流源を用いて、前記発生電流のそれぞれの値を一緒にかつ段階的に変更していくとともに、各段階における前記発生電流のそれぞれを異なる値にし、各段階において各比較部から出力された比較結果に基づいて、前記発振出力信号のそれぞれの振幅が前記入力参照電圧に応じた所望値になるような、前記発生電流のそれぞれの値を最適値として求める制御部と、を有する。
【００２７】
また、本発明による振幅調整方法は、複数の電流源と、各電流源から出力された発生電流の大きさに応じた振幅を有する複数の発振出力信号のそれぞれを出力する複数の電圧制御発振器と、を有する電圧制御発振装置による振幅調整方法であって、各電圧制御発振器から出力された発振出力信号の振幅を示すピーク電圧のそれぞれを出力し、各ピーク電圧のそれぞれを、入力参照電圧と比較して、当該ピーク電圧と前記入力参照電圧との大小関係を示す比較結果のそれぞれを出力し、各電流源を用いて、前記発生電流のそれぞれの値を一緒に段階的に変更していくとともに、各段階における前記発生電流のそれぞれを異なる値にし、各段階における比較結果に基づいて、前記発振出力信号のそれぞれの振幅が前記入力参照電圧に応じた所望値になるような、前記発生電流のそれぞれの値を最適値として求める。
【発明の効果】
【００２８】
本発明によれば、振幅調整にかかる時間を短縮することが可能になる。
【図面の簡単な説明】
【００２９】
【図１】第１の実施形態による電圧制御発振装置の構成を示したブロック図である。
【図２】電圧制御発振器の第１の具体例を示した回路図である。
【図３】電圧制御発振器の第２の具体例を示した回路図である。
【図４】電圧制御発振器の第３の具体例を示した回路図である。
【図５】電圧制御発振器の第４の具体例を示した回路図である。
【図６】デジタル制御電流源の第１の具体的な例を示す回路図である。
【図７】デジタル制御電流源の第２の具体例を示した回路図である。
【図８】デジタル制御電流源の第３の具体例を示した回路図である。
【図９】ピーク振幅検出回路の具体例を示した回路図である。
【図１０】比較器の具体的例を示した回路図である。
【図１１】第１の実施形態の電圧制御発信装置の動作の一例を説明するためのフローチャートである。
【図１２】第１の実施形態の電圧制御発信装置の動作の具体例を説明するための説明図である。
【図１３】第１の実施形態の電圧制御発信装置の動作の他の具体例を説明するための説明図である。
【図１４】ロジック回路の具体的な論理演算例を示した説明図である。
【図１５】第１の実施形態の電圧制御発信装置の他の動作例を説明するためのフローチャートである。
【図１６】ロジック回路の他の具体的な論理演算例を示した説明図である。
【図１７Ａ】第１の実施形態の電圧制御発信装置の他の動作例を説明するための説明図である。
【図１７Ｂ】第１の実施形態の電圧制御発信装置の他の動作例を説明するための説明図である。
【図１８】第２の実施形態による電圧制御発振装置の構成を示したブロック図である。
【図１９】第２の実施形態の電圧制御発信装置の動作例を説明するためのフローチャートである。
【図２０Ａ】周波数調整コードと発振出力信号の周波数との関係を示した説明図である。
【図２０Ｂ】周波数調整コードと発振出力信号の振幅との関係を示した説明図である。
【図２１】電圧制御発振器の振幅調整コードに対するピーク振幅検出回路の出力特性のシミュレーション結果の一例を示した説明図である。
【図２２】第２の実施形態の電圧制御発信装置の動作の具体例を説明するためのフローチャートである。
【図２３】第２の実施形態の電圧制御発信装置の動作の具体例を説明するためのフローチャートである。
【図２４】第３の実施形態による電圧制御発振装置の構成を示したブロック図である。
【図２５】第３の実施形態の電圧制御発信装置の動作例を説明するためのフローチャートである。
【図２６】第４の実施形態による電圧制御発振装置の構成を示したブロック図である。
【図２７】関連技術である電圧制御発振装置の構成を示したブロック図である。
【図２８】図２７で示した電圧制御発振装置の動作を説明するための説明図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態について図面を参照して詳細に説明する。なお、以下の説明では、同じ機能を有する構成には同じ符号を付け、その説明を省略する場合がある。
【００３１】
図１は、本発明の第１の実施形態による電圧制御発振装置の構成を示したブロック図である。
【００３２】
電圧制御発振装置は、電圧制御発振器(ＶＣＯ：Voltage Controlled Oscillator)１０１および１１１と、デジタル制御電流源（ＤＣＣＳ：Digital Controlled Current source）１０２および１１２と、ピーク振幅検出回路（Ｐｅａｋ-Ｄｅｔ.：Peak Detector）１０３および１１３と、比較器１０４および１１４と、ロジック回路（Ｌｏｇｉｃ：Logic Circuit）１０５とを有する。
【００３３】
電圧制御発振器１０１、デジタル制御電流源１０２、ピーク振幅検出回路１０３、比較器１０４およびロジック回路１０５と、電圧制御発振器１１１、デジタル制御電流源１１２、ピーク振幅検出回路１１３、比較器１１４およびロジック回路１０５とは、それぞれフィードバックループを構成する。なお、各フィールドバックループにおいて、ロジック回路１０５が共有されている。
【００３４】
フィードバックループの数は、図１では、２であるが、実際には、複数であればよい。したがって、電圧制御発振器、デジタル制御電流源、ピーク振幅検出回路および比較器のそれぞれは、複数あればよい。また、一つのロジック回路が、各フィールドバックループで共有される。
【００３５】
電圧制御発振器１０１および１１１のそれぞれは、デジタル制御電流源１０２および１１２のそれぞれから出力された発生電流の大きさに応じた発振出力信号を出力する。ここで、発振出力信号の振幅は、発生電流の値に応じて変化する。
【００３６】
図２は、電圧制御発振器の第１の具体例を示した回路図である。図２において、電圧制御発振器は、インダクタ１００１と、周波数粗調整部１００２と、周波数微調整部１００３と、クロスカップルＭＯＳ１００４とを有する。インダクタ１００１、周波数粗調整部１００２、周波数微調整部１００３およびクロスカップルＭＯＳ１００４は並列に接続されている。
【００３７】
周波数粗調整部１００２は、バラクタ（可変容量ダイオード）である。周波数粗調整部１００２には、アナログ信号である周波数粗調整信号が入力され、その入力された周波数粗調整信号に応じて容量（電気容量）が変化する。
【００３８】
周波数微調整部１００３は、コンデンサとスイッチとで構成されるスイッチ容量素子である。周波数微調整部１００３のスイッチに、デジタル信号である周波数微調整信号が入力され、その入力された周波数微調整信号に応じて周波数微調整部１００３の容量が変化する。
【００３９】
クロスカップルＭＯＳ１００４は、ゲートとドレインがクロスカップルされた一対のｎＭＯＳで形成される。クロスカップルＭＯＳ１００４は、インダクタ１００１、周波数粗調整部１００２および周波数微調整部１００３に存在する寄生抵抗成分を打ち消すための負性抵抗として機能する。
【００４０】
なお、デジタル制御電流源は、クロスカップルＭＯＳ１００４のソースに接続される。また、インダクタ１００１の中間タップが電源端子に接続される。
【００４１】
図２で示された電圧制御発振器の発振周波数は、インダクタ１００１のインダクタンスと、周波数粗調整部１００２および周波数微調整部１００３の容量とで定まる共振周波数に応じて決定される。したがって、周波数粗調整部１００２および周波数微調整部１００３の容量が変更されることで、電圧制御発振器の発振周波数が変化する。なお、電圧制御発振器に可変インダクタンス素子がさらに設けられてもよい。この場合、その可変インダクタンス素子のインダクタンスが変更されることで、電圧制御発振器の発振周波数が変更される。
【００４２】
各電圧制御発振器のインダクタ１００１として、インダクタンスがそれぞれ異なるインダクタンスが用いられ、それらの電圧制御発振器の発振出力信号が選択的に出力されるように電圧制御発振装置が構成されれば、電圧制御発振装置の発振周波数を広くすることが可能になる。なお、用途によっては、各電圧制御発振器のインダクタ１００１として、同一のインダクタンスを有するインダクタンスを用いることも考えられる。
【００４３】
図３は、電圧制御発振器の第２の具体例を示した回路図である。図３で示した電圧制御発振器は、デジタル制御電流源がインダクタ１００１の中間タップに接続され、ＧＮＤ端子がクロスカップルＭＯＳ１００４のソースに接続される点が図２で示した電圧制御発振器と異なる。
【００４４】
図３で示した電圧制御発振器では、基板バイアス効果の影響を無視することが可能になり、消費電流を削減することが可能になる。
【００４５】
図４は、電圧制御発振器の第３の具体例を示した回路図である。図４で示した電圧制御発振器は、図２で示した構成に加えて、ゲートとドレインがクロスカップルされた一対のｐＭＯＳで形成されるクロスカップルＭＯＳ１００５をさらに有する。また、クロスカップルＭＯＳ１００５のソースに電源端子が接続される。
【００４６】
クロスカップルＭＯＳ１００５が存在するため、電圧制御発振器からの発振出力信号の立ち上がりの波形および立ち下りの波形が対称になる。したがって、１／ｆ雑音成分による位相雑音を低減することができる。しかしながら、クロスカップルＭＯＳ１００５分の寄生容量が新たに加わるため、発振周波数範囲が狭くなる。なお、図２で示した電圧制御発振器は、クロスカップルＭＯＳ１００５がないので、寄生容量が小さく、周波数粗調整部１００２および周波数微調整部１００３の可変容量幅を大きくすることが可能であり、発振周波数の広範囲化の実現に有利である。
【００４７】
図５は、電圧制御発振器の第４の具体例を示した回路図である。図５で示した電圧制御発振器は、デジタル制御電流源がクロスカップルＭＯＳ１００５のソースに接続され、ＧＮＤ端子がクロスカップルＭＯＳ１００４のソースに接続される点が図４で示した電圧制御発振器と異なる。
【００４８】
図５で示した電圧制御発振器は、図４で示した電圧制御発振器とほぼ同様な特徴を有する。
【００４９】
図２〜図５で示したように、電圧制御発振器１０１および１１１は、インダクタを有し、そのインダクタのインダクタンスと、発生電流とに応じた振幅を有する発振出力信号を出力する。また、電圧制御発振器１０１および１１１のそれぞれのインダクタのインダクタンスは、それぞれ異なっていてもよいし、同じでもよい。
【００５０】
図１に戻る。デジタル制御電流源１０２および１１２は、電流源と呼ばれることもある。
【００５１】
図６は、デジタル制御電流源の第１の具体的な例を示す回路図である。なお、図６で示したデジタル制御電流源は、図２および図４で示した電圧制御発振器と組み合わせて用いられる。
【００５２】
図６において、デジタル制御電流源は、ｎＭＯＳ１１０１〜１１０３と、スイッチ１２０１〜１２０３とを有する。なお、ｎＭＯＳおよびスイッチの数は、図６では、３であるが、実際には、複数あればよい。また、ｎＭＯＳおよびスイッチの数は互いに等しい。
【００５３】
ｎＭＯＳ１１０１〜１１０３のドレインは、共通接続されている。また、ｎＭＯＳ１１０１〜１１０３のそれぞれのゲート幅は、互いに異なる。より具体的には、ｎＭＯＳ１１０１〜１１０３のそれぞれのゲート幅は、バイナリ重み付けされる。例えば、ｎＭＯＳ１１０１のゲート幅を基準ゲート幅とすると、ｎＭＯＳ１１０２のゲート幅は、基準ゲート幅の２倍となり、ｎＭＯＳ１１０３のゲート幅は、基準ゲート幅の４倍となる。
【００５４】
また、ｎＭＯＳ１１０１〜１１０３のドレイン対からデジタル制御電流源の発生電流が出力される。
【００５５】
スイッチ１２０１〜１２０３は、ゲート電圧スイッチと呼ばれることもある。スイッチ１２０１〜１２０３のそれぞれは、ｎＭＯＳ１１０１〜１１０３のいずれかと１対１で対応し、その対応するｎＭＯＳのゲートに印加されるゲート電圧を切り替える。
【００５６】
これにより、スイッチ１２０１〜１２０３は、ｎＭＯＳ１１０１〜１１０３を流れる電流のオン・オフを切り替えることができる。なお、図６では、スイッチ１２０１がｎＭＯＳ１１０１と対応し、スイッチ１２０２がｎＭＯＳ１１０２と対応し、スイッチ１２０３がｎＭＯＳ１１０３と対応する。
【００５７】
例えば、スイッチ１２０１〜１２０３のそれぞれには、発生電流の値を示すデジタル制御信号ａ［２：０］が入力される。スイッチ１２０１〜１２０３のそれぞれは、そのデジタル制御信号ａ［２：０］に応じて、ｎＭＯＳ１１０１〜１１０３のゲートのオン・オフを切り替える。なお、ゲートのオフとは、ゲートにＧＮＤ電位を供給する場合である。
【００５８】
したがって、スイッチ１２０１〜１２０３のそれぞれは、デジタル制御信号ａ［２：０］に応じて、ｎＭＯＳ１１０１〜１１０３のドレインに流れる電流（つまり、デジタル制御電流源の発生電流）を段階的に切り替えることになる。これは、ＭＯＳのゲート幅とそのＭＯＳを流れる電流とが比例関係にあるからである。具体的には、ｎＭＯＳ１１０１のオン電流をＩ０とすると、電流はａ［２］・４Ｉ０＋ａ［１］・２Ｉ０＋ａ［０］・Ｉ０となる。
【００５９】
図６で示した電流源は、バイナリ重み付けされた発生電流を比較的正確に発生させることができる。しかしながら、ＭＯＳのドレインとＧＮＤ間の寄生容量が増えるので、電源ノイズの影響が大きくなる。
【００６０】
図７は、デジタル制御電流源の第２の具体例を示した回路図である。なお、図７で示したデジタル制御電流源は、図３および図５で示した電圧制御発振器と組み合わせて用いられる。
【００６１】
図７で示されたデジタル制御電流源は、図６で示したデジタル制御電流源のｎＭＯＳ１１０１〜１１０３を、ｐＭＯＳ１３０１〜１３０３に代えた構成を有する。
【００６２】
ｐＭＯＳ１３０１〜１３０３のドレインに流れる電流をオフにする場合、ｐＭＯＳ１３０１〜１３０３のゲートに電源電位（ＶＤＤ電位）が印加される。なお、図７で示したデジタル制御電流源は、図６で示したデジタル制御電流源と同様な特徴を有する。
【００６３】
図６および図７で示したように、デジタル制御電流源１０２および１１２のそれぞれは、ドレインが共通接続され、かつ、ゲート幅がバイナリ重み付けされ、その共通接続されたドレインから発生電流を出力する複数のＭＯＳと、各ＭＯＳのゲートに印加されるゲート電圧を切り替えるゲート電圧スイッチを有することになる。
【００６４】
図８は、デジタル制御電流源の第３の具体例を示した回路図である。なお、図８で示したデジタル制御電流源は、図２および図４で示した電圧制御発振器と組み合わせて用いられる。
【００６５】
図８において、デジタル制御電流源は、ｎＭＯＳ１４０１と、デジタル−アナログ変換器（ＤＡＣ）１４０２とを有する。
【００６６】
ｎＭＯＳ１４０１では、ソースが接地されている。また、ｎＭＯＳ１４０１は、ドレインから発生電流を出力する。
【００６７】
デジタル−アナログ変換器１４０２には、発生電流の値を示すデジタル信号であるデジタル制御信号ａ［２：０］が入力される。なお、デジタル制御信号ａ［２：０］は、電流制御信号と呼ばれることもある。
【００６８】
デジタル−アナログ変換器１４０２は、デジタル−アナログ変換を行い、そのデジタル制御信号ａ［２：０］をアナログ信号であるアナログ制御信号に変換する。デジタル−アナログ変換器１４０２は、そのアナログ制御信号を、ｎＭＯＳ１４０１のゲートに入力して、ｎＭＯＳ１４０１のドレインから出力される発生電流の値を変更する。
【００６９】
この場合、ドレイン端に存在する寄生容量が削減されるため、電源ノイズの影響を小さくすることができる。しかしながら、ＭＯＳのゲート電圧とＭＯＳを流れる電流とは二乗の関係にあるため、バイナリ重み付けされた発生電流を正確に発生させることが難しい。
【００７０】
なお、ｎＭＯＳ１４０１の代わりにｐＭＯＳを用いてもよい。このようなデジタル制御電流源は、図３および図５で示した電圧制御発振器と組み合わせて用いることができる。
【００７１】
図１に戻る。ピーク振幅検出回路１０３および１１３は、検出部と呼ばれることもある。ピーク振幅検出回路１０３および１１３のそれぞれは、自フィードバックループ内の電圧制御発振器から出力された発信出力信号の振幅を示すピーク電圧を出力する。
【００７２】
図９は、ピーク振幅検出回路の具体例を示した回路図である。図９において、ピーク振幅検出回路は、ＡＣ結合部１５０１と、電流源１５０２と、ＭＯＳ差動対１５０３と、ローパスフィルタ１５０４とを有する。
【００７３】
ＭＯＳ差動対１５０３では、ソースが共通接続された１対のｎＭＯＳで構成される。ＭＯＳ差動対１５０３のソース対は、電流源１５０２に接続される。また、各ｎＭＯＳのドレインが電源端子に接続される。
【００７４】
電圧制御発振器の発振出力信号は、ＡＣ結合部１５０１を介して、ＭＯＳ差動対１５０３の各ｎＭＯＳのゲートに入力される。これにより、電圧制御発振器のＤＣ電位の変動の影響を除去できるとともに、ピーク振幅検出に係るダイナミックレンジを広くすることができる。
【００７５】
なお、図９では、ピーク振幅検出回路に入力される発振出力信号は差動信号に変換されている。発振出力信号を差動信号に変換する変換器（図示せず）は、電圧制御発振器内に備わってもよいし、ピーク振幅検出回路内のＡＣ結合部１５０１の前段に備わってもよい  ＭＯＳ差動対１５０３は、電流源１５０２にて発生される振幅検出用電流を用いて、発振出力信号の振幅に応じて波高が単調増加する全波整流された整流信号を、発振出力信号の振幅を示すピーク電圧として自身のソース対から出力する。なお、電流源１５０２は、検出用電流源と呼ばれることもある。
【００７６】
ピーク電圧は、ローパスフィルタ１５０４に入力される。ローパスフィルタ１５０４は、そのピーク電圧の高周波成分を除去し、その高周波成分を除去したピーク電圧を出力する。
【００７７】
以上により、図９で示したピーク振幅検出回路は、振幅に対して単調増加な信号をピーク電圧として出力することが可能になる。
【００７８】
なお、ピーク振幅検出回路の出力信号の安定に必要な時間は、ローパスフィルタ１５０４の抵抗と容量とで決まる時定数でほぼ決定される。また、電流源１５０２による振幅検出用電流の出力を停止することで、ピーク振幅検出回路に供給される振幅検出用電流を停止することができるので、ピーク振幅検出回路の動作を停止させることができる。
【００７９】
図１に戻る。比較器１０４および１１４は、比較部とも呼ばれる。比較器１０４および１１４のそれぞれは、自フィードバックループ内のピーク振幅検出回路から出力されたピーク電圧と、予め定めされた参照電圧とを比較して、ピーク電圧および参照電圧の大小関係を示す比較結果を出力する。なお、参照電圧は、発振出力信号の振幅の所望値に応じたピーク電圧を示す。また参照電圧は、入力参照電圧と呼ばれることもある。
【００８０】
図１０は、比較器の具体的例を示した回路図である。図１０において、比較器は、ｐＭＯＳ差動対入力部１６０１と、電流源１６０２と、ｎＭＯＳクロスカップル１６０３と、出力アンプ部１６０４と、スイッチ１６０５とを有する。
【００８１】
ｐＭＯＳ差動対入力部１６０１は、入力段と呼ばれることもある。ｐＭＯＳ差動対入力部１６０１では、ソースが共通接続された１対のｐＭＯＳで形成される。ｐＭＯＳのソース対は、電流源１６０２と接続される。また、各ｐＭＯＳのドレインは、ｎＭＯＳクロスカップル１６０３を介して接地される。また、ｐＭＯＳ差動対入力部１６０１およびｎＭＯＳクロスカップル１６０３の間に分岐点が設けられ、その分岐点は、出力アンプ部１６０４と接続される。また、分岐点と出力アンプ部１６０４との間には、スイッチ１６０５が設けられている。
【００８２】
なお、電流源１６０２は、比較用電流源とよばれることもある。また、ｎＭＯＳクロスカップル１６０３は、ゲートとドレインがクロスカップルされた一対のｎＭＯＳで形成され、ｐＭＯＳ差動対入力部１６０１の負荷として機能する。
【００８３】
ｐＭＯＳ差動対入力部１６０１の一方のｐＭＯＳのゲートには、ピーク電圧が入力され、他方のｐＭＯＳのゲートには、参照電圧が入力される。
【００８４】
これにより、ｐＭＯＳ差動対入力部１６０１は、電流源１６０２から出力された比較用電流を用いて、ピーク電圧と参照電圧とを比較し、その比較結果を出力アンプ部１６０４に出力することになる。
【００８５】
出力アンプ部１６０４は、出力段と呼ばれることもある。出力アンプ部１６０４は、ｐＭＯＳ差動対入力部１６０１から出力された比較結果を増幅して出力する。より具体的には、出力アンプ部１６０４は、ｐＭＯＳ差動対入力部１６０１から出力された比較結果がゲートに入力されるｎＭＯＳを有し、そのｎＭＯＳのソースおよびドレイン間の電圧を、増幅された比較結果として出力する。
【００８６】
図１０のように、比較器をｐＭＯＳ差動対入力部１６０１と出力アンプ部１６０４との２段構成にすることで、高精度かつ高出力な特性が得ることができる。なお、動作を停止させる場合、電流源１６０２をオフにするとともに、ｐＭＯＳ差動対入力部１６０１と出力アンプ部１６０４との間に挿入されたスイッチ１６０５により、ｐＭＯＳ差動対入力部１６０１および出力アンプ部１６０４をＧＮＤ電位にすることで、電流を遮断する。この場合、消費電力を軽減することができる。
【００８７】
なお、上記の各回路の具体例は、単なる一例であって、これらの構成に限らず適宜変更可能である。
【００８８】
図１に戻る。ロジック回路１０５は、制御部と呼ばれることもある。ロジック回路１０５は、自回路に発振出力信号の振幅を示す振幅調整コードを設定し、その振幅調整コードを用いて、発振出力信号の振幅を管理する。振幅調整コードは、複数ビットのバイナリ信号である。振幅調整コードが大きいほど、発振出力信号の振幅が大きくなるものとする。また、振幅調整コードは、電圧制御発振器ごとに設定される。
【００８９】
また、ロジック回路１０５は、振幅調整コードに応じたデジタル制御信号を、デジタル制御電流源１０２および１１２に入力することで、デジタル制御電流源１０２および１１２の発生電流のそれぞれの値を設定する。
【００９０】
例えば、デジタル制御電流源１０２および１１２が図６または図７で示した構成を有する場合、ロジック回路１０５は、スイッチ１２０１〜１２０３にデジタル制御信号を入力する。また、デジタル制御電流源１０２および１１２が図８で示した構成を有する場合、ロジック回路１０５は、デジタル−アナログ変換器１０４２にデジタル制御信号を入力する。
【００９１】
したがって、ロジック回路１０５は、デジタル制御電流源１０２および１１２のそれぞれを用いて、発生電流の値を変更することができる。
【００９２】
本実施形態では、ロジック回路１０５は、デジタル制御電流源１０２および１１２のそれぞれを用いて、デジタル制御電流源１０２および１１２から出力される発生電流のそれぞれの値を一緒に初期値から段階的に変更していくとともに、各段階における発生電流のそれぞれを異なる値にする。また、ロジック回路１０５は、各段階において比較器１０４および１１４から出力された比較結果に基づいて、発振出力信号のそれぞれの振幅が参照電圧に応じた所望値になるような、発生電流のそれぞれの値を最適値として求める。
【００９３】
これにより、ロジック回路１０５は、複数の比較結果を考慮して発生電流のそれぞれの最適値を求めることができるので、振幅調整に係るステップ数を減らすことが可能になる。
【００９４】
例えば、ロジック回路１０５は、発生電流のいずれかの値を最大にし、その後、比較結果が示す大小関係のいずれかが変化するまで、発生電流のそれぞれの値を段階的に下げていく。ロジック回路１０５は、その大小関係が変化すると、そのときの大小関係に基づいて、最適値を求める。
【００９５】
また、ロジック回路１０５は、各段階において、その段階の比較結果に基づいて、次の段階の発生電流の値を決定していくことで、最適値を求めてもよい。このような最適値を求めるアルゴリズムには、例えば、バイナリサーチがある。
【００９６】
バイナリサーチでは、ロジック回路１０５は、発振出力信号の振幅として可能な振幅範囲を複数の範囲に分け、その複数の範囲の境界の値に発振出力信号の振幅を設定する。そして、ロジック回路１０５は、各段階の比較結果に基づいて、最適値が含まれる振幅範囲を特定し、その特定した振幅範囲内に、次に段階の発生電流の値を決定する。
【００９７】
なお、上記のアルゴリズムは、バイナリサーチに限らず適宜変更可能である。
【００９８】
ロジック回路１０５は、最適値を求めると、その最適値を示す振幅調整コードを自回路に設定する。ロジック回路は、その設定した振幅調整コードに応じたデジタル制御信号をデジタル制御電流源１０２および１１２に入力することで、デジタル制御電流源１０２および１１２の発生電流の値を最適値に調整する。これにより、ロジック回路１０５は、発振出力信号の振幅を所望値にすることができる。
【００９９】
また、ロジック回路１０５は、最適値を求めると、ピーク振幅検出回路１０３および１１３の電流源１５０２による検出用電流の出力を停止する。また、ロジック回路１０５は、比較器１０４および１１４の電流源１６０２による比較用電流源による比較用電流の出力を停止するとともに、スイッチ１６０５を用いて、出力アンプ部１６０４のゲートに接地電圧を印加する。
【０１００】
次に、本実施形態の電圧制御発信装置の動作ついて詳細に説明する。
【０１０１】
図１１は、本実施形態の電圧制御発信装置の動作例を説明するためのフローチャートである。なお、同じ振幅調整コードにおいて、電圧制御発振器１１１の振幅は、電圧制御発振器１０１と同じか小さい値であるとする。さらに、電圧制御発振器１１１の振幅は、一段階低い振幅調整コードにおける電圧制御発振器１０１の振幅より大きいとする。
【０１０２】
以下では、電圧制御発振器１０１の発振出力信号の振幅が参照電圧以上であり、かつ、その振幅が参照電圧に最も近いときの振幅調整コードを、発振出力信号の振幅の最適値を示す最適な振幅調整コードとして求める場合について考える。しかしながら、電圧制御発振器１０１の発振出力信号の振幅が参照電圧以下あり、かつ、その振幅が参照電圧に最も近いときの振幅調整コードを求めてもよい。
【０１０３】
先ず、ロジック回路１０５は、電圧制御発振器１０１の振幅調整コードを最大値に設定し、電圧制御発振器１０１の振幅調整コードを最大値より１ビット小さい値に設定する（手順Ｓ１０１）。これにより、電圧制御発振器１０１の発振出力信号の振幅が最大（Ｖｍａｘ）となり、電圧制御発振器１１１の発振出力信号の振幅が最大より１段階低い値（Ｖｍａｘ−１‐ｓｔｅｐ）となる。
【０１０４】
そして、ロジック回路１０５は、予め定められた設定時間（Settling Time）待機する（手順Ｓ１０２）。なお、設定時間は、振幅調整コードが設定されてから、ピーク振幅検出回路１０３および１１３から出力されるピーク電圧が安定するまでの時間である。
【０１０５】
その後、ロジック回路１０５は、比較器１０４および１１４のそれぞれの比較結果（Ｃｏｍｐ．ＯＵＴ１，２）を確認する（手順Ｓ１０３）。なお、以下では、比較器１０４および１１４のそれぞれの比較結果をまとめて２ビットの信号として扱う。例えば、２ビットの信号の１ビット目は比較器１１４の比較結果を示し、その２ビット目は比較器１０４の比較結果を示すものとする。
【０１０６】
ロジック回路１０５は、その比較結果が“１１”を示す場合、つまり、電圧制御発振器１０１および１１１の発振出力信号の振幅が両方とも参照電圧より大きい場合、電圧制御発振器１０１および１１１の振幅調整コードを両方とも２段階減らす。（手順Ｓ１０４）。その後、ロジック回路は、手順Ｓ１０２を実行する。
【０１０７】
一方、ロジック回路１０５は、比較器１０４および１１４の比較結果の少なくとも一方が“０”を示す場合、つまり、少なくとも一方の電圧制御発振器の発振出力信号の振幅が参照電圧より小さくなった場合、このループ（手順Ｓ１０２〜Ｓ１０４）を終了する。
【０１０８】
ループを終了したときの比較結果が“１０”を示す場合、ロジック回路１０５は、電圧制御発振器１０１および１１１の振幅調整コードを交換し、その後、設定時間だけ待機する。そして、ロジック回路１０５は、比較結果を再確認する（手順Ｓ１０６）。
【０１０９】
また、ループを終了したときの比較結果が“００”を示す場合、および、比較結果が再確認された場合、ロジック回路１０５は、その時の比較結果に基づいて、電圧制御発振器１０１の発振出力信号の振幅の最適値（Ｖｏｐｔ１）と、電圧制御発振器１１１の発振出力信号の振幅の最適値（Ｖｏｐｔ２）とを求める。そして、ロジック回路１０５は、その求めた最適値を示す最適な振幅調整コードを、デジタル制御電流源１０２および１１２に入力して、発振出力信号の振幅の最適値に設定する（手順Ｓ１０７）。
【０１１０】
次に電圧制御発信装置の動作の具体例を説明する。
【０１１１】
図１２および図１３は、電圧制御発信装置の動作の具体例を説明するための説明図である。なお、図１２および図１３では、手順Ｓ１０１をステップＳ１と称し、その後、振幅調整コードが２段階減らされるたびに、ステップが繰り上がるものとする。また、振幅調整コードは、４ビットのバイナリ信号であるとする。
【０１１２】
図１２では、ステップＳ５で比較結果が“００”を示す。この場合、ステップＳ４における電圧制御発振器１１１の発振出力信号の振幅と、ステップＳ５における電圧制御発振器１０１の発振出力信号の振幅との間に参照電圧があることが分かる。したがって、電圧制御発振器１０１および１１１の最適な振幅調整コードは、どちらとも、ステップＳ４のときの電圧制御発振器１１１の振幅調整コード“１０００”に一意に決まる。
【０１１３】
よって、ロジック回路１０５は、ステップＳ５のときの電圧制御発振器１０１の振幅調整コードに１を加えて、電圧制御発振器１０１の最適な振幅調整コードを求め、ステップＳ５のときの電圧制御発振器１１１の振幅調整コードに２を加えて、電圧制御発振器１１１の最適値な振幅調整コードを求める。
【０１１４】
このような動作により、図２８で示した様に、従来では、振幅調整に１０ステップ必要だったところを、本実施形態では、５ステップに半減できる。
【０１１５】
また、図１３では、ステップＳ５で比較結果が“１０”を示す。この場合、図１２で説明した場合と異なり、ステップＳ５における電圧制御発振器１０１の発振出力信号の振幅と、ステップＳ５における電圧制御発振器１１１の発振出力信号の振幅との間に参照電圧があることは分かるものの、振幅調整コードを一意には決められない。
【０１１６】
このため、ロジック回路１０５は、ステップＳ５における電圧制御発振器１０１および１１１の振幅調整コードを交換し、その時の比較器１０４および１１４の比較結果を確認する（ステップＳ６）。
【０１１７】
ステップＳ６で比較結果が“０１”となる場合、ステップＳ６における電圧制御発振器１１１の発振出力信号の振幅と、ステップＳ６における電圧制御発振器１０１の発振出力信号の振幅との間に参照電圧があることが分かる。したがって、電圧制御発振器１０１および１１１の最適な振幅調整コードは、どちらとも、最適な振幅調整コードは、ステップＳ６のときに電圧制御発振器１１１に設定された振幅調整コード“０１１１”に一意に決まる。
【０１１８】
よって、ロジック回路１０５は、ステップＳ６のときの電圧制御発振器１０１の振幅調整コードに１を加えて、電圧制御発振器１０１の最適な振幅調整コードを求め、ステップＳ６のときの電圧制御発振器の振幅調整コードを、電圧制御発振器１０１の最適な振幅調整コードとして求める。
【０１１９】
また、ステップＳ６で比較結果が“００”となる場合、ステップＳ５における電圧制御発振器１０１の発振出力信号の振幅と、ステップＳ６における電圧制御発振器１１１の発振出力信号の振幅との間に参照電圧があることが分かる。したがって、電圧制御発振器１０１の最適な振幅調整コードは、ステップＳ５のときの電圧制御発振器１０１の振幅調整コード“０１１１”に一意に決まり、電圧制御発振器１１１の最適な振幅調整コードは、ステップＳ４のときの電圧制御発振器１１１の振幅調整コード“１０００”に一意に決まる。
【０１２０】
よって、ロジック回路１０５は、ステップＳ６のときの電圧制御発振器１０１および１１１の振幅調整コードのそれぞれに１を加えて、電圧制御発振器１０１および１１１の最適値な振幅調整コードを求める。
【０１２１】
また、ステップＳ６で比較結果が“１１”となる場合、ステップＳ６おける電圧制御発振器１０１の発振出力信号の振幅と、ステップＳ５における電圧制御発振器１０１の発振出力信号の振幅との間に参照電圧があることが分かる。したがって、電圧制御発振器１０１の最適な振幅調整コードは、ステップＳ６のときの電圧制御発振器１０１の振幅調整コード“０１１０”に一意に決まり、電圧制御発振器１１１の最適な振幅調整コードは、ステップＳ６のときの電圧制御発振器１１１の振幅調整コード“０１１１”に一意に決まる。
【０１２２】
よって、ロジック回路１０５は、ステップＳ６のときの電圧制御発振器１０１および１１１の振幅調整コードのそれぞれを、電圧制御発振器１０１および１１１の最適な振幅調整コードとして求める。
【０１２３】
なお、図１３には、ステップＳ６で比較結果が“０１”の場合が示されている。
【０１２４】
図１４は、ループが終了したあとで最適な振幅調整コードを求める論理演算例をまとめた説明図である。
【０１２５】
図１４では、ループの終了時における比較結果である第１比較結果２０１と、振幅調整コードの交換後の比較結果である第２比較結果２０２と、電圧制御発振器１０１の振幅調整コードに対する論理演算２０３と、電圧制御発振器１１１の振幅調整コードに対する論理演算２０４とが示されている。
【０１２６】
論理演算２０３および２０４は、最後のステップ（図１３では、ステップＳ５またはＳ６）のときの振幅調整コードに対する論理演算を示す。具体的には、論理演算２０３および２０４が「＋２」を示す場合、最後のステップのときの振幅調整コードに２を加えることを示し、論理演算２０３および２０４が「＋１」を示す場合、最後のステップのときの振幅調整コードに１を加えることを示し、論理演算２０３および２０４が「＋０」を示す場合、最後のステップのときの振幅調整コードに何も加えないことを示す。
【０１２７】
なお、図１４で示されたように、論理演算は、比較結果に応じて４通りある。
【０１２８】
図１５は、本実施形態の電圧制御発信装置の他の動作例を説明するためのフローチャートである。図１５では、同じ振幅調整コードにおいて電圧制御発振器１０１および１１１の発振出力信号の振幅が同じであるとみなして、参照電圧以上で最も近い振幅調整コードを探索する場合における動作が示されている。この場合、電圧制御発振器１０１および１１１の振幅調整コードは同一となる。
【０１２９】
図１５では、図１１と比べて、手順Ｓ１０６を実施しない。よって、ステップ数をより削減することができる。
【０１３０】
図１６は、図１５で説明した動作における、ループが終了したあとで最適な振幅調整コードを求める論理演算例をまとめた説明図である。
【０１３１】
図１６では、ループの終了時における比較結果３０１と、電圧制御発振器１０１の振幅調整コードに対する論理演算３０２と、電圧制御発振器１１１の振幅調整コードに対する論理演算３０３とが示されている。
【０１３２】
論理演算３０２および３０３は、図１４の論理演算２０３および２０４と同様に、最後のステップのときの振幅調整コードに対する論理演算を示す。
【０１３３】
なお、図１６で示されたように、論理演算は、比較結果に応じて２通りある。
【０１３４】
図１７Ａおよび図１７Ｂは、バイナリサーチを用いて振幅の最適値を求める場合における電圧制御発信装置の動作例を説明するための説明図である。
【０１３５】
なお、図１７Ａおよび図１７Ｂでは、振幅調整コードを設定するステップごとに、そのステップにおける振幅調整コードの値が示されている。また、図１７Ａでは、参照電圧が、発振出力信号の振幅として設定可能なフルスケールの中心付近にあり、図１７Ｂでは、参照電圧が、発振出力信号の振幅として設定可能なフルスケールの最小値付近にある。
【０１３６】
この場合、ロジック回路１０５は、先ず、電圧制御発振器１０１および１１１の振幅調整コードを、発振出力信号の振幅として設定可能なフルスケールを３等分するような値にする。ロジック回路１０５は、比較器１０４および１１４の比較結果に基づいて、その３等分された範囲のうち、どの範囲に参照電圧があるかを特定することができる。
【０１３７】
例えば、図１７Ａの第１のステップＵ１では、比較器１０４および１１４の比較結果は“１０”となり、電圧制御発振器１０１の発振出力信号の振幅と、電圧制御発振器１１１の発振出力信号の振幅との間の範囲に参照電圧があることが分かる。
【０１３８】
また、図１７Ｂの第１のステップＶ１では、比較器１０４および１１４の比較結果は“１１”となり、電圧制御発振器１０１および１１１の発振出力信号の最低値と、電圧制御発振器１１１の発振出力信号の振幅との間の範囲に参照電圧が存在することが分かる。
【０１３９】
続いて、ロジック回路１０５は、その参照電圧が存在する範囲をさらに３等分し、振幅調整コードをその３等分された範囲の境界の値にする。
【０１４０】
ロジック回路１０５は、上記の動作を繰り返すことで、最適な振幅調整コードの値を求めることができる。図１７Ａの例では、３番目のステップであるステップＵ３のときの振幅調整コードが最適な振幅調整コードとなり、図１７Ｂの例では、３番目のステップであるステップＶ３のときの振幅調整コードに１を加えた値が、最適な振幅調整コードとなる。
【０１４１】
このようなバイナリサーチを用いれば、図１１や図１５で説明した動作に比べてステップ数を削減できる。しかし、電圧制御発振器によっては、小さな振幅調整コードを設定すると発振が停止する場合がある。このような場合、バイナリサーチを用いた最適な振幅調整コードの探索を行うことができないことがある。したがって、バイナリサーチを用いた最適な振幅調整コードの探索を行う場合、全ての振幅調整コードにおいて、電圧制御発振器が発振する保証が必要となる。
【０１４２】
本実施形態によれば、電圧制御発振器１０１および１１１は、デジタル制御電流源１０２および１１２のそれぞれから出力された発生電流の大きさに応じた振幅を有する複数の発振出力信号のそれぞれを出力する。ピーク振幅検出回路１０３および１１３は、電圧制御発振器１０１および１１１のそれぞれから出力された発振出力信号の振幅を示すピーク電圧のそれぞれを出力する。比較器１０４および１１４は、ピーク振幅検出回路１０３および１１３のそれぞれから出力されたピーク電圧のそれぞれを、参照電圧と比較して、そのピーク電圧と参照電圧との大小関係を示す比較結果のそれぞれを出力する。ロジック回路１０５は、デジタル制御電流源１０２および１１２のそれぞれを用いて、発生電流のそれぞれの値を一緒に段階的に変更していくとともに、各段階における発生電流のそれぞれを異なる値にする。そして、ロジック回路１０５は、各段階において比較器１０４および１１４から出力された比較結果に基づいて、発振出力信号のそれぞれの振幅が参照電圧に応じた所望値になるような、発生電流のそれぞれの値を最適値として求める。
【０１４３】
この場合、発生電流のそれぞれの値が段階的に変更していく。また、各段階における発生電流のそれぞれが異なる値になる。そして、発振出力信号の振幅を示すピーク電圧と参照電圧とが比較され、それらの比較結果に基づいて、発生電流のそれぞれの最適値が求められる。
【０１４４】
このため、複数の比較結果を考慮して発生電流のそれぞれの最適値を求めることができるので、振幅調整に係るステップ数を減らすことが可能になる。したがって、振幅調整にかかる時間を短縮することが可能になる。
【０１４５】
また、本実施形態では、電圧制御発振器１０１および１１１は、インダクタを有し、そのインダクタのインダクタンスとデジタル制御電流源の発生電流とに応じた振幅を有する発振出力信号を出力する。また、電圧制御発振器１０１および１１１のそれぞれのインダクタのインダクタンスがそれぞれ異なる。
【０１４６】
この場合、電圧制御発振装置の発振周波数範囲を広くすることが可能になる。
【０１４７】
また、本実施形態では、デジタル制御電流源１０２および１１２は、ドレインが共通接続され、かつ、ゲート幅がバイナリ重み付けされた、ドレインから発生電流を出力する複数のＭＯＳと、各ＭＯＳを流れる電流のオン・オフを切り替える複数のゲート電圧スイッチと、を有する。また、ロジック回路１０５は、ゲート電圧スイッチのオン・オフを用いて、発生電流のそれぞれの値を変更する。
【０１４８】
この場合、発生電流の値を正確に変更することが可能になる。
【０１４９】
また、本実施形態では、デジタル制御電流源１０２および１１２は、発生電流を出力するＭＯＳと、その発生電流の値を示すデジタル制御信号が入力されると、そのデジタル制御信号をアナログ制御信号に変換し、そのアナログ制御信号をそのＭＯＳのゲートに入力して、発生電流の値を変更するデジタル‐アナログ変換器と、を有する。また、ロジック回路１０５は、各電流源のデジタル‐アナログ変換器に電流制御信号を入力して、前記発生電流のそれぞれの値を変更する。
【０１５０】
この場合、電源ノイズの影響を小さくすることができる。
【０１５１】
また、本実施形態では、ロジック回路１０５は、発生電流のいずれかの値を最大値にし、その後、比較結果が示す大小関係が変化するまで、発生電流のそれぞれの値を段階的に下げていき、その大小関係が変化すると、そのときの大小関係に基づいて最適値を求める。この場合、より正確に最適値を求めることが可能になる。
【０１５２】
また、本実施形態では、ロジック回路１０５は、バイナリサーチで前記最適値を求める。この場合、振幅調整にかかる時間をさらに短縮することが可能になる。
【０１５３】
次に、本発明の第２の実施形態について説明する。
【０１５４】
図１８は、本発明の第２の実施形態による電圧制御発振装置の構成を示したブロック図である。図１８において、電圧制御発振装置は、図１で示した構成に加えて、メモリ回路（Ｍｅｍｏｒｙ）１０６を有する。なお、メモリ回路１０６は、記憶部と呼ばれることもある。
【０１５５】
本実施形態では、ロジック回路１０５は、発振出力信号の周波数を順番に変更していき、発振出力信号の周波数ごとに最適値を求め、その各周波数に対応する最適値をメモリ回路１０６に記憶する。
【０１５６】
このとき、ロジック回路１０５は、各周波数において、その周波数に対応する最適値を求めると、その時の発振出力信号の振幅を初期値とし、次の周波数に対応する最適値を求める際に、発振出力信号の振幅を初期値から段階的に変更していく。
【０１５７】
その後、ロジック回路１０５は、発振出力信号の周波数を示す周波数信号が入力されると、その周波数信号が示す周波数に対応する最適値をメモリ回路１０６から取得し、発生電流の値をその取得した最適値に調整する。
【０１５８】
次に、本実施形態の電圧制御発信装置の動作ついて詳細に説明する。
【０１５９】
図１９は、本実施形態の電圧制御発信装置の動作の一例を説明するためのフローチャートである。
【０１６０】
なお、ロジック回路１０５は、発振出力信号の周波数を示す周波数調整コードを自回路に設定し、その周波数調整コードを用いて発振出力信号の周波数を管理する。周波数調整コードは、複数ビットのバイナリ信号である。周波数調整コードが大きいほど、発振出力信号の周波数が大きくなるものとする。
【０１６１】
また、ロジック回路１０５は、周波数調整コードに応じて、周波数粗調整信号および周波数微調整信号を生成する。ロジック回路１０５は、その生成した周波数粗調整信号および周波数微調整信号を、電圧制御発振器１０１および１１１のそれぞれの周波数粗調整部１００２および周波数微調整部１００３に入力することで、発振出力信号の周波数を変更する。
【０１６２】
先ず、ロジック回路１０５は、電圧制御発振器１０１および１１１の周波数調整コード（ＦVCO1,2）を最小値（Ｆmin1,2）にし、かつ、電圧制御発振器１０１および１１１の振幅調整コード（ＶVCO1,2）を最大値（Ｖmin1,2）にする（手順Ｓ３０１）。つまり、ロジック回路１０５は、電圧制御発振器１０１および１１１の発振出力信号の周波数を最低の状態にする。
【０１６３】
次に、ロジック回路１０５は、図１１や図１３を用いて説明した動作を行い、その結果である最適な振幅調整コードを周波数調整コードと対応付けてメモリ回路１０６に記憶する（手順Ｓ３０２）。
【０１６４】
そして、ロジック回路１０５は、周波数調整コードが最大か否かを判断する（手順Ｓ３０３）。周波数調整コードが最大であると、ロジック回路１０５は、動作を終了する。また、周波数調整コードが最大でないと、ロジック回路１０５は、周波数調整コードを１つ増やし（手順Ｓ３０４）、その後、手順Ｓ３０１を実行する。
【０１６５】
このとき、ロジック回路１０５は、振幅調整コードの探索において、振幅調整コードを最大値にリセットせずに行う。
【０１６６】
図２０Ａは、周波数調整コードと、発振出力信号の周波数との関係を示した説明図であり、図２０Ｂは、周波数調整コードと、発振出力信号の振幅との関係を示した説明図である。なお、図２０Ａにおいて、横軸は、周波数調整コードを示し、縦軸は、発振出力信号の周波数を示す。また、図２０Ｂにおいて、横軸は、周波数調整コードを示し、縦軸は、発振出力信号の振幅を示す。
【０１６７】
図２０Ａで示されたように、周波数調整コードに応じて発振出力信号の周波数が段階的に切り替えられる。
【０１６８】
また、図２０Ｂで示されたように、周波数調整コードにより発振出力信号の周波数が段階的に切り替えられると、発振出力信号の振幅も段階的に変化する。これは、図２〜図５で示したように、電圧制御発振器内のスイッチ容量である周波数微調整部１００３のオン・オフの状態に応じて、電圧制御発振器内の容量の寄生抵抗が増減するためである。具体的には、スイッチ容量がオフになると、発振出力信号の周波数が増えるとともに、発振出力信号の振幅も増える。
【０１６９】
図２１は、同じ周波数調整コードにおける、電圧制御発振器の振幅調整コードに対するピーク振幅検出回路の出力特性のシミュレーション結果の一例を示した説明図である。なお、図２１では、横軸は、振幅調整コードを示し、縦軸は、ピーク電圧を示す。また、振幅調整コードは、時間とともに変化している。また、電圧制御発振器１１１は、周波数が５〜７ＧＨｚ、電圧制御発振器１０１は、周波数が７〜１０ＧＨｚで発振するように設計されている。この場合、電圧制御発振装置としては、５〜１０ＧＨｚの２オクターブの周波数範囲をカバーすることができる。
【０１７０】
図２１で示されたように、電圧制御発振器１０１に対応するピーク振幅検出回路１０３からのピーク電圧は、電圧制御発振器１１１に対応するピーク振幅検出回路１１３からのピーク電圧とほぼ同じであるが、若干の差がある。この若干の電圧差は、電圧制御発振器１０１および１１１内のインダクタンスに起因する。
【０１７１】
図２２は、図１９を用いて説明した動作の具体例を示した説明図である。
【０１７２】
先ず、ロジック回路１０５は、周波数調整コードを最低“０００００”にして、最適な振幅調整コードを探索する。
【０１７３】
この場合、６番目のステップであるステップＳ６において、ロジック回路１０５は、“０１１１”を最適な振幅調整コードとして求め、その最適な振幅調整コードを現在の周波数調整コード“０００００”と対応付けてメモリ回路１０６に記憶する。
【０１７４】
次に、ロジック回路１０５は、周波数調整コードを“００００１”へと１段階上げる。
【０１７５】
このとき、発振出力信号の振幅がΔＶＦだけ増えるとする。したがって、周波数調整コードが“００００１”のときの最適な振幅調整コードは、周波数調整コードが“０００００”のときの最適な振幅調整コード“０１１１”以下であることが保証される。
【０１７６】
したがって、次にステップであるステップＳ７では、ロジック回路１０５は、振幅調整コード“０１１１”および“０１１０”を初期値として、最適な振幅調整コードを求める。この場合、８番目のステップであるステップＳ８で比較結果が“００”となり、ロジック回路１０５は、最適な振幅調整コードを“０１１０”と求める。
【０１７７】
このような構成により、周波数調整コードと最適な振幅調整コードとの関係を示すルックアップテーブルを作成できる。このルックアップテーブルを初期起動時に作成しておけば、実動作時の振幅調整時に、ルックアップテーブルから最適な振幅調整コードを読み取ることができるので、実動作時の振幅調整に係る時間を大幅に軽減することができる。これは、周波数を頻繁に変えなければならない場合に特に有効である。また、ルックアップテーブル作成時においても、周波数調整コードごとに振幅調整コードを最大値にリセットさせずに行うため、その作成時間を短縮することができる。
【０１７８】
図２３は、本実施形態の電圧制御発信装置の動作の他の例を説明するためのフローチャートである。以下では、周波数調整コードごとに、振幅調整コードを最大値にリセットする場合における動作の一例を説明する。
【０１７９】
この場合、図１９の場合と同じように手順Ｓ３０１〜Ｓ３０３が実行される。その後、ロジック回路１０５は、周波数調整コードを１つ増やすとともに、振幅調整コードを最大値にリセットする（手順Ｓ３０５）。そして、ロジック回路１０５は、手順Ｓ３０１を実行する。
【０１８０】
このような構成により、周波数調整コード切り替えに対する振幅変化特性に依らず、振幅調整を行うことができる。振幅変化特性は、具体的には、図２２で示したような周波数調整コードの増加に伴い振幅も増加する特性のことである。したがって、周波数調整コードの順番を問わずに振幅調整を行うことができる。この場合、発振出力信号の周波数範囲が小さい場合に特に有効である。
【０１８１】
本実施形態によれば、ロジック回路１０５は、発振出力信号の周波数を順番に変更していき、発振出力信号の周波数ごとに最適値を求め、各周波数に対応する最適値をメモリ回路１０６に記憶する。その後、ロジック回路１０５は、発振出力信号の周波数を示す周波数信号が入力されると、その周波数信号が示す周波数に対応する最適値をメモリ回路１０６から取得し、その取得した最適値を発生電流の値にする。
【０１８２】
この場合、実動作時の振幅調整に係る時間を大幅に軽減することができる。
【０１８３】
また、本実施形態では、ロジック回路１０５は、各周波数において、その周波数に対応する最適値を求めると、その時の前記発振出力信号の振幅を初期値とし、次の周波数に対応する最適値を求める場合、発振出力信号の振幅をその初期値から変更していく。
【０１８４】
この場合、最適値を求める時間を短縮することができる。
【０１８５】
次に、本発明の第３の実施形態について説明する。
【０１８６】
電圧制御発振器の発振出力信号の最適な振幅が電圧制御発振器ごとに異なる場合がある。この場合、比較器の入力参照電圧は比較器ごとに異なる。本実施形態は、比較器の入力参照電圧が比較器ごとに異なる場合に有効な電圧制御発振装置について説明する。
【０１８７】
図２４は、本実施形態における電圧制御発振装置の構成を示したブロック図である。図２４で示した電圧制御発振装置は、比較器１０４および１１４に入力される参照電圧が互いに独立している点が図１で示した電圧制御発振装置と異なる。
【０１８８】
本実施形態では、先ず、ロジック回路１０５は、比較器１０４および１１４の入力参照電圧を同じ値にして最適値を求める。例えば、ロジック回路１０５は、比較器１０４および１１４のそれぞれの真の参照電圧の一方を、比較器１０４および１１４の両方の参照電圧とする。
【０１８９】
ロジック回路１０５は、最適値を求めると、比較器１０４および１１４の参照電圧を真の参照電圧に変更し、比較器１０４および１１４の比較結果に基づいて、その求めた最適値を調節する。
【０１９０】
図２５は、本実施形態における電圧制御発振装置の動作例を説明するためのフローチャートである。
【０１９１】
ロジック回路１０５は、比較器１０４および１１４に同じ値の参照電圧を入力する（手順Ｓ４０１）。続いて、ロジック回路１０５は、図１１および図１５で説明したように、最適な振幅調整コードを求める（手順Ｓ４０２）。
【０１９２】
その後、ロジック回路１０５は、比較器１０４および１１４のそれぞれに異なる値の参照電圧を入力する（手順Ｓ４０３）。
【０１９３】
これにより、通常、比較結果が示す大小関係が変化する。このとき、手順Ｓ４０１で入力された参照電圧と、手順Ｓ４０３で入力された参照電圧とが近いものとする。この場合、真の最適な振幅調整コードは、手順Ｓ４０２で求めた振幅調整コードの近くにあることになる。
【０１９４】
このため、ロジック回路１０５は、最適な振幅調整コードを初期値として、図１１および図１５で説明したように、最適な振幅調整コードを求める（手順Ｓ４０２）。
【０１９５】
このような構成により、所望の参照振幅値が同一でない場合においても、短時間で振幅調整を行うことができる。
【０１９６】
本実施形態では、ロジック回路１０５は、比較器１０４および１１４の入力参照電圧を同じ値にして発振出力信号の振幅の最適値を求める。その後、ロジック回路１０５は、比較器１０４および１１４の入力参照電圧のそれぞれを異なる値にし、比較器１０４および１１４の比較結果に基づいて、その求めた最適値を調節する。
【０１９７】
このため、発振出力信号の振幅の最適値が電圧制御発振器ごとに異なる場合でも、振幅調整にかかる時間を短縮することが可能になる。
【０１９８】
次に、本発明の第４の発明を実施するための最良の形態について図面を参照して詳細に説明する。
【０１９９】
図２６は、本実施形態による電圧制御発振装置の構成を示すブロック図である。図２６では、電圧制御発振装置は、図２４で示した構成に加えて、メモリ回路１０６を有する。
【０２００】
本実施形態では、第２の実施形態と同様に、ロジック回路１０５は、発振出力信号の周波数ごとに、最適値を求める。このとき、ロジック回路１０５は、第３の実施形態と同様に、各周波数に対応する最適値を求める。
【０２０１】
その後、ロジック回路１０５は、第２の実施形態と同様に、各周波数の最適値をメモリ回路１０６に記憶する。また、ロジック回路１０５は、周波数信号が入力されると、その周波数信号が示す周波数に対応する最適値をメモリ回路１０６から取得し、その取得した最適値を発生電流の値にする。
【０２０２】
本実施形態では、第２の実施形態の特徴と、第３の実施形態の特徴を併せ持つ電圧制御発振装置を構成することが可能になる。
【０２０３】
以上説明した各実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【符号の説明】
【０２０４】
１０１、１１１    電圧制御発振器
１０２、１１２    デジタル制御電流源
１０３、１１３    ピーク振幅検出回路
１０４、１１４    比較器
１０５    ロジック回路
１０６    メモリ回路
１００１  インダクタ
１００２  周波数粗調整部
１００３  周波数微調整部
１００４、１００５  クロスカップルＭＯＳ
１１０１〜１１０３、１４０１  ｎＭＯＳ
１２０１〜１２０３、１６０５  スイッチ
１３０１〜１３０３  ｐＭＯＳ
１４０１  デジタル−アナログ変換器
１５０１  ＡＣ結合部
１５０２、１６０２  電流源
１５０３  ＭＯＳ差動対
１５０４  ローパスフィルタ
１６０１  ｐＭＯＳ差動対入力部
１６０３  ｎＭＯＳクロスカップル
１６０４  出力アンプ部
【図１】
2011082744.tif 000003
【図２】
2011082744.tif 000004
【図３】
2011082744.tif 000005
【図４】
2011082744.tif 000006
【図５】
2011082744.tif 000007
【図６】
2011082744.tif 000008
【図７】
2011082744.tif 000009
【図８】
2011082744.tif 000010
【図９】
2011082744.tif 000011
【図１０】
2011082744.tif 000012
【図１１】
2011082744.tif 000013
【図１２】
2011082744.tif 000014
【図１３】
2011082744.tif 000015
【図１４】
2011082744.tif 000016
【図１５】
2011082744.tif 000017
【図１６】
2011082744.tif 000018
【図１７Ａ】
2011082744.tif 000019
【図１７Ｂ】
2011082744.tif 000020
【図１８】
2011082744.tif 000021
【図１９】
2011082744.tif 000022
【図２０Ａ】
2011082744.tif 000023
【図２０Ｂ】
2011082744.tif 000024
【図２１】
2011082744.tif 000025
【図２２】
2011082744.tif 000026
【図２３】
2011082744.tif 000027
【図２４】
2011082744.tif 000028
【図２５】
2011082744.tif 000029
【図２６】
2011082744.tif 000030
【図２７】
2011082744.tif 000031
【図２８】
2011082744.tif 000032