(57)【要約】【課題】回路本体のリーク電流を速やかに低減させる。【解決手段】半導体集積回路１００は、回路本体１０１、回路本体１０１の電源端１０１ｂに接続された疑似電源線ＶＡ、疑似電源線ＶＡにＮチャネルＭＯＳトランジスタＭＳ１を介して接続された低電位電源線Ｖ１、回路本体１０１の電源端１０１ａに接続された高電位電源線Ｖ２、導通時に疑似電源線ＶＡと高電位電源線Ｖ２との電位差を小さくするように疑似電源線ＶＡ及び低電位電源線Ｖ１に接続されたダイオードＤＩ１、及び疑似電源線ＶＡ及び高電位電源線Ｖ２に接続されたＰチャネルＭＯＳトランジスタＭＳ２を備える。【選択図】図１
2011182056.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを有する回路本体と、
前記回路本体の第１の電源端に接続された疑似電源線と、
前記疑似電源線に第１のスイッチを介して接続された第１の電源線と、
前記回路本体の第２の電源端に接続された第２の電源線と、
導通時に前記疑似電源線と前記第２の電源線との電位差を小さくするように、一端が前記疑似電源線に接続されるとともに他端が前記第１の電源線に接続されたダイオードと、
一端が前記疑似電源線に接続されるとともに他端が前記第２の電源線に接続された第２のスイッチとを備えていることを特徴とする半導体集積回路。
【請求項２】
請求項１の半導体集積回路において、
前記第１のスイッチを閉じ、かつ前記第２のスイッチを開いた状態で前記回路本体へ前記第１のスイッチを介して電流供給する状態から、前記第１のスイッチを開いて前記回路本体へ前記ダイオードを介して電流供給する状態へと移行する際に、前記第２のスイッチを閉じることを特徴とする半導体集積回路。
【請求項３】
請求項１の半導体集積回路において、
前記第１のスイッチが開いている状態では前記第２のスイッチが閉じ、前記第１のスイッチが閉じている状態では前記第２のスイッチが開くように制御されることを特徴とする半導体集積回路。
【請求項４】
請求項１の半導体集積回路において、
前記第１のスイッチが閉じている状態では前記第２のスイッチが開き、前記状態の移行後、前記第１のスイッチが最初に閉じる前に前記第２のスイッチが開くように制御されることを特徴とする半導体集積回路。
【請求項５】
請求項１の半導体集積回路において、
前記疑似電源線の電位が所定の電位に達しているか否かを判定する電位判定回路と、
前記電位判定回路の判定結果に基づいて、前記疑似電源線の電位が所定の電位に達しているときに、前記第２のスイッチを開いた状態にする制御回路とを備えていることを特徴とする半導体集積回路。
【請求項６】
請求項５の半導体集積回路において、
前記電位判定回路は、前記疑似電源線と、前記所定の電位である電源線とに接続された電位比較器であることを特徴とする半導体集積回路。
【請求項７】
請求項５の半導体集積回路において、
前記電位判定回路は、前記疑似電源線の電位が所定の電位に達しているときはハイレベルになる一方、前記疑似電源線の電位が所定の電位に達していないときはローレベルになる判定信号を出力し、
前記制御回路は、
前記第１のスイッチが開いている間にはローレベルとなる一方、前記第１のスイッチが閉じている間にはハイレベルとなる信号と、前記電位判定回路により出力された判定信号との論理和を出力する論理回路を備え、
前記論理回路により出力された論理和がハイレベルのときに、前記第２のスイッチを開いた状態に制御する一方、前記論理回路により出力された論理和がローレベルのときに、前記第２のスイッチを閉じた状態に制御することを特徴とする半導体集積回路。
【請求項８】
請求項５の半導体集積回路において、
前記電位判定回路は、前記疑似電源線の電位が所定の電位に達しているときはローレベルになる一方、前記疑似電源線の電位が所定の電位に達していないときはハイレベルになる判定信号を出力し、
前記制御回路は、
前記第１のスイッチが開いている間にはハイレベルとなる一方、前記第１のスイッチが閉じている間にはローレベルとなる信号と、前記電位判定回路により出力された判定信号との否定論理積を出力する論理回路を備え、
前記論理回路により出力された否定論理積がハイレベルのときに、前記第２のスイッチを開いた状態に制御する一方、前記論理回路により出力された否定論理積がローレベルのときに、前記第２のスイッチを閉じた状態に制御することを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタを有する半導体集積回路において、動作停止時の消費電力を削減する技術に関するものである。
【背景技術】
【０００２】
近年、ＭＯＳトランジスタの微細化に伴い、半導体集積回路を流れるリーク電流が消費電力に大きな影響を与えることが課題となっている。リーク電流を削減する手段として、回路が動作していないスタンバイ状態において電源電圧を低下させる技術や、基板電圧を印加する技術が用いられている。また、スタンバイ状態において別の回路やメモリにデータを保持させることにより対象回路への電源供給を遮断する技術が用いられている。
【０００３】
図８は、スタンバイ状態において電源電圧を低下させる技術を用いた従来の半導体集積回路１０を示す。この半導体集積回路１０は、トランジスタで構成された回路本体１１と、ＮチャネルＭＯＳトランジスタＭＳ１と、 ダイオードＤＩ１とを備えている。アクティブ状態では、ＮチャネルＭＯＳトランジスタＭＳ１が導通状態になり、疑似電源線ＶＡと低電位電源線Ｖ１の電位が共通化され、回路本体１１は通常動作する。スタンバイ状態では、ＮチャネルＭＯＳトランジスタＭＳ１が非導通状態になり、ダイオードＤＩ１による電圧降下の分だけ疑似電源線ＶＡの電位が上昇するので、回路本体１１を流れるリーク電流を削減することができる。
【０００４】
なお、特許文献１には、高電位側疑似電源線と低電位側電源線に接続された論理回路群における貫通電流による消費電力を少なくするために、論理回路群への電源供給を遮断する際、上記疑似電源線の電位を急速に変化させることにより、論理回路群に含まれる論理ゲートの出力電位を早く確定させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−３２１６００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図９は、図８の半導体集積回路１０の制御信号線ＥＮ１の電位と、疑似電源線ＶＡの電位と、回路本体１１のリーク電流とを示す。半導体集積回路１０では、スタンバイ状態において制御信号線ＥＮ１の電位が低電位電源線Ｖ１の電位に低下すると、回路本体１１にリーク電流が流れて疑似電源線ＶＡに電荷が貯まり、回路本体１１のリーク電流とダイオードＤＩ１の電流とが等しくなるまで疑似電源線ＶＡの電位が上昇する。このとき、疑似電源線ＶＡの電位上昇に時間がかかり、その結果、回路本体１１のリーク電流が低減される時間が短くなり、消費電力削減効果が小さくなるという問題がある。
【０００７】
本発明は上記従来の問題点を解決するもので、スタンバイ状態で回路本体に供給される電源電圧を低下させる半導体集積回路において、回路本体のリーク電流を速やかに低減させることにより消費電力を削減することを目的とするものである。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明の一態様に係る半導体集積回路は、トランジスタを有する回路本体と、前記回路本体の第１の電源端に接続された疑似電源線と、前記疑似電源線に第１のスイッチを介して接続された第１の電源線と、前記回路本体の第２の電源端に接続された第２の電源線と、導通時に前記疑似電源線と第２の電源線との電位差を小さくするように、一端が前記疑似電源線に接続されるとともに他端が前記第１の電源線に接続されたダイオードと、一端が前記疑似電源線に接続されるとともに他端が前記第２の電源線に接続された第２のスイッチとを備えていることを特徴とする。
【０００９】
この態様によると、第１のスイッチを開いて回路本体へダイオードを介して電流供給する状態へと移行する際、第２のスイッチを閉じて疑似電源線と第２の電源線とを接続することにより、疑似電源線と第２の電源線との電位差を急速に低減させることができる。その結果、疑似電源線と第２の電源線とに接続された回路本体を流れるリーク電流を急速に低減させ、消費電力を削減できる。
【発明の効果】
【００１０】
本発明により、回路本体を流れるリーク電流を急速に低減させ、消費電力を削減できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態１に係る半導体集積回路の構成を示す回路図である。
【図２】本発明の実施形態１に係る回路本体がアクティブ状態からスタンバイ状態へ移行し再びアクティブ状態へ移行するまでにおける、制御信号線ＥＮ１、ＥＮ２の電位、疑似電源線ＶＡの電位、及び回路本体のリーク電流とＰチャネルＭＯＳトランジスタＭＳ２の電流との和を示すタイミングチャートである。
【図３】本発明の実施形態２に係る回路本体がアクティブ状態からスタンバイ状態へ移行し再びアクティブ状態へ移行するまでにおける、制御信号線ＥＮ１、ＥＮ２の電位、疑似電源線ＶＡの電位、及び回路本体のリーク電流とＰチャネルＭＯＳトランジスタＭＳ２の電流との和を示すタイミングチャートである。
【図４】本発明の実施形態３に係る半導体集積回路の構成を示す回路図である。
【図５】本発明の実施形態３に係る回路本体がアクティブ状態からスタンバイ状態へ移行し再びアクティブ状態へ移行するまでにおける、制御信号線ＥＮ１、ＥＮ２の電位、電位判定回路の出力電位、制御回路の出力電位、及び疑似電源線ＶＡの電位を示すタイミングチャートである。
【図６】本発明の実施形態４に係る半導体集積回路の構成を示す回路図である。
【図７】本発明の実施形態４に係る回路本体がアクティブ状態からスタンバイ状態へ移行し再びアクティブ状態へ移行するまでにおける、制御信号線ＥＮ１、ＥＮ２の電位、電位判定回路の出力電位、制御回路の出力電位、及び疑似電源線ＶＡの電位を示すタイミングチャートである。
【図８】従来の半導体集積回路の構成を示す回路図である。
【図９】従来の半導体集積回路における、制御信号線ＥＮ１の電位、疑似電源線ＶＡの電位、及び回路本体のリーク電流を示すタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について、図面を参照して説明する。
【００１３】
(実施形態１)
図１は、本発明の実施形態１に係る半導体集積回路１００を示す。
【００１４】
この半導体集積回路１００は、トランジスタで構成されている回路本体１０１を備え、この回路本体１０１は、高電位側の電源端１０１ａと低電位側の電源端１０１ｂとを備えている。低電位側の電源端１０１ｂには、疑似電源線ＶＡが接続され、この疑似電源線ＶＡには、スイッチとしてのＮチャネルＭＯＳトランジスタＭＳ１を介して低電位電源線Ｖ１が接続されている。ＮチャネルＭＯＳトランジスタＭＳ１のゲートには、制御信号線ＥＮ１が接続されている。この制御信号線ＥＮ１に送られる制御信号によって、ＮチャネルＭＯＳトランジスタＭＳ１の導通状態が制御される。
【００１５】
また、上記回路本体１０１の高電位側の電源端１０１ａには、高電位電源線Ｖ２が接続され、この高電位電源線Ｖ２及び上記疑似電源線ＶＡには、スイッチとしてのＰチャネルＭＯＳトランジスタＭＳ２が回路本体１０１と並列に接続されている。つまり、ＰチャネルＭＯＳトランジスタＭＳ２のドレイン（一端）が疑似電源線ＶＡに接続され、ＰチャネルＭＯＳトランジスタＭＳ２のソース（他端）が高電位電源線Ｖ２に接続されている。ＰチャネルＭＯＳトランジスタＭＳ２のゲートには制御信号線ＥＮ２が接続され、この制御信号線ＥＮ２に送られる制御信号によってＰチャネルＭＯＳトランジスタＭＳ２の導通状態が制御される。
【００１６】
低電位電源線Ｖ１及び上記疑似電源線ＶＡには、ダイオードＤＩ１が、導通時に疑似電源線ＶＡと高電位電源線Ｖ２との電位差を小さくするようにＮチャネルＭＯＳトランジスタＭＳ１と並列に接続されている。つまり、ダイオードＤＩ１の一端は、疑似電源線ＶＡに接続され、ダイオードＤＩ１の他端は、低電位電源線Ｖ１に接続されている。
【００１７】
回路本体１０１が所望の動作を行うアクティブ状態では、制御信号線ＥＮ１に送られる制御信号によって、ＮチャネルＭＯＳトランジスタＭＳ１が導通状態（閉じた状態）にされる。これにより、疑似電源線ＶＡの電位が低電位電源線Ｖ１の電位とほぼ等しくなり、回路本体１０１に電流が供給される。このときＰチャネルＭＯＳトランジスタＭＳ２は、制御信号線ＥＮ２に送られる制御信号によって非導通状態（開いた状態）にされる。
【００１８】
一方、回路本体１０１が動作を行わないスタンバイ状態では、制御信号線ＥＮ１に送られる制御信号によって、ＮチャネルＭＯＳトランジスタＭＳ１が非導通状態にされる（開かれる）。このとき、制御信号線ＥＮ２に送られる制御信号によって、ＰチャネルＭＯＳトランジスタＭＳ２が導通状態にされ（閉じられ）、疑似電源線ＶＡの電位が急速に上昇する。これにより、回路本体１０１のリーク電流とＰチャネルＭＯＳトランジスタＭＳ２を流れる電流によって疑似電源線ＶＡに電荷が貯まり、疑似電源線ＶＡの電位が上昇する。回路本体１０１のリーク電流とＰチャネルＭＯＳトランジスタＭＳ２を流れる電流の和が、ダイオードＤＩ１の電流と等しくなるまで疑似電源線ＶＡの電位は上昇する。このように疑似電源線ＶＡの電位が上昇して疑似電源線ＶＡと高電位電源線Ｖ２との電位差が小さくなるのに伴い、回路本体１０１のリーク電流が急速に低減される。
【００１９】
図２は、回路本体１０１がアクティブ状態からスタンバイ状態へ移行し再びアクティブ状態へ移行するまでにおける、制御信号線ＥＮ１、ＥＮ２の電位、疑似電源線ＶＡの電位、及び回路本体１０１のリーク電流とＰチャネルＭＯＳトランジスタＭＳ２の電流との和を示す。
【００２０】
アクティブ状態において、制御信号線ＥＮ１、ＥＮ２の電位は、高電位電源線Ｖ２の電位と等しくされている。アクティブ状態からスタンバイ状態に移行する際、制御信号線ＥＮ１の電位が低電位電源線Ｖ１の電位まで下げられ、ＮチャネルＭＯＳトランジスタＭＳ１が非導通状態にされる。これと同時に制御信号線ＥＮ２の電位が低電位電源線Ｖ１の電位まで下げられ、ＰチャネルＭＯＳトランジスタＭＳ２が導通することで、疑似電源線ＶＡの電位が急速に上昇する。疑似電源線ＶＡの電位の上昇に伴って、回路本体１０１のリーク電流とＰチャネルＭＯＳトランジスタＭＳ２の電流とが急速に低減する。疑似電源線ＶＡの電位上昇が短時間で済むことで、回路本体１０１のリーク電流が最低値に維持されている時間が長くなり、従来技術と比べて消費電力削減効果が大きくなる。
【００２１】
なお、ＮチャネルＭＯＳトランジスタＭＳ１やＰチャネルＭＯＳトランジスタＭＳ２以外のトランジスタをスイッチとして用いてもよい。
【００２２】
(実施形態２)
実施形態２に係る半導体集積回路１００は、アクティブ状態からスタンバイ状態に移行した後、最初にアクティブ状態に戻る前、すなわち最初にＮチャネルＭＯＳトランジスタＭＳ１が導通する前に、ＰチャネルＭＯＳトランジスタＭＳ２が非導通状態になる点で、実施形態１の半導体集積回路１００と異なっている。その他の構成は、実施形態１の半導体集積回路１００と同じである。
【００２３】
図３は、回路本体１０１がアクティブ状態からスタンバイ状態へ移行し再びアクティブ状態へ移行するまでにおける、制御信号線ＥＮ１、ＥＮ２の電位、疑似電源線ＶＡの電位、及び回路本体１０１のリーク電流とＰチャネルＭＯＳトランジスタＭＳ２の電流との和を示す。
【００２４】
アクティブ状態において、制御信号線ＥＮ１、ＥＮ２の電位が高電位電源線Ｖ２の電位と等しくされている。スタンバイ状態に移行する際には、制御信号線ＥＮ１の電位が低電位電源線Ｖ１の電位まで下げられ、ＮチャネルＭＯＳトランジスタＭＳ１が非導通状態になる。これと同時に制御信号線ＥＮ２の電位が低電位電源線Ｖ１の電位まで下げられ、ＰチャネルＭＯＳトランジスタＭＳ２が導通することで、疑似電源線ＶＡの電位が急速に上昇する。所定の時間が経過すると、制御信号線ＥＮ２の電位が再び高電位電源線Ｖ２の電位まで上げられ、ＰチャネルＭＯＳトランジスタＭＳ２は非導通状態になり、疑似電源線ＶＡの電位は緩やかに上昇して飽和する。これにより、回路本体１０１のリーク電流を急速に低減した上で、ＰチャネルＭＯＳトランジスタＭＳ２の電流も低減できる。また、疑似電源線ＶＡの電位を上昇させすぎることなく飽和させることで、回路本体１０１が保持している信号状態の消失を防ぐことができる。
【００２５】
（実施形態３）
図４は、本発明の実施形態３に係る半導体集積回路３００を示す。
【００２６】
半導体集積回路３００は、実施形態１の半導体集積回路１００の構成に加えて、電位判定回路３０１と、制御回路３０２とを備えている。
【００２７】
電位判定回路３０１は、疑似電源線ＶＡと、基準電位電源線ＶＲＥＦとに接続された電位比較器であり、疑似電源線ＶＡの電位が基準電位電源線ＶＲＥＦの電位に達しているか否かを判定する。電位判定回路３０１は、疑似電源線ＶＡの電位が基準電位電源線ＶＲＥＦの電位に達しているときには高電位電源線Ｖ２の電位（ハイレベル）となる一方、疑似電源線ＶＡの電位が基準電位電源線ＶＲＥＦの電位に達していないときには低電位電源線Ｖ１の電位（ローレベル）となる判定信号を出力する。
【００２８】
制御回路３０２は、制御信号線ＥＮ２の信号（制御信号線ＥＮ１の電位と等しいレベルの信号）と、電位判定回路３０１により出力された判定信号との論理和を出力するＯＲ回路（論理回路）であり、疑似電源線ＶＡの電位が基準電位電源線ＶＲＥＦの電位に達しているときに、ＰチャネルＭＯＳトランジスタＭＳ２を非導通状態（開いた状態）にする。
【００２９】
その他の構成は、実施形態１の半導体集積回路１００と同じである。
【００３０】
図５は、回路本体１０１がアクティブ状態からスタンバイ状態へ移行し再びアクティブ状態へ移行するまでにおける、制御信号線ＥＮ１、ＥＮ２の電位、電位判定回路３０１の出力電位、制御回路３０２の出力電位、及び疑似電源線ＶＡの電位を示す。
【００３１】
アクティブ状態において、制御信号線ＥＮ１、ＥＮ２の電位が高電位電源線Ｖ２の電位と等しくされている。したがって、制御回路３０２の出力電位は、高電位電源線Ｖ２の電位となる。このとき、疑似電源線ＶＡの電位が低電位電源線Ｖ１の電位とほぼ等しくなり、基準電位電源線ＶＲＥＦの電位より低い。したがって、電位判定回路３０１の出力電位は、低電位電源線Ｖ１の電位となる。
【００３２】
スタンバイ状態に移行する際には、制御信号線ＥＮ１の電位が低電位電源線Ｖ１の電位まで下げられ、ＮチャネルＭＯＳトランジスタＭＳ１が非導通状態になる。これと同時に、制御信号線ＥＮ２の電位が低電位電源線Ｖ１の電位まで下げられ、制御回路３０２の出力電位が低電位電源線Ｖ１の電位となる。これにより、ＰチャネルＭＯＳトランジスタＭＳ２が導通し、疑似電源線ＶＡの電位が急速に上昇する。そして、疑似電源線ＶＡの電位が基準電位電源線ＶＲＥＦの電位に達すると、電位判定回路３０１の出力電位が高電位電源線Ｖ２の電位となり、制御回路３０２の出力電位が高電位電源線Ｖ２の電位となる。これにより、ＰチャネルＭＯＳトランジスタＭＳ２が非導通状態になり、疑似電源線ＶＡの電位の上昇が緩やかになる。その後、疑似電源線ＶＡの電位が飽和する。これら一連の動作により、スタンバイ状態において回路本体のリーク電流を急速に低減した上で、ＰチャネルＭＯＳトランジスタＭＳ２の電流も低減できる。また、疑似電源線ＶＡの電位を基準電位電源線ＶＲＥＦの電位から上昇させすぎることなく飽和させることで、回路本体が保持している信号状態の消失を防ぐことができる。
【００３３】
（実施形態４）
図６は、本発明の実施形態４に係る半導体集積回路４００を示す。
【００３４】
半導体集積回路４００は、電位判定回路３０１に代えて電位判定回路４０１を備えているとともに、制御回路３０２に代えて制御回路４０２を備えている点で実施形態３の半導体集積回路３００と異なっている。
【００３５】
電位判定回路４０１は、疑似電源線ＶＡと、基準電位電源線ＶＲＥＦとに接続された電位比較器であり、疑似電源線ＶＡの電位が基準電位電源線ＶＲＥＦの電位に達しているか否かを判定する。電位判定回路４０１は、疑似電源線ＶＡの電位が基準電位電源線ＶＲＥＦの電位に達しているときには低電位電源線Ｖ１の電位（ローレベル）となる一方、疑似電源線ＶＡの電位が基準電位電源線ＶＲＥＦの電位に達していないときには高電位電源線Ｖ２の電位（ハイレベル）となる判定信号を出力する。
【００３６】
制御回路４０２は、制御信号線ＥＮ２の信号（制御信号線ＥＮ１の電位と反対のレベルの信号）と、電位判定回路４０１により出力された判定信号との否定論理積を出力するＮＡＮＤ回路（論理回路）であり、疑似電源線ＶＡの電位が基準電位電源線ＶＲＥＦの電位に達しているときに、ＰチャネルＭＯＳトランジスタＭＳ２を非導通状態（開いた状態）にする。
【００３７】
図７は、回路本体１０１がアクティブ状態からスタンバイ状態へ移行し再びアクティブ状態へ移行するまでにおける、制御信号線ＥＮ１、ＥＮ２の電位、電位判定回路４０１の出力電位、制御回路４０２の出力電位、及び疑似電源線ＶＡの電位を示す。
【００３８】
アクティブ状態において、制御信号線ＥＮ１の電位が高電位電源線Ｖ２の電位と等しくされ、制御信号線ＥＮ２の電位が低電位電源線Ｖ１の電位と等しくされている。このとき、疑似電源線ＶＡの電位が低電位電源線Ｖ１の電位とほぼ等しく、基準電位電源線ＶＲＥＦの電位より低いことから、電位判定回路４０１の出力電位は高電位電源線Ｖ２の電位となる。これにより、制御回路４０２の出力電位は高電位電源線Ｖ２の電位となる。
【００３９】
スタンバイ状態に移行する際には、制御信号線ＥＮ１の電位が低電位電源線Ｖ１の電位まで下げられ、ＮチャネルＭＯＳトランジスタＭＳ１が非導通状態になる。これと同時に制御信号線ＥＮ２の電位が高電位電源線Ｖ２の電位まで上げられ、制御回路４０２の出力電位が低電位電源線Ｖ１の電位となる。これにより、ＰチャネルＭＯＳトランジスタＭＳ２が導通することで、疑似電源線ＶＡの電位が急速に上昇する。疑似電源線ＶＡの電位が基準電位電源線ＶＲＥＦの電位に達すると、電位判定回路４０１の出力電位が低電位電源線Ｖ１の電位となり、制御回路４０２の出力電位が高電位電源線Ｖ２の電位となる。これにより、ＰチャネルＭＯＳトランジスタＭＳ２は非導通状態になり、疑似電源線ＶＡの電位は緩やかに上昇し飽和する。これら一連の動作により、スタンバイ状態において回路本体１０１のリーク電流を急速に低減した上で、ＰチャネルＭＯＳトランジスタＭＳ２の電流も低減できる。また、疑似電源線ＶＡの電位を基準電位電源線ＶＲＥＦの電位から上昇させすぎることなく飽和させることで、回路本体１０１が保持している信号状態の消失を防ぐことができる。
【００４０】
なお、上記実施形態３，４では、電位判定回路３０１，４０１として、電位比較器を用いたが、疑似電源線ＶＡの電位が所定の電位に達しているか否かを判定する回路であれば、他の構成の回路を用いてもよい。
【００４１】
また、上記実施形態３，４では、制御回路３０２，４０２として、ＯＲ回路、ＮＡＮＤ回路を用いたが、疑似電源線ＶＡの電位が基準電位電源線ＶＲＥＦの電位に達しているときに、ＰチャネルＭＯＳトランジスタＭＳ２を非導通状態（開いた状態）にする回路であれば、他の構成の回路を用いてもよい。
【００４２】
また、上記実施形態１〜４において、回路本体１０１の高電位側に疑似電源線を設け、ダイオードを、導通時に疑似電源線と低電位電源線との電位差を小さくするように疑似電源線と高電位電源線との間に接続してもよい。
【産業上の利用可能性】
【００４３】
本発明に係る半導体集積回路は、動作停止時の消費電力を削減する技術として有用である。
【符号の説明】
【００４４】
１００，３００，４００      半導体集積回路
１０１      回路本体
１０１ａ    高電位側の電源端
１０１ｂ    低電位側の電源端
３０１，４０１      電位判定回路
３０２，４０２      制御回路
Ｖ１        低電位電源線（第１の電源線）
Ｖ２        高電位電源線（第２の電源線）
ＶＡ        疑似電源線 
ＭＳ１      ＮチャネルＭＯＳトランジスタ（第１のスイッチ）
ＭＳ２      ＰチャネルＭＯＳトランジスタ（第２のスイッチ）
ＤＩ１      ダイオード
【図１】
2011182056.tif 000003
【図２】
2011182056.tif 000004
【図３】
2011182056.tif 000005
【図４】
2011182056.tif 000006
【図５】
2011182056.tif 000007
【図６】
2011182056.tif 000008
【図７】
2011182056.tif 000009
【図８】
2011182056.tif 000010
【図９】
2011182056.tif 000011