(57)【要約】【課題】本発明は、電子機器に搭載され、何らかの信号処理の対象となる信号の振幅を規定のしきい値以下に制限する振幅制限装置に関し、構成が複雑化することなく、入力信号の振幅制限を高い精度で安定的に実現できる振幅制限装置を提供することを目的とする。【解決手段】入力信号のレートが高く変換された後に帯域制限が施されて生成された高レート信号の瞬時値と既定のしきい値との差を示し、かつ前記入力信号とレートが等しい振幅制限準備信号を生成する振幅制限準備信号生成手段と、前記入力信号と前記振幅制限準備信号との差を求める尖頭値切詰手段とを備える。【選択図】図１
2011166281.tif 000002
【特許請求の範囲】
【請求項１】
入力信号のレートが高く変換された後に帯域制限が施されて生成された高レート信号の瞬時値と既定のしきい値との差を示し、かつ前記入力信号とレートが等しい振幅制限準備信号を生成する振幅制限準備信号生成手段と、
前記入力信号と前記振幅制限準備信号との差を求める尖頭値切詰手段と
を備えたことを特徴とする振幅制限装置。
【請求項２】
入力信号のレートが高く変換された後に帯域制限が施されて生成された高レート信号の瞬時値が既定のしきい値を超える時点と、前記時点における前記瞬時値と前記しきい値との差を求める信号処理手段と、
前記時点における前記差に対するインパルス応答の列として前記入力信号とレートが等しい振幅制限準備信号を生成する振幅制限準備信号生成手段と、
前記入力信号と前記振幅制限準備信号との差を求める尖頭値切詰手段と
を備えたことを特徴とする振幅制限装置。
【請求項３】
入力信号のレートが高く変換された後に帯域制限が施されて生成された高レート信号の瞬時値の第一のしきい値に対する超過分と、前記第一のしきい値未満の第二のしきい値に対する前記瞬時値の不足分とを示し、かつ前記入力信号とレートが等しい振幅制限準備信号を生成する振幅制限準備信号生成手段と、
前記入力信号と前記振幅制限準備信号との差を求める尖頭値切詰手段と
を備えたことを特徴とする振幅制限装置。
【請求項４】
入力信号のレートが高く変換された後に帯域制限が施されて生成された高レート信号の瞬時値が第一のしきい値を超える超過時点と、前記第一のしきい値未満の第二のしきい値を前記瞬時値が下回る不足時点と、前記超過時点における前記瞬時値の前記第一のしきい値に対する超過分と、前記不足時点における前記瞬時値の前記第二のしきい値に対する不足分とを求める信号処理手段と、
前記超過時点における前記超過分と、前記不足時点における前記不足時点とに対するインパルス応答の列として前記入力信号とレートが等しい振幅制限準備信号を生成する振幅制限準備信号生成手段と、
前記入力信号と前記振幅制限準備信号との差を求める尖頭値切詰手段と
を備えたことを特徴とする振幅制限装置。
【請求項５】
請求項１ないし請求項４の何れか１項に記載の振幅制限装置において、
前記尖頭値切詰手段は、
前記入力信号と前記振幅制限準備信号との間における遅延の誤差を圧縮して前記入力信号と振幅制限準備信号との差を求める
ことを特徴とする振幅制限装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に搭載され、何らかの信号処理の対象となる信号の振幅を規定のしきい値以下に制限する振幅制限装置に関する。
【背景技術】
【０００２】
近年のアンプ製品において、高効率化への課題が重要となっている。
高効率アンプを設計するためには、バックオフを可能な限り小さく設定することが要求されるが、広い変調帯域の信号を取り扱う場合においてバックオフを小さくすると、多くの非線形歪が生じてしまう。その非線形歪によるスプリアスが隣接のチャネルの妨害波となるため、仕様の多くは非線形歪の量が厳しく制限されている。
このバックオフと非線形歪との両方を考慮するためのひとつとして、後述する特許文献１に示すように、振幅制限処理を行い、波高率を小さくすることで線形領域を確保する機能を持つインターポレータがある。このようなインターポレータは、入力信号のレートをアップサンプリング処理により高くした後、帯域制限フィルタ等の濾波処理により発生した折り返しノイズを低減させる処理（以下、「インターポレーション」という。）を行う。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３４３９６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このようなインターポレータでは、振幅制限した信号をインターポレーションするため、隣接のチャネルに妨害波を発生させず振幅制限が可能であるが、一度制限した振幅がインターポレーションにより再び大きくなる問題があり、希望する振幅に制限するためには、インターポレーション前に本来必要とする振幅よりも多めに振幅制限する必要があった。
【０００５】
本発明は、従来例に比べて構成が複雑化することなく、入力信号の振幅制限を高い精度で安定的に実現できる振幅制限装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明では、振幅制限準備信号生成手段は、入力信号のレートが高く変換された後に帯域制限が施されて生成された高レート信号の瞬時値と既定のしきい値との差を示し、かつ前記入力信号とレートが等しい振幅制限準備信号を生成する。尖頭値切詰手段は、前記入力信号と前記振幅制限準備信号との差を求める。
【０００７】
上記高レート信号の波高率は、既述のレートの変換と帯域制限とのいずれもが施されない入力信号の波高率以上となるので、その高レート信号の瞬時値の列には、入力信号の瞬時値の列に含まれていなかった尖頭値が予測値として補間され、かつ含まれる。さらに、振幅制限準備信号の瞬時値は、このような高レート信号の瞬時値のしきい値に対する超過分の列として得られる。したがって、尖頭値切詰手段によって求められる差は、入力信号の振幅が上記しきい値で制限され、かつレートがその入力信号のレートに等しい瞬時値の列となる。
【０００８】
請求項２に記載の発明では、信号処理手段は、入力信号のレートが高く変換された後に帯域制限が施されて生成された高レート信号の瞬時値が既定のしきい値を超える時点と、前記時点における前記瞬時値と前記しきい値との差を求める。振幅制限準備信号生成手段は、前記時点における前記差に対するインパルス応答の列として前記入力信号とレートが等しい振幅制限準備信号を生成する。尖頭値切詰手段は、前記入力信号と前記振幅制限準備信号との差を求める。
【０００９】
上記高レート信号の瞬時値の列には、請求項１に記載の発明と同様に、入力信号の瞬時値の列に含まれていなかった尖頭値の予測値として補間され、かつ含まれる。さらに、振幅制限準備信号である既述のインパルス応答の列は、このような高レート信号の瞬時値がしきい値を超える時点における高レート信号の瞬時値とそのしきい値に対する超過分とに基づいて求められる。すなわち、上記高レート信号の瞬時値の上記しきい値に対する超過分の列として得られるので、尖頭値切詰手段によって求められる差は、請求項１に記載の発明と同様に、入力信号の振幅が上記しきい値で制限され、かつレートがその入力信号のレートに等しい瞬時値の列となる。
【００１０】
また、このような振幅の制限のために予測され、かつ補間される信号入力の瞬時値の尖頭値は、既述のインパルス応答の列を得るために行われる所望の濾波処理の下で得られる。
【００１１】
請求項３に記載の発明では、振幅制限準備信号生成手段は、入力信号のレートが高く変換された後に帯域制限が施されて生成された高レート信号の瞬時値の第一のしきい値に対する超過分と、前記第一のしきい値未満の第二のしきい値に対する前記瞬時値の不足分とを示し、かつ前記入力信号とレートが等しい振幅制限準備信号を生成する。尖頭値切詰手段は、前記入力信号と前記振幅制限準備信号との差を求める。
【００１２】
このような差を求める処理は、入力信号の瞬時値が予め非線形領域で制限されない場合であっても、上記第一のしきい値に対するこのような瞬時値の超過分と、上記第二のしきい値に対する瞬時値の不足分とを抑圧する処理として、請求項１に記載の発明と同様に行われる。
【００１３】
請求項４に記載の発明では、信号処理手段は、入力信号のレートが高く変換された後に帯域制限が施されて生成された高レート信号の瞬時値が第一のしきい値を超える超過時点と、前記第一のしきい値未満の第二のしきい値を前記瞬時値が下回る不足時点と、前記超過時点における前記瞬時値の前記第一のしきい値に対する超過分と、前記不足時点における前記瞬時値の前記第二のしきい値に対する不足分とを求める。振幅制限準備信号生成手段は、前記超過時点における前記超過分と、前記不足時点における前記不足時点とに対するインパルス応答の列として前記入力信号とレートが等しい振幅制限準備信号を生成する。尖頭値切詰手段は、前記入力信号と前記振幅制限準備信号との差を求める。
【００１４】
このような差を求める処理は、入力信号の瞬時値が予め非線形領域で制限されない場合であっても、上記第一のしきい値に対するこのような瞬時値の超過分と、上記第二のしきい値に対する瞬時値の不足分とを抑圧する処理として、請求項２に記載の発明と同様に行われる。
【００１５】
請求項５に記載の発明では、請求項１ないし請求項４の何れか１項に記載の振幅制限準備信号において、前記尖頭値切詰手段は、前記入力信号と前記振幅制限準備信号との間における遅延を圧縮して前記入力信号と振幅制限準備信号との差を求める。
【００１６】
すなわち、入力信号の振幅がしきい値以下に制限される処理は、請求項１、２に記載の振幅制限準備信号生成手段の応答時間あるいは伝播所要時間、あるいは請求項３、４に記載の信号処理手段および振幅制限準備信号生成手段の応答時間あるいは伝播所要時間が、高レート信号のレートにおいて許容されない程度に大きな偏差や変動が伴い、あるいは長い場合であっても、精度よく安定に行われる。
【発明の効果】
【００１７】
本発明によれば、入力信号に含まれていなかった瞬時値の尖頭値とその瞬時値の時間軸上における時点がレート変換の過程で補間された後、個々の瞬時値は、既定のしきい値以下の値に精度よく制限され、あるいは既述の第一のしきい値以下であって第二のしきい値以上の値に精度よく制限される。
【００１８】
また、本発明によれば、入力信号の多様な振幅分布やレートに対する柔軟な適応が可能となる。
【００１９】
さらに、本発明によれば、請求項１または請求項２に記載の振幅制限準備信号生成手段の特性や性能に、あるいは請求項３または請求項４に記載の信号処理手段および振幅制限準備信号生成手段の特性や性能に対する柔軟な適合と、振幅制限の制度の向上とが可能となる。
【００２０】
したがって、本発明が適用された装置やシステムでは、多様な属性を有する信号に対する所望のレートにおける信号処理が可能となり、総合的な信頼性や性能が高められる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施例１に係る振幅制限装置のブロック図である。
【図２】本発明の実施例２に係る振幅制限装置のブロック図である。
【図３】本発明の実施例２におけるピーク検出の処理を説明する図である。
【図４】本発明の実施例２におけるＬＵＴの一例を示す図である。
【図５】本発明の実施例２において振幅制限機能が行われない場合のインターポレーション処理後の振幅を表す図である。
【００２２】
【図６】本発明の実施例２における入力信号のスペクトラム特性を表す図である。
【図７】本発明の実施例２によって行われるインターポレーション処理の結果の振幅を表す図である。
【図８】従来例のインターポレーション処理の結果の振幅を表す図である。
【発明を実施するための形態】
【実施例１】
【００２３】
以下、本発明の実施例１について説明する。
図１は、本発明の実施例１に係る振幅制限装置のブロック図である。
【００２４】
図において、入力信号は２つに分岐される。第一の分岐はレート変換回路１０の入力に接続され、そのレート変換回路１０の出力は、縦続接続された帯域制限回路２０、しきい値判定回路３０および振幅制限準備信号生成回路４０を介して差分回路６０の一方の入力に接続される。また、第二の分岐は差分回路５０の他方の入力に接続され、その差分回路５０の出力には出力信号が得られる。
【００２５】
以下、図１を参照して本実施形態の動作を説明する。
レート変換回路１０は、既述の入力信号であるディジタル信号で示される瞬時値の列を取り込み、そのディジタル信号のレート（以下、「低レート」という。）のＮ（例えば「３２」）倍のレートのクロックでサンプリングすることにより、Ｎ倍レート（以下、「高レート」という。）の信号（以下、「高レート信号」という。）を生成する。帯域制限回路２０は、このような高レート信号に濾波処理を施すことで、希望帯域外の信号成分を減衰させて出力する。
【００２６】
この濾波処理を実現する帯域制限回路２０の通過域は、入力信号の占有帯域とほぼ同じに予め設定される。したがって、瞬時値は、入力信号の瞬時値とほとんど変わらないが、高レートに変換された後に行われる上記濾波処理の過程で補間された信号（以下、「補間信号」という。）の瞬時値が大きく増減し、入力信号には存在しなかった新たな値となる。また、このような新たな値の瞬時値は、入力信号の振幅を超える場合もある。
【００２７】
しきい値判定回路３０は、このような新たな瞬時値を含む補間信号の瞬時値を測定し、既定のしきい値ＴＨとの差に相当する「しきい値超過分」の列として差信号を出力する。振幅制限準備信号生成回路４０は、その差信号を高レートで受け取り、低レートの１サンプリングタイミング間隔分のしきい値超過分を記憶し、このようにして記憶された信号の中で最も振幅が大きいしきい値超過分（以下、「最大超過信号」という。）を選び出し出力する。尖頭値切詰手段は、最大超過信号と、入力信号との差分をとる。
【００２８】
すなわち、インターポレーション処理の下で得られる信号の瞬時値が事前にレート変換回路１０と帯域制限回路２０によって予測され、新たに出現する瞬時値を含んだ信号に対して振幅制限が施される。また、低レートのサンプルタイミングで振幅制限値が調整されるため、従来の方法のように振幅制限値を大きめに調整されなくても、信号品質が高められ、かつ高く維持される。
【実施例２】
【００２９】
続いて、本発明の実施例２について説明する。
図２は、本発明の実施例２に係る振幅制限装置のブロックである。
【００３０】
図において、入力信号は２つに分岐される。第一の分岐は、縦続接続されたレート変換回路１０、補間フィルタ回路２０ａおよびしきい値判定回路３０を介して尖頭値検出回路７０の入力に接続される。尖頭値検出回路７０の一方の出力は、ＬＵＴ回路７０を介して畳込み演算回路９０の一方の入力に接続される。先頭値検出回路７０の他方の出力は畳込み演算回路９０の他方の入力に接続され、その畳み込み演算回路９０の出力は、差分回路１００の一方の入力に接続される。また、第二の分岐はタイミング調整回路１１０を介して、差分回路１００の他方の入力に接続され、その差分回路１００の出力には出力信号が得られる。
【００３１】
図３は、本実施形態の実施例２におけるピーク検出の処理を説明する図である。
図４は、本実施形態の実施例２におけるＬＵＴの一例を示す図である。
以下、図２、図３および図４を参照して本実施形態の動作を説明する。
【００３２】
本実施例では、図１に示す帯域制限回路２０と、その帯域制限回路２０に代わる補間フィルタ回路２０ａとの機能が基本的に同じである。すなわち、しきい値判定回路３０までの動作については、実施例１と同様であるので、ここでは説明を省略する。先頭値検出回路７０は、しきい値判定回路３０によって出力された差信号（しきい値超過分の列）が上に凸となる尖頭の時点（以下、「ピークタイミング」という。）を監視し、そのピークタイミングにおける差信号の尖頭値（以下、「超過ピーク」という。）を選出して出力する。
【００３３】
ここで、「ピークタイミング」の説明をする。
レート変換回路１０にて低レート信号からＮ倍の高レート信号に変換された信号は、既述の補間によりサンプルポイントがＮ倍に増える。したがって、高レートのサンプリングタイミングには、低レートの隣接するサンプリングタイミング間に、低レートでのサンプルタイミングを基点とするＮ個の細かなタイミングが含まれる。以下、このようなＮ個のタイミングには、時系列の順に付与される連続番号ｎ（０≦ｎ≦（Ｎ−１))を付与することとする。
【００３４】
入力信号がインターポレーション処理された後には、尖頭値検出回路７０は、後述するように超過ピークとピークタイミングとを検出する。
【００３５】
入力信号は、図３に太線の矢印で示される瞬時値の列として与えられる。なお、図３における表記は、以下の通りである。
(1) 横軸は時系列の順のサンプリングタイミングを示す。
(2) 縦軸は各サンプリングタイミングにおける該当する信号の瞬時値を示す。
【００３６】
(3) 矢印の高さは、各サンプリングタイミングにおける瞬時値を示す。
(4) 上記太線の矢印以外の矢印は、補間フィルタ回路２０ａの出力に得られる瞬時値の列を示す。
【００３７】
(5) 横軸に平行に引かれた直線は、しきい値判定回路３０で使用される既述のしきい値を示す。
(6) 「超過ピーク１」〜「超過ピーク４」と表記された信号は、尖頭値検出回路４０によって検出される超過ピークである。
(7) 各矢印の始点に対応する横軸の下部に記載された数値は、ピークタイミングに付与された連続番号である。
【００３８】
図３には、尖頭値検出回路７０が検出した尖頭値が４つ示されている。また、図３では、先頭値検出回路７０が出力する２種類の信号から得られる「ピークタイミング」は、同図の最も左側のサンプリングタイミングから順に対応する既述の連続番号の列（０，１，３，０）で示される。さらに、図３では、先頭値検出回路７０が出力する２種類の信号から得られる「超過ピーク」は、同図の最も左側のサンプリングタイミングから順に（「超過ピーク１」、「超過ピーク２」、「超過ピーク３」、「超過ピーク４」）と示される。
【００３９】
また、ＬＵＴ回路５０は、図４に示すように、既述のピークタイミングｎ（＝「０」〜（Ｎ−１))にそれぞれ対応したインパルス系列が予めテーブルとして有する。このようなＬＵＴ回路５０は、これらのインパルス系列の内、入力信号に応じて尖頭値検出回路４０からの出力されるピークタイミングに対応した特定のインパルス系列を先頭の０番目から末尾の（Ｔ−１）番まで順次低レートにて読み出して出力する。
【００４０】
このようなインパルス系列は、畳込み演算回路６０において行われる畳み込み演算の過程で適用される異なるＮ種類の遅延量に個別に対応したインパルス系列である。
【００４１】
したがって、畳込み演算回路６０が行う畳み込み演算の結果として得られる信号は、低レートの信号においても高レートの精度で遅延量が調整された信号となる。
また、畳込み演算回路６０は、先頭値検出回路４０のもう一方の出力信号である超過ピークを畳込み演算の引数の系列として用いることにより、最適な振幅を持つ振幅制限準備信号を算出する。
【００４２】
一方、タイミング調整回路１１０は、レート変換回路１０、補間フィルタ回路２０ａ、しきい値判定回路３０、先頭値検出回路７０およびＬＵＴ回路８０を介して畳み込み演算回路９０の出力に至る伝搬所要時間（各段で行われる処理の演算所要時間を含む。）τに等しい遅延を既述の入力信号（ディジタル信号）に与える。
【００４３】
差分回路５０は、このような遅延が与えられた入力信号と、上記振幅制限準備信号との差分をとることにより、精度の高い振幅制限された信号を生成する。
【００４４】
例えば、本実施例が適用されることにより、入力信号であるＯＦＤＭ信号に４（＝Ｎ）倍の高レートによるインターポレーションが施されて得られる出力信号をシミュレーションにより評価すると、以下の通りとなる。ここに、上記ＯＦＤＭ信号のアナログ領域における占有帯域幅は１８．０５ＭＨｚであり、このＯＦＤＭ信号のシンボルレートは、３０．７２ＭＨｚとする。
【００４５】
(1) まず、振幅制限処理が一切施されることなく、４倍のインターポレーションのみが施された場合には、図５に示す出力信号が得られる。
(2) このような出力信号は、図６に示すように広帯域の周波数スペクトラムを有するため、高い波高率を有する。
【００４６】
(3) 従来例の振幅制限（本実施例と同様のパラメータが適用される。）の下で得られる出力信号の振幅（瞬時値の二乗和平均で正規化された値で示される。）は、図７に示すように、瞬時値が７ｄＢを中心に大きくばらつく。
(4) しかし、本実施例に係る振幅制限装置によって得られる出力信号の振幅（瞬時値の二乗和平均で正規化された値で示される。）は、図８に示すように７ｄＢ付近に精度よく安定に制限される。
【００４７】
なお、本実施例では、ピークタイミングを入力とし、その入力に応じたインパルス系列を出力するためにＬＵＴ回路８０が備えられている。
しかし、このようなピークタイミングに応じたインパルス系列Ｓ(t) は、例えば、下式に示す数値演算により適宜生成されてもよい。
Ｓ(t) ＝sin((ｔ−Ｎ／２＋ｎ／Ｎ)・π)／((ｔ−Ｎ／２＋ｎ／Ｎ）・π)
ここに、ｎは既述の連続番号ｎに等しく、Ｎは「高レート」と「低レート」との比Ｎである。また、ｔは、上記インパルス系列Ｓ(t) のサンプルタイミングを意味する。
【００４８】
また、本実施例では、既述の伝搬所要時間τに等しい遅延を圧縮するためにタイミング調整回路１１０が備えられている。
しかし、このような伝搬所要時間τが無視できるほど小さい場合には、タイミング調整回路１１０は設けられなくてもよい。
【００４９】
また、本実施例では、「高レート」と「低レート」との比Ｎが「４」に設定されているが、このような比Ｎは「２」以上の所望の整数に設定可能である。
【００５０】
さらに、本実施例では、既述のしきい値超過分の内、上に凸となる超過ピークとその時点であるピークタイミングとが検出されているが、このような超過ピークは必ずしも検出されなくてもよい。
【００５１】
また、本実施例では、畳込み演算回路９０によって畳込み演算が行われているが、このような畳み込み演算は、所望の応答性および精度で達成されるならば、如何なる構成のハードウェア、あるいはソフトウェアで実現されてもよく、さらに、ハードウェアとソフトウェアとの組み合わせにより実現されてもよい。
【００５２】
さらに、上述した各実施例において帯域制限回路２０、補間フィルタ回路２０ａによって行われる濾波処理および濾波特性は、既述の補間信号が所望の精度で得られるならば、如何なるものであってもよい。
【００５３】
また、上述した各実施例では、入力信号と、各段の出力に得られる信号の瞬時値は、図３に示すように正数のみとなっている。
しかし、本発明は、入力信号の瞬時値が正負の値をとり（得る）場合、あるいは予め非線形に制限され（例えば、クリップやリミッタ等の非線形処理が施され）ていない瞬時値の列として入力信号が与えられる場合には、その瞬時値の値域に設定された２つの異なるしきい値で挟まれた部分値域の範囲に瞬時値を制限する振幅制限にも、同様に適用可能である。
さらに、本発明は、互いに直交し、あるいは相関性が低い複数の信号に個別に施されるべき振幅制限にも個別に並行して適用可能である。
【００５４】
また、本発明は、上述した実施形態に限定されず、本発明の範囲において多様な実施形態の構成が可能であり、構成要素の全てまたは一部にいかなる改良が施されてもよい。
【符号の説明】
【００５５】
１０  レート変換回路
２０  帯域制限回路
２０ａ  補間フィルタ回路
３０  しきい値検出回路
４０  振幅制限準備信号生成回路
５０，１００  差分回路
７０  先頭値検出回路
８０  ＬＵＴ回路
９０  畳み込み演算回路
１１０  タイミング調整回路
【図１】
2011166281.tif 000003
【図２】
2011166281.tif 000004
【図３】
2011166281.tif 000005
【図４】
2011166281.tif 000006
【図５】
2011166281.tif 000007
【図６】
2011166281.tif 000008
【図７】
2011166281.tif 000009
【図８】
2011166281.tif 000010