(57)【要約】【課題】出力電流吸込み時における消費電流の増加を抑え、かつ過渡応答時のクロスオーバー歪を改善した出力回路を提供する。【解決手段】ＮチャネルＭＯＳトランジスタＭ１、Ｍ２，Ｍ６と、ＰチャネルＭＯＳトランジスタＭ３，Ｍ４，Ｍ５を備える出力回路において、ドレインがトランジスタＭ３のドレインに接続され、ソースがトランジスタＭ１のドレインに接続されたＮチャネルＭＯＳトランジスタＭ７と、ゲートがトランジスタＭ５のゲートに接続され、ソースが正電源端子＋Ｖに接続されたＰチャネルＭＯＳトランジスタＭ８と、ゲートがトランジスタＭ７のゲートに接続され、ドレインがトランジスタＭ８のドレインに接続され、且つゲートとドレインが共通接続されたＮチャネルＭＯＳトランジスタＭ９と、トランジスタＭ９のソースと負電源端子−Ｖとの間に接続した電流源Ｉ１と、を設けた。【選択図】図１
2011061566.tif 000002
【特許請求の範囲】
【請求項１】
ゲートが第１の入力端子に接続され、ソースが第１の電源端子に接続された第１の導電型の第１のＭＯＳトランジスタと、ゲートが第２の入力端子に接続され、ソースが前記第１の電源端子に接続された第１の導電型の第２のＭＯＳトランジスタと、ゲートとドレインが共通接続され、ソースが第２の電源端子に接続された第２の導電型の第３のＭＯＳトランジスタと、ゲートが前記第３のＭＯＳトランジスタのゲートに接続され、ソースが前記第２の電源端子に接続され、ドレインが前記第２のＭＯＳトランジスタのドレインに接続された第２の導電型の第４のＭＯＳトランジスタと、ゲートが前記第４のＭＯＳトランジスタのドレインに接続され、ソースが前記第２の電源端子に接続され、ドレインが出力端子に接続された第２の導電型の第５のＭＯＳトランジスタと、ゲートが前記第１の入力端子に接続され、ソースが前記第１の電源端子に接続され、ドレインが前記出力端子に接続された第１の導電型の第６のＭＯＳトランジスタとを備える出力回路において、
ドレインが前記第３のＭＯＳトランジスタのドレインに接続され、ソースが前記１のＭＯＳトランジスタのドレインに接続された第１の導電型の第７のＭＯＳトランジスタと、
ゲートが前記第５のＭＯＳトランジスタのゲートに接続され、ソースが前記第２の電源端子に接続された第２の導電型の第８のＭＯＳトランジスタと、
ゲートが前記第７のＭＯＳトランジスタのゲートに接続され、ドレインが前記第８のＭＯＳトランジスタのドレインに接続され、且つゲートとドレインが共通接続された第１の導電型の第９のＭＯＳトランジスタと、
該第９のＭＯＳトランジスタのソースと前記第１の電源端子との間に接続した電流源と、
を設けたことを特徴とする出力回路。
【請求項２】
請求項１に記載の出力回路において、
前記各ＭＯＳトランジスタをバイポーラトランジスタに置き換え、前記ゲートをベースに、前記ソースをエミッタに、前記ドレインをコレクタに置き換えたことを特徴とする出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算増幅器等の出力回路に関し、特に出力電流の吸込み時の消費電流の増加を抑えつつ、過渡応答特性のクロスオーバー歪を改善する出力回路に関するものである。
【背景技術】
【０００２】
従来、実装面積が小型で低消費電流を実現する出力回路として、図５に示すような回路構成が広く知られている(例えば、非特許文献１参照）。図５に示す出力回路において、Ｍ１，Ｍ２，Ｍ６はＮチャネルＭＯＳトランジスタ、Ｍ３，Ｍ４，Ｍ５はＰチャネルＭＯＳトランジスタである。Ｖ＋は正電源端子、Ｖ-は負電源端子、ＩＮ＋，ＩＮ−は入力端子、ＯＵＴは出力端子である。トランジスタＭ１，Ｍ２は入力段を、トランジスタＭ３，Ｍ４はカレントミラーを、トランジスタＭ５，Ｍ６は出力段を、それぞれ構成する。この出力回路は、入力端子ＩＮ＋，ＩＮ−に入力する電圧の差分により、トランジスタＭ５，Ｍ６のゲート電位が同相で駆動されることで、出力端子ＯＵＴに出力電圧が得られる。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】R.Jacob Baker "CMOS Circuit Design,Layout,and Simulation" second Edition,IEEE Press,pp.819,2005,USA
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記した従来の出力回路において、入力端子ＩＮ＋に負の入力電位が、入力端子ＩＮ−に正の入力電位がそれぞれ印加され、出力端子ＯＵＴからトランジスタＭ６に吸込み電流が流れる状態を考える。入力端子ＩＮ−に正の入力電位が印加されると、トランジスタＭ１，Ｍ６のゲート電位が高くなる。一方、入力端子ＩＮ＋に負の入力が印加されると、トランジスタＭ２のゲート電位が低くなり、トランジスタＭ５のゲート電位が高くなる。よって、出力端子ＯＵＴからトランジスタＭ６に吸込み電流が流れる。
【０００５】
このときは、トランジスタＭ１のゲート電位が高くなっている状態であり、トランジスタＭ１のドレイン電流は、ドレイン・ソース間電圧または素子サイズに制限されない限り、増加する。この電流が消費電流の増加に繋がる。
【０００６】
もうひとつの問題として、入力端子ＩＮ＋，ＩＮ−に正弦波やパルスのような過渡的な入力信号を互いに逆相で印加した場合、出力端子ＯＵＴに得られる出力電圧に、クロスオーバー歪が発生する問題がある。
【０００７】
図５において、入力端子ＩＮ＋に負の過渡信号が、入力端子ＩＮ−に正の過渡信号がそれぞれ印加された場合、上記で説明したように、出力端子ＯＵＴは吸込み電流を流す。このとき、トランジスタＭ１はドレイン電流を増加し、トランジスタＭ３，Ｍ４のゲート電位は低下する。一方、トランジスタＭ２のゲートには負の入力電位が印加されているため、そのトランジスタＭ２のドレイン電流は減少する。
【０００８】
これらの条件により、トランジスタＭ４のドレイン電位が高くなりトランジスタＭ５のゲート電位が高くなることで、トランジスタＭ５は完全にターンオフする。トランジスタＭ５がターンオフした状態から、瞬時に、入力端子ＩＮ＋が正の入力電位に、入力端子ＩＮ−が負の入力電位に切り換わった場合、トランジスタＭ５の素子特性により、完全にターンオフした状態からターンオンする際に、遅延が生じる。この遅延が出力端子ＯＵＴから出力する出力信号にクロスオーバー歪を発生させる。
【０００９】
本発明の目的は、出力電流の吸込み時における消費電流の増加を抑え、かつ過渡応答時のクロスオーバー歪を改善した出力回路を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１にかかる発明は、ゲートが第１の入力端子に接続され、ソースが第１の電源端子に接続された第１の導電型の第１のＭＯＳトランジスタと、ゲートが第２の入力端子に接続され、ソースが前記第１の電源端子に接続された第１の導電型の第２のＭＯＳトランジスタと、ゲートとドレインが共通接続され、ソースが第２の電源端子に接続された第２の導電型の第３のＭＯＳトランジスタと、ゲートが前記第３のＭＯＳトランジスタのゲートに接続され、ソースが前記第２の電源端子に接続され、ドレインが前記第２のＭＯＳトランジスタのドレインに接続された第２の導電型の第４のＭＯＳトランジスタと、ゲートが前記第４のＭＯＳトランジスタのドレインに接続され、ソースが前記第２の電源端子に接続され、ドレインが出力端子に接続された第２の導電型の第５のＭＯＳトランジスタと、ゲートが前記第１の入力端子に接続され、ソースが前記第１の電源端子に接続され、ドレインが前記出力端子に接続された第１の導電型の第６のＭＯＳトランジスタとを備える出力回路において、ドレインが前記第３のＭＯＳトランジスタのドレインに接続され、ソースが前記１のＭＯＳトランジスタのドレインに接続された第１の導電型の第７のＭＯＳトランジスタと、ゲートが前記第５のＭＯＳトランジスタのゲートに接続され、ソースが前記第２の電源端子に接続された第２の導電型の第８のＭＯＳトランジスタと、ゲートが前記第７のＭＯＳトランジスタのゲートに接続され、ドレインが前記第８のＭＯＳトランジスタのドレインに接続され、且つゲートとドレインが共通接続された第１の導電型の第９のＭＯＳトランジスタと、該第９のＭＯＳトランジスタのソースと前記第１の電源端子との間に接続した電流源と、を設けたことを特徴とする。
【００１１】
請求項２にかかる発明は、請求項１に記載の出力回路において、前記各ＭＯＳトランジスタをバイポーラトランジスタに置き換え、前記ゲートをベースに、前記ソースをエミッタに、前記ドレインをコレクタに置き換えたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、出力電流の吸込み時において、第７のトランジスタがその内部抵抗を大きくして、第１のトランジスタのドレイン電流を制限する。このため、出力電流の吸込み時における消費電流の増加を改善することができる。また、出力電流の吸込み時における第５のトランジスタは、そのドレイン電流を、電流源の電流および第５および第８のトランジスタの素子サイズ比を適宜設定することにより制御できるので、ターンオフさせないようにできる。このため、出力電流の吸込みから吐出しに移行する際のクロスオーバー歪を改善することできる。したがって、出力電流の吸込み時の消費電流を抑えつつ、出力過渡応答のクロスオーバー歪を改善することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明のひとつの実施例の出力回路を有する演算増幅器の回路図である。
【図２】図１の出力回路の出力電流の吸込み時のトランジスタＭ１の電源電圧に対するドレイン電流の特性図である。
【図３】図１の演算増幅器のパルス応答特性図である。
【図４】図１の演算増幅器の正弦波応答特性図である
【図５】従来の出力回路の回路図である。
【発明を実施するための最良の形態】
【００１４】
図１は本発明のひとつの実施例であり、フォールデッドカスコード回路に本発明の出力回路を接続して構成した演算増幅器である。
【００１５】
図１において、ＶＩＮ−は反転入力端子、ＶＩＮ＋は非反転入力端子である。フォールデッドカスコード回路１０は、ＮチャネルＭＯＳトランジスタＭ１０，Ｍ１１、ＰチャネルＭＯＳトランジスタＭ１２，Ｍ１３、抵抗Ｒ１，Ｒ２、および電流源Ｉ２，Ｉ３，Ｉ４からなる。トランジスタＭ１０，Ｍ１１は差動入力段を、トランジスタＭ１２，Ｍ１３はゲート接地回路を構成する。このフォールデッドカスコード回路１０は一般的な回路であるので、これ以上の詳しい説明は省略する。
【００１６】
出力回路２０は、ＮチャネルＭＯＳトランジスタＭ１，Ｍ２，Ｍ６，Ｍ７，Ｍ９、ＰチャネルＭＯＳトランジスタＭ３，Ｍ４，Ｍ５，Ｍ８、抵抗Ｒ３、および電流源Ｉ１からなる。図５で説明した出力回路とは、トランジスタＭ７〜Ｍ９、抵抗Ｒ３、および電流源Ｉ１が追加されている点が異なる。トランジスタＭ７はトランジスタＭ１のドレイン電流制限用、トランジスタＭ８，Ｍ９および電流源Ｉ１は、出力電流吸込み時のトランジスタＭ７の制御用、およびトランジスタＭ５のドレイン電流制御用である。抵抗Ｒ３は電流調整用である。
【００１７】
次に、上記構成における演算増幅器の動作について説明する。まず、反転入力端子ＶＩＮ−に正の電圧、非反転入力端子ＶＩＮ＋に負の電圧が印加され、非反転入力端子ＶＩＮ＋よりも反転入力端子ＶＩＮ−の電位が高い状態であるすると、前段回路は一般的なフォールデッドカスコード回路１０であるので、出力回路２０の入力端子ＩＮ−の電位が高くなり、入力端子ＩＮ＋の電位が低くなる。
【００１８】
よって、トランジスタＭ１のドレイン電流が大きくなり、トランジスタＭ３，Ｍ４のゲート電位が低下して、トランジスタＭ４のドレイン電圧が高くなり、トランジスタＭ８のゲート電圧が高くなる。よって、トランジスタＭ８のドレイン電圧が低くなり、トランジスタＭ７，Ｍ９のゲート電圧が低くなって、トランジスタＭ７の内部抵抗が増大し、トランジスタＭ１のドレイン電流の増加が制限される。
【００１９】
したがって、出力電流の吸込み時において、トランジスタＭ１のドレイン電流増大による消費電流の増加が改善される。トランジスタＭ１のドレイン電流ＩdM1は、負帰還により次式（１）で与えられる。ＩdM2はトランジスタＭ２のドレイン電流、（W/L)M3はトランジスタＭ３のサイズ比、（W/L)M4はトランジスタＭ４のサイズ比である。
2011061566.tif 000003
【００２０】
図２に、図１の回路におけるトランジスタＭ１のドレイン電流と電源電圧の関係を示す。この特性例は、ＶＩＮ＋＝正電源電圧／２−５０ｍＶ、ＶＩＮ−＝正電源電圧／２＋５０ｍＶ、ＯＵＴ＝＋５００ｍＶ、周囲温度２５℃の条件のときのシミュレーション結果である。負電源端子−Ｖ＝０Ｖとし、正電源端子＋Ｖの電圧の増大につれてトランジスタＭ１のドレイン電流が増大している従来回路（図５）と比べて、本実施例の出力回路２０では、ほとんどトランジスタＭ１のドレイン電流は増大せず、消費電流増加が大幅に改善されている。
【００２１】
次に、応答特性について説明する。まず、前提として、入力端子ＶＩＮ−と出力端子ＯＵＴを接続し、入力端子ＶＩＮ＋を信号入力端子とするボルテージフォロワ構成に接続し、入力端子ＶＩＮ+に過渡的な信号である正弦波またはパルスのような入力信号を印加する。出力端子ＯＵＴが吸込み電流を流している状態から動作を説明する。
【００２２】
出力電流の吸込み時には、トランジスタＭ１，Ｍ６のゲート電圧が高くなり、トランジスタＭ１のドレイン電流が大きくなり、トランジスタＭ３，Ｍ４のゲート電位が低下する。トランジスタＭ４のゲート電位が低下することで、トランジスタＭ４のドレイン電位は高くなり、同様にトランジスタＭ５，Ｍ８のゲート電位も高くなり、トランジスタＭ８のドレイン電位が低下する。
【００２３】
ここで、トランジスタＭ８のドレイン電流は、定電流源Ｉ１の電流Ｉ１により制限されているので、常に電流Ｉ１以下になることは無い。ここで、トランジスタＭ８，Ｍ５はゲートが共通接続されているので、出力電流の吸込み時におけるトランジスタＭ５のドレイン電流ＩdM5は、次式（２）の関係を持つ。（W/L)M5はトランジスタＭ５のサイズ比、（W/L)M8はトランジスタＭ８のサイズ比である。
2011061566.tif 000004
【００２４】
したがって、出力電流の吸込み時においても、トランジスタＭ５のドレイン電流ＩdM5は、上式で与えられるように、定電流源Ｉ１の電流Ｉ１およびトランジスタＭ５，Ｍ８の素子サイズ比によって制御できるために、それらの値を適宜設定することで、トランジスタＭ５が常にターンオフすることがないようにできる。すなわち、出力電流の吸込み時においても、トランジスタＭ５を常にターンオンさせておくことができるので、出力電流が電流吸込みから電流吐出しに移行する際のクロスオーバー歪を改善できる。
【００２５】
図５にパルス応答特性を、図６に正弦波応答特性を示す。これらの特性は、図１の回路を前記したと同様にボルテージホロワ構成に接続して、Ｖ＋＝＋３Ｖ、Ｖ−＝０Ｖ、Ｇｖ＝０ｄＢ、図示しない負荷抵抗ＲＬ＝１０ｋΩ/５ｋΩ、図示しない負荷容量ＣＬ＝２０ｐＦ/０ｐＦ、周囲温度Ｔａ＝２５℃の条件で行ったシミュレーション結果である。本発明回路は、従来回路と比較して大幅にクロスオーバー歪が改善されている。
【００２６】
なお、以上において、使用する部材、配置、接続等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。例えば、ＮチャネルＭＯＳトランジスタＭ１，Ｍ２，Ｍ６，Ｍ７，Ｍ９をＰチャネルトランジスタに、ＰチャネルＭＯＳトランジスタＭ３，Ｍ４，Ｍ５，Ｍ８をＮチャネルトランジスタに置き換えることもできる。この場合は、正電源端子＋Ｖと負電源端子−Ｖを逆にすればよい。また、ＭＯＳトランジスタＭ１〜Ｍ９はバイポーラトランジスタに置き換えることができる。この場合、ゲートはベースに、ドレインはコレクタに、ソースはエミッタに置き換えられる。
【図１】
2011061566.tif 000005
【図２】
2011061566.tif 000006
【図３】
2011061566.tif 000007
【図４】
2011061566.tif 000008
【図５】
2011061566.tif 000009