(57)【要約】【課題】半導体装置のユーザは、機器の誤動作や放射ノイズの問題を回避できると共に過剰な給電強化によるコスト増加も避けられ、他方で半導体装置のベンダとしては、機密情報を秘匿したまま半導体装置のユーザのプリント基板設計をサポートすることが可能な技術を提供する。【解決手段】プリント基板に搭載されて用いられる半導体装置において、半導体パッケージ１のインピーダンス情報が付属され、このインピーダンス情報には、半導体パッケージの電源・グラウンドピンをグループ化し、このグループ化されたピングループ３−１〜３−３内の電源・グラウンドが等電位であると仮定した場合に、ピングループ３−１〜３−３のピン位置でのプリント基板の駆動点インピーダンス上限値を周波数毎に定め、この定めた駆動点インピーダンス上限値の情報を含むものである。【選択図】図１
2011029298.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージを有し、プリント基板に搭載されて用いられる半導体装置であって、
前記半導体パッケージのインピーダンス情報が付属され、
前記インピーダンス情報は、前記半導体パッケージの電源・グラウンドピンをグループ化し、このグループ化されたピングループ内の電源・グラウンドが等電位であると仮定した場合に、前記ピングループのピン位置での前記プリント基板の駆動点インピーダンス上限値を周波数毎に定め、この定めた駆動点インピーダンス上限値の情報を含むことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記半導体パッケージの電源・グラウンドピンをグループ化する際に、前記半導体パッケージの電源・グラウンドピンを電源種と距離の近さに基づいてグループ化することを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記インピーダンス情報は、前記半導体パッケージの電源・グラウンドピンのグループ間の伝達インピーダンス上限値の情報も含むことを特徴とする半導体装置。
【請求項４】
請求項２または３に記載の半導体装置において、
前記インピーダンス情報は、前記半導体パッケージの電源・グラウンドピンに対応するインピーダンスの代わりに、このインピーダンスから計算したＳパラメータあるいはＹパラメータあるいはＴパラメータあるいはＦパラメータあるいはＨパラメータの情報を含むことを特徴とする半導体装置。
【請求項５】
請求項２〜４のいずれか１項に記載の半導体装置において、
前記インピーダンス情報は、前記半導体パッケージの電源・グラウンドピンのグループ毎に、このグループ毎のピングループを流れる総電流のプロファイルと、このピングループのピン位置における許容ノイズ電圧の情報も含むことを特徴とする半導体装置。
【請求項６】
請求項１〜４のいずれか１項に記載の半導体装置を搭載するプリント基板を設計するプリント基板設計装置であって、
前記プリント基板の情報を入力する手段と、前記プリント基板の給電系インピーダンスを計算する手段と、前記半導体パッケージの電源・グラウンドピンに対応するインピーダンス上限値を入力する手段と、前記プリント基板の給電系インピーダンスと前記半導体パッケージの電源・グラウンドピンに対応するインピーダンス上限値とを比較して前記プリント基板の設計の適否を判定する手段とを有することを特徴とするプリント基板設計装置。
【請求項７】
請求項６に記載のプリント基板設計装置において、
前記判定する手段は、前記プリント基板の設計情報および搭載部品を変化させながら前記給電系インピーダンスを算出し、この算出された給電系インピーダンスに基づいて前記インピーダンス上限値を満たす前記プリント基板の最適条件を探索することを特徴とするプリント基板設計装置。
【請求項８】
請求項５に記載の半導体装置を搭載するプリント基板を設計するプリント基板設計装置であって、
前記プリント基板の情報を入力する手段と、前記プリント基板の給電系インピーダンスを計算する手段と、前記半導体パッケージの電源・グラウンドピンに対応するインピーダンス上限値及びグループ毎のピングループを流れる総電流のプロファイルとこのピングループのピン位置における許容ノイズ電圧を入力する手段と、前記プリント基板の給電系インピーダンスと前記半導体パッケージの電源・グラウンドピンに対応するインピーダンス上限値とを比較して前記プリント基板の設計の適否を判定することに加えて、前記総電流のプロファイルと前記給電系インピーダンスに基づいて電源ノイズを計算し、この計算した電源ノイズの複数チップに起因するノイズ電圧の総和と前記許容ノイズ電圧とを比較してノイズ電圧の合否を判定する手段とを有することを特徴とするプリント基板設計装置。
【請求項９】
請求項８に記載のプリント基板設計装置において、
前記判定する手段は、前記半導体パッケージの電源・グラウンドピンにおける総電流のプロファイルと前記プリント基板の給電系情報から放射ノイズを計算し、この計算した放射ノイズが許容値に収まっているかどうかも判定することを特徴とするプリント基板設計装置。
【請求項１０】
請求項８または９に記載のプリント基板設計装置において、
前記判定する手段は、前記プリント基板の設計情報および搭載部品を変化させながら前記給電系インピーダンスと前記ノイズ電圧を算出し、この算出された給電系インピーダンスとノイズ電圧に基づいて前記インピーダンス上限値および前記許容ノイズ電圧を満たす前記プリント基板の最適条件を探索することを特徴とするプリント基板設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを含む半導体パッケージなどの半導体装置、及びこの半導体装置を搭載したプリント基板の設計装置に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体チップ（単にチップとも記す）を含む半導体パッケージなどの半導体装置を搭載したプリント基板は、電源ノイズをチップが許容する電圧変動内に抑える必要がある。一例として、一般的な情報処理機器について図２〜図４を用いて説明する。図２に半導体パッケージを搭載したプリント基板の概略図を示す。プリント基板１３上に、半導体チップを含む半導体パッケージ１（１−１〜１−３）、バイパスコンデンサ１０、大容量のバイパスコンデンサ１１、電圧レギュレータ１２−１，１２−２が搭載されている。電圧レギュレータ１２−１，１２−２により、当該プリント基板１３を通して電源が供給される。電源には当該半導体チップの動作によってノイズが重畳するため、このノイズを低減するために、バイパスコンデンサ１０，１１を搭載している。なお、図２では示されていないが、これらの部品はプリント基板１３の表面に限って搭載されるわけではなく、必要に応じて裏面にも搭載される。
【０００３】
半導体パッケージ１搭載部の半導体パッケージ１とプリント基板１３の断面図を図３に示す。一般に、半導体チップ１４を含む半導体パッケージ１は複数の電源電圧を必要とするために、プリント基板１３の複数の電源プレーン１５−１，１５−２、グラウンドプレーン１６と、スルーホール１７−１〜１７−３によって、半導体パッケージ１に電源が供給されており、これら複数の電源全てについて電源ノイズを許容値内に抑える必要がある。なお、図３においては、半導体チップ１４はこの半導体チップ１４のチップ端子１８を介して半導体パッケージ１に搭載され、さらに、この半導体パッケージ１はこの半導体パッケージ１のパッケージピン２を介してプリント基板１３に搭載されている。また、プリント基板１３の表面と裏面にはバイパスコンデンサ１０が搭載されている。
【０００４】
電源ノイズの発生原理の概要を図４に示す。図４（ａ）に示したものが当該半導体チップ１４から見た給電系インピーダンス２０であり、当該半導体パッケージ１と当該プリント基板１３を含めた系の給電系インピーダンスとなっている。これに対して、半導体チップ１４に流れる電流の周波数プロファイル２２は図４（ｂ）に示すように電流ピーク２１−１〜２１−７を持つ周波数特性となっている。電源ノイズは当該給電系インピーダンス２０と当該電流の周波数プロファイル２２を掛け合わせたものとなるため、半導体チップ１４が感じる電源ノイズのノイズ電圧は図４（ｃ）に示した周波数プロファイル２３のようになる。このとき、電源ノイズピーク２４が半導体チップ１４が許容する許容ノイズ電圧２５を超えないように当該給電系インピーダンス２０を設計しなければならない。
【０００５】
この問題を解決する手段が、例えば特許文献１〜８などに開示されている。特許文献１〜６では、給電系インピーダンスを計算し、給電系インピーダンスをもとにプリント基板のレイアウトやバイパスコンデンサなどの基板設計を最適化する手段が開示されている。他方で、電源ノイズは放射ノイズを引き起こすため、放射ノイズを低減する観点から給電系インピーダンスを改善する手法が特許文献７および特許文献８で示されている。
【０００６】
しかし、これらの方法は半導体チップと半導体パッケージの情報を入手できることを前提とするか、半導体チップと半導体パッケージの効果を無視して、給電系インピーダンスを算出している。しかし、給電系インピーダンスを正しく見積もるためには、パッケージの効果を含める必要がある一方で、一般に半導体パッケージの情報は半導体チップのチップベンダの機密情報であるため、これらの情報をチップユーザが取得するのは困難である。また、チップの許容ノイズ電圧についてもチップベンダの機密情報を含んでおり、こちらもチップユーザが取得するのは困難である。このため、チップベンダより半導体チップを購入して、プリント基板を設計する場合には、給電系インピーダンスを基準にした正確な給電設計は困難であり、機器の誤動作や放射ノイズの問題、過剰な給電強化でコスト増加に繋がっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１５７８０１号公報
【特許文献２】特開２００７−２４１８０２号公報
【特許文献３】特開２００５−１９６４０６号公報
【特許文献４】特開２００２−２１５７０８号公報
【特許文献５】特開２００１−１２５９４３号公報
【特許文献６】特開２０００−３０５９６８号公報
【特許文献７】特開２００１−２８２８８２号公報
【特許文献８】特開２００２−１９７１３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上のように、従来の技術では、半導体チップを購入して、プリント基板を設計する場合には、半導体パッケージの詳細情報や半導体チップの許容ノイズ電圧が得られないため、最適な給電設計が困難になっており、機器の誤動作や放射ノイズの問題、さらに過剰な給電強化でコスト増加に繋がっている。
【０００９】
そこで、本発明の目的は、半導体装置（半導体チップ）のユーザは、機器の誤動作や放射ノイズの問題を回避できると共に過剰な給電強化によるコスト増加も避けられ、他方で半導体装置のベンダとしては、機密情報を秘匿したまま半導体装置のユーザのプリント基板設計をサポートすることが可能な技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
すなわち、代表的なものの概要は、プリント基板に搭載されて用いられる半導体装置において、半導体パッケージのインピーダンス情報が付属され、このインピーダンス情報には、半導体パッケージの電源・グラウンドピンをグループ化し、このグループ化されたピングループ内の電源・グラウンドが等電位であると仮定した場合に、ピングループのピン位置でのプリント基板の駆動点インピーダンス上限値を周波数毎に定め、この定めた駆動点インピーダンス上限値の情報を含むものである。
【００１３】
具体的には、半導体装置のベンダが、半導体パッケージの電源・グラウンドピンをグループ化し、当該ピングループに対応する半導体パッケージのピン位置での、インピーダンス上限値および許容ノイズ電圧並びに電流プロファイルを定義し、機密情報を含まないこれらの情報を半導体装置に付属して半導体装置のユーザに提供し、そして、半導体装置のユーザは、半導体装置のベンダの機密情報を得ずとも、これらの情報を基準にした適切なプリント基板設計を行うことができるようになる。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
すなわち、代表的なものによって得られる効果として、半導体装置のユーザは、機器の誤動作や放射ノイズの問題を回避することができる。また、過剰な給電強化によるコスト増加も避けることができる。他方で、半導体装置のベンダとしては、機密情報を秘匿したまま半導体装置のユーザのプリント基板設計をサポートすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１の半導体装置において、（ａ）は半導体パッケージのパッケージピンのグループ化の一例を示し、（ｂ）は半導体パッケージのピングループに対応する駆動点インピーダンス上限値の一例を示す図である。
【図２】一般的な情報処理機器において、半導体パッケージを搭載したプリント基板の一例を示す概略図である。
【図３】一般的な情報処理機器において、半導体パッケージ搭載部の半導体パッケージとプリント基板の一例を示す断面図である。
【図４】一般的な情報処理機器において、（ａ）は半導体チップから見た給電系インピーダンスの一例を示し、（ｂ）は半導体チップに流れる電流の周波数プロファイルの一例を示し、（ｃ）は半導体チップが感じる電源ノイズの周波数プロファイルの一例を示す図である。
【図５】本発明の実施の形態２の半導体装置において、半導体パッケージのピングループ間の伝達インピーダンス上限値の一例を示す図である。
【図６】本発明の実施の形態３の半導体装置において、半導体パッケージのピングループに流れる総電流の周波数プロファイルの一例を示す図である。
【図７】本発明の実施の形態３の半導体装置において、半導体パッケージのピングループに流れる総電流の時間プロファイルの一例を示す図である。
【図８】本発明の実施の形態３の半導体装置において、半導体パッケージのピングループのピン位置における許容ノイズ電圧の一例を示す図である。
【図９】本発明の実施の形態４において、プリント基板設計装置の概略構成とプリント基板設計方法の手順の一例を示す図である。
【図１０】本発明の実施の形態５において、プリント基板設計装置の概略構成とプリント基板設計方法の手順の一例を示す図である。
【図１１】本発明の実施の形態１において、半導体装置の仕様書に記載される駆動点インピーダンス上限値の表の一例を示す図である。
【図１２】本発明の実施の形態１の半導体装置の一例を示す概略図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
［実施の形態１］
本発明の実施の形態１について、図１、図１１、図１２を用いて説明する。図１は本実施の形態の半導体装置において、半導体パッケージのピングループとピングループに対応する駆動点インピーダンス上限値の一例を示し、図１１は半導体装置の仕様書に記載される駆動点インピーダンス上限値の表の一例を示し、図１２は本実施の形態の半導体装置の一例の概略図を示す。
【００１９】
図１２に示す本実施の形態の半導体装置において、半導体チップ１４および半導体パッケージ１は、一般的な例の図２および図３で示した半導体チップ１４および半導体パッケージ１に相当し、実装条件の概要は図２および図３と同じなので、繰り返しの説明を省略する。なお、図１２に示した半導体チップ１４は本実施の形態１の半導体装置を構成する半導体チップであり、周知の半導体製造技術により、１つの半導体基板上に集積回路が形成されたものである。また、図１２の半導体装置は、フリップチップ型（チップ端子１８）の半導体チップ１４とＢＧＡボール（パッケージピン２）を持つ半導体パッケージ１によって構成されているが、電源ピンとグラウンドピンを持つ他の形状の半導体チップと半導体パッケージによって構成される半導体装置に対しても適用可能であり、本発明はこの形状の半導体装置に限定されるものではない。
【００２０】
本実施の形態の半導体装置では、半導体チップ１４のデバイス特性に基づいて、チップ端子１８における許容可能な電源ノイズ電圧を定める。また、当該半導体チップ１４が動作時にチップ端子１８に流れる電流を算出する。また、半導体パッケージ１の給電系インピーダンスを電磁気学に基づいた数値計算によって求める。当該許容可能な電源ノイズ電圧およびチップ端子１８に流れる電流およびパッケージインピーダンスより、半導体パッケージ１のパッケージピン２のピン位置において、プリント基板１３の給電系が満たすべきインピーダンス値を逆算する。このとき、計算の簡略化とインピーダンス条件の簡略化を目的に、半導体パッケージ１のピンを複数のグループに分け、各グループ内の電源ピンとグラウンドピンはそれぞれ等電位であると仮定し、当該許容可能なインピーダンスの逆算を行う。グループ化は電源種毎に分けた上で、パッケージピン間の距離とパッケージ内の構造から定める。
【００２１】
図１（ａ）に示したものが、半導体パッケージ１のパッケージピン２のグループ化の一例であり、論理コア回路用の電源がある中央部のピングループ３−２とＩ／Ｏ回路用の電源があるピングループ３−１，３−３にグループ化している。なお、グラウンドピンは異種電源間で共有している場合が多いため、各ピングループはグラウンドピン部分で重なり合うように定義する場合もある。以上により、図１（ｂ）に示すように、駆動点インピーダンス上限値の周波数プロファイル４として、当該ピングループ３−１〜３−３に対応する駆動点インピーダンス上限値５−１〜５−３が求まる。
【００２２】
本実施の形態の半導体装置では、この半導体装置に付属させて、図１（ａ）のピングループ指定図および当該駆動点インピーダンス上限値５−１〜５−３を、図１（ｂ）のようなグラフあるいは図１１に示すような周波数〔Ｈｚ〕に対する各電源グループの許容インピーダンス〔Ω〕の表形式あるいは電子データによって提供する。
【００２３】
これにより、本実施の形態の半導体装置を使用するユーザは、プリント基板１３の給電系設計を当該ピングループ３−１〜３−３における給電系インピーダンスが当該駆動点インピーダンス上限値５−１〜５−３を満たすように設計すれば良く、電源ノイズによる機器の誤動作や過剰な給電強化を回避することができる。
【００２４】
なお、ピングループ３−１〜３−３は必ずしも複数のピンを含んでいる必要はなく、一つのピンのみでグループを形成しても良い。また、許容インピーダンスは絶対値のみを示しても良いし、位相情報を加えても良い。また、給電設計の指標はインピーダンスから計算可能なＳパラメータ、Ｙパラメータ、Ｔパラメータ、Ｆパラメータ、Ｈパラメータなどに変換して提供しても良く、本発明における給電系の判断指針はインピーダンスに限定されるものではない。
【００２５】
［実施の形態２］
本発明の実施の形態２について、図５を用いて説明する。図５は本実施の形態の半導体装置において、半導体パッケージのピングループ間の伝達インピーダンス上限値の一例を示している。
【００２６】
本実施の形態の半導体装置は、半導体パッケージの電源ピンとグラウンドピンをグループ化し、駆動点インピーダンスの上限値を定め、付属データとして提供する点は前記実施の形態１と同じであるが、これに加えて、ピングループ間の伝達インピーダンスの上限値も定める点が前記実施の形態１と異なる。
【００２７】
半導体チップは、アナログ回路などの電源ノイズの影響を受けやすい回路にデジタル回路などの電源ノイズが大きい回路のノイズが回り込まないように、同じ電源電圧であっても、チップ周辺の給電網を分離する必要がある。そこで、分離すべき給電網のパッケージピンをそれぞれ別のパッケージピングループに割り当て、実施の形態１と同様に駆動点インピーダンス上限値を定めると共に、図５に示すように、伝達インピーダンス上限値の周波数プロファイル６として、該ピングループ間の伝達インピーダンス上限値７−１〜７−３を定める。これにより、分離すべき当該の給電網の分離指標が伝達インピーダンスによって定量的に与えられるため、プリント基板設計の合否判定が容易に可能となる。
【００２８】
［実施の形態３］
本発明の実施の形態３について、図６、図７、図８を用いて説明する。図６は本実施の形態の半導体装置において、半導体パッケージのピングループに流れる総電流の周波数プロファイルの一例を示し、図７は当該ピングループに流れる総電流の時間プロファイルの一例を示し、図８は当該ピングループのピン位置における許容ノイズ電圧の一例を示している。
【００２９】
本実施の形態の半導体装置は、半導体パッケージの電源ピンとグラウンドピンをグループ化し、駆動点インピーダンスの上限値を定め、付属データとして提供する点は前記実施の形態１と同じであるが、これに加えて、ピングループに流れる総電流と当該ピングループのピン位置での許容ノイズ電圧を定め、付属データとして提供する点が前記実施の形態１と異なる。
【００３０】
一般的な例の図２で示すように、プリント基板上には複数の半導体チップが搭載される。このため、他の半導体チップの動作による電源ノイズの回り込みについても考慮して、プリント基板設計を行う必要があり、本実施の形態はこの問題についても解決するものである。
【００３１】
本実施の形態の半導体装置では、前記実施の形態１と同様に半導体パッケージのパッケージピンをグループ化し、当該グループに対応した駆動点インピーダンス上限値を定める。続いて、半導体パッケージのインピーダンス行列を縦続行列に変換することで、チップ端子位置での電圧・電流値とパッケージピン位置での電圧・電流値の関係を求め、パッケージピン位置での総電流のプロファイルを求める。なお、総電流のプロファイルは、図６に示すように周波数領域の周波数プロファイル２６（電流ピーク２７−１〜２７−７）でも、図７に示すような時間領域の時間プロファイル２８でも良い。ただし、図７に示すような時間領域の時間プロファイル２８の場合は、半導体チップの代表的動作モードに対応した電流プロファイルを全て含めるものとする。
【００３２】
また、半導体チップの電流プロファイルはプリント基板のインピーダンスによっても変化するため、適用可能なプリント基板のインピーダンスを明示するか、プリント基板のインピーダンス値毎に複数の電流プロファイルを提供することとする。他方で、該半導体パッケージの縦続行列を使用して、チップ端子における許容ノイズ電圧を、図８に示すような許容ノイズ電圧の周波数プロファイル８として、パッケージピンにおける許容ノイズ電圧９−１〜９−３に変換する。
【００３３】
以上のようにして求めたパッケージピン位置における総電流のプロファイルと許容ノイズ電圧を半導体チップに付属する情報として提供することで、プリント基板設計において、当該半導体チップの動作によって、プリント基板の給電系に生じる電源ノイズを計算できると同時に、他チップに起因する電源ノイズが許容値に収まっているかどうかを判定することが可能になる。
【００３４】
なお、これに加えて、前記実施の形態２と同様にピングループ間の伝達インピーダンスの上限値を付加しても良い。
【００３５】
［実施の形態４］
本発明の実施の形態４について、図９を用いて説明する。図９は本実施の形態のプリント基板設計装置の概略構成とプリント基板設計方法の手順の一例を示す。
【００３６】
本実施の形態のプリント基板設計装置およびプリント基板設計方法は、前記実施の形態１及び２の半導体装置に付属される情報をプリント基板の設計に応用した例である。図９に示すように、プリント基板設計情報の入力手段と記憶手段３０、電磁界の解析手段３１、半導体パッケージ搭載位置の給電系インピーダンスの記憶手段３２、半導体パッケージ電源・グラウンドピンのインピーダンス上限値の入力手段と記憶手段３４、給電系インピーダンス合否と過剰給電の判定手段３３、インピーダンス改善指針の導出手段３５、インピーダンス改善指針の記憶手段と出力手段３６によって構成される。
【００３７】
図９の構成は、計算機およびプログラムで構成される、いわゆるＣＡＤシステムからなり、これを構成する装置は一つの計算機および一つのプログラムで構成される必要はなく、必要に応じて複数の計算機と複数のプログラムで構成しても良い。入力手段（３０，３４）はキーボードやマウスなど、記憶手段（３０，３２，３４，３６）はデータベースやメモリなど、出力手段（３６）はディスプレイやプリンタなどのハードウェアである。解析手段３１、判定手段３３、導出手段３５は、プロセッサなどにより実行されるプログラムで実現されるソフトウェアの部分である。なお、入力手段、記憶手段、出力手段の部分は、ハードウェアに限らず、例えば、入力手段は入力された情報に基づいて処理する部分、記憶手段は情報を記憶するための処理を行う部分や記憶している情報に基づいて処理する部分、出力手段は出力するための情報を処理する部分としても構築でき、この場合にはプログラムで実現されるソフトウェアである。
【００３８】
本実施の形態のプリント基板設計装置におけるプリント基板設計方法では、まず、プリント基板設計情報の入力手段と記憶手段３０によって、プリント基板設計情報を電子情報として取り込む。なお、プリント基板設計情報には、プリント基板の搭載部品情報も含まれる。このプリント基板設計情報をもとに電磁界の解析手段３１によって、プリント基板の給電系インピーダンスを算出する。当該給電系インピーダンスを半導体パッケージ搭載位置の給電系インピーダンスの記憶手段３２に記憶する一方で、半導体パッケージ電源・グラウンドピンのインピーダンス上限値の入力手段と記憶手段３４によって、前記実施の形態１および実施の形態２の半導体装置に付属するパッケージピングループに対応するインピーダンス上限値を取り込み、記憶する。続いて、給電系インピーダンス合否と過剰給電の判定手段３３において、当該プリント基板の給電系インピーダンスと当該半導体チップのパッケージピングループにおけるインピーダンス上限値を比較し、プリント基板の給電系インピーダンスの合否判定を下すと共に、過剰な給電強化が行われていないかを判定する。
【００３９】
この結果をインピーダンス改善指針の導出手段３５が受け取り、改善指針を導出する。インピーダンス改善指針の導出手段３５の一例としては、プリント基板上のバイパスコンデンサの個数やプリント基板のレイアウトを変更しながら、給電系インピーダンスを再計算し、当該インピーダンス上限値を満たす組み合わせを探索する方法がある。これによって得られたインピーダンス改善指針をインピーダンス改善指針の記憶手段と出力手段３６が受け取り、出力する。これにより、設計者がその結果を確認し、プリント基板設計の適否判定および改善案を得ることができる。
【００４０】
［実施の形態５］
本発明の実施の形態５について、図１０を用いて説明する。図１０は本実施の形態のプリント基板設計装置の概略構成とプリント基板設計方法の手順の一例を示す。
【００４１】
本実施の形態のプリント基板設計装置およびプリント基板設計方法は、前記実施の形態３の半導体装置に付属される情報をプリント基板の設計に応用した例である。図１０に示すように、プリント基板設計情報の入力手段と記憶手段３０、電磁界の解析手段３１、半導体パッケージ搭載位置の給電系インピーダンスの記憶手段３２、半導体パッケージ電源・グラウンドピンのインピーダンス上限値の入力手段と記憶手段３４、給電系インピーダンス合否と過剰給電の判定手段３３、インピーダンス改善指針の導出手段３５、インピーダンス改善指針の記憶手段と出力手段３６の前記実施の形態４の構成に加えて、半導体パッケージ電源・グラウンドピンの電流プロファイルの入力手段と記憶手段３８、半導体パッケージ電源・グラウンドピンの許容ノイズ電圧の入力手段と記憶手段３９、電源ノイズ合否と放射ノイズ合否の判定手段３７によって構成される。
【００４２】
入力手段と記憶手段３８、入力手段と記憶手段３９の部分は、ハードウェアであったり、プログラムで実現されるソフトウェアでもある。判定手段３７は、プログラムで実現されるソフトウェアの部分である。
【００４３】
本実施の形態のプリント基板設計装置におけるプリント基板設計方法では、まず、プリント基板設計情報の入力手段と記憶手段３０によって、プリント基板設計情報を電子情報として取り込む。なお、プリント基板設計情報には、プリント基板の搭載部品情報も含まれる。このプリント基板設計情報をもとに電磁界の解析手段３１によって、プリント基板の給電系インピーダンスを算出する。当該給電系インピーダンスを半導体パッケージ搭載位置の給電系インピーダンスの記憶手段３２に記憶する一方で、半導体パッケージ電源・グラウンドピンのインピーダンス上限値の入力手段と記憶手段３４によって、前記実施の形態１および実施の形態２の半導体装置に付属するパッケージピングループに対応するインピーダンス上限値を取り込み、記憶する。続いて、給電系インピーダンス合否と過剰給電の判定手段３３において、当該プリント基板の給電系インピーダンスと当該半導体チップのパッケージピングループにおけるインピーダンス上限値を比較し、プリント基板の給電系インピーダンスの合否判定を下すと共に、過剰な給電強化が行われていないかを判定する。
【００４４】
続いて、半導体パッケージ電源・グラウンドピンの電流プロファイルの入力手段と記憶手段３８により、前記実施の形態３の半導体装置に付属する半導体パッケージピングループにおける電流プロファイルを取り込み、記憶する。また、半導体パッケージ電源・グラウンドピンの許容ノイズ電圧の入力手段と記憶手段３９により、前記実施の形態３の半導体装置に付属する半導体パッケージピングループにおける許容ノイズ電圧を取り込み、記憶する。次に、電源ノイズ合否と放射ノイズ合否の判定手段３７により、当該プリント基板の給電系インピーダンスおよび半導体パッケージピン位置による電流プロファイル並びに半導体パッケージピン位置での許容ノイズ電圧に基づいて、半導体パッケージピン位置でのノイズ電圧の合否判定を行う。また、プリント基板上の電流分布を計算し、放射ノイズを算出する。この放射ノイズが規定内に収まっているかどうかを判定し、放射ノイズの合否判定を行う。
【００４５】
次に、インピーダンス改善指針の導出手段３５により、インピーダンス改善指針を求め、このインピーダンス改善指針をインピーダンス改善指針の記憶手段と出力手段３６が受け取り、出力する。これにより、設計者がその結果を確認し、プリント基板設計の適否判定および改善案を得ることができる。
【００４６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００４７】
本発明は、半導体チップを含む半導体パッケージなどの半導体装置、及びこの半導体装置を搭載したプリント基板の設計装置に利用可能である。
【符号の説明】
【００４８】
１，１−１〜１−３…半導体パッケージ、２…パッケージピン、３−１〜３−３…ピングループ（電源・グラウンドピン）、４…周波数プロファイル（駆動点インピーダンス上限値）、５−１〜５−３…駆動点インピーダンス上限値（各電源・グラウンドピンのピングループ）、６…周波数プロファイル（伝達インピーダンス上限値）、７−１〜７−３…伝達インピーダンス上限値（各電源・グラウンドピンのピングループ間）、８…周波数プロファイル（許容ノイズ電圧）、９−１〜９−３…許容ノイズ電圧（各電源・グラウンドピンのピングループ）、１０…バイパスコンデンサ、１１…バイパスコンデンサ（大容量）、１２−１，１２−２…電圧レギュレータ、１３…プリント基板、１４…半導体チップ、１５−１，１５−２…電源プレーン、１６…グラウンドプレーン、１７−１〜１７−３…スルーホール、１８…チップ端子、
２０…給電系インピーダンス（半導体チップから見た）、２１−１〜２１−７…電流ピーク（半導体チップ）、２２…周波数プロファイル（半導体チップに流れる電流）、２３…周波数プロファイル（半導体チップ位置でのノイズ電圧）、２４…電源ノイズピーク、２５…許容ノイズ電圧（半導体チップ）、２６…周波数プロファイル（半導体パッケージのピングループに流れる総電流）、２７−１〜２７−７…電流ピーク、２８…時間プロファイル（半導体パッケージのピングループに流れる総電流）、
３０…プリント基板設計情報の入力手段と記憶手段、３１…電磁界の解析手段、３２…半導体パッケージ搭載位置の給電系インピーダンスの記憶手段、３３…給電系インピーダンス合否と過剰給電の判定手段、３４…半導体パッケージ電源・グラウンドピンのインピーダンス上限値の入力手段と記憶手段、３５…インピーダンス改善指針の導出手段、３６…インピーダンス改善指針の記憶手段と出力手段、３７…電源ノイズ合否と放射ノイズ合否の判定手段、３８…半導体パッケージ電源・グラウンドピンの電流プロファイルの入力手段と記憶手段、３９…半導体パッケージ電源・グラウンドピンの許容ノイズ電圧の入力手段と記憶手段。
【図１】
2011029298.tif 000003
【図２】
2011029298.tif 000004
【図３】
2011029298.tif 000005
【図４】
2011029298.tif 000006
【図５】
2011029298.tif 000007
【図６】
2011029298.tif 000008
【図７】
2011029298.tif 000009
【図８】
2011029298.tif 000010
【図９】
2011029298.tif 000011
【図１０】
2011029298.tif 000012
【図１１】
2011029298.tif 000013
【図１２】
2011029298.tif 000014