(57)【要約】【課題】半導体素子の厚さばらつきを低減可能な半導体装置およびその製造方法を提供する。【解決手段】酸素のイオン注入量を従来のエピタキシャルＳＩＭＯＸウェーハの場合より少なくし、ウェーハ表面からシリコンウェーハの表層へ酸素をイオン注入し、その後、熱処理して不完全埋め込み酸化膜の薄膜化ストップ層が、ウェーハ面内全体に連続して形成される。その結果、従来のディープトレンチ構造の終点検知部によるウェーハ薄膜化の終点検知を行う場合より、シリコンウェーハの薄膜化の終点ラインの信頼性が高まり、活性層に形成された半導体素子の厚さばらつきを低減できる。【選択図】図１ｈ
2011086828.tif 000002
【特許請求の範囲】
【請求項１】
シリコンウェーハの表面から酸素をイオン注入して、前記シリコンウェーハの表層にイオン注入層を形成し、
このイオン注入の直後、前記イオン注入層を熱処理することで、シリコン粒とシリコン酸化物とが混在する薄膜化ストップ層を、そのウェーハ面内全体に連続して形成し、かつ該薄膜化ストップ層より前記シリコンウェーハの表面側に活性層を形成し、
この熱処理の直後、前記シリコンウェーハの表面にエピタキシャル膜を成膜させ、
その後、該エピタキシャル膜に半導体素子を形成し、
次いで、前記エピタキシャル膜の表面に支持基板を貼り合わせて貼り合わせウェーハを作製し、
この貼り合わせ後、前記シリコンウェーハを、該シリコンウェーハの裏面側から研削、研磨、ウエットエッチングのうち、少なくとも１つの方法によって残厚が数十μｍとなるまで薄くした後、仕上げとしてドライエッチングすることで、前記貼り合わせウェーハを薄膜化する半導体装置の製造方法。
【請求項２】
シリコンウェーハの表面から酸素をイオン注入して、前記シリコンウェーハの表層にイオン注入層を形成し、
このイオン注入の直後、前記シリコンウェーハの表面にエピタキシャル膜を成膜させると同時に、この成膜中のウェーハ加熱により前記イオン注入層を熱処理することで、シリコン粒とシリコン酸化物とが混在する薄膜化ストップ層を、そのウェーハ面内全体に連続して形成し、かつ該薄膜化ストップ層より前記シリコンウェーハの表面側に活性層を形成し、
その後、前記エピタキシャル膜に半導体素子を形成し、
次いで、前記エピタキシャル膜の表面に支持基板を貼り合わせて貼り合わせウェーハを作製し、
この貼り合わせ後、前記シリコンウェーハを、前記シリコンウェーハの裏面側から研削、研磨、ウエットエッチングのうち、少なくとも１つの方法によって残厚が数十μｍとなるまで薄くした後、仕上げとしてドライエッチングすることで、前記貼り合わせウェーハを薄膜化する半導体装置の製造方法。
【請求項３】
シリコンウェーハの表面から酸素をイオン注入して、前記シリコンウェーハの表層にイオン注入層を形成し、
このイオン注入の直後、前記シリコンウェーハの表面にエピタキシャル膜を成膜させ、
このエピタキシャル膜の成膜後、前記イオン注入層を熱処理することで、シリコン粒とシリコン酸化物とが混在する薄膜化ストップ層を、そのウェーハ面内全体に連続して形成し、かつ該薄膜化ストップ層より前記シリコンウェーハの表面側に活性層を形成し、
その後、前記エピタキシャル膜に半導体素子を形成し、
次いで、前記エピタキシャル膜の表面に支持基板を貼り合わせて貼り合わせウェーハを作製し、
この貼り合わせ後、前記シリコンウェーハを、前記シリコンウェーハの裏面側から研削、研磨、ウエットエッチングのうち、少なくとも１つの方法によって残厚が数十μｍとなるまで薄くした後、仕上げとしてドライエッチングすることで、前記貼り合わせウェーハを薄膜化する半導体装置の製造方法。
【請求項４】
前記イオン注入では、前記シリコンウェーハの加熱温度が２００℃以上、酸素イオン注入量が１×１０１５ａｔｏｍｓ／ｃｍ２〜４×１０１７ａｔｏｍｓ／ｃｍ２である請求項１〜請求項３のうち、何れか１項に記載の半導体装置の製造方法。
【請求項５】
前記熱処理では、９００〜１２００℃、３０秒〜４時間の前記シリコンウェーハの加熱を行う請求項１または請求項３に記載の半導体装置の製造方法。
【請求項６】
シリコンウェーハにその表面から酸素をイオン注入し、その後、前記シリコンウェーハを熱処理することで、該シリコンウェーハの表層に、シリコン粒およびシリコン酸化物が混在する薄膜化ストップ層が、そのウェーハ面内全体に連続して形成されるとともに、該薄膜化ストップ層より前記シリコンウェーハの表面側に活性層が形成され、
該活性層の表面にエピタキシャル膜が成膜され、
該エピタキシャル膜に半導体素子が形成され、
前記エピタキシャル膜の表面に支持基板が貼り合わされ、
前記シリコンウェーハは、前記シリコンウェーハの裏面から研削、研磨、ウエットエッチングのうち、少なくとも１つの方法によって残厚が数十μｍとなるまで薄くした後、仕上げとしてドライエッチングにより薄膜化された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置およびその製造方法、詳しくは半導体素子が形成されたシリコンウェーハに対して薄膜化が必要な半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
例えば、半導体装置の一種である表面照射型のＣＭＯＳ固体撮像装置では、照射される光の経路、特に有効画素領域の周辺部における傾斜光の光路に多層配線が存在する。そのため、この多層配線により光の侵入が妨げられ、光の利用効率が低下し、感度も下がることが知られている。そこで、これを解消する従来技術として、表面側に多層配線が形成されたシリコンウェーハにおいて、裏面側から光を照射する裏面照射型のＣＭＯＳ固体撮像装置が開発されている（特許文献１）。
【０００３】
この裏面照射型のＣＭＯＳ固体撮像装置は、シリコンウェーハの表層に固体撮像素子（半導体素子）を形成し、その後、シリコンウェーハの表面に支持基板を貼り合わせて貼り合わせウェーハを作製し、次にシリコンウェーハを、その裏面側から固体撮像素子の近くまで薄膜化し、その後、薄膜化されたシリコンウェーハの表面にカラーフィルタとオンチップレンズとを順次形成する。これにより、裏面照射型のＣＭＯＳ固体撮像装置が製造される。
シリコンウェーハの薄膜化に際しては、近年、デバイス製造部門から固体撮像素子の厚さばらつきの低減化の要請がなされている。
【０００４】
これに対処した従来技術として、例えば、特許文献２のように、ウェーハ表層を局所的にドライエッチングして、所定間隔ごとにディープトレンチを複数形成し、これらにシリコンウェーハと異なる材料を堆積した終点検知部を使用する方法が開発されている。この薄膜化時、シリコンウェーハの研削、研磨およびプラズマエッチングによる薄膜化の終点（限界位置）を終点検知部により検知し、固体撮像素子の厚さばらつきを抑制する。仮に、固体撮像素子に厚さばらつきが発生すれば、ＣＭＯＳ固体撮像素子に対する光の入射強度にばらつきが生じ、色ムラを発生するおそれがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２５８２０１号公報
【特許文献２】特開２００５−３５３９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２のディープトレンチ構造の終点検知部を利用したシリコンウェーハの薄膜化方法では、各ディープトレンチの形成時、装置の加工精度という理由で、ウェーハ表層へのドライエッチング量が不均一となり、各ディープトレンチの深さにばらつきが生じていた。しかも、ディープトレンチ構造の各終点検知部は、シリコンウェーハの全域に所定ピッチでマトリックス状に配設されているものの、ウェーハ面内に局所的に設けられているにすぎなかった。その結果、シリコンウェーハの薄膜化の終点ラインの信頼性に乏しく、ＣＭＯＳ固体撮像装置における固体撮像素子の厚さばらつきが大きかった。
【０００７】
そこで、発明者は鋭意研究の結果、シリコンウェーハの表面から酸素をイオン注入し、ウェーハ表層に、シリコン粒およびシリコン酸化物が混在した不完全埋め込み酸化膜を形成し、これを従来のディープトレンチ構造の終点検知部とは異なる新規な薄膜化ストップ層とすれば、上述した問題は全て解消されることを知見し、この発明を完成させた。
【０００８】
この発明は、半導体素子の厚さばらつきを低減することができる半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明は、シリコンウェーハの表面から酸素をイオン注入して、前記シリコンウェーハの表層にイオン注入層を形成し、このイオン注入の直後、前記イオン注入層を熱処理することで、シリコン粒とシリコン酸化物とが混在する薄膜化ストップ層を、そのウェーハ面内全体に連続して形成し、かつ該薄膜化ストップ層より前記シリコンウェーハの表面側に活性層を形成し、この熱処理の直後、前記シリコンウェーハの表面にエピタキシャル膜を成膜させ、その後、該エピタキシャル膜に半導体素子を形成し、次いで、前記エピタキシャル膜の表面に支持基板を貼り合わせて貼り合わせウェーハを作製し、この貼り合わせ後、前記シリコンウェーハを、該シリコンウェーハの裏面側から研削、研磨、ウエットエッチングのうち、少なくとも１つの方法によって残厚が数十μｍとなるまで薄くした後、仕上げとしてドライエッチングすることで、前記貼り合わせウェーハを薄膜化する半導体装置の製造方法である。
【００１０】
請求項１に記載の発明によれば、イオン注入工程では、シリコンウェーハの表層への酸素のイオン注入量を、従来のエピタキシャルＳＩＭＯＸウェーハの場合より少なくし、イオン注入工程の直後のイオン注入層の熱処理（アニール）は、エピタキシャルＳＩＭＯＸウェーハの場合の高温アニールに比べて低温となる熱処理工程で行う。こうして、シリコンウェーハの表層に薄膜化ストップ層が、そのウェーハ面内全体に連続して形成される。その結果、従来のディープトレンチ構造の終点検知部によるウェーハ薄膜化の終点検知を行う場合に比べて、シリコンウェーハの薄膜化の終点ラインの信頼性が高まり、半導体素子の厚さばらつきを低減することができる。
その後、エピタキシャル膜に半導体素子を形成し、次いで、エピタキシャル膜の表面に支持基板を貼り合わせて貼り合わせウェーハを作製する。この貼り合わせ後、シリコンウェーハを、シリコンウェーハの裏面側から、研削、研磨、ウエットエッチングのうち、少なくとも１つの方法によって残厚が数十μｍとなるまで薄くした後、仕上げとしてドライエッチングする。
熱処理工程をイオン注入工程の直後とし、その後、エピタキシャル成長工程を行うようにしたので、熱処理工程で析出した酸素がゲッタリングサイトとなり、高品質のエピタキシャル膜を成膜することができる。
【００１１】
半導体装置としては、例えば、裏面照射型固体撮像装置などを採用することができる。
ここでいう「シリコンウェーハの表層」とは、シリコンウェーハの表面から０．０５〜０．５μｍの深さ範囲をいう。０．０５μｍ未満では、シリコンウェーハの表面欠陥が増加する。また、０．５μｍを超えれば、市販のイオン注入機では対応できず、イオン注入エネルギが大きい特別な注入機が必要となる。
また、「イオン注入工程の直後」とは、イオン注入工程と、続くエピタキシャル成長工程との間に、他の熱処理工程を介在しないことをいう。
「ウェーハ面内全体」とは、シリコンウェーハの少なくとも平坦度適用領域をいう。したがって、薄膜化ストップ層は、活性層より下側のウェーハ表層のうちの少なくとも平坦度適用領域において、この領域全体に連続して（不断的に）形成されていることになる。
【００１２】
さらに、「薄膜化ストップ層よりシリコンウェーハの表面側」とは、シリコンウェーハの表層において、薄膜化ストップ層とウェーハ表面との間の部分をいう。
シリコンウェーハとしては、単結晶シリコンウェーハを採用することができる。シリコンウェーハの表面は鏡面仕上げされている。
シリコンウェーハの直径は、例えば２００ｍｍ、３００ｍｍ、４５０ｍｍなどである。
【００１３】
シリコンウェーハにエピタキシャル膜を成膜することで、エピタキシャルシリコンウェーハが得られる。エピタキシャルシリコンウェーハは、酸素のイオン注入後に熱処理を施すことで、エピタキシャルＳＩＭＯＸウェーハと類似している。しかしながら、このエピタキシャルシリコンウェーハは、埋め込み酸化膜の有無の違いでエピタキシャルＳＩＭＯＸウェーハとは別種のウェーハである。すなわち、ここで利用されるエピタキシャルシリコンウェーハは、不完全埋め込み酸化膜である薄膜化ストップ層が、シリコンウェーハの表層に埋め込まれている。
【００１４】
「薄膜化ストップ層（不完全埋め込み酸化膜）」とは、ＳｉＯ２を含むＳｉＯＸからなる析出酸化物や帯状酸化物などのシリコン酸化物と、シリコンウェーハ中のシリコンが酸素のイオン注入により粒状化したシリコン粒とが所定の割合で混在し、かつシリコンウェーハの表層に埋め込まれた、完全でないシリコン酸化膜をいう。完全でないシリコン酸化膜とは、イオン注入層（酸素がイオン注入された部分）の全域でシリコン酸化膜が非連続的に（断続的に）形成されている状態をいう。
薄膜化ストップ層の厚さは０．０５〜０．５μｍである。０．０５μｍ未満ではシリコンウェーハの薄化処理時の終点検知部としての機能を十分に果たすことができない。また、０．５μｍを超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
【００１５】
イオン注入工程は、低エネルギ法（１００ｋｅＶ以下）、低ドーズ法、モデファイド低ドーズ法の何れのＳＩＭＯＸプロセスのイオン注入に準じてもよい。
酸素イオン注入時のウェーハの加熱温度は、例えば２００℃〜６００℃である。２００℃未満では、シリコンウェーハの表層に酸素の大きい注入ダメージが残る。また、６００℃を超えれば、イオン注入機からの脱ガス量が増加する。
【００１６】
酸素の注入エネルギは２０〜２２０ｋｅＶである。２０ｋｅＶ未満では、シリコンウェーハの表面欠陥が大きくなる。また、２２０ｋｅＶを超えれば、市販のイオン注入機では対応できず、イオン注入エネルギが大きい特別な注入機が必要となる。
酸素のイオン注入量は、１×１０１５ａｔｏｍｓ／ｃｍ２〜４×１０１７ａｔｏｍｓ／ｃｍ２である。１×１０１５ａｔｏｍｓ／ｃｍ２未満では、シリコンウェーハの薄化処理時の終点検知部としての機能を十分に果たすことができない。また、４×１０１７ａｔｏｍｓ／ｃｍ２を超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
酸素のイオン注入深さは、０．０５〜０．５μｍである。酸素のイオン注入回数は１回のみでも、複数回に分けて行ってもよい。また、複数回に分けた場合、酸素イオンを異なる注入エネルギで注入してもよい。
【００１７】
薄膜化ストップ層を形成する熱処理工程でのウェーハ加熱温度は、９００℃〜１２００℃である。９００℃未満では酸素析出量が少ない。また、１２００℃を超えれば、超高温熱処理用の特別なアニール炉が必要となる。シリコンウェーハの好ましい熱処理温度は１１００〜１２００℃である。
熱処理工程でのウェーハ熱処理時間は３０秒〜４時間である。３０秒未満では、酸素析出量が少ない。また、４時間を超えれば、エピタキシャルウェーハの生産性が低下し、コスト高を招く。シリコンウェーハの好ましい熱処理時間は５分〜４時間、さらに好ましい時間は１０分〜１時間である。
【００１８】
エピタキシャル成長により形成されるエピタキシャル膜の素材としては、単結晶シリコンを採用することができる。一般的に、エピタキシャル成長の種類としては、気相法（ＶＰＥ）、液相法（ＬＰＥ）、固相法（ＳＰＥ）がある。特に、シリコンのエピタキシャル成長には、成長層の結晶性、量産性、装置の簡便さ、種々のデバイス構造形成の容易さなどの点から、化学的気相成長法（ＣＶＤ）が主として採用されている。
【００１９】
ＣＶＤ法によるシリコンのエピタキシャル成長は、例えばシリコンを含むソースガスを、キャリアガス（通常Ｈ２ガス）とともに反応炉内へ導入し、１０００℃以上の高温に熱せられたシリコン単結晶の基板（ＣＺ法により作製）上に、原料ガスの熱分解または還元によって生成されたシリコンを析出させることで行なわれる。なお、シリコンを含む化合物は多数存在するが、純度、反応速度、取り扱いの容易さなどを考慮し、通常、ＳｉＨ４，ＳｉＨ２Ｃｌ２，ＳｉＨＣｌ３，ＳｉＣｌ４の４種が用いられている。
使用されるエピタキシャル成長炉としては、例えば高周波誘導加熱型またはランプ加熱型などを採用することができる。
エピタキシャル膜の厚さは、１〜２０μｍである。１μｍ未満では、エピタキシャル膜にデバイスを形成することができない。また、２０μｍを超えれば、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
【００２０】
エピタキシャル成長温度（ウェーハの熱処理温度）は、１０００〜１２００℃である。１０００℃未満では、エピタキシャル膜の結晶性が低下する。また、１２００℃を超えれば、スリップが発生し易い。
エピタキシャル成長時間（ウェーハの熱処理時間）は１〜２０分である。１分未満では、所定のエピタキシャル膜が得られない。また、２０分を超えれば、スリップが発生し易い。
シリコンウェーハの仕上げ前の薄膜化方法としては、研削、研磨、ウエットエッチングの何れか１つの方法のみでも、これらの中から選出された２つの方法を組み合わせたものでもよい。また、これら全ての方法を組み合わせたものでもよい。複数の薄膜化方法を組み合わせる場合、その組み合わせ順序は任意である。
研削では、シリコンウェーハの裏面（貼り合わせ面とは反対側の面）を、例えば＃３２０のレジノイド研削砥石で粗研削し、ついで＃２０００のレジノイド研削砥石により仕上げ研削を行なってもよい。
【００２１】
研磨では、ウェーハの表面を仕上げ研磨する公知の研磨装置を用いる。研磨布としては、例えば軟質プラスチックフォームの表面に発泡表面層が形成された仕上げ研磨用の不織布を使用する。研磨量は０．１〜２μｍである。
ウエットエッチングでは、ＨＦ／ＨＮＯ３／ＣＨ３ＣＯＯＨ溶液やアルカリ系溶液（例えばＫＯＨ）を、シリコンウェーハの裏面と接触させる。
シリコンウェーハの「残厚が数十μｍ」とは、仕上げのドライエッチングを施す前の薄膜処理により、シリコンウェーハの残りの厚さが１０〜３０μｍとなっていることをいう。シリコンウェーハ層の残りの厚さの測定方法としては、例えばＦＴＩＲ法または光干渉法、エリプソメトリ法などを採用することができる。
シリコンウェーハのドライエッチングとしては、例えば反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ；ＲＩＥ）を採用することができる。その他、イオンビームエッチング、反応性イオンビームエッチング、反応性レーザビームエッチング、反応性ガスエッチングなどを採用することができる。
【００２２】
請求項２に記載の発明は、シリコンウェーハの表面から酸素をイオン注入して、前記シリコンウェーハの表層にイオン注入層を形成し、このイオン注入の直後、前記シリコンウェーハの表面にエピタキシャル膜を成膜させると同時に、この成膜中のウェーハ加熱により前記イオン注入層を熱処理することで、シリコン粒とシリコン酸化物とが混在する薄膜化ストップ層を、そのウェーハ面内全体に連続して形成し、かつ該薄膜化ストップ層より前記シリコンウェーハの表面側に活性層を形成し、その後、前記エピタキシャル膜に半導体素子を形成し、次いで、前記エピタキシャル膜の表面に支持基板を貼り合わせて貼り合わせウェーハを作製し、この貼り合わせ後、前記シリコンウェーハを、該シリコンウェーハの裏面側から研削、研磨、ウエットエッチングのうち、少なくとも１つの方法によって残厚が数十μｍとなるまで薄くした後、仕上げとしてドライエッチングすることで、前記貼り合わせウェーハを薄膜化する半導体装置の製造方法である。
【００２３】
請求項２に記載の発明によれば、イオン注入工程では、シリコンウェーハの表層への酸素のイオン注入量を、従来のエピタキシャルＳＩＭＯＸウェーハの場合より少なくし、イオン注入層の熱処理は、エピタキシャルＳＩＭＯＸウェーハの場合の高温アニールに比べて低温となるエピタキシャル成長と同時に行う。こうして、シリコンウェーハの表層に薄膜化ストップ層が、そのウェーハ面内全体に連続して形成される。その結果、従来のディープトレンチ構造の終点検知部によるウェーハ薄膜化の終点検知を行う場合に比べて、シリコンウェーハの薄膜化の終点ラインの信頼性が高まり、活性層に形成された半導体素子の厚さばらつきを低減することができる。
その後、エピタキシャル膜に半導体素子を形成し、次いで、エピタキシャル膜の表面に支持基板を貼り合わせて貼り合わせウェーハを作製する。この貼り合わせ後、シリコンウェーハを、その裏面側から研削、研磨、ウエットエッチングのうち、少なくとも１つの方法によって残厚が数十μｍとなるまで薄くした後、仕上げとしてドライエッチングする。
【００２４】
請求項３に記載の発明は、シリコンウェーハの表面から酸素をイオン注入して、前記シリコンウェーハの表層にイオン注入層を形成し、このイオン注入の直後、前記シリコンウェーハの表面にエピタキシャル膜を成膜させ、このエピタキシャル膜の成膜後、前記イオン注入層を熱処理することで、シリコン粒とシリコン酸化物とが混在する薄膜化ストップ層を、そのウェーハ面内全体に連続して形成し、かつ該薄膜化ストップ層より前記シリコンウェーハの表面側に活性層を形成し、その後、前記エピタキシャル膜に半導体素子を形成し、次いで、前記エピタキシャル膜の表面に支持基板を貼り合わせて貼り合わせウェーハを作製し、この貼り合わせ後、前記シリコンウェーハを、該シリコンウェーハの裏面側から研削、研磨、ウエットエッチングのうち、少なくとも１つの方法によって残厚が数十μｍとなるまで薄くした後、仕上げとしてドライエッチングすることで、前記貼り合わせウェーハを薄膜化する半導体装置の製造方法である。
【００２５】
請求項３に記載の発明によれば、アニール工程をエピタキシャル成長工程後（デイバイスプロセスでの熱処理を含む）としたので、シリコンウェーハの表層に薄膜化ストップ層が、そのウェーハ面内全体に連続して形成される。その結果、従来のディープトレンチ構造の終点検知部によるウェーハ薄膜化の終点検知を行う場合に比べて、シリコンウェーハの薄膜化の終点ラインの信頼性が高まり、活性層に形成された半導体素子の厚さばらつきを低減することができる。
アニール工程でのウェーハ加熱温度および熱処理時間は、請求項１の場合と同じである。
【００２６】
請求項４に記載の発明は、前記イオン注入では、前記シリコンウェーハの加熱温度が２００℃以上、酸素イオン注入量が１×１０１５ａｔｏｍｓ／ｃｍ２〜４×１０１７ａｔｏｍｓ／ｃｍ２である請求項１〜請求項３のうち、何れか１項に記載の半導体装置の製造方法である。
【００２７】
イオン注入工程でのウェーハ加熱温度が２００℃未満では、ウェーハ表層に酸素イオン注入時のダメージが残存する。イオン注入工程での好ましい加熱温度は、３００℃〜６００℃である。なお、２００〜３００℃の低温でイオン注入を行うことで、イオン注入を２回に分けて行う場合と同様に、酸素析出量を増大させる効果が得られる。
イオン注入工程での酸素イオンの注入量が、１×１０１５ａｔｏｍｓ／ｃｍ２未満では、シリコンウェーハの薄化処理時の終点検知部としての機能を十分に果たすことができない。また、４×１０１７ａｔｏｍｓ／ｃｍ２を超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
【００２８】
請求項５に記載の発明は、前記熱処理では、９００〜１２００℃、３０秒〜４時間の前記シリコンウェーハの加熱を行う請求項１または請求項３に記載の半導体装置の製造方法である。
【００２９】
熱処理温度が９００℃未満では、酸素析出量が少ない。また、１２００℃を超えれば、超高温熱処理用の特別なアニール炉が必要となる。シリコンウェーハの好ましい熱処理温度は、酸素析出が効率よく発生する１１００〜１２００℃である。
熱処理時間が３０秒未満では、酸素析出量が少ない。また、４時間を超えれば、エピタキシャルウェーハの生産性が低下し、コスト高を招く。シリコンウェーハの好ましい熱処理時間は、酸素析出物による薄膜化の終点ラインの信頼性が高まる５分〜４時間、さらに好ましい時間は、酸素析出物による薄膜化の終点ラインの信頼性を確保できるとともに生産性が高まる１０分〜１時間である。
【００３０】
請求項６に記載の発明は、シリコンウェーハにその表面から酸素をイオン注入し、その後、前記シリコンウェーハを熱処理することで、該シリコンウェーハの表層に、シリコン粒およびシリコン酸化物が混在する薄膜化ストップ層が、そのウェーハ面内全体に連続して形成されるとともに、該薄膜化ストップ層より前記シリコンウェーハの表面側に活性層が形成され、該活性層の表面にエピタキシャル膜が成膜され、該エピタキシャル膜に半導体素子が形成され、前記エピタキシャル膜の表面に支持基板が貼り合わされ、前記シリコンウェーハおよび前記薄膜化ストップ層は、前記シリコンウェーハの裏面から研削、研磨、ウエットエッチングのうち、少なくとも１つの方法によって残厚が数十μｍとなるまで薄くした後、仕上げとしてドライエッチングにより薄膜化された半導体装置である。
【００３１】
請求項６に記載の発明によれば、エピタキシャル膜が成膜されたシリコンウェーハの表層には、ウェーハ表面からの酸素のイオン注入とこれに続く熱処理とにより、薄膜化ストップ層がウェーハ面内全体に連続して形成されている。薄膜化ストップ層とは、シリコン粒およびシリコン酸化物が混在した不完全埋め込み酸化膜である。そのため、従来のディープトレンチ構造の終点検知部によるウェーハ薄膜化の終点検知を行う場合に比べて、シリコンウェーハの薄膜化の終点ラインの信頼性が高まる。その結果、半導体素子の厚さばらつきを低減した半導体装置を製造することができる。
【発明の効果】
【００３２】
請求項１〜請求項３に記載の半導体装置の製造方法の発明および請求項６に記載の半導体装置の発明によれば、酸素のイオン注入量を従来のエピタキシャルＳＩＭＯＸウェーハの場合より少なくし、ウェーハ表面からシリコンウェーハの表層へ酸素をイオン注入し、その後、熱処理することで不完全埋め込み酸化膜の薄膜化ストップ層が、ウェーハ面内全体に連続して形成される。これにより、従来のディープトレンチ構造の終点検知部によるウェーハ薄膜化の終点検知を行う場合に比べて、シリコンウェーハの薄膜化の終点ラインの信頼性が高まり、活性層に形成された半導体素子の厚さばらつきを低減することができる。
【図面の簡単な説明】
【００３３】
【図１ａ】この発明の実施例１に係る半導体装置の製造方法におけるシリコンウェーハの縦断面図である。
【図１ｂ】この発明の実施例１に係る半導体装置の製造方法におけるシリコンウェーハの表層への酸素のイオン注入工程を示す縦断面図である。
【図１ｃ】この発明の実施例１に係る半導体装置の製造方法におけるイオン注入後のシリコンウェーハの熱処理により薄膜化ストップ層が形成された状態を示す縦断面図である。
【図１ｄ】この発明の実施例１に係る半導体装置の製造方法における活性層へのエピタキシャル膜の成膜工程を示す縦断面図である。
【図１ｅ】この発明の実施例１に係る半導体装置の製造方法における撮像素子形成工程を示す縦断面図である。
【図１ｆ】この発明の実施例１に係る半導体装置の製造方法における多層配線層への接着剤層の形成工程を示す縦断面図である。
【図１ｇ】この発明の実施例１に係る半導体装置およびその製造方法におけるベース基板と支持基板との貼り合わせ工程を示す縦断面図である。
【図１ｈ】この発明の実施例１に係る半導体装置の製造方法におけるシリコンウェーハのドライエッチング工程を示す縦断面図である。
【図１ｉ】この発明の実施例１に係る半導体装置の製造方法における薄膜化ストップ層のドライエッチング工程を示す縦断面図である。
【図１ｊ】この発明の実施例１に係る半導体装置の製造方法におけるシリコンウェーハのドライエッチング面へのカラーフィルタおよびマイクロレンズの形成による半導体装置の縦断面図である。
【図２】この発明の実施例１に係る半導体装置の製造方法におけるＳＩＭＯＸウェーハの場合の１／８〜１／２倍の酸素イオン注入量で形成された薄膜化ストップ層のＲＩＥストップ能力を示すグラフである。
【発明を実施するための形態】
【００３４】
以下、この発明の実施例を具体的に説明する。
【実施例】
【００３５】
以下、図１ａ〜図１ｊのフローシートを参照して、この発明の実施例１に係る半導体装置の製造方法が利用された裏面照射型固体撮像装置の製造方法を説明する。
まず、ベース基板１１を準備する（図１ａ）。これは、直径が３００ｍｍ、厚さが７７５μｍ、主表面の軸方位が〈１００〉、ボロンドープによる比抵抗が１．０Ω・ｃｍのシリコンウェーハである。
ベース基板１１は、以下の工程を順次行って作製される。すなわち、ルツボ内のシリコンの融液から、ＣＺ法によりシリコン単結晶の引き上げ後、シリコン単結晶をブロック切断、外周研削後、ワイヤソーにより多数枚のウェーハにスライスし、各ウェーハに対して面取り、ラッピング、エッチング、研磨、洗浄が行われる。
【００３６】
こうして得られたベース基板１１に対して、ベース基板１１の表面から酸素イオンを注入し、ベース基板１１の表層にイオン注入層１１ａを形成する酸素のイオン注入工程（図１ｂ）と、イオン注入工程の直後、ベース基板１１のイオン注入層１１ａを所定の加熱条件で熱処理し、ウェーハ表層内にシリコン粒ａとシリコン酸化物ｂとが混在する薄膜化ストップ層（不完全埋め込み酸化膜）１１ｂを形成するとともに、薄膜化ストップ層１１ｂよりベース基板１１の表面側に活性層１１ｃを形成する熱処理（アニール）工程（図１ｃ）と、ベース基板１１をエピタキシャル成長装置のチャンバに挿入し、ベース基板１１の表面にエピタキシャル膜１２を成長させるエピタキシャル成長工程（図１ｄ）とが順次施される。
【００３７】
イオン注入工程では、イオン注入装置にベース基板１１を挿入し、ウェーハの加熱温度を４００℃とし、２００ｋｅＶ、１．３×１０１７ａｔｏｍｓ／ｃｍ２で、ウェーハ表面からベース基板１１の表層に酸素をイオン注入する。これにより、ベース基板１１の表面から０．４μｍ程度の深さに、低級酸化物のＳｉＯ，Ｓｉ２Ｏ３などからなるイオン注入層１１ａが形成される。
次に、熱処理工程でのベース基板１１の熱処理条件は、アルゴンガスの雰囲気での熱処理温度が１２００℃、熱処理時間が３０分である。これにより、未だ不十分なイオン注入層１１ａが、熱処理工程を行うことで、本来の薄膜化ストップ層１１ｂとなる。すなわち、ＳｉＯ２を含むＳｉＯＸからなる析出酸化物や帯状酸化物などのシリコン酸化物ｂと、ベース基板１１中のシリコンが酸素のイオン注入により粒状化したシリコン粒ａとが所定の割合で混在する、厚さ０．２μｍの薄膜化ストップ層１１ｂが形成される。しかも、薄膜化ストップ層１１ｂよりベース基板１１の表面側には、厚さ０．４μｍの活性層１１ｃが形成される。
【００３８】
このとき、活性層１１ｃとエピタキシャル膜１２とは同じシリコンからなるため、これらは一体化する。なお、この熱処理工程を省略し、次のエピタキシャル成長工程において、ベース基板１１の表面にエピタキシャル膜１２を成膜する際に、その成膜中のウェーハ加熱によりイオン注入層１１ａを熱処理し、薄膜化ストップ層１１ｂを形成させてもよい。その他にも、イオン注入層１１ａの別の熱処理方法としては、エピタキシャル膜１２の成膜後、図１ｃに示す熱処理と同じ条件で、イオン注入層１１ａを熱処理してもよい。
【００３９】
エピタキシャル成長工程では、ベース基板１１を枚葉式の気相エピタキシャル成長装置の反応室内に配置し、ベース基板１１の表面に、気相エピタキシャル法によりエピタキシャル膜１２を成長させる。
気相エピタキシャル成長装置は、上下にヒータが配設されたチャンバの中央部に、平面視して円形のサセプタが水平配置されたものである。サセプタの表面の中央部には、ベース基板１１を、その表裏面を水平な横置き状態で収納する凹形状のウェーハ収納部が形成されている。また、チャンバの一側部には、チャンバの上部空間に、所定のキャリアガス（Ｈ２ガス）と所定のソースガス（ＳｉＨＣｌ３ガス）とを、ウェーハ表面に対して平行に流す一対のガス供給口が配設されている。また、チャンバの他側部には、両ガスの排気口が形成されている。
【００４０】
エピタキシャル成長時には、まず、ベース基板１１をサセプタのウェーハ収納部に、ウェーハ表裏面を水平にして載置する。次に、キャリアガスとソースガスとを、対応するガス供給口を通して反応室へ導入する。炉内圧力を０．１ＫＰａとし、１１００℃の高温に熱せられたベース基板１１上に、ソースガスの熱分解または還元によって生成されたシリコンを、反応速度２μｍ／分で析出させる。これにより、ベース基板１１の表面上に厚さ５μｍのシリコン単結晶のエピタキシャル膜１２が成長される。こうして、エピタキシャルシリコンウェーハ１０が作製される。
【００４１】
次に、エピタキシャル膜１２に、その表面側から撮像領域の画素分離領域部、半導体ウェル領域部およびフォトセンサとなるフォトダイオード１３を形成する（図１ｅ）。具体的には、エピタキシャル膜１２の撮像領域部に各画素領域部に対応してフォトダイオード１３と複数のＭＯＳトランジスタを形成し、周辺領域の周辺回路部にＣＭＯＳトランジスタを形成する。さらに、エピタキシャル膜１２の表面に、層間絶縁膜１４に多層配線１５が埋め込まれた多層配線層１６を形成する。
【００４２】
次いで、多層配線層１６の貼り合わせ界面側の面に、シリコン酸化膜である接着剤層１７を形成する（図１ｆ）。なお、フォトダイオード１３などが形成されたエピタキシャル膜１２と、多層配線層１５とからＣＭＯＳ型の固体撮像素子（半導体素子）４０が構成される。
その後、接着剤層１７の表面に化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）を施し、貼り合わされる接着剤層１７の表面の平坦度を高める。
【００４３】
次いで、ベース基板１１に形成された多層配線層１６の表面に、単結晶シリコンウェーハからなる支持基板１９を貼り合わせる（図１ｇ）。
この場合、まず多層配線層１６との貼り合わせ側となる面に、シリコン酸化膜からなる別の接着剤層１８が形成された支持基板１９を準備する。支持基板１９は、ベース基板１１と同一のシリコンウェーハである。
具体的な貼り合わせ方法としては、まず接着剤層１７，１８の表面同士を常温で接触させ、多層配線層１６と支持基板１９とを貼り合わせ、これにより貼り合わせウェーハ２０を得る。その後、貼り合わせウェーハ２０を熱酸化炉に挿入し、貼り合わせ熱処理を行って貼り合わせ強度を高める。
【００４４】
次に、貼り合わせウェーハ２０を表裏反転し、ベース基板１１に対してその貼り合わせ側とは反対側から研削および研磨を順次施し、残厚が２０μｍとなるまでベース基板１１を薄くした後、仕上げとして反応性イオンエッチング（ドライエッチング）を施し、ベース基板１１を除去する（図１ｈ）。研削時には、デバイス形成面側から＃３６０〜＃２０００のレジノイド研削砥石によりベース基板１１が研削される。研削後の残厚は２２μｍ程度である。研磨時には、枚葉式の片面研磨装置の研磨ヘッドの下面に、ベース基板１１側を下向きにして貼り合わせウェーハ２０を保持する。次いで、６０ｒｐｍで回転中の研磨ヘッドを徐々に下降し、所定の研磨圧で、ベース基板１１の研削面を６０ｒｐｍで回転中の研磨定盤上の研磨布に押し付けて研磨する。研磨布は、ロデール社製の軟質不織布パッド、Ｓｕｂａ６００（Ａｓｋｅｒ硬度８０°）である。研磨量は２μｍである。さらに、反応性イオンエッチングの条件は、反応ガスがＣＦ4／ＣＨＦ3／Ｈｅガスで、その１分間当たりのガス流量が５０ｃｍ3／５０ｃｍ3／２００ｃｍ3、高周波出力が１０００Ｗ、反応圧力が０．３Ｔｏｒｒ、エッチングレート２００ｎｍ／ｍｉｎである。
次に、貼り合わせウェーハ２０を、ＨＦ濃度が５質量％のＨＦ溶液の中に１０分間浸漬することで、薄膜化ストップ層を除去する（図１ｉ）。これにより活性層１１ｃが露出する。
【００４５】
次に、活性層１１ｃの露出面に、パシベーション膜となる例えばシリコン窒化膜、シリコン酸化膜をプラズマＣＶＤ法により形成する。
次いで、活性層１１ｃの固体撮像素子形成領域の所要の部分に、多層配線１５と接続するためのパッド（端子）導出用の開口を形成し、この開口を通じてパッドを形成する。
その後、各フォトダイオード１３に対応した位置に、対応する色のカラーフィルタ２１を形成し、さらにその上にマイクロレンズ２２を形成することで、裏面照射型固体撮像装置（半導体装置）３０が製造される（図１ｊ）。
このように、酸素のイオン注入量を従来のエピタキシャルＳＩＭＯＸウェーハの場合より少なくし、ウェーハ表面からベース基板１１の表層へ酸素をイオン注入し、その後、熱処理することで不完全埋め込み酸化膜の薄膜化ストップ層１１ｂが、ウェーハ面内全体に連続して形成される。これにより、従来のディープトレンチ構造の終点検知部によるウェーハ薄膜化の終点検知を行う場合に比べて、ベース基板１１の薄膜化の終点ラインの信頼性が高まり、活性層１１ｃと一体化されたエピタキシャル膜１２に形成されたＣＭＯＳ型の固体撮像素子４０の厚さばらつきを低減することができる。
【００４６】
ここで、図２のグラフを参照して、実際に実施例１の裏面照射型固体撮像装置３０のベース基板１１に対する酸素のイオン注入量を、ＳＩＭＯＸウェーハの酸素イオン注入量を基準（基準値１）とし、その１／２倍、１／４倍、１／６倍、１／８倍に変更したときのウェーハ面内でのＲＩＥストップ可否を評価した結果を報告する。ここで、ＳＩＭＯＸウェーハの酸素イオン注入量は２．６×１０１７ａｔｏｍｓ／ｃｍ２で、評価は断面ＴＥＭで行った。
その結果、ＳＩＭＯＸウェーハの酸素イオン注入量の１／２倍、１／４倍、１／６倍の各酸素イオン注入量で形成された薄膜化ストップ層に対するＲＩＥストップでは、ウェーハの面内での薄膜化ストップ層の表面凹凸が小さく、ＲＩＥストップされていることがわかった。一方、１／８倍の酸素イオン注入量で形成された薄膜化ストップ層におけるＲＩＥストップでは、ウェーハの面内における薄膜化ストップ層の表面凹凸が大きく、ＲＩＥストップ能力が不十分であることがわかった。
【産業上の利用可能性】
【００４７】
この発明は、裏面照射型ＣＭＯＳイメージセンサなどに有用である。
【符号の説明】
【００４８】
１１  ベース基板（シリコンウェーハ）、
１１ｂ  薄膜化ストップ層（不完全埋め込み酸化膜）、
１１ｃ  活性層、
１２  エピタキシャル膜、
１９  支持基板、
２０  貼り合わせウェーハ、
３０  裏面照射型固体撮像装置（半導体装置）、
４０  固体撮像素子（半導体素子）、
ａ  シリコン粒、
ｃ  シリコン酸化物。
【図１ａ】
2011086828.tif 000003
【図１ｂ】
2011086828.tif 000004
【図１ｃ】
2011086828.tif 000005
【図１ｄ】
2011086828.tif 000006
【図１ｅ】
2011086828.tif 000007
【図１ｆ】
2011086828.tif 000008
【図１ｇ】
2011086828.tif 000009
【図１ｈ】
2011086828.tif 000010
【図１ｉ】
2011086828.tif 000011
【図１ｊ】
2011086828.tif 000012
【図２】
2011086828.tif 000013