(57)【要約】【課題】この発明の実施例は、液晶の応答速度を改善するとともに正確な信号電圧が画素電極に供給されるようにした平面表示装置及び平面表示装置の駆動方法を提供する。【解決手段】表示領域に形成された複数の画素回路と、前記複数の画素回路の水平配列ライン群を順次選択的に駆動し、画素信号供給期間を設定する垂直ドライバーと、前記画素信号供給期間が設定された画素回路に対して書き込み信号を供給する水平ドライバーとを有した平面表示装置において、前記水平ドライバーは、前フレームの信号（電位＝Vsig-mae）と、現フレームの信号（電位＝Vsig-gen）の平均値から信号レベルセンター値（VsigC）を減算したものに、係数ｋ’を乗じた補正値を、現信号に加えることで、補正された前記書き込み信号 (Vsig-new)を生成していることを特徴とする。【選択図】      図２
2011085701.tif 000002
【特許請求の範囲】
【請求項１】
表示領域に２次元的に配置して形成された複数の画素回路と、前記複数の画素回路の水平配列ライン群を順次選択的に駆動し、画素信号供給期間を設定する垂直ドライバーと、前記画素信号供給期間が設定された画素回路に対して書き込み信号を供給する水平ドライバーとを有した平面表示装置において、
前記水平ドライバーは、前フレームの信号（電位＝Vsig-mae）と、現フレームの信号（電位＝Vsig-gen）の平均値から信号レベルセンター値（VsigC）を減算したものに、係数ｋ’を乗じた補正値を、現信号に加えることで、補正された前記書き込み信号 (Vsig-new)を生成していることを特徴とする平面表示装置。
【請求項２】
前記水平ドライバーは、
前記画素回路内の駆動コンデンサの電圧を前フレームの信号としてサンプルする前画素サンプルホールド回路と、
入力画素信号が現フレームの信号として一方の入力部に供給される加算回路と、
前記前フレームの信号（電位＝Vsig-mae）と、前記現フレームの信号（電位＝Vsig-gen）の平均値から信号レベルセンター値（VsigC）を減算したものに、係数ｋ’を乗じた補正値を前記加算回路の他方の入力部に供給する演算回路部と、
前記加算回路の出力を前記画素回路に前記書き込み信号として出力するバッファドライバーと、を有することを特徴とする請求項１記載の平面表示装置。
【請求項３】
前記演算回路部は、
前記前フレームの信号（電位＝Vsig-mae）を1/2する第１の係数器と、
前記現フレームの信号（電位＝Vsig-gen）を1/2する第２の係数器と、
前記第１と第２の係数器の出力を加算しこの加算値から信号レベルセンター値（VsigC）を減算する演算回路と、
前記演算回路の出力に前記係数ｋ’を乗じる第３の係数器とを有することを特徴とする請求項２記載の平面表示装置。
【請求項４】
表示領域に２次元的に配置して形成された複数の画素回路と、前記複数の画素回路の水平配列ライン郡を順次選択的に駆動し、画素信号供給期間を設定する垂直ドライバーと、前記画素信号供給期間が設定された画素回路に対して書き込み信号を供給する水平ドライバーとを有した平面表示装置の駆動方法において、
前フレームの信号（電位＝Vsig-mae）と、現フレームの信号（電位＝Vsig-gen）の平均値から信号レベルセンター値（VsigC）を減算したものに、係数ｋ’を乗じた補正値を、現信号に加えることで、補正された前記書き込み信号 (Vsig-new)を生成することを特徴とする平面表示装置の駆動方法。
【請求項５】
前記水平ドライバーでは、
前記画素回路内の駆動コンデンサの電圧を前フレームの信号としてサンプルし、
入力画素信号を現フレームの信号として加算回路の一方の入力部に供給し、
前記前フレームの信号（電位＝Vsig-mae）と、前記現フレームの信号（電位＝Vsig-gen）の平均値から信号レベルセンター値（VsigC）を減算したものに、係数ｋ’を乗じた補正値を前記加算回路の他方の入力部に供給し、
前記加算回路の出力を前記画素回路に前記書き込み信号として出力することを特徴とする請求項４記載の平面表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は平面表示装置及び平面表示装置の駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置は、液晶ドライバーを有する。液晶表示装置の動作を正確なものとするために、例えば以下の特許文献１、２がある。
【０００３】
特許文献１は、液晶の応答には遅延が伴うために、応答速度を改善する液晶表示装置（ＬＣＤ）が提案されている。応答速度を改善するためには、現フレームと前フレームとの書き込み電位のレベル差を計算し、このレベル差がある一定値よりも大きい場合には、そのレベル差よりもさらに大きい値を現フレームの書き込み信号とする手法が示されている。
【０００４】
また、特許文献２は液晶表示装置の画素電極に対して輝度に応じて正確な容量を設定するために、信号電圧を画素電極に供給する前に、プリチャージを行う技術である。
【０００５】
しかし従来の技術であると、回路構成として比較的大きな容量のメモリを必要として、高価になり、また計算が複雑になる。また、回路構成を簡単化する目的で、上記特許文献１が提案されたが、動作が不十分である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７−２５５０２６号公報
【特許文献２】特開２００７−９３９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
この発明の目的は、液晶表示装置に特有な交流駆動と、駆動電圧の補正値とに着目し、液晶の応答速度を改善するとともに正確な信号電圧が画素電極に供給されるようにした平面表示装置及び平面表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、この発明の一実施の形態は、表示領域に２次元的に配置して形成された複数の画素回路と、前記複数の画素回路の水平配列ライン群を順次選択的に駆動し、画素信号供給期間を設定する垂直ドライバーと、前記画素信号供給期間が設定された画素回路に対して書き込み信号を供給する水平ドライバーとを有した平面表示装置において、前記水平ドライバーは、前フレームの信号（電位＝Vsig-mae）と、現フレームの信号（電位＝Vsig-gen）の平均値から信号レベルセンター値（VsigC）を減算したものに、係数ｋ’を乗じた補正値を、現信号に加えることで、補正された前記書き込み信号 (Vsig-new)を生成していることを特徴とする。
【０００９】
また、前記水平ドライバーは、前記画素回路内の駆動コンデンサの電圧を前フレームの信号としてサンプルする前画素サンプルホールド回路と、入力画素信号が現フレームの信号として一方の入力部に供給される加算回路と、前記前フレームの信号（電位＝Vsig-mae）と、前記現フレームの信号（電位＝Vsig-gen）の平均値から信号レベルセンター値（VsigC）を減算したものに、係数ｋ’を乗じた補正値を前記加算回路の他方の入力部に供給する演算回路部と、前記加算回路の出力を前記画素回路に前記書き込み信号として出力するバッファドライバーとを有する。
【００１０】
さらに前記演算回路部は、前記前フレームの信号（電位＝Vsig-mae）を1/2する第１の係数器と、前記現フレームの信号（電位＝Vsig-gen）を1/2する第２の係数器と、前記第１と第２の係数器の出力を加算しこの加算値から信号レベルセンター値（VsigC）を減算する演算回路と、前記演算回路の出力に前記係数ｋ’を乗じる第３の係数器とを有する。
【発明の効果】
【００１１】
上記の手段によると、駆動コンデンサの電圧を有効に活用している。そして、簡単な構成の電圧補正回路を設けるだけで、画素信号を補正して画素回路に供給することができる。つまり簡単な回路で応答速度の改善を得ることができる。また補正電圧値は、前フレームの信号（電位＝Vsig-mae）と、現フレームの信号（電位＝Vsig-gen）の平均値から信号レベルセンター値（VsigC）を減算したものに、係数ｋ’を乗じた補正値を、現信号に加えることで、補正された書き込み信号 (Vsig-new)を得ている。これにより、ＬＣＤ応答速度を改善できる正確な補正値を得ることができる。
【００１２】
また(Vsig-gen + Vsig-mae)の平均値を得る場合、その手順を(Vsig-gen)/2と、(Vsig-mae)/2を求めた後に両者を加算する方法としている。
【００１３】
ここで、k' ×{(（Vsig-gen)/2） + (（Vsig-mae)/2） - VsigC}の補正電圧発生項は、Ｘドライバー（水平方向ドライバー）の電源電圧が現状のままでも生成することが可能となり、設計上、特別な電源回路を設けなくてもよい。
【図面の簡単な説明】
【００１４】
【図１】この発明の基本的な考え方を説明するために信号線に供給される極性反転信号の例を示す図である。
【図２】この発明の一実施の形態を示す構成説明図である。
【図３】図２の回路の動作例を説明するために示したタイミングチャートである。
【図４】係数k'を得る回路の説明図である。
【発明を実施するための形態】
【００１５】
以下図面を参照して、この発明の実施の形態を説明する。まず図１に画素電極に書き込む電位を示し、本発明の前提となる考え方を説明する。画素電極は、交流（ＡＣ）駆動されるためにフレーム毎に書き込み電位の極性を反転させている。図１には、第１フレームから第４フレームまで電位の極性が変化している様子を示している。この電位には画素電極に書き込むべき信号が重畳している。
【００１６】
ここで、第２フレームにおいて、第１フレームと第２フレームの信号のレベル差(Sdiff2)は、単純に(Sdiff2) = (Vsig2 - Vsig1)の演算では求められず、次のような演算が必要である。即ち、
(Sdiff2) = (Vsig2 - VsigC) - (VsigC - Vsig1)、但しVsig2≧VsigC, VsigC≧Vsig1
・・・・・（１）
となる。
【００１７】
ここで第２フレームにおいては、本来書き込まれる信号に対して、レベル差(Sdiff2)に応じた補正電圧を加算して、書き込み処理を行うことになる。したがって、このときの書き込み信号は、
(Vsig2-new) = Vsig2 + k × (レベル差Sdiff2）
・・・・・（２）
となる。（２）式に（１）式を代入すると、
(Vsig2-new) = Vsig2 + k ×{ (Vsig2 - VsigC) - (VsigC - Vsig1)}
・・・・・（３）
（３）式を変形すると、
(Vsig2-new) =Vsig2 + 2k × {(（Vsig2 + Vsig1)/2） - VsigC}
・・・・（４） 
したがって第２フレームの正極性の画素信号の書き込み時において、
(Vsig2 - VsigC)＞(VsigC - Vsig1)のときは信号が増大し、Vsig2-newは、Vsig2よりもレベルが大きくなる方向に制御される。逆に、
(Vsig2 - VsigC)＜(VsigC - Vsig1)のときは信号が減少し、Vsig2-newは、Vsig2よりもレベルが小さくなる方向に制御される。
【００１８】
次の第３フレームにおいては、第２フレームとのレベル差(Sdiff3)は、
(Sdiff3) = (Vsig3 - VsigC) - (VsigC - Vsig2)、但しVsig3≦VsigC, VsigC≦Vsig2
・・・・・（５）
ここで第３フレームにおいては、本来書き込まれる信号に対して、レベル差(Sdiff3)に応じた補正電圧を加算して、書き込み処理を行うことになる。したがって、このときの書き込み信号は、
(Vsig3-new) = Vsig3 + k × (レベル差Sdiff3）
・・・・・（６）
となる。（６）式に（５）式を代入すると、
(Vsig3-new) = Vsig3 + k ×{ (Vsig3 - VsigC) - (VsigC - Vsig2)}
・・・・・（７）
（７）式を変形すると、
(Vsig3-new) =Vsig3 + 2k × {(（Vsig3 + Vsig2)/2） - VsigC}
・・・・（８） 
したがって第３フレームの負極性の画素信号の書き込み時において、
(Vsig3 - VsigC)＜(VsigC - Vsig2)のときは信号が増大し、Vsig3-newは、Vsig3よりもレベルが小さくなる方向に制御される。逆に、
(Vsig3 - VsigC)＞(VsigC - Vsig2)のときは信号が減少し、Vsig3-newは、Vsig3よりもレベルが大きくなる方向に制御される。
【００１９】
上記した（４）式、（８）式から
補正後の書き込み信号(Vsig-new)を得るための電圧制御は、次の式で実現されることがわかる。
【００２０】
Vsig-new = Vsig-gen + k'× {(（Vsig-gen + Vsig-mae)/2） - VsigC}
但し、０≦k'≦２, Vsig-gen・・・現フレーム信号、Vsig-mae・・・前フレーム信号、VsigC・・・・信号レベルセンター値 
・・・・（９）
上記の（９）式は、前フレームの書き込み信号（電位＝Vsig-mae）と、現フレームの映像信号（電位＝Vsig-gen）の平均値から信号レベルセンター値（VsigC）を減算したものに、係数ｋ’を乗じた補正値を、現信号電位に加えることで、補正された書き込み信号 (Vsig-new)を得ていることを意味する。また(Vsig-gen + Vsig-mae)の平均値と信号レベルセンター値VsigCの値が、近づくにつれて補正電圧が小さくなることを示している。
【００２１】
また、(Vsig-gen + Vsig-mae)の平均値を得る場合、その手順を(Vsig-gen)/2と、(Vsig-mae)/2を求めた後に両者を加算する方法とする。すると、
Vsig-new = Vsig-gen + k' × {(（Vsig-gen)/2） + （(Vsig-mae)/2） - VsigC}
となる。ここで、k' ×{(（Vsig-gen)/2） + (（Vsig-mae)/2） - VsigC}の補正電圧発生項は、後述する液晶表示装置のＸドライバー（水平方向ドライバー）の電源電圧が現状のままでも生成することが可能となる。
【００２２】
例えば、{(Vsig-gen) + (Vsig-mae) - 2VsigC}というような演算順序であるとフレーム間で信号レベルが変化したとき、(Vsig-gen) + (Vsig-mae)の値がVsig最大値（図１参照）を越える値になることがあり、正常な演算が不可能となる。しかし、
(Vsig-gen)/2と(Vsig-mae)/2を求めた後に両者を加算する方法とすると、Vsig最大値（図１参照）を越える値になることはない。
【００２３】
また(Vsig-new)がVsig最大電圧値若しくはVsig最小電圧値をとるときは、信号が黒レベルか色が飽和したレベル（白レベル）のときである。
【００２４】
上記のように、k' × {(（Vsig-gen)/2） + (（Vsig-mae)/2） - VsigC}、但し、０≦k'≦２で現されるような補正電圧発生項の計算手順とすることで、つぎのような利点が得られる。即ち、出力ダイナミックレンジを（Vsigの最大値 - Vsigの最小値）の２倍以下にして、これを超えるような制御がかかった場合には信号をクリップし、出力ダイナミックレンジを超えないようにした場合でも、あえて係数ｋ’を小さくすることなく制御することができるので映像の中間レベルの応答速度改善が期待できる。
【００２５】
次に図２を参照して本発明が適用された液晶表示装置の構成例を説明する。図２において１００は表示領域である。表示領域１００は、信号線Ｓ１，Ｓ２，Ｓ３，・・・・、ライン選択線Ｙ１，Ｙ２，Ｙ３，・・・を有する。信号線とライン選択線の交差点付近には、それぞれ画素回路が構成されている。１つの画素回路の基本構成を代表して説明する。画素回路は、共通電極１１に一方の電極が接続された駆動コンデンサＣ１１、この駆動コンデンサＣ１１の他方の電極と対応する信号線Ｓ１間に接続された双方向スイッチＳＷ１１を有する。駆動コンデンサＣ１１にチャージされた画素信号により、液晶セルＬＣ１１が駆動される。ここで双方向スイッチＳＷ１１は、対応するライン選択線Ｙ１によりオンオフ制御される。ライン選択線Ｙ１が対応する複数の双方向スイッチをオンすると、このライン選択線Ｙ１に接続されている各画素回路に対して、それぞれ画素信号が書き込まれる。
【００２６】
上記のライン選択線Ｙ１，Ｙ２，Ｙ３，・・・は、Ｙドライバー２００により駆動される。各ライン選択線Ｙ１，Ｙ２，Ｙ３，・・・は、水平同期信号に同期して順次オンオフされる。
【００２７】
各画素回路には、Ｘドライバー３００からの画素信号が信号線Ｓ１を介して供給される。Ｘドライバー３００は、ＲＧＢの系統が存在するが、図ではＲ系統のみを代表して示している。STHは、水平同期パルスに同期した水平スタートパルスであり、CPHは水平クロックである。水平同期パルスに同期した水平スタートパルスは水平クロックCPHがシフトレジスタ３１１に供給されると、この水平クロックCHPによって順次シフトされ、シフトレジスタ３１１から出力されるシフトパルスは、レベルコンバータ３１２を介してサンプルホールド回路領域３１３の各入力制御回路３１３−１・・・・に供給される。図では入力制御回路３１３−１を代表して示している。入力制御回路３１３−１は、シフトパルスに応答して、入力信号（図の例はＲ信号）を第１のサンプルホールド回路３１３−Ａ、又は第２のサンプルホールド回路３１３−Ｂに供給する。例えば、第１の水平ライン、第３の水平ライン、第５の水平ライン・・・・の信号は、第１のサンプルホールド回路３１３−Ａに供給し、第２の水平ライン、第４の水平ライン、第６の水平ライン・・・・の信号は第２のサンプルホールド回路３１３−Ｂに供給する。
【００２８】
第１のサンプルホールド回路３１３−Ａ、第２のサンプルホールド回路３１３−Ｂの出力のいずれか一方が切換選択信号ＣＸによってスイッチ３１３−Ｃにより交互に選択されて電圧補正回路３１４に入力される。
【００２９】
電圧補正回路３１４では、第１のサンプルホールド回路３１３−Ａ、第２のサンプルホールド回路３１３−Ｂの出力を補正し、先の書き込み信号（Vsig-new）を生成している。書き込み信号は、バッファドライバー３１５−１を介して表示領域１００の画素回路に書き込まれる。図では信号線Ｓ１に対して書き込み信号を供給する系統を代表して示している。バッファドライバー３１５−１は、増幅器３１５ａ、及びスイッチ３１５ｂにより構成されている。
【００３０】
信号線Ｓ１系統の電圧補正回路について説明する。バッファドライバー３５１−１の出力は、信号線Ｓ１と前画素サンプルホールド回路３１４ａにも供給される。前画素サンプルホールド回路３１４ａの出力は、1/2係数器３１４ｂを介して演算回路３１４ｃに入力される。この演算回路３１４ｃには、サンプルホールド回路領域３１３からの出力が1/2係数器３１４ｄを介して入力されている。
【００３１】
演算回路３１４ｃは、
（(Vsig-gen)/2） + (（Vsig-mae)/2） - VsigC
の演算を行う。演算回路３１４ｃの出力は、係数器３１４ｆに入力される。係数器３１４ｆの出力は、
k' × {(（Vsig-gen)/2） + (（Vsig-mae)/2） - VsigC}
である。係数器３１４ｆの出力と第１又は第２のサンプルホールド回路３１３−Ａ，３１３−Ｂの出力であるVsig-genが加算回路３１４ｅにて加算される。よって、加算回路３１４ｅの出力が、上記で説明した Vsig-new  即ち、
Vsig-new = Vsig-gen + k' × {(（Vsig-gen)/2） + (（Vsig-mae)/2） - VsigC}
である。
【００３２】
３４０はタイミング信号発生回路であり、バッファドライバー３１５−１のスイッチ３１５ｂをオンオフ制御する信号を生成している。
【００３３】
図３には上記の回路の動作を説明するタイミングチャートを示している。ＳＴＨは、水平同期信号に同期し、水平期間における画素信号の開始位置に同期した水平スタートパルスである。このパルスＳＴＨがシフトレジスタ３１１に入力され、水平駆動クロックＣＰＨにより転送される。これにより、Ｘドライバー３００がＲ信号をサンプリングする。
【００３４】
ＳＨは、１フレーム前に駆動コンデンサＣ１１にチャージされた電圧を前画素サンプルホールド回路３１４aにて計測する期間を定めるパルスである。つまり、新しい画素信号を駆動コンデンサＣ１１にチャージする直前に、スイッチＳＷ１１を介して前画素サンプルホールド回路３１４aにて計測している。前画素サンプルホールド回路３１４aからは、前フレームの画素電圧値（(Vsig-mae)に対応する）を出力することができる。
【００３５】
ＣＸは、サンプルホールド回路３１３−Ａ，３１３−Ｂのいずれか一方の出力を選択するためにスイッチ３１３−Ｃを制御する信号である。
【００３６】
ＯＥＨは、イミング信号発生回路３４０から出力されるタイミング信号であり、バッファドライバー３１５−１のスイッチ３１５ｂをオンオフ制御する。期間Ｔ１は、スイッチ３１５ｂをオフする。またこの期間Ｔ１（時点ｔ２−ｔ３）に
Vsig-new = Vsig-gen + k' × {(（Vsig-gen)/2） + (（Vsig-mae)/2） - VsigC}
が計算される。時点ｔ３になるまでは、信号ＣＸにより第１のサンプルホールド回路３１３−Ａの出力が選択されているので、このとき使用されるVsig-genは第１のサンプルホールド回路３１３−Ａの出力である。時点ｔ３以後は、スイッチ３１５ｂがタイミング信号ＯＥＨによりオンされる。このために、加算回路３１４eで計算された補正信号（Vsig-newに対応する）がバッファドライバー３１５−１から出力され、選択されている画素回路に書き込まれる。
【００３７】
時点ｔ４−ｔ５は、次のラインの画素信号が第２のサンプルホールド回路群にサンプルされる。そして、時点ｔ６−ｔ９まで、先の時点ｔ１−ｔ４までと同様な動作が行われる。但し、この期間では第２のサンプルホールド回路３１３−Ｂの出力が補正される。
【００３８】
上記したようにこの発明によると、駆動コンデンサＣ１１の電圧を有効に活用している。そして、簡単な構成の電圧補正回路３１４を設けるだけで、画素信号を補正して画素回路に供給することができる。つまり簡単な回路で応答速度の改善を得ることができる。また補正電圧値は、前フレームの信号（電位＝Vsig-mae）と、現フレームの信号（電位＝Vsig-gen）の平均値から信号レベルセンター値（VsigC）を減算したものに、係数ｋ’を乗じた補正値を、現信号に加えることで、補正された書き込み信号 (Vsig-new)を得ている。これにより、ＬＣＤ応答速度を改善できる正確な補正値を得ることができる。
【００３９】
また(Vsig-gen + Vsig-mae)の平均値を得る場合、その手順を(Vsig-gen)/2と、(Vsig-mae)/2を求めた後に両者を加算する方法としている。ここで、k' ×{(（Vsig-gen)/2） + (（Vsig-mae)/2） - VsigC}の補正電圧発生項は、Ｘドライバー（水平方向ドライバー）の電源電圧が現状のままでも生成することが可能となり、設計上、特別な電源回路を設けなくてもよい。
【００４０】
なお図２の回路では、正極性の補正画素信号を駆動コンデンサＣ１１に供給する例を説明した。しかし、実際には負極性の補正信号を駆動コンデンサＣ１１に供給する回路も上記の図２の回路と並列に設けられており、フレームごとに正極性系統と負極性系統が交互に動作している。
【００４１】
図４（Ａ）には上記した係数ｋ’を得るｋ’発生回路４００の一例を示している。また図４（Ｂ）には図４（Ａ）の各部の電圧の関係を示している。
【００４２】
係数ｋ’は、Ｘドライバー３００の電源電圧（正極性用VDD、負極性用VSS）と、予めわかっている信号レベルセンター値VsigCと、Vsig-genの最大値電圧信号Vref-Hと最小値電圧信号Vref-Lが利用される。そして例えば
k' ≒ (VDD - VsigC )/(Vref-H - VsigC) ≒ (VsigC)/(VsigC - Vref-L) 
として得られる。
【００４３】
上記式において例えば、電源電圧VSSを0V、信号レベルセンター値VsigC＝VDD/2とすると、電源電圧VDDを、最大電圧信号Vref-Hに近づけると、係数k'は０に近づき、電源電圧VDDを、最大電圧信号Vref-Hの２倍に近づけると係数k'は２に近づくように制御される。
【００４４】
つまり電源電圧に応じて係数k'を変化させる方法を採用してもよい。
【００４５】
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００４６】
１００・・・表示領域、２００・・・Ｙドライバー、３００・・・Ｘドライバー、３１１・・・シフトレジスタ、３１２・・・レベルコンバータ、３１３・・・サンプルホールド回路領域、３１３−１・・・入力制御回路、３１３−Ａ、３１３−Ｂ・・・第１、第２のサンプルホールド回路、３１３−Ｃ・・・スイッチ、３１４・・・電圧補正回路、３１４ａ・・・前画素サンプルホールド回路、３１４ｂ、３１４ｄ・・・1/2係数器、３１４ｃ・・・演算回路、３１４ｆ・・・係数器、３１４e・・・加算回路、３１５−１・・・バッファドライバー。
【図１】
2011085701.tif 000003
【図２】
2011085701.tif 000004
【図３】
2011085701.tif 000005
【図４】
2011085701.tif 000006