(57)【要約】      （修正有）【課題】薄膜トランジスタへの外部光の入射を遮光できるとともに、画素の開口率の向上を図った液晶表示装置を提供する。【解決手段】表示装置の画素領域における薄膜トランジスタＴＦＴはゲート電極ＧＴと前記ゲート電極ＧＴの上方に配置した半導体層ＡＳと、前記半導体層ＡＳの上層に配置したドレイン電極ＤＴおよびソース電極を有し、前記半導体層ＡＳは、ドレイン信号線ＤＬの延在方向においてゲート電極ＧＴの形成領域からはみ出して形成される延在部を有し、前記ゲート電極ＧＴは、ゲート信号線の延在方向において前記半導体形成領域からはみ出して形成されている。【選択図】図１Ａ
2011118252.tif 000002
【特許請求の範囲】
【請求項１】
液晶を挟持して対向配置される第１基板と、第２基板を有し、
前記第１基板の前記液晶側の面に、隣接する一対のゲート信号線と隣接する一対のドレイン信号線とで囲まれた領域を画素領域とし、
この画素領域に、前記ゲート信号線に電気的に接続されたゲート電極と、このゲート電極を被って形成されるゲート絶縁膜と、このゲート絶縁膜上において前記ゲート電極の形成領域内に重畳して形成される半導体層と、前記ドレイン信号線と電気的に接続されるドレイン電極と、画素電極と電気的に接続されるソース電極とを有する薄膜トランジスタを備える液晶表示装置であって、
前記ゲート電極は、前記ゲート信号線の前記ドレイン信号線の交差部を含む箇所において前記ドレイン信号線の幅よりも大きな幅で突出する突出部によって形成され、
前記ドレイン電極は前記半導体層上に走行する前記ドレイン信号線の一部によって形成され、前記ソース電極は前記半導体層上において前記ドレイン信号線と離間して配置されることにより形成され、
前記半導体層は、この半導体層上に走行する前記ドレイン信号線のそれぞれの走行方向に沿って前記ゲート電極および前記ゲート信号線の形成領域からはみ出して形成される延在部を有して形成され、
前記ゲート電極の前記ドレイン電極が形成される側の辺は、平面的に視た場合、前記半導体層よりも外側へはみ出して形成されていることを特徴とする液晶表示装置。
【請求項２】
前記半導体層の延在部の先端部は、先端に向かうにしたがい幅が小さく形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記半導体層は、その外輪郭が、前記延在部を除いて、前記ゲート電極との外輪郭から距離を隔てて形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
半導体層は、非晶質半導体層で構成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記第１基板の前記画素領域に画素電極との間に電界を生じさせる対向電極を備え、
前記画素電極と対向電極のうちの一方の電極は、画素領域に形成された面状電極からなり、前記画素電極と対向電極のうちの他方の電極は、前記面状電極の上層に形成された絶縁膜を介して複数の線状電極からなることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記画素電極、対向電極と透光性導電膜によって形成されていることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
第１基板の液晶と反対の面側にはバックライトが配置されることを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
液晶を挟持して対向配置される第１基板と、第２基板有し、前記第１基板の前記液晶側の面に、隣接する一対のゲート信号線と隣接する一対のドレイン信号線とで囲まれた画素領域を備える液晶表示装置であって、
前記画素領域に、前記ゲート信号線に電気的に接続されたゲート電極と、このゲート電極を被って形成されるゲート絶縁膜と、このゲート絶縁膜上において前記ゲート電極の形成領域内に重畳して形成される半導体層と、前記ドレイン信号線と電気的に接続されるドレイン電極と、画素電極と電気的に接続されるソース電極とを含む薄膜トランジスタを有し、
前記ゲート電極は、前記ゲート信号線の前記ドレイン信号線の交差部を含む箇所において前記ドレイン信号線の幅よりも大きな幅で突出する突出部によって形成され、
前記ドレイン電極は前記半導体層上に配置したドレイン信号線の一部によって形成され、
前記ソース電極は前記半導体層上において前記ドレイン信号線と離間して配置されることにより形成され、
前記半導体層は、前記ドレイン信号線の延在方向においてゲート電極よりも大きく、前記ゲート信号線の延在方向においてゲート電極よりも小さく形成されていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、特に、マトリックス状に配置される各画素に薄膜トランジスタを備える液晶表示装置に関する。
【背景技術】
【０００２】
いわゆるアクティブ・マトリックス型の液晶表示装置は、液晶を挟持する一対の基板のうち一方の基板（第１基板）の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線と、ｙ方向に延在しｘ方向に並設されるドレイン信号線とが形成され、隣接する一対のゲート信号線と隣接する一対のドレイン信号線とで囲まれた領域を画素領域としている。
【０００３】
そして、各画素領域には、少なくとも、ゲート信号線からの信号（走査信号）によって制御される薄膜トランジスタと、この薄膜トランジスタを通してドレイン信号線からの信号（映像信号）が供給される画素電極とを備えている。
【０００４】
また、液晶表示装置は、各画素領域において前記画素電極と対向電極との間に電界を生じせしめて、当該画素の光透過率を制御させるように構成されているため、たとえば第１基板の液晶と反対の面側にバックライトを備えるのが通常となっている。
【０００５】
この場合、薄膜トランジスタは、バックライトからの光が前記薄膜トランジスタの半導体層に照射された場合、フォトコン（光導電現象）が発生し、特性が変化してしまう。このため、薄膜トランジスタにおいて、ゲート電極を半導体層よりも下層に形成するいわゆるボトムゲート構造とするとともに、ゲート電極を充分に大きく形成することによって、バックライトからの光をゲート電極によって遮光する構造のものが知られている。このような構成は、たとえば下記特許文献１に開示がなされている。なお、特許文献１に示す薄膜トランジスタのゲート電極は、ゲート信号線の一部を画素領域側に突出させた突出部によって構成したものとなっている。
【０００６】
また、本願発明に関連する文献としてはたとえば下記特許文献２がある。特許文献２に示す薄膜トランジスタはやはりボトムゲート構造となっており、ゲート信号線の形成領域内に島状からなる薄膜トランジスタの半導体層を形成したものとなっている。このようにした場合であっても、バックライトからの光は、ゲート信号線によって遮光され半導体層への入射を回避できるようになる。また、特許文献２には、ゲート信号線とドレイン信号線との交差部に、層間絶縁膜の他に、薄膜トランジスタの前記半導体層の形成の際に同時に形成される半導体層をも介在させた構成が開示されている。この半導体層は、ゲート信号線よりも上層に形成されるドレイン信号線の段差による段切れを防止したもので、ドレイン信号線の走行方向に沿ってゲート信号線の形成領域からはみ出して形成される。この場合、薄膜トランジスタの半導体層と段切れ防止のための半導体層は物理的に分断されて形成されたものとなっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平８−１１６０６２号公報
【特許文献２】特開２００９−８０３７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
液晶表示装置において、その薄膜トランジスタのゲート電極をゲート信号線の一部を画素領域側に突出させた突出部によって構成する場合、前記画素トランジスタのサイズは小さく形成することが望まれる。これは、薄膜トランジスタは、ゲート信号線に重畳させることなく、前記ゲート信号線に近接した領域に形成せざるを得ず、実質的な画素領域を狭め、画素の開口率を低下させてしまうことになるからである。
【０００９】
また、薄膜トランジスタをボトムゲート構造とする場合、薄膜トランジスタの半導体層の形成の際に、ゲート信号線とドレイン信号線との交差部に、層間絶縁膜の他に半導体層をも介在させ、この半導体層によって、ゲート信号線よりも上層に形成されるドレイン信号線の段差による段切れを防止することが望まれる。このようにすることによって、製造工数の増大を及ぼすことなく、比較的幅の小さなドレイン信号線の段切れを信頼性よく防止できるからである。  この場合、前記特許文献２に示すように薄膜トランジスタの半導体層と段切れ防止のための半導体層を物理的に分断されたままとした場合、画素領域内における薄膜トランジスタの占める面積が大きくなってしまう。
【００１０】
そこで、本発明者等は、薄膜トランジスタの半導体層と段切れ防止のための半導体層を物理的に接続させた一体のものとして形成し、半導体層自体に占める面積を小さくして、薄膜トランジスタの小型化を試みた。しかし、段切れ防止のための半導体層に、バックライトからの光が入射するようになり、ここで生じたフォトコンが薄膜トランジスタの半導体層にまで至って、薄膜トランジスタの特性が変化してしまうという不都合が生じた。
【００１１】
本発明の目的は、薄膜トランジスタへの外部光の入射を遮光できるとともに、画素の開口率の向上を図った液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の液晶表示装置は、その薄膜トランジスタのゲート電極を、段切れ防止用の半導体層に及ぶまで被うよう大きく形成するようにしたものである。
【００１３】
本発明の構成は、たとえば、以下のようなものとすることができる。
【００１４】
（１）本発明の液晶表示装置は、液晶を挟持して対向配置される第１基板と、第２基板を有し、
前記第１基板の前記液晶側の面に、隣接する一対のゲート信号線と隣接する一対のドレイン信号線とで囲まれた領域を画素領域とし、
この画素領域に、前記ゲート信号線に電気的に接続されたゲート電極と、このゲート電極を被って形成されるゲート絶縁膜と、このゲート絶縁膜上において前記ゲート電極の形成領域内に重畳して形成される半導体層と、前記ドレイン信号線と電気的に接続されるドレイン電極と、画素電極と電気的に接続されるソース電極とを有する薄膜トランジスタを備える液晶表示装置であって、
前記ゲート電極は、前記ゲート信号線の前記ドレイン信号線の交差部を含む箇所において前記ドレイン信号線の幅よりも大きな幅で突出する突出部によって形成され、
前記ドレイン電極は前記半導体層上に走行するドレイン信号線の一部によって形成され、前記ソース電極は前記半導体層上において前記ドレイン信号線と離間して配置されることにより形成され、
前記半導体層は、この半導体層上に走行するドレイン信号線のそれぞれの走行方向に沿ってゲート電極およびゲート信号線の形成領域からはみ出して形成される延在部を有して形成され、
前記ゲート電極の前記ドレイン電極が形成される側の辺は、平面的に視た場合、前記半導体層よりも外側へはみ出して形成されていることを特徴とする。
【００１５】
（２）本発明の液晶表示装置は、（１）において、前記半導体層の延在部の先端部は、先端に向かうにしたがい幅が小さく形成されていることを特徴とする。
【００１６】
（３）本発明の液晶表示装置は、（１）において、前記半導体層は、その外輪郭が、前記延在部を除いて、前記ゲート電極との外輪郭から距離を隔てて形成されていることを特徴とする。
【００１７】
（４）本発明の液晶表示装置は、（１）において、半導体層は、非晶質半導体層で構成されていることを特徴とする。
【００１８】
（５）本発明の液晶表示装置は、（１）において、前記第１基板の前記画素領域に画素電極との間に電界を生じさせる対向電極を備え、
前記画素電極と対向電極のうちの一方の電極は、画素領域に形成された面状電極からなり、前記画素電極と対向電極のうちの他方の電極は、前記面状電極の上層に形成された絶縁膜を介して複数の線状電極からなることを特徴とする。
【００１９】
（６）本発明の液晶表示装置は、（５）において、前記画素電極、対向電極と透光性導電膜によって形成されていることを特徴とする。
【００２０】
（７）本発明の液晶表示装置は、（１）において、第１基板の液晶と反対の面側にはバックライトが配置されることを特徴とする。
【００２１】
（８）本発明の液晶表示装置は、液晶を挟持して対向配置される第１基板と、第２基板有し、前記第１基板の前記液晶側の面に、隣接する一対のゲート信号線と隣接する一対のドレイン信号線とで囲まれた画素領域を備える液晶表示装置であって、前記画素領域に、前記ゲート信号線に電気的に接続されたゲート電極と、このゲート電極を被って形成されるゲート絶縁膜と、このゲート絶縁膜上において前記ゲート電極の形成領域内に重畳して形成される半導体層と、前記ドレイン信号線と電気的に接続されるドレイン電極と、画素電極と電気的に接続されるソース電極とを含む薄膜トランジスタを有し、前記ゲート電極は、前記ゲート信号線の前記ドレイン信号線の交差部を含む箇所において前記ドレイン信号線の幅よりも大きな幅で突出する突出部によって形成され、前記ドレイン電極は前記半導体層上に配置したドレイン信号線の一部によって形成され、前記ソース電極は前記半導体層上において前記ドレイン信号線と離間して配置されることにより形成され、前記半導体層は、前記ドレイン信号線の延在方向においてゲート電極よりも大きく、前記ゲート信号線の延在方向においてゲート電極よりも小さく形成されていることを特徴とする。
【００２２】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００２３】
上述のように構成した液晶表示装置は、薄膜トランジスタの外部光の入射を遮光できるとともに、画素の開口率の向上を図ることができるようになる。
【００２４】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００２５】
【図１Ａ】本発明の液晶表示装置の実施例１を示す要部平面図で、画素に形成された薄膜トランジスタを示している。
【図１Ｂ】図１Ａの薄膜トランジスタの拡大図である。
【図２】本発明の液晶表示装置の実施例１を示す概略平面図である。
【図３】本発明の液晶表示装置の実施例１の画素を示す平面図である。
【図４】図３のIV−IV線における断面図である。
【図５】図３のV−V線における断面図である。
【図６】本発明の構成の効果を明確にするための対応比較図である。
【図７】図６のVII−VII線における断面図である。
【図８】本発明の構成の効果を明確にするための対応比較図である。
【図９】図６のIX−IX線における断面図である。
【発明を実施するための形態】
【００２６】
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【実施例１】
【００２７】
〈全体の構成〉
図２は、本発明の液晶表示装置の実施例１の概略を示す平面図である。図２において、液晶（図示せず）を挟持して対向配置される第１基板ＳＵＢ１、第２基板ＳＵＢ２がある。第２基板ＳＵＢ２は観察者側に配置されるようになっている。第１基板ＳＵＢ１の背面にはバックライト（図示しない）が配置されるようになっている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１よりも若干小さな面積となっており、第１基板ＳＵＢ１の図中下側の辺部ＳＤを露出させるようになっている。第１基板ＳＵＢ１の図中下側の辺部ＳＤには半導体装置（チップ）ＳＥＣが搭載されている。この半導体装置ＳＥＣは後述の表示領域ＡＲにおける各画素を駆動する制御回路となっている。第２基板ＳＵＢ２の周辺には、第１基板ＳＵＢ１との固着を図るシール材ＳＬが形成され、このシール材ＳＬは液晶を封止させる機能をも有している。
【００２８】
シール材ＳＬで囲まれた領域は表示領域ＡＲとなっている。第１基板ＳＵＢ１の前記表示領域ＡＲにおける液晶側の面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬ、および図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬとで囲まれる領域は画素領域を構成するようになっている。これにより、表示領域ＡＲにはマトリックス状に配置された多数の画素を有するようになっている。
【００２９】
各画素領域には、図中の点線楕円枠内の等価回路図である図Ａに示すように、ゲート信号線ＧＬからの信号（走査信号）によってオンされる薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを通してドレイン信号線ＤＬからの信号（映像信号）が供給される画素電極ＰＸと、この画素電極ＰＸとの間に電界を生じさせる対向電極ＣＴとが形成されている。前記電界は第１基板ＳＵＢ１の面に平行な成分を有し、液晶の分子は第１基板ＳＵＢ１の面に水平な状態のままで配向状態が変化するようになっている。この種の液晶表示装置はたとえばＩＰＳ（In Plane Switching）方式と称される。なお、対向電極ＣＴはたとえばゲート信号線ＧＬに平行して走行するコモン信号線ＣＬを介して映像信号に対して基準となる基準信号が供給されるようになっている。
【００３０】
なお、ゲート信号線ＧＬ、ドレイン信号線ＤＬ、およびコモン信号線ＣＬは、それぞれ図示しない引き出し線によって前記半導体装置ＳＥＣに接続され、ゲート信号線ＧＬには走査信号、ドレイン信号線ＤＬには映像信号、コモン信号線ＣＬには基準信号が供給されるようになっている。
【００３１】
〈画素の構成〉
図３は、第１基板ＳＵＢ１の液晶側の面に形成された画素の構成を示す図で、図２の図Ａにおける部分の平面図を示している。なお、図４は、図３のIV−IVにおける断面図、図５は図３のV−V線における断面図を示している。
【００３２】
図３において、第１基板ＳＵＢ１（図４、図５参照）の液晶側の面に、図中ｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬが形成されている。これらゲート信号線ＧＬは後述のドレイン信号線ＤＬとで囲まれる矩形状の領域を画素領域として構成するようになっている。ここで、ゲート信号線ＧＬには、当該画素領域側に突出する突出部によって形成されるゲート電極ＧＴが設けられている。このゲート電極ＧＴは、後述の薄膜トランジスタＴＦＴのゲート電極となるものである。ゲート電極ＧＴは、ドレイン信号線ＤＬとの交差部を含む箇所においてドレイン信号線ＤＬの幅よりも大きな幅を有して形成されている。ゲート電極ＧＴはドレイン信号線ＤＬに対して図中右側（当該画素領域側）にずれて形成されている。これにより、ゲート電極ＧＴにおいて、ドレイン信号線ＤＬが重ねられる部分よりも図中左側のドレイン信号線ＤＬから露出された部分の方が面積的に大きくなっている。このようにした理由は、後述の説明から明らかとなるように、ドレイン信号線ＤＬから露出された部分において、薄膜トランジスタＴＦＴのチャネル領域、ソース電極を形成するようになっているからである。
【００３３】
ゲート電極は、ゲート信号線ＧＬの延在方向に幅ＧＧＷを有し、ドレイン信号線の延在方向に長さＧＤＷを有している。なお、ゲート電極の領域で薄膜トランジスタ機能に直接的に関与する領域はチャネル領域ＣＨＤと重なる領域である。このようにゲート信号線ＧＬ（ゲート電極ＧＴ）が形成された第１基板ＳＵＢ１の表面には、前記ゲート信号線ＧＬをも被って絶縁膜ＧＩ(図４、図５参照)が形成されている。この絶縁膜ＧＩは薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜として機能するようになっている。
【００３４】
図１Ａ、図１Ｂに示すように、絶縁膜ＧＩの表面の薄膜トランジスタＴＦＴの形成領域にたとえばアモルファスＳｉからなる半導体層ＡＳが島状に形成されている。半導体層ＡＳはドレイン信号線の延在方向に長さＡＳＤＷを有し、ゲート信号線の延在方向に幅ＡＳＧＷを有している。この半導体層ＡＳは、前記ゲート電極ＧＴの形成領域内、さらには、後述のドレイン信号線の走行方向に沿ってゲート電極ＧＴおよびゲート信号線ＧＬからはみ出して形成される延在部ＥＸを有して形成されている。そして、半導体層ＡＳは、その外輪郭が、前記延在部ＥＸを除いて、ゲート電極ＧＴとの該輪郭から距離Ｗを隔てて形成されている。即ち、半導体層ＡＳは一つの画素において、ドレイン信号線の断線を抑制するための部位とチャネル領域ＣＨＤを構成する部位とが一体的に形成される。半導体層ＡＳの長さＡＳＤＷはゲート電極の長さＧＤＷより大きく（ＡＳＤＷ＞ＧＤＷ）、半導体層の幅ＡＳＧＷはゲート電極の幅ＧＧＷより小さい（ＡＳＧＷ＜ＧＧＷ）。さらに半導体層はゲート電極とドレイン信号線の交差する領域において、ドレイン線の幅よりも大きい幅で形成されているため、ゲート電極及び半導体層の上層に形成されるドレイン層に段差が生じない。よって、ドレイン層の断線を防止できる。また、半導体層ＡＳの延在部ＥＸの先端部は、先端に向かうにしたがい幅が小さくなるように楔状に形成されている。このようなパターンからなる半導体層ＡＳは、薄膜トランジスタＴＦＴの半導体層と、ドレイン信号線ＤＬの段差による段切れを防止する半導体層とを、互いに接続させて一体的に形成したことにある。
【００３５】
前記薄膜トランジスタＴＦＴは、前記半導体層ＡＳの表面に、互いに対向配置されたドレイン電極ＤＴ、ソース電極ＳＴが形成されることにより、逆スタガ構造のＭＩＳ（Metal Insulator Semiconductor）型トランジスタが構成されるようになる。この場合、図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成され、前記ドレイン電極ＤＴは、前記ドレイン信号線ＤＬのうち前記半導体層ＡＳ上を走行する部分によって形成されるようになっている。すなわち、ドレイン電極ＤＴは、ドレイン信号線ＤＬからの延在部によって形成されることなく、直線状に走行するドレイン信号線ＤＬの一部によって形成されるようになっている。なお、ドレイン信号線ＤＬは、半導体層ＡＳの前記延在部ＥＸに重ねられて形成され、これにより、ドレイン信号線ＤＬの段差による段切れを信頼性よく回避できる構成となっている。
【００３６】
また、ドレイン信号線ＤＬの形成の際に、薄膜トランジスタＴＦＴのソース電極ＳＴが形成され、このソース電極ＳＴは半導体層ＡＳの形成領域を超えて画素領域側に延在するパッド部ＰＤを具備して構成されている。このパッド部ＰＤは後述の画素電極ＰＸと電気的に接続される部分として構成される。
【００３７】
前記基板ＳＵＢ１の表面にはドレイン信号線ＤＬ等をも被って保護膜ＰＡＳ（図４、図５参照）が形成されている。この保護膜ＰＡＳは薄膜トランジスタＴＦＴの液晶との直接の接触を回避し、前記薄膜トランジスタＴＦＴの特性劣化を防止するようになっている。この保護膜ＰＡＳは、たとえば二層構造からなり、無機絶縁膜からなる保護膜ＰＡＳ１および有機絶縁膜からなる保護膜ＰＡＳ２の順次積層体によって構成されている。
【００３８】
そして、保護膜ＰＡＳ２の表面であって隣接する一対のゲート信号線ＣＬの間に、該ゲート信号線ＣＬの走行方向に沿って形成される対向電極ＣＴが形成されている。この対向電極ＣＴは図中ｘ方向に並設される各画素領域に共通に形成され、図２に示したコモン信号線ＣＬを兼ねた構成となっている。この対向電極ＣＴは、たとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜から構成されている。
【００３９】
なお、対向電極ＣＴは、たとえば前記バッド部ＰＤを被うのを回避して形成されている。これは、前記バッド部ＰＤを後述の画素電極ＰＸと後述のスルーホールＴＨを通して電気的接続を図る際に、前記対向電極ＣＴと画素電極ＰＸとの短絡を回避させるためである。
【００４０】
第１基板ＳＵＢ１の表面には、対向電極ＣＴをも被って無機絶縁膜からなる絶縁膜ＩＮ（図４、図５参照）が形成され、この絶縁膜ＩＮの上面には各画素領域に画素電極ＰＸが形成されている。絶縁膜ＩＮは画素電極ＰＸと前記対向電極ＣＴとの絶縁を図る層間絶縁膜としての機能を有する。画素電極ＰＸは、たとえば図中ｙ方向に延在されｘ方向に並設された複数（図ではたとえば３個）の線状の電極からなり、これら各電極は、前記薄膜トランジスタＴＦＴ側の端部において互いに接続された接続部ＪＮを備えている。画素電極ＰＸは、たとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜から構成されている。画素電極ＰＸの接続部ＪＮの一部は、絶縁膜ＩＮおよび絶縁膜ＰＡＳに形成されたスルーホールＴＨを通して前記薄膜トランジスタＴＦＴのソース電極ＳＴ（正確にはパッド部ＰＤ）に電気的に接続されるようになっている。
【００４１】
〈効果〉
このように構成された液晶表示装置において、前記薄膜トランジスタＴＦＴおよびその近傍の構成における拡大図を図１Ａに、薄膜トランジスタＴＦＴ形成部の拡大図を図１Ｂに示す。図１Ａ，図１Ｂに示す薄膜トランジスタＴＦＴの特徴的な構成は、まず、薄膜トランジスタの半導体層ＡＳと段切れ防止のための半導体層ＡＳが物理的に一体化された構成となっているとともに、薄膜トランジスタのドレイン電極ＤＴは、半導体層ＡＳ上において直線状に走行するドレイン信号線ＤＬの一部によって形成されていることにある。薄膜トランジスタＴＦＴのチャネル領域は、ドレイン信号線ＤＬとソース電極ＳＴの間の図中符号ＣＨＤで示す領域となる。このように構成される薄膜トランジスタＴＦＴはドレイン信号線ＤＬ側に近接させて形成することができ、画素領域内における薄膜トランジスタＴＦＴの占める面積を小さくできる。したがって、画素の開口率を向上させることができる。
【００４２】
そして、ゲート電極ＧＴの形成領域内に形成される半導体層ＡＳは、ドレイン信号線ＤＬの走行方向に沿ってゲート電極ＧＴの形成領域からはみ出す延在部ＥＸを除き、その外輪郭がゲート電極Ｇおよびゲート信号線ＧＬの外輪郭よりも内側に位置づけられて形成されている。これにより、特に、ゲート電極ＧＴのドレイン信号線ＤＬ（ドレイン電極ＤＴ）が形成される側の辺は、平面的に視た場合、半導体層ＡＳよりも外側へはみ出して形成されるようになっている。このため、バックライトからの光は前記ゲート電極ＧＴによって遮光され、半導体層ＡＳに光の入射によるフォトコンの発生を防止できるようになる。なお、半導体層ＡＳはドレイン信号線ＤＬの形成領域においてゲート電極ＧＴからはみ出る部分（延在部ＥＸ）を有するが、この部分はチャネル領域ＣＨＤから比較的大きく離間されていることから、たとえこの部分にフォトコンが発生することがあっても、チャネル領域ＣＨＤにまで達することは希となり、薄膜トランジスタＴＦＴの特性を変化させるまでには至らないものとなる。
【００４３】
ここで、図１に示した薄膜トランジスタを、たとえば図６に示す薄膜トランジスタＴＦＴと比較する。図６は、薄膜トランジスタＴＦＴの半導体層（図中ＡＳｔｆで示す）と段切れ防止のための半導体層（図中ＡＳｌｖで示す）を物理的に分断された構成となっている。この点に関しては前記特許文献２に記載された技術と同様である。図６に示す薄膜トランジスタＴＦＴは、段切れ防止の半導体層ＡＳｌｖの形成領域と異なる他の領域に形成されていることになり、ドレイン電極ＤＴが接続されるドレイン信号線ＤＬから比較的大きく離れた位置に配置されることになる。ゲート信号線ＧＬの突出部で構成される薄膜トランジスタＴＦＴのゲート電極ＧＴは、薄膜トランジスタＴＦＴを遮光するため、薄膜トランジスタＴＦＴの半導体層ＡＳｔｆを充分に被った大きさで形成されているが、段切れ防止の半導体層ＡＳｌｖに対してはその対策はなされていない。すなわち、ゲート電極ＧＴのドレイン信号線ＤＬ側の辺は、平面的に視た場合、段切れ防止の半導体層ＡＳｌｖの形成領域内に位置づけられ、前記半導体層ＳＡｌｖはゲート電極ＧＴからはみ出した部分を有している。段切れの半導体層ＡＳｌｖは薄膜トランジスタＴＦＴの半導体層ＡＳｔｆと電気的な接続がなされていないことから、フォトコンの対策を不要とするからである。なお、図７は、図６のVII−VII線における断面図を示している。
【００４４】
図８は、図６に示した構成において、薄膜トランジスタの半導体層ＡＳと段切れ防止のための半導体層ＡＳを物理的に接続させた構成とするとともに、薄膜トランジスタＴＦＴのドレイン電極ＤＴを前記半導体層上のドレイン信号線の一部によって構成したものである。このようにした場合、段切れ防止のための半導体層ＡＳも薄膜トランジスタＴＦＴの半導体層ＡＳを兼ねた構成とでき、薄膜トランジスタＴＦＴはドレイン信号線ＤＬ（ドレイン電極ＤＴ）から近接した位置に配置できることになる。この場合、段切れ防止を兼ねる半導体層ＡＳはゲート電極ＧＴからはみ出した部分を有しており、ここの部分においてバックライトからの光によって発生したフォトコンは、薄膜トランジスタＴＦＴに影響を与えることとなってしまう。なお、図９は、図８のIX−IX線における断面図を示している。
【実施例２】
【００４５】
上述した液晶表示装置は、ＩＰＳ（In Plane Switching）方式と称される液晶表示装置について説明したものである。しかし、これに限らず、ＴＮ（Twisted Nematic）あるいはＶＡ（Vertical Alignment）と称される各方式における液晶表示装置にも適用できる。いずれの方式における液晶表示装置においても同様の課題があるからである。
【００４６】
本発明は、表示装置の画素領域における薄膜トランジスタはゲート電極とゲート電極の上方に配置した半導体層と、半導体層の上層に配置したドレイン電極およびソース電極を有し、半導体層がドレイン信号線の延在方向においてゲート電極の形成領域からはみ出して形成される延在部を有し、ゲート電極がゲート信号線の延在方向において半導体形成領域からはみ出して形成されている。
【００４７】
図４に示すように、ゲート電極形成部の断面図をみると、ゲート電極上に半導体層ＡＳとドレイン電極とソース電極とが積層されている。半導体層はゲート電極からはみ出すことなく形成されている。これにより、断線防止部とチャネル部とが一体的に形成された半導体層を形成しても、ホトコンの影響を小さくすることができる。
【００４８】
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
【符号の説明】
【００４９】
ＳＵＢ１……第１基板、ＳＵＢ２……第２基板、ＳＥＣ……半導体装置（チップ）、ＡＲ……表示領域、ＳＬ……シール材、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＴＦＴ……薄膜トランジスタ、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＰＤ……パッド部、ＡＳ……半導体層、ＡＳｔｆ……薄膜トランジスタの半導体層、ＡＳｌｖ……段切れ防止のための半導体層、ＥＸ……延在部（半導体層の）、ＰＸ……画素電極、ＣＴ……画素電極、ＣＬ……コモン信号線、ＧＩ、ＩＮ……絶縁膜、ＰＡＳ……保護膜、ＰＡＳ１……無機絶縁膜、ＰＡＳ２……有機絶縁膜、ＴＨ……スルーホール。
【図１Ａ】
2011118252.tif 000003
【図１Ｂ】
2011118252.tif 000004
【図２】
2011118252.tif 000005
【図３】
2011118252.tif 000006
【図４】
2011118252.tif 000007
【図５】
2011118252.tif 000008
【図６】
2011118252.tif 000009
【図７】
2011118252.tif 000010
【図８】
2011118252.tif 000011
【図９】
2011118252.tif 000012