(57)【要約】【課題】外部信号入力部の故障を早期に自己診断することができるエレベータの制御装置を提供する。【解決手段】外部信号が入力されるバッファと、バッファから出力された外部信号に対応したデータを格納するプログラマブルロジックデバイスと、プログラマブルロジックデバイスから読み取ったデータに基づいてエレベータを制御する中央処理装置と、を備え、中央処理装置は、任意のタイミングでバッファに外部信号の出力を中断させて診断用信号を出力させ、診断用信号に対応してプログラマブルロジックデバイスが格納したデータに基づいて、バッファの健全性を診断する構成とした。【選択図】図１
2011093664.tif 000002
【特許請求の範囲】
【請求項１】
外部信号が入力されるバッファと、
前記バッファから出力された外部信号に対応したデータを格納するプログラマブルロジックデバイスと、
前記プログラマブルロジックデバイスから読み取ったデータに基づいてエレベータを制御する中央処理装置と、
を備え、
前記中央処理装置は、任意のタイミングで前記バッファに前記外部信号の出力を中断させて診断用信号を出力させ、前記診断用信号に対応して前記プログラマブルロジックデバイスが格納したデータに基づいて、前記バッファの健全性を診断することを特徴とするエレベータの制御装置。
【請求項２】
前記バッファと前記プログラマブルロジックデバイスとの間に接続されたプルアップ抵抗、
を備え、
前記中央処理装置は、前記バッファの出力を無効にさせて、前記プルアップ抵抗の出力に対応して前記プログラマブルロジックデバイスが格納したデータに基づいて、前記プログラマブルロジックデバイスの健全性を診断することを特徴とする請求項１記載のエレベータの制御装置。
【請求項３】
前記バッファの入力側に設けられ、前記外部信号を入力の一方とするとともに、前記中央処理装置が前記プログラマブルロジックデバイスに出力させる制御用信号を入力の他方として、前記外部信号と前記制御用信号とのＡＮＤ演算結果を前記バッファに出力するＡＮＤゲート、
を備え、
前記中央処理装置は、前記プログラマブルロジックデバイスに前記制御用信号としてＬｏｗ信号を出力させたときに前記プログラマブルロジックデバイスが格納したデータに基づいて、前記バッファと前記プログラマブルロジックデバイスの健全性を診断することを特徴とする請求項２記載のエレベータの制御装置。
【請求項４】
前記バッファと前記プログラマブルロジックデバイスとの間に接続されたプルダウン抵抗、
を備え、
前記中央処理装置は、前記バッファの出力を無効にさせて、前記プルダウン抵抗の出力に対応して前記プログラマブルロジックデバイスが格納したデータに基づいて、前記プログラマブルロジックデバイスの健全性を診断することを特徴とする請求項１記載のエレベータの制御装置。
【請求項５】
前記バッファの入力側に設けられ、前記外部信号を入力の一方とするとともに、前記中央処理装置が前記プログラマブルロジックデバイスに出力させる制御用信号を入力の他方として、前記外部信号と前記診断用信号とのＡＮＤ演算結果を前記バッファに出力するＡＮＤゲート、
を備え、
前記中央処理装置は、前記プログラマブルロジックデバイスに前記診断用信号としてＨｉｇｈ信号を出力させたときに前記プログラマブルロジックデバイスが格納したデータに基づいて、前記バッファと前記プログラマブルロジックデバイスの健全性を診断することを特徴とする請求項４記載のエレベータの制御装置。
【請求項６】
前記中央処理装置に診断された前記健全性の履歴を累積格納する記憶装置、
を備えたことを特徴とする請求項１〜請求項５のいずれかに記載のエレベータの制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、エレベータの制御装置に関するものである。
【背景技術】
【０００２】
中央処理装置に自己診断機能を付加したエレベータの制御装置が提案されている。かかる制御装置によれば、パワーＯＮリセット時やエレベータの故障停止時に、中央処理装置自身が故障か否か現地にて一次的診断を行うことができる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−５８７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載のものにおいては、外部信号入力部に関して、中央処理装置から出力されたデータのリードバックが可能である。しかし、上述したように、自己診断は、パワーＯＮリセット時やエレベータの故障停止時にしか実施されない。このため、エレベータの通常動作時に外部信号入力部が故障した場合、故障が潜在化してしまうことがある。この場合、中央処理装置が騙されてしまい、故障検出が遅れるという問題があった。
【０００５】
この発明は、上述のような課題を解決するためになされたもので、その目的は、外部信号入力部の故障を早期に自己診断することができるエレベータの制御装置を提供することである。
【課題を解決するための手段】
【０００６】
この発明に係るエレベータの制御装置は、外部信号が入力されるバッファと、前記バッファから出力された外部信号に対応したデータを格納するプログラマブルロジックデバイスと、前記プログラマブルロジックデバイスから読み取ったデータに基づいてエレベータを制御する中央処理装置と、を備え、前記中央処理装置は、任意のタイミングで前記バッファに前記外部信号の出力を中断させて診断用信号を出力させ、前記診断用信号に対応して前記プログラマブルロジックデバイスが格納したデータに基づいて、前記バッファの健全性を診断するものである。
【発明の効果】
【０００７】
この発明によれば、外部信号入力部の故障を早期に自己診断することができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１におけるエレベータの制御装置の基本構成図である。
【図２】この発明の実施の形態１におけるエレベータの制御装置に利用されるプログラマブルロジックデバイスの機能を説明するための図である。
【発明を実施するための形態】
【０００９】
この発明を実施するための形態について添付の図面に従って説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。
【００１０】
実施の形態１．
エレベータは、建築物等に設けられる。このエレベータには、電子安全装置が設けられる。エレベータの動作や電子安全装置は、制御装置に制御される。具体的には、制御装置を構成する基板上には、各機能を有する装置が配置される。そして、制御装置は、各機能を用いてエレベータを制御する。これにより、エレベータの利用者は、建築物等の各階間を安全に移動することができる。
【００１１】
ところで、近年、電子安全装置の発展が著しい。この発展に伴い、電子安全装置に関する国際規格も整備されている。この国際規格の中で、電子安全装置の安全度水準（Ｓａｆｅｔｙ  Ｉｎｔｅｇｒｉｔｙ  Ｌｅｖｅｌ）が定められている。この安全度水準を満たすための重要パラメータの一つに自己診断間隔が挙げられている。そこで、本実施の形態においては、任意のタイミングで外部信号入力部の故障を自己診断するエレベータの制御装置を構成した。以下、本実施の形態のエレベータの制御装置について説明する。
【００１２】
図１はこの発明の実施の形態１におけるエレベータの制御装置の基本構成図である。
図１において、１はＩ／Ｏ装置である。このＩ／Ｏ装置１は複数の外部信号が入力される機能を備える。具体的には、Ｉ／Ｏ装置１には、外部信号として、エレベータの制御信号、電子安全装置のセンサ信号やリレーの接点信号等が入力される。また、Ｉ／Ｏ装置１は、入力された外部信号をディジタル信号に変換する機能を備える。
【００１３】
２はバッファである。このバッファ２は、Ｉ／Ｏ装置１から出力されたディジタル信号が入力される機能を備える。３はプログラマブルロジックデバイスである。具体的には、プログラマブルロジックデバイス３は、汎用のＣＰＬＤ（Ｃｏｍｐｌｅｘ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）からなる。このプログラマブルロジックデバイス３は、バッファ２から出力されたディジタル信号ＩＮ０〜ＩＮ（Ｎ）に応じたデータを格納する機能を備える。
【００１４】
４は中央処理装置である。この中央処理装置４は、いわゆるＣＰＵからなる。この中央処理装置４は、アドレスバス５及びデータバス６を介して、プログラマブルロジックデバイス３の各アドレスにアクセスする機能を備える。なお、中央処理装置４とプログラマブルロジックデバイス３と間のデータの入出力は、シリアル伝送で行われることもある。そして、中央処理装置４は、プログラマブルロジックデバイス３から各外部信号の状態をｂｉｔデータとして読み取る機能を備える。また、中央処理装置４は、読み取ったｂｉｔデータに基づいてエレベータを制御する機能を備える。
【００１５】
アドレスバス５及びデータバス６には、記憶装置として、フラッシュＲＯＭ７、ＲＡＭ８が接続される。中央処理装置４とフラッシュＲＯＭ７との間では、アドレスバス５及びデータバス６上にプルアップ抵抗９（詳細は図示せず）が設けられる。
【００１６】
本実施の形態においては、Ｉ／  Ｏ装置１とバッファ２との間にＡＮＤゲート１０が各外部信号に対応して設けられる。これらのＡＮＤゲート１０は、自己診断制御ロジック部として設けられるものである。具体的には、これらのＡＮＤゲート１０の入力の一方は、Ｉ／Ｏ装置１の出力が接続される。ＡＮＤゲート１０の入力の他方は、自己診断制御用信号線１１の一端が接続される。この自己診断制御用信号線１１の他端は、プログラマブルロジックデバイス３と接続される。そして、ＡＮＤゲート１０の出力は、バッファ２の入力に接続される。
【００１７】
また、バッファ２には、ＯＥピン１２が設けられる。このＯＥピン１２には、アウトプットイネーブル信号線１３の一端が接続される。このアウトプットイネーブル信号線１３の他端は、中央処理装置４に接続される。さらに、自己診断制御用信号線１１上には、プルアップ抵抗１４（詳細は図示せず）が設けられる。加えて、バッファ２とプログラマブルロジックデバイス３との間の信号線上には、プルアップ抵抗１５（詳細は図示せず）が設けられる。
【００１８】
次に、図２を用いて、プログラマブルロジックデバイス３の機能の概要を説明する。
図２はこの発明の実施の形態１におけるエレベータの制御装置に利用されるプログラマブルロジックデバイスの機能を説明するための図である。
【００１９】
図２において、１６はデータレジスタ群である。各データレジスタ群１６は、８ｂｉｔに対応するようになっている。そして、プログラマブルロジックデバイス３は、バッファ２から入力されたディジタル信号ＩＮ０〜ＩＮ（Ｎ）を８データ毎にグループ分けし、任意のデータレジスタ群１６に格納する。さらに、プログラマブルロジックデバイス３は、各データレジスタ群１６に任意のアドレスを割り付ける。
【００２０】
次に、本実施の形態における制御装置の通常時及び自己診断時の動作を説明する。
通常時は、中央処理装置４がアウトプットイネーブル信号線１３を介してバッファ２のＯＥピン１２を有効にする信号を送信する。また、プログラマブルロジックデバイス３は自己診断制御用信号１１へ何の信号も出力していない。この場合、自己診断制御用信号線１１は、プルアップ抵抗１４によりプルアップされている。このため、ＡＮＤゲート１０の入力の他方は、Ｈｉｇｈ（＝「１」）の信号が入力されることになる。
【００２１】
従って、ＡＮＤゲート１０の出力は、Ｉ／Ｏ装置１が出力する外部信号に対応したものとなる。この場合、プログラマブルロジックデバイス３は、外部信号に対応したデータレジスタを格納する。これにより、中央処理装置４は、外部信号に対応してエレベータの制御を行うことになる。
【００２２】
一方、自己診断時においては、中央処理装置４が任意のタイミングでバッファ２に外部信号の出力を中断させて診断用信号を強制的に出力させる。その後、中央処理装置４がプログラマブルロジックデバイス３の全てのアドレスにアクセスして、全てのアドレスに割り付けられたデータレジスタ群１６のｂｉｔデータ値を読み取る。このｂｉｔデータ値に基づいて、バッファ２やプログラマブルロジックデバイス３の健全性が診断される。
【００２３】
具体的には、まず、中央処理装置４がアウトプットイネーブル信号線１３を介してバッファ２のＯＥピン１２を無効にする信号を送信する。このとき、バッファ２の出力が正常であれば、バッファ２とプログラマブルロジックデバイス３との間の信号線は、プルアップ抵抗１５によりハイインピーダンスとなる。この場合、Ｈｉｇｈ（＝「１」）の信号がプログラマブルロジックデバイス３に入力されることになる。
【００２４】
即ち、図２からも分かるように、各ディジタル信号ＩＮ０〜ＩＮ（Ｎ）は、プログラマブルロジックデバイス３内のデータレジスタ群１６の各ｂｉｔにデータ値「１」として格納されることになる。この場合、中央処理装置４がプログラマブルロジックデバイス３のどのアドレスのデータレジスタ群１６を読み取っても「ＦＦｈｅｘ」となる。
【００２５】
従って、全ての読取値が「ＦＦｈｅｘ」の場合、中央処理装置４は、プログラマブルロジックデバイス３のデータバスがＨｉｇｈ（＝「１」）側に対して健全であると診断する。また、この場合、バッファ２の出力ピンは、Ｌｏｗ（＝「０」）側に固着していない。このため、中央処理装置４は、バッファ２の出力ピンがＬｏｗ（＝「０」）側に対して健全であると診断する。これに対し、読取値が「ＦＦｈｅｘ」とならないアドレスに対しては、中央処理装置４は読取値に基づいて固着したバッファ２の出力ピンを検出する。
【００２６】
次に、中央処理装置４がアプトプットイネーブル信号線１５を介してバッファ２のＯＥピン１２を有効にする信号を送信する。さらに、中央処理装置４がプログラマブルロジックデバイス３に自己診断制御用信号線１１にＬｏｗ（＝「０」）の信号を出力させる。この場合、ＡＮＤゲート１０は、Ｌｏｗ（＝０）の信号を出力することになる。従って、バッファ２の出力が正常であれば、Ｌｏｗ（＝「０」）の信号がプログラマブルロジックデバイス３に入力されることになる。
【００２７】
即ち、図２からも分かるように、各ディジタル信号ＩＮ０〜ＩＮ（Ｎ）は、プログラマブルロジックデバイス３のデータレジスタ群１６の各ｂｉｔにデータ値「０」として格納される。この場合、中央処理装置４がプログラマブルロジックデバイス３のどのアドレスのデータレジスタ群１６を読み取っても「００ｈｅｘ」となる。
【００２８】
従って、全ての読取値が「００ｈｅｘ」の場合、中央処理装置４は、プログラマブルロジックデバイス３のデータバスは、Ｌｏｗ（＝「０」）側に健全に対して健全であると診断する。また、この場合、バッファ２の出力ピンは、Ｈｉｇｈ（＝「１」）側に固着していない。このため、中央処理装置４は、バッファ２の出力ピンがＨｉｇｈ（＝「０」）側に対して健全であると診断する。これに対し、読取値が「００ｈｅｘ」とならないアドレスに対しては、中央処理装置４は読取値に基づいて固着したバッファ２の出力ピンを検出する。
【００２９】
以上で説明した実施の形態１によれば、中央処理装置４は、任意のタイミングでバッファ２に外部信号の出力を中断させて診断用信号を出力させ、診断用信号に対応してプログラマブルロジックデバイス３が格納したデータに基づいて、バッファ２やプログラマブルロジックデバイス３の健全性を診断する。このため、外部信号が入力されるバッファ２の出力故障を早期に診断することができる。これにより、故障検知後速やかにエレベータのかごを安全状態へと移行させることができる。即ち、制御装置としての安全性を格段に上げることができる。
【００３０】
具体的には、中央処理装置４は、バッファ２の出力を無効にさせて、プルアップ抵抗１５の出力に対応してプログラマブルロジックデバイス３が格納したデータに基づいて、バッファ２やプログラマブルロジックデバイス３の健全性を診断する。また、中央処理装置４は、プログラマブルロジックデバイス３に自己診断制御用信号としてＬｏｗ信号を出力させたときにプログラマブルロジックデバイス３が格納したデータに基づいて、バッファ２やプログラマブルロジックデバイス３の健全性を診断する。
【００３１】
即ち、中央処理装置４は、自己診断時に、自己診断制御用信号の出力と読み出し動作しか実行しない。このため、中央処理装置４での制御や演算処理への影響が極めて少ない。また、ソフトウエアのプログラムに占める割合も極僅かである。従って、エレベータが通常動作を行っている際に自己診断を行っても差し支えない。
【００３２】
また、不揮発性のフラッシュＲＯＭ７には、中央処理装置４に診断されたバッファ２やプログラマブルロジックデバイス３の健全性の履歴が累積格納される。このため、エレベータの保守時に、いつどのような故障が起きたのかをメンテナンスツール等を利用して調査することができる。また、かかる調査により、自己診断が定期的に行われていたか否かを確認することができる。
【００３３】
なお、バッファ２とプログラマブルロジックデバイス３との間にプルダウン抵抗を接続し、プルダウン抵抗の出力に対応してプログラマブルロジックデバイス３が格納したデータに基づいて、バッファ２やプログラマブルロジックデバイス３の健全性を診断することもできる。
【００３４】
また、プログラマブルロジックデバイス３に自己診断制御用信号としてＨｉｇｈ信号を出力させたときにプログラマブルロジックデバイス３が格納したデータに基づいて、バッファ２とプログラマブルロジックデバイス３の健全性を診断することもできる。
【符号の説明】
【００３５】
１  Ｉ／Ｏ装置、  ２  バッファ、  ３  プログラマブルロジックデバイス、
４  中央処理装置、  ５  アドレスバス、  ６  データバス、
７  フラッシュＲＯＭ、  ８  ＲＡＭ、  ９  プルアップ抵抗、１０  ＡＮＤゲート、
１１  自己診断制御用信号線、  １２  ＯＥピン、
１３  アウトプットイネーブル信号線、  １４  プルアップ抵抗、
１５  プルアップ抵抗、  １６  データレジスタ群
【図１】
2011093664.tif 000003
【図２】
2011093664.tif 000004