(57)【要約】      （修正有）【課題】半導体基板で活性領域の面積の確保が容易であり、格納電極コンタクトの抵抗を減少させることができ、半導体素子の線幅を効果的に減少させることができる半導体素子及びその形成方法の提供。【解決手段】半導体基板にライン形態の第1トレンチ３２を形成するステップと、第１トレンチ３２の表面にウォール酸化膜(WallOxide)２２を形成するステップと、ウォール酸化膜２２が形成された第1トレンチ３２に酸化膜を埋め込んでライン形態の活性領域２０及び素子分離膜３６を形成するステップと、前記ライン形態の活性領域２０を一定の間隔に分離する第２トレンチ３４を形成するステップと、前記第2トレンチ３４に酸化膜を埋め込むステップとを含む工程を実施する。【選択図】図３ｂ
2011082476.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にライン形態の第1トレンチを形成するステップと、
前記第1トレンチの表面にウォール酸化膜を形成するステップと、
前記ウォール酸化膜が形成された第1トレンチに酸化膜を埋め込んでライン形態の活性領域及び素子分離膜を形成するステップと、
前記ライン形態の活性領域を一定の間隔で分離する第2トレンチを形成するステップと、
前記第2トレンチに酸化膜を埋め込むステップと
を含むことを特徴とする半導体素子の形成方法。
【請求項２】
前記トレンチの表面にウォール酸化膜を形成するステップ以後、
前記ウォール酸化膜が形成されたトレンチの表面にライナー窒化膜及びライナー酸化膜を形成するステップをさらに含むことを特徴とする、請求項1に記載の半導体素子の形成方法。
【請求項３】
前記第1トレンチに酸化膜を埋め込むステップは、
前記第1トレンチを含む半導体基板に酸化膜を蒸着するステップと、
前記半導体基板を食刻静止層としてCMPを行なって前記第1トレンチの上部の酸化膜を除去するステップと
を含むことを特徴とする、請求項1に記載の半導体素子の形成方法。
【請求項４】
前記酸化膜は、SOD酸化膜、HDP酸化膜またはHARP酸化膜の何れか1つ以上を含んで形成されることを特徴とする、請求項3に記載の半導体素子の形成方法。
【請求項５】
前記第2トレンチに酸化膜を埋め込むステップは、
前記第2トレンチを含む半導体基板に酸化膜を蒸着するステップと、
前記半導体基板を食刻静止層としてCMPを行なって前記第2トレンチの上部の酸化膜を除去するステップと
を含むことを特徴とする、請求項1に記載の半導体素子の形成方法。
【請求項６】
前記第1トレンチを形成するステップは、
前記半導体基板にハードマスク層を形成するステップと、
前記ハードマスク層の上部にスペーサを形成するステップと、
前記スペーサをマスクとして前記ハードマスク及び前記半導体基板を食刻するステップと
を含むことを特徴とする、請求項1に記載の半導体素子の形成方法。
【請求項７】
前記ハードマスク層を形成するステップは、
前記半導体基板に第1非晶質炭素層、第1シリコン酸化窒化膜、ポリシリコン層、第2非晶質炭素層及び第2シリコン酸化窒化膜を形成するステップを含むことを特徴とする、請求項6に記載の半導体素子の形成方法。
【請求項８】
前記スペーサを形成するステップは、
前記ハードマスク層の上部にパーティションを形成するステップと、
前記パーティションを含む全面に酸化膜を蒸着したあと、エッチバック工程を行なって前記パーティションの側面にスペーサを形成するステップと、
前記パーティションを除去するステップと
を含むことを特徴とする、請求項6に記載の半導体素子の形成方法。
【請求項９】
前記スペーサを形成したあと、
半導体基板で周辺回路領域にパターンを形成するステップをさらに含むことを特徴とする、請求項6に記載の半導体素子の形成方法。
【請求項１０】
前記第1トレンチを形成するステップは、
前記半導体基板に第1非晶質炭素層、第1シリコン酸化窒化膜、ポリシリコン層、第2非晶質炭素層及び第2シリコン酸化窒化膜を形成するステップと、
前記第2シリコン酸化窒化膜の上部に感光膜パターンを形成するステップと、
前記感光膜パターンをマスクとして前記第2シリコン酸化窒化膜及び前記第2非晶質炭素層を食刻したあと、前記感光膜パターン及び前記第2シリコン酸化窒化膜を除去してパーティションを形成するステップと、
前記パーティション及びポリシリコン層の上部に酸化膜を蒸着したあと、エッチバック工程を行なって前記パーティションの側面にスペーサを形成するステップと、
前記パーティションを除去するステップと、
前記スペーサをマスクとして前記第1シリコン酸化窒化膜、前記第1非晶質炭素層及び前記半導体基板を食刻したあと、前記スペーサ、前記第1シリコン酸化窒化膜及び前記第1非晶質炭素層を除去するステップと
を含むことを特徴とする、請求項6に記載の半導体素子の形成方法。
【請求項１１】
前記第2トレンチを形成したあと、
前記活性領域と交差するゲートを形成するステップをさらに含むことを特徴とする、請求項1に記載の半導体素子の形成方法。
【請求項１２】
前記ゲートを形成するステップ以後、
前記活性領域の格納電極コンタクト領域に格納電極コンタクトを形成するステップをさらに含むことを特徴とする、請求項1に記載の半導体素子の形成方法。
【請求項１３】
半導体基板で所定深さのトレンチに酸化膜を埋め込んで活性領域を画成する素子分離膜を形成するステップと、
前記素子分離膜に接する前記活性領域の表面中、前記活性領域の短軸方向の側壁にのみウォール酸化膜が形成されるステップと
を含むことを特徴とする半導体素子の形成方法。
【請求項１４】
半導体基板で所定深さのトレンチに埋め込まれた酸化膜を含み、活性領域を画成する素子分離膜と、
前記素子分離膜に接する前記活性領域の表面中、前記活性領域の短軸方向の側壁にのみ形成されるウォール酸化膜と
を含むことを特徴とする半導体素子。
【請求項１５】
前記トレンチは、
前記活性領域の長軸方向に沿うライン形態に形成された第1トレンチと、
前記ライン形態の活性領域を一定の間隔に分離する第2トレンチと
を含むことを特徴とする、請求項14に記載の半導体素子。
【請求項１６】
前記第1トレンチに埋め込まれる酸化膜は、
SOD酸化膜、HDP酸化膜またはHARP酸化膜の何れか1つ以上を含むことを特徴とする、請求項15に記載の半導体素子。
【請求項１７】
前記第2トレンチに埋め込まれる酸化膜は、
SOD酸化膜、HDP酸化膜またはHARP酸化膜の何れか1つ以上を含むことを特徴とする、請求項15に記載の半導体素子。
【請求項１８】
前記ウォール酸化膜が形成されたトレンチの表面に形成されるライナー窒化膜及びライナー酸化膜をさらに含むことを特徴とする、請求項14に記載の半導体素子。
【請求項１９】
前記活性領域と交差して形成されるゲートをさらに含むことを特徴とする、請求項14に記載の半導体素子。
【請求項２０】
前記活性領域の格納電極コンタクト領域に形成される格納電極コンタクトをさらに含むことを特徴とする、請求項14に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその形成方法に関する。より詳しくは、半導体基板にウォール酸化膜を形成する半導体素子及びその形成方法に関する。
【背景技術】
【０００２】
最近、半導体素子の微細化及び高集積化が進められるに伴い、メモリ容量の増加に比例して全体的なチップ(chip)の面積は増加しているものの、実際に半導体素子のパターンが形成されるセル(cell)領域の面積は減少している。したがって、所望のメモリ容量を確保するためには、限定されたセル領域内により多量のパターンが形成されなければならないので、パターンの線幅(critical dimension)は減少しながら漸次微細化している。このように線幅の微細なパターンを形成するため、リソグラフィ工程(Lithography Process)の発展が求められる。
【０００３】
リソグラフィ工程とは、基板の上部に感光膜(photoresist)を塗布し、365nm、248nm、193nm及び153nmなどの波長の長さを有する光源を利用し、微細パターンが画成された露光マスクを用いて感光膜に露光工程を行なったあと、現像(development)工程を行なって微細パターンを画成する感光膜パターンを形成する工程である。
【０００４】
このようなリソグラフィ工程は、R=k1×λ/NAのように光源の波長(λ)と開口数(Numerical Aperture:NA)に従って該解像度(R)が定められる。前記式でk1は工程定数を意味するが、これは物理的な限界を有するので、通常的な方法でその値を減少させるのは殆ど不可能であり、短波長を利用する露光装置とともに前記短波長に対し反応性の高い感光膜物質を新たに開発しなければならないので、短波長以下の線幅を有する微細パターンを形成するのが困難である。
したがって、露光装置の工程能を考慮したパターンを二重に重畳させることにより、露光装置や露光条件の変更なく微細なパターンが形成できるようにするダブルパターニング工程(Double Patterning Technology;以下、「DPT」と記す)が開発された。ひいては、このダブルパターニング工程と類似するが、二重露光や二重パターニングの不要なスペーサパターニング工程(Spacer Patterning Technology;以下、「SPT」と記す)が開発され研究されている実情である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、前記のような従来の問題点を解決するためのものであって、半導体基板で活性領域の面積の確保が容易であり、格納電極コンタクトの抵抗を減少させることができ、半導体素子の線幅を効果的に減少させることができる半導体素子及びその形成方法を提供することに目的がある。
【課題を解決するための手段】
【０００６】
本発明に係る半導体素子の形成方法は、半導体基板にライン形態の第1トレンチを形成するステップと、前記第1トレンチの表面にウォール酸化膜を形成するステップと、前記ウォール酸化膜が形成された第1トレンチに酸化膜を埋め込んでライン形態の活性領域及び素子分離膜を形成するステップと、前記ライン形態の活性領域を一定の間隔に分離する第2トレンチを形成するステップと、前記第2トレンチに酸化膜を埋め込むステップとを含んで、半導体基板で活性領域の面積の確保が容易であり、格納電極コンタクトの抵抗を減少させることができることを特徴とする。
【０００７】
さらに、前記トレンチの表面にウォール酸化膜を形成するステップ以後、前記ウォール酸化膜が形成されたトレンチの表面にライナー窒化膜及びライナー酸化膜を形成するステップをさらに含み、前記第1トレンチに酸化膜を埋め込むステップは、前記第1トレンチを含む半導体基板に酸化膜を蒸着するステップと、前記半導体基板を食刻静止層としてCMPを行なって前記第1トレンチの上部の酸化膜を除去するステップとを含むのが好ましい。
【０００８】
さらに、前記酸化膜は、SOD(Spin On Dielectric)酸化膜、HDP酸化膜(High Density Plasma)またはHARP(High Aspect Ratio Process)酸化膜の何れか1つ以上を含んで形成されるのが好ましく、前記第2トレンチに酸化膜を埋め込むステップは、前記第2トレンチを含む半導体基板に酸化膜を蒸着するステップと、前記半導体基板を食刻静止層としてCMPを行なって前記第2トレンチの上部の酸化膜を除去するステップとを含むことを特徴とする。
【０００９】
併せて、前記第1トレンチを形成するステップは、前記半導体基板にハードマスク層を形成するステップと、前記ハードマスク層の上部にスペーサを形成するステップと、前記スペーサをマスクとして前記ハードマスク及び前記半導体基板を食刻するステップとを含むのが好ましい。
【００１０】
なお、前記ハードマスク層を形成するステップは、前記半導体基板に第1非晶質炭素層、第1シリコン酸化窒化膜、ポリシリコン層、第2非晶質炭素層及び第2シリコン酸化窒化膜を形成するステップを含むことを特徴とし、前記スペーサを形成するステップは、前記ハードマスク層の上部にパーティションを形成するステップと、前記パーティションを含んだ全面に酸化膜を蒸着したあと、エッチバック工程を行なって前記パーティションの側面にスペーサを形成するステップと、前記パーティションを除去するステップとを含むのが好ましい。
【００１１】
さらに、前記スペーサを形成したあと、半導体基板で周辺回路領域にパターンを形成するステップをさらに含むことを特徴とする。
【００１２】
さらに、前記第1トレンチを形成するステップは、前記半導体基板に第1非晶質炭素層、第1シリコン酸化窒化膜、ポリシリコン層、第2非晶質炭素層及び第2シリコン酸化窒化膜を形成するステップと、前記第2シリコン酸化窒化膜の上部に感光膜パターンを形成するステップと、前記感光膜パターンをマスクとして前記第2シリコン酸化窒化膜及び前記第2非晶質炭素層を食刻したあと、前記感光膜パターン及び前記第2シリコン酸化窒化膜を除去してパーティション(Partition)を形成するステップと、前記パーティション及びポリシリコン層の上部に酸化膜を蒸着したあと、エッチバック工程を行なって前記パーティションの側面にスペーサを形成するステップと、前記パーティションを除去するステップと、前記スペーサをマスクとして前記第1シリコン酸化窒化膜、前記第1非晶質炭素層及び前記半導体基板を食刻したあと、前記スペーサ、前記第1シリコン酸化窒化膜及び前記第1非晶質炭素層を除去するステップとを含むのが好ましい。
【００１３】
併せて、前記第2トレンチを形成したあと、前記活性領域と交差するゲートを形成するステップをさらに含み、前記ゲートを形成するステップ以後、前記活性領域の格納電極コンタクト領域に格納電極コンタクトを形成するステップをさらに含むことを特徴とする。
【００１４】
なお、本発明に係る半導体素子の形成方法は、半導体基板で所定深さのトレンチに酸化膜を埋め込んで活性領域を画成する素子分離膜を形成するステップと、前記素子分離膜に接する前記活性領域の表面中、前記活性領域の短軸方向の側壁にのみウォール酸化膜が形成されるステップとを含むことを特徴とする。
【００１５】
一方、本発明に係る半導体素子は、半導体基板で所定深さのトレンチに埋め込まれた酸化膜を含み、活性領域を画成する素子分離膜と、前記素子分離膜に接する前記活性領域の表面中、前記活性領域の短軸方向の側壁にのみ形成されるウォール酸化膜とを含むので、半導体基板で活性領域の面積の確保が容易であり、格納電極コンタクトの抵抗を減少させ得ることを特徴とする。
【００１６】
さらに、前記トレンチは、前記活性領域の長軸方向に沿ったライン形態に形成された第1トレンチと、前記ライン形態の活性領域を一定の間隔で分離する第2トレンチとを含むのが好ましい。
【００１７】
さらに、前記第1トレンチに埋め込まれる酸化膜は、SOD(Spin On Dielectric)酸化膜、HDP酸化膜(High Density Plasma)またはHARP(High Aspect Ratio Process)酸化膜の何れか1つ以上を含み、前記第2トレンチに埋め込まれる酸化膜は、SOD(Spin On Dielectric)酸化膜、HDP酸化膜(High Density Plasma)またはHARP(High Aspect Ratio Process)酸化膜の何れか1つ以上を含むのが好ましい。
【００１８】
なお、前記ウォール酸化膜が形成されたトレンチの表面に形成されるライナー窒化膜及びライナー酸化膜をさらに含み、前記活性領域と交差して形成されるゲートをさらに含むことを特徴とする。終りに、前記活性領域の格納電極コンタクト領域に形成される格納電極コンタクトをさらに含むのが好ましい。
【発明の効果】
【００１９】
本発明の半導体素子及びその形成方法は、半導体基板で活性領域の面積の確保が容易であり、格納電極コンタクトの抵抗を減少させることができ、半導体素子の線幅を効果的に減少させることができるという効果を提供する。
【図面の簡単な説明】
【００２０】
【図１ａ】本発明に係る半導体素子の形成方法を示した平面図である。
【図１ｂ】本発明に係る半導体素子の形成方法を示した平面図である。
【図２ａ】図1aでA-A’線に沿った断面図である。
【図２ｂ】図1bでB-B’線に沿った断面図である。
【図３ａ】本発明の好ましい実施形態に係る半導体素子の形成方法を示した平面図である。
【図３ｂ】本発明の好ましい実施形態に係る半導体素子の形成方法を示した平面図である。
【図３ｃ】本発明の好ましい実施形態に係る半導体素子の形成方法を示した平面図である。
【図３ｄ】本発明の好ましい実施形態に係る半導体素子の形成方法を示した平面図である。
【図４】本発明の実施形態を比較した平面図である。
【図５ａ】本発明の好ましい実施形態に係る半導体素子の形成方法を示した断面図である。
【図５ｂ】本発明の好ましい実施形態に係る半導体素子の形成方法を示した断面図である。
【図５ｃ】本発明の好ましい実施形態に係る半導体素子の形成方法を示した断面図である。
【図５ｄ】本発明の好ましい実施形態に係る半導体素子の形成方法を示した断面図である。
【図５ｅ】本発明の好ましい実施形態に係る半導体素子の形成方法を示した断面図である。
【図５ｆ】本発明の好ましい実施形態に係る半導体素子の形成方法を示した断面図である。
【発明を実施するための形態】
【００２１】
以下、図を参照しながら、本発明に係る半導体素子及びその形成方法の一実施形態に対し詳しく説明する。
【００２２】
図1a及び図1bは、本発明に係る半導体素子の形成方法を示した平面図である。先ず、図1aに示されているように、半導体素子はゲートとソース及びドレインが形成されセル(Cell)として働く活性領域(Active region)20と、それぞれの活性領域20を分離させるため酸化膜(図1bを参照)36が埋め込まれる素子分離用トレンチ(trench)30とを含む。このように、トレンチ30に素子分離酸化膜36を埋め込んで活性領域20を分離する方法をSTI(Shallow Trench Isolation)という。
なお、トレンチ30に素子分離酸化膜36を埋め込む前に、活性領域20でプラズマダメージを受けた領域を除去し、イオン注入工程を介してトランジスタ動作を安定化させるため、活性領域20部分のシリコン表面を酸化させる工程(Wall Oxidation)を行なう。その結果、図1bに示されているように、活性領域20の周面にはシリコン酸化膜(SiOx)材質のウォール酸化膜(Wall Oxide)22が形成され、その後トレンチ30に素子分離酸化膜36を埋め込むことにより活性領域20が画成される。
このとき、前記トレンチ30に素子分離酸化膜36を埋め込む工程は、先ずトレンチ30を含む半導体基板に酸化膜を蒸着し、半導体基板を食刻静止層としてCMP(Chemical Mechanical Polishing)を行なってトレンチ30の上部の酸化膜は除去し、トレンチ30の内部にのみ素子分離酸化膜36を残留させる工程によるのが好ましい。このとき、素子分離酸化膜36はSOD(Spin On Dielectric)酸化膜、HDP酸化膜(High Density Plasma)またはHARP(High Aspect Ratio Process)酸化膜の何れか1つ以上を含むことができる。
このように活性領域20及び素子分離膜36を形成したあと、図1bに示されているように、各活性領域20と交差するゲート40を複数個形成する。なお、ゲート40と隣接した活性領域20にイオン注入工程を行なってソース及びドレインを形成すれば、トランジスタが完成される。
【００２３】
一方、図2a及び図2bは、図1a及び図1bでA-A’及びB-B’線に沿った断面図である。特に、図2bを参照すれば、図2aとは異なり、活性領域20の側壁にウォール酸化膜22が形成された形状が示されている。なお、ウォール酸化膜22の表面にはライナー窒化膜24が積層されてもよく、該表面にはライナー酸化膜(図示省略)がさらに積層されてもよい。ここで、活性領域20の上部には素子分離用トレンチ30の食刻時にマスクとして働く活性領域マスク28が位置する。
このような実施形態では、活性領域20の長軸方向(図1bで縦方向)の側壁にもウォール酸化膜22が厚く形成され、実質的な活性領域20の面積が縮小されるので(図2bを参照)、格納電極コンタクトを形成するのが容易でなく、コンタクト抵抗の確保が容易でないという問題点がある。本発明の望ましい実施形態ではこのような問題点を解決することができ、具体的に検討してみれば次の通りである。
【００２４】
図3a〜図3dは、本発明の好ましい実施形態に係る半導体素子の形成方法を示した平面図である。
【００２５】
先ず、図3aに示されているように、半導体基板にライン・アンド・スペースタイプ(line and space type)の第1トレンチ32を形成し、この結果、活性領域20もライン・アンド・スペースタイプに共に形成される。なお、シリコン(Si)材質である活性領域20の表面を酸化(Oxidation)させてウォール酸化膜22を形成する。
この活性領域20を酸化させる工程は、半導体基板をファーニス(furnace)で加熱しながら酸素(O2)のみを供給する方法で行ない、活性領域20の表面に位置するシリコンが酸化しながらシリコン酸化膜(SiOx)が形成される。これは、周辺回路領域(Peripheral region)でトランジスタのホットキャリア(hot carrier)特性を防止するのに有効である。なお、ウォール酸化膜22が形成されたあと、ウォール酸化膜22の表面にはライナー窒化膜24が積層されてもよく、該表面にはライナー酸化膜(図示省略)がさらに積層されてもよい。
【００２６】
次に、図3bに示されているように、ラインタイプの活性領域20を分離して分離された活性領域20を形成する。この工程は、コンタクトホールパターンが形成されたマスク(図示省略)を利用してラインタイプの活性領域20を一定の間隔に食刻することにより、第2トレンチ34を形成する方法によることができる。
【００２７】
以後、図3cに示されているように、ライン・アンド・スペースタイプの第1トレンチ32とコンタクトホールタイプの第2トレンチ34を素子分離酸化膜36で埋め込んで素子分離膜を形成し、その結果、活性領域20も互いに分離されて画成される。次に、図3dに示されているように、活性領域20と素子分離膜の形成が完了した半導体基板上にゲート40を複数個形成する。なお、ゲート40と隣接した活性領域20にイオン注入工程を行なってソース及びドレインを形成すれば、トランジスタが完成される。
このとき、前記トレンチ32、34に素子分離酸化膜36を埋め込む工程も、先ずトレンチ32、34を含む半導体基板に酸化膜を蒸着し、半導体基板を食刻静止層としてCMP(Chemical Mechanical Polishing)を行なってトレンチ32、34の上部の酸化膜は除去し、トレンチ32、34の内部にのみ素子分離酸化膜36を残留させる工程によるのが好ましい。このとき、素子分離酸化膜36はSOD(Spin On Dielectric)酸化膜、HDP酸化膜(High Density Plasma)またはHARP(High Aspect Ratio Process)酸化膜の何れか1つ以上を含むことができる。
【００２８】
このような本発明の好ましい実施形態は、ライン・アンド・スペースタイプの活性領域(図3aを参照)20を形成し、該表面にウォール酸化膜22を形成したあと活性領域20を分離する(図3bを参照)。その結果、活性領域20の短軸方向(図3bで横方向)の側壁にのみウォール酸化膜22が形成され、活性領域20の長軸方向(図3bで縦方向;活性領域の長手方向)の側壁にはウォール酸化膜22が形成されない。したがって、活性領域20の端部(図3b〜図3dで上部及び下部端部)で活性領域20の実質的な面積が減少しないという効果を提供する。
【００２９】
図4は、本発明の実施形態等を互いに比較した平面図である。図4の(a)と(b)を比較すれば、(a)では活性領域20の長軸方向の側壁にもウォール酸化膜22が形成されるので、活性領域20の実質的な面積が減少するが、本発明の好ましい実施形態である図4の(b)では、活性領域20の長軸方向の側面にはウォール酸化膜22が形成されないので、活性領域20の面積が減少しなくなる。
【００３０】
一方、図5a〜図5fは、本発明に係る好ましい実施形態で、トレンチ30、32を形成するステップを示した断面図である。前述した本発明の実施形態で、素子分離用トレンチ30、32を形成する工程はシングルパターニング工程(Single Patterning Technology)を利用することもできるが、スペーサを用いてさらに小さい線幅のパターンを形成することができるスペーサパターニング工程(Spacer Patterning Technology)を用いるのがさらに好ましい。
【００３１】
先ず、図5aに示されているように、半導体基板10の上部に第1非晶質炭素層51、第1シリコン酸化窒化膜52、ポリシリコン層53、第2非晶質炭素層55、第2シリコン酸化窒化膜57を順次蒸着する。この非晶質炭素層51、55及びシリコン酸化窒化膜52、57はハードマスクとして働く物質層である。
以後、第2シリコン酸化窒化膜57の上部に感光膜パターン(図示省略)を形成し、この感光膜パターン(図示省略)をマスクとして第2シリコン酸化窒化膜57、第2非晶質炭素層55及びポリシリコン層53を順次食刻し、図5bに示されているように、非晶質炭素層材質のパーティション(partition)54を形成する。
以後、図5cに示されているように、パーティション54及びポリシリコン層53の上部にスペーサ用酸化膜60を蒸着する。なお、図5dに示されているように、スペーサ用酸化膜60を食刻して除去しながらパーティション54の側壁にのみ酸化膜材質のスペーサ62を残留させる。なお、非晶質炭素層材質のパーティション54も食刻して除去することにより、ポリシリコン層53の上部にスペーサ62のみを残留させる。このとき、スペーサ62間の線幅は最初のパーティション54の線幅の1/2になる。
【００３２】
次に、図5eに示されているように、スペーサ62をマスクとしてポリシリコン層53を食刻してパターニングする。これと同時に、周辺回路領域でも別途のマスク(図示省略)を利用して周辺回路領域のパターンを形成するのが好ましい。
以後、図5fに示されているように、食刻されたポリシリコン層パターンをマスクとして第1シリコン酸化窒化膜52、第1非晶質炭素層51及び半導体基板10を順次食刻して半導体基板10のセル領域に素子分離用トレンチ30を形成し、周辺回路領域にも周辺回路パターンを形成する。
【００３３】
このように、セル領域の半導体基板10に小さい線幅の素子分離用トレンチ30を形成し、前述のように活性領域20を形成することにより、本発明の実施形態は、半導体基板で活性領域の面積の確保が容易であり、格納電極コンタクトの抵抗を減少させることができ、半導体素子の線幅を効果的に減少させることができるという効果を提供することができる。
【００３４】
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更なども、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
【符号の説明】
【００３５】
10  半導体基板
20  活性領域
22  ウォール酸化膜
24  ライナー窒化膜
30  トレンチ
32  第1トレンチ
34  第2トレンチ
36  素子分離酸化膜
40  ゲート
51  第1非晶質炭素層
52  第1シリコン酸化窒化膜
53  ポリシリコン層
55  第1非晶質炭素層
56  パーティション
57  第2シリコン酸化窒化膜
60  スペーサ酸化膜
62  スペーサ
【図１ａ】
2011082476.tif 000003
【図１ｂ】
2011082476.tif 000004
【図２ａ】
2011082476.tif 000005
【図２ｂ】
2011082476.tif 000006
【図３ａ】
2011082476.tif 000007
【図３ｂ】
2011082476.tif 000008
【図３ｃ】
2011082476.tif 000009
【図３ｄ】
2011082476.tif 000010
【図４】
2011082476.tif 000011
【図５ａ】
2011082476.tif 000012
【図５ｂ】
2011082476.tif 000013
【図５ｃ】
2011082476.tif 000014
【図５ｄ】
2011082476.tif 000015
【図５ｅ】
2011082476.tif 000016
【図５ｆ】
2011082476.tif 000017