(57)【要約】【課題】ＣＣＤ型固体撮像素子においては、電荷検出部で信号電荷を信号電圧に変化する変換効率を低下させることなく、該電荷検出部を構成するメタル配線層の変質や腐食を防ぐことができ、該メタル配線層による容量を低減する。【解決手段】複数の光電変換領域での光電変換により得られた信号電荷を転送する電荷転送部と、転送されてきた信号電荷を信号電圧に変換する電荷検出部を有するＣＣＤ型固体撮像素子１００において、該電荷検出部を構成するメタル層７と、該メタル層７を覆う絶縁層１１及び１２との間に中空領域１６が介在する中空構造を備えた。【選択図】図２
2011166033.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられた複数の光電変換領域と、該複数の光電変換領域で光電変換により得られた信号電荷を転送する電荷転送部と、転送されてきた信号電荷を信号電圧に変換する電荷検出部と、該信号電圧を増幅して外部へ画素信号として出力する出力回路とを有する固体撮像素子であって、
該電荷検出部を構成する導電性層と、該導電性層を覆う絶縁層との間に中空領域が介在する中空構造を有する、固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
前記中空構造を形成する導電性層は、メタル層である請求項１に記載の固体撮像素子。
【請求項３】
請求項２に記載の固体撮像素子において、
前記中空構造を形成する導電性層であるメタル層を覆う絶縁層は、２層の保護膜で構成されている、固体撮像素子。
【請求項４】
請求項３に記載の固体撮像素子において、
前記２層の保護膜は、いずれもシリコン窒化膜である、固体撮像素子。
【請求項５】
請求項１に記載の固体撮像素子において、
前記中空構造を形成する導電性層の下側には、該中空領域を形成するためのエッチング処理で用いるエッチングストップ膜として、該エッチング処理に対するエッチング耐性を有する膜が形成されている、固体撮像素子。
【請求項６】
請求項５に記載の固体撮像素子において、
前記エッチング処理に対するエッチング耐性を有する膜は、シリコン窒化膜である、固体撮像素子。
【請求項７】
請求項１に記載の固体撮像素子において、
前記中空構造を形成する絶縁層上には、透明有機材料、カラーフィルター材料、及び反射防止膜層が前記中空領域を覆うよう積層されている、固体撮像素子。
【請求項８】
請求項７に記載の固体撮像素子において、
前記透明有機材料、前記カラーフィルター材料、及び前記反射防止膜層はそれぞれ、オンチップ材料層である、固体撮像素子。
【請求項９】
半導体基板上に設けられた複数の光電変換領域と、該複数の光電変換領域で光電変換により得られた信号電荷を転送する電荷転送部と、転送されてきた信号電荷を信号電圧に変換する電荷検出部と、該信号電圧を増幅して外部へ画素信号として出力する出力回路とを有する固体撮像素子を製造する方法であって、
該電荷検出部を構成する導電性層を形成する工程と、
該導電性層上に中空領域を形成するための犠牲層を、該導電性層を覆うよう形成する工程と、
該犠牲層を覆うよう絶縁層を形成する工程と、
該導電性層と該絶縁層との間に中空領域が形成されるよう、該犠牲層を除去する工程とを含む、固体撮像素子の製造方法。
【請求項１０】
請求項９に記載の固体撮像素子の製造方法において、
前記犠牲層を覆うよう絶縁層を形成する工程は、
該犠牲層を覆うよう第１の保護膜を形成する工程と、
該第１の保護膜の、該犠牲層のエッジ部上に位置する部分を選択的に除去して保護膜開口を形成する工程と、
該犠牲層を、該保護膜開口を介してエッチャントに晒して除去する工程と、
該第１の保護膜上に該保護膜開口を塞ぐよう第２の保護膜を形成する工程とを有する、固体撮像素子の製造方法。
【請求項１１】
請求項１０に記載の固体撮像素子の製造方法において、
前記犠牲層はフォトレジスト膜である、固体撮像素子の製造方法。
【請求項１２】
請求項１１に記載の固体撮像素子の製造方法において、
前記第１の保護膜の、前記犠牲層のエッジ部上に位置する部分を選択的に除去して保護膜開口を形成する工程では、該第１の保護膜の選択エッチングをフォトレジストマスクを用いて行い、
該犠牲層としてのフォトレジスト膜を除去する際に、該第１の保護膜の選択エッチングで用いたフォトレジストマスクをも除去する、固体撮像素子の製造方法。
【請求項１３】
請求項１０に記載の固体撮像素子の製造方法において、
前記犠牲層は、シリコン酸化膜である、固体撮像素子の製造方法。
【請求項１４】
請求項１３に記載の固体撮像素子の製造方法において、
前記電荷検出部を構成する導電性層を形成する前に、該導電性層の下地層として、前記犠牲層のエッチングに対するエッチング耐性を有する膜を形成する工程を含み、
該犠牲層を除去するエッチング処理では、該エッチング耐性を有する膜をエッチングストッパ層として用いる、固体撮像素子の製造方法。
【請求項１５】
被写体の撮像を行う撮像部を備えた電子情報機器であって、
該撮像部は、請求項１に記載の固体撮像素子である電子情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びその製造方法、並びに電子情報機器に関し、より詳しくは電荷検出部での電荷電圧変換率を低下させることなく高い信頼性を実現した固体撮像素子、及びその製造方法、並びに、このような信頼性の高い固体撮像素子を搭載した電子情報機器に関するものである。
【背景技術】
【０００２】
従来から、カメラ付携帯、デジタルスチルカメラ（ＤＳＣ）、監視カメラなどでは、撮像装置として、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサなどの固体撮像素子（以下、ＣＣＤ型固体撮像素子ともいう。）が用いられている。
【０００３】
図８は、従来のＣＣＤ型の固体撮像素子を説明する図であり、図８（ａ）は、このＣＣＤ型の固体撮像素子の全体構成を模式的に示し、図８（ｂ）は、このＣＣＤ型の固体撮像素子における電荷検出部の断面構造を示している。
【０００４】
図８（ａ）に示すように、ＣＣＤ型の固体撮像素子２１０は、マトリクス状に配列され、光電変換を行う複数の受光部（光電変換領域）Ｐｘと、各受光部列に対応して設けられ、該光電変換領域で発生した電荷を垂直方向に転送する垂直転送部（垂直ＣＣＤ）２１１と、該垂直転送部２１１からの信号電荷を水平方向に転送する水平転送部（水平ＣＣＤ）２１２とを有している。また、この固体撮像素子２１０は、該水平転送部２１２の最終段側に配置され、転送されてきた信号電荷を検出して電圧信号として出力する電荷検出部２１３と、電荷検出部２１３に蓄積された信号電荷を固体撮像素子２１０の外部に排出する電荷排出部２１４とを有している。ここで、受光部ＰＤはフォトダイオードからなり、電荷検出部２２０は、該水平転送部２１２の最終段側に配置され、転送されてきた信号電荷を蓄積する電荷蓄積部２１３と、検出された信号電荷を信号電圧に変換して増幅する出力部２１５とを有している。また、上記各受光部ＰＤは、この固体撮像素子における各画素Ｐｘを形成するものである。
【０００５】
このようなＣＣＤ型の固体撮像素子２１０においては、受光部（フォトダイオード）ＰＤで発生した信号電荷を、電荷転送部（垂直ＣＣＤ２１１及び水平ＣＣＤ２１２）により転送し、この信号電荷を電荷検出部２２０で信号電圧に変換して出力している。
【０００６】
通常、この電荷検出部２２０にはＦＤＡ（フローティング・ディフュージョン・アンプ）という構造が用いられており、このＦＤＡ構造における電荷蓄積部及び出力部は図８（ｂ）に示すように構成されている。
【０００７】
図８（ｂ）に示すように、シリコン基板５１の表面領域には、電荷蓄積部２１３を形成する検出部Ｎ＋不純物層５５と、電荷排出部２１４を構成するリセットドレインＮ＋不純物拡散層５７とが形成されされている。また、不純物層５５と不純物層５７との間には、リセットトランジスタを構成するチャネル領域となるＮ−不純物層６４ａが形成され、該Ｎ−不純物層６４ａ上には、リセットゲート電極ＲＧを構成するポリシリコン層５８が形成されている。また、検出部Ｎ＋不純物層５５の水平ＣＣＤ側には、水平ＣＣＤ２１２の転送チャネルを構成するＮ−不純物層６４が形成されており、該不純物層６４上には、水平ＣＣＤ２１２の転送ゲート電極を構成する２層構造のポリシリコン層５２が形成されている。
【０００８】
なお、転送ゲート電極ＯＧは、電荷転送部から転送されてきた信号電荷を、電荷検出部２２０へと読み出す最終のゲート電極であり、リセットゲート電極ＲＧは、電荷検出部２２０の電荷蓄積部に蓄積された信号電荷をリセットドレインＲＤに排出してリセットするためのゲート電極であり、このリセットドレインＲＤには、固体撮像素子を駆動するための駆動電圧（電源電圧）が印加されている。
【０００９】
図９は、上記電荷検出部２２０及びその近傍における不純物層及び電極のレイアウトパターンを説明する平面図であり、図９（ａ）は、活性領域（不純物層）の分離パターン、ゲート電極のパターン、Ｎ＋不純物層パターン、コンタクトパターンのみを模式的に示している。図９（ｂ）は、活性領域の分離パターン、Ｎ＋不純物層の配置パターン、メタル層のパターンのみを示している。
【００１０】
シリコン基板５１（図９（ｂ）参照）には、水平ＣＣＤ２１２のチャネル領域となるＮ−不純物層６４が形成されており、水平ＣＣＤを構成する２層転送電極として、第１層ポリシリコンからなる第１層ゲート電極５２ａと、第２層ポリシリコンからなる第２層ゲート電極５２ｂとが交互に配置されている。このＮ−不純物層６４の、水平ＣＣＤ２１２の終端側部分は、リセットドレインを構成するＮ＋不純物層（リセットドレイン不純物層）５７につながっており、Ｎ＋不純物層５７とＮ−不純物層６４との接続部分には、リセットゲートを構成するポリシリコン層５８が絶縁膜（図示せず）を介して形成されている。
【００１１】
また、Ｎ−不純物層６４の、リセットゲートＲＧと最終転送ゲート５２ｃとの間の部分には、電荷検出部を構成するＮ＋不純物層（検出部不純物層）５５が形成されており、該Ｎ＋不純物層５５に近接するよう、出力部２１５のトランジスタ（出力回路トランジスタ）を構成するＮ−不純物層６５が形成されている。
【００１２】
ここで、このトランジスタの不純物層６５には絶縁膜（図示せず）を介してゲート電極となるポリシリコン層６７が形成されており、該ポリシリコン層６７の一端は検出部不純物層５５上に位置している。また、トランジスタ不純物層６５のゲート電極の両側部には、ソースドレイン領域となっており、上層のメタル配線５７ｂと接続するためのコンタクトホール６５ａが形成されている。リセットドレイン不純物層５７上には、この不純物層を、上層のメタル層５９と接続するためのコンタクトホール５７ａが形成されている。なお、水平ＣＣＤを構成する転送ゲート５２上にもメタル層５４が形成されているが、このメタル層は、遮光膜として形成されたものであり、電気的な配線層としては用いられないものである。
【００１３】
ここで電荷検出部が持つ容量成分ＣＦＤは次式のように表される。
【００１４】
ＣＦＤ  ＝  Ｃ１＋Ｃ２＋Ｃ３＋Ｃｄ＋Ｃｇ＋Ｃｆ
Ｃ１は、最終段転送ゲートＯＧと検出部不純物層（メタル配線５６を含む）５５と間の容量成分、Ｃ２はリセットゲートＲＧと検出部不純物層（メタル配線５６を含む）と間の容量成分、Ｃ３は検出部メタル配線５６とリセットドレイン配線５９と間の容量成分、Ｃｄは、検出部不純物領域内及び検出部不純物領域と基板との間の接合容量成分、Ｃｇは出力部トランジスタの容量成分、Ｃｆは、電荷検出部自体の浮遊容量成分、つまり電荷検出部を構成する導電性部材の浮遊容量成分である。
【００１５】
出力部の出力電圧Ｖｏｕｔは、最終転送ゲートＯＧから電荷検出部２２０へ入力される電荷量をＱｓｉｇとすると、次式で表される。
【００１６】
Ｖｏｕｔ  ＝  Ｑｓｉｇ／ＣＦＤ
この式から、出力電圧Ｖｏｕｔを大きくするには、電荷検出部の容量ＣＦＤを小さくする必要があることが分かる。
【００１７】
このことから従来のＣＣＤ型固体撮像素子においては、電荷検出部上の誘電体膜を除去し、電荷検出部の容量成分をできるだけ小さくする対策が行われていた。
【００１８】
図１０は、このような対策を施したＣＣＤ型固体撮像素子を説明する断面図であり、図１０（ａ）は、図９（ａ）及び（ｂ）のＸａ−Ｘａ線断面の構造（電荷検出部の断面構造）を示し、図１０（ｂ）は、図９（ａ）及び（ｂ）のＸｂ−Ｘｂ線断面の構造（電荷検出部の断面構造）を示している。
【００１９】
図１０（ａ）に示す断面構造は、図８（ｂ）に示す断面構造と同様に、シリコン基板５１の表面領域には、電荷蓄積部２１３を形成する検出部Ｎ＋不純物層５５と、電荷排出部２１４を構成するリセットドレインＮ＋不純物拡散層５７とが形成されされている。また、不純物層５５と不純物層５７との間には、リセットトランジスタを構成するチャネル領域となるＮ−不純物層６４ａが形成され、該Ｎ−不純物層６４ａ上には、リセットゲート電極ＲＧを構成するポリシリコン層５８が形成されている。また、検出部Ｎ＋不純物層５５の水平ＣＣＤ側には、水平ＣＣＤ２１２の転送チャネルを構成するＮ−不純物層６４が形成されており、該不純物層６４上には、水平ＣＣＤ２１２の転送ゲート電極ＯＧを構成する２層構造のポリシリコン層５２が形成されている。
【００２０】
出力部のトランジスタを構成するＮ−不純物層６５が、検出部Ｎ＋不純物層５５とはフィールド絶縁膜６６により分離されて形成されており、Ｎ−不純物層６５上には、該トランジスタのゲート電極としてのポリシリコン層６７が絶縁膜を介して形成され、ポリシリコン層６７の一端が検出部Ｎ＋不純物層５５上に位置している。
【００２１】
また、フィールド酸化膜及び不純物層上には、全面を覆うようメタル下絶縁膜５３が形成されており、このメタル下絶縁膜５３上には、遮光膜としてのメタル層５４が水平ＣＣＤの転送電極上に形成され、また配線としてのメタル層５６、５９が形成されている。
【００２２】
メタル層５６は、メタル下絶縁膜５３に形成されたコンタクトホールを介して、検出部Ｎ＋不純物層５５及び出力トランジスタのポリシリコン層６７に接続されている。また、メタル層５９は、メタル下絶縁膜５３に形成されたコンタクトホールを介して、トランジスタ不純物層５７に接続されている。
【００２３】
さらに基板全面には、これらのポリシリコン層５２及び５８を覆うようシリコン窒化膜などの素子保護膜６０を介してオンチップ有機材料層６１が形成され、その表面にはオンチップ表面反射防止膜６３が形成されている。ここで、オンチップ有機材料層６１には、オンチップカラーフィルター層６２が含まれている。
【００２４】
そして、この従来の固体撮像素子２００では、図９（ａ）及び（ｂ）に示す、検出部Ｎ＋不純物層５５を中心とする一定の半径の円の内側の領域Ｒは、オンチップ有機材料層６１及びオンチップ表面反射防止膜６３が除去されて露出している。
【００２５】
次に、図１０に示す固体撮像素子の製造方法について説明する。
【００２６】
図１１は、図１０に示す従来の固体撮像素子の製造方法を工程順（図（ａ）〜図（ｅ））に示す断面図であり、特に、メタル層の形成工程以降の工程を示している。なお、メタル層の形成工程までの工程で得られる素子構造は、図１０に示されている。
【００２７】
まず、図１０に示すように、シリコン基板５１上に、電荷転送路となるＮ−不純物層６４、リセットトランジスタのチャネル領域となるＮ−不純物層６４ａ、検出部Ｎ＋不純物層５５、リセットドレインＮ＋不純物層５７を選択的な不純物拡散処理により形成し、その後、２層のポリシリコンゲートによる電荷転送部５２を形成し、検出部の電荷をリセットドレインに排出するためのリセットゲート電極５８を形成する。
【００２８】
その後、全面にメタル下絶縁膜５３を形成するとともに、遮光膜としての転送部上メタル層５４、検出部の電位を出力トランジスタへ伝えるためのメタル配線５６、及びリセットドレインメタル配線５９を形成する（図１１（ａ））。
【００２９】
次に、これらメタルまでの下地構造７１上に、シリコン窒化膜などの保護膜６０を全面に形成する（図１１（ｂ））。このとき成膜条件としては、低温プラズマＣＶＤ装置において、温度３００〜４００℃、圧力１.５〜３.０Ｔｏｒｒ、高周波ＲＦ電力５００〜１０００Ｗ、低周波ＲＦ電力１００〜７００Ｗ、ＳｉＨ４ガスの流量１００〜２００ｓｃｃｍ、ＮＨ３ガスの流量２００〜１０００ｓｃｃｍ、Ｎ２ガスの流量１００００〜１５０００ｓｃｃｍ、膜厚２０〜５０ｎｍという条件を用いる。
【００３０】
続いて、オンチップ層である透明有機材料を塗布して平坦化を行い、その後、カラーフィルター６２などの有機系材料層をスピンコートにより形成する。さらにその上にオンチップ層である透明有機材料を、マイクロレンズの、受光部からの高さ（集光高さ）の調整のために、所定の厚さに形成する。例えば、マイクロレンズの集光高さについては、固体撮像素子の画素数などにより異なるが、受光部の開口面からマイクロレンズ底部までの距離が３.０〜７.０ｕｍ程度になるよう、有機材料層の膜厚で調整する。
【００３１】
その後、シリコン酸化膜などの材料による表面反射防止膜６３をやはり低温プラズマＣＶＤにより形成する。その成膜条件としては、温度２００〜２５０℃、圧力１.５〜３.５Ｔｏｒｒ、ＲＦ電力１５０〜３００Ｗとし、ＳｉＨ４・Ｎ２Ｏ・Ｎ２ガスを使用し、膜厚１０〜５０ｎｍとする条件を用いる。
【００３２】
なお、カラーフィルター層６２については、後のドライエッチング処理では残渣等が残り、完全に除去することが困難であるため、カラーフィルター形成時のフォトリソグラフィ処理時に、電荷検出部の上方に位置する部分を取り除いている。
【００３３】
そして、これら全てのオンチップ工程（カラーフィルターやマイクロレンズの形成工程）が完了した後に、検出部の上方に開口６６ａを有するエッチング用パターン６６ｂ（レジストマスクなど）を形成して、ドライエッチング処理により、反射防止膜であるシリコン酸化膜６３、有機材料層６１、保護膜であるシリコン窒化膜層６０をエッチング除去する。
【００３４】
このエッチング処理では、上層側より、シリコン酸化膜、有機系膜（アクリル膜）、シリコン窒化膜のエッチングが行われるので、プラズマエッチング装置を用いて、３ステップのエッチング処理が行われる。具体的には、エッチング処理としては、１回の処理であるが、この１回のエッチング処理の間に、処理条件がそれぞれの膜に適したエッチングステップに切り替えられることとなる。
【００３５】
シリコン酸化膜をエッチングする第１ステップのエッチング条件は、圧力５００〜２０００ｍｔｏｒｒ、ＲＦ電力７５０〜１５００Ｗ、使用ガスＯ２・ＣＨＦ３の条件とする。第２ステップでアクリル膜をエッチングするエッチング条件は、圧力５００〜１５００ｍｔｏｒｒ、ＲＦ電力３００〜７５０Ｗ、使用ガスＯ２・ＣＨＦ３という条件とする。第３ステップでシリコン窒化膜をエッチングするエッチング条件は、圧力１０００〜２０００ｍｔｏｒｒ、ＲＦ電力７５０〜１５００Ｗ、使用ガスＯ２・ＣＦ４という条件とする。
【００３６】
なお、これらオンチップ工程層（オンチップ工程で形成される層）については、固体撮像素子が外部との信号のやりとりを行うための電極パッド部分についても同時に除去される（図示せず）。
【００３７】
従来のＣＣＤ型固体撮像素子は、上述したような構造を有し、また上述したような製造方法で製造されたものである。
【００３８】
なお、特許文献１には、検出部の少なくとも一部にカラーフィルタアレイを構成する材料を配置しないようにすることで、電荷検出部の容量増大を防止して検出感度の低下を防止したものが開示されている。
【００３９】
ところが、近年のＣＣＤ型固体撮像素子の用途として、車載の周辺モニターや事故前後の状況を記録するドライブレコーダー、あるいは高温高湿の地域での監視カメラ等、過酷な環境での使用が増加してきている傾向にある。
【００４０】
これら過酷な環境下においては、固体撮像素子自体が高温になるだけではなく、パッケージのガラス接着部分から水分、さらには不純物が浸入することで、図１０に示すようなメタル膜上の全ての膜が取り除かれているタイプの固体撮像素子では、検出部のメタル膜が侵入してきた水分と高温環境によって、腐食や変質をきたし、動作不良を発生させるなどの信頼性の大きな低下を引き起こすことになってしまうという問題がある。
【００４１】
そこで、これら過酷な使用環境に対応するため、図１２に示すように、図１１に示す固体撮像素子２００における、基板上の電荷検出部が配置された領域Ｒに保護膜（シリコン窒化膜）６０のみを残す構造を採用した固体撮像素子２００ａはすでに開発されている。
【００４２】
図１３は、図１２に示す従来の固体撮像素子の製造方法を工程順（図（ａ）〜図（ｅ））に示す断面図である。
【００４３】
図１２に示す固体撮像装置２００ａの製造方法は、図１１に示す固体撮像素子２００の製造方法とほぼ同じ工程を有するものであるが、図１１に示す固体撮像素子２００の製造方法とは、図１３（ｅ）に示す電荷検出部上に形成されている膜をエッチングする工程が、図１２（ｅ）に示す固体撮像装置２００のものと異なる。
【００４４】
つまり、図１２に示す固体撮像素子２００ａの製造方法では、オンチップ層を形成した後は、図１１に示す固体撮像素子２００の製造方法のように、上層側より、シリコン酸化膜、有機系膜（アクリル膜）、シリコン窒化膜の３つの膜のエッチングを行うのではなく、上層側より、シリコン酸化膜、有機系膜（アクリル膜）の２つの膜のエッチングのみを行い、つまり、シリコン窒化膜のエッチングステップは行わないようにしている。
【００４５】
なお、図１２に示す固体撮像素子の製造方法における図１３（ａ）〜（ｄ）に示す工程は、図１０に示す固体撮像素子の製造方法における図１１（ａ）〜（ｄ）に示す工程と全く同一である。
【００４６】
なお、電極パッド部については、電気的な接続のために、シリコン窒化膜を取り除く必要があるので、シリコン窒化膜のエッチング時には、このシリコン窒化膜が選択的に除去されるようパターニングされたマスクを用いたり、電極パッド部分のシリコン窒化膜については、上層側のシリコン酸化膜及び有機系膜（アクリル膜）の２つの膜のエッチング工程とは独立して行ったりするなどの工夫をする必要がある。
【００４７】
このように電荷検出部上にシリコン窒化膜を残すことにより、外部から固体撮像素子のパッケージ内に侵入した水分（さらには不純物）と、固体撮像素子のメタル配線とが直接接触することはなくなり、メタルの変質や腐食を防ぐことができ、このため動作不良等の問題をある程度防ぐことができるようになる。
【００４８】
しかしながら、上述したように、電荷検出部を構成するメタル層上に絶縁膜を残すことで、検出部の容量増加を招くことになり、同じ光量入射で約１割程度の出力低下を招くといったこととなる。
【００４９】
また、特許文献２には、図１２に示す固体撮像素子と同様、電荷検出部に相当するＣＣＤ出力部をモールド樹脂より誘電率が低い低誘電率物質により覆ったものが開示されているが、この特許文献２に開示のものも、図１２に示す固体撮像素子と同様、電荷検出部を構成するメタル層上に絶縁膜を残すことで、検出部の容量増加を招くことになる。
【００５０】
また、電荷検出部全体としての容量低減策としては、種々の方法があり、例えば、特許文献３及び４には、いずれも、電荷検出部−初段トランジスタ間の配線層（ポリシリコン）と基板（ＧＮＤ電位）との間の容量を低減したものが開示されている。
【００５１】
ただし、この引用文献３及び４は、電荷検出部の上側に形成される絶縁膜と、電荷検出部を構成する導電層との間の容量（浮遊容量）を少なくするものではない。
【先行技術文献】
【特許文献】
【００５２】
【特許文献１】特開平２−２６７５号公報
【特許文献２】特開平５−２５１６７６号公報
【特許文献３】特開平３−１１６８４０号公報
【特許文献４】特開平１１−２９７９８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００５３】
以上のように、従来の技術では、出力信号の電圧が増加するように電荷検出部上の誘電体膜を除去することと、電荷検出部を構成するメタル配線の腐食等を防ぎ、信頼性の高いデバイスを作製することとは相反するものであり、その両方を満足する固体撮像素子を実現することは困難であった。
【００５４】
本発明は、上記のような問題点を解決するためになされたものであり、電荷検出部を構成するメタル配線層による容量を増大させることなく、該電荷検出部を構成するメタル配線層の変質や腐食を防ぐことができ、これにより信号電荷を信号電圧に変化する変換効率が高く、しかも信頼性の高い固体撮像素子、及びその製造方法、並びにこのような固体撮像素子を用いた電子情報機器を得ることを目的とする。
【課題を解決するための手段】
【００５５】
本発明に係る固体撮像素子は、半導体基板上に設けられた複数の光電変換領域と、該複数の光電変換領域で光電変換により得られた信号電荷を転送する電荷転送部と、転送されてきた信号電荷を信号電圧に変換する電荷検出部と、該信号電圧を増幅して外部へ画素信号として出力する出力回路とを有する固体撮像素子であって、該電荷検出部を構成する導電性層と、該導電性層を覆う絶縁層との間に中空領域が介在する中空構造を有するものであり、そのことにより上記目的が達成される。
【００５６】
本発明は、上記固体撮像素子において、前記中空構造を形成する導電性層は、メタル層であることが好ましい。
【００５７】
本発明は、上記固体撮像素子において、前記中空構造を形成する導電性層であるメタル層を覆う絶縁層は、２層の保護膜で構成されていることが好ましい。
【００５８】
本発明は、上記固体撮像素子において、前記２層の保護膜は、いずれもシリコン窒化膜であることが好ましい。
【００５９】
本発明は、上記固体撮像素子において、前記中空構造を形成する導電性層の下側には、該中空領域を形成するためのエッチング処理で用いるエッチングストップ膜として、該エッチング処理に対するエッチング耐性を有する膜が形成されていることが好ましい。
【００６０】
本発明は、上記固体撮像素子において、前記エッチング処理に対するエッチング耐性を有する膜は、シリコン窒化膜であることが好ましい。
【００６１】
本発明は、上記固体撮像素子において、前記中空構造を形成する絶縁層上には、透明有機材料、カラーフィルター材料、及び反射防止膜層が前記中空領域を覆うよう積層されていることが好ましい。
【００６２】
本発明は、上記固体撮像素子において、前記透明有機材料、前記カラーフィルター材料、及び前記反射防止膜層はそれぞれ、オンチップ材料層であることが好ましい。
【００６３】
本発明に係る固体撮像素子の製造方法は、半導体基板上に設けられた複数の光電変換領域と、該複数の光電変換領域で光電変換により得られた信号電荷を転送する電荷転送部と、転送されてきた信号電荷を信号電圧に変換する電荷検出部と、該信号電圧を増幅して外部へ画素信号として出力する出力回路とを有する固体撮像素子を製造する方法であって、該電荷検出部を構成する導電性層を形成する工程と、該導電性層上に中空領域を形成するための犠牲層を、該導電性層を覆うよう形成する工程と、該犠牲層を覆うよう絶縁層を形成する工程と、該導電性層と該絶縁層との間に中空領域が形成されるよう、該犠牲層を除去する工程とを含むものであり、そのことにより上記目的が達成される。
【００６４】
本発明は、上記固体撮像素子の製造方法において、前記犠牲層を覆うよう絶縁層を形成する工程は、該犠牲層を覆うよう第１の保護膜を形成する工程と、該第１の保護膜の、該犠牲層のエッジ部上に位置する部分を選択的に除去して保護膜開口を形成する工程と、該犠牲層を、該保護膜開口を介してエッチャントに晒して除去する工程と、該第１の保護膜上に該保護膜開口を塞ぐよう第２の保護膜を形成する工程とを有することが好ましい。
【００６５】
本発明は、上記固体撮像素子の製造方法において、前記犠牲層はフォトレジスト膜であることが好ましい。
【００６６】
本発明は、上記固体撮像素子の製造方法において、前記第１の保護膜の、前記犠牲層のエッジ部上に位置する部分を選択的に除去して保護膜開口を形成する工程では、該第１の保護膜の選択エッチングをフォトレジストマスクを用いて行い、該犠牲層としてのフォトレジスト膜を除去する際に、該第１の保護膜の選択エッチングで用いたフォトレジストマスクをも除去することが好ましい。
【００６７】
本発明は、上記固体撮像素子の製造方法において、前記犠牲層は、シリコン酸化膜であることが好ましい。
【００６８】
本発明は、上記固体撮像素子の製造方法において、前記電荷検出部を構成する導電性層を形成する前に、該導電性層の下地層として、前記犠牲層のエッチングに対するエッチング耐性を有する膜を形成する工程を含み、該犠牲層を除去するエッチング処理では、該エッチング耐性を有する膜をエッチングストッパ層として用いることが好ましい。
【００６９】
本発明に係る電子情報機器は、被写体の撮像を行う撮像部を備えた電子情報機器であって、該撮像部は、上述した本発明に係る固体撮像素子であり、そのことにより上記目的が達成される。
【００７０】
次に、本発明の作用について説明する。
【００７１】
本発明においては、外部から侵入した水分等を防ぐ為に保護膜は形成するが、その保護膜はメタル膜と接触していない構造とすることで、出力信号の電圧が増加するように電荷検出部上の誘電体膜を除去することと、電荷検出部を構成するメタル配線の腐食等を防ぐことの両方を満足した固体撮像素子を得ることができる。
【００７２】
つまり、電荷検出部を構成するメタル層上には、空洞を介して保護膜を形成することで、更にその上層のオンチップ層（有機系膜）は除去する必要がなく、全て残しても、電荷検出部での容量増加等の問題は発生しない。これにより、電荷検出部は、シリコン窒化膜の保護膜及びで被われているだけでなく、吸湿性の良い有機系膜によっても覆われることなる。
【００７３】
このため、侵入した水分が直接保護膜に接触するのではなく、一度有機系膜などに吸収されて接触することになり、更に信頼性の向上が見込める。
【００７４】
また、有機系膜だけでなく、その上にカラーフィルターを重ねて、電荷検出部上にこれらの有機系膜及びカラーフィルターを形成することにより、検出部への光入射も防ぐことができ、光入射により検出部で発生するノイズ成分の発生も抑えることができる。
【発明の効果】
【００７５】
以上のように、本発明によれば、電荷検出部の容量増加による出力低下を防ぎ、更に従来の保護膜を残した信頼性の高い固体撮像素子よりも更に信頼性を向上し、更に出力部の遮光性を良くすることで、出力のノイズ成分も少なくした、高性能の固体撮像素子を実現できるという効果がある。
【図面の簡単な説明】
【００７６】
【図１】図１は、本発明の実施形態１による固体撮像素子を説明する図であり、図１（ａ）及び図１（ｂ）は、この固体撮像素子の電荷検出部における不純物層及び電極のレイアウトパターンを説明する平面図である。
【図２】図２は、本実施形態１のＣＣＤ型固体撮像素子を説明する断面図であり、図２（ａ）は、図１（ａ）及び（ｂ）のＩＩａ−ＩＩ線断面の構造（電荷検出部の断面構造）を示し、図２（ｂ）は、図１（ａ）及び（ｂ）のＩＩｂ−ＩＩ線断面の構造（電荷検出部の断面構造）を示している。
【図３】図３は、図１に示す実施形態１の固体撮像素子の製造方法を工程順（図（ａ）〜図（ｇ））に示す断面図である。
【図４】図４は、本発明の実施形態２によるＣＣＤ型固体撮像素子を説明する断面図であり、図１（ａ）及び（ｂ）のＩＩａ−ＩＩａ線断面に相当する部分の構造を示している。
【図５】図５は、上記実施形態２の固体撮像素子の製造方法を工程順（図（ａ）〜図（ｇ））に示す断面図である。
【図６】図６は、上記実施形態２の固体撮像素子の製造方法におけるコンタクト孔の形成処理を工程順（図（ａ）〜図（ｄ））に示す断面図である。
【図７】図７は、本発明の実施形態３として、実施形態１あるいは２の固体撮像素子を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【図８】図８は、従来のＣＣＤ型の固体撮像素子を説明する図であり、図８（ａ）は、このＣＣＤ型の固体撮像素子の全体構成を模式的に示し、図８（ｂ）は、このＣＣＤ型の固体撮像素子における電荷検出部の断面構造を示している。
【図９】図９は、上記従来の固体撮像素子の電荷検出部における不純物層及び電極のレイアウトパターンを説明する平面図であり、図９（ａ）は、活性領域（不純物層）の分離パターン、ゲート電極のパターン、Ｎ＋不純物層パターン、コンタクトパターンのみを模式的に示し、図９（ｂ）は、活性領域の分離パターン、Ｎ＋不純物層の配置パターン、メタル層のパターンのみを示している。
【図１０】図１０は、このような対策を施したＣＣＤ型固体撮像素子を説明する断面図であり、図１０（ａ）は、図９（ａ）及び（ｂ）のＸａ−Ｘａ線断面の構造（電荷検出部の断面構造）を示し、図１０（ｂ）は、図９（ａ）及び（ｂ）のＸｂ−Ｘｂ線断面の構造（電荷検出部の断面構造）を示している。
【図１１】図１１は、図１０に示す従来の固体撮像素子の製造方法を工程順（図（ａ）〜図（ｅ））に示す断面図である。
【図１２】図１２は、従来の他のＣＣＤ型固体撮像素子を説明する断面図である。
【図１３】図１３は、図１２に示す従来の固体撮像素子の製造方法を工程順（図（ａ）〜図（ｅ））に示す断面図である。
【発明を実施するための形態】
【００７７】
以下、本発明の実施形態について図面を参照しながら説明する。
【００７８】
（実施形態１）
図１は、本発明の実施形態１による固体撮像素子を説明する図であり、図１（ａ）及び図１（ｂ）は、この固体撮像素子の電荷検出部における不純物層及び電極のレイアウトパターンを説明する平面図である。
【００７９】
つまり、図１（ａ）は、本実施形態１の固体撮像素子の電荷検出部及びその近傍における不純物層のレイアウト、及びこの不純物層上に形成されるポリシリコンゲート（ポリシリコンからなるゲート電極）のレイアウトを示している。また、図１（ｂ）は、本実施形態１の固体撮像素子の電荷検出部及びその近傍における不純物層のレイアウト、及びこの不純物層上に形成されるメタル層のレイアウトを示している。
【００８０】
図２は、本実施形態１のＣＣＤ型固体撮像素子を説明する断面図であり、図２（ａ）は、図１（ａ）及び（ｂ）のＩＩａ−ＩＩａ線断面の構造（電荷検出部の断面構造）を示し、図２（ｂ）は、図１（ａ）及び（ｂ）のＩＩｂ−ＩＩｂ線断面の構造（電荷検出部の断面構造）を示している。
【００８１】
シリコン基板１（図１参照）には、水平ＣＣＤ２のチャネル領域となるＮ−不純物層１７が形成されており、Ｎ−不純物層１７上には、水平ＣＣＤを構成する２層転送電極として、第１層ポリシリコンからなる第１層ゲート電極２ａと、第２層ポリシリコンからなる第２層ゲート電極２ｂとが交互に配置されている。このＮ−不純物層１７の、水平ＣＣＤ２の終端側部分は、リセットドレインを構成するＮ＋不純物層（リセットドレイン不純物層）８につながっており、Ｎ＋不純物層８とＮ−不純物層１７との接続部分１７ａには、リセットゲートを構成するポリシリコン層９が絶縁膜（図示せず）を介して形成されている。
【００８２】
また、Ｎ−不純物層１７の、リセットゲートと最終転送ゲート２ｃとの間の部分には、電荷検出部を構成するＮ＋不純物層（検出部不純物層）６が形成されており、該Ｎ＋不純物層６に近接するよう、出力部のトランジスタ（出力回路トランジスタ）を構成するＮ−不純物層１８が形成されている。
【００８３】
ここで、トランジスタ不純物層１８には絶縁膜（図示せず）を介してゲート電極となるポリシリコン層２０が形成されており、該ポリシリコン層２０の一端は検出部不純物層６上に位置している。また、トランジスタ不純物層１８のゲート電極の両側部は、ソースドレイン領域となっており、上層のメタル配線１８ｂと接続するためのコンタクトホール１８ａが形成されている。リセットドレイン不純物層８上には、この不純物層を、上層のメタル層１０と接続するためのコンタクトホール８ａが形成されている。なお、水平ＣＣＤを構成する転送ゲート２上にもメタル層５が形成されているが、このメタル層は、遮光膜として形成されたものであり、電気的な配線層としては用いられないものである。
【００８４】
また、出力部のトランジスタを構成するＮ−不純物層１８と、チャネルＮ−不純物層１７及びリセットドレイン不純物層８とは、フィールド絶縁膜１９により分離されて形成されている。
【００８５】
また、フィールド酸化膜及び不純物層上には、全面を覆うようメタル下絶縁膜３が形成されており、このメタル下絶縁膜３上には、遮光膜としてのメタル層５が水平ＣＣＤの転送電極を覆うよう形成され、また配線としてのメタル層７、１０が形成されている。
【００８６】
メタル層７は、メタル下絶縁膜３に形成されたコンタクトホールを介して、検出部Ｎ＋不純物層６及び出力トランジスタのポリシリコン層２０に接続されている。また、メタル層１０は、メタル下絶縁膜３に形成されたコンタクトホールを介して、トランジスタ不純物層８に接続されている。
【００８７】
さらに基板全面には、これらのポリシリコン層５、７、及び１０を覆うよう、下側素子保護膜１１及び上側素子保護膜１２が形成され、さらにその上には、オンチップ有機材料層１３が形成され、その表面にはオンチップ表面反射防止膜１５が形成されている。ここで、オンチップ有機材料層１３には、オンチップカラーフィルター層１４が含まれている。
【００８８】
そして、この実施形態１の固体撮像素子１００では、図１（ａ）及び（ｂ）に示す、検出部Ｎ＋不純物層６を中心とする一定のサイズの矩形領域Ｒａでは、上記下側素子保護膜１１の下側に空洞１６が形成されている。
【００８９】
次に製造方法について説明する。
【００９０】
図３は、図１に示す実施形態１の固体撮像素子の製造方法を工程順（図（ａ）〜図（ｇ））に示す断面図である。
【００９１】
まず、シリコン基板１上に、電荷転送路となるＮ−不純物層１７、リセットトランジスタのチャネル領域となるＮ−不純物層８、検出部Ｎ＋不純物層６、リセットドレインＮ＋不純物層８を選択的な不純物拡散処理により形成し、その後、２層のポリシリコンゲートによる電荷転送部２を形成し、検出部の電荷をリセットドレインに排出するためのリセットゲート電極９を形成する。
【００９２】
その後、全面にメタル下絶縁膜（シリコン酸化膜）３を形成するとともに、遮光膜としての転送部上メタル層５、検出部の電位を出力トランジスタへ伝えるためのメタル配線７、及びリセットドレインメタル配線１０を形成する（図３（ａ））。
【００９３】
このように、基板上に不純物層、ポリシリコン層、メタル下絶縁膜、及びメタル層を順次形成して得られた下地構造２１に、上記電荷検出部を構成するメタル配線７及びその周辺部分を覆うような平面パターンを有するレジスト膜１１ａを形成する（図３（ｂ））。
【００９４】
ここで使用するレジストについては、後にこのレジストがついたままの状態で下側素子保護膜（シリコン窒化膜）１１を形成するので、なるべく耐熱性に優れた性能のものが良い。また、このレジスト形状が反映されて空洞１６ができ、下側素子保護膜（シリコン窒化膜）１１の空洞エッジ部分を、さらなるレジストマスク１２ａを用いてエッチング処理を行うことから、形成するレジスト膜１１ａの形状は、従来のレジストのようにレジスト膜の側面が垂直に近いものではなく、露光時のフォーカス条件や、現像後の熱処理条件により、レジスト膜の側面が傾斜した形状とする方が望ましい。
【００９５】
続いて、上記レジスト膜１１ａを付けたままの状態で、プラズマＣＶＤ装置により下側素子保護膜１１を形成する。
【００９６】
このときの成膜条件としては、従来より、更に低温のプラズマＣＶＤ処理により成膜を行うものとしている。具体的には、温度２００〜３００℃、圧力１.５〜３.０Ｔｏｒｒ、高周波ＲＦ電力５００〜１０００Ｗ、低周波ＲＦ電力１００〜７００Ｗ、ＳｉＨ４ガス流量１００〜２００ｓｃｃｍ、ＮＨ３ガス流量２００〜１０００ｓｃｃｍ、Ｎ２ガス流量１００００〜１５０００ｓｃｃｍの条件で、下側素子保護膜１１としてのシリコン窒化膜を膜厚１０〜５０ｎｍの厚さに成長させる（図３（ｃ））。
【００９７】
その後、保護膜１１に覆われているレジスト膜１１ａを除去するために、保護膜１１の一部をエッチング除去するために、レジストマスク１２ａを形成する。ここで、このレジストマスク１２ａのレジスト開口Ａについては、図３（ｄ）では一箇所しか示していないが、実際には、後の処理で空洞内材料が除去されやすくするために、図１（ｂ）に示すように、メタル層上の数箇所にレジスト開口Ａを設けている。
【００９８】
そして、プラズマエッチング処理により、レジスト開口Ａ内に露出した下側素子保護膜（シリコン窒化膜）１１をエッチングして開口１１ｃを形成する（図３（ｄ））。このときの条件としては、従来の固体撮像素子におけるシリコン窒化膜のエッチング処理と同じである。つまり、このエッチング処理は、圧力１０００〜２０００ｍｔｏｒｒ、ＲＦ電力７５０〜１５００Ｗで、使用ガスＯ２・ＣＦ４を用いて行う。
【００９９】
その後、レジストマスク１２ａ及び保護膜１１に覆われたレジスト膜１１ａを一緒に、Ｏ２とＣＦ４のプラズマ処理と、有機系のレジストハクリ液を用いたエッチング処理により、取り除く（図３（ｅ））。ここで、ＳｉＮのエッチングとレジストのハクリの両者ともに、使用するガスとしてＯ２・ＣＦ４を用いているが、ＳｉＮのエッチングは、ＣＦ４がメインのガスで、レジストのハクリは、Ｏ２をメインガスとして微量のＣＦ４を入れたものを用いる。
【０１００】
その後、上側素子保護膜であるシリコン窒化膜１２を、やはり低温プラズマＣＶＤ処理により成膜する（図３（ｆ））。成膜条件としては、前記下側素子保護膜としてのシリコン窒化膜の成膜条件と同じであるが、ここで注意しなくてはならないのは、下側素子保護膜１１の成膜時の処理温度と、上側素子保護膜１２の成膜時の処理温度との関係で、上側素子保護膜の成膜時の処理温度は、下側素子保護膜の成膜時の処理温度と同じか、もしくは低い温度で処理する必要があるということである。
【０１０１】
これは、成膜処理が低温成膜ＣＶＤ処理であるために、成膜したシリコン窒化膜中にはかなりの水素が含まれており、成膜したシリコン窒化膜を、成膜時の温度以上の温度雰囲気に晒すと離脱ガス等の影響により、成膜した膜が剥がれる等の問題が発生する可能性があるからである。
【０１０２】
その後、オンチップ層である透明有機材料１３を塗布して平坦化を行い、その後、カラーフィルター１４などの有機系材料層をスピンコートにより形成する。さらにその上にオンチップ層である透明有機材料１５を、マイクロレンズの、受光部からの高さ（集光高さ）の調整のために、所定の厚さに形成する。例えば、マイクロレンズの集光高さについては、固体撮像素子の画素数などにより異なるが、受光部の開口面からマイクロレンズ底部までの距離が３.０〜７.０ｕｍ程度になるよう、有機材料層１３の膜厚で調整する。
【０１０３】
その後、シリコン酸化膜などの材料による表面反射防止膜１５を、やはり低温プラズマＣＶＤにより形成する。このときの成膜条件は、温度２００〜２５０℃、圧力１.５〜３.５Ｔｏｒｒ、ＲＦ電力１５０〜３００Ｗ、ＳｉＨ４・Ｎ２Ｏ・Ｎ２ガス、膜厚１０〜５０ｎｍという条件である。
【０１０４】
ここでもやはり先ほどと同様に、反射防止膜であるシリコン酸化膜１５の成膜時処理温度は、下側素子保護膜１１及び上側素子保護膜１２の成膜時の処理温度と同じか、低い温度で成膜処理を行う必要がある。
【０１０５】
従来の固体撮像素子の製造方法とは異なり、本発明の実施形態１による固体撮像素子の製造方法では、電荷検出部上のこれら有機系膜や反射防止膜は取り除く必要がなく、前記のように、防湿効果や遮光効果をもたらすことができる。
【０１０６】
なお、固体撮像素子の外部と信号の授受を行うための電極パッド部分については、やはり有機系膜や反射防止膜は取り除く必要があるので、電極パッド部分のみのレジストパターンにより、やはりこれらの反射防止膜１６、有機系膜１４、上側素子保護膜１２、下側素子保護膜１１は、ドライエッチングで取り除く必要がある。なお、処理条件としては従来の固体撮像素子の製造方法におけるものと同じである。
【０１０７】
なお、カラーフィルター層１４については、後のドライエッチング処理では残渣等が残り、完全に除去することが困難であるため、カラーフィルター形成時のフォトリソグラフィ処理時に、電荷検出部の上方に位置する部分を取り除いている。
【０１０８】
このように本実施形態１では、電荷検出部を構成するメタル層７上には、空洞を介して保護膜１１及び１２を形成することで、更にその上層のオンチップ層（有機系膜）１３は除去する必要がなく、全て残しても、電荷検出部での容量増加等の問題は発生しない。これにより、電荷検出部は、シリコン窒化膜の保護膜１１及び１２で被われているだけでなく、吸湿性の良い有機系膜１３によっても覆われることなる。
【０１０９】
このため、侵入した水分が直接保護膜１１及び１２に接触するのではなく、一度有機系膜１３などに吸収されて接触することになり、更に信頼性の向上が見込める。
【０１１０】
また、有機系膜１３だけでなく、その上にカラーフィルター１４を重ねて、電荷検出部上にこれらの有機系膜１３及びカラーフィルター１４を形成することにより、検出部への光入射も防ぐことができ、光入射により検出部で発生するノイズ成分の発生も抑えることができる。
【０１１１】
（実施形態２）
図４は、本発明の実施形態２によるＣＣＤ型固体撮像素子を説明する断面図であり、図１（ａ）及び（ｂ）のＩＩａ−ＩＩａ線断面に相当する部分の構造を示している。
【０１１２】
この実施形態２の固体撮像素子１００ａは、実施形態１の固体撮像素子１００とほとんど違わない構造を有しているが、その製造方法が実施形態１の固体撮像素子の製造方法とは異なっており、この製造方法の相違によって、実施形態１の固体撮像素子１００との若干の構造上の差異を有している。
【０１１３】
つまり、本実施形態２の固体撮像素子の製造方法では、実施形態１の固体撮像素子の製造方法にて、空洞１６を形成するために用いる材料が異なっている。つまり、実施形態１の固体撮像素子の製造方法では、レジスト膜を用いていたが、この実施形態２の固体撮像素子の製造方法では、シリコン酸化膜を用いている。このため、この実施形態２の固体撮像素子では、空洞部の表面が下地形状を反映した凹凸構造となっている。また、この実施形態２の固体撮像素子では、空洞内の材料を除去のためのエッチングストップ膜４が形成されている点においても実施形態１のものとは異なっている。
【０１１４】
次に製造方法について説明する。
【０１１５】
図５は、上記実施形態２の固体撮像素子の製造方法を工程順（図（ａ）〜図（ｇ））に示す断面図である。
【０１１６】
まず、シリコン基板１上に、電荷転送路となるＮ−不純物層１７、リセットトランジスタのチャネル領域となるＮ−不純物層１７、検出部Ｎ＋不純物層６、リセットドレインＮ＋不純物層８を選択的な不純物拡散処理により形成し、その後、２層のポリシリコンゲートによる電荷転送ゲート２を形成し、電荷検出部の電荷をリセットドレインに排出するためのリセットゲート電極９を形成する。
【０１１７】
その後、全面にメタル下絶縁膜（メタル下層の層間絶縁膜）３を形成し、その上に、エッチングストップ膜４を形成する（図５（ａ））。
【０１１８】
なお、このメタル下層の層間絶縁膜には、通常はシリコン酸化膜やＢＰＳＧ膜を使用する。また、ここでは、メタル下層の層間絶縁膜の形成後に、エッチングストップ膜であるシリコン窒化膜４を成膜するのであるが、シリコン窒化膜４の成膜は、メタル層の形成前であるので、４００℃以上の高温での処理も可能である。例えば、通常の減圧ＣＶＤ（熱ＣＶＤ）装置にて、減圧ＣＶＤ熱拡散炉にて、温度７５０〜９００℃、使用ガスＳｉＨ２Ｃｌ２及びＮＨ３及びＮ２という条件で、膜厚２０〜５０ｎｍのシリコン窒化膜の成膜を行う。
【０１１９】
そして、この状態で、メタル配線と各ゲート電極や拡散層との接続用コンタクトホールの形成を行う。
【０１２０】
これらの工程で注意する点としては、コンタクトホールの形成プロセスに、コンタクト段差軽減用のテーパーエッチングが入っている場合、シリコン窒化膜４がウェットエッチングの障害になるので、シリコン窒化膜の形成前にテーパー処理エッチングを行っておく必要があることである。
【０１２１】
図６は、コンタクトホールの形成プロセスで、コンタクト段差軽減用のテーパーエッチングを行う場合を説明する工程（図（ａ）〜（ｄ））を示している。
【０１２２】
具体的には、シリコン基板１上に、電荷転送路となるＮ−不純物層１７、リセットトランジスタのチャネル領域となるＮ−不純物層１７ａ、検出部Ｎ＋不純物層６などの不純物層を形成し、ポリシリコンゲート２、９を形成し、全面にメタル下絶縁膜３を形成した後（図６（ａ））、コンタクト形成用の第１のレジストマスク４１を形成し、ＨＦ等の薬液によりメタル下絶縁膜３のウェットエッチング行う（図６（ｂ））。これにより、メタル下絶縁膜３の、レジストマスク４１の開口４１ａの下側部分に、側壁が傾斜した穴部３ａを形成する（図６（ｂ））。第１のレジストマスク４１を除去した後、全面にシリコン窒化膜４を形成する（図６（ｃ））。
【０１２３】
さらに、該シリコン窒化幕４１上にコンタクト形成用の第２のレジストマスク４２を形成し、ドライエッチングにより、シリコン窒化膜４１およびメタル下絶縁膜３にコンタクトホール３ａを形成する（図６(ｄ)）。
【０１２４】
このようなコンタクト段差軽減用のテーパーエッチングにより、コンタクトホールの断面形状を、その上端角部の形状を、緩やかに傾斜した形状とすることができる。
【０１２５】
次に、遮光膜としての転送部上メタル層５、検出部の電位を出力トランジスタへ伝えるためのメタル配線７、及びリセットドレインメタル配線１０を形成して、メタル配線７を電荷検出部を構成するＮ＋不純物層６に接続し、リセットドレインメタル配線１０をＮ＋不純物層８に接続する（図５（ｂ））。
【０１２６】
その後、空洞１６を形成するための犠牲層を形成するのであるが、本実施形態２においては、まず、低温プラズマＣＶＤ処理によりシリコン酸化膜３３を、メタル層５、メタル配線７及びリセットドレインメタル配線１０を覆うよう形成する。
【０１２７】
このシリコン酸化膜３３の成膜は、温度２５０〜４００℃、圧力１.５〜３.５Ｔｏｒｒ、ＲＦ電力１５０〜３００Ｗという条件で、ＳｉＨ４・Ｎ２Ｏ・Ｎ２ガスを使用し、膜厚３００〜７００ｎｍという条件で行う。
【０１２８】
さらに、空洞部形成用レジストパターン３４をシリコン酸化膜３３上に形成し、プラズマエッチング処理により空洞用のシリコン酸化膜３３をエッチングする。このエッチング条件としては、圧力１５０〜４００ｍｔｏｒｒ、ＲＦ電力１０００〜１５００Ｗ、使用ガスＣＦ４・ＣＨＦ３・Ａｒという条件を用いる。ここでも上述した実施形態１と同様に、後にシリコン酸化膜３３上に形成したシリコン窒化膜１１は取り除くことから、この空洞形成用膜（シリコン酸化膜）３３ａの断面形状は、できるだけ傾斜のついた形状（プラズマエッチング条件によりテーパーのついた形状）とすることが望ましい。
【０１２９】
次に第１の保護膜層であるシリコン窒化膜１１を低温プラズマＣＶＤ処理により形成する。成膜条件としては、温度２５０〜４００℃、圧力１.５〜３.０Ｔｏｒｒ、高周波ＲＦ電力５００〜１０００Ｗ、低周波ＲＦ電力１００〜７００Ｗ、ＳｉＨ４ガス流量１００〜２００ｓｃｃｍ、ＮＨ３ガス流量２００〜１０００ｓｃｃｍ、Ｎ２ガス流量１００００〜１５０００ｓｃｃｍ、膜厚１０〜５０ｎｍという条件とする。
【０１３０】
その後、シリコン窒化膜１１の下側のシリコン酸化膜３３ａを除去するために、第１保護膜１１の一部をエッチング除去するためのレジストマスク３５を形成する（図５（ｅ））。
【０１３１】
ここで、このレジストマスク３５の開口パターン３５ａについては、図５（ｂ）の断面図では一箇所しか開口を示していないが、実際には、後に空洞内材料を簡単に除去できるように、図１（ｂ）に示すように、メタル配線上の数箇所に開口Ａを設けている。
【０１３２】
そしてプラズマエッチング処理によりレジスト開口部に露出した第１の保護膜としてのシリコン窒化膜１１をエッチング除去する。その条件としては、前述の従来例と同じで、圧力１０００〜２０００ｍｔｏｒｒ、ＲＦ電力７５０〜１５００Ｗ、使用ガスＯ２・ＣＦ４の条件を用いる。
【０１３３】
その後、レジストマスク３５をＯ２系プラズマ処理や有機系ハクリ液にて取り除き、空洞部内部のシリコン酸化膜３３ａを薬液処理により取り除く（図５（ｆ））。このとき使用する薬液としてはメタル層へのダメージがなるべく少ないように、バッファードＨＦ液（ＢＨＦエッチャント）により除去することが望ましい。
【０１３４】
なお、上記ＢＨＦエッチャントについては、フッ化水素とフッ化アンモニウムとフッ素系界面活性剤を水で薄めた混合薬品である。配線材料としてのアルミ系の膜に対しては若干のエッチング性を持つが、エッチング対象の空洞内部膜とのエッチレート差等から、アルミ膜のエッチングはほとんど問題にならない程度である。
【０１３５】
なお、上記従来技術及び実施形態の説明では示してないが、従来の固体撮像素子及び本実施形態の固体撮像素子では、配線としてアルミ合金を含む３層構造の配線を用いており、この３層構造の各層のうちの中間層のＡｌ-Ｃｕ層がＢＨＦエッチャントによりエッチングされる。
【０１３６】
しかし、例えアルミ膜がエッチングされて後退したとしても、１００ｎｍまでの程度であれば素子動作上特に問題にはならないと考えられる。
【０１３７】
そして実施形態１と同様に第２の保護膜シリコン窒化膜１２、オンチップ有機材料層１３、カラーフィルター層１４、反射防止膜であるシリコン酸化膜１５を形成して実施形態２の固体撮像素子の構造を完成する。
【０１３８】
以下、本発明の実施形態１及び２の特徴について対比説明する。
【０１３９】
実施形態１による固体撮像素子の製造方法は、形成すべき空洞部には犠牲層として有機レジストを埋め込んでおく製造方法であり、実施形態２による固体撮像素子の製造方法は、形成すべき空洞部には犠牲層としてシリコン酸化膜を埋め込んでおく方法である。
【０１４０】
実施形態１については、上記のように犠牲層としてレジストを使用することでその製造方法は簡便である反面、犠牲層の形成後の２回の保護膜形成時の処理温度をできるだけ高く設定する方が、成膜に適しているが、その場合有機レジストの耐熱性能が要求されることになり、耐熱性の高い有機レジストは非常に高価でもある。また、従来の有機レジストの除去はＯ２プラズマ処理と有機系ハクリ液により行っていたが、本実施形態１においてはＯ２プラズマは空洞内のレジストに非常に当たり難く、そのハクリは有機系ハクリ液に頼らざるを得ないというデメリットがある。
【０１４１】
一方、実施形態２では、上記実施形態１のような懸念点は無いが、ＢＨＦ処理によるアルミの後退とエッチングストップ膜を形成するための工程増加のデメリットがある。
【０１４２】
上記実施形態２の説明で示したように、コンタクトのテーパー処理を行う場合は、コンタクトのパターニング・エッチング処理を２回行う必要がある。
【０１４３】
以上のようなそれぞれのメリット・デメリットを考慮し、使用する製造設備やコストの観点から実施形態１及び２の製造方法を選択する必要がある。
【０１４４】
なお、以下、本発明の実施形態で利用可能な３層以上の多層構造のメタル配線について簡単に説明する。
【０１４５】
各層の役割（目的）と使用材料は以下のとおりである。
【０１４６】
つまり、例えば３層構造の多層配線の中間層は、配線層本体部分であり、従来からの単層構造メタル配線と同様の膜が用いられる。例えば、上記実施形態では、この中間層としてＡｌ-Ｃｕ層を用いることができるが、その他に純Ａｌ層やＡｌ-Ｓｉ層などが使用できる。
【０１４７】
また、下層は、配線層の本体メタル（中間層）と、コンタクトで接触する基板のシリコン等の材料とが後の熱処理などにより反応することを防ぐ目的で形成されるものであり、高融点金属層を下層（下地メタル）として利用でき、バリアメタル層とも呼ばれる。例えば、この下地メタルとしてはＴｉＮ層を用いることができるが、その他にＴｉ層、ＴｉＷ層、Ｗ層などを用いることができる。さらに、下層バリアメタル層自体も、細かくは、極薄いＴｉ層とＴｉＮ層との２層（Ｔｉ/ＴｉＮ）で構成することが多い。
【０１４８】
さらに、上層は、中間層メタル層がＡｌ系の金属層であるため、光学的に非常に反射率の高い層となるため、反射防止膜として設けられるものである。
【０１４９】
つまり、配線層が、多層構造の中間層として用いられるメタルだけの単層構造である場合には、後のメタルパターン（上側のメタルパターン）の形成時に、この単層構造の下地メタル層（アルミ系膜）からの反射の影響により、微細なパターンが切れたり、ＣＣＤなどの高段差を有するデバイスでは、段差部でパターンくびれが発生したりすることとなる。従って、３層構造の多層配線の上層は、上記のような上側パターンの形成時にその下地層からの反射の悪影響が及ぶのを防ぐために、反射防止膜層として設けられる。
【０１５０】
さらには、上層は、上層と下層との成膜プロセスの簡便さなどから、下層と同じ高融点金属層が上層として用いられることが多い。本実施形態では、上層としては、ＴｉＮ層を用いることができるが、その他にＴｉＷなどを用いることができる。ただし、純Ｔｉ層や純Ｗ層は反射が大きいと考えれるので、使用条件が限られる場合がある。
【０１５１】
さらに、上記実施形態１および２では、特に説明しなかったが、上記実施形態１および２の固体撮像装置の少なくともいずれかを撮像部に用いた、例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの、画像入力デバイスを有した電子情報機器について以下簡単に説明する。
（実施形態３）
図７は、本発明の実施形態３として、実施形態１および２のいずれかの固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
【０１５２】
図７に示す本発明の実施形態３による電子情報機器９０は、本発明の上記実施形態１および２の固体撮像装置の少なくともいずれかを、被写体の撮影を行う撮像部９１として備えたものであり、このような撮像部による撮影により得られた高品位な画像データを記録用に所定の信号処理した後にデータ記録する記録メディアなどのメモリ部９２と、この画像データを表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示する液晶表示装置などの表示部９３と、この画像データを通信用に所定の信号処理をした後に通信処理する送受信装置などの通信部９４と、この画像データを印刷（印字）して出力（プリントアウト）する画像出力部９５とのうちの少なくともいずれかを有している。
【０１５３】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１５４】
本発明は、固体撮像素子及びその製造方法、並びに電子情報機器の分野において、電荷検出部を構成するメタル配線層による容量を増大させることなく、該電荷検出部を構成するメタル配線層の変質や腐食を防ぐことができ、これにより信号電荷を信号電圧に変化する変換効率が高く、しかも信頼性の高い固体撮像素子、及びその製造方法、並びにこのような固体撮像素子を用いた電子情報機器を得ることができる。
【符号の説明】
【０１５５】
１  シリコン基板
２  水平ＣＣＤ
２ａ  第１層ゲート電極
２ｂ  第２層ゲート電極
３  メタル下絶縁膜
５、７、１０  メタル層
６  検出部不純物層
８  リセットドレイン不純物層
８ａ、１８ａ  コンタクトホール
９  ポリシリコン層
６  検出部不純物層
１０  上層のメタル層
１１  下側素子保護膜
１２  上側素子保護膜
１３  オンチップ有機材料層
１５  オンチップ表面反射防止膜
１４  オンチップカラーフィルター層
１６  空洞
１７  チャネルＮ−不純物層
１８  Ｎ−不純物層
１８ｂ  上層のメタル配線
１９  フィールド絶縁膜
２０  ポリシリコン層
９０  電子情報機器
９１  撮像部
９２  メモリ部
９３  表示手段
９４  通信手段
９５  画像出力手段
１００、１００ａ  固体撮像素子
Ｒａ  矩形領域
【図１】
2011166033.tif 000003
【図２】
2011166033.tif 000004
【図３】
2011166033.tif 000005
【図４】
2011166033.tif 000006
【図５】
2011166033.tif 000007
【図６】
2011166033.tif 000008
【図７】
2011166033.tif 000009
【図８】
2011166033.tif 000010
【図９】
2011166033.tif 000011
【図１０】
2011166033.tif 000012
【図１１】
2011166033.tif 000013
【図１２】
2011166033.tif 000014
【図１３】
2011166033.tif 000015