(57)【要約】【課題】出力電圧変動に対する応答性が早く、小型化、低コスト化することができるスイッチング電源装置を提供する。【解決手段】スイッチング電源装置は、制御回路３の動作基準電圧がスイッチング素子２とエネルギー変換回路であるコイル５の接続点と同電位であるスイッチング電源において、出力電圧検出回路１０は出力電圧を制御回路３の動作基準電圧端子に対して整流された電圧信号にする整流回路８と電流検出回路７の入力端子と整流器８の間に接続され、整流された電圧信号を電流信号に変換する電圧電流変換器９とを備え、電流検出回路７は電流検出回路７の入力端子に印加される電流信号をサンプリングして電流を検出するサンプリング型である。【選択図】図１
2011061913.tif 000002
【特許請求の範囲】
【請求項１】
第１の直流電圧をオンオフするスイッチング素子と、
前記スイッチング素子によりスイッチングされた前記第１の直流電圧を第２の直流電圧に変換するエネルギー変換回路と、
前記スイッチング素子と前記エネルギー変換回路との接続点と同電位の電圧を動作基準電圧とし、前記スイッチング素子のオン動作およびオフ動作を制御する駆動信号を出力する制御回路と、
前記第２の直流電圧に対応する電圧信号を検出し、検出した電圧に応じた電流信号を出力する出力電圧検出回路と、
前記出力電圧検出回路からの前記電流信号の電流を検出する電流検出回路とを備え、
前記出力電圧検出回路は、
前記第２の直流電圧を前記制御回路の前記動作基準電圧に対して整流された電圧信号にする整流回路と、
前記整流された電圧信号を、当該電圧信号に応じた前記電流信号に変換する電圧電流変換器とを備え、
前記電流検出回路は、
前記電流信号をサンプリングすることにより前記電流信号の電流を検出する
スイッチング電源装置。
【請求項２】
前記電流検出回路は、前記スイッチング素子のオンオフ動作におけるオフ期間のみに前記電流信号をサンプリングする
請求項１記載のスイッチング電源装置。
【請求項３】
前記整流回路は、第２の直流電圧が印加されるアノードと、前記電圧電流変換器に接続されたカソードとを有するダイオードであり、
前記電圧電流変換器は、前記カソードと前記電流検出回路との間に接続された抵抗素子である
請求項１または２記載のスイッチング電源装置。
【請求項４】
前記電流検出回路は、さらに、
前記電圧電流変換器にスパイク電流が生じ得る期間をブランキング期間として、
前記スイッチング素子がターンオフしてから前記ブランキング期間が経過するまで、電流検出を行うことを禁止するブランキング期間発生回路を備える
請求項３記載のスイッチング電源装置。
【請求項５】
前記電流検出回路は、前記出力電圧検出回路からの前記電流信号が印加される入力端子と前記制御回路の動作基準電圧との間の電圧差を一定に保持するクランプ回路を備える
請求項１から請求項４の何れかに記載のスイッチング電源装置。
【請求項６】
前記整流回路は、ファーストリカバリーダイオードである
請求項１から請求項４の何れかに記載のスイッチング電源装置。
【請求項７】
前記電流検出回路は、さらに、検出した前記電流信号の電流を第１のデジタル信号に変換し、
前記第１のデジタル信号は、検出した前記電流信号の電流が第１のしきい値より大きいか否かに対応する真偽を示す
請求項５または６記載のスイッチング電源装置。
【請求項８】
前記制御回路は、さらに、真を示す前記第１のデジタル信号に応じて前記スイッチング素子のスイッチング動作を停止し、且つ停止した状態を保持する過電圧保護回路を備える
請求項７記載のスイッチング電源装置。
【請求項９】
前記制御回路は、さらに、
真を示す前記第１のデジタル信号が入力された回数をカウントするカウンタ回路と、
前記カウンタ回路がｎ（ｎは１以上の整数）回のカウントを検出すると前記スイッチング素子のスイッチング動作を停止し且つ停止した状態を保持する過電圧保護回路とを備える
請求項７記載のスイッチング電源装置。
【請求項１０】
前記制御回路は、さらに、
前記第１のデジタル信号が入力されるデータ保持回路と、
前記データ保持回路の出力信号に従って、前記スイッチング素子のスイッチング動作を停止し且つ停止した状態を保持する過電圧保護回路とを備え、
前記データ保持回路は、真を示す前記第１のデジタル信号が入力される毎に増加する検出電圧を保持し、
検出可能期間内に前記データ保持回路の検出電圧が予め定められた参照電圧よりも高くなったとき、その旨を示す信号を前記過電圧保護回路に出力し、
前記検出可能期間終了時に前記データ保持回路の検出電圧が前記参照電圧以下であるとき、保持された検出電圧をリセットし、新たな検出可能期間を設定する
請求項７記載のスイッチング電源装置。
【請求項１１】
前記制御回路は、前記第１のデジタル信号に応じて前記第２の直流電圧が一定となるように、前記スイッチング素子のスイッチング動作期間とスイッチング停止期間とを制御するための前記駆動信号を生成する
請求項７記載のスイッチング電源装置。
【請求項１２】
前記電流検出回路は、さらに、検出した前記電流信号の電流を第２のデジタル信号に変換し、
前記２のデジタル信号は、検出した前記電流が前記第１のしきい値よりも大きい第２のしきい値より大きいか否かに対応する真偽を示し、
前記制御回路は、前記第1のデジタル信号が示す真偽に応じて、前記第２の直流電圧が一定となるように前記駆動信号を生成し、
前記スイッチング電源装置は、さらに、真を示す前記第２のデジタル信号に応じて、前記スイッチング素子のスイッチング動作を停止し且つ停止した状態に保持する前記過電圧保護回路を備える
請求項８から請求項１１の何れかに記載のスイッチング電源装置。
【請求項１３】
前記制御回路は、前記電流検出回路の出力信号の値に応じて前記第２の直流電圧が一定となるように、
前記スイッチング素子のオン期間に前記スイッチング素子から前記エネルギー変換回路に流入する電流のピーク値を制御する前記駆動信号を生成する
請求項６記載のスイッチング電源装置。
【請求項１４】
前記制御回路は、前記電流検出回路の出力信号の値に応じて前記第２の直流電圧が一定となるように、
前記スイッチング素子のオン時間を制御する前記駆動信号を生成する
請求項６記載のスイッチング電源装置。
【請求項１５】
前記制御回路は、前記電流検出回路の出力信号の値に応じて前記第２の直流電圧が一定となるように、
前記スイッチング素子のスイッチング周波数を制御するための前記駆動信号を生成する
請求項６記載のスイッチング電源装置。
【請求項１６】
請求項１ないし１５の何れかに記載のスイッチング電源装置に使用される半導体装置であって、前記スイッチング素子と前記制御回路と前記電流検出回路が同一の半導体基板上に形成されているか、または同一のパッケージに組み込まれている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置、及びそれに用いる半導体装置に関する。
【背景技術】
【０００２】
入力電源電圧をそれよりも低い電圧に変換して出力するステップダウン型の非絶縁型スイッチング電源装置として、バック・コンバータが広く知られている。
【０００３】
図１３はその一例を示す一般的なバック・コンバータ型のスイッチング電源装置である。バック・コンバータの詳細な動作については当業者にはよく知られているため、以下の説明は本発明の実施形態に関連する態様に焦点を当てている。図１３の電源基準端子１１３に対する直流（ＤＣ）出力端子１１４の電圧調整は、ツェナー・ダイオード１１２とフォトカプラー１１０で構成される出力電圧検出回路と、端子１０３に接続された集積回路１０１の内部の出力電圧調整回路によって決定している。一構成では、集積回路１０１はスイッチング素子とその駆動のタイミングを制御する回路が一体化された電源コントローラを使用することができる。図１３の出力電圧検出回路は、ツェナー・ダイオード１１２のブレークダウン電圧とフォトカプラー１１０内のフォトダイオード１１５の順方向電圧によって決定される電圧しきい値を有している。
【０００４】
図１３に示した構成では、端子１０３に接続させた集積回路１０１の内部回路は、フォトカプラー１１０のフォトトランジスタ１１６を通って流れる電流を検知し、集積回路１０１の内部にある半導体スイッチのスイッチングを制御している。この内部の半導体スイッチの制御により、電源入力端子１０７から直流（ＤＣ）出力端子１１４へのエネルギーの伝達が制御され、電源基準端子１１３に対する出力端子１１４の出力電圧が調整される。
【０００５】
図１３に示すような集積回路１０１を使用することの欠点の１つは、端子１０３と接続された内部回路が端子１０３から流出する電流を検知しているので、図示のようなフォトカプラー１１０や端子１０３から流出する電流を生成させるその他の回路構成を使用しなければならないことである。それにより、全体の回路コストが増大する。
【０００６】
このような一般的なバック・コンバータ型のスイッチング電源装置の低コスト化の改善案としての一例が特許文献１に開示されている。以下、この特許文献１に開示されている従来のスイッチング電源装置について、図１４を用いて説明する。図１４は、従来のスイッチング電源装置の回路図である。
【０００７】
図１４に示すように、従来のスイッチング電源装置３００は電源基準端子３１４に対して電源入力端子３１３に入力電源電圧Ｖｉｎが印加され、電源基準端子３１４に対して出力端子３１２に出力電圧Ｖｏが出力される回路であり、電源コントローラ３０１と、エネルギー変換回路としてのコイル３０９、ダイオード３１１、コンデンサ３１０と、出力電圧を検出して電源の出力電圧を調整するためのダイオード３０７、平滑コンデンサ３０８、抵抗３０６で構成される。
【０００８】
電源コントローラ３０１は少なくともスイッチング素子と、外部から印加される信号を検知してスイッチング素子のスイッチングを制御するための制御回路を含んでおり、スイッチング素子のドレインとソースに接続されるドレイン端子３０５、ソース端子３０２とバイパス端子３０３、電流検知端子３０４の４つの端子を有している。ソース端子３０２は電源コントローラ３０１の電圧基準端子であり、この端子とバイパス端子３０３の間に接続されたバイパスコンデンサ３１５に電源コントローラ３０１の電源電圧に要する電荷を蓄積する。ドレイン端子３０５は電源入力端子３１３に接続され、入力電源電圧Ｖｉｎが印加される。ソース端子３０２はダイオード３１１、コイル３０９、平滑コンデンサ３０８の一方の端子と接続される。電流検知端子３０４には抵抗３０６が接続される。
【０００９】
ダイオード３０７の両端における順方向電圧降下によってダイオード３１１の順方向電圧降下が補償されるため、ダイオード３１１が導通している期間における平滑コンデンサ３０８の両端の電圧Ｖａは、電源基準端子３１４の電圧に対する出力電圧Ｖｏと実質的に等しい。また、電源コントローラ３０１内のスイッチング素子がオンしている期間は、ダイオード３０７の逆方向耐圧によって平滑コンデンサ３０８の両端の電圧Ｖａは保持される。これにより、平滑コンデンサ３０８の正端子の電圧Ｖａは電源コントローラ３０１の電圧基準端子（ソース端子３０２）に対してマイナス電位になることがない。
【００１０】
また、平滑コンデンサ３０８の正端子には電源の調整済みの出力電圧を表す電圧、すなわち電源の調整済みの出力電圧から導出した電圧を有している。言い換えると、電源基準端子３１４に対する出力電圧Ｖｏは、ダイオード３０７と平滑コンデンサ３０８で整流し平滑されることにより、電源コントローラ３０１の電圧基準端子（ソース端子３０２）に対する平滑コンデンサ３０８の正端子に現れる電圧Ｖａに変換され、ＶｏとＶａの絶対値は実質的に等しい値となる。
【００１１】
電流検知端子３０４は電源コントローラ３０１の内部にある電流検知回路と接続している。電源コントローラ３０１内部の電流検知回路は電流しきい値を有している。電圧基準端子（ソース端子３０２）に対する電流検知端子３０４の電圧は、電流検知端子３０４に電流しきい値に等しい電流が通っているときに実質的に一定である。
【００１２】
電源コントローラ３０１の電圧基準端子（ソース端子３０２）に対する平滑された電圧Ｖａは抵抗３０６で平滑された直流（ＤＣ）電流に変換されることにより、出力電圧Ｖｏの情報を表した直流検知電流Ｉｚとして、電源コントローラ３０１の電流検知端子３０４に印加される。電源コントローラ３０１の内部にある電流検知回路は電流しきい値を有しており、電流検知端子から印加された検知電流Ｉａと電流しきい値を比較し、直流検知電流Ｉｚが電流しきい値を超えたときは、スイッチング素子をオフさせるようなデジタル信号を出力する。
【００１３】
電源コントローラ３０１の内部にある電流検知回路からの出力は、電源コントローラ３０１の内部にスイッチング素子のスイッチングを制御するために使用されており、この電源コントローラ３０１は電源入力端子３１３から出力端子３１２へのエネルギー転送を制御し、これにより出力端子３１２と電源基準端子３１４の間で電源の出力電圧Ｖｏを調整している。平滑コンデンサ３０８両端の電圧が上述の電流しきい値に到達するような値に決定されるように抵抗３０６の値を選択することにより電源の出力電圧を調整することができる。
【００１４】
一般的なバック・コンバータ型のスイッチング電源装置は出力電圧検出回路として高価なフォトカプラーやツェナー・ダイオードを必要としたが、特許文献１のスイッチング電源装置の出力電圧検出回路はダイオードと平滑用のコンデンサと抵抗で代替することによって、出力電圧検出回路の低コスト化を図っている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００５−１２９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、特許文献１に記載の従来のスイッチング電源装置では、出力電圧を電源コントローラの基準電圧端子に対して平滑された電圧に変換するために、ダイオードとコンデンサが必要になる。このときダイオードとコンデンサは出力電圧の絶対値に対して十分に余裕を持った絶縁耐圧の定格を持った製品を選択する必要がある。
【００１７】
例えば、プラズマディスプレイパネル（ＰＤＰ）の内部駆動回路は１５０Ｖ程度の高電圧で駆動している。このため上記の内部駆動回路に使用されるスイッチング電源装置の出力電圧検出回路には上記の出力電圧以上の耐圧を有したダイオードやコンデンサが必要になる。一般に高耐圧の平滑用コンデンサにはアルミ電解コンデンサが使用されるが、耐圧が高くなるほどコンデンサの体積が大きくなると共に、コストも高くなり、スイッチング電源装置の大型化、高コスト化を招いてしまう課題がある。
【００１８】
また、従来のスイッチング電源装置では、電源コントローラの基準電圧端子に対して平滑された電圧を基にした直流検知電流によって、出力電圧情報を検出してスイッチング素子のスイッチング制御を行っている。このため瞬時的に出力電圧が異常な過電圧になった場合の応答性や、定常的な出力電圧の調整に必要な応答性が悪くなる課題がある。
【００１９】
本発明は、上記従来の問題点に鑑み、出力電圧変動に対する応答性が早く、小型化、低コスト化することができるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明の一形態におけるスイッチング電源装置は、第１の直流電圧をオンオフするスイッチング素子と、前記スイッチング素子によりスイッチングされた前記第１の直流電圧を第２の直流電圧に変換するエネルギー変換回路と、前記スイッチング素子と前記エネルギー変換回路との接続点と同電位の電圧を動作基準電圧とし、前記スイッチング素子のオン動作およびオフ動作を制御する駆動信号を出力する制御回路と、前記第２の直流電圧に対応する電圧信号を検出し、検出した電圧に応じた電流信号を出力する出力電圧検出回路と、前記出力電圧検出回路からの前記電流信号の電流を検出する電流検出回路とを備え、前記出力電圧検出回路は前記第２の直流電圧を前記制御回路の前記動作基準電圧に対して整流された電圧信号にする整流回路と、前記整流された電圧信号を、当該電圧信号に応じた前記電流信号に変換する電圧電流変換器とを備え、前記電流検出回路は、前記電流信号をサンプリングすることにより前記電流信号の電流を検出する。
【００２１】
このように構成されたスイッチング電源装置において、第２の直流電圧（出力電圧）は整流回路によって制御回路の動作基準電圧端子に対して整流された電圧に変換される。つまり、整流回路によって整流された電圧は、第２の直流電圧から動作基準電圧を引いた差分の電圧である。このため、スイッチング素子がオンしている期間には、電流検出回路の入力端子電圧は制御回路の動作基準電圧に対してマイナス電圧にはならず、電流検出回路の入力端子から電圧検出回路に電流が流れることがない。またスイッチング素子がオフしている期間には、電圧電流変換回路に制御回路の動作基準電圧端子に対して出力電圧と実質的に等しい電圧が印加され、電圧電流変換回路によって電流に変換されて電流検出回路に印加される。電流検出回路はサンプリング型の電流検出を行うことにより、直流（ＤＣ）電流でない電流が印加されても電流検出が可能となる。したがって、平滑用コンデンサが不要なので、小型化、低コスト化することができる。特に、出力電圧が高いほど、小型化、低コスト化の効果は大きくなる。さらに、平滑化による検出遅れを生じさせない、つまり、出力電圧変動に対する応答性を速くすることができる。
【００２２】
また、前記電流検出回路は、前記スイッチング素子のオンオフ動作におけるオフ期間のみに前記電流信号をサンプリングしてもよい。
【００２３】
このように構成されたスイッチング電源装置は、電流検出回路の入力端子に印加される電流信号はスイッチング素子がオフの期間にのみ印加されるので、検出精度の高い電流（脈流電流）検出が可能となる。
【００２４】
また、前記整流回路は、第２の直流電圧が印加されるアノードと、前記電圧電流変換器に接続されたカソードとを有するダイオードであり、前記電圧電流変換器は、前記カソードと前記電流検出回路との間に接続された抵抗素子で構成してもよい。
【００２５】
このように構成されたスイッチング電源装置は、出力電圧検出回路を簡単な回路構成にすることができ、小型化、低コスト化に適している。
【００２６】
また、前記電流検出回路は、さらに、前記電圧電流変換器にスパイク電流が生じ得る期間をブランキング期間として、前記スイッチング素子がターンオフしてから前記ブランキング期間が経過するまで、電流検出を行うことを禁止するブランキング期間発生回路を備えてもよい。
【００２７】
このように構成されたスイッチング電源装置は、スイッチング素子がオンからオフに切り替わった際に発生するノイズ電流によって電流検出回路が誤検出することを抑制することが可能となる。
【００２８】
また、前記電流検出回路は、前記出力電圧検出回路からの前記電流信号が印加される入力端子と前記制御回路の動作基準電圧との間の電圧差を一定に保持するクランプ回路を備えてもよい。
【００２９】
このように構成されたスイッチング電源装置は、電流検出回路の入力端子に瞬時的にサージ電圧が印加されても、クランプ回路を備えているので入力端子の定格電圧以上にならず、入力端子が破壊することを防ぐことが可能となる。
【００３０】
また、前記整流回路は、ファーストリカバリーダイオードであってもよい。
【００３１】
このように構成されたスイッチング電源装置は、整流回路にファーストリカバリーダイオードを使用することにより、スイッチング素子がオフ状態からオン状態に移行する過渡状態における逆方向電流を最小限に抑えることが可能となる。
【００３２】
また、前記電流検出回路は、さらに、検出した前記電流信号の電流を第１のデジタル信号に変換し、前記第１のデジタル信号は、検出した前記電流信号の電流が第１のしきい値より大きいか否かに対応する真偽を示す構成としてもよい。
【００３３】
また、前記制御回路は、さらに、真を示す前記第１のデジタル信号に応じて前記スイッチング素子のスイッチング動作を停止し、且つ停止した状態を保持する過電圧保護回路を備えてもよい。
【００３４】
このように構成されたスイッチング電源装置は、出力電圧情報をスイッチング素子のスイッチング周期毎に電流検出回路で検出して制御回路にデジタル出力することにより、出力電圧が瞬時的に過電圧となったことを検出して過電圧保護回路を動作させることが可能となる。
【００３５】
また、前記制御回路は、さらに、真を示す前記第１のデジタル信号が入力された回数をカウントするカウンタ回路と、前記カウンタ回路がｎ（ｎは１以上の整数）回のカウントを検出すると前記スイッチング素子のスイッチング動作を停止し且つ停止した状態を保持する過電圧保護回路とを備える構成としてもよい。
【００３６】
このように構成されたスイッチング電源装置は、出力電圧が瞬時的に検出電圧以上になった回数をカウントすることが可能となり、必要なカウント回数において過電圧保護回路を動作させることが可能となる。過電圧保護回路の検出感度（すなわちカウント回数）は使用者によって適切な値に設定することにより、使用者にとって使いやすい過電圧保護回路が実現できる。
【００３７】
また、前記制御回路は、さらに、前記第１のデジタル信号が入力されるデータ保持回路と、前記データ保持回路の出力信号に従って、前記スイッチング素子のスイッチング動作を停止し且つ停止した状態を保持する過電圧保護回路とを備え、前記データ保持回路は、真を示す前記第１のデジタル信号が入力される毎に増加する検出電圧を保持し、検出可能期間内に前記データ保持回路の検出電圧が予め定められた参照電圧よりも高くなったとき、その旨を示す信号を前記過電圧保護回路に出力し、前記検出可能期間終了時に前記データ保持回路の検出電圧が前記参照電圧以下であるとき、保持された検出電圧をリセットし、新たな検出可能期間を設定してもよい。
【００３８】
このように構成されたスイッチング電源装置は、予め設定された一定期間内に出力電圧が瞬時的に検出電圧以上になった回数と期間に応じて過電圧保護回路を動作させることが可能となる。過電圧保護回路の検出感度（すなわち検出可能期間、検出回数、出力電圧が検出電圧を超えている期間）は使用者によって最適な値に設定することにより、より利便性の高い過電圧保護回路が実現できる。
【００３９】
また、前記制御回路は、前記第１のデジタル信号に応じて前記第２の直流電圧が一定となるように、前記スイッチング素子のスイッチング動作期間とスイッチング停止期間とを制御するための前記駆動信号を生成してもよい。
【００４０】
このように構成されたスイッチング電源装置は、スイッチング素子のオン／オフのタイミング毎に出力電圧が瞬時的に設定電圧以上となっているかどうかを検出してスイッチング素子のスイッチング動作期間とスイッチング停止期間を制御することによって、出力電圧を一定の設定電圧になるように制御することが可能となる。
【００４１】
また、前記電流検出回路は、さらに、検出した前記電流信号の電流を第２のデジタル信号に変換し、前記２のデジタル信号は、検出した前記電流が前記第１のしきい値よりも大きい第２のしきい値より大きいか否かに対応する真偽を示し、前記制御回路は、前記第１のデジタル信号が示す真偽に応じて、前記第２の直流電圧が一定となるように前記駆動信号を生成し、前記スイッチング電源装置は、さらに、真を示す前記第２のデジタル信号に応じて、前記スイッチング素子のスイッチング動作を停止し且つ停止した状態に保持する前記過電圧保護回路を備えてもよい。
【００４２】
このように構成されたスイッチング電源装置は、電流検出回路が複数の電流しきい値を有しているので、出力電圧を一定に制御するための設定電圧と過電圧保護回路を動作させるべき出力過電圧の設定電圧を同時に規定することが可能となる。
【００４３】
また、前記制御回路は、前記電流検出回路の出力信号の値に応じて前記第２の直流電圧が一定となるように、前記スイッチング素子のオン期間に前記スイッチング素子から前記エネルギー変換回路に流入する電流のピーク値を制御する前記駆動信号を生成してもよい。
【００４４】
また、前記制御回路は、前記電流検出回路の出力信号の値に応じて前記第２の直流電圧が一定となるように、前記スイッチング素子のオン時間を制御する前記駆動信号を生成してもよい。
【００４５】
また、前記制御回路は、前記電流検出回路の出力信号の値に応じて前記第２の直流電圧が一定となるように、前記スイッチング素子のスイッチング周波数を制御するための前記駆動信号を生成してもよい。
【００４６】
このように構成されたスイッチング電源装置は、制御回路が電流検出回路の出力信号の値に応じて、スイッチング素子のスイッチング制御を行うので、出力電圧を一定の設定電圧になるように制御することが可能となる。
【００４７】
また、本発明は、上記スイッチング電源装置に使用される半導体装置であって、前記スイッチング素子と前記制御回路と前記電流検出回路が同一の半導体基板上に形成されているか、または同一のパッケージに組み込まれている半導体装置として実現してもよい。
【００４８】
このように構成された半導体装置は、スイッチング素子と制御回路を１つのパッケージに組み込むことが可能となる。したがって、この半導体装置を用いてスイッチング電源装置を構成すれば、スイッチング電源装置の部品点数を大幅に削減することができ、スイッチング電源装置の小型化および軽量化さらには低コスト化を容易に実現することができる。
【発明の効果】
【００４９】
本発明の好ましい形態によれば、出力電圧情報を脈流電流情報に変換して電流検出回路に入力して、サンプリング型の電流検出回路で電流検出を行うことにより、出力電圧情報を制御回路の基準電圧端子に対して平滑された電圧にする必要が無いため、出力電圧の瞬時的な変動に対する応答性が早く、小型化、低コスト化することができるスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態１に係るスイッチング電源装置及び半導体装置の一例を示す回路図
【図２】同実施の形態１に係るスイッチング電源装置における各部の動作を示す波形図
【図３】同実施の形態１に係る電流検出回路の一例を示す回路図
【図４】同実施の形態１に係る半導体装置の詳細な一例を示す回路図
【図５】本発明の実施の形態２に係る電流検出回路の一例を示す回路図
【図６】本発明の実施の形態３に係る半導体装置の一例を示す回路図
【図７】本発明の実施の形態４に係るデータ保持回路の一例を示す回路図
【図８】本発明の実施の形態５に係る半導体装置の一例を示す回路図
【図９】本発明の実施の形態６に係る電流検出回路の一例を示す回路図
【図１０】同実施の形態６に係る半導体装置の一例を示す回路図
【図１１】本発明の実施の形態７に係る電流検出回路とフィードバック制御回路の一例を示す回路図
【図１２】同実施の形態７に係る半導体装置の一例を示す回路図
【図１３】一般的なバック・コンバータ型のスイッチング電源装置を示す回路図
【図１４】従来のスイッチング電源装置を示す回路図
【発明を実施するための形態】
【００５１】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、各図面において同一部材には同じ符号を付し、重複する説明は省略する。また、以下の実施の形態では、チョッパ方式のスイッチング電源装置について、出力負荷が正極性の場合を例に説明しているが、本発明は、出力負荷が負極性の場合にも適用することができる。また、チョッパ方式のスイッチング電源装置について、降圧型の場合を例に説明しているが、本発明は、昇圧型や昇降圧型の場合にも適用することができる。さらに、以下の実施の形態は、本発明を具体化した一例を示すものであって、本発明は、例えば構成部材の配置等が下記のものに特定されるものではない。本発明は、特許請求の範囲において様々な変更を加えることができる。
【００５２】
（実施の形態１）
実施の形態１では、出力電圧を脈流電流に変換して電流検出回路に入力し、サンプリング型の電流検出回路で電流検出を行うスイッチング電源装置の構成について説明する。出力電圧を制御回路の基準電圧端子に対して平滑された電圧にする必要が無いため、出力電圧の瞬時的な変動に対する応答性が早く、小型化、低コスト化することが可能である。
【００５３】
これを実現するスイッチング電源装置は、スイッチング素子によりスイッチングされた前記第１の直流電圧を第２の直流電圧に変換するエネルギー変換回路（例えばコイル）と、前記スイッチング素子と前記エネルギー変換回路との接続点と同電位を動作基準電圧とし、前記スイッチング素子のオン動作およびオフ動作を制御する駆動信号を出力する制御回路と、前記第２の直流電圧に対応する電圧信号を検出し、検出した電圧に応じた電流信号を出力する出力電圧検出回路と、前記出力電圧検出回路からの前記電流信号の電流を検出する電流検出回路とを備える。ここで、前記出力電圧検出回路は、前記第２の直流電圧を前記制御回路の前記動作基準電圧に対して整流された電圧信号にする整流回路（例えばダイオード）と、前記整流された電圧信号を、当該電圧信号に応じた前記電流信号に変換する電圧電流変換器（例えば抵抗素子）とを備える。また、前記電流検出回路は、前記電流信号をサンプリングすることにより前記電流信号の電流を検出するサンプリング型である。
【００５４】
図１は本発明の実施の形態１に係るスイッチング電源装置及び半導体装置の一例を示す回路図である。図１に示すように、このスイッチング電源装置は、スイッチング素子２、エネルギー変換回路であるコイル５、平滑用コンデンサ６、および整流ダイオード４からなる直列回路で構成されており、出力負荷が正極性のチョッパ方式降圧型となっている。詳しくは、コイル５の一端が平滑用コンデンサ６の一端に接続し、平滑用コンデンサ６の他端が整流ダイオード４のアノードに接続し、整流ダイオード４のカソードがコイル５の他端に接続している。また、スイッチング素子２の入力端子が接続する半導体装置１２のＤＲＮ端子に入力電源端子ＩＮが接続し、スイッチング素子２の出力端子が接続するＳＲＣＥ端子に、コイル５と整流ダイオード４のカソードが接続している。また、平滑用コンデンサ６の他端と整流ダイオード４のアノードには、電源基準電位となる端子ＧＮＤが接続している。なお、チョッパ方式のスイッチング電源装置の整流ダイオード４には、スイッチングロスの低減のために、一般的に逆回復時間ｔｒｒの短いファーストリカバリーダイオード（ＦＲＤ）が使用される。
【００５５】
入力電源１は入力端子ＩＮと電源基準電位端子ＧＮＤ間に接続され、入力電源電圧ＶＩＮ（図示はしないが、例えば商用の交流電圧をダイオードブリッジなどの整流器により整流した電圧を入力コンデンサにより平滑した電圧等の直流電圧）が半導体装置１２のＤＲＮ端子を介して内部のスイッチング素子２に印加される。
【００５６】
コイル５は、スイッチング素子２によりスイッチングされた入力電源電圧ＶＩＮ（第１の直流電圧）を、入力電源電圧ＶＩＮとは電圧値が異なる出力電圧ＶＯＵＴ（第２の直流電圧）に変換する。詳しくは、スイッチング素子２のスイッチング動作によりコイル５に蓄積されるエネルギーを平滑用コンデンサ６によって平滑化して出力電圧ＶＯＵＴを生成する。出力電圧ＶＯＵＴは、出力端子ＯＵＴに接続された負荷７４に印加される。
【００５７】
出力電圧検出回路１０は整流ダイオード８と電圧電流変換回路としての抵抗９で構成される。整流ダイオード８のアノード端子は出力端子ＯＵＴに接続され、整流ダイオード８のカソード端子は抵抗９の一端が接続され、抵抗９の他端は半導体装置１２のＯＶ端子に接続され、半導体装置１２内部の電流検出回路７の入力端子に接続される。整流ダイオード８には、逆回復時間ｔｒｒの短いファーストリカバリーダイオード（ＦＲＤ）を使用する。
【００５８】
スイッチング素子２とスイッチング素子２の動作を制御する制御回路３と電流検出回路７は同一基板上に集積化され、半導体装置１２に内包されている。半導体装置１２は、外部接続用の端子として、スイッチング素子２の入力端子に接続するＤＲＮ端子と、スイッチング素子２の出力端子および制御回路３の基準電位端子に接続するＳＲＣＥ端子と、制御回路３の電源端子に接続するＶＤＤ端子と、電流検出回路の入力端子に接続するＯＶ端子を備える。
【００５９】
ＶＤＤ端子には、半導体装置１２の外部において、制御回路３の電源として機能する電源用コンデンサ１１の一端が接続される。電源用コンデンサ１１の他端は半導体装置１２のＳＲＣＥ端子と整流ダイオード４のアノード端子とコイル５の一端に接続される。電源用コンデンサ１１にはＤＲＮ端子から印加される入力電源電圧ＶＩＮを元に制御回路３内部のレギュレータ回路（図示せず）によって制御回路の動作に必要な電源電圧が印加され、蓄積される。半導体装置１２の動作基準端子ＳＲＣＥの電圧はＶＳと表す。
【００６０】
以上のように構成されたスイッチング電源回路の出力電圧を検出する動作について以下に説明する。図２は本実施の形態１のスイッチング電源回路の各部の動作を示す波形図である。
【００６１】
図２の波形（ａ）はスイッチング素子２の連続モードのスイッチング動作によってコイル５に流れる電流ＩＬである。図２のＴＯＮはスイッチング素子２のオン期間、ＴＯＦＦはスイッチング素子２のオフ期間を示す。図２の波形（ａ）は、図１のコイル５の電流ＩＬに対する矢印の方向を順方向とする。波形（ｂ）は図１においてスイッチング電源装置の電源基準電位端子ＧＮＤに対するスイッチング素子２の出力端子の電圧、すなわちＶＳ電圧である。波形（ｃ）は図１においてスイッチング電源装置の電源基準電位端子ＧＮＤに対する整流ダイオード８のアノード端子の電圧、すなわちＶＡ電圧である。波形（ｄ）は図１において半導体装置の動作基準電位端子ＳＲＣＥに対する整流ダイオード８のアノード端子の電圧、すなわち（ＶＡ−ＶＳ）電圧である。波形（ｅ）は図１において半導体装置の動作基準電位端子ＳＲＣＥに対する整流ダイオード８のカソード端子の電圧、すなわち（ＶＡ’−ＶＳ）電圧である。波形（ｆ）は図１の抵抗９に流れる電流Ｉａであり、図１の抵抗９に対する矢印の方向を順方向とする。
【００６２】
実施の一形態の例として、入力電源電圧ＶＩＮ＝２００Ｖが印加され、負荷７４には出力電圧ＶＯＵＴ＝１５０Ｖが出力されているとする。
【００６３】
整流ダイオード８のアノード端子の電圧ＶＡは出力電圧ＶＯＵＴと同電位であり、平滑用コンデンサ６によって略直流（ＤＣ）電圧に平滑されていると仮定すると、波形（ｃ）のようにＴＯＮ、ＴＯＦＦの期間に係わらず一定電圧波形である。
【００６４】
スイッチング素子２がオンしている期間ＴＯＮにおける各部の波形について説明する。コイル５に流れる電流ＩＬは波形（ａ）のように直線的に増加する電流波形となる。また、ＧＮＤ端子基準のＶＳ電圧は波形（ｂ）のように入力電源電圧ＶＩＮと同電位になる（スイッチング素子２の抵抗成分による電圧降下は無視する。）。そして、整流ダイオード８のアノード端子電圧ＶＡを半導体装置１２の動作基準電圧ＶＳを基準に表すと、波形（ｄ）のようになる。すなわちその電圧値は波形(ｂ)と波形（ｃ）から式１のようにＧＮＤ基準のマイナス電圧となる。
【００６５】
（ＶＯＵＴ−ＶＩＮ）＝（１５０Ｖ−２００Ｖ）＝−５０Ｖ    ・・・式１
【００６６】
また整流ダイオード８のカソード端子電圧ＶＡ’を半導体装置１２の動作基準電圧ＶＳを基準に表すと、波形(ｅ)のようになる。すなわち整流ダイオード８の逆方向特性によって整流されるため、式１のようなマイナス電圧は現れず波形（ｅ）のようにＶＳ電圧と略同電位になる。このため抵抗９には波形（ｆ）のように電流Ｉａは流れない。
【００６７】
次にスイッチング素子２がオフしている期間ＯＦＦにおける各部の波形について説明する。コイル５に流れる電流ＩＬは波形（ａ）のように直線的に減少する電流波形となる。また、ＧＮＤ端子基準のＶＳ電圧はコイル５の逆起電力によって波形（ｂ）のように整流ダイオード４の順方向電圧ＶＦ分だけマイナス電圧になる。そして、整流ダイオード８のアノード端子電圧ＶＡを半導体装置１２の動作基準電圧ＶＳを基準に表すと、波形（ｄ）のようになる。すなわちその電圧値は波形(ｂ)と波形（ｃ）から式２のようにＧＮＤ基準のプラス電圧となる。
【００６８】
（ＶＯＵＴ−（−ＶＦ））＝（ＶＯＵＴ＋ＶＦ）    ・・・式２
【００６９】
また整流ダイオード８のカソード端子電圧ＶＡ’を半導体装置１２の動作基準電圧ＶＳを基準に表すと、波形(ｅ)のようになる。すなわち整流ダイオード８の順方向電圧降下によってＶＦ分だけ降下する。このとき整流ダイオード４と整流ダイオード８の順方向電圧特性を同等とすると、式２からＶＦを引いた値となり、波形（ｅ）のようにＶＯＵＴ電位と略同電圧になる。このとき抵抗９には波形（ｆ）のように式３で表す電流Ｉａが流れる。
【００７０】
Ｉａ＝ＶＡ’／Ｒ９＝ＶＯＵＴ／Ｒ９  ・・・式３
【００７１】
ここで、抵抗９の抵抗値をＲ９とする。
【００７２】
上記のようにスイッチング素子２がオフの期間ＴＯＦＦには、出力電圧ＶＯＵＴが抵抗９の抵抗値Ｒ９によって電流情報に変換されて電流Ｉａとなり電流検出回路７の入力端子、すなわち半導体装置１２のＯＶ端子に入力される。
【００７３】
また、スイッチング素子２がオンからオフに切り替わる瞬間において、ＶＡ’電位はＧＮＤ基準のＶＳ電圧からＶＯＵＴ電圧に変動するため、ノイズ電圧が発生してスパイク電流が発生する。さらにスイッチング素子２がオフからオンに切り替わる瞬間においても、ＶＡ’電圧はＧＮＤ基準のＶＯＵＴ電圧からＶＳ電圧に変動するため、ノイズ電圧が発生してスパイク電流が発生する。特にこの時のＶＡ’電圧はＶＳ電圧よりもマイナス電圧になる。半導体装置１２にとって各入力端子の電位が動作基準電圧よりもマイナス電圧になるとラッチアップ現象が発生して半導体装置が破壊する恐れがある。この現象を防止するために整流ダイオード８には逆回復時間ｔｒｒの短いファーストリカバリーダイオード（ＦＲＤ）を使用する。逆回復時間ｔｒｒが短いため逆方向に電圧が印加される時間も短くすることが可能となる。
【００７４】
図３は電流検出回路７の一実施例を表している。
【００７５】
図３において、電流検出回路７の入力端子、すなわち半導体装置１２のＯＶ端子はＰ型ＭＯＳＦＥＴ１３のソース端子に接続される。またバックゲート端子もソース端子に接続される。Ｐ型ＭＯＳＦＥＴ１３のゲート端子には一定電圧ＶＢＧが印加される。Ｐ型ＭＯＳＦＥＴ１３のドレイン端子はＮ型ＭＯＳＦＥＴ２つで構成されるミラー回路１４の入力端子に接続される。
【００７６】
ここで、ＯＶ端子を介してＰ型ＭＯＳＦＥＴ１３に電流Ｉａが印加されると、Ｐ型ＭＯＳＦＥＴ１３のゲート端子とソース端子の間にはしきい値電圧Ｖｔｈが発生する。ゲート端子に印加されるＶＢＧはＳＲＣＥ端子に対して一定電圧になるように制御されている。このため電流Ｉａが流れている期間はＳＲＣＥ端子基準に対してＯＶ端子は（ＶＢＧ＋Ｖｔｈ）電圧で一定になる。このためＯＶ端子に瞬時的に過大なサージ電圧が印加されても、ＯＶ端子の電圧は一定電圧でクランプされるため、ＯＶ端子が破壊されることを防いでいる。なお、本発明の一実施例のクランプ回路の構成は、上述の内容に限定されない。図示しないが、ＯＶ端子とＳＲＣＥ端子間に適切なツェナー電圧を持ったツェナー・ダイオードを追加することでも実現が可能である。
【００７７】
ミラー回路１４の出力端子はＰ型ＭＯＳＦＥＴで構成されるスイッチ１５のドレイン端子に接続される。スイッチ１５のゲート端子はスイッチング素子２のゲート端子に印加される制御信号と同期した信号ＶＧが印加される。スイッチ１５のソース端子はＰ型ＭＯＳＦＥＴ２つと抵抗とコンデンサで構成されるフィルター回路１７で構成されるミラー回路１６の入力端子に接続される。フィルター回路１７はスイッチング素子２がオンからオフに切り替わった微小期間に発生するスパイク電流を除去するために使用される。スイッチ１５は信号ＶＧによってスイッチング素子２がオフ期間のみ導通状態であり、スイッチング素子２がオン期間は非導通状態となる。スイッチ１５の働きにより電流検出回路７はスイッチング素子２がオフの期間だけ電流検出を行うことが可能になる。
【００７８】
定電流源１９は定電流ＩｂをＮ型ＭＯＳＦＥＴ２つで構成されるミラー回路１８の入力端子に印加する。ミラー回路１６の出力端子とミラー回路１８の出力端子は共通接続されてインバータ２０の入力端子に印加される。インバータ２０はインバータ６３に接続され、インバータ６３の出力はＯＶＰ信号となり、電流検出回路７から制御回路３に出力される。
【００７９】
ＯＶ端子から印加された電流Ｉａはそれぞれ一定のミラー比を有したミラー回路１４と１６を介してＩａ’としてインバータ２０に印加される。よってＩａ’はＩａに対して一定の相関を持った値となる。また定電流源１９の定電流Ｉｂは一定のミラー比を有したミラー回路１８を介してＩｂ’として引き抜かれる。よってＩｂ’はＩｂに対して一定の相関を持った値となる。そして上述のＩｂ’は電流検出回路７の予め設定された電流しきい値（第１のしきい値）と実質的に等しい。スイッチング素子２がオフの期間に印加される電流Ｉａ’と電流しきい値（Ｉｂ’）と比較して、Ｉａ’がＩｂ’よりも大きいとき、ＯＶＰ信号としてデジタル出力“Ｈ”が出力される。Ｉａ’がＩｂ’よりも小さいとき、ＯＶＰ信号としてデジタル出力“Ｌ”が出力される。このように、ＯＶＰ信号は、検出した前記電流信号の電流Ｉａ’が第１のしきい値より大きいか否かに対応する真偽を示す第１のデジタル信号である。
【００８０】
従って図１の抵抗９の抵抗値Ｒ９は、保護すべき過電圧レベル（ＶＯＶ）になった時に流れる電流Ｉａが、電流検出回路内部のミラー回路１４、１６によって一定の相関を持つＩａ’が電流しきい値（Ｉｂ’）に等しい電流になるように選択される。これを式で表すと、Ｉａ：Ｉａ’＝1：α  、Ｉｂ：Ｉｂ’＝1：βの比例関係が成り立つ時
Ｒ９＝ＶＯＶ／Ｉａ＝ＶＯＶ×β／（α×Ｉｂ）・・・式４
上記のように抵抗９の抵抗値は電流検出回路７の定電流値と検出すべき出力電圧が決定すれば、適切な値を選択できる。
【００８１】
別の一実施例では定電流源１９にヒステリシス用電流源を追加し、ＯＶＰ信号が“Ｈ”になった時はＩｂ電流に電流を追加することによって電流しきい値にヒステリシスを設けた構成としてもよい。またミラー回路１４、１６、１８のミラー比は全て１対１でもよいし、その他の比率でもよい。ミラー比は電流検出回路の消費電力と対ノイズ耐性に影響を与えるため、使用者の使用環境にあった適切な値を選択することが有効である。
【００８２】
さらに本実施例では電流検出回路７に印加された電流値と内部で予め設定された電流しきい値を比較する構成としているが、これに限定されるものではない。例えばＯＶ端子に印加される電流Ｉａに比例した電流Ｉａ’を電圧に変換し、電流しきい値の代わりに一定電圧を参照電圧としてこれと比較する構成としてもよい（図示せず）。
【００８３】
次に本発明の一実施例の電流検出回路７を使用した半導体装置１２の一実施例について図４を使用して説明する。図４においてレギュレータ２１はＤＲＮ端子から印加された入力電源電圧ＶＩＮを半導体装置１２の動作に必要な電源電圧となるように一定に保持させる。起動／停止回路２２は電源電圧が起動電圧以上のときはスイッチング素子２のスイッチング制御を可能とし、電源電圧が起動電圧以下の期間や外部からの信号によってスイッチング素子２のスイッチング動作を停止させる。
【００８４】
ドレイン電流検出回路２４はスイッチング素子２に流れる電流レベルを検出する回路であり、オン時ブランキングパルス発生回路２５はスイッチング素子２がターンオンした直後に発生するスパイク電流によってドレイン電流検出回路２４が誤検出しないように、スイッチング素子２がターンオンしてからブランキング時間が経過するまでの間はスイッチング素子２がターンオンするのを禁止する。
【００８５】
比較器２６はドレイン電流検出回路２４からの出力信号と内部参照電圧Ｖｒｅｆを比較して、スイッチング素子２をオフさせる信号をフリップフロップ回路２７のリセット端子に出力する。フリップフロップ回路２７のセット端子には発振器２３からスイッチング素子２をオンさせるタイミングを決定する信号が入力される。フリップフロップ回路２７はセット端子にセット信号が入力後にリセット端子にリセット信号が入力されるまで、出力信号を出力する。またリセット信号が入力されると出力信号をリセットする。
【００８６】
ＮＡＮＤ回路２８の入力は起動／停止回路２２からの信号と発振器２３の最大オン時間を規定する信号とフリップフロップ回路２７からの出力信号が入力される。ＮＡＮＤ回路２８の出力はゲートドライバ２９に入力され、ゲートドライバ２９はスイッチング素子２のゲート端子に接続されて、スイッチング素子２にスイッチング制御信号を入力する。
【００８７】
電流検出回路７の入力端子は半導体装置１２のＯＶ端子に接続され、電源基準電圧は制御回路３と同電位であり、半導体装置１２の動作基準電位端子ＳＲＣＥに接続される。ゲートドライバ２９の出力信号ＶＧは電流検出回路７に入力され、図３のスイッチ１５の入力端子に入力される。図３のインバータ２０の出力信号ＯＶＰは図４の過電圧保護回路３０に入力される。過電圧保護回路３０は電流検出回路７からＯＶＰ信号を入力されると起動／停止回路２２に信号を出力し、スイッチング素子２の動作を停止且つ停止した状態を保持させる。
【００８８】
以上説明してきたように、実施の形態１におけるスイッチング電源装置では、前記電流検出回路は、前記スイッチング素子のオンオフ動作におけるオフ期間のみにサンプリングする。
【００８９】
ここで、前記整流回路は、第２の直流電圧が印加されるアノードと、前記電圧電流変換器に接続されたカソードとを有するダイオードであり、前記電圧電流変換器は、前記カソードと前記電流検出回路との間に接続された抵抗素子であることが望ましい。
【００９０】
また、前記電流検出回路は、前記出力電圧検出回路からの前記電流信号が印加される入力端子と前記制御回路の動作基準電圧との間の電圧差を一定に保持するクランプ回路を備えることが望ましい。
【００９１】
また、前記整流回路は、ファーストリカバリーダイオードであることが望ましい。
【００９２】
前記電流検出回路は、さらに、検出した前記電流信号の電流を第１のデジタル信号に変換し、前記第１のデジタル信号は、検出した前記電流信号の電流が第１のしきい値より大きいか否かに対応する真偽を示すことが望ましい。
【００９３】
前記制御回路は、さらに、真を示す前記第１のデジタル信号に応じて前記スイッチング素子のスイッチング動作を停止し、且つ停止した状態を保持する過電圧保護回路を備えることが望ましい。
【００９４】
なお、実施の形態１の一実施例では、スイッチング素子２のスイッチング制御方法は制御回路３によってスイッチングのオンデューティを制御するＰＷＭ方式であるが、それに限定するものではない。スイッチング素子２に流れる電流ピークを変化させる電流モードＰＷＭ制御方式や、発振周波数を変化させるＰＦＭ制御方式や、発振期間と発振停止期間とを繰り返す間欠制御方式などでも実現可能であり、その制御方法は問わない。ただし上述の制御方式に必要な回路は当業者には周知であり、従って本発明の教示を不明確にしないように図１や図４には図示しない。
【００９５】
出力電圧が一定に制御されている状態において、出力端子ＯＵＴに異常な過電圧が瞬時的に印加された場合、電流検出回路７はスイッチング素子２のスイッチング動作のパルス毎のオフ期間に過電圧を検出することが可能なため、瞬時的な出力電圧の異常を検出し、出力電圧の変化に対する応答性の早い過電圧保護回路を備えた、小型化、低コスト化することができるスイッチング電源装置が実現できる。
【００９６】
また、スイッチング素子２と制御回路３及び電流検出回路７が同一基板上に集積化され、１つのパッケージに組み込まれている場合について説明した。このように、スイッチング素子２と制御回路３と電流検出回路７が組み込まれたパッケージを用いてスイッチング電源装置を構成することにより、スイッチング電源装置の部品点数を大幅に削減することができる。また本構成は本実施の形態１に係るスイッチング電源装置に限定される構成ではなく、以降に説明する他の実施の形態に係るスイッチング電源装置にも適用することができる。
【００９７】
（実施の形態２）
続いて、本発明の実施の形態２について説明する。実施の形態２では、電流検出回路がブランキング期間発生回路を備える構成について説明する。ブランキング期間発生回路は、電圧電流変換回路にスパイク電流が生じ得る期間をブランキング期間として算定する。電流検出回路は、前記スイッチング素子がターンオフしてから前記ブランキング期間が経過するまで、電流検出を行うことを禁止するように構成される。これにより、スイッチング素子がオンからオフに切り替わった際に発生するノイズ電流によって電流検出回路が誤検出することを抑制する。
【００９８】
図５は本実施の形態２に係るスイッチング電源装置及び半導体装置に用いる電流検出回路３１の一例を示す回路図である。図５において図３に示す部材に相当する部材には図３と同じ符号を付し、それらについての説明は省略する。この電流検出回路は、前述の実施の形態１と比較してブランキング期間発生回路を備えている点が異なる。
【００９９】
図５に示す実施の形態２の電流検出回路３１において、外部の制御回路３からの信号ＶＧはブランキング期間発生回路３９に入力される。ブランキング期間発生回路３９の出力信号はスイッチ１５のゲート端子に入力される。
【０１００】
ブランキング期間発生回路３９はインバータ３２、３７、３８とＰ型ＭＯＳＦＥＴ３３とＮ型ＭＯＳＦＥＴ３４と定電流源３５とコンデンサ３６で構成される。このブランキング期間発生回路３９によって生成されるブランキング時間（ＴＢＬＫ）は下記の式５で決定される。
【０１０１】
ＴＢＬＫ＝（Ｃ×Ｖｔｈ）／Ｉｃ  ・・・式５
ここで、
Ｃ：コンデンサ３６の容量値
Ｖｔｈ：インバータ３７のしきい値
Ｉｃ：定電流源に流れる電流値
である。
【０１０２】
ブランキング時間生成前、インバータ３２に入力されるＶＧ信号レベルは“Ｈ”である。すなわちスイッチング素子２がオン状態である。このときＰ型ＭＯＳＦＥＴ３３はオン状態となっており、コンデンサ３６は半導体装置１２の動作基準電位端子ＳＲＣＥに対して半導体装置１２の電源電圧となっている。そのためインバータ３７、３８を介してスイッチ１５はオフ状態であり、電流検出回路３１は検出不可能期間である。スイッチング素子２がオンからオフに切り替わった時、すなわちＶＧ信号レベルが“Ｈ”から“Ｌ”に切り替わると、Ｐ型ＭＯＳＦＥＴ３３はオフ状態、Ｎ型ＭＯＳＦＥＴ３４はオン状態になる。この時、定電流源３５によって、コンデンサ３６に蓄えられた電荷は一定に引き抜かれる。そして、一定時間ＴＢＬＫが経ちコンデンサ３５の電圧が低下し、インバータ回路３７のしきい値まで低下するとインバータ３７内のＰ型ＭＯＳＦＥＴがオン状態となり、インバータ３７の出力信号は“Ｌ”レベルから“Ｈ”レベルへと変化する。そしてインバータ３８を介してスイッチ１５はオン状態になるため、電流検出回路３１は検出可能期間となる。このように、上記式５によって、ブランキングパルス時間を決定することができる。
【０１０３】
本発明の実施の形態１の図２（ｆ）で説明したように、スイッチング素子２がオンからオフに切り替わる瞬間において、ＶＡ’電位はＧＮＤ基準のＶＳ電圧からＶＯＵＴ電圧に変動するため、ノイズ電圧が発生してスパイク電流が発生する。上述のスパイク電流を取り除くためにフィルター回路１７を使用する。しかし本発明の実施の形態２の一実施例ではブランキング期間発生回路３９によってスイッチング素子２がオンからオフに切り替わった後のＴＢＬＫの期間では電流検出回路３１による電流検出が不可能なので、スパイク電流による誤検出が確実に防止できる。このためフィルター回路１７を取り除くことも可能である。
【０１０４】
スパイク電流が発生する期間は図１において整流ダイオード４の逆回復時間ｔｒｒに依存する。よって整流ダイオード４の逆回復時間ｔｒｒが１００ｎｓ以下であれば、ブランキング期間発生回路３９のブランキング時間は１５０ｎｓ程度で十分である。
【０１０５】
なお、ブランキング期間発生回路３９は電流検出回路３１内に構成されるとしているが、これに限定されない。例えばブランキング期間発生回路は制御回路３内に構成され、ブランキング期間発生回路の出力信号が電流検出回路に入力される構成としてもよい。
【０１０６】
本実施の形態２による一実施例では電流検出回路３１はブランキング期間発生回路３９を有しているので、スイッチング素子２がオンからオフに切り替わる瞬間において発生するスパイク電流による誤動作を防止できるため、スイッチング素子２のオフパルス毎に精度の高い出力電圧検出が可能となる。
【０１０７】
（実施の形態３）
続いて、本発明の実施の形態３について説明する。実施の形態３では、制御回路が、真を示す前記第１のデジタル信号が入力された回数をカウントするカウンタ回路と、前記カウンタ回路がｎ（ｎは１以上の整数）回のカウントを検出すると前記スイッチング素子のスイッチング動作を停止し且つ停止した状態を保持する過電圧保護回路とを備える構成について説明する。これにより、出力電圧が瞬時的に検出電圧以上になった回数をカウントすることが可能となり、必要なカウント回数において過電圧保護回路を動作させることが可能となる。過電圧保護回路の検出感度（すなわちカウント回数）は使用者によって適切な値に設定することにより、使用者にとって使いやすい過電圧保護回路を実現できる。
【０１０８】
図６は本実施の形態３に係るスイッチング電源装置に使用する半導体装置の一例を示す回路図である。図６において図４に示す部材に相当する部材には図４と同じ符号を付し、それらについての説明は省略する。
【０１０９】
図６に示すように、この半導体装置に使用する制御回路４２は、前述した実施の形態１や２と比べて、カウンタ回路４０を備えている点が異なる。
【０１１０】
実施の形態１や２では、電流検出回路はスイッチング素子２のオフパルス毎に出力電圧の情報を検出して、しきい値電流を超える電流が印加されるとＯＶＰ信号を出力する。このため、１度でもＯＶＰ信号が出力されると制御回路３はスイッチング素子２のスイッチング動作を停止させていた。
【０１１１】
一方で使用条件によっては１度のＯＶＰ信号で過電圧保護回路３０を動作させるのは不都合な場合がある。例えば出力端子に外部から頻繁にノイズ電圧が印加される場合、ノイズ電圧によって電流検出回路３１がＯＶＰ信号を出力する場合がある。
【０１１２】
しかし図６に示す半導体装置４１において、電流検出回路３１からのＯＶＰ信号は制御回路４２内のカウンタ回路４０に入力される。カウンタ回路４０はＯＶＰ信号回数が予め設定されたカウント回数に達すると、過電圧保護回路３０にＯＶＰ’信号を出力し、過電圧保護回路３０は起動／停止回路２２に信号を出力し、スイッチング素子２の動作を停止且つ停止した状態を保持させる。
【０１１３】
このときカウンタ回路４０のカウント回数は予め設定されていてもよいし、外部接続端子を設けて、使用者がカウント回数を自由に設定できる構成としてもよい。
【０１１４】
以上説明したように、カウンタ回路４０を備えることによって、使用者は過電圧保護回路の検出感度（すなわちカウント回数）を適切な値に設定することが可能となり、使用者にとって利便性の高い過電圧保護回路が実現できる。
【０１１５】
（実施の形態４）
続いて、本発明の実施の形態４について説明する。本実施の形態４に係るスイッチング電源装置及び半導体装置は、実施の形態３と比較して図６の制御回路４２内にカウンタ回路４０の代わりにデータ保持回路を備えた構成となる。データ保持回路は、真を示す前記第１のデジタル信号が入力される毎に増加する検出電圧を保持し、検出可能期間内に前記データ保持回路の検出電圧が予め定められた参照電圧よりも高くなったとき、その旨を示す信号を前記過電圧保護回路に出力し、前記検出可能期間終了時に前記データ保持回路の検出電圧が前記参照電圧以下であるとき、保持された検出電圧をリセットし、新たな検出可能期間を設定する。これにより、検出感度（すなわち検出可能期間、検出回数、出力電圧が検出電圧を超えている期間）は、使用者によって最適な値に設定することができ、より利便性の高い過電圧保護回路を実現できる。
【０１１６】
図７は本実施の形態４に係るスイッチング電源装置及び半導体装置に用いるデータ保持回路４３の一例を示す回路図である。
【０１１７】
図７に示す実施の形態４のデータ保持回路４３において、電流検出回路３１からの出力信号ＯＶＰはインバータ４４に印加される。インバータ４４の出力はＰ型ＭＯＳＦＥＴ４６のゲート端子に入力される。Ｐ型ＭＯＳＦＥＴ４６のソース端子には定電流源４５が接続されて定電流Ｉｄが印加される。Ｐ型ＭＯＳＦＥＴ４６のドレイン端子はＮ型ＭＯＳＦＥＴ４９のドレイン端子とコンデンサ５０と比較器５１の一方の入力端子に接続される。比較器５１の他方の入力端子には予め設定された参照電圧Ｖｒｅｆ２が印加されている。比較器５１の出力信号ＯＶＰ’はＯＲ回路４８の一方の入力端子と制御回路４２内の過電圧保護回路３０に出力される。Ｎ型ＭＯＳＦＥＴ４９のソース端子とコンデンサ５０の他方の端子は半導体装置４１の動作基準電位端子ＳＲＣＥに接続される。発振器４７は一定の周期Ｔｃで短いパルス幅の“Ｈ”レベルのＣＬＯＣＫ信号をＯＲ回路４８の一方の入力端子に出力する。ＯＲ回路４８の出力端子はＮ型ＭＯＳＦＥＴ４９のゲート端子に接続される。
【０１１８】
電流検出回路３１が“Ｌ”レベルのＯＶＰ信号を出力している期間は、Ｐ型ＭＯＳＦＥＴ４６はオフ状態であり、コンデンサ５０には定電流源４５からの定電流Ｉｄは印加されず、コンデンサ５０は充電されない。発振器４７からＣＬＯＣＫ信号がＯＲ回路４８を介してＮ型ＭＯＳＦＥＴ４９のゲート端子に印加されるとＮ型ＭＯＳＦＥＴ４９がオンするので、事前にコンデンサ５０に保持されていた電圧は瞬時に動作基準電圧まで低下する。比較器５１はコンデンサ５０電圧と内部参照電圧Ｖｒｅｆ２を比較するので“Ｌ”レベルのＯＶＰ’信号を出力する。
【０１１９】
次に電流検出回路３１がＯＶ端子から印加された電流Ｉａを元に内部の電流しきい値と比較して“Ｈ”レベルのＯＶＰ信号を出力すると、インバータ４４を介してＰ型ＭＯＳＦＥＴ４６がオン状態になる。するとコンデンサ５０の電圧は定電流源４５の定電流Ｉｄによって充電されるので一定の割合で電圧が上昇する。コンデンサ５０に定電流Ｉｄが流れる期間は電流検出回路３１が“Ｈ”レベルのＯＶＰ信号を出力している期間と同等である。コンデンサ５０に充電される電圧を検出電圧Ｖｅとする。ＯＶＰ信号が“Ｌ”レベルになるとＰ型ＭＯＳＦＥＴ４６がオフ状態になるため、定電流Ｉｄは流れなくなり、コンデンサ５０の電圧は保持される。
【０１２０】
ここで、発振器４７から一定周期ＴｃのＣＬＯＣＫ信号が出力される前に、電流検出回路３１から“Ｈ”レベルのＯＶＰ信号が出力されると、上述の動作を繰り返してさらにコンデンサ５０の電圧Ｖｅは上昇する。そして発振器４７から一定周期ＴｃのＣＬＯＣＫ信号が出力される前に、コンデンサ５０の検出電圧Ｖｅが比較器５１の参照電圧Ｖｒｅｆ２以上になると、比較器５１は“Ｈ”レベルのＯＶＰ’信号を出力する。ＯＶＰ’信号は過電圧保護回路３０に出力されると共にＯＲ回路４８にも出力されるため、Ｎ型ＭＯＳＦＥＴ４９がオンしてコンデンサ５０に充電された電圧は瞬時に動作基準電圧まで低下する。このとき回路の安定化のために比較器５１とＯＲ回路４８の間に遅延回路（図示せず）を設けた構成としてもよい。
【０１２１】
一方、コンデンサ５０の検出電圧Ｖｅが比較器５１の参照電圧Ｖｒｅｆ２以上になる前に、発振器４７から一定周期ＴｃのＣＬＯＣＫ信号が出力されると、コンデンサ５０に充電された電圧は瞬時に動作基準電圧まで低下するので、検出電圧Ｖｅはリセットされる。このように電流検出回路３１が“Ｈ”レベルのＯＶＰ信号を出力しても、一定の周期Ｔｃ以内にデータ保持回路の検出電圧Ｖｅが参照電圧Ｖｒｅｆ２以上にならないと、検出電圧Ｖｅはリセットされ、データ保持回路の出力であるＯＶＰ’信号は“Ｌ”レベルを保持する。
【０１２２】
発振器４７のＣＬＯＣＫ信号が出力される周期Ｔｃは予め設定されていてもよいし、外部接続端子を設けて、使用者が周期Ｔｃを自由に設定できる構成としてもよい。またＣＬＯＣＫ信号を出力する回路は発振器に限定されることは無く、一定周期で検出電圧をリセットする信号を出力する構成であればよい。
【０１２３】
実施の形態３の一実施例ではカウンタ回路４０によって電流検出回路３１が“Ｈ”レベルのＯＶＰ信号を出力する回数をカウントして、過電圧保護回路３０にＯＶＰ’信号を伝達して、スイッチング素子２の動作を停止且つ停止した状態を保持させる。すなわち出力電圧が異常な過電圧になる回数に応じて過電圧保護回路を動作させるか否かを決定している。しかし出力電圧の異常値が検出レベルに対して大きく離れていた場合や、異常電圧が出力される期間が長い場合でもカウンタ回路４０は１回と計数する。このような場合、使用者にとって不利益になる可能性がある。
【０１２４】
一方、実施の形態４の一実施例では、電流検出回路３１が“Ｈ”レベルのＯＶＰ信号を出力する期間に基づいて、過電圧保護回路３０にＯＶＰ’信号を伝達するか否かを決定する。出力電圧の異常値が検出レベルに対して大きく離れていた場合は出力電圧が検出レベルを超えている期間は長くなり、また出力電圧の異常値が検出レベルを超えている回数が多い場合もトータルの“Ｈ”レベルのＯＶＰ信号が出力される期間は長くなる。このため使用者は出力電圧が異常電圧となる期間と回数に応じて検出精度を設定することが可能となるので、より利便性の高い過電圧保護回路が実現できる。
【０１２５】
（実施の形態５）
続いて、本発明の実施の形態５について説明する。本実施の形態５に係るスイッチング電源装置及び半導体装置は、実施の形態１及び２と比較して制御回路の構成が異なり、電流検出回路の出力信号を基とする制御回路の制御内容が異なる。前記制御回路は、前記第１のデジタル信号に応じて前記第２の直流電圧が一定となるように、前記スイッチング素子のスイッチング動作期間とスイッチング停止期間とを制御するための前記駆動信号を生成する。これにより、スイッチング素子のオン／オフのタイミング毎に出力電圧が瞬時的に設定電圧以上となっているかどうかを検出してスイッチング素子のスイッチング動作期間とスイッチング停止期間を制御することによって、出力電圧を一定の設定電圧になるように制御することが可能となる。
【０１２６】
図８は本実施の形態５に係るスイッチング電源装置に用いる半導体装置６１の一例を示す回路図である。
【０１２７】
図８に示す実施の形態５の半導体装置６１において、電流検出回路７の出力としてのＯＶＰ信号は制御回路５２内の間欠制御回路５３に入力される。間欠制御回路５３は“Ｈ”レベルのＯＶＰ信号が入力されている期間は“Ｈ”信号を、“Ｌ”レベルのＯＶＰ信号が入力されている期間は“Ｌ”信号をＯＲ回路５４の一方の入力端子に出力する。ドレイン電流検出回路２４の出力信号と内部参照電圧を比較する比較器２６の出力信号がＯＲ回路５４の他方の入力端子に出力される。ＯＲ回路５４の出力信号はフリップフロップ回路２７のリセット端子に出力される。間欠制御回路５３の出力信号が“Ｈ”の期間は、スイッチング素子２はオフの状態を保持する。間欠制御回路５３の出力信号が“Ｌ”の期間は、発振器２３によるスイッチング素子２をオンさせるタイミングと、ドレイン電流検出回路２４によるスイッチング素子２をオフさせるタイミングで決定されるスイッチング制御が実施される。
【０１２８】
また、本実施の形態５における一実施例では、図１の抵抗９の抵抗値Ｒ９は、一定に制御すべき電圧レベル（ＶＯＵＴ）になった時に流れる電流Ｉａが、電流検出回路内部のミラー回路１４、１６によって一定の相関を持つＩａ’が電流しきい値（Ｉｂ’）に等しい電流になるように選択される。
【０１２９】
以上のような構成とすることにより、出力電圧が電流検出回路７の電流しきい値で決定される検出レベル以下の期間はスイッチング動作を行い、検出レベル以上の期間はスイッチング動作を停止するため、スイッチング電源の出力電圧は一定の電圧に制御することが可能となる。また、出力電圧が検出レベル以上であるか否かはスイッチング素子２のパルス毎に電流検出回路７によって判定されるため、応答性の早いスイッチング制御が可能な小型化、低コスト化することができるスイッチング電源装置が実現できる。
【０１３０】
（実施の形態６）
続いて、本発明の実施の形態６について説明する。本実施の形態６に係るスイッチング電源装置及び半導体装置は、実施の形態５と比較して制御回路と電流検出回路の構成が異なる。すなわち、電流検出回路は、さらに、検出した前記電流信号の電流を第２のデジタル信号に変換する。前記第２のデジタル信号は、検出した前記電流が前記第１のしきい値よりも大きい第２のしきい値より大きいか否かに対応する真偽を示す。制御回路は、前記第１のデジタル信号が示す真偽に応じて、前記第２の直流電圧が一定となるように前記駆動信号を生成する。前記スイッチング電源装置は、さらに、真を示す前記第２のデジタル信号に応じて、前記スイッチング素子のスイッチング動作を停止し且つ停止した状態に保持する前記過電圧保護回路を備える。これにより、電流検出回路が複数の電流しきい値を用いて、第１および第２のデジタル信号を出力するので、出力電圧を一定に制御するための設定電圧と過電圧保護回路を動作させるべき出力過電圧の設定電圧を同時に規定することが可能となる。
【０１３１】
図９は本実施の形態６に係るスイッチング電源装置及び半導体装置に用いる電流検出回路５５の一例を示す回路図である。図１０は本実施の形態６に係るスイッチング電源装置に用いる半導体装置６２の一例を示す回路図である。
【０１３２】
図９において、実施の形態２の一実施例で示した図５の電流検出回路３１と比較すると、Ｐ型ＭＯＳＦＥＴで構成されるミラー回路５６は２つの出力を備えている。そして２つの出力はそれぞれインバータ２０と５９に入力される。
【０１３３】
第１の定電流源１９は定電流Ｉｂ１をＮ型ＭＯＳＦＥＴ２つで構成されるミラー回路１８の入力端子に印加する。ミラー回路１８の出力端子とミラー回路５６の第１の出力は共通接続されてインバータ２０の入力端子に印加される。インバータ２０を介してインバータ６３の出力はＯＶＰ１信号となり、電流検出回路５５から出力される。
【０１３４】
第２の定電流源５７は定電流Ｉｂ２をＮ型ＭＯＳＦＥＴ２つで構成されるミラー回路５８の入力端子に印加する。ミラー回路５８の出力端子とミラー回路５６の第２の出力は共通接続されてインバータ５９の入力端子に印加される。インバータ５９を介してインバータ６４の出力はＯＶＰ２信号となり、電流検出回路５５から出力される。
【０１３５】
ＯＶ端子から印加された電流Ｉａはそれぞれ一定のミラー比を有したミラー回路１４と５９を介してＩａ’としてインバータ２０と５９に印加される。このときインバータ２０とインバータ５９に印加されるＩａ’は実質的に同等である。Ｉａ’はＩａに対して一定の相関を持った値となる。第１の定電流源１９の定電流Ｉｂ１は一定のミラー比を有したミラー回路１８を介してＩｂ１’として引き抜かれる。よってＩｂ１’はＩｂ１に対して一定の相関を持った値となる。第２の定電流源５７の定電流Ｉｂ２は一定のミラー比を有したミラー回路５８を介してＩｂ２’として引き抜かれる。よってＩｂ２’はＩｂ２に対して一定の相関を持った値となる。そして上述のＩｂ１’は電流検出回路５５の予め設定された第１の電流しきい値と実質的に等しい。また上述のＩｂ２’は電流検出回路５５の予め設定された第１の電流しきい値よりも高い第２の電流しきい値と実質的に等しい。そして電流Ｉａ’と第１の電流しきい値（Ｉｂ１’）と比較して、Ｉａ’がＩｂ１’よりも大きいとき、ＯＶＰ１信号としてデジタル出力“Ｈ”が出力される。Ｉａ’がＩｂ１’よりも小さいとき、ＯＶＰ１信号としてデジタル出力“Ｌ”が出力される。また、電流Ｉａ’と第２の電流しきい値（Ｉｂ２’）と比較して、Ｉａ’がＩｂ２’よりも大きいとき、ＯＶＰ２信号としてデジタル出力“Ｈ”が出力される。Ｉａ’がＩｂ２’よりも小さいとき、ＯＶＰ２信号としてデジタル出力“Ｌ”が出力される。このようにＯＶＰ２信号は、検出した前記電流Ｉａ’が前記第１のしきい値よりも大きい第２のしきい値より大きいか否かに対応する真偽を示す第２のデジタル信号である。
【０１３６】
このとき一実施例では、第２の電流しきい値（Ｉｂ２’）は第１の電流しきい値（Ｉｂ１’）の１．５倍の値に設定する。そして図１の抵抗９の抵抗値Ｒ９は、一定に制御すべき電圧レベル（ＶＯＵＴ）になった時に流れる電流Ｉａは電流検出回路内部のミラー回路１４、５６によって一定の相関を持つＩａ’が第１の電流しきい値（Ｉｂ１’）に等しい電流になるように選択される。なお、第１の電流しきい値と第２の電流しきい値の関係は１．５倍に限定されることはなく、使用者が適切な値に設定してもよい。また、ブランキング期間発生回路３９は無い構成としてもよい。
【０１３７】
次に図１０に示す実施の形態６の半導体装置６２において、電流検出回路５５からのＯＶＰ１信号は制御回路６０内の間欠制御回路５３に入力され、ＯＶＰ２信号は制御回路６０内の過電圧保護回路３０に入力される。
【０１３８】
以上のような構成とすることにより、出力電圧が第１の電流しきい値で決定される検出レベル以下の期間はスイッチング動作を行い、検出レベル以上の期間はスイッチング動作を停止するため、スイッチング電源の出力電圧ＶＯＵＴは一定の電圧に制御することが可能となる。さらに出力電圧が瞬時的に第１の電流しきい値の１．５倍の値である第２の電流しきい値で決定される検出レベルを超えた場合は、制御回路６０内の過電圧保護回路３０にＯＶＰ２信号を出力することが可能であり、制御回路６０はスイッチング素子２のスイッチング動作を停止し且つ停止した状態を保持させることが可能となる。
【０１３９】
なお、本発明の一実施例では、電流検出回路５５から１回のＯＶＰ２信号が過電圧保護回路３０に入力されると制御回路６０はスイッチング素子２のスイッチング動作を停止させる構成としたが、これに限定されるものではない。実施の形態３のように、制御回路内にカウンタ回路を備えることにより、ＯＶＰ２信号が入力される回数に応じて過電圧保護回路を動作させる構成としてもよいし、実施の形態４のように制御回路にデータ保持回路を備えることにより、一定の周期内にＯＶＰ２信号が入力される期間と回数に応じて過電圧保護回路を動作させる構成としてもよい。
【０１４０】
（実施の形態７）
続いて、本発明の実施の形態７について説明する。本実施の形態７に係るスイッチング電源装置及び半導体装置は、実施の形態２と比較して制御回路と電流検出回路の構成が異なる。
【０１４１】
図１１は本実施の形態７に係るスイッチング電源装置及び半導体装置に用いる電流検出回路６５と制御回路７１内のフィードバック制御回路７０の一例を示す回路図である。図１２は本実施の形態７に係るスイッチング電源装置に用いる半導体装置７２の一例を示す回路図である。
【０１４２】
図１１において電流検出回路６５は、実施の形態１の一実施例で示した図３の電流検出回路７と比較すると、Ｐ型ＭＯＳＦＥＴで構成されるミラー回路１６は２つの出力を備えている。そして２つの出力はそれぞれインバータ２０とフィードバック制御回路７０に入力される。このときインバータ２０とインバータ５９に印加されるＩａ’は実質的に同等である。なお、Ｐ型ＭＯＳＦＥＴで構成されるミラー回路１６の出力は１つのままで、Ｎ型ＭＯＳＦＥＴで構成されるミラー回路１８に接続しないで、フィードバック制御回路７０に入力する構成としてもよい。この場合、定電流源１９、ミラー回路１８、インバータ２０、６３は不要であり、ＯＶＰ信号は出力されない。
【０１４３】
図１１において、フィードバック制御回路７０はＮ型ＭＯＳＦＥＴで構成されるミラー回路６６、ＶＲ０の一定電圧を出力する定電圧源７３、ＮＰＮトランジスタ６９、抵抗６７、コンデンサ６８で構成される。電流検出回路６５から出力される電流Ｉａ’はミラー回路６６の入力端子に入力される。ミラー回路６６の出力端子は抵抗６７の一端とコンデンサ６８の一端に接続される。抵抗６７の他端はＮＰＮトランジスタ６９のエミッタ端子に接続される。ＮＰＮトランジスタのコレクタ端子は半導体装置７２の電源電圧が印加される。ＮＰＮトランジスタ６９のベース端子には定電圧源７３の定電圧ＶＲ０が印加される。コンデンサ６８の他端は半導体装置７２の動作基準電位のＳＲＣＥ端子に接続される。
【０１４４】
このときコンデンサ６８に蓄積される電圧ＶＥＡＯは下記の式で決定される。
【０１４５】
ＶＥＡＯ＝ＶＲ０−Ｖｂｅ−Ｒ０×Ｉａ’      ・・・式６
ここで
Ｖｂｅ：ＮＰＮバイポーラトランジスタ６９のＢ−Ｅ間電圧
Ｒ０：抵抗６７の抵抗値
Ｉａ’：Ｉａと一定の相関を持つ値
ミラー回路６６のミラー比＝１：１
である。
【０１４６】
式６から分かるように、抵抗６７に流れる電流が大きい程、電圧ＶＥＡＯが低下することがわかる。つまり、ＯＶ端子に印加される電流Ｉａが大きい程ＶＥＡＯが低下する。
【０１４７】
次に図１２に示す実施の形態７の半導体装置７２において、制御回路７１内のフィードバック制御回路７０から出力された電圧ＶＥＡＯは比較器２６のマイナス側入力端子に入力される。比較器２６のプラス側入力端子はドレイン電流検出回路２４からのスイッチング素子２に流れる電流レベルを表す信号が入力される。
【０１４８】
ＯＶ端子に印加される電流Ｉａが増加するとＶＥＡＯが低下するため、スイッチング素子２に流れる電流を低下させる制御となる。また、ＯＶ端子に印加される電流Ｉａが減少するとＶＥＡＯは上昇し、それに伴いスイッチング素子２に流れる電流を上昇させる制御となる。
【０１４９】
以上のような構成とすることにより、スイッチング電源の出力電圧ＶＯＵＴを一定の電圧に安定させるようスイッチング素子２に流れる電流レベルを決定して制御することが可能となる。さらに電流検出回路６５内のミラー回路１６が２つの出力を備えてＯＶＰ信号を出力できる構成であれば、出力電圧が瞬時的に電流検出回路６５が備えた電流しきい値で決定される検出レベルを超えた場合は、制御回路７１内の過電圧検出回路３０にＯＶＰ信号を出力することが可能であり、制御回路７１はスイッチング素子２のスイッチング動作を停止し且つ停止した状態を保持させることが可能となる。
【０１５０】
なお、実施の形態７の一実施例では、スイッチング素子２のスイッチング制御方法は制御回路７１によってスイッチング素子２に流れる電流ピークを変化させる電流モードＰＷＭ制御方式であるが、それに限定するものではない。スイッチングのオンデューティを制御するＰＷＭ方式や、発振周波数を変化させるＰＦＭ制御方式などでも実現可能であり、その制御方法は問わない。また、発明の一実施例では、電流検出回路６５から１回のＯＶＰ信号が過電圧保護回路３０に入力されると制御回路７１はスイッチング素子２のスイッチング動作を停止させる構成としたが、これに限定されるものではない。実施の形態３のように、制御回路内にカウンタ回路を備えることにより、ＯＶＰ信号が入力される回数に応じて過電圧保護回路を動作させる構成としてもよいし、実施の形態４のように制御回路にデータ保持回路を備えることにより、一定の周期内にＯＶＰ信号が入力される期間と回数に応じて過電圧保護回路を動作させる構成としてもよい。
【産業上の利用可能性】
【０１５１】
本発明にかかるスイッチング電源装置および半導体装置は、出力電圧変動に対する応答性が早く、小型化、低コスト化することができるスイッチング電源装置として有用である。
【符号の説明】
【０１５２】
１      入力電源
２      スイッチング素子
３、４２、５２、６０、７１      制御回路
４      整流ダイオード
５      コイル
６      平滑用コンデンサ
７、３１、５５、６５      電流検出回路
８      整流ダイオード
９、６７      抵抗
１０      出力電圧検出回路
１１      電源用コンデンサ
１２、４１、６１、６２、７２      半導体装置
１３、３３、４６      Ｐ型ＭＯＳＦＥＴ
１４、１６、１８、５６、５８、６６      ミラー回路
１５      スイッチ
１７      フィルター回路
１９、３５、４５、５７      定電流源
２０、３２、３７、３８、４４、５９、６３、６４      インバータ
２１      レギュレータ
２２      起動／停止回路
２３、４７      発振器
２４      ドレイン電流検出回路
２５      オン時ブランキングパルス発生回路
２６、５１      比較器
２７      フリップフロップ回路
２８      ＮＡＮＤ回路
２９      ゲートドライバ
３０      過電圧保護回路
３４、４９      Ｎ型ＭＯＳＦＥＴ
３６、５０、６８      コンデンサ
３９      ブランキング期間発生回路
４０      カウンタ回路
４３      データ保持回路
４８、５４      ＯＲ回路
５３      間欠制御回路
６９      ＮＰＮトランジスタ
７０      フィードバック制御回路
７３      定電圧源
７４      負荷
１０１      集積回路
１０３      端子
１０７      電源入力端子
１１０      フォトカプラー
１１２      ツェナー・ダイオード
１１３、３１４      電源基準端子
１１４、３１２      出力端子
１１５      フォトダイオード
１１６      フォトトランジスタ
３００      従来のスイッチング電源装置
３０１      電源コントローラ
３０２      ソース端子
３０３      バイパス端子
３０４      電流検知端子
３０５      ドレイン端子
３０６      抵抗
３０７、３１１      ダイオード
３０８      平滑コンデンサ
３０９      コイル
３１０      コンデンサ
３１５      バイパスコンデンサ
【図１】
2011061913.tif 000003
【図２】
2011061913.tif 000004
【図３】
2011061913.tif 000005
【図４】
2011061913.tif 000006
【図５】
2011061913.tif 000007
【図６】
2011061913.tif 000008
【図７】
2011061913.tif 000009
【図８】
2011061913.tif 000010
【図９】
2011061913.tif 000011
【図１０】
2011061913.tif 000012
【図１１】
2011061913.tif 000013
【図１２】
2011061913.tif 000014
【図１３】
2011061913.tif 000015
【図１４】
2011061913.tif 000016