(57)【要約】【課題】ハイブリッド誘電体を有する拡張型バック・エンド・オブ・ライン（ＢＥＯＬ）相互接続構造を提供すること。【解決手段】ビア・レベルでの層間誘電体（ＩＬＤ）は、ライン・レベルでのＩＬＤとは異なることが好ましい。好ましい実施形態では、ビア・レベルのＩＬＤを低ｋ  ＳｉＣＯＨ材料で形成し、ライン・レベルのＩＬＤを低ｋポリマー熱硬化性材料で形成する。【選択図】図６
2011061228.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたＳｉＣＯＨからなる第１の誘電体層と、
前記第１の誘電体層上のＳｉＣＯＨからなる第２の誘電体層を備え、前記２つの誘電体層の一方が多孔質であり前記誘電体層の他方が多孔質ではなく、さらに、
前記第２の誘電体層上に在りかつ上面を有するハードマスク層と、
前記第１の誘電体層に埋設された少なくとも１つの導体ビアと、
前記第２の誘電体層および前記ハードマスク層に埋設され、かつ前記ハードマスク層の上面と同一平面に在る上面を有している、少なくとも１つの導体ラインと
を備える、基板上に形成された相互接続構造。
【請求項２】
基板上に形成されたＳｉＣＯＨからなる第１の誘電体層と、
前記第１の誘電体層上に在りかつ上面を有する第１のハードマスク層と、
前記第１の誘電体層および前記第１のハードマスク層に埋設された少なくとも１つの導体ビアと、
前記第１のハードマスク層上のビア・レベル・キャップ層と、
前記ビア・レベル・キャップ層上のＳｉＣＯＨからなる第２の誘電体層とを備え、前記２つの誘電体層の一方が多孔質であり前記誘電体層の他方が多孔質ではなく、さらに、  前記第２の誘電体層上に在りかつ上面を有する第２のハードマスク層と、
前記ビア・レベル・キャップ層、前記第２の誘電体層、および前記第２のハードマスク層に埋設され、かつ前記第２のハードマスク層の上面と同一平面に在る上面を有している、少なくとも１つの導体ラインと
を備える、基板上に形成された相互接続構造。
【請求項３】
基板上に形成されたＳｉＣＯＨからなる第１の誘電体層と、
前記第１の誘電体層上のエッチング・ストッパ層と、
前記エッチング・ストッパ層上の接着促進剤層と、
前記接着促進剤層上のＳｉＣＯＨからなる第２の誘電体層を備え、前記２つの誘電体層の一方が多孔質であり前記誘電体層の他方が多孔質ではなく、さらに、
前記第２の誘電体層上に在りかつ上面を有するハードマスク層と、  前記第１の誘電体層および前記エッチング・ストッパ層に埋設された少なくとも１つの導体ビアと、
前記接着促進剤層、前記第２の誘電体層、および前記ハードマスク層に埋設され、かつ前記ハードマスク層の上面と同一平面に在る上面を有している、少なくとも１つの導体ラインと
を備える、基板上に形成された相互接続構造。
【請求項４】
基板上に、ＳｉＣＯＨからなる第１の誘電体層を堆積するステップと、
前記第１の誘電体層に少なくとも１つのビア開口を形成するステップと、
前記ビア開口に導体材料を充填し、それによって、前記第１の誘電体層に埋設された少なくとも１つの導体ビアを形成するステップと、
前記第１の誘電体層および前記導体ビア上に、ポリマー熱硬化性材料からなる第２の誘電体層を堆積するステップと、
前記第２の誘電体層上に、上面を有するハードマスク層を堆積するステップと、
前記第２の誘電体層および前記ハードマスク層に少なくとも１つのトレンチ開口を形成するステップであって、前記トレンチ開口が前記導体ビア上に重なるものであるステップと、
前記トレンチ開口に導体材料を充填し、それによって、前記第２の誘電体層および前記ハードマスク層に埋設されかつ前記ハードマスク層の上面と同一平面に在る上面を有している少なくとも１つの導体ラインを形成するステップと
を備える、基板上に相互接続構造を形成する方法。
【請求項５】
基板上に、ＳｉＣＯＨからなる第１の誘電体層を堆積するステップと、
前記第１の誘電体層に少なくとも１つのビア開口を形成するステップと、
前記ビア開口に導体材料を充填し、それによって、前記第１の誘電体層に埋設された少なくとも１つの導体ビアを形成するステップと、
前記第１の誘電体層および前記導体ビア上に、ポリマー熱硬化性材料からなる第２の誘電体層を堆積するステップとを備え、前記２つの誘電体層の一方が多孔質であり、前記誘電体層の他方は多孔質ではなく、さらに、
前記第２の誘電体層上に、上面を有するハードマスク層を堆積するステップと、
前記第２の誘電体層および前記ハードマスク層に少なくとも１つのトレンチ開口を形成するステップであって、前記トレンチ開口が前記導体ビア上に重なるものであるステップと、
前記トレンチ開口に導体材料を充填し、それによって、前記第２の誘電体層および前記ハードマスク層に埋設されかつ前記ハードマスク層の上面と同一平面に在る上面を有している少なくとも１つの導体ラインを形成するステップとを備える、
基板上に相互接続構造を形成する方法。
【請求項６】
基板上に、ＳｉＣＯＨからなる第１の誘電体層を堆積するステップと、
前記第１の誘電体層上に第１のハードマスク層を堆積するステップと、
前記第１の誘電体層および前記第１のハードマスク層に少なくとも１つのビア開口を形成するステップと、
前記ビア開口に導体材料を充填し、それによって、前記第１の誘電体層および前記第１のハードマスク層に埋設された少なくとも１つの導体ビアを形成するステップと、
前記第１のハードマスク層上にビア・レベル・キャップ層を堆積するステップと、
前記ビア・レベル・キャップ層上に、ＳｉＣＯＨからなる第２の誘電体層を堆積するステップとを備え、前記２つの誘電体層の一方が多孔質であり、前記誘電体層の他方は多孔質ではなく、さらに、
前記第２の誘電体層上に、上面を有する第２のハードマスク層を堆積するステップと、  前記ビア・レベル・キャップ層、前記第２の誘電体層、および前記ハードマスク層に少なくとも１つのトレンチ開口を形成するステップであって、前記トレンチ開口が前記第１の導体ビア上にあるステップと、
前記トレンチ開口に導体材料を充填し、それによって、前記ビア・レベル・キャップ層、前記第２の誘電体層、および前記第２のハードマスク層に埋設されかつ前記第２のハードマスク層の上面と同一平面に在る上面を有している少なくとも１つの導体ラインを形成するステップと
を備える、基板上に相互接続構造を形成する方法。
【請求項７】
基板上に、ＳｉＣＯＨからなる第１の誘電体層を堆積するステップと、
前記第１の誘電体層上にエッチング・ストッパ層を堆積するステップと、
前記第１の誘電体層および前記第１のエッチング・ストッパ層に少なくとも１つのビア開口を形成するステップと、
前記ビア開口に導体材料を充填し、それによって、前記第１の誘電体層および前記第１のエッチング・ストッパ層に埋設された少なくとも１つの導体ビアを形成するステップと、
前記エッチング・ストッパ層および前記導体ビア上に接着促進剤層を堆積するステップと、
前記接着促進剤層上に、ＳｉＣＯＨからなる第２の誘電体層を堆積するステップとを備え、前記２つの誘電体層の一方が多孔質であり前記誘電体層の他方が多孔質ではなく、さらに、
前記第２の誘電体層上に、上面を有するハードマスク層を堆積するステップと、
前記接着促進剤層、第２の誘電体層、および前記ハードマスク層に少なくとも１つのトレンチ開口を形成するステップであって、前記トレンチ開口が前記第１の導体ビア上にあるステップと、
前記トレンチ開口に導体材料を充填し、それによって、前記接着促進剤層、前記第２の誘電体層、および前記ハードマスク層に埋設されかつ前記ハードマスク層の上面と同一平面に在る上面を有している少なくとも１つの導体ラインを形成するステップと
を含む、基板上に相互接続構造を形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、高速半導体マイクロプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、およびその他の高速集積回路デバイスの製造に関する。より詳細には、本発明は、低誘電率（ｋ）誘電体材料を使用する半導体デバイス用の拡張型（advanced）バック・エンド・オブ・ライン（ＢＥＯＬ）メタライゼーション構造に関する。本発明は特に、誘電率の低いハイブリッド誘電体を有する拡張型ＢＥＯＬ相互接続構造を対象とする。
【背景技術】
【０００２】
超大規模集積回路（ＶＬＳＩ）または超々大規模集積回路（ＵＬＳＩ）における金属相互接続は、典型的な場合、金属配線のパターン層を含む相互接続構造からなる。典型的な集積回路（ＩＣ）デバイスは、３〜１５層の金属配線を含む。フィーチャ・サイズが縮小しかつデバイスの面密度が高まるにつれて、相互接続層の数が増すことが予想される。
【０００３】
このような相互接続構造の材料およびレイアウトは、信号の伝搬遅延が最小限に抑えられるように、したがって全体的な回路速度が最大になるように選択することが好ましい。相互接続構造内の信号伝搬遅延は、各金属配線層ごとのＲＣ時定数で示されるが、ここでＲは配線の抵抗であり、Ｃは、多層相互接続構造において選択された信号線（すなわち伝導体）とその周囲の伝導体との間の実効キャパシタンスである。ＲＣ時定数は、配線材料の抵抗を下げることによって、低下させることができる。したがって銅は、その抵抗が比較的低いので、ＩＣ相互接続に好ましい材料である。ＲＣ時定数は、低誘電率ｋの誘電体材料を使用することによって下げることもできる。
【０００４】
相互接続の遅延は現在では全体的な回路速度を制限しているので、高速論理チップはより速い相互接続を必要とする。より小さい寸法に縮小した場合、相互接続の遅延は、全体的な回路性能が制限されるかなりの要因になる。半導体産業全体を通し、低ｋ絶縁体内で銅の伝導体を使用する相互接続構造が、相互接続の遅延を低下させるために導入されつつある。相互接続遅延の１つの尺度は、相互接続構造の実効誘電率ｋ（ｅｆｆ）である。低ｋ（ｅｆｆ）を得るには、したがって遅延を低下させるには、低ｋ誘電体（ｋ＜４）と低ｋ障壁（例えば窒化シリコンではｋ＜７である）の両方を使用しなければならない。
【０００５】
低ｋ誘電体材料および銅相互接続を含む現況技術のデュアル・ダマシン相互接続構造が、アール・ディー・ゴールドブラット（R. D. Goldblatt）他による「低ｋ誘電体を用いた高性能０．１３μｍ銅ＢＥＯＬ技術（A High Performance0.13 μm Copper BEOL Technology with Low-k Dielectric）」、ＩＥＥＥ  ２０００  国際相互接続技術会議会報（Proceedingsof the IEEE 2000 International Interconect Technology Conference）、第261〜263頁に記載されている。低ｋ誘電体材料および銅相互接続を使用する典型的な相互接続構造を図１に示す。相互接続構造は、トランジスタなどの論理回路要素を含むことのできる下部基板１０を含む。下部基板１０上にはキャップ層１１を堆積することができる。この基板１０および任意選択のキャップ層１１の上には、層間誘電体（ＩＬＤ）として一般に知られる誘電体層１２が存在する。拡張型相互接続構造では、ＩＬＤ層１２が、好ましくはＳｉＬＫ（商標）などの低ｋポリマー熱硬化性材料である（ダウ・ケミカル・カンパニー（DowChemical Company）から入手可能な芳香族炭化水素熱硬化性ポリマー）。ＩＬＤ層１２には、少なくとも１つの伝導体１４、１８が埋め込まれている。伝導体１４、１８は、典型的な場合、拡張型相互接続構造では銅であるが、代わりにアルミニウムまたはその他の導体材料でもよい。ＩＬＤ層１２と伝導体１４、１８との間には、拡散障壁ライナ（図示せず）を堆積することができる。そのような拡散障壁ライナは、タンタル、チタン、タングステン、またはこれら金属の窒化物からなるものでよい。例えば窒化シリコンのキャップ層１７をＩＬＤ層１２上に堆積することができる。伝導体１８の上面は、通常は化学機械研磨（ＣＭＰ）ステップによって、窒化シリコン層１７の上面と同一平面になるようになされている。同様に例えば窒化シリコンの最終キャップ層１９を、この全構造上に堆積することができる。
【０００６】
伝導体１４、１８は、従来のデュアル・ダマシン・プロセスによって形成することができる。例えば図示される相互接続レベルの形成は、キャップ層１１上にＩＬＤ材料１２を堆積することから開始する。ＩＬＤ材料がＳｉＬＫ（商標）などの低ｋポリマー熱硬化性材料である場合、ＩＬＤ材料は典型的な場合、スピン塗布され、塗布後ホット・ベークにかけて溶媒を除去し、高温で硬化する。次に窒化シリコン層１７をＩＬＤ層１２上に堆積する。次いで従来のフォトリソグラフィおよびエッチング・プロセスを使用して、窒化シリコン層１７、ＩＬＤ層１２、およびキャップ層１１をパターニングし、それによって少なくとも１つのトレンチ１８およびビア１４を形成する。トレンチおよびビアには、拡散障壁ライナを施すことができる。次いで従来のデュアル・ダマシン・プロセスで、トレンチおよびビアに銅などの金属を充填して、伝導体１４、１８を形成する。過剰な金属は、化学機械研磨（ＣＭＰ）ステップによって除去する。最後に窒化シリコン・キャップ層１９を、銅伝導体１８および窒化シリコン層１７上に堆積する。
【０００７】
拡張型相互接続構造では、好ましい低ｋ誘電体材料が、ＳｉＬＫ（商標）などのポリマー熱硬化性材料である（ダウ・ケミカル・カンパニー（Dow Chemical Company）から入手可能な芳香族炭化水素熱硬化性ポリマー）。この材料の誘電率は約２．６５である。しかし、ＩＬＤなどの低ｋ材料を使用する銅相互接続構造では、低ｋ誘電体材料の熱膨張によって引き起こされる機械的障害も含めた信頼性の問題が生ずる可能性がある。ＳｉＬＫ（商標）誘電体のモジュラス（modulus）は２．７Ｇｐａであり、一方、二酸化シリコンのモジュラスは７８Ｇｐａである。この差は、そのような信頼性問題の大きな一因であることが示されている。
【０００８】
したがって当技術分野では、ポリマー低ｋ誘電体材料の熱膨張によって引き起こされる信頼性問題が生じることのない、低ｋ（ｅｆｆ）を有する拡張型相互接続構造が求められている。
【０００９】
アンディデ（Andideh）他の米国特許第６３６２０９１号は、多層低ｋ  ＩＬＤを有する相互接続構造について述べている。アンディデ（Andideh）他は、ポリマー低ｋ誘電体材料の熱膨張によって引き起こされる信頼性問題ではなく、比較的脆弱な低ｋ炭素ドープ型シリコン膜の亀裂の問題を解決することを試みた。この問題を解決するために、炭素をドープしたシリコンなどの低ｋ誘電体と、二酸化シリコンなど靭性の高い第２の絶縁材料とを交互に重ねた層を含む多層ＩＬＤを提案した。低ｋ誘電体材料は低ｋポリマーを含んでよいことが開示されているが、この開示からは、ＳｉＬＫ（商標）などのポリマー低ｋ誘電体のモジュラスと二酸化シリコンのモジュラスとの差に関する上記論じた問題を、アンディデ（Andideh）他が認識していなかったことが明らかである。さらに、この文献で提案された第２の絶縁材料（高靭性を有する）（ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、ＳｉＯＦ、およびＳｉＣ）は、そのすべてが、多層ＩＬＤのｋ（ｅｆｆ）を比較的高くするような比較的高い誘電率を有している。最後に、この構造の製造は、中間キャップ層またはエッチング・ストッパ層を用いずにビア・レベルとライン・レベルとで同じ多層ＩＬＤを使用することにより、非常に難しくなっている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第６３６２０９１号
【特許文献２】米国特許出願第０９／５５０９４３号
【非特許文献】
【００１１】
【非特許文献１】アール・ディー・ゴールドブラット（R. D. Goldblatt）他、「低    ｋ誘電体を用いた高性能０．１３μｍ銅ＢＥＯＬ技術（AHigh Performance 0.13 μm    Copper BEOL Technology with Low-k Dielectric）」、ＩＥＥＥ  ２０００  国際    相互接続技術会議会報（Proceedingsof the IEEE 2000 International Interconect    Technology Conference）、第261〜263頁
【発明の概要】
【発明が解決しようとする課題】
【００１２】
このように当技術分野では、ポリマー低ｋ誘電体材料の熱膨張によって引き起こされる信頼性の問題が生じることのない、低ｋ（ｅｆｆ）を有する拡張型相互接続構造が依然として求められている。
【課題を解決するための手段】
【００１３】
上述の問題は、基板上に形成された相互接続構造を対象とする本発明の使用によって対処する。本発明の一態様によれば、基板上に重なる第１の誘電体層と；この第１の誘電体層上に在り上面を有する第１のハードマスク層と；これら第１の誘電体層および第１のハードマスク層に埋設された少なくとも１個の導体ビアと；第１のハードマスク層上に在るビア・レベル・キャップ層と；このビア・レベル・キャップ層上に在る第２の誘電体層であって、第１の誘電体層とは異なる材料で形成された第２の誘電体層と；第２の誘電体層上に在りかつ上面を有する第２のハードマスク層と；これらのビア・レベル・キャップ層、第２の誘電体層、および第２のハードマスク層に埋設され、かつ第２のハードマスク層の上面と同一平面に在る上面を有する少なくとも１つの導体ラインとを含む構造が提供される。
【００１４】
別の態様では、この構造は、基板上に重なる第１の誘電体層と；この第１の誘電体層上に在るエッチング・ストッパ層と；エッチング・ストッパ層上に在る接着促進剤層と；この接着促進剤層上に在る第２の誘電体層であって、第１の誘電体層とは異なる材料で形成された第２の誘電体層と；第２の誘電体層上に在りかつ上面を有するハードマスク層と；これら第１の誘電体層およびエッチング・ストッパ層に埋設された少なくとも１個の導体ビアと；これらの接着促進剤層、第２の誘電体層、およびハードマスク層に埋設され、かつハードマスク層の上面と同一平面に在る上面を有する少なくとも１つの導体ラインとを含む。
【００１５】
本発明の第３の態様によれば、基板上に相互接続構造を形成する方法が提供される。一実施形態では、この方法は、基板上に第１の誘電体層を堆積するステップと；この第１の誘電体層上に、上面を有する第１のハードマスク層を堆積するステップと；これら第１の誘電体層および第１のハードマスク層に少なくとも１個のビア開口を形成するステップと；このビア開口に導体材料を充填するステップであって、それによって第１の誘電体層および第１のハードマスク層に埋設された少なくとも１個の導体ビアを形成するステップと；第１のハードマスク層上にビア・レベル・キャップ層を堆積するステップと；ビア・レベル・キャップ層上に第２の誘電体層を堆積するステップであって、この第２の誘電体層が第１の誘電体層とは異なる材料で形成されたものであるステップと；第２の誘電体層上に、上面を有する第２のハードマスク層を堆積するステップと；これらのビア・レベル・キャップ層、第２の誘電体層、およびハードマスク層に少なくとも１個のトレンチ開口を形成するステップであって、第２の開口が第１の導体ビア上に重なるものであるステップと；このトレンチ開口に導体材料を充填するステップであって、それによって、これらのビア・レベル・キャップ層、第２の誘電体層、および第２のハードマスク層に埋設された少なくとも１個の導体ラインを形成し、この導体ラインが、第２のハードマスク層の上面と同一平面に在る上面を有するものであるステップとを含む。
【００１６】
本発明の第４の態様によれば、基板上に第１の誘電体層を堆積するステップと；この第１の誘電体層上に、上面を有するエッチング・ストッパ層を堆積するステップと；このエッチング・ストッパ層上に接着促進剤層を堆積するステップと；接着促進剤層上に第２の誘電体層を堆積するステップであって、この第２の誘電体層が第１の誘電体層とは異なる材料で形成されるものであるステップと；この第２の誘電体層上に、上面を有するハードマスク層を堆積するステップと；これらのハードマスク層、第２の誘電体層、接着促進剤層、第１の誘電体層、およびエッチング・ストッパ層に、少なくとも１個のビア開口を形成するステップと；これらのハードマスク層、第２の誘電体層、および接着促進剤層に少なくとも１個のトレンチ開口を形成するステップであって、このトレンチ開口がビア開口上に重なるものであるステップと；このビア開口およびトレンチ開口に導体材料を充填するステップであって、それによって、これらの第１の誘電体層、エッチング・ストッパ層、接着促進剤層、第２の誘電体層、およびハードマスク層に埋設された少なくとも１個のビア伝導体および少なくとも１個のライン伝導体を形成し、このライン伝導体が、ハードマスク層の上面と同一平面に在る上面を有するものであるステップとを含む方法が提供される。
【００１７】
新規であると考えられる本発明の特徴と本発明の特性を示す要素については、上述の特許請求の範囲で詳細に述べる。図面は単なる例示を目的としたもので、縮尺を合わせて描いたものではない。さらに、これらの図面において同様の符号は同様の機構を表す。しかし本発明そのものは、その編成と動作方法の両方に関し、添付図面と併せて後に続く詳細な記述を参照することによって最も良く理解することができる。
【発明を実施するための形態】
【００１８】
次に本発明について、添付する図を参照しながら述べる。これらの図には、様々な構造態様が示されており、本発明をより明確に記述しかつ例示するために簡略化して概略的に表されている。例えばこれらの図は、縮尺を合わせて示そうとするものではない。さらに、構造の様々な態様の縦断面を、その形状が長方形であるとして示す。しかし当業者なら、実際の構造ではこれらの態様が、より先細りになった形状をほとんどの場合に組み込むことができることが理解されよう。さらに本発明は、いかなる特定形状の構造にも限定するものではない。
【００１９】
本発明のある特定の態様を、銅を含む構造に関して記述するが、本発明はそのようなものに限定されない。銅は好ましい導体材料であるが、本発明の構造は、アルミニウムなどの任意の適切な導体材料を含んでよい。
【００２０】
図６を参照すると、本発明の相互接続構造の好ましい実施形態は、トランジスタなどの論理回路要素を含むことができ、かつ以下に論じる伝導体およびキャップ層と同じかまたは異なる材料で形成されるシングル・ダマシン配線レベルまたはキャップ層あるいはその両方で終端させることのできる下部基板１１０を含む。例えば基板１１０は、タングステンを含む配線レベルで終端させることができ、一方、以下に論じる伝導体１１４および１１８は、銅で形成することができる。
【００２１】
キャップ層１１１は、下部基板１１０上に堆積することができる。一般に層間誘電体（ＩＬＤ）と呼ばれる誘電体層１１２は、キャップ層１１１上に重なっている。ビア・レベルのハードマスク層１１３は、ＩＬＤ層１１２上に堆積することが好ましい。少なくとも１つのビア伝導体１１４は、ＩＬＤ層１１２、キャップ層１１１、およびビア・ハードマスク層１１３に埋設されている。拡散障壁ライナ（図示せず）は、ＩＬＤ層１１２とビア伝導体１１４との間に堆積することができる。ビア伝導体１１４の上面は、通常は化学機械研磨（ＣＭＰ）ステップによって、ビア・ハードマスク層１１３の上面と同一平面になるよう作製されている。
【００２２】
第１の相互接続レベルは、図６に示す相互接続構造のキャップ層１１１、ＩＬＤ層１１２、ハードマスク層１１３、およびビア伝導体１１４によって画定される。図２の第１の相互接続レベル上に示される第２の相互接続レベルは、ビア・キャップ層１１５、ＩＬＤ層１１６、ライン・ハードマスク層１１７、およびライン伝導体１１８を含む。接着促進剤層（図示せず）は、ビア・キャップ層１１５とＩＬＤ層１１６との間に堆積することができる。最終のキャップ層１１９は、ライン伝導体１１８およびライン・ハードマスク層１１７上に重なっている。
【００２３】
本発明の相互接続構造の別の好ましい実施形態を、図１０に示す。この実施形態は、トランジスタなどの論理要素を含むことのできる下部基板２１０を含む。下部基板２１０上には、キャップ層２１１を堆積することができる。キャップ層２１１上にはＩＬＤ層２１２が重なっている。ＩＬＤ層２１２上にはエッチング・ストッパ層２１３が堆積される。エッチング・ストッパ層２１３上には接着促進剤層２１５が堆積される。接着促進剤層２１５上にはＩＬＤ層２１６が堆積され、ＩＬＤ層２１６上にはハードマスク層２１７が重なっている。少なくとも１つのビア伝導体２１４とライン伝導体２１８は、図示されるように、層２１１、２１２、２１３、２１５、２１６、および２１７に埋設されている。ライン伝導体２１８の上面は、ハードマスク層２１７の上面と同一平面になるように作製される。最終のキャップ層２１９は、ライン伝導体２１８およびハードマスク層２１７上に重なる。
【００２４】
図６のＩＬＤ層１１２、１１６、２１２、および２１６は、任意の適切な誘電体材料で作製することができるが、低ｋ誘電体材料が好ましい。適切な誘電体材料には、炭素をドープした二酸化シリコン材料；フッ素化ケイ酸塩ガラス（ＦＳＧ）；有機ポリマー熱硬化性材料、シリコンオキシカーバイド；ＳｉＣＯＨ誘電体；フッ素をドープした酸化シリコン；スピン・オン・ガラス（spin-on glass）；水素シルセスキオキサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）、ＨＳＱとＭＳＱの混合物またはコポリマーを含めたシルセスキオキサン；ベンゾシクロブテン（ＢＣＢ）をベースにしたポリマー誘電体、および任意のシリコン含有低ｋ誘電体が含まれる。シルセスキオキサンの化学的性質を使用したＳｉＣＯＨタイプの組成を有するスピン・オン低ｋ膜の例には、ＨＯＳＰ（商標）（ハネウェル（Honeywell）から入手可能）、ＪＳＲ  ５１０９および５１０８（日本合成ゴムから入手可能）、Ｚｉｒｋｏｎ（商標）（シップレイ・マイクロエレクトロニクス（ShipleyMicroelectronics）、ローム・アンド・ハース事業部（a division of Rohm andHaas）から入手可能）、および多孔質低ｋ（ＥＬＫ）材料（アプライド・マテリアル（AppliedMaterials）から入手可能）が含まれる。炭素をドープした二酸化シリコン材料またはオルガノシランの例には、Ｂｌａｃｋ  Ｄｉａｍｏｎｄ（商標）（アプライド・マテリアル（AppliedMaterials）から入手可能）およびＣｏｒａｌ（商標）（ノベラス（Novellus）から入手可能）が含まれる。ＨＳＱ材料の例は、ＦＯｘ（商標）（ダウ・コーニング（DowCorning）から入手可能）である。好ましい誘電体材料には、本質的に炭素、酸素、および水素からなる有機ポリマー熱硬化性材料が含まれ、ＳｉＬＫ（商標）（ダウ・ケミカル・カンパニー（DowChemical Company）から入手可能）として知られる低ｋポリアリーレンエーテルポリマー材料およびＦＬＡＲＥ（商標）（ハネウェル（Honeywell）から入手可能）として知られる低ｋポリマー材料が含まれる。
【００２５】
好ましい実施形態では、信頼性を向上させるため、ビア・レベルのＩＬＤ層１１２および２１２がＳｉＣＯＨや酸化物誘電体材料などの熱膨張率（ＣＴＥ：coefficient of thermal expansion）の低い材料で形成され、ライン・レベルのＩＬＤ層１１６および２１６は、ＳｉＬＫ（商標）などの低ｋを有するポリマー熱硬化性材料で形成される。ビア・レベルのＩＬＤ層１１２および２１２は、約５０ｐｐｍ／℃未満のＣＴＥを有する誘電体材料で形成され、好ましくは伝導体１１４および２１４のＣＴＥと一致するように形成されることが、特に好ましい。
【００２６】
特に好ましい実施形態では、ビア・レベルのＩＬＤ層１１２および２１２がＳｉＣＯＨで形成され、ライン・レベルのＩＬＤ層１１６および２１６がＳｉＬＫ（商標）で形成される。別の実施形態では、ビア・レベルのＩＬＤ層１１２および２１２をＳｉＣＯＨで形成することができ、ライン・レベルのＩＬＤ層１１６および２１６を多孔質ＳｉＬＫ（商標）で形成することができる。さらに別の実施形態では、ビア・レベルのＩＬＤ層１１２および２１２を多孔質ＳｉＣＯＨで形成することができ、ライン・レベルのＩＬＤ層１１６および２１６をＳｉＬＫ（商標）で形成することができる。さらに別の実施形態では、ビア・レベルのＩＬＤ層１１２および２１２を多孔質ＳｉＣＯＨで形成することができ、ライン・レベルのＩＬＤ層１１６および２１６を多孔質ＳｉＬＫ（商標）で形成することができる。さらに別の実施形態では、ビア・レベルのＩＬＤ層１１２および２１２を多孔質ＳｉＣＯＨで形成することができ、ライン・レベルのＩＬＤ層１１６および２１６をＳｉＣＯＨで形成することができる。さらに別の実施形態では、ビア・レベルのＩＬＤ層１１２および２１２をＳｉＣＯＨで形成することができ、ライン・レベルのＩＬＤ層１１６および２１６を多孔質ＳｉＣＯＨで形成することができる。
【００２７】
ＩＬＤ層１１２、１１６、２１２、および２１６は、それぞれ厚さを約１０ｎｍから約１０００ｎｍにすることができるが、これらの層は、それぞれ約１２０ｎｍの厚さであることが好ましい。ＩＬＤ層１１２、１１６、２１２、および２１６に関する誘電率は、好ましくは約１．８から約３．５であり、最も好ましくは約２．５から約２．９である。ライン・レベルとビア・レベルの両方のＩＬＤに多孔質材料を使用した実施形態では、ＩＬＤ層１１２、１１６、２１２、および２１６に関する材料が多孔質材料であり、それによって、これらの層の誘電率を約１．８から２．５の範囲までさらに低下させることができる。
【００２８】
ハードマスク層１１３およびエッチング・ストッパ層２１３は、任意の適切な誘電体材料で形成することができる。層１１３および２１３は、以下の特徴を有すること、すなわち（１）誘電率が低く（好ましくは約７未満）；（２）ライナに比べてＣＭＰ速度が低く（好ましくは約１：５）、したがってＣＭＰストッパ層として働き；（３）効果的なＣＭＰ後のクリーニングで水分を吸収し易く；（４）下に在る誘電体に拡散する銅の障壁として働き；（５）レジスト剥離操作中に使用される酸素プラズマに対して抵抗性があることが好ましい。層１１３および２１３に好ましい材料には、Ｂｌｏｋ（商標）（アプライド・マテリアル・インコーポレイテッド（Applied Materials, Inc.）から入手可能）などのＳｉＣＨおよびＳｉＮＣＨが含まれ、約５未満の誘電率、好ましくは約４．９の誘電率を有する。具体的にこれらの層は、約２０〜３４原子％のシリコンと、約１２〜３４原子％の炭素と、約５〜３０原子％の窒素と、約２０〜５０原子％の水素とからなることが好ましい。この材料は、好ましくは組成ＳｉｘＣｙＮｗＨｚを有し、ただしｘは約０．２から約０．３４であり、ｙは約０．１２から約０．３４であり、ｗは約０．０５から約０．３であり、ｚは約０．２から約０．５である。ＳｉＮＣＨ材料に特に好ましい組成は、シリコンが約２２〜３０原子％、炭素が約１５〜３０原子％、窒素が約１０〜２２原子％、および水素が約３０〜４５原子％である。この特に好ましい組成は、ＳｉｘＣｙＮｗＨｚ 、ただしｘが約２．２から約３であり、ｙが約１．５から約３であり、ｗが約１から約２であり、ｚが約３から約４．５であるもので表される。最も好ましい実施形態は、複数のビア・ハードマスク層を利用し、その中で底部層が最も低い誘電率を有しかつ最高のＣＭＰ選択性を有する。
【００２９】
ビア・キャップ層１１５は、任意の適切な誘電体材料で形成することができる。ビア・キャップ層１１５は、以下の特徴を有すること、すなわち（１）誘電率が低く；（２）レジスト剥離操作中に使用される酸素プラズマに対して抵抗性があり；（３）銅障壁として働き；（４）エッチング選択性を有し、したがってエッチング・ストッパ層として働くことが好ましい。ビア・キャップ層１１５に特に好ましい材料は、誘電率が約５未満であり、かつシリコン、炭素、窒素、および水素を含んだ非晶質窒素化水素化シリコンカーバイド（ＳｉＣＮＨ）である。その他の適切な材料には、ＳｉＮ、ＳｉＣＨ、およびＳｉＯＮが含まれる。
【００３０】
接着促進剤層２１５は、以下の特徴を有すること、すなわち（１）誘電率が低く；（２）水分相互作用が低く；（３）耐酸化性が増大し；（４）ＩＬＤ層２１６とビア・ハードマスク層２１３に対してＲＩＥの化学的選択性を有することが好ましい。接着促進剤層２１５に特に好ましい材料には、シロキサンまたはＳｉＣＯＨが含まれ、最も好ましくはＨＯＳＰ  ＢＥＳｔ（商標）（ハネウェル（Honeywell）から入手可能）である。
【００３１】
ハードマスク層１１７および２１７は、任意の適切な誘電体材料で形成することができるが、誘電率が約５未満の誘電体材料で形成することが好ましい。ハードマスク層１１７および２１７に好ましい材料は、ＳｉＣＯＨおよびＳｉＣＨである。最も好ましい実施形態では、これらのハードマスク層は約３．５未満の誘電率を有する。
【００３２】
最終のキャップ層１１９および２１９は、任意の適切な誘電体材料で形成することができるが、ＳｉＮＣＨまたはＳｉＮで形成することが好ましい。最終のキャップ層をＳｉＮＣＨで形成する場合、この層は、約２０〜３４原子％のシリコンと、約１２〜３４原子％の炭素と、約５〜３０原子％の窒素と、約２０〜５０原子％の水素とからなることが好ましい。この材料は、好ましくは組成ＳｉｘＣｙＮｗＨｚを有し、ただしｘは約０．２から約０．３４であり、ｙは約０．１２から約０．３４であり、ｗは約０．０５から約０．３であり、ｚは約０．２から約０．５である。ＳｉＮＣＨ材料に特に好ましい組成は、シリコンが約２２〜３０原子％、炭素が約１５〜３０原子％、窒素が約１０〜２２原子％、水素が約３０〜４５原子％である。この特に好ましい組成は、ＳｉｘＣｙＮｗＨｚ、ただしｘが約２．２から約３であり、ｙが約１．５から約３であり、ｗが約１から約２であり、ｚが約３から約４．５であるもので表すことができる。
【００３３】
図６の相互接続構造は、図２〜６に示すプロセスなどのシングル・ダマシン・プロセスによって形成することができる。このプロセスは、図２に示すように、任意選択で基板１１０上にキャップ層１１１を堆積することから始まり、その後、キャップ層１１１上にＩＬＤ層１１２を堆積する。キャップ層１１１およびＩＬＤ層１１２は、任意の適切な方法によって堆積することができる。例えばＩＬＤ層１１２にＳｉＬＫ（商標）を使用する場合は、樹脂をスピン・コーティング・プロセスによって塗布し、その後、ベーク・ステップにかけて溶媒を除去し、次いで熱硬化ステップにかけることができる。
【００３４】
次いで図２に示すように、ビア・レベルのハードマスク層１１３をＩＬＤ層１１２上に堆積する。ハードマスク層１１３は任意の適切な方法によって堆積することができるが、ハードマスク層１１３がＳｉＮＣＨである場合には、化学気相成長法（ＣＶＤ）によってＩＬＤ層１１２上に直接堆積することが好ましい。あるいは、ビア・レベルのハードマスク層１１３にはスピン・オン・ガラスを使用することができる。好ましいＣＶＤ材料の例はＳｉＣＨであり、好ましいスピン・オン材料の例はＨＯＳＰ  ＢＥＳｔ（商標）である。
【００３５】
ハードマスク層１１３を堆積した後、追加の犠牲ハードマスク層（図示せず）を堆積することができる。例えば、２０００年４月１４日に出願された「相互接続構造を生成するための保護ハードマスク（Protective Hardmask for Producing Interconnect Structures）」という名称の同時係属の米国特許出願第０９／５５０９４３号であって、その開示を参照により本明細書に援用するものに記載されるハードマスク層のような、一連のハードマスク層を堆積することができる。
【００３６】
キャップ層１１１、ＩＬＤ層１１２、およびハードマスク層１１３を堆積した後、リソグラフィ・パターニング・プロセスを使用して、少なくとも１つのビア１１４ａを形成する。ビア１１４ａは、フォトレジストによって保護されていない領域で、例えば反応性イオン・エッチング（ＲＩＥ）によってハードマスク層１１３およびＩＬＤ層１１２の一部を除去することによって形成する。ハードマスク層１１３は、このエッチング・ステップを、以下のように補助することができる。ハードマスク層１１３は、まずそのフォトレジストで覆われていない領域をエッチングし、次いでそのフォトレジストを除去し、フォトレジスト・パターンに一致するパターニングされたハードマスク層１１３を残すことができる。ＩＬＤ層１１２およびキャップ層１１１は、ハードマスク層１１３で覆われていない領域をエッチングすることができる。
【００３７】
ビア１１４ａを形成した後、このビアに拡散障壁ライナを施し（図示せず）、次いで図３に示すように導体材料をビア１１４ａ内に堆積して伝導体１１４を形成する。拡散障壁ライナは、物理気相成長法（ＰＶＤ）や化学気相成長法（ＣＶＤ）、原子層堆積法（ＡＬＤ）、イオン化物理気相成長法（Ｉ−ＰＶＤ）などの任意の適切な方法によって堆積することができる。拡散障壁ライナは、薄膜複合体として数種の高融点金属（refractory metal）を堆積することによって構成された多層ライナでよい。導体材料１１４は、めっき技術などの任意の適切な方法によってビア１１４ａに堆積することができる。過剰なライナ材料および過剰な導体材料１１４は、ＣＭＰプロセスで除去することができ、その場合、伝導体１１４の上面は、ハードマスク層１１３と同一平面に在るように作製される。ハードマスク層１１３は、このＣＭＰステップ中に研磨ストッパ層として働き、それによってＩＬＤ層１１２が研磨中に損傷を受けないようにする。犠牲ハードマスク層（図示せず）は、このＣＭＰステップ中に除去してもよい。
【００３８】
図２〜３は、キャップ層１１１、ＩＬＤ層１１２、ハードマスク層１１３、およびビア伝導体１１５を含む第１の相互接続レベルの形成を示す。図４では、第２の相互接続レベルの形成が、ビア・キャップ層１１５、ＩＬＤ層１１６、およびハードマスク層１１７の堆積から始まる。追加の犠牲ハードマスク層（図示せず）を主要なハードマスク層１１７上に堆積することができる。
【００３９】
好ましい実施形態では、キャップ層１１５は、ＣＶＤによって堆積した窒化シリコン膜である。特に好ましい実施形態では、キャップ層１１５は、ＣＶＤによって堆積したＳｉＣＮＨである。
【００４０】
ＩＬＤ層１１６は、ＩＬＤ層１１２の材料とは異なる材料で形成することが好ましい。ＩＬＤ層１１２がＳｉＣＯＨ材料で形成される場合（好ましくはＣＶＤによって堆積した）、ＩＬＤ層１１６は、ＳｉＬＫ（商標）などのポリマー熱硬化性材料で形成することが好ましい。ＩＬＤ層１１６がＳｉＬＫ（商標）などの低ｋポリマー材料である場合、典型的な場合にはそのＩＬＤ材料をスピン塗布し、塗布後ホット・ベークにかけて溶媒を除去し、高温で硬化する。
【００４１】
ライン・ハードマスク層１１７は、ＳｉＣＯＨやＳｉＣＨなどの低ｋ誘電体材料で形成することが好ましく、ＣＶＤまたはスピン塗布法によって堆積することができる。好ましいＣＶＤ材料の例はＳｉＣＨであり、好ましいスピン・オン材料の例はＨＯＳＰ  ＢＥＳｔ（商標）である。
【００４２】
ビア・キャップ層１１５、ＩＬＤ層１１６、およびライン・ハードマスク層１１７の堆積後、リソグラフィ・パターニングおよび反応性イオン・エッチング（ＲＩＥ）を含めてよいエッチング・プロセスを使用して、図４に示すように少なくとも１つのトレンチ１１８を形成する。トレンチ１１８には拡散障壁ライナ（図示せず）を施すことができ、次いで図５に示すように導体材料をトレンチ１１８ａ内に堆積して、伝導体１１８を形成する。拡散障壁ライナは、物理気相成長法（ＰＶＤ）や化学気相成長法（ＣＶＤ）、原子層堆積法（ＡＬＤ）、イオン化物理気相成長法（Ｉ−ＰＶＤ）などによる任意の適切な方法で堆積することができる。拡散障壁ライナは、薄膜複合体として数種の高融点金属を堆積することにより構成された多層ライナでよい。導体材料１１８は、典型的な場合、導体ビア１１４で使用したものと同じ材料であり、めっき技術などによる任意の適切な方法でトレンチ１１８ａ内に堆積することができる。過剰なライナ材料および過剰な導体材料１１８は、ＣＭＰプロセスで除去することができ、その場合、伝導体１１８の上面はライン・ハードマスク層１１７と同一平面になるよう作製される。
【００４３】
伝導体１１４および１１８を形成した後は、図６に示すように最終のキャップ層１１９を堆積することができる。最終のキャップ層１１９は、任意の適切な誘電体材料で形成することができるが、好ましくはＣＶＤによって堆積したＳｉＣＮＨまたはＳｉＮで形成される。
【００４４】
上述のかつ図２〜６に示したシングル・ダマシン法の代替例として、本発明の相互接続構造は、図７〜１０に示される方法などのデュアル・ダマシン法を使用して形成することができる。この代替プロセスは、任意選択で基板２１０上にキャップ層２１１を堆積することから始まり、その後、キャップ層２１１上にＩＬＤ層２１２を堆積する。
【００４５】
次いでＩＬＤ層２１２上に、まずエッチング・ストッパ層２１３を堆積し、次いでエッチング・ストッパ層２１３上に連続して接着促進剤層２１５を堆積することによって、２層エッチング・ストッパを構成する。層２１３は、ＣＶＤによって堆積することが好ましく、ＳｉＮＣＨが最も好ましい。接着促進剤層２１５は、好ましくはスピン塗布法によって堆積され、好ましくはＳｉＣＯＨ材料であり、最も好ましくはＨＯＳＰ  ＢＥＳｔ（商標）である。
【００４６】
接着剤促進剤層２１５を堆積した後に、ＩＬＤ層２１６およびハードマスク層２１７を堆積する。次いで従来のリソグラフィ・プロセスを使用して、図８に示すように、トレンチ２１８ａおよびビア２１４ａを形成する。デュアル・ダマシン・エッチング・プロセスでは、犠牲ハードマスクを利用する。ライン・レベルのリソグラフィを実施した後、エッチング・プロセスによって、ライン・レベルのパターンは非犠牲層２１７以外のハードマスク・レベルに転写される。次いでリソグラフィを実施して、ビア・レベルをパターニングする。エッチング・プロセスでは、全ハードマスク・スタック（層２１７を含む）およびＩＬＤ層２１６を除去し、層２１５上で選択的に停止することによって、ビア２１４ａのパターンを転写する。次に、残されているライン・レベルのハードマスク層（層２１７を含む）をエッチングする。エッチング・プロセスは、ビア・パターンを層２１５、２１３、および２１２にエッチングすることによって継続し、層２１１上で選択的に停止させる。ＩＬＤ層２１２は、ラインがさらに画定されるようエッチングする。最後に、キャップ層２１１をエッチングしてビアを完成させる。この最終のエッチング・ステップでは、ライン・パターン内の層２１５を除去してトレンチ２１８ａも完成させる。
【００４７】
次いでビア２１４ａおよびトレンチ２１８ａには、デュアル・ダマシン・プロセスで導体材料を充填して、図９に示すように伝導体２１４、２１８を形成する。過剰な導体材料は、上述のようにＣＭＰプロセスで除去することができる。
【００４８】
伝導体２１４、２１８を形成した後、最終のキャップ層２１９を図１０に示すように堆積することができる。最終のキャップ層２１９は、任意の適切な誘電体材料で形成することができるが、ＣＶＤによってＳｉＣＮＨまたはＳｉＮで形成することが好ましい。
【００４９】
図７〜１０に示すデュアル・ダマシン法の代替例として、本発明の相互接続構造は、以下の単純化したデュアル・ダマシン法を使用して形成することができる。この代替のデュアル・ダマシン法では、ＩＬＤ層２１２の性質を、ＲＩＥパターニング・ステップでの選択性に合わせて調節することができ、このＲＩＥステップでの化学的作用は、例えば層２１６と層２１２とを異なる材料にし、それによって埋設された層２１３および２１５を構造から省略することによって、調節することができる。例えば、ＣＦ４を使用してＳｉＣＯＨ材料をエッチングすることができ、Ｎ２／Ｈ２を使用して、ＳｉＬＫなどのポリマー材料をエッチングすることができる。
【００５０】
本発明について、特定の好ましい実施形態およびその他の代替の実施形態と併せて詳細に延べてきたが、前述の内容に照らして非常に数多くの代替例、修正例、および変形例が当業者に明らかになることが明白である。したがって上述の特許請求の範囲は、そのような代替例、修正例、および変形例のすべてが本発明の真の範囲および精神に含まれるとして解釈されるものである。
【図面の簡単な説明】
【００５１】
【図１】従来技術の相互接続構造を示す、一部製作した集積回路デバイスの概略断面    図である。
【図２】本発明の好ましい実施形態による相互接続構造を形成する方法を示す、一部    製作した集積回路デバイスの概略断面図である。
【図３】本発明の好ましい実施形態による相互接続構造を形成する方法を示す、一部    製作した集積回路デバイスの概略断面図である。
【図４】本発明の好ましい実施形態による相互接続構造を形成する方法を示す、一部    製作した集積回路デバイスの概略断面図である。
【図５】本発明の好ましい実施形態による相互接続構造を形成する方法を示す、一部    製作した集積回路デバイスの概略断面図である。
【図６】本発明の好ましい実施形態による相互接続構造を形成する方法を示す、一部    製作した集積回路デバイスの概略断面図である。
【図７】本発明の別の好ましい実施形態による相互接続構造を形成する方法を示す、    一部製作した集積回路デバイスの概略断面図である。
【図８】本発明の別の好ましい実施形態による相互接続構造を形成する方法を示す、    一部製作した集積回路デバイスの概略断面図である。
【図９】本発明の別の好ましい実施形態による相互接続構造を形成する方法を示す、    一部製作した集積回路デバイスの概略断面図である。
【図１０】本発明の別の好ましい実施形態による相互接続構造を形成する方法を示す    、一部製作した集積回路デバイスの概略断面図である。
【図１】
2011061228.tif 000003
【図２】
2011061228.tif 000004
【図３】
2011061228.tif 000005
【図４】
2011061228.tif 000006
【図５】
2011061228.tif 000007
【図６】
2011061228.tif 000008
【図７】
2011061228.tif 000009
【図８】
2011061228.tif 000010
【図９】
2011061228.tif 000011
【図１０】
2011061228.tif 000012