(57)【要約】【課題】従来のＳＯＩ基板にかわり、高品質で安価なＳＯＩ半導体装置に用いて好適な半導体基板の製造方法を提供する。【解決手段】高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板をベースウェハ５１とし、通常のミラーウェハをボンドウェハ５２として用意する（図９（ａ））。そして、ベースウェハ５１とボンドウェハ５２のうち少なくともいずれか一方の鏡面研磨された主面に酸化膜５３を形成し（図９（ｂ））、通常のウェハ貼り合わせ法を用いて両ウェハの主面同士を清浄雰囲気中で接着、高温の結合熱処理を行い結合ウェハ５４を作成する（図９（ｃ））。その後、その結合ウェハ５４のうちボンドウェハ５２側の裏面を表面研削および鏡面研磨により所定のＳＯＩ層厚さにしてＳＯＩ基板を製造する（図９（ｄ））。【選択図】図９
2011082554.tif 000002
【特許請求の範囲】
【請求項１】
高濃度の酸素を含む半導体基板もしくは高抵抗で半絶縁性の半導体基板よりなり、その少なくとも一方の主面が鏡面研磨されたベースウェハ（５１）と、少なくとも一方の主面が鏡面研磨されたボンドウェハ（５２）を用意する工程と、
前記ベースウェハ及び前記ボンドウェハのうち少なくともいずれか一方の主面に酸化膜（５３）を形成する工程と、
前記ベースウェハ及び前記ボンドウェハそれぞれの主面が向かい合うように、前記酸化膜を介して、前記ベースウェハ及び前記ボンドウェハを結合させて結合ウェハ（５４）を形成する工程と、
前記結合ウェハのうち前記ボンドウェハ側の裏面を表面研削および鏡面研磨して所定のＳＯＩ層厚さにする工程と、を含んでいることを特徴とする半導体基板の製造方法。
【請求項２】
少なくとも一方の主面が鏡面研磨されたベースウェハ（６１）と、高濃度の酸素を含んだ半導体基板もしくは高抵抗で半絶縁性の半導体基板よりなり、その少なくとも一方の主面が鏡面研磨されたボンドウェハ（６２）を用意する工程と、
前記ベースウェハ及び前記ボンドウェハのうち少なくともいずれか一方の主面に酸化膜（６３）を形成する工程と、
前記ベースウェハ及び前記ボンドウェハそれぞれの主面が向かい合うように、前記酸化膜を介して、前記ベースウェハ及び前記ボンドウェハを結合させて結合ウェハ（６４）を形成する工程と、
前記結合ウェハのうち前記ボンドウェハ側の裏面を表面研削および鏡面研磨して所定のＳＯＩ層厚さにする工程と、
さらに、水素雰囲気中にて高温で熱処理することにより、ＳＯＩ層表面の酸素を外方拡散させ、結合界面に酸素を残しゲッタリングサイトを形成する工程と、を含んでいることを特徴とする半導体基板の製造方法。
【請求項３】
高濃度の酸素を含む基板もしくは高抵抗で半絶縁性の基板よりなるベースウェハ（５１）と、
前記ベースウェハ上に形成された酸化膜（５３）と、
前記酸化膜を挟んで、前記ベースウェハの反対側に配置されたボンドウェハ（５２）とを備え、
前記ベースウェハ及び前記ボンドウェハは、前記酸化膜を介して結合されていることを特徴とする半導体基板。
【請求項４】
高濃度の酸素を含む基板もしくは高抵抗で半絶縁性の基板よりなるボンドウェハ（６１）と、
前記ボンドウェハ上に形成された酸化膜（６３）と、
前記酸化膜を挟んで、前記ボンドウェハの反対側に配置されたベースウェハ（６２）とを備え、
前記ベースウェハ及び前記ボンドウェハは、前記酸化膜を介して結合されており、前記ボンドウェハのうち前記酸化膜側にはゲッタリングサイトが形成されていることを特徴とする半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合ＩＣ、ＬＳＩを含む半導体装置一般に用いられる半導体基板の製造方法に関する。
【背景技術】
【０００２】
半導体基板上に中間絶縁膜を介して半導体層が配設されるＳＯＩ（シリコンオンインシュレータ）半導体装置はバイポーラ、ＭＯＳ、パワー素子等の複数の種類の素子を１チップに搭載したもの、例えば、複合ＩＣや高耐圧ＩＣおよび高速低消費電力が要求される携帯機器用ＬＳＩに用いて好適である。ＳＯＩ半導体装置を製造するには、基板としてＳｉＯ2のような絶縁物からなる非常に抵抗の高い層の上に高品質の結晶性半導体層が形成されたいわゆるＳＯＩ基板が必要である。このようなＳＯＩ基板の製造法としては、従来、貼り合わせ法、ＳＩＭＯＸ法、水素脆性を利用し貼り合わせとイオン注入を組み合わせた方法等が知られていた。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来技術で製造したＳＯＩ基板は、いずれの方法も通常のバルク基板と比べると数〜数十倍高価である。このことが、原理的に高性能高機能であるにも関わらず、ＳＯＩ半導体装置の実用化を阻む最大の要因となっていた。
【０００４】
本発明は上記問題点に鑑みなされたもので、従来のＳＯＩ基板にかわり、高品質で安価なＳＯＩ半導体装置に用いて好適な半導体基板の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、請求項１に記載の発明においては、高濃度の酸素を含む半導体基板もしくは高抵抗で半絶縁性の半導体基板よりなり、その少なくとも一方の主面が鏡面研磨されたベースウェハ（５１）と、少なくとも一方の主面が鏡面研磨されたボンドウェハ（５２）を用意する工程と、ベースウェハ及びボンドウェハのうち少なくともいずれか一方の主面に酸化膜（５３）を形成する工程と、ベースウェハ及びボンドウェハそれぞれの主面が向かい合うように、酸化膜を介して、ベースウェハ及びボンドウェハを結合させて結合ウェハ（５４）を形成する工程と、結合ウェハのうちボンドウェハ側の裏面を表面研削および鏡面研磨して所定のＳＯＩ層厚さにする工程と、を含んでいることを特徴としている。
【０００６】
このように、ベースウェハに高抵抗もしくは半絶縁性基板を用いることにより、従来と同様の埋め込み酸化膜厚であっても従来よりも高耐圧なＳＯＩ基板が得られる。
【０００７】
請求項２に記載の発明においては、少なくとも一方の主面が鏡面研磨されたベースウェハ（６１）と、高濃度の酸素を含んだ半導体基板もしくは高抵抗で半絶縁性の半導体基板よりなり、その少なくとも一方の主面が鏡面研磨されたボンドウェハ（６２）を用意する工程と、ベースウェハ及びボンドウェハのうち少なくともいずれか一方の主面に酸化膜（６３）を形成する工程と、ベースウェハ及びボンドウェハそれぞれの主面が向かい合うように、酸化膜を介して、ベースウェハ及びボンドウェハを結合させて結合ウェハ（６４）を形成する工程と、結合ウェハのうちボンドウェハ側の裏面を表面研削および鏡面研磨して所定のＳＯＩ層厚さにする工程と、さらに、水素雰囲気中にて高温で熱処理することにより、ＳＯＩ層表面の酸素を外方拡散させ、結合界面に酸素を残しゲッタリングサイトを形成する工程と、を含んでいることを特徴としている。
【０００８】
このように、ボンドウェハに高抵抗もしくは半絶縁性基板を用いることも可能である。この場合、ボンドウェハによってＳＯＩ層を形成し、ＳＯＩ層表面の酸素を外方拡散させることで、結合界面にゲッタリングサイトが形成されたＳＯＩ基板を得ることができる。
【０００９】
なお、請求項３および４は、請求項１または２に記載の発明によって形成される半導体基板に関する。
【００１０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図２】本発明の第２実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図３】寄生トランジスタのｈＦＥと少数キャリアのライフタイムとの関係を示す図である。
【図４】本発明の第３実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図５】本発明の第４実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図６】本発明の第５実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図７】本発明の第６実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図８】本発明の第７実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図９】本発明の第８実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図１０】本発明の第９実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示す図である。
【図１１】図１０に示す工程により製造したＳＯＩ基板を用いたデバイスの作成例を示す断面図である。
【図１２】本発明の各実施形態によって製造される基板を用いて各種絶縁分離構造を形成した場合を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１３】
（第１実施形態）
本発明の第１実施形態を適用したＳＯＩ半導体装置用の半導体基板の製造方法を説明する。図１に、本実施形態におけるＳＯＩ半導体装置用の半導体基板の製造工程を示し、以下、図１に基づいて説明する。
【００１４】
本実施形態においては、表面が鏡面研磨された高濃度の格子間酸素を含んだ高抵抗の半導体基板１をエピタキシャル成長用基板として用いる。ＣＺ法で成長したシリコン単結晶中には、１０18個／ｃｍ3程度の酸素が格子間に存在するが、本実施形態では、これより高い例えば２×１０18個／ｃｍ3を超える濃度の格子間酸素を含むミラーウェハを出発材料としている。当該ミラーウェハは、通常のミラーウェハ同様、ＣＺ法により製造できる。この半導体基板１に、例えば、ＳＣ−１液（ＮＨ4ＯＨ、Ｈ2Ｏ2、Ｈ2Ｏからなる混合液，ＡＰＭ液）への浸漬処理、ＳＣ−２液（ＨＣｌ、Ｈ2Ｏ2、Ｈ2Ｏからなる混合液，ＨＰＭ液）への浸漬処理、希ＨＦ溶液への浸漬処理、超純水置換、乾燥からなる一連の前洗浄処理を行った後、エピタキシャル装置中でＨＣｌエッチ、Ｈ2ガス置換等からなる通常のエピタキシャル成長でエピタキシャル層（半導体活性層）２を活性層として必要な厚さに応じて成長させる。
【００１５】
しかる後、エピタキシャル層２を形成したこの半導体基板１を酸化性雰囲気中で、例えば１１５０℃以上の高温で熱処理することにより、高濃度の格子間酸素を含んだ高抵抗の半導体基板１の中の酸素をエピタキシャル層２／半導体基板１界面の歪み層を核として析出させる。この結果、エピタキシャル層２と半導体基板１との界面にＳｉＯ2の層状領域（酸化膜）３が形成されＳＯＩ構造が形成される。界面に形成されるＳｉＯ2の層状領域３は数１００ｎｍ程度であるが、用いた半導体基板１が高抵抗であるところから、トレンチ分離等と併用することにより素子間を電気的に絶縁分離することができ、通常のＳＯＩ基板と同等の性能を実現できる。
【００１６】
本実施形態に示すＳＯＩ半導体用の半導体基板の製造方法によれば、従来のような貼り合わせ法による場合に比べ、２枚の接合用ミラーウェハの準備、２枚のミラーウェハの接着、結合熱処理、必要なＳＯＩ厚を得るためのエッジ処理，平面研削，再度の鏡面研磨工程、さらにはボイド，ＳＯＩ厚等多くの検査工程を不要とすることができ、大幅なコスト低減を達成することができる。また、ＳＩＭＯＸ法と比較すると、ＳＩＭＯＸ法では半導体基板に酸素を高いエネルギーで高濃度（１×１０18ｃｍ-3）にてイオン注入しなければならないために高価な装置が必要な上にスループットが悪くなるが、これに対し、本実施形態では高濃度の格子間酸素を含む半導体基板を用い、活性層形成用に通常のエピタキシャル成長を行い、酸化性雰囲気中で熱処理することのみでＳｉＯ2の層状領域３を形成することができるため、大幅なコスト低減を達成することができる。
【００１７】
（第２実施形態）
図２に、本発明の第２実施形態を示す。本実施形態では、第１実施形態で用いた半導体基板１に代えて半絶縁性の半導体基板１１を用いている。このように半絶縁性の半導体基板１１を用い、第１実施形態と同様に半導体基板１１の上にエピタキシャル層１２を形成してもよい。このようにすることで、エピタキシャル層１２の形成後に酸化性雰囲気中での高温の酸素析出熱処理を行うことなく、疑似ＳＯＩ構造を構成することができる。
【００１８】
ここで示す半絶縁性の半導体基板１１としては、例えば、少数キャリアのライフタイムが１×１０-8ｓｅｃ以下である基板を用いることができる。これは、本実施形態に示す構造の半導体基板１１及びエピタキシャル層１２に対して素子を形成した場合に隣接するセル同士に備えられた不純物層と半導体基板１１とによって形成される寄生トランジスタのｈＦＥと少数キャリアのライフタイムとの関係が図３のように示されるからである。すなわち、図３に示すように、寄生トランジスタによる影響を十分少ないものとするには、寄生トランジスタのｈＦＥが１０-1以下であることが好ましいといえるが、少数キャリアのライフタイムであるτｇが１０-8以下となるとき寄生トランジスタのｈＦＥが１０-1以下になるのである。このため、少数キャリアのライフタイムが上記値となるように設定している。
【００１９】
なお、半導体基板１１のキャリア濃度としては特に制限がなく、例えば１×１０14ｃｍ-3以下のものであってもよい。
【００２０】
また、上記半絶縁性の半導体基板１１としては、例えば、高濃度の格子間酸素や炭素等のバンドギャップ中に深いトラップレベルを形成する不純物を含む基板を用いることができる。
【００２１】
（第３実施形態）
図４に、本発明の第３実施形態を示す。本実施形態では、第２実施形態で用いた半導体基板１１に代えて、導電型がエピタキシャル層２２と反対の導電型であるドーパントを添加した半絶縁性基板２１を用いている。つまり、図中に示されるように、エピタキシャル層２２をｎ型にする場合には、半導体基板２１にｐ型基板を用い、エピタキシャル層２２をｐ型にする場合には、半導体基板２１にｎ型基板を用いる。こうすることで、形成したエピタキシャル層２２と半導体基板２１との間でＰＮ接合が形成されるため、第２実施形態よりもさらに確実な電気的分離が達成できる。
【００２２】
なお、本実施形態のようにＰＮ接合を形成する場合においては、上記したようにキャリア濃度を低く設定することで、高耐圧とすることもできる。
【００２３】
（第４実施形態）
図５に、本発明の第４実施形態を示す。本実施形態では、第１〜第３実施形態と同様に半導体基板３１として高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板を用い（図５（ａ））、この半導体基板３１にエピタキシャル成長前に水素中で例えば１０００℃以上の高温熱処理を行う。このようにすることで、基板中に含まれていた格子間酸素原子が外方拡散して基板最表面から抜け出すこと、若しくは基板最表面の原子が再配列を起こすことのいずれか一方若しくは双方が生じ、基板表面に酸素外方拡散や原子再配列による層３２が形成され（図５（ｂ））、基板表面の結晶品位が向上する。このため、この後、形成するエピタキシャル層３３（図５（ｃ））の結晶性をより一層向上させることができる。
【００２４】
（第５実施形態）
図６に、本発明の第５実施形態を示す。なお、図６に示す工程のうち、図６（ａ）〜（ｃ）に示す工程は、それぞれ、図５（ａ）〜（ｃ）に示す工程と同一である。本実施形態は、第４実施形態に示した方法で作成したエピタキシャル成長基板を酸化性雰囲気中で例えば１１５０℃以上の高温で熱処理する（図６（ｄ））ことにより、高濃度の格子間酸素を含んだ高抵抗の半導体基板３１の中の酸素をエピタキシャル成長層／基板界面の歪み層を核としてＳｉＯ2の層状領域３４を析出させ、ＳＯＩ構造を形成するものである。
【００２５】
このように、第４実施形態に対して、さらに酸化性雰囲気中での熱処理を行うことで、第１実施形態のように、ＳｉＯ2の層状領域３を形成することも可能である。
【００２６】
（第６実施形態）
図７に、本発明の第６実施形態を示す。本実施形態では、第１〜第３実施形態と同様に、半導体基板４１として高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板を用い（図７（ａ））、後工程で形成する活性層としてのエピタキシャル層４３とは逆の導電型の薄い半導体層４２をエピタキシャル成長させ（図７（ｂ））、引き続きエピタキシャル層４３をエピタキシャル成長させる（図７（ｃ））。例えば、活性層（エピタキシャル層４３）をｎ-型層とするのであれば、半導体層４２をｐ-型層とする。
【００２７】
このような製造方法によれば、半導体基板４１とエピタキシャル層４３の界面に形成された活性層とは逆の導電型を持つ半導体層４２が、完全空乏化して下地の高抵抗な半導体基板４１とともに電圧の支持と絶縁分離の役割を果たす結果、疑似的ＳＯＩ構造として作用する。もちろん、第１実施形態と同様に、高温酸化性雰囲気中での熱処理を行い、酸化物層の析出を行うようにしてもよい。
【００２８】
（第７実施形態）
図８に、本発明の第７実施形態を示す。本実施形態では、第６実施形態の途中のエピタキシャル成長の前に、第４、５実施形態と同様に、用いる半導体基板４１に対して図５（ｂ）に示す工程を施す。すなわち、水素中で例えば１０００℃以上の高温熱処理を行う。このようにすることにより、半導体基板４１の中に含まれていた格子間酸素原子が外方拡散して基板最表面から抜け出すこと、若しくは基板最表面の原子が再配列を起こすことのいずれか一方若しくは双方が生じ、基板表面に酸素外方拡散や原子再配列による層４４が形成され（図８（ｂ））、基板表面の結晶品位が向上する。
【００２９】
なお、この後、図８（ｃ）、（ｄ）に示すように、図７（ｂ）、（ｃ）に示す工程と同様の工程を行うことで疑似ＳＯＩ構造が構成される。なお、本実施形態においても、高温酸化性雰囲気中での熱処理を行い、第５実施形態のように酸化物層の析出を行うようにしてもよい。
【００３０】
（第８実施形態）
図９に、本発明の第８実施形態を示す。本実施形態においては、第１〜第３実施形態で示したような高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板をベースウェハ５１とし、通常のミラーウェハをボンドウェハ５２として用意する（図９（ａ））。そして、ベースウェハ５１とボンドウェハ５２のうち少なくともいずれか一方の鏡面研磨された主面に酸化膜５３を形成し（図９（ｂ））、通常のウェハ貼り合わせ法を用いて両ウェハの主面同士を清浄雰囲気中で接着、高温の結合熱処理を行い結合ウェハ５４を作成する（図９（ｃ））。
【００３１】
その後、その結合ウェハ５４のうちボンドウェハ５２側の裏面を表面研削および鏡面研磨により所定のＳＯＩ層厚さにしてＳＯＩ基板を製造する（図９（ｄ））。
【００３２】
本実施形態では、従来の貼り合わせウェハの製造方法と異なり、ベースウェハに高濃度の格子間酸素を含んだ高抵抗の基板もしくは半絶縁性基板を用いているので、例えば数１００ｎｍ程度と従来の１／１０程度の薄い埋め込み酸化膜厚で例えば２００Ｖ以上の高耐圧用ＳＯＩ基板が実現することができる。
【００３３】
（第９実施形態）
図１０に、本発明の第９実施形態を示す。本実施形態においては、第１〜第３実施形態で示したような高濃度の格子間酸素を含んだ高抵抗の半導体基板もしくは半絶縁性基板をボンドウェハ６１とし、通常のミラーウェハをベースウェハ６２として用意する（図１０（ａ））。そして、ボンドウェハ６１とベースウェハ６２のうち少なくともいずれか一方の鏡面研磨された主面に酸化膜６３を形成し（図１０（ｂ））、通常のウェハ貼り合わせ法を用いて両ウェハの主面同士を清浄雰囲気中で接着、高温の接合熱処理を行い結合ウェハ６４を作成する（図１０（ｃ））。
【００３４】
その後、その結合ウェハ６４のうちボンドウェハ６１側の裏面を表面研削および鏡面研磨により所定のＳＯＩ層厚さにしてＳＯＩ基板を製造する（図１０（ｄ））。
【００３５】
さらに、水素雰囲気中にて高温で熱処理することにより、ＳＯＩ層表面の酸素を外方拡散させる。これにより、結合界面に酸素が残り、この部分にゲッタリングサイトが形成される（図１０（ｅ））。
【００３６】
このようにして、ＳＯＩ層にゲッタリングサイトが形成されると、ＳＯＩ層上に酸化膜を形成した際には、重金属汚染物質がゲッタリングサイトに取り込まれるため、酸化膜の寿命を向上させることができる。
【００３７】
なお、本実施形態によって形成されるＳＯＩ基板は、例えば、図１１に示すデバイスの形成に用いられる。このデバイスには、ＬＤＭＯＳ７０、バイポーラトランジスタ８０、ＣＭＯＳ９０、ダイオード１００が形成されている。
【００３８】
ＬＤＭＯＳ７０は、ｎ-型のＳＯＩ層（ボンドウェハ６１）の表層部に形成されたｐ型ベース領域７１と、ｐ型ベース領域７１の表層部に形成されたｎ+型ソース領域７２と、ｐ型ベース領域７１から離間するようにＳＯＩ層の表層部に形成されたｎ+型ドレイン領域７３と、少なくともｐ型ベース領域７１上に形成されたゲート絶縁膜７４と、このゲート絶縁膜７４上に形成されたゲート電極７５と、ｎ+型ソース領域７２に電気的に接続されるソース電極７６、ｎ+型ドレイン領域７３に接続されるドレイン電極７７を備えて構成されている。
【００３９】
バイポーラトランジスタ８０は、ＳＯＩ層の表層部に形成されたｐ型ベース領域８１と、ｐ型ベース領域８１の表層部に形成されたｎ+型エミッタ領域８２と、ｐ型ベース領域８１から離間するようにＳＯＩ層の表層部に形成されたｎ+型コレクタ領域８３と、これら各領域に接続されるベース電極８４、エミッタ電極８５、コレクタ電極８６とを備えて構成されている。
【００４０】
ＣＭＯＳ９０は、ＳＯＩ層の表層部に形成されたｎ型ウェル層９１及びｐ型ウェル層９２と、ｎ型ウェル層９１において互いに離間するように配置されたｐ+型のソース９３ａ・ドレイン９４ａと、ｐ型ウェル層９２において互いに離間するように配置されたｎ+型のソース９３ｂ・ドレイン９４ｂと、各ソース９３ａ、９３ｂ・ドレイン９４ａ、９４ｂの間に形成されるチャネル領域の上に形成されたゲート絶縁膜９５ａ、９５ｂ及びゲート電極９６ａ、９６ｂと、各ソース９３ａ、９３ｂ・ドレイン９４ａ、９４ｂに接続されるソース電極９７ａ、９７ｂ及びドレイン電極９８ａ、９８ｂとを備えて構成されている。
【００４１】
ダイオード１００は、ＳＯＩ層の表層部に形成されたｐ型領域１０１及びｐ+型コンタクト領域１０２と、ｐ型領域１０１から離間するように形成されたｎ+型領域１０３と、各領域に接続されるアノード電極１０４及びカソード電極１０５によって構成されている。
【００４２】
そして、本実施形態におけるＳＯＩ基板のＳＯＩ層にはゲッタリングサイトが形成されることから、上記各素子のうちのＬＤＭＯＳ７０、ＣＭＯＳ９０もしくはダイオード１００の形成に本実施形態のＳＯＩ基板を使用すると以下の効果が得られる。
【００４３】
すなわち、ＬＤＭＯＳ７０やＣＭＯＳ９０のようにゲート絶縁膜７４、９５ａ、９５ｂを備えた素子のような場合には、重金属汚染物質がゲッタリングサイトに取り込まれることから、ゲート絶縁膜７４、９５ａ、９５ｂの寿命向上が図れ、素子の信頼性を向上させることができる。
【００４４】
また、ＣＭＯＳ９０のようにｎ型ウェル層９１とｐ型ウェル層９２とが共に形成されるような場合には、ラッチアップ防止の観点から各層をトレンチ分離した方が好ましいが、デバイスサイズ縮小のためにレンチ分離を行わない場合がある。このような場合においてもゲッタリングサイトが形成されていることから、ラッチアップ防止機能を果たすことができる。
【００４５】
また、ダイオード１００のように、オンからオフに切り替わった時に、アノードからｎ-型のＳＯＩ層中に注入されていたホールが再びアノードに戻り、逆方向電流を発生させてしまうが、ゲッタリングサイトがトラップサイトとなってホールを捕獲し、捕獲したホールを電子と再結合させて消滅させてしまうため、逆方向電流が発生しない様にできる。これにより、ダイオード１００のリカバリー特性を改善することができる。なお、図１１では図示していないが、ＩＧＢＴにおいてもダイオードと同様の要因によって逆方向電流が発生することから、本実施形態で示したＳＯＩ基板をＩＧＢＴの形成に用いれば、ＩＧＢＴのリカバリー特性の改善も行える。
【００４６】
（他の実施形態）
上記各実施形態では、格子間に配置された酸素について例示しているが、それ以外の部位に配置された酸素によっても上記と同様の作用を発生させることができるため、特に半導体基板１、２１、３１、４１、５１に含まれている酸素は格子間酸素である必要はない。
【００４７】
また、上記各実施形態では、半導体基板１、２１、３１、４１、５１として高抵抗のものを用いているが、高抵抗に限らずとも上記各実施形態における効果を得ることができる。
【００４８】
また、第１、第５実施形態では、酸化性雰囲気中での熱処理により酸化物層を析出させる場合について説明したが、その他の絶縁物層を析出させることも可能である。例えば、部分的に内在する窒素等を核として窒化物層等を増殖させることも可能であり、このような絶縁物層によってもＳＯＩ基板の代りとすることができる。従って、このような場合には半導体基板に酸素が含まれていることは必須ではない。
【００４９】
なお、上記各実施形態によって形成される基板を用いて各種絶縁分離構造を形成することができる。この一例を図１２（ａ）〜（ｅ）に示す。なお、この図では、第３実施形態におけるＰＮ接合を構成する基板を用いた場合を例に挙げて説明してあるが、その他の実施形態で形成される基板であっても同様である。
【００５０】
例えば、図１２（ａ）に示すようにエピタキシャル層２２と反対の導電型のウェル層１１０を半絶縁性基板２１に接するように形成するウェル分離構造を形成することができる。また、図１２（ｂ）に示すようにエピタキシャル層２２に対して半絶縁性基板２１まで達するトレンチ１１１を形成すると共に、トレンチ１１１内を絶縁膜１１２で埋め込むことでトレンチ分離構造を形成することができる。また、図１２（ｃ）に示すように、図１２（ａ）、（ｂ）とを組み合わせたウェルトレンチ分離構造を形成することも可能である。また、図１２（ｄ）に示すように、図１２（ｂ）に示したトレンチを２本隣接させた構成としたダブルトレンチ分離構造を形成することも可能である。さらに、図１２（ｅ）に示すように、ダブルトレンチ分離構造の各トレンチに挟まれた領域を半絶縁性基板２１と同じ導電型のウェル層１１３にすると共に、このウェル層１１３を接地することで、寄生抜き取りが可能なダブルトレンチ分離構造を形成することも可能である。
【符号の説明】
【００５１】
１…高抵抗な半導体基板、２…エピタキシャル層、３…ＳｉＯ2の層状領域、
１１…半絶縁性の半導体基板、１２…エピタキシャル層、
２１…導電型が逆の半導体基板、２２…エピタキシャル層。
【図１】
2011082554.tif 000003
【図２】
2011082554.tif 000004
【図３】
2011082554.tif 000005
【図４】
2011082554.tif 000006
【図５】
2011082554.tif 000007
【図６】
2011082554.tif 000008
【図７】
2011082554.tif 000009
【図８】
2011082554.tif 000010
【図９】
2011082554.tif 000011
【図１０】
2011082554.tif 000012
【図１１】
2011082554.tif 000013
【図１２】
2011082554.tif 000014