(57)【要約】【課題】有効表示領域周辺の面積拡大を抑えつつ、発光特性の劣化に伴う画質低下を抑制することが可能な表示パネルおよびモジュールならびに電子機器を提供する。【解決手段】表示パネル１０は、表示画面Ｓにおける有効表示領域ＳＡの周辺領域ＳＢに、パネル基板１０ａの一部が背面側に折り曲げられてなる折り返し部Ｒ１を有する。有効表示領域ＳＡには、それぞれが発光素子からなる複数の表示画素Ｐｒが設けられ、折り返し部Ｒ１には、表示画素Ｐｒの発光特性の劣化を検出するための複数のダミー画素Ｐｄが設けられている。パネルの表示側において、有効表示領域ＳＡ周辺にダミー画素Ｐｄの設置スペースを確保する必要がなくなる。【選択図】図１
2011082213.tif 000002
【特許請求の範囲】
【請求項１】
表面に有効表示領域を有し、前記有効表示領域の周辺領域の一部に背面側への折り返し部を有する基板と、
それぞれが発光素子を含み、前記有効表示領域に設けられた複数の表示画素と、
前記折り返し部に設けられ、それぞれが各表示画素と同一の構成を有する複数の劣化検出用画素と
を備えた表示パネル。
【請求項２】
表面に有効表示領域を有し、前記有効表示領域の周辺領域の一部に背面側への折り返し部を有する基板と、
それぞれが発光素子を含み、前記有効表示領域に設けられた複数の表示画素と、
前記折り返し部に設けられ、それぞれが各表示画素と同一の構成を有する複数の劣化検出用画素と、
前記複数の劣化検出用画素のそれぞれに対向して設けられると共に、各劣化検出用画素の発光光に基づく輝度信号を取得する輝度センサと
を備えたモジュール。
【請求項３】
各表示画素の発光特性の劣化に応じて、入力映像信号の階調値を補正する劣化補正部を更に備え、
前記劣化補正部は、
前記輝度センサから得られた輝度信号に基づいて、各劣化検出用画素における劣化率を算出する劣化率算出部と、
前記劣化率算出部により算出された劣化率に基づいて、前記入力映像信号を補正するための補正係数を算出する補正係数算出部と、
前記補正係数算出部により算出された補正係数に基づいて、前記入力映像信号を補正する
請求項２に記載のモジュール。
【請求項４】
前記折り返し部の内側に熱伝導部材が挿設されている
請求項３に記載のモジュール。
【請求項５】
前記折り返し部の内側またはその近傍に温度センサを更に備え、
前記補正係数算出部は、前記温度センサにより検出された温度を考慮して、前記補正係数を算出する
請求項３または請求項４に記載のモジュール。
【請求項６】
表面に有効表示領域を有し、前記有効表示領域の周辺領域の一部に背面側への折り返し部を有する基板と、
それぞれが発光素子を含み、前記有効表示領域に設けられた複数の表示画素と、
前記折り返し部に設けられ、それぞれが各表示画素と同一の構成を有する複数の劣化検出用画素と
を有する表示パネルを備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に有機ＥＬ（Electro Luminescence）素子を用いた表示パネルおよびモジュールならびに電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ表示装置では光源（バックライト）が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
このような有機ＥＬ表示装置では、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性が、時間の経過に従って劣化（経時劣化）することが知られている。このような特性劣化により、有機ＥＬ素子を電流駆動する画素回路では、それに応じて発光輝度も変化する。そこで、有機ＥＬ素子の劣化量を検出し、その劣化量をフィードバックして、入力映像信号の階調値を補正し、画質劣化を抑制する手法が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２４０８０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
具体的には、上記特許文献１のような劣化量を検出する手法では、例えば、表示パネル内に、表示画素（補正対象画素）とは別に、劣化量検出のためのダミー画素を設け、このダミー画素と表示画素との間に発生する劣化量差に基づいて補正量を算出している。特許文献１においては、ダミー画素の具体的な設置箇所については特に記載されていないが、このようなダミー画素は、例えば画像表示領域（有効表示領域）の周辺部分に表示画素に隣接するように設けられることが一般的である。また、このダミー画素における発光輝度を測定するための輝度センサの設置も必要となる。そのため、劣化検出用の画素やセンサの設置スペースを画像表示領域の周辺に確保しなければならず、パネル画面の額縁部分の面積が大きくなるという問題がある。
【０００７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、有効表示領域周辺の面積拡大を抑えつつ、発光特性の劣化に伴う画質低下を抑制することが可能な表示パネルおよびモジュールならびに電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の表示パネルは、表面に有効表示領域を有し、その有効表示領域の周辺領域の一部に背面側への折り返し部を有する基板と、それぞれが発光素子を含み有効表示領域に設けられた複数の表示画素と、折り返し部に設けられると共に、表示画素と同一の構成を有する複数の劣化検出用画素とを備えたものである。
【０００９】
本発明のモジュールは、上記本発明の表示パネルと、劣化検出用画素の発光光に基づく輝度信号を取得する輝度センサとを備えたものである。
【００１０】
本発明の電子機器は、上記本発明の表示パネルを備えたものである。
【００１１】
本発明の表示パネルおよびモジュールでは、基板の有効表示領域の周辺領域の一部に背面側への折り返し部を有し、この折り返し部に劣化検出用画素が複数配設されている。即ち、劣化検出用画素の設置スペースを表示側（基板の表面側）に設ける必要がない。
【発明の効果】
【００１２】
本発明の表示パネルおよびモジュールならびに電子機器によれば、基板の有効表示領域の周辺領域の一部に背面側への折り返し部を設け、この折り返し部に、表示画素と同一の構成を有する劣化検出用画素を複数配設する。これにより、パネルの表示側において、有効表示領域周辺に劣化検出用画素の設置スペースを確保する必要がなくなる。よって、有効表示領域周辺の面積拡大を抑えつつ、発光特性の劣化に伴う画質低下を抑制することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施の形態に係るモジュールの概略構成を表す断面図および平面図である。
【図２】図１に示した回路部の概略構成を表す機能ブロック図である。
【図３】図２に示した表示パネルおよびパネル駆動部の全体構成を表す図である。
【図４】図２に示した劣化補正部の概略構成を表す機能ブロック図である。
【図５】ダミー画素信号の検出対象時間および補正対象時間を説明するための図である。
【図６】劣化率算出部における劣化率算出手順を説明するための図である。
【図７】劣化率算出部における劣化率算出手順を説明するための図である。
【図８】補正係数算出部における補正係数算出動作を説明するための図である。
【図９】比較例に係るモジュールの概略構成を表す断面図および平面図である。
【図１０】実施例と比較例における各周辺領域のスペースを説明するための図である。
【図１１】変形例１に係るモジュールの概略構成を表す断面図である。
【図１２】変形例２に係るモジュールの概略構成を表す断面図である。
【図１３】変形例３に係るモジュールの概略構成を表す断面図である。
【図１４】図１１に示したモジュールにおける劣化補正部の概略構成を表す機能ブロック図である。
【図１５】各温度条件による輝度変化特性を表す特性図である。
【図１６】図１に示したモジュールの適用例１の外観を表す斜視図である。
【図１７】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１８】適用例３の外観を表す斜視図である。
【図１９】適用例４の外観を表す斜視図である。
【図２０】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（表示パネルの周辺領域に折り返し部を設け、折り返し部の背面側の面にダミー画素および輝度センサを設けたモジュールの例）
２．変形例１（折り返し部の他の例）
３．変形例２（折り返し部内側の空隙に均熱材を設けた例）
４．変形例３（折り返し部内側の空隙に均熱材および温度センサを設けた例）
５．適用例１〜５（上記モジュールを用いた電子機器の例）
【００１５】
＜実施の形態＞
［モジュール１の構成］
図１は、本発明の一実施の形態に係るモジュール１の概略構成を表したものであり、図１（Ａ）は断面図、図１（Ｂ）は表示画面側（表面側）からみた平面図である。このモジュール１は、表示パネル１０、回路部１１および輝度センサ１２を備え、表示パネル１０はパネル基板１０ａに表示画素Ｐｒおよびダミー画素Ｐｄ（劣化検出用画素）を配設したものである。表示パネル１０の一方の面が表示画面Ｓとなっており、表示画面Ｓは有効表示領域ＳＡとその周辺領域ＳＢからなる。
【００１６】
有効表示領域ＳＡには、複数の表示画素Ｐｒが、例えばマトリクス状に配列して設けられている。これらの表示画素Ｐｒはそれぞれ、後述の映像信号Ｄ１（補正後の映像信号）およびタイミング制御信号等に基づいて、アクティブマトリクス駆動による映像表示が行われるようになっている。各表示画素Ｐｒは、例えば赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３原色の画素のいずれかであり、各色光を発する自発光素子、例えば有機ＥＬ素子を含んでいる。周辺領域ＳＢは、表示画素Ｐｒの配置されていない領域でありパネルの額縁となる領域である。
【００１７】
パネル基板１０ａは、例えばポリエチレンテレフタレート（ＰＥＴ）、ＳＵＳ（ステンレス鋼）、ポリエチレンナフタレート（ＰＥＮ）、ポリイミド（ＰＩ）等よりなる基板であり、厚みは例えば５０μｍ〜１０００μｍで、平面形状は例えば矩形状となっている。
【００１８】
本実施の形態では、このパネル基板１０ａの一部（ここでは、矩形状おける２つの短辺側の領域）が、背面側（表示側と反対側）へ向けて折り返された（折れ曲がった）状態で保持（または固定）されている。即ち、パネル基板１０ａは、周辺領域ＳＢに折り返し部Ｒ１を有している。またここでは、折り返し部Ｒ１は、有効表示領域ＳＡの縁部近傍から背面側に向かって円弧状に折り曲げられてなり、その端部１０ａ１が、パネル基板１０ａの裏面近傍まで巻き込まれた状態で保持されている。この折り返し部Ｒ１は、例えば、平板状のパネル基板の一面側に表示画素Ｐｒおよびダミー画素Ｐｄを形成したのち、パネル基板の有効表示領域周辺を上記のような形状となるように機械的に折り曲げることにより成形する。
【００１９】
このような折り返し部Ｒ１には、表示画素Ｐｒの劣化検出のためのダミー画素Ｐｄが複数配設されている。例えば、ダミー画素Ｐｄは、パネル基板１０ａにおいて表示画素Ｐｄと同一面（連続する面）上に、折り返し部Ｒの端部１０ａ１に沿ってライン状に設けられている。これらのダミー画素Ｐｄは、表示画素Ｐｒと同一の構成を有する、即ち有機ＥＬ素子等の発光素子を含むものであるが、映像表示を行うための画素ではなく、表示画素Ｐｒにおける有機ＥＬ素子の発光特性の劣化を検出（予測検出）するためのものである。具体的には、詳細は後述するが、各ダミー画素Ｐｄを実際に発光させることにより劣化を生じさせ、その劣化率をサンプルとして得ることにより、表示画素Ｐｒにおける特性劣化を予測するためのものである。
【００２０】
ダミー画素Ｐｄの個数は、表示パネル１０全体で数個〜数十個であり、これらのダミー画素Ｐｄのそれぞれに対し、複数の階調値に対応する信号電圧が印加されるようになっている。ダミー画素Ｐｄの個数は、入力映像信号における階調数（パネル駆動部１２０からの出力階調数）と同数としてもよい。具体的には、入力映像信号の階調数が４ビット（１６階調）である場合には、計１６個のダミー画素Ｐｄを設け、これらのダミー画素Ｐｄのそれぞれに、各階調値に対応する信号電圧を印加する。尚、後述の劣化補正処理動作では、入力映像信号が４ビット、ダミー画素Ｐｄの個数が１６個である場合を例に挙げて説明する。
【００２１】
尚、このようなダミー画素Ｐｄを用いた劣化検出手法には様々なものがあるが、ここでは、その一例として、ダミー画素Ｐｄが基準画素と劣化測定画素とからなる場合について説明する。各ダミー画素Ｐｄにおいて、基準画素および劣化測定画素は互いに隣接して設けられ、これらのうち劣化測定画素は、常時、所定の階調値に対応する信号電圧が印加されて発光状態が維持されるようになっている。基準画素は、その劣化測定画素における発光特性の劣化率を算出する際に基準となる発光輝度を与えるものである。
【００２２】
各ダミー画素Ｐｄの発光面側には、ダミー画素Ｐｄの発光光に基づく輝度信号を取得するための輝度センサ１２が配設されている。輝度センサ１２は、ダミー画素Ｐｄからの発光光を検出可能な位置においてダミー画素Ｐｄに接触または近接して設けられている。あるいは、パネル基板１０ａが透明基板である場合には、パネル基板１０ａを挟むように、ダミー画素Ｐｄと反対側の面（折り返し部Ｒ１の内側の面）に輝度センサ１２が設けられていてもよい。この輝度センサ１２は、配線１３によって回路部１１に接続されており、輝度センサ１２により取得された輝度信号が、ダミー画素信号Ｄ１０として、回路部１１における劣化補正部１１０（後述）へ入力されるようになっている。以下、この回路部１１および上記表示パネル１０の詳細構成について、図２および図３を参照して説明する。
【００２３】
図２は、回路部１１の機能ブロック図である。回路部１１は、表示パネル１０の表示駆動を行うと共に、ダミー画素信号Ｄ１０に基づいて入力映像信号の階調値を補正する処理（以下、単に「劣化補正処理」という）を行うものである。回路部１１は、例えば図２に示したように、劣化補正部１１０とパネル駆動部１２０とを含む。劣化補正部１１０は、劣化補正処理を行うことにより映像信号Ｄ１を生成するものであり、パネル駆動部１２０は、映像信号Ｄ１を用いて表示パネル１０の各表示画素Ｐｒを駆動するものである。尚、この回路部１１は、図示はしないが、ダミー画素Ｐｄおよび輝度センサ１２の駆動制御も行うようになっている。
【００２４】
図３は、表示パネル１０およびパネル駆動部１２０の詳細構成について表したものである。このように、表示パネル１０では、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の電源線ＤＳＬとが設けられ、これらの走査線ＷＳＬ、信号線ＤＴＬおよび電源線ＤＳＬはそれぞれ、パネル駆動部１２０に接続されている。各表示画素Ｐｒは、各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して設けられている。これにより、パネル駆動部１２０は、複数の表示画素Ｐｒを順次選択しつつ、選択された表示画素Ｐｒに対し、映像信号Ｄ１に基づく映像信号電圧を書き込むことにより、表示駆動を行うようになっている。尚、各ダミー画素Ｐｄについても、表示画素Ｐｒと同様、パネル駆動部１２０へ接続され（図３中の点線ライン）、それぞれに所定の信号電圧が印加されるようになっている。このパネル駆動部１２０は、映像信号処理回路１２１、タイミング生成回路１２２、走査線駆動回路１２３、信号線駆動回路１２４および電源線駆動回路１２５を有している。
【００２５】
映像信号処理回路２１は、入力されるデジタルの映像信号Ｄ１に対してガンマ補正やオーバードライブ補正等を行うと共に、補正した後の映像信号１２１Ａを信号線駆動回路１２４に出力するものである。タイミング生成回路１２２は、外部から入力される同期信号Ｄ１ａに基づいて制御信号１２２Ａを生成し出力することにより、走査線駆動回路１２３、信号線駆動回路１２４および電源線駆動回路１２５がそれぞれ、連動して動作するように制御するものである。走査線駆動回路１２３は、制御信号１２２Ａに従って複数の走査線ＷＳＬに対して選択パルスを順次印加することにより、複数の表示画素Ｐｒを順次選択するものである。信号線駆動回路１２４は、制御信号１２２Ａに従って、映像信号１２１Ａに対応するアナログの映像信号を生成し、各信号線ＤＴＬに印加することにより、走査線駆動回路１２３により選択された表示画素Ｐｒに対して映像信号の書き込みを行うものである。電源線駆動回路２５は、制御信号１２２Ａに従って、複数の電源線ＤＳＬに対して制御パルスを順次印加することにより、各表示画素Ｐｒにおける有機ＥＬ素子の発光動作および消光動作の制御を行うものである。
【００２６】
［モジュール１の作用・効果］
（１．表示動作）
モジュール１では、パネル駆動部１２０が、映像信号Ｄ１および同期信号Ｄ１ａに基づいて、表示パネル１０における各表示画素Ｐｒの表示駆動を行う。これにより、各表示画素Ｐｒ内の有機ＥＬ素子へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。この発光光が外部に取り出されることにより、表示パネル１０において映像表示がなされる。
【００２７】
（２．劣化補正動作）
このモジュール１では、映像表示に伴い、各表示画素Ｐｒにおける有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性が経時劣化し、それに応じて発光輝度が変化し易い。そのため、入力映像信号に対して所望の発光輝度が達成できず、画質が低下してしまう。そこで、本実施の形態では、このような発光特性の劣化による画質低下を抑制すべく、各表示画素Ｐｒの劣化を検出し、その劣化分を入力映像信号へフィードバックして、入力映像信号の階調値を補正する劣化補正処理を行う。その際、表示パネル１０（パネル基板１０ａ）に、表示画素Ｐｒとは別途、劣化検出用のダミー画素Ｐｄを設け、このダミー画素Ｐｄで生じた劣化率を用いて、表示画素Ｐｒの劣化率を予測する。
【００２８】
以下、劣化補正処理動作の一例について、図４を参照して説明する。劣化補正部１１０は、ダミー画素信号Ｄ１０に基づいて発光特性の劣化率を算出し、この劣化率に基づいて入力映像信号Ｄ０の階調値を補正することにより、映像信号Ｄ１を生成する。劣化補正部１１０は、例えば劣化率算出部１１１、補正係数算出部１１２、補正演算部１１３および映像信号積算部１１４を備えている。
【００２９】
（２−１．ダミー画素信号Ｄ１０の検出）
まず、輝度センサ１２が、各ダミー画素Ｐｄからダミー画素信号Ｄ１０を検出する。具体的には、回路部１１が各ダミー画素Ｐｄを発光状態に維持し、その発光光に基づく輝度信号をダミー画素信号Ｄ１０として、輝度センサ１２により取得する。この際、例えば１６個のダミー画素Ｐｄのそれぞれに対し、入力映像信号の各階調値に対応する信号電圧（例えば１ビット刻みで１６種類の信号電圧）を印加し、発光させる。また、各ダミー画素Ｐｄは、上記のように例えば基準画素と劣化測定画素とからなるが、これらのうち劣化測定画素に対して、上記のような各信号電圧を印加し続けることにより、各劣化測定画素では常時それぞれの階調値に対応した発光状態が維持されるようにする。一方、基準画素に対しては、基準画素における輝度信号を測定する際にのみ、対となる劣化測定画素と同値の信号電圧を印加するようにする。即ち、基準画素では、測定時以外は消灯状態とし、これにより劣化の少ない基準レベルが維持されるようにする。以下では、便宜上、これら１６個のダミー画素Ｐｄをダミー画素Ｐｄ１〜Ｐｄ１６とし、これらのダミー画素Ｐｄ１〜Ｐｄ１６から検出されるダミー画素信号Ｄ１０をダミー画素信号Ｄ１０(1)〜Ｄ１０(16)として説明する。
【００３０】
ここで、図５に、ダミー画素信号Ｄ１０の検出タイミングと、劣化補正処理における補正係数の取得（更新）タイミングを説明するための図を示す。図５に示したように、劣化補正処理における補正係数Ｋの取得は、時刻Ｔ１，Ｔ２，Ｔ３，…において、補正対象時間ΔＴおきに行い、その補正対象時間ΔＴ内において検出対象時間Δｔ刻み（タイミングｔ０，ｔ１，…ｔｎ，…）で、ダミー画素信号Ｄ１０の検出を行う。
【００３１】
即ち、検出対象時間Δｔおきに、最も明るい白表示時から最も暗い黒表示時までの全１６パターンのダミー画素信号Ｄ１０(1)〜Ｄ１０(16)を検出する。各タイミングにおいて各ダミー画素Ｐｄから検出されたダミー画素信号Ｄ１０(1)〜Ｄ１０(16)は順次、劣化率算出部１１１へ出力されるか、図示しない記憶部（半導体メモリ等）へ記憶される。以下、劣化補正部１１０の各部における具体的な動作について説明する。
【００３２】
（２−２．劣化率算出部１１１）
（ダミー信号積算値算出）
続いて、ダミー画素信号Ｄ１０(1)〜Ｄ１０(16)のパターン毎に、各タイミング（ｔ０，ｔ１，…，ｔｎ，…）において、そのタイミングまでに各ダミー画素Ｐｄ（詳細には、各ダミー画素Ｐｄにおける劣化測定画素）に印加した信号電圧の積算値を算出する。即ち、タイミングｔｎでは、タイミングｔ０〜ｔｎまでに検出した全てのダミー画素信号Ｄ１０(1)同士を合算すると共に、同様にして時刻０〜ｔｎまでに検出した全てのダミー画素信号Ｄ１０(2)同士、Ｄ１０(3)同士、Ｄ１０(4)同士、Ｄ１０(5)同士、…、Ｄ１０(16)同士をそれぞれ合算する。これにより、あるタイミングｔｎにおいて１６パターンの信号積算値（以下、ダミー信号積算値という）を得る。
【００３３】
このようなダミー信号積算値の算出処理を、補正対象時間ΔＴ内の各タイミングにおいて行う。これにより、ダミー画素信号Ｄ１０のパターン数をＡとした場合、Ａ×（ΔＴ／Δｔ）により表されるパターン数のダミー信号積算値を、補正対象時間ΔＴ内に得ることができる。例えば、ダミー画素信号Ｄ１０のパターン数Ａを１６、補正対象時間ΔＴを１時間（６０分）、検出対象時間Δｔを１分とした場合には、１６×６０＝９６０パターンのダミー信号積算値が得られることとなる。
【００３４】
（ダミー画素Ｐｄにおける劣化率算出）
また、上記のようなダミー信号積算値の算出と共に、補正対象時間ΔＴ内における各タイミング（ｔ０，ｔ１，…）における発光特性の劣化率を、ダミー画素信号Ｄ１０(1)〜Ｄ１０(16)のそれぞれについて算出する。即ち、各ダミー信号積算値に対応する劣化率をそれぞれ算出する。尚、ダミー信号積算値に対応する劣化率とは、例えば、そのダミー信号積算値が、あるダミー画素Ｐｄにおけるタイミングｔ０〜ｔｎまでの信号積算値である場合に、それと同一のダミー画素Ｐｄのタイミングｔｎ時点における劣化率である。
【００３５】
劣化率の算出は、例えば次のようにして行う。即ち、ダミー画素信号Ｄ１０(1)〜Ｄ１０(16)には、詳細には劣化測定画素に対応する輝度信号と、基準画素に対応する輝度信号とがそれぞれ含まれるが、これらの輝度信号同士の比較により算出する。例えば、実際の各ダミー画素における劣化測定画素の発光輝度では、基準画素に対する変化が時間の経過に伴って大きくなる（図６（Ａ））ため、基準画素に対する輝度変化を劣化率として算出する。即ち、劣化率は次の式（Ａ）で表され、図６（Ｂ）に示したような特性図を示す。但し、ここでの劣化率は、あるタイミングにおける劣化測定画素の基準画素に対する発光輝度の比である。
（劣化率）＝（劣化測定画素の発光輝度）／（基準画素の発光輝度）  ………（Ａ）
【００３６】
また図７は、ダミー画素Ｐｄ１〜Ｐｄ１６における各発光特性を表したものである。このように、最も明るく発光させたダミー画素Ｐｄ１において劣化率が最も大きく、暗くなるに従って劣化率が小さくなることがわかる。換言すると、有機ＥＬ素子の発光特性は、経時的に変化するだけでなく、印加される信号電圧の値（信号積算値）によっても異なることがわかる。従って、各タイミング（ｔ０，ｔ１，…，ｔｎ，…）において、ダミー画素信号Ｄ１０(1)〜Ｄ１０(16)の全てに対して劣化率を算出することにより、補正対象時間ΔＴ内に、Ａ×（ΔＴ／Δｔ）により表されるパターン数の劣化率が得られる。これにより、複数パターンのダミー信号積算値および劣化率を含むデータ群（補正係数算出用データ群Ｄ１１）が得られる。この補正係数算出用データ群Ｄ１１は、補正係数算出部１１２へ出力された後、例えば補正係数算出部１１２内に設けられたパターン保持部（図示せず）へ記憶される。
【００３７】
（２−３．映像信号積算部１１４）
一方、映像信号積算部１１４は、補正対象時間ΔＴの間、全表示画素Ｐｒのそれぞれに対し、各表示画素Ｐｒへ供給される映像信号Ｄ１を積算することにより、映像信号積算値を算出する。但し、積算対象となる映像信号Ｄ１は、時間的に一つ前の補正対象期間ΔＴにおいて算出された補正係数Ｋを用いて補正された映像信号である（詳細は後述）。算出された全表示画素Ｐｒ分の映像信号積算値データＤ１４は、補正係数算出部１１２へ出力される。
【００３８】
（２−４．補正係数算出部１１２）
補正係数算出部１１２は、上記のようにして得られた補正係数算出用データ群Ｄ１１と、映像信号積算部１１４より入力された映像信号積算値データＤ１４とを用いて、補正係数Ｋを算出する。具体的には、まず、補正係数算出用データ群Ｄ１１におけるダミー信号積算値の群の中から、各表示画素Ｐｒにおける映像信号積算値に最も近い値（または同一の値）のダミー信号積算値を選択する。そして、選択されたダミー信号積算値に対応する劣化率を、各表示画素Ｐｒにおける劣化率と予測する。
【００３９】
即ち、有機ＥＬ素子の発光特性の劣化率は、上述したように印加された信号積算値によって変化するため、実際に各表示画素Ｐｒへ供給された映像信号Ｄ１の積算値と、あるタイミングにおけるダミー信号積算値との値が近い（または同じである）場合には、その表示画素Ｐｒにおける劣化率と、あるタイミングでのダミー画素Ｐｄにおける劣化率とは同程度であると予測することができる。
【００４０】
このため、補正係数算出用データ群Ｄ１１におけるパターン数は、できるだけ多い方が望ましい。例えば、上記のように、ダミー画素信号Ｄ１０のパターン数Ａが１６、補正対象時間ΔＴが１時間、検出対象時間Δｔが１分である場合には、補正係数算出用データ群Ｄ１１におけるパターン数は９６０パターンとなるため、映像信号積算値とダミー信号積算値とを近似させ易くなり、劣化率検出精度が高まる。
【００４１】
続いて、上記のようにして選択された劣化率に基づいて、補正係数Ｋを算出する。補正係数Ｋの算出手法は特に限定されないが、例えば図８（Ａ），（Ｂ）に示したように、選択した劣化率の逆数を補正係数Ｋとする。即ち、補正係数Ｋは、次の式（Ｂ）で表される。このようにして算出された補正係数Ｋは、補正係数データＤ１２として補正演算部１１３へ出力される。
（補正係数Ｋ）＝（基準画素の発光輝度）／（劣化測定画素の発光輝度）………（Ｂ）
【００４２】
（２−５．補正演算部１１３）
補正演算部１１３は、入力映像信号Ｄ０に対し、補正係数算出部１１２において算出された補正係数Ｋを用いた補正演算処理を施す。具体的には、入力映像信号Ｄ０の階調値に、上記式（Ｂ）で表される補正係数Ｋを乗じる。これにより、表示パネル１０の各表示画素Ｐｒへ供給するための映像信号Ｄ１を生成する。生成された映像信号Ｄ１は、パネル駆動部１２０へ出力されると共に、映像信号積算部１１４へ出力される。
【００４３】
上記のようにして、ダミー画素信号Ｄ１０に基づいて表示画素Ｐｒにおける発光特性の劣化を検出し、その劣化分に応じた補正係数Ｋを用いて入力映像信号Ｄ０の階調値を補正する。この際、補正係数Ｋは、補正対象時間ΔＴおきに算出（更新）する。また、ある補正対象時間ΔＴ（例えば図５における時刻Ｔ１〜Ｔ２）において算出した補正係数Ｋ(1)は、次の補正対象時間ΔＴ（時刻Ｔ２〜Ｔ３）に入力される入力映像信号Ｄ０に対する劣化補正に使用される。但し、表示パネルの使用開始直後の補正対象時間ΔＴ（時刻０〜Ｔ１）では、補正係数未取得であるため、入力映像信号Ｄ０は補正されずにそのまま表示パネル１０へ出力される。
【００４４】
以上のように、表示パネル１０において、表示画素Ｐｒとは別にダミー画素Ｐｄを設けることにより、表示画素Ｐｒの劣化を検出することが可能となる。また、これにより、入力映像信号Ｄ０を補正して、発光素子の特性劣化による画質低下を抑制することができる。
【００４５】
ところが、このようなダミー画素Ｐｄは、一般には図９に示したように、平板状のパネル基板１００において、表示画面Ｓのうちの有効表示領域ＳＡ100の周辺領域ＳＢ100に複数設けられることが多い。更に、各ダミー画素Ｐｄ上には、配線１０３によって回路部１０１に接続された輝度センサ１０２が配設される。ところが、この場合、ダミー画素Ｐｄの設置スペースの分だけパネルの額縁部分の面積が大きくなってしまう。また、輝度センサ１０２をダミー画素Ｐｄ上に設置するため、この輝度センサ１０２が表示側に突出し、額縁部分に凹凸が生じる。
【００４６】
これに対し、本実施の形態では、図１（Ａ），（Ｂ）に示したように、表示画面Ｓの周辺領域ＳＢに、パネル基板１０ａの一部が背面側に折り曲げられてなる折り返し部Ｒ１を有し、この折り返し部Ｒ１に、ダミー画素Ｐｄが複数配設されている。これにより、表示側においては、周辺領域ＳＢにダミー画素Ｐｄの設置スペースを確保する必要がなくなる。従って、ダミー画素Ｐｄを平板状のパネル基板１００の周辺領域ＳＢ100に設けた場合（図１０（Ｂ）の幅ｄ100）よりも、周辺領域ＳＢの折り返し部Ｒ１に設けた本実施の形態（図１０（Ａ）の幅ｄ）の方が、額縁部分の面積を縮小することができる。よって、表示画面Ｓにおいて、有効表示領域ＳＡ周辺の面積拡大を抑えつつ、発光素子の劣化に伴う画質低下を抑制することが可能となる。
【００４７】
また、本実施の形態では、輝度センサ１２についても折り返し部Ｒ１に設けられたダミー画素Ｐｄに近接して設けられるため、表示側に輝度センサ１２による凹凸が生じず、フラットな表示画面Ｓを実現することができる。
【００４８】
次に、上記実施の形態に係るモジュールの変形例（変形例１〜３）について説明する。以下では、上記実施の形態のモジュール１と同様の構成要素については同一の符号を付し、適宜説明を省略する。
【００４９】
（変形例１）
図１１は、変形例１に係るモジュール２の断面構成を表したものである。このモジュール２は、上記実施の形態のモジュール１と同様、パネル基板１０ａに表示画素Ｐｒおよびダミー画素Ｐｄを配設してなる表示パネル、回路部１１および輝度センサ１２を備えたものである。また、表示画面Ｓのうち有効表示領域ＳＡに表示画素Ｐｒが設けられると共に、周辺領域ＳＢに折り返し部Ｒ２が設けられ、この折り返し部Ｒ２にダミー画素Ｐｄが配設されている。折り返し部Ｒ２は、上記実施の形態と同様、パネル基板２０ａの一部が背面側に折れ曲がった状態で保持（または固定）されてなる。パネル基板２０ａは、上記実施の形態のパネル基板１０ａと同様の材料、厚みにより構成されている。
【００５０】
但し、本変形例では、折り返し部Ｒ２の形状が上記実施の形態の折り返し部Ｒ１の形状と異なっている。具体的には、折り返し部Ｒ２は、パネル基板２０ａの有効表示領域ＳＡの縁部近傍から円弧状に折り曲げられてなるが、その曲面の曲率が上記実施の形態の折り返し部Ｒ１よりも小さくなっている。また、折り返し部Ｒ２のうち端部２０ａ１側の一部が、パネル基板２０ａの裏面に平行な方向に沿うように保持され、折り返し部Ｒ２全体の形状がＵ字状となっている。この折り返し部Ｒ２の端部２０ａ１に沿って複数のダミー画素Ｐｄがライン状に設けられ、各ダミー画素Ｐｄ上に輝度センサ１２が配設されている。輝度センサ１２は、配線２１により回路部１１に接続されている。
【００５１】
このように、折り返し部Ｒ２の形状はＵ字状であってもよいし、曲面部分の曲率も特に限定されない。また、折り返し部の折り曲げ形状は必ずしも円弧状でなくともよく、角のある「コ」の字状や「Ｖ」字状に折り曲げられていてもよい。あるいは、パネル基板の一部を背面側に折り畳んだような形状とし、周辺領域ＳＢにおいてパネル基板同士が重ね合わせられていてもよい。いずれの場合であっても、折り返し部として、パネル基板が背面側に折り曲げられてなる形状を有し、その折り返し部にダミー画素Ｐｄが設けられていれば、上記実施の形態と同等の効果を得ることができる。
【００５２】
（変形例２）
図１２は、変形例２に係るモジュール３の断面構成を表したものである。このモジュール３は、上記変形例１のモジュール２と同様、パネル基板２０ａに表示画素Ｐｒおよびダミー画素Ｐｄを配設してなる表示パネル、回路部１１および輝度センサ１２を備えたものである。また、表示画面Ｓのうち、有効表示領域ＳＡには表示画素Ｐｒが設けられると共に、周辺領域ＳＢにはＵ字状の折り返し部Ｒ２が形成され、この折り返し部Ｒ２にダミー画素Ｐｄが設けられている。ダミー画素Ｐｄ上には輝度センサ１２が配設され、この輝度センサ１２は配線２１により回路部１１に接続されている。
【００５３】
但し、本変形例では、折り返し部Ｒ２の内側の空隙Ｒ２ａ（パネル基板２０ａの折り曲げよって挟まれる領域）に、熱伝導性を有する均熱材３０（熱伝導部材）が挿設されている。均熱材３０は、空隙Ｒ２ａにおいて、対向するパネル基板２０ａの裏面に密着するように設けられている。このような均熱材３０としては、例えばシリコン等を含む放熱グリスが挙げられる。尚、図１２では、空隙Ｒ２ａの一部（端部２０ａ１側の一部）に均熱材３０を設けるようにしたが、均熱材３０は、空隙Ｒ２ａを隙間なく埋めるように形成されていてもよい。また、パネル面内において、ダミー画素Ｐｄの設置領域に対応して部分的に点在して設けられていてもよいし、複数のダミー画素Ｐｄが配設されたラインに沿うように直線状に設けられていてもよい。
【００５４】
本変形例では、このような構成により、上記実施の形態と同等の効果を得ることができると共に、折り返し部Ｒ２の内側に均熱材３０設けることにより、互いに離れた位置に配設されたダミー画素Ｐｄおよび表示画素Ｐｒの各温度条件を略同一とすることができる。
【００５５】
ここで、図１３に、３つの温度条件（低，中（標準），高）下における有機ＥＬ素子の発光輝度の時間的変化を示す。上記実施の形態において、発光輝度が経時変化だけでなく、信号積算値によって変化することは既に述べたが、図１３に示したように、発光輝度は更に、温度条件によっても変化する。具体的には、高温度条件下では、通常時（標準）よりも輝度低下が大きく、低温度条件下では、通常時（標準）よりも輝度低下が小さくなる傾向を示す。
【００５６】
従って、上記のように、表示画素Ｐｒおよびダミー画素Ｐｄにおける各温度条件が略同一であることにより、ダミー画素Ｐｄを用いた表示画素Ｐｒの劣化検出精度を向上させることができる。よって、上記実施の形態と同等の効果を得ることができると共に、より高画質な映像表示を実現することができる。
【００５７】
（変形例３）
図１４は、変形例３に係るモジュール４の断面構成を表したものである。このモジュール４は、上記変形例２のモジュール３の構成において、折り返し部Ｒ２の空隙Ｒ２ａに更に温度センサ４０を配設したものである。温度センサ４０は、例えば空隙Ｒ２ａにおいて、均熱材３０に埋設されており、配線２２によって回路部１１に接続されている。回路部１１は、上記実施の形態と同様、劣化補正部１３０とパネル駆動部１２０とを有するものである。劣化補正部１３０は、劣化率に基づき入力映像信号Ｄ０を補正し、パネル駆動部１２０は、補正後の映像信号Ｄ１を用いて表示画素Ｐｒの表示駆動を行うようになっている。
【００５８】
本変形例では、その劣化補正部１３０が、輝度センサ１２から得られる輝度信号と共に、温度センサ４０により得られる温度データを用いて劣化補正処理を行う。図１５に、劣化補正部１３０の機能ブロック図を示す。このように、劣化補正部１３０は、例えば劣化率算出部１１１、補正係数算出部１３１、補正演算部１１３および映像信号積算部１１４を備えている。
【００５９】
劣化率算出部１１１は、上記実施の形態と同様、ダミー画素信号Ｄ１０に基づいて劣化率と共にダミー信号積算値を算出し、これらを補正係数算出用データ群Ｄ１１として補正係数算出部１３１へ出力する。映像信号積算部１１４についても、上記実施の形態と同様で、映像信号Ｄ１を用いて映像信号積算値を算出し、これらを映像信号積算値データＤ１４として補正係数算出部１３１へ出力する。
【００６０】
そして、補正係数算出部１３１が、それらの補正係数算出用データ群Ｄ１１および映像信号積算値データＤ１４を用いて補正係数Ｋを算出する。この際、本変形例では、温度センサ４０から得られた温度データＤ２０が補正係数算出部１３１へ入力され、環境温度についても考慮した上で補正係数Ｋを算出する。即ち、例えば上記式（Ｂ）によって表される補正係数Ｋに対し、更に温度条件に応じた補正を行う。例えば、補正係数算出部１３１が、温度条件に基づいて補正係数Ｋを適切な値に補正するためのテーブルを保持しており、このテーブルを用いて、入力された温度データＤ２０に基づく補正係数Ｋの補正を行う。上述のように、発光特性の劣化は高温度条件下において大きく、低温度条件下において小さくなることから、このような温度条件による特性変化を考慮して補正係数Ｋを算出（補正）することにより、劣化補正精度が向上する。よって、上記実施の形態と同等の効果を得ると共に、温度条件を補正係数算出時の算出パラメータとして用いることにより、上記変形例２よりも高画質な映像表示を実現することができる。
【００６１】
尚、上記変形例３では、温度センサ４０が均熱材３０に埋設されている場合を例に挙げて説明したが、温度センサ４０の設置場所は、特に限定されない。例えば、温度センサ４０は、均熱材３０の表面に接触した状態で配置されていてもよく、均熱材３０の近傍に配置されていてもよい。また、均熱材３０は必ずしも設けられていなくともよく、即ち上記実施の形態や変形例１におけるモジュールの折り返し部の内側あるいはその近傍に温度センサ４０を配設するようにしてもよい。
【００６２】
＜適用例＞
続いて、図１６〜図２０を参照して、上記実施の形態および変形例１〜３で説明した各モジュール（モジュール１〜４）の適用例（適用例１〜５）について説明する。次に示すように、これらのモジュールは、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用可能である。尚、以下では、モジュール１を例に挙げて説明する。
【００６３】
（適用例１）
図１６は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００にモジュール１が組み込まれている。
【００６４】
（適用例２）
図１７は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０にモジュール１が組み込まれている。
【００６５】
（適用例３）
図１８は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０にモジュール１が組み込まれている。
【００６６】
（適用例４）
図１９は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０にモジュール１が組み込まれている。
【００６７】
（適用例５）
図２０は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０にモジュール１が組み込まれている。
【００６８】
以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、パネル基板の矩形状の短辺側の一部を折り曲げてなる折り返し部を例に挙げて説明したが、パネル基板の他の部分を背面側に折り曲げて折り返し部を形成してもよい。例えば、折り返し部は、パネル基板の矩形状の長辺側を背面側に折り曲げられてなるものであってもよい。また、必ずしも矩形状の対向する２辺に設ける必要はなく、矩形状のいずれか１辺あるいは４辺全部に設けるようにしてもよい。
【００６９】
また、上記実施の形態等では、ダミー画素Ｐｄを、パネル基板において表示画素Ｐｒと同一面（連続する面）に設けられている場合を例に挙げて説明したが、ダミー画素Ｐｄを設置する面は、必ずしも表示画素Ｐｒと同一の面（折り返し部外側の面）でなくともよい。即ち、ダミー画素Ｐｄは、表示画素Ｐｒと異なる面（折り返し部内側の面）上に設けられていてもよい。
【００７０】
更に、上記実施の形態等では、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５における駆動動作を、タイミング生成回路２２が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５に対する制御は、ハードウェア（回路）で行われるようにしてもよいし、ソフトウェア（プログラム）で行われるようにしてもよい。
【符号の説明】
【００７１】
１〜４…モジュール、１０…表示パネル、１０ａ，２０ａ…パネル基板、１１…回路部、１２…輝度センサ、１３，２１，２２…配線、１１０，１３０…劣化補正部、１１１…劣化率算出部、１１２，１３１…補正係数算出部、１１３…補正演算部、１１４…映像信号積算部、１２０…パネル駆動部、１２１…映像信号処理回路、１２２…タイミング生成回路、１２３…走査線駆動回路、１２４…信号線駆動回路、１２５…電源線駆動回路、Ｒ１，Ｒ２…折り返し部、Ｐｒ…表示画素、Ｐｄ…ダミー画素、Ｄ０…入力映像信号、Ｄ１…映像信号、ＷＳＬ…走査線、ＤＴＬ…信号線、ＤＳＬ…電源線。
【図１】
2011082213.tif 000003
【図２】
2011082213.tif 000004
【図３】
2011082213.tif 000005
【図４】
2011082213.tif 000006
【図５】
2011082213.tif 000007
【図６】
2011082213.tif 000008
【図７】
2011082213.tif 000009
【図８】
2011082213.tif 000010
【図９】
2011082213.tif 000011
【図１０】
2011082213.tif 000012
【図１１】
2011082213.tif 000013
【図１２】
2011082213.tif 000014
【図１３】
2011082213.tif 000015
【図１４】
2011082213.tif 000016
【図１５】
2011082213.tif 000017
【図１６】
2011082213.tif 000018
【図１７】
2011082213.tif 000019
【図１８】
2011082213.tif 000020
【図１９】
2011082213.tif 000021
【図２０】
2011082213.tif 000022