(57)【要約】【課題】通信分野で使用されるＤ級スイッチングアンプを用いて信号増幅する送信器において、Ｄ級スイッチングアンプに増幅させる信号のサンプリング周波数が、キャリア周波数の４倍と非常に高速な信号となっていた。このため、Ｄ級スイッチングアンプでの増幅を高効率に行うことが困難となっていた。【解決手段】Ｉ信号または符号反転したＱ信号を搬送波と乗算した信号をキャリア周波数の２倍のサンプリングレートで信号処理する。その上で、Ｉ成分信号とＱ成分信号を２分の１クロックだけ位相をずらし、Ｄ級スイッチングアンプで増幅し、それぞれ２端子負荷の一方と他方の端子に供給する。これにより、Ｄ級スイッチングアンプの動作周波数はキャリア周波数の２倍の２値信号でありながら、負荷に供給される信号はキャリア周波数の４倍のサンプリングレートの３値信号となり、高効率な増幅が容易となる。【選択図】図１
2011086983.tif 000002
【特許請求の範囲】
【請求項１】
所定の搬送波周波数を有する搬送波に乗ったＩ信号を、所定のサンプリング周波数を有する第１の２値のデジタル信号に変換する第１の変換部と、
前記所定の搬送波周波数を有する搬送波に乗ったＱ信号を、前記所定のサンプリング周波数を有し、位相が前記第１の２値のデジタル信号から９０度遅れ、符号が反転された、第２の２値のデジタル信号に変換する第２の変換部と、
前記第１の２値のデジタル信号を増幅する第１のＤ級スイッチングアンプと、
前記第２の２値のデジタル信号を増幅する第２のＤ級スイッチングアンプと、
一方の端部から前記第１のＤ級スイッチングアンプの出力信号を入力し、他方の端部から前記第２のＤ級スイッチングアンプの出力信号を入力する負荷と
を具備し、
前記負荷は、
入力された２つの前記出力信号から前記搬送波周波数の帯域の信号を抽出するバンドパス特性
を具備する
送信器。
【請求項２】
請求項１に記載の送信器において、
前記所定のサンプリング周波数は、前記搬送波周波数の２倍である
送信器。
【請求項３】
請求項１に記載の送信器において、
前記所定のサンプリング周波数は、前記搬送波周波数の３分の２倍である
送信器。
【請求項４】
請求項１〜３のいずれかに記載の送信器において、
前記所定のサンプリング周波数を有する第１および第２の規準波を出力する信号発生器
をさらに具備し、
前記第１の変換部は、
前記Ｉ信号を、前記所定のサンプリング周波数で２値のデジタル信号に変調する第１のデジタル変調器と、
前記第１のデジタル変調器の出力信号と、前記第１の規準波とを乗算する第１の乗算器と
を具備し、
前記第２の変換部は、
前記Ｑ信号を、前記所定のサンプリング周波数で２値のデジタル信号に変調する第２のデジタル変調器と、
前記第２のデジタル変調器の出力信号と、前記第２の規準波とを乗算する第２の乗算器と、
前記Ｑ信号、前記第２の規準波、前記第２のデジタル変調器の出力信号、前記第２の乗算器の出力信号または前記第２の変換部の出力信号のいずれかにおいて、符号を反転する符号反転器と
を具備する
送信器。
【請求項５】
請求項４に記載の送信器において、
前記第２の規準波は、前記第１の２値のデジタル信号から９０度遅れた位相
を具備する
送信器。
【請求項６】
請求項４に記載の送信器において、
前記第２の変換部は、
前記第２の乗算器の後段に接続されて、位相を９０度遅らせる遅延器
をさらに具備する
送信器。
【請求項７】
請求項４〜６のいずれかに記載の送信器において、
前記第１の規準波は、前記所定のサンプリング周波数および２値のデジタル波形を有するｃｏｓ波であって、
前記第２の規準波は、前記所定のサンプリング周波数および２値のデジタル波形を有するｓｉｎ波である
送信器。
【請求項８】
請求項４〜７のいずれかに記載の送信器において、
前記第１および第２のデジタル変調器のそれぞれは、
ΔΣ変調器
を具備する
送信器。
【請求項９】
請求項４〜７のいずれかに記載の送信器において、
前記第１および第２のデジタル変調器のそれぞれは、
ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）変調器
を具備する
送信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報通信に用いられる送信器に関し、特にデジタル信号処理で用いられる送信器に関する。
【背景技術】
【０００２】
近年、携帯電話などによる無線通信では、周波数利用効率が高く、かつ、ピーク電力対平均電力比（ＰＡＰＲ：Ｐｅａｋ  ｔｏ  Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）が大きな変調方式が採用されている。無線通信装置として従来から使用されている送信器は、信号の増幅を、ＡＢ級電力増幅器を用いて行う。振幅変調成分を含む変調信号を、ＡＢ級電力増幅器を用いて増幅するには、出力信号の線形性を維持するために、十分なバックオフを取る必要がある。一般的には、少なくともＰＡＰＲと同程度のバックオフが必要となる。これに対して、ＡＢ級電力増幅器の電力効率は、出力飽和時に最大となり、バックオフが大きくなるほど低下する。このため、変調信号のＰＡＰＲが大きければ大きいほど、電力増幅器の電力効率を上げることがより難しくなる。
【０００３】
図８は、従来から使用されている無線通信装置としての送信器の構成を示す回路図である。図８の回路は、直行変調を行う際に、アナログ信号処理を行うので、ここでは「アナログ直交変調型送信器」と呼ぶことにする。
【０００４】
図８に示したアナログ直交変調型送信器は、Ｉ信号入力端子８０１、Ｑ信号入力端子８０２、デジタルアナログ変換器８０３、８０４、局部発振器８０５、ミキサ８０６、８０７、移相器８０８、加算器８０９、ＡＢ級電力増幅器８１０、負荷８１１で構成されている。
【０００５】
Ｉ信号入力端子８０１と、Ｑ信号入力端子８０２とは、デジタルアナログ変換器８０３、８０４の入力部にそれぞれ接続されている。デジタルアナログ変換器８０３、８０４の出力部は、ミキサ８０６、８０７の第１の入力部にそれぞれ接続されている。局部発振器８０５は、移相器８０８の入力部に接続されている。移相器８０８の出力部は、ミキサ８０６、８０７の第２の入力部に接続されている。ミキサ８０６、８０７の出力部は、加算器８０９の２つの入力部にそれぞれ接続されている。加算器８０９の出力部は、ＡＢ級電力増幅器８１０の入力部に接続されている。ＡＢ級電力増幅器８１０の出力部は、負荷８１１の一方の端部に接続されている。負荷８１１の他方の端部は、接地されている。
【０００６】
負荷８１１としては、例えば、１端子入力のアンテナなどを想定している。Ｉ信号入力端子８０１およびＱ信号入力端子８０２からは、それぞれＩおよびＱのデジタル信号を入力する。Ｉ信号およびＱ信号は、それぞれデジタルアナログ変換器８０３、８０４によってアナログ信号に変換される。デジタルアナログ変換器８０３、８０４によってアナログ信号化されたＩ信号およびＱ信号は、それぞれミキサ８０６および８０７の第１の入力部に供給される。同時に、ミキサ８０６、８０７の第２の入力部には、局部発振器８０５から出力された搬送波が、移相器８０８を介して供給される。このとき、移相器８０８は、ミキサ８０７に出力する搬送波を、ミキサ８０６に出力する搬送波に対して移相を９０度遅らせて出力する。ミキサ８０６、８０７は、それぞれ、デジタルアナログ変換８０３、８０４から出力されたＩ信号およびＱ信号を、移相器８０８から出力された搬送波と乗算して出力する。ミキサ８０６、８０７から出力された信号は加算器８０９の両入力部に供給され、加算器８０９は２入力の和を出力する。加算器８０９から出力された信号はＡＢ級電力増幅器８１０によって増幅され、負荷８１１に出力される。
【０００７】
ＰＡＰＲの大きな変調信号でも高効率に増幅できると期待されている増幅器の１つに、Ｄ級スイッチングアンプがある。Ｄ級スイッチングアンプは、理論上１００％の効率で信号増幅ができる電力増幅器である。
【０００８】
図９は、従来技術による、Ｄ級スイッチングアンプを使用する送信器の１例を示す回路図である。図９の回路は、図８の回路においてアナログ信号処理で行っていた直交変調をデジタル信号処理で行うので、ここでは「デジタル直交変調型送信器」と呼ぶことにする。
【０００９】
図９に示したデジタル直交変調型送信器は、Ｉ信号入力端子９０１、Ｑ信号入力端子９０２、信号発生器９０３、ΔΣ変調器９０４、９０５、乗算器９０６、９０７、単位遅延器９０８、加算器９０９、Ｄ級スイッチングアンプ９１０、バンドパスフィルタ９１１、負荷９１２で構成されている。
【００１０】
Ｉ信号入力端子９０１およびＱ信号入力端子９０２は、ΔΣ変調器９０４、９０５の入力部にそれぞれ接続されている。ΔΣ変調器９０４、９０５の出力部は、乗算器９０６、９０７の第１の入力部にそれぞれ接続されている。信号発生器９０３の出力部は、乗算器９０６の第２の入力部と、単位遅延器９０８の入力部とに接続されている。単位遅延器９０８の出力部は、乗算器９０７の第２の入力部に接続されている。乗算器９０６、９０７の出力部は、加算器９０９の２つの入力部にそれぞれ接続されている。加算器９０９の出力部は、Ｄ級スイッチングアンプ９１０の入力部に接続されている。Ｄ級スイッチングアンプ９１０の出力部は、バンドパスフィルタ９１１の入力部に接続されている。バンドパスフィルタ９１１の出力部は、負荷９１２の一方の端部に接続されている。負荷９１２の他方の端部は、接地されている。
【００１１】
このうち、少なくとも、信号発生器９０３、乗算器９０６、９０７、単位遅延器９０８、加算器９０９、Ｄ級スイッチングアンプ９１０、の６ブロックは、無線通信に使用する搬送波周波数（ｆＣとする）の４倍のクロックレート（４・ｆＣ）で動作する。また、ΔΣ変調器９０４、９０５は、２・ｆＣのクロックレートで動作する。
【００１２】
Ｉ信号入力端子９０１とＱ信号入力端子９０２は、それぞれＩ信号とＱ信号を入力し、それぞれΔΣ変調器９０４、９０５の入力部に供給する。ΔΣ変調器９０４、９０５は、入力した信号をパルス密度変調（ＰＤＭ：Ｐｕｌｓｅ  Ｄｅｎｓｉｔｙ  Ｍｏｄｕｌａｔｉｏｎ）で１と−１の２値信号に変換し、それぞれ乗算器９０６、９０７へ出力する。同時に、信号発生器９０３は１、０、−１、０の１サイクル４クロック分の信号パターンを繰り返し出力する。この、信号発生器９０３から出力される信号は、サンプリングレート（＝ｆＳ）を搬送波周波数（＝ｆＣ）の４倍にした信号に相当する（ｆＳ＝４・ｆＣ）。信号発生器９０３から出力された信号は分岐され、乗算器９０６の第２の入力部および単位遅延器９０８の入力部に供給される。単位遅延器９０８は、入力した信号を１クロック分遅延させ、乗算器９０７に向けて出力する。
【００１３】
乗算器９０６は、ΔΣ変調器９０４から出力された信号および信号発生器９０３から出力された信号をクロック毎に乗算して、加算器９０９に出力する。同様に、乗算器９０７は、ΔΣ変調器９０５から出力された信号および単位遅延器９０８から出力された信号をクロック毎に乗算して、加算器９０９に出力する。加算器９０９は、乗算器９０６および９０７から入力した信号をクロック毎に加算し、Ｄ級スイッチングアンプ９１０に向けて出力する。Ｄ級スイッチングアンプ９１０は、加算器９０９から入力した信号を増幅し、バンドパスフィルタ９１１を介して負荷９１２に出力する。ここで、負荷９１２としては、１端子入力のアンテナなどが想定される。
【００１４】
図１２は、従来技術によるＤ級スイッチングアンプ９１０の出力信号のスペクトルを示すグラフである。Ｄ級スイッチングアンプ９１０で増幅する信号は、搬送波周波数の４倍のサンプリングレートで離散サンプルした４値の信号である。よって、搬送波のスペクトルは、Ｄ級スイッチングアンプ９１０で増幅する信号のサンプリングレートの４分の１の周波数に発生する。
【００１５】
また、非特許文献１では、回路構成は図９のままで、回路のサンプリングレートを搬送波周波数の３分の４倍の周波数にして信号を増幅することも行っている（ｆＳ＝４・ｆＣ／３）。この場合、Ｄ級スイッチングアンプ９１０の出力信号は搬送波の３分の１の周波数帯に発生するが、この信号のナイキスト周波数を中心とした折り返し信号が搬送波周波数帯に発生する。この折り返し信号もＩ、Ｑの変調情報を有しているため、Ｄ級スイッチングアンプ９１０で増幅することで通信に使用することが可能である。
【００１６】
しかしながら、この非特許文献１に開示されたデジタル直交変調器には、Ｄ級スイッチングアンプ９１０を高効率に信号増幅させることが難しいという問題点がある。この問題が発生する原因は、Ｄ級スイッチングアンプ９１０が非常に高速なスイッチング動作をする必要があることに起因する。図９の回路は、加算器９０９から出力される信号が２値信号であるため、理論上１００％の効率で信号増幅ができるＤ級スイッチングアンプ９１０で増幅することが出来る。しかし、Ｄ級スイッチングアンプ９１０は、無線通信に使用する搬送波周波数の４倍のクロックレートで動作する必要があるため、数ＧＨｚ以上の非常に高速なスイッチング動作が要求される。一般的に、Ｄ級スイッチングアンプは、スイッチング動作が高速になるほど高効率な増幅が難しくなるため、図９の回路でもＤ級スイッチングアンプ９１０を高効率に動作させることは難しくなる。
【００１７】
また、サンプリングレートを搬送波周波数の３分の４にして、Ｄ級スイッチングアンプの動作を低速化した場合にも問題が発生する。一般的に、ＤＡ変換された信号は周波数が高くなるに連れてアナログ出力信号の振幅が減衰してしまう。これを、アパーチャ効果という。
【００１８】
図９の回路においては、Ｄ級スイッチングアンプ９１０からバンドパスフィルタ９１１を介して負荷９１２に信号出力することは、ＤＡ変換に相当する。このため、図９の回路もアパーチャ効果の影響を受ける（図１２参照）。アパーチャ効果は、サンプリング周波数を下げるほど影響が大きくなる。このため、サンプリングレートを搬送波周波数の３分の４にした場合はアパーチャ効果の影響が大きくなる。この結果、Ｄ級スイッチングアンプに供給される信号は、使用したい搬送波周波数帯の信号に対する帯域外のノイズの割合が大きくなる。
【００１９】
一般的に、Ｄ級スイッチングアンプは、使用したい周波数帯の信号に対する帯域外ノイズの割合が大きくなるほど高効率な増幅が難しくなる。よって、サンプリングレートを搬送波周波数の３分の４にした場合でも、図９の回路はＤ級スイッチングアンプ９１０を高効率に動作させることは難しい。
【００２０】
また、上記に関連して、特許文献１（特開２００２−５３４９０８号公報）には、電力変調システムに係る記載が開示されている。この電力変調システムは、供給入力に応答した電力出力を生成するために信号入力を電力増幅するための第１および第２の手段を用いて、同相および直角位相入力信号を変調および増幅する。この電力変調システムは、第１、第２、第３、および第４の基準周波数信号を供給するための手段と、第１および第２手段の信号入力へ信号を供給するための手段と、第１の可変供給電圧を電力増幅のための第１手段の供給入力へ供給する手段と、第２の可変供給電圧を電力増幅のための第２手段の供給入力へ供給する手段と、電力増幅のための第１および第２手段の電力出力を負荷へつなぐための手段とによって特徴付けられている。ここで、第１および第２基準周波数信号は、互いに反転している。また第３および第４の基準周波数信号は、互いに反転している。第１および第２手段の信号入力へ信号を供給するための手段は、第１および第２基準周波数信号の１つをＩおよびＱ入力信号の一方の極性の関数として電力増幅のための第１手段の信号入力へ選択的に供給する。第１および第２手段の信号入力へ信号を供給するための手段は、第１および第２基準周波数信号の１つをＩおよびＱ入力信号の他方の極性の関数として電力増幅のための第２手段の信号入力へ選択的に供給する。第１の可変供給電圧を電力増幅のための第１手段の供給入力へ供給する手段は、ＩおよびＱ入力信号の一方に応答して第１の可変供給電圧を電力増幅のための第１手段の供給入力へ供給する。第２の可変供給電圧を電力増幅のための第２手段の供給入力へ供給する手段は、ＩおよびＱ入力信号の他方に応答して第２の可変供給電圧を電力増幅のための第１手段の供給入力へ供給する。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２００２−５３４９０８号公報
【非特許文献】
【００２２】
【非特許文献１】Ａｎｔｏｉｎｅ  Ｆｒａｐｐｅ，  Ｂｒｕｎｏ  Ｓｔｅｆａｎｅｌｌｉ，  Ａｘｅｌ  Ｆｌａｍｅｎｔ，  Ａｎｄｒｅａｓ  Ｋａｉｓｅｒ  ａｎｄ  Ａｎｄｒｅｉａ  Ｃａｔｈｅｌｉｎ，  “Ａ  ｄｉｇｉｔａｌ  ΔΣ  ＲＦ  ｓｉｇｎａｌ  ｇｅｎｅｒａｔｏｒ  ｆｏｒ  ｍｏｂｉｌｅ  ｃｏｍｍｕｎｉｃａｔｉｏｎ  ｔｒａｎｓｍｉｔｔｅｒｓ  ｉｎ  ９０ｎｍ  ＣＭＯＳ”，  Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  Ｓｙｍｐｏｓｉｕｍ，  ２００８．  ＲＦＩＣ  ２００８．  ＩＥＥＥ，  Ｊｕｎｅ  １７  ２００８−Ａｐｒｉｌ  １７  ２００８  Ｐａｇｅ（ｓ）：１３−１６
【発明の概要】
【発明が解決しようとする課題】
【００２３】
本発明の目的は、高効率な増幅が容易な送信器を提供することである。
【課題を解決するための手段】
【００２４】
本発明による送信器は、第１の変換部と、第２の変換部と、第１のＤ級スイッチングアンプと、第２のＤ級スイッチングアンプと、負荷とを具備する。ここで、第１の変換部は、所定の搬送波周波数を有する搬送波に乗ったＩ信号を、所定のサンプリング周波数を有する第１の２値のデジタル信号に変換する。第２の変換部は、所定の搬送波周波数を有する搬送波に乗ったＱ信号を、所定のサンプリング周波数を有し、位相が第１の２値のデジタル信号から９０度遅れ、符号が反転された、第２の２値のデジタル信号に変換する。第１のＤ級スイッチングアンプは、第１の２値のデジタル信号を増幅する。第２のＤ級スイッチングアンプは、第２の２値のデジタル信号を増幅する。負荷は、一方の端部から第１のＤ級スイッチングアンプの出力信号を入力し、他方の端部から第２のＤ級スイッチングアンプの出力信号を入力する。負荷は、入力された２つの出力信号から搬送波周波数の帯域の信号を抽出するバンドパス特性を具備する。
【発明の効果】
【００２５】
本発明による第１の効果は、Ｄ級スイッチングアンプで増幅する信号を非特許文献１の回路の２分の１のサンプリングレートとすることで、高効率な増幅が容易となることである。
【００２６】
本発明による第２の効果は、２つのＤ級スイッチングアンプで２端子入力の負荷の両端を駆動することで、負荷に印加される信号を３値に量子化された信号とすることである。その結果、２値に量子化した信号を増幅する非特許文献１の回路に比べて、搬送波周波数帯の信号に対する帯域外のノイズを小さくすることが可能となり、高効率な増幅が容易となることである。
【図面の簡単な説明】
【００２７】
【図１】図１は、本発明の第１の実施形態による送信器の構成を概略的に示す回路図である。
【図２】図２は、本発明の第２の実施形態における送信器の構成例を示す回路図である。
【図３】図３は、本発明の第３の実施形態の送信器の構成例を示す回路図である。
【図４】図４は、本発明の第３の実施形態において、負荷に出力される信号の歪を効果的に除去できる前置歪補正回路の構成を示すブロック図である。
【図５】図５は、本発明の第１、第２、第３の実施形態において、負荷に所望の特性を持たせるための回路構成を示す回路図である。
【図６】図６は、本発明の第１、第２、第３の実施形態において、負荷に所望の特性を持たせるための回路構成を示す回路図である。
【図７】図７は、本発明の第１、第２、第３の実施形態において、負荷に所望の特性を持たせるための回路構成を示す回路図である。
【図８】図８は、従来から使用されている無線通信装置としての送信器の構成を示す回路図である。
【図９】図９は、従来技術による、Ｄ級スイッチングアンプを使用する送信器の１例を示す回路図である。
【図１０】図１０は、本発明の第１の実施形態における入出力信号を示すタイミングチャートである。
【図１１】図１１は、本発明の第１の実施形態において負荷に供給される信号のスペクトルを示すグラフである。
【図１２】図１２は、従来技術によるＤ級スイッチングアンプの出力信号のスペクトルを示すグラフである。
【発明を実施するための形態】
【００２８】
添付図面を参照して、本発明による送信器を実施するための形態を以下に説明する。
【００２９】
（第１の実施形態）
図１は、本発明の第１の実施形態による送信器の構成を概略的に示す回路図である。
【００３０】
本発明の第１の実施形態の送信器は、デジタル変調ＩＱ信号生成部１０１、Ｉ変調信号入力端子１０２、Ｑ変調信号入力端子１０３、Ｄ級スイッチングアンプ１０４、１０５、負荷１０６を具備する。
【００３１】
Ｉ変調信号入力端子１０２およびＱ変調信号入力端子１０３は、デジタル変調ＩＱ信号生成部１０１の２つの出力部にそれぞれ接続されている。Ｉ変調信号入力端子１０２およびＱ変調信号入力端子１０３は、Ｄ級スイッチングアンプ１０４、１０５の入力部にそれぞれ接続されている。Ｄ級スイッチングアンプ１０４、１０５の出力部は、負荷１０６の２つの端部にそれぞれ接続されている。
【００３２】
負荷１０６としては、例えば、搬送波周波数帯の信号のみを電力として抽出するバンドパス特性を有する２端子入力のアンテナなどが想定されている。
【００３３】
なお、上記に説明した回路構成はあくまでも一例であって、本実施形態の送信器の構成を限定するものではない。
【００３４】
Ｉ変調信号入力端子１０２から供給された２値のデジタル信号は、Ｄ級スイッチングアンプ１０４で増幅され、負荷１０６の片方の入力端子に出力される。同様に、Ｑ変調信号入力端子１０３から供給された２値のデジタル信号は、Ｄ級スイッチングアンプ１０５で増幅され、負荷１０６の他方の入力端子に出力される。
【００３５】
図１０は、本発明の第１の実施形態における入出力信号を示すタイミングチャートである。本発明の第１の実施形態において、Ｉ変調信号入力端子１０２から供給される信号は、Ｉ信号と搬送波を乗算した信号で、搬送波周波数（ｆＣとする）の２倍のサンプリングレート（ｆＳとする；ｆＳ＝２・ｆＣ）で離散サンプリングした２値の信号になっている。同様に、Ｑ変調信号入力端子１０３から供給される信号は、Ｑ信号と搬送波を乗算して正負を反転した信号で、搬送波周波数の２倍のサンプリングレート（ｆＳ＝２・ｆＣ）で離散サンプリングした２値の信号になっている。ただし、この２つの入力信号は、Ｉ信号はｃｏｓ波に相当する搬送波と乗算されているのに対して、Ｑ信号はｓｉｎ波に相当する搬送波と乗算されている。これらのｃｏｓ波とｓｉｎ波は、共に、１と−１を交互に繰り返す信号になる。そして、Ｉ変調信号入力端子１０２から供給される信号のサンプリング・クロックに対してＱ変調信号入力端子１０３から供給される信号のサンプリング・クロックを４・ｆＣ分の１秒（サンプリング・クロックの２分の１の時間）ずらしている。こうすることで、周波数の２倍のサンプリングレート（ｆＳ＝２・ｆＣ）を用いてｃｏｓ波とｓｉｎ波の双方で波形の腹をサンプリングしている。また、負荷１０６の２つの入力端子にそれぞれＩ信号を元に生成した変調信号とＱ信号を元に生成した変調信号を入力しているが、これは２つの入力信号を負荷１０６上で減算処理することと等価である。
【００３６】
図１１は、本発明の第１の実施形態において負荷１０６に供給される信号のスペクトルを示すグラフである。Ｄ級スイッチングアンプ１０４、１０５で増幅する信号は、搬送波周波数の２倍のサンプリングレートで離散サンプルした２値の信号である。同時に、２つのＤ級スイッチングアンプ１０４、１０５に入力する信号を、サンプリング・クロックの２分の１だけずらして入力することで、負荷１０６に供給される信号は、搬送波周波数の４倍のサンプリング・クロックで生成した３値の信号と同等になる。よって、搬送波のスペクトルは、Ｄ級スイッチングアンプ１０４、１０５で増幅する信号のサンプリングレートの２分の１の周波数に発生する。また、負荷１０６に供給される信号が３値の信号であることから、図１１のスペクトルは図１２のスペクトルに比べて、搬送波周波数帯の信号に対する帯域外のノイズの比率が減少する。
【００３７】
また、図１の回路において、Ｄ級スイッチングアンプ１０４、１０５に入力する信号のサンプリングレートを、搬送波周波数の３分の２倍としても良い。このとき、Ｉ変調信号入力端子１０２から供給される信号のサンプリング・クロックに対してＱ変調信号入力端子１０３から供給される信号のサンプリング・クロックを４・ｆＣ分の３秒（サンプリング・クロックの２分の１の時間）ずらして動作させる。これにより、Ｄ級スイッチングアンプ１０４、１０５からは搬送波の３分の１の周波数の信号が出力され、搬送波周波数帯にはこの折り返し信号が発生する。この折り返し信号もＩ、Ｑの変調情報を有しているため、通信に使用することが可能である。
【００３８】
（第２の実施形態）
図２は、本発明の第２の実施形態における送信器の構成例を示す回路図である。本発明の第２の実施形態における送信器は、Ｉ信号入力端子２０１、Ｑ信号入力端子２０２、信号発生器２０３、デジタル変調器２０４、２０５、乗算器２０６、２０７、符号反転回路２０８、Ｄ級スイッチングアンプ２０９、２１０、負荷２１１を具備する。
【００３９】
Ｉ信号入力端子２０１およびＱ信号入力端子２０２は、デジタル変調器２０４、２０５の第１の入力部にそれぞれ接続されている。デジタル変調器２０４、２０５の出力部は、乗算器２０６、２０７の第１の入力部にそれぞれ接続されている。乗算器２０６、２０７の第２の入力部には、信号発生器２０３の２つの出力部がそれぞれ接続されている。乗算器２０６、２０７の出力部は、Ｄ級スイッチングアンプ２０９、２１０の入力部にそれぞれ接続されている。Ｄ級スイッチングアンプ２０９、２１０の出力部は、負荷２１１の両端部にそれぞれ接続されている。
【００４０】
デジタル変調器２０４、２０５としては、例えば、ΔΣ変調器やＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）変調器など、入力信号を２値のデジタル信号に変調する回路が想定されている。また、負荷２１１としては、例えば、搬送波周波数帯の信号のみを電力として抽出するバンドパス特性を有する２端子入力のアンテナなどが想定されている。
【００４１】
なお、上記に説明した回路構成はあくまでも一例であって、本実施形態の送信器の構成を限定するものではない。
【００４２】
デジタル変調器２０４、２０５、乗算器２０６、２０７、符号反転回路２０８、Ｄ級スイッチングアンプ２０９、２１０、は搬送波周波数の２倍のクロックレートで動作する。ただし、デジタル変調器２０５と乗算器２０７と符号反転回路２０８とＤ級スイッチングアンプ２１０は、デジタル変調器２０４と乗算器２０６とＤ級スイッチングアンプ２０９に比べて、１クロックの２分の１だけ遅れたクロックタイミングで動作する。
【００４３】
ベースバンド回路から出力されるＩ信号およびＱ信号は、それぞれＩ信号入力端子２０１およびＱ信号入力端子２０２から供給され、それぞれデジタル変調器２０４およびデジタル変調器２０５に供給される。デジタル変調器２０４、２０５は入力信号を１と−１の２値のＰＤＭ信号（またはＰＷＭ信号）に変換し、それぞれ乗算器２０６、２０７に出力する。同時に、信号発生器２０３は１、−１の１サイクル２クロック分の信号パターンを生成し、乗算器２０６、２０７に出力する。この信号発生器２０３から出力される信号は、搬送波（周波数＝ｆＣ）を２倍のサンプリングレート（２・ｆＣ）でサンプリングした信号に相当する。また、このとき、信号発生器２０３から乗算器２０７に出力される信号は、信号発生器２０３から乗算器２０６に出力される信号に比べて、２分の１クロック分の時間が遅れた信号とする。乗算器２０６は、デジタル変調器２０４および信号発生器２０３から出力された信号をクロック毎に乗算し、Ｄ級スイッチングアンプ２０９に出力する。乗算器２０７は、デジタル変調器２０５および信号発生器２０３から出力された信号をクロック毎に乗算し、符号反転回路２０８に出力する。符号反転回路２０８は、入力信号の正負を反転し、Ｄ級スイッチングアンプ２１０に出力する。Ｄ級スイッチングアンプ２０９、２１０から出力された信号は、負荷２１１に出力される。
【００４４】
上記の構成を取ることにより、本発明の第２の実施形態（図２）は、第１の実施形態（図１）と同じ条件でＤ級スイッチングアンプを動作させることが可能となる。また、第２の実施形態（図２）は、図９の従来回路とは異なり、内部回路の全てが搬送波周波数の２倍のクロックレートで動作する。このため、第２の実施形態（図２）は、図９の従来回路に比べて、Ｄ級スイッチングアンプ以外の部分についてもクロックレートを低く抑える効果があり、回路実装が容易になる。
【００４５】
図２の回路において、符号反転回路２０８は、Ｄ級スイッチングアンプ２１０の手前の信号処理経路であれば、乗算器２０７とＤ級スイッチングアンプ２１０の間以外に置いても構わない。つまり、符号反転回路２０８を乗算器２０７とＤ級スイッチングアンプ２１０の間に置く替わりに、Ｑ信号入力端子２０２とデジタル変調器２０５の間、信号発生器２０３と乗算器２０７の間、デジタル変調器２０５と乗算器２０７の間の三箇所のいずれかにも置くことができる。
【００４６】
また、図２の回路において、デジタル変調器２０４、２０５、乗算器２０６、２０７、符号反転回路２０８、Ｄ級スイッチングアンプ２０９、２１０のクロックレートを、搬送波周波数の３分の２倍として動作することも可能である。このとき、Ｉ変調信号入力端子２０１から供給される信号のサンプリング・クロックに対してＱ変調信号入力端子２０２から供給される信号のサンプリング・クロックを４・ｆＣ分の３秒（サンプリング・クロックの２分の１の時間）ずらして動作させる。同様に、信号発生器２０３は、１、−１の１サイクル２クロック分の信号を搬送波（周波数＝ｆＣ）の３分の２倍のクロックグレート（２・ｆＣ／３）で出力する。また、このとき、信号発生器２０３から乗算器２０７に出力される信号は、信号発生器２０３から乗算器２０６に出力される信号に比べて、２分の１クロック分の時間が遅れた信号とする。これにより、Ｄ級スイッチングアンプ２０９、２１０からは搬送波の３分の１の周波数の信号が出力され、搬送波周波数帯にはこの折り返し信号が発生する。この折り返し信号もＩ、Ｑの変調情報を有しているため、通信に使用することが可能である。
【００４７】
（第３の実施形態）
図３は、本発明の第３の実施形態の送信器の構成例を示す回路図である。本発明の第３の実施形態は、Ｉ信号入力端子３０１、Ｑ信号入力端子３０２、信号発生器３０３、デジタル変調器３０４、３０５、乗算器３０６、３０７、符号反転回路３０８、遅延器３０９、Ｄ級スイッチングアンプ３１０、３１１、負荷３１２を具備する。
【００４８】
Ｉ信号入力端子３０１およびＱ信号入力端子３０２は、デジタル変調器３０４、３０５の入力部にそれぞれ接続されている。デジタル変調器３０４、３０５の出力部は、乗算器３０７の第１の入力部にそれぞれ接続されている。乗算器３０６、３０７の第２の入力部には、信号発生器３０３の出力部が接続されている。乗算器３０６の出力部は、Ｄ級スイッチングアンプ３１０の入力部に接続されている。乗算器３０７の出力部は、符号反転回路３０８の入力部に接続されている。符号反転回路３０８の出力部は、遅延器３０９の入力部に接続されている。遅延器３０９の出力部は、Ｄ級スイッチングアンプ３１１の入力部に接続されている。Ｄ級スイッチングアンプ３１０、３１１の出力部は、負荷３１２の両端部にそれぞれ接続されている。
【００４９】
なお、上記に説明した回路構成はあくまでも一例であって、本実施形態の送信器の構成を限定するものではない。
【００５０】
デジタル変調器３０４、３０５としては、ΔΣ変調器やＰＷＭ変調器など、入力信号を２値のデジタル信号に変調する回路が想定されている。また、負荷３１２としては、搬送波周波数帯の信号のみを電力として抽出するバンドパス特性を有する２端子入力のアンテナなどが想定されている。
【００５１】
このうち、信号発生器３０３、デジタル変調器３０４、３０５、乗算器３０６、３０７、符号反転回路３０８、Ｄ級スイッチングアンプ３１０、３１１、は搬送波周波数（ｆＣ）の２倍のクロックレートで動作する。
【００５２】
ベースバンド回路から出力されるＩ信号およびＱ信号は、それぞれＩ信号入力端子３０１およびＱ信号入力端子３０２から供給され、それぞれデジタル変調器３０４およびデジタル変調器３０５に供給される。デジタル変調器３０４、３０５は入力信号を１とー１の２値のＰＤＭ信号に変換し、それぞれ乗算器３０６、３０７に出力する。同時に、信号発生器３０４は１、−１の１サイクル２クロック分の信号パターンを生成し、乗算器３０６、３０７に出力する。
【００５３】
この信号発生器３０３から出力される信号は、搬送波（周波数＝ｆＣ）を２倍のサンプリングレート（２・ｆＣ）でサンプリングした信号に相当する。また、このとき、信号発生器３０３から乗算器３０７に出力される信号は、信号発生器３０３から乗算器３０６に出力される信号と同位相である点が第２の実施形態（図２）との相違点になる。
【００５４】
乗算器３０６は、デジタル変調器３０４および信号発生器３０３から出力された信号をクロック毎に乗算し、Ｄ級スイッチングアンプ３１０に出力する。乗算器３０７は、デジタル変調器３０５および信号発生器３０３から出力された信号をクロック毎に乗算し、符号反転回路３０８に出力する。符号反転回路３０８は、入力信号の正負を反転し、遅延器３０９に出力する。遅延器３０９は入力信号を１／（４・ｆＣ）秒（クロックの２分の１の時間）遅延させてＤ級スイッチングアンプ３１１出力する。Ｄ級スイッチングアンプ３１０、３１１から出力された信号は、負荷３１２に出力される。
【００５５】
上記の構成を取ることにより、本発明の第３の実施形態（図３）は、第１の実施形態（図１）および第２の実施形態（図２）と同じ条件でＤ級スイッチングアンプを動作させることが可能となる。また、第３の実施形態（図３）は、第２の実施形態（図２）と同様に、内部回路の全てが搬送波周波数の２倍のクロックレートで動作する。さらに、Ｉ信号とＱ信号の処理過程において、クロックの移相をずらして処理する過程が後段に移ることで、デジタル的な回路設計が容易な回路ブロックが広くなる。第２の実施形態では、各回路ブロックは全て搬送波周波数の２倍のクロックレート（２・ｆＣ）で動いているが、クロックのタイミング調整は搬送波周波数の４倍のクロックレート（４・ｆＣ）での回路動作に要求される精度が必要であった。これに対して、第３の実施形態では、遅延器３０８、Ｄ級スイッチングアンプ３１０、３１１以外のデジタル回路ブロックでは、搬送波周波数の２倍のクロックレート（２・ｆＣ）での回路動作に要求されるクロックの精度で設計すれば十分になる。このため、第３の実施形態は第２の実施形態に比べて、自動配置配線などでの回路設計が容易である。
【００５６】
図３の回路において、符号反転回路３０８は、Ｄ級スイッチングアンプ３１１の手前の信号処理経路であれば、乗算器３０７と遅延器３０９の間以外に置いても構わない。つまり、符号反転回路３０８を乗算器３０７と遅延器３０９の間に置く替わりに、Ｑ信号入力端子３０２とデジタル変調器３０５の間、信号発生器３０３と乗算器３０７の間、デジタル変調器３０５と乗算器３０７、遅延器３０９とＤ級スイッチングアンプ３１１の間の４箇所のいずれかにも置くことができる。
【００５７】
また、図３の回路において、デジタル変調器３０４、３０５、乗算器３０６、３０７、符号反転回路３０８、Ｄ級スイッチングアンプ３１０、３１１のクロックレートを、搬送波周波数の３分の２倍として動作することも可能である。このとき、遅延器３０９で発生させる遅延時間は４・ｆＣ分の３秒（サンプリング・クロックの２分の１の時間）となる。同様に、信号発生器３０３は、１、−１の１サイクル２クロック分の信号を搬送波（周波数＝ｆＣ）の３分の２倍のクロックグレート（２・ｆＣ／３）で出力する。これにより、Ｄ級スイッチングアンプ３１０、３１１からは搬送波の３分の１の周波数の信号が出力され、搬送波周波数帯にはこの折り返し信号が発生する。この折り返し信号もＩ、Ｑの変調情報を有しているため、通信に使用することが可能である。
【００５８】
本発明の第３の実施形態では、Ｉ信号の演算過程に掛かる時間よりも、Ｑ信号の演算過程に掛かる時間の方が２分の１クロック分だけ長くなる。この時間差は、歪発生の原因となる。
【００５９】
図４は、本発明の第３の実施形態において、負荷３１２に出力される信号の歪を効果的に除去できる前置歪補正回路の構成を示すブロック図である。
【００６０】
図４の前置歪補正回路は、Ｉ信号入力端子４０１、Ｑ信号入力端子４０２、単位遅延器４０３、４０４、加算器４０５、除算器４０６、Ｉ信号出力端子４０７、Ｑ信号出力端子４０８を具備する。
【００６１】
Ｉ信号入力端子４０１は、単位遅延器４０３の入力部に接続されている。単位遅延器４０３の出力部は、Ｉ信号出力端子４０７に接続されている。Ｑ信号入力端子４０２は、単位遅延器４０４の入力部と、加算器４０５の第１の入力部とに接続されている。単位遅延器４０４の出力部は、加算器４０５の第２の入力部に接続されている。加算器４０５の出力部は、除算器４０６の入力部に接続されている。除算器４０６の出力部は、Ｑ信号出力端子４０８に接続されている。
【００６２】
図４の回路は、デジタル変調器３０４、３０５と同じクロックレートで動作する。
【００６３】
Ｉ信号入力端子４０１にはＩ信号が供給され、供給されたＩ信号は単位遅延器４０３に送られる。単位遅延器４０３は入力信号を１クロック分の時間を遅延させ、Ｉ信号出力端子４０７へ出力する。Ｑ信号入力端子４０２からはＱ信号が供給され、供給されたＱ信号は単位遅延器４０４と加算器４０５に送られる。単位遅延器４０４は入力信号を１クロック分の時間を遅延させ、加算器４０５へ出力する。加算器４０５は、Ｑ信号入力端子からの入力信号と単位遅延器４０３からの入力信号の和を計算し、計算結果を除算器４０６へ出力する。除算器４０６は入力信号を２分の１に除算し、Ｑ信号出力端子４０８に出力する。
【００６４】
図４のＩ信号出力端子４０７とＱ信号出力端子４０８は、それぞれ、図３のＩ信号入力端子３０１とＱ信号入力端子３０２に接続される。
【００６５】
図５、図６、図７は、本発明の第１、第２、第３の実施形態において、負荷１０６、２１１、３１２に所望の特性を持たせるための回路構成を示す回路図である。なお、図５、図６、図７の回路は負荷１０６、２１１、３１２のどれとも置き換えが可能である。
【００６６】
図５の回路は、バンドパスフィルタ５０１、５０２とアンテナ負荷５０３を具備する。
【００６７】
図５の回路は入力端子を２つ有する。片方の入力端子は、Ｉ信号の処理経路にあるＤ級スイッチングアンプ１０４、２０９、３１０の出力をバンドパスフィルタ５０１に接続する。もう片方の入力端子は、Ｑ信号の処理経路にあるＤ級スイッチングアンプ１０５、２１０、３１１の出力をバンドパスフィルタ５０２に接続する。アンテナ負荷５０３は２端子入力になっており、それぞれの端子にバンドパスフィルタ５０１、５０２の出力が供給される。
【００６８】
図６の回路は、バンドパスフィルタ６０１、６０２、バラン６０３とアンテナ負荷６０４を具備する。
【００６９】
図６の回路は入力端子を２つ有する。片方の入力端子は、Ｉ信号の処理経路にあるＤ級スイッチングアンプ１０４、２０９、３１０の出力をバンドパスフィルタ６０１に接続する。もう片方の入力端子は、Ｑ信号の処理経路にあるＤ級スイッチングアンプ１０５、２１０、３１１の出力をバンドパスフィルタ６０２に接続する。バラン６０３は、バンドパスフィルタ６０１の出力とバンドパスフィルタ６０２の出力の差をアンテナ負荷６０４に出力する。
【００７０】
図７の回路は、バラン７０１、バンドパスフィルタ７０２とアンテナ負荷７０３を具備する。
【００７１】
図７の回路は入力端子を二つ有する。片方の入力端子は、Ｉ信号の処理経路にあるＤ級スイッチングアンプ１０４、２０９、３１０の出力に接続する。もう片方の入力端子は、Ｑ信号の処理経路にあるＤ級スイッチングアンプ１０５、２１０、３１１の出力に接続する。バラン７０１は、Ｄ級スイッチングアンプ１０４、２０９、３１０の出力とＤ級スイッチングアンプ１０４、２０９、３１０の出力の差を出力する。バラン７０１から出力された信号は、バンドパスフィルタ７０２を介してアンテナ負荷７０３に供給される。
【符号の説明】
【００７２】
１０１  デジタル変調ＩＱ信号生成部
１０２  Ｉ変調信号入力端子
１０３  Ｑ変調信号入力端子
１０４、１０５、２０９、２１０、３１０、３１１、９１０  Ｄ級スイッチングアンプ
１０６、２１１、３１２、８１１、９１２  負荷
２０１、３０１、４０１、８０１、９０１  Ｉ信号入力端子
２０２、３０２、４０２、８０２、９０２  Ｑ信号入力端子
２０３、３０３、９０３  信号発生器
２０４、２０５、３０４、３０５  デジタル変調器
２０６、２０７、３０６、３０７、９０６、９０７  乗算器
２０８、３０８  符号反転回路
３０９  遅延器
４０３、４０４、９０８  単位遅延器
４０５  加算器
４０６  除算器
４０７  Ｉ信号出力端子
４０８  Ｑ信号出力端子
５０１、５０２、６０１、６０２、７０２、９１１  バンドパスフィルタ
５０３、６０４、７０３  アンテナ負荷
６０３、７０１  バラン
８０３、８０４  デジタルアナログ変換器
８０５  局部発振器
８０６、８０７  ミキサ
８０８  移相器
８０９、９０９  加算器
８１０  ＡＢ級電力増幅器
９０４、９０５  ΔΣ変調器
【図１】
2011086983.tif 000003
【図２】
2011086983.tif 000004
【図３】
2011086983.tif 000005
【図４】
2011086983.tif 000006
【図５】
2011086983.tif 000007
【図６】
2011086983.tif 000008
【図７】
2011086983.tif 000009
【図８】
2011086983.tif 000010
【図９】
2011086983.tif 000011
【図１０】
2011086983.tif 000012
【図１１】
2011086983.tif 000013
【図１２】
2011086983.tif 000014