(57)【要約】【課題】生成されたスペクトラム拡散クロックを、各種タイミングを制御するカウンタのクロックとしても用いることのできるスペクトラム拡散クロック生成装置の提供。【解決手段】ＳＳＣ源クロック発生回路３，基準クロック発生回路５が発生するＳＳＣ源クロック，基準クロックは、１６ｂｉｔカウンタ７，９に入力されて、そのクロック数がカウンタ値ｃｎｔ１，ｃｎｔ２として計数される。カウンタ値ｃｎｔ１，ｃｎｔ２は、比較回路１０に入力され、カウンタ値ｃｎｔ１がカウンタ値ｃｎｔ２よりも１以上大きくなると、比較回路１０は比較結果ｃｍｐとしてＬレベルの信号を出力する。すると、パルス生成回路２１がＬレベルの矩形パルス（間引き要求ｐｌｓ＿ｃｇ）を出力し、ＡＮＤ回路３１によりその間引き要求ｐｌｓ＿ｃｇとＳＳＣ源クロックとの論理積が計算されることによって、ＳＳＣ源クロックが１クロック分間引かれる。【選択図】図１
2011055118.tif 000002
【特許請求の範囲】
【請求項１】
周波数が変調されるスペクトラム拡散クロックを生成するスペクトラム拡散クロック生成手段と、
周波数が一定の基準クロックを生成する基準クロック生成手段と、
上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロック数を計数するスペクトラム拡散クロック計数手段と、
上記基準クロック生成手段が生成した基準クロックのクロック数を計数する基準クロック計数手段と、
上記スペクトラム拡散クロック計数手段が計数したクロック数と上記基準クロック計数手段が計数したクロック数とを比較し、上記各クロック数の差が予め設定された許容範囲内にあるか否かを判断する比較手段と、
上記比較手段の比較結果に基づき、上記各クロック数の差が上記許容範囲を超えた場合、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロックパルスを間引くか若しくはクロックパルスを追加することにより、上記各クロック数の差を上記許容範囲内に収める補正手段と、
を備えたことを特徴とするスペクトラム拡散クロック生成装置。
【請求項２】
上記スペクトラム拡散クロック生成手段が生成するスペクトラム拡散クロックの周波数の下限が、上記基準クロック生成手段が生成する基準クロックの周波数以上で、
上記補正手段は、上記各クロック数の差が上記許容範囲を超えた場合、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロックパルスを間引くことを特徴とする請求項１記載のスペクトラム拡散クロック生成装置。
【請求項３】
上記スペクトラム拡散クロック生成手段が生成するスペクトラム拡散クロックの周波数の上限が、上記基準クロック生成手段が生成する基準クロックの周波数以下で、
上記補正手段は、上記各クロック数の差が上記許容範囲を超えた場合、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロックパルスを追加することを特徴とする請求項１記載のスペクトラム拡散クロック生成装置。
【請求項４】
上記比較手段によって比較される上記各クロック数の差が減少するように、上記スペクトラム拡散クロック生成手段が生成するスペクトラム拡散クロックを一定割合で逓倍し、またはそのスペクトラム拡散クロックを一定割合で分周し、または上記スペクトラム拡散クロック計数手段が計数したクロック数を定数倍し、またはそのクロック数を定数で除し、または上記基準クロック生成手段が生成する基準クロックを一定割合で逓倍し、またはその基準クロックを一定割合で分周し、または上記基準クロック計数手段が計数したクロック数を定数倍し、またはそのクロック数を定数で除する調整手段を、
更に備えたことを特徴とする請求項１〜３のいずれかに記載のスペクトラム拡散クロック生成装置。
【請求項５】
上記許容範囲は、上記各クロック数の差が±１未満の範囲であることを特徴とする請求項１〜４のいずれかに記載のスペクトラム拡散クロック生成装置。
【請求項６】
一定の変調周期で周波数が変調されるスペクトラム拡散クロックを、その変調周期の基準となる原点信号と共に生成するスペクトラム拡散クロック生成手段と、
上記原点信号が生成されてから上記スペクトラム拡散クロックの周波数が予め設定された許容範囲を超えて増加または減少するまでのタイミングを記憶する記憶手段と、
上記原点信号が生成されてから上記記憶手段に記憶されたタイミングとなったとき、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロックパルスを間引くかまたはクロックパルスを追加する補正手段と、
を備えたことを特徴とするスペクトラム拡散クロック生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器などに用いられる、周波数が変調されるスペクトラム拡散クロックを生成するスペクトラム拡散クロック生成装置に関する。
【背景技術】
【０００２】
従来より、電子機器等のシステム設計で問題になる電磁波妨害雑音（ＥＭＩ）を低減するために、周波数が一定の周期で変調されるスペクトラム拡散クロック（Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ  Ｃｌｏｃｋ）が用いられている。スペクトラム拡散クロックは、周波数が一定の周期で変調されることにより、ＥＭＩを低減するものである。
【０００３】
また、この種のスペクトラム拡散クロックを生成するスペクトラム拡散クロック生成装置では、変調ＯＮのときのスペクトラム拡散クロックのクロック数を計数した計数値と変調ＯＦＦのときのスペクトラム拡散クロック（すなわち基準クロック）のクロック数を計数した計数値とを比較し、両者が一致しているか否かに基づいてその装置が正常に動作しているか否かを判断することも提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−７８６１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
例えば、スキャナ等の画像読取装置における画像を読み取るタイミングやＦＡＸ等の通信機器の通信タイミングなどを制御する各要素はクロック数に基づいて、それぞれ制御されている。従来では、一定の周波数である基準クロックのクロック数に基づいて、各要素が制御されるが、その場合、ＥＭＩが生じるという問題があった。また、スペクトラム拡散クロックのクロック数に基づいて各要素を制御しようとすると、スペクトラム拡散クロックは、時間に応じて周波数が変調されてクロック数が一定に定まらないため、読み取りや通信などの各種タイミングを制御するカウンタのクロックとして使用することが困難であった。
【０００６】
そこで、本発明は、生成されたスペクトラム拡散クロックを、各種タイミングを制御するカウンタのクロックとしても用いることのできるスペクトラム拡散クロック生成装置を提供することを目的としてなされた。
【課題を解決するための手段】
【０００７】
上記目的を達するためになされた本発明のスペクトラム拡散クロック生成装置は、周波数が変調されるスペクトラム拡散クロックを生成するスペクトラム拡散クロック生成手段と、周波数が一定の基準クロックを生成する基準クロック生成手段と、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロック数を計数するスペクトラム拡散クロック計数手段と、上記基準クロック生成手段が生成した基準クロックのクロック数を計数する基準クロック計数手段と、上記スペクトラム拡散クロック計数手段が計数したクロック数と上記基準クロック計数手段が計数したクロック数とを比較し、上記各クロック数の差が予め設定された許容範囲内にあるか否かを判断する比較手段と、上記比較手段の比較結果に基づき、上記各クロック数の差が上記許容範囲を超えた場合、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロックパルスを間引くか若しくはクロックパルスを追加することにより、上記各クロック数の差を上記許容範囲内に収める補正手段と、を備えたことを特徴としている。
【０００８】
このように構成された本発明のスペクトラム拡散クロック生成装置では、スペクトラム拡散クロック生成手段が生成した周波数の変調を伴うスペクトラム拡散クロックのクロック数を、スペクトラム拡散クロック計数手段が計数する。また、基準クロック生成手段が生成した周波数一定の基準クロックのクロック数を基準クロック計数手段が計数する。
【０００９】
そして、比較手段は、上記スペクトラム拡散クロック計数手段が計数したクロック数と上記基準クロック計数手段が計数したクロック数とを比較し、上記各クロック数の差が予め設定された許容範囲内にあるか否かを判断する。すると、補正手段は、上記比較手段の比較結果に基づき、上記各クロック数の差が上記許容範囲を超えた場合、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロックパルスを間引くか若しくはクロックパルスを追加することにより、上記各クロック数の差を上記許容範囲内に収める。このため、本発明では、スペクトラム拡散クロックのクロック数と基準クロックのクロック数との差が上記許容範囲に収まるように、スペクトラム拡散クロックを補正することができ、生成されたスペクトラム拡散クロックを、各種タイミングを制御するカウンタのクロックとしても用いることができる。
【００１０】
なお、本発明は以下の構成に限定されるものではないが、上記スペクトラム拡散クロック生成手段が生成するスペクトラム拡散クロックの周波数の下限が、上記基準クロック生成手段が生成する基準クロックの周波数以上で、上記補正手段は、上記各クロック数の差が上記許容範囲を超えた場合、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロックパルスを間引いてもよい。
【００１１】
スペクトラム拡散クロック生成手段が生成するスペクトラム拡散クロックの周波数の下限が基準クロック生成手段が生成する基準クロックの周波数以上である場合、スペクトラム拡散クロックのクロック数が基準クロックのクロック数を上回ることによって、上記各クロック数の差が上記許容範囲を超える。従って、この場合、上記補正手段は、上記各クロック数の差が上記許容範囲を超えたときに、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロックパルスを間引くことによって上記各クロック数の差が上記許容範囲に収まるようにすることができる。
【００１２】
また、上記スペクトラム拡散クロック生成手段が生成するスペクトラム拡散クロックの周波数の上限が、上記基準クロック生成手段が生成する基準クロックの周波数以下で、上記補正手段は、上記各クロック数の差が上記許容範囲を超えた場合、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロックパルスを追加してもよい。
【００１３】
スペクトラム拡散クロック生成手段が生成するスペクトラム拡散クロックの周波数の上限が基準クロック生成手段が生成する基準クロックの周波数以下である場合、スペクトラム拡散クロックのクロック数が基準クロックのクロック数を下回ることによって、上記各クロック数の差が上記許容範囲を超える。従って、この場合、上記補正手段は、上記各クロック数の差が上記許容範囲を超えたときに、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロックパルスを追加することによって上記各クロック数の差が上記許容範囲に収まるようにすることができる。
【００１４】
また、上記比較手段によって比較される上記各クロック数の差が減少するように、上記スペクトラム拡散クロック生成手段が生成するスペクトラム拡散クロックを一定割合で逓倍し、またはそのスペクトラム拡散クロックを一定割合で分周し、または上記スペクトラム拡散クロック計数手段が計数したクロック数を定数倍し、またはそのクロック数を定数で除し、または上記基準クロック生成手段が生成する基準クロックを一定割合で逓倍し、またはその基準クロックを一定割合で分周し、または上記基準クロック計数手段が計数したクロック数を定数倍し、またはそのクロック数を定数で除する調整手段を、更に備えてもよい。
【００１５】
スペクトラム拡散クロックのクロック数と基準クロックのクロック数との差が極めて大きいと、補正手段が間引くまたは追加するクロックパルスの数も極めて大きくなり、有効に利用可能なスペクトラム拡散クロックが得られない可能性がある。これに対して、上記のように、スペクトラム拡散クロックを一定割合で逓倍し、またはそのスペクトラム拡散クロックを一定割合で分周し、または上記スペクトラム拡散クロック計数手段が計数したクロック数を定数倍し、またはそのクロック数を定数で除し、または上記基準クロックを一定割合で逓倍し、またはその基準クロックを一定割合で分周し、または上記基準クロック計数手段が計数したクロック数を定数倍し、またはそのクロック数を定数で除することによって、調整手段が上記各クロック数の差を減少させる場合、スペクトラム拡散クロックのクロック数と基準クロックのクロック数との差が極めて大きくても、各種タイミングを制御するカウンタのクロックとして有効に利用可能なスペクトラム拡散クロックを得ることができる。
【００１６】
また、上記許容範囲は、上記各クロック数の差が±１未満の範囲であってもよい。その場合、不要輻射スペクトラムのピーク値を減少させてノイズの発生を抑制する効果は維持したまま、基準クロックをそのまま使用している場合と同様に、上記スペクトラム拡散クロックを各種タイミングを制御するカウンタのクロックとして利用することができる。
【００１７】
また、上記目的を達するためになされた本発明のスペクトラム拡散クロック生成装置は、一定の変調周期で周波数が変調されるスペクトラム拡散クロックを、その変調周期の基準となる原点信号と共に生成するスペクトラム拡散クロック生成手段と、上記原点信号が生成されてから上記スペクトラム拡散クロックの周波数が予め設定された許容範囲を超えて増加または減少するまでのタイミングを記憶する記憶手段と、上記原点信号が生成されてから上記記憶手段に記憶されたタイミングとなったとき、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロックパルスを間引くかまたはクロックパルスを追加する補正手段と、を備えたことを特徴とするものであってもよい。
【００１８】
このように構成された本発明のスペクトラム拡散クロック生成装置では、スペクトラム拡散クロック生成手段によって原点信号が生成されてからそのスペクトラム拡散クロック生成手段によって生成されるスペクトラム拡散クロックの周波数が予め設定された許容範囲を超えて増加または減少するまでのタイミングを、記憶手段が記憶している。そして、補正手段は、上記原点信号が生成されてから上記記憶手段に記憶されたタイミングとなったとき、上記スペクトラム拡散クロック生成手段が生成したスペクトラム拡散クロックのクロックパルスを間引くかまたはクロックパルスを追加する。
【００１９】
すなわち、スペクトラム拡散クロックの周波数が上記許容範囲を超えて増加するタイミングを上記記憶手段が記憶している場合は、上記補正手段はそのタイミングで上記スペクトラム拡散クロックのクロックパルスを間引き、スペクトラム拡散クロックの周波数が上記許容範囲を超えて減少するタイミングを上記記憶手段が記憶している場合は、上記補正手段はそのタイミングで上記スペクトラム拡散クロックのクロックパルスを追加する。
【００２０】
従って、本発明では、周波数が上記許容範囲に収まるようにスペクトラム拡散クロックを補正することができ、そのスペクトラム拡散クロックは時間の測定等の用途にも良好に適合する。なお、上記原点信号が生成されてから上記タイミングとなったか否かの判断は、上記原点信号が生成されてからの上記スペクトラム拡散クロックのクロック数に基づいて行ってもよく、上記原点信号が生成されてからの経過時間に基づいて行ってもよい。
【図面の簡単な説明】
【００２１】
【図１】本発明が適用されたスペクトラム拡散クロック生成装置の構成を概略的に表すブロック図である。
【図２】そのスペクトラム拡散クロック生成装置で用いられるＳＳＣ源クロック及び上記スペクトラム拡散クロック生成装置の効果を表す説明図である。
【図３】そのスペクトラム拡散クロック生成装置における各信号の変化を例示するタイムチャートである。
【図４】上記スペクトラム拡散クロック生成装置の変形例の構成を概略的に表すブロック図である。
【図５】本発明が適用された他のスペクトラム拡散クロック生成装置の構成を概略的に表すブロック図である。
【図６】そのスペクトラム拡散クロック生成装置における各信号の変化を例示するタイムチャートである。
【図７】本発明が適用された更に他のスペクトラム拡散クロック生成装置の構成を概略的に表すブロック図である。
【図８】そのスペクトラム拡散クロック生成装置における各信号の変化、間引きテーブルの一例、及びその間引きテーブルの作成方法を例示するタイムチャートである。
【発明を実施するための形態】
【００２２】
［スペクトラム拡散クロック生成装置の構成］
次に、本発明の実施の形態を図面と共に説明する。図１は、本発明が適用されたスペクトラム拡散クロック生成装置１の構成を概略的に表すブロック図である。図１に示すように、スペクトラム拡散クロック生成装置１は、スペクトラム拡散クロックの一例としてのＳＳＣ源クロックを発生するＳＳＣ源クロック発生回路３（スペクトラム拡散クロック生成手段の一例）と、基準クロックを発生する基準クロック発生回路５（基準クロック生成手段の一例）とを備えている。
【００２３】
ＳＳＣ源クロック発生回路３が発生するＳＳＣ源クロックはスペクトラム拡散クロック計数手段の一例としての１６ｂｉｔカウンタ７に入力されて、そのクロック数がカウンタ値ｃｎｔ１として計数される。また、基準クロック発生回路５が発生する基準クロックは基準クロック計数手段の一例としての１６ｂｉｔカウンタ９に入力されてそのクロック数がカウンタ値ｃｎｔ２として計数される。なお、図２（Ａ）に実線で示すように、ＳＳＣ源クロックは９０ＭＨｚ〜１１０ＭＨｚ間を一定の変調周期で変調され、基準クロックの周波数は、ＳＳＣ源クロックの下限の周波数、すなわち９０ＭＨｚの一定周波数である。
【００２４】
図１に戻って、１６ｂｉｔカウンタ７，９によって計数され１６ｂｉｔの２進数として出力されるカウンタ値ｃｎｔ１，ｃｎｔ２は、比較手段の一例としての比較回路１０に入力され、ここでカウンタ値ｃｎｔ１とｃｎｔ２とが１以上ずれたタイミングが検出される。すなわち、比較回路１０は、次のような４つのフリップフロップ１１，１２，１３，１４と、１６個のＸＯＲ回路１７と、ＮＯＲ回路１９とを備えている。
【００２５】
フリップフロップ１１，１２は、ＳＳＣ源クロックの立ち上がりに同期したタイミングで、１６ｂｉｔカウンタ７が出力するカウンタ値ｃｎｔ１を１６ｂｉｔのデータとして通過させる。このため、フリップフロップ１２からは、カウンタ値ｃｎｔ１がＳＳＣ源クロックの２クロック分遅れたタイミングでカウンタ値ｓｙｎｃ＿ｃｎｔ１として出力される。また、フリップフロップ１３，１４は、ＳＳＣ源クロックの立ち上がりに同期したタイミングで、１６ｂｉｔカウンタ９が出力するカウンタ値ｃｎｔ２を１６ｂｉｔのデータとして通過させる。このため、フリップフロップ１４からは、カウンタ値ｃｎｔ２がＳＳＣ源クロックの２クロック分遅れたタイミングでカウンタ値ｓｙｎｃ＿ｃｎｔ２として出力される。
【００２６】
そして、上記カウンタ値ｓｙｎｃ＿ｃｎｔ１，ｓｙｎｃ＿ｃｎｔ２を構成する各ビットのデータは、１６個のＸＯＲ回路１７にそれぞれ入力され、各ＸＯＲ回路１７の出力はそれぞれＮＯＲ回路１９に入力される。ＮＯＲ回路１９の出力は、比較結果ｃｍｐとして比較回路１０から出力される。このため、カウンタ値ｓｙｎｃ＿ｃｎｔ１，ｓｙｎｃ＿ｃｎｔ２の値が一致しているときは、比較回路１０は比較結果ｃｍｐとしてＨレベルの信号を、カウンタ値ｓｙｎｃ＿ｃｎｔ１，ｓｙｎｃ＿ｃｎｔ２の値が食い違っているときは、比較回路１０は比較結果ｃｍｐとしてＬレベルの信号を、それぞれ出力する。
【００２７】
比較回路１０のＮＯＲ回路１９が出力する比較結果ｃｍｐは、パルス生成回路２１に入力される。このパルス生成回路２１は、通常はＨレベルの信号を出力しており、比較結果ｃｍｐがＨレベルからＬレベルに変化するとＬレベルの矩形パルス（以下、間引き要求ｐｌｓ＿ｃｇともいう）をＳＳＣ源クロックの１クロック分の期間に亘って出力し、その後ＳＳＣ源クロックの２クロック分の期間は比較結果ｃｍｐの値に関わらず出力をＨレベルに維持する。
【００２８】
この間引き要求ｐｌｓ＿ｃｇは、ＳＳＣ源クロックを計数する１６ｂｉｔカウンタ７にカウンタ停止信号として入力されると共に、間引き回路３０（補正手段の一例）に設けられたＡＮＤ回路３１にも入力される。間引き回路３０のＡＮＤ回路３１には、ＳＳＣ源クロック発生回路３が発生したＳＳＣ源クロックも入力されている。
【００２９】
このため、Ｌレベルの矩形パルスとしての間引き要求ｐｌｓ＿ｃｇと重なるタイミングで発生されたクロックパルスが間引かれたＳＳＣ源クロックが、ＡＮＤ回路３１から、間引き回路３０の出力として出力される。このように間引きがなされたＳＳＣ源クロック（以下、ＳＳＣ間引きクロックともいう）は、次のように、基準クロックとのクロック数のズレが１未満に抑制され、各種タイミングを制御するカウンタのクロックとしても用いることができる。
【００３０】
［スペクトラム拡散クロック生成装置の動作］
図３は、上記各信号の変化を一例を挙げて説明するタイムチャートである。図３に示すように、ＳＳＣ源クロックは１６ｂｉｔカウンタ７によりカウンタ値ｃｎｔ１として計数され、基準クロックは１６ｂｉｔカウンタ９によりカウンタ値ｃｎｔ２として計数される。また、フリップフロップ１１，１２を介して出力されるカウンタ値ｓｙｎｃ＿ｃｎｔ１は、カウンタ値ｃｎｔ１よりもＳＳＣ源クロックの２クロック分遅れたタイミングで増加し、フリップフロップ１３，１４を介して出力されるカウンタ値ｓｙｎｃ＿ｃｎｔ２はカウンタ値ｃｎｔ２よりもＳＳＣ源クロックの２クロック分遅れたタイミングで増加する。
【００３１】
前述のように、基準クロックは９０ＭＨｚで発生されるのに対して、ＳＳＣ源クロックは９０〜１１０ＭＨｚで変調されている。このため、図３の例では、ｃｎｔ１＝０３となったタイミングでカウンタ値ｓｙｎｃ＿ｃｎｔ１は０１となるのに対して、カウンタ値ｓｙｎｃ＿ｃｎｔ２は００のままである。このため、前述のように、ｃｎｔ１＝０３となったタイミングで比較結果ｃｍｐがＬレベルとなり、ＳＳＣ源クロックの１クロック分の長さを有するＬレベルの矩形パルスとしての間引き要求ｐｌｓ＿ｃｇが出力される。すると、この間引き要求ｐｌｓ＿ｃｇとＳＳＣ源クロックとの論理積であるＳＳＣ間引きクロックは、カウンタ値ｃｎｔ１が０３である期間のクロックパルス（１クロック分）が間引かれたものとなる。
【００３２】
また、Ｌレベルの矩形パルスとしての間引き要求ｐｌｓ＿ｃｇが出力されると、それがカウンタ停止信号として１６ｂｉｔカウンタ７に入力されるため、図３に矢印Ａで示すように、カウンタ値ｃｎｔ１の加算が１クロック分停止される。同様に、カウンタ値ｓｙｎｃ＿ｃｎｔ１の加算もその２クロック後に１クロック分停止される。こうして、カウンタ値ｓｙｎｃ＿ｃｎｔ１の加算が停止されると、カウンタ値ｓｙｎｃ＿ｃｎｔ１，ｓｙｎｃ＿ｃｎｔ２の値が一致し、比較結果ｃｍｐもＨレベルに戻る。
【００３３】
なお、前述のように、Ｌレベルの間引き要求ｐｌｓ＿ｃｇはＳＳＣ源クロックの１クロック分の期間でのみ出力され、その後ＳＳＣ源クロックの２クロック分の期間は比較結果ｃｍｐの値に関わらず出力をＨレベルに維持される。このため、間引き要求ｐｌｓ＿ｃｇは次にカウンタ値ｃｎｔ１が０７となってカウンタ値ｓｙｎｃ＿ｃｎｔ１，ｓｙｎｃ＿ｃｎｔ２の値が食い違うまで発生しない。以下、カウンタ値ｓｙｎｃ＿ｃｎｔ１，ｓｙｎｃ＿ｃｎｔ２の値が１つ食い違う毎に、すなわち、図３の例ではカウンタ値ｃｎｔ１が０７，０Ｃ，…となる毎に、前述のようにＳＳＣ源クロックが１クロック分間引かれる。このため、基準クロックとＳＳＣ間引きクロックとは１クロック分以上ずれることがなく、そのＳＳＣ間引きクロックは各種タイミングを制御するカウンタのクロックとしても用いることができる。
【００３４】
［本発明の他の実施の形態］
なお、本発明は上記実施の形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の形態で実施することができる。例えば、上記実施の形態では、基準クロックの周波数がＳＳＣ源クロックの周波数の下限と一致しているが、基準クロックの周波数がＳＳＣ源クロックの周波数の下限よりも大幅に低い場合は、ＳＳＣ源クロックを間引く処理が頻繁に実行され、ＳＳＣ間引きクロックは効率の悪いものとなってしまう。そこで、そのような場合、例えば図４に概略的に示すように、前述の１６ｂｉｔカウンタ７と比較回路１０との間に調整手段の一例としての除算器４１を設けてもよい。この場合、１６ｂｉｔカウンタ７にて計数されたＳＳＣ源クロックのカウンタ値ｃｎｔ１を、予め設定された定数で除算器４１にて除算し、除算後のカウンタ値を前述のカウンタ値ｃｎｔ１の代わりに比較回路１０のフリップフロップ１１（図１参照）に入力することができる。
【００３５】
従って、この場合、比較回路１０のフリップフロップ１１，１３にそれぞれ入力されるカウンタ値の相違を抑制することができる。従って、ＳＳＣ源クロックに対する間引きの頻度を抑制しつつ、その間引き後のＳＳＣ間引きクロックを各種タイミングを制御するカウンタのクロックとしてより有効に用いることができる。
【００３６】
なお、この場合、除算器４１に設定する上記定数は、基準クロックの周波数がＳＳＣ源クロックの周波数の下限と一致している場合と同様の間引きが行われるように、すなわち、最終的に出力されるＳＳＣ間引きクロックの波形が、基準クロックの周波数がＳＳＣ源クロックの周波数の下限と一致している場合と同様になるように設定するのが望ましいが、その状態から若干ずれていてもよい。また、ＳＳＣ源クロック発生回路３と１６ｂｉｔカウンタ７との間に調整手段の一例としての分周回路を設けても、基準クロック発生回路５と１６ｂｉｔカウンタ９との間にＰＬＬ等の逓倍回路（調整手段の一例）を設けても、１６ｂｉｔカウンタ９と比較回路１０との間に調整手段の一例としての乗算器を設けても、同様の効果が生じる。
【００３７】
また、上記各実施の形態では、ＳＳＣ源クロックの周波数の少なくとも平均値が基準クロックの周波数よりも高い場合を想定し、ＳＳＣ源クロックからクロックパルスを間引く場合を説明したが、ＳＳＣ源クロックの周波数の少なくとも平均値が基準クロックの周波数よりも低い場合、次のようにＳＳＣ源クロックにクロックパルスを追加してもよい。図５は、そのような実施の形態に対応したスペクトラム拡散クロック生成装置１０１の構成を概略的に表すブロック図である。なお、図５において、図１のスペクトラム拡散クロック生成装置１と同様に構成された部分には、図１で用いたものと同様の符号を付して構成の詳細な説明を省略する。
【００３８】
図５に示すように、このスペクトラム拡散クロック生成装置１０１は、ＳＳＣ源クロック発生回路３，基準クロック発生回路５からパルス生成回路１２１に至る構成はスペクトラム拡散クロック生成装置１と同様である。パルス生成回路１２１は、前述のパルス生成回路２１における間引き要求ｐｌｓ＿ｃｇと同様にＬレベルの矩形パルスを発生して１６ｂｉｔカウンタ７にカウンタ加算信号として入力する。また、パルス生成回路１２１は、ＳＳＣ源クロックと重ならないタイミングで短いＨレベルのクロックパルスを追加クロックａｄｄ＿ｃｌｋとして出力する。この追加クロックａｄｄ＿ｃｌｋは、ＳＳＣ源クロックの最も短いクロックパルスよりも更に短く、かつ、カウンタのクロック等として使用した場合に１クロックとして計数されるのに十分な長さを有している。
【００３９】
この追加クロックａｄｄ＿ｃｌｋは、加算回路１３０（補正手段の一例）に設けられたＯＲ回路１３１に入力され、そのＯＲ回路１３１にはＳＳＣ源クロック発生回路３が発生したＳＳＣ源クロックも入力される。このため、加算回路１３０のＯＲ回路１３１からは、ＳＳＣ源クロックに追加クロックａｄｄ＿ｃｌｋが付け加えられたクロックがＳＳＣ加算クロックとして出力される。このＳＳＣ加算クロックは、次のように、基準クロックとのクロック数のズレが１未満に抑制され、各種タイミングを制御するカウンタのクロックとしても用いることができる。
【００４０】
ここで、ＳＳＣ源クロックは前述のように９０ＭＨｚ〜１１０ＭＨｚ間を一定の変調周期で変調され、基準クロックは、ＳＳＣ源クロックの上限の周波数、すなわち１１０ＭＨｚの一定周波数で発生されるものとする。すると、スペクトラム拡散クロック生成装置１０１の動作は次のようなものとなる。
【００４１】
図６は、スペクトラム拡散クロック生成装置１０１における各信号の変化を一例を挙げて説明するタイムチャートである。図６に示すように、図３の例と同様に、ＳＳＣ源クロックを計数したカウンタ値ｃｎｔ１及び基準クロックを計数したカウンタ値ｃｎｔ２に対して、フリップフロップ１１〜１４を介して出力されるカウンタ値ｓｙｎｃ＿ｃｎｔ１，ｓｙｎｃ＿ｃｎｔ２はＳＳＣ源クロックの２クロック分遅れたタイミングで増加する。
【００４２】
図６の例では、ｃｎｔ１＝０７となったタイミングでカウンタ値ｓｙｎｃ＿ｃｎｔ１は０５となるのに対して、カウンタ値ｓｙｎｃ＿ｃｎｔ２は０６である。このため、ｃｎｔ１＝０７となったタイミングで比較結果ｃｍｐがＬレベルとなり、追加クロックａｄｄ＿ｃｌｋが前述のタイミングで出力される。すると、この追加クロックａｄｄ＿ｃｌｋとＳＳＣ源クロックとの論理和としてのＳＳＣ加算クロックは、ｃｎｔ１＝０９の期間に発生したＳＳＣ源クロックのクロックパルスとｃｎｔ１＝０Ａの期間に発生したＳＳＣ源クロックのクロックパルスとの間に追加クロックａｄｄ＿ｃｌｋを追加したものとなる。
【００４３】
また、比較結果ｃｍｐがＬレベルとなると、パルス生成回路１２１は、前述の間引き要求ｐｌｓ＿ｃｇと同様のカウンタ加算信号を６ｂｉｔカウンタ７に入力する。このため、カウンタ値ｃｎｔ１は、次のＳＳＣ源クロックの立ち上がりに同期して０７から０９へ一気に２つ増加する。同様に、カウンタ値ｓｙｎｃ＿ｃｎｔ１もその２クロック後に２つ増加する。すると、カウンタ値ｓｙｎｃ＿ｃｎｔ１，ｓｙｎｃ＿ｃｎｔ２の値が一致し、比較結果ｃｍｐもＨレベルに戻る。なお、前述の間引き要求ｐｌｓ＿ｃｇと同様に、カウンタ加算信号もＳＳＣ源クロックの１クロック分の期間でのみ出力され、その後ＳＳＣ源クロックの２クロック分の期間は比較結果ｃｍｐの値に関わらず出力をＨレベルに維持される。このため、追加クロックａｄｄ＿ｃｌｋ及びカウンタ加算信号は次にカウンタ値ｓｙｎｃ＿ｃｎｔ１，ｓｙｎｃ＿ｃｎｔ２の値が食い違うまで発生しない。
【００４４】
このように、スペクトラム拡散クロック生成装置１０１を用いれば、ＳＳＣ源クロックの周波数の少なくとも平均値が基準クロックの周波数よりも低い場合にも、基準クロックとＳＳＣ加算クロックとは１クロック分以上ずれることがない。従って、このＳＳＣ加算クロックは、各種タイミングを制御するカウンタのクロックとしても用いることができる。また、スペクトラム拡散クロック生成装置１とスペクトラム拡散クロック生成装置１０１とを組み合わせることにより、ＳＳＣ源クロックのクロックパルスを間引く処理も新たにクロックパルスを追加する処理も両方実行可能にしてもよいことはいうまでもない。
【００４５】
なお、図２（Ａ）には、スペクトラム拡散クロック生成装置１または１０１にて生成されたＳＳＣ間引きクロック及びＳＳＣ加算クロックも併せて記載したので参照されたい。図２（Ａ）に示すように、ＳＳＣ間引きクロックは、前述の基準クロックの９０ＭＨｚ近傍を微小に変動しながらもほぼその基準クロックと同様の周波数となる。また、ＳＳＣ加算クロックは、前述の基準クロックの１１０ＭＨｚ近傍を微小に変動しながらもほぼその基準クロックと同様の周波数となる。
【００４６】
図２（Ｂ）は、ＳＳＣ源クロックの周波数の変化と上記ＳＳＣ間引きクロック及びＳＳＣ加算クロックの変化との関係を模式的に表す説明図である。図２（Ｂ）の左端に示すように、ＳＳＣ源クロックの周波数が高い（例えば１１０ＭＨｚ近傍）ときには、ＳＳＣ間引きクロックは一部のクロックパルスが間引かれるが、ＳＳＣ加算クロックにはクロックパルスの追加がなされない。逆に、図２（Ｂ）の右端に示すように、ＳＳＣ源クロックの周波数が低い（例えば９０ＭＨｚ近傍）ときには、ＳＳＣ加算クロックにはクロックパルスの追加がなされるが、ＳＳＣ間引きクロックにはクロックパルスの間引きがなされない。また、図２（Ｂ）の中央に示すように、ＳＳＣ源クロックが中程度の周波数のときは、ＳＳＣ間引きクロックにはクロックパルスの間引きが、ＳＳＣ加算クロックにはクロックパルスの追加が、それぞれ実行される。
【００４７】
なお、スペクトラム拡散クロック生成装置１０１においても、基準クロックの周波数がＳＳＣ源クロックの周波数の上限よりも大幅に高い場合は、図４の場合とは逆に、１６ｂｉｔカウンタ７と比較回路１０との間に調整手段の一例としての乗算器を設けてもよく、ＳＳＣ源クロック発生回路３と１６ｂｉｔカウンタ７との間にＰＬＬ等の逓倍回路（調整手段の一例）を設けてもよく、基準クロック発生回路５と１６ｂｉｔカウンタ９との間に調整手段の一例としての分周回路を設けてもよく、１６ｂｉｔカウンタ９と比較回路１０との間に調整手段の一例としての除算器を設けてもよい。
【００４８】
また、スペクトラム拡散クロック生成手段として、変調周期が一定でかつその変調周期の基準となる原点信号も生成可能なものを使用すれば、基準クロックを使用せずにスペクトラム拡散クロックを補正することができる。図７（Ａ）は、そのようなスペクトラム拡散クロック生成装置２０１の構成を概略的に表すブロック図である。
【００４９】
このスペクトラム拡散クロック生成装置２０１は、一定の変調周期で変調されるスペクトラム拡散クロックの一例としてのＳＳＣ源クロックを発生すると共に、そのＳＳＣ源クロックの変調周期の基準となる原点信号を出力可能に構成されたＳＳＣ源クロック発生回路２０３を有している。ＳＳＣ源クロック発生回路２０３が発生したＳＳＣ源クロックはスペクトラム拡散クロック生成装置１と同様の間引き回路３０に設けられたＡＮＤ回路３１に入力される。
【００５０】
また、上記ＳＳＣ源クロックは、間引き条件生成回路２５０に設けられたカウンタ２５１のＣＬＫ端子にも入力され、そのカウンタ２５１のＲＥＳＥＴ端子には、ＳＳＣ源クロック発生回路２０３から上記原点信号が入力される。このため、カウンタ２５１は、原点信号が発生されてからのＳＳＣ源クロックのクロック数を計数する。間引き条件生成回路２５０は、更に、次に示すような間引きテーブルを記憶したＲＯＭ２５３（記憶手段の一例）を備えており、その間引きテーブルとカウンタ２５１にて上記クロック数を計数したカウンタ値とを比較することによって、前述のパルス生成回路２１と同様の間引き要求をＡＮＤ回路３１に入力する。
【００５１】
図８（Ｂ）はＲＯＭ２５３に記憶された間引きテーブルの一例を表す説明図であり、図８（Ａ），（Ｃ）は、その間引きテーブルの作成方法を表す説明図である。なお、この例では、ＳＳＣ源クロックは９５ＭＨｚ〜１０５ＭＨｚの間を一定周期で変調されるものとする。
【００５２】
そのＳＳＣ源クロックに対して、９５ＭＨｚの基準クロック（仮想のものであってもよい）を想定すると、原点信号が発生してからのクロック数と、基準クロックによる経過時間，ＳＳＣ源クロックによる経過時間，及び両経過時間の差分は、図８（Ａ）に示すように変化する。図８（Ａ）に示すように、上記差分は、１１クロック目になると１１．０ｎｓに広がり、基準クロックの１クロック分（１０．５ｎｓ）を超える。そこで、図８（Ｃ）に示すように、ＳＳＣ源クロックの１１クロック目の立ち上がりに同期して前述の間引き要求を出力して、ＳＳＣ源クロックの１２クロック目を間引いて１３クロック目を１２クロック目とするのである。すると、図８（Ａ）に示すように、１２クロック目以降は再び差分が縮まる。
【００５３】
図８（Ｂ）に例示する間引きテーブルには、上記１１クロック目に対応するアドレス「０Ｂ」に対してデータ「０」が設定され、他のアドレスにはデータ「１」が設定されている。このため、カウンタ２５１のカウンタ値に対応する間引きテーブルのデータが「０」となったときに間引き条件生成回路２５０が間引き要求を出力すれば、図８（Ｃ）に例示するようなＳＳＣ間引きクロックが間引き回路３０から出力される。このようにして出力されたＳＳＣ間引きクロックも、前述のＳＳＣ間引きクロックと同様、各種タイミングを制御するカウンタのクロックとしてより有効に用いることができる。
【００５４】
なお、図８では、ＳＳＣ源クロックの変調周期のごく一部を示しているが、ＳＳＣ源クロックの周波数が高い期間では上記のような間引き要求の出力頻度が高くなり、ＳＳＣ源クロックの周波数が低い期間では上記のような間引き要求の出力頻度が低くなる。また、本実施の形態では、基準クロックによる経過時間の累積値とＳＳＣ源クロックによる経過時間の累積値とを比較しているが、１クロックに対する基準クロックによる経過時間とＳＳＣ源クロックによる経過時間とを比較して両者の差分が大きいときに間引き要求を出力してもよい。また更に、クロックパルスを追加する形態も、図５の実施の形態と同様に考えることができる。
【００５５】
更に、間引き条件生成回路２５０としては、予め上記間引きテーブルを備えていない形態も考えることができる。例えば、図７（Ｂ）に示す間引き条件生成回路２５０のように、カウンタ２５１のカウンタ値を数学的計算処理部２５５に入力して、その数学的計算処理部２５５による計算によって上記のように間引き要求を出力してもよい。
【００５６】
また更に、上記各実施の形態では、デジタルデータに対する処理によって間引き要求または追加クロックを出力したが、１６ｂｉｔカウンタ７，９により計数されたカウンタ値をＤ／Ａ変換してコンパレータ等によって比較してもよい。すなわち、比較回路１０等の比較手段は、アナログ回路によっても構成することができる。また、上記各実施の形態では、ＳＳＣ間引きクロックまたはＳＳＣ加算クロックのクロック数と基準クロックのクロック数との差分を±１未満に抑制したが、±２未満，±３未満等に抑制してもよい。
【符号の説明】
【００５７】
１，１０１，２０１…スペクトラム拡散クロック生成装置
３，２０３…ＳＳＣ源クロック発生回路        ５…基準クロック発生回路
７，９…１６ｂｉｔカウンタ                  １０…比較回路
１１，１２，１３，１４…フリップフロップ    １７…ＸＯＲ回路
１９…ＮＯＲ回路                            ２１，１２１…パルス生成回路
３０…間引き回路                            ３１…ＡＮＤ回路
４１…除算器                                １３０…加算回路
１３１…ＯＲ回路                            ２５０…間引き条件生成回路
２５１…カウンタ                            ２５５…数学的計算処理部
【図１】
2011055118.tif 000003
【図２】
2011055118.tif 000004
【図３】
2011055118.tif 000005
【図４】
2011055118.tif 000006
【図５】
2011055118.tif 000007
【図６】
2011055118.tif 000008
【図７】
2011055118.tif 000009
【図８】
2011055118.tif 000010