(57)【要約】【課題】歩留を向上でき、信頼性も良好な発光素子用エピタキシャルウェハ及び発光素子を提供する。【解決手段】ｎ型基板１上に、少なくともｎ型クラッド層４と、量子井戸構造を有する発光層５と、ｐ型クラッド７とが積層された発光素子用エピタキシャルウェハにおいて、ｎ型クラッド層４は、Ｓｉを含む２種類以上のｎ型ドーパントを混合添加したエピタキシャル層を有し、かつｎ型クラッド層４の厚さが２５０ｎｍ以上７５０ｎｍ以下である。【選択図】図１
2011061185.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型基板上に、少なくともｎ型クラッド層と、量子井戸構造を有する発光層と、ｐ型クラッド層とが積層された発光素子用エピタキシャルウェハにおいて、
前記ｎ型クラッド層は、Ｓｉを含む２種類以上のｎ型ドーパントを混合添加したエピタキシャル層を有し、かつ前記ｎ型クラッド層の厚さが２５０ｎｍ以上７５０ｎｍ以下であることを特徴とする発光素子用エピタキシャルウェハ。
【請求項２】
前記Ｓｉを含む２種類以上のｎ型ドーパントを混合添加したエピタキシャル層は、Ｓｉの濃度が前記ｎ型基板側から前記発光層側に向かって徐々に高くなり、Ｓｉ以外のｎ型ドーパントの濃度が前記ｎ型基板側から前記発光層側に向かって徐々に低くなるように形成されていることを特徴とする請求項１記載の発光素子用エピタキシャルウェハ。
【請求項３】
前記Ｓｉを含む２種類以上のｎ型ドーパントを混合添加したエピタキシャル層のｎ型ドーパントはＳｉとＳｅであり、Ｓｅの濃度はＳｉ及びＳｅの濃度に対して２０％以上８０％以下であることを特徴とする請求項１または２記載の発光素子用エピタキシャルウェハ。
【請求項４】
ｎ型基板上に、少なくともｎ型クラッド層と、量子井戸構造を有する発光層と、ｐ型クラッド層とが積層された発光素子用エピタキシャルウェハにおいて、
前記ｎ型クラッド層は、Ｓｉ以外のｎ型ドーパントを添加したｎ型第１クラッド層とＳｉをｎ型ドーパントとして添加したｎ型第２クラッド層とを有し、かつ前記ｎ型クラッド層の全体の厚さが２５０ｎｍ以上７５０ｎｍ以下であることを特徴とする発光素子用エピタキシャルウェハ。
【請求項５】
前記ｎ型第１クラッド層のｎ型ドーパントはＳｅであり、前記ｎ型クラッド層の全体の厚さのうち２５％以上８０％以下がＳｅが添加されたｎ型第１クラッド層であることを特徴とする請求項４記載の発光素子用エピタキシャルウェハ。
【請求項６】
前記量子井戸構造を有する発光層は、ＡｌＧａＩｎＰ（０≦Ａｌ混晶比≦０.３５）のウェル層を有し、かつ前記ウェル層の厚さが２.５ｎｍ以上６.５ｎｍ以下であり、前記ｎ型クラッド層のキャリア濃度は２.５×１０17ｃｍ-3以上７.０×１０17ｃｍ-3以下であることを特徴とする請求項１〜５のいずれかに記載の発光素子用エピタキシャルウェハ。
【請求項７】
請求項１〜６いずれかに記載の発光素子用エピタキシャルウェハを用いて作製されたことを特徴とする発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体結晶からなる発光素子用エピタキシャルウェハ及び発光素子に関するものである。
【背景技術】
【０００２】
化合物半導体結晶からなる発光素子、例えば、ＡｌＧａＩｎＰ系エピタキシャルウェハを用いて作製される発光ダイオード（ＬＥＤ：Light Emitting Diode）は、高輝度化に伴って、ディスプレイ、リモコン、センサー、車載用ランプなど様々な用途に広く用いられている。
発光素子用エピタキシャルウェハは、有機金属気相成長法（ＭＯＶＰＥ法）、分子線エピタキシー法（ＭＢＥ法）などを用いて、基板上に、少なくともｎ型クラッド層、発光層、ｐ型クラッド層が順次積層された構造となっている。
【０００３】
上記ｎ型クラッド層のｎ型ドーパントとしては、主にＴｅ（テルル）、Ｓｅ（セレン），Ｓｉ（シリコン）が使用されている（例えば、特許文献１〜３参照）。これらのうち、Ｔｅ、Ｓｅをエピタキシャル成長に使用すると、Ｔｅ、Ｓｅが反応炉内に残留し、その後の成長中において、この残留したＴｅ、Ｓｅが結晶内に取り込まれる現象が起こる。これをメモリー効果と呼ぶ。Ｓｉでは、経験的に、この現象（メモリー効果）は発生しない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−９４７８０号公報
【特許文献２】特開２００４−２４１４６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、現在、発光素子には、期待される用途の拡大や従来技術との競合から、更なる低コスト化と安定した性能が求められている。
【０００６】
しかしながら、ｎ型ドーパントとしてＳｅ、Ｔｅを使用した場合、メモリー効果により、意図しない層（たとえばｐ型クラッド層など）にｎ型ドーパントが混入して、動作電圧Ｖｆが高くなるという悪影響が出る。メモリー効果は、比較的にウェハ周辺で強く発生するので、ウェハ周辺のＶｆが高くなるためウェハ周辺は素子作製に使用できず、その結果、チップ歩留の悪化を招いていた。
【０００７】
一方、ｎ型ドーパントとしてメモリー効果が無いＳｉを使用した場合、通電初期の発光出力Ｐｏが低く、また通電後のＰｏが高くなってしまい信頼性が低かった。
【０００８】
本発明の目的は、歩留を向上でき、信頼性も良好な発光素子用エピタキシャルウェハ及び発光素子を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の第１の態様は、ｎ型基板上に、少なくともｎ型クラッド層と、量子井戸構造を有する発光層と、ｐ型クラッド層とが積層された発光素子用エピタキシャルウェハにおいて、前記ｎ型クラッド層は、Ｓｉを含む２種類以上のｎ型ドーパントを混合添加したエピタキシャル層を有し、かつ前記ｎ型クラッド層の厚さが２５０ｎｍ以上７５０ｎｍ以下である。
【００１０】
本発明の第２の態様は、第１の態様の発光素子用エピタキシャルウェハにおいて、前記Ｓｉを含む２種類以上のｎ型ドーパントを混合添加したエピタキシャル層は、Ｓｉの濃度が前記ｎ型基板側から前記発光層側に向かって徐々に高くなり、Ｓｉ以外のｎ型ドーパントの濃度が前記ｎ型基板側から前記発光層側に向かって徐々に低くなるように形成されている。
【００１１】
本発明の第３の態様は、第１の態様又は第２の態様の発光素子用エピタキシャルウェハにおいて、前記Ｓｉを含む２種類以上のｎ型ドーパントを混合添加したエピタキシャル層のｎ型ドーパントはＳｉとＳｅであり、Ｓｅの濃度は、Ｓｉ及びＳｅの濃度に対して２０％以上８０％以下である。
【００１２】
本発明の第４の態様は、ｎ型基板上に、少なくともｎ型クラッド層と、量子井戸構造を有する発光層と、ｐ型クラッド層とが積層された発光素子用エピタキシャルウェハにおいて、前記ｎ型クラッド層は、Ｓｉ以外のｎ型ドーパントを添加したｎ型第１クラッド層とＳｉをｎ型ドーパントとして添加したｎ型第２クラッド層とを有し、かつ前記ｎ型クラッド層の全体の厚さが２５０ｎｍ以上７５０ｎｍ以下である。
【００１３】
本発明の第５の態様は、第４の態様の発光素子用エピタキシャルウェハにおいて、前記ｎ型第１クラッド層のｎ型ドーパントはＳｅであり、前記ｎ型クラッド層の全体の厚さのうち２５％以上８０％以下がＳｅが添加されたｎ型第１クラッド層である。
【００１４】
本発明の第６の態様は、第１〜第５の態様のいずれかの発光素子用エピタキシャルウェハにおいて、前記量子井戸構造を有する発光層は、ＡｌＧａＩｎＰ（０≦Ａｌ混晶比≦０.３５）のウェル層を有し、かつ前記ウェル層の厚さが２.５ｎｍ以上６.５ｎｍ以下であり、前記ｎ型クラッド層のキャリア濃度は２.５×１０17ｃｍ-3以上７.０×１０17ｃｍ-3以下である。
【００１５】
本発明の第７の態様は、第１〜第６の態様のいずれかに記載の発光素子用エピタキシャルウェハを用いて作製された発光素子である。
【発明の効果】
【００１６】
本発明によれば、動作電圧の面内均一性を向上でき、発光出力の信頼性も高い発光素子
用エピタキシャルウェハ及び発光素子が得られる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係る発光ダイオード用エピタキシャルウェハの断面構造図である。
【図２】図１のｎ型クラッド層を含む一部を拡大したもので、図２（ａ）は一実施形態に係る単層構造のｎ型クラッド層の断面図、図２（ｂ）は他の実施形態に係る２層構造のｎ型クラッド層の断面図である。
【図３】本発明の第１の実施例及び比較例に係る発光ダイオード用エピタキシャルウェハの特性を纏めて示した図である。
【図４】本発明の第２の実施例及び比較例において、Ｓｉ及びＳｅの添加量に対するＳｅの添加量の割合と、Ｖｆ差と、ΔＰｏとの関係を示すグラフである。
【図５】本発明の第３の実施例及び比較例において、ｎ型クラッド層中のＳｅ添加のｎ型第１クラッド層の厚さと、Ｖｆ差と、ΔＰｏとの関係を示すグラフである。
【発明を実施するための形態】
【００１８】
以下に、本発明に係る発光素子用エピタキシャルウェハの実施形態を図面を用いて説明する。
【００１９】
図１に、本発明の一実施形態に係る発光ダイオード用エピタキシャルウェハの断面構造図を示す。
この実施形態の発光ダイオード用エピタキシャルウェハは、図１に示すように、ｎ型基板１上に、有機金属気相成長法（ＭＯＰＶＥ法）により、ｎ型のバッファ層２と、低屈折率膜と高屈折率膜を複数ペア積層した光反射層３と、ｎ型クラッド層４と、量子井戸構造のアンドープの発光層５と、アンドープのスペーサ層６と、ｐ型クラッド層７と、格子不整合を緩和するためのｐ型の中間層８と、ｐ型の電流分散層９とを積層して形成したものである。
【００２０】
ｎ型クラッド層４は、Ｓｉを含む２種類以上のｎ型ドーパントを混合添加することで所定のキャリア濃度としたエピタキシャル層である。Ｓｉ以外のｎ型ドーパントには、Ｓｅ、Ｔｅなどが挙げられる。ｎ型クラッド層４は、ＳｉとＳｅとを混合添加したエピタキシャル層であることが好ましい。また、ｎ型クラッド層４は、ＳｉとＴｅとを混合添加したエピタキシャル層、あるいはＳｉとＳｅとＴｅなど３種類以上のｎ型ドーパントを混合添加したエピタキシャル層でもよい。
ｎ型クラッド層４に、ｎ型ドーパントとして、ＳｉとＳｉ以外のｎ型ドーパント（Ｓｅ、Ｔｅ）とを混合添加することにより、Ｓｅ（又はＴｅ）の単独添加の場合の問題（Ｓｅ、Ｔｅのメモリー効果によって、特にウェハ周辺の動作電圧Ｖｆが高くなり、歩留が低下する）と、Ｓｉの単独添加の場合の問題（通電初期の発光出力Ｐｏが低く、また通電後のＰｏが高くなり信頼性が低い）とをそれぞれ軽減できる。
【００２１】
ｎ型クラッド層４をＳｉとＳｅと混合添加したエピタキシャル層とした場合、Ｓｅの濃度は、Ｓｉ及びＳｅの濃度に対して２０％以上８０％以下とするのが好ましい（後述の実施例の図２，図３参照）。
【００２２】
ｎ型クラッド層４中のｎ型ドーパントの分布としては、ＳｉとＳｉ以外のｎ型ドーパントとがほぼ均一に混ざった状態がある。
あるいは、ｎ型クラッド層４中のｎ型ドーパントは、ｎ型クラッド層の一実施形態として図２（ａ）に示すように、Ｓｉの濃度がｎ型基板１（光反射層３）側から発光層５側に向かって徐々に高くなり、一方、Ｓｉ以外のｎ型ドーパント（Ｓｅ、Ｔｅ）の濃度がｎ型基板１（光反射層３）側から発光層５側に向かって徐々に低くなるように形成してもよい。このように、メモリー効果を有するＳｅ、Ｔｅの濃度がｎ型基板１（光反射層３）側から発光層５側に向かって徐々に低くなるように形成すると、Ｓｅ、Ｔｅによるメモリー効果の悪影響をより低減できる。更に、メモリー効果の無いＳｉの濃度を、Ｓｅ等とは逆の濃度分布とすることで、ｎ型クラッド層４中の必要とするキャリア濃度を確保できる。
【００２３】
ｎ型クラッド層４の厚さは、これまでの実験・検討の結果から、２５０ｎｍ以上７５０ｎｍ以下が好ましい。また、ｎ型クラッド層４のキャリア濃度は、２.５×１０17ｃｍ-3以上７.０×１０17ｃｍ-3以下が好ましい。
【００２４】
また、ｎ型クラッド層４は、ｎ型クラッド層の他の実施形態として図２（ｂ）に示すように、２層（あるいは複数層）構造であってもよい。
図２（ｂ）に示す実施形態のｎ型クラッド層４では、Ｓｉ以外のｎ型ドーパントとしてＳｅを添加したｎ型第１クラッド層４１と、Ｓｉをｎ型ドーパントとして添加したｎ型第２クラッド層４２とが積層形成された２層構造となっている（なお、ｎ型第１クラッド層４１をＴｅ添加層、あるいはＳｅ及びＴｅの混合添加層としてもよい）。
Ｓｅを添加したｎ型第１クラッド層４１をｎ型基板１（光反射層３）側に設けた２層構造とすることにより、Ｓｅのメモリー効果によるウェハ周辺の動作電圧Ｖｆの上昇を抑制できると共に、単層のＳｉ添加のｎ型クラッド層の場合に生じる、通電初期の低い発光出力および通電後の発光出力の上昇等の問題を軽減できる。
ｎ型クラッド層４の全体の厚さ（２５０ｎｍ以上７５０ｎｍ以下）のうち、２５％以上８０％以下がＳｅが添加されたｎ型第１クラッド層４１であるのが好ましい（後述の実施例の図２，図４参照）。
【００２５】
以上述べたように、ｎ型クラッド層にＳｉを含む２種以上のｎ型ドーパントを混合添加することにより、またはｎ型クラッド層をＳｉ以外のｎ型ドーパントを添加したｎ型第１クラッド層とＳｉを添加したｎ型第２クラッド層とで構成することにより、Ｓｅ，ＴｅなどＳｉ以外のｎ型ドーパントによるメモリー効果を抑えることができる。これにより、特に、ウェハ周辺の動作電圧の上昇が抑えられ、ウェハ特性の面内均一性が向上し、ウェハ全面から良好な特性の発光素子を作製でき、歩留が向上する。また、Ｓｅ，ＴｅなどＳｉ以外のｎ型ドーパントを用いることで、長期信頼性も良好な発光素子が得られる。
【００２６】
量子井戸構造のアンドープの発光層５は、ＡｌＧａＩｎＰ（０≦Ａｌ混晶比≦０.３５）のウェル層を有し、かつウェル層の厚さが２.５ｎｍ以上６.５ｎｍ以下であるのが好ましい。
【００２７】
発光素子の作製は、例えば、図１に示す発光ダイオード用エピタキシャルウェハに対して、ｎ型基板１の裏面にｎ側電極を、ｐ型電流分散層９の表面にｐ側電極をそれぞれ形成した後、ウェハをダイジングによりチップ化して各チップをステム等の支持体に実装して発光ダイオードを作製する。
【００２８】
なお、上記実施形態では、ｎ型クラッド層４を、Ｓｉを含む２種類以上のｎ型ドーパントを混合添加した単層構造、またはｎ型クラッド層４を、Ｓｉ以外のｎ型ドーパントを添加したｎ型第１クラッド層と、Ｓｉを添加したｎ型第２クラッド層とが積層形成された２層構造とした。しかし、これら構造に限らず、これら構造を組み合わせた構造としてもよい。
例えば、ｎ型基板側にＳｉを含む２種類以上のｎ型ドーパントを混合添加した層を形成し、その上にＳｉを添加したｎ型第２クラッド層を形成した２層構造としたり、あるいは、ｎ型基板側にＳｅを添加したｎ型第１クラッド層を形成し、その上にＳｉを含む２種類以上のｎ型ドーパントを混合添加した層を形成し、更にその上にＳｉを添加したｎ型第２クラッド層を形成した３層構造としたりなど、種々に変更可能である。
【実施例】
【００２９】
次に、本発明の実施例を説明する。実施例のＬＥＤ用エピタキシャルウェハは、図１に示す上記実施形態の発光ダイオード用エピタキシャルウェハと同様の層構造を有する。
【００３０】
（第１の実施例）
第１の実施例に係るＡｌＧａＩｎＰ系のＬＥＤ用エピタキシャルウェハは、ｎ型導電性ＧａＡｓ基板上に、バッファ層としてｎ型ＧａＡｓ層（キャリア濃度１×１０18ｃｍ-3、厚さ５００ｎｍ）を形成し、バッファ層の上には、発光層からＧａＡｓ基板側に放出された光を反射する働きを持つ光反射層を形成した。光反射層は高い屈折率の膜と低い屈折率の膜をそれぞれｌ／４波長の厚みで交互に積層した構造を取る。この実施例では、Ａｌ0.85Ｇａ0.15ＡｓとＧａＡｓのペアを５ペア成長した。光反射層の上にはｎ型クラッド層としてｎ型（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ層（キャリア濃度５.５×１０17ｃｍ-3、厚さ５００ｎｍ）を形成した。ｎ型クラッド層上に形成した発光層は、ＧａＡｓ基板側から（Ａｌ0.55Ｇａ0.45）0.51Ｉｎ0.49Ｐ層（バリア層、厚さ６.５ｎｍ）とＧａ0.51Ｉｎ0.49Ｐ層（ウェル層、厚さ４.０ｎｍ）のペアを１５ペア積層させた量子井戸構造とした。発光層はドーパントを添加しないアンドープ層である。発光層の上にはアンドープのスペーサ層として（Ａｌ0.5Ｇａ0.5）0.51Ｉｎ0.49Ｐ層（厚さ３００ｎｍ）を形成した。そしてスペーサ層の上にｐ型クラッド層としてＭｇを添加した（Ａｌ0.7Ｇａ0.3）0.51Ｉｎ0.49Ｐ層（キャリア濃度３×ｌ０17ｃｍ-3、厚さ８００ｎｍ）を形成した。ｐ型クラッド層の上にはｐ型クラッド層と電流分散層（コンタクト層）との格子不整合を緩和する中間層を形成した。中間層はＺｎ添加のｐ型（Ａｌ0.15Ｇａ0.85）0.51Ｉｎ0.49Ｐ層（キャリア濃度１.０×１０18ｃｍ-3、厚さ３００ｎｍ）とした。最上層は電流分散層としてＺｎ添加のｐ型ＧａＰ層（キャリア濃度２.０×１０18ｃｍ-3、厚さ９μｍ）を形成した。
【００３１】
上記ＬＥＤ用エピタキシャルウェハのエピタキシャル層の形成には、ＭＯＶＰＥ法を用いた。すなわち、必要とするIII族有機金属原料ガス、Ｖ族原料ガス及びドーパント原料ガスを、高純度水素キャリアガスとの混合ガスとして反応炉内に導入し、反応炉内で加熱されたＧａＡｓ基板付近で原料が熱分解され、ＧａＡｓ基板上にエピタキシャル層が成長する。実施例のエピタキシャル成長では、Ｇａ原料としてＴＭＧ（トリメチルガリウム）、Ａｌ原料としてＴＭＡ（トリメチルアルミニウム）、Ｉｎの原料としてＴＭＩ（トリメチルインジウム）、Ａｓ原料としてＡｓＨ3（アルシン）、Ｐ原料としてＰＨ3（ホスフィン）、ｎ型ドーパントであるＳｉの原料としてＳｉ2Ｈ6（ジシラン）、同じくＳｅの原料としてＨ2Ｓｅ（セレン化水素）、Ｔｅの原料としてＤＥＴｅ（ジエチルテルル）を用いた。ｐ型のドーパントであるＭｇの原料としてＣｐ2Ｍｇ（ビスシクロペンタジエニルマグネシウム）、Ｚｎの原料としてＤＥＺ（ジエチル亜鉛）を用いた。
【００３２】
第１の実施例では、次のｎ型クラッド層構造を有する実施例および比較例のＬＥＤ用エピタキシャルウェハを作製した。
【００３３】
比較例のＬＥＤ用エピタキシャルウェハでは、単層構造のｎ型クラッド層（キャリア濃度５.５×ｌ０17ｃｍ-3、厚さ５００ｎｍ）のｎ型ドーパントに、
（１）Ｓｅを用いたウェハ（比較例１）、
（２）Ｔｅを用いたウェハ（比較例２）、
（３）Ｓｉを用いたウェハ（比較例３）を作製した。
【００３４】
実施例のＬＥＤ用エピタキシャルウェハでは、
（４）単層構造のｎ型クラッド層（キャリア濃度５.５×ｌ０１７ｃｍ−３、厚さ５００ｎｍ）のｎ型ドーパントとして、ＳｅとＳｉを同時添加（Ｓｅの濃度とＳｉの濃度の割合は、Ｓｅ：Ｓｉ＝２：１）したウェハ（実施例１）、
（５）単層構造のｎ型クラッド層（キャリア濃度５.５×ｌ０17ｃｍ-3、厚さ５００ｎｍ）のｎ型ドーパントとして、ＴｅとＳｉを同時添加（Ｔｅの濃度とＳｉの濃度の割合は、Ｔｅ：Ｓｉ＝２：ｌ）したウェハ（実施例２）、
（６）２層構造のｎ型クラッド層として、Ｓｅを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ層（キャリア濃度５.５×ｌ０17ｃｍ-3、厚さ２５０ｎｍ）を成長し、その上にＳｉを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ層（キャリア濃度５.５×ｌ０17ｃｍ-3、厚さ２５０ｎｍ）を成長したウェハ（実施例３）、
（７）２層構造のｎ型クラッド層として、Ｔｅを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ層（キャリア濃度５.５×ｌ０17ｃｍ-3、厚さ２５０ｎｍ）を成長し、その上にＳｉを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ層（キャリア濃度５.５×ｌ０17ｃｍ-3、厚さ２５０ｎｍ）を成長したウェハ（実施例４）、
（８）単層構造のｎ型クラッド層（キャリア濃度５.５×ｌ０17ｃｍ-3、厚さ５００ｎｍ）の成長において、ＧａＡｓ基板側から発光層に向かってｎ型ドーパント原料ガスの供給を、Ｈ2Ｓｅ：９３ｃｃｍ（成長初期）→０ｃｃｍ（成長終期）、Ｓｉ2Ｈ6：０ｃｃｍ（成長初期）→１７６ｃｃｍ（成長終期）に変化させて形成したウェハ（実施例５）を作製した。各ｎ型ドーパント原料ガスの供給量は、所望のｎ型ドーパント濃度（及びキャリア濃度）と、各原料のドーピング効率とにより決定した。
【００３５】
上記比較例１〜３，実施例１〜５それぞれのＬＥＤ用エピタキシャルウェハからＬＥＤチップを作製し、ＬＥＤチップの特性を測定した。得られた特性値は次の（i）〜（vi）である。その結果を図３に示す。
【００３６】
（i）Ｐｏ１［ｍＷ］：通電初期の発光出力
（ii）Ｖｆ１［Ｖ］：通電初期の動作電圧
（iii）Ｐｏ２［ｍＷ］：２４０時間通電後の発光出力
（iv）Ｖｆ２［Ｖ］：２４０時間通電後の動作電圧
（v）ΔＰｏ［％］＝Ｐｏ２／Ｐｏ１×１００：２４０時間通電後の発光出力Ｐｏ２［ｍＷ］の、通電初期の発光出力Ｐｏ１［ｍＷ］に対する割合
（vi）ΔＶｆ［Ｖ］＝Ｖｆ２−Ｖｆｌ：２４０時間通電後の動作電圧Ｖｆ２から通電初期の動作電圧Ｖｆ１を引いた動作電圧の経時変化  （i）、（ii）は初期特性であり、また（v）、（vi）は信頼性を示す特性である。ΔＰｏは１００％に近いほど，ΔＶｆは小さいほど信頼性が高いと言える。目安としてはΔＰｏが９５〜１１０％、ΔＶｆが±０.１Ｖの範囲内にあることがよい。なお、動作電圧は、ＬＥＤチップに２０ｍＡの電流を流して発光させる際に必要な電圧とした。
【００３７】
また、上記比較例１〜３，実施例１〜５のエピタキシャルウェハの面内均一性を調べた。比較例１〜３，実施例１〜５の各ＬＥＤ用エピタキシャルウェハに対して、ウェハ中央部と、ウェハ端から３ｍｍ内側に入った部分（ウェハ端部）とからチップを作製し、ウェハ中央部およびウェハ端部のチップにおける通電初期の発光出力Ｐｏ１、通電初期の動作電圧Ｖｆｌを測定した。得られた面内均一性の特性値は次の（vii）、（viii）である。
その結果を図３に示す。
（vii）Ｐｏ差：ウェハ端部のチップにおける通電初期の発光出力Ｐｏ１からウェハ中央部のチップにおける通電初期の発光出力Ｐｏ１を引いた発光出力の差
（viii）Ｖｆ差：ウェハ端部のチップにおける通電初期の動作電圧Ｖｆｌからウェハ中央部のチップにおける通電初期の動作電圧Ｖｆｌを引いた動作電圧の差
これらＰｏ差、Ｖｆ差が小さいほど、特性の面内均一性が良好であると言える。なお前述のΔＰｏ，ΔＶｆは、ウェハ中央部のチップに対して行った。
【００３８】
図３に示すように、比較例１（Ｓｅ添加１００％）、比較例２（Ｔｅ添加１００％）は、それぞれＶｆ差が０.４１Ｖ、０.４５Ｖと高く、面内均一性が悪い。また比較例３（Ｓｉ添加１００％）は、ΔＰｏが２６４.３％と非常に大きく、ΔＶｆも０.２４Ｖと大きく、信頼性が低い。それに対し、実施例１〜５は、Ｖｆ差は０.０２〜０.０５Ｖで、すべて０.１Ｖ以下と小さくＶｆの面内均一性が大きく向上していることがわかる。また、ΔＰｏは１００.９〜１０３.１％であり、ΔＶｆも０.０２〜０.０６Ｖであり、信頼性も良好である。実施例は、その他の特性も比較例と同等かそれ以上の値を得ることができた。
【００３９】
（第２の実施例）
第２の実施例では、上記第１の実施例中の実施例１（ＳｅとＳｉを同時添加した単層構造のｎ型クラッド層）におけるＳｅとＳｉの割合を変化させた。Ｓｅ及びＳｉの濃度（ｎ型ドーパント濃度）に対するＳｅの濃度の割合［％］を変化させたときの、Ｖｆ差とΔＰｏの結果を図４に示す。
Ｓｅ及びＳｉの濃度に対するＳｅの濃度の割合が２０％未満では、ΔＰｏが大きくなり、Ｓｅの濃度の割合が８０％を超えると、Ｖｆ差が大きくなってしまう。従って、ＳｅとＳｉの混合添加において、Ｖｆ差，ΔＰｏ何れも良好であるのは、Ｓｅ及びＳｉの濃度に対してＳｅの濃度の割合が２０％以上８０％以下となるよう、ｎ型ドーパント原料を供給しｎ型クラッド層を形成した場合であった。
また、実施例２（ＴｅとＳｉを同時添加した単層構造のｎ型クラッド層）におけるＴｅとＳｉの割合を変化させた場合も、同様の結果が得られた。
推測できる。
【００４０】
（第３の実施例）
第３の実施例では、上記実施例３のｎ型クラッド層である、Ｓｅを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ層（キャリア濃度５.５×ｌ０17ｃｍ-3、厚さ２５０ｎｍ）と、Ｓｉを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ層（キャリア濃度５.５×ｌ０17ｃｍ-3、厚さ２５０ｎｍ）の２層構造において、ｎ型クラッド層の合計の厚さは５００ｎｍに保って、Ｓｅを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ層の厚さを変化させた。
Ｓｅを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ層が占める厚さが１２５ｎｍ未満では、ΔＰｏが大きくなってしまい、Ｓｅを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐ層が占める厚さが４００ｎｍを超えると、Ｖｆ差が大きくなってしまう。Ｖｆ差，ΔＰｏ何れも良好であるのは、Ｓｅを添加した（Ａｌ0.68Ｇａ0.32）0.51Ｉｎ0.49Ｐの厚さが１２５ｎｍ以上４００ｎｍ以下の場合（ｎ型クラッド層の全体の厚さのうち、２５％以上８０％以下がＳｅが添加されたｎ型第１クラッド層である場合）であった。更に、Ｓｅ添加層の厚さを１２５ｎｍ以上３５０ｎｍ以下（ｎ型クラッド層の全体の厚さのうち、Ｓｅ添加のｎ型第１クラッド層の厚さが占める割合が２５％以上７０％以下）とするのがより好ましい。
また、実施例４のＴｅを添加した層とＳｉを添加した層とを積層させた場合も同様の結果が得られた。
【００４１】
（第４の実施例）
上記第１の実施例のＬＥＤ用エピタキシャルウェハの発光層は、ＧａＡｓ基板側から（Ａｌ0.55Ｇａ0.45）0.51Ｉｎ0.49Ｐ層（バリア層、厚さ６.５ｎｍ）とＧａ0.51Ｉｎ0.49Ｐ層（ウェル層、厚さ４.０ｎｍ）のペアを１５ペア積層させた量子井戸構造としていたが、この第４の実施例では、ウェル層にＡｌを添加してＡｌＧａＩｎＰ層とし、そのＡｌ混晶比を０.３５程度まで変化させ、またウェル層の厚さを２.５〜６.５ｎｍ程度まで変化させた。つまり発光層の発光波長を変化させたが、同様の効果が得られることがわかった。なお、発光層の量子井戸構造のペア数は１５ペアに限るものではない。
【符号の説明】
【００４２】
１  ｎ型基板
２  バッファ層
３  光反射層
４  ｎ型クラッド層
５  量子井戸構造の発光層
６  スペーサ層
７  ｐ型クラッド層
８  中間層
９  電流分散層
【図１】
2011061185.tif 000003
【図２】
2011061185.tif 000004
【図３】
2011061185.tif 000005
【図４】
2011061185.tif 000006
【図５】
2011061185.tif 000007