(57)【要約】【課題】同一の筺体内に配置された半導体チップ間でミリ波の信号伝送媒体を介したミリ波帯域の信号を伝送できるようにすると共に、当該半導体チップ間でより簡易に高速伝送システムを実現できるようにする。【解決手段】入力信号ＳINが基準搬送信号Ｓｆに基づいてミリ波の送信信号Ｓoutに変換され、変換後の送信信号Ｓoutが、筺体１内に配置されたＣＭＯＳチップ１０１の送信部から当該筺体１内のミリ波の信号伝送媒体５１へ伝送される場合であって、局部発振信号Ｓｆ’を発振する発振回路を有して筺体１内に配置され、信号伝送媒体５１から受信したミリ波の受信信号Ｓinを発振回路に注入して当該局部発振信号Ｓｆ’を基準搬送信号Ｓｆに同期させ、同期後の局部発振信号Ｓｆ’に基づいてミリ波の復調信号ＳOUTを復元するものである。【選択図】  図１
2011055045.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が所定の搬送周波数の信号に基づいてミリ波帯域の信号に変換され、変換後の信号が、筺体内に配置された半導体チップから当該筺体内のミリ波の信号伝送媒体へ伝送される場合であって、
自走発振周波数の信号を発振する発振回路を有して前記筺体内に配置され、前記信号伝送媒体から受信したミリ波帯域の信号を前記発振回路に注入して当該自走発振周波数の信号を前記搬送周波数の信号に同期させ、
同期後の前記自走発振周波数の信号に基づいて前記ミリ波帯域の信号を復元する半導体チップ。
【請求項２】
前記信号伝送媒体から受信したミリ波帯域の信号が注入された前記発振回路の自走発振周波数と送信側の半導体チップの前記搬送周波数とが同期したか否かを検出する注入同期検出回路を備える請求項１に記載の半導体チップ。
【請求項３】
送信側の前記半導体チップが、既知の信号波形又は既知のデータパターンを定期的に所定の搬送周波数の信号に基づいてミリ波帯域の信号に変換し、変換後の信号を当該筺体内のミリ波の信号伝送媒体に伝送する場合であって、
前記注入同期検出回路は、
復元された信号波形と前記既知の信号波形又は既知のデータパターンとを比較して相関処理を実行し、比較対象間で強い相関が得られたか否かを判別する請求項２に記載の半導体チップ。
【請求項４】
前記注入同期検出回路は、
同期後の前記発振回路の自走発振周波数の信号と、受信した前記ミリ波帯域の信号とを乗算して得られる直流成分を検出し、検出された直流成分が安定したか否かを判別する請求項３に記載の半導体チップ。
【請求項５】
前記注入同期検出回路から出力される検出信号に基づいて送信側の前記半導体チップの搬送周波数を制御し、又は、受信側の前記発振回路の自走発振周波数及び注入振幅を制御する制御部を備える請求項４に記載の半導体チップ。
【請求項６】
前記発振回路は、
少なくとも、発振素子を構成するインダクタを有し、
前記インダクタは、
前記発振素子を絶縁する絶縁層上に設置されて１チップ化された請求項１に記載の半導体チップ。
【請求項７】
同期後の前記発振回路の自走発振周波数の信号と、受信した前記ミリ波帯域の信号とを乗算して得られる出力信号から、直流成分及び高調波成分を除去する請求項２に記載の半導体チップ。
【請求項８】
同一の筺体内に配置された複数の半導体チップ間でミリ波帯域の信号を伝送する場合であって、
筺体内に配置され、送信側の半導体チップが、入力信号を所定の搬送周波数の信号に基づいてミリ波帯域の信号に変換し、変換後の信号を当該筺体内のミリ波の信号伝送媒体に伝送し、
前記筺体内に配置された受信側の半導体チップが、前記信号伝送媒体から受信したミリ波帯域の信号を受信側の発振器に注入して当該発振器の自走発振周波数の信号を前記搬送周波数の信号に同期させ、
同期後の前記自走発振周波数の信号に基づいて前記ミリ波帯域の信号を復元する筺体内信号伝送方法。
【請求項９】
筺体内に配置され、入力信号を所定の搬送周波数の信号に基づいてミリ波帯域の信号に変換し、変換後の信号を当該筺体内のミリ波の信号伝送媒体に伝送する第１の半導体チップと、
自走発振周波数の信号を発振する発振回路を有して前記筺体内に配置され、前記信号伝送媒体から受信したミリ波帯域の信号を前記発振回路に注入して当該自走発振周波数の信号を前記搬送周波数の信号に同期させ、同期後の前記自走発振周波数の信号に基づいて前記ミリ波帯域の信号を復元する第２の半導体チップとを備える筺体内信号伝送システム。
【請求項１０】
前記第１の半導体チップが、
前記入力信号を符号化処理、パケット化処理又は／及び波形整形処理を実行する請求項９に記載の筺体内信号伝送システム。
【請求項１１】
前記第１の半導体チップが、
前記所定の搬送周波数の基準搬送信号を発振する発振回路を備え、
少なくとも、前記発振回路を構成するインダクタが当該発振回路を絶縁する絶縁層上に配置されて１チップ化された請求項９に記載の筺体内信号伝送システム。
【請求項１２】
前記第１の半導体チップが、
前記発振回路によって発振された基準搬送信号に基づいて前記入力信号をミリ波帯域の信号に変調して当該筺体内のミリ波の信号伝送媒体に伝送し、
前記第２の半導体チップが、
前記筺体内のミリ波の信号伝送媒体から変調後のミリ波帯域の信号を受信し、
前記基準搬送信号に基づいて注入同期が採られた自走発振周波数の信号とを混合し、
混合後のミリ波帯域の信号を検波して出力信号を復元する請求項９乃至１１に記載の筺体内信号伝送システム。
【請求項１３】
前記信号伝送媒体は、
空間、誘電体伝送路、導波管又は／及び導波路から構成され、
前記導波路には、スロットライン又は／及びマイクロストリップラインが含まれる請求項１２に記載の筺体内信号伝送システム。
【請求項１４】
前記第１の半導体チップが、
前記発振回路によって発振された基準搬送信号に基づいて前記入力信号をミリ波帯域の信号に変調し、
２次元の複素平面上のＩ軸−Ｑ軸に基準搬送信号及び変調信号を表現したとき、
前記複素平面のＩ軸に変調後のミリ波帯域の変調信号を載せ、かつ、当該複素平面のＱ軸に基準搬送信号を載せて、前記変調信号と基準搬送信号とを直交させ、
前記第２の半導体チップは、
注入同期によって再生した前記基準搬送信号の位相を前記自走発振周波数の信号に対して９０度をずらし、９０度ずらされた前記基準搬送信号に基づいて前記複素平面のＩ軸に載せられた変調信号を復調する請求項９に記載の筺体内信号伝送システム。
【請求項１５】
前記第１及び第２の半導体チップに実装される各々の発振回路が、
少なくとも、発振素子を構成するインダクタを有し、
前記インダクタは、
前記発振素子を絶縁する絶縁層上に設置されて１チップ化された請求項９乃至１４に記載の筺体内信号伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ、筺体内信号伝送方法及び筺体内信号伝送システムに関し、映画映像や、コンピュータ画像等を搬送する搬送周波数が３０ＧＨｚ乃至３００ＧＨｚのミリ波帯の信号を高速に伝送するミリ波帯の信号伝送システムに適用可能なものである。
【背景技術】
【０００２】
近年、映画映像やコンピュータ画像等の情報量の膨大化に伴い、有線・無線に関わらず、高速で大容量のデジタル通信への要求が高まっている。このような高速で大容量のデジタル通信において、ミリ波等の変調信号を高速に伝送する装置が使用される場合が多くなってきた。この種の高速信号伝送装置では、ミリ波等の高速な変調信号をエラーなく受信側に伝送することが要求される。
【０００３】
この種のミリ波の無線変調信号を伝送する高速信号伝送装置に関連して、特許文献１には電子装置が開示されている。この電子装置によれば、同一の筺体内に第１及び第２の信号処理部が収容される。第１の信号処理部は、電磁波変換部及び送信部を有している。電磁波変換部は、送信信号を電磁波信号に変換して送信部へ出力する。送信部は電磁波変換部から出力される電磁波信号を無線送信する。第２の信号処理部は、受信部及び電磁波復元部を有している。受信部は送信部からの電磁波信号を受信する。電磁波復元部は、受信部によって受信された電磁波信号を送信信号に復元するようになされる。
【０００４】
このように電子装置を構成すると、同一の筺体内のような極近距離に電磁波による無線データ伝送を適用することにより、低コストで高信頼性かつ低消費電力の電子装置を実現できるというものである。
【０００５】
また、表示素子や撮像素子等における高速データの転送に関して、特許文献２には電子機器が開示されている。この電子機器によれば、同一の筺体内に、情報発信部、暗号部、無線送信部、無線受信部、復号部、鍵生成部及び有線通信部を備える。情報を発信する情報発信部は情報を発信して暗号部へ出力する。暗号部は、情報発信部から発信される情報を暗号化する。無線送信部は、暗号部により暗号化された情報を無線受信部へ電磁波信号により送信する。無線受信部は、無線送信部により送信された電磁波信号を受信して復号部へ出力する。復号部は、無線受信部によって受信された信号を復号して鍵生成部へ出力する。鍵生成部は、復号部によって復号された信号の暗号鍵を生成する。これを前提にして、有線通信部が鍵生成部により生成された暗号鍵を有線通信にて暗号部および復号部に配信するようになされる。
【０００６】
このように電子機器を構成すると、同一機器内のような極近距離において、電磁波による無線データ伝送を安全に使用することが可能となり、低コストで高信頼性かつ低消費電力で安全性の高い電子機器を実現できるというものである。
【０００７】
更に、ミリ波の無線変調信号を伝送する高速信号伝送装置に関連して、特許文献３には半導体集積回路装置が開示されている。この半導体集積回路装置によれば、制御ブロック及び複数の機能ブロックを有して構成される。機能ブロックの各々は、アンテナ、受信回路及び送信回路を有して、データおよび制御信号に基づいて所定の処理を行う。受信回路は、アンテナを介して受信したデータおよび制御信号を復調する。送信回路は、当該機能ブロックで処理されたデータを変調して無線信号としてアンテナを介して制御ブロックや、他の機能ブロックに送信する。
【０００８】
これらを前提にして、制御ブロックが、データの入力先、データの出力先、およびデータの処理内容を指示するための制御信号を各々の機能ブロックにアンテナを介して出力するようにした。このように半導体集積回路装置を構成すると、チップサイズが増大することなく、信頼性の低下を防止できると共に、全ての機能ブロックを効率良く動作させることができるというものである。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、従来例に係るミリ波を送受信する高速信号伝送装置によれば、次のような問題がある。
【００１０】
ｉ．非特許文献１に見られるテレビや、カメラ等の筺体内でのＣＭＯＳチップ間の信号伝送方法によれば、ＬＶＤＳ（Low Voltage Differential Signaling）等の信号波形で高速のデータ信号を伝送している。しかし、最近の更なる伝送データの大容量及び高速化に伴い、消費電力の増加、反射などによる信号歪みの影響の増加や、不要輻射の増加等が発生して、高速データ伝送が困難になってきている。
【００１１】
ii．因みに、伝送データの高速化の問題に対処するため、一般的に信号の並列化により、一信号線当たりの伝送速度を落とすという手法が用いられる場合が多い。これは配線数の増化、及び入出力端子の増大につながり、プリント配線基板やケーブル配線が複雑化したり、入出力端子の増大により、ＣＭＯＳチップのサイズ拡大等の原因となるという問題がある。
【００１２】
iii．また、特許文献１に見られる電子装置及び、特許文献２に見られる電子機器によれば、上述の問題を解決する方法として、筺体内を無線化し、及び、ＵＷＢ（Ultra  Wide  Band）化して、筺体内信号伝送システムにより伝送するとい手法が提案されている。しかし、このＵＷＢ方式を採用する場合、アンテナが大きくなったり、信号伝送に使用する搬送周波数が他のベースバンド信号を処理する周波数に近いために干渉し易い等の問題点が生ずる。
【００１３】
iv．なお、アンテナサイズや干渉の問題を解決する手法として、非特許文献２及び特許文献３には、より波長が短かく、ベースバンド信号を処理する周波数から離れた帯域のマイクロ波やミリ波等の搬送周波数を使用する。そして、周波数変換後のミリ波の信号を伝送するという手法が提案されている。マイクロ波やミリ波帯域で信号伝送するのは、有効な手法である。その際の送信器と受信器において、屋外における無線通信で用いられているような通常の無線通信手法を用いようとすると、搬送周波数の信号に安定度が要求され、周波数安定度数がｐｐｍ単位といった安定度の高いミリ波の発振器が必要となってしまう。
【００１４】
ｖ．因みに、通常の無線通信手法によれば、搬送周波数の信号の安定度については、干渉などを防ぐため、厳しい規制がある。そのような安定度の高い搬送周波数の信号を実現するためには、外部の基準部品として、高い安定度の周波数逓倍回路や、ＰＬＬ回路等を用いなければならず、回路規模が大きくなるという問題がある。
【００１５】
vi．また、安定度の高いミリ波帯域用の発振器をシリコン集積回路（ＣＭＯＳ上）に実現しようとした場合、通常のＣＭＯＳで使われるシリコン基板は、絶縁性が低いため、容易に尖鋭度Ｑ値の高いタンク回路を形成することができず、実現が容易ではない。たとえば、非特許文献４には、ＣＭＯＳチップ上にインダクタを形成した場合、そのＱ値は３０から４０程度であるとの報告がある（非特許文献４：７１ページ）。
【００１６】
したがって、通常の無線通信システムで要求されるような安定度の高い発振器を実現するためには、ＣＭＯＳチップの外部に、低い周波数で発振する水晶振動子等で、高いＱ値のタンク回路を設け、その発振周波数の信号を逓倍器で逓倍してミリ波帯域へ上げるといった手法を取らなければならない。しかし、ＬＶＤＳなどの配線を置き換える機能を実現するのに、このような外部のタンク回路を全てチップに設けることは、好ましくない。
【００１７】
vii．上述の発振器の問題を解決する手法として、Ｏ−Ｏ−Ｋ（On-Off-Keying）のような変調方式を用いれば、受信側では、包絡線検波を行えばよいので、発振器が不要になり、タンク回路の数を減らすことはできる。しかし、信号の伝送距離が長くなると信号歪みが影響してくるので不利である。
【００１８】
viii．特許文献１〜３に見られるような電子装置等によれば、同一の筺体内に、高速信号伝送システムを構築し、その多チャンネル化や、全二重化、双方向化を行うとした場合、反射や、干渉の問題が残っていると、複数の独立な通信を自由に実現するのが困難となったり、変調信号を直交化してデータの伝送レートを上げることが困難になるなどの問題がある。
【００１９】
そこで、本発明はこのような課題を解決したものであって、同一の筺体内に配置された半導体チップ間でミリ波の信号伝送媒体を介したミリ波帯域の信号を伝送できるようにすると共に、当該半導体チップ間でより簡易に高速伝送システムを実現できるようにした半導体チップ、筺体内信号伝送方法及び筺体内信号伝送システムを提供することを目的とする。
【課題を解決するための手段】
【００２０】
上述した課題は、入力信号が所定の搬送周波数の信号に基づいてミリ波帯域の信号に変換され、変換後の信号が、筺体内に配置された半導体チップから当該筺体内のミリ波の信号伝送媒体へ伝送される場合であって、自走発振周波数の信号を発振する発振回路を有して前記筺体内に配置され、前記信号伝送媒体から受信したミリ波帯域の信号を前記発振回路に注入して当該自走発振周波数の信号を前記搬送周波数の信号に同期させ、同期後の前記自走発振周波数の信号に基づいて前記ミリ波帯域の信号を復元する半導体チップによって解決される。
【００２１】
本発明に係る半導体チップによれば、筺体内に配置され、ミリ波の信号伝送媒体から受信したミリ波帯域の信号を発振回路に注入して当該自走発振周波数の信号を搬送周波数の信号に同期させ、同期後の局部発振周波数の信号に基づいてミリ波帯域の信号を復元するようになされる。
【００２２】
従って、同一の筺体内に配置された送信側の半導体チップと受信側の半導体チップとの間でミリ波の信号伝送媒体を介したミリ波帯域の信号を伝送できるようになる。
【００２３】
本発明に係る筺体内信号伝送方法は、同一の筺体内に配置された複数の半導体チップ間でミリ波帯域の信号を伝送する場合であって、筺体内に配置され、送信側の半導体チップが、入力信号を所定の搬送周波数の信号に基づいてミリ波帯域の信号に変換し、変換後の信号を当該筺体内のミリ波の信号伝送媒体に伝送し、前記筺体内に配置された受信側の半導体チップが、前記信号伝送媒体から受信したミリ波帯域の信号を受信側の発振器に注入して当該発振器の自走発振周波数の信号を前記搬送周波数の信号に同期させ、同期後の前記自走発振周波数の信号に基づいて前記ミリ波帯域の信号を復元するものである。
【００２４】
本発明に係る筺体内信号伝送システムは、筺体内に配置され、入力信号を所定の搬送周波数の信号に基づいてミリ波帯域の信号に変換し、変換後の信号を当該筺体内のミリ波の信号伝送媒体に伝送する第１の半導体チップと、自走発振周波数の信号を発振する発振回路を有して前記筺体内に配置され、前記信号伝送媒体から受信したミリ波帯域の信号を前記発振回路に注入して当該自走発振周波数の信号を前記搬送周波数の信号に同期させ、同期後の前記自走発振周波数の信号に基づいて前記ミリ波帯域の信号を復元する第２の半導体チップとを備えるものである。
【００２５】
本発明に係る筺体内信号伝送システムによれば、本発明に係る半導体チップが同一の筺体内に配置され、この同一の筺体内に配置された半導体チップ間でミリ波の信号伝送媒体を介したミリ波帯域の信号を伝送できるようになる。
【発明の効果】
【００２６】
本発明に係る半導体チップ及び筺体内信号伝送方法によれば、筺体内に配置され、ミリ波の信号伝送媒体から受信したミリ波帯域の信号を発振回路に注入して当該自走発振周波数の信号を搬送周波数の信号に同期させ、同期後の局部振周波数の信号に基づいてミリ波帯域の信号を復元するようになされる。
【００２７】
この構成によって、同一の筺体内に配置された送信側の半導体チップと受信側の半導体チップとの間でミリ波の信号伝送媒体を介したミリ波帯域の信号を伝送できるようになる。これにより、電子機器内の半導体チップ間でより簡易に高速伝送システムを実現できるようになる。
【００２８】
本発明に係る筺体内信号伝送システムによれば、本発明に係る半導体チップが筺体内に配置され、ミリ波の信号伝送媒体から受信したミリ波帯域の信号を発振回路に注入して当該発振回路の自走発振周波数の信号を搬送周波数の信号に同期させ、同期後の局部発振周波数の信号に基づいてミリ波帯域の信号を復元するようになされる。
【００２９】
この構成によって、同一の筺体内に配置された半導体チップ間でミリ波の信号伝送媒体を介したミリ波帯域の信号を伝送することができる。しかも、搬送周波数の要求安定度が緩和され、送信部や受信部等の小型化、データ伝送速度の高速化（非接触・無線・導波等）、及び、半導体チップ配置の自由度（非接触、空間伝送、導波構造、縦方向伝送、動体間伝送）を向上できるようになる。
【図面の簡単な説明】
【００３０】
【図１】本発明に係る第１の実施形態としての筺体内ミリ波伝送システム１００の構成例を示すブロック図である。
【図２】送信用のＣＭＯＳチップ１０１の内部構成例を示すブロック図である。
【図３】受信用のＣＭＯＳチップ１０４の内部構成例を示すブロック図である。
【図４】発振回路４４に係る差動負性抵抗発振回路の内部構成例を示す回路図である。
【図５】差動負性抵抗発振回路のインダクタ４０１の構成例を示す上面図である。
【図６】第１の実施例としての筺体内ミリ波伝送システム１００の動作例を示す説明図である。
【図７】（Ａ）及び（Ｂ）は、第２の実施例としての筺体内ミリ波伝送システム１００の動作例（同相伝送時）を示す説明図である。
【図８】（Ａ）及び（Ｂ）は、筺体内ミリ波伝送システム１００の動作例（９０°移相伝送時）を示す説明図である。
【図９】第３の実施例としてのＣＭＯＳチップ１１０の構成例を示すブロック図である。
【図１０】第２の実施形態としての筺体内ミリ波伝送システム２００の構成例を示すブロック図である。
【図１１】筺体内ミリ波伝送システム２００の動作例を示す説明図である。
【図１２】第３の実施形態としての筺体内ミリ波伝送システム３００の構成例を示すブロック図である。
【図１３】筺体内ミリ波伝送システム３００の動作例を示す説明図である。
【図１４】第４の実施形態としての筺体内ミリ波伝送システム４００の構成例を示すブロック図である。
【図１５】筺体内ミリ波伝送システム４００の動作例を示す説明図である。
【発明を実施するための形態】
【００３１】
以下、図面を参照しながら、本発明に係る半導体チップ、筺体内信号伝送方法及び筺体内信号伝送システムについて説明する。  
１．第１の実施形態（筺体内ミリ波伝送システム１００の構成例及びその動作例）
実施例１（筺体内ミリ波伝送システム１００の動作例）
実施例２（受信側での直流成分を抑える手法）
実施例３（ＣＭＯＳチップ１１０の構成例）
２．第２の実施形態（筺体内ミリ波伝送システム２００の構成例及びその動作例）
３．第３の実施形態（筺体内ミリ波伝送システム３００の構成例及びその動作例）
４．第４の実施形態（筺体内ミリ波伝送システム４００の構成例及びその動作例）
【００３２】
＜第１の実施形態＞  
図１を参照して、本発明に係る第１の実施形態としての筺体内ミリ波伝送システム１００について説明する。この実施形態では、送信側の半導体チップが、所定の搬送周波数の信号に基づいて入力信号をミリ波帯域の信号に変調し、変調された送信信号（変調信号）と合わせて、変調に用いた所定の搬送周波数の信号も受信側に送出する。
【００３３】
受信側の半導体チップでは、従来方式のような外部のタンク回路を用いることなく、半導体チップ上にタンク回路を配置して発振回路が構成される。当該半導体チップでは、送られてきた所定の搬送周波数の信号を発振回路に注入同期させ、ここで再生される局部発振周波数の信号を用いて送られてきたミリ波帯域の変調信号（受信信号）を復調し、送信された入力信号を復元するようになされる。
【００３４】
図１に示す筺体内ミリ波伝送システム１００は、筺体内信号伝送システムの一例を構成し、映画映像や、コンピュータ画像等を搬送する搬送周波数が３０ＧＨｚ乃至３００ＧＨｚのミリ波帯の信号を高速に伝送するミリ波伝送システムに適用可能なものである。筺体内ミリ波伝送システム１００は、同一の筺体内に配置された送信用のＣＭＯＳチップ１０１及び受信用のＣＭＯＳチップ１０４を有して構成される。
【００３５】
ＣＭＯＳチップ１０１は、第１の半導体チップの一例を構成し、受信側へ送信するデータ（以下入力信号ＳINという）を、所定の搬送周波数ｆ１の信号（以下基準搬送信号Ｓｆという）に基づいてミリ波帯域の変調信号（以下ミリ波の送信信号Ｓoutという）に周波数変換し、周波数変換後の送信信号Ｓoutを当該筺体１内のミリ波の信号伝送媒体５１に伝送するものである。
【００３６】
これらの搬送周波数ｆ１のミリ波帯域の送信信号Ｓoutは、筺体１から外部に漏れ出ないように導波構造により筺体１を設計してある。筺体１には、例えば、外部六面が金属板で囲まれたシールドケースの他に、その内部に樹脂部材でコーティングされたケースのようなものである。
【００３７】
また、その反対に、外部六面が樹脂部材で囲まれたケースの他に、その内部に金属部材でシールドされたケースのようなものである。ケースの内部は自由空間とする場合及びその内部を樹脂部材等の誘電体物質で充填する場合を含んでいる。筺体１の外観形状は、立方体（直方体）に限らず、球体、円柱体、半円柱体であっても、楕円柱でもよい。送信電力が極めて小さく、外部に電磁誘導障害（ＥＭＩ）を与えないので、金属のシールド構造を省略してもよい。具体的には、筺体１は、デジタル記録再生装置、地上波テレビ受像機、カメラ、ハードディスク装置、ゲーム機、コンピュータ、無線通信装置等の外装（外観）のケースに対応するものである。
【００３８】
ＣＭＯＳチップ１０１は送信用のアンテナ１０２を有している。信号伝送媒体５１は、ケースの内部の自由空間、その内部に構築された誘電体伝送路や、導波管又は／及び導波路から構成され、導波路には、スロットライン又は／及びマイクロストリップラインが含まれる。信号伝送媒体５１は、ミリ波の送信信号Ｓoutが伝送できれば何でもよい。筺体１の内部に充填された樹脂部材等の誘電体物質自体も信号伝送媒体５１を構成する。
【００３９】
ＣＭＯＳチップ１０４は、第２の半導体チップの一例を構成し、図３に示すように自走発振周波数の信号（以下局部発振信号Ｓｆ’という）を発振する発振回路４４を有して同一の筺体１内に配置される。ＣＭＯＳチップ１０４は、信号伝送媒体５１から受信したミリ波の受信信号Ｓinを発振回路４４に注入して当該局部発振信号Ｓｆ’を基準搬送信号Ｓｆに同期させ、同期後の局部発振信号Ｓｆ’に基づいてミリ波の受信信号Ｓin（＝Ｓout）を復元するものである。
【００４０】
ＣＭＯＳチップ１０４は受信用のアンテナ１０３を有している。なお、ミリ波のアンテナ１０３は、波長が短いので、超小型のアンテナ素子をＣＭＯＳチップ１０４上に構成することが可能となる。アンテナ１０３が小型化できるので、アンテナ１０３からの受信信号Ｓinの取り出し方にも、著しく大きな自由度を与えることができる。
【００４１】
筺体内ミリ波伝送システム１００によれば、送信側のＣＭＯＳチップ１０１のアンテナ１０２から電波を放射、受信側のＣＭＯＳチップ１０４のアンテナ１０３で電波を受信するような筺体１内の信号伝送媒体５１としての自由空間を伝搬する構成を採っている。信号伝送媒体５１は、自由空間の他に導波管、伝送線路、誘電体伝送線路、誘電体内などの導波構造で構成してもよい。導波路は、筺体２内にスロットラインや、マイクロストリップ等を配置して構成する。
【００４２】
図２を参照して、送信用のＣＭＯＳチップ１０１の内部構成例について説明する。図２に示す送信用のＣＭＯＳチップ１０１は、符号化多重回路１１、波形整形回路１２、変調回路１３、発振回路１４、位相振幅調整回路１５、増幅回路１６、コントローラ１７、アンテナ１０２及び入力端子１８を有して構成される。入力端子１８には受信側へ伝送するためのデータ、例えば、ベースバンド信号（以下入力信号ＳINという）が入力される。
【００４３】
入力端子１８には符号化多重回路１１が接続される。符号化多重回路１１は、エンコーダ及びマルチプレックス回路を有しており、入力信号ＳINを符号化して符号化後の入力信号ＳINを多重して出力する。符号化多重回路１１では、入力信号ＳINに対し必要に応じてエラー訂正などのコーディング処理やパケット化処理がなされる（以下処理済の入力信号ＳINともいう）。この例で、符号化多重回路１１は、処理済みの入力信号ＳINとして、既知の信号波形又は既知のデータパターンを定期的に挿入するようになされる。このパターン挿入処理は、受信側のＣＭＯＳチップ１０４の注入同期検出回路４７で、既知パターン等の相関処理によって注入同期を検出するためである。
【００４４】
符号化多重回路１１には波形整形回路１２が接続される。波形整形回路１２は、多重化後の入力信号ＳINの波形を整形して整形後の入力信号ＳINを出力する。例えば、波形整形回路１２は、多重化後の入力信号ＳINに対し、必要に応じて周波数特性の補正処理や、プリエンファシス処理、帯域制限処理等を行う。
【００４５】
波形整形回路１２には変調回路１３が接続される。変調回路１３には波形整形回路１２の他に発振回路１４が接続される。発振回路１４はタンク回路を含むすべての発振素子（タンク回路に相当）がＣＭＯＳチップ１０１に構成され、ＣＭＯＳチップ１０１の外部にタンク回路を持たないという特徴を有している。
【００４６】
発振回路１４は、変調に用いる所定の搬送周波数の信号（以下基準搬送信号Ｓｆという）を生成する。この基準搬送信号ＳｆはＣＭＯＳチップ１０１上のタンク回路を用いて、ＣＭＯＳチップ１０１上で発振するように構成されている。この例で、タンク回路を構成するインダクタは、ＣＭＯＳチップ１０１において、当該発振回路１４を絶縁する絶縁層上に配置されて１チップ化されている。発振回路１４で発振された基準搬送信号Ｓｆは、変調回路１３及び位相振幅調整回路１５に出力される。変調回路１３には位相振幅調整回路１５が接続される。変調回路１３は、整形処理済みの入力信号ＳINを生成された基準搬送信号Ｓｆに基づいて変調し、変調後のミリ波の送信信号Ｓout（ミリ波変調信号）を出力する。ミリ波の送信信号Ｓoutには、更に基準搬送信号Ｓｆと混合して送出される信号を含んでいる。
【００４７】
変調回路１３には、アナログ変調回路や、デジタル変調回路が使用される。アナログ変調回路には、振幅変調（AM：Amplitude  modulation）回路や周波数変調（FM：Frequency modulation）回路が含まれる。ＡＭ変調回路は、入力信号ＳIN（音声波形等）で、基準搬送信号Ｓｆを変調し、変調された基準搬送信号Ｓｆの振幅が一対一（正確には相似）で対応する変調方式である。ＦＭ変調回路は、入力信号ＳINの周波数に応じて基準搬送信号Ｓｆの搬送周波数を変化させる変調方式である。
【００４８】
デジタル変調回路には、ＡＳＫ（Amplitude shift keying）変調回路、ＦＳＫ(Frequency shift keying)変調回路、ＰＳＫ(Phase shift keying)変調回路、ＱＡＭ変調(Quadrature amplitude modulation)回路が含まれる。ＡＳＫ変調の一方式であるＯＯＫ（Ｏｎ−Ｏｆｆ−Ｋｅｙｉｎｇ）回路は、入力信号ＳIN（ベースバンド信号の波形）に応じて、基準搬送信号Ｓｆを断続（振幅変化でも構わない）する変調方式である。ＦＳＫ変調回路はベースバンド信号の波形（０，１）に応じて基準搬送信号Ｓｆの搬送周波数を変化させる変調方式である。ＰＳＫ変調回路は、基準搬送信号Ｓｆの位相をある決まった位置で、変化させる変調方式である（ＢＰＳＫ変調回路やＱＰＳＫ変調回路等）。ＱＡＭ変調回路は、基準搬送信号Ｓｆの位相と振幅の両方に情報を載せる変調方式である。
【００４９】
位相振幅調整回路１５は、発振回路１４から出力される基準搬送信号Ｓｆに基づいて送信信号Ｓoutの位相及び振幅を調整したり、受信側に注入同期のための基準搬送信号Ｓｆを出力する際にその位相及び振幅を調整するようになされる。位相振幅調整回路１５には増幅回路１６が接続される。増幅回路１６は、位相及び振幅調整後の送信信号Ｓoutや、基準搬送信号Ｓｆ等を必要に応じて増幅し出力する。
【００５０】
増幅回路１６にはアンテナ１０２が接続される。アンテナ１０２は、ＣＭＯＳチップ１０１上、あるいは、筺体１内のチップ実装基板、あるいは、チップパッケージ上に形成される。上述の増幅回路１６から出力される送信信号Ｓoutは、筺体１内の信号伝送媒体５１となる伝搬チャンネルに送出される。アンテナ１０２から伝搬チャンネルに送出する代わりに、信号伝送媒体５１となる結合構造を経由して導波構造にミリ波の送信信号Ｓoutを伝搬するようにしてもよい。
【００５１】
上述の符号化多重回路１１、波形整形回路１２、変調回路１３、発振回路１４、位相振幅調整回路１５及び増幅回路１６には、コントローラ１７が接続され、これらの回路等の入出力を制御する。コントローラ１７は、ＣＭＯＳチップ１０１内又はチップ実装基板上に設けられる。
【００５２】
コントローラ１７は符号化多重回路１１に符号化多重用の制御信号Ｓ１１を出力して、エンコーダやマルチプレックス回路の動作を設定する。波形整形回路１２には波形整形用の制御信号Ｓ１２が出力されて、波形整形時のパラメータ等が設定される。コントローラ１７は変調回路１３に変調用の制御信号Ｓ１３を出力して、変調時の変調モードを設定する。変調モードには、ＡＭ変調モード、ＦＭ変調モード、ＡＳＫ変調モード、ＦＳＫ変調モード、ＰＳＫ変調モード、ＱＡＭ変調モード等が含まれる。
【００５３】
コントローラ１７は発振回路１４に発振用の制御信号Ｓ１４を出力して、発振時の基準搬送信号Ｓｆの発振周波数を設定する。例えば、発振回路１４の発振周波数が６０ＧＨｚに設定される。コントローラ１７は位相振幅調整回路１５に位相振幅調整用の制御信号Ｓ１５を出力して、位相振幅調整時、送信信号Ｓoutの位相や、その振幅、その周波数特性等の調整パラメータを設定する。
【００５４】
コントローラ１７は、増幅回路１６にゲイン調整用の制御信号Ｓ１６を出力して、ゲイン調整時、増幅回路１６の利得等を設定する。なお、アンテナ１０２の指向性や反射特性を設定する際のアンテナ設定機能をコントローラ１７に持たせてもよい。ＣＭＯＳチップ１０１では、既知の信号波形又は既知のデータパターンを定期的に基準搬送信号Ｓｆに基づいてミリ波の送信信号Ｓoutに変換し、変換後の送信信号Ｓoutを当該筺体１内のミリ波の信号伝送媒体５１に伝送するようになされる。
【００５５】
図３を参照して、受信用のＣＭＯＳチップ１０４の内部構成例について説明する。
この例では、入力信号ＳINが基準搬送信号Ｓｆに基づいてミリ波の送信信号Ｓoutに変換され、変換後の送信信号Ｓoutが、同一の筺体１内に配置された送信用のＣＭＯＳチップ１０１から当該筺体１内のミリ波の信号伝送媒体５１へ伝送される場合である。この場合は、図３に示す受信用のＣＭＯＳチップ１０４が信号伝送媒体５１から変換後の送信信号Ｓoutを受信信号Ｓinとして受信するようになされる。
【００５６】
図３に示す受信用のＣＭＯＳチップ１０４は、基準搬送信号Ｓｆを発振する発振回路４４を有している。ＣＭＯＳチップ１０４は、図１に示した同一の筺体１内に配置され、信号伝送媒体５１から受信したミリ波の送信信号Ｓout（以下受信信号Ｓinという）を発振回路４４に注入して局部発振信号Ｓｆ’を基準搬送信号Ｓｆに同期させる。ＣＭＯＳチップ１０４は、同期後の局部発振信号Ｓｆ’に基づいてミリ波の受信信号Ｓinを復元するようになされる。
【００５７】
ＣＭＯＳチップ１０４は、増幅回路４１、復調回路４２、位相振幅調整回路４３、発振回路４４、フィルタ等化回路４５、復号分離回路４６、注入同期検出回路４７、コントローラ４８、アンテナ１０３及び出力端子２０を有して構成される。出力端子２０から、送信側から受信したベースバンド信号（以下復調信号ＳOUTという）が出力される。アンテナ１０３には増幅回路４１が接続される。増幅回路４１は、アンテナ１０３で受信された受信信号Ｓinを増幅する。増幅回路４１には復調回路４２及び位相振幅調整回路４３が接続される。位相振幅調整回路４３は、受信信号Ｓinの位相及び振幅を調整して位相及び振幅調整後の一部の受信信号Ｓinを発振回路４４に注入する。
【００５８】
位相振幅調整回路４３には発振回路４４が接続される。発振回路４４は、位相及び振幅調整後の受信信号Ｓinを入力して、局部発振信号Ｓｆ’を発振して復調回路４２に出力する。発振回路４４に送信側から送られてきた基準搬送信号Ｓｆの周波数成分を注入し、基準搬送信号Ｓｆに注入同期するようになされる。
【００５９】
この例でも、発振回路４４はタンク回路を含むすべての発振素子がＣＭＯＳチップ１０４に構成され、ＣＭＯＳチップ１０４の外部にタンク回路を持たないという特徴を有している。発振回路４４には送信側の発振回路１４と同様にして、図４に示すような差動負性抵抗発振回路が使用される。
【００６０】
復調回路４２は、増幅後の一部の受信信号Ｓinを復調して復調信号ＳOUTを出力する。復調回路４２では、例えば、基準搬送信号Ｓｆに同期された発振回路４４の局部発振信号Ｓｆ’と、送信側から送られてきたミリ波変調信号（受信信号Ｓin）とが乗算されて、不要な直流成分と高調波成分が除去される。これにより、送信側から送られてきた受信信号Ｓinの波形が復調信号ＳOUT（ベースバンド信号）へ周波数変換されて復元される。
【００６１】
この復調信号ＳOUTの一部は、注入同期検出回路４７に入力される。この例では、発振回路４４の局部発振信号Ｓｆ’が、送信側からの基準搬送信号Ｓｆに同期したか否かを判断するための注入同期情報が注入同期検出回路４７からコントローラ４８へ出力される。復調回路４２にはフィルタ等化回路４５及び注入同期検出回路４７が接続される。
【００６２】
フィルタ等化回路４５は、送信側のベースバンド信号とシンボル同期を採るために復調信号ＳOUTをフィルタに通過させて等化になされる。この例で、信号伝送媒体５１に反射などが存在していても、固定の反射であるので、受信側で小さな回路規模のフィルタ等化回路４５で容易にその影響を除去できるようになる。そのフィルタ等化回路４５の設定も、プリセットあるいは、コントローラ４８による静的な制御で実行することが可能となる。
【００６３】
注入同期検出回路４７は、信号伝送媒体５１から受信したミリ波の受信信号Ｓinが注入された発振回路４４の局部発振信号Ｓｆ’と、送信側のＣＭＯＳチップ１０１の基準搬送信号Ｓｆとが同期したか否かを検出するようになされる。注入同期検出方法としては、以下に記述する（ｉ）又は（ii）の手法を採るとよい。
【００６４】
（ｉ）送信側で入力信号ＳINとして、既知の信号波形あるいは既知のデータパターンを定期的に基準搬送信号Ｓｆに挿入しておく。受信側では復元された入力波形と既知の信号波形あるいは既知のデータパターンとの相関をとり、強い相関が得られたとき注入同期が行われていると判断する。  
（ii）受信側で復調後の直流成分をモニタし、当該直流成分が安定したとき、注入同期が行われたと判断する。
【００６５】
例えば、注入同期検出回路４７は、復調回路４２で復元された受信信号Ｓin（信号波形）と、既知の信号波形又は既知のデータパターンとを比較して相関処理を実行し、比較対象間で強い相関が得られたか否かを判別する。注入同期検出回路４７は、比較対象間で強い相関が得られ、注入同期が検出されるとハイ・レベルの注入同期検出信号Ｓ４８をコントローラ４８に出力する。注入同期が検出されない場合（間）は、ロー・レベルの注入同期検出信号Ｓ４８をコントローラ４８に出力する。コントローラ４８は、注入同期検出信号Ｓ４８によって、比較対象間で強い相関が得られたときに注入同期が行われていると判断できるようになる。
【００６６】
注入同期がとれていないと判断された場合、コントローラ４８は、予め決められた手順に従い、注入同期が行われるように制御する。この制御によれば、発振回路４４の自走発振周波数ｆｏ及び発振回路４４への基準搬送信号Ｓｆの振幅及び位相調整の設定を変更して、注入同期状態を判定するという手順を良好な注入同期が取れるまで繰り返すようになされる。
【００６７】
注入同期検出回路４７の結果と連動して、送信側の発振回路１４の基準搬送信号Ｓｆの搬送周波数ｆ１又は受信側の発振回路４４の局部発振信号Ｓｆ’の自走発振周波数ｆｏと、基準搬送信号Ｓｆの注入位相及び振幅とを制御する。例えば、送信側がＢＰＳＫ変調方式を採る場合であって、入力信号ＳINのシンボル時間をＴとし、発振回路４４の最大引込み周波数範囲幅を△ｆｏmaxとすると、シンボル時間Ｔは、（１）式、すなわち、
Ｔ＝１／（２△ｆｏmax）            ・・・・・（１）
を満たす（非特許文献５参照）ように、余裕をもって短く設定されていなければならない。
【００６８】
もしも、シンボル時間Ｔが１／（２△ｆｏmax）より長い場合、発振回路４４は、増幅モードとして動作し、復調に必要な基準搬送信号Ｓｆの搬送周波数ｆ１の成分を充分に出力できなくなる。このように、短いシンボル時間Ｔの方が良いということは、高速なデータ転送を目指している本発明の用途においては都合が良い。
【００６９】
また、最大引込み周波数範囲幅△ｆｏmaxは、発振回路４４への注入電圧をＶｉとし、自走発振電圧をＶｏとし、自走発振周波数をｆｏとし、タンク回路の尖鋭度をＱ値とすると、（２）式、すなわち、
△ｆｏmax＝ｆｏ／（２×Ｑ）×（Ｖｉ／Ｖｏ）×１／√（１−（Ｖｉ／Ｖｏ）2）                                                ・・・・・（２）
より演算される（非特許文献３参照）。従って、発振回路４４の入力電圧Ｖｉを制御することにより、△ｆｏmaxを制御できるようになる。これにより、受信側のＣＭＯＳチップ１０４で再現性良く注入同期を採ることができる。
【００７０】
なお、注入同期検出回路４７で、同期後の発振回路４４の局部発振信号Ｓｆ’と、受信したミリ波の送信信号Ｓoutとを乗算して得られる直流成分を検出し、検出された直流成分が安定したか否かを判別するようにしてもよい。この構成によっても、注入同期検出回路４７において、検出された直流成分が安定したとき、注入同期が行われたと判断できるようになる。
【００７１】
上述のフィルタ等化回路４５には復号分離回路４６が接続される。復号分離回路４６は、復調信号ＳOUTを復号化して復号化後の復調信号ＳOUTを分離する。復号分離回路４６は、デコード回路やデマルチプレックス回路等を有している。このようにすると、ＣＭＯＳチップ１０１から受信した送信側の入力信号ＳINの波形を復元できるようになる。復号分離回路４６には出力端子２０が接続される。
【００７２】
また、増幅回路４１、復調回路４２、位相振幅調整回路４３、発振回路４４、フィルタ等化回路４５、復号分離回路４６及び注入同期検出回路４７には、制御部の一例を構成するコントローラ４８が接続される。コントローラ４８は、注入同期検出回路４７から出力される注入同期検出信号Ｓ４８（注入同期情報）に基づいて受信側の発振回路４４の局部発振信号Ｓｆ’及び注入振幅を制御する。
【００７３】
例えば、コントローラ４８は、増幅回路４１にゲイン調整用の制御信号Ｓ４１を出力して、ゲイン調整時、増幅回路４１の利得等を設定する。なお、アンテナ１０３の指向性や反射特性を設定する際のアンテナ設定機能をコントローラ４８に持たせてもよい。また、送信側のＣＭＯＳチップ１０１の搬送周波数ｆ１を制御して注入同期制御を実行してもよい。コントローラ４８は、復調回路４２に復調用の制御信号Ｓ４２を出力して、復調時の復調モードを設定する。復調モードには、ＡＭ復調モード、ＦＭ復調モード、ＡＳＫ復調モード、ＦＳＫ復調モード、ＰＳＫ復調モード、ＱＡＭ復調モード等が含まれる。
【００７４】
コントローラ４８は位相振幅調整回路４３に位相振幅調整用の制御信号Ｓ４３を出力して、位相振幅調整時、受信信号Ｓinの位相や、その振幅、その周波数特性等の調整パラメータを設定する。コントローラ４８は発振回路４４に発振用の制御信号Ｓ４４を出力して、発振時の局部発振信号Ｓｆ’の発振周波数を設定する。例えば、発振回路４４の発振周波数が６０ＧＨｚに注入同期される。
【００７５】
コントローラ４８はフィルタ等化回路４５にフィルタ等化用の制御信号Ｓ４５が出力されて、復調信号ＳOUTのシンボル同期を施すためのパラメータ等が設定される。コントローラ４８は復号分離回路４６に復号分離用の制御信号Ｓ４６を出力して、デコーダやデマルチプレックス回路の動作を設定する。
【００７６】
コントローラ４８は注入同期検出回路４７に注入同期検出用の制御信号Ｓ４７を出力する。注入同期検出回路４７は、制御信号Ｓ４７に基づいて、信号伝送媒体５１から受信したミリ波の受信信号Ｓinが注入された発振回路４４の局部発振信号Ｓｆ’と送信側のＣＭＯＳチップ１０１の基準搬送信号Ｓｆとが同期したか否かを検出するようになる。
【００７７】
上述のコントローラ４８は、一般の無線通信のように動的にアダプティブに、頻繁に、増幅回路４１や、復調回路４２、位相振幅調整回路４３、発振回路４４、フィルタ等化回路４５、復号分離回路４６、注入同期検出回路４７等の制御を行う必要がない。例えば、ＣＭＯＳチップ１０４の製造時、あるいは設計時にパラメータ等を校正し、個体のばらつきなどを把握する。そして、把握されたデータをＲＯＭ等に格納し、これを参照して、制御信号Ｓ４１，Ｓ４２，Ｓ４３，Ｓ４４，Ｓ４５，Ｓ４６等を各々の回路に伝送すれば、コントローラ４８の制御負担が軽減できる。これにより、一般の無線通信に比べて、制御によるオーバーヘッド等を小さくすることができる。従って、ＣＭＯＳチップ１０４等の小型化、低消費電力化及び高速化が可能となる。
【００７８】
上述の発振回路４４で、注入同期が正しく行われ、受信信号Ｓinを周波数変換した復調信号ＳOUTは、フィルタ等化回路４５を通り、シンボル同期を施した後に、復号分離回路４６でデマルチプレックス処理や、デコード処理等がなされる。これらの処理を経た復調信号ＳOUTは、送信側の入力信号ＳINを復元したものである。復調信号ＳOUTは出力端子２０から出力される。
【００７９】
続いて、図４及び図５を参照して、発振回路４４の内部構成例及びインダクタ４０１の構成例について説明する。図４に示す発振回路４４は差動負性抵抗発振回路から構成され、少なくとも、発振素子を構成するインダクタ４０１、キャパシタ４０２、負性抵抗素子４０３及び定電流源４０４を有して構成される。インダクタ４０１及び、キャパシタ４０２はタンク回路を構成する。
【００８０】
インダクタ４０１は１組のコイルＬ１，Ｌ２及び抵抗Ｒ１，Ｒ２を有して構成される。コイルＬ１，Ｌ２の各々の一端は高電位側の電源線Ｖｄｄに接続される。コイルＬ１の他端は抵抗Ｒ１の一端に接続される。抵抗Ｒ１の他端は接続点ａに接続される。接続点ａには第１の端子４０５が接続される。
【００８１】
コイルＬ２の他端は抵抗Ｒ２の一端に接続される。抵抗Ｒ２の他端は接続点ｂに接続される。接続点ｂには第２の端子４０６が接続される。接続点ａ，ｂ間には、キャパシタ４０２が接続される。キャパシタ４０２は容量Ｃ及びコンダクタンスＧを有して構成される。接続点ａ，ｂ間において、容量Ｃ及びコンダクタンスＧが並列に接続される。
【００８２】
接続点ａ，ｂ間には、キャパシタ４０２の他に負性抵抗素子４０３が接続される。負性抵抗素子４０３は、例えば、１組のｎ型の電界効果トランジスタ（以下トランジスタＴｎ１，Ｔｎ２という）を有して構成される。トランジスタＴｎ１のドレインが接続点ａに接続される。そのドレインがトランジスタＴｎ２のゲートに接続される。
【００８３】
トランジスタＴｎ２のドレインが接続点ｂに接続される。そのドレインがトランジスタＴｎ１のゲートに接続される。トランジスタＴｎ１，Ｔｎ２の各々のソースは、そのソース同士が接続されて定電流源４０４の一端に接続される。定電流源４０４の他端は、低電位側の接地線ＧＮＤに接続される。差動負性抵抗発振回路が構成される。
【００８４】
差動負性抵抗発振回路では、インダクタ４０１及びキャパシタ４０２から成る共振回路に接続された、負性抵抗素子４０３のトランジスタＴｎ１，Ｔｎ２が交互にオンオフすることで、定電流源４０４によって制限される電流が流れる。その接続点ａに接続された端子４０５及び接続点ｂに接続された端子４０６には、インダクタ４０１及びキャパシタ４０２から成る共振周波数（自走発振周波数ｆｏ）に基づく差動の局部発振信号Ｓｆ’が発生するようになる。
【００８５】
インダクタ４０１は、キャパシタ４０２、負性抵抗素子４０３及び定電流源４０４等の発振素子を絶縁する絶縁層上に設置されて１チップ化されている。例えば、９０ｎｍルールに基づく差動負性抵抗発振回路を多層構造より構成する場合、所定の半導体基板に負性抵抗素子４０３のトランジスタＴｎ１，Ｔｎ２（ＣＭＯＳトランジスタ）が形成される。
【００８６】
ＣＭＯＳトランジスタは、今後さらに微細化が進み、その動作周波数は、さらに上昇する。より広帯域で小型の伝送システムを実現するには、高い搬送周波数ｆ１の基準搬送信号Ｓｆを使うことが望まれる。本発明の方式では、受信側の発振回路４４の自走発振周波数ｆｏの安定度についての要求仕様を緩和できるため、送信側の発振回路１４をより高い搬送周波数ｆの基準搬送信号Ｓｆを容易に用いることが可能になる。
【００８７】
注入同期される受信側の発振回路４４は、先述の式（２）でも明らかなように、送信側の周波数変動に追従できるような低いＱ値であることが必要である。これはＣＭＯＳチップ１０４上で発振回路４４を形成する場合に都合がよい（非特許文献３）。
【００８８】
所定の半導体基板に形成されたＣＭＯＳトランジスタ上には、タンク回路が形成される。例えば、ＣＭＯＳトランジスタを構成するトランジスタＴｎ１，Ｔｎ２のゲート、ソース及びドレインの各電極を絶縁する層間絶縁膜が形成される。この層間絶縁膜上にキャパシタ４０２が形成される。このキャパシタ４０２を絶縁する絶縁膜４４６（図５参照）上にインダクタ４０１が形成される。
【００８９】
ここで、図５を参照して、ＣＭＯＳトランジスタ上のインダクタ４０１の構成例について説明する。図５に示すインダクタ４０１のレイアウトパターン例によれば、図４に示した２組のコイルＬ１、抵抗Ｒ１及びコイルＬ２、抵抗Ｒ２から成る八角形状の１組の線輪パターン４４１，４４２がＣＭＯＳトランジスタ（図示せず）上の絶縁膜４４６上にオーバラップした状態で形成される。線輪パターン４４１，４４２はトランジスタＴｎ１，Ｔｎ２のゲート、ソース及びドレインの各電極を引き出すメタル配線層を形成する際に、メタル層をパターニングし、メタル層パターンを橋架用のメタル層で接続して形成される。
【００９０】
この例で、線輪パターン４４１を成すコイルＬ１と、線輪パターン４４２を成すコイルＬ２の各々の一端は、コンタクト４４９に接続される。コンタクト４４９は、例えば、際上層の引き出し用の配線パターン４４３を介して高電位側の電源線Ｖｄｄに接続される。線輪パターン４４１，４４２の各々は、例えば、同一面上で、同心円状かつ渦巻き状にメタル層パターンが形成され、これらのメタル層パターンが巻き数ｎ（この例ではｎ＝１．５）をもたらす。線輪パターン４４１において、抵抗Ｒ１はコイルＬ１の抵抗成分や、コンタクト抵抗成分が利用され、当該コイルＬ１（抵抗Ｒ１）の他端は接続点ａに接続される。抵抗Ｒ２もコイルＬ２の抵抗成分や、コンタクト抵抗成分が利用され、当該コイルＬ２（抵抗Ｒ２）の他端は接続点ｂに接続される。
【００９１】
図中、横線でハッチングしたコイルＬ１及び抵抗Ｒ１を構成する線輪パターン４４１と、同網掛け線でハッチングしたコイルＬ２及び抵抗Ｒ２を構成する線輪パターン４４２とは共に、メタル層パターンから構成される。また、Ｗは線輪パターン４４１等の線幅であり、ｒ１，ｒ２，ｒ３は線輪パターン４４１，４４２を構成するメタル層パターンのそれぞれの半径（ｒ１＜ｒ２＜ｒ３）である。線輪パターン４４１は、コンタクト４４９を起点にして反時計方向回りに半径ｒ１のメタル層パターン→コンタクト４４４→橋架用のメタル層４７９→コンタクト４４５→半径ｒ２のメタル層パターン→コンタクト４４８→橋架用のメタル層４７８→コンタクト４４７→半径ｒ３のメタル層パターンを経由して接続点ａに至る。線輪パターン４４２は、コンタクト４４９を起点にして時計方向回りに半径ｒ１のメタル層パターン→メタル層４７９の下層→半径ｒ２のメタル層パターン→メタル層４７８の下層→半径ｒ３のメタル層パターンを経由して接続点ｂに至る。
【００９２】
ここで、インダクタ４０１を構成する線輪パターン４４１，４４２の巻き数をｎとし、その半径をｒ（ｒ１，ｒ２，ｒ３）とし、その透磁率をμとしたとき、当該インダクタ４０１のインダクタンス値ＺＬは、（３）式、すなわち、
ＺＬ≒μ・ｎ2・ｒ                    ・・・・・・（３）
により近似される（非特許文献６：ｐ１３７）。  
一方、図４に示したコイルＬ１と直列のＲ１の抵抗値は、図５に示す線輪パターン４４１の線幅Ｗに大きく依存する。線輪パターン４４１の抵抗成分は線幅Ｗに、おおよそ反比例するので、高いＱ値のインダクタ４０１を作るためには線幅Ｗを大きくしなければならない。
【００９３】
この例で、安定度が高い搬送周波数の基準搬送信号Ｓｆを作るために、Ｑ値の高い（抵抗の小さい）インダクタ４０１を作成しようとすると、線幅Ｗが大きくなり、同じ半径ｒの大きさで作れる巻き数ｎが少なくなる。つまり、抵抗Ｒ１，Ｒ２等が大きくなることを許容できれば、線幅Ｗを小さくして、同じインダクタンス値ＺＬを有した小さいサイズ（半径ｒ）のインダクタ４０１で実現できるようになる（非特許文献４：ｐ７１）。
【００９４】
このような筺体１内での安定度を緩和した搬送周波数ｆ１の基準搬送信号Ｓｆで変調されたミリ波帯域の送信信号Ｓout（ミリ波変調信号）を、受信側で小さい受信回路で復調するのには、本発明の注入同期による方法が有効となる。波長（ミリ単位）が短いので、波長に応じて決まるアンテナ、導波構造を極めて小さくできる。
【００９５】
また、搬送周波数が数十ＧＨｚと高いので、所望のインピーダンスを実現するためのインダクタ４０１のインダクタンス値ＺＬ及びキャパシタ４０２のキャパシタンス値ＺＣは、搬送周波数ｆ１に比例して小さくできる。インダクタ４０１とキャパシタ４０２で共振用のタンク回路を作る場合、搬送周波数ｆ１を上昇すれば、そのタンク回路をより小さいインダクタンス値ＺＬとキャパシタンス値ＺＣで実現できるようになる。
【００９６】
このように発振回路４４を構成すると、タンク回路を含むすべての差動負性抵抗発振回路がＣＭＯＳ構成の半導体チップに構成できるので、当該半導体チップの外部にタンク回路を持たないで済むという効果が得られる。
【実施例１】
【００９７】
続いて、本発明に係る筺体内信号伝送方法について筺体内ミリ波伝送システム１００の第１の動作例を説明する。図６に示す筺体内ミリ波伝送システム１００によれば、同一の筺体１内に配置された２つのＣＭＯＳチップ１０１，１０４間で、ミリ波の送信信号ＳoutをＣＭＯＳチップ１０１からＣＭＯＳチップ１０４へ伝送する場合である。
【００９８】
この場合、筺体１内に配置されたＣＭＯＳチップ１０１が、入力信号ＳINを基準搬送信号Ｓf1に基づいてミリ波の送信信号Ｓoutに変換する。例えば、ＣＭＯＳチップ１０１は、発振回路１４によって発振された基準搬送信号Ｓf1に基づいて入力信号ＳINを振幅変調してミリ波の送信信号Ｓoutに周波数変換する。
【００９９】
図中、ｆ１は基準搬送信号Ｓf1の搬送周波数である。Δ１は入力信号ＳINで時間的変動する周波数成分である。ＣＭＯＳチップ１０１は、変換後の送信信号Ｓoutを当該筺体１内の空間、誘電体伝送線路、導波管、スロットライン、マイクロストリップ等の導波路から構成されるミリ波の信号伝送媒体５１に伝送する。
【０１００】
また、筺体１内に配置された受信側のＣＭＯＳチップ１０４は、信号伝送媒体５１から受信したミリ波の受信信号Ｓinを発振回路４４に注入して当該発振回路４４の局部発振信号Ｓf1’を基準搬送信号Ｓf1に同期させる。このように注入同期を利用することにより、受信側のＣＭＯＳチップ１０４の外部にタンク回路をもつ必要がなく、簡潔に受信機能を実現し、筺体１内の高速データ伝送を実現できるようになる。
【０１０１】
ＣＭＯＳチップ１０４は、同期後の局部発振信号Ｓf1’に基づいてミリ波の受信信号Ｓinを復元するようになされる。例えば、ＣＭＯＳチップ１０４が当該筺体１内のミリ波の信号伝送媒体５１から振幅変調後のミリ波の受信信号Ｓinを受信する。ＣＭＯＳチップ１０４は、この受信信号Ｓinと、基準搬送信号Ｓf1に基づいて注入同期が採られた局部発振信号Ｓf1’とを混合し、混合後のミリ波の受信信号Ｓinを、例えば、二乗検波して出力信号を復元するようになる。出力信号の復元方法は二乗検波に限られることはない。
【０１０２】
これにより、同一の筺体１内に配置された２つのＣＭＯＳチップ１０１，１０４間で、ＣＭＯＳチップ１０１からＣＭＯＳチップ１０４へミリ波の送信信号Ｓoutを伝送できるようになる。従って、電子機器内の半導体チップ間でより簡易に高速伝送システムを実現できるようになる。
【０１０３】
また、筺体内ミリ波伝送システム１００によれば、筺体１内で位置が固定されたＣＭＯＳチップ１０１，１０４間、あるいは、他の実施形態で説明するような既知の位置関係にある図示しない半導体チップを選択して伝送チャンネルを構築できるようになる。しかも、筺体内ミリ波伝送システム１００によれば、ミリ波は容易に遮蔽でき、外部に漏れないため、安定度の低い搬送周波数ｆ１の基準搬送信号Ｓf1を使用することができる。
【０１０４】
従って、送信側のＣＭＯＳチップ１０１と受信側のＣＭＯＳチップ１０４間の伝搬チャネル（導波構造）等を自由に設計できる。例えば、送信側及び受信側の各々ＣＭＯＳチップ１０１，１０４を封止する誘電体構造と伝搬チャネルを併せて設計することで、自由空間のミリ波信号伝送システムに比べて、より信頼性の高い良好な筺体内ミリ波伝送システム１００を構築することが可能となる。
【０１０５】
また、筺体内ミリ波伝送システム１００によれば、ミリ波は波長が短いので、空間多重やＭＩＭＯ（Multiple Input Multiple Output）等、小さいオフセットでも、場所により異なった伝搬チャネルを実現できるようになる。更に、通常のベースバンド信号によるＣＭＯＳチップ間の信号伝送に比べて、信号伝送速度を容易に高速化でき、入出力の端子数を大幅に削減できるようになる。
【実施例２】
【０１０６】
続いて、図７及び図８を参照して、第２の実施例としての筺体内ミリ波伝送システム１００における入力信号ＳINの同相伝送時及び９０°移相伝送時の動作例について比較する。図７Ａ及びＢにおいて、横軸は２次元の複素平面上のＩ軸である。縦軸はそのＱ軸である。
【０１０７】
筺体内ミリ波伝送システム１００における比較例としての入力信号ＳINの同相伝送方法によれば、送信側のＣＭＯＳチップ１０１において、図７Ａに示すＩ軸に変調電圧Ｖｂ及び基準搬送電圧Ｖｃが同相で載せられる。この例では、２次元の複素平面上のＩ軸−Ｑ軸に基準搬送信号Ｓｆ及び変調後の送信信号Ｓoutを表現した。
【０１０８】
図中の変調電圧Ｖｂは、入力信号ＳINを変調した後の送信信号Ｓoutを成す電圧である。入力信号ＳINを成す変調情報をａ(t)とすると、変調電圧ＶｂはＶｂ＝ａ(t)cosωｔで示される。また、図中の基準搬送電圧Ｖｃは、搬送周波数ｆ１の基準搬送信号Ｓｆを成す電圧である。基準搬送信号Ｓｆを成すキャリア振幅をｃoとすると、基準搬送電圧ＶｃはＶｃ＝ｃo  cosωｔで示される。
【０１０９】
受信側のＣＭＯＳチップ１０４では、図７Ｂに示すＩ軸に対して位相θを有して変調電圧Ｖｂ’及び基準搬送電圧Ｖｃ’が同相で受信される。変調電圧Ｖｂ’はＶｂ’＝ａ(t)cos（ωｔ＋θ）で示される。また、基準搬送電圧Ｖｃ’はＶｃ’＝ｃo  cos（ωｔ＋θ）で示される。図中、Ｖｃ”は、自走発振周波数ｆｏの局部発振信号Ｓｆ’を成す自走発振電圧である。自走発振電圧Ｖｃ”は、Ｖｃ”＝ｃo  cos（ωｔ＋θ＋φ）で示される。ここに角度φは、基準搬送電圧Ｖｃ’と自走発振電圧Ｖｃ”との間に生じた位相差である。
【０１１０】
このようにＩ軸−Ｑ軸の変調方式において、Ｉ軸に変調情報を載せて伝送しようとするとき、基準搬送信号ＳｆもＩ軸（同相）に載せてしまうと、受信側のＣＭＯＳチップ１０４で復調後の復調信号ＳOUTに直流成分が発生してしまうという問題がある。この問題を解決する手法として、送信側で基準搬送信号ＳｆをＱ軸側に載せておき、受信側で再生した基準搬送信号Ｓｆの位相を９０度ずらし、Ｉ軸の情報を復元するようになされる。
【０１１１】
第２の実施例としての筺体内ミリ波伝送システム１００の動作例（９０°移相伝送時）によれば、ＣＭＯＳチップ１０１が、発振回路１４によって発振された基準搬送信号Ｓｆに基づいて入力信号ＳINをミリ波の送信信号Ｓoutに変調する。このとき、図８（Ａ）に示す複素平面のＩ軸に変調後のミリ波の送信信号Ｓoutを載せ、かつ、当該複素平面のＱ軸に基準搬送信号Ｓｆを載せて、変調後の送信信号Ｓoutと基準搬送信号Ｓｆとを直交させる。
【０１１２】
すなわち、送信側のＣＭＯＳチップ１０１において、図８Ａに示すＩ軸に変調電圧Ｖｂ及び基準搬送電圧Ｖｃが９０°の位相をもって載せられる。この例では、２次元の複素平面上のＩ軸−Ｑ軸に基準搬送信号Ｓｆ及び変調後の送信信号Ｓoutを表現した場合、変調電圧ＶｂがＶｂ＝ａ(t)cosωｔで示され、基準搬送電圧ＶｃがＶｃ＝ｃo  sinωｔで示される。
【０１１３】
受信側のＣＭＯＳチップ１０４では、図８Ｂに示すＩ軸に対して位相θを有して変調電圧Ｖｂ’及び、当該変調電圧Ｖｂ’に対して９０°位相がずれて基準搬送電圧Ｖｃ’が受信される。ＣＭＯＳチップ１０４は、注入同期によって再生した局部発振信号Ｓｆ’の位相を基準搬送信号Ｓｆに対して９０度をずらす。図中、破線で示した自走発振電圧Ｖｃ”が、基準搬送信号Ｓｆの搬送周波数ｆ１に一致した自走発振周波数ｆｏの局部発振信号Ｓｆ’に基づく電圧である。
【０１１４】
図８Ｂにおいて、変調電圧Ｖｂ’は図７Ｂの場合と同様にしてＶｂ’＝ａ(t)cos（ωｔ＋θ）で示される。また、基準搬送電圧Ｖｃ’はＶｃ’＝ｃo  sin（ωｔ＋θ）で示される。自走発振電圧Ｖｃ”は、Ｖｃ”＝ｃo  sin（ωｔ−π／２＋θ）で示される。これによれば、同相伝送時に比べて基準搬送電圧Ｖｃ’と自走発振電圧Ｖｃ”との間に位相差φが生じていない。ＣＭＯＳチップ１０４は、９０度ずらされた基準搬送信号Ｓｆに基づいて複素平面のＩ軸に載せられた変調後の送信信号Ｓout（＝受信信号Ｓin）を復調する。
【０１１５】
このように筺体内ミリ波伝送システム１００を構成すると、変調後の送信信号Ｓout（＝受信信号Ｓin）と基準搬送信号Ｓｆとを同相で伝送する場合に比べて、受信側のＣＭＯＳチップ１０４での直流成分を抑制できるようになる。
【実施例３】
【０１１６】
続いて、図９を参照して、第３の実施例としてのＣＭＯＳチップ１１０の構成例について説明する。図９に示すＣＭＯＳチップ１１０によれば、筺体１内に基準として使用可能なクロック信号（以下ＣＬＫ信号という）が存在する場合であって、発振回路１４’に逓倍回路１９が接続される。
【０１１７】
逓倍回路１９は、周波数ｆのＣＬＫ信号を逓倍して逓倍クロック信号Ｓ１９を発振回路１４’に出力し、発振回路１４’は逓倍クロック信号Ｓ１９に基づいて基準搬送信号Ｓｆを生成する。基準搬送信号Ｓｆは、発振回路１４’から変調回路１３や、位相振幅調整回路１５に出力される。なお、図９に示したＣＭＯＳチップ１１０において、図２に示したＣＭＯＳチップ１０１と同じ記号及び名称のものは同じ機能を有するので、その説明を省略する。このように送信側のＣＭＯＳチップ１１０を構成した場合、発振回路１４’の回路規模を第１の実施例の発振回路１４に比べて小さくできる。
【０１１８】
このように第１の実施形態としての筺体内ミリ波伝送システム１００によれば、本発明に係るＣＭＯＳチップ１０１（又はＣＭＯＳチップ１１０）と、ＣＭＯＳチップ１０４とを同一の筺体１内に備え、ＣＭＯＳチップ１０４が、ミリ波の信号伝送媒体５１から受信したミリ波の受信信号Ｓinを発振回路４４に注入して当該発振回路４４の局部発振信号Ｓｆ’を基準搬送信号Ｓｆに同期させ、同期後の局部発振信号Ｓｆ’に基づいてミリ波の受信信号Ｓinを復元するようになされる。
【０１１９】
従って、同一の筺体１内に配置されたＣＭＯＳチップ１０１，１０４間でミリ波の信号伝送媒体５１を介したミリ波の送信信号Ｓoutを伝送することができる。しかも、搬送周波数ｆ１の要求安定度が緩和され、送信器を構成するＣＭＯＳチップ１０１や、受信器を構成するＣＭＯＳチップ１０４等の小型化、データ伝送速度の高速化（非接触・無線・導波等）、及び、ＣＭＯＳチップ１０１，１０４の配置の自由度（非接触、空間伝送、導波構造、縦方向伝送、動体間伝送）を向上できるようになる。これにより、電子機器内のＣＭＯＳチップ１０１，１０４間でより簡易に高速伝送システムを実現できるようになる。
【０１２０】
上述の実施形態では、ＣＭＯＳチップ１０４に実装される発振回路４４が、少なくとも、発振素子を構成するインダクタ４０１を有し、そのインダクタ４０１が、発振素子を絶縁する絶縁層上に設置されて１チップ化されている場合について説明した。この１チップ化構造を送信側のＣＭＯＳチップ１０１の発振回路１４の構造に適用しても同様な効果が得られる。
【０１２１】
＜第２の実施形態＞  
続いて、図１０及び図１１を参照して、第２の実施形態としての筺体内ミリ波伝送システム２００の構成例について説明する。この実施形態では、同一の筺体２内の送信側のＣＭＯＳチップ１０８と、受信側のＣＭＯＳチップ１０５，１０９との間で、入力信号ＳINを広帯域伝送に適したミリ波帯域の送信信号Ｓoutに周波数変換して、１対２（多）チャンネルで送信を行うものである。
【０１２２】
図１０に示す筺体内ミリ波伝送システム２００によれば、送信用のＣＭＯＳチップ１０８から２つの受信用のＣＭＯＳチップ１０５，１０９へ搬送周波数ｆ２のミリ波帯域の送信信号Ｓout（ミリ波変調信号）が伝送されている例である。これらの搬送周波数ｆ２のミリ波帯域の送信信号Ｓoutは、筺体２から外部に漏れないように導波構造により筺体２を設計してある。
【０１２３】
ＣＭＯＳチップ１０８は、一以上の送信側の半導体チップの一例を構成し、筺体２内に配置され、入力信号ＳINを基準搬送信号Ｓf2に基づいてミリ波帯域の送信信号Ｓoutに変換し、変換後の送信信号Ｓoutを当該筺体２内のミリ波の信号伝送媒体５２に伝送するものである。ＣＭＯＳチップ１０８には、第１の実施形態で説明したＣＭＯＳチップ１０１が使用される。
【０１２４】
ＣＭＯＳチップ１０５，１０９は、二以上の受信側の半導体チップの一例を構成し、自走発振周波数の局部発振信号Ｓf2’を発振する発振回路４４を有して筺体２内に配置され、信号伝送媒体５２から受信したミリ波の送信信号Ｓoutを発振回路４４に注入して当該局部発振信号Ｓf2’を基準搬送信号Ｓｆに同期させ、同期後の局部発振信号Ｓf2’に基づいて送信側の入力信号ＳIN（＝復調信号ＳOUT）を復元する。ＣＭＯＳチップ１０５，１０９には、第１の実施形態で説明したＣＭＯＳチップ１０４が使用される。
【０１２５】
筺体内ミリ波伝送システム２００によれば、送信側のＣＭＯＳチップ１０８のアンテナ１０７から電波を放射すると、受信側のＣＭＯＳチップ１０５のアンテナ１０６や、ＣＭＯＳチップ１０９のアンテナ１２０で電波を受信する。このような筺体２内の自由空間を信号伝送媒体５２とする伝搬構成を採っているが、信号伝送媒体５２は、自由空間の他に導波管、伝送線路、誘電体伝送線路、誘電体内などの導波構造で構成してもよい。導波路は、筺体２内にスロットラインや、マイクロストリップ等を配置して構成する。
【０１２６】
続いて、本発明に係る筺体内ミリ波伝送システム２００の動作例について説明をする。図１１に示す筺体内ミリ波伝送システム２００によれば、同一の筺体２内に配置された１つの送信用のＣＭＯＳチップ１０８と、受信用の２つのＣＭＯＳチップ１０５，１０９間で、ミリ波の送信信号ＳoutをＣＭＯＳチップ１０８からＣＭＯＳチップ１０５，１０９へ同時に伝送する場合である。
【０１２７】
この場合、筺体２内に配置されたＣＭＯＳチップ１０８が、入力信号ＳINを基準搬送信号Ｓf2に基づいてミリ波の送信信号Ｓoutに変換する。例えば、ＣＭＯＳチップ１０８は、発振回路１４によって発振された基準搬送信号Ｓf2に基づいて入力信号ＳINを振幅変調してミリ波の送信信号Ｓoutに周波数変換する。図中、ｆ２は基準搬送信号Ｓf2の搬送周波数である。Δ2は入力信号ＳINで時間的変動する周波数成分である。ＣＭＯＳチップ１０８は、変換後の送信信号Ｓoutを当該筺体２内の空間、誘電体伝送線路、導波管、スロットライン、マイクロストリップ等の導波路から構成されるミリ波の信号伝送媒体５２に伝送する。
【０１２８】
また、筺体２内に配置された受信側のＣＭＯＳチップ１０５は、信号伝送媒体５２から受信したミリ波の受信信号Ｓinを発振回路４４に注入して当該発振回路４４の局部発振信号Ｓf2’を基準搬送信号Ｓf2に同期させる。同様にして、筺体２内に配置された受信側のＣＭＯＳチップ１０９は、信号伝送媒体５２から受信したミリ波の受信信号Ｓinを発振回路４４に注入して当該発振回路４４の局部発振信号Ｓf2’を基準搬送信号Ｓf2に同期させる。このように受信側の２つのＣＭＯＳチップ１０５，１０９の各々で、注入同期を利用することにより、受信側のＣＭＯＳチップ１０５，１０９の外部にタンク回路をもつ必要がなく、簡潔に受信機能を実現し、筺体２内の高速データ伝送を実現できるようになる。
【０１２９】
ＣＭＯＳチップ１０５，１０９の各々は、同期後の局部発振信号Ｓf2’に基づいてミリ波の受信信号Ｓinを復調するようになされる。例えば、ＣＭＯＳチップ１０５，１０９の各々が、当該筺体２内のミリ波の信号伝送媒体５２から振幅変調後のミリ波の受信信号Ｓinを受信する。そして、ＣＭＯＳチップ１０５，１０９の各々は、この受信信号Ｓinと、基準搬送信号Ｓf2に基づいて注入同期が採られた局部発振信号Ｓf2’とを混合し、混合後のミリ波の受信信号Ｓinを、例えば、二乗検波して送信側の入力信号ＳIN（＝復調信号ＳOUT）を復元するようになる。これにより、同一の筺体２内に配置された３つのＣＭＯＳチップ１０８，１０５，１０９間で、ＣＭＯＳチップ１０８からＣＭＯＳチップ１０５，１０９へミリ波帯域の送信信号Ｓoutを伝送できるようになる。
【０１３０】
もちろん、筺体２内に配置されたＣＭＯＳチップ１０８が、発振回路１４によって発振された基準搬送信号Ｓf2に基づいて入力信号ＳINをミリ波の送信信号Ｓoutに変調し、図８に示したようなＩ−Ｑ軸変調方式を採ってもよい。この方式によれば、２次元の複素平面上のＩ軸−Ｑ軸に基準搬送信号Ｓf2を成す基準搬送電圧Ｖｃ及び送信信号Ｓoutを成す変調電圧Ｖｂを表現したとき、ＣＭＯＳチップ１０８が、複素平面のＩ軸に変調後のミリ波の送信信号Ｓout（ミリ波変調信号）を成す変調電圧Ｖｂを載せる。更に、ＣＭＯＳチップ１０８が当該複素平面のＱ軸に基準搬送信号Ｓf2を成す基準搬送電圧Ｖｃを載せて、送信信号Ｓoutと基準搬送信号Ｓf2とを直交させる。
【０１３１】
筺体２内に配置された２つのＣＭＯＳチップ１０５，１０９では、各々が注入同期によって再生した基準搬送信号Ｓf2に一致する局部発振信号Ｓf2’の位相を基準搬送信号Ｓf2に対して９０度をずらす。ＣＭＯＳチップ１０５，１０９の各々は、９０度ずらされた基準搬送信号Ｓf2に基づいて複素平面のＩ軸に載せられた受信信号Ｓin（ミリ波変調信号）を復調する。このように構成すると、ＣＭＯＳチップ１０８で送信信号Ｓout（ミリ波変調信号）と基準搬送信号Ｓf2とを同相にして伝送する場合に比べて、受信側のＣＭＯＳチップ１０５，１０９での直流成分を抑制できるようになる（図８参照）。
【０１３２】
このように、第２の実施形態としての筺体内ミリ波伝送システム２００によれば、送信側のＣＭＯＳチップ１０８が配置された同一の筺体２内に、二つの受信側のＣＭＯＳチップ１０５，１０９を備える。ＣＭＯＳチップ１０５，１０９では、各々が、ミリ波の信号伝送媒体５２を介してＣＭＯＳチップ１０８から受信したミリ波の送信信号Ｓoutを発振回路４４に注入して当該基準搬送信号Ｓf2を搬送周波数の信号に同期させる。ＣＭＯＳチップ１０５，１０９の各々では、同期後の局部発振信号Ｓf2’に基づいてミリ波の送信信号Ｓoutを復調し、送信側の入力信号ＳIN（＝復調信号ＳOUT）を復元するようになされる。
【０１３３】
従って、同一の筺体２内に配置された送信用のＣＭＯＳチップ１０８及び受信用の２つのＣＭＯＳチップ１０５，１０９間で、１対２の伝送チャンネルによりミリ波の信号伝送媒体５２を介したミリ波帯域の送信信号Ｓoutを伝送できるようになる。しかも、筺体内ミリ波伝送システム２００によれば、ミリ波は容易に遮蔽でき、外部に漏れないため、安定度の低い搬送周波数ｆ２の基準搬送信号Ｓf2を使用することができる。これにより、周波数多重化による同一の筺体２内の多チャンネル信号伝送システムを構築できるようになる。
【０１３４】
例えば、ミリ波の信号伝送媒体５２にデータを時分割して伝送することで、交互に伝送方向を切り換え、データ伝送を行う半二重方向伝送システムや、ミリ波の信号伝送媒体５２において、異なる方向にデータを同時に伝送する全二重方向伝送システム等の双方向伝送システムを構築できるようになる。これにより、筺体内情報多重化伝送システムを実現できるようになる。
【０１３５】
＜第３の実施形態＞  
続いて、図１２及び図１３を参照して、第３の実施形態としての筺体内ミリ波伝送システム３００を説明する。この実施形態では、同一の筺体３内に、第１の実施形態に係る筺体内ミリ波伝送システム１００と、第２の実施形態に係る筺体内ミリ波伝送システム２００とが配置される。これらの小型の信号伝送システムが組み合わされて、１対１及び１対２等の多チャンネルの伝送システムが混在する筺体内情報多重化伝送システムを構成している。筺体内ミリ波伝送システム３００の多チャンネル化は、図１２に示すように、通信チャネル毎に異なった搬送周波数ｆ１，ｆ２を別々に設定することで、簡単に構成できるようになる。
【０１３６】
この例では、双方向や全二重等の伝送システムを構成する場合、第１及び第２の実施形態で説明した送信用のＣＭＯＳチップ１０１，１０８及び受信用のＣＭＯＳチップ１０４，１０５，１０９等の複数個を同一の筺体３内に配置する。そして、信号伝送するチャンネル（通信ペアの組）毎に、搬送周波数ｆ１，ｆ２を割当てるようになされる。
【０１３７】
例えば、ＣＭＯＳチップ１０１及びＣＭＯＳチップ１０４には、第１の実施形態で説明したように、搬送周波数ｆ１が割当てられる。ＣＭＯＳチップ１０８及びＣＭＯＳチップ１０５，１０９には第２の実施形態で説明したように、搬送周波数ｆ２が割当てられる。このようにチャンネル毎に搬送周波数ｆ１，ｆ２を割り当てる。すると、ＣＭＯＳチップ１０１，１０４の１対１チャンネル（組）と、他のＣＭＯＳチップ１０８及びＣＭＯＳチップ１０５，１０９の１対２チャンネル（組）との間で、干渉無しにミリ波帯域の送信信号Ｓoutを伝送できるようになる。
【０１３８】
図１２に示す筺体内ミリ波伝送システム３００によれば、送信用のＣＭＯＳチップ１０１から受信用のＣＭＯＳチップ１０４へ搬送周波数ｆ１のミリ波帯域の送信信号Ｓout１（ミリ波変調信号）が伝送されている（以下で第１のチャンネルＩという）。また、送信用のＣＭＯＳチップ１０８から２つの受信用のＣＭＯＳチップ１０５，１０９へ搬送周波数ｆ２のミリ波帯域の送信信号Ｓout２（ミリ波変調信号）が伝送されている（以下で第２のチャンネルIIという）。これらの搬送周波数ｆ１，ｆ２のミリ波帯域の送信信号Ｓout１，Ｓout２は、筺体３から外部に漏れないように導波構造により筺体３を設計してある。
【０１３９】
チャンネルＩでは、ＣＭＯＳチップ１０１が、入力信号ＳIN１を基準搬送信号Ｓf1に基づいてミリ波帯域の送信信号Ｓout１に変換し、変換後の送信信号Ｓout１を当該筺体３内のミリ波の信号伝送媒体５１に伝送する。
【０１４０】
ＣＭＯＳチップ１０４では、自走発振周波数の局部発振信号Ｓf1’を発振する発振回路４４を有して筺体３内に配置され、信号伝送媒体５１から受信したミリ波の送信信号Ｓout１を発振回路４４に注入して当該局部発振信号Ｓf1’を基準搬送信号Ｓf1に同期させ、同期後の局部発振信号Ｓf1’に基づいて送信側の入力信号ＳIN１（＝復調信号ＳOUT１）を復元する。
【０１４１】
チャンネルIIで、ＣＭＯＳチップ１０８は、入力信号ＳIN２を基準搬送信号Ｓf2に基づいてミリ波帯域の送信信号Ｓout２に変換し、変換後の送信信号Ｓout２を当該筺体３内のミリ波の信号伝送媒体５２に伝送するものである。ＣＭＯＳチップ１０８には、第１の実施形態で説明したＣＭＯＳチップ１０１が使用される。
【０１４２】
ＣＭＯＳチップ１０５，１０９は、自走発振周波数の局部発振信号Ｓf2’を発振する発振回路４４を有して筺体３内に配置され、信号伝送媒体５２から受信したミリ波の送信信号Ｓout２を発振回路４４に注入して当該局部発振信号Ｓf2’を基準搬送信号Ｓf2に同期させ、同期後の局部発振信号Ｓf2’に基づいて送信側の入力信号ＳIN２（＝復調信号ＳOUT２）を復元する。ＣＭＯＳチップ１０５，１０９には、第１の実施形態で説明したＣＭＯＳチップ１０４が使用される。
【０１４３】
筺体内ミリ波伝送システム３００によれば、チャンネルＩで、送信側のＣＭＯＳチップ１０１のアンテナ１０２から電波を放射すると、受信側のＣＭＯＳチップ１０４のアンテナ１０３で電波を受信する。このような筺体３内でも自由空間を信号伝送媒体５１とする伝搬構成を採っている。
【０１４４】
チャンネルIIでは、送信側のＣＭＯＳチップ１０８のアンテナ１０７から電波を放射すると、受信側のＣＭＯＳチップ１０５のアンテナ１０６や、ＣＭＯＳチップ１０９のアンテナ１２０で電波を受信する。このような筺体３内の自由空間を信号伝送媒体５２とする伝搬構成を採っているが、信号伝送媒体５２は、自由空間の他に導波管、伝送線路、誘電体伝送線路、誘電体内などの導波構造で構成してもよい。導波路は、筺体３内にスロットラインや、マイクロストリップ等を配置して構成する。
【０１４５】
更に、チャンネルＩの信号伝送媒体５１と、チャンネルIIの信号伝送媒体５２とを短絡するような信号伝送媒体５３を設けてもよい。この信号伝送媒体５３にチャンネルＩ又はチャンネルIIの送信側のＣＭＯＳチップ１０１又は１０８を主送信器とする一斉送信処理を行うことができる。
【０１４６】
続いて、本発明に係る筺体内ミリ波伝送システム３００の動作例について説明をする。この例で、ミリ波は容易に遮蔽でき、外部に漏れないため、安定度の低い搬送周波数ｆ１の基準搬送信号Ｓf1がチャンネルＩに設定され、安定度の低い搬送周波数ｆ２の基準搬送信号Ｓf2がチャンネルIIに設定される。
【０１４７】
図１３に示す筺体内ミリ波伝送システム３００によれば、同一の筺体３内に配置された、チャンネルＩで、ミリ波の送信信号Ｓout１がＣＭＯＳチップ１０１からＣＭＯＳチップ１０４へ伝送される。これに独立して、チャンネルIIで、ミリ波の送信信号Ｓout２がＣＭＯＳチップ１０８からＣＭＯＳチップ１０５，１０９へ同時に伝送するようになされる。
【０１４８】
チャンネルＩでは、筺体３内に配置されたＣＭＯＳチップ１０１が、入力信号ＳIN１を基準搬送信号Ｓf1に基づいてミリ波の送信信号Ｓout１に変換する。例えば、ＣＭＯＳチップ１０１は、発振回路１４によって発振された基準搬送信号Ｓf1に基づいて入力信号ＳIN１を振幅変調してミリ波の送信信号Ｓout１に周波数変換する。
【０１４９】
図中、ｆ１は基準搬送信号Ｓf1の搬送周波数である。Δ1は入力信号ＳIN１で時間的変動する周波数成分である。ＣＭＯＳチップ１０１は、変換後の送信信号Ｓout１を当該筺体３内の空間、誘電体伝送線路、導波管、スロットライン、マイクロストリップ等の導波路から構成されるミリ波の信号伝送媒体５１に伝送する。
【０１５０】
また、筺体３内に配置された受信側のＣＭＯＳチップ１０４は、信号伝送媒体５１から受信したミリ波の受信信号Ｓin１を発振回路４４に注入して当該発振回路４４の局部発振信号Ｓf1’を基準搬送信号Ｓf1に同期させる。このように受信側のＣＭＯＳチップ１０４で、注入同期を利用することにより、受信側のＣＭＯＳチップ１０４の外部にタンク回路をもつ必要がなく、簡潔に受信機能を実現し、筺体３内の高速データ伝送を実現できるようになる。
【０１５１】
ＣＭＯＳチップ１０４は、同期後の局部発振信号Ｓf1’に基づいてミリ波の受信信号Ｓin１を復調するようになされる。例えば、ＣＭＯＳチップ１０４が、当該筺体３内のミリ波の信号伝送媒体５１から振幅変調後のミリ波の受信信号Ｓin１を受信する。
【０１５２】
そして、ＣＭＯＳチップ１０４は、この受信信号Ｓin１と、基準搬送信号Ｓf1に基づいて注入同期が採られた局部発振信号Ｓf1’とを混合する。ＣＭＯＳチップ１０４は、混合後のミリ波の受信信号Ｓin１を、例えば、二乗検波して送信側の入力信号ＳIN１（＝復調信号ＳOUT１）を復元するようになる。
【０１５３】
チャンネルIIでは、筺体３内に配置されたＣＭＯＳチップ１０８が、入力信号ＳIN２を基準搬送信号Ｓf2に基づいてミリ波の送信信号Ｓout２に変換する。例えば、ＣＭＯＳチップ１０８は、発振回路１４によって発振された基準搬送信号Ｓf2に基づいて入力信号ＳIN２を振幅変調してミリ波の送信信号Ｓout２に周波数変換する。
【０１５４】
図中、ｆ２は基準搬送信号Ｓf2の搬送周波数である。Δ2は入力信号ＳIN２で時間的変動する周波数成分である。ＣＭＯＳチップ１０８は、変換後の送信信号Ｓout２を当該筺体３内の空間、誘電体伝送線路、導波管、スロットライン、マイクロストリップ等の導波路から構成されるミリ波の信号伝送媒体５２に伝送する。
【０１５５】
また、筺体３内に配置された受信側のＣＭＯＳチップ１０５は、信号伝送媒体５２から受信したミリ波の受信信号Ｓin２を発振回路４４に注入して当該発振回路４４の局部発振信号Ｓf2’を基準搬送信号Ｓf2に同期させる。同様にして、筺体３内に配置された受信側のＣＭＯＳチップ１０９は、信号伝送媒体５２から受信したミリ波の受信信号Ｓin２を発振回路４４に注入して当該発振回路４４の局部発振信号Ｓf2’を基準搬送信号Ｓf2に同期させる。
【０１５６】
受信側の２つのＣＭＯＳチップ１０５，１０９の各々では、注入同期を利用することにより、受信側のＣＭＯＳチップ１０５，１０９の外部にタンク回路をもつ必要がなく、簡潔に受信機能を実現し、筺体３内の高速データ伝送を実現できるようになる。
【０１５７】
ＣＭＯＳチップ１０５，１０９の各々は、同期後の局部発振信号Ｓf2’に基づいてミリ波の受信信号Ｓin２を復調するようになされる。例えば、ＣＭＯＳチップ１０５，１０９の各々が、当該筺体３内のミリ波の信号伝送媒体５２から振幅変調後のミリ波の受信信号Ｓin２を受信する。
【０１５８】
そして、ＣＭＯＳチップ１０５，１０９の各々は、この受信信号Ｓin２と、基準搬送信号Ｓf2に基づいて注入同期が採られた局部発振信号Ｓf2’とを混合する。ＣＭＯＳチップ１０５，１０９の各々は、混合後のミリ波の受信信号Ｓin２を、例えば、二乗検波して送信側の入力信号ＳIN２（＝復調信号ＳOUT２）を復元するようになる。
【０１５９】
このように、第３の実施形態としての筺体内ミリ波伝送システム３００によれば、チャンネルＩには、送信側のＣＭＯＳチップ１０１が配置された同一の筺体３内に、一つの受信側のＣＭＯＳチップ１０４を備える。チャンネルIIには、送信側のＣＭＯＳチップ１０８が配置された同一の筺体３内に、二つの受信側のＣＭＯＳチップ１０５，１０９を備える。
【０１６０】
チャンネルＩでは、ＣＭＯＳチップ１０４が、ミリ波の信号伝送媒体５１を介してＣＭＯＳチップ１０１から受信したミリ波の送信信号Ｓout１を発振回路４４に注入して当該局部発振信号Ｓf1’を基準搬送信号Ｓf1に同期させる。ＣＭＯＳチップ１０４では、同期後の局部発振信号Ｓf1'に基づいてミリ波の送信信号Ｓout１を復調し、送信側の入力信号ＳIN１（＝復調信号ＳOUT１）を復元するようになされる。
【０１６１】
チャンネルIIでは、ＣＭＯＳチップ１０５，１０９の各々が、ミリ波の信号伝送媒体５２を介してＣＭＯＳチップ１０８から受信したミリ波の送信信号Ｓout２を発振回路４４に注入して当該局部発振信号Ｓf2’を基準搬送信号Ｓf2に同期させる。ＣＭＯＳチップ１０５，１０９の各々では、同期後の局部発振信号Ｓf2’に基づいてミリ波の送信信号Ｓout２を復調し、送信側の入力信号ＳIN２（＝復調信号ＳOUT２）を復元するようになされる。
【０１６２】
従って、同一の筺体３内に配置されたチャンネルＩで、２つのＣＭＯＳチップ１０１，１０４間（１対１の伝送チャネル）で、ＣＭＯＳチップ１０１からＣＭＯＳチップ１０４へミリ波帯域の送信信号Ｓout１を伝送できるようになる。また、同一の筺体３内に配置されたチャンネルIIで、３つのＣＭＯＳチップ１０８，１０５，１０９間（１対２の伝送チャネル）で、ＣＭＯＳチップ１０８からＣＭＯＳチップ１０５，１０９へミリ波帯域の送信信号Ｓout２を伝送できるようになる。
【０１６３】
これにより、周波数多重化による同一の筺体３内の多チャンネル信号伝送システムを構築できるようになる。例えば、信号伝送媒体５１，５２にデータを時分割して伝送することで、交互に伝送方向を切り換え、データ伝送を行う半二重方向伝送システムや、信号伝送媒体５１，５２において、異なる方向にデータを同時に伝送する全二重方向伝送システム等の双方向伝送システムを構築できるようになる。従って、筺体内情報多重化伝送システムを実現できるようになる。
【０１６４】
しかも、筺体内ミリ波伝送システム３００によれば、同一の筺体３内で、より小型な信号伝送システムによって、ミリ波帯域の送信信号Ｓout１，Ｓout２を簡潔かつ高速に受信側に伝送できるようになる。これと共に、チャンネルＩのＣＭＯＳチップ１０１，１０４間と、チャンネルIIのＣＭＯＳチップ１０８，ＣＭＯＳチップ１０５，１０９間とで独立して、ミリ波帯域の送信信号Ｓout１，Ｓout２を伝送できるようになった。
【０１６５】
また、信号伝送媒体５１，５２が反射等の伝搬チャネルが既知であること、及び、送信側から受信側への通信状況によっては、筺体３内の複数場所にある受信用のＣＭＯＳチップ１０４，１０５，１０９をお互いに連動するように動作させることができる。従って、伝搬チャンネルの変化に対応して、送信信号Ｓout１，Ｓout２等の情報を信号伝送媒体５１，５２に載せることが可能となる。
【０１６６】
＜第４の実施形態＞  
続いて、図１４及び図１５を参照して、第４の実施形態としての筺体内ミリ波伝送システム４００について説明をする。この実施形態でも、ミリ波が容易に遮蔽でき、外部に漏れないため、安定度が低い搬送周波数ｆ１，ｆ２が通信チャネル毎に使用される。そして、同一の筺体４内に二以上の双方向通信用のＣＭＯＳチップ２１０，２２０等が配置され、２つのＣＭＯＳチップ２１０，２２０間で双方向に通信を行う全二重方向伝送システムや、半二重方向伝送システム等を構築するようにした。
【０１６７】
この例は、全二重双方向伝送システムを構成する場合であって、図１４に示すように安定度の低い搬送周波数ｆ１の基準搬送信号Ｓf1がチャンネルＩに設定され、その安定度の低い搬送周波数ｆ２の基準搬送信号Ｓf2がチャンネルIIに設定される。
【０１６８】
第１のＣＭＯＳチップ２１０は双方向通信用の半導体チップの一例を構成し、送信部２０１及び受信部２０５を有している。ＣＭＯＳチップ２１０には、第１の実施形態で説明したＣＭＯＳチップ１０１及びＣＭＯＳチップ１０４を複合した半導体チップが用いられる。送信部２０１は、入力信号ＳIN１を基準搬送信号Ｓf1に基づいてミリ波の送信信号Ｓout１（ミリ波変調信号）に変換し、変換後の送信信号Ｓout１を当該筺体４内のミリ波の信号伝送媒体５４に伝送する。これにより、送信信号Ｓout１が信号伝送媒体５４を介して相手方となる第２のＣＭＯＳチップ２２０に送信される。
【０１６９】
受信部２０５は、図１５に示す発振回路４４を有して信号伝送媒体５４から受信したミリ波の受信信号Ｓin２を発振回路４４に注入して当該発振回路４４の自走発振周波数ｆｏを基準搬送信号Ｓf2の搬送周波数ｆ２に同期させ、同期後の発振回路４４の局部発振信号Ｓf2’に基づいてミリ波の受信信号Ｓin２を復調し、送信側の入力信号ＳIN２を復元するように動作する。
【０１７０】
第２のＣＭＯＳチップ２２０は双方向通信用の半導体チップの一例を構成し、受信部２０４及び送信部２０８を有している。ＣＭＯＳチップ２２０にも、第１の実施形態で説明したＣＭＯＳチップ１０１及びＣＭＯＳチップ１０４を複合した半導体チップを用いられる。送信部２０８は、入力信号ＳIN２を基準搬送信号Ｓf2に基づいてミリ波の送信信号Ｓout２（ミリ波変調信号）に変換し、変換後の送信信号Ｓout２を当該筺体４内のミリ波の信号伝送媒体５４に伝送する。これにより、送信信号Ｓout２が信号伝送媒体５４を介して相手方となる第１のＣＭＯＳチップ２１０に送信される。
【０１７１】
受信部２０４は、図１５に示す発振回路４４を有して信号伝送媒体５４から受信したミリ波の受信信号Ｓin１を発振回路４４に注入して当該発振回路４４の自走発振周波数ｆｏを基準搬送信号Ｓf1の搬送周波数ｆ１に同期させ、同期後の発振回路４４の局部発振信号Ｓf1’に基づいてミリ波の受信信号Ｓin１を復調し、送信側の入力信号ＳIN１を復元するように動作する。これらの搬送周波数ｆ１，ｆ２のミリ波帯域の送信信号Ｓout１，Ｓout２は、筺体４から外部に漏れないように導波構造により筺体４を設計してある。
【０１７２】
続いて、本発明に係る筺体内ミリ波伝送システム４００の動作例について説明をする。図１５に示す筺体内ミリ波伝送システム４００によれば、同一の筺体４内に配置された、チャンネルＩで、ミリ波の送信信号Ｓout１がＣＭＯＳチップ２１０の送信部２０１からＣＭＯＳチップ２２０の受信部２０４へ伝送される。これに独立して、チャンネルIIで、ミリ波の送信信号Ｓout２がＣＭＯＳチップ２２０の送信部２０８からＣＭＯＳチップ２１０の受信部２０５へ同時に伝送するようになされる。
【０１７３】
チャンネルＩでは、筺体４内に配置されたＣＭＯＳチップ２１０の送信部２０１が、入力信号ＳIN１を基準搬送信号Ｓf1に基づいてミリ波の送信信号Ｓout１に変換する。例えば、ＣＭＯＳチップ２１０の送信部２０１は、発振回路１４によって発振された基準搬送信号Ｓf1に基づいて入力信号ＳIN１を振幅変調してミリ波の送信信号Ｓout１に周波数変換する。
【０１７４】
図中、ｆ１は基準搬送信号Ｓf1の搬送周波数である。Δ1は入力信号ＳIN１で時間的変動する周波数成分である。ＣＭＯＳチップ２１０の送信部２０１は、変換後の送信信号Ｓout１を当該筺体４内の空間、誘電体伝送線路、導波管、スロットライン、マイクロストリップ等の導波路から構成されるミリ波の信号伝送媒体５４に伝送する。
【０１７５】
また、筺体４内に配置されたＣＭＯＳチップ２２０の受信部２０４は、信号伝送媒体５４から受信したミリ波の受信信号Ｓin１を発振回路４４に注入して当該発振回路４４の局部発振信号Ｓf1’を基準搬送信号Ｓf1に同期させる。このようにＣＭＯＳチップ２２０の受信部２０４で、注入同期を利用することにより、その受信部２０４の外部にタンク回路をもつ必要がなく、簡潔に受信機能を実現し、筺体４内の高速データ伝送を実現できるようになる。
【０１７６】
受信部２０４は、同期後の局部発振信号Ｓf1’に基づいてミリ波の受信信号Ｓin１を復調するようになされる。例えば、変調方式が振幅変調の場合、受信部２０４が、当該筺体４内のミリ波の信号伝送媒体５４から振幅変調後のミリ波の受信信号Ｓin１を受信する。そして、受信部２０４は、この受信信号Ｓin１と、基準搬送信号Ｓf1に基づいて注入同期が採られた局部発振信号Ｓf1’とを混合し、混合後のミリ波の受信信号Ｓin１を二乗検波して送信側の入力信号ＳIN１（＝復調信号ＳOUT１）を復元するようになる。
【０１７７】
チャンネルIIでは、筺体４内に配置されたＣＭＯＳチップ２２０の送信部２０８が、入力信号ＳIN２を基準搬送信号Ｓf2に基づいてミリ波の送信信号Ｓout２に変換する。例えば、ＣＭＯＳチップ２２０の送信部２０８は、発振回路１４によって発振された基準搬送信号Ｓf2に基づいて入力信号ＳIN２を振幅変調してミリ波の送信信号Ｓout２に周波数変換する。図中、ｆ２は基準搬送信号Ｓf2の搬送周波数である。Δ2は入力信号ＳIN２で時間的変動する周波数成分である。ＣＭＯＳチップ２２０の送信部２０８は、変換後の送信信号Ｓout２を当該筺体４内の空間、誘電体伝送線路、導波管、スロットライン、マイクロストリップ等の導波路から構成されるミリ波の信号伝送媒体５４に伝送する。
【０１７８】
また、筺体４内に配置されたＣＭＯＳチップ２１０の受信部２０５は、信号伝送媒体５４から受信したミリ波の受信信号Ｓin２を発振回路４４に注入して当該発振回路４４の局部発振信号Ｓf2’を基準搬送信号Ｓf2に同期させる。このようにＣＭＯＳチップ２１０の受信部２０５で、注入同期を利用することにより、その受信部２０５の外部にタンク回路をもつ必要がなく、簡潔に受信機能を実現し、筺体４内の高速データ伝送を実現できるようになる。
【０１７９】
ＣＭＯＳチップ２１０の受信部２０５は、同期後の局部発振信号Ｓf2’に基づいてミリ波の受信信号Ｓin２を復調するようになされる。例えば、変調方式が振幅変調の場合、ＣＭＯＳチップ２１０の受信部２０５が、当該筺体４内のミリ波の信号伝送媒体５４から振幅変調後のミリ波の受信信号Ｓin２を受信する。そして、その受信部２０５は、この受信信号Ｓin２と、基準搬送信号Ｓf2に基づいて注入同期が採られた局部発振信号Ｓf2’とを混合し、混合後のミリ波の受信信号Ｓin２を、例えば、二乗検波して送信側の入力信号ＳIN２（＝復調信号ＳOUT２）を復元するようになる。
【０１８０】
このように、第４の実施形態としての筺体内ミリ波伝送システム４００によれば、図１４に示したように、同一の筺体４内に２つの双方向通信用のＣＭＯＳチップ２１０，２２０が配置され、かつ、通信チャネル毎に搬送周波数ｆ１，ｆ２が設定されるものである。
【０１８１】
従って、同一の筺体４内に構築されたチャンネルＩで、搬送周波数ｆ１に基づいて、２つの双方向通信用のＣＭＯＳチップ２１０の送信部２０１とＣＭＯＳチップ２２０の受信部２０４との間で、その送信部２０１からその受信部２０４へミリ波帯域の下りの送信信号Ｓout１を伝送できるようになる。
【０１８２】
また、同一の筺体４内に構築されたチャンネルIIで、搬送周波数ｆ２に基づいて、チャンネルＩに独立して、上述のＣＭＯＳチップ２１０，２２０間で、その送信部２０８からその受信部２０５へミリ波帯域の送信信号Ｓout２を伝送できるようになる。
【０１８３】
これにより、２つのＣＭＯＳチップ２１０，２２０間で双方向に通信を行う全二重方向伝送システムを構築できるようになった。しかも、同一の筺体４内で、より小型な信号伝送システムによって、ミリ波帯域の送信信号Ｓout１，Ｓout２を簡潔かつ高速に受信側に伝送できるようになる。また、周波数多重化による同一の筺体４内での多チャンネルの信号伝送システムを構築できるようになった。
【産業上の利用可能性】
【０１８４】
本発明は、映画映像や、コンピュータ画像等を搬送するための搬送周波数が３０ＧＨｚ乃至３００ＧＨｚのミリ波帯の信号を高速に伝送する筺体内ミリ波伝送システムに適用して極めて好適である。当該システムにはデジタル記録再生装置、地上波テレビ受像装置、携帯電話装置、ゲーム装置、コンピュータ、通信装置等が含まれる。
【符号の説明】
【０１８５】
１，２，３，４・・・筺体、１１・・・符号化多重回路、１２・・・波形整形回路、１３・・・変調回路、１４，４４・・・発振回路、１５，４３・・・位相振幅調整回路、１６，４１・・・増幅回路、１７、４８・・・コントローラ、１９・・・逓倍回路、４２・・・復調回路、４５・・・フィルタ等化回路、４６・・・復号分離回路、４７・・・注入同期検出回路、５１〜５４・・・信号伝送媒体、１０１，１０４，１０５，１０８，１０９，１１０，２１０，２２０・・・ＣＭＯＳチップ（半導体チップ）、１０２，１０３，１０６，１０７，１２０・・・アンテナ、２０１，２０８・・・送信部，２０４，２０５・・・受信部
【先行技術文献】
【特許文献】
【０１８６】
【特許文献１】特開２００５−２０４２２１号公報（第７頁  図１）
【特許文献２】特開２００５−２２３４１１号公報（第６頁  図１）
【特許文献３】特開  平１０−２５６４７８号公報（第３頁  図１）
【非特許文献】
【０１８７】
【非特許文献１】http://www.national.com/an/AN/AN-971.pdf
【非特許文献２】US5754948 Millimeter-wave Wireless Interconnection of Electronic Components
【非特許文献３】L. J. Paciorek, "Injection Lock of Oscillators", Proceeding of the IEEE, vol. 55 no. 11, November 1965
【非特許文献４】A. Niknejad, "mm-Wave Silicon Technology 60GHz and Beyond", ISBN 978-0-387-76558-7
【非特許文献５】P. Edmonson, et al., "Injection Locking Techniques for a 1-GHz Digital ReceiverUsing Acoustic-Wave Devices", IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control, Vol.39, No. 5, September, 1992
【非特許文献６】Thomas Lee, "The Design of CMOS Radio-Frequency Integrated Circuits",  ISBN 0-521-83539-9
【非特許文献７】ISSCC 2009／SESSION 18/RANGING AND Gb/s COMMUNICATION 18.5 A 90nm CMOS Low-Power 60GHz Tranceiver with Integrated Baseband Circuitry
【図１】
2011055045.tif 000003
【図２】
2011055045.tif 000004
【図３】
2011055045.tif 000005
【図４】
2011055045.tif 000006
【図５】
2011055045.tif 000007
【図６】
2011055045.tif 000008
【図７】
2011055045.tif 000009
【図８】
2011055045.tif 000010
【図９】
2011055045.tif 000011
【図１０】
2011055045.tif 000012
【図１１】
2011055045.tif 000013
【図１２】
2011055045.tif 000014
【図１３】
2011055045.tif 000015
【図１４】
2011055045.tif 000016
【図１５】
2011055045.tif 000017