(57)【要約】【課題】ＰＷＭ制御、ＰＦＭ制御のどちらの制御においても出力電圧の変動を抑制することができるスイッチング電源装置を提供する。【解決手段】スイッチング電源装置１００は、スイッチング動作を行うスイッチング素子１と、出力電圧生成回路２２と、トランスリセット信号Ｖｒｅｓｅｔを生成するトランスリセット検出回路１２と、２次側オン時間信号生成回路１３と、フィードバック信号ＶＥＡＯを生成するフィードバック制御回路１１と、フィードバック信号ＶＥＡＯに応じてスイッチング素子１のスイッチング動作を制御するスイッチング素子駆動回路３と、フィードバック信号ＶＥＡＯと２次側オン時間信号Ｖ２ｏｎより出力電圧補正信号Ｖｃｏｍｐ１を生成しフィードバック制御回路１１に供給する出力電圧補正信号生成回路１５とを備える。【選択図】図１
2011166941.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線と２次巻線と補助巻線とを有する電力変換用トランスを備え、入力電圧を所望の直流電圧に変換して出力するスイッチング電源装置であって、
前記１次巻線に接続され、前記１次巻線への第１の直流電圧の供給および停止を繰り返すスイッチング動作を行うスイッチング素子と、
前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する交流電圧を第２の直流電圧に変換し、変換した前記第２の直流電圧を負荷に供給する出力電圧生成回路と、
前記補助巻線の電圧信号を監視し、前記２次巻線に流れる２次側電流が流れ終わり前記補助巻線の電圧信号が低下し始めるタイミングに応じてトランスリセット信号を生成するトランスリセット検出回路と、
前記スイッチング素子がターンオフしてから、前記トランスリセット信号が生成されるまでの２次側オン時間を示す２次側オン時間信号を生成する２次側オン時間信号生成回路と、
前記第２の直流電圧の電圧レベルに対応したフィードバック信号を生成するフィードバック制御回路と、
前記フィードバック信号に応じて、前記スイッチング素子のスイッチング動作を制御するスイッチング素子駆動回路と、
前記フィードバック信号と前記２次側オン時間信号より出力電圧補正信号を生成して前記フィードバック制御回路に供給する出力電圧補正信号生成回路とを備える
スイッチング電源装置。
【請求項２】
前記スイッチング素子駆動回路は、
前記スイッチング素子の素子電流ピークが前記フィードバック信号に比例するように前記スイッチング素子を制御する
請求項１に記載のスイッチング電源装置。
【請求項３】
前記スイッチング素子駆動回路は、
前記スイッチング素子のスイッチング周波数が前記フィードバック信号に比例するように前記スイッチング素子を制御する
請求項１に記載のスイッチング電源装置。
【請求項４】
前記出力電圧生成回路は、出力端に負荷を備え、
前記スイッチング素子駆動回路は、
前記負荷の値が所定の値より小さいときには、前記スイッチング素子の素子電流ピークが前記フィードバック信号に比例するように前記スイッチング素子を制御し、
前記負荷の値が所定の値より大きいときには、前記スイッチング素子のスイッチング周波数が前記フィードバック信号に比例するように前記スイッチング素子を制御する
請求項１に記載のスイッチング電源装置。
【請求項５】
前記スイッチング素子のスイッチング周波数の前記フィードバック信号に対する比例係数ａと、
前記スイッチング素子の素子電流ピークの前記フィードバック信号に対する比例係数ｂと、
前記スイッチング素子のスイッチング周波数を制御するときの前記スイッチング素子の素子電流ピークＩｐｆｍと、
前記スイッチング素子の素子電流ピークを制御するときの前記スイッチング素子のスイッチング周波数ｆｐｗｍとが、
ｂ×ｆｐｗｍ＝ａ×Ｉｐｆｍ
の関係式をほぼ満たす
請求項４に記載のスイッチング電源装置。
【請求項６】
１次巻線と２次巻線と補助巻線とを有する電力変換用トランスを備え、入力電圧を所望の直流電圧に変換して出力するスイッチング電源装置であって、
前記１次巻線に接続され、前記１次巻線への第１の直流電圧の供給および停止を繰り返すスイッチング動作を行うスイッチング素子と、
前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する交流電圧を第２の直流電圧に変換し、変換した前記第２の直流電圧を負荷に供給する出力電圧生成回路と、
前記補助巻線の電圧信号を監視し、前記２次巻線に流れる２次側電流が流れ終わり前記補助巻線の電圧信号が低下し始めるタイミングに応じてトランスリセット信号を出力するトランスリセット検出回路と、
前記スイッチング素子がターンオフしてから、前記トランスリセット信号が生成されるまでの２次側オン時間を示す２次側オン時間信号を生成する２次側オン時間信号生成回路と、
前記第２の直流電圧の電圧レベルに対応したフィードバック信号を生成するフィードバック制御回路と、
前記フィードバック信号に応じた制御信号を前記スイッチング素子に供給してスイッチング動作を制御するスイッチング素子駆動回路と、
前記制御信号のスイッチング周波数に比例したスイッチング周波数信号を生成するスイッチング周波数計測回路と、
前記スイッチング周波数信号と前記２次側オン時間信号より出力補正信号を生成して前記フィードバック制御回路に供給する出力電圧補正信号生成回路とを備える
スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換用トランスの１次側で２次側出力電圧を検出し制御するスイッチング電源装置に関するものである。
【背景技術】
【０００２】
従来の電力変換用トランスを用いたスイッチング電源装置では、２次側の出力電圧は、２次側に配置された制御ＩＣ等を用いて検出し、フォトカプラを用いて１次側にフィードバックするのが一般的であった。
【０００３】
しかし、高価な２次側制御ＩＣとフォトカプラは、スイッチング電源装置におけるコストの比重も大きく、またスイッチング電源装置の小型化の妨げにもなっていた。
【０００４】
そこで、２次側制御ＩＣやフォトカプラを用いずに、１次側で、２次側出力電圧を検出し、制御する１次側制御方式のスイッチング電源装置が提案されている。
【０００５】
その一つとして、１次側のスイッチング素子がターンオフした後に、電力変換用トランスの補助巻線に現れる２次側出力電圧に比例した補助巻線電圧Ｖｂｉａｓを利用する制御方法がある。
【０００６】
この補助巻線電圧Ｖｂｉａｓを利用した制御方法は、次の２種類に分類される。
【０００７】
補助巻線電圧Ｖｂｉａｓは、１次側のスイッチング素子がターンオフした後に振動するが、これを、整流回路を用いて整流平滑したものをフィードバック信号として利用する補助巻線電圧整流平滑後フィードバック制御と、この振動する補助巻線電圧Ｖｂｉａｓにおいて、出力電圧に比例する最適なポイントをサンプリングしてフィードバック信号とする補助巻線電圧サンプリングフィードバック制御に分類される。
【０００８】
補助巻線電圧サンプリングフィードバック制御は、補助巻線電圧整流平滑後フィードバック制御に比べ、最適なポイントをサンプリングすることができれば、２次側整流ダイオードの抵抗成分による出力電圧の検出精度低下や、１次側スイッチング素子のターンオフ後に補助巻線電圧Ｖｂｉａｓに発生するスパイク電圧による影響を除去することができるという特徴がある。
【０００９】
しかしながら、この技術を用いたとしても、携帯機器の充電器などは、電源出力部に１ｍ前後の出力ケーブルが接続されることが多く、出力電流が増加するにつれて、出力ケーブルが持つ抵抗によって、出力ケーブル端の出力電圧の低下が避けられなかった。
【００１０】
このような出力ケーブルによる出力電圧の負荷依存性の課題を解決するケーブル端電圧補正技術が、特許文献１、２に提案されている。
【００１１】
特許文献１には、スイッチング素子がターンオフして、電力変換用トランスの２次側に流れる電流がなくなるまでの時間を２次側オン時間Ｔ２ｏｎとして、このＴ２ｏｎを、補助巻線電圧Ｖｂｉａｓより検出し、Ｔ２ｏｎに応じて、出力電圧検出信号、もしくは、出力電圧検出信号と比較するリファレンス信号を補正して、出力電圧および出力電流の変動を抑制するように制御する技術が提案されている。
【００１２】
また、特許文献２では、スイッチング素子電流信号を電圧信号に変換し、そのピーク値をピークホールド回路によって検出保持して、スイッチング素子電流ピークＩｄｐを求め、さらに積算回路を用いて、Ｉｄｐ×Ｔ２ｏｎを計測することにより、出力電圧および出力電流の変動を抑制するように制御する技術が提案されている。
【００１３】
電力変換用トランスの２次巻線に流れる電流ピークをＩｓｐとすると、スイッチング電源装置の出力ケーブル端に出力される出力電流Ｉｏは、
Ｉｏ＝１／２×Ｉｓｐ×Ｔ２ｏｎ／Ｔ  （数式１）
となり、これはさらに、スイッチング素子電流ピークＩｄｐと、電力変換用トランスの１次巻線と２次巻線の巻き数比ｎを用いて、
Ｉｏ＝１／２×ｎ×Ｉｄｐ×Ｔ２ｏｎ／Ｔ  （数式２）
で表される。
【００１４】
特許文献２は、数式２に基づいて、Ｉｄｐ×Ｔ２ｏｎを計測することにより高精度に出力電流を検出することができると提案している。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００７−２９５７６１号公報
【特許文献２】米国特許第７０６１２２５号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、特許文献１の技術では、スイッチング素子電流ピークＩｄｐに応じてＴ２ｏｎが変化し、かつ、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）制御のようにスイッチング素子の発振周期Ｔが固定である場合は、一定の効果が得られるが、ＰＦＭ（Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ：パルス周波数変調）制御のようにスイッチング素子電流ピークＩｄｐが固定されている場合、Ｔ２ｏｎは、出力電流が変化してもほとんど変化しないため、十分な効果は得られなかった。
【００１７】
また、特許文献２においても、スイッチング素子の発振周期Ｔを固定値としているため、ＰＷＭ制御のスイッチング電源装置のように、スイッチング素子電流ピークＩｄｐが変化し、Ｔ２ｏｎもそれに伴って変化する場合には、数式２に基づいて高精度に出力電流を検出することが可能だが、ＰＦＭ制御のように、スイッチング素子電流ピークＩｄｐが固定で、発振周期Ｔが負荷に応じて可変となる場合は考慮されておらず、特許文献２の技術をＰＦＭ制御のスイッチング電源装置に適用しても、精度よく出力電流を検出することはできないという課題があった。
【００１８】
また、負荷に応じてＰＷＭ制御とＰＦＭ制御を切り替えて制御するようなスイッチング電源装置を考慮した場合、特許文献１や特許文献２のような出力電流検出方法を用いて、ケーブル端電圧補正を行った場合、図１２のようにＰＷＭ制御の間は、精度よく出力電流を検出し、出力ケーブル端出力電圧を補正することができるが、ＰＦＭ制御においては出力電流を精度よく検出することができず、ほとんど補正の効果が得られなくなり、結果、出力電流の増加に伴い、出力ケーブル端の出力電圧が低下するという課題があった。
【００１９】
上記課題を解決するために、本発明は、ＰＷＭ制御、ＰＦＭ制御のどちらの制御においても出力電圧の変動を抑制することができるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記課題を解決するために本発明の一形態におけるスイッチング電源装置は、１次巻線と２次巻線と補助巻線とを有する電力変換用トランスを備え、入力電圧を所望の直流電圧に変換して出力するスイッチング電源装置であって、前記１次巻線に接続され、前記１次巻線への第１の直流電圧の供給および停止を繰り返すスイッチング動作を行うスイッチング素子と、前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する交流電圧を第２の直流電圧に変換し、変換した前記第２の直流電圧を負荷に供給する出力電圧生成回路と、前記補助巻線の電圧信号を監視し、前記２次巻線に流れる２次側電流が流れ終わり前記補助巻線の電圧信号が低下し始めるタイミングに応じてトランスリセット信号を生成するトランスリセット検出回路と、前記スイッチング素子がターンオフしてから、前記トランスリセット信号が生成されるまでの２次側オン時間を示す２次側オン時間信号を生成する２次側オン時間信号生成回路と、前記第２の直流電圧の電圧レベルに対応したフィードバック信号を生成するフィードバック制御回路と、前記フィードバック信号に応じて、前記スイッチング素子のスイッチング動作を制御するスイッチング素子駆動回路と、前記フィードバック信号と前記２次側オン時間信号より出力電圧補正信号を生成して前記フィードバック制御回路に供給する出力電圧補正信号生成回路とを備える。
【００２１】
この構成によれば、ＰＷＭ制御、ＰＦＭ制御のどちらの制御においても、フィードバック信号と２次側オン時間信号を用いて出力電流を精度よく検出して出力電圧補正信号を生成し、それをフィードバック制御回路に供給することで、２次側に接続された出力ケーブルの抵抗成分による電圧降下を補正し、スイッチング電源装置の出力ケーブル端の出力電圧の変動を抑制することが可能である。
【００２２】
ここで、前記スイッチング素子駆動回路は、前記スイッチング素子の素子電流ピークが前記フィードバック信号に比例するように前記スイッチング素子を制御してもよい。
【００２３】
この構成によれば、スイッチング素子の素子電流ピークが、前記フィードバック信号に比例して制御されることにより、出力電流は出力補正信号に比例するので、出力補正信号により、精度よく出力電流の変動を検出することができる。したがって、ＰＷＭ制御のスイッチング電源装置において出力電圧の変動を抑制することができる。
【００２４】
ここで、前記スイッチング素子駆動回路は、前記スイッチング素子のスイッチング周波数が前記フィードバック信号に比例するように前記スイッチング素子を制御してもよい。
【００２５】
この構成によれば、スイッチング素子のスイッチング周波数が前記フィードバック信号に比例して制御されることにより、出力電流は出力補正信号に比例するので、出力補正信号により、精度よく出力電流の変動を検出することができる。したがって、ＰＦＭ制御のスイッチング電源装置において出力電圧の変動を抑制することができる。
【００２６】
ここで、前記出力電圧生成回路は、出力端に負荷を備え、前記スイッチング素子駆動回路は、前記負荷の値が所定の値より小さいときには、前記スイッチング素子の素子電流ピークが前記フィードバック信号に比例するように前記スイッチング素子を制御し、前記負荷の値が所定の値より大きいときには、前記スイッチング素子のスイッチング周波数が前記フィードバック信号に比例するように前記スイッチング素子を制御してもよい。
【００２７】
この構成によれば、出力ケーブル端に設けられた負荷に応じてＰＷＭ制御とＰＦＭ制御とを使い分けるようなスイッチング電源装置において、出力電圧の変動を抑制することができる。
【００２８】
ここで、前記スイッチング素子のスイッチング周波数の前記フィードバック信号に対する比例係数ａと、前記スイッチング素子の素子電流ピークの前記フィードバック信号に対する比例係数ｂと、前記スイッチング素子のスイッチング周波数を制御するときの前記スイッチング素子の素子電流ピークＩｐｆｍと、前記スイッチング素子の素子電流ピークを制御するときの前記スイッチング素子のスイッチング周波数ｆｐｗｍとが、
ｂ×ｆｐｗｍ＝ａ×Ｉｐｆｍ
の関係式をほぼ満たしてもよい。
【００２９】
この構成によれば、出力ケーブル端に設けられた負荷に応じてＰＷＭ制御とＰＦＭ制御とを使い分けるようなスイッチング電源装置においても、補正係数を最適な条件に調整することで、制御方法に依存することなく、出力ケーブル端の出力電圧の変動を抑制することが可能である。
【００３０】
また、上記課題を解決するために本発明の一形態におけるスイッチング電源装置は、１次巻線と２次巻線と補助巻線とを有する電力変換用トランスを備え、入力電圧を所望の直流電圧に変換して出力するスイッチング電源装置であって、前記１次巻線に接続され、前記１次巻線への第１の直流電圧の供給および停止を繰り返すスイッチング動作を行うスイッチング素子と、前記スイッチング素子のスイッチング動作によって前記２次巻線に発生する交流電圧を第２の直流電圧に変換し、変換した前記第２の直流電圧を負荷に供給する出力電圧生成回路と、前記補助巻線の電圧信号を監視し、前記２次巻線に流れる２次側電流が流れ終わり前記補助巻線の電圧信号が低下し始めるタイミングに応じてトランスリセット信号を出力するトランスリセット検出回路と、前記スイッチング素子がターンオフしてから、前記トランスリセット信号が生成されるまでの２次側オン時間を示す２次側オン時間信号を生成する２次側オン時間信号生成回路と、前記第２の直流電圧の電圧レベルに対応したフィードバック信号を生成するフィードバック制御回路と、前記フィードバック信号に応じた制御信号を前記スイッチング素子に供給してスイッチング動作を制御するスイッチング素子駆動回路と、前記制御信号のスイッチング周波数に比例したスイッチング周波数信号を生成するスイッチング周波数計測回路と、前記スイッチング周波数信号と前記２次側オン時間信号より出力補正信号を生成して前記フィードバック制御回路に供給する出力電圧補正信号生成回路とを備える。
【００３１】
この構成によれば、ＰＷＭ制御、ＰＦＭ制御のどちらの制御においても、フィードバック信号と２次側オン時間信号を用いて、スイッチング素子のスイッチング周波数に比例したスイッチング周波数信号を生成し、それをフィードバック制御回路に供給することで、２次側に接続された出力ケーブルの抵抗成分による電圧降下を補正し、スイッチング電源装置の出力ケーブル端の出力電圧の変動を抑制することが可能である。
【発明の効果】
【００３２】
本発明によれば、ＰＷＭ制御、ＰＦＭ制御のどちらの制御においても出力電圧の変動を抑制することができるスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態１に係るスイッチング電源装置の構成を示すブロック図
【図２】本発明の実施の形態１に係るスイッチング電源装置の出力補正信号生成回路とフィードバック制御回路の構成を示すブロック図
【図３】本発明の実施の形態１に係るスイッチング電源装置の出力補正信号生成回路の各部における動作電圧、動作電流を示すタイミングチャート
【図４】本発明の実施の形態１に係るスイッチング電源装置のスイッチング周波数、素子電流ピークおよび出力電圧の特性図
【図５】本発明の実施の形態２に係るスイッチング電源装置の構成を示すブロック図
【図６】本発明の実施の形態２に係るスイッチング電源装置のフィードバック制御回路の構成を示すブロック図
【図７】本発明の実施の形態３に係るスイッチング電源装置の構成を示すブロック図
【図８】本発明の実施の形態２に係るスイッチング電源装置のフィードバック制御回路の構成を示すブロック図
【図９】本発明の実施の形態４に係るスイッチング電源装置の構成を示すブロック図
【図１０】本発明の実施の形態４に係るスイッチング電源装置の出力補正信号生成回路とスイッチング周波数計測回路との構成を示すブロック図
【図１１】本発明の実施の形態４に係るスイッチング電源装置のスイッチング周波数計測回路の各部における動作電圧のタイミングチャート
【図１２】従来のスイッチング電源装置における出力電圧−出力電流特性図
【発明を実施するための形態】
【００３４】
以下、本発明を実施するための形態について説明する。なお、本発明について、以下の実施の形態および添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。
【００３５】
（実施の形態１）
本実施の形態１に係るスイッチング電源装置は、１次巻線と２次巻線と補助巻線とを有する電力変換用トランスを備え、入力電圧を所望の直流電圧に変換して出力するスイッチング電源装置であって、１次巻線に接続され、１次巻線への第１の直流電圧の供給および停止を繰り返すスイッチング動作を行うスイッチング素子と、スイッチング素子のスイッチング動作によって２次巻線に発生する交流電圧を第２の直流電圧に変換し、変換した第２の直流電圧を負荷に供給する出力電圧生成回路と、補助巻線の電圧信号を監視し、２次巻線に流れる２次側電流が流れ終わり補助巻線の電圧信号が低下し始めるタイミングに応じてトランスリセット信号を生成するトランスリセット検出回路と、スイッチング素子がターンオフしてから、トランスリセット信号が生成されるまでの２次側オン時間を示す２次側オン時間信号を生成する２次側オン時間信号生成回路と、第２の直流電圧の電圧レベルに対応したフィードバック信号を生成するフィードバック制御回路と、フィードバック信号に応じて、スイッチング素子のスイッチング動作を制御するスイッチング素子駆動回路と、フィードバック信号と２次側オン時間信号より出力電圧補正信号を生成してフィードバック制御回路に供給する出力電圧補正信号生成回路とを備える。
【００３６】
このような構成により、ＰＷＭ制御、ＰＦＭ制御のどちらの制御においても出力電圧の変動を抑制することができるスイッチング電源装置を提供することができる。
【００３７】
図１は、本発明の実施の形態１に係るスイッチング電源装置の構成を示すブロック図である。
【００３８】
図１において、スイッチング電源装置１００は、スイッチング電源制御回路５と、電力変換用トランス２１と、出力電圧生成回路２２と、出力電圧生成回路２２に接続された出力ケーブル２３と、出力ケーブル２３に接続された負荷２６と、整流平滑回路２７とを備えている。なお、本実施の形態１では、スイッチング電源装置１００として、負荷２６に応じてＰＦＭ制御とＰＷＭ制御が切り替わるようなスイッチング電源装置を例として説明する。
【００３９】
電力変換用トランス２１は、１次巻線Ｔ１、２次巻線Ｔ２、補助巻線Ｔ３を備えている。
【００４０】
１次巻線Ｔ１の一方の端子は、当該スイッチング電源装置１００の入力側（１次側）の正端子に接続し、他方の端子は、スイッチング素子１を介して、当該スイッチング電源装置の入力側（１次側）の負端子に接続している。
【００４１】
また、２次巻線Ｔ２には、出力電圧生成回路２２が接続され、電力変換用トランス２１の２次巻線Ｔ２に生成されたエネルギーを安定化直流電圧として出力ケーブル２３を介して負荷２６に供給する。
【００４２】
また、補助巻線Ｔ３は、整流平滑回路２７に接続され、スイッチング電源制御回路５のＶＣＣ端子に高電圧入力電源を供給する。
【００４３】
スイッチング電源制御回路５は、例えばパワーＭＯＳＦＥＴなどのスイッチング素子１と、スイッチング素子駆動回路３と、フィードバック制御回路１１と、トランスリセット検出回路１２と、２次側オン時間信号生成回路１３と、出力補正信号生成回路１５と、補助巻線Ｔ３に接続された抵抗２９、３０とを備えている。
【００４４】
ここで、スイッチング素子１と、スイッチング素子駆動回路３と、フィードバック制御回路１１と、トランスリセット検出回路１２と、２次側オン時間信号生成回路１３と、出力補正信号生成回路１５とは、同一半導体基板上に形成され、スイッチング電源制御回路５を構成している。ただし、スイッチング電源制御回路５は、必ずしも、同一の半導体基板上に形成される必要はなく、ディスクリート部品等による複数の部品で構成してもよい。
【００４５】
スイッチング電源制御回路５は、外部接続端子として、スイッチング素子１にドレイン電流を供給するＤＲＡＩＮ端子と、スイッチング素子駆動回路３に設けられたレギュレータ７に供給する高電圧を入力するＶＣＣ端子と、電力変換用トランス２１から補助巻線電圧Ｖｂｉａｓを入力するＴＲ端子と、ソース電流を供給するＳＯＵＲＣＥ端子の４端子を有する。
【００４６】
スイッチング素子１は、入力端子、出力端子および制御端子を有し、入力端子がＤＲＡＩＮ端子（１次巻線Ｔ１）に接続され、出力端子がＳＯＵＲＣＥ端子（スイッチング電源装置１００の入力側の負端子）に接続されている。また、スイッチング素子１は、スイッチング素子駆動回路３より制御端子に印加される制御信号ＶＧＡＴＥに応答して入力端子と出力端子とを電気的に結合（ターンオン）、分離（ターンオフ）するようにスイッチング（発振）して、１次巻線Ｔ１に第１の直流電圧の供給および停止を繰り返す。
【００４７】
また、スイッチング素子駆動回路３は、ドレイン電流検出回路２と、ドライブ回路６と、レギュレータ７と、ドレイン電流制御回路８と、ＲＳラッチ回路９と、発振回路１０とを備えている。
【００４８】
ドレイン電流検出回路２は、スイッチング素子１に流れる素子電流をモニタし、ドレイン電流制御回路８に素子電流検出信号Ｖｄｓを供給する。
【００４９】
ドレイン電流制御回路８は、素子電流検出信号Ｖｄｓをフィードバック制御回路１１から出力されたフィードバック信号ＶＥＡＯまたはリファレンスレベルＶＬＩＭＩＴのどちらか小さい方と比較し、結果をＲＳラッチ回路９のリセット端子Ｒに入力する。
【００５０】
発振回路１０は、フィードバック制御回路１１に接続され、フィードバック制御回路１１から出力されたフィードバック信号ＶＥＡＯが、リファレンスレベルＶＬＩＭＩＴよりも大きくなると、フィードバック信号ＶＥＡＯとリファレンスレベルＶＬＩＭＩＴの差分に応じてスイッチング素子１の発振周期Ｔを調整したクロック信号をＲＳラッチ回路９のセット端子Ｓに入力する。
【００５１】
ドライブ回路６はＲＳラッチ回路９の出力端子Ｑから出力された出力信号を、スイッチング素子１の制御端子を制御するに十分な電流、もしくは電圧信号に変換してスイッチング素子１を駆動する制御信号ＶＧＡＴＥを生成する。
【００５２】
これにより、スイッチング電源装置１００は、フィードバック信号ＶＥＡＯがリファレンスレベルＶＬＩＭＩＴよりも小さい軽負荷時においては、電流モードのＰＷＭ制御を行い、フィードバック信号ＶＥＡＯがリファレンスレベルＶＬＩＭＩＴよりも大きい重負荷時においては、ＰＦＭ制御を行う。
【００５３】
レギュレータ７は、ＶＣＣ端子とＤＲＡＩＮ端子に接続され、ＤＲＡＩＮ端子もしくはＶＣＣ端子のいずれか一方の端子からスイッチング電源制御回路５の内部回路用電源ＶＤＤへ電流を供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。
【００５４】
なお、図１では、ＶＣＣ端子は、整流平滑回路２７を介して補助巻線Ｔ３に接続されているが、このようにすることで、スイッチング電源制御回路５の消費電力を小さくする効果がある。しかしながら、ＶＣＣ端子を整流平滑回路２７と補助巻線Ｔ３から切り離し、内部回路用電源ＶＤＤをＤＲＡＩＮ端子からのみ供給されるように構成してもよい。
【００５５】
トランスリセット検出回路１２は、ＴＲ端子に接続され、ＴＲ端子に入力された補助巻線電圧Ｖｂｉａｓが抵抗２９、３０の抵抗値の比に応じて分割された抵抗分割信号をモニタし、スイッチング素子１がターンオフした後、電力変換用トランス２１の２次巻線Ｔ２に流れる２次側電流Ｉｓｅｃがほぼゼロになり、補助巻線電圧Ｖｂｉａｓが低下することを検出してパルス信号であるトランスリセット信号Ｖｒｅｓｅｔを生成する。
【００５６】
なお、補助巻線電圧Ｖｂｉａｓの低下を検出する手段としては、図１のトランスリセット検出回路１２に示すようなコンパレータによる方法と、微分回路等を用いて、補助巻線電圧Ｖｂｉａｓが低下し始めるポイントを検出する方法があるが、本発明においてはどちらでもよい。また、図１では、ＴＲ端子は、抵抗２９、３０を介して補助巻線Ｔ３に接続されているが、トランスリセット検出回路１２の入力に高耐圧素子を用いて、直接補助巻線Ｔ３に接続してもよい。
【００５７】
２次側オン時間信号生成回路１３は、ドライブ回路６と、トランスリセット検出回路１２に接続され、制御信号ＶＧＡＴＥとトランスリセット信号Ｖｒｅｓｅｔより２次側オン時間信号Ｖ２ｏｎを生成し、出力補正信号生成回路１５に出力する。
【００５８】
出力補正信号生成回路１５は、２次側オン時間信号生成回路１３とフィードバック制御回路１１に接続され、フィードバック制御回路１１は、ＴＲ端子に接続される。
【００５９】
ここで、フィードバック制御回路１１と出力補正信号生成回路１５の詳細な構成について説明する。
【００６０】
図２は、フィードバック制御回路１１と、出力補正信号生成回路１５の詳細な構成を示すブロック図である。
【００６１】
図２に示すように、出力補正信号生成回路１５は、Ｖ−Ｉコンバータ６１と、スイッチ６２、６３、６４と、容量６５、６６と、パルス発生回路６７と、ローパスフィルター６８と、反転回路６９とを備えている。
【００６２】
Ｖ−Ｉコンバータ６１は、後に説明するフィードバック制御回路１１から出力されるフィードバック信号ＶＥＡＯを電流信号に変換し、変換されたフィードバック信号ＶＥＡＯを、スイッチ６２を介して容量６６に供給する。
【００６３】
スイッチ６２およびスイッチ６３は、２次側オン時間信号Ｖ２ｏｎによって制御され、スイッチ６４は、２次側オン時間信号Ｖ２ｏｎの立ち上がり時のみパルスを生成するパルス発生回路６７に制御され、２次側オン時間信号Ｖ２ｏｎの立ち上がり毎に容量６６を放電させる。
【００６４】
容量６６と容量６５は、スイッチ６３を介して接続され、ローパスフィルター６８は、容量６５の電圧信号ＶＣの高周波成分を除去し、出力補正信号Ｖｃｏｍｐ１を生成する。
【００６５】
また、フィードバック制御回路１１は、サンプルホールド回路５１と、ＯＰアンプ５２と、加算回路５３と、基準電圧源５４と、抵抗５５および５６とを備えている。
【００６６】
サンプルホールド回路５１は、抵抗５６を介してＯＰアンプ５２のマイナス入力端子に接続される。
【００６７】
抵抗５５はＯＰアンプ５２の帰還抵抗である。
【００６８】
サンプルホールド回路５１は、スイッチング素子１がターンオフして後、２次側電流ＩｓｅｃがほぼゼロになるタイミングでＴＲ端子電圧をサンプルホールドし、出力電圧検出信号となるＴＲ端子電圧サンプル信号Ｖｓｈを生成する。
【００６９】
加算回路５３は、出力補正信号生成回路１５の出力補正信号Ｖｃｏｍｐ１とリファレンス信号Ｖｒｅｆを加算した合成リファレンス信号を出力する。
【００７０】
このような構成により、ＯＰアンプ５２は、ＴＲ端子電圧サンプル信号Ｖｓｈを出力電圧検出信号とし、加算回路５３の合成リファレンス信号とを比較増幅し、フィードバック信号ＶＥＡＯを生成する。
【００７１】
すなわち、実施の形態１に係るスイッチング電源装置１００は、補助巻線電圧サンプリングフィードバック制御のスイッチング電源装置である。
【００７２】
図３は、出力補正信号生成回路１５の各部における動作電圧、動作電流を示すタイミングチャートである。
【００７３】
スイッチング素子１がターンオンしている間、電力変換用トランス２１の１次巻線Ｔ１にはスイッチング素子電流Ｉｄｓが流れる。スイッチング素子１がターンオフすると、電力変換用トランス２１の２次巻線Ｔ２には２次側電流Ｉｓｅｃが流れ、トランスリセット検出回路１２と、２次側オン時間信号生成回路１３により、２次側電流Ｉｓｅｃが流れている時間に応じて２次側オン時間信号Ｖ２ｏｎが生成される。
【００７４】
サンプルホールド回路５１がサンプリングする電圧は、補助巻線Ｔ３の補助巻線電圧Ｖｂｉａｓにおいて、Ｖｅｄｇで図示されている。
【００７５】
スイッチ６２は、２次側オン時間信号Ｖ２ｏｎがハイレベルにあるときのみ導通し、容量６６は、フィードバック信号ＶＥＡＯに応じた傾きで上昇するレート信号ＶＲＡＭＰを生成する。
【００７６】
スイッチ６３は、反転回路６９により、２次側オン時間信号Ｖ２ｏｎがローレベルのときのみ導通し、容量６６のレート信号ＶＲＡＭＰのピーク値Ｖｒｍｐｐを、容量６５に転送し、電圧信号ＶＣを生成する。
【００７７】
容量６６への充放電電圧波形であるレート信号ＶＲＡＭＰの傾きは、フィードバック信号ＶＥＡＯに依存するので、レート信号ＶＲＡＭＰのピーク値Ｖｒｍｐｐは、
Ｖｒｍｐｐ＝Ａ×Ｔ２ｏｎ×ＶＥＡＯ  （数式３）
で表される。Ａは、Ｖ−Ｉコンバータ６１や、容量６６の容量値によって決まる比例定数、Ｔ２ｏｎは２次側オン時間であり、スイッチング素子がターンオフして、電力変換用トランスの２次側に流れる電流がなくなるまでの時間である。
【００７８】
出力補正信号Ｖｃｏｍｐ１は、ローパスフィルター６８の持つカットオフ周波数よりも長い時間軸で見ると、
Ｖｃｏｍｐ１∝Ｖｒｍｐｐ  （数式４）
と表すことができる。
【００７９】
したがって、
Ｖｃｏｍｐ１∝Ｔ２ｏｎ×ＶＥＡＯ  （数式５）
となる。
【００８０】
一方、出力電圧が一定に制御されている場合、出力電圧生成回路２２の出力端の負荷の大小は、出力電流Ｉｏで表される。
【００８１】
出力電圧Ｖｏは、
Ｖｏ＝Ｖｅｄｇ−Ｖｆ−Ｒｃａ×Ｉｏ  （数式６）
で表される。
【００８２】
Ｖｆは、出力電圧生成回路２２の整流ダイオードの順方向電圧を示し、Ｒｃａは、出力電圧生成回路２２の出力端の出力ケーブル２３の抵抗成分を示す。
【００８３】
スイッチング素子１のスイッチング周波数ｆｏｓｃと、スイッチング素子１の発振周期Ｔは、
Ｔ＝１／ｆｏｓｃ  （数式７）
で表されるので、数式２、７より、スイッチング電源装置１００の出力ケーブル端に出力される出力電流Ｉｏは、
Ｉｏ＝１／２×ｎ×Ｉｄｐ×Ｔ２ｏｎ×ｆｏｓｃ  （数式８）
となる。
【００８４】
ここで、ＰＦＭ制御の場合、数式８におけるＩｄｐが固定値となる。そして、スイッチング素子１のスイッチング周波数ｆｏｓｃがフィードバック信号ＶＥＡＯに比例するように制御されると、出力電流Ｉｏは、数式５、８により、
Ｉｏ∝Ｉｄｐ×Ｖｃｏｍｐ１  （数式９）
となる。
【００８５】
また、ＰＷＭ制御の場合、数式８におけるスイッチング素子１のスイッチング周波数ｆｏｓｃが固定値となるので、スイッチング素子電流ＩｄｓのピークＩｄｐがフィードバック信号ＶＥＡＯに比例するように制御されると、出力電流Ｉｏは、
Ｉｏ∝ｆｏｓｃ×Ｖｃｏｍｐ１  （数式１０）
となる。
【００８６】
すなわち、ＰＦＭ制御、ＰＷＭ制御のどちらにおいても、出力電流Ｉｏは出力補正信号Ｖｃｏｍｐ１に比例するので、出力補正信号Ｖｃｏｍｐ１により、精度よく出力電流Ｉｏの変動を検出することができる。
【００８７】
図４では、スイッチング電源装置１００において、スイッチング素子１の制御方法としてＰＷＭ制御とＰＦＭ制御の双方の機構を備え、フィードバック信号ＶＥＡＯに応じて、すなわち、負荷２６に応じて、二つの制御方法を使い分けるようなスイッチング電源装置１００のスイッチング周波数、素子電流ピークおよび出力電圧の特性図を示す。
【００８８】
図４において、ＰＷＭ制御におけるスイッチング周波数をｆｐｗｍとし、ＰＷＭ制御とＰＦＭ制御の切り替わりポイントとなるフィードバック信号ＶＥＡＯのしきい値をＶｚとすると、ＰＦＭ制御でのスイッチング素子１のスイッチング周波数ｆｏｓｃは、
ｆｏｓｃ＝ａ×（ＶＥＡＯ−Ｖｚ）＋ｆｐｗｍ  （数式１１）
で表される。
【００８９】
また、ＰＷＭ制御でのスイッチング素子電流ピークＩｄｐは、
Ｉｄｐ＝ｂ×（ＶＥＡＯ−Ｖｚ）＋Ｉｐｆｍ  （数式１２）
で表される。
【００９０】
ここで、ａ、ｂは、フィードバック制御回路１１や、発振回路１０によって決まるフィードバック制御のゲインに相当する。
【００９１】
ｆｐｗｍは、ＰＷＭ制御時の固定されたスイッチング周波数を示し、Ｉｐｆｍは、ＰＦＭ制御時の固定されたスイッチング素子電流ピークを示す。
【００９２】
これらより、数式８は、ＰＦＭ制御では、
Ｉｏ＝１／２×ｎ×Ｉｐｆｍ×Ｔ２ｏｎ×［ａ×（Ｖｅａｏ−Ｖｚ）＋ｆｐｗｍ］   （数式１３）
となる。また、ＰＷＭ制御では、
Ｉｏ＝１／２×ｎ×［ｂ×（Ｖｅａｏ−Ｖｚ）＋Ｉｐｆｍ］×Ｔ２ｏｎ×ｆｐｗｍ  （数式１４）
となる。
【００９３】
フィードバック信号ＶＥＡＯのしきい値がＶｚとなる、ＰＷＭ制御とＰＦＭ制御の切り替わりポイントにおいて、出力電圧特性が変極点を持たずに滑らかに制御されるには、数式１３と数式１４の切り替わりポイントにおける傾きが等しくなる。
【００９４】
よって、
ａ×Ｉｐｆｍ＝ｂ×ｆｐｗｍ  （数式１５）
が求まる。
【００９５】
すなわち、数式１５を満たすように比例定数ａ、ｂ、Ｉｐｆｍ、ｆｐｗｍを設定することで、制御が切り替わっても負荷２６に依存しない出力ケーブル端出力電圧の特性を得ることができる。
【００９６】
なお、実際の電源設計においては、数式１５の各パラメータは、スイッチング電源制御回路５の内部遅れ時間や、コンパレータのオフセット電圧等によって数式１５と厳密には一致しない場合があるが、近似的に数式１５を満たせばよい。
【００９７】
また、本発明の実施の形態１では、ＰＦＭ制御およびＰＷＭ制御の両方を備え負荷２６に応じてＰＦＭ制御とＰＷＭ制御が切り替わるようなスイッチング電源装置を提案しているが、ＰＦＭ制御、もしくは、ＰＷＭ制御どちらか一方の制御機構のみを備えたスイッチング電源装置であってもよい。
【００９８】
また、本発明の実施の形態１では、ＰＦＭ制御もしくは、ＰＷＭ制御の制御方式を採用したスイッチング電源装置に対して、出力ケーブル端の出力電圧を一定に制御する効果があるだけでなく、図１、図４に示すようにＰＷＭ制御とＰＦＭ制御の双方の機構を備え、フィードバック信号ＶＥＡＯに応じて、すなわち、負荷に応じて、二つの制御方法を使い分けるようなスイッチング電源装置においても、制御方法にかかわらず出力電圧を一定に制御する効果がある。
【００９９】
スイッチング電源装置のＰＷＭ制御方法としては、図１に示すようにスイッチング素子電流ピークを直接制御する電流モードＰＷＭ制御と、スイッチング素子１のオン時間を制御する電圧モードＰＷＭ制御があるが、スイッチング素子電流ピークＩｄｐがフィードバック信号ＶＥＡＯに比例するように制御される限りにおいてどちらの制御でもよい。
【０１００】
（実施の形態２）
次に、本発明の実施の形態２に係るスイッチング電源装置について説明する。本実施の形態が上記した実施の形態１と異なる点は、スイッチング電源装置に設けられたスイッチング電源制御回路のフィードバック制御回路が減算回路を備えている点である。
【０１０１】
図５は、本発明の実施の形態２に係るスイッチング電源装置の構成を示すブロック図である。
【０１０２】
図５において、スイッチング電源装置１００ａは、スイッチング電源制御回路５ａと、電力変換用トランス２１と、出力電圧生成回路２２と、出力電圧生成回路２２に接続された出力ケーブル２３と、出力ケーブル２３に接続された負荷２６と、整流平滑回路２７とを備えている。
【０１０３】
実施の形態１と同様に、電力変換用トランス２１は、１次巻線Ｔ１、２次巻線Ｔ２、補助巻線Ｔ３を備えている。１次巻線Ｔ１の一方の端子は、当該スイッチング電源装置１００の入力側（１次側）の正端子に接続し、他方の端子は、スイッチング素子１を介して、当該スイッチング電源装置の入力側（１次側）の負端子に接続している。
【０１０４】
また、２次巻線Ｔ２には、出力電圧生成回路２２が接続され、電力変換用トランス２１の２次巻線Ｔ２に生成されたエネルギーを安定化直流電圧として出力ケーブル２３を介して負荷２６に供給する。また、補助巻線Ｔ３は、整流平滑回路２７に接続され、スイッチング電源制御回路５のＶＣＣ端子に高電圧入力電源を供給する。
【０１０５】
また、補助巻線Ｔ３は、整流平滑回路２７に接続され、スイッチング電源制御回路５のＶＣＣ端子に高電圧入力電源を供給する。
【０１０６】
スイッチング電源制御回路５ａは、例えばパワーＭＯＳＦＥＴなどのスイッチング素子１と、スイッチング素子駆動回路３と、フィードバック制御回路１１ａと、トランスリセット検出回路１２と、２次側オン時間信号生成回路１３と、出力補正信号生成回路１５と、補助巻線Ｔ３に接続されたシリーズ抵抗２９、３０とを備えている。
【０１０７】
ここで、スイッチング素子１と、スイッチング素子駆動回路３と、フィードバック制御回路１１ａと、トランスリセット検出回路１２と、２次側オン時間信号生成回路１３と、出力補正信号生成回路１５とは、同一半導体基板上に形成され、スイッチング電源制御回路５ａを構成している。ただし、スイッチング電源制御回路５ａは、必ずしも、同一の半導体基板上に形成される必要はなく、ディスクリート部品等による複数の部品で構成してもよい。
【０１０８】
スイッチング電源制御回路５ａは、外部接続端子として、スイッチング素子１にドレイン電流を供給するＤＲＡＩＮ端子と、スイッチング素子駆動回路３に設けられたレギュレータ７に供給する高電圧を入力するＶＣＣ端子と、電力変換用トランス２１から補助巻線電圧Ｖｂｉａｓを入力するＴＲ端子と、ソース電流を供給するＳＯＵＲＣＥ端子の４端子を有する。
【０１０９】
スイッチング素子１は、実施の形態１と同様に、入力端子、出力端子および制御端子を有し、入力端子がＤＲＡＩＮ端子（１次巻線Ｔ１）に接続され、出力端子がＳＯＵＲＣＥ端子（スイッチング電源装置１００の入力側の負端子）に接続されている。また、スイッチング素子１は、スイッチング素子駆動回路３より制御端子に印加される制御信号ＶＧＡＴＥに応答して入力端子と出力端子とを電気的に結合（ターンオン）、分離（ターンオフ）するようにスイッチング（発振）して、１次巻線Ｔ１に第１の直流電圧の供給および停止を繰り返す。
【０１１０】
また、スイッチング素子駆動回路３は、実施の形態１と同様に、ドレイン電流検出回路２と、ドライブ回路６と、レギュレータ７と、ドレイン電流制御回路８と、ＲＳラッチ回路９と、発振回路１０とを備えている。
【０１１１】
ドレイン電流検出回路２は、スイッチング素子１に流れる素子電流をモニタし、ドレイン電流制御回路８に素子電流検出信号Ｖｄｓを供給する。
【０１１２】
ドレイン電流制御回路８は、素子電流検出信号Ｖｄｓをフィードバック制御回路１１から出力されたフィードバック信号ＶＥＡＯまたはリファレンスレベルＶＬＩＭＩＴのどちらか小さい方と比較し、結果をＲＳラッチ回路９のリセット端子Ｒに入力する。
【０１１３】
発振回路１０は、フィードバック制御回路１１のフィードバック信号ＶＥＡＯに接続され、フィードバック制御回路１１から出力されたフィードバック信号ＶＥＡＯが、リファレンスレベルＶＬＩＭＩＴよりも大きくなると、フィードバック信号ＶＥＡＯとリファレンスレベルＶＬＩＭＩＴの差分に応じてスイッチング素子１の発振周期Ｔを調整したクロック信号をＲＳラッチ回路９のセット端子Ｓに入力する。
【０１１４】
ドライブ回路６はＲＳラッチ回路９の出力端子Ｑから出力された出力信号を、スイッチング素子１の制御端子を制御するに十分な電流、もしくは電圧信号に変換してスイッチング素子１を駆動する制御信号ＶＧＡＴＥを生成する。
【０１１５】
これにより、本発明の実施の形態２に係るスイッチング電源装置１００ａは、フィードバック信号ＶＥＡＯがリファレンスレベルＶＬＩＭＩＴよりも小さい軽負荷時においては、電流モードのＰＷＭ制御を行い、フィードバック信号ＶＥＡＯがリファレンスレベルＶＬＩＭＩＴよりも大きい重負荷時においては、ＰＦＭ制御を行う。
【０１１６】
レギュレータ７は、ＶＣＣ端子とＤＲＡＩＮ端子に接続され、ＤＲＡＩＮ端子もしくはＶＣＣ端子のいずれか一方の端子からスイッチング電源制御回路５ａの内部回路用電源ＶＤＤへ電流を供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。
【０１１７】
なお、図５では、ＶＣＣ端子は、整流平滑回路２７を介して補助巻線Ｔ３に接続されているが、このようにすることで、スイッチング電源制御回路５ａの消費電力を小さくする効果がある。しかしながら、ＶＣＣ端子を整流平滑回路２７と補助巻線Ｔ３から切り離し、内部回路用電源ＶＤＤをＤＲＡＩＮ端子からのみ供給されるように構成してもよい。
【０１１８】
トランスリセット検出回路１２は、ＴＲ端子に接続され、ＴＲ端子に入力された補助巻線電圧Ｖｂｉａｓが抵抗２９、３０の抵抗値の比に応じて分割された抵抗分割信号をモニタし、スイッチング素子１がターンオフした後、電力変換用トランス２１の２次巻線Ｔ２に流れる２次側電流Ｉｓｅｃがほぼゼロになり、補助巻線電圧Ｖｂｉａｓが低下することを検出してパルス信号であるトランスリセット信号Ｖｒｅｓｅｔを生成する。
【０１１９】
なお、補助巻線電圧Ｖｂｉａｓの低下を検出する手段としては、図５のトランスリセット検出回路１２に示すようなコンパレータによる方法と、微分回路等を用いて、補助巻線電圧Ｖｂｉａｓが低下し始めるポイントを検出する方法があるが、本発明においてはどちらでもよい。また、図５では、ＴＲ端子は、抵抗２９、３０を介して補助巻線Ｔ３に接続されているが、トランスリセット検出回路１２の入力に高耐圧素子を用いて、直接補助巻線Ｔ３に接続してもよい。
【０１２０】
２次側オン時間信号生成回路１３は、ドライブ回路６と、トランスリセット検出回路１２に接続され、制御信号ＶＧＡＴＥとトランスリセット信号Ｖｒｅｓｅｔより２次側オン時間信号Ｖ２ｏｎを生成し、出力補正信号生成回路１５に出力する。
【０１２１】
出力補正信号生成回路１５は、２次側オン時間信号生成回路１３とフィードバック制御回路１１に接続され、フィードバック制御回路１１は、ＴＲ端子に接続される。
【０１２２】
ここで、フィードバック制御回路１１ａの詳細な構成について説明する。
【０１２３】
図６は、フィードバック制御回路１１ａの詳細な構成を示すブロック図である。
【０１２４】
図６に示すように、フィードバック制御回路１１ａは、実施の形態１におけるフィードバック制御回路１１と同様に、サンプルホールド回路５１と、ＯＰアンプ５２と、基準電圧源５４と、抵抗５５および５６とを備え、さらにサンプルホールド回路５１と抵抗５６の間に減算回路６０とを備えている。
【０１２５】
サンプルホールド回路５１は、スイッチング素子１がターンオフして後、２次側電流ＩｓｅｃがほぼゼロになるタイミングでＴＲ端子電圧をサンプルホールドし、出力電圧検出信号となるＴＲ端子サンプル信号Ｖｓｈを生成する。
【０１２６】
減算回路６０は、ＴＲ端子サンプル信号Ｖｓｈから出力補正信号Ｖｃｏｍｐ１を減算した合成検出信号を出力する。また、減算回路６０は、抵抗５６を介してＯＰアンプ５２のマイナス入力端子に接続される。
【０１２７】
また、抵抗５５はＯＰアンプ５２の帰還抵抗である。
【０１２８】
このような構成により、ＯＰアンプ５２は、減算回路６０の合成検出信号を出力電圧検出信号とし、リファレンス信号Ｖｒｅｆとを比較増幅し、フィードバック信号ＶＥＡＯを生成する。
【０１２９】
つまり、実施の形態１におけるスイッチング電源装置１００は、出力補正信号Ｖｃｏｍｐ１がフィードバック制御回路１１の加算回路５３に入力され、加算回路５３から、出力補正信号Ｖｃｏｍｐ１とリファレンス信号Ｖｒｅｆを加算した合成リファレンス信号がＯＰアンプ５２に出力され、ＯＰアンプ５２において、ＴＲ端子電圧サンプル信号Ｖｓｈを出力電圧検出信号とし、加算回路５３の合成リファレンス信号とを比較増幅し、フィードバック信号ＶＥＡＯを生成する構成であるが、本実施の形態におけるスイッチング電源装置１００ａは、ＴＲ端子電圧サンプル信号Ｖｓｈから出力補正信号Ｖｃｏｍｐ１を減算した合成検出信号をＯＰアンプ５２に入力し、ＯＰアンプ５２において、リファレンス信号ＶｒｅｆとＴＲ端子サンプル信号Ｖｓｈから出力補正信号Ｖｃｏｍｐ１を減算した合成検出信号とを比較増幅し、フィードバック信号ＶＥＡＯを生成する構成である。
【０１３０】
すなわち、実施の形態２におけるスイッチング電源装置１００ａは、補助巻線電圧サンプリングフィードバック制御のスイッチング電源装置である。
【０１３１】
なお、出力補正信号生成回路１５については、本発明の実施の形態１と同様であるため説明を省略する。
【０１３２】
図５、図６に示す本発明の実施の形態２では、負荷に応じてＰＦＭ制御とＰＷＭ制御が切り替わるようなスイッチング電源装置を提案しているが、ＰＦＭ制御、もしくは、ＰＷＭ制御どちらか一方の制御機構のみを備えたスイッチング電源装置であってもよい。
【０１３３】
このような構成により図５、図６に示す本発明の実施の形態２は、ＰＦＭ制御もしくは、ＰＷＭ制御の制御方式を採用したスイッチング電源装置に対して、出力ケーブル端の出力電圧を一定に制御する効果があるだけでなく、図４、図５に示すようにＰＷＭ制御とＰＦＭ制御の双方の機構を備え、フィードバック信号ＶＥＡＯに応じて、すなわち、負荷２６に応じて、二つの制御方法を使い分けるようなスイッチング電源装置においても、制御方法にかかわらず出力電圧を一定に制御する効果がある。
【０１３４】
スイッチング電源装置のＰＷＭ制御方法としては、図１、図５に示すようにスイッチング素子電流ピークを直接制御する電流モードＰＷＭ制御と、スイッチング素子１のオン時間を制御する電圧モードＰＷＭ制御があるが、スイッチング素子電流ピークＩｄｐがＶＥＡＯに比例するように制御される限りにおいてどちらの制御でも問題ない。
【０１３５】
（実施の形態３）
次に、本発明の実施の形態３に係るスイッチング電源装置について説明する。本実施の形態が上記した実施の形態１と異なる点は、スイッチング電源装置に設けられたスイッチング電源制御回路のフィードバック制御回路がサンプルホールド回路を備えず、ＶＣＣ端子に接続されている点である。
【０１３６】
図７は、本発明の実施の形態３に係るスイッチング電源装置の構成を示すブロック図である。
【０１３７】
図７において、スイッチング電源装置１００ｂは、スイッチング電源制御回路５ｂと、電力変換用トランス２１と、出力電圧生成回路２２と、出力電圧生成回路２２に接続された出力ケーブル２３と、出力ケーブル２３に接続された負荷２６と、整流平滑回路２７とを備えている。
【０１３８】
実施の形態１と同様に、電力変換用トランス２１は、１次巻線Ｔ１、２次巻線Ｔ２、補助巻線Ｔ３を備えている。１次巻線Ｔ１の一方の端子は、当該スイッチング電源装置１００の入力側（１次側）の正端子に接続し、他方の端子は、スイッチング素子１を介して、当該スイッチング電源装置の入力側（１次側）の負端子に接続している。
【０１３９】
また、２次巻線Ｔ２には、出力電圧生成回路２２が接続され、電力変換用トランス２１の２次巻線Ｔ２に生成されたエネルギーを安定化直流電圧として出力ケーブル２３を介して負荷２６に供給する。また、補助巻線Ｔ３は、整流平滑回路２７に接続され、スイッチング電源制御回路５のＶＣＣ端子に高電圧入力電源を供給する。
【０１４０】
また、補助巻線Ｔ３は、整流平滑回路２７に接続され、スイッチング電源制御回路５のＶＣＣ端子に高電圧入力電源を供給する。
【０１４１】
スイッチング電源制御回路５ｂは、例えばパワーＭＯＳＦＥＴなどのスイッチング素子１と、スイッチング素子駆動回路３と、フィードバック制御回路１１ｂと、トランスリセット検出回路１２と、２次側オン時間信号生成回路１３と、出力補正信号生成回路１５と、補助巻線Ｔ３に接続されたシリーズ抵抗２９、３０とを備えている。
【０１４２】
ここで、スイッチング素子１と、スイッチング素子駆動回路３と、フィードバック制御回路１１ｂと、トランスリセット検出回路１２と、２次側オン時間信号生成回路１３と、出力補正信号生成回路１５とは、同一半導体基板上に形成され、スイッチング電源制御回路５ｂを構成している。ただし、スイッチング電源制御回路５ｂは、必ずしも、同一の半導体基板上に形成される必要はなく、ディスクリート部品等による複数の部品で構成してもよい。
【０１４３】
スイッチング電源制御回路５ｂは、外部接続端子として、スイッチング素子１にドレイン電流を供給するＤＲＡＩＮ端子と、スイッチング素子駆動回路３に設けられたレギュレータ７に供給する高電圧を入力するＶＣＣ端子と、電力変換用トランス２１から補助巻線電圧Ｖｂｉａｓを入力するＴＲ端子と、ソース電流を供給するＳＯＵＲＣＥ端子の４端子を有する。
【０１４４】
スイッチング素子１は、実施の形態１と同様に、入力端子、出力端子および制御端子を有し、入力端子がＤＲＡＩＮ端子（１次巻線Ｔ１）に接続され、出力端子がＳＯＵＲＣＥ端子（スイッチング電源装置１００の入力側の負端子）に接続されている。また、スイッチング素子１は、スイッチング素子駆動回路３より制御端子に印加される制御信号ＶＧＡＴＥに応答して入力端子と出力端子とを電気的に結合（ターンオン）、分離（ターンオフ）するようにスイッチング（発振）して、１次巻線Ｔ１に第１の直流電圧の供給および停止を繰り返す。
【０１４５】
また、スイッチング素子駆動回路３は、実施の形態１と同様に、ドレイン電流検出回路２と、ドライブ回路６と、レギュレータ７と、ドレイン電流制御回路８と、ＲＳラッチ回路９と発振回路１０とを備えている。
【０１４６】
ドレイン電流検出回路２は、スイッチング素子１に流れる素子電流をモニタし、ドレイン電流制御回路８に素子電流検出信号Ｖｄｓを供給する。
【０１４７】
ドレイン電流制御回路８は、素子電流検出信号Ｖｄｓをフィードバック制御回路１１から出力されたフィードバック信号ＶＥＡＯまたはリファレンスレベルＶＬＩＭＩＴのどちらか小さい方と比較し、結果をＲＳラッチ回路９のリセット端子Ｒに入力する。
【０１４８】
発振回路１０は、フィードバック制御回路１１のフィードバック信号ＶＥＡＯに接続され、フィードバック制御回路１１から出力されたフィードバック信号ＶＥＡＯが、リファレンスレベルＶＬＩＭＩＴよりも大きくなると、フィードバック信号ＶＥＡＯとリファレンスレベルＶＬＩＭＩＴの差分に応じてスイッチング素子１の発振周期Ｔを調整したクロック信号をＲＳラッチ回路９のセット端子Ｓに入力する。
【０１４９】
ドライブ回路６はＲＳラッチ回路９の出力端子Ｑから出力された出力信号をスイッチング素子１の制御端子を制御するに十分な電流、もしくは電圧信号に変換してスイッチング素子１を駆動する制御信号ＶＧＡＴＥを生成する。
【０１５０】
これにより、本発明の実施の形態３に係るスイッチング電源装置１００ｂは、フィードバック信号ＶＥＡＯがリファレンスレベルＶＬＩＭＩＴよりも小さい軽負荷時においては、電流モードのＰＷＭ制御を行い、フィードバック信号ＶＥＡＯがリファレンスレベルＶＬＩＭＩＴよりも大きい重負荷時においては、ＰＦＭ制御を行う。
【０１５１】
レギュレータ７は、ＶＣＣ端子とＤＲＡＩＮ端子に接続され、ＤＲＡＩＮ端子もしくはＶＣＣ端子のいずれか一方の端子からスイッチング電源制御回路５ａの内部回路用電源ＶＤＤへ電流を供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。
【０１５２】
なお、図７では、ＶＣＣ端子は、整流平滑回路２７を介して補助巻線Ｔ３に接続されているが、このようにすることで、スイッチング電源制御回路５ｂの消費電力を小さくする効果がある。しかしながら、ＶＣＣ端子を整流平滑回路２７と補助巻線Ｔ３から切り離し、内部回路用電源ＶＤＤをＤＲＡＩＮ端子からのみ供給されるように構成してもよい。
【０１５３】
トランスリセット検出回路１２は、ＴＲ端子に接続され、ＴＲ端子に入力された補助巻線電圧Ｖｂｉａｓが抵抗２９、３０の抵抗値の比に応じて分割された抵抗分割信号をモニタし、スイッチング素子１がターンオフした後、電力変換用トランス２１の２次巻線Ｔ２に流れる２次側電流Ｉｓｅｃがほぼゼロになり、補助巻線電圧Ｖｂｉａｓが低下することを検出してパルス信号であるトランスリセット信号Ｖｒｅｓｅｔを生成する。
【０１５４】
なお、補助巻線電圧Ｖｂｉａｓの低下を検出する手段としては、図７のトランスリセット検出回路１２に示すようなコンパレータによる方法と、微分回路等を用いて、補助巻線電圧Ｖｂｉａｓの低下し始めるポイントを検出する方法があるが、本発明においてはどちらでもよい。また、図７では、ＴＲ端子は、抵抗２９、３０を介して補助巻線Ｔ３に接続されているが、トランスリセット検出回路１２の入力に高耐圧素子を用いて、直接補助巻線Ｔ３に接続してもよい。
【０１５５】
２次側オン時間信号生成回路１３は、ドライブ回路６と、トランスリセット検出回路１２に接続され、制御信号ＶＧＡＴＥとトランスリセット信号Ｖｒｅｓｅｔより２次側オン時間信号Ｖ２ｏｎを生成し、出力補正信号生成回路１５に出力する。
【０１５６】
出力補正信号生成回路１５は、２次側オン時間信号生成回路１３とフィードバック制御回路１１に接続され、フィードバック制御回路１１は、ＴＲ端子に接続される。
【０１５７】
ここで、フィードバック制御回路１１ａの詳細な構成について説明する。
【０１５８】
図８は、フィードバック制御回路１１ｂの詳細な構成を示すブロック図である。
【０１５９】
図８に示すように、フィードバック制御回路１１ｂは、実施の形態１におけるフィードバック制御回路１１と同様に、ＯＰアンプ５２、加算回路５３と、基準電圧源５４と、抵抗５５および５６とを備えている。また、ＶＣＣ端子が、抵抗５６を介してＯＰアンプ５２のマイナス入力端子に接続されている。抵抗５５はＯＰアンプ５２の帰還抵抗である。
【０１６０】
加算回路５３は、出力補正信号生成回路１５の出力補正信号Ｖｃｏｍｐ１とリファレンス信号Ｖｒｅｆを加算した合成リファレンス信号を出力する。
【０１６１】
このような構成により、ＯＰアンプ５２は、ＶＣＣ端子電圧を出力電圧検出信号とし、加算回路５３の合成リファレンス信号とを比較増幅し、フィードバック信号ＶＥＡＯを生成する。
【０１６２】
つまり、実施の形態１におけるスイッチング電源装置１００は、出力補正信号Ｖｃｏｍｐ１がフィードバック制御回路１１の加算回路５３に入力され、加算回路５３から、出力補正信号Ｖｃｏｍｐ１とリファレンス信号Ｖｒｅｆを加算した合成リファレンス信号がＯＰアンプ５２に出力され、ＯＰアンプ５２において、ＴＲ端子電圧サンプル信号Ｖｓｈを出力電圧検出信号とし、加算回路５３の合成リファレンス信号とを比較増幅し、フィードバック信号ＶＥＡＯを生成する構成であるが、本実施の形態におけるスイッチング電源装置１００ｂは、ＴＲ端子電圧サンプル信号Ｖｓｈからではなく、ＶＣＣ端子の端子電圧からの信号をＯＰアンプ５２に入力し、ＯＰアンプ５２において、出力補正信号Ｖｃｏｍｐ１とリファレンス信号Ｖｒｅｆを加算した合成リファレンス信号とＶＣＣ端子の端子電圧とを比較増幅し、フィードバック信号ＶＥＡＯを生成する構成である。
【０１６３】
すなわち、実施の形態３におけるスイッチング電源装置１００ｂは、補助巻線電圧整流平滑後フィードバック制御のスイッチング電源装置である。
【０１６４】
なお、出力補正信号生成回路１５については、本発明の実施の形態１と同様であるため説明を省略する。
【０１６５】
図７、図８に示す本発明の実施の形態３では、負荷に応じてＰＦＭ制御とＰＷＭ制御が切り替わるようなスイッチング電源装置を提案しているが、ＰＦＭ制御、もしくは、ＰＷＭ制御どちらか一方の制御機構のみを備えたスイッチング電源装置であってもよい。
【０１６６】
このような構成により図７、図８に示す本発明の実施の形態３は、ＰＦＭ制御もしくは、ＰＷＭ制御の制御方式を採用したスイッチング電源装置に対して、出力ケーブル端の出力電圧を一定に制御する効果があるだけでなく、図４、図７に示すようにＰＷＭ制御とＰＦＭ制御の双方の機構を備え、フィードバック信号ＶＥＡＯに応じて、すなわち、負荷２６に応じて、二つの制御方法を使い分けるようなスイッチング電源装置においても、制御方法にかかわらず出力電圧を一定に制御する効果がある。
【０１６７】
スイッチング電源装置のＰＷＭ制御方法としては、図１、図７に示すようにスイッチング素子電流ピークを直接制御する電流モードＰＷＭ制御と、スイッチング素子１のオン時間を制御する電圧モードＰＷＭ制御があるが、スイッチング素子電流ピークＩｄｐがＶＥＡＯに比例するように制御される限りにおいてどちらの制御でも問題ない。
【０１６８】
また、図８では、フィードバック制御回路１１ｂとして、実施の形態１におけるフィードバック制御回路１１と同様に、ＯＰアンプ５２は、プラス入力端子に加算回路を接続し、加算回路に出力補正信号Ｖｃｏｍｐ１とリファレンス信号Ｖｒｅｆとを接続して合成リファレンス信号を生成し、マイナス入力端子のＶＣＣ端子電圧を出力電圧検出信号として、フィードバック信号ＶＥＡＯを生成するようにしているが、実施の形態２におけるフィードバック制御回路１１ａのように、ＯＰアンプ５２のマイナス入力端子に減算回路を接続し、減算回路にＶＣＣ端子電圧と、出力補正信号Ｖｃｏｍｐ１を接続して合成検出信号を生成し、この合成検出信号と、リファレンス信号Ｖｒｅｆとを比較増幅し、フィードバック信号ＶＥＡＯを生成してもよい。
【０１６９】
（実施の形態４）
次に、本発明の実施の形態４に係るスイッチング電源装置について説明する。本実施の形態が上記した実施の形態１と異なる点は、スイッチング電源装置に設けられたスイッチング電源制御回路がスイッチング周波数計測回路をさらに備えている点である。
【０１７０】
図９は、本発明の実施の形態４に係るスイッチング電源装置の構成を示すブロック図である。
【０１７１】
図９において、スイッチング電源装置１００ｃは、スイッチング電源制御回路５ｃと、電力変換用トランス２１と、出力電圧生成回路２２と、出力電圧生成回路２２に接続された出力ケーブル２３と、出力ケーブル２３に接続された負荷２６と、整流平滑回路２７とを備えている。
【０１７２】
実施の形態１と同様に、電力変換用トランス２１は、１次巻線Ｔ１、２次巻線Ｔ２、補助巻線Ｔ３を備えている。１次巻線Ｔ１の一方の端子は、当該スイッチング電源装置１００の入力側（１次側）の正端子に接続し、他方の端子は、スイッチング素子１を介して、当該スイッチング電源装置の入力側（１次側）の負端子に接続している。
【０１７３】
また、２次巻線Ｔ２には、出力電圧生成回路２２が接続され、電力変換用トランス２１の２次巻線Ｔ２に生成されたエネルギーを安定化直流電圧として出力ケーブル２３を介して負荷２６に供給する。また、補助巻線Ｔ３は、整流平滑回路２７に接続され、スイッチング電源制御回路５のＶＣＣ端子に高電圧入力電源を供給する。
【０１７４】
また、補助巻線Ｔ３は、整流平滑回路２７に接続され、スイッチング電源制御回路５のＶＣＣ端子に高電圧入力電源を供給する。
【０１７５】
スイッチング電源制御回路５ｃは、例えばパワーＭＯＳＦＥＴなどのスイッチング素子１と、スイッチング素子駆動回路３と、フィードバック制御回路１１と、トランスリセット検出回路１２と、２次側オン時間信号生成回路１３と、出力補正信号生成回路１５ａと、補助巻線Ｔ３に接続されたシリーズ抵抗２９、３０とを備えている。
【０１７６】
ここで、スイッチング素子１と、スイッチング素子駆動回路３と、フィードバック制御回路１１と、トランスリセット検出回路１２と、２次側オン時間信号生成回路１３と、出力補正信号生成回路１５ａは、同一半導体基板上に形成され、スイッチング電源制御回路５ｃを構成している。ただし、スイッチング電源制御回路５ｃは、必ずしも、同一の半導体基板上に形成される必要はなく、ディスクリート部品等による複数の部品で構成してもよい。
【０１７７】
スイッチング電源制御回路５ｃは、外部接続端子として、スイッチング素子１にドレイン電流を供給するＤＲＡＩＮ端子と、スイッチング素子駆動回路３に設けられたレギュレータ７に供給する高電圧を入力するＶＣＣ端子と、電力変換用トランス２１から補助巻線電圧Ｖｂｉａｓを入力するＴＲ端子と、ソース電流を供給するＳＯＵＲＣＥ端子の４端子を有する。
【０１７８】
スイッチング素子１は、実施の形態１と同様に、入力端子、出力端子および制御端子を有し、入力端子がＤＲＡＩＮ端子（１次巻線Ｔ１）に接続され、出力端子がＳＯＵＲＣＥ端子（スイッチング電源装置１００の入力側の負端子）に接続されている。また、スイッチング素子１は、スイッチング素子駆動回路３より制御端子に印加される制御信号ＶＧＡＴＥに応答して入力端子と出力端子とを電気的に結合（ターンオン）、分離（ターンオフ）するようにスイッチング（発振）して、１次巻線Ｔ１に第１の直流電圧の供給および停止を繰り返す。
【０１７９】
また、スイッチング素子駆動回路３ａは、ドレイン電流検出回路２と、ドライブ回路６と、レギュレータ７と、ドレイン電流制御回路８ａと、ＲＳラッチ回路９と、発振回路１０とを備えている。
【０１８０】
ドレイン電流検出回路２は、スイッチング素子１に流れる素子電流をモニタし、ドレイン電流制御回路８ａに素子電流検出信号Ｖｄｓを供給する。
【０１８１】
ドレイン電流制御回路８ａは、素子電流検出信号ＶｄｓをリファレンスレベルＶＬＩＭＩＴと比較し、結果をＲＳラッチ回路９のリセット端子Ｒに入力する。
【０１８２】
発振回路１０は、フィードバック制御回路１１のフィードバック信号ＶＥＡＯに接続され、フィードバック制御回路１１から出力されたフィードバック信号ＶＥＡＯに応じてスイッチング素子１の発振周期Ｔを調整したクロック信号をＲＳラッチ回路９のセット端子に入力する。
【０１８３】
ドライブ回路６はＲＳラッチ回路９の出力端子Ｑから出力された出力信号をスイッチング素子１の制御端子を制御するに十分な電流、もしくは電圧信号に変換してスイッチング素子１を駆動する制御信号ＶＧＡＴＥを生成する。
【０１８４】
レギュレータ７は、ＶＣＣ端子とＤＲＡＩＮ端子に接続され、ＤＲＡＩＮ端子もしくはＶＣＣ端子のいずれか一方の端子からスイッチング電源制御回路５ｃの内部回路用電源ＶＤＤへ電流を供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。
【０１８５】
なお、図９では、ＶＣＣ端子は、整流平滑回路２７を介して補助巻線Ｔ３に接続されているが、このようにすることで、スイッチング電源制御回路５ｃの消費電力を小さくする効果がある。しかしながら、ＶＣＣ端子を整流平滑回路２７と補助巻線Ｔ３から切り離し、内部回路用電源ＶＤＤをＤＲＡＩＮ端子からのみ供給されるように構成してもよい。
【０１８６】
トランスリセット検出回路１２は、ＴＲ端子に接続され、ＴＲ端子に入力された補助巻線電圧Ｖｂｉａｓが抵抗２９、３０の抵抗値の比に応じて分割された抵抗分割信号をモニタし、スイッチング素子１がターンオフした後、電力変換用トランス２１の２次巻線Ｔ２に流れる２次側電流Ｉｓｅｃがほぼゼロになり、補助巻線電圧Ｖｂｉａｓが低下することを検出してパルス信号であるトランスリセット信号Ｖｒｅｓｅｔを生成する。
【０１８７】
なお、補助巻線電圧Ｖｂｉａｓの低下を検出する手段としては、図９のトランスリセット検出回路１２に示すようなコンパレータによる方法と、微分回路等を用いて、補助巻線電圧Ｖｂｉａｓの低下し始めるポイントを検出する方法があるが、本発明においてはどちらでもよい。また、図９では、ＴＲ端子は、抵抗２９、３０を介して補助巻線Ｔ３に接続されているが、トランスリセット検出回路１２の入力に高耐圧素子を用いて、直接補助巻線Ｔ３に接続してもよい。
【０１８８】
２次側オン時間信号生成回路１３は、ドライブ回路６と、トランスリセット検出回路１２に接続され、制御信号ＶＧＡＴＥとトランスリセット信号Ｖｒｅｓｅｔより２次側オン時間信号Ｖ２ｏｎを生成し、出力補正信号生成回路１５に出力する。
【０１８９】
出力補正信号生成回路１５ａは、２次側オン時間信号生成回路１３とフィードバック制御回路１１に接続され、フィードバック制御回路１１は、ＴＲ端子に接続される。
【０１９０】
スイッチング周波数計測回路３７は、出力補正信号生成回路１５ａおよびスイッチング素子１の制御端子に接続され、スイッチング素子駆動回路３より制御端子に印加される制御信号ＶＧＡＴＥから、周期計測信号ＶＴの逆数となる周波数計測信号Ｖｆｏｓｃを生成して出力補正信号生成回路１５ａに出力する。
【０１９１】
フィードバック制御回路１１については、本発明の実施の形態１と同様であるため説明を省略する。
【０１９２】
ここで、出力補正信号生成回路１５ａおよびスイッチング周波数計測回路３７の詳細な構成について説明する。
【０１９３】
図１０は、出力補正信号生成回路１５ａと、スイッチング周波数計測回路３７の詳細な構成を示すブロック図である。
【０１９４】
図１０に示すように、スイッチング周波数計測回路３７は、ピークホールド回路３１と、定電流源３２と、容量３３と、スイッチ３４と、パルス発生回路３５と、除算回路３６とを備えている。
【０１９５】
容量３３は定電流源３２に接続され、スイッチ３４は、パルス発生回路３５によって制御される。パルス発生回路３５は、制御信号ＶＧＡＴＥを入力とする。
【０１９６】
ピークホールド回路３１は、容量３３に接続され、容量３３の電圧Ｖｃ２のピーク電圧を検出し保持して周期計測信号ＶＴを生成する。
【０１９７】
除算回路３６は、ピークホールド回路３１に接続され、周期計測信号ＶＴの逆数となる周波数計測信号Ｖｆｏｓｃを生成する。
【０１９８】
図１１は、図１０におけるスイッチング周波数計測回路３７の上記した各部における動作電圧のタイミングチャートを示す図である。
【０１９９】
制御信号ＶＧＡＴＥの立ち上がり時に、パルス発生回路３５が周期パルス信号Ｐｕｌｓｅを生成し、これによりスイッチ３４が導通する。
【０２００】
容量３３は、定電流源３２によって充電されるため、図１１に示すように、容量３３の電圧Ｖｃ２は一定の傾きを持って上昇し、スイッチング素子１の発振周期毎にスイッチ３４が導通されることによって容量３３に充電された電荷が放電されるときに、電圧が下降する。
【０２０１】
この結果、容量３３の電圧Ｖｃ２のピーク値は、スイッチング素子１の発振周期Ｔに比例し、ピークホールド回路３１の周期計測信号ＶＴはスイッチング素子１の発振周期Ｔに比例した信号となる。つまり、スイッチング素子１の発振周期Ｔが長いほど、電圧Ｖｃ２のピーク値は高くなり、ピークホールド回路３１の周期計測信号ＶＴは上昇することとなる。
【０２０２】
そして、除算回路３６の周波数計測信号Ｖｆｏｓｃは、周期計測信号ＶＴの逆数であるので、スイッチング素子１のスイッチング周波数に比例した信号となる。
【０２０３】
出力補正信号生成回路１５ａは、Ｖ−Ｉコンバータ６１の入力が、フィードバック信号ＶＥＡＯではなく、周波数計測信号Ｖｆｏｓｃとなっている点以外は、実施の形態１の出力補正信号生成回路１５と同様であるため詳細な説明を省略する。
【０２０４】
このような構成により図９、図１０に示す本発明の実施の形態４は、ＰＦＭ制御方式のスイッチング電源装置に対して、出力ケーブル端の出力電圧を一定に制御する効果がある。
【０２０５】
また、図９に示したように、本発明の実施の形態４では、実施の形態１と同様のフィードバック制御回路１１を用いているが、実施の形態２におけるフィードバック制御回路１１ａであってもよい。
【０２０６】
また、図９に示したように、本発明の実施の形態４では、実施の形態１と同様に、フィードバック制御回路１１がＴＲ端子に接続されて、補助巻線電圧Ｖｂｉａｓの最適なポイントをサンプリングしてフィードバック信号とする補助巻線電圧サンプリングフィードバック制御を例として図示しているが、実施の形態３で述べたように、フィードバック制御回路１１ｂを用いて、これをＶＣＣ端子に接続し、補助巻線電圧Ｖｂｉａｓを整流平滑した電圧信号をフィードバック信号として利用する補助巻線電圧整流平滑後フィードバック制御に応用してもよい。
【０２０７】
なお、本発明は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の改良、変形を行ってもよい。
【０２０８】
例えば、本実施の形態では、ＶＣＣ端子は、補助巻線に整流平滑回路を介して接続され、トランスの補助巻線で生成された電圧がレギュレータに供給されているが、ＶＣＣ端子を開放とするか、もしくは容量を接続して、レギュレータによりスイッチング電源制御回路の内部回路用電源ＶＤＤの電圧を一定値に安定化してもよい。その場合、レギュレータは、常にＤＲＡＩＮ端子を入力として、電源電圧を生成することとしてもよい。
【０２０９】
また、本発明に係るスイッチング電源装置は、ＰＷＭ制御方式、ＰＦＭ制御方式の両方の制御方式を備えたスイッチング電源装置に限らず、どちらか一方の制御機構のみを備えたスイッチング電源装置であってもよい。また、ＰＷＭ制御方式、ＰＦＭ制御方式に、例えば２次電流オンデューティ制御方式、擬似共振制御方式などの制御方式を組み合わせたスイッチング電源装置に応用してもよい。
【０２１０】
また、補助巻線電圧Ｖｂｉａｓの低下を検出する方法としては、上記した実施の形態１におけるトランスリセット検出回路に示したようなコンパレータにより検出する方法であってもよいし、微分回路等を用いて補助巻線電圧Ｖｂｉａｓが低下し始めるポイントを検出する方法であってもよい。
【０２１１】
また、スイッチング電源装置のＰＷＭ制御方法としては、スイッチング素子電流ピークを直接制御する電流モードＰＷＭ制御と、スイッチング素子１のオン時間を制御する電圧モードＰＷＭ制御があるが、スイッチング素子電流ピークＩｄｐがＶＥＡＯに比例するように制御される限りにおいてどちらの制御でもよい。
【０２１２】
また、上記した本発明に係るスイッチング電源装置には、上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係るスイッチング電源装置を備えた各種装置なども本発明に含まれる。例えば、本発明に係るスイッチング電源装置を備えた充電器等も本発明に含まれる。
【産業上の利用可能性】
【０２１３】
本発明のスイッチング電源装置は、電源装置の低コスト化および小型化を実現しつつ高精度な出力電圧特性を得ることができ、携帯機器の充電器など出力ケーブルを備えた電源装置に有用である。
【符号の説明】
【０２１４】
１    スイッチング素子
３、３ａ    スイッチング素子駆動回路
８、８ａ    ドレイン電流制御回路
１０    発振回路
１１、１１ａ、１１ｂ    フィードバック制御回路
１２    トランスリセット検出回路
１３    ２次側オン時間信号生成回路
１５、１５ａ    出力補正信号生成回路
２１    電力変換用トランス
２２    出力電圧生成回路
２６    負荷
３７    スイッチング周波数計測回路
１００、１００ａ、１００ｂ、１００ｃ    スイッチング電源装置
ｆｏｓｃ  スイッチング周波数
Ｉｄｐ  素子電流ピーク
Ｔ２ｏｎ  ２次側オン時間
Ｖｃｏｍｐ１  出力電圧補正信号
ＶＥＡＯ  フィードバック信号
Ｖｆｏｓｃ  スイッチング周波数信号
ＶＧＡＴＥ  制御信号
Ｖｏ  第２の直流電圧
Ｖｒｅｓｅｔ  トランスリセット信号
Ｖ２ｏｎ  ２次側オン時間信号
【図１】
2011166941.tif 000003
【図２】
2011166941.tif 000004
【図３】
2011166941.tif 000005
【図４】
2011166941.tif 000006
【図５】
2011166941.tif 000007
【図６】
2011166941.tif 000008
【図７】
2011166941.tif 000009
【図８】
2011166941.tif 000010
【図９】
2011166941.tif 000011
【図１０】
2011166941.tif 000012
【図１１】
2011166941.tif 000013
【図１２】
2011166941.tif 000014