(57)【要約】【課題】列毎に読み出し回路を有する固体撮像装置にて、隣接する読み出し回路間のクロストークを低減する。【解決手段】２次元画素アレイの光電変換部の信号を出力する各列毎に配置された読み出し回路において、入力クランプ容量と光電変換部とを接続する第１の配線、入力クランプ容量と帰還容量と演算増幅器の第１の入力端子とを接続する第２の配線、及び帰還容量と演算増幅器の出力端子とを接続する第３の配線を列に沿った方向に延在し、第２の配線を、２つの隣接する列の何れか一方の列の読み出し回路の第２の配線に隣り合わせてレイアウトして、他の配線の影響による第２の配線の電位変動を抑制できるようにする。【選択図】図３
2011082813.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換部が配置された２次元画素アレイと、
前記２次元画素アレイにおける各列毎に配置され、前記光電変換部の信号を列毎に出力する読み出し回路とを有し、
前記読み出し回路は、
入力クランプ容量と、
帰還容量を有する演算増幅器と、
前記入力クランプ容量の第１の端子と前記光電変換部とを接続する第１の配線と、
前記入力クランプ容量の第２の端子と前記帰還容量の第１の端子と前記演算増幅器の第１の入力端子とを接続する第２の配線と、
前記帰還容量の第２の端子と前記演算増幅器の出力端子とを接続する第３の配線とを有し、
前記第１の配線、前記第２の配線、及び前記第３の配線は列に沿った方向に延在し、
前記読み出し回路の前記第２の配線は、２つの隣接する列の何れか一方の列の前記読み出し回路の前記第２の配線に隣り合ってレイアウトされていることを特徴とする固体撮像装置。
【請求項２】
隣接する２つの列の読み出し回路は、当該２つの列の境界に対して対称に、前記第１の配線、前記第２の配線、及び前記第３の配線がレイアウトされていることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第２の配線が隣り合う２つの列における前記第２の配線の間に、固定電位に固定された配線を有することを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記固定電位に固定された配線は、２列毎に１つずつ配置されていることを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記読み出し回路は半導体基板内に形成され、
前記光電変換部の信号となる電荷の導電型と反対の電荷の導電型の半導体領域の電位を固定するためのコンタクトが、隣接する２つの列で共有されていることを特徴とする請求項１〜４の何れか１項に記載の固体撮像装置。
【請求項６】
前記第１の配線、前記第２の配線、及び前記第３の配線は同じ配線層で形成されていることを特徴とする請求項１〜５の何れか１項に記載の固体撮像装置。
【請求項７】
前記演算増幅器が有する帰還容量の容量値が変更可能であることを特徴とする請求項１〜６の何れか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳ固体撮像装置は、ＣＭＯＳプロセスにより製造可能な固体撮像装置であり、アレイ状に配列された画素領域とその周囲に配置された周辺回路により構成されている。画素領域の周囲に配置された周辺回路のうち、画素からの信号をアレイの列毎に読み出す読み出し回路は、画素領域周辺の１辺あるいは２辺に配置される。そのため、読み出し回路は、レイアウト上、１画素の寸法あるいはその２倍のピッチで配置されている。
【０００３】
近年、固体撮像装置においては、多画素化及び画素寸法の縮小化が進展している。そのため、列毎に配置される読み出し回路は、画素寸法の縮小に伴い、隣接する読み出し回路間の距離が縮んでいく傾向にある。その結果、読み出し回路間で信号の干渉が起きやすくなりノイズの原因となっている。この信号の干渉により発生するノイズが、読み出し回路間のクロストークとなり、隣接する読み出し回路の信号に影響を及ぼしている。
【０００４】
画素寸法の縮小時における読み出し回路間のクロストークの低減対策として、信号線を固定電位配線（シールド線）によって電気的にシールドするクロストークの低減手法がある（例えば、特許文献１参照。）。以下、図９を参照して説明する。図９（Ａ）は、ＣＭＯＳ固体撮像装置において前述した固定電位配線を設けた際の配設位置を示す平面図である。図９（Ｂ）は、図９（Ａ）におけるＩ−Ｉ間の断面図である。
【０００５】
図９に示すＣＭＯＳ固体撮像装置は、画素領域９１、遮光用アルミ配線９２、列毎のアンプ及びノイズキャンセル回路のセル９３、及びセル９３間に配置された固定電位配線９４を有する。画素領域９１には各画素回路９１ａがアレイ状に配列されており、その画素領域９１を取り囲むように遮光用アルミ配線９２が形成されている。なお、図９（Ｂ）において、９４ａは固定電位配線９４と遮光用アルミ配線９２とを接続するコンタクトホールであり、９５は各列のアンプ及びノイズキャンセル回路が形成された領域であり、９６は信号を列に沿った方向に伝達する信号線である。また、９７は電源配線、９８、９９は絶縁層、１００はカラーフィルタである。
【０００６】
図９に示すＣＭＯＳ固体撮像装置は、アンプ及びノイズキャンセル回路のセル９３内の信号線間に固定電位配線９４が信号線と平行となるように配置される。これにより、隣接する信号線を電気的にシールドして互いに干渉し合うことを防止し、隣接する読み出し回路間のクロストークを低減している。
【０００７】
また、ノイズ低減策として、列毎の読み出し回路にゲインアンプを用いる方法が知られている。この方法は、列毎の読み出し回路にゲインアンプを設けて、後段の出力アンプのノイズが混入しない段階で信号を増幅することで、固体撮像装置からの出力信号のＳ／Ｎを向上させる技術である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−２２９５５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、信号線を固定電位配線によって電気的にシールドする前述した手法を用いる場合には十分大きなレイアウトスペースが必要である。そのため、画素寸法の縮小化が進むにつれ、従来技術による方法では、隣接する読み出し回路間のクロストークを充分に低減できなくなった。とりわけ、列毎にゲインアンプを具備する読み出し回路を使用する場合には、読み出し期間中にフローティングとなる回路内のノードが隣接する列の影響により電位変動し、出力信号のＳ／Ｎを劣化させる要因となっていた。
本発明は、このような事情に鑑みてなされたものであり、列毎に読み出し回路を有する固体撮像装置にて、隣接する読み出し回路間のクロストークを低減することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の固体撮像装置は、複数の光電変換部が配置された２次元画素アレイと、前記２次元画素アレイにおける各列毎に配置され、前記光電変換部の信号を列毎に出力する読み出し回路とを有し、前記読み出し回路は、入力クランプ容量と、帰還容量を有する演算増幅器と、前記入力クランプ容量の第１の端子と前記光電変換部とを接続する第１の配線と、前記入力クランプ容量の第２の端子と前記帰還容量の第１の端子と前記演算増幅器の第１の入力端子とを接続する第２の配線と、前記帰還容量の第２の端子と前記演算増幅器の出力端子とを接続する第３の配線とを有し、前記第１の配線、前記第２の配線、及び前記第３の配線は列に沿った方向に延在し、前記読み出し回路の前記第２の配線は、２つの隣接する列の何れか一方の列の前記読み出し回路の前記第２の配線に隣り合ってレイアウトされていることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、列毎に配置された読み出し回路にて、読み出し期間中にフローティングとなる場合がある第２の配線が、隣接する列の読み出し回路の第２の配線に隣り合ってレイアウトされる。これにより、他の配線の影響による第２の配線の電位変動を抑制することができ、隣接する読み出し回路間のクロストークを低減することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る固体撮像装置の全体構成例を示す図である。
【図２】読み出し回路の構成例を示す図である。
【図３】第１の実施形態に係る読み出し回路の構成例を示す図である。
【図４Ａ】第１の実施形態に係る読み出し回路の他の構成例を示す回路図である。
【図４Ｂ】図４Ａに示す読み出し回路の平面レイアウトを模式的に示す図である。
【図５】本実施形態における駆動タイミングの一例を示す図である。
【図６】第２の実施形態に係る読み出し回路の構成例を示す図である。
【図７Ａ】第２の実施形態に係る読み出し回路の他の構成例を示す回路図である。
【図７Ｂ】図７Ａに示す読み出し回路の平面レイアウトを模式的に示す図である。
【図８】第３の実施形態に係る読み出し回路の構成例を示す図である。
【図９】従来の固体撮像装置の全体構成を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態を図面に基づいて説明する。
【００１４】
（第１の実施形態）
本発明の第１の実施形態について説明する。
図１は、本発明の一実施形態に係る固体撮像装置の全体構成例を示す図である。
本実施形態に係る固体撮像装置は、２次元画素アレイ（画素領域）１１、読み出し回路群１２、及び垂直走査回路１３を有する。２次元画素アレイ１１は、２次元アレイ状（マトリクス状）に配置された複数の光電変換部１４を有する。読み出し回路群１２は、２次元画素アレイ１１における各列毎に配置された複数の読み出し回路からなる。読み出し回路群１２の各読み出し回路は、対応する列の光電変換部１４の信号を出力する。垂直走査回路１３は、２次元画素アレイ１１の光電変換部１４を行毎に順次選択する。垂直走査回路１３による走査に応じて、２次元画素アレイ１１の光電変換部１４からの信号（画素信号）が読み出し回路群１２の読み出し回路によって読み出され出力される。本実施形態に係る固体撮像装置は、例えばデジタルカメラ、デジタルビデオカメラ、複写機、ファクシミリ等に用いて好適な固体撮像装置である。
【００１５】
図２は、読み出し回路群１２の構成例を示す図である。読み出し回路群１２は、前述したように２次元画素アレイ１１の列毎に１つずつ配置された複数の読み出し回路２４を有する。読み出し回路２４の各々は、入力クランプ容量２１、ゲインアンプとなる演算増幅器２２、及び演算増幅器２２の帰還容量２３を有する。読み出し回路２４は、光電変換部１４からの信号を、入力クランプ容量２１、演算増幅器２２、及び帰還容量２３を介して、増幅し出力する。
【００１６】
図３は、第１の実施形態に係る読み出し回路の具体的な構成例を示す図である。図３（Ａ）は読み出し回路の回路図であり、図３（Ｂ）は読み出し回路のレイアウト模式図である。なお、図３においては、読み出し回路群の一部を図示しており、（Ａ）においては隣接する４列分の読み出し回路、（Ｂ）においては隣接する３列分の読み出し回路を図示している。また、この図３において、図２に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。
【００１７】
図３（Ａ）、（Ｂ）において、３１は２次元画素アレイ１１が有する光電変換部１４と入力クランプ容量２１の第１の端子とを接続する第１の配線である。３２は、入力クランプ容量２１の第２の端子と、帰還容量２３の第１の端子と、演算増幅器２２の第１の入力端子とを接続する第２の配線である。また、３３は、演算増幅器２２の出力端子と帰還容量２３の第２の端子とを接続する第３の配線である。３４は、第２の配線３２と第３の配線３３とを接続するためのスイッチであり、信号ＰＣ０Ｒにより制御される。また、３５はシールド線（固定電位配線）である。シールド線３５は、固定電位（例えば、電源電位やグランド電位、ただしこれらに限定されるものではない。）に固定された配線であり、２列毎に１つずつ配置されている。
【００１８】
ここで、図３（Ａ）、（Ｂ）に示すように、読み出し回路２４における第１の配線３１、第２の配線３２、及び第３の配線３３は列に沿った方向に延在してレイアウトされる。また、読み出し回路２４の第１の配線３１、第２の配線３２、及び第３の配線３３は同じ配線層で形成される。読み出し回路２４の第２の配線３２は、何れか一方の隣接する列の読み出し回路２４の第２の配線３２と、その間にシールド線３５を挟んで隣り合うようにレイアウトされる。また、隣接する２つの列の読み出し回路２４における第１の配線３１、第２の配線３２、及び第３の配線３３は、その２つの列の境界に対して対称にレイアウトされる。
【００１９】
例えば、図３（Ａ）に示す例では、右から１番目の列の読み出し回路２４と２番目の列の読み出し回路２４とは、シールド線３５を挟んで隣り合うように第２の配線３２がレイアウトされている。また、右から１番目の列の読み出し回路２４と２番目の列の読み出し回路２４とは、シールド線３５に対して線対称に反転されて、第１の配線３１、第２の配線３２、及び第３の配線３３がレイアウトされている。
【００２０】
また、例えば、図３（Ｂ）に示す例では、右から１番目の列の読み出し回路の第２の配線３２と２番目の列の読み出し回路の第２の配線３２とが、シールド線３５を挟んで隣り合うようにレイアウトされている。また、右から１番目の列の読み出し回路と２番目の列の読み出し回路との第１の配線３１、第２の配線３２、及び第３の配線３３が、シールド線３５に対して線対称に反転されてレイアウトされている。
【００２１】
図４Ａ及び図４Ｂは、第１の実施形態に係る読み出し回路の他の具体的な構成例を示す図である。図４Ａは読み出し回路の回路図であり、図４Ｂは読み出し回路のレイアウト模式図である。なお、図４Ａ及び図４Ｂにおいても、図３と同様に読み出し回路群の一部を図示している。また、図４Ａ及び図４Ｂにおいて、図２及び図３に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。
【００２２】
図４Ａ及び図４Ｂに示す読み出し回路は、図３に示した読み出し回路における帰還容量２３を２個以上配置し、演算増幅器２２が有する帰還容量の容量値を変更可能にしたものである。図４Ａに示すように、帰還容量２３に対してゲイン切り換えスイッチ３６を設けて、第２の配線３２と第３の配線３３との間に帰還容量２３を接続するか否かを切り換える。これにより、入力クランプ容量２１に読み出された光電変換部１４からの信号の増幅の大きさを切り換えて出力することが可能になる。前述のように、ゲイン切り換えスイッチ３６と帰還容量２３を複数個配置した場合には、第１の配線３１、第２の配線３２、及び第３の配線３３が一定の方向に約数十〜数百μｍ程度長く延在してしまう。なお、読み出し回路に配置される２個以上の帰還容量２３の各々の容量値は任意であり、すべての帰還容量２３の容量値が同じであっても良いし、異なっていても良い。
【００２３】
ここで、図５に示すように、読み出し回路２４の第２の配線３２は、読み出し期間によってはその期間中にフローティングとなる期間を有する。図５において、Ｖ３２は第２の配線３２の電位を示している。第２の配線３２は、信号ＰＣ０Ｒがハイレベルである期間（スイッチ３４が導通状態）は電位があるレベルに固定され、信号ＰＣ０Ｒがローレベルである期間（スイッチ３４が非導通状態）はフローティング状態となる。
【００２４】
このように第２の配線３２がフローティングとなっても、シールド線３５と、同じ列の第１の配線３１及び第３の配線３３とで、第２の配線３２を囲うことで他の配線の影響による第２の配線３２の不要な電位変動を抑制することができる。したがって、隣接する読み出し回路間のクロストークを低減することができ、高画質の撮像が可能になる。例えば、列毎の読み出し回路にゲインアンプを用いている固体撮像装置において顕著な効果が現れる。
【００２５】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
なお、第２の実施形態に係る固体撮像装置の全体構成は、第１の実施形態に係る固体撮像装置と同様であるので、その説明は省略する。
【００２６】
図６は、第２の実施形態に係る読み出し回路の具体的な構成例を示す図である。図６（Ａ）は読み出し回路の回路図であり、図６（Ｂ）は読み出し回路のレイアウト模式図である。なお、図６においても、第１の実施形態と同様に読み出し回路群の一部を図示している。また、この図６において、図２及び図３に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。
図６に示す第２の実施形態に係る読み出し回路は、第２の配線３２間にシールド線３５を設けていない点が図３に示した第１の実施形態に係る読み出し回路とは異なり、他は第１の実施形態と同様である。
【００２７】
すなわち、図６（Ａ）、（Ｂ）に示すように、第２の実施形態に係る読み出し回路２４における第１の配線３１、第２の配線３２、及び第３の配線３３は、第１の実施形態と同様に列に沿った方向に延在してレイアウトされる。また、読み出し回路２４の第１の配線３１、第２の配線３２、及び第３の配線３３は同じ配線層で形成される。読み出し回路２４の第２の配線３２は、何れか一方の隣接する列の読み出し回路２４の第２の配線３２に隣り合うようにレイアウトされる。また、隣接する２つの列の読み出し回路２４における第１の配線３１、第２の配線３２、及び第３の配線３３は、その２つの列の境界に対して対称にレイアウトされる。
【００２８】
例えば、図６（Ａ）に示す例では、右から１番目の列の読み出し回路２４と２番目の列の読み出し回路２４とは、第２の配線３２が隣り合うようにレイアウトされている。また、右から１番目の列の読み出し回路２４と２番目の列の読み出し回路２４とは、その２つの列の境界に対して線対称に反転されて、第１の配線３１、第２の配線３２、及び第３の配線３３がレイアウトされている。
【００２９】
また、例えば、図６（Ｂ）に示す例では、右から１番目の列の読み出し回路の第２の配線３２と２番目の列の読み出し回路の第２の配線３２とが隣り合うようにレイアウトされている。また、右から１番目の列の読み出し回路と２番目の列の読み出し回路との第１の配線３１、第２の配線３２、及び第３の配線３３が、その２つの列の境界に対して線対称に反転されてレイアウトされている。
【００３０】
図７Ａ及び図７Ｂは、第２の実施形態に係る読み出し回路の他の具体的な構成例を示す図である。図７Ａは読み出し回路の回路図であり、図７Ｂは読み出し回路のレイアウト模式図である。なお、図７Ａ及び図７Ｂにおいても、第１の実施形態と同様に読み出し回路群の一部を図示している。また、図７Ａ及び図７Ｂにおいて、図２、図３、図４Ａ、及び図４Ｂに示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。
【００３１】
図７Ａ及び図７Ｂに示す読み出し回路は、図６に示した読み出し回路における帰還容量２３を２個以上配置し、演算増幅器２２が有する帰還容量の容量値を変更可能にしたものである。演算増幅器２２が有する帰還容量の容量値を変更可能にする機構は、図４Ａ及び図４Ｂに示した第１の実施形態に係る読み出し回路と同様であるので、その説明は省略する。
【００３２】
第２の実施形態に係る読み出し回路は、第２の配線３２が隣接する列の読み出し回路の第２の配線３２と隣り合う形式になり、シールド線をなくした分、より画素寸法の縮小に適した構成となっている。
【００３３】
なお、第２の実施形態に係る読み出し回路２４においても、第２の配線３２は、読み出し期間によってはその期間中にフローティングとなる期間を有する。第２の実施形態に係る読み出し回路２４では、シールド線がないために第１の実施形態と比較して第２の配線３２が隣接する列間で容量結合しやすい。しかしながら、通常の撮影画像において同じ行の隣接する列の信号振幅には大きな差がないため、フローティング状態となっても両者の間の容量結合により変動する信号量は小さい。したがって、シールド線がないことによる影響は配線の線対称配置により低減することができ、隣接する読み出し回路間のクロストークを低減することができ、高画質の撮像が可能になる。
【００３４】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
図８は、前述した第１の実施形態及び第２の実施形態で、各列に配置された読み出し回路において、各配線を線対称に配置した際に光電変換部の固定電位側である極性、即ちｐ型半導体層のコンタクト８１を隣接する列で共通化した構成例を示している。すなわち、半導体基板内に形成された読み出し回路において、光電変換部の信号となる電荷の導電型と反対の電荷の導電型の半導体領域の電位を固定するためのコンタクトが隣接する２つの列で共有されている。これにより、レイアウト面積を削減することができる。
【００３５】
図８において、８０はｎ型Ｓｉ基板、８２はｐ型半導体層、８３は信号出力線、８１はｐ型半導体層のコンタクトである。図８において、各列に配置することが最も好ましいｐ型半導体層のコンタクト８１は、隣接する読み出し回路同士で共有されている。したがって、ｐ型半導体層のコンタクトを読み出し回路毎に独立して配置した場合と、ｐ型半導体層のコンタクト８１を共有化した場合とでの差分の面積分は、他の目的で使用することが可能となる。ｐ型半導体層のコンタクト８１は、各列にあることが最も望ましいが、２列に１つであっても充分電位固定の効果を得られる。この例では、２列おきに読み出し回路を線対称配置しているので、隣接する２列で１つのＰ型半導体層のコンタクトを配置することで対称性の維持と面積縮小の目的を両立することができる。
【００３６】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００３７】
１１…２次元画素アレイ、１２…読み出し回路群、１４…光電変換部、２１…入力クランプ容量、２２…演算増幅器、２３…帰還容量、２４…読み出し回路、３１…第１の配線、３２…第２の配線、３３…第３の配線、３５…シールド線
【図１】
2011082813.tif 000003
【図２】
2011082813.tif 000004
【図３】
2011082813.tif 000005
【図４Ａ】
2011082813.tif 000006
【図４Ｂ】
2011082813.tif 000007
【図５】
2011082813.tif 000008
【図６】
2011082813.tif 000009
【図７Ａ】
2011082813.tif 000010
【図７Ｂ】
2011082813.tif 000011
【図８】
2011082813.tif 000012
【図９】
2011082813.tif 000013