(57)【要約】【課題】遅延量の設定を高速に実行する。【解決手段】入力されるデータ信号ＤＡＴおよびクロック信号ＣＬＫ間のスキューを調整するためのスキュー調整回路１１は、データ信号ＤＡＴを可変遅延量だけ遅延させた可変遅延信号ＤＤＡＴを生成して出力すると共に、データ信号ＤＡＴを固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成する可変遅延回路１２と、可変遅延回路１２が生成した複数の固定遅延信号の位相とクロック信号ＣＬＫの位相とを比較する位相比較器１３と、位相比較器１３の比較結果に対応する遅延量を可変遅延量として、第１の信号を遅延させる制御信号を可変遅延回路１２に送信する遅延制御回路１４とを備える。【選択図】図１
2011061516.tif 000002
【特許請求の範囲】
【請求項１】
入力される第１および第２の信号間のスキューを調整するためのスキュー調整回路であって、
第１の信号を可変遅延量だけ遅延させた可変遅延信号を生成して出力すると共に、第１の信号を固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成する遅延回路と、
該遅延回路が生成した複数の前記固定遅延信号の位相と第２の信号の位相とを比較する位相比較器と、
該位相比較器の比較結果に対応する遅延量を前記可変遅延量として、第１の信号を遅延させる制御信号を前記遅延回路に送信する遅延制御回路とを備えることを特徴とするスキュー調整回路。
【請求項２】
入力される複数の第１の信号と、入力される第２の信号との間のスキューを調整するためのスキュー調整回路であって、
前記複数の第１の信号ごとに、
第１の信号を可変遅延量だけ遅延させた可変遅延信号を生成して出力すると共に、第１の信号を固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成する遅延回路と、
該遅延回路が生成した複数の前記固定遅延信号の位相と第２の信号の位相とを比較する位相比較器と、
該位相比較器の比較結果に対応する遅延量を前記可変遅延量として、第１の信号を遅延させる制御信号を前記遅延回路に送信する遅延制御回路とを備えることを特徴とするスキュー調整回路。
【請求項３】
入力される複数の第１の信号と、入力される第２の信号との間のスキューを調整するためのスキュー調整回路であって、
複数の第１の信号をそれぞれ遅延させる複数の遅延回路であって、各遅延回路は、第１の信号を可変遅延量だけ遅延させた可変遅延信号を生成して出力すると共に、第１の信号を固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成する、複数の遅延回路と、
複数の前記遅延回路を順次選択する選択スイッチと、
該選択スイッチが選択した遅延回路が生成した複数の前記固定遅延信号の位相と第２の信号の位相とを比較する位相比較器と、
該位相比較器の比較結果に対応する遅延量を前記可変遅延量として、第１の信号を遅延させる制御信号を、前記選択スイッチが選択した遅延回路に送信する遅延制御回路とを備えることを特徴とするスキュー調整回路。
【請求項４】
前記遅延制御回路は、第１の信号、または第１の信号を分周した信号に同期して動作することを特徴とする請求項１から３までの何れか１項に記載のスキュー調整回路。
【請求項５】
前記遅延回路は、入力された信号を基準遅延量だけ遅延させて出力する複数の基準遅延回路と、スイッチとを備えており、
複数の前記基準遅延回路は縦続接続され、初段の前記基準遅延回路には第１の信号が入力されており、
複数の前記基準遅延回路の一部または全部は、出力端が前記スイッチに接続されており、
前記スイッチは、前記遅延制御回路からの制御信号に基づき、接続されている前記基準遅延回路からの信号を切り替えて、前記可変遅延信号として出力することを特徴とする請求項１から４までの何れか１項に記載のスキュー調整回路。
【請求項６】
前記遅延回路は、前記基準遅延回路の遅延量を前記基準遅延量に補正する遅延補正回路をさらに備えることを特徴とする請求項５に記載のスキュー調整回路。
【請求項７】
前記位相比較器は、複数の前記基準遅延回路の一部または全部の出力端からの信号を、複数の前記固定遅延信号として、第２の信号にそれぞれ同期して取り込む複数のフリップフロップ回路を備えることを特徴とする請求項５に記載のスキュー調整回路。
【請求項８】
前記遅延制御回路は、
複数の前記フリップフロップ回路からの出力に基づき、第１の信号と第２の信号との位相差を求めるエンコーダと、
該エンコーダからの位相差の変化を平坦化するフィルタと、
第１の信号と第２の信号との位相差と、該位相差に対応する遅延量を前記可変遅延量として第１の信号を遅延させる前記制御信号とを対応付けたルックアップテーブルとを備えることを特徴とする請求項７に記載のスキュー調整回路。
【請求項９】
入力される第１および第２の信号間のスキューを調整するためのスキュー調整方法であって、
第１の信号を固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成する遅延ステップと、
該遅延ステップにて生成された複数の前記固定遅延信号の位相と第２の信号の位相とを比較する位相比較ステップと、
該位相比較ステップの比較結果に対応する遅延量を可変遅延量として、第１の信号を該可変遅延量だけ遅延させた可変遅延信号を生成して出力する可変遅延ステップとを含むことを特徴とするスキュー調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力される第１および第２の信号間のタイミングのずれを調整するためのスキュー調整回路およびスキュー調整方法に関するものである。具体的には、本発明は、クロック信号とデータ信号との間のタイミングのずれを調整するスキュー調整回路などに関するものである。
【背景技術】
【０００２】
送信装置から受信装置にデータ信号およびクロック信号を伝送するデータ伝送システムにおいて、上記受信装置が確実に上記データ信号を受信するためには、上記クロック信号の立上りまたは立下りのエッジの前後で、上記データ信号の遷移を所定期間禁止する必要がある。しかしながら、上記送信装置において上記クロック信号のエッジに対する時間的余裕を計算して上記データ信号を送信したとしても、上記データ信号の伝送経路と上記クロック信号の伝送経路とを全く同一に形成することは不可能であるため、上記クロック信号と上記データ信号との間に信号の伝搬時間のずれ（スキュー）が生じ、上記データ信号が上記所定期間に遷移してしまうことがある。
【０００３】
また、上記クロック信号および上記データ信号には、上記エッジの揺らぎ（ジッタ）が存在する。従って、上記受信装置が正確に上記データ信号を受信するためには、上記スキューの影響に加えて、上記ジッタの影響を吸収する時間的余裕が必要となる。特に、高速データ伝送においては、信号の遷移間隔が短くなるため上記ジッタの影響が大きくなり、上記データ信号の誤受信の原因になり易い。
【０００４】
そこで、特許文献１に記載のスキュー補正装置では、上記スキューに加えて、上記ジッタを補正するだけの遅延量が、遅延可変範囲に設定され、設定された遅延可変範囲内の遅延量だけ信号を遅延させている。図７は、上記スキュー補正装置の概略構成を示している。
【０００５】
図７に示すように、上記スキュー補正装置は、データ信号ＤＡＴに対するクロック信号ＣＬＫのスキュー（すなわち、クロック信号ＣＬＫに対するデータ信号ＤＡＴのスキュー）を補正するための装置である。上記スキュー補正装置は、可変ディレイライン１０１、位相比較器１０２、電圧保持手段１０３、および充放電手段１０４を備えている。
【０００６】
可変ディレイライン１０１は、クロック信号ＣＬＫを可変の遅延量ＤＴだけ遅延させた遅延クロック信号ＤＣＬＫを生成するためのものである。位相比較器１０２は、遅延クロック信号ＤＣＬＫの位相をデータ信号ＤＡＴの立上りの遷移と比較するためのものである。電圧保持手段１０３は、可変ディレイライン１０１の遅延量ＤＴを制御する電圧Ｖcntlを保持するものである。充放電手段１０４は、位相比較器１０２の比較結果に応じて電圧保持手段１０３の充放電を行う（すなわち、電圧保持手段１０３の電圧を変更する）ものである。
【０００７】
位相比較器１０２は、遅延クロック信号ＤＣＬＫの立上りのエッジがデータ信号ＤＡＴの立上りの遷移に比べて進んでいる場合、可変ディレイライン１０１の遅延量ＤＴを増大させるようにＤＯＷＮ信号を充放電手段１０４に供給し、これにより電圧保持手段１０３の放電を行って制御電圧Ｖcntlを減少させる。一方、位相比較器１０２は、遅延クロック信号ＤＣＬＫの立上りのエッジがデータ信号ＤＡＴの立上りの遷移に比べて遅れている場合、可変ディレイライン１０１の遅延量ＤＴを減少させるようにＵＰ信号を充放電手段１０４に供給し、これにより電圧保持手段１０３の充電を行って制御電圧Ｖcntlを上昇させる。
【０００８】
以上のように、位相比較器１０２は、データ信号ＤＡＴの立上りの遷移が遅延クロック信号ＤＣＬＫの立上りのエッジと実質的に同相となるように、充放電手段１０４を介して可変ディレイライン１０１の遅延量ＤＴを制御する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際公開第２００５／１１７２５９号パンフレット（２００５年１２月８日公開）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１に記載のスキュー補正装置では、遅延量ＤＴの設定を行うため、図７に示すように、電流源である充放電手段１０４が、容量である電圧保持手段１０３に保持される電荷を調整することにより、制御電圧Ｖcntlを調整している。このため、遅延量の設定に時間がかかることになる。また、上記電流源および上記容量というアナログ回路およびアナログ素子を使用しているため、デジタルプロセスのみで設計することができない。
【００１１】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、遅延量の設定を高速に実行できるスキュー調整回路などを提供することにある。
【課題を解決するための手段】
【００１２】
本発明に係るスキュー調整回路は、入力される第１および第２の信号間のスキューを調整するためのスキュー調整回路であって、上記課題を解決するために、第１の信号を可変遅延量だけ遅延させた可変遅延信号を生成して出力すると共に、第１の信号を固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成する遅延回路と、該遅延回路が生成した複数の前記固定遅延信号の位相と第２の信号の位相とを比較する位相比較器と、該位相比較器の比較結果に対応する遅延量を前記可変遅延量として、第１の信号を遅延させる制御信号を前記遅延回路に送信する遅延制御回路とを備えることを特徴としている。
【００１３】
また、本発明に係るスキュー調整方法は、入力される第１および第２の信号間のスキューを調整するためのスキュー調整方法であって、上記課題を解決するために、第１の信号を固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成する遅延ステップと、該遅延ステップにて生成された複数の前記固定遅延信号の位相と第２の信号の位相とを比較する位相比較ステップと、該位相比較ステップの比較結果に対応する遅延量を可変遅延量として、第１の信号を該可変遅延量だけ遅延させた可変遅延信号を生成して出力する可変遅延ステップとを含むことを特徴としている。
【００１４】
上記の構成および方法によると、第１の信号を固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成し、生成された複数の前記固定遅延信号の位相と第２の信号の位相とを比較し、比較結果に対応する遅延量を可変遅延量として、第１の信号を該可変遅延量だけ遅延させた可変遅延信号を生成して出力している。このように、本発明では、可変遅延量の設定をフィードフォワード方式で設定しているので、フィードバック方式で設定している特許文献１に記載のスキュー補正装置に比べて、高速に実行することができる。また、発振等の不安定な状態が発生し難い。
【００１５】
なお、複数の第１の信号が入力される場合、前記スキュー調整回路の各構成を、前記複数の第１の信号ごとに設ければよい。
【００１６】
或いは、スキュー調整回路は、複数の第１の信号をそれぞれ遅延させる複数の遅延回路であって、各遅延回路は、第１の信号を可変遅延量だけ遅延させた可変遅延信号を生成して出力すると共に、第１の信号を固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成する、複数の遅延回路と、複数の前記遅延回路を順次選択する選択スイッチと、該選択スイッチが選択した遅延回路が生成した複数の前記固定遅延信号の位相と第２の信号の位相とを比較する位相比較器と、該位相比較器の比較結果に対応する遅延量を前記可変遅延量として、第１の信号を遅延させる制御信号を、前記選択スイッチが選択した遅延回路に送信する遅延制御回路とを備える構成とすればよい。この場合、選択スイッチを設ける必要があるが、位相比較器および遅延制御回路が１つで済むので、回路規模および消費電力を低減することができる。
【００１７】
ところで、第１の信号が入力されないと、スキューの変化の有無または程度が不明である。また、第１の信号および第２の信号の周期に比べて、スキューの変化期間は著しく長いと考えられる。すなわち、第１の信号および第２の信号の１周期の間に、スキューはさほど変化しないと考えられる。
【００１８】
そこで、本発明に係るスキュー調整回路では、前記遅延制御回路は、第１の信号、または第１の信号を分周した信号に同期して動作してもよい。この場合、前記遅延制御回路を常時動作させる場合に比べて、消費電力を低減させることができる。
【００１９】
なお、前記遅延回路の構成例としては、入力された信号を基準遅延量だけ遅延させて出力する複数の基準遅延回路と、スイッチとを備えており、複数の前記基準遅延回路は縦続接続され、初段の前記基準遅延回路には第１の信号が入力されており、複数の前記基準遅延回路の一部または全部は、出力端が前記スイッチに接続されており、前記スイッチは、前記遅延制御回路からの制御信号に基づき、接続されている前記基準遅延回路からの信号を切り替えて、前記可変遅延信号として出力する構成が挙げられる。
【００２０】
この構成例の場合、前記遅延回路は、前記基準遅延回路の遅延量を前記基準遅延量に補正する遅延補正回路をさらに備えることが好ましい。これにより、製造プロセス、電源電圧、周囲温度などによる前記基準遅延回路の遅延量のバラツキを抑えることができる。
【００２１】
また、前記位相比較器の構成例としては、複数の前記基準遅延回路の一部または全部の出力端からの信号を、複数の前記固定遅延信号として、第２の信号にそれぞれ同期して取り込む複数のフリップフロップ回路を備える構成が挙げられる。
【００２２】
また、前記遅延制御回路の構成例としては、複数の前記フリップフロップ回路からの出力に基づき、第１の信号と第２の信号との位相差を求めるエンコーダと、該エンコーダからの位相差の変化を平坦化するフィルタと、第１の信号と第２の信号との位相差と、該位相差に対応する遅延量を前記可変遅延量として第１の信号を遅延させる前記制御信号とを対応付けたルックアップテーブルとを備える構成が挙げられる。
【００２３】
前記遅延回路、前記位相比較器、および前記遅延制御回路の上記構成例は、デジタルプロセスでの設計が可能である。従って、本発明に係るスキュー調整回路は、デジタルプロセスのみで設計することができるので、アナログ回路およびアナログ素子を使用している特許文献１に記載のスキュー補正装置に比べて、製造コストを大幅に低減することができる。
【発明の効果】
【００２４】
以上のように、本発明に係るスキュー調整回路は、第１の信号を固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成し、生成された複数の前記固定遅延信号の位相と第２の信号の位相とを比較し、比較結果に対応する遅延量を可変遅延量として、第１の信号を該可変遅延量だけ遅延させた可変遅延信号を生成して出力するフィードフォワード方式であるため、可変遅延量の設定を高速に実行できるという効果を奏する。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態であるスキュー調整回路の概略構成を示すブロック図である。
【図２】上記スキュー調整回路の詳細を示すブロック図である。
【図３】上記スキュー調整回路の動作を示すタイミング図である。
【図４】上記スキュー調整回路における基準遅延回路と遅延補正回路との接続関係を示すブロック図である。
【図５】本発明の別の実施形態であるスキュー調整回路の概略構成を示すブロック図である。
【図６】上記スキュー調整回路の変形例を示すブロック図である。
【図７】従来のスキュー補正装置の概略構成をしめすブロック図である。
【発明を実施するための形態】
【００２６】
〔実施の形態１〕
本発明の一実施形態について図１〜図４を参照して説明する。
【００２７】
図１は、本実施形態のスキュー調整回路の概略構成を示している。図示のように、スキュー調整回路１１は、クロック信号（第２の信号）ＣＬＫとデータ信号（第１の信号）ＤＡＴとの間のタイミングのずれ（スキュー）を調整する回路であり、可変遅延回路（遅延回路）１２、位相比較器１３、および遅延制御回路１４を備える構成である。
【００２８】
可変遅延回路１２は、入力されたデータ信号ＤＡＴを、可変遅延量ＤＴだけ遅延させ、遅延させたデータ信号（可変遅延信号）ＤＤＡＴを出力するものである。上記可変遅延量ＤＴは、遅延制御回路１４からの制御信号ＣＴＲＬに基づいて決定される。また、可変遅延回路１２は、データ信号ＤＡＴを固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成して、位相比較器１３に送信している。
【００２９】
位相比較器１３は、可変遅延回路１２からの複数の固定遅延信号の位相とクロック信号ＣＬＫの位相とを比較するものである。位相比較器１３は、比較結果を遅延制御回路１４に通知する。
【００３０】
遅延制御回路１４は、位相比較器１３からの比較結果に対応する遅延量を可変遅延量ＤＴとして決定し、決定した可変遅延量ＤＴだけデータ信号ＤＡＴを遅延させる制御信号ＣＴＲＬを生成して可変遅延回路１２に送信するものである。
【００３１】
上記の構成によると、データ信号ＤＡＴを固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成し、生成された複数の上記固定遅延信号の位相とクロック信号ＣＬＫの位相とを比較し、比較結果に対応する遅延量を可変遅延量ＤＴとして、データ信号ＤＡＴを可変遅延量ＤＴだけ遅延させて出力している。このように、本実施形態では、可変遅延量ＤＴの設定をフィードフォワード方式で設定しているので、フィードバック方式で設定している特許文献１に記載のスキュー補正装置に比べて、高速に実行することができる。また、発振等の不安定な状態が発生し難い。
【００３２】
次に、可変遅延回路１２、位相比較器１３、および遅延制御回路１４の詳細について説明する。図２は、スキュー調整回路１１の内部構成を示している。図示のように、可変遅延回路１２は、ｎ個の基準遅延回路２１とスイッチ２２とを備える構成である。なお、ｎは２以上の整数である。
【００３３】
基準遅延回路２１は、入力された信号を、基準遅延量ｄｔ０だけ遅延させて出力するものである。ｎ個の基準遅延回路２１は、縦続接続され、初段の基準遅延回路２１にデータ信号ＤＡＴが入力される。これにより、可変遅延回路１２に入力されたデータ信号ＤＡＴは、基準遅延回路２１にて基準遅延量ｄｔ０が順次付加されていくことになる。基準遅延回路２１に関して、初段〜（ｎ−１）段目の出力端は、スイッチ２２に接続され、２段〜ｎ段目の出力端は、位相比較器１３にも接続される。
【００３４】
スイッチ２２は、遅延制御回路１４からの制御信号ＣＴＲＬに基づいて、初段〜（ｎ−１）段の基準遅延回路２１からの信号の何れかに切り替えて、上記遅延させたデータ信号ＤＤＡＴとして出力するものである。従って、例えば、スイッチ２２がａ段目の基準遅延回路２１からの信号に切り替えた場合、上記遅延させたデータ信号ＤＤＡＴの遅延量ＤＴ＝ａ×ｄｔ０となる。
【００３５】
また、図２に示すように、位相比較器１３は、基準遅延回路２３と複数のフリップフロップ回路２４とを備える構成である。
【００３６】
フリップフロップ回路２４は、可変遅延回路１２からの出力を、クロック信号ＣＬＫに同期して取り込むことにより、可変遅延回路１２からの出力とクロック信号ＣＬＫとの何れが先に立ち上がるか或いは立ち下がるかの判定を行うものである。この判定を、各フリップフロップ回路２４が、可変遅延回路１２内の複数の基準遅延回路２１からの出力に対して行うことにより、フリップフロップ回路２４は、クロック信号ＣＬＫとデータ信号ＤＡＴとの位相関係を遅延制御回路１４に出力することになる。
【００３７】
なお、可変遅延回路１２からフリップフロップ回路２４への出力は、可変遅延回路１２における２段目以降の基準遅延回路２１からの出力である。すなわち、フリップフロップ回路２４に入力されるデータ信号は、少なくとも、２×ｄｔ０だけ遅延していることになる。そこで、遅延量を揃えるために、位相比較器１３には、２個の基準遅延回路２３が縦続接続され、初段の基準遅延回路２３にクロック信号ＣＬＫが入力され、２段目の基準遅延回路２３からの出力がフリップフロップ回路２４に入力されている。
【００３８】
また、図２に示すように、遅延制御回路１４は、エンコーダ２５、フィルタ２６、およびルックアップテーブルを備える構成である。
【００３９】
エンコーダ２５は、位相比較器１３における複数のフリップフロップ回路２４からの出力に基づき、クロック信号ＣＬＫとデータ信号ＤＡＴとの位相差を求めるものである。エンコーダ２５は、求めた位相差をフィルタ２６に出力する。なお、エンコーダ２５は、バブルエラー補正、データが遷移したかどうかの判断、などの処理も実行する。
【００４０】
フィルタ２６は、エンコーダ２５からの位相差の変化を平坦化するものであり、フリップフロップと加算器（図示せず）とで構成される。これにより、上記位相差が突発的なエラー等により急激に変化して、可変遅延回路１２における遅延量ＤＴが急激に変化することを防止できる。フィルタ２６は、処理後の位相差をルックアップテーブル２７に出力する。
【００４１】
ルックアップテーブル２７は、クロック信号ＣＬＫとデータ信号ＤＡＴとの位相差と、該位相差に対応する遅延量ＤＴだけ遅延したデータ信号ＤＤＡＴを可変遅延回路１２が出力するように制御する制御信号ＣＴＲＬとを対応付けたものである。ルックアップテーブル２７は、フィルタ２６からの位相差に対応する制御信号ＣＴＲＬを可変遅延回路１２に出力する。これにより、可変遅延回路１２は、制御信号ＣＴＲＬに基づき、スイッチ２２を切り替え、切り替えられた基準遅延回路２１からの出力を、上記遅延されたデータ信号ＤＤＡＴとして出力する。
【００４２】
図２の回路構成を参照すると、本実施形態のスキュー調整回路１１は、デジタルプロセスのみで設計できるので、アナログ回路およびアナログ素子を使用している特許文献１に記載のスキュー補正装置に比べて、製造コストを大幅に低減することができる。
【００４３】
なお、遅延制御回路１４は、常時動作するように構成してもよいが、データ信号ＤＡＴが遷移したときのみ動作するように構成してもよい。或いは、データ信号ＤＡＴ、またはデータ信号ＤＡＴを分周した信号に同期して動作してもよい。この場合、回路の動作による電力の消費および発熱を抑えることができる。
【００４４】
図３は、上記構成のスキュー調整回路１１の動作を示すタイミング図である。同図では、上から順に、制御信号ＣＴＲＬ、スキュー調整回路１１から出力されるデータ信号ＤＤＡＴ、およびスキュー調整回路１１に入力されるデータ信号ＤＡＴの時間変化がそれぞれ示されている。同図では、入力時に、クロック信号ＣＬＫとデータ信号ＤＡＴとのタイミングのずれがない場合を実線で示し、上記タイミングが早い場合を一点鎖線で示し、上記タイミングが遅い場合を破線で示している。
【００４５】
図３を参照すると、動作の開始時は、出力されるデータ信号ＤＤＡＴは、入力されるデータ信号ＤＡＴに比べて、タイミングのずれが同じである。その後、フィルタ２６の影響により、時間が経過するにつれて、制御信号ＣＴＲＬが徐々に変化し、出力されるデータ信号ＤＤＡＴにおけるタイミングのずれが小さくなる。そして、制御信号ＣＴＲＬが、クロック信号ＣＬＫとデータ信号ＤＡＴとの位相差に対応する制御信号ＣＴＲＬとなると、出力されるデータ信号ＤＤＡＴにおけるタイミングのずれが無くなる。なお、動作の開始時から上記タイミングのずれが無くなるまでの期間は、フィルタ２６の時定数に依存する。
【００４６】
なお、基準遅延回路２１の遅延量ｄｔは、製造プロセス、電源電圧、周囲温度などにより変化する。そこで、基準遅延回路２１の遅延量ｄｔを基準遅延量ｄｔ０に補正する遅延補正回路を可変遅延回路１２に設けることが望ましい。図４は、基準遅延回路２１と遅延補正回路２８との接続関係を示している。遅延補正回路２８は、可変遅延回路１２内の基準遅延回路２１と同一の回路を有しており、その遅延量を観測することにより、基準遅延回路２１の遅延量ｄｔが一定（基準遅延量ｄｔ０）になるように、製造プロセス、電源電圧、周囲温度などに応じた補正値を求めて、基準遅延回路２１に出力している。
【００４７】
なお、位相比較器１３の基準遅延回路２３も同様であるので、可変遅延回路１２の遅延補正回路２８が基準遅延回路２３に補正値を出力するか、或いは、位相比較器１３に新たに設けた遅延補正回路が基準遅延回路２３に補正値を出力することが望ましい。
【００４８】
〔実施の形態２〕
次に、本発明の別の実施形態について、図５および図６を参照して説明する。図５は、本実施形態のスキュー調整回路３１の概略構成を示している。本実施形態のスキュー調整回路３１は、複数のデータ信号ＤＡＴ（１）〜（Ｎ）とクロック信号ＣＬＫとの間のタイミングのずれを調整する回路である。なお、Ｎは２以上の整数である。
【００４９】
図５に示すスキュー調整回路３１は、データ信号ＤＡＴ（１）〜（Ｎ）ごとに、図１に示すスキュー調整回路１１と同様の回路ブロック１１を備えた構成となっている。複数のデータ信号ＤＡＴ（１）〜（Ｎ）が、複数の回路ブロック１１の可変遅延回路１２にそれぞれ入力され、複数のデータ信号ＤＡＴ（１）〜（Ｎ）に共通するクロック信号ＣＬＫが、複数の回路ブロック１１の位相比較器１３に入力されることになる。従って、複数の回路ブロック１１の可変遅延回路１２が、調整された複数のデータ信号ＤＤＡＴ（１）〜（Ｎ）をそれぞれ出力する。なお、上記実施形態で説明した構成および処理と同様の構成および処理には同一の符号を付して、その説明を省略する。
【００５０】
図６は、本実施形態のスキュー調整回路の変形例である。図示の例では、スキュー調整回路３２は、図１に示す可変遅延回路１２を複数個、データ信号ＤＡＴ（１）〜（Ｎ）ごとに備えており、図１に示す位相比較器１３および遅延制御回路１４を１つ備えている。さらに、スキュー調整回路３２は、複数の可変遅延回路１２（１）〜１２（Ｎ）から位相比較器１３への出力元を切り替えるスイッチ（選択スイッチ）３３と、遅延制御回路１４から複数の可変遅延回路１２への出力先を切り替えるスイッチ（選択スイッチ）３４とを備えている。なお、スイッチ３３が切り替える出力元の可変遅延回路１２と、スイッチ３４が切り替える出力先の可変遅延回路１２とは同じである。
【００５１】
図６に示すスキュー調整回路３２は、図５に示すスキュー調整回路３１に比べて、位相比較器１３および遅延制御回路１４の個数を減らすことができるので、回路規模および消費電力を低減することができる。
【００５２】
上記構成のスキュー調整回路３２では、まず、第１のデータ信号ＤＡＴ（１）に対応する第１の可変遅延回路１２（１）に対し、スイッチ３３・３４が切り替わり、上述のように、第１のデータ信号ＤＡＴ（１）とクロック信号ＣＬＫとの間のタイミングのずれが調整される。
【００５３】
次に、第２のデータ信号ＤＡＴ２に対応する第２の可変遅延回路１２（２）に対し、スイッチ３３・３４が切り替わり、上述のように、第２のデータ信号ＤＡＴ２とクロック信号ＣＬＫとの間のタイミングのずれが調整される。このとき、第１の可変遅延回路１２（１）は、スイッチ２２（図２参照）が切替え状態を保持するので、上記タイミングのずれの調整が保持される。以下、これを第Ｎのデータ信号ＤＡＴ（Ｎ）まで繰り返されることにより、全てのデータ信号ＤＡＴ（１）〜（Ｎ）とクロック信号ＣＬＫとの間のタイミングのずれが調整される。
【００５４】
なお、本実施形態では、スイッチ３３・３４は、第１の可変遅延回路１２から順番に切り替えているが、任意の順番で切り替えることができる。また、スイッチ３３・３４は、或る可変遅延回路１２において上記タイミングのずれの調整が完了してから、別の可変遅延回路１２に切り替わることが望ましい。また、スイッチ３３・３４は、全てのデータ信号ＤＡＴ（１）〜（Ｎ）に関して上記タイミングのずれの調整が終了した後、直ちに繰り返してもよいし、所定期間後に繰り返してもよい。
【００５５】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【００５６】
例えば、上記実施形態では、上記タイミングのずれの調整は、データ信号ＤＡＴを遅延させることによって行っているが、クロック信号ＣＬＫを遅延させることによって行ってもよい。このように、本発明は、スキューの発生する任意の２つの信号に対して適用することができる。
【産業上の利用可能性】
【００５７】
本発明は、第１の信号を固定遅延量だけ遅延させた固定遅延信号を、複数の固定遅延量ごとに生成し、生成された複数の前記固定遅延信号の位相と第２の信号の位相とを比較し、比較結果に対応する遅延量を可変遅延量として、第１の信号を該可変遅延量だけ遅延させた可変遅延信号を生成して出力することにより、スキューの調整を行うので、スキューの発生する任意の２つの信号に対し適用することができる。
【符号の説明】
【００５８】
１１・３１・３２  スキュー調整回路
１２  可変遅延回路（遅延回路）
１３  位相比較器
１４  遅延制御回路
２１・２３  基準遅延回路
２２  スイッチ
２４  フリップフロップ回路
２５  エンコーダ
２６  フィルタ
２７  ルックアップテーブル
２８  遅延補正回路
３３・３４  スイッチ（選択スイッチ）
ＣＬＫ  クロック信号（第２の信号）
ＣＴＲＬ  制御信号
ＤＡＴ  データ信号（第１の信号）
【図１】
2011061516.tif 000003
【図２】
2011061516.tif 000004
【図３】
2011061516.tif 000005
【図４】
2011061516.tif 000006
【図５】
2011061516.tif 000007
【図６】
2011061516.tif 000008
【図７】
2011061516.tif 000009