(57)【要約】【課題】ノーマルモードノイズおよび、入力段に設けたコンデンサ間の閉ループ電流を抑制した電源装置を提供する。【解決手段】直流電源Ｅに高圧ラインＡ１および低圧ラインＡ２を介して接続され、トランスＴおよび、トランスＴに供給される電流を制御するスイッチング素子ＳＷ１を有し、スイッチング素子ＳＷ１をオン・オフすることで所望の直流電圧Ｖ２を出力するＤＣ／ＤＣコンバータ１と、直流電源ＥとＤＣ／ＤＣコンバータ１とを接続する高圧ラインＡ１に直列接続されるインダクタＬ１と、高圧ラインＡ１と低圧ラインＡ２との間に接続され、互いに並列接続されるコンデンサＣ１および、コンデンサＣ１より容量の大きいコンデンサＣ２とを備え、コンデンサＣ２と高圧ラインＡ１との間に、インピーダンス成分を有するインダクタＬ２が設けられる。【選択図】図１
2011152019.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に高圧ラインおよび低圧ラインを介して接続され、トランスおよび、トランスに供給される電流を制御するスイッチング素子を有し、スイッチング素子をオン・オフすることで所望の直流電圧を出力するＤＣ／ＤＣコンバータと、
直流電源とＤＣ／ＤＣコンバータとを接続する高圧ラインまたは低圧ラインに直列接続される第１のインダクタと、
高圧ラインと低圧ラインとの間に接続され、互いに並列接続される第１のコンデンサおよび、第１のコンデンサより容量の大きい第２のコンデンサとを備え、
第２のコンデンサと高圧ラインまたは低圧ラインとの間に、インピーダンス成分を有する電流抑制手段が設けられることを特徴とする電源装置。
【請求項２】
前記電流抑制手段は、プリント基板に形成される巻回状の配線パターンであることを特徴とする請求項１記載の電源装置。
【請求項３】
前記プリント基板は、複数の層で形成されており、前記巻回状の配線パターンは、複数の層に渡って、各層に形成されることを特徴とする請求項２記載の電源装置。
【請求項４】
前記電流抑制手段は、プリント基板に形成される蛇行状の配線パターンであることを特徴とする請求項１記載の電源装置。
【請求項５】
前記ＤＣ／ＤＣコンバータは、ＨＩＤランプまたはＬＥＤランプに電源供給することを特徴とする請求項２乃至４のいずれか１項に記載の電源装置。
【請求項６】
前記電流抑制手段は、第２のインダクタであることを特徴とする請求項１記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関するものである。
【背景技術】
【０００２】
従来、入力される直流電圧を所望の直流電圧に変換して出力するＤＣ／ＤＣコンバータを備えた電源装置が提供されている。従来例１を図２３に示す概略回路構成図を用いて説明する。本従来例の電源装置は、直流電源Ｅを入力電源とし、インダクタＬ１０と、コンデンサＣ１０、Ｃ１１と、負荷Ｂで構成されている。
【０００３】
直流電源Ｅは、入力電源であり、直流電圧を出力する。また、直流電源Ｅの正極に接続される高圧ラインＡ１および、直流電源Ｅの負極に接続される低圧ラインＡ２を介して負荷Ｂに接続されている。
【０００４】
負荷Ｂは、図示しないトランスやスイッチング素子を備えたＤＣ／ＤＣコンバータで構成されている。トランスの１次巻線には、直流電源Ｅから直流電圧が印加される。また、スイッチング素子は、トランスの１次巻線に供給される電流を制御する。そして、スイッチング素子がオン・オフすることで、トランスの２次巻線の両端に所望の直流電圧を発生させる。
【０００５】
インダクタＬ１０は、直流電源Ｅと負荷Ｂとの間の高圧ラインＡ１に、直列接続されている。そのため、インダクタＬ１０は高圧ラインＡ１および低圧ラインＡ２に発生するノーマルモードノイズを抑制することができる。
【０００６】
コンデンサＣ１０およびコンデンサＣ１１は、インダクタＬ１０の後段で、高圧ラインＡ１と低圧ラインＡ２との間に、各々が接続されている。コンデンサＣ１０は、単位体積あたりの許容リプル電流の大きいセラミックコンデンサやフィルムコンデンサで構成されている。そのため、コンデンサＣ１０は、スイッチング素子のオン・オフによるリプルを抑制することができる。コンデンサＣ１１は、比較的大容量の電解コンデンサで構成されている。コンデンサＣ１１は、バックアップ用のコンデンサであり、直流電源Ｅが瞬断しても、負荷Ｂへの電力供給を継続させることができる。
【０００７】
また、コンデンサＣ１０から負荷Ｂに供給される電流をＩ１、コンデンサＣ１１から負荷Ｂに供給される電流をＩ２とする。そして、負荷Ｂには、電流Ｉ１とＩ２とが重畳され、電流Ｉ３が供給される。
【０００８】
しかし、コンデンサＣ１０とＣ１１は、互いに異なる種類で異なる容量のコンデンサで構成されており、互いの内部インピーダンスが異なる。したがって、コンデンサＣ１０、Ｃ１１との間で共振が発生する。そして、コンデンサＣ１０、Ｃ１１との間で閉ループが形成され、閉ループ内に高周波の共振電流Ｉ４（閉ループ電流）が流れてしまう。
【０００９】
閉ループ内に流れる共振電流を抑制するためには、コンデンサＣ１０、Ｃ１１との間の閉ループ内かつ、高圧ラインＡ１または低圧ラインＡ２にインピーダンス成分を備えたインダクタなどを直列接続すればよい。しかし、この場合、インダクタに直流電源Ｅから負荷Ｂへの主回路電流が流れるため、インダクタの形状を大きくする必要がある。それによって、電源装置の体積および重量が大きくなる問題がった。
【００１０】
そこで、共振電流Ｉ４を抑制し、かつ小型化を図った電源装置が提供されている（例えば、特許文献１）。従来例２を図２４に示す概略回路構成図を用いて説明する。本従来例は、直流電源Ｅを入力電源とし、インダクタＬ１１と、コンデンサＣ１０、Ｃ１１と、負荷Ｂとで構成されている。
【００１１】
従来例１との差異は、高圧ラインＡ１にインダクタＬ１０が直列接続されておらず、高圧ラインＡ１と低圧ラインＡ２との間で、インダクタＬ１１がコンデンサＣ１１に直列接続されている点である。インダクタＬ１１は、一端がコンデンサＣ１１の正極に接続され、他端が高圧ラインＡ１に接続されている。それによって、コンデンサＣ１０、Ｃ１１との間で形成される閉ループ内に、インダクタＬ１１が設けられることとなる。インダクタＬ１１は、インピーダンス成分を備えているため、共振電流Ｉ４を抑制することができる。また、インダクタＬ１１は高圧ラインＡ１および低圧ラインＡ２上に設けられていないため、インダクタＬ１１に流れる電流は小さい。そのため、インダクタＬ１１の形状を小さくすることができ、電源装置を小型化することができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平５−３４４７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかし、従来例２では、直流電源Ｅと負荷Ｂとの間にインダクタＬ１０が直列接続されていないため、ノーマルモードノイズを抑制することができない。
【００１４】
本発明は、上記事由に鑑みてなされたものであり、その目的は、ノーマルモードノイズおよび、入力段に設けたコンデンサ間の閉ループ電流を抑制した電源装置を提供することにある。
【課題を解決するための手段】
【００１５】
請求項１の発明は、直流電源に高圧ラインおよび低圧ラインを介して接続され、トランスおよび、トランスに供給される電流を制御するスイッチング素子を有し、スイッチング素子をオン・オフすることで所望の直流電圧を出力するＤＣ／ＤＣコンバータと、直流電源とＤＣ／ＤＣコンバータとを接続する高圧ラインまたは低圧ラインに直列接続される第１のインダクタと、高圧ラインと低圧ラインとの間に接続され、互いに並列接続される第１のコンデンサおよび、第１のコンデンサより容量の大きい第２のコンデンサとを備え、第２のコンデンサと高圧ラインまたは低圧ラインとの間に、インピーダンス成分を有する電流抑制手段が設けられることを特徴とする。
【００１６】
この発明によれば、直流電源とＤＣ／ＤＣコンバータとの間に直列接続された第１のインダクタによって、ノーマルモードノイズを抑制することができる。また、第１のコンデンサと第２のコンデンサとの間に形成される閉ループ内に、インピーダンス成分を有する電流抑制手段が設けられることによって、閉ループ内に流れる閉ループ電流（共振電流）を抑制することができる。
【００１７】
請求項２の発明は、請求項１の発明において、前記電流抑制手段は、プリント基板に形成される巻回状の配線パターンであることを特徴とする。
【００１８】
この発明によれば、電流抑制手段をプリント基板に設けられる配線パターンで形成することによって、部品を実装する必要がない。それによって、低コスト化および、小型化を図ることができる。また、配線パターンを巻回状に形成することによって、電流抑制手段のインダクタンス成分が大きくなる。それによって、電流抑制手段のインピーダンス成分が大きくなり、閉ループ電流を抑制することができる。
【００１９】
請求項３の発明は、請求項２の発明において、前記プリント基板は、複数の層で形成されており、前記巻回状の配線パターンは、複数の層に渡って、各層に形成されることを特徴とする。
【００２０】
この発明によれば、巻回状の配線パターンを複数の層に渡って、各層に形成することにって、配線が長くなると共に、巻回量が増加する。したがって、電流抑制手段の抵抗成分およびインダクタンス成分が大きくなる。それによって、電流抑制手段のインピーダンス成分がさらに大きくなり、閉ループ電流をより抑制することができる。
【００２１】
請求項４の発明は、請求項１の発明において、前記電流抑制手段は、プリント基板に形成される蛇行状の配線パターンであることを特徴とする。
【００２２】
この発明によれば、電流抑制手段をプリント基板に設けられる蛇行状の配線パターンで形成することによって、配線が長くなり、抵抗成分が大きくなる。それによって、電流抑制手段のインピーダンス成分が大きくなり、閉ループ電流を抑制することができる。
【００２３】
請求項５の発明は、請求項２乃至４のいずれか１項の発明において、前記ＤＣ／ＤＣコンバータは、ＨＩＤランプまたはＬＥＤランプに電源供給することを特徴とする。
【００２４】
この発明によれば、プリント基板上に巻回状または蛇行状に形成された配線パターン上に、電子部品を実装することができる。したがって、ＨＩＤランプまたはＬＥＤランプに電源供給する電源装置を小型化することができる。
【００２５】
請求項６の発明は、請求項１の発明において、前記電流抑制手段は、第２のインダクタであることを特徴とする。
【００２６】
この発明によれば、第２のインダクタのインダクタンス成分によって、閉ループ電流を抑制することができる。
【発明の効果】
【００２７】
以上説明したように、本発明では、ノーマルモードノイズおよび、入力段に設けたコンデンサ間の閉ループ電流を抑制することができるという効果がある。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施形態１の電源装置の概略回路構成を示す図である。
【図２】同上の概略回路構成を示す図である。
【図３】同上の概略回路構成を示す図である。
【図４】同上の複数の電解コンデンサを備えた電源装置の概略回路構成を示す図である。
【図５】同上の複数の電解コンデンサを備えた電源装置の概略回路構成を示す図である。
【図６】同上の実施形態２の電源装置の概略回路構成を示す図である。
【図７】（ａ）（ｂ）配線パターンの形状を示す図である。
【図８】（ａ）（ｂ）プリント基板への実装状態を示す図である。
【図９】同上の実施形態３の電源装置の概略回路構成を示す図である。
【図１０】（ａ）（ｂ）配線パターンの形状を示す図である。
【図１１】プリント基板への実装状態を示す図である。
【図１２】実施形態３の電源装置の概略回路構成を示す図である。
【図１３】プリント基板への実装状態を示す図である。
【図１４】複数の電解コンデンサを備えた電源装置のプリント基板への実装状態を示す図である。
【図１５】２層に形成されたプリント基板の一部斜視図である。
【図１６】２層に形成されたプリント基板の一部上面図である。
【図１７】４層に形成されたプリント基板の一部斜視図である。
【図１８】４層に形成されたプリント基板の一部上面図である。
【図１９】ケースの外観斜視図である。
【図２０】ＬＥＤ点灯回路の概略回路構成を示す図である。
【図２１】ＬＥＤ点灯回路の概略回路構成を示す図である。
【図２２】ＨＩＤ点灯回路の概略回路構成を示す図である。
【図２３】従来例１の概略回路構成を示す図である。
【図２４】従来例２の概略回路構成を示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３０】
（実施形態１）
本実施形態の電源装置を図１を用いて説明する。図１は、本実施形態の概略回路構成図である。本実施形態の電源装置は、直流電源Ｅを入力電源とし、インダクタＬ１、Ｌ２と、コンデンサＣ１、Ｃ２と、ＤＣ／ＤＣコンバータ１とを備えている。
【００３１】
直流電源Ｅは、入力電源であり、直流電圧Ｖ１を出力する。また、直流電源Ｅの正極に接続される高圧ラインＡ１および、直流電源Ｅの負極に接続される低圧ラインＡ２を介してＤＣ／ＤＣコンバータ１に接続されている。
【００３２】
ＤＣ／ＤＣコンバータ１は、トランスＴと、スイッチング素子ＳＷ１と、ダイオードＤ１と、コンデンサＣ３とで構成されている。トランスＴは、１次巻線Ｔ１と２次巻線Ｔ２とを備えている。直流電源Ｅと、インダクタＬ１と、１次巻線Ｔ１と、スイッチング素子ＳＷ１とで直列回路を形成している。１次巻線Ｔ１は、直流電源Ｅの正極からインダクタＬ１を介して、直流電圧Ｖ１が印加される。また、１次巻線Ｔ１は、後段に設けられたスイッチング素子ＳＷ１を介して、直流電源Ｅの負極に接続されている。スイッチング素子ＳＷ１は、オン・オフすることで、１次巻線Ｔ１に供給される直流電流を制御している。
【００３３】
トランスＴの２次巻線Ｔ２は、一端にダイオードＤ１のアノードが接続されている。また、コンデンサＣ３は、ダイオードＤ１のカソードと、２次巻線Ｔ２の他端に接続されている。
【００３４】
ＤＣ／ＤＣコンバータ１は、フライバック方式である。スイッチング素子ＳＷ１がオンすると、トランスＴの１次巻線Ｔ１に直流電流が流れて、エネルギーが蓄積される。そして、スイッチング素子ＳＷ１がオフすると、トランスＴの磁束結合によって、１次巻線に蓄積されたエネルギーが２次巻線Ｔ２に伝達され、２次巻線Ｔ２に電流が流れる。そして、スイッチング素子ＳＷ１がオン・オフを繰り返すことで、トランスＴの１次巻線Ｔ１に印加される直流電圧Ｖ１を変換して、コンデンサＣ３の両端に直流電圧Ｖ２が生成される。
【００３５】
インダクタＬ１は、高圧ラインＡ１に直列接続されている。インダクタＬ１は、十分な直流重畳特性があり、直流電源Ｅの出力電流が最大時でも磁気飽和することがない。また、インダクタＬ１は、直流電源Ｅからのリプルを減衰させることができる。また、インダクタＬ１は、スイッチング素子ＳＷ１によるスイッチングノイズを減衰させることができる。したがって、インダクタＬ１は、直流電源ＥとＤＣ／ＤＣコンバータ１との間のノーマルモードノイズを抑制することができる。
【００３６】
コンデンサＣ１は、高圧ラインＡ１と低圧ラインＡ２との間に設けられている。コンデンサＣ１は、セラミックコンデンサやフィルムコンデンサで構成されており、単位体積あたりの許容リプル電流が大きい。
【００３７】
コンデンサＣ２は、高圧ラインＡ１と低圧ラインＡ２との間に設けられている。また、コンデンサＣ２は、コンデンサＣ１より容量の大きい電解コンデンサで構成されている。そのため、直流電源Ｅが瞬断しても、ＤＣ／ＤＣコンバータ１への電源供給を継続させることができる。
【００３８】
インダクタＬ２は、コンデンサＣ２と高圧ラインＡ１との間で、コンデンサＣ２に直列接続されている。また、インダクタＬ２はインピーダンス成分（インダクタンス成分）を備えている。インダクタＬ２は、コンデンサＣ１とＣ２との間で形成される閉ループ内に直列接続されため、閉ループ内を流れる共振電流（閉ループ電流）抑制することができる。なお、共振電流の周波数は、スイッチング素子ＳＷ１のスイッチング周波数よりも高い。
【００３９】
上記の構成によって、インダクタＬ１とコンデンサＣ１、Ｃ２とでノーマルモードノイズおよびリプルを抑制することができる。また、インピーダンス成分を備えたインダクタＬ２がコンデンサＣ２と直列接続されているため、閉ループ内に流れる高周波の共振電流を抑制することができる。
【００４０】
また、インダクタＬ２は高圧ラインＡ１および低圧ラインＡ２上に設けられていない。そのため、インダクタＬ２に流れる電流は、高圧ラインＡ１上に設けられたインダクタＬ１に流れる電流（主回路電流）に対して小さい。したがって、部品サイズの小さいインダクタＬ２を選定することができ、電源装置を小型化することができる。
【００４１】
なお、上記では、フライバック方式のＤＣ／ＤＣコンバータ１を用いて説明したが、フライフォワード方式などであってもよい。
【００４２】
また、図２に示すように、インダクタＬ１をコンデンサＣ１、Ｃ２の閉ループ内に直列接続してもよい。図２に示す構成でも、上記で図１を用いて説明した電源装置と同様に、インダクタＬ１とコンデンサＣ１、Ｃ２とでノーマルモードノイズを抑制することができる。
【００４３】
また、インダクタＬ１が閉ループ内に直列接続されているが、図３に示すように、インダクタＬ１には浮遊容量Ｃ４が存在する。そのため、共振電流は浮遊容量Ｃ４を介してコンデンサＣ１に流れるため、インダクタＬ１は共振電流を抑制する効果は低い。しかし、インダクタＬ２がコンデンサＣ２と直列接続されているため、閉ループ内に流れる高周波の共振電流を抑制することができる。
【００４４】
また、図４、図５に示すように、複数の電解コンデンサＣ２ａ、Ｃ２ｂを設けてもよい。コンデンサＣ２ａ、Ｃ２ｂは、高圧ラインＡ１と低圧ラインＡ２との間で、互いに並列接続されている。そして、各コンデンサＣ２ａ、Ｃ２ｂと高圧ラインＡ１との間に、インダクタＬ２ａ、Ｌ２ｂが直列接続されている。それによって、コンデンサＣ２ａ、Ｃ２ｂとコンデンサＣ１との間に流れる共振電流を抑制することができる。また、複数のコンデンサＣ２ａ、Ｃ２ｂを備えているため、ノーマルモードノイズおよびリプルをさらに抑制することができると共に、直流電源Ｅの瞬断しても、より安定してＤＣ／ＤＣコンバータ１に電源供給することができる。
【００４５】
（実施形態２）
本実施形態の概略回路構成図を図６に示す。本実施形態の電源装置は、直流電源Ｅを入力電源とし、インダクタＬ１と、ＤＣ／ＤＣコンバータ１と、コンデンサＣ１、Ｃ２と、配線パターン２とで構成されている。なお、配線パターン２以外は、図１に示す実施形態１と同一構成であるので、同一符号を用いて説明を省略する。
【００４６】
本実施形態は、実施形態１で説明したインダクタＬ２を備えておらず、インダクタＬ２が接続されていた箇所に配線パターン２が設けられている。配線パターン２は、端部２ｘが高圧ラインＡ１と接続しており、端部２ｙがコンデンサＣ２の正極に接続されている。また、配線パターン２は、銅箔などの導体で形成されている。また、配線パターン２は蛇行しており、図７（ａ）に示す波状または、図７（ｂ）に示す矩形波状に形成されている。配線パターン２が蛇行状に形成されていることによって、配線経路が長くなり、配線パターン２のインピーダンス成分（抵抗成分）が大きくなる。したがって、コンデンサＣ１、Ｃ２との間に形成される閉ループ内に流れる共振電流を抑制することができる。
【００４７】
図８（ａ）に本実施形態におけるプリント基板３への実装状態の上面図、図８（ｂ）に実施形態１におけるプリント基板３への実装状態の上面図を示す。なお、図８（ａ）（ｂ）には、コンデンサＣ２と、インダクタＬ１、Ｌ２と、配線パターン２のみを示し、他の構成の図示は省略する。
【００４８】
図８（ａ）は、プリント基板３にコンデンサＣ２とインダクタＬ１が面実装されており、配線パターン２はプリント基板３上に形成されている。コンデンサＣ２とインダクタＬ１は、配線パターン２を介して接続されている。なお、配線パターン２の端部２ｘおよびインダクタＬ１の一端は、図示しない直流電源Ｅの正極に接続され、インダクタＬ１の他端は図示しないＤＣ／ＤＣコンバータ１に接続されている。また、本実施形態のプリント基板３は、ＦＲ−４などのガラスエポキシを用いて形成されているが、絶縁物であれば他の材料で形成されていてもよい。
【００４９】
図８（ｂ）は、プリント基板３にコンデンサＣ２とインダクタＬ１、Ｌ２が面実装されている。そして、コンデンサＣ２とインダクタＬ１は、インダクタＬ２を介して接続されている。
【００５０】
図８（ａ）に示すように、本実施形態では、インダクタＬ２を実装する必要がないので、プリント基板３に実装する部品点数を少なくすることができる。したがって、低コスト化を実現することができる。
【００５１】
また、図８（ｂ）に示すインダクタＬ２に対して、図８（ａ）に示す配線パターン２は省スペースである。したがって、プリント基板３を小型化することができ、電源装置を小型化することができる。
【００５２】
（実施形態３）
本実施形態の概略回路構成図を図９に示す。本実施形態の電源装置は、直流電源Ｅを入力電源とし、インダクタＬ１と、ＤＣ／ＤＣコンバータ１と、コンデンサＣ１、Ｃ２と、配線パターン４とで構成されている。なお、配線パターン４以外は、図６に示す実施形態２と同一構成であるので、同一符号を用いて説明を省略する。
【００５３】
本実施形態の配線パターン４は、実施形態２で説明した配線パターン２と形状が異なる。実施形態２の配線パターン２は蛇行状に形成されていたが、本実施形態の配線パターン４は巻回状に形成されている。配線パターン４は、図１０（ａ）に示す渦巻き状または、図１０（ｂ）に示す四角形の巻線状に形成されている。また、配線パターン４は、巻回の外側に形成された端部４ｘが高圧ラインＡ１と接続し、巻回の内側に形成された端部４ｙがコンデンサＣ２の正極に接続されている。
【００５４】
したがって、配線パターン４は巻回状に形成されているため、インピーダンス成分（インダクタンス成分）が大きくなり、コンデンサＣ１、Ｃ２との間に形成される閉ループ内に流れる共振電流を抑制することができる。また、配線パターン４は巻回状に形成されているため、電流が流れると磁束が強くなり、インピーダンス成分をより大きくすることができ、共振電流をさらに抑制することができる。また、配線パターン４は巻回状に形成されているため、蛇行状に形成された配線パターン２よりも小さい面積で、大きなインピーダンス成分を得ることができる。
【００５５】
図１１に本実施形態におけるプリント基板３への実装状態の上面図を示す。なお、図１１には、コンデンサＣ２とインダクタＬ１と配線パターン４のみを示し、他の構成の図示は省略する。
【００５６】
図１１は、プリント基板３にコンデンサＣ２とインダクタＬ１が面実装されており、配線パターン４はプリント基板３上に形成されている。コンデンサＣ２とインダクタＬ１は、配線パターン４を介して接続されている。また、巻回の内側にある配線パターン４の端部４ｙはコンデンサＣ２の正極に接続されている。そのため、配線パターン４とコンデンサＣ２の一部が重なるようにプリント基板３に実装されている。したがって、実装面積を縮小することでプリント基板３を小型化することができ、電源装置を小型化することができる。
【００５７】
また、配線パターン４には極性がないので、図１２に示すように、配線パターン４の端部４ｘを内側に形成し、端部４ｙを外側に形成してもよい。そして、端部４ｘをインダクタＬ１に接続し、端部４ｙをコンデンサＣ２に接続することによって、上記と同様の効果があり、共振電流を抑制することができる。また、図１３に示すように、配線パターン４の内側にある端部４ｘにインダクタＬ１の一端を接続し、配線パターン４とインダクタＬ１の一部が重なるように実装している。それによって、プリント基板３を小型化することができ、電源装置を小型化することができる。
【００５８】
また、チップ部品または小型形状部品が実装されていないスペースに応じて、配線パターン４を形成することができるので、プリント基板３を小型化することができる。
【００５９】
また、図１４に示すように、複数の電解コンデンサＣ２ａ、Ｃ２ｂを設けてもよい。配線パターン４ａは、内側に形成された端部４ｙａがコンデンサＣ２ａに接続され、外側に形成された端部４ｘａがインダクタＬ１の一端に接続されている。配線パターン４ｂは、内側に形成された端部４ｙｂがコンデンサＣ２ｂに接続され、外側に形成された端部４ｘｂがインダクタＬ１の一端に接続されている。それによって、閉ループ内を流れる共振電流を抑制することができる。また、複数のコンデンサＣ２ａ、Ｃ２ｂを備えているため、ノーマルモードノイズをさらに抑制することができると共に、直流電源Ｅの瞬断しても、より安定してＤＣ／ＤＣコンバータ１に電源供給することができる。
【００６０】
次に、プリント基板３が複数の層で形成されている場合について、図１５、図１６を用いて説明する。図１５は第１層３１と第２層３２とで形成されたプリント基板３の一部斜視図である。図１６は、プリント基板３の一部上面図である。
【００６１】
プリント基板３は、第１層３１から第２層３２に渡って、３つのビア（貫通孔配線）Ｚ１〜Ｚ３が形成されている。配線パターン４は、第１層３１に形成される配線パターン４１と、第２層３２に形成される配線パターン４２とで構成されている。配線パターン４１は、渦巻き状に形成されており、外側に形成された端部４ｘにビアＺ１が設けられ、内側の端部４ｚａにビアＺ２が設けられている。また、配線パターン４２は、渦巻き状に形成されており、内側の端部４ｚｂにビアＺ２が設けられ、外側の端部４ｙにビアＺ３が設けられている。配線パターン４１の端部４ｚａと配線パターン４２の端部４ｚｂは、ビアＺ２で導通している。配線パターン４の端部４ｘから端部４ｙに電流が流れる場合、第１層３１の配線パターン４１は外側の端部４ｘから内側の端部４ｚａに向かって反時計回りに電流Ｉ５１が流れる。また、第２層３２の配線パターン４２は内側の端部４ｚｂから外側の端部４ｙに向かって反時計回りに電流Ｉ５２が流れる。つまり、配線パターン４１、４２に流れる電流Ｉ５１、Ｉ５２は同一方向（反時計回り）に流れる。
【００６２】
配線パターン４を上記のように第１層３１および第２層３２に渡って、同一方向に電流が流れるように螺旋状に形成することによって、磁束が大きくなり配線パターン４のインピーダンス成分（インダクタンス成分）をより大きくすることができる。したがって、閉ループ内を流れる共振電流をさらに抑制することができる。
【００６３】
また、巻回状の配線パターン４のターン数を調整できるので、インダクタンス値を調整するすることができる。したがって、配線パターン４のインピーダンスを調整することができ、用途に応じた使用が可能となる。
【００６４】
また、図１７、図１８に示すように、さらに多くの層に渡って配線パターン４を形成してもよい。図１７は第１層３１〜第４層３４で形成されたプリント基板３の一部斜視図である。図１８は、プリント基板３の一部上面図である。
【００６５】
第１層３１〜第４層３４毎に、配線パターン４１〜４４が形成されている。また、第１層３１〜第４層３４にわたって、ビアＺ１〜Ｚ５が設けられている。そして、第１層３１に形成された配線パターン４１の端部４ｘにはビアＺ１が設けられている。また、配線パターン４１の端部４ｚａはビアＺ２を介して、第２層３２に形成された配線パターン４２の端部４ｚｂに接続している。また、第２層３２に形成された配線パターン４２の端部４ｚｃはビアＺ３を介して、第３層３３に形成された配線パターン４３の端部４ｚｄに接続している。また、第３層３３に形成された配線パターン４３の端部４ｚｅはビアＺ４を介して、第４層３４に形成された配線パターン４４の端部４ｚｆに接続している。そして、配線パターン４４の端部４ｙにはビアＺ５が設けられている。また、配線パターン４の端部４ｘと端部４ｙとの間に電流を流した場合、各配線パターン４１〜４４に流れる電流Ｉ５１〜Ｉ５４は同一方向となるように形成されている。
【００６６】
配線パターン４を上記のように構成することによって、プリント基板３に占める面積の割合を大きくすることなく、配線パターン４のインピーダンス成分（インダクタンス成分）をより大きくすることができるので、共振電流をさらに抑制することができる。また、配線パターン４の配線経路を長くすることができるので、インピーダンス成分（抵抗成分）を大きくすることができるので、共振電流をさらに抑制することができる。
【００６７】
なお、上記では２層または４層に形成されたプリント基板３を用いて説明したが、他の層数であってもよい。
【００６８】
次に、図１９を用いて、電源装置の実装状態を説明する。図１９は、プリント基板３を収納するケース１０の斜視図である。プリント基板３には、電源装置を構成するインダクタＬ１と、コンデンサＣ１、Ｃ２と、電気回路部品５と、入力用配線６と、入力用カプラ７と、出力用配線８と、出力用カプラ９が実装されている。また、プリント基板３には、渦巻き状の配線パターン４が形成されており、コンデンサＣ２とインダクタＬ１とを接続している。
【００６９】
電気回路部品５は、抵抗、コンデンサ、コイル、ＦＥＴ、ダイオードなど電気回路を構成する部品である。入力用配線６は、外部に設けられる入力電源に接続されており、入力用カプラ７を介して、プリント基板３上に構成された電源装置に電源供給される。また、出力用配線８は、外部に設けられる照明ランプに接続されている。そして、プリント基板３上で生成された電力を出力用カプラ９を介して照明ランプに出力する。そして、上記のように構成されたプリント基板３を、上面が開口した矩形箱状のケース１０に収納し、上方から下面が開口した蓋１１を覆設する。それによって、ケース１０内が密閉されることで、ケース１０内の防水することができる。また、ケース１０および蓋１１がアルミ等ので形成されており、ケース１０内の部品を放熱することができる。また、上記で説明したように、配線パターン４上にコンデンサＣ２が実装されているため、プリント基板３の面積を小さくすることができ、電源装置を小型化することができる。また、配線パターン４がインピーダンス成分を有しているので、コンデンサＣ２から出力される共振電流を抑制することができる。
【００７０】
図２０〜２２に、本発明の電源装置を用いた照明点灯回路の概略回路構成図を示す。図２０は、ＬＥＤ点灯回路である。図２０に示すＬＥＤ点灯回路は、直流電源Ｅを入力電源とし、入力フィルタＦ１と、配線パターン４と、コンデンサＣ２と、ＤＣ／ＤＣコンバータ１と、出力フィルタＦ２と、ＬＥＤと、制御回路１２とで構成されている。なお、実施形態１で図１を用いて説明した電源装置と同一構成には同一符号を付して説明は省略する。
【００７１】
ＤＣ／ＤＣコンバータ１は、実施形態１で説明したスイッチング素子ＳＷ１がＦＥＴで構成されており、ダイオードＤ１がＦＲＤで構成されている。そして、フライバック方式でトランスＴの１次巻線Ｔ１に印加される直流電圧Ｖ１を変換して、コンデンサＣ３の両端に直流電圧Ｖ２を生成する。
【００７２】
入力フィルタＦ１は、インダクタＬ１とコンデンサＣ１とで構成されており、直流電源Ｅからのリプルおよびスイッチング素子ＦＥＴから発生するノイズ成分を除去する。
【００７３】
また、出力フィルタＦ２は、スイッチング素子ＦＥＴから発生するノイズを除去する。そして、出力フィルタＦ２を介してＬＥＤに電圧Ｖ２が印加され、ＬＥＤが点灯する。
【００７４】
また、コンデンサＣ３と並列に電圧計１３が接続され、出力フィルタＦ２とＤＣ／ＤＣコンバータ１との間に電流計１４が直列接続されている。そして、制御回路１２は、電圧計１３および電流計１４から出力電圧Ｖ２および出力電流を検出している。また、制御回路１２は、入力電圧Ｖ１と出力電圧Ｖ２と出力電流とから、フィードバック制御してスイッチング素子ＦＥＴのオンデューティまたは、スイッチング周波数を制御して、所望の出力電圧Ｖ２となるように制御している。
【００７５】
次に、図２１に交流電圧が印加される場合のＬＥＤ点灯回路の概略回路図を示す。入力電源として交流電源ＡＣが備えられており、交流電圧Ｖ３が入力フィルタＦ１を介して整流回路１５に印加される。整流回路１５は、４石のダイオードで構成される全波整流回路である。そして、整流回路１５の後段に設けられた電解コンデンサＣ５の両端に直流電圧Ｖ４が生成される。そして、直流電圧Ｖ４はＰＦＣ回路１６に印加される。
【００７６】
ＰＦＣ回路１６（力率改善回路）は、インダクタＬ３とダイオードＤ２とコンデンサＣ６とスイッチング素子ＳＷ２とで構成されている。インダクタＬ３は、一端がコンデンサＣ５の正極に接続され、他端がダイオードＤ２のアノードに接続されている。また、ダイオードＤ２のカソードはＤＣ／ＤＣコンバータ１に接続されている。スイッチング素子ＳＷ２は、一端がインダクタＬ３とダイオードの接続点に接続され、他端がコンデンサＣ５の負極に接続されている。コンデンサＣ６は、一端がダイオードＤ２のカソードに接続され、他端がコンデンサＣ５の負極に接続されている。
【００７７】
交流電圧Ｖ３を整流する際、整流後の直流電圧Ｖ４と直流電流との位相に差が生じ力率が悪化してしまう。そして、直流電流に高調波成分を含んでしまい、ノイズ障害が発生するおそれがある。しかし、ＰＦＣ回路１６の備えられたスイッチング素子ＳＷ２をオン・オフし位相を制御することによって、力率の低下を抑制することができる。
【００７８】
そして、直流電圧Ｖ４がＤＣ／ＤＣコンバータ１に印加され、直流電圧Ｖ２に変換され、ＬＥＤが点灯する。なお、ＰＦＣ回路１６の後段以降は、図２０で説明したＬＥＤ点灯回路と同様であるので、説明は省略する。
【００７９】
次に、図２２にＨＩＤ点灯回路の概略回路構成図を示す。ＨＩＤ点灯回路は、ＩＧＮ回路１８と矩形波ＩＮＶ回路１９を備えている。なお、ＤＣ／ＤＣコンバータ１より前段の構成は、図２０で説明したＬＥＤ点灯回路と同様であるので、説明は省略する。
【００８０】
ＤＣ／ＤＣコンバータ１の出力電圧Ｖ２は、昇圧回路１７を介してＩＧＮ回路１８に印加される。ＩＧＮ回路１８は、パルストランスＰＴと、放電ギャップＧＡＰと、コンデンサＣ７、Ｃ８とで構成されている。放電ギャップＧＡＰがパルストランスＰＴの１次巻線の一端に接続されている。また、コンデンサＣ７は、パルストランスＰＴの１次巻線を介して昇圧回路１７の出力電圧が印加される。また、パルストランスＰＴの２次巻線には、ＨＩＤランプが接続されている。そしてＩＧＮ回路１８は、コンデンサ１７に蓄積された電荷が所定値を上回ると、放電ギャップＧＡＰが短絡し、パルストランスＰＴの１次巻線に電流が流れる。それによって、パルストランスＰＴの２次巻線に接続されたＨＩＤランプに数ｋＶのパルス電圧が印加されて、ＨＩＤランプが始動する。
【００８１】
また、ＤＣ／ＤＣコンバータ１の出力電圧Ｖ２は、始動補助回路２０を介して矩形波ＩＮＶ回路１９に印加される。矩形波ＩＮＶ回路１９は、４石のＩＧＢＴやＭＯＳＦＥＴやバイポーラトランジスタにより構成され、フルブリッジ回路を用いて矩形波の高周波電圧を生成する。そして、生成された矩形波の高周波電圧は出力フィルタＦ２およびＩＧＮ回路１８を介してＨＩＤランプに印加されて、点灯が継続される。
【００８２】
また、ＨＩＤランプ起動直後から１００μｓｅｃ程度の制御回路１２がフィードバック処理できない期間に、ＨＩＤランプを消灯させないために、始動補助回路２０を用いてＨＩＤランプの点灯維持を可能とする。
【００８３】
図２０〜２２に示したＬＥＤ点灯回路およびＨＩＤ点灯回路は、コンデンサＣ２と直列に巻回状に形成された配線パターン４が設けられている。配線パターン４は、インピーダンス成分を備えているため、コンデンサＣ２と入力フィルタＦ１に備えられているコンデンサＣ１との間で形成される閉ループ内を流れる共振電流（閉ループ電流）を抑制することができる。そのため、ＬＥＤおよびＨＩＤを安定して点灯させることができる。
【符号の説明】
【００８４】
１    ＤＣ／ＤＣコンバータ
Ｅ    直流電源
Ｌ１、Ｌ２  インダクタ
Ｃ１、Ｃ２、Ｃ３  コンデンサ
Ｔ    トランス
ＳＷ１  スイッチング素子
Ｄ１    ダイオード
Ａ１  高圧ライン
Ａ２  低圧ライン
【図１】
2011152019.tif 000003
【図２】
2011152019.tif 000004
【図３】
2011152019.tif 000005
【図４】
2011152019.tif 000006
【図５】
2011152019.tif 000007
【図６】
2011152019.tif 000008
【図７】
2011152019.tif 000009
【図８】
2011152019.tif 000010
【図９】
2011152019.tif 000011
【図１０】
2011152019.tif 000012
【図１１】
2011152019.tif 000013
【図１２】
2011152019.tif 000014
【図１３】
2011152019.tif 000015
【図１４】
2011152019.tif 000016
【図１５】
2011152019.tif 000017
【図１６】
2011152019.tif 000018
【図１７】
2011152019.tif 000019
【図１８】
2011152019.tif 000020
【図１９】
2011152019.tif 000021
【図２０】
2011152019.tif 000022
【図２１】
2011152019.tif 000023
【図２２】
2011152019.tif 000024
【図２３】
2011152019.tif 000025
【図２４】
2011152019.tif 000026