(57)【要約】【課題】抵抗ラダー型電圧発生回路において、抵抗とスイッチの数を増やすことなく、発生する電圧波形の分解能を上げてその電圧波形の傾斜を従来よりも大きくすると共に、ビット数が増大しても、アナログデジタル変換期間の増大を招かないようにする。【解決手段】抵抗ラダー回路に接続される複数個のスイッチのうち、連続する（ｋ＋１）個のスイッチの中のｋ個を同時オン状態になるよう制御すると共に、前記ｋを時間的に切り替える。これにより、小さな傾斜の電圧波形から大きな傾斜の電圧波形まで傾斜の異なる電圧波形が任意が得られる。また、この電圧発生回路をランプ波発生回路として用いて、ランプ波の傾斜をダイナミックに切り替えれば、イメージセンサの高速化が実現される。【選択図】図１２
2011041205.tif 000002
【特許請求の範囲】
【請求項１】
所定電圧又は所定電流を受け、互いに異なる複数の基準電圧を発生させる抵抗ラダー回路と、
前記抵抗ラダー回路の複数のタップに対応し、各々の一端が自己に対応するタップに接続され、各々の他端が出力ノードに接続される複数個のスイッチと、
前記複数個のスイッチのうち連続する（ｋ＋１）個（ｋは１以上の整数）のスイッチの中のｋ個のスイッチをオン状態とするように前記複数個のスイッチのオンオフ状態を制御し、かつｋの値を切り替えられるスイッチ制御回路と
を備えたことを特徴とする電圧発生回路。
【請求項２】
前記請求項１記載の電圧発生回路を備え、
前記スイッチ制御回路は、デジタルコードが入力され、このデジタル入力コードに応じて前記複数個のスイッチのオンオフ状態を制御して、
前記出力ノードからアナログ電圧出力を得る
ことを特徴とするデジタルアナログ変換器。
【請求項３】
前記請求項１記載の電圧発生回路を備えたランプ波発生回路であって、
前記電圧発生回路のスイッチ制御回路は、前記複数個のスイッチのオンオフ状態を切り替える動作を所定のタイミング信号に応じて行って、
前記出力ノードからランプ波出力を得る
ことを特徴とするランプ波発生回路。
【請求項４】
アナログ信号をデジタル信号に変換するための参照信号を生成する参照信号生成部と、
前記アナログ信号と前記参照信号とを比較する比較部と、
前記比較部での比較処理と並行してカウント処理を行い、前記比較部の出力が反転した時点のカウント値を保持して、前記アナログ信号に相当するデジタル信号を取得するカウンタ部と、
前記カウンタ部からの出力の補正を行う補正部と
を備えたアナログデジタル変換器であって、
前記参照信号生成部は、前記請求項３記載のランプ波発生回路を備え、前記ｋの値を切り替えて、前記参照信号の大きさに応じて、多段階に前記参照信号の傾きを設定し、
前記補正部では、前記参照信号の傾きに応じて前記カウント部の出力を補正する
ことを特徴とするアナログデジタル変換器。
【請求項５】
前記請求項４記載のアナログデジタル変換器において、
前記補正部は、
前記参照信号が前記参照信号生成部から出力された時点から前記比較部に入力される時点までの遅延を測定し、この測定した遅延を前記カウント部の出力の補正にフィードバックする遅延計測部を備える
ことを特徴とするアナログデジタル変換器。
【請求項６】
入射光量に応じた信号を出力する受光素子を含む複数の画素が二次元マトリクスに配列された画素部と、
前記画素を行毎に順に選択する垂直走査回路と、
前記各画素からのアナログ信号をデジタル信号に変換するための前記請求項５記載のアナログデジタル変換器と、
前記アナログデジタル変換器の出力を列毎に順に選択する水平走査回路と、
クロック信号及び制御信号を生成し、少なくとも前記アナログデジタル変換器を制御する通信タイミング制御部と
を備えたことを特徴とするイメージセンサシステム。
【請求項７】
前記請求項６記載のイメージセンサシステムにおいて、
前記アナログデジタル変換器の遅延計測部は、
所定の初期化期間において、前記ランプ波発生回路で発生させたランプ波が予め設定した基準電圧に到達するまでの時間を計測し、この計測した時間と基準時間と比較して遅延を算出する
ことを特徴とするイメージセンサシステム。
【請求項８】
前記請求項７記載のイメージセンサシステムにおいて、
前記遅延計測部による時間計測は、前記画素部の列毎に複数回行い、該列毎に計測した時間を平均化して求める
ことを特徴とするイメージセンサシステム。
【請求項９】
前記請求項７記載のイメージセンサシステムにおいて、
前記遅延計測部による時間計測は、前記画素部の全列で一斉に行い、その全列で計測した時間を平均化して求める
ことを特徴とするイメージセンサシステム。
【請求項１０】
互いに異なる複数の基準電圧を発生させる抵抗ラダー回路と、
前記抵抗ラダー回路の複数のタップに対応し、各々の一端が自己に対応するタップに接続され、各々の他端が出力ノードに接続される複数個のスイッチとを備えた電圧発生回路における電圧発生方法であって、
前記複数個のスイッチのうち連続する（ｋ＋１）個（ｋは１以上の整数）のスイッチの中のｋ個のスイッチをオン状態とするように前記複数個のスイッチのオンオフ状態を制御すると共に、前記ｋの値を順次切り替える
ことを特徴とする電圧発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧発生回路、特にランプ波発生回路に関し、詳しくは、ランプ波の傾斜可変範囲を拡大する構成、及び同時並列アナログデジタル変換するイメージセンサにおいて、その動作をより高速化する構成に関する。
【背景技術】
【０００２】
従来、波形が階段状に変化するランプ波を用いたアナログデジタル変換技術は、多数のアナログ信号を同時並列にデジタル信号へ変換できるため、イメージセンサのように多数の画素信号をデジタル信号へ変換する必要があるシステムにおいて、その高速化を実現する手段として注目されている。
【０００３】
この技術においては、複数個のコンパレータに与えられる個別の画素からのアナログ信号と、各コンパレータに共通に与えられる参照信号としてのランプ波とを比較することにより、アナログデジタル変換が行われるが、低輝度から高輝度に亘る画素アナログ信号に対応するためには、傾斜可変範囲の大きいランプ波発生回路が必要となる。
【０００４】
従来、特許文献１や特許文献２記載の技術では、抵抗ラダー型ランプ波発生回路において、図１９に示すように抵抗ラダー回路の両端に印加する電圧Ｖを変更する、又は、図２０に示すように抵抗ラダー回路に流す電流Ｉを変更することにより、ランプ波の傾斜を変更するようにした技術が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２９９７１６号公報
【特許文献２】米国特許第６９５６４１３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記図１９及び図２０のように、抵抗ラダー回路の両端に印加する電圧値を変更する構成、又は抵抗ラダー回路に流す電流値を変更する構成では、それ等の電源電圧又は電流を超える電圧を抵抗ラダー回路の両端にかけることはできないため、ランプ波の傾斜を大きくするにも制限があり、一定以上に大きくすることはできない欠点がある。
【０００７】
また、アナログデジタル変換においては、多ビット化しても、アナログデジタル変換期間を増大させない技術が必須であるものの、従来では、ビット数が増大すると、それに伴い、ランプ波が零値から電源電圧値にまでフルスケールに到達するのに時間を要してしまい、アナログデジタル変換期間が長くなる欠点もあった。
【０００８】
以上の欠点に鑑み、本発明の目的は、抵抗ラダー型ランプ波発生回路等の電圧発生回路において、抵抗とスイッチの数を増やすことなく、ランプ波等の電圧波形の分解能を上げて、アナログデジタル変換精度を高く確保しつつ、それ等ランプ波等の傾斜を従来よりも大きく設定できて、ビット数が増大してもアナログデジタル変換期間の増大を招かないようにすることにある。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明では、抵抗ラダー型ランプ波発生回路等の電圧発生回路において、備える全てのスイッチのうち複数個を同時オン状態になるよう制御して、ランプ波等の電圧波形の分解能を上げつつ、その同時オン状態とする複数個のスイッチの個数を適宜変更する構成を採用する。
【００１０】
具体的に、請求項１記載の発明の電圧発生回路は、所定電圧又は所定電流を受け、互いに異なる複数の基準電圧を発生させる抵抗ラダー回路と、前記抵抗ラダー回路の複数のタップに対応し、各々の一端が自己に対応するタップに接続され、各々の他端が出力ノードに接続される複数個のスイッチと、前記複数個のスイッチのうち連続する（ｋ＋１）個（ｋは１以上の整数）のスイッチの中のｋ個のスイッチをオン状態とするように前記複数個のスイッチのオンオフ状態を制御し、かつｋの値を切り替えられるスイッチ制御回路とを備えたことを特徴とする。
【００１１】
請求項２記載の発明のデジタルアナログ変換器は、前記請求項１記載の電圧発生回路を備え、前記スイッチ制御回路は、デジタルコードが入力され、このデジタル入力コードに応じて前記複数個のスイッチのオンオフ状態を制御して、前記出力ノードからアナログ電圧出力を得ることを特徴とする。
【００１２】
請求項３記載の発明のランプ波発生回路は、前記請求項１記載の電圧発生回路を備えたランプ波発生回路であって、前記電圧発生回路のスイッチ制御回路は、前記複数個のスイッチのオンオフ状態を切り替える動作を所定のタイミング信号に応じて行って、前記出力ノードからランプ波出力を得ることを特徴とする。
【００１３】
請求項４記載の発明のアナログデジタル変換器は、アナログ信号をデジタル信号に変換するための参照信号を生成する参照信号生成部と、前記アナログ信号と前記参照信号とを比較する比較部と、前記比較部での比較処理と並行してカウント処理を行い、前記比較部の出力が反転した時点のカウント値を保持して、前記アナログ信号に相当するデジタル信号を取得するカウンタ部と、前記カウンタ部からの出力の補正を行う補正部とを備えたアナログデジタル変換器であって、前記参照信号生成部は、前記請求項３記載のランプ波発生回路を備え、前記ｋの値を切り替えて、前記参照信号の大きさに応じて、多段階に前記参照信号の傾きを設定し、前記補正部では、前記参照信号の傾きに応じて前記カウント部の出力を補正することを特徴とする。
【００１４】
請求項５記載の発明は、前記請求項４記載のアナログデジタル変換器において、前記補正部は、前記参照信号が前記参照信号生成部から出力された時点から前記比較部に入力される時点までの遅延を測定し、この測定した遅延を前記カウント部の出力の補正にフィードバックする遅延計測部を備えることを特徴とする。
【００１５】
請求項６記載の発明のイメージセンサシステムは、入射光量に応じた信号を出力する受光素子を含む複数の画素が二次元マトリクスに配列された画素部と、前記画素を行毎に順に選択する垂直走査回路と、前記各画素からのアナログ信号をデジタル信号に変換するための前記請求項５記載のアナログデジタル変換器と、前記アナログデジタル変換器の出力を列毎に順に選択する水平走査回路と、クロック信号及び制御信号を生成し、少なくとも前記アナログデジタル変換器を制御する通信タイミング制御部とを備えたことを特徴とする。
【００１６】
請求項７記載の発明は、前記請求項６記載のイメージセンサシステムにおいて、前記アナログデジタル変換器の遅延計測部は、所定の初期化期間において、前記ランプ波発生回路で発生させたランプ波が予め設定した基準電圧に到達するまでの時間を計測し、この計測した時間と基準時間と比較して遅延を算出することを特徴とする。
【００１７】
請求項８記載の発明は、前記請求項７記載のイメージセンサシステムにおいて、前記遅延計測部による時間計測は、前記画素部の列毎に複数回行い、該列毎に計測した時間を平均化して求めることを特徴とする。
【００１８】
請求項９記載の発明は、前記請求項７記載のイメージセンサシステムにおいて、前記遅延計測部による時間計測は、前記画素部の全列で一斉に行い、その全列で計測した時間を平均化して求めることを特徴とする。
【００１９】
請求項１０記載の発明の電圧発生方法は、互いに異なる複数の基準電圧を発生させる抵抗ラダー回路と、前記抵抗ラダー回路の複数のタップに対応し、各々の一端が自己に対応するタップに接続され、各々の他端が出力ノードに接続される複数個のスイッチとを備えた電圧発生回路における電圧発生方法であって、前記複数個のスイッチのうち連続する（ｋ＋１）個（ｋは１以上の整数）のスイッチの中のｋ個のスイッチをオン状態とするように前記複数個のスイッチのオンオフ状態を制御すると共に、前記ｋの値を順次切り替えることを特徴とする。
【００２０】
以上により、請求項１〜１０記載の発明では、スイッチ制御回路は連続する（ｋ＋１）個（ｋは１以上の整数）のスイッチの中のｋ個のスイッチをオン状態とするように制御するので、抵抗とスイッチの数を増やすことなくランプ波等の電圧波形の分解能を上げて、必要なアナログデジタル変換精度を確保しつつ、スイッチ制御回路が前記ｋの値を適宜切り替えて、生成するランプ波等の電圧波形の傾斜を任意に大きく変更できるので、ビット数が増大しても、アナログデジタル変換期間の増大を招かない。
【発明の効果】
【００２１】
以上説明したように、請求項１〜１０記載の発明によれば、抵抗ラダー回路の抵抗とスイッチの数を増やすことなく、必要なアナログデジタル変換精度を確保しつつ、生成するランプ波等の電圧波形の傾斜を任意に大きく変更できるので、ビット数が増大しても、アナログデジタル変換期間の増大を抑制できる効果を奏する。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態の電圧発生回路の全体構成を示す図である。
【図２】同電圧発生回路による抵抗ラダー回路のスイッチの第１の制御方式を示す図である。
【図３】同抵抗ラダー回路のスイッチの第２の制御方式を示す図である。
【図４】同抵抗ラダー回路のスイッチの第３の制御方式を示す図である。
【図５】同抵抗ラダー回路のスイッチの第４の制御方式を示す図である。
【図６】同抵抗ラダー回路のスイッチの第５の制御方式を示す図である。
【図７】同抵抗ラダー回路のスイッチの第６の制御方式を示す図である。
【図８】同抵抗ラダー回路のスイッチの第７の制御方式を示す図である。
【図９】図２に示した第１の制御方式により生成されるランプ波の様子を示す図である。
【図１０】前記第１〜第７の制御方式によるランプ波の様子を示す図である。
【図１１】本発明の第２の実施形態のイメージセンサシステムの全体構成を示す図である。
【図１２】ランプ波の傾斜制御の一例を示す図である。
【図１３】図１２に示したランプ波を線形補正した一例を示す図である。
【図１４】同線形補正のフローチャートを示す図である。
【図１５】生成されたランプ波に遅延が含まれる場合を出力データを示す図である。
【図１６】同遅延を補正した出力データを示す図である。
【図１７】同遅延を補正するフローチャートを示す図である。
【図１８】補正部及び遅延計測部を列毎に設けた変形例を示す図である。
【図１９】従来の抵抗ラダー型電圧発生回路を示す図である。
【図２０】従来の他の抵抗ラダー型電圧発生回路を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００２４】
（第１の実施形態）
図１は本発明の第１の実施形態の抵抗ラダー型電圧発生回路の全体構成を示す。
【００２５】
同図では、電源１と接地端子２との間に多数個の抵抗（図ではｎ個の抵抗）ｒ１〜ｒｎが直列に配置されて、抵抗ラダー回路３が構成される。前記抵抗同士の接続点（タップ）には、各々、トランジスタより成るスイッチＳＷ１〜ＳＷｎの一端が接続され、これ等のスイッチの他端は相互に接続されて出力ノードＯとされ、この出力ノードＯから、生成された電圧信号が外部出力される。尚、前記電源１は、図２０に示したと同様に定電流源であっても良い。
【００２６】
前記複数個のスイッチＳＷ１〜ＳＷｎは、スイッチ制御回路５により制御される。前記スイッチ制御回路５は、外部からデジタルコードを受け、このデジタルコードに基づいて、前記複数個のスイッチＳＷ１〜ＳＷｎの制御端子に制御電圧を印可してＯｎ／Ｏｆｆ制御し、出力ノードＯから前記デジタルコードに応じたアナログ電圧信号を外部出力する。従って、この電圧発生回路はデジタルアナログ変換器として機能する。前記スイッチＳＷ１〜ＳＷｎのＯｎ／Ｏｆｆ制御は、前記抵抗ｒ１〜ｒｎとスイッチＳＷ１〜ＳＷｎにより生成する電圧波形の分解能を上げるために、全部（ｎ個）のうちｋ個（ｋは１以上の整数）のスイッチを同時オン状態にするよう制御するものであり、そのＯｎ／Ｏｆｆ制御の様子は例えば図２〜図８に示される。これ等の図２〜図８において、スイッチの制御状態の切り替えは、クロック信号などの所定のタイミング信号に基づいて行われる。
【００２７】
図２〜図８は、前記出力ノードＯから出力する電圧波形をランプ波として、電圧発生回路をランプ波発生回路として機能させる場合の複数個のスイッチの制御状態の様子を示す。図２に示したように、５個（ｋ＋１個）（ｋ＝４）の連続するスイッチのうち４（ｋ＝４）個を同時にオン状態にする制御をクロック信号の１クロック毎に１段階ずつ変化するように繰り返すと、図９に示したように、スイッチＳＷ１〜ＳＷｎを１個ずつ１段階毎にＯｎ制御する場合の分解能ΔＶの４倍の分解能ΔＶ／４のランプ波が得られる。更に、図３に示したように、５個（ｋ＋１個）（ｋ＝４）の連続するスイッチのうち４（ｋ＝４）個を同時にオン状態にする制御をクロック信号の１クロック毎に２段階ずつ変化するように繰り返して行けば、抵抗ラダー回路３にかける電源１の電圧を変更することなく、図２のときの２倍の傾斜ΔＶ／２をもつランプ波が得られる。また、図４に示したように、３個（ｋ＋１個）（ｋ＝２）の連続するスイッチのうち２（ｋ＝２）個を同時にオン状態にする制御をクロック信号の１クロック毎に１段階ずつ変化するように繰り返して行けば、抵抗ラダー回路３にかける電源１の電圧を変更することなく、図２のときの２倍の傾斜ΔＶ／２を持つランプ波が得られる。同様に、図５に示したように、５個（ｋ＋１個）（ｋ＝４）の連続するスイッチのうち４（ｋ＝４）個を同時にオン状態にする制御をクロック信号の１クロック毎に４段階ずつ変化するように繰り返して行けば、図２のときの４倍の傾斜ΔＶを持つランプ波が得られるし、図６に示したように、２個（ｋ＋１個）（ｋ＝１）の連続するスイッチのうち１（ｋ＝１）個をオン状態にする制御をクロック信号の１クロック毎に１段階ずつ変化するように繰り返して行けば、図２のときの４倍の傾斜ΔＶを持つランプ波が得られる。更に、図７に示したように、５個（ｋ＋１個）（ｋ＝４）の連続するスイッチのうち４（ｋ＝４）個をオン状態にする制御をクロック信号の１クロック毎に４段階ずつ変化するように繰り返して行けば、図２のときの８倍の傾斜２・ΔＶを持つランプ波が得られるし、図８に示したように、２個（ｋ＋１個）（ｋ＝１）の連続するスイッチのうち１（ｋ＝１）個をオン状態にする制御をクロック信号の１クロック毎に２段階ずつ変化するように繰り返して行けば、図２のときの８倍の傾斜２・ΔＶを持つランプ波が得られる。
【００２８】
従って、図１０に示したように、電源１の電圧を固定値とした場合に、スイッチＳＷ１〜ＳＷｎを１個ずつＯｎ制御する場合のランプ波の傾斜ΔＶに比して、図２の場合には４倍の分解能ΔＶ／４にできるので、ＡＤ変換後のデジタルデータに必要な精度を高く確保する必要がある領域では、この図２のスイッチ制御方式を使用しながら、図３〜図８のようにランプ波の傾斜を図２の場合の２、４又は８倍に高く変更できるので、高い精度を要しない領域ではこの図３〜図８のスイッチ制御方式を用いれば、ＡＤ変換時間の短縮が可能である。
【００２９】
（第２の実施形態）
次に、前記ランプ波発生回路を用いて、参照ランプ信号の傾斜（ゲイン）を多段階に変更することにより、変換データに必要な精度を保持した上で、且つ、ＡＤ変換時間の短縮を図り得るイメージセンサシステムを説明する。
【００３０】
図１１は本発明の第２の実施形態のイメージセンサシステムの全体構成を示す。
【００３１】
同図に示したイメージセンサシステム１２０は、複数の画素が二次元マトリクスに配列された画素部１０を有する。この画素部１０の各画素は、入射光量に応じた信号を出力する受光素子を含む。また、このイメージセンサシステム１２０は、画素を行（ライン）毎に選択するための垂直走査回路２０と、画素を列（カラム）毎に選択するための水平走査回路８０と、前記各回路へ供給するクロック信号や制御信号を制御する通信タイミング制御部７０と、前記垂直走査回路２０によって行（ライン）毎に選択された画素からの画素信号（アナログ信号）をデジタル信号に変換するアナログデジタル変換器１５０とを備える。
【００３２】
前記アナログデジタル変換器１５０は、前記図１に示した構成のスイッチ制御回路５をランプ波発生回路３１として含む参照信号生成部３５と、前記ランプ波発生回路３１の出力に接続されたローパスフィルタ４０と、列毎に設けられた複数個の比較器を有する比較部５０と、列毎に設けられたカウンタとデジタルメモリとを有する複数個のカウンタ部６０と、前記カウンタ部６０からの出力を補正する補正部９０と、全体制御部１００とから構成される。前記全体制御部１００は、前記補正部９０からの補正後の映像デジタル信号を受けると共に、ＩＳＯ感度設定信号を受け、この両信号のうち何れか一方を用いて、前記ランプ波発生回路３１のランプ波の傾斜を設定するゲイン設定信号Ｓ４を生成して、このゲイン設定信号Ｓ４を通信タイミング制御部７０に伝送する。
【００３３】
前記画素部１０の複数の画素は、被写体の映像を電気信号に光電変換し、入射光量に応じた画素信号（アナログ信号）をアナログデジタル変換器１５０内の比較部５０に出力する。参照信号生成部３５は、ランプ波発生回路３１を前記通信タイミング制御部７０からのランプクロック信号ＣＬＫ２で制御することにより、漸次階段状に変化する参照ランプ信号ｒｅｆを生成して比較部５０の各比較器に入力する。比較部５０の列毎に設けられた複数個の各比較器は、前記画素から出力されたアナログ信号と、前記参照信号生成部３５で生成された参照ランプ信号ｒｅｆとを列毎に比較する。カウンタ部６０の列毎に設けられた複数個のカウンタは、前記比較部５０の複数個の比較器に対応し、各比較器での比較処理と並行して、通信タイミング制御部７０からのカウンタクロックＣＬＫ１に同期してカウント処理を行い、対応する比較器の出力が反転した時点のカウント値を対応するデジタルメモリに保持することにより、前記画素からのアナログ信号に相当するデジタル信号を取得する。補正部９０は、前記デジタルメモリに保持されたデジタル信号を映像として最適なデータとなるよう補正する。以上の構成により、被写体映像のアナログ信号は、輝度値を示すデジタル信号に変換される。
【００３４】
前記ランプ波発生回路３１に入力されるランプクロック信号ＣＬＫ２と、カウント部６０の各カウンタに入力されるカウンタクロック信号ＣＬＫ１とは同期設計が行われて、参照ランプ信号ｒｅｆの変化とカウント動作とが常に同時又は分周動作として起こるように設定される。
【００３５】
ここで、画素部１０における各画素での光電変換時の光ショットノイズは光信号Ｓに対して１／２乗となる√Ｓで変化する。従って、入力光が少ない暗部撮像の際には、光ショットノイズも少なく、高分解能にＡＤ変換することにより、光信号を高精度にＡＤ変換できる。一方、入力光が多い明部撮像の際には、光ショットノイズも大きくなり、所定レベル以下の量子化誤差は光ショットノイズに埋もれてしまい、高分解能でＡＤ変換しても、光信号を高精度にＡＤ変換できなくなってしまう。このことは、光ショットノイズが大きくなる光信号が強い領域では、光ショットノイズ以下の分解能があれば十分であり、その範囲内においてはＡＤ変換の分解能を低下させてもＡＤ変換の結果として、精度的に変わらないことを示す。つまり、以上のことを利用して量子化ステップを調整する方法を取れば、全体としてＡＤ変換の高速化を図ることができる。
【００３６】
具体的には、入力光が少ない暗部撮像の際には、撮像信号のゲインを高ゲインとした状態でデジタルデータを取ることにより、ダイナミックレンジを確保する。一方、入力光が多い明部撮像の際には、撮像信号のゲインを、光ショットノイズ以下となる量子化誤差の範囲で低ゲイン化し、その状態でデジタルデータを取ることにより、映像データとして必要な精度を保持した状態で、且つ、比較部５０での比較及びカウント部６０でのカウント時間の短縮を図る。この目的のために、全体制御部１００は、補正部９０からの補正後のデジタル映像信号に基づいてランプ波発生回路３１での参照ランプ波ｒｅｆの最適ゲインを設定するゲイン設定信号Ｓ４、又は受けたＩＳＯ感度設定信号に基づいて前記参照ランプ波ｒｅｆのゲインを設定するゲイン設定信号Ｓ４を生成する。このゲイン設定信号Ｓ４は、例えば、補正部９０からのデジタル映像信号に含まれる輝度値が高くなるほど、複数個のスイッチＳＷ１〜ＳＷｎのスイッチ制御方式を前記図２、図３又は図４、図５又は図６、図７又は図８の順に変更する。
【００３７】
具体例として、前記全体制御部１００からのゲイン設定信号Ｓ４に基づくランプ波発生回路３１での参照ランプ波ｒｅｆの傾斜（ゲイン）の制御の一例を図１２に基づいて説明する。本実施形態では、映像データとして必要な精度を保持した状態で、比較時間の短縮を図るために、量子化誤差が光ショットノイズ以下となるタイミングで、参照ランプ信号ｒｅｆの傾斜（ゲイン）を順次２０倍、２１倍、２２倍…に変更する。以下、説明する。
【００３８】
図１２において、先ず、ランプクロック信号ＣＬＫ２のカウント値が時間ｔ１に達するまでは、通常通りゲイン設定１で、ランプクロック信号ＣＬＫ２のクロック当り１Ｖｏ（１Ｖｏ＝基準電圧）だけ変化させるように図２のスイッチ制御方式を採用する。次に、ランプクロック信号ＣＬＫ２のカウント値が時間ｔ１から時間ｔ２の間は、ゲイン設定を１／２に変更し、１クロック当り２Ｖｏと、２１倍の変化率で変化させるように図３又は図４のスイッチ制御方式を採用する。この時の比較誤差は１ＬＳＢであり、光ショットノイズ以下である。更に、ランプクロック信号ＣＬＫ２のカウント値が時間ｔ２から時間ｔ３の間は、ゲイン設定を１／４に変更し、１クロック当り４Ｖｏと、２２倍の変化率で変化させるように図５又は図６のスイッチ制御方式を採用する。この時の比較誤差は３ＬＳＢであり、光ショットノイズ以下である。このように、ＡＤ変換中に、動的にゲインを変更することにより、ノイズに埋もれてしまう無駄な精度は省き、映像データとして必要な精度のみを保持した状態を作り上げ、その効果として、比較時間の短縮を実現する。
【００３９】
尚、前記の説明では、３段階の変更を示したが、量子化誤差が光ショットノイズを下回る値になるのであれば、２段階以上、何段階に多段階変化させても構わない。また、量子化誤差が光ショットノイズを下回る値になるのであれば、時間ｔ１、ｔ２、ｔ３…の切り替わりポイントはどのように設定しても構わない。
【００４０】
以上説明したように、本実施形態では、参照信号生成部３５のランプ波発生回路３１において、前記図２〜図８に示すように複数個のスイッチのスイッチ制御方式を変更して、参照ランプ波ｒｅｆの傾斜を変更している。従来の電流駆動ＤＡＣや電圧駆動ＤＡＣにおいて参照ランプ信号を生成する場合には、参照ランプ信号の傾斜（ゲイン）の変更時には、電源の電圧又は電流を変更するために、その電圧又は電流が安定するまでに時間を要してしまい、その遷移状態において変換誤差が生じてしまう欠点がある。しかし、本実施形態では、既述の通り、複数個のスイッチＳＷ１〜ＳＷｎのＯｎ／Ｏｆｆ制御の方式を変更して参照ランプ波ｒｅｆの傾斜を変更しているので、電源の電圧又は電流を変更することなく、これ等スイッチの制御方式のみを切り替えることにより、参照ランプ信号ｒｅｆの傾斜（ゲイン）を変更できるので、その設定の変更による遅延が生じない。よって、常に正確な参照ランプ信号ｒｅｆとのデータ比較が可能である。
【００４１】
（補正部の構成）
次に、前記図１１の補正部９０の構成について説明する。
【００４２】
通常、イメージセンサでは、カウント部６０の各デジタルメモリに保持したデータを読み出す時に、ホワイトバランス補正、ガンマ補正、輝度補正等をかけ、映像データとして最適なデータを作り上げる。
【００４３】
ここで、本実施形態では、ＡＤ変換時に、参照ランプ信号ｒｅｆの傾斜（ゲイン）を前記図２〜図８のスイッチ制御方式に基づいて多段階に変更しているので、出力データの線形性が崩れるという課題がある。そこで、前記様々な色信号、輝度補正をかけるのと同時に、補正部９０によって出力データに線形補正をかける。
【００４４】
この線形補正の一例を図１３に示す。補正部９０では、前記参照ランプ信号ｒｅｆの傾斜（ゲイン）の変更に伴い、デジタルメモリの出力を補正する。ここで、データの補正時に、カウンタの周波数変更を用いる方法もあるが、周波数の設定には製造プロセス上の限界があるため、データをデジタルメモリに蓄積した後、ソフトウエア又は補正回路で補正をかけるのが望ましい。但し、同じ効果が得られる構成であれば、方法はその限りではない。
【００４５】
具体的に説明すると、ランプ波発生回路３１に入力されるランプクロック信号ＣＬＫ２と、カウンタ部６０の各カウンタに入力されるカウンタクロック信号ＣＬＫ１とは同期設計を行っているので、参照ランプ信号ｒｅｆの変化とカウンタのカウント動作とは常に同じタイミングで起こる。そこで、図１４に示したように、カウンタ部６０のデジタルメモリのカウント値Ｄｏｕｔが時間ｔ０〜時間ｔ１に達するまでは、参照ランプ信号ｒｅｆの変化率が１Ｖｏ／ＣＬＫ２であったので、下記の補正式１の通り、出力データとしてはそのまま出力し、カウント値Ｄｏｕｔが時間ｔ１〜時間ｔ２の間は、参照ランプ信号ｒｅｆの変化率が２Ｖｏ／ＣＬＫ２であったので、下記の補正式２の通り、出力データとしては２１倍に補正する。更に、カウント値Ｄｏｕｔが時間ｔ２〜時間ｔ３の間は、参照ランプ信号ｒｅｆの変化率が４Ｖｏ／ＣＬＫ２であったので、下記の補正式３の通り、出力データとしては２２倍に補正し、カウント値Ｄｏｕｔが時間ｔ４を越える間は、参照信号の変化率が８Ｖｏ／ＣＬＫ２となるので、下記の補正式４の通り、出力データとしては２３倍に補正する。これにより、実質的に出力される映像データの線形性の再現が行われる。
【００４６】
【数１】
2011041205.tif 000003
【００４７】
尚、以上の説明では、３段階の補正を示したが、参照ランプ信号ｒｅｆの傾斜（ゲイン）の多段階変化に合わせて、２段階以上、何段階に多段階補正しても構わない。また、色信号・輝度補正と同時補正をかけることも可能である。
【００４８】
このように、本実施形態では、参照ランプ信号ｒｅｆの大きさに応じて、多段階に参照ランプ信号ｒｅｆの傾斜（ゲイン）を変化させると共に、出力信号に応じた信号補正をかけるので、映像データとして十分な精度及び線形性の実現と、ＡＤ変換時間の短縮とを同時に実現することが可能となる。
【００４９】
（補正部の変形例）
続いて、前記補正部９０の変形例を説明する。
【００５０】
前記参照信号生成部３５の出力には、参照ランプ信号ｒｅｆのグリッチを抑制するために、ローパスフィルタ４０又は容量を接続する場合が多い。更に、列並列に配された複数個の比較部５０等の信号処理部にて１行分の画像信号処理を同時に並列処理する構成では、参照信号生成部３５の出力側に、比較部５０の数百〜数千列分の比較器のゲート容量及び配線容量が接続される。そのため、参照信号生成部３５の出力と比較部５０の入力との間にはかなり大きな遅延が発生する可能性がある。つまり、ランプ波発生回路３１に入力されるランプクロック信号ＣＬＫ２と、カウンタ部６０の各カウンタに入力されるカウンタクロック信号ＣＬＫ１との同期設計を行っていても、実際に比較部５０に入力される参照ランプ信号ｒｅｆに対する画素データの比較結果と、カウンタクロック信号ＣＬＫ１との間には、時間的オフセットが発生してしまう可能性がある。
【００５１】
このような遅延が生じた場合に、図１５に示すように、予め設定したカウンタのカウント値ｔ１、ｔ２、ｔ３の各切り替えポイントを基準に補正をかけると、それ等の切り替えポイント周辺で線形性の歪みが生じる。具体的には、実際にはランプクロック信号ＣＬＫ２で１Ｖｏの変化をする領域が、遅延により、時間ｔ１よりも遅い期間にカウントされてしまい、補正部９０ではデータを２１倍に補正してしまう。その結果、それ以降のデータはオフセットを含有したデータとなってしまう。同様に、実際にはランプクロック信号ＣＬＫ２で２１Ｖｏの変化をする領域が、遅延により、時間ｔ２よりも遅い期間にカウントされてしまい、補正部９０ではデータを２２倍に補正してしまう。その結果、それ以降のデータは先ほどの誤差に更に誤差が加算されたデータとなってしまう。このように、参照信号生成部３５からの参照ランプ信号ｒｅｆの出力の遅延を考慮しない場合には、映像データとして線形性の十分でない誤差を含む出力データＯｅが出力されてしまうことになる。
【００５２】
そこで、本変形例では、図１１に示したように、補正部９０内に遅延計測部９５を設ける。そして、遅延を測定するための基準電圧ＶＢｏを予め設定し、図１６及び図１７に示すように、所定の初期化期間において、前記遅延計測部９５で基準電圧ＶＢｏとなった時点のデジタルメモリのカウント値ＤｖＢ０を測定し、その実測のカウント値ＤｖＢ０と、基準電圧ＶＢｏでの期待値（遅延がないとした場合のデジタルメモリのカウント値）Ｄｒｅｆとの差を遅延量Ｄｄｅｌａｙとして求める。そして、基準カウント値ｔ１をｔ１’（ｔ１’＝ｔ１＋Ｄｄｅｌａｙ）に、基準カウント値ｔ２をｔ２’（ｔ２’＝ｔ２＋Ｄｄｅｌａｙ）に、基準カウント値ｔ３をｔ３’（ｔ３’＝ｔ３＋Ｄｄｅｌａｙ）に各々変更すると共に、前記補正式１〜補正式４を下記式の通り補正式１’〜補正式４’に変更する。
【００５３】
【数２】
2011041205.tif 000004
【００５４】
その後は、図１４と同様に、図１７に示すように、カウンタ部６０のデジタルメモリのカウント値Ｄｏｕｔが時間ｔ０〜時間ｔ１に達するまでのｔ０≦Ｄｏｕｔ≦ｔ１’の間は前記補正式１’に基づいて補正し、ｔ１’＜Ｄｏｕｔ≦ｔ２’の間は前記補正式２’に基づいて補正し、ｔ２’＜Ｄｏｕｔ≦ｔ３’の間は前記補正式３’に基づいて補正し、ｔ３’＜Ｄｏｕｔの間は前記補正式４’に基づいて補正する。これにより、図１６のように実質的に出力される映像データの線形性を再現した補正誤差の無い映像データＯｎが生成される。
【００５５】
以上の通り、本実施形態では、映像データとして十分な線形性、精度を実現した上で、且つ、ＡＤ変換時間の短縮ができる。その結果、より高速、高精度なＡＤ変換回路、イメージセンサを実現することが可能となる。
【００５６】
尚、前記遅延は、一般的に、複数個の比較器間のばらつき（列間ばらつき）は小さく、参照信号生成部３５の出力と比較部５０の入力との間の遅延が大きい。そこで、初期化期間に、全列分のデータを一斉に取り、平均化を行って求めれば良い。イメージセンサでは、通常、数百〜数千列のデータが存在するので、一度で安定した平均値の算出が可能となる。この方法を用いれば、遅延の測定に要する時間は短く、予め設定した初期化期間中や、新たに一回の読み取り時間を設けるのみで測定が可能となる。
【００５７】
但し、処理時間に余裕がある場合や、更なる高精度化を目指すのであれば、全列分のデータを複数回取って、平均化を行っても良い。更に、列間ばらつきの大きいものであれば、図１８に示したように、列毎に補正部９０’と遅延計測部９５’とを設けてもよい。
【００５８】
更に、オフセットを抑制するためにＣＤＳ（相関二重サンプリング）を行う場合には、リセットレベルを設定するので、このリセットレベルを基準電圧ＶＢｏと共用して、リセットレベルとして比較を行うと共に、遅延の計測に用いることも可能である。この構成では、新たに初期化期間を設ける必要がないので、フレームレートに影響を及ぼさないという利点がある。
【産業上の利用可能性】
【００５９】
以上説明したように、本発明によれば、抵抗ラダー回路の抵抗とスイッチの数を増やすことなく、アナログデジタル変換精度を高く確保しつつ、ビット数が増大してもアナログデジタル変換期間の増大を抑制できるので、デジタルアナログ変換器や、ランプ波発生回路、アナログデジタル変換器、イメージセンサに適用して有用である。
【符号の説明】
【００６０】
１            電源
ｒ１〜ｒｎ    抵抗
３            抵抗ラダー回路
５            スイッチ制御回路
１０          画素部
２０          垂直走査回路
３１          ランプ波発生回路
３５          参照信号生成部
４０          ＬＰＦ
５０          比較部
６０          カウンタ部
７０          通信タイミング制御部
８０          水平走査回路
９０、９０’  補正部
９５、９５’  遅延計測部
１００        全体制御部
１２０        イメージセンサシステム
１５０        アナログデジタル変換回路
【図１】
2011041205.tif 000005
【図２】
2011041205.tif 000006
【図３】
2011041205.tif 000007
【図４】
2011041205.tif 000008
【図５】
2011041205.tif 000009
【図６】
2011041205.tif 000010
【図７】
2011041205.tif 000011
【図８】
2011041205.tif 000012
【図９】
2011041205.tif 000013
【図１０】
2011041205.tif 000014
【図１１】
2011041205.tif 000015
【図１２】
2011041205.tif 000016
【図１３】
2011041205.tif 000017
【図１４】
2011041205.tif 000018
【図１５】
2011041205.tif 000019
【図１６】
2011041205.tif 000020
【図１７】
2011041205.tif 000021
【図１８】
2011041205.tif 000022
【図１９】
2011041205.tif 000023
【図２０】
2011041205.tif 000024