(57)【要約】【課題】フォトダイオードの高速性能と、後段回路に対する接続性担保とを得る。【解決手段】ベース端子が信号入力端子ＤＩＮに接続され、コレクタ端子が負荷抵抗を介して電源電位Ｖｃｃに接続され、エミッタ端子がエミッタ抵抗を介して接地電位Ｖｅｅに接続されたトランジスタＱ１と、ベース端子がＱ１のコレクタ端子に接続され、コレクタ端子がＶｃｃに接続され、エミッタ端子が信号出力端子ＯＵＴに接続されたトランジスタＱ２と、一端が信号出力端子ＯＵＴに接続された帰還抵抗Ｒｆと、一端がＲｆの他端に接続され、他端がＶｅｅに接続された電流源抵抗Ｒｃｓとを備え、ＲｆとＲｃｓとの接続点を、信号入力端子ＤＩＮに接続する。【選択図】  図１
2011182230.tif 000002
【特許請求の範囲】
【請求項１】
ベース端子が信号入力端子に接続され、コレクタ端子が負荷抵抗を介して第１の供給電位に接続され、エミッタ端子がエミッタ抵抗を介して第２の供給電位に接続された第１のトランジスタと、
ベース端子が前記第１のトランジスタのコレクタ端子に接続され、コレクタ端子が前記第１の供給電位に接続され、エミッタ端子が信号出力端子に接続された第２のトランジスタと、
一端が前記信号出力端子に接続された第１の帰還抵抗と、
一端が前記第１の帰還抵抗の他端に接続され、他端が前記第２の供給電位に接続された電流源抵抗と
を備え、
前記第１の帰還抵抗と前記電流源抵抗との接続点は、前記信号入力端子に接続されていることを特徴とするトランスインピーダンス増幅器。
【請求項２】
請求項１に記載のトランスインピーダンス増幅器において、
前記接続点は、第２の帰還抵抗を介して前記信号入力端子に接続されていることを特徴とするトランスインピーダンス増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路技術に関し、特に微小な電流信号を電圧信号に変換すると同時に増幅する増幅器の回路技術に関する。
【背景技術】
【０００２】
高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワーク（以下、ＰＯＮという：Passive Optical Network）システム等の光伝送回路では、光信号を電気信号に変換する光受信器において、トランスインピーダンス増幅器(Transimpedance Amplifier：ＴＩＡ)を用いる。
トランスインピーダンス増幅器は、入力された入力電流信号を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換して出力する増幅器である。
【０００３】
図７は、従来のトランスインピーダンス増幅器の構成を示す回路図である。このトランスインピーダンス増幅器５０は、非特許文献１に記載されているが、これは非特許文献２に関する訂正記事であり、図７に関わる説明はこの非特許文献２にも記載が有る。
【０００４】
図７において、ＤＩＮＰおよびＤＩＮＮはそれぞれ差動入力の正端子および補端子、ＯＵＴＰおよびＯＵＴＮはそれぞれ差動出力の正端子および補端子、ＦＤＢＰおよびＦＤＢＮは帰還信号入力の正端子および補端子、Ｖｅｅ＝０Ｖは第１の電源端子、Ｖｃｃ＝３．３Ｖは第２の電源端子である。
まず、Ｑ１〜Ｑ１８はＩｎＰ材料を用いたｎｐｎ形バイポーラトランジスタ、Ｒ１〜Ｒ２２は抵抗、Ｃ１，Ｃ２は容量、Ｌ１，Ｌ２はインダクタンスである。
【０００５】
このトランスインピーダンス増幅器５０は、トランジスタＱ１，Ｑ２を差動対トランジスタとする差動アンプ、トランジスタＱ８，Ｑ９を信号入力トランジスタとする第１のエミッタフォロワ、およびトランジスタＱ１０，Ｑ１１を信号入力トランジスタとする第２のエミッタフォロワから構成されている。第１のエミッタフォロワの出力から差動アンプの入力へ抵抗Ｒ８，Ｒ９およびインダクタンスＬ１，Ｌ２を介して信号帰還が施されている。入力端子ＤＩＮＰから入力されるフォトダイオードの微弱な光電流信号を電圧信号へ変換すると同時に、次段に接続される回路が動作可能となる電圧振幅まで増幅する。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】「Correction to "6-kΩ 43-Gb/s Differential Transimpedance-Limiting Amplifier With Auto-zero Feedback and High Dynamic Range"」, IEEE Journal of Solid-State Circuits，vol. 39，no,12，pp.2492, Fig.2, 2004
【非特許文献２】「6-kΩ 43-Gb/s Differential Transimpedance-Limiting Amplifier With Auto-zero Feedback and High Dynamic Range」，IEEE Journal of Solid-State Circuits，vol. 39，no,10，pp.1680-1689, Fig.2, 2004
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図７に記載されている回路定数から、従来のトランスインピーダンス増幅器５０における入力端子ＤＩＮＰ（ＤＩＮＮ）の電位、電源電位Ｖｃｃと入力端子ＤＩＮＰ間に接続したフォトダイオードに印加される電圧、および信号出力端子ＯＵＴＮ（ＯＵＴＰ）の電位が計算できる。図８は、図７の計算内容を示す説明図である。以下、図８を参照して、計算内容の詳細について述べる。
【０００８】
トランジスタＱ１８のコレクタに流れている電流量が２ｍＡであり、Ｑ１８とベース端子が共通化されたトランジスタＱ５〜Ｑ７，Ｑ１４〜Ｑ１７について、Ｑ５〜Ｑ７，Ｑ１４〜Ｑ１７のエミッタ抵抗値がＱ１８のそれと同様に７５Ωであることから、Ｑ５〜Ｑ７，Ｑ１４〜Ｑ１７それぞれのコレクタに流れる電流量も２ｍＡと考えられる。
この条件下で、抵抗Ｒ１，Ｒ２（抵抗値Ｒｃ＝１２０Ω）それぞれに流れる電流Ｉ１は、トランジスタＱ５，Ｑ６，Ｑ７のコレクタ電流の総計２ｍＡ×３＝６ｍＡの半分の３ｍＡである。
【０００９】
この電流値Ｉ１が決まったことで、抵抗Ｒ１（Ｒ２）とトランジスタＱ３（Ｑ４）のコレクタの接続点すなわち差動アンプの出力電位Ｖｄは、次の式（１）でＶｏｕｔ＝２．９４Ｖと計算される。
【数１】
2011182230.tif 000003
【００１０】
この差動アンプの出力電位Ｖｄは、トランジスタＱ８を構成要素とする第１のエミッタフォロワへ入力され、第１のエミッタフォロワの出力ではトランジスタがオン時のベース−エミッタ間電圧Ｖｂｅだけ電位を下げて出力される。つまり、第１のエミッタフォロワの出力であるトランジスタＱ８のエミッタ端子の電位Ｖｅは、次の式（２）となる。
【数２】
2011182230.tif 000004
なお、非特許文献１，２にはＶｂｅの具体的な値について記述がないため、電位や電流量にＶｂｅが含まれる場合は、文字式でその電位・電流量を表すこととする。
【００１１】
次に、第１のエミッタフォロワに流れる電流量をＩ２について考える。Ｉ２は、当該第１のエミッタフォロワの出力電位Ｖｅを、直列接続されている３つの抵抗Ｒ８（Ｒ９）（＝抵抗値Ｒｆ），Ｒ１０（Ｒ１１）（＝抵抗値Ｒｃｓ１），Ｒ１２（Ｒ１３）（＝抵抗値Ｒｃｓ２）の抵抗値の和で除した値、すなわち次の式（３）で表される。
【数３】
2011182230.tif 000005
【００１２】
以上から、信号入力端子ＤＩＮＰ（ＤＩＮＮ）の入力端子電位Ｖｉｎは、第１のエミッタフォロワの出力電位Ｖｅ、第１のエミッタフォロワを流れる電流Ｉ２、および抵抗Ｒ８（Ｒ９）の抵抗値Ｒｆを用いて、次の式（４）で表される。
【数４】
2011182230.tif 000006
【００１３】
さらに、信号入力端子ＤＩＮＰ（ＤＩＮＮ）の電位が決まったことで、電源電位Ｖｃｃと入力端子ＤＩＮＰ（ＤＩＮＮ）の間に接続されるフォトダイオードに印加される電圧Ｖｐｄは、次の（５）で表される。
【数５】
2011182230.tif 000007
【００１４】
また、出力端子ＯＵＴＰ（ＯＵＴＮ）は、トランジスタＱ１０（Ｑ１１）を構成要素とする第２のエミッタフォロワの出力であり、その入力である第１のエミッタフォロワの出力電位がＶｃｃ−Ｉ１Ｒｃ−Ｖｂｅである。このため、出力端子ＯＵＴＰ（ＯＵＴＮ）の出力端子電位Ｖｏｕｔは、第１のエミッタフォロワの出力電位からＶｂｅだけ下がった電位となり、次の式（６）で表される。
【数６】
2011182230.tif 000008
【００１５】
これら式（４），（５），（６）において、ＶｂｅおよびＶｂｅを式中に含むＩ２以外は、全て図７に定数が示されているか、もしくは前述の過程でその値が計算されている。これら値を再掲すると、Ｖｃｃ＝３．３Ｖ，Ｉ１＝３ｍＡ，Ｒｃ＝１２０Ω，Ｒｆ＝２７０Ωである。
また、Ｉ２を算出した式（３）においても、Ｖｂｅの値以外は全て図７に定数が示されているか、もしくは前述の過程でその値が計算されている。これらについても再掲すると、Ｖｃｃ＝３．３Ｖ，Ｉ１＝３ｍＡ，Ｒｃ＝１２０Ω，Ｒｆ＝２７０Ω，Ｒｃｓ１＝１８０Ω，Ｒｃｓ２＝４４０Ωである。
【００１６】
以上まとめると、これら式（４），（５），（６）においては既知ではないパラメータはＶｂｅのみであり、Ｖｂｅに値を与えることで式（４），（５），（６）は一意に値が決まる。
【００１７】
図９は、従来のベース−エミッタ間電圧と入力端子電位との関係を示すグラフである。図１０は、従来のベース−エミッタ間電圧とフォトダイオード印加電圧との関係を示すグラフである。図１１は、従来のベース−エミッタ間電圧と出力端子電位との関係を示すグラフである。これら、図９〜図１１には、Ｖｂｅをパラメータとして計算した上述の式（４），（５），（６）、すなわち入力端子電位Ｖｉｎ、フォトダイオード印加電圧Ｖｐｄ、出力端子電位Ｖｏｕｔが示されている。
【００１８】
ここで、Ｖｂｅの値として９００ｍＶを選択した場合、図９から、入力端子電位Ｖｉｎは１．４２Ｖである。したがって、電源電位Ｖｃｃと入力端子ＤＩＮＰとの間に接続されたフォトダイオードＰＤに印加される印加電圧Ｖｐｄは、図１０に示すように、３．３Ｖ−１．４２Ｖ＝１．８８Ｖに留まる。
一般に、フォトダイオードは、印加される電圧が大きいほど高速性能が良化する。したがって、トランスインピーダンス増幅器と接続されたフォトダイオードの高速性能、引いてはフォトダイオードとトランスインピーダンス増幅器を一体化した光電変換回路の高速性能をより良化するには、フォトダイオードに印加される電圧がより増大することが望まれる。
【００１９】
また、同じくＶｂｅの値として９００ｍＶを選択した場合、図１１から、出力端子電位Ｖｏｕｔは１．１４Ｖである。従来例トランスインピーダンス増幅器の後段に回路を接続する際、当該出力端子の電位が低いと、後段回路としてトランジスタ電流源を有した差動アンプを接続することが困難となる。
【００２０】
図１２は、従来のトランスインピーダンス増幅器と後段回路の関係を示す説明図である。前段回路である従来のトランスインピーダンス増幅器５０の出力端子電位Ｖｏｕｔが１．１４Ｖであるため、後段回路６０が、例えば差動アンプの場合、その電流源トランジスタ６４のコレクタ端子電位は、わずか０．２４Ｖとなってしまう。これは、後段回路６０の差動対６１，６２やエミッタフォロワ６３で用いられているトランジスタのＶｂｅ分だけ、トランスインピーダンス増幅器５０の出力端子電位が低減するからである。
通常、トランジスタが電流源として振舞うには当該コレクタ端子電位として０．７Ｖ程度以上は必要であり、従来のトランスインピーダンス増幅器５０でＶｂｅ＝９００ｍＶの場合は、電流源トランジスタ６４が電流源と機能しないことになる。このため、後段回路で新たな回路を追加する必要があり、後段回路に対する接続性担保が得られない。
【００２１】
本発明はこのような課題を解決するためのものであり、フォトダイオードの高速性能と、後段回路に対する接続性担保とを得ることができるトランスインピーダンス増幅器を提供することを目的としている。
【課題を解決するための手段】
【００２２】
このような目的を達成するために、本発明にかかるトランスインピーダンス増幅器は、ベース端子が信号入力端子に接続され、コレクタ端子が負荷抵抗を介して第１の供給電位に接続され、エミッタ端子がエミッタ抵抗を介して第２の供給電位に接続された第１のトランジスタと、ベース端子が第１のトランジスタのコレクタ端子に接続され、コレクタ端子が第１の供給電位に接続され、エミッタ端子が信号出力端子に接続された第２のトランジスタと、一端が信号出力端子に接続された第１の帰還抵抗と、一端が第１の帰還抵抗の他端に接続され、他端が第２の供給電位に接続された電流源抵抗とを備え、第１の帰還抵抗と電流源抵抗との接続点を、信号入力端子に接続したものである。
この際、接続点を、第２の帰還抵抗を介して信号入力端子に接続してもよい。
【発明の効果】
【００２３】
本発明によれば、信号入力端子の入力端子電位を低減でき、フォトダイオードに印加される印加電圧Ｖｐｄを増大させることができるとともに、信号出力端子の出力端子電位を増大させることができ、十分な電位の出力信号を後段回路へ出力することができる。
このため、フォトダイオードの高速性能、さらにはフォトダイオードとトランスインピーダンス増幅器を一体化した光電変換回路の高速性能と、トランジスタ電流源を有する差動アンプなどの後段回路に対する接続性担保との両方を得ることができる。
【図面の簡単な説明】
【００２４】
【図１】第１の実施の形態にかかるトランスインピーダンス増幅器の構成を示す回路図である。
【図２】第１の実施の形態にかかるベース−エミッタ間電圧と入力端子電位との関係を示すグラフである。
【図３】第１の実施の形態にかかるベース−エミッタ間電圧とフォトダイオード印加電圧との関係を示すグラフである。
【図４】第１の実施の形態にかかるベース−エミッタ間電圧と出力端子電位との関係を示すグラフである。
【図５】トランスインピーダンス増幅器と後段回路の関係を示す説明図である。
【図６】第２の実施の形態にかかるトランスインピーダンス増幅器の構成を示す回路図である。
【図７】従来のトランスインピーダンス増幅器の構成を示す回路図である。
【図８】図７の計算内容を示す説明図である。
【図９】従来のベース−エミッタ間電圧と入力端子電位との関係を示すグラフである。
【図１０】従来のベース−エミッタ間電圧とフォトダイオード印加電圧との関係を示すグラフである。
【図１１】従来のベース−エミッタ間電圧と出力端子電位との関係を示すグラフである。
【図１２】従来のトランスインピーダンス増幅器と後段回路の関係を示す説明図である。
【発明を実施するための形態】
【００２５】
次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかるトランスインピーダンス増幅器について説明する。図１は、第１の実施の形態にかかるトランスインピーダンス増幅器の構成を示す回路図である。
このトランスインピーダンス増幅器１０は、入力された入力電流信号を、帰還抵抗の値に比例するトランスインピーダンス利得で出力電圧信号に変換して出力する増幅器である。
【００２６】
本実施の形態は、ベース端子が信号入力端子に接続され、コレクタ端子が負荷抵抗を介して第１の供給電位に接続され、エミッタ端子がエミッタ抵抗を介して第２の供給電位に接続された第１のトランジスタと、ベース端子が第１のトランジスタのコレクタ端子に接続され、コレクタ端子が第１の供給電位に接続され、エミッタ端子が信号出力端子に接続された第２のトランジスタと、一端が信号出力端子に接続された第１の帰還抵抗と、一端が第１の帰還抵抗の他端に接続され、他端が第２の供給電位に接続された電流源抵抗とを備え、第１の帰還抵抗と電流源抵抗との接続点を、信号入力端子に接続したものである。
【００２７】
次に、図１を参照して、本実施の形態にかかるトランスインピーダンス増幅器１０について詳細に説明する。
図１に示したトランスインピーダンス増幅器１０は、単相入力・単相出力である。このため、差動入力の正端子および補端子に対して、このトランスインピーダンス増幅器１０を２つ並列に配置することで、前述した図７と同様の差動入力・差動出力とすることができる。
【００２８】
このトランスインピーダンス増幅器１０には、主な回路素子として、トランジスタ（第１のトランジスタ）Ｑ１，トランジスタ（第２のトランジスタ）Ｑ２，負荷抵抗Ｒｃ、エミッタ抵抗Ｒｅ、帰還抵抗（第１の帰還抵抗）Ｒｆ、および電流源抵抗Ｒｃｓが設けられている。
【００２９】
トランジスタＱ１は、ｎｐｎ形のバイポーラトランジスタからなり、ベース端子が信号入力端子に接続され、コレクタ端子がＲｃを介して電源電位（第１の供給電位）Ｖｃｃに接続され、エミッタ端子がエミッタ抵抗Ｒｅを介して接地電位（第２の供給電位）Ｖｅｅに接続されている。
トランジスタＱ２は、ｎｐｎ形のバイポーラトランジスタからなり、ベース端子がＱ１のコレクタ端子に接続され、コレクタ端子がＶｃｃに接続され、エミッタ端子が信号出力端子ＯＵＴに接続されている。
【００３０】
帰還抵抗Ｒｆは、一端が信号出力端子ＯＵＴに接続されており、電流源抵抗Ｒｃｓは、Ｒｆの他端とＶｅｅとの間に接続されている。そして、ＲｆとＲｃｓとの接続点に、信号入力端子ＤＩＮが接続されている。
また、エミッタ抵抗Ｒｅには、高域補償用の容量素子Ｃｅが並列的に接続されている。
【００３１】
したがって、電源電位Ｖｃｃと信号入力端子ＤＩＮとの間に接続されたフォトダイオードＰＤが光信号を受光した場合、光信号の受光強度に応じた電流値を持つ入力電流信号がＤＩＮに入力される。
トランジスタＱ１は、この入力電流信号を増幅してコレクタ端子から出力し、トランジスタＱ２は、トランジスタＱ１からの増幅出力信号を、エミッタフォロワで信号出力端子ＯＵＴから出力する。
【００３２】
ここで、図１を参照して、信号入力端子ＤＩＮの入力端子電位Ｖｉｎ、電源電位Ｖｃｃと入力端子ＤＩＮ間に接続したフォトダイオードに印加される印加電圧Ｖｐｄ、および信号出力端子ＯＵＴの出力端子電位Ｖｏｕｔについて計算する。
トランジスタＱ１，Ｑ２のエミッタ端子を流れる電流をそれぞれＩ１，Ｉ２とした場合、図１の回路の接続関係から、Ｉ１，Ｉ２に関する連立方程式として式（７）および式（８）が得られる。
【数７】
2011182230.tif 000009
【数８】
2011182230.tif 000010
【００３３】
これら式（７），（８）をＩ１，Ｉ２について解くと、次の式（９），（１０）となる。
【数９】
2011182230.tif 000011
【数１０】
2011182230.tif 000012
【００３４】
これらＩ１，  Ｉ２、トランジスタがオン時のベース−エミッタ間電圧Ｖｂｅ、電源電位Ｖｃｃ、および各抵抗値を用いて、入力端子電位Ｖｉｎ、フォトダイオード印加電圧Ｖｐｄ、および出力端子電位Ｖｏｕｔは、図１の回路の接続関係から、次の式（１１），（１２），（１３）のように算出される。
【数１１】
2011182230.tif 000013
【数１２】
2011182230.tif 000014
【数１３】
2011182230.tif 000015
【００３５】
なお、上記３つの式（７），（８），（９）の具体的な数値を計算するに当たり、トランジスタがオン時のベース−エミッタ間電圧Ｖｂｅ、電源電位Ｖｃｃ、および各抵抗値を定める必要がある。Ｖｂｅについては、従来例での計算と同様に０〜１０００ｍＶの範囲で変化するパラメータとして扱う。電源電位Ｖｃｃについても、従来例と同様に＋３．３Ｖとする。
【００３６】
また、各抵抗値は、帰還抵抗についてはＲｆ＝２７０Ωと従来例と同じ値に、他の抵抗値についてはＶｂｅ＝９００ｍＶの際にＩ１≒３．２ｍＡおよびＩ２≒２．５ｍＡで、且つ、Ｒｅにおける電位降下が１００ｍＶ以下となるように値を定める。ここでＩ１≒３．２ｍＡ，Ｉ２≒２．５ｍＡは、従来例のＶｂｅ＝９００ｍＶの場合におけるＩ１＝３ｍＡ，Ｉ２＝２．３ｍＡと概ね同じ値である。以上から、Ｒｆ＝２７０Ω以外の各抵抗値は、Ｒｅ＝３０Ω、Ｒｃｓ＝４００Ω、Ｒｃ＝２３０Ωと設定した。
【００３７】
上記条件の下、式（７），（８），（９）を用いて、入力端子電位Ｖｉｎ、フォトダイオード印加電圧Ｖｐｄ、および出力端子電位Ｖｏｕｔを計算した。
図２は、第１の実施の形態にかかるベース−エミッタ間電圧と入力端子電位との関係を示すグラフである。図３は、第１の実施の形態にかかるベース−エミッタ間電圧とフォトダイオード印加電圧との関係を示すグラフである。図４は、第１の実施の形態にかかるベース−エミッタ間電圧と出力端子電位との関係を示すグラフである。図２，３，４には比較のため、従来例の計算結果も同時に示してある。実線が本実施例における計算結果、破線が従来例における計算結果である。
【００３８】
図２に示すように、Ｖｂｅの値として９００ｍＶを取った場合、本実施の形態にかかる特性２１から入力端子電位Ｖｉｎは１．００Ｖであり、従来の特性５１による１．４２Ｖと比較して０．４２Ｖだけ低減されている。
この結果、図３に示すように、本実施の形態においてフォトダイオードＰＤに印加される印加電圧Ｖｐｄは、信号入力端子ＤＩＮの電位低減分の０．４２Ｖだけ、従来の特性５２による１．８８Ｖより増大し、特性２２に示すように２．３０Ｖとなる。
【００３９】
一般に、フォトダイオードは、印加される電圧が大きいほど高速性能が良化する。したがって、本実施の形態によれば、接続されているフォトダイオードの高速性能、引いてはフォトダイオードとトランスインピーダンス増幅器を一体化した光電変換回路の高速性能が良化する効果が得られる。
【００４０】
図５は、トランスインピーダンス増幅器と後段回路の関係を示す説明図である。ここでは、差動入力の正端子ＤＩＮＰおよび補端子ＤＩＮＮに対して、このトランスインピーダンス増幅器１０Ｐ，１０Ｎを２つ並列に配置することにより、差動トランスインピーダンス増幅器を構成している。
【００４１】
図４に示すように、Ｖｂｅの値として９００ｍＶを取った場合、本実施の形態にかかる特性２３から出力端子電位Ｖｏｕｔは１．６７Ｖとなり、従来の特性５３による１．１４Ｖより０．５３Ｖだけ増大している。このため、後段回路６０が、例えば差動アンプの場合、その電流源トランジスタ６４のコレクタ端子電位は０．７７Ｖとなり、０．７Ｖ以上確保される。したがって、電流源トランジスタ６４を電流源として機能させることが可能となる。
【００４２】
［第１の実施の形態の効果］
このように、本実施の形態は、ベース端子が信号入力端子ＤＩＮに接続され、コレクタ端子が負荷抵抗を介して電源電位Ｖｃｃに接続され、エミッタ端子がエミッタ抵抗を介して接地電位Ｖｅｅに接続されたトランジスタＱ１と、ベース端子がＱ１のコレクタ端子に接続され、コレクタ端子がＶｃｃに接続され、エミッタ端子が信号出力端子ＯＵＴに接続されたトランジスタＱ２と、一端が信号出力端子ＯＵＴに接続された帰還抵抗Ｒｆと、一端がＲｆの他端に接続され、他端がＶｅｅに接続された電流源抵抗Ｒｃｓとを備え、ＲｆとＲｃｓとの接続点を、信号入力端子ＤＩＮに接続したものである。
【００４３】
したがって、信号入力端子ＤＩＮの入力端子電位Ｖｉｎを低減でき、フォトダイオードＰＤに印加される印加電圧Ｖｐｄを増大させることができるとともに、信号出力端子ＯＵＴの出力端子電位Ｖｏｕｔを増大させることができ、十分な電位の出力信号を後段回路へ出力することができる。
このため、フォトダイオードの高速性能、さらにはフォトダイオードとトランスインピーダンス増幅器を一体化した光電変換回路の高速性能と、トランジスタ電流源を有する差動アンプなどの後段回路に対する接続性担保との両方を得ることができる。
【００４４】
［第２の実施の形態］
次に、図６を参照して、本発明の第２の実施の形態にかかるトランスインピーダンス増幅器について説明する。図６は、第２の実施の形態にかかるトランスインピーダンス増幅器の構成を示す回路図である。
【００４５】
第１の実施の形態では、帰還抵抗Ｒｆと電流源抵抗Ｒｃｓとの接続点を、信号入力端子ＤＩＮに直接接続した場合を例として説明した。本実施の形態では、帰還抵抗Ｒｆと電流源抵抗Ｒｃｓとの接続点を、帰還抵抗（第２の帰還抵抗）Ｒｆ’を介して信号入力端子ＤＩＮに接続する場合について説明する。なお、その他の回路接続関係、信号入力端子ＤＩＮの電位、電源電位Ｖｃｃと信号入力端子ＤＩＮ間に接続したフォトダイオードに印加される電圧、および信号出力端子ＯＵＴの電位については第１の実施の形態と同様であり、ここでの説明は省略する。
【００４６】
本実施の形態では、帰還抵抗Ｒｆ’により、帰還抵抗Ｒｆと電流源抵抗Ｒｃｓとの接続点からトランジスタＱ１のベースへの負帰還パスが構成されるため、ＲｆとＲｃｓの接続点とトランジスタＱ１のベース端子のＤＣ電位は等しくなり、これら２端子間にＤＣ電流は流れない。
また、第１の実施の形態では、図１に示すように、ＲｆとＲｃｓの接続点とトランジスタＱ１のベース端子とはショートされていることから、これらのＤＣ電位は当然等しく、ＤＣ電流も流れない。したがって、ＤＣ電位・ＤＣ電流を決める上では、本実施の形態と第１の実施の形態とは等価であり、入力端子電位Ｖｉｎ、フォトダイオード印加電圧Ｖｐｄ、出力端子電位Ｖｏｕｔは、両者間で等しくなる。
【００４７】
一方、本実施の形態では、信号入力端子ＤＩＮと信号出力端子ＯＵＴとの間に、帰還抵抗として、ＲｆとＲｆ’が直接接続されることになるため、トランスインピーダンス利得は、Ｒｆ＋Ｒｆ’に比例することになる。したがって、入力端子電位Ｖｉｎ、フォトダイオード印加電圧Ｖｐｄ、出力端子電位Ｖｏｕｔを保持したまま、トランスインピーダンス利得を高く設定することができる。
【００４８】
なお、入力端子電位Ｖｉｎ、フォトダイオード印加電圧Ｖｐｄ、出力端子電位Ｖｏｕｔは、第１の実施の形態と本実施の形態との間で同じであることから、第１の実施の形態で得られる効果は本実施の形態でも得られる。
【００４９】
［第２の実施の形態の効果］
このように、本実施の形態は、第１の実施の形態のうち、帰還抵抗Ｒｆと電流源抵抗Ｒｃｓとの接続点を、帰還抵抗Ｒｆ’を介して信号入力端子ＤＩＮに接続するようにしたので、入力端子電位Ｖｉｎ、フォトダイオード印加電圧Ｖｐｄ、出力端子電位Ｖｏｕｔを保持したまま、トランスインピーダンス利得を高く設定することができる。
【００５０】
［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
【００５１】
また、以上の実施の形態では、トランジスタＱ１，Ｑ２として、ｎｐｎ形のバイポーラトランジスタを用いた場合を例として説明したが、これに限定されるものではなく、これらトランジスタとしてｎ形ＭＯＳＦＥＴを用いてもよい。また、電源電位Ｖｃｃと接地電位Ｖｅｅの電位を逆にして、ｐｎｐ形バイポーラトランジスタやｐ型ＭＯＳＦＥＴを用いてもよい。
【符号の説明】
【００５２】
１０，１０Ｐ，１０Ｎ…トランスインピーダンス増幅器、６０…後段回路（差動アンプ）、６１，６２…差動対、６３…エミッタフォロワ、６４…電流源トランジスタ、Ｑ１，…トランジスタ（第１のトランジスタ）、Ｑ２…トランジスタ（第２のトランジスタ）、Ｒｃ…負荷抵抗、Ｒｅ…エミッタ抵抗、Ｒｆ…帰還抵抗（第１の帰還抵抗）、Ｒｆ’…帰還抵抗（第２の帰還抵抗）、Ｒｃｓ…電流源抵抗、Ｖｃｃ…電源電位、Ｖｅｅ…接地電位、ＤＩＮ…信号入力端子、ＯＵＴ…信号出力端子、Ｖｉｎ…入力端子電位、Ｖｐｄ…フォトダイオード印加電圧、Ｖｏｕｔ…出力端子電位。
【図１】
2011182230.tif 000016
【図２】
2011182230.tif 000017
【図３】
2011182230.tif 000018
【図４】
2011182230.tif 000019
【図５】
2011182230.tif 000020
【図６】
2011182230.tif 000021
【図７】
2011182230.tif 000022
【図８】
2011182230.tif 000023
【図９】
2011182230.tif 000024
【図１０】
2011182230.tif 000025
【図１１】
2011182230.tif 000026
【図１２】
2011182230.tif 000027