(57)【要約】【課題】磁気検出センサのオフセット電圧とアナログ回路のアナログ素子のオフセット電圧とを高精度に除去し、磁気検出センサの磁気を高精度に検出することのできる磁気検出装置を提供する。【解決手段】磁気検出装置のホールセンサ１１およびスイッチ１２と、積分器１３、リファレンス電圧出力回路１４およびＡ／Ｄコンバータ１５とを１つの回路にまとめて一つの回路として構成し、ホールセンサ１１の検出信号にリファレンス電圧Ｖｒｅｆを加算または減算することで、高ゲインで増幅したホールセンサ１１の検出信号をＡ／Ｄ変換する。これにより、Ａ／Ｄコンバータ１５までのオフセット電圧やノイズも高精度に除去し、ホールセンサ１１の磁気を高精度に検出する。【選択図】図１
2011137716.tif 000002
【特許請求の範囲】
【請求項１】
ホール素子によって検出される磁気を電気信号に変換して出力することで磁気を検出する磁気検出装置であって、
前記ホール素子によって検出された磁気量に応じて正または負のリファレンス電圧を出力するリファレンス電圧出力手段と、
前記ホール素子によって検出される検出電圧に、前記リファレンス電圧を加えた電圧を、任意の回数だけ積分する積分手段と、
前記積分手段によって積分された電圧にリファレンス電圧を加算した回数から、前記積分手段によって積分された電圧からリファレンス電圧を減算した回数を減算し、当該算出した数値を出力するＡ／Ｄ変換手段と、
を備えたことを特徴とする磁気検出装置。
【請求項２】
前記Ａ／Ｄ変換手段は、
前記積分手段から出力された電圧が０Ｖより大きいか、または０Ｖより小さいかを比較する比較手段と、
前記積分手段によって積分されている間、前記比較手段によって前記積分手段によって積分された電圧が０Ｖより大きいと判定される毎に、前記リファレンス電圧出力手段によって出力されたリファレンス電圧を減少させると共に前記数値を増加させ、また前記積分手段によって積分された電圧が０Ｖより小さいと判定される毎に、前記リファレンス電圧出力手段によって出力されたリファレンス電圧を増加させると共に前記数値を減少させる計数手段と、
を備えることを特徴とする請求項１記載の磁気検出装置。
【請求項３】
前記積分手段は、
積分された電圧を保持する電圧保持手段を備え、
前記Ａ／Ｄ変換手段は、
前記電圧保持手段によって積分された電圧が保持されず、任意の回数だけ積分している第１の検出フェーズにおける数値と、前記電圧保持手段によって積分された電圧が保持され、積分していない第２の検出フェーズにおける数値とを加算した数値を出力することを特徴とする請求項２記載の磁気検出装置。
【請求項４】
前記ホール素子によって検出される検出電圧を正転および反転して出力するスイッチ手段を備えることを特徴とする請求項３記載の磁気検出装置。
【請求項５】
前記リファレンス電圧出力手段は、
リファレンス電圧の電圧値を調整するリファレンス電圧調整手段と、
前記リファレンス電圧生成手段によって生成されるリファレンス電圧を正転または反転して出力するリファレンス電圧スイッチ手段と、
前記リファレンス電圧スイッチ手段によって出力されるリファレンス電圧をサンプリングするリファレンス電圧サンプリング手段と、
を備えることを特徴とする請求項３または４記載の磁気検出装置。
【請求項６】
前記積分手段は、
前記ホール素子によって検出される電圧をサンプリングするサンプリング手段と、
前記ホール素子によって検出される電圧と、前記リファレンス電圧出力手段によって出力される電圧とを合わせて、その電圧を正転または反転して出力する積分電圧スイッチ手段と、
前記積分電圧スイッチ手段によって出力された電圧の差分電圧を増幅する演算増幅手段と、
を備えることを特徴とする請求項３〜５のいずれか１項に記載の磁気検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気検出装置に関し、特にアナログ回路のアナログ素子等のノイズを除去し、磁気検出センサの磁気を検出することのできる磁気検出装置に関する。
【背景技術】
【０００２】
近年、電子機器の小型化や高性能化に伴って、微小な移動量や位置を検出することが求められている。その一例として、ホール素子を用いて位置を検出する装置があり、そのホール素子の出力を検出する磁気検出装置がある。
このような磁気検出装置で検出される磁気には、磁気検出センサのオフセット電圧が含まれている。また、地磁気などの微小な磁気を検出する場合には、磁気検出装置で検出される磁気も微小な値となり、磁気検出センサのオフセット電圧よりも小さな値となる。このため、磁気を精度良く検出するには、磁気検出センサのオフセット電圧を除去する必要がある。例えば、特許文献１の磁気検出装置においては、磁気検出センサおよび磁気検出装置を構成するアナログ回路のアナログ素子のオフセット電圧を除去する方法が提案されている。
【０００３】
図１０を参照して、従来の磁気検出装置におけるセンサ１０１およびアナログ素子のオフセット電圧を除去する方法を説明する。図１０は、従来の磁気検出装置におけるホールセンサ１０１およびアナログ素子のオフセット電圧を除去するための変復調動作の各状態の回路を示す回路図である。
図１０に示す磁気検出装置１００は、磁気を検出するホールセンサ１０１、ホールセンサ１０１に与える電圧の向きを切り替えるスイッチ１０２、ホールセンサ１０１で検出された磁気に対応する電圧の向きを切り替えるスイッチ１０３およびホールセンサ１０１で検出された磁気に対応する電圧の差分電圧を増幅する差動増幅器１０４を備えて構成される。そして、スイッチ１０２，１０３および差動増幅器１０４は、アナログ素子によって構成されるアナログ回路である。スイッチ１０２を制御することで、ホールセンサ１０１について、電圧ＶＤＤを与える位置および差動増幅器１０４との電気的接続状態を切り替えている。
【０００４】
ホールセンサ１０１に設けられている４端子のうちの対向する２端子の間に、電流を、その向きを反時計方向に９０°ずつ回転させて流し、かつ４端子のうちの残りの対向する２端子を、図１０（ａ）〜図１０（ｄ）に示すように、差動増幅器の反転端子および非反転端子に接続し、かつ差動増幅器の出力の極性を、スイッチ１０２，１０３により、図１０（ａ）〜図１０（ｄ）に示すように切り換えるものとする。
【０００５】
このとき、図１０（ａ）に示す状態（以下、この状態を、（０）で表す）での差動増幅器出力電圧をＶａ（０）＝Ｖｈ＋Ｏｈ＋Ｏｅと定義すると、スイッチ１０３の出力は、Ｖｏｕｔ（０）＝Ｖｈ＋Ｏｈ＋Ｏｅとなる。図１０（ｂ）に示す状態（以下、この状態を、（９０）で表す）では、スイッチ１０３の出力は、Ｖｏｕｔ（９０）＝Ｖｈ−Ｏｈ＋Ｏｅで表せ、図１０（ｃ）に示す状態（以下、この状態を、（２７０）で表す。）では、スイッチ１０３の出力は、Ｖｏｕｔ（２７０）＝Ｖｈ＋Ｏｈ−Ｏｅと表せ、図１０（ｄ）に示す状態（以下、この状態を、（１８０）で表す）では、スイッチ１０３の出力は、Ｖｏｕｔ（１８０）＝Ｖｈ−Ｏｈ−Ｏｅと表せられる。ただし、磁界の方向は紙面から紙背に向かう方向で図１０（ａ）〜図１０（ｄ）で変化がないものとし、Ｖｈはホールセンサ１０１が検出したホール電圧、Ｏｈはこのホールセンサ１０１のオフセット電圧、Ｏｅはアナログ回路のアナログ素子のオフセット電圧である。
【０００６】
すなわち、磁気検出装置１００では、図１０（ａ）〜図１０（ｄ）に示すように、スイッチ１０２等を切り替えることによって０°、９０°、２７０°、１８０°の順番に与える電圧の向きを１回転させることで３６０°変調を行い、３６０°変調の０°、９０°、２７０°、１８０°のとき、０°、０°、１８０°、１８０°の順番に与える電圧の向きを１回転させることで１８０°変調を行い、さらにこの変調された信号を３６０°変調の０°、９０°、２７０°、１８０°のとき、０°、０°、１８０°、１８０°の順番に１回転させながら電流を流すことで復調を行う。この磁気検出装置１００において、上記の３６０°変調における０°、９０°、２７０°、１８０°における出力電圧Ｖｏｕｔは、下記のように表すことができる。
【０００７】
０°のとき  Ｖｏｕｔ（    ０）＝Ｖｈ＋Ｏｈ＋Ｏｅ  ……式（１０１）
９０°のとき  Ｖｏｕｔ（  ９０）＝Ｖｈ−Ｏｈ＋Ｏｅ  ……式（１０２）
２７０°のとき  Ｖｏｕｔ（２７０）＝Ｖｈ＋Ｏｈ−Ｏｅ  ……式（１０３）
１８０°のとき  Ｖｏｕｔ（３６０）＝Ｖｈ−Ｏｈ−Ｏｅ  ……式（１０４）
そして、上記の式（１０１）〜式（１０４）を加算すると、
Ｖｏｕｔ＝Ｖｏｕｔ（０）＋Ｖｏｕｔ（９０）＋Ｖｏｕｔ（２７０）＋Ｖｏｕｔ（３６０）
＝４Ｖｈ      ……式（１０５）
となり、上記の３６０°変調によってホールセンサ１０１のオフセット電圧Ｏｈ、１８０°変調によってアナログ素子のオフセット電圧Ｏｅをそれぞれ除去することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２８３５０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、上述したように磁気検出装置で検出される磁気は微小な磁気である。このため、アナログ回路で検出された磁気に対応する電圧を積分するための積分器がスイッチ１０３の後段に接続されたり、アナログ回路の信号をデジタル信号に変換（以下、Ａ／Ｄ変換と呼ぶ）するためのＡ／Ｄコンバータがスイッチ１０３の後段に接続されたりする。また、この積分器やＡ／Ｄコンバータの接続状態を切り替えるためのスイッチ等も必要になることから、アナログ素子のノイズも必然的に発生する。
【００１０】
このため、磁気検出装置の内部のアナログ回路のノイズは低減することができたとしても、磁気検出装置の外部のアナログ回路のノイズが残留する。すると、ホールセンサ１０１の信号は非常に微小な信号であるため、磁気の検出精度を低下させる場合があった。
そこで、本発明は、上記の課題に鑑み、磁気検出センサのオフセット電圧とアナログ回路のアナログ素子のオフセット電圧とを高精度に除去し、磁気検出センサの磁気を高精度に検出することのできる磁気検出装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る磁気検出装置は、上記の目的を達成するために、次のように構成される。
本発明に係る第１の磁気検出装置は、ホール素子によって検出される磁気を電気信号に変換して出力することで磁気を検出する磁気検出装置であって、前記ホール素子によって検出された磁気量に応じて正または負のリファレンス電圧を出力するリファレンス電圧出力手段と、前記ホール素子によって検出される検出電圧に、前記リファレンス電圧を加えた電圧を、任意の回数だけ積分する積分手段と、前記積分手段によって積分された電圧にリファレンス電圧を加算した回数から、前記積分手段によって積分された電圧からリファレンス電圧を減算した回数を減算し、当該数値を出力するＡ／Ｄ変換手段と、を備えたことを特徴とする。
【００１２】
上記の磁気検出装置によれば、積分手段およびＡ／Ｄ変換手段をホールセンサ、スイッチ、リファレンス電圧出力手段および制御手段とまとめて一つの回路として構成し、高ゲインで増幅した信号をＡ／Ｄ変換することができる。このため、ホールセンサからＡ／Ｄコンバータまでのオフセット電圧やアナログ素子のノイズを高精度に除去して、磁気検出センサの磁気を高精度に検出することが可能となる。
【００１３】
本発明に係る第２の磁気検出装置は、前記Ａ／Ｄ変換手段は、前記積分手段から出力された電圧が０Ｖより大きいか、または０Ｖより小さいかを比較する比較手段と、前記積分手段によって積分されている間、前記比較手段によって前記積分手段によって積分された電圧が０Ｖより大きいと判定される毎に、前記リファレンス電圧出力手段によって出力されたリファレンス電圧を減少させると共に前記数値を増加させ、また前記積分手段によって積分された電圧が０Ｖより小さいと判定される毎に、前記リファレンス電圧出力手段によって出力されたリファレンス電圧を増加させると共に前記数値を減少させる計数手段と、を備えることを特徴とする。
【００１４】
上記の磁気検出装置によれば、比較手段が積分手段から出力された電圧が０Ｖより大きいか、または０Ｖより小さいかを比較して、計数手段が積分手段によって積分されている間、リファレンス電圧および数値を増減させるため、積分手段で高ゲインで増幅した信号をＡ／Ｄ変換手段においてそのままＡ／Ｄ変換することが可能となる。
【００１５】
本発明に係る第３の磁気検出装置は、前記積分手段は、積分された電圧を保持する電圧保持手段を備え、前記Ａ／Ｄ変換手段は、前記電圧保持手段によって積分された電圧が保持されず、任意の回数だけ積分している第１の検出フェーズにおける数値と、前記電圧保持手段によって積分された電圧が保持され、積分していない第２の検出フェーズにおける数値とを加算した数値を出力することを特徴とする。
上記の磁気検出装置によれば、第１の検出フェーズにおける数値と、第２の検出フェーズにおける数値と加算した数値を出力することで、第１の検出フェーズで残った残留電圧を、第２の検出フェーズで高精度に検出し、磁気検出センサの磁気を高精度に検出することが可能となる。
【００１６】
本発明に係る第４の磁気検出装置は、前記ホール素子によって検出される検出電圧を正転および反転して出力するスイッチ手段を備えることを特徴とする。
上記の磁気検出装置によれば、スイッチ手段による変調動作によって、磁気検出センサのオフセット電圧とアナログ素子のオフセット電圧とを高精度に除去し、磁気検出センサの磁気を高精度に検出することが可能となる。
【００１７】
本発明に係る第５の磁気検出装置は、前記リファレンス電圧出力手段は、リファレンス電圧の電圧値を調整するリファレンス電圧調整手段と、前記リファレンス電圧生成手段によって生成されるリファレンス電圧を正転または反転して出力するリファレンス電圧スイッチ手段と、前記リファレンス電圧スイッチ手段によって出力されるリファレンス電圧をサンプリングするリファレンス電圧サンプリング手段と、を備えることを特徴とする。
上記の磁気検出装置によれば、リファレンス電圧出力手段から出力されるリファレンス電圧を加減算することで、磁気検出センサの信号を高精度に検出することが可能となる。
【００１８】
本発明に係る第６の磁気検出装置は、前記積分手段は、前記ホール素子によって検出される電圧をサンプリングするサンプリング手段と、前記ホール素子によって検出される電圧と、前記リファレンス電圧出力手段によって出力される電圧とを合わせて、その電圧を正転または反転して出力する積分電圧スイッチ手段と、前記積分電圧スイッチ手段によって出力された電圧の差分電圧を増幅する演算増幅手段と、を備えることを特徴とする。
【００１９】
上記の磁気検出装置によれば、積分手段においてホール素子によって検出される電圧と、前記リファレンス電圧出力手段によって出力される電圧とを合わせて、その電圧を正転または反転して出力することで、磁気検出センサから出力された信号を積分、復調して、磁気検出センサのオフセット電圧とアナログ素子のオフセット電圧とを高精度に除去することが可能となる。
【発明の効果】
【００２０】
本発明における磁気検出装置によれば、積分器およびＡ／Ｄコンバータをホールセンサ、スイッチ、リファレンス電圧出力回路およびスイッチ制御部とまとめて一つの回路として構成し、ホールセンサからで検出された信号に含まれるノイズを同一回路内で高精度に除去した上で、高ゲインで増幅した信号を同一回路内でＡ／Ｄ変換することができるため、ホールセンサからＡ／Ｄコンバータまでのオフセット電圧やアナログ回路のアナログ素子のノイズを高精度に除去し、磁気検出センサの磁気の検出精度を高精度にすることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る磁気検出装置１０の構成を示すブロック図である。
【図２】リファレンス電圧調整部１４ａの構成例を示すブロック図である。
【図３】センサ１０１およびアナログ素子のオフセット電圧を除去するための変調動作における各状態の回路を示す回路図である。
【図４】検出フェーズ１における各クロック時におけるアップダウンカウンタ１５ｃの出力値の推移を示す表である。
【図５】検出フェーズ２における各クロック時におけるアップダウンカウンタ１５ｃの出力値の推移を示す表である。
【図６】１回転におけるスイッチ制御部１６から出力される各信号の動きを示すタイムチャートである。
【図７】検出フェーズ１および検出フェーズ２におけるスイッチ制御部１６から出力される各信号の動きを示すタイムチャートである。
【図８】検出フェーズ１におけるスイッチ制御部１６から出力される各信号の動きを示すタイムチャートである。
【図９】検出フェーズ２におけるスイッチ制御部１６から出力される各信号の動きを示すタイムチャートである。
【図１０】従来の磁気検出装置におけるセンサ１０１およびアナログ素子のオフセット電圧を除去するための変復調動作の各状態の回路を示す回路図である。
【発明を実施するための形態】
【００２２】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。なお、以下の説明において参照する各図では、他の図と同等の構成要素は同一符号によって示す。
（磁気検出装置１０の構成）
まず、図１を参照して、本発明に係る磁気検出装置１０の構成を説明する。図１は、本発明に係る磁気検出装置１０の構成を示すブロック図である。
図１に示す本発明に係る磁気検出装置１０は、ホールセンサ１１、スイッチ１２、積分器１３、リファレンス電圧出力回路１４、Ａ／Ｄコンバータ１５およびスイッチ制御部１６を備えて構成される。
【００２３】
ホールセンサ１１は、検出した磁気量を電気信号に変換して出力する磁気検出センサである。
スイッチ１２は、変調を行うためにホールセンサ１１に流す電流の向きを切り替えることによって、磁気検出センサの出力電圧を３６０°変調した入力電圧Ｖｉｎを出力するスイッチング素子である。つまり、入力電圧Ｖｉｎは、ホールセンサ１１の出力電圧をスイッチ１２で３６０°変調した差動電圧である。
【００２４】
積分器１３は、検出フェーズ１用スイッチ１３ａ、検出フェーズ２用スイッチ１３ｂ、サンプリング用キャパシタ１３ｃ，１３ｄ、サンプリング用スイッチ１３ｅ，１３ｆ、復調スイッチ１３ｇ、チョッパアンプ１３ｈ、積分用キャパシタ１３ｉ，１３ｊ、チョッパアンプリセット用スイッチ１３ｋを備えて構成される。この積分器１３は、ホールセンサ１１から出力された入力電圧ＶｉｎにＡ／Ｄ変換用のリファレンス電圧Ｖｒｅｆを加算または減算した電圧を、復調スイッチ１３ｇで復調する。さらに、その電圧をクロック信号φ２のクロック回数だけ積分した後、差動増幅することによりノイズ成分を除去し、出力電圧Ｖｏｕｔとして出力する回路である。
【００２５】
検出フェーズ１用スイッチ１３ａおよび検出フェーズ２用スイッチ１３ｂは、２つの検出フェーズを切り替えるためのスイッチング素子である。すなわち、これらの検出フェーズ１用スイッチ１３ａおよび検出フェーズ２用スイッチ１３ｂが、制御信号ＩＮＴ，ＨＯＬＤに基づいて回路を接続・切断することで、ホールセンサ１１で検出された電圧を積分しながらノイズ成分を除去し、ホールセンサ１１で検出された電圧を検出する検出フェーズ１と、さらに検出フェーズ１で検出することのできなかったホールセンサ１１の残留電圧を高精度に検出する検出フェーズ２とを切り替えることができる。
【００２６】
サンプリング用キャパシタ１３ｃ，１３ｄは、入力電圧Ｖｉｎに対応する電荷が充電されたり、充電された電荷が放電されたりする充放電素子である。
サンプリング用スイッチ１３ｅ，１３ｆは、クロック信号φ１，φ２に基づいて電気的に接続または切断するためのスイッチング素子である。これらサンプリング用スイッチ１３ｅ，１３ｆにより、サンプリング用キャパシタ１３ｃ，１３ｄに入力電圧Ｖｉｎに対応する電荷が充電されたり、サンプリング用キャパシタ１３ｃ，１３ｄに充電されている電荷が放電されたりする。
【００２７】
復調スイッチ１３ｇは、クロック信号Ｐ１８０に基づいて０°、０°、１８０°、１８０°の順に接続を切り替えるためのスイッチング素子である。この復調スイッチ１３ｇにより、サンプリング用キャパシタ１３ｅ，１３ｆにサンプリングされた入力電圧Ｖｉｎにリファレンス電圧Ｖｒｅｆを加算または減算した電圧が、復調される。
チョッパアンプ１３ｈは、２ステージ以上の全差動アンプで、差動対の第１ステージと最終ステージとをスイッチで正転／反転に切り替えることができる構成であるため、差動対の第１ステージから最終ステージまでの間で発生するフリッカーノイズを除去することができる。
【００２８】
積分用キャパシタ１３ｉ，１３ｊは、チョッパアンプ１３ｈと並列に接続され、サンプリング用キャパシタ１３ｃ，１３ｄに充電された電荷を積分するための充放電素子である。
チョッパアンプリセット用スイッチ１３ｋは、チョッパアンプ１３ｈと並列に接続される積分用キャパシタ１３ｉ，１３ｊに充電された電荷を放電させてリセットするためのスイッチング素子である。
【００２９】
リファレンス電圧出力回路１４は、リファレンス電圧調整部１４ａ、リファレンス電圧スイッチ１４ｂ、リファレンス電圧サンプリング用キャパシタ１４ｃ，１４ｄおよびリファレンス電圧サンプリング用スイッチ１４ｅ，１４ｆを備えて構成され、サンプリング用キャパシタ１３ｅ，１３ｆにサンプリングされた入力電圧Ｖｉｎに加算または減算するリファレンス電圧Ｖｒｅｆを出力するための回路である。
リファレンス電圧調整部１４ａは、スイッチ制御部１６からの図示しない制御信号に基づいて、リファレンス電圧Ｖｒｅｆを調整するための回路である。なお、リファレンス電圧調整部１４ａの回路構成についてはさらに後述する。
【００３０】
リファレンス電圧スイッチ１４ｂは、クロック信号Ｐ１８０に基づいて０°、１８０°に接続を切り替え、リファレンス電圧調整部１４ａから出力されるリファレンス電圧Ｖｒｅｆを正転・反転させるためのスイッチング素子である。判定値ＤＥＴとクロック信号Ｐ１８０との排他的論理和（ＥＸＯＲ）が“０”から“１”に遷移（ＬレベルからＨレベルに遷移）するとき、リファレンス電圧Ｖｒｅｆを１８０°反転した信号−Ｖｒｅｆを出力し、排他的論理和（ＥＸＯＲ）が“０”（Ｌレベル）であるとき、反転せずにそのままリファレンス電圧Ｖｒｅｆを出力する。
【００３１】
リファレンス電圧サンプリング用キャパシタ１４ｃ，１４ｄは、リファレンス電圧調整部１４ａから出力されるリファレンス電圧Ｖｒｅｆに対応する電荷をサンプリングするための充放電素子である。
リファレンス電圧サンプリング用スイッチ１４ｅ，１４ｆは、リファレンス電圧Ｖｒｅｆに対応する電荷をサンプリングするために電気的に接続または切断するためのスイッチング素子である。
【００３２】
Ａ／Ｄコンバータ１５は、比較器１５ａ、フリップフロップ回路１５ｂおよびアップダウンカウンタ１５ｃを備えて構成される。
比較器１５ａは、出力電圧Ｖｏｕｔの差動信号を入力し、出力電圧Ｖｏｕｔが正の値（出力電圧Ｖｏｕｔ＞０）であればＨレベルを出力し、出力電圧Ｖｏｕｔが負の値（出力電圧Ｖｏｕｔ＜０）であればＬレベルを出力する比較演算回路である。
【００３３】
フリップフロップ回路１５ｂは、比較器１５ａから出力される比較演算結果を、クロック信号ＤＥＴＣＬＫがＨレベルに遷移するタイミングで保持する回路である。フリップフロップ回路１５ｂは、本例では、クロック信号ＤＥＴＣＬＫがＨレベルに遷移するタイミングで、出力電圧Ｖｏｕｔ＞０である状態であればＨレベルの判定値ＤＥＴを出力し続け、また出力電圧Ｖｏｕｔ＜０である状態であればＬレベルの判定値ＤＥＴを出力し続ける。
【００３４】
アップダウンカウンタ１５ｃは、本実施例では、１２ビットのカウンタである。このアップダウンカウンタ１５ｃは、クロック信号φ１がＨレベルとなるタイミングで、ＤＥＴ信号がＨレベルであればカウンタ値を積分した積分回数ＦＳだけインクリメントし、ＤＥＴ信号がＬレベルであればカウンタ値を積分回数ＦＳだけデクリメントして、カウンタ値ＤＴを出力する回路である。また、このアップダウンカウンタ１５ｃは、リセット信号ＲＥＳＲＴがＨレベルで入力されたときカウンタ値ＤＴが“０”にリセットされる。
スイッチ制御部１６は、磁気検出装置１０を構成する各部のスイッチの接続・切断を制御する回路である。
【００３５】
（リファレンス電圧調整部１４ａの構成）
続いて、図２を参照して、リファレンス電圧調整部１４ａの構成例を説明する。図２は、リファレンス電圧調整部１４ａの構成例を示すブロック図である。
図２に示すリファレンス電圧調整部１４ａは、アンプ２１、抵抗２２およびキャパシタ２３を備えて構成される。
リファレンス電圧調整部１４ａにはアンプ２１があるが、上述したチョッパアンプ１３ｈのようなチョッパ動作を行うアンプではないため、リファレンス電圧出力回路１４から出力されるリファレンス電圧Ｖｒｅｆに対して、チョッパ動作によるチョッパ特性は一切かからない。このため、リファレンス電圧Ｖｒｅｆ用のオペアンプ２１でフリッカーノイズ等が発生するが、これらのノイズを除去することができない。
【００３６】
そこで、リファレンス電圧調整部１４ａは、リファレンス基準電圧Ｖｒｅｆｈを、抵抗２２と、抵抗２２と並列に接続されるキャパシタ２３とによって１／１００に降圧し、キャパシタ２３に接続した電圧をリファレンス電圧Ｖｒｅｆとして生成して出力する。
これにより、チョッパ特性がなくても、降圧と同時にオペアンプ２１のノイズＶｎ＿ｒｅｆを１／１００に軽減することができる。オペアンプ２１のノイズＶｎ＿ｒｅｆは、
Ｖｎ＿ｖｒｅｆ＿ｔｏｔａｌ＝１０２４0.5／１００×Ｖｎ＿ｖｒｅｆ
＝０．３２Ｖｎ＿ｒｅｆ  ……式（１）
となる。また、キャパシタ１４ｃの容量Ｃｒｐは、リファレンス電圧サンプリング用キャパシタ１４ｃ，１４ｄ、リファレンス電圧サンプリング用スイッチ１４ｅ，１４ｆのキックバックノイズＶｋｂを抑える効果がある。例えば、リファレンス電圧Ｖｒｅｆ＝１０ｍＶ、リファレンス電圧サンプリング用キャパシタ１４ｃ，１４ｄの容量比Ｃｖｒ＝２０Ｃｒｐであれば、
Ｖｋｂ＝（Ｃｒｐ／Ｃｖｒ）×Ｖｒｅｆ
＝（１／２０）×１０
＝０．５ｍＶ    ……式（２）
となる。
【００３７】
なお、リファレンス電圧サンプリング用キャパシタ１４ｃがリファレンス電圧調整部１４ａに接続されているが、リファレンス電圧サンプリング用キャパシタ１４ｄが基準電圧ＶＳＳに接続されているため、ノイズの発生を抑えることができる。また、サンプリング用キャパシタ１３ｃ，１３ｄによってサンプリングされた電圧は、リファレンス電圧サンプリング用キャパシタ１４ｃ，１４ｄによりサンプリングされた電圧に基づいてシフトされるとともに、システムグランドＶＣＯＭ＝ＶＤＤ／２を基準にして積分される。
【００３８】
（オフセット電圧の除去方法）
図３を参照して、ホールセンサ１１およびアナログ素子のオフセット電圧を除去する方法を説明する。図３は、ホールセンサ１１およびアナログ素子のオフセット電圧を除去するための変調動作における各状態の回路を示す回路図である。
通常、ホールセンサ１１で発生するオフセット電圧は、ホールセンサ１１で検出された信号よりはるかに大きい。このため、ホールセンサ１１で検出された信号を変復調する際、まず信号を３６０°変調し、変調された信号を積分するときに復調する。また、この変復調を行う速度は、変復調を行う回路の電荷が損失する度合いや素子のセットリング時間、スイッチング素子の切り替え時に生じるノイズ等を考慮すると、あまり早くすることができない。
【００３９】
一方、積分回数をｎとすると、信号のレベルはｎ倍に大きくなり、ノイズはＮ0.5倍になる。よって、積分回数Ｎが多いほど、Ｓ／Ｎ比は良くなる。また、検出動作に要する時間も短くなり、回路全体の消費電力を抑えることもできる。このため、積分を行う速度は、変復調を行う速度より速い方が好ましい。
これらを考慮して、積分回数は３６０°変調の１回転の０°、９０°、２７０°、１８０°の各角度で８回とし、合計で３２回とする。このとき、入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎｔに含まれるノイズを打ち消すようにリファレンス電圧Ｖｒｅｆを加算または減算する回路を図３（ａ）〜図３（ｄ）に示す。
【００４０】
図３（ａ）は３６０°変調における０°のときの等価回路を示し、図３（ｂ）は３６０°変調における９０°のときの等価回路を示し、図３（ｃ）は３６０°変調における２７０°のときの等価回路を示し、図３（ｄ）は３６０°変調における１８０°のときの等価回路を示す。
まず、図３（ａ）に示すように、スイッチ１２が０°の状態、スイッチ１３ａが１８０°の状態となる。入力電圧Ｖｉｎは、ホールセンサ１１が検出した電圧Ｖｈに、ホールセンサ１１のオフセット電圧Ｏｈを足した合わせたものとなる。入力電圧Ｖｉｎは、積分器１３で、積分されて出力される。但し、このとき、アナログ素子のオフセット電圧Ｏｅも同時に積分される。このため、入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎｔに含まれるホールセンサ１１のオフセット電圧Ｏｈと、アナログ素子のオフセット電圧Ｏｅとを打ち消すようにリファレンス電圧Ｖｒｅｆを差し引く、つまりリファレンス電圧−Ｖｒｅｆを積分したリファレンス電圧−Ｖｒｅｆ＿ｉｎｔを足し合わせる。
【００４１】
出力電圧Ｖｏｕｔ＞０ｍＶであれば、出力電圧Ｖｏｕｔが０ｍＶに近づくように、入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎｔからリファレンス電圧Ｖｒｅｆを差し引く。また、出力電圧Ｖｏｕｔ＜０ｍＶであれば、出力電圧Ｖｏｕｔが０ｍＶに近づくように、入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎｔに、リファレンス電圧Ｖｒｅｆを積分したリファレンス電圧Ｖｒｅｆ足し合わせれば良い。なお、ここでは、出力電圧Ｖｏｕｔ＞０ｍＶであるものとして、出力電圧Ｖｏｕｔが０ｍＶに近づくように、入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎｔから、リファレンス電圧Ｖｒｅｆを差し引く、つまり、リファレンス電圧−Ｖｒｅｆを積分したリファレンス電圧−Ｖｒｅｆ＿ｉｎｔを足し合わせる場合で説明する。
【００４２】
次に、図３（ｂ）に示すように、スイッチ１２の切替によって３６０°変調における０°の状態から９０°の状態に切り替わる。またスイッチ１３ａは図３（ａ）に示した状態から変化せず、１８０°変調の１８０°の状態のままで切り替わらない。入力電圧Ｖｉｎは、ホールセンサ１１が検出した電圧Ｖｈからホールセンサ１１のオフセット電圧Ｏｈを差し引いたものになる。
【００４３】
次に、図３（ａ）に示したように、入力電圧Ｖｉｎは積分器１３で積分されて出力される。但し、このときアナログ素子のオフセット電圧Ｏｅも同時に積分されるため、入力電圧Ｖｉｎに含まれるホールセンサ１１のオフセット電圧−Ｏｈと、アナログ素子のオフセット電圧Ｏｅとを打ち消すようなリファレンス電圧Ｖｒｅｆを積分したリファレンス電圧Ｖｒｅｆ＿ｉｎｔを差し引く。つまり、リファレンス電圧−Ｖｒｅｆを積分したリファレンス電圧−Ｖｒｅｆ＿ｉｎｔを足し合わせる。
【００４４】
次に、図３（ｃ）に示すように、スイッチ１２の切替によって３６０°変調における９０°の状態から２７０°の状態に切り替わる。またスイッチ１３ａは図３（ｂ）に示した１８０°変調の０°の状態から１８０°変調の０°の状態に切り替わる。入力電圧Ｖｉｎは、ホールセンサ１１が検出した電圧Ｖｈにホールセンサ１１のオフセット電圧Ｏｈを足し合わせ、さらにそれを反転したものになる。
【００４５】
入力電圧Ｖｉｎは、積分器１３で積分されて出力される。但し、このときアナログ素子のオフセット電圧Ｏｅも同時に積分されるため、入力電圧Ｖｉｎに含まれるホールセンサ１１のオフセット電圧Ｏｈと、アナログ素子のオフセット電圧Ｏｅとを打ち消すようなリファレンス電圧Ｖｒｅｆを積分したリファレンス電圧Ｖｒｅｆ＿ｉｎｔを足し合わせる。
入力電圧Ｖｉｎは、ホールセンサ１１が検出した電圧Ｖｈにホールセンサ１１のオフセット電圧Ｏｈを足し合わせ、さらにそれを反転したものであるため、出力電圧Ｖｏｕｔは、ホールセンサ１１が検出した電圧Ｖｈにホールセンサ１１のオフセット電圧Ｏｈを足し合わせ、さらにアナログ素子のオフセット電圧−Ｏｅとリファレンス電圧−Ｖｒｅｆを足し合わせ、これら積分したものになる。
【００４６】
次に、図３（ｄ）に示すように、スイッチ１２の切替によって３６０°変調における２７０°の状態から１８０°の状態に切り替わる。またスイッチ１３ａは図３（ｃ）に示した１８０°変調の０°の状態から変化せず、１８０°変調の０°の状態のままで切り替わらない。入力電圧Ｖｉｎは、ホールセンサ１１が検出した電圧Ｖｈからホールセンサ１１のオフセット電圧Ｏｈを差し引いたものを、さらに反転したものになる。入力電圧Ｖｉｎは、積分器１３で積分されて出力される。但し、このとき、アナログ素子のオフセット電圧Ｏｅも同時に積分されるため、入力電圧Ｖｉｎに含まれるホールセンサ１１のオフセット電圧Ｏｈと、アナログ素子のオフセット電圧Ｏｅとを打ち消すようなリファレンス電圧Ｖｒｅｆを積分したリファレンス電圧Ｖｒｅｆ＿ｉｎｔを足し合わせる。
【００４７】
入力電圧Ｖｉｎは、ホールセンサ１１が検出した電圧Ｖｈにホールセンサ１１のオフセット電圧−Ｏｈを足し合わせ、さらにそれを反転したものであるため、出力電圧Ｖｏｕｔは、ホールセンサ１１が検出した電圧Ｖｈにホールセンサ１１のオフセット電圧−Ｏｈを足し合わせ、さらにアナログ素子のオフセット電圧−Ｏｅとリファレンス電圧−Ｖｒｅｆを足し合わせ、これら積分したものになる。
【００４８】
上述した図３（ａ）〜図３（ｄ）の各状態でのリファレンス電圧Ｖｒｅｆを加算または減算しない出力電圧Ｖｏｕｔは、
０°のとき    Ｖｏｕｔ（    ０）＝８×（Ｖｈ＋Ｏｈ＋Ｏｅ）  ……式（３）
９０°のとき    Ｖｏｕｔ（  ９０）＝８×（Ｖｈ−Ｏｈ＋Ｏｅ）  ……式（４）
２７０°のとき    Ｖｏｕｔ（２７０）＝８×（Ｖｈ＋Ｏｈ−Ｏｅ）  ……式（５）
３６０°のとき    Ｖｏｕｔ（３６０）＝８×（Ｖｈ−Ｏｈ−Ｏｅ）  ……式（６）
のように表すことができる。式（３）〜式（６）をすべて加算すると、
Ｖｏｕｔ＝３２Ｖｈ
となる。このＶｏｕｔを打ち消すようにリファレンス電圧Ｖｒｅｆを加算または減算すると、
０°のとき    Ｖｏｕｔ（    ０）＝８×（Ｖｈ＋Ｏｈ＋Ｏｅ±Ｖｒｅｆ）  ……式（７）
９０°のとき    Ｖｏｕｔ（  ９０）＝８×（Ｖｈ−Ｏｈ＋Ｏｅ±Ｖｒｅｆ）  ……式（８）
２７０°のとき    Ｖｏｕｔ（２７０）＝８×（Ｖｈ＋Ｏｈ−Ｏｅ±Ｖｒｅｆ）  ……式（９）
３６０°のとき    Ｖｏｕｔ（３６０）＝８×（Ｖｈ−Ｏｈ−Ｏｅ±Ｖｒｅｆ）  ……式（１０）
のように表すことができる。式（７）〜式（１０）をすべて加算すると、
Ｖｏｕｔ＝３２Ｖｈ±３２Ｖｒｅｆ    ……式（１１）
となる。さらに、これを変調を３２回転、積分回数１０２４回まで繰り返すと、
Ｖｏｕｔ＝１０２４Ｖｈ±１０２４Ｖｒｅｆ    ……式（１２）
となる。この過程で、リファレンス電圧Ｖｒｅｆを加算または減算した回数は、１０２４〜−９６０となり、これがアップ／ダウンカウンタ１５ｃで計数され、出力されるカウンタ値ＤＴとなる。従って、このカウンタ値ＤＴの検出フェーズ１では、カウンタ値ＤＴは３２の倍数となる。
【００４９】
（アップダウンカウンタ１５ｃの動作）
続いて、図４および図５を参照して、検出フェーズ１および検出フェーズ２における各クロック数におけるアップダウンカウンタ１５ｃの動作を説明する。図４は検出フェーズ１における各クロック時におけるアップダウンカウンタ１５ｃの出力値の推移を示す表であり、図５は検出フェーズ２における各クロック時におけるアップダウンカウンタ１５ｃの出力値の推移を示す表である。
【００５０】
なお、ここでは、ホールセンサ１１が検出した電圧Ｖｈ＝２．６９ｍＶ、ホールセンサ１１のオフセット電圧Ｏｈ＝２０ｍＶ、アナログ素子のオフセット電圧Ｏｅ＝５ｍＶ、リファレンス電圧Ｖｒｅｆ＝１０ｍＶ、積分回数１０２４回として説明する。
図４の表３１に示すように、０クロック目である初期状態では、出力電圧Ｖｏｕｔ＝０ｍＶ、カウンタ値ＤＴ＝０である。
【００５１】
ホールセンサ１１で検出された電圧を積分しながらノイズ成分を除去し、ホールセンサ１１で検出された電圧を検出する検出フェーズ１では、３２クロックで、ホールセンサ１１の３６０°変調が１回行われるように構成されている。さらに、１クロック毎に積分を１回行うため、ホールセンサ１１の３６０°変調が１回行われる毎に、積分が３２回行われる。
【００５２】
まず、３２クロック目、つまり３６０°変調の１回転目において、入力電圧Ｖｉｎに対して積分が３２回行われる。入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎt＝２．６９×３２＝８６ｍＶとなる。また、リファレンス電圧Ｖｒｅｆ＝１０ｍＶであるため、同様に積分されて、３２０ｍＶとなる。初期状態では、判定値ＤＥＴ＝Ｈレベルに設定しているため、積分されたリファレンス電圧Ｖｒｅｆ＝０から３２０ｍＶを減算して、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔ＝−３２０ｍＶとなる。入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎt＝８６ｍＶに、リファレンス電圧Ｖｒｅｆを積分した電圧Ｖｒｅｆ＿ｉｎｔ＝−３２０ｍＶが足し合わされ、出力電圧Ｖｏｕｔ＝−２３４ｍＶとなる。
【００５３】
次に、６４クロック目、つまり３６０°変調の２回転目において、入力電圧Ｖｉｎに対して積分がさらに３２回行われて、積分回数ＦＳは６４回となる。入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎt＝１７２ｍＶとなる。また、リファレンス電圧Ｖｒｅｆ＝１０ｍＶであるため、同様に積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔ＝３２０ｍＶとなる。このとき、３６０°変調の１回転目で出力電圧Ｖｏｕｔ＝−２３４ｍＶであったため、判定値ＤＥＴ＝Ｌレベルとなっており、１回転目のリファレンス電圧Ｖｒｅｆ＿ｉｎｔ＝−−３２０ｍＶに３２０ｍＶを加算して、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔ＝０ｍＶとなる。入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎt＝１７２ｍＶに、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔ＝０ｍＶが足し合わされて、出力電圧Ｖｏｕｔ＝１７２ｍＶとなる。
【００５４】
このように、１回転前の出力電圧Ｖｏｕｔが正の値であれば、判定値ＤＥＴ＝Ｌレベルになり、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔを増加させた後、入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎtに積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔを足し合わせる。また、出力電圧Ｖｏｕｔが負の値であれば、判定値ＤＥＴ＝Ｈレベルになり、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔを減少させた後、入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎtに積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔを足し合わせる。
【００５５】
なお、６４クロック以降も、９６クロック、１２８クロックの順に、１０２４クロックまで繰り返す。そして、１０２４クロックで積分をやめる。この時点での、Ａ／Ｄコンバータ１５を構成するアップダウンカウンタ１５ｃのカウンタ値ＤＴを検出フェーズ１カウンタ値Ｍとして記憶しておく。この検出フェーズ１カウンタ値Ｍは３２の倍数であり、アップダウンカウンタ１５ｃに検出フェーズ１カウンタ値Ｍが記憶されることでアップダウンカウンタ１５ｃの１２ビットのうちのＭＳＢ７ビットが検出されたことになる。
【００５６】
また、１０２４クロック目、３２回転目の出力電圧Ｖｏｕｔ＝１９５ｍＶ、つまり検出フェーズ１において出力電圧Ｖｏｕｔ＝０ｍＶとならなかった電圧は、出力電圧Ｖｏｕｔをリファレンス電圧Ｖｒｅｆの３２倍で加算または減算した余りの電圧、つまり残留電圧である。この残留電圧に対応するカウンタ値ＤＴを検出フェーズ２カウンタ値Ｌとして記憶しておく。この検出フェーズ２カウンタ値Ｌは、０〜３２の値となり、アップダウンカウンタ１５ｃの１２ビットのうちのＬＳＢ５ビットに相当する。
【００５７】
次に、図５の表３２に示すように、検出フェーズ１で積分された後のホールセンサ１１で検出された電圧の残留電圧、つまりアップダウンカウンタ１５ｃの１２ビットのうちのＬＳＢ５ビットに相当する電圧を検出する検出フェーズ２では、積分を行わず１０２５クロック目から１クロック毎に積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔをリファレンス電圧Ｖｒｅｆ＝１０ｍＶずつ減算していく。１回転前の１０２４クロック目で積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔ＝−２５６０ｍＶであるため、１０２５クロック目で積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔ＝−２５７０ｍＶとなる。
【００５８】
また、アップ／ダウンカウンタ１５ｃは、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔを減算していく毎に、検出フェーズ２カウンタ値Ｌを１ずつ加算していき、カウンタ値ＤＴ＝検出フェーズ１カウンタ値Ｍ＋検出フェーズ２カウンタ値Ｌも１ずつ加算して出力する。入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎt＝２７５５ｍＶに、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔ＝−２５７０ｍＶを足し合わせて、出力電圧Ｖｏｕｔ＝１８５ｍＶとなる。
【００５９】
１０２６クロック目以降も同様に、積分を行わず１０２５クロック目から１クロック毎に積分したリファレンス電圧Ｖｒｅｆ＿ｉｎｔをリファレンス電圧Ｖｒｅｆ＝１０ｍＶずつ減算していき、リファレンス電圧Ｖｒｅｆ＿ｉｎｔは−２５８０ｍＶ、−２５９０ｍＶのように減少していく。また、出力電圧Ｖｏｕｔ＝１７５ｍＶ、１６５ｍＶのように減少していく。
【００６０】
１０４４クロック目で、出力電圧Ｖｏｕｔ＝−５ｍＶとなり、出力電圧Ｖｏｕｔ＜０ｍＶであるため、判定値ＤＥＴ＝Ｌレベルになる。１０４５クロック目で、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔは、リファレンス電圧Ｖｒｅｆ＝１０ｍＶだけ増加して−２７５０ｍＶになる。
また、アップ／ダウンカウンタ１５ｃは、リファレンス電圧Ｖｒｅｆを加算していく毎に、検出フェーズ２カウンタ値Ｌが１だけ減算していき、カウンタ値ＤＴ＝Ｍ＋Ｌも１ずつ減算して出力する。検出フェーズ１で入力を積分した電圧Ｖｈ＿ｉｎｔ＝２７５５ｍＶに、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔ＝−２７６０ｍＶを足し合わせて、出力電圧Ｖｏｕｔ＝−５ｍＶとなる。
【００６１】
再び、１０４５クロック目で、出力電圧Ｖｏｕｔ＝５ｍＶとなり、出力電圧Ｖｏｕｔ＞０ｍＶであるため、判定値ＤＥＴ＝Ｈレベルになる。１０４６クロック目で、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔは、リファレンス電圧Ｖｒｅｆ＝１０ｍＶだけ減少させて−２７６０ｍＶとなる。
また、アップ／ダウンカウンタ１５ｃは、リファレンス電圧Ｖｒｅｆを減算していく毎に、検出フェーズ２カウンタ値Ｌが１ずつ加算していき、カウンタ値ＤＴ＝検出フェーズ１カウンタ値Ｍ＋検出フェーズ２カウンタ値Ｌも１ずつ加算して出力する。
【００６２】
上述した動作を１０８８クロック目まで繰り返す。
このように、アップダウンカウンタ１５ｃのカウンタ値ＤＴを検出フェーズ２カウンタ値Ｌとして記しておく。そして、最後に検出フェーズ１カウンタ値Ｍに検出フェーズ２カウンタ値Ｌを加算し、カウンタ値ＤＴとして出力する。
この検出フェーズ２カウンタ値Ｌを確定するためには、最終クロックの１つの前の１０８７クロック目の検出フェーズ２カウンタ値Ｌと、最終クロックの１０８８クロック目の検出フェーズ２カウンタ値Ｌの２つの連続した検出フェーズ２カウンタ値Ｌの平均値を算出する。
（２０＋１９）／２＝１９．５
≒１９  ……式（１３）
【００６３】
このようにして、カウンタ値ＤＴの検出フェーズ２カウンタ値Ｌを１９に確定する。そして、検出フェーズ１カウンタ値Ｍと検出フェーズ２カウンタ値Ｌとを加算すると、
ＤＴ＝Ｍ＋Ｌ
＝２５６＋１９
＝２７５  ……式（１４）
となる。なお、通常、検出フェーズ２の動作は６４クロックで終了するが、６５クロック以上も動作することができるようにして、検出可能な範囲以内であるか否かを検出することができるように構成しても良い。具体的には、ホールセンサ１１からの入力値が大きい場合、通常の測定が終わっても、そのままカウントを続行する。その結果、−１０２４から１０２３までの測定範囲を超えてカウントを続行するので、カウンタ値ＤＴのＭＳＢ２ビット、つまり１２ビット、１１ビット目がカウントに使用される。このＭＳＢ２ビットが「１０」である場合は１０２４以上であるため検出範囲オーバーとし、カウンタ値ＤＴのＭＳＢ２ビットが「０１」である場合は−１０２５以下であるため検出範囲オーバーとし、ＭＳＢ２ビットが「００」または「１１」である場合は−１０２４から１０２３までの検出可能な範囲以内として、磁気検出を行うことができる。
つまり、１２ビットのカウンタのうち、ＭＳＢ１ビットを除く１１ビット（−１０２４〜１０２３）を有効にし、ホールセンサ１１からの入力値をデジタルデータとして検出することができる。
【００６４】
（スイッチ制御部１６の動作）
続いて、図６〜図９を参照して、スイッチ制御部１６の動作を説明する。図６は１回転におけるスイッチ制御部１６から出力される各信号の動きを示すタイムチャートであり、図７は検出フェーズ１および検出フェーズ２におけるスイッチ制御部１６から出力される各信号の動きを示すタイムチャートであり、図８は検出フェーズ１におけるスイッチ制御部１６から出力される各信号の動きを示すタイムチャートであり、図９は検出フェーズ２におけるスイッチ制御部１６から出力される各信号の動きを示すタイムチャートである。
【００６５】
なお、ホールセンサ１１が検出した電圧Ｖｈは、ここまで説明のため一例として２．６９ｍＶとしていたが、２．６９ｍＶに限定されるものではなく、例えばＶｈが５ｍＶであったり、これ以外の電圧であっても検出フェーズを行うことができる。
図６に示すように、スイッチ制御部１６は、図示しないマスタクロック信号ＭＣＬＫのクロック周波数４．０９２ＭＨｚを２分周したクロック信号ＤＣＬＫ（クロック周波数（サンプル周波数）ｆｓ＝２．０４８ＭＨｚ）から、リセット信号ＲＥＳＥＴおよびクロック信号ＤＥＴＣＬＫを出力する。
【００６６】
リセット信号ＲＥＳＥＴは、磁気検出装置１０の各部を初期状態にリセットするための信号である。クロック信号ＤＥＴＣＬＫは、変調の１回転毎に１回、オフセット電圧が除去されるタイミングでＨレベルに立ち上がる信号である。
さらに、スイッチ制御部１６は、クロック周波数４．０９２ＭＨｚを２分周したクロック信号ＤＣＬＫに合わせて、クロック信号Ｐ９０，Ｐ１８０を出力する。
【００６７】
クロック信号Ｐ１８０は、上述した変調の０°および９０°のときにＬレベルで出力され、２７０°および１８０°のときにＨレベルで出力される信号である。クロック信号Ｐ９０は、上述した変調の０°および１８０°のときにＬレベルで出力され、９０°および２７０°のときにＨレベルで出力される信号である。
また、クロック信号ＤＣＬＫから１周期の２５％遅れの図示しないクロック信号ＡＣＬＫ（クロック周波数ｆｓ＝２．０４８ＭＨｚ）に合わせて、積分器１３に与えるノーオーバーラップのクロック信号φ１，φ２を出力する。
【００６８】
具体的には、クロック信号φ１がＨレベルであるときクロック信号φ２はＬレベルで出力され、クロック信号φ１がＬレベルであるときクロック信号φ２はＨレベルで出力される。クロック信号φ１がＨレベルであるとき、サンプリング用キャパシタ１３ｃ，１３ｄおよびリファレンス電圧サンプリング用キャパシタ１４ｃ，１４ｄは、サンプリング用スイッチ１３ｅおよびリファレンス電圧サンプリング用スイッチ１４ｅを介してシステムグランドＶＣＯＭまたは基準電圧ＶＳＳに接続されている。そして、クロック信号φ２がＨレベルとなったとき、磁気検出センサの出力電圧を３６０°変調した入力電圧Ｖｉｎおよびリファレンス電圧Ｖｒｅｆのサンプル動作を開始し、クロック信号φ２がＬレベルとなったとき、サンプルされた信号がホールドされる。
【００６９】
また、図７に示すように、スイッチ制御部１６は、制御信号ＩＮＴ，ＨＯＬＤを出力する。図７に示すタイムチャートの初期状態では、リセット信号ＲＥＳＥＴがＨレベルで、積分器１３およびＡ／Ｄコンバータ１５がリセットされる。初期状態では、出力電圧Ｖｏｕｔ＝０ｍＶ、判定値ＤＥＴ＝Ｈレベル、およびカウンタ値ＤＴ＝０である。
そして、リセット信号ＲＥＳＥＴがＨレベルからＬレベルになり、初期状態から開放されると同時に、制御信号ＩＮＴがＬレベルからＨレベルになり、制御信号ＨＯＬＤがＨレベルからＬレベルになる。すると、検出フェーズ１用スイッチ１３ａが接続状態になり、検出フェーズ２用スイッチ１３ｂが切断状態になり、検出フェーズ１が開始され、入力電圧Ｖｉｎがサンプリングされる。
【００７０】
まず変調の１回転目、最初の積分３２回のフェーズで、スイッチ１２は、クロック信号Ｐ１８０がＬレベルで、クロック信号Ｐ９０がＬレベルで０°状態となる。その後、スイッチ１２は、クロック信号Ｐ１８０がＬレベルで、クロック信号Ｐ９０がＨレベルで９０°状態となる。次に、スイッチ１２は、クロック信号Ｐ１８０がＨレベルで、クロック信号Ｐ９０がＨレベルで２７０°状態となる。最後に、スイッチ１２は、クロック信号Ｐ１８０がＨレベルで、クロック信号Ｐ９０がＬレベルで２７０°状態となる。
【００７１】
また、復調スイッチ１３ｇおよびチョッパアンプ１３ｈは、クロック信号Ｐ１８０がＬレベルで、０°状態となる。その後、復調スイッチ１３ｇおよびチョッパアンプ１３ｈは、クロック信号Ｐ１８０がＨレベルで、１８０°状態となる。
また、リファレンス電圧スイッチ１４ｂは、上述したように判定値ＤＥＴとクロック信号Ｐ１８０との排他的論理和（ＥＸＯＲ）が１（Ｈレベル）になるとき、１８０°状態となり、排他的論理和（ＥＸＯＲ）が０（Ｌレベル）であるとき、０°状態となる。
【００７２】
そして、クロック信号φ１とクロック信号φ２とが交互にＬレベルとＨレベルになるのを繰り返すことで、入力電圧Ｖｉｎがサンプルされ、サンプルされた電荷がホールドされる。このようにして、ホールセンサ１１が検出した電圧Ｖｈと入力電圧Ｖｉｎに含まれるホールセンサ１１のオフセット電圧Ｏｈは３６０°変調、アナログ素子のオフセット電圧Ｏｅは１８０°変調がかかる。また、変調された信号は復調スイッチ１３ｇの切り替えによって１８０°の復調がかかる。また、チョッパアンプ１３ｈではチョッパ動作がかかる。
【００７３】
復調された信号は、リファレンス電圧Ｖｒｅｆを加算または減算しながら積分され、１回転の３２クロック毎に入力電圧Ｖｉｎに含まれるホールセンサ１１のオフセット電圧Ｏｈとアナログ素子のオフセット電圧Ｏｅは除去され、出力電圧Ｖｏｕｔ＝ホールセンサ１１が検出した電圧Ｖｈ×積分回数ＦＳとなる。
【００７４】
またクロック信号ＤＥＴＣＬＫ＝Ｈレベルになるタイミングで、出力電圧Ｖｏｕｔ＞０ｍＶであるか、出力電圧Ｖｏｕｔ＜０ｍＶであるかを判定する。このとき、出力電圧Ｖｏｕｔ＞０ｍＶであれば、判定値ＤＥＴ＝Ｈレベルとし、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔからリファレンス電圧Ｖｒｅｆを減算する。そして、ホールセンサ１１が検出した電圧Ｖｈに積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔを足し合わせ、出力電圧Ｖｏｕｔとして出力される。
【００７５】
また、出力電圧Ｖｏｕｔ＜０ｍＶであれば、判定値ＤＥＴ＝Ｌレベルとし、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔにリファレンス電圧Ｖｒｅｆを加算する。ホールセンサ１１が検出した電圧Ｖｈに積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔを足し合わせ、出力電圧Ｖｏｕｔとして出力される。
１回転目（積分３２回）のフェーズでは、判定値ＤＥＴ＝Ｈレベルであるため、ホールセンサ１１が検出した電圧Ｖｈにリファレンス電圧Ｖｒｅｆは加算し、出力電圧Ｖｏｕｔとして出力される。出力電圧Ｖｏｕｔ＜０ｍＶとなるため、判定値ＤＥＴ＝Ｌレベルとなる。
【００７６】
２回転目（積分６４回）のフェーズでは、判定値ＤＥＴ＝Ｌレベルであるため、ホールセンサ１１が検出した電圧Ｖｈからリファレンス電圧Ｖｒｅｆは減算し、出力電圧Ｖｏｕｔとして出力される。出力電圧Ｖｏｕｔ＞０ｍＶとなるため、判定値ＤＥＴ＝Ｈレベルとなる。
３回転目以降も、１回転目、２回転目と同様に繰り返す。上述した検出を、３２クロックを１回転として、３２回転、つまり１０２４クロック繰り返す。
なお、検出開始時の１回転目（積分３２回）のフェーズでは、出力電圧Ｖｏｕｔ＝０ｍＶであるが、仮に判定値ＤＥＴ＝Ｈレベルとしているので出力電圧Ｖｏｕｔ＜０である場合には３２回誤判定する。
【００７７】
図７に示すように、制御信号ＩＮＴがＨレベルからＬレベルになり、制御信号ＨＯＬＤがＬレベルからＨレベルになると、検出フェーズ１用スイッチ１３ａが接続状態から切断状態に切り替わり、検出フェーズ２用スイッチ１３ｂが切断状態から接続状態に切り替わり、検出フェーズ１が終了し、検出フェーズ２が開始される。この時点でＶｏｕｔは３２の倍数のＶｒｅｆで加算または減算できなかった残留電圧となっている。このため、検出フェーズ２においては、積分をせずに、つまり残留電圧をホールド状態にして、出力電圧Ｖｏｕｔの残留電圧に対しＶｒｅｆを１クロック毎に積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔを加算または減算する。よって、出力電圧Ｖｏｕｔが０ｍＶとなるように、入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎtに、積分されたリファレンス電圧Ｖｒｅｆ＿ｉｎｔを加算または減算する。
【００７８】
検出フェーズ２では、クロック信号ＤＥＴＣＬＫは１回転毎ではなく１クロック毎に発生し、判定値ＤＥＴは１回転毎ではなく１クロック毎に出力電圧Ｖｏｕｔの値に応じてＨレベルまたはＬレベルで発生する。また、検出フェーズ２では、カウンタ値ＤＴの検出フェーズ１カウンタ値Ｍは変化せず、検出フェーズ２カウンタ値Ｌが変化する。
図９に示すように、出力電圧Ｖｏｕｔ＞０で判定値ＤＥＴ＝Ｈレベルであるため、
カウンタ値ＤＴの検出フェーズ２カウンタ値Ｌは０から１ずつカウントアップし続けて、出力電圧Ｖｏｕｔは１９５ｍＶからリファレンス電圧＝１０ｍＶずつ減少し続ける。
【００７９】
出力電圧Ｖｏｕｔ＝−５ｍｖ、カウンタ値ＤＴ＝２５６＋２０＝２７６となり、出力電圧Ｖｏｕｔ＜０で判定値ＤＥＴ＝Ｌレベルとなるため、カウンタ値ＤＴは１だけカウントダウンし、出力電圧Ｖｏｕｔは１０ｍＶだけ増加する。そして、出力電圧Ｖｏｕｔ＝５ｍＶ、カウンタ値ＤＴ＝２５６＋１９＝２７５となる。
再び、出力電圧Ｖｏｕｔ＞０で判定値ＤＥＴ＝Ｈレベル、カウンタ値ＤＴはカウントアップし、出力電圧Ｖｏｕｔは減少し続ける。このとき、出力電圧Ｖｏｕｔ＝−５ｍＶ、カウンタ値ＤＴ＝２５６＋２０＝２７６となる。なお、カウンタ値ＤＴの検出フェーズ１カウンタ値Ｍと検出フェーズ２カウンタ値Ｌとを別々に設けず、検出フェーズ１と検出フェーズ２とで共用のカウンタを１つだけ設け、カウンタ値ＤＴを直接求めるようにしても良い。
【００８０】
なお、検出フェーズ２では、検出フェーズ１の残留電圧を測定するための３２クロックと、前述した1回目の誤判定分の３２クロックの判定が必要となる。従って、検出フェーズ１と検出フェーズ２とでトータルして、１０２４＋３２＋３２＝１０８８クロックの判定が必要となる。そして、判定値を確定させるために、１０８８クロック目まで、上述した動作を繰り返す。そして、カウンタ値ＤＴの検出フェーズ２カウンタ値Ｌを確定させるため、１０８７クロック目のデータと１０８８クロック目のデータとの平均をとる。
（２０＋１９）／２＝１９．５
≒１９  ……式（１５）
【００８１】
検出フェーズ２カウンタ値Ｌ＝１９であることが確定するため、カウンタ値ＤＴ＝検出フェーズ１カウンタ値Ｍ＋検出フェーズ２カウンタ値Ｌ＝２５６＋１９＝２７５となる。
積分回数ＦＳは１０２４回であり、入力電圧Ｖｉｎを積分した電圧Ｖｈ＿ｉｎtからリファレンス電圧Ｖｒｅｆを差し引きした回数を示すカウンタ値ＤＴは２７５であるため、ホールセンサ１１が検出した電圧Ｖｈは、
Ｖｈ＝（ＤＴ／ＦＳ）×Ｖｒｅｆ
＝２７５／１０２４×１０
＝２．６８５ｍＶ  ……式（１６）
となる。
【００８２】
なお、上述したように、通常、検出フェーズ２の動作は６４クロックで終了するが、６５クロック以上も動作することができるようにして、検出可能な範囲以内であるか否かを検出することができるように構成しても良い。具体的には、ホールセンサ１１からの入力値が大きい場合、通常の測定が終わっても、そのままカウントを続行する。その結果、−１０２４から１０２３までの測定範囲を超えて、カウントを続行するので、カウンタ値ＤＴのＭＳＢ２ビット、つまり１２ビット、１１ビット目がカウントに使用される。このＭＳＢ２ビットが「１０」である場合は１０２４以上であるため検出範囲オーバーとし、カウンタ値ＤＴのＭＳＢ２ビットが「０１」である場合は−１０２５以下であるため検出範囲オーバーとし、ＭＳＢ２ビットが「００」または「１１」である場合は−１０２４から１０２３までの検出可能な範囲以内として、磁気検出を行うことができる。
【００８３】
つまり、１２ビットのカウンタのうち、ＭＳＢ１ビットを除く１１ビット（−１０２４〜１０２３）を有効にし、ホールセンサ１１からの入力値をデジタルデータとして検出することができる。
また、上述したように、本実施形態において、クロック周波数ｆｓは２．０４８ＭＨｚであり、１回転の変復調の周波数（チョッパ周波数）ｆｃｐは６４ｋＨｚであり、積分回数は１０２４回であり、測定時間は５００μＳ（＝２ｋＨｚ）である。
【００８４】
この積分特性Ａｉｎｔとチョッパによる周波数特性Ａｃｐは、下記の式（１７）および式（１８）の伝達関数によって求められる。
Ａｉｎｔ＝１０２４×［１＋Ｚ-10］［１＋Ｚ-9］［１＋Ｚ-8］［１＋Ｚ-7］［１＋Ｚ-6］［１＋Ｚ-5］［１＋Ｚ-4］［１＋Ｚ-3］［１＋Ｚ-2］［１＋Ｚ-1］  ……式（１７）
Ａｃｐ＝１０２４×［１＋Ｚ-10］［１＋Ｚ-9］［１＋Ｚ-8］［１＋Ｚ-7］［１＋Ｚ-6］［１−Ｚ-5］［１＋Ｚ-4］［１＋Ｚ-3］［１＋Ｚ-2］［１＋Ｚ-1］  ……式（１８）
【００８５】
積分特性Ａｉｎｔは、磁気信号にかかる伝達関数で、１ｋＨｚの1次のローパス特性となる。この積分特性ＡｉｎｔによりＳ／Ｎ特性は１０２４0.5＝３２倍、つまり約３０ｄＢ向上する。また、チョッパによる周波数特性Ａｃｐはホールセンサ１１が検出した電圧Ｖｈにホールセンサ１１のオフセット電圧Ｏｈやアナログ素子のオフセット電圧Ｏｅと同様に、センサやアナログ回路のノイズにかかる伝達関数で、１回転の変復調の周波数ｆｃｐ＝６４ｋＨｚの奇数倍の周波数近辺のみの信号を通過させる狭帯域のバンドパス特性となる。よって、積分特性によって高周波のノイズを除去するのと同時に、チョッパによってフリッカーノイズ等の低周波のノイズを除去することができる。
【００８６】
なお、積分回数、つまりクロック信号φ１，φ２を増やすことにより、Ａ／Ｄコンバータ１５の分解能およびＳ／Ｎ特性を向上させることができる。クロック信号φ１，φ２を２N回としたとき、分解能は２×Ｎビット向上し、Ｓ／Ｎ特性は２Nの平方根倍向上する。
また、Ａ／Ｄコンバータ１５の入力レンジは、リファレンス電圧Ｖｒｅｆ電圧に比例し、またリファレンス電圧サンプリング用キャパシタ１４ｃ，１４ｄの容量Ｃｒｐ，Ｃｒｎに比例する。このため、リファレンス電圧Ｖｒｅｆ電圧を高くし、リファレンス電圧サンプリング用キャパシタ１４ｃ，１４ｄの容量を大きくすることによって、Ａ／Ｄコンバータ１５の入力レンジを大きくすることができる。
【００８７】
また、磁気検出装置１０の回路のゲインは、サンプリング用キャパシタ１３ｃ，１３ｄの容量を大きさと積分回数に比例する。このため、サンプリング用キャパシタ１３ｃ，１３ｄの容量を大きさを大きくしたり、積分回数を多くしたりすることによって、回路のゲインを大きくすることができる。
【００８８】
（まとめ）
積分器およびＡ／Ｄコンバータをホールセンサ、スイッチ、リファレンス電圧出力回路およびスイッチ制御部とまとめて一つの回路として構成し、ホールセンサの検出信号にリファレンス電圧Ｖｒｅｆを加算または減算することで、高ゲインで増幅したホールセンサの検出信号をＡ／Ｄ変換することができるため、Ａ／Ｄコンバータまでのオフセット電圧やノイズも高精度に除去し、磁気検出センサの磁気を高精度に検出することができる。
【産業上の利用可能性】
【００８９】
微小な移動量や位置を検出することが求められる小型かつ高性能な電子機器向けの磁気検出装置として利用される。
【符号の説明】
【００９０】
１０                    磁気検出装置
１１                    ホールセンサ
１２                    スイッチ
１３                    積分器
１４                    リファレンス電圧出力回路
１５                    Ａ／Ｄコンバータ
１６                    スイッチ制御部
【図１】
2011137716.tif 000003
【図２】
2011137716.tif 000004
【図３】
2011137716.tif 000005
【図４】
2011137716.tif 000006
【図５】
2011137716.tif 000007
【図６】
2011137716.tif 000008
【図７】
2011137716.tif 000009
【図８】
2011137716.tif 000010
【図９】
2011137716.tif 000011
【図１０】
2011137716.tif 000012