(57)【要約】【課題】発光素子の制御回路から発生するノイズの影響を低減又は抑制する。【解決手段】交流電源を全波整流する整流部３０と、クロック信号ＣＬＫを生成して出力するクロック発生部４２と、発光素子１０２に流れる電流に応じた比較電圧ＣＳと基準電圧ＲＥＦとを比較する第１比較器４０と、クロック信号ＣＬＫに同期してオン状態とされ、第１比較器４０において比較電圧ＣＳが基準電圧ＲＥＦ以上になるとオフ状態とされることによって、発光素子１０２に流れる電流をスイッチングするスイッチング素子３８と、を備える構成とする。このとき、クロック発生部４２において生成されるクロック信号ＣＬＫの周期を変動させることによってノイズを低減又は抑制する。【選択図】図１
2011254665.tif 000002
【特許請求の範囲】
【請求項１】
発光素子の発光強度を制御する発光素子の制御回路であって、
交流電源を全波整流する整流部と、
クロック信号を生成して出力するクロック発生部と、
前記発光素子に流れる電流に応じた比較電圧と、第１基準電圧と、を比較する第１比較器と、
前記クロック信号に同期してオン状態とされ、前記第１比較器において前記比較電圧が前記第１基準電圧以上になるとオフ状態とされることによって、前記整流部において整流された電圧により前記発光素子に流れる電流をスイッチングするスイッチング素子と、
を備え、
前記クロック発生部において生成されるクロック信号の周期を変動させることを特徴とする発光素子の制御回路。
【請求項２】
請求項１に記載の発光素子の制御回路であって、
前記クロック発生部は、
前記クロック信号に同期してカウンタ値を変更するカウンタと、
前記クロック信号に同期して充電と放電を切り換えるコンデンサと、
前記カウンタのカウンタ値に応じて変動する第２基準電圧と、前記コンデンサの端子電圧と、を比較する第２比較器と、
を備え、
前記第２比較器は、前記第２基準電圧と前記コンデンサの比較結果に応じて出力状態を切り換えて前記クロック信号としてパルスを出力することを特徴とする発光素子の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の制御を行う制御回路に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）を照明用の発光素子として利用する照明システムが開発されている。
【０００３】
図４は、従来の照明システムの制御回路１００を示す。制御回路１００は、整流部１０、チョークコイル１４、回生用ダイオード１６、スイッチング素子１８、第１比較器２０、ラッチ部２２、バッファ素子２４、第２比較器２６及びノット素子２８を含んで構成される。図５は、制御回路１００による照明システムの制御の様子を示すタイミングチャートである。
【０００４】
整流部１０にＡＣ電源を供給すると、ＡＣ電源が全波整流される。全波整流された電圧は、ＬＥＤ１０２のアノード端子へ駆動電圧として供給される。ＬＥＤ１０２のカソードは、チョークコイル１４、スイッチング素子１８及び抵抗素子Ｒ１の直列接続を介して接地される。制御部によりスイッチング素子１８をスイッチング制御することによって、チョークコイル１４、スイッチング素子１８及び抵抗素子Ｒ１を介してＬＥＤ１０２へ電流を流し、ＬＥＤ１０２を発光させる。また、スイッチング素子１８がオフになった際に、チョークコイル１４に蓄えられているエネルギーをＬＥＤ１０２へ回生させる回生用ダイオード１６がＬＥＤ１０２及びチョークコイル１４に並列に設けられる。
【０００５】
クロック発生部は、第２比較器２６及びノット素子２８を含んで構成される。第２比較器２６の非反転入力端子（＋）に入力される電圧Ｖ＋が反転入力端子（−）に入力される電圧Ｖ−よりも高い場合、第２比較器２６の出力はハイレベル（Ｈ）となる。このとき、ノット素子２８の出力はローレベル（Ｌ）となる。ノット素子２８の出力はトランジスタＴｒ１のゲート端子に印加され、第２比較器２６の出力はトランジスタＴｒ２のゲート端子に印加される。したがって、第２比較器２６の出力がハイレベル（Ｈ）及びノット素子２８の出力がローレベル（Ｌ）のときには、トランジスタＴｒ１はオフ状態及びトランジスタＴｒ２はオン状態となり、第２比較器２６の反転入力端子の電圧Ｖ−として電圧ＶＬが印加される。さらに、第２比較器２６の出力は、トランジスタＴｒ３，Ｔｒ４のゲート端子に印加される。したがって、第２比較器２６の出力がハイレベル（Ｈ）のときにはトランジスタＴｒ３はオフ状態及びトランジスタＴｒ４はオン状態となり、電流源Ｉ２によりコンデンサＣ１に蓄積されている電荷が放電され、コンデンサＣ１の端子電圧、すなわち第２比較器２６の非反転入力端子に入力される電圧Ｖ＋は徐々に低下する。
【０００６】
コンデンサＣ１の端子電圧、すなわち第２比較器２６の非反転入力端子に入力される電圧Ｖ＋が低下し、第２比較器２６の反転入力端子に入力されている電圧ＶＬよりも低くなると第２比較器２６の出力はハイレベル（Ｈ）からローレベル（Ｌ）へ切り替わる。
【０００７】
このとき、ノット素子２８の出力はハイレベル（Ｈ）となる。第２比較器２６の出力がローレベル（Ｌ）及びノット素子２８の出力がローレベル（Ｈ）のときには、トランジスタＴｒ１はオン状態及びトランジスタＴｒ２はオフ状態となり、第２比較器２６の反転入力端子の電圧Ｖ−は電圧ＶＬよりも高い電圧ＶＨとなる。また、第２比較器２６の出力がローレベル（Ｌ）のときにはトランジスタＴｒ３はオン状態及びトランジスタＴｒ４はオフ状態となり、電流源Ｉ１によりコンデンサＣ１に電荷が充電される状態となり、コンデンサＣ１の端子電圧、すなわち第２比較器２６の非反転入力端子に入力される電圧Ｖ＋は徐々に増加する。
【０００８】
このような動作を繰り返し、クロック発生部は、一定の周期でパルス状に立ち上がるクロック信号ＣＬＫを生成して出力する。ラッチ部２２は、ＳＲラッチ回路から構成される。ラッチ部２２は、クロック信号ＣＬＫをセット端子Ｓに受けて、クロック信号ＣＬＫが立ち上がると出力信号Ｑをハイレベル（Ｈ）にセットする。出力信号Ｑはバッファ素子２４を介してスイッチング素子１８のゲート端子に印加され、クロック信号ＣＬＫのパルスが立ち上がるタイミングでスイッチング素子１８がオンとなり、ＬＥＤ１０２へ電流が流される。
【０００９】
一方、第１比較器２０には、ＬＥＤ１０２を流れる電流によって抵抗素子Ｒ１の両端に発生する比較電圧ＣＳと、一定の基準電圧ＲＥＦと、が入力される。第１比較器２０の出力はラッチ部２２のリセット端子Ｒに入力される。第１比較器２０は、比較電圧ＣＳが基準電圧ＲＥＦより小さい場合にはローレベル（Ｌ）を出力する。このとき、ラッチ部２２は、現在の状態を維持し、ＬＥＤ１０２へ流れる電流が増加する。第１比較器２０は、比較電圧ＣＳが基準電圧ＲＥＦより大きくなったタイミングで出力をハイレベル（Ｈ）とする。これにより、ラッチ部２２がリセットされ、スイッチング素子１８がオフとなり、ＬＥＤ１０２への電流が遮断される。このようにして、ＬＥＤ１０２に流れる電流を制御し、ＬＥＤ１０２の平均的な発光強度を制御することができる。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、図４に示すような発光素子の制御回路１００を用いて発光素子を固定のクロック周波数で動作させると、クロック周波数の近傍の周波数帯域においてスパイクノイズが発生し、制御回路１００として必要な基準値を上回る電磁的ノイズ（ＥＭＩ）を発生させてしまうことがある。
【００１１】
そこで、このようなノイズの影響を低減又は抑制することができる発光素子の制御回路を実現することが望まれている。
【課題を解決するための手段】
【００１２】
本発明の１つの態様は、発光素子の発光強度を制御する発光素子の制御回路であって、交流電源を全波整流する整流部と、クロック信号を生成して出力するクロック発生部と、前記発光素子に流れる電流に応じた比較電圧と、第１基準電圧と、を比較する第１比較器と、前記クロック信号に同期してオン状態とされ、前記第１比較器において前記比較電圧が前記第１基準電圧以上になるとオフ状態とされることによって、前記整流部において整流された電圧により前記発光素子に流れる電流をスイッチングするスイッチング素子と、を備え、前記クロック発生部において生成されるクロック信号の周期を変動させることを特徴とする。
【００１３】
ここで、前記クロック発生部は、前記クロック信号に同期してカウンタ値を変更するカウンタと、前記クロック信号に同期して充電と放電を切り換えるコンデンサと、前記カウンタのカウンタ値に応じて変動する第２基準電圧と、前記コンデンサの端子電圧と、を比較する第２比較器と、を備え、前記第２比較器は、前記第２基準電圧と前記コンデンサの比較結果に応じて出力状態を切り換えて前記クロック信号としてパルスを出力することが好適である。
【発明の効果】
【００１４】
本発明によれば、ＬＥＤ等の発光素子の調光を行う制御回路から発生するノイズの影響を低減又は抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態における発光素子の制御回路の構成を示す図である。
【図２】本発明の実施の形態におけるクロック発生部の構成を示す図である。
【図３】本発明の実施の形態における発光素子の制御回路の動作を示すタイミングチャートである。
【図４】従来の発光素子（ＬＥＤ）の制御回路の構成を示す図である。
【図５】従来の発光素子（ＬＥＤ）の制御回路の作用を示すタイミングチャートである。
【発明を実施するための形態】
【００１６】
本発明の実施の形態における発光素子の制御回路２００は、図１に示すように、整流部３０、チョークコイル３４、回生用ダイオード３６、スイッチング素子３８、第１比較器４０、クロック発生部４２、ラッチ部４４及びバッファ素子４６を含んで構成される。また、図２は、クロック発生部４２の内部構成を示す。
【００１７】
制御回路２００は、発光素子の発光の制御を行う。例えば、照明用の発光ダイオード（ＬＥＤ）１０２に接続され、ＬＥＤ１０２への電流の制御を行う。本実施の形態における制御回路２００における各部の電圧・電流について図３に示す。
【００１８】
制御回路２００は、白熱電球の調光システムに用いられる交流電圧Ｓｉｎの導通角を制御する調光回路２０２に接続されて使用される。調光回路２０２は、制御回路２００の整流部３０に接続される。すなわち、調光回路２０２は、交流電圧Ｓｉｎを受けて、調光ボリューム等の調整信号に応じて交流電圧Ｓｉｎの導通角を調整して調整交流電圧Ｓｍｏｄを出力する。
【００１９】
整流部３０は、整流ブリッジ回路３０ａを含んで構成される。整流部３０は、調整交流電圧Ｓｍｏｄを受けて、調整交流電圧Ｓｍｏｄを全波整流して全波整流電圧Ｓｒｅｃとして出力する。整流部３０には、図１に示すように、保護用のフューズ３０ｂやノイズ除去のためのフィルタ３０ｃを設けてもよい。
【００２０】
整流部３０の後段には、全波整流電圧Ｓｒｅｃに応じてＬＥＤ１０２を発光させることによって、調光回路２０２によってＬＥＤ１０２の調光を行うことが可能となる。
【００２１】
ＬＥＤ１０２のアノード端子には全波整流電圧Ｓｒｅｃが供給される。ＬＥＤ１０２のカソード端子は、チョークコイル３４、スイッチング素子３８及び電圧検出用抵抗Ｒ１を介して接地される。
【００２２】
チョークコイル３４は、ＬＥＤ１０２及びスイッチング素子３８を流れる電流を断続したものにするために設けられる。チョークコイル３４には、各部への電源電圧も供給できるようにフォワード巻線を設けてもよい。
【００２３】
スイッチング素子３８は、ＬＥＤ１０２への電流を供給・遮断するために設けられる。スイッチング素子３８は、ＬＥＤ１０２の消費電力に応じた容量を有する素子とし、例えば、大電力パワー電界効果トランジスタ（ＭＯＳＦＥＴ）等が用いられる。
【００２４】
回生用ダイオード３６は、フライホイールダイオードであり、ＬＥＤ１０２及びチョークコイル３４に並列に接続される。回生用ダイオード３６は、スイッチング素子３８が遮断されたときにチョークコイル３４に蓄えられているエネルギーをＬＥＤ１０２へ回生する。
【００２５】
クロック発生部４２は、パルス状に立ち上がるクロック信号ＣＬＫを生成して出力する。本実施の形態におけるクロック発生部４２は、一定の周期でなく、パルスの間隔を変更しつつクロック信号ＣＬＫを生成して出力する。クロック発生部４２の構成及び機能については後述する。
【００２６】
ラッチ部４４は、ＳＲラッチ回路から構成される。ラッチ部４４は、クロック信号ＣＬＫをセット端子Ｓに受けて、クロック信号ＣＬＫが立ち上がると出力信号Ｑをハイレベル（Ｈ）にセットする。一方、第１比較器４０には、ＬＥＤ１０２を流れる電流によって抵抗素子Ｒ１の両端に発生する比較電圧ＣＳと、一定の基準電圧ＲＥＦと、が入力される。基準電圧ＲＥＦは、スイッチング素子３８のスイッチング動作を制限するための閾値となる電圧である。比較電圧ＣＳは非反転入力端子（＋）に入力され、基準電圧ＲＥＦは反転入力端子（−）に入力される。第１比較器４０の出力はラッチ部４４のリセット端子Ｒに入力される。
【００２７】
第１比較器４０は、比較電圧ＣＳが基準電圧ＲＥＦより小さい場合にはローレベル（Ｌ）を出力する。このとき、ラッチ部４４は、現在の状態を維持する。第１比較器４０は、比較電圧ＣＳが基準電圧ＲＥＦより大きくなったタイミングで出力をハイレベル（Ｈ）とする。これにより、ラッチ部４４がリセットされ、出力信号Ｑはローレベル（Ｌ）となる。ラッチ部４４の出力は、バッファ素子４６を介して、スイッチング素子３８のゲート端子に印加され、クロック信号ＣＬＫのパルスが立ち上がるタイミングでスイッチング素子３８がオンとなり、ＬＥＤ１０２へ電流が流される。第１比較器４０は、比較電圧ＣＳが基準電圧ＲＥＦより大きくなったタイミングで出力をハイレベル（Ｈ）とする。これにより、ラッチ部４４がリセットされ、スイッチング素子３８がオフとなり、ＬＥＤ１０２への電流が遮断される。このようにして、ＬＥＤ１０２に流れる電流を制御し、ＬＥＤ１０２の平均的な発光強度を制御することができる。
【００２８】
本実施の形態では、クロック発生部４２におけるパルスの時間間隔を変更しつつクロック信号ＣＬＫを出力する。以下、図２及び図３を参照しつつ、クロック発生部４２について説明する。
【００２９】
図２に示すように、クロック発生部４２は、カウンタ５０、第２比較器５２及びノア素子部５４を含んで構成される。
【００３０】
カウンタ５０は、第２比較器５２の出力であるクロック信号ＣＬＫを受けて、クロック信号ＣＬＫがローレベル（Ｌ）からハイレベル（Ｈ）に変更されるタイミングでカウンタ値Ｘをカウントダウンする。カウンタ５０は、出力端子Ｑ１〜Ｑ５のうちカウンタ値Ｘに対応する番号の出力端子ＱＸ（Ｘは１〜５の整数）のみをローレベル（Ｌ）とし、他の出力端子はハイレベル（Ｈ）とする。出力端子Ｑ１〜Ｑ５は、ノア素子部５４に含まれる各ノア素子にそれぞれ入力される。
【００３１】
図２に示すクロック発生部４２の例では、カウンタ５０は、１〜５までの値をサイクリックにカウントする構成となっている。すなわち、カウンタ５０は、クロック信号ＣＬＫがローレベル（Ｌ）からハイレベル（Ｈ）に変更されるタイミングで５→４→３→２→１→５→・・・とカウンタ値を変更する。カウンタ５０は、カウンタ値が５である場合、出力端子Ｑ５のみをローレベル（Ｌ）とし、他の出力端子Ｑ１〜Ｑ４はハイレベル（Ｈ）とする。また、カウンタ５０は、カウンタ値が４である場合、出力端子Ｑ４のみをローレベル（Ｌ）とし、他の出力端子Ｑ１〜Ｑ３及びＱ５はハイレベル（Ｈ）とする。他のカウンタ値についても同様とする。
【００３２】
第２比較器５２は、非反転入力端子（＋）に入力される電圧Ｖ＋が反転入力端子（−）に入力される電圧Ｖ−よりも高い場合、クロック信号ＣＬＫをハイレベル（Ｈ）とする。また、第２比較器５２は、反転入力端子（−）に入力される電圧Ｖ−が非反転入力端子（＋）に入力される電圧Ｖ＋よりも高い場合、クロック信号ＣＬＫをローレベル（Ｌ）とする。この２状態を繰り返すことによって、第２比較器５２からはパルス状のクロック信号ＣＬＫが出力される。
【００３３】
第２比較器５２からのクロック信号ＣＬＫは、ノア素子部５４に含まれる各ノア素子にそれぞれ入力される。また、出力端子Ｑ１〜Ｑ５に接続された各ノア素子の出力端子は、それぞれトランジスタＴｒ１〜Ｔｒ５のゲート端子に接続される。ノア素子部５４の各ノア素子は、それぞれ入力される出力端子Ｑ１〜Ｑ５及びクロック信号ＣＬＫのいずれもがローレベル（Ｌ）となったときに出力をハイレベル（Ｈ）とし、そうでない場合には出力をローレベル（Ｌ）とする。すなわち、カウンタ５０のカウンタ値Ｘに対応する出力端子ＱＸ（Ｘは１〜５の整数）がローレベル（Ｌ）であるときにクロック信号ＣＬＫがローレベル（Ｌ）になると、出力端子ＱＸに接続されているノア素子の出力がハイレベル（Ｈ）となり、そのノア素子に接続されたトランジスタＴｒＸ（Ｘは１〜５の整数）がオン状態となる。また、他のトランジスタはオフ状態となる。これにより、クロック信号ＣＬＫがローレベル（Ｌ）である状態では、直列接続された抵抗素子群の端子電圧ＶＨ１〜ＶＨ５のうちカウンタ値Ｘに対応する端子電圧ＶＨＸ（Ｘは１〜５の整数）が選択され、第２比較器５２の反転入力端子に入力される。
【００３４】
さらに、第２比較器５２からのクロック信号ＣＬＫはトランジスタＴｒ７，Ｔｒ８のゲート端子に印加される。第２比較器５２の出力がローレベル（Ｌ）のときには、トランジスタＴｒ７はオン状態及びトランジスタＴｒ８はオフ状態となり、電流源Ｉ１によりコンデンサＣ１に電荷が充電される状態となり、コンデンサＣ１の端子電圧、すなわち第２比較器５２の非反転入力端子に入力される電圧Ｖ＋は徐々に増加する。そして、第２比較器５２の反転入力端子に入力されている端子電圧ＶＨ１〜ＶＨ５のうち１つよりも大きくなると、第２比較器５２の出力がローレベル（Ｌ）からハイレベル（Ｈ）に切り替わる。
【００３５】
ここで、抵抗素子群の端子電圧ＶＨ１〜ＶＨ５はＶＨ５＞ＶＨ４＞ＶＨ３＞ＶＨ２＞ＶＨ１の関係を有しており、図３に示すように、クロック信号ＣＬＫがハイレベル（Ｈ）からローレベル（Ｌ）に切り替わる毎に、第２比較器５２の反転入力端子へ入力される電圧は端子電圧ＶＨ５→ＶＨ４→ＶＨ３→ＶＨ２→ＶＨ１→ＶＨ５→・・・と切り換えられる。したがって、コンデンサＣ１の充電期間、すなわちクロック信号ＣＬＫがローレベル（Ｌ）である期間は、端子電圧ＶＨ１〜ＶＨ５のうち第２比較器５２の反転入力端子へ入力される電圧に応じて変化する。
【００３６】
また、第２比較器５２からのクロック信号ＣＬＫはトランジスタＴｒ６のゲート端子に印加される。したがって、クロック信号ＣＬＫがハイレベル（Ｈ）の状態では、トランジスタＴｒ６はオン状態となり、第２比較器５２の反転入力端子には電圧ＶＬが印加される。電圧ＶＬは、抵抗素子群の端子電圧ＶＨ１〜ＶＨ５のいずれよりも低い値である。
【００３７】
さらに、第２比較器５２の出力がハイレベル（Ｈ）のときにはトランジスタＴｒ７はオフ状態及びトランジスタＴｒ８はオン状態となり、電流源Ｉ２によりコンデンサＣ１に蓄積されている電荷が放電され、コンデンサＣ１の端子電圧、すなわち第２比較器５２の非反転入力端子に入力される電圧Ｖ＋は徐々に低下する。また、コンデンサＣ１の端子電圧、すなわち第２比較器５２の非反転入力端子に入力される電圧Ｖ＋が低下し、第２比較器５２の反転入力端子に入力されている電圧ＶＬよりも低くなると第２比較器５２の出力はハイレベル（Ｈ）からローレベル（Ｌ）へ切り替わる。
【００３８】
このような動作を繰り返し、クロック発生部４２は、クロック信号ＣＬＫを生成して出力する。このとき、上記のように、カウンタ５０のカウンタ値の変更に応じてクロック信号ＣＬＫの周期も変更される。これに伴って、スイッチング素子３８がオン状態となる周期もカウンタ５０のカウンタ値の変更に応じて変更される。このとき、クロック信号ＣＬＫの周波数が中心値に対して±５以上±１０％以下の範囲で変化するように第２比較器５２の反転入力端子へ入力される電圧を切り換えることが好適である。例えば、クロック信号ＣＬＫを５段階に切り換える場合、クロック信号ＣＬＫの周波数が０．９３ｆ，０．９６５ｆ，ｆ，１．０３５ｆ，１．０７ｆとなるように端子電圧ＶＨ１〜ＶＨ５を設定することが好適である。
【００３９】
このように、本実施の形態における制御回路２００では、クロック信号ＣＬＫの周期を随時変更することによってスパイクノイズの周波数分布を広げ、特定の周波数におけるノイズの影響を低減又は抑制することができる。
【００４０】
なお、本実施の形態では、カウンタ５０のカウンタ値をサイクリックにカウントダウンするものとしたが、カウントアップとカウントダウンを交互に行う構成としてもよい。例えば、カウンタ値を１〜５の範囲で行う場合、１→２→３→４→５→４→３→２→１→２→・・・と順に変更させるものとしてもよい。また、カウントに応じて選択される電位は一つだが、カウントに応じて電位がランダムに切り替わっても良い。
【００４１】
また、本実施の形態における制御回路２００では、クロック信号ＣＬＫの周期を５段階で変更する構成としたが、これに限定されるものではない。カウンタ５０のカウント範囲、抵抗素子群の端子電圧、トランジスタの個数等を変更することによって、クロック信号ＣＬＫの周期を任意の段階数に変更させることが可能である。
【００４２】
本実施形態においては、ＶＬレベルを固定でＶＨレベルをカウンタに応じて切り替えたが、同様にＶＨレベルを固定でＶＬレベルをカウンタに応じて切り替えてもよい。
【符号の説明】
【００４３】
１０  整流部、１４  チョークコイル、１６  回生用ダイオード、１８  スイッチング素子、２０  第１比較器、２２  ラッチ部、２４  バッファ素子、２６  第２比較器、２８  ノット素子、３０  整流部、３０ａ  整流ブリッジ回路、３０ｂ  フューズ、３０ｃ  フィルタ、３４  チョークコイル、３６  回生用ダイオード、３８  スイッチング素子、４０  第１比較器、４２  クロック発生部、４４  ラッチ部、４６  バッファ素子、５０  カウンタ、５２  第２比較器、５４  ノア素子部、１００，２００  制御回路、１０２  発光素子、２００  制御回路、２０２  調光回路。
【図１】
2011254665.tif 000003
【図２】
2011254665.tif 000004
【図３】
2011254665.tif 000005
【図４】
2011254665.tif 000006
【図５】
2011254665.tif 000007