(57)【要約】【課題】信号の経路長が変化する場合、その信号における周波数特性に起因する歪みを補償することができないという問題を解決する信号切替装置を提供する。【解決手段】信号切替回路２は、入力コネクタ１‐０〜１‐（ｍ−１）と出力コネクタ５‐０〜５‐（ｎ−１）との接続関係を切り替える。また、補償回路３‐０〜３‐（ｎ−１）および制御回路８を含む補償部は、入力コネクタ１‐０〜１‐（ｍ−１）のそれぞれに入力された各信号の周波数特性のそれぞれを、信号切替回路２にて切り替えられた接続関係に応じて補償する。【選択図】図１
2011166646.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号入力部と、
単数または複数の信号出力部と、
各信号入力部と各信号出力部との接続関係を切り替える信号切替部と、
各信号入力部に入力された各信号の周波数特性のそれぞれを、前記信号切替部にて切り替えられた接続関係に応じて補償する補償部と、を有する信号切替装置。
【請求項２】
請求項１に記載の信号切替装置において、
前記補償部は、
各信号の周波数特性のそれぞれを補償する補償実行部と、
前記接続関係に応じて、前記補償実行部にて補償される周波数特性のそれぞれの補償特性を調整する制御部と、を有する、信号切替装置。
【請求項３】
請求項２に記載の信号切替装置において、
前記補償実行部は、各信号出力部に対応する複数の補償回路を有し、各補償回路は、自補償回路に対応する信号出力部と接続された信号入力部に入力された信号の周波数特性を補償し、
前記制御部は、前記接続関係に応じて、各補償回路にて補償される周波数特性のそれぞれの補償特性を調整する、信号切替装置。
【請求項４】
請求項３に記載の信号切替装置において、
各補償回路は、
自補償回路に対応する信号出力部に接続された信号入力部に入力された信号の周波数特性を補償し、当該周波数特性の補償特性がそれぞれ異なる複数の固定補償回路と、
各固定補償回路にて前記周波数特性が補償された信号のいずれかを出力する切替回路と、を有し、
前記制御部は、前記接続関係に応じて、前記切替回路から出力される信号を切り替える、信号切替装置。
【請求項５】
請求項４に記載の信号切替装置において、
各固定補償回路は、抵抗およびインダクタを有するＲＬ回路を含み、各固定補償回路に含まれるインダクタの値がそれぞれ異なる、信号切替装置。
【請求項６】
請求項４または５に記載の信号切替装置において、
各固定補償回路は、抵抗およびコンデンサを有するＲＣ回路を含み、各固定補償回路に含まれるコンデンサの値がそれぞれ異なる、信号切替装置。
【請求項７】
請求項５に記載の信号切替装置において、
前記制御部は、前記信号切替部にて互いに接続された信号入力部および信号出力部間の伝送路の長さが長いほど、当該信号出力部に対応する補償回路内の、前記インダクタの値が大きい固定補償回路にて前記周波数特性が補償された信号を前記切替回路から出力させる、信号切替装置
【請求項８】
請求項６に記載の信号切替装置において、
前記制御部は、前記信号切替部にて互いに接続された信号入力部および信号出力部間の伝送路の長さが長いほど、当該信号出力部に対応する補償回路内の、前記コンデンサの値が大きい固定補償回路にて前記周波数特性が補償された信号を前記切替回路から出力させる、信号切替装置
【請求項９】
複数の信号入力部と単数または複数の信号出力部とを有する信号切替装置による周波数特性補償方法であって、
各信号入力部と各信号出力部との接続関係を切り替え、
各信号入力部に入力された各信号の周波数特性のそれぞれを、前記切り替えられた接続関係に応じて補償する、周波数特性補償方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号の経路を切り替える信号切替装置に関し、特には、シリアル信号をパラレル信号に変換することなくシリアル信号のまま経路を切り替える信号切替装置および周波数特性補償方法に関する。
【背景技術】
【０００２】
近年、種々の情報処理装置において、ビットレートが比較的高いシリアル信号が使用されることがある。例えば、映像表示装置では、映像信号であるＳＤＩ（Serial Digital Interface：シリアルデジタルインターフェース）信号として、ビットレートが３[Ｇｂｉｔ／ｓ］程度の高い値を有する３Ｇ−ＳＤＩ信号が使用されることがある。
【０００３】
ビットレートが高いシリアル信号が伝送されると、シリアル信号の周波数特性に起因して、そのシリアル信号に歪みが生じることがある。例えば、シリアル信号の群遅延特性（周波数成分ごとの遅延時間）に差が生じて、シリアル信号が歪み、シリアル信号のアイパターンが２重線に見えることがある。
【０００４】
周波数特性に起因する信号の歪みは、ジッタなどの信号劣化を補償するリクロック回路では補償することができず、シリアル信号のアライメント・ジッタの悪化などを引き起こすことがある。このため、ビットレートが高いシリアル信号が使用される場合、シリアル信号の歪みを軽減するために、シリアル信号の周波数特性を補償する補償回路が用いられることがある。
【０００５】
図８は、補償回路を有する信号切替装置の一例を示す図である。図８に示された信号切替装置は、Ｍ個の入力コネクタとＮ個の出力コネクタとの接続関係を切り替えるスイッチングマトリックスである。なお、Ｍは、２以上の整数である。Ｎは、１以上の整数である。
【０００６】
図８において、信号切替装置は、入力コネクタ１０１‐０〜１０１‐（Ｍ−１）と、信号切替回路１０２と、補償回路１０３‐０〜１０３‐（Ｎ−１）と、リクロック回路１０４‐０〜１０４‐（Ｎ−１）と、出力コネクタ１０５‐０〜１０５‐（Ｎ−１）と、制御コネクタ１０６および１０７と、制御回路１０８とを有する。
【０００７】
信号切替回路１０２は、出力コネクタごとに、その出力コネクタと接続する入力コネクタを切り替える切替点１０２‐０〜１０２‐（Ｎ−１）を有する。信号切替回路１０２は、制御回路１０８から入力される制御信号であるＶラッチ信号１１０および切替制御信号１１１に応じて、切替点１０２‐０〜１０２‐（Ｎ−１）を制御して、入力コネクタ１０１‐０〜１０１‐（Ｍ−１）と出力コネクタ１０５‐０〜１０５‐（Ｎ−１）との接続関係を切り替える。
【０００８】
補償回路１０３‐０〜１０３‐（Ｎ−１）のそれぞれは、出力コネクタ１０５‐０〜１０５‐（Ｎ−１）のいずれかと一対一で対応し、その対応する出力コネクタと接続された入力コネクタに入力されたシリアル信号の周波数特性を補償して出力する。周波数特性は、信号における周波数成分ごとに異なる特性であり、信号の周波数成分ごとの遅延時間である群遅延特性や、信号の周波数成分ごとの減衰量である減衰特性を含む。
【０００９】
リクロック回路１０４‐０〜１０４‐（Ｎ−１）のそれぞれは、補償回路１０３‐０〜１０３‐（Ｎ−１）のいずれかと一対一で接続され、その接続された補償回路から出力されたシリアル信号の信号劣化（ジッタなど）を補償して、当該補償回路に対応する出力コネクタから出力する。
【００１０】
以上により、信号切替装置は、出力コネクタ１０５‐０〜１０５‐（Ｎ−１）から周波数特性や信号劣化が補償されたシリアル信号を出力することが可能になる。
【００１１】
また、一般的に信号切替装置では、近年、保守性の向上のために、入力モジュールや出力モジュールがフロントローディング可能な仕様に設計されることが多くなっている。フロントローディングは、入力モジュールや出力モジュールなどのモジュールが装置の前面から実装されることである。
【００１２】
入力モジュールや出力モジュールがフロントローディング可能な仕様の装置では、そのモジュールの入出力コネクタがモジュールの片側（装置背面側）に集中する。この場合、モジュール内のシリアル伝送路の長さである経路長が入力コネクタごとに異なる値になり、各シリアル伝送路の長さが不均一になることがある。
【００１３】
図９は、フロントローディングされた入力モジュールの物理的な実態を示す図である。より具体的には、図９は、図８に示された入力コネクタ１０１‐０〜１０１‐（Ｍ−１）のうちの、入力コネクタ１０１‐０〜１０１‐（Ｐ−１）を含む入力モジュール１１５の物理的な実態を示す図である。なお、Ｐは、２以上Ｍ以下の整数である。
【００１４】
図９では、入力コネクタ１０１‐０〜１０１‐（Ｐ−１）と、入力コネクタ１０１‐０〜１０１‐（Ｐ−１）のそれぞれに対応する、入力モジュール１１５の出力コネクタ１１７‐０〜１１７‐（Ｐ−１）とが示されている。
【００１５】
図９に示されたように、入力モジュール１１５がフロントローディングされると、入力コネクタ１０１‐０〜（Ｐ−１）のそれぞれに入力されたシリアル信号のシリアル伝送路である経路１６‐０〜１６‐（Ｐ−１）の長さが不均一となる。
【００１６】
図９に示された入力モジュール１１５が図８に示された信号切替装置に適用されると、
信号切替回路１０２にて入力コネクタ１０１‐０〜１０１‐（Ｍ−１）および出力コネクタ１０５‐０〜１０５‐（Ｎ−１）の接続関係が切り替えられたときに、各シリアル信号の経路長も切り替えられる。このため、シリアル信号の遅延時間などが、入力コネクタ１０１‐０〜１０１‐（Ｍ−１）および出力コネクタ１０５‐０〜１０５‐（Ｎ−１）の接続関係の切り替えとともに変化し、許容量を超えることがあった。
【００１７】
これに対して、特許文献１に記載のデジタル信号用スイッチング装置では、シリアル信号に含まれるタイミング基準信号に基づいて、シリアル信号の遅延時間が許容量を超えないように、シリアル信号を全体的に遅延させている。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開平０６−９８３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
シリアル信号の経路長が変化すると、シリアル信号の周波数特性も変化する。しかしながら、特許文献１に記載のデジタル信号用スイッチング装置では、シリアル信号の周波数特性については考慮されていない。このため、特許文献１に記載のデジタル信号用スイッチング装置では、シリアル信号における周波数特性に起因する歪みを補償することができないという問題がある。
【００２０】
なお、周波数特性に起因したシリアル信号の歪みがある場合、入力信号に含まれるタイミング基準信号の検知自体が出来ない場合があるため、特許文献１に記載のデジタル信号用スイッチング装置を周波数特性の補償に適用することは困難である。
【００２１】
本発明の目的は、上記の課題である、信号の経路長が変化する場合、その信号における周波数特性に起因する歪みを補償することができないという問題を解決する信号切替装置および周波数特性補償方法を提供することである。
【課題を解決するための手段】
【００２２】
本発明による信号切替装置は、複数の信号入力部と、複数の信号出力部と、各入力端子と各出力端子との接続関係を切り替える信号切替部と、各入力端子に入力された各信号の周波数特性のそれぞれを、前記信号切替部にて切り替えられた接続関係に応じて補償する補償部と、を有する。
【００２３】
本発明による周波数特性補償方法は、複数の信号入力部と複数の信号出力部とを有する信号切替装置による周波数特性補償方法であって、各信号入力部と各信号出力部との接続関係を切り替え、各信号入力部に入力された各信号の周波数特性のそれぞれを、前記切り替えられた接続関係に応じて補償する。
【発明の効果】
【００２４】
本発明によれば、信号の経路長が変化しても、その信号における周波数特性に起因する歪みを補償することが可能になる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第一の実施形態の信号切替装置の構成を示すブロック図である。
【図２】補償回路の構成の一例を示すブロック図である。
【図３】固定補償回路の構成の一例を示した回路図である。
【図４】固定補償回路の構成の他の例を示した回路図である。
【図５】固定補償回路の構成の他の例を示した回路図である。
【図６】固定補償回路の構成の他の例を示した回路図である。
【図７】信号切替装置の動作の一例を説明するためのタイミングチャートである。
【図８】関連技術である信号切替装置の一例を示す図である。
【図９】関連技術であるフロントローディングされた入出力モジュールの物理的な実態を示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明では、同じ機能を有する構成には同じ符号を付け、その説明を省略する場合がある。
【００２７】
図１は、本発明の第一の実施形態の信号切替装置の構成を示すブロック図である。なお、図１では、信号切替装置として、ｍ個の入力コネクタとｎ個の出力コネクタとの接続関係を切り替えるスイッチングマトリックスを用いている。なお、ｍは、２以上の整数である。ｎは、１以上の整数である。
【００２８】
図１において、信号切替装置は、入力コネクタ１‐０〜１‐（ｍ−１）と、信号切替回路２と、補償回路３‐０〜３‐（ｎ−１）と、リクロック回路４‐０〜４‐（ｎ−１）と、出力コネクタ５‐０〜５‐（ｎ−１）と、制御コネクタ６および７と、制御回路８とを有する。ｍは、２以上の整数である。ｎは、１以上の整数である。したがって、入力コネクタは、複数あることになる。また、出力コネクタは、大抵の場合複数あることになるが、単数でも良い。
【００２９】
入力コネクタ１‐０〜１‐（ｍ−１）は、信号入力部と呼ばれることもある。また、入力コネクタ１‐０〜１‐（ｍ−１）は、複数の入力モジュールのいずれかに含まれる。図１では、入力コネクタ１‐０〜１‐（ｐ−１）を有する入力モジュール１５が示されている。
【００３０】
入力コネクタ１‐０〜１‐（ｍ−１）のそれぞれには、シリアル信号が入力される。以下では、シリアル信号は、ＳＤＩ信号（より具体的には、３Ｇ‐ＳＤＩ信号）として説明する。
【００３１】
信号切替回路２は、入力コネクタ１‐０〜１‐（ｍ−１）と出力コネクタ５‐０〜５‐（ｎ−１）との接続関係を切り替える。
【００３２】
より具体的には、信号切替回路２は、出力コネクタ５‐０〜５‐（ｎ−１）のそれぞれに接続された出力ラインＯ‐０〜Ｏ‐（ｎ−１）のそれぞれに対応する切替点２‐０〜２‐（ｎ−１）を有する。切替点２‐０〜２‐（ｎ−１）のそれぞれは、入力コネクタ１‐０〜１‐（ｍ−１）のそれぞれに接続された入力ラインＩ‐０〜Ｉ‐（ｍ−１）のいずれかを選択的に自切替点に対応する出力ラインと接続する。
【００３３】
さらに、信号切替回路２には、制御回路８から、入力コネクタ１‐０〜１‐（ｍ−１）と出力コネクタ５‐０〜５‐（ｎ−１）との接続関係を切り替える切替タイミングを示すＶラッチ信号１０と、入力コネクタ１‐０〜１‐（ｍ−１）と出力コネクタ５‐０〜５‐（ｎ−１）との接続関係を示す切替制御信号１１とが入力される。
【００３４】
そして、信号切替回路２は、Ｖラッチ信号１０および切替制御信号１１に応じて、切替点２‐０〜２‐（ｎ−１）を制御して、入力ラインＩ‐０〜Ｉ‐（ｍ−１）および出力ラインＯ‐０〜Ｏ‐（ｎ−１）の接続関係を切り替えることで、入力コネクタ１‐０〜１‐（ｍ−１）と出力コネクタ５‐０〜５‐（ｎ−１）との接続関係を切り替える。
【００３５】
これにより、出力ラインＯ‐０〜Ｏ‐（ｎ−１）には、入力コネクタ１‐０〜１‐（ｍ−１）のそれぞれに入力されたＳＤＩ信号のいずれかが出力されることになる。
【００３６】
補償回路３‐０〜３‐（ｎ−１）は、補償実行部を構成する。補償実行部は、信号切替回路２と出力コネクタ５‐０〜５‐（ｎ−１）との間に配置され、入力コネクタ１‐０〜１‐（ｍ−１）のそれぞれに入力された各ＳＤＩ信号の周波数特性を補償して出力する。周波数特性は、信号の周波数成分ごとの遅延時間である群遅延特性と、信号の周波数成分ごとの振幅特性（減衰特性）とを含む。
【００３７】
より具体的には、補償回路３‐０〜３‐（ｎ−１）のそれぞれには、制御回路８からＳＤＩ信号の周波数特性の補償特性を示す補償制御信号１４‐０〜１４‐（ｎ−１）のいずれかが入力される。また、補償回路３‐０〜３‐（ｎ−１）のそれぞれは、出力ラインＯ‐０〜Ｏ‐（ｎ−１）のいずれかと一対一で接続される。このため、補償回路３‐０〜３‐（ｎ−１）のそれぞれは、出力コネクタ５‐０〜５‐（ｎ−１）のいずれかと一対一で対応することになる。
【００３８】
そして、補償回路３‐０〜３‐（ｎ−１）のそれぞれは、信号切替部２から出力されたＳＤＩ信号のうち、自回路に接続された出力ラインに出力されたＳＤＩ信号の周波数特性を、その入力された補償制御信号が示す補償特性でＳＤＩ信号の周波数特性を補償して出力する。したがって、補償回路３‐０〜３‐（ｎ−１）のそれぞれは、自回路に対応する出力コネクタと接続された入力コネクタに入力された信号の周波数特性を補償することになる。
【００３９】
リクロック回路４‐０〜４‐（ｎ−１）のそれぞれは、補償回路３‐０〜３‐（ｎ−１）のいずれかと重複なく接続され、その接続された補償回路から出力されたＳＤＩ信号の信号劣化（ジッタなど）を補償して出力する。
【００４０】
出力コネクタ５‐０〜５‐（ｎ−１）のそれぞれは、信号出力部と呼ばれることもある。出力コネクタ５‐０〜５‐（ｎ−１）のそれぞれは、リクロック回路４‐０〜４‐（ｎ−１）のいずれかと重複なく接続され、その接続されたリクロック回路から出力された信号を信号切替装置の外部に出力する。
【００４１】
制御コネクタ６には、入力コネクタ１‐０〜１‐（ｍ−１）に入力されるＳＤＩ信号の垂直同期信号であるＶ周期信号１２が入力される。制御コネクタ７には、信号切替回路２にて切り替えられる入力コネクタ１‐０〜１‐（ｍ−１）および出力コネクタ５‐０〜５‐（ｎ−１）の接続関係を示す外部制御信号１３が入力される。
【００４２】
制御回路８は、制御部と呼ばれることもある。制御回路８は、制御コネクタ６に入力されたＶ周期信号１２と、制御コネクタ７に入力された外部制御信号１３に応じて、Ｖラッチ信号１０および切替制御信号１１を生成する。制御回路８は、その生成したＶラッチ信号１０および切替制御信号１１を信号切替回路２に入力して、入力コネクタ１‐０〜１‐（Ｍ−１）および出力コネクタ５‐０〜５‐（ｎ−１）の接続関係を切り替える。
【００４３】
また、制御回路８は、Ｖ周期信号１２および外部制御信号１３に応じて、補償制御信号１４‐０〜１４‐（ｎ−１）を生成する。制御回路８は、その生成した補償制御信号１４‐０〜１４‐（ｎ−１）のそれぞれを、補償回路３‐０〜３‐（ｎ−１）のいずれかに入力して、補償回路３‐０〜３‐（ｎ−１）にて補償される周波数特性のそれぞれの補償特性を調整する。
【００４４】
ここで、制御回路８は、信号切替部２を用いて、入力コネクタ１‐０〜１‐（ｍ−１）および出力コネクタ５‐０〜５‐（ｎ−１）の実際の接続関係を、外部制御信号１３が示す接続関係に切り替えている。また、制御回路８は、外部制御信号１３に応じて、補償回路３‐０〜３‐（ｎ−１）にて補償される周波数特性のそれぞれの補償特性を調整している。
【００４５】
このため、制御回路８は、信号切替部２にて切り替えられた入力コネクタ１‐０〜１‐（ｍ−１）および出力コネクタ５‐０〜５‐（ｎ−１）の接続関係に応じて、補償回路３‐０〜３‐（ｎ−１）にて補償される周波数特性のそれぞれの補償特性を調整していることになる。また、補償回路３‐０〜３‐（ｎ−１）と制御回路８とを含む補償部は、その接続関係に応じて、入力コネクタ１‐０〜１‐（ｍ−１）のそれぞれに入力された各ＳＤＩ信号の周波数特性のそれぞれを補償することになる。また、制御回路８は、その接続関係に応じて、補償回路３‐０〜３‐（ｎ−１）を含む補償実行部にて補償される各ＳＤＩ信号の周波数特性の補償特性を調整することになる。
【００４６】
次に、補償回路の具体例について説明する。
【００４７】
図２は、補償回路の構成例を示した回路図である。図２において、信号切替装置は、入力端子５１‐０および５１‐１と、固定補償回路５２‐０および５２‐１と、切替回路５３と、出力端子５４‐０および５４‐１と、制御端子５５とを含む。なお、図１では、入力コネクタ１‐０〜１‐（ｍ−１）に入力されるＳＤＩ信号は、装置内部では差動信号に変換されるものとしている。
【００４８】
入力端子５１‐０および５１‐１には、入力コネクタに入力されたＳＤＩ信号が入力される。より具体的には、入力端子５１‐０には、ＳＤＩ信号に含まれる正相信号である正相ＳＤＩ信号が入力される。入力端子５１‐１には、ＳＤＩ信号に含まれる負相信号である負相ＳＤＩ信号が入力される。
【００４９】
固定補償回路５２‐０および５２‐１は、入力端子５１‐０および５１‐１に入力されたＳＤＩ信号の周波数特性を補償する。ここで、固定補償回路５２‐０および５２‐１は、ＳＤＩ信号の周波数特性の補償特性が固定されている。また、固定補償回路５２‐０および５２‐１では、周波数特性の補償特性がそれぞれ異なる。
【００５０】
切替回路５３は、制御端子５５に入力された補償制御信号に応じて、出力端子５４‐０および５４‐１に接続される固定補償回路を切り替えて、固定補償回路５２‐０および５２‐１のそれぞれにて周波数特性が補償されたＳＤＩ信号のいずれかを、出力端子５４‐０および５４‐１を介してリロック回路に出力する。
【００５１】
図３〜図６は、固定補償回路の構成例を示した回路図である。
【００５２】
図３で示した固定補償回路は、入力端子３１と、ドライブＩＣ（Integrated Circuit）３２と、ＲＣ回路３３と、出力端子３４とを有する。
【００５３】
入力端子３１には、ＳＤＩ信号が入力される。
【００５４】
ドライブＩＣ３２は、入力端子３１に入力されたＳＤＩ信号に対して、装置内部での信号の全体的な減衰を補償し、その全体的な減衰を補償したＳＤＩ信号を出力する。
【００５５】
なお、ドライブＩＣ３２は、正相出力端子３２‐０と負相出力端子３２‐１とを有し、差動ＳＤＩ信号に含まれる正相ＳＤＩ信号を正相出力端子３２‐０から出力し、差動ＳＤＩ信号に含まれる負相ＳＤＩ信号を負相出力端子３２‐１から出力する。
【００５６】
ＲＣ回路３３では、コンデンサ３５‐０および抵抗３６‐０が並列に接続されたＲＣ回路である正相ＲＣ回路がドライブＩＣ３２の正相出力端子３２‐０と接続される。また、コンデンサ３５‐１および抵抗３６‐１が並列に接続されたＲＣ回路である負相ＲＣ回路がドライブＩＣ３２の負相出力端子３２‐１と接続される。
【００５７】
ＲＣ回路３３の正相ＲＣ回路は、コンデンサ３５‐０の値（容量）に応じて正相ＳＤＩ信号の周波数特性を補償して出力し、ＲＣ回路３３の負相ＲＣ回路は、コンデンサ３５‐１の値（容量）に応じて負相ＳＤＩ信号の周波数特性を補償して出力する。
【００５８】
なお、抵抗３６‐０および３６‐１の値（抵抗値）は互いに同じであることが望ましい。
【００５９】
出力端子３４は、ＲＣ回路３３と接続され、ＲＣ回路３３から出力されたＳＤＩ信号（正相ＳＤＩ信号および負相ＳＤＩ信号）を出力する。
【００６０】
図４で示した固定補償回路は、図３で示した固定補償回路のＲＣ回路３３をＲＬ回路４０に置き換えたものである。
【００６１】
ＲＬ回路４０は、互いに直列に接続された抵抗３８およびインダクタ３９を有する。また、ＲＬ回路４０では、抵抗３８およびインダクタ３９を介して、正相出力端子３２‐０および負相出力端子３２‐１が結ばれている。ＲＬ回路は、インダクタ３９の値（インダクタンス）に応じて、正相ＳＤＩ信号および負相ＳＤＩ信号の周波数特性を補償して出力する。
【００６２】
図５および図６で示した固定補償回路は、図３で示した固定補償回路にＲＬ回路４０を追加したものである。より具体的には、図５で示した固定補償回路では、ＲＬ回路４０がＲＣ回路３３と出力端子３４との間に追加され、図６で示した固定補償回路では、ＲＬ回路４０がドライブＩＣ３２とＲＣ回路３３との間に追加されている。
【００６３】
図３〜図６で示した固定補償回路では、その固定補償回路に含まれるコンデンサ３５‐０および３５‐１やインダクタ４２の値に応じてＳＤＩ信号の周波数特性が変化する。このため、固定補償回路５２‐０および５２‐１として、図３〜図６で示した固定補償回路が使用される場合、固定補償回路５２‐０および５２‐１のそれぞれにて補償される周波数特性が互いに異なるように、コンデンサ３５‐０および３５‐１やインダクタ４２の値が設定される。例えば、固定補償回路５２‐０および５２‐１として図３で示した固定補償回路が使用される場合、固定補償回路５２‐０および５２‐１のそれぞれに含まれるコンデンサ３５‐０および３５‐１の値が異なる。また、固定補償回路５２‐０および５２‐１として図４で示した固定補償回路が使用される場合、固定補償回路５２‐０および５２‐１のそれぞれに含まれるインダクタ４２の値が異なる。
【００６４】
制御回路８は、入力コネクタ１‐０〜１‐（ｍ−１）および出力コネクタ５‐０〜５‐（ｎ−１）の接続関係に応じた補償制御信号を補償回路３‐０〜３（ｎ−１）のそれぞれの制御端子５５に出力して、その接続関係に応じて切替回路５３から出力されるＳＤＩ信号を切り替える。
【００６５】
また、コンデンサ３５‐０および３５‐１やインダクタ４２の値が大きくなるほど、ＳＤＩ信号の高周波成分に対する補償量が低周波成分と比べて大きくなる。さらに、ＳＤＩ信号が伝送する伝送路が長いほど、ＳＤＩ信号の高周波成分に対する遅延量および減衰量が低周波成分と比べて大きくなる。
【００６６】
このため、例えば、図３、図５および図６のように固定補償回路にコンデンサ３５‐０および３５‐１が含まれる場合、制御回路８は、信号切替部２にて互いに接続された入力コネクタおよび出力コネクタ間の伝送路の長さが長いほど、コンデンサ３５‐０および３５‐１の値が大きい固定補償回路にて周波数特性が補償されたＳＤＩ信号を切替回路５３から出力する。
【００６７】
また、図４、図５および図６のように固定補償回路にインダクタ３９が含まれる場合、制御回路８は、信号切替部２にて互いに接続された入力コネクタおよび出力コネクタ間の伝送路の長さが長いほど、インダクタ３９の値が大きい固定補償回路にて周波数特性が補償されたＳＤＩ信号を切替回路５３から出力する。
【００６８】
なお、制御回路８が入力コネクタ１‐０〜１‐（ｍ−１）および出力コネクタ５‐０〜５‐（ｎ−１）の接続関係から固定補償回路を選択する方法は特に限定されない。例えば、制御回路は、入力コネクタ１‐０〜１‐（ｍ−１）および出力コネクタ５‐０〜５‐（ｎ−１）の接続関係と固定補償回路との関係を示すルックアップテーブルを保持し、そのルックアップテーブルを参照して固定補償回路を選択する。
【００６９】
また、ＳＤＩ信号に含まれる正相ＳＤＩ信号および負相ＳＤＩ信号の経路長は同一とみなせることが多いため、通常、同一の固定補償回路に含まれるコンデンサ３５‐０および３５‐１の値は互い等しい。しかしながら、正相ＳＤＩ信号および負相ＳＤＩ信号の経路長が異なる場合、コンデンサ３５‐０および３５‐１を互いに異なる値にしてもよい。
【００７０】
以上説明したように、図２で示した補償回路には、シリアル信号であるＳＤＩ信号をパラレル信号に変換する変換回路が含まれていない。このため、信号切替装置は、シリアル信号をパラレル信号に変換することなく、シリアル信号のまま周波数特性を補償することになる。
【００７１】
次に本実施形態の信号切替装置の動作について説明する。
【００７２】
図７は、信号切替装置の動作の一例を説明するためのタイミングチャートである。なお、以下では、特に断りのない限り、種々の信号は、ＬＯＷアクティブであり、ラッチ用の信号の立下りエッジでラッチされるものとする。なお、図６では、垂直同期信号に関する動作は省略している。
【００７３】
制御回路８には、制御コネクタ６からＶ周期信号１２が入力され、制御コネクタ７から外部制御信号１３が入力される。
【００７４】
ここで、Ｖ周期信号１２は、周期Ｔｖの信号である。周期Ｔｖは、本実施形態では、約１６ミリ秒または約２０ミリ秒とするが、実際には、１６ミリ秒以下でもよいし、２０ミリ秒以上でもよい。また、Ｖ周期信号１２としては、ＳＭＰＴＥ‐１７０Ｍ規格のＮＴＳＣブラックバースト信号、または、ＩＴＵ−Ｒ‐ＢＴ．４７０−６規格のＰＡＬブラックバースト信号などが一般的に使用されるが、これらに限らず種々の垂直同期信号を使用することができる。また、図７では模式的に垂直同期部をＬＯＷアクティブなパルスとした信号とし表しているがこれに限らない。
【００７５】
また、外部制御信号１３は、出力コネクタ５‐０〜５‐（ｎ−１）のそれぞれに接続する入力コネクタを順番に示す信号である。図６では、出力コネクタｑが入力コネクタＤｑと接続することを「ｑ，Ｄｑ」と表わしている。ｑは、０〜ｎ−１の整数であり、Ｄｑは、０〜ｍ−１の整数である。なお、外部制御信号１３は、Ｖ周期信号１２の周期Ｔｖ中に、出力コネクタ５‐０〜５‐（ｎ−１）のそれぞれに接続する入力コネクタのそれぞれを順番に示すように生成されるのが一般的であり、本実施形態でも、そうしている。
【００７６】
制御回路８は、Ｖ周期信号１２に応じてＶラッチ信号１０を生成して信号切替回路２に出力する。なお、Ｖラッチ信号は、Ｖ周期信号１２と同じ周期Ｔｖを有するパルス信号であり、信号切替回路２にて入力コネクタ１‐０〜１‐（ｍ−１）および出力コネクタ５‐０〜５‐（ｎ−１）の接続関係の切り替える時刻であるスイッチングポイント付近でアサートされる。
【００７７】
なお、実際には、Ｖラッチ信号１０およびＶ周期信号１２は、周期Ｔｖおよび周期Ｔｖ’（≠Ｔｖ）を繰り返す信号であるが、周期ＴｖおよびＴｖ’の差は、本動作では無視できる。
【００７８】
制御回路８は、Ｖ周期信号１２と外部制御信号１３とに応じて、切替制御信号１１を生成して信号切替回路２に出力する。
【００７９】
このとき、制御回路８は、外部制御信号１３が入力されたときのＶ周期信号１２の次の周期Ｔｖ中に、その外部制御信号１３に応じた切替制御信号１１を生成して出力する。このため、例えば、期間０で入力された外部制御信号１３は、期間０の次の期間１で生成される切替制御信号１１に反映される。
【００８０】
なお、切替制御信号１１は、ラッチ信号、データ信号およびアドレス信号を含む。ラッチ信号は、信号切替回路２の切替点２‐０〜２‐（ｎ−１）のそれぞれにおけるデータ信号およびアドレス信号のラッチタイミングを示す。データ信号は、切替点２‐０〜２‐（ｎ−１）のそれぞれに対応する出力ラインと接続する入力ラインを周期Ｔｖ内に順番に示す。アドレス信号は、同時刻のデータ信号が示す入力ラインと接続する出力ラインを順番に示す。
【００８１】
信号切替回路２は、制御回路８から入力されたＶラッチ信号１０および切替制御信号１１に応じて、切替点２‐０〜２‐（ｎ−１）を制御して、入力コネクタ１‐０〜１‐（ｍ−１）および出力コネクタ５‐０〜５‐（ｎ−１）の接続関係に切り替える。
【００８２】
このとき、信号切替回路２は、切替制御信号１１が入力されたときのＶラッチ信号１０の次の周期Ｔｖ中に、上記の接続関係の切り替えを行う。このため、期間１で入力された切替制御信号１１は、期間１の次の期間２で実際の接続関係に反映される。このため、例えば、期間０で制御回路８に入力された外部制御信号１３は、期間２において実際の接続関係に反映される。
【００８３】
なお、Ｖ周期信号１２からＶラッチ信号１０を生成する生成方法や、信号切替回路２による接続関係の切り替え方法は、信号切替装置を設計する当業者に良く知られている。
【００８４】
また、制御回路８は、Ｖラッチ信号１０と外部制御信号１３とに基づいて、補償制御信号１４‐０〜１４‐（ｎ−１）を生成する。そして、制御回路８は、補償制御信号１４‐０〜１４‐（ｎ−１）のそれぞれを、その補償制御信号に対応する補償回路に出力する。なお、本実施形態では、補償制御信号１４‐０〜１４‐（ｎ−１）は、順番に補償回路３‐０〜３‐（ｎ−１）に対応する。例えば、補償制御信号１４‐０は補償回路３‐０に対応し、補償制御信号１４‐（ｎ−１）は、補償回路３‐（ｎ−１）に対応する。
【００８５】
このとき、制御回路８は、外部制御信号１３が入力されたときのＶ周期信号１２の２つ後の周期Ｔｖ中に、その外部制御信号１３に応じた補償制御信号１４‐０〜１４‐（ｎ−１）を生成して出力する。このため、例えば、期間０で入力された外部制御信号１３は、期間０の２つ後の期間２で生成される補償制御信号１４‐０〜１４‐（ｎ−１）に反映される。
【００８６】
補償回路３‐０〜３‐（ｎ−１）は、補償制御信号１４‐０〜１４‐（ｎ−１）が入力された期間中に、補償制御信号１４‐０〜１４‐（ｎ−１）に応じて補償特性を切り替える。このとき、補償回路３‐０〜３‐（ｎ−１）は、補償制御信号１４‐０〜１４‐（ｎ−１）が入力されてから数十マイクロ秒程度以内に補償特性を切り替えることが望ましい。
【００８７】
これにより、期間０で制御回路８に外部制御信号１３が入力されると、期間０の２つ後の期間２で補償特性がＸ０から、その外部制御信号１３に応じたＸ０’に切り替えられる。したがって、入力コネクタ１‐０〜１‐（ｍ−１）および出力コネクタ５‐０〜５‐（ｎ−１）の接続関係が切り替えられた期間と同じ期間で、その接続関係に応じた補償特性が設定されることになる。
【００８８】
以上説明したように本実施形態によれば、信号切替回路２は、入力コネクタ１‐０〜１‐（ｍ−１）と出力コネクタ５‐０〜５‐（ｎ−１）との接続関係を切り替える。また、補償回路３‐０〜３‐（ｎ−１）および制御回路８を含む補償部は、入力コネクタ１‐０〜１‐（ｍ−１）のそれぞれに入力された各ＳＤＩ信号の周波数特性のそれぞれを、信号切替回路２にて切り替えられた接続関係に応じて補償する。
【００８９】
この場合、各ＳＤＩ信号の周波数特性が入力コネクタ１‐０〜１‐（ｍ−１）と出力コネクタ５‐０〜５‐（ｎ−１）との接続関係に応じて補償される。したがって、入力コネクタ１‐０〜１‐（ｍ−１）と出力コネクタ５‐０〜５‐（ｎ−１）との接続関係が切り替えられることでＳＤＩ信号の経路長が変化しても、ＳＤＩ信号における周波数特性に起因する歪みを補償することが可能になる。
【００９０】
以上説明した各実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【００９１】
例えば、図２では、選択可能な補償特性が２種類だけであったが、補償回路の数と切替回路に入力可能な信号の数を増やすことで、選択可能な補償特性の数を増やすことができる。
【００９２】
また、補償回路において、ドライブＩＣの出力端子と接続されるＲＣ回路およびＲＬ回路の数や順序は任意で良い。
【００９３】
また、補償回路は、図２で示したようにディスクリート回路で構成されていたが、補償制御信号が入力されてから数十マイクロ秒程度以内で周波数特性を補償する補償特性が変更可能なＩＣで構成されてもよい。
【００９４】
さらに、信号切替回路および補償回路の制御方法は、信号切替回路にて切り替えられる接続関係に応じて、補償回路の補償特性が切り替えられるものであれば、特に限定されない。
【符号の説明】
【００９５】
１‐０〜１‐（ｍ−１）、入力コネクタ
２                      信号切替回路
２‐０〜２‐（ｎ−１）  切替点
３‐０〜３‐（ｎ−１）  補償回路
４‐０〜４‐（ｍ−１）  リクロック回路
５‐０〜５‐（ｎ−１）  出力コネクタ
６、７                  制御コネクタ
８                      制御回路
１０                    Ｖラッチ信号
１１                    切替制御信号
１２                    Ｖ周期信号
１３                    外部制御信号
３１                    入力端子
３２                    ドライブＩＣ
３２‐０                正相出力端子
３２‐１                負相出力端子
３３                    ＲＣ回路
３４                    出力端子
３５‐０、３５‐１      コンデンサ
３６‐０、３６‐１、３８  抵抗
３９                    インダクタ
４０                    ＲＬ回路
５１‐０、５１‐１      入力端子
５２‐０、５２‐１      固定補償回路
５３                    切替回路
５４‐０、５４‐１      出力端子
【図１】
2011166646.tif 000003
【図２】
2011166646.tif 000004
【図３】
2011166646.tif 000005
【図４】
2011166646.tif 000006
【図５】
2011166646.tif 000007
【図６】
2011166646.tif 000008
【図７】
2011166646.tif 000009
【図８】
2011166646.tif 000010
【図９】
2011166646.tif 000011