(57)【要約】【課題】画像データ処理用デバイスの実装状態の相違が、その出力信号の特性に与える影響を抑制することを目的とする。【解決手段】第１再構成可能デバイス３８に構成される特性調整回路４８は、ユーザの操作に応じて回路構成を変更し、その出力特性を変更することを可能とする。特性調整回路４８は、例えば、バッファアンプを備える。バッファアンプの周辺素子の接続状態、周辺素子の素子定数等を変化させることで、特性調整回路４８の信号伝送線４０に対する出力特性が調整される。特性調整回路４８の各回路構成は、回路構成メモリに記憶される候補データによって規定される。複数の候補データは、バッファアンプの周辺素子について、それぞれ異なる接続状態、素子定数等を規定する。これによって、異なる候補データに基づいて構成される特性調整回路４８は、信号伝送線４０に対する出力特性が異なったものとなる。【選択図】図３
2011061641.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路素子と、
異なる送信特性で信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、
前記複数種の信号送信回路のうちの構成すべき回路についての指示を受ける指示受け手段と、
前記構成手段が前記指示受け手段が受けた指示に従って構成した信号送信回路に、画像データ信号を送信させる信号送信手段と、
を備えることを特徴とする画像データ信号送信装置。
【請求項２】
複数の回路素子と、
異なる送信特性で信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、
前記構成手段によって構成された信号送信回路に信号を送信させる信号送信手段と、
を備え、
前記信号送信手段は、
前記構成手段によって構成された信号送信回路に前記信号伝送線を介して接続先装置に対して試験信号を送信させ、
前記構成手段は、
前記試験信号の品質が良好である旨の応答が前記接続先装置から得られないときは、前記試験信号を送信した信号送信回路とは異なる別の信号送信回路を構成し、
前記信号送信手段は、
当該別の信号送信回路に前記接続先装置に対して再び前記試験信号を送信させ、
前記構成手段は、
前記試験信号の品質が良好である旨の応答を前記接続先装置から得たときは、その応答を得たときに構成されている信号送信回路を画像データ信号用送信回路として決定し、
前記信号送信手段は、
前記画像データ信号用送信回路に前記接続先装置に対して画像データ信号を送信させることを特徴とする画像データ信号送信装置。
【請求項３】
前記複数種の信号送信回路は、
前記信号伝送線に対する出力インピーダンスが互いに異なることを特徴とする請求項１または請求項２に記載の画像データ信号送信装置。
【請求項４】
信号伝送線に信号を送信する送信装置と、
前記送信装置から送信された信号を前記信号伝送線を介して受信する受信装置と、
を備え、
前記送信装置は、
複数の回路素子と、
異なる送信特性で前記信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、
前記構成手段によって構成された信号送信回路に信号を送信させる信号送信手段と、
を備え、
前記信号送信手段は、
前記構成手段によって構成された信号送信回路に前記信号伝送線を介して前記受信装置に対して試験信号を送信させ、
前記構成手段は、
前記試験信号の品質が良好である旨の応答が前記受信装置から得られないときは、前記試験信号を送信した信号送信回路とは異なる別の信号送信回路を構成し、
前記信号送信手段は、
当該別の信号送信回路に前記接続先装置に対して再び前記試験信号を送信させ、
前記構成手段は、
前記試験信号の品質が良好である旨の応答を前記受信装置から得たときは、その応答を得たときに構成されている信号送信回路を画像データ信号用送信回路として決定し、
前記信号送信手段は、
前記画像データ信号用送信回路に前記受信装置に対して画像データ信号を送信させ、
前記受信装置は、
前記試験信号を前記信号伝送線を介して受信する試験信号受信手段と、
前記試験信号の品質について良否判定を行う良否判定手段と、
前記良否判定の結果を示す情報を、前記試験信号に対する応答として前記送信装置に通知する応答情報通知手段と、
前記信号伝送線を介して前記画像データ信号を受信する画像データ信号受信手段と、
を備えることを特徴とする画像データ信号伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データ信号送信装置および画像データ信号伝送システムに関する。
【背景技術】
【０００２】
コンピュータからプリンタに画像データを送信し、画像を印刷するシステムが広く用いられている。このようなシステムに用いられるコンピュータには、ソフトウエアに基づく画像データ処理を実行する他、画像データ処理用のハードウエアデバイスに処理を実行させるものがある。
【０００３】
引用文献１には、画像データ処理用デバイスとしてダイナミックリコンフィギュラブルロジックを用いた画像処理装置につき記載されている。このダイナミックリコンフィギュラブルロジックは、処理速度および消費電力が異なる複数通りの回路を処理の過程に応じて動的に構成する。
【０００４】
引用文献２には、画像データ処理用の動的再構成可能デバイスの制御装置について記載されている。この制御装置は、動的再構成可能デバイスが演算処理を実行しているときに構成情報に関するエラーが発生した場合、そのエラーが処理結果に影響しないか否かを判定する。そして、処理結果に影響しない旨の判定をした場合には演算処理を継続する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−５０４４４号公報
【特許文献２】特開２００７−２９３７０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
画像データ処理用デバイスを他の装置と組み合わせて用いる場合、画像データ処理用デバイスに接続される信号伝送線の長さ、形状等が実装状態によって異なり、これに伴って信号伝送線の特性が異なったものとなる。そのため、実装状態の相違が画像データ処理用デバイスの出力信号の特性に影響を与えることがある。
【０００７】
本発明は、画像データ処理用デバイスの実装状態の相違が、その出力信号の特性に与える影響を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に係る本発明は、複数の回路素子と、異なる送信特性で信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、前記複数種の信号送信回路のうちの構成すべき回路についての指示を受ける指示受け手段と、前記構成手段が前記指示受け手段が受けた指示に従って構成した信号送信回路に、画像データ信号を送信させる信号送信手段と、を備えることを特徴とする画像データ信号送信装置である。
【０００９】
請求項２に係る本発明は、複数の回路素子と、異なる送信特性で信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、前記構成手段によって構成された信号送信回路に信号を送信させる信号送信手段と、を備え、前記信号送信手段は、前記構成手段によって構成された信号送信回路に前記信号伝送線を介して接続先装置に対して試験信号を送信させ、前記構成手段は、前記試験信号の品質が良好である旨の応答が前記接続先装置から得られないときは、前記試験信号を送信した信号送信回路とは異なる別の信号送信回路を構成し、前記信号送信手段は、当該別の信号送信回路に前記接続先装置に対して再び前記試験信号を送信させ、前記構成手段は、前記試験信号の品質が良好である旨の応答を前記接続先装置から得たときは、その応答を得たときに構成されている信号送信回路を画像データ信号用送信回路として決定し、前記信号送信手段は、前記画像データ信号用送信回路に前記接続先装置に対して画像データ信号を送信させることを特徴とする画像データ信号送信装置である。
【００１０】
請求項３に係る本発明は、前記複数種の信号送信回路は、前記信号伝送線に対する出力インピーダンスが互いに異なることを特徴とする請求項１または請求項２に記載の画像データ信号送信装置である。
【００１１】
請求項４に係る本発明は、信号伝送線に信号を送信する送信装置と、前記送信装置から送信された信号を前記信号伝送線を介して受信する受信装置と、を備え、前記送信装置は、複数の回路素子と、異なる送信特性で前記信号伝送線に信号を送信する複数種の信号送信回路のうちいずれかを、前記回路素子を組み合わせて構成する構成手段と、前記構成手段によって構成された信号送信回路に信号を送信させる信号送信手段と、を備え、前記信号送信手段は、前記構成手段によって構成された信号送信回路に前記信号伝送線を介して前記受信装置に対して試験信号を送信させ、前記構成手段は、前記試験信号の品質が良好である旨の応答が前記受信装置から得られないときは、前記試験信号を送信した信号送信回路とは異なる別の信号送信回路を構成し、前記信号送信手段は、当該別の信号送信回路に前記接続先装置に対して再び前記試験信号を送信させ、前記構成手段は、前記試験信号の品質が良好である旨の応答を前記受信装置から得たときは、その応答を得たときに構成されている信号送信回路を画像データ信号用送信回路として決定し、前記信号送信手段は、前記画像データ信号用送信回路に前記受信装置に対して画像データ信号を送信させ、前記受信装置は、前記試験信号を前記信号伝送線を介して受信する試験信号受信手段と、前記試験信号の品質について良否判定を行う良否判定手段と、前記良否判定の結果を示す情報を、前記試験信号に対する応答として前記送信装置に通知する応答情報通知手段と、前記信号伝送線を介して前記画像データ信号を受信する画像データ信号受信手段と、を備えることを特徴とする画像データ信号伝送システムである。
【発明の効果】
【００１２】
請求項１に係る発明によれば、画像データ信号送信装置の実装状態の相違が、その送信信号の特性に与える影響を抑制することができる。
【００１３】
請求項２に係る発明によれば、画像データ信号送信装置の実装状態の相違が、その送信信号の特性に与える影響を抑制することができる。
【００１４】
請求項３に係る本発明によれば、画像データ信号送信装置の実装状態の相違に基づいて、その送信信号の特性が受ける影響が抑制されるよう、信号伝送線に対する出力インピーダンスを変更することができる。
【００１５】
請求項４に係る発明によれば、送信装置の実装状態の相違が、その送信信号の特性に与える影響を抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】印刷システムの構成例を示す図である。
【図２】第１実施形態に係るプリンタ接続ボードの構成例を示す図である。
【図３】各再構成可能デバイスに構成される回路の例を示す図である。
【図４】候補データによって規定される特性調整回路の例を示す図である。
【図５】抵抗値参照型のデバイスを用いた場合における参照抵抗器の接続例を示す図である。
【図６】第１ボードの具体例を示す図である。
【図７】第２ボードの具体例を示す図である。
【図８】各再構成可能デバイスに構成される回路の例を示す図である。
【図９】キャリブレーション処理において、デバイス制御装置が第１再構成可能デバイスと共に実行する処理、および第２再構成可能デバイスが実行する処理のフローチャートである。
【図１０】試験信号の時間波形の例を示す図である。
【図１１】段付波形を検出するための信号品質判定回路の例を示す図である。
【図１２】図１１に示す信号品質判定回路の処理を説明する図である。
【発明を実施するための形態】
【００１７】
１．印刷システム
図１に本発明の実施形態に係る印刷システムの構成例を示す。印刷システムは、通信ネットワーク１２、通信ネットワーク１２に接続された印刷処理コンピュータ１０、印刷処理コンピュータ１０に接続されたプリンタ２４を備える。
【００１８】
印刷処理コンピュータ１０が備える各装置はデータバス１４に接続され、演算処理装置１８との間でデータの授受を行う。演算処理装置１８は、システムメモリ１６に記憶されたプログラムに従い、データバス１４から取得したデータに対する演算処理を実行する。
【００１９】
印刷処理コンピュータ１０が実行する印刷処理について説明する。演算処理装置１８は、システムメモリ１６に記憶された印刷処理プログラムを実行し、他のコンピュータから通信ネットワーク１２および通信インターフェース２０を介してページ記述言語で記述されたＰＤＬデータを取得する。そして、取得したＰＤＬデータを各画素の色および各画素の位置座標を表す画像データに変換し、圧縮処理、色空間変換処理等を施してシステムメモリ１６に記憶させる。
【００２０】
このように、他のコンピュータからＰＤＬデータを取得し画像データに変換する代わりに、画像データを生成するプログラムを演算処理装置１８が実行し、それによって生成された画像データを、システムメモリ１６に記憶させてもよい。
【００２１】
演算処理装置１８は、システムメモリ１６に記憶されている画像データをプリンタ接続ボード２２に出力する。プリンタ接続ボード２２は、画像データをプリンタ２４の特性に適合したものに変換する印刷前データ処理を施し、処理後の画像データをプリンタ２４に出力する。プリンタ２４は、印刷処理コンピュータ１０から取得した画像データに基づき印刷処理を実行する。
【００２２】
２．プリンタ接続ボード
（１）ハードウエア構成
図２に第１実施形態に係るプリンタ接続ボード２２の構成例を示す。プリンタ接続ボード２２は、印刷前データ処理を分担して実行する第１ボード２６および第２ボード２８を備える。第１ボード２６に実装された第１再構成可能デバイス３８と、第２ボード２８に実装された第２再構成可能デバイス４２とは信号伝送線４０によって接続される。信号伝送線４０は、第１再構成可能デバイス３８と第２再構成可能デバイス４２との間で授受されるデータを伝送する。第１再構成可能デバイス３８と第２再構成可能デバイス４２とを信号伝送線４０によって接続することで、２つのデバイスによる処理を合わせた一通りの印刷前データ処理が実行される。なお、信号伝送線４０は、各ボードで実行される処理、各ボードのハードウエア構成等に応じた本数のものを設けてもよい。
【００２３】
第１ボード２６が備えるローカルデータバス３０は、インターフェース３２を介してデータバス１４に接続される。第１ボード２６に実装される各デバイスはローカルデータバス３０に接続される。第１再構成可能デバイス３８は、デバイス制御装置３４の制御に基づき、インターフェース３２およびローカルデータバス３０を介してデータバス１４から画像データを取得する。
【００２４】
第１再構成可能デバイス３８および第２再構成可能デバイス４２は、デバイス制御装置３４の制御に基づき、画像データに対して印刷前データ処理を施す。第２ボード２８にはプリンタ接続コネクタ４４が取り付けられる。印刷前データ処理が施された画像データは、プリンタ接続コネクタ４４からプリンタ２４に出力される。
【００２５】
このように、プリンタ接続ボード２２を２つのボードに分割して構成することで、プリンタ接続ボード２２は、２つのボードを重ねて配置する、２つのボードを同一平面上に配置する等、様々な状態で実装される。これによって、プリンタ接続ボード２２の実装上の自由度が高まる。
【００２６】
（２）回路構成処理
デバイス制御装置３４が、第１再構成可能デバイス３８および第２再構成可能デバイス４２に対して実行する処理について説明する。第１再構成可能デバイス３８および第２再構成可能デバイス４２は、複数の回路素子を有し、各回路素子の機能の設定および回路素子間の接続状態を変更することで複数種の回路を構成可能である。デバイス制御装置３４は、回路構成メモリ３６に記憶されている回路構成データに応じた回路を、第１再構成可能デバイス３８および第２再構成可能デバイス４２に構成する。この回路構成処理は、電源電力供給等の起動処理が行われたときに実行してもよい。図３に各デバイスに構成される回路の例を示す。図２に示す構成要素と同一の構成要素については同一の符号を付して説明を省略する。
【００２７】
デバイス制御装置３４は、回路構成メモリ３６に記憶されている回路構成データに基づいて、第１再構成可能デバイス３８に前段回路４６および特性調整回路４８を構成し、第２再構成可能デバイス４２に後段回路５０を構成する。回路構成データに基づいて構成された特性調整回路４８は、後述のようにユーザの操作によって構成を変更してもよい。
【００２８】
前段回路４６および後段回路５０は、印刷前データ処理を分担して実行する。すなわち、印刷前データ処理を前段処理と後段処理とに分けたものとし、前段回路４６が前段処理を実行し、後段回路５０が後段処理を実行する。前段回路４６の出力信号は、特性調整回路４８および信号伝送線４０を介して後段回路５０に入力される。ここで、特性調整回路４８は、信号伝送線４０の伝送特性のばらつきを補償するものであり、詳細については後述する。
【００２９】
印刷前データ処理には、処理対象の画像データが圧縮処理後の画像データである場合には、画像データ伸張処理を含ませてもよい。また、処理対象の画像データが示す画像の解像度がプリンタ２４の処理に適合していない場合には、解像度変換処理を含ませてもよい。さらに、プリンタ２４の処理に適合するよう、予め定められたデータ成分を低減するフィルタ処理、画像の階調特性を調整する階調調整処理、画像の向きを変更する回転処理等を含ませてもよい。
【００３０】
デバイス制御装置３４は、インターフェース３２から取得した画像データを前段回路４６に出力する。前段回路４６は画像データに対し前段処理を施し、処理後の画像データを特性調整回路４８に出力する。特性調整回路４８は、信号伝送線４０に画像データを出力する。後段回路５０は、信号伝送線４０によって伝送された画像データに対し後段処理を施す。後段回路５０は、プリンタ接続コネクタ４４を介してプリンタ２４に画像データを出力する。
【００３１】
（３）プリンタ接続ボードの実装および特性調整回路
図２のプリンタ接続ボード２２は、次のように印刷処理コンピュータ１０に実装してもよい。例えば、印刷処理コンピュータ１０のデータバス１４に周辺機器ボード接続用のスロットが設けられている場合には、第１ボード２６のインターフェース３２をスロットに接続しつつ、第１ボード２６を印刷処理コンピュータ１０に固定する。そして、第２ボード２８を第１ボード２６に重ねて固定し、第１ボード２６を介して第２ボード２８を印刷処理コンピュータ１０に固定する。
【００３２】
印刷処理コンピュータ１０に、複数の周辺機器ボードを厚み方向に平行に連ねて配置する空間が設けられ、このような配置がなされるようスロットが配列されている場合には、第１ボード２６に第２ボード２８を重ねる実装態様により、第１ボード２６に隣接する空間に第２ボード２８を位置させてもよい。
【００３３】
しかし、第１ボード２６に隣接させて他の周辺機器ボードが配置される場合には、第２ボード２８を第１ボード２６に重ねて配置することは困難となる。そこで、第１ボード２６との間に他の周辺機器ボードを挟む位置に第２ボード２８を配置してもよい。この場合、第２ボード２８の基板は、第２ボード２８が配置される位置に設けられているスロットに電気的絶縁状態を維持して嵌合するよう形成してもよい。そして、そのように形成された第２ボード２８をスロットに嵌合させ、そのスロットを第２ボード２６を支持する部材として用いてもよい。
【００３４】
このように、本実施形態に係るプリンタ接続ボード２２では、第１ボード２６と第２ボード２８とが信号伝送線４０を介して接続されているため、他の周辺機器ボードの実装状況に応じて第２ボード２８の配置位置を変更してもよい。
【００３５】
第１ボード２６および第２ボード２８の位置関係が異なる場合、信号伝送線４０の長さ、形状等が異なったものとなり、信号伝送線４０の伝送特性は異なったものとなる。したがって、第１ボード２６および第２ボード２８の実装状態によっては、第２再構成可能デバイス４２で受信される信号の時間波形が予め定められた条件を満たさないことがある。
【００３６】
そこで、第１再構成可能デバイス３８に構成される特性調整回路４８は、ユーザの操作に応じて回路構成を変更し、その出力特性を変更することを可能とする。印刷処理コンピュータ１０の演算処理装置１８は、特性調整回路４８について予め定められた回路構成のうち１つをユーザに選択させる回路選択プログラムを実行する。演算処理装置１８は、予め定められた回路構成のうち１つをユーザに選択させる処理として、回路構成メモリ３６に記憶されている複数の候補データのうちいずれかをユーザに選択させる処理を実行する。ここで、候補データは、特性調整回路４８の構成を規定するものである。
【００３７】
特性調整回路４８は、例えば、バッファアンプを備える。バッファアンプの周辺素子の接続状態、周辺素子の素子定数等を変化させることで、特性調整回路４８の信号伝送線４０に対する出力特性が調整される。特性調整回路４８の各回路構成は候補データによって規定される。複数の候補データは、バッファアンプの周辺素子について、それぞれ異なる接続状態、素子定数等を規定する。これによって、異なる候補データに基づいて構成される特性調整回路４８は、信号伝送線４０に対する出力特性が異なったものとなる。
【００３８】
演算処理装置１８は、選択された候補データを示す情報をデバイス制御装置３４に送信する。デバイス制御装置３４は、その情報が示す候補データを回路構成メモリ３６から読み込み特性調整回路４８を構成する。
【００３９】
デバイス制御装置３４は、候補データに基づき特性調整回路４８を構成した後、次の起動処理時等に行われる回路構成処理において同一の回路が構成されるよう、回路構成データを変更してもよい。
【００４０】
回路選択プログラムは、信号伝送線４０を介して第２再構成可能デバイス４２で受信される信号の時間波形を調整する場合に実行してもよい。この場合、ユーザは第２再構成可能デバイス４２で受信される信号を測定器等で観測する。そして、回路選択プログラムの実行に伴う操作に基づいて、観測される信号の時間波形が予め定められた条件を満たすよう特性調整回路４８を構成する。これによって、第２再構成可能デバイス４２で受信される信号の時間波形が予め定められた条件が満たされるよう、特性調整回路４８が構成される。
【００４１】
なお、回路選択プログラムは、プリンタ接続ボード２２の保守点検を行う場合に実行してもよい。例えば、特性調整回路４８から出力される信号に異常があるか否かを確認する場合には、回路選択プログラムを実行し、保守点検用に予め定められた回路となるよう特性調整回路４８を構成してもよい。
【００４２】
（４）候補データによって規定される特性調整回路の例
図４に候補データによって規定される特性調整回路４８の例を示す。図４（ａ）はバッファアンプ５２の出力端子と信号伝送線４０との間に直列に抵抗器５４を接続した回路構成例を示す。図４（ｂ）は、バッファアンプ５２の出力端子に画像データ信号伝送線４０を接続し、バッファアンプ５２の出力端子と電源端子５６との間に抵抗器５４を接続した回路構成例を示す。図４（ｃ）は、バッファアンプ５２の出力端子に画像データ信号伝送線４０を接続し、バッファアンプ５２の出力端子と接地導体との間に抵抗器５４を接続した回路構成例を示す。図４（ｄ）は、バッファアンプ５２の出力端子に画像データ信号伝送線４０を接続し、バッファアンプ５２の出力端子と電源端子５６との間およびバッファアンプ５２の出力端子と接地導体との間のそれぞれに抵抗器５４を接続した構成例を示す。
【００４３】
また、図４（ａ）の回路について、抵抗器５４の抵抗値を１０Ωとする候補データ、抵抗器５４の抵抗値を５０Ωとする候補データ、抵抗器５４の抵抗値を１００Ωとする候補データ、・・・・・、図４（ｂ）の回路について、抵抗器５４の抵抗値を１０Ωとする候補データ、抵抗器５４の抵抗値を５０Ωとする候補データ、抵抗器５４の抵抗値を１００Ωとする候補データ、・・・・・、というように、図４（ａ）〜（ｄ）に示した回路のそれぞれについて、抵抗器５４の抵抗値を異なるものとする複数の候補データを回路構成メモリ３６に記憶させておいてもよい。
【００４４】
さらに、図４（ａ）〜（ｄ）に示した回路のそれぞれについて、バッファアンプ５２のドライブ性能を異なるものとする複数の候補データを記憶させておいてもよい。ここで、バッファアンプ５２のドライブ性能は、バッファアンプ５２の出力端子における許容電流等によって規定してもよい。
【００４５】
第１再構成可能デバイス３８として、抵抗値参照型のデバイスを用いた場合には、次のような候補データを回路構成メモリ３６に記憶させておいてもよい。ここで、抵抗値参照型のデバイスとは、図５（ａ）に示すように、参照抵抗器６０の一端を接続する複数（ｎ個）の参照端子５８−１〜５８−ｎを有し、特性調整回路４８に含まれる抵抗器の抵抗値を、複数の参照端子のうち選択されたものに接続された参照抵抗器６０の抵抗値と同一となるよう調整するものである。抵抗値参照型のデバイスには、参照抵抗器６０の他端を電源端子等の基準電圧端子６２に接続するものと接地導体に接続するもの等があり、図５（ａ）は基準電圧端子６２に接続するものを示している。
【００４６】
このようなデバイスを用いる場合には、各参照端子に抵抗値が異なる参照抵抗器６０を接続してもよい。そして、図４（ａ）の回路について、選択する参照端子を参照端子５８−１とする候補データ、選択する参照端子を参照端子５８−２とする候補データ、・・・・・選択する参照端子を参照端子５８−ｎとする候補データ、さらに、図４（ｂ）の回路について、選択する参照端子を参照端子５８−１とする候補データ、選択する参照端子を参照端子５８−２とする候補データ、・・・・・選択する参照端子を参照端子５８−ｎとする候補データ、・・・・・というように、図４（ａ）〜（ｄ）に示した回路のそれぞれについて、選択する参照端子を参照端子５８−１〜５８−ｎとするｎ通りの候補データを回路構成メモリ３６に記憶させておいてもよい。
【００４７】
さらに、図５（ｂ）に示すように、選択する参照端子５８を１つとし、複数の参照抵抗器６０のうちいずれか１つの一端をその参照端子５８に接続するセレクタスイッチ６４を設けた構成を採用してもよい。この場合、ユーザがセレクタスイッチ６４を操作することによって１つの参照抵抗器６０が選択される。そして、例えば、図４（ａ）〜（ｄ）の各回路について、参照端子５８に接続される参照抵抗器６０の抵抗値を参照すべき旨の４通りの候補データを回路構成メモリ３６に記憶させる。
【００４８】
回路構成メモリ３６に記憶された複数の候補データのうちいずれかは、回路選択プログラムの実行により、ユーザの操作によって選択される。異なる候補データが選択されることで、信号伝送線４０に対する出力インピーダンスが異なる特性調整回路４８が構成される。
【００４９】
（５）プリンタ接続ボードの具体例
プリンタ接続ボード２２の具体例について説明する。ここでは、処理対象の画像データに対しては、圧縮処理が施されているものとする。図６に第１ボード２６の構成を示し図７に第２ボード２８の構成を示す。これらの図は、デバイス制御装置３４が、回路構成データに応じた回路を構成した後の状態を示す。図２および図３に示す構成要素と同一の構成要素については同一の符号を付してその説明を省略する。
【００５０】
ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）６６は図２の第１再構成可能デバイス３８に相当する。バスコネクタ６８は、図２のインターフェース３２に相当し、バススイッチ７０は、図２のローカルデータバス３０に相当する。バスコネクタ６８は、印刷処理コンピュータ１０のデータバス１４に設けられたＰＣＩ Ｅｘｐｒｅｓｓ等のスロットと嵌合し、ＦＰＧＡ６６をデータバス１４に接続する。
【００５１】
バススイッチ７０は、デバイス制御装置３４、バスコネクタ６８、前段回路４６、およびＦＰＧＡ用メモリ７２の相互間のスイッチ接続を行う。例えば、デバイス制御装置３４がデータバス１４からデータを読み込み、またはデータバス１４にデータを出力するときは、バススイッチ７０はデバイス制御装置３４をバスコネクタ６８に接続する。デバイス制御装置３４がＦＰＧＡ用メモリ７２にデータを記憶させ、またはＦＰＧＡ用メモリ７２からデータを読み込むときは、バススイッチ７０はデバイス制御装置３４をＦＰＧＡ用メモリ７２に接続する。デバイス制御装置３４が前段回路４６にデータを出力するときは、バススイッチ７０はデバイス制御装置３４を前段回路４６に接続する。
【００５２】
ＦＰＧＡ用メモリ７２は、図２の回路構成メモリ３６として機能する他、前段回路４６に入力される画像データを記憶させるバッファメモリとして機能する。
【００５３】
前段回路４６は、画像伸張器７４および解像度変換器７６を備える。画像伸張器７４は、画像データに対して画像データ伸張処理を施し、処理後の画像データを解像度変換器７６に出力する。解像度変換器７６は、処理対象の画像データの解像度をプリンタ２４の処理に合わせて変換し、変換後の画像データを特性調整回路４８に出力する。
【００５４】
第１ボード間コネクタ７８はＦＰＧＡ６６と信号伝送線４０とを接続し、第２ボード間コネクタ８２は信号伝送線４０とＦＰＧＡ８０とを接続する。特性調整回路４８は、画像データを第１ボード間コネクタ７８、信号伝送線４０、および第２ボード間コネクタ８２を介してＦＰＧＡ８０に出力する。
【００５５】
ＦＰＧＡ８０は、図２の第２再構成可能デバイス４２に相当する。ＦＰＧＡ８０に構成される後段回路５０は、フィルタ８４、階調調整器８６、および回転処理回路８８を備える。フィルタ８４は、画像データに対しフィルタ処理を施し、処理後の画像データを階調調整器８６に出力する。階調調整器８６は、画像データの階調をプリンタ２４の特性に合わせて調整し、調整後の画像データを回転処理回路８８に出力する。回転処理回路８８は、用紙に印刷するに当たって画像を回転させる必要がある場合には、画像データに対して回転処理を施し、処理後のデータをプリンタ接続コネクタ４４に出力する。回転処理は、各画素に対して座標変換処理を施すことで行われる。そのため、回転処理回路８８は、画像データをＦＰＧＡ用メモリ９０に記憶し、記憶されたデータに対して回転処理を実行する。
【００５６】
本具体例に係るプリンタ接続ボード２２は、処理対象の画像データをバッファメモリとしてのＦＰＧＡ用メモリ７２に記憶させる他、回転処理対象のデータをＦＰＧＡ用メモリ９０に記憶させる。このように、印刷前データ処理を実行するＦＰＧＡを２つに分け、ＦＰＧＡ６６およびＦＰＧＡ８０にそれぞれの処理に対応したメモリを設けることで、メモリ１つ当たりの入出力情報量が低減される。そのため、１つのメモリを用いる場合に比べて、メモリとＦＰＧＡとの間のデータ転送速度が高速化される。
【００５７】
３．キャリブレーション処理を実行するプリンタ接続ボード
第１実施形態に係るプリンタ接続ボードでは、ユーザの操作に基いて特性調整回路４８が再構成される。ここで説明する第２実施形態に係るプリンタ接続ボードでは、第１ボード２６と第２ボード２８との間の信号の送受信に基づいて特性調整回路４８を構成するキャリブレーション処理によって特性調整回路４８を再構成する。なお、第２実施形態に係るプリンタ接続ボードのハードウエア構成は、第１実施形態と同様であるため、以下の説明では図２を援用する。
【００５８】
デバイス制御装置３４が第１再構成可能デバイス３８および第２再構成可能デバイス４２に構成する回路を図８に示す。図３に示す構成要素と同一の構成要素については同一の符号を付してその説明を省略する。
【００５９】
デバイス制御装置３４は、回路構成メモリ３６に記憶されている回路構成データに基づいて第１再構成可能デバイス３８に前段回路４６、特性調整回路４８、および試験信号出力回路９２を構成し、第２再構成可能デバイス４２に後段回路５０および信号品質判定回路９４を構成する。回路構成データに基づいて構成される特性調整回路４８は、予め定められた初期回路となるよう構成される。デバイス制御装置３４は、キャリブレーション処理に基づいて特性調整回路４８の構成を変更してもよい。さらに、当該変更後の回路と同一の回路が特性調整回路４８の初期回路として構成されるよう、回路構成データを変更してもよい。
【００６０】
デバイス制御装置３４は、キャリブレーション処理に用いる回路として、第１再構成可能デバイス３８に試験信号出力回路９２を構成し、第２再構成可能デバイス４２に信号品質判定回路９４を構成する。試験信号出力回路９２は特性調整回路４８に試験信号を出力し、特性調整回路４８から試験信号を送信する。信号品質判定回路９４は、第２再構成可能デバイス４２で受信された試験信号の良否判定を行う。
【００６１】
このように、印刷前データ処理に用いる回路と、キャリブレーション処理に用いる回路とが異なることから、第１再構成可能デバイス３８および第２再構成可能デバイス４２には、データ処理の過程で動的に回路構成を変更することが可能なＤＲＰ（Ｄｙｎａｍｉｃ  ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  Ｐｒｏｃｅｓｓｏｒ）を用いてもよい。この場合、デバイス制御装置３４は、キャリブレーション処理を実行するときは、第１再構成可能デバイス３８に試験信号出力回路９２および特性調整回路４８を構成し、第２再構成可能デバイス４２に信号品質判定回路９４を構成する。そして、印刷前データ処理を実行するときは、試験信号出力回路９２に代えて前段回路４６を構成し、信号品質判定回路９４に代えて後段回路５０を構成する。
【００６２】
一方、第１再構成可能デバイス３８に前段回路４６、特性調整回路４８、および試験信号出力回路９２を共存させて構成し、第２再構成可能デバイス４２に後段回路５０および信号品質判定回路９４を共存させて構成する場合には、回路構成データに基づく回路を構成した後に、その回路構成を保持するＦＰＧＡ等の通常のコンフィギュラブルデバイスを用いてもよい。
【００６３】
図９にキャリブレーション処理において、デバイス制御装置３４が第１再構成可能デバイス３８と共に実行する処理、および第２再構成可能デバイス４２が実行する処理のフローチャートの例を示す。図９のステップＳ１０１〜Ｓ１０８は、第１再構成可能デバイス３８に関する処理を示し、図９のステップＳ２０１〜Ｓ２０４は、第２再構成可能デバイス４２に関する処理を示す。
【００６４】
キャリブレーション処理は、デバイス制御装置３４が回路構成データに基づく回路を構成し、回路構成処理が完了する毎に実行してもよい。
【００６５】
また、キャリブレーション処理は、プリンタ接続ボード２２が印刷処理コンピュータ１０に取り付けられたことが検出されたときに実行してもよい。この場合、印刷処理コンピュータ１０の演算処理装置１８は、プリンタ接続ボード２２がデータバス１４に接続されたことを検出すると、キャリブレーション処理を実行すべき旨の指令情報をプリンタ接続ボード２２に出力する。
【００６６】
さらに、キャリブレーション処理は、ユーザの指示に従って実行してもよい。この場合、印刷処理コンピュータ１０の演算処理装置１８は、キャリブレーション処理開始の操作をユーザに行わせるプログラムを実行する。演算処理装置１８は、ユーザによる操作が行われると、キャリブレーション処理を実行すべき旨の指令情報をプリンタ接続ボード２２に出力する。
【００６７】
デバイス制御装置３４は、回路構成メモリ３６に記憶されている複数の候補データのうちいずれか１つを選択し（Ｓ１０１）、選択した候補データに基づき特性調整回路４８を構成する（Ｓ１０２）。
【００６８】
候補データに基づく特性調整回路４８を構成した後、デバイス制御装置３４は、試験信号出力回路９２に予め定めた試験信号を出力させる。これによって、試験信号は、特性調整回路４８および信号伝送線４０を介して第２再構成可能デバイス４２に送信される（Ｓ１０３）。試験信号としては矩形波信号を用いてもよい。
【００６９】
第２再構成可能デバイス４２は試験信号を受信する（Ｓ２０１）。第２再構成可能デバイス４２に構成された信号品質判定回路９４は、試験信号の時間波形が予め定められた条件を満たすか否かに基づき、試験信号の品質の良否判定を行う（Ｓ２０２）。
【００７０】
信号品質判定回路９４は、試験信号として矩形波信号を用いた場合には、試験信号の立ち上がり時のオーバーシュートレベル、または試験信号の立ち下がり時のアンダーシュートレベルに基づいて試験信号の品質の良否判定を行ってもよい。例えば、図１０（ａ）に示すような矩形波信号が特性調整回路４８から出力された場合、第２再構成可能デバイス４２では、図１０（ｂ）のようにハイレベル値Ｈを超えるオーバーシュート波形、またはローレベル値Ｌを下回るアンダーシュート波形が現れることがある。
【００７１】
オーバーシュートレベルＯＬは、立ち上がりピーク値Ｐ１から矩形波信号のハイレベル値Ｈを減じた値として定義し、オーバーシュートレベルＯＬが予め定められたレベルを超えたときは、試験信号の品質が不良であると判定してもよい。同様に、アンダーシュートレベルＵＬは、矩形波信号のローレベル値Ｌから立ち下がりピーク値Ｐ２を減じた値として定義し、アンダーシュートレベルＵＬが予め定められたレベルを超えたときは、試験信号の品質が不良であると判定してもよい。
【００７２】
さらに、図１０（ｃ）に示すように、試験信号の立ち上がりの途中において波形が起伏する段付波形が生じたか否かを判定し、段付波形が生じた場合には試験信号の品質が不良であると判定してもよい。
【００７３】
図１１に段付波形を検出するための信号品質判定回路９４の例を示す。サンプルクロック信号生成部９６には、第２再構成可能デバイス４２で用いられるクロック信号ＣＫが入力される。サンプルクロック信号生成部９６は、図１２に示すように、等しい時間差で順に立ち上がり時間をずらしたサンプルクロック信号ＣＫ０〜ＣＫ９をクロック信号ＣＫに基づいて生成し、サンプラ９８に出力する。
【００７４】
サンプラ９８は、図１２の最上段に示すような信号伝送線４０に伝送される信号の値を、サンプルクロック信号ＣＫ０〜ＣＫ９の各立ち上がりタイミングで摘出する。そして、各摘出値について、摘出値が予め定めた閾値ＴＨを超えるときは値を１とし、摘出値が閾値ＴＨ以下であるときは値を０とした判定用摘出値を求める。ここで、閾値ＴＨは、矩形波信号のローレベル値Ｌより大きく、ハイレベル値Ｌより小さい値とする。図１２の最下段に示す値は、サンプルクロック信号ＣＫ０〜ＣＫ９の立ち上がりタイミングでそれぞれ得られた判定用摘出値Ｄ０〜Ｄ９の値を示す。図１２の例では、判定用摘出値Ｄ０〜Ｄ９は、順に、０，１，０，０，１，１，１，１，１，１である。
【００７５】
サンプラ９８は、判定用摘出値を判定部１００に出力する。判定部１００は、判定用摘出値をＤ０〜Ｄ９の順に参照したときに、判定用摘出値が０から１へと変化し、その後に参照する判定用摘出値が総て１である場合には、段付波形が生じていないものと判定する。他方、判定用摘出値が一度０から１へと変化し、その後再び０に戻り、再び１へと変化する場合には、段付波形が生じており試験信号の品質が不良であると判定する。図１２の例では、Ｄ１が１を示した後に、Ｄ２およびＤ３が０を示し、その後Ｄ４が１を示していることから、信号品質判定回路９４は、段付波形が生じており試験信号の品質が不良であると判定する。
【００７６】
なお、ここでは、１０通りのサンプルクロック信号を用い、１０通りの判定用摘出値を生成する例について示したが、サンプルクロック信号の数およびそれに対応して生成される判定用摘出値の数は、試験信号としての矩形波信号の立ち上がり時間に応じて定めてもよい。
【００７７】
信号品質判定回路９４は、試験信号の品質の良否判定を行った後、試験信号の品質が良好であるか否かを示す応答信号を生成し、信号伝送線４０を介して第１再構成可能デバイス３８に応答信号を送信する（Ｓ２０３）。信号品質判定回路９４は、試験信号の品質が良好である旨の判定をしたか否かを確認し（Ｓ２０４）、試験信号の品質が不良である旨の判定をしたときはステップＳ２０１の処理に戻る（Ｓ２０４）。すなわち、第１再構成可能デバイス３８から再度送信される試験信号を受信し（Ｓ２０１）、ステップＳ２０２およびＳ２０３の処理を再度実行する。一方、信号品質判定回路９４は、試験信号が良好である旨の判定をしたときは処理を終了する（Ｓ２０４）。
【００７８】
デバイス制御装置３４は、試験信号出力回路９２に試験信号を出力させた後、第１再構成可能デバイス３８が信号伝送線４０から受信した応答信号を取得する（Ｓ１０４）。そして、応答信号が試験信号の品質が良好である旨を示すか否かを判定する（Ｓ１０５）。
【００７９】
デバイス制御装置３４は、応答信号が試験信号の品質が良好である旨を示す場合には、直近のステップＳ１０２で用いた候補データによって規定される回路が特性調整回路４８に対する初期回路となるよう、回路構成データを更新する（Ｓ１０６）。一方、応答信号が試験信号の品質が不良である旨を示す場合には、回路構成メモリ３６に記憶されている総ての候補データが用いられたか否かを判定する（Ｓ１０７）。そして、用いられていない候補データがあるときは、先に実行されたステップＳ１０１の処理において選択されていない候補データを選択する（Ｓ１０１）。一方、総ての候補データが用いられた旨の判定をしたときは、印刷処理コンピュータ１０の演算処理装置１８に調整不能情報を送信し（Ｓ１０８）、処理を終了する。
【００８０】
試験信号の品質が良好である旨が認識された上でキャリブレーション処理が終了した場合、後段回路５０での受信信号の品質を良好にする回路構成が採用されることとなる。この後、この回路を用いて画像データ信号が前段回路４６から後段回路５０へと送信される。
【００８１】
なお、デバイス制御装置３４が回路構成データに基づく回路を構成し、回路構成処理が完了する毎にキャリブレーション処理を実行する場合には、初期回路の構成に関わらずキャリブレーション処理が実行されるため、ステップＳ１０６の処理を実行しなくてもよい。
【００８２】
演算処理装置１８は、デバイス制御装置３４から調整不能情報を受信したときは、キャリブレーション処理が完了しなかった旨を、印刷処理コンピュータ１０に接続されたディスプレイ装置等に表示するプログラムを実行してもよい。
【００８３】
また、演算処理装置１８は、デバイス制御装置３４から調整不能情報を受信したときは、第１実施形態に係る回路選択プログラムを実行し、複数の候補データによって規定される回路構成のうち１つをユーザに選択させる処理を実行してもよい。
【００８４】
このような処理によれば、第２再構成可能デバイス４２で受信される試験信号の時間波形が予め定められた条件が満たされるよう特性調整回路４８が構成される。これによって、印刷前データ処理を実行するときに、信号伝送線４０に伝送される画像データ信号の時間波形が予め定められた条件を満たすものとなる。
【符号の説明】
【００８５】
１０  印刷処理コンピュータ、１２  通信ネットワーク、１４  データバス、１６  システムメモリ、１８  演算処理装置、２０  通信インターフェース、２２  プリンタ接続ボード、２４  プリンタ、２６  第１ボード、２８  第２ボード、３０  ローカルデータバス、３２  インターフェース、３４  デバイス制御装置、３６  回路構成メモリ、３８  第１再構成可能デバイス、４０  信号伝送線、４２  第２再構成可能デバイス、４４  プリンタ接続コネクタ、４６  前段回路、４８  特性調整回路、５０  後段回路、５２  バッファアンプ、５４  抵抗器、５６  電源端子、５８，５８−１〜５８−ｎ  参照端子、６０  参照抵抗器、６２  基準電圧端子、６４  セレクタスイッチ、６６，８０  ＦＰＧＡ、６８  バスコネクタ、７０  バススイッチ、７２，９０  ＦＰＧＡ用メモリ、７４  画像伸張器、７６  解像度変換器、７８  第１ボード間コネクタ、８２  第２ボード間コネクタ、８４  フィルタ、８６  階調調整器、８８  回転処理回路、９２  試験信号出力回路、９４  信号品質判定回路、９６  サンプルクロック信号生成部、９８  サンプラ、１００  判定部。
【図１】
2011061641.tif 000003
【図２】
2011061641.tif 000004
【図３】
2011061641.tif 000005
【図４】
2011061641.tif 000006
【図５】
2011061641.tif 000007
【図６】
2011061641.tif 000008
【図７】
2011061641.tif 000009
【図８】
2011061641.tif 000010
【図９】
2011061641.tif 000011
【図１０】
2011061641.tif 000012
【図１１】
2011061641.tif 000013
【図１２】
2011061641.tif 000014