(57)【要約】【課題】画素の開口率の低下をもたらすことなく、容量素子の容量の増大を図った液晶表示装置の提供。【解決手段】薄膜トランジスタを通して映像信号が供給される透光性の画素電極を有する第１基板と、前記第１基板の画素領域に対向する領域に透光性の対向電極を有する第２基板とを備える液晶表示装置であって、  画素電極を形成した画素領域に隣接して前記画素領域内の薄膜トランジスタを制御する第１ゲート信号線と、前記画素領域に隣接する第２ゲート信号線とを有し、第１基板の画素領域に第２ゲート信号線又は容量信号線と電気的に接続された透光性導電膜が形成され、前記画素電極は、絶縁膜を介在させて前記透光性導電膜と重ねられた領域を有する。【選択図】図１
2011085800.tif 000002
【特許請求の範囲】
【請求項１】
液晶を挟持して対向配置される第１基板と第２基板を有し、
前記第１基板の前記液晶側の面に、第１方向に延在し前記第１方向と交差する第２方向に並設される遮光性のゲート信号線と、前記第２方向に延在し前記第１方向に並設されるドレイン信号線が形成され、
隣接する一対の前記ゲート信号線と隣接する一対の前記ドレイン信号線とで囲まれる領域を画素領域とし、
前記画素領域に、少なくとも、前記ゲート信号線からの走査信号によって制御される薄膜トランジスタと、この薄膜トランジスタを通して前記ドレイン信号線からの映像信号が供給される透光性の画素電極とを備え、
前記第２基板の液晶側の面の少なくとも前記第１基板の画素領域に対向する領域に透光性の対向電極を備える液晶表示装置であって、
前記画素領域を間にして配置される一対のゲート信号線のうち、前記画素領域内の薄膜トランジスタを制御するゲート信号線を第１ゲート信号線、この第１ゲート信号線と異なる他のゲート信号線を第２ゲート信号線とした場合、
前記第１基板の画素領域に、前記第２ゲート信号線と電気的に接続された透光性導電膜が形成され、
前記画素電極は、絶縁膜を介在させて前記透光性導電膜と重ねられた領域を有することを特徴とする液晶表示装置。
【請求項２】
前記第２ゲート信号線は、前記透光性導電膜の一部に直接に重ねられて形成されることによって、前記透光性導電膜と電気的に接続されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記透光性導電膜は、前記第２ゲート信号線の一部に直接に重ねられて形成されることによって、前記第２ゲート信号線と電気的に接続されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記透光性導電膜は、前記画素領域の一部に形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記透光性導電膜は、開口を有することを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記画素電極は、前記絶縁膜を介在させて前記第２ゲート信号線と重ねられた領域を有することを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
液晶を挟持して対向配置される第１基板と第２基板を有し、
前記第１基板の前記液晶側の面に、第１方向に延在し前記第１方向と交差する第２方向に並設されるゲート信号線と、前記第２方向に延在し前記第１方向に並設されるドレイン信号線が形成され、
隣接する一対の前記ゲート信号線と隣接する一対の前記ドレイン信号線とで囲まれる領域を画素領域とし、
前記画素領域に、少なくとも、前記ゲート信号線からの走査信号によって制御される薄膜トランジスタと、この薄膜トランジスタを通して前記ドレイン信号線からの映像信号が供給される透光性の画素電極とを備え、
前記第２基板の液晶側の面の少なくとも前記第１基板の画素領域に対向する領域に透光性の対向電極を備える液晶表示装置であって、
前記第１基板の前記液晶側の面の隣接する一対の前記ゲート信号線の間に前記第１方向に延在する遮光性の容量信号線が形成されるとともに、
前記第１基板の画素領域に、前記容量信号線と電気的に接続された透光性導電膜が形成され、
前記画素電極は、絶縁膜を介在させて少なくとも前記透光性導電膜と重ねられた領域を有することを特徴とする液晶表示装置。
【請求項８】
前記画素電極は、前記絶縁膜を介在させて前記容量信号線と重ねられた領域を有することを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記容量信号線は、前記透光性導電膜の一部に直接に重ねられて形成されることによって、前記透光性導電膜と電気的に接続されていることを特徴とする請求項７に記載の液晶表示装置。
【請求項１０】
前記透光性導電膜は、前記容量信号線の一部に直接に重ねられて形成されることによって、前記容量信号線と電気的に接続されていることを特徴とする請求項７に記載の液晶表示装置。
【請求項１１】
前記透光性導電膜は、前記画素領域の一部に形成されていることを特徴とする請求項７に記載の液晶表示装置。
【請求項１２】
前記透光性導電膜は、開口を有することを特徴とする請求項７に記載の液晶表示装置。
【請求項１３】
前記容量信号線の上方に第１絶縁膜を介在させて導電膜が形成され、前記導電膜の上方に第２絶縁膜を介在させて前記画素電極が形成され、
前記容量信号線と画素電極との間に、前記第１絶縁膜を誘電体膜とする第１容量素子と前記第２絶縁膜を誘電体膜とする第２容量素子が並列接続されていることを特徴とする請求項７に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、各画素内に改良された容量素子を備える液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、いわゆるＴＦＴ基板の液晶側の面に、ｘ方向に延在されｙ方向に並設されるゲート信号線と、ｙ方向に延在されｘ方向に並設されるドレイン信号線が形成され、これら各信号線で囲まれた矩形状の領域を画素領域としている。
【０００３】
そして、各画素領域には、少なくとも、ゲート信号線からの信号（走査信号）によって制御される薄膜トランジスタと、この薄膜トランジスタを通してドレイン信号線からの信号（映像信号）が供給される画素電極を備える。この画素電極は、たとえば、ＴＦＴ基板と液晶を介して対向配置される基板（対向基板）の液晶側の面に形成された対向電極との間に電界を生じせしめ、液晶を駆動させるようになっている。
【０００４】
この場合、画素電極は、ゲート信号線、ドレイン信号線を被う絶縁膜上に形成されるようになるが、前記画素電極を、当該画素領域を間にして配置される一対のゲート信号線のうち、当該画素領域内の薄膜トランジスタを制御するゲート信号線と異なる他のゲート信号線に重なるようにして形成することによって、画素電極と前記ゲート信号線との間に容量素子を形成するように構成されている。このような容量素子を形成することによって、画素電極に供給される映像信号を比較的長い時間蓄積させるためである。なお、画素電極が重ねられるゲート信号線は、前記画素電極に映像信号が印加される際には、たとえば対向電極に印加される電位（映像信号に対して基準となる電位）と同じ電位が印加されるようになっている。
【０００５】
本願発明に関連する文献として、たとえば下記特許文献１、２がある。特許文献１には、画素領域内を走行する容量信号線が形成され、画素電極をこの容量信号線に重ねられるように形成し、画素電極と容量信号線と重なる部分に形成するようになっており、前記容量信号線はＩＴＯ（Indium Tin Oxide）等の透明導電膜で形成されている技術が開示されている。特許文献２には、面状電極（対向電極）の上面に絶縁膜を介して複数の並設された線状電極（画素電極）を備えたＩＰＳ（In Plane Switching）の液晶表示装置であって、前記電極はいずれもＩＴＯ（Indium Tin Oxide）等の透明導電膜で形成され、画素電極と対向電極と重なる部分に容量素子が形成されている技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−３３４０８２号公報
【特許文献２】特開２００７−１２１５８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、画素電極とゲート信号線との間に容量素子を形成する構成のものにおいては、上述したように、容量素子は、ゲート信号線に対して画素電極を重ねた部分に形成するようにしたものであり、容量の増大に限界を生じさせる不都合を有する。
【０００８】
このため、ゲート信号線の線幅を大きくすることによって、画素電極との重なり部の面積を大きくし、容量の増大を図ることが考えられるが、画素の開口率を大幅に低減させることになる。
【０００９】
本発明の目的は、画素の開口率の低下をもたらすことなく、容量素子の容量の増大を図った液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の液晶表示装置は、これまで容量素子の一方の電極として機能してきた信号線（ゲート信号線あるいは容量信号線）に電気的に接続させた透光性導電膜を画素領域内に設け、画素電極がこの透光性導電膜と重なり部をもつようにしたものである。
【００１１】
本発明の構成は、たとえば、以下のようなものとすることができる。
【００１２】
（１）本発明の液晶表示装置は、液晶を挟持して対向配置される第１基板と第２基板を有し、
前記第１基板の前記液晶側の面に、第１方向に延在し前記第１方向と交差する第２方向に並設される遮光性のゲート信号線と、前記第２方向に延在し前記第１方向に並設されるドレイン信号線が形成され、
隣接する一対の前記ゲート信号線と隣接する一対の前記ドレイン信号線とで囲まれる領域を画素領域とし、
前記画素領域に、少なくとも、前記ゲート信号線からの走査信号によって制御される薄膜トランジスタと、この薄膜トランジスタを通して前記ドレイン信号線からの映像信号が供給される透光性の画素電極とを備え、
前記第２基板の液晶側の面の少なくとも前記第１基板の画素領域に対向する領域に透光性の対向電極を備える液晶表示装置であって、
前記画素領域を間にして配置される一対のゲート信号線のうち、前記画素領域内の薄膜トランジスタを制御するゲート信号線を第１ゲート信号線、この第１ゲート信号線と異なる他のゲート信号線を第２ゲート信号線とした場合、
前記第１基板の画素領域に、前記第２ゲート信号線と電気的に接続された透光性導電膜が形成され、
前記画素電極は、絶縁膜を介在させて前記透光性導電膜と重ねられた領域を有することを特徴とする。
【００１３】
（２）本発明の液晶表示装置は、（１）において、前記第２ゲート信号線は、前記透光性導電膜の一部に直接に重ねられて形成されることによって、前記透光性導電膜と電気的に接続されていることを特徴とする。
【００１４】
（３）本発明の液晶表示装置は、（１）において、前記透光性導電膜は、前記第２ゲート信号線の一部に直接に重ねられて形成されることによって、前記第２ゲート信号線と電気的に接続されていることを特徴とする。
【００１５】
（４）本発明の液晶表示装置は、（１）において、前記透光性導電膜は、前記画素領域の一部に形成されていることを特徴とする。
【００１６】
（５）本発明の液晶表示装置は、（１）において、前記透光性導電膜は、開口を有することを特徴とする。
【００１７】
（６）本発明の液晶表示装置は、（１）において、前記画素電極は、前記絶縁膜を介在させて前記第２ゲート信号線と重ねられた領域を有することを特徴とする。
【００１８】
（７）本発明の液晶表示装置は、液晶を挟持して対向配置される第１基板と第２基板を有し、
前記第１基板の前記液晶側の面に、第１方向に延在し前記第１方向と交差する第２方向に並設されるゲート信号線と、前記第２方向に延在し前記第１方向に並設されるドレイン信号線が形成され、
隣接する一対の前記ゲート信号線と隣接する一対の前記ドレイン信号線とで囲まれる領域を画素領域とし、
前記画素領域に、少なくとも、前記ゲート信号線からの走査信号によって制御される薄膜トランジスタと、この薄膜トランジスタを通して前記ドレイン信号線からの映像信号が供給される透光性の画素電極とを備え、
前記第２基板の液晶側の面の少なくとも前記第１基板の画素領域に対向する領域に透光性の対向電極を備える液晶表示装置であって、
前記第１基板の前記液晶側の面の隣接する一対の前記ゲート信号線の間に前記第１方向に延在する遮光性の容量信号線が形成されるとともに、
前記第１基板の画素領域に、前記容量信号線と電気的に接続された透光性導電膜が形成され、
前記画素電極は、絶縁膜を介在させて少なくとも前記透光性導電膜と重ねられた領域を有することを特徴とする。
【００１９】
（８）本発明の液晶表示装置は、（７）において、前記画素電極は、前記絶縁膜を介在させて前記容量信号線と重ねられた領域を有することを特徴とする。
【００２０】
（９）本発明の液晶表示装置は、（７）において、前記容量信号線は、前記透光性導電膜の一部に直接に重ねられて形成されることによって、前記透光性導電膜と電気的に接続されていることを特徴とする。
【００２１】
（１０）本発明の液晶表示装置は、（７）において、前記透光性導電膜は、前記容量信号線の一部に直接に重ねられて形成されることによって、前記容量信号線と電気的に接続されていることを特徴とする。
【００２２】
（１１）本発明の液晶表示装置は、（７）において、前記透光性導電膜は、前記画素領域の一部に形成されていることを特徴とする。
【００２３】
（１２）本発明の液晶表示装置は、（７）において、前記透光性導電膜は、開口を有することを特徴とする。
【００２４】
（１３）本発明の液晶表示装置は、（７）において、前記容量信号線の上方に第１絶縁膜を介在させて導電膜が形成され、前記導電膜の上方に第２絶縁膜を介在させて前記画素電極が形成され、
前記容量信号線と画素電極との間に、前記第１絶縁膜を誘電体膜とする第１容量素子と前記第２絶縁膜を誘電体膜とする第２容量素子が並列接続されていることを特徴とする。
【００２５】
なお、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００２６】
このように構成した液晶表示装置は、画素の開口率の低下をもたらすことなく、容量素子の容量の増大を図ることができる。
【００２７】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００２８】
【図１】本発明の液晶表示装置の実施例１の構成図で、図３のI−I線における断面図である。
【図２】本発明の液晶表示装置の実施例１の概略構成図である。
【図３】本発明の液晶表示装置の実施例１の画素の平面図である。
【図４】本発明の液晶表示装置の実施例２の画素の平面図である。
【図５】本発明の液晶表示装置の実施例３の画素の平面図である。
【図６】本発明の液晶表示装置の実施例４の断面図である。
【図７】本発明の液晶表示装置の実施例５の画素の平面図である。
【図８】本発明の液晶表示装置の他の実施例の画素の平面図である。
【図９】本発明の液晶表示装置の他の実施例の画素の平面図である。
【図１０】本発明の液晶表示装置の他の実施例の断面図である。
【図１１】本発明の液晶表示装置の他の実施例の断面図である。
【発明を実施するための形態】
【００２９】
本発明の実施例を図面を参照しながら説明する。なお、各図および各実施例において、同一または類似の構成要素には同じ符号を付し、説明を省略する。
【実施例１】
【００３０】
図２は、本発明の液晶表示装置の実施例１の概略を示す平面図である。図２において、液晶（図示せず）を挟持して対向配置される基板ＳＵＢ１、基板ＳＵＢ２がある。通常、基板ＳＵＢ１はＴＦＴ基板と称され、基板ＳＵＢ２は対向基板と称される。基板ＳＵＢ２は、基板ＳＵＢ１よりも若干小さな面積となっており、基板ＳＵＢ１の図中下側の辺部を露出させるようになっている。基板ＳＵＢ１の図中下側の辺部には半導体装置（チップ）ＳＥＣが搭載されている。この半導体装置ＳＥＣは後述の表示領域ＡＲにおける各画素を駆動する制御回路となっている。基板ＳＵＢ２の周辺には、基板ＳＵＢ１との固着を図るシール材ＳＬが形成され、このシール材ＳＬは液晶を封止させる機能をも有している。
【００３１】
シール材ＳＬで囲まれた領域は表示領域ＡＲとなっている。基板ＳＵＢ１の前記表示領域ＡＲにおける液晶側の面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬ、および図中ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬが形成されている。隣接する一対のゲート信号線ＧＬと隣接する一対のドレイン信号線ＤＬとで囲まれる領域は画素領域を構成するようになっている。これにより、表示領域ＡＲにはマトリックス状に配置された多数の画素を有するようになっている。
【００３２】
各画素領域には、図中の楕円枠内の等価回路図である図Ａに示すように、ゲート信号線ＧＬからの信号（走査信号）によってオンされる薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを通してドレイン信号線ＤＬからの信号（映像信号）が供給される画素電極ＰＸと、当該画素領域を間にして配置される一対のゲート信号線ＧＬのうち、前記画素領域内の薄膜トランジスタＴＦＴを制御するゲート信号線ＧＬを第１ゲート信号線（図中符号ＧＬ１で示す）、この第１ゲート信号線ＧＬ１と異なる他のゲート信号線ＧＬを第２ゲート信号線（図中符号ＧＬ２で示す）とした場合、前記画素電極ＰＸと第２ゲート信号線ＧＬ２との間に接続された容量素子Ｃとが備えられている。容量素子Ｃは、画素電極ＰＸに供給された映像信号を比較的長い時間蓄積させるために設けられている。
【００３３】
また、基板ＳＵＢ２の液晶側の面には、図示していないが、各画素領域に共通に対向電極が形成され、この対向電極に前記映像信号に対し基準となる基準信号が供給されるようになっている。映像信号が供給された画素電極ＰＸと基準信号が供給されている対向電極との間にはそれらの電位差に応じた電界が生じ、この電界によって液晶を駆動させるようになっている。
【００３４】
なお、ゲート信号線ＧＬ、ドレイン信号線ＤＬ、および対向電極は、それぞれ図示しない引き出し線によって前記半導体装置ＳＥＣに接続され、ゲート信号線ＧＬには走査信号、ドレイン信号線ＤＬには映像信号、対向電極には基準信号が供給されるようになっている。
【００３５】
図３は、基板ＳＵＢ１に形成された各画素のうち一つの画素を液晶側から視た平面図である。また、図１は、図３のI−I線における断面図である。
【００３６】
図３において、基板ＳＵＢ１（図１参照）の液晶側の面（表面）に透光性導電膜ＴＥＣが形成されている。この透光性導電膜ＴＥＣはたとえばＩＴＯ（Indium Tin Oxide）によって形成され、画素領域のうちほぼ大部分を占める領域に形成されている。
【００３７】
基板ＳＵＢ１の表面には、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。このゲート信号線ＧＬは電気抵抗の小さな金属膜で形成されている。この場合、当該画素領域を間にして配置される一対のゲート信号ＧＬのうち、図中上側のゲート信号線ＧＬ（図中符号ＧＬ２で示す）は、前記透光性導電膜ＴＥＣの図中上側の辺に重ねて形成され、これにより、ゲート信号線ＧＬ２と透明導電膜ＴＥＣとの電気的接続が図れるようになっている。図中下側のゲート信号線ＧＬ（図中符号ＧＬ１で示す）は、前記透光性導電膜ＴＥＣとの間に隙間を有して配置され、前記透光性導電膜ＴＥＣとは電気的に接続されていない状態となっている。ゲート信号線ＧＬには、後述の薄膜トランジスタＴＦＴの形成領域に突出する突起部を有し、この突起部は前記薄膜トランジスタＴＦＴのゲート電極ＧＴとして機能するようになっている。
【００３８】
基板ＳＵＢ１の表面には、透光性導電膜ＴＥＣ、ゲート信号線ＧＬをも被って絶縁膜ＧＩ（図１参照）が形成されている。この絶縁膜ＧＩは、薄膜トランジスタＴＦＴの形成領域においてゲート絶縁膜として機能するようになっている。
【００３９】
絶縁膜ＧＩの表面の前記薄膜トランジスタＴＦＴの形成領域に、たとえばアモルファスシリコンからなる半導体層ＡＳが島状に形成されている。この半導体層ＡＳは、当該画素領域において、ゲート信号線ＧＬ１のゲート電極ＧＴを跨るようにして配置され、薄膜トランジスタＴＦＴと半導体層として機能するようになっている。なお、この実施例では、半導体層ＡＳは、たとえば、ゲート信号線ＧＬ１と後述のドレイン信号線ＤＬ（図中左側のドレイン信号線ＤＬ）との交差部にまで延在させて形成し、ドレイン信号線ＤＬの形成の際の段切れによる不都合を解消した構成となっている。
【００４０】
基板ＳＵＢ１の表面には、図中ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成されている。このドレイン信号線ＤＬは電気抵抗の小さな金属膜で形成され、前記ゲート信号線ＧＬとで画素領域を囲むようにして形成される。ドレイン信号線ＤＬは、薄膜トランジスタＴＦＴの形成領域に近接する部分において延在部を有し、この延在部は半導体層ＡＳの上層にまで至って薄膜トランジスタＴＦＴのドレイン電極ＤＴを構成するようになっている。また、半導体層ＡＳ上において、ドレイン電極ＤＴと対向して形成される薄膜トランジスタＴＦＴのソース電極ＳＴは、ドレイン信号線ＤＬの形成の際に形成され、半導体層ＡＳの形成領域の外側にまで延在するパッド部ＰＤを備えている。このバッド部ＰＤは後述の画素電極ＰＸと電気的接続が図れる箇所となっている。上述のように半導体層ＡＳの上面にドレイン電極ＤＴ、ソース電極ＳＴが形成されることによって、いわゆるボトムゲートのＭＩＳ（Metal Insulator Semiconductor）型の薄膜トランジスタＴＦＴが形成され、ゲート信号線ＧＬ１に走査信号が供給されることによって、ドレイン信号線ＤＬ（図中左側のドレイン信号線ＤＬ）からの映像信号は前記バッド部ＰＤ、さらに後述の画素電極ＰＸに供給されるようになる。
【００４１】
基板ＳＵＢ１の表面には、ドレイン信号線ＤＬ、薄膜トランジスタＴＦＴをも被って保護膜ＰＡＳが形成されている。この保護膜ＰＡＳは、薄膜トランジスタＴＦＴを液晶との直接の接触を回避させるように形成され、これにより、薄膜トランジスタＴＦＴの特性の安定化を図っている。この保護膜ＰＡＳは、無機絶縁膜あるいは有機絶縁膜で形成してもよく、さらには無機絶縁膜と有機絶縁膜の積層構造として形成してもよい。
【００４２】
保護膜ＰＡＳの上面には、画素電極ＰＸが形成されている。この画素電極ＰＸは、たとえばＩＴＯ（Indium Tin Oxide）からなる透光性導電膜によって形成されている。画素電極ＰＸは画素領域の大部分を被うようにして形成され、保護膜ＰＡＳに予め形成されたスルーホールＴＨを通して薄膜トランジスタＴＦＴのソース電極ＳＴ（正確にはパッド部ＰＤ）に電気的接続がなされている。また、この実施例では、たとえば、画素電極ＰＸの図中上端辺がゲート信号線ＧＬ２の一部に重ねられるようにして延在して構成されている。
【００４３】
画素電極ＰＸのゲート信号線ＧＬ２との重なり部は、図１に示すように、絶縁膜ＧＩおよび保護膜ＰＡＳを誘電体膜とする容量ＣＰ１が形成されるようになる。この容量ＣＰ１の容量は、誘電体膜の誘電率とともに、ゲート信号線ＧＬ２と画素電極ＰＸの重なり部の面積によって決定される。このため、画素の開口率の低下をもたらすことなく、容量ＣＰ１を増大させようとしても限界が生じることになる。しかし、本実施例では、ゲート信号線ＧＬと電気的に接続された透光性導電膜ＴＥＣを備え、画素電極ＰＸは前記透光性導電膜ＴＥＣと広い面積で重なりを有して形成された構成となっている。このため、画素電極ＰＸと前記透光性導電膜ＴＥＣとの間には、絶縁膜ＧＩおよび保護膜ＰＡＳを誘電体膜とする容量ＣＰ２が極めて大きな値で形成されることになる。この場合、透光性導電膜ＴＥＣの形成によって、画素の開口率の低下を惹起せしめることを回避できることはいうまでもない。
【００４４】
なお、図１において、基板ＳＵＢ１の表面には画素電極ＰＸをも被って配向膜が形成されているが、この配向膜の図示は省略している。配向膜は、液晶と直接に接触する膜であり、液晶の分子の初期配向方向を決定させるようになっている。
【００４５】
上述した実施例１では、画素電極ＰＸの図中上端辺をゲート信号線ＧＬ２の一部に重ねられるようにして延在させて形成したものであるが、これに限らず、ゲート信号線ＧＬ２に重ねられることなく形成してもよい。画素電極ＰＸと透光性導電膜ＴＥＣとの間に充分な容量ＣＰ２を確保できれば、図１に示した容量ＣＰ１の部分を必要としなくなる場合があるからである。
【実施例２】
【００４６】
図４は、本発明の液晶表示装置の画素の実施例２を示した平面図で、図３と対応して描画した図となっている。
【００４７】
図４において、図３の場合と比較して異なる構成は、透光性導電膜ＴＥＣにあり、この透光性導電膜ＴＥＣは画素領域のたとえば約半分の領域を占めて形成されていることにある。この場合、透光性導電膜ＴＥＣはゲート信号線ＧＬ２に電気的に接続され、ゲート信号線ＧＬ１には電気的に接続されていないことは実施例１の場合と同様である。
【００４８】
画素電極ＰＸと透光性導電膜ＴＥＣとの間にある程度の値で容量を確保できれば、透光性導電膜ＴＥＣは必ずしも画素領域のほぼ全域を占めて形成する必要がなく、画素領域の一部であってもよい。
【実施例３】
【００４９】
図５は、本発明の液晶表示装置の画素の実施例３を示した平面図で、図３と対応して描画した図となっている。
【００５０】
図５において、図３の場合と比較して異なる構成は、透光性導電膜ＴＥＣにあり、この透光性導電膜ＴＥＣにはたとえば複数の開口ＯＰが設けられていることにある。
【００５１】
透光性導電膜ＴＥＣに開口ＯＰを形成することにより、画素電極ＰＸと透光性導電膜ＴＥＣと重なり部における面積を制御でき、所定の容量を得ることができる。また、画素領域内において、透光性導電膜ＴＥＣが形成されている領域と透光性導電膜ＴＥＣが形成されていない領域を均等に分散させることができることから、画素における輝度の均一性を確保することができる。
【実施例４】
【００５２】
図６は、本発明の液晶表示装置の画素の実施例４を示した平面図で、図１と対応して描画した図となっている。
【００５３】
図６において、図１の場合と比較して異なる構成は、透光性導電膜ＴＥＣにあり、この透光性導電膜ＴＥＣは、ゲート信号線ＧＬの形成後に形成することによって、前記透光性導電膜ＴＥＣとゲート信号線ＧＬ２との電気的な接続を図っていることにある。このようにした場合でも、実施例１の場合と同様な効果を奏することができる。
【実施例５】
【００５４】
図７は、本発明の液晶表示装置の画素の実施例５を示した平面図で、図３と対応して描画された図となっている。
【００５５】
図７において、図３の場合と比較して異なる構成は、まず、ゲート信号線ＧＬ１とゲート信号線ＧＬ２の間において、たとえば薄膜トランジスタＴＦＴと近接して容量信号線ＣＬが形成されていることにある。この容量信号線ＣＬはたとえばゲート信号線ＧＬの形成の際に同時に形成され、電気抵抗の小さな金属膜によって形成されている。容量信号線ＣＬにはたとえば映像信号に対して基準となる信号が供給されるようになっている。そして、この容量信号線ＣＬとゲート信号線ＧＬ２の間の領域には透光性導電膜ＴＥＣが形成され、この透光性導電膜ＴＥＣは容量信号線ＣＬと電気的に接続されている。この場合、図１０に示すように、容量信号線ＣＬを形成した後に透光性導電膜ＴＥＣを形成して容量信号線ＣＬと透光性導電膜ＴＥＣとの電気的接続を図るようにしてもよい。また、図１１に示すように透光性導電膜ＴＥＣを形成した後に容量信号線ＣＬを形成して透光性導電膜ＴＥＣと容量信号線ＣＬとの電気的接続を図るようにしてもよい。
【００５６】
容量信号線ＣＬは、画素領域内において比較的幅の広い部分を有して形成されている。画素電極ＰＸとの重なり部分の面積を大きくすることによって、画素電極ＰＸと容量信号線ＣＬとの間の容量を大きく確保せんがためである。この場合、画素電極ＰＸのゲート信号線ＧＬ２側の辺部は前記ゲート信号線ＧＬ２と重なりをもたせていないのが通常となっている。
【００５７】
このようにした場合にも、画素領域内において、容量信号線ＣＬと電気的に接続された透光性導電膜ＴＥＣを備え、画素電極ＰＸは前記透光性導電膜ＴＥＣと広い面積で重なりを有して形成されるようになっている。このため、画素電極ＰＸと前記透光性導電膜ＴＥＣとの間には、絶縁膜ＧＩおよび保護膜ＰＡＳを誘電体膜とする容量（図１に示した容量ＣＰ２に相当）が極めて大きな値で形成されることになる。この場合、透光性導電膜ＴＥＣの形成によって、画素の開口率の低下を惹起せしめることを回避できる。
【００５８】
なお、本実施例の場合、各画素の透光性導電膜ＴＥＣは電気抵抗の小さい金属膜から形成された容量信号線ＣＬに接続された構成となっている。このため、容量信号線自体を透光性導電膜で形成する構成と比較した場合、信号に波形歪みの発生を抑制でき信頼性ある容量素子を得ることができる効果を奏する。
【実施例６】
【００５９】
実施例５に示した構成において、透光性導電膜ＴＥＣは、画素領域のほぼ全域に及んで形成することなく、たとえば画素領域のうち一部の領域を占めるように形成してもよい。図８は、電気抵抗の小さい金属膜から形成された容量信号線ＣＬに透光性導電膜ＴＥＣが接続し、且つ透光性導電膜ＴＥＣが画素領域の一部に形成された構成の画素である。実施例２の趣旨と同様である。
【００６０】
また、透光性導電膜ＴＥＣにたとえば複数の開口を設けるようにし、画素領域内において、透光性導電膜ＴＥＣが形成されている領域と透光性導電膜ＴＥＣが形成されていない領域をほぼ均等に分散させるようにしてもよい。図９は、実施例３の趣旨と同様であり、透光性導電膜ＴＥＣには複数の開口ＯＰが設けられている。
【００６１】
透光性導電膜ＴＥＣに開口ＯＰを形成することにより、画素電極ＰＸと透光性導電膜ＴＥＣと重なり部における面積を制御でき、所定の容量を得ることができる。また、画素領域内において、透光性導電膜ＴＥＣが形成されている領域と透光性導電膜ＴＥＣが形成されていない領域を均等に分散させることができることから、画素における輝度の均一性を確保することができる。
【実施例７】
【００６２】
実施例５に示した構成（図７）において、容量信号線ＣＬの上方に第１絶縁膜（たとえば絶縁膜ＧＩ）を介在させて導電膜（たとえばパッドＰＤと同層で該パッドＰＤに電気的に接続されている導電膜）を形成し、前記導電膜の上方に第２絶縁膜（たとえば保護膜ＰＡＳ）を介在させて画素電極ＰＸを形成し、容量信号線ＣＬと画素電極ＰＸとの間に、前記第１絶縁膜を誘電体膜とする第１容量素子と前記第２絶縁膜を誘電体膜とする第２容量素子を並列接続させる構成とするようにしてもよい。さらに大きな容量を確保することができるからである。
【００６３】
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いてもよい。
【符号の説明】
【００６４】
ＳＵＢ１、ＳＵＢ２……基板、ＳＥＣ……半導体装置、ＳＬ……シール材、ＡＲ……表示領域、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＴＦＴ……薄膜トランジスタ、ＧＴ……ゲート電極、ＡＳ……半導体層、ＤＴ……ドレイン電極、ＳＴ……ソース電極、ＰＤ……パッド部、ＰＸ……画素電極、Ｃ……容量素子、ＧＩ……絶縁膜、ＰＡＳ……保護膜、ＴＨ……スルーホール、ＴＥＣ……透光性導電膜、ＯＰ……開口、ＣＰ１、ＣＰ２……容量、ＣＬ……容量信号線。
【図１】
2011085800.tif 000003
【図２】
2011085800.tif 000004
【図３】
2011085800.tif 000005
【図４】
2011085800.tif 000006
【図５】
2011085800.tif 000007
【図６】
2011085800.tif 000008
【図７】
2011085800.tif 000009
【図８】
2011085800.tif 000010
【図９】
2011085800.tif 000011
【図１０】
2011085800.tif 000012
【図１１】
2011085800.tif 000013