(57)【要約】【課題】本発明は、１ＧｂＥのバースト信号と１０ＧｂＥのバースト信号を分離可能なバースト信号受信機の提供を目的とする。【解決手段】本願発明のバースト信号受信機９１は、バースト信号の先頭に含まれるプリアンブル信号を用いて低速のバースト信号を抽出する低速プリアンブル信号抽出部１２及び低速バースト区間判定部１３を備えることを特徴とする。低速バースト区間判定部１３は、プリアンブル信号はバースト信号の先頭に含まれることからこれをセット信号に用い、全バースト区間判定部１１からの全バースト区間の末尾をリセット信号に用いて、低速のバースト信号の区間である低速バースト区間を判定する。そして、全バースト区間から低速バースト区間を論理回路にて除去することで、高速のバースト信号の区間である高速バースト区間を判定する。【選択図】図１
2011055388.tif 000002
【特許請求の範囲】
【請求項１】
高速のバースト信号及び低速のバースト信号を受信するバースト信号受信機であって、
バースト信号の先頭及び末尾を検出して、前記高速のバースト信号及び前記低速のバースト信号の両方のバースト信号の区間である全バースト区間を判定する全バースト区間判定部と、
前記高速のバースト信号及び前記低速のバースト信号の先頭に含まれるプリアンブル信号のうち、前記低速のバースト信号の先頭に含まれるプリアンブル信号の少なくとも一部を抽出する低速プリアンブル信号抽出部と、
前記低速プリアンブル信号抽出部からの信号の先頭をセット信号に用い、前記全バースト区間判定部からの前記全バースト区間の末尾をリセット信号に用いて、前記低速のバースト信号の区間である低速バースト区間を判定する低速バースト区間判定部と、
前記全バースト区間判定部の判定する前記全バースト区間から、前記低速バースト区間判定部の判定する前記低速バースト区間を除去することで、高速のバースト信号の区間である高速バースト区間を判定する高速バースト区間判定部と、
を備えることを特徴とするバースト信号受信機。
【請求項２】
前記低速プリアンブル信号抽出部は、
前記高速のバースト信号及び前記低速のバースト信号の両方のバースト信号が入力され、前記低速のバースト信号を増幅するが前記高速のバースト信号を増幅しない増幅特性で増幅する低速用増幅器と、
前記高速のバースト信号及び前記低速のバースト信号の両方の立ち上がりを検出する立ち上がり微分回路と、
前記低速用増幅器からの信号が入力され、前記立ち上がり微分回路から信号が入力されたときに、前記低速のバースト信号を増幅するが前記高速のバースト信号を増幅しない増幅特性で増幅するゲート回路と、
を備えることを特徴とする請求項１に記載のバースト信号受信機。
【請求項３】
前記全バースト区間判定部から前記高速バースト区間判定部に入力される全バースト区間の入力タイミングを、前記低速バースト区間判定部からの前記低速バースト区間の入力タイミングに一致させる遅延部をさらに備えることを特徴とする請求項１又は２に記載のバースト信号受信機。
【請求項４】
前記高速のバースト信号及び前記低速のバースト信号の両方のバースト信号が入力され、前記低速バースト区間判定部からの信号が入力されたときに、入力されたバースト信号を通過させる低速バースト信号抽出部と、
前記高速のバースト信号及び前記低速のバースト信号の両方のバースト信号が入力され、前記高速バースト区間判定部からの信号が入力されたときに、入力されたバースト信号を通過させる高速バースト信号抽出部と、
をさらに備えることを特徴とする請求項１から３のいずれかに記載のバースト信号受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バースト信号を受信するバースト信号受信機に関し、特に１ＧｂＥと１０ＧｂＥの両方の伝送速度のバースト信号を受信するバースト信号受信機に関する。
【背景技術】
【０００２】
現在、日本では、図８に示すような、１ＧｂＥの伝送速度を有するＧＥ−ＰＯＮ（Ｇｉｇａｂｉｔ  Ｅｔｈｅｒｎｅｔ（登録商標）−Ｐａｓｓｉｖｅ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）が一般的に敷設されている。１ＧｂＥのＧＥ−ＰＯＮでは、複数の１Ｇ−ＯＮＵ（Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ  Ｕｎｉｔ）５２がＷＤＭ（Ｗａｖｅｌｅｎｇｔｈ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）フィルタ５３を介して１Ｇ−ＯＬＴ（Ｏｐｔｉｃａｌ  Ｌｉｎｅ  Ｔｅｒｍｉｎａｌ）５４と接続され、複数の１Ｇサーデス（Ｓｅｒｄｅｓ：Ｓｅｒｉａｌｉｚｅ  ＆  Ｄｅｓｅｒｉａｌｉｚｅ）５１と１Ｇサーデス５５との間で、バースト状の可変長信号（以下、バースト信号という。）を送受信する。
【０００３】
今後、情報量の増大と共に、広帯域化、伝送容量の拡大が見込まれており、１０．３１２５Ｇｂｐｓの伝送速度を有する１０ＧｂＥのＧＥ−ＰＯＮが一般化すると考えられている。現状では、１．２５Ｇｂｐｓの伝送速度を有する１ＧｂＥのＧＥ−ＰＯＮがすでに構築されているため、その敷設済みのＧＥ−ＰＯＮについてはそのまま活用することが望ましい。
【０００４】
敷設済みＧＥ−ＰＯＮを活用する方法として、図９に示すように、図８に示す１Ｇ−ＯＬＴ５４に代えて、１ＧｂＥと１０ＧｂＥの両方のバースト信号を受信するバースト信号受信機である１Ｇ／１０ＧデュアルレートＯＬＴ５８を用いる方法がある。
【０００５】
一方で、伝送速度の低いバースト信号を基本速度としてヘッダを読み取ることで、高速のバースト信号及び低速のバースト信号を受信するバースト信号受信機が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１７３２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
１ＧｂＥと１０ＧｂＥのバースト信号の一例を図１０に示す。図１０（ａ）は１０ＧｂＥのバースト信号が１，０交番の場合を示し、図１０（ｂ）は１０ＧｂＥのバースト信号がＰＲＢＳ（Ｐｓｅｕｄｏ  Ｒａｎｄｏｍ  Ｂｉｔ  Ｓｔｒｅａｍ）３１信号の場合を示し、図１０（ｃ）は１ＧｂＥのバースト信号が１，０交番の場合を示す。１０ＧｂＥのバースト信号におけるＰＲＢＳ３１信号内には最低で約０．３３Ｇｂｉｔ／ｓの帯域の信号が存在するため、図１０（ｂ）及び図１０（ｃ）に示すように、周波数フィルタによるフィルタリングによっては１ＧｂＥと１０ＧｂＥのバースト信号を分離することは不可能である。
【０００８】
また、１ＧｂＥと１０ＧｂＥについては、ヘッダの伝送速度は異なるため、引用文献１で提案しているバースト信号の受信方法は適用できない。
【０００９】
イネーブル信号を用いて１ＧｂＥのバースト信号と１０ＧｂＥのバースト信号を分離することも考えられるが、現時点では、イネーブル信号を生成させる方法はない。
【００１０】
そこで、１ＧｂＥのバースト信号と１０ＧｂＥのバースト信号を分離可能なバースト信号受信機の提供を目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本願発明のバースト信号受信機は、バースト信号の先頭に含まれるプリアンブル信号を用いて低速のバースト信号を抽出することを特徴とする。プリアンブル信号はバースト信号の先頭に含まれることからこれをセット信号に用い、全てのバースト信号の末尾をリセット信号に用いて、低速のバースト信号の区間である低速バースト区間を判定する。全てのバースト信号から論理回路を用いて低速のバースト信号を除去すれば、高速のバースト信号が得られる。これにより、低速のバースト信号である１ＧｂＥのバースト信号と高速のバースト信号である１０ＧｂＥのバースト信号を分離することができる。
【００１２】
具体的には、本願発明のバースト信号受信機は、高速のバースト信号及び低速のバースト信号を受信するバースト信号受信機であって、バースト信号の先頭及び末尾を検出して、前記高速のバースト信号及び前記低速のバースト信号の両方のバースト信号の区間である全バースト区間を判定する全バースト区間判定部と、前記高速のバースト信号及び前記低速のバースト信号の先頭に含まれるプリアンブル信号のうち、前記低速のバースト信号の先頭に含まれるプリアンブル信号少なくとも一部を抽出する低速プリアンブル信号抽出部と、前記低速プリアンブル信号抽出部からの信号の先頭をセット信号に用い、前記全バースト区間判定部からの前記全バースト区間の末尾をリセット信号に用いて、前記低速のバースト信号の区間である低速バースト区間を判定する低速バースト区間判定部と、前記全バースト区間判定部の判定する前記全バースト区間から、前記低速バースト区間判定部の判定する前記低速バースト区間を除去することで、高速のバースト信号の区間である高速バースト区間を判定する高速バースト区間判定部と、を備えることを特徴とする。
【００１３】
全バースト区間判定部を備えることで、各バースト信号の末尾を判定することができる。低速プリアンブル信号抽出部を備えることで、低速のバースト信号の先頭を判定することができる。これにより、低速バースト区間判定部で低速バースト区間を判定し、高速バースト区間判定部で高速バースト区間を判定することができる。低速バースト区間及び高速バースト区間を得ることで、各バースト信号が重ならなければ、低速のバースト信号である１ＧｂＥのバースト信号と高速のバースト信号である１０ＧｂＥのバースト信号を分離可能にすることができる。
【００１４】
本願発明のバースト信号受信機では、前記低速プリアンブル信号抽出部は、前記高速のバースト信号及び前記低速のバースト信号の両方のバースト信号が入力され、前記低速のバースト信号を増幅するが前記高速のバースト信号を増幅しない増幅特性で増幅する低速用増幅器と、前記高速のバースト信号及び前記低速のバースト信号の両方の立ち上がりを検出する立ち上がり微分回路と、前記低速用増幅器からの信号が入力され、前記立ち上がり微分回路から信号が入力されたときに、前記低速のバースト信号を増幅するが前記高速のバースト信号を増幅しない増幅特性で増幅するゲート回路と、を備えることが好ましい。
低速用増幅器を備えることで、高速のバースト信号を劣化させることができる。立ち上がり微分回路を備えることで、各バースト信号の先頭を検出することができる。ゲート回路を備えることで、各バースト信号の先頭部分を通過させることができる。このとき、高速のバースト信号が劣化されているため、低速のバースト信号を選択的に増幅させることができる。これにより、高速のバースト信号及び低速のバースト信号の先頭に含まれるプリアンブル信号のうち、低速のバースト信号の先頭に含まれるプリアンブル信号を抽出することができる。
【００１５】
本願発明のバースト信号受信機では、前記全バースト区間判定部から前記高速バースト区間判定部に入力される全バースト区間の入力タイミングを、前記低速バースト区間判定部からの前記低速バースト区間の入力タイミングに一致させる遅延部をさらに備えることが好ましい。
遅延部を備えることで、全バースト区間に含まれる低速バースト区間を遅延なく除去することができる。これにより、高速バースト区間を正確に判定することができる。
【００１６】
本願発明のバースト信号受信機では、前記高速のバースト信号及び前記低速のバースト信号の両方のバースト信号が入力され、前記低速バースト区間判定部からの信号が入力されたときに、入力されたバースト信号を通過させる低速バースト信号抽出部と、前記高速のバースト信号及び前記低速のバースト信号の両方のバースト信号が入力され、前記高速バースト区間判定部からの信号が入力されたときに、入力されたバースト信号を通過させる高速バースト信号抽出部と、をさらに備えることが好ましい。
低速バースト信号抽出部を備えることで、低速のバースト信号を抽出することができる。高速バースト信号抽出部を備えることで、高速のバースト信号を抽出することができる。したがって、低速のバースト信号である１ＧｂＥのバースト信号と高速のバースト信号である１０ＧｂＥのバースト信号を分離可能にすることができる。
【００１７】
なお、上記各発明は、可能な限り組み合わせることができる。
【発明の効果】
【００１８】
本発明によれば、低速のバースト信号である１ＧｂＥのバースト信号と高速のバースト信号である１０ＧｂＥのバースト信号を分離可能にすることができる。
【図面の簡単な説明】
【００１９】
【図１】本実施形態に係るバースト信号受信機の一例を示す構成図である。
【図２】本実施形態に係る信号の一例であり、（ａ）はバースト信号受信機への入力信号を示し、（ｂ）は全バースト区間判定部からの出力信号を示し、（ｃ）は低速プリアンブル信号抽出部からの出力信号を示し、（ｄ）は低速バースト区間判定部からの出力信号を示し、（ｅ）は高速バースト区間判定部からの出力信号を示す。
【図３】全バースト区間の入力タイミングと低速バースト区間判定部からの低速バースト区間の入力タイミングとが不一致の場合の出力信号例であり、（ａ）は全バースト区間判定部からの出力信号例、（ｂ）は低速バースト区間判定部からの出力信号例、（ｃ）は高速バースト区間判定部からの出力信号例を示す。
【図４】低速プリアンブル信号抽出部及び低速バースト区間判定部の一例を示す。
【図５】低速プリアンブル信号抽出部に係る信号の一例であり、（ａ）は全バースト区間判定部からの出力信号を示し、（ｂ）は低速用増幅器からの出力信号を示し、（ｃ）は立ち上がり微分回路からの出力信号を示し、（ｄ）はゲート回路からの出力信号を示し、（ｅ）はセット信号のみが入力されたときラッチ回路からの出力信号を示し、（ｆ）はラッチ回路からの出力信号を示す。
【図６】実施例１に係るバースト信号受信機の一例を示す構成図である。
【図７】実施例２に係るバースト信号受信機の一例を示す構成図である。
【図８】従来のＧＥ−ＰＯＮの一例を示す。
【図９】敷設済み光ファイバを活用するＧＥ−ＰＯＮの一例を示す。
【図１０】１ＧｂＥと１０ＧｂＥのバースト信号の一例を示す。
【発明を実施するための形態】
【００２０】
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
【００２１】
図１は、本実施形態に係るバースト信号受信機の一例を示す構成図である。図１に示すバースト信号受信機９１は、ＯＬＴ部９５とサーデス部９６を備える。ＯＬＴ部９５は、図２（ａ）に示す高速のバースト信号ＳＧＨ及び低速のバースト信号ＳＧＬを含む全てのバースト信号から、低速ＳＤ（Ｓｉｇｎａｌ  Ｄｅｔｅｃｔ）信号ＳＤＬ及び高速ＳＤ信号ＳＤＨを生成して、サーデス部９６に出力する。ここで、低速ＳＤ信号は低速バースト区間を示す信号であり、高速ＳＤ信号は高速バースト区間を示す信号である。そして、サーデス部９６は、高速のバースト信号ＳＧＨ及び低速のバースト信号ＳＧＬの両方が含まれている全てのバースト信号と、高速ＳＤ信号ＳＤＨと、低速ＳＤ信号ＳＤＬを取得し、高速のバースト信号ＳＧＨと低速のバースト信号ＳＧＬを分離する。
【００２２】
ＯＬＴ部９５は、例えば、全バースト区間判定部１１と、低速プリアンブル信号抽出部１２と、低速バースト区間判定部１３と、高速バースト区間判定部１４と、遅延部１５と、を備える。サーデス部９６は、低速バースト信号抽出部１６と、高速バースト信号抽出部１７と、を備える。
【００２３】
全バースト区間判定部１１は、高速のバースト信号ＳＧＨ及び低速のバースト信号ＳＧＬの両方のバースト信号の先頭及び末尾を検出して、高速のバースト信号ＳＧＨ及び低速のバースト信号ＳＧＬの両方のバースト信号の区間である全バースト区間を判定し、図２（ｂ）に示すような、全バースト区間を示す高速ＳＤ信号ＳＤＨ及び低速ＳＤ信号ＳＤＬを生成する。全バースト区間判定部１１は信号の入力を検出して出力する回路を用いる。
【００２４】
低速プリアンブル信号抽出部１２は、高速のバースト信号ＳＧＨ及び低速のバースト信号ＳＧＬの先頭に含まれるプリアンブル信号のうち、低速のバースト信号ＳＧＬの先頭に含まれるプリアンブル信号の少なくとも一部を抽出する。ここで、抽出するプリアンブル信号の少なくとも一部には、１，０交番符号の部分を含み、不定区間は含まないことが好ましい。また抽出した信号を用いて高速のバースト信号ＳＧＨか低速のバースト信号ＳＧＬかを判定するため、１，０交番が連続していることが好ましい。低速プリアンブル信号抽出部１２を備えることで、図２（ｃ）に示すような、低速のバースト信号のプリアンブル信号ＰＲＬが生成される。プリアンブル信号ＰＲＬはバースト信号の先頭に含まれているため、低速のバースト信号ＳＧＬの先頭を示すセット信号として用いることができる。
【００２５】
低速バースト区間判定部１３は、低速プリアンブル信号抽出部１２からのプリアンブル信号ＰＲＬの先頭をセット信号に用い、全バースト区間判定部１１からの全バースト区間の末尾をリセット信号に用いて、低速のバースト信号ＳＧＬの区間である低速バースト区間を判定し、低速バースト区間を示す低速ＳＤ信号ＳＤＬを出力する。例えば、ラッチ回路を用いて、図２（ｃ）に示すプリアンブル信号ＰＲＬの先頭から、図２（ｂ）に示す高速ＳＤ信号ＳＤＨ及び低速ＳＤ信号ＳＤＬの末尾まで「Ｈｉｇｈ」となる信号を生成する。これにより、図２（ｄ）に示すような低速ＳＤ信号ＳＤＬを生成することができる。
【００２６】
高速バースト区間判定部１４は、全バースト区間判定部１１の判定する全バースト区間から、低速バースト区間判定部１３の判定する低速バースト区間を除去することで、高速のバースト信号ＳＧＨの区間である高速バースト区間を判定し、高速バースト区間を示す高速ＳＤ信号ＳＤＨを出力する。例えば、ＥＯＲなどの論理回路を用いて、図２（ｂ）に示す高速ＳＤ信号ＳＤＨ及び低速ＳＤ信号ＳＤＬから、図２（ｄ）に示す低速ＳＤ信号ＳＤＬを除去する。これにより、図２（ｅ）に示すような高速ＳＤ信号ＳＤＨを生成することができる。
【００２７】
ここで、図３（ａ）に示すように、全バースト区間の入力タイミングと低速バースト区間判定部１３からの低速バースト区間の入力タイミングとの間に遅延Δがある場合、図３（ｃ）に示すように、高速バースト区間判定部１４の出力に低速ＳＤ信号ＳＤＬの一部がＳＤＮとして残ってしまう。そのため、全バースト区間判定部１１と高速バースト区間判定部１４との間に、遅延Δを解消する遅延部１５を備えることが好ましい。
【００２８】
遅延部１５は、全バースト区間判定部１１から高速バースト区間判定部１４に入力される全バースト区間の入力タイミングを、低速バースト区間判定部１３からの低速バースト区間の入力タイミングに一致させる。例えば、遅延部１５は、全バースト区間判定部１１から高速バースト区間判定部１４に入力される全バースト区間の入力タイミングを、全バースト区間判定部１１から低速プリアンブル信号抽出部１２及び低速バースト区間判定部１３を経由して高速バースト区間判定部１４に入力されるまでの所要時間だけ遅延させる。これにより、図２（ｅ）に示すような高速ＳＤ信号ＳＤＨを生成することができる。
【００２９】
低速バースト信号抽出部１６は、高速のバースト信号ＳＧＨ及び低速のバースト信号ＳＧＬの両方のバースト信号が入力され、低速バースト区間判定部１３からの低速ＳＤ信号ＳＤＬが入力されたときに、入力されたバースト信号を通過させる。バースト信号受信機９１に入力されたバースト信号が低速バースト信号抽出部１６に入力されるタイミングと、低速バースト区間判定部１３からの低速ＳＤ信号ＳＤＬが低速バースト信号抽出部１６に入力されるタイミングとを一致させておくことで、バースト信号受信機９１に入力されたバースト信号から低速のバースト信号ＳＧＬを抽出することができる。
【００３０】
高速バースト信号抽出部１７は、高速のバースト信号ＳＧＨ及び低速のバースト信号ＳＧＬの両方のバースト信号が入力され、高速バースト区間判定部１４からの高速ＳＤ信号ＳＤＨが入力されたときに、入力されたバースト信号を通過させる。バースト信号受信機９１に入力されたバースト信号が高速バースト信号抽出部１７に入力されるタイミングと、高速バースト区間判定部１４からの高速ＳＤ信号ＳＤＨが高速バースト信号抽出部１７に入力されるタイミングとを一致させておくことで、バースト信号受信機９１に入力されたバースト信号から高速のバースト信号ＳＧＨを抽出することができる。
【００３１】
＜低速プリアンブル信号抽出部＞
図４に、低速プリアンブル信号抽出部及び低速バースト区間判定部の一例を示す。
低速プリアンブル信号抽出部１２は、低速用増幅器２１と、立ち上がり微分回路２２と、ゲート回路２３と、を備える。
【００３２】
低速用増幅器２１は、高速のバースト信号ＳＧＨ及び低速のバースト信号ＳＧＬの両方のバースト信号が入力され、低速のバースト信号ＳＧＬを増幅するが高速のバースト信号ＳＧＨを増幅しない増幅特性で増幅する。例えば、低速のバースト信号ＳＧＬに応答するが高速のバースト信号ＳＧＨには応答できない周波数特性で増幅する。高速のバースト信号ＳＧＨが１０Ｇｂｉｔ／ｓのＮＲＺ信号であって、低速のバースト信号ＳＧＬが１Ｇｂｉｔ／ｓのＮＲＺ信号である場合、低速用増幅器２１の上限応答周波数は、例えば１．２５ＧＨｚである。これにより、低速用増幅器２１に入力された低速のバースト信号ＳＧＬは増幅されるが、低速用増幅器２１に入力された高速のバースト信号ＳＧＨはアイパターンがつぶれるなどの信号の劣化が生じる。特にプリアンブル信号に含まれる１，０交番では、高速のバースト信号ＳＧＨの劣化が顕著になる。
【００３３】
立ち上がり微分回路２２は、高速のバースト信号ＳＧＨ及び低速のバースト信号ＳＧＬの両方の立ち上がりを検出する。例えば、全バースト区間判定部１１からの全てのＳＤ信号の立ち上がりを検出する。これにより、図５（ｃ）に示すような微分信号ＳＤＴを生成することができる。ここで、微分信号ＳＤＴの区間は、１，０交番が含まれているプリアンブル信号を抽出可能な区間を含むことが好ましい。これにより、低速のバースト信号ＳＧＬと高速のバースト信号ＳＧＨとの分離が容易になる。
【００３４】
ゲート回路２３は、低速用増幅器２１からの信号が入力され、立ち上がり微分回路２２から信号が入力されたときに増幅する。これにより、バースト信号の先頭に含まれるプリアンブル信号を抽出することができる。さらに、ゲート回路２３は、低速のバースト信号ＳＧＬを増幅するが高速のバースト信号ＳＧＨを増幅しない増幅特性で増幅する。ここで、高速のバースト信号ＳＧＨは劣化しているため、図５（ｄ）に示すように、低速のプリアンブル信号ＰＲＬは増幅されるが、高速のバースト信号のプリアンブル信号ＰＲＨは増幅されない。これにより、低速のバースト信号のプリアンブル信号ＰＲＬを分離することができる。
【００３５】
＜低速バースト区間判定部＞
図４に示す低速バースト区間判定部１３は、リセット信号生成回路３１と、セット信号生成回路３２と、ラッチ回路３３を備える。
リセット信号生成回路３１は、全バースト区間判定部１１からの高速ＳＤ信号ＳＤＨ及び低速ＳＤ信号ＳＤＬのそれぞれの末尾を検出してリセット信号を出力する。
【００３６】
セット信号生成回路３２は、低速プリアンブル信号抽出部１２からのプリアンブル信号ＰＲＬの先頭を検出し、セット信号を出力する。ここで、プリアンブル信号ＰＲＬには、図５（ｄ）に示すように、高速のプリアンブル信号ＰＲＨが残っている場合もある。そのため、閾値処理を施して高速のプリアンブル信号ＰＲＨを除去し、低速のバースト信号に含まれているプリアンブル信号ＰＲＬのみをセット信号として出力することが好ましい。
【００３７】
ラッチ回路３３は、セット信号生成回路３２からセット信号が入力されると、図５（ｅ）に示すように、「Ｈｉｇｈ」を出力し続ける。一方、ラッチ回路３３は、リセット信号生成回路３１からリセット信号が入力されると、「Ｌｏｗ」を出力し続ける。これにより、図５（ｆ）に示すような低速ＳＤ信号ＳＤＬを生成することができる。
【実施例１】
【００３８】
図６は、実施例１に係るバースト信号受信機の一例を示す構成図である。バースト信号受信機９１に、１０ＧｂＥの高速のバースト信号ＳＧＨ及び１ＧｂＥの低速のバースト信号ＳＧＬが入力され、それぞれを分離して出力する。
【００３９】
本実施例では、図１に示す全バースト区間判定部１１として１０ＧＰＡ１１１を備え、低速用増幅器２１として１ＧＰＡ１２１を備え、立ち上がり微分回路２２として立ち上がり微分回路１２２を備え、ゲート回路２３として１ＧＰＡ１２３を備え、低速バースト区間判定部１３としてラッチ部１１３を備え、高速バースト区間判定部１４としてＥＯＲ回路１１４を備え、低速バースト信号抽出部１６として１ＧＰＡ１１６を備え、高速バースト信号抽出部１７として１０ＧＰＡ１１７を備える。
【００４０】
本実施例では、１０ＧｂＥ対応の増幅器である１０ＧＰＡ１１１及び１０ＧＰＡ１１７と、１ＧｂＥ対応の増幅器である１ＧＰＡ１２１、１ＧＰＡ１２３及び１ＧＰＡ１１６と、が基本構成となる。ここで、１０ＧｂＥ対応の増幅器の周波数は例えば０Ｈｚ以上１０．７ＧＨｚ以下であり、１ＧｂＥ対応の増幅器の周波数は例えば０Ｈｚ以上１．２５ＧＨｚ以下である。入力信号を１０ＧＰＡ１１１で受け、そのＰ側又はＮ側の出力信号ＡＭＨを、さらに１０ＧＰＡ１１７で受ける。１０ＧＰＡ１１１のもう一方の出力信号ＡＭＨを１ＧＰＡ１２１で受ける。そして、１ＧＰＡ１２１のＰ側及びＮ側それぞれの出力信号ＡＭＬを、１ＧＰＡ１２３及び１ＧＰＡ１１６で受ける。
【００４１】
立ち上がり微分回路１２２にて、１ＧｂＥ及び１０ＧｂＥの両方のＳＤ信号をプリアンブル長よりも短くし、それを後段の１ＧＰＡ１２３に入力することで、１ＧｂＥ及び１０ＧｂＥの両方のバースト信号の先頭のプリアンブル信号だけが出力される。プリアンブル信号に含まれる１，０交番の周波数は、１ＧｂＥのバースト信号と１０ＧｂＥのバースト信号とでは異なる。そこで、１ＧＰＡ１２１及び１ＧＰＡ１２３の周波数特性を１ＧｂＥのバースト信号に合わせておくことで、１０ＧｂＥのプリアンブル信号はカットすることができる。これにより、図２（ｃ）のような１ＧｂＥのプリアンブル信号ＰＲＬが出力される。
【００４２】
１ＧＰＡ１２３のＰ側又はＮ側の出力をラッチ部１１３に入力することで、１ＧｂＥ対応のプリアンブル信号ＰＲＬが入力されたら「Ｈｉｇｈ」の信号が出力され続ける。
【００４３】
ラッチ部１１３へのリセット信号として、１ＧｂＥ及び１０ＧｂＥの両方のバースト信号に反応するＳＤ信号を用いる。このＳＤ信号は、１ＧＰＡ１２１、１０ＧＰＡ１１１、１０ＧＰＡ１１７のいずれからのＳＤ信号であってもよい。ＳＤ信号の立下りのタイミングでリセットがかかるようにする。これにより、図２（ｄ）に示すように１ＧｂＥのバースト信号のみに対応するＳＤ信号が生成される。
【００４４】
ラッチ部１１３の出力（図２（ｄ））を、１ＧＰＡ１２１の出力を受けた１ＧＰＡ１１６へ入力する。これにより、１ＧＰＡ１１６は、１ＧｂＥのバースト信号のみを出力することができる。
【００４５】
ラッチ部１１３の出力（図２（ｄ））と、１ＧｂＥ及び１０ＧｂＥの両方に反応するＳＤ信号をＥＯＲ回路１１４に入力することで、図２（ｅ）に示すような、１０ＧｂＥのバースト信号のみに反応するＳＤ信号ＳＤＨが形成される。
【００４６】
１０ＧＰＡ１１１から１０ＧＰＡ１１７への出力信号ＡＭＨには、１ＧｂＥのバースト信号、１０ＧｂＥのバースト信号の両方が含まれている。そのため、ＥＯＲ回路１１４の出力を１０ＧＰＡ１１７に入力することで、１０ＧｂＥのバースト信号のみを出力することができる。
【実施例２】
【００４７】
図７は、実施例２に係るバースト信号受信機の一例を示す構成図である。本実施例では、バースト信号受信機９１に１０ＧｂＥの高速のバースト信号ＳＧＨ及び１ＧｂＥの低速のバースト信号ＳＧＬを含む入力信号が入力される。そして、電気インタフェース１４１から１０ＧＰＡ１１７からの出力信号を出力し、電気インタフェース１４２から低速ＳＤ信号ＳＤＬを出力し、電気インタフェース１４３から高速ＳＤＬ信号ＳＤＨを出力する。これにより、サーデス部９６の備える集積化サーデス１４４は、１ＧｂＥの受信処理と１０ＧｂＥの受信処理を個別に行なうことができる。
【００４８】
本実施例では、図１に示す遅延部１５として遅延回路１１５を備える。すなわち、１ＧｂＥのバースト信号のみに反応する低速ＳＤ信号ＳＤＬと、１ＧｂＥのバースト信号及び１０ＧｂＥのバースト信号の両方に反応する１０ＧＰＡ１１１からのＳＤ信号でＥＯＲをとるために、両信号の入力タイミングを合わせる遅延回路１１５を用いる。これにより、図３（ｃ）に示す低速ＳＤ信号の一部ＳＤＮのない１０ＧｂＥの高速ＳＤ信号ＳＤＨを電気インタフェース１４３から出力できる。そのため、集積化サーデス１４４は、１０ＧｂＥの受信処理を正確に行なうことができる。
【産業上の利用可能性】
【００４９】
本発明はバースト信号を受信するため、情報通信産業に適用することができる。
【符号の説明】
【００５０】
１１：全バースト区間判定部
１２：低速プリアンブル信号抽出部
１３：低速バースト区間判定部
１４：高速バースト区間判定部
１５：遅延部
１６：低速バースト信号抽出部
１７：高速バースト信号抽出部
２１：低速用増幅器
２２：立ち上がり微分回路
２３：ゲート回路
３１：リセット信号生成回路
３２：セット信号生成回路
３３：ラッチ回路
５１、５５：１Ｇサーデス
５２：１Ｇ−ＯＮＵ
５３：ＷＤＭフィルタ
５４：１Ｇ−ＯＬＴ
５６、５９：１０Ｇサーデス
５７：１０Ｇ−ＯＮＵ
５８：１Ｇ／１０ＧデュアルレートＯＬＴ
９１：バースト信号受信機
９５：ＯＬＴ部
９６：サーデス部
１１１：１０ＧＰＡ
１１３：ラッチ部
１１４：ＥＯＲ回路
１１５：遅延回路
１１６：１ＧＰＡ
１１７：１０ＧＰＡ
１２１：１ＧＰＡ
１２２：立ち上がり微分回路
１２３：１ＧＰＡ
１４１、１４２、１４３：電気インタフェース
１４４：集積化サーデス
【図１】
2011055388.tif 000003
【図２】
2011055388.tif 000004
【図３】
2011055388.tif 000005
【図４】
2011055388.tif 000006
【図５】
2011055388.tif 000007
【図６】
2011055388.tif 000008
【図７】
2011055388.tif 000009
【図８】
2011055388.tif 000010
【図９】
2011055388.tif 000011
【図１０】
2011055388.tif 000012