(57)【要約】      （修正有）【課題】ＭＭＩＣのＳＰＤＴスイッチなど、半導体デバイスとして用いるのに適したＭＯＳ−ＰＨＥＭＴの構造及びその製造方法を開示する。【解決手段】ＭＯＳ−ＰＨＥＭＴ構造は、Ａｌ２Ｏ３、ＨｆＯ２、Ｌａ２Ｏ３及びＺｒＯ２からなる群から選ばれる材料からなるゲート誘電体層107を有することを特徴とし、これにより、このＭＯＳ−ＰＨＥＭＴの構造を含む、高周波スイッチデバイスなどの半導体構造が、直流電流の損失及び挿入損失の低下を防ぎ、隔絶性を向上させることができる。【選択図】図１Ｅ
2011082332.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
ＩＩＩ−Ｖ族化合物半導体と、
ＡＬＤ法により前記ＩＩＩ−Ｖ族化合物半導体を覆い、Ａｌ２Ｏ３、ＨｆＯ２、Ｌａ２Ｏ３及びＺｒＯ２からなる群から選択される材料からなるゲート誘電体と、
前記ＩＩＩ−Ｖ族化合物半導体と結合されたオーミックコンタクトと、
前記ゲート誘電体上に設けられたゲート電極と、を備えることを特徴とする、ＭＯＳ−ＰＨＥＭＴの構造。
【請求項２】
前記ゲート誘電体はＡｌ２Ｏ３であることを特徴とする、請求項１に記載のＭＯＳ−ＰＨＥＭＴの構造。
【請求項３】
前記ゲート誘電体の厚さは約８ｎｍ〜２０ｎｍであることを特徴とする、請求項１に記載のＭＯＳ−ＰＨＥＭＴの構造。
【請求項４】
前記ゲート誘電体の厚さは約１６ｎｍであることを特徴とする、請求項３に記載のＭＯＳ−ＰＨＥＭＴの構造。
【請求項５】
前記オーミックコンタクトは、Ｎｉ、Ｇｅ、Ｃｕ、Ｐｄ、Ａｕ及びこれらの組み合わせからなる群から選択される材料からなり、前記ゲート電極は、Ｔｉ、Ｐｔ、Ｃｕ、Ａｌ、ＴａＮ、Ａｕ及びこれらの組み合わせからなる群から選択される材料からなることを特徴とする、請求項１に記載のＭＯＳ−ＰＨＥＭＴの構造。
【請求項６】
前記基板はＧａＡｓであることを特徴とする、請求項１に記載のＭＯＳ−ＰＨＥＭＴの構造。
【請求項７】
前記ＩＩＩ−Ｖ族化合物半導体は、ＩｎＧａＡｓ及びＡｌＧａＡｓを含むことを特徴とする、請求項１に記載のＭＯＳ−ＰＨＥＭＴの構造。
【請求項８】
前記ＩｎＧａＡｓはアンドープのＩｎ０．２Ｇａ０．８Ａｓであり、前記ＡｌＧａＡｓはデルタドーピングを含むＡｌ０．２５Ｇａ０．７５Ａｓであることを特徴とする、請求項７に記載のＭＯＳ−ＰＨＥＭＴの構造。
【請求項９】
ＭＭＩＣのＳＰＤＴスイッチのトランジスタとして用いることを特徴とする、請求項１に記載のＭＯＳ−ＰＨＥＭＴの構造。
【請求項１０】
厚さが約１６ｎｍのゲート誘電体Ａｌ２Ｏ３の構造と、ゲート長さが約０．５μｍであるスイッチと、を備えることを特徴とする、請求項１に記載の構造を含むＧａＡｓ  ＭＯＳ−ＰＨＥＭＴスイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ、ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）の増幅器など、半導体デバイスとして用いるのに適したＩＩＩ−Ｖ族化合物半導体ウエハ上に製造する構造に関する。
【背景技術】
【０００２】
従来の化合物半導体デバイス（例えば、高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ））は、一般にショットキーゲートを用いて電流変調を行うが、大きいゲートリーク電流が欠点であった。そのため、従来技術の問題を解決する改良されたＨＥＭＴ構造及びその製造方法が求められていた。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
そのため、上述の欠点に鑑み、本発明の目的は、ゲートリーク電流、直流電流の損失及び挿入損失が少ない上、隔絶性（ｉｓｏｌａｔｉｏｎ）が良好な、マイクロ波及びレーダの分野に応用できる半導体デバイスを製造する改良された構造を開示することにある。
【０００４】
本発明は、ＩＩＩ−Ｖ族化合物半導体ウエハ（半導体デバイスに用いる）上に製造する構造と、その構造を含んだ半導体デバイス及びその製造方法を開示する。
【課題を解決するための手段】
【０００５】
本発明の第１の態様では、ＧａＡｓ  ＭＯＳ−ＰＨＥＭＴ構造を提供する。この構造は、基板と、ＩＩＩ−Ｖ族化合物半導体と、ＡＬＤ法によりＩＩＩ−Ｖ族化合物半導体を覆ったゲート誘電体と、ＩＩＩ−Ｖ族化合物半導体と結合されたオーミックコンタクトと、ゲート誘電体上に設けられたゲート電極と、を含む。一実施例において、ゲート誘電体は厚さ約８ｎｍ〜２０ｎｍの薄膜Ａｌ２Ｏ３である。
【０００６】
本発明の第２の態様では、上述の構造の製造方法を提供する。この方法は、基板上にＩＩＩ−Ｖ族化合物半導体を形成するステップと、ＡＬＤ法によりＩＩＩ−Ｖ族化合物半導体上にゲート誘電体を形成するステップと、電子銃を利用し、ＩＩＩ−Ｖ族化合物半導体に結合されたオーミックコンタクトを形成するステップと、ゲート誘電体上に１層の金属を形成してゲート電極を形成するステップと、を含む。
【０００７】
本発明の第３の態様では、ＧａＡｓ  ＭＯＳ−ＰＨＥＭＴを含むＧａＡｓ  ＭＯＳ−ＰＨＥＭＴ  ＳＰＤＴは、上述の方法により製造されたＧａＡｓ  ＭＯＳ−ＰＨＥＭＴ構造を含む。このＭＯＳ−ＰＨＥＭＴ  ＳＰＤＴスイッチは、従来のＰＨＥＭＴスイッチと比べ、ゲートリーク電流、直流電流の損失及び挿入損失が少ない上、隔絶性が良好であることを特徴とする。
【０００８】
本発明のこれら及びその他の特徴、態様、そして利点は、以下の記載と添付の特許請求の範囲を参照してより理解される。
【図面の簡単な説明】
【０００９】
添付の図面は発明の更なる理解をもたらすためにあり、そして明細書の一部に組み込まれ、構成する。図面は本発明の実施態様を例証するものであり、本明細書と共に、本発明の原理を説明するのに資する。
図面において、
【図１Ａ】本発明の一実施例によるＧａＡｓ  ＭＯＳ−ＰＨＥＭＴ構造を製造するときの状態を示す断面図である。
【図１Ｂ】本発明の一実施例によるＧａＡｓ  ＭＯＳ−ＰＨＥＭＴ構造を製造するときの状態を示す断面図である。
【図１Ｃ】本発明の一実施例によるＧａＡｓ  ＭＯＳ−ＰＨＥＭＴ構造を製造するときの状態を示す断面図である。
【図１Ｄ】本発明の一実施例によるＧａＡｓ  ＭＯＳ−ＰＨＥＭＴ構造を製造するときの状態を示す断面図である。
【図１Ｅ】本発明の一実施例によるＧａＡｓ  ＭＯＳ−ＰＨＥＭＴ構造を製造するときの状態を示す断面図である。
【図２】（ａ）従来のＰＨＥＭＴデバイス及び（ｂ）本発明の一実施例で製造したＭＯＳ−ＰＨＥＭＴデバイスのゲートリーク電流と電圧との関係を示すグラフである。
【図３】（ａ）従来のＰＨＥＭＴデバイス及び（ｂ）本発明の一実施例で製造したＭＯＳ−ＰＨＥＭＴデバイスの制御電流と制御電圧との関係を示すグラフである。
【図４】（ａ）従来のＰＨＥＭＴデバイス及び（ｂ）本発明の一実施例で製造したＭＯＳ−ＰＨＥＭＴデバイスの挿入損失と周波数との関係を示すグラフである。
【発明を実施するための形態】
【００１０】
以下、本発明の好適な実施例を図面に基づいて具体的に説明する。図面及び説明で用いられる共通要素には、可能な限り同じ参照符号が用いられている。
【００１１】
本発明は、半導体デバイス（例えば、ＭＯＳ−ＰＨＥＭＴ  ＳＰＤＴスイッチ）に適用するＩＩＩ−Ｖ族化合物半導体ウエハ上に製造するＭＯＳ−ＰＨＥＭＴ構造及びその製造方法に関する。
【００１２】
本発明の好適な実施例において、ＩＩＩ−Ｖ族化合物半導体ウエハ上に製造するＧａＡｓ  ＭＯＳ−ＰＨＥＭＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｐｓｅｕｄｏｍｏｒｐｈｉｃ  Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）構造は、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により堆積されたＡｌ２Ｏ３ゲート誘電体層を有することを特徴とする。この高誘電率（ｈｉｇｈ−ｋ）Ａｌ２Ｏ３は、低いゲートリーク電流及び熱安定性を提供することができるため、製造した半導体デバイス（例えば、ＭＯＳ−ＰＨＥＭＴ  ＳＰＤＴスイッチ）の直流電流の損失を減らすことができる上、挿入損失を減らして高周波スイッチデバイスの隔絶効果を高めることができる。
【００１３】
本実施例のＭＯＳ−ＰＨＥＭＴデバイス１０は、ＩＩＩ−Ｖ族化合物半導体ウエハ上に製造する。このデバイスは、従来のリソグラフィ及びリフトオフ法（メサエッチング、リセスエッチング、誘電体堆積、オーミック形成及びゲート形成を含む。）を用いて製造される。表１は、ＩＩＩ−Ｖ族化合物半導体ウエハ上のＧａＡｓ  ＭＯＳ−ＰＨＥＭＴ構造の特定実施例の詳細である。表１の各欄は、特定実施例の各層の機能、公称厚さ（Å）及びモル分率を示す。
【００１４】
図１Ａは、一部しか完成していないＧａＡｓ  ＭＯＳ−ＰＨＥＭＴ構造を示す断面図である。本実施例では、基板１００上に様々なエピタキシャル層が順次成長される。基板１００は、ＩＩＩ−Ｖ族材料（例えば、ＧａＡｓ、ＩｎＰなど）からなってもよく、好ましくは、ＧａＡｓ又はＧａＡｓ系材料からなる。エピタキシャル層は、よく知られた技術（例えば、有機金属化学気相成長法（ＭＯＣＶＤ）又は分子線エピタキシ（ＭＢＥ））を利用して基板１００上に成長させてもよい。本発明の一態様において、まず、基板１００上にバッファ層１０１を形成する。図１Ａの実施例において、特定のバッファ層１０１とは、アンドープのＧａＡｓ層である。続いて、バッファ層１０１上に、厚さ１３ｎｍのアンドープのＩｎＧａＡｓ層１０２と、デルタドーピングを含む厚さ４０ｎｍのアンドープのＡｌＧａＡｓ層１０３とを含むエピタキシャル層を順次形成する。デルタドーピング１０６は、点線で示す。図１Ａの特定実施例において、アンドープのＩｎＧａＡｓ層１０２は、アンドープのＩｎ０．２Ｇａ０．８Ａｓ層であり、アンドープのＡｌＧａＡｓ層１０３は、デルタドーピングを含むアンドープのＡｌ０．２５Ｇａ０．７５Ａｓ層である。続いて、図１Ａの特定実施例において、約１．５ｎｍのＡｌＡｓ層１０４を含む他の層を成長させてから、約６０ｎｍのｎ型ＧａＡｓ層１０５を成長させてもよい。
【００１５】
続いて、図１Ａの構造をエッチングし、図１Ｂの凹部又は溝部を形成する。エッチングステップは、例えば、ウェットエッチング、ドライエッチングなど、よく知られた標準的な技術で行ってもよい。続いて、ＡＬＤ法を利用し、図１Ｂの構造上にゲート誘電体層１０７を堆積する。ゲート誘電体は、Ａｌ２Ｏ３、ＨｆＯ２、Ｌａ２Ｏ３、ＺｒＯ２、Ｇａ２Ｏ３、Ｙ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、ＨｆＡｌＯ、ＴｉＡｌＯ及びＬａＡｌＯからなる群から選ばれる材料からなる。ゲート誘電体は、好適には、Ａｌ２Ｏ３、ＨｆＯ２、Ｌａ２Ｏ３及びＺｒＯ２からなる群から選ばれる材料からなる。図１Ｃに示す構造において、ＡＬＤ法を利用し、約３００℃で約８ｎｍ〜２０ｎｍのＡｌ２Ｏ３を堆積させる。好適には、トリメチルアルミニウム（ＴＭＡ）及び水蒸気を含む原料ガスにより、厚さ１６ｎｍのＡｌ２Ｏ３が堆積される。例えば、ＴＭＡ、Ｎ２、Ｈ２Ｏ及びＮ２のガスサイクルの時間は、それぞれ１秒間、１０秒間、１秒間及び１０秒間であり、酸化アルミニウムの付着率は、１サイクルあたり約１．３Åである。本実施例において行うＡＬＤ法は、台湾のインスツルメント・テクノロジー・リサーチ・センター（Ｉｎｓｔｒｕｍｅｎｔ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｅｓｅａｒｃｈ  Ｃｅｎｔｅｒ：ＩＴＲＣ）社が提供しているが、他の製造メーカが提供するツールを利用してもよい。ＡＬＤ法によりＡｌ２Ｏ３層を堆積する方法は、例えば、スパッタリング、化学気相成長法、純アルミニウム膜の酸化などの従来の方法よりも品質が優れている。ＡＬＤ法とは、気相反応物を順次使用する極薄の薄膜堆積技術である。成長面を反応ガスに繰り返して曝すと、サイクル毎に成長する膜材料の量を一定に維持することができるため、膜厚を原子スケールで調整することができる。本実施例において、Ａｌ２Ｏ３ゲート誘電膜は、厚さ約１６ｎｍの膜層では、リーク電流密度が約１０−８Ａ／ｃｍ２と非常に低い。
【発明の開示】
【００１６】
続いて、本実施例において、ＩＩＩ−Ｖ族化合物半導体構造中に画定した活性領域１０９の互いに対向して近接した化合物基板（例えば、基板１００及びその上のエピタキシャル層）に結合するようにオーミックコンタクト１０８を形成する（図１Ｄに示す）。オーミックコンタクトは、電子銃（ｅｌｅｃｔｒｏｎ  ｇｕｎ）により、Ｎｉ、Ｇｅ、Ｃｕ、Ｐｄ、Ａｕ及びこれらの組み合わせからなる群から選択される金属を堆積して形成される。本実施例では、Ｇｅ−Ａｕを用いてオーミックコンタクトを形成する。さらに、電子銃（ｅｌｅｃｔｒｏｎ  ｇｕｎ）を利用し、ゲート誘電体層１０７上に、ゲート金属電極１１０を形成し、上述のゲートメタルコンタクトの形成で使用された材料と同じように、Ｔｉ、Ｐｔ、Ｃｕ、Ａｌ、ＴａＮ、Ａｕ及びこれらの組み合わせからなる群から選択される材料を堆積して形成される。本実施例において、ゲート電極１１０は、Ｔｉ−Ａｕからなる。
【００１７】
ここで開示する本実施例は、全てのＩＩＩ−Ｖ族半導体ウエハに応用することができる。本発明の実施例の方法により形成した化合物半導体構造を用い、ＳＰＤＴスイッチを含む様々なＭＭＩＣを製作してもよい。上述の方法により製造したＨＥＭＴは、ＰＨＥＭＴ（Ｐｓｅｕｄｏｍｏｒｐｈｉｃ  Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳ−ＰＨＥＭＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｐｓｅｕｄｏｍｏｒｐｈｉｃ  Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＥＳＦＥＴ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）及びＭＨＥＭＴ（Ｍｅｔａｍｏｒｐｈｉｃ  Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）を含むがこれらだけに限定されるわけではない。
【００１８】
好適な実施例において、上述の方法により、ゲート長さが約０．５μｍであるＭＯＳ−ＰＨＥＭＴ構造を製造する。本実施例において、ＭＯＳ−ＰＨＥＭＴ構造の特徴は、厚さが約１６ｎｍのＡｌ２Ｏ３ゲート誘電体にある。リーク電流、制御電流及び周波数（Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ）特性を測定し（測定結果は図２に示す）、製造したスイッチの評価を行う。
【００１９】
図２に示すように、本発明のＭＯＳ−ＰＨＥＭＴを含むスイッチは、従来のＰＨＥＭＴ構造からなるスイッチと比べ、様々な電圧下で（図２に示す）ゲートバイアスの許容度が大きく、ＶＧＤ＝−２５Ｖのときにリーク電流はほとんどないが、従来のＰＨＥＭＴ構造を有するスイッチのリーク電流は、約−０．５ｍＡ／ｍｍと高い。
【００２０】
図３は、ＳＰＤＴスイッチの制御電流と制御電圧との関係を示すグラフである。本発明のＭＯＳ−ＰＨＥＭＴ構造を含むＳＰＤＴスイッチは、従来のＰＨＥＭＴ構造からなるスイッチと比べ、１．５Ｖ〜５．０Ｖの測定範囲全体で制御電流が小さい。
【００２１】
図４は、ＳＰＤＴスイッチの挿入損失及び隔絶効果を示すグラフである。本発明のＭＯＳ−ＰＨＥＭＴ構造を含むスイッチは、２．５ＧＨｚ（制御電圧＝＋３／０Ｖ）下での挿入損失は０．３ｄＢであり、隔絶効果は３３．４ｄＢである。また、本発明のＭＯＳ−ＰＨＥＭＴ構造を用いた場合、周波数特性の結果から、スイッチの隔絶効果を向上させ、挿入損失を低減させることができることが分かる。つまり、本発明のＭＯＳ−ＰＨＥＭＴ構造を使用し、他のＭＭＩＣを製造してもよい。
【００２２】
【表１】
2011082332.tif 000003
【００２３】
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施例を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
【符号の説明】
【００２４】
１０  ＭＯＳ−ＰＨＥＭＴデバイス
１００  基板
１０１  バッファ層
１０２  アンドープのＩｎＧａＡｓ層
１０３  アンドープのＡｌＧａＡｓ層
１０４  ＡｌＡｓ層
１０５  ｎ型ＧａＡｓ層
１０６  デルタドーピング
１０７  ゲート誘電体層
１０８  オーミックコンタクト
１０９  活性領域
１１０  ゲート金属電極
【図１Ａ】
2011082332.tif 000004
【図１Ｂ】
2011082332.tif 000005
【図１Ｃ】
2011082332.tif 000006
【図１Ｄ】
2011082332.tif 000007
【図１Ｅ】
2011082332.tif 000008
【図２】
2011082332.tif 000009
【図３】
2011082332.tif 000010
【図４】
2011082332.tif 000011
【外国語明細書】
2011082332000001.pdf