(57)【要約】【課題】筐体型半導体メモリ装置とモジュール型半導体メモリ装置とで回路パターンや搭載される部品の共通化を図ることのできる半導体メモリ装置を提供すること。【解決手段】本発明の半導体メモリ装置１０は、回路パターン１７が形成されて筐体内に収納可能とされた回路基板４と、回路基板上に搭載された不揮発性半導体メモリと、回路基板の一端部に配置されてホスト装置と接続するコネクタとを備える半導体メモリ装置であって、筐体の隅部には、筐体をホスト装置に固定するためのねじが挿入されるねじ孔が形成されており、コネクタの差込み方向に沿った回路基板の中心軸を筐体の中心軸に対してずらした配置で筐体内に回路基板が収納される場合に、回路基板をずらした方向側のねじ孔に挿入されて筐体の内側に突出するねじと干渉する回路基板の干渉部分４ａを避けて回路パターンが形成され、干渉部分が切り欠かれている。【選択図】図４
2011029365.tif 000002
【特許請求の範囲】
【請求項１】
回路パターンが形成された回路基板と、前記回路基板上に搭載された不揮発性半導体メモリと、前記回路基板の一端部に配置されてホスト装置と接続するコネクタとを備え、ホスト装置に固定するためのねじが挿入されるねじ孔が隅部に形成された筐体内に、前記コネクタの差込み方向に沿った前記回路基板の中心軸を前記筐体の中心軸に対してずらした配置で収納可能とされる半導体メモリ装置であって、
前記筐体内に前記回路基板が収納される場合に、前記回路基板をずらした方向側の隅部に形成された前記ねじ孔に挿入されて前記筐体の内側に突出するねじと干渉する前記回路基板の干渉部分を避けて前記回路パターンが形成されていることを特徴とする半導体メモリ装置。
【請求項２】
回路パターンが形成されて筐体内に収納可能とされた回路基板と、その回路基板の周囲に連結された周囲部とを備えるシート状基板であって、
前記回路基板は、不揮発性半導体メモリが搭載可能とされるとともに一端部にホスト装置と接続するコネクタが配置可能とされ、
前記筐体の隅部には、前記筐体を前記ホスト装置に固定するためのねじが挿入されるねじ孔が形成されており、
前記コネクタの差込み方向に沿った前記回路基板の中心軸を前記筐体の中心軸に対してずらした配置で前記筐体内に前記回路基板が収納される場合に、前記回路基板をずらした方向側の隅部に形成された前記ねじ孔に挿入されて前記筐体の内側に突出するねじと干渉する前記回路基板の干渉部分を避けて前記回路パターンが形成されていることを特徴とするシート状基板。
【請求項３】
回路パターンが形成された回路基板上に不揮発性半導体メモリが搭載され、ホスト装置と接続するコネクタが前記回路基板の一端部に配置された半導体メモリ装置と、
前記半導体メモリ装置を内部に収納する筐体と、を備え、
前記筐体の隅部には、前記筐体を前記ホスト装置に固定するためのねじが挿入されるねじ孔が形成され、
前記半導体メモリ装置は、前記コネクタの差込み方向に沿った前記回路基板の中心軸を前記筐体の中心軸に対してずらして筐体に配置され、
前記回路基板は、前記半導体メモリ装置をずらした方向側の隅部に形成された前記ねじ孔に挿入されて前記筐体の内側に突出する前記ねじとの干渉部分が切除され、前記干渉部分を避けて前記回路パターンが形成されていることを特徴とする筐体型半導体メモリ装置。
【請求項４】
前記回路基板は、前記干渉部分が切除された切欠き部の縁部を避けて前記回路パターンが形成されていることを特徴とする請求項３に記載の筐体型半導体メモリ装置。
【請求項５】
回路パターンが形成された回路基板と、前記回路基板上に搭載された不揮発性半導体メモリと、前記回路基板の一端部に配置されてホスト装置と接続するコネクタとを備え、前記ホスト装置に固定するためのねじが挿入されるねじ孔が隅部に形成された筐体内に、前記コネクタの差込み方向に沿った前記回路基板の中心軸を前記筐体の中心軸に対してずらした配置で収納可能とされる半導体メモリ装置の製造方法であって、
前記筐体内に前記回路基板が収納される場合に、前記回路基板をずらした方向側の隅部に形成された前記ねじ孔に挿入されて前記筐体の内側に突出するねじと干渉する前記回路基板の干渉部分を避けて前記回路パターンを形成した前記回路基板と、その回路基板の周囲に連結された周囲部とを備えるシート状基板を作成し、
前記筐体内に前記回路基板が収納される場合に、前記回路基板をずらした方向側の隅部に形成された前記ねじ孔に挿入されて前記筐体の内側に突出するねじと干渉する前記回路基板の干渉部分を切除し、
前記シート状基板から前記周囲部を切り離すことを特徴とする半導体メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ装置、シート状基板、筐体型半導体メモリ装置および半導体メモリ装置の製造方法に関する。
【背景技術】
【０００２】
従来、ＮＡＮＤ型フラッシュメモリ等の不揮発性半導体メモリを有して利用されている半導体メモリ装置は、回路パターンが形成された回路基板上に、不揮発性半導体メモリが搭載されて構成されている。このような半導体メモリ装置において、回路基板に形成される回路パターンや搭載される部品の配置を共通化したり、複数の外部インターフェースに使用できるようにしたりする場合がある。例えば、特許文献１や特許文献２に、部品等の共通化により、開発コストや製造コストの抑制を図る技術が開示されている。
【０００３】
近年では、不揮発性半導体メモリを有する半導体メモリ装置を、ハードディスクドライブ（ＨＤＤ）の筐体と同じ２．５インチタイプの筐体に収納して用いる場合（以下、筐体型半導体メモリ装置という）や、ＪＥＤＥＣ（Ｊｏｉｎｔ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｃｏｕｎｃｉｌ）で制定されるＭＯ−２９７規格に準拠して、筐体等に収納せずに用いる場合（以下、モジュール型半導体メモリ装置という）がある。
【０００４】
しかしながら、特許文献１および特許文献２に開示の技術では、２．５インチタイプの筐体収納時の要求事項や、ＭＯ−２９７規格による要求事項を考慮しておらず、半導体メモリ装置を筐体型半導体メモリ装置とモジュール型半導体メモリ装置とで共通化することが困難であるという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２３４４４０号公報
【特許文献２】特開２００３−１３２６６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、筐体型半導体メモリ装置とモジュール型半導体メモリ装置とで回路パターンや搭載される部品の共通化を図ることのできる半導体メモリ装置、シート状基板、筐体型半導体メモリ装置、および半導体メモリ装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願発明の一態様によれば、回路パターンが形成されて筐体内に収納可能とされた回路基板と、回路基板上に搭載された不揮発性半導体メモリと、回路基板の一端部に配置されてホスト装置と接続するコネクタとを備える半導体メモリ装置であって、筐体の隅部には、筐体をホスト装置に固定するためのねじが挿入されるねじ孔が形成されており、コネクタの差込み方向に沿った回路基板の中心軸を筐体の中心軸に対してずらした配置で筐体内に回路基板が収納される場合に、回路基板をずらした方向側の隅部に形成されたねじ孔に挿入されて筐体の内側に突出するねじと干渉する回路基板の干渉部分を避けて回路パターンが形成されていることを特徴とする半導体メモリ装置が提供される。
【０００８】
また、本願発明の一態様によれば、回路パターンが形成されて筐体内に収納可能とされた回路基板と、その回路基板の周囲に連結された周囲部とを備えるシート状基板であって、回路基板は、不揮発性半導体メモリが搭載可能とされるとともに一端部にホスト装置と接続するコネクタが配置可能とされ、筐体の隅部には、筐体をホスト装置に固定するためのねじが挿入されるねじ孔が形成されており、コネクタの差込み方向に沿った回路基板の中心軸を筐体の中心軸に対してずらした配置で筐体内に回路基板が収納される場合に、回路基板をずらした方向側の隅部に形成されたねじ孔に挿入されて筐体の内側に突出するねじと干渉する回路基板の干渉部分を避けて回路パターンが形成されていることを特徴とするシート状基板が提供される。
【０００９】
また、本願発明の一態様によれば、回路パターンが形成された回路基板上に不揮発性半導体メモリが搭載され、ホスト装置と接続するコネクタが回路基板の一端部に配置された半導体メモリ装置と、半導体メモリ装置を内部に収納する筐体と、を備え、筐体の隅部には、筐体をホスト装置に固定するためのねじが挿入されるねじ孔が形成され、半導体メモリ装置は、コネクタの差込み方向に沿った回路基板の中心軸を筐体の中心軸に対してずらして配置され、回路基板は、半導体メモリ装置をずらした方向側の隅部に形成されたねじ孔に挿入されて筐体の内側に突出するねじとの干渉部分が切除され、干渉部分を避けて回路パターンが形成されていることを特徴とする筐体型半導体メモリ装置が提供される。
【００１０】
また、本願発明の一態様によれば、回路パターンが形成された回路基板と、回路基板上に搭載された不揮発性半導体メモリと、回路基板の一端部に配置されてホスト装置と接続するコネクタとを備え、ホスト装置に固定するためのねじが挿入されるねじ孔が隅部に形成された筐体内に、コネクタの差込み方向に沿った回路基板の中心軸を筐体の中心軸に対してずらした配置で収納可能とされる半導体メモリ装置の製造方法であって、筐体内に回路基板が収納される場合に、回路基板をずらした方向側の隅部に形成されたねじ孔に挿入されて筐体の内側に突出するねじと干渉する回路基板の干渉部分を避けて回路パターンを形成した回路基板と、その回路基板の周囲に連結された周囲部とを備えるシート状基板を作成し、筐体内に回路基板が収納される場合に、回路基板をずらした方向側の隅部に形成されたねじ孔に挿入されて筐体の内側に突出するねじと干渉する回路基板の干渉部分を切除し、シート状基板から周囲部を切り離すことを特徴とする半導体メモリ装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、干渉部分避けて回路パターンを形成するので、筐体型半導体メモリ装置とモジュール型半導体メモリ装置とで回路パターンや搭載される部品の共通化を図ることができるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、半導体メモリ装置の平面図であって、（ａ）モジュール型半導体メモリ装置に用いられる半導体メモリ装置を示す図、（ｂ）筐体型半導体メモリ装置に用いられる半導体メモリ装置を示す図である。
【図２】図２は、筐体型半導体メモリ装置の内部構造を示す平面図である。
【図３】図３は、筐体型半導体メモリ装置の干渉部を拡大した部分拡大斜視図であって、（ａ）ねじ孔にねじが挿入されていない状態を示す図、（ｂ）ボトム側からねじ孔にねじが挿入された状態を示す図である。
【図４】図４は、図４に示す回路パターンのうち干渉部の周辺を拡大した部分拡大平面図である。
【図５】図５は、図４に示すＡ−Ａ線に沿った矢視断面図であって、（ａ）モジュール型半導体メモリ装置に用いられる回路基板４を示す図、（ｂ）筐体型半導体メモリ装置に用いられる回路基板を示す図である。
【図６】図６は、シート状基板の平面図である。
【図７】図７は、半導体メモリ装置のＰＣ板加工装置の概略構成を示すブロック図である。
【図８】図８は、半導体メモリ装置のＰＣ板加工工程を説明するためのフローチャートである。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照して、本発明の実施の形態にかかる半導体メモリ装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００１４】
（第１の実施の形態）
図１は、半導体メモリ装置の平面図であって、（ａ）モジュール型半導体メモリ装置に用いられる半導体メモリ装置を示す図、（ｂ）筐体型半導体メモリ装置に用いられる半導体メモリ装置を示す図である。図２は、筐体型半導体メモリ装置２０の内部構造を示す平面図である。図２では、内部構造を明らかにするために、蓋を取り外した状態で示している。
【００１５】
なお、モジュール型半導体メモリ装置１５とは、ＪＥＤＥＣ（Ｊｏｉｎｔ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｃｏｕｎｃｉｌ）で制定されるＭＯ−２９７規格に準拠して、半導体メモリ装置１０を筐体等に収納せずに用いるものをいう。すなわち、モジュール型半導体メモリ装置１５では、半導体メモリ装置１０そのものがモジュール型半導体メモリ装置１５となる。また、筐体型半導体メモリ装置２０とは、ハードディスクドライブ（ＨＤＤ）の筐体と同じ２．５インチタイプの筐体２２に、半導体メモリ装置１０を収納して用いるものをいう。
【００１６】
半導体メモリ装置１０は、回路基板４、不揮発性半導体メモリ１２、コントローラ１４、コネクタ１６を有して構成される。不揮発性半導体メモリ１２、コントローラ１４、コネクタ１６は、回路基板４上に搭載される。回路基板４は、合成樹脂を重ねて形成された多層構造になっており、第１の実施の形態では８層構造となっている。回路基板４には、合成樹脂で構成された各層の表面あるいは内層に様々な形状で回路パターンが形成されている。回路基板４に形成された回路パターンを介して、回路基板４上に搭載された不揮発性半導体メモリ１２と、コントローラ１４と、コネクタ１６との間が電気的に接続される。
【００１７】
不揮発性半導体メモリ１２は、例えばＮＡＮＤフラッシュメモリである。ＮＡＮＤフラッシュメモリ等の不揮発性半導体メモリ１２を用いて半導体メモリ装置１０を構成することで、データの読み込み性能の向上、耐衝撃性能の向上、消費電力の抑制を図ることができる。第１の実施の形態では、回路基板４の一方の面に４つの不揮発性半導体メモリが配置される。また、回路基板４の他方の面には不揮発性半導体メモリ１２を制御する１つのコントローラ１４が配置される。コネクタ１６は、回路基板４の一端部に配置される。コネクタ１６は、コンピュータ等のホスト装置と半導体メモリ装置１０とを接続するインターフェースである。コネクタ１６は、例えば、接続インターフェース規格であるＳＡＴＡ規格に準拠するように、その形状等が定められている。
【００１８】
モジュール型半導体メモリ装置１５用の半導体メモリ装置１０と筐体型半導体メモリ装置２０用の半導体メモリ装置１０とでは、半導体メモリ装置１０を構成する回路基板４の形状の一部が異なっている。具体的には、筐体型半導体メモリ装置２０用の半導体メモリ装置１０の回路基板４は、その一部が切除されて切欠き７となっている。
【００１９】
図２に示すように、筐体型半導体メモリ装置２０に用いられる場合、半導体メモリ装置１０はその中心軸ＡＸが筐体２２の中心軸ＢＸに対してずらして配置される。これは、筐体２２に対するコネクタ１６の位置がＳｅｒｉａｌ  ＡＴＡ  Ｒｅｖｉｓｉｏｎ  ２．６等の所定の規格により定められているために、中心軸ＡＸと中心軸ＢＸとの間にずれが生じる。中心軸ＡＸと中心軸ＢＸとがずれることで、回路基板４の一辺が筐体２２の壁面に近接する。
【００２０】
図３は、筐体型半導体メモリ装置２０の干渉部を拡大した部分拡大斜視図であって、（ａ）ねじ孔にねじが挿入されていない状態を示す図、（ｂ）サイド側からねじ孔にねじが挿入された状態を示す図である。筐体型半導体メモリ装置２０は、コンピュータ等のホスト装置に固定される際に、筐体２２のサイド側またはボトム側から固定用のねじ（筐体固定手段）２４が挿入される。ねじ２４を挿入するために、筐体２２の隅部には、サイド側とボトム側にそれぞれねじ孔２２ａが形成されている。
【００２１】
半導体メモリ装置１０の中心軸ＡＸをずらした方向側のねじ孔２２ａに挿入されたねじ２４は、筐体２２の内側に突出して、筐体２２の壁面に近接した回路基板４の一部（干渉部４ａ）と干渉する。
【００２２】
筐体型半導体メモリ装置２０に用いられる回路基板４では、干渉部４ａが切除されて切欠き７が形成されているので、実際にねじ２４と回路基板４とが干渉することを回避することができる。したがって、ねじ２４との干渉により回路基板４が破壊されたり曲げられたりすることを防ぐことができる。具体的には、切欠き７は、半導体メモリ装置１０が筐体２２に収納された際に、筐体２２の壁面に近接する一辺上であってコネクタ１６の近傍に形成される。
【００２３】
一方、モジュール型半導体メモリ装置１５は、例えば、ＪＥＤＥＣのＭＯ−２９７規格によりその外形寸法等が規定される。モジュール型半導体メモリ装置１５は、半導体メモリ装置１０を筐体に収納せずに用いるため、半導体メモリ装置１０そのものの外形寸法等が規定されることになる。これにより、半導体メモリ装置１０を構成する回路基板４の外形寸法等も規定される。
【００２４】
ＪＥＤＥＣのＭＯ−２９７規格では、切欠き７に相当する部分に、孔４ｃを備えるように規定されている。したがって、モジュール型半導体メモリ装置１５では回路基板４に切欠き７を形成することが困難である。しかし、モジュール型半導体メモリ装置１５では、半導体メモリ装置１０は筐体２２に収納されないので、切欠き７が形成されていない場合であっても、ねじ２４との干渉が問題にならない。なお、孔４ｃは、モジュール型半導体メモリ装置１５を、コンピュータ等のホスト装置に対してねじを用いて固定する際等に使用される。なお、筐体型半導体メモリ装置２０では、孔４ｃの近傍に形成された孔４ｄを用いて半導体メモリ装置１０を筐体２２に固定する。
【００２５】
次に、回路基板４に形成された回路パターン１７の構成について説明する。図５は、干渉部４ａの周辺を拡大した部分拡大平面図である。図５は、図４に示すＡ−Ａ線に沿った矢視断面図であって、（ａ）モジュール型半導体メモリ装置１５に用いられる回路基板４を示す図、（ｂ）筐体型半導体メモリ装置２０に用いられる回路基板４を示す図である。回路パターン１７には導電性の金属材料、例えば銅が用いられる。回路パターン１７は回路基板４の平面視における略全域に形成されているが、図４に示すように、干渉部４ａを避けて形成されている。また、干渉部４ａを切除する際の切断ライン（切欠き７の形成ライン）と回路パターン１７との間に間隔（回路パターンが形成されない樹脂領域）Ｙが設けられており、第１の実施の形態では、Ｙ＝０．５ｍｍとなっている。ここで、半導体メモリ装置１０では、孔４ｃに挿入されるねじと回路パターン１７とを接触させて接地を行うことがある。間隔Ｙを所定の距離に抑えることで、ねじの頭部と回路パターン１７を接触さることができ、接地を行うことが可能となる。
【００２６】
なお、回路パターン１７は、図４に示した層とは異なる他の層にも形成されており、図４はその一例を示したに過ぎない。また、図４に示した層とは異なるすべての層においても、干渉部４ａを避けて回路パターン１７が形成されており、間隔Ｙも設けられている。また、干渉部４ａには、不揮発性半導体メモリ１２等の各デバイスも配置されない。
【００２７】
図５（ｂ）に示すように、干渉部４ａを切除する際の切断ラインと回路パターン１７との間に所定の間隔Ｙが設けられているので、干渉部４ａを切除した際の縁部４ｂに回路パターン１７が露出しない。
【００２８】
図６は、シート状基板の平面図である。シート状基板２は、回路基板４、周囲部６を有して構成される。周囲部６は、回路基板４の周囲を囲むように設けられており、連結部８を介して回路基板４と連結されている。周囲部６は、外形に凹凸のある回路基板４の周囲を囲んで、シート状基板２としての外形を略方形形状にすることで、不揮発性半導体メモリ１２を搭載する際の回路基板４の取り扱い性を向上させる。
【００２９】
また、回路基板４には判別部９が形成される（図１も参照）。判別部９は、回路基板４が、モジュール型半導体メモリ装置１５に用いられるものであるか、筐体型半導体メモリ装置２０に用いられるものであるかを判別するために形成されるものである。また、判別部９により、回路基板４に搭載されている部品のロット番号等の製造上必要な情報を管理することもできる。判別部９は、例えば、回路基板４の表面から読み取り可能に印刷された二次元コードである。判別部９は、不揮発性半導体メモリ１２等が搭載される前に、マーカー等で印刷される。判別部９は、不揮発性半導体メモリ１２等が搭載される位置を避けて形成されており、不揮発性半導体メモリ１２等が搭載されたあとも読み取り可能となっている。なお、判別部９は、半導体メモリ装置１０が、モジュール型半導体メモリ装置１５に用いられるものであるか、筐体型半導体メモリ装置２０に用いられるものであるかを判別できればよく、二次元コードに限られない。例えば、バーコードであってもよいし、ＩＣチップであってもよい。また、回路基板４に形成された凹凸等の形状の違いであってもよい。また、判別部９は、図示した位置以外の場所に形成されても構わない。例えば、不揮発性半導体メモリ１２等の各デバイスの表面に印刷されていても構わない。
【００３０】
不揮発性半導体メモリ１２やコントローラ１４は、周囲部６が連結されたシート状基板２の状態で回路基板４部分に対して搭載される。分割機のドリルを用いて連結部８を切断することで、周囲部６を切り離して、シート状基板２から半導体メモリ装置１０を得ることができる。回路基板４の切欠き７は、連結部８を切断する際に形成される。第１の実施の形態では、不揮発性半導体メモリ１２やコントローラ１４が搭載された状態のシート状基板２から周囲部６を切り離すことで、１枚のシート状基板２から４つの半導体メモリ装置１０を得ることができる。なお、１枚のシート状基板２から得ることができる半導体メモリ装置１０の数は４つに限られず、より大きなシート状基板を用いて、より多くの半導体メモリ装置１０を１枚のシート状基板から得ることができるように構成してもよい。また、１枚のシート状基板から１つの半導体メモリ装置１０を得ることができるように構成してもよい。
【００３１】
図７は、半導体メモリ装置１０のＰＣ板加工装置（製造装置）の概略構成を示すブロック図である。ＰＣ板加工装置３０は、ドリル３１、読取部３３、制御部３４を備えて構成される。ドリル３１は、シート状基板２の連結部８を切断したり、干渉部４ａを切除したりする切断部として機能する。読取部３３は、判別部９を読み取り、回路基板４が、モジュール型半導体メモリ装置１５に用いられるものであるか、筐体型半導体メモリ装置２０に用いられるものであるかを判別する。制御部３４は、読取部３３による判別結果に基づいて、加工データを自動読み込みし、ドリル３１を制御して、連結部８を切断させたり、干渉部４ａを切除させたりする。
【００３２】
図８は、半導体メモリ装置１０のＰＣ板加工工程を説明するためのフローチャートである。まず、シート状基板２に、不揮発性半導体メモリ１２、コントローラ１４、コネクタ１６が搭載される（ステップＳ１）。次に、判別部９が読み取られ、判別結果に基づいて加工データが自動的に読み込まれる（ステップＳ２）。回路基板４が筐体型半導体メモリ装置２０に用いられるものであると判別された場合には（ステップＳ３，Ｙｅｓ）、連結部８が切断されるとともに、干渉部４ａがドリルによって切除されて切欠き７が形成される（ステップＳ４）。これにより、１枚のシート状基板２から切欠き７が形成された４つの半導体メモリ装置１０が得られる。
【００３３】
また、ステップＳ３において、回路基板４が筐体型半導体メモリ装置２０に用いられるものではなく、モジュール型半導体メモリ装置１５に用いるものであると判別された場合には（ステップＳ３，Ｎｏ）、切欠き７は形成されずに、連結部８の切断が行われる（ステップＳ５）。これにより、１枚のシート状基板２から切欠き７が形成されていない４つの半導体メモリ装置１０が得られる。なお、切欠き７を形成する工程と、連結部８を切断する工程は、別々の工程で行われてもよく、どちらの工程が先に行われても構わない。
【００３４】
以上のように、回路パターン１７は回路基板４の干渉部４ａを避けて形成され、不揮発性半導体メモリ１２等の各デバイスも干渉部４ａを避けて配置されるので、モジュール型半導体メモリ装置１５に用いる場合と、筐体型半導体メモリ装置２０に用いる場合とにかかわらず、回路基板４の回路パターン１７や各デバイスの配置を共通化することができる。すなわち、切欠き７の有無にかかわらず、回路基板４の回路パターン１７や各デバイスの配置を共通化することができる。これにより、回路パターン１７や各デバイスの配置の設計コストを抑制することができる。また、実装評価や性能評価も共通化できるので、評価コストの抑制も図ることができる。また、搭載する各デバイスの共通化も図ることができるので、各デバイスの選定コストの抑制も図ることができる。また、半導体メモリ装置１０を、モジュール型半導体メモリ装置１５に用いる場合には、切欠き７を形成しないことで、ＭＯ−２９７規格で要求される孔４ｃの形成について満足させることができるし、筐体型半導体メモリ装置２０に用いる場合には、切欠き７を形成することで、ねじ２４と回路基板４との干渉を回避することができる。
【００３５】
また、干渉部４ａを避けて回路パターン１７が形成されているので、切欠き７を形成する際に、ドリル３１に回路パターン１７を切断させずに済む。これにより、切欠き７を形成する際に、ドリル３１に樹脂のみを切断させることができるので、ドリル３１の長寿命化を図ることができる。また、図５（ｂ）に示すように、干渉部４ａを切断した際の縁部４ｂに回路パターン１７が露出しないので、縁部４ｂに金属バリが発生しにくい。これにより、回路基板４の各層間に形成された回路パターン１７同士を、金属バリが短絡させてしまうといった問題が発生するのを抑えることができる。また、金属バリが回路基板４から離脱し、別の場所で短絡等の問題を引き起こすことを抑えることができる。
【００３６】
なお、第１の実施の形態では、シート状基板２から周囲部６を切り離す際に、干渉部４ａを切除して切欠き７を形成しているが、これに限られない。例えば、周囲部６を切り離す際に切欠き７を形成せずにモジュール型半導体メモリ装置１５としてストックしておき、事後的に筐体型半導体メモリ装置２０に用いることになった場合に、干渉部４ａを切除して切欠き７を形成してもよい。
【００３７】
また、第１の実施の形態では、半導体メモリ装置のＰＣ板加工装置を例に挙げて説明したが、これに限られない。例えば、半導体メモリ装置の製造工程を分割機等の製造装置に行わせるための製造プログラムとして提供してもよい。
【符号の説明】
【００３８】
ＡＸ，ＢＸ  中心軸、  Ｙ  間隔、  ２  シート状基板、  ４  回路基板、  ４ａ  干渉部、  ４ｂ  縁部、  ４ｃ，４ｄ  孔、  ６  周囲部、  ７  切欠き、  ８  連結部、  ９  判別部、  １０  半導体メモリ装置、  １２  不揮発性半導体メモリ、  １４  コントローラ、  １５  モジュール型半導体メモリ装置、  １６  コネクタ、  ２０  筐体型半導体メモリ装置、  ２２  筐体、  ２２ａ  ねじ孔、  ２４  ねじ（筐体固定手段）、  ３０  ＰＣ板加工装置、  ３１  ドリル、  ３３  読取部、  ３４  制御部
【図１】
2011029365.tif 000003
【図２】
2011029365.tif 000004
【図３】
2011029365.tif 000005
【図４】
2011029365.tif 000006
【図５】
2011029365.tif 000007
【図６】
2011029365.tif 000008
【図７】
2011029365.tif 000009
【図８】
2011029365.tif 000010