(57)【要約】【課題】製造工程数の大幅な増加を伴わずに、信頼性の高い半導体装置、及びその製造方法を提供する。【解決手段】本発明に係る半導体装置１は、半導体層５の表面から深さ方向に延在するように形成されたトレンチ２１と、トレンチ２１の深部の壁面を被覆する第１絶縁層２と、トレンチ２１の壁面のうち、第１絶縁層２が形成されていない壁面を被覆する半導体層５の絶縁性酸化膜２４と、トレンチ２１の深部を埋設するように、第１絶縁層２上に形成され、かつ、その上面と半導体層表面と離間距離が、第１絶縁層２の上面と半導体層表面との離間距離よりも近くなるように形成された第２絶縁層３と、トレンチ２１内の第２絶縁層３上に充填されたトレンチ内導体（ゲート電極２２）とを備える。第１絶縁層２と絶縁性酸化膜２４とは、異なる材料により形成されている。【選択図】図１
2011082255.tif 000002
【特許請求の範囲】
【請求項１】
その表面から深さ方向に延在するトレンチが設けられた半導体層と、
前記トレンチの深部の壁面を被覆する第１絶縁層と、
前記トレンチの壁面のうち、前記第１絶縁層が形成されていない壁面を被覆する前記半導体層の絶縁性酸化膜と、
前記トレンチの深部を埋設するように、前記第１絶縁層上に形成され、かつ、その上面と前記半導体層表面と離間距離が、前記第１絶縁層の上面と前記半導体層表面との離間距離よりも近くなるように形成された第２絶縁層と、
前記トレンチ内の前記第２絶縁層上に充填されたトレンチ内導体と
を備え、
前記第１絶縁層と前記絶縁性酸化膜とは、異なる材料により形成されている半導体装置。
【請求項２】
前記第１絶縁層の膜厚は、前記絶縁性酸化膜の膜厚と略等しい膜厚、若しくは前記絶縁性酸化膜よりも若干薄い膜厚であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１絶縁層は、ＳｉＮ膜であり、前記第２絶縁層はＮＳＧ膜であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
トレンチ内にトレンチ内導体を配設したトレンチ導体構造を有する半導体装置の製造方法であって、
半導体層の表面から深さ方向に延在するトレンチを形成し、
前記トレンチの壁面に、前記半導体層の酸化膜とは異なる材料により第１絶縁層を形成し、
前記第１絶縁層の内側における所定の深さまで第２絶縁層を形成すると共に、前記所定の深さよりも深い位置まで第１絶縁層を除去して溝を形成し、
前記トレンチの壁面のうち、前記第１絶縁層が除去された部分に、前記半導体層を酸化処理して絶縁性酸化膜を形成し、
前記トレンチ内の前記第２絶縁層上にトレンチ内導体を充填する半導体装置の製造方法。
【請求項５】
前記第１絶縁層の膜厚は、前記絶縁性酸化膜の膜厚と略等しい膜厚、若しくは前記絶縁性酸化膜よりも若干薄い膜厚であることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及びその製造方法に関する。より詳細には、トレンチ構造を有する半導体装置、及びその製造方法に関する。
【背景技術】
【０００２】
従来より、トレンチゲート構造を有する半導体装置の製造方法について種々の提案がなされている。特許文献１〜３においては、トレンチ深部に比較的厚い絶縁層が配設されたトレンチゲート構造を有する半導体装置の製造方法が提案されている。
【０００３】
図３に、特許文献１に開示されたトレンチゲート構造を有する半導体装置１００の要部断面図を示す。半導体装置１００は、図３に示すように、Ｎ＋ドレイン領域１１１、Ｎ−ドリフト領域１１２、トレンチ１２１、ゲート電極１２２、絶縁層１２３、絶縁性酸化膜（ゲート絶縁膜）１２４、Ｎ＋ソース領域１３１、Ｐ＋コンタクト領域１３２、Ｐ−ボディ領域１４１、Ｐ型フローティング領域１５１等を備える。
【０００４】
半導体装置１００の製造方法を、図４Ａ〜図４Ｆの製造工程断面図を参照しつつ説明する。まず、Ｎ＋ドレイン領域１１１となるＮ＋基板上にＮ−型シリコン層をエピタキシャル成長により形成する。その後、イオン注入等により所定領域に、Ｐ−ボディ領域１４１、及びＮ＋ソース領域１３１を形成する（図４Ａ参照）。
【０００５】
次に、基板上面に酸化膜層１９１を形成し、さらにその上面にレジストパターン１９２を形成する。そして、レジストパターン１９２をマスクとして、酸化膜層１９１に対するドライエッチングを行い、酸化膜層１９１を貫通する溝１９４を形成する（図４Ｂ参照）。
【０００６】
次に、レジストパターン１９２を除去し、酸化膜層１９１をマスクとしてドライエッチングを行い、Ｎ−ドリフト領域１１２に達するトレンチ１２１を形成する（図４Ｃ参照）。
【０００７】
次いで、トレンチ１２１壁面に、熱酸化を行うことによって酸化膜１９５を形成する。その後、イオン注入、及び熱拡散処理を行い、Ｐ型フローティング領域１５１を形成する（図４Ｄ参照）。
【０００８】
続いて、酸化膜層１９１、及び酸化膜１９５を除去後、トレンチ１２１内部にＣＶＤ（chemical vapor deposition）法により絶縁物（酸化シリコン等）を堆積させる。そして、ドライエッチングを行い、所定の厚さの絶縁層１２３をトレンチ深部に残存させる（図４Ｅ参照）。
【０００９】
次に、基板上面、及びトレンチ１２１壁面に、熱酸化により絶縁性酸化膜１２４を形成する。その後、トレンチ１２１内部にＣＶＤ法にてポリシリコンを堆積することにより、トレンチ１２１に埋設されたゲート電極１２２を形成する（図４Ｆ参照）。
【００１０】
続いて、ソース電極（不図示）、及びドレイン電極（不図示）を形成する工程等を経て、図３に示すような半導体装置１００が製造される。
【００１１】
図５に、特許文献２に開示されたトレンチゲート構造を有する半導体装置２００の要部断面図を示す。なお、以降の図において、前出の図面と同一の要素部材には同一の符号を付し、適宜その説明を省略する。
【００１２】
半導体装置２００は、絶縁層２２３が２層構造となっている。絶縁層２２３は、トレンチ２２１の側壁側から、熱酸化処理によって形成された熱酸化膜（シリコン酸化膜）からなる第１絶縁層２０２と、ＣＶＤ法によって堆積させたＣＶＤ酸化膜（シリコン酸化膜）からなる第２絶縁層２０３とが順に積層されている。
【００１３】
また、半導体装置２００は、絶縁性酸化膜（ゲート絶縁膜）１２４と絶縁層２２３との境界部であるゲート電極１２２の底部近傍の端部周辺に、絶縁性酸化膜１２４の膜厚よりも大きい膜厚の拡張絶縁領域２４１が形成されている。
【００１４】
図６Ａ〜図６Ｌに、半導体装置２００の製造工程断面図を示す。まず、Ｎ＋ドレイン領域１１１となるＮ＋基板上にＮ−型シリコン層をエピタキシャル成長により形成する。次いで、イオン注入等によってＰ−ボディ領域１４１を形成する。その後、基板上にパターンマスク２９３を形成してドライエッチングを行い、トレンチ２２１を形成する（図６Ａ参照）。トレンチ側壁のテーパ角度は、８６．５度〜８９．０度とする。
【００１５】
次に、犠牲熱酸化膜（不図示）を形成後、イオン注入、及び熱拡散処理を行うことによりＰ型フローティング領域２５１を形成する。その後、犠牲熱酸化膜（不図示）、及びパターンマスク２９３を除去する。次いで、熱酸化処理により、後工程で形成するＣＶＤ酸化膜の下地として、熱酸化膜（シリコン酸化膜）からなる第１絶縁層２０２を形成する。（図６Ｂ参照）
【００１６】
次に、ＣＶＤ法により、トレンチ２２１内を充填するように、ＣＶＤ酸化膜（シリコン酸化膜）からなる第２絶縁層２０３を堆積する（図６Ｃ参照）。
【００１７】
次いで、ＲＩＥ（Reactive Ion Etching）法等の異方性のドライエッチングにより、絶縁層２２３（第１絶縁層２０２及び第２絶縁層２０３）の一部を除去する。絶縁層２２３の上面がＰ−ボディ領域１４１の下面と同等の位置になるまで絶縁層２２３をエッチバックする（図６Ｄ参照）。
【００１８】
次に、酸化性雰囲気下でアニール処理を行うことにより、トレンチ２２１側壁に酸化膜２９４を形成する（図６Ｅ参照）。
【００１９】
次に、ウェットエッチングにより、酸化膜２９４を除去し、清浄なシリコン面を露出させる（図６Ｆ参照）。
【００２０】
次に、熱酸化処理やＣＶＤ法による成膜処理あるいはこれらの兼用により、絶縁性酸化膜１２４を形成する（図６Ｇ参照）。
【００２１】
次に、絶縁性酸化膜１２４上、及び絶縁層２２３上に、ＣＶＤ法によりＣＶＤ窒化膜２４４を堆積する（図６Ｈ参照）。
【００２２】
続いて、基板表面上、及び絶縁層２２３上のＣＶＤ窒化膜２４４を、ＲＩＥ法等の異方性のドライエッチングにより除去する。具体的には、絶縁層２２３の上面が露出するまでＣＶＤ窒化膜２４４をエッチバックする。ここで、トレンチの側壁上のＣＶＤ窒化膜２４４は残留する（図６Ｉ参照）。
【００２３】
次に、絶縁性酸化膜１２４と絶縁層２２３との間に、絶縁性酸化膜１２４よりも幅が大きい拡張絶縁領域２４１を熱酸化処理により形成する（図６Ｊ参照）。ここで、トレンチ側壁はＣＶＤ窒化膜２４４によって保護されているため酸化膜厚は増大しない。一方、基板表面や絶縁層２２３の上面では、酸素の供給が可能である。絶縁層２２３上面の両端部分では、露出面からシリコン部分までの距離が近いためＳｉＯ２領域が増大する。すなわち、トレンチ２２１側壁をＣＶＤ窒化膜２４４で覆うことで、絶縁層２２３上面の両端部付近に拡張絶縁領域２４１が形成される。
【００２４】
次に、トレンチ２２１側壁のＣＶＤ窒化膜２４４をウェットエッチングにより除去し、トレンチ２２１側壁に絶縁性酸化膜１２４を露出させる（図６Ｋ参照）。具体的には、熱リン酸でエッチバックを行う。
【００２５】
次に、ポリシリコン膜を常圧ＣＶＤ法によって堆積後（図６Ｌ参照）、エッチングしてゲート電極１２２を形成する。その後、Ｐ−ボディ領域１４１に、イオン注入、及び熱拡散処理を施し、Ｎ＋ソース領域１３１、及びＰ＋コンタクト領域１３２を形成する。さらに、層間絶縁層等を形成し、ソース電極２６２，ドレイン電極２６１を形成する工程等を経て、図５に示すような半導体装置２００が製造される。
【００２６】
図７に、特許文献３に開示されたトレンチゲート構造を有する半導体装置３００の要部断面図を示す。
【００２７】
半導体装置３００の製造方法を、図８Ａ〜図８Ｆの製造工程断面図を参照しつつ説明する。まず、エピタキシャル成長、イオン注入等により、Ｎ−ドリフト領域１１２、Ｐ−ボディ領域１４１を形成する。次に、所望のパターンを転写したＳｉＯ２−ＣＶＤ膜のマスクパターン３９３を用いて、Ｓｉ基板表面にトレンチ３２１を形成する（図８Ａ参照）。
【００２８】
次に、トレンチ３２１の壁面にインプラスルー酸化膜（犠牲酸化膜）（不図示）を形成する。そして、トレンチ３２１の底からＮ−ドリフト領域１１２に不純物を注入し、Ｐ型フローティング領域１５１を形成する。そして、インプラスルー酸化膜（不図示）をウェットエッチングで除去した後に、トレンチ３２１の壁面に、熱酸化法によってＳｉＯ２膜からなる第１絶縁層（第１絶縁体）３０２を形成する（図８Ｂ参照）。
【００２９】
次に、第１絶縁層３０２上に、ＳｉＯ０．８Ｎ０．２膜からなる第２絶縁層（第２絶縁体）３０３を堆積させ、トレンチ３２１の内部を閉塞させる（図８Ｃ参照）。
【００３０】
続いて、所望の深さまで、反応性イオンエッチング（RIE法）によって第１絶縁層３０２及び第２絶縁層３０３をエッチバックする（図８Ｄ参照）。
【００３１】
次に、第１絶縁層３０２と第２絶縁層３０３のウェットエッチングレートの差を利用して、ウェットエッチング法により第１絶縁層３０２を選択的に除去する。この際に、トレンチ３２１の壁面と第２絶縁層３０３とで挟まれた領域に窪みが形成される（図８Ｅ参照）。
【００３２】
次に、犠牲酸化膜（不図示）を形成した後に、ウェットエッチング法によりこれを除去する。次いで、第１絶縁層３０２が除去された部分において熱酸化法により第１絶縁層３０２を再形成する（図８Ｆ参照）。
【００３３】
その後、トレンチ部の内部にゲート電極１２２としてＰドープポリシリコン膜等を埋め込む。また、Ｎ＋ソース領域１３１等を形成し、アルミニウム配線等の工程を経て、半導体装置３００が製造される。
【００３４】
なお、図８Ｂに示す工程で形成する第１絶縁層３０２と、図８Ｆに示す工程で新たに形成する１絶縁層３０２は、いずれも熱酸化によりＳｉＯ２膜を形成している。
【先行技術文献】
【特許文献】
【００３５】
【特許文献１】特開２００５−１１６８２２号公報
【特許文献２】特開２００７−３１７７７９号公報
【特許文献３】特開２００９−１４１０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００３６】
上記特許文献１に開示された半導体装置１００においては、絶縁性酸化膜１２４とトレンチ深部の厚い絶縁層１２３との境界部分の耐圧が弱いという問題があった。
【００３７】
図９Ａに、図４Ｅに示す工程におけるトレンチ１２１の拡大断面図を、図９Ｂに、図４Ｆに示す工程におけるトレンチ１２１の拡大断面図を示す。図４Ｅに示す工程においては、上述したように、トレンチ１２１の内部に絶縁層１２３を形成した後、ドライエッチングを施す。この工程について本発明者が検討したところ、図９Ａに示すように、トレンチ１２１の側壁に沿って絶縁層１２３がテーパ状に隆起する「裾状残り」が形成されることがわかった。
【００３８】
この「裾状残り」は、ＣＶＤ法により酸化シリコンからなる絶縁層１２３を形成する際、その密度がトレンチ１２１の中央に比してその側壁近傍で大きくなり、ドライエッチングの際のエッチング量に差が生じることに起因するものと推定している。
【００３９】
図４Ｆに示す工程においては、上述したように、熱酸化処理により絶縁性酸化膜１２４を形成する。このとき、絶縁性酸化膜１２４は、図９Ｂの点線で囲んだ領域Ａに示すように、絶縁層１２３近傍において、絶縁性酸化膜１２４が他の部分に比して薄膜となっていることを突き止めた。
【００４０】
換言すると、絶縁性酸化膜１２４の形成領域のうち、絶縁層１２３近傍以外の領域では、緻密な熱酸化膜である絶縁性酸化膜１２４が一定の厚みで均一に形成される。その一方、図９Ｂ中の領域Ａでは、ＣＶＤ法による絶縁層１２３上に熱酸化膜である絶縁性酸化膜１２４が薄くしか形成されない。その結果、上述したように、絶縁性酸化膜１２４とトレンチ深部の厚い絶縁層１２３との境界部分（領域Ａ）における耐圧が低下してしまった。
【００４１】
上記特許文献２に開示された半導体装置２００においては、拡張絶縁領域２４１の存在により、上記特許文献１で問題であった絶縁層１２３と絶縁性酸化膜１２４との境界部分における耐圧が確保される。
【００４２】
しかしながら、この半導体装置２００においては、製造工程数が多いという問題点があった。また、製造工程数が多いため、絶縁性酸化膜１２４に対するストレスが大きくなることが避けられなかった。具体的には、絶縁性酸化膜１２４を形成後、（１）ＣＶＤ法による窒化膜２４４の形成工程、（２）ＲＩＥ法によるＣＶＤ窒化膜２４４の除去工程、（３）熱酸化処理による拡張絶縁領域２４１の形成工程、（４）ウェットエッチングによる側壁のＣＶＤ窒化膜２４４の除去工程を経るため、それらのストレスで、絶縁性酸化膜１２４に機械的／熱的／化学的ダメージを与える恐れがあった。また、トレンチ側壁にテーパ角が設けられている場合、図６Ｉの工程でトレンチ側壁上にだけＣＶＤ窒化膜２４４をうまく残存させることが技術的に難しいという問題があった。
【００４３】
上記特許文献３に開示された半導体装置３００においては、トレンチ３２１の壁面を第１絶縁層３０２のみにより形成していた。また、第１絶縁層３０２は、半導体層の酸化膜としていた。さらに、図８Ｅの工程で示した第１絶縁層３０２と第２絶縁層３０３の窪みを、エッチングレートの差により形成していた。このため、第１絶縁層３０２は、半導体層の酸化膜とし、第２絶縁層３０３は、第１絶縁層３０２よりもエッチングレートの差が小さい材料から選定する必要があった。このため、第２絶縁層の材料選定に大きな制約があった。
【課題を解決するための手段】
【００４４】
本発明に係る半導体装置は、半導体層の表面から深さ方向に延在するように形成されたトレンチと、前記トレンチの深部の壁面を被覆する第１絶縁層と、前記トレンチの壁面のうち、前記第１絶縁層が形成されていない壁面を被覆する前記半導体層の絶縁性酸化膜と、前記トレンチの深部を埋設するように、前記第１絶縁層上に形成され、かつ、その上面と前記半導体層表面との離間距離が、前記第１絶縁層の上面と前記半導体層表面との離間距離よりも近くなるように形成された第２絶縁層と、前記トレンチ内の前記第２絶縁層上に充填されたトレンチ内導体とを備える。そして、前記第１絶縁層と前記絶縁性酸化膜とは、異なる材料により形成されている。
【００４５】
本発明に係る半導体装置の製造方法は、トレンチ内にトレンチ内導体を配設したトレンチ導体構造を有する半導体装置の製造方法であって、半導体層の表面から深さ方向に延在するトレンチを形成し、前記トレンチの壁面に、前記半導体層の酸化膜とは異なる材料により第１絶縁層を形成し、前記第１絶縁層の内側における所定の深さまで第２絶縁層を形成すると共に、前記所定の深さよりも深い位置まで第１絶縁層を除去して溝を形成し、前記トレンチの壁面のうち、前記第１絶縁層が除去された部分に、前記半導体層を酸化処理して絶縁性酸化膜を形成し、前記トレンチ内の前記第２絶縁層上にトレンチ内導体を充填するものである。
【００４６】
本発明に係る半導体装置、及びその製造方法によれば、上記特許文献１のようにトレンチ深部に設けられた絶縁層とゲート絶縁膜の境界部分の耐圧が低下するという問題を抑制することができる。これは、第２絶縁層の上面が第１絶縁層の上面よりも高くなるように形成し、第１絶縁層が形成されていない壁面を半導体層の酸化膜である絶縁性酸化膜によって被覆する構造を採用しているためである。また、本発明に係る半導体装置の製造方法によれば、上記特許文献２のように製造工程数が大幅に増加するという問題が生じない。さらに、本発明に係る半導体装置によれば、第１絶縁層の材料を、半導体層の酸化膜以外の材料としているので、上記特許文献３に比して第２絶縁層の材料選択肢が広い。このため、要求性能を満たす材料を選定しやすくなるという優れたメリットを有する。
【発明の効果】
【００４７】
本発明によれば、製造工程数の大幅な増加を伴わずに、信頼性の高い半導体装置、及びその製造方法を提供することができる。
【図面の簡単な説明】
【００４８】
【図１】実施形態に係る半導体装置の主要部の模式的断面図。
【図２Ａ】実施形態に係る半導体装置の製造工程断面図。
【図２Ｂ】実施形態に係る半導体装置の製造工程断面図。
【図２Ｃ】実施形態に係る半導体装置の製造工程断面図。
【図２Ｄ】実施形態に係る半導体装置の製造工程断面図。
【図２Ｅ】実施形態に係る半導体装置の製造工程断面図。
【図２Ｆ】実施形態に係る半導体装置の製造工程断面図。
【図３】特許文献１に記載の半導体装置の主要部の模式的断面図。
【図４Ａ】特許文献１に記載の半導体装置の製造工程断面図。
【図４Ｂ】特許文献１に記載の半導体装置の製造工程断面図。
【図４Ｃ】特許文献１に記載の半導体装置の製造工程断面図。
【図４Ｄ】特許文献１に記載の半導体装置の製造工程断面図。
【図４Ｅ】特許文献１に記載の半導体装置の製造工程断面図。
【図４Ｆ】特許文献１に記載の半導体装置の製造工程断面図。
【図５】特許文献２に記載の半導体装置の主要部の模式的断面図。
【図６Ａ】特許文献２に記載の半導体装置の製造工程断面図。
【図６Ｂ】特許文献２に記載の半導体装置の製造工程断面図。
【図６Ｃ】特許文献２に記載の半導体装置の製造工程断面図。
【図６Ｄ】特許文献２に記載の半導体装置の製造工程断面図。
【図６Ｅ】特許文献２に記載の半導体装置の製造工程断面図。
【図６Ｆ】特許文献２に記載の半導体装置の製造工程断面図。
【図６Ｇ】特許文献２に記載の半導体装置の製造工程断面図。
【図６Ｈ】特許文献２に記載の半導体装置の製造工程断面図。
【図６Ｉ】特許文献２に記載の半導体装置の製造工程断面図。
【図６Ｊ】特許文献２に記載の半導体装置の製造工程断面図。
【図６Ｋ】特許文献２に記載の半導体装置の製造工程断面図。
【図６Ｌ】特許文献２に記載の半導体装置の製造工程断面図。
【図７】特許文献３に記載の半導体装置の主要部の模式的断面図。
【図８Ａ】特許文献３に記載の半導体装置の製造工程断面図。
【図８Ｂ】特許文献３に記載の半導体装置の製造工程断面図。
【図８Ｃ】特許文献３に記載の半導体装置の製造工程断面図。
【図８Ｄ】特許文献３に記載の半導体装置の製造工程断面図。
【図８Ｅ】特許文献３に記載の半導体装置の製造工程断面図。
【図８Ｆ】特許文献３に記載の半導体装置の製造工程断面図。
【図９Ａ】図４Ｅの工程におけるトレンチ部分を拡大した模式的断面図。
【図９Ｂ】図４Ｆの工程におけるトレンチ部分を拡大した模式的断面図。
【発明を実施するための形態】
【００４９】
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは異なる。
【００５０】
図１に、本実施形態に係るトレンチゲート構造を有する半導体装置１の要部断面図を示す。半導体装置１は、トレンチゲート構造を有し、ゲートトレンチの底部に厚い絶縁層が配置された絶縁ゲート型のものである。
【００５１】
半導体装置１は、Ｎ＋ドレイン領域１１、Ｎ−ドリフト領域１２、Ｐ−ボディ領域４１、Ｎ＋ソース領域３１、Ｐ＋コンタクト領域３２が形成された半導体層（半導体基板）５を備える。また、半導体装置１は、ゲート電極２２、ドレイン電極６１、ソース電極６２、絶縁層２３、絶縁性酸化膜２４、Ｐ型フローティング領域５１等を備える。
【００５２】
トレンチ２１は、半導体層５の表面から深さ方向に延在するように形成されている。より具体的には、トレンチ２１は、半導体層５の表面からＰ−ボディ領域４１を貫通し、Ｎ−ドリフト領域１２まで到達するように形成されている。
【００５３】
絶縁層２３は、トレンチ２１内の深部に形成されている。絶縁層２３は、第１絶縁層２と第２絶縁層３の２層構造となっている。第１絶縁層２は、トレンチ２１の深部の壁面を被覆するように形成されている。これに対し、第２絶縁層３は、トレンチ２１の深部を埋設するように形成されている。
【００５４】
絶縁性酸化膜２４は、トレンチ２１の壁面のうち、第１絶縁層２が形成されていない壁面を被覆している。換言すると、絶縁性酸化膜２４は、トレンチ側壁に沿って第１絶縁層２の境界部分に至るまで実質的に均一な厚さで形成されている。絶縁性酸化膜２４は、半導体層５の酸化膜からなり、ゲート絶縁膜として機能する。
【００５５】
絶縁層２３を構成する第１絶縁層２の材料は、絶縁性酸化膜２４と異なる材料により構成する。第１絶縁層２の材料として、本実施形態においては、ＳｉＮ膜（シリコン窒化膜）を適用する。ＳｉＮ膜は、例えば、ＬＰＣＶＤ法（低圧ＣＶＤ）によって形成することができる。
【００５６】
なお、第１絶縁層２の材料は、ＳｉＮ膜に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の材料を適用することができる。一例として、高濃度のリンを含んだＰＳＧ（Phospho-Silicate-Glass）、高濃度のボロンを含んだＢＳＧ（Boro-Silicate-Glass）、高濃度のリンとボロンを含んだＢＰＳＧ（Boro-Phospho-Silicate-Glass）などを挙げることができる。また、第１絶縁層２の形成方法もＬＰＣＶＤ法に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の方法を適用することができる。
【００５７】
第１絶縁層２の膜厚は、特に限定されない。例えば、３０〜５０ｎｍ（３００〜５００Å）とすることができる。第１絶縁層２の膜厚と、絶縁性酸化膜２４の膜厚を実質的に同じ、若しくは絶縁性酸化膜２４の膜厚よりも、第１絶縁膜２の膜厚を若干薄い膜厚とすることが好ましい。これにより、第２絶縁層３と絶縁性酸化膜２４との境界部分に隙間が生じるのを抑制することができる。
【００５８】
絶縁層２３を構成する第２絶縁層３の材料は、本実施形態においてはＮＳＧ膜（Non-Doped Silicon Glass）とする。ＮＳＧ膜としては、ＬＰＣＶＤ法によるＴＥＯＳ（テトラエトキシシラン）−ＮＳＧや、ＨＤＰ（高濃度プラズマ）−ＮＳＧなどを好適な例として挙げることができる。
【００５９】
第２絶縁層３の材料をＮＳＧ膜とすることにより、ゲート−ドレイン間容量を小さくすることができるという効果を得られる。ＮＳＧ膜は、例えば、ＣＶＤ法により堆積することにより得ることができる。ＮＳＧ膜は、比較的幅の狭いトレンチに対しても、埋め込み性に優れているという特徴を有する。また、誘電率の点からも、上記特許文献３の第２絶縁層３０３で用いた酸窒化膜（ＳｉＯｘＮｙ）よりも優れた材料である。なお、第２絶縁層３の材料は、ＮＳＧ膜に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の材料を適用することができる。
【００６０】
第２絶縁層３の上面３Ｔは、Ｐ−ボディ領域４１の下面より、若干、トレンチ深さ方向に深い位置となっている。これにより、チャネル領域が確保される。一方、第１絶縁層２の上面２Ｔは、第２絶縁層３の上面３Ｔよりも、若干、トレンチ深さ方向に深い位置とする。すなわち、第２絶縁層３の上面３Ｔと半導体層５の表面７との離間距離Ｗ１は、第１絶縁層２の上面２Ｔと半導体層５の表面７との離間距離Ｗ２よりも近くなるようにする。このように構成することにより、第１絶縁層２と絶縁性酸化膜２４の境界部分において、特許文献１のように酸化膜耐圧特性が低下することがない。
【００６１】
第２絶縁層３の上面３Ｔと第１絶縁層２の上面２Ｔとの距離は、図９Ａに示すような裾状部分が除去されていればよく、特に限定されない。例えば、製造ばらつきを考慮して、絶縁性酸化膜２４の厚み程度（約３０〜４０ｎｍ程度）とすることができる。
【００６２】
ゲート電極２２は、絶縁性酸化膜２４を介してトレンチ２１の壁面と対面している。また、第２絶縁層３の上面近傍は、絶縁性酸化膜２４を介してトレンチ２１の壁面と対面している。
【００６３】
ドレイン電極６１は、半導体層５の裏面側に、Ｎ＋ドレイン領域１１と当接するように配設されている。ソース電極６２は、半導体層５の表面側に配設されている。
【００６４】
ゲート電極２２は、第１絶縁層２、第２絶縁層３からなる絶縁層２３及び絶縁性酸化膜２４が配設されたトレンチ２１内に充填されている。従って、ゲート電極２２は、第２絶縁層３の上面に配設されている。ゲート電極２２は、トレンチ内導体として機能する。ゲート電極２２の材料は、特に限定されないが、例えばポリシリコンとすることができる。ゲート電極２２は、トレンチ２１の壁面に形成されている絶縁性酸化膜２４を介して、Ｎ＋ソース領域３１及びＰ−ボディ領域４１と対面している。
【００６５】
Ｎ＋ソース領域３１は、Ｐ−ボディ領域４１のうちの表面側に絶縁性酸化膜２４と当接するようにトレンチ２１に沿って形成されている。Ｐ＋コンタクト領域３２は、Ｎ＋ソース領域３１と隣接する位置に配設されている。
【００６６】
Ｐ型フローティング領域５１は、トレンチ２１の直下に設けられている。このＰ型フローティング領域５１は、Ｎ−ドリフト領域１２の空乏化を促進し、ドレイン−ソース間の高耐圧化を図る役割を担っている。
【００６７】
次に、半導体装置１の製造方法を、図２Ａ〜図２Ｆを参照しつつ説明する。まず、Ｎ＋ドレイン領域１１となるＮ＋基板上にＮ−型シリコン層をエピタキシャル成長により形成する。その後、イオン注入等により所定領域に、Ｐ−ボディ領域４１、及びＮ＋ソース領域３１を形成する。その後、酸化膜層９１をマスクとしてＮ−ドリフト領域１２に達するトレンチ２１を形成する。ここまでの工程は、例えば、図４Ａ〜図４Ｃと同様の工程により行うことができる。
【００６８】
次いで、酸化膜層９１を残したまま熱酸化を行うことにより、トレンチ２１の壁面に酸化膜９５を形成する。そして、酸化膜層９１をマスクとして全面にイオン注入を行い、その後、熱拡散処理を行う。これにより、Ｐ型フローティング領域５１が形成される（図２Ａ参照）。
【００６９】
Ｐ型フローティング領域５１を形成後、表面の酸化膜層９１、及び酸化膜９５を除去する。そして、トレンチ２１及び半導体層５の表面全体に、ＬＰＣＶＤ法により、３０〜５０ｎｍ程度の薄いＳｉＮ膜からなる第１絶縁層２を形成する（図２Ｂ参照）。第１絶縁層２の膜厚は、上記範囲に限定されるものではないが、後工程で形成する絶縁性酸化膜２４の膜厚とほぼ等しい膜厚、若しくは絶縁性酸化膜２４よりも若干薄い膜厚にしておくことが好ましい。第１絶縁層２の膜厚のほうが、絶縁性酸化膜２４の膜厚よりも厚い場合には、第２絶縁層３と絶縁性酸化膜２４との間に隙間が生じる恐れがある。この隙間が生じた場合、ゲート電極２２の埋め込み時に、ゲート電極２２に突起形状が生じて、不要な電界集中が発生したり、埋め込みの際にゲート電極２２が埋まらずに不所望なボイドが生じる場合がある。
【００７０】
次に、ＣＶＤ法により第２絶縁層３を堆積してトレンチ２１の内部を埋め込む（図２Ｃ参照）。第２絶縁層３としては、前述したとおり、ＮＳＧ膜を用いた。
【００７１】
続いて、ドライエッチング法により、第２絶縁層３及び第１絶縁層２を所定深さまでエッチバックする（図２Ｄ参照）。ここで、第２絶縁層３の上面位置３Ｔは、後工程のウェットエッチングでの膜減りを見込んだ位置を狙う。ドライエッチング工程においては、第２絶縁層３の中央部分と周辺部分の密度差により、ドライエッチング量に差が生じ、第２絶縁層３の両端部分がトレンチ側壁に沿って裾状に残る。
【００７２】
次に、ウェットエッチング法（エッチャント；熱リン酸）により、第１絶縁層２及び第２絶縁層３を一部エッチングする（図２Ｅ参照）。このとき、第２絶縁層３も若干エッチングされるが、エッチング速度はＮＳＧ膜からなる第２絶縁層３よりもＳｉＮ膜からなる第１絶縁層２の方が大きいため、第１絶縁層２の方が深くエッチングされる。これにより、トレンチ側壁は第２絶縁層上面３Ｔよりも深い位置まで露出する格好となる。つまり、第１絶縁層上面２Ｔを第２絶縁層上面３Ｔよりも深い位置にできる。また、このときの第２絶縁層３のエッチング量を見込んで、図２Ｄの工程では第２絶縁層上面３Ｔの狙い位置を設定しておく。
【００７３】
なお、上記図２Ｅの工程において、ウェットエッチング法に代えて、例えば、フレオンガスをエッチャントとするプラズマエッチングを行ってもよい。また、第１絶縁層２としてＰＳＧ膜，ＢＳＧ膜，ＢＰＳＧ膜を用いた場合の好適なエッチャントとしては、例えばＨＦ（フッ酸）や緩衝剤としてのＮＨ４Ｆ（フッ化アンモニウム）を加えたＢＨＦ（バッファードフッ酸）を挙げることができる。
【００７４】
図２Ｅの工程が完了した段階で、第２絶縁層上面３Ｔは、Ｐ−ボディ領域４１の下面より、若干、トレンチ深さ方向に深い位置となるようにする。これにより、チャネル領域が確保される。
【００７５】
また、第１絶縁層上面２Ｔは、第２絶縁層上面３Ｔよりも、若干、トレンチ深さ方向に深い位置となるようにする。つまり、後工程で形成するゲート絶縁膜の下端面が、ＮＳＧ膜からなる第２絶縁層３の上面３Ｔ位置よりも深い位置でＳｉＮ膜からなる第１絶縁層２の上面２Ｔと境界を成すようにする。
【００７６】
但し、第１絶縁層上面２Ｔが第２絶縁層上面３Ｔよりも深くなり過ぎると、後工程で形成するポリシリコン膜の底部の角が鋭角となるおそれがあるため、第１絶縁層上面２Ｔは第２絶縁層上面３Ｔよりも若干深くなる程度に留める。
【００７７】
次に、熱酸化法により、絶縁性酸化膜２４を基板表面、及びトレンチ側壁に形成する（図２Ｆ参照）。
【００７８】
図２Ｂの工程において、第１絶縁層２の膜厚を絶縁性酸化膜２４の膜厚とほぼ等しい膜厚に設定しているので、絶縁性酸化膜２４は、第１絶縁層２及び第２絶縁層３の境界において、ほぼ隙間を生じることなく形成することができる。
【００７９】
その後、図４Ｆで説明したように、トレンチ２１内部にＣＶＤ法にてポリシリコンを堆積する。これにより、トレンチ２１に埋設されたゲート電極２２を形成する。そして、ソース電極６２及びドレイン電極６１を形成する工程等を経て、図１に示した半導体装置１が製造される。
【００８０】
上記特許文献３においては、第１絶縁層３０２としてＳｉＯ２を採用し、第２絶縁層３０３としてＳｉＯ０．８Ｎ０．２を採用していた。酸化膜（ＳｉＯ２）の誘電率＜酸窒化膜（ＳｉＯｘＮｙ）の誘電率の関係となるため、このような構成においては、ゲート-ドレイン間容量（Ｃｇｄ）の点で問題があった。換言すると、トレンチ深部に配置される第２絶縁層（埋め込み絶縁層）としては、誘電率の小さい酸化膜（ＳｉＯ２）の方がＳｉＯ０．８Ｎ０．２膜を採用するよりも、ゲート-ドレイン間容量（Ｃｇｄ）を小さくすることができるので好適である。しかしながら、トレンチ壁面を半導体層の酸化膜により形成する構成とするために、ゲート−ドレイン間容量（Ｃｇｄ）を犠牲にせざるを得なかった。
【００８１】
また、上記特許文献３においては、以下のような問題もあった。すなわち、酸窒化膜（ＳｉＯｘＮｙ）をＣＶＤ法で成膜する際に、材料ガスとしてＮ２Ｏ（亜酸化窒素）ガスを用いるという問題があった。Ｎ２Ｏ膜は、その含有比率によって、基板に対して引張り、又は圧縮の膜応力を生じることが知られている。このため、エッチバックする前に、予め厚い膜厚を基板上に堆積させる必要がある第２絶縁層（埋め込み絶縁層）としては、Ｎ２Ｏ（亜酸化窒素）ガスを材料ガスとして含まない酸化膜の方が好適である。すなわち、埋め込み絶縁層である第２絶縁層としては、（１）埋め込み性の観点、（２）誘電率（容量）の観点、（３）ストレス（膜応力）の観点から、酸化膜（ＳｉＯ２膜）が好適である。
【００８２】
上記特許文献３においては、本実施形態１に係る第１絶縁層と絶縁性酸化膜の部分を、半導体層の酸化膜により形成していた。従って、第２絶縁層に相当する位置に利用する絶縁層の材料が、半導体層の酸化膜よりもウェットエッチングにおいて、エッチングされ難い材料を選定しなければならないという制約があった。一方、本実施形態によれば、第１絶縁層２と絶縁性酸化膜２４の材料を異なる材料にすることにより、第１絶縁層２と第２絶縁層３の材料選択肢を大幅に増やすことを可能とした。これにより、第２絶縁層３に適した材料種を選択することができる。
【００８３】
本実施形態に係る半導体装置１の製造方法によれば、ドライエッチングで、第２絶縁層３の両端部分がトレンチ側壁に沿って裾状に残っても、その次工程において、第２絶縁層上面３Ｔよりも深い位置に、第１絶縁層上面２Ｔが配設されるようにしている。そして、絶縁性酸化膜２４は、熱酸化法により形成しているので、絶縁性酸化膜２４の下端面から上端面までに亘って、均一な膜厚を形成することができる。
【００８４】
本実施形態に係る半導体装置１によれば、トレンチ２１内に比較的厚い絶縁層２３を設けているので、絶縁層２３を設けない場合と比較して、ゲート−ドレイン間容量Ｃｇｄを小さく、かつスイッチングスピードを速くすることができる。
【００８５】
また、絶縁性酸化膜２４を形成後すぐにゲート電極２２で埋め込むため、絶縁性酸化膜２４にダメージを与える心配がない。また、トレンチ２１深部に埋め込む第２絶縁層３の材料選定にあたっては、上記特許文献３に比して材料選択肢を広げることができる。しかも、工程数の大幅な増加や難易度の高い製法を適用していないという優れた特徴を有する。従って、絶縁性酸化膜２４に過度のストレスを与えたりすることがない。また、トレンチ２１深部の第１絶縁層２と絶縁性酸化膜２４の境界部分における耐圧を確保できる。従って、信頼性の高い半導体装置を提供することができる。
【００８６】
なお、上記の例では、第１絶縁層２としてＳｉＮ膜、第２絶縁層３としてＮＳＧ膜を適用した例について説明したが、これに限るものではなく、第１絶縁層２と絶縁性酸化膜２４を異なる材料種とし、かつ、第１絶縁層２のエッチング速度が第２絶縁層３よりも大きい絶縁材料を適用することができる。また、半導体装置の構成は、一例であって、本発明の趣旨を逸脱しない範囲で種々の変形が可能である。例えば、低圧用途の場合、Ｐ型フローティング領域５１を設けなくてもよい。また、トレンチ内導体としてゲート電極の例を挙げたが、他の機能としての用途にも適用可能である。
【符号の説明】
【００８７】
１      半導体装置
２      第１絶縁層
３      第２絶縁層
５      半導体層
１１    Ｎ＋ドレイン領域
１２    Ｎ−ドリフト領域
２１    トレンチ
２２    ゲート電極
２３    絶縁層
２４    絶縁性酸化膜
３１    Ｎ＋ソース領域
３２    Ｐ＋コンタクト領域
４１    Ｐ−ボディ領域
５１    Ｐ型フローティング領域
６１    ドレイン電極
６２    ソース電極
【図１】
2011082255.tif 000003
【図２Ａ】
2011082255.tif 000004
【図２Ｂ】
2011082255.tif 000005
【図２Ｃ】
2011082255.tif 000006
【図２Ｄ】
2011082255.tif 000007
【図２Ｅ】
2011082255.tif 000008
【図２Ｆ】
2011082255.tif 000009
【図３】
2011082255.tif 000010
【図４Ａ】
2011082255.tif 000011
【図４Ｂ】
2011082255.tif 000012
【図４Ｃ】
2011082255.tif 000013
【図４Ｄ】
2011082255.tif 000014
【図４Ｅ】
2011082255.tif 000015
【図４Ｆ】
2011082255.tif 000016
【図５】
2011082255.tif 000017
【図６Ａ】
2011082255.tif 000018
【図６Ｂ】
2011082255.tif 000019
【図６Ｃ】
2011082255.tif 000020
【図６Ｄ】
2011082255.tif 000021
【図６Ｅ】
2011082255.tif 000022
【図６Ｆ】
2011082255.tif 000023
【図６Ｇ】
2011082255.tif 000024
【図６Ｈ】
2011082255.tif 000025
【図６Ｉ】
2011082255.tif 000026
【図６Ｊ】
2011082255.tif 000027
【図６Ｋ】
2011082255.tif 000028
【図６Ｌ】
2011082255.tif 000029
【図７】
2011082255.tif 000030
【図８Ａ】
2011082255.tif 000031
【図８Ｂ】
2011082255.tif 000032
【図８Ｃ】
2011082255.tif 000033
【図８Ｄ】
2011082255.tif 000034
【図８Ｅ】
2011082255.tif 000035
【図８Ｆ】
2011082255.tif 000036
【図９Ａ】
2011082255.tif 000037
【図９Ｂ】
2011082255.tif 000038