(57)【要約】      （修正有）【課題】複数の帰還抵抗、及び、入力ノードの配線長による寄生容量を増加させ得る。【解決手段】集積回路は、第１のトランスインピーダンス増幅器、第２のトランスインピーダンス増幅器を備えている。この集積回路では、第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器の一方が動作状態となり、他方が非動作状態となる。第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器は入力トランジスタを共有している。第１のトランスインピーダンス増幅器は、その帰還ノードと入力トランジスタに接続する入力ノードとの間に設けられた第１の抵抗を有している。第２のトランスインピーダンス増幅器は、その帰還ノードと第１の抵抗との間に設けられた第２の抵抗を有している。第２のトランスインピーダンス増幅器の帰還抵抗は、第１の抵抗と第２の抵抗の直列接続により構成されている。【選択図】図１
2011254382.tif 000002
【特許請求の範囲】
【請求項１】
入力ノードに接続する入力トランジスタ、該入力トランジスタにカスコード結合された第１のトランジスタ、及び、前記入力ノードに接続された一端と帰還ノードに接続された他端とを有する第１の抵抗を含む第１のトランスインピーダンス増幅器であって、該第１のトランスインピーダンス増幅器を動作状態と非動作状態との間で切り替えるためのスイッチを更に含む、該第１のトランスインピーダンス増幅器と、
前記入力トランジスタ、該入力トランジスタにカスコード結合された第２のトランジスタ、前記第１の抵抗、及び、一端及び他端を有する第２の抵抗を含む第２のトランスインピーダンス増幅器であって、該第２のトランスインピーダンス増幅器を動作状態と非動作状態との間で切り替えるためのスイッチを更に含む、該第２のトランスインピーダンス増幅器と、
を備え、
前記第２の抵抗の前記一端が、前記第１の抵抗の前記他端に接続されており、該第２の抵抗の前記他端が、前記第２のトランスインピーダンス増幅器の帰還ノードに接続されている、集積回路。
【請求項２】
前記第１のトランスインピーダンス増幅器の前記スイッチと前記第２のトランスインピーダンス増幅器の前記スイッチとに制御信号を与えて、前記第１のトランスインピーダンス増幅器及び前記第２のトランスインピーダンス増幅器の一方が動作状態のときに、前記第１のトランスインピーダンス増幅器及び前記第２のトランスインピーダンス増幅器の他方を非動作状態とする制御ロジックを更に備える、請求項１に記載の集積回路。
【請求項３】
第１の方向に順に設けられた第１の領域、第２の領域、及び第３の領域、並びに、前記第１の方向に交差する第２の方向において前記第１〜第３の領域に隣接する第４の領域を含んでおり、
前記第１の領域には、前記入力ノードを含む配線が設けられており、
前記第２の領域には、前記入力トランジスタ、前記第１のトランジスタ、第１のトランスインピーダンス増幅器の前記スイッチ、前記第２のトランジスタ、第２のトランスインピーダンス増幅器の前記スイッチが設けられており、
前記第１の抵抗は、前記第１の領域又は前記第４の領域に設けられており、
前記第２の抵抗が、前記第３の領域又は前記第４の領域に設けられており、
前記第１の抵抗の前記他端と前記第２の抵抗の前記一端とを接続する配線が、前記第４の領域を通っている、
請求項１又は２に記載の集積回路。
【請求項４】
入力ノードに接続する入力トランジスタ、該入力トランジスタにカスコード結合された第１のトランジスタ、及び、前記入力ノードに接続された一端と帰還ノードに接続された他端とを有する第１の抵抗を含む第１のトランスインピーダンス増幅器であって、該第１のトランスインピーダンス増幅器を非動作状態とするスイッチを更に含む、該第１のトランスインピーダンス増幅器と、
前記入力トランジスタ、該入力トランジスタにカスコード結合された第２のトランジスタ、前記第１の抵抗、及び、一端及び他端を有する第２の抵抗を含む第２のトランスインピーダンス増幅器であって、該第２のトランスインピーダンス増幅器を非動作状態とするスイッチを更に含む、該第２のトランスインピーダンス増幅器と、
を備え、
前記第２の抵抗の前記一端が、前記第１の抵抗の前記他端に接続されており、該第２の抵抗の前記他端が、前記第２のトランスインピーダンス増幅器の帰還ノードに接続されている、トランスインピーダンス増幅器。
【請求項５】
電流ソースと、
前記電流ソースからの電流を電圧に変換する集積回路と、
を備え、
前記集積回路は、
前記電流ソースに接続された入力ノードに接続する入力トランジスタ、該入力トランジスタにカスコード結合された第１のトランジスタ、及び、前記入力ノードに接続された一端と帰還ノードに接続された他端とを有する第１の抵抗を含む第１のトランスインピーダンス増幅器であって、該第１のトランスインピーダンス増幅器を非動作状態とするスイッチを更に含む、該第１のトランスインピーダンス増幅器と、
前記入力トランジスタ、該入力トランジスタにカスコード結合された第２のトランジスタ、前記第１の抵抗、及び、一端及び他端を有する第２の抵抗を含む第２のトランスインピーダンス増幅器であって、該第２のトランスインピーダンス増幅器を非動作状態とするスイッチを更に含む、該第２のトランスインピーダンス増幅器と、
を備え、
前記第２の抵抗の前記一端が、前記第１の抵抗の前記他端に接続されており、該第２の抵抗の前記他端が、前記第２のトランスインピーダンス増幅器の帰還ノードに接続されている、
システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスインピーダンス増幅器、集積回路、及び、システムに関するものである。
【背景技術】
【０００２】
トランスインピーダンス増幅器は、入力電流を出力電圧に変換するものである。トランスインピーダンス増幅器を用いた電流電圧変換装置としては、特許文献１に記載されたものが知られている。特許文献１に記載の電流電圧変換装置は、複数の周波数の信号に対応したものであり、オペアンプと帰還抵抗とをそれぞれ有する複数のトランスインピーダンス増幅器を備えている。複数のトランスインピーダンス増幅器それぞれの帰還抵抗の抵抗値は、対応の周波数帯域用に最適化されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−８８０６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した電流電圧変換装置では、複数の帰還抵抗の一端が入力ノードに接続されている。したがって、入力ノードの寄生容量が高くなり得る。即ち、複数の帰還抵抗が有する寄生容量、及び、複数の帰還抵抗を接続するための入力ノードの配線長が、寄生容量を増加させ得る。
【０００５】
本発明は、入力ノードの寄生容量を低減可能なトランスインピーダンス増幅器、集積回路、及び、システムを提供することを目的としている。本発明は、寄生容量の影響を受けやすい１０Ｇｂｐs以上の伝送帯域で用いられることが好ましく、１０．３Ｇｂｐｓと１．２５Ｇｂｐｓのように伝送帯域を切り替えて使用するマルチレートＰＯＮシステムに用いられることが好適である。
【課題を解決するための手段】
【０００６】
本発明の一側面は、集積回路に関するものである。一実施形態の集積回路は、第１のトランスインピーダンス増幅器、第２のトランスインピーダンス増幅器を備えている。第１のトランスインピーダンス増幅器は、入力トランジスタ、第１のトランジスタ、第１の抵抗、及び、スイッチを含んでいる。入力トランジスタは入力ノードに接続されている。第１のトランジスタは、入力トランジスタにカスコード結合されている。第１の抵抗は、一端及び他端を有している。第１の抵抗の一端は、入力ノードに接続されており、第１の抵抗の他端は、第１のトランスインピーダンス増幅器の帰還ノードに接続されている。一実施形態においては、この帰還ノードは、第１のトランスインピーダンス増幅器の出力ノードである。スイッチは、第１のトランスインピーダンス増幅器を動作状態と非動作状態との間で切り替える。
【０００７】
第２のトランスインピーダンス増幅器は、入力トランジスタ、第２のトランジスタ、第１の抵抗、第２の抵抗、及び、スイッチを備えている。第２のトランスインピーダンス増幅器は、入力トランジスタ、及び、第１の抵抗を、第１のトランスインピーダンス増幅器と共有している。第２のトランジスタは、入力トランジスタにカスコード結合されている。第２の抵抗は一端及び他端を有している。スイッチは、第２のトランスインピーダンス増幅器を動作状態と非動作状態との間で切り替える。第２の抵抗の一端は、第１の抵抗の他端に接続されており、第２の抵抗の他端が、第２のトランスインピーダンス増幅器の帰還ノードに接続されている。
【０００８】
本集積回路では、第１の抵抗と第２の抵抗とが直列接続されることによって、第２のトランスインピーダンス増幅器の帰還抵抗が構成されている。したがって、入力ノードには、第１の抵抗の一端のみが接続されている。故に、本集積回路によれば、帰還抵抗の接続数の増加による寄生容量の増加が防止される。また、入力ノードを含む配線の長さを短くできるので、入力ノードにおける寄生容量及び寄生インダクタンスの増加が防止される。その結果、トランスインピーダンス増幅器の性能が改善される。また、入力ノードの寄生容量が小さいので、トランスインピーダンス増幅器の帯域を広げることができる。さらに、トランスインピーダンス増幅器の帯域が広くなるので、帰還抵抗値を上げて利得の向上及びノイズの低減を図ることも可能である。さらに、寄生インダクタンスを低減することで、トランスインピーダンス増幅器の周波数特性における不要なピーキングを防止することができる。さらに、第２のトランスインピーダンス増幅器の帰還抵抗の抵抗値は、第１の抵抗の抵抗値と第２の抵抗の抵抗値との和であるので、第２の抵抗の抵抗値を小さくすることができる。その結果、第２の抵抗のサイズを小さくし、当該第２の抵抗の実装面積を小さくすることができる。
【０００９】
一実施形態においては、集積回路は、制御ロジックを備え得る。制御ロジックは、第１のトランスインピーダンス増幅器のスイッチと第２のトランスインピーダンス増幅器のスイッチとに制御信号を与える。この制御信号は、第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器の一方が動作状態のときに、第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器の他方を非動作状態とする。
【００１０】
一実施形態においては、集積回路は、第１の方向に順に設けられた第１の領域、第２の領域、及び第３の領域、並びに、第１の方向に交差する第２の方向において前記第１〜第３の領域に隣接する第４の領域を含み得る。この集積回路では、第１の領域には、入力ノードを含む配線が設けられており、第２の領域には、入力トランジスタ、第１のトランジスタ、第１のトランスインピーダンス増幅器のスイッチ、第２のトランジスタ、第２のトランスインピーダンス増幅器のスイッチが設けられており、第１の抵抗が、第１の領域又は第４の領域に設けられており、第２の抵抗が、第３の領域又は第４の領域に設けられており、第１の抵抗の他端と第２の抵抗の一端とを接続する配線を、第４の領域に設けてもよい。なお、第２の抵抗が第３の領域に設けられている場合には、第１の抵抗の他端と第２の抵抗の一端とを接続する配線は、第４の領域に加えて第３の領域を通り得る。かかる構成によれば、第２の抵抗、及び、第１の抵抗と第２の抵抗とを接続する配線を、第１の領域以外に設けることができる。したがって、第１の領域の第１の方向における幅を小さくすることができ、その結果、入力ノードの寄生容量を小さくすることができる。
【００１１】
また、本発明の別の一側面は、上述した第１のトランスインピーダンス増幅器と第２のトランスインピーダンス増幅器とを含むトランスインピーダンス増幅器である。また、本発明の更に別の一側面は、上述した何れかの実施形態の集積回路と電流ソースを含むシステムである。
【発明の効果】
【００１２】
以上説明したように、本発明によれば、入力ノードの寄生容量を低減可能なトランスインピーダンス増幅器、集積回路、及び、システムが提供される。
【図面の簡単な説明】
【００１３】
【図１】一実施形態に係るトランスインピーダンス増幅器の回路図である。
【図２】一実施形態に係るトランスインピーダンス増幅器のレイアウトを示す図である。
【図３】別の一実施形態に係るトランスインピーダンス増幅器を示す回路図である。
【図４】別の一実施形態に係るトランスインピーダンス増幅器の回路図である。
【図５】一実施形態に係るトランスインピーダンス増幅器のレイアウトを示す図である。
【図６】別の一実施形態に係るトランスインピーダンス増幅器を示す回路図である
【図７】一実施形態に係る光検出システムを示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。
【００１５】
図１は、一実施形態に係るトランスインピーダンス増幅器の回路図である。図１に示すトランスインピーダンス増幅器は、集積回路１０として構成されている。この集積回路１０は、第１のトランスインピーダンス増幅器１２、及び、第２のトランスインピーダンス増幅器１４を備えている。一例においては、第１のトランスインピーダンス増幅器１２は、１０Ｇｂ／ｓｅｃ（ギガビット／秒）の信号に対応しており、第２のトランスインピーダンス増幅器１４は、１Ｇｂ／ｓｅｃの信号に対応している。また、集積回路１０は、制御ロジック１６を更に備え得る。
【００１６】
第１のトランスインピーダンス増幅器１２は、入力トランジスタＱ０、第１のトランジスタＱ１＿１、及び、第１の抵抗ＲＦ１を含んでいる。入力トランジスタＱ０及び第１のトランジスタＱ１＿１は、例えば、ｎｐｎバイポーラ接合トランジスタである。
【００１７】
また、第１のトランスインピーダンス増幅器１２は、抵抗Ｒ１、キャパシタＣ１、トランジスタＳＷ１＿１、トランジスタＳＷ２＿１、トランジスタＱ２＿１、及び、トランジスタＱ３＿１を更に含み得る。トランジスタＳＷ１＿１及びトランジスタＳＷ２＿１は、例えば、ＭＯＳスイッチであり、トランジスタＱ２＿１及びトランジスタＱ３＿１は、例えば、ｎｐｎバイポーラ接合トランジスタである。
【００１８】
第１のトランスインピーダンス増幅器１２では、入力トランジスタＱ０、第１のトランジスタＱ１＿１、及び、抵抗Ｒ１が、第１のカスコード増幅器を構成している。入力トランジスタＱ０のベースは、入力端子ＩＮに結合されている。入力トランジスタＱ０のエミッタは、グランドに結合されている。また、入力トランジスタＱ０のコレクタは、第１のトランジスタＱ１＿１のエミッタに結合されている。第１のトランジスタＱ１＿１のコレクタは、抵抗Ｒ１の一端に接続されている。
【００１９】
抵抗Ｒ１の他端は、トランジスタＳＷ１＿１に結合されている。具体的には、抵抗Ｒ１の他端は、トランジスタＳＷ１＿１のドレインに結合される。このトランジスタＳＷ１＿１のソースは、電源（例えば、Ｖｄｄ≦３．３Ｖ）、及び、トランジスタＱ２＿１のコレクタに結合されている。
【００２０】
また、トランジスタＱ１＿１のコレクタは、トランジスタＳＷ２＿１及びトランジスタＱ２＿１にも結合されている。具体的には、トランジスタＱ１＿１のコレクタは、トランジスタＳＷ２＿１のドレインに結合され、トランジスタＱ２＿１のベースに結合される。トランジスタＳＷ２＿１のソースは、グランドに結合されている。
【００２１】
トランジスタＱ２＿１のエミッタは、トランジスタＱ３＿１のコレクタに結合されており、トランジスタＱ３＿１のエミッタは、グランドに結合されている。一実施形態においては、トランジスタＱ３＿１のエミッタは、抵抗を介してグランドに結合し得る。
【００２２】
第１のトランスインピーダンス増幅器１２においては、トランジスタＱ２＿１のエミッタとトランジスタＱ３＿１のコレクタの間のノードに接続されたノードＮ１が、帰還ノードを構成している。また、ノードＮ１は、出力端子ＯＵＴ１にも接続されており、出力ノードでもある。
【００２３】
また、第１のトランスインピーダンス増幅器１２では、第１の抵抗ＲＦ１の一端が、入力トランジスタＱ０のベース及び入力端子ＩＮの間に存在する入力ノードＮ０に接続されている。また、第１の抵抗ＲＦ１の他端は、ノードＮ１に接続されている。したがって、第１の抵抗ＲＦ１は、第１のトランスインピーダンス増幅器１２の帰還抵抗である。第１のトランスインピーダンス増幅器１２では、キャパシタＣ１が、この第１の抵抗ＲＦ１と並列に設けられている。
【００２４】
次に、第２のトランスインピーダンス増幅器１４について説明する。第２のトランスインピーダンス増幅器１４は、入力トランジスタＱ０、第２のトランジスタＱ１＿２、及び、第２の抵抗ＲＦ２を含んでいる。第２のトランジスタＱ１＿２は、例えば、ｎｐｎバイポーラ接合トランジスタである。
【００２５】
第２のトランスインピーダンス増幅器１４は、抵抗Ｒ２、キャパシタＣ２、トランジスタＳＷ１＿２、トランジスタＳＷ２＿２、トランジスタＱ２＿２、及び、トランジスタＱ３＿２を更に含み得る。トランジスタＳＷ１＿２及びトランジスタＳＷ２＿２は、例えば、ＭＯＳスイッチであり、トランジスタＱ２＿２及びトランジスタＱ３＿２は、例えば、ｎｐｎバイポーラ接合トランジスタである。
【００２６】
第２のトランスインピーダンス増幅器１４では、入力トランジスタＱ０、第２のトランジスタＱ１＿２、及び、抵抗Ｒ２が、第２のカスコード増幅器を構成している。第２のトランジスタＱ１＿２のエミッタは、入力トランジスタＱ０のコレクタに結合されている。第２のトランジスタＱ１＿２のコレクタは、抵抗Ｒ２の一端に接続されている。
【００２７】
抵抗Ｒ２の他端は、トランジスタＳＷ１＿２に結合されている。具体的には、抵抗Ｒ２の他端は、トランジスタＳＷ１＿２のドレインに結合される。このトランジスタＳＷ１＿２のソースは、電源（例えば、Ｖｄｄ≦３．３Ｖ）、及び、トランジスタＱ２＿２のコレクタに結合されている。
【００２８】
また、トランジスタＱ１＿２のコレクタは、トランジスタＳＷ２＿２及びトランジスタＱ２＿２にも結合されている。具体的には、トランジスタＱ１＿２のコレクタは、トランジスタＳＷ２＿２のドレインに結合され、トランジスタＱ２＿２のベースに結合される。トランジスタＳＷ２＿２のソースは、グランドに結合されている。
【００２９】
トランジスタＱ２＿２のエミッタは、トランジスタＱ３＿２のコレクタに結合されており、トランジスタＱ３＿２のエミッタは、グランドに結合されている。一実施形態においては、トランジスタＱ３＿２のエミッタは、抵抗を介してグランドに結合し得る。
【００３０】
第２のトランスインピーダンス増幅器１４においては、トランジスタＱ２＿２のエミッタとトランジスタＱ３＿２のコレクタの間のノードに接続されたノードＮ２が、帰還ノードを構成している。また、ノードＮ２は、出力端子ＯＵＴ２にも接続されており、出力ノードでもある。
【００３１】
第２の抵抗ＲＦ２の一端は、第１の抵抗ＲＦ１の他端、即ち、帰還ノードＮ１に接続されている。また、第２の抵抗ＲＦ２の他端は、ノードＮ２に接続されている。また、キャパシタＣ２が、この第２の抵抗ＲＦ２と並列に設けられている。第２のトランスインピーダンス増幅器１４では、第１の抵抗Ｒ１と第２の抵抗Ｒ２の直列接続により、当該第２のトランスインピーダンス増幅器１４の帰還抵抗が構成されている。
【００３２】
かかる第１のトランスインピーダンス増幅器１２及び第２のトランスインピーダンス増幅器１４には、制御ロジック１６から制御信号が与えられる。具体的に、制御ロジック１６は、第１のトランスインピーダンス増幅器１２のトランジスタＱ１＿１、ＳＷ１＿１、ＳＷ２＿１、Ｑ３＿１に制御信号を与え、第２のトランスインピーダンス増幅器１４のトランジスタＱ１＿２、ＳＷ１＿２、ＳＷ２＿２、Ｑ３＿２に制御信号を与える。これにより、制御ロジック１６は、第１のトランスインピーダンス増幅器１２及び第２のトランスインピーダンス増幅器１４の一方を動作状態とし、他方を非動作状態とする。
【００３３】
第１のトランスインピーダンス増幅器１２を動作状態とする場合には、トランジスタＱ１＿１、トランジスタＱ３＿１、及び、トランジスタＳＷ１＿１を動作状態とし、トランジスタＳＷ２＿１を非動作状態とする信号が、制御ロジック１６から与えられる。
【００３４】
トランジスタＱ１＿１及びトランジスタＱ３＿１を動作状態とするために、制御ロジック１６は、トランジスタＱ１＿１のベース及びトランジスタＱ３＿１のベースに高電圧（例えば、１．２Ｖ）を与える。トランジスタＳＷ１＿１を動作状態とするために、制御ロジック１６は、トランジスタＳＷ１＿１を「ＯＮ」とするための信号を、トランジスタＳＷ１＿１のゲートに与える。トランジスタＳＷ１＿１がＰＭＯＳスイッチである場合には、トランジスタＳＷ１＿１を「ＯＮ」とするための信号は、０Ｖといった低電圧である。また、トランジスタＳＷ２＿１を非動作状態とするために、制御ロジック１６は、トランジスタＳＷ２＿１を「ＯＦＦ」とするための信号を、トランジスタＳＷ２＿１のゲートに与える。トランジスタＳＷ２＿１がＮＭＯＳスイッチである場合には、トランジスタＳＷ２＿１を「ＯＦＦ」とするための信号は、０Ｖといった低電圧である。
【００３５】
第１のトランスインピーダンス増幅器１２が動作状態になると、当該第１のトランスインピーダンス増幅器１２は、ノードＮ０に受けた入力電流信号を第１の速度で出力端子ＯＵＴ１における出力電圧信号へと変換する。動作状態においては、抵抗Ｒ１とトランジスタＱ１＿１の間のノードＢ１とノードＮ１には電圧が形成される。このノードＮ１における電圧が、出力電圧信号となる。
【００３６】
一方、第１のトランスインピーダンス増幅器１２を非動作状態とする場合には、トランジスタＱ１＿１、トランジスタＱ３＿１、及び、トランジスタＳＷ１＿１を非動作状態とし、トランジスタＳＷ２＿１を動作状態とする信号が、制御ロジック１６から与えられる。
【００３７】
トランジスタＱ１＿１及びトランジスタＱ３＿１を非動作状態とするために、制御ロジック１６は、トランジスタＱ１＿１のベース及びトランジスタＱ３＿１のベースに低電圧（例えば、０Ｖ）を与える。トランジスタＳＷ１＿１を非動作状態とするために、制御ロジック１６は、トランジスタＳＷ１＿１を「ＯＦＦ」とするための信号を、トランジスタＳＷ１＿１のゲートに与える。トランジスタＳＷ１＿１がＰＭＯＳスイッチである場合には、トランジスタＳＷ１＿１を「ＯＦＦ」とするための信号は、Ｖｄｄといった高電圧である。また、トランジスタＳＷ２＿１を動作状態とするために、制御ロジック１６は、トランジスタＳＷ２＿１を「ＯＮ」とするための信号を、トランジスタＳＷ２＿１のゲートに与える。トランジスタＳＷ２＿１がＮＭＯＳスイッチである場合には、トランジスタＳＷ２＿１を「ＯＮ」とするための信号は、Ｖｄｄといった高電圧である。
【００３８】
第１のトランスインピーダンス増幅器１２が非動作状態になると、ノードＢ１がグランドに結合され、ノードＮ１では高インピーダンスが得られる。
【００３９】
第２のトランスインピーダンス増幅器１４を動作状態とする場合には、トランジスタＱ１＿２、トランジスタＱ３＿２、及び、トランジスタＳＷ１＿２を動作状態とし、トランジスタＳＷ２＿２を非動作状態とする信号が制御ロジック１６から与えられる。
【００４０】
トランジスタＱ１＿２及びトランジスタＱ３＿２を動作状態とするために、制御ロジック１６は、トランジスタＱ１＿２のベース及びトランジスタＱ３＿２のベースに高電圧（例えば、１．２Ｖ）を与える。トランジスタＳＷ１＿２を動作状態とするために、制御ロジック１６は、トランジスタＳＷ１＿２を「ＯＮ」とするための信号を、トランジスタＳＷ１＿２のゲートに与える。トランジスタＳＷ１＿２がＰＭＯＳスイッチである場合には、トランジスタＳＷ１＿２を「ＯＮ」とするための信号は、０Ｖといった低電圧である。また、トランジスタＳＷ２＿２を非動作状態とするために、制御ロジック１６は、トランジスタＳＷ２＿２を「ＯＦＦ」とするための信号を、トランジスタＳＷ２＿２のゲートに与える。トランジスタＳＷ２＿２がＮＭＯＳスイッチである場合には、トランジスタＳＷ２＿２を「ＯＦＦ」とするための信号は、０Ｖといった低電圧である。
【００４１】
第２のトランスインピーダンス増幅器１４が動作状態になると、当該第２のトランスインピーダンス増幅器１４は、ノードＮ０に受けた入力電流信号を第２の速度で出力端子ＯＵＴ２における出力電圧信号へと変換する。動作状態においては、抵抗Ｒ２とトランジスタＱ１＿２の間のノードＢ２とノードＮ２には電圧が形成される。このノードＮ２における電圧が、出力電圧信号となる。
【００４２】
一方、第２のトランスインピーダンス増幅器１４を非動作状態とする場合には、トランジスタＱ１＿２、トランジスタＱ３＿２、及び、トランジスタＳＷ１＿２を非動作状態とし、トランジスタＳＷ２＿２を動作状態とする信号が制御ロジック１６から与えられる。
【００４３】
トランジスタＱ１＿２及びトランジスタＱ３＿２を非動作状態とするために、制御ロジック１６は、トランジスタＱ１＿２のベース及びトランジスタＱ３＿２のベースに低電圧（例えば、０Ｖ）を与える。トランジスタＳＷ１＿２を非動作状態とするために、制御ロジック１６は、トランジスタＳＷ１＿２を「ＯＦＦ」とするための信号を、トランジスタＳＷ１＿２のゲートに与える。トランジスタＳＷ１＿２がＰＭＯＳスイッチである場合には、トランジスタＳＷ１＿２を「ＯＦＦ」とするための信号は、Ｖｄｄといった高電圧である。また、トランジスタＳＷ２＿２を動作状態とするために、制御ロジック１６は、トランジスタＳＷ２＿２を「ＯＮ」とするための信号を、トランジスタＳＷ２＿２のゲートに与える。トランジスタＳＷ２＿２がＮＭＯＳスイッチである場合には、トランジスタＳＷ２＿２を「ＯＮ」とするための信号は、Ｖｄｄといった高電圧である。
【００４４】
第２のトランスインピーダンス増幅器１４が非動作状態になると、ノードＢ２がグランドに結合され、ノードＮ２では高インピーダンスが得られる。
【００４５】
以上説明した集積回路１０によれば、第１の抵抗ＲＦ１と第２の抵抗ＲＦ２とが直列接続されることによって、第２のトランスインピーダンス増幅器１４の帰還抵抗が構成されている。これにより、入力ノードＮ０には、第１の抵抗ＲＦ１の一端のみが接続されている。その結果、入力ノードＮ０への帰還抵抗の接続数が少なくなっている。また、入力ノードＮ０への接続数が少ないので、入力ノードを含む配線の長さを短くすることができる。したがって、入力ノードＮ０における寄生容量及び寄生インダクタンスの増加が防止される。これにより、トランスインピーダンス増幅器の性能が改善される。さらに、第２のトランスインピーダンス増幅器１４の帰還抵抗の抵抗値は、第１の抵抗ＲＦ１の抵抗値と第２の抵抗ＲＦ２の抵抗値との和であるので、第２の抵抗ＲＦ２の抵抗値を小さくすることができる。その結果、第２の抵抗ＲＦ２の大きさを小さくし、当該第２の抵抗ＲＦ２の実装面積を小さくすることができる。
【００４６】
以下、集積回路１０の素子の定数を一応用例に従って説明する。ここでは、ＩＥＥＥ８０２．３ａｖにおいて規定された１０Ｇ−ＥＰＯＮ対称システムでの局側装置のトランスインピーダンス増幅器を、集積回路１０の応用例とする。このシステムでは、１０．３１２５Ｇｂ／ｓｅｃの上り信号と１．２５Ｇｂ／ｓｅｃの上り信号が、同一波長帯にて時分割多重によって多重化され、宅側から局側へと送信される。このため、局側装置用の光受信器は１０．３１２５Ｇｂ／ｓｅｃと１．２５Ｇｂ／ｓｅｃのビットレートの異なる光信号を所望の受信感度特性で受信できる必要がある。具体的に、ＩＥＥＥ８０２．３ａｖにおいては、受信感度仕様として、１０．３１２５Ｇｂ／ｓｅｃのビットレートの信号に対しては、１０−３のＢＥＲ（ビット誤り率）において、−２８．０ｄＢｍの受信感度が求められている。また、１．２５Ｇｂ／ｓｅｃのビットレートの信号に対しては、１０−１２のＢＥＲ（ビット誤り率）において、−２９．７８ｄＢｍの受信感度が求められている。
【００４７】
一般に、トランスインピーダンス増幅器の受信感度特性は、ビットレートの約７０％以上の帯域を保ちながら、雑音特性を最小にすることにより、最適化される。トランスインピーダンス増幅器の帯域ＢＷは、ＢＷ＝Ａ／（２πＲＦＣＩＮ）により表すことができる。ここで、Ａは、増幅部の利得であり、ＲＦは帰還抵抗の抵抗値であり、ＣＩＮは入力容量である。
【００４８】
入力容量ＣＩＮは、入力トランジスタＱ０の寄生容量、位相補償コンデンサ（キャパシタＣ１及び／又はキャパシタＣ２）の入力ノードへの換算容量（即ち、（１＋Ａ）倍））、及び、入力ノードの配線容量が含まれる。
【００４９】
ＩＥＥＥ８０２．３ａｖでは、受光用光デバイスにＡＰＤ（アバランシェフォトダイオード）が想定されており、一般的な１０Ｇ用のＡＰＤでは、０．２ｐＦ程度の寄生容量が見込まれる。そして、初段トランジスタＱ０の容量を０．３ｐＦ、増幅部の利得Ａを５０、位相補償コンデンサＣ１の容量を１０ｆＦ、配線容量を５０ｆＦと仮定すると、入力容量ＣＩＮは１．０ｐＦとなる。したがって、第１の抵抗ＲＦ１の抵抗値を１０００Ωとすると、第１のトランスインピーダンス増幅器１２は、７．５ＧＨｚの帯域幅を得ることができる。
【００５０】
同様に、１．２５Ｇｂ／ｓｅｃの信号を取り扱う第２のトランスインピーダンス増幅器１４には、９００ＭＨｚ以上の帯域が望まれる。ここで、帰還抵抗を５０００Ω、位相補償コンデンサの容量を１０ｆＦとすると、第２のトランスインピーダンス増幅器１４の帯域は１．５ＧＨｚとなり、所望の帯域が実現される。したがって、第２の抵抗ＲＦ２の抵抗値は、４０００Ωとなる。また、キャパシタＣ２の容量は、例えば、５０ｆＦとすることができる。
【００５１】
次に受信感度について考察する。ここで、第１のトランスインピーダンス増幅器１２を１０．３１２５Ｇｂ／ｓｅｃの信号の受信に対して最適化して、１０−３のＢＥＲにおいて、−２８．０ｄＢｍの受信感度が得られているものとする。このとき、第２のトランスインピーダンス増幅器１４への切り替えが行われると、帯域が７．５ＧＨｚから１．５ＧＨｚへと狭くなる。これにより、第２のトランスインピーダンス増幅器１４のノイズ帯域も、第１のトランスインピーダンス増幅器１２のノイズ帯域より１／５倍狭くなり、その結果、７ｄＢの感度向上が見込まれる。また、第２のトランスインピーダンス増幅器１４への切り替えにより、帰還抵抗値が増加して、トランスインピーダンス利得が７ｄＢ増加するので、さらに受信感度が向上する。この受信感度の向上は、増幅部のノイズ特性に依存するが、３〜５ｄＢ程度の向上である。したがって、第２のトランスインピーダンス増幅器１４では、１ＧＨｚの信号に対して、１０−３のＢＥＲにおいて−３８ｄＢｍの受信感度が見込まれる。光受信デバイスにＡＰＤを使用する場合には、１０−３のＢＥＲと１０−１２のＢＥＲとでは、受信レベルに約６ｄＢの差がある。したがって、第２のトランスインピーダンス増幅器１４では、１０−１２のＢＥＲにおいて−３２ｄＢｍの受信感度が得られ、ＩＥＥＥ８０２．３ａｖに規定された上述の受信感度が達成される。
【００５２】
一般的に、トランスインピーダンス増幅器では、マルチレート対応のために入力ノードへの配線数を増加させると、上述した帯域ＢＷの式から明らかなように、入力容量ＣＩＮが増加し、帯域幅の減少が生じる。例えば、１０．３１２５Ｇｂ／ｓｅｃの信号に対して、トランスインピーダンス増幅器の利得Ａが５０で帰還抵抗値が１０００Ωである場合に、入力ノードに接続する配線数がして入力容量が３０ｆＦ増加すると、帯域ＢＷは７．５ＧＨｚから７．３ＧＨｚに０．３ＧＨｚ減少する。この０．２ＧＨｚの帯域幅の減少を保証するためには、帰還抵抗値を１０００Ωから９７０Ωに減少させる必要がある。この帰還抵抗値の減少はトランスインピーダンス利得を低下させ、トランスインピーダンス増幅器の受信感度を０．１〜０．２ｄＢ低下させる。同様に、入力容量が５０ｆＦ増加した場合には、０．２〜０．３ｄＢの受信感度の低下が生じる。しかしながら、本実施形態のトランスインピーダンス増幅器によれば、配線数を増加することなくマルチレート対応を実現することができるので、受信感度を維持することが可能である。
【００５３】
以下、集積回路１０に採用し得る回路レイアウトについて説明する。図２は、一実施形態に係るトランスインピーダンス増幅器のレイアウトを示す平面図である。図２に示すように、集積回路１０は、領域Ｆ１、領域Ｆ２、領域Ｆ３、及び領域Ｆ４を含んでいる。領域Ｆ１、領域Ｆ２、及び、領域Ｆ３は、第１の方向に順に設けられている。領域Ｆ４は、第１の方向に直交する第２の方向において、領域Ｆ１、領域Ｆ２、及び、領域Ｆ３に隣接している。
【００５４】
領域Ｆ１には、ノードＮ０を含む配線が設けられている。また、本例では、領域Ｆ１に、第１の抵抗ＲＦ１が設けられている。なお、第１の抵抗ＲＦ１は、第４の領域Ｆ４に設けられていてもよい。
【００５５】
領域Ｆ２には、増幅部Ａ１、増幅部Ａ２、及び、入力トランジスタＱ０が設けられている。入力トランジスタＱ０は、第２の方向において、増幅部Ａ１と増幅部Ａ２との間に設けられている。増幅部Ａ１は、第１のトランジスタＱ１＿１、抵抗Ｒ１、トランジスタＳＷ１＿１、トランジスタＳＷ２＿１、トランジスタＱ２＿１、及び、トランジスタＱ３＿１を含んでいる。また、増幅部Ａ２は、第２のトランジスタＱ１＿２、抵抗Ｒ２、トランジスタＳＷ１＿２、トランジスタＳＷ２＿２、トランジスタＱ２＿２、及び、トランジスタＱ３＿２を含んでいる。
【００５６】
また、領域Ｆ３には、第２の抵抗ＲＦ２が設けられている。第２の抵抗ＲＦ２と第１の抵抗ＲＦ１を接続する配線は、領域Ｆ３及び領域Ｆ４を通っている。図２に示すレイアウトによれば、第２の抵抗ＲＦ２、及び、第１の抵抗ＲＦ１と第２の抵抗ＲＦ２と接続する配線を、領域Ｆ１以外の領域に設けることができる。したがって、領域Ｆ１の第１の方向における幅を小さくすることができる。その結果、入力ノードＮ０の寄生容量を小さくすることができる。なお、第２の抵抗ＲＦ２は、第４の領域Ｆ４に設けられてもよい。この場合には、第１の抵抗ＲＦ１と第２の抵抗ＲＦ２と接続する配線は、第４の領域Ｆ４のみに設けられる。
【００５７】
以下、集積回路１０の変形態様について説明する。図３は、別の一実施形態に係るトランスインピーダンス増幅器を示す回路図である。図３に示す集積回路１０Ａは、集積回路１０の構成要素に加えて、出力副回路１８を更に備えている。
【００５８】
出力副回路１８は、トランジスタＱ４＿１、トランジスタＱ５＿１、トランジスタＱ４＿２、及び、トランジスタＱ５＿２を備えている。トランジスタＱ４＿１、トランジスタＱ５＿１、トランジスタＱ４＿２、及び、トランジスタＱ５＿２は、例えば、ｎｐｎバイポーラ接合トランジスタである。
【００５９】
トランジスタＱ４＿１のコレクタは、電源に結合されており、トランジスタＱ４＿１のベースは、トランジスタＱ２＿１のベースに結合されている。トランジスタＱ４＿１のエミッタは、トランジスタＱ５＿１のコレクタに結合されている。トランジスタＱ５＿１のベースは、トランジスタＱ３＿１のベースに結合されており、トランジスタＱ５＿１のエミッタはグランドに結合されている。トランジスタＱ４＿１は、トランジスタＱ２＿１と同様に動作し、トランジスタＱ５＿１は、トランジスタＱ３＿１と同様に動作する。
【００６０】
また、トランジスタＱ４＿２のコレクタは、電源に結合されており、トランジスタＱ４＿２のベースは、トランジスタＱ２＿２のベースに結合されている。トランジスタＱ４＿２のエミッタは、トランジスタＱ５＿２のコレクタに結合されている。トランジスタＱ５＿２のベースは、トランジスタＱ３＿２のベースに結合されており、トランジスタＱ５＿２のエミッタはグランドに結合されている。トランジスタＱ４＿２は、トランジスタＱ２＿２と同様に動作し、トランジスタＱ５＿２は、トランジスタＱ３＿２と同様に動作する。
【００６１】
トランジスタＱ４＿１のエミッタとトランジスタＱ５＿１のコレクタとの間のノードＮ１’は、第１のトランスインピーダンス増幅器１２の出力ノードを構成しており、共通出力端子ＯＵＴに結合されている。また、トランジスタＱ４＿２のエミッタとトランジスタＱ５＿２のコレクタとの間のノードＮ２’は、第２のトランスインピーダンス増幅器１４の出力ノードを構成しており、共通出力端子ＯＵＴに結合されている。
【００６２】
このように、第１のトランスインピーダンス増幅器１２及び第２のトランスインピーダンス増幅器１４は、出力ノードを共有することも可能である。
【００６３】
以下、更に別の実施形態に係るトランスインピーダンス増幅器について説明する。図４は、別の一実施形態に係るトランスインピーダンス増幅器の回路図である。図４に示すトランスインピーダンス増幅器も、集積回路１０Ｂとして構成されている。集積回路１０Ｂは、集積回路１０の構成要素に加えて、第３のトランスインピーダンス増幅器２０を更に備えている。
【００６４】
第３のトランスインピーダンス増幅器２０は、入力トランジスタＱ０、第３のトランジスタＱ１＿３、及び、第３の抵抗ＲＦ３を含んでいる。第３のトランジスタＱ１＿３は、例えば、ｎｐｎバイポーラ接合トランジスタである。
【００６５】
第３のトランスインピーダンス増幅器２０は、抵抗Ｒ３、キャパシタＣ３、トランジスタＳＷ１＿３、トランジスタＳＷ２＿３、トランジスタＱ２＿３、及び、トランジスタＱ３＿３を更に含み得る。トランジスタＳＷ１＿３及びトランジスタＳＷ２＿３は、例えば、ＭＯＳスイッチであり、トランジスタＱ２＿３及びトランジスタＱ３＿３は、例えば、ｎｐｎバイポーラ接合トランジスタである。
【００６６】
第３のトランスインピーダンス増幅器２０では、入力トランジスタＱ０、第３のトランジスタＱ１＿３、及び、抵抗Ｒ３が、第３のカスコード増幅器を構成している。第３のトランジスタＱ１＿３のエミッタは、入力トランジスタＱ０のコレクタに結合されている。第３のトランジスタＱ１＿３のコレクタは、抵抗Ｒ３の一端に接続されている。
【００６７】
抵抗Ｒ３の他端は、トランジスタＳＷ１＿３に結合されている。具体的には、抵抗Ｒ３の他端は、トランジスタＳＷ１＿３のドレインに結合される。このトランジスタＳＷ１＿３のソースは、電源（例えば、Ｖｄｄ≦３．３Ｖ）、及び、トランジスタＱ２＿３のコレクタに結合されている。
【００６８】
また、トランジスタＱ１＿３のコレクタは、トランジスタＳＷ２＿３及びトランジスタＱ２＿３にも結合されている。具体的には、トランジスタＱ１＿３のコレクタは、トランジスタＳＷ２＿３のドレインに結合され、トランジスタＱ２＿３のベースに結合される。トランジスタＳＷ２＿３のソースは、グランドに結合されている。
【００６９】
トランジスタＱ２＿３のエミッタは、トランジスタＱ３＿３のコレクタに結合されており、トランジスタＱ３＿３のエミッタは、グランドに結合されている。一実施形態においては、トランジスタＱ３＿３のエミッタは、抵抗を介してグランドに結合し得る。
【００７０】
第３のトランスインピーダンス増幅器２０においては、トランジスタＱ２＿３のエミッタとトランジスタＱ３＿３のコレクタの間のノードに接続されたノードＮ３が、帰還ノードを構成している。また、ノードＮ３は、出力端子ＯＵＴ３にも接続されており、出力ノードでもある。
【００７１】
第３の抵抗ＲＦ３の一端は、第２の抵抗ＲＦ２の他端、即ち、帰還ノードＮ２に接続されている。また、第３の抵抗ＲＦ３の他端は、ノードＮ３に接続されている。また、キャパシタＣ３が、この第３の抵抗ＲＦ３と並列に設けられている。したがって、第３のトランスインピーダンス増幅器２０では、第１の抵抗ＲＦ１、第２の抵抗ＲＦ２、及び、第３の抵抗ＲＦ３の直列接続により、当該第３のトランスインピーダンス増幅器２０の帰還抵抗が構成されている。
【００７２】
集積回路１０Ｂにおいては、制御ロジック１６Ｂが、第１のトランスインピーダンス増幅器１２、第２のトランスインピーダンス増幅器１４、及び第３のトランスインピーダンス増幅器２０に制御信号を与える。これにより、第１のトランスインピーダンス増幅器１２、第２のトランスインピーダンス増幅器１４、及び、第３トランスインピーダンス増幅器２０のうち一つが動作状態となり、他のトランスインピーダンス増幅器が非動作状態となる。
【００７３】
第３のトランスインピーダンス増幅器２０を動作状態とする場合には、第１及び第２のトランスインピーダンス増幅器と同様に、トランジスタＱ１＿３、トランジスタＳＷ１＿３、トランジスタＱ３＿３を動作状態とする信号、及び、トランジスタＳＷ２＿２を非動作状態とする信号が、制御ロジック１６Ｂから与えられる。また、第３のトランスインピーダンス増幅器２０を非動作状態とする場合には、第１及び第２のトランスインピーダンス増幅器と同様に、トランジスタＱ１＿３、トランジスタＳＷ１＿３、トランジスタＱ３＿３を非動作状態とする信号、及び、トランジスタＳＷ２＿２を動作状態とする信号が、制御ロジック１６Ｂから与えられる。
【００７４】
第３のトランスインピーダンス増幅器２０が動作状態になると、当該第３のトランスインピーダンス増幅器１２は、ノードＮ０に受けた入力電流信号を第３の速度で出力端子ＯＵＴ３における出力電圧信号へと変換する。動作状態においては、抵抗Ｒ３とトランジスタＱ１＿３の間のノードＢ３とノードＮ３には電圧が形成される。このノードＮ３における電圧が、出力電圧信号となる。一方、第３のトランスインピーダンス増幅器２０が非動作状態になると、ノードＢ３がグランドに結合され、ノードＮ３では高インピーダンスが得られる。
【００７５】
この集積回路１０Ｂのように、本発明のトランスインピーダンス増幅器は、３以上のビットレートに対応した複数のトランスインピーダンス増幅器を備え得る。また前段の抵抗と後段の抵抗との直列接続により、後段のトランスインピーダンス増幅器の帰還抵抗が構成される。これにより、入力ノードＮ０に接続する配線数を削減することができる。また、帰還抵抗の一部である後段の抵抗の抵抗値を小さくすることができ、当該後段の抵抗のサイズを小さくすることができる。
【００７６】
次に、集積回路１０Ｂの素子の定数を一応用例に従って説明する。ここでは、第１のトランスインピーダンス増幅器１２が１０Ｇｂ／ｓｅｃの信号に対応し、第２のトランスインピーダンス増幅器１４が２．４８Ｇｂ／ｓｅｃの信号に対応し、第３のトランスインピーダンス増幅器２０が１．２４Ｇｂ／ｓｅｃの信号に対応しているものとする。２．４８Ｇｂ／ｓｅｃ、１．２４Ｇｂ／ｓｅｃのビットレートは、ＩＴＵ−Ｔ  Ｇ．９８４勧告のＧ−ＰＯＮとして規定されており、１０Ｇｂ／ｓｅｃのビットレートは次世代ＰＯＮとして議論されている。
【００７７】
集積回路１０について上述した論議と同様に設計すれば、第１の抵抗ＲＦ１の抵抗値を１０００Ω、キャパシタＣ１の容量を１０ｆＦとすれば、第１のトランスインピーダンス増幅器１２の帯域は７．５ＧＨｚとなる。また、第２の抵抗ＲＦ２の抵抗値を２０００Ω、キャパシタＣ２の容量を３０ｆＦとすれば、第２のトランスインピーダンス増幅器１４の帯域は２．５ＧＨｚとなる。さらに、第３の抵抗ＲＦ３の抵抗値を２０００Ω、キャパシタＣ３の容量を５０ｆＦとすれば、第３のトランスインピーダンス増幅器２０の帯域は１．５ＧＨｚとなる。したがって、第１〜第３のトランスインピーダンス増幅器では、ビットレートの約７０％以上の帯域が確保される。
【００７８】
次に受信感度について説明する。ここでは、第１のトランスインピーダンス増幅器１２の受信感度を最適化して、１０−３のＢＥＲにおいて−２８ｄＢｍの受信感度が得られているものとする。このとき、第２のトランスインピーダンス増幅器１４の帰還抵抗の抵抗値は３０００Ωであるので、第１のトランスインピーダンス増幅器１２の帰還抵抗の抵抗値の３倍の抵抗値である。したがって、第２のトランスインピーダンス増幅器１４では、ノイズ帯域が、第１のトランスインピーダンス増幅器１２のノイズ帯域より１／３倍となり、トランスインピーダンス利得が３倍になる。これにより、ことから、第２のトランスインピーダンス増幅器１４では、７〜９ｄＢ程度の感度改善が見込まれ、１０−３のＢＥＲにおいて−３５．０ｄＢｍの受信感度が実現される。また、第３のトランスインピーダンス増幅器２０においては、１０−１２のＢＥＲにおいて−３２．０ｄＢｍの受信感度が実現される。
【００７９】
次に、集積回路１０Ｂに採用し得る回路レイアウトについて説明する。図５は、一実施形態に係るトランスインピーダンス増幅器のレイアウトを示す平面図である。ここでは、図５に示す回路レイアウトについて、図２に示すレイアウトと異なる点について説明する。
【００８０】
図５に示すように、第２の領域Ｆ２には、増幅部Ａ３が更に設けられている。増幅部Ａ３は、第３のトランジスタＱ１＿３、抵抗Ｒ３、トランジスタＳＷ１＿３、トランジスタＳＷ２＿３、トランジスタＱ２＿３、及び、トランジスタＱ３＿３を含んでいる。
【００８１】
第３の領域Ｆ３には、第３の抵抗ＲＦ３が更に設けられている。また、第３の抵抗ＲＦ３と第２の抵抗ＲＦ２とを接続する配線が、第３の領域Ｆ３を通っている。したがって、図５に示すレイアウトによれば、第２の抵抗ＲＦ２、第３の抵抗ＲＦ３、第１の抵抗ＲＦ１と第２の抵抗ＲＦ２と接続する配線、及び、第２の抵抗ＲＦ２と第３の抵抗ＲＦ３とを接続する配線を、領域Ｆ１以外の領域に設けることができる。したがって、領域Ｆ１の第１の方向における幅を小さくすることができる。その結果、入力ノードＮ０の寄生容量を小さくすることができる。
【００８２】
以下、集積回路１０Ｂの変形態様について説明する。図６は、更に別の一実施形態に係るトランスインピーダンス増幅器を示す回路図である。図６に示す集積回路１０Ｃは、集積回路１０Ｂの構成要素に加えて、出力副回路１８Ｃを更に備えている。ここでは、出力副回路１８Ｃについて、出力副回路１８と異なる点について説明する。
【００８３】
出力副回路１８Ｃは、出力副回路１８の構成要素に加えて、トランジスタＱ４＿３及びトランジスタＱ５＿３を備えている。トランジスタＱ４＿３のコレクタは、電源に結合されており、トランジスタＱ４＿３のベースは、トランジスタＱ２＿３のベースに結合されている。トランジスタＱ４＿３のエミッタは、トランジスタＱ５＿３のコレクタに結合されている。トランジスタＱ５＿３のベースは、トランジスタＱ３＿３のベースに結合されており、トランジスタＱ５＿３のエミッタはグランドに結合されている。トランジスタＱ４＿３は、トランジスタＱ２＿３と同様に動作し、トランジスタＱ５＿３は、トランジスタＱ３＿３と同様に動作する。
【００８４】
トランジスタＱ４＿３のエミッタとトランジスタＱ５＿３のコレクタとの間のノードＮ３’は、第３のトランスインピーダンス増幅器２０の出力ノードを構成している。共通出力端子ＯＵＴには、ノードＮ１’及びノードＮ２’に加えて、ノードＮ３’も結合されている。このように、３以上のトランスインピーダンス増幅器の出力ノードを共通出力端子に接続することも可能である。
【００８５】
以下、上述したトランスインピーダンス増幅器又は出力回路を適用可能な光検出システムについて説明する。図７は、一実施形態に係る光検出システムを示す図である。図７に示すシステム３０は、光通信システムでの種々の用途に使用することができる。システム３０は、光検出器３２、トランスインピーダンス増幅器３４（例えば、集積回路１０、１０Ａ、１０Ｂ、又は１０Ｃ）、及び、リミティング増幅器３６を備えている。
【００８６】
光検出器３２は、本実施形態における電流ソースであり、例えば、フォトダイオードであってもよい。フォトダイオードは、光子を受けて、これに応じて電流信号（例えば、光電流）を生成することができる。
【００８７】
トランスインピーダンス増幅器３４は、光検出器３２からの電流信号を受けて、当該電流信号を、例えば、複数のレートのうちの一つで、当該電流信号を電圧信号に変換することができる。リミティング増幅器３６は、トランスインピーダンス増幅器３４からの電圧信号を受けて、例えば、当該電圧信号を減衰させて、システム３０の後続のステージを入力オーバードライブから保護することができる。
【００８８】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることができることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【００８９】
１０，１０Ａ，１０Ｂ，１０Ｃ…集積回路（トランスインピーダンス増幅器）、１２…トランスインピーダンス増幅器、１４…第２のトランスインピーダンス増幅器、１６，１６Ｂ…制御ロジック、１８，１８Ｃ…出力副回路、２０…第３のトランスインピーダンス増幅器、ＩＮ…入力端子、Ｎ０…入力ノード、Ｎ１〜Ｎ３…帰還ノード、ＯＵＴ…共通出力端子、ＯＵＴ１，ＯＵＴ２，ＯＵＴ３…出力端子、Ｑ０…入力トランジスタ、Ｑ１＿１…第１のトランジスタ、Ｑ１＿２…第２のトランジスタ、Ｑ１＿３…第３のトランジスタ、Ｑ２＿１，Ｑ２＿２，Ｑ２＿３，Ｑ３＿１，Ｑ３＿２，Ｑ３＿３，Ｑ３＿３，Ｑ４＿１，Ｑ４＿２，Ｑ４＿３，Ｑ５＿１，Ｑ５＿２，Ｑ５＿３…トランジスタ、Ｒ１，Ｒ２，Ｒ３…抵抗、ＲＦ１…第１の抵抗、ＲＦ２…第２の抵抗、ＲＦ３…第３の抵抗、ＳＷ１＿１，ＳＷ１＿２，ＳＷ１＿３，ＳＷ２＿１，ＳＷ２＿２，ＳＷ２＿３…トランジスタ。
【図１】
2011254382.tif 000003
【図２】
2011254382.tif 000004
【図３】
2011254382.tif 000005
【図４】
2011254382.tif 000006
【図５】
2011254382.tif 000007
【図６】
2011254382.tif 000008
【図７】
2011254382.tif 000009