(57)【要約】 【課題】Ｚｎを飛散させることなく、ＩＺＯ膜の熱処理を行う半導体発光素子の製造方法を提供することを目的とする。【解決手段】基板１０１の一面１０１ｃにｎ型半導体層１０２と発光層１０５とｐ型半導体層１０６とをこの順序で積層する工程と、ｐ型半導体層１０６の表面１０６ｃにＺｎ酸化物を含む透明導電膜５５を形成する工程と、透明導電膜５５を覆うようにＳｉ、ＡｌまたはＴｉのいずれかの酸化物を含む絶縁保護膜５６を形成する工程と、絶縁保護膜５６で覆われた透明導電膜５５を熱処理する工程と、電極１１１を形成する工程と、を有する半導体発光素子の製造方法を用いることにより、上記課題を解決できる。【選択図】図２
2011086855.tif 000002
【特許請求の範囲】
【請求項１】
基板の一面にｎ型半導体層と発光層とｐ型半導体層とをこの順序で積層する工程と、
前記ｐ型半導体層の表面にＺｎ酸化物を含む透明導電膜を形成する工程と、
前記透明導電膜を覆うようにＳｉ、ＡｌまたはＴｉのいずれかの酸化物を含む絶縁保護膜を形成する工程と、
前記絶縁保護膜に覆われた前記透明導電膜を熱処理する工程と、
電極を形成する工程と、を有することを特徴とする半導体発光素子の製造方法。
【請求項２】
前記透明導電膜を熱処理した後に、前記絶縁保護膜の一部を除いて前記透明導電膜の一部を露出させてから、前記透明導電膜に接合するように前記電極を形成することを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記熱処理を５００℃〜８００℃の温度範囲で行うことを特徴とする請求項１または請求項２に記載の半導体発光素子の製造方法。
【請求項４】
前記透明導電膜がＩＺＯ、ＡＺＯまたはＧＺＯのいずれかであることを特徴とする請求項１〜３のいずれか１項に記載の半導体発光素子の製造方法。
【請求項５】
前記透明導電膜の膜厚が１００Å〜５０００Åであることを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子の製造方法。
【請求項６】
前記絶縁保護膜がＳｉＯ２、ＴｉＯ２またはＳｉＯ２−Ａｌ２Ｏ３複合膜のいずれかであることを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子の製造方法。
【請求項７】
前記絶縁保護膜の膜厚が１００Å〜２０００Åであることを特徴とする請求項１〜６のいずれか１項に記載の半導体発光素子の製造方法。
【請求項８】
前記ｎ型半導体層と前記発光層と前記ｐ型半導体層が窒化ガリウム系半導体を主体として構成されていることを特徴とする請求項１〜７のいずれか１項に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子の製造方法に関するものであり、特に、Ｚｎを飛散させることなく、ＩＺＯ膜の熱処理を行う半導体発光素子の製造方法に関するものである。
【背景技術】
【０００２】
近年、ＧａＮ系化合物半導体は、短波長発光素子用の半導体材料として注目を集めている。ＧａＮ系化合物半導体は、一般に、サファイア単結晶、種々の酸化物及びＩＩＩ−Ｖ族化合物などの基板上に、有機金属気相化学反応法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等の薄膜形成手段を用いて形成される。
【０００３】
ＧａＮ系化合物半導体からなる薄膜の面内方向の電流拡散は小さく、また、ｐ型のＧａＮ系化合物半導体の抵抗はｎ型のＧａＮ系化合物半導体に比べて高いので、ｐ型のＧａＮ系化合物半導体層（以下、ｐ型半導体層）の表面に、金属からなるｐ型電極を積層しただけではｐ型半導体層の面内方向へ電流がほとんど広がらない。そのため、ｎ型半導体層、発光層およびｐ型半導体層が積層されてなる積層半導体層を有する発光素子（ＬＥＤ）において、前記ｐ型半導体層上にｐ型電極を積層した場合、前記ｐ型電極の直下の発光層しか発光しない。そして、前記発光層から出射される光のうち一部が前記ｐ型電極によって遮断され、発光素子の発光効率を低下させるという問題があった。
【０００４】
ｐ型電極に透光性を持たせることにより、ｐ型電極の直下で発生した発光を効率よく半導体発光素子の外部に取り出すことができる。そして、透光性を有するｐ型電極としては、ＩＺＯ等の導電性の金属酸化物からなるオーミック電極が知られている（特許文献１〜３）。
特許文献１は、非晶質シリコン太陽電池に関するものであり、ＩＴＯ（インジウムスズ酸化物）等の透明電動膜が透明電極層として用いられている。特許文献２は、ＩＩＩ−Ｖ族化合物半導体用電極の製造方法に関するものであり、ＡｕまたはＡｕ合金からなる電極材料上に保護層を形成した後、熱処理を行うことにより、前記電極材料の伝導性を保持したまま、前記電極材料を透明にする構成が開示されている。特許文献３は、半導体発光素子に関するものであり、透明導電膜にガリウムを含有させることにより、ｐ型ＧａＮ層との間の密着性とオーミックコンタクトを達成する際のアニール処理において、透明導電膜の導電性が低下するのを抑制する構成が開示されている。
【０００５】
前記オーミック電極を備えた半導体発光素子の製造工程では、従来、前記ｐ型半導体層上に前記オーミック電極を成膜した後、前記オーミック電極の透光性及び導電性を向上させるために、前記オーミック電極を熱処理（アニール）して結晶化する。その後、積層半導体層のメサ加工を行って露出させたｎ型半導体層に接合させるようにｎ型電極を形成するとともに、前記オーミック電極に接合させるようにｐ型電極を形成する。そして、最後に、前記ｎ型電極以外の部分および前記ｐ型電極以外の部分を覆うように絶縁保護膜を形成する。
しかし、前記オーミック電極として、Ｚｎをドーパントとして含むＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））膜を用いた場合には、前記熱処理工程において、前記ＩＺＯ膜からＺｎが飛散して、ＩＺＯ膜のＺｎ濃度を低下させ、ＩＺＯ膜の透光性及び導電性を低下させるという問題が発生した。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０５−４８１２７号公報
【特許文献２】特開平０７−３０２７７０号公報
【特許文献３】特開２００６−１７９６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情を鑑みてなされたもので、Ｚｎを飛散させることなく、ＩＺＯ膜の熱処理を行う半導体発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明は以下の構成を採用した。すなわち、
（１）  基板の一面にｎ型半導体層と発光層とｐ型半導体層とをこの順序で積層する工程と、前記ｐ型半導体層の表面にＺｎ酸化物を含む透明導電膜を形成する工程と、前記透明導電膜を覆うようにＳｉ、ＡｌまたはＴｉのいずれかの酸化物を含む絶縁保護膜を形成する工程と、前記絶縁保護膜で覆われた前記透明導電膜を熱処理する工程と、電極を形成する工程と、を有することを特徴とする半導体発光素子の製造方法。
【０００９】
（２）  前記透明導電膜を熱処理した後に、前記絶縁保護膜の一部を除いて前記Ｚｎ酸化物を含む透明導電膜の一部を露出させてから、前記透明導電膜に接合するように前記電極を形成することを特徴とする（１）に記載の半導体発光素子の製造方法。
（３）  前記熱処理を５００℃〜８００℃の温度範囲で行うことを特徴とする（１）または（２）に記載の半導体発光素子の製造方法。
【００１０】
（４）  前記透明導電膜がＩＺＯ、ＡＺＯまたはＧＺＯのいずれかであることを特徴とする（１）〜（３）のいずれかに記載の半導体発光素子の製造方法。
（５）  前記透明導電膜の膜厚が１００Å〜５０００Åであることを特徴とする（１）〜（４）のいずれかに記載の半導体発光素子の製造方法。
（６）  前記絶縁保護膜がＳｉＯ２、ＴｉＯ２またはＳｉＯ２−Ａｌ２Ｏ３複合膜のいずれかであることを特徴とする（１）〜（５）のいずれかに記載の半導体発光素子の製造方法。
【００１１】
（７）  前記絶縁保護膜の膜厚が１００Å〜２０００Åであることを特徴とする（１）〜（６）のいずれかに記載の半導体発光素子の製造方法。
（８）  前記ｎ型半導体層と前記発光層と前記ｐ型半導体層が窒化ガリウム系半導体を主体として構成されていることを特徴とする（１）〜（７）のいずれかに記載の半導体発光素子の製造方法。
【発明の効果】
【００１２】
上記の構成によれば、Ｚｎを飛散させることなく、ＩＺＯ膜の熱処理を行う半導体発光素子の製造方法を提供することができる。
【００１３】
本発明の半導体発光素子の製造方法は、基板の一面にｎ型半導体層と発光層とｐ型半導体層とをこの順序で積層する工程と、ｐ型半導体層の表面にＺｎ酸化物を含む透明導電膜を形成する工程と、前記透明導電膜を覆うようにＳｉ、ＡｌまたはＴｉのいずれかの酸化物を含む絶縁保護膜を形成する工程と、前記絶縁保護膜で覆われた前記透明導電膜を熱処理する工程と、電極を形成する工程と、を有する構成なので、前記熱処理の際、前記絶縁保護膜が、前記透明導電膜に含まれるＺｎを飛散させることがなく、前記透明導電膜中のＺｎの濃度を保ったまま、前記透明導電膜を結晶化することができる。これにより、前記透明導電膜の透明性（透光性）及び導電性を向上させ、半導体発光素子の発光効率を向上させることができる。
【００１４】
本発明の半導体発光素子の製造方法は、透明導電膜を熱処理した後に、絶縁保護膜の一部を除いて前記透明導電膜の一部を露出させてから、前記透明導電膜に接合するように前記電極を形成する構成なので、前記熱処理の際、前記透明導電膜に含まれるＺｎを飛散させることがなく、前記透明導電膜中のＺｎの濃度を保ったまま、前記透明導電膜を結晶化して、透明性（透光性）及び導電性を向上させた前記透明導電膜上に一方の電極を形成することができ、半導体発光素子の発光効率を向上させることができる。
【００１５】
本発明の半導体発光素子の製造方法は、前記熱処理を５００℃〜８００℃の温度範囲で行う構成なので、前記透明導電膜を結晶化することができ、前記透明導電膜の透明性（透光性）及び導電性を向上させて、半導体発光素子の発光効率を向上させることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の半導体発光素子の製造方法により製造される半導体発光素子の一例を示す平面模式図である。
【図２】図１のＡ−Ａ’線における断面模式図である。
【図３】図２に示す積層半導体層の断面模式図である。
【図４】本発明の半導体発光素子の製造方法の一例を示すフローチャート図である。
【図５】本発明の半導体発光素子の製造方法の一例を示す工程断面図である。
【図６】本発明の半導体発光素子の製造方法の一例を示す工程断面図である。
【図７】本発明の半導体発光素子の製造方法の一例を示す工程断面図である。
【図８】本発明の半導体発光素子の製造方法の一例を示す工程断面図である。
【図９】本発明の半導体発光素子の製造方法の一例を示す工程断面図である。
【図１０】本発明の半導体発光素子の製造方法により製造される半導体発光素子を用いたランプの一例を示す断面模式図である。
【発明を実施するための形態】
【００１７】
以下、本発明を実施するための形態について説明する。
（第１の実施形態）
（半導体発光素子）
図１〜図３は、本発明の実施形態である半導体発光素子の製造方法により製造される半導体発光素子の一例を示す図であって、図１は、前記半導体発光素子の平面模式図であり、図２は図１のＡ−Ａ’線における断面模式図であり、図３は、図２に示す積層半導体層の断面模式図である。
【００１８】
図１に示すように、半導体発光素子１は平面視矩形状であり、一辺側に平面視半円半矩形状に切り欠けられた切欠部５１が設けられており、切り欠けられず残された部分は切欠残部５２とされている。
切欠部５１では、ｎ型半導体層１０４の一面１０４ｃが露出されており、一面１０４ｃ上に平面視円形状のｎ型電極１０８が設けられている。
また、切欠残部５２は絶縁保護膜５６に覆われている。絶縁保護膜５６の領域内には平面視円形状のｐ型電極１１１が設けられている。
さらに、絶縁保護膜５６の下には、切欠残部５２とほぼ同様な平面視形状の透明導電膜５５が配置されている。透明導電膜５５の外周５５ｆは、絶縁保護膜５６に覆われている。
【００１９】
図２に示すように、半導体発光素子１は、基板１０１の一面１０１ｃ上に、バッファ層１０２と、下地層１０３と、積層半導体層２０とが順次積層されて構成されている。積層半導体層２０は、基板１０１側から、ｎ型半導体層１０４と、発光層１０５と、ｐ型半導体層１０６とがこの順に積層されて構成されている。
積層半導体層２０は一側面側が断面視矩形状に切り欠けられて切欠部５１とされ、切り欠けられず残された部分が切欠残部５２とされている。
切欠部５１では、ｎ型半導体層１０４の一面１０４ｃが露出されており、一面１０４ｃ上にｎ型電極１０８が形成されている。
【００２０】
切欠残部５２では、ｐ型半導体層１０６の基板１０１と反対側の面（以下、表面）１０６ｃ上に透明導電膜５５が形成されている。
透明導電膜５５を覆うように絶縁保護膜５６が形成されている。絶縁保護膜５６には、孔部５６ｅが設けられており、孔部５６ｅを埋めるようにｐ型電極１１１が形成されている。ｐ型電極１１１はＺｎ酸化物を含む透明導電膜５５に接している。ｐ型電極１１１の基板１０１と反対側の面（以下、表面）１１１ｃは露出されている。
絶縁保護膜５６は、透明導電膜５５の外周５５ｆを覆うように形成されている。外周５５ｆを越えた部分では、ｐ型半導体層１０６の表面１０６ｃに接して、絶縁保護膜５６は、透明導電膜５５を完全に覆うように形成されている。
なお、透明導電膜５５の膜厚はｌ１、絶縁保護膜５６の膜厚はｌ２とされている。また、光の出射方向が矢印ｆで示されている。
以下、各部材について説明する。
【００２１】
＜基板＞
基板１０１は、透明であり、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、各種の基板を選択して用いることができる。例えば、サファイア、酸化亜鉛、酸化マグネシウム、酸化ジルコニウム、酸化マグネシウムアルミニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。
また、上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましく、サファイアのｃ面上にバッファ層１０２を形成するとよい。
【００２２】
なお、バッファ層１０２をスパッタ法により形成する場合、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いることができる。
また、バッファ層１０２をスパッタ法により形成した場合、基板１０１の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板１０１を用いた場合でも、基板１０１にダメージを与えることなく基板上への各層の成膜が可能である。
【００２３】
＜積層半導体層＞
積層半導体層２０は、例えば、ＩＩＩ族窒化物半導体からなる層であって、図２に示すように、基板１０１上に、ｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６の各層がこの順で積層されてなる。
図３に示すように、ｎ型半導体層１０４、発光層１０５及びｐ型半導体層１０６の各層はそれぞれ、複数の半導体層で構成することができる。
なお、積層半導体層２０は、ＭＯＣＶＤ法で形成すると結晶性の良いものが得られるが、スパッタ法によっても条件を最適化することで、ＭＯＣＶＤ法よりも優れた結晶性を有する半導体層を形成できる。以下、順次説明する。
【００２４】
＜バッファ層＞
バッファ層１０２は、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）のものがより好ましい。
バッファ層１０２は、上述のように、例えば、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのものとすることができる。バッファ層１０２の厚みが０．０１μｍ未満であると、バッファ層１０２により基板１０１と下地層１０３との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層１０２の厚みが０．５μｍを超えると、バッファ層１０２としての機能には変化が無いのにも関わらず、バッファ層１０２の成膜処理時間が長くなり、生産性が低下するおそれがある。
バッファ層１０２は、基板１０１と下地層１０３との格子定数の違いを緩和し、基板１０１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にする働きがある。したがって、バッファ層１０２の上に単結晶の下地層１０３を積層すると、より一層結晶性の良い下地層１０３が積層できる。なお、本発明においては、バッファ層形成工程を行なうことが好ましいが、行なわなくても良い。
【００２５】
また、バッファ層１０２をなすＩＩＩ族窒化物半導体の結晶は、単結晶構造を有するものであってもよい。ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、バッファ層１０２の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体の結晶からなるバッファ層１０２とすることができる。このような単結晶構造を有するバッファ層１０２を基板１０１上に成膜した場合、バッファ層１０２のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
【００２６】
＜下地層＞
下地層１０３としては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）が挙げられるが、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層１０３を形成できるため好ましい。
下地層１０３の膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすい。
下地層１０３の結晶性を良くするためには、下地層１０３は不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合は、アクセプター不純物あるいはドナー不純物を添加することができる。
【００２７】
＜ｎ型半導体層＞
図３に示すように、ｎ型半導体層１０４は、通常ｎコンタクト層１０４ａとｎクラッド層１０４ｂとから構成されるのが好ましい。なお、ｎコンタクト層１０４ａはｎクラッド層１０４ｂを兼ねることも可能である。
ｎコンタクト層１０４ａは、ｎ型電極を設けるための層である。ｎコンタクト層１０４ａとしては、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。
また、ｎコンタクト層１０４ａにはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、ｎ型電極との良好なオーミック接触の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ｎコンタクト層１０４ａの膜厚は、０．５〜５μｍとされることが好ましく、１〜３μｍの範囲に設定することがより好ましい。ｎコンタクト層１０４ａの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
【００２８】
ｎコンタクト層１０４ａと発光層１０５との間には、ｎクラッド層１０４ｂを設けることが好ましい。ｎクラッド層１０４ｂは、発光層１０５へのキャリアの注入とキャリアの閉じ込めを行なう層である。ｎクラッド層１０４ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎクラッド層１０４ｂをＧａＩｎＮで形成する場合には、発光層１０５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎクラッド層１０４ｂの膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎクラッド層１０４ｂのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
【００２９】
＜発光層＞
ｎ型半導体層１０４の上に積層される発光層１０５としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層１０５がある。
図３に示すような、多重量子井戸構造の井戸層１０５ｂとしては、Ｇａ１−ｙＩｎｙＮ（０＜ｙ＜０．４）からなるＩＩＩ族窒化物半導体層が通常用いられる。井戸層１０５ｂの膜厚としては、量子効果の得られる程度の膜厚、例えば１〜１０ｎｍとすることができ、好ましくは２〜６ｎｍとすると発光出力の点で好ましい。
また、障壁層１０５ａとしては井戸層１０５ｂよりバンドギャップエネルギーが大きいＡｌｚＧａ１−ｚＮ（０≦ｚ＜０．３）が用いられる。井戸層１０５ｂおよび障壁層１０５ａには、設計により不純物をドープしてもしなくてもよい。
【００３０】
＜ｐ型半導体層＞
図３に示すように、ｐ型半導体層１０６は、通常、ｐクラッド層１０６ａおよびｐコンタクト層１０６ｂから構成される。また、ｐコンタクト層１０６ｂがｐクラッド層１０６ａを兼ねることも可能である。
ｐクラッド層１０６ａは、発光層１０５へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１０６ａとしては、発光層１０５のバンドギャップエネルギーより大きくなる組成であり、発光層１０５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．４）のものが挙げられる。
ｐクラッド層１０６ａが、このようなＡｌＧａＮからなると、発光層へのキャリアの閉じ込めの点で好ましい。ｐクラッド層１０６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
ｐクラッド層１０６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐクラッド層１０６ａは、複数回積層した超格子構造としてもよい。
【００３１】
＜透明導電膜＞
透明導電膜５５は、Ｚｎ酸化物を含む透明導電膜であることが好ましい。Ｚｎ酸化物を含む透明導電膜としては、たとえば、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ−Ａｌ２Ｏ３））またはＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ−Ｇａ２Ｏ３））が好ましい。これらの材料を用いることにより、透明性（透光性）及び導電性を向上させることができる。なお、透明性が高いことは、発光層からの光の透過性が高いこと、すなわち、透光性が高いことを意味する。
【００３２】
また、透明導電膜５５としては、結晶化された構造のインジウム酸化物を含む膜であることが好ましく、特に六方晶構造又はビックスバイト構造を有するＩｎ２Ｏ３結晶を含む膜（例えば、公知なＩＺＯ等）が好ましい。結晶化された構造のインジウム酸化物を含む膜を用いることにより、透光性及び導電性をより向上させることができる。
【００３３】
透明導電膜５５の膜厚ｌ１は、１００Å〜５０００Åとすることが望ましく、５００Å〜４０００Åとすることがより望ましく、７００Å〜３５００Åとすることが更に望ましい。
透明導電膜５５の膜厚ｌ１が１００Å未満の場合には、導電性が不十分となる。逆に、透明導電膜５５の膜厚ｌ１が５０００Åを超える場合には、透明性（透光性）が不十分となる。
【００３４】
＜絶縁保護膜＞
図２に示すように、透明導電膜５５を覆うように絶縁保護膜５６が形成されている。絶縁保護膜５６は、透明導電膜５５の外周５５ｆを覆うように形成されており、外周５５ｆを越えた部分では、ｐ型半導体層１０６の表面１０６ｃに接して、絶縁保護膜５６は、透明導電膜５５を完全に覆うように形成されている。これにより、透明導電膜５５のいかなる部分も絶縁保護膜５６から露出されない。
【００３５】
絶縁保護膜５６は、Ｓｉ、Ａｌ、Ｔｉのいずれか一種の金属を含む酸化物を含む絶縁保護膜であることが好ましい。Ｓｉ、Ａｌ、Ｔｉのいずれか一種の金属を含む酸化物を含む絶縁保護膜としては、たとえば、ＳｉＯ２、ＴｉＯ２またはＳｉＯ２−Ａｌ２Ｏ３複合膜などを挙げることができる。これらの材料を用いた絶縁保護膜５６は、透明導電膜５５を気密性高く遮蔽することができるので、透明導電膜５５を熱処理する際に、透明導電膜５５に含まれるＺｎ酸化物からＺｎを飛散させないことができる。
【００３６】
絶縁保護膜５６の膜厚ｌ２は、１００Å〜２０００Åとすることが望ましく、１５０Å〜１５００Åとすることがより望ましく、２００Å〜１３００Åとすることが更に望ましい。
絶縁保護膜５６の膜厚ｌ２が１００Å未満の場合には、Ｚｎの遮蔽効果が十分ではなく、Ｚｎの一部を飛散させるおそれが発生する。逆に、絶縁保護膜５６の膜厚ｌ２が２０００Åを超える場合には、透明性（透光性）が不十分となるので好ましくない。
【００３７】
＜ｐ型電極＞
図２に示すように、絶縁保護膜５６には孔部５６ｅが設けられており、孔部５６ｅを埋めるようにｐ型電極１１１が形成されている。ｐ型電極１１１は透明導電膜５５に接している。また、ｐ型電極１１１の露出された表面１１１ｃはボンディングパッドとされ、バンプを介して実装基板やボンディングワイヤなどが接合される。
ｐ型電極１１１は円柱状とされている。しかし、ｐ型電極１１１の形状はこれに限られるものではなく、たとえば、角柱状などであってもよい。
【００３８】
ｐ型電極１１１は、ＡｕもしくはＡｌまたはこれらの金属のいずれかを含む合金からなることが好ましく、Ａｕからなることがより好ましい。
ＡｕもしくはＡｌまたはこれらの金属のいずれかを含む合金を用いてｐ型電極１１１を形成することにより、ｐ型電極１１１と透明導電膜５５とを密着性高く接合させることができ、ｐ型電極１１１が透明導電膜５５から簡単に剥がれることがなくなる。
また、ＡｕおよびＡｌはバンプ（半田ボール、ボンディングボール）との密着性が高いので、バンプを介して実装基板に接合した場合には、実装基板とｐ型電極１１１との間を強固に接合して、半導体発光素子１が実装基板から簡単に剥がれることがなくなる。
同様に、バンプを介してボンディングワイヤを接合した場合でも、ボンディングワイヤとｐ型電極１１１との間を強固に接合して、ボンディングワイヤが半導体発光素子１から簡単に剥がれることがなくなる。
【００３９】
ｐ型電極１１１の高さ（膜厚）は、５０ｎｍ〜２０００ｎｍとすることが好ましく、１００ｎｍ〜１５００ｎｍとすることがより好ましく、２００ｎｍ〜１０００ｎｍとすることが更に好ましい。ｐ型電極１１１の膜厚を５０ｎｍより薄くすると、バンプとの密着性が悪くなる。また、ｐ型電極１１１の膜厚を２０００ｎｍより厚くしても、特に利点は生ぜず、コスト増大を招くのみなので好ましくない。
【００４０】
ｐ型電極１１１の表面１１１ｃの直径は、バンプの直径よりもわずかに大きい程度とすることが好ましい。これにより、ランプ作製時にボンディングワイヤの接合を容易に行うことができる。ｐ型電極１１１の表面１１１ｃの直径をバンプの直径より大幅に大きくすると、ボンディング作業は容易になるが、光を取り出す面積が減少し、光の取り出し効率が低下する。逆に、ｐ型電極１１１の表面１１１ｃの直径をバンプの直径より大幅に小さくすると、ボンディング性能が低下して、ボンディング作業が困難となり、半導体発光素子の製造収率を低下させる。
たとえば、ｐ型電極１１１の表面１１１ｃの直径を６０μｍ〜１００μｍとする。
【００４１】
平面視したときのｐ型電極１１１のレイアウトは、図１に示す位置に限られるものではなく、透明導電膜５５上であれば、どこに形成してもよい。例えば、ｎ型電極１０８から最も遠い位置に形成してもよいし、半導体発光素子１の中心付近に形成してもよい。しかし、あまりにもｎ型電極１０８に近接した位置に形成すると、ボンディングの際にショートを生じてしまうおそれが発生する。
【００４２】
＜ｎ型電極＞
図１及び図２で示すように、ｎ型電極１０８は円柱状とされている。しかし、ｎ型電極１０８の形状はこれに限られるものではなく、たとえば、角柱状などであってもよい。
ｎ型電極１０８としては、ボンディングパットとして用いることができる電極であればよく、半導体発光素子の電極として用いられる公知の材料及び構造を使用することができる。たとえば、Ｔｉ／Ａｕの二層構造からなる電極を用いる。
【００４３】
なお、ｎ型電極１０８の材料及び構成を、ｐ型電極１１１と同様の材料及び構成としてもよい。すなわち、ｎ型半導体層１０４上にＺｎ酸化物を含む透明導電膜５５を形成し、透明導電膜５５を覆うようにＳｉ、ＡｌまたはＴｉのいずれかの酸化物を含む絶縁保護膜５６を形成し、絶縁保護膜５６の一部に設けられた孔部を埋めるように、ｎ型電極１０８を形成してもよい。
【００４４】
（半導体発光素子の製造方法）
図４は、本発明の実施形態である半導体発光素子の製造方法の一例を示すフローチャート図である。
図４に示すように、本発明の実施形態である半導体発光素子の製造方法は、積層半導体層形成工程Ｓ１と、透明導電膜形成工程Ｓ２と、絶縁保護膜形成工程Ｓ３と、透明導電膜熱処理工程Ｓ４と、電極形成工程Ｓ５とを有している。
以下、本発明の実施形態である半導体発光素子の製造方法について、図５〜図９を用いて説明する。
【００４５】
＜積層半導体層形成工程Ｓ１＞
積層半導体層形成工程Ｓ１は、積層半導体層２０を形成する工程である。
まず、サファイア基板等の基板１０１を用意する。次に、基板１０１の一面１０１ｃに、スパッタ法によって、バッファ層１０２を積層する。なお、この際、チャンバ内において、基板１０１をＡｒやＮ２のプラズマ中に曝す事によって一面１０１ｃを洗浄する前処理を行なってもよい。
スパッタ法によって、単結晶構造を有するバッファ層１０２を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が５０％〜１００％、望ましくは７５％程度となるようにすることが望ましい。なお、バッファ層１０２は、上述したスパッタ法だけでなく、公知なＭＯＣＶＤ法で形成してもよい。
【００４６】
次に、バッファ層１０２上に、単結晶の下地層１０３を形成する。下地層１０３は、スパッタ法を用いて成膜することが望ましい。スパッタ法を用いる装置は、ＭＯＣＶＤ法やＭＢＥ法等と比較して、簡便な構成とすることができる。
【００４７】
下地層１０３を成膜する際の基板１０１の温度、つまり、下地層１０３の成長温度は、８００℃以上とすることが好ましく、より好ましくは９００℃以上の温度であり、１０００℃以上の温度とすることが最も好ましい。これは、下地層１０３を成膜する際の基板１０１の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからである。また、下地層１０３を成膜する際の基板１０１の温度は、結晶の分解する温度よりも低温である必要があるため、１２００℃未満とすることが好ましい。下地層１０３を成膜する際の基板１０１の温度が上記温度範囲内であれば、結晶性の良い下地層１０３が得られる。
【００４８】
次に、下地層１０３上に、ｎコンタクト層１０４ａ及びｎクラッド層１０４ｂを積層してｎ型半導体層１０４を形成する。たとえば、スパッタ法またはＭＯＣＶＤ法を用いる。
次に、ｎ型半導体層１０４上に発光層１０５を形成する。スパッタ法またはＭＯＣＶＤ法を用いることが好ましく、ＭＯＣＶＤ法を用いることがより好ましい。
具体的には、障壁層１０５ａと井戸層１０５ｂとを交互に繰り返して積層し、且つ、ｎ型半導体層１０４側及びｐ型半導体層１０６側に障壁層１０５ａが配される順で積層すればよい。
【００４９】
次に、発光層１０５上にｐ型半導体層１０６を形成する。たとえば、スパッタ法またはＭＯＣＶＤ法を用いる。具体的には、ｐクラッド層１０６ａと、ｐコンタクト層１０６ｂとを順次積層すればよい。
以上の工程により、図５に示すように、基板１０１の一面１０１ｃ上にバッファ層１０２、下地層１０３及び積層半導体層２０を形成する。
【００５０】
＜透明導電膜形成工程Ｓ２＞
透明導電膜形成工程Ｓ２は、透明導電膜５５を形成する工程である。
まず、スパッタ装置のチャンバ内に、バッファ層１０２、下地層１０３及び積層半導体層２０が形成された基板１０１を搬入する。
次に、所定の形状の孔部を備えた金属製のマスクをｐ型半導体層１０６の表面１０６ｃに配置する。
次に、前記スパッタ装置のチャンバ内を減圧状態とした後、Ｚｎ酸化物を含むターゲットのスパッタを行う。これにより、図６に示すように、ｐ型半導体層１０６の表面１０６ｃ上にＺｎ酸化物を含む透明導電膜５５を形成する。
【００５１】
Ｚｎ酸化物を含むターゲットとしては、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ−Ａｌ２Ｏ３））またはＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ−Ｇａ２Ｏ３））などを用いる。
先に記載したように、透明導電膜５５の膜厚ｌ１は、１００Å〜５０００Åとする。
また、スパッタ条件は、例えば、パワーを４００〜６００Ｗとする。
【００５２】
＜絶縁保護膜形成工程Ｓ３＞
絶縁保護膜形成工程Ｓ３は、絶縁保護膜５６を形成する工程である。
まず、所定のスパッタ装置のチャンバ内に、透明導電膜５５までが形成された基板１０１を搬入する。
次に、前記スパッタ装置のチャンバ内を減圧状態とした後、Ｓｉ、ＡｌまたはＴｉのいずれかの酸化物を含むターゲットのスパッタを行う。これにより、図７に示すように、透明導電膜５５を覆う絶縁保護膜５６を形成する。なお、絶縁保護膜５６は、ｐ型半導体層１０６の表面１０６ｃの露出された面も覆う。
【００５３】
Ｓｉ、ＡｌまたはＴｉのいずれかの酸化物を含むターゲットとしては、ＳｉＯ２、ＴｉＯ２またはＳｉＯ２−Ａｌ２Ｏ３複合膜などを用いる。
先に記載したように、絶縁保護膜５６の膜厚ｌ２は、１００Å〜２０００Åとする。
また、スパッタ条件は、例えば、パワーを３００〜５００Ｗとする。
なお、透明導電膜形成工程Ｓ２および絶縁保護膜形成工程Ｓ３で、共スパッタなどの方法を用いてもよい。
【００５４】
＜透明導電膜熱処理工程Ｓ４＞
透明導電膜熱処理工程Ｓ４は、透明導電膜５５の熱処理を行う工程である。
まず、所定の熱処理装置（オーブン）内に、絶縁保護膜５６までが形成された基板１０１を搬入する。
次に、熱処理装置（オーブン）内を、排気したのち、Ｎ２ガスを導入して、Ｏ２を含まない雰囲気とする。
次に、熱処理の温度（以下、熱処理温度）を５００℃〜８００℃として、１分〜数時間程度保持して、絶縁保護膜５６までが形成された基板１０１の熱処理（アニール）を行う。
【００５５】
前記熱処理により、透明導電膜５５は結晶化されて、透明導電膜５５の透明性（透光性）及び導電性が向上される。たとえば、透明導電膜５５としてＩＺＯ膜が用いられた場合には、前記熱処理により、アモルファス状態のＩＺＯ膜が、たとえば、六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯ膜や、ビックスバイト構造のＩｎ２Ｏ３結晶を含むＩＺＯ膜に転移される。これにより、透明性（透光性）及び導電性が向上される。
また、前記熱処理の際、透明導電膜５５は絶縁保護膜５６に覆われているので、透明導電膜５５に含まれるＺｎは飛散されず、透明導電膜５５に含まれるＺｎの濃度は保たれる。
【００５６】
前記熱処理温度は、５００℃〜８００℃とすることが好ましい。前記熱処理温度が５００℃未満の温度では、Ｚｎ酸化物を含む透明導電膜５５を十分に結晶化できないおそれが生じ、Ｚｎ酸化物を含む透明導電膜５５の光透過率が十分に高いものとならない場合がある。逆に、前記熱処理温度が８００℃を超える温度では、Ｚｎ酸化物を含む透明導電膜５５は結晶化されるが、Ｚｎ酸化物を含む透明導電膜５５の光透過率が十分に高いものとならない場合がある。さらに、８００℃を超える温度で熱処理を行なった場合、Ｚｎ酸化物を含む透明導電膜５５の下層の積層半導体層２０を劣化させるおそれも発生する。
【００５７】
前記熱処理は、Ｏ２を含まない雰囲気で行うことが好ましい。Ｏ２を含まない雰囲気とは、たとえば、Ｎ２ガス雰囲気、不活性ガス雰囲気またはＮ２ガスとＨ２ガスの混合ガス雰囲気である。前記雰囲気で熱処理を行うことにより、Ｚｎ酸化物を含む透明導電膜５５を効率よく結晶化できる。たとえば、アモルファス状態のＩＺＯ膜は、熱処理により、六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯ膜に効率よく転移され、前記ＩＺＯ膜のシート抵抗は大幅に減少する。また、不純物の影響も除去される。
なお、本実施形態では、熱処理装置としてオーブンを用いたが、これに限定されず、たとえば、ホットプレートを用いてもよい。
【００５８】
＜電極形成工程Ｓ５＞
電極形成工程Ｓ５は、一方の電極及び他方の電極を形成する工程である。
本実施形態では、切欠部５１を形成し、ｎ型半導体層に接合するように他方の電極であるｎ型電極１０８を形成した後、透明導電膜５５に接合するように一方の電極であるｐ型電極１１１を形成する。
【００５９】
＜切欠部の形成＞
まず、絶縁保護膜５６を覆うように、レジストを塗布した後、これを乾燥して不溶性レジスト部を形成する。
次に、エッチングを行う部分に孔を開けたマスクを介して、前記不溶性レジスト部の一部を露光して可溶性レジスト部を形成する。
次に、前記可溶性レジスト部を有機溶媒により溶解除去して、前記不溶性レジスト部からなるレジストマスクを形成する。
次に、前記レジストマスクを介して積層半導体層２０の一部をエッチングして、図８に示す切欠部５１と、切り欠けられず残された切欠残部５２とを形成する。
次に、レジスト剥離剤を用いて、前記レジストマスクを除去する。
【００６０】
＜ｎ型電極の形成＞
次に、ｎ型電極１０８を形成する部分に孔を開けたマスクを介して、スパッタ法などを用いてｎ型半導体層１０４の一面１０４ｃ上にＴｉを所定の膜厚で形成した後、Ａｕを所定の膜厚で積層して、図９に示すＴｉ／Ａｕの２層構造からなるｎ型電極１０８を形成する。
【００６１】
なお、図８に示すように、切欠部５１は、断面視矩形状に形成される。また、図１に示したように、切欠部５１は平面視半円半矩形状とされている。切欠部５１からは、ｎ型半導体層１０４の一面１０４ｃが露出される。なお、切欠部５１の深さは、ｎ型半導体層１０４のｎコンタクト層１０４ａを露出させる程度の深さとする。
また、ここで示したフォトリソグラフィー法とエッチング法は切欠部５１を形成する方法の一例を示すものであり、切欠部５１を形成する方法は、この方法に限られるものではない。
【００６２】
＜ｐ型電極の形成＞
まず、絶縁保護膜５６を覆うように、レジストを塗布した後、これを乾燥して不溶性レジスト部を形成する。
次に、エッチングを行う部分に孔を開けたマスクを介して、前記不溶性レジスト部の一部を露光して可溶性レジスト部を形成する。
次に、前記可溶性レジスト部を有機溶媒により溶解除去して、前記不溶性レジスト部からなるレジストマスクを形成する。
次に、前記レジストマスクを介して絶縁保護膜５６の一部をエッチングして、平面視円形状の孔部５６ｅを設ける。孔部５６ｅからは、透明導電膜５５の基板１０１と反対側の面（以下、表面）５５ｃが露出される。
【００６３】
次に、孔部５６ｅと同様な大きさ及びレイアウトの孔を開けたマスクを介して、スパッタ法などにより、ｎ型半導体層１０４の一面１０４ｃ上にＡｕを所定の膜厚で積層して、孔部５６ｅを埋め、透明導電膜５５を完全に外部からシールドするように、Ａｕからなるｐ型電極１１１を形成する。これにより、透明導電膜５５に不純物等が混在される影響が除去される。
次に、レジスト剥離剤を用いて、前記レジストマスクを除去する。
以上の工程により、図９に示すｎ型電極１０８とｐ型電極１１１とを形成する。
最後に、図９に示すダイシングライン５８で切断することにより、図１及び図２に示す半導体発光素子を製造する。
【００６４】
本実施形態では、金属製のマスクを用いてターゲット材料をスパッタして、透明導電膜５５を所望の平面視形状としたが、透明導電膜５５を所望の形状とする方法はこれに限られるものではない。たとえば、ｐ型半導体層１０６の表面１０６ｃ全面に透明導電膜５５を形成した後、エッチングを行って、透明導電膜５５の平面視形状を所望の形状としてもよい。
【００６５】
透明導電膜５５としてＩＺＯ膜を用いる場合には、成膜直後、熱処理前のアモルファス状態の段階で、エッチングを行うことが好ましい。熱処理後のＩＺＯ膜は、たとえば、六方晶構造のＩｎ２Ｏ３結晶を含むＩＺＯ膜となり、エッチングが困難となる。
一方、アモルファス状態のＩＺＯ膜はエッチング性に優れるので、ＩＺＯターゲットをスパッタして、アモルファス状態のＩＺＯ膜を成膜した段階で、精度よく容易に所望の形状とすることができる。なお、エッチングは、ＩＴＯ−０７Ｎなどのエッチング液（関東化学社製）を用いたウェットエッチングまたはＣｌ２、ＳｉＣｌ４、ＢＣｌ３等のエッチングガスを用いたドライエッチングなどを使用できる。
【００６６】
本実施形態では、ｎ型電極１０８を先に形成したが、これに限られるものではなく、ｐ型電極１１１を先に形成してもよい。
また、本実施形態では、ｐ型電極１１１とｎ型電極１０８をそれぞれ別の工程で形成したが、これに限られるものではなく、同じ工程で形成してもよい。
【００６７】
本発明の実施形態である半導体発光素子の製造方法で製造した半導体発光素子１は、たとえば、ランプに組み込んで使用することができる。
図１０は、本発明の実施形態である半導体発光素子の製造方法により製造された半導体発光素子を用いたランプの一例を示す断面概略図である。
図１０に示すように、ランプ３は砲弾型であり、第１の実施形態で示した半導体発光素子１が実装されている。ランプ３において、半導体発光素子１は第１フレーム３１上に配置されている。また、半導体発光素子１のｐ型電極１１１はワイヤ３３でフレーム３１に接合され、半導体発光素子１のｎ型電極１０８はワイヤ３４で他方のフレーム３２に接合されている。また、半導体発光素子１は、透明な樹脂からなるモールド３５で取り囲まれて封止されている。
【００６８】
なお、ランプ３は、例えば、半導体発光素子１と蛍光体とを組み合わせた構成とすることができ、発光色を自在に調整することができる。
また、ランプ３は、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
【００６９】
また、本発明の実施形態である半導体発光素子の製造方法で製造した半導体発光素子１を照明装置に組み込んで使用することができる。
前記照明装置としては、たとえば、配線やスルーホール等が形成された基板の表面に複数の半導体発光素子を取り付けたランプを、リフレクター又はシェードを備えた凹字状の断面形状を有する筐体の内側の底部に取り付けた構成の装置を挙げることができる。
たとえば、特開２００８−１６４１２号公報に記載の内容に準じて照明装置用リフレクター内に固定し、複数の当該リフレクターを備えた照明装置に製作できる。
【００７０】
さらにまた、本発明の実施形態である半導体発光素子の製造方法で製造した半導体発光素子１は、ランプを組み込んだ携帯電話、ディスプレイ、パネル類などの電子機器や、前記電子機器を組み込んだ自動車、コンピュータ、ゲーム機などの機械装置類に使用できる。
【００７１】
本発明の実施形態である半導体発光素子１の製造方法は、基板１０１の一面１０１ｃにｎ型半導体層１０４と発光層１０５とｐ型半導体層１０６とをこの順序で積層する工程と、ｐ型半導体層１０６の表面１０６ｃにＺｎ酸化物を含む透明導電膜５５を形成する工程と、透明導電膜５５を覆うようにＳｉ、ＡｌまたはＴｉのいずれかの酸化物を含む絶縁保護膜５６を形成する工程と、絶縁保護膜５６で覆われた透明導電膜５５を熱処理する工程と、電極１１１を形成する工程と、を有する構成なので、前記熱処理の際、透明導電膜５５を覆うように形成された絶縁保護膜５６が透明導電膜５５に含まれるＺｎを飛散させることがなく、前記透明導電膜中のＺｎの濃度を保ったまま、前記透明導電膜を結晶化することができる。これにより、透明導電膜５５の透明性（透光性）及び導電性を向上させ、半導体発光素子１の発光効率を向上させることができる。
【００７２】
本発明の実施形態である半導体発光素子１の製造方法は、透明導電膜５５を熱処理した後に、絶縁保護膜５６の一部を除いて透明導電膜５５の一部を露出させてから、透明導電膜５５に接合するように一方の電極１１１を形成する構成なので、前記熱処理の際、透明導電膜５５に含まれるＺｎを飛散させることがなく、透明導電膜５５中のＺｎの濃度を保ったまま、透明導電膜５５を結晶化して、透明性（透光性）及び導電性を向上させた透明導電膜５５上に一方の電極１１１を形成することができ、半導体発光素子１の発光効率を向上させることができる。
【００７３】
本発明の実施形態である半導体発光素子１の製造方法は、熱処理を５００℃〜８００℃の温度範囲で行う構成なので、透明導電膜５５を結晶化することができ、透明導電膜５５の透明性（透光性）及び導電性を向上させて、半導体発光素子１の発光効率を向上させることができる。
【００７４】
本発明の実施形態である半導体発光素子１の製造方法は、透明導電膜５５がＩＺＯ、ＡＺＯまたはＧＺＯのいずれかである構成なので、熱処理により、透明導電膜５５の透明性（透光性）及び導電性をより向上させ、半導体発光素子１の発光効率をより向上させることができる。
【００７５】
本発明の実施形態である半導体発光素子の製造方法は、透明導電膜５５の膜厚が１００Å〜５０００Åである構成なので、透明導電膜５５の透明性（透光性）及び導電性を最適にして、半導体発光素子１の発光効率をより向上させることができる。
【００７６】
本発明の実施形態である半導体発光素子の製造方法は、絶縁保護膜５６がＳｉＯ２、ＴｉＯ２またはＳｉＯ２−Ａｌ２Ｏ３複合膜のいずれかである構成なので、熱処理の際、透明導電膜５５に含まれるＺｎを飛散させず、透明導電膜中のＺｎの濃度を保つとともに、透明導電膜５５の透明性（透光性）及び導電性を向上させて、半導体発光素子１の発光効率を向上させることができる。
【００７７】
本発明の実施形態である半導体発光素子の製造方法は、絶縁保護膜５６の膜厚が１００Å〜２０００Åである構成なので、透明導電膜５５に含まれるＺｎを飛散させず、透明導電膜中のＺｎの濃度を保つとともに、透明導電膜５５の透明性（透光性）及び導電性を向上させて、半導体発光素子１の発光効率を向上させることができる。
以下、本発明を実施例に基づいて具体的に説明する。しかし、本発明はこれらの実施例にのみ限定されるものではない。
【実施例】
【００７８】
（実施例１）
＜半導体発光素子の作製＞
図１及び図２に示す構造の半導体発光素子を次のようにして製造した。
まず、サファイアからなる基板上に、ＡｌＮからなるバッファ層を介して、厚さ８μｍのアンドープＧａＮからなる下地層を形成した。
次に、厚さ２μｍのＳｉドープｎ型ＧａＮコンタクト層、厚さ２５０ｎｍのｎ型Ｉｎ０．１Ｇａ０．９Ｎクラッド層を形成した後、厚さ１６ｎｍのＳｉドープＧａＮ障壁層および厚さ２．５ｎｍのＩｎ０．２Ｇａ０．８Ｎ井戸層を５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層を形成した。
さらに、厚さ１０ｎｍのＭｇドープｐ型Ａｌ０．０７Ｇａ０．９３Ｎクラッド層、厚さ１５０ｎｍのＭｇドープｐ型ＧａＮコンタクト層を順に形成した。
なお、窒化ガリウム系化合物半導体層の積層は、ＭＯＣＶＤ法により、当該技術分野においてよく知られた通常の条件で行なった。
【００７９】
次に、スパッタ法により、所定の形状の孔部を備えた金属製のマスクを介して、前記ｐ型半導体層の基板と反対側の面（表面）に膜厚２０００ÅのＩＺＯ膜（Ｚｎ酸化物を含む透明導電膜）を形成した。
次に、スパッタ法により、前記ＩＺＯ膜を覆うように膜厚１００ÅのＳｉＯ２膜（Ｓｉ、ＡｌまたはＴｉのいずれかの酸化物を含む絶縁保護膜）を形成した。
次に、熱処理用オーブン内にＳｉＯ２膜までを成膜した基板を配置して減圧した後、不活性雰囲気下、約５００℃の温度として、１０分間保持して、前記ＩＺＯ膜の熱処理（アニール）を行った。
【００８０】
次に、前記熱処理用オーブン内から、前記熱処理を行った基板を取り出した。
次に、フォトリソグラフィー法を用いて、積層半導体層の一部をエッチングして、平面視半円半矩形状の切欠部を設けて、ｎコンタクト層の一部を露出させた。
次に、ｎコンタクト層の露出面にスパッタ法などにより、Ｔｉ／Ａｕの二層構造からなる円柱状のｎ型電極を形成した。
【００８１】
次に、フォトリソグラフィー法を用いて、Ｓｉ、ＡｌまたはＴｉのいずれかの酸化物を含む絶縁保護膜の一部をエッチングして平面視円形状の孔部を設けて、Ｚｎ酸化物を含む透明導電膜の一部を露出させた。
次に、スパッタ法によりＺｎ酸化物を含む透明導電膜に接合するように円柱状のｐ型電極を形成した。
【００８２】
＜半導体発光素子の評価＞
実施例１の半導体発光素子について、プローブ針による通電で順方向電圧及び発光特性を測定した。
印加電流２０ｍＡにおける順方向電圧が３．０Ｖであり、印加電流２０ｍＡにおける発光出力は２０ｍＷであった。
【００８３】
（比較例１）
Ｓｉ、ＡｌまたはＴｉのいずれかの酸化物を含む絶縁保護膜を形成しなかったほかは実施例１と同様にして、比較例１の半導体発光素子を製造した。
比較例１の半導体発光素子について、実施例１と同様に、プローブ針による通電で順方向電圧及び発光特性を測定した。
印加電流２０ｍＡにおける順方向電圧が３．７Ｖであり、印加電流２０ｍＡにおける発光出力は１９ｍＷであった。
【００８４】
（実施例２〜１８）
表１に示す条件で、実施例２〜１８の半導体発光素子を製造した。
実施例２〜１８の半導体発光素子について、実施例１と同様に、プローブ針による通電で順方向電圧及び発光特性を測定した。
得られた結果について、表１にまとめた。
【００８５】
【表１】
2011086855.tif 000003
【産業上の利用可能性】
【００８６】
本発明は、半導体発光素子の製造方法に関するものであって、特に、Ｚｎを飛散させることなく、透明導電膜の熱処理を行い、透明性（透光性）及び導電性を向上させて、発光効率を向上させる半導体発光素子の製造方法に関するものであって、半導体発光素子を製造または利用する産業において利用可能性がある。
【符号の説明】
【００８７】
１…半導体発光素子、３…ランプ、２０…積層半導体層、３１、３２…フレーム、３３、３４…ボンディングワイヤ、３５…モールド（樹脂）、５１…切欠部、５２…切欠残部、５５…透明導電膜、５５ｆ…外周、５６…絶縁保護膜、５６ｅ…孔部、５８…ダイシングライン、１０１…基板、１０１ｃ…一面、１０２…バッファ層、１０３…下地層、１０４…ｎ型半導体層、１０４ａ…ｎコンタクト層、１０４ｂ…ｎクラッド層、１０４ｃ…一面、１０５…発光層、１０５ａ…障壁層、１０５ｂ…井戸層、１０６…ｐ型半導体層、１０６ａ…ｐクラッド層、１０６ｂ…ｐコンタクト層、１０６ｃ…基板と反対側の面（表面）、１０８…ｎ型電極、１１１…ｐ型電極、１１１ｃ…基板と反対側の面（表面）。
【図１】
2011086855.tif 000004
【図２】
2011086855.tif 000005
【図３】
2011086855.tif 000006
【図４】
2011086855.tif 000007
【図５】
2011086855.tif 000008
【図６】
2011086855.tif 000009
【図７】
2011086855.tif 000010
【図８】
2011086855.tif 000011
【図９】
2011086855.tif 000012
【図１０】
2011086855.tif 000013