(57)【要約】【課題】  トランジスタを駆動するドライバに印加する電圧のブートストラップによる上昇分が小さくなったことを検出し、またはその上昇分が小さくなることを防止することができる電源装置を提供する。【解決手段】  異常検出部２０の比較器２１は、直流電源と出力部１６とを導通状態および遮断状態のうちのいずれかの状態にするトランジスタＴ１のソースの電圧を示すＳＷノード信号の電圧と、直流電源２２の電圧とを比較し、ＳＷノード信号の電圧、つまりコンデンサＣ１の一端の電圧が直流電源２２の電圧以上であるとき、出力信号であるＳＷノードＣＭＰ信号をハイレベルにする。アンド回路２４は、トランジスタＴ１を駆動するドライバ１５の出力であるＳＷＭＯＳゲート信号がローレベルである期間、つまりドライバ１５がトランジスタＴ１を駆動しない期間に、ＳＷノードＣＭＰ信号がハイレベルであると、異常検出信号を出力する。【選択図】      図３
2011055633.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と出力部とに接続され、導通状態および遮断状態のうちのいずれかの状態となるスイッチング素子と、
一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続されるコンデンサと、
前記スイッチング素子を導通状態または遮断状態にするドライバと、
前記ドライバが前記スイッチング素子を遮断状態にする期間に、前記コンデンサの一端の電圧が予め定める第１の電圧以下にならないとき、異常を検出したことを表す異常検出信号を出力する異常検出部とを含むことを特徴とする電源装置。
【請求項２】
直流電源と出力部とに接続され、導通状態および遮断状態のうちのいずれかの状態となるスイッチング素子と、
一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続されるコンデンサと、
前記スイッチング素子を導通状態または遮断状態にするドライバと、
前記出力部の電圧と予め定める第２の電圧との誤差を増幅し、前記出力部の電圧が低下するとき、電圧が上昇する誤差増幅出力信号を出力する誤差増幅器と、
前記ドライバが前記スイッチング素子を遮断状態にする期間に、前記誤差増幅出力信号の電圧が予め定める第３の電圧以上になると、異常を検出したことを表す異常検出信号を出力する異常検出部とを含むことを特徴とする電源装置。
【請求項３】
前記異常検出部が異常検出信号を出力する期間、前記コンデンサの一端の電圧を低下させる電圧低下部をさらに含むことを特徴とする請求項１に記載の電源装置。
【請求項４】
前記異常検出部が異常検出信号を出力する期間、前記スイッチング素子と前記コンデンサの一端との接続を切断する切断部をさらに含むことを特徴とする請求項３に記載の電源装置。
【請求項５】
直流電源と出力部とに接続され、導通状態および遮断状態のうちのいずれかの状態となるスイッチング素子と、
一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続されるコンデンサと、
前記スイッチング素子を導通状態または遮断状態にするドライバと、
前記ドライバが前記スイッチング素子を遮断状態にする期間、前記スイッチング素子と前記コンデンサの一端との接続を切断する切断部と、
前記ドライバが前記スイッチング素子を遮断状態にする期間、切断部によって前記スイッチング素子と切断された前記コンデンサの一端の電圧を低下させる電圧低下部とを含むことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータなどの電源装置に関する。
【背景技術】
【０００２】
図１は、従来の技術であるスイッチングレギュレータ９の概略の構成を示す回路図である。スイッチングレギュレータ９は、市販のスイッチングレギュレータコントローラ８を用いる電源装置である。トランジスタＴ１は、ＮチャネルのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、ドレインが電圧ＶＢの直流電源に接続され、ソースがコンデンサＣ１の一端に接続されている。トランジスタＴ１のソースは、コイルＬ１を介して出力部１６に接続されている。出力部１６には、図示しない負荷が接続されている。抵抗素子Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔをフィードバックするための抵抗であり、コンデンサＣ２は、出力段に設けられる平滑コンデンサである。
【０００３】
スイッチングレギュレータコントローラ８に含まれるドライバ９１は、トランジスタＴ１を駆動して、直流電源と出力部１６とを導通状態（以下「オン」という）にし、またはトランジスタＴ１の駆動を停止して、直流電源と出力部１６とを遮断状態（以下「オフ」という）にする。ドライバ９１に電圧を印加するためのブートストラップ端子（以下「ＢＯＯＳＴ端子」という）には、ダイオードＤ１を介して、電源端子ＶＣＣからの電圧が入力され、さらに、コンデンサＣ１の他端が接続されている。
【０００４】
スイッチングレギュレータ９は、トランジスタＴ１をオンにするとき、ＢＯＯＳＴ端子に印加する電圧、すなわち、ドライバ９１に印加する電圧をブートストラップする。ブートストラップは、ＢＯＯＳＴ端子に印加する電圧を、コンデンサＣ１に蓄積された電荷による電圧分上昇させることである。
【０００５】
図２は、スイッチングレギュレータ９の動作を説明するための信号波形を示す図である。図２には、上から順に３つの電圧、出力電圧Ｖｏｕｔ、スイッチノード端子（以下「ＳＷノード端子」という）の電圧Ｖｓｗ、およびＢＯＯＳＴ端子の電圧Ｖｂｏｏｓｔが示されている。出力電圧Ｖｏｕｔは、出力部１６の電圧であり、ＳＷノード端子の電圧Ｖｓｗは、コンデンサＣ１の一端が接続される端子の電圧である。
【０００６】
トランジスタＴ１に印加される直流電源の電圧が電圧ＶＢより低下すると、スイッチングレギュレータ９は、出力電圧Ｖｏｕｔの低下を防ぐために、オンデューティを大きくし、つまりオフデューティを小さくする。オンデューティは、トランジスタＴ１のオンとオフとを交互に変化させるとき、１周期の時間に占めるオンの時間の割合であり、オフデューティは、１周期の時間に占めるオフの時間の割合である。
【０００７】
オフデューティが小さくなると、トランジスタＴ１がオフになる時間が短くなり、スナバ回路のコンデンサＣ３の静電容量およびダイオードＤ２の寄生容量に蓄積される電荷を放電しきれなくなる。したがって、ＳＷノード端子の電圧Ｖｓｗが、図２に示す破線部Ａで囲まれる部分に示すように、時刻ｔ３１以降、時刻ｔ３１以前の電圧まで下がらなくなる。すなわち、コンデンサＣ１の両端間の電圧が、時刻ｔ３１以前の電圧よりも下がるので、図２に示す破線部Ｂで囲まれる部分に示すように、時刻ｔ３１以降、ＢＯＯＳＴ端子の電圧Ｖｂｏｏｓｔが、時刻ｔ３１以前の電圧まで上がらなくなる。したがって、時刻ｔ３１以降、ドライバ９１に印加される電圧が、時刻ｔ３１以前の電圧まで上がらず、ドライバ９１は、トランジスタＴ１をオンにすることができなくなる。
【０００８】
負荷が軽負荷になった場合は、負荷に流れる電流Ｉｏｕｔが減少し、スナバ回路のコンデンサＣ３の静電容量およびダイオードＤ２の寄生容量に蓄積される電荷を放電しきれなくなるので、直流電源の電圧ＶＢが低下した場合と同様に、ドライバ９１は、トランジスタＴ１をオンにすることができなくなる。
【０００９】
特許文献１に記載される他の従来の技術であるスイッチングレギュレータは、負荷が軽負荷になり、出力電圧が上昇したとき、ＰＷＭ（Pulse Width Modulation）コンパレータに入力される三角波を生成する発振器の発振周波数を下げて、出力段に設けられるコンデンサの電荷を放電するパルス幅を広くし、軽負荷時のスイッチングロスを減少させる電源装置である。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平１１−１５５２８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１に記載される他の従来の技術であるスイッチングレギュレータは、負荷が軽負荷になったときに、発振器の発振周波数を下げて、軽負荷時のスイッチングロスを減少させるものであり、トランジスタを駆動するドライバに印加する電圧のブートストラップによる上昇分が小さくなったことを検出するものではない。
【００１２】
本発明の目的は、トランジスタを駆動するドライバに印加する電圧のブートストラップによる上昇分が小さくなったことを検出し、またはその上昇分が小さくなることを防止することができる電源装置を提供することである。
【課題を解決するための手段】
【００１３】
本発明（１）は、直流電源と出力部とに接続され、導通状態および遮断状態のうちのいずれかの状態となるスイッチング素子と、
一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続されるコンデンサと、
前記スイッチング素子を導通状態または遮断状態にするドライバと、
前記ドライバが前記スイッチング素子を遮断状態にする期間に、前記コンデンサの一端の電圧が予め定める第１の電圧以下にならないとき、異常を検出したことを表す異常検出信号を出力する異常検出部とを含むことを特徴とする電源装置である。
【００１４】
また本発明（２）は、直流電源と出力部とに接続され、導通状態および遮断状態のうちのいずれかの状態となるスイッチング素子と、
一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続されるコンデンサと、
前記スイッチング素子を導通状態または遮断状態にするドライバと、
前記出力部の電圧と予め定める第２の電圧との誤差を増幅し、前記出力部の電圧が低下するとき、電圧が上昇する誤差増幅出力信号を出力する誤差増幅器と、
前記ドライバが前記スイッチング素子を遮断状態にする期間に、前記誤差増幅出力信号の電圧が予め定める第３の電圧以上になると、異常を検出したことを表す異常検出信号を出力する異常検出部とを含むことを特徴とする電源装置である。
【００１５】
また本発明（５）は、直流電源と出力部とに接続され、導通状態および遮断状態のうちのいずれかの状態となるスイッチング素子と、
一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続されるコンデンサと、
前記スイッチング素子を導通状態または遮断状態にするドライバと、
前記ドライバが前記スイッチング素子を遮断状態にする期間、前記スイッチング素子と前記コンデンサの一端との接続を切断する切断部と、
前記ドライバが前記スイッチング素子を遮断状態にする期間、切断部によって前記スイッチング素子と切断された前記コンデンサの一端の電圧を低下させる電圧低下部とを含むことを特徴とする電源装置である。
【発明の効果】
【００１６】
本発明（１）によれば、直流電源と出力部とに接続されるスイッチング素子によって、導通状態および遮断状態のうちのいずれかの状態とされる。コンデンサは、一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続される。ドライバによって、前記スイッチング素子が導通状態または遮断状態にされる。そして、異常検出部によって、前記ドライバが前記スイッチング素子を遮断状態にする期間に、前記コンデンサの一端の電圧が予め定める第１の電圧以下にならないとき、異常を検出したことを表す異常検出信号が出力される。
【００１７】
したがって、スイッチング素子、たとえばトランジスタを駆動するドライバに印加する電圧のブートストラップによる上昇分が小さくなったことを検出することができる。
【００１８】
また本発明（２）によれば、直流電源と出力部とに接続されるスイッチング素子によって、導通状態および遮断状態のうちのいずれかの状態とされる。コンデンサは、一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続される。ドライバによって、前記スイッチング素子が導通状態または遮断状態にされる。誤差増幅器によって、前記出力部の電圧と予め定める第２の電圧との誤差が増幅され、前記出力部の電圧が低下するとき、電圧が上昇する誤差増幅出力信号が出力される。そして、異常検出部によって、前記ドライバが前記スイッチング素子を遮断状態にする期間に、前記誤差増幅出力信号の電圧が予め定める第３の電圧以上になると、異常を検出したことを表す異常検出信号が出力される。
【００１９】
したがって、スイッチング素子、たとえばトランジスタを駆動するドライバに印加する電圧のブートストラップによる上昇分が小さくなったことを検出することができる。
【００２０】
また本発明（５）によれば、直流電源と出力部とに接続されるスイッチング素子によって、導通状態および遮断状態のうちのいずれかの状態とされる。コンデンサは、一端が前記スイッチング素子の出力部側に接続され、他端が前記スイッチング素子の入力部側に接続される。ドライバによって、導通状態または遮断状態にされる。切断部によって、前記ドライバが前記スイッチング素子を遮断状態にする期間、前記スイッチング素子と前記コンデンサの一端との接続が切断される。そして、電圧低下部によって、前記ドライバが前記スイッチング素子を遮断状態にする期間、切断部によって前記スイッチング素子と切断された前記コンデンサの一端の電圧が低下される。
【００２１】
したがって、直流電源の電圧が低下した場合でも、または負荷が軽負荷になった場合でも、コンデンサの一端の電圧を確実に低下させるので、スイッチング素子、たとえばトランジスタを駆動するドライバに印加する電圧を十分上昇させることができる。
【図面の簡単な説明】
【００２２】
【図１】従来の技術であるスイッチングレギュレータ９の概略の構成を示す回路図である。
【図２】スイッチングレギュレータ９の動作を説明するための信号波形を示す図である。
【図３】本発明の第１の実施形態であるスイッチングレギュレータ１の概略の構成を示す回路図である。
【図４】スイッチングレギュレータ１の動作を説明するためのタイムチャートである。
【図５】本発明の第２の実施形態であるスイッチングレギュレータ１ａの概略の構成を示す回路図である。
【図６】スイッチングレギュレータ１ａの動作を説明するためのタイムチャートである。
【図７】本発明の第３の実施形態であるスイッチングレギュレータ１ｂの概略の構成を示す回路図である。
【図８】スイッチングレギュレータ１ｂの動作を説明するためのタイムチャートである。
【図９】本発明の第４の実施形態であるスイッチングレギュレータ１ｃの概略の構成を示す回路図である。
【図１０】本発明の第５の実施形態であるスイッチングレギュレータ１ｄの概略の構成を示す回路図である。
【発明を実施するための形態】
【００２３】
図３は、本発明の第１の実施形態であるスイッチングレギュレータ１の概略の構成を示す回路図である。電源装置であるスイッチングレギュレータ１は、トランジスタＴ１，ダイオードＤ１，Ｄ２、コンデンサＣ１，Ｃ２、コイルＬ１，抵抗素子Ｒ１〜Ｒ３、誤差増幅器１１，直流電源１２、三角波生成器１３、比較器１４、ドライバ１５、出力部１６および異常検出部２０を含んで構成されている。
【００２４】
スイッチング素子であるトランジスタＴ１は、たとえばＮチャネルのＭＯＳＦＥＴ（
Metal Oxide Semiconductor Field Effect Transistor）によって構成され、ドレインが電圧ＶＢの直流電源に接続され、ゲートがドライバ１５の出力端子に接続され、ソースがコンデンサＣ１の一端、コイルＬ１の一端およびダイオードＤ２のカソードに接続されている。
【００２５】
ダイオードＤ１は、アノードが電圧ＶＢの直流電源に接続され、カソードがコンデンサＣ１の他端に接続されている。ダイオードＤ２のアノードは、接地されている。コイルＬ１の他端は、出力部１６、コンデンサＣ２の一端、および抵抗素子Ｒ１の一端に接続されている。コンデンサＣ２は、出力段に設けられる平滑コンデンサであり、他端が接地されている。出力部１６には、図示しない負荷が接続されている。抵抗素子Ｒ１の他端は、一端が接地される抵抗素子Ｒ２の他端に接続されている。
【００２６】
誤差増幅器１１は、反転入力端子が抵抗素子Ｒ１と抵抗素子Ｒ２との接続点、および抵抗素子Ｒ３の一端に接続され、非反転入力端子が直流電源１２に接続され、出力端子が抵抗素子Ｒ３の他端、および比較器１４の反転入力端子に接続されている。誤差増幅器１１は、出力部１６の電圧を抵抗素子Ｒ１と抵抗素子Ｒ２とで分圧した電圧と、直流電源１２の電圧との誤差を増幅して、誤差増幅出力信号として出力する。誤差増幅器１１は、出力部１６の電圧が上昇するとき、電圧が低下する誤差増幅出力信号を出力し、出力部１６の電圧が低下するとき、電圧が上昇する誤差増幅出力信号を出力する。
【００２７】
直流電源１２は、出力部１６の電圧を予め定める第２の電圧にするための基準電圧を出力する直流電源であり、必ずしも直流電源を設ける必要はなく、他の直流電源の電圧を分圧して基準電圧を生成してもよい。予め定める第２の電圧は、たとえば５Ｖあり、基準電圧は、予め定める第２の電圧を抵抗素子Ｒ１と抵抗素子Ｒ２とで分圧した電圧である。
【００２８】
三角波生成器１３は、所定の周波数、たとえば数百ｋＨｚで発振する三角波を生成し、三角波信号として出力する回路である。比較器１４は、非反転入力端子が三角波生成器１３に接続され、反転入力端子が誤差増幅器１１の出力端子、および抵抗素子Ｒ３の他端に接続され、出力端子がドライバ１５の入力端子に接続されている。比較器１４は、三角波生成器１３が出力する三角波信号の電圧と、誤差増幅器１１が出力する誤差増幅出力信号の電圧とを比較し、三角波信号の電圧が誤差増幅出力信号の電圧以上のとき、ハイレベルの信号を出力し、三角波の電圧が誤差増幅出力信号の電圧未満のとき、ローレベルの信号を出力する。ハイレベルは、たとえば５Ｖであり、ローレベルは、たとえば０Ｖである。
【００２９】
ドライバ１５は、入力端子が比較器１４の出力端子に接続され、出力端子がトランジスタＴ１のゲートに接続され、ダイオードＤ１のアノードとコンデンサＣ１の他端との接続点の電圧が印加されている。ドライバ１５は、比較器１４の出力端子の電圧がローレベルのとき、ハイレベルを出力してトランジスタＴ１を駆動し、トランジスタＴ１を導通状態（以下「オン」という）にする。そして、比較器１４の出力端子の電圧がハイレベルのとき、ローレベルを出力してトランジスタＴ１の駆動を停止し、トランジスタＴ１を遮断状態（以下「オフ」という）にする。以下、ドライバ１５の出力信号をＳＷＭＯＳゲート信号といい、コンデンサＣ１の一端の電圧を示す信号をＳＷノード信号という。
【００３０】
直流電源の電圧が電圧ＶＢの場合、トランジスタＴ１がオフのとき、ＳＷノード信号の電圧は、ローレベルまで低下する。このとき、コンデンサＣ１に蓄積される電荷によって、コンデンサＣ１の両端間の電圧は、直流電源の電圧ＶＢからダイオードＤ１の電圧降下分の電圧を減算した電圧となる。この状態で、トランジスタＴ１がオンになると、ＳＷノード信号の電圧は、直流電源の電圧ＶＢ近くまで上昇するので、ドライバ１５に印加される電圧は、コンデンサＣ１の両端間の電圧分上昇し、すなわち、トランジスタＴ１がオフのときに印加されている電圧からその２倍近い電圧まで昇圧され、ドライバ１５はトランジスタＴ１を駆動してオンとすることができる。
【００３１】
誤差増幅器１１は、出力部１６の電圧が上昇すると、誤差増幅出力信号の電圧を下げるので、比較器１４は、ハイレベルを出力する期間を長くし、オフデューティを大きくする。逆に、誤差増幅器１１は、出力部１６の電圧が低下すると、誤差増幅出力信号の電圧を上げるので、比較器１４は、ハイレベルを出力する期間を短くし、オンデューティを大きくする。オンデューティは、トランジスタＴ１がオンとオフとを交互に変化するとき、１周期の時間に占めるオンの時間の割合であり、オフデューティは、１周期の時間に占めるオフの時間の割合である。
【００３２】
このように、スイッチングレギュレータ１は、出力部１６の電圧に応じて、オンデューティを変化させることによって、出力部１６の電圧が予め定める第２の電圧になるように制御する。抵抗素子Ｒ１〜Ｒ３、誤差増幅器１１，直流電源１２、三角波生成器１３、比較器１４、ドライバ１５および出力部１６は、制御部を構成する。
【００３３】
異常検出部２０は、比較器２１，直流電源２２、インバータ２３およびアンド回路２４を含んで構成されている。比較器２１は、非反転入力端子がコンデンサＣ１の一端に接続され、反転入力端子が直流電源２２に接続され、出力端子がアンド回路２４の１つの入力端子に接続されている。比較器２１は、ＳＷノード信号の電圧、つまりコンデンサＣ１の一端の電圧と、予め定める第１の電圧である直流電源２２の電圧とを比較し、ＳＷノード信号の電圧が直流電源２２の電圧以上であるとき、出力信号であるＳＷノードＣＭＰ信号をハイレベルにし、ＳＷノード信号の電圧が直流電源２２の電圧未満であるとき、ＳＷノードＣＭＰ信号をローレベルにする。
【００３４】
インバータ２３は、入力端子がドライバ１５の出力端子に接続され、出力端子がアンド回路の他の入力端子に接続されている。インバータ２３は、ドライバ１５がハイレベルを出力すると、すなわち、ＳＷＭＯＳゲート信号がハイレベルであると、ローレベルを出力し、ドライバ１５がローレベルを出力すると、すなわち、ＳＷＭＯＳゲート信号がローレベルであると、ハイレベルを出力する。
【００３５】
アンド回路２４は、２つの入力端子がいずれもハイレベルであるとき、異常を検出したことを示すハイレベルの異常検出信号を出力する。２つの入力端子のうちの少なくともいずれか１つがローレベルであるとき、異常検出信号をローレベルにし、異常を検出しないことを示す。すなわち、アンド回路２４は、ＳＷＭＯＳゲート信号がローレベルである期間に、つまりドライバ１５がトランジスタＴ１を駆動しない期間に、ＳＷノード信号の電圧が直流電源２２の電圧未満にならないと、異常検出信号を出力する。
【００３６】
図４は、スイッチングレギュレータ１の動作を説明するためのタイムチャートである。比較器１４は、時刻ｔ１に、三角波生成器１３が出力する三角波信号の電圧が、誤差増幅器１１が出力する誤差増幅出力信号の電圧未満になったとき、出力をハイレベルからローレベルにし、ＳＷＭＯＳゲート信号をローレベルからハイレベルに変化させる。ＳＷＭＯＳゲート信号がハイレベルになると、トランジスタＴ１がオンになり、ＳＷノード信号の電圧は、ローレベルからハイレベルに変化する。
【００３７】
時刻ｔ２に、三角波生成器１３が出力する三角波信号の電圧が、誤差増幅器１１が出力する誤差増幅出力信号の電圧以上になったとき、比較器１４は、出力をローレベルからハイレベルにし、ＳＷＭＯＳゲート信号をハイレベルからローレベルに変化させる。ＳＷＭＯＳゲート信号がローレベルになると、トランジスタＴ１がオフになり、ＳＷノード信号の電圧は、図４の点線部ａのように、ハイレベルからローレベルに変化する。
【００３８】
しかしながら、直流電源の電圧が電圧ＶＢよりも低くなると、スイッチングレギュレータ１は、出力電圧Ｖｏｕｔの低下を防ぐために、オフデューティを小さくする。オフデューティが小さくなると、ダイオードＤ２の寄生容量に蓄積される電荷を放電しきれなくなり、ＳＷノード信号の電圧が、図４に示す実線部ｂのように、時刻ｔ３までにローレベルまで下がらなくなる。
【００３９】
したがって、コンデンサＣ１の両端間の電圧は、直流電源の電圧が電圧ＶＢである時よりも、低い電圧となり、ドライバ１５がトランジスタＴ１をオンとするときに、ドライバ１５に印加される電圧が、直流電源の電圧が電圧ＶＢである時の電圧まで上昇せず、トランジスタＴ１を駆動しきれず、トランジスタＴ１をオンとすることができなくなる。
【００４０】
異常検出部２０では、トランジスタＴ１がオフの期間に、すなわち時刻ｔ２から時刻ｔ３の期間に、ＳＷノード信号の電圧がローレベルまで下がらず、直流電源２２の電圧以上であると、異常検出部２０の比較器２１は、ハイレベルのＳＷノードＣＭＰ信号を出力する。比較器２１がハイレベルのＳＷノードＣＭＰ信号を出力したとき、ＳＷＭＯＳゲート信号がローレベルであるので、アンド回路２４は、異常検出信号を出力する。直流電源の電圧が電圧ＶＢから下がらなくても、負荷が軽負荷になったとき、ＳＷノード信号の電圧がローレベルまで下がらず、直流電源２２の電圧以上であると、比較器２１は、ハイレベルのＳＷノードＣＭＰ信号を出力するので、アンド回路２４は、異常検出信号を出力する。
【００４１】
このように、スイッチングレギュレータ１は、直流電源の電圧が低下した場合、または負荷が軽負荷になった場合、トランジスタＴ１をオフにするとき、ＳＷノード信号の電圧が直流電源２２の電圧未満に下がらないと、異常検出信号を出力する。スイッチングレギュレータ１を用いる電子機器は、異常検出信号が出力されたとき、出力部１６に接続される図示しない負荷の動作を停止することによって、異常な動作の発生を防止することができる。
【００４２】
図５は、本発明の第２の実施形態であるスイッチングレギュレータ１ａの概略の構成を示す回路図である。電源装置であるスイッチングレギュレータ１ａは、トランジスタＴ１，ダイオードＤ１，Ｄ２、コンデンサＣ１，Ｃ２、コイルＬ１，抵抗素子Ｒ１〜Ｒ３、誤差増幅器１１，直流電源１２、三角波生成器１３、比較器１４、ドライバ１５、出力部１６および異常検出部２０ａを含んで構成されている。スイッチングレギュレータ１ａの構成要素のうち図３に示したスイッチングレギュレータ１の構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明を省略する。
【００４３】
異常検出部２０ａは、比較器２１ａ、直流電源２２、インバータ２３およびアンド回路２４を含んで構成されている。比較器２１ａは、非反転入力端子が誤差増幅器１１の出力端子に接続され、反転入力端子が直流電源２２に接続され、出力端子がアンド回路２４の１つの入力端子に接続されている。比較器２１ａは、誤差増幅器１１が出力する誤差増幅出力信号の電圧と直流電源２２の電圧とを比較し、誤差増幅出力信号の電圧が直流電源２２の電圧以上であるとき、出力信号である誤差増幅ＣＭＰ信号をハイレベルにし、誤差増幅出力信号の電圧が直流電源２２の電圧未満であるとき、誤差増幅ＣＭＰ信号をローレベルにする。
【００４４】
アンド回路２４は、ＳＷＭＯＳゲート信号がローレベルである期間に、つまりドライバ１５がトランジスタＴ１を駆動しない期間に、誤差増幅ＣＭＰ信号がハイレベルであると、つまり、誤差増幅出力信号の電圧が直流電源２２の電圧以上であると、異常検出信号を出力する。
【００４５】
図６は、スイッチングレギュレータ１ａの動作を説明するためのタイムチャートである。比較器１４は、時刻ｔ１１に、三角波生成器１３が出力する三角波信号の電圧が、誤差増幅器１１が出力する誤差増幅出力信号の電圧未満になったとき、出力をハイレベルからローレベルにして、ＳＷＭＯＳゲート信号をローレベルからハイレベルに変化させる。ＳＷＭＯＳゲート信号がハイレベルになると、トランジスタＴ１がオンになる。
【００４６】
時刻ｔ１２に、三角波生成器１３が出力する三角波信号の電圧が、誤差増幅器１１が出力する誤差増幅出力信号の電圧以上になったとき、比較器１４は、出力をローレベルからハイレベルにして、ＳＷＭＯＳゲート信号をハイレベルからローレベルに変化させる。ＳＷＭＯＳゲート信号がローレベルになると、トランジスタＴ１がオフになる。
【００４７】
出力部１６の電圧が低下を続けると、誤差増幅出力信号は上昇し続け、時刻ｔ１３に、誤差増幅比較電圧になると、比較器２１ａは、誤差増幅ＣＭＰ信号をハイレベルとするので、アンド回路２４は、異常検出信号を出力する。予め定める第３の電圧である誤差増幅比較電圧は、直流電源２２の電圧である。異常検出信号は、三角波信号の電圧が誤差増幅出力信号の電圧未満になる時刻ｔ１４まで出力される。スイッチングレギュレータ１ａを用いる電子機器は、異常検出信号が出力されたとき、出力部１６に接続される図示しない負荷の動作を停止することによって、異常な動作の発生を防止することができる。
【００４８】
図７は、本発明の第３の実施形態であるスイッチングレギュレータ１ｂの概略の構成を示す回路図である。電源装置であるスイッチングレギュレータ１ｂは、トランジスタＴ１，ダイオードＤ１，Ｄ２、コンデンサＣ１，Ｃ２、コイルＬ１，抵抗素子Ｒ１〜Ｒ３、誤差増幅器１１，直流電源１２、三角波生成器１３、比較器１４、ドライバ１５、出力部１６および強制放電回路３０を含んで構成されている。スイッチングレギュレータ１ｂの構成要素のうち図３に示したスイッチングレギュレータ１の構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明を省略する。
【００４９】
強制放電回路３０は、異常検出部２０、ドライバ３１，トランジスタＴ２および抵抗素子Ｒ４を含んで構成されている。トランジスタＴ２は、たとえばＮＰＮ型のバイポーラトランジスタによって構成され、コレクタが抵抗素子Ｒ４を介してコンデンサＣ１の一端に接続され、エミッタが接地され、ベースがドライバ３１の出力端子に接続されている。
【００５０】
ドライバ３１は、入力端子が異常検出部２０の出力端子、つまりアンド回路２４の出力端子に接続され、出力端子がトランジスタＴ２のベースに接続されている。ドライバ３１は、トランジスタＴ２のベースを駆動するために、異常検出部２０が出力する異常検出信号を増幅する。異常検出信号が出力されると、トランジスタＴ２はオンになり、コンデンサＣ１の一端の電圧をローレベルまで強制的に低下させる。ドライバ３１，トランジスタＴ２および抵抗素子Ｒ４は、電圧低下部を構成する。
【００５１】
図８は、スイッチングレギュレータ１ｂの動作を説明するためのタイムチャートである。図８に示したタイムチャートは、図４に示したタイムチャートに、強制放電回路３０によるＳＷノード信号の変化を示したものである。
【００５２】
強制放電回路３０では、トランジスタＴ１がオフの期間のうち、つまり時刻ｔ２から時刻ｔ３の期間のうち、異常検出信号が出力されている時刻ｔ２から時刻ｔ２１までの期間、図８に示す太い実線部ｃのように、ＳＷノード信号の電圧、つまりコンデンサＣ１の一端の電圧をローレベルまで強制的に低下させる。ＳＷノード信号の電圧がローレベルまで低下すると、ＳＷノード信号の電圧が直流電源２２の電圧未満になるので、異常検出信号は、時刻ｔ２１に異常を検出していないことを示すローレベルになる。
【００５３】
図９は、本発明の第４の実施形態であるスイッチングレギュレータ１ｃの概略の構成を示す回路図である。電源装置であるスイッチングレギュレータ１ｃは、トランジスタＴ１，ダイオードＤ１，Ｄ２、コンデンサＣ１，Ｃ２、コイルＬ１，抵抗素子Ｒ１〜Ｒ３、誤差増幅器１１，直流電源１２、三角波生成器１３、比較器１４、ドライバ１５、出力部１６および強制放電回路３０ａを含んで構成されている。スイッチングレギュレータ１ｃの構成要素のうち図７に示したスイッチングレギュレータ１ｂの構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明を省略する。
【００５４】
強制放電回路３０ａは、異常検出部２０、ドライバ３１，３２、インバータ３３およびトランジスタＴ３，Ｔ４を含んで構成されている。トランジスタＴ３，Ｔ４は、たとえばＮチャネルのＭＯＳＦＥＴである。トランジスタＴ３は、ドレインがコンデンサＣ１の一端、およびトランジスタＴ４のドレインに接続され、ソースがトランジスタＴ１のソース、ダイオードＤ２のカソードおよびコイルＬ１の一端に接続され、ゲートがインバータ３３の出力端子に接続されている。トランジスタＴ４は、ドレインがコンデンサＣ１の一端、およびトランジスタＴ３のドレインに接続され、ソースが接地され、ゲートがドライバ３２の出力端子に接続されている。
【００５５】
ドライバ３１は、入力端子が異常検出部２０の出力端子、つまりアンド回路２４の出力端子に接続され、出力端子がドライバ３２の入力端子、およびインバータ３３の入力端子に接続されている。ドライバ３２は、異常検出部２０が異常検出信号を出力したとき、つまり異常検出信号がハイレベルのとき、トランジスタＴ４をオンにし、異常検出信号が出力されないとき、つまり異常検出信号がローレベルのとき、トランジスタＴ４をオフにする。インバータ３３は、異常検出信号がハイレベルのとき、トランジスタＴ３をオフにし、異常検出信号がローレベルのとき、トランジスタＴ３をオンにする。
【００５６】
トランジスタＴ３は、異常検出信号が出力されていないとき、トランジスタＴ１のソースとコンデンサＣ１の一端とを導通して接続した状態にし、異常検出信号が出力されているとき、トランジスタＴ１のソースとコンデンサＣ１の一端とを遮断して切断した状態にする。トランジスタＴ４は、異常検出信号が出力されていないとき、コンデンサＣ１の一端が接地されない状態とし、異常検出信号が出力されているとき、コンデンサＣ１の一端が接地された状態とする。
【００５７】
すなわち、トランジスタＴ３は、異常検出信号が出力されているとき、トランジスタＴ４によってトランジスタＴ１のソース、ダイオードＤ２のカソードおよびコイルＬ１の一端との接続が切断されたコンデンサＣ１の一端の電圧を、ローレベルまで強制的に低下させるので、異常検出信号が出力されなくなる。異常検出信号が出力されなくなると、トランジスタＴ３がオフになり、かつトランジスタＴ４がオンになるので、ドライバ１５に印加する電圧を、強制放電回路３０ａがないときの電圧より高く昇圧することができる。したがって、ドライバ１５は、トランジスタＴ１を駆動してオンにすることができる。
【００５８】
ドライバ３１，インバータ３３およびトランジスタＴ３は、切断部を構成し、ドライバ３２およびトランジスタＴ４は、電圧低下部を構成する。
【００５９】
図１０は、本発明の第５の実施形態であるスイッチングレギュレータ１ｄの概略の構成を示す回路図である。電源装置であるスイッチングレギュレータ１ｄは、トランジスタＴ１，ダイオードＤ１，Ｄ２、コンデンサＣ１，Ｃ２、コイルＬ１，抵抗素子Ｒ１〜Ｒ３、誤差増幅器１１，直流電源１２、三角波生成器１３、比較器１４、ドライバ１５、出力部１６および強制放電回路３０ｂを含んで構成されている。スイッチングレギュレータ１ｄの構成要素のうち図９に示したスイッチングレギュレータ１ｃの構成要素と同じ構成要素については、同じ参照符を付して、重複を避けるために説明を省略する。
【００６０】
図９に示した強制放電回路３０ａは、異常検出信号が出力されているときだけ、コンデンサＣ１の一端の電圧を強制的にローレベルまで低下させたが、強制放電回路３０ｂは、異常を検出することなく、トランジスタＴ１をオフにする期間、コンデンサＣ１の一端の電圧を強制的にローレベルまで低下させる。
【００６１】
強制放電回路３０ｂは、インバータ３４およびトランジスタＴ５，Ｔ６を含んで構成されている。トランジスタＴ５，Ｔ６は、たとえばＮチャネルのＭＯＳＦＥＴである。
【００６２】
トランジスタＴ５は、ドレインがコンデンサＣ１の一端、およびトランジスタＴ６のドレインに接続され、ソースがトランジスタＴ１のソース、ダイオードＤ２のカソードおよびコイルＬ１の一端に接続され、ゲートがドライバ１５の出力端子に接続されている。トランジスタＴ６は、ドレインがコンデンサＣ１の一端、およびトランジスタＴ５のドレインに接続され、ソースが接地され、ゲートがインバータ３４の出力端子に接続されている。インバータ３４は、入力端子がドライバ１５の出力端子に接続され、出力端子がトランジスタＴ６のゲートに接続されている。
【００６３】
トランジスタＴ５は、ドライバ１５の出力端子がハイレベルのとき、トランジスタＴ１のソースと、コンデンサＣ１の一端とを導通して接続した状態にし、ドライバ１５の出力端子がローレベルのとき、トランジスタＴ１のソースとコンデンサＣ１の一端とを遮断して切断した状態にする。トランジスタＴ６は、ドライバ１５の出力端子がハイレベルのとき、コンデンサＣ１の一端が接地されない状態とし、ドライバ１５の出力端子がローレベルのとき、コンデンサＣ１の一端が接地された状態とする。
【００６４】
すなわち、ドライバ１５がトランジスタＴ１をオンにするとき、つまりドライバ１５の出力端子がハイレベルのとき、トランジスタＴ５はオンであり、かつトランジスタＴ６はオフであるので、スイッチングレギュレータ１ｄは、図３に示したスイッチングレギュレータ１と同じ動作を行う。
【００６５】
また、ドライバ１５がトランジスタＴ１をオフにするとき、つまりドライバ１５の出力端子がローレベルのとき、トランジスタＴ５はオフであり、かつトランジスタＴ６はオンである。したがって、コンデンサＣ１の一端は、トランジスタＴ５によって、トランジスタＴ１のソース、ダイオードＤ２のカソードおよびコイルＬ１の一端と切断された状態になり、かつコンデンサＣ１の一端の電圧は、トランジスタＴ６によって、ローレベルまで強制的に下げられる。トランジスタＴ５は、切断部を構成し、インバータ３４およびトランジスタＴ６は、電圧低下部を構成する。
【００６６】
このように、コンデンサＣ１の一端の電圧がローレベルまで強制的に下げられるので、スイッチングレギュレータ１ｄは、ドライバ１５がトランジスタＴ１をオンにしたとき、ドライバ１５に印加される電圧を、強制放電回路３０ｂがないときの電圧より高く昇圧することができる。したがって、ドライバ１５は、トランジスタＴ１を駆動してオンにすることができる。
【００６７】
上述した実施の形態では、図７に示したスイッチングレギュレータ１ｂの強制放電回路３０および図９に示したスイッチングレギュレータ１ｃの強制放電回路３０ａで異常検出部２０を用いたが、異常検出部２０の代わりに、図５に示した異常検出部２０ａを用いることも可能である。
【００６８】
スイッチングレギュレータ１，１ａ〜１ｄ、スイッチングレギュレータ１ｂの異常検出部２０を異常検出部２０ａに置き換えたもの、およびスイッチングレギュレータ１ｃの異常検出部２０を異常検出部２０ａに置き換えたものを集積化して集積回路としたスイッチングレギュレータとすることも可能である。
【００６９】
また、これらのスイッチングレギュレータを電源装置として用いて電子機器を構成することも可能である。特に、車両に搭載される電子機器は、バッテリの電圧が、たとえばセルモータを回してエンジンをかける時に低下するので、直流電源の電圧が低下した場合でもトランジスタＴ１をオンにすることができるスイッチングレギュレータ１ｂ〜１ｄ、スイッチングレギュレータ１ｂの異常検出部２０を異常検出部２０ａに置き換えたもの、およびスイッチングレギュレータ１ｃの異常検出部２０を異常検出部２０ａに置き換えたものを用いることによって、電圧が低下したときにも安定した動作を行うことができる。
【００７０】
このように、直流電源と出力部１６とに接続されるトランジスタＴ１によって、導通状態および遮断状態のうちのいずれかの状態とされる。コンデンサＣ１は、一端がトランジスタＴ１の出力部１６側に接続され、他端がトランジスタＴ１の入力部側に接続される。ドライバ１５によって、トランジスタＴ１が導通状態または遮断状態にされる。そして、異常検出部２０によって、ドライバ１５がトランジスタＴ１を遮断状態にする期間に、コンデンサＣ１の一端の電圧が予め定める第１の電圧以下にならないとき、異常を検出したことを表す異常検出信号が出力される。
【００７１】
したがって、トランジスタＴ１を駆動するドライバ１５に印加する電圧のブートストラップによる上昇分が小さくなったことを検出することができる。
【００７２】
さらに、直流電源と出力部１６とに接続されるトランジスタＴ１によって、導通状態および遮断状態のうちのいずれかの状態とされる。コンデンサＣ１は、一端がトランジスタＴ１の出力部１６側に接続され、他端がトランジスタＴ１の入力部側に接続される。ドライバ１５によって、トランジスタＴ１が導通状態または遮断状態にされる。誤差増幅器１１によって、出力部１６の電圧と予め定める第２の電圧との誤差が増幅され、出力部１６の電圧が低下するとき、電圧が上昇する誤差増幅出力信号が出力される。そして、異常検出部２０ａによって、ドライバ１５がトランジスタＴ１を遮断状態にする期間に、前記誤差増幅出力信号の電圧が予め定める第３の電圧以上になると、異常を検出したことを表す異常検出信号が出力される。
【００７３】
したがって、トランジスタＴ１を駆動するドライバ１５に印加する電圧のブートストラップによる上昇分が小さくなったことを検出することができる。
【００７４】
さらに、ドライバ３１，トランジスタＴ２および抵抗素子Ｒ４によって、異常検出部２０が異常検出信号を出力する期間、コンデンサＣ１の一端の電圧を低下する。したがって、トランジスタＴ１を駆動するドライバ１５に印加する電圧を十分上昇させることができなくなったことを検出し、検出したときに、コンデンサＣ１の一端の電圧を低下させるので、ドライバ１５に印加する電圧を上昇させることができる。
【００７５】
さらに、ドライバ３１，インバータ３３およびトランジスタＴ３によって、異常検出部２０が異常検出信号を出力する期間、トランジスタＴ１とコンデンサＣ１の一端との接続を切断する。したがって、トランジスタＴ１を駆動するドライバ１５に印加する電圧を十分上昇させることができなくなったことを検出し、検出したときに、コンデンサＣ１の一端とトランジスタの出力部１６側との接続を切断した上で、コンデンサＣ１の一端の電圧を低下させるので、ドライバ１５に印加する電圧をより上昇させることができる。
【００７６】
さらに、直流電源と出力部１６とに接続されるトランジスタＴ１によって、導通状態および遮断状態のうちのいずれかの状態とされる。コンデンサＣ１は、一端がトランジスタＴ１の出力部１６側に接続され、他端がトランジスタＴ１の入力部側に接続される。ドライバ１５によって、トランジスタＴ１が導通状態または遮断状態にされる。トランジスタＴ５によって、ドライバ１５がトランジスタＴ１を遮断状態にする期間、トランジスタＴ１とコンデンサＣ１の一端との接続が切断される。そして、インバータ３４およびトランジスタＴ６によって、ドライバ１５がトランジスタＴ１を遮断状態にする期間、トランジスタＴ５によってトランジスタＴ１と切断されたコンデンサＣ１の一端の電圧を低下する。
【００７７】
したがって、直流電源の電圧が低下した場合でも、または負荷が軽負荷になった場合でも、コンデンサＣ１の一端の電圧を確実に低下させるので、トランジスタＴ１を駆動するドライバ１５に印加する電圧を十分上昇させることができる。
【符号の説明】
【００７８】
１，１ａ〜１ｄ，９  スイッチングレギュレータ
８  スイッチングレギュレータコントローラ
１１  誤差増幅器
１２，２２  直流電源
１３  三角波生成器
１４，２１，２１ａ  比較器
１５，３１，３２  ドライバ
２０，２０ａ  異常検出部
２３，３３，３４  インバータ
２４  アンド回路
３０，３０ａ，３０ｂ  強制放電回路
Ｃ１，Ｃ２  コンデンサ
Ｄ１，Ｄ２  ダイオード
Ｌ１  コイル
Ｒ１〜Ｒ４  抵抗素子
Ｔ１〜Ｔ６  トランジスタ
【図１】
2011055633.tif 000003
【図２】
2011055633.tif 000004
【図３】
2011055633.tif 000005
【図４】
2011055633.tif 000006
【図５】
2011055633.tif 000007
【図６】
2011055633.tif 000008
【図７】
2011055633.tif 000009
【図８】
2011055633.tif 000010
【図９】
2011055633.tif 000011
【図１０】
2011055633.tif 000012