(57)【要約】【課題】ＩＣチップに作用する応力を緩和することができるＢＧＡ構造の半導体装置を提供する。【解決手段】基板１と、基板１上に設けられた形状記憶合金からなる金属板１１と、金属板１１上に設けられた集積回路チップ５と、集積回路チップ５を封止する樹脂からなるボールグリッドアレイ型のパッケージ材７と、が設けられている。【選択図】図４
2011029669.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた形状記憶合金からなる金属板と、
前記金属板上に設けられた集積回路チップと、
前記集積回路チップを封止する樹脂からなるボールグリッドアレイ型のパッケージ材と、
を有することを特徴とする半導体装置。
【請求項２】
前記形状記憶合金は、２４０℃乃至２７０℃で相変態することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記基板と前記集積回路チップとの間に設けられ、前記金属板を構成する形状記憶合金とは異なる温度で相変態する形状記憶合金からなる第２の金属板を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
基板と、
前記基板上に設けられた集積回路チップと、
前記集積回路チップを封止する樹脂からなるボールグリッドアレイ型のパッケージ材と、
を有し、
前記基板は、
第１及び第２の絶縁板と、
前記第１及び第２の絶縁板に狭まれ、相変態温度が１５０℃乃至２００℃の形状記憶合金からなる金属板と、
を有することを特徴とする半導体装置。
【請求項５】
前記基板と前記集積回路チップとの間に設けられた樹脂からなる土台を有することを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボールグリッドアレイ（ＢＧＡ：Ball Grid Array）パッケージを備えた半導体装置に関する。
【背景技術】
【０００２】
デジタルビデオカメラ、デジタル携帯電話及びノートパソコン等の携帯用電子機器に対する小型化、薄型化及び軽量化の要求が強くなっている。これに応えるために、近年のＶＬＳＩ等の半導体装置においては、３年間で７割程度の縮小化が実現されている。但し、これだけでは十分とはいえず、実装基板上の部品実装密度をいかに向上させるかが重要な課題として挙げられている。そして、この課題に対する研究及び開発がなされている。
【０００３】
従来の半導体装置のパッケージとしては、例えば、リード挿入型（ＴＨＤ：Through Hall Mount Device）及び表面実装型（ＳＭＤ：Surface Mount Device）のパッケージが採用されている。リード挿入型のパッケージでは、プリント基板に設けたスルーホールにリード線を挿入して実装が行われる。この例としては、ＤＩＰ（Dual Inline Package）及びＰＧＡ（Pin Grid Array）等が挙げられる。表面実装型パッケージでは、リード線を基板の表面にハンダ付けして実装が行われる。この例としては、ＱＦＰ（Quad Flat Package）、ＴＣＰ（Tape Carrier Package）、ＢＧＡ（Ball Grid Array）及びＣＳＰ（Chip Size Package:チップサイズパッケージ）等が挙げられる。
【０００４】
ＢＧＡ及びＣＳＰでは、半導体集積回路（ＩＣ）チップがプリント基板の一の面上に取り付け、固定されている。また、プリント基板の他方の面には、半田ボールからなる複数の外部接続端子が取り付けられている。そして、ＩＣチップの複数の電極が外部接続端子に導出されている。図９は、従来のＢＧＡパッケージを示す斜視図であり、図１０は、従来のＢＧＡパッケージを示す断面図である。
【０００５】
従来のＢＧＡパッケージでは、インターポーザ用プリント基板１０１の一の面に、ＩＣチップ（半導体集積回路）１０５が取り付けられている。プリント基板１０１を構成する絶縁層としては、例えば、ガラスエポキシ樹脂層、ポリイミド層等が用いられている。また、プリント基板１０１の他方の面には、半田ボールからなる複数の外部接続端子１０８が設けられている。ＩＣチップ１０５の上面に設けられた複数の電極１１０には、ボンディングワイヤ１０６が接続され、ボンディングワイヤ１０６の他端は、プリント基板１０１に設けられたランド１０２に接続されている。プリント基板１０１内には導電層（図示せず）が設けられている。ランド１０２は、導電層を介して外部接続端子１０８に接続されている。そして、ＩＣチップ１０５等を覆うパッケージ樹脂１０７が形成され、パッケージ化された半導体装置が構成されている。
【０００６】
そして、図１１に示すように、マザープリント基板１５１に取り付ける際には、半導体装置の各外部接続端子５を、マザープリント基板１５１に設けたられたプリント基板端子１５２に当接させた後、リフローによって各外部接続端子５の下部を溶融させてプリント基板端子１５２に溶着する。
【０００７】
しかしながら、このような取り付けを行うと、リフローによる熱応力によって、図１２に示すように、インターポーザ用プリント基板１０１が反り返ることがある。この結果、半導体装置の内部に存在するＩＣチップ１０５も反ることになる。そして、ＩＣチップ１０５内に強誘電体メモリを構成する強誘電体キャパシタ等の圧電素子が含まれている場合には、この圧電素子に圧縮応力又は収縮応力が印加されるため、正常な動作が行われなくなってしまう。特に、強誘電体メモリが設けられている場合には、データ保持機能が失われたり、データ読み出しができなくなったり、誤動作が生じたりする。
【０００８】
また、リフロー時に問題が生じなかったＩＣチップでも、使用時間の経過と共に内部に水を侵入して膨張及び歪みが生ずることがある。そして、上述のように、誤動作等が生じることがある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−６０６３８号公報
【特許文献２】特開２００１−１５６０９５号公報
【特許文献３】特開２００１−８５４５８号公報
【特許文献４】特開平７−４５７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、ＩＣチップに作用する応力を緩和することができるＢＧＡ構造の半導体装置を提供することにある。
【課題を解決するための手段】
【００１１】
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、従来のＢＧＡパッケージでは、ＩＣチップ１０５の上方にのみ樹脂層１０７が存在しているため、半導体装置に作用する応力のばらつきが大きく、上述のような反り及び歪みが生じていることを見出した。
【００１２】
本願発明者は、このような問題点に着目して、以下に示す発明の諸態様に想到した。
【００１３】
本発明に係る第１の半導体装置には、基板と、前記基板上に設けられた形状記憶合金からなる金属板と、前記金属板上に設けられた集積回路チップと、前記集積回路チップを封止する樹脂からなるボールグリッドアレイ型のパッケージ材と、が設けられている。
【００１４】
本発明に係る第２の半導体装置には、基板と、前記基板上に設けられた集積回路チップと、前記集積回路チップを封止する樹脂からなるボールグリッドアレイ型のパッケージ材と、が設けられている。そして、前記基板には、第１及び第２の絶縁板と、前記第１及び第２の絶縁板に狭まれ、相変態温度が１５０℃乃至２００℃の形状記憶合金からなる金属板と、が設けられている。
【発明の効果】
【００１５】
本発明によれば、熱応力及び／又は吸湿に伴う応力が発生したとしても、これらの応力が緩和される。このため、集積回路チップに、強誘電体キャパシタ等の圧電素子が設けられていても、その誤動作が回避される。
【図面の簡単な説明】
【００１６】
【図１Ａ】図１Ａは、第１の参考例に係る半導体装置の製造方法を工程順に示す断面図である。
【図１Ｂ】図１Ｂは、図１Ａに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図１Ｃ】図１Ｃは、図１Ｂに引き続き、半導体装置の製造方法を工程順に示す断面図である。
【図２】図２は、第１の参考例に係る半導体装置を示す断面図である。
【図３】図３は、第２の参考例に係る半導体装置を示す断面図である。
【図４】図４は、本発明の第１の実施形態に係る半導体装置を示す断面図である。
【図５】図５は、Ｆｅ−Ｍｎ−Ｓｉ系の応力誘起形状記憶合金の温度特性を示すグラフである。
【図６】図６は、本発明の第２の実施形態に係る半導体装置を示す断面図である。
【図７】図７は、本発明の第３の実施形態に係る半導体装置を示す断面図である。
【図８】図８は、第３の実施形態におけるプリント配線基板１ｃの詳細を示す断面図である。
【図９】図９は、従来のＢＧＡパッケージを示す斜視図である。
【図１０】図１０は、従来のＢＧＡパッケージを示す断面図である。
【図１１】図１１は、従来のＢＧＡパッケージとマザープリント基板との関係を示す断面図である。
【図１２】図１２は、プリント基板１１の反りを示す断面図である。
【図１３Ａ】図１３Ａは、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｂ】図１３Ｂは、図１３Ａに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｃ】図１３Ｃは、図１３Ｂに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｄ】図１３Ｄは、図１３Ｃに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｅ】図１３Ｅは、図１３Ｄに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｆ】図１３Ｆは、図１３Ｅに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｇ】図１３Ｇは、図１３Ｆに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｈ】図１３Ｈは、図１３Ｇに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｉ】図１３Ｉは、図１３Ｈに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｊ】図１３Ｊは、図１３Ｉに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｋ】図１３Ｋは、図１３Ｊに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｌ】図１３Ｌは、図１３Ｋに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｍ】図１３Ｍは、図１３Ｌに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｎ】図１３Ｎは、図１３Ｍに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１３Ｏ】図１３Ｏは、図１３Ｎに引き続き、プリント配線基板を製造する方法を工程順に示す断面図である。
【図１４】プリント配線基板の例を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
【００１８】
（第１の参考例）
先ず、第１の参考例について説明する。但し、ここでは、便宜上、半導体装置の断面構造については、その製造方法と共に説明する。図１Ａ乃至図１Ｃは、第１の参考例に係る半導体装置の製造方法を工程順に示す断面図であり、図２は、第１の参考例に係る半導体装置を示す断面図である。
【００１９】
第１の参考例では、図１Ａに示すように、先ず、ランド２が形成されたプリント配線基板１上に、樹脂からなる土台３を形成する。土台３の高さは、例えば１００μｍ〜２００μｍ程度とする。プリント配線基板１としては、例えばガラスエポキシ基板を用いることができる。
【００２０】
次に、図１Ｂに示すように、土台３上に接着剤４を塗布し、その上に半導体集積回路チップ（ＩＣチップ）５を載置して固定する。接着剤４の代わりに銀ペーストを用いてもよい。ＩＣチップ５としては、例えば強誘電体メモリを備えたものを用いる。ＩＣチップ５の高さは、例えば２００μｍ程度である。
【００２１】
次いで、図１Ｃに示すように、ボンディングワイヤ６により、ＩＣチップ５に設けられている端子（図示せず）とランド２とを接続する。その後、パッケージ樹脂７により、ＩＣチップ５及びボンディングワイヤ６等を封止する。このとき、ＩＣチップ５の上面を基準としたパッケージ樹脂７の厚さは、４０μｍ以上とすることが好ましい。また、パッケージ樹脂７としては、フィラーを含有するものを用いることが好ましい。続いて、パッケージ樹脂７の上面にＩＣチップ５を特定するための番号等を、レーザ等を用いて捺印する。プリント配線基板１の裏面に、外部接続端子として、例えば半田ボール８を載置する。その後、図示しないが、ダイシングを行う。なお、土台３を構成する樹脂としては、例えばパッケージ樹脂７と同様のものを用いる。但し、この場合、土台３を構成する樹脂のフィラー含有量をパッケージ樹脂７のそれよりも高くすることが好ましい。
【００２２】
このようにして、ＢＧＡパッケージ構造の半導体装置を完成させる。この半導体装置は、例えば、図２に示すように、マザープリント基板５１上に実装されて使用される。
【００２３】
このような第１の参考例においては、ＩＣチップ５の下方にパッケージ樹脂７と同様の土台３が存在する。このため、吸湿及びリフローに伴ってパッケージ樹脂７に応力が作用したとしても、ＩＣチップ５にはその周囲からほぼ均一に応力が作用する。従って、強誘電体メモリを構成する強誘電体キャパシタ等の圧電素子が含まれていても、誤動作等が生じることはない。
【００２４】
また、土台３を構成する樹脂のフィラー含有量をパッケージ樹脂７よりも吸湿量を低くすることができる。このため、より圧縮応力を緩和することが可能となる。
【００２５】
更に、本参考例では、ＩＣチップ５の上面を基準としたパッケージ樹脂７の厚さを４０μｍ以上としているため、レーザによる捺印を行っても、ＩＣチップ５にダメージが及ぶことはない。
【００２６】
（第２の参考例）
次に、第２の参考例について説明する。図３は、第２の参考例に係る半導体装置を示す断面図である。
【００２７】
第２の参考例では、プリント配線基板１上にマルチチップパッケージ（ＭＣＰ：Multi Chip Package）テープ９が貼付され、その上にＩＣチップ５が固定されている。その他の点については、第１の参考例と同様に構成されている。
【００２８】
このように構成された第２の参考例では、ＭＣＰテープ９が第１の参考例における土台３と同様に作用する。この結果、第１の参考例と同様の効果が得られる。
【００２９】
（第１の実施形態）
次に、本発明の第１の実施形態について説明する。図４は、本発明の第１の実施形態に係る半導体装置を示す断面図である。
【００３０】
第１の実施形態では、土台３上に接着剤４ａが塗布され、その上に形状記憶合金からなる金属板１１が貼り付けられている。更に、金属板１１上に接着剤４ｂが塗布され、その上にＩＣチップ５が載置され固定されている。金属板１１を構成する形状記憶合金は、例えばＦｅ−Ｍｎ−Ｓｉ系の応力誘起形状記憶合金であり、図５に示すような温度特性を備えている。即ち、この形状記憶合金は、２４０℃〜２７０℃程度のリフロー温度を境にして相変態する。なお、接着剤４ａ及び４ｂの代わりに銀ペースト等が用いられてもよい。
【００３１】
このように構成された第１の実施形態では、リフロー時に熱応力が発生しても、形状記憶合金から構成された金属板１１が元の形状に復元しようとする。このため、ＩＣチップ５には応力が作用せず、強誘電体メモリ等の誤動作は生じない。
【００３２】
なお、土台３は必ずしも設けられている必要はないが、複合的な効果を得るためには、設けられていることが好ましい。
【００３３】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図６は、本発明の第２の実施形態に係る半導体装置を示す断面図である。
【００３４】
第２の実施形態では、プリント配線基板１上に接着剤４ａが塗布され、その上に形状記憶合金からなる金属板１１が貼り付けられている。更に、金属板１１上に接着剤４ｂが塗布され、その上に形状記憶合金からなる金属板１１ａが貼り付けられている。そして、金属板１１ａに接着剤４ｃが塗布され、その上にＩＣチップ５が載置され固定されている。なお、金属板１１ａを構成する形状記憶合金としては、８５℃〜１００℃程度の温度を境にして相変態するものが用いられている。また、接着剤４ａ〜４ｃの代わりに銀ペースト等が用いられてもよい。
【００３５】
このように構成された第２の実施形態では、金属板１１の作用により第１の実施形態と同様の効果が得られる。更に、金属板１１ａが設けられているため、使用時に温度が８５℃〜１００℃程度に上昇し、パッケージ樹脂７に熱応力が生じるような場合でも、この熱応力が金属板１１ａの復元力により相殺される。このため、ＩＣチップ５には応力が作用せず、強誘電体メモリ等の誤動作は生じない。８５℃〜１００℃程度の温度は、例えば自動車に搭載された場合に達する温度である。
【００３６】
なお、第２の実施形態では、土台３が設けられていないが、プリント配線基板１と接着剤４ａとの間に土台３が設けられていてもよい。
【００３７】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図７は、本発明の第３の実施形態に係る半導体装置を示す断面図であり、図８は、第３の実施形態におけるプリント配線基板１ｃの詳細を示す断面図である。
【００３８】
第３の実施形態では、２枚のガラスエポキシ基板１ａ及び１ｂと、これらに挟み込まれた金属板１２とからプリント配線基板１ｃが構成されている。金属板１２は、例えば１５０℃〜２００℃程度の温度で相変態する形状記憶合金から構成されている。そして、プリント配線基板１ｃ上に接着剤４を介してＩＣチップ５が固定されている。なお、１５０℃〜２００℃程度の温度は、パッケージ樹脂７をキュアする際の温度である。
【００３９】
プリント配線基板１ｃには、図８に示すように、複数のスルーホールが形成され、その内面に絶縁膜１３が形成され、その内部に導電材１４が埋め込まれている。そして、導電材１４上にランド２が形成され、ランド２にボンディングワイヤ６が接続されている。一方、プリント配線基板１ｃの裏面側では、導電層１５を介して導電材１４と半田ボール８とが接続されている。
【００４０】
このように構成された第３の実施形態では、キュア時に生じる熱応力が金属板１２の復元力により相殺される。このため、この熱応力に伴う誤動作を防止することができる。
【００４１】
なお、第３の実施形態では、土台３が設けられていないが、プリント配線基板１ｃと接着剤４との間に土台３が設けられていてもよい。
【００４２】
また、平面視で金属板１２をガラスエポキシ基板１ｂ及び１ｃよりも小さくしてもよい。この場合、金属板１２よりも外側に、引き回し配線及びスルーホール等を形成してもよい。
【００４３】
ここで、第３の実施形態に好適なプリント配線基板を製造する方法について説明する。図１３Ａ乃至図１３Ｏはプリント配線基板を製造する方法を工程順に示す断面図である。
【００４４】
先ず、図１３Ａに示すように、導電層２０１及び絶縁層２０２が互いに貼り合わされた基材の絶縁層２０２側の面上にレジストパターン２０３を形成する。
【００４５】
次に、図１３Ｂに示すように、レジストパターン２０３をマスクとして絶縁層２０２をパターニングする。そして、レジストパターン２０３を除去する。
【００４６】
次いで、図１３Ｃに示すように、絶縁層２０２上及び絶縁層２０２の開口部内に導電層２０４を、例えばスパッタリング法により形成する。
【００４７】
その後、図１３Ｄに示すように、導電層２０４に対してエッチバック又はＣＭＰによる平坦化を行う。
【００４８】
続いて、図１３Ｅに示すように、絶縁層２０２及び導電層２０４上に絶縁層２０５を形成する。更に、絶縁層２０５上にレジストパターン２１７を形成する。
【００４９】
次に、図１３Ｆに示すように、レジストパターン２１７をマスクとして絶縁層２０５をパターニングする。そして、レジストパターン２１７を除去する。
【００５０】
次いで、図１３Ｇに示すように、絶縁層２０５上及び絶縁層２０５の開口部内に導電層２０６を、例えばスパッタリング法により形成する。
【００５１】
その後、図１３Ｈに示すように、導電層２０６に対してエッチバック又はＣＭＰによる平坦化を行う。
【００５２】
続いて、図１３Ｉに示すように、全面に絶縁層２１６及び形状記憶合金膜２０７を形成する。
【００５３】
次に、図１３Ｊに示すように、形状記憶合金膜２０７上にレジストパターン２０８を形成する。
【００５４】
次いで、図１３Ｋに示すように、レジストパターン２０８をマスクとして形状記憶合金膜２０７をパターニングする。
【００５５】
その後、図１３Ｌに示すように、レジストパターン２０８を除去する。そして、形状記憶合金膜２０７上及び形状記憶合金膜２０７の開口部内に層間絶縁膜２０９を形成する。
【００５６】
続いて、図１３Ｍに示すように、層間絶縁膜２０９に対してエッチバック又はＣＭＰによる平坦化を行う。次に、全面に絶縁層２１０を形成し、その上にレジストパターン２１１を形成する。そして、レジストパターン２１１をマスクとして絶縁層２１０をパターニングする。
【００５７】
更に、図１３Ｎに示すように、レジストパターン２１１をマスクとして層間絶縁膜２０９及び絶縁層２１６をパターニングする。この結果、導電層２０６の一部が露出される。
【００５８】
次いで、図１３Ｏに示すように、レジストパターン２１１を除去する。そして、全面に導電層２０６まで到達する導電層２１２を形成する。導電層２１２は、スパッタリング法により形成してもよい。また、導電層２１２としてＷ膜を形成し、これからＷプラグを形成してもよい。
【００５９】
そして、これらと同様の導電層及び絶縁層の形成及びパターニングを繰り返すことにより、図１４に示すようなプリント配線基板が完成する。このプリント配線基板では、導電層２１２に導電層２１３及び２１４が接続され、導電層２１４にランド２１５が接続されている。また、導電層２０１がパターニングされ、これに半田ボール８が接続されている。なお、これらの導電層が構成する引き回し配線の周囲には、絶縁層２２１及び２２２が形成されている。
【００６０】
また、各実施形態、参考例を相互に組み合わせてもよい。例えば、第３の実施形態と第１〜第２の実施形態、第１〜第２の参考例とを組み合わせてもよい。更に、形状記憶合金として、Ｆｅ−Ｍｎ−Ｓｉ系のものの他に、Ｔｉ−Ｎｉ系のもの等を用いてもよい。
【００６１】
なお、特許文献１には、プリント基板内に形状記憶部材を設けることが開示されているが、その相変態の温度が開示されていない。このため、どのような状態でどのように機能するかが不明である。
【００６２】
特許文献２及び３には、バンプ部を形状記憶合金から構成することが開示されている。特許文献４には、半導体装置のキャップの一部を形状記憶合金とすることが開示されている。しかし、リフロー時の熱応力及びキュア時の熱応力のいずれをも緩和することはできない。
【産業上の利用可能性】
【００６３】
以上詳述したように、本発明によれば、熱応力及び／又は吸湿に伴う応力が発生したとしても、これらの応力が緩和される。このため、集積回路チップに、強誘電体キャパシタ等の圧電素子が設けられていても、その誤動作が回避される。
【図１Ａ】
2011029669.tif 000003
【図１Ｂ】
2011029669.tif 000004
【図１Ｃ】
2011029669.tif 000005
【図２】
2011029669.tif 000006
【図３】
2011029669.tif 000007
【図４】
2011029669.tif 000008
【図５】
2011029669.tif 000009
【図６】
2011029669.tif 000010
【図７】
2011029669.tif 000011
【図８】
2011029669.tif 000012
【図９】
2011029669.tif 000013
【図１０】
2011029669.tif 000014
【図１１】
2011029669.tif 000015
【図１２】
2011029669.tif 000016
【図１３Ａ】
2011029669.tif 000017
【図１３Ｂ】
2011029669.tif 000018
【図１３Ｃ】
2011029669.tif 000019
【図１３Ｄ】
2011029669.tif 000020
【図１３Ｅ】
2011029669.tif 000021
【図１３Ｆ】
2011029669.tif 000022
【図１３Ｇ】
2011029669.tif 000023
【図１３Ｈ】
2011029669.tif 000024
【図１３Ｉ】
2011029669.tif 000025
【図１３Ｊ】
2011029669.tif 000026
【図１３Ｋ】
2011029669.tif 000027
【図１３Ｌ】
2011029669.tif 000028
【図１３Ｍ】
2011029669.tif 000029
【図１３Ｎ】
2011029669.tif 000030
【図１３Ｏ】
2011029669.tif 000031
【図１４】
2011029669.tif 000032