(57)【要約】【課題】センサからのアナログ信号を所定のサンプリング間隔でＡ／Ｄ変換してＡ／Ｄ変換データの各々をメモリに格納することを、ＣＰＵの処理負荷を増加させずに、且つ、Ａ／Ｄ変換の完了に連動してＡ／Ｄ変換データをメモリに転送する専用のハードウェアを設けることなく、実現する。【解決手段】エンジンを制御するＥＣＵに搭載されたマイコン１１では、ＰＷＭ信号出力回路２１からのＰＷＭ信号に立ち上がりエッジ（周期エッジ）が発生する毎に、トリガＡ（ＴｒｇＡ）が発生してＡ／Ｄ変換器１７が起動することにより、インジェクタ圧信号Ｐ１〜Ｐ４のＡ／Ｄ変換が行われ、上記ＰＷＭ信号に立ち下がりエッジ（デューティエッジ）が発生する毎に、トリガＢ（ＴｒｇＢ）が発生してＤＭＡコントローラ１９が起動することにより、Ａ／Ｄ変換器１７からＲＡＭ１５へのＡ／Ｄ変換データのＤＭＡ転送が行われる。【選択図】図１
2011061512.tif 000002
【特許請求の範囲】
【請求項１】
制御対象を制御するための処理を行うＣＰＵと共に電子制御装置に設けられ、
センサから出力されるアナログ信号を所定のサンプリング間隔でＡ／Ｄ変換すると共に、そのＡ／Ｄ変換後のデジタルデータであるＡ／Ｄ変換データの各々をメモリに格納するＡ／Ｄ変換処理装置であって、
前記アナログ信号が入力され、Ａ／Ｄ変換の実施を指令するＡ／Ｄ変換要求信号を受けると、前記アナログ信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器から前記メモリへの前記Ａ／Ｄ変換データのＤＭＡ転送を指令するＤＭＡ転送要求信号を受けると、前記Ａ／Ｄ変換器から前記メモリへの前記Ａ／Ｄ変換データの転送を行うと共に、前記ＤＭＡ転送要求信号を受ける毎に、前記メモリにおける前記Ａ／Ｄ変換データの転送先アドレスを変更することにより、前記メモリに複数の前記Ａ／Ｄ変換データを記憶させるＤＭＡコントローラと、
入力される信号に立ち上がりエッジと立ち下がりエッジとのうちの一方である第１の信号エッジが発生すると、前記Ａ／Ｄ変換器に前記Ａ／Ｄ変換要求信号を与えるＡ／Ｄ変換要求発生手段と、
入力される信号に立ち上がりエッジと立ち下がりエッジとのうちの一方である第２の信号エッジが発生すると、前記ＤＭＡコントローラに前記ＤＭＡ転送要求信号を与える転送要求発生手段と、
前記ＣＰＵとは並行して動作して、前記Ａ／Ｄ変換要求発生手段と前記転送要求発生手段とに信号を供給する回路であり、前記Ａ／Ｄ変換要求発生手段への信号に、前記第１の信号エッジを前記サンプリング間隔毎に発生させ、前記転送要求発生手段への信号に、前記第１の信号エッジの発生タイミングから遅れたタイミングで前記第２の信号エッジを発生させる信号発生回路と、
を備えていることを特徴とするＡ／Ｄ変換処理装置。
【請求項２】
請求項１に記載のＡ／Ｄ変換処理装置において、
前記第１の信号エッジの発生タイミングから第２の信号エッジが発生するまでの遅延時間は、前記Ａ／Ｄ変換器が前記Ａ／Ｄ変換要求信号を受けてから前記アナログ信号のＡ／Ｄ変換を完了するまでのＡ／Ｄ変換時間よりも長く、且つ、前記第１の信号エッジの発生間隔よりも短いこと、
を特徴とするＡ／Ｄ変換処理装置。
【請求項３】
請求項２に記載のＡ／Ｄ変換処理装置において、
前記遅延時間は、前記ＤＭＡコントローラが前記ＤＭＡ転送要求信号を受けてから前記メモリへの前記Ａ／Ｄ変換データの転送を完了するまでのＤＭＡ転送時間を、前記第１の信号エッジの発生間隔から引いた時間よりも短いこと、
を特徴とするＡ／Ｄ変換処理装置。
【請求項４】
請求項１ないし請求項３の何れか１項に記載のＡ／Ｄ変換処理装置において、
前記第１の信号エッジと前記第２の信号エッジは、互いに反対方向のエッジであり、
前記信号発生回路は、前記サンプリング間隔を周期とする所定デューティ比のハイ／ロー信号を出力する回路であると共に、その１つのハイ／ロー信号を前記Ａ／Ｄ変換要求発生手段と前記転送要求発生手段との両方に供給し、
前記ハイ／ロー信号の立ち上がりエッジと立ち下がりエッジとのうち、一方のエッジが前記第１の信号エッジとなり、他方のエッジが前記第２の信号エッジとなっていること、
を特徴とするＡ／Ｄ変換処理装置。
【請求項５】
請求項４に記載のＡ／Ｄ変換処理装置において、
前記信号発生回路は、前記ハイ／ロー信号として、前記ＣＰＵにより設定される周期及びパルス幅のＰＷＭ信号を出力するＰＷＭ信号出力回路であること、
を特徴とするＡ／Ｄ変換処理装置。
【請求項６】
請求項４に記載のＡ／Ｄ変換処理装置において、
前記信号発生回路は、前記ハイ／ロー信号として、エンジンのクランク軸が所定角度回転する毎に、立ち上がりエッジと立ち下がりエッジとの一方である有効エッジが発生するクランク角信号を出力するクランク角信号出力回路であること、
を特徴とするＡ／Ｄ変換処理装置。
【請求項７】
請求項１ないし請求項３の何れか１項に記載のＡ／Ｄ変換処理装置において、
前記第１の信号エッジと前記第２の信号エッジは、互いに同じ方向のエッジであり、
前記信号発生回路は、前記サンプリング間隔を周期とする所定デューティ比のハイ／ロー信号を出力する信号出力回路と、該信号出力回路から出力されるハイ／ロー信号を所定時間だけ遅延させて出力する遅延回路とからなり、前記信号出力回路からのハイ／ロー信号を前記Ａ／Ｄ変換要求発生手段に供給すると共に、前記遅延回路からのハイ／ロー信号を前記転送要求発生手段に供給し、
前記信号出力回路から出力されるハイ／ロー信号の立ち上がりエッジと立ち下がりエッジとのうちの一方である特定方向のエッジが、前記第１の信号エッジとなり、前記遅延回路から出力されるハイ／ロー信号の前記特定方向のエッジが、前記第２の信号エッジとなっていること、
を特徴とするＡ／Ｄ変換処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサからのアナログ信号を所定のサンプリング間隔でＡ／Ｄ変換すると共に、そのＡ／Ｄ変換後のデジタルデータであるＡ／Ｄ変換データの各々をメモリに格納するＡ／Ｄ変換処理装置に関する。
【背景技術】
【０００２】
例えば、自動車のエンジンを制御する電子制御装置としては、エンジンの制御に用いる所定の物理量（例えば、気筒内の燃焼圧力や噴射する燃料の圧力等）を検出するセンサからのアナログ信号を、特定の処理対象期間において、Ａ／Ｄ変換器により所定のサンプリング間隔でＡ／Ｄ変換すると共に、Ａ／Ｄ変換後のデジタルデータであるＡ／Ｄ変換データの各々をＲＡＭに順次格納し、ＣＰＵが、そのＲＡＭ内の各Ａ／Ｄ変換データを用いて、エンジンを制御するための処理を行うものがある（例えば、特許文献１，２参照）。
【０００３】
そして、アナログ信号のＡ／Ｄ変換と、Ａ／Ｄ変換データのＲＡＭへの格納とを行う技術として、特許文献１には、ＣＰＵが、一定時間毎の割り込み処理により、Ａ／Ｄ変換器からＡ／Ｄ変換データを読み出してＲＡＭに格納する処理と、次のＡ／Ｄ変換のためにＡ／Ｄ変換器を起動する処理とを、実施することが記載されている。
【０００４】
また、特許文献２には、＜方法１＞として、ＣＰＵが、タイミング発生器からタイミング信号が出力される毎に、Ａ／Ｄ変換器を起動すると共に、Ａ／Ｄ変換が終了したら、Ａ／Ｄ変換器からＡ／Ｄ変換データを読み出してＲＡＭに格納することが記載されている。
【０００５】
また、特許文献２には、＜方法２＞として、Ａ／Ｄ変換器が上記タイミング信号の出力間隔よりも短い間隔で起動されるようにしておき、上記タイミング信号が出力される毎に、ＣＰＵが、Ａ／Ｄ変換器から、その時点での最新のＡ／Ｄ変換データを読み出してＲＡＭに格納することが記載されている。
【０００６】
一方、ＣＰＵによって設定される周期及びパルス幅のＰＷＭ（パルス幅変調）信号を出力するＰＷＭ信号出力回路（ＰＷＭ信号生成回路）は既知である（例えば、特許文献３，４参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−８９３４６号公報（特に図７のＳ７１０，Ｓ７３０）
【特許文献２】特開２００５−２２０７９６号公報（特に段落［００９５］，［００９６］）
【特許文献３】特開平１１−２１４９７０号公報
【特許文献４】特開平１０−２２４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記特許文献１の技術では、Ａ／Ｄ変換器の起動と、Ａ／Ｄ変換器からＲＡＭへのＡ／Ｄ変換データの転送とを、ＣＰＵが行うため、そのＣＰＵの処理負荷が大きくなってしまい、制御対象を制御するための処理を円滑に行えなくなる可能性が生じる。そして、ＣＰＵの処理負荷が大きくなるという問題は、Ａ／Ｄ変換器の起動間隔（サンプリング間隔）を短くするほど顕著になる。
【０００９】
また、こうした問題は、特許文献２の上記＜方法１＞であっても同様に生じる。
一方、特許文献２の上記＜方法１＞及び＜方法２＞において、Ａ／Ｄ変換器の起動が、ＣＰＵの処理によらず、ハード的に実施されるよう構成されていると仮定しても、ＣＰＵが、Ａ／Ｄ変換器からＲＡＭへＡ／Ｄ変換データを転送する処理を実施しなければならないことに変わりはないため、ＣＰＵの処理負荷が大きくなるという問題を完全に解決することはできない。
【００１０】
また仮に、特許文献１，２において、Ａ／Ｄ変換器によるＡ／Ｄ変換が完了したなら、ＣＰＵの処理によらず、Ａ／Ｄ変換器からＲＡＭへのＡ／Ｄ変換データの転送がハード的に実施されるように構成したとすると、そのデータ転送のためのＣＰＵの処理負荷を無くすことができるものの、Ａ／Ｄ変換の完了に連動してＡ／Ｄ変換データをＲＡＭに転送する専用のハードウェアが必要になってしまう。
【００１１】
本発明は、こうした問題に鑑みなされたものであり、センサからのアナログ信号を所定のサンプリング間隔でＡ／Ｄ変換してＡ／Ｄ変換データの各々をメモリに格納することを、ＣＰＵの処理負荷を増加させずに、且つ、Ａ／Ｄ変換の完了に連動してＡ／Ｄ変換データをメモリに転送する専用のハードウェアを設けることなく、実現することを目的としている。
【課題を解決するための手段】
【００１２】
請求項１のＡ／Ｄ変換処理装置は、制御対象を制御するための処理を行うＣＰＵと共に電子制御装置に設けられ、センサから出力されるアナログ信号を所定のサンプリング間隔でＡ／Ｄ変換すると共に、そのＡ／Ｄ変換後のデジタルデータであるＡ／Ｄ変換データの各々をメモリに格納する。そして、この機能を実現するために、請求項１のＡ／Ｄ変換処理装置は、Ａ／Ｄ変換器と、ＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）コントローラと、Ａ／Ｄ変換要求発生手段と、転送要求発生手段とに加え、信号発生回路を備えている。
【００１３】
Ａ／Ｄ変換器は、前記アナログ信号が入力され、Ａ／Ｄ変換の実施を指令するＡ／Ｄ変換要求信号を受けると、そのアナログ信号をＡ／Ｄ変換する。
また、ＤＭＡコントローラは、Ａ／Ｄ変換器から前記メモリへのＡ／Ｄ変換データのＤＭＡ転送を指令するＤＭＡ転送要求信号を受けると、Ａ／Ｄ変換器からメモリへのＡ／Ｄ変換データの転送を行うと共に、そのＤＭＡ転送要求信号を受ける毎に、メモリにおけるＡ／Ｄ変換データの転送先アドレスを変更することにより、メモリに複数のＡ／Ｄ変換データを記憶させる。つまり、ＤＭＡコントローラは、ＤＭＡ転送要求信号を受ける毎に、Ａ／Ｄ変換器からメモリの異なるアドレスへＡ／Ｄ変換データを転送する。
【００１４】
一方、Ａ／Ｄ変換要求発生手段は、自身に入力される信号に、立ち上がりエッジと立ち下がりエッジとのうちの一方である第１の信号エッジが発生すると、Ａ／Ｄ変換器にＡ／Ｄ変換要求信号を与える。すると、Ａ／Ｄ変換器が起動してアナログ信号をＡ／Ｄ変換することとなる。
【００１５】
また、転送要求発生手段は、自身に入力される信号に、立ち上がりエッジと立ち下がりエッジとのうちの一方である第２の信号エッジが発生すると、ＤＭＡコントローラにＤＭＡ転送要求信号を与える。すると、ＤＭＡコントローラが起動してＡ／Ｄ変換器からメモリへのデータ転送（即ち、Ａ／Ｄ変換データの転送）を行うこととなる。
【００１６】
そして、信号発生回路は、ＣＰＵとは並行して動作して、Ａ／Ｄ変換要求発生手段と転送要求発生手段とに信号を供給するものであり、Ａ／Ｄ変換要求発生手段への信号に、第１の信号エッジを前記サンプリング間隔毎に発生させ、転送要求発生手段への信号に、第１の信号エッジの発生タイミングから遅れたタイミングで第２の信号エッジを発生させる。
【００１７】
このため、請求項１のＡ／Ｄ変換処理装置では、信号発生回路からＡ／Ｄ変換要求発生手段への信号に第１の信号エッジが発生する毎に、Ａ／Ｄ変換器が起動して、アナログ信号のＡ／Ｄ変換が行われると共に、そのＡ／Ｄ変換器の各起動時から遅れたタイミング毎に、信号発生回路から転送要求発生手段への信号に第２の信号エッジが発生して、ＤＭＡコントローラが起動し、Ａ／Ｄ変換器からメモリへのデータ転送が行われることとなる。
【００１８】
そして、こうしたアナログ信号のＡ／Ｄ変換と、そのＡ／Ｄ変換によるＡ／Ｄ変換データのメモリへの転送という一連の動作は、ＣＰＵの処理とは別に実施される。しかも、Ａ／Ｄ変換の完了に連動してＡ／Ｄ変換データをメモリに転送する専用のハードウェアも必要ない。
【００１９】
よって、請求項１のＡ／Ｄ変換処理装置によれば、センサからのアナログ信号を所定のサンプリング間隔でＡ／Ｄ変換してＡ／Ｄ変換データの各々をメモリに格納することを、ＣＰＵの処理負荷を増加させずに、且つ、Ａ／Ｄ変換の完了に連動してＡ／Ｄ変換データをメモリに転送する専用のハードウェアを設けることなく、実現することができる。
【００２０】
ところで、請求項２に記載のように、第１の信号エッジの発生タイミングから第２の信号エッジが発生するまでの遅延時間Ｔｄｅｌａｙは、Ａ／Ｄ変換器がＡ／Ｄ変換要求信号を受けてからアナログ信号のＡ／Ｄ変換を完了するまでのＡ／Ｄ変換時間Ｔａｄよりも長く、且つ、第１の信号エッジの発生間隔（サンプリング間隔）Ｔｓよりも短ければ良い。尚、「Ａ／Ｄ変換器がＡ／Ｄ変換を完了する」とは、「Ａ／Ｄ変換データが確定して、そのＡ／Ｄ変換データを正しく読み出すことができる状態になった」ということである。
【００２１】
このような時間関係（Ｔａｄ＜Ｔｄｅｌａｙ＜Ｔｓ）を満たしていれば、Ａ／Ｄ変換器がアナログ信号のＡ／Ｄ変換を完了して、その回のＡ／Ｄ変換データが確定してから、Ａ／Ｄ変換器が次回のＡ／Ｄ変換を開始する前に、Ａ／Ｄ変換器からメモリへのデータ転送を開始することができ、Ａ／Ｄ変換の実施中の不定なＡ／Ｄ変換データをメモリに転送してしまうことを回避できるからである。
【００２２】
更に、請求項３に記載のように、上記遅延時間Ｔｄｅｌａｙは、ＤＭＡコントローラがＤＭＡ転送要求信号を受けてからメモリへのＡ／Ｄ変換データの転送を完了するまでのＤＭＡ転送時間Ｔｄｍａを、第１の信号エッジの発生間隔Ｔｓから引いた時間（Ｔｓ−Ｔｄｍａ）よりも短いことが好ましい。
【００２３】
このような時間関係（Ｔａｄ＜Ｔｄｅｌａｙ＜Ｔｓ−Ｔｄｍａ）を満たしていれば、Ａ／Ｄ変換器が次回のＡ／Ｄ変換を開始する前に、Ａ／Ｄ変換器からメモリへのデータ転送を完了することができ、Ａ／Ｄ変換データのメモリへの転送を、より確実に実施することできるからである。
【００２４】
次に、請求項４のＡ／Ｄ変換処理装置では、請求項１〜３のＡ／Ｄ変換処理装置において、第１の信号エッジと第２の信号エッジは、互いに反対方向のエッジである。そして、信号発生回路は、前記サンプリング間隔を周期とする所定デューティ比のハイ／ロー信号を出力する回路であると共に、その１つのハイ／ロー信号をＡ／Ｄ変換要求発生手段と転送要求発生手段との両方に供給する。そして更に、信号発生回路からのハイ／ロー信号の立ち上がりエッジと立ち下がりエッジとのうち、一方のエッジが第１の信号エッジとなり、他方のエッジが第２の信号エッジとなっている。尚、ハイ／ロー信号とは、矩形波信号ということである。
【００２５】
つまり、請求項４のＡ／Ｄ変換処理装置では、信号発生回路が出力するハイ／ロー信号に、一方のエッジが発生したタイミングでＡ／Ｄ変換器が起動し、他方のエッジが発生したタイミングでＤＭＡコントローラが起動するようにしている。
【００２６】
そして、このＡ／Ｄ変換処理装置によれば、信号発生回路は、１つのハイ／ロー信号を出力するだけなので、構成を簡単にすることができる。
次に、請求項５のＡ／Ｄ変換処理装置では、請求項４のＡ／Ｄ変換処理装置において、信号発生回路は、前記ハイ／ロー信号として、ＣＰＵにより設定される周期及びパルス幅のＰＷＭ信号を出力するＰＷＭ信号出力回路である。
【００２７】
この構成によれば、ＰＷＭ信号の周期が第１の信号エッジの発生間隔（即ち、サンプリング間隔）となるため、そのサンプリング間隔を、ＣＰＵによりＰＷＭ信号出力回路に設定する周期の値によって任意に設定することができる。また、第１の信号エッジの発生タイミングから第２の信号エッジが発生するまでの遅延時間Ｔｄｅｌａｙを、ＣＰＵによりＰＷＭ信号出力回路に設定するパルス幅の値によって任意に設定することができる。よって、汎用性が高い。
【００２８】
尚、ＰＷＭ信号のエッジとしては、ＣＰＵによってＰＷＭ信号出力回路に設定される周期及びパルス幅の各値のうち、周期の値によって発生間隔が変化し、且つ、パルス幅の値によっては発生タイミングが変化しない方のエッジである周期エッジと、その周期エッジとは反対方向のエッジであって、パルス幅の値により周期エッジからの発生間隔が変化する方のデューティエッジとがある。そして、周期エッジの方を第１の信号エッジとし、デューティエッジの方を第２の信号エッジとした場合には、パルス幅の値が上記遅延時間Ｔｄｅｌａｙとなる。逆に、デューティエッジの方を第１の信号エッジとし、周期エッジの方を第２の信号エッジとした場合には、「周期−パルス幅」の値が上記遅延時間Ｔｄｅｌａｙとなる。また、デューティエッジの発生間隔も、周期エッジの発生間隔と同じであり、ＰＷＭ信号出力回路に設定される周期の値によって変化するため、上記の何れの場合でも、その周期の値がサンプリング間隔となる。
【００２９】
次に、請求項６のＡ／Ｄ変換処理装置では、請求項４のＡ／Ｄ変換処理装置において、信号発生回路は、前記ハイ／ロー信号として、エンジンのクランク軸が所定角度回転する毎に、立ち上がりエッジと立ち下がりエッジとの一方である有効エッジが発生するクランク角信号を出力するクランク角信号出力回路である。
【００３０】
この構成によれば、エンジンのクランク軸が所定角度回転する毎に、Ａ／Ｄ変換器が起動することとなる。よって、クランク軸が所定角度回転する間隔をサンプリング間隔としたい場合に有効である。
【００３１】
尚、クランク角信号のエッジのうち、有効エッジの方を第１の信号エッジとし、それとは反対方向の非有効エッジを第２の信号エッジとすれば、Ａ／Ｄ変換器を起動させる時のクランク角が明確になるため好ましいが、逆に、非有効エッジの方を第１の信号エッジとし、有効エッジの方を第２の信号エッジとすることも可能である。一般に、クランク角信号のデューティ比は変化せずにほぼ５０％であるため、後者であっても、クランク軸が所定角度回転する毎にＡ／Ｄ変換器が起動されることに変わりはないからである。
【００３２】
一方、請求項７のＡ／Ｄ変換処理装置は、請求項１〜３のＡ／Ｄ変換処理装置において、第１の信号エッジと第２の信号エッジは、互いに同じ方向のエッジである。そして、信号発生回路は、前記サンプリング間隔を周期とする所定デューティ比のハイ／ロー信号を出力する信号出力回路と、該信号出力回路から出力されるハイ／ロー信号を所定時間だけ遅延させて出力する遅延回路とからなり、前記信号出力回路からのハイ／ロー信号をＡ／Ｄ変換要求発生手段に供給すると共に、前記遅延回路からのハイ／ロー信号を転送要求発生手段に供給する。そして更に、前記信号出力回路から出力されるハイ／ロー信号の立ち上がりエッジと立ち下がりエッジとのうちの一方である特定方向のエッジが、第１の信号エッジとなり、前記遅延回路から出力されるハイ／ロー信号の前記特定方向のエッジが、第２の信号エッジとなっている。
【００３３】
つまり、請求項７のＡ／Ｄ変換処理装置では、信号出力回路からのハイ／ロー信号に特定方向のエッジが発生したタイミングでＡ／Ｄ変換器が起動し、遅延回路からのハイ／ロー信号に特定方向のエッジが発生したタイミングでＤＭＡコントローラが起動するようにしている。
【００３４】
そして、この構成によっても、請求項１〜３のＡ／Ｄ変換処理装置を実現することができる。また、信号出力回路が出力するハイ／ロー信号の周期によってサンプリング間隔を変えることができ、遅延回路での遅延時間（上記所定時間）によって前述の遅延時間Ｔｄｅｌａｙを変えることができる。
【図面の簡単な説明】
【００３５】
【図１】第１実施形態のＥＣＵ（電子制御装置）を表す構成図である。
【図２】第１実施形態のＥＣＵのマイコンにおける各部の動作を表すタイムチャートである。
【図３】ＰＷＭ信号のパルス幅Ｔｄｕｔｙ（＝遅延時間Ｔｄｅｌａｙ）を、どういう値に設定するのかを説明する説明図である。
【図４】第２実施形態のＥＣＵを表す構成図である。
【図５】第３実施形態のＥＣＵを表す構成図である。
【図６】第３実施形態のＥＣＵのマイコンにおける各部の動作を表すタイムチャートである。
【図７】第４実施形態のＥＣＵを表す構成図である。
【発明を実施するための形態】
【００３６】
以下に、本発明が適用された実施形態の電子制御装置について説明する。尚、本実施形態の電子制御装置は、例えば自動車のディーゼルエンジンを制御するものであるが、以下では、本発明に直接関係する部分について説明する。
［第１実施形態］
図１に示すように、第１実施形態の電子制御装置（以下、ＥＣＵという）１は、マイコン（マイクロコンピュータ）１１を備えている。
【００３７】
そして、マイコン１１は、プログラムが格納されたＲＯＭ１２と、そのＲＯＭ１２内のプログラムを実行することで、エンジン３を制御するための各種処理を行うＣＰＵ１３と、ＣＰＵ１３による演算結果やＣＰＵ１３がエンジン３の制御に用いるデータ等を一時的に記憶するＲＡＭ１５とを備えている。
【００３８】
更に、マイコン１１は、Ａ／Ｄ変換器（ＡＤＣ）１７と、ＤＭＡコントローラ（ＤＭＡＣ）１９と、ＰＷＭ信号出力回路２１と、Ａ／Ｄ変換要求発生回路２３と、ＤＭＡ転送要求発生回路２５とを備えている。
【００３９】
Ａ／Ｄ変換器１７は、アナログ信号が入力される入力端子を複数（この例では４つ）有すると共に、Ａ／Ｄ変換の実施を指令するＡ／Ｄ変換要求信号（図１におけるＴｒｇＡ）を受けると、各入力端子からの複数のアナログ信号をＡ／Ｄ変換する。
【００４０】
尚、この例のＡ／Ｄ変換器１７は、各入力端子のアナログ信号を順次切り替えて１つのＡ／Ｄ変換回路でＡ／Ｄ変換する多チャンネルＡ／Ｄ変換器であり、各入力端子はＡ／Ｄ変換の各チャンネルｃｈ１〜ｃｈ４になっている。また、Ａ／Ｄ変換要求信号は、Ａ／Ｄ変換実施のトリガであることから、以下では、そのＡ／Ｄ変換要求信号のことを、トリガＡを意味するＴｒｇＡと言う。
【００４１】
ＤＭＡコントローラ１９は、ＤＭＡ転送を指令するＤＭＡ転送要求信号（図１におけるＴｒｇＢ）を受けると、Ａ／Ｄ変換器１７のチャンネルのうち、事前にＣＰＵ１３によってＤＭＡ転送の対象として設定されているチャンネル（以下、転送対象Ａ／Ｄチャンネルという）のＡ／Ｄ変換データを、Ａ／Ｄ変換器１７からＲＡＭ１５に転送（ＤＭＡ転送）する。また、ＤＭＡコントローラ１９は、ＣＰＵ１３により、Ａ／Ｄ変換データを格納すべきＲＡＭ１５の先頭アドレス（以下、格納先頭アドレスという）と、連続転送回数も、設定されるようになっている。
【００４２】
そして、ＤＭＡコントローラ１９は、ＣＰＵ１３により、上記転送対象Ａ／Ｄチャンネル、格納先頭アドレス、及び連続転送回数が設定されている状態で初期化されると、ＤＭＡ転送の実施回数が連続転送回数に達するまで、ＤＭＡ転送要求信号を受ける毎に、転送対象Ａ／ＤチャンネルのＡ／Ｄ変換データをＲＡＭ１５に転送すると共に、そのＲＡＭ１５におけるＡ／Ｄ変換データの転送先アドレスを、格納先頭アドレスから１つずつ進めていく。このため、ＤＭＡコントローラ１９は、ＤＭＡ転送要求信号を受ける毎に、Ａ／Ｄ変換器１７における転送対象Ａ／ＤチャンネルのＡ／Ｄ変換データを、ＲＡＭ１５の格納先頭アドレスから順に１つずつ格納していき、ＤＭＡ転送の実施回数が連続転送回数に達したら、ＣＰＵ１３によって再び初期化されるまで、ＤＭＡ転送の実施を停止することとなる。
【００４３】
尚、ＣＰＵ１３が行うＤＭＡコントローラ１９の初期化とは、ＤＭＡコントローラ１９にて、ＤＭＡ転送の実施回数をカウントしているカウンタや、転送先アドレスの格納先頭アドレスからの進み数をカウントしているカウンタを、０にクリアするものである。一方、ＤＭＡ転送要求信号は、ＤＭＡ転送実施のトリガであることから、以下では、そのＤＭＡ転送要求信号のことを、トリガＢを意味するＴｒｇＢと言う。
【００４４】
ＰＷＭ信号出力回路２１は、ＣＰＵ１３によってＰＷＭ信号の周期の値（周期値）とパルス幅の値（パルス幅値）とがそれぞれ書き込まれる周期値レジスタ２１ａ及びパルス幅値レジスタ２１ｂを備えると共に、ＣＰＵ１３とは並行して動作する回路である。そして、ＰＷＭ信号出力回路２１は、上記周期値レジスタ２１ａに書き込まれた値の周期を有し、且つ、上記パルス幅値レジスタ２１ｂに書き込まれた値のパルス幅を有したＰＷＭ信号を生成して、そのＰＷＭ信号を当該マイコン１１の信号出力端子Ｊ３から外部に出力する。尚、こうしたＰＷＭ信号出力回路２１は、例えば前述の特許文献３に記載されており、その特許文献３では、ＰＷＭ信号のパルス幅値のことを、デューティ値と称している。
【００４５】
また、本実施形態においては、ＰＷＭ信号のエッジのうち、立ち上がりエッジが前述の周期エッジであり、立ち下がりエッジが前述のデューティエッジである。
そして、図２に示すように、本実施形態におけるＰＷＭ信号では、立ち上がりから立ち下がりまで（周期エッジからデューティエッジまで）のハイ時間が、上記パルス幅値レジスタ２１ｂの値に該当するパルス幅Ｔｄｕｔｙである。尚、図２において、Ｔｐｗｍは、ＰＷＭ信号の周期であって、周期エッジの間隔であるが、デューティエッジの間隔もＴｐｗｍと同じである。
【００４６】
Ａ／Ｄ変換要求発生回路２３は、当該マイコン１１の信号入力端子Ｊ１を介して入力される信号に、立ち上がりエッジと立ち下がりエッジとのうちの一方のエッジ（第１の信号エッジに相当し、本実施形態では、立ち上がりエッジ）が発生すると、Ａ／Ｄ変換器１７にＴｒｇＡ（Ａ／Ｄ変換要求信号）を与える。
【００４７】
また、ＤＭＡ転送要求発生回路２５は、当該マイコン１１の信号入力端子Ｊ２を介して入力される信号に、立ち上がりエッジと立ち下がりエッジとのうちの一方のエッジ（第２の信号エッジに相当し、本実施形態では、立ち下がりエッジ）が発生すると、ＤＭＡコントローラ１９にＴｒｇＢ（ＤＭＡ転送要求信号）を与える。
【００４８】
尚、このようなＡ／Ｄ変換要求発生回路２３とＤＭＡ転送要求発生回路２５は、一般には、マイコンにおいて、フリーランタイマ回路や、タイマ割込を発生させるための回路や、インプットキャプチャ機能の回路等を有したブロックであるタイマユニット内に設けられているものである。
【００４９】
そして、上記２つの信号入力端子Ｊ１，Ｊ２は、当該マイコン１１の外部の配線により、上記信号出力端子Ｊ３と共通接続されている。このため、Ａ／Ｄ変換要求発生回路２３とＤＭＡ転送要求発生回路２５との両方には、ＰＷＭ信号出力回路２１からのＰＷＭ信号が当該マイコン１１の外部の配線を介して入力される。
【００５０】
よって、Ａ／Ｄ変換要求発生回路２３は、ＰＷＭ信号出力回路２１からのＰＷＭ信号に、立ち上がりエッジである周期エッジが生じると、Ａ／Ｄ変換器１７にＴｒｇＡを出力し、ＤＭＡ転送要求発生回路２５は、ＰＷＭ信号出力回路２１からのＰＷＭ信号に、立ち下がりエッジであるデューティエッジが生じると、ＤＭＡコントローラ１９にＴｒｇＢを出力することとなる。
【００５１】
一方、図１に示すように、ＥＣＵ１の制御対象であるエンジン３では、そのエンジン３の各気筒（本実施形態では４気筒の各々）へコモンレール（図示省略）からの燃料を噴射する各インジェクタＩＪ１〜ＩＪ４に、そのインジェクタＩＪ１〜ＩＪ４内の燃料圧（以下、インジェクタ圧という）を検出する圧力センサＳ１〜Ｓ４が設けられている。
【００５２】
そして、その各圧力センサＳ１〜Ｓ４から出力されるアナログ信号であるインジェクタ圧信号Ｐ１〜Ｐ４が、ＥＣＵ１に設けられた入力回路５を介して、マイコン１１内におけるＡ／Ｄ変換器１７の各チャンネル（各入力端子）ｃｈ１〜ｃｈ４に入力されるようになっている。
【００５３】
また、エンジン３には、当該エンジン３のクランク軸が所定角度（例えば１０°）回転する毎にパルスを出力する周知のクランク角センサ７が設けられている。
そして、そのクランク角センサ７からのパルス信号は、ＥＣＵ１に設けられた波形整形回路９でハイ／ロー信号へと波形整形されることにより、クランク軸が上記所定角度回転する毎に立ち上がりエッジと立ち下がりエッジとのうちの一方である有効エッジ（本実施形態では、立ち上がりエッジ）が発生するクランク角信号となる。更に、その波形整形回路９からのクランク角信号が、マイコン１１に入力されるようになっている。尚、マイコン１１では、クランク角信号に基づいて、クランク軸の回転位置や回転速度（即ちエンジン回転数）を検出する。また、一般的なことであるが、クランク角信号のデューティ比は５０％である。
【００５４】
次に、マイコン１１における各部の動作等について説明する。
図２に示すように、マイコン１１では、ＰＷＭ信号出力回路２１が、ＣＰＵ１３によって設定された周期Ｔｐｗｍ及びパルス幅ＴｄｕｔｙのＰＷＭ信号を出力する。
【００５５】
そして、そのＰＷＭ信号に周期エッジ（立ち上がりエッジ）が生じる毎に、Ａ／Ｄ変換要求発生回路２３からＡ／Ｄ変換器１７へＴｒｇＡが出力されて、Ａ／Ｄ変換器１７が起動する。すると、Ａ／Ｄ変換器１７は、各チャンネルｃｈ１〜ｃｈ４のアナログ信号（即ち、各気筒のインジェクタ圧信号Ｐ１〜Ｐ４）を順次（本実施形態ではチャンネル番号が小さいものから順に）Ａ／Ｄ変換する。
【００５６】
また、ＰＷＭ信号にデューティエッジ（立ち下がりエッジ）が生じる毎に、ＤＭＡ転送要求発生回路２５からＤＭＡコントローラ１９へＴｒｇＢが出力されて、ＤＭＡコントローラ１９が起動する。すると、前述したように、ＤＭＡコントローラ１９は、ＣＰＵ１３によって設定されている転送対象Ａ／ＤチャンネルのＡ／Ｄ変換データを、Ａ／Ｄ変換器１７からＲＡＭ１５に転送（ＤＭＡ転送）する。
【００５７】
このため、ＰＷＭ信号の周期エッジの発生タイミングで、Ａ／Ｄ変換器１７が起動されて、インジェクタ圧信号Ｐ１〜Ｐ４がＡ／Ｄ変換され、ＰＷＭ信号のデューティエッジの発生タイミング（即ち、周期エッジからパルス幅Ｔｄｕｔｙだけ遅れたタイミング）で、ＤＭＡコントローラ１９が起動されて、転送対象Ａ／ＤチャンネルのＡ／Ｄ変換データがＡ／Ｄ変換器１７からＲＡＭ１５に転送される、という動作が繰り返されることとなる。
【００５８】
そして、ＰＷＭ信号の周期Ｔｐｗｍが、インジェクタ圧信号Ｐ１〜Ｐ４のサンプリング間隔（Ａ／Ｄ変換間隔であり、サンプリング周期でもある）Ｔｓとなる。また、ＰＷＭ信号のパルス幅Ｔｄｕｔｙは、周期エッジ及びＴｒｇＡが発生してからデューティエッジ及びＴｒｇＢが発生するまでの遅延時間Ｔｄｅｌａｙであり、Ａ／Ｄ変換器１７を起動してからＡ／Ｄ変換データのＲＡＭ１５へのＤＭＡ転送を開始するまでの遅延時間Ｔｄｅｌａｙでもある。
【００５９】
以上のことから、本実施形態において、ＰＷＭ信号の周期Ｔｐｗｍは、インジェクタ圧信号Ｐ１〜Ｐ４をサンプリングすべき間隔（例えば２０μｓ）に設定している。
また、ＰＷＭ信号のパルス幅Ｔｄｕｔｙは、「Ａ／Ｄ変換器１７でのＡ／Ｄ変換データが確定してからＤＭＡコントローラ１９がＤＭＡ転送を開始し、且つ、次回のＡ／Ｄ変換が開始されるまでにＤＭＡコントローラ１９がＤＭＡ転送を完了する」という動作条件を満たすことが可能な時間に設定している。このように設定するのは、Ａ／Ｄ変換データのＲＡＭ１５への格納を確実に行えるようにするためである。
【００６０】
そこで次に、上記動作条件を満たすために、ＰＷＭ信号のパルス幅Ｔｄｕｔｙ（＝上記遅延時間Ｔｄｅｌａｙ）を、どういう値に設定するかについて、図３に基づき更に詳しく説明する。尚、以下の図３に基づく説明では、ＰＷＭ信号のパルス幅Ｔｄｕｔｙを、遅延時間Ｔｄｅｌａｙと称し、ＰＷＭ信号の周期Ｔｐｗｍを、サンプリング間隔Ｔｓと称する。
【００６１】
図３において、「Ｔｓ」は、インジェクタ圧信号Ｐ１〜Ｐ４のサンプリング間隔（＝Ｔｐｗｍ）である。また、「Ｔａｄ」は、Ａ／Ｄ変換器１７がＴｒｇＡを受けてからＡ／Ｄ変換を完了するまで（Ａ／Ｄ変換データが確定するまで）のＡ／Ｄ変換時間であり、「Ｔｄｍａ」は、ＤＭＡコントローラ１９がＴｒｇＢを受けてからＲＡＭ１５へのＡ／Ｄ変換データの転送を完了するまでのＤＭＡ転送時間である。
【００６２】
そして、本実施形態では、上記動作条件を満たすために、遅延時間Ｔｄｅｌａｙ（＝Ｔｄｕｔｙ）を、「Ｔａｄ＜Ｔｄｅｌａｙ＜Ｔｓ−Ｔｄｍａ」の大小関係を満たす値に設定している。つまり、遅延時間Ｔｄｅｌａｙは、Ａ／Ｄ変換時間Ｔａｄよりも長く、且つ、サンプリング間隔ＴｓからＤＭＡ転送時間Ｔｄｍａを引いた時間（＝Ｔｓ−Ｔｄｍａ）よりも短い時間に設定している。
【００６３】
また、このことは、遅延時間ＴｄｅｌａｙからＡ／Ｄ変換時間Ｔａｄを引いた時間（＝Ｔｄｅｌａｙ−Ｔａｄ）を「Ｔ１」とすると、そのＴ１が「０＜Ｔ１＜Ｔｓ−Ｔａｄ−Ｔｄｍａ」の大小関係を満たすように、遅延時間Ｔｄｅｌａｙを設定している、ということと同じ意味であるが、特に、Ｔ１が「（Ｔｓ−Ｔａｄ−Ｔｄｍａ）÷２」の値となるように、遅延時間Ｔｄｅｌａｙを設定すれば、Ａ／Ｄ変換の完了時からＤＭＡ転送の開始時（ＴｒｇＢの発生時）までの余裕時間と、ＤＭＡ転送の完了時から次のＡ／Ｄ変換の開始時（次のＴｒｇＡの発生時）までの余裕時間とが等しくなり、最も信頼性の高い動作が期待できる。
【００６４】
尚、Ａ／Ｄ変換器１７がＡ／Ｄ変換を開始してから該Ａ／Ｄ変換器１７内のＡ／Ｄ変換データが変化するまでの最小時間よりも、ＤＭＡ転送時間Ｔｄｍａの方が短いのであれば、遅延時間Ｔｄｅｌａｙは、最低でも「Ｔａｄ＜Ｔｄｅｌａｙ＜Ｔｓ」の大小関係を満たしていれば良い。この関係を満たしていさえすれば、Ａ／Ｄ変換器１７がＡ／Ｄ変換を完了してから次回のＡ／Ｄ変換を開始する前に、ＤＭＡコントローラ１９がＡ／Ｄ変換データのＤＭＡ転送を開始することができるからである。
【００６５】
一方、ＣＰＵ１３は、各気筒の燃料噴射タイミングを含む所定クランク角度分（例えば１２０°ＣＡ分）の処理対象期間が始まるタイミング毎に、ＤＭＡコントローラ１９に設定する転送対象Ａ／Ｄチャンネルを、今回の処理対象期間中に燃料噴射タイミングが到来する気筒のインジェクタ圧信号Ｐ１〜Ｐ４が入力されているチャンネルに切り替える（再設定する）と共に、ＤＭＡコントローラ１９を初期化する。
【００６６】
尚、ＣＡは、エンジン３のクランク軸の回転角度（クランク角）を意味する慣用語である。また、本実施形態において、ＣＰＵ１３は、格納先頭アドレスと連続転送回数については、例えば、動作開始直後の処理でＤＭＡコントローラ１９に初期値を設定して、その後は変更しないが、格納先頭アドレスと連続転送回数との両方又は一方についても、処理対象期間毎に異なる値へと再設定しても良い。
【００６７】
このため、気筒毎の処理対象期間のうち、例えば、第３気筒の燃料噴射タイミングを含む処理対象期間においては、図２に示すように、Ａ／Ｄ変換器１７のチャンネルｃｈ１〜ｃｈ４のうち、第３気筒のインジェクタ圧信号Ｐ３が入力されるチャンネルｃｈ３が、転送対象Ａ／Ｄチャンネルとして設定される。そして、ＤＭＡコントローラ１９は、ＴｒｇＢを受ける毎に、チャンネルｃｈ３のＡ／Ｄ変換データ（即ち、第３気筒のインジェクタ圧信号Ｐ３のＡ／Ｄ変換データ）をＲＡＭ１５にＤＭＡ転送することとなる。
【００６８】
このように、本実施形態では、燃料噴射が行われる噴射対象気筒のインジェクタ圧信号のＡ／Ｄ変換データを、Ａ／Ｄ変換間隔と同じ間隔でＲＡＭ１５にＤＭＡ転送している。
そして、ＣＰＵ１３は、処理対象期間が終了する毎に、ＲＡＭ１５に記憶されているＡ／Ｄ変換データを解析する（例えば積分する）ことで、実際の燃料噴射量を計算し、エンジン３への燃料噴射量を高精度に制御する。例えば、実際の燃料噴射量の計算結果に応じて、その後の燃料噴射量を補正したりする。
【００６９】
以上のような第１実施形態のＥＣＵ１によれば、マイコン１１において、ＰＷＭ信号出力回路２１からのＰＷＭ信号に周期エッジが発生する毎に、ＴｒｇＡが発生してＡ／Ｄ変換器１７が起動することにより、インジェクタ圧信号Ｐ１〜Ｐ４のＡ／Ｄ変換が行われ、ＰＷＭ信号にデューティエッジが発生する毎に、ＴｒｇＢが発生してＤＭＡコントローラ１９が起動することにより、Ａ／Ｄ変換器１７からＲＡＭ１５へのＡ／Ｄ変換データのＤＭＡ転送が行われる。
【００７０】
そして、こうしたＡ／Ｄ変換と、Ａ／Ｄ変換データのＲＡＭ１５への転送という一連の動作が、ＣＰＵ１３の処理とは別に実施される。しかも、Ａ／Ｄ変換の完了に連動してＡ／Ｄ変換データをＲＡＭ１５に転送する専用のハードウェアも必要ない。
【００７１】
よって、本願の課題を解決することができる。即ち、所定のサンプリング間隔でインジェクタ圧信号をＡ／Ｄ変換してＡ／Ｄ変換データをＲＡＭ１５に格納することを、ＣＰＵ１３の処理負荷を増加させずに、且つ、Ａ／Ｄ変換の完了に連動してＡ／Ｄ変換データをＲＡＭ１５に転送する専用のハードウェアを設けることなく、実現することができる。
【００７２】
また、ＰＷＭ信号出力回路２１が１つのＰＷＭ信号を出力するだけで済むことと、そのＰＷＭ信号出力回路２１は、元々マイコン１１に備えられている回路であるため、装置構成の大型化を招くことはない。
【００７３】
更に、ＣＰＵ１３によりＰＷＭ信号出力回路２１に設定する周期値によって、サンプリング間隔（Ａ／Ｄ変換間隔）を任意に設定することができ、また、ＣＰＵ１３によりＰＷＭ信号出力回路２１に設定するパルス幅値によって、前述の遅延時間Ｔｄｅｌａｙを任意に設定することができるため、汎用性が非常に高い。
【００７４】
尚、本実施形態では、図４のマイコン１１におけるＣＰＵ１３及びＲＯＭ１２以外の部分が、Ａ／Ｄ変換処理装置に相当している。そして、ＲＡＭ１５がメモリに相当し、Ａ／Ｄ変換要求発生回路２３がＡ／Ｄ変換要求発生手段に相当し、ＤＭＡ転送要求発生回路２５が転送要求発生手段に相当し、ＰＷＭ信号出力回路２１が信号発生回路に相当している。
【００７５】
一方、上記実施形態では、ＰＷＭ信号のエッジのうち、周期エッジの方を第１の信号エッジ（即ち、Ａ／Ｄ変換要求発生回路２３がＴｒｇＡを発生させる方のエッジ）とし、デューティエッジの方を第２の信号エッジ（即ち、ＤＭＡ転送要求発生回路２５がＴｒｇＢを発生させる方のエッジ）としたが、逆に、デューティエッジの方を第１の信号エッジとし、周期エッジの方を第２の信号エッジとしても良い。その場合、「周期Ｔｐｗｍ−パルス幅Ｔｄｕｔｙ」の値が、ＴｒｇＡが発生してからＴｒｇＢが発生するまでの遅延時間Ｔｄｅｌａｙとなり、その遅延時間Ｔｄｅｌａｙが前述の大小関係を満たすように、ＰＷＭ信号のパルス幅Ｔｄｕｔｙを設定すれば良い。
【００７６】
また、第１の信号エッジが立ち下がりエッジで、第２の信号エッジが立ち上がりエッジであっても良い。また、ＰＷＭ信号の周期エッジが立ち下がりエッジで、デューティエッジが立ち上がりエッジであっても良い。
【００７７】
また、汎用性は劣るものの、ＰＷＭ信号出力回路２１の代わりに、固定デューティ比のハイ／ロー信号を出力するクロック発生回路を用いることも可能である。
［第２実施形態］
図４に示す第２実施形態のＥＣＵ３１は、第１実施形態と比較すると、以下の点が異なっている。
【００７８】
即ち、マイコン１１内のＡ／Ｄ変換要求発生回路２３とＤＭＡ転送要求発生回路２５との両方には、２つの信号入力端子Ｊ１，Ｊ２介して、ＰＷＭ信号ではなく、波形整形回路９からのクランク角信号が入力されるようになっている。尚、本第２実施形態のマイコン１１には、ＰＷＭ信号出力回路２１が備えられていても、備えられていなくても、どちらでも良い。
【００７９】
よって、第２実施形態のＥＣＵ３１では、図２における「ＰＷＭ信号」を、「クランク角信号」に置き換えた動作が行われることとなる。
つまり、クランク角信号の有効エッジ（立ち上がりエッジ）の発生タイミングで、Ａ／Ｄ変換器１７が起動されて、インジェクタ圧信号Ｐ１〜Ｐ４がＡ／Ｄ変換され、クランク角信号の非有効エッジ（立ち下がりエッジ）の発生タイミングで、ＤＭＡコントローラ１９が起動されて、転送対象Ａ／ＤチャンネルのＡ／Ｄ変換データがＡ／Ｄ変換器１７からＲＡＭ１５に転送される、という動作が繰り返される。そして、クランク角信号の周期が、インジェクタ圧信号Ｐ１〜Ｐ４のサンプリング間隔（Ａ／Ｄ変換間隔）Ｔｓとなる。
【００８０】
このような第２実施形態によっても、第１実施形態と同様に、本願の課題を解決することができる。また特に、エンジン３のクランク軸が所定角度（本実施形態では１０°）回転する間隔をサンプリング間隔としたい場合に有効である。
【００８１】
ところで、クランク角信号のデューティ比は、ＰＷＭ信号出力回路２１からのＰＷＭ信号とは違って固定であり、一般には５０％であるが、支障はない。
なぜなら、例えばエンジン回転数が非常に高い６０００ｒｐｍの場合であっても、クランク角信号の１周期（＝Ｔｓ）である１０°ＣＡ分の時間は、約２８０μｓになり、図３における遅延時間Ｔｄｅｌａｙ（即ち、クランク角信号の有効エッジから非有効エッジまでのハイ時間）は、約１４０μｓになる。そして、図３におけるＡ／Ｄ変換時間ＴａｄとＤＭＡ転送時間Ｔｄｍａとの各々は、一般には数μｓである。よって、クランク角信号のデューティ比が５０％であっても、前述した「Ｔａｄ＜Ｔｄｅｌａｙ＜Ｔｓ−Ｔｄｍａ」の大小関係を十分満たすことができる。また、更に条件を厳しくして、クランク角信号の１周期が１°ＣＡ分の時間であり、「Ｔｓ＝２８μｓ、Ｔｄｅｌａｙ＝１４μｓ」であったとしても、ＴａｄとＴｄｍａとが数μｓであれば、上記大小関係を満たすことができる。
【００８２】
一方、上記実施形態では、クランク角信号のエッジのうち、有効エッジの方を第１の信号エッジ（即ち、Ａ／Ｄ変換要求発生回路２３がＴｒｇＡを発生させる方のエッジ）とし、非有効エッジの方を第２の信号エッジ（即ち、ＤＭＡ転送要求発生回路２５がＴｒｇＢを発生させる方のエッジ）としたが、逆に、非有効エッジの方を第１の信号エッジとし、有効エッジの方を第２の信号エッジとしても良い。
【００８３】
また、第１実施形態の変形例としても述べたが、第１の信号エッジが立ち下がりエッジで、第２の信号エッジが立ち上がりエッジであっても良い。また、クランク角信号の有効エッジが立ち下がりエッジで、非有効エッジが立ち上がりエッジであっても良い。
【００８４】
尚、本第２実施形態では、波形整形回路９が、信号出力回路及びクランク角信号出力回路に相当している。
また、エンジン制御用のＥＣＵでは、波形整形回路９によって波形整形された後のクランク角信号から、上記所定角度（１０°）よりも更に小さい一定のクランク角（例えば１°ＣＡ）毎に有効エッジが発生するクランク角信号を生成して出力するクランク角信号処理回路が設けられる場合がある。そこで、そのようなクランク角信号処理回路からのクランク角信号が、Ａ／Ｄ変換要求発生回路２３とＤＭＡ転送要求発生回路２５との両方に入力されるように構成しても良い。この場合、そのクランク角信号処理回路が、信号出力回路及びクランク角信号出力回路に相当することとなる。
［第３実施形態］
図５に示す第３実施形態のＥＣＵ３３は、第１実施形態と比較すると、下記（１）及び（２）の点が異なっている。
【００８５】
（１）ＤＭＡ転送要求発生回路２５は、信号入力端子Ｊ２を介して入力される信号に立ち上がりエッジが発生すると、ＤＭＡコントローラ１９にＴｒｇＢを与える。つまり、ＴｒｇＢを発生させる第２の信号エッジが、ＴｒｇＡを発生させる第１の信号エッジと同じ方向のエッジになっている。
【００８６】
（２）ＥＣＵ３３において、マイコン１１の外部に遅延回路２７が備えられており、その遅延回路２７には、ＰＷＭ信号出力回路２１から信号出力端子Ｊ３を経由してマイコン１１の外部に出力されるＰＷＭ信号が入力される。そして、遅延回路２７は、そのＰＷＭ信号出力回路２１からのＰＷＭ信号を所定時間だけ遅延させて、マイコン１１の信号入力端子Ｊ２に出力する。
【００８７】
このため、Ａ／Ｄ変換要求発生回路２３には、ＰＷＭ信号出力回路２１からのＰＷＭ信号（以下の本第３実施形態の説明において、信号Ａという）がそのまま入力されるが、ＤＭＡ転送要求発生回路２５には、遅延回路２７からのＰＷＭ信号であって、信号Ａを所定時間だけ遅延させたＰＷＭ信号（以下の本第３実施形態の説明において、信号Ｂという）が入力される。
【００８８】
このような第３実施形態のＥＣＵ３３では、図６に示すように、信号Ａの立ち上がりエッジの発生タイミングで、Ａ／Ｄ変換器１７が起動されて、インジェクタ圧信号Ｐ１〜Ｐ４がＡ／Ｄ変換され、信号Ｂの立ち上がりエッジの発生タイミングで、ＤＭＡコントローラ１９が起動されて、転送対象Ａ／ＤチャンネルのＡ／Ｄ変換データがＡ／Ｄ変換器１７からＲＡＭ１５に転送される、という動作が繰り返される。
【００８９】
そして、本第３実施形態では、遅延回路２７が信号Ａを遅延させる上記所定時間であって、図６におけるＴｄｅｌａｙが、図３における遅延時間Ｔｄｅｌａｙに該当し、その図６におけるＴｄｅｌａｙは、前述した「Ｔａｄ＜Ｔｄｅｌａｙ＜Ｔｓ−Ｔｄｍａ」の大小関係を満たす値に設定されている。尚、本第３実施形態においても、信号Ａ（ＰＷＭ信号）の周期が、インジェクタ圧信号Ｐ１〜Ｐ４のサンプリング間隔Ｔｓとなる。
【００９０】
このような第３実施形態によっても、第１実施形態と同様に、本願の課題を解決することができる。また、ＰＷＭ信号出力回路２１の代わりに、固定デューティ比のハイ／ロー信号を出力するクロック発生回路を用いても、遅延回路２７での遅延時間によって、ＴｒｇＡからＴｒｇＢまでの上記遅延時間Ｔｄｅｌａｙを調節することができる。
【００９１】
尚、本実施形態では、ＰＷＭ信号出力回路２１と遅延回路２７とが、信号出力回路に相当している。そして、信号Ａ，Ｂの立ち上がりエッジが、請求項７記載の特定方向のエッジに相当している。
【００９２】
一方、ＴｒｇＡを発生させる第１の信号エッジと、ＴｒｇＢを発生させる第２の信号エッジは、両方ともに立ち下がりエッジであっても良い。その場合、信号Ａの立ち下がりエッジの発生タイミングでＡ／Ｄ変換器１７が起動し、信号Ｂの立ち下がりエッジの発生タイミングでＤＭＡコントローラ１９が起動することとなる。
［第４実施形態］
図７に示す第４実施形態のＥＣＵ３５は、第３実施形態と比較すると、以下の点が異なっている。
【００９３】
即ち、ＰＷＭ信号出力回路２１から信号出力端子Ｊ３を経由してマイコン１１の外部に出力されるＰＷＭ信号が、マイコン１１の信号入力端子Ｊ２にそのまま入力され、マイコン１１内において、信号入力端子Ｊ２から入力されるＰＷＭ信号が、遅延回路２９で所定時間だけ遅延されて、ＤＭＡ転送要求発生回路２５に入力される。
【００９４】
つまり、本第４実施形態では、図５における遅延回路２７と同じ役割の遅延回路２９が、マイコン１１内に設けられている。尚、遅延回路２９としては、マイコン１１内で信号を遅延させる回路ならば良く、例えば、入力信号をクロックに同期してサンプリングすると共に、サンプリング結果が所定回数以上連続して同じになったレベルを出力信号のレベルにする、といった回路を用いることができる。この回路の場合、入力信号がレベル変化してから、上記所定回数のサンプリングが行われた時点で、出力信号が入力信号と同じレベルに変化することとなる。このため、上記所定回数によって遅延時間を変更することができる。
【００９５】
そして、このような第４実施形態によっても、第３実施形態と同じ作用及び効果が得られる。また、第３実施形態と比較すると、ＥＣＵ３５の構成部品を少なくすることができる利点がある。
【００９６】
以上、本発明の一実施形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々なる態様で実施し得ることは勿論である。
【００９７】
例えば、センサは、前述の圧力センサＳ１〜Ｓ４に限らず、気筒内の燃焼圧力を検出するセンサ等でも良い。また、制御対象は、エンジン以外でも良い。
【符号の説明】
【００９８】
１，３１，３３，３５…ＥＣＵ（電子制御装置）、３…エンジン、５…入力回路、７…クランク角センサ、９…波形整形回路、１１…マイコン、１２…ＲＯＭ、１３…ＣＰＵ、１５…ＲＡＭ、１７…Ａ／Ｄ変換器、１９…ＤＭＡコントローラ、２１…ＰＷＭ信号出力回路、２１ａ…周期値レジスタ、２１ｂ…パルス幅値レジスタ、２３…Ａ／Ｄ変換要求発生回路、２５…ＤＭＡ転送要求発生回路、２７，２９…遅延回路
【図１】
2011061512.tif 000003
【図４】
2011061512.tif 000004
【図５】
2011061512.tif 000005
【図７】
2011061512.tif 000006
【図２】
2011061512.tif 000007
【図３】
2011061512.tif 000008
【図６】
2011061512.tif 000009