(57)【要約】【課題】記録再生特性をより安定させる。【解決手段】情報ビット挿入部１１は、データに情報ビットを一定の間隔で挿入し、データ変換部１２は、情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換する。設定部１５は、情報ビットの値を演算するための制御区間を設定し、情報ビット決定部１６は、制御区間の符号を演算して、演算対象と異なる制御区間に挿入される情報ビットの値を決定する。本発明は、ブルーレイディスクレコーダに適用することができる。【選択図】図１
2011086333.tif 000002
【特許請求の範囲】
【請求項１】
データに情報ビットを一定の間隔で挿入する挿入手段と、
前記情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換する変換手段と、
前記情報ビットの値を演算するための制御区間を設定する設定手段と、
前記制御区間の前記符号を演算して、演算対象と異なる前記制御区間に挿入される前記情報ビットの値を決定する決定手段と
を備えるデータ変調装置。
【請求項２】
前記設定手段は、前記データに挿入された前記情報ビットを基準として、前記情報ビットの直前のデータパターンの最後のビットとその次のビットの間に前記制御区間の区切りを設定する
請求項１に記載のデータ変調装置。
【請求項３】
前記挿入手段は、演算対象となる前記制御区間の符号に基づき演算された値の前記情報ビットを、演算対象となる前記制御区間より後方の前記制御区間に挿入する
請求項１に記載のデータ変調装置。
【請求項４】
前記設定手段は、演算対象となる前記制御区間としてDSV制御区間とパリティ演算区間とを設定し、
前記決定手段は、前記情報ビットとして、演算対象となる前記DSV制御区間の符号に基づきDSVを演算するとともに、前記情報ビットとして、演算対象となる前記パリティ演算区間のパリティを演算し、
前記挿入手段は、演算対象となる前記DSV制御区間の符号に基づき演算されたDSVの前記情報ビットを、演算対象となる前記DSV制御区間に挿入するとともに、演算対象となる前記パリティ演算区間のパリティの前記情報ビットを、演算対象となる前記パリティ演算区間の後方の前記パリティ演算区間に挿入する
請求項３に記載のデータ変調装置。
【請求項５】
前記パリティ演算区間と前記DSV制御区間とは、異なる区間である
請求項４に記載のデータ変調装置。
【請求項６】
前記挿入手段は、前記情報ビットが挿入されていることを表す識別情報を同期信号に挿入する
請求項４に記載のデータ変調装置。
【請求項７】
前記可変長規則を持ったRLL符号は、変換前のデータと変換後の符号との関係において、偶奇性保存パターンを有する
請求項４に記載のデータ変調装置。
【請求項８】
前記可変長規則を持ったRLL符号のテーブルは、最小ランｄ＝１、前記最大ランｋ＝７、基本データ長ｍ＝２、前記基本符号語長ｎ＝３であり、さらに、変換規則として最小ランの連続を、有限の所定回数以下に制限する規則を有している
請求項７に記載のデータ変調装置。
【請求項９】
前記設定手段は、前記データに挿入された前記情報ビットを基準として、前記情報ビットから一定のビット数だけ前のビットの直後に前記区切りを設定する
請求項１に記載のデータ変調装置。
【請求項１０】
挿入手段と、
変換手段と、
設定手段と、
決定手段と
を備えるデータ変調装置のデータ変調方法であって、
前記挿入手段は、データに情報ビットを一定の間隔で挿入し、
前記変換手段は、前記情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換し、
前記設定手段は、前記情報ビットの値を演算するための制御区間を設定し、
前記決定手段は、前記制御区間の前記符号を演算して、演算対象と異なる前記制御区間に挿入される前記情報ビットの値を決定する
データ変調方法。
【請求項１１】
コンピュータを、
挿入手段と、
変換手段と、
設定手段と、
決定手段と
して機能させるプログラムであって、
前記挿入手段は、データに情報ビットを一定の間隔で挿入し、
前記変換手段は、前記情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換し、
前記設定手段は、前記情報ビットの値を演算するための制御区間を設定し、
前記決定手段は、前記制御区間の前記符号を演算して、演算対象と異なる前記制御区間に挿入される前記情報ビットの値を決定する
プログラム。
【請求項１２】
請求項１０のデータ変調方法によって変調されたチャネルビットを用いて記録された記録媒体。
【請求項１３】
データに情報ビットを一定の間隔で挿入する挿入手段と、
前記情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換する変換手段と、
前記情報ビットの値を演算するための制御区間を設定する設定手段と、
前記制御区間の前記符号を演算して、前記制御区間に挿入される前記情報ビットの値を決定する決定手段と
を備え、
前記挿入手段は、前記制御区間の区切り位置に関する識別情報を同期信号に挿入する
データ変調装置。
【請求項１４】
データに情報ビットを一定の間隔で挿入する挿入手段と、
前記情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換する変換手段と、
前記情報ビットの値を演算するための制御区間を設定する設定手段と、
前記制御区間の前記符号を演算して、前記制御区間に挿入される前記情報ビットの値を決定する決定手段と
を備えるデータ変調装置のデータ変調方法であって、
前記挿入手段は、前記制御区間の区切り位置に関する識別情報を同期信号に挿入する
データ変調方法。
【請求項１５】
コンピュータを、
データに情報ビットを一定の間隔で挿入する挿入手段と、
前記情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換する変換手段と、
前記情報ビットの値を演算するための制御区間を設定する設定手段と、
前記制御区間の前記符号を演算して、前記制御区間に挿入される前記情報ビットの値を決定する決定手段と
して機能させるプログラムであって、
前記挿入手段は、前記制御区間の区切り位置に関する識別情報を同期信号に挿入する
プログラム。
【請求項１６】
請求項１４のデータ変調方法によって変調されたチャネルビットを用いて記録された記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ変調装置および方法、並びにプログラムに関し、特に記録再生特性をより安定させるようにしたデータ変調装置および方法、並びにプログラムに関する。
【背景技術】
【０００２】
データを所定の伝送路に伝送したり、または例えば磁気ディスク、光ディスク、光磁気ディスク等の記録媒体に記録する際、伝送路や記録媒体に適するように、データの変調が行われる。このような変調方法の１つとして、ブロック符号が知られている。ブロック符号とは、データ列をｍ×ｉビットからなる単位（以下データ語という）にブロック化し、このデータ語を適当な符号則に従って、ｎ×ｉビットからなる符号語に変換するものである。以下、符号語のビットをチャネルビットとも称する。そしてこの符号は、ｉ＝１のときには固定長符号となり、またｉが複数個選べるとき、すなわち、１乃至ｉmax（最大のｉ）の範囲の所定のｉを選択して変換したときには可変長符号となる。このブロック符号化された符号は可変長符号（d,k;m,n;r）と表される。
【０００３】
ここでｉは拘束長と称され、ｉmaxはｒ（最大拘束長）となる。またｄは、例えば、連続する"１"の間に入る"０"の最小連続個数、すなわち"０"の最小ランを示し、ｋは連続する"１"の間に入る"０"の最大連続個数、すなわち"０"の最大ランを示している。
【０００４】
ところで上述のようにして得られる符号語を、光ディスクや光磁気ディスク等に記録する場合、例えばコンパクトディスク(CD)やミニディスク(MD)（登録商標）では、可変長符号列より、"１"を反転とし、"０"を無反転とするNRZI(NonReturn to Zero Inverted)変調を行い、NRZI変調された可変長符号(以下、記録波形列と称する)に基づき、記録が行なわれている。これはマークエッジ記録と称される。これに対して、ISO規格の3.5inch・230MB容量の光磁気ディスク等では、記録変調された符号列が、NRZI変調されずにそのまま記録される。これはマークポジション記録と称される。現在のように高記録密度化された記録メディアでは、マークエッジ記録が多く用いられている。
【０００５】
記録波形列の最小反転間隔をＴminとし、最大反転間隔をＴmaxとするとき、線速方向に高密度記録を行うためには、最小反転間隔Ｔminは長い方が、即ち最小ランｄは大きい方が良く、またクロックの再生の面からは、最大反転間隔Ｔmaxは短い方が、即ち最大ランｋは小さい方が望ましい。またオーバーライト特性を考慮する場合にはＴmax/Ｔminは小さい方が望ましい。さらには、JitterやS/Nの点から検出窓幅Ｔw=m/nが大きいことが重要になるなど、メディアの条件と照らし合わせながら種々の変調方法が提案され、実用化されている。
【０００６】
ここで具体的に、光ディスク、磁気ディスク、または光磁気ディスク等において、提案されたり、あるいは実際に使用されている変調方式をあげてみる。CDやMDで用いられるEFM符号((2,10;8,17;1)とも表記される)やDVD（Digital Versatile Disc）で用いられる8-16符号((2,10;1,2;1)とも表記される)、そしてPD(120mm650MB容量)で用いられるRLL(2,7)((2,7;m,n;r)とも表記される)は、最小ランd=2のRLL符号である。また、MD−DATA
２あるいはISO規格の3.5inchMO(640MB容量)で用いられるRLL(1,7)((1,7;2,3;r)とも表記される)は、最小ランｄ＝１のRLL符号である。この他、現在開発研究されている、記録密度の高い光ディスクや光磁気ディスク等の記録再生ディスク装置においては、最小マークの大きさや、変換効率のバランスの取れた、最小ランｄ＝１のRLL符号（Run Length Limited code）がよく用いられている。
【０００７】
可変長の RLL(1,7)符号の変調テーブルは、例えば以下のようなテーブルである。
＜表１＞
RLL(1,7) : (d,k;m,n;r) = (1,7;2,3;2)
データパターン    符号パターン
ｉ＝１  11              00x
10              010
01              10x
ｉ＝２  0011            000 00x
0010            000 010
0001            100 00x
0000            100 010 
【０００８】
ここで変調テーブル内の記号ｘは、次に続くチャネルビットが"０"であるときに"１"と
され、また次に続くチャネルビットが"１"であるときに"０"とされる。最大拘束長ｒは２
である。
【０００９】
可変長RLL(1,7)のパラメータは(1,7;2,3,2)であり、記録波形列のビット間隔をＴとすると、(ｄ＋１)Ｔで表される最小反転間隔Ｔminは２(=1+1)Ｔとなる。データ列のビット間隔をＴdataとすると、この(m/n)×２で表される最小反転間隔Ｔminは1.33(=(2/3)×2)Ｔdataとなる。また(ｋ＋１)Ｔで表される最大反転間隔Ｔmaxは、Ｔmax = ８(=7+1)Ｔ(=(m/n)×８Ｔdata = (2/3)×８Ｔdata = 5.33Ｔdata) である。さらに検出窓幅Ｔwは(m/n)×Ｔdataで表され、その値は、Ｔw = 0.67(=2/3)Ｔdata となる。
【００１０】
ところで、表１のRLL(1,7)による変調を行ったチャネルビット列においては、発生頻度としてはＴminである２Ｔが一番多く、以下、３Ｔ，４Ｔ，５Ｔ，６Ｔ，...の順に多い。そして最小ラン（Ｔmin）である２Ｔが繰り返した場合、即ちエッジ情報が早い周期で多く発生することは、クロック再生には有利となる場合が多い。
【００１１】
ところが、例えば光ディスクの記録再生において、さらに記録線密度を高くしていった場合、最小ランは、エラーが発生しやすい部位となる。なぜなら、ディスク再生時において、最小ランの波形出力は、他のランよりも小さく、例えばデフォーカスやタンジェンシャル・チルト等による影響を受けやすいからである。またさらに、高記録線密度における、最小マークの連続した記録再生は、ノイズ等の外乱の影響も受けやすく、従ってデータ再生誤りを起こしやすくなる。この時のデータ再生誤りのパターンとしては、連続する最小マークの先頭のエッジから最後のエッジまでが、一斉にシフトして誤るという場合がある。即ち発生するビットエラー長は、最小ランの連続する区間の、先頭から最後まで伝搬することになる。従ってエラー伝搬は長くなってしまうという問題が現れる。
【００１２】
高線密度にデータを記録再生する場合の安定化のためには、最小ランの連続を制限することが効果的である。
【００１３】
一方、記録媒体へのデータの記録、あるいはデータの伝送の際には、記録媒体あるいは伝送路に適した符号化変調が行われるが、これら変調符号に低域成分が含まれていると、例えば、ディスク装置のサーボ制御におけるトラッキングエラーなどの、各種のエラー信号に変動が生じ易くなったり、あるいはジッターが発生し易くなったりする。従って変調符号は、低域成分がなるべく抑制されている方が望ましい。
【００１４】
低域成分を抑制する方法として、DSV(Digital Sum Value)制御がある。DSVとは、チャネルビット列をNRZI化（すなわちレベル符号化）して記録符号列とし、そのビット列（データのシンボル）の"１"を「＋１」、"０"を「−１」として、符号を加算していったときのその総和を意味する。DSVは記録符号列の低域成分の目安となる。DSVの正負のゆれの絶対値を小さくすること、すなわちDSV制御を行うことは、記録符号列の直流成分を除き、低域成分を抑制することになる。
【００１５】
前記表１に示した、可変長RLL(1,7)テーブルによる変調符号は、DSV制御が行われていない。このような場合のDSV制御は、変調後の符号化列（チャネルビット列）において、所定の間隔でDSV計算を行い、所定のDSVビットを符号化列（チャネルビット列）内に挿入することで、実現される（例えば、特許文献１）。
【００１６】
チャネルビット列内に挿入するDSVビット数は、最小ランｄによって決まる。ｄ＝１の時、最小ランを守るように、符号語内の任意の位置にDSVビットを挿入する場合、必要なビット数は２(＝ｄ＋1)チャネルビットである。また最大ランを守るように、符号語内の任意の位置にDSVビットを挿入する場合に必要となるビット数は４(＝2×(ｄ＋1))チャネルビットである。これらよりも少ないチャネルビットでDSV制御を行うと、挟まれる前後のパターンによって、DSV制御できない場合が発生する。
【００１７】
(d,k;m,n) = (1,7;2,3)である RLL(1,7)符号において、前記DSVビットを、変換率と合わせて、データに換算すると、
４チャネルビット×２／３  ＝  ８／３  ＝  ２．６７データ相当（2.67 Ｔdata）
になる。
【００１８】
ところでDSVビットは、基本的には冗長ビットである。従って符号変換の効率から考えれば、DSVビットはなるべく少ないほうが良い。 
【００１９】
またさらに、挿入されるDSVビットによって、最小ランｄおよび最大ランｋは、変化しないほうが良い。（ｄ，ｋ）が変化すると、記録再生特性に影響を及ぼしてしまうからである。
【００２０】
ただし、実際のRLL符号においては、最小ランは記録再生特性への影響が大きいために、必ず守られる必要があるが、最大ランについては必ずしも守られてはいない。場合によっては最大ランを破るパターンを同期パターンに用いるフォーマットも存在する。例えば、DVD（Digital Versatile Disk）の8-16符号における最大ランは11Ｔだが、同期パターン部分において最大ランを超える14Ｔを与え、同期パターンの検出能力を上げている。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開平１１−１７７４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
ところで、DSV制御を行うことがフォーマットにより規定されていたとしても、システムによってはDSV制御が不要である場合がある。システムとして予め決められたフォーマットに対し、直流成分の抑圧を必要としなくなった場合は、所定間隔で挟まれたDSV制御のためのビットは冗長なビットとなる。
【００２３】
また、直流成分の抑圧が必要な場合であっても、システムとして予め決められたフォーマットに対し、直流成分の抑圧が必要以上になされている場合においても、所定間隔で挟まれたDSV制御のためのビットは冗長と考えることができる。
【００２４】
本発明は、このような状況に鑑みてなされたものであり、予め決められたフォーマットを利用しながら、記録再生特性をより安定させることができるようにするものである。
【課題を解決するための手段】
【００２５】
本発明の一側面は、データに情報ビットを一定の間隔で挿入する挿入手段と、前記情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換する変換手段と、前記情報ビットの値を演算するための制御区間を設定する設定手段と、前記制御区間の前記符号を演算して、演算対象と異なる前記制御区間に挿入される前記情報ビットの値を決定する決定手段とを備えるデータ変調装置である。
【００２６】
前記設定手段は、前記データに挿入された前記情報ビットを基準として、前記情報ビットの直前のデータパターンの最後のビットとその次のビットの間に前記制御区間の区切りを設定することができる。
【００２７】
前記挿入手段は、演算対象となる前記制御区間の符号に基づき演算された値の前記情報ビットを、演算対象となる前記制御区間より後方の前記制御区間に挿入することができる。
【００２８】
前記設定手段は、演算対象となる前記制御区間としてDSV制御区間とパリティ演算区間とを設定し、前記決定手段は、前記情報ビットとして、演算対象となる前記DSV制御区間の符号に基づきDSVを演算するとともに、前記情報ビットとして、演算対象となる前記パリティ演算区間のパリティを演算し、前記挿入手段は、演算対象となる前記DSV制御区間の符号に基づき演算されたDSVの前記情報ビットを、演算対象となる前記DSV制御区間に挿入するとともに、演算対象となる前記パリティ演算区間のパリティの前記情報ビットを、演算対象となる前記パリティ演算区間の後方の前記パリティ演算区間に挿入することができる。
【００２９】
前記パリティ演算区間と前記DSV制御区間とは、異なる区間とすることができる。
【００３０】
前記挿入手段は、前記情報ビットが挿入されていることを表す識別情報を同期信号に挿入することができる。
【００３１】
前記可変長規則を持ったRLL符号は、変換前のデータと変換後の符号との関係において、偶奇性保存パターンを有することができる。
【００３２】
前記可変長規則を持ったRLL符号のテーブルは、最小ランｄ＝１、前記最大ランｋ＝７、基本データ長ｍ＝２、前記基本符号語長ｎ＝３であり、さらに、変換規則として最小ランの連続を、有限の所定回数以下に制限する規則を有していることができる。
【００３３】
前記設定手段は、前記データに挿入された前記情報ビットを基準として、前記情報ビットから一定のビット数だけ前のビットの直後に前記区切りを設定することができる。
【００３４】
本発明の側面はまた、挿入手段と、変換手段と、設定手段と、決定手段とを備えるデータ変調装置のデータ変調方法であって、前記挿入手段は、データに情報ビットを一定の間隔で挿入し、前記変換手段は、前記情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換し、前記設定手段は、前記情報ビットの値を演算するための制御区間を設定し、前記決定手段は、前記制御区間の前記符号を演算して、演算対象と異なる前記制御区間に挿入される前記情報ビットの値を決定するデータ変調方法である。
【００３５】
さらに本発明の側面は、コンピュータを、挿入手段と、変換手段と、設定手段と、決定手段として機能させるプログラムであって、前記挿入手段は、データに情報ビットを一定の間隔で挿入し、前記変換手段は、前記情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換し、前記設定手段は、前記情報ビットの値を演算するための制御区間を設定し、前記決定手段は、前記制御区間の前記符号を演算して、演算対象と異なる前記制御区間に挿入される前記情報ビットの値を決定するプログラムである。
【００３６】
本発明の一側面においては、挿入手段が、データに情報ビットを一定の間隔で挿入し、変換手段が、情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換し、設定手段が、情報ビットの値を演算するための制御区間を設定し、決定手段が、制御区間の符号を演算して、演算対象と異なる制御区間に挿入される情報ビットの値を決定する。
【００３７】
本発明の他の側面は、上記データ変調方法によって変調されたチャネルビットを用いて記録された記録媒体である。
【００３８】
本発明のさらに他の側面は、データに情報ビットを一定の間隔で挿入する挿入手段と、前記情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換する変換手段と、前記情報ビットの値を演算するための制御区間を設定する設定手段と、前記制御区間の前記符号を演算して、前記制御区間に挿入される前記情報ビットの値を決定する決定手段とを備え、前記挿入手段は、前記制御区間の区切り位置に関する識別情報を同期信号に挿入するデータ変調装置である。
【００３９】
本発明のさらに他の側面はまた、データに情報ビットを一定の間隔で挿入する挿入手段と、前記情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換する変換手段と、前記情報ビットの値を演算するための制御区間を設定する設定手段と、前記制御区間の前記符号を演算して、前記制御区間に挿入される前記情報ビットの値を決定する決定手段とを備えるデータ変調装置のデータ変調方法であって、前記挿入手段は、前記制御区間の区切り位置に関する識別情報を同期信号に挿入するデータ変調方法である。
【００４０】
本発明のさらに他の側面は、コンピュータを、データに情報ビットを一定の間隔で挿入する挿入手段と、前記情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換する変換手段と、前記情報ビットの値を演算するための制御区間を設定する設定手段と、前記制御区間の前記符号を演算して、前記制御区間に挿入される前記情報ビットの値を決定する決定手段として機能させるプログラムであって、前記挿入手段は、前記制御区間の区切り位置に関する識別情報を同期信号に挿入するプログラムである。
【００４１】
本発明のさらに他の側面は、上記データ変調方法によって変調されたチャネルビットを用いて記録された記録媒体である。
【００４２】
本発明の他の側面においては、挿入手段が、データに情報ビットを一定の間隔で挿入し、変換手段が、情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従ってRLL符号に変換し、設定手段が、情報ビットの値を演算するための制御区間を設定し、決定手段が、制御区間の符号を演算して、制御区間に挿入される情報ビットの値を決定する。挿入手段はまた、制御区間の区切り位置に関する識別情報を同期信号に挿入する。
【発明の効果】
【００４３】
以上のように、本発明の一側面によれば、記録再生特性をより安定させることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明のデータ変調装置の一実施の形態の基本的構成を示すブロック図である。
【図２】本発明のデータ変調装置の一実施の形態の構成を示すブロック図である。
【図３】記録符号列生成処理を説明するフローチャートである。
【図４】制御区間設定処理を説明するフローチャートである。
【図５】制御区間設定処理を説明する図である。
【図６】DSV制御区間を説明する図である。
【図７】パリティ演算区間を説明する図である。
【図８】本発明のデータ変調装置の一実施の形態の構成を示すブロック図である。
【図９】DSV制御区間とパリティ演算区間を説明する図である。
【図１０】DSV制御区間とパリティ演算区間を説明する図である。
【図１１】DSV制御区間とパリティ演算区間を説明する図である。
【図１２】本発明のデータ変調装置の他の実施の形態の構成を示すブロック図である。
【図１３】パーソナルコンピュータの一実施の形態の構成を示すブロック図である。
【発明を実施するための形態】
【００４５】
以下、発明を実施するための形態（以下、実施の形態と称する）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
【００４６】
＜１．第１の実施の形態＞
［変調テーブル］
【００４７】
最初に、本発明で使用される変調テーブルについて説明する。
【００４８】
表２は、表１の変調方式に較べて、さらに高記録密度に対応した1,7PP符号の変調方式である。
【００４９】
＜表２＞
1,7PP : (d,k;m,n;r) = (1,7;2,3;4)
データパターン    符号パターン
11              *0*
10              001
01              010
0011            010 100
0010            010 000
0001            000 100
000011          000 100 100
000010          000 100 000 
000001          010 100 100
000000          010 100 000
110111          001 000 000(next010)
00001000        000 100 100 100
00000000        010 100 100 100
if xx1 then *0* = 000
xx0 then *0* = 101
=============================
Sync & Termination
#01 001 000 000 001 000 000 001  (24 channel bits)
# = 0  not terminate case
# = 1  terminate case
Termination table
00              000
0000            010 100
110111    001 000 000(next010):
When next channel bits are '010',
convert '11 01 11' to '001 000 000'.
【００５０】
表２の変調テーブルは、変換パターンとして、それがないと変換処理ができない基礎パターン（（11）から（000000）までのデータパターンよりなる変換パターン）、それがなくても変換処理は可能であるが、それを行うことによって、より効果的な変換処理が実現する置換パターン（（110111），（00001000），（00000000）のデータパターンよりなる変換パターン）、および、データ列を任意の位置で終端させるための終端パターン（（00），（0000）のデータパターンよりなる変換パターン）を有している。
【００５１】
また、表２は、最小ランｄ＝１、最大ランｋ＝７で、基礎パターンの要素に不確定符号（＊で表される符号）を含んでいる。不確定符号は、直前および直後の符号語列の如何によらず、最小ランｄと最大ランｋを守るように、"０"か"１"に決定される。すなわち表２において、変換する２データパターンが（11）であったとき、その直前の符号語列（チャネルビット列）によって、"000"または"101"の符号パターンが選択され、そのいずれかに変換される。例えば、直前の符号語列の１チャネルビットが"１"である場合、最小ランｄを守るために、データパターン（11）は、符号パターン"000"に変換され、直前の符号語列の１チャネルビットが"０"である場合、最大ランｋが守られるように、データパターン（11）は、符号パターン"101"に変換される。
【００５２】
表２の変調テーブルの基礎パターンは可変長構造を有している。すなわち、拘束長ｉ＝１における基礎パターンは、必要数の４つ（2^m = 2^2 = 4）よりも少ない３つ（*0*，001，010の３つ）で構成されている。その結果、データ列を変換する際に、拘束長ｉ＝１だけでは変換できないデータ列が存在することになる。結局、表２において、全てのデータ列を変換するには（変調テーブルとして成り立つためには）、拘束長ｉ＝３までの基礎パターンを参照する必要がある。
【００５３】
また、表２の変調テーブルは、最小ランｄの連続を制限する置換パターンを持っているため、データパターンが（110111）である場合、さらに後ろに続く符号語列が参照され、それが"010"であるとき、この６データパターン符号パターン"001 000 000"に置き換えられる。また、このデータパターンは、後ろに続く符号語列が"010"以外である場合、２データ単位（（11），（01），（11））で符号パターンに変換されるので、符号語"*0* 010 *0*"に変換される。これによって、データを変換した符号語列は、最小ランの連続が制限され、最大でも６回までの最小ラン繰り返しとなる。
【００５４】
そして表２の変調テーブルは、最大拘束長ｒ＝４である。拘束長ｉ＝４の変換パターンは、最大ランｋ＝７を実現するための、置換パターン（最大ラン保証パターン）で構成されている。すなわち、データパターン（00001000）は、符号パターン"000 100 100 100"に変換され、データパターン（00000000）は、符号パターン"010 100 100 100"に変換されるように構成されている。そしてこの場合においても、最小ランｄ＝１は守られている。
【００５５】
さらに表２は、同期パターンを挟むために、データ列の任意の位置において終端させる場合、データ列が（00）または（0000）で終端位置となる際には、終端パターンが用いられる。挿入される同期パターンは、先頭の１符号語が終端パターン使用識別ビットとなっており、終端パターンが用いられた時は、直後の同期パターン列の先頭符号語が"１"となる。また終端パターンが用いられなかった時は、"０"となる。なお、表２における同期パターンは、上述の終端パターン使用識別ビットと、同期パターン検出のために、最大ランｋ＝７を超えるｋ＝８の符号パターンを２回繰り返し、合計24符号語で構成してある。
【００５６】
ところで表２の変換パターンは、データパターンの要素としての「１」の個数を２で割った時の余りと、変換される符号パターンの要素としての「１」の個数を２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。つまり、表２は、対応するいずれの要素も「１」の個数が奇数または偶数となるような変換規則を持っている。すなわち表２は、変換前のデータと変換後の符号との関係において、偶奇性保存パターンを有する。例えば、変換パターンのうちのデータパターン（000001）は、"010 100 100"の符号パターンに対応しているが、それぞれの要素としての「１」の個数は、データパターンでは１個、対応する符号パターンでは３個であり、どちらも２で割ったときの余りが１（奇数）で一致している。同様にして、変換パターンのうちのデータパターン（000000）は、"010 100 000"の符号パターンに対応しているが、それぞれ「１」の個数は、データパターンでは０個、対応する符号パターンでは２個であり、どちらも２で割ったときの余りが０（偶数）で一致している。
【００５７】
次に、DSV制御を行う方法について述べる。表１のRLL(1,7)符号のような、変調テーブルにDSV制御が行われていない場合における従来のDSV制御は、例えば、データ列を変調した後、変調後のチャネルビット列に、所定の間隔で、DSVビットを少なくとも（ｄ＋１）ビットだけ付加することで行われた。表２のような変調テーブルにおいても、従来と同様にDSV制御を行うことができるが、表２における、データパターンと符号パターンの関係を生かして、さらに効率良くDSV制御を行うことができる。即ち、変調テーブルは、データパターンの要素としての「１」の個数と符号パターンの要素としての「１」の個数を２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている。この時、前記のようにチャネルビット列内に、「反転」を表す"１"、あるいは「非反転」を表す"０"のDSVビットを挿入することは、データビット列内に、「反転」するならば（１）の、「非反転」ならば（０）の、それぞれDSVビットを挿入することと等価となる。
【００５８】
例えば表２において、データ変換する３ビットが（001）と続いたときに、その後ろにおいてDSVビットを挾むものとすると、データは、（001x）（xは１ビットで、「０」又は「１」）となる。ここでｘに「０」を与えれば、表２の変調テーブルで、
データパターン    符号パターン
0010              010 000
の変換が行われ、また、「１」を与えれば、
データパターン    符号パターン
0011              010 100
の変換が行われる。符号語列をNRZI化して、レベル符号列を生成すると、これらは
データパターン  符号パターン  レベル符号列
0010            010 000      011111
0011            010 100      011000
となり、レベル符号列の最後の３ビットが相互に反転している。このことは、DSVビットｘの（１）と（０）を選択することによって、データ列内においても、DSV制御が行えることを意味する。 
【００５９】
DSV制御による冗長度を考えると、データ列内の１ビットでDSV制御を行うということは、チャネルビット列で表現すれば、表２の変換率(m:n=2:3)より、1.5チャネルビットでDSV制御を行っていることに相当する。一方、表１のようなRLL(1,7)テーブルにおいてDSV制御を行うためには、チャネルビット列においてDSV制御を行う必要がある。この時最小ランを守るためには、少なくとも２チャネルビットが必要であり、表２のDSV制御と比較すると、冗長度がより大きくなってしまう。換言すれば、表２のテーブル構造を持つ時、データ列内でDSV制御を行うことで、効率よくDSV制御を行うことができる。
【００６０】
以上に説明した(d,k)=(1,7)の最小ランと最大ランを持った、高記録密度に対応した表２のような可変長テーブルは、例えば高密度光ディスクシステムである、Blu-ray Disc ReWritable ver1.0 （登録商標）におけるフォーマットとして採用されている。
【００６１】
そして今後において、さらなる高記録密度に対して、具体的に例えば高密度光ディスクに対するさらなる高密度規格に対して、データとチャネルビットの変換方式においても、さらに安定したシステムが要求されている。
【００６２】
その際、既に商品化されている例えば Blu-ray Disc ReWritable ver1.0 に採用されている可変長テーブルを用いた上で、さらに安定したシステムを実現すれば、従来の設計技術を流用することができるので、ハードウエア設計時の設計リスクを低減することができる。
【００６３】
［データ変調装置の構成］
【００６４】
図１は、本発明のデータ変調装置の一実施の形態の基本的構成を示すブロック図である。
【００６５】
データ変調装置１は、情報ビット挿入部１１、データ変換部１２、同期信号発生部１３、NRZI化部１４、制御区間設定部１５、および情報ビット決定部１６を有している。情報ビット決定部１６は、パリティ制御部２１とDSV制御部２２を有している。
【００６６】
データに情報ビットを一定の間隔で挿入する挿入手段としての情報ビット挿入部１１は、入力されたデータに所定の間隔で情報ビットを挿入する。この実施の形態の場合、情報ビットはパリティビットまたはDSVビットである。情報ビット挿入部１１からは、情報ビットが挿入されたデータ列が出力されるほか、情報ビットが挿入された位置情報が出力される。この位置情報は必要に応じて後段の各部で使用される。
【００６７】
情報ビットが挿入されたデータを、可変長変換規則を有する変調テーブルに従って符号に変換する変換手段としてのデータ変換部１２は、情報ビット挿入部１１から出力されたデータを、所定の（例えば上記表２の）可変長テーブルに従ってチャネルビット列に変換する。チャネルビット列は例えば、連続した”１”の間に挟まれる”０”が、最小で1回かつ最大で7回となっている。
【００６８】
同期信号発生部１３は、入力されたデータ列に同期して、表２の可変長テーブルに従って同期信号を発生し、データ変換部１２に出力する。この同期信号パターンはチャネルビット列とされている。データ変換部１２は、情報ビット挿入部１１から供給されたデータを変換したチャネルビット列に、同期信号発生部１３から供給された同期信号パターンのチャネルビット列を合成し、NRZI化部１４に出力する。
【００６９】
NRZI化部１４は、データ変換部１２より供給されたチャネルビット列をNRZI化する。ここにおけるNRZI化とは、上述したように、チャネルビットの”１”で０と１の反転を行い、チャネルビットの”０”では前のまま保持する変換である。NRZI化が行われた符号を、ここではレベル符号と呼ぶ。あるいは、そのレベル符号が最終的に記録される符号となったのであれば、記録符号列と呼ぶ。
【００７０】
区切りにより区切られる、情報ビットの値を演算するための制御区間を設定する設定手段としての制御区間設定部１５は、入力情報としてNRZI化部１４からのレベル符号に関する情報と、データ変換部１２からの、データからチャネルビットに変換した時の可変長な決定長さに関する情報を用いて制御区間を設定し、情報ビット決定部１６に出力する。
【００７１】
制御区間の符号を演算して、演算対象と異なる制御区間に挿入される情報ビットの値を決定する決定手段としての情報ビット決定部１６は、最終的な記録符号列を決定して出力する。記録符号列は、”１”と”０”の並びで言えば、レベル符号の形式である。このため、パリティ制御部２１は、制御区間設定部１５により設定された制御区間がパリティ演算区間である場合、そのパリティ演算区間のパリティビットを決定し、決定したパリティビットを情報ビット挿入部１１に出力する。DSV制御部２２は、制御区間設定部１５により設定された制御区間がDSV制御区間である場合、そのDSV制御区間のDSVビットを決定する。そしてDSV制御部２２は、NRZI化部１４から入力されたレベル符号のうち、決定したDSVビットを含む方を記録符号列として選択し、出力する。出力された記録符号列は、伝送されたり、例えばブルーレイディスク（商標）などの記録媒体２０に記録される。
【００７２】
図２は、図１のデータ変調装置１をより具体化した場合のデータ変調装置の構成を示すブロック図である。
【００７３】
図２のデータ変調装置１においては、パリティ制御部２１が、パリティ演算部３１とパリティビット決定部３２とにより構成されている。また、DSV制御部２２が、DSV演算部４１と記録符号列決定部４２とにより構成されている。
【００７４】
パリティ演算部３１は、NRZI化部１４からのレベル符号列を用いてパリティに関する演算を行う。パリティ演算のための演算区間は、制御区間設定部１５により設定される。パリティ演算は、例えば、パリティ演算区間のレベル符号から、”１”の個数をカウントし、その結果が偶数と奇数のいずれであるかを識別することで行われる。
【００７５】
パリティビット決定部３２は、パリティ演算部３１により演算された結果に基づきパリティビットを決定し、情報ビット挿入部１１に供給し、所定の挿入位置に挿入させる。挿入位置はこの実施の形態の場合、パリティビットの演算対象のパリティ演算区間より後方のパリティ演算区間のデータ列とされる。
【００７６】
DSV制御部２２においては、DSV演算部４１が、NRZI化部１４からのレベル符号列を用いてDSV演算行う。DSV演算のための演算区間は、制御区間設定部１５により設定される。DSV演算は例えば次のように行われる。すなわち、指定されたDSV制御区間のレベル符号から、”１”の個数がカウントされ、さらに”０”の個数がカウントされる。そして”１”と”０”の個数差と、これまでの累積DSVをあわせた情報が作成される。そして、情報ビットとしてDSVビット（１）を与えた場合の累積DSVと、DSVビット（０）を与えた場合の累積DSVのうち、累積DSVが０に近い方が、選択される。
【００７７】
なお、DSV演算部４１には、次のDSVビット挿入位置を情報ビット挿入部１１に出力させることもできる。
【００７８】
記録符号列決定部４２は、NRZI化部１４より入力されたレベル符号のうち、DSVビットとして（１）を与えられたものと、（０）を与えられたもののいずれか一方を記録符号列として選択し、出力する。この選択は、DSV演算部４１の演算結果に従って行われる。
【００７９】
なお、各部の動作のタイミングは、図示しないタイミング管理部から供給されるタイミング信号に同期して管理されている。
【００８０】
［記録符号列生成処理］
【００８１】
次に、図３のフローチャートを参照して、図２のデータ変調装置１が実行する記録符号列生成処理について説明する。
【００８２】
図３は、記録符号列生成処理を説明するフローチャートである。
【００８３】
ステップＳ１において情報ビット挿入部１１は、入力されたデータ列に情報ビットを挿入する。この実施の形態の場合、データが４５ビット単位に区分され、その直後に１ビットの情報ビットが挿入される。従って、情報ビットの挿入位置は入力データ列のビット数をカウントすることで、情報ビット挿入部１１が自ら判断することができる。
【００８４】
情報ビットがパリティビットである場合、その値はパリティビット決定部３２により指示される。これにより指定された値（１または０）のパリティビットが予め設定されている所定の挿入位置に挿入されたデータ列が生成される。
【００８５】
なお、情報ビットがパリティビットである場合、その挿入位置もパリティビット決定部３２により指定させることもできる。
【００８６】
情報ビットがDSVビットである場合、情報ビット挿入部１１は、（１）と（０）の両方をDSVビットとして挿入する。すなわち、DSVビット（１）が挿入されたデータ列と、DSVビット（０）が挿入されたデータ列の２つのデータ列が生成される。
【００８７】
なお、情報ビットがDSVビットである場合、その値と挿入位置をDSV演算部４１により指定させることもできる。
【００８８】
詳細は後述するが、情報ビットがDSVビットである場合、それは演算対象とされたDSV制御区間内の所定の位置に挿入される。これに対して情報ビットがパリティビットである場合、それは演算対象とされたパリティ演算区間より後のパリティ演算区間の所定の位置に挿入される。
【００８９】
ステップＳ２においてデータ変換部１２は、情報ビット挿入部１１から供給された、情報ビットが挿入されているデータ列を、表２の変調テーブルに従ってデータ変換する。これによりデータ列が、表２のデータパターンを単位として、表２の符号パターンからなるチャネルビット列に変換される。
【００９０】
ステップＳ３において同期信号発生部１３は、表２に従って、入力されたデータ列に同期して、同期信号を発生する。この同期信号はデータ変換部１２に供給される。データ変換部１２はこのチャネルビット列の所定の位置に、同期信号発生部１３より供給された、チャネルビット列形式の同期信号を挿入する。
【００９１】
ステップＳ４においてNRZI化部１４は、データ変換部１２より供給されたチャネルビット列をNRZI化する。すなわち、チャネルビットが”１”の場合、直前のレベル符号が“１”であればレベル符号は“０”とされ、直前のレベル符号が“０”であればレベル符号は“１”とされる。そして、チャネルビットが”０”である場合、直前のレベル符号が“１”であればレベル符号は“１”とされ、直前のレベル符号が“０”であればレベル符号は“０”とされる。
【００９２】
ステップＳ５において制御区間設定部１５は、制御区間設定処理を実行する。この処理により、チャネルビット列の所定の区間が制御区間として設定される。この制御区間の長さは可変である。すなわち、一定のビット数を単位として制御区間が設定される訳ではない。
【００９３】
なお、この制御区間設定処理の詳細は、図４と図５を参照して後述する。
【００９４】
ステップＳ６において制御区間設定部１５は、制御区間はDSV制御区間であるかを判定する。すなわち、制御区間がDSV制御区間であるのか、パリティ演算区間であるのかが判定される。いずれの区間であるのかはシステムまたはユーザーの指定による。ユーザーによる指定がなければシステムの指定の基づく判定が行われ、ユーザーによる指定がある場合には、ユーザーによる指定が優先され、ユーザーの指定に基づく判定が行われる。
【００９５】
すなわち、ユーザーは厳密なDSV制御が必要ではないと判断するとき、システムではDSV制御ビットを挿入する位置として指定されている位置の全部または一部に、DSVビットに代えて、パリティビットを挿入するように指示することができる。
【００９６】
ステップＳ６において制御区間はDSV制御区間であると判定された場合、ステップＳ７においてDSV演算部４１は、制御区間であるDSV制御区間についてDSV演算を行う。すなわち、DSV演算部４１には、DSVビット（０）が挿入されたデータ列を変換したレベル符号列と、DSVビット（１）が挿入されたデータ列を変換したレベル符号列の２種類のレベル符号列が入力される。DSV演算部４１は、一方のレベル符号列のDSV演算区間のDSVを、それまでの累積されたDSVに加算した値と、他方のレベル符号列のDSV演算区間のDSVを、それまでの累積されたDSVに加算した値とを比較する。そして加算したDSVがより０に近い方を選択し、その加算値を新たな累積DSVとする。
【００９７】
ステップＳ８において記録符号列決定部４２は、記録符号列を決定する。すなわち、記録符号列決定部４２は、２種類のレベル符号列のうち、DSV演算部４１により選択された方を記録符号列として選択し、出力する。
【００９８】
一方、ステップＳ６において制御区間はDSV制御区間ではないと判定された場合、すなわち、パリティ演算区間であると判定された場合、ステップＳ９においてパリティ演算部３１は、制御区間であるパリティ演算区間についてパリティ演算を行う。そしてステップＳ１０においてパリティ演算部３１は、パリティビットを決定する。具体的には、パリティ演算区間のレベル符号の例えば“１”の数がカウントされ、その数が偶数であればパリティビットの値は（０）とされ、奇数であればパリティビットの値は（１）とされる。決定された値のパリティビットが情報ビット挿入部１１に供給され、次のパリティ演算区間のパリティビット挿入位置に挿入される。すなわち、この実施の形態の場合、パリティ演算の対象とされたパリティ演算区間ではなく、その後のパリティ演算区間にパリティビットが挿入される。
【００９９】
ステップＳ１０の処理の後、ステップＳ８において、記録符号列決定部４２により記録符号列を決定する処理が実行される。この場合、記録符号列決定部４２は、NRZI化部１４より入力されたパリティ演算区間のレベル符号をそのまま記録符号列として選択し、出力する。
【０１００】
上述したように、表２は、変換前のデータと変換後の符号との関係において、偶奇性が保存されている。従って、チャネルビットで演算された結果に基づいてデータ列に挿入さえる情報ビットの値（すなわち、１または０）を決定しても、DSV制御とパリティ制御は可能である。
【０１０１】
次に、図３のステップＳ５の制御区間設定処理の詳細について、図４と図５を参照して説明する。
【０１０２】
図４は、制御区間設定処理を説明するフローチャートである。
【０１０３】
ステップＳ３１において制御区間設定部１５は、情報ビット挿入位置Ｐを取得する。この実施の形態の場合、４５個のデータ毎に1個の情報ビットが挿入されるので、変換対象のデータのビット数をカウントすることでこの位置Ｐを取得することができる。
【０１０４】
ステップＳ３２において制御区間設定部１５は、情報ビット挿入位置Ｐの直前のデータパターンの最後のビットの位置Ｑを取得する。なお、挿入位置Ｐの直前のデータパターンは、情報ビットを含まないデータパターンとされる。
【０１０５】
ステップＳ３３において制御区間設定部１５は、データの制御区切りＢを、位置Ｑのビットと次のビットの間に設定する。すなわち、データに挿入された情報ビットを基準として、情報ビットの直前のデータパターンの最後のビットとその次のビットの間に制御区切りＢが設定される。
【０１０６】
ステップＳ３４において制御区間設定部１５は、データの制御区切りＢに対応するチャネルビットの制御区切りｂを求める。
【０１０７】
ステップＳ３５において制御区間設定部１５は、連続する任意の数の制御区切りｂの間の区間を制御区間として設定する。
【０１０８】
制御区間設定処理の具体例についてさらに説明する。
【０１０９】
図５は制御区間設定処理を説明する図である。４５個のデータ毎に１個の情報ビットを挿入する動作が繰り返される。すなわち、データ列を４５個のデータ（４５ビット）を単位として区分し、４５個のデータ（それぞれを第１ビット乃至第４５ビットとする）の直後に１個の情報ビットを挿入する処理が繰り返される。従って情報ビット挿入後のデータは、図５に示されるように、４５個のデータの次の４６個目の位置Ｐに情報ビットが挿入された、単位境界Ｔを区切りとする４６ビット単位のデータ列となる。
【０１１０】
表２に示されるように、データパターンのビット数は、２，４，６，８のいずれかである。図５Ａに示される例の場合、第４１ビット乃至第４６ビットの６ビット（000011）が、データパターンを構成している。しかし、このパターンは、第４６ビットの情報ビットを含んでいるので、挿入位置Ｐの直前のデータパターンから除外される。データパターン（000011）より前の第３７ビット乃至第４０ビットの４ビットのデータパターン（0001）が、挿入位置Ｐの直前のデータパターンとなる。従って、挿入位置Ｐの直前のデータパターンの最後のビットの位置Ｑは、第４０ビットの位置となる。
【０１１１】
図５Ａの例の場合、位置Ｑの第４０ビットと次のビットである第４１ビットの間に、データの制御区切りＢが設定される。
【０１１２】
これに対して、図５Ｂに示される例の場合、第４５ビットと第４６ビットのデータ（00）は、次の単位の第１ビットと第２ビットのデータ（01）とともにデータパターン（0001）を構成する。従って、データパターン（0001）は位置Ｐの直前のデータパターンではない。それより前の第４１ビット乃至第４４ビットの４ビット（0011）が、挿入位置Ｐの直前のデータパターンである。従って、挿入位置Ｐの直前のデータパターンの最後のビットの位置Ｑは、データパターン（0011）の最後のビットである第４４ビットの位置となる。
【０１１３】
図５Ｂの例の場合、位置Ｑの第４４ビットと次のビットである第４５ビットの間に、データの制御区切りＢが設定される。
【０１１４】
なお、図５には、説明の便宜上、データの制御区切りＢと他の制御区切りＢの間の区間が制御区間として示されている。実際には、データをチャネルビットに変換した後の、制御区切りｂと他の制御区切りｂの間の区間が制御区間として設定される。
【０１１５】
この制御区間が、上述したパリティ演算区間またはDSV制御区間とされる。
【０１１６】
図６は、DSV制御区間を説明する図である。すなわち、図６は、情報ビットのすべてがDSVビットとされた場合の制御区間を表している。
【０１１７】
データ列Ｘ１は、図示されていない装置から情報ビット挿入部１１に入力されるデータ列を表している。このデータ列Ｘ１には、ユーザデータの他、ECC（Error-Correcting Code）等の情報データが含まれている。情報ビット挿入部１１は、このデータ列Ｘ１の所定間隔（具体的には、４５ビット毎）の位置にDSVビットＤを１ビット挿入し、DSVビット付きデータ列Ｘ２を生成する。
【０１１８】
データ列Ｘ１の先頭の区間は、同期信号（SYNC)を挿入することを前提として、予め他の区間より短い長さとされている。データ列Ｘ２中のDSV制御区間(DATA1, DATA2, および DATA3)の長さを、それぞれaデータ、bデータ、およびbデータとする。データ変換部１２の変換率m:n = 2:3の変調テーブルを用いた変調により生成されるチャネルビット列Ｘ３の各DSV制御区間(DATA1, DATA2, およびDATA3)の長さ（cbit）は、( a×３/２ ) = ( 1.5a )あるいは、( b×３/２) = ( 1.5b )となる。
【０１１９】
データ変換部１２は、同期信号発生部１３が発生した同期信号をチャネルビット列Ｘ３に挿入することでシンク付きチャネルビット列Ｘ４を生成する。シンク付きチャネルビット列Ｘ４の所定の位置（図６の例の場合、DATA1位置の前の先頭位置）には、チャネルビット形式で同期信号ブロック（SYNC）が挿入されている。同期信号のチャネルビット数をc(cbit) とするとき、a,b,c の間には、次の式（１）の関係が成り立つ。
1.5a + c = 1.5b                    （１）
これにより、同期信号を含んだフォーマットにおいても、等しい間隔でDSV制御が行われることとなる。
【０１２０】
１ビットのデータであるDSVビットは、チャネルビット内では、1.5チャネルビットに相当する。即ち、データ列内に１ビット挿入されたDSVビットは、チャネルビットでは、以下のように変換率分だけ増加する。
１ビット  ×  ｎ／ｍ  ＝  １×３／２  ＝  1.5チャネルビット    （２）
【０１２１】
制御区切りＢは、情報ビット（図６の場合、DSVビットＤ）を挿入する単位の境界である単位境界Ｔに近いが、それとは異なる位置とされている。
【０１２２】
ここで使用している可変長テーブルである表２の特性から、DSVビットに（０）を与えた場合と、（１）を与えた場合とを選択することによって、良好にDSV制御を行うことができる。
【０１２３】
制御区切りＢと他の制御区切りＢの間の区間がDSV制御区間Ｗとされる。このDSV制御区間Ｗが制御区間設定部１５からDSV演算部４１に供給される。図６の例の場合、制御区切りＢ０（図示せず）と次の制御区切りＢ１の間の区間がDSV制御区間Ｗ１とされ、制御区切りＢ１と次の制御区切りＢ２の間の区間がDSV制御区間Ｗ２とされている。制御区切りＢ２と次の制御区切りＢ３の間の区間がDSV制御区間Ｗ３とされている。DSVビットは、演算対象とされるDSV制御区間内に配置される。例えばDSV制御区間Ｗ２を対象としてDSV演算された結果得られたDSVは、DSVビットＤ１として、DSV制御区間Ｗ２内に配置され、DSV制御区間Ｗ３を対象としてDSV演算された結果得られたDSVは、DSVビットＤ２として、DSV制御区間Ｗ３内に配置される。
【０１２４】
DSVビットはDSV制御区間においては、１ビットだけが含まれる。これにより良好にDSV制御を行うことができる。
【０１２５】
尚、DSV制御区間を固定の値とすることもできる。この場合、例えば情報ビットの位置から１０データ前が、各区間の制御区切りＢとして指定される。すなわち、データに挿入された情報ビットを基準として、情報ビットから一定のビット数だけ前のビットの直後に制御区切りＢが設定される。可変長変換なので、変換後のずれが発生するが、固定にした区切り以降のチャネルビットにもとづく情報を、次の区間に含ませるようにしてDSV制御することができる。
【０１２６】
図７は、パリティ演算区間を説明する図である。すなわち、図７は、情報ビットのすべてがパリティビットとされた場合の制御区間を表している。
【０１２７】
制御区切りＢと他の制御区切りＢの間の区間がパリティ演算区間Ｗとされる。このパリティ演算区間Ｗが制御区間設定部１５からパリティV演算部３１に供給される。図７の例の場合、制御区切りＢ１０（図示せず）と次の制御区切りＢ１１の間の区間がパリティ演算区間Ｗ１１とされ、制御区切りＢ１１と次の制御区切りＢ１２の間の区間がパリティ演算区間Ｗ１２とされ、制御区切りＢ１２と次の制御区切りＢ１３の間の区間がパリティ演算区間Ｗ１３とされている。
【０１２８】
パリティビットは、演算対象とされるパリティ演算区間外に配置される。例えばパリティ演算区間Ｗ１１を対象としてパリティ演算された結果得られたパリティビットは、パリティビットＰ１１として、パリティ演算区間Ｗ１１の外側であって、それより後のパリティ演算区間Ｗ１２内に配置され、パリティ演算区間Ｗ１２を対象としてパリティ演算された結果得られたパリティビットは、パリティビットＰ１２として、パリティ演算区間Ｗ１２の外側であって、それより後のパリティ演算区間Ｗ１３内に配置される。
【０１２９】
図７に示されるようにパリティ演算だけを行うようにした場合、データ変調装置１は、図８に示されるように構成される。図７を図２と比較して明らかなように、図７のデータ変調装置１は、図２のデータ変調装置１のDSV制御部２２を省略した構成となっている。
【０１３０】
図９は、DSV制御区間とパリティ演算区間を説明する図である。すなわち、図９は、情報ビットのうち一部をパリティビットとし、残りをDSVビットのままとした場合の制御区間を表している。
【０１３１】
図９の例の場合、連続する制御区切りＢが１個置きに選択され、選択された区切りの間の区間がDSV制御区間とされる。また、同様に他の制御区切りＢが１個置きに選択され、選択された区切りの間の区間がパリティ演算区間とされる。
【０１３２】
すなわち、図９の例の場合、制御区切りＢ２１と次の制御区切りＢ２２を置いてさらに次の制御区切りＢ２３の間の区間がDSV制御区間Ｗ２２とされ、制御区切りＢ２３と次の制御区切りＢ２４を置いてさらに次の制御区切りＢ２５（図示せず）の間の区間が次のDSV制御区間Ｗ２３とされる。このDSV制御区間Ｗが制御区間設定部１５からDSV演算部４１に供給される。
【０１３３】
また、制御区切りＢ２０（図示せず）と次の制御区切りＢ２１を置いてさらに次の制御区切りＢ２２の間の区間がパリティ演算区間Ｗ３１とされ、制御区切りＢ２２と次の制御区切りＢ２３を置いてさらに次の制御区切りＢ２４の間の区間が次のパリティ演算区間Ｗ３２とされる。このパリティ演算区間Ｗが制御区間設定部１５からパリティ演算部３１に供給される。
【０１３４】
DSVビットは、対象とされるDSV制御区間内に配置される。例えばDSV制御区間Ｗ２２を対象としてDSV演算された結果得られたDSVは、DSVビットＤ２１として、DSV制御区間Ｗ２２内に配置され、DSV制御区間Ｗ２３を対象としてDSV演算された結果得られたDSVは、DSVビットＤ２２として、DSV制御区間Ｗ２３内に配置される。
【０１３５】
これに対してパリティビットは、対象とされるパリティ演算区間外に配置される。例えばパリティ演算区間Ｗ３１を対象としてパリティ演算された結果得られたパリティビットは、パリティビットＰ２１として、パリティ演算区間Ｗ３１の外側であって、それより後のパリティ演算区間Ｗ３２内に配置され、パリティ演算区間Ｗ３２を対象としてパリティ演算された結果得られたパリティビットは、パリティビットＰ２２として、パリティ演算区間Ｗ３２の外側であって、それより後のパリティ演算区間Ｗ３３内に配置される。
【０１３６】
図９の例においては、DSV制御区間とパリティ演算区間が重ならないように設定される。
【０１３７】
図１０は、DSV制御区間とパリティ演算区間を説明する図である。すなわち、図１０は、図９と同様に、情報ビットのうち一部をパリティビットとし、残りをDSVビットのままとした場合の制御区間を表している。
【０１３８】
図１０の例の場合、連続する制御区切りＢが１個置きに選択され、選択された区切りの間の区間がDSV制御区間とされるとともに、同じ区間がパリティ演算区間とされる。図１０の例の場合、制御区切りＢ４１と次の制御区切りＢ４２を置いてさらに次の制御区切りＢ４３の間の区間がDSV制御区間Ｗ４２とされるとともに、パリティ演算区間Ｗ５２とされる。また、制御区切りＢ４３と次の制御区切りＢ４４を置いてさらに次の制御区切りＢ４５（図示せず）の間の区間が次のDSV制御区間Ｗ４３とされるとともにパリティ演算区間Ｗ５３とされる。このDSV制御区間Ｗが制御区間設定部１５からDSV演算部４１に供給され、パリティ演算区間Ｗが制御区間設定部１５からパリティ演算部３１に供給される。
【０１３９】
DSVビットは、対象とされるDSV制御区間内に配置される。例えばDSV制御区間Ｗ４２を対象としてDSV演算された結果得られたDSVは、DSVビットＤ４１として、DSV制御区間Ｗ４２内に配置され、DSV制御区間Ｗ４３を対象としてDSV演算された結果得られたDSVは、DSVビットＤ４２として、DSV制御区間Ｗ４３内に配置される。
【０１４０】
これに対してパリティビットは、対象とされるパリティ演算区間外に配置される。例えばパリティ演算区間Ｗ５１を対象としてパリティ演算された結果得られたパリティビットは、パリティビットＰ４１として、パリティ演算区間Ｗ５１の外側であって、それより後のパリティ演算区間Ｗ５２内に配置され、パリティ演算区間Ｗ５２を対象としてパリティ演算された結果得られたパリティビットは、パリティビットＰ４２として、パリティ演算区間Ｗ５２の外側であって、それより後のパリティ演算区間Ｗ５３内に配置される。
【０１４１】
図１０の例においては、DSV制御区間とパリティ演算区間が重なるように設定される。
【０１４２】
図１０の例においては、演算対象とされたパリティ演算区間に対して、パリティビットの挿入位置が、図９の場合と比較して、より後方に配置されることとなる。
【０１４３】
図１０の方式とした場合、DSV制御区間Ｗとパリティ演算区間Ｗが同じ制御区切りＢを基準として設定されるため、ハードウエア構成の簡易化が期待できる。
【０１４４】
尚、図１０の例では、DSVビットＤの近傍の制御区切りＢを制御区間の区切りとしたが、パリティビットＰの近傍の制御区切りＢを区切りとして制御区間を設定することもできる。
【０１４５】
以上のような構成とすることによって、表２に示されるようなテーブルを用いて記録符号列を作成することができる。そして、所定間隔でDSVビットを配置することがシステムのフォーマットとして予め決められている場合において、直流成分の抑圧が全く必要とされなくなったときは、DSVビットの挿入位置に、DSVビットに代えてパリティビットを埋め込んで記録を行うことで、より確実に誤り訂正が可能となり、より有効なデータの記録再生が可能となる。
【０１４６】
また、直流成分の抑圧が必要な場合であっても、システムのフォーマットとして予め決められている程度にまで直流成分の抑圧が必要なくなったときは、所定間隔で配置されるDSVビットを、部分的にパリティビットに置き換えることができる。このようにして記録を行うことで、より確実に誤り訂正が可能となり、より有効なデータの記録再生を行うことができる。
【０１４７】
すなわち、予め決められたフォーマットを利用しながら、さらに記録再生特性が安定したシステムを実現することができる。
【０１４８】
さらに、DSVビットの全部または一部をパリティビットに置き換えるだけなので、本実施の形態によって記録された記録媒体を再生するシステムが、例えばパリティビットを埋め込んだフォーマットに対応していない場合でもエラーが発生しない。すなわち、互換性を有する再生処理を行うことができる。
【０１４９】
図１１は、他のDSV制御区間とパリティ演算区間を説明する図である。
【０１５０】
図１１の例の場合、制御区切りＢと次の制御区切りＢの間の区間がDSV制御区間とされるとともに、同じ区間がパリティ演算区間とされる。図１１の例の場合、制御区切りＢ６１と次の制御区切りＢ６２の間の区間がDSV制御区間Ｗ６２とされるとともに、パリティ演算区間Ｗ７２とされる。また、制御区切りＢ６２と次の制御区切りＢ６３の間の区間が次のDSV制御区間Ｗ６３とされるとともに、パリティ演算区間Ｗ７３とされる。このDSV制御区間Ｗが制御区間設定部１５からDSV演算部４１に供給され、パリティ演算区間Ｗが制御区間設定部１５からパリティ演算部３１に供給される。
【０１５１】
DSVビットは、対象とされるDSV制御区間内に配置される。例えばDSV制御区間Ｗ６２を対象としてDSV演算された結果得られたDSVは、DSVビットＤ６１として、DSV制御区間Ｗ６２内に配置され、DSV制御区間Ｗ６３を対象としてDSV演算された結果得られたDSVは、DSVビットＤ６２として、DSV制御区間Ｗ６３内に配置される。
【０１５２】
これに対してパリティビットは、対象とされるパリティ演算区間外に、まとめて配置される。例えばパリティ演算区間Ｗ７１，Ｗ７２，Ｗ７３を対象としてパリティ演算された結果得られたパリティビットＰ６１，Ｐ６２，Ｐ６３等は、データ列の最後にまとめて配置されている。
【０１５３】
図１１の例においては、DSV制御区間Ｗとパリティ演算区間Ｗが重なるように設定される。
【０１５４】
図１１のその他の構成は、図１０の例と同様である。
【０１５５】
＜２.第２の実施の形態＞
［データ変調装置の構成］
【０１５６】
図１２は、データ変調装置の他の実施の形態の構成を示すブロック図である。
【０１５７】
この実施の形態においては、図２の同期信号発生部１３に代えて、同期信号発生部１０１が設けられている点が図２の実施の形態と異なっている。
【０１５８】
図１２の同期信号発生部１０１は、付加情報を含ませた上で同期信号を発生する。
【０１５９】
同期信号発生部１０１が発生する同期信号は、３０チャネルビットとされる。その中の２４チャネルビットは、次のようなものである。この２４チャネルビットは、表２に示されている同期信号と同じである。
----
#01 001 000 000 001 000 000 001  (24 channel bits)
# = 0  not terminate case
# = 1  terminate case
----
【０１６０】
同期信号発生部１０１は、３０チャネルビットとされ、上記した２４チャネルビット以外に、６チャネルビットが付加される。この６チャネルビットにより、DSVビットの全部または一部がパリティビットに置き換えられていることを表す情報を記述することができる。あるいはまた、この６チャネルビットによりパリティビットを記述することもできる。
【０１６１】
このような付加情報によって、例えば次のような、より複雑な順序としたDSVビットとパリティビットの構成が実現できる。
DSVビット−パリティビット−パリティビット−DSVビット−パリティビット
−パリティビット−DSVビット・・・
この場合、エンコーダ（データ変調装置）とデコーダ（データ復調装置）側で予めルールが決められる。
【０１６２】
さらに、この付加情報として、制御区切りの手法について特定のパターンを与えることができる。例えば上述したように、データに挿入された情報ビットを基準として、情報ビットから一定のビット数だけ前のビットの直後に制御区切りＢを設定することができる。この場合、固定にした区切り以降のチャネルビットにもとづく情報を、付加情報とすることができる。これにより、より確実に記録再生処理が行うことができる。
【０１６３】
このようにして、表２のテーブル規則を守ったまま、通常と異なる情報を付加することができる。
【０１６４】
図１２のその他の構成と動作は図２の実施の形態と同様であり、繰り返しになるのでその説明は省略する。
【０１６５】
［検証結果］
【０１６６】
表２の可変長テーブルを用いて行った記録再生を検証した結果を以下に示す。
【０１６７】
最小反転間隔Ｔminの連続を制限し、かつデータ列内において情報ビットが挿入されたデータ列を、可変長テーブルで変換する表２は、複数の最小ラン連続制限テーブルによって、最小反転間隔Ｔminの連続回数が６回までに制限されている。シミュレーションは、表２を用いて、埋め込まれる情報ビットとして、
（１）DSVビットのみ挟む
（２）パリティ情報ビットのみ挟む
（３）DSVビットとパリティ情報ビットを交互に挟む
とした場合の、各結果並びにpeak DSVを示してある。
【０１６８】
任意に作成したランダムデータ634,880dataを、同期信号を考慮した上で45data置きに情報ビットの1ビットを挿入して各種制御を行い、上述した手法によって符号語列（チャネルビット列）に変換した。さらに、データ列相当で1240data間隔で同期信号(9T-9Tを含む)を挿入した。この時挿入される同期信号は512個（＝634,880/1,240）である。同期信号は30チャネルビットであり、最後の６チャネルビットが識別パターンとして割り当てられている。これら識別パターンは、それぞれを所定の位置に配置することで、それぞれの位置を識別するのに利用することができる。
【０１６９】
以上の符号語列（チャネルビット列）に変換した場合の結果は以下の通りである。
【０１７０】
各結果の数値は以下のようにして計算した。
Ren_cnt[1 to 7]: 最小ランの繰り返し１回乃至７回の各発生数。
T_size[2 to 10]: ２Ｔ乃至10Ｔの各ランの発生数。
Sum      : Number of bits. ビット総数。
Total     : Number of runlengths. 各ラン（２Ｔ，３Ｔ，...）の発生総数
Average Run: (Sum/Total)
run分布の数値 : (T_size[i] * (i) ) / (Sum) ,   i=2,3,4,,,10
表３の２Ｔ〜10Ｔの欄に示す数値が、このラン分布の数値を表す。
Tminの連続する分布の数値： (Ren_cnt[i] * (i) ) / T_size[2T], i=1,2,3,4,,,7
表３のRMTR(1)〜RMTR(7)の欄に示す値が、この最小ランの連続する分布の数値を表す。
max-RMTR : 最小ランの繰り返す、最大回数
peak DSV : 符号語列のDSV制御を行う過程において、DSV値を計算したときのDSV値のプラス側のピーク及びマイナス側のピークを表す。
DSV : 符号語列の最終端におけるDSV値。符号語列の１と０の差分に相当する。        
【０１７１】
表３の（１）、（２）、（３）は、それぞれ、図６（DSVビットのみを用いた場合）、図７（DSVビットをすべてパリティビットに置き換えた場合），図９（DSVビットの半分をパリティビットに置き換えた場合）の例に対応している。
【０１７２】
＜表３＞
（１）        （２）        （３）
DSV          parity       DSV+parity
パリティ制御      ×            ○            ○
Average Run    3.381        3.384        3.384
Sum            989184       989184       989184
Total          292565       292291       292334
2T             0.224        0.224        0.224
3T             0.220        0.220        0.220
4T             0.193        0.192        0.192
5T             0.150        0.149        0.150
6T             0.108        0.109        0.109
7T             0.057        0.057        0.057
8T             0.038        0.039        0.039
9T             0.009(1024)  0.009(1024)  0.009(1024)
10T            0.000        0.000        0.000
RMTR(1)        0.384        0.387        0.387
RMTR(2)        0.315        0.313        0.312
RMTR(3)        0.172        0.172        0.172
RMTR(4)        0.092        0.091        0.091
RMTR(5)        0.030        0.030        0.030
RMTR(6)        0.008        0.008        0.008
RMTR(7)        0.000        0.000        0.000
max-RMTR           6            6           6
peak DSV     -30 to +26   -1460 to +136   -66 to +80
DSV                -6        -990           0
――――――――――――――――――――――――
【０１７３】
表３に示される結果において、最大ラン９Ｔの発生は発生数が1024であることより、512回の同期信号に９Ｔ−９Ｔが含まれていることと一致している。また表２のパラメータである、最小ランｄ＝１と最大ランｋ＝７、及び最小ランの連続が６回までに制限されていることが確認されるとともに、peak DSVの結果より、結果（１）および（３）については、データ列内DSV制御が行われていることが示されている（peak DSVの値が所定の範囲内に納められている）。
【０１７４】
そして結果（２）（図７の例）ではパリティビットのみであるために、DSV制御が行われていないことが判る。すなわち、peak DSVが-1460 to +136と大きい。また結果（３）（図９の例）ではDSV制御は行われているが、DSV制御を行う間隔が結果（１）（図６の例）の場合の２倍となっている。そのために、peak DSVが-66 to +80と、結果（１）（図６の例）の場合の-30 to +26より大きくなっている。すなわち、DSV制御の性能が結果（１）（図６の例）の場合より劣化しているが、結果（２）（図７の例）の場合と異なりDSV制御が行われている。
【０１７５】
また、結果（１）（図６の例）は、パリティビットが存在しないので、パリティ制御が行われないが、結果（２）（図７の例）と結果（３）（図９の例）は、パリティビットが存在するので、パリティ制御が行われている。その結果、データ記録再生におけるエラーの発生を少なくすることができ、より安定したシステムを提供することができる。
【０１７６】
特に、予め決められたフォーマットに対してDSV制御がそれほど必要としないシステムにおいて、DSV制御に与えてあったDSVビットの一部をパリティビットとして置き換えることで、データ再生時の付加情報を与えることができるので、この付加情報を用いることで、記録再生特性をより安定させることができる。
【０１７７】
本発明は、ブルーレイディスクレコーダ、その他、記録媒体にデータを記録する装置に適用することができる。
【０１７８】
上述した一連の処理は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、コンピュータにインストールされる。ここで、コンピュータには、専用のハードウエアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどが含まれる。
【０１７９】
図１３は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
【０１８０】
コンピュータにおいて、CPU（Central Processing Unit）２０１，ROM（Read Only Memory）２０２，RAM（Random Access Memory）２０３は、バス２０４により相互に接続されている。
【０１８１】
バス２０４には、さらに、入出力インタフェース２０５が接続されている。入出力インタフェース２０５には、入力部２０６、出力部２０７、記憶部２０８、通信部２０９、及びドライブ２１０が接続されている。
【０１８２】
入力部２０６は、キーボード、マウス、マイクロフォンなどよりなる。出力部２０７は、ディスプレイ、スピーカなどよりなる。記憶部２０８は、ハードディスクや不揮発性のメモリなどよりなる。通信部２０９は、ネットワークインタフェースなどよりなる。ドライブ２１０は、磁気ディスク、光ディスク、光磁気ディスク、又は半導体メモリなどのリムーバブルメディア２１１を駆動する。
【０１８３】
以上のように構成されるコンピュータでは、CPU２０１が、例えば、記憶部２０８に記憶されているプログラムを、入出力インタフェース２０５及びバス２０４を介して、RAM２０３にロードして実行することにより、上述した一連の処理が行われる。
【０１８４】
コンピュータ（CPU２０１）が実行するプログラムは、例えば、パッケージメディア等としてのリムーバブルメディア２１１に記録して提供することができる。また、プログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することができる。
【０１８５】
コンピュータでは、プログラムは、リムーバブルメディア２１１をドライブ２１０に装着することにより、入出力インタフェース２０５を介して、記憶部２０８にインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部２０９で受信し、記憶部２０８にインストールすることができる。その他、プログラムは、ROM２０２や記憶部２０８に、予めインストールしておくことができる。
【０１８６】
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
【０１８７】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１８８】
１  データ変調装置，  １１  情報ビット挿入部，  １２  データ変換部，  １３同期信号発生部，  １４  NRZI化部，  １５  生後区間設定部，  １６  情報ビット決定部，  ２１  パリティ制御部，  ２２  DSV制御部，  ３１  パリティ演算部，  ４１  DSV演算部，  ４２  記録符号列決定部
【図１】
2011086333.tif 000003
【図２】
2011086333.tif 000004
【図３】
2011086333.tif 000005
【図４】
2011086333.tif 000006
【図５】
2011086333.tif 000007
【図６】
2011086333.tif 000008
【図７】
2011086333.tif 000009
【図８】
2011086333.tif 000010
【図９】
2011086333.tif 000011
【図１０】
2011086333.tif 000012
【図１１】
2011086333.tif 000013
【図１２】
2011086333.tif 000014
【図１３】
2011086333.tif 000015