(57)【要約】【課題】例えば液晶装置等の電気光学装置の製造方法において、基板上に精度よく導電層を形成することによって、高品位な画像表示の可能な電気光学装置を製造する。【解決手段】電気光学装置の製造方法は、基板（１０）上に、導電層（９）を形成する工程と、導電層上に第１の絶縁層（４１）を形成する工程と、第１の絶縁層を部分的に除去することにより導電層が部分的に露出するように開口部（４３）を形成する工程と、第２の絶縁層（４２）を形成する工程と、開口部の内側面に第２の絶縁層が部分的に残存するように、第２の絶縁層を除去する工程と、第１及び第２の絶縁層をマスクとして導電層を部分的に除去する工程とを含む。【選択図】図６
2011118236.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
導電層を形成する第１の工程と、
前記導電層上に第１の絶縁層を形成する第２の工程と、
前記第１の絶縁層を部分的に除去することにより、前記基板上で平面的に見て前記導電層が部分的に露出するように、前記第１の絶縁層に開口部を形成する第３の工程と、
前記露出した導電層及び前記第１の絶縁層上に、第２の絶縁層を形成する第４の工程と、
前記開口部の内側面に第２の絶縁層が部分的に残存するように、前記第２の絶縁層を除去する第５の工程と、
前記第１及び第２の絶縁層をマスクとして、前記導電層をエッチングによって部分的に除去する第６の工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項２】
基板上に互いに交差するデータ線及び走査線、並びに前記データ線及び前記走査線の交差に対応する画素毎に半導体層、ゲート絶縁膜及びゲート電極を含んでなるトランジスターを形成する工程を更に備え、
前記第１の工程は、前記第１の導電層を前記半導体層に電気的に接続されるように形成し、
前記第６の工程は、前記導電層を画素電極として前記画素毎に島状に形成することを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項３】
前記第３の工程において前記開口部から露出する前記導電層の表面を部分的に除去する工程を含むことを特徴とする請求項２に記載の電気光学装置の製造方法。
【請求項４】
前記第１の工程は、光反射性を有する材料で前記導電層を形成することを特徴とする請求項２又は３のいずれか一項に記載の電気光学装置の製造方法。
【請求項５】
前記第１の絶縁層及び前記第２の絶縁層は、互いに同じ材料から形成されていることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置の製造方法。
【請求項６】
前記第１の絶縁層及び前記第２の絶縁層は、互いに異なる材料から形成されていることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置の製造方法の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置の一例として、一方の基板上に、画素電極と、当該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング素子としての薄膜トランジスター（ＴＦＴ：Thin Film Transistor）とを備えてなる液晶装置がある。当該一方の基板上において、画素電極は画素毎に島状に設けられており、当該一方の基板に対向するように配置された他方の基板上に形成された対向電極との電位差に基づいて、当該一対の基板間に挟持された液晶等の電気光学物質の配向状態を制御することによって画像表示を実現する。
【０００３】
ここで、画素電極は電気光学物質の配向状態を不良なく制御するために、画像表示領域において画素毎に極力広い面積に亘って形成されることが好ましい。また、反射型の電気光学パネルの場合、画素電極は光反射性の導電性材料から形成され、光源光を反射する反射層としての機能を有する場合がある。この場合、表示画像の明るさは光源光を反射する画素電極の面積に依存するため、画素電極の面積を広く設けることは表示画像の高品位化の観点からも重要である。
【０００４】
このような要請に対し、例えば、特許文献１には、画素電極の下地層に空洞を設け、上層側から導電性材料で製膜することにより、隣り合う画素電極間の距離を極力小さく形成することで、画素電極を画素毎に広く形成する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−３２５９４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
画素電極は典型的には、フォトレジストから形成したマスクを介して、導電膜をエッチングすることにより形成される。しかしながら、このような方法によって画素電極を形成する場合、マスクの寸法誤差や、マスクの基板に対するアライメント誤差が伴うため、画素電極の寸法の精度には限界があるという技術的問題点がある。
【０００７】
特許文献１に開示された方法によって画素電極を形成する場合、画素電極の下層側に遮光層用溝として空洞が形成されているため、以下のような不具合が生じるという技術的問題点がある。まず、当該空洞内に遮光層として導電層が形成されているが、この導電層の形状はユーザ側が制御することが難しく、条件次第で周辺に形成された他の配線や素子等に電気的に短絡するおそれがある。また、当該空洞内に形成された導電層に光源光が侵入した場合、当該導電層によって反射された反射光が、積層構造内で迷光となるおそれがある。このような迷光が、例えば画素スイッチング用のＴＦＴに到達してしまうと、半導体層において光リーク電流を誘発し、画素電極の保持特性の低下を引き起こすおそれがある。また、画素電極の上層側に更に積層構造を形成する場合、例えば、配向膜を形成する場合には、空洞の存在によって配向膜の表面に凹凸が生じ、液晶の配向状態が乱れてしまい、表示画像の画質が低下してしまうおそれがある。
【０００８】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば基板上に精度よく導電層を形成することによって、高品位な画像表示の可能な電気光学装置を製造することが可能な電気光学装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、導電層を形成する第１の工程と、前記導電層上に第１の絶縁層を形成する第２の工程と、前記第１の絶縁層を部分的に除去することにより、前記基板上で平面的に見て前記導電層が部分的に露出するように、前記第１の絶縁層に開口部を形成する第３の工程と、前記露出した導電層及び前記第１の絶縁層上に、第２の絶縁層を形成する第４の工程と、前記開口部の内側面に第２の絶縁層が部分的に残存するように、前記第２の絶縁層を除去する第５の工程と、前記第１及び第２の絶縁層をマスクとして、前記導電層をエッチングによって部分的に除去する第６の工程とを含む。
【００１０】
本発明に係る電気光学装置の製造方法は、以下に説明する第１乃至第６の工程を含んでなる。
【００１１】
第１の工程では、例えばアルミニウム等の導電性材料を用いて、基板上に導電層を形成する。導電層は、例えばスパッタリング等の手法によって基板上に広く形成してもよいし、広く形成した導電層を更にエッチング等の手法によって特定の形状にパターニングしてもよい。
【００１２】
第２の工程では、導電層上に第１の絶縁層を形成する。第１の絶縁層は、第１の工程において形成された導電層を後の工程においてエッチングによりパターニングする際に用いられるマスクとして機能する絶縁層である。第２の工程では、第１の絶縁層は導電層上に例えばベタ状に広く形成されるが、続く第３の工程においてパターニングされることにより、導電層をパターニングする際に用いられるマスクとして適した形状に加工される。
【００１３】
第３の工程では、第１の絶縁層を部分的に除去することにより、前記基板上で平面的に見て前記導電層が部分的に露出するように、前記第１の絶縁層に開口部を形成する。この工程では、上述の第２の工程で形成された第１の絶縁層を、エッチング等の手法によってパターニングすることによって、開口部を形成する。開口部が形成される領域は、基板上で平面的に見て、後の工程において、導電層をパターニングによって除去すべき領域を含む領域（例えば、当該除去すべき領域よりやや広い領域）である。開口部が形成された領域では、導電層上に形成された第１の絶縁層が除去され、導電層の表面が露出することとなる。残存した第１の絶縁層は、後に導電層をパターニングする際のマスクの一部として機能する。
【００１４】
補足して説明すると、導電層をパターニングする際に用いるマスクは、第２及び３の工程において形成及びパターニングされる第１の絶縁層に加えて、後述する第４及び第５の工程において更に形成及びパターニングされる第２の絶縁層によって形成される。つまり、第１の絶縁層によって当該マスクの大まかな形状を形成し、マスクの詳細な構造については後に形成する第２の絶縁層によって最終的に規定されることとなる。そのため、第１の絶縁層におけるパターニングは、第２の絶縁層が追加的に形成されることを見越して、パターニング後の第１の絶縁層のサイズが最終的なマスクのサイズに比べてやや小さく形成されるように行われるとよい。言い換えれば、導電層をパターニングによって形成する際に導電層が除去されるべき領域に比べてやや広く開口部を形成するとよい。
【００１５】
第４の工程では、露出した導電層及び第１の絶縁層上に、第２の絶縁層を形成する。この工程では、第３の工程においてパターニングされることによって開口部が形成された第１の絶縁層及び当該開口部から露出している導電層上に、第２の絶縁層を形成する。第２の絶縁層は、第１の絶縁層と共に、第１の工程において形成された導電層を、後の工程においてエッチングによりパターニングする際に用いられるマスクとして機能する絶縁層である。第４の工程では、第２の絶縁層は例えばベタ状に広く形成されるが、続く第５の工程においてパターニングされることにより、導電層をパターニングする際に用いられるマスクとして適した形状に加工される。
【００１６】
第５の工程では、開口部の内側面に第２の絶縁層が部分的に残存するように、第２の絶縁層を除去する。「開口部の内側面」とは、第１の絶縁層に設けられた開口部の縁部を意味する。つまり、第１の工程において形成された導電層をパターニングする際に用いるマスクは、先の第２及び３の工程において第１の絶縁層によって部分的に形成及びパターニングされているが、当該マスクの残りの部分を第２の絶縁層をパターニングすることによって補助的に形成する。
【００１７】
このように、導電層をパターニングする際に使用するためのマスクを、開口部が形成された第１の絶縁層と共に、第２の絶縁層によって形成することで、導電層のパターニング精度を効果的に向上させることができる。つまり、マスクのサイズを最終的に規定する第２の絶縁層は、第５の工程において、そのサイズを精度よく調整することが可能であるため、最終的なマスクの最終的なサイズもまた精度よく規定することができる。
【００１８】
第６の工程では、第１及び第２の絶縁層をマスクとして、前記導電層をエッチングによって部分的に除去する。この工程では、導電層のうちマスクが形成されていない領域（即ち、パターニングされた第１及び第２の絶縁層から露出している導電層の表面）に対してエッチングを行うことにより、導電層をパターニングすることができる。ここで用いられるマスクは、上述したように、そのサイズが高精度に規定されているため、導電層を高精度にパターニングすることができる。
【００１９】
以上説明したように、本発明に係る電気光学装置の製造方法によれば、基板上において、高精度で導電層をパターニングすることができるので、高品位な画像表示の可能な電気光学装置を製造することができる。
【００２０】
本発明の電気光学装置の製造方法の一態様では、基板上に互いに交差するデータ線及び走査線、並びに前記データ線及び前記走査線の交差に対応する画素毎に半導体層、ゲート絶縁膜及びゲート電極を含んでなるトランジスターを形成する工程を更に備え、前記第１の工程は、前記第１の導電層を前記半導体層に電気的に接続されるように形成し、前記第６の工程は、前記導電層を画素電極として前記画素毎に島状に形成する。
【００２１】
この態様によれば、例えば画像表示領域において画素毎に配置され画素電極への画像信号の供給のオンオフをスイッチングするためのトランジスター及び、画素毎に島状に形成された画素電極を備えるアクティブマトリクス駆動方式の電気光学装置を製造することができる。つまり本態様では、導電膜は画素毎に島状に形成される画素電極としてパターニングされる。
【００２２】
ここで、画素電極は電気光学物質の配向状態を不良なく制御するために、画像表示領域において画素毎に極力広い面積に亘って形成されることが好ましい。本態様では、画素電極を画素毎に広い面積に亘って形成することが可能であるため、配向不良が少なく、高品位な画像表示が可能な電気光学装置を製造することができる。
【００２３】
また、反射型の電気光学パネルの場合、画素電極は光反射性の導電性材料から形成され、光源光を反射する反射層としての機能を有する場合がある。この場合、表示画像の明るさは光源光を反射する画素電極の面積に依存するため、画素電極の面積を広く設けることは表示画像の高品位化の観点からも重要である。この点に関しても、本態様では、光源光を反射可能な画素電極を画素毎に極力広い面積に亘って形成することが可能であるため、明るく鮮明な画像表示が可能な電気光学装置を製造することができる。
【００２４】
この態様では、前記第３の工程において前記開口部から露出する前記導電層の表面を部分的に除去する工程を含んでもよい。
【００２５】
この態様によれば、表面に段差を有する画素電極を備えることにより、隣り合う画素電極間に生じる横電界の発生を抑制することにより、ドメインによる表示不良の発生を効果的に抑制可能な電気光学装置を製造することができる。ここで、「表面を部分的に除去する」とは、除去前に比べて開口部において露出している導電層の膜厚が減少するように、導電層の表面を削ることを意味する。このように、導電層の表面を部分的に除去することによって、各画素電極の表面に段差を形成することができる。このように段差が存在することによって、隣り合う画素電極間における横電界を抑制することが可能である。隣り合う画素電極には一般的に互いに異なる画像信号が供給されるため電位差が生じるため、当該電位差に起因して横方向（即ち、基板の面に平行な方向）の成分を有する電界が生じる。このような横電界は、液晶等の電気光学物質に含まれる配向分子の配向不良を引き起こすことによってドメインを生じさせ、表示画像の画質を低下させてしまう要因となる。本態様によって製造される液晶装置では、画素電極の表面に形成された段差によってこのような横電界を軽減又は解消することができるため、高品位な画像表示が可能な電気光学装置を製造することができる。
【００２６】
この場合、前記第１の工程は、光反射性を有する材料で前記導電層を形成してもよい。
【００２７】
この態様によれば、基板の上層側から入射する光源光は、光反射性を有する材料から形成された導電層によって反射され、基板の上層側に向かって表示光として出射される。つまり、本態様に係る製造方法によれば、反射型の電気光学装置を製造することができる。
【００２８】
反射型の電気光学パネルでは、画素電極は光反射性の導電性材料から形成され、光源光を反射する反射層としての機能を有する場合がある。この場合、表示画像の明るさは光源光を反射する画素電極の面積に依存するため、画素電極の面積を広く設けることは表示画像の高品位化の観点からも重要である。この点に関しても、本態様では、光源光を反射可能な画素電極を画素毎に極力広い面積に亘って形成することが可能であるため、明るく鮮明な画像表示が可能な電気光学装置を製造することができる。
【００２９】
本発明の電気光学装置の製造方法の他の態様では、前記第１の絶縁層及び前記第２の絶縁層は、互いに同じ材料から形成されている。
【００３０】
この態様によれば、第１及び第２の絶縁層を同じ材料で形成するため、導電層をパターニングする際に用いるマスクの信頼性を向上させることができる。仮に両者を異なる材料から形成した場合、何らかの要因によって第１及び第２の絶縁層が剥離してしまうなど、第１及び第２の絶縁層から形成されるマスクの信頼性が低下してしまうおそれがある。その点、本態様によれば、第１及び第２の絶縁層は同じ材料から形成されているので、両者の境界付近におけるつきまわりが優れており、剥離等が生ずる可能性を低く抑えることができる。
【００３１】
また、第１の絶縁層及び前記第２の絶縁層は、互いに異なる材料から形成されていてもよい。
【００３２】
この態様によれば、例えば互いにエッチング選択比の異なる材料から形成するとよい。この場合、第４及び第５の工程において第２の絶縁層をパターニングする際に、先に形成された第１の絶縁層が同時にパターニングされることがないので（即ち、第２の絶縁層のみをパターニングするつもりだったにもかかわらず、第１の絶縁層もパターニングされてしまう場合を回避することができるので）、より精度よくマスクを形成することができる。
【００３３】
本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。
【図面の簡単な説明】
【００３４】
【図１】本実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ'断面図である。
【図３】本実施形態に係る液晶装置の電気的な構成を示す回路図である。
【図４】本実施形態に係る液晶装置の画素部の平面図である。
【図５】図４のＡ−Ａ´断面図である。
【図６】本実施形態に係る液晶装置が備えるＴＦＴアレイ基板上の積層構造の製造方法の一例を、順を追って示す工程断面図である。
【図７】本変形例に係る液晶装置が備えるＴＦＴアレイ基板上の積層構造の製造方法の一例を、順を追って示す工程断面図である。
【図８】本変形例に係る液晶装置が備えるＴＦＴアレイ基板上の積層構造の製造方法の一例を、図７に続いて順を追って示す工程断面図である。
【発明を実施するための形態】
【００３５】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の製造方法によって製造可能な電気光学装置の一例である駆動回路内蔵型のＴＦＴ（Thin Film Transistor）アクティブマトリクス駆動方式の反射型の液晶装置を例にとる。
【００３６】
＜液晶装置＞
第１実施形態に係る液晶装置について、図１から図５を参照して説明する。
【００３７】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。
【００３８】
図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のＨ−Ｈ’線断面図である。
【００３９】
図１及び図２において、本実施形態に係る液晶装置１００では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、単結晶シリコン基板からなり、本発明に係る「基板」の一例である。対向基板２０は、例えばガラス基板、石英基板等の透明基板からなる。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４０】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００４１】
ＴＦＴアレイ基板１０上には、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００４２】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層側に、画素毎にマトリクス状に透明な導電性材料で形成された画素電極９が設けられている。尚、本実施形態に係る液晶装置では、画素電極９は光反射性を有する導電性材料であるアルミニウムによって形成されており、対向基板２０側から入射する光源光を反射することによって、反射光として表示光を射出する。画素電極９上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９と対向してほぼ全面に形成されている。対向電極２１上には配向膜が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００４３】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００４４】
次に、本実施形態に係る液晶装置の電気的な構成について、図３を参照して説明する。
【００４５】
図３は、本実施形態に係る液晶装置の電気的な構成を示すブロック図である。
【００４６】
図３に示すように、本実施形態に係る液晶装置１００には、そのＴＦＴアレイ基板１０上の周辺領域に、走査線駆動回路１０４、データ線駆動回路１０１及びサンプリング回路７を含む駆動回路（或いは周辺回路）並びに画像信号線９５が設けられている。
【００４７】
走査線駆動回路１０４には、Ｙクロック信号ＣＬＹ、反転Ｙクロック信号ＣＬＹｉｎｖ及びＹスタートパルスＤＹが供給される。走査線駆動回路１０４は、ＹスタートパルスＤＹが入力されると、Ｙクロック信号ＣＬＹ及び反転Ｙクロック信号ＣＬＹｉｎｖに基づくタイミングで、走査信号Ｇｉ（但し、ｉ＝１、・・・、ｍ）を順次生成して出力する。
【００４８】
データ線駆動回路１０１には、Ｘクロック信号ＣＬＸ、反転Ｘクロック信号ＣＬＸｉｎｖ及びＸスタートパルスＤＸが供給される。データ線駆動回路１０１は、ＸスタートパルスＤＸが入力されると、Ｘクロック信号ＣＬＸ及び反転Ｘクロック信号ＸＣＬＸｉｎｖに基づくタイミングで、サンプリング信号Ｓｉ（但し、ｉ＝１、２、・・・、ｎ）を順次生成して出力する。
【００４９】
サンプリング回路７は、データ線６毎に設けられた複数のサンプリング用ＴＦＴ１７１を備えている。サンプリング用ＴＦＴ１７１は、例えばＰチャネル型又はＮチャネル型の片チャネル型ＴＦＴから構成されている。尚、サンプリング用ＴＦＴ１７１は、相補型のＴＦＴから構成されるようにしてもよい。
【００５０】
サンプリング用ＴＦＴ１７１のソース配線１７１Ｓは、画像信号線９５に電気的に接続されており、サンプリング用ＴＦＴ１７１のゲート配線１７１Ｇは、サンプリング信号線９７に電気的に接続されており、サンプリング用ＴＦＴ１７１のドレイン配線１７１Ｄは、データ線６に電気的に接続されている。各サンプリング用ＴＦＴ１７１は、画像信号線９５を介して画像信号ＶＩＤが入力されると共にサンプリング信号線９７を介してデータ線駆動回路１０１からサンプリング信号Ｓｉ（但し、ｉ＝１、２、・・・、ｎ）が入力されると、画像信号ＶＩＤをサンプリングして、各データ線６にデータ信号Ｄｉ（但し、ｉ＝１、２、・・・、ｎ）として印加するように構成されている。
【００５１】
図３に示すように、ＴＦＴアレイ基板１０の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素部には、それぞれ、画素電極９と該画素電極９をスイッチング制御するための画素スイッチング用ＴＦＴ３０とが形成されており、データ信号Ｄｉが供給されるデータ線６が当該画素スイッチング用ＴＦＴ３０のソースに電気的に接続されている。
【００５２】
データ線６に書き込むデータ信号Ｄｉは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。また、画素スイッチング用ＴＦＴ３０のゲートに走査線１１が電気的に接続されている。走査線１１には、走査線駆動回路１０４から所定のタイミングで走査信号Ｇ１、Ｇ２、・・・、Ｇｍが、この順に線順次で印加される。尚、本実施形態では、説明の簡単のため、走査信号Ｇ１、Ｇ２、・・・、Ｇｍがこの順に線順次で走査線１１に印加されるように構成しているが、走査信号Ｇｉ（但し、ｉ＝１、２、・・・、ｍ）が走査線１１に印加される順序は、任意の順序であってもよい。画素電極９は、画素スイッチング用ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子である画素スイッチング用ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給されるデータ信号Ｄｉを所定のタイミングで書き込む。
【００５３】
画素電極９を介して液晶に書き込まれた所定レベルのデータ信号Ｄｉ（但し、ｉ＝１、２、・・・、ｎ）は、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
【００５４】
ここで保持された画像信号がリークするのを防ぐために、画素電極９と対向電極２１との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９と並列して画素スイッチング用ＴＦＴ３０のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量配線４００に電気的に接続されている。
【００５５】
次に、上述の動作を実現する画素部の具体的構成について、図４及び図５を参照して説明する。
【００５６】
図４は、本実施形態に係る液晶装置の画素部の平面図である。図５は、図４のＡ−Ａ’線断面図である。尚、図４及び図５においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００５７】
ＴＦＴアレイ基板１０上には、データ線６及び走査線１１が、夫々Ｘ方向及びＹ方向に沿って配置されている。データ線６及び走査線１１は、例えば、遮光性の導電材料、Ａｌ（アルミニウム）、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等から形成されている。
【００５８】
ＴＦＴ３０は、ＴＦＴアレイ基板１０上で平面的に見て、データ線６及び走査線１１との交差に対応するように、画素毎に配置されている。ＴＦＴ３０は、半導体層３０ａと、ゲート絶縁膜３０ｃを介して上層側に形成されたゲート電極３０ｂとを有して構成されている。
【００５９】
半導体層３０ａは、ソース領域３０ａ１、チャネル領域３０ａ２、ドレイン領域３０ａ３含んで形成されている。ここで、 チャネル領域３０ａ２とソース領域３０ａ１、又は、チャネル領域３０ａ２とドレイン領域３０ａ３との界面にはＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域が形成されていてもよい。
【００６０】
ゲート電極３０ｂは、ゲート絶縁膜３０ｃを介して、半導体層３０ａのチャネル領域３０ａ２に対向するように形成されている。ゲート電極３０ｂは、下層側に設けられた走査線１１にコンタクトホール３４を介して電気的に接続されており、走査線１１から供給される走査信号が印加されることによってＴＦＴ３０をオン／オフ制御する。
【００６１】
ソース領域３０ａ１は、コンタクトホール３１を介してデータ線６に電気的に接続されている。データ線６は、ソース領域３０ａ１より上層側に設けられており、その一部が層間絶縁膜１３及びゲート絶縁膜３０ｃに開孔されたコンタクトホール３１の内部に形成されることにより、ソース領域３０ａ１に電気的に接続されている。
【００６２】
ドレイン領域３０ａ３は、コンタクトホール３２を介して中継層７に電気的に接続されている。中継層７は、ドレイン領域３０ａ３より上層側に設けられており、その一部が層間絶縁膜１３及びゲート絶縁膜３０ｃに開孔されたコンタクトホール３２の内部に形成されることにより、ドレイン領域３０ａ３に電気的に接続されている。
【００６３】
中継層７は、コンタクトホール３３を介して、本発明に係る「導電層」の一例である画素電極９に電気的に接続されている。画素電極９は、中継層７より上層側に設けられており、その一部が層間絶縁膜１４に開孔されたコンタクトホール３３の内部に形成されることにより、中継層７に電気的に接続されている。このように画素電極９は、中継層７を経由してドレイン領域３０ａ３に電気的に接続されることによって、ドレイン領域３０ａ３から画像信号に対応する電圧信号が供給される。
【００６４】
画素電極９は、データ線６及び走査線１１によってマトリクス状に区分けされた画素毎に島状に形成されている。本実施形態では特に、画素電極９はアルミニウム等の光反射性を有する導電性材料から形成されている。そのため、ＴＦＴアレイ基板１０の上層側（即ち対向基板２０側）から入射する光源光は、画素電極９の表面で反射される。反射された光源光は、ＴＦＴアレイ基板１０及び対向基板２０間に設けられた液晶５０によって偏光され、画像表示を行う。
【００６５】
中継層７の上層側には容量絶縁膜７２を介して容量電極７１が設けられている。つまり、本実施形態に係る液晶装置は、中継層７及び容量電極７１を一対の容量電極とした蓄積容量７０を備えている。このように蓄積容量７０を設けることで、中継層７に電気的に接続されている画素電極９の電圧を、実際に画像信号が印加されている時間よりも、例えば３桁も長い時間だけ保持することが可能となる。その結果、液晶素子の保持特性が改善される結果、高コントラスト比を有する液晶装置を実現することができる。尚、容量電極７１は容量配線４００に電気的に接続されることにより、電位が一定に保持されている（図３参照）。
【００６６】
画素電極９上にはＴＦＴアレイ基板１０及び対向基板２０間に挟持されるように設けられた液晶５０の配向状態を規制するための配向膜１５が設けられている。配向膜の表面にはラビング処理が施されており、当該配向膜１５に接するように配置される液晶５０に含まれる液晶分子の配向状態が制御される。
【００６７】
＜製造方法＞
続いて、上述した実施形態に係る液晶装置が備えるＴＦＴアレイ基板１０上の積層構造の製造方法について、図６を参照して説明する。図６は、本実施形態に係る液晶装置が備えるＴＦＴアレイ基板１０上の積層構造の製造方法の一例を、順を追って示す工程断面図である。
【００６８】
ここで、図５において層間絶縁膜１４より下層側の積層構造は、スパッタリング等の製膜法及びエッチング等のパターニング法など、一般的な製造方法によって形成可能であるため、その詳細な製造工程については説明を省略することとする。
【００６９】
まず、層間絶縁膜１４上に、後の工程においてパターニングにより画素電極９を形成するための導電膜９’をベタ状に形成し、更に、当該導電膜９’をパターニングする際にマスクとして機能する第１レジスト膜４１をベタ状に形成する（図６（ａ）参照）。ここで、第１レジスト膜４１は、本発明に係る「第１の絶縁膜」の一例である。
【００７０】
次に、ＴＦＴアレイ基板１０上で平面的に見て、導電膜９’をパターニングする際に導電膜９’を除去すべき領域（即ち、互いに隣り合う画素電極９間の隙間となるべき領域）を含む領域に亘って、第１レジスト膜４１を部分的に除去し、開口部４３を形成する（図６（ｂ）参照）。ここで、開口部４３は、本発明に係る「開口部」の一例である。このような第１レジスト膜４１の部分的な除去は、例えば、エッチングによって行うとよい。その結果、図６（ｂ）に示すように、第１レジスト膜４１のうち部分的に除去された領域（即ち、開口部４３）において、導電膜９’の表面が露出する。
【００７１】
補足して説明すると、画素電極９を形成するために導電膜９’をパターニングする際に用いるマスクは、このように部分的に除去された第１レジスト膜４１に加えて、後述する工程において更に形成される第２レジスト膜４２によって形成される。つまり、第１レジスト膜４１によって当該マスクの大まかな形状を形成し、マスクの詳細な構造については後に形成する第２レジスト膜４２によって最終的に規定されることとなる。そのため、第１レジスト膜４１におけるパターニングは、第２レジスト膜４２が追加的に形成されることを見越して、パターニング後の第１レジスト膜４１のサイズが最終的なマスクのサイズに比べてやや小さく形成されるように行われる。言い換えれば、画素電極９をパターニングによって形成する際に導電膜９’が除去されるべき領域に比べてやや広く開口部４３を形成するとよい。
【００７２】
続いて、この露出した導電膜９’の表面及び残存している第１レジスト膜４１上に、第２レジスト膜４２を形成する（図６（ｃ）参照）。本実施形態では特に、露出した導電膜９’の表面上においても、第１レジスト膜４１上においても、第２レジスト膜４２の膜厚がほぼ均一になるように形成されている。ここで、第１レジスト膜４１の端部付近に注目すると、第２レジスト膜４２の表面が少なからず丸みを帯びると共に、膜厚がその周辺に比べて大きく形成される。
【００７３】
次に、第２レジスト膜４２に対して、上層側からエッチングを施すことにより、第１レジスト膜４１の開口部４３の内側面に第２レジスト膜４２が部分的に残存するように、第２レジスト膜４２を部分的に除去する（図６（ｄ）参照）。本実施形態では、第２レジスト膜４２全体に対して、所定の期間エッチングを施すことによって、所定の膜厚分だけ均一に第２レジスト膜４２を除去する。その結果、周囲に比べて膜厚が大きく第２レジスト膜４２が形成されていた第１レジスト膜４１の端部（即ち、開口部４３の内側面）付近にのみ第２レジスト膜４２が残存する。ここで、残存する第２絶縁膜１６の大きさは、エッチングを行う期間を調整することによって容易且つ精度よく変更することができる。
【００７４】
このようにして、開口部４３が形成された第１レジスト膜４１と共に、当該開口部４３の付近に形成された第２レジスト膜４２によって、導電層９’をパターニングする際に使用するためのマスクを精度よく形成することができる。つまり、マスクのサイズを最終的に規定する第２レジスト膜４２はエッチングが施される期間によって、そのサイズを精度よく調整することが可能であるため、最終的なマスクの最終的なサイズもまた精度よく規定することができる。
【００７５】
尚、本実施形態では、第１及び第２レジスト膜４１及び４２の２種類のレジスト膜を用いて最終的なマスクのサイズを規定しているが、３種類以上のレジスト膜を用いて規定してもよい。
【００７６】
続いて、第１及び第２レジスト膜４１及び４２によって最終的に規定されたマスクを介して、導電膜９’に対してエッチングを施すことによってパターニングを行う（図６（ｅ）参照）。その結果、ＴＦＴアレイ基板１０上で平面的に見て、第１及び第２レジスト膜４１及び４２に重ならない領域における導電層９’が部分的に除去され、画素毎に島状の画素電極９が形成される。
【００７７】
画素電極９のパターニング後は、第１及び第２レジスト膜４１及び４２を除去し、画素電極９上に配向膜１８を形成する（図６（ｆ）参照）。配向膜１８の表面は、例えばＣＭＰ(Chemical Mechanical Polishing)等によって平坦化処理を行った後、ラビング処理を行う。
【００７８】
以上説明した各工程を経ることによって、素子基板１０上に積層構造を形成することで、上述のアクティブマトリクス基板を製造することができる。
【００７９】
＜変形例＞
続いて、図７及び図８を参照して変形例に係る液晶装置の構造及び製造方法について説明する。図７及び図８は、本変形例に係る液晶装置が備えるＴＦＴアレイ基板１０上の積層構造の製造方法の一例を、順を追って示す工程断面図である。尚、変形例に係る液晶装置の製造方法及び構造の概要は、基本的に上述の実施形態に係る液晶装置と同様である。そのため、上述の実施形態と共通する点に関しては説明を適宜省略し、異なる点について重点的に説明することとする。
【００８０】
本変形例に係る液晶装置は、図６（ａ）と同様に、まず、層間絶縁膜１４上に、後の工程においてパターニングにより画素電極９を形成するための導電膜９’をベタ状に形成し、更に、当該導電膜９’をパターニングする際にマスクとして機能する第１レジスト膜４１をベタ状に形成する（図７（ａ）参照）。そして、図６（ｂ）と同様に、ＴＦＴアレイ基板１０上で平面的に見て、導電膜９’をパターニングする際に導電膜９’を除去すべき領域（即ち、互いに隣り合う画素電極９間の隙間となるべき領域）を含む領域に亘って、第１レジスト膜４１を部分的に除去し、開口部４３を形成する（図７（ｂ）参照）。
【００８１】
ここで、図７（ｃ）に示すように、開口部４３に露出した導電層９’にエッチングを施し、導電層９’の表面を部分的に除去することによって（即ち、当該除去前に比べて開口部４３における導電層９’の膜厚が減少するように、導電層９’の表面を削る。このように、導電層９’の表面を部分的に除去することによって、後の工程において画素毎に導電層９’を分離することで画素電極９を島状にパターニングした際に、画素電極９の表面に段差を形成することができる（図７（ｇ）参照）。尚、図７（ｄ）及び図８（ｅ）から図７（ｇ）に示す各工程は、図６（ｃ）から図６（ｆ）と同様であるため、ここでは詳細な説明は省略することとする。
【００８２】
このように形成された画素電極９は、表面に段差を有する。本変形例に係る液晶装置は、当該段差の存在によって、隣り合う画素電極９間における横電界を抑制することが可能である。つまり、隣り合う画素電極９には一般的に互いに異なる画像信号が供給されるため、電位差が生じる。当該電位差に起因して横方向（即ち、ＴＦＴアレイ基板１０に平行な方向）の成分を有する電界が生じる。このような横電界は、基板間に挟持されるように設けられた液晶５０に配向不良を引き起こすことによってドメインを生じさせ、表示画像の画質を低下させてしまう。本変形例によって製造される液晶装置では、画素電極９の表面にこのような段差によって画素電極９間に生ずる横電界を軽減又は解消することができ、液晶５０のドメイン発生を抑制し、高品位な画像表示を実現することができる。
【００８３】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置用基板の製造方法、及び半導体装置用基板もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【００８４】
６  データ線、  ７  中継層、  １０  ＴＦＴアレイ基板、  １１  走査線、  ３０  ＴＦＴ、  ３３  コンタクトホール、  ４１  第１レジスト膜、  ４２  第２レジスト膜、  ４３  開口部、  ７０  蓄積容量、  ７１  容量電極、  ７２  容量絶縁膜
【図１】
2011118236.tif 000003
【図２】
2011118236.tif 000004
【図３】
2011118236.tif 000005
【図４】
2011118236.tif 000006
【図５】
2011118236.tif 000007
【図６】
2011118236.tif 000008
【図７】
2011118236.tif 000009
【図８】
2011118236.tif 000010