(57)【要約】【課題】固体撮像装置の信頼性を向上する。【解決手段】本発明の一態様に関わる固体撮像装置は、第１の面と第１の面に対向する第２の面とを有する半導体基板１０と、半導体基板１０内に設けられ、第１の面から入射した光を電気信号に変換する素子２１を有する画素領域２と、画素領域２に隣接して設けられ、画素領域内の素子の動作を制御する回路を有する周辺領域３と、第２の面上に積層された複数の層間絶縁膜６１，６２，６３内にそれぞれ設けられる複数の配線５１，５２，５３と、層間絶縁膜６３上及び配線５３上に設けられる支持基板１８と、を具備し、少なくとも最上層の配線５３は、最上層の層間絶縁膜６３内に設けられた溝Ｐ内に、設けられ、最上層の配線５３の上面の高さは、最上層の層間絶縁膜６３の上面の高さと一致する。【選択図】図２
2011061092.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と前記第１の面に対向する第２の面とを有する半導体基板と、
前記半導体基板内に設けられ、前記第１の面から入射した光を電気信号に変換する光電変換素子を有する画素領域と、
前記画素領域に隣接して前記半導体基板内に設けられ、前記画素領域内の素子の動作を制御する回路を有する周辺領域と、
前記第２の面上に積層された複数の層間絶縁膜内にそれぞれ設けられ、前記回路に接続される複数の配線と、
前記積層された層間絶縁膜上及び前記配線上に設けられる支持基板と、を具備し、
前記複数の配線のうちの少なくとも最上層の配線は、前記複数の層間絶縁膜のうち最上層の層間絶縁膜内に設けられた溝内に、設けられる、
ことを特徴とする固体撮像装置。
【請求項２】
前記最上層の配線の上面の高さは、前記最上層の層間絶縁膜の上面の高さと一致する、ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記最上層の層間絶縁膜内に形成された溝内に設けられ、前記回路に接続されないダミー層を、さらに具備し、
前記ダミー層の上面の高さは、前記最上層の層間絶縁膜の上面の高さと一致する、ことを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記最上層の配線に用いられる材料は、銅又は銅を含む合金である、ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
【請求項５】
半導体基板の画素領域内に、前記半導体基板の第１の面に照射された光を電気信号に変換する光電変換素子を形成し、前記半導体基板の周辺領域内に、前記画素領域内の素子の動作を制御する回路を形成する工程と、
前記第１の面に対向する前記半導体基板の第２の面上に、層間絶縁膜を形成する工程と、
前記層間絶縁膜の上面に、溝を形成する工程と、
前記層間絶縁膜上及び前記溝内に、配線材を形成する工程と、
前記配線材の上面に平坦化処理を施し、その上面の高さが前記層間絶縁膜の上面の高さと一致する配線を前記溝内に形成する工程と、
前記層間絶縁膜上及び前記配線上に、支持基板を貼り合わせる工程と、
を具備することを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に係り、特に、裏面照射型固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、デジタルカメラ、カメラ搭載型携帯電話などの普及により、固体撮像装置（以下、イメージセンサとよぶ）の需要が増加している。
【０００３】
イメージセンサは、主に、画素領域と周辺領域とから構成されている。画素領域内には、入射光を電気信号に変換する光電変換素子（例えば、フォトダイオード）が設けられている。周辺領域内には、画素領域からの信号を処理する回路や画素領域の動作を制御する回路が設けられ、それらの回路は、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタなどを用いて構成されている。フォトダイオードやＭＯＳトランジスタは、例えば、同じ半導体基板上に、形成されている。
【０００４】
表面照射型イメージセンサは、ＭＯＳトランジスタのゲート電極や配線が設けられている面から、光が照射される。表面照射型イメージセンサは、画素（光電変換素子）の微細化が進むにつれ、画素領域の面積の縮小や回路に接続される配線に起因する遮光によって、画素領域に対する入射光の感度が低下するという問題がある。
【０００５】
このような表面照射型イメージセンサの問題に対して、裏面照射型イメージセンサが提案されている（例えば、特許文献１参照）。裏面照射型イメージセンサは、ＭＯＳトランジスタのゲート電極や配線が設けられた面に対向する面から、入射光を取り込む。これによって、画素の微細化及び配線の遮光による感度低下が回避される。
【０００６】
従来の裏面照射型イメージセンサの製造方法では、素子及び配線が半導体基板上に形成された後、素子及び配線を覆う絶縁膜上に支持基板が貼り合わされる。この後、支持基板に対向する側の基板の面に、レンズやカラーフィルタが取り付けられる。
【０００７】
一般に、配線にアルミニウム（Ａｌ）が用いられた場合、Ａｌ配線が下層の配線層上に形成された後、Ａｌ配線上及び隣接するＡｌ配線間に、絶縁膜が堆積される。この場合、堆積された絶縁膜に平坦化処理が施されても、絶縁膜の接合部（シーム）などに起因して、絶縁膜の上面の良好な平坦性は得られない。その結果として、裏面照射型イメージセンサにおいて、絶縁膜と支持基板とを貼り合わせる際に、絶縁膜と支持基板との良好な密着性が得られず、支持基板の剥離が生じる。それゆえ、絶縁膜と支持基板との貼り合わせの不良が生じるといった問題があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−３１７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、固体撮像装置の信頼性を向上する技術を提案する。
【課題を解決するための手段】
【００１０】
本発明の一態様に関わる固体撮像装置は、第１の面と前記第１の面に対向する第２の面とを有する半導体基板と、前記半導体基板内に設けられ、前記第１の面から入射した光を電気信号に変換する光電変換素子を有する画素領域と、前記画素領域に隣接して前記半導体基板内に設けられ、前記画素領域内の素子の動作を制御する回路を有する周辺領域と、前記第２の面上に積層された複数の層間絶縁膜内にそれぞれ設けられ、前記回路に接続される複数の配線と、前記積層された層間絶縁膜上及び前記配線上に設けられる支持基板と、を具備し、前記複数の配線のうちの少なくとも最上層の配線は、前記複数の層間絶縁膜のうち最上層の層間絶縁膜内に設けられた溝内に、設けられる、ことを備える。
【００１１】
本発明の一態様に関わる固体撮像装置の製造方法は、半導体基板の画素領域内に、前記半導体基板の第１の面に照射された光を電気信号に変換する光電変換素子を形成し、前記半導体基板の周辺領域内に、前記画素領域内の素子の動作を制御する回路を形成する工程と、前記第１の面に対向する前記半導体基板の第２の面上に、層間絶縁膜を形成する工程と、前記層間絶縁膜の上面に、溝を形成する工程と、前記層間絶縁膜上及び前記溝内に、配線材を形成する工程と、前記配線材の上面に平坦化処理を施し、その上面の高さが前記層間絶縁膜の上面の高さと一致する配線を前記溝内に形成する工程と、前記層間絶縁膜上及び前記配線上に、支持基板を貼り合わせる工程と、を備える。
【発明の効果】
【００１２】
本発明によれば、固体撮像装置の信頼性を向上できる。
【図面の簡単な説明】
【００１３】
【図１】固体撮像装置のチップレイアウトの一例を示す模式図。
【図２】第１の実施形態の固体撮像装置の構造を示す断面図。
【図３】第１の実施形態の固体撮像装置の製造方法の一工程を示す断面図。
【図４】第１の実施形態の固体撮像装置の製造方法の一工程を示す断面図。
【図５】第１の実施形態の固体撮像装置の製造方法の一工程を示す断面図。
【図６】第１の実施形態の固体撮像装置の製造方法の一工程を示す断面図。
【図７】第１の実施形態の固体撮像装置の製造方法の一工程を示す断面図。
【図８】第２の実施形態の固体撮像装置の構造を示す断面図。
【発明を実施するための形態】
【００１４】
以下、図面を参照しながら、本発明の例を実施するための形態について詳細に説明する。尚、以下の実施形態においては、同じ構成要素については、同じ符号を付し、その詳細な説明は必要に応じて行う。
【００１５】
（１）  第１の実施形態  
図１乃至図７を用いて、本発明の第１の実施形態に係る固体撮像装置及びその製造方法について、説明する。
【００１６】
（ａ）  構造  
図１及び図２を用いて、本実施形態に係る固体撮像装置の構造について、説明する。
【００１７】
図１は、固体撮像装置（以下、イメージセンサと呼ぶ）のチップレイアウトの一例を示す模式図である。図２は、本実施形態のイメージセンサの構造を模式的に示す断面図である。
【００１８】
図１に示すように、本実施形態のイメージセンサにおいて、画素領域２及び周辺領域３が、１つのチップ（半導体基板）１００内に設けられている。１つのウェハからチップを切り出すためのダイシング領域９が、画素領域２及び周辺領域３の周囲を取り囲むように、チップ１００の外周部に沿って、設けられている。例えば、チップ１００表面又は裏面に、外部の装置（図示せず）と接続するためのパッド（図示せず）が、設けられる。
【００１９】
図１及び図２に示すように、画素領域２内には、複数の光電変換素子２１が、２次元に配列されている。光電変換素子２１は、例えば、フォトダイオードである。例えば、フォトダイオード２１を用いて、ＣＭＯＳセンサが構成される。尚、フォトダイオード２１を用いて、ＣＣＤセンサが、構成されてもよい。フォトダイオード２１は、映像信号としての入射光ＬＳを、その光量に応じた電気信号に光電変換する。１つのフォトダイオード２１は、映像信号の１つの画素に対応する。
【００２０】
図２に示すように、本実施形態において、カラーフィルタ７０は、チップ１の裏面（第１の面）の画素領域２上に、例えば、保護層や接着層（以下、保護／接着層と示す）１９を介して、設けられている。カラーフィルタ７０は、１つの画素に対して、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のうち、いずれか１つの色だけを透過するフィルタが、複数個配列されたパターンを有する。尚、カラーフィルタ７０は、赤、緑、青に加え、可視光の全波長域を透過させる白（Ｗ）のフィルタを有してもよい。カラーフィルタ７０は、例えば、ベイヤー配列や、ＷＲＧＢ配列などの配列パターンを有する。
【００２１】
マイクロレンズアレイ７１は、カラーフィルタ７０を介して、画素領域２上に設けられている。マイクロレンズアレイ７１は、１つの画素（フォトダイオード）に対応する１つのマイクロレンズが、２次元に配列されることによって、構成されている。マイクロレンズアレイ７１は、入射光を集光する。尚、接着層／保護層１９は、入射光に対して透過性を有する。
【００２２】
映像信号としての入射光ＬＳは、マイクロレンズ７１及びカラーフィルタ７０を経由して、画素領域２に、照射される。本実施形態においては、マイクロレンズ７１が取り付けられた面を裏面とよび、裏面の反対側の面を表面とよぶ。
【００２３】
本実施形態のイメージセンサは、例えば、ＳＯＩ（Silicon-On-Insulator）基板（以下では、形成基板ともよぶ）を用いて形成され、フォトダイオード２１は、例えば、ＳＯＩ基板のエピタキシャル層１内に形成された不純物半導体層から構成される。
【００２４】
図２に示すように、１つのフォトダイオード２１は、例えば、Ｐ型不純物層２１ａとＮ型不純物層２１ｂとを有する。Ｎ型不純物層２１ｂは、エピタキシャル層１において、裏面側に設けられている。Ｐ型不純物層２１ａは、例えば、表面側のエピタキシャル層１表層に設けられている。図２において、図示の簡単化のために、２つの不純物層から構成されるフォトダイオードを示しているが、フォトダイオード２１の特性（感度）を向上させるために、深さ方向において不純物濃度の異なる複数のＮ型及びＰ型不純物層が、画素領域２内のエピタキシャル層１内に設けられてもよい。
【００２５】
図１及び図２に示すように、１つのフォトダイオード２１は、エピタキシャル層１内に形成された素子分離領域２９によって、その四方を取り囲まれ、隣接する素子２１と電気的に分離されている。光電素子分離領域２９において、光電素子分離領域２９内の表面側に、例えば、ＳＴＩ（Shallow Trench Isolation）構造の素子分離絶縁膜（図示せず）が設けられ、ＳＴＩ構造の素子分離絶縁膜下方（裏面側）には、不純物層（例えば、Ｐ型不純物層）が設けられる。尚、図１及び図２において、図示は省略されているが、画素領域２内に、例えば、電界効果トランジスタ（Field Effect Transistor）などのセンサを構成する素子が設けられてもよいのはもちろんである。
【００２６】
周辺領域３は、画素領域２に隣接して、チップ１００内に設けられている。周辺領域３は、例えば、素子分離領域２５によって、画素領域２から電気的に分離されている。素子分離領域２５内には、例えば、光電素子分離領域２９と同様に、ＳＴＩ構造の素子絶縁膜がその領域２５の表面側に埋め込まれ、その絶縁膜の下方に不純物層が設けられている。
【００２７】
周辺領域３は、アナログ回路が設けられる領域（以下、アナログ回路領域とよぶ）やロジック回路が設けられる領域（以下、ロジック領域とよぶ）を、含んでいる。周辺領域３内に設けられる回路は、例えば、アナログ／デジタル変換回路、デジタル信号プロセッサ（ＤＳＰ：Digital Signal Processor）などのように、光電変換された映像信号に対して処理を行う回路や、ロウ制御回路やカラム制御回路などのように、画素領域内の素子の制御を行う回路である。  
これらの回路は、電界効果トランジスタ、抵抗素子、容量素子などから構成される。図２においては、図示の簡単化のため、ＭＯＳ（Metal-Insulator-Semiconductor）構造の電界効果トランジスタ（以下、ＭＯＳトランジスタとよぶ）のみが、示されている。
【００２８】
例えば、周辺領域３内において、ＭＯＳトランジスタＴｒは、エピタキシャル層１内のＰ型ウェル領域３１内に設けられる。そのＰ型ウェル領域３１内に、Ｐ型ウェル領域３５及びＮ型ウェル領域３６が更に設けられ、ダブルウェル構造が形成されている。隣接するウェル領域３５，３６は、例えば、素子分離絶縁膜（図示せず）によって電気的に分離されている。Ｎ型ウェル領域３３のように、エピタキシャル層の一部分（表層部）３２内に、ウェル領域が設けられてもよい。尚、図２において、図示の簡単化のため、４個のＭＯＳトランジスタＴｒが図示されているが、本実施形態のイメージセンサに含まれるＭＯＳトランジスタＴｒは、この数に限定されないのは、もちろんである。
【００２９】
図２において、Ｐ型ウェル領域３５内には、ＮチャネルＭＯＳトランジスタＴｒが設けられる。また、Ｎ型ウェル領域３６内には、ＰチャネルＭＯＳトランジスタＴｒが設けられている。以下、ＮチャネルＭＯＳトランジスタＴｒを例に挙げて、トランジスタＴｒの構造について説明する。
【００３０】
Ｐ型ウェル領域３５内に、２つのＮ型拡散層（不純物層）４１，４２が設けられている。これらの２つの拡散層４１，４２は、トランジスタＴｒのソース／ドレインとして、機能する。２つの拡散層４１，４２間のウェル領域（チャネル領域）表面に、ゲート絶縁膜４３を介して、ゲート電極４４が設けられる。これによって、Ｐ型ウェル領域３５内に、ＮチャネルＭＯＳトランジスタＴｒが、形成される。ＰチャネルＭＯＳトランジスタＴｒは、そのトランジスタＴｒが設けられるウェル領域の伝導型及びソース／ドレインとなる拡散層の伝導型が、ＮチャネルＭＯＳトランジスタＴｒの伝導型と異なるのみで、その構造は、実質的に同じである。
【００３１】
トランジスタＴｒのゲート電極４４及びフォトダイオード２１を覆うように、複数の層間絶縁膜（第１〜第３の層間絶縁膜）６１，６２，６３が、エピタキシャル層１の表面上に積層されている。層間絶縁膜６１，６２，６３には、例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicateなどの酸化シリコンが用いられる。尚、図２においては、３層の層間絶縁膜６１，６２，６３が図示されているが、この数に限定されないのはもちろんである。本実施形態では、層間絶縁膜６３を、最上層の層間絶縁膜として、説明する。
【００３２】
本実施形態のイメージセンサには、多層配線技術が用いられている。すなわち、積層された層間絶縁膜６１，６２，６３内のそれぞれに、複数の配線５１，５２，５３が設けられている。積層された配線５１，５２，５３は、層間絶縁膜６１，６２，６３内に埋め込まれたプラグ５９によって、電気的に接続される。尚、トランジスタＴｒのゲート電極４４や拡散層４１，４２などエピタキシャル層１上に設けられた素子の端子は、プラグ（図示せず）を介して、上層の配線５１に接続される。
【００３３】
複数の配線５１，５２，５３は、基板上に設けられた複数の素子Ｔｒ同士を接続し、それらの素子から複数の回路を構成するために用いられる。また、配線５１，５２，５３は、例えば、パッド（図示せず）に接続され、信号の入出力するためや、電源電圧やグランド電圧を回路及び素子に供給するために用いられる。以下では、最上層の層間絶縁膜６３内に設けられた配線５３を、最上層の配線５３として、述べる。
【００３４】
最上層の層間絶縁膜６３上及び最上層の配線５３上には、平坦化膜や保護膜、接着層１５を介して、支持基板１８が設けられる。本実施形態において、支持基板１８側を層間絶縁膜の上面とし、形成基板１側を層間絶縁膜の下面（底面）として、述べる。
【００３５】
層間絶縁膜６１，６２，６２及び配線５１，５２，５３が設けられる側の基板（エピタキシャル層）１の面（第２の面）は、カラーフィルタ７０及びマイクロレンズ７１が設けられた側の基板１の面（第１の面）に対向している。本実施形態では、映像信号としての入射光が照射されるカラーフィルタ７０及びマイクロレンズ７１が設けられた面を、“裏面”とよぶのに対して、層間絶縁膜６１，６２，６２及び配線５１，５２，５３が設けられた面を、“表面”とよぶ。  
このように、トランジスタＴｒのゲート電極や配線が設けられた基板の面に対向する面から光が照射される構造のイメージセンサは、裏面照射型イメージセンサとよばれる。
【００３６】
本実施形態のイメージセンサにおいて、最上層の層間絶縁膜６３内には、溝Ｐが設けられる。最上層の配線５３は、最上層の層間絶縁膜６３の溝Ｐ内に、設けられる。そして、最上層の配線５３の上面の高さは、最上層の層間絶縁膜６３の上面の高さに、実質的に一致している。本実施形態において、配線及び層間絶縁膜の上面の高さとは、基板（エピタキシャル層）表面に対して垂直方向の寸法を基準とした値である。
【００３７】
最上層の配線５３は、例えば、ダマシン法を用いて、最上層の層間絶縁膜６３内に形成される。これによって、最上層の配線５３の上面の高さと最上層の層間絶縁膜６３の上面の高さとが、実質的に一致した構造が得られる。最上層の配線５３には、例えば、銅（Ｃｕ）又はＣｕを含む合金が用いられる。Ｃｕを配線５３に用いることによって、アルミニウム（Ａｌ）を用いた配線に比較して、配線の低抵抗化や、エレクトロマイグレーションの抑制などを図ることもできる。
【００３８】
例えば、Ａｌを用いた配線形成技術では、層間絶縁膜上に堆積されたＡｌ膜が所定の配線形状に加工された後、加工されたＡｌ配線を覆う層間絶縁膜が形成される。そのため、隣接するＡｌ配線間の領域では、Ａｌ配線上面と下地（下層の層間絶縁膜上面）との段差の影響や、層間絶縁膜同士の接合面（シーム）の影響によって、最上層の層間絶縁膜上に平坦化膜を形成するなど、最上層の層間絶縁膜に対する平坦化処理を施しても、配線上及び下層の層間絶縁膜上に形成される層間絶縁膜上面は、良好な平坦性を確保できない。
【００３９】
そのため、Ａｌ配線を用いた裏面照射型イメージセンサにおいて、支持基板と支持基板を貼り付ける面の密着性が悪いことで、支持基板が剥離し、支持基板の貼り合わせの不良が発生していた。
【００４０】
本実施形態のイメージセンサにおいて、最上層の配線５３は、例えば、ダマシン法を用いて、最上層の層間絶縁膜６３に設けられた溝内に形成される。そのため、最上層の配線５３上面及び最上層の層間絶縁膜６３上面の高さは実質的に一致し、支持基板を貼り付ける面の平坦性は、向上する。それゆえ、支持基板とそれを貼り付ける面の密着性は向上し、支持基板の貼り合わせの不良は、低減する。
【００４１】
尚、最上層の配線５３より下層に設けられた配線５１，５２においても、最上層の配線５３と同様に、ダマシン法によって、層間絶縁膜６１，６２内に設けられた溝Ｑに埋め込まれ、配線５１，５２の上面の高さと層間絶縁膜６１，６２の上面の高さとが一致していることが、好ましい。これは、下層の配線５１，５２及び層間絶縁膜６１，６２の平坦性が、上層の配線５３及び層間絶縁膜６３に影響を及ぼすため、下層の配線５１，５２及び層間絶縁膜６１，６２の平坦性も良いことが望ましいからである。但し、最上層の配線５３より下層に設けられた配線５１，５２には、アルミニウム（Ａｌ）を用いてもよく、それらの配線５１，５２が層間絶縁膜６１，６２内の溝Ｑ内に設けられていなくともよい。
【００４２】
したがって、本発明の第１の実施形態に係る固体撮像装置では、固体撮像装置、例えば、裏面照射型イメージセンサの信頼性を向上できる。
【００４３】
（ｂ）  製造方法  
図２乃至図７を用いて、本発明の第１の実施形態に係る固体撮像装置（裏面照射型イメージセンサ）の製造方法について、説明する。図２乃至図７は、本実施形態の製造方法の各工程における、断面構造を示している。
【００４４】
はじめに、図３に示すように、例えば、ＳＯＩ基板９０のエピタキシャル層１０内に、ウェル領域３１，３５，３６などの不純物領域２９及び素子分離領域が、形成される。尚、ＳＯＩ基板は、半導体基板１１上の絶縁膜（Insulator）１２上面に、エピタキシャル層１０が形成されている。エピタキシャル層１０は、例えば、Ｎ型半導体層や、真性半導体層である。
【００４５】
ウェル領域３１，３５，３６及び不純物領域２９は、フォトリソグラフィ技術によって形成されたマスクや不純物イオンの入射速度の制御によって、エピタキシャル層１の所定の位置に、形成される。これによって、エピタキシャル層１０内に、画素領域２とこれに隣接する周辺領域３とが、形成される。また、画素領域２内及び周辺領域３内の所定の位置に、隣接する素子を電気的に分離する素子分離領域（絶縁膜又は不純物層）が形成される。素子分離領域に設けられる絶縁膜は、例えば、ＳＴＩ構造の絶縁膜であり、エピタキシャル層１０内に形成されたトレンチ内に、絶縁膜が埋め込まれることで、形成される。
【００４６】
画素領域２内において、Ｐ型及びＮ型不純物層２１ａ，２１ｂが、イオン注入法によって形成される。また、画素領域２内に、素子分離領域２９が形成される。これによって、イメージセンサの各画素に対応するフォトダイオード２１が、形成される。
【００４７】
周辺領域３内において、形成されたウェル領域３５，３６内に、ＭＯＳトランジスタＴｒや抵抗素子など、形成される。ＭＯＳトランジスタＴｒは、例えば、以下の工程によって、形成される。  
例えば、熱酸化法を用いて、ウェル領域３５，３６表面に、ゲート酸化膜４３が形成される。次に、エピタキシャル層１０表面上に、導電層が、例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いて、堆積される。堆積された導電層は、フォトリソグラフィ技術及びＲＩＥ（Reactive Ion Etching）法を用いて、加工される。これによって、ＭＯＳトランジスタＴｒのゲート電極４４が、形成される。この後、ＭＯＳトランジスタＴｒのソース／ドレインとして用いられる拡散層４１，４２が、例えば、イオン注入法によって、ウェル領域３５，３５内に形成される。拡散層４１，４２の形成時、拡散層４１，４２が形成されない領域は、レジストマスクなどによって、覆われている。ゲート電極４４にポリシリコンが用いられる場合、ポリシリコンをシリサイド化する工程を含んでいてもよい。
【００４８】
尚、フォトダイオード２１を画素領域２内に形成した後に、ＭＯＳトランジスタＴｒなどの素子を周辺領域３内に形成してもよいし、これとは反対に、ＭＯＳトランジスタＴｒを形成した後に、フォトダイオード２１を形成してもよい。また、素子を形成する工程と素子分離領域を形成する工程との順序は、限定されない。
【００４９】
次に、図４に示すように、素子が形成された基板（エピタキシャル層１０）表面（第２の面）上に、第１の層間絶縁膜６１が、例えば、ＣＶＤ法を用いて堆積される。そして、層間絶縁膜６１内に、複数の第１の配線５１が形成される。配線５１は、例えば、スパッタ法を用いて、絶縁膜６１上に堆積される。配線５１は、例えば、ダマシン法を用いて、層間絶縁膜６１内に形成された溝Ｑ内に、埋め込まれる。溝Ｑは、配線のレイアウトに応じて、フォトリソグラフィ技術及びＲＩＥ法を用いて、形成される。配線５１がダマシン法を用いて形成された場合、配線の材料には、例えば、銅（Ｃｕ）などが用いられる。
【００５０】
尚、ダマシン法を用いずに、配線材（例えば、アルミニウム（Ａｌ））を、層間絶縁膜上に堆積し、その配線材を、フォトリソグラフィ技術及びＲＩＥ法を用いて、所定の形状に加工して、層間絶縁膜６１上に配線５１を形成してもよい。
【００５１】
配線５１及び層間絶縁膜６１と同様の工程によって、層間絶縁膜６１上に、配線５２及び第２の層間絶縁膜６２が形成される。また、上層の配線が、下層の配線又は素子の端子に接続される位置において、層間絶縁膜６１，６２内に、プラグ５９が形成される。
【００５２】
そして、第３の層間絶縁膜６３が、第２の層間絶縁膜６２上に、例えば、ＣＶＤ法を用いて堆積される。本実施形態の製造方法においては、第３の層間絶縁膜６３を最上層の層間絶縁膜として述べる。但し、層間絶縁膜６１〜６３の積層数は、３つに限定されないのは、もちろんである。
【００５３】
例えば、層間絶縁膜６３の上面に対して、例えば、ＣＭＰ（Chemical Mechanical Polishing）法を用いて、平坦化処理が施される。
【００５４】
続いて、図５に示すように、最上層の層間絶縁膜６３上に、フォトリソグラフィ技術を用いて、マスク（例えば、レジストマスク）９０が形成される。そして、形成されたマスク９０に基づいて、層間絶縁膜６３内に、溝Ｐが形成される。形成された溝Ｐのレイアウトは、層間絶縁膜６３内に形成される配線のレイアウトに対応する。
【００５５】
マスク９０が層間絶縁膜６３上から除去された後、図６に示されるように、配線材５３Ａが、例えばスパッタ法を用いて、層間絶縁膜６３上に堆積される。配線材５３Ａは、例えば、Ｃｕ又Ｃｕを含む合金である。
【００５６】
そして、配線材５３Ａの上面にＣＭＰ法が施され、配線材５３Ａが研削される。配線材５３Ａに対するＣＭＰは、層間絶縁膜６３の上面をストッパとして行われる。
【００５７】
すると、図７に示すように、層間絶縁膜６３内に形成された溝Ｐ内に、配線５３が、自己整合的に埋め込まれる。このように、最上層に設けられる配線５３は、ダマシン法を用いて、最上層の層間絶縁膜６３内に形成される。これによって、配線５３の上面の高さが、層間絶縁膜６３の上面の高さと実質的に同じになる。つまり、配線５３の上面及び層間絶縁膜６３の上面は、実質的に平坦になる。
【００５８】
この後、図２に示すように、最上層の配線５３及び層間絶縁膜６３の上面上に、平坦化膜、保護膜及び接着層１５が形成される。接着層１５を介して、支持基板１８が、配線５３及び層間絶縁膜６３上面（表面側）に取り付けられる。上述のように、最上層の配線５３及び層間絶縁膜６３の上面は、平坦であるため、支持基板１８は、配線５３及び層間絶縁膜６３に密着する。
【００５９】
そして、ＳＯＩ基板を構成する絶縁層及び半導体基板が、例えば、ＣＭＰ法などを用いて、エピタキシャル層１から剥離される。そして、支持基板１８が設けられた表面に対向するエピタキシャル層１の裏面（第１の面）に、保護層及び接着層１９が形成される。接着層１９を介して、画素領域２上に、所定の配列パターンを有するカラーフィルタ７０が、取り付けられる。さらに、カラーフィルタ７０上に、接着層（図示せず）を介して、マイクロレンズアレイ７１が取り付けられる。尚、ＳＯＩ基板を構成する絶縁層は、透過性が高い層であれば、残存させてもよい。
【００６０】
以上の工程によって、本実施形態のイメージセンサが完成する。以上の工程によって形成されたイメージセンサにおいて、映像信号に対応する光信号は、配線及び層間絶縁膜が設けられた表面に対向する裏面から、マイクロレンズ７１及びカラーフィルタ７０を介して、画素領域２内のフォトダイオード２１に照射される。つまり、本実施形態の製造方法を用いて製造されたイメージセンサは、裏面照射型イメージセンサである。
【００６１】
図２乃至図７を用いて説明したように、本実施形態の製造方法において、裏面照射型イメージセンサの最上層の配線５３は、ダマシン法を用いて、最上層の層間絶縁膜内に形成される。  
最上層の配線５３は、最上層の層間絶縁膜６３内に設けられた溝Ｐ内に対して、自己整合的に埋め込まれる。そのため、配線５３の上面の高さは、層間絶縁膜６３の上面の高さと実質的に一致する。
【００６２】
このように、配線５３がダマシン法を用いて形成されることにより、層間絶縁膜が形成された後、配線５３が形成されるため、本実施形態の製造方法では、隣接する配線間に、層間絶縁膜間のシームや層間絶縁膜上面の段差が生じることは無い。
【００６３】
これによって、支持基板１８が取り付けられる最上層の配線５３及び最上層の層間絶縁膜６３の平坦性は、向上する。それゆえ、支持基板１８と配線５３／層間絶縁膜６３との密着性は向上し、支持基板１８の貼り合わせの不良は低減する。
【００６４】
したがって、本発明の第１の実施形態に係る固体撮像装置の製造方法によれば、信頼性の向上した固体撮像装置（裏面照射型イメージセンサ）を、提供できる。
【００６５】
（２）  第２の実施形態  
図８を用いて、本発明の第２の実施形態に係る固体撮像装置について、説明する。図８は、本実施形態のイメージセンサの断面構造を示している。  
イメージセンサにおいて、画素領域２に、入射光を遮光し、画素として機能させない画素ＯＢ（Optical Black）領域が設けられる。裏面照射型イメージセンサにおいて、表面（第２の面）側に設けられた層間絶縁膜６１，６２，６３内に、画素ＯＢ（Optical Black）領域を設けるための画素領域２に対する遮光パターンを形成する必要がない。
【００６６】
また、本実施形態の裏面照射型イメージセンサにおいては、表面側の層間絶縁膜６３上に、パッド７８と配線５１，５２，５３を接続するための面積が大きい配線パターン（以下、中間配線パターンとよぶ）を設けずともよい。本実施形態の裏面照射型イメージセンサにおいて、例えば、パッド７８は、マイクロレンズアレイ７１が設けられた面、つまり、イメージセンサの裏面（第１の面）側のみに、設けられる。この場合、基板１裏面上に設けられたパッド７８は、層間絶縁膜６１，６２，６３に形成されたプラグやエピタキシャル層１内に形成された高濃度不純物層、さらには、エピタキシャル層１内を表面側から裏面側へ向かって貫通する貫通電極７９を経由して、基板１表面側に設けられた配線や素子に接続される。尚、図８中において、貫通電極７９は、図中奥行き方向又は手前方向に設けられ、破線で示されている。
【００６７】
このように、本実施形態の裏面照射型イメージセンサは、遮光パターンや中間配線パターンを表面側に設けなくともよいので、イメージセンサの表面側において、配線５３及び層間絶縁膜６３の上面の平坦性は向上する。それゆえ、支持基板１８と配線５３／層間絶縁膜６３との密着性は向上し、支持基板１８の貼り合わせの不良は低減する。この効果は、第１の実施形態のイメージセンサでも同様に得られる。
【００６８】
また、遮光パターンが設けられたイメージセンサにおいて、一般的に、遮光パターンの面積は大きいため、遮光パターンの存在によって、ウェハ（チップ）に対するシンター処理時のフォーミングガスの拡散が阻害される。そのため、遮光パターンを有するイメージセンサでは、素子が形成された形成基板１表面に対するシンター効果が、低減してしまう。これに対して、本実施形態のイメージセンサでは、形成基板１の表面側に遮光パターンが無いので、シンター効果を増大することができ、暗電流の低減や素子が形成される領域表面の安定化を図ることができる。その結果として、イメージセンサの感度不良や動作不良は低減し、動作の信頼性が向上する。これと同様の効果は、第１の実施形態のイメージセンサでも得られる。
【００６９】
但し、遮光パターン及びパッドパターンが無いことによって、支持基板１８が取り付けられる最上層の層間絶縁膜６３の表面領域において、層間絶縁膜６３に対する配線の占有面積（以下、被覆率とよぶ）が低い領域が、生じることがある。被覆率が低い領域において、層間絶縁膜がＣＭＰによって過剰に研削され、ディッシングが生じることがある。そのため、最上層の配線５３及び層間絶縁膜６３の平坦性が悪くなる可能性が存在する。
【００７０】
本実施形態では、図８に示すように、最上層の層間絶縁膜６３の被覆率が低い領域に溝Ｒが設けられ、配線５３が形成されるのと同時に、ダミーパターン５５がその溝Ｒ内に埋め込まれる。ダミーパターン５５は、回路及び素子を接続する配線としての機能を有さない。ダミーパターン５５は、最上層の配線５３と同様に、ダマシン法を用いて形成される。ダミーパターン５５は、最上層の配線５３と同様に、Ｃｕ又はＣｕを含む合金からなる。尚、ダミーパターン５５は、最上層の層間絶縁膜６３より下層の層間絶縁膜６１，６２の溝内に設けられてもよい。
【００７１】
ダミーパターン５５が設けられることによって、層間絶縁膜６３内の被覆率が均一化され、層間絶縁膜６３上面にディッシングが発生することが抑制される。  
これによって、被覆率が低いことに起因して最上層の配線５３及び層間絶縁膜６３の平坦性が悪化することが、低減され、最上層の配線５３／層間絶縁膜６３と支持基板１８との密着性は確保される。それゆえ、支持基板１８の張り合わせの不良は、低減する。
【００７２】
以上のように、本発明の第２の実施形態に係る固体撮像装置（例えば、裏面照射型イメージセンサ）によれば、固体撮像装置の信頼性を向上できる。
【００７３】
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【符号の説明】
【００７４】
１，１０：半導体基板（エピタキシャル層）、２：画素領域、３：周辺領域、２１：フォトダイオード、２９：光電素子分離領域、３１，３３，３５，３６：ウェル領域、３２：エピタキシャル層、５１，５２，５３：配線、５５：ダミー層、６１，６２，６３：層間絶縁膜、１８：支持基板、７０：カラーフィルタ、７１：マイクロレンズアレイ。
【図１】
2011061092.tif 000003
【図２】
2011061092.tif 000004
【図３】
2011061092.tif 000005
【図４】
2011061092.tif 000006
【図５】
2011061092.tif 000007
【図６】
2011061092.tif 000008
【図７】
2011061092.tif 000009
【図８】
2011061092.tif 000010