(57)【要約】【課題】電源遮断する前に、液晶素子１２０に電圧が残存し難くする。【解決手段】走査線駆動回路は、走査線１１２のそれぞれに対応したシフトレジスタ１３１、１３２を有し、スタートパルスＳtvをクロック信号Ｃlkおよび／Ｃlkにしたがって順次遅延させた走査信号をシフトレジスタの端子Ｏutから出力する。液晶素子を駆動するＴＦＴがｎチャネル型である場合、シフトレジスタは、表示動作時では、選択された走査線１１２への走査信号をＨレベルとし、オフシーケンス動作にあって電源遮断前では、Ｌレベルを上回る電位であってＨレベルを下回る電位、望ましくは接地電位Ｇndとする。【選択図】図１
2011085680.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差にそれぞれ画素トランジスターと液晶素子との
対を有し、前記画素トランジスターは、前記走査線が選択されたときに前記データ線と前
記液晶素子の一端との間で導通状態になる液晶表示装置にあって、
前記複数の走査線をそれぞれ駆動する走査線駆動回路であって、
前記走査線駆動回路は、前記複数の走査線のそれぞれに対応したシフトレジスタを有し
、スタートパルスを第１クロック信号および第２クロック信号にしたがって順次遅延させ
た走査信号を前記シフトレジスタから前記走査線に出力するものであって、
前記シフトレジスタは、
表示動作時では、選択された走査線への走査信号を低位側論理レベルまたは高位側論理
レベルのいずれか一方で出力し、
オフシーケンス動作にあって電源遮断前では、前記低位側論理レベルを上回る電位であ
って、前記高位側論理レベルを下回る電位で出力する
ことを特徴とする液晶表示装置の駆動回路。
【請求項２】
前記シフトレジスタは、
一端および他端の間において前記第１クロック信号または第２クロック信号にしたがっ
て開閉する出力用スイッチング素子を含み、
前記出力用スイッチング素子の一端は、前記走査線に接続され、
前記出力用スイッチング素子の他端は、表示動作時では、低位側論理レベルまたは高位
側論理レベルのいずれか一方となり、オフシーケンス動作にあって電源遮断前では、前記
低位側論理レベルを上回る電位であって、前記高位側論理レベルを下回る電位となる給電
線に接続された
ことを特徴とする請求項１に記載の液晶表示装置の駆動回路。
【請求項３】
前記複数の走査線のそれぞれに対応して、一端および他端の間にて接続信号にしたがっ
て開閉する接続用スイッチング素子を有し、
前記接続用スイッチング素子の一端は、前記走査線に接続され、
前記接続用スイッチング素子の他端は、前記低位側論理レベルを上回る電位であって、
前記高位側論理レベルを下回る電位となる給電線に接続され、
前記接続信号は、オフシーケンス動作にあって電源遮断前において、前記接続用スイッ
チング素子の閉を指示する
ことを特徴とする請求項１に記載の液晶表示装置の駆動回路。
【請求項４】
複数の走査線と複数のデータ線との交差にそれぞれ画素トランジスターと液晶素子との
対と、
前記複数の走査線をそれぞれ選択する走査線駆動回路と、
選択された走査線に対応する液晶素子に、階調に応じたデータ信号を、前記データ線を
介して供給するデータ線駆動回路と、
を有し、
前記画素トランジスターは、前記走査線が選択されたときに前記データ線と前記液晶素
子の一端との間で導通状態となり、
前記走査線駆動回路は、前記複数の走査線のそれぞれに対応したシフトレジスタを有し
、スタートパルスを第１クロック信号および第２クロック信号にしたがって順次遅延させ
た走査信号を前記シフトレジスタから前記走査線に出力するものであって、
前記シフトレジスタは、
表示動作時では、選択された走査線への走査信号を低位側論理レベルまたは高位側論理
レベルのいずれか一方で出力し、
オフシーケンス動作にあって電源遮断前では、前記低位側論理レベルを上回る電位であ
って、前記高位側論理レベルを下回る電位で出力する
ことを特徴とする液晶表示装置。
【請求項５】
請求項４に記載の液晶表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置などに好適な走査線駆動回路等の技術に関する。
【背景技術】
【０００２】
近年、各画素（液晶素子）をトランジスターなどのスイッチング素子により駆動するア
クティブ・マトリクス型の表示装置の普及が進んでいる。携帯電話などのような携帯型電
子機器においては、表示装置の小型化や軽量化などの要求に応えるため、画素を駆動する
トランジスターの製造プロセスを用いて、画素領域の周辺に駆動回路も形成することが多
い。このような駆動回路は、とりわけ走査線を駆動する走査線駆動回路は、一般的には複
数のシフトレジスタによって構成される（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４０８３５８１号公報（図７、図２１）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、液晶素子は、画素電極と共通電極とで生じる電界によって液晶分子の配向を
制御することで透過率（または反射率）を変化させる構成であるが、直流成分が印加され
ると劣化等が発生してしまうので、正極性と負極性とで交互に駆動する交流駆動が原則で
ある。ここで、画像表示を終了する場合に走査線駆動回路への電源を突如として遮断して
しまうと、液晶素子に電圧が保持された状態が長期間にわたって継続してしまう、すなわ
ち、液晶素子に直流成分が印加された状態になってしまう。
このため、液晶表示装置において画像表示を終了する場合には、液晶素子に印加される
電圧をゼロに近い状態とさせるオフシーケンス動作を実行した後に、走査線駆動回路への
電源を遮断する必要がある。しかしながら、上記シフトレジスタでは、オフシーケンス動
作を実行して、その後、電源を遮断した際に液晶素子に電圧が残存しやすいのではないか
、という懸念があった。
なお、液晶素子に電圧が残存してしまうと、直流成分が印加されることになるので、い
わゆる焼き付きや、フリッカーずれなどの原因となる。ここで、フリッカーずれとは、フ
リッカーが最小となるように共通電極の電圧を調整して電源を遮断した後、画像表示を再
開させたときに、フリッカーが再び発生してしまうような現象をいう。
本発明は、上述した事情に鑑みてなされたもので、その目的の１つは、電源を遮断する
際に、液晶素子に電圧が残存し難くした液晶表示装置、走査線駆動回路および電子機器を
提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明に係る液晶表示装置の走査線駆動回路は、複数の走査
線と複数のデータ線との交差にそれぞれ画素トランジスターと液晶素子との対を有し、前
記画素トランジスターは、前記走査線が選択されたときに前記データ線と前記液晶素子の
一端との間で導通状態になる液晶表示装置にあって、前記複数の走査線をそれぞれ駆動す
る走査線駆動回路であって、前記走査線駆動回路は、前記複数の走査線のそれぞれに対応
したシフトレジスタを有し、スタートパルスを第１クロック信号および第２クロック信号
にしたがって順次遅延させた走査信号を前記シフトレジスタから前記走査線に出力するも
のであって、前記シフトレジスタは、表示動作時では、選択された走査線への走査信号を
低位側論理レベルまたは高位側論理レベルのいずれか一方で出力し、オフシーケンス動作
にあって電源遮断前では、前記低位側論理レベルを上回る電位であって、前記高位側論理
レベルを下回る電位で出力することを特徴とする。本発明によれば、走査線が、オフシー
ケンス動作にあって電源遮断前では、低位側論理レベルを上回る電位であって高位側論理
レベルを下回る電位となるので、画素トランジスターのオフ抵抗は、非選択時の論理レベ
ルである場合と比較して、オフ抵抗が低下する。このため、液晶素子に保持電圧が（蓄積
された電荷）は、速やかにクリアされるので、電源を遮断しても、液晶素子に電圧が残存
し難くすることが可能になる。
【０００６】
本発明において、前記シフトレジスタは、一端および他端の間において前記第１クロッ
ク信号または第２クロック信号にしたがって開閉する出力用スイッチング素子を含み、前
記出力用スイッチング素子の一端は、前記走査線に接続され、前記出力用スイッチング素
子の他端は、表示動作時では、低位側論理レベルまたは高位側論理レベルのいずれか一方
となり、オフシーケンス動作にあって電源遮断前では、前記低位側論理レベルを上回る電
位であって、前記高位側論理レベルを下回る電位となる給電線に接続された構成としても
良い。この構成によれば、シフトレジスタの構成については、給電線の変更で済む。
また、本発明において、前記複数の走査線のそれぞれに対応して、一端および他端の間
にて接続信号にしたがって開閉する接続用スイッチング素子を有し、前記接続用スイッチ
ング素子の一端は、前記走査線に接続され、前記接続用スイッチング素子の他端は、前記
低位側論理レベルを上回る電位であって、前記高位側論理レベルを下回る電位となる給電
線に接続され、前記接続信号は、オフシーケンス動作にあって電源遮断前において、前記
接続用スイッチング素子の閉を指示する構成としても良い。この構成によれば、制御信号
によって接続用スイッチング素子が閉じることによって、走査線が低位側論理レベルを上
回る電位であって高位側論理レベルを下回る電位となる。このため、オフシーケンス動作
にあって電源遮断前において第１クロック信号または第２クロック信号の供給が不要とな
る。
なお、本発明は、液晶表示装置の駆動回路のみならず、液晶表示装置および当該液晶表
示装置を備える電子機器としても概念することが可能である。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態に係る走査線駆動回路が適用される液晶表示装置を示す図である。
【図２】第１実施形態に係る走査線駆動回路の構成を示す図である。
【図３】走査線駆動回路におけるシフトレジスタの構成を示す回路図である。
【図４】シフトレジスタの動作を示すタイミングチャートである。
【図５】液晶表示装置における電位の関係を示す図である。
【図６】液晶表示装置の動作を示すタイミングチャートである。
【図７】第１実施形態の第１応用例に係るシフトレジスタの構成を示す回路図である。
【図８】第１応用例に係るシフトレジスタの動作を示すタイミングチャートである。
【図９】第１実施形態の第２応用例に係るシフトレジスタの構成を示す回路図である。
【図１０】第２応用例に係るシフトレジスタの動作を示すタイミングチャートである。
【図１１】第２実施形態の走査線駆動回路が適用される液晶表示装置を示す図である。
【図１２】第２実施形態に係る走査線駆動回路の構成を示す回路図である。
【図１３】シフトレジスタの構成を示す回路図である。
【図１４】液晶表示装置の動作を示すタイミングチャートである。
【図１５】液晶表示装置の動作を示すタイミングチャートである。
【図１６】実施形態に係る液晶表示装置を適用した携帯電話を示す図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施形態について説明する。図１は、第１実施形態に係
る走査線駆動回路を適用した液晶表示装置の構成を示すブロック図である。
この図に示されるように、液晶表示装置１は、表示制御回路１０、電源供給回路２０、
パネル１００およびデータ線駆動回路１４０を有する。
このうち、パネル１００は、例えば透過型のアクティブ・マトリクス型であり、周知の
ように、一対の基板によって液晶を挟時するとともに、走査線１１２とデータ線１１４と
の交差部に画素トランジスターとして機能するＴＦＴ（thin film transistor）１１６と
液晶素子１２０との組をそれぞれ有した構成となっている。ＴＦＴ１１６のソース電極は
データ線１１４に接続され、そのドレイン電極は液晶素子１２０の一端（画素電極）に接
続され、そのゲート電極は走査線１１２に接続されている。液晶素子１２０の他端（共通
電極）は共通に接続されて、電圧Ｖcomが印加されている。
なお、この例では、３２０行の走査線１１２が横（Ｘ）方向に延在して設けられ、２４
０列のデータ線１１４が縦（Ｙ）方向に延在して設けられているので、液晶素子１２０は
、縦３２０行×横２４０列のマトリクス状に配列することになる。液晶素子１２０は、周
知のように印加電圧に応じて透過率が変化するので、液晶素子１２０が、パネル１００で
表現される画像の画素に相当することになる。
【０００９】
表示制御回路１０は、電源供給回路２０や、データ線駆動回路１４０、パネル１００に
形成された走査線駆動回路１３０の各々を、それぞれ制御する。
制御するための信号等については詳述しないが、表示制御回路１０は、電源供給回路２
０に対しては信号Ｍを、走査線駆動回路１３０に対してはスタートパルスＳtv、クロック
信号Ｃlk、／Ｃlkを、データ線駆動回路１４０に対しては信号Ｘctrを、それぞれ供給す
る。また、表示制御回路１０は、データ線駆動回路１４０に対し信号Ｘctrのほか、画素
の階調（透過率）を指定する映像データＶidも供給する。
一方、表示制御回路１０は、図示しない上位回路による指示によって、または、ユーザ
ーの操作によって、画像表示を終了させるべきことを示す命令Ｐを入力したとき、後述す
るオフシーケンス動作を実行し、その後、走査線駆動回路１３０およびデータ線駆動回路
１４０の動作を停止させる。
【００１０】
走査線駆動回路１３０は、スタートパルスＳtvを、デューティー比が５０％であって互
いに論理反転の関係にあるクロック信号Ｃlk（第１クロック信号）と、クロック信号／Ｃ
lk（第２クロック信号）にしたがって順次転送することによって走査線１１２を選択し、
当該選択に応じた走査信号を出力するものである。便宜上、１、２、３、…、３２０行目
の走査線１１２に供給される走査信号を、それぞれＧ1、Ｇ2、Ｇ3、…、Ｇ320と表記する
。なお、走査線駆動回路１３０の詳細については後述する。また、パネル１００における
ＴＦＴ１１６を例えばアモルファスシリコン型としたとき、走査線駆動回路１３０の構成
素子は、画素のマトリクス配列の周辺において、ＴＦＴ１１６と同じプロセスを用いて同
一基板に形成される。
【００１１】
データ線駆動回路１４０は、表示動作にあっては、選択された走査線１１２に位置する
液晶素子１２０に対して、映像データＶidで指定された階調に応じた電圧のデータ信号を
、データ線１１４を介し制御信号Ｘctrにしたがって供給するものである。典型的には、
データ線駆動回路１４０は、画素のマトリクス配列に対応した記憶領域（図示省略）を有
し、各記憶領域は、それぞれ映像データＶidを記憶する。そして、データ線駆動回路１４
０は、選択された走査線に位置する画素の映像データを記憶領域から１行分読み出すとと
もに、当該読み出した映像データで指定された階調に応じた電圧のデータ信号に変換し、
データ線１１４に供給する。この供給動作を、データ線駆動回路１４０は、選択された走
査線に位置する１列から２４０列までのそれぞれについて並列的に実行する。ここで、便
宜上、１、２、３、…、２４０列目の走査線１１２に供給される走査信号を、それぞれＸ
1、Ｘ2、Ｘ3、…、Ｘ240と表記する。
なお、表示すべき画像に変更が生じたとき、表示制御回路１０は、変更後の映像データ
Ｖidを供給して、データ線駆動回路１４０における記憶領域の内容を書き換える構成とな
っている。また、データ線駆動回路１４０については、例えばパネル１００に対してＣＯ
Ｇ（chip on glass）技術を用いて実装されるが、走査線駆動回路１３０と同様に、ＴＦ
Ｔ１１６の製造プロセスを用いて同一基板上に形成しても良い。データ線駆動回路１４０
は、走査線駆動回路１３０と異なり、特徴的な部分が存在しないので、詳細についての説
明は省略する。
【００１２】
電池２２は、電圧（Ｖcc-Ｇnd）を出力するものであり、その負極は、液晶表示装置１
を収容する筐体の電位Ｇndに接地されている。
電源供給回路２０は、制御信号Ｍにしたがって、電池２２の出力電圧（Ｖcc-Ｇnd）を
チャージポンプ回路等によって各種の電圧を有する信号を生成して出力するものである。
電源供給回路２０によって生成される信号には、ＶＨ、ＶＬ、ＶＬ−Ｏｆｓがあり、これ
らの３つが走査線駆動回路１３０に供給され、信号ＶＬ−Ｏｆｓを除く、信号ＶＨ、ＶＬ
の２つがデータ線駆動回路１４０に供給される。ここで、信号ＶＨは電圧ＶＧＨであり、
信号ＶＬは電圧ＶＧＬであり、それぞれ電源として用いられる。また、信号ＶＬ−Ｏｆｓ
は、表示制御回路１０による指示があったときに、電圧ＶＧＬから接地電位Ｇnd（電圧ゼ
ロ）に切り替わる。また、電源供給回路２０は、液晶素子１２０の他端に電圧Ｖcomを供
給する。
なお、表示制御回路１０および電源供給回路２０については、例えばこれらの機能を組
み合わせて回路モジュール化されるとともに、この回路モジュールが、ＦＰＣ（flexible
printed circuit）基板等を介してパネル１００に接続された構成となっている。
【００１３】
図５は、電圧ＶＧＨ、ＶＧＬについて電池２２の出力電圧との関係で示す図である。こ
の図に示されるように、電圧ＶＧＨ、ＶＧＬについては、ＶＧＨ＞Ｖcc＞Ｇnd＞ＶＧＬと
いう関係にある。ここで、電圧ＶＧＨは、走査線１１２に供給される走査信号のＨレベル
（高位側論理レベル）に相当し、電圧ＶＧＬは、走査信号のＬレベル（低位側論理レベル
）に相当する。
液晶を交流駆動するために、データ線駆動回路１４０は、液晶素子１２０の一端に供給
するデータ信号を、振幅中心である電圧Ｖcntに対して高位側の正極性電圧と低位側の負
極性電圧とに例えば１フレーム毎に交互に切り替えて供給するが、このときの振幅中心の
電圧Ｖcntについては、本実施形態では説明簡略化のために接地電位Ｇndとしている。液
晶素子１２０の他端に印加される電圧Ｖcomは、ｎチャネル型のＴＦＴ１１６のオフリー
ク等を考慮して、電圧Ｖcntよりも低位となるように調整されることもあるが、電圧Ｖcnt
とほぼ同電圧と考えてよい。
【００１４】
次に、走査線駆動回路１３０について図２および図３を参照して説明する。図２は、走
査線駆動回路１３０の構成を示す図である。この図に示されるように、走査線駆動回路１
３０は、走査線数の「３２０」よりも「１」だけ多い「３２１」段のシフトレジスタ（Ｓ
／Ｒ）を、シリアルに接続した構成となっている。詳細には、走査線駆動回路１３０は、
走査線１１２のそれぞれに対応する計３２０段のシフトレジスタと、最終段をリセットす
るためのシフトレジスタとの計３２１段のシフトレジスタを有する。各段のシフトレジス
タは、給電線１３３を介して信号ＶＨの供給を受け、給電線１３４を介して信号ＶＬの供
給を受け、給電線１３５を介して信号ＶＬ−Ｏｆｓの供給を受けるとともに、端子Ｏutか
ら自段の走査信号を出力して、後段の端子Ｉnおよび前段の端子Ｒstに入力する構成とな
っている。
ただし、第１段のシフトレジスタは、前段が存在しないので、端子Ｉnにスタートパル
スＳtvを入力し、第３２１段のシフトレジスタは、後段が存在しないので、端子Ｒstに何
も入力しない構成となっている。ここで、各シフトレジスタにおいて、奇数（１、３、５
、…、３１９、３２１）段と、偶数（２、４、６、…、３２０）段とでは、供給されるク
ロック信号Ｃlk、／Ｃlkが入れ替わった関係にあるので、区別するために奇数段のシフト
レジスタの符号を１３１とし、偶数段のシフトレジスタの符号を１３２としている。
【００１５】
図３は、奇数ｉ段のシフトレジスタ１３１と、当該奇数段に続く偶数（ｉ＋１）段のシ
フトレジスタ１３２とにおける回路構成を示す図である。なお、ｉは、シフトレジスタの
段数を特定しないで説明するために用いる符号であって奇数である。
この図に示されるように、奇数ｉ段のシフトレジスタ１３１は、ｎチャネル型のトラン
ジスターＴr1〜Ｔr5、Ｔr6aを有する。トランジスターＴr1〜Ｔr5、Ｔr6aは、上述したよ
うにパネル１００におけるＴＦＴ１１６と同じプロセスを用いて形成された同チャネル型
のＴＦＴである。このうち、トランジスターＴr1のソース電極は、信号ＶＨの給電線１３
３に接続され、そのドレイン電極は、トランジスターＴr2のソース電極とトランジスター
Ｔr4のゲート電極とトランジスターＴr5のゲート電極とにそれぞれ接続されている。
また、トランジスターＴr1のゲート電極は、自段であるｉ段の端子Ｉnに接続されて、
すなわち前段である（ｉ−１）段のシフトレジスタ１３２の端子Ｏutに接続されて走査信
号Ｇ(i-1)を入力している。トランジスターＴr2のドレイン電極は、トランジスターＴr3
のソース電極とトランジスターＴr4のドレイン電極とにそれぞれ接続されている。トラン
ジスターＴr3のドレイン電極は、信号ＶＬの給電線１３４に接続されている。トランジス
ターＴr2、Ｔr3のゲート電極は、自段であるｉ段の端子Ｒstに共通接続されて、すなわち
後段である（ｉ＋１）段のシフトレジスタ１３２の端子Ｏutに接続されて走査信号Ｇ(i+1
)を入力している。
一方、トランジスターＴr5のソース電極には、クロック信号Ｃlkが供給されている。ト
ランジスターＴr5のドレイン電極は、自段の端子ＯutとトランジスターＴr4のソース電極
とトランジスターＴr6aのソース電極とにそれぞれ接続されている。
容量Ｃiは、ｉ段のトランジスターＴr5におけるゲート電極およびドレイン電極に介挿
されている。容量Ｃiは、トランジスターＴr5におけるゲート・ドレイン間の寄生容量を
用いても良いし、コンデンサーを付加した構成としても良い。トランジスターＴr6aは、
出力用トランジスターとして機能し、そのドレイン電極は、信号ＶＬ−Ｏｆｓの給電線１
３５に接続され、そのゲート電極には、クロック信号／Ｃlkが供給されている。
なお、偶数（ｉ＋１）段のシフトレジスタ１３２の回路構成については、奇数ｉ段のシ
フトレジスタ１３１の回路構成と同様であるが、クロック信号Ｃlk、／Ｃlkが入れ替わっ
た構成、すなわち、トランジスターＴr5のソース電極にクロック信号／Ｃlkが供給され、
トランジスターＴr6aのゲート電極にクロック信号Ｃlkが供給された構成となっている。
また便宜的に、奇数ｉ段のシフトレジスタ１３１におけるトランジスターＴr5のゲート
電極をノードＡiとし、偶数（ｉ＋１）段におけるトランジスターＴr5のゲート電極をノ
ードＡ(i+1)とする。
【００１６】
図４は、シフトレジスタ１３１、１３２における転送動作を説明するためのタイミング
チャートである。
まず、奇数ｉ段のシフトレジスタ１３１に着目する。
クロック信号ＣlkがＬレベル（クロック信号／ＣlkがＨレベル）である期間Ｔ１におい
て、前段による走査信号Ｇ(i-1)がＨレベルになると、トランジスターＴr1がオン（導通
）状態になる。このため、ノードＡiには、電圧（ＶＧＨ−Ｖｔｈ）がセットされて容量
Ｃiに保持される。ここで、Ｖｔｈは、トランジスターＴr1のしきい値電圧である。
ノードＡiに電圧（ＶＧＨ−Ｖｔｈ）がセットされるので、トランジスターＴr5がオン
状態になる。ただし、第１に、当該トランジスターＴr5のソース電極に供給されるクロッ
ク信号ＣlkがＬレベルであるので、第２に、クロック信号／ＣlkがＨレベルであるから、
トランジスターＴr6aがオン状態にあるので、走査信号ＧiはＬレベルである。
一方、トランジスターＴr4もオン状態になるが、走査信号ＧiがＬレベルであるので、
トランジスターＴr4のドレイン電極もＬレベルである。
続いて、クロック信号Ｃlkが反転してＨレベル（クロック信号／ＣlkがＬレベル）とな
る期間Ｔ２では、偶数段のトランジスターＴr6aがオン状態になるので、奇数ｉ段からみ
て前段の走査信号Ｇ(i-1)および後段の走査信号Ｇ(i+1)がいずれもＬレベルになる。この
ため、奇数ｉ段におけるトランジスターＴr1、Ｔr2、Ｔr3がいずれもオフ（非導通）状態
になるので、ノードＡiは、電気的にどこにも接続されない浮遊（ハイ・インピーダンス
）状態になる。くわえて、クロック信号ＣlkがＬからＨレベルに変化するので、ノードＡ
iは、容量Ｃiやゲート・ソース間の（破線で示す）容量を介したブートストラップによっ
て電圧（ＶＧＨ−Ｖｔｈ）よりもさらに高い電圧に引き上げられる。したがって、トラン
ジスターＴr5には、十分に高いゲート電圧が印加されたことになるので、Ｈレベルのクロ
ック信号Ｃlkは、ほとんど電圧降下することなく、オン状態にあるトランジスターＴr5お
よび端子Ｏutを介して走査信号Ｇiとして出力されることになる。また、トランジスター
Ｔr4がオン状態にあり、走査信号ＧiがＨレベルであるので、トランジスターＴr4のドレ
イン電極もＨレベルになる。
次に、クロック信号Ｃlkが反転してＬレベルになる期間Ｔ３では、クロック信号／Ｃlk
がＨレベルになり、トランジスターＴr6 aがオン状態になるので、走査信号ＧiはＬレベ
ルになる。一方、後段による走査信号Ｇ(i+1)が後述するようにＨレベルになるので、奇
数ｉ段にあってはトランジスターＴr2、Ｔr3がオン状態になる。このため、ノードＡiが
Ｌレベルになって、トランジスターＴr4、Ｔr5がオフ状態になる。また、ノードＡiおよ
び走査信号Ｇiのいずれも同じＬレベルになるので、容量Ｃiに保持されていた電圧がゼロ
にリセットされる。
なお、クロック信号Ｃlkが反転してＨレベルになる期間Ｔ４では、クロック信号／Ｃlk
がＬレベルになり、トランジスターＴr6aがオフ状態になるが、容量Ｃiの保持電圧がゼロ
であるので、トランジスターＴr4、Ｔr5のオフ状態も維持される。このため、ｉ行目の走
査線１１２は、ハイ・インピーダンス状態になるが、寄生容量によって直前の期間Ｔ３と
同様にＬレベルに保持される。
【００１７】
偶数（ｉ＋１）段のシフトレジスタ１３２では、奇数ｉ段に対しクロック信号Ｃlk、／
Ｃlkの供給が入れ替わった関係にあるので、前段である奇数ｉ段に対してクロック信号Ｃ
lk（／Ｃlk）の半周期分だけ遅延した動作となる。このため、期間Ｔ１、Ｔ２、Ｔ３にお
いてＬ、Ｈ、Ｌレベルとなる走査信号Ｇiに対して、走査信号Ｇ(i+1)は、期間Ｔ２、Ｔ３
、Ｔ４においてＬ、Ｈ、Ｌレベルとなる。なお、図４において、走査信号Ｇ(i-1)、Ｇi、
Ｇ(i+1)の波形のうち、細線部分は、走査線がハイ・インピーダンス状態であって、Ｌレ
ベルに保持された状態を示している。
【００１８】
このように奇数段のシフトレジスタ１３１および偶数段のシフトレジスタ１３２を交互
に接続するとともに、図６に示されるように、クロック信号ＣlkがＬレベルのときにＨレ
ベルとなるスタートパルスＳtvを第１段のシフトレジスタ１３１における端子Ｉnに供給
すると、当該スタートパルスＳtvは、クロック信号Ｃlk（／Ｃlk）の半周期分だけずつ順
次遅延して、走査信号Ｇ1、Ｇ2、Ｇ3、…、Ｇ320として出力されることになる。
【００１９】
次に、第１実施形態に係る液晶表示装置の動作について図６を参照して説明する。表示
制御回路１０は、画像を表示する表示動作を実行している場合に、画像表示を終了させる
べきことを示す命令Ｐを入力したとき、オフシーケンス動作を実行し、この後、走査線駆
動回路１３０およびデータ線駆動回路１４０への電源を遮断する。
まず、表示動作において、表示制御回路１０は、電源供給回路２０に対して信号ＶＨを
電圧ＶＧＨに、信号ＶＬおよびＶＬ−Ｏｆｓを電圧ＶＧＬにさせる。また、表示制御回路
１０は、走査線駆動回路１３０に対し、クロック信号Ｃlk、／Ｃlkを供給するとともに、
各フレームの開始時であってクロック信号ＣlkがＬレベル（クロック信号／ＣlkがＨレベ
ル）である期間にスタートパルスＳtvを供給する。これにより、走査線駆動回路１３０は
、スタートパルスＳtvをクロック信号の半周期分ずつ順次遅延させて、走査信号Ｇ1、Ｇ2
、Ｇ3、…、Ｇ320として出力する。
さらに、表示制御回路１０は、データ線駆動回路１４０に対し、走査信号Ｇ1がＨレベ
ルになるときに、１行１列〜１行２４０列の画素に対応する映像データを読み出させると
ともに、振幅中心である電圧Ｖcntに対し、当該表示データで指定された階調に応じた電
圧だけ、高位または低位のデータ信号に変換させ、データ信号Ｘ1〜Ｘ240として出力させ
る。これにより例えば、左から数えてｊ列目のデータ線１１４には、１行ｊ列の画素の階
調に応じたデータ信号Ｘjが供給される。
走査信号Ｇ1がＨレベルであると、１行目のＴＦＴ１１６がオン状態になるので、デー
タ線１１４に供給されたデータ信号は、オン状態にあるＴＦＴ１１６を介して液晶素子１
２０の一端に印加される。このため、１行１列〜１行２４０列の液晶素子１２０には、そ
れぞれ階調に応じた電圧が印加される。
走査信号Ｇ2がＨレベルになるときに、表示制御回路１０は、データ線駆動回路１４０
に対し、２行目の画素に対応する表示データを読み出させるとともに、電圧Ｖcntに対し
、当該表示データで指定された階調に応じた電圧だけ、高位または低位のデータ信号に変
換させ、データ信号Ｘ1〜Ｘ240として出力させる。走査信号Ｇ2がＨレベルであると、今
度は２行目のＴＦＴ１１６がオン状態となるので、２行１列〜２行２４０列の液晶素子１
２０には、それぞれ階調に応じた電圧が印加される。
【００２０】
以下同様な動作が、３、４、…、３２０行目に対して実行され、これにより、液晶素子
１２０の各々に対して、階調に応じた電圧が印加されて、１フレーム分の透過像が作成さ
れることなる。次のフレームでも同様な書込動作となるが、液晶素子に直流が印加される
のを防止するために、データ信号の極性は、前フレームから反転される。
なお、図６では、表示モードにおける１フレーム分の動作をフレーム（１）として示し
ている。ただし、同図におけるフレーム（１）では、液晶素子１２０の各々をそれぞれ同
一極性とする面反転方式としたときに負極性が指定されている場合を示している。
【００２１】
このような表示動作が実行されている場合に、表示制御回路１０が、命令Ｐを入力した
とき、当該命令Ｐを入力したタイミングに属するフレームの終了時から次のようなオフシ
ーケンス動作を実行する。詳細には、オフシーケンス動作は、本実施形態では、フレーム
（２ａ）、（２ｂ）および（３）の３フレームから構成される。
このうち、フレーム（２ａ）および（２ｂ）において、表示制御回路１０は、電源供給
回路２０に対し、信号ＶＨ、ＶＬおよびＶＬ−Ｏｆｓの電圧を表示動作のフレーム（１）
から維持するように制御する。また、表示制御回路１０は、走査線駆動回路１３０に対し
、クロック信号Ｃlk、／Ｃlkを供給するとともに、フレーム（２ａ）および（２ｂ）の開
始時であってクロック信号ＣlkがＬレベル（クロック信号／ＣlkがＨレベル）である期間
にスタートパルスＳtvをそれぞれ供給する。これにより、走査線駆動回路１３０は、表示
動作と同様にスタートパルスＳtvをクロック信号の半周期分ずつ順次遅延させて、走査信
号Ｇ1、Ｇ2、Ｇ3、…、Ｇ320として出力する。
ただし、フレーム（２ａ）において、表示制御回路１０は、データ線駆動回路１４０に
対し、表示データにかかわらず、液晶素子１２０をオフさせる電圧のデータ信号を、命令
Ｐを入力したタイミングに属するフレームの反対極性にて順次出力する。ここで、液晶素
子１２０をオフさせる電圧とは、当該液晶素子の透過率を最小または最大とさせる電圧の
うち、液晶素子１２０の印加電圧が絶対値でみて小さくなる方の電圧をいう。具体的には
、ノーマリーブラックモードであれば、透過率を最小とさせる電圧となり、画素電極に印
加されるデータ信号でいえば、正極性の電圧Ｖbk(+)と負極性の電圧Ｖbk(-)とがある。
本実施形態では、面反転方式であって、命令Ｐを入力したタイミングに属するフレーム
で負極性が指定されていたもの、としているので、フレーム（２ａ）において、データ信
号Ｘ1〜Ｘ240（Ｘjも含めて）は、すべて電圧Ｖbk(+)となる。
したがって、本実施形態では、フレーム（２ａ）において、すべての液晶素子１２０に
対して、オフ電圧が正極性で印加される。
【００２２】
次に、フレーム（２ｂ）において、表示制御回路１０は、データ線駆動回路１４０に対
し、表示データにかかわらず、液晶素子１２０をオフとさせる電圧（オフ電圧）のデータ
信号を、フレーム（２ａ）の反対極性にて順次出力する。フレーム（２ａ）において正極
性が指定されていたため、フレーム（２ｂ）では負極性が指定され、これにより、データ
信号Ｘ1〜Ｘ240（Ｘjも含めて）は、すべて負極性の電圧Ｖbk(-)となる。
したがって、本実施形態では、フレーム（２ｂ）において、すべての液晶素子１２０に
対して、今度は、オフ電圧が負極性で印加される。
【００２３】
こうして、フレーム（２ａ）および（２ｂ）において、すべての液晶素子１２０に対し
て、オフ電圧が正極性および負極性で印加されることによって、交流駆動がなされると、
フレーム（３）に至る。
フレーム（３）において、表示制御回路１０は、電源供給回路２０に対し、信号ＶＨの
電圧をＶＧＨに、信号ＶＬの電圧をＶＧＬに、それぞれフレーム（２ａ）および（２ｂ）
から維持するように制御するが、信号ＶＬ−Ｏｆｓについては、接地電位Ｇndに変更する
。また、表示制御回路１０は、走査線駆動回路１３０に対し、クロック信号Ｃlk、／Ｃlk
を供給するが、スタートパルスＳtvは供給しない。このため、走査線駆動回路１３０は、
スタートパルスＳtvを転送できないことになる。
一方、走査線駆動回路１３０のうち、奇数段のシフトレジスタ１３１では、クロック信
号／ＣlkがＨレベルとなったときに、トランジスターＴr6aがオン状態になって、端子Ｏu
tが信号ＶＬ−ＯＦＳの給電線に接続される。フレーム（３）において、信号ＶＬ−ＯＦ
Ｓは接地電位Ｇndであるので、走査線駆動回路１３０のうち、奇数段のシフトレジスタ１
３１から出力される走査信号Ｇ1、Ｇ3、Ｇ5、…、Ｇ319も電位Ｇndになる。
偶数段のシフトレジスタ１３２においても、クロック信号ＣlkがＨレベルとなったとき
に、トランジスターＴr6aがオン状態になって、端子Ｏutが信号ＶＬ−ＯＦＳの給電線に
接続されるので、偶数段から出力される走査信号Ｇ2、Ｇ4、Ｇ6、…、Ｇ320も電位Ｇndと
なる。
したがって、フレーム（３）においては、すべての走査線１１２が電位Ｇndに接地され
ることになる。
さらに、表示制御回路１０は、データ線駆動回路１４０に対し、表示データにかかわら
ず、データ信号Ｘ1〜Ｘ240（Ｘjも含めて）をすべて接地電位Ｇndとし、液晶素子１２０
の他端に印加される電圧Ｖcomも接地電位Ｇndとする。
【００２４】
ＴＦＴ１１６のゲート電極である走査線１１２が、Ｌレベルに相当する電圧ＶＧＬから
電位Ｇndに上昇したことによって、当該ＴＦＴ１１６のオフ抵抗が低下する。
フレーム（２ａ）および（２ｂ）において液晶素子１２０の一端には、データ信号の電
圧Ｖbk(+)およびＶbk(-)がそれぞれ印加されるので、フレーム（２ａ）および（２ｂ）に
おいては液晶素子１２０の印加電圧はゼロにはならないが、フレーム（３）においては、
ＴＦＴ１１６のオフ抵抗が低下し、さらには、データ線１１４も液晶素子１２０の他端も
それぞれ電位Ｇndになるので、液晶素子１２０の一端についても、速やかに電位Ｇndにな
る。これにより、液晶素子に蓄積された電荷がクリアされることになる。
【００２５】
フレーム（３）が終了して、電源を遮断させるフレーム（４）に至ったとき、表示制御
回路１０は、電源供給回路２０の動作を停止させて、走査線駆動回路１３０およびデータ
線駆動回路１４０への電源供給を遮断させるので、信号ＶＨ、ＶＬ、ＶＬ−Ｏｆｓ、クロ
ック信号Ｃlk、／Ｃlkがすべて電位Ｇndになる。このとき、走査線駆動回路１３０におけ
るシフトレジスタ１３１、１３２では、トランジスターＴr1、Ｔr6aがいずれもオフ状態
になるので、走査線１１２の各々は、それぞれハイ・インピーダンス状態になる。
ここで、背景技術で述べた技術では、トランジスターＴr6aのドレイン電極が、トラン
ジスターＴr3のドレイン電極と同様に電源の低位側である給電線１３４に接続された構成
である。このため、背景技術では、走査線１１２の各々は、電源が遮断されたとき、電圧
ＶＧＬに保持された状態でハイ・インピーダンス状態になる。したがって、背景技術では
、液晶素子１２０の一端に電圧Ｖbk(+)またはＶbk(-)が印加されたときの充電電圧が、長
期間にわたって保持される状態になり、この状態は、液晶素子に直流電圧が保持された状
態にほかならない。もちろん、走査線１１２の各々は、電圧ＶＧＬに保持された状態でハ
イ・インピーダンス状態になっても、リーク等によってやがて電位Ｇndに至るが、液晶素
子に蓄積された電荷がクリアしにくい状態であることに変わりはない。
これに対して本実施形態では、走査線１１２の各々は、直前のフレーム（３）において
すでに接地電位Ｇndになっており、また、液晶素子１２０の電荷もクリアされた状態にあ
る。このため、本実施形態では、走査線駆動回路１３０およびデータ線駆動回路１４０へ
の電源供給が遮断されても、クリアされた状態が継続するだけなので、液晶素子１２０に
直流電圧が長期間にわたって保持されることはない。
したがって本実施形態によれば、電源の遮断後に、液晶素子１２０に直流電圧が印加さ
れることに起因する焼き付きやフリッカーずれの発生を、上記背景技術に比べて抑えるこ
とが可能となる。
【００２６】
なお、フレーム（２ａ）および（２ｂ）において、データ信号を電圧Ｖcomとすれば、
ＴＦＴ１１６のオンによって液晶素子１２０の一端に当該電圧Ｖcomが印加されるので、
電源の遮断前に、液晶素子１２０の印加電圧をゼロとすることができるように思えるが、
実際のＴＦＴ１１６はオフしたときに、いわゆるフィールドスルー（プッシュダウンとも
呼ばれる）が発生して、ＴＦＴ１１６のドレイン電極（液晶素子１２０の一端）における
電位を変動させるので、液晶素子１２０には保持される電圧はゼロにはならない。したが
って、本実施形態のように、電源遮断前に、液晶素子に保持された電圧を速やかにクリア
することが重要となる。
【００２７】
また、第１実施形態では、次のような応用例１および応用例２への適用が可能である。
図３に示したシフトレジスタ１３１、１３２では、表示動作時において、奇数行の走査
線１１２はクロック信号／ＣlkがＬレベルであるときに、また、偶数行の走査線１１２は
クロック信号ＣlkがＬレベルであるときに、それぞれハイ・インピーダンス状態となる。
表示動作時において、走査線１１２がハイ・インピーダンス状態になっても、寄生容量に
よってＬレベルに維持されるが、ノイズ等によって電位変動を受ける可能性がある。そこ
で、走査線１１２ができるだけハイ・インピーダンス状態にならないようにした構成が、
図７に示す第１応用例である。
この図に示されるように、シフトレジスタ１３１、１３２には、いずれもトランジスタ
ーＴr6aに対して並列となるようにトランジスターＴr6bが設けられている。
【００２８】
ここで、奇数ｉ段のシフトレジスタ１３１におけるトランジスターＴr6bのゲート電極
には、ＡＮＤ回路１３６によって出力される信号／Ｂiが供給されている。信号／Ｂiは、
自段の走査信号ＧiをＮＯＴ回路１３７で論理反転した信号と、クロック信号Ｃlkとの論
理積信号である。このため、奇数ｉ段のシフトレジスタ１３１におけるトランジスターＴ
r6bは、走査信号ＧiがＬレベルであってクロック信号ＣlkがＨレベルになるときにオン状
態になる。
同様に、偶数（ｉ＋１）段のシフトレジスタ１３２におけるトランジスターＴr6bのゲ
ート電極には、自段の走査信号Ｇ(i+1)を論理反転した信号と、クロック信号／Ｃlkとの
論理積信号／Ｂ(i+1)が供給されている。このため、偶数（ｉ＋１）段のシフトレジスタ
１３２におけるトランジスターＴr6bは、走査信号Ｇ(i+1)がＬレベルであってクロック信
号／ＣlkがＨレベルになるときにオン状態になる。
図８は、第１応用例における走査信号Ｇi、Ｇ(i+1)等を示す電圧波形である。第１応用
例では、次段の走査信号がＨレベルとなるとき以外では、トランジスターＴr6a、Ｔr6bの
どちらか一方がオン状態になるので、図４における走査信号Ｇi、Ｇ(i+1)の波形と比較し
て、図８に示されるように、走査線がハイ・インピーダンス状態であることを示す細線部
分をほぼなくすことが可能となる。
【００２９】
トランジスターＴr1〜Ｔr5、Ｔr6a（Ｔr6b）は、ｎチャネル型に限られず、ｐチャネル
型で構成しても良い。そこで、これらのトランジスターをｐチャネル型とした第２応用例
の構成例を図９に示し、そのタイミングチャートで図１０に示す。トランジスターＴr1〜
Ｔr5、Ｔr6a（Ｔr6b）をｐチャネル型とする場合、パネル１００におけるＴＦＴ１１６も
ｐチャネル型で構成されるので、当該ＴＦＴ１１６は、走査信号がＬレベルであるときに
オン状態になり、走査信号がＨレベルであるときにオフ状態になる。
【００３０】
次に、本発明の第２実施形態について説明する。図１１は、第２実施形態に係る走査線
駆動回路が適用された液晶表示装置の構成を示すブロック図である。
図１１に示した構成が図１に示した構成と相違する部分は、電源供給回路２０が表示制
御回路１０に信号Ｑを供給する点（第１相違点）、および、表示制御回路１０が走査線駆
動回路１３０に接続信号Ｏfsを供給する点（第２相違点）、にある。
このうち、第１相違点について説明すると、電源供給回路２０は、電池２２が筐体から
脱落したことを検出して、その旨の信号Ｑを表示制御回路１０に出力する。なお、電源供
給回路２０は、脱落前の電圧（Ｖcc−Ｇnd）を図示省略したバックアップコンデンサ等に
よって充電するとともに、脱落を検出すると、当該充電電圧を電源に切り替える。このた
め、電池２２が脱落しても直ちに動作停止することはない。
続いて、第２相違点について説明すると、接続信号Ｏfsは、表示制御回路１０によって
走査線駆動回路１３０に供給されるが、この点に関連して、走査線駆動回路１３０の構成
についても図２に示した構成から次のように相違している。
【００３１】
図１２は、第２実施形態に係る走査線駆動回路の構成を示す図である。この図に示され
るように、走査線１１２の各々には、接続用スイッチング素子として機能するｎチャネル
型のトランジスター１３８が設けられる。これらのトランジスター１３８では、そのソー
ス電極が信号ＶＬ−Ｏｆｓの給電線１３５に共通接続され、そのドレイン電極が対応する
走査線１１２に接続され、そのゲート電極には、接続信号Ｏfsが共通に供給される。
なお、このトランジスター１３８は、シフトレジスタ１３１、１３２を構成するトラン
ジスターＴr1〜Ｔr5、Ｔr6a（Ｔr6b）と同様に、ＴＦＴ１１６と同じプロセスを用いて同
一基板に形成された薄膜トランジスターであることが好ましい。
【００３２】
図１３は、第２実施形態におけるシフトレジスタ１３１、１３２の構成を示す図であり
、トランジスターＴr6aのドレイン電極が、トランジスターＴr3のドレイン電極とともに
信号ＶＬの給電線１３４に接続された点を除き、図３に示した構成と共通である。
【００３３】
次に、第２実施形態に係る液晶表示装置における動作について図１４を参照して説明す
る。第２実施形態において、表示制御回路１０は、第１実施形態と同様に、画像を表示す
る表示動作を実行している場合に命令Ｐを入力したとき、オフシーケンス動作を実行し、
この後、走査線駆動回路１３０およびデータ線駆動回路１４０への電源を遮断する。この
うち、表示動作のフレーム（１）から、オフシーケンス動作のフレーム（２ａ）、（２ｂ
）までの動作については、表示制御回路１０は、走査線駆動回路１３０に対して接続信号
Ｏfsを電圧ＶＧＬで供給する。このため、すべてのトランジスター１３８がオフ状態にな
るので、表示動作からオフシーケンス動作のフレーム（２ａ）、（２ｂ）までの動作につ
いては、第１実施形態と同様となる。
続いてフレーム（３）について説明すると、表示制御回路１０は、電源供給回路２０に
対し、信号ＶＨの電圧をＶＧＨに、信号ＶＬの電圧をＶＧＬに、それぞれ維持するように
制御するが、信号ＶＬ−Ｏｆｓについては、接地電位Ｇndに変更する。また、表示制御回
路１０は、走査線駆動回路１３０に対して接続信号Ｏfsを電圧ＶＧＨで供給する。このた
め、すべてのトランジスター１３８がオン状態になるので、走査線１１２の各々は、給電
線１３５に当該トランジスター１２８を介して接続される結果、電位Ｇndに接地されるこ
とになる。
なお、表示制御回路１０は、第１実施形態と同様にデータ線駆動回路１４０に対し、デ
ータ信号Ｘ1〜Ｘ240（Ｘjも含めて）をすべて電位Ｇndとし、液晶素子１２０の他端に印
加される電圧Ｖcomも接地電位Ｇndとする点については第１実施形態と同様である。
【００３４】
ＴＦＴ１１６のゲート電極である走査線１１２が、Ｌレベルに相当する電圧ＶＧＬから
電位Ｇndに上昇したことによって、当該ＴＦＴ１１６のオフ抵抗が低下する。フレーム（
３）においては、ＴＦＴ１１６のオフ抵抗が低下し、さらには、データ線１１４も液晶素
子１２０の他端もそれぞれ電位Ｇndになるので、液晶素子１２０の一端についても、速や
かに電位Ｇndになる。これにより、液晶素子に蓄積された電荷がクリアされることになる
。
なお、フレーム（３）が終了してフレーム（４）に至ったとき、表示制御回路１０は、
電源供給回路２０の動作を停止させて、走査線駆動回路１３０およびデータ線駆動回路１
４０への電源供給を遮断させる点については第１実施形態と同様である。
したがって、第２実施形態においても、走査線１１２の各々は、直前のフレーム（３）
においてすでに電位Ｇndに接地されており、また、液晶素子１２０の電荷もクリアされた
状態にあるので、同様に焼き付きやフリッカーずれの発生を抑えることが可能となる。
【００３５】
ところで、第１実施形態では、フレーム（３）においてトランジスターＴr6aがクロッ
ク信号Ｃlk（／Ｃlk）にしたがいオン状態になることによって、走査線１１２が電位Ｇnd
の給電線１３５に接続されるのに対し、第２実施形態では、フレーム（３）においてトラ
ンジスター１３８がクロック信号Ｃl k、／Ｃlkと関係なくオン状態になることによって
、走査線１１２が電位Ｇndの給電線１３５に接続される。
これは逆にいえば、第２実施形態では、フレーム（３）において、走査線１１２を給電
線１３５に接続するためにクロック信号Ｃlk、／Ｃlkは不要であることを意味する。
したがって、図１５に示されるように、表示動作に係るフレーム（１）の途中で、電池
２２の脱落を示す信号Ｑを入力したとき、表示制御回路１０は、ある程度の期間、例えば
図１５ではフレーム（３）において、接続信号Ｏfsだけを電圧ＶＧＨとしさえすれば、そ
れ以外の信号については電池２２の脱落によって電位Ｇndになっても、ＴＦＴ１１６のオ
フ抵抗が低下するので、液晶素子１２０に蓄積された電荷をクリアすることが可能となる
。
【００３６】
なお、第２実施形態において、給電線１３５と、トランジスター１３８のゲート電極に
接続信号Ｏfsを供給する信号線とについては、図１２において、それぞれシフトレジスタ
１３１、１３２の右側、すなわち、走査線１１２と交差する方向に配線した構成であった
が、その交差によって寄生容量が生じる。このため、実際には、給電線１３５と接続信号
Ｏfsを供給する信号線とについては、それぞれシフトレジスタ１３１、１３２の左側、す
なわち、走査線１１２への出力側とは反対側で配線する構成が好ましい。
また、第２実施形態のようにトランジスター１３８を有する構成においても、シフトレ
ジスタ１３１、１３２について、第１実施形態における第１応用例および第２応用例の適
用が可能である。
【００３７】
また、第１および第２実施形態では、オフシーケンス動作にあって電源を遮断する前の
フレーム（３）において、走査線１１２の各々をそれぞれ電位Ｇndとしたが、その主な理
由は、上述したようにＴＦＴ１１６につき、ゲート電極が電圧ＶＧＬである場合と比較し
てオフ抵抗を低下させるためである。したがって、フレーム（３）における走査線１１２
の電位としては、Ｌレベルに相当する電圧ＶＧＬを上回る電位であって、Ｈレベルに相当
する電圧ＶＧＨを下回る電位であれば良い。
ただし、電源を遮断したときに走査線１１２は接地電位Ｇndになるので、フレーム（３
）における走査線１１２の電位としては、電源が遮断されたときであっても電位の変化を
生じさせない、すなわち寄生容量で電荷の再配分を発生させない電位Ｇndであることが望
ましい。
さらに、実施形態では、オフシーケンス動作にあって電源を遮断する前のフレーム（３
）については、１フレーム分の期間としたが複数フレーム分の期間を確保しても良い。同
様に、フレーム（２ａ）および（２ｂ）については、正極性および負極性の書き込みがな
されれば良いので、複数ペアとしても良い。
また、フレームにおける書き込み極性については、面反転方式に限られず、行（ライン
）反転方式や、列反転方式、画素反転方式など種々のものが適用可能である。
【００３８】
＜電子機器＞
次に、上述した実施形態等に係る液晶表示装置１を有する電子機器について説明する。
図１６は、実施形態や応用・変形例に係る液晶表示装置１を用いた携帯電話１２００の構
成を示す図である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２や方向キー
１２０４のほか、受話口１２０６、送話口１２０８とともに、上述した液晶表示装置を備
えるものである。なお、液晶表示装置のうち、パネル１００のみ外観として表れ、他につ
いては、携帯電話１２００の筐体内となる。
なお、実施形態等に係る液晶表示装置１は、図１６に示した携帯電話以外の電子機器に
も適用可能である。このような電子機器としては、例えばデジタルスチルカメラや、ノー
トパソコン、液晶テレビ、ビューファインダー型（またはモニタ直視型）のビデオレコー
ダー、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサー、ワークステーシ
ョン、テレビ電話、タッチパネルを備えた機器等などの表示部を有するものが挙げられる
。
【符号の説明】
【００３９】
１…液晶表示装置、１０…表示制御回路、２０…電源供給回路、２２…電池、１００…パ
ネル、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１２０…液晶素子、１３０
…走査線駆動回路、１３１、１３２…シフトレジスタ、１３５…給電線、１４０…データ
線駆動回路、１２００…携帯電話
【図１】
2011085680.tif 000003
【図２】
2011085680.tif 000004
【図３】
2011085680.tif 000005
【図４】
2011085680.tif 000006
【図５】
2011085680.tif 000007
【図６】
2011085680.tif 000008
【図７】
2011085680.tif 000009
【図８】
2011085680.tif 000010
【図９】
2011085680.tif 000011
【図１０】
2011085680.tif 000012
【図１１】
2011085680.tif 000013
【図１２】
2011085680.tif 000014
【図１３】
2011085680.tif 000015
【図１４】
2011085680.tif 000016
【図１５】
2011085680.tif 000017
【図１６】
2011085680.tif 000018