(57)【要約】【課題】無線通信機器等に用いられるＣＭＯＳインバータ型高周波分周器を低消費電流にて実現する。【解決手段】各々インバータ及び１つ以上のスイッチから構成された第１〜第４のラッチ機能付インバータ４，５，６，７と、第１及び第２のトランス８，９とで分周器を構成する。従来用いていた“２つのインバータを正帰還にして構成されたラッチ”は、不要となり、その代役としてトランス８，９を用いる。【選択図】図１
2011182364.tif 000002
【特許請求の範囲】
【請求項１】
各々インバータ及び１つ以上のスイッチから構成された第１〜第４のラッチ機能付インバータと、第１及び第２のトランスとから構成された分周器であって、
前記第１のラッチ機能付インバータの出力が前記第１のトランスの１次側の第１の入力に接続され、前記第２のラッチ機能付インバータの出力が前記第１のトランスの２次側の第１の入力に接続され、前記第３のラッチ機能付インバータの入力が前記第１のトランスの１次側の第２の入力に接続され、前記第４のラッチ機能付インバータの入力が前記第１のトランスの２次側の第２の入力に接続され、
前記第３のラッチ機能付インバータの出力が前記第２のトランスの１次側の第１の入力に接続され、前記第４のラッチ機能付インバータの出力が前記第２のトランスの２次側の第１の入力に接続され、前記第２のラッチ機能付インバータの入力が前記第２のトランスの１次側の第２の入力に接続され、前記第１のラッチ機能付インバータの入力が前記第２のトランスの２次側の第２の入力に接続され、
前記第１及び第２のトランスの１次側と２次側とで１８０度信号の位相が異なることを特徴とする分周器。
【請求項２】
各々インバータ及び１つ以上のスイッチから構成された第１〜第４のラッチ機能付インバータと、第１及び第２のトランスとから構成された分周器であって、
前記第１のラッチ機能付インバータの出力が前記第１のトランスの１次側の第１の入力に接続され、前記第２のラッチ機能付インバータの出力が前記第１のトランスの１次側の第２の入力に接続され、前記第３のラッチ機能付インバータの入力が前記第１のトランスの２次側の第１の入力に接続され、前記第４のラッチ機能付インバータの入力が前記第１のトランスの２次側の第２の入力に接続され、
前記第３のラッチ機能付インバータの出力が前記第２のトランスの１次側の第１の入力に接続され、前記第４のラッチ機能付インバータの出力が前記第２のトランスの１次側の第２の入力に接続され、前記第２のラッチ機能付インバータの入力が前記第２のトランスの２次側の第１の入力に接続され、前記第１のラッチ機能付インバータの入力が前記第２のトランスの２次側の第２の入力に接続され、
前記第１及び第２のトランスの１次側と２次側とで１８０度信号の位相が異なることを特徴とする分周器。
【請求項３】
前記第１〜第４のラッチ機能付インバータのうち、第１及び第２のラッチ機能付インバータの出力、又は第３及び第４のラッチ機能付インバータの出力にのみ前記トランスが接続されたことを特徴とする請求項１又は２に記載の分周器。
【請求項４】
前記分周器の出力が差動出力であることを特徴とする請求項１〜３のいずれか１項に記載の分周器。
【請求項５】
前記分周器の出力が片相出力であることを特徴とする請求項１〜３のいずれか１項に記載の分周器。
【請求項６】
分周比が整数であることを特徴とする請求項１〜５のいずれか１項に記載の分周器。
【請求項７】
分周比が可変であることを特徴とする請求項１〜６のいずれか１項に記載の分周器。
【請求項８】
請求項１〜７のいずれか１項に記載の分周器を用いた無線通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信機器等に用いられるＣＭＯＳインバータ型高周波分周器に関し、より特定的には、その消費電流の低減に関するものである。
【背景技術】
【０００２】
近年、無線ＬＡＮ、第三世代携帯電話、及びデジタル放送の無線通信ＩＣの技術として、ＣＭＯＳプロセスを用いたＩＣの提案が主流になりつつある。ＧＨｚ帯の周波数を分周する高周波分周器にも同様にＣＭＯＳプロセスが用いられるようになった。
【０００３】
図６は、従来技術におけるＣＭＯＳプロセスを用いた高周波分周器のブロック図であり、差動入力信号であるＣＬＫ、ＣＬＫＢの周波数を半分の周波数に変換して出力する２分周器である。構成は、ラッチ機能付インバータ１、ラッチ機能付インバータ２、インバータ３の３つのブロックを備えている。
【０００４】
インバータ３は、入力の信号の反転信号を出力する機能ブロックであるが、ラッチ機能付インバータ１及びラッチ機能付インバータ２は、インバータに加えて、ＯＮ／ＯＦＦの機能を持ったスイッチを備えている。これにより、ラッチ機能付インバータ１は、スイッチがＯＮのときのみ通常のインバータ動作をし、スイッチがＯＦＦのときは、ＯＦＦになる直前の出力の状態を保つ。
【０００５】
図７は、従来技術におけるＣＭＯＳプロセスを用いた高周波分周器の動作説明図である。差動入力信号であるＣＬＫが“Ｈ”のときにラッチ機能付インバータ１がインバータとして動作状態である。その間、ラッチ機能付インバータ２は、出力の保持状態である。同様に、ＣＬＫが“Ｌ”のときにラッチ機能付インバータ１が出力の保持状態である。その間、ラッチ機能付インバータ２がインバータとして動作状態である。
【０００６】
図７に示したように、入力信号であるＣＬＫが“Ｈ”と“Ｌ”の期間に応じて、ラッチ機能付インバータ１及び２は、“出力の保持状態”と“インバータ動作状態”とを繰り返す。結果、ラッチ機能付インバータ１及び２の各出力ＩＰ及びＱＰは、入力信号であるＣＬＫの２倍の周期の出力波形を生成している。
【０００７】
また、高周波分周器の出力として、差動信号を得るためのブロック構成図として、図８及び図９が提案されている（非特許文献１、非特許文献２参照）。
【０００８】
図８において、４、５、６、７はラッチ機能付インバータであり、１７、１８は２つのインバータを正帰還にして構成されたラッチである。また、図９において、１０、１１、１２、１３はラッチ機能付インバータであり、１７、１８は２つのインバータを正帰還にして構成されたラッチである。
【０００９】
図８及び図９に示した差動出力の高周波分周器の動作原理は、図６及び図７で示した片相出力の高周波分周器と同様である。しかし、図６にて存在していたインバータ３が図８及び図９では存在しない。この理由は、図８及び図９の構成では、図６にて存在していたインバータ３の機能を得るために、お互いに反転関係にある出力ＱＰと出力ＱＮとをフィードバックするためである。つまり、分周器として正常に動作するには、ＱＰとＱＮとの間及びＩＰとＩＮとの間の位相は、必ず反転関係にある必要がある。このため、図８及び図９には、ラッチ１６、ラッチ１７が必須である。
【００１０】
図８中のラッチ１６は、ＩＰが“Ｈ”のとき、ＩＮを“Ｌ”にしようと動作し、更にラッチ機能付インバータ４からの信号がなければ、常にその状態を保持しようとする。しかし、ラッチ機能付インバータ４がインバータとして動作状態であるとき、その出力が、ラッチ１６が現在の状態を保持しようとする力を上回ったときに、ラッチ１６は、保持状態を反転させる。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】Ｃ．−Ｍ．  Ｈｕｎｇ，  ｅｔ  ａｌ．，“Ａｎ  Ｕｌｔｒａ  Ｌｏｗ  Ｐｈａｓｅ  Ｎｏｉｓｅ  ＧＳＭ  Ｌｏｃａｌ  Ｏｓｃｉｌｌａｔｏｒ  ｉｎ  ａ  ０．０９−μｍ  Ｓｔａｎｄａｒｄ  Ｄｉｇｉｔａｌ  ＣＭＯＳ  Ｐｒｏｃｅｓｓ  ｗｉｔｈ  Ｎｏ  Ｈｉｇｈ−Ｑ  Ｉｎｄｕｃｔｏｒｓ”，  ＩＥＥＥ  ＲＦＩＣ  Ｓｙｍｐ．，  ｐｐ．４８３−４８６，  ２００４
【非特許文献２】Ｓ．  Ｐｅｎｇ，  ｅｔ  ａｌ．，“Ａ  Ｗｉｄｅ−Ｂａｎｄ  Ｍｉｘｅｒ  ｆｏｒ  ＷＣＤＭＡ／ＣＤＭＡ２０００  ｉｎ  ９０ｎｍ  Ｄｉｇｉｔａｌ  ＣＭＯＳ  Ｐｒｏｃｅｓｓ”，  ＩＥＥＥ  ＲＦＩＣ  Ｓｙｍｐ．，  ｐｐ．１７９−１８２，  ２００５
【発明の概要】
【発明が解決しようとする課題】
【００１２】
そもそも、図８及び図９に存在するラッチ１６、ラッチ１７の目的は、ＱＰとＱＮとの間及びＩＰとＩＮとの間の位相を、必ず反転関係にするためだけである。しかし、その弊害として、ラッチ１６、ラッチ１７での消費電流の増加を伴ってしまう。更に、ラッチ機能付インバータ４，５，１０，１１から見ると、ラッチ１６、ラッチ１７は、ＱＰ、ＱＮ、ＩＰ、ＩＮの出力論理を反転させる際の負荷として見えてしまい、分周器が許容する動作周波数の上限を劣化させてしまっていた。
【００１３】
本発明の目的は、無線通信機器等に用いられるＣＭＯＳインバータ型高周波分周器を低消費電流にて実現することにある。
【課題を解決するための手段】
【００１４】
上記弊害を解決するために、本発明の高周波分周器は、各々インバータ及び１つ以上のスイッチから構成された第１〜第４のラッチ機能付インバータと、第１及び第２のトランスとから構成される。従来用いていた“２つのインバータを正帰還にして構成されたラッチ”は、不要となり、その機能を賄うものとして、トランス（変圧器）が用いられる。
【発明の効果】
【００１５】
上述のように、本発明によれば、“２つのインバータを正帰還にして構成されたラッチ”は、不要となる。結果、消費電流の増大がなくなり、分周器が許容する動作周波数の上限の劣化もなくなる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係るＣＭＯＳインバータ型分周器（差動出力）の構成図である。
【図２】本発明のＣＭＯＳインバータ型分周器（差動出力）の動作タイミング図である。
【図３】本発明の第２の実施形態に係るＣＭＯＳインバータ型分周器（差動出力）の構成図である。
【図４】本発明の第３の実施形態に係るＣＭＯＳインバータ型分周器（差動出力）の構成図である。
【図５】本発明の第４の実施形態に係るＣＭＯＳインバータ型分周器（差動出力）の構成図である。
【図６】従来のＣＭＯＳインバータ型分周器（片相出力）の構成図である。
【図７】従来のＣＭＯＳインバータ型分周器（片相出力）の動作タイミング図である。
【図８】従来のＣＭＯＳインバータ型分周器（差動出力）の構成図である。
【図９】従来のＣＭＯＳインバータ型分周器（差動出力）の他の構成図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００１８】
《第１の実施形態》
まず、本発明の第１の実施形態を、図１、図２を参照しながら説明する。
【００１９】
図１の高周波分周器は、各々インバータ及び１つ以上のスイッチから構成されたラッチ機能付インバータ４，５，６，７と、トランス８，９とで構成される。
【００２０】
図２によれば、期間ｔ０では、ラッチ機能付インバータ４及び６がデータ保持状態、ラッチ機能付インバータ５及び７がインバータ動作状態である。ラッチ機能付インバータ４の入力であるＱＮは“Ｌ”であるから、その反転論理であるＱＰは“Ｈ”である。
【００２１】
期間ｔ１になると、周波数を分周される入力信号であるＣＬＫが“Ｈ”、ＣＬＫＢが“Ｌ”となり、ラッチ機能付インバータ４及び６がインバータ動作状態、ラッチ機能付インバータ５及び７がデータ保持状態となる。ラッチ機能付インバータ４の入力であるＱＮは“Ｌ”、ＱＰは“Ｈ”であるから、インバータ動作状態にあるラッチ機能付インバータ４及び６は、それぞれ入力信号の反転信号を出力する。つまり、ＩＮは“Ｈ”から“Ｌ”へ、またＩＰは“Ｌ”から“Ｈ”へと変化する。なお、データ保持状態であるラッチ機能付インバータ５及び７の出力ＱＰ，ＱＮは、期間ｔ０の状態を保持している。
【００２２】
期間ｔ２になると、周波数を分周される入力信号であるＣＬＫが“Ｌ”、ＣＬＫＢが“Ｈ”となり、ラッチ機能付インバータ４及び６がデータ保持状態、ラッチ機能付インバータ５及び７がインバータ動作状態となる。ラッチ機能付インバータ５の入力であるＩＰは“Ｈ”、ＩＮは“Ｌ”であるから、インバータ動作状態にあるラッチ機能付インバータ５及び７は、それぞれ入力信号の反転信号を出力する。つまり、ＱＰは“Ｈ”から“Ｌ”へ、またＱＮは“Ｌ”から“Ｈ”へと変化する。データ保持状態であるラッチ機能付インバータ４及び６の出力ＩＰ，ＩＮは、期間ｔ１の状態を保持している。
【００２３】
期間ｔ３になると、周波数を分周される入力信号であるＣＬＫが“Ｈ”、ＣＬＫＢが“Ｌ”となり、ラッチ機能付インバータ４及び６がインバータ動作状態、ラッチ機能付インバータ５及び７がデータ保持状態となる。ラッチ機能付インバータ４の入力であるＱＮは“Ｈ”、ＱＰは“Ｌ”であるから、インバータ動作状態にあるラッチ機能付インバータ４及び６は、それぞれ入力信号の反転信号を出力する。つまり、ＩＮは“Ｌ”から“Ｈ”へ、またＩＰは“Ｈ”から“Ｌ”へと変化する。データ保持状態であるラッチ機能付インバータ５及び７の出力ＱＰ，ＱＮは、期間ｔ２の状態を保持している。
【００２４】
期間ｔ４になると、周波数を分周される入力信号であるＣＬＫが“Ｌ”、ＣＬＫＢが“Ｈ”となり、ラッチ機能付インバータ４及び６がデータ保持状態、ラッチ機能付インバータ５及び７がインバータ動作状態となる。ラッチ機能付インバータ５の入力であるＩＰは“Ｌ”、ＩＮは“Ｈ”であるから、インバータ動作状態にあるラッチ機能付インバータ５及び７は、それぞれ入力信号の反転信号を出力する。つまり、ＱＰは“Ｌ”から“Ｈ”へ、またＱＮは“Ｈ”から“Ｌ”へと変化する。データ保持状態であるラッチ機能付インバータ４及び６の出力ＩＰ，ＩＮは、期間ｔ３の状態を保持している。
【００２５】
期間ｔ５になると、周波数を分周される入力信号であるＣＬＫが“Ｈ”、ＣＬＫＢが“Ｌ”となり、ラッチ機能付インバータ４及び６がインバータ動作状態、ラッチ機能付インバータ５及び７がデータ保持状態となる。ラッチ機能付インバータ４の入力であるＱＮは“Ｌ”、ＱＰは“Ｈ”であるから、インバータ動作状態にあるラッチ機能付インバータ４及び６は、それぞれ入力信号の反転信号を出力する。つまり、ＩＮは“Ｈ”から“Ｌ”へ、またＩＰは“Ｌ”から“Ｈ”へと変化する。データ保持状態であるラッチ機能付インバータ５及び７の出力ＱＰ，ＱＮは、期間ｔ４の状態を保持している。
【００２６】
なお、ＩＰ、ＩＮ、ＱＰ、ＱＮの電圧変化の際、トランス８及び９には電流が流れる。この電流は、ラッチ機能付インバータ４及び６又はラッチ機能付インバータ５及び７の入力容量に充放電される駆動電流となる。トランス８，９の特徴として、１次側と２次側との巻き数が等しいとき、１次側と２次側とを流れる電流が等しく、どちらの端子から取出すかによって、１次側に流れる電流の逆位相電流を２次側で得ることができる。このため、トランス８，９は、図８、図９に示したラッチ１６，１７と同様の機能を果たすことができる。更に、トランス８，９は、受動素子であるため、図８、図９に示したラッチ１６，１７と違って駆動電流以外の電流を消費しない。結果、低消費電流化を図ることができる。
【００２７】
《第２の実施形態》
次に、本発明の第２の実施形態を、図３を参照しながら説明する。
【００２８】
図３の構成は、図１と比べて、トランス８，９の接続が異なる。図１では、ラッチ機能付インバータ４及び６がインバータ動作状態のとき、ラッチ機能付インバータ４及び６が直接的に、ラッチ機能付インバータ５及び７の入力容量を充放電していた。あるいは、ラッチ機能付インバータ５及び７がインバータ動作状態のとき、ラッチ機能付インバータ５及び７が直接的に、ラッチ機能付インバータ４及び６の入力容量を充放電していた。しかし、図３の構成では、ラッチ機能付インバータ４及び６がインバータ動作状態のとき、ラッチ機能付インバータ４の出力が“Ｈ”かつラッチ機能付インバータ６の出力が“Ｌ”、あるいはラッチ機能付インバータ４の出力が“Ｌ”かつラッチ機能付インバータ６の出力が“Ｈ”になった瞬間に、ラッチ機能付インバータ４から６へ、あるいはラッチ機能付インバータ６から４へ、トランス８を経由して電流（１次電流）が流れる。この電流がトランス８を伝わり２次側へ伝達される。この２次電流がラッチ機能付インバータ５及び７の入力容量を充放電する。なお、１次側に流れる電流の逆位相電流を２次側で得る点は、図１と同様である。このようにして、図８、図９に示したラッチ１６，１７と同様の機能を果たすことができる。同様にトランス８，９は、受動素子であるため、図８、図９に示したラッチ１６，１７と違って駆動電流以外の電流を消費しない。結果、低消費電流化を図ることができる。
【００２９】
なお、動作の時間波形である図２に関しては、図１と同様である。
【００３０】
《第３及び第４の実施形態》
最後に、本発明の第３及び第４の実施形態を、図４、図５を参照しながら説明する。
【００３１】
図４、図５に示した本発明の第３及び第４の実施形態は、前述の図１、図３に示した本発明の第１及び第２の実施形態と比べて、ラッチ機能付インバータ１０，１１，１２，１３が異なる。しかし、トランス１４，１５の接続は第１及び第２の実施形態と同様であり、機能と動作の時間波形である図２に関しては、図１と同様である。図４、図５に示した本発明の第３及び４の実施形態の特徴は、例えばラッチ機能付インバータ１０の構成では、インバータの出力に、直列にＯＮ／ＯＦＦの機能を持ったスイッチを備えている。これにより、図１、図３に示した本発明の第１及び第２の実施形態と比べて、より低電源電圧動作に有効である。
【００３２】
本発明の第１〜第４の実施形態に係る高周波分周器によれば、従来と比べて約３０％低消費電流かつ分周器が許容する動作周波数の上限が３０％高い高周波分周器が実現できる。
【００３３】
なお、本発明は、非特許文献２で示されたような４分周へも適用できる。
【００３４】
また、例えば図１中のトランス８，９のうちいずれか一方を、“２つのインバータを正帰還にして構成されたラッチ”に置き換えることは可能である。
【００３５】
また、上記第１〜第４の実施形態に係る高周波分周器（差動出力）は、片相出力への変形が可能である。
【００３６】
また、上記第１〜第４の実施形態に係る高周波分周器の分周比は一定の整数値である“２”に固定されていたが、分周比を可変とすることもできる。
【産業上の利用可能性】
【００３７】
本発明は、無線通信機器等に利用可能であり、特にＣＭＯＳプロセスによる高周波分周器を低消費電力で実現させたい場合等に有用である。
【符号の説明】
【００３８】
１，２  ラッチ機能付インバータ
３  インバータ
４，５，６，７  ラッチ機能付インバータ
８，９  トランス
１０，１１，１２，１３  ラッチ機能付インバータ
１４，１５  トランス
１６，１７  ラッチ
【図１】
2011182364.tif 000003
【図２】
2011182364.tif 000004
【図３】
2011182364.tif 000005
【図４】
2011182364.tif 000006
【図５】
2011182364.tif 000007
【図６】
2011182364.tif 000008
【図７】
2011182364.tif 000009
【図８】
2011182364.tif 000010
【図９】
2011182364.tif 000011