(57)【要約】      （修正有）【課題】高周波半導体装置用の実装基板回路であって、電力利得特性を改善することができる構成を備えた実装回路基板を提供する。【解決手段】半導体装置は、電界効果トランジスタ（ＦＥＴ）をその内部に含む半導体パッケージとして構成された装置であり、高周波帯で使用される高周波半導体装置である。実装回路基板１０は、半導体装置が実装される高周波半導体用の実装回路基板である。実装回路基板１０は、ゲート用配線１２、ドレイン用配線１４およびソース用配線１６を備えている。これらの配線は、半導体装置のゲート電極、ソース電極、ドレイン電極とそれぞれ接続する。ゲート用配線１２およびドレイン用配線１４の距離が近接するように伸張することによって、ゲート用配線１２およびドレイン用配線１４の間の電気容量を増加させる。【選択図】図２
2011082309.tif 000002
【特許請求の範囲】
【請求項１】
表面を備え、高周波半導体装置が実装される実装領域を前記表面に有する基板本体と、
前記基板本体の前記実装領域内に接続部を有し、かつ、該接続部において前記高周波半導体装置のゲート電極と電気的に接続するゲート用配線と、
前記基板本体の前記実装領域内に設けられかつ前記ゲート用配線の前記接続部の端から所定距離だけ離れて位置する接続部を有し、かつ、該接続部において前記高周波半導体装置のドレイン電極と電気的に接続するドレイン用配線と、
を備え、
前記ゲート用配線の前記接続部と前記ドレイン用配線の前記接続部との間における電気容量が、前記高周波半導体装置の内部のＬＣ成分と前記電気容量との間の共振によって前記高周波半導体装置の電力利得の周波数特性が該高周波半導体装置の使用周波数帯域内において隆起する程度に、大きな値を有することを特徴とする実装回路基板。
【請求項２】
前記基板本体の前記実装領域内に接続部を有し、かつ、該接続部において前記高周波半導体装置のソース電極と電気的に接続する第１のソース用配線と、
前記基板本体の前記実装領域内に設けられ前記ゲート用配線の前記接続部と前記ドレイン用配線の前記接続部の間を結ぶ仮想線を挟んで前記第１のソース用配線の前記接続部と対向する位置に設けられた接続部を有し、かつ、該接続部において前記高周波半導体装置のソース電極と電気的に接続する第２のソース用配線と、をさらに備え、
前記ゲート用配線の前記接続部の端と前記ドレイン用配線の前記接続部の端との間の距離が、前記第１のソース用配線と前記第２のソース用配線との間の距離に比して小さいことを特徴とする請求項１記載の実装回路基板。
【請求項３】
前記ゲート用配線と前記ドレイン用配線の少なくとも一方は、前記ゲート用配線と前記ドレイン用配線とが対向する部分に幅広部を備えることを特徴とする請求項１または２記載の実装回路基板。
【請求項４】
前記ゲート用配線と前記ドレイン用配線のうち一方が、前記ゲート用配線の前記接続部と前記ドレイン用配線の前記接続部とが対向する部分に凸部を備え、
前記ゲート用配線と前記ドレイン用配線のうち他方が、前記ゲート用配線の前記接続部と前記ドレイン用配線の前記接続部とが対向する部分に前記凸部に対応する形状の凹部を備えたことを特徴とする請求項１乃至３の何れか１項記載の実装回路基板。
【請求項５】
前記ゲート用配線と前記ドレイン用配線が、前記ゲート用配線の前記接続部と前記ドレイン用配線の前記接続部とが対向する部分に、互いに噛み合うように設けられたクシ部、または、互いに噛み合うように設けられた鉤型部を備えることを特徴とする請求項４に記載の実装回路基板。
【請求項６】
前記ゲート用配線と前記ドレイン用配線のうち一方が、前記基板本体の内部に備えられ前記ゲート用配線と前記ドレイン用配線のうち前記一方の前記接続部と接続し該基板本体の内部を前記ゲート用配線と前記ドレイン用配線の他方の側へと延びる内部配線部を備えることを特徴とする請求項１乃至５の何れか１項記載の実装回路基板。
【請求項７】
前記基板本体を平面視した場合に前記ゲート用配線と前記ドレイン用配線のうち前記他方の前記接続部と前記内部配線部とが立体的に重なる程度に、前記内部配線が前記他方の側に前記基板本体の内部を延在することを特徴とする請求項６に記載の実装回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、実装回路基板に関し、特に高周波半導体装置が実装される実装回路基板に関する。
【背景技術】
【０００２】
従来、例えば、下記の特許文献に開示されているように、高周波分野における各種の技術が知られている。高周波分野では、半導体装置の動作周波数がその電気的特性に大きな影響を及ぼすことに起因して、種々の弊害が生ずることがある。そのような問題に対処するために、下記列挙した各文献も含めた各種の技術が検討されてきた。例えば特許文献１には、半導体素子のパッケージ形状に関する技術が、特許文献２には、半導体チップの実装方法にかかる技術が、特許文献３には、高周波回路における整合回路に関する技術が、それぞれ開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−１３９１０７号公報
【特許文献２】特開平６−６１３６５号公報
【特許文献３】特開平１−２７３４０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高周波半導体装置が実際に製品に使用される際には、通常、実装回路基板上への実装が行われる。実装回路基板の構成は、多くの場合、実装されるべき半導体装置の仕様に応じてその具体的構成（例えば配線のパターニング）が決定される。
【０００５】
動作周波数の増大に応じて、高周波半導体装置の電力利得が低下するという問題がある。この点に関し、本願発明者は、実装回路基板の構成に、高周波特性の改善を行う上でいまだ改善の余地が残されていることを見出した。
【０００６】
この発明は、上記のような課題を解決するためになされたもので、高周波半導体装置用の実装基板回路であって、電力利得特性を改善することができる構成を備えた実装回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
第１の発明は、上記の目的を達成するため、実装回路基板であって、
表面を備え、高周波半導体装置が実装される実装領域を前記表面に有する基板本体と、
前記基板本体の前記実装領域内に接続部を有し、かつ、該接続部において前記高周波半導体装置のゲート電極と電気的に接続するゲート用配線と、
前記基板本体の前記実装領域内に設けられかつ前記ゲート用配線の前記接続部の端から所定距離だけ離れて位置する接続部を有し、かつ、該接続部において前記高周波半導体装置のドレイン電極と電気的に接続するドレイン用配線と、
を備え、
前記ゲート用配線の前記接続部と前記ドレイン用配線の前記接続部との間における電気容量が、前記高周波半導体装置の内部のＬＣ成分と前記電気容量との間の共振によって前記高周波半導体装置の電力利得の周波数特性が該高周波半導体装置の使用周波数帯域内において隆起する程度に、大きな値を有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、実装回路基板の構成を工夫したことによって、高周波半導体装置の内部のＬＣ成分とゲート用配線とドレイン用配線の電気容量との間の共振を利用した電力利得改善効果を享受することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１にかかる実装回路基板およびこれに実装された半導体装置を示す斜視図である。
【図２】本発明の実施の形態１にかかる実装回路基板の構成を示す平面図である。
【図３】本発明の実施の形態の実装回路基板が奏する効果を説明するための図である。
【図４】本発明の実施の形態２にかかる実装回路基板の構成を示す平面図である。
【図５】本発明の実施の形態３にかかる実装回路基板の構成を示す平面図である。
【図６】本発明の実施の形態４にかかる実装回路基板の構成を示す平面図である。
【図７】本発明の実施の形態５にかかる実装回路基板の構成を示す断面図である。
【図８】本発明の実施の形態に対する比較例の構成を示す図である。
【図９】本発明の実施の形態に対する比較例の構成を示す図である。
【発明を実施するための形態】
【００１０】
実施の形態１． 
図１は、本発明の実施の形態１にかかる実装回路基板１０およびこれに実装された半導体装置３０を示す斜視図である。半導体装置３０は、電界効果トランジスタ（Field Effect Transistor:ＦＥＴ）をその内部に含む半導体パッケージとして構成された装置であり、高周波帯で使用される高周波半導体装置である。実装回路基板１０は、半導体装置３０が実装される高周波半導体用の実装回路基板である。実装回路基板１０は、ゲート用配線１２、ドレイン用配線１４およびソース用配線１６を備えている。これらの配線は、半導体装置３０のゲート電極２０、ソース電極２２、２３、ドレイン電極２４とそれぞれ接続する。半導体装置３０のゲート電極を入力電極、ドレイン電極を出力電極とした場合には、ゲート用配線１２は入力配線、ドレイン用配線１４は出力配線となる。
【００１１】
図２は、本発明の実施の形態１にかかる実装回路基板１０の表面の構成を、半導体装置３０を透視して示す平面図である。図２における破線３２は、半導体装置３０が載置される領域を模式的に示す。以下、この破線３２の内部の領域を、便宜上、「実装領域３２」とも称す。また、実装領域３２の内部には、便宜上、半導体装置３０を透視して、半導体装置３０のゲート電極２０、ソース電極２２、２３およびドレイン電極２４が図示されている。
【００１２】
以下、実施の形態１の実装回路基板１０が有する特徴的構成の説明と、その構成により奏する効果について説明する。以下の説明は、図１乃至３とともに、便宜上、図８および図９に示す比較例２１０の構成も参照しつつ行う。図８，９に示す比較例２１０の構成は、ゲート用配線２１２、ソース用配線２１６、ドレイン用配線２１４を備えている。比較例２１０は、それらの配線を備えている点では実装回路基板１０と共通しているものの、ゲート用配線２１２の端部とドレイン用配線２１４の端部の距離が実装回路基板１０に比して大きい。なお、図９は、図８の構成を紙面を横断する線に沿って切断した断面図にあたる。ただし、半導体装置３０のソース電極２０などは便宜上図示を省略している。図９において符号１６０を付した部位は空洞となっており、空気が存在している。
【００１３】
図３は、実装回路基板１０が奏する効果を説明するための図である。図３は、電力利得Ｓ２１［ｄＢ］の周波数特性（ＲＦ特性）を示す。図３には、実施の形態と比較例（図８，９の構成）の特性がそれぞれ示されている。図３に示すように、比較例２１０では、動作周波数が高くなるほど電力利得Ｓ２１が徐々に減少する。一方、実施の形態１にかかる実装回路基板１０では、高周波域において電力利得Ｓ２１が盛り上がり、高周波帯域の電力利得特性が改善している。
【００１４】
本願発明者によれば、この特性改善が基板側の電気容量を増加させることによる高周波数域での利得向上効果であることが確認されている。そこで、本願発明者は、この高周波域での電力利得の盛り上り（隆起）を利用することにより、特性改善効果を得ることができる点に着目した。
【００１５】
この電力利得の盛り上がりは、半導体装置３０の内部のＬＣ成分と、実装回路基板１０における配線の容量成分との共振に起因するものである。ここでいう「基板側の電気容量」とは、実装回路基板１０の側における配線が有する容量成分を指している。本願発明者が実験的に得た知見では、ゲート用配線−ソース用配線間やドレイン用配線−ソース用配線間の電気容量によっても影響を受けると考えられるものの、電力利得の盛り上がり現象に関してはゲート用配線−ドレイン用配線の電気容量が支配的であった。また、ここでいう「半導体装置のＬＣ成分」とは、半導体装置３０の内部構成（具体的には、例えば、トランジスタ、ワイヤやリード等）が持つインダクタンス成分と容量成分を指している。このＬＣ成分は、高周波帯で半導体デバイスが使用される状況下では、不可避的に発生する。半導体装置３０のＬＣ成分に応じて、実装回路基板１０における基板側の電気容量を制御することにより、上記の電力利得の盛り上がり（隆起）を所望帯域に意図的に発生させることができる。その結果、所望の電力利得改善効果を得ることができる。しかも、この手法によれば、半導体装置３０側の半導体デバイス構造やパッケージ構造を変更しなくとも、実装回路基板１０の構成を変更することによって、特性を改善することが可能である。
【００１６】
既述したとおり、「基板側の電気容量」には、実装回路基板１０のゲート用配線１２およびドレイン用配線１４の間の電気容量が支配的な影響を与える。したがって、ゲート用配線１２およびドレイン用配線１４の構成を変更することにより、電力利得改善効果を奏する程度の容量値に、基板側の電気容量を最適化することができる。
【００１７】
実施の形態１では、図１に示すように、ゲート用配線１２およびドレイン用配線１４の距離が近接するようにそれらを伸張することによって、ゲート用配線１２とドレイン用配線１４の間の電気容量を増加させることとした。従来の実装回路基板では、比較例２１０に示すように、ゲート配線およびドレイン配線が半導体装置の電極直下にて終端している。これに対し、実施の形態１では、半導体装置３０の電極とゲート用配線１２やドレイン用配線１４とが接触する部分（図１のゲート電極２０およびドレイン電極２４の位置）よりも、さらに、ゲート用配線１２やドレイン用配線１４を延長させている。
【００１８】
特に、図２のようにゲート用配線とドレイン用配線を結ぶ仮想線を挟んで２つのソース用配線が対向して設けられた本実施形態の構成においては、ゲート用配線とドレイン用配線の間の距離が、向かい合う２つのソース用配線の距離に比して小さい構成になる。
【００１９】
なお、上述した実施の形態１においては、実装領域３２が、本発明における「実装領域」に、ゲート用配線１２が、本発明における「ゲート用配線」に、ドレイン用配線１４が、本発明における「ドレイン用配線」に、それぞれ相当している。
【００２０】
なお、実施の形態１では、実装領域３２内に４つの配線が設けられる構成の実装回路基板を前提とした。しかしながら、本発明はこれに限られるものではない。実装回路基板側の配線の数や位置は、必ずしも、図２に示したような対称配置でなくとも良い。また、それぞれの配線の太さや形状も、必ずしも図２に示したように画一的なものでなくともよい。
【００２１】
実施の形態２．
実施の形態１では、ゲート用配線１２およびドレイン用配線１４の距離が近接するように伸張することによって、ゲート用配線１２およびドレイン用配線１４の間の電気容量を増加させることとした。一方、ゲート用配線１２およびドレイン用配線１４の間の電気容量は、それらの電極間の距離縮小のみならず、電極対向面積を増加することによっても、増大することができる。そこで、実施の形態２では、実施の形態１の構成においてゲート用配線１２およびドレイン用配線１４の間の電極対向面積を増加することにより、更なる電力利得改善効果を得ることとした。
【００２２】
ここでいう「電極対向面積」とは、電気容量Ｃ＝ε・Ｓ／ｄと考えた場合の面積Ｓに相当し、ゲート用配線とドレイン用配線とで対向する部位の面積（簡単に言えば両配線の側面の面積）を意味する。なお、上記の式において、厳密には実装回路基板１０の基板本体の誘電率の影響は大きいが、配線は基板上に乗っており配線間は空気である。よって、簡単のため、誘電率εを空気の誘電率としても良い。また、実施の形態２の構成は、ゲート用配線とドレイン用配線の構成を除き、実施の形態１の構成と同様とする。
【００２３】
図４は、本発明の実施の形態２にかかる実装回路基板５０の構成を示す平面図である。図４に示すように、実施の形態２では、ゲート用配線５２が幅広部５３を備えており、ドレイン用配線５４が幅広部５５を備えている。これにより、電極対向面積が増加し、ゲート用配線１２およびドレイン用配線１４の間の電気容量を増加させることができる。
【００２４】
なお、実施の形態２では幅広部５３、５５を矩形形状にしたが、本発明はこれに限られない。端に向かって段階的、連続的に幅が広くなるような形状にしてもよい。
【００２５】
実施の形態３．
図５は、本発明の実施の形態３にかかる実装回路基板７０の構成を示す平面図である。実施の形態３にかかる実装回路基板７０は、実施の形態２とは異なる手法によって、対向電極面積が確保されている。図５に示すように、実施の形態３では、ゲート用配線７２とドレイン用配線７４が、いわば鉤型の形状となっている。このようにすることで、ゲート用配線７２の側面とドレイン用配線７４の側面とが向かい合う領域を増大させることができる。なお、図５の構成は、ゲート用配線７２とドレイン用配線７４が、それぞれ凸部と凹部を備えた構成ともいえる。
【００２６】
実施の形態４．
図６は、本発明の実施の形態４にかかる実装回路基板１１０の構成を示す平面図である。実施の形態４にかかる実装回路基板１１０は、実施の形態２、３とは異なる手法によって、対向電極面積が確保されている。図６に示すように、実施の形態４では、ゲート用配線１１２とドレイン用配線１１４が、それぞれ、クシ部１１３とクシ部１１５を備えている。このように、実施の形態３では、ゲート用配線１１２とドレイン用配線１１４が、クシの歯が噛み合う形状、いわばインターデジタル構造となっている。このようにすることで、ゲート用配線１１２の側面とドレイン用配線１１４の側面とが向かい合う領域を増大させることができる。
【００２７】
なお、実施の形態４の構成は、クシ部１１３およびクシ部１１５がそれぞれ２本ずつ凸部を有し、それらが互いに噛み合うという構成である。しかしながら、本発明はこれに限られるものではなく、より多数の凹凸が噛み合う構造としてもよい。なお、本発明にかかるクシ部の形状は、本実施形態のように矩形状の凹凸が噛み合う形状に限られず、例えば三角形の山谷が噛み合う形状でもよく、あるいは曲線を含む形状が噛み合う形状も含まれるものとする。こういった形状でも、ゲート用配線１１２の側面とドレイン用配線１１４の側面とが向かい合う領域を増大させることができる。
【００２８】
実施の形態５．
図７は、本発明の実施の形態５にかかる実装回路基板１５０の構成を示す断面図である。図７は、図２〜図６の平面図において紙面を横断する切断線によって実装回路基板を切断した場合の、断面に相当している。なお、半導体装置３０のソース電極２０などは便宜上図示を省略している。
【００２９】
実施の形態５にかかる実装回路基板１５０は、実施の形態２乃至４とは異なる手法によって、対向電極面積が確保されている。図７に示すように、実施の形態５では、ゲート用配線１５２の下方にドレイン用配線１５４が伸びるように、ドレイン用配線１５４を基板内で延在させる。このようにすることでゲート用配線１５２とドレイン用配線１５４とを基板厚み方向に立体的に近づけることができるため、ゲート用配線１５２とドレイン用配線１５４の電極対向面積を増大させることができる。なお、符号１６０を付した部位は空洞となっており、空気が存在している。なお、実施の形態５では、実装回路基板１５０の基板本体の材料を挟んで、ゲート用配線１５２とドレイン用配線１５４が向かい合っている。したがって、実施の形態５の構成では、電気容量の式Ｃ＝ε・Ｓ／ｄにおけるεが、実装回路基板１５０の基板本体の材料（基材）の誘電率である。
【００３０】
特に、実施の形態５では、実装回路基板１５０本体を平面視した場合（図７において紙面上側から見下ろした場合）に、ゲート用配線１５２とドレイン用配線１５４が立体的に重なる程度に、ドレイン用配線１５４が基板本体の内部を延在している。
【００３１】
なお、実施の形態５の構成は、実施の形態１乃至４の各構成と組み合わせて用いても良い。
【符号の説明】
【００３２】
１０、５０、７０、１１０、１５０  実装回路基板
１２、５２、７２、１１２、１５２  ゲート用配線
１４、５４、７４、１１４、１５４  ドレイン用配線
１６、１７  ソース用配線
２０  ゲート電極
２２  ソース電極
２４  ドレイン電極
３０  半導体装置
３２  実装領域
５２  ゲート用配線
５３、５５  幅広部
１６０  空気
２１０  比較例
２１２  ゲート用配線
２１４  ドレイン用配線
２１６  ソース用配線
【図１】
2011082309.tif 000003
【図２】
2011082309.tif 000004
【図３】
2011082309.tif 000005
【図４】
2011082309.tif 000006
【図５】
2011082309.tif 000007
【図６】
2011082309.tif 000008
【図７】
2011082309.tif 000009
【図８】
2011082309.tif 000010
【図９】
2011082309.tif 000011