(57)【要約】【課題】暗電流および劣化を抑制可能な半導体受光素子の製造方法を提供する。【解決手段】本発明に係る半導体受光素子の製造方法では、第１導電型半導体基板を用意する工程と、第１導電型半導体基板上に、第１導電型層、光吸収層、拡散バッファ層、および第２導電型層をこの順に含んだ半導体層を形成する工程と、前記拡散バッファ層および前記第２導電型層において、外周の一部または全部を除去することにより内周を受光部として残す第２導電型層除去工程と、前記第１導電型層の形成後かつ前記光吸収層の形成前に、アバランシェ増倍層を形成する工程とを備える。【選択図】図５
2011055014.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体基板を用意する工程と、
第１導電型半導体基板上に、第１導電型層、光吸収層、拡散バッファ層、および第２導電型層をこの順に含んだ半導体層を形成する工程と、
前記拡散バッファ層および前記第２導電型層において、外周の一部または全部を除去することにより内周を受光部として残す第２導電型層除去工程と、
前記第１導電型層の形成後かつ前記光吸収層の形成前に、アバランシェ増倍層を形成する工程と
を備える半導体受光素子の製造方法。
【請求項２】
請求項１に記載の半導体受光素子の製造方法であって、
前記第二のメサ形成工程又は前記第２導電型層除去工程の後に、熱処理を行う工程
をさらに備える半導体受光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体受光素子の製造方法に関し、特に、暗電流および劣化を抑制するための技術に関する。
【背景技術】
【０００２】
従来の半導体受光素子において、メサ型受光素子は、作製の容易さからしばしば用いられている。
【０００３】
例えば、従来のメサ型フォトダイオード（以下フォトダイオードはＰＤと称す）は、表面側のｐ型半導体層から、ｉ型光吸収層を含んで、基板側のｎ型半導体層まで、受光部外周を除去することにより、メサ型構造としている。さらに、これを第一のメサ形状とし、光吸収層中の空乏領域が第一のメサ表面に露出しないように、ｐ型半導体層のメサ径と光吸収層の上部のメサ径とを、光吸収層本体のメサ径より小さく除去して、第二のメサ形状を形成し、暗電流および素子容量を減少させている（例えば特許文献１）。なお、このようなＰＤにおいては、導電型をｐ型とｎ型とで入れ替えても同様に動作することは明らかである。
【０００４】
また、メサ型アバランシェフォトダイオード（以下アバランシェフォトダイオードはＡＰＤと称す）においては、表面側のｎ型半導体層から、光吸収層を含んで、光吸収層の下部のアバランシェ増倍層のｐｎ接合面まで、受光部外周を傾斜を与えて除去することにより、アバランシェ増倍層が光吸収層より広い傾斜型順メサ構造としている（例えば非特許文献１）。また、このようなＡＰＤにおいて、特許文献１のＰＤと同様に、ｎ型半導体層のメサ径を光吸収層のメサ径より小さくして第二のメサ形状を設けても、暗電流および素子容量を減少させられることは明らかである。また、導電型をｐ型とｎ型とで入れ替えても同様に動作することは明らかである。なお、ＡＰＤとしては、アバランシェ増倍層は、光吸収層から注入されるキャリアすなわち電子あるいはホール、のイオン化率が他方より高いことが好ましく、アバランシェ増倍層が光吸収層より上部に設けられた場合は、アバランシェ増倍層側を広くするため、傾斜型逆メサ構造となる。
【０００５】
また、プレーナ型受光素子は、高い安定性からしばしば用いられている。例えば、従来の疑似プレーナ型受光素子では、表面側のｐ型半導体層の受光部を溝によって分離、あるいは受光部外周を除去したプレーナ型構造としている（例えば特許文献２）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平４−３３２１７８号公報
【特許文献２】国際公開第２００５／００９０８７号パンフレット
【非特許文献】
【０００７】
【非特許文献１】米津宏雄、「光通信素子工学」、工学図書、昭和５９年、ｐ．３９８（図７．６），ｐ．４１９（図７．１８）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
このような半導体受光素子にあっては、半導体結晶成長時に、表面側の導電型半導体層に導電性を与えるドーパントが光吸収層に熱拡散し、光吸収層にも導電性を与える。光吸収層に拡散してきた導電領域があると光吸収層に生じる空乏領域が拡がるため、空乏領域が全く第一のメサ表面に露出しないようにするために、光吸収層に拡散してきた導電領域も除去しなければならなかった。その結果、第二のメサ形状側面には空乏領域が露出し、暗電流が大きくなるという問題点があった。
【０００９】
さらに、バンドギャップの小さい光吸収層において、第一のメサ側面および第二のメサ上面において空乏領域が露出するので、露出部から素子劣化がすすみ、信頼性が得られないという問題点があった。特に、高電界が発生するＡＰＤにあっては、メサ界面からの劣化がより顕著になるという問題点があった。
【００１０】
本発明は、上記のような問題点を解決するためになされたものであり、暗電流および劣化を抑制可能な半導体受光素子の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１１】
本発明に係る半導体受光素子の製造方法は、第１導電型半導体基板を用意する工程と、第１導電型半導体基板上に、第１導電型層、光吸収層、拡散バッファ層、および第２導電型層をこの順に含んだ半導体層を形成する工程と、前記拡散バッファ層および前記第２導電型層において、外周の一部または全部を除去することにより内周を受光部として残す第２導電型層除去工程と、前記第１導電型層の形成後かつ前記光吸収層の形成前に、アバランシェ増倍層を形成する工程とを備える。
【発明の効果】
【００１２】
本発明で作成された半導体受光素子は、拡散バッファ層を備えることにより、光吸収層における空乏領域が外部に露出しないようにできる。従って、暗電流および劣化を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１に係るメサ型ＰＤを示す断面図である。
【図２】実施の形態２に係るメサ型ＰＤを示す断面図である。
【図３】実施の形態３に係るメサ型ＡＰＤを示す断面図である。
【図４】比較用のメサ型ＡＰＤを示す断面図である。
【図５】実施の形態４に係る疑似プレーナー型ＡＰＤを示す断面図である。
【図６】比較用の疑似プレーナー型ＡＰＤを示す断面図である。
【発明を実施するための形態】
【００１４】
＜実施の形態１＞
図１は、本発明の実施の形態１に係るメサ型ＰＤを示す断面図である。以下、第一導電型をｎ型、第二導電型をｐ型として、図１のメサ型ＰＤの作製方法について説明する。
【００１５】
まず、ｎ型ＩｎＰ基板１（第１導電型基板）上に、各種の結晶成長法によって、ｎ型ＩｎＰバッファ層２（第１導電型層）、アンドープＧａＩｎＡｓ光吸収層３（光吸収層）、アンドープＩｎＰ拡散バッファ層４（拡散バッファ層）、およびｐ型ＩｎＰ窓層５（第２導電型層）からなる半導体結晶（半導体層）を順に成長させた。
【００１６】
ここで、半導体結晶の成長法としては、液相成長法（Liquid Phase Epitaxy：ＬＰＥ）、気相成長法（Vapor Phase Epitaxy：ＶＰＥ）、特に有機金属気相成長法（Metal Organic VPE：ＭＯ−ＶＰＥ）、分子線エピタキシー成長法（Molecular Beam Epitaxy：ＭＢＥ）などが用いられる。
【００１７】
また、第III−Ｖ族半導体結晶に導電性を与えるためには、ｐ導電型ドーパントとして、Ｂｅ、Ｍｇ、Ｚｎ、Ｃｄなどの第II族原子が、ｎ導電型ドーパントとして、Ｓ、Ｓｅ、Ｔｅなどの第ＶI族原子が、それぞれ用いられ、半導体結晶によりいずれかの導電型のドーパントとして働く両性不純物として、Ｃ、Ｓｉ、Ｇｅ、Ｓｎなどの第IＶ族原子が用いられる。また、Ｆｅ、Ｒｕなどの第ＶIII族原子やＴｉなどは、導電性を抑えＳＩ（Semi-Insulating）型となる絶縁型ドーパントとして働く。
【００１８】
上記のいずれの成長方法においても、半導体結晶は各成長方法における溶融、熱分解反応、解離吸着反応等が生じる極めて高温に加熱されているため、ドーパントは熱拡散によって所望の領域から拡がる。例えば１０18ｃｍ-3程度のＺｎは、６３０℃程度で３×１０-13ｃｍ2／ｓの拡散係数を有し、高濃度・高温になるほどより拡散係数は大きくなり広範囲に拡がる。ドーパントを添加しないアンドープ半導体結晶の場合、導電性を有しない真性（intrinsic）半導体を表すｉ型（絶縁型）と称されるが、現実には１０16ｃｍ-3以下のキャリア濃度を有するｐ型あるいはｎ型半導体となる。
【００１９】
ここで、アンドープＩｎＰ拡散バッファ層４の層厚は、ｐ型ＩｎＰ窓層５から拡散するｐ型ドーパントのキャリア濃度が、アンドープＧａＩｎＡｓ光吸収層３において、１０17ｃｍ-3以下、より好ましくはアンドープレベルと等しい１０16ｃｍ-3以下まで減少するように設定する。
【００２０】
すなわち、アンドープＩｎＰ拡散バッファ層４は、ｐ型ＩｎＰ窓層５からアンドープＧａＩｎＡｓ光吸収層３への第２導電型キャリアの拡散を緩和するために設けられた層であり、アンドープＧａＩｎＡｓ光吸収層３よりバンドギャップが大きいものとする。
【００２１】
次に、以下で説明するように、半導体結晶に対し、リソグラフィー技術によってマスクを形成し、エッチング、蒸着等の処理を施すことにより、メサ型ＰＤを作製した。
【００２２】
本実施の形態では、まず、ｐ型ＩｎＰ窓層５からｎ型ＩｎＰバッファ層２まで、選択エッチング性の低いＢｒ系エッチャントによって傾斜型順メサ形状に除去して第一のメサを形成した。
【００２３】
次に、ｐ型ＩｎＰ窓層５からアンドープＩｎＰ拡散バッファ層４の途中までドライエッチングにより精密に除去し、第一のメサより径が小さい第二のメサを形成した。
【００２４】
次に、ＳｉＮｘ保護層６を成膜した後、このＳｉＮｘ保護層６を、素子端と受光部周辺（ｐ型ＩｎＰ窓層５上）とにおいてリング状に除去し、ｐ側電極７を形成した。
【００２５】
次に、ｎ型ＩｎＰ基板１を研削、エッチングにより薄くし、ｎ側電極８を形成した後、半導体・金属間（すなわち、ｐ型ＩｎＰ窓層５・ｐ側電極７間およびｎ型ＩｎＰ基板１・ｎ側電極８間）をオーミック接触させるためにシンター処理を行った。
【００２６】
最後に、ｎ型ＩｎＰ基板１をへき開分離することにより、０．２ｍｍ〜０．３ｍｍ角のＰＤを作製した。
【００２７】
本実施の形態に係る構成によれば、図１に示されるように、第一および第二のメサで、空乏領域（ハッチングされた部分）が外部（メサ界面）に露出するのは、アンドープＧａＩｎＡｓ光吸収層３においてではなく、よりバンドギャップの大きいアンドープＩｎＰ拡散バッファ層４において（第二のメサ側面）である。ここで、図１はアンドープＧａＩｎＡｓ光吸収層３がｎ型の場合に対応しており、前記構成と異なり図示しない構成では、アンドープＧａＩｎＡｓ光吸収層３がｐ型の場合に対応している。メサ界面では格子構造が著しく変化しているため、メサ界面に空乏領域が露出した場合、暗電流や劣化が生じやすく、これらは、半導体結晶のバンドギャップが小さいほど著しい。従って、アンドープＧａＩｎＡｓ光吸収層３において空乏領域が露出せずよりバンドギャップの大きいアンドープＩｎＰ拡散バッファ層４においてのみ空乏領域が露出するようにすることで、暗電流および劣化を抑制することができ、長期安定性に優れたＰＤを実現できる。
【００２８】
なお、アンドープＩｎＰ拡散バッファ層４は、アンドープに限らず、意図的にドープしたｐ型、ｎ型、ＳＩ型であってもよく、ｐ型の場合はキャリア濃度がｐ型ＩｎＰ窓層５以下（１０17ｃｍ-3以下）、より好ましくはアンドープレベルと等しい１０16ｃｍ-3以下であれば同様の効果が得られる。また、ｎ型あるいはＳＩ型の場合は、拡散してくるｐ型ドーパントと打ち消しあうので、アンドープＩｎＰ拡散バッファ層４の層厚をより薄くすることができる。その結果、キャリア走行時間を短くできるので、より高速応答可能なＰＤが得られるという効果を奏する。ここで、ｎ型あるいはＳＩ型のキャリア濃度は、拡散してくるｐ型ドーパントと同程度であれば良く、少なくともｎ型となる１０15ｃｍ-3以上、より好ましくはアンドープレベルと等しい１０16ｃｍ-3以上、さらに好ましくは、拡散してくるｐ型ドーパントと対抗するために１０17ｃｍ-3以上とすることが好ましい。
【００２９】
また、アンドープＩｎＰ拡散バッファ層４は、単層に限らず、複数層としてもよく、層毎に導電型、キャリア濃度を変化させて設定してもよい。また、上述したように、アンドープＩｎＰ拡散バッファ層４はアンドープＧａＩｎＡｓ光吸収層３よりバンドギャップが大きいが、アンドープＩｎＰ拡散バッファ層４の各層において、アンドープＧａＩｎＡｓ光吸収層３から離れるにつれて徐々にバンドギャップが大きくなるように結晶組成を順次変化させることにより、アンドープＧａＩｎＡｓ光吸収層３より流れてくるキャリアのヘテロ界面における停滞を抑制してもよい。これにより、高出力、高速動作といった効果が得られる。本実施の形態ではキャリアとしてホールが流れてくるので、価電子帯のギャップを小さくすればよく、例えば、アンドープＧａＩｎＡｓ光吸収層３側からｐ型ＩｎＰ窓層５側へ向かって、ＧａＩｎＡｓからＧａｘＩｎ１−ｘＡｓｙＩｎＰ１−ｙを経由してＩｎＰとなるよう組成変化させれば実現できる。なお、本明細書においては、組成の記載を簡略化しているが、第III族原子と第Ｖ族原子とは１：１の比率となる。すなわち、ＩｎＰはＩｎ０．５Ｐ０．５であり、ＩｎＰと結晶の格子定数が一致するＧａＩｎＡｓはＧａ０．４７Ｉｎ０．５３Ａｓ１．０である。従って、ＧａＡｓとＩｎＡｓとＩｎＰとの混晶であるＧａｘＩｎ１−ｘＡｓｙＩｎＰ１−ｙにおいて、ＩｎＰは、ｘ＝０およびｙ＝０に対応しており、ＩｎＰと格子整合するＧａＩｎＡｓは、任意のｘ、ｙをとれずＧａ＝０．４７、Ａｓ＝１となる。
【００３０】
また、第二のメサを形成した後、意図的にｐ型ドーパントを拡散させてもよい。例えば４５０℃から７００℃まで、ここではおよそ５００℃に加熱し、ｐ型ＩｎＰ窓層５からアンドープＩｎＰ拡散バッファ層４へｐ型ドーパントを拡散させた。この場合、第二のメサ内からｐ型ドーパントが拡散するので、アンドープＩｎＰ拡散バッファ層４はｐ型化されるが、拡散領域は第二のメサ径とほぼ等しく、大きく拡がらない。従って、暗電流特性や信頼性を損なうことなく、キャリア走行距離を短くできるので、より高速応答が実現できる。
【００３１】
＜実施の形態２＞
図２は、本発明の実施の形態２に係るメサ型ＰＤを示す断面図である。図２は、それぞれ、図１において、アンドープＩｎＰ拡散バッファ層４に代えてアンドープＡｌＩｎＡｓ拡散バッファ層４ａを配置するとともに、アンドープＧａＩｎＡｓ光吸収層３とアンドープＡｌＩｎＡｓ拡散バッファ層４ａとの間にアンドープＩｎＰ保護層９を配置し、さらに、ｐ型ＩｎＰ窓層５上にｐ型ＧａＩｎＡｓコンタクト層１０を配置したものである。アンドープＩｎＰ保護層９は、アンドープＧａＩｎＡｓ光吸収層３をエッチングから保護するために設けられたものであり、アンドープＡｌＩｎＡｓ拡散バッファ層４ａとは組成が異なり、アンドープＡｌＩｎＡｓ拡散バッファ層４ａより径が大きく、また、アンドープＩｎＰ拡散バッファ層４と同様に、アンドープＧａＩｎＡｓ光吸収層３よりバンドギャップが大きいものとする。図２においては、図１に比較して、アンドープＩｎＰ保護層９が設けられることにより、素子端周辺におけるアンドープＧａＩｎＡｓ光吸収層３の形状が異なっている。
【００３２】
図２においては、図１と同様の部材には、それぞれ同様の符号が付されており、ここでの詳細な説明は省略する。以下、図２のメサ型ＰＤの作製方法について説明する。
【００３３】
まず、実施の形態１と同様に、ｎ型ＩｎＰ基板１上に、各種の結晶成長法によって、半導体結晶を順に成長させた。このとき、アンドープＧａＩｎＡｓ光吸収層３の成長後かつアンドープＡｌＩｎＡｓ拡散バッファ層４ａの成長前にアンドープＩｎＰ保護層９を成長させるとともに、ｐ型ＩｎＰ窓層５の成長後にｐ型ＧａＩｎＡｓコンタクト層１０を成長させた。
【００３４】
ここで、アンドープＡｌＩｎＡｓ拡散バッファ層４ａの層厚は、ｐ型ＩｎＰ窓層５から拡散するｐ型ドーパントのキャリア濃度が、アンドープＩｎＰ保護層９において、１０17ｃｍ-3以下、より好ましくはアンドープレベルと等しい１０16ｃｍ-3以下まで減少するように設定する。
【００３５】
次に、以下で説明するように、半導体結晶に対し、リソグラフィー技術によってマスクを形成し、エッチング、蒸着等の処理を施すことにより、メサ型ＰＤを作製した。
【００３６】
本実施の形態では、まず、ｐ型ＧａＩｎＡｓコンタクト層１０を受光部周辺にリング状に形成した後に、ｐ型ＩｎＰ窓層５からアンドープＡｌＩｎＡｓ拡散バッファ層４ａまでメサ形状に除去して第二のメサを形成した。ここで、半導体結晶の層毎にエッチング速度が異なる選択エッチング技術を利用することにより、ｐ型ＩｎＰ窓層５およびアンドープＡｌＩｎＡｓ拡散バッファ層４ａはエッチング除去されるがアンドープＩｎＰ保護層９はほとんどエッチングされず従って層厚が結晶成長時点とほとんど変わらないようにした。
【００３７】
次に、ｐ型ＩｎＰ窓層５からｎ型ＩｎＰバッファ層２まで、選択エッチング性の低いＢｒ系エッチャントによって傾斜型順メサ形状に除去して第一のメサを形成した。
【００３８】
次に、ＳｉＮｘ保護層６を成膜した後、このＳｉＮｘ保護層６を、素子端と受光部周辺（ｐ型ＧａＩｎＡｓコンタクト層１０上）とにおいてリング状に除去し、ｐ側電極７を形成した。
【００３９】
次に、実施の形態１と同様に、ｎ型ＩｎＰ基板１を研削、エッチングにより薄くし、ｎ側電極８を形成した後、半導体・金属間（すなわち、ｐ型ＩｎＰ窓層５・ｐ側電極７間およびｎ型ＩｎＰ基板１・ｎ側電極８間）をオーミック接触させるためにシンター処理を行った。
【００４０】
最後に、実施の形態１と同様に、ｎ型ＩｎＰ基板１をへき開分離することにより、０．２ｍｍ〜０．３ｍｍ角のＰＤを作製した。
【００４１】
本実施の形態に係る構成によれば、図２に示されるように、選択エッチングによる目減りが少ないアンドープＩｎＰ保護層９でアンドープＧａＩｎＡｓ光吸収層３を保護することにより、アンドープＡｌＩｎＡｓ拡散バッファ層４ａを除去する際にアンドープＧａＩｎＡｓ光吸収層３がエッチングされることを防いでいる。従って、実施の形態１に比較して、第一および第二のメサをより確実に形成できる。よって、実施の形態１に比較して、暗電流および劣化をさらに抑制したメサ型ＡＰＤを容易に実現できる。
【００４２】
なお、アンドープＩｎＰ保護層９は、アンドープＩｎＰ拡散バッファ層４と同様に、実施の形態１で上述したように、導電型、キャリア濃度、組成を変化させることができる。すなわち、アンドープＩｎＰ保護層９は、ｐ型（キャリア濃度がｐ型ＩｎＰ窓層５以下）、ｎ型、ＳＩ型であってもよく、また、アンドープＧａＩｎＡｓ光吸収層３から離れるにつれて徐々にバンドギャップが大きくなるように結晶組成を順次変化してもよい。
【００４３】
＜実施の形態３＞
実施の形態１〜２においては、メサ型ＰＤについて説明したが、ＰＤに限らず、アバランシェ増倍層を追加することにより、メサ型ＡＰＤを構成してもよい。
【００４４】
図３は、本発明の実施の形態３に係るメサ型ＡＰＤを示す断面図である。図３は、図２において、ｎ型ＩｎＰバッファ層２とアンドープＧａＩｎＡｓ光吸収層３との間にアンドープＡｌＩｎＡｓアバランシェ増倍層１１とｐ型ＩｎＰ電界緩和層１２とを配置したものである。
【００４５】
図３においては、図２と同様の部材には、それぞれ同様の符号が付されており、ここでの詳細な説明は省略する。以下、図３のメサ型ＰＤの作製方法について説明する。
【００４６】
まず、実施の形態２と同様に、ｎ型ＩｎＰ基板１上に、各種の結晶成長法によって、半導体結晶を順に成長させた。このとき、ｎ型ＩｎＰバッファ層２の成長後かつアンドープＧａＩｎＡｓ光吸収層３の成長前にアンドープＡｌＩｎＡｓアバランシェ増倍層１１とｐ型ＩｎＰ電界緩和層１２とを順に成長させた。
【００４７】
そして、実施の形態２と同様の処理を行うことにより、ＡＰＤを作製した。
【００４８】
このようなｐ型ＩｎＰ電界緩和層１２を有するＡＰＤ構造は、ＳＡＭ（Separate Absorption and Multiplication）構造に対し、ＳＡＣＭ（Separate Absorption, Charge and Multiplication）構造あるいはLo-Hi-Lo構造として知られ，各層に効果的に電界強度を配分できるため，優れた特性を得ることができる。
【００４９】
本実施の形態に係る構成によれば、図３に示されるように、第一および第二のメサで、空乏領域（ハッチングされた部分）が外部に露出するのは、アンドープＧａＩｎＡｓ光吸収層３においてではなく、よりバンドギャップの大きいアンドープＡｌＩｎＡｓ拡散バッファ層４ａにおいて（第二のメサ側面）である。従って、実施の形態１と同様に、暗電流および劣化を抑制することができ、長期安定性に優れたＡＰＤを実現できる。
【００５０】
図４は、アンドープＡｌＩｎＡｓ拡散バッファ層４ａを有さないメサ型ＡＰＤを比較用に示す断面図である。図４のＡＰＤにおいては、第二のメサはｐ型ＩｎＰ窓層５まで除去することにより形成される。この場合、ドーパントは、ｐ型ＩｎＰ窓層５からアンドープＩｎＰ保護層９、さらにアンドープＧａＩｎＡｓ光吸収層３まで拡散する。従って、図４に示されるように、アンドープＧａＩｎＡｓ光吸収層３における空乏領域が拡がり、外部に露出してしまう。よって、暗電流および劣化が大きくなるという問題点が生じていた。あるいは、アンドープＧａＩｎＡｓ光吸収層３における空乏領域が露出しないようにするために、第一のメサをより大きく（深く）する必要があるので、サイズが大きくなってしまうという問題点を生じていた。
【００５１】
本実施の形態の構成によれば、サイズを大きくすることなく、暗電流および劣化を抑制することができ、長期安定性に優れたＡＰＤを実現できる。また、素子容量を低減できるので、高速応答可能なＡＰＤを実現できる。
【００５２】
＜実施の形態４＞
実施の形態３においては、メサ型ＡＰＤについて説明した。しかし、メサ型ＡＰＤに限らず、疑似プレーナー型ＡＰＤを構成してもよい。
【００５３】
図５は、本発明の実施の形態４に係る疑似プレーナー型ＰＤを示す断面図である。
【００５４】
図５においては、図３と同様の部材には、それぞれ同様の符号が付されており、ここでの詳細な説明は省略する。以下、図５のプレーナー型ＰＤの作製方法について説明する。
【００５５】
まず、実施の形態３と同様に、ｎ型ＩｎＰ基板１上に、各種の結晶成長法によって、半導体結晶を順に成長させた。
【００５６】
次に、以下で説明するように、半導体結晶に対し、リソグラフィー技術によってマスクを形成し、エッチング、蒸着等の処理を施すことにより、疑似プレーナー型ＡＰＤを作製した。
【００５７】
本実施の形態では、まず、選択エッチング技術を利用して、ｐ型ＩｎＰ窓層５からアンドープＩｎＰ保護層９へ達するリング状の溝を形成することにより、受光部を分離形成した。
【００５８】
次に、ｐ型ＧａＩｎＡｓコンタクト層１０を、受光部周辺にリング状に形成した。
【００５９】
次に、ＳｉＮｘ保護層６を成膜した後、このＳｉＮｘ保護層６を、素子端と受光部周辺（ｐ型ＧａＩｎＡｓコンタクト層１０上）とにおいてリング状に除去し、ｐ側電極７を形成した。
【００６０】
次に、実施の形態２〜３と同様に、ｎ型ＩｎＰ基板１を研削、エッチングにより薄くし、ｎ側電極８を形成した後、半導体・金属間（すなわち、ｐ型ＩｎＰ窓層５・ｐ側電極７間およびｎ型ＩｎＰ基板１・ｎ側電極８間）をオーミック接触させるためにシンター処理を行った。
【００６１】
最後に、実施の形態２〜３と同様に、ｎ型ＩｎＰ基板１をへき開分離することにより、０．２ｍｍ〜０．３ｍｍ角のＡＰＤを作製した。
【００６２】
図６は、アンドープＡｌＩｎＡｓ拡散バッファ層４ａを有さない疑似プレーナー型ＡＰＤを比較用に示す断面図である。図６のＡＰＤにおいては、ドーパントは、ｐ型ＩｎＰ窓層５から、アンドープＧａＩｎＡｓ光吸収層３（あるいはアンドープＩｎＰ保護層９）まで拡散し、アンドープＧａＩｎＡｓ光吸収層３にｐ型導電性を与える。従って、図６に示されるように、アンドープＧａＩｎＡｓ光吸収層３における空乏領域が拡がってしまう。
【００６３】
本実施の形態に係る構成によれば、図５に示されるように、アンドープＡｌＩｎＡｓ拡散バッファ層４ａを設けることにより、アンドープＧａＩｎＡｓ光吸収層３における空乏領域を、外部に露出させることなく、且つ、さらに狭くすることができる。従って、暗電流および劣化を抑制することができ、長期安定性に優れたＡＰＤを実現できる。また、素子容量を低減できるので、高速応答可能なＡＰＤを実現できる。
【００６４】
なお、上述においては、ｐ型ＩｎＰ窓層５およびアンドープＡｌＩｎＡｓ拡散バッファ層４ａにおいてリング状の溝を形成することにより受光部を分離形成する場合について説明した。しかし、これに限らず、受光部は、あるいは、この溝の外側全てにおいてもｐ型ＩｎＰ窓層５およびアンドープＡｌＩｎＡｓ拡散バッファ層４ａを除去することにより形成されてもよい。すなわち、ｐ型ＩｎＰ窓層５およびアンドープＡｌＩｎＡｓ拡散バッファ層４ａにおいて内周を受光部として形成する際には、外周は、一部のみが除去されてもよく、あるいは全部が除去されてもよい。また、受光部を形成した後に、実施の形態１と同様に、熱処理を行うことにより、ｐ型ＩｎＰ窓層５からアンドープＡｌＩｎＡｓ拡散バッファ層４ａへ意図的にｐ型ドーパントを拡散させてもよい。
【００６５】
また、従来と同様に（例えば特許文献２）、へき開分離した側面、あるいはｐ型ＩｎＰ窓層５を取り囲むようにＧａＩｎＡｓ光吸収層下までとまり穴を設けてその側面に対しエッチングを行い、ＧａＩｎＡｓ光吸収層を僅かに除去することによって、暗電流を低減させることも可能である。
【００６６】
また、上述においては、アンドープＡｌＩｎＡｓアバランシェ増倍層１１とｐ型ＩｎＰ電界緩和層１２とを備えた疑似プレーナー型ＡＰＤについて説明したが、ＡＰＤに限らず、アンドープＡｌＩｎＡｓアバランシェ増倍層１１とｐ型ＩｎＰ電界緩和層１２とを省略することにより、疑似プレーナー型ＰＤを構成してもよい。
【００６７】
以上、４つの実施の形態によって、メサ型、プレーナ型、ＰＤ、ＡＰＤといった半導体受光素子について説明したが、それぞれの半導体受光素子に特有の要素を除き、一つの実施の形態にあらわれた層構成、各層の厚み、キャリア濃度や制作方法等は、他の実施の形態の半導体受光素子にも共通して適用でき、同等の効果が得られることは明らかである。
【符号の説明】
【００６８】
１  ｎ型ＩｎＰ基板、２  ｎ型ＩｎＰバッファ層、３  アンドープＧａＩｎＡｓ光吸収層、４  アンドープＩｎＰ拡散バッファ層、４ａ  アンドープＡｌＩｎＡｓ拡散バッファ層、５  ｐ型ＩｎＰ窓層、６  ＳｉＮｘ保護層、７  ｐ側電極、８  ｎ側電極、９  アンドープＩｎＰ保護層、１０  ｐ型ＧａＩｎＡｓコンタクト層、１１  アンドープＡｌＩｎＡｓアバランシェ増倍層、１２  ｐ型ＩｎＰ電界緩和層。
【図１】
2011055014.tif 000003
【図２】
2011055014.tif 000004
【図３】
2011055014.tif 000005
【図４】
2011055014.tif 000006
【図５】
2011055014.tif 000007
【図６】
2011055014.tif 000008