(57)【要約】【課題】不完全転送型イメージセンサであってもリセットノイズを正確に除去可能にする。【解決手段】イメージセンサ１００は、半導体基板１内に形成された蓄積ダイオードＳＤと、ＳＤの電位をリセットするトランジスタＲＳＴｒと、ＳＤと電気的に接続されたゲート電極ＷＣＧ及びＷＣＧの電位に応じて基板１から注入される電荷を蓄積するフローティングゲートＦＧを含むトランジスタＷＴと、ＦＧに蓄積される電荷に応じて閾値電圧が変化するトランジスタＲＴとを含む画素部２１を有し、ＳＤの電位をリセットし、該リセット後のＳＤの電位に応じた電荷をＦＧに注入し、その後、ＲＴの閾値電圧に対応する第一の信号を読み出して保持し、続いてリセット後に開始した露光が終了した後のＳＤの電位に応じた電荷をＦＧに注入し、その後、ＲＴの閾値電圧に対応する第二の信号を読み出す駆動制御回路４と、第一の信号と第二の信号の差分を出力する差分回路８とを備える。【選択図】図３
2011061520.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素部を有するＭＯＳ型イメージセンサであって、
前記画素部は、半導体基板内に形成され入射光に応じて発生した電荷を蓄積する電荷蓄積部と、前記電荷蓄積部の電位をリセットするリセットトランジスタと、前記電荷蓄積部と電気的に接続されたゲート電極及び前記ゲート電極の電位に応じて前記半導体基板から注入される電荷を蓄積するフローティングゲートを含む書き込みトランジスタと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに蓄積される電荷に応じて閾値電圧が変化する読み出しトランジスタとを含み、
前記リセットトランジスタをオンして前記電荷蓄積部の電位をリセットし、該リセット終了後の前記電荷蓄積部の電位に応じた電荷を前記書き込みトランジスタの前記フローティングゲートに注入し、その後、前記読み出しトランジスタの閾値電圧に対応する第一の信号を読み出して保持し、続いて、前記リセット終了後に開始した露光が終了した後の前記電荷蓄積部の電位に応じた電荷を前記書き込みトランジスタの前記フローティングゲートに注入し、その後、前記読み出しトランジスタの閾値電圧に対応する第二の信号を読み出す制御部と、
前記第一の信号と前記第二の信号の差分を撮像信号として出力する信号出力部とを備えるＭＯＳ型イメージセンサ。
【請求項２】
請求項１記載のＭＯＳ型イメージセンサであって、
前記電荷蓄積部が、前記半導体基板内に形成されたフォトダイオードであるＭＯＳ型イメージセンサ。
【請求項３】
請求項１記載のＭＯＳ型イメージセンサであって、
前記画素部が、前記半導体基板上方に設けられた一対の電極と、前記一対の電極の間に配置され、入射光に応じて電荷を発生する光電変換層と、前記半導体基板内に形成され前記一対の電極の一方と電気的に接続された前記電荷蓄積部とを含むＭＯＳ型イメージセンサ。
【請求項４】
請求項１〜３のいずれか１項記載のＭＯＳ型イメージセンサであって、
前記電荷蓄積部が正孔を蓄積するものであり、
前記書き込みトランジスタ及び前記読み出しトランジスタがｎチャネルトランジスタであるＭＯＳ型イメージセンサ。
【請求項５】
請求項１〜３のいずれか１項記載のＭＯＳ型イメージセンサであって、
前記電荷蓄積部が電子を蓄積するものであり、
前記書き込みトランジスタ及び前記読み出しトランジスタがｐチャネルトランジスタであるＭＯＳ型イメージセンサ。
【請求項６】
複数の画素部を有するＭＯＳ型イメージセンサの駆動方法であって、
前記画素部は、半導体基板内に形成され入射光に応じて発生した電荷を蓄積する電荷蓄積部と、前記電荷蓄積部と電気的に接続されたゲート電極及び前記ゲート電極の電位に応じて前記半導体基板から注入される電荷を蓄積するフローティングゲートを含む書き込みトランジスタと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに蓄積される電荷に応じて閾値電圧が変化する読み出しトランジスタとを含み、
前記電荷蓄積部の電位をリセットし、該リセット終了後の前記電荷蓄積部の電位に応じた電荷を前記書き込みトランジスタの前記フローティングゲートに注入し、その後、前記読み出しトランジスタの閾値電圧に対応する第一の信号を読み出して保持し、続いて、前記リセット終了後に開始した露光が終了した後の前記電荷蓄積部の電位に応じた電荷を前記書き込みトランジスタの前記フローティングゲートに注入し、その後、前記読み出しトランジスタの閾値電圧に対応する第二の信号を読み出すステップと、
前記第一の信号と前記第二の信号の差分を撮像信号として出力するステップとを備えるＭＯＳ型イメージセンサの駆動方法。
【請求項７】
請求項６記載のＭＯＳ型イメージセンサの駆動方法であって、
前記電荷蓄積部が、前記半導体基板内に形成されたフォトダイオードであるＭＯＳ型イメージセンサの駆動方法。
【請求項８】
請求項６記載のＭＯＳ型イメージセンサの駆動方法であって、
前記画素部が、前記半導体基板上方に設けられた一対の電極と、前記一対の電極の間に配置され、入射光に応じて電荷を発生する光電変換層と、前記半導体基板内に形成され前記一対の電極の一方と電気的に接続された前記電荷蓄積部とを含むＭＯＳ型イメージセンサの駆動方法。
【請求項９】
請求項６〜８のいずれか１項記載のＭＯＳ型イメージセンサの駆動方法であって、
前記書き込みトランジスタ及び前記読み出しトランジスタがｎチャネルトランジスタであり、
前記電荷蓄積部に正孔を蓄積させ、
前記フローティングゲートに電子を注入するＭＯＳ型イメージセンサの駆動方法。
【請求項１０】
請求項６〜８のいずれか１項記載のＭＯＳ型イメージセンサの駆動方法であって、
前記書き込みトランジスタ及び前記読み出しトランジスタがｐチャネルトランジスタであり、
前記電荷蓄積部に電子を蓄積させ、
前記フローティングゲートに正孔を注入するＭＯＳ型イメージセンサの駆動方法。
【請求項１１】
請求項１〜５のいずれか１項記載のＭＯＳ型イメージセンサを備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ型イメージセンサ、ＭＯＳ型イメージセンサの駆動方法、撮像装置に関する。
【背景技術】
【０００２】
３トランジスタ方式のＣＭＯＳイメージセンサ、及び、無機又は有機の光電変換層を基板上に積層し、該基板内に設けた蓄積ダイオードに該光電変換層で発生した電荷を蓄積する方式の積層型イメージセンサでは、露光開始時に、フォトダイオードや蓄積ダイオードに蓄積された不要電荷をＭＯＳトランジスタのスイッチを用いてリセット電圧にリセットする必要がある。このＭＯＳトランジスタのスイッチにより、容量に蓄積された電荷をリセットする際、スイッチの持つ熱雑音がスイッチをＯＦＦした瞬間に容量にそのまま保持される。このリセットによって生じ保持されるノイズをリセットノイズ又はｋＴＣノイズと称する。
【０００３】
このリセットノイズを除去する方法として、フローティングディフュージョンをリセットした後に、フローティングディフュージョンの電位に応じたリセットノイズを読み出し、露光終了後、完全空乏化された埋め込みフォトダイオードからフローティングディフュージョンに電荷を完全転送し、転送した後のフローティングディフュージョンの電位に応じた信号を読み出し、この信号からリセットノイズを減算するＣＤＳ（二重相関サンプリング）法が知られている（非特許文献１参照）。
【０００４】
しかし、フォトダイオードが埋め込み型でない場合には、フォトダイオードからフローティングディフュージョンにリセットノイズを完全転送することができず、転送残りが発生するため、リセットノイズを完璧に除去することができない。特に、積層型イメージセンサでは、基板内に設ける蓄積ダイオードと、光電変換層を挟む一対の電極の一方とを導電体で電気的に接続する必要があり、蓄積ダイオードをシリコン基板内に埋め込んで完全空乏化することができない。このため、積層型イメージセンサは不完全転送型イメージセンサとなる。
【０００５】
このように、不完全転送型イメージセンサでは、ＣＤＳ処理を行ってもリセットノイズ（ｋＴＣノイズ）を除去することができず、埋め込みフォトダイオードを用いた完全転送型イメージセンサに比べ、ノイズ性能で劣っていた。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】米本和也著，「ＣＣＤ／ＣＭＯＳイメージセンサの基礎と応用」，ＣＱ出版社，１８６ｐ〜１９１ｐ，２５０ｐ〜２５３ｐ（ＫＴＣノイズの除去について）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情に鑑みてなされたものであり、不完全転送型イメージセンサであってもリセットノイズを正確に除去可能にすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明のＭＯＳ型イメージセンサは、複数の画素部を有するＭＯＳ型イメージセンサであって、前記画素部は、半導体基板内に形成され入射光に応じて発生した電荷を蓄積する電荷蓄積部と、前記電荷蓄積部の電位をリセットするリセットトランジスタと、前記電荷蓄積部と電気的に接続されたゲート電極及び前記ゲート電極の電位に応じて前記半導体基板から注入される電荷を蓄積するフローティングゲートを含む書き込みトランジスタと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに蓄積される電荷に応じて閾値電圧が変化する読み出しトランジスタとを含み、前記リセットトランジスタをオンして前記電荷蓄積部の電位をリセットし、該リセット終了後の前記電荷蓄積部の電位に応じた電荷を前記書き込みトランジスタの前記フローティングゲートに注入し、その後、前記読み出しトランジスタの閾値電圧に対応する第一の信号を読み出して保持し、続いて、前記リセット終了後に開始した露光が終了した後の前記電荷蓄積部の電位に応じた電荷を前記書き込みトランジスタの前記フローティングゲートに注入し、その後、前記読み出しトランジスタの閾値電圧に対応する第二の信号を読み出す制御部と、前記第一の信号と前記第二の信号の差分を撮像信号として出力する信号出力部とを備える。
【０００９】
本発明のＭＯＳ型イメージセンサの駆動方法は、複数の画素部を有するＭＯＳ型イメージセンサの駆動方法であって、前記画素部は、半導体基板内に形成され入射光に応じて発生した電荷を蓄積する電荷蓄積部と、前記電荷蓄積部と電気的に接続されたゲート電極及び前記ゲート電極の電位に応じて前記半導体基板から注入される電荷を蓄積するフローティングゲートを含む書き込みトランジスタと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに蓄積される電荷に応じて閾値電圧が変化する読み出しトランジスタとを含み、前記電荷蓄積部の電位をリセットし、該リセット終了後の前記電荷蓄積部の電位に応じた電荷を前記書き込みトランジスタの前記フローティングゲートに注入し、その後、前記読み出しトランジスタの閾値電圧に対応する第一の信号を読み出して保持し、続いて、前記リセット終了後に開始した露光が終了した後の前記電荷蓄積部の電位に応じた電荷を前記書き込みトランジスタの前記フローティングゲートに注入し、その後、前記読み出しトランジスタの閾値電圧に対応する第二の信号を読み出すステップと、前記第一の信号と前記第二の信号の差分を撮像信号として出力するステップとを備える。
【００１０】
本発明の撮像装置は、前記ＭＯＳ型イメージセンサを備える。
【発明の効果】
【００１１】
本発明によれば、不完全転送型イメージセンサであってもリセットノイズを正確に除去することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態を説明するためのＭＯＳ型イメージセンサの概略構成を示す図
【図２】図１に示したＭＯＳ型イメージセンサにおける画素アレイの概略構成を示す図
【図３】図２に示した画素アレイにおける画素部と、図１に示したＭＯＳ型イメージセンサにおける信号読み出し部の概略構成を示す図
【図４】図２に示した画素アレイにおける画素部の断面構造例を示す図
【図５】図１に示したＭＯＳ型イメージセンサの撮像時の動作を説明するためのフローチャート
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図面を参照して説明する。
【００１４】
図１は、本発明の一実施形態を説明するためのＭＯＳ型イメージセンサの概略構成を示す図である。ＭＯＳ型イメージセンサ１００は、デジタルカメラ及びデジタルビデオカメラ等の撮像装置、電子内視鏡及びカメラ付携帯電話機等に搭載される撮像モジュール、等に用いられる。
【００１５】
図１に示すＭＯＳ型イメージセンサ１００は、半導体基板１に形成された画素アレイ２、垂直駆動走査回路３、駆動制御回路４、列信号処理回路５、信号線６、水平駆動走査回路７、及び差分回路８を備える。
【００１６】
画素アレイ２は、詳細は後述するが、二次元状に配列された複数の画素部を含む。後述する例では、複数の画素部が、行方向に並ぶ複数の画素部からなる画素部行を行方向に直交する垂直方向に複数並べた配置、又は、列方向に並ぶ複数の画素部からなる画素部列を行方向に複数並べた配置となっている。
【００１７】
垂直駆動走査回路３は、画素アレイ２に含まれる複数の画素部の駆動を行うものであり、複数の画素部行を１つずつ選択して駆動することが可能になっている。
【００１８】
駆動制御回路４は、垂直駆動走査回路３、列信号処理回路５、水平駆動走査回路７、及び差分回路８を統括制御する。
【００１９】
列信号処理回路５は、複数の画素部列の各々に対応して設けられた読み出し回路を含んで構成されている。列信号処理回路５の詳細は後述する。
【００２０】
水平駆動走査回路７は、列信号処理回路５に含まれる複数の読み出し回路の各々に接続されたスイッチと、このスイッチをオンオフ制御する制御回路とで構成されている。このスイッチがオンされることにより、読み出し回路で読み出された信号が信号線６に出力される。
【００２１】
差分回路８は、信号線６を介して入力される２つの信号の差分を求め、その差分を撮像信号としてＭＯＳ型イメージセンサ１００外部に出力する。
【００２２】
図２は、図１に示す画素アレイの概略構成を示す平面模式図である。図２に示すように、画素アレイ２は、複数の画素部２１（図中ｐｉｘｅｌと表記）と、容量２２と、読み出し制御線ＲＬと、書き込み制御線ＷＬと、リセット制御線ＲＳＴと、リセット電源線Ｖｒｓｔと、信号線ＢＬとを含む。複数の画素部２１は、上述したように、半導体基板１上の行方向Ｘと列方向Ｙに二次元状（図２の例では正方格子状）に配列されている。容量２２は、各画素部列に対応して設けられている。
【００２３】
画素部２１は、光を受光してその受光量に応じた電荷を発生すると共に、この発生した電荷に応じた信号を出力するものである。
【００２４】
読み出し制御線ＲＬと、書き込み制御線ＷＬと、リセット制御線ＲＳＴと、リセット電源線Ｖｒｓｔとは、それぞれ、１つの画素部行に対して１つ設けられている。読み出し制御線ＲＬ、書き込み制御線ＷＬ、及びリセット制御線ＲＳＴは、それぞれ、対応する画素部行の各画素部２１と垂直駆動走査回路３とに接続されている。リセット電源線Ｖｒｓｔは、対応する画素部行の各画素部２１と図示しない電源とに接続されている。
【００２５】
信号線ＢＬは、１つの画素部列に対して１つ設けられている。信号線ＢＬは、それに対応する画素部列の各画素部２１と、その画素部列に対応する容量２２と、その画素部列に対応する列信号処理回路５内の読み出し回路とに接続されている。
【００２６】
図３は、図２に示す画素部２１と図１に示す列信号処理回路５及び垂直駆動走査回路３の内部構成を示す図である。画素部２１は、蓄積ダイオードＳＤと、画素電極２２１と、光電変換層２２２と、対向電極２２３と、リセットトランジスタＲＳＴｒと、書き込みトランジスタＷＴと、読み出しトランジスタＲＴとを含む。
【００２７】
画素電極２２１は、半導体基板１上方に設けられた電極であり、画素部２１毎に分離されている。光電変換層２２２は、画素電極２２１上に形成されており、受光した光に応じて電荷を発生する有機又は無機の光電変換材料を含む層を少なくとも含む。光電変換層２２２は、全ての画素部２１で共通の一枚構成になっている。対向電極２２３は、光電変換層２２２上に形成された透明電極である。対向電極２２３は、全ての画素部２１で共通の一枚構成になっている。光電変換層２２２及び対向電極２２３は、画素部２１毎に分離してあっても良い。
【００２８】
蓄積ダイオードＳＤは、光電変換層２２２で発生した電荷（電子又は正孔）を蓄積するものであり、半導体基板１内に形成されたｎ型不純物層又はｐ型不純物層で構成され、画素電極２２１と電気的に接続されている。対向電極２２３にはバイアス電圧が印加可能となっており、このバイアス電圧によって画素電極２２１と対向電極２２３間に電界を加えることができるようになっている。この電界により、光電変換層２２２で発生した電荷対の一方は画素電極２２１に移動し、もう一方は対向電極２２３に移動する。
【００２９】
なお、画素電極２２１の代わりに、対向電極２２３を蓄積ダイオードＳＤと電気的に接続しても良い。この場合、対向電極２２３は画素部２１毎に分離しておき、画素電極２２１にバイアス電圧を印加できるようにしておけば良い。
【００３０】
リセットトランジスタＲＳＴｒは、蓄積ダイオードＳＤに蓄積された電荷を排出して、蓄積ダイオードＳＤの電位を所定の電位にリセットするものである。リセットトランジスタＲＳＴｒのゲート電極ＲＧにはリセット制御線ＲＳＴが接続されている。リセットトランジスタＲＳＴｒのドレイン領域には、リセット電源線Ｖｒｓｔが接続されている。蓄積ダイオードＳＤに正孔を蓄積する場合、リセットトランジスタＲＳＴｒオン時のリセット制御線ＲＳＴの電圧はローレベル（グランド０Ｖ）になり、蓄積ダイオードＳＤの電位はリセット終了後から上昇する。また、蓄積ダイオードＳＤに電子を蓄積する場合、リセットトランジスタＲＳＴｒオン時のリセット制御線ＲＳＴの電圧はハイレベル（プラス数ボルト）になり、蓄積ダイオードＳＤの電位はリセット終了後から降下する。
【００３１】
書き込みトランジスタＷＴは、蓄積ダイオードＳＤと電気的に接続されたゲート電極である書き込みコントロールゲートＷＣＧと、書き込みコントロールゲートＷＣＧの電位に応じて半導体基板１から注入される電荷を蓄積するフローティングゲートＦＧとを有するＭＯＳトランジスタである。書き込みコントロールゲートＷＣＧのドレイン領域には書き込み制御線ＷＬが接続されている。
【００３２】
読み出しトランジスタＲＴは、書き込みトランジスタＷＴのフローティングゲートＦＧと電気的に接続されたフローティングゲートＦＧと、読み出し制御線ＲＬに接続されたゲート電極である読み出しコントロールゲートＲＣＧとを有するＭＯＳトランジスタである。読み出しトランジスタＲＴのソース領域は、書き込みトランジスタＷＴのソース領域と共通化されている。読み出しトランジスタＲＴのフローティングゲートＦＧは、書き込みトランジスタＷＴのフローティングゲートＦＧと一体化されていても良いし、書き込みトランジスタＷＴのフローティングゲートＦＧとは別にして、２つのフローティングゲートを配線で接続してあっても良い。読み出しトランジスタＲＴのドレイン領域は信号線ＢＬに接続されている。
【００３３】
列信号処理回路５は、画素部列毎に設けられた読み出し回路５０と、読み出し制御部５１と、ＤＡ変換器５２と、カウンタ５３と、プリチャージ回路５４とを備える。
【００３４】
読み出し回路５０は、トランジスタ５５，５６と、センスアンプ５７と、ラッチ回路５８ａ，５８ｂとを備える。
【００３５】
トランジスタ５５は、信号線ＢＬとセンスアンプ５７の間に設けられ、信号線ＢＬとセンスアンプ５７との接続制御を行う。トランジスタ５６は、信号線ＢＬとプリチャージ回路５４との間に設けられ、プリチャージ回路５４から供給する電圧の信号線ＢＬへの供給制御を行う。
【００３６】
センスアンプ５７は、信号線ＢＬの電圧を監視し、この電圧が変化したときに検出信号をラッチ回路５８ａ又はラッチ回路５８ｂに出力する。例えば、信号線ＢＬの電圧が降下したことを検出しセンスアンプ出力を反転させる。
【００３７】
ラッチ回路５８ａ，５８ｂは、検出信号が入力された時点でのカウンタ５３のカウント値を保持する。
【００３８】
カウンタ５３は、Ｎ−ｂｉｔカウンタ（例えばＮ＝８〜１２）であり、駆動制御回路４の指示により、カウント値を初期値にリセットして、カウントを開始する。ＤＡ変換器５２は、カウンタ５３のカウント値（Ｎ個の１、０の組み合わせ）をアナログ信号に変換して、漸増又は漸減するランプ波形電圧を各画素部行の読み出し制御線ＲＬにスイッチ３ａを介して供給する。
【００３９】
読み出し制御部５１は、トランジスタ５５，５６のオンオフを制御する。また、読み出し制御部５１は、スイッチ３ａのオンオフ制御も行い、任意の画素部行の読み出し制御線ＲＬにランプ波形電圧を供給する制御を行う。
【００４０】
プリチャージ回路５４は、信号線ＢＬに所定の電圧を供給して、信号線ＢＬに接続された容量２２をプリチャージする。
【００４１】
容量２２がプリチャージされた状態で読み出しコントロールゲートＲＣＧの電圧が読み出しトランジスタＲＴの閾値電圧を越えると読み出しトランジスタＲＴが導通し、このとき、プリチャージされていた信号線ＢＬの電位が降下する。これがセンスアンプ５７によって検出されて反転信号が出力される。ラッチ回路５８ａ又はラッチ回路５８ｂは、この反転信号を受けた時点におけるランプ波形電圧の値に対応するカウント値を保持（ラッチ）する。これにより、デジタル値（１，０の組み合わせ）として、読み出しトランジスタＲＴの閾値電圧に対応した信号を読み出して保持することができる。
【００４２】
図４は、図３に示した画素部２１の断面構造例を示す断面模式図である。図４では、半導体基板１をｐ型シリコン基板とし、蓄積ダイオードＳＤをｎ型不純物層で構成している。また、リセットトランジスタＲＳＴｒ、書き込みトランジスタＷＴ、及び読み出しトランジスタＲＴを、それぞれｎチャネルトランジスタとしている。
【００４３】
ｐ型シリコン基板１には、ｎ型不純物層２１１，２１２，２１３，２１４と、蓄積ダイオードＳＤと、素子分離層２１５とが形成されている。
【００４４】
蓄積ダイオードＳＤは、ｐ型シリコン基板１内に形成されたｎ型不純物層で形成されている。ｎ型不純物層２１１は、蓄積ダイオードＳＤの左に少し離間して形成され、リセットトランジスタＲＳＴｒのドレインとして機能する。ｎ型不純物層２１２は、蓄積ダイオードＳＤの右に素子分離領域２１５を挟んで形成されており、書き込みトランジスタＷＴのドレインとして機能する。ｎ型不純物層２１３は、ｎ型不純物層２１２の右に離間して設けられており、書き込みトランジスタＷＴ及び読み出しトランジスタＲＴのソースとして機能する。ｎ型不純物層２１４は、ｎ型不純物層２１３の右に離間して設けられており、読み出しトランジスタＲＴのドレインとして機能する。
【００４５】
ｎ型不純物層２１１と蓄積ダイオードＳＤの間のｐ型シリコン基板１上には、絶縁膜２１９を介してリセットトランジスタＲＳＴｒのゲート電極ＲＧが形成されている。ｎ型不純物層２１２とｎ型不純物層２１４の間のｐ型シリコン基板１上には、絶縁膜２１９を介してフローティングゲートＦＧが形成されている。
【００４６】
ｎ型不純物層２１２とｎ型不純物層２１３の間の上方にあるフローティングゲートＦＧ上には、絶縁膜２２０を介して書き込みトランジスタＷＴの書き込みコントロールゲートＷＣＧが形成されている。ｎ型不純物層２１３とｎ型不純物層２１４の間の上方にあるフローティングゲートＦＧ上には、絶縁膜２２０を介して読み出しトランジスタＲＴの読み出しコントロールゲートＲＣＧが形成されている。
【００４７】
ｐ型シリコン基板１上方には、画素電極２２１、光電変換層２２２、及び対向電極２２３がこの順で積層されており、蓄積ダイオードＳＤと画素電極２２１とが電気的に接続されている。
【００４８】
図４に示した構造例では、蓄積ダイオードＳＤに電子を蓄積し、蓄積ダイオードＳＤの電位に応じてドレイン領域であるｎ型不純物層２１２からフローティングゲートＦＧに電子を注入する方式と、蓄積ダイオードＳＤに正孔を蓄積し、蓄積ダイオードＳＤの電位に応じてドレイン領域であるｎ型不純物層２１２からフローティングゲートＦＧに電子を注入する方式とのいずれかを採用することができる。
【００４９】
なお、図４に示した構造例において、ｐ型シリコン基板１をｎ型シリコン基板とし、ｎ型不純物層２１１，２１２，２１３，２１４と、蓄積ダイオードＳＤとをそれぞれｐ型不純物層にした構成としてもよい。この構成の場合、蓄積ダイオードＳＤに電子を蓄積し、蓄積ダイオードＳＤの電位に応じてドレイン領域であるｐ型不純物層２１２からフローティングゲートＦＧに正孔を注入する方式と、蓄積ダイオードＳＤに正孔を蓄積し、蓄積ダイオードＳＤの電位に応じてドレイン領域であるｐ型不純物層２１２からフローティングゲートＦＧに正孔を注入する方式とのいずれかを採用することができる。
【００５０】
なお、書込みトランジスタＷＴは、ＦＮトンネリング電子注入、チャネルホットエレクトロン注入、又は特開平９−８１５３号公報及び米国特許第５６８７１１８号明細書に開示されているようなバンド−バンド間トンネリングによって発生するホットエレクトロンをフローティングゲートＦＧに注入することができるように、ドレイン領域２１２、ソース領域２１３、及びｐ型シリコン基板１の各々に供給する電圧を決めておけばよい。
【００５１】
次に、図４に示した構造例におけるフローティングゲートＦＧへの電子の注入動作と、フローティングゲートＦＧに注入した電子に応じた信号（読み出しトランジスタＲＴの閾値電圧に対応する信号）の読み出し動作と、フローティングゲートＦＧの電子の消去動作の具体例について説明する。
【００５２】
１）ＦＧへの書込み
蓄積ダイオードＳＤに接続される書き込みコントロールゲートＷＣＧの電位に応じてフローティングゲートＦＧにドレイン領域２１２から電子を注入し、注入された電子量に応じて書込みトランジスタＷＴの閾値電圧を変化させるには、書き込みトランジスタＷＴのドレイン領域２１２に接続された書き込み制御線ＷＬの電圧をＨ（プラス数ボルト）にする。但し、読み出しトランジスタＲＴのドレイン領域２１４に接続された信号線ＢＬは０ボルトとする。
【００５３】
２）ＦＧからの読出し
フローティングゲートＦＧに注入された電子により変化した読み出しトランジスタＲＴの閾値電圧は、読み出しコントロールゲートＲＣＧに接続された読み出し制御線ＲＬに電圧が漸増する正のランプ信号を入力し、読み出しトランジスタＲＴのドレイン領域２１４に接続された信号線ＢＬからドレイン信号が流れ始めたときの読み出しコントロールゲートＲＣＧの電圧値で検知する。
【００５４】
３）ＦＧ内の電荷消去
書き込み制御線ＷＬの電圧及び読み出し制御線ＲＬの電圧を−Ｈ（マイナス数ボルト）にすることで、フローティングゲートＦＧ内の電子をｐ型シリコン基板１に掃き出す。
【００５５】
以上の動作をまとめたものが下記表である。シリコン基板１をｎ型とし、リセットトランジスタＲＳＴｒ、書き込みトランジスタＷＴ、及び読み出しトランジスタＲＴをｐチャネルトランジスタとし、蓄積ダイオードＳＤをｐ型不純物層にしてここで電子を蓄積させる構成の場合は、表１において、各電圧の極性を反対にすればよい。
【００５６】
【表１】
2011061520.tif 000003
【００５７】
次に、以上のように構成されたＭＯＳ型イメージセンサ１００の動作を説明する。以下では、ＭＯＳ型イメージセンサ１００の画素部２１が図４に示した構造であり、かつ、蓄積ダイオードＳＤに正孔を蓄積し、フローティングゲートＦＧに電子を注入する方式を採用したときの動作について説明する。
【００５８】
以下の説明は、ＭＯＳ型イメージセンサ１００を、画素部行単位で露光及び信号読み出しを順次行う、いわゆるローリングシャッタ方式で駆動した場合の動作である。ｎ行目の画素部行に注目して、図５を参照して撮像動作を説明する。図５は、図１に示すＭＯＳ型イメージセンサのローリングシャッタモード時の動作を説明するためのタイミングチャートである。
【００５９】
ｎ行目の画素部行において、前のフレームの露光信号の読み出しが終了すると、垂直駆動走査回路３が、ｎ行目の画素部行の書き込み制御線ＷＬの電圧と読み出し制御線ＲＬの電圧を、ミドルレベル（フローティング状態）からローレベル（マイナス数ボルト）にする。これにより、フローティングゲートＦＧに蓄積されていた電子が半導体基板１に掃きだされ、フローティングゲートＦＧ内の電子が消去される。
【００６０】
次に、垂直駆動走査回路３は、ｎ行目の画素部行のリセット制御線ＲＳＴの電圧をローレベルからハイレベルにする。これにより、リセットトランジスタＲＳＴｒがオンし、蓄積ダイオードＳＤの電位が所定のリセット電圧にリセットされる。このリセット電圧は例えばグランド（０Ｖ）である。
【００６１】
次に、垂直駆動走査回路３は、ｎ行目の画素部行のリセット制御線ＲＳＴの電圧をハイレベルからローレベルに戻し、リセットトランジスタＲＳＴｒをオフにする。リセットトランジスタＲＳＴｒがオフになると、ｎ行目の画素部行の各画素部２１の露光が開始される。
【００６２】
リセットトランジスタＲＳＴｒをオフにした直後、垂直駆動走査回路３は、ｎ行目の画素部行の書き込み制御線ＷＬの電圧をミドルレベルからハイレベル（プラス数ボルト）にする。これにより、リセットトランジスタＲＳＴｒのオフ直後の蓄積ダイオードＳＤの電位に応じて、ドレイン領域２１２からフローティングゲートＦＧに電子が注入される。このときフローティングゲートＦＧに注入される電子には、リセットトランジスタＲＳＴｒのリセット動作により発生したリセットノイズ（ｋＴＣノイズ）に対応する電子が重畳されている。
【００６３】
次に、読み出し制御回路５１が、ｎ行目の画素部行のスイッチ３ａをオンにすると共に、トランジスタ５５，５６をオンして、信号線ＢＬとセンスアンプ５７を導通し、信号線ＢＬの電位をプリチャージ（プラス数ボルト）する。また、スイッチ３ａのオンと同時に、駆動制御回路４がカウンタ５３のカウント値をリセットしてカウントをスタートさせる。これにより、ｎ行目の画素部行の各画素部２１の読み出しコントロールゲートＲＣＧにランプ波形電圧の供給が開始される。
【００６４】
ランプ波形電圧がある値を超えた瞬間、読み出しトランジスタＲＴのドレイン信号が流れ、信号線ＢＬの容量２２に蓄積された電荷がディスチャージし、信号線ＢＬの電位がローレベル（ほぼゼロボルト）に戻る。その時のデジタルカウント値がラッチ回路５８ａにラッチ（保持）される。この時のラッチ値が、リセットトランジスタＲＳＴｒのリセット直後に蓄積ダイオードＳＤに存在していた正孔（以下、リセットノイズ電荷とも言う）に比例した信号（以下、リセットノイズ信号）となる。ｎ行目の画素部行の各画素部２１からリセットノイズ信号が読み出され、ラッチ回路５８ａにラッチされると、読み出し制御回路５１は、トランジスタ５５，５６とｎ行目の画素部行のスイッチ３ａをオフにする。
【００６５】
次に、垂直駆動走査回路３は、ｎ行目の画素部行の書き込み制御線ＷＬの電圧をミドルレベルからハイレベルにする。これにより、露光期間中に蓄積ダイオードＳＤに蓄積された正孔による蓄積ダイオードＳＤの電位に応じて、ドレイン領域２１２からフローティングゲートＦＧに電子が注入される。なお、書き込み制御線ＷＬの電圧がハイレベルになっている期間も、光電変換層２２２には光が入射しているため、この期間に光電変換層２２２で発生した電荷も蓄積ダイオードＳＤに蓄積され、蓄積ダイオードＳＤの電位は若干変化する。
【００６６】
次に、垂直駆動走査回路３は、書き込み制御線ＷＬの電圧をローレベルに戻す。これにより、ｎ行目の画素部行の露光期間を終了する。書き込み制御線ＷＬの電圧をローレベルに戻した時点で、フローティングゲートＦＧには、露光期間中に蓄積ダイオードＳＤに蓄積された正孔の量に対応する量の電子が注入される。
【００６７】
次に、読み出し制御回路５１が、ｎ行目の画素部行のスイッチ３ａをオンにすると共に、トランジスタ５５，５６をオンして、信号線ＢＬとセンスアンプ５７を導通し、信号線ＢＬの電位をプリチャージする。また、スイッチ３ａのオンと同時に、駆動制御回路４がカウンタ５３のカウント値をリセットしてカウントをスタートさせる。これにより、ｎ行目の画素部行の各画素部２１の読み出しコントロールゲートＲＣＧにランプ波形電圧の供給が開始される。
【００６８】
ランプ波形電圧がある値を超えた瞬間、読み出しトランジスタＲＴのドレイン信号が流れ、信号線ＢＬの容量２２に蓄積された電荷がディスチャージし、信号線ＢＬの電位がローレベルに戻る。その時のデジタルカウント値がラッチ回路５８ｂにラッチ（保持）される。この時のラッチ値が、露光期間中に蓄積ダイオードＳＤに蓄積された正孔（以下、露光電荷とも言う）に比例した信号（以下、露光信号という）となる。
【００６９】
ｎ行目の画素部行の各画素部２１から露光信号が読み出されてラッチ回路５８ｂにラッチされると、読み出し制御回路５１は、トランジスタ５５，５６とｎ行目の画素部行のスイッチ３ａをオフにする。
【００７０】
次に、水平駆動走査回路７の制御により、１つの画素部列に対応するラッチ回路５８ａ，５８ｂが選択されると、このラッチ回路５８ａ，５８ｂからリセットノイズ信号と露光信号が信号線６に読み出され、それぞれ差分回路８に入力される。差分回路８では、入力された露光信号からリセットノイズ信号を減算して、リセットノイズのない撮像信号を出力する。
【００７１】
以上のように、ＭＯＳ型イメージセンサ１００によれば、リセット後に蓄積ダイオードＳＤに存在するリセットノイズ電荷を物理的に転送することなく、そのリセットノイズ電荷の量に対応するリセットノイズ信号を読み出して保持することができる。また、露光終了後に蓄積ダイオードＳＤに存在する露光電荷を物理的に転送することなく、その露光電荷の量に対応する露光信号を読み出すことができる。この露光信号にはリセットノイズ信号も含まれているため、露光信号とリセットノイズ信号の差分を求めることで、リセットノイズを完璧に除去した撮像信号を得ることができる。この構成によれば、蓄積ダイオードＳＤに蓄積された電荷を別の場所に転送する必要がないため、不完全転送型のイメージセンサであっても、リセットノイズを正確に除去することができる。
【００７２】
ＭＯＳ型イメージセンサ１００は、画素電極２２１と半導体基板１内の蓄積ダイオードＳＤとを電気的に接続する必要があるため、蓄積ダイオードＳＤを半導体基板１内部に埋め込む構造を採用することができない。このため、蓄積ダイオードＳＤから他の場所に電荷を完全転送することができず、従来方式ではリセットノイズを除去することができない。ＭＯＳ型イメージセンサ１００によれば、蓄積ダイオードＳＤの電荷を他の場所に転送することなく信号を読み出すことができるため、蓄積ダイオードＳＤが埋め込み型でなくとも、リセットノイズを完全に除去することができる。このように、蓄積ダイオードＳＤと書き込みコントロールゲートＷＣＧとを接続し、蓄積ダイオードＳＤの電位に応じてフローティングゲートＦＧに電荷を書き込む方式を採用することは、積層型イメージセンサにおいて特に有効となる。
【００７３】
また、ＭＯＳ型イメージセンサ１００によれば、リセットノイズ電荷に対応する電荷と露光電荷に対応する電荷とを同じフローティングゲートＦＧに蓄積しているため、読み出しトランジスタＲＴの閾値電圧に製造ばらつきがあった場合でも、このばらつきの影響を排除することができる。
【００７４】
また、フローティングゲートＦＧは、情報保持期間の差及び温度変動による記憶情報の変動がないため、一定光量化で撮像を行った場合、先に読み出された画素部行と、後に読み出された画素部行とで撮像信号にレベル差が生じなくなり、シェーディング等の撮影画像の劣化を防ぐことができる。
【００７５】
なお、蓄積ダイオードＳＤにて電子を蓄積し、この蓄積ダイオードＳＤの電位に応じてフローティングゲートＦＧに電子を注入する方式を採用した場合には、蓄積ダイオードＳＤの電位は、リセット後が最も高く、その後、降下する方向に変化する。この場合、リセットノイズ電荷に対応する電荷をフローティングゲートＦＧに書き込んだ時点で、フローティングゲートＦＧには電子が大量に注入されてしまうため、その後に、フローティングゲートＦＧ内の電子を一旦消去しない限りは、露光電荷に対応する電荷をフローティングゲートＦＧに書き込むことができない。このため、図５に示すタイミングチャートにおいて、リセットノイズ信号を読み出してから露光電荷に対応する電荷の書き込みを行うまでの間に、フローティングゲートＦＧ内の電荷を消去する駆動を行う必要がある。
【００７６】
一方、蓄積ダイオードＳＤにて正孔を蓄積し、この蓄積ダイオードＳＤの電位に応じてフローティングゲートＦＧに電子を注入する方式を採用した場合には、蓄積ダイオードＳＤの電位が、リセット後が最も低く、その後、上昇する方向に変化する。このため、フローティングゲートＦＧ内の電荷を消去しなくとも、リセットノイズ電荷に対応する電荷と露光電荷に対応する電荷とをフローティングゲートＦＧに連続して書き込むことが可能になる。この結果、フローティングゲートＦＧの消去に要する電力や時間を削減することができるという効果が得られる。このような効果は、蓄積ダイオードＳＤにて電子を蓄積し、この蓄積ダイオードＳＤの電位に応じてフローティングゲートＦＧに正孔を注入する方式を採用した場合でも同様に得ることができる。
【００７７】
なお、これまではＭＯＳ型イメージセンサ１００が積層型である場合を例にしたが、ＭＯＳ型イメージセンサ１００は積層型でなくてもよい。例えば、図４に示した画素部断面構造において、画素電極２２１、光電変換層２２２、及び対向電極２２３を削除し、蓄積ダイオードＳＤをＰＮ接合フォトダイオードとし、このＰＮ接合フォトダイオードを書き込みコントロールゲートＷＣＧと電気的に接続した構成にしてもよい。この場合も、不完全転送型イメージセンサとなるが、フォトダイオードの電荷は他の場所に転送しないため、リセットノイズを正確に除去することができる。
【００７８】
以上説明したように、本明細書には次の事項が開示されている。
【００７９】
開示されたＭＯＳ型イメージセンサは、複数の画素部を有するＭＯＳ型イメージセンサであって、前記画素部は、半導体基板内に形成され入射光に応じて発生した電荷を蓄積する電荷蓄積部と、前記電荷蓄積部の電位をリセットするリセットトランジスタと、前記電荷蓄積部と電気的に接続されたゲート電極及び前記ゲート電極の電位に応じて前記半導体基板から注入される電荷を蓄積するフローティングゲートを含む書き込みトランジスタと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに蓄積される電荷に応じて閾値電圧が変化する読み出しトランジスタとを含み、前記リセットトランジスタをオンして前記電荷蓄積部の電位をリセットし、該リセット終了後の前記電荷蓄積部の電位に応じた電荷を前記書き込みトランジスタの前記フローティングゲートに注入し、その後、前記読み出しトランジスタの閾値電圧に対応する第一の信号を読み出して保持し、続いて、前記リセット終了後に開始した露光が終了した後の前記電荷蓄積部の電位に応じた電荷を前記書き込みトランジスタの前記フローティングゲートに注入し、その後、前記読み出しトランジスタの閾値電圧に対応する第二の信号を読み出す制御部と、前記第一の信号と前記第二の信号の差分を撮像信号として出力する信号出力部とを備える。
【００８０】
この構成により、リセット後に電荷蓄積部に存在するリセットノイズ電荷を物理的に転送することなく、そのリセットノイズ電荷の量に対応する第一の信号を読み出して保持することができる。また、露光終了後に電荷蓄積部に存在する電荷を物理的に転送することなく、その電荷の量に対応する第二の信号を読み出すことができる。この第二の信号には、リセットノイズ電荷に対応する第一の信号も含まれているため、第一の信号と第二の信号の差分を求めることで、リセットノイズを完璧に除去することができる。この構成によれば、電荷蓄積部に蓄積された電荷を別の場所に転送する必要がないため、不完全転送型のイメージセンサであっても、リセットノイズを正確に除去することができる。
【００８１】
開示されたＭＯＳ型イメージセンサは、前記電荷蓄積部が、前記半導体基板内に形成されたフォトダイオードである。
【００８２】
開示されたＭＯＳ型イメージセンサは、前記画素部が、前記半導体基板上方に設けられた一対の電極と、前記一対の電極の間に配置され、入射光に応じて電荷を発生する光電変換層と、前記半導体基板内に形成され前記一対の電極の一方と電気的に接続された前記電荷蓄積部とを含む。
【００８３】
開示されたＭＯＳ型イメージセンサは、前記電荷蓄積部が正孔を蓄積するものであり、前記書き込みトランジスタ及び前記読み出しトランジスタがｎチャネルトランジスタである。
【００８４】
開示されたＭＯＳ型イメージセンサは、前記電荷蓄積部が電子を蓄積するものであり、前記書き込みトランジスタ及び前記読み出しトランジスタがｐチャネルトランジスタである。
【００８５】
開示されたＭＯＳ型イメージセンサの駆動方法は、複数の画素部を有するＭＯＳ型イメージセンサの駆動方法であって、前記画素部は、半導体基板内に形成され入射光に応じて発生した電荷を蓄積する電荷蓄積部と、前記電荷蓄積部と電気的に接続されたゲート電極及び前記ゲート電極の電位に応じて前記半導体基板から注入される電荷を蓄積するフローティングゲートを含む書き込みトランジスタと、前記フローティングゲートと電気的に接続されたフローティングゲートを有し前記フローティングゲートに蓄積される電荷に応じて閾値電圧が変化する読み出しトランジスタとを含み、前記電荷蓄積部の電位をリセットし、該リセット終了後の前記電荷蓄積部の電位に応じた電荷を前記書き込みトランジスタの前記フローティングゲートに注入し、その後、前記読み出しトランジスタの閾値電圧に対応する第一の信号を読み出して保持し、続いて、前記リセット終了後に開始した露光が終了した後の前記電荷蓄積部の電位に応じた電荷を前記書き込みトランジスタの前記フローティングゲートに注入し、その後、前記読み出しトランジスタの閾値電圧に対応する第二の信号を読み出すステップと、前記第一の信号と前記第二の信号の差分を撮像信号として出力するステップとを備える。
【００８６】
開示されたＭＯＳ型イメージセンサの駆動方法は、前記電荷蓄積部が、前記半導体基板内に形成されたフォトダイオードである。
【００８７】
開示されたＭＯＳ型イメージセンサの駆動方法は、前記画素部が、前記半導体基板上方に設けられた一対の電極と、前記一対の電極の間に配置され、入射光に応じて電荷を発生する光電変換層と、前記半導体基板内に形成され前記一対の電極の一方と電気的に接続された前記電荷蓄積部とを含む。
【００８８】
開示されたＭＯＳ型イメージセンサの駆動方法は、前記書き込みトランジスタ及び前記読み出しトランジスタがｎチャネルトランジスタであり、前記電荷蓄積部に正孔を蓄積させ、前記電荷蓄積部の電位に応じて前記フローティングゲートに電子を注入する。
【００８９】
開示されたＭＯＳ型イメージセンサの駆動方法は、前記書き込みトランジスタ及び前記読み出しトランジスタがｐチャネルトランジスタであり、前記電荷蓄積部に電子を蓄積させ、前記電荷蓄積部の電位に応じて前記フローティングゲートに正孔を注入する。
【００９０】
開示された撮像装置は、前記ＭＯＳ型イメージセンサを備える。
【符号の説明】
【００９１】
１００  ＭＯＳ型イメージセンサ
４  駆動制御回路
８  差分回路
２１  画素部
ＳＤ  蓄積ダイオード
ＲＳＴｒ  リセットトランジスタ
ＷＴ  書き込みトランジスタＷＴ
ＲＴ  読み出しトランジスタＲＴ
ＷＣＧ  書き込みコントロールゲート
ＲＣＧ  読み出しコントロールゲート
【図１】
2011061520.tif 000004
【図２】
2011061520.tif 000005
【図３】
2011061520.tif 000006
【図４】
2011061520.tif 000007
【図５】
2011061520.tif 000008