(57)【要約】      （修正有）【課題】半導体チップとパッケージ基板間を接続する配線長の差異に起因する、信号毎の伝搬遅延時間の差を低減できる半導体装置を提供する。【解決手段】半導体チップ１０−１、１０−２上に、半導体チップが備えるチップパッド１１と半導体チップが搭載されるパッケージ基板１が備えるボンディングフィンガー３とを接続する各配線を中継する、複数の中継パッド２３を備えた中継基板２１を搭載する。各中継パッドは、所定の信号グループ内の各信号に対応する配線の長さがそれぞれ等しくなる位置に配置される。【選択図】図１
2011254045.tif 000002
【特許請求の範囲】
【請求項１】
複数のチップパッドを備えた半導体チップと、
前記チップパッドと接続される複数のボンディングフィンガーを備え、前記半導体チップが搭載されるパッケージ基板と、
前記チップパッドと前記ボンディングフィンガーとを接続する配線を中継すると共に、所定の信号グループ内の各信号に対応する前記配線の長さがそれぞれ等しくなる位置に配置された複数の中継パッドを備え、前記半導体チップ上に搭載される中継基板と、
を有する半導体装置。
【請求項２】
前記中継パッドの寄生容量が、
前記信号グループ内の各信号の伝搬遅延時間がそれぞれ等しくなるように設定された請求項１記載の半導体装置。
【請求項３】
前記配線が、
複数の前記中継パッドを用いて中継された請求項１または２記載の半導体装置。
【請求項４】
前記中継基板は、
電源または接地電位と接続される電源用の中継パッドを備え、
前記信号を中継する前記中継パッドが、前記電源または接地電位用の配線で囲まれた請求項１から３のいずれか１項記載の半導体装置。
【請求項５】
前記中継パッドが、前記チップパッドの配置間隔または前記ボンディングフィンガーの配置間隔よりも広い間隔で配置された請求項１から４のいずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパッケージ基板上に搭載された半導体チップを備えた半導体装置に関する。
【背景技術】
【０００２】
近年の半導体装置では、高速化、高密度化、高集積化に伴って、様々なタイプのパッケージが開発されている。例えば、図４は２つの半導体チップ２１０−１，２１０−２が積載されたＤＤＰ（Double Density Package）と呼ばれる積層パッケージの半導体装置２００の構成例を示している。
【０００３】
このような積層パッケージの半導体装置２００では、外部入出力端子（図４に示す例では、ハンダボール２０２）が一方の面にのみ配置されるため、半導体チップ２１０−１，２１０−２と外部入出力端子２０２間の配線長が半導体チップ２１０−１，２１０−２毎に異なってしまう。そのため、半導体チップ２１０−１と半導体チップ２１０−２とで信号の伝搬遅延時間に差が生じる。この伝搬遅延時間の差は半導体装置２００が高速化するほど、その動作に大きく影響するため、さらなる高速化を目指す場合に大きな問題となる。
【０００４】
そこで、外部入出力端子と各半導体チップ間の信号の伝搬遅延時間をできるだけ等しくする手法が、例えば特許文献１で提案されている。
【０００５】
特許文献１には、図４に示すように半導体チップ２１０−１及び２１０−２がパッケージ基板２０１上に搭載され、下段の半導体チップ２１０−１及び該半導体チップ２１０−１が備えるチップパッド２１１とパッケージ基板２０１とを接続する第１配線（ボンディングワイヤ）２０４を第１モールド樹脂２０７で封止し、上段の半導体チップ２１０−２及び該半導体チップ２１０−２のチップパッド２１１とパッケージ基板２０１とを接続する第２配線（ボンディングワイヤ）２０５を第２モールド樹脂２０６で封止し、第１モールド樹脂２０７の比誘電率を第２モールド樹脂２０６の比誘電率よりも大きくした構成が記載されている。
【０００６】
特許文献１に記載された技術では、パッケージ基板２０１との距離が近い、下段の半導体チップ２１０−１用の第１配線２０４を、第２配線２０５を被覆する第２モールド樹脂２０６よりも比誘電率が大きい第１モールド樹脂２０７で被覆することで、第１配線２０４の寄生容量が増大して、第１配線２０４で伝送される信号の伝搬遅延時間が長くなる。そのため、第１配線２０４による信号の伝搬遅延時間と第２配線２０５による信号の伝搬遅延時間とを概ね等しくできる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１４０９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述した特許文献１に記載された技術は、上段の半導体チップに入出力する全信号の伝搬遅延時間と下段の半導体チップに入出力する全信号の伝搬遅延時間との差の平均値を低減するものであり、個別の半導体チップに入出力する信号毎の伝搬遅延時間の差を低減するものではない。
【０００９】
図５は、図４に示した下段の半導体チップ２１０−１とパッケージ基板２０１間の接続例を示している。
【００１０】
図５から分かるように、半導体チップ２１０−１が備えるチップパッド２１１と、パッケージ基板２０１が備えるボンディング用のパッド（ボンディングフィンガー）２０３とを接続する各配線（ボンディングワイヤ）２０４の長さは、信号毎に異なっている。すなわち、半導体チップ２１０−１に入出力する各信号についても、それぞれの伝搬遅延時間に差が発生する。
【００１１】
したがって、半導体装置２００を、特許文献１に記載された技術で想定しているよりも、さらに高速で動作させるためには、半導体チップ毎の伝搬遅延時間の差を低減するだけでなく、個別の半導体チップにおける信号毎の伝搬遅延時間の差も低減する必要がある。
【００１２】
なお、近年の半導体装置は、上述した高密度化や高集積化に伴って配線間隔が狭くなっているため、信号間のクロストークノイズが増大する傾向にある。信号間のクロストークノイズを低減するには、ノイズ低減対象の信号用配線を電源または接地電位（ＧＮＤ）用の配線で囲むことでシールドする手法、あるいはノイズ低減対象の信号用配線とノイズ発生源である他の信号用配線とをできるだけ離して配置する手法が有効である。
【００１３】
しかしながら、高密度化された半導体装置では、ノイズ低減対象の信号用配線に隣接して、電源またはＧＮＤ用の配線を配置できるとは限らない。また、例えば図４及び図５に示した半導体装置１００の場合、各配線の間隔はチップパッド１１の配置間隔やボンディングフィンガー３の配置間隔に依存して決まるため、所望の配線の間隔だけを広げるのは容易ではない。
【００１４】
さらに、近年の半導体装置では、高密度化や高集積化に伴って半導体チップが備えるチップパッドのサイズも小さくなってきている。そのため、細いボンディングワイヤを使用しなければならない場合があるが、半導体チップのチップパッドとパッケージ基板のボンディングフィンガーとが比較的離れて配置されている場合、これらを細いボンディングワイヤで接続するのは、強度が不足するために物理的に困難な場合がある。
【課題を解決するための手段】
【００１５】
本発明の半導体装置は、複数のチップパッドを備えた半導体チップと、
前記チップパッドと接続される複数のボンディングフィンガーを備え、前記半導体チップが搭載されるパッケージ基板と、
前記チップパッドと前記ボンディングフィンガーとを接続する配線を中継すると共に、所定の信号グループ内の各信号に対応する前記配線の長さがそれぞれ等しくなる位置に配置された複数の中継パッドを備え、前記半導体チップ上に搭載される中継基板と、
を有する。
【００１６】
一般に、信号の伝搬遅延時間は、該信号を伝送する配線の長さにほぼ比例する。上記の構成では、所定の信号グループ内の各信号に対応する配線の長さがそれぞれ等しくなるように、各中継パッドが配置されているため、該信号毎の伝搬遅延時間がほぼ等しくなる。
【発明の効果】
【００１７】
本発明によれば、半導体チップとパッケージ基板間を接続する配線長の差異に起因する、信号毎の伝搬遅延時間の差を低減できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の半導体装置の第１の実施の形態の構成を示す断面図である。
【図２】第１の実施の形態の半導体チップとパッケージ基板間の接続例を示す平面図である。
【図３】第２の実施の形態の半導体チップとパッケージ基板間の接続例を示す平面図である。
【図４】背景技術の半導体装置の構成例を示す断面図である。
【図５】図４に示した下段の半導体チップとパッケージ基板間の接続例を示す平面図である。
【発明を実施するための形態】
【００１９】
次に本発明について図面を用いて説明する。
【００２０】
本発明の半導体装置では、複数の中継パッドを備えた中継基板を半導体チップ上に搭載し、該中継基板上の中継パッドを経由してパッケージ基板と半導体チップのチップパッド間を接続する。
（第１の実施の形態）
図１は本発明の半導体装置の第１の実施の形態の構成を示す断面図であり、図２は第１の実施の形態の半導体チップとパッケージ基板間の接続例を示す平面図である。なお、図１では上述した積層パッケージの半導体装置１００を例示し、図２では図１に示した積層パッケージの半導体装置１００に搭載される半導体チップ１０−１とパッケージ基板１間の接続例を示しているが、本発明は、図１に示す複数の半導体チップ１０−１，１０−２がパッケージ基板１上に搭載される半導体装置１００に限らず、一つの半導体チップがパッケージ基板１上に搭載される半導体装置にも適用可能である。
【００２１】
図１に示すように、第１の実施の形態の半導体装置１００は、パッケージ基板１上に半導体チップ１０−１，１０−２が積載された構成である。下段の半導体チップ１０−１が備えるチップパッド１１は、パッケージ基板１が備えるボンディングフィンガー３とボンディングワイヤ４により接続され、上段の半導体チップ１０−２のチップパッド１１は、パッケージ基板１が備えるボンディングフィンガー３とボンディングワイヤ５により接続される。
【００２２】
パッケージ基板１の半導体チップ１０−１及び１０−２が搭載されない面には、外部入出力端子であるハンダボール２が形成されている。また、パッケージ基板１上に積載された半導体チップ１０−１及び１０−２は、モールド樹脂６により封止されている。
【００２３】
本実施形態の半導体装置１００は、半導体チップ１０−１及び１０−２上に、チップパッド１１とボンディングフィンガー３間の配線（ボンディングワイヤ）を中継する中継パッド２３を備えた、複数の中継基板２１がそれぞれ搭載された構成である。
【００２４】
図２に示すように、半導体チップ１０−１には、例えば、その中心線に沿って複数のチップパッド１１が形成され、パッケージ基板１上には、該チップパッド１１列と並行な側辺部に沿って、複数のボンディングフィンガー３がそれぞれ形成されている。なお、各チップパッド１１は、半導体チップ１０−１の中央付近に配置されていればよく、半導体チップ１０−１の中心線に沿って列状に配置されている必要はない。また、各ボンディングフィンガー３は、パッケージ基板１の各側辺部付近に配置されていればよく、チップパッド１１列と並行な側辺部に限定されるものではない。
【００２５】
中継基板２１は、例えば伝搬遅延時間の差が少ないことが望ましい複数の信号から成る所定の信号グループ毎に設けられる。各中継基板２１は、チップパッド１１列とボンディングフィンガー３列間に、チップパッド１１列と並行に配置される。
【００２６】
図２には示していないが、上段の半導体チップ１０−２についても、半導体チップ１０−１と同様に、その中心線近傍に複数のチップパッド１１が列状に形成され、該チップパッド１１列と並行に複数の中継基板２１が配置されている。
【００２７】
半導体チップ１０−１が備える各チップパッド１１と、対応するパッケージ基板１上のボンディングフィンガー３とは、中継基板２１上の中継パッド２３を介してボンディングワイヤ４によりそれぞれ接続される。
【００２８】
ここで、ボンディングワイヤ４による信号の伝搬遅延時間ｔＰＤは、ボンディングワイヤ４の長さにほぼ比例する。中継基板２１上には、該中継基板２１で中継する各信号の伝搬遅延時間の差が所要の範囲内に収まるように、すなわち各信号に対応するボンディングワイヤ４の長さが、所定の信号グループ内でそれぞれ等しくなるように、各中継パッド２３が配置される。
【００２９】
このような中継パッド２３を備えた中継基板２１を半導体チップ１０−１上に設けることで、所定の信号グループ毎に、各信号の伝搬遅延時間がほぼ等しくなり、各信号の伝搬遅延時間の差を低減できるため、該半導体チップ１０−１を備える半導体装置１００のさらなる高速化が期待できる。
【００３０】
なお、信号毎の伝搬遅延時間を厳密に調整したい場合は以下の手法を併せて用いることが可能である。
【００３１】
例えば、ボンディングワイヤ４のインダクタンスをＬ、ボンディングワイヤ４の容量をＣ、中継パッド２３の容量（寄生容量）をＣｐとしたとき、チップパッド１１と対応するボンディングフィンガー３間における信号の伝搬遅延時間ｔＰＤは、ｔＰＤ＝ｓｑｒｔ（Ｌ＊（Ｃ＋Ｃｐ））で表すことができる。したがって、各中継パッド２３の容量Ｃｐの値を個別に調整すれば、信号毎の伝搬遅延時間の差をより低減できることが分かる。
【００３２】
中継パッド２３の容量Ｃｐの値は、例えばパッド面積で調整できる。具体的には、中継パッド２３の長さをａとし、幅をｂとし、中継パッド２３の形成層とその下層（例えばＧＮＤ用のプレーン層）との距離をｈとした場合、中継パッド２３の容量Ｃｐは、εｒ×ε０×（（ａ×ｂ）／ｈ）で算出できる。ここで、ε０は真空の誘電率、εｒは中継パッド２３の形成層とその下層間の媒質の比誘電率である。したがって、所要の容量Ｃｐが得られるように、各信号に対応する中継パッド２３のパッド面積を設定すればよい。
【００３３】
なお、中継基板２１上には、任意の位置に電源またはＧＮＤ用の中継パッド２３Ｇを設けることができる。そのため、該電源またはＧＮＤ用の中継パッド２３Ｇを半導体チップ１０−１の電源またはＧＮＤ用のチップパッド１１、あるいはパッケージ基板１の電源またはＧＮＤ用のボンディングフィンガー３と接続し、信号用の中継パッド２３Ｓを電源またはＧＮＤ用の配線パターンで囲むことでシールドすれば、信号間のクロストークノイズを低減できる。特に、中継基板２１内に複数の電源またはＧＮＤ用の中継パッド２３Ｇを設け、各電源用の中継パッド２３Ｇどうし、または各ＧＮＤ用の中継パッド２３Ｇどうしを接続すれば、シールド効果が向上して信号間のクロストークノイズの低減効果をより高めることができる。
【００３４】
また、半導体チップ１０−１上に中継基板２１を設け、チップパッド１１とボンディングフィンガー３とを中継パッド２３を介して接続することで、チップパッド１１とボンディングフィンガー３とを直接接続するよりもボンディングワイヤ４を短くできる。そのため、従来よりも細いボンディングワイヤ４を用いて半導体チップ１０−１とパッケージ基板１とを接続しても、ボンディングワイヤ４として必要な強度が得られる。さらに、中継基板２１上には、例えば半導体チップ１０−１のチップパッド１１よりも大きい面積の中継パッド２３を形成できるため、チップパッド１１に接続するボンディングワイヤ４を細くする必要がある場合でも、パッケージ基板１と中継基板２１とを接続するボンディングワイヤ４は太くできる。したがって、ボンディングワイヤ４の強度が向上して半導体装置の信頼性が向上する。
（第２の実施の形態）
図３は第２の実施の形態の半導体チップとパッケージ基板間の接続例を示す平面図である。図３は、図１に示した積層パッケージの下段の半導体チップ１０−１とパッケージ基板１間の接続例を示している。
【００３５】
図３に示すように、第２の実施の形態の半導体装置は、半導体チップ１０−１のチップパッド１１と、対応するパッケージ基板１のボンディングフィンガー３とが、中継基板２１に配置された複数の中継パッド２３を経由して接続される構成である。なお、図３は、チップパッド１１と、対応するボンディングフィンガー３とが、２つの中継パッド２３を経由して接続される例を示しているが、中継する中継パッド２３の数は２つに限定されるものではなく、いくつであってもよい。
【００３６】
中継基板２１上には、第１の実施の形態と同様に、該中継基板２１で中継する各信号の伝搬遅延時間の差が所要の範囲内に収まるように、すなわち各信号に対応するボンディングワイヤ４の長さがそれぞれ等しくなるように、複数の中継パッド２３がそれぞれ配置される。このとき、第１の実施の形態と同様に、信号毎の伝搬遅延時間の差がより低減するように、各中継パッド２３の容量Ｃｐの値を個別に調整してもよい。その他の構成は第１の実施の形態の半導体装置と同様であるため、その説明は省略する。
【００３７】
第２の実施の形態の半導体装置では、第１の実施の形態よりも配線（ボンディングワイヤ４）の中継に用いる中継パッド２３の数が増えるため、信号毎に設定する容量Ｃｐを該信号の中継に用いる複数の中継パッド２３によって設定できる。例えば、信号を２つの中継パッド２３−１及び２３−２で中継する場合、信号毎に設定する容量Ｃｐは、中継パッド２３−１の容量をＣｐ１とし、中継パッド２３−２の容量をＣｐ２とした場合、Ｃｐ＝Ｃｐ１＋Ｃｐ２で得られる。そのため、中継基板２１上に設ける中継パッド２３の設計自由度が第１の実施の形態の半導体装置よりも向上する。
【００３８】
また、信号毎の中継パッド２３の数が増えることで、半導体チップ１０−１とパッケージ基板１とを接続するボンディングワイヤ４、並びにパッケージ基板１と中継基板２１間を接続するボンディングワイヤ４をより短くできる。
【００３９】
したがって、第１の実施の形態と同様に、従来よりも細いボンディングワイヤ４を用いて半導体チップ１０−１とパッケージ基板１とを接続しても、ボンディングワイヤ４として必要な強度が得られる。さらに、中継基板２１上には、例えば半導体チップ１０−１のチップパッド１１よりも大きい面積の中継パッド２３を形成できるため、チップパッド１１に接続するボンディングワイヤ４を細くする必要がある場合でも、パッケージ基板１と中継基板２１とを接続するボンディングワイヤ４は太くできる。したがって、ボンディングワイヤ４の強度が向上して半導体装置の信頼性が向上する。
【００４０】
なお、図３では、中継パッド２３が、チップパッド１１の配置間隔またはボンディングフィンガー３の配置間隔よりも広い間隔で配置された中継基板２１Ａも例示している。このように中継パッド２３がチップパッド１１やボンディングフィンガー３よりも広い間隔で配置された中継基板２１Ａを備えていれば、電源またはＧＮＤ用の中継パッド２３Ｇを設けなくても、信号間のクロストークノイズを低減できる。また、電源またはＧＮＤ用の配線でノイズ低減対象の信号に対応する中継パッド２３を囲う手法を併用すれば、信号間のクロストークノイズをより低減できる。さらに、中継パッド２３の配置間隔を広げることで、ボンディングワイヤ４の間隔も広がるため、樹脂モールド工程で発生するワイヤ流れによるボンディングワイヤ４どうしの短絡も抑制できる。
【符号の説明】
【００４１】
１    パッケージ基板
３    ボンディングフィンガー
４、５    ボンディングワイヤ
６    モールド樹脂
１０−１、１０−２    半導体チップ
１１    チップパッド
２１、２１Ａ    中継基板
２３、２３Ｇ    中継パッド
【図１】
2011254045.tif 000003
【図２】
2011254045.tif 000004
【図３】
2011254045.tif 000005
【図４】
2011254045.tif 000006
【図５】
2011254045.tif 000007