(57)【要約】【課題】本発明の目的は、従来技術のデバイスのドレイン電流値が実用的には少なすぎ、試料を昇温すると、ある温度以上でドレイン電流が劇的に減少し、元に戻らず、デバイスが劣化するという問題を解決するダイヤモンド電界効果トランジスターおよびダイヤモンド多層膜。【解決手段】ダイヤモンド上に水素を含む第１の表面層があり、その上にソース電極、ゲート電極、ドレイン電極が順に並んでおり、ソース電極−ゲート電極間、およびゲート電極−ドレイン電極間の上記ダイヤモンド結晶の第１の表面層上に、フッ素を含む保護層があることを特徴とするダイヤモンド電界効果トランジスター。【選択図】図１
2011029372.tif 000002
【特許請求の範囲】
【請求項１】
ダイヤモンド上に水素を含む第１の表面層があり、
その上にソース電極、ゲート電極、ドレイン電極が順に並んでおり、
ソース電極−ゲート電極間、およびゲート電極−ドレイン電極間の上記ダイヤモンド結晶の第１の表面層上に、フッ素を含む保護層があることを特徴とするダイヤモンド電界効果トランジスター。
【請求項２】
前記フッ素を含む保護層が、４，５−ジフルオロ−２，２−ビス（トリフルオロメチル）−１，３−ジオキソールか、１，１，２，２−テトラフルオロエテンか、（２Ｒ，３Ｓ）−１，１，１，２，３，４，４，５，５，５−デカフルオロペンタンか、ペルフルオロカーボンのいずれか２つ以上の混合物であることを特徴とする請求項１に記載のダイヤモンド電界効果トランジスター。
【請求項３】
ダイヤモンド上に水素を含む第１の表面層があり、さらに第１の表面層上に、フッ素を含む保護層があることに特徴とするダイヤモンド薄膜。
【請求項４】
前記フッ素を含む保護層が、４，５−ジフルオロ−２，２−ビス（トリフルオロメチル）−１，３−ジオキソールか、１，１，２，２−テトラフルオロエテンか、（２Ｒ，３Ｓ）−１，１，１，２，３，４，４，５，５，５−デカフルオロペンタンか、ペルフルオロカーボンのいずれか２つ以上の混合物であることを特徴とする請求項３に記載のダイヤモンド薄膜。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドレイン電流を増加させるとともに、特性を安定化させることができダイヤモンド薄膜およびダイヤモンド電界効果トランジスターに関する。
【背景技術】
【０００２】
ダイヤモンド半導体は、半導体最大の絶縁耐圧、熱伝導性を有するばかりでなく、電子や正孔の移動度やドリフト速度も高く、もしダイヤモンドトランジスターが実用化できれば、既存の半導体の性能を遥かに越える最高の性能を有する高周波電力トランジスターが実用可能になる。
【０００３】
図２は、従来技術によるダイヤモンド電界効果トランジスターの工程図および測定方法である。図２を使用して、従来の水素終端ダイヤモンドＦＥＴの作製工程を説明する。図２（ａ）は、ダイヤモンド結晶層２０１に水素を含む表面層を形成する工程を示す図である。図２（ａ）において、ダイヤモンド結晶層２０１をＣＶＤリアクター内で水素プラズマにさらし、ダイヤモンド表面を水素ラジカル（Ｈで表す）で終端し、表面層２０２を形成する。
【０００４】
図２（ｂ）は、ダイヤモンド結晶層２０１に金薄膜２０３，２０４の空間的に分離して蒸着する工程を示す図である。図２（ｂ）において、水素を含む表面層２０２上の一部の領域に、金薄膜２０３，２０４を空間的に分離して蒸着する。それが各々ソース電極２０３、ドレイン電極２０４になる。
【０００５】
図２（ｃ）は、ダイヤモンド結晶層２０１にＡｌ薄膜２０５を蒸着する工程を示す図である。図２（ｃ）において、水素を含む表面層２０２上に、ソース電極２０３とドレイン電極２０４との間に、空間的に分離してＡｌ薄膜２０５を蒸着する。これがゲート電極２０５になる。
【０００６】
図２（ｄ）は、従来技術によるダイヤモンド電界効果トランジスターの測定方法を示す図である。図２（ｄ）において、従来技術によるダイヤモンド電界効果トランジスターの測定方法２４０は、電圧源２０７と、電流源２０８と、電圧源２０９と、電流源２１０とを備える。電圧源２０７と電流源２０８は、ゲート電極２０５に直列に接続され、電圧源２０９と電流源２１０は、ソース電極２０３とドレイン電極２０４との間に直列に接続される。
【０００７】
図２に示す従来技術により作製した電界効果トランジスター（ゲート長は１μｍ）のドレイン電流電圧特性を図３（ａ）に示す。従来技術によるトランジスターの特性は、ゲート電圧−３Ｖにおける最大ドレイン電流密度は、１００ｍＡ／ｍｍであった。
【０００８】
また、従来技術による作製した電界効果トランジスターのゲート電圧―３Ｖでのドレイン電流密度の試料温度特性を図４（ａ）に示す。図４（ａ）において、昇温すると、ドレイン電流密度は、徐々に減少し、再び室温に戻してもドレイン電流密度は元に戻らなかった（非特許文献１参照。）。以下の記述では、ドレイン電流密度が急激に減少する試料温度をＴｃと呼ぶ。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Ｍ．Ｋｕｂｏｖｉｃ，Ｙ．Ｙａｍａｕｃｈｉ，Ｍ．Ｋａｓｕ，“Ｉｍｐｒｏｖｅｍｅｎｔｓ  ｉｎ  Ｔｈｅｒｍａｌ  Ｓｔａｂｉｌｉｔｙ  ｏｆ  Ｈｙｄｒｏｇｅｎ−ｔｅｒｍｉｎａｔｅｄ  Ｄｉａｍｏｎｄ  ＦＥＴｓ”，Ｅｘｔｅｎｄｅｄ  Ａｂｓｔｒａｃｔ  ｏｆ  ｔｈｅ  ２００８  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｅｖｉｃｅｓ  ａｎｄ  Ｍａｔｅｒｉａｌｓ，Ｔｓｕｋｕｂａ，２００８，ｐｐ．１０３６−１０３７．
【発明の概要】
【発明が解決しようとする課題】
【００１０】
以上のように、従来技術のダイヤモンド半導体では、第１にデバイスのドレイン電流値が実用的には少なすぎ、第２に試料を昇温すると、ある温度以上でドレイン電流が劇的に減少し、元に戻らない、すなわちデバイスが劣化するという問題点があった。このように、従来技術では、根本的な問題が解決できないでいたため、ダイヤモンド電界効果トランジスターは実用化できないでいた。
【００１１】
本発明の目的は、上述の従来の根本的な問題点を解消するダイヤモンド電界効果トランジスターを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明のダイヤモンド電界効果トランジスターは、ダイヤモンド上に水素を含む第１の表面層があり、その上にソース電極、ゲート電極、ドレイン電極が順に並んでおり、ソース電極−ゲート電極間、およびゲート電極−ドレイン電極間の上記ダイヤモンド結晶の第１の表面層上に、フッ素を含む保護層があることを特徴とする。
【００１３】
また、上記フッ素を含む保護層が、４，５−ジフルオロ−２，２−ビス（トリフルオロメチル）−１，３−ジオキソールか、１，１，２，２−テトラフルオロエテンか、（２Ｒ，３Ｓ）−１，１，１，２，３，４，４，５，５，５−デカフルオロペンタンか、ペルフルオロカーボンのいずれか２つ以上の混合物であってもよい。
【００１４】
本発明のダイヤモンド薄膜は、ダイヤモンド上に水素を含む第１の表面層があり、さらに第１の表面層上に、フッ素を含む保護層があることを特徴とする。
【００１５】
また、上記フッ素を含む保護層が、４，５−ジフルオロ−２，２−ビス（トリフルオロメチル）−１，３−ジオキソールか、１，１，２，２−テトラフルオロエテンか、（２Ｒ，３Ｓ）−１，１，１，２，３，４，４，５，５，５−デカフルオロペンタンか、ペルフルオロカーボンのいずれか２つ以上の混合物であってもよい。
【発明の効果】
【００１６】
本発明によれば、ダイヤモンド電界効果トランジスターのドレイン電流を増加させるとともに、特性を安定化させることができ、また、室温、大気中におけるトランジスター性能も向上させることができる。従って、優れたダイヤモンド半導体のトランジスターを実用化させることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態によるダイヤモンド電界効果トランジスターの工程図および測定方法である。
【図２】従来技術によるダイヤモンド電界効果トランジスターの工程図および測定方法である。
【図３】従来技術と本発明のダイヤモンド電界効果トランジスターのドレイン電流電圧特性を比較する図であり、図３（ａ）は、従来技術によるダイヤモンド電界効果トランジスターのドレイン電流電圧特性を示し、図３（ｂ）は、本発明によるダイヤモンド電界効果トランジスターのドレイン電流電圧特性を示す。
【図４】従来技術と本発明のダイヤモンド電界効果トランジスターの試料を昇温して測定した、ドレイン電流の試料温度による変化を比較する図である。
【発明を実施するための形態】
【００１８】
本発明の実施形態について図面を参照して詳細に説明する。  
図１は、本発明の一実施形態によるダイヤモンド電界効果トランジスターの工程図および測定方法である。  
【００１９】
図１（ａ）は、本発明の一実施形態によるダイヤモンド電界効果トランジスターの工程図であって、ダイヤモンド結晶１０１の表面に水素ラジカル（Ｈで表す）を照射する工程１００を示す。  
図１（ａ）において、工程１００では、マイクロ波プラズマＣＶＤ装置のリアクター内で水素ラジカル（Ｈで表す）を照射し、水素を含む表面層１０２を形成する。マイクロ波プラズマＣＶＤ装置では、水素プラズマ雰囲気内で結晶成長したダイヤモンド結晶１０１の表面は、既に水素を含む表面層１０２を形成しており、その場合は、改めて水素ラジカル照射処理をしなくても良い。
【００２０】
図１（ｂ）は、本発明の一実施形態によるダイヤモンド電界効果トランジスターの工程図であって、表面層１０２上に金薄膜１０３、１０４を蒸着する工程１２０を示す図である。  
図１（ｂ）において、工程１２０では、表面層１０２上の一部の領域に、空間的に分離して、厚さ６００ｎｍの金薄膜１０３、１０４を蒸着する。金薄膜１０３、１０４は、各々ソース電極１０３、ドレイン電極１０４になる。
【００２１】
図１（ｃ）は、本発明の一実施形態によるダイヤモンド電界効果トランジスターの工程図であって、表面層１０２に、Ａｌ薄膜１０５を蒸着する工程１３０を示す。
図１（ｃ）において、工程１３０では、表面層１０２上のソース電極１０３、ドレイン電極１０４との間に、空間的に分離して、Ａｌ薄膜１０５を蒸着する。このＡｌ薄膜１０５は、ゲート電極１０５になる。
【００２２】
図１（ｄ）は、本発明の一実施形態によるダイヤモンド電界効果トランジスターの工程図であって、表面層１０２に、保護層１０６をスピンコートで堆積させる工程１４０を示す図である。  
図１（ｄ）において、工程１４０では、表面層１０２に、第２の表面層１０２上全体を覆うように、４，５−ジフルオロ−２，２−ビス（トリフルオロメチル）−１，３−ジオキソール，と１，１，２，２−テトラフルオロエテンの混合物（４，５−ＤＩＦＬＵＯＲＯ−２，２−ＢＩＳ（ＴＲＩＦＬＵＯＲＯＭＥＴＨＹＬ）−１，３−ＤＩＯＸＯＬＥ，ＰＯＬＹＭＥＲ  ＷＩＴＨ  ＴＥＴＲＡＦＬＵＯＲＯＥＴＨＹＬＥＮＥ）（含有量１％）、（２Ｒ，３Ｓ）−１，１，１，２，３，４，４，５，５，５−デカフルオロペンタン（１，１，１，２，３，４，４，５，５，５−ＤＥＣＡＦＬＵＯＲＯＰＥＮＴＡＮＥ）（含有量８４％）、ペルフルオロカーボン（ＰＥＲＦＬＵＯＲＯＣＡＲＢＯＮ）（含有量１０％）、二酸化炭素（含有量５％）からなる保護層１０６をスピンコートで堆積させる。
【００２３】
図１（ｅ）は、本発明の一実施形態によるダイヤモンド電界効果トランジスターの測定方法１５０を示す図である。  
図１（ｅ）において、ダイヤモンド電界効果トランジスターの測定方法１５０は、電圧源１０７と、電流源１０８と、電圧源１０９と、電流源１１０とを備える。電圧源１０７と電流源１０８は、ゲート電極１０５に直列に接続され、電圧源１０９と電流源１１０は、ソース電極１０３とドレイン電極１０４との間に直列に接続される。
【００２４】
図３（ｂ）は、本発明によるダイヤモンド電界効果トランジスターのドレイン電流電圧特性を示す。図３（ｂ）において、本発明によるトランジスターの電流電圧特性は、ゲート電圧−３Ｖにおける最大ドレイン電流密度は、６００ｍＡ／ｍｍとなり、従来技術による場合の約６倍に増加した。
【００２５】
図４に、本発明によるダイヤモンド電界効果トランジスターのドレイン電流の試料温度特性を示す。従来技術において、室温から１００℃にかけてドレイン電流は急激に減少したが、本発明によれば、３００℃まで安定してＦＥＴ動作した。
【００２６】
表１は、このように作製したＦＥＴのドレイン電流密度（ＩDMAX）と最高動作温度（ＴC）をまとめたものである。保護層１０６は、４，５−ジフルオロ−２，２−ビス（トリフルオロメチル）−１，３−ジオキソールと、１，１，２，２−テトラフルオロエテンの混合物（含有量１％）のみの場合、（２Ｒ，３Ｓ）−１，１，１，２，３，４，４，５，５，５−デカフルオロペンタン（含有量８４％）のみの場合、ペルフルオロカーボン（含有量１０％）のみの場合も記す。いずれの場合も、従来技術による場合、（１００ｍＡ／ｍｍ，１００℃）より、大幅に向上することがわかった。
【００２７】
【表１】
2011029372.tif 000003
【符号の説明】
【００２８】
１０１  ダイヤモンド結晶膜
１０２  水素を含む第一の表面層
１０３  ソース電極（Ａｕ）
１０４  ドレイン電極（Ａｕ）
１０５  ゲート電極（Ａｌ）
１０６  本発明によるフッ素を含む保護層
【図１】
2011029372.tif 000004
【図２】
2011029372.tif 000005
【図３】
2011029372.tif 000006
【図４】
2011029372.tif 000007