(57)【要約】【課題】ディッシング及びエロージョンの発生がない金属からなる配線又はプラグを形成できるようにする。【解決手段】絶縁膜２上に第１の金属又は該金属を含む化合物を供給することにより、第１のシード層４を形成する。続いて、第１のシード層４上に第２の金属又は該金属を含む化合物を供給することにより、第１のシード層４上にバリア層５を形成する。続いて、バリアメタル層５上に第３の金属又は該金属を含む化合物を供給することにより、バリアメタル層５上に第２のシード層６を形成する。続いて、第２のシード層６の上に、金属を配線溝２ａを埋め込むように形成し熱処理を施す。熱処理により第２のシード層６と金属は再結晶化されて合金膜７となる。続いて、ＣＭＰ法により、絶縁膜２の配線溝２ａを除く上面に残存する合金膜７、バリア層５及び第１のシード層４を除去することにより、配線溝２ａに配線７Ａを形成する。【選択図】図２
2011086787.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域の上に形成された絶縁膜に溝部又は孔部を形成する工程と、
前記絶縁膜の上に、第１の金属又は該第１の金属を含む第１の化合物を供給することにより、前記溝部又は前記孔部を含む前記絶縁膜の上に、前記第１の金属又は前記第１の化合物からなる第１のシード層を形成する工程と、
前記第１のシード層の上に、第２の金属又は該第２の金属を含む第２の化合物を供給することにより、前記第２の金属又は前記第２の化合物からなるバリアメタル層を形成する工程と、
前記バリアメタル層の上に、第３の金属又は該第３の金属を含む化合物を供給することにより、前記第３の金属又は前記第３の化合物からなる第２のシード層を形成する工程と、
前記第２のシード層の上に、第４の金属からなる金属膜を前記溝部又は孔部を埋め込むように形成する工程と、
前記第１のシード層、バリアメタル層、第２のシード層及び金属膜に対して熱処理を行うことにより、前記第２のシード層と該第２のシード層の上の前記金属膜とが再結晶化してなる金属膜を形成する工程と、
化学機械研磨法により、前記再結晶化した金属膜、バリアメタル層及び第１のシード層に対して研磨を行って、前記絶縁膜の上面を露出することにより、前記溝部又は孔部に、前記第１のシード層、バリアメタル層及び再結晶化した金属膜からなる配線を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１のシード層において、前記第１の金属は銅であり、前記第１の化合物は、アルミニウム、チタン、ジルコニウム、シリコン、ルテニウム及びイリジウムのうちの少なくとも１つを不純物として含む銅合金であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２のシード層において、前記第３の金属は銅であり、前記第３の化合物は、アルミニウム、チタン、ジルコニウム、シリコン、ルテニウム及びイリジウムのうちの少なくとも１つを不純物として含む銅合金であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第１のシード層及び第２のシード層が前記銅合金である場合に、前記第１のシード層が含む不純物の濃度は、前記第２のシード層が含む不純物の濃度よりも低いことを特徴とする請求項２又は３に記載の半導体装置の製造方法。
【請求項５】
前記第１のシード層又は前記第２のシード層が含む前記不純物の濃度は、０．１％以上且つ１０％以下であることを特徴とする請求項２〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第２のシード層を形成する工程と前記金属膜を埋め込む工程との間に、
前記第２のシード層及びバリアメタル層における前記溝部又は前記孔部を除く前記第１のシード層の上に形成された部分を選択的に除去する工程をさらに備えていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第２のシード層及びバリアメタル層を選択的に除去する工程において、
前記第２のシード層及びバリアメタル層における前記溝部又は前記孔部の外側に形成された部分は、化学機械研磨法により除去することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第２のシード層及びバリアメタル層を選択的に除去する工程において、
前記第２のシード層及びバリアメタル層における前記溝部又は前記孔部の外側に形成された部分は、前記溝部又は前記孔部を含む前記第２のシード層の上にレジスト膜を形成し、形成したレジスト膜に対してエッチバックを行うことにより除去することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記第２のシード層及びバリアメタル層を選択的に除去する工程において、
前記第２のシード層及びバリアメタル層における前記溝部又は前記孔部の外側に形成された部分は、前記溝部又は前記孔部を含む前記第２のシード層の上にレジスト膜を形成し、形成したレジスト膜に対して化学機械研磨法による研磨を行うことにより除去することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項１０】
前記配線は、前記溝部に形成されたワイヤ又は前記孔部に形成されたプラグであることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記第１の金属、第３の金属、第４の金属は、銅であることを特徴とする請求項１〜１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記溝部又は前記孔部を形成する工程と前記第１シード層を形成する工程との間に、
前記溝部の壁面及び底面に、前記第１のシード層と前記絶縁膜との密着性を高める密着層、又は前記第１シード層の前記絶縁膜への拡散を防止するバリアメタル層を形成する工程をさらに備えていることを特徴とする請求項１〜１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
半導体領域の上に形成された絶縁膜と、
前記絶縁膜に形成された溝部又は孔部に埋め込まれた金属からなる配線とを備え、
前記配線は、前記絶縁膜側から順次形成された第１のシード層とバリアメタル層と第２のシード層とを有していることを特徴とする半導体装置。
【請求項１４】
前記第１のシード層は、第２のシード層とは異なる金属からなることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記第１のシード層は、絶縁膜からなることを特徴とする請求項１３に記載の半導体装置。
【請求項１６】
前記第２のシード層は、前記不純物として、アルミニウム、チタン、ジルコニウム、シリコン、ルテニウム及びイリジウムのうちの少なくとも１つを含むことを特徴とする請求項１３に記載の半導体装置。
【請求項１７】
前記第１のシード層及び第２のシード層は、同一の不純物又は異なる不純物を含むことを特徴とする請求項１３、１４及び１６のいずれか１項に記載の半導体装置。
【請求項１８】
前記第１のシード層及び第２のシード層は、前記不純物として、アルミニウム、チタン、ジルコニウム、シリコン、ルテニウム及びイリジウムのうちの少なくとも１つを含むことを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
前記配線は、前記溝部に形成されたワイヤ又は前記孔部に形成されたプラグであることを特徴とする請求項１３〜１８のいずれか１項に記載の半導体装置。
【請求項２０】
前記金属は、銅であることを特徴とする請求項１３〜１９のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属からなる配線及びプラグを有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、配線溝等への金属（メタル）の埋め込み技術として、銅（Ｃｕ）を電解めっき法により埋め込む技術が一般に用いられている。
【０００３】
以下に、図５及び図６を参照しながら、従来の半導体装置における金属配線の形成方法を工程順に示す。
【０００４】
まず、図５（ａ）に示すように、半導体基板１０１の上に絶縁膜１０２を堆積し、続いて、リソグラフィ法及びドライエッチング法により、絶縁膜１０２に配線を形成するための複数の配線溝１０２ａを形成する。
【０００５】
次に、図５（ｂ）に示すように、各配線溝１０２ａの内面を含め絶縁膜１０２の表面を覆うように、配線溝１０２ａの上に密着層を含むバリアメタル層１０３を堆積する。続いて、バリアメタル層１０３の上の全面に金属シード層１０４を形成する。
【０００６】
次に、図５（ｃ）に示すように、電解めっき法等により、配線溝１０２ａを埋め込むように、金属シード層１０４の上に金属膜１０５を形成する。続いて、形成された金属膜１０５に対して熱処理を施す。この熱処理により、金属シード層１０４と金属膜１０５とは再結晶化して同一化した金属膜１０５となる。
【０００７】
次に、図６（ａ）に示す金属膜１０５の除去を目的とした第１研磨工程、及び図６（ｂ）に示すバリアメタル層１０３の除去を目的とした第２研磨工程において、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法等により、金属膜１０５及びバリアメタル層１０３における配線溝１０２ａの外側部分を除去することにより、金属からなる配線１０５Ａを形成する。
【０００８】
通常、第１研磨工程は、バリアメタル層１０３よりも金属膜１０５が削れやすい第１のスラリ（研磨液）を用いる。また第２研磨工程は、バリアメタル層１０３と金属膜１０５とが同程度に削れ、絶縁膜１０２が若干削れやすい第２のスラリ（研磨液）を用いる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−２３５９０１号公報
【特許文献２】特開平１１−３４０２２６号公報
【特許文献３】特開２０００−１８３０６７号公報
【特許文献４】特開２０００−１９５９４８号公報
【特許文献５】特開２００８−０４７７１９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、前記従来の配線形成方法は、図６（ａ）に示す工程において、金属膜１０５をＣＭＰ処理する際に、配線幅及び配線密度には依存せず、配線溝１０２ａの外側に位置するバリアメタル層１０３の表面と比べて金属配線１０５Ａの表面が凹み、金属配線１０５Ａの上面とバリアメタル層１０３の上面とが平坦に仕上がらないという問題がある。
【００１１】
また、図６（ｂ）に示す工程においては、図６（ａ）に示す工程による表面形状の凹みに起因して、金属配線１０５Ａが密集した金属配線密集領域１０５ｂにおいて、各配線溝１０２ａの周辺部の絶縁膜１０２の研磨が進行しやすくなる。これにより、金属配線密集領域１０５ｂの表面が他の領域よりも絶縁膜１０２ごと凹み、金属配線１０５Ａの上面と絶縁膜１０２の上面とが平坦に仕上がらないという問題がある。
【００１２】
図７を用いて、より詳細に説明すると、図７（ａ）に示すように、通常、銅（Ｃｕ）等の金属材料で構成される金属膜１０５のＣＭＰ処理（第１研磨処理）には、例えば窒化タンタル（ＴａＮ）等の金属材料で構成されるバリアメタル層１０３よりも削れやすい第１のスラリ（研磨液）を用いることにより、バリアメタル層１０３を金属膜１０５の研磨のストッパとして利用している。このとき、金属膜１０５を配線溝１０２ａ以外のバリアメタル層１０３の上に残さないようにするために、第１研磨処理において過研磨を施すことが必要となる。この段階で、図７（ａ）に示すように、絶縁膜１０２上のバリアメタル層１０３よりも配線溝１０２ａの内部の金属配線１０５Ａの研磨が進行してしまい、絶縁膜１０２の上のバリアメタル層１０３の高さよりも、配線溝１０２ａの内部の金属配線１０５Ａの高さが低くなって、両者は平坦とならずに段差が生じてしまう。
【００１３】
また、図７（ｂ）に示すように、バリアメタル層１０３のＣＭＰ処理（第２研磨処理）には、金属膜１０５及びバリアメタル層１０３が同程度に削れ、且つ絶縁膜１０２が若干削れやすい第２のスラリ（研磨液）を用いる。これは、配線溝１０２ａの外側部分のバリアメタル層１０３を除去して絶縁膜１０２を削り込むことにより、金属配線１０５Ａを平坦に形成することが目的である。ここで、第２研磨処理は、第１研磨処理によって前述した段差が生じている状態で実施することになる。しかしながら、金属配線１０５Ａが密集した金属配線密集領域１０５ｂにおいては、単位面積当たりの金属膜１０５の面積が大きく、且つ単位面積当たりのバリアメタル層１０３及び絶縁膜１０２の面積が小さい。このため、バリアメタル層１０３における金属配線密集領域１０５ｂ部分は、金属配線１０５Ａがまばらで金属配線１０５Ａ同士の間のスペースが広い、すなわち金属配線密度が低い領域でのバリアメタル層１０３と比べて、単位面積当たりに作用する研磨圧力が集中して高くなる。これにより、金属配線密集領域１０５ｂのバリアメタル層１０３又はその下の絶縁膜１０２にまで研磨が進行してしまい、絶縁膜１０２の高さと金属配線密集領域１０５ｂの高さとが同等とならずに段差が生じてしまう。
【００１４】
このように、第２研磨処理まで完了した段階で、これらの段差のうち金属配線１０５Ａ内の金属膜１０５の体積が減少してしまうことをディッシング（Ａ）と呼び、金属配線密集領域１０５ｂにおいて絶縁膜１０２の高さが低下してしまうことをエロージョン（Ｂ）と呼ぶ。
【００１５】
上記のディッシング及びエロージョンに起因して金属配線の表面に形成された凹凸によりグローバル段差が形成されると、配線パターン又はホールパターンを形成するためのリソグラフィ工程において、アライメントずれ及びフォーカスずれによるパターン異常を引き起こし、所望のサイズを持つパターンを形成できない。このため、上層配線と下層配線との接続不良を引き起こすという問題が生じる。
【００１６】
また、ディッシング及びエロージョンにより金属配線内の金属膜の体積が減少することにより、配線抵抗が増大し、また配線抵抗のばらつきが増大するという問題が生じる。また、絶縁膜中に金属配線となる金属膜が形成される場合には、絶縁膜の高さの低下により絶縁膜の絶縁性が損なわれたり、絶縁膜における層間容量のばらつきが増大するという問題が生じる。
【００１７】
本発明は、前記従来の問題を解決し、ディッシング及びエロージョンの発生がない金属からなる配線又はプラグを形成できるようにすることを目的とする。
【課題を解決するための手段】
【００１８】
本願発明者は、金属配線の形成方法、特に研磨方法について種々の検討を重ねた結果、以下のような知見を得ている。
【００１９】
すなわち、スパッタリング法等により形成される金属シード層及び該金属シード層の上にめっき法等により形成される金属膜の材料には、純金属又は合金を用いる場合がある。そこで、金属シード層及び金属膜に同一の材料（例えばＣｕ）を用いた場合と、共に合金（例えばＣｕ−Ａｌ合金）からなる金属シード層及び金属膜を用いた場合とを比べると、純金属を用いた場合よりも、合金を用いた場合の方が、第１研磨（メタル膜研磨）工程及び第２研磨（バリアメタル層研磨）工程における研磨速度が遅くなる傾向があることを見出した。具体的には、同一材料の金属シード層及び該金属シード層上の金属膜の研磨速度は、純金属の方が合金よりも速いという知見を得ている。
【００２０】
さらに、構成元素が同一の合金同士を比べると、不純物濃度が低い合金よりも、不純物濃度が高い合金の方が研磨速度が遅くなる傾向があることも見出した。すなわち、同一組成の合金からなる金属シード層及び該金属シード層上の金属膜の研磨速度は、主となる金属の組成が高く且つ不純物として添加される金属の組成が低い低濃度合金の方が、主となる金属の組成が低く且つ添加される金属の組成が高い高濃度合金よりも速いという知見をも得ている。
【００２１】
ところで、同一の純金属又は同一の不純物濃度を持つ合金からなる金属シード層及び該金属シード層上の金属膜は、それぞれ同一の研磨速度であり、熱処理を施した場合は、金属シード層及び該金属シード層上の金属膜は再結晶化して同一化することが分かっている。すなわち、同一の純金属又は同一の不純物濃度の合金の場合の研磨速度は、金属シード層も該金属シード層上の金属膜も同等である。
【００２２】
一般に、純金属に他の元素を添加すると、その金属の性質（例えば融点、磁性、機械的強度及び耐食性等）は大きく変化する。合金化によって結晶を構成する金属元素と大きさが異なる他の元素が置換したり、結晶中に他の小さい元素が侵入したりして、結晶のひずみが生じることにより転位の移動を起きにくくして、機械的強度（硬さ及び引張り強度）を向上させることができる。銅（Ｃｕ）の場合、アルミニウム（Ａｌ）等の不純物が添加されることにより、結晶粒界同士の間の結合力が強くなる。金属ＣＭＰ技術は、化学的作用による化学液（加工液）を用いた反応生成物（金属酸化物等）を、摩擦及び磨耗を伴う機械的作用によって除去するというメカニズムを持つ。従って、前述したように、Ｃｕの場合、Ｃｕ−Ａｌ合金は純ＣｕよりもＡｌなどの不純物が入ることにより結晶粒界の結合力が強くなる。このため、ＣＭＰによる化学液（加工液）による反応生成物が結晶粒界に沿って形成されにくくなって、研磨速度が遅くなると推測される。加えて、合金化により機械的強度が向上し、ＣＭＰによる機械的作用による除去能力が低下することによって研磨速度が遅くなると推測される。
【００２３】
さらに、本願発明者は、合金（例えばＣｕ−Ａｌ合金）からなる金属シード層の上に形成された金属膜（例えばＣｕめっき）は、純金属（例えばＣｕ）からなる金属シード層の上に形成された金属膜（例えばＣｕめっき）よりも、熱処理を施した後における第１研磨（メタル膜研磨）による研磨速度が遅くなる傾向があることを見出した。これは、合金（例えばＣｕ−Ａｌ合金）からなる金属シード層の上に形成された金属膜（例えばＣｕめっき）は、金属シード層内の不純物（Ａｌ）が、熱処理により金属シード層上の金属膜中に拡散し、合金化（Ｃｕ−Ａｌ合金）することによって、前述した研磨特性の差が生じたためと考えられる。
【００２４】
さらに、本願発明者は、上記の第１研磨（メタル膜研磨）工程における研磨特性は、第２研磨（バリアメタル層研磨）工程における研磨特性に影響を及ぼすことを見出した。不純物を多く含む金属膜は、純金属又は不純物が少ない金属膜よりも、前述した研磨特性の差が生じることにより、バリアメタル層及び絶縁膜との研磨速度を比較した場合に、バリアメタル層及び絶縁膜の研磨速度よりも、金属膜の研磨速度が遅くなる。
【００２５】
従って、本発明は、ディッシング及びエロージョンの発生を低減すべく、半導体装置の製造方法を、不純物濃度又は不純物の種類の異なる第１の金属シード層及び第２の金属シード層を用いて、第１の金属シード層、バリアメタル層、第２の金属シード層及び金属膜を順次積層し、熱処理を施すことにより第２の金属シード層と金属膜とが合金化され、第２研磨（バリアメタル層研磨）処理における配線溝の外部のバリアメタル層と配線溝の内部の合金による研磨速度の違い、及び配線溝の外部の第１の金属シード層と配線溝の内部の合金による研磨速度の違いを利用して金属からなる、プラグを含む配線構造を形成する構成とする。
【００２６】
具体的に、本発明に係る半導体装置の製造方法は、半導体領域の上に形成された絶縁膜に溝部又は孔部を形成する工程と、絶縁膜の上に、第１の金属又は該第１の金属を含む第１の化合物を供給することにより、溝部又は孔部を含む絶縁膜の上に、第１の金属又は第１の化合物からなる第１のシード層を形成する工程と、第１のシード層の上に、第２の金属又は該第２の金属を含む第２の化合物を供給することにより、第２の金属又は第２の化合物からなるバリアメタル層を形成する工程と、バリアメタル層の上に、第３の金属又は該第３の金属を含む化合物を供給することにより、第３の金属又は第３の化合物からなる第２のシード層を形成する工程と、第２のシード層の上に、第４の金属からなる金属膜を溝部又は孔部を埋め込むように形成する工程と、第１のシード層、バリアメタル層、第２のシード層及び金属膜に対して熱処理を行うことにより、第２のシード層と該第２のシード層の上の金属膜とが再結晶化してなる金属膜を形成する工程と、化学機械研磨法により、再結晶化した金属膜、バリアメタル層及び第１のシード層に対して研磨を行って、絶縁膜の上面を露出することにより、溝部又は孔部に、第１のシード層、バリアメタル層及び再結晶化した金属膜からなる配線を形成する工程とを備えていることを特徴とする。
【００２７】
本発明の半導体装置の製造方法によると、溝部又は孔部を埋め込むように形成された金属は、第１のシード層と、該第１のシード層上のバリアメタル層と、該バリアメタル層上の第２のシード層と該第２のシード層上の金属膜とが熱処理により再結晶化した金属膜により構成される。これにより、化学機械研磨法を用いた第２研磨処理において、配線形成領域を除くバリアメタル層及び第１のシード層部分と配線を構成する金属部分との研磨速度の差を利用して、主に金属膜を研磨する第１研磨処理で発生した段差が低減する。このため、ディッシング及びエロージョンの発生が防止されるので、上面が平坦な配線を形成することができる。
【００２８】
本発明の半導体装置の製造方法において、第１のシード層において、第１の金属は銅であり、第１の化合物は、アルミニウム、チタン、ジルコニウム、シリコン、ルテニウム及びイリジウムのうちの少なくとも１つを不純物として含む銅合金であることが好ましい。
【００２９】
本発明の半導体装置の製造方法において、第３の金属は銅であり、第２のシード層において、第３の化合物は、アルミニウム、チタン、ジルコニウム、シリコン、ルテニウム及びイリジウムのうちの少なくとも１つを不純物として含む銅合金であることが好ましい。
【００３０】
本発明の半導体装置の製造方法において、第１のシード層及び第２のシード層が銅合金である場合に、第１のシード層が含む不純物の濃度は、第２のシード層が含む不純物の濃度よりも低いことが好ましい。
【００３１】
本発明の半導体装置の製造方法において、第１のシード層又は第２のシード層が銅合金である場合に、第１のシード層又は第２のシード層が含む不純物の濃度は、０．１％以上且つ１０％以下であることが好ましい。
【００３２】
本発明の半導体装置の製造方法は、第２のシード層を形成する工程と金属膜を埋め込む工程との間に、第２のシード層及びバリアメタル層における溝部又は孔部を除く第１のシード層の上に形成された部分を選択的に除去する工程をさらに備えていてもよい。
【００３３】
このようにしても、化学機械研磨法による第１研磨処理において研磨される溝部を除く再結晶化した純金属部分又は合金部分と、溝部上及び溝部内における合金部分との研磨速度の差を利用することにより、ディッシング及びエロージョンの発生を防ぐことができ、上面が平坦な配線を形成することができる。
【００３４】
この場合に、第２のシード層及びバリアメタル層を選択的に除去する工程において、第２のシード層及びバリアメタル層における溝部又は孔部の外側に形成された部分は、化学機械研磨法により除去してもよい。
【００３５】
また、この場合に、第２のシード層及びバリアメタル層を選択的に除去する工程において、第２のシード層及びバリアメタル層における溝部又は孔部の外側に形成された部分は、溝部又は孔部を含む第２のシード層の上にレジスト膜を形成し、形成したレジスト膜に対してエッチバックを行うことにより除去してもよい。
【００３６】
また、この場合に、第２のシード層及びバリアメタル層を選択的に除去する工程において、第２のシード層及びバリアメタル層における溝部又は孔部の外側に形成された部分は、溝部又は孔部を含む第２のシード層の上にレジスト膜を形成し、形成したレジスト膜に対して化学機械研磨法による研磨を行うことにより除去してもよい。
【００３７】
本発明の半導体装置の製造方法において、配線は、溝部に形成されたワイヤ又は孔部に形成されたプラグ（ビア）であってもよい。
【００３８】
本発明の半導体装置の製造方法において、第１の金属、第３の金属、第４の金属には、銅を用いることができる。
【００３９】
本発明の半導体装置の製造方法は、溝部又は孔部を形成する工程と第１シード層を形成する工程との間に、溝部の壁面及び底面に、第１のシード層と絶縁膜との密着性を高める密着層、又は第１シード層の絶縁膜への拡散を防止するバリアメタル層を形成する工程をさらに備えていてもよい。
【００４０】
本発明に係る半導体装置は、半導体領域の上に形成された絶縁膜と、絶縁膜に形成された溝部又は孔部に埋め込まれた金属からなる配線とを備え、配線は、絶縁膜側から順次形成された第１のシード層とバリアメタル層と第２のシード層とを有していることを特徴とする。
【００４１】
本発明の半導体装置によると、本半導体装置の製造時の化学機械研磨法を用いた第２研磨処理において、配線形成領域を除くバリアメタル層及び第１のシード層部分と配線を構成する金属部分との研磨速度の差を利用することにより、主に金属膜を研磨する第１研磨処理で発生した段差が低減して、ディッシング及びエロージョンの発生が防止されるため、上面が平坦な配線を得ることができる。
【００４２】
本発明の半導体装置において、第１のシード層は、第２のシード層とは異なる金属からなっていてもよい。
【００４３】
また、本発明の半導体装置において、第１のシード層は、絶縁膜からなっていてもよい。
【００４４】
本発明の半導体装置において、第２のシード層は、不純物として、アルミニウム、チタン、ジルコニウム、シリコン、ルテニウム及びイリジウムのうちの少なくとも１つを含んでいてもよい。
【００４５】
また、本発明の半導体装置において、第１のシード層及び第２のシード層は、同一の不純物又は異なる不純物を含んでいてもよい。
【００４６】
この場合に、第１のシード層及び第２のシード層は、不純物として、アルミニウム、チタン、ジルコニウム、シリコン、ルテニウム及びイリジウムのうちの少なくとも１つを含んでいてもよい。
【００４７】
本発明の半導体装置において、配線は溝部に形成されたワイヤ又は孔部に形成されたプラグ（ビア）であってもよい。
【００４８】
本発明の半導体装置において、金属には、銅を用いることができる。
【発明の効果】
【００４９】
本発明に係る半導体装置及びその製造方法によると、埋め込まれた金属膜を研磨する際に、ディッシング及びエロージョンの発生がない配線又はプラグを形成することができる。その上、金属膜に不純物を拡散させて合金化させた配線を形成することにより、エレクトロマイグレーション（ＥＭ）耐性が向上し、特に配線が細線になるほど不純物濃度が高くなり、その効果も大きくなる。
【図面の簡単な説明】
【００５０】
【図１】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図２】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図３】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図４】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図５】（ａ）〜（ｃ）は従来のメタル配線の形成方法を示す工程順の断面図である。
【図６】（ａ）及び（ｂ）は従来のメタル配線の形成方法を示す工程順の断面図である。
【図７】（ａ）及び（ｂ）は本発明の課題を説明するためのメタル配線の形成方法を示す工程順の断面図である。
【発明を実施するための形態】
【００５１】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置の製造方法、ここでは一例として銅（Ｃｕ）配線の形成方法について図１及び図２を参照しながら説明する。
【００５２】
まず、図１（ａ）に示すように、例えばシリコン（Ｓｉ）からなる半導体基板１の主面上にＰＴＥＯＳ（Plasma-Tetra-Ethyl-Ortho-Silicate）等からなる絶縁膜２を堆積する。続いて、リソグラフィ法及びエッチング法により、堆積された絶縁膜の上部に、複数の配線溝２ａを選択的に形成する。続いて、物理的気相堆積（ＰＶＤ）法により、Ｃｕの金属汚染を防止するバリアメタルとして、例えば厚さが２５ｎｍ程度の窒化タンタル（ＴａＮ）膜を各配線溝２ａの底面及び壁面を含む絶縁膜２の上の全面に形成する。続いて、ＰＶＤ法により、ＴａＮ膜の上にＣｕに対する密着層として、例えば厚さが２５ｎｍ程度のタンタル（Ｔａ）膜を形成して、Ｔａ／ＴａＮからなる第１のバリアメタル層３を形成する。続いて、ＰＶＤ法により、第１のバリアメタル層３の上に、例えば厚さが１００ｎｍ程度で原料に不純物を添加しない銅を用いた第１の純Ｃｕシード層４を形成する。続いて、第１の純Ｃｕシード層４の上に、第１のバリアメタル層３と同等のＴａ／ＴａＮからなる、例えば厚さが５０ｎｍ程度の第２のバリアメタル層５を形成する。続いて、第２のバリアメタル層５の上に、例えば厚さが１００ｎｍ程度の第２のＣｕ−Ａｌ合金シード層６を形成する。ここで、第２のＣｕ−Ａｌ合金シード層６のＡｌの濃度は、例えば０．１％以上且つ１０％以下程度である。なお、上記の各バリアメタル層３、５及び各Ｃｕシード層４、６の成長条件として、公知の成長条件を適用可能である。
【００５３】
次に、図１（ｂ）に示すように、Ｃｕめっき法により、第２のＣｕ−Ａｌ合金シード層６の上の全面に、例えば厚さが８００ｎｍ程度で各配線溝２ａを埋め込むように純Ｃｕ膜を形成する。ここでも、純Ｃｕ膜の形成には、不純物を積極的に添加していないＣｕ原料を用いる。その後、２００℃程度の熱処理を施す。この熱処理により、第２のＣｕ−Ａｌシード層６は純Ｃｕ膜と共に再結晶化されてＣｕ合金膜７となる。また、純Ｃｕ膜の堆積及び熱処理の条件においても、一般的な条件を適用することができる。
【００５４】
次に、図２（ａ）及び（ｂ）に示すように、化学機械研磨（ＣＭＰ）法により、Ｃｕ合金膜７における配線溝２ａの外側部分を除去することにより、Ｃｕ合金からなるＣｕ合金配線７Ａを形成する。
【００５５】
具体的には、図２（ａ）に示すように、第１研磨処理により、Ｃｕ合金膜７に対して研磨を行う。ここでは、第２のバリアメタル層５よりもＣｕ合金膜７が削れやすい第１のスラリ（研磨液）を用いることにより、第２のバリアメタル層５をＣｕ合金膜７の研磨のストッパとして利用する。このとき、Ｃｕ合金膜７を配線溝２ａを除く第２のバリアメタル層５の上に残さないようにするために、第１研磨処理において過研磨を施すことが必要となる。その結果、配線溝２ａに形成されるＣｕ合金膜７の研磨が進行してしまい、第２のバリアメタル層５の高さよりも配線溝２ａ内のＣｕ合金配線７Ａの高さが低くなる。従って、第２のバリアメタル層５とＣｕ合金配線７Ａとは平坦とならずに段差が生じてしまう。
【００５６】
次に、図２（ｂ）に示すように、第２研磨処理により、配線形成領域を除く第２のバリアメタル層５、第１の純Ｃｕシード層４、第１のバリアメタル層３及び絶縁膜２に対して研磨を行うことを目的として、配線溝２ａの外側部分を除去することにより、Ｃｕ合金配線７Ａを形成する。第２研磨処理は、各バリアメタル層５、３と純Ｃｕシード層４とが同程度に削れ、絶縁膜２が若干削れやすい第２のスラリ（研磨液）を用いる。前述した通り、合金化されたＣｕ合金膜７の研磨速度は、純Ｃｕである第１の純Ｃｕシード層４よりも遅く、さらに、第２のバリアメタル層５、第１のバリアメタル層３及び絶縁膜２の研磨速度に対しても純Ｃｕの場合と比較して相対的に遅くなる。特に、配線溝２ａ内のＣｕ合金膜７はＡｌの不純物濃度が高くなるため研磨速度が遅くなる。このため、第１研磨処理において生じた段差を、第２研磨処理における各層５、４、３、２との研磨速度の差により低減させることができるので、絶縁膜２の上面と配線溝２ａ内のＣｕ合金配線７Ａの上面とを平坦に仕上げることができる。
【００５７】
以下に挙げる［表１］に、各Ｃｕ膜特性とＣＭＰ研磨速度比との関係を示す。
【００５８】
【表１】
2011086787.tif 000003
【００５９】
ここで、形成されたＣｕ合金配線７Ａは、第１のバリアメタル層３、第１の純Ｃｕシード層４、第２のバリアメタル層５及びＣｕ合金膜７により構成される。
【００６０】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法、ここでは一例として銅（Ｃｕ）配線の形成方法について図３及び図４を参照しながら説明する。
【００６１】
まず、図３（ａ）に示すように、第１の実施形態と同様に、例えばＳｉからなる半導体基板１の主面上にＰＴＥＯＳ等からなる絶縁膜２を堆積する。続いて、リソグラフィ法及びエッチング法により、堆積された絶縁膜の上部に、複数の配線溝２ａを選択的に形成する。続いて、物理的気相堆積（ＰＶＤ）法により、Ｃｕの金属汚染を防止するバリアメタルとして、例えば厚さが２５ｎｍ程度のＴａＮ膜を各配線溝２ａの底面及び壁面を含む絶縁膜２の上の全面に形成する。続いて、ＰＶＤ法により、ＴａＮ膜の上にＣｕに対する密着層として、例えば厚さが２５ｎｍ程度のＴａ膜を形成して、Ｔａ／ＴａＮからなる第１のバリアメタル層３を形成する。続いて、ＰＶＤ法により、第１のバリアメタル層３の上に、例えば厚さが１００ｎｍ程度で原料に不純物を添加しない銅を用いた第１の純Ｃｕシード層４を形成する。続いて、第１の純Ｃｕシード層４の上に、第１のバリアメタル層３と同等のＴａ／ＴａＮからなる、例えば厚さが５０ｎｍ程度の第２のバリアメタル層５を形成する。続いて、第２のバリアメタル層５の上に、例えば厚さが１００ｎｍ程度の第２のＣｕ−Ａｌ合金シード層６を形成する。ここで、第２のＣｕ−Ａｌ合金シード層６のＡｌの濃度は、例えば０．１％以上且つ１０％以下程度である。なお、上記の各バリアメタル層３、５及び各Ｃｕシード層４、６の成長条件として、公知の成長条件を適用可能である。
【００６２】
次に、図３（ｂ）に示すように、ＣＭＰ法等により、第２のＣｕ−Ａｌ合金シード層６及び第２のバリアメタル層５における配線形成領域を除く部分を選択的に除去する。
【００６３】
なお、第２のＣｕ−Ａｌ合金シード層６及び第２のバリアメタル層５に対する選択的な除去方法は、ＣＭＰ法に限られない。例えば、第２のＣｕ−Ａｌシード層６の上に各配線溝２ａを埋めるようにレジスト膜を形成し、形成したレジスト膜に対してエッチバックを行うことにより、第１の純Ｃｕシード層４上の第２のバリアメタル層５及び第２のＣｕ−Ａｌ合金シード層６を選択的に除去してもよい。また、形成したレジスト膜に対してＣＭＰを行って、第１の純Ｃｕシード層４上の第２のバリアメタル層５及び第２のＣｕ−Ａｌ合金シード層６を選択的に除去してもよい。
【００６４】
次に、図４（ａ）に示すように、Ｃｕめっき法により、配線形成領域においては第２のＣｕ−Ａｌ合金シード層６の上に各配線溝２ａを埋め込むように、また、配線形成領域を除く領域においては第１の純Ｃｕシード層４の上に、例えば厚さが８００ｎｍ程度の純Ｃｕ膜７ａを形成し、その後、２００℃程度の熱処理を施す。この熱処理により、配線形成領域における第２のＣｕ−Ａｌシード層６と純Ｃｕ膜７ａとは再結晶化されてＣｕ合金膜７ｂとなると共に、配線形成領域を除く第１の純Ｃｕシード層４と純Ｃｕ膜７ａとは再結晶化されて純Ｃｕ膜７ａとなる。なお、純Ｃｕ膜７ａの堆積及び熱処理の条件においても、一般的な条件を適用することができる。
【００６５】
次に、図４（ｂ）及び（ｃ）に示すように、ＣＭＰ法により、純Ｃｕ膜７ａ及びＣｕ合金膜７ｂにおける配線溝２ａの外側部分を除去することにより、Ｃｕ合金からなるＣｕ合金配線７Ａを形成する。
【００６６】
具体的には、図４（ｂ）に示すように、第１研磨処理により、純Ｃｕ膜７ａ及びＣｕ合金膜７ｂに対して研磨を行う。ここでは、第１のバリアメタル層３及び第２のバリアメタル層５よりも純Ｃｕ膜７ａ及びＣｕ合金膜７ｂが削れやすい第１のスラリ（研磨液）を用いることにより、第１のバリアメタル層３を純Ｃｕ膜７ａ及びＣｕ合金膜７ｂの研磨のストッパとして利用する。このとき、純Ｃｕ膜７ａを配線溝２ａを除く第１のバリアメタル層３の上に残さないようにするために、第１研磨処理において過研磨を施すことが必要となる。その結果、第１のバリアメタル層３の高さと配線溝２ａ内のＣｕ合金配線７Ａの高さとがほぼ等しくなるように仕上がる。前述した通り、合金化されたＣｕ合金膜７ｂの研磨速度は、純Ｃｕ膜である第１の純Ｃｕシード層４よりも遅くなる。このため、第１のバリアメタル層３の上の純Ｃｕ膜７ａと配線溝２ａ内の第２のバリアメタル層５の上のＣｕ合金膜７ｂとの研磨速度差を利用して、絶縁膜２の上の第１のバリアメタル層３の上面と配線溝２ａ内のＣｕ合金配線７Ａの上面とをほぼ平坦に仕上げることができる。
【００６７】
次に、図４（ｃ）に示すように、第２研磨処理により、配線形成領域を除く第１のバリアメタル層３及び絶縁膜２に対して研磨を行うことを目的として、第１のバリアメタル層３及び絶縁膜２における配線溝２ａの外側部分を除去することにより、Ｃｕ合金配線７Ａを形成する。第２研磨処理は、第１のバリアメタル層３と純Ｃｕ膜７ａとが同程度に削れ、絶縁膜２が若干削れやすい第２のスラリ（研磨液）を用いる。前述した通り、合金化されたＣｕ合金膜７ｂの研磨速度は、第１のバリアメタル層３及び絶縁膜２の研磨速度に対しても純Ｃｕの場合と比較して相対的に遅くなる。特に、配線溝２ａ内のＣｕ合金膜７ｂはＡｌの不純物濃度が高くなるため研磨速度が遅くなる。このため、第２研磨において、第１研磨で生じたわずかな段差を第１のバリアメタル層３及び絶縁膜２との研磨速度の差を利用することによりさらに低減させることができるので、絶縁膜２の上面と配線溝２ａ内のＣｕ合金配線７Ａの上面とを平坦に仕上げることができる。
【００６８】
なお、第１及び第２の実施形態においては、配線の形成方法を説明したが、配線に限られず、下層配線と上層配線とを電気的に接続するプラグ（ビア）にも適用可能である。
【００６９】
また、第１及び第２の実施形態においては、Ｃｕ合金配線７Ａに添加する不純物としてアルミニウム（Ａｌ）を用いたが、これに限られず、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、シリコン（Ｓｉ）、ルテニウム（Ｒｕ）及びイリジウム（Ｉｒ）のうちの少なくとも１つを用いることができる。
【００７０】
また、金属配線の主要な元素として銅（Ｃｕ）を用いたが、銅に代えて、例えば白金（Ｐt）、アルミニウム（Ａｌ）又はタングステン（Ｗ）を用いることができる。
【００７１】
また、第１及び第２の実施形態においては、第１の純Ｃｕシード層４に代えて、Ａｌ等を不純物とする合金シード層を用いることができる。この場合、第１の合金シード層の不純物濃度は、第２のＣｕ−Ａｌ合金シード層６の不純物濃度よりも低く設定することが好ましい。
【００７２】
また、第１の実施形態においては、第２のＣｕ−Ａｌ合金シード層６に代えて、純Ｃｕシード層を用いることができる。また、この場合、第１の純Ｃｕシード層４に代えて、Ａｌ等の金属を用いることができる。なお、この場合、第１のシード層には、第２のシード層よりも研磨速度が遅い金属を用いることが好ましい。
【００７３】
また、第１の実施形態においては、第１の純Ｃｕシード層４に代えて、ＰＴＥＯＳ等の絶縁膜を用いることができる。また、この場合、第２のＣｕ−Ａｌ合金シード層６に代えて、純Ｃｕ又はＣｕ合金を用いることができる。なお、この場合、第１のシード層には、第２のシード層よりも研磨速度が速い絶縁膜を用いることが好ましい。
【００７４】
また、第２の実施形態においては、第２のシード層は、Ｃｕ−Ａｌ合金等の合金を用いる必要がある。
【産業上の利用可能性】
【００７５】
本発明に係る半導体装置及びその製造方法は、埋め込まれた金属膜を研磨する際に、ディッシング及びエロージョンの発生がない配線又はプラグを形成することができ、金属からなる配線及びプラグを有する半導体装置及びその製造方法等に有用である。
【符号の説明】
【００７６】
１    半導体基板（半導体領域）
２    絶縁膜
２ａ  配線溝
３    第１のバリアメタル層
４    第１の純Ｃｕシード層
５    第２のバリアメタル層
６    第２のＣｕ−Ａｌ合金シード層
７    Ｃｕ合金膜
７ａ  純Ｃｕ膜
７ｂ  Ｃｕ合金膜
７Ａ  Ｃｕ合金配線
【図１】
2011086787.tif 000004
【図２】
2011086787.tif 000005
【図３】
2011086787.tif 000006
【図４】
2011086787.tif 000007
【図５】
2011086787.tif 000008
【図６】
2011086787.tif 000009
【図７】
2011086787.tif 000010