(57)【要約】【課題】同一の電源に接続された複数の過電流保護装置どうしで、リトライ動作を実行するタイミングに時間差を持たせることが可能な過電流保護装置、及び過電流保護システムを提供する。【解決手段】ＩＣ回路５１-1のＦＥＴ（Ｑ１）をオンとした際に、バッテリ電圧ＶＢＡが閾値電圧以下となった場合には、各ＩＣ回路のＦＥＴ（Ｑ１）を全てオフとし、更に、ＦＥＴ（Ｑ１）のオンからバッテリ電圧ＶＢＡが閾値電圧以下となるまでの時間を計時する。この時間が４００μsec未満であれば、カウント値Ｎをインクリメントする。その後、ランダムに設定された待機時間Ｔｐが経過した後、再度ＦＥＴ（Ｑ１）をオンとする動作を繰り返し、カウント値Ｎが７に達した時点で、ＩＣ回路５１-1のＦＥＴ（Ｑ１）をオフ状態に保持する。従って、デッドショートの発生している負荷駆動用の回路のみを確実に停止させ、それ以外の負荷駆動用の回路の駆動を継続させることができる。【選択図】      図１
2011166872.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、電子スイッチ、電線、及び負荷を有する負荷駆動用の回路を過電流から保護する過電流保護装置において、
前記直流電源の出力電圧を検出する電圧検出手段と、
前記電子スイッチをオンとした後の経過時間を計時する計時手段と、
前記直流電源の出力電圧が予め設定した閾値電圧以下に低下した場合に、前記電子スイッチをオフとし、所定の待機時間が経過した後に、該電子スイッチを再度オンとするスイッチ制御手段と、
前記出力電圧が前記閾値電圧以下に低下して、前記電子スイッチがオフとされた際に、前記所定の待機時間を、ランダムに決定する待機時間決定手段と、
前記電子スイッチをオンとしてから、前記直流電源の出力電圧が前記閾値電圧に低下するまでの所要時間が予め設定した閾値時間以下である場合に、この発生回数をカウントするカウント手段と、を有し、
前記スイッチ制御手段は、前記カウント手段によるカウント値が所定のカウント閾値に達した場合には、前記所定の待機時間の経過に関わらず前記電子スイッチのオフ状態を保持することを特徴とする過電流保護装置。
【請求項２】
前記カウント手段は、前記発生回数がカウントされた後、第１の所定時間が経過するまで次回のカウントが発生しなかった場合に、前記カウント値をリセットすることを特徴とする請求項１に記載の過電流保護装置。
【請求項３】
前記スイッチ制御手段は、前記直流電源の出力電圧が前記閾値電圧以下に低下して前記電子スイッチをオフとした後、出力電圧が前記閾値電圧まで上昇した時点から、前記待機時間の経過を計時することを特徴とする請求項１または請求項２のいずれかに記載の過電流保護装置。
【請求項４】
電子スイッチ及び負荷を有する複数の負荷駆動用の回路と、前記各負荷駆動用の回路に接続された唯一の直流電源とを備えた駆動制御回路の電線を、過電流から保護する過電流保護システムにおいて、
前記各負荷駆動用の回路は、それぞれ過電流保護装置を有し、一の負荷駆動用の回路に設けられる前記過電流保護装置は、
前記直流電源の出力電圧を検出する電圧検出手段と、
前記一の負荷駆動用の回路の電子スイッチをオンとした後の経過時間を計時する計時手段と、
前記直流電源の出力電圧が予め設定した閾値電圧以下に低下した場合に、一の負荷駆動用の回路の電子スイッチをオフとし、所定の待機時間が経過した後に、前記電子スイッチを再度オンとするスイッチ制御手段と、
前記出力電圧が前記閾値電圧以下に低下して、前記一の負荷駆動用の回路の電子スイッチがオフとされた際に、前記所定の待機時間を、他の負荷駆動用の回路に設けられた過電流保護装置の待機時間と相違するように決定する待機時間決定手段と、
前記一の負荷駆動用の回路の電子スイッチをオンとしてから、前記直流電源の出力電圧が前記閾値電圧に低下するまでの所要時間が予め設定した閾値時間以下である場合に、この発生回数をカウントするカウント手段と、を有し、
前記スイッチ制御手段は、前記カウント手段によるカウント値が所定のカウント閾値に達した場合には、前記所定の待機時間の経過に関わらず前記電子スイッチのオフ状態を保持することを特徴とする過電流保護システム。
【請求項５】
一の負荷駆動用の回路の前記カウント手段は、前記発生回数がカウントされた後、第１の所定時間が経過するまで次回のカウントが発生しなかった場合に、前記カウント値をリセットすることを特徴とする請求項４に記載の過電流保護システム。
【請求項６】
前記スイッチ制御手段は、前記直流電源の出力電圧が前記閾値電圧以下に低下して前記電子スイッチをオフとした後、出力電圧が前記閾値電圧まで上昇した時点から、前記待機時間の経過を計時することを特徴とする請求項４または請求項５のいずれかに記載の過電流保護システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数系統設けられ、負荷、電子スイッチ、電線からなる負荷駆動用の回路に過電流が流れた際に、過電流発生源となる負荷駆動用の回路の電子スイッチを遮断して該負荷駆動用の回路に設けられる電子スイッチ、及び電線を保護する過電流保護装置、及び過電流保護システムに関する。
【背景技術】
【０００２】
例えば、車両に搭載されるランプやモータ等の負荷は、電子スイッチ（例えば、ＭＯＳＦＥＴ等）を介してバッテリに接続されており、電子スイッチのオン、オフを切り替えることによりその駆動、停止が制御される。また、負荷にショート故障等が発生して負荷駆動用の回路に過電流が流れた場合には、負荷、及び接続用のハーネスが発熱により損傷することがあるので、従来より、過電流保護装置を搭載し、負荷駆動用の回路に過電流が発生した場合にはいち早く電子スイッチを遮断して、回路に設けられる電子スイッチ、及び電線を過電流から保護するようにしている（例えば、特許文献１参照）。
【０００３】
また、負荷駆動用の回路にデッドショートが発生した場合には、配線のインピーダンスに起因する逆起電力が発生して電源側の電圧が急激に低下するので、負荷電流と基準電流との比較結果に基づいて過電流の発生を検出する方式では、電源電圧がオペアンプの動作範囲電圧以下に低下した場合に過電流検出回路自体が機能しなくなり、電子スイッチを正常に作動させることができなくなる場合がある。
【０００４】
そこで、特許文献２に記載されているように、逆起電力の発生により電源電圧が予め設定した下限値を下回った場合に、この電源に接続されている複数の負荷駆動用の回路の各電子スイッチを即時に遮断すると共に、所定時間経過後に再度各電子スイッチをオンとするリトライ動作を実行する手法が提案されている。この手法では、電圧低下の原因がデッドショート以外である場合には、リトライ動作の実行により、電源電圧が定常状態に復帰するので、そのまま電子スイッチをオン状態に維持することができ、他方、いずれかの回路でデッドショートが発生している場合には、リトライ動作の実行によりデッドショートの発生原因となる回路の電子スイッチをオフ状態にラッチすることができるので、電子スイッチ、及び電線を過熱から保護することができる。
【０００５】
また、リトライ動作の実行時には、各電子スイッチをオンとするタイミングがそれぞれ時間差を持つように（各電子スイッチが同時にオンとならないように）制御して、各負荷駆動用の回路に流れる突入電流が重畳することを回避することが示されている。つまり、リトライ動作の実行時には、各電子スイッチを同時にオンとするのではなく、時間差を持たせてオンとすることにより、デッドショートが発生した回路を特定している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−４８４９８号公報
【特許文献２】特開２００９−２３１９６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したように、特許文献１に記載された従来例では、デッドショート発生時のように、電源電圧が著しく低下してオペアンプが正常に作動しなくなった場合について考慮されていない。
【０００８】
また、特許文献２に記載された従来例では、一つの過電流保護装置を用いて、複数の負荷駆動用の回路の電子スイッチを制御し、且つ過電流発生時に各回路の電子スイッチを遮断して回路に設けられた電子スイッチ及びこれに接続される電線を保護する構成であるので、リトライ動作の実行時において各電子スイッチをオンとするタイミングに時間差を持たせることができる。従って、デッドショートが発生した回路を容易に判別できる。
【０００９】
ところが、昨今において、１〜２個の負荷駆動用の回路に対して１つの過電流保護装置を設け、各過電流保護装置毎に個別に過電流の発生を検出して過電流保護を行う回路が多く用いられるようになっており、このような場合には、リトライ動作を実行する際に各回路の電子スイッチをオンとするタイミングに時間差を持たせることが容易でない。
【００１０】
このため、電源電圧の低下が各過電流保護装置で同時に検出されて各回路に設けられた電子スイッチをオフとし、その後リトライ動作が実行される場合に、各電子スイッチが同一のタイミングで（時間差を持たずに）オンとされる場合があり、このような場合には、電子スイッチのオンと同時に逆起電力が発生した場合に、どの回路が原因であるかを特定することができないという問題が発生していた。
【００１１】
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、同一の電源に接続された複数の過電流保護装置どうしで、リトライ動作を実行するタイミングに時間差を持たせることが可能な過電流保護装置、及び過電流保護システムを提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本願請求項１に記載の過電流保護装置は、直流電源と、電子スイッチ、電線、及び負荷を有する負荷駆動用の回路を過電流から保護する過電流保護装置において、前記直流電源の出力電圧（ＶＢＡ）を検出する電圧検出手段と、前記電子スイッチをオンとした後の経過時間を計時する計時手段と、前記直流電源の出力電圧が予め設定した閾値電圧以下に低下した場合に、前記電子スイッチをオフとし、所定の待機時間が経過した後に、該電子スイッチを再度オンとするスイッチ制御手段と、前記出力電圧が前記閾値電圧以下に低下して、前記電子スイッチがオフとされた際に、前記所定の待機時間を、ランダムに決定する待機時間決定手段と、前記電子スイッチをオンとしてから、前記直流電源の出力電圧が前記閾値電圧に低下するまでの所要時間が予め設定した閾値時間（例えば、４００μsec）以下である場合に、この発生回数をカウントするカウント手段と、を有し、前記スイッチ制御手段は、前記カウント手段によるカウント値が所定のカウント閾値（例えば、７回）に達した場合には、前記所定の待機時間の経過に関わらず前記電子スイッチのオフ状態を保持することを特徴とする。
【００１３】
請求項２に記載の発明は、前記カウント手段は、前記発生回数がカウントされた後、第１の所定時間が経過するまで次回のカウントが発生しなかった場合に、前記カウント値をリセットすることを特徴とする。
【００１４】
請求項３に記載の発明は、前記スイッチ制御手段は、前記直流電源の出力電圧が前記閾値電圧以下に低下して前記電子スイッチをオフとした後、出力電圧が前記閾値電圧まで上昇した時点から、前記待機時間の経過を計時することを特徴とする。
【００１５】
請求項４に記載の過電流保護システムは、電子スイッチ、電線及び負荷を有する複数の負荷駆動用の回路と、前記各負荷駆動用の回路に接続された唯一の直流電源とを備えた駆動制御回路の電線を、過電流から保護する過電流保護システムにおいて、前記各負荷駆動用の回路は、それぞれ過電流保護装置を有し、一の負荷駆動用の回路に設けられる前記過電流保護装置は、前記直流電源の出力電圧（ＶＢＡ）を検出する電圧検出手段と、前記一の負荷駆動用の回路の電子スイッチをオンとした後の経過時間を計時する計時手段と、前記直流電源の出力電圧が予め設定した閾値電圧以下に低下した場合に、一の負荷駆動用の回路の電子スイッチをオフとし、所定の待機時間が経過した後に、前記電子スイッチを再度オンとするスイッチ制御手段と、前記出力電圧が前記閾値電圧以下に低下して、前記一の負荷駆動用の回路の電子スイッチがオフとされた際に、前記所定の待機時間を、他の負荷駆動用の回路に設けられた過電流保護装置の待機時間と相違するように決定する待機時間決定手段と、前記一の負荷駆動用の回路の電子スイッチをオンとしてから、前記直流電源の出力電圧が前記閾値電圧に低下するまでの所要時間が予め設定した閾値時間（例えば、４００μsec）以下である場合に、この発生回数をカウントするカウント手段と、を有し、前記スイッチ制御手段は、前記カウント手段によるカウント値が所定のカウント閾値（例えば、７回）に達した場合には、前記所定の待機時間の経過に関わらず前記電子スイッチのオフ状態を保持することを特徴とする。
【００１６】
請求項５に記載の発明は、一の負荷駆動用の回路の前記カウント手段は、前記発生回数がカウントされた後、第１の所定時間が経過するまで次回のカウントが発生しなかった場合に、前記カウント値をリセットすることを特徴とする。
【００１７】
請求項６に記載の発明は、前記スイッチ制御手段は、前記直流電源の出力電圧が前記閾値電圧以下に低下して前記電子スイッチをオフとした後、出力電圧が前記閾値電圧まで上昇した時点から、前記待機時間の経過を計時することを特徴とする。
【発明の効果】
【００１８】
請求項１の発明では、電圧検出手段により直流電源の出力電圧が検出され、検出した出力電圧が閾値電圧（例えば、３．３Ｖ）以下に低下した場合に、電子スイッチをオフとし、その後、ランダムに決められた待機時間が経過した後に電子スイッチをオンとする動作を繰り返す。そして、電子スイッチをオンとしてから出力電圧が閾値電圧以下に低下するまでの所要時間が閾値時間（例えば、４００μsec）以下である場合に、この回数をカウントし、カウント値がカウント閾値（例えば、７回）に達した場合に、電子スイッチをオフ状態に保持する。従って、負荷駆動用の回路にデッドショートが発生した場合には、これをいち早く検出して回路をオフ状態に保持することができ、回路に設けられる電子スイッチ及び電線をデッドショートによる発熱から保護することができる。
【００１９】
また、待機時間がランダムに決定されるので、一つの直流電源に対して複数の過電流保護装置が並列的に接続されるような場合には、一つの回路にてデッドショートが発生して、直流電源の出力電圧が低下した場合に、他の過電流保護装置では電子スイッチがオフとなるものの、待機時間が経過して再度オンとされた場合に、その後閾値時間以内に直流電源の出力電圧は閾値電圧以下に低下しないので、カウント値はインクリメントされず、カウント閾値に達しない。従って、デッドショートの発生していない回路を継続して駆動させることができる。
【００２０】
即ち、待機時間がランダムに設定されるので、デッドショートが発生している負荷駆動用の回路を容易に特定することができ、このデッドショートが発生している回路のみを遮断し、その他の回路の駆動を継続させることができる。
【００２１】
請求項２の発明では、第１の所定時間が経過するまでの間に、カウント値がカウント閾値に達しなかった場合には、このカウント値をリセットするので、デッドショート以外の理由で出力電圧が閾値電圧以下となるような場合に、負荷駆動用の回路を誤遮断することを防止することができる。
【００２２】
請求項３の発明では、直流電源の出力電圧が閾値電圧以下に低下して電子スイッチがオフとされ、その後、再度上昇して閾値電圧を上回った時点で待機時間の計時が開始されるので、待機時間の計時を開始する時刻を正確に決めることができる。
【００２３】
請求項４の発明では、一の負荷駆動用の回路に接続される過電圧保護装置の電圧検出手段により直流電源の出力電圧が検出され、検出した出力電圧が閾値電圧（例えば、３．３Ｖ）以下に低下した場合に、一の負荷駆動用の回路の電子スイッチをオフとし、その後、各過電流保護装置毎にランダムに決められた待機時間が経過した後に電子スイッチをオンとする動作を繰り返す。そして、一の負荷駆動用の回路の電子スイッチをオンとしてから出力電圧が閾値電圧以下に低下するまでの所要時間が閾値時間（例えば、４００μsec）以下である場合に、この回数をカウントし、カウント値がカウント閾値（例えば、７回）に達した場合に、一の負荷駆動用の回路の電子スイッチをオフ状態に保持する。従って、一の負荷駆動用の回路にデッドショートが発生した場合には、これをいち早く検出してこの回路をオフ状態に保持することができ、回路に設けられる電子スイッチ及び電線をデッドショートによる発熱から保護することができる。
【００２４】
また、待機時間が各過電流保護装置毎にランダムに決定されるので、一の負荷駆動用の回路にてデッドショートが発生して、共通とされた直流電源の出力電圧が低下した場合に、他の過電流保護装置では電子スイッチがオフとなるものの、待機時間が経過して再度オンとされた場合に、その後閾値時間以内に直流電源の出力電圧は閾値電圧以下に低下しないので、カウント値はインクリメントされず、カウント閾値に達しない。従って、デッドショートの発生していない回路を継続して駆動させることができる。
【００２５】
即ち、待機時間がランダムに設定されるので、デッドショートが発生している回路を容易に特定することができ、このデッドショートが発生している回路のみを遮断し、その他の回路の駆動を継続させることができる。
【００２６】
請求項５の発明では、一の負荷駆動用の回路に設けられた過電流保護装置において、第１の所定時間が経過するまでの間に、カウント値がカウント閾値に達しなかった場合には、このカウント値をリセットするので、デッドショート以外の理由で出力電圧が閾値電圧以下となるような場合に、回路を誤遮断することを防止することができる。
【００２７】
請求項６の発明では、直流電源の出力電圧が閾値電圧以下に低下して電子スイッチがオフとされ、その後、再度上昇して閾値電圧を上回った時点で待機時間の計時が開始されるので、各過電流保護装置で、待機時間の計時を開始する時刻を一致させることができ、正確に待機時間を計時することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態に係る過電流保護装置が複数接続された過電流保護システムの構成を示す回路図である。
【図２】本発明の一実施形態に係る過電流保護装置、及び過電流保護装置が接続される負荷駆動用の回路の回路図である。
【図３】本発明の一実施形態に係る過電流保護装置の処理動作を示すフローチャートの、第１の分図である。
【図４】本発明の一実施形態に係る過電流保護装置の処理動作を示すフローチャートの、第２の分図である。
【図５】本発明の一実施形態に係る過電流保護装置の、電子スイッチをオンとした直後での過電流と判定する電圧及び経過時間の関係を示すタイミングチャートである。
【図６】本発明の一実施形態に係る過電流保護装置の、過電流と判定する電圧及び経過時間の関係を示すタイミングチャートである。
【図７】本発明の一実施形態に係る過電流保護装置の、過電流と判定する電圧及び経過時間の関係を示すタイミングチャートである。
【図８】車両に搭載されるホーンを駆動する場合の、負荷電流の変動を示す特性図である。
【図９】車両に搭載されるホーンを駆動する場合の、負荷電流の変化と基準電圧Ｖref1、２倍電圧Ｖref2との関係を示す特性図である。
【図１０】車両に搭載されるホーンを駆動する場合の、負荷電流の変化と基準電圧Ｖref1、２倍電圧Ｖref2との関係を示す特性図である。
【図１１】車両に搭載されるホーンを駆動する場合の、負荷電流の変化と基準電圧Ｖref1の関係を示す特性図である。
【図１２】本発明の一実施形態に係る過電流保護装置の、ＶＢＡモニタ回路の処理動作を示すフローチャートである。
【図１３】本発明の一実施形態に係る各過電流保護装置の、ＶＢＡモニタ回路の出力信号の変化を示すタイミングチャートである。
【図１４】本発明の一実施形態に係る各過電流保護装置の、ＶＢＡモニタ回路の詳細な構成を示すブロック図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る過電流保護システムの構成図であり、例えば、車両に搭載されるランプ、モータ、ホーン等の各負荷ＲＬ（ＲＬ１〜ＲＬ３）を駆動する負荷駆動用の回路（ＶＢ、Ｑ１ａ、ＲＬ１及びこれらを接続する電線からなる回路）に搭載され、過電流が流れた際には負荷駆動用の回路を遮断して回路に設けられる電子スイッチ（Ｑ１ａ）、及び電線を過熱から保護する機能を備える。なお、本実施形態では、一例として３系統の負荷駆動用の回路を保護する保護システムについて説明するが、本発明は３系統に限定されるものではない。
【００３０】
図１に示すように、この過電流保護システムは、３個のＩＣ回路５１-1〜５１-3を備えており、各ＩＣ回路５１-1〜５１-3は、端子Ｄ１及び大電流フューズＦｕを介してバッテリ（直流電源）ＶＢに接続されている。また、各ＩＣ回路５１-1〜５１-3は、端子Ｄ５〜Ｄ７を介して負荷ＲＬ（ＲＬ１〜ＲＬ３）に接続され、各負荷ＲＬの駆動、停止を制御する。
【００３１】
更に、各ＩＣ回路５１-1〜５１-3は、入力Ｉ／Ｆ５４〜５６を介して端子Ｄ２〜Ｄ４に接続され、各端子Ｄ２〜Ｄ４より駆動信号が入力されるようになっている。
【００３２】
図２は、図１に示したＩＣ回路５１-1の詳細な構成を示す回路図である。なお、３個のＩＣ回路５１-1〜５１-3は同一構成を有するので、以下ＩＣ回路５１-1の構成について説明する。図２に示すようにＩＣ回路５１-1は、過電流保護装置１００と、マルチソースＦＥＴ（Ｑ１；以下単に「ＦＥＴ」（Ｑ１）という）とに大別して構成されている。なお、本実施形態では、ＦＥＴ（Ｑ１）としてＮ型ＭＯＳＦＥＴを用いているが、Ｐ型ＭＯＳＦＥＴを用いることも可能である。
【００３３】
ＦＥＴ（Ｑ１）は、端子Ｄ１を介して接続されるバッテリＶＢと、端子Ｄ５を介して接続される負荷ＲＬ１との間に設けられ、メインＦＥＴ（Ｑ１ａ；電子スイッチ、以下単に「ＦＥＴ（Ｑ１ａ）」という）と、サブＦＥＴ（Ｑ１ｂ；以下単に「ＦＥＴ（Ｑ１ｂ）」という）の２個のＦＥＴを備えるマルチソース型のＭＯＳＦＥＴであり、それぞれのドレイン、ゲートが共通とされている。そして、ＦＥＴ（Ｑ１ａ）のオン、オフを切り替えることにより、負荷ＲＬ１の駆動、停止を制御する。
【００３４】
過電流保護装置１００は、アンド回路ＡＮＤ１と、該アンド回路ＡＮＤ１の出力端子に接続されたバッファ１１とを有し、該バッファ１１の出力端子は、ＦＥＴ（Ｑ１）のゲートに接続されている。また、バッファ１１には、チャージポンプ１３が接続されている。
【００３５】
更に、アンド回路ＡＮＤ１の一方の入力端子は端子Ｄ２に接続され、他方の入力端子はフリップフロップ回路１２のＱ出力に接続されている。従って、端子Ｄ２にＨレベルの信号が供給されると、フリップフロップ回路１２の出力信号は通常時においてＨレベルであるから、アンド回路ＡＮＤ１の出力信号がＨレベルとなり、更に、バッファ１１にてこのＨレベルの信号に所定レベルの電圧が加えられてＦＥＴ（Ｑ１）のゲートに供給されるので、該ＦＥＴ（Ｑ１）がオンとなり、負荷ＲＬ１を駆動させることができる。
【００３６】
また、過電流保護装置１００は、アンプＡＭＰ１を備えており、該アンプＡＭＰ１のマイナス側入力端子はＦＥＴ（Ｑ１ａ）のソース（電圧Ｖｓ）に接続され、プラス側入力端子はＦＥＴ（Ｑ１ｂ）のソースに接続されている。アンプＡＭＰ１の出力端子は、Ｎ型のＭＯＳＦＥＴ（Ｑ２）のゲートに接続され、ＭＯＳＦＥＴ（Ｑ２）のドレインは、ＦＥＴ（Ｑ１ｂ）のソースに接続され、ＭＯＳＦＥＴ（Ｑ２）のソースは、電流検出抵抗Ｒisの一端に接続され、該電流検出抵抗Ｒisの他端はグランドに接続されている。従って、電流検出抵抗Ｒisの一端には、負荷電流Ｉ0に比例した電圧（以下、これを「参照電圧Ｖｐ」という）が発生することになる。
【００３７】
更に、過電流保護装置１００は、５個の比較器ＣＭＰ１〜ＣＭＰ５を備えており、このうち、比較器ＣＭＰ５は、プラス側入力端子が電源Ｖtfに接続され、マイナス側入力端子はＦＥＴ（Ｑ１ａ）のソースに接続される。従って、ＦＥＴ（Ｑ１ａ）のドレイン・ソース間電圧（ＶB−Ｖs）が電源Ｖtfの出力電圧を上回った際に、比較器ＣＭＰ５の出力信号はＬレベルからＨレベルに変化する。この出力信号は、Ｖds検出回路１６、及びオン故障検出回路１７にそれぞれ出力される。
【００３８】
また、４個の比較器ＣＭＰ１〜ＣＭＰ４は、負荷駆動用の回路に流れる過電流の度合いに応じた判定結果を出力するために設けており、比較器ＣＭＰ２〜ＣＭＰ４のプラス側入力端子は、ＭＯＳＦＥＴ（Ｑ２）のソースに接続され、比較器ＣＭＰ１のプラス側入力端子は、抵抗Ｒcfを介してＭＯＳＦＥＴ（Ｑ２）のソースに接続されている。更に、比較器ＣＭＰ１のプラス側入力端子は、コンデンサＣfの一端に接続され、該コンデンサＣfの他端はグランドに接続されている。従って、抵抗ＲcfとコンデンサＣfで時定数回路が形成され、該時定数回路により上述の参照電圧Ｖｐは平滑化されて、低速追随電圧Ｖｃが生成される。また、低速追随電圧Ｖｃが必要のない負荷を接続する場合には、コンデンサＣfを接続しない。
【００３９】
比較器ＣＭＰ１の出力端子、及び比較器ＣＭＰ２の出力端子は、オア回路ＯＲ１の入力端子に接続されている。
【００４０】
また、比較器ＣＭＰ１のマイナス側入力端子には、予め設定した基準電圧Ｖref1が供給され、比較器ＣＭＰ２のマイナス側入力端子には、基準電圧Ｖref1を２倍した２倍電圧Ｖref2が供給され、比較器ＣＭＰ３のマイナス側入力端子には、基準電圧Ｖref1を４倍した４倍電圧Ｖref4が供給され、更に、比較器ＣＭＰ４のマイナス側入力端子には、基準電圧Ｖref1を８倍した８倍電圧Ｖref8が供給される。
【００４１】
また、オア回路ＯＲ１の出力端子はロジック回路１４のＩＮ-1に接続され、比較器ＣＭＰ２の出力端子はロジック回路１４のＩＮ-2に接続され、比較器ＣＭＰ３の出力端子はロジック回路１４のＩＮ-4に接続され、比較器ＣＭＰ４の出力端子はロジック回路１４のＩＮ-8に接続されている。
【００４２】
ロジック回路１４には、前述した各比較器ＣＭＰ２〜ＣＭＰ４の出力信号、及びオア回路ＯＲ１の出力信号以外に、過電圧検出信号、クロック信号、及び端子Ｄ２より入力されるＦＥＴ（Ｑ１）の駆動信号が供給される。
【００４３】
ロジック回路１４は、後述するように、タイマ機能（Ｔ１〜Ｔ４）、及びカウント機能（Ｃｔ）を備えており、過電流が発生した場合に、過電流の継続時間、及び過電流が発生した回数をカウントする機能を備えている。更に、ロジック回路１４の出力端子（ＯＵＴ）はオア回路ＯＲ２が有する３つの入力端子のうちの一つに接続され、出力端子（ＯＵＴ）の出力信号がＨレベルとなった場合に、ＦＥＴ（Ｑ１）の駆動信号をＨレベルとする。
【００４４】
また、ロジック回路１４は、発振器１８に接続され、該発振器１８よりクロック信号が供給される。発振器１８は、コンデンサＣoscの一端に接続され、その他端はグランドに接続されている。更に、ロジック回路１４は、過電圧検出器１９に接続され、バッテリＶＢの出力電圧ＶＢＡが過電圧となって過電流遮断が発生しても、バッテリＶＢＡの電圧が正常に戻れば、負荷駆動用の回路の遮断を解除する。
【００４５】
また、オア回路ＯＲ２の２つ目の入力端子はＶＢＡモニタ回路１５に接続され、３つ目の入力端子はＶds検出回路１６に接続されている。また、オア回路ＯＲ２の出力端子は、フリップフロップ回路１２のリセット入力端子に接続されている。
【００４６】
ＶＢＡモニタ回路１５は、バッテリＶＢの電圧を監視する回路であり、バッテリＶＢの電圧が予め設定した閾値電圧（例えば、３．３Ｖ）以下に低下した場合に、ＩＣ回路５１を正常に駆動することができないと判断して、フリップフロップ回路１２のリセット入力に電圧異常信号を出力し、ＦＥＴ（Ｑ１）をオフとして負荷ＲＬ１の駆動を停止させる。
【００４７】
そして、ＶＢＡモニタ回路１５は、図１４に示すように、バッテリ電圧ＶＢＡを検出する電圧検出手段１５ａと、ＦＥＴ（Ｑ１）をオンとした後の経過時間を計時する計時手段１５ｂと、バッテリ電圧ＶＢＡが予め設定した閾値電圧（例えば、３．３Ｖ）以下に低下した場合に、ＦＥＴ（Ｑ１）をオフとし、所定の待機時間（Ｔｐ）が経過した後に、ＦＥＴ（Ｑ１）を再度オンとするスイッチ制御手段１５ｃと、バッテリ電圧ＶＢＡが閾値電圧以下に低下して、ＦＥＴ（Ｑ１）がオフとされた際に、所定の待機時間（Ｔｐ）をランダムに決定する待機時間決定手段１５ｄと、ＦＥＴ（Ｑ１）をオンとしてから、バッテリ電圧ＶＢＡが閾値電圧以下に低下するまでの所要時間が、予め設定した閾値時間（例えば、４００μsec）以下である場合に、この発生回数をカウントするカウント手段１５ｅを備えている。なお、ＶＢＡモニタ回路１５の詳細な動作については後述する。
【００４８】
Ｖds検出回路１６は、比較器ＣＭＰ５でＦＥＴ（Ｑ１ａ）のソース電圧Ｖsが基準電圧Ｖtfを超えたと判断された際に、ＦＥＴ（Ｑ１）のドレイン・ソース間電圧Ｖdsが異常であると判断し、ＦＥＴ（Ｑ１）をオフとして負荷ＲＬ１の駆動を停止させる。
【００４９】
オン故障検出回路１７は、比較器ＣＭＰ５の出力信号に基づいてＦＥＴ（Ｑ１）がオン故障したか否かを判定し、オン故障が発生した場合にはオン故障検出信号を出力する。
【００５０】
次に、上述のように構成された本実施形態に係る負荷駆動用の回路の保護装置の動作について、図３、図４に示すフローチャートを参照して説明する。ここで、図３、図４でステップＳ１１〜Ｓ３２までの処理は、電源投入時の動作であり、ステップＳ３３〜Ｓ５８までの処理は、定常時の動作である。
【００５１】
始めに、端子Ｄ２にＦＥＴ（Ｑ１）の駆動信号が供給されると、この駆動信号によりアンド回路ＡＮＤ１の出力はＨレベルとなるので、バッファ１１を介してＦＥＴ（Ｑ１）のゲートに、バッテリＶＢの電圧にチャージポンプ１３の出力電圧が加算された駆動電圧が供給される。その結果、ＦＥＴ（Ｑ１）がオンとなり（ステップＳ１１）、ＦＥＴ（Ｑ１ａ）を介して負荷ＲＬ１に負荷電流Ｉ0が流れ、負荷ＲＬ１が駆動する。
【００５２】
また、負荷ＲＬ１に負荷電流Ｉ0が流れると、アンプＡＭＰ１は、ＦＥＴ（Ｑ１ａ）のソース電圧Ｖｓと、ＦＥＴ（Ｑ１ｂ）のソース電圧が等しくなるようにＦＥＴ（Ｑ１ｂ）に参照電流Ｉｒを流すので、この参照電流Ｉｒは、負荷電流Ｉ0に比例した大きさの電流となる。更に、この参照電流Ｉｒは電流検出抵抗Ｒisを介してグランドに流れるので（Ｒis≪Ｒcf）、電流検出抵抗Ｒisに生じる参照電圧Ｖｐは、負荷電流Ｉ0に比例した大きさの電圧となる。本実施形態では、この参照電圧Ｖｐと４種類の基準電圧Ｖref1、２倍電圧Ｖref2、４倍電圧Ｖref4、８倍電圧Ｖref8を対比することにより、過電流の大きさを判定する。そして、過電流の大きさと継続時間に応じて負荷駆動用の回路を遮断するか否かを決定する。
【００５３】
ロジック回路１４は、ＦＥＴ（Ｑ１）の駆動信号が供給されると、時間Ｔ４を計時するＴ４タイマを作動させる（ステップＳ１２）。なお、時間Ｔ４は、例えば突入電流の発生時間（例えば、２秒）に設定する。
【００５４】
次いで、ロジック回路１４は、比較器ＣＭＰ１の出力信号、または比較器ＣＭＰ２の出力信号の少なくとも一方がＨレベルになったか否かを判断する。換言すれば、負荷電流Ｉ0に比例した参照電圧Ｖｐが２倍電圧Ｖref2を上回ったか、或いは参照電圧Ｖｐを平滑化した電圧（低速追随電圧）Ｖｃが基準電圧Ｖref1を上回ったか否かを判定する（ステップＳ１３）。なお、以下ではステップＳ１３の判定がＹＥＳとなることを「過電流判定を満たす」と称し、ＮＯとなることを「過電流判定を満たさない」と称する。
【００５５】
そして、負荷電流Ｉ0が過電流判定を満たさない場合（各比較器ＣＭＰ１、ＣＭＰ２の出力信号が共にＬレベルである場合）には（ステップＳ１３でＮＯ）、ロジック回路１４による時間Ｔ４の計時が終了したか否かが判定され（ステップＳ１４）、時間Ｔ４が経過した場合には（ステップＳ１４でＹＥＳ）、後述するステップＳ３３（図４）に処理を進める。また、時間Ｔ４が経過しない場合には（ステップＳ１４でＮＯ）、ステップＳ１３の処理に戻る。
【００５６】
他方、負荷電流Ｉ0が過電流判定を満たす場合（各比較器ＣＭＰ１、ＣＭＰ２の出力信号のうち少なくとも一方がＨレベルである場合）には（ステップＳ１３でＹＥＳ）、負荷駆動用の回路に過電流が発生しているものと判断し、時間Ｔ１（Ｔ１＜Ｔ４）を計時するＴ１タイマを作動させる（ステップＳ１５）。
【００５７】
ここで、例えば車両に搭載されるホーンを駆動する負荷駆動用の回路を例に挙げると、ホーンを駆動する際に負荷駆動用の回路に流れる電流は、図８の曲線ｑ１に示すように、短時間に上下方向に大きく変動する波形となり、電流検出抵抗Ｒisに生じる参照電圧Ｖｐも同様に、曲線ｑ１のように変化する。また、時定数回路を通過して得られる低速追随電圧Ｖｃは、曲線ｑ２に示すように、平滑化された波形となる。そして、曲線ｑ１が２倍電圧Ｖref2を超えた場合、または、曲線ｑ１が基準電圧Ｖref1を超えた場合に、オア回路ＯＲ１の出力信号がＨレベルとなる（図３のステップＳ１３の判定がＹＥＳとなる）。
【００５８】
次いで、負荷電流Ｉ0に比例した参照電圧Ｖｐと、８倍電圧Ｖref8を比較する（ステップＳ１６）。その結果、参照電圧Ｖｐが８倍電圧Ｖref8を超えていると判断した場合には（ステップＳ１６でＹＥＳ）、ロジック回路１４はオア回路ＯＲ２に停止信号（Ｈレベルの信号）を出力し、該停止信号によりＦＥＴ（Ｑ１）の駆動信号をオフとする（ステップＳ３２）。即ち、８倍電圧Ｖref8を超える程度の過大な負荷電流Ｉ0が負荷駆動用の回路に流れた場合には、即時にＦＥＴ（Ｑ１）を遮断して負荷駆動用の回路を保護する。つまり、負荷駆動用の回路をオンとした直後（ＦＥＴ（Ｑ１）のオン直後）には、該負荷駆動用の回路に定常電流の８倍程度の突入電流が流れるので、基準電圧Ｖref1の８倍電圧Ｖref8を超えた場合には、短絡電流が流れているものと判断して、時間Ｔ１の経過を待たず即時に負荷駆動用の回路を遮断する。
【００５９】
他方、参照電圧Ｖｐが８倍電圧Ｖref8を超えていないと判断した場合には（ステップＳ１６でＮＯ）、時間Ｔ１が経過したか否かを判断する（ステップＳ１７）。つまり、過電流が発生しているものの、その過電流に対応する参照電圧Ｖｐが８倍電圧Ｖref8に達していない程度である場合には、時間Ｔ１が経過するまでＦＥＴ（Ｑ１）のオン状態を継続する。
【００６０】
そして、時間Ｔ１が経過した場合には（ステップＳ１７でＹＥＳ）、前述したステップＳ１３と同様に、ロジック回路１４は負荷電流Ｉ0が過電流判定を満たすか否かを判断する（ステップＳ１８）。つまり、時間Ｔ１が経過した後に、なお過電流が発生しているか否かを判断する。
【００６１】
そして、過電流判定を満たさないと判断した場合には（ステップＳ１８でＮＯ）、負荷電流Ｉ0は定常電流に戻ったものと判断し、ロジック回路１４による時間Ｔ４の計時が終了したか否かを判断し（ステップＳ１９）、時間Ｔ４が経過した場合には（ステップＳ１９でＹＥＳ）、ステップＳ３３（図４）に処理を進める。また、時間Ｔ４が経過しない場合には（ステップＳ１９でＮＯ）、ステップＳ１８の処理に戻る。
【００６２】
他方、負荷電流Ｉ0が過電流判定を満たすと判断した場合には（ステップＳ１８でＹＥＳ）、参照電圧Ｖｐは８倍電圧Ｖref8よりも低いものの、依然として負荷駆動用の回路に過電流が発生しているものと判断し、時間Ｔ２（既定時間；Ｔ１＜Ｔ２＜Ｔ４）を計時するＴ２タイマを作動させる（ステップＳ２０）。
【００６３】
その後、参照電圧Ｖｐと４倍電圧Ｖref4とを比較する（ステップＳ２１）。その結果、参照電圧Ｖｐが４倍電圧Ｖref4を超えていると判断した場合には（ステップＳ２１でＹＥＳ）、ロジック回路１４は、ＦＥＴ（Ｑ１）の駆動信号をオフとして該ＦＥＴ（Ｑ１）を遮断する（ステップＳ３２）。即ち、ＦＥＴ（Ｑ１）をオンとした直後であっても、４倍電圧Ｖref4を超える程度の過電流が時間Ｔ１を超えて継続して負荷駆動用の回路に流れた場合には、ＦＥＴ（Ｑ１）を遮断して負荷駆動用の回路を保護する。
【００６４】
他方、参照電圧Ｖｐが４倍電圧Ｖref4を超えていないと判断した場合には（ステップＳ２１でＮＯ）、時間Ｔ２が経過したか否かを判断する（ステップＳ２２）。つまり、負荷電流Ｉ0が過電流判定を満たしているものの、その過電流に対応する参照電圧Ｖｐが４倍電圧Ｖref4に達していない大きさである場合には、時間Ｔ２が経過するまでＦＥＴ（Ｑ１）のオン状態を継続する。
【００６５】
そして、時間Ｔ２が経過した場合には（ステップＳ２２でＹＥＳ）、前述したステップＳ１３、Ｓ１８と同様に、ロジック回路１４は、負荷電流Ｉ0が過電流判定を満たすか否かを判断する（ステップＳ２３）。つまり、ＦＥＴ（Ｑ１）のオン後、時間（Ｔ１＋Ｔ２）が経過した後に、なお過電流が発生しているか否かを判断する。
【００６６】
そして、負荷電流Ｉ0が過電流判定を満たさない場合には（ステップＳ２３でＮＯ）、負荷電流Ｉ0は定常電流に戻ったものと判断し、ロジック回路１４による時間Ｔ４の計時が終了したか否かを判断し（ステップＳ２４）、時間Ｔ４が経過した場合には（ステップＳ２４でＹＥＳ）、ステップＳ３３（図４）に処理を進める。また、時間Ｔ４が経過しない場合には（ステップＳ２４でＮＯ）、ステップＳ２３の処理に戻る。
【００６７】
他方、負荷電流Ｉ0が過電流判定を満たす場合には（ステップＳ２３でＹＥＳ）、参照電圧Ｖｐは４倍電圧Ｖref4よりも低いものの、依然として負荷駆動用の回路に過電流が発生しているものと判断し、時間Ｔ３（既定時間；Ｔ２＜Ｔ３＜Ｔ４）を計時するＴ３タイマを作動させ、且つ、カウント値Ｃｔ＝０にセットする（ステップＳ２５）。
【００６８】
次いで、参照電圧Ｖｐと２倍電圧Ｖref2を比較する（ステップＳ２６）。その結果、参照電圧Ｖｐが２倍電圧Ｖref2を超えていると判断した場合には（ステップＳ２６でＹＥＳ）、ロジック回路１４はＦＥＴ（Ｑ１）の駆動信号をオフとして該ＦＥＴ（Ｑ１）を遮断する（ステップＳ３２）。即ち、２倍電圧Ｖref2を超える程度の過電流が時間（Ｔ１＋Ｔ２）を超えて継続して負荷駆動用の回路に流れた場合には、ＦＥＴ（Ｑ１）を遮断して負荷駆動用の回路を保護する。
【００６９】
他方、参照電圧Ｖｐが２倍電圧Ｖref2を超えていないと判断した場合には（ステップＳ２６でＮＯ）、時間Ｔ３が経過したか否かを判断する（ステップＳ２７）。つまり、過電流が発生しているものの、その過電流に対応する参照電圧Ｖｐが２倍電圧Ｖref2に達していない程度である場合には、時間Ｔ３が経過するまでＦＥＴ（Ｑ１）のオン状態を継続する。
【００７０】
そして、時間Ｔ３が経過した場合には（ステップＳ２７でＹＥＳ）、前述したステップＳ１３、Ｓ１８、Ｓ２３と同様に、ロジック回路１４は、負荷電流Ｉ0が過電流判定を満たしているか否かを判断する（ステップＳ２８）。つまり、ＦＥＴ（Ｑ１）のオン後、時間（Ｔ１＋Ｔ２＋Ｔ３）が経過した後に、なお過電流が発生しているか否かを判断する。
【００７１】
そして、負荷電流Ｉ0が過電流判定を満たさない場合には（ステップＳ２８でＮＯ）、負荷電流Ｉ0は定常電流に戻ったものと判断し、ロジック回路１４による時間Ｔ４の計時が終了したか否かを判断し（ステップＳ２９）、時間Ｔ４が経過した場合には（ステップＳ２９でＹＥＳ）、ステップＳ３３（図４）に処理を進める。また、時間Ｔ４が経過しない場合には（ステップＳ２９でＮＯ）、ステップＳ２８の処理に戻る。
【００７２】
他方、負荷電流Ｉ0が過電流判定を満たす場合には（ステップＳ２８でＹＥＳ）、参照電圧Ｖｐは２倍電圧Ｖref2よりも低いものの、依然として負荷駆動用の回路に過電流が発生しているものと判断し（この場合は、ＣＭＰ１の出力信号がＨレベル、ＣＭＰ２の出力信号がＬレベルである）、カウント値Ｃｔ＝４であるか否かを判断する（ステップＳ３０）。そして、Ｃｔ≠４の場合には（ステップＳ３０でＮＯ）、カウント値Ｃｔをインクリメントし（Ｃｔ＝Ｃｔ＋１とし）、且つ、Ｔ３タイマを作動させ（ステップＳ３１）、ステップＳ２６に処理を戻す。
【００７３】
その後、ステップＳ３０の処理でカウント値Ｃｔ＝４（既定回数）となった場合には、ＦＥＴ（Ｑ１）を遮断する（ステップＳ３２）。つまり、ステップＳ２６〜Ｓ３１の処理では、参照電圧Ｖｐが２倍電圧Ｖref2よりも小さく、且つ負荷電流Ｉ0が過電流判定を満たす条件、即ち、比較器ＣＭＰ１の出力信号のみがＨレベルとなった場合に、この状態が時間Ｔ３だけ継続する回数が５回（Ｃｔ＝０〜４の５回）に達した際に、ＦＥＴ（Ｑ１）を遮断して負荷駆動用の回路を保護する。また、カウント値Ｃｔ＝４に達する前に時間Ｔ４が経過した場合には、ステップＳ３３（図４）に処理を進める。
【００７４】
ここまでの処理をまとめると、以下の通りである。
（ａ）ＦＥＴ（Ｑ１）をオンとした後、負荷電流Ｉ0が過電流判定を満たし、更に、参照電圧Ｖｐが８倍電圧Ｖref8を超えた場合には、即時にＦＥＴ（Ｑ１）をオフとする。図５は時間経過に対する参照電圧Ｖｐの変化を示すタイミングチャートであり、図５に示す時刻ｔ０でＦＥＴ（Ｑ１）をオンとし、時刻ｔ０〜ｔ１の時間帯でＶｐがＶref8を超えた場合に、ＦＥＴ（Ｑ１）をオフとする。
【００７５】
（ｂ）ＦＥＴ（Ｑ１）をオンとした後、負荷電流Ｉ0が過電流判定を満たし、更に、過電流判定を満たしてから時間Ｔ１が経過した際に、参照電圧Ｖｐが４倍電圧Ｖref4を超えている場合には、ＦＥＴ（Ｑ１）をオフとする。即ち、図５に示す時刻ｔ１〜ｔ２の時間帯でＶｐがＶref4を超えた場合に、ＦＥＴ（Ｑ１）をオフとする。
【００７６】
（ｃ）上記の時間Ｔ１が経過し、更に時間Ｔ２が経過した際に、参照電圧Ｖｐが２倍電圧Ｖref2を超えている場合には、ＦＥＴ（Ｑ１）をオフとする。即ち、図５に示す時刻ｔ２〜ｔ３の時間帯でＶｐがＶref2を超えた場合に、ＦＥＴ（Ｑ１）をオフとする。
【００７７】
（ｄ）上記の時間Ｔ１が経過し、更に時間Ｔ２が経過した際に、参照電圧Ｖｐが２倍電圧Ｖref2を下回っており、且つ負荷電流Ｉ0が過電流判定を満たしている時間がＴ３に達し、この回数が５回となった場合には、ＦＥＴ（Ｑ１）をオフとする。即ち、図５に示す時刻ｔ２〜ｔ５の時間帯（ｔ３〜ｔ４を除く）で、過電流判定を満たし、且つＶｐがＶref2を下回る時間がＴ３に達し、更にこれが５回繰り返された場合に、ＦＥＴ（Ｑ１）をオフとする。なお、途中で過電流判定を満たさない時間帯（ｔ３〜ｔ４）が存在しても、ＦＥＴ（Ｑ１）をオンとしてからの経過時間がＴ４に達していなければ、カウント値Ｃｔはリセットされないので、時刻ｔ５までカウント値Ｃｔのカウントが継続される。
【００７８】
こうして、ＦＥＴ（Ｑ１）をオンとした直後において、負荷電流Ｉ0の大きさと、その継続時間に応じてＦＥＴ（Ｑ１）をオフとするか否かを判断することにより、ＦＥＴ（Ｑ１）のオン時に生じる突入電流による誤遮断を防止し、且つ、短絡事故等に起因して過電流が発生した場合には、ＦＥＴ（Ｑ１）をオフとしてＦＥＴ（Ｑ１）、及び電線を保護することができる。
【００７９】
一方、ＦＥＴ（Ｑ１）がオンとされてから時間Ｔ４（例えば、２秒）が経過すると、ロジック回路１４は、負荷電流Ｉ0が過電流判定を満たしているか否かを判断する（図４の、ステップＳ３３）。つまり、ＦＥＴ（Ｑ１）のオン後、時間Ｔ４が経過した後に、過電流が発生しているか否かを判断する。
【００８０】
そして、過電流判定を満たさないと判断した場合には（ステップＳ３３でＮＯ）、負荷電流Ｉ0は定常電流であるものと判断し、ロジック回路１４によるＴ４タイマが作動中であるか否かを判断し（ステップＳ３４）、作動中でなければＴ４タイマを作動させた後（ステップＳ３６）、ステップＳ３３の処理に戻る。他方、Ｔ４タイマが作動中である場合には、時間Ｔ４の計時が終了したか否かを判断し（ステップＳ３５）、ステップＳ３３の処理に戻る。即ち、ステップＳ３３〜Ｓ３６の処理では、ＦＥＴ（Ｑ１）をオンとしてから時間Ｔ４が経過した後に（突入電流が収束して定常電流となった場合に）、再度Ｔ４タイマを作動させて時間Ｔ４の計時を開始し、過電流が発生しなければ（ステップＳ３３でＮＯの状態が継続されれば）、ステップＳ３３〜Ｓ３６の処理が繰り返される。つまり、負荷駆動用の回路が定常電流で動作しているときには、この処理が繰り返されることで、ＦＥＴ（Ｑ１）のオン状態が保持される。
【００８１】
また、負荷電流Ｉ0が過電流判定を満たす場合には（ステップＳ３３でＹＥＳ）、ロジック回路１４のＴ５タイマ（Ｔ５＜Ｔ４）を作動させ、且つ、Ｔ４タイマをリセットする。更に、カウント値Ｃｔ＝０に設定する（ステップＳ３７）。
【００８２】
次いで、負荷電流Ｉ0に比例した参照電圧Ｖｐと４倍電圧Ｖref4とを比較する（ステップＳ３８）。その結果、参照電圧Ｖｐが４倍電圧Ｖref4を超えていると判断した場合には（ステップＳ３８でＹＥＳ）、ロジック回路１４はオア回路２に停止信号を出力し、該停止信号によりＦＥＴ（Ｑ１）の駆動信号をオフとして該ＦＥＴ（Ｑ１）を遮断する（図３の、ステップＳ３２）。即ち、ＦＥＴ（Ｑ１）をオンとしてしばらく時間が経過し、突入電流が収束した状態において、４倍電圧Ｖref4を超えるような過大な電流が負荷駆動用の回路に流れた場合には、即時にＦＥＴ（Ｑ１）を遮断してＦＥＴ（Ｑ１）、及び電線を保護する。
【００８３】
また、参照電圧Ｖｐが４倍電圧Ｖref4を超えていないと判断した場合には（ステップＳ３８でＮＯ）、時間Ｔ５（既定時間）が経過したか否かを判断する（ステップＳ３９）。つまり、負荷電流Ｉ0が過電流判定を満たしているものの、その過電流に対応する参照電圧Ｖｐが４倍電圧Ｖref4を上回らない程度である場合には、時間Ｔ５が経過するまでＦＥＴ（Ｑ１）のオン状態を継続する。
【００８４】
そして、時間Ｔ５が経過した場合には（ステップＳ３９でＹＥＳ）、前述したステップＳ３３と同様に、ロジック回路１４は、負荷電流Ｉ0が過電流判定を満たしているか否かを判断する（ステップＳ４０）。つまり、時間Ｔ５が経過した後に、なお過電流が発生しているか否かを判断する。
【００８５】
そして、過電流判定を満たしていないと判断した場合には（ステップＳ４０でＮＯ）、負荷電流Ｉ0は定常電流であるものと判断し、ロジック回路１４によるＴ４タイマが作動中であるか否かを判断し（ステップＳ４１）、作動中でなければＴ４タイマを作動させた後（ステップＳ４３）、ステップＳ４０の処理に戻る。他方、Ｔ４タイマが作動中である場合には、時間Ｔ４の計時が終了したか否かを判断し（ステップＳ４２）、時間Ｔ４が経過している場合には（ステップＳ４２でＹＥＳ）、ステップＳ３３の処理に戻る。また、時間Ｔ４が経過していない場合には（ステップＳ４２でＮＯ）、ステップＳ４０の処理に戻る。この処理では、過電流が発生していないと判定されていても、時間Ｔ４が経過していない場合にはカウント値Ｃｔ（後述のＳ４４参照）の値を維持し、時間Ｔ４が経過した場合にはカウント値Ｃｔをリセットすることになる。
【００８６】
他方、負荷電流Ｉ0が過電流判定を満たしている場合には（ステップＳ４０でＹＥＳ）、カウント値Ｃｔ＝１であるか否かを判断し（ステップＳ４４）、初期的にはＣｔ＝０であるから（ステップＳ４４でＮＯ）、カウント値Ｃｔをインクリメントし、且つ、Ｔ５タイマを作動させる（ステップＳ４５）。その後、ステップＳ３８に処理を戻す。
【００８７】
その後、ステップＳ３８〜Ｓ４４の処理を繰り返し、ステップＳ４０の処理でＹＥＳと判定した場合には、カウント値Ｃｔ＝１（既定回数）となるので、ステップＳ４４の処理がＹＥＳ判定となる。つまり、負荷電流Ｉ0が過電流判定を満たし、且つ、参照電圧Ｖｐが４倍電圧Ｖref4に達しない状態が時間Ｔ５だけ継続され、更に、その回数が２回に達した場合には、ステップＳ４４でＹＥＳ判定となる。
【００８８】
ステップＳ４４でＹＥＳ判定とされた場合には、前述したステップＳ３３、Ｓ４０と同様に、ロジック回路１４は、負荷電流Ｉ0が過電流判定を満たしているか否かを判断する（ステップＳ４６）。つまり、カウント値Ｃｔ＝１となった後、なお過電流が発生しているか否かを判断する。
【００８９】
そして、過電流判定を満たさない場合には（ステップＳ４６でＮＯ）、負荷電流Ｉ0は定常電流であるものと判断し、ロジック回路１４によるＴ４タイマが作動中であるか否かを判断し（ステップＳ４７）、作動中でなければＴ４タイマを作動させた後（ステップＳ４９）、ステップＳ４６の処理に戻る。他方、Ｔ４タイマが作動中である場合には（ステップＳ４７でＹＥＳ）、時間Ｔ４の計時が終了したか否かを判断し（ステップＳ４８）、時間Ｔ４が経過している場合には（ステップＳ４８でＹＥＳ）、ステップＳ３３の処理に戻る。また、時間Ｔ４が経過していない場合には（ステップＳ４８でＮＯ）、ステップＳ４６の処理に戻る。この処理では、過電流が発生していないと判定されていても、時間Ｔ４が経過していない場合にはカウント値Ｃｔの値を維持し、時間Ｔ４が経過した場合にはカウント値Ｃｔをリセットすることになる。
【００９０】
他方、過電流判定を満たす場合には（ステップＳ４６でＹＥＳ）、Ｔ５タイマを作動させ、Ｔ４タイマをリセットし、カウント値Ｃｔ＝０とする（ステップＳ５０）。つまり、４倍電圧Ｖref4を下回る程度の過電流が時間Ｔ５だけ継続し、これが２回繰り返されてもなお過電流が発生している場合には、再度Ｔ５タイマを作動させ、且つ、Ｔ４タイマをリセットし、カウント値Ｃｔをリセットする。
【００９１】
その後、参照電圧Ｖｐと２倍電圧Ｖref2を比較する（ステップＳ５１）。その結果、参照電圧Ｖｐが２倍電圧Ｖref2を上回っていると判断した場合には（ステップＳ５１でＹＥＳ）、ロジック回路１４はオア回路ＯＲ２に停止信号を出力し、該停止信号によりＦＥＴ（Ｑ１）の駆動信号をオフとして該ＦＥＴ（Ｑ１）を遮断する（図３の、ステップＳ３２）。即ち、４倍電圧Ｖref4を下回る程度の過電流が時間Ｔ５の２回分の時間だけ継続し、その後、なお２倍電圧Ｖref2を超える程度の過電流が発生している場合には、ＦＥＴ（Ｑ１）を遮断してＦＥＴ（Ｑ１）、及び電線を保護する。
【００９２】
他方、参照電圧Ｖｐが２倍電圧Ｖref2を超えていないと判断した場合には（ステップＳ５１でＮＯ）、時間Ｔ５が経過したか否かが判断される（ステップＳ５２）。つまり、過電流が発生しているものの、その過電流に対応する参照電圧Ｖｐが２倍電圧Ｖref2を下回る程度である場合には、時間Ｔ５が経過するまでＦＥＴ（Ｑ１）のオン状態を継続する。
【００９３】
そして、時間Ｔ５が経過した場合には（ステップＳ５２でＹＥＳ）、前述したステップＳ３３、Ｓ４０、Ｓ４６と同様に、ロジック回路１４は、負荷電流Ｉ0が過電流判定を満たしているか否かを判断する（ステップＳ５３）。
【００９４】
その結果、過電流判定を満たさない場合には（ステップＳ５３でＮＯ）、負荷電流Ｉ0は定常電流であるものと判断し、ロジック回路１４によるＴ４タイマが作動中であるか否かを判断し（ステップＳ５４）、作動中でなければＴ４タイマを作動させた後（ステップＳ５６）、ステップＳ５３の処理に戻る。他方、Ｔ４タイマが作動中である場合には（ステップＳ５４でＹＥＳ）、時間Ｔ４の計時が終了したか否かを判断し（ステップＳ５５）、時間Ｔ４が経過している場合には（ステップＳ５５でＹＥＳ）、ステップＳ３３の処理に戻る。また、時間Ｔ４が経過していない場合には（ステップＳ５５でＮＯ）、ステップＳ５３の処理に戻る。この処理では、過電流が発生していないと判断されていても、時間Ｔ４が経過していない場合にはカウント値Ｃｔの値を維持し、時間Ｔ４が経過した場合にはカウント値Ｃｔをリセットすることになる。
【００９５】
他方、過電流判定を満たす場合には（ステップＳ５３でＹＥＳ）、カウント値Ｃｔ＝４であるか否かを判断し、Ｃｔ＝４でない場合には（ステップＳ５７でＮＯ）、カウント値Ｃｔをインクリメントし、且つ、Ｔ５タイマを作動させて（ステップＳ５８）、ステップＳ５１の処理に戻る。
【００９６】
また、カウント値Ｃｔ＝４（既定回数）であると判断した場合には（ステップＳ５７でＹＥＳ）、ＦＥＴ（Ｑ１）を遮断して負荷駆動用の回路を保護する（ステップＳ３２）。
【００９７】
ここで、図４に示すステップＳ３３以降の処理をまとめると、以下の（ｅ）〜（ｇ）のようになる。
【００９８】
（ｅ）突入電流が収束している状態で負荷電流Ｉ0が過電流判定を満たし、更に、参照電圧Ｖｐが４倍電圧Ｖref4を超えた場合には、即時にＦＥＴ（Ｑ１）をオフとする。図６は突入電流の収束後においての、時間経過に対する参照電圧Ｖｐの変化を示すタイミングチャートであり、図６に示す時刻ｔ０で過電流が発生し、ＶｐがＶref4を超えた場合には、即時にＦＥＴ（Ｑ１）をオフとする。
【００９９】
（ｆ）負荷電流Ｉ0が過電流判定を満たし、更に、参照電圧Ｖｐが４倍電圧Ｖref4を下回る程度の過電流が時間Ｔ５だけ継続し、更にこれが２回繰り返され、その後、参照電圧Ｖｐが２倍電圧Ｖref2を超える場合には、ＦＥＴ（Ｑ１）をオフとする。即ち、図６に示す時刻ｔ０〜ｔ１の時間帯（時間Ｔ５が２回繰り返される時間）でＶｐがＶref4を下回り、その後（時刻ｔ１の後）ＶｐがＶref2を超える場合には、ＦＥＴ（Ｑ１）をオフとする。
【０１００】
（ｇ）負荷電流Ｉ0が過電流判定を満たし、更に、参照電圧Ｖｐが２倍電圧Ｖref2を下回る程度の過電流が時間Ｔ５だけ継続し、更にこれが５回（Ｃｔ＝０〜４の５回）繰り返された場合には、ＦＥＴ（Ｑ１）をオフとする。即ち、例えば、図６に示す時刻ｔ１〜ｔ２の時間帯で過電流の発生する時間Ｔ５が３回繰り返され、その後、時刻ｔ２〜ｔ３の時間帯で定常電流に戻り、更に、時刻ｔ３から過電流の発生する時間Ｔ５が２回繰り返された場合（但し、時刻ｔ２〜ｔ３の時間Ｔｑは、Ｔｑ＜Ｔ４）には、この時刻ｔ４でカウント値Ｃｔ＝４となって、ＦＥＴ（Ｑ１）をオフとする。他方、図７に示すように、時刻ｔ２で定常電流に戻り、再度過電流が検出される時刻ｔ５までの経過時間ＴｑがＴｑ＞Ｔ４である場合には、図４のステップＳ５５の処理でステップＳ３３の処理に戻るので、カウント値Ｃｔがリセットされる。従って、時刻ｔ５〜ｔ６の時間帯（時間Ｔ５が７回繰り返された時間）で過電流が検出された場合に、ＦＥＴ（Ｑ１）をオフとする。
【０１０１】
こうして、負荷駆動用の回路に流れる突入電流が収束した後において、負荷電流Ｉ0の大きさ及びその継続時間に応じて、ＦＥＴ（Ｑ１）のオフとするか否かを判断することにより、負荷駆動用の回路に生じる短絡事故等に起因して過電流が発生した場合には、ＦＥＴ（Ｑ１）をオフとしてＦＥＴ（Ｑ１）、及び電線を保護することができる。
【０１０２】
次に、オア回路ＯＲ１の出力信号を用いて過電流判定を行うことによる作用について、図９〜図１１を参照して詳細に説明する。
【０１０３】
前述したように、本実施形態では参照電圧Ｖｐが２倍電圧Ｖref2を超えた場合に比較器ＣＭＰ２の出力信号がＨレベルとなり、参照電圧Ｖｐを平滑化して得られる低速追随電圧Ｖｃが基準電圧Ｖref1を超えた場合に比較器ＣＭＰ１の出力信号がＨレベルとなる。更に、これらのうちの少なくとも一方がＨレベルになると、オア回路ＯＲ１の出力信号がＨレベルとなって、過電流判定を満たすことになる。
【０１０４】
つまり、図９に示す曲線ｑ１１のように脈動する負荷電流Ｉ0が流れた場合には、参照電圧Ｖｐのピーク値は２倍電圧Ｖref2を超えないので、比較器ＣＭＰ２の出力信号はＬレベルである。
【０１０５】
他方、低速追随電圧Ｖｃは、曲線ｑ１２に示すように平滑化されるので、負荷電流Ｉ0の脈動の影響が軽減され、基準電圧Ｖref1を超えず、比較器ＣＭＰ１の出力信号はＬレベルとなり、オア回路ＯＲ１の出力信号は継続してＬレベルとなる。即ち、過電流判定を満たさないことになる。従って、このような場合には、ＦＥＴ（Ｑ１）は遮断されることなく、負荷ＲＬの駆動が継続されることになる。
【０１０６】
これに対して、時定数回路を使用せずに、直接参照電圧Ｖｐを比較器ＣＭＰ１の入力端子（＋端子）に供給し、基準電圧Ｖref1と比較するように構成すると（つまり、参照電圧Ｖｐが基準電圧Ｖref1を超えることを過電流判定の条件に設定すると）、図９に示す時刻ｔ２〜ｔ３間では比較器ＣＭＰ１の出力信号はＬレベルとなるが、時刻ｔ１〜ｔ２の間では比較器ＣＭＰ１の出力信号はＨレベルとなり、過電流判定を満たしてしまい、ＦＥＴ（Ｑ１）が遮断されてしまう。
【０１０７】
この問題を回避するためには、図１１に示すように、基準電圧Ｖref１を大きい値とし、図９に示した２倍電圧Ｖref2と同等のレベルに設定しなければならない。この場合には、図１１に示す符号ｑ１３のように、基準電圧Ｖref1を若干下回る程度の電流が継続して流れた場合には、ＦＥＴ（Ｑ１）は遮断されないが、負荷駆動用の回路の電線温度が上昇して過熱するというトラブルが発生してしまう。
【０１０８】
即ち、本発明では、比較器ＣＭＰ１、ＣＭＰ２の出力のうち少なくとも一方がＨレベルとなった場合に、過電流判定を満たすので、図８の符号ｑ１に示したような脈動電流が継続して流れた場合でも、ＦＥＴ（Ｑ１）を誤遮断することがなく、また、低めの過電流が継続して流れた場合には、これを検出してＦＥＴ（Ｑ１）を遮断することができる。
【０１０９】
更に、図１０に示すように、時刻ｔ４の時点で負荷駆動用の回路にデッドショートが発生した場合には、負荷駆動用の回路に短絡電流が流れるので、図１０に示す曲線ｑ１２（低速追随電圧Ｖｃ）は時定数をもって緩やかに上昇するのに対して、曲線ｑ１１（参照電圧Ｖｐ）は急激に上昇し、瞬時に２倍電圧Ｖref2を上回り、更に、４倍電圧Ｖref4を上回る。即ち、低速追随電圧Ｖｃが基準電圧Ｖref1を超えるよりも早く、参照電圧Ｖｐが２倍電圧Ｖref2を上回るので、瞬時に過電流判定が満たされることになり、その後４倍電圧Ｖref4を上回った時点で、ＦＥＴ（Ｑ１）を遮断してＦＥＴ（Ｑ１）、及び電線を保護することができる。
【０１１０】
次に、本発明の特徴的な構成であるＶＢＡモニタ回路１５の動作について、図１２に示すフローチャート、及び図１３に示すタイミングチャートを参照して説明する。図１３において、（ａ）はバッテリＶＢの出力電圧ＶＢＡの変化を示す特性図、（ｂ）はＩＣ回路５１-1（ＣＨ１）に設けられるＶＢＡモニタ回路１５に入力される信号、（ｃ）はその出力信号、（ｄ）はＩＣ回路５１-2（ＣＨ２）に設けられるＶＢＡモニタ回路１５の出力信号、（ｅ）はＩＣ回路５１-3に設けられるＶＢＡモニタ回路１５の出力信号を示している。なお、図１３（ｃ）〜（ｅ）に示す出力信号は、その出力信号が図２に示すオア回路ＯＲ２に出力されることから、「ＯＮ」がＬレベルの信号、「ＯＦＦ」がＨレベルの信号である。
【０１１１】
前述したように、ＶＢＡモニタ回路１５は、バッテリＶＢの出力電圧ＶＢＡを監視し、バッテリ電圧ＶＢＡが所定の電圧（例えば、３．３Ｖ）以下に低下した場合には、ＦＥＴ（Ｑ１）を遮断する動作を複数回（例えば、７回）繰り返し、バッテリ電圧ＶＢＡが通常の電圧に戻らない場合には、負荷駆動用の回路にデッドショートが発生しているものと見なしてＦＥＴ（Ｑ１）をオフ状態に保持し、負荷駆動用の回路を保護する機能を備える。
【０１１２】
始めに、ＶＢＡモニタ回路１５は、図１３に示す時刻ｔ１１で端子Ｄ１からの駆動信号の入力を検出すると（ステップＳ７１）、ターンオン時間Ｔｄonだけ待機し（ステップＳ７２）、その後、時刻ｔ１２でＦＥＴ（Ｑ１）をオンとする信号を出力する（ステップＳ７３）。即ち、Ｌレベルの出力信号をオア回路ＯＲ２に出力する。これにより、ＦＥＴ（Ｑ１）はオンとなり、負荷ＲＬ１が駆動する。
【０１１３】
次いで、ＶＢＡモニタ回路１５は、ＦＥＴ（Ｑ１）がオンとなってからの第１経過時間Ｔｘの計時を開始する（ステップＳ７４）。更に、第２経過時間Ｔｒの計時を開始する（ステップＳ７５）。ここで、第１経過時間Ｔｘは、ＦＥＴ（Ｑ１）がオンとされてからバッテリ電圧ＶＢＡが３．３Ｖ未満に低下するまでの時間を計時するために使用し、第２経過時間Ｔｒは、ＦＥＴ（Ｑ１）がオンとされてから予め設定したインターバル時間Ｔｃ（第１の所定時間、例えば０．２秒）が経過したか否かを判断するために使用する。
【０１１４】
ＶＢＡモニタ回路１５は、第２経過時間Ｔｒがインターバル時間Ｔｃ未満であるか否かを判定する（ステップＳ７６）。そして、第２経過時間Ｔｒがインターバル時間Ｔｃ以上である場合には（ステップＳ７６でＮＯ）、ＦＥＴ（Ｑ１）がオフとされた回数を示すカウント値Ｎを０にリセットする（ステップＳ７７）。
【０１１５】
他方、第２経過時間Ｔｒがインターバル時間Ｔｃ未満である場合には（ステップＳ７６でＹＥＳ）、バッテリ電圧ＶＢＡが所定電圧として設定した３．３Ｖ未満であるか否かを判断する（ステップＳ７８）。この処理では、負荷駆動用の回路にデッドショートが発生しているか否かを判定しており、負荷駆動用の回路にデッドショートが発生している場合には、ＦＥＴ（Ｑ１）をオンとした際に負荷駆動用の回路に逆起電力が生じて、バッテリ電圧ＶＢＡが急激に低下するので、３．３Ｖ未満に低下することになる。
【０１１６】
そして、負荷駆動用の回路にデッドショートが発生しておらず、バッテリ電圧ＶＢＡが３．３Ｖ以上である場合には（ステップＳ７８でＮＯ）、ステップＳ７６〜Ｓ７８の処理が繰り返されて、ＦＥＴ（Ｑ１）のオン状態が保持される。
【０１１７】
他方、負荷駆動用の回路にデッドショートが発生し、バッテリ電圧ＶＢＡが３．３Ｖ未満になった場合には（図１３の時刻ｔ１３）、ＶＢＡモニタ回路１５は、ＦＥＴ（Ｑ１）をオフとする（ステップＳ７９）。即ち、ＶＢＡモニタ回路１５の出力信号をＨレベルとしてオア回路ＯＲ２の出力信号をＨレベルとし、フリップフロップ回路１２の出力をＬレベルとして、ＦＥＴ（Ｑ１）をオフとする。
【０１１８】
その後、ＶＢＡモニタ回路１５は、乱数値によりランダムに決定される待機時間Ｔｐを設定する（ステップＳ８０）。この乱数値は、例えば、図２に示したチャージポンプ１３のデータラッチ（０，１，２，３）に基づいて、任意の数値に設定することができ、待機時間Ｔｐはランダムな時間に設定されることになる。
【０１１９】
次いで、ＶＢＡモニタ回路１５は、ステップＳ７４の処理で計時した第１経過時間Ｔｘが予め設定した閾値時間４００μsec未満であるか否かを判断する（ステップＳ８１）。即ち、ＩＣ回路５１-1において、ＦＥＴ（Ｑ１）をオンとしてからバッテリ電圧ＶＢＡが低下して３．３Ｖを下回るまでの第１経過時間Ｔｘが、閾値時間として設定した４００μsec未満であるか否かが判断される。
【０１２０】
そして、４００μsec未満である場合には（ステップＳ８１でＹＥＳ）、ＦＥＴ（Ｑ１）がオフとされた回数を示すカウント値Ｎをインクリメント（Ｎ＝Ｎ＋１）して（ステップＳ８２）、ステップＳ８３に処理を進める。他方、４００μsec以上である場合には（ステップＳ８１でＮＯ）、カウント値Ｎをインクリメントせずに、ステップＳ８３に処理を進める。この処理では、ＦＥＴ（Ｑ１）のオン後、極めて早く（４００μsec以内で）バッテリ電圧ＶＢＡが３．３Ｖ未満に低下した場合には、デッドショートが発生している可能性が極めて高いのでカウント値Ｎをインクリメントし、そうでない場合にはカウント値Ｎをインクリメントしない。
【０１２１】
その後、ＶＢＡモニタ回路１５は、カウント値Ｎの値が０であるか否かを判断し（ステップＳ８３）、Ｎ＝０である場合には（ステップＳ８３でＹＥＳ）、カウント値Ｎを１に設定する（ステップＳ８４）。この処理では、デッドショートの発生していない負荷駆動用の回路に接続されたＩＣ回路５１-1、５１-3で処理されるカウント値ＮをＮ＝１に維持する。
【０１２２】
他方、Ｎ＝０でないと判断された場合（ステップＳ８３でＮＯ）、或いはステップＳ８４の処理でＮ＝１に設定された場合には、カウント値Ｎがカウント閾値として設定した「７」であるか否かを判断する（ステップＳ８５）。そして、Ｎ＝７であると判断した場合には（ステップＳ８５でＹＥＳ）、駆動信号の出力をＬレベルにラッチしてＦＥＴ（Ｑ１）のオフ状態を保持する（ステップＳ８８）。つまり、ＦＥＴ（Ｑ１）がオフとされた後、再度オンとするリトライ動作を７回繰り返してもなお逆起電力に起因するバッテリ電圧ＶＢＡの低下が継続される場合には、負荷駆動用の回路にデッドショートが発生しているものと判断して、ＦＥＴ（Ｑ１）をオフ状態に保持して負荷ＲＬ１の駆動を停止させる。
【０１２３】
また、カウント値Ｎが７に達していない場合には（ステップＳ８５でＮＯ）、バッテリ電圧ＶＢＡが閾値電圧として設定した３．３Ｖを上回ったか否かを判断し（ステップＳ８６）、バッテリ電圧ＶＢＡが３．３Ｖを上回らない場合には（ステップＳ８６でＮＯ）、バッテリ電圧ＶＢＡが３．３Ｖを上回るまで待機する。その後、図１３の時刻ｔ１４でバッテリ電圧ＶＢＡが３．３Ｖを上回った場合には（ステップＳ８６でＹＥＳ）、ステップＳ８０の処理で決定した待機時間Ｔｐだけ待機し、その後、ステップＳ７３の処理に戻って再度ＦＥＴ（Ｑ１）をオンとする。
【０１２４】
次に、上記の動作を、図１３に示すタイミングチャートを参照して、より詳細に説明する。いま、図１に示した３個のＩＣ回路５１-1（ＣＨ１）、５１-2（ＣＨ２）、５１-3（ＣＨ３）のうち、ＩＣ回路５１-1に接続した負荷駆動用の回路にデッドショートが発生しているものとすると、ＩＣ回路５１-1のＦＥＴ（Ｑ１）をオンとした時刻（ｔ１２）の直後に負荷駆動用の回路に逆起電力が発生するので、時間ｙ１が経過した時刻ｔ１３にてバッテリ電圧ＶＢＡは３．３Ｖ未満に低下して該ＦＥＴ（Ｑ１）はオフとされる。
【０１２５】
この際、図１３（ｄ）、（ｅ）に示すように、他の２個のＩＣ回路５１-2（ＣＨ２）、５１-3（ＣＨ３）のＶＢＡモニタ回路１５においても、バッテリ電圧ＶＢＡの低下が検出されるので、それぞれのＦＥＴ（Ｑ１）をオフとしてＦＥＴ（Ｑ１）、及び電線を保護する。つまり、時刻ｔ１３の時点で全てのＩＣ回路５１-1〜５１-3のＦＥＴ（Ｑ１）がオフとされる。
【０１２６】
また、ＩＣ回路５１-1ではデッドショートが発生しているのでＦＥＴ（Ｑ１）をオンとしてから時間ｙ１が経過した後に（ｙ１は４００μsec未満）バッテリ電圧ＶＢＡが３．３Ｖ未満に低下し、カウント値ＮがインクリメントされてＮ＝１となる（図１２のステップＳ８２参照）。
【０１２７】
その後、各ＩＣ回路５１-1〜５１-3に接続された各負荷ＲＬ１〜ＲＬ３は全てオフとなるので、バッテリ電圧ＶＢＡは上昇を開始し、時刻ｔ１４でバッテリ電圧ＶＢＡが３．３Ｖ以上に戻ると、待機時間Ｔｐの計時が開始され、待機時間Ｔｐが経過した後に、再度各ＩＣ回路５１-1〜５１-3のＦＥＴ（Ｑ１）がオンとされる（図１２のステップＳ８７参照）。この際、図１２のステップＳ８０の処理では乱数値に基づいて待機時間Ｔｐがランダムに設定されるので、各ＩＣ回路５１-1〜５１-3毎に待機時間Ｔｐが相違することになる。つまり、各ＩＣ回路５１-1〜５１-3に設けられるＦＥＴ（Ｑ１）は、時刻ｔ１３で同時にオフとされた後、同時にオンとされるのではなく、時間差をもってオンとされる。例えば、図１３（ｃ）に示すようにＩＣ回路５１-1では待機時間がＴｐ１、Ｔｐ４、Ｔｐ６に設定され、ＩＣ回路５１-2では待機時間がＴｐ２（＞Ｔｐ１）、Ｔｐ７に設定され、ＩＣ回路５１-3では待機時間がＴｐ３（＜Ｔｐ３）、Ｔｐ５、Ｔｐ８に設定される。
【０１２８】
従って、ＩＣ回路５１-2のＦＥＴ（Ｑ１）は、図１３（ｄ）に示すように、ＩＣ回路５１-1のＦＥＴ（Ｑ１）が再度オンとされる時刻ｔ１５よりも遅い時刻ｔ１６で再度オンとされる。また、ＩＣ回路５１-3のＦＥＴ（Ｑ１）は、図１３（ｅ）に示すように、ＩＣ回路５１-1のＦＥＴ（Ｑ１）が再度オンとされる時刻ｔ１５よりも早い時刻ｔ１７で再度オンとされる。
【０１２９】
その結果、各ＩＣ回路５１-1〜５１-3のＦＥＴ（Ｑ１）がオンなるタイミングは一致せず同時にオンとならないので、突入電流が一致することはなく、各ＩＣ回路５１-1〜５１-3での突入電流が重複することを回避できる。
【０１３０】
また、ＩＣ回路５１-1は、時間Ｔｐ１が経過した時刻ｔ１５にてＦＥＴ（Ｑ１）が再度オンとされるが、デッドショートが発生しているので、時間ｙ２（４００μsec未満）が経過した時刻ｔ１８でＦＥＴ（Ｑ１）は再度オフとなる。従って、カウント値Ｎがインクリメントされて、Ｎ＝２となる。そして、上記の処理が繰り返され、カウント値ＮがＮ＝７となった時点で、ＩＣ回路５１-1の出力信号がオフ状態に保持され（図１２のステップＳ８８参照）、ＩＣ回路５１-1に接続された負荷駆動用の回路の駆動が停止される。
【０１３１】
この際、デッドショートの発生していないＩＣ回路５１-2では、ＦＥＴ（Ｑ１）がオンとされてから、次回オンとされるまでの所要時間ｙ５、ｙ８は４００μsec以上であるので、カウント値はインクリメントされず、Ｎ＝１が維持される。同様に、ＩＣ回路５１-3では、ＦＥＴ（Ｑ１）がオンとされてから、次回オンとされるまでの所要時間ｙ３、ｙ６、ｙ９は４００μsec以上であるので、カウント値はインクリメントされず、Ｎ＝１が維持される。従って、オフ状態にラッチされることはなく、オン状態が保持される。更に、デッドショートの発生源であるＩＣ回路５１-1がオフとされた後には、バッテリ電圧ＶＢＡが３．３Ｖ未満に低下することはないので、正常に動作しているＩＣ回路５１-2、５１-3のＦＥＴ（Ｑ１）がオンとなった後はこのオン状態が保持されて負荷ＲＬ２、ＲＬ３の駆動が継続されることになる。
【０１３２】
また、図１３（ｃ）の時刻ｔ１９〜ｔ２０の区間で示すように、時刻ｔ１９でＦＥＴ（Ｑ１）がオンとされ、バッテリ電圧ＶＢＡが３．３Ｖ未満に低下するまでの所要時間ｙ４が４００μsec以上であった場合には、時刻ｔ２０でＦＥＴ（Ｑ１）はオンとなるものの、カウント値Ｎはインクリメントされず、この時点でのＮの値（Ｎ＝１）が保持されることになる。そして、次回ＦＥＴ（Ｑ１）をオンとした後、４００μsec以内にバッテリ電圧ＶＢＡが３．３Ｖ未満に低下した場合には、カウント値ＮはＮ＝１から再度インクリメントされる。その結果、時間ｙ７、ｙ１０でカウント値Ｎがインクリメントされ、Ｎ＝７になると、ＩＣ回路５１-1はオフ状態に保持される。
【０１３３】
更に、ＩＣ回路５１-1のＦＥＴ（Ｑ１）を最初にオンとした後、図１２のステップＳ７６で設定したインターバル時間Ｔｃが経過した場合には、カウント値Ｎがリセットされる。従って、バッテリ電圧ＶＢＡの低下が連続して発生しなければ、インターバル時間Ｔｃの経過後にカウント値Ｎはリセットされるので、デッドショート以外の理由によりバッテリ電圧ＶＢＡが低下したような場合に、負荷駆動用の回路をオフ状態に保持するという誤動作を防止できる。
【０１３４】
このようにして、本実施形態に係る過電流保護装置では、ＦＥＴ（Ｑ１）をオンとした後、バッテリ電圧ＶＢＡが閾値電圧として設定した３．３Ｖ未満に低下した場合に、各ＩＣ回路５１-1〜５１-3に設けられる各ＦＥＴ（Ｑ１）をオフとして、各負荷駆動用の回路を遮断する。また、ＦＥＴ（Ｑ１）をオンとしてからバッテリ電圧ＶＢＡが３．３Ｖ未満に低下するまでの経過時間を計時し、閾値時間として設定した４００μsec未満である場合には、カウント値Ｎをインクリメントする。そして、ランダムに設定した待機時間Ｔｐ（Ｔｐ１〜Ｔｐ８）が経過した後に、各ＩＣ回路５１-1〜５１-3のＦＥＴ（Ｑ１）をオンとする。
【０１３５】
従って、デッドショートが発生している負荷に接続したＩＣ回路は、カウント値ＮがインクリメントされてＮ＝７となり、オフ状態に保持される。また、デッドショートが発生していない負荷に接続したＩＣ回路は、カウント値Ｎはインクリメントされず、カウント値Ｎは７に達しないので、オン状態が継続されることになる。その結果、デッドショートが発生している負荷駆動用の回路のみを停止させ、それ以外の負荷駆動用の回路の駆動を継続することができる。即ち、複数の過電流保護装置で、リトライ動作を行う際のタイミングがランダムに設定されるので、各負荷駆動用の回路に設けられたＦＥＴ（Ｑ１；電子スイッチ）が同時にオンとることを回避でき、デッドショートが発生している負荷駆動用の回路を容易に判別できる。
【０１３６】
また、カウント値Ｎはインターバル時間Ｔｃ（例えば、０．２秒）以内に７回に達しない場合にはリセットされるので、デッドショート以外の原因でバッテリ電圧ＶＢＡが低下するような場合に、負荷駆動用の回路が誤遮断されることを防止できる。
【０１３７】
更に、バッテリ電圧ＶＢＡが３．３Ｖ（閾値電圧）未満に低下してＦＥＴ（Ｑ１）がオフとされ、その後、再度上昇して３．３Ｖを上回った時点で、待機時間Ｔｐの計時が開始されるので、各ＩＣ回路５１-1〜５１-3で、待機時間Ｔｐの計時を開始する時刻を一致させることができ、正確に待機時間Ｔｐを計時することができる。
【０１３８】
以上、本発明の過電流保護装置、及び過電流保護システムを図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【０１３９】
例えば、本実施形態では、３個ＩＣ回路５１-1〜５１-3を用いて３系統の負荷駆動用の回路を過電流から保護する構成について説明したが、本発明は３個のＩＣ回路に限定されるものではない。
【産業上の利用可能性】
【０１４０】
本発明は、車両に搭載される負荷を駆動するＦＥＴ（Ｑ１）、及び電線の過電流保護に利用することができる。
【符号の説明】
【０１４１】
１１  バッファ
１２  フリップフロップ回路
１３  チャージポンプ
１４  ロジック回路
１５  ＶＢＡモニタ回路
１６  Ｖds検出回路
１７  オン故障検出器
１８  発振器
１９  過電圧検出器
５１-1〜５３-3  ＩＣ回路
ＶＢ  バッテリ（直流電源）
Ｑ１  マルチソースＦＥＴ
Ｑ１ａ  メインＦＥＴ
Ｑ１ｂ  サブＦＥＴ
ＣＭＰ１〜ＣＭＰ５  比較器
ＡＭＰ１  アンプ
ＯＲ１  オア回路
ＯＲ２  オア回路
ＡＮＤ１  アンド回路
Ｒis  電流検出抵抗
【図１】
2011166872.tif 000003
【図２】
2011166872.tif 000004
【図３】
2011166872.tif 000005
【図４】
2011166872.tif 000006
【図５】
2011166872.tif 000007
【図６】
2011166872.tif 000008
【図７】
2011166872.tif 000009
【図８】
2011166872.tif 000010
【図９】
2011166872.tif 000011
【図１０】
2011166872.tif 000012
【図１１】
2011166872.tif 000013
【図１２】
2011166872.tif 000014
【図１３】
2011166872.tif 000015
【図１４】
2011166872.tif 000016