(57)【要約】【課題】電源電圧の変動しやすい容量の小さい電源である環境下でも、安定したパルス信号を生成できるようにする。【解決手段】タイミング制御回路１−１，１−２と論理回路２−１とを設ける。タイミング制御回路１−１，１−２は、放電制御端子Ｓ１1，Ｓ２1と充電制御端子Ｓ１2，Ｓ２2，と信号出力端子Ｔ１，Ｔ２を有し、内部に時定数素子を備えている。先ず、充電制御端子Ｓ１2，Ｓ２2へ充電の開始を指示し、端子Ｔ１，Ｔ２から出力される電圧ＶＴ１，ＶＴ２を「Ｈ」レベルとする。次に、放電制御端子Ｓ１1へ放電の開始を指示し、遅延時間τ１経過後に電圧ＶＴ１を「Ｌ」レベルとし、タイミング制御回路１−２での放電を開始させ、遅延時間τ２経過後に電圧ＶＴ２を「Ｌ」レベルとする。このタイミング制御回路１−１，１−２からの電圧ＶＴ１，ＶＴ２を論理回路２−１へ与え、論理回路２−１よりタイミング制御回路１−２での遅延時間τ２をパルス幅とするパルス信号ＰＳ１を得る。【選択図】  図１
2011055329.tif 000002
【特許請求の範囲】
【請求項１】
放電開始の指示を受けて、あらかじめ充電されている電荷の放電を開始し、この放電によって定まる遅延時間の経過後に第１のタイミング信号を生成する第１のタイミング生成回路と、
この第１のタイミング生成回路が生成する第１のタイミング信号を受けて、あらかじめ充電されている電荷の放電を開始し、この放電によって定まる遅延時間の経過後に第２のタイミング信号を生成する第２のタイミング生成回路と、
前記第１のタイミング生成回路が生成する第１のタイミング信号と前記第２のタイミング生成回路が生成する第２のタイミング信号とから第１のパルス信号を生成する第１の論理回路と
を備えることを特徴とするパルス生成回路。
【請求項２】
請求項１に記載されたパルス生成回路において、
前記第２のタイミング生成回路が生成する第２のタイミング信号を受けて、あらじめ充電されている電荷の放電を開始し、この放電によって定まる遅延時間の経過後に第３のタイミング信号を生成する第３のタイミング生成回路と、
前記第２のタイミング生成回路が生成する第２のタイミング信号と前記第３のタイミング生成回路が生成する第３のタイミング信号とから第２のパルス信号を生成する第２の論理回路と
を備えることを特徴とするパルス生成回路。
【請求項３】
請求項２に記載されたパルス生成回路において、
前記第３のタイミング生成回路と同様にして、前段のタイミング生成回路が生成するタイミング信号を次々に受けて、あらじめ充電されている電荷の放電を開始し、この放電によって定まる遅延時間の経過後にタイミング信号を生成する複数のタイミング生成回路と、
前記第２の論理回路と同様にして、２つのタイミング生成回路が生成するタイミング信号からパルス信号を生成する複数の論理回路と
を備えることを特徴とするパルス生成回路。
【請求項４】
請求項１〜３の何れか１項に記載されたパルス生成回路において、
前記全てのタイミング生成回路は、前記第１のタイミング生成回路が前記放電開始の指示を受ける前に同時に充電される
ことを特徴とするパルス生成回路。
【請求項５】
請求項１〜４の何れか１項に記載されたパルス生成回路において、
前記全てのタイミング生成回路は、最終段のタイミング生成回路がタイミング信号を生成する毎に同時に充電される
ことを特徴とするパルス生成回路。
【請求項６】
請求項５に記載されたパルス生成回路において、
前記第１のタイミング生成回路は、
前記全てのタイミング生成回路の充電が完了した後、前記放電開始の指示を受けて、その充電されている電荷の放電を開始する
ことを特徴とするパルス生成回路。
【請求項７】
放電開始の指示を第１のタイミング生成回路に与え、当該第１のタイミング生成回路において、充電されている電荷の放電を開始させ、この放電によって定まる遅延時間の経過後に第１のタイミング信号を生成させるステップと、
この第１のタイミング生成回路が生成する第１のタイミング信号を第２のタイミング生成回路へ与え、当該第２のタイミング生成回路において、充電されている電荷の放電を開始させ、この放電によって定まる遅延時間の経過後に第２のタイミング信号を生成させるステップと、
前記第１のタイミング生成回路が生成する第１のタイミング信号および前記第２のタイミング生成回路が生成する第２のタイミング信号を第１の論理回路へ与え、当該第１の論理回路において、第１のパルス信号を生成させるステップと
を備えることを特徴とするパルス生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、発振器なしでパルス信号を生成するパルス生成回路およびパルス生成方法に関するものである。
【背景技術】
【０００２】
「いつでも、どこでも、だれでも」といわれるユビキタスネットワーク社会を真に実現するためには、物に付随する情報とその物自身が密接に結びつく必要がある。この機能の実現のため、物と情報を結び付けるＲＦＩＤ（radio frequency identification）と呼ばれる無線タグが普及し始めている。このＲＦＩＤが世間に広く普及するには、低価格化、通信距離の遠距離化、返信の確度などといった解決すべき課題も多い。
【０００３】
このＲＦＩＤは電池を持たず外部の電波から電力を回収して動作するため、不安定な電源電圧下で動作しなければならず、低消費電力でありかつ電圧の変動に強い回路構成が重要となる。また、ＲＦＩＤでは電力の受信とデータの送信に同じアンテナを用いる。このことから、データ送信時に十分な電力を回収できないため、電力受信時に貯めておいた電力を用いて動作する必要がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−０４４４１４号公報（特開１９９２−０４４４１４号公報）
【特許文献２】特開平４−２６７６２２号公報（特開１９９２−２６７６２２号公報）
【特許文献３】特開平１−３０３９１６号公報（特開１９８９−３０３９１６号公報）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、ＲＦＩＤでは、回路の動作タイミングを決定するクロックやパルスを生成する回路として、リングオシレータや電圧制御発振器などが用いられている。しかし、このリングオシレータや電圧制御発振器などは、常に一定の電力を消費するため、電源電圧が変動しやすい容量の小さな電源を用いて動作する場合、電源電圧の変動を生じさせ、回路動作に影響を与えるという問題がある。なお、本願に関連する技術として、特許文献１，２，３などが開示されているが、何れも本願とはその構成が異なっている。
【０００６】
本発明は、このような課題を解決するためになされたもので、その目的とするところは、電源電圧の変動しやすい容量の小さい電源である環境下でも、安定したパルス信号を生成することが可能なパルス生成回路およびパルス生成方法を提供することにある。
【課題を解決するための手段】
【０００７】
このような目的を達成するために本発明は、放電開始の指示を受けて、あらじめ充電されている電荷の放電を開始し、この放電によって定まる遅延時間の経過後に第１のタイミング信号を生成する第１のタイミング生成回路と、この第１のタイミング生成回路が生成する第１のタイミング信号を受けて、あらじめ充電されている電荷の放電を開始し、この放電によって定まる遅延時間の経過後に第２のタイミング信号を生成する第２のタイミング生成回路と、第１のタイミング生成回路が生成する第１のタイミング信号と第２のタイミング生成回路が生成する第２のタイミング信号とから第１のパルス信号を生成する第１の論理回路とを設けたものである。
【０００８】
この発明によれば、放電開始の指示が第１のタイミング生成回路に与えられ、当該第１のタイミング生成回路において、充電されている電荷の放電が開始され、この放電によって定まる遅延時間の経過後に第１のタイミング信号が生成される。そして、この第１のタイミング生成回路が生成する第１のタイミング信号が第２のタイミング生成回路へ与えらえ、当該第２のタイミング生成回路において、充電されている電荷の放電が開始され、この放電によって定まる遅延時間の経過後に第２のタイミング信号が生成される。この第１のタイミング生成回路が生成する第１のタイミング信号および第２のタイミング生成回路が生成する第２のタイミング信号が第１の論理回路へ与えられ、当該第１の論理回路において、第１のパルス信号が生成される。
【発明の効果】
【０００９】
本発明によれば、タイミング生成回路にあらかじめ充電されている電荷、すなわちタイミング生成回路にあらかじめ貯蓄されている電力を用いてタイミング信号が生成され、この貯蓄された電力を用いて生成されたタイミング信号からパルス信号が生成されるので、パルス信号を生成する際の消費電力を大幅に削減することができ、電源電圧の変動しやすい容量の小さい電源である環境下でも、安定したパルス信号を生成することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明に係るパルス生成回路の第１の実施例（実施例１）の構成の一部を示すブロック図である。
【図２】このパルス生成回路で用いられる論理回路（排他的論理和（ＥＸＯＲ回路））の真理値表を示す図である。
【図３】実施例１のパルス生成回路の動作を説明するためのタイムチャートである。
【図４】本発明に係るパルス生成回路の第２の実施例（実施例２）の構成の一部を示すブロック図である。
【図５】実施例２のパルス生成回路の動作を説明するためのタイムチャートである。
【図６】本発明に係るパルス生成回路の第３の実施例（実施例３）の構成の一部を示すブロック図である。
【図７】実施例３のパルス生成回路の動作を説明するためのタイムチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明に係るパルス生成回路の実施例について、図面を参照して詳細に説明する。なお、以下に説明する実施例によりこの発明が限定されるものではない。
【００１２】
〔実施例１〕
図１はこの発明に係るパルス生成回路の第１の実施例（実施例１）の構成の一部を示すブロック図である。この実施例１のパルス生成回路は、放電制御端子Ｓ１1と充電制御端子Ｓ１2を入力端子とし、信号出力端子Ｔ１を出力端子とするタイミング生成回路１−１と、放電制御端子Ｓ２1と充電制御端子Ｓ２2を入力端子とし、信号出力端子Ｔ２を出力端子とするタイミング生成回路１−２と、信号入力端子Ｕ１1，Ｕ１2を入力端子とし、パルス出力端子Ｐ１を出力端子とする論理回路２−１とを備えている。
【００１３】
タイミング生成回路１−１，１−２は内部に時定数素子（図示せず）を持ち、その時定数素子への充放電により遅延時間が生じ、パルスが状態遷移するタイミングを生成する。このタイミングの生成については後述する。
【００１４】
タイミング生成回路１−１は、放電制御端子Ｓ１1の電圧レベルが「Ｌ」レベルとされている時、充電制御端子Ｓ１2に「Ｌ」レベルの信号が入力されると、時定数素子が充電される。この時定数素子の充電により、その充電電圧が十分に充電された状態を示す閾値電圧に達すると、信号出力端子Ｔ１の電圧レベルが「Ｈ」レベル（充電状態を示す値）となる。そして、信号出力端子Ｔ１の電圧レベルが「Ｈ」レベルとなると、充電制御端子Ｓ１2の電圧レベルに拘わらず、放電制御端子Ｓ１1の電圧レベルが「Ｌ」レベルから「Ｈ」レベルへ変化しない限り、信号出力端子Ｔ１の電圧レベルは「Ｈ」レベルを保つ。放電制御端子Ｓ１1の電圧レベルが「Ｌ」レベルから「Ｈ」レベルへ変化すると、タイミング生成回路１−１内の時定数素子は放電を開始し、この放電によって定まる遅延時間τ１の経過後に、信号出力端子Ｔ１の電圧レベルは「Ｌ」レベル（未充電状態を示す値）となる。
【００１５】
タイミング生成回路１−２は、放電制御端子Ｓ２1の電圧レベルが「Ｌ」レベルとされている時、充電制御端子Ｓ２2に「Ｌ」レベルの信号が入力されると、時定数素子が充電される。この時定数素子の充電により、その充電電圧が十分に充電された状態を示す閾値電圧に達すると、信号出力端子Ｔ２の電圧レベルが「Ｈ」レベル（充電状態を示す値）となる。そして、信号出力端子Ｔ２の電圧レベルが「Ｈ」レベル（充電状態を示す値）となると、充電制御端子Ｓ２2への信号のレベルに拘わらず、放電制御端子Ｓ２1の電圧レベルが「Ｈ」レベルから「Ｌ」レベルへ変化しない限り、信号出力端子Ｔ２の電圧レベルは「Ｈ」レベルを保つ。放電制御端子Ｓ２1の電圧レベルが「Ｈ」レベルから「Ｌ」レベルへ変化すると、タイミング生成回路１−２内の時定数素子は放電を開始し、この放電によって定まる遅延時間τ２の経過後に、信号出力端子Ｔ２の電圧レベルは「Ｌ」レベル（未充電状態を示す値）となる。
【００１６】
タイミング生成回路１−１の信号出力端子Ｔ１は、タイミング生成回路１−２の放電制御端子Ｓ２1に接続されるとともに、論理回路２−１の信号入力端子Ｕ１1に接続されている。タイミング生成回路１−２の信号出力端子Ｔ２は、論理回路２−１の信号入力端子Ｕ１2に接続されている。論理回路２−１は排他的論理和（ＥＸＯＲ回路）とされている。図２に論理回路２−１の真理値表を示す。
【００１７】
〔実施例１の動作〕
次に、図３に示すタイミングチャートを参照して、図１に示した実施例１の動作について説明する。なお、この実施例１では、タイミング生成回路１−１の放電制御端子Ｓ１1に与えられる電圧をＶＤ、充電制御端子Ｓ１2に与えられる電圧をＶＣ１、信号出力端子Ｔ１から出力される電圧をＶＴ１、タイミング生成回路１−２の充電制御端子Ｓ２2に与えられる電圧をＶＣ２、信号出力端子Ｔ２から出力される電圧をＶＴ２、論理回路２−１のパルス信号出力端子Ｐ１から出力される電圧をＶＰ１とする。
【００１８】
今、初期状態として、放電制御端子Ｓ１1への電圧ＶＤが「Ｌ」レベル、充電制御端子Ｓ１2，Ｓ２2への電圧ＶＣ１，ＶＣ２が「Ｈ」レベル、信号出力端子Ｔ１，Ｔ２からの電圧ＶＴ１，ＶＴ２が「Ｌ」レベル（未充電状態を示す値）、パルス信号出力端子Ｐ１からの電圧ＶＰ１が「Ｌ」レベルであるとする。
【００１９】
〔充電〕
この状態から、先ず、充電制御端子Ｓ１2，Ｓ２2への電圧ＶＣ１，ＶＣ２を「Ｌ」レベルとする（図３（ｂ），（ｄ）に示すｔ１点）。すなわち、充電制御端子Ｓ１2，Ｓ２2への充電の指示をＯＮとする。
【００２０】
これにより、タイミング生成回路１−１，１−２における時定数素子の充電が開始され、その充電電圧が十分に充電された状態を示す閾値電圧に達すると、信号出力端子Ｔ１，Ｔ２から出力される電圧ＶＴ１，ＶＴ２が「Ｈ」レベル（充電状態を示す値）となる（図３（ｃ），（ｅ）に示すｔ２点）。
【００２１】
タイミング生成回路１−１，１−２において、信号出力端子Ｔ１，Ｔ２の電圧レベルが「Ｈ」レベルとなったら、充電制御端子Ｓ１2，Ｓ２2への電圧ＶＣ１，ＶＣ２を「Ｈ」レベルとする（図３（ｂ），（ｄ）に示すｔ２点）。すなわち、充電制御端子Ｓ１2，Ｓ２2への充電の指示をＯＦＦとする。この場合、放電制御端子Ｓ１1，Ｓ２1への放電の指示がＯＮとされない限り（リーク電流は無視）、信号出力端子Ｔ１，Ｔ２から出力される電圧ＶＴ１，ＶＴ２は「Ｈ」レベルを保つ。
【００２２】
〔放電（１段目）：タイミング生成回路１−１〕
次に、タイミング生成回路１−１の放電制御端子Ｓ１1への電圧ＶＤを「Ｈ」レベルとする（図３（ａ）に示すｔ２点）。すなわち、放電制御端子Ｓ１1への放電の指示をＯＮとする。
【００２３】
この放電開始の指示を受けて、タイミング生成回路１−１における時定数素子が放電を開始し（あらかじめ充電されている電荷の放電を開始し）、この放電によって定まる遅延時間τ１の経過後に、タイミング生成回路１−１の信号出力端子Ｔ１から出力される電圧ＶＴ１が「Ｌ」レベル（未充電状態を示す値）となる（図３（ｃ）に示すｔ３点）。
【００２４】
〔放電（２段目）：タイミング生成回路１−２〕
タイミング生成回路１−１の信号出力端子Ｔ１から出力される電圧ＶＴ１が「Ｌ」レベルとなると、この「Ｌ」レベルの電圧ＶＴ１がタイミング生成回路１−２の放電制御端子Ｓ２1に放電開始の指示として与えられる。これにより、タイミング生成回路１−２における時定数素子が放電を開始し（あらかじめ充電されている電荷の放電を開始し）、この放電によって定まる遅延時間τ２の経過後に、タイミング生成回路１−２の信号出力端子Ｔ２から出力される電圧ＶＴ２が「Ｌ」レベル（未充電状態を示す値）となる（図３（ｅ）に示すｔ４点）。
【００２５】
〔パルス信号の生成：論理回路２−１〕
タイミング生成回路１−１から出力される電圧ＶＴ１が「Ｌ」レベルとなると（図３（ｃ）に示すｔ３点）、この「Ｌ」レベルの電圧ＶＴ１が論理回路２−１の信号入力端子Ｕ１1へ与えられる。この時、論理回路２−１の信号入力端子Ｕ１2へはタイミング生成回路１−２からの「Ｈ」レベルの電圧ＶＴ２が与えられているので、論理回路２−１のパルス出力端子Ｐ１から出力される電圧ＶＰ１は「Ｈ」レベルとなる（図３（ｆ）に示すｔ３点）。
【００２６】
タイミング生成回路１−２から出力される電圧ＶＴ２が「Ｌ」レベルとなると（図３（ｅ）に示すｔ４点）、この「Ｌ」レベルの電圧ＶＴ２が論理回路２−１の信号入力端子Ｕ１2へ与えられる。この時、論理回路２−１の信号入力端子Ｕ１1へはタイミング生成回路１−１からの「Ｌ」レベルの電圧ＶＴ１が与えられているので、論理回路２−１のパルス出力端子Ｐ１から出力される電圧ＶＰ１は「Ｌ」レベルとなる（図３（ｆ）に示すｔ４点）。
【００２７】
これにより、図３（ｆ）に示されるように、タイミング生成回路１−１が出力する電圧ＶＴ１の「Ｈ」レベルから「Ｌ」レベルへの立ち下がり時刻（第１のタイミング信号の発生時刻）とタイミング生成回路１−２が出力する電圧ＶＴ２の「Ｈ」レベルから「Ｌ」レベルへの立ち下がり時刻（第２のタイミング信号の発生時刻）とによってその幅が定まるパルス信号ＰＳ１が生成され、すなわちそのパルス幅をタイミング生成回路１−２での遅延時間τ２とするパルス信号ＰＳ１が生成され、この生成されたパルス信号ＰＳ１が論理回路２−１の信号出力端子Ｐ１から出力されるものとなる。
【００２８】
〔実施例１の効果〕
以上の説明から分かるように、この実施例１では、タイミング生成回路１−１，１−２における時定数素子をあらかじめ充電しておき、その後順次放電動作をさせるた、パルス信号ＰＳ１の生成時に充電動作による電源電圧の低下がなく、容量の小さい電源でも安定したタイミング生成動作が可能となる。これにより、パルス信号を生成する際の消費電力を削減するとともに、電源電圧の変動しやすい容量の小さい電源である環境下でも、安定したパルス信号を生成することが可能となる。
【００２９】
〔実施例２〕
図４はこの発明に係るパルス生成回路の第２の実施例（実施例２）の構成の一部を示すブロック図である。この実施例２のパルス生成回路は、図１に示したパルス生成回路を基本構成とし、この基本構成にタイミング生成回路１−３と論理回路２−２を加えた回路構成としている。なお、タイミング生成回路１−３はタイミング生成回路１−２と同一の機能を有し、論理回路２−２は論理回路２−１と同一の機能を有する。
【００３０】
この実施例２において、タイミング生成回路１−２の信号出力端子Ｔ２は、タイミング生成回路１−３の放電制御端子Ｓ３1に接続されるとともに、論理回路２−２の信号入力端子Ｕ２1に接続されている。タイミング生成回路１−３の信号出力端子Ｔ３は、論理回路２−２の信号入力端子Ｕ２2に接続されている。
【００３１】
〔実施例２の動作〕
次に、図５に示すタイミングチャートを参照して、図４に示した実施例２の動作について説明する。なお、この実施例２では、タイミング生成回路１−１の放電制御端子Ｓ１1に与えられる電圧をＶＤ、充電制御端子Ｓ１2に与えられる電圧をＶＣ１、信号出力端子Ｔ１から出力される電圧をＶＴ１、タイミング生成回路１−２の充電制御端子Ｓ２2に与えられる電圧をＶＣ２、信号出力端子Ｔ２から出力される電圧をＶＴ２、タイミング生成回路１−３の充電制御端子Ｓ３2に与えられる電圧をＶＣ３、信号出力端子Ｔ３から出力される電圧をＶＴ３、論理回路２−１のパルス信号出力端子Ｐ１から出力される電圧をＶＰ１、論理回路２−２のパルス信号出力端子Ｐ２から出力される電圧をＶＰ２とする。
【００３２】
今、初期状態として、放電制御端子Ｓ１1への電圧ＶＤが「Ｌ」レベル、充電制御端子Ｓ１2，Ｓ２2への電圧ＶＣ１，ＶＣ２，ＶＣ３が「Ｈ」レベル、信号出力端子Ｔ１，Ｔ２，Ｔ３からの電圧ＶＴ１，ＶＴ２，ＶＴ３が「Ｌ」レベル（未充電状態を示す値）、パルス信号出力端子Ｐ１，Ｐ２からの電圧ＶＰ１，ＶＰ２が「Ｌ」レベルであるとする。
【００３３】
〔充電〕
この状態から、先ず、充電制御端子Ｓ１2，Ｓ２2，Ｓ３2への電圧ＶＣ１，ＶＣ２，ＶＣ３を「Ｌ」レベルとする（図５（ｂ），（ｄ），（ｆ）に示すｔ１点）。すなわち、充電制御端子Ｓ１2，Ｓ２2，Ｓ３2への充電の指示をＯＮとする。
【００３４】
これにより、タイミング生成回路１−１，１−２，１−３における時定数素子の充電が開始され、その充電電圧が十分に充電された状態を示す閾値電圧に達すると、信号出力端子Ｔ１，Ｔ２，Ｔ３から出力される電圧ＶＴ１，ＶＴ２，ＶＴ３が「Ｈ」レベル（充電状態を示す値）となる（図３（ｃ），（ｅ），（ｇ）に示すｔ２点）。
【００３５】
タイミング生成回路１−１，１−２，１−３において、信号出力端子Ｔ１，Ｔ２，Ｔ３の電圧レベルが「Ｈ」レベルとなったら、充電制御端子Ｓ１2，Ｓ２2，Ｓ３2への電圧ＶＣ１，ＶＣ２，ＶＣ３を「Ｈ」レベルとする（図５（ｂ），（ｄ），（ｆ）に示すｔ２点）。すなわち、充電制御端子Ｓ１2，Ｓ２2，Ｓ３2への充電の指示をＯＦＦとする。この場合、放電制御端子Ｓ１1，Ｓ２1，Ｓ３1への放電の指示がＯＮとされない限り（リーク電流は無視）、信号出力端子Ｔ１，Ｔ２，Ｔ３から出力される電圧ＶＴ１，ＶＴ２，ＶＴ３は「Ｈ」レベルを保つ。
【００３６】
〔放電（１段目）：タイミング生成回路１−１〕
次に、タイミング生成回路１−１の放電制御端子Ｓ１1への電圧ＶＤを「Ｈ」レベルとする（図５（ａ）に示すｔ２点）。すなわち、放電制御端子Ｓ１1への放電の指示をＯＮとする。
【００３７】
この放電開始の指示を受けて、タイミング生成回路１−１における時定数素子が放電を開始し（あらかじめ充電されている電荷の放電を開始し）、この放電によって定まる遅延時間τ１の経過後に、タイミング生成回路１−１の信号出力端子Ｔ１から出力される電圧ＶＴ１が「Ｌ」レベル（未充電状態を示す値）となる（図５（ｃ）に示すｔ３点）。
【００３８】
〔放電（２段目）：タイミング生成回路１−２〕
タイミング生成回路１−１の信号出力端子Ｔ１から出力される電圧ＶＴ１が「Ｌ」レベルとなると、この「Ｌ」レベルの電圧ＶＴ１がタイミング生成回路１−２の放電制御端子Ｓ２1に放電開始の指示として与えられる。これにより、タイミング生成回路１−２における時定数素子が放電を開始し（あらかじめ充電されている電荷の放電を開始し）、この放電によって定まる遅延時間τ２の経過後に、タイミング生成回路１−２の信号出力端子Ｔ２から出力される電圧ＶＴ２が「Ｌ」レベル（未充電状態を示す値）となる（図５（ｅ）に示すｔ４点）。
【００３９】
〔放電（３段目）：タイミング生成回路１−３〕
タイミング生成回路１−２の信号出力端子Ｔ２から出力される電圧ＶＴ２が「Ｌ」レベルとなると、この「Ｌ」レベルの電圧ＶＴ２がタイミング生成回路１−３の放電制御端子Ｓ３1に放電開始の指示として与えられる。これにより、タイミング生成回路１−３における時定数素子が放電を開始し（あらかじめ充電されている電荷の放電を開始し）、この放電によって定まる遅延時間τ３の経過後に、タイミング生成回路１−３の信号出力端子Ｔ３から出力される電圧ＶＴ３が「Ｌ」レベル（未充電状態を示す値）となる（図５（ｇ）に示すｔ５点）。
【００４０】
〔パルス信号の生成：論理回路２−１〕
タイミング生成回路１−１から出力される電圧ＶＴ１が「Ｌ」レベルとなると（図５（ｃ）に示すｔ３点）、この「Ｌ」レベルの電圧ＶＴ１が論理回路２−１の信号入力端子Ｕ１1へ与えられる。この時、論理回路２−１の信号入力端子Ｕ１2へはタイミング生成回路１−２からの「Ｈ」レベルの電圧ＶＴ２が与えられているので、論理回路２−１のパルス出力端子Ｐ１から出力される電圧ＶＰ１は「Ｈ」レベルとなる（図５（ｈ）に示すｔ３点）。
【００４１】
タイミング生成回路１−２から出力される電圧ＶＴ２が「Ｌ」レベルとなると（図５（ｅ）に示すｔ４点）、この「Ｌ」レベルの電圧ＶＴ２が論理回路２−１の信号入力端子Ｕ１2へ与えられる。この時、論理回路２−１の信号入力端子Ｕ１1へはタイミング生成回路１−１からの「Ｌ」レベルの電圧ＶＴ１が与えられているので、論理回路２−１のパルス出力端子Ｐ１から出力される電圧ＶＰ１は「Ｌ」レベルとなる（図５（ｈ）に示すｔ４点）。
【００４２】
これにより、図５（ｈ）に示されるように、タイミング生成回路１−１が出力する電圧ＶＴ１の「Ｈ」レベルから「Ｌ」レベルへの立ち下がり時刻（第１のタイミング信号の発生時刻）とタイミング生成回路１−２が出力する電圧ＶＴ２の「Ｈ」レベルから「Ｌ」レベルへの立ち下がり時刻（第２のタイミング信号の発生時刻）とによってその幅が定まるパルス信号ＰＳ１が生成され、すなわちそのパルス幅をタイミング生成回路１−２での遅延時間τ２とするパルス信号ＰＳ１が生成され、この生成されたパルス信号ＰＳ１が論理回路２−１の信号出力端子Ｐ１から出力されるものとなる。
【００４３】
〔パルス信号の生成：論理回路２−２〕
タイミング生成回路１−２から出力される電圧ＶＴ２が「Ｌ」レベルとなると（図５（ｅ）に示すｔ４点）、この「Ｌ」レベルの電圧ＶＴ２が論理回路２−２の信号入力端子Ｕ２1へ与えられる。この時、論理回路２−２の信号入力端子Ｕ２2へはタイミング生成回路１−３からの「Ｈ」レベルの電圧ＶＴ３が与えられているので、論理回路２−２のパルス出力端子Ｐ２から出力される電圧ＶＰ２は「Ｈ」レベルとなる（図５（ｉ）に示すｔ４点）。
【００４４】
タイミング生成回路１−３から出力される電圧ＶＴ３が「Ｌ」レベルとなると（図５（ｇ）に示すｔ５点）、この「Ｌ」レベルの電圧ＶＴ３が論理回路２−２の信号入力端子Ｕ２2へ与えられる。この時、論理回路２−２の信号入力端子Ｕ２1へはタイミング生成回路１−２からの「Ｌ」レベルの電圧ＶＴ２が与えられているので、論理回路２−２のパルス出力端子Ｐ２から出力される電圧ＶＰ２は「Ｌ」レベルとなる（図５（ｉ）に示すｔ５点）。
【００４５】
これにより、図５（ｉ）に示されるように、タイミング生成回路１−２が出力する電圧ＶＴ２の「Ｈ」レベルから「Ｌ」レベルへの立ち下がり時刻（第２のタイミング信号の発生時刻）とタイミング生成回路１−３が出力する電圧ＶＴ３の「Ｈ」レベルから「Ｌ」レベルへの立ち下がり時刻（第３のタイミング信号の発生時刻）とによってその幅が定まるパルス信号ＰＳ２が生成され、すなわちそのパルス幅をタイミング生成回路１−３での遅延時間τ３とするパルス信号ＰＳ２が生成され、この生成されたパルス信号ＰＳ２が論理回路２−２の信号出力端子Ｐ２から出力されるものとなる。
【００４６】
〔実施例２の効果〕
以上の説明から分かるように、この実施例２では、タイミング生成回路１−１，１−２，１−３における時定数素子をあらかじめ充電しておき、その後順次放電動作をさせるた、パルス信号ＰＳ１，ＰＳ２の生成時に充電動作による電源電圧の低下がなく、容量の小さい電源でも安定したタイミング生成動作が可能となる。これにより、パルス信号を生成する際の消費電力を削減するとともに、電源電圧の変動しやすい容量の小さい電源である環境下でも、安定したパルス信号を生成することが可能となる。
【００４７】
上述した実施の形態２では、図１に示したパルス生成回路を基本構成とし、この基本構成にタイミング生成回路１−３と論理回路２−２を追加した回路構成としたが、タイミング生成回路１−３と論理回路２−２と同様の接続関係を保ってさらに多くのタイミング制御回路と論理回路を設けることで、必要な数のパルス信号を生成するパルス生成回路を構築することができる。
【００４８】
〔実施例３〕
図６はこの発明に係るパルス生成回路の第３の実施例（実施例３）の構成の一部を示すブロック図である。この実施例３のパルス生成回路は、タイミング生成回路３−１，３−２，３−３，・・・・，３−Ｎ-1，３−Ｎと、論理回路４−１，４−２，４−３，・・・・，４−Ｎ-1と、信号選択回路５−１，５−２，５−３，・・・・，５−Ｎ-1と、論理回路６と、論理回路７と、情報保持手段８とを備えている。
【００４９】
なお、図６では、Ｎ-1個のパルス信号を生成する回路のうち、最初の２つのパルス信号ＰＳ１，ＰＳ２と最後の１つのパルス信号ＰＳＮ-1を生成する回路を記し、他は省略している。他の回路はこれらの回路と同様の関係を保って接続されるものとする。
【００５０】
タイミング生成回路３−１は、充電制御端子Ｓ１2に接続された充電回路３−１Ａと、放電制御端子Ｓ１1に接続された放電回路３−１Ｂと、充電回路３−１Ａの動作によって充電され、放電回路３−１Ｂの動作によって放電される時定数素子３−１Ｃと、時定数素子３−１Ｃに加わる電圧とあらかじめ設定されている閾値電圧とを比較する電圧比較回路３−１Ｄとで構成される。
【００５１】
電圧比較回路３−１Ｄは、時定数素子３−１Ｃの充電電圧を監視し、この充電電圧が十分に充電された状態を示す閾値電圧に達すると、信号出力端子Ｔ１の電圧レベルを「Ｈ」レベル（充電状態を示す値）とする。放電された状態を示す閾値電圧に達すると、信号出力端子Ｔ１の電圧レベルを「Ｌ」レベル（未充電状態を示す値）とする。つまり、タイミング生成回路３−１は、充電制御端子Ｓ１2と放電制御端子Ｓ１1へ与えられる電圧によって制御され、信号出力端子Ｔ１の電圧レベルを変化させるといえる。
【００５２】
なお、タイミング生成回路３−１において、信号出力端子Ｔ１の電圧レベルが「Ｈ」レベル（充電状態を示す値）となると、充電制御端子Ｓ１2の電圧レベルに拘わらず、放電制御端子Ｓ１1の電圧レベルが「Ｌ」レベルから「Ｈ」レベルへ変化しない限り、信号出力端子Ｔ１の電圧レベルは「Ｈ」レベルに保たれる。放電制御端子Ｓ１1の電圧レベルが「Ｌ」レベルから「Ｈ」レベルへ変化すると、タイミング生成回路３−１内の時定数素子３−１Ｃは放電を開始し、この放電によって定まる遅延時間τ１の経過後に、信号出力端子Ｔ１の電圧レベルは「Ｌ」レベル（未充電状態を示す値）となる。
【００５３】
タイミング生成回路３−２，３−３，・・・・，３−Ｎ-1，３−Ｎは、タイミング生成回路３−１と同様の構成とされており、充電制御端子,放電制御端子および信号出力端子を持ち、内部の時定数素子の状態、充電状態もしくは放電状態に応じて、信号出力端子に信号を出力するが、構成の詳細は同一である必要はない。
【００５４】
なお、タイミング生成回路３−２では、信号出力端子Ｔ２の電圧レベルが「Ｈ」レベル（充電状態を示す値）となると、充電制御端子Ｓ２2の電圧レベルに拘わらず、放電制御端子Ｓ２1の電圧レベルが「Ｈ」レベルから「Ｌ」レベルへ変化しない限り、信号出力端子Ｔ２の電圧レベルは「Ｈ」レベルに保たれる。放電制御端子Ｓ２1の電圧レベルが「Ｈ」レベルから「Ｌ」レベルへ変化すると、タイミング生成回路３−２内の時定数素子（図示せず）は放電を開始し、この放電によって定まる遅延時間τ２の経過後に、信号出力端子Ｔ２の電圧レベルは「Ｌ」レベル（未充電状態を示す値）となる。タイミング生成回路３−３，・・・・，３−Ｎ-1，３−Ｎもタイミング生成回路３−２と同一の機能を有している。
【００５５】
タイミング生成回路３−１の信号出力端子Ｔ１は、タイミング生成回路３−２の放電制御端子Ｓ２1に接続されるとともに、論理回路４−１の信号入力端子Ｕ１1に接続されている。タイミング生成回路３−２の信号出力端子Ｔ２は、タイミング生成回路３−３の放電制御端子Ｓ３1に接続されるとともに、論理回路４−１の信号入力端子Ｕ１2と論理回路４−２の信号入力端子Ｕ２1に接続されている。タイミング生成回路３−３の信号出力端子Ｔ３は、次段のタイミング生成回路（図示せず）の放電制御端子に接続されるとともに、論理回路４−２の信号入力端子Ｕ２2と論理回路４−３の信号入力端子Ｕ３1に接続されている。
【００５６】
以下、同様にして、次段以降のタイミング生成回路３と論理回路４との接続が図られている。但し、最後のタイミング生成回路３−Ｎの信号出力端子ＴＮは、タイミング生成回路３−１〜３−Ｎの充電制御端子Ｓ１2〜ＳＮ2に接続されるとともに、論理回路４−Ｎ-1の信号入力端子ＵＮ-12および論理回路７の信号入力端子７ｂに接続されている。論理回路７の信号入力端子７ａにはタイミング生成回路３−１の信号出力端子Ｔ１が接続され、論理回路７の出力端子７ｃはタイミング生成回路３−１の放電制御端子Ｓ１1に接続されている。論理回路４−１〜４−Ｎ-1は排他的論理和（ＥＸＯＲ回路）とされ、論理回路７はＡＮＤ回路とされている。
【００５７】
なお、論理回路４−１〜４−Ｎ-1に接続されるタイミング生成回路３の信号出力端子は、図６のように隣接する２つのタイミング生成回路３の信号出力端子でなくてもよく、必要となるパルス信号のタイミング情報に合わせて構成できる。
【００５８】
信号選択回路５−１〜５−Ｎ-1は、フューズ等で実現される情報保持手段８の出力信号もしくは接地電圧などの無信号を設定される情報とし、この情報を論理回路４−１〜４−Ｎ-1のパルス出力端子Ｐ１〜ＰＮ-1から出力されるパルス信号ＰＳ１〜ＰＳＮ-1によって選択し、論理回路６に出力する。論理回路６は、信号選択回路５−１〜５−Ｎ-1からの情報（出力信号／無信号）を直列の信号に変換し、パルス列信号ＰＰＳとして出力する。
【００５９】
〔実施例３の動作〕
次に、図７に示すタイミングチャートを参照して、図６に示した実施例３の動作について説明する。なお、この実施例３では、タイミング生成回路３−１の放電制御端子Ｓ１1に与えられる電圧をＶＤ、タイミング生成回路３−１〜３−Ｎの充電制御端子Ｓ１2〜ＳＮ2に与えられる電圧をＶＣ、タイミング生成回路３−１の信号出力端子Ｔ１から出力される電圧をＶＴ１、タイミング生成回路３−２の信号出力端子Ｔ２から出力される電圧をＶＴ２、タイミング生成回路３−３の信号出力端子Ｔ３から出力される電圧をＶＴ３、タイミング生成回路３−Ｎ-1の信号出力端子ＴＮ-1から出力される電圧をＶＴＮ-1、タイミング生成回路３−Ｎの信号出力端子ＴＮから出力される電圧をＶＴＮ、論理回路４−１のパルス信号出力端子Ｐ１から出力される電圧をＶＰ１、論理回路４−２のパルス信号出力端子Ｐ２から出力される電圧をＶＰ２、論理回路４−３のパルス信号出力端子Ｐ３から出力される電圧をＶＰ３、論理回路４−Ｎ-1のパルス信号出力端子ＰＮ-1から出力される電圧をＶＰＮ-1、論理回路６から出力される電圧をＶＯＵＴとする。
【００６０】
〔充電〕
タイミング生成回路３−１〜３−Ｎの充電制御端子Ｓ１2〜ＳＮ2に与えられる電圧ＶＣは、最後に放電するタイミング生成回路３−Ｎの信号出力端子ＴＮから出力される電圧ＶＴＮと同一であり、タイミング生成回路３−Ｎでの放電が完了すると「Ｌ」レベル（未充電状態を示す値）となる（図７（ａ）に示すｔ１点）。
【００６１】
この場合、タイミング生成回路３−１〜３−Ｎの信号出力端子Ｔ１〜ＴＮから出力される電圧ＶＴ１〜ＶＴＮは全て「Ｌ」レベルとなり（図７（ｃ）〜（ｇ）に示すｔ１点）、論理回路７の信号出力端子７ｃから出力される電圧ＶＤは「Ｌ」レベルを保つ（図７（ｂ）に示すｔ１点）。これにより、タイミング生成回路３−１〜３−Ｎの充電制御端子Ｓ１1〜Ｓ１Nへの充電の指示がＯＮとされ、タイミング生成回路３−１〜３−Ｎにおける充電が開始される。すなわち、タイミング生成回路３−１において、充電回路３−１Ａが動作し、時定数素子３−１Ｃへの充電が開始される。同様にして、タイミング生成回路３−２〜３−Ｎにおいても、その内部の時定数素子への充電が開始される。
【００６２】
そして、タイミング生成回路３−１〜３−Ｎにおいて、時定数素子の充電電圧が十分に充電された状態を示す閾値電圧に達すると、タイミング生成回路３−１〜３−Ｎの信号出力端子Ｔ１〜ＴＮから出力される電圧ＶＴ１〜ＶＴＮが「Ｈ」レベル（充電状態を示す値）となる（図７（ｃ）〜（ｇ）に示すｔ２点）。
【００６３】
〔放電（１段目）：タイミング生成回路３−１〕
タイミング生成回路３−１〜３−Ｎの信号出力端子Ｔ１〜ＴＮから出力される電圧ＶＴ１〜ＶＴＮが「Ｈ」レベルとなると、論理回路７の信号出力端子７ｃから出力される電圧ＶＤが「Ｌ」レベルから「Ｈ」レベルへ変化し（図７（ｂ）に示すｔ２点）、タイミング生成回路３−１の放電制御端子Ｓ１1への放電の指示がＯＮとされる。
【００６４】
この放電開始の指示を受けて、タイミング生成回路３−１における放電回路３−１Ｂが動作し、時定数素子３−１Ｃからの放電が開始され、この放電によって定まる遅延時間τ１の経過後に、タイミング生成回路３−１の信号出力端子Ｔ１から出力される電圧ＶＴ１が「Ｌ」レベル（未充電状態を示す値）となる（図７（ｃ）に示すｔ３点）。
【００６５】
〔放電（２段目）：タイミング生成回路３−２〕
タイミング生成回路３−１の信号出力端子Ｔ１から出力される電圧ＶＴ１が「Ｌ」レベルとなると、この「Ｌ」レベルの電圧ＶＴ１がタイミング生成回路３−２の放電制御端子Ｓ２1に放電開始の指示として与えられる。これにより、タイミング生成回路３−２における時定数素子が放電を開始し、この放電によって定まる遅延時間τ２の経過後に、タイミング生成回路３−２の信号出力端子Ｔ２から出力される電圧ＶＴ２が「Ｌ」レベル（未充電状態を示す値）となる（図７（ｄ）に示すｔ４点）。
【００６６】
〔放電（３段目）：タイミング生成回路３−３〕
タイミング生成回路３−２の信号出力端子Ｔ２から出力される電圧ＶＴ２が「Ｌ」レベルとなると、この「Ｌ」レベルの電圧ＶＴ２がタイミング生成回路３−３の放電制御端子Ｓ３1に放電開始の指示として与えられる。これにより、タイミング生成回路３−３における時定数素子が放電を開始し、この放電によって定まる遅延時間τ３の経過後に、タイミング生成回路３−３の信号出力端子Ｔ３から出力される電圧ＶＴ３が「Ｌ」レベル（未充電状態を示す値）となる（図７（ｅ）に示すｔ５点）。
【００６７】
以下同様にして、次々に次段のタイミング生成回路３に放電開始の指示が与えられ、次々に次段のタイミング生成回路３から出力される電圧が「Ｌ」レベル（未充電状態を示す値）へ変化して行く（図７（ｆ）に示すｔ８点、図７（ｇ）に示すｔ９点参照）。
【００６８】
〔パルス信号の生成：論理回路４−１〕
タイミング生成回路３−１から出力される電圧ＶＴ１が「Ｌ」レベルとなると（図７（ｃ）に示すｔ３点）、この「Ｌ」レベルの電圧ＶＴ１が論理回路４−１の信号入力端子Ｕ１1へ与えられる。この時、論理回路４−１の信号入力端子Ｕ１2へはタイミング生成回路３−２からの「Ｈ」レベルの電圧ＶＴ２が与えられているので、論理回路４−１のパルス出力端子Ｐ１から出力される電圧ＶＰ１は「Ｈ」レベルとなる（図７（ｈ）に示すｔ３点）。
【００６９】
タイミング生成回路３−２から出力される電圧ＶＴ２が「Ｌ」レベルとなると（図７（ｅ）に示すｔ４点）、この「Ｌ」レベルの電圧ＶＴ２が論理回路４−１の信号入力端子Ｕ１2へ与えられる。この時、論理回路４−１の信号入力端子Ｕ１1へはタイミング生成回路３−１からの「Ｌ」レベルの電圧ＶＴ１が与えられているので、論理回路４−１のパルス出力端子Ｐ１から出力される電圧ＶＰ１は「Ｌ」レベルとなる（図７（ｈ）に示すｔ４点）。
【００７０】
これにより、図７（ｈ）に示されるように、タイミング生成回路３−１が出力する電圧ＶＴ１の「Ｈ」レベルから「Ｌ」レベルへの立ち下がり時刻（第１のタイミング信号の発生時刻）とタイミング生成回路３−２が出力する電圧ＶＴ２の「Ｈ」レベルから「Ｌ」レベルへの立ち下がり時刻（第２のタイミング信号の発生時刻）とによってその幅が定まるパルス信号ＰＳ１が生成され、すなわちそのパルス幅をタイミング生成回路３−２での遅延時間τ２とするパルス信号ＰＳ１が生成され、この生成されたパルス信号ＰＳ１が論理回路４−１の信号出力端子Ｐ１から出力されるものとなる。
【００７１】
〔パルス信号の生成：論理回路４−２〕
タイミング生成回路３−２から出力される電圧ＶＴ２が「Ｌ」レベルとなると（図７（ｄ）に示すｔ４点）、この「Ｌ」レベルの電圧ＶＴ２が論理回路４−２の信号入力端子Ｕ２1へ与えられる。この時、論理回路４−２の信号入力端子Ｕ２2へはタイミング生成回路３−３からの「Ｈ」レベルの電圧ＶＴ３が与えられているので、論理回路４−２のパルス出力端子Ｐ２から出力される電圧ＶＰ２は「Ｈ」レベルとなる（図７（ｉ）に示すｔ４点）。
【００７２】
タイミング生成回路３−３から出力される電圧ＶＴ３が「Ｌ」レベルとなると（図７（ｅ）に示すｔ５点）、この「Ｌ」レベルの電圧ＶＴ３が論理回路４−２の信号入力端子Ｕ２2へ与えられる。この時、論理回路４−２の信号入力端子Ｕ２1へはタイミング生成回路３−２からの「Ｌ」レベルの電圧ＶＴ２が与えられているので、論理回路４−２のパルス出力端子Ｐ２から出力される電圧ＶＰ２は「Ｌ」レベルとなる（図７（ｉ）に示すｔ５点）。
【００７３】
これにより、図７（ｉ）に示されるように、タイミング生成回路３−２が出力する電圧ＶＴ２の「Ｈ」レベルから「Ｌ」レベルへの立ち下がり時刻（第２のタイミング信号の発生時刻）とタイミング生成回路３−３が出力する電圧ＶＴ３の「Ｈ」レベルから「Ｌ」レベルへの立ち下がり時刻（第３のタイミング信号の発生時刻）とによってその幅が定まるパルス信号ＰＳ２が生成され、すなわちそのパルス幅をタイミング生成回路３−３での遅延時間τ３とするパルス信号ＰＳ２が生成され、この生成されたパルス信号ＰＳ２が論理回路４−２の信号出力端子Ｐ２から出力されるものとなる。
【００７４】
以下同様にして、論理回路４−３〜４−Ｎ-1の出力信号端子Ｐ３〜ＰＮ-1に遅延時間τ４〜τＮの幅を持ったパルス信号ＰＳ３（図７（ｊ））〜ＰＳＮ-1（図７（ｋ））が生成されて行く。
【００７５】
〔信号選択〕
このようにして生成された並列のパルス信号ＰＳ１〜ＰＳＮ-1は、信号選択回路５−１〜５−Ｎ-1に入力され、信号選択回路５−１〜５−Ｎ-1での信号選択を行わせる。信号選択回路５−１〜５−Ｎ-1は、パルス信号ＰＳ１〜ＰＳＮ-1が「Ｈ」レベルとされている間、情報保持手段８に設定されている情報（出力信号／無信号）を選択して出力する。
【００７６】
〔パルス列信号の出力〕
信号選択回路５−１〜５−Ｎ-1によって選択された情報は論理回路６へ与えられる。論理回路６は、信号選択回路５−１〜５−Ｎ-1からの情報（出力信号／無信号）を直列の信号に変換し、パルス列信号ＰＰＳとして出力する（図７（ｌ））。
【００７７】
〔再充電〕
タイミング生成回路３−Ｎ-1の信号出力端子ＴＮ-1から出力される電圧ＶＴＮ-1が「Ｌ」レベルとなると（図７（ｆ）に示すｔ８点）、この「Ｌ」レベルの電圧ＶＴＮ-1がタイミング生成回路３−Ｎの放電制御端子ＳＮ1に放電開始の指示として与えられる。これにより、タイミング生成回路３−Ｎにおける時定数素子が放電を開始し、この放電によって定まる遅延時間τＮの経過後に、タイミング生成回路３−Ｎの信号出力端子ＴＮから出力される電圧ＶＴＮが「Ｌ」レベル（未充電状態を示す値）となる（図７（ｇ）に示すｔ９点）。
【００７８】
タイミング生成回路３−Ｎの信号出力端子ＴＮから出力される「Ｌ」レベルの電圧ＶＴＮは、論理回路４−Ｎ-1のパルス出力端子ＰＮ-1から出力される電圧ＶＰＮ-1を「Ｌ」レベルへ立ち下げるだけではなく、タイミング生成回路３−１〜３−Ｎの充電制御端子Ｓ１2〜ＳＮ2へ充電の開始を指示する信号としても与えられる。これにより、タイミング生成回路３−１〜３−Ｎにおける充電が開始され、タイミング生成回路３−１〜３−Ｎにおける時定数素子への再充電が行われる（図７に示すｔ９〜ｔ１０（充電期間））。これにより、上述したパルス信号ＰＳ１〜ＰＳＮ-1の生成動作が繰り返される。
【００７９】
〔実施例３の効果〕
以上の説明から分かるように、この実施例３では、容量の小さい電源でも安定したパルス信号ＰＳ１〜ＰＳＮ-1の生成が可能であり、さらに、情報保持手段８の情報を読み取り、直列のパルス列信号ＰＰＳを生成することができる。また、すべてのタイミング生成回路３−１〜３−Ｎの放電が終わった後に各タイミング生成回路３−１〜３−Ｎを同時に充電することから、各時定数素子に充電される電力は同一となり、放電にかかる時間を一定に保つことも可能となる。つまり、一定のパルス幅を保ちながら、情報保持手段８の情報を出力することができる。
【産業上の利用可能性】
【００８０】
本発明のパルス生成回路およびパルス生成方法は、電源電圧の変動しやすい容量の小さい電源である環境下でも、安定したパルス信号を生成することが可能なパルス生成回路およびパルス生成方法として、ＲＦＩＤなどで利用することが可能である。
【符号の説明】
【００８１】
１−１〜１−３…タイミング生成回路、Ｓ１1〜Ｓ３1…放電制御端子、Ｓ１2〜Ｓ３2…充電制御端子、Ｔ１〜Ｔ３…信号出力端子、２−１，２−２…論理回路、Ｕ１1，Ｕ１2，Ｕ２1，Ｕ２2…信号入力端子、Ｐ１，Ｐ２…パルス出力端子、３−１〜３−Ｎ…タイミング生成回路、Ｓ１1〜ＳＮ1…放電制御端子、Ｓ１2〜ＳＮ2…充電制御端子、Ｔ１〜ＴＮ…信号出力端子、４−１〜４−Ｎ-1…論理回路、Ｕ１1〜ＵＮ-11，Ｕ１2〜ＵＮ-12…信号入力端子、Ｐ１〜ＰＮ-1…パルス出力端子、５−１〜５−Ｎ-1…信号選択回路、６…論理回路、７…論理回路、８…情報保持手段、３−１Ａ…充電回路、３−１Ｂ…放電回路、３−１Ｃ…時定数素子、３−１Ｄ…電圧比較回路。
【図１】
2011055329.tif 000003
【図２】
2011055329.tif 000004
【図３】
2011055329.tif 000005
【図４】
2011055329.tif 000006
【図５】
2011055329.tif 000007
【図６】
2011055329.tif 000008
【図７】
2011055329.tif 000009