(57)【要約】【課題】アクティブマトリクス基板の欠陥により発生した輝点欠陥に対して、黒点化処理による修正処理が行われてきたが、この修正を正常画素として修正する冗長化回路および修正方法を提供する。【解決手段】冗長回路として、修正用ＴＦＴ１０と受光素子１２を備える。受光素子１２の下部に設けた遮光層１４の一部を除去することで、修正用ＴＦＴ１０を駆動するように修正する。受光素子１２は、欠陥がない画素では遮光層１４によってバックライト光１７が遮光されることにより非導通状態、欠陥がある画素では遮光層１４の一部が除去されることによりバックライト光１７により導通状態となる。冗長回路を用いることで正常画素に欠陥を修正することができアクティブマトリクス型の表示装置の品質を高めることができる。また、レーザの利点である除去加工や溶融加工といった処理を用いることで修正工程の処理時間低減と、修正の成功率を高めることができる。【選択図】  図３
2011085722.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲート配線と複数のドレイン配線と、前記ゲート配線と前記ドレイン配線の交差部に設けられた薄膜トランジスタと、前記薄膜トランジスタのソース配線と電気的に接続された画素電極を備えるアクティブマトリクス基板を有するアクティブマトリクス型表示装置であって、
前記薄膜トランジスタの冗長回路として、修正用半導体活性層と、前記修正用半導体活性層と直列接続された受光素子とを備えることを特徴とするアクティブマトリクス型表示装置。
【請求項２】
前記受光素子は、欠陥がない画素についてはバックライト光の入射側に設けられた遮光層によって前記バックライト光が遮光されることにより非導通状態であり、欠陥がある画素については前記遮光層の少なくとも一部が除去されることにより前記バックライト光により導通状態となることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記遮光層は、前記ゲート配線と同層かつ前記ゲート配線と独立に設けられ、前記受光素子上には、修正用ソース配線とソース配線補助線を有することを特徴とする請求項２に記載のアクティブマトリクス型表示装置。
【請求項４】
前記受光素子は、欠陥がない画素についてはブラックマトリクス層によってバックライト光が遮光されることにより非導通状態であり、欠陥がある画素については前記ブラックマトリクス層の少なくとも一部が除去されることにより前記バックライト光により導通状態となることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項５】
前記受光素子上には、修正用ソース配線とソース配線補助線を有することを特徴とする請求項４に記載のアクティブマトリクス型表示装置。
【請求項６】
前記薄膜トランジスタの半導体活性層と前記修正用半導体活性層は前記ゲート配線の上部に形成され、前記受光素子は前記ゲート配線とは異なる部分に形成されていることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
【請求項７】
複数のゲート配線と複数のドレイン配線と、前記ゲート配線と前記ドレイン配線の交差部に設けられた薄膜トランジスタと、前記薄膜トランジスタのソース配線と電気的に接続された画素電極を備えるアクティブマトリクス基板を有するアクティブマトリクス型表示装置の製造方法であって、
前記アクティブマトリクス型表示装置は、前記薄膜トランジスタの冗長回路として、修正用半導体活性層と、前記修正用半導体活性層と直列接続された受光素子を備え、
欠陥が発生した画素の薄膜トランジスタを切断し、当該画素について、前記受光素子の下部または上部に設けた遮光層の少なくとも一部を除去することで、前記修正用半導体活性層を駆動するように修正することを特徴とするアクティブマトリクス型表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に形成された電子回路パターンの欠陥部を修正するパターン修正技術にかかり、特にＴＦＴ基板などに作り込まれた電子回路パターン欠陥の加工技術に関する。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（以降ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）基板は、液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｅｎｃｅ）表示装置のアクティブマトリクス型表示装置に広く用いられている。ＴＦＴは、ガラスなどの絶縁物基板上に複数の走査信号線と複数のデータ信号線が配置されており、その交差部にＴＦＴなどのスイッチング素子が配置され、このＴＦＴがＯＮ、ＯＦＦすることで各画素部に信号が伝達される。
【０００３】
このＴＦＴは、配線材料である導電膜や活性層である半導体膜、層間絶縁材料である絶縁膜などを基板全面に形成し、ホトリソグラフィ法およびエッチング法を用いて不要な領域を除去して所望の回路パターンを形成する。
【０００４】
電子回路パターンにパターン欠陥を生じると液晶表示装置や有機ＥＬ装置の表示異常となり、その液晶表示装置などは不良品となる。ＴＦＴ基板の表示異常には、例えば、配線間の短絡や断線などがある。特にＴＦＴ素子部の欠陥によるＴＦＴ異常動作では、表示画素が輝点（常時点灯）状態である致命欠陥となり、この製品は不良品となる。
【０００５】
この欠陥に対して、これまでレーザ加工を用いた修正がある。ＴＦＴを画素電極から切り離したり、特許文献１に開示されているように画素電極を他の配線や隣接する画素電極に接続したりして欠陥を目立たなくするものである。
【０００６】
また、特許文献２に開示されているように、１画素内にＴＦＴを２個設置して、異常となったトランジスタを切り離すことが記載されている。一方が短絡により輝点欠陥となった場合には、その輝点起因となっているＴＦＴを切り離して、半画素領域を黒点化修正する方法が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−３０５２６０号公報
【特許文献２】特開平５−３４１３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
液晶表示装置や有機ＥＬ表示装置において、ＴＦＴ起因となる輝点欠陥に対しは、レーザ加工による修正が有効である。特にレーザ加工は、配線を切断する加工に適しており、これまでもＴＦＴ基板の修正に多く用いられてきた。しかし、液晶表示装置の適用先が、ＰＣディスプレイから大型ＴＶへと変化している中、画素寸法も大きくなり、従来の黒点化修正方法ではその欠陥の存在が目立つようになってきた。
【０００９】
特許文献１に開示されている方法では、致命欠陥である輝点から表示素子として目立たない黒点へと加工することは可能であるが、上記のように表示装置としては点欠陥として残る。
【００１０】
また、特許文献２に開示されている方法では、半画素点灯させることで、特許文献１に示した方法に比べ、液晶表示装置を点灯した際に欠陥の存在が目立たなくなる長所がある。しかし、その画素の点灯状態はやはり半分程度の輝度しかないため、正常画素とは言い難い。さらに、１画素を２分割して画素部を制御する配線構造により画素部の開口率が低減し、液晶表示装置の場合には、その光源となるバックライトの透過率を低下させるといった問題があった。
【００１１】
本発明は上記した問題点を解決し、レーザ加工の利点である微細配線加工を用いて、ＴＦＴ起因などによる欠陥を正常画素へと修正するアクティブマトリクス型表示装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記した本発明の目的を達成するための第一の態様は、ＴＦＴ回路パターンに、欠陥を修正するための回路パターンを予め形成しておき、レーザ加工による切断、溶融処理のみで、正常画素として修正することを可能としたＴＦＴ回路パターンとした。半導体活性層と受光素子を用いた駆動回路を冗長回路として設置し、ソース配線とドレイン配線間において短絡が発生した場合やＴＦＴ活性層が駆動しなかった場合等には、このドレイン配線を切断し、この冗長回路の受光素子を機能させて半導体層を駆動する。受光素子を機能させるために、通常遮光層となっているゲート配線と同層かつ独立に設けられた遮光層やそれに代わる遮光薄膜の少なくとも一部を、レーザ加工により除去または窓開けし、バックライト光が冗長回路の受光素子に照射されるようにする。
【００１３】
また、本発明の第二の態様は、ＴＦＴ基板の上層部から遮光層をレーザ加工で除去し、半導体活性層を駆動させるものである。この遮光層は、カラーフィルタ基板に搭載されているブラックマトリクス（以降ＢＭ：Ｂｌａｃｋ  Ｍａｔｏｒｉｘ）層や、カラーフィルタ・オン・アレイ（以降ＣＯＡ：Ｃｏｌｏｒ  ｆｉｌｔｅｒ  Ｏｎ  Ａｒｒａｙ）構造におけるＢＭ層から構成されており、この遮光層を除去することでバックライト光が受光素子に照射されるようにする。
【発明の効果】
【００１４】
本発明により、輝点欠陥を修正した場合でも、従来のように黒点化するのではなく、正常画素に欠陥を修正することができる。またＴＦＴ部が駆動せず、黒点欠陥となっている場合でも、冗長回路を用いることで正常画素に欠陥を修正することができアクティブマトリクス型の表示装置の品質を高めることができる。また、輝点や黒点などの点欠陥の存在しない表示装置が要求される中、本発明のアクティブマトリクス型表示装置により、歩留まり向上が可能となり、製造コストの低減を図ることができる。
【００１５】
また、レーザの利点である除去加工や溶融加工といった処理を用いることで修正工程の処理時間低減と、修正の成功率を高めることができる。
【図面の簡単な説明】
【００１６】
【図１】ＴＦＴ基板の回路パターンを説明する図である。
【図２】ＴＦＴ部の短絡欠陥を説明する図である。
【図３】（ａ）は本発明の実施例の冗長回路を説明する図、（ｂ）は本発明の実施例の冗長回路のＡ−Ａ’断面図である。
【図４】（ａ）は本発明の実施例の短絡欠陥の修正方法を説明する図、（ｂ）は受光素子部の駆動方法を説明するＢ−Ｂ’断面図である。
【図５】本発明の実施例の液晶表示装置の断面図を説明する図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態につき、実施例の図面を用いて詳細に説明する。なお、実施例の説明では液晶表示素子の配線修正を例にとって説明するが、一般的にアクティブマトリクス基板を用いた表示素子の修正に適用可能であり、液晶表示素子に限定されるものではない。
【実施例１】
【００１８】
一般的に、液晶表示素子は、２枚のガラス基板の間に液晶分子を挟み込んだ構造となっており、マトリクス状に配置した多数の画素電極および液晶分子で形成されるコンデンサ内の電界によって、個々の画素の液晶分子の向きを制御して電子画像を生成している。透過型の液晶表示素子では、背面に設けたバックライト光の透過率を制御して可視化することで電子画像を表示するものである。ＴＦＴ基板上には画素電極の印加電圧を制御する回路を形成し、カラーフィルタ基板上に例えば３色またはそれ以上のカラーフィルタを形成することで、カラー画像を表示する。
【００１９】
図１は、液晶表示素子のＴＦＴ基板に形成される画素の一例を説明する平面図である。図１には隣接する２画素分を示す。ＴＦＴ基板に形成される各種の配線や電極は絶縁層を介在させた薄膜多層回路で構成される。ガラスを好適とする基板上に多数のゲート配線１が形成されている。ゲート電極１の上には活性層であるアモルファスシリコン（以降ａ−Ｓｉ）層２が形成されている。ゲート配線１を覆って、ゲート絶縁層（図示せず）が形成され、ゲート絶縁層で絶縁された複数のドレイン配線３がゲート配線１と交差する他方向に並行にパターニングされ、２本のゲート配線１と２本のドレイン配線３で囲まれ１画素を形成する。また、ａ−Ｓｉ層２の上で上記ドレイン配線３と同層に、ソース配線４があり、画素電極５と接続される。画素電極５はバックライトの光を透過させるために透明導電膜（以降ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの透明導電膜が好適に用いられ、ソース配線４とコンタクト部６で接続されている。ドレイン配線３の一部はａ−Ｓｉ層２の上に延長してＴＦＴのドレイン電極３となっており、ソース配線４の一部はａ−Ｓｉ層２の上に延長してＴＦＴのソース電極４となっている（本明細書では配線と電極に対して同じ符号を用いる）。このドレイン電極３およびソース電極４とａ−Ｓｉ層２の層間には、オーミックコンタクトを得るために、ドーピング層を備えている。この構造により１つの画素電極５に対して、ゲート配線１に接続するＴＦＴがＯＮとなり駆動することで、ドレイン配線３に供給される表示データを、ソース配線４を経由して画素電極５に供給する。この供給された電圧に応じた大きさの電界が発生することで液晶分子が配向し、バックライトからの照明光の透過量を制御して可視画像を生成する。
【００２０】
このＴＦＴ基板のような薄膜多層電子回路パターンは、一般的にはホトリソグラフィ法により形成される。すなわち、まず配線材料をガラス基板全体に均一に成膜して、感光性樹脂であるホトレジストを塗布する。次に、各層の電子回路パターンを形成したマスクを介して、紫外光を照射してホトレジストを感光させる。これを現像すると感光した部分が除去され、ホトレジストのパターンが形成される。さらに、エッチング工程、レジスト剥離工程を経て、前記マスクパターンが基板に転写されることで、所望の電子回路基板が形成される。これらの工程を繰り返すことで薄膜多層基板が完成する。
【００２１】
これらのＴＦＴ基板の製造過程では、基板上の異物やプロセス上の問題などの影響により、電子回路パターンに欠陥が発生することがある。液晶表示装置のＴＦＴ基板に形成されている電子回路パターンが、短絡または断線すると、電気信号が正しく送信されずに表示素子は誤表示される。そのため、レーザ加工を用いて短絡部を切断して回路を修正したり、また、欠落部に新たな材料を追加したりして短絡部を切断して回路を修正したり、また、欠落部に新たな材料を追加したりして、正常化するといった電子回路パターンの修正が行われる。
【００２２】
図２には、ソース配線４とドレイン配線３の短絡欠陥７を示す。ノーマリーブラック方式の表示装置では、ソース配線４とドレイン配線３が導通状態となることで画素が点灯される。そのため、短絡欠陥７が発生すると、該画素はゲート配線１によるａ−Ｓｉ層２の制御にかかわらず、常時点灯状態である輝点欠陥となる。これは、表示装置としては致命欠陥であり製品は不良品となる。この欠陥に対して、従来、行われてきた修正方法は、図２に示すような、ａ−Ｓｉ層２に延伸しているドレイン配線３をレーザ加工により切断することで、致命欠陥となっている輝点欠陥を黒点化する修正である。
【００２３】
短絡欠陥７の原因は、多くがドレイン配線３とソース配線４の金属配線材料による短絡と、オーミックコンタクトを得るためのドーピング層であるｎ＋ａ−Ｓｉ層のエッチング残りによる短絡がある。これらの欠陥は、電子線照射や電気光学効果を用いた電気テスタなどでＴＦＴ回路パターンから検出され、欠陥画素や欠陥配線が抽出される。この検出された欠陥座標と欠陥種の情報は、製造ラインの情報系を介して修正装置に伝達される。修正装置では、光学顕微鏡などを用いて、レーザ加工などの修正作業を行う。欠陥の特定には、作業者が電気テスタからの座標情報を元に欠陥箇所を特定したり、また画像処理を用いて自動的に欠陥位置の特定が行われたりする。また、ｎ＋ａ−Ｓｉ層のように、金属配線と異なり可視光領域での反射が小さい材料に対しては、薄膜干渉フィルタを用いたり、赤外光を用いたりした薄膜光学特性を用いた欠陥の顕在化方法が有効である。認識された輝点欠陥の元となる回路パターンの異常に対して修正処理を実施する。例えば図２のようなａ−Ｓｉ層２上のソース電極４とドレイン電極３の短絡７による輝点欠陥では、黒点化処理を施す。予めゲート配線１に設けられたドレイン配線３下層のゲート配線１の窓部８を用いて、ドレイン電極３をレーザ加工により切断することで、常時画素電極５に給電されていた電流を遮断することで黒点化修正を実現する。
【００２４】
この従来の修正方法では、黒点化修正は可能であるが、正常画素として点灯と消灯を切り替えることはできない。近年の液晶表示装置の大型化とともに黒点化処理した画素においても、画素の大型化により欠陥が無視できない存在となる。
【００２５】
そこで本発明の実施例では、冗長回路を設けることで、黒点化処理にとどまらず、輝点欠陥やその他の欠陥を正常画素にする修正処理を実施する。
【００２６】
図３（ａ）に本発明の実施例の冗長回路を示す。一般的に、画素部５へ給電するためのスイッチングＴＦＴは、１つの画素に対して１個、または、２個のＴＦＴを搭載して同時に駆動させる方法である。本実施例のＴＦＴ回路パターンは、通常動作するＴＦＴの他に、輝点欠陥またはＴＦＴ動作不良時にのみ用いる修正用ＴＦＴ（修正用ａ−Ｓｉ層）１０を搭載する。この修正用ＴＦＴ１０は、通常は給電先の画素５とは接続されず、スイッチング回路としては機能しない回路パターンとなっている。すなわち、修正用ＴＦＴ１０の修正用ソース配線１１は給電先の画素５とは、通常電気的に遮断されている。
【００２７】
本実施例の冗長回路および修正方法は、レーザＣＶＤや金属材料塗布などを用いることなく、レーザの切断および溶融加工のみで冗長化を実現することに特徴がある。そのため、修正用ソース配線１１は、ａ−Ｓｉ受光素子１２上でソース配線補助線１３と一定の間隔を置いて形成されている。また、ａ−Ｓｉ受光素子１２には、ゲート配線１と同層に遮光層１４パターンが形成されている。この遮光層１４は、ゲート配線１とは孤立した状態にあるため、ＴＦＴ駆動時のゲート電圧の影響を受けないため、常時修正用ソース配線１１とソース配線補助線１３はａ−Ｓｉ１２を介して絶縁状態（面内方向）にある。
【００２８】
前記、ａ−Ｓｉ受光素子１２部の断面図を図３（ｂ）に示す。一般的に、液晶表示装置の場合は、ＴＦＴ基板の裏面（ガラス基板１６）側からバックライト光１７が照射される。この光がａ−Ｓｉ層１２に照射されると、ａ−Ｓｉ層１２から光り起電力が生じ、液晶表示装置の駆動に影響がでる。そのため、ゲート配線１と同層に遮光層１４を形成する。この遮光層１４はバックライト１７の光を遮り、受光素子１２に光起電力は生成しない。そのため、この状態では、修正用ソース配線１１とソース配線補助線１３は電気的に接続されていない。この遮光層１４は、ゲート配線１を形成する際に同時に形成することも可能であるが、レーザ除去加工性から、樹脂層を新たに形成したり、またホトリソグラフィ時にレジスト膜厚を変動させて遮光層１４のみ薄膜化したりすることも有効である。
【００２９】
次にこの冗長回路を用いた、輝点欠陥の修正方法を図４を用いて説明する。
【００３０】
ａ−Ｓｉ層２上のドレイン電極３とソース電極４の間（チャネル間）に、異物やドーピング層であるｎ＋層などの短絡欠陥７が存在した時、この給電画素は常時点灯の輝点欠陥となる。電気テスタで検出されたこの欠陥に対して、修正用に予め設けられたゲート配線１の修正用窓部８ｂでドレイン配線３をレーザ加工により切断（切断部１８）する。これにより、ａ−Ｓｉ層２にはドレイン電圧は印加されず、また、画素部５への給電も停止される（図４（ａ））。
【００３１】
次に、修正用のＴＦＴを用いて、欠陥画素を正常化する。修正用ソース配線１１とソース配線補助線１３を電気的に接続する。前述したように、この２つの配線間（電極間１９）は、ａ−Ｓｉ受光素子１２を介して絶縁状態である。そこでこの部分に、バックライト光１７（図３（ｂ）参照）などの光を照射することで、電極間１９に光起電力を生成し、常時絶縁状態から導通状態へと切り替える。図４（ｂ）は、ａ−Ｓｉ受光素子１２のレーザ加工を説明するための断面図を示す。ガラス基板１６側からレーザ光２１を照射して、ガラス基板１６とゲート絶縁膜１５の間にある遮光層１４にバックライト光１７が通過するための透過窓２０開け加工を施す。透過窓２０は、遮光層１４に少なくともバックライト１７の５０％以上が透過するだけの隙間や膜厚になれば良い。
【００３２】
このように修正された本実施例のアクティブマトリクス表示装置では、受光素子１２は、欠陥がない画素についてはバックライト光１７の入射側に設けられた遮光層１４によってバックライト光１７が遮光されることにより非導通状態であり（図３参照）、欠陥がある画素については遮光層１４の少なくとも一部が除去されることによりバックライト光１７により導通状態となる（図４参照）。
【００３３】
実施例１の修正処理を行うための好適な装置構成を説明する。遮光層１４に透過窓２０を加工するには、連続発振のレーザまたはマイクロ秒以上の長パルスレーザが好適である。ナノ秒程度のパルスレーザでは、レーザの尖頭値が大きく遮光層１４のみの除去加工は困難となる。また、遮光層１４が金属膜の場合には、ＹＡＧ（Ｙｔｔｒｉｕｍ  Ａｌｍｉｎｕｍ  Ｇａｒｎｅｔ）レーザの基本波（１．０２４μｍ）やＣＯ２レーザ（１０．６μｍ）などの赤外レーザを用いると、溶融による透過窓２０形成がしやすい。樹脂などの光分解作用による加工が期待できる材料では、ガラス面を透過するＹＡＧの第３高調波（３５５ｎｍ波長）などが好適となる。
【００３４】
また、焦点深度が1μｍ以下であるフェムト秒レーザおよびその結像光学系を用いて、ガラス基板１６から遮光層１４に焦点位置を合わせて局所的に加工を施すことで、透過窓２０を形成するのも有効である。
【００３５】
短絡部７への給電を停止するための切断加工では、ナノ秒〜数十ナノ秒のパルスＹＡＧレーザを用いることができる。前述した各レーザは、対物レンズなどの集光レンズとスリットなどのマスクを通して、所望の加工領域へ照射される。加工状態は、レーザと同軸に搭載されたＣＣＤカメラなどによる観察光学系により観察され、加工状態により修正処理が十分であるか判定される。
【００３６】
この修正は、ＴＦＴ基板完成後および液晶が封入された後においても、上記装置構成により修正が可能である。
【００３７】
以上のように、ＴＦＴ回路パターンに冗長回路を予め設け、レーザ加工を施すことで、輝点欠陥を正常画素へと修正することができ、欠陥の救済率を向上することが可能となる。
【実施例２】
【００３８】
本発明の実施例２の態様は、バックライト光１７をカラーフィルタ（以降ＣＦ：Ｃｏｌｏｒ  Ｆｉｌｔｅｒ）側から入射する液晶表示装置に関するものである。
【００３９】
図５に本発明の実施例の液晶表示装置の断面図を示す。図５において、１０１はＣＦ基板、１０２はＴＦＴ基板、２２は液晶分子、２３は配向膜、２４は透明導電膜、２５は偏光板、２６はブラックマトリクス（以降ＢＭ：Ｂｌａｃｋ  Ｍａｔｏｒｉｘ）層である。
【００４０】
実施例１では、現在、多く採用されているＴＦＴ基板１０２側からバックライト光１７を照射する場合について説明した。実施例１では、ＴＦＴ側からのバックライト光１７によるＴＦＴ駆動への影響を避けるために遮光層１４が必要となっていた。
【００４１】
以下、実施例２のＣＦ基板１０１側からのバックライト光１７ｂ照射の例について説明する。
【００４２】
この構成では、ＣＦ基板１０１にＢＭ層２６が設けられている。このＢＭ層２６は、図４に示したａ−Ｓｉ受光素子１２をも覆うように形成され、通常バックライト光１７ｂをＣＦ基板１０１側から照射した際に、バックライト光１７ｂがａ−Ｓｉ受光素子１２に照射されない基板構成となっている。ＢＭ層２６は一般的に樹脂層で形成されており、ＵＶレーザにより除去加工が可能である。ＴＦＴ基板１０２で輝点欠陥が検出された際は、次の手順により正常化処理を行う。
【００４３】
はじめに、輝点画素の原因となっているＴＦＴを切り離すために、ＴＦＴ基板１０２のガラス基板１６側から、８ｂの窓部（図４（ａ）参照）を用いてドレイン配線３の引出し線部をレーザ加工により切断する。
【００４４】
次に正常画素へと修正するために、冗長回路であるａ−Ｓｉ受光層１２を有効にするために、光電流を発生させるためのバックライト光１７ｂが入射するように、ＣＦ基板１０１側からＢＭ層２６に窓開けを行う。ＢＭ層２６はＣＦ基板１０１のガラス基板１６側からレーザ光により除去加工される。これにより、ａ−Ｓｉ受光素子１２にバックライト光１７ｂが照射されることで電気的に修正用ソース配線１１とソース配線補助線１３が電気的に接続状態となる。この処理により、画素電極５に電圧が給電されるようになり、正常画素として機能するようになる。
【００４５】
このように修正された本実施例のアクティブマトリクス表示装置では、受光素子１２は、欠陥がない画素についてはブラックマトリクス層２６によってバックライト光１７ｂが遮光されることにより非導通状態であり、欠陥がある画素についてはブラックマトリクス層２６の少なくとも一部が除去されることによりバックライト光１７ｂにより導通状態となる。
【００４６】
ＣＦ基板１０１とＴＦＴ基板１０２に光の偏光板２５が添付された後に前記処理を行う場合には、加工用レーザは、偏光板２５に損傷を与えないように、ＣＦ基板１０１側とＴＦＴ基板１０２側にそれぞれ貼付された偏光板２５の偏光方向と同じ偏光状態のレーザ光を用いることで、偏光板２５に損傷を与えることなく、ドレイン線３の引出し線切断とＢＭ層２６の除去加工を行うことができる。
【００４７】
また、ＴＦＴ基板１０２上に直接カラーフィルタ層を形成する、ＣＯＡ構造においても同様に、カラーフィルタ層側である上層からＢＭ層２６をレーザ加工することで、ａ−Ｓｉ受光素子１２にバックライト光１７ｂを照射し、冗長化回路を有効にする。
【００４８】
なお、これらカラーフィルタ側からバックライト光を照射する場合には、ＴＦＴ基板１０２に設けられる遮光層１４の下面、すなわちガラス基板１６との接触層には、酸化クロムなどの反射防止膜を形成し、表示素子の表面となるＴＦＴ基板１０２側からの自然光などの入射光に対する反射防止処理を行う。本実施例においては遮光層１４は必須ではないが、図５に示すように遮光層１４を設けておけば、ＢＭ層２６に窓開けを行った画素において、バックライト光１７ｂが表示装置の表面から漏れるのを防ぐことができる。逆に、実施例１においてはＢＭ層２６は必須ではないが、図５に示すようにＢＭ層２６が受光素子１２をも覆うように形成されていれば、遮光層１４に窓開けを行った画素において、バックライト光１７が表示装置の表面から漏れるのを防ぐことができる。
【００４９】
以上の点を除く点は、実施例１と同様である。
【００５０】
以上の処理により、従来では基点欠陥を黒点化処理していた欠陥に対して、ａ−Ｓｉ受光素子１２を用いた冗長化修正を施し、ＴＦＴ基板１０２を良品化することが可能となる。このａ−Ｓｉ受光素子１２は、ＴＦＴの活性層であるａ−Ｓｉ層２（図３参照）と同じ薄膜で、同じ工程により形成することが可能であり、工程を増やすことなく冗長化回路を形成することができる。
【００５１】
実施例では、液晶表示装置を例に説明したが、ＴＦＴ基板１０２を用いた有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）装置などのスイッチング素子を用いた表示素子、電子回路パターン基板であれば液晶表示装置に限定したものではない。
【符号の説明】
【００５２】
１…ゲート配線、２…ａ−Ｓｉ、３…ドレイン配線（電極）、４…ソース配線（電極）、５…画素電極、６…コンタクト部、７…短絡欠陥、８、８ｂ…修正用窓部、９…ドレイン配線切断部、１０…修正用ＴＦＴ（修正用ａ−Ｓｉ層）、１１…修正用ソース配線、１２…ａ−Ｓｉ受光素子、１３…ソース配線補助線、１４…遮光層、１５…絶縁膜、１６…ガラス基板、１７、１７ｂ…バックライト光、１８…切断部、１９…電極間、２０…窓開け部、２１…加工用レーザ光、２２…液晶分子、２３…配向膜、２４…透明導電膜、２５…偏光板、２６…ＢＭ層、１０１…カラーフィルタ基板（ＣＦ基板）、１０２…ＴＦＴ基板
【図１】
2011085722.tif 000003
【図２】
2011085722.tif 000004
【図３】
2011085722.tif 000005
【図４】
2011085722.tif 000006
【図５】
2011085722.tif 000007