(57)【要約】【課題】信号伝送系で混入するノイズを低減する。【解決手段】ＰＤ１は電磁波の入射によって電子と正孔を対で発生する。４つのＮＭＯＳ（４〜７）と４つのＰＭＯＳ（１１〜１４）の２つの増幅回路は、電子と正孔を別々に増幅する。電子信号線８と正孔信号線１５は、２つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置されている。合成回路１８は、電子信号線８から電子信号を、正孔信号線１５から正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する。【選択図】図１
2011166394.tif 000002
【特許請求の範囲】
【請求項１】
電磁波の入射によって電子と正孔を対で発生する光電変換素子と、
電子と正孔を別々に増幅する２つの増幅回路と、
前記２つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置された２つの信号線と、
前記２つの信号線から電子信号と正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する合成回路と、
を有する撮像デバイス。
【請求項２】
前記２つの信号線の間に一定電位を保持する配線が配置されている
請求項１に記載の撮像デバイス。
【請求項３】
前記２つの信号線の間に浮遊電位の配線が配置されている
請求項１に記載の撮像デバイス。
【請求項４】
１つの前記光電変換素子から電子と正孔を取り出して前記２つの増幅回路で別々に増幅する
請求項１〜３の何れかに記載の撮像デバイス。
【請求項５】
電子を取り出すための第１光電変換素子と正孔を取り出すための第２光電変換素子とを有し、前記第１光電変換素子から取り出した電子信号を前記２つの増幅回路の一方に入力し、前記第２光電変換素子から取り出した正孔信号を他方の増幅回路に入力する
請求項１〜３の何れかに記載の撮像デバイス。
【請求項６】
前記光電変換素子の上に形成され光電変換素子に入射光を導く透明電極を有し、
前記透明電極に電圧を印加することにより光電変換素子の表面に極薄のアキュミュレーション層を形成する
請求項１〜５の何れかに記載の撮像デバイス。
【請求項７】
前記光電変換素子の上に形成され光電変換素子に入射光を導く導波路内部に、負または正の固定電荷を有する絶縁膜を含むものを有し、
前記固定電荷により光電変換素子の表面に極薄のアキュミュレーション層を形成する
請求項１〜５の何れかに記載の撮像デバイス。
【請求項８】
前記絶縁膜は、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁材料から成る
請求項７に記載の撮像デバイス。
【請求項９】
前記光電変換素子が、電磁波の入射によって電子と正孔とを発生するフォトダイオードである
請求項１〜８の何れかに記載の撮像デバイス。
【請求項１０】
前記光電変換素子が、電磁波の入射によって電子と正孔とを発生する有機光電変換膜を含む
請求項１〜８の何れかに記載の撮像デバイス。
【請求項１１】
入射電磁波を光電変換して電子と正孔を対で発生し、
発生した電子と正孔を別々に増幅し、
増幅により得られた電子信号と正孔信号を別々に伝送する対の伝送線として配置された２つの信号線で伝送し、
伝送後の電子信号と正孔信号の一方を反転させて両者を合成することで伝送線にのるコモンモードノイズを合成信号から排除する
撮像方法。
【請求項１２】
一定電位を保持する配線を前記２つの信号線の間に配置し信号の相互干渉を抑制する
請求項１１に記載の撮像方法。
【請求項１３】
浮遊電位を保持する配線を前記２つの信号線の間に配置し信号の相互干渉を抑制する
請求項１１に記載の撮像方法。
【請求項１４】
１つの光電変換素子から電子と正孔を取り出して別々に増幅する
請求項１１〜１３の何れかに記載の撮像方法。
【請求項１５】
電子を取り出すための光電変換素子から出力する電子と、正孔を取り出すための他の光電変換素子から出力する正孔とを別々に増幅する
請求項１１〜１３の何れかに記載の撮像方法。
【請求項１６】
光電変換素子と、光電変換素子に電磁波を導く光学系とを含む画像入力部を備え、
前記光電変換素子は、
電磁波の入射によって電子と正孔を対で発生する光電変換素子と、
電子と正孔を別々に増幅する２つの増幅回路と、
前記２つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置された２つの信号線と、
前記２つの信号線から電子信号と正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する合成回路と、
を有する画像入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換により発生した電子と正孔を個別にデバイス内で伝送して処理後に出力するＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサなどの撮像デバイスに関する。また、本発明は、内部伝送や処理の手法を含む撮像方法に関する。さらに本発明は、上記撮像デバイスを画像入力部内に含む画像入力装置に関する。
【背景技術】
【０００２】
一般に固体撮像デバイスは、入射光を電気信号に変換するフォトダイオードにおいて電子と正孔を対で発生するが、電子のみを撮像信号として取り出し、正孔の信号は使用していないのが現状である。
【０００３】
１つのフォトダイオードから、電子と正孔の信号を取り出し増幅することで、信号の振幅を従来の２倍にする技術が報告されている（特許文献１および２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特願平１０−２３４０８８号公報
【特許文献２】特開２００８−１４７４８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
撮像デバイスは、通常カメラなどで、電磁波（通常は可視光または赤外線等の非可視光）の大きさを電気信号に変換するために使われる。通常、撮像デバイスはモータを使ってレンズ等を動かすフォーカス装置などのそばに置かれる。この場合、例えばフォーカス装置から発生する磁場が撮像デバイスを形成する閉回路の中に飛び込み、誘導起電力によるノイズを発生させることがある。
また、微細化による低電圧化が進むと撮像デバイス回路から発生する電磁波に起因したノイズが撮像信号の外乱要因となる。
【０００６】
上記特許文献１および２は、画素信号を２倍とすることで高解像度化ができるが、このとき外部から入るノイズの低減は考慮されていない。
また、１つのフォトダイオードから電子と正孔の信号を取り出すことでしか、信号を２倍とする効果は得られない。
また、特許文献に開示されたフォトダイオードの構造では、正孔信号をケアするＨＡＤ構造になっていない。ＨＡＤ構造では、フォトダイオードの表面に形成するホールアキュミュレーション領域においてフォトダイオード表面領域で発生する電子暗電流の低減を行う。この電子暗電流低減のためにフォトダイオード表面領域で正孔が蓄積されると、画素信号が２倍となる利点があるが、不利益として偽色の発生をもたらしている。
【０００７】
本発明は、信号伝送系で混入するノイズを低減する撮像デバイスと、その動作方法を提供するものである。また、本発明は、かかる撮像デバイスを有する画像入力装置を提供するものである。
【課題を解決するための手段】
【０００８】
本発明に関わる撮像デバイスは、光電変換素子と、２つの増幅回路と、２つの信号線と、合成回路とを有する。
前記光電変換素子は、電磁波の入射によって電子と正孔を対で発生する。
前記２つの増幅回路は、電子と正孔を別々に増幅する。
前記２つの信号線は、前記２つの増幅回路からの電子信号と正孔信号を別々に伝送する対の伝送線として配置されている。
前記合成回路は、前記２つの信号線から電子信号と正孔信号を入力し、信号電位の差分に等価な合成信号を得ることで伝送線にのるコモンモードノイズを合成信号から排除する。
【０００９】
本発明に関わる撮像方法は、射電磁波を光電変換して電子と正孔を対で発生し、発生した電子と正孔を別々に増幅し、増幅により得られた電子信号と正孔信号を別々に伝送する対の伝送線として配置された２つの信号線で伝送し、伝送後の電子信号と正孔信号の一方を反転させて両者を合成することで伝送線にのるコモンモードノイズを合成信号から排除する。
【００１０】
本発明に関わる画像入力装置は、上記構成を示し本発明が適用された撮像デバイスを、光学系とともに画像入力部に含む。
【００１１】
以上の構成によれば、光電変換素子において発生する電子信号と正孔信号は極性が逆であるがほぼ同じ振幅をもつ。このことに着目して本発明では電子信号と正孔信号を対にして伝送線（２つの対の信号線）を形成している。これにより電子信号が流れる閉回路と、正孔信号が流れる閉回路の面積がほぼ同じとなる。このため伝送線の対（２つの信号線）には、ノイズ（コモンモードノイズ）が等しく入る。
伝送後の電子信号と正孔信号は合成回路で、そのいずれかの信号を反転させてから合成する。これにより電子信号線と正孔信号線に等しく入るノイズ（コモンモードノイズ）がほぼ完全にキャンセルされる。
【発明の効果】
【００１２】
本発明によれば、外部電磁場等により、信号の伝送経路で入るコモンモードノイズをキャンセルすることが可能な撮像デバイス、撮像方法および画像入力装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】１つのＰＤから正孔と電子を取り出す、第１の実施形態に関わる撮像デバイスの画素回路を含む構成図である。
【図２】図１に示す構成の画素回路の概略平面図である。
【図３】電子用信号線と正孔用信号線を伝播する信号の概念図である。
【図４】電子用信号線と正孔用信号線を伝播する信号から合成した信号の概念図である。
【図５】正孔と電子を取り出す場合の透明電極を有するＰＤ概略断面図である。
【図６】正孔と電子を取り出す場合の負電荷絶縁膜を有するＰＤ概略断面図である。
【図７】電子信号線と正孔信号線に固定電位配線（または浮遊電位配線）を付加して用いる場合の回路図である。
【図８】電子用と正孔用の２つのＰＤから正孔と電子を取り出す、第２の実施形態に関わる撮像デバイスの画素回路を含む構成図である。
【図９】図８に示す構成の画素回路の概略平面図である。
【図１０】第２の実施形態で用いることができる電子を取り出すためのＰＤの概略断面図である。
【図１１】第２の実施形態で用いることができる正孔を取り出すためのＰＤの概略断面図である。
【図１２】有機光電変換膜構造を光電変換素子としてもつ撮像デバイスの構造図である。
【図１３】有機光電変換膜構造を光電変換素子としてもつ撮像デバイスの他の構造図である。
【図１４】第４の実施形態に関わる撮像デバイスを使用した画像入力装置（例えばカメラ）の概念的ブロック図である。
【発明を実施するための形態】
【００１４】
本発明の実施形態を、本発明をＣＭＯＳセンサに適用した場合を例として、図面を参照して以下の順に説明する。
１．第１の実施の形態：単一のＰＤ。
２．第２の実施の形態：２つのＰＤ。
３．第３の実施の形態：有機光電変換膜。
４．第４の実施の形態：画像入力装置。
【００１５】
＜１．第１の実施の形態＞
図１は、第１の実施形態に関わるＣＭＯＳセンサの画素回路を含む構成図である。
【００１６】
図１に示す画素回路ＰＩＸは、入力した光を光電変換する“光電変換素子”としてのフォトダイオード（ＰＤ）１と、４つのＮＭＯＳトランジスタ（４〜７）と、４つのＰＭＯＳトランジスタ（１１〜１４）とを有する。
【００１７】
ＰＤ１は、そのカソードが転送トランジスタ４のソースに接続されている。転送トランジスタ４のドレインは、フローティング・ディフュージョン部に接続されている。
リセットトランジスタ７が、ノードＮＤと電源電圧Ｖｄｄの供給線との間に接続されている。リセットトランジスタ７のゲートは電子リセット線１０に接続されている。リセットトランジスタ７は、ノードＮＤをフローティング状態から電源電圧Ｖｄｄの供給線である電源電圧Ｖｄｄの供給線１５への接続状態に切り替え、ノードＮＤに電源電圧Ｖｄｄを充電する。
【００１８】
電源電圧Ｖｄｄの供給線と電子信号線８との間に、増幅トランジスタ５と選択トランジスタ６が直列接続されている。
増幅トランジスタ５のゲートはノードＮＤに接続され、選択トランジスタ６のゲートは電子垂直選択線９に接続されている。電子垂直選択線９は、電子リセット線１０と同様、同一行内の画素に共通な配線である。
転送トランジスタ４は、リセット後に再びフローティング状態となったノードＮＤにフォトダイオードＰＤの蓄積電荷（この回路部では電子）を転送する。増幅トランジスタ５は、ノードＮＤに転送された蓄積電荷に応じた画素信号を増幅する。選択トランジスタ６は、増幅トランジスタ５の出力の電子信号線８への出力を制御する。
【００１９】
以上説明した回路部分は、電子の取り出しに関する部分であり、電子と正孔が対で発生したフォトダイオード１から、電子信号が転送トランジスタ４を通じて増幅トランジスタ５で増幅され、選択トランジスタ６を通じて電子信号線８に出力される。
【００２０】
画素回路ＰＩＸの残る４つのＰＭＯＳトランジスタ（１１〜１４）は、フォトダイオード１のアノード側に接続され、正孔取り出しのための回路部分を構成する。
具体的には、転送トランジスタ４と同様な機能（但し、扱う電荷極性が逆、以下同じ）をもつ転送トランジスタ１１が設けられている。また、リセットトランジスタ７と同様な機能をもつリセットトランジスタ１４が設けられている。リセットトランジスタ１４は、電子垂直選択線９と対で行方向に配線された正孔リセット線１７に接続されている。同じく、増幅トランジスタ５に対応する増幅トランジスタ１２、選択トランジスタ６に対応する選択トランジスタ１３が設けられている。リセット電位は基準電圧Ｖｓｓの供給線電位（例えば０[Ｖ]）であり、また、増幅トランジスタ１２および選択トランジスタ１３のバイアス電位も、例えば０[Ｖ]となる。
選択トランジスタ１３のドレインが正孔信号線１５に接続されている。
【００２１】
以上の正孔取り出し回路において、フォトダイオード１で発生した正孔は転送トランジスタ１１を通って増幅トランジスタ１２で増幅され、選択トランジスタ１３を通じて、正孔信号線１５に送られる。不要になった電荷はリセットトランジスタ７または１４を動作させることで放出される。
【００２２】
電子信号線８と正孔信号線１５は対の伝送線として互いに近傍に配置し配線されている。これにより、磁場などの外部からのノイズが電子信号線８と正孔信号線１５に等しく入るようになる。電子信号線８と正孔信号線１５の間にできる電界による信号線のクロストークを緩和するために電子信号線８と正孔信号線１５の間に、電位を固定電位に固定しているか、電気的に浮遊している配線を配置してもよい。
【００２３】
図２は、図１に回路図を上面から見たパターン図である。
大きなＮウェル内の中央付近に、フォトダイオード１の受光部を構成し、例えばＨＡＤ構造の表面の正孔蓄積層が再表面層であるＰウェル（“１ＰＤ”と表記）が形成されている。また、その矩形の１つの隅側に、転送トランジスタ４のドレインＤ（４）を形成するため小さなＰウェル（“４ＴｒＮ”と表記）と、増幅トランジスタ５と選択トランジスタ６を形成するための縦長のＰウェルが形成されている。
【００２４】
Ｐウェル（４ＴｒＮ）内に転送トランジスタ４のドレインＤ（４）が形成され、ゲートＧ（４）のコーナと平面視で重なっている。転送トランジスタ４は、このコーナを電流チャネルとする。
ソース（４）となる大きなＰウェルの他のコーナに転送トランジスタ１１のゲートＧ（１１）が配置され、それよりＰウェル内側に転送トランジスタ１１のソースＳ（１１）が、コーナ外側のＮウェル内に転送トランジスタ１１のドレインＤ（１１）が形成されている。
【００２５】
ドレインＤ（４）は不図示の（但し結線のみ示す）ノードＮＤの配線により増幅トランジスタ５のゲートＧ（５）と接続されている。ゲートＧ（５）は縦長のＰウェル内に配置され、その幅方向の片側のｎ型領域が電源電圧Ｖｄｄにバイアスされ、他方側のソース・ドレイン領域（Ｓ／Ｄ）が選択トランジスタ６と共有されている。選択トランジスタ６のゲートＧ（６）に隣接する他の不純物領域が電子信号線８と不図示のコンタクトを介して接続される。
【００２６】
ドレインＤ（１１）は不図示の（但し結線のみ示す）ノードＮＤの配線により増幅トランジスタ１２のゲートＧ（１２）と接続されている。ゲートＧ（１２）はＮウェル内に配置され、その幅方向の片側のｎ型領域が基準電圧Ｖｓｓにバイアスされ、他方側のソース・ドレイン領域（Ｓ／Ｄ）が選択トランジスタ１３と共有されている。選択トランジスタ１３のゲートＧ（１３）に隣接する他の不純物領域が正孔信号線１５と不図示のコンタクトを介して接続される。
【００２７】
電子信号線８と正孔信号線１５は、ペア伝送線として、ここでは平面視で水平に並行する。
このように図２では電子信号線８と正孔信号線１５は半導体基板面と平行な面内で横並びにペア配線されるが、半導体基板面と垂直な方向で平行な積層ペア配線としてもよい。
【００２８】
図３に、対で信号が送られた電子信号と正孔信号に外部から電磁波として飛来ノイズ（または誘導ノイズ）が重畳された波形図を示す。図３（Ａ）が電子信号線８の電子信号、図３（Ｂ）が正孔信号線１５の正孔信号についてのものである。
電子信号と正孔信号は、位相が逆（１８０度反転）なった信号として転送される。その一方、電子信号線８と正孔信号線１５がペア伝送線として配置されていることは位相が等しく振幅も同等のコモンモードノイズが２つの信号に同じように重畳されている。
【００２９】
図１に示すように、電子信号線８と正孔信号線１５のペア伝送線の他端には合成回路（厳密には、差分出力回路）１８が設けられている。この回路は、当該撮像デバイスがカラムごとの処理回路を有する場合に、その初段からＡＤＣ（ＡＤコンバータ）の入力までの処理回路経路内に設けられることが望ましい。
【００３０】
図４に、合成回路１８の出力における合成信号の波形図を示す。この波形は、図３との位相関係では、電子信号線８の電子信号から正孔信号線１５の正孔信号を差し引いた信号と等価となる。これにより、以後は、合成信号を従来の画素信号と同じ扱いで、他の処理を実行する。
【００３１】
なお、電子信号と正孔信号の合成は信号のＡＤ変換後でもよい。ＡＤ変換を行った後に信号を合成する場合は、コンパレータの仕様によっては、合成回路は差分回路ではなく加算回路としてよい。
【００３２】
図５は、図１および図２の構成において、ＰＤ１の断面構造図である。
図２に平面パターンを示すＰウェル２０は、不図示の半導体基板に形成されており、そのＰウェル２０内に、信号電荷である電子の主な蓄積層であるＮ型領域１９が形成されている。
Ｎ型領域１９およびＰウェル２０の表面には、絶縁体２１を介して透明電極２２が積層されている。透明電極２２は、ＩＴＯやＩＺＯなどの透明電極材料からなり、通常、全画素に電位的に共通な電極として設けられる。
【００３３】
本実施形態では、必須ではないが好ましい構成として、透明電極２２に負電位を印加することで、フォトダイオード表面に正孔蓄積層２３を形成する。
【００３４】
あるいは、他の好ましい構成として、図６のようにフォトダイオードの上に負の固定電荷を持つ絶縁膜（以下、負電荷絶縁膜２４と呼ぶ）を堆積する。負電荷絶縁膜２４は、例えばハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、イットリウム、ランタノイド元素のうち、少なくとも１つの元素を含む絶縁材料（ＨｆＯｘ等）を堆積したものである。これによって、フォトダイオード表面に正孔蓄積層２３を形成することで、正孔のバッファ領域を最小限に抑え、偽色の発生を抑制する。
なお、同様な効果を得ることを目的として、フォトダイオードの不純物導電型が上記と逆の場合、正の固定電荷をもつ絶縁膜をフォトダイオードの上に堆積してよい。
図６に示す負電荷絶縁膜２４あるいは正電荷絶縁膜は、比誘電率が５以上の材料の膜が望ましい。
【００３５】
また、図７のように、電子信号線８と正孔信号線１５の間に電位をグランド等の固定電位に固定した固定電位配線ＶＬ１を配置することにより、電子信号線８と正孔信号線１５の信号間のクロストークを抑制できる。
【００３６】
また、図７の固定電位配線ＶＬ１に代えて、電子信号線８と正孔信号線１５の間に電位を浮遊させた浮遊電位配線ＶＬ２を配置することにより、電子信号線８と正孔信号線１５の信号間のクロストークを抑制できる。
【００３７】
なお、図５〜図７の構成は、それより前の図１および図２に示す構成の好ましい変形例であるが、どれかの構成１つ、または、任意に組み合わせてよい。図７に示すＶＬ１と浮遊電位配線ＶＬ２を両方用いる場合、浮遊電位配線ＶＬ２を信号線間に配置し、両外側に２本の固定電位配線ＶＬ１を配置してシールドすることも可能である。なお、シールドすればノイズの重畳そのものを抑圧できるが、このような簡易配線のシールドでは十分でないので本発明適用の効果は十分見込める。
【００３８】
本実施形態によれば、外部電磁場等により、信号の伝送経路で入るコモンモードノイズをキャンセルすることが可能になる。特に、本実施形態では、１つの光電変換素子から電子信号と正孔信号を取り出していることから、得ることができる信号の振幅は２倍になる。そのため、理想的にはＳ／Ｎ比は√２倍になる。
【００３９】
＜２．第２の実施の形態＞
図８は、本発明の構成の例を示す画素回路を含む構成図である。
図８を図１と比較すると、図８では電子取り出しのためのＰＤ２（第１光電変換素子）と、正孔取り出しのためのＰＤ３（第２光電変換素子）とを有する。他のトランジスタ回路部の構成自体は、図１と図８でほぼ同じとなる。
【００４０】
電子用のＰＤ２に入射した光は電子と正孔を対で発生する。電子は転送トランジスタ４を通じて増幅トランジスタ５で増幅され、選択トランジスタ６を通じて電子信号線８に転送される。なお、信号は電子と正孔の信号から取り出すので、電子用のＰＤ２の面積は従来のフォトダイオードの面積の半分でもよい。
【００４１】
同様に、正孔用のＰＤ３で発生した正孔は転送トランジスタ１１を通って増幅トランジスタ１２で増幅され、選択トランジスタ１３を通じて、正孔信号線１５に送られる。不要になった電荷はリセットトランジスタ１４（電子の場合は７）を動作させることで放出される。なお、信号は電子と正孔の信号から取り出すので、正孔用フォトダイオードの面積は従来のフォトダイオードの面積の半分でもよい。
【００４２】
図９は、図８に示す構成の画素回路ＰＩＸの平面図である。なお、図９は電子信号線８と正孔信号線１５を平面視で並べたものであるが、図２の説明で述べたように半導体基板に垂直な方向に絶縁層を介して２つの信号線を重ねて配線してもよい。
図９の下半分が電子取り出し画素部分であり、上半分が正孔取り出し画素部である。
２つの画素部はＰ型とＮ型の不純物導電型が異なるのみで回路パターンとしては線対称図形をもつ。そこで、電子用を説明すると、その回路部のほぼ中央に、図２のドレインＤ（４）、つまり転送トランジスタ４のドレイン領域が配置されている。このドレインＤ（４）は、４つの色画素で共有されている。ここの電位は固定電位となるから、このような共有構造が可能である。なお、通常、この１色が割り当てられたものを画素と呼ぶ場合と、色配列の基本単位（ＲＧＢ、ＲＧＢＧ、ＲＧＢＷ等）の画素ユニットを画素と呼び、その１つの単位をサブ画素と呼ぶ場合がある。ここでは色画素と呼ぶ。
【００４３】
ここではＲＧＢＧのベイヤ配列を例示する。但し、それは電子用と正孔用を独立にみたときの配列であり、実際には、電子用の赤画素のフォトダイオードと正孔用の赤画素のフォトダイオードとは隣接配置され、このことは他の色でも同様である。なお、出力側のトランジスタ回路は、電子用と正孔用の２回路分のみ示すが、他の色画素用のトランジスタ回路も対象に設けられている。
なお、基本的なパターン間接続関係は図２に示して説明したものと基本的には同じであるため、ここでの説明を省略する。電子用の赤画素と正孔用の赤画素は、本来の１つの赤画素に対応するものである。
【００４４】
このように、本実施形態では、電位固定の不純物領域が電子用と正孔用のそれぞれの画素配置領域内で４つの色画素に共有され、同一色の電子用の色画素と正孔用の色画素からの出力がペア伝送される。
電子信号線８と正孔信号線１５は対にして近傍に配置することで、磁場などの外部からのノイズが等しく入るようになる。電子信号線８と正孔信号線１５の間にできる電界による信号線のクロストークを緩和するために電子信号線８と正孔信号線１５の間に、電位をグランド等の固定電位に固定した配線、電気的に浮遊している配線もしくは両者を組み合わせたものを配置してもよい。
【００４５】
対で信号が送られた電子信号と正孔信号は信号の振幅の差分を取る差分回路（合成回路１８：図８）で差をとる。これにより、合成後の信号は、最終的な画素信号として、従来の画素信号と同様の処理を行われ処理できるようになる。フォトダイオードの面積が同じ場合、合成した後の信号強度は実施例１のように２倍にはならないが、従来と同程度の信号強度が得られる。
【００４６】
なお、電子用のＰＤ２の構造としては、図１０のように、Ｐウェル２５内のＮ型領域２６の上に、不純物濃度の濃いＰ型半導体領域である正孔蓄積層２７を浅く形成したものが望ましい。また、図５や図６のような構造も採用可能である。
【００４７】
正孔用フォトダイオードの構造としては、図１１のように、Ｐウェル２５の中にＮ型領域２８を形成し、その中にＰ型領域２９を形成し、その上に、不純物濃度の濃いＮ型半導体領域である電子蓄積領域３０を浅く形成したものが望ましい。また、図５と図６の構成において不純物導電型を逆にした構造も可能である。
【００４８】
＜３．第３の実施の形態＞
本実施形態は、フォトダイオードの代わりに有機光電変換膜を使って、入射光から電子と正孔生成を生成する撮像デバイスに関する。
【００４９】
図１２に、光電変換部の積層膜構造を示す。
図１２に図解する有機光電変換膜構造を使用する場合は、有機光電変換膜３４、３８、４２（キナゾリン誘導体やキナクリドン誘導体等）を挟む透明電極３３、３６、３７、３９、４１、４３に電圧を印加する。
あるいは、図１３に図解するように、有機光電変換膜３４、３８、４２に有機ｎ型半導体４４、４６、４８と有機ｐ型半導体４５、４７、４９を導入することで電子と正孔を別々の電極から取り出す。取り出した電子と正孔は、それぞれを転送トランジスタから増幅トランジスタに転送し増幅した後、電子信号と正孔信号を上記ペア伝送線（電子信号線８と正孔信号線１５）で転送する。その後、前記した他の実施形態と同様に、片方の信号の振幅を反転させた後、合成することが可能である。有機ｎ型半導体と有機ｐ型半導体の位置関係は入れ替わっても構わない。
本実施形態においても、電子信号線８と正孔信号線１５の間にできる電界による信号線のクロストークを緩和するために電子信号線８と正孔信号線１５の間に、電位をグランド等の固定電位に固定した配線、電気的に浮遊している配線もしくは両者を組み合わせたものを配置してもよい（図７等参照）。
【００５０】
＜４．第４の実施の形態＞
図１４は、本発明のような撮像デバイスを採用した画像入力装置１００（ここではカメラを例示）に関する。図１４に示すように、撮像素子１０１（不図示の画像入力部の一部）、画像信号処理部１０２、カメラコントロール部１０３、画像信号記録部１０４および画像信号出力部１０５を有する。
ここで撮像素子１０１の近くには光学系が配置され、その光学系の結像面を受光面とするように撮像素子１０１が配設されている。撮像素子１０１は、上記第１〜第３の実施形態およびその変形例に関わるものが使用される。
そのため、外部の電磁場の影響を受けにくく、ノイズの少ない映像を記録することが可能である。よって、本実施形態によれば、ＣＭＯＳセンサ等の撮像デバイスを用いた、低ノイズカメラシステムが実現となる。
【００５１】
本発明の考案に際して、本発明者は、信号伝送の際に、信号の伝送線と信号を反転させた信号の伝送線、グランド線の３つからなる信号配線を用いて信号を伝送すると、信号の伝送過程で入るコモンモードノイズをキャンセルすることを検討した。
撮像デバイスの信号伝送過程に上記手法を用いれば、前記の外部電磁波によって発生するノイズをなくすことはできるが、画素の１つ１つに、信号と反転信号を発生させる装置を付加すると、撮像デバイスそのものがカメラ等に収まらない程巨大になってしまうという問題がある。
【００５２】
本発明は、１画素あたりの面積が従来よりも多少大きくなる構成も含むが、それよりもノイズキャンセルの効果を得たい場合に特に有効であり、リーズナブルな撮像デバイスのサイズで、画像信号の伝送系ノイズをキャンセルすることができる。
【００５３】
一方で、１つのフォトダイオードから、電子と正孔の信号を取り出す場合、フォトダイオードの表面で発生する電子や正孔による暗電流をケアする必要がある。
【００５４】
通常の撮像デバイスでは、電子しか信号として使わないため、フォトダイオードの表面が正孔リッチになるようにＰ＋の不純物領域（ＨＡＤ領域）を厚く（０．１ミクロン程度）形成する。このＨＡＤ領域があると、発生した正孔がここに流れ込み、正孔を蓄積するバッファとなるため、全ての正孔信号を取り出すのが難しくなる。但し、フォトダイオード表面は正孔リッチとなっているため、熱平衡状態では、フォトダイオード表面領域での正孔発生による暗電流は抑制されるものと推定される。
【００５５】
本発明の実施形態では、厚いＨＡＤ構造の代わりにフォトダイオード表面を透明電極が発生する電界で極薄い正孔蓄積状態か、フォトダイオードに固定電荷を持つ絶縁膜を堆積する。これにより、極薄い正孔蓄積状態を形成して、フォトダイオード表面領域での電子と正孔の発生を抑制し、正孔や電子のバッファ層としての領域を最小限に抑える。その結果として、単一のフォトダイオードから暗電流が少なく偽色の少ない電子信号と正孔信号の取り出しが可能となる。このことは偽色抑圧だけでなくノイズ抑圧にも効果がある。
【００５６】
本発明の実施形態では、これらの技術を使うことにより、ＣＭＯＳセンサ等の撮像デバイスの信号伝送系で混入するノイズ低減が可能になる。また、ノイズ抑圧処理（合成処理）を経ても、合成後の信号を用いて色処理を行っても偽色がなく、あるいは、十分に偽色が抑圧された画像が得られる。
【符号の説明】
【００５７】
１…ＰＤ、２…電子用のＰＤ、３…正孔用のＰＤ、４…転送トランジスタ、５…増幅トランジスタ、６…選択トランジスタ、７…リセットトランジスタ、８…電子信号線、９…電子垂直選択線、１０…電子リセット線、１１…転送トランジスタ、１２…増幅トランジスタ、１３…選択トランジスタ、１４…リセットトランジスタ、１５…正孔信号線、１８…合成回路、２０…Ｐウェル、２１…絶縁体、２２…透明電極、２３…正孔蓄積層、２４…負電荷絶縁膜、２５…Ｐウェル、２６…電子用のＰＤ、２７…正孔蓄積層、２８…Ｎ型領域、２９…Ｐ型領域、３０…電子蓄積領域、１００…画像入力装置。
【図１】
2011166394.tif 000003
【図２】
2011166394.tif 000004
【図３】
2011166394.tif 000005
【図４】
2011166394.tif 000006
【図５】
2011166394.tif 000007
【図６】
2011166394.tif 000008
【図７】
2011166394.tif 000009
【図８】
2011166394.tif 000010
【図９】
2011166394.tif 000011
【図１０】
2011166394.tif 000012
【図１１】
2011166394.tif 000013
【図１２】
2011166394.tif 000014
【図１３】
2011166394.tif 000015
【図１４】
2011166394.tif 000016