(57)【要約】【課題】有効画素領域において多層配線層上に形成される膜を平坦化することにより、感度ムラや色ムラを低減すると共に、チップサイズを縮小することができる固体撮像装置と、その製造方法を提供する。【解決手段】周辺回路領域２６の多層配線層２２ｂが、画素領域２５の多層配線層２２ａよりも高層に形成された固体撮像装置において、多層配線層２２ａ，２２ｂの段差部側壁に横溝３３を形成する。これにより、多層配線層２２ａ，２２ｂ上部に塗布材料を成膜する工程において、段差部分の塗布材料がその横溝３３に吸収される。これにより、画素領域２５の多層配線層２２ａ上部に形成される塗布材料は、平坦に形成される。【選択図】図２
2011082391.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成され、光量に応じた信号電荷を生成する光電変換部と、前記基板上部に形成された多層配線層からなる画素を有する画素領域と、
前記画素領域の周辺に形成され、前記画素領域に形成された多層配線層よりも高層の多層配線層であって、前記画素領域に形成された多層配線層との間の段差部側壁に横溝が形成された多層配線層を有する周辺回路領域と、
を含む固体撮像装置。
【請求項２】
前記多層配線層は、層間絶縁膜と、前記層間絶縁膜上部に拡散防止膜を介して所望の形状に形成された金属材料からなる配線とが交互に積層された構成とされ、前記横溝では、前記拡散防止膜が前記層間絶縁膜よりも前記周辺回路領域側に深い位置までエッチング除去されている
請求項１記載の固体撮像装置。
【請求項３】
基板に、光量に応じた信号電荷を生成する光電変換部を形成する工程と、
前記光電変換部が形成された画素領域と、前記画素領域の周辺に形成される周辺回路領域とを含む基板上に、複数層の配線を有する多層配線層を形成する工程と、
前記画素領域の多層配線層を低層化すると共に、前記画素領域における多層配線層と、前記周辺回路領域における多層配線層との間の段差部側壁に横溝を形成する工程と、
を含む固体撮像装置の製造方法。
【請求項４】
前記画素領域の多層配線層を低層化する前に、前記周辺回路領域に形成された多層配線層上部にストッパ膜を形成し、さらに前記ストッパ膜上部にレジスト膜を形成し、
前記画素領域の多層配線層の低層化する工程、及び前記段差部側壁の横溝を形成する工程は、前記ストッパ膜とレジスト膜とをマスクとしたエッチングによりなされる
請求項３記載の固体撮像装置の製造方法。
【請求項５】
前記多層配線層は、層間絶縁膜と、前記層間絶縁膜上部に拡散防止膜を介して所望の形状に形成される金属材料からなる配線とを交互に積層することにより形成し、
前記横溝の形成では、前記拡散防止膜と前記層間絶縁膜とのエッチングレート差を用いて、前記拡散防止膜を前記層間絶縁膜よりも前記周辺回路領域側に深い位置までエッチング除去する
請求項３又は４記載の固体撮像装置の製造方法。
【請求項６】
光学レンズと、
前記光学レンズで集光された光が入射される固体撮像装置であって、基板に形成され、光量に応じた信号電荷を生成する光電変換部と、前記基板上部に形成された多層配線層からなる画素を有する画素領域と、前記画素領域の周辺に形成され、前記画素領域に形成された多層配線層よりも高層の多層配線層であって、前記画素領域に形成された多層配線層との間の段差部側壁に横溝が形成された多層配線層を有する周辺回路領域とを有する固体撮像装置と、
前記固体撮像装置の出力信号を処理する信号処理回路と、
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサや、ＣＣＤイメージセンサ等の固体撮像装置とその製造方法、及び電子機器に関する。
【背景技術】
【０００２】
例えば、ＣＭＯＳイメージセンサや、ＣＣＤイメージセンサ等の固体撮像装置では、半導体基板の表面に形成されたフォトダイオード（光電変換部）に光を入射させ、そのフォトダイオードで発生した信号電荷によって、映像信号を得る構成となっている。
【０００３】
従来、このような固体撮像装置において、光学特性を向上させるために、様々な提案がなされている。以下に、従来の固体撮像装置について詳述する。
【０００４】
図１３に、従来例のＣＭＯＳイメージセンサである固体撮像装置１００の概略平面構成を示し、図１４に、そのＤ−Ｄ線上に沿う断面構成を示す。
【０００５】
図１３に示すように、従来の固体撮像装置１００は、基板１０１上に、画素領域１０３及び、垂直駆動回路１０４や、水平駆動回路１０５等の周辺回路領域を有する。画素領域１０３では、光電変換素子であるフォトダイオードと、画素トランジスタ（ＭＯＳトランジスタ）から成る複数の画素が２次元的に配列されている。また、画素領域１０３は、図示を省略するが、実際に映像信号を出力するための有効画素領域と、実際の映像信号を出力しない無効画素領域、及び黒レベルの基準信号を出力するためのオプティカルブラック領域とから構成される。無効画素領域及びオプティカルブラック領域は、有効画素領域の周辺部の所望の位置に形成される。
【０００６】
図１４に示す断面構成は、画素領域１０３、特に、実際の映像信号を出力する有効画素領域５５と、周辺回路領域５６（本実施形態例では水平駆動回路１０５）との間における、断面構成である。図１４に示すように、有効画素領域５５では、例えばシリコン基板５０表面にフォトダイオードＰＤが構成されている。そして、そのシリコン基板５０上部に３層の配線１Ｍ，２Ｍ，３Ｍが層間絶縁膜５１を介して形成された多層配線層５２ａが構成され、多層配線層５２ａ上部には、カラーフィルタ５３及びオンチップレンズ５４が構成される。
【０００７】
また、周辺回路領域５６（水平駆動回路１０５）では、例えばシリコン基板５０上に４層の配線１Ｍ，２Ｍ，３Ｍ，４Ｍが層間絶縁膜５１を介して形成された多層配線層５５ｂが構成される。実際には、有効画素領域５５においては、フォトダイオードＰＤの周辺には、複数の画素トランジスタが形成されるが、図１４においては、図示を省略する。
【０００８】
有効画素領域５５では、フォトダイオードＰＤにより多くの光を効率よく照射させるために、光照射位置とフォトダイオードＰＤとの距離とを小さくしたいという要請がある。また、周辺回路領域５６では、多層配線層５２ｂをより多層化することで、集積化を図り、高機能化や小型化を図りたいという要請がある。このため、例えば、有効画素領域５５の多層配線層５２ａは、３層の配線１Ｍ，２Ｍ，３Ｍで構成され、周辺回路領域５６の多層配線層５２ｂは、４層の配線１Ｍ，２Ｍ，３Ｍ，４Ｍで構成される。
【０００９】
このような固体撮像装置１００においては、有効画素領域５５と、周辺回路領域５６との間におけるは多層配線層５２ａ，５２ｂには、図１４に示すように、積層される配線の数の違いに起因する段差が形成される。このように、有効画素領域５５と、周辺回路領域５６との間に段差のある状態で、その上層全体にカラーフィルタ材料５３ａを塗布すると、段差部分にカラーフィルタ材料５３ａが分厚くたまり、その結果、傾斜して塗布される。この傾斜して塗布されたカラーフィルタ材料５３ａを、露光、現像することにより、有効画素領域５５の所望の位置にカラーフィルタ５３が形成される。塗布されたカラーフィルタ材料５３ａは傾斜を有するように塗布されていたため、露光、現像されたカラーフィルタ５３も傾斜して形成されてしまう。
【００１０】
さらに、カラーフィルタ５３を形成した後、オンチップレンズ材料５４ａが全体に塗布される。この場合も、カラーフィルタ材料５３ａを塗布した場合と同様に、段差部分に、オンチップレンズ材料５４ａが分厚くたまり、その結果、傾斜して塗布される。この傾斜して塗布されたオンチップレンズ材料５４ａをパターニングすることにより、有効画素領域５５上に、オンチップレンズ５４が形成される。そうすると、パターニングされるオンチップレンズ５４も傾斜して形成されてしまい、集光ポイントがずれる原因となる。このような従来例における固体撮像装置１００では、オンチップレンズ５４による集光が所望の位置になされず、フォトダイオードＰＤにうまく光が入射しなくなり、感度ムラや色ムラの原因となる。
【００１１】
下記特許文献１では、上述したような、有効画素領域と周辺回路領域との間における段差を低減するために、周辺回路領域の多層配線層内の絶縁膜に凹部を設け、凹部に配線を嵌め込む構成が記載されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００４−７１９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１の構成では、周辺回路領域と有効画素領域の間の段差に起因する、有効画素領域のオンチップレンズ等の傾きが低減されるものの、完全に平坦化されるものではない。また、周辺回路部の配線の層数が大きくなったときにまで、対応できる構成ではない。
【００１４】
上述の点に鑑み、本発明は、有効画素領域において多層配線層上に形成される膜を平坦化することにより、感度ムラや色ムラを低減すると共に、チップサイズを縮小することができる固体撮像装置と、その製造方法を提供するものである。また、本発明は、感度ムラや色ムラが低減された固体撮像装置を用いた電子機器を提供するものである。
【課題を解決するための手段】
【００１５】
上記課題を解決し、本発明の目的を達成するため、本発明の固体撮像装置は、以下の構成を有する。まず、基板に形成され、光量に応じた信号電荷を生成する光電変換部と、基板上部に形成された多層配線層からなる画素を有する画素領域を有する。そして、画素領域の周辺に形成され、画素領域に形成された多層配線層よりも高層の多層配線層であって、画素領域に形成された多層配線層との間の段差部側壁に横溝が形成された多層配線層を有する周辺回路領域を有する。
【００１６】
本発明の固体撮像装置では、周辺回路領域の多層配線層が、画素領域の多層配線層よりも高層に形成される構成において、多層配線層の段差部側壁に横溝が形成されている。これにより、多層配線層上部に塗布材料を成膜する工程において、段差部分の塗布材料がその横溝に吸収される。これにより、画素領域の多層配線層上部に形成される塗布材料は、平坦に形成される。
【００１７】
また、本発明の固体撮像装置の製造方法は、以下の工程を有する。まず、基板に、光量に応じた信号電荷を生成する光電変換部を形成する。次に、光電変換部が形成された画素領域と、画素領域の周辺に形成される周辺回路領域とを含む基板上に、複数層の配線を有する多層配線層を形成する。次に、画素領域の多層配線層を低層化すると共に、画素領域における多層配線層と、周辺回路領域における多層配線層との間の段差部側壁に横溝を形成する。
【００１８】
本発明の固体撮像装置の製造方法では、周辺回路領域の多層配線層が、画素領域の多層配線層よりも高層に形成する構成において、多層配線層の段差部側壁に横溝を形成する。これにより、多層配線層を形成した後に多層配線層上部に塗布材料を成膜する場合、段差部分の塗布材料がその横溝に吸収される。これにより、画素領域の多層配線層上部に形成される塗布材料を平坦に形成することができる。
【００１９】
また、本発明の電子機器は、光学レンズと、光学レンズで集光された光が入射される固体撮像装置と、固体撮像装置の出力信号を処理する信号処理回路とを有する。そして、固体撮像装置は、上述した本発明の構成を有する。
【発明の効果】
【００２０】
本発明によれば、製造工程を増加することなく、感度ムラ、色ムラの低減された固体撮像装置が得られ、また、この固体撮像装置を用いた電子機器では、画質の向上が図られる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施形態に係る固体撮像装置の全体の概略平面構成である。
【図２】図１のＡ−Ａ線上に沿う概略断面構成図である。
【図３】Ａ，Ｂ，Ｃ  第１の実施形態に係る固体撮像装置の製造方法を示す製造工程図（その１）である。
【図４】Ｄ，Ｅ  第１の実施形態に係る固体撮像装置の製造方法を示す製造工程図（その２）である。
【図５】Ｆ，Ｇ  第１の実施形態に係る固体撮像装置の製造方法を示す製造工程図８その３）である。
【図６】溝部の形成領域を示す一例である。
【図７】溝部の形成領域を示すその他の例である。
【図８】Ａ，Ｂ  本発明の第２の実施形態に係る固体撮像装置の製造方法を示す製造工程図（その１）である。
【図９】Ｃ，Ｄ  本発明の第２の実施形態に係る固体撮像装置の製造方法を示す製造工程図（その２）である。
【図１０】Ｅ，Ｆ  本発明の第２の実施形態に係る固体撮像装置の製造方法を示す製造工程図（その３）である。
【図１１】Ａ，Ｂ  本発明の第３の実施形態に係る固体撮像装置の製造方法を示す製造工程図である。
【図１２】本発明の第４の実施形態に係る電子機器の概略構成図である。
【図１３】従来の固体撮像装置の概略平面構成図である。
【図１４】図１３のＤ−Ｄ線上に沿う概略断面構成図である。
【発明を実施するための形態】
【００２２】
以下に、本発明の実施形態に係る固体撮像装置とその製造方法、及び電子機器の一例を、図１〜図１２を参照しながら説明する。本発明の実施形態は以下の順で説明する。なお、本発明は以下の例に限定されるものではない。
１．第１の実施形態：固体撮像装置
１−１  固体撮像装置全体の構成
１−２  要部の構成
１−３  固体撮像装置の製造方法
２．第２の実施形態：固体撮像装置
３．第３の実施形態：固体撮像装置
４．第４の実施形態：電子機器
【００２３】
〈１．第１の実施形態：固体撮像装置〉
［１−１  固体撮像装置全体の構成］
図１は、本発明の実施形態を適用できる固体撮像装置の概略平面構成である。本実施形態例の固体撮像装置１は、ＣＭＯＳイメージセンサを例としたものである。例えば、シリコンからなる基板１１上に、複数のフォトダイオードを含む画素２が２次元アレイ状に配列された画素領域３と、その周辺回路としての垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等から構成される。
【００２４】
画素領域３は、実際の映像信号を出力する有効画素領域と、実際の映像信号出力には用いられない無効画素領域と、黒レベルの基準信号を出力するためのオプティカルブラック画素領域とから構成される。無効画素領域、及びオプティカルブラック画素領域は、有効画素領域の周辺部の所望の位置に形成されるものであり、その位置は、デバイスの特性によって、変更可能である。
【００２５】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び、水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、そこで生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００２６】
垂直駆動回路４は、たとえばシフトレジスタによって構成され、画素領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。
【００２７】
カラム信号処理回路５は、例えば、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにオプティカルブラック画素（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００２８】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し、信号処理を行って出力する。
【００２９】
以下の説明において、制御回路８、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路を、まとめて周辺回路領域２６と総称する。
また、以下に説明する第１〜第２の実施形態における固体撮像装置は、図１における固体撮像装置１を構成するものであり、その断面構成が異なるものである。断面構成以外の構成は、図１と同様であるから、第１及び第２の実施形態例においては、要部の断面構成のみを示し、その他の構成の説明を省略する。
【００３０】
［１−２  要部の構成］
図２に、本発明の第１の実施形態に係る固体撮像装置の概略断面構成を示す。図２に示す断面構成は、例えば、図１のＡ−Ａ線上に沿う断面構成であり、画素領域３（特に、有効画素領域２５）と周辺回路領域２６（図１においては、水平駆動回路６）とに架かる線上の断面を取ったものである。
【００３１】
図２に示すように、有効画素領域２５では、例えばシリコン基板２０表面に光電変換部となるフォトダイオードＰＤが構成されており、その上部に２層の配線１Ｍ，２Ｍが層間絶縁膜２１を介して形成された多層配線層２２ａが構成される。そして、多層配線層２２ａ上部には、カラーフィルタ２３及びオンチップレンズ２４が構成される。有効画素領域２５における多層配線層２２ａの配線１Ｍ，２Ｍは、フォトダイオードＰＤの直上である光入射方向を遮らない位置に形成される。
【００３２】
周辺回路領域２６（水平駆動回路６）では、有効画素領域２５と同様に、シリコン基板２０上に４層の配線１Ｍ，２Ｍ，３Ｍ，４Ｍが層間絶縁膜２１を介して形成された多層配線層２２ｂが構成される。
【００３３】
実際には、有効画素領域２５においては、フォトダイオードＰＤの周辺には、複数の画素トランジスタが形成されているが、図２においては、図示を省略する。
【００３４】
そして、本実施形態例の固体撮像装置１では、有効画素領域２５の多層配線層２２ａと周辺回路領域２６の多層配線層２２ｂとの段差部側壁において、ボーイング状の横溝３３が形成されている。この段差部側壁に形成された横溝３３は、有効画素領域２５と周辺回路領域２６の間の境界領域に連続的、又は断続的に形成されているものである。また、この横溝３３は、有効画素領域２５の多層配線層２２ａ上にカラーフィルタ２３やオンチップレンズ２４等を構成する有機材料系の膜を塗布する工程において多層配線層２２ａ，２２ｂ間の段差に起因して起こる膜厚ムラを緩和する目的で形成されたものである。
【００３５】
［１−３  製造方法］
次に、図３〜図５を用いて、図２に示した本実施形態例の固体撮像装置１の製造方法を説明する。図３〜図５においても、図２と同様、図１のＡ−Ａ線上に沿う断面を例に、その製造方法を説明する。
【００３６】
まず、図３Ａに示すように、有効画素領域２５におけるシリコン基板２０表面に光電変換部となるフォトダイオードＰＤを形成し、シリコン基板２０上部に多層配線層２２ａ，２２ｂを形成する。本実施形態例の多層配線層２２ａ，２２ｂは、配線１Ｍ〜４Ｍと層間絶縁膜２１とを交互に形成することによって形成することができる。
本実施形態例では周辺回路領域２６における多層配線層２２ｂは４層の配線１Ｍ〜４Ｍで構成され、有効画素領域２５における多層配線層２２ａは、２層の配線１Ｍ，２Ｍで構成されている。これらの有効画素領域２５の配線１Ｍ，２Ｍと、周辺回路領域２６の配線１Ｍ〜４Ｍは同じ工程で形成されるものであり、同じ層に形成される。
【００３７】
本実施形態例では、配線１Ｍ〜４Ｍは銅によって形成されており、層間絶縁膜２１に配線用溝を形成し、図示しないタンタル等からなる拡散防止性を有するバリアメタル層を介して銅を埋め込む、いわゆるダマシン法によって形成されている。また、銅からなる配線上部には、銅の拡散を防止するための拡散防止膜１９が形成されている。拡散防止膜１９は、例えば、炭化シリコン、窒化シリコン等によって構成されている。
【００３８】
また、図３Ａでは、簡単の為シリコン基板２０表面に形成されたフォトダイオードＰＤと多層配線層２２ａ，２２ｂのみを図示したが、実際には、図示しない複数の画素トランジスタが構成されている。
【００３９】
そして、多層配線層２２ａ，２２ｂが形成された後、図３Ａに示すように、フォトリソグラフィー法により、多層配線層２２ｂ上部に有効画素領域２５が開口されたレジスト膜２７を形成する。
【００４０】
そして、図３Ｂに示すように、レジスト膜２７を介してエッチング加工することにより、有効画素領域２５の多層配線層２２ａのうち、配線２Ｍ上部に形成された層間絶縁膜２１等を除去し、有効画素領域２５の多層配線層２２ａを低層化する。このエッチング工程では、有効画素領域２５の上層の配線２Ｍが露出されないように行われる。
【００４１】
さらに、このエッチング工程においては、レジスト膜２７端部から周辺回路領域２６側に入り込むようにサイドエッチングを施し、有効画素領域２５と周辺回路領域２６との境界領域をボーイング状に加工することにより横溝３３を形成する。このようなボーイング状に横溝３３を形成するエッチングは、例えば、フッ化水素酸系のエッチング液を用いたウェットエッチング法を用いることで容易に行うことができる。また、ウェットエッチングの他、ドライ系のエッチング法を用いてもよく、プラズマ放電により発生する活性種を過剰に拡散させることで、レジスト膜２７端部の下部領域でエッチング加工を進行させ、ボーイング状の横溝３３を形成することも可能である。この横溝３３は、周辺回路領域２６の多層配線層２２ｂに形成された配線１Ｍ〜４Ｍに達しないようになされる。
【００４２】
そして、このようなエッチング加工により、図３Ｂに示すように、有効画素領域２５と周辺回路領域２６では高さの異なる多層配線層２２ａ，２２ｂが形成され、その境界領域では多層配線層２２ａ，２２ｂの段差部側壁にボーイング状の横溝３３が形成される。より詳細には、この横溝３３は、有効画素領域２５と周辺回路領域２６の境界にある段差を起点として、周辺回路領域２６側に彫り込まれた溝とされている。また、横溝３３は、横幅２０ｎｍ〜１００μｍ、高さ２０ｎｍ〜２０μｍの範囲で形成されることが好ましい。
【００４３】
次に、図３Ｃに示すように、レジスト膜２７を除去する。本実施形態例では、以上のようにして、周辺回路領域２６と有効画素領域２５とで高さの異なる多層配線層２２ａ，２２ｂを形成する。これにより、有効画素領域２５においては、光入射面とフォトダイオードＰＤとの距離ができるだけ短くされるため、集光特性を向上される。また、このような構成によれば、周辺回路領域２６における多層配線層２２ｂにおいて、配線１Ｍ〜４Ｍがより多層化されているので、集積化が図られる。
【００４４】
次に、図４Ｄに示すように、多層配線層２２ａ，２２ｂ上部の有効画素領域２５と周辺回路領域２６とを含む全面にカラーフィルタ材料２８を塗布する。カラーフィルタ材料２８は、例えば所望の色素を混合した感光型レジストで構成される。本実施形態例では、有効画素領域２５と周辺回路領域２６との間にできる多層配線層２２ａ，２２ｂの段差部側壁には、横溝３３が形成されている。これにより、カラーフィルタ材料２８を全体に塗布した場合には、その横溝３３にカラーフィルタ材料２８が入り込む。そうすると、従来、段差部付近の有効画素領域２５において、分厚く塗布されていたカラーフィルタ材料２８が横溝３３に吸収される。これにより、周辺回路領域２６と有効画素領域２５との境界領域で形成されてしまっていたカラーフィルタ材料２８の傾斜が横溝３３によってリセットされる。
【００４５】
すなわち、従来、図１４に示すように、段差部にカラーフィルタ材料５３ａが分厚く塗布されることにより、成膜されるカラーフィルタ５３は、周辺回路領域５６から有効画素領域５５に架けてなだらかな傾斜を有するように成膜されていた。しかしながら、本実施形態例では、その傾斜の原因となっていた段差部のカラーフィルタ材料２８が横溝３３に入り込む。これにより、カラーフィルタ材料２８の傾きが有効画素領域２５内にずれ込むことがない。これにより、有効画素領域２５にて、多層配線層２２ａ上部に塗布されたカラーフィルタ材料２８は平坦に成膜される。
【００４６】
次に、図４Ｅに示すように、カラーフィルタ材料２８を露光・現像することにより、有効画素領域２５に形成されたフォトダイオードＰＤ上部の所望の位置にカラーフィルタ２３を形成する。このカラーフィルタ２３は色毎に形成されるものであり、図４Ｄ及び図４Ｅの工程を繰り返すことにより、図５Ｆに示すように、例えば、赤色（Ｒ）、青色（Ｂ）、緑色（Ｇ）のカラーフィルタ２３が画素毎に順に成膜される。
このとき、周辺回路領域２６の多層配線層２２ｂ上には、カラーフィルタ２３は必要ないため、カラーフィルタ材料２８は除去される。
【００４７】
次に、図５Ｇに示すように、有効画素領域２５と周辺回路領域２６とを含む全面に、オンチップレンズ材料２９を塗布する。この場合も、多層配線層２２ａ，２２ｂの段差部側壁に横溝３３が形成されていることにより、オンチップレンズ材料２９が横溝３３に吸収される。これにより周辺回路領域２６と有効画素領域２５との境界領域においてオンチップレンズ材料２９の傾斜が横溝３３においてリセットされる。そして、このため、有効画素領域２５の多層配線層２２ａ上部に塗布されたオンチップレンズ材料２９は平坦に成膜される。
【００４８】
その後、オンチップレンズ材料２９をパターニングすることにより、図２に示すように、有効画素領域２５のフォトダイオードＰＤ上部にオンチップレンズ２４が形成される。以上の工程により、本実施形態例の固体撮像装置１が完成される。
【００４９】
本実施形態例では、図５Ｇに示すように有効画素領域２５において、オンチップレンズ材料２９が多層配線層２２ａ，２２ｂとの段差部に影響されず、平坦に成膜される。これにより、パターニングされたオンチップレンズ２４が傾斜することなく、カラーフィルタ２３上に形成される。また、オンチップレンズ２４を形成する前段においてカラーフィルタ２３も平坦に形成されているため、従来起こっていたカラーフィルタ２３の傾斜の影響もない。有効画素領域２５において、塗布材料を平坦に塗布するために必要な横溝３３の体積は、段差の高さや、周辺回路領域２６と有効画素領域２５との距離によっても異なる。本実施形態例では、例えば、横溝３３を横幅２０ｎｍ〜１００μｍ、高さ２０ｎｍ〜２０μｍの範囲で形成することにより、段差部に溜まる塗布材料を好適に吸収することができ、有効画素領域２５での塗布材料を平坦に塗布することができる。
【００５０】
以上のように、本実施形態例では、有効画素領域２５と周辺回路領域２６との間の多層配線層２２ａ，２２ｂの段差部側壁にボーイング状の横溝３３を形成する。これにより、有効画素領域２５の多層配線層２２ａの上層に、例えばカラーフィルタ材料２８やオンチップレンズ材料２９等の塗布材料をムラ無く、平坦に塗布することができる。そうすると、周辺回路領域２６近隣の有効画素領域２５におけるカラーフィルタ２３やオンチップレンズ２４が精度よく形成されるので、オンチップレンズ２４の集光ポイントのずれを低減することができる。
【００５１】
以上により、本実施形態例の固体撮像装置１においては、画素領域３の端部の画素、すなわち、周辺回路領域２６付近の画素２においても、感度ムラや色ムラが低減され、画質の向上を図ることができる。
【００５２】
また、実際の固体撮像装置においては、画素領域３としては、有効画素領域２５周辺に、実際の映像信号を出力しない無効画素領域が形成される。無効画素領域は、従来、周辺回路領域２６と画素領域３との間における多層配線層２２ａ，２２ｂの段差部に起因した塗布ムラの影響が、有効画素領域２５内に及ばないようにするために設けられるものである。周辺回路領域２６と画素領域３との間に横溝３３を設けることにより、画素領域３における多層配線層２２ａ上に形成される膜の膜厚が一定になされる。これにより、周辺回路領域２６に近接する画素領域３における多層配線層２２ａ上部に、塗布ムラなく、平坦な膜を成膜することができ、カラーフィルタ２３や、オンチップレンズ２４等を精度良く形成することができる。これにより、従来、使用することのできなかった周辺回路領域２６に近接する画素領域３の無効画素領域を少なくすることができ、チップサイズを小さく形成することができる。そして、チップサイズを小さくすることができるため、製造工程において理収が向上する。
【００５３】
また、同様に、画素領域３と、周辺回路領域２６との距離も短くすることが可能となり、これによっても、チップサイズの縮小により、理収が向上する。
【００５４】
上述したように、周辺回路領域２６と画素領域３と間であって、多層配線層２２ａ，２２ｂの段差部よりも、画素領域３（有効画素領域２５）側の多層配線層２２ａに溝部を構成することで、チップサイズを小さく形成でき、理収を向上させることができる。これにより、コストの低減が図られる。
【００５５】
また、本実施形態例の固体撮像装置１の製造方法では、有効画素領域２５の多層配線層２２ａをエッチング除去して低層化する工程において横溝３３を形成することができるため、横溝３３を形成する工程を別に設ける必要がない。このため、横溝３３を形成するにあたって、別途レジスト膜の成膜や、横溝３３のエッチング、レジスト膜の剥離等を別の工程で行う必要がない。このため、工程数が増加することがないので、製造コストも従来の方法と変わらない。すなわち、工程数の増加による製造コストの増加を伴わずに、有効画素領域２５と周辺回路領域２６との境界領域の段差に起因する膜厚ムラを抑制することができる。
【００５６】
本実施形態例では、周辺回路領域２６側の多層配線層２２ｂを４層の配線１Ｍ〜４Ｍで構成し、画素領域３側の多層配線層２２ａを２層の配線１Ｍ，２Ｍで構成する例としたが、この構成に限られるものではない。本実施形態例の構成は、周辺回路領域２６の配線の層数がさらに大きくなった場合にも対応できる構成であり、配線の層数に拠らず適用することができる。
【００５７】
また、本実施形態例の横溝３３は、例えば、図６に示す固体撮像装置６０のように、画素領域３の一辺に近接する領域にのみ周辺回路領域２６が形成されている場合には、その画素領域３と、周辺回路領域２６との間にのみ、横溝３３を設ける構成とすればよい。
また、図７に示す固体撮像装置６１のように、例えば、画素領域３の二辺分に近接する領域に周辺回路領域２６が形成されていれば、その二辺分に近接して形成された周辺回路領域２６と画素領域３との間に、横溝３３を構成すればよい。
【００５８】
図６及び、図７に示すように、横溝３３を構成するレイアウトは、固体撮像装置の種々の構成に基づいてされるものであり、周辺回路領域２６と画素領域３の、多層配線層２２ａ，２２ｂ間で段差が生じる領域において、横溝３３を構成すればよい。
【００５９】
また、図６及び図７に示すように、周辺回路領域が一部にのみ形成されている場合であっても、有効画素領域の全周辺に横溝３３を構成してもよい。
【００６０】
本実施形態例では、画素領域３の有効画素領域２５と、周辺回路領域２６との間の構成について記載し、図６及び図７では、画素領域３と周辺回路領域２６との境界領域に横溝３３を構成する例としたが、横溝３３を形成する位置はこれに限られるものではない。画素領域３との間で段差部がある部分に横溝３３を形成することにより、本実施形態例と同様の効果を得ることができる。
【００６１】
〈２．第２の実施形態：固体撮像装置〉
次に、本発明の第２の実施形態に係る固体撮像装置について説明する。図８〜図１０は、本実施形態例の固体撮像装置の製造工程図である。図８〜図１０において、図３〜図５に対応する部分には同一符号を付し重複説明を省略する。
【００６２】
本実施形態例では、第１の実施形態と同様にして多層配線層２２ａ，２２ｂを形成した後、図８Ａに示すように、多層配線層２２ａ，２２ｂ上全面に、例えば、窒化シリコン（ＳｉＮ）からなるストッパ膜３４を形成する。本実形態例では、ストッパ膜３４として窒化シリコンを用いる例としたが、その他、炭化シリコン（ＳｉＣ）等も用いることができる。
【００６３】
次に、図８Ｂに示すように、フォトリソグラフィー法により、多層配線層２２ｂ上部に有効画素領域２５が開口されたレジスト膜３５を形成する。
【００６４】
次に、図９Ｃに示すように、レジスト膜３５により露出された有効画素領域２５のストッパ膜３４をドライエッチングにより除去する。
【００６５】
次に、図９Ｄに示すように、残ったストッパ膜３４とレジスト膜３５とをマスクとし、ウェットエッチングをする。これにより、有効画素領域２５の多層配線層２２ｂのうち配線２Ｍ上部に形成された層間絶縁膜２１等を除去して有効画素領域２５の多層配線層２２ａを低層化する。また、このエッチング工程においては、レジスト膜３５端部から周辺回路領域２６側に入り込むようにサイドエッチングを施し、有効画素領域２５と周辺回路領域２６との境界領域をボーイング状に加工することにより横溝３３を形成する。
【００６６】
次に、図１０Ｅに示すように、レジスト膜３５のみを除去する。
【００６７】
そして、次に第１の実施形態の図４Ｄ〜図５Ｇと同様の工程で、図１０Ｆに示すように、有効画素領域２５の多層配線層２２ａ上部に、カラーフィルタ２３とオンチップレンズ２４を形成する。
【００６８】
本実施形態例によれば、ストッパ膜をドライエッチングにより形成し、横溝をウェットエッチングによって形成する多段のエッチング工程を行うことにより、安定的に横溝３３を形成することができる。第１の実施形態のように、ストッパ膜を形成しない例では、エッチングの条件（例えば、オーバーエッチングする為のエッチング条件やサイドエッチングを多く入れる為のエッチング条件）により、横溝３３の上面の膜が薄くなりすぎ、膜構造としての堅牢性に問題が起きる可能性がある。本実施形態例では、ストッパ膜３４を形成することにより、上面付近の過剰なサイドエッチを防止でき、横溝３３を安定的に形成することができる。
【００６９】
その他、第１の実施形態と同様の効果が得られる。
【００７０】
〈３．第３の実施形態：固体撮像装置〉
次に、本発明の第３の実施形態に係る固体撮像措置について説明する。図１１及び図１２は、本実施形態例の固体撮像装置の製造工程図である。図１１及び図１２において、図３〜図５に対応する部分には同一符号を付し重複説明を省略する。
【００７１】
本実施形態例では、図３Ｂのエッチング工程において、層間絶縁膜２１と、層間絶縁膜２１の間に形成された拡散防止膜１９とのエッチングレート差を利用して、拡散防止膜１９がよりエッチング除去される条件でエッチング加工した例である。このため、図１１Ａに示すように、横溝３３では、拡散防止膜１９が層間絶縁膜２１よりも周辺回路領域２６側に深い位置までエッチング除去された状態となる。
【００７２】
本実施形態例でも、図１１Ａに示したエッチング加工後、第１の実施形態の図４Ｄ〜図５Ｇと同様の工程で、図１１Ｂに示すように、有効画素領域２５の多層配線層２２ａ上部に、カラーフィルタ２３とオンチップレンズ２４を形成する。
【００７３】
本実施形態例によれば、段差部側壁に形成された横溝３３において、より深くエッチング除去された拡散防止膜１９により空洞領域を増やすことができる。横溝３３の空洞領域が増えることで、カラーフィルタを構成するためのレジスト膜や、平坦化膜となる塗布材料を塗布した際に横溝３３に吸収される塗布材料の体積量が増える。このため、これらの塗布材料が熱収縮するとき、横溝３３での収縮量が相対的に増え、段差部の平坦性を向上させることができ、膜厚ムラの抑制効果を高めることが可能となる。
【００７４】
その他、第１の実施形態と同様の効果が得られる。
【００７５】
上述の第１〜第３の実施形態では、入射光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるＣＭＯＳ型固体撮像装置に適用した場合を例に挙げて説明した。しかしながら、本発明はＣＭＯＳ型固体撮像装置への適用に限られるものではない。また画素が二次元マトリックス状に形成された画素部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像装置全般に限定するものでもない。
【００７６】
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置にも適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【００７７】
さらに、本発明は、画素部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像装置に限られるものではない。画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像装置に対しても適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、画素部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００７８】
また、本発明は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。
【００７９】
〈４．第４の実施形態：電子機器〉
次に、本発明の第４の実施形態に係る電子機器について説明する。図１２は、本発明の第３の実施形態に係る電子機器２００の概略構成図である。
本実施形態例の電子機器２００は、上述した本発明の第１の実施形態における固体撮像装置１を電子機器（カメラ）に用いた場合の実施形態を示す。
【００８０】
本実施形態に係る電子機器２００は、固体撮像装置１と、光学レンズ２１０と、シャッタ装置２１１と、駆動回路２１２と、信号処理回路２１３とを有する。
【００８１】
光学レンズ２１０は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。これにより固体撮像装置１内に一定期間当該信号電荷が蓄積される。
シャッタ装置２１１は、固体撮像装置１への光照射期間および遮光期間を制御する。
駆動回路２１２は、固体撮像装置１の転送動作およびシャッタ装置２１１のシャッタ動作を制御する駆動信号を供給する。駆動回路２１２から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路２１３は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。
【００８２】
本実施形態例の電子機器２００では、固体撮像装置１において、感度ムラ、色ムラが低減されるため、画質の向上が図られる。
【００８３】
固体撮像装置１を適用できる電子機器２００としては、カメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。
【００８４】
本実施形態例においては、固体撮像装置１を電子機器に用いる構成としたが、前述した第２の実施形態又は第３の実施形態で製造した固体撮像装置を用いることもできる。
【符号の説明】
【００８５】
１・・固体撮像装置
２・・画素
３・・画素領域
４・・垂直駆動回路
５・・カラム信号処理回路
６・・水平駆動回路
７・・出力回路
８・・制御回路
９・・垂直信号線
１０・・水平信号線
１１・・基板
１９・・拡散防止膜
２０・・シリコン基板
２１・・層間絶縁膜
２２ａ・・多層配線層
２２ｂ・・多層配線層
２３・・カラーフィルタ
２４・・オンチップレンズ
２５・・有効画素領域
２６・・周辺回路領域
２７・・レジスト膜
２８・・カラーフィルタ材料
２９・・オンチップレンズ材料
３３・・横溝
３４・・ストッパ膜
３５・・レジスト膜
【図１】
2011082391.tif 000003
【図２】
2011082391.tif 000004
【図３】
2011082391.tif 000005
【図４】
2011082391.tif 000006
【図５】
2011082391.tif 000007
【図６】
2011082391.tif 000008
【図７】
2011082391.tif 000009
【図８】
2011082391.tif 000010
【図９】
2011082391.tif 000011
【図１０】
2011082391.tif 000012
【図１１】
2011082391.tif 000013
【図１２】
2011082391.tif 000014
【図１３】
2011082391.tif 000015
【図１４】
2011082391.tif 000016