(57)【要約】    【構成】  第２層間膜１６をエッチングする際には、第１層間膜１４のエッチングレートが第２層間膜１６のエッチングレートよりも小さくなるように、エッチングガスまたはエッチング液の種類を選択する。また、第１層間膜１４を分子密度が緻密な窒化シリコン（ＳｉＮ）等で形成する。したがって、第１層間膜１４が、エッチングストッパおよび拡散阻止膜として機能する。    【効果】  エッチングストッパ膜や拡散阻止膜を別途形成する必要がないので、構造および製造工程を簡素化できる。【選択図】  図１
2011086969.tif 000002
【特許請求の範囲】
【請求項１】
第１の層間膜、
前記第１の層間膜に形成されたコンタクトホール、
前記第１の層間膜の表面に形成された第２の層間膜、および
前記第２の層間膜をエッチングすることによって形成されて前記コンタクトホ
ールに連通する配線溝を備える、半導体装置であって、
前記第１の層間膜は前記エッチングにおける前記第２の層間膜のエッチングレ
ートより小さいエッチングレートを有する、半導体装置。
【請求項２】
前記第１の層間膜は窒化膜である、請求項１記載の半導体装置。
【請求項３】
半導体基板上に第１の層間膜を積層し、
前記第１の層間膜の表面に第２の層間膜を積層し、
前記第１の層間膜をエッチングストッパとして利用して前記第２の層間膜をエ
ッチングして配線溝を形成し、
前記第１の層間膜をエッチングして前記配線溝に連通するコンタクトホールを
形成する、半導体装置の製造方法。
【請求項４】
半導体基板上に第１の層間膜を積層し、
前記第１の層間膜をエッチングしてコンタクトホールを形成し、
前記第１の層間膜の表面に第２の層間膜を積層し、
前記第１の層間膜をエッチングストッパとして利用して前記第２の層間膜をエ
ッチングして前記コンタクトホールに連通する配線溝を形成する、半導体装置の
製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置およびその製造方法に関し、特にたとえば、コンタクトホールとそれに連通する配線溝とを含む半導体装置およびそのような半導体装置の製造方法に関する。
【背景技術】
【０００２】
たとえば、特許文献１には、デュアルダマシンプロセスを利用するこの種の半導体装置が開示されており、この従来技術の半導体装置１を図６に示す。半導体装置１は半導体基板２を含み、半導体基板２上には、第１層間膜３ａ，エッチングストッパ膜３ｂおよび第２層間膜３ｃが積層される。そして、第１層間膜３ａおよびエッチングストッパ膜３ｂには、半導体基板２の上部に形成された導電部４に至るコンタクトホール５ａが形成され、コンタクトホール５ａの上方部を含む第２層間膜３ｃには、配線溝５ｂが形成される。そして、コンタクトホール５ａおよび配線溝５ｂには、メタル配線６が埋め込まれる。なお、エッチングストッパ膜３ｂは、メタル配線６を構成する銅（Ｃｕ）等の拡散を防止する役割をも果たすものである。
【０００３】
半導体装置１を製造する際には、まず、図７（Ａ）に示すように、半導体基板２の上部に多結晶シリコン等をド−プして導電部４を形成するとともに、半導体基板２上に第１層間膜３ａおよびエッチングストッパ膜３ｂを積層し、エッチングストッパ膜３ｂに窓７を形成する。続いて、図７（Ｂ）に示すように、エッチングストッパ膜３ｂ上に第２層間膜３ｃを積層する。そして、図７（Ｃ）に示すように、第１層間膜３ａおよび第２層間膜３ｃをパターン形成したレジスト８でマスクしてエッチングし、コンタクトホール５ａおよび配線溝５ｂを形成する。続いて、レジスト８を除去した後、図７（Ｄ）に示すように、コンタクトホール５ａおよび配線溝５ｂを埋めるようにして銅（Ｃｕ）やアルミニウム（Ａｌ）等からなるメタル配線６を形成し、不要なメタル配線６をＣＭＰ（化学的機械研磨）によって除去する。
【特許文献１】特公平５−４６９８３号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の半導体装置１では、エッチングストッパ膜３ｂを形成しているので、配線溝５ｂの深さを均一にできるものの、複雑な３層構造となるため、製造工程が煩雑であるという問題点があった。
【０００５】
それゆえに、この発明の主たる目的は、構造を簡素化できる、半導体装置を提供することである。
【０００６】
この発明の他の目的は、製造工程を簡素化できる、半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
第１の発明は、第１の層間膜、第１の層間膜に形成されたコンタクトホール、第１の層間膜の表面に形成された第２の層間膜、および第２の層間膜をエッチングすることによって形成されてコンタクトホールに連通する配線溝を備える、半導体装置であって、第１の層間膜はエッチングにおける第２の層間膜のエッチングレートより小さいエッチングレートを有する、半導体装置である。
【０００８】
第２の発明は、半導体基板上に第１の層間膜を積層し、第１の層間膜の表面に第２の層
間膜を積層し、第１の層間膜をエッチングストッパとして利用して第２の層間膜をエッチングして配線溝を形成し、第１の層間膜をエッチングして配線溝に連通するコンタクトホールを形成する、半導体装置の製造方法である。
【０００９】
第３の発明は、半導体基板上に第１の層間膜を積層し、第１の層間膜をエッチングしてコンタクトホールを形成し、第１の層間膜の表面に第２の層間膜を積層し、第１の層間膜をエッチングストッパとして利用して第２の層間膜をエッチングしてコンタクトホールに連通する配線溝を形成する、半導体装置の製造方法である。
【００１０】
第１の発明において、第１の層間膜は第２の層間膜のエッチングレートより小さいエッチングレートを有するので、第１の層間膜が、第２の層間膜をエッチングする際のエッチングストッパとして機能する。したがって、第１の層間膜と第２の層間膜との間にエッチングストッパ膜を形成する必要はない。また、第１の層間膜を分子密度が緻密な窒化膜で構成すると、第１の層間膜を拡散阻止膜として利用することもできる。
【００１１】
第２および第３の発明では、第１の層間膜をエッチングストッパとして利用して第２の層間膜をエッチングするようにしているので、エッチングストッパ膜を形成する工程を省くことができる。
【発明の効果】
【００１２】
この発明によれば、構造を簡素化でき、また、製造工程を簡素化できる。
【００１３】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【図面の簡単な説明】
【００１４】
【図１】この発明の一実施例を示す図解図である。
【図２】図１実施例の製造方法を示す図解図である。
【図３】図１実施例の製造方法を示す図解図である。
【図４】図１実施例の他の製造方法を示す図解図である。
【図５】図１実施例の他の製造方法を示す図解図である。
【図６】従来の半導体装置を示す図解図である。
【図７】従来の半導体装置の製造方法を示す図解図である。
【発明を実施するための形態】
【００１５】
図１に示すこの実施例の半導体装置１０は、シリコン（Ｓｉ）等からなる半導体基板１２を含む。半導体基板１２上には、窒化シリコン（ＳｉＮ）等からなる第１層間膜１４および酸化シリコン（ＳｉＯ2 ）等からなる第２層間膜１６が積層され、第１層間膜１４には、半導体基板１２の上部に形成された導電部１８に至るコンタクトホール２０が形成され、コンタクトホール２０の上方部を含む第２層間膜１６には、配線溝２２が形成される。そして、コンタクトホール２０および配線溝２２には、銅（Ｃｕ）やアルミニウム（Ａｌ）等からなるメタル配線２４が埋め込まれる。
【００１６】
半導体装置１０は、いわゆるデュアル・ダマシン法による以下のプロセスで製造される。すなわち、まず、図２（Ａ）に示すように、半導体基板１２の上部に多結晶シリコン等をド−プして導電部１８を形成するとともに、半導体基板１２上に分子密度が緻密な窒化シリコン（ＳｉＮ）等からなる第１層間膜１４をスパッタリング等によって積層する。そして、図２（Ｂ）に示すように、第１層間膜１４をパターン形成したレジスト２６ａでマスクしてエッチングし、導電部１８に至るコンタクトホール２０を形成する。続いて、レジスト２６ａを除去した後、図２（Ｃ）に示すように、コンタクトホール２０を埋めるようにして酸化シリコン（ＳｉＯ2 ）等からなる第２層間膜１６をＣＶＤ等によって積層する。
【００１７】
そして、図３（Ｄ）に示すように、第２層間膜１６をパターン形成したレジスト２６ｂでマスクしてエッチングし、コンタクトホール２０と連通する配線溝２２を形成する。このエッチング工程では、第１層間膜１４のエッチングレートが第２層間膜１６のエッチングレートより小さくなるように、エッチングガスまたはエッチング液の種類を選択する。したがって、第１層間膜１４がエッチングストッパとして機能する。
【００１８】
そして、図３（Ｅ）に示すように、コンタクトホール２０および配線溝２２を埋めるようにして銅（Ｃｕ）やアルミニウム（Ａｌ）等からなるメタル配線２４をスパッタリング等によって積層し、図３（Ｆ）に示すように、不要なメタル配線２４をＣＭＰ（化学的機械研磨）等によって除去する。
【００１９】
この実施例によれば、第１層間膜１４がエッチングストッパとして機能するので、従来のようなエッチングストッパ膜を別途形成する必要はない。したがって、構造を簡素化できるとともに製造工程を簡素化できる。
【００２０】
また、第１層間膜１４を分子密度が緻密な窒化シリコン（ＳｉＮ）等で形成しているので、第１層間膜１４をメタル配線２４を構成する銅（Ｃｕ）等の拡散を阻止する拡散阻止膜としても利用できる。
【００２１】
なお、半導体装置１０は、図４および図５に示す他の製造方法によって製造されてもよい。すなわち、まず、図４（Ａ）に示すように、半導体基板１２の上部に多結晶シリコン等をド−プして導電部１８を形成し、半導体基板１２上に分子密度が緻密な窒化シリコン（ＳｉＮ）等からなる第１層間膜１４をスパッタリング等によって積層するとともに、酸化シリコン（ＳｉＯ2 ）等からなる第２層間膜１６をＣＶＤ等によって積層する。そして、図４（Ｂ）に示すように、第２層間膜１６をパターン形成したレジスト２６ｃでマスクしてエッチングし、配線溝２２を形成する。このエッチング工程では、第１層間膜１４のエッチングレートが第２層間膜１６のエッチングレートより小さくなるように、エッチングガスまたはエッチング液の種類を選択する。したがって、第１層間膜１４がエッチングストッパとして機能する。続いて、レジスト２６ｃを除去した後、図４（Ｃ）に示すように、第１層間膜１４をパターン形成したレジスト２６ｄでマスクしてエッチングし、配線溝２２の底部から導電部１８に至るコンタクトホール２０を形成する。
【００２２】
そして、図５（Ｄ）に示すように、コンタクトホール２０および配線溝２２を埋めるようにして銅（Ｃｕ）やアルミニウム（Ａｌ）等からなるメタル配線２４をスパッタリング等によって積層し、図５（Ｆ）に示すように、不要なメタル配線２４をＣＭＰ（化学的機械研磨）等によって除去する。
【００２３】
この実施例においても、第１層間膜１４がエッチングストッパおよび拡散阻止膜として機能するので、構造および製造工程を簡素化できる。
【符号の説明】
【００２４】
１０  …半導体装置
１２  …半導体基板
１４  …第１層間膜
１６  …第２層間膜
１８  …導電部
２０  …コンタクトホール
２２  …配線溝
２４  …メタル配線
【図１】
2011086969.tif 000003
【図２】
2011086969.tif 000004
【図３】
2011086969.tif 000005
【図４】
2011086969.tif 000006
【図５】
2011086969.tif 000007
【図６】
2011086969.tif 000008
【図７】
2011086969.tif 000009
【手続補正書】
【提出日】平成23年2月24日(2011.2.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
第１の発明は、銅配線を有する半導体装置の製造方法であって、半導体基板上に設けられ、銅配線から銅が拡散することを阻止する窒化膜のみからなる、コンタクトホールの形成された第１層間膜上およびコンタクトホールに積層された第２層間膜をエッチングして、コンタクトホールに連通する配線溝を形成し、コンタクトホールおよび配線溝に銅配線を形成する、半導体装置の製造方法である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
第２の発明は、第１の発明のような半導体装置の製造方法によって製造される、デュアルダマシン構造の銅配線を有する半導体装置である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
銅配線を有する半導体装置の製造方法であって、
半導体基板上に設けられ、前記銅配線から銅が拡散することを阻止する窒化膜のみからなる、コンタクトホールの形成された第１層間膜上および前記コンタクトホールに積層された第２層間膜をエッチングして、前記コンタクトホールに連通する配線溝を形成し、
前記コンタクトホールおよび前記配線溝に前記銅配線を形成する、半導体装置の製造方法。
【請求項２】
前記第２層間膜のエッチング時の第２層間膜のエッチングレートは、第１層間膜のエッチングレートよりも大きい、請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２層間膜は酸化シリコン膜である、請求項１または２記載の半導体装置の製造方法。
【請求項４】
前記銅配線は、前記コンタクトホールおよび前記配線溝を埋めるように銅を積層した後、不要な銅を化学的機械研磨によって除去することにより形成される、請求項１ないし３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記配線溝は前記コンタクトホールよりも幅が広い、請求項１ないし４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第１層間膜には、前記半導体基板の上部に形成された導電部に至るコンタクトホールが形成されることを特徴とする、請求項１ないし７のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記第１層間膜は、スパッタリングによって形成されることを特徴とする、請求項１ないし６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記第２層間膜は、ＣＶＤによって形成されることを特徴とする、請求項１ないし７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記第２層間膜のエッチングには、エッチングガスもしくはエッチング液が用いられることを特徴とする、請求項１ないし８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記コンタクトホールを埋めるためにスパッタリングが用いられていることを特徴とする、請求項１ないし９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記配線溝を埋めるためにスパッタリングが用いられていることを特徴とする、請求項１ないし１２のいずれかに記載の半導体装置の製造方法。
【請求項１２】
請求項１ないし１３のいずれかに記載の半導体装置の製造方法によって製造される、デュアルダマシン構造の銅配線を有する半導体装置。