(57)【要約】【課題】電子放出量の低減を抑制し、且つ、静電容量が低減された電子放出素子、該電子放出素子を有する電子線装置及び画像表示装置を提供する。【解決手段】本発明の電子放出素子は、上面、側面、及び、上面と側面との間に形成された窪み部を有する絶縁部材と、側面上に配置され、且つ、側面と窪み部の境界部分に位置する電子放出部を有するカソード電極と、上面上に配置され、且つ、端部が電子放出部と対向するゲート電極と、を有する電子放出素子であって、電子放出部が位置する境界部分は、上面と平行な方向の凹凸を有する。【選択図】図１
2011082071.tif 000002
【特許請求の範囲】
【請求項１】
上面、側面、及び、前記上面と前記側面との間に形成された窪み部を有する絶縁部材と、
前記側面上に配置され、且つ、前記側面と前記窪み部の境界部分に位置する電子放出部を有するカソード電極と、
前記上面上に配置され、且つ、端部が前記電子放出部と対向するゲート電極と、
を有する電子放出素子であって、
前記電子放出部が位置する前記境界部分は、前記上面と平行な方向の凹凸を有する
ことを特徴とする電子放出素子。
【請求項２】
前記カソード電極は、前記側面から前記境界部分を介して前記窪み部の内面の一部までを覆っており、
前記電子放出部は、前記ゲート電極に向かって突出している
ことを特徴とする請求項１に記載の電子放出素子。
【請求項３】
請求項１または２に記載の電子放出素子と、
前記ゲート電極を介して前記電子放出部と対向配置されたアノード電極と、
を有することを特徴とする電子線装置。
【請求項４】
請求項３に記載の電子線装置と、
前記アノード電極及び前記電子線装置から放出される電子により発光する発光部材を有する基板と、
を有する画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出素子、電子線装置、及び、画像表示装置に関する。
【背景技術】
【０００２】
電子線装置を用いた画像表示装置において、表示装置の大型化及び高精細化に伴い、消費電力の低減が求められる。消費電力を低減するためには、電子放出素子の容量（静電容量）を低減し、駆動時に駆動回路に流れ込む電流（充放電電流）を低減させればよい。
【０００３】
電子放出素子として、例えば、特許文献１に開示の構成を有する素子がある。具体的には、特許文献１には、絶縁部材と、絶縁部材の側面上に配置され、端部に電子放出部を有するカソード電極と、絶縁部材の上面上に配置され、且つ、端部が電子放出部と対向するゲート電極と、を有する電子放出素子が開示されている。
【０００４】
電子放出素子の容量はゲート電極とカソード電極が絶縁部材を挟んで対向する面積に比例する。特許文献１に記載の電子放出素子（図９に示す構成）では、ゲート電極３とカソード電極４の図中Ｙ方向の長さＴを短くすることにより、電子放出素子の容量を低減させることができる。しかしながら、ゲート電極３とカソード電極４の幅を狭めると、電子放出部長Ｌが短くなってしまうため、電子放出素子の電子放出量が減少してしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１６７６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、電子放出量の低減を抑制し、且つ、静電容量が低減された電子放出素子、該電子放出素子を有する電子線装置及び画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電子放出素子は、上面、側面、及び、上面と側面との間に形成された窪み部を有する絶縁部材と、側面上に配置され、且つ、側面と窪み部の境界部分に位置する電子放出部を有するカソード電極と、上面上に配置され、且つ、端部が電子放出部と対向するゲート電極と、を有する電子放出素子であって、電子放出部が位置する境界部分は、上面と平行な方向の凹凸を有する。
【０００８】
本発明の電子線装置は、上記電子放出素子と、ゲート電極を介して電子放出部と対向配置されたアノード電極と、を有する。
【０００９】
本発明の画像表示装置は、上記電子線装置と、アノード電極及び前記電子線装置から放出される電子により発光する発光部材を有する基板と、を有する。
【発明の効果】
【００１０】
本発明によれば、電子放出量の低減を抑制し、且つ、静電容量が低減された電子放出素子、該電子放出素子を有する電子線装置及び画像表示装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る電子放出素子の構成を示す図。
【図２】本実施形態に係る画像表示装置の構成を示す図。
【図３】本実施形態に係る電子放出素子の作製工程を示す図。
【図４】本実施形態に係る電子放出素子のカソード電極の形成方法を示す図。
【図５】本実施形態に係る画像表示装置の構成を示す図。
【図６】本実施形態に係る電子放出素子の構成を示す図。
【図７】カソード電極の好ましい形態を示す図。
【図８】入り込み量ｘと電子放出量との関係を示す図。
【図９】比較例の電子放出素子の構成を示す図。
【発明を実施するための形態】
【００１２】
＜電子放出素子及び電子線装置＞
（構成）
以下、本発明の実施形態に係る電子放出素子について説明する。図１（ａ）〜図１（ｃ）は、本実施形態に係る電子放出素子の構成を示す模式図である。具体的に、図１（ａ）は電子放出素子の上面図（Ｚ方向から見た図）、図１（ｂ）は斜視図、図１（ｃ）は図１（ａ）のＡ−Ａ´断面図である。図１（ａ）〜図１（ｃ）に示すように、本実施形態に係る電子放出素子は、絶縁部材２、ゲート電極３、カソード電極４を有する。なお、本実施形態では、電子放出素子は基板１上に形成される。
【００１３】
基板１としては、例えば、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、青板ガラス及びＳｉ基板等にスパッタ法等によりＳｉＯ2を積層した積層体、
アルミナ等のセラミックスの絶縁性を有する基板が用いられる。
絶縁部材２は、上面７、側面８、及び、上面７と側面８との間に形成された窪み部６を有する。絶縁部材２の材料としては、加工性に優れるＳｉＯ２やＳｉ３Ｎ４などの絶縁材料が用いられる。絶縁部材２は、スパッタ法やＣＶＤ法などの一般的な方法で基板１上に成膜した後に、フォトリソグラフィ等を用いてパターニングすることによって形成することができる。
【００１４】
カソード電極４は、絶縁部材２の側面上（側面８上）に配置されている。また、カソード電極４は、側面８と窪み部６の境界部分に位置する電子放出部５を有する。
ゲート電極３は、絶縁部材２の上面上（上面７上）に配置されている。また、ゲート電極３の端部は、電子放出部５に対向している。
ゲート電極３及びカソード電極４としては、ＣＶＤ法、蒸着法、スパッタ法等の一般的真空成膜技術により形成された導電性金属等が用いられる。材料としては、例えば、金属、合金、炭化物、硼化物、窒化物、半導体、有機高分子材料、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。金属としては、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等を用いればよく、合金もまたそれら金属を用いて生成されたものを用いればよい。炭化物としては、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等、硼化物としては、ＨｆＢ２，ＺｒＢ２，ＬａＢ６，ＣｅＢ６，ＹＢ４，ＧｂＢ４等、窒化物としては、ＴａＮ，ＴｉＮ，ＺｒＮ，ＨｆＮ等、そして、半導体としては、Ｓｉ，Ｇｅ等を用いればよい。ゲート電極３及びカソード電極４の厚さ（Ｚ方向の長さ）は、適宜設計される。また、ゲート電極３とカソード電極４は、それぞれ、不図示の電源からの給電ラインに接続される。給電ラインとゲート電極３、カソード電極４とは同時に形成されても良い。
なお、図１（ａ）〜図１（ｃ）において、符号Ｔはゲート電極３及びカソード電極４のＹ方向の長さである。符号Ｗはゲート電極３のＸ方向の長さ、符号Ｄはカソード電極４のＺ方向の長さである。符号Ｌはゲート電極３とカソード電極４（電子放出部５）が対向している長さ（電子放出部長）である。
【００１５】
本実施形態では、図１（ａ）に示すように、絶縁部材２が、電子放出部５が位置する境界部分で、上面７と平行な方向の凹凸を有することにより、電子放出量の低減を抑制しつつ、静電容量を低減することができる。以下、詳しく説明する。
【００１６】
電子放出素子の静電容量は、絶縁部材２を挟んで対向する電極間に電荷が貯まるため発生するものである。本実施形態に係る電子放出素子では、ゲート電極３とカソード電極４間に存在する絶縁部材２と窪み部６に電荷が貯まるために、静電容量が発生する。その際、静電容量は、ゲート電極３とカソード電極４が絶縁部材２を挟んで対向する面積に比例する。ゲート電極３の面積は、長さＴと長さＷにより決まる。カソード電極４の面積は、長さＴと長さＤにより決まる。
【００１７】
本実施形態では、絶縁部材２が上述したような凹凸を有することにより（上述した凹凸に沿うように電子放出部５が配置されるため）、電子放出部５の長さ（電子放出部長）を維持しつつ、長さＴを短くすることができる。その結果、図９の構成において長さＴを短くした場合に生じる電子放出量の低減を抑制することができると共に、絶縁部材２を挟んで対向するゲート電極３とカソード電極４の面積を小さくすることができる（即ち、静電容量を低減することができる）。
また、ゲート電極３を介して電子放出部５と対向配置されたアノード電極を設けることにより、上記効果を奏する電子線装置を構成することができる。アノード電極は、電子放出素子から放出された電子を加速させるための電極であり、高電圧が印加される。
なお、凹凸は、図１（ａ）に示すような櫛歯状の凹凸に限らない。鋸歯状の凹凸であってもよいし、波状の凹凸であってもよい。電子放出部５が図中Ｙ方向に直線状に設けられていなければよい。
【００１８】
なお、図７に示すように、カソード電極４が、側面８から境界部分を介して窪み部６の内面の一部までを覆い、電子放出部５が、ゲート電極３に向かって突出していることが好ましい。
具体的には、カソード電極４が窪み部６の内面に入り込むことにより、以下の３つのメリットが得られる。
１．カソード電極４と絶縁部材２との接触面積が大きくなることにより、機械的な密着力が上昇する（密着強度の上昇）。
２．カソード電極４と絶縁部材２との熱的な接触面積が大きくなることにより、電子放出部５で発生する熱を効率よく絶縁部材２へ逃がすことが可能となる（熱抵抗の低減）。
３．カソード電極４の端部を窪み部６内に配置することにより、絶縁層−真空−金属界面で生じる三重点での電界強度を弱めることができる。その結果、異常な電界発生による放電現象を防止することが可能となる。
また、電子放出部５をゲート電極３に向かって突出させることにより、電子放出部５の先端に電界が集中し易くなり、より効率よく電子を放出させることが可能となる。
【００１９】
以下に、２番目のメリットについてより詳しく説明する。
図８（ａ）はカソード電極４の窪み部６の内面への入り込み量ｘを変えたときの電子放出電流Ｉｅの時間依存性を示す図である。なお、電子放出電流Ｉｅとは、電子放出量に相当し、電子放出部５から放出された電子のうち、アノード電極に到達した電子によって流れる電流のことである。図８（ａ）では、電子放出素子の駆動を開始して最初の１０秒間の間に検出された電子放出電流Ｉｅの平均値を初期値として規格化し、電子放出電流Ｉｅを、横軸（時間）を常用対数としてプロットしている。図８（ａ）から、入り込み量ｘが短いほど、電子放出電流Ｉｅ（電子放出量）が大きく低下することがわかる。
【００２０】
図８（ｂ）は、入り込み量ｘに対する、電子放出素子の駆動を開始して１時間後の電子放出電流Ｉｅ（初期値を１００％としたときの電子放出電流Ｉｅ）を示す図である。図８
（ｂ）から、図８（ａ）と同様に、入り込み量ｘが短いほど、電子放出電流Ｉｅが大きく低下することがわかる。また、入り込み量ｘが２０ｎｍより長い場合には、電子放出電流Ｉｅは大きく低下しないことがわかる。
【００２１】
以上の結果から推察すると、入り込み量ｘを長くすることで、絶縁部材２とカソード電極４との接触面積が大きくなり、それらの部材間の熱抵抗が小さくなったものと考えられる。それにより、電子放出部５の先端の温度が上昇し難くなり、電子放出電流Ｉｅ（電子放出量）の低下が抑制されたものと考えられる。また、入り込み量ｘを長くすることで、カソード電極４の体積が大きくなり（即ち、カソード電極４の熱容量が大きくなり）、電子放出部５の先端の温度が上昇し難くなったものと考えられる。
【００２２】
なお、入り込み量ｘは２０ｎｍより長いことが好ましいが、長ければ長いほど良いというわけではない。入り込み量ｘをあまり長くすると、カソード電極４とゲート電極３の間を流れるリーク電流（窪み部６の内表面を介したリーク電流）が増大してしまうため、電子放出量が低減してしまう。入り込み量ｘは、絶縁部材２の窪み部６の窪みの大きさ（例えば、後述する絶縁層２２の厚さ）、ゲート電極３の厚さ、電子放出部５の突出する方向（カソード電極４を形成（蒸着）する際の蒸着方向）によって制御される。一般的には入り込み量ｘは、１０〜３０ｎｍ程度、好ましくは２０ｎｍ以上３０ｎｍ以下に設定される。
【００２３】
次に、三重点について説明する。一般に、真空、絶縁体、金属のように誘電率が異なる３種類の材料が接する点は、三重点と呼ばれる。図７の例では、図中“ＴＧ”で示す箇所が三重点となる。三重点では、条件により電界が周囲よりも極端に高くなり、放電等を引き起こす虞がある。図７の例では、三重点が窪み部６内に配置されているため、三重点での電界強度を弱めることができる。
さらに、カソード電極４と絶縁部材２（窪み部６の内表面）との接触角度（図中θ）が９０度以上であれば、三重点での電界とその周囲の電界との差が小さくなるため、上記接触角度θは９０度以上であることが好ましい。
【００２４】
（製造方法）
次に、図３（ａ）〜図３（ｃ）を参照して、本実施形態に係る電子放出素子の製造方法について説明する。本発明に係る電子線装置の製造方法の一例を説明する。
まず、基板１上に、絶縁層２１，２２をスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法等によって順次成膜し、その上に導電性部材３１をスパッタ法等の一般的な真空成膜法、真空蒸着法等により成膜する（図３（ａ））。
そして、フォトリソグラフィ技術等を用いて絶縁層２１，２２、及び、導電性部材３１からなる積層体をパターニングすることにより、それらの積層体の側面に基板１の基板面と平行な方向の凹凸を形成する。例えば、フォトレジストをスピンコーティングし、マスクパターンで露光、現像する。そして、ウェットエッチング或いはドライエッチングで積層体の一部を除去することにより、絶縁層２１，２２、及び、導電性部材３１に同一形状の凹凸が形成される（図３（ｂ））。なお、本工程では、平滑なエッチング面が形成されることが好ましく、それぞれの層の材料に応じてエッチング方法を選択することが好ましい。
【００２５】
次に、絶縁層２２の側面（凹凸が形成された面）を、エッチングにより、絶縁層２１及び導電性部材３１に対して後退させる（図３（ｃ））。それにより、窪み部６を有する絶縁部材２（絶縁層２１，２２で構成される絶縁部材）が形成される。
例えば、絶縁層２１の材料としてＳｉＮ（ＳｉＸＮＹ）、絶縁層２２の材料としてＳｉＯ２、導電性部材３１の材料としてＴａＮを選択する。そして、エッチャントとしてバッファードフッ酸（ＢＨＦ）を用いてエッチングすればよい。それにより、絶縁層２２が選
択的にエッチングされ、絶縁層２２の側面のみを後退させること（窪み部６を形成すること）ができる。なお、上述した凹凸を形成する工程において窪み部６も同時に形成してもよい。
【００２６】
そして、絶縁部材２及び導電性部材３１の表面の一部に導電性薄膜を成膜することにより、導電性部材３２及びカソード電極４（側面８と窪み部６との境界部分に電子放出部５を有するカソード電極４）を形成する。それにより、導電性部材３１，３２からなり、端部が電子放出部５に対向するゲート電極３が形成される。
導電性部材３２及びカソード電極４は、導電性の薄膜をスパッタや蒸着等の方法で成膜した後に、フォトリソグラフィ等の技術を用いてパターニングすることで形成することができる。
【００２７】
例えば、図４のように、静止成膜且つ無指向性スパッタ成膜（コリメーションレスのスパッタ成膜）において、ターゲット２６をＸ方向、＋Ｙ方向、−Ｙ方向の３面に配置し、３方向から均一に成膜する。それにより、凹凸の全面にわたって、同じ膜厚の導電性部材３２及びカソード電極４を形成することができる。また、ターゲットを１面に配置し、（Ｘ方向、＋Ｙ方向、−Ｙ方向から成膜されるように）電子放出素子の向きを変えて成膜することにより導電性部材３２及びカソード電極４を形成してもよい。
このとき、本実施形態では窪み部６が形成されているため、導電性部材３２（ゲート電極３）とカソード電極４が分断されることとなる。その結果、絶縁部材２の側面８と窪み部６の境界部分でカソード電極４とゲート電極３の端部との間に微小な間隙が自動的に形成される（絶縁部材２の側面８と窪み部６の境界部分に電子放出部５が形成され、ゲート電極３の端部が電子放出部５と対向する）。
なお、電子放出部５を効率的に電子を取り出すのに最適な形状とするため、また、窪み部６の内表面にカソード電極４が入り込むようにするためには、蒸着の角度（方向）と成膜時間、形成時の温度及び真空度を制御する必要がある。
【００２８】
以上の工程を経て、図１（ｂ）に示すような電子放出素子を作製することができる。
ゲート電極３及びカソード電極４を、それぞれ不図示の電源からの給電ラインに接続し、所定の電圧をゲート電極３とカソード電極４との間に印加する。それにより、電子放出部５（具体的には、上述した微小な間隙）に高電界が生じ、カソード電極４（電子放出部５）から電子が放出される。
なお、窪み部６を有することにより、上述した微小な間隙を自動的に形成するだけでなく、ゲート電極３とカソード電極４との間の沿面距離を長くすることができる。該沿面距離を長くすることにより、電子線装置の駆動時にゲート電極３とカソード電極４との間を流れるリーク電流を低減させ、電子放出効率を向上させること（アノードへ到達する電子放出量を増加させること）ができる。
なお、窪み部６の大きさ（絶縁層２２の後退量）は、大きいほどリーク電流の減少効果が高くなるため望ましい。しかし、大きくなり過ぎると窪み部６上に位置するゲート電極３が変形、或いは破壊される可能性がある。窪み部６の大きさは、それらの点を考慮して適宜設定される。
【００２９】
＜画像表示装置＞
次に、本実施形態に係る画像表示装置について説明する。図２は、本実施形態に係る電子線装置を用いた画像表示装置の構成を模式的に示す図であり、図１（ｃ）と同様の断面図である。
【００３０】
本実施形態に係る画像表示装置は、上述した電子線装置と、アノード電極１１及び発光部材１２を有するフェースプレート（基板）と、を有する。なお、図２の例では、フェースプレートは、基板１０をさらに有する。
アノード電極１１は、ゲート電極３を介して電子放出部５に対向配置されており、電子放出素子から放出された電子を加速する。図２の例では、アノード電極１１は、基板１からＺ方向に距離Ｈだけ離れている。
発光部材１２は、電子線装置から放出される電子により発光する。例えば、発光部材１２は、アノード電極１１のゲート電極側とは反対側の面上に設けられている。電子線装置から放出された電子は、アノード電極１１によって加速され、発光部材１２に衝突する。それにより、発光部材１２が発光し、画像が形成される。
また、図２において、Ｖｇはゲート電極３とカソード電極４の間に印加される電圧を示す。ＩｆはＶｇを印加した際に流れる素子電流（絶縁部材の内表面を介さず直接カソード電極からゲート電極へ放出される電子による電流；ゲート電極とカソード電極の間を流れる電流からリーク電流を除いたもの）を示す。Ｖａはカソード電極４とアノード電極１１の間に印加される電圧を示す。Ｉｅは電子放出素子とアノード電極１１の間を流れる電子放出電流（電子放出素子から放出された電子がアノード電極１１に到達することで流れる電流）をそれぞれ意味する。
【００３１】
また、本実施形態に係る画像表示装置は、複数の電子放出素子を有していてもよい。そのような画像表示装置においては、一般に、電子放出素子はＸ方向及びＹ方向に行列状に複数個配置される。そして、電子放出素子の配線方法としては単純マトリクス配線を適用することができる。単純マトリクス配線では、同じ行に配置された複数の電子放出素子のカソード電極４とゲート電極３の一方にＸ方向の配線が共通に接続され、同じ列に配置された電子放出素子のゲート電極３とカソード電極４の他方にＹ方向の配線が共通に接続される。
本実施形態に係る電子放出素子においては、ゲート電極３とカソード電極４との間に閾値電圧以上の電圧を印加することにより電子が放出される。放出される電子の量は、電極間に印加するパルス状電圧の波高値とパルス幅とで制御される。一方、閾値電圧以下ではほとんど電子が放出されない。そのため、Ｘ方向の配線（Ｘ方向配線）とＹ方向の配線（Ｙ方向配線）のそれぞれに対してパルス状の信号（走査信号と変調信号）を印加することで、電子放出を行わせる素子の選択、及び、電子放出量の制御を行うことができる。
【００３２】
以下、単純マトリクス配線された複数の電子放出素子を有する画像表示装置について、図５を用いて詳しく説明する。図５は本実施形態に係る電子放出素子を複数有する画像表示装置の表示パネルの一例を示す模式図である。
【００３３】
図５において、符号１は電子放出素子を複数配した基板（図１の基板１に相当）、符号４１は基板１を固定するリアプレートである。
符号４６は、アノード電極１１としてのメタルバック４５、及び、発光部材１２としての蛍光膜４４を有する基板（フェースプレート）である。図５の例では、フェースプレート４６はガラス基板４３（図２の基板１０に相当）をさらに有し、ガラス基板４３の内面に蛍光膜４４とメタルバック４５等が形成されている。
【００３４】
符号４２は支持枠であり、支持枠４２には、リアプレート４１、フェースプレート４６がフリットガラス等の封止部材を用いて接続されている。支持枠４２と、リアプレート４１と、フェースプレート４６とは、例えば、フリットガラスを、大気中或いは窒素中で、４００乃至５００℃の温度範囲で１０分以上焼成することで、封着される。
符号４７は、支持枠４２、リアプレート４１、及び、フェースプレート４６で構成される外囲器である。
【００３５】
符号５１は、本実施形態に係る電子放出素子であり、符号５２，５３は、それぞれ、電子放出素子５１のゲート電極３、カソード電極４に接続されたＸ方向配線、Ｙ方向配線（給電ライン）である。
なお、リアプレート４１は主に基板１の強度を補強する目的で設けられるため、基板１が十分な強度を持つ場合には、基板１に直接支持枠４２を接続し、フェースプレート４６、支持枠４２、及び、基板１で外囲器４７を構成しても良い。また、必要に応じて、フェースプレート４６とリアプレート４１との間に、スペーサとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持つ外囲器４７を構成することもできる。
なお、本発明は上述した実施形態に限定されることはなく、本発明の目的を達成するものであれば各構成要素が代用物や均等物に置換されたものであってもよい。
【００３６】
＜実施例＞
以下、本発明の実施例について説明する。なお、本発明は以下で説明する実施例の形態に限定されるものではない。
（実施例１）
［電子放出素子の作製］
実施例１に係る電子放出素子は、図１（ａ）〜図１（ｃ）に示す構成を有する。以下、詳しく説明する。
まず、基板１としてプラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を十分に洗浄し、基板１上に絶縁層２１、絶縁層２２、導電性部材３１を順に積層した（図３（ａ））。具体的には、絶縁層２１として、厚さ５００ｎｍのＳｉＮ（ＳｉＸＮＹ）膜をスパッタ法にて形成した。絶縁層２２として、厚さ２０ｎｍのＳｉＯ２膜をスパッタ法にて形成した。導電性部材３１として、厚さ５０ｎｍのＴａＮ膜をスパッタ法にて形成した。
【００３７】
次に、ポジ型フォトレジスト（ＴＳＭＲ−９８／東京応化工業株式会社製）をスピンコーティングし、フォトマスクパターンで露光、現像した。それにより、導電性部材３１上に、基板１の基板面と平行な方向（図１（ａ）のＸ方向）の凹凸を有するレジストパターンを形成した。そして、ドライエッチング（反応性イオンエッチング；ＲＩＥ）により導電性部材３１、絶縁層２２、及び、絶縁層２１の一部を一括除去した。この時、導電性部材３１、絶縁層２２，２１としては前述のようにフッ化物を作る材料が選択されているため、加工ガスとしてＣＦ４系のガスを用いた。それにより、図３（ｂ）に示すように、導電性部材３１、絶縁層２２、及び、絶縁層２１からなる積層体の側面に、基板１の基板面（ＸＹ平面）と平行な方向の凹凸が形成された。具体的には、凹部、凸部のＸ方向の長さが２μｍ、Ｙ方向の長さが２μｍ、長さＴが３３０μｍ、長さＷが８．５μｍ、電子放出部長Ｌが６５８μｍとなった。また、基板面と側面の間の角度は約８０度となった。
【００３８】
そして、レジストパターンを剥離し、図３（ｃ）に示すようにＢＨＦ（ＬＡＬ１００／ステラケミファ株式会社製）を用いたエッチングにより、絶縁層２２の側面を絶縁層２１及び導電性部材３１に対して約７０ｎｍ後退させた。それにより、窪み部６を有する絶縁部材２が形成された。
【００３９】
次に、リフトオフ用パターンをフォトレジストで形成し、スパッタ法でＣｕ膜を成膜した。そして、リフトオフにてパターニングを行い、不図示の電源からの給電ライン（Ｘ方向配線、Ｙ方向配線）を形成した。
そして、図４に示すように、静止成膜且つ無指向性のＥＢ蒸着（コリメーションレスのスパッタ成膜）を行うことにより、導電性部材３２及びカソード電極４を形成した。このとき、導電性部材３２，カソード電極４は、それぞれ、給電ライン（Ｘ方向配線、Ｙ方向配線）に接続されるように形成された。具体的には、アルゴンプラズマを真空度０．１Ｐａ、温度３００Ｋで２分間生成した。その際、ターゲット２６は基板面（ＸＹ平面）に対して６０°の角度で、Ｘ方向、＋Ｙ方向、−Ｙ方向の３面に配置した。それにより、それらの３方向について均一な厚さ２０ｎｍのＭｏが成膜された。そして、フォトレジスト（
ＴＳＭＲ−９８／東京応化工業株式会社製）をフォトマスクパターンで露光、現像することにより、レジストパターンを形成した。その後、該フォトレジストパターンをマスクとして、Ｍｏ膜をＣＦ4ガスを用いてドライエッチングすることにより、Ｘ方向配線、Ｙ方
向配線にそれぞれ接続されるゲート電極３、カソード電極４を形成した。
以上の工程を経て電子放出素子が作製された。
【００４０】
［実施例１の評価結果］
作製した電子放出素子の上方にアノード電極１１を配置し、電子放出素子の容量、素子電流Ｉｆ、及び、電子放出電流Ｉｅを測定した。具体的には、アノード電極１１を、基板１からの（Ｚ方向の）距離Ｈ＝１．６ｍｍの位置に配置した。そして、Ｙ方向配線（ゲート電極３）の電位を１０Ｖ、Ｘ方向配線（カソード電極４）の電位を−１０Ｖ、アノード電極１１の電位を１０ｋＶとした。その結果、電子放出素子の静電容量は０．０７４ｐＦ、素子電流Ｉｆは９７μＡ、電子放出電流Ｉｅは４．９μＡであった。
【００４１】
（比較例）
［電子放出素子の作製］
比較例に係る電子放出素子は、図９に示す構成を有する。また、本比較例に係る電子放出素子は、電子放出部５が図９中Ｙ方向に直線状に設けられていることを除いて実施例１と同じ構成を有する。具体的には、実施例１の凹凸を形成する工程において、電子放出部長Ｌが６５８μｍ、長さＴが６５８μｍ、長さＷが８．５μｍとなるように、レジストパターンの形成、及び、ドライエッチングによる絶縁部材２及び導電性部材３１の加工を行った。なお、上記工程以外の工程は実施例１と同様であるため説明を省略する。
【００４２】
［比較例の評価結果］
作製した電子放出素子の上方にアノード電極１１を配置し、実施例１と同じ条件で電子放出素子の容量、素子電流Ｉｆ、及び、電子放出電流Ｉｅを測定した。その結果、電子放出素子の静電容量は０．０７８ｐＦ、素子電流Ｉｆは９７μＡ、電子放出電流Ｉｅは４．９μＡであった。
【００４３】
［画像表示装置の作製］
次に、図５のように、実施例１の電子放出素子を複数備える画像表示装置Ａを作製した。
先ず、リアプレート４１の２ｍｍ上方にフェースプレート４６を、支持枠４２を介して真空中で封着し、外囲器４７を形成した。また、リアプレート４１とフェースプレート４６との間には、厚さ２ｍｍ、幅２００μｍのスペーサ（不図示）を２本配置し、大気圧に耐えられる構造とした。また、外囲器４７内には容器内の高真空を保つためのゲッター（不図示）を配置した。リアプレート４１と支持枠４２とフェースプレート４６の接合にはインジウムを用いた。
また、同様に、比較例の電子放出素子を複数備える画像表示装置Ｂを作製した。
［画像表示装置の比較結果］
ゲート電極３とカソード電極４間に各配線を通じて電圧を印加し、高圧端子を通じて、フェースプレート４６のメタルバック４５に高電圧を印加することにより、作製した画像表示装置Ａ，Ｂのそれぞれで画像を表示した。具体的には、信号配線（Ｙ方向配線５３；ゲート電極３）の電位を０乃至＋１０Ｖ、走査配線（Ｘ方向配線５２；カソード電極４）の電位を０乃至−１０Ｖ、メタルバック４５の電位を５乃至１０ｋＶとした。このような駆動条件で画像表示装置Ａ，Ｂを駆動し、複数の電子放出素子の静電容量（合計値）及び電子放出電流Ｉｅ（合計値）を測定、比較した。
その結果、実施例１の電子放出素子を複数有する画像表示装置Ａと、比較例の電子放出素子を複数有する画像表示装置Ｂとでは電子放出電流Ｉｅは等しかった。また、画像表示装置Ａの静電容量は、画像表示装置Ｂの静電容量を１００％とし、９５％まで低減された
。これに伴い、画像表示装置Ａの消費電力も画像表示装置Ｂに比べ低減された。
【００４４】
（実施例２）
［電子放出素子及び画像表示装置の作製］
実施例２に係る電子放出素子として、図６（ａ）に示す構成を有する電子放出素子、及び、図６（ｂ）に示す構成を有する電子放出素子を作製した。そして、図６（ａ）の電子放出素子を複数備える画像表示装置Ｃ、及び、図６（ｂ）の電子放出素子を複数備える画像表示装置Ｄを作製した。なお、本実施例に係る電子放出素子は、凹凸の形状が鋸歯状（図６（ａ）），波状（図６（ｂ））であることを除いて実施例１と同じ構成を有する。また、それらの素子を有する画像表示装置の構成は、上述した実施例１の電子放出素子を有する画像表示装置と同様である。
【００４５】
まず、鋸歯状の凹凸を有する電子放出素子の製造方法について説明する。
本実施例では、実施例１の凹凸を形成する工程で、ＸＹ平面において１辺の長さが２μｍ、隣り合う辺の間の角度が６０°の三角波状の凹凸が繰り返されるように、レジストパターンを形成した。そして、ドライエッチングにより絶縁部材２及び導電性部材３１を加工することにより、絶縁部材２と導電性部材３１からなる積層体の側面にＸ方向の凹凸（鋸歯状の凹凸）を形成した。なお、長さＴは３２９μｍ、長さＷは８．５μｍ、電子放出部長Ｌは６５８μｍとした。
なお、上記工程以外の工程は実施例１と同様であるため説明を省略する。
【００４６】
次に、波状の凹凸を有する電子放出素子の製造方法について説明する。
本実施例では、実施例１の凹凸を形成する工程で、Ｘ方向の長さが１．５μｍ、Ｙ方向の長さが３μｍの半円（ＸＹ平面において直径３μｍの半円）が波状に繰り返されるようにレジストパターンを形成した。そして、ドライエッチングにより絶縁部材２及び導電性部材３１を加工することにより、絶縁部材２と導電性部材３１からなる積層体の側面にＸ方向の凹凸（波状の凹凸）を形成した。なお、長さＴは４１９μｍ、長さＷは８．５μｍ、電子放出部長Ｌは６５８μｍとした。
なお、上記工程以外の工程は実施例１と同様であるため説明を省略する。
【００４７】
［評価結果］
本実施例の画像表示装置Ｃ，Ｄを実施例１と比較例を比較した際の駆動条件と同じ駆動条件で駆動し、複数の電子放出素子の静電容量及び電子放出電流Ｉｅを測定した。
その結果、実施例２の電子放出素子を複数有する画像表示装置Ｃ，Ｄと、比較例の電子放出素子を複数有する画像表示装置Ｂとでは電子放出電流Ｉｅは等しかった。また、画像表示装置Ｃの静電容量は、画像表示装置Ｂの静電容量の８７％まで低減され、画像表示装置Ｄの静電容量は９３％まで低減された。これに伴い、画像表示装置Ｃ，Ｄの消費電力も画像表示装置Ｂに比べ低減された。
【００４８】
以上述べたように、本実施形態の構成によれば、電子放出部が位置する境界部分（絶縁部材の側面と窪み部の境界部分）に、絶縁部材の上面と平行な方向の凹凸が形成される。そのため、電子放出部長を短くすることなくゲート電極とカソード電極の幅（図１中Ｙ方向の長さ）を短くすることができる。即ち、電子放出量の低減を抑制するとともに、電子放出素子の静電容量を低減することができる。
【符号の説明】
【００４９】
２・・・絶縁部材，３・・・ゲート電極，４・・・カソード電極，５・・・電子放出部，６・・・窪み部，７・・・上面，８・・・側面
【図１】
2011082071.tif 000003
【図２】
2011082071.tif 000004
【図３】
2011082071.tif 000005
【図４】
2011082071.tif 000006
【図５】
2011082071.tif 000007
【図６】
2011082071.tif 000008
【図７】
2011082071.tif 000009
【図８】
2011082071.tif 000010
【図９】
2011082071.tif 000011