(57)【要約】【課題】高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供する。【解決手段】第１のトランジスタは、島状半導体層と、島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、第１のゲート絶縁膜の周囲を取り囲むゲート電極と、島状半導体層の上部に配置された第１の第１導電型高濃度半導体層と、島状半導体層の下部に配置された第２の第１導電型高濃度半導体層とを有し、第２のトランジスタは、ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、第２の半導体層の上部に配置され、第１導電型高濃度半導体層と反対の極性を有する第１の第２導電型高濃度半導体層と、第２の半導体層の下部に配置され、第１導電型高濃度半導体層と反対の極性を有する第２の第２導電型高濃度半導体層とを有することにより、上記課題を解決する。【選択図】図１
2011061181.tif 000002
【特許請求の範囲】
【請求項１】
インバータとして機能する半導体装置であって、
第１の半導体層である島状半導体層と、
第２の半導体層と、
前記島状半導体層と前記第２の半導体層との間に少なくとも一部が配置されるゲート電極と、
前記島状半導体と前記ゲート電極との間に少なくとも一部が配置され、前記島状半導体層の周囲の少なくとも一部に接すると共に前記ゲート電極の一面に接している第１のゲート絶縁膜と、
前記第２の半導体層と前記ゲート電極との間に配置され、前記第２の半導体層に接すると共に前記ゲート電極の他面に接している第２のゲート絶縁膜と、
前記島状半導体層の上部に配置される第１の第１導電型高濃度半導体層と、
前記島状半導体層の下部に配置される第２の第１導電型高濃度半導体層と、
前記第２の半導体層の上部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第１の第２導電型高濃度半導体層と、
前記第２の半導体層の下部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第２の第２導電型高濃度半導体層とを有することを特徴とする半導体装置。
【請求項２】
インバータとして機能する第１のトランジスタと第２のトランジスタとを備えた半導体装置であって、
前記第１のトランジスタは、
島状半導体層と、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
前記島状半導体層の上部に配置された第１の第１導電型高濃度半導体層と、
前記島状半導体層の下部に配置された第２の第１導電型高濃度半導体層とから構成されており、
前記第２のトランジスタは、
前記ゲート電極と、
前記ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
前記第２の半導体層の上部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第１の第２導電型高濃度半導体層と、
前記第２の半導体層の下部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第２の第２導電型高濃度半導体層とから構成されることを特徴とする半導体装置。
【請求項３】
前記第２の半導体層は、円弧柱状の半導体層である請求項２に記載の半導体装置。
【請求項４】
前記第２の半導体層は、矩形柱状の半導体層である請求項２に記載の半導体装置。
【請求項５】
前記島状半導体層は、角柱形状である請求項２に記載の半導体装置。
【請求項６】
前記第２の半導体層は、円柱状の半導体層である請求項２に記載の半導体装置。
【請求項７】
さらに、
前記第２の第１導電型高濃度半導体層と前記第２の第２導電型高濃度半導体層の下部に配置された第３の第１導電型高濃度半導体層と、
前記第２の第２導電型高濃度半導体層と前記第３の第１導電型高濃度半導体層の側壁の一部に形成された第１の半導体と金属の化合物層と、
前記第１の第１導電型高濃度半導体層の上部に形成された第２の半導体と金属の化合物層と、
前記第１の第２導電型高濃度半導体層の上部に形成された第３の半導体と金属の化合物層とを備えたことを特徴とする請求項２に記載の半導体装置。
【請求項８】
インバータとして機能する第１のトランジスタと第２のトランジスタとを備えた半導体装置であって、
前記第１のトランジスタは、
島状半導体層と、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
前記島状半導体層の上部に配置された第１のｐ＋半導体層と、
前記島状半導体層の下部に配置された第２のｐ＋半導体層とから構成されており、
前記第２のトランジスタは、
前記ゲート電極と、
前記ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
前記第２の半導体層の上部に配置された第１のｎ＋半導体層と、
前記第２の半導体層の下部に配置された第２のｎ＋半導体層とから構成されていることを特徴とする半導体装置。
【請求項９】
さらに、
前記第２のｎ＋型半導体層と前記第２のｐ＋型半導体層の下部に配置された第３のｐ＋型半導体層と、
前記第２のｎ＋型半導体層と前記第３のｐ＋型半導体層の側壁の一部に形成された第１の半導体と金属の化合物層と、
前記第１のｎ＋型半導体層の上部に形成された第２の半導体と金属の化合物層と、
前記第１のｐ＋型半導体層の上部に形成された第３の半導体と金属の化合物層とを備えたことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記第２の半導体層の第２のゲート絶縁膜の周囲の一部に接する弧の長さをＷｎとし、前記島状半導体層の外周長をＷｐとしたとき、
Ｗｐ≒２Ｗｎであることを特徴とする請求項８又は９のうちいずれか一項に記載の半導体装置。
【請求項１１】
前記第２の半導体層のチャネル長をＬｎとし、前記島状半導体層のチャネル長をＬｐとしたとき、
Ｌｎ≒Ｌｐであることを特徴とする請求項８又は９のうちいずれか一項に記載の半導体装置。
【請求項１２】
第１のゲート絶縁膜は、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
前記島状半導体層の上部に配置された第１のｐ＋型半導体層と、
前記島状半導体層の下部に配置された第２のｐ＋型半導体層と、
で構成されるｐＭＯＳトランジスタをエンハンスメント型とする絶縁膜であり、
第２のゲート絶縁膜は、
前記ゲート電極と、
前記ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
前記第２の半導体層の上部に配置された第１のｎ＋型半導体層と、
前記第２の半導体層の下部に配置された第２のｎ＋型半導体層と、
で構成されるｎＭＯＳトランジスタをエンハンスメント型とする絶縁膜であり、
前記ゲート電極は、ｎＭＯＳトランジスタとｐＭＯＳトランジスタをエンハンスメント型とする材料で形成されたゲート電極であることを特徴とする請求項８乃至１１のうちいずれか一項に記載の半導体装置。
【請求項１３】
前記半導体と金属の化合物層は、シリコンと金属の化合物層である請求項９に記載の半導体装置。
【請求項１４】
前記島状半導体層は島状シリコン層であり、
前記第２の半導体層は第２のシリコン層であり、
前記ｎ＋型半導体層は、ｎ＋型シリコン層であり、
前記ｐ＋型半導体層は、ｐ＋型シリコン層であることを特徴とする請求項８乃至１３のうちいずれか一項に記載の半導体装置。
【請求項１５】
前記島状シリコン層は、ｎ型もしくはノンドープの島状シリコン層であり、
前記第２のシリコン層は、ｐ型もしくはノンドープのシリコン層であることを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記ゲート電極は、チタン、窒化チタン、タンタル、窒化タンタル、タングステンのいずれか一つの物質を少なくとも含むことを特徴とする請求項１２に記載の半導体装置。
【請求項１７】
前記第１のゲート絶縁膜は、シリコン酸窒化膜、シリコン窒化膜、酸化ハフニウム、酸窒化ハフニウム、酸化ランタンのいずれか一つの物質を少なくとも含むことを特徴とする請求項１２に記載の半導体装置。
【請求項１８】
前記第２のゲート絶縁膜は、シリコン酸窒化膜、シリコン窒化膜、酸化ハフニウム、酸窒化ハフニウム、酸化ランタンのいずれか一つの物質を少なくとも含むことを特徴とする請求項１２に記載の半導体装置。
【請求項１９】
酸化膜上に形成されたｐ型もしくはノンドープのシリコン層に、ボロンを注入し、第３のｐ＋型シリコン層を形成することを含む請求項１５に記載の半導体装置の製造方法。
【請求項２０】
ｎ型のシリコン層を形成するためのレジストを形成し、リンを注入し、ｎ型もしくはノンドープのシリコン層を形成し、レジストを剥離し、熱処理を行うことを含む請求項１９記載の半導体装置の製造方法。
【請求項２１】
酸化膜を堆積し窒化膜を堆積し、島状シリコン層形成のためのレジストを形成し、窒化膜酸化膜をエッチングし、レジストを剥離し、酸化膜を堆積し酸化膜をエッチングし酸化膜サイドウォールを形成し、窒化膜を堆積し窒化膜をエッチングし窒化膜サイドウォールを形成し、第２のシリコン層を形成のためのレジストを形成し、窒化膜サイドウォールをエッチングし、第２のシリコン層を形成するための窒化膜ハードマスクを形成し、酸化膜をエッチングし、レジストを剥離する工程を含む請求項１９又は２０のうちいずれか一項に記載の半導体装置の製造方法。
【請求項２２】
出力端子のためのレジストを形成し、シリコンをエッチングし、出力端子部を形成し、レジストを剥離し、酸化膜をエッチングし、シリコンをエッチングし、島状シリコン層、第２のシリコン層を形成する工程を含む請求項２１に記載の半導体装置の製造方法。
【請求項２３】
窒化膜、酸化膜を剥離し、窒化膜を堆積し窒化膜をエッチングし、後のイオン注入時にチャネルを保護するための窒化膜サイドウォールを形成し、ｎ＋型シリコン層形成のためのレジストを形成し、砒素を注入し、第１のｎ＋型シリコン層と、第２のｎ＋型シリコン層と、を形成し、レジスト剥離し、ｐ＋型シリコン層形成のためのレジストを形成し、ボロンを注入し、第１のｐ＋型シリコン層と、第２のｐ＋型シリコン層と、を形成し、レジストを剥離し、熱処理を行う工程を含む請求項２２に記載の半導体装置の製造方法。
【請求項２４】
酸化膜を堆積し、平坦化し、エッチバックを行い、第１のｎ＋型シリコン層と第１のｐ＋型シリコン層を露出し、ゲート部を形成するためのレジストを形成し、ゲート部の酸化膜をエッチングし、レジストを剥離し、窒化膜をエッチングし、第１のゲート絶縁膜であり第２のゲート絶縁膜であるｈｉｇｈ−Ｋ膜を堆積し、金属を堆積し、窒化膜を堆積し、ゲートパットのためのレジストを形成し、窒化膜１２６をエッチングし、レジストを剥離し、金属をエッチングし、ゲート電極を形成する工程を含む請求項２３に記載の半導体装置の製造方法。
【請求項２５】
窒化膜を堆積し、窒化膜をエッチングし、窒化膜サイドウォールを形成し、ｈｉｇｈ−Ｋ膜をエッチングし、酸化膜をエッチングするためのレジストを形成し、酸化膜をドライエッチングし、レジストを剥離し、酸化膜をウエットエッチングし、窒化膜を堆積し、窒化膜をエッチングし、窒化膜サイドウォールを形成し、酸化膜をドライエッチングし、酸化膜をウエットエッチングし、窒化膜を露出し、窒化膜をエッチングし、窒化膜の一部をエッチングし、第２のｎ＋型シリコン層及び第３のｐ＋型シリコン層の側壁の一部を露出し、ニッケル又はコバルトを堆積し、熱処理を行い、未反応の金属膜を除去することにより、第２のｎ＋型シリコン層と第３のｐ＋型シリコン層の側壁の一部に形成された第１のシリコンと金属の化合物層と、第４のシリコンと金属の化合物層と、第１のｎ＋型シリコン層の上部に形成された第２のシリコンと金属の化合物層と、第１のｐ＋型シリコン層の上部に形成された第３のシリコンと金属の化合物層と、が形成される工程を含む請求項２４に記載の半導体装置の製造方法。
【請求項２６】
層間膜として酸化膜を形成し、第３のシリコンと金属の化合物層上にコンタクト孔を形成し、第２のシリコンと金属の化合物層上にコンタクト孔を、ゲート電極上にコンタクト孔を形成し、第１のシリコンと金属の化合物層が露出するよう、コンタクト孔を形成し、タングステンを堆積し、コンタクトを形成し、入力端子線、出力端子線、ＶＤＤ電源線、ＶＳＳ電源線が形成される工程を含む請求項２５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。デジタル回路の基本回路は、インバータ回路であるが、このインバータ回路を構成するＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、ホットキャリア効果による信頼性の低下が生じ、また必要な電流量確保の要請から回路の占有面積をなかなかちいさくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが島状半導体層を取り囲む構造のＳｕｒｒｏｕｎｄｉｎｇ  Ｇａｔｅ  Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）が提案され、ＳＧＴを用いたＣＭＯＳインバータ回路が提案された（例えば、非特許文献１）
【０００３】
インバータは、ｐＭＯＳトランジスタとｎＭＯＳトランジスタで構成される。ホールの移動度は電子の移動度の半分であるので、インバータ回路において、ｐＭＯＳトランジスタのゲート幅は、ｎＭＯＳトランジスタのゲート幅の二倍とする必要がある。そのため、従来のＳＧＴを用いたＣＭＯＳインバータ回路では、２個のｐＭＯＳ  ＳＧＴと、１個のｎＭＯＳ  ＳＧＴで構成されている。すなわち、従来のＳＧＴを用いたＣＭＯＳインバータ回路は、計３個の島状半導体で構成されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｓ．Ｗａｔａｎａｂｅ、Ｋ．Ｔｓｕｃｈｉｄａ、Ｄ．Ｔａｋａｓｈｉｍａ、Ｙ．Ｏｏｗａｋｉ、Ａ．Ｎｉｔａｙａｍａ、Ｋ．Ｈｉｅｄａ、Ｈ．Ｔａｋａｔｏ、Ｋ．Ｓｕｎｏｕｃｈｉ、Ｆ．Ｈｏｒｉｇｕｃｈｉ、Ｋ．Ｏｈｕｃｈｉ、Ｆ．Ｍａｓｕｏｋａ、Ｈ．Ｈａｒａ、“Ａ  Ｎｏｂｅｌ  Ｃｉｒｃｕｉｔ  Ｔｅｃｈｎｏｌｏｇｙ  ｗｉｔｈ  Ｓｕｒｒｏｕｎｄｉｎｇ  Ｇａｔｅ  Ｔｒａｎｓｉｓｔｏｒｓ  （ＳＧＴ’ｓ）  ｆｏｒ  Ｕｌｔｒａ  Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  ＤＲＡＭ’ｓ”、ＩＥＥＥ  ＪＳＳＣ、Ｖｏｌ．３０、Ｎｏ．９、１９９５．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、１個の島状半導体を用いてインバータを構成することにより、高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１態様では、
インバータとして機能する半導体装置であって、
島状半導体層と、
第２の半導体層と、
前記島状半導体層と前記第２の半導体層との間に少なくとも一部が配置されるゲート電極と、
前記島状半導体と前記ゲート電極との間に少なくとも一部が配置され、前記島状半導体層の周囲の少なくとも一部に接すると共に前記ゲート電極の一面に接している第１のゲート絶縁膜と、
前記第２の半導体層と前記ゲート電極との間に配置され、前記第２の半導体層に接すると共に前記ゲート電極の他面に接している第２のゲート絶縁膜と、
前記島状半導体層の上部に配置される第１の第１導電型高濃度半導体層と、
前記島状半導体層の下部に配置される第２の第１導電型高濃度半導体層と、
前記第２の半導体層の上部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第１の第２導電型高濃度半導体層と、
前記第２の半導体層の下部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第２の第２導電型高濃度半導体層とを有することを特徴とする半導体装置が提供される。
【０００７】
また、本発明の好ましい態様では、
インバータとして機能する第１のトランジスタと第２のトランジスタとを備えた半導体装置であって、
前記第１のトランジスタは、
島状半導体層と、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
前記島状半導体層の上部に配置された第１の第１導電型高濃度半導体層と、
前記島状半導体層の下部に配置された第２の第１導電型高濃度半導体層とから構成されており、
前記第２のトランジスタは、
前記ゲート電極と、
前記ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
前記第２の半導体層の上部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第１の第２導電型高濃度半導体層と、
前記第２の半導体層の下部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第２の第２導電型高濃度半導体層とから構成されていることを特徴とする半導体装置が提供される。
【０００８】
また、本発明の好ましい態様では、
インバータとして機能する第１のトランジスタと第２のトランジスタとを備えた半導体装置であって、
前記第１のトランジスタは、
島状半導体層と、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
前記島状半導体層の上部に配置された第１の第１導電型高濃度半導体層と、
前記島状半導体層の下部に配置された第２の第１導電型高濃度半導体層とから構成されており、
前記第２のトランジスタは、
前記ゲート電極と、
前記ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
前記第２の半導体層の上部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第１の第２導電型高濃度半導体層と、
前記第２の半導体層の下部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第２の第２導電型高濃度半導体層とから構成されており
前記半導体装置は、さらに、
前記第２の第１導電型高濃度半導体層と前記第２の第２導電型高濃度半導体層の下部に配置された第３の第１導電型高濃度半導体層と、
前記第２の第２導電型高濃度半導体層と前記第３の第１導電型高濃度半導体層の側壁の一部に形成された第１の半導体と金属の化合物層と、
前記第１の第１導電型高濃度半導体層の上部に形成された第２の半導体と金属の化合物層と、
前記第１の第２導電型高濃度半導体層の上部に形成された第３の半導体と金属の化合物層とを備えたことを特徴とする半導体装置が提供される。
【０００９】
また、本発明の好ましい態様では、
インバータとして機能する第１のトランジスタと第２のトランジスタとを備えた半導体装置であって、
前記第１のトランジスタは、
島状半導体層と、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
前記島状半導体層の上部に配置された第１のｐ＋半導体層と、
前記島状半導体層の下部に配置された第２のｐ＋半導体層とから構成されており、
前記第２のトランジスタは、
前記ゲート電極と、
前記ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
前記第２の半導体層の上部に配置された第１のｎ＋半導体層と、
前記第２の半導体層の下部に配置された第２のｎ＋半導体層とから構成されていることを特徴とする半導体装置が提供される。
【００１０】
また、本発明の好ましい態様では、
インバータとして機能する第１のトランジスタと第２のトランジスタとを備えた半導体装置であって、
前記第１のトランジスタは、
島状半導体層と、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
前記島状半導体層の上部に配置された第１のｐ＋半導体層と、
前記島状半導体層の下部に配置された第２のｐ＋半導体層とから構成されており、
前記第２のトランジスタは、
前記ゲート電極と、
前記ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
前記第２の半導体層の上部に配置された第１のｎ＋半導体層と、
前記第２の半導体層の下部に配置された第２のｎ＋半導体層とから構成されており、
前記半導体装置は、さらに、
前記第２のｎ＋型半導体層と前記第２のｐ＋型半導体層の下部に配置された第３のｐ＋型半導体層と、
前記第２のｎ＋型半導体層と前記第３のｐ＋型半導体層の側壁の一部に形成された第１の半導体と金属の化合物層と、
前記第１のｎ＋型半導体層の上部に形成された第２の半導体と金属の化合物層と、
前記第１のｐ＋型半導体層の上部に形成された第３の半導体と金属の化合物層とを備えたことを特徴とする半導体装置が提供される。
【００１１】
また、本発明の好ましい態様では、
第２の半導体層の第２のゲート絶縁膜の周囲の一部に接する弧の長さをＷｎとし、島状半導体層の外周長をＷｐとしたとき、
Ｗｐ≒２Ｗｎであることを特徴とする前記記載の半導体装置である。
【００１２】
また、本発明の好ましい態様では、
第２の半導体層のチャネル長をＬｎとし、島状半導体層のチャネル長をＬｐとしたとき、Ｌｎ≒Ｌｐであることを特徴とする前記記載の半導体装置である。
【００１３】
また、本発明の好ましい態様では、
第１のゲート絶縁膜は、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
島状半導体層の上部に配置された第１のｐ＋型半導体層と、
島状半導体層の下部に配置された第２のｐ＋型半導体層と、
で構成されるｐＭＯＳトランジスタをエンハンスメント型とする絶縁膜であり、
第２のゲート絶縁膜は、
ゲート電極と、
ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
第２の半導体層の上部に配置された第１のｎ＋型半導体層と、
第２の半導体層の下部に配置された第２のｎ＋型半導体層と、
で構成されるｎＭＯＳトランジスタをエンハンスメント型とする絶縁膜であり、
ゲート電極は、ｎＭＯＳトランジスタとｐＭＯＳトランジスタをエンハンスメント型とする材料で形成されたゲート電極であることを特徴とする前記記載の半導体装置である。
【００１４】
また、本発明の好ましい態様では、
半導体と金属の化合物層は、シリコンと金属の化合物層である前記記載の半導体装置である。
【００１５】
また、本発明の好ましい態様では、
島状半導体層は島状シリコン層であり、
第２の半導体層は第２のシリコン層であり、
ｎ＋型半導体層は、ｎ＋型シリコン層であり、
ｐ＋型半導体層は、ｐ＋型シリコン層であることを特徴とする前記記載の半導体装置である。
【００１６】
また、本発明の好ましい態様では、
島状シリコン層は、ｎ型もしくはノンドープの島状シリコン層であり、
第２のシリコン層は、ｐ型もしくはノンドープのシリコン層であることを特徴とする前記記載の半導体装置である。
【００１７】
また、本発明の好ましい態様では、
酸化膜上に形成されたｐ型もしくはノンドープのシリコン層に、ボロンを注入し、第３のｐ＋型シリコン層を形成することを含む前記記載の半導体装置の製造方法である。
【００１８】
また、本発明の好ましい態様では、
ｎ型のシリコン層を形成するためのレジストを形成し、リンを注入し、ｎ型もしくはノンドープのシリコン層を形成し、レジストを剥離し、熱処理を行うことを含む前記記載の半導体装置の製造方法である。
【００１９】
また、本発明の好ましい態様では、
酸化膜を堆積し窒化膜を堆積し、島状シリコン層形成のためのレジストを形成し、窒化膜酸化膜をエッチングし、レジストを剥離し、酸化膜を堆積し酸化膜をエッチングし酸化膜サイドウォールを形成し、窒化膜を堆積し窒化膜をエッチングし窒化膜サイドウォールを形成し、第２のシリコン層を形成のためのレジストを形成し、窒化膜サイドウォールをエッチングし、第２のシリコン層を形成するための窒化膜ハードマスクを形成し、酸化膜をエッチングし、レジストを剥離する工程を含む前記記載の半導体装置の製造方法である。
【００２０】
また、本発明の好ましい態様では、
出力端子のためのレジストを形成し、シリコンをエッチングし、出力端子部を形成し、レジストを剥離し、酸化膜をエッチングし、シリコンをエッチングし、島状シリコン層、第２のシリコン層を形成する工程を含む前記記載の半導体装置の製造方法である。
【００２１】
また、本発明の好ましい態様では、
窒化膜、酸化膜を剥離し、窒化膜を堆積し窒化膜をエッチングし、後のイオン注入時にチャネルを保護するための窒化膜サイドウォールを形成し、ｎ＋型シリコン層形成のためのレジストを形成し、砒素を注入し、第１のｎ＋型シリコン層と、第２のｎ＋型シリコン層と、を形成し、レジスト剥離し、ｐ＋型シリコン層形成のためのレジストを形成し、ボロンを注入し、第１のｐ＋型シリコン層と、第２のｐ＋型シリコン層と、を形成し、レジストを剥離し、熱処理を行う工程を含む前記記載の半導体装置の製造方法である。
【００２２】
また、本発明の好ましい態様では、
酸化膜を堆積し、平坦化し、エッチバックを行い、第１のｎ＋型シリコン層と第１のｐ＋型シリコン層を露出し、ゲート部を形成するためのレジストを形成し、ゲート部の酸化膜をエッチングし、レジストを剥離し、窒化膜をエッチングし、第１のゲート絶縁膜であり第２のゲート絶縁膜であるｈｉｇｈ−Ｋ膜を堆積し、ＴｉＮといった金属を堆積し、窒化膜を堆積し、ゲートパットのためのレジストを形成し、窒化膜１２６をエッチングし、レジストを剥離し、金属をエッチングし、ゲート電極を形成する工程を含む前記記載の半導体装置の製造方法である。
【００２３】
また、本発明の好ましい態様では、
窒化膜を堆積し、窒化膜をエッチングし、窒化膜サイドウォールを形成し、ｈｉｇｈ−Ｋ膜をエッチングし、酸化膜をエッチングするためのレジストを形成し、酸化膜をドライエッチングし、レジストを剥離し、酸化膜をウエットエッチングし、窒化膜を堆積し、窒化膜をエッチングし、窒化膜サイドウォールを形成し、酸化膜をドライエッチングし、酸化膜をウエットエッチングし、窒化膜を露出し、窒化膜をエッチングし、窒化膜の一部をエッチングし、第２のｎ＋型シリコン層及び第３のｐ＋型シリコン層の側壁の一部を露出し、ニッケル又はコバルトを堆積し、熱処理を行い、未反応の金属膜を除去することにより、第２のｎ＋型シリコン層と第３のｐ＋型シリコン層の側壁の一部に形成された第１のシリコンと金属の化合物層と、第４のシリコンと金属の化合物層と、第１のｎ＋型シリコン層の上部に形成された第２のシリコンと金属の化合物層と、第１のｐ＋型シリコン層の上部に形成された第３のシリコンと金属の化合物層と、が形成される工程を含む前記記載の半導体装置の製造方法である。
【００２４】
また、本発明の好ましい態様では、
酸化膜を層間膜として形成し、第３のシリコンと金属の化合物層上にコンタクト孔を形成し、第２のシリコンと金属の化合物層上にコンタクト孔を、ゲート電極上にコンタクト孔を形成し、第１のシリコンと金属の化合物層が露出するよう、コンタクト孔を形成し、タングステンといった金属を堆積し、コンタクトを形成し、入力端子線、出力端子線、ＶＤＤ電源線、ＶＳＳ電源線が形成される工程を含む前記記載の半導体装置の製造方法である。
【発明の効果】
【００２５】
本発明では、
インバータとして機能する半導体装置であって、
島状半導体層と、
第２の半導体層と、
前記島状半導体層と前記第２の半導体層との間に少なくとも一部が配置されるゲート電極と、
前記島状半導体と前記ゲート電極との間に少なくとも一部が配置され、前記島状半導体層の周囲の少なくとも一部に接すると共に前記ゲート電極の一面に接している第１のゲート絶縁膜と、
前記第２の半導体層と前記ゲート電極との間に配置され、前記第２の半導体層に接すると共に前記ゲート電極の他面に接している第２のゲート絶縁膜と、
前記島状半導体層の上部に配置される第１の第１導電型高濃度半導体層と、
前記島状半導体層の下部に配置される第２の第１導電型高濃度半導体層と、
前記第２の半導体層の上部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第１の第２導電型高濃度半導体層と、
前記第２の半導体層の下部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第２の第２導電型高濃度半導体層とを有することを特徴とする半導体装置
により、高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供することができる。
【００２６】
また、本発明では、
インバータとして機能する第１のトランジスタと第２のトランジスタとを備えた半導体装置であって、
前記第１のトランジスタは、
島状半導体層と、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
前記島状半導体層の上部に配置された第１の第１導電型高濃度半導体層と、
前記島状半導体層の下部に配置された第２の第１導電型高濃度半導体層とから構成されており、
前記第２のトランジスタは、
前記ゲート電極と、
前記ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
前記第２の半導体層の上部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第１の第２導電型高濃度半導体層と、
前記第２の半導体層の下部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第２の第２導電型高濃度半導体層とから構成されていることを特徴とする半導体装置
により、高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供することができる。
【００２７】
また、本発明では、
インバータとして機能する第１のトランジスタと第２のトランジスタとを備えた半導体装置であって、
前記第１のトランジスタは、
島状半導体層と、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
前記島状半導体層の上部に配置された第１の第１導電型高濃度半導体層と、
前記島状半導体層の下部に配置された第２の第１導電型高濃度半導体層とから構成されており、
前記第２のトランジスタは、
前記ゲート電極と、
前記ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
前記第２の半導体層の上部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第１の第２導電型高濃度半導体層と、
前記第２の半導体層の下部に配置され、前記第１導電型高濃度半導体層と反対の極性を有する第２の第２導電型高濃度半導体層とから構成されており、
前記半導体装置は、さらに、
前記第２の第１導電型高濃度半導体層と前記第２の第２導電型高濃度半導体層の下部に配置された第３の第１導電型高濃度半導体層と、
前記第２の第２導電型高濃度半導体層と前記第３の第１導電型高濃度半導体層の側壁の一部に形成された第１の半導体と金属の化合物層と、
前記第１の第１導電型高濃度半導体層の上部に形成された第２の半導体と金属の化合物層と、
前記第１の第２導電型高濃度半導体層の上部に形成された第３の半導体と金属の化合物層とを備えたことを特徴とする半導体装置
により、高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供することができる。
【００２８】
また、本発明では、
インバータとして機能する第１のトランジスタと第２のトランジスタとを備えた半導体装置であって、
前記第１のトランジスタは、
島状半導体層と、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
前記島状半導体層の上部に配置された第１のｐ＋半導体層と、
前記島状半導体層の下部に配置された第２のｐ＋半導体層とから構成されており、
前記第２のトランジスタは、
前記ゲート電極と、
前記ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
前記第２の半導体層の上部に配置された第１のｎ＋半導体層と、
前記第２の半導体層の下部に配置された第２のｎ＋半導体層とから構成されていることを特徴とする半導体装置
により、高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供することができる。
【００２９】
また、本発明では、
インバータとして機能する第１のトランジスタと第２のトランジスタとを備えた半導体装置であって、
前記第１のトランジスタは、
島状半導体層と、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
前記島状半導体層の上部に配置された第１のｐ＋半導体層と、
前記島状半導体層の下部に配置された第２のｐ＋半導体層とから構成されており、
前記第２のトランジスタは、
前記ゲート電極と、
前記ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
前記第２の半導体層の上部に配置された第１のｎ＋半導体層と、
前記第２の半導体層の下部に配置された第２のｎ＋半導体層とから構成されており、
前記半導体装置は、さらに、
前記第２のｎ＋型半導体層と前記第２のｐ＋型半導体層の下部に配置された第３のｐ＋型半導体層と、
前記第２のｎ＋型半導体層と前記第３のｐ＋型半導体層の側壁の一部に形成された第１の半導体と金属の化合物層と、
前記第１のｎ＋型半導体層の上部に形成された第２の半導体と金属の化合物層と、
前記第１のｐ＋型半導体層の上部に形成された第３の半導体と金属の化合物層とを備えたことを特徴とする半導体装置
により、高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供することができる。
【００３０】
また、本発明では、
第２の半導体層の第２のゲート絶縁膜の周囲の一部に接する弧の長さをＷｎとし、島状半導体層の外周長をＷｐとしたとき、
Ｗｐ≒２Ｗｎであることを特徴とする前記記載の半導体装置
により、ｐＭＯＳトランジスタのゲート幅がｎＭＯＳトランジスタのゲート幅の二倍である、高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供することができる。
【００３１】
また、本発明では、
第２の半導体層のチャネル長をＬｎとし、島状半導体層のチャネル長をＬｐとしたとき、Ｌｎ≒Ｌｐであることを特徴とする前記記載の半導体装置
により、高集積なＳＧＴを用いたＣＭＯＳインバータ回路からなる半導体装置を提供することができる。
【００３２】
また、本発明では、
第１のゲート絶縁膜は、
島状半導体層の周囲を取り囲む第１のゲート絶縁膜と、
第１のゲート絶縁膜の周囲を取り囲むゲート電極と、
島状半導体層の上部に配置された第１のｐ＋型半導体層と、
島状半導体層の下部に配置された第２のｐ＋型半導体層と、
で構成されるｐＭＯＳトランジスタをエンハンスメント型とする絶縁膜であり、
第２のゲート絶縁膜は、
ゲート電極と、
ゲート電極の周囲の一部を取り囲む第２のゲート絶縁膜と、
第２のゲート絶縁膜の周囲の一部に接する第２の半導体層と、
第２の半導体層の上部に配置された第１のｎ＋型半導体層と、
第２の半導体層の下部に配置された第２のｎ＋型半導体層と、
で構成されるｎＭＯＳトランジスタをエンハンスメント型とする絶縁膜であり、
ゲート電極は、ｎＭＯＳトランジスタとｐＭＯＳトランジスタをエンハンスメント型とする材料で形成されたゲート電極であることを特徴とする前記記載の半導体装置により、
ｐＭＯＳトランジスタ、ｎＭＯＳトランジスタともにエンハンスメント型とすることができる。
【００３３】
また、また、本発明では、
酸化膜上に形成されたｐ型もしくはノンドープのシリコン層に、ボロンを注入し、第３のｐ＋型シリコン層を形成することを含む前記記載の半導体装置の製造方法により、第３のｐ＋型シリコン層を形成することができる。
【００３４】
また、本発明では、
ｎ型のシリコン層を形成するためのレジストを形成し、リンを注入し、ｎ型もしくはノンドープのシリコン層を形成し、レジストを剥離し、熱処理を行うことを含む前記記載の半導体装置の製造方法により、ｎ型もしくはノンドープのシリコン層を形成することができる。
【００３５】
また、本発明では、
酸化膜を堆積し窒化膜を堆積し、島状シリコン層形成のためのレジストを形成し、窒化膜酸化膜をエッチングし、レジストを剥離し、酸化膜を堆積し酸化膜をエッチングし酸化膜サイドウォールを形成し、窒化膜を堆積し窒化膜をエッチングし窒化膜サイドウォールを形成し、第２のシリコン層を形成のためのレジストを形成し、窒化膜サイドウォールをエッチングし、第２のシリコン層を形成するための窒化膜ハードマスクを形成し、酸化膜をエッチングし、レジストを剥離する工程を含む前記記載の半導体装置の製造方法により、島状シリコン層形成のためのハードマスクと、第２のシリコン層を形成するための窒化膜ハードマスクを形成することができる。
【００３６】
また、本発明では、
出力端子のためのレジストを形成し、シリコンをエッチングし、出力端子部を形成し、レジストを剥離し、酸化膜をエッチングし、シリコンをエッチングし、島状シリコン層、第２のシリコン層を形成する工程を含む前記記載の半導体装置の製造方法により、島状シリコン層、第２のシリコン層を形成することができる。
【００３７】
また、本発明では、
窒化膜、酸化膜を剥離し、窒化膜を堆積し窒化膜をエッチングし、後のイオン注入時にチャネルを保護するための窒化膜サイドウォールを形成し、ｎ＋型シリコン層形成のためのレジストを形成し、砒素を注入し、第１のｎ＋型シリコン層と、第２のｎ＋型シリコン層と、を形成し、レジスト剥離し、ｐ＋型シリコン層形成のためのレジストを形成し、ボロンを注入し、第１のｐ＋型シリコン層と、第２のｐ＋型シリコン層と、を形成し、レジストを剥離し、熱処理を行う工程を含む前記記載の半導体装置の製造方法により、第１のｎ＋型シリコン層と、第２のｎ＋型シリコン層と、第１のｐ＋型シリコン層と、第２のｐ＋型シリコン層と、を形成することができる。
【００３８】
また、本発明では、
酸化膜を堆積し、平坦化し、エッチバックを行い、第１のｎ＋型シリコン層と第１のｐ＋型シリコン層を露出し、ゲート部を形成するためのレジストを形成し、ゲート部の酸化膜をエッチングし、レジストを剥離し、窒化膜をエッチングし、第１のゲート絶縁膜であり第２のゲート絶縁膜であるｈｉｇｈ−Ｋ膜を堆積し、ＴｉＮといった金属を堆積し、窒化膜を堆積し、ゲートパットのためのレジストを形成し、窒化膜１２６をエッチングし、レジストを剥離し、金属をエッチングし、ゲート電極を形成する工程を含む前記記載の半導体装置の製造方法により、第１のゲート絶縁膜であり第２のゲート絶縁膜及びゲート電極を形成することができる。
【００３９】
また、本発明では、
窒化膜を堆積し、窒化膜をエッチングし、窒化膜サイドウォールを形成し、ｈｉｇｈ−Ｋ膜をエッチングし、酸化膜をエッチングするためのレジストを形成し、酸化膜をドライエッチングし、レジストを剥離し、酸化膜をウエットエッチングし、窒化膜を堆積し、窒化膜をエッチングし、窒化膜サイドウォールを形成し、酸化膜をドライエッチングし、酸化膜をウエットエッチングし、窒化膜を露出し、窒化膜をエッチングし、窒化膜の一部をエッチングし、第２のｎ＋型シリコン層及び第３のｐ＋型シリコン層の側壁の一部を露出し、ニッケル又はコバルトを堆積し、熱処理を行い、未反応の金属膜を除去することにより、第２のｎ＋型シリコン層と第３のｐ＋型シリコン層の側壁の一部に形成された第１のシリコンと金属の化合物層と、第４のシリコンと金属の化合物層と、第１のｎ＋型シリコン層の上部に形成された第２のシリコンと金属の化合物層と、第１のｐ＋型シリコン層の上部に形成された第３のシリコンと金属の化合物層と、が形成される工程を含む前記記載の半導体装置の製造方法により、第１のシリコンと金属の化合物層と、第４のシリコンと金属の化合物層と、第２のシリコンと金属の化合物層と、第３のシリコンと金属の化合物層とを形成することができる。
【００４０】
また、本発明では、
酸化膜を層間膜として形成し、第３のシリコンと金属の化合物層上にコンタクト孔を形成し、第２のシリコンと金属の化合物層上にコンタクト孔を、ゲート電極上にコンタクト孔を形成し、第１のシリコンと金属の化合物層が露出するよう、コンタクト孔を形成し、タングステンといった金属を堆積し、コンタクトを形成し、入力端子線、出力端子線、ＶＤＤ電源線、ＶＳＳ電源線が形成される工程を含む前記記載の半導体装置の製造方法により、コンタクトを形成し、入力端子線、出力端子線、ＶＤＤ電源線、ＶＳＳ電源線を形成することができる。
【図面の簡単な説明】
【００４１】
【図１】（ａ）この発明に係る半導体装置の平面図。（ｂ）この発明に係る半導体装置のＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置のＹ−Ｙ’断面図。
【図２】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図３】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図４】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図５】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図６】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図７】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図８】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図９】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図１０】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図１１】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図１２】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図１３】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図１４】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図１５】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図１６】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図１７】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図１８】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図１９】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図２０】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図２１】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図２２】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図２３】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図２４】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図２５】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図２６】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図２７】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図２８】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図２９】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図３０】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図３１】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図３２】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図３３】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図３４】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図３５】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図３６】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図３７】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図３８】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図３９】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図４０】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図４１】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図４２】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図４３】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図４４】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図４５】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図４６】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図４７】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図４８】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図４９】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図５０】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図５１】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図５２】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図５３】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図５４】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図５５】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図５６】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図５７】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図５８】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図５９】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図６０】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図６１】（ａ）この発明に係る半導体装置の製造例を示す平面図。（ｂ）この発明に係る半導体装置の製造例を示すＸ−Ｘ’断面図。（ｃ）この発明に係る半導体装置の製造例を示すＹ−Ｙ’断面図。
【図６２】（ａ）この発明に係わる半導体装置の他の実施例を示す平面図。（ｂ）この発明に係わる半導体装置の他の実施例を示すＸ−Ｘ’断面図。（ｃ）この発明に係わる半導体装置の他の実施例を示すＹ−Ｙ’断面図。
【図６３】（ａ）この発明に係わる半導体装置の他の実施例を示す平面図。（ｂ）この発明に係わる半導体装置の他の実施例を示すＸ−Ｘ’断面図。（ｃ）この発明に係わる半導体装置の他の実施例を示すＹ−Ｙ’断面図。
【図６４】（ａ）この発明に係わる半導体装置の他の実施例を示す平面図。（ｂ）この発明に係わる半導体装置の他の実施例を示すＸ−Ｘ’断面図。（ｃ）この発明に係わる半導体装置の他の実施例を示すＹ−Ｙ’断面図。
【図６５】（ａ）この発明に係わる半導体装置の他の実施例を示す平面図。（ｂ）この発明に係わる半導体装置の他の実施例を示すＸ−Ｘ’断面図。（ｃ）この発明に係わる半導体装置の他の実施例を示すＹ−Ｙ’断面図。
【図６６】（ａ）この発明に係わる半導体装置の他の実施例を示す平面図。（ｂ）この発明に係わる半導体装置の他の実施例を示すＸ−Ｘ’断面図。（ｃ）この発明に係わる半導体装置の他の実施例を示すＹ−Ｙ’断面図。
【発明を実施するための形態】
【００４２】
この発明に係る半導体装置の平面図と断面構造をそれぞれ図１（ａ）、（ｂ）、（ｃ）に示す。図１（ａ）は平面図であり、図１（ｂ）はＸ−Ｘ’断面図、図１（ｃ）はＹ−Ｙ’断面図である。
【００４３】
この実施例では、
島状シリコン層１０５の周囲を取り囲む第１のゲート絶縁膜１２４と、
第１のゲート絶縁膜１２４の周囲を取り囲むゲート電極１２５と、
ゲート電極１２５の周囲の一部を取り囲む第２のゲート絶縁膜１２４と、
第２のゲート絶縁膜１２４の周囲の一部に接する第２のシリコン層１０３と、
島状シリコン層１０５の上部に配置された第１のｐ＋型シリコン層１２１と、
島状シリコン層１０５の下部に配置された第２のｐ＋型シリコン層１２０と、
第２のシリコン層１０３の上部に配置された第１のｎ＋型シリコン層１１７と、
第２のシリコン層１０３の下部に配置された第２のｎ＋型シリコン層１１８と、
第２のｎ＋型シリコン層１１８と第２のｐ＋型シリコン層１２０の下部に配置された第３のｐ＋型シリコン層１０２と、
第２のｎ＋型シリコン層１１８と第３のｐ＋型シリコン層１０２の側壁の一部に形成された第１のシリコンと金属の化合物層１３３と、第４のシリコンと金属の化合物層１３４と、
第１のｎ＋型シリコン層１１７の上部に形成された第２のシリコンと金属の化合物層１３２と、
第１のｐ＋型シリコン層の上部に形成された第３のシリコンと金属の化合物層１３１と、が形成される。
【００４４】
島状シリコン層１０５の周囲を取り囲む第１のゲート絶縁膜１２４と、
第１のゲート絶縁膜１２４の周囲を取り囲むゲート電極１２５と、
島状シリコン層１０５の上部に配置された第１のｐ＋型シリコン層１２１と、
島状シリコン層１０５の下部に配置された第２のｐ＋型シリコン層１２０と、
でｐＭＯＳ  ＳＧＴ１４８が形成される
ゲート電極１２５と、
ゲート電極１２５の周囲の一部を取り囲む第２のゲート絶縁膜１２４と、
第２のゲート絶縁膜１２４の周囲の一部に接する第２のシリコン層１０３と、
第２のシリコン層１０３の上部に配置された第１のｎ＋型シリコン層１１７と、
第２のシリコン層１０３の下部に配置された第２のｎ＋型シリコン層１１８と、
でｎＭＯＳトランジスタ１４９が形成される。
【００４５】
ゲート電極１２５に接続するようコンタクト１４２が形成され、コンタクト１４２に接続するよう入力端子線１４４が形成される。
第１のシリコンと金属の化合物層１３３に接続するようコンタクト１４３が形成され、コンタクト１４３に接続するよう出力端子線１４５が形成される。
第２のシリコンと金属の化合物層１３２に接続するようコンタクト１４１が形成され、コンタクト１４１に接続するようＶＳＳ電源線１４７が形成される。
第３のシリコンと金属の化合物層１３１に接続するようコンタクト１４０が形成され、コンタクト１４０に接続するようＶＤＤ電源線１４６が形成される。
酸化膜といった層間膜１３５が形成される。
【００４６】
第２のシリコン層１０３の第２のゲート絶縁膜１２４の周囲の一部に接する弧の長さをＷｎとし、島状シリコン層１０５の外周長をＷｐとしたとき、
Ｗｐ≒２Ｗｎとすることにより、ｐＭＯＳトランジスタのゲート幅をｎＭＯＳトランジスタのゲート幅の二倍とすることができる。
また、このとき、第２のシリコン層のチャネル長をＬｎとし、島状シリコン層のチャネル長をＬｐとしたとき、Ｌｐ≒Ｌｎであることが好ましい。
【００４７】
以下に、この発明に係る半導体装置の構造を形成するための製造工程の一例を図２〜図６１を参照して説明する。なお、これらの図面では、同一の構成要素に対しては同一の符号が付されている。図２〜図６１は、この発明に係る半導体装置の製造例を示している。（ａ）は平面図、（ｂ）はＸ−Ｘ’断面図、（ｃ）はＹ−Ｙ’断面図を示している。
【００４８】
図２を参照して、酸化膜１０１上に形成されたｐ型もしくはノンドープのシリコン層１０３に、ボロンを注入し、第３のｐ＋型シリコン層１０２を形成する。
【００４９】
図３を参照して、ｎ型のシリコン層を形成するためのレジスト１０４を形成する。ノンドープを用いる場合、この工程は不要である。
【００５０】
図４を参照して、リンを注入し、ｎ型もしくはノンドープのシリコン層１０５を形成する。ノンドープを用いる場合、この工程は不要である。
【００５１】
図５を参照して、レジスト１０４を剥離し、熱処理を行う。ノンドープを用いる場合、この工程は不要である。
【００５２】
図６を参照して、酸化膜１０６を堆積し、窒化膜１０７を堆積する。
【００５３】
図７を参照して、島状シリコン層形成のためのレジスト１０８を形成する。
【００５４】
図８を参照して、窒化膜１０７、酸化膜１０６をエッチングする。
【００５５】
図９を参照して、レジスト１０８を剥離する。
【００５６】
図１０を参照して、酸化膜１０９を堆積する。
【００５７】
図１１を参照して、酸化膜１０９をエッチングし、酸化膜サイドウォールを形成する。
【００５８】
図１２を参照して、窒化膜１１０を堆積する。
【００５９】
図１３を参照して、窒化膜１１０をエッチングし、窒化膜サイドウォール１１０を形成する。
【００６０】
図１４を参照して、第２のシリコン層を形成のためのレジスト１１１を形成する。
【００６１】
図１５を参照して、窒化膜サイドウォール１１０をエッチングし、第２のシリコン層を形成するための窒化膜ハードマスク１１０を形成する。
【００６２】
図１６を参照して、酸化膜１０９をエッチングする。
【００６３】
図１７を参照して、レジスト１１１を剥離する。
【００６４】
図１８を参照して、出力端子のためのレジスト１１２を形成する。
【００６５】
図１９を参照して、シリコンをエッチングし、出力端子部を形成する。
【００６６】
図２０を参照して、レジスト１１２を剥離する。
【００６７】
図２１を参照して、酸化膜１０９をエッチングする。
【００６８】
図２２を参照して、シリコンをエッチングし、島状シリコン層１０５、第２のシリコン層１０３を形成する。
【００６９】
図２３を参照して、窒化膜１０７、酸化膜１０６を剥離する。
【００７０】
図２４を参照して、窒化膜１１３を堆積する。
【００７１】
図２５を参照して、窒化膜をエッチングし、後のイオン注入時にチャネルを保護するための窒化膜サイドウォール１１４、１１５を形成する。
【００７２】
図２６を参照して、ｎ＋型シリコン層形成のためのレジスト１１６を形成する。
【００７３】
図２７を参照して、砒素を注入し、第１のｎ＋型シリコン層１１７と、第２のｎ＋型シリコン層１１８と、を形成する。
【００７４】
図２８を参照して、レジスト１１６を剥離する。
【００７５】
図２９を参照して、ｐ＋型シリコン層形成のためのレジスト１１９を形成する。
【００７６】
図３０を参照して、ボロンを注入し、第１のｐ＋型シリコン層１２１と、第２のｐ＋型シリコン層１２０と、を形成する。
【００７７】
図３１を参照して、レジスト１１９を剥離し、熱処理を行う。
【００７８】
図３２を参照して、酸化膜１２２を堆積し、平坦化し、エッチバックを行い、第１のｎ＋型シリコン層１１７と第１のｐ＋型シリコン層１２１を露出する。
【００７９】
図３３を参照して、ゲート部を形成するためのレジスト１２３を形成する。
【００８０】
図３４を参照して、ゲート部の酸化膜をエッチングする。
【００８１】
図３５を参照して、レジスト１２３を剥離する。
【００８２】
図３６を参照して、窒化膜１１４、１１５をエッチングする。
【００８３】
図３７を参照して、第１のゲート絶縁膜であり第２のゲート絶縁膜であるシリコン酸窒化膜、シリコン窒化膜、酸化ハフニウム、酸窒化ハフニウム、酸化ランタンのいずれか一つの物質を少なくとも含むｈｉｇｈ−Ｋ膜１２４を堆積し、チタン、窒化チタン、タンタル、窒化タンタル、タングステンのいずれか一つの物質を少なくとも含む金属１２５を堆積する。
【００８４】
図３８を参照して、窒化膜１２６を堆積する。
【００８５】
図３９を参照して、ゲートパットのためのレジスト１２７を形成する。
【００８６】
図４０を参照して、窒化膜１２６をエッチングする。
【００８７】
図４１を参照して、レジスト１２７を剥離する。
【００８８】
図４２を参照して、金属１２５をエッチングし、ゲート電極１２５を形成する。
【００８９】
図４３を参照して、窒化膜１２８を堆積する。
【００９０】
図４４を参照して、窒化膜１２８をエッチングし、窒化膜サイドウォール１２８を形成する。
【００９１】
図４５を参照して、ｈｉｇｈ−Ｋ膜をエッチングする。
【００９２】
図４６を参照して、酸化膜をエッチングするためのレジスト１２９を形成する。
【００９３】
図４７を参照して、酸化膜１２２をドライエッチングする。
【００９４】
図４８を参照して、レジスト１２９を剥離する。
【００９５】
図４９を参照して、酸化膜１２２をウエットエッチングする。
【００９６】
図５０を参照して、窒化膜１３０を堆積する。
【００９７】
図５１を参照して、窒化膜１３０をエッチングし、窒化膜サイドウォール１３０を形成する。
【００９８】
図５２を参照して、酸化膜１２２をドライエッチングする。
【００９９】
図５３を参照して、酸化膜１２２をウエットエッチングし、窒化膜１１４を露出する。
【０１００】
図５４を参照して、窒化膜１３０をエッチングし、窒化膜１１４の一部をエッチングし、第２のｎ＋型シリコン層１１８及び第３のｐ＋型シリコン層１０２の側壁の一部を露出する。
【０１０１】
図５５を参照して、ニッケルやコバルトといった金属を堆積し、熱処理を行い、未反応の金属膜を除去することにより、第２のｎ＋型シリコン層１１８と第３のｐ＋型シリコン層１０２の側壁の一部に形成された第１のシリコンと金属の化合物層１３３と、第４のシリコンと金属の化合物層１３４と、第１のｎ＋型シリコン層１１７の上部に形成された第２のシリコンと金属の化合物層１３２と、第１のｐ＋型シリコン層の上部に形成された第３のシリコンと金属の化合物層１３１と、が形成される。
【０１０２】
図５６を参照して、酸化膜といった層間膜１３５を形成する。
【０１０３】
図５７を参照して、第３のシリコンと金属の化合物層１３１上にコンタクト孔１３６を形成する。
【０１０４】
図５８を参照して、第２のシリコンと金属の化合物層１３２上にコンタクト孔１３７を、ゲート電極１２５上にコンタクト孔１３８を形成する。
【０１０５】
図５９を参照して、第１のシリコンと金属の化合物層１３３が露出するよう、コンタクト孔１３９を形成する。
【０１０６】
図６０を参照して、タングステンといった金属を堆積し、コンタクト１４０、１４１、１４２、１４３を形成する。
【０１０７】
図６１を参照して、入力端子線１４４、出力端子線１４５、ＶＤＤ電源線１４６、ＶＳＳ電源線１４７が形成される。
【０１０８】
この発明に係る半導体装置の他の実施例を示す平面図と断面構造をそれぞれ図６２（ａ）、（ｂ）、（ｃ）に示す。図６２（ａ）は平面図であり、図６２（ｂ）はＸ−Ｘ’断面図、図６２（ｃ）はＹ−Ｙ’断面図である。
【０１０９】
この実施例では、
島状シリコン層２０５の上に少なくとも一部に接する第１のゲート絶縁膜２７０と、
第１のゲート絶縁膜２７０に一面が接するゲート電極２２５と、
ゲート電極２２５の他面に接する第２のゲート絶縁膜２７１と、
第２のゲート絶縁膜２７１に接する第２のシリコン層２０３と、
島状シリコン層２０５の上部に配置された第１のｐ＋型シリコン層２２１と、
島状シリコン層２０５の下部に配置された第２のｐ＋型シリコン層２２０と、
第２のシリコン層２０３の上部に配置された第１のｎ＋型シリコン層２１７と、
第２のシリコン層２０３の下部に配置された第２のｎ＋型シリコン層２１８と、
第２のｎ＋型シリコン層２１８と第２のｐ＋型シリコン層２２０の下部に配置された第３のｐ＋型シリコン層２０２と、
第２のｎ＋型シリコン層２１８と第３のｐ＋型シリコン層２０２の側壁の一部に形成された第１のシリコンと金属の化合物層２３３と、第４のシリコンと金属の化合物層２３４と、
第１のｎ＋型シリコン層２１７の上部に形成された第２のシリコンと金属の化合物層２３２と、
第１のｐ＋型シリコン層２２１の上部に形成された第３のシリコンと金属の化合物層２３１と、
が形成される。
【０１１０】
ゲート電極２２５に接続するようコンタクト２４２が形成され、コンタクト２４２に接続するよう入力端子線２４４が形成される。
第１のシリコンと金属の化合物層２３３に接続するようコンタクト２４３が形成され、コンタクト２４３に接続するよう出力端子線２４５が形成される。
第２のシリコンと金属の化合物層２３２に接続するようコンタクト２４１が形成され、コンタクト２４１に接続するようＶＳＳ電源線２４７が形成される。
第３のシリコンと金属の化合物層２３１に接続するようコンタクト２４０が形成され、コンタクト２４０に接続するようＶＤＤ電源線２４６が形成される。
【０１１１】
この発明に係る半導体装置の更なる別の実施例を図６３から図６６示す。図６３から図６６の各図おいて、平面図と断面構造をそれぞれ（ａ）、（ｂ）、（ｃ）に示す。各図の（ａ）は平面図であり、（ｂ）はＸ−Ｘ’断面図、（ｃ）はＹ−Ｙ’断面図である。
【０１１２】
図６３の実施例は、図１に示した実施例の変形例である。図６３（ａ）に示されているように、第２のゲート絶縁膜１２４は、断面形状が円弧形状のｎＭＯＳトランジスタ１４９がゲート電極１２５を取り囲む範囲においてｎＭＯＳトランジスタ１４９とゲート電極１２５との間に配置されており、図６３の実施例は、この点で図１の実施例と異なっている。このように、ゲート絶縁膜は、ｎＭＯＳトランジスタがゲート電極に接しないようにする最小限の範囲のみに配置してもよい。
【０１１３】
図６４の実施例も同様に、図１に示した実施例の変形例である。図６４の実施例では、図６４（ａ）に示されているように、ｎＭＯＳトランジスタ１４９の断面形状が矩形であり、また、第２のゲート絶縁膜１２４は、ｎＭＯＳトランジスタ１４９がゲート電極１２５を取り囲む範囲においてｎＭＯＳトランジスタ１４９とゲート電極１２５との間に配置されている。これらの点で図６４の実施例は図１の実施例と異なっている。
【０１１４】
図６５の実施例も同様に、図１に示した実施例の変形例である。図６５の実施例では、図６５（ａ）に示されているように、ｐＭＯＳトランジスタ１４８及びゲート電極１２５の断面形状が円形状ではなく方形状に形成されており、また、第２のゲート絶縁膜１２４は、ｎＭＯＳトランジスタ１４９の形状がゲート電極１２５を取り囲む範囲においてｎＭＯＳトランジスタ１４９とゲート電極１２５との間に配置されている。これらの点で図６５の実施例は図１の実施例と異なっている。なお、ｐＭＯＳトランジスタ１４８及びゲート電極１２５の断面形状は、上述の方形状の他、多角形状であってもよい。
【０１１５】
図６６の実施例も同様に、図１に示した実施例の変形例である。図６６の実施例では、図６６（ａ）に示されているように、ｎＭＯＳトランジスタ１４９の断面形状が円形状であり、また、第２のゲート絶縁膜１２４は、ｎＭＯＳトランジスタ１４９の形状がゲート電極１２５を取り囲む範囲においてｎＭＯＳトランジスタ１４９とゲート電極１２５との間に配置されている。これらの点で図６６の実施例は図１の実施例と異なっている。
【符号の説明】
【０１１６】
１０１．酸化膜
１０２．第３のｐ＋型シリコン層
１０３．第２のシリコン層、ｐ型もしくはノンドープのシリコン層
１０４．レジスト
１０５．島状シリコン層、ｎ型もしくはノンドープのシリコン層
１０６．酸化膜
１０７．窒化膜
１０８．レジスト
１０９．酸化膜
１１０．窒化膜、窒化膜サイドウォール
１１１．レジスト
１１２．レジスト
１１３．窒化膜
１１４．窒化膜サイドウォール
１１５．窒化膜サイドウォール
１１６．レジスト
１１７．第１のｎ＋型シリコン層
１１８．第２のｎ＋型シリコン層
１１９．レジスト
１２０．第２のｐ＋型シリコン層
１２１．第１のｐ＋型シリコン層
１２２．酸化膜
１２３．レジスト
１２４．第１のゲート絶縁膜、第２のゲート絶縁膜、ｈｉｇｈ−Ｋ膜
１２５．ゲート電極、金属
１２６．窒化膜
１２７．レジスト
１２８．窒化膜、窒化膜サイドウォール
１２９．レジスト
１３０．窒化膜、窒化膜サイドウォール
１３１．第３のシリコンと金属の化合物層
１３２．第２のシリコンと金属の化合物層
１３３．第１のシリコンと金属の化合物層
１３４．第４のシリコンと金属の化合物層
１３５．層間膜
１３６．コンタクト孔
１３７．コンタクト孔
１３８．コンタクト孔
１３９．コンタクト孔
１４０．コンタクト
１４１．コンタクト
１４２．コンタクト
１４３．コンタクト
１４４．入力端子線
１４５．出力端子線
１４６．ＶＤＤ電源線
１４７．ＶＳＳ電源線
１４８．ｐＭＯＳ  ＳＧＴ
１４９．ｎＭＯＳトランジスタ
２０２．第３のｐ＋型シリコン層
２０３．第２のシリコン層
２０５．島状シリコン層
２１７．第１のｎ＋型シリコン層
２１８．第２のｎ＋型シリコン層
２２０．第２のｐ＋型シリコン層
２２１．第１のｐ＋型シリコン層
２２５．ゲート電極
２３１．第３のシリコンと金属の化合物層
２３２．第２のシリコンと金属の化合物層
２３３．第１のシリコンと金属の化合物層
２３４．第４のシリコンと金属の化合物層
２４０．コンタクト
２４１．コンタクト
２４２．コンタクト
２４３．コンタクト
２４４．入力端子線
２４５．出力端子線
２４６．ＶＤＤ電源線
２４７．ＶＳＳ電源線
２７０．第１のゲート絶縁膜
２７１．第２のゲート絶縁膜
【図１】
2011061181.tif 000003
【図２】
2011061181.tif 000004
【図３】
2011061181.tif 000005
【図４】
2011061181.tif 000006
【図５】
2011061181.tif 000007
【図６】
2011061181.tif 000008
【図７】
2011061181.tif 000009
【図８】
2011061181.tif 000010
【図９】
2011061181.tif 000011
【図１０】
2011061181.tif 000012
【図１１】
2011061181.tif 000013
【図１２】
2011061181.tif 000014
【図１３】
2011061181.tif 000015
【図１４】
2011061181.tif 000016
【図１５】
2011061181.tif 000017
【図１６】
2011061181.tif 000018
【図１７】
2011061181.tif 000019
【図１８】
2011061181.tif 000020
【図１９】
2011061181.tif 000021
【図２０】
2011061181.tif 000022
【図２１】
2011061181.tif 000023
【図２２】
2011061181.tif 000024
【図２３】
2011061181.tif 000025
【図２４】
2011061181.tif 000026
【図２５】
2011061181.tif 000027
【図２６】
2011061181.tif 000028
【図２７】
2011061181.tif 000029
【図２８】
2011061181.tif 000030
【図２９】
2011061181.tif 000031
【図３０】
2011061181.tif 000032
【図３１】
2011061181.tif 000033
【図３２】
2011061181.tif 000034
【図３３】
2011061181.tif 000035
【図３４】
2011061181.tif 000036
【図３５】
2011061181.tif 000037
【図３６】
2011061181.tif 000038
【図３７】
2011061181.tif 000039
【図３８】
2011061181.tif 000040
【図３９】
2011061181.tif 000041
【図４０】
2011061181.tif 000042
【図４１】
2011061181.tif 000043
【図４２】
2011061181.tif 000044
【図４３】
2011061181.tif 000045
【図４４】
2011061181.tif 000046
【図４５】
2011061181.tif 000047
【図４６】
2011061181.tif 000048
【図４７】
2011061181.tif 000049
【図４８】
2011061181.tif 000050
【図４９】
2011061181.tif 000051
【図５０】
2011061181.tif 000052
【図５１】
2011061181.tif 000053
【図５２】
2011061181.tif 000054
【図５３】
2011061181.tif 000055
【図５４】
2011061181.tif 000056
【図５５】
2011061181.tif 000057
【図５６】
2011061181.tif 000058
【図５７】
2011061181.tif 000059
【図５８】
2011061181.tif 000060
【図５９】
2011061181.tif 000061
【図６０】
2011061181.tif 000062
【図６１】
2011061181.tif 000063
【図６２】
2011061181.tif 000064
【図６３】
2011061181.tif 000065
【図６４】
2011061181.tif 000066
【図６５】
2011061181.tif 000067
【図６６】
2011061181.tif 000068