(57)【要約】【課題】ダイオードブリッジを設けることなく、且つスイッチング制御回路を複雑化することなく、全体の電力損失を低減したスイッチング電源装置を構成する。【解決手段】スイッチング素子Ｑ１，Ｑ２に流れる電流が正方向であるときの電流検出抵抗Ｒｓ１，Ｒｓ２の降下電圧が順方向となる向きにダイオードＤｓ１，Ｄｓ２が接続されている。ＰＦＣ制御ＩＣ３０は、ダイオードＤｓ１の出力電圧Ｖｒｓ１が電流基準値に対応する値に達したときにスイッチング素子Ｑ１をターンオフし、ダイオードＤｓ２の出力電圧Ｖｒｓ２が電流基準値に対応する値に達したときにスイッチング素子Ｑ２をターンオフするので、正の半サイクルでスイッチング素子Ｑ２はオン状態を保ち、負の半サイクルでスイッチング素子Ｑ１はオン状態を保つ。そのため、スイッチング素子Ｑ１，Ｑ２のボディダイオードによる損失が低減される。【選択図】図２
2011152017.tif 000002
【特許請求の範囲】
【請求項１】
二つの出力端に対して並列に接続された、第１のスイッチング素子と第１の整流素子を含む第１の直列回路と、
前記二つの出力端に対して並列に接続された、第２のスイッチング素子と第２の整流素子を含む第２の直列回路と、
前記第１のスイッチング素子と前記第１の整流素子との接続点と交流入力電源の第１の入力端との間、若しくは前記第２のスイッチング素子と前記第２の整流素子との接続点と交流入力電源の第２の入力端との間、の何れか一方又は両方に挿入されたインダクタと、
前記二つの出力端に対して並列に接続された平滑回路と、
前記交流入力電源の第１の入力端と第２の入力端との間に入力される入力電圧を検出する入力電圧検出手段と、
前記二つの出力端に出力される出力電圧を検出する出力電圧検出手段と、
前記インダクタに流れる電流の平均値が前記入力電圧に対して相似形となるように前記第１のスイッチング素子及び前記第２のスイッチング素子を制御するスイッチング制御手段と、を備えたスイッチング電源装置であって、
前記スイッチング制御手段は、前記出力電圧検出手段の検出信号を入力して、出力電圧を目標値に安定化する電圧補償手段と、前記入力電圧検出手段の検出信号を入力して、正弦波状の電流基準値を生成する手段と、前記第１のスイッチング素子に流れる電流検出信号に基づいてインダクタ電流を検出する第１のインダクタ電流検出手段と、前記第２のスイッチング素子に流れる電流検出信号に基づいてインダクタ電流を検出する第２のインダクタ電流検出手段と、前記電流基準値及び第１のインダクタ電流検出手段による検出値に基づいて第１のスイッチング素子のオンデューティを制御する第１のＰＷＭ制御手段と、前記電流基準値及び第２のインダクタ電流検出手段による検出値に基づいて第２のスイッチング素子のオンデューティを制御する第２のＰＷＭ制御手段と、を備えるとともに、
前記第１のインダクタ電流検出手段及び第２のインダクタ電流検出手段は、前記第１のスイッチング素子又は第２のスイッチング素子のうち、電流が正方向に流れるスイッチング素子の電流値を、当該スイッチング素子に流れる実際の電流値として検出し、電流が負方向に流れるスイッチング素子の電流値を、当該スイッチング素子に流れる実際の電流値より小さく検出することを特徴とするスイッチング電源装置。
【請求項２】
前記第１のインダクタ電流検出手段は、前記第１のスイッチング素子に直列接続された第１の電流検出抵抗と、前記第１のスイッチング素子に流れる電流が正方向であるときの前記第１の電流検出抵抗の降下電圧が順方向となる向きに接続された第１のダイオードを含み、
前記第２のインダクタ電流検出手段は、前記第２のスイッチング素子に直列接続された第２の電流検出抵抗と、前記第２のスイッチング素子に流れる電流が正方向であるときの前記第２の電流検出抵抗の降下電圧が順方向となる向きに接続された第２のダイオードを含んで構成された、請求項１に記載のスイッチング電源装置。
【請求項３】
前記第１のインダクタ電流検出手段は、前記第１のスイッチング素子に接続された第１のカレントトランスと、前記第１のスイッチング素子に流れる電流が正方向であるときの前記第１のカレントトランスの出力電圧が順方向となる向きに接続された第１のダイオードとで構成され、
前記第２のインダクタ電流検出手段は、前記第２のスイッチング素子に接続された第２のカレントトランスと、前記第２のスイッチング素子に流れる電流が正方向であるときの前記第２のカレントトランスの出力電圧が順方向となる向きに接続された第２のダイオードとで構成された、請求項１に記載のスイッチング電源装置。
【請求項４】
前記スイッチング制御手段はインターリーブＰＦＣ用の制御ＩＣで構成された、請求項１乃至３の何れかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング電源装置に関し、特に整流ブリッジ回路を設けないブリッジレスＰＦＣとして作用するスイッチング電源装置に関するものである。
【背景技術】
【０００２】
商用交流電源が入力されて、スイッチング電源装置の力率を改善するＰＦＣコンバータは、例えば特許文献２，３に開示されている。特許文献２，３のＰＦＣコンバータは、商用交流電源を入力して全波整流するダイオードブリッジと、その全波整流電圧を入力する昇圧チョッパー回路とで構成されている。
【０００３】
ここで、ダイオードブリッジと昇圧チョッパー回路とで構成されているＰＦＣコンバータ動作するスイッチング電源装置の構成例を図１に示す。
図１に示すスイッチング電源装置において、商用交流電源ＡＣの交流入力電圧Ｖａｃを整流するダイオードブリッジＢ１の出力両端には、インダクタＬ１とスイッチング素子Ｑ１と電流検出抵抗Ｒｓとからなる直列回路が接続されている。スイッチング素子Ｑ１の両端には、ダイオードＤ１と平滑コンデンサＣ１とからなる直列回路が接続され、平滑コンデンサＣ１の両端には、負荷２０が接続されている。スイッチング素子Ｑ１は、ＰＦＣ制御ＩＣ１０のＰＷＭ制御によりオン／オフする。電流検出抵抗Ｒｓは、ダイオードブリッジＢ１に流れる入力電流を検出する。
【０００４】
ＰＦＣ制御ＩＣ１０は、ダイオードブリッジＢ１に流れる電流と入力電圧波形とを比較し、また出力電圧を参照して、それらに応じたデューティパルスをスイッチング素子Ｑ１に与える。このような構成により、交流電源電流波形が交流電源電圧波形に相似形になり、且つ出力電圧が一定になるように制御されて、力率が改善される。
【０００５】
一方、特許文献１に開示されているように、整流ブリッジ回路にスイッチング素子を組み込んだ回路も知られている。このように、ダイオードブリッジ回路を設けない構成であると、ダイオードブリッジ回路で損失が生じないので、その分の電力損失が低減できる、という利点がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００７−５２７６８７号公報
【特許文献２】特開平１０−９４２４６号公報
【特許文献３】特開２０００−１３９０７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、整流ブリッジ回路にスイッチング素子を組み込んだ回路では、スイッチング素子の制御が単純ではなく、制御回路が複雑になる欠点がある。多く市販されているＰＦＣ制御ＩＣは特許文献２，３のようにワンサイクル制御を行うものであり、これらのＰＦＣ制御ＩＣでブリッジレスＰＦＣのスイッチング素子を制御するのは困難であった。
【０００８】
特許文献１のＰＦＣコンバータでは、ワンサイクル制御回路によって二つのスイッチング素子を制御するようにしたものであるが、この構成では、スイッチング素子での損失が必ずしも小さくはないという課題がある。
【０００９】
すなわち、二つのスイッチング素子に対して並列接続されているダイオード（ボディダイオード）は商用交流電源周期の半周期において常に導通することになるが、従来のワンサイクル制御を行うＰＦＣ制御ＩＣを用いると、２つのスイッチング素子が同じようにオンオフしてしまう。そのため、ボディダイオードのみ通して通電される期間が生じ、ボディダイオードでの損失が大きくなる、という課題がある。
【００１０】
この発明の目的は、ダイオードブリッジを設けることなく、且つスイッチング制御回路を複雑化することなく、全体の電力損失を低減したスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、この発明のスイッチング電源装置は次のように構成する。
この発明のスイッチング電源装置は、
二つの出力端に対して並列に接続された、第１のスイッチング素子と第１の整流素子を含む第１の直列回路と、
前記二つの出力端に対して並列に接続された、第２のスイッチング素子と第２の整流素子を含む第２の直列回路と、
前記第１のスイッチング素子と前記第１の整流素子との接続点と交流入力電源の第１の入力端との間、若しくは前記第２のスイッチング素子と前記第２の整流素子との接続点と交流入力電源の第２の入力端との間、の何れか一方又は両方に挿入されたインダクタと、
前記二つの出力端に対して並列に接続された平滑回路と、
前記交流入力電源の第１の入力端と第２の入力端との間に入力される入力電圧を検出する入力電圧検出手段と、
前記二つの出力端に出力される出力電圧を検出する出力電圧検出手段と、
前記インダクタに流れる電流の平均値が前記入力電圧に対して相似形となるように前記第１のスイッチング素子及び前記第２のスイッチング素子を制御するスイッチング制御手段とを備え、
前記スイッチング制御手段は、前記出力電圧検出手段の検出信号を入力して、出力電圧を目標値に安定化する電圧補償手段と、前記入力電圧検出手段の検出信号を入力して、正弦波状の電流基準値を生成する手段と、前記第１のスイッチング素子に流れる電流検出信号に基づいてインダクタ電流を検出する第１のインダクタ電流検出手段と、前記第２のスイッチング素子に流れる電流検出信号に基づいてインダクタ電流を検出する第２のインダクタ電流検出手段と、前記電流基準値及び第１のインダクタ電流検出手段による検出値に基づいて第１のスイッチング素子のオンデューティを制御する第１のＰＷＭ制御手段と、前記電流基準値及び第２のインダクタ電流検出手段による検出値に基づいて第２のスイッチング素子のオンデューティを制御する第２のＰＷＭ制御手段と、を備えるとともに、
前記第１のインダクタ電流検出手段及び第２のインダクタ電流検出手段は、前記第１のスイッチング素子又は第２のスイッチング素子のうち、電流が正方向に流れるスイッチング素子の電流値を、当該スイッチング素子に流れる実際の電流値として（そのまま）検出し、電流が負方向に流れるスイッチング素子の電流値を、当該スイッチング素子に流れる実際の電流値より小さく（低く）検出することを特徴とする。
例えば、前記第１のインダクタ電流検出手段は、前記第１のスイッチング素子に直列接続された第１の電流検出抵抗と、前記第１のスイッチング素子に流れる電流が正方向であるときの前記第１の電流検出抵抗の降下電圧が順方向となる向きに接続された第１のダイオードを含み、
前記第２のインダクタ電流検出手段は、前記第２のスイッチング素子に直列接続された第２の電流検出抵抗と、前記第２のスイッチング素子に流れる電流が正方向であるときの前記第２の電流検出抵抗の降下電圧が順方向となる向きに接続された第２のダイオードを含んで構成される。
【００１２】
また例えば、前記第１のインダクタ電流検出手段は、前記第１のスイッチング素子に接続された第１のカレントトランスと、前記第１のスイッチング素子に流れる電流が正方向であるときの前記第１のカレントトランスの出力電圧が順方向となる向きに接続された第１のダイオードとで構成され、
前記第２のインダクタ電流検出手段は、前記第２のスイッチング素子に接続された第２のカレントトランスと、前記第２のスイッチング素子に流れる電流が正方向であるときの前記第２のカレントトランスの出力電圧が順方向となる向きに接続された第２のダイオードとで構成される。
【００１３】
また例えば、前記スイッチング制御手段は、インターリーブＰＦＣ用の制御ＩＣで構成する。
【発明の効果】
【００１４】
この発明によれば、スイッチング制御回路が複雑化することなくブリッジレスＰＦＣコンバータを構成でき、しかもスイッチング素子のボディダイオードによる損失を低減したスイッチング電源装置が得られる。
【図面の簡単な説明】
【００１５】
【図１】ダイオードブリッジと昇圧チョッパー回路とで構成されて、ＰＦＣコンバータ動作する従来のスイッチング電源装置の回路図である。
【図２】第１の実施形態に係るスイッチング電源装置１０１の回路図である。
【図３】スイッチング電源装置１０１のＰＦＣ制御ＩＣの構成をブロック化して表した図である。
【図４】図２に示したスイッチング電源装置１０１の４つのタイミングでの電流経路を示す図である。
【図５】電流連続モードで制御が行われている状態におけるスイッチング電源装置１０１の電圧・電流の波形図であり、図５（Ａ）は正の半サイクルでの波形、図５（Ｂ）は負の半サイクルでの波形である。
【図６】第２の実施形態に係るスイッチング電源装置１０２の回路図である。
【図７】電流連続モードで制御が行われている状態におけるスイッチング電源装置１０２の電圧・電流の波形図であり、図７（Ａ）は正の半サイクルでの波形図、図７（Ｂ）は負の半サイクルでの波形図である。
【図８】従来のインターリーブ方式のスイッチング電源装置の回路図である。
【発明を実施するための形態】
【００１６】
《第１の実施形態》
第１の実施形態に係るスイッチング電源装置について、図２〜図５を参照して説明する。
図２は第１の実施形態に係るスイッチング電源装置１０１の回路図である。図２において第１の入力端Ｐ１１と第２の入力端Ｐ１２に商用交流電源ＡＣが接続され、交流入力電圧Ｖａｃが入力される。また、出力端Ｐ２１，Ｐ２２に負荷２０が接続され、所定の直流電圧が負荷２０へ出力される。
【００１７】
負荷２０は例えばＤＣ−ＤＣコンバータ及びそのＤＣ−ＤＣコンバータによって電源供給を受ける電子機器の回路である。
【００１８】
このスイッチング電源装置１０１の入力段には、交流入力電圧Ｖａｃを全波整流するダイオードブリッジが設けられていない。
第１のスイッチング素子Ｑ１と第１のダイオードＤ１（本発明に係る「第１の整流素子」）を含む第１の直列回路が、二つの出力端Ｐ２１，Ｐ２２に対して並列接続されている。また、第２のスイッチング素子Ｑ２と第２のダイオードＤ２（本発明に係る「第２の整流素子」）を含む第２の直列回路が、二つの出力端Ｐ２１，Ｐ２２に対して並列接続されている。
【００１９】
第１のスイッチング素子Ｑ１と第１のダイオードＤ１との接続点と交流入力電源の第１の入力端Ｐ１１との間にインダクタＬ１が挿入されている。インダクタは、第２のスイッチング素子Ｑ２と第２のダイオードＤ２との接続点と交流入力電源の第２の入力端Ｐ１２との間に挿入されていてもよい。また、両方のラインに挿入されていてもよい。
【００２０】
第１の入力端Ｐ１１と第２の入力端Ｐ１２との間には、入力電圧を検出する入力電圧検出回路１１が設けられている。この入力電圧検出回路１１が本発明に係る「入力電圧検出手段」に相当する。
【００２１】
二つの出力端Ｐ２１，Ｐ２２に対してコンデンサＣ１による平滑回路が並列接続されている。
出力端Ｐ２１とＰ２２との間には、出力電圧を検出する出力電圧検出回路１２が設けられている。この出力電圧検出回路１２が本発明に係る「出力電圧検出手段」に相当する。
【００２２】
第１のスイッチング素子Ｑ１には第１の電流検出抵抗Ｒｓ１が直列接続されている。また、第２のスイッチング素子Ｑ２には第２の電流検出抵抗Ｒｓ２が直列接続されている。
【００２３】
第１のスイッチング素子Ｑ１に流れる電流が正方向であるときの第１の電流検出抵抗Ｒｓ１の降下電圧が順方向となる向きに第１のダイオードＤｓ１が接続されている。また、第２のスイッチング素子Ｑ２に流れる電流が正方向であるときの第２の電流検出抵抗Ｒｓ２の降下電圧が順方向となる向きに第２のダイオードＤｓ２が接続されている。
【００２４】
ＰＦＣ制御ＩＣ３０は、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２のゲートに対してゲート制御電圧を出力する。このＰＦＣ制御ＩＣ３０が、本発明に係るスイッチング制御手段に相当する。
【００２５】
図３は、前記スイッチング電源装置１０１のＰＦＣ制御ＩＣの構成をブロック化して表した図である。
図３おいて、加算要素３１は、出力電圧目標値Ｖｒｅｆに対する出力電圧検出値Ｖｏの誤差ｅｖを求める。出力電圧誤差増幅器３２は、誤差ｅｖに対して所定の比例係数を乗じて電流基準振幅値Ｖｍを求める。この出力電圧誤差増幅器３２は、本発明に係る「電圧補償手段」に相当する。乗算器３３は、電流基準振幅値Ｖｍに対して入力電圧検出値Ｖｉを乗じて正弦波状の電流基準値ｉrefを求める。この乗算器３３が本発明に係る「正弦波状の電流基準値（信号）を生成する手段」に相当する。
【００２６】
インダクタ電流検出器３７Ａは、電流検出信号Ｖｒｓ１からインダクタ電流に対応する電圧を生成する。これは、時定数をもって減少する信号を生成することによりスイッチング素子Ｑ１のオフ時にインダクタＬ１に流れる電流の波形を生成し、このインダクタ電流信号Ｖ(iL)１を生成する。
【００２７】
同様に、インダクタ電流検出器３７Ｂは、電流検出信号Ｖｒｓ２からインダクタ電流に対応する電圧を生成する。これは、時定数をもって減少する信号を生成することによりスイッチング素子Ｑ２のオフ時にインダクタＬ１に流れる電流の波形を生成し、このインダクタ電流信号Ｖ(iL)２を生成する。
【００２８】
前記インダクタ電流検出器３７Ａ、図２中の電流検出抵抗Ｒｓ１、及びダイオードＤｓ１で、本発明に係る「第１のインダクタ電流検出手段」を構成している。同様に、前記インダクタ電流検出器３７Ｂ、図２中の電流検出抵抗Ｒｓ２、及びダイオードＤｓ２で、本発明に係る「第２のインダクタ電流検出手段」を構成している。
【００２９】
加算要素３４Ａは、電流基準値ｉrefに対するインダクタ電流信号Ｖ(iL)１の差分である入力電流誤差値ｅi1を求める。入力電流誤差増幅器３５Ａは入力電流誤差値ｅi1を増幅してパルス生成器に対する変調信号Ｄ１を発生する。パルス生成器３６Ａは前記変調信号Ｄ１に基づいて、スイッチング素子Ｑ１のゲート制御電圧Ｑｇ１を出力する。このパルス生成器３６Ａは、本発明に係る「第１のＰＷＭ制御手段」に相当する。
【００３０】
加算要素３４Ｂは、電流基準値ｉrefに対するインダクタ電流信号Ｖ(iL)２の差分である入力電流誤差値ｅi2を求める。入力電流誤差増幅器３５Ｂは入力電流誤差値ｅi2を増幅してパルス生成器に対する変調信号Ｄ２を発生する。パルス生成器３６Ｂは前記変調信号Ｄ２に基づいて、スイッチング素子Ｑ２のゲート制御電圧Ｑｇ２を出力する。このパルス生成器３６Ｂは、本発明に係る「第２のＰＷＭ制御手段」に相当する。
【００３１】
このように、ＰＦＣ制御ＩＣ３０は、入力電圧検出回路１１、第１の電流検出抵抗Ｒｓ１、第２の電流検出抵抗Ｒｓ２及び出力電圧検出回路１２の検出信号に基づいて、商用交流電源ＡＣから入力される入力電流ｉacが交流入力電源電圧Ｖacに対して相似形になり、且つ出力電圧が一定になるようにスイッチング素子Ｑ１，Ｑ２をオン／オフ制御する。
【００３２】
図４は、図２に示したスイッチング電源装置１０１の４つのタイミングでの電流経路を示す図である。
図４（Ａ）は、交流入力電圧の正の半サイクルで、スイッチング素子Ｑ１，Ｑ２が共にオン状態であるときの電流経路、図４（Ｂ）は、交流入力電圧の正の半サイクルで、スイッチング素子Ｑ１がオフ状態、スイッチング素子Ｑ２がオン状態であるときの電流経路である。
【００３３】
また、図４（Ｃ）は、交流入力電圧の負の半サイクルで、スイッチング素子Ｑ１，Ｑ２が共にオン状態であるときの電流経路、図４（Ｄ）は、交流入力電圧の負の半サイクルで、スイッチング素子Ｑ２がオフ状態、スイッチング素子Ｑ１がオン状態であるときの電流経路である。
【００３４】
交流入力電圧の正の半サイクルで、Ｑ１，Ｑ２がオン状態であるとき、図４（Ａ）に示す経路で電流が流れて、インダクタＬ１に励磁エネルギーが蓄積され、Ｑ１がオフ状態であるとき、図４（Ｂ）に示す経路で電流が流れて、インダクタＬ１から励磁エネルギーが放出される。このとき、Ｑ２のボディダイオードにも電流が流れるが、Ｑ２がオン状態となることにより、大半はＱ２を流れて、Ｑ２のボディダイオードによる損失は小さい。
【００３５】
同様に、交流入力電源の負の半サイクルで、Ｑ１，Ｑ２がオン状態であるとき、図４（Ｃ）に示す経路で電流が流れて、インダクタＬ１に励磁エネルギーが蓄積され、Ｑ１がオフ状態であるとき、図４（Ｄ）に示すタイミングで、インダクタＬ１から励磁エネルギーが放出される。このとき、Ｑ１のボディダイオードにも電流が流れるが、Ｑ１がオン状態となることにより、大半はＱ１を流れて、Ｑ１のボディダイオードによる損失は小さい。
【００３６】
図５（Ａ），図５（Ｂ）は、電流連続モードで制御が行われている状態におけるスイッチング電源装置１０１の電圧・電流の波形図である。
図５（Ａ）は商用交流電圧の正の半サイクルでの波形図、図５（Ｂ）は商用交流電圧の負の半サイクルでの波形図である。図中の信号名は図２中に示した信号名に対応している。
【００３７】
先ず、交流入力電圧の正の半サイクルでの動作は次のとおりである。
図５（Ａ）に表れているように、交流入力電圧の正の半サイクルで、スイッチング素子Ｑ１のオン期間に、インダクタＬ１に励磁エネルギーが蓄積される。この期間に第１のダイオードＤｓ１からの出力電圧である電流検出信号Ｖｒｓ１の波形は、インダクタＬ１に流れる電流波形と相似形となる。電流検出信号Ｖｒｓ１が、電流基準値を表す電圧Ｖ（ｉref）に達したとき、ゲート制御電圧Ｑｇ１がローレベルになってスイッチング素子Ｑ１はターンオフされる。このことによってスイッチング素子Ｑ１のオンデューティが制御される。
【００３８】
一方、この期間に電流検出抵抗Ｒｓ２には逆方向に電流が流れるので、第２のダイオードＤｓ２はオフのままであり、第２のダイオードＤｓ２の出力電圧である電流検出信号Ｖｒｓ２は０Ｖである。そのため、電流検出信号Ｖｒｓ２は、電流基準値であるＶ（ｉref）に達することなく、ゲート制御電圧Ｑｇ２はハイレベルを保つ。なお、図５（Ａ）においては、ゲート制御電圧Ｑｇ２が短時間だけローレベルになっているが、これはＰＦＣ制御ＩＣの最大デューティの制限によるものである。
【００３９】
交流入力電圧の正の半サイクルで、スイッチング素子Ｑ１のオフ期間では、インダクタＬ１から励磁エネルギーが放出される。この期間は電流検出抵抗Ｒｓ１に電流が流れないので、第１のダイオードＤｓ１の出力電圧である電流検出信号Ｖｒｓ１は０Ｖである。一方、この期間の第２のダイオードＤｓ２の出力電圧である電流検出信号Ｖｒｓ２は、やはり０Ｖである。
【００４０】
このように、スイッチング素子Ｑ１がオンのときもオフのときも、スイッチング素子Ｑ２はオン状態となる。そのため、既に述べたように、Ｑ２のボディダイオードによる損失は小さい。
【００４１】
次に、交流入力電圧の負の半サイクルでの動作は次のとおりである。
図５（Ｂ）に表れているように、交流入力電圧の負の半サイクルで、スイッチング素子Ｑ２のオン期間に、インダクタＬ１に負方向の励磁エネルギーが蓄積される。この期間の第２のダイオードＤｓ２の出力電圧である電流検出信号Ｖｒｓ２の波形は、インダクタＬ１に流れる電流波形の極性を反転した波形と相似形となる。電流検出信号Ｖｒｓ２が、電流基準値を表す電圧Ｖ（ｉref）に達したとき、ゲート制御電圧Ｑｇ２がローレベルになってスイッチング素子Ｑ２はターンオフされる。このことによってスイッチング素子Ｑ２のオンデューティが制御される。
【００４２】
一方、この期間に電流検出抵抗Ｒｓ１には逆方向に電流が流れるので、第１のダイオードＤｓ１はオフのままであり、第１のダイオードＤｓ１の出力電圧である電流検出信号Ｖｒｓ１は０Ｖである。そのため、電流検出信号Ｖｒｓ１は、電流基準値であるＶ（ｉref）に達することなく、ゲート制御電圧Ｑｇ１はハイレベルを保つ。なお、図５（Ｂ）においては、ＰＦＣ制御ＩＣの最大デューティの制限により、ゲート制御電圧Ｑｇ１が短時間だけローレベルになっている。
【００４３】
交流入力電圧の負の半サイクルで、スイッチング素子Ｑ２のオフ期間では、インダクタＬ１から励磁エネルギーが放出される。この期間は電流検出抵抗Ｒｓ２に電流が流れないので、第２のダイオードＤｓ２の出力電圧である電流検出信号Ｖｒｓ２は０Ｖである。一方、この期間の第１のダイオードＤｓ１の出力電圧である電流検出信号Ｖｒｓ１は、やはり０Ｖである。
【００４４】
このように、スイッチング素子Ｑ２がオンのときもオフのときも、スイッチング素子Ｑ１がオンとなる。そのため、既に述べたように、Ｑ１のボディダイオードによる損失は小さい。
【００４５】
《第２の実施形態》
第２の実施形態に係るスイッチング電源装置について、図６，図７を参照して説明する。
図６は第２の実施形態に係るスイッチング電源装置１０２の回路図である。第１の実施形態で図２に示したスイッチング電源装置１０１と異なるのは、スイッチング素子Ｑ１，Ｑ２のソースに電流検出抵抗ではなくカレントトランスＣＴ１，ＣＴ２を挿入した点である。カレントトランスＣＴ１の２次側には、スイッチング素子Ｑ１に流れる電流が正方向であるときにカレントトランスＣＴ１の出力電圧が順方向となる向きにダイオードＤｓ１及び抵抗Ｒｓ１が接続されている。また、カレントトランスＣＴ２の２次側には、スイッチング素子Ｑ２に流れる電流が正方向であるときにカレントトランスＣＴ２の出力電圧が順方向となる向きにダイオードＤｓ２及び抵抗Ｒｓ２が接続されている。
【００４６】
図７（Ａ），図７（Ｂ）は、電流連続モードで制御が行われている状態におけるスイッチング電源装置１０２の電圧・電流の波形図である。
カレントトランスＣＴ１，ＣＴ２は直流成分（低周波の成分）が２次側に現れないので、ＰＦＣ制御ＩＣ３０に入力される電流検出信号Ｖrs1，Ｖrs2の波形は、最低電圧が０Ｖ電圧にレベルシフトされた波形となる。
【００４７】
交流入力電源の正の半サイクルでは、スイッチング素子Ｑ１のオン期間の電流検出信号Ｖｒｓ１の波形は、インダクタＬ１に流れる電流波形と相似形となり、電流基準値であるＶ（ｉｒｅｆ）に達したとき、ゲート制御電圧Ｑｇ１がローレベルになってスイッチング素子Ｑ１はターンオフされる。このことによってスイッチング素子Ｑ１のオンデューティが制御される。電流検出信号Ｖｒｓ２は、カレントトランスＣＴ２により直流成分がカットされるため、電流基準値を表す電圧Ｖ（ｉref）より常に下回ることになり、スイッチング素子Ｑ２に対するゲート制御電圧Ｑｇ２はハイレベルを保つ。すなわち、スイッチング素子Ｑ２はオン状態を保つ。スイッチング素子Ｑ１のオフ期間には、インダクタ電流平均値検出器３７Ａにより時定数をもって減少する信号が生成される。スイッチング素子Ｑ２は、電流検出信号Ｖｒｓ２が電圧基準値を表す電圧Ｖ（ｉref）より常に下回ることになり、オン状態を保つ。
【００４８】
このように、スイッチング素子Ｑ１がオンのときもオフのときも、スイッチング素子Ｑ２はオン状態となるため、Ｑ２のボディダイオードによる損失は小さい。
【００４９】
交流入力電源の負の半サイクルでは、スイッチング素子Ｑ１とＱ２が正の半サイクルと逆になり、電流検出信号Ｖrs1は電流基準値を表す電圧Ｖ（ｉref）より常に下回ることになり、スイッチング素子Ｑ１に対するゲート制御電圧Ｑｇ１はハイレベルを保つ。すなわち、スイッチング素子Ｑ１はオン状態を保つ。
【００５０】
このように、スイッチング素子Ｑ２がオンのときもオフのときも、スイッチング素子Ｑ１がオンとなるため、Ｑ１のボディダイオードによる損失は小さい。
【００５１】
なお、図３に示したＰＦＣ制御ＩＣは、元々インターリーブ方式用の制御ＩＣとして市販されている（例えばテキサスインスツルメンツ製ＩＣＵＣＣ２８０７０ である）。ここで、インターリーブ方式のスイッチング電源装置の例を図８に示す。図８に示すスイッチング電源装置において、商用交流電源ＡＣの交流入力電圧Ｖａｃを整流するダイオードブリッジＢ１の出力両端には、インダクタＬ１１とスイッチング素子Ｑ１１とカレントトランスＣＴ１とからなる直列回路、及びインダクタＬ１２とスイッチング素子Ｑ１２とカレントトランスＣＴ２とからなるもう一つの直列回路が接続されている。スイッチング素子Ｑ１１とインダクタＬ１１との接続点と平滑コンデンサＣｏとの間にダイオードＤ１１が接続され、スイッチング素子Ｑ１２とインダクタＬ１２との接続点と平滑コンデンサＣｏとの間にダイオードＤ１２が接続されている。平滑コンデンサＣｏの両端には負荷２０が接続される。
【００５２】
ＰＦＣ制御ＩＣ３０は、カレントトランスＣＴ１，ＣＴ２の出力信号を受けて、スイッチング素子Ｑ１１，Ｑ１２を位相差１８０で交互に（インターリーブ方式で）オン／オフする。
【００５３】
このようなインターリーブ方式用のＰＦＣ制御ＩＣ３０には、図３に示したとおり、インダクタ電流を検出し、入力電流誤差に応じたパルス幅のゲート制御電圧を発生する回路を２系統備えている。
【００５４】
本発明は、前記インターリーブ方式用のＰＦＣ制御ＩＣを用い、スイッチング素子Ｑ１，Ｑ２のうち、電流が正方向に流れるスイッチング素子の電流値を、そのスイッチング素子に流れる実際の電流値としてそのまま検出し、電流が負方向に流れるスイッチング素子の電流値を、そのスイッチング素子に流れる実際の電流値より小さく（低く）検出するようにインダクタ電流検出手段を構成することで、スイッチング制御回路を複雑化することなくブリッジレスＰＦＣコンバータを構成でき、しかもスイッチング素子のボディダイオードによる損失を低減したスイッチング電源装置が得られる。
【符号の説明】
【００５５】
ＡＣ…商用交流電源
Ｂ１…ダイオードブリッジ
ＣＴ１，ＣＴ２…カレントトランス
Ｄ１，Ｄ２…ダイオード
Ｄｓ１…第１のダイオード
Ｄｓ２…第２のダイオード
ｅi1…入力電流誤差値
ｅi2…入力電流誤差値
Ｌ１…インダクタ
Ｐ１１…第１の入力端
Ｐ１２…第２の入力端
Ｐ２１，Ｐ２２…出力端
Ｑ１…第１のスイッチング素子
Ｑ２…第２のスイッチング素子
Ｑｇ１，Ｑｇ２…ゲート制御電圧
Ｒｓ１…第１の電流検出抵抗
Ｒｓ２…第２の電流検出抵抗
１１…入力電圧検出回路
１２…出力電圧検出回路
２０…負荷
３１…加算要素
３２…出力電圧誤差増幅器
３３…乗算器
３４Ａ，３４Ｂ…加算要素
３５Ａ，３５Ｂ…入力電流誤差増幅器
３６Ａ，３６Ｂ…パルス生成器
３７Ａ，３７Ｂ…インダクタ電流平均値検出器
１０１，１０２…スイッチング電源装置
【図１】
2011152017.tif 000003
【図２】
2011152017.tif 000004
【図３】
2011152017.tif 000005
【図４】
2011152017.tif 000006
【図５】
2011152017.tif 000007
【図６】
2011152017.tif 000008
【図７】
2011152017.tif 000009
【図８】
2011152017.tif 000010