(57)【要約】【課題】増幅段が安定して動作し、ＡＢ級出力段が出力信号レベルに応じた最小の正電源・負電源電圧により動作する多段増幅型ＡＢ級演算増幅器を提供する。【解決手段】本発明の多段増幅型ＡＢ級演算増幅器は、複数の増幅部が多段構成を為す増幅段と、バイアス部及び出力部で構成されるＡＢ級出力段とを含み、増幅段へ入力信号は複数の増幅部で順に増幅され更にＡＢ級出力段の出力部から出力信号となって出力されるのであり、出力部にはバイアス部から信号出力を増幅するための印加電圧が供給される多段増幅型ＡＢ級演算増幅器において、増幅段に供給する正電源電圧とＡＢ級出力段に供給する正電源電圧とが異なるものであり、且つ、増幅段に供給する負電源電圧とＡＢ級出力段に供給する負電源電圧とが異なるものであることを特徴とする。【選択図】図１
2011061611.tif 000002
【特許請求の範囲】
【請求項１】
複数の増幅部が多段構成を為す増幅段と、バイアス部及び出力部で構成されるＡＢ級出力段とを含み、
増幅段への入力信号が複数の増幅部で順に増幅され、更にＡＢ級出力段のバイアス部及び出力部によって増幅され、
増幅段に供給する正電源電圧とＡＢ級出力段に供給する正電源電圧とが異なるものであり、且つ、増幅段に供給する負電源電圧とＡＢ級出力段に供給する負電源電圧とが異なるものであることを特徴とする多段増幅型ＡＢ級演算増幅器。
【請求項２】
増幅段に供給する正電源電圧がＡＢ級出力段に供給する正電源電圧以上であり、増幅段に供給する負電源電圧がＡＢ級出力段に供給する負電源電圧以下である
請求項１に記載の多段増幅型ＡＢ級演算増幅器。
【請求項３】
前記バイアス部が、ｎチャネルＭＯＳトランジスタのドレインとｐチャネルＭＯＳトランジスタのソースを接続し、且つ、上記ｎチャネルＭＯＳトランジスタのソースと上記ｐチャネルＭＯＳトランジスタのドレインを接続することにより構成されており、
上記ｎチャネルＭＯＳトランジスタへのゲート電圧を生成する第１の生成回路に、増幅段に供給する正電源電圧が供給されることを特徴とする請求項１又は２に記載の多段増幅型ＡＢ級演算増幅器。
【請求項４】
前記バイアス部が、ｎチャネルＭＯＳトランジスタのドレインとｐチャネルＭＯＳトランジスタのソースを接続し、且つ、上記ｎチャネルＭＯＳトランジスタのソースと上記ｐチャネルＭＯＳトランジスタのドレインを接続することにより構成されており、
上記ｐチャネルＭＯＳトランジスタへのゲート電圧を生成する第２の生成回路に、増幅段に供給する負電源電圧が供給されることを特徴とする請求項１又は２に記載の多段増幅型ＡＢ級演算増幅器。
【請求項５】
増幅段に供給する正電源電圧、ＡＢ級出力段に供給する正電源電圧、増幅段に供給する負電源電圧、及びＡＢ級出力段に供給する負電源電圧が、夫々固定電圧であることを特徴とする
請求項１又は２に記載の多段増幅型ＡＢ級演算増幅器。
【請求項６】
増幅段に供給する正電源電圧及び負電源電圧が、外部からの信号制御による可変電圧であり、ＡＢ級出力段に供給する正電源電圧及び負電源電圧が、固定電圧であることを特徴とする
請求項１又は２に記載の多段増幅型ＡＢ級演算増幅器。
【請求項７】
増幅段に供給する正電源電圧及び負電源電圧が、固定電圧であり、ＡＢ級出力段に供給する正電源電圧及び負電源電圧が、外部からの信号制御による可変電圧であることを特徴とする
請求項１又は２に記載の多段増幅型ＡＢ級演算増幅器。
【請求項８】
増幅段に供給する正電源電圧、ＡＢ級出力段に供給する正電源電圧、増幅段に供給する負電源電圧、及びＡＢ級出力段に供給する負電源電圧が、外部からの信号制御による可変電圧であり、
増幅段に供給する正電源電圧及び負電源電圧を制御する制御信号と、ＡＢ級出力段に供給する正電源電圧及び負電源電圧を制御する制御信号とが、同一のものであることを特徴とする
請求項１又は２に記載の多段増幅型ＡＢ級演算増幅器。
【請求項９】
増幅段に供給する正電源電圧、ＡＢ級出力段に供給する正電源電圧、増幅段に供給する負電源電圧、及びＡＢ級出力段に供給する負電源電圧が、外部からの信号制御による可変電圧であり、
増幅段に供給する正電源電圧及び負電源電圧を制御する制御信号と、ＡＢ級出力段に供給する正電源電圧及び負電源電圧を制御する制御信号とが、異なるものであることを特徴とする
請求項１又は２に記載の多段増幅型ＡＢ級演算増幅器。
【請求項１０】
複数の増幅部が多段構成を為す増幅段と、バイアス部及び出力部で構成されるＡＢ級出力段とを含み、
増幅段への入力信号が複数の増幅部で順に増幅され、更にＡＢ級出力段のバイアス部及び出力部によって増幅され、
増幅段に供給する正電源電圧とＡＢ級出力段に供給する正電源電圧とが異なるものであることを特徴とする多段増幅型ＡＢ級演算増幅器。
【請求項１１】
増幅段に供給する正電源電圧がＡＢ級出力段に供給する正電源電圧以上である
請求項１０に記載の多段増幅型ＡＢ級演算増幅器。
【請求項１２】
前記バイアス部が、ｎチャネルＭＯＳトランジスタのドレインとｐチャネルＭＯＳトランジスタのソースを接続し、且つ、上記ｎチャネルＭＯＳトランジスタのソースと上記ｐチャネルＭＯＳトランジスタのドレインを接続することにより構成されており、
上記ｎチャネルＭＯＳトランジスタへのゲート電圧を生成する第１の生成回路に、増幅段に供給する正電源電圧が供給されることを特徴とする請求項１０又は１１に記載の多段増幅型ＡＢ級演算増幅器。
【請求項１３】
増幅段に供給する負電源電圧及びＡＢ級出力段に供給する負電源電圧が一つの固定電圧であり、増幅段に供給する正電源電圧とＡＢ級出力段に供給する正電源電圧とが、夫々固定電圧であることを特徴とする
請求項１０又は１１に記載の多段増幅型ＡＢ級演算増幅器。
【請求項１４】
増幅段に供給する正電源電圧が、外部からの信号制御による可変電圧であり、ＡＢ級出力段に供給する正電源電圧が、固定電圧であることを特徴とする
請求項１０又は１１に記載の多段増幅型ＡＢ級演算増幅器。
【請求項１５】
増幅段に供給する正電源電圧が、固定電圧であり、ＡＢ級出力段に供給する正電源電圧が、外部からの信号制御による可変電圧であることを特徴とする
請求項１０又は１１に記載の多段増幅型ＡＢ級演算増幅器。
【請求項１６】
増幅段に供給する正電源電圧、及びＡＢ級出力段に供給する正電源電圧が、外部からの信号制御による可変電圧であり、
増幅段に供給する正電源電圧を制御する制御信号と、ＡＢ級出力段に供給する正電源電圧を制御する制御信号とが、同一のものであることを特徴とする
請求項１０又は１１に記載の多段増幅型ＡＢ級演算増幅器。
【請求項１７】
増幅段に供給する正電源電圧、及びＡＢ級出力段に供給する正電源電圧が、外部からの信号制御による可変電圧であり、
増幅段に供給する正電源電圧を制御する制御信号と、ＡＢ級出力段に供給する正電源電圧を制御する制御信号とが、異なるものであることを特徴とする
請求項１０又は１１に記載の多段増幅型ＡＢ級演算増幅器。
【請求項１８】
複数の増幅部が多段構成を為す増幅段と、バイアス部及び出力部で構成されるＡＢ級出力段とを含み、
増幅段への入力信号が複数の増幅部で順に増幅され、更にＡＢ級出力段のバイアス部及び出力部によって増幅され、
増幅段に供給する負電源電圧とＡＢ級出力段に供給する負電源電圧とが異なるものであることを特徴とする多段増幅型ＡＢ級演算増幅器。
【請求項１９】
増幅段に供給する負電源電圧がＡＢ級出力段に供給する負電源電圧以下である
請求項１８に記載の多段増幅型ＡＢ級演算増幅器。
【請求項２０】
前記バイアス部が、ｎチャネルＭＯＳトランジスタのドレインとｐチャネルＭＯＳトランジスタのソースを接続し、且つ、上記ｎチャネルＭＯＳトランジスタのソースと上記ｐチャネルＭＯＳトランジスタのドレインを接続することにより構成されており、
上記ｐチャネルＭＯＳトランジスタへのゲート電圧を生成する第２の生成回路に、増幅段に供給する負電源電圧が供給されることを特徴とする請求項１８又は１９に記載の多段増幅型ＡＢ級演算増幅器。
【請求項２１】
増幅段に供給する正電源電圧及びＡＢ級出力段に供給する正電源電圧が一つの固定電圧であり、増幅段に供給する負電源電圧とＡＢ級出力段に供給する負電源電圧とが、夫々固定電圧であることを特徴とする
請求項１８又は１９に記載の多段増幅型ＡＢ級演算増幅器。
【請求項２２】
増幅段に供給する負電源電圧が、外部からの信号制御による可変電圧であり、ＡＢ級出力段に供給する負電源電圧が、固定電圧であることを特徴とする
請求項１８又は１９に記載の多段増幅型ＡＢ級演算増幅器。
【請求項２３】
増幅段に供給する負電源電圧が、固定電圧であり、ＡＢ級出力段に供給する負電源電圧が、外部からの信号制御による可変電圧であることを特徴とする
請求項１８又は１９に記載の多段増幅型ＡＢ級演算増幅器。
【請求項２４】
増幅段に供給する負電源電圧、及びＡＢ級出力段に供給する負電源電圧が、外部からの信号制御による可変電圧であり、
増幅段に供給する負電源電圧を制御する制御信号と、ＡＢ級出力段に供給する負電源電圧を制御する制御信号とが、同一のものであることを特徴とする
請求項１８又は１９に記載の多段増幅型ＡＢ級演算増幅器。
【請求項２５】
増幅段に供給する負電源電圧、及びＡＢ級出力段に供給する負電源電圧が、外部からの信号制御による可変電圧であり、
増幅段に供給する負電源電圧を制御する制御信号と、ＡＢ級出力段に供給する負電源電圧を制御する制御信号とが、異なるものであることを特徴とする
請求項１８又は１９に記載の多段増幅型ＡＢ級演算増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧で動作する演算増幅器に関する。
【背景技術】
【０００２】
近年、ヘッドフォンアンプやスピーカーアンプのような低負荷を駆動する演算増幅器（ドライバアンプ）には、高ＳＮＲ（ｓｉｇｎａｌ  ｔｏ  ｎｏｉｓｅ  ｒａｔｉｏ；ＳＮ比）及び低歪特性と共に、低消費電力動作能力が求められている。これは、小型電池等による音声（音楽）再生時間を極力長くするためである。
【０００３】
高ＳＮＲ及び低歪特性を得ることができる演算増幅器としては、図４に示すようなフォールデット・カスコード型ＡＢ級演算増幅器１００が挙げられる。図４のフォールデット・カスコード型ＡＢ級演算増幅器１００は、
（１）正電源ＰＳＶ０、負電源ＮＳＶ０、ｐチャネルＭＯＳトランジスタＭ１０１、Ｍ１１９により構成される電流源、
（２）ｐチャネルＭＯＳトランジスタＭ１２０、Ｍ１２１により構成される差動段、
（３）ｐチャネルＭＯＳトランジスタＭ１０７、Ｍ１０８、Ｍ１０９、Ｍ１１０により構成される第１のカスコード接続段、
（４）ｎチャネルＭＯＳトランジスタＭ１１３、Ｍ１１４、Ｍ１１５、Ｍ１１６により構成される第２のカスコード接続段、及び、
（５）ｎチャネルＭＯＳトランジスタＭ１１１、ｐチャネルＭＯＳトランジスタＭ１１２、ｐチャネルＭＯＳトランジスタＭ１１７、ｎチャネルＭＯＳトランジスタＭ１１８、コンデンサ１０２、１０３により構成される出力段、
を含む。非反転入力端子ＩＮＰ及び反転入力端子ＩＮＮからの入力信号は、第１のカスコード接続段及び第２のカスコード接続段で増幅され、出力段により出力信号ＯＵＴが出力される。
【０００４】
なお、図４に示す回路においては、ｐチャネルＭＯＳトランジスタＭ１０７、Ｍ１０８の夫々のゲートにはバイアス電圧Ｂｉａｓ１０３が印加され、ｐチャネルＭＯＳトランジスタＭ１０９、Ｍ１１０の夫々のゲートにはバイアス電圧Ｂｉａｓ１０４が印加され、ｎチャネルＭＯＳトランジスタＭ１１３、Ｍ１１４の夫々のゲートにはバイアス電圧Ｂｉａｓ１０７が印加され、ｎチャネルＭＯＳトランジスタＭ１１１のゲートにはバイアス電圧Ｂｉａｓ１０５が印加され、ｐチャネルＭＯＳトランジスタＭ１１２のゲートにはバイアス電圧Ｂｉａｓ１０６が印加される。また、ｎチャネルＭＯＳトランジスタＭ１１５、Ｍ１１６のゲートは共通接続されて、ｎチャネルＭＯＳトランジスタＭ１１３のドレインに接続されている。
【０００５】
フォールデッド・カスコード型ＡＢ級演算増幅器は、高ＳＮＲ及び低歪特性を実現できる。しかしながら、正電源・負電源間にＣＭＯＳトランジスタが４個以上接続されることから低電圧での飽和電圧動作が困難であり、よってフォールデッド・カスコード型ＡＢ級演算増幅器は必ずしも安定した動作を実現できない。
【０００６】
一方、低電圧動作を可能とする演算増幅器として、図５に示すような多段増幅型ＡＢ級演算増幅器１’が挙げられる。図５に示す多段増幅型ＡＢ級演算増幅器１’は、増幅段２とＡＢ級出力段３とから構成される。増幅段２は多段（Ｎ段）の増幅部７、９を含み、ＡＢ級出力段３はバイアス部４と出力部５とを含む。出力部５からの出力は、抵抗素子Ｒ２を介して１段目の増幅部７の反転入力端子に印加されている。
【０００７】
図５に示す多段増幅型ＡＢ級演算増幅器１’では、増幅段が多段で構成されているので図４に示すフォールデット・カスコード型ＡＢ級演算増幅器１００よりも低電圧動作が可能である。この多段増幅ＡＢ級演算増幅器１’において、更なる低消費電力化を実現するには、ＡＢ級出力段３が最小電圧で動作することが必要となる。
【０００８】
ところで、（ヘッドフォンやスピーカー等の）低負荷を駆動し信号を出力するドライバアンプの消費電流の大部分は、ＡＢ級出力段３内の出力部５の電流である。従って、出力部５の、正電源・負電源の（絶対値における）最低電圧動作を可能とすることにより、消費電力低減効果は大きくなる。出力部５は、１つのｎチャネルＭＯＳトランジスタＭ１９と１つのｐチャネルＭＯＳトランジスタＭ１８とで構成されているので、出力信号レベルに応じた最小の正電源・負電源電圧を与えれば、安定して動作することができる。しかし、増幅段２においては、カスコード接続されていないとはいえ、正電源・負電源間に２個以上のＣＭＯＳトランジスタが存在することから、出力部５のように最小の正電源・負電源電圧で動作することは困難である。
【０００９】
また、図５に示す多段増幅型ＡＢ級演算増幅器１’では、出力部５で消費される電流と正電源・負電源のインピーダンスとにより、出力信号レベルに応じて電圧降下が発生する。出力信号レベルにより正電源・負電源の電圧降下が発生するとなると、増幅段２が安定して動作することが困難となり、その結果、多段増幅型ＡＢ級演算増幅器１’は高ＳＮＲや低歪特性を実現できないことになる。
【００１０】
なお、特許文献１は、電源電圧が低電圧化しても安定した高利得を実現するカスコード型ＡＢ級演算増幅器を開示している。特許文献２は、低電圧レールツーレールＣＭＯＳ入力段を開示している。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、増幅段が安定して動作し、ＡＢ級出力段が出力信号レベルに応じた最小の正電源・負電源電圧により動作する多段増幅型ＡＢ級演算増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、上記の目的を達成するために為されたものである。本発明に係る多段増幅型ＡＢ級演算増幅器は、
複数の増幅部が多段構成を為す増幅段と、バイアス部及び出力部で構成されるＡＢ級出力段とを含み、
増幅段への入力信号が複数の増幅部で順に増幅され、更にＡＢ級出力段のバイアス部及び出力部によって増幅され、
増幅段に供給する正電源電圧とＡＢ級出力段に供給する正電源電圧とが異なるものであり、且つ、増幅段に供給する負電源電圧とＡＢ級出力段に供給する負電源電圧とが異なるものであることを特徴とする。
増幅段に供給する正電源電圧がＡＢ級出力段に供給する正電源電圧以上であり、増幅段に供給する負電源電圧がＡＢ級出力段に供給する負電源電圧以下であることが好ましい。
【００１３】
また、本発明に係る多段増幅型ＡＢ級演算増幅器は
複数の増幅部が多段構成を為す増幅段と、バイアス部及び出力部で構成されるＡＢ級出力段とを含み、
増幅段への入力信号が複数の増幅部で順に増幅され、更にＡＢ級出力段のバイアス部及び出力部によって増幅され、
増幅段に供給する正電源電圧とＡＢ級出力段に供給する正電源電圧とが異なるものであることを特徴とする。
増幅段に供給する正電源電圧がＡＢ級出力段に供給する正電源電圧以上であることが好ましい。
【００１４】
更に、本発明に係る多段増幅型ＡＢ級演算増幅器は、
複数の増幅部が多段構成を為す増幅段と、バイアス部及び出力部で構成されるＡＢ級出力段とを含み、
増幅段への入力信号が複数の増幅部で順に増幅され、更にＡＢ級出力段のバイアス部及び出力部によって増幅され、
増幅段に供給する負電源電圧とＡＢ級出力段に供給する負電源電圧とが異なるものであることを特徴とする。
増幅段に供給する負電源電圧がＡＢ級出力段に供給する負電源電圧以下であることが好ましい。
【発明の効果】
【００１５】
本発明を利用することにより、多段増幅型ＡＢ級演算増幅器において、増幅段は出力信号レベルに関わらず安定した動作をすることができ、ＡＢ級出力段は出力信号レベルに応じた最小の正電源・負電源電圧により動作することができる。このことにより、多段増幅型ＡＢ級演算増幅器は、高ＳＮＲ、低歪特性、及び低消費電力を実現できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係る多段増幅型ＡＢ級演算増幅器の概略の回路図である。
【図２】図１に示す多段増幅型ＡＢ級演算増幅器の具体的回路例の一つである。
【図３】図３（Ａ）は、図２に示すバイアス部のゲート電圧Ｂｉａｓ４を生成する第１の生成回路を示した図である。図３（Ｂ）は、図２に示すバイアス部のゲート電圧Ｂｉａｓ５を生成する第２の生成回路を示した図である。
【図４】従来技術であるフォールデット・カスコード型ＡＢ級演算増幅器の回路図である。
【図５】従来技術である多段増幅型ＡＢ級演算増幅器の概略の回路図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明に係る好適な実施形態を説明する。
【００１８】
［第１の実施形態］
［１．多段増幅型ＡＢ級演算増幅器］
図１は、本発明の第１の実施形態に係る多段増幅型ＡＢ級演算増幅器１の概略の回路図である。図１に示す多段増幅型ＡＢ級演算増幅器は、入力信号の増幅を行う増幅段２と、ＡＢ級の信号出力を行うＡＢ級出力段３とを含む。
【００１９】
増幅段２は、多段の増幅部で構成される。図１に示す増幅段２は、２段の増幅部（第１の増幅部７、第２の増幅部９）で構成されている。ＡＢ級出力段３は、バイアス部４と出力部５とで構成されている。出力部５は、プッシュプル回路を含み、該プッシュプル回路は、ｐチャネルＭＯＳトランジスタＭ１８とｎチャネルＭＯＳトランジスタＭ１９とにより構成されている。バイアス部４は、ｐチャネルＭＯＳトランジスタＭ１８とｎチャネルＭＯＳトランジスタＭ１９の、夫々のゲートに接続しており、ｐチャネルＭＯＳトランジスタＭ１８とｎチャネルＭＯＳトランジスタＭ１９と定常状態における電流を決定している。
【００２０】
増幅段２における１段目の増幅部７は、非反転入力端子と反転入力端子を備え、出力部５からの出力は、抵抗素子Ｒ２を介して１段目の増幅部７の反転入力端子に印加されている。
【００２１】
図１の多段増幅型ＡＢ級演算増幅器１では、増幅段２（の第１の増幅部７）の非反転入力端子（＋：ＩＮＰ）及び反転入力端子（−：ＩＮＮ）からの入力信号は、第１の増幅部７及び第２の増幅部７で順に増幅され、ＡＢ級出力段３の出力部３から出力信号ＯＵＴとなって出力される。この出力部３を構成するｐチャネルＭＯＳトランジスタＭ１８とｎチャネルＭＯＳトランジスタＭ１９の夫々のゲートには、バイアス部４から、出力部３の信号出力を増幅するための印加電圧が与えられる。
【００２２】
図１に示す本実施形態の多段増幅型ＡＢ級演算増幅器１では、増幅段２の正電源・負電源と、ＡＢ級出力段３の正電源・負電源とが、別電源として供給されている。更に、増幅段２の正電源・負電源を、夫々、ＰＳＶ１（＝Ｐｏｓｉｔｉｖｅ  Ｓｕｐｐｌｙ  Ｖｏｌｔａｇｅ１）・ＮＳＶ１（＝Ｎｅｇａｔｉｖｅ  Ｓｕｐｐｌｙ  Ｖｏｌｔａｇｅ１）とし、ＡＢ級出力段３の正電源・負電源を、夫々、ＰＳＶ２（＝Ｐｏｓｉｔｉｖｅ  Ｓｕｐｐｌｙ  Ｖｏｌｔａｇｅ２）・ＮＳＶ２＝Ｎｅｇａｔｉｖｅ  Ｓｕｐｐｌｙ  Ｖｏｌｔａｇｅ２）としたとき、下記の関係式を同時に満たすように、夫々の電圧値が設定されている。
【００２３】
｜ＰＳＶ１｜≧｜ＰＳＶ２｜  ・・・  （１Ａ）
｜ＮＳＶ１｜≧｜ＮＳＶ２｜  ・・・  （１Ｂ）
【００２４】
増幅段２とＡＢ級出力段３とを別電源とし、上記関係式（１Ａ）、（１Ｂ）を満たすように設定することにより、まず、増幅段２は出力信号レベルに関わらず安定した増幅動作を行うことができ、更にＡＢ級出力段３は最小の正電源・負電源電圧により動作することで演算増幅器全体の消費電力を大きく削減することができる。また、ＡＢ級出力段３に加えられる正電源・負電源電圧は、出力信号レベルに応じるものであることが好ましい。
【００２５】
上記関係式（１Ａ）、（１Ｂ）を満たすのであれば、増幅段２の正電源・負電源と、ＡＢ級出力段３の正電源・負電源とは、様々に設定され得る。まず、ＰＳＶ１・ＮＳＶ１、及び、ＰＳＶ２・ＮＳＶ２が固定電圧であってもよい。
【００２６】
また、ＰＳＶ１・ＮＳＶ１が、外部からの信号制御による可変電圧であり、ＰＳＶ２・ＮＳＶ２が、固定電圧である、というものであってもよい。逆に、ＰＳＶ１・ＮＳＶ１が、固定電圧であり、ＰＳＶ２・ＮＳＶ２が、外部からの信号制御による可変電圧である、というものであってもよい。
【００２７】
また、ＰＳＶ１・ＮＳＶ１、及び、ＰＳＶ２・ＮＳＶ２が、外部からの信号制御による可変電圧であってもよい。ここで、ＰＳＶ１・ＮＳＶ１を制御する制御信号と、ＰＳＶ２・ＮＳＶ２を制御する制御信号とが、同一であってもよいし、異なるものであってもよい。
【００２８】
また、ＰＳＶ１・ＮＳＶ１、及び、ＰＳＶ２・ＮＳＶ２において、ＰＳＶ１とＰＳＶ２とが同じ電圧源から供給されるもの（即ち、ＰＳＶ１＝ＰＳＶ２であるもの）であってもよい。この電圧源は、固定電圧を供給するものでもよいし、外部からの信号制御による可変電圧を供給するものでもよい。このとき、ＮＳＶ１とＮＳＶ２は、｜ＮＳＶ１｜≧｜ＮＳＶ２｜という前提の下で、以下の表１のどの関係（関係（１）〜関係（４））を満たすものであってもよい。
【表１】
2011061611.tif 000003
なお、上記関係（４）において、ＮＳＶ１を制御する制御信号と、ＮＳＶ２を制御する制御信号とが、同一であってもよいし、異なるものであってもよい。
【００２９】
また更に、ＰＳＶ１・ＮＳＶ１、及び、ＰＳＶ２・ＮＳＶ２において、ＮＳＶ１とＮＳＶ２とが同じ電圧源から供給されるもの（即ち、ＮＳＶ１＝ＮＳＶ２であるもの）であってもよい。この電圧源は、固定電圧を供給するものでもよいし、外部からの信号制御による可変電圧を供給するものでもよい。このとき、ＰＳＶ１とＰＳＶ２は、｜ＰＳＶ１｜≧｜ＰＳＶ２｜という前提の下で、以下の表２のどの関係（関係（５）〜関係（８））を満たすものであってもよい。
【表２】
2011061611.tif 000004
なお、上記関係（８）において、ＰＳＶ１を制御する制御信号と、ＰＳＶ２を制御する制御信号とが、同一であってもよいし、異なるものであってもよい。
【００３０】
［２．１．多段増幅型ＡＢ級演算増幅器の具体的回路図］
図２は、図１に示す多段増幅型ＡＢ級演算増幅器の具体的回路例の一つである。
【００３１】
図２に示す多段増幅型ＡＢ級演算増幅器１０は、２段からなる増幅段２０（第１の増幅段７０、第２の増幅段）と、ＡＢ級出力段３０とから構成される。また、ＡＢ級出力段３０は、バイアス部４０と出力部５０とにより構成される。増幅段２０には正電源電圧ＰＳＶ１、負電源電圧ＮＳＶ１が供給され、ＡＢ級出力段３０には増幅段２０とは異なる正電源電圧ＰＳＶ２、負電源電圧ＮＳＶ２が供給される。
【００３２】
更に詳しく述べると、図２の多段増幅型ＡＢ級演算増幅器１０のうち増幅段２０は、
（Ａ）正電源ＰＳＶ１、負電源ＮＳＶ１、ｐチャネルＭＯＳトランジスタＭ１、Ｍ２により構成される電流源、
（Ｂ）ｐチャネルＭＯＳトランジスタＭ３、Ｍ４により構成される差動段、
（Ｃ）ｐチャネルＭＯＳトランジスタＭ７、Ｍ８、ｎチャネルＭＯＳトランジスタＭ５、Ｍ６、Ｍ９、Ｍ１０により構成される第１の増幅段７０、並びに、
（Ｄ）電流源であるｐチャネルＭＯＳトランジスタＭ１１、及び、ｐチャネルＭＯＳトランジスタＭ１２、Ｍ１３、ｎチャネルＭＯＳトランジスタＭ１４、Ｍ１５により構成される第２の増幅段９０
を含む。入力信号は、非反転入力端子ＩＮＰ及び反転入力端子ＩＮＮから入力される。
【００３３】
図２の多段増幅型ＡＢ級演算増幅器１０のうちバイアス部４０は、正電源ＰＳＶ２、負電源ＮＳＶ２、ｎチャネルＭＯＳトランジスタＭ１６、及び、ｐチャネルＭＯＳトランジスタＭ１７により構成され、ｎチャネルＭＯＳトランジスタＭ１６のドレインとｐチャネルＭＯＳトランジスタのソースＭ１７が接続され且つｎチャネルＭＯＳトランジスタＭ１６のソースとｐチャネルＭＯＳトランジスタＭ１７のドレインが接続されている。更に、図２の多段増幅型ＡＢ級演算増幅器１０のうち出力部５０は、正電源ＰＳＶ２、負電源ＮＳＶ２、ｐチャネルＭＯＳトランジスタＭ１８、ｎチャネルＭＯＳトランジスタＭ１９、及び、コンデンサ１２、１４により構成される。上述のように、ｐチャネルＭＯＳトランジスタＭ１８とｎチャネルＭＯＳトランジスタＭ１９は、プッシュプル回路となっている。
【００３４】
図２に示す回路においては、ｐチャネルＭＯＳトランジスタＭ７、Ｍ８の夫々のゲートにはバイアス電圧Ｂｉａｓ２が印加され、ｎチャネルＭＯＳトランジスタＭ５、Ｍ６の夫々のゲートにはバイアス電圧Ｂｉａｓ１が印加され、ｐチャネルＭＯＳトランジスタＭ１３のゲートにはバイアス電圧Ｂｉａｓ３が印加され、ｎチャネルＭＯＳトランジスタＭ１６のゲートにはバイアス電圧Ｂｉａｓ４が印加され、ｐチャネルＭＯＳトランジスタＭ１７のゲートにはバイアス電圧Ｂｉａｓ５が印加される。また、ｐチャネルＭＯＳトランジスタＭ１、Ｍ２のゲートは共通接続されて、ｐチャネルＭＯＳトランジスタＭ１のドレイン、及びｐチャネルＭＯＳトランジスタＭ１１のゲートに接続されている。ｎチャネルＭＯＳトランジスタＭ９、Ｍ１０のゲートは共通接続されて、ｎチャネルＭＯＳトランジスタＭ５のドレインに接続されている。ｎチャネルＭＯＳトランジスタＭ１４、Ｍ１５のゲートは共通接続されて、ｎチャネルＭＯＳトランジスタＭ１４のドレインに接続されている。
【００３５】
ｐチャネルＭＯＳトランジスタＭ８のドレイン及びｎチャネルＭＯＳトランジスタＭ６のドレインは、ｐチャネルＭＯＳトランジスタＭ１２のゲート、及び、（コンデンサ１２を挟んで）ｐチャネルＭＯＳトランジスタＭ１８のドレインとｎチャネルＭＯＳトランジスタＭ１９のドレインに、接続している。ｐチャネルＭＯＳトランジスタＭ１３のドレイン及びｎチャネルＭＯＳトランジスタＭ１５のドレインは、ｎチャネルＭＯＳトランジスタＭ１６のソース及びｐチャネルＭＯＳトランジスタＭ１７のドレイン、ｎチャネルＭＯＳトランジスタＭ１９のゲート、並びに（コンデンサ１４を介して）出力信号ＯＵＴに、接続している。
【００３６】
増幅段２０内のＢｉａｓ１、Ｂｉａｓ２、Ｂｉａｓ３は、増幅段内のすべてのＣＭＯＳトランジスタが飽和領域動作となるような電圧が印加されている。増幅段２０におけるＣＭＯＳトランジスタサイズは、高ＳＮＲ、低歪、低消費電流を含む多段演算増幅器に求められる特性を満たせるように調整可能である。
【００３７】
増幅段２０の正電源電圧ＰＳＶ１と負電源電圧ＮＳＶ１は、正電源電圧ＰＳＶ２と負電源電圧ＮＳＶ２の影響を受けないため、増幅段２０は常に安定した動作となる。
【００３８】
バイアス部４０におけるｎチャネルＭＯＳトランジスタＭ１６のドレイン及びｐチャネルＭＯＳトランジスタＭ１７のソースは、ｐチャネルＭＯＳトランジスタＭ１８のゲートに接続し、ｎチャネルＭＯＳトランジスタＭ１６のソース及びｐチャネルＭＯＳトランジスタＭ１７のドレインは、ｎチャネルＭＯＳトランジスタＭ１９のゲートに接続している。これにより、バイアス部４０は、ｐチャネルＭＯＳトランジスタＭ１８とｎチャネルＭＯＳトランジスタＭ１９の定常状態における電流を決定している。つまり、信号が出力されていない状態では、出力部５０のｎチャネルＭＯＳトランジスタＭ１９のゲート電圧は、ゲートにＢｉａｓ４を与えられたバイアス部４０内のｎチャネルＭＯＳトランジスタ１６により確定し、出力部５０のｐチャネルＭＯＳトランジスタＭ１８のゲート電圧は、ゲートにＢｉａｓ５を与えられたバイアス部４０内のｐチャネルトランジスタＭ１８により確定している。
【００３９】
更に、信号が出力されている状態では、出力信号の大きさに応じて外部負荷に流れる電流により、ＡＢ級出力段３０の出力部５０のｎチャネルＭＯＳトランジスタＭ１９のゲート電圧が上昇し、ｐチャネルＭＯＳトランジスタＭ１８のゲート電圧が降下する。ここで、ＡＢ級出力段３０は、増幅段２０の正電源電圧ＰＳＶ１・負電源電圧ＮＳＶ１とは異なる正電源電圧ＰＳＶ２・負電源電圧ＮＳＶ２を供給されているから、出力信号に応じて出力段５０に流れる電流と正電源電圧ＰＳＶ２・負電源電圧ＮＳＶ２のインピーダンスとによる電圧変化に対して、増幅段２０からの影響は少なく、従ってＡＢ級出力段３０は、安定した特性と動作を得ることができる。また、出力信号に対して正電源電圧ＰＳＶ２と負電源電圧ＮＳＶ２が変化しても、ＡＢ級出力段３０は安定して動作できる。
【００４０】
［２．２．多段増幅型ＡＢ級演算増幅器におけるバイアス部ゲート電圧生成回路］
図２又は図１に示す多段増幅型ＡＢ級演算増幅器におけるバイアス部のゲート電圧Ｂｉａｓ４、Ｂｉａｓ５は、安定して生成されるのが好ましい。図３（Ａ）は、バイアス部５０のゲート電圧Ｂｉａｓ４を生成する第１の生成回路１６０を示した図である。第１の生成回路１６０は、図３（Ａ）に示すように、ｐチャネルＭＯＳトランジスタＭ１６１、ｐチャネルＭＯＳトランジスタＭ１６２、ｎチャネルＭＯＳトランジスタＭ１６３、ｎチャネルＭＯＳトランジスタＭ１６４を含む。ｐチャネルＭＯＳトランジスタＭ１６１とｐチャネルＭＯＳトランジスタＭ１６２は、カレントミラーを構成する。
【００４１】
図３（Ａ）に示す第１の生成回路１６０において、負電源電圧としてＮＳＶ２が接続されるが、正電源電圧としては増幅段２０のＰＳＶ１が接続される。増幅段２０の正電源電圧ＰＳＶ１が接続されることにより、第１の生成回路１６０におけるｐチャネルＭＯＳトランジスタＭ１６２が安定して動作することになる。
【００４２】
次に、図３（Ｂ）は、バイアス部５０のゲート電圧Ｂｉａｓ５を生成する第２の生成回路１７０を示した図である。第２の生成回路１７０は、図３（Ｂ）に示すように、ｎチャネルＭＯＳトランジスタＭ１７１、ｎチャネルＭＯＳトランジスタＭ１７４、ｐチャネルＭＯＳトランジスタＭ１７３、ｐチャネルＭＯＳトランジスタＭ１７２を含む。
【００４３】
図３（Ｂ）に示す第２の生成回路１７０において、正電源電圧としてＰＳＶ２が接続されるが、負電源電圧としては増幅段２０のＮＳＶ１が接続される。増幅段２０の負電源電圧ＮＳＶ１が接続されることにより、第２の生成回路１７０におけるｎチャネルＭＯＳトランジスタＭ１７４が安定して動作することになる。
【符号の説明】
【００４４】
１、１０・・・多段増幅型ＡＢ級演算増幅器、２、２０・・・増幅段、３、３０・・・ＡＢ級出力段、４、４０・・・バイアス部、５、５０・・・出力部、７、７０・・・第１の増幅部、９、９０・・・第２の増幅部、１６０・・・第１の生成回路、１７０・・・第２の生成回路。
【先行技術文献】
【特許文献】
【００４５】
【特許文献１】特開２００７−２６７０１６公報
【特許文献２】特開２００１−２７４６４２公報
【図１】
2011061611.tif 000005
【図２】
2011061611.tif 000006
【図３】
2011061611.tif 000007
【図４】
2011061611.tif 000008
【図５】
2011061611.tif 000009