(57)【要約】      （修正有）【課題】半導体用サブストレートにおいて、ＣＯ２ＹＡＧレーザを用いてビアホールを形成すると、ビアホール底部で樹脂残渣が生じ、レーザ加工によるビアホール内の凹凸によりスパッタが完全に皮膜形成されず、樹脂中に金属が拡散するため、これらの問題点を対策した加工方法を提供する。【解決手段】エキシマレーザを用いることにより、ビアホール７底部に樹脂残渣のない加工を行なう。更に、エキシマレーザで加工してもビアホール内部に凹凸が出来、スパッタ層が均一にされないため、ビアホールにシードめっき１１を施す。スパッタ工程のみと比較し大幅に処理時間を短縮するとともに、均一なシード層を作成し、シード層の上に完全なビアフィリングを行わず、コンフォーマルに導電層めっき１０を施し、銅めっき層の酸化防止のため表面にバリアめっき１２を施すことにより、樹脂に銅が拡散しない層間接続が可能となる。【選択図】図１０
2011029308.tif 000002
【特許請求の範囲】
【請求項１】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで加工し、シードめっき形成後、銅めっきで電気導通層を作り、表面にバリアめっきする方法。
【請求項２】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで加工し、シードめっき形成後、銅めっきで電気導通層を作り、表面にバリアめっきする方法で製造した構造体。
【請求項３】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで加工し、シードめっき形成後、銅めっきで電気導通層を作り、表面にバリアめっきし、その後、銅めっきとバリアめっきを交互に積み重ねるめっき方法。
【請求項４】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで加工し、シードめっき形成後、銅めっきで電気導通層を作り、表面にバリアめっきし、その後、銅めっきとバリアめっきを交互に積み重ねるめっき方法で製造した構造体。
【請求項５】
半導体用サブストレートにおいて、ビアホールをエキシマレーザ加工し、スパッタのシード層形成後、シードめっきを施し、該シードめっき上に銅めっきで電気導通層を作り、表面にバリアめっきする方法。
【請求項６】
半導体用サブストレートにおいて、ビアホールをエキシマレーザ加工し、スパッタのシード層形成後、シードめっきを施し、該シードめっき上に銅めっきで電気導通層を作り、表面にバリアめっきする方法で製造した構造体。
【請求項７】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで加工し、スパッタのシード層形成後、シードめっきを施し、該シードめっき上に銅めっきで電気導通層を作り、表面にバリアめっきし、その後、銅めっきとバリアめっきを交互に積み重ねるめっき方法。
【請求項８】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで加工し、スパッタのシード層形成後、シードめっきを施し、該シードめっき上に銅めっきで電気導通層を作り、表面にバリアめっきし、その後、銅めっきとバリアめっきを交互に積み重ねるめっき方法で製造した構造体。
【請求項９】
請求項1乃至2において、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとするビアホールへのめっき方法。
【請求項１０】
請求項1乃至2において、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとするビアホールへのめっき方法で製造した構造体。
【請求項１１】
請求項3乃至4において、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとするビアホールへのめっき方法。
【請求項１２】
請求項3乃至4において、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとするビアホールへのめっき方法で製造した構造体。
【請求項１３】
請求項5乃至6において、チタンスパッタ層の膜厚は0.01μm乃至0.30μmとし、銅スパッタの膜厚は0.01μm乃至1.0μmとし、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとするビアホールへのめっき方法。
【請求項１４】
請求項5乃至6において、チタンスパッタ層の膜厚は0.01μm乃至0.30μmとし、銅スパッタの膜厚は0.01μm乃至1.0μmとし、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとするビアホールへのめっき方法で製造した構造体。
【請求項１５】
請求項7乃至8においてチタンスパッタ層の膜厚は0.01μm乃至0.30μmとし、銅スパッタの膜厚は0.01μm乃至1.0μmとし、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとするビアホールへのめっき方法。
【請求項１６】
請求項7乃至8においてチタンスパッタ層の膜厚は0.01μm乃至0.30μmとし、銅スパッタの膜厚は0.01μm乃至1.0μmとし、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとするビアホールへのめっき方法で製造した構造体。
【請求項１７】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで開口径30μｍ乃至150μｍで、深さ30μｍ乃至150μｍで加工し、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとするビアホールへのめっき方法。
【請求項１８】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで開口径30μｍ乃至150μｍで、深さ30μｍ乃至150μｍで加工し、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとするビアホールへのめっき方法で製造した構造体。
【請求項１９】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで開口径30μｍ乃至150μｍで、深さ30μｍ乃至150μｍで加工し、真空脱泡法を用いて、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきで電気導通層を作りめっきの膜厚は0.1μm乃至20μmとし、表面にバリアめっきの膜厚は0.1μm乃至3.0μmとするビアホールへのめっき方法。
【請求項２０】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで開口径30μｍ乃至150μｍで、深さ30μｍ乃至150μｍで加工し、真空脱泡法を用いて、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきで電気導通層を作りめっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとするビアホールへのめっき方法で製造した構造体。
【請求項２１】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで開口径30μｍ乃至150μｍで、深さ30μｍ乃至150μｍで加工し、真空脱泡法を用いて、シードバリアめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきで電気導通層を作りめっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとし、その後、銅めっきとバリアめっきを交互に積み重ねるめっき方法。
【請求項２２】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで開口径30μｍ乃至150μｍで、深さ30μｍ乃至150μｍで加工し、真空脱泡法を用いて、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきで電気導通層を作りめっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとし、その後、銅めっきとバリアめっきを交互に積み重ねるめっき方法で製造した構造体。
【請求項２３】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで開口径30μｍ乃至150μｍで、深さ30μｍ乃至150μｍで加工し、下地処理としてチタンと銅をスパッタした後、真空脱泡法を用いて、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきで電気導通層を作りめっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとしためっきする方法。
【請求項２４】
半導体用サブストレートにおいて、ビアホールをエキシマレーザで開口径30μｍ乃至150μｍで、深さ30μｍ乃至150μｍで加工し、下地処理としてチタンと銅をスパッタした後、真空脱泡法を用いて、シードめっきの膜厚は0.01μm乃至3.0μmとし、銅めっきで電気導通層を作りめっきの膜厚は0.1μm乃至20μmとし、バリアめっきの膜厚は0.1μm乃至3.0μmとしためっきする方法で製造した構造体。
【請求項２５】
請求項1乃至24において、シードめっきおよびバリアめっきに用いる金属は、めっき析出可能なニッケル、銅、クロム、亜鉛、錫、カドミウム、コバルト、鉄、金、銀、ルテニウム、ロジウム、パラジウム、プラチナとこれらの金属析出可能な元素およびその合金である。
【請求項２６】
請求項25において、シードめっきおよびバリアめっきに用いる金属は、ニッケル、銅、コバルト、パラジウム、銀、金である。
【請求項２７】
請求項1乃至26において、半導体素子が形成されている3インチ、4インチ、5インチ、6インチ、8インチもしくは300mmのウエハを用いる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の三次元実装のサブストレートやインターポーザに用いられる配線形成に関するものである。
【背景技術】
【０００２】
半導体の三次元実装のサブストレートあるいはインターポーザの配線形成技術として、層間接続を行なうため、めっきによりビアホールを充填する技術がある。
【０００３】
特許文献1に示されるようにビアホールはめっきにより完全に充填されている。ビアフィルめっきにおいて、開口径や深さの異なるビアホールに対してめっきを行う場合は、完全にビアフィリングするとめっきする金属量が多くなり、めっき時間が長くなる欠点を有する。また、ビアフィルめっきにおいては、ビアフィル用の添加剤を用いるため、めっき液のコストが高くなり、さらに、添加剤が劣化する事によってボイドやシームが発生する危険がある。ボイドが発生した場合、ボイド内部にはめっき液が残存し、時間経過に伴ってめっき金属に腐食が起こり、通電不良の原因となる。
【０００４】
特許文献2に示すようにプリント配線板においては、層間接続を行なうためビアホール表面に沿って(以下コンフォーマルと言う)めっき層を成膜している。このめっき方法では、ニッケル層はビアホール底部に限定され、長時間使用すると充填金属である銅めっき層がビアホール側面より樹脂に拡散し、電流のリークやボイドの形成による製品への悪影響を及ぼす欠点を有する。
【０００５】
特許文献3にはビアホールへの充填めっきにおいて、多層構造による拡散やマイグレーションを防止する方法を提供しているが、表面層は銅であるため酸化膜形成によって、ボンディング接続不良を起こす欠点を有する。
【０００６】
非特許文献1にはYAGレーザによって加工したビアホールに銅めっきをコンフォーマルめっきし、該銅めっき表面を有機材料で埋める方法が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開2003−328180
【特許文献２】特開2001−127155
【特許文献３】特開2003−328184
【非特許文献１】NIKKEI  MICRODEVICES  APRIL  2009  31p-33p
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体用サブストレートにおいて、層間接続はビアホールをめっき金属で充填して行なう。従って、サブストレートの製造工程ではビアホール加工を行う必要がある。ビアホール加工には、感光性の樹脂を使ってフォトファブリケーション法が用いられてきた。しかし、アスペクト比(ビアホールの開口径とビアホールの深さの比)が1以上の場合、非感光性樹脂や厚膜の樹脂を加工しビアホールの作製が難しいという問題点がある。
また、加工されたビアホールを銅めっきで充填する場合、スパッタを用いて拡散防止のためにスパッタによりチタン、シード層として銅でビアホール内部の下地処理を行なう。その後、該シード層の上に銅めっきを行なってビアホールを充填している。
【０００９】
フォトファブリケーション法に代わって、レーザ加工法も試みられている。非特許文献1ではYAGレーザによるビアホール加工が紹介されているが、YAGレーザではビアホール内部に樹脂の残渣があることが確認された。
また、レーザ加工においては、加工されたビアホール内部に凹凸ができるために、スパッタ膜が不均一になる。さらに、凸部の影にはスパッタ膜によるシード層形成がされていないことを確認した。そのため、スパッタ処理されていない部分は、めっきされた銅が樹脂層に拡散する問題点を有している。
【００１０】
特許文献1の方法では、ビアホールを完全に充填することが行なわれてきたが、完全にビアホールを充填するには時間がかかりすぎる欠点があり生産性が悪い。さらに、ビアホールを完全にめっきで充填する場合、めっき部にボイドが出来易い欠点を有していた。
【００１１】
また、ビアホール表面を銅めっきした場合、最表面は銅となるため時間経過に伴って表面の銅が酸化する問題がある。そのため非特許文献1では、有機材料で保護する工程が必要となっている。
【課題を解決するための手段】
【００１２】
半導体用サブストレートにおいて、非感光性の厚膜の樹脂加工を簡易にかつ欠陥を発生せずに行なうため、エキシマレーザを用いてビアホールを形成する。その場合、YAGレーザと比較してビアホール底部での樹脂残渣がなく、回路の接続信頼性が高くなる。
【００１３】
レーザ加工によって出来るビアホール内の凹凸によりチタン、銅スパッタが完全に皮膜形成されないことが起こる。そのため、スパッタ皮膜が形成されていない部分は樹脂中に金属が拡散する原因となるため、スパッタ層の上にコンフォーマルにシードめっきをする事によって拡散を抑制する事が出来る。しかも、スパッタ工程に比較し、大幅に処理時間を短縮することが出来る。
【００１４】
レーザ加工したビアホール側面をスパッタ処理で完全に成膜することは困難である。例えば、スパッタ膜を厚膜化するために長時間スパッタを行うと膜応力によってシード層の皮膜が剥離する危険が生じる。それに対して、スパッタを行わずめっきを施すことにより、容易にシード層を形成する事が出来る。
【００１５】
また、ビアホールに電解めっきするための給電層としてのシード層および樹脂層への拡散防止のため、スパッタによるチタンおよび銅を成膜する。その上にシードめっきを行い、スパッタ層の薄い部分及び未析出層部分をシードめっきで成膜することによって拡散防止層を形成する。または、スパッタを行なわず直接めっきによってシード層を形成することも可能である。
【００１６】
その後、シード層の上に導通層として銅めっきを施す。その際に、処理時間の短縮とビアホール内部の欠陥をなくすために、完全なビアフィリングを行わずビアホールにコンフォーマルなめっきを施す。さらに、銅めっき層の酸化防止のため表面にバリアめっきを施し、銅めっきの回路あるいは電極の信頼性を確保し、さらにめっき時間を大幅に削減する。
【００１７】
また、必要に応じて、再度銅めっきを施し、めっき皮膜を多層化することでその機能や信頼性を向上する。さらに、バリアめっき上に金フラッシュめっきを行い皮膜のボンディング性を向上させることが出来る。また、実装分野で用いられているワイヤーボンディング実装や半田実装では、ニッケルめっき、パラジウムめっき、金めっきと多層めっきを行うことが用いられている。
【発明の効果】
【００１８】
エキシマレーザ用いて樹脂にビアホール加工する場合、ビアホール底部に樹脂の残渣が発生しないことが判明した。従って、ビアホール底部の接続が良好となり、電気導通性の信頼が得られる。
【００１９】
スパッタを用いないでシード層を形成することも可能であり、この場合はめっきを用いることによって大幅に処理時間を短縮することができる。
【００２０】
また、シード層の上に電気導通層である銅めっきをコンフォーマルにめっきすることによりボイドの発生がないめっき膜を生成することが可能となる。
【００２１】
さらに、電気導通層である銅めっき上にバリアめっきすることにより銅層の酸化防止を行うことが出来る。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態を図1〜図11および表1〜13に基づいて説明する。
【００２３】
回路形成するために、ウエハプロセスが終了したウエハまたは、半導体用サブストレートにおいて、半導体素子が形成されている3インチ、4インチ、5インチ、6インチ、8インチもしくは300mmのウエハを用意する。これらに回路形成したサブストレートを図1に示す。
【００２４】
回路形成したウエハ上にマウンターを用いて、図2に示すように、チップを搭載する。
【００２５】
サブストレートあるいはインターポーザとしては、シリコンウエハ、低膨張ガラス、石英、有機材料および化合物半導体を用いる。
【００２６】
チップを載せたウエハに対してスピンコート法によって塗布するために、エポキシ樹脂の脱泡 は、真空遠心脱泡機を用い、塗布はスピンコータで800 rpm、30秒行った後、30μm乃至150μm塗布した結果を表1に示す。
【００２７】
樹脂成膜における樹脂の厚さ
【表１】
2011029308.tif 000003
【００２８】
エポキシ樹脂が、30μm未満の場合はチップを搭載している場合の樹脂表面の平坦化率が低下する。一方、150μmを超える場合はレーザ加工が困難になる。
【００２９】
樹脂を塗布後、ベーキングによって樹脂を硬化させるために、セミキュアをホットプレートで90 ℃、20 min、キュアを恒温槽で室温から250℃まで上昇(約1.5 ℃/min)で上昇後、3時間で室温まで降下させる。
【００３０】
表2にはエポキシ樹脂を含む各種樹脂の評価結果を示す。
【００３１】
各種絶縁樹脂の評価結果
【表２】
2011029308.tif 000004
【００３２】
表2にはポリイミド、シクロベンゾブテン(BCB樹脂)、シリコン樹脂、エポキシ樹脂の試験結果を挙げている。その結果、エポキシ樹脂が最も加工性が高いことが分かった。
【００３３】
図3に示すようにチップを搭載したのち樹脂でコーテングし、レーザ加工によりビアホールを形成する。
【００３４】
レーザとしてはエキシマレーザ、YAGレーザ、CO2レーザを用いた。その中でもエキシマレーザは、ビアホール形成時の樹脂の加工性および内部の残渣に関してよい結果を示した。
【００３５】
CO2レーザでは、樹脂が焦げてしまうことと、100μｍ以下の微細加工が出来ない。
【００３６】
また、図4はYAGレーザで加工したビアホールであり、これはビアホールの底部に樹脂の残渣が発生する。
【００３７】
エキシマレーザとマイクロレンズアレイを組み合わせる事によって、多くの開口径と深さの異なるビアホールを同時に形成する。マイクロレンズアレイを使用する場合は、レンズを微細に円運動させるトレパニング加工を用い、ビアホールの側面部が斜めになる傾向を少なくしている。それぞれのビアホールの開口径は30μm乃至150μmで、深さが30μm乃至150μmのビアホールを形成する。それぞれの加工性について結果を表3、表4に示す。
【００３８】
ビアホールの開口径の違いよる加工性
【表３】
2011029308.tif 000005
【００３９】
ビアホールの深さの違いよる加工性
【表４】
2011029308.tif 000006
【００４０】
表3に示すように、ビアホールの開口径が30μm未満では、レーザ加工でビアホールの形成が困難であり、一方、150μmを超える場合は加工性が悪く加工に時間がかかるため生産性が悪い。
【００４１】
表4に示すように、樹脂の厚さが30μm未満の場合は、段差のあるビアホールの形成がレーザでは困難となり、一方、150μmを超える場合レーザによってビアホールを形成することが困難となる。
【００４２】
エキシマレーザを用いる事によってビアホールの底部に樹脂の残渣がなく加工する事が可能である。その半導体用サブストレートを製造するため、異なる開口径や深さを持つビアホールの断面図およびそのテストパターンを図5に示す。
【００４３】
また、エキシマレーザによってビアホール加工後の断面図を図6に示す。
【００４４】
図６よりエキシマレーザを用いてビアホール加工を行った条件では、ビアホールの底部に残渣が発生することがなく加工することが出来る。
【００４５】
図7はエポキシ樹脂を膜厚120μmで成膜しエキシマレーザでビアホール加工したのちに、シード層を形成するためにスパッタし、シードめっきを行ったビアホールである。
【００４６】
図7は、絶縁樹脂の上にシード層として、拡散防止のためのチタンとシード層として銅をスパッタリングにより形成した。スパッタリング加工はISM(Inductive Super Magnetron)エッチングで70秒後、チタンスパッタを0.5 kW、30 cm3/min、0.5 Paで370秒行い0.15μm成膜させ、銅スパッタを0.5 kW、30 cm3/min、0.5 Paで240秒行い0.30μm成膜させる。
【００４７】
チタンスパッタの厚さは0.01μm乃至0.30μmとする。チタンスパッタの厚さが0.01μm未満の場合は拡散に対するバリア性が低下し、一方、0.30μmを超える場合はスパッタ膜が剥離しやすいため成膜が困難になるとともに、チタン剥離時にチタンを溶解することが難しくなる。
【００４８】
また、銅めっきのシード層となるスパッタの銅の厚さは0.01μm乃至1.0μmとする。スパッタの銅層が0.01μm未満の場合はシード層として薄すぎるため、スパッタの銅膜がめっき成膜に必要な厚さが得られず、銅めっき時にめっき液中に銅が溶解してしまうためめっきが成膜出来ず、一方、1.0μmを超える場合は皮膜が剥離しやすくなるため成膜が困難になる。さらに、パターン形成後の銅エッチングでファインパターンに対応できなくなる。
【００４９】
レーザ加工ではビアホール内部の凹凸が出来やすいことが図6、7から明確であり、ビアホール上部よりスパッタを行なっても、ビアホール内部のすべてをスパッタリングでカバー出来ないことが判明した。
【００５０】
従って、スパッタによって絶縁樹脂の上に拡散防止のチタン層を形成しても、均一にチタン層が成膜できないため、銅が樹脂内部に拡散することが明らかとなった。
【００５１】
図7より、ビアホールの上部から壁面部、底部に沿ってスパッタ層を確認したところ、スパッタを行なっただけでは、チタン層も不均一で、シード層も薄いため、次工程の電解めっきでシード層の溶解が確認された。その結果を表5に示す。
【００５２】
シード層の厚さに関する評価
【表５】
2011029308.tif 000007
【００５３】
そこで、無電解めっきによってシード層を形成し、さらに電解めっきでシード層を厚付けした。その時の膜厚を表6に示す。
【００５４】
各シード層形成時におけるシード層の厚さ
【表６】
2011029308.tif 000008
【００５５】
表6に示すように、スパッタによるシード層形成後のビアホールの内部断面を観察すると、ビアホール底部やビアホール側面でシード層が均一に成膜していない部分や23 nmしかシード層が付いていない部分のあることが判明した。その後、シード層23 nm以下であると、直接電解銅めっきを行うとスパッタの銅膜がめっき成膜に必要な厚さの銅がめっき液中に溶解してしまうため、めっきが成膜出来ないことが判明した。そこで、シード層の補強として、無電解ニッケルめっきを0.2μm施す事によって銅の溶解を防止しシード層を補強した。
【００５６】
ビアホールのめっきに際しては、ビアホールの開口径が30μｍ乃至150μｍで深さが30μｍ乃至150μｍと小さいため、めっき液に入れてもビアホール内部にめっき液が入らず、ビアホール内部に空洞を残しやすい。
【００５７】
本発明では、めっき方法として、ロータリーポンプによって真空状態中で被めっき物をめっき液中に入れることによってめっき液をビアホール内部に完全に入れる方法を用いた。
【００５８】
図8はエキシマレーザによって異なる開口径と深さのビアホール形成後、無電解銅めっきによってシード層を形成し、その後、電解銅めっきによって導通層を成膜したものである。
【００５９】
従って、図8に示すようなビアホールに銅でめっきしても拡散防止層がないまま銅めっきしているため、拡散防止層があるものとの比較をすると明らかな違いがあることが判明した。
【００６０】
ビアホールからの銅の拡散はビアホール断面が出るように加工後、オージェ電子分光分析の線分析によって、ビアホール側面部からの銅の拡散を調べたところ、拡散防止層があるものはビアホール側面部から樹脂内部への拡散は認められないが、拡散防止層がないものは樹脂内部への拡散があり、時間経過とともに拡散距離は長くなっていることが確認された。
【００６１】
シード層形成でスパッタを用いた場合は、ビアホール内部の凹凸が生じるため、シード層が成膜されていない部分が出る。しかし、無電解めっきを用いて、ビアホールにシード層を成膜する場合は、ビアホール内部に凹凸があっても均一にめっきを成膜する事が出来る。
【００６２】
また、スパッタを行なわないでシード層を形成する方法では、シードめっきとして無電解ニッケルめっきを行なえば、直接シード層を形成する事が出来る。しかし、電解めっきを行った場合では、給電層として下地にシード層が形成されていないとめっきを行うことが出来ない。そのためシード層の形成には、電解めっきよりも無電解めっきが優れる。
【００６３】
シード層を形成させる場合、ビアホールのアスペクト比が1越えるスパッタのみ条件では、均一に成膜する事が出来ない。そこで、めっきを用いる事によって、シード層を完全に成膜する事が出来る。めっき時に真空脱泡を用いる事によって、アスペクト比が1を超えるビアホール内部にも均一に成膜する事が可能である。
【００６４】
ビアホール開口径とビアホールの深さの比であるアスペクト比が1未満の場合、シード層としてのスパッタ膜が均一に成膜出来る。しかし、アスペクト比が1以上の場合は、スパッタ膜が均一に成膜されない。この結果を表7に示す。
【００６５】
スパッタによるシード層形成の評価
【表７】
2011029308.tif 000009
【００６６】
そのため、スパッタのシード膜に補強を無電解めっきによってシード層が成膜できる。この結果を表8に示す。
【００６７】
シードめっきによるシード層形成の評価
【表８】
2011029308.tif 000010
【００６８】
しかし、表8に示したようにアスペクト比が高い場合シード層が部分的に析出しない。そこで、めっきの前処理に真空脱泡処理を行なう事により、めっきによってシード層を完全に成膜する事が出来る。この結果を表9に示す。
【００６９】
脱泡処理後のシードめっきによるシード層形成の評価
【表９】
2011029308.tif 000011
【００７０】
表9より、アスペクト比が1を越える場合、スパッタ膜が均一に成膜されていない場合もしくは、スパッタ膜が薄い場合は、めっき液中にシード層が溶解してシード層が部分的になくなり均一にめっきが成膜しないことがあるためシードめっきを行う方が望ましい。また、アスペクト比が1未満の場合でも、シード層の補強としてめっきを用いてよい。
【００７１】
シードめっきを行なったビアホールの断面を図9に示す。
【００７２】
図9より、高いアスペクト比のビアホール内部にめっきを用いる事により、異なる開口径や深さを持つビアホールに対しても、均一にシード層を形成する事が出来る。
【００７３】
シードめっきのための無電解めっき用めっき液は、表10に示す通りである。めっき液のpH調整剤として水酸化ナトリウム、硫酸を用いpH4.5とし、めっき浴温を70℃とした。シードめっきの膜厚は0.2μmとした。
【００７４】
シード無電解めっきの浴組成 
【表１０】
2011029308.tif 000012
【００７５】
無電解めっきを用いたシードめっきの厚さは、0.01μm乃至3.0μmが望ましい。シードめっきの膜厚は、0.01μm未満の場合、下地を完全に成膜できずめっき成膜が不完全であり次の電解めっき時に未析出が出来る。一方、3.0μmを超える場合はめっき膜厚が厚くなり、めっき時間がかかりすぎるため生産性が悪い。
【００７６】
電気導通層として銅めっきの膜厚は、0.1μm乃至20μmとする。銅めっきが0.1μm未満の場合めっきは膜厚が薄いため導通性の信頼性が低下し、一方、20μmを超える場合、パターン形成時にめっきが厚くなるためファインパターンに対応できない。
【００７７】
シードめっき形成後、銅めっきで電気導通層を作り、表面にバリアめっきを施し、その後、銅めっきとバリアめっきを交互に積み重ねてビアホールを充填する。該シードめっきとしては、ニッケル、銅、クロム、亜鉛、錫、カドミウム、コバルト、鉄、金、銀、ルテニウム、ロジウム、パラジウム、プラチナとこれらの金属と析出可能な元素およびその合金であり、その中でもニッケル、銅、コバルト、パラジウム、銀、金が良い。
【００７８】
銅めっき後に表面のバリアめっき層は、銅以外の銅と拡散を起こしにくいめっき皮膜を用いる必要がある。該バリアめっき層としてはニッケル、銅、クロム、亜鉛、錫、カドミウム、コバルト、鉄、金、銀、ルテニウム、ロジウム、パラジウム、プラチナとこれらの金属と析出可能な元素およびその合金であり、その中でもニッケル、銅、コバルト、パラジウム、銀、金が良い。
【００７９】
シード層の上にニッケルめっきを行った後に、導通層として電解銅めっきをビアホールにコンフォーマルにめっきを施した。その電解銅めっきの浴組成を表11に示す。
【００８０】
電解銅めっきのめっき浴組成
【表１１】
2011029308.tif 000013
【００８１】
電解銅めっきには表11に示す組成を用い、光沢剤としてトップルチナBVF-Mを5 ml/dm3添加し、めっき浴温は25℃とし、めっき膜厚を3.0μm、電流密度は1A/dm2で行った。
【００８２】
硫酸銅の濃度は、50 g/dm3乃至250 g/dm3が望ましい。50 g/dm3未満になると高い電流密度でめっきすること出来ないため、やけが発生しやすくなり、一方、250 g/dm3を超える場合は、めっき浴中に硫酸銅が析出しやすくなるため、めっき浴の管理が複雑になる。
【００８３】
硫酸濃度は、20 g/dm3乃至270 g/dm3が望ましい。20 g/dm3未満になるとめっき浴の導通性が低下してしまうため、表面がやけ易いめっきとなり、一方、270 g/dm3を超える場合は、めっき浴中に硫酸銅が析出しやすくなるためにめっき浴の管理が複雑になる。
【００８４】
塩化物イオン濃度は、1 mg/dm3乃至200 mg/dm3が望ましい。1 mg/dm3未満になると、各種添加剤が正常に作用しにくく、一方、200 mg/dm3を超える場合は、曇りややけが発生するため良好なめっき皮膜が得られにくい。
【００８５】
塩化物イオンは、水溶性塩素化合物を添加することによって塩化物イオン濃度をコントロールすることが出来る。それは、塩酸、塩化ナトリウム、塩化カリウムなどを1種類、もしくは併用添加してもよい。
【００８６】
電解銅めっきにおいて、めっき皮膜は、硫酸銅めっき、ピロリン酸銅めっき、シアン化銅めっき、また無電解銅めっきによって析出させる。
【００８７】
硫酸銅めっきにおいて、電流密度は、0.1 A/dm2乃至5 A/dm2が望ましい。電流密度が、0.1 A/dm2未満の場合めっき時間が長くなりすぎるため生産性が上がらないので適さず、一方、5 A/dm2以上の場合、めっき皮膜にやけが発生し良好なめっきが得られない。
【００８８】
めっき浴温は、15℃乃至30℃が望ましい。めっき浴温が15℃未満の場合は、めっき浴の溶解度が低下し結晶が析出しやすくなるために管理が難しく、一方、めっき浴温が30℃を超える場合は、添加剤の消耗が早いためにめっき液の管理コストが高くなる。
【００８９】
導通層の形成は無電解銅めっきで行なうことも可能である。そのめっき浴組成を表12に示す。
【００９０】
無電解銅めっきのめっき浴組成
【表１２】
2011029308.tif 000014
【００９１】
無電解銅めっきは、表12に示す条件で行い、めっき浴の調整として水酸化ナトリウムと硫酸を用いてpHは12.5、めっき浴温は35℃で行なった。
【００９２】
電解銅めっきにおいて、コンフォーマルめっきを施す事によって、めっき時間を短縮することが出来る。開口径や深さの異なるビアホールにボイドやシームなしで完全にフィリングするためには、電流値をコントロールしてめっき時間が約180分かかり生産性が悪い。しかし、コンフォーマルめっきを約3μmを施した場合は、めっき時間が約5分と大幅にめっき時間を短縮することができる。
【００９３】
コンフォーマルめっきを施す事によってめっき時間を短縮化することが出来るため、通電時間が短くめっきの添加剤の寿命が長くなる。また、余分な銅やめっき成膜時間に掛からないことから、環境に配慮しためっきである。
【００９４】
コンフォーマルめっきを施すと、ビアフィル用の高価な添加剤を使用しなくても安価な光沢剤、もしくは添加剤を添加しない表13に示す硫酸銅と硫酸の単純浴からでもめっきをする事が可能であり、めっき液の管理が簡単である。
【００９５】
電解銅めっきのめっき浴組成
【表１３】
2011029308.tif 000015
【００９６】
コンフォーマルめっきの多層構造を図10に示す。
【００９７】
図10のa)はビアホールにシードめっきを行ったもの、b)はシードめっきに電気導通層としてコンフォーマルに銅めっきを行ったもの、c)はb)で行った銅めっきをさらに銅で厚膜化したもの、d)はb)をさらにバリアめっきしたもの、e)はd)にさらに銅めっきを行ったもの、f)はe)にさらにバリアめっきを行ったサンプルの断面図を示す。
【００９８】
図10のような構造体を作製することによって、ビアホール内を銅めっきによって完全にフィリングすることなく接続信頼性の高いめっきが得られる。
【００９９】
また、図10に示すように開口径と深さの異なるビアホールに対して、完全にコンフォーマルにめっきをすることによって、めっき成膜時間を大幅に短縮させることが出来るとともに、樹脂の拡散を防止する。
【０１００】
コンフォーマルめっきの多層めっきの一例を図11に示す。
【０１０１】
図11より、コンフォーマルめっきを行うことによって、ビアホール内部にもめっきが成膜していることによって、接続信頼性の高いめっきが成膜されている。
【０１０２】
シード層を形成した後に銅めっきによってビアホール内部に導通層をコンフォーマルめっきで形成したのちに、バリアめっきとしてニッケルめっきを施した。その後、実装工程として金めっきや錫めっきを行い実装の形態に合わせてめっきを行う。
【０１０３】
銅めっき後のバリアめっきに、さらに銅めっき、バリアめっきを多層構造にコンフォーマルめっきを行なう事によって、実装の形態を幅広く行なうことが出来るようになる。
【０１０４】
銅めっき層が厚い場合、銅を析出するのに時間が掛かるが、コンフォーマルめっきを用いた場合、銅を薄膜化することが出来る。
また、単純なめっき浴組成でめっきできるため、めっき浴の管理が簡単であり、また高価な添加剤を使用しなくてもいいため、薬品代や管理費用が安価である。
【０１０５】
バリアめっきの膜厚は、0.1μm乃至3.0μmが望ましい。0.1μm未満の場合は、めっき皮膜にピットやピンホールが発生や拡散を防止するためのバリア性が低下するため接続信頼性が低下し、一方、3.0μmを超える場合は、めっき時間が長くなるため生産性が悪い。
【０１０６】
バリアめっきを行わないと銅の表面外観が悪くなり、その上に半田実装やワイヤーボンディング実装がしにくくなるため、バリアめっきが必要である。
【産業上の利用可能性】
【０１０７】
本発明の特徴はワイヤーボンディングやフリップチップなどの用途に応じてさらに銅めっきの上にコンフォーマルめっきを施す金属を変えることが出来る。
また、コンフォーマルめっき後、さらに、ニッケルなどバリアめっきで用いる金属でコンフォーマルにめっきすることにより、銅の酸化防止や接続信頼性、実装の可能性が広がることである。
【０１０８】
多層の実装においては、本発明を用いることによって、バリア層に錫めっきを用いる事と半田実装が可能になり半田付け性が向上する。また、銅にニッケルめっき、その後金めっきを施す事によって、半田実装やワイヤーボディング実装が可能になる。さらに、バリア層に錫めっきを用いる事によってBGA基板にも対応する。
【０１０９】
コンフォーマルめっきの多層めっきは、生産性が高く、熱ストレスの影響を受けにくい、熱膨張係数が低いので、埋めなくてもよい、ファインパターンが可能であり、フレキシブル、ACF、NCF、ワイヤーボンディング、フリップチップに適用が可能である。
【図面の簡単な説明】
【０１１０】
【図１】パターン形成後の外観
【図２】サブストレート上のチップ及び樹脂
【図３】ビアホールのレーザ加工のイメージ
【図４】YAGレーザ加工後の断面写真
【図５】異なる開口径と異なる深さをもつビアホール断面図とパターン図
【図６】エキシマレーザ加工後の断面写真
【図７】シードめっきまで行なったビアホールの断面像
【図８】異なる開口径のビアホールへのめっきの断面図
【図９】シードめっきを行ったビアホールの断面図
【図１０】コンフォーマルめっきの多層構造の断面図
【図１１】多層めっきのビアホールの断面図
【符号の説明】
【０１１１】
1  シリコンウエハ
2  パターン
3  チップ
4  樹脂
5  サブストレート
6  レーザ
7  ビアホール
8  樹脂残渣
9  スパッタ層
10  銅めっき(導通層)
11  シードめっき
12  バリアめっき
【図１】
2011029308.tif 000016
【図２】
2011029308.tif 000017
【図３】
2011029308.tif 000018
【図４】
2011029308.tif 000019
【図５】
2011029308.tif 000020
【図６】
2011029308.tif 000021
【図７】
2011029308.tif 000022
【図８】
2011029308.tif 000023
【図９】
2011029308.tif 000024
【図１０】
2011029308.tif 000025
【図１１】
2011029308.tif 000026