(57)【要約】【課題】素子のばらつきに依存せず、水晶発振周波数に依存するのみの中心周波数変動分と、高いＱ値を有する高精度なＢＰＦ回路を提供する。【解決手段】入出力間に接続され、入力信号電圧Ｖiをシステムクロック周波数ｆscで切り替えるスイッチ４と、スイッチ４と接地電位間に接続されるスイッチト・キャパシタＣsと、出力と接地電位間に接続される複数のサンプル・ホールドキャパシタＣと、出力と接地電位間に接続され、サンプル・ホールドキャパシタＣのそれぞれに直列接続された複数のサンプル・ホールドスイッチＳＷ0〜ＳＷnとを備え、サンプル・ホールドスイッチＳＷ0〜ＳＷnは、サンプリングクロック周波数ｆsacで１個ずつ順次にオンにされて、サンプル・ホールドキャパシタＣにサンプル時間に現れる信号電圧を保持し、サンプル・ホールドスイッチＳＷ0〜ＳＷnを巡回的に順次に切り替えるＢＰＦ回路１。【選択図】図１
2011082875.tif 000002
【特許請求の範囲】
【請求項１】
入出力間に接続され、入力信号電圧をシステムクロック周波数で切り替えるスイッチと、
前記スイッチと接地電位間に接続されるスイッチト・キャパシタと、
出力と接地電位間に接続される複数のサンプル・ホールドキャパシタと、
出力と接地電位間に接続され、前記サンプル・ホールドキャパシタのそれぞれに直列接続された複数のサンプル・ホールドスイッチと
を備え、前記サンプル・ホールドスイッチは、サンプリングクロック周波数で１個ずつ順次にオンにされて、前記サンプル・ホールドキャパシタにサンプル時間に現れる信号電圧を保持し、前記サンプル・ホールドスイッチを巡回的に順次に切り替えることを特徴とするバンドパスフィルタ回路。
【請求項２】
前記システムクロック周波数と前記サンプリング周波数は、同一のクロック源から供給することを特徴とする請求項１に記載のバンドパスフィルタ回路。
【請求項３】
前記システムクロック周波数および前記サンプリング周波数は、前記入力信号電圧の中心周波数を分周し、あるいは逓倍して得ることを特徴とする請求項１に記載のバンドパスフィルタ回路。
【請求項４】
前記システムクロック周波数および前記サンプリング周波数は、ＰＬＬ回路若しくはＤＬＬ回路を用いて発生させることを特徴とする請求項３に記載のバンドパスフィルタ回路。
【請求項５】
前記システムクロック周波数は、前記サンプリング周波数に等しいことを特徴とする請求項１に記載のバンドパスフィルタ回路。
【請求項６】
前記システムクロック周波数および前記サンプリング周波数は、水晶発振子に接続され、水晶発振周波数の水晶発振信号を受信し、サンプリング信号およびシステムクロック信号を出力する発振器およびカウンタによって生成され、前記サンプリングクロック周波数は、前記発振器およびカウンタに接続され、前記サンプリング信号を受信し、サンプリングクロック信号を出力するサンプリングクロック発生用カウンタによって生成されることを特徴とする請求項１に記載のバンドパスフィルタ回路。
【請求項７】
前記スイッチと前記複数のサンプル・ホールドスイッチは、いずれもＭＯＳトランジスタで構成したことを特徴とする請求項１に記載のバンドパスフィルタ回路。
【請求項８】
前記スイッチは、入出力間に直列接続され、システムクロック周波数でスイッチされる第１および第２のアナログスイッチと、前記第１および第２のアナログスイッチのゲート間に接続されたインバータとを備えることを特徴とする請求項１に記載のバンドパスフィルタ回路。
【請求項９】
前記第１および第２のアナログスイッチは、それぞれｎチャンネルＭＯＳトランジスタとｐチャンネルＭＯＳトランジスタの並列化ＣＭＯＳトランスファスイッチとこれらのゲート間を接続するインバータを備えることを特徴とする請求項８に記載のバンドパスフィルタ回路。
【請求項１０】
第１入出力間に接続され、第１入力信号電圧をシステムクロック周波数で切り替える第１のスイッチと、
前記第１のスイッチと接地電位間に接続される第１のスイッチト・キャパシタと、
第２入出力間に接続され、第２入力信号電圧をシステムクロック周波数で切り替える第２のスイッチと、
前記第２のスイッチと接地電位間に接続される第２のスイッチト・キャパシタと、
第１出力と第２出力間に接続される複数のサンプル・ホールドキャパシタと、
第１出力と第２出力間に接続され、前記サンプル・ホールドキャパシタのそれぞれに直列接続された複数のサンプル・ホールドスイッチと
を備え、前記サンプル・ホールドスイッチは、サンプリングクロック周波数で１個ずつ順次にオンにされて、前記サンプル・ホールドキャパシタにサンプル時間に現れる信号電圧を保持し、前記サンプル・ホールドスイッチを巡回的に順次に切り替えることを特徴とするバンドパスフィルタ回路。
【請求項１１】
前記第１の出力と前記第２の出力間に接続された差動増幅回路を備えることを特徴とする請求項１０に記載のバンドパスフィルタ回路。
【請求項１２】
前記第１のスイッチと前記第２のスイッチは、位相が互いに１８０°ずれてスイッチされることを特徴とする請求項１０に記載のバンドパスフィルタ回路。
【請求項１３】
前記第１のスイッチと前記第２のスイッチは、同時に入力側に切り替え、次に同時に出力側に切り替えるという動作を交互に行うことを特徴とする請求項１０に記載のバンドパスフィルタ回路。
【請求項１４】
前記システムクロック周波数と前記サンプリング周波数は、同一のクロック源から供給することを特徴とする請求項１０に記載のバンドパスフィルタ回路。
【請求項１５】
前記システムクロック周波数および前記サンプリング周波数は、前記第１若しくは第２入力信号電圧の中心周波数を分周し、あるいは逓倍して得ることを特徴とする請求項１０に記載のバンドパスフィルタ回路。
【請求項１６】
前記システムクロック周波数および前記サンプリング周波数は、ＰＬＬ回路若しくはＤＬＬ回路を用いて発生させることを特徴とする請求項１２に記載のバンドパスフィルタ回路。
【請求項１７】
前記システムクロック周波数は、前記サンプリング周波数に等しいことを特徴とする請求項１０に記載のバンドパスフィルタ回路。
【請求項１８】
前記システムクロック周波数および前記サンプリング周波数は、水晶発振子に接続され、水晶発振周波数の水晶発振信号を受信し、サンプリング信号およびシステムクロック信号を出力する発振器およびカウンタによって生成され、前記サンプリングクロック周波数は、前記発振器およびカウンタに接続され、前記サンプリング信号を受信し、サンプリングクロック信号を出力するサンプリングクロック発生用カウンタによって生成されることを特徴とする請求項１０に記載のバンドパスフィルタ回路。
【請求項１９】
前記第１および第２のスイッチと前記複数のサンプル・ホールドスイッチは、いずれもＭＯＳトランジスタで構成したことを特徴とする請求項１０に記載のバンドパスフィルタ回路。
【請求項２０】
アンテナに接続された低雑音増幅回路と、
前記低雑音増幅回路に接続された周波数変換回路と、
前記周波数変換回路に接続されたローパスフィルタと、
前記ローパスフィルタに接続された請求項１に記載のバンドパスフィルタ回路と、
前記バンドパスフィルタ回路に接続された中間周波増幅回路と、
前記中間周波増幅回路に接続された検波回路と、
水晶発振子に接続されたクロック発生回路と、
前記クロック発生回路に接続された周波数シンセサイザと、
前記周波数シンセサイザに接続され、前記周波数変換回路に局部発振周波数信号を供給する局部発振回路と
を備え、前記クロック発生回路は、前記バンドパスフィルタ回路に供給するシステムクロック信号およびサンプリングクロック信号を発生することを特徴とする受信機。
【請求項２１】
請求項１〜１９のいずれかに１項に記載のバンドパスフィルタ回路を備えることを特徴とするトランスバーサルフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンドパスフィルタ（帯域通過型フィルタ：以下ＢＰＦと略する）回路に関し、特に、電気回路に使用されるアナログＢＰＦにアナログ離散回路技術を適用したＢＰＦ回路に関する。
【背景技術】
【０００２】
電気回路においてＢＰＦ回路を構成する場合には、インダクタとキャパシタを組み合わせて、共振回路特性を利用した受動フィルタによる構成が一般的である。あるいは、他の構成方法としては、抵抗、キャパシタおよび増幅器を組み合わせたアクティブフィルタの構成がある。
【０００３】
ところで集積回路内において、ＢＰＦ回路を構成する場合、インダクタやキャパシタを構成部品として集積化する場合、インダクタやキャパシタの値として使用できる値は、まだ非常に小さい値に限定されている。
【０００４】
従って、低い周波数のアナログＢＰＦ回路を集積回路内で実現する場合は、専らアクティブフィルタが使用されている。
【０００５】
しかしながら、アクティブフィルタを構成する抵抗およびキャパシタは、プロセス変動や温度変化によって、それぞれその値が±２０％、±１５％程度変化する。このため、これらの部品を使用して高精度アクティブフィルタを構成するには、トリミング等の手法で集積回路が完成した後で微調整を行う必要があり、大きなコスト負担が発生する。
【０００６】
別な解決策として、抵抗の代わりにキャパシタをスイッチングするスイッチド・キャパシタ（ＳＣ:Switched Capacitor）技術をＢＰＦ回路に適用すると、精度を非常に良くすることができる。
【０００７】
すなわち、ＳＣによる等価抵抗Ｒeは、Ｒe＝１／（ｆ×Ｃso）で表される。ここで、ｆはスイッチング周波数、Ｃsoはスイッチされる容量を示す。
【０００８】
例えば、抵抗ＲoとキャパシタＣoを使用した１次ローパスフィルタのカットオフ周波数ｆcは、fc＝１／（２πＲoＣo）で表される。この場合、ＲoとＣoがばらつくと、そのままこれらの積でカットオフ周波数ｆcがばらつくことになる。
【０００９】
もしも、ＳＣを使用し、抵抗Ｒoを、スイッチング周波数ｆとスイッチされる容量Ｃsoに置換した場合、カットオフ周波数ｆcは次式で示される。すなわち、ｆc＝１／（２π・Ｃo・（１／(ｆ・Ｃso)）＝（ｆ／２π）・(Ｃso／Ｃo)で表される。
【００１０】
この式から、スイッチング周波数ｆの発振器として水晶発振子を使用する場合、水晶発振子の周波数のばらつきは１０数ｐｐｍであるため、実用上は全く問題が無い精度が得られるはずである。また、２πは定数であるため、ＣsoとＣoのばらつきで、カットオフ周波数ｆcのばらつきが決定される。
【００１１】
集積回路によってＢＰＦ回路を構成した場合、同じ製造プロセスで製造される素子は、同じ傾向でばらつく。このため、例えば、Δ％の誤差が生じる場合の(Ｃso／Ｃo)のばらつきは、Ｃso(１±Δ)／Ｃo(１±Δ)＝Ｃs／Ｃoで表され、容量のばらつきがあっても、相対的に誤差がキャンセルされるので、理論的にはバラツキがほとんど無いことになる。
【００１２】
しかしながら、現在の半導体プロセスを用いて形成されるキャパシタの相対精度は、０．１％〜０．２％程度である。このため、未だカットオフ周波数ｆcには、ばらつきが発生する。
【００１３】
さらに精度を上げる方法として、例えば、入力周波数をサンプリングし、振幅成分をキャパシタに電荷量として蓄えて特定の周波数を通過させ、それ以外の周波数成分を減衰させる方法がある（例えば、特許文献１および特許文献２参照。）。
【００１４】
しかしながら、特許文献１および特許文献２に開示された回路では、入力段に抵抗を使用しているため、製造プロセスのバラツキや温度による抵抗の変化のため、クオリティーファクタＱの値が変化するという問題点がある。
【００１５】
さらに、入力段の抵抗値は、一般的に、数１００ｋΩ〜数ＭΩのオーダであるため、集積回路として構成する場合、形状が大きくなり、対基板間の分布容量により、信号が減衰してしまうという問題点もある。したがって、従来の高いＱ値を有するＢＰＦ回路では、十分な精度がとれていないという問題点がある。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特許第３６７６５２７号公報
【特許文献２】特許第３６７６５２８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明の目的は、基本的に集積回路を構成する素子のばらつきに関係なく、水晶発振子の周波数バラツキに依存するのみの中心周波数変動分と、高いＱ値を有するＢＰＦ回路を提供することにある。
【課題を解決するための手段】
【００１８】
本発明の一態様によれば、入出力間に接続され、入力信号電圧をシステムクロック周波数で切り替えるスイッチと、前記スイッチと接地電位間に接続されるスイッチト・キャパシタと、出力と接地電位間に接続される複数のサンプル・ホールドキャパシタと、出力と接地電位間に接続され、前記サンプル・ホールドキャパシタのそれぞれに直列接続された複数のサンプル・ホールドスイッチとを備え、前記サンプル・ホールドスイッチは、サンプリングクロック周波数で１個ずつ順次にオンにされて、前記サンプル・ホールドキャパシタにサンプル時間に現れる信号電圧を保持し、前記サンプル・ホールドスイッチを巡回的に順次に切り替えるバンドパスフィルタ回路が提供される。
【発明の効果】
【００１９】
本発明によれば、基本的に集積回路を構成する素子のばらつきに関係なく、水晶発振子の周波数バラツキに依存するのみの中心周波数変動分と、高いＱ値を有するＢＰＦを提供することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施の形態に係るバンドパスフィルタ回路の模式的回路構成図。
【図２】本発明の第１の実施の形態に係るバンドパスフィルタ回路の特性の説明図。
【図３】本発明の第１の実施の形態に係るバンドパスフィルタ回路に適用するクロック発生回路の模式的ブロック構成図。
【図４】図３のクロック発生回路において使用する信号波形のタイミングチャート図。
【図５】本発明の第１の実施の形態に係るバンドパスフィルタ回路の具体的な回路構成例。
【図６】本発明の第１の実施の形態に係るバンドパスフィルタ回路のシミュレーションに用いた回路構成例。
【図７】図６のバンドパスフィルタ回路の動作タイミングチャート図。
【図８】本発明の第１の実施の形態に係るバンドパスフィルタ回路の動作波形例であって、図６の回路構成例において、中心周波数ｆ0の入出力波形例。
【図９】本発明の第１の実施の形態に係るバンドパスフィルタ回路の動作波形例であって、図６の回路構成例において、中心周波数ｆ0から＋１０ｋＨｚ離れた時の入出力波形例。
【図１０】図９の出力波形の拡大図。
【図１１】本発明の第１の実施の形態に係るバンドパスフィルタ回路の別の具体的な回路構成例。
【図１２】本発明の第１実施の形態に係るバンドパスフィルタ回路を受信機の中間周波ＢＰＦに適用した応用例の模式的ブロック構成図。
【図１３】本発明の第２の実施の形態に係るバンドパスフィルタ回路の模式的回路構成図。
【図１４】本発明の第２の実施の形態に係るバンドパスフィルタ回路の具体的な回路構成例。
【図１５】本発明の第２の実施の形態の変形例に係るバンドパスフィルタ回路の模式的回路構成図。
【図１６】本発明の第２の実施の形態の変形例に係るバンドパスフィルタ回路の具体的な回路構成例。
【発明を実施するための形態】
【００２１】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各回路素子の平面寸法の関係、配置、大きさ等は現実のものとは異なることに留意すべきである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００２２】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各回路素子の配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００２３】
（第１の実施の形態）
本発明の第１の実施の形態に係るバンドパスフィルタ回路の模式的回路構成は、図１に示すように表される。また、第１の実施の形態に係るバンドパスフィルタ回路の特性は、例えば、図２に示すように表される。
【００２４】
図２において、ＢＰＦのＱ値は、Ｑ＝ｆ0/Δfで求められる。ここで、ｆ0は、中心周波数を表し、Δfは、中心周波数ｆ0のＱ値から３ｄＢ低下する範囲の周波数幅を表す。
【００２５】
第１の実施の形態に係るバンドパスフィルタ回路１は、図１に示すように、入出力間に接続され、入力信号電圧Ｖiをシステムクロック周波数ｆscで切り替えるスイッチ４と、スイッチ４と接地電位間に接続されるスイッチト・キャパシタＣsと、出力と接地電位間に接続される複数のサンプル・ホールドキャパシタＣと、出力と接地電位間に接続され、サンプル・ホールドキャパシタＣのそれぞれに直列接続された複数のサンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnとを備える。
【００２６】
サンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnは、サンプリングクロック周波数ｆsacで１個ずつ順次にオンにされて、サンプル・ホールドキャパシタＣにサンプル時間に現れる出力信号電圧Ｖoを保持し、サンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnを巡回的に順次に切り替える。（ｎ＋１）は、スイッチの段数である。出力信号電圧Ｖoは、高入力インピーダンスを有するバッファ増幅器３を介して増幅されて、バッファ出力電圧Ｖoutを得る。
【００２７】
第１の実施の形態に係るバンドパスフィルタ回路に適用するクロック発生回路の模式的ブロック構成は、図３に示すように、水晶発振子１０と、水晶発振子１０に接続された発振器およびカウンタ１２と、発振器およびカウンタ１２に接続されたサンプリングクロック発生用カウンタ１４とを備える。
【００２８】
図３に示すように、水晶発振子１０は、発振器およびカウンタ１２に水晶発振周波数ｆxを有する水晶発振信号Ｓxを供給する。発振器およびカウンタ１２は、水晶発振周波数ｆxの水晶発振信号Ｓxを受信し、サンプリング周波数ｆsを有するサンプリング信号Ｓsおよびシステムクロック周波数ｆscを有するシステムクロック信号Ｓscを出力する。
【００２９】
サンプリングクロック発生用カウンタ１４は、発振器およびカウンタ１２より、サンプリング周波数ｆsを有するサンプリング信号Ｓsを受信し、サンプリングクロック周波数ｆsacを有するサンプリングクロック信号Ｓ0,Ｓ1,Ｓ2,Ｓ3,…，Ｓnを出力する。
【００３０】
図３のクロック発生回路１６において使用する信号波形のタイミングチャートは、図４に示すように表される。
【００３１】
図４には、水晶発振周波数ｆxを有する水晶発振信号Ｓx、システムクロック周波数ｆscを有するシステムクロック信号Ｓsc、サンプリング周波数ｆsを有するサンプリング信号Ｓs、およびサンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnをそれぞれスイッチするサンプリングクロック信号Ｓ0，Ｓ1，Ｓ2,…，Ｓn-1，Ｓnの各波形が図示されている。サンプリングクロック信号Ｓ0，Ｓ1，Ｓ2,…，Ｓn-1，Ｓnの各波形は、サンプリングクロック周波数ｆsacで同期している。サンプリングクロック周波数ｆsacは、入力信号電圧Ｖiの中心周波数ｆ0に同期している。
【００３２】
サンプリング周波数fsには、中心周波数f0のｎ倍の周波数が用いられ、これは水晶発振子１０等の高安定度な発振器で発生させることができる。
【００３３】
図４に示すように、サンプリング周波数ｆsを有するサンプリング信号Ｓsは、１／（ｎ＋１）で分周され、１クロックずつシフトして、サンプリングクロック周波数ｆsacを有するサンプリングクロック信号Ｓ0,Ｓ1,Ｓ2,Ｓ3,…，Ｓnを発生している。
【００３４】
サンプリングクロック信号Ｓ0,Ｓ1,Ｓ2,Ｓ3,…，Ｓnは、それぞれサンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnに供給され、順次サンプル・ホールドキャパシタＣをスイッチする。サンプリングクロック信号Ｓ0,Ｓ1,Ｓ2,Ｓ3,…，Ｓnによるサンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnの供給動作は、（ｎ＋１）回で１周期を構成する。このようにして、サンプル・ホールドキャパシタＣの電位は、サンプリング・ホールドされる。
【００３５】
したがって、入力信号電圧Ｖiの中心周波数ｆ0がこのサンプリングクロック信号Ｓ0,Ｓ1,Ｓ2,Ｓ3,…，Ｓnの周波数に完全に同期するならば、サンプル・ホールドキャパシタＣに蓄えられる電圧値は一定となり、最終的にこれらのサンプル・ホールドキャパシタＣに蓄えられた電圧相当分が出力信号電圧Ｖoとして出力される。
【００３６】
もしも入力信号電圧Ｖiの中心周波数ｆ0がサンプリングクロック信号Ｓ0,Ｓ1,Ｓ2,Ｓ3,…，Ｓnの周波数と一致しなければ、サンプル・ホールドキャパシタＣ内の電圧が打ち消されて、振幅が減衰する。つまりバンドパスフィルタの特性が得られる。
【００３７】
図１に示された第１の実施の形態に係るＢＰＦ１の構成によるＱ値は、ＳＣ技術を使用した等価抵抗Ｒｅ＝１／（ｆsc×Ｃs）によって、（１）式で表される。
【００３８】
Ｑ＝π・ｆ0・ｎ・Ｃ・Ｒｅ＝π・ｆ0・ｎ・Ｃ・／(fsc・Ｃs)
＝π・ｎ・(ｆ0/ｆsc)・(Ｃ／Ｃs)                                      （１）
ここで、スイッチト・キャパシタＣsを切り替える周波数が、システムクロック周波数fscに等しい。一般的には、fsc＞＝fsが成立する。
【００３９】
したがって、システムクロック周波数fscの発生に周波数の安定な水晶発振子１０等を用いると、Ｑ値のばらつきは、容量比Ｃ／Ｃsの相対ばらつきのみとなる。
【００４０】
集積回路内でのキャパシタの相対ばらつきは、±０．１％〜±０．２％程度であるため、Ｑ値のばらつきは非常に小さくなる。
【００４１】
さらに、もしもｆsc＝ｆsが成立するとすると、Ｑ値は、（２）式で表される。
【００４２】
Ｑ＝π・(ｆ0/ｆs)・ｎ・(Ｃ／Ｃs)＝π・（Ｃ／Ｃs）                （２）
Ｑ値は、単純に容量比Ｃ／Ｃsに定数πを掛けた値となる。すなわち、ｆsc＝ｆsの関係を有する可変中心周波数のＢＰＦ回路１を構成すれば、中心周波数ｆ0に関係なく、Ｑの値を一定とするＢＰＦ回路１を構成することができる。
【００４３】
システムクロック周波数ｆscとサンプリング周波数ｆsは、同一のクロック源から供給されていても良い。あるいは、システムクロック周波数ｆscおよびサンプリング周波数ｆsは、入力信号電圧Ｖiの中心周波数ｆ0を分周し、あるいは逓倍して生成しても良い。
【００４４】
システムクロック周波数fscとサンプリング周波数ｆsは非同期でも構わないがビートノイズが発生し易い点などを考慮すると、同期をとった方が望ましい。つまり、これらのシステムクロック周波数fsc、サンプリング周波数ｆsの信号源が同一発振回路あるいは同一クロック信号入力から生成されていることが望ましい。あるいは入力信号電圧の中心周波数0から分周や逓倍を行って、システムクロック周波数fscおよびサンプリング周波数fsを生成することが望ましい。
【００４５】
また、同様に同一クロック源を使って位相同期ループ（ＰＬＬ：Phase locked loop）回路あるいは遅延同期ループ（ＤＬＬ:Delayed locked loop）回路などを構成し、任意のシステムクロック周波数fsc、サンプリング周波数fsを発生させる方法を使用しても良い。
【００４６】
以上のように、第１の実施の形態に係るＢＰＦ回路１によれば、水晶発振子１０からシステムクロック周波数fscとサンプル・ホールドのサンプリング周波数ｆsを発生させるため、水晶発振子１０を除いて、他の受動素子のばらつきにほぼ影響無く、安定した中心周波数ｆ0と、高いＱ値を得ることができる。
【００４７】
第１の実施の形態に係るＢＰＦ回路１の具体的な回路構成例は、図５に示すように表される。図５においては、図１のサンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnをそれぞれｎチャンネルＭＯＳトランジスタＱ0，Ｑ1，Ｑ2,…，Ｑn-1，Ｑnで置換し、スイッチ４をｎチャンネルＭＯＳトランジスタＱＡとＱＢで構成している。それぞれｎチャンネルＭＯＳトランジスタＱ0，Ｑ1，Ｑ2,…，Ｑn-1，Ｑnのゲートには、サンプリングクロック信号Ｓ0，Ｓ1，Ｓ2,…，Ｓn-1，Ｓnが供給される。また、ｎチャンネルＭＯＳトランジスタＱＡとＱＢのゲートには、システムクロック信号Ｓscに同期したゲート信号Ｓcおよび／Ｓcがそれぞれ供給される。基本的な動作は、図１のＢＰＦ回路１と同様であるため、重複説明は省略する。
【００４８】
第１の実施の形態に係るＢＰＦ回路１のシミュレーションに用いた回路構成例を図６に示す。また、図６のＢＰＦ回路１において、スイッチング信号Ｓ0，Ｓ1，Ｓ2,…，Ｓ15の動作タイミングチャートは、図７に示すように表される。
【００４９】
図６においては、図１のサンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnをそれぞれｎチャンネルＭＯＳトランジスタＱ0，Ｑ1，Ｑ2,…，Ｑn-1，Ｑnで置換し、スイッチ４をアナログスイッチ２０および２２とインバータ１８で構成している。基本的な動作は、図１のＢＰＦ回路１と同様であるため、重複説明は省略する。
【００５０】
図６および図７において、動作条件は以下の通りである。すなわち、中心周波数f0は、４５０ｋＨｚ、スイッチの段数（ｎ＋１）は１６段、サンプル・ホールドキャパシタＣの値は５ｐＦ、システムクロック周波数ｆscは、７．２ＭＨｚ、スイッチト・キャパシタＣsの値は０．１ｐＦである。サンプリングクロック信号Ｓ0，Ｓ1，Ｓ2,…，Ｓ15の周期Ｔｗは、１／４５０ｋＨｚ＝２．２２μｓｅｃであり、パルス幅Ｔsは、１／（４５０ｋＨｚ×１６）＝０．１３９μｓｅｃである。この時の等価抵抗Ｒｅ値は、Ｒｅ＝１／（７．２２×１０6・０．１×１０-12）＝１．３９×１０6Ωである。
【００５１】
図６の回路構成例において、中心周波数ｆ0の入出力波形例は、図８に示すように表される。図８に示すように、入力信号電圧Ｖi＝３００ｍＶppに対して、出力信号電圧Ｖo＝２７５ｍＶppが得られており、したがって、減衰量の値は、約−０．７５ｄＢである。
【００５２】
図６の回路構成例において、中心周波数ｆ0から＋１０ｋＨｚ離れた時の入出力波形例は、図９に示すように表される。また、拡大された出力信号電圧Ｖoの波形は、図１０に示すように表される。図９および図１０に示すように、出力信号電圧Ｖo＝４１ｍＶppが得られており、中心周波数ｆ0の時の出力信号電圧Ｖo＝２７５ｍＶppに比べて、減衰量は、−２０ｌｏｇ(４１／２７５)＝−１６．５ｄＢである。
【００５３】
理論的な減衰量Ｌは、（３）式で表される。
【００５４】
Ｌ＝２０ｌｏｇ{(１＋(Ｑ・Ｇ)2)}                                  （３）
ここで、Ｇ＝(ｈ〜(１／ｈ))、ｈ＝（ｆ0＋Δｆ）／ｆ0である。
【００５５】
したがって、Δｆ＝１０ｋＨｚとすると、理論的な減衰量は、−１６．８７ｄＢとなり実際の値とほとんど同じである。
【００５６】
さらなる減衰量を要求する場合は、第１の実施の形態に係るＢＰＦ回路１を数段カスケードに接続すると良い。各周波数ポイントにおいて減衰量がｄＢで加算されるためである。
【００５７】
第１の実施の形態に係るＢＰＦ回路１の別の具体的な回路構成例は、図１１に示すように表される。図１１においては、図１のサンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnをそれぞれｎチャンネルＭＯＳトランジスタＱ0，Ｑ1，Ｑ2,…，Ｑn-1，Ｑnで置換し、スイッチ４をアナログスイッチ２０および２２とインバータ１８で構成している。さらに、アナログスイッチ２０をｎチャンネルＭＯＳトランジスタＱｎ１とｐチャンネルＭＯＳトランジスタＱｐ１の並列化ＣＭＯＳトランスファスイッチとこれらのゲート間を接続するインバータ１９で構成している。同様に、アナログスイッチ２２をｎチャンネルＭＯＳトランジスタＱｎ２とｐチャンネルＭＯＳトランジスタＱｐ２の並列化ＣＭＯＳトランスファスイッチとこれらのゲート間を接続するインバータ２１で構成している。基本的な動作は、図１、図５若しくは図６のＢＰＦ回路１と同様であるため、重複説明は省略する。
【００５８】
（応用例）
第１の実施の形態に係るＢＰＦ回路１を受信機７の中間周波ＢＰＦに適用した応用例は、図１２に示すように表される。受信機７は、図１２に示すように、アンテナ９に接続された低雑音増幅回路２４と、低雑音増幅回路２４に接続された周波数変換回路２６と、周波数変換回路２６に接続されたローパスフィルタ２８と、ローパスフィルタ２８に接続された第１実施の形態に係るＢＰＦ回路１と、ＢＰＦ回路１に接続された中間周波増幅回路３０と、中間周波増幅回路３０に接続された検波回路３２と、水晶発振子１０に接続されたクロック発生回路１６と、クロック発生回路１６に接続された周波数シンセサイザ３６と、周波数シンセサイザ３６に接続され，周波数変換回路２６に局部発振周波数信号を供給する局部発振回路３４とを備える。クロック発生回路１６は、システムクロック信号ＳscおよびＢＰＦ回路１用のサンプリングクロック信号Ｓ0，Ｓ1，Ｓ2,…，Ｓn-1，Ｓnを発生する。
【００５９】
ローパスフィルタ２８は、第１実施の形態に係るＢＰＦ回路１の中心周波数ｆ0の２倍以上の周波数成分を減衰させるローパスフィルタである。ＢＰＦ回路１の要求特性に応じて、サンプル・ホールドキャパシタＣ、スイッチト・キャパシタＣs、スイッチの段数ｎの値を適応させることができる。受信機７に適用された第１実施の形態に係るＢＰＦ回路１では、ＢＰＦ特性のばらつきが非常に小さいため、完全な無調整フィルタを適用することができる。
【００６０】
第１の実施の形態によれば、素子のばらつきに依存せず、水晶発振周波数ｆｘにのみに依存する高精度なＢＰＦ回路を提供することができる。
【００６１】
第１の実施の形態によれば、高いＱ値を得ながら、部品ばらつきに対して、中心周波数ｆ0やＱ値のばらつきを非常に小さく抑えることができる。特に１つのチップに集積化することによって、よりその効果を大きく発揮することができる。
【００６２】
例えば、ＡＭラジオの中間周波フィルタの場合、中心周波数が４５０ｋＨｚに対して通過帯域が±３ｋＨｚの場合、その中心周波数のばらつきを±０．５ｋＨｚ以内に抑えようとすると、±０．１％＝１０００ｐｐｍ以下の精度が要求される。さらに、Ｑ値は７５以上が要求され、また隣接妨害を考えると、選択度を上げるために、さらなる高Ｑ値が必要になる。本発明はこのような分野において、制度良く安定に動作するＢＰＦ回路を提供することができる。
【００６３】
（第２の実施の形態）
本発明の第２の実施の形態に係るバンドパスフィルタ回路の模式的回路構成は、図１３に示すように表される。
【００６４】
第２の実施の形態に係るＢＰＦ回路２は、図１３に示すように、第１入出力間に接続され、第１入力信号電圧Ｖi+をシステムクロック周波数ｆscで切り替える第１のスイッチ６と、第１のスイッチ６と接地電位間に接続される第１のスイッチト・キャパシタＣs1と、第２入出力間に接続され、第２入力信号電圧Ｖi-をシステムクロック周波数ｆscで切り替える第２のスイッチ８と、第２のスイッチ８と接地電位間に接続される第２のスイッチト・キャパシタＣs2と、第１出力と第２出力間に接続される複数のサンプル・ホールドキャパシタＣと、第１出力と第２出力間に接続され、サンプル・ホールドキャパシタＣのそれぞれに直列接続された複数のサンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnとを備える。
【００６５】
サンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnは、サンプリングクロック周波数ｆsacで１個ずつ順次にオンにされて、サンプル・ホールドキャパシタＣにサンプル時間に現れる信号電圧を保持し、サンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnを巡回的に順次に切り替える。
【００６６】
また、第２の実施の形態に係るＢＰＦ回路２は、図１３に示すように、第１の出力と第２の出力間に接続された差動増幅回路５を備える。差動増幅回路５の出力より、差動出力電圧Ｖoutを得る。
【００６７】
また、第１のスイッチ６と第２のスイッチ８は、位相が互いに１８０°ずれてスイッチされる。すなわち、図１３に示すように、第１のスイッチ６のＡ+端子と第２のスイッチ８のＡ-端子が同時にオンにされ、第１のスイッチ６のＡ+端子と第２のスイッチ８のＡ-端子が同時にオフにされると同時に、第１のスイッチ６のＢ+端子と第２のスイッチ８のＢ-端子が同時にオンにされるというスイッチング動作を行う。
【００６８】
第２の実施の形態に係るＢＰＦ回路２の具体的な回路構成例は、図１４に示すように表される。図１４においては、図１３のサンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnをそれぞれｎチャンネルＭＯＳトランジスタＱ0，Ｑ1，Ｑ2,…，Ｑn-1，Ｑnで置換し、スイッチ６をｎチャンネルＭＯＳトランジスタＱＡ1とＱＢ1で構成し、スイッチ８をｎチャンネルＭＯＳトランジスタＱＡ2とＱＢ2で構成している。それぞれｎチャンネルＭＯＳトランジスタＱ0，Ｑ1，Ｑ2,…，Ｑn-1，Ｑnのゲートには、サンプリングクロック信号Ｓ0，Ｓ1，Ｓ2,…，Ｓn-1，Ｓnが供給される。また、ｎチャンネルＭＯＳトランジスタＱＡ1とＱＢ1のゲートには、システムクロック信号Ｓscに同期したゲート信号Ｓcおよび／Ｓcがそれぞれ供給され、ｎチャンネルＭＯＳトランジスタＱＡ2とＱＢ2のゲートには、システムクロック信号Ｓscに同期したゲート信号Ｓcおよび／Ｓcがそれぞれ供給される。基本的な動作は、図１３のＢＰＦ回路２と同様であるため、重複説明は省略する。
【００６９】
第１の実施の形態と同様に、システムクロック周波数ｆscとサンプリング周波数ｆsは、同一のクロック源から供給しても良い。
【００７０】
また、システムクロック周波数ｆscとサンプリング周波数ｆsは、第１若しくは第２入力信号電圧の中心周波数ｆ0を分周し、あるいは逓倍して生成しても良い。
【００７１】
また、第１の実施の形態と同様に、システムクロック周波数ｆscおよびサンプリング周波数ｆsは、ＰＬＬ回路若しくはＤＬＬ回路を用いて発生させても良い。
【００７２】
また、システムクロック周波数ｆscは、サンプリング周波数ｆsに等しくなされていても良い。
【００７３】
また、図３と同様に、システムクロック周波数ｆscおよびサンプリング周波数ｆsは、水晶発振子１０に接続され、水晶発振周波数ｆxの水晶発振信号Ｓxを受信し、サンプリング信号Ｓsおよびシステムクロック信号Ｓscを出力する発振器およびカウンタ１２によって生成され、サンプリングクロック周波数ｆsacは、発振器およびカウンタ１２に接続され、サンプリング信号Ｓsを受信し、サンプリングクロック信号Ｓ0，Ｓ1，Ｓ2,…，Ｓn-1，Ｓを出力するサンプリングクロック発生用カウンタ１４によって生成されていても良い。
【００７４】
第１のスイッチ６および第２のスイッチ８と複数のサンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnは、いずれもｐチャンネルＭＯＳトランジスタ、あるいはＣＭＯＳトランジスタで構成されていても良い。
【００７５】
（変形例）
第２の実施の形態の変形例に係るバンドパスフィルタ回路の模式的回路構成は、図１５に示すように表される。
【００７６】
第２の実施の形態の変形例に係るＢＰＦ回路２においては、第１のスイッチ６と第２のスイッチ８は、同一方向にスイッチされる。第１のスイッチ６と第２のスイッチ８を同時に入力側に切り替え、次に出力側に切り替えるという動作を交互に行う。
【００７７】
すなわち、図１５に示すように、第１のスイッチ６のＡ+端子と第２のスイッチ８のＡ-端子が同時にオンにされ、第１のスイッチ６のＡ+端子と第２のスイッチ８のＡ-端子が同時にオフにされると同時に、第１のスイッチ６のＢ+端子と第２のスイッチ８のＢ-端子が同時にオンにされるというスイッチング動作を行う。
【００７８】
つまり、Ａ+端子とＡ-端子側にスイッチ６およびスイッチ８を倒し、入力信号を第１のスイッチト・キャパシタＣs1と第２のスイッチト・キャパシタＣs2に充電する。次のクロックで、Ｂ+端子とＢ-端子側にスイッチ６およびスイッチ８を倒し、サンプル・ホールドキャパシタＣにこの充電分を伝送する。
【００７９】
第２の実施の形態の変形例に係るＢＰＦ回路２の具体的な回路構成例は、図１６に示すように表される。図１６においては、図１５のサンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnをそれぞれｎチャンネルＭＯＳトランジスタＱ0，Ｑ1，Ｑ2,…，Ｑn-1，Ｑnで置換し、スイッチ６をｎチャンネルＭＯＳトランジスタＱＡ1とＱＢ1で構成し、スイッチ８をｎチャンネルＭＯＳトランジスタＱＡ2とＱＢ2で構成している。それぞれｎチャンネルＭＯＳトランジスタＱ0，Ｑ1，Ｑ2,…，Ｑn-1，Ｑnのゲートには、サンプリングクロック信号Ｓ0，Ｓ1，Ｓ2,…，Ｓn-1，Ｓnが供給される。また、ｎチャンネルＭＯＳトランジスタＱＡ1とＱＢ1のゲートには、システムクロック信号Ｓscに同期したゲート信号Ｓcおよび／Ｓcがそれぞれ供給され、ｎチャンネルＭＯＳトランジスタＱＡ2とＱＢ2のゲートにも、システムクロック信号Ｓscに同期したゲート信号Ｓcおよび／Ｓcがそれぞれ供給される。基本的な動作は、図１５のＢＰＦ回路２と同様であるため、重複説明は省略する。
【００８０】
第２の実施の形態と同様に、システムクロック周波数ｆscとサンプリング周波数ｆsは、同一のクロック源から供給しても良い。
【００８１】
また、システムクロック周波数ｆscとサンプリング周波数ｆsは、第１若しくは第２入力信号電圧の中心周波数ｆ0を分周し、あるいは逓倍して生成しても良い。
【００８２】
また、第２の実施の形態と同様に、システムクロック周波数ｆscおよびサンプリング周波数ｆsは、ＰＬＬ回路若しくはＤＬＬ回路を用いて発生させても良い。
【００８３】
また、システムクロック周波数ｆscは、サンプリング周波数ｆsに等しくなされていても良い。
【００８４】
また、図３と同様に、システムクロック周波数ｆscおよびサンプリング周波数ｆsは、水晶発振子１０に接続され、水晶発振周波数ｆxの水晶発振信号Ｓxを受信し、サンプリング信号Ｓsおよびシステムクロック信号Ｓscを出力する発振器およびカウンタ１２によって生成され、サンプリングクロック周波数ｆsacは、発振器およびカウンタ１２に接続され、サンプリング信号Ｓsを受信し、サンプリングクロック信号Ｓ0，Ｓ1，Ｓ2,…，Ｓn-1，Ｓを出力するサンプリングクロック発生用カウンタ１４によって生成されていても良い。
【００８５】
第１のスイッチ６および第２のスイッチ８と複数のサンプル・ホールドスイッチＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷnは、いずれもｐチャンネルＭＯＳトランジスタ、あるいはＣＭＯＳトランジスタで構成されていても良い。
【００８６】
第２の実施の形態およびその変形例に係るＢＰＦ回路２は、コモンモードのノイズをキャンセルし、Ｑ値を２倍にすることができる。例えば、特定の周波数のみを通過させたい用途、ラジオ受信機などに適用することができる。
【００８７】
（その他の実施の形態）
上記のように、本発明は第１〜第２の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００８８】
本発明は第１〜第２の実施の形態に記載のバンドパスフィルタ回路は、位相直線性が良好で群遅延がフラットなフィルタを実現できるため、トランスバーサルフィルタに適当することで、狭帯域フィルタを容易に構成することができる。
【００８９】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【００９０】
本発明のバンドパスフィルタ回路は、ＡＭ放送、ＦＭ放送のラジオ受信機、特定の周波数のみを通過させたい用途としてラジオ受信機用の狭帯域フィルタ、トランスバーサルフィルタ、ディジタルフィルタなど幅広い分野に適用可能である。
【符号の説明】
【００９１】
１、２…バンドパスフィルタ回路
３…バッファ増幅器
５…差動増幅器
４、６、８…スイッチ
７…受信機
９…アンテナ
１０…水晶発振子
１２…発振器およびカウンタ
１４…サンプリングクロック発生用カウンタ
１６…クロック発生回路
１８、１９、２１…インバータ
２０、２２…アナログスイッチ
２４…低雑音増幅回路（ＬＮＡ）
２６…周波数変換回路（ＭＩＸ）
２８…ローパスフィルタ（ＬＰＦ）
３０…中間周波増幅回路（ＩＦＡ）
３２…検波回路（ＤＥＴ）
３４…局部発振回路（ＬＯ）
３６…周波数シンセサイザ（ＳＹＮＴＨＥ）
f0…中心周波数
ｆx…水晶発振周波数
ｆs…サンプリング周波数
ｆsc…システムクロック周波数
ｆsac…サンプリングクロック周波数
Ｓx…水晶発振信号
Ｓs…サンプリング信号
Ｓsc…システムクロック信号
Ｓ0，Ｓ1，Ｓ2,…，Ｓn-1，Ｓn…サンプリングクロック信号
ＳＷ0，ＳＷ1，ＳＷ2,…，ＳＷn-1，ＳＷn…サンプル・ホールドスイッチ
Ｖi、Ｖi+、Ｖi-…入力信号電圧
Ｖo…出力信号電圧
Ｖout…出力電圧
Ｃ…サンプル・ホールドキャパシタ
(ｎ＋１)…スイッチの段数
Ｃs…スイッチト・キャパシタ
【図１】
2011082875.tif 000003
【図２】
2011082875.tif 000004
【図３】
2011082875.tif 000005
【図４】
2011082875.tif 000006
【図５】
2011082875.tif 000007
【図６】
2011082875.tif 000008
【図７】
2011082875.tif 000009
【図８】
2011082875.tif 000010
【図９】
2011082875.tif 000011
【図１０】
2011082875.tif 000012
【図１１】
2011082875.tif 000013
【図１２】
2011082875.tif 000014
【図１３】
2011082875.tif 000015
【図１４】
2011082875.tif 000016
【図１５】
2011082875.tif 000017
【図１６】
2011082875.tif 000018