(57)【要約】【課題】スイッチ素子の損失を低減してできるだけ多くの電力を出力することが可能なスイッチング電源装置を提供する。【解決手段】商用電源Ｅからの正弦波状の第１の交流電圧を入力とし、この第１の交流電圧よりも低い第２の交流電圧に変換するトランス１と、印加する電圧と流れる電流が線形の特性を持つスイッチ素子としてＭＯＳ型ＦＥＴ１１とを備える。電流指令値生成回路１５と制御用ＩＣ８は、第２の交流電圧波形と略相似である平均電流波形に対し、ＭＯＳ型ＦＥＴ１１を流れる平均電流のピーク値を小さく抑制する。そのため、ＭＯＳ型ＦＥＴ１１に流れる電流は、正弦波のピークを抑制したものとなり、同じ電力を負荷に供給する上で、ＭＯＳ型ＦＥＴ１１に流れる電流の実効値を減らすことができる。【選択図】図１
2011166903.tif 000002
【特許請求の範囲】
【請求項１】
第１の交流電圧を、前記第１の交流電圧よりも低い第２の交流電圧に変換するトランスと、印加する電圧と流れる電流が線形の特性を持つスイッチ素子とを備えたスイッチング電源装置において、
前記第２の交流電圧波形と略相似である平均電流波形に対し、前記スイッチ素子を流れる平均電流のピーク値を小さく抑制する制御回路を備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記制御回路は、前記第２の交流電圧または直流電圧に基づいて電流指令値を生成し、その電流指令値に追従した制御を行なうものであることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記制御回路は、出力電力を監視して当該出力電力に比例したリミット値を生成した制御を行なうものであることを特徴とする請求項１記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電圧を入力とするスイッチング電源装置に関し、特に入力電流が大きなスイッチング電源装置において、高効率を実現するスイッチング電源装置に関する。
【背景技術】
【０００２】
図１１は、正弦波状の交流電圧を入力とするスイッチング電源装置の一般的な回路図である。同図において、１は降圧用のトランス、２はダイオードブリッジからなる整流器、３は昇圧チョッパ型の力率改善回路で、ここでは商用電源Ｅからの交流入力電圧をトランス１により降圧し、その電圧を整流器２に入力する構成を採用している。
【０００３】
力率改善回路３は、チョークコイル４，主スイッチング素子であるＭＯＳ型ＦＥＴ（電界効果トランジスタ）５，整流素子であるダイオード６，および出力コンデンサ７により構成され、整流器２の一方の出力端にチョークコイル４の一端を接続し、チョークコイル４の他端にＭＯＳ型ＦＥＴ５のドレインを接続し、チョークコイル４とＭＯＳ型ＦＥＴ５との接続点にダイオード６のアノードを接続し、ダイオード６のカソードに出力コンデンサ７の一端を接続し、ＭＯＳ型ＦＥＴ５のソースおよび出力コンデンサ７の他端に整流器２の他方の出力端を接続して、出力コンデンサ７の一端と他端に、出力端子＋Ｖoutと出力端子ＧＮＤをそれぞれ接続している。
【０００４】
また、８はＭＯＳ型ＦＥＴ５のゲートにパルス駆動信号を供給して、当該ＭＯＳ型ＦＥＴ５をスイッチング動作させる制御用ＩＣであり、ＭＯＳ型ＦＥＴ５がオンすると、ダイオード６はオフし、整流器２からの整流電圧がチョークコイル４に印加され、このチョークコイル４にエネルギーが蓄えられる一方で、ＭＯＳ型ＦＥＴ５がオフすると、ダイオード６はオンし、整流器２の整流電圧にチョークコイル４の逆起電圧を加えた電圧が、ダイオード６を介して出力コンデンサ７に供給される。これにより、力率改善回路３は入力電圧（整流器２の整流電圧）よりも高い出力電圧を、出力端子＋Ｖout，ＧＮＤ間に接続する図示しない負荷に供給することができる。
【０００５】
さらに制御用ＩＣ８は、スイッチング電源装置の出力電圧を安定化させ、且つ入力電圧波形に入力電流波形が近似するようなパルス駆動信号を生成することにより、力率の改善を図っている。ここでは、商用電源Ｅから交流入力電圧が印加されることにより、入力平均電流が正弦波であるため、ダイオード６にも正弦波状に変化する平均電流が流れる。
【０００６】
ところで、上記図１１の回路構成では、降圧用のトランス１を有する関係で、整流器２ひいては力率改善回路３に対する入力電流が大きく、ダイオード６を流れる電流も大きくなって、電力損失が大きくなる。
【０００７】
こうした問題に対して、図１２に示すように、整流素子としてのダイオード６を、スイッチ素子である例えばＭＯＳ型ＦＥＴ１１に置き換え、制御用ＩＣ８からのパルス駆動信号により、ＭＯＳ型ＦＥＴ５とＭＯＳ型ＦＥＴ１１を対称にオン・オフさせる同期整流方式の力率改善回路３が、例えば特許文献１などに提案されている。この場合、図１１と同様の動作を実現するのに、ＭＯＳ型ＦＥＴ１１はＭＯＳ型ＦＥＴ５と対称にオン・オフすることになるが、ＭＯＳ型ＦＥＴ１１にある程度の大電流が流れても、整流素子をダイオード６からＭＯＳ型ＦＥＴ１１に置き換えることで、整流素子での電力損失を低減することができ、スイッチング電源装置の効率を改善することが可能になる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−１８２８７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記従来技術において、図１１に示すようなダイオード整流方式によるダイオード６の電力損失Ｐdiodeは、次の式のように求められる。
【００１０】
【数１】
2011166903.tif 000003
【００１１】
ここで、ＶＦはダイオード６の順電圧、ＩＦは順電流である。順電圧ＶＦと順電流ＩＦは非線形な特性を有している。
【００１２】
一方、図１２に示すような同期整流方式によるスイッチ素子、例えばＭＯＳ型ＦＥＴ１１の電力損失（導通損失）Ｐmosfetは、次の式のように求められる。
【００１３】
【数２】
2011166903.tif 000004
【００１４】
ここで、ＲonはＭＯＳ型ＦＥＴ１１のドレイン−ソース間オン抵抗、Ｉdはドレイン電流であり、ＭＯＳ型ＦＥＴ１１のドレイン−ソース間に印加する電圧とドレイン電流Ｉdは線形の特性を有している。
【００１５】
図１３は、ダイオード６の電力損失ＰdiodeまたはＭＯＳ型ＦＥＴ１１の電力損失Ｐmosfetと、負荷に供給する出力電流Ｉｏとの関係を示す特性図である。同図において、波線はダイオード６の特性を示し、実線はＭＯＳ型ＦＥＴ１１の特性を示しているが、出力電流ＩｏがＩ’ｏよりも少ない領域では、ダイオード６の電力損失ＰdiodeよりもＭＯＳ型ＦＥＴ１１の電力損失Ｐmosfetが低く、同期整流方式による電力損失低減の効果が得られる。
【００１６】
しかし、出力電流ＩｏがＩ’ｏよりも多い領域では、ダイオード６の電力損失ＰdiodeよりもＭＯＳ型ＦＥＴ１１の電力損失Ｐmosfetが高くなって、同期整流方式による電力損失低減の効果が得られない。
【００１７】
図１２のような回路構成において、スイッチング電源装置として負荷に出力できる電力は、トランス１の電力容量によって制限されるが、その電力容量に対して最大限に電力を出力するためには、スイッチング電源装置の電力損失を低減し、入力電力からできるだけ多くの電力を取り出すことが必要とされる。
【００１８】
そこで本発明は、スイッチ素子の損失を低減してできるだけ多くの電力を出力することが可能なスイッチング電源装置を提供することを、その目的とする。
【課題を解決するための手段】
【００１９】
本発明は、上記目的を達成するために、第１の交流電圧を、前記第１の交流電圧よりも低い第２の交流電圧に変換するトランスと、印加する電圧と流れる電流が線形の特性を持つスイッチ素子とを備えたスイッチング電源装置において、前記第２の交流電圧波形と略相似である平均電流波形に対し、前記スイッチ素子を流れる平均電流のピーク値を小さく抑制する制御回路を備えたことを特徴とする。
【００２０】
これにより、スイッチ素子に流れる平均電流は、入力する第２の交流電圧と同じ正弦波ではなく、正弦波のピークを抑制したものとなり、同じ電力を負荷に供給する上で、スイッチ素子に流れる電流の実効値を減らすことができる。したがって、スイッチ素子の損失を低減してできるだけ多くの電力を出力することが可能になる。
【００２１】
また、本発明の制御回路は、前記交流電圧を監視して電流指令値を生成し、その電流指令値に追従して前記正弦波のピークを抑制した平均電流が前記スイッチ素子に流れるように制御を行なう構成を有する。
【００２２】
これにより、スイッチ素子には、制御回路が入力電圧に基づき生成した電流指令値に従って、正弦波のピークを抑制した平均電流が流れるようになり、それによりスイッチ素子の損失を低減することが可能になる。
【００２３】
代わりに、本発明の制御回路は、出力電力を監視して当該出力電力に比例したリミット値を生成し、前記正弦波のピークを制限した平均電流が前記スイッチ素子に流れるように制御を行なう構成を有する。
【００２４】
これにより、スイッチ素子には、制御回路で生成される出力電力に比例したリミット値で、正弦波のピークを制限した平均電流が流れるようになり、それによりスイッチ素子の損失を低減することが可能になる。
【発明の効果】
【００２５】
本発明のスイッチング電源装置によれば、スイッチ素子の損失を低減してできるだけ多くの電力を出力することが可能になる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施例を示すスイッチング電源装置の回路図である。
【図２】従来のスイッチ素子を流れる平均電流の波形図である。
【図３】本発明のスイッチ素子を流れる平均電流の波形図である。
【図４】本発明の電流指令値生成回路の具体例を示す回路図である。
【図５】本発明の電流指令値生成回路の別な具体例を示す回路図である。
【図６】上記第１実施例の変形例を示すスイッチング電源装置の回路図である。
【図７】上記第１実施例の別な変形例を示すスイッチング電源装置の回路図である。
【図８】上記第１実施例のさらに別な変形例を示すスイッチング電源装置の回路図である。
【図９】本発明の第２実施例を示すスイッチング電源装置の回路図である。
【図１０】上記第１実施例の変形例を示すスイッチング電源装置の回路図である。
【図１１】従来のダイオード整流方式におけるスイッチング電源装置の回路図である。
【図１２】従来の同期整流方式におけるスイッチング電源装置の回路図である。
【図１３】整流素子の電力損失と出力電流との関係を示す特性図である。
【発明を実施するための形態】
【００２７】
図１は、本発明で提案するスイッチング電源装置の好適な回路例を示すものである。同図において注目すべきは、力率改善回路３に印加する正弦波状の入力電圧を監視して、その正弦波のピークを抑制した平均電流がＭＯＳ型ＦＥＴ１１のドレイン電流として流れるような電流指令値を生成する電流指令値生成回路１５が付加されていることにある。制御用ＩＣ８は、電流指令値生成回路１５からの電流指令値を受けて、力率改善回路３を流れる電流波形が電流指令値に追従するようなパルス駆動信号を生成し、ＭＯＳ型ＦＥＴ５，１１のスイッチング動作を制御する（平均電流モード制御）。その他の構成は、従来技術における図１２の回路構成と共通している。
【００２８】
図１の回路構成では、商用電源Ｅからの正弦波状の入力電圧がトランス１により降圧され、その降圧した交流電圧が整流器２で全波整流される。この整流電圧は、力率改善回路３の入力電圧として印加される。制御用ＩＣ８は、ＭＯＳ型ＦＥＴ５，１１を互いに対称にオン・オフさせるようなパルス駆動信号を供給し、ＭＯＳ型ＦＥＴ５がオンし、ＭＯＳ型ＦＥＴ１１がオフすると、整流器２から整流電圧がチョークコイル４に印加され、このチョークコイル４にエネルギーが蓄えられる一方で、ＭＯＳ型ＦＥＴ５がオフし、ＭＯＳ型ＦＥＴ１１がオンすると、整流器２の整流電圧にチョークコイル４の逆起電圧を加えた電圧が、ＭＯＳ型ＦＥＴ１１を介して出力コンデンサ７に供給される。したがって、力率改善回路３は入力電圧よりも高い出力電圧を、出力端子＋Ｖout，ＧＮＤ間の負荷（図示せず）に供給することができる。
【００２９】
また上記一連の動作において、電流指令値生成回路１５は、正弦波状に変化する力率改善回路３への入力電圧を監視し、ＭＯＳ型ＦＥＴ１１を通して流れる電流のピークが、一定値に抑制されるような電流指令値を生成して、これを制御用ＩＣ８に出力する。制御用ＩＣ８は、電流指令値生成回路１５からの電流指令値と、力率改善回路３の出力電圧を検出して得た電圧検出信号とを乗算し、その乗算した結果を基準信号として、当該基準信号とチョークコイル４を流れる電流を検出して得た電流検出信号との誤差を増幅した信号に基づき、ＭＯＳ型ＦＥＴ５，１１にパルス幅変調したパルス駆動信号を与える。これにより、スイッチング電源装置として出力電圧の安定化が図られ、同時に力率改善回路３を流れる電流を、電流指令値生成回路１５で生成した電流指令値に追従するような平均電流モードの制御が実現する。電流指令値生成回路１５が正弦波のピークを抑制した電流指令値を生成することで、力率改善回路３を流れる電流波形もこれに追従したものとなり、ＭＯＳ型ＦＥＴ１１にピークを抑制した平均電流を流すことができる。
【００３０】
ここで、ＭＯＳ型ＦＥＴ１１を流れる平均電流波形に関し、従来技術と本実施例における違いを図２および図３の各波形図で説明する。図２は、従来の図１２の回路構成において、ＭＯＳ型ＦＥＴ１１を流れる平均電流波形を示しているが、力率改善回路３によってスイッチング電源装置への入力電流は正弦波状に波形整形されているため、ＭＯＳ型ＦＥＴ１１にも正弦波状の平均電流が流れる。
【００３１】
一方、図３は本実施例におけるＭＯＳ型ＦＥＴ１１を流れる平均電流波形を示している。ここではスイッチング電源装置への入力電流のピークを一定値に抑制する制御が行われているので、ＭＯＳ型ＦＥＴ１１にも正弦波のピークを抑制した略台形状の波形を有する平均電流が流れる。これによって、同じ電力を負荷に供給するために、図２に示す電流波形と図３に示す電流波形の平均値を等しくして比較すると、従来のＭＯＳ型ＦＥＴ１１を正弦波の平均電流が流れる場合に比べて、ピークを抑制した電流が流れることで、その電流の実効値を減らすことができ、ＭＯＳ型ＦＥＴ１１の損失を低減することができる。
【００３２】
一例として、図２に示す正弦波電流の実効値が例えば１５Ａであったとすると、ＭＯＳ型ＦＥＴ１１の電力損失（導通損失）Ｐmosfetは、前述のオン抵抗Ｒonが２０ｍΩの場合に４．５Ｗとなる。これに対して、図３に示すピークを抑制した電流の実効値は１４．１Ａで、ＭＯＳ型ＦＥＴ１１の電力損失Ｐmosfetは、同じ素子特性である場合に３．９８Ｗとなり、同じ電力を負荷に出力する上で、ＭＯＳ型ＦＥＴ１１を流れる電流のピークを抑制することにより損失の低減を図ることができる。
【００３３】
以上のように本実施例では、商用電源Ｅからの正弦波状の第１の交流電圧を入力とし、この第１の交流電圧よりも低い第２の交流電圧に変換するトランス１と、印加する電圧と流れる電流が線形の特性を持つスイッチ素子として、例えばＭＯＳ型ＦＥＴ１１とを備えたスイッチング電源装置において、第２の交流電圧波形と略相似である平均電流波形に対し、ＭＯＳ型ＦＥＴ１１を流れる平均電流のピーク値を小さく抑制する制御回路としての電流指令値生成回路１５と制御用ＩＣ８を備えている。
【００３４】
この場合、ＭＯＳ型ＦＥＴ１１に流れる平均電流は、入力する交流電圧と同じ正弦波ではなく、正弦波のピークを抑制したものとなり、同じ電力を負荷に供給する上で、ＭＯＳ型ＦＥＴ１１に流れる電流の実効値を減らすことができる。したがって、本実施例のようにトランス１を設けて入力電流を多くした回路構成であっても、ＭＯＳ型ＦＥＴ１１の損失を低減してできるだけ多くの電力を出力することが可能になる。
【００３５】
また特に、本実施例の制御回路は、前記第２の交流電圧、または直流電圧に基づいて電流指令値を生成し、その電流指令値に追従して前記正弦波のピークを抑制した平均電流がＭＯＳ型ＦＥＴ１１に流れるように、スイッチング電源装置の主回路である力率改善回路３に対する制御を行なっている。
【００３６】
このようにすると、ＭＯＳ型ＦＥＴ１１には、制御回路である電流指令値生成回路１５が入力電圧に基づき生成した電流指令値に従って、正弦波のピークを抑制した平均電流が流れるようになり、それによりＭＯＳ型ＦＥＴ１１の損失を低減することが可能になる。
【００３７】
ここで、電流指令値生成回路１５の具体例を図４や図５に示す。図４の電流指令値生成回路１５は、入力電圧端子Ｖｉｎと出力端子ＧＮＤとの間に直列接続された分圧用の抵抗２１，２２と、抵抗２２の両端間に接続する定電圧素子としてのツェナーダイオード２３とを備え、抵抗２１，２２の接続点に接続するツェナーダイオード２３のカソードを、制御用ＩＣ８の指令値入力端子ＩＣに入力する構成となっている。前記入力電圧端子Ｖｉｎは、整流器２の一方の出力端に接続される。
【００３８】
これにより、整流器２からの正弦波状の整流電圧は、抵抗２１，２２からなる直列回路によって分圧されるが、その分圧した電圧はツェナーダイオード２３で定まる値でクランプされ、ピークを抑制した電圧波形が電流指令値として生成される。この電流指令値が、電流指令値生成回路１５から制御用ＩＣ８の指令値入力端子ＩＣに与えられることで、正弦波のピークを抑制した平均電流をＭＯＳ型ＦＥＴ１１に流すことができる。
【００３９】
図５の電流指令値生成回路１５は、前記指令値入力端子ＩＣと出力端子ＧＮＤとの間に直流電源２５を接続して構成され、制御用ＩＣ８の指令値入力端子ＩＣに与えられる電流指令値は、直流電源２５からの直流電圧となる。制御用ＩＣ８は、電流指令値生成回路１５からの電流指令値と力率改善回路３への入力電流とを比較し、力率改善回路３の入力電圧が低い正弦波のゼロクロス付近では、力率改善回路３への入力電流が電流指令値を下回ることにより、入力電流に基づいた電流制御が行なわれる一方で、力率改善回路３の入力電圧が高い正弦波のピーク値付近では、力率改善回路３への入力電流が電流指令値を上回ることにより、電流指令値に基づいた電流制御が行なわれ、ＭＯＳ型ＦＥＴ１１にピークを抑制した電流を流すことができる。
【００４０】
上記図１では、力率改善回路３を流れる電流の平均値を、電流指令値生成回路１５で生成した電流指令値に追従させる平均電流モード制御のスイッチング電源装置を示したが、それ以外の平均電流モード制御のスイッチング電源装置について、種々の変形例を図６〜図８に示す。
【００４１】
図６は、整流器２を設けないブリッジレスの力率改善回路１３を組み込んだ回路例である。同図において、力率改善回路１３は、主スイッチング素子として一対のＭＯＳ型ＦＥＴ５Ａ，５Ｂを有すると共に、整流素子として一対のダイオード６Ａ，６Ｂを有し、トランス１の一方の出力端にチョークコイル４の一端を接続し、チョークコイル４の他端にＭＯＳ型ＦＥＴ５Ａのドレインとダイオード６Ａのアノードを接続し、トランス１の他方の出力端にＭＯＳ型ＦＥＴ５Ｂのドレインとダイオード６Ｂのアノードを接続し、ダイオード６Ａ，６Ｂのカソードに出力コンデンサ７の一端を接続し、ＭＯＳ型ＦＥＴ５Ａ，５Ｂのソースに出力コンデンサ７の他端を接続して、出力コンデンサ７の一端と他端に、出力端子＋Ｖoutと出力端子ＧＮＤをそれぞれ接続している。
【００４２】
制御用ＩＣ８は、ＭＯＳ型ＦＥＴ５Ａ，５Ｂに同じパルス駆動信号を供給する。したがって、トランス１の一方の出力端に正極性の電圧が発生する期間において、ＭＯＳ型ＦＥＴ５Ａ，５Ｂがオンすると、トランス１からの降圧電圧がチョークコイル４に印加され、チョークコイル４の一端から他端に向けて電流が流れて、当該チョークコイル４にエネルギーが蓄えられる一方で、ＭＯＳ型ＦＥＴ５Ａ，５Ｂがオフすると、トランス１からの降圧電圧にチョークコイル４の逆起電圧を加えた電圧が、ＭＯＳ型ＦＥＴ５Ｂに内蔵するダイオードと、ダイオード６Ａを介して出力コンデンサ７に供給される。また、トランス１の一方の出力端に負極性の電圧が発生する期間において、ＭＯＳ型ＦＥＴ５Ａ，５Ｂがオンすると、トランス１からの降圧電圧がチョークコイル４に印加され、チョークコイル４の他端から一端に向けて電流が流れて、当該チョークコイル４にエネルギーが蓄えられる一方で、ＭＯＳ型ＦＥＴ５Ａ，５Ｂがオフすると、トランス１からの降圧電圧にチョークコイル４の逆起電圧を加えた電圧が、ＭＯＳ型ＦＥＴ５Ａに内蔵するダイオードと、ダイオード６Ｂを介して出力コンデンサ７に供給される。これにより、力率改善回路１３はトランス１からの降圧電圧である入力電圧よりも高い出力電圧を、出力端子＋Ｖout，ＧＮＤ間の負荷（図示せず）に供給することができる。
【００４３】
なお、上記一連の動作で、ＭＯＳ型ＦＥＴ５Ａ，５Ｂに内蔵するダイオードを通して電流が流れるのを防ぐために、トランス１の一方の出力端に正極性の電圧が発生する期間にはＭＯＳ型ＦＥＴ５Ａをオン・オフさせるパルス駆動信号を、ＭＯＳ型ＦＥＴ５Ａに供給する一方で、ＭＯＳ型ＦＥＴ５Ｂをオンさせ続ける駆動信号を、ＭＯＳ型ＦＥＴ５Ｂに供給し、トランス１の一方の出力端に負極性の電圧が発生する期間には、ＭＯＳ型ＦＥＴ５Ｂをオン・オフさせるパルス駆動信号を、ＭＯＳ型ＦＥＴ５Ｂに供給する一方で、ＭＯＳ型ＦＥＴ５Ａをオンさせ続ける駆動信号を、ＭＯＳ型ＦＥＴ５Ａに供給するように、制御用ＩＣ８を構成してもよい。こうすれば、ＭＯＳ型ＦＥＴ５Ａ，５Ｂに内蔵するダイオードには電流が流れず、損失を低減できる。
【００４４】
そしてこの場合も、電流指令値生成回路１５は、正弦波状に変化する力率改善回路１３への入力電圧（トランス１の降圧電圧）を監視し、ダイオード６Ａまたはダイオード６Ｂを通して流れる平均電流のピークが、一定値に抑制されるような電流指令値を生成して、これを制御用ＩＣ８に出力する。制御用ＩＣ８は、電流指令値生成回路１５からの電流指令値と、力率改善回路１３の出力電圧を検出して得た電圧検出信号とを乗算し、その乗算した結果を基準信号として、当該基準信号とチョークコイル４を流れる電流を検出して得た電流検出信号との誤差を増幅した信号に基づき、ＭＯＳ型ＦＥＴ５Ａ，５Ｂにパルス幅変調したパルス駆動信号を与える。これにより、スイッチング電源装置として出力電圧の安定化が図られ、同時に力率改善回路３１を流れる電流を、電流指令値生成回路１５で生成した電流指令値に追従するような平均電流モードの制御が実現する。電流指令値生成回路１５が正弦波のピークを抑制した電流指令値を生成することで、力率改善回路１３を流れる電流波形もこれに追従したものとなり、ダイオード６Ａまたはダイオード６Ｂにピークを抑制した平均電流を流すことができる。
【００４５】
図７は、同じく平均電流モード制御のスイッチング電源装置の変形例を示すもので、これは図１における整流器２のダイオードブリッジを、それぞれＭＯＳ型ＦＥＴ２Ａ，２Ｂ，２Ｃ，２Ｄに置き換えたものである。この場合、各ＭＯＳ型ＦＥＴ２Ａ，２Ｂ，２Ｃ，２Ｄのゲートに、商用電源Ｅからの入力電圧に同期した駆動信号を供給する駆動回路１８が付加される。ここでは、トランス１の一方の出力端に、ＭＯＳ型ＦＥＴ２ＡのソースとＭＯＳ型ＦＥＴ２Ｂのドレインを接続し、トランス１の他方の出力端に、ＭＯＳ型ＦＥＴ２ＣのソースとＭＯＳ型ＦＥＴ２Ｄのドレインを接続し、ＭＯＳ型ＦＥＴ２Ａ，２Ｃのドレインをチョークコイル４の一端に接続し、ＭＯＳ型ＦＥＴ２Ｂ，２ＤのソースをＭＯＳ型ＦＥＴ５のソースに接続して構成される。
【００４６】
駆動回路１８は、トランス１の一方の出力端に正極性の電圧が発生する期間に、ＭＯＳ型ＦＥＴ２Ａ，２Ｄをオンにし、トランス１の他方の出力端に正極性の電圧が発生する期間に、ＭＯＳ型ＦＥＴ２Ｂ，２Ｃをオンにして、トランス１からの降圧電圧を整流する。その他の構成や動作は、図１に示す回路構成と全く共通しているので、重複する説明は省略する。
【００４７】
図８は、図６の回路構成において、整流素子であるダイオード６Ａ，ダイオード６ＢをＭＯＳ型ＦＥＴ１１Ａ,１１Ｂにそれぞれ置き換えて損失の低減を図ったものであり、ここでの制御用ＩＣ８は、ＭＯＳ型ＦＥＴ５Ａ，１１Ａを互いに対称にオン・オフさせ、且つＭＯＳ型ＦＥＴ５Ｂ，１１Ｂを互いに対称にオン・オフさせるようなパルス駆動信号を供給する。その他の構成や動作は、図６に示す回路構成と全く共通しているので、重複する説明は省略する。
【００４８】
図９は、本発明の第２実施例におけるスイッチング電源装置の好適な回路例を示している。ここでは、ＭＯＳ型ＦＥＴ５のドレイン電流を検出するために、ＭＯＳ型ＦＥＴ５のソースから整流器２の他方の出力端に至るライン間に電流検出器としての抵抗２２を接続しており、制御用ＩＣ８は、この抵抗２２を通して流れる電流を電圧値に変換した電流検出信号と、図示しない出力電圧検出回路により検出して得た力率改善回路３の出力電圧の電圧検出信号とを乗算して、負荷に供給する出力電力を算出し、その出力電力に比例したリミット値を設定して、力率改善回路３を流れる電流のピーク値がリミット値に制限されるようなパルス駆動信号を生成して、ＭＯＳ型ＦＥＴ５，１１のスイッチング動作を制御するものである（ピーク電流モード制御）。その他の構成や動作は、図１に示す実施例と共通している。
【００４９】
そして本実施例では、ＭＯＳ型ＦＥＴ５がオンする期間に、チョークコイル４を流れる電流を抵抗２２で検出し、制御用ＩＣ８に電流検出信号が与えられる。これにより制御用ＩＣ８は負荷への出力電流を算出して、上記電圧検出信号との乗算により負荷に供給する出力電力を算出し、その出力電力に比例したリミット値を設定して、力率改善回路３を流れる電流のピーク値がリミット値に制限されるようなパルス駆動信号を、ＭＯＳ型ＦＥＴ５，１１のゲートにそれぞれ供給する。これにより、スイッチング電源装置として出力電圧の安定化が図られ、同時に力率改善回路３を流れる電流のピーク値がリミット値により制御され、ＭＯＳ型ＦＥＴ１１にピークを抑制した電流を流すことができる。
【００５０】
以上のように本実施例でも、商用電源Ｅからの正弦波状の第１の交流電圧を入力とし、この第１の交流電圧よりも低い第２の交流電圧に変換するトランス１と、印加する電圧と流れる電流が線形の特性を持つスイッチ素子として、例えばＭＯＳ型ＦＥＴ１１とを備えたスイッチング電源装置において、第２の交流電圧波形と略相似である平均電流波形に対し、ＭＯＳ型ＦＥＴ１１を流れる平均電流のピーク値を小さく抑制する制御用ＩＣ８を備えている。
【００５１】
この場合、ＭＯＳ型ＦＥＴ１１に流れる平均電流は、入力する交流電圧と同じ正弦波ではなく、正弦波のピークを抑制したものとなり、同じ電力を負荷に供給する上で、ＭＯＳ型ＦＥＴ１１に流れる電流の実効値を減らすことができる。したがって、本実施例のようにトランス１を設けて入力電流を多くした回路構成であっても、ＭＯＳ型ＦＥＴ１１の損失を低減してできるだけ多くの電力を出力することが可能になる。
【００５２】
また特に、本実施例の制御用ＩＣ８は、スイッチング電源装置の出力電力を監視して当該出力電力に比例したリミット値を生成し、前記正弦波のピークを前記リミット値で制限した電流がＭＯＳ型ＦＥＴ１１に流れるように制御を行なうように、スイッチング電源装置の主回路である力率改善回路３に対する制御を行なっている。
【００５３】
このようにすると、ＭＯＳ型ＦＥＴ１１には、制御用ＩＣ８で生成される出力電力に比例したリミット値で、正弦波のピークを制限した電流が流れるようになり、それによりＭＯＳ型ＦＥＴ１１の損失を低減することが可能になる。
【００５４】
上記図９では、力率改善回路３を流れる電流のピーク値を、制御用ＩＣ８で生成されるリミット値に制限するピーク電流モード制御のスイッチング電源装置を示したが、それ以外のピーク電流モード制御のスイッチング電源装置について、図１０に変形例を示す。
【００５５】
図１０は、整流器２を設けないブリッジレスの力率改善回路１３を組み込んだ回路例である。前述の図６と異なる点は、電流指令値生成回路１５の代わりとして、ＭＯＳ型ＦＥＴ５Ａ，５Ｂのドレイン電流を検出するために、ＭＯＳ型ＦＥＴ５ＡのソースからＧＮＤに至るライン間に、電流検出器としての抵抗２２Ａを接続すると共に、ＭＯＳ型ＦＥＴ５Ｂのソースから出力端子ＧＮＤに至るライン間にも、同じく電流検出器としての抵抗２２Ｂを接続し、さらに抵抗２２Ａ，２２Ｂの何れかから電流検出信号を選択的に制御用ＩＣ８に供給する選択回路として、ＭＯＳ型ＦＥＴ５Ａと抵抗２２Ａとの接続点にカソードを接続し、アノードを制御用ＩＣ８に接続した第１の選択素子に相当するダイオード２３Ａと、ＭＯＳ型ＦＥＴ５Ｂと抵抗２２Ｂとの接続点にカソードを接続し、アノードを制御用ＩＣ８に接続した第２の選択素子に相当するダイオード２３Ｂとを備えていることにある。これにより、トランス１の一方の出力端に正極性の電圧が発生する期間には、抵抗２２ＢからＭＯＳ型ＦＥＴ５Ｂに向けて流れる電流によりダイオード２３Ｂがオンし、抵抗２２Ｂの両端間に発生する電圧がダイオード２３Ｂを通して電流検出信号として制御用ＩＣ８に供給され、トランス１の一方の出力端に負極性の電圧が発生する期間には、抵抗２２ＡからＭＯＳ型ＦＥＴ５Ａに向けて流れる電流によりダイオード２３Ａがオンし、抵抗２２Ａの両端間に発生する電圧がダイオード２３Ａを通して電流検出信号として制御用ＩＣ８に供給されるようになっている。
【００５６】
制御用ＩＣ８は、抵抗２２Ａまたは抵抗２２Ｂを通して流れる電流を電圧値に変換した電流検出信号と、図示しない出力電圧検出回路により検出して得た力率改善回路３の出力電圧の電圧検出信号とを乗算して、負荷に供給する出力電力を算出し、その出力電力に比例したリミット値を設定して、力率改善回路１３を流れる電流のピーク値がリミット値に制限されるようなパルス駆動信号を生成して、ＭＯＳ型ＦＥＴ５Ａ，５Ｂのスイッチング動作を制御する。その他の構成や動作は、図６に示す実施例と共通している。
【００５７】
そして本実施例では、チョークコイル４を流れる電流を抵抗２２Ａまたは２２Ｂで検出し、制御用ＩＣ８に電流検出信号が与えられると、制御用ＩＣ８は負荷への出力電流を算出して、上記電圧検出信号との乗算により負荷に供給する出力電力を算出し、その出力電力に比例したリミット値を設定して、力率改善回路３を流れる電流のピーク値がリミット値に制限されるようなパルス駆動信号を、ＭＯＳ型ＦＥＴ５Ａ，５Ｂのゲートにそれぞれ供給する。これにより、スイッチング電源装置として出力電圧の安定化が図られ、同時に力率改善回路１３を流れる電流のピーク値がリミット値により制御され、ダイオード６Ａ，６Ｂにピークを抑制した電流を流すことができる。
【００５８】
なお本発明は、本実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば上記各実施例に共通して、スイッチ素子は何れもＭＯＳ型ＦＥＴに限定されるものではなく、他の制御端子付き半導体素子であってもよい。また、スイッチング電源装置の主回路として、力率改善回路３，１３以外の各種チョッパ回路を採用してもよい。
【符号の説明】
【００５９】
８  制御用ＩＣ（制御回路）
１１  ＭＯＳ型ＦＥＴ（スイッチ素子）
１５  電流指令値生成回路（制御回路）
【図１】
2011166903.tif 000005
【図２】
2011166903.tif 000006
【図３】
2011166903.tif 000007
【図４】
2011166903.tif 000008
【図５】
2011166903.tif 000009
【図６】
2011166903.tif 000010
【図７】
2011166903.tif 000011
【図８】
2011166903.tif 000012
【図９】
2011166903.tif 000013
【図１０】
2011166903.tif 000014
【図１１】
2011166903.tif 000015
【図１２】
2011166903.tif 000016
【図１３】
2011166903.tif 000017