(57)【要約】【課題】基板を製造プロセス中に使われる薬品やラジカルなどから護って絶縁性の劣化を抑制すること。【解決手段】基板１１および基板１１上に形成された導電性構造体である帯域通過フィルタ素子Ｘ１を備える帯域通過フィルタ３であり、基板１１の表面には、ＴＥＯＳ−ＣＶＤ法を用いて成膜されたＳｉＯ２膜からなる酸化膜１２が形成されており、その表面抵抗率が４０ＫΩ／□以上である。【選択図】  図１
2011061430.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の表面に形成され、ＴＥＯＳ−ＣＶＤ法を用いて成膜された、表面抵抗率が４０ＫΩ／□以上であるＳｉＯ２膜と、
前記基板上に形成された導電性構造体と、を備える、
電子部品。
【請求項２】
前記基板はガラス基板である、
請求項１記載の電子部品。
【請求項３】
前記基板はセラミックス基板である、
請求項１記載の電子部品。
【請求項４】
前記セラミック基板は、ＬＴＣＣ基板である、
請求項３記載の電子部品。
【請求項５】
前記セラミックス基板の誘電率は４以上である、
請求項３または４記載の電子部品。
【請求項６】
前記導電性構造体は高周波フィルタ素子である、
請求項１ないし５のいずれかに記載の電子部品。
【請求項７】
前記導電性構造体はキャパシタである、
請求項１ないし５のいずれかに記載の電子部品。
【請求項８】
請求項１ないし７のいずれかに記載の電子部品を備えた通信モジュール。
【請求項９】
基板の表面に、ＴＥＯＳ−ＣＶＤ法を用いてＳｉＯ２膜を形成する工程と、
表面にＳｉＯ２膜が形成された前記基板に、ＭＥＭＳ技術を用いて導電性構造体を形成する工程と、
を含む電子部品の製造方法。
【請求項１０】
前記導電性構造体を形成する工程中に犠牲層形成工程および犠牲層除去工程が含まれている、
請求項９記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波デバイスなどとして利用可能な電子部品およびその製造方法に関する。
【背景技術】
【０００２】
近年において、携帯電話をはじめとする移動体通信機の市場が拡大し、通信サービスが高機能化している。これにともなって、高周波用の電子部品および電子部品モジュールは一層小型化される傾向にある。
【０００３】
高周波用の電子部品の例として、温度変化による静電気の発生が少なく、電荷が発生しても速やかに自己中和できるタンタル酸リチウム単結晶を圧電基板として用いた弾性表面波フィルタが開示されている（特許文献１）。
【０００４】
また、実装基板母材上に複数の弾性表面波チップを配置した弾性表面波デバイス（特許文献２）、封止樹脂の帯電防止効果を損なうことなく静電気による焦電破壊を防止することができる表面実装型ＳＡＷデバイス（特許文献３）などが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−１９９６３５
【特許文献２】特開２００６−３４５１１８
【特許文献３】特開２００７−９６５２６
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、電子部品の小型化にともなって、基板の表面に形成される導電性パターンの間隔が狭くなり、基板表面の絶縁性の劣化に起因する損失が無視できなくなってきている。
【０００７】
一般に、高周波デバイスは、抵抗率が例えば１０12Ωｃｍ程度に高い絶縁性の基板上に形成されることが多い。その理由の１つに、抵抗率が高いほど高周波信号の渦電流損失が少ないことが挙げられる。しかし、高周波デバイスを形成するプロセスにおいては、基板表面が様々な薬品、イオン、またはラジカルに曝されて表面の絶縁性が劣化することがある。
【０００８】
しかし、特許文献１〜３の高周波デバイスにおいては、圧電基板の表面に電極薄膜や配線パターンなどを形成して弾性表面波チップを形成するので、その製造プロセス中において、圧電基板の表面が薬品やラジカルなどに曝されて絶縁性が劣化するおそれがある。
【０００９】
本発明は、上述の問題に鑑みてなされたもので、基板を製造プロセス中に使われる薬品やラジカルなどから護って絶縁性の劣化を抑制した電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
ここで述べる実施形態において、電子部品は、基板と、前記基板の表面に形成され、ＴＥＯＳ−ＣＶＤ法を用いて成膜された、表面抵抗率が４０ＫΩ／□以上であるＳｉＯ２膜と、前記基板上に形成された導電性構造体と、を備える。
【発明の効果】
【００１１】
本発明によると、基板を製造プロセス中に使われる薬品やラジカルなどから護って絶縁性の劣化を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態に係る高周波フィルタの斜視図である。
【図２】図１に示す高周波フィルタの等価回路である。
【図３】図１に示す高周波フィルタのＡ−Ａ線矢視断面した構造の例を示す図である。
【図４】ＴＥＯＳ−ＣＶＤ法による成膜装置の例を示す図である。
【図５】ＴＥＯＳ−ＣＶＤ法による成膜メカニズムを説明する図である。
【図６】図１に示す高周波フィルタの特性を示す図である。
【図７】図１に示す高周波フィルタの表面抵抗率に対する通過損失を示す図である。
【図８】本実施形態に係る高周波フィルタの製造方法の例を示す図である。
【図９】本実施形態に係る高周波フィルタの製造方法の例を示す図である。
【図１０】本実施形態に係る高周波フィルタの製造方法の例を示す図である。
【図１１】通信モジュールの構成の例を示す図である。
【図１２】通信装置の構成の例を示す図である。
【発明を実施するための形態】
【００１３】
〔帯域通過フィルタ〕
本発明者らは、高周波デバイスの基板の表面の絶縁性の劣化が高周波デバイスの損失に与える悪影響について検討した。その検討に際して、基板の表面に形成される導電性構造体として、図１に示すように分布定数型の帯域通過フィルタ素子Ｘ１を用いた。つまり、図１には、基板１１の表面に帯域通過フィルタ素子Ｘ１が形成された電子部品である高周波フィルタ３が示されている。図２には高周波フィルタ３の等価回路が示されている。
【００１４】
すなわち、図１において、高周波フィルタ３は、基板（配線基板）１１上に形成された帯域通過フィルタ素子Ｘ１を備える。基板１１の表面には、ＴＥＯＳ（Tetraethoxysilane)−ＣＶＤ(Chemical-Vape-Deposition)法を用いて成膜されたＳｉＯ２膜である酸化膜１２が形成されている。酸化膜１２が形成された基板１１は、その表面抵抗率（surface resistivity)が４０ＫΩ／□（４０ＫΩ／ｃｍ2 ）以上である。
【００１５】
基板１１は、誘電率が４以上のセラミック基板であり、本実施形態ではＬＴＣＣ（ Low Temperature Co-fired Ceramics）基板である。基板１１は、内層金属配線パターンおよびビアを有する。
【００１６】
帯域通過フィルタ素子Ｘ１を形成する工程（プロセス）中に、犠牲層形成工程および犠牲層除去工程が含まれている。
【００１７】
図１に示されるように、帯域通過フィルタ素子Ｘ１は、入力端２１ａ、出力端２１ｂ、Ｋインバータ２２ａ〜２２ｄ、および可変キャパシタ２３ａ〜２３ｃなどを備える。入力端２１ａから出力端２１ｂに至る線路ＳＲが設けられている。
【００１８】
図２をも参照して、各可変キャパシタ２３ａ〜２３ｃおよびその近辺の線路ＳＲによって、それぞれ共振器ＲＮ１〜３が形成される。各共振器ＲＮ１〜３における線路ＳＲの長さは、例えば通過帯域の中心波長λの２分の１の整数倍に設定される。各共振器ＲＮ１〜３において、可変キャパシタ２３ａ〜２３ｃの静電容量が可変されることによって共振周波数が可変される。
【００１９】
Ｋインバータ２２ａ〜２２ｄは、インピーダンス変換を行って各共振器ＲＮ１〜３の間の整合を行う。Ｋインバータ２２ａ〜２２ｄにより、入力端２１ａ、出力端２１ｂ、および各共振器ＲＮ１〜３において、高周波信号が反射することなく、インピーダンス整合が行われて伝達される。
【００２０】
なお、このような帯域通過フィルタ素子Ｘ１それ自体の構成については、特開２００８−２７８１４７を参照することが可能である。
【００２１】
図３には、高周波フィルタ３の一部を構成する可変キャパシタ２３ｂの構造の例が、断面図として示されている。
【００２２】
図３において、高周波フィルタ３は、多層の内部配線を有するＬＴＣＣウエハからなる基板１１上に形成されている。
【００２３】
基板１１は、複数層の絶縁層１１ａ，１１ａ…を互いに接合することにより形成されている。図３に示す例では、絶縁層１１ａは３層である。各絶縁層１１ａには、一方の主面から他方の主面に至るように貫通孔が形成され、その貫通孔内に導電部を備えたビア１１ｂが形成されている。また、絶縁層１１ａにおける層間には、配線パターン１１ｃが内部配線として形成されている。配線パターン１１ｃの一部が、グランド接続されたグランド層１１ｄとなっている。グランド層１１ｄは、絶縁層３１ａによる所定の間隙を介して線路ＳＲと対向する。
【００２４】
また、配線パターン１１ｃの相互間、配線パターン１１ｃとパッド部３８ａ〜ｄとの間、および、配線パターン１１ｃと線路ＳＲとの間は、必要な箇所がビア１１ｂによって接続されている。場合によっては、配線パターン１１ｃと線路ＳＲとの間をビア３１ｂによって接続してもよい。絶縁層３１ａは、ＬＴＣＣ以外のセラミクス、ガラス、またはその他の誘電体で形成することができる。
【００２５】
基板１１の表側の表面には酸化膜１２が形成されている。酸化膜１２は、上に述べたように、ＴＥＯＳ−ＣＶＤ法を用いて成膜されたＳｉＯ２膜である。酸化膜１２の形成方法およびこれによる帯域通過フィルタの特性については後で説明する。
【００２６】
基板１１の酸化膜１２の上に、線路ＳＲ、駆動電極３５ａ，３５ｂ、アンカー部３７ａ，３７ｂが形成され、裏側の表面にパッド部３８ａ〜ｅが形成されている。
【００２７】
駆動電極３５ａ，３５ｂおよびアンカー部３７ａ，３７ｂは、基板３１の内部配線およびビア３１ｂなどを経由して、パッド部３８ａ〜ｅなどのいずれかに電気的に接続されている。駆動電極３５ａ，３５ｂの表面に誘電体膜を形成してもよい。
【００２８】
アンカー部３７ａ，３７ｂにより支持されて、可変電極３３が設けられている。可変電極３３は、その中央部の厚肉の可動キャパシタ電極３３ａ、およびその両側の薄肉のバネ電極３３ｂ，３３ｂを有する。バネ電極３３ｂ，３３ｂは、弾性変形可能な低抵抗金属材料、例えばＡｕ、Ｃｕ、Ａｌなどで形成される。
【００２９】
これら、可変電極３３、駆動電極３５ａ，３５ｂ、およびアンカー部３７ａ，３７ｂなどによって、可変キャパシタ２３ｂが形成される。つまり、線路ＳＲの上面と可動キャパシタ電極３３ａの下面との間は、自由状態で所定の間隙を有し、それに応じた静電容量Ｃｇを有する。間隙の大きさは、例えば０．１〜１０μｍ程度である。
【００３０】
なお、線路ＳＲの表面に誘電体ドットを設けて線路ＳＲと可動キャパシタ電極３３ａとの間の静電容量Ｃｇが増大させてもよい。
【００３１】
また、基板１１の上側の表面において、線路ＳＲおよび可変電極３３などを含む帯域通過フィルタ素子Ｘ１の全体をパッケージング部材によって覆い、これによって帯域通過フィルタ素子Ｘ１の全体を封止してもよい。
【００３２】
このように構成された高周波フィルタ３は、パッド部３８ａ〜ｅを利用して図示しないプリント基板などの表面に半田付けすることができ、これによって表面実装を行うことが可能である。
【００３３】
パッド部３８ａ〜ｅなどを介して駆動電極３５ａ，３５ｂに制御電圧Ｖｂを印加することにより、駆動電極３５ａ，３５ｂとバネ電極３３ｂ，３３ｂとの間に静電引力が発生する。制御電圧Ｖｂの大きさつまり静電引力の大きさに応じて、バネ電極３３ｂ，３３ｂが撓み、間隙の大きさが変化する。間隙の大きさの変化に応じて、線路ＳＲの表面と可動キャパシタ電極３３ａとの間の静電容量Ｃｇが変化する。これに応じて、共振器ＲＮにおける共振周波数が変化する。制御電圧Ｖｂを調整することによって、通過帯域の中心周波数（中心波長）を調整することができる。
【００３４】
次に、酸化膜１２の成膜方法について説明する。
【００３５】
図４には平行平板タイプのＰＥＣＶＤ（Plasma-Enhanced-Chemical-Vape-Deposition) 装置１００の概略が示されている。
【００３６】
図４において、ハウジング１０１の内部のチャンバＳＣは、真空ポンプによって排気されて減圧され、真空に近い状態となっている。チャンバＳＣに配置された支持台１０２には基板１１が載置されている。基板１１の上方に、流入口１０５に接続されたシャワーノズル１０４が配置される。シャワーノズル１０４の上方にシールド１０３が配置される。シャワーノズル１０４には、マッチングボックス１１２を介して、高周波電源１１１による高周波電力（ＲＦ  Ｐｏｗｅｒ）が供給される。支持台１０２には、マッチングボックス１１４を介して、低周波電源１１３による電力（ＬＦ  Ｐｏｗｅｒ）が供給される。
【００３７】
流入口１０５からチャンバＳＣ内にＴＥＯＳによる原料ガスを流し、プラズマＰＭを生成することにより、原料ガスの分子（原料分子）を分解し、基板１１上に薄膜である酸化膜１２を堆積する。まずは、原料分子と電子との衝突により、原料分子のイオン化、電子付着、励起、解離が起こる。この過程は、通常、一次反応過程と呼ばれる。一次反応過程で生成された化学種は、ガス分子やラジカルなどと衝突しながら、基板１１の表面に輸送される。基板１１に到着するまでの間に、一部の化学種は気相での再結合などの二次反応過程を経験する。二次反応を経験した後の化学種のうち、化学的に活性を有しかつ基板１１の表面に到着できるものは堆積に寄与することができる。反応性に富む一次反応の生成物であるほど、気相中で再結合し安定な分子に変換される確率が高い。より多い一次反応の生成物を成膜に寄与させるため、基板１１の表面まで輸送される間に衝突が起こらないように、チャンバＳＣ内の圧力を減少させる。
【００３８】
基板１１の表面に到着した化学種は、一般的に、安定なサイトに吸着されるか、他の吸着や表面と衝突して、反応して結合するまで表面を泳動（マイグレーション）する。基板１１の温度の上昇や表面におけるイオン衝突などによってマイグレーションを支援することにより、より安定な場所や状態で結合を形成する。このため、堆積される膜の特性は良くなる。表面におけるイオン衝突を増やすのは、高周波電力を増やすことが有効である。また、高周波電力の増加は基板１１の温度の上昇にも寄与すると考えられる。基板１１の温度が低い状態で緻密な膜を形成したい場合には、高周波電力を増やす必要があると考えられる。
【００３９】
図５には、ＴＥＯＳを原料とするＴＥＯＳ−ＰＥＣＶＤの成膜メカニズムが示されている。化学式を以下に示す。
【００４０】
Ｓｉ (ＯＣ２Ｈ５) ４  →  ＳｉＯ２  ＋  by-products   
基本的には、２つの酸素原子が解離することによって、ＳｉＯ２が生成される。ＴＥＯＳは通常では液体であるので、加熱してその蒸気をチャンバＳＣに供給する。Ｏ２を加えることによって、成膜レートを上昇することができる。ＴＥＯＳ−ＰＥＣＶＤ法は、ステップカバレージ性、埋め込み性に優れる。また、Ｏ３を添加することによるＴＥＯＳ−ＳｉＯ２の成膜もできる。Ｏ３を添加した場合は、より良いステップカバレージ性、埋め込み性が得られる。
【００４１】
次に、帯域通過フィルタにおける通過損失の基板表面抵抗率への依存性について説明する。
【００４２】
解析には、上に述べた高周波フィルタ３の３次元モデルを用いた。基板１１の表面抵抗率（シート抵抗率）を数値化するために、基板１１の表面に表面抵抗率の定義ができる無限に薄い層を付加して３次元電磁界解析を行い、通過損失の基板表面抵抗率への依存性を検討した。
【００４３】
図６には、表面抵抗率を変化させた場合の、通過損失の周波数特性の違いが示されている。図７には、表面抵抗率を変化させた場合の中心周波数の通過損失の変化が示されている。
【００４４】
図６において、例えば、曲線ＣＶ１は理想状態（表面抵抗率が無限大）の場合の通過損失であり、曲線ＣＶ２，３は、表面抵抗率が２０ＫΩ／□、８ＫΩ／□の場合の通過損失である。
【００４５】
図７において、表面抵抗率が低いときには通過損失が大きく、表面抵抗率が大きくなる程損失が少なくなることが示されている。表面抵抗率が４０ＫΩ／□になると、通過損失はかなり小さくなり、４０ＫΩ／□以上になっても通過損失は余り変わらないことが分かる。つまり、通過損失は表面抵抗率が４０ＫΩ／□以上になると飽和することが分かる。
【００４６】
このような解析結果から、帯域通過フィルタのような高周波デバイスでは、基板１１の内部の抵抗だけではなく、基板１１の表面抵抗率も高くすることが必要であることが分かる。
【００４７】
高周波デバイスの場合は、入力された高周波信号によって、信号線の周辺に電磁界が発生し、周辺部にある導電性のある構造体に渦電流を引き起こす。これにより、引き起こした渦電流を介して、エネルギーの一部が熱となって失われ、損失となる。基板の表面の絶縁性が劣化した場合に、信号線の周辺の基板の表面を流れる渦電流が増え、損失の増大に繋がると考えることができる。
【００４８】
基板の表面の絶縁性が劣化する原因について説明する。なお、ここでは上に述べた帯域通過フィルタを例として述べる。しかし、基板の表面の絶縁性の必要性、および絶縁性の劣化を防ぐ手段に関しては、例としてあげていない他の基板および高周波デバイスにも適用可能である。
【００４９】
上に例示した高周波フィルタ３では、内層配線を有するセラミクス配線基板を用いて、フィルタ構造の一部例えば配線部やグランドの一部を基板内に形成し、他の構造体を基板の表面に形成している。セラミクス配線基板は、配線、ビア、および一部の構造体を、基板の内部に形成できる利点がある。これらの利点と合わせて、セラミクス配線基板をウエハとして使用できるよう、セラミクス配線基板の技術を高度化することが考えられる。その場合に、薄膜技術やフォトリソグラフィ技術などの半導体製造技術によって、バッチ製造プロセスで基板の表面にも構造体やＭＥＭＳ可変素子を形成することが可能になる。そして、高周波デバイスの構造を、２次元空間から３次元空間に広げることができ、様々な可変機能をも備えることになる。
【００５０】
さらに、材料の組成を選定することにより、高い誘電率をもたらすことも可能であり、分布定数型の高周波デバイスの小型化、低損失化に好適である。セラミクス配線基板の材料の中で、ＬＴＣＣは１０００°Ｃ以下の温度で焼成することができるので、Ａｇ、Ｃｕなどの低融点材料または高導電率を持つ金属材料を内層金属材料として利用することができる。これにより、Ｗ（タングステン）などの高融点金属に比べて、導体損が減る利点もある。
【００５１】
上述したように、ＬＴＣＣなどのセラミクスウエハは、半導体製造プロセスを通す過程で様々な腐食問題を発生する。高誘電率を持つほとんどのセラミクス材料は、複合金属酸化物であって、製造プロセス中に使用している様々な薬品に腐食される。それにより、一部の金属元素が複合金属酸化物の骨格構造から析出され、骨格構造が空洞化されることがある。空洞化された骨格構造に、水や金属電解質など導電性が引き起こす可能性のある物質が付着され、基板の表面の絶縁性を劣化させることがある。
【００５２】
セラミクス基板の表面は、研磨した場合であっても、単結晶材料と違って微小な凸凹を有する。製造プロセス中において、加速されたイオンにたたかれた場合は、その凸凹がさらに拡大される。加速されたイオンやラジカルに曝された場合、表面の分子構造に欠陥が生じることによって、薬品に腐食され易くなることも考えられる。
【００５３】
実際の試作により、表面粗さが悪い程、耐薬品性が落ちることが確認された。また、このような凸凹のある、または骨格構造が空洞化された表層を有する基板に、蒸着やスパッタリングなどの方法で形成した金属膜が凹凸の底部や空洞化された骨格に入ることがある。これにより、金属層の不要な箇所において、金属膜が十分に除去できずに表面に残った場合も、表面の絶縁性の劣化に繋がる。
【００５４】
このように、製造プロセス（製造工程）に起因する基板の表面の絶縁抵抗の劣化について、様々な要因が存在する。製造プロセスにおいて、基板の表面の絶縁性の劣化によって余分な高周波損失を招くことが課題である。製造プロセスにおける基板の表面の絶縁性劣化の原因についてまとめると次のようになる。
（１）基板の表面がウエットプロセス中に用いる薬品に腐食される。これにより、基板の表面の骨格構造が空洞化される。そして、基板の表面に水、電化質、または金属イオンなど導電性に繋がる物質が吸着し易くなる。
（２）基板の表面がドライプロセス中に用いる加速された各種のイオンやラジカルにエッチングされる。これにより、基板の表面が粗くなり、基板の表面に水、電化質、または金属イオンなど導電性に繋がる物質が吸着し易くなる。
（３）製造プロセス中に使用している様々な薬品に腐食され、一部の金属元素が表面の複合金属酸化物の骨格構造から析出され、表面が導電性になってしまう。
（４）基板の表面に形成された導電性膜の不要な箇所において、導電性膜の除去が不十分である。つまり、基板の表面に導電性物質の残渣がある。これにより、基板の表面が腐食され、粗くなった表面に形成された導電性膜が除去し難くなり、残渣として残り易い傾向がある。
（５）以上の要因の複合現象や相乗現象がある。
【００５５】
このように、基板の表面の劣化によって、余分な渦電流損失を生じる弊害がある。災厄の場合は基板の表面の導体間のショートを引き起こす可能性もある。
【００５６】
このような課題に対して、上に述べた高周波フィルタ３においては、基板１１の表面にＴＥＯＳ−ＣＶＤ法を用いて成膜されたＳｉＯ２膜である酸化膜１２を形成する。そして、その表面抵抗率を４０ＫΩ／□以上とする。
【００５７】
これによる効果は次のとおりである。
（１）酸化膜１２は耐薬品性が良く、かつ、加速イオンやラジカルに強い保護膜となる。酸化膜１２によって、製造プロセス中において、基板１１の表面が薬品や加速されたイオンまたはラジカルに曝されることがなくなる。このように、酸化膜１２によって基板１１が保護され、製造プロセスに起因する絶縁性の劣化を防止または抑制することができる。基板１１の表面の絶縁抵抗の劣化が阻止されることにより、余分な高周波損失を招くことがなくなる。また、ＴＥＯＳ−ＣＶＤ酸化膜はセラミクスとの相性がよい。酸化膜１２の上に導電性構造体を形成すると密着性が良好であり、構造が丈夫になる。
（２）酸化膜１２によって表面抵抗率を４０ＫΩ／□以上にすることにより、帯域通過フィルタにおける通過損失が問題とならない程度に抑えられる。なお、解析は分布定数型の帯域通過フィルタ素子Ｘ１に対して行ったが、通過損失が飽和する傾向および飽和になり始めるしき値は一般性があると考えられる。
（３）酸化膜１２は、絶縁性が良いので、除去する必要がない。したがって、高周波デバイスの製造プロセスが簡単化される。
【００５８】
次に、高周波フィルタ３の製造方法について説明する。
【００５９】
図８（Ａ）に示すように、基板１１の表面に、ＳｉＯ２膜である酸化膜１２を形成する。酸化膜１２の表面抵抗率は４０ＫΩ／□以上である。酸化膜１２にビア用の貫通穴４１をあける。
【００６０】
図８（Ｂ）に示すように、酸化膜１２の表面にシード層４２を形成する。シード層４２として、例えばチタン−金（Ｔｉ−Ａｕ）を用いる。シード層４２の上にレジスト４３を形成し、金メッキによってアンカー部３７ａ，３７ｂおよび線路ＳＲを形成する。
【００６１】
図８（Ｃ）に示すように、レジスト４３およびシード層４２を除去し、駆動電極３５ａ，３５ｂをスパッタにより形成する。駆動電極３５ａ，３５ｂとして、例えばチタン−金を用いる。
【００６２】
図９（Ａ）に示すように、酸化膜１２、駆動電極３５ａ，３５ｂ、およびアンカー部３７ａ，３７ｂの表面に、シード層４４を形成する。シード層４４として、例えばモリブデン−銅（Ｍｏ−Ｃｕ）を用いる。シード層４４の上に１回目の犠牲層用のレジスト（レジストパターン）４５を形成する。そして、犠牲層４６を形成する。犠牲層４６として銅を用いる。
【００６３】
図９（Ｂ）に示すように、２回目の犠牲層用のレジストパターンを形成し、２回目の犠牲層４７を形成する。犠牲層４７として銅を用いる。これによって犠牲層４６，４７を平坦化する。
【００６４】
図９（Ｃ）に示すように、レジスト４５を除去し、バネ電極３３ｂを形成する。バネ電極３３ｂ，３３ｂの形成のために、スパッタを行ってパターン形成する。パターン形成に際して、リフトオフまたはミリングなどを用いることができる。
【００６５】
図１０（Ａ）に示すように、レジスト（レジストパターン）４８を形成し、バネ電極３３ｂを厚くするための可動キャパシタ電極３３ａを形成し、アンカー部３７ａ，３７ｂを金メッキにより厚くする。
【００６６】
図１０（Ｂ）に示すように、レジスト４８を除去する。
【００６７】
図１０（Ｃ）に示すように、犠牲層４６，４７およびシード層４４を除去する。このとき、シード層４４としてモリブデン−銅を用いたことにより、犠牲層４６，４７の除去と同時にシード層４４を除去することができる。つまり、シード層４４のモリブデンおよび銅が、銅である犠牲層４６，４７のエッチャントに溶解する。なお、モリブデンは密着性に優れるため、モリブデンのシード層４４を設けることにより構造が丈夫になる。
【００６８】
これにより、可変キャパシタ２３ｂの部分が完成する。同様にして、これと同時に、または別の製造プロセスにより、高周波フィルタ３を製造することができる。
【００６９】
高周波フィルタ３の製造プロセスにおいて、酸化膜１２によって基板１１が保護されており、基板１１の表面抵抗率の劣化がない。また、高周波フィルタ３の使用による表面抵抗率の経年変化もない。したがって、高周波フィルタ３の高周波損失の低下を防ぐことができる。
【００７０】
なお、基板１１の表面抵抗率は、種々の公知の方法で計測することができる。基板１１に酸化膜１２を成膜した後のタイミングで計測することができる。量産においては抜き取りで計測してもよい。また、酸化膜１２の成膜プロセスが正常に行われている場合には計測を省略してもよい。
【００７１】
本実施形態に示したＴＥＯＳ−ＣＶＤ酸化膜による基板１１の腐食対策は、セラミックス基板のみではなく、各種のガラス基板、石英基板、高抵抗Ｓｉ基板、または樹脂基板など、種々の高抵抗基板に適用することができる。また、ＳＯＧ（spin-on-glass)表面にも適用することができる。
【００７２】
上に述べた実施形態において、酸化膜１２の形成のためにＴＥＯＳガスをチャンバＳＣに供給したが、このときに、適量の酸素を供給するとよい。
【００７３】
上に述べた実施形態において、酸化膜１２の形成においてプラズマＣＶＤを例に説明したが、熱ＣＶＤ、その他のＣＶＤであってもよい。ＴＥＯＳ−ＣＶＤ法による酸化膜１２は、低温で形成することができ、しかも膜質がよい。基板１１の熱膨張率は一般に高いので、低温で高質の酸化膜１２を形成できることは有利である。
【００７４】
また、基板１１としてＬＴＣＣ基板を用いることにより、低温により、例えば２００〜２５０°Ｃ程度により形成することができる。
【００７５】
上に述べた実施形態において、導電性構造体が帯域通過フィルタ素子Ｘ１である場合について説明したが、これ以外の高周波フィルタ素子、またはキャパシタ素子、可変キャパシタ素子、その他の種々の導電性構造体に適用することができる。導電性構造体は、ＭＥＭＳ技術を用いて形成することができるが、これに限ることなく、種々の技術を用いて形成することができる。
〔通信モジュール〕
図１１において、通信モジュールＴＭは、送信フィルタ５１および受信フィルタ５２からなる。送信フィルタ５１および受信フィルタ５２として、上に述べた高周波フィルタ３、またはその他の高周波フィルタを適用することが可能である。
【００７６】
高周波フィルタが周波数固定型である場合には、複数のそれらフィルタの中からその時々の通信に合ったフィルタが選択される。周波数可変型である場合には、各フィルタに制御電圧Ｖｂが与えられ、その時々の通信に合うように、中心周波数、減衰周波数、および通過損失特性が決定される。したがって、この場合には、送信フィルタ５２または受信フィルタ５３におけるフィルタの数を減らすことができ、通信装置ＴＳの小型化を図ることができる。また、フィルタの数を減らすことによって回路が簡素化され、回路損失や回路ノイズなどを低減することが可能であり、通信モジュールＴＭの性能の向上を図ることが可能である。  なお、通信モジュールＴＭは、図１１に示した以外の種々の構成とすることが可能である。
〔通信装置〕
上に述べた高周波フィルタ３は、携帯電話機、携帯端末機などの移動体通信装置、Ｂａｓｅ−ｓｔａｔｉｏｎ（基地局）装置、固定通信装置など、種々の通信装置に適用することができる。
【００７７】
図１２において、通信装置ＴＳは、制御処理部６０、送信部６１、送信フィルタ６２、受信フィルタ６３、受信部６４、およびアンテナＡＴなどを有する。
【００７８】
処理制御部６０は、通信装置ＴＳに必要なデジタル処理およびアナログ処理を行い、またユーザとの間のヒューマンインタフェ−スを行うなど、通信装置ＴＳの全体を制御する。
【００７９】
送信部６１は、変調などを行って高周波信号Ｓ１１を出力する。高周波信号Ｓ１１には、互いに異なる周波数帯域の信号が含まれる。
【００８０】
送信フィルタ６２は、送信部６１から出力される高周波信号Ｓ１１に対し、処理制御部６０により指定された周波数帯域のみを通過させるようフィルタリングを行う。送信フィルタ６２からは、フィルタリングされた高周波信号Ｓ１２が出力される。送信フィルタ６２として、上に述べた高周波フィルタ３、またはその変形されたものが用いられる。
【００８１】
受信フィルタ６３は、アンテナＡＴで受信した高周波信号Ｓ１３の中から、処理制御部６０により指定された周波数帯域のみを通過させるようフィルタリングを行う。受信フィルタ６３からは、フィルタリングされた高周波信号Ｓ１４が出力される。受信フィルタ６３として、上に述べた高周波フィルタ３、またはその変形されたものが用いられる。
【００８２】
受信部６４は、受信フィルタ６３から出力される高周波信号Ｓ１４に対し、増幅および復調などを行い、得られた受信信号Ｓ１５を処理制御部６０に出力する。
【００８３】
アンテナＡＴは、送信フィルタ６２から出力される高周波信号Ｓ１２を電波として空中に輻射し、また図示しない無線局などから送信された電波を受信する。
【００８４】
なお、上に述べた通信装置ＴＳの構成において、フィルタは、送信フィルタ６２および受信フィルタ６３以外の回路素子として、例えば中間周波数用の帯域通過フィルタとして、設けられることがある。また、送信時と受信時とにおいて、アンテナＡＴ、送信フィルタ６２、または受信フィルタ６３を切り換えるためのスイッチが必要に応じて設けられる。送信フィルタ６２および受信フィルタ６３として、上に述べた通信モジュールＴＭを用いることも可能である。
【００８５】
また、通信装置ＴＳには、低ノイズ増幅器、パワー増幅器、デュプレクサ、ＡＤ変換器、ＤＡ変換器、周波数シンセサイザ、ＡＳＩＣ（Application Specific Integrated Circuit ) 、ＤＳＰ（Digital Signal Processor) 、電源装置などが必要に応じて設けられる。
【００８６】
通信装置ＴＳが携帯電話機である場合には、通信方式に応じた構成とし、送信フィルタ６２または受信フィルタ６３についても通信方式に応じた周波数帯域が選択される。
【００８７】
上に述べた種々の実施形態および変形例において、基板１１、酸化膜１２、帯域通過フィルタ素子Ｘ１、高周波フィルタ３、通信モジュールＴＭ、および通信装置ＴＳの各部または全体の構成、構造、回路、形状、材質、個数、配置などは、本発明の主旨に沿って適宜変更することができる。
【符号の説明】
【００８８】
３  高周波フィルタ（電子部品）
１１  基板
１２  酸化膜
４６，４７  犠牲層
Ｘ１  帯域通過フィルタ素子（導電性構造体、高周波フィルタ素子）
ＴＭ  通信モジュール（電子部品）
ＴＳ  通信装置
【図１】
2011061430.tif 000003
【図２】
2011061430.tif 000004
【図３】
2011061430.tif 000005
【図４】
2011061430.tif 000006
【図５】
2011061430.tif 000007
【図６】
2011061430.tif 000008
【図７】
2011061430.tif 000009
【図８】
2011061430.tif 000010
【図９】
2011061430.tif 000011
【図１０】
2011061430.tif 000012
【図１１】
2011061430.tif 000013
【図１２】
2011061430.tif 000014