(57)【要約】【課題】半導体デバイス用のパッケージにおいて改善された電気的性能を提供すること。【解決手段】パッケージングした半導体デバイスは、リードフレームのヘッダ上にマウントされた半導体ダイを含む。複数の間隔を空けて配置された外部導体は、ヘッダから伸び、外部導体のうちの少なくとも１つは、ボンディング・ワイヤがボンド・ワイヤ・ポストと半導体ダイとの間に伸びるようにその一端にボンド・ワイヤ・ポストを有する。パッケージ・デバイスは、また、半導体ダイや、ヘッダや、ボンディング・ワイヤや、ボンディング・ワイヤ・ポストを封入するハウジングを含み、結果として絶縁しパッケージングしたデバイスをもたらす。【選択図】図１Ｄ
2011082523.tif 000002
【特許請求の範囲】
【請求項１】
マウンティング・ブラケットに接続されたヘッダを含むリードフレームと、
前記リードフレームの前記ヘッダにマウントされた少なくとも１つの半導体ダイと、
少なくとも２つの間隔を空けて配置された外部導体が前記リードフレームの前記ヘッダに電気的に接続されないように前記ヘッダから伸びる、少なくとも２つの間隔を空けて配置された外部導体であって、前記少なくとも２つの間隔を空けて配置された外部導体の前記一方が前記少なくとも２つの間隔を空けて配置された外部導体の他方と実質的に平行である、少なくとも２つの間隔を空けて配置された外部導体と、
前記ダイと前記リードフレームに電気的に接続されていない前記少なくとも２つの間隔を空けて配置された外部導体の一方との間を電気的に接続する少なくとも１つの第１のボンディング・ワイヤ、および前記ダイが前記リードフレームから電気的に絶縁されるように前記ダイと前記リードフレームの前記ヘッダに電気的に接続されていない前記少なくとも２つの間隔を空けて配置された外部導体の他方との間を電気的に接続する少なくとも１つの第２のボンディング・ワイヤと、
前記ダイならびに前記少なくとも第１のボンディング・ワイヤおよび第２のボンディング・ワイヤを封入するハウジングであって、前記ハウジングが前記少なくとも２つの間隔を空けて配置された外部導体に対する機械的支持を与える、ハウジングと
を含む、絶縁された半導体パッケージ・デバイス。
【請求項２】
前記少なくとも２つの間隔を空けて配置された外部導体の前記一方が一端に第１のワイヤ・ボンディング・ポストを有し、前記少なくとも２つの間隔を空けて配置された外部導体の前記他方が一端に第２のワイヤ・ボンディング・ポストを有する、請求項１に記載のデバイス。
【請求項３】
前記少なくとも第１のボンディング・ワイヤが前記少なくとも１つの半導体ダイから前記第１のワイヤ・ボンディング・ポストへと伸び、前記第２のボンディング・ワイヤが前記ダイから前記第２のワイヤ・ボンディング・ポストへと伸びる、請求項２に記載のデバイス。
【請求項４】
前記ハウジングが前記第１のワイヤ・ボンディング・ポストおよび前記第２のワイヤ・ボンディング・ポストを封入する、請求項３に記載のデバイス。
【請求項５】
前記ハウジングがモールドしたプラスチック材料である、請求項１に記載のデバイス。
【請求項６】
前記少なくとも２つの間隔を空けて配置された外部導体に平行に伸びる第３の間隔を空けて配置された外部導体をさらに含み、前記第３の間隔を空けて配置された外部導体が金属を介して前記ヘッダに接続される、請求項１に記載のデバイス。
【請求項７】
前記少なくとも第１のボンディング・ワイヤおよび第２のボンディング・ワイヤが少なくとも５ミル（１２７μｍ）の太さを有する、請求項１に記載のデバイス。
【請求項８】
前記少なくとも１つの半導体ダイがはんだまたは熱伝導性エポキシによってハウジングに直接取り付けられる、請求項１に記載のデバイス。
【請求項９】
前記少なくとも１つの半導体ダイが少なくとも１つのダイオードである、請求項１に記載のデバイス。
【請求項１０】
前記少なくとも１つの半導体ダイが少なくとも１つのトランジスタである、請求項１に記載のデバイス。
【請求項１１】
前記半導体ダイが少なくとも１つのダイオードおよび少なくとも１つのトランジスタの組み合わせである、請求項１に記載のデバイス。
【請求項１２】
前記少なくとも１つの半導体ダイが表面および裏面を有し、前記表面がプレーナ型半導体層を含み、前記裏面がサファイア基板を含む、請求項１に記載のデバイス。
【請求項１３】
前記プレーナ型半導体層が下側半導体層および前記下側半導体層の一部の上方に配置された上側半導体層を含み、前記下側半導体層および前記上側半導体層が同じ導電型であり、前記下側半導体層が前記上側半導体層よりも高濃度にドープされている、請求項１２に記載のデバイス。
【請求項１４】
前記上側半導体層および前記下側半導体層がガリウム・ナイトライド系材料から構成される、請求項１３に記載のデバイス。
【請求項１５】
前記少なくとも１つの半導体ダイが前記上側半導体層上に形成されたアノードおよび前記下側半導体層の一部の上に形成されたカソードを含む少なくとも１つのダイオードである、請求項１３に記載のデバイス。
【請求項１６】
前記アノードおよび前記カソードがまったくない前記下側半導体層および前記上側半導体層上に形成された誘電体層をさらに含む、請求項１５に記載のデバイス。
【請求項１７】
前記上側半導体層がアルミニウム・ガリウム・ナイトライドから構成され、前記下側半導体層がガリウム・ナイトライドから構成される、請求項１３に記載のデバイス。
【請求項１８】
前記少なくとも１つの半導体ダイが、前記上側半導体層上に形成されたゲート電極を含みソース電極およびドレイン電極が前記下側半導体層上へと前記上側半導体層を貫通して形成される少なくとも１つのトランジスタである、請求項１３に記載のデバイス。
【請求項１９】
前記ゲート電極や、前記ソース電極や、前記ドレイン電極がまったくない前記上側半導体層上に形成された誘電体層をさらに含む、請求項１７に記載のデバイス。
【請求項２０】
前記ヘッダの裏側が直接熱コンタクトを与える、請求項１に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の参照
本出願は、２００５年１月１０日に出願した米国特許出願第１１／０３２，６６６号の一部の継続出願であり、その開示の全体が援用により本明細書に組み込まれている。本出願は、共通譲受け人に譲渡され、援用により本明細書に組み込まれている、２００４年２月１７日に出願した米国特許出願第１０／７８０，３６３号に関連する。
【０００２】
本発明は、パッケージングした半導体デバイスに関し、より詳細には、高パワー・ガリウム・ナイトライド系半導体デバイスを封入するリードフレームおよびパッケージに関する。
【背景技術】
【０００３】
ダイオードや、電界効果型トランジスタやその他の半導体デバイスは、半導体ウェーハ／半導体基板上に一般に形成され、後に個々のデバイスまたは集積回路を含むダイへと切断される。ダイは、トランジスタのソース領域や、ゲート領域や、ドレイン領域に、またはダイオードのアノードおよびカソードに電気的に接続される金属パッドまたは別の電極を有する。大部分のデバイスは、シリコン（Ｓｉ）半導体ウェーハや、シリコン・カーバイド（ＳｉＣ）半導体ウェーハや、ガリウムヒ素（ＧａＡｓ）半導体ウェーハ上に形成される。すべてのこれらの基板は、導電性であり、かかるウェーハ上に作られるデバイスをダイの表面および裏面と電気的接続を有することを意味する「縦型デバイス」にする。外部電子回路への電気的接続を可能にするために、半導体ダイは、銅リードフレームおよび封止用エポキシからなるパッケージの内部にマウントされる。パワー半導体デバイス用に使用される最も一般的なパッケージの例は、例えば、ＴＯ−２２０や、ＴＯ−２４７や、ＤＰＡＫや、Ｄ２ＰＡＫや、ＴＯ−２６３、または他のパッケージ・フォーム・ファクタのような周知の工業規格品である。
【０００４】
この技術分野において公知であるように、ダイは、リードフレーム上へとマウントされ、それは、順にダイとパッケージの裏側との間の電気的接続や、（ＴＯ２２０やＴＯ２４７の場合には）封止したエポキシの上面上のマウンティング・ブラケットへの電気的接続や、複数の外部リードのうちの少なくとも１つへの電気的接続を与える。他の電気的パッドは、ワイヤ・ボンドを使用して残りの外部リードに接続される。パッケージングの最後に、ダイおよびリードフレームの一部は、絶縁性エポキシで封止される。この構成のために、多くの用途においてエンドユーザは、パッケージと外部ハードウェア（ヒートシンク）との間の十分な電気的絶縁を与えるための追加の要素、または最終製品のコストを増加させる他の装置を使用する必要がある。
【０００５】
Ｉｓｈｉｚａｋａ他による米国特許第６，８４７，０５８号は、半導体デバイスとしてのＭＯＳＦＥＴを開示している。Ｉｓｈｉｚａｋａの図２および図４には、ドレイン（Ｄ）電極を介してヘッダ１３の上側表面に固定されたダイ１を有するデバイスが示されている。ソース（Ｓ）や、ゲート（Ｇ）や、ドレイン（Ｄ）の３つの電極すべてが、ダイ１に電気的に接続されている。ＳおよびＧは、ボンディング・ワイヤ１６を介して接続されているが、Ｄは、ダイ１の裏面側であり、常にリードフレームに電気的かつ機械的に接続されており、したがってデバイスの裏面側の電気的絶縁を必要としている。
【０００６】
オプトエレクトロニック用途や、パワー用途や、他の用途において使用するための、ガリウム・ナイトライド半導体デバイスの開発は、かかるデバイス用の新しいパッケージングの必要性を示しているが、製造上の経済性の配慮およびピン互換性のあるコンポーネントに対するカスタマの要望により、かかるパッケージを工業的に受け入れられているパッケージング・フォーマットに相変わらず適合させるように要求されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願第１１／０３２，６６６号
【特許文献２】米国特許出願第１０／７８０，３６３号
【特許文献３】米国特許第６，８４７，０５８号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体デバイス用のパッケージにおいて改善された電気的性能を提供することが、本発明の目的である。
【０００９】
半導体デバイス用パッケージの簡略化されたアセンブリを提供し、アセンブリを経済的に製造することを提供することが、本発明の別の１つの目的である。工業的に受け入れられているパッケージング・フォーマットに適合する半導体デバイス用パッケージを提供することが、本発明のさらに別の目的である。本発明のさらなる目的や、利点や、新規な特徴は、下記の詳細な説明を含む本開示から、および本発明の実施によって当業者に明らかになるであろう。本発明が好ましい実施形態を参照して下記に説明されているが、本発明がそれに限定されないことが、理解されるはずである。
【００１０】
簡潔にかつ一般的に、本発明は、リードフレームのヘッダ上にマウントされた半導体ダイを含んでいるパッケージングした半導体デバイスを提供する。複数の間隔を空けて配置された外部導体がパッケージから伸び、外部導体のうちの少なくとも１つは、ボンディング・ワイヤがボンド・ワイヤ・ポストと半導体ダイとの間に伸びるようにその一端にボンド・ワイヤ・ポストを有する。パッケージングしたデバイスは、やはり、半導体ダイや、ヘッダや、（１つまたは複数の）ボンディング・ワイヤや、（１つまたは複数の）ボンディング・ワイヤ・ポストを封入するハウジングを含む。
【００１１】
本発明のこれらの特徴および利点ならびに他の特徴および利点は、添付図面とともに考えるときに、下記の詳細な説明を参照することによって、より良く理解されより完全に認識されるであろう。
【図面の簡単な説明】
【００１２】
【図１Ａ】本発明の実施形態による、図１Ｄのパッケージングした半導体デバイスの最終製品をもたらす半導体デバイスの一連のパッケージング工程の透視図である。
【図１Ｂ】本発明の実施形態による、図１Ｄのパッケージングした半導体デバイスの最終製品をもたらす半導体デバイスの一連のパッケージング工程の透視図である。
【図１Ｃ】本発明の実施形態による、図１Ｄのパッケージングした半導体デバイスの最終製品をもたらす半導体デバイスの一連のパッケージング工程の透視図である。
【図１Ｄ】本発明の実施形態による、図１Ｄのパッケージングした半導体デバイスの最終製品をもたらす半導体デバイスの一連のパッケージング工程の透視図である。
【図２】本発明の好ましい実施形態による、図１Ａから図１Ｄの半導体ダイを有する半導体ダイオードの半導体構造の一断片の断面詳細図である。
【図３】本発明の好ましい実施形態による、図１Ａから図１Ｄの半導体ダイを有する半導体トランジスタの半導体構造の一断片の断面詳細図である。
【発明を実施するための形態】
【００１３】
本発明の例示的な態様および実施形態を含む本発明の詳細がここに説明される。図面および下記の説明を参照すると、類似の参照番号は、類似の要素または機能的に似ている要素を特定するために使用され、非常に単純化した概略的な方式で例示的な実施形態の主要な特徴を図説するように意図されている。その上、図面は、実際の実施形態のすべての特徴を図示することも、図示した要素の相対的な大きさを図示することも意図せず、一定の縮尺では描かれていない。
【００１４】
図１Ａから図１Ｄを参照すると、本発明の実施形態による、半導体デバイス１００の一連のパッケージング工程の一断片の透視図のセットが示されている。パッケージングに使用される典型的なリードフレームが図１Ａに図示されている。それは、マウンティング・ブラケット１１０および、ダイのマウント支持部としても働くヘッダ１０４から構成される。パッケージング・デバイス１００は、また、互いに平行であり、余分な金属１１２を介して一緒に保持される外部リードすなわち電極１０１、１０２および１０３を含む。リード１０２は、金属延長部分１１３を介してヘッダ１０４に恒久的に接続される。リード１０３および１０１の各々は、それぞれワイヤ・ボンディング・パッド１０６および１０７をさらに含む。図１Ｂは、ヘッダ１０４上にマウントされた半導体ダイ１０５をさらに含む。図１Ｂに示したように、ボンディング・ワイヤ１０８および１０９は、半導体ダイ１０５の上表面上のアクティブ領域とそれぞれリード１０３および１０１上のワイヤ−ボンディング・パッド１０６および１０７との間を電気的に接続させるために使用される。基板の絶縁性の性質のために、ダイとヘッダ１０４との間に電気的な接続がなく、それゆえ、リード１０２およびマウンティング・ブラケット１１０への電気的な接続はない。図１Ｃは、ダイ１０５や、ワイヤ１０８および１０９や、それぞれボンディング・パッド１０６および１０７を含むリード１０１および１０３の一部を封止する、エポキシなどのモールドしたプラスチック材料からなるハウジング１１１を示す。図１Ｄに示したように、余分なおよび／または使用しない金属１１２を一旦切り離すと、ハウジング１１１は、また、リード１０１および１０３に対する機械的支持を与えるように機能する。図１Ｄは、リード１０１、１０２および１０３が独立しており、金属１１２を介して互いにもはや接続されないように、余分な金属１１２を切り離した最終のパッケージングした半導体デバイス１００を示す。やはり、余分な金属１１２を除くことによって、２つの外側リード１０１および１０３は、ヘッダ１０４およびマウンティング・ブラケット１１０に電気的に接続されていない。したがって、図１Ｄの最終のシールしパッケージングした半導体デバイス１００は、ダイ１０５とリードフレームとの間に完全な絶縁をもたらす。表示していないが、中央のリード１０２をオプションとして切り取ることができる。
【００１５】
ヘッダ１０４の裏側（図示せず）が被覆されないままであり、よい熱的コンタクトを与えることが、留意される。これは、通常の動作条件下でダイ中に発生する熱を取り除く外部ヒートシンクなどの別の要素をヘッダ１０４の裏側に直接マウントすることを可能にする。従来技術のデバイスでは、半導体のパッケージングしたデバイスの裏側は、ダイとは離されていず、これら２つの間を電気的に接続しないようにするために、デバイスとヒートシンクとの間にマイラ膜などの絶縁体を挿入する必要がある。しかしながら、本発明では、リード１０１および１０３がフローティングであり、シールしたパッケージ・デバイス１００の裏側に明らかに接続されないので、かかる絶縁体を必要とせず、結果として絶縁性のパッケージングしたデバイスをもたらす。
【００１６】
図２を参照すると、本発明の好ましい実施形態による、図１のダイ１０５としての半導体ＧａＮ系ダイオード構造２００の一断片の断面の詳細が示されている。構造２００は、好ましくはサファイア（Ａｌ２Ｏ３）基板２０４上に製造された高パワー・ガリウム・ナイトライド系ダイオード２０２を含む。ダイオード２０２は、下に高ドープ（ｎ＋）層２０１および上に低ドープ（ｎ−）層２０３を含む。図示したように、アノード２０６が低ドープ（ｎ−）層２０３上に形成され、カソード２０７が高ドープ（ｎ＋）層２０１の一部の上にだけ形成される。誘電体２０８の層は、外部要因（水分、ガス）からダイを保護するためのパッシベーションとして働く。それはやはり、２つのコンタクト間の電気的絶縁をもたらす。アノード２０６およびカソード２０７は、また、ダイそれ自体のボンディング・パッドとして働く。
【００１７】
図３を参照すると、本発明のもう１つの好ましい実施形態による、図１のダイ１０５としてのＧａＮ系電界効果型トランジスタ（ＦＥＴ）構造３００の一断片の断面の詳細が示されている。構造３００は、サファイア（Ａｌ２Ｏ３）基板３０４上に製造された高パワー・ガリウム・ナイトライド系ＦＥＴ３０２を含む。ＦＥＴ３０２は、下にＧａＮ層３０１および上にＡｌＧａＮ層３０３を含む。図３に示したように、ゲート（Ｇ）電極３０６がＡｌＧａＮ層３０３上に形成され、ソース（Ｓ）電極３０５およびドレイン（Ｄ）電極３０７は、それぞれ、ＧａＮ層３０１上へとＡｌＧａＮ層３０３を貫通して形成される。誘電体３０８の層は、外部要因からダイを保護するためのパッシベーションとして働く。それはやはり、コンタクト間の電気的絶縁をもたらす。図２および図３の図面が単に図説目的のためであり、一定の縮尺でないことが、留意される。
【００１８】
図示したＧａＮ系デバイスが、サファイア基板上に製造されているが、シリコン（Ｓｉ）や、シリコン・カーバイド（ＳｉＣ）等の別の半導体基板を使用できることは、当業者に公知である。サファイア基板は、シリコン・カーバイド基板と比較して経済的な利点を提供しつつ、同時にシリコン基板上に製造されたデバイスと比較して優れた品質を可能にする。その上、サファイア基板は、電気的に絶縁性であり、それゆえ、かかる基板上に製造されたデバイスは、もはや縦型デバイスではない。商業的に入手可能なデバイスとは異なり、サファイア基板上に製造されたガリウム・ナイトライド系デバイスは、ダイの上側表面上にすべてのボンディング・パッドを有する。サファイア上に完全に製造されたダイは、エポキシによりリードフレームに張り付けられる、または前の処理ステップが裏面メタライゼーションを含む場合にはリードフレームにはんだ付けされ、いくつかの用途にとって有益なはずである。電気的接続は、ボンディング・パッドとリードフレームに接続されていない外部リードとの間で行われ、ダイをフレームから電気的に絶縁させる。ダイがエポキシで封止された後で、リードフレームの使用しない部分が、切り離される。
【００１９】
複数のワイヤがダイのボンディング・パッドからヘッダに接続されていない外部リードへと接続することは、やはり本発明の範囲内である。それゆえ、ダイオードの場合には、ダイ構成および使用されるボンディング・ワイヤのタイプに応じて、アノードから１つより多くのボンディング・ワイヤが、およびカソードから１つより多くのボンディング・ワイヤがあってもよい。その上やはり、集積化の要求および工業的な要求を満足させるために、ダイオードおよびＦＥＴの任意の組み合わせを含む複数のＧａＮ系デバイスを、１個のパッケージ中へと組み込むことが可能である。ワイヤ・ボンド接続を、これらのデバイス間で、およびデバイスとヘッダに接続された外部リードとの間で行うことができる。複数のダイが割り当てられたスペースに入ると仮定すると、複数のダイをパッケージ中に含ませることが可能である。
【００２０】
好ましい実施形態では、２本の１０ミル（１０ｍｉｌ（２５４μｍ））のアルミニウム・ワイヤを使用する。しかしながら、より大きなサージ電流能力のためには、１５ｍｉｌ（３８１μｍ）のＡｌワイヤを好ましくは使用することができる。別の実施形態では、ワイヤは、金製であってもよく、２ｍｉｌ（５１μｍ）程度まで細くてもよい。
【００２１】
したがって、半導体デバイスの信頼性や、制御性や、安定性を向上させるために、本明細書中で説明した本発明の方法およびデバイスを、複数のデバイスおよび／または他の半導体デバイス構造とともに利用することができる。本発明は、したがって、アクティブ領域を規定するメサ構造を利用する任意の半導体デバイス、特にＩＩＩ−Ｖ半導体デバイスに適用される。
【００２２】
本発明がガリウム・ナイトライド系構造のためのパッケージングした半導体デバイスとして図示され、説明されてきているが、本発明の精神から乖離することなく様々な修正および構造的変更を行いうるので、示した詳細に限定することを意図していない。さらに、本発明の精神または範囲から乖離することなく、本発明の装置および処理に様々な修正および変形を行いうることは、当業者には明白であろう。したがって、本発明が添付の特許請求の範囲およびその均等物の範囲内になると規定される本発明の修正形態および変更形態を包含することを、意図している。
【図１Ａ】
2011082523.tif 000003
【図１Ｂ】
2011082523.tif 000004
【図１Ｃ】
2011082523.tif 000005
【図１Ｄ】
2011082523.tif 000006
【図２】
2011082523.tif 000007
【図３】
2011082523.tif 000008
【外国語明細書】
2011082523.tif 000009
2011082523.tif 000010
2011082523.tif 000011
2011082523.tif 000012
2011082523.tif 000013
2011082523.tif 000014
2011082523.tif 000015
2011082523.tif 000016
2011082523.tif 000017
2011082523.tif 000018
2011082523.tif 000019
2011082523.tif 000020
2011082523.tif 000021
2011082523.tif 000022
2011082523.tif 000023
2011082523.tif 000024
2011082523.tif 000025
2011082523.tif 000026
2011082523.tif 000027
2011082523.tif 000028