(57)【要約】【課題】ユニット単位の閾値補正により閾値補正時間を確保しつつユニット内でのシェーディングを防止し、ユニフォミティを向上させる。【解決手段】複数の水平ラインを１ユニットとし、同一ユニット内の各画素回路では、閾値補正動作が同時に行われるようにする。閾値補正動作完了後に、各画素回路毎に順次、映像信号電圧を入力させ、入力された映像信号電圧に応じた輝度の発光が行われるようにする。ここで、ユニット内の各ラインの画素回路の駆動トランジスタでは、閾値補正動作の終了タイミングから映像信号電圧の入力開始までの待ち時間でのリーク電流でソース電圧変化が生じるが、待ち時間の期間長の差により映像信号書込時のソース電位がライン毎に異なってしまう。そこで閾値補正後に容量カップリングにより駆動トランジスタのゲート電圧、ソース電圧を調整し、映像信号電圧書込時の各ラインでのソース電圧変動が同等となるようにする。【選択図】図９
2011118083.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイの各画素回路について複数の水平ラインを１つのユニットとしたときに、１ユニットの水平ライン数Ｘに対応するＸ水平期間において、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御するとともに、１つのユニット内の各画素回路に対する上記走査パルスとして、各画素回路で１発光サイクルの期間内に同時に閾値補正動作が実行されるように上記閾値補正基準電圧を各画素回路に入力させ、閾値補正動作完了後に、ユニット内の各水平ラインの画素回路毎に順次、映像信号電圧を入力させる書込スキャナと、
を備えるとともに、
１つのユニットを構成する第１ラインから第Ｘラインの各水平ラインの各画素回路では、閾値補正動作完了から映像信号電圧の入力までの期間の上記駆動トランジスタのリーク電流によるソース電位変動が同等となるように、上記駆動トランジスタのゲートと上記サンプリングトランジスタのゲートの間の容量値が設定されている表示装置。
【請求項２】
１ユニット内の第１ラインの画素回路から第Ｘラインの画素回路において、
閾値補正動作完了から映像信号電圧の入力までの期間長が最も短いラインの画素回路では、上記駆動トランジスタのゲートと上記サンプリングトランジスタのゲートの間に容量素子は設けられず、
上記期間長が次に短いラインの画素回路から、上記期間長が最も長いラインの画素回路までは、上記駆動トランジスタのゲートと上記サンプリングトランジスタのゲートの間に容量素子が接続され、かつ、当該容量素子の容量値は、上記期間長が長いラインの画素回路ほど、大きい値とされている請求項１に記載の表示装置。
【請求項３】
１ユニット内の第１ラインの画素回路から第Ｘラインの画素回路において、各画素回路では、上記駆動トランジスタのゲートと上記サンプリングトランジスタのゲートの間に容量素子が接続されているとともに、
当該容量素子の容量値は、閾値補正動作完了から映像信号電圧の入力までの期間長が長いラインの画素回路ほど、大きい値とされている請求項１に記載の表示装置。
【請求項４】
上記書込スキャナは、各画素回路において１発光サイクルの期間内に複数回の閾値補正動作が行われるようにする上記走査パルスを出力する請求項１に記載の表示装置。
【請求項５】
発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御する書込スキャナと、
を備え、
上記画素アレイの各画素回路について複数の水平ラインを１つのユニットとしたときに、１つのユニットを構成する第１ラインから第Ｘラインの各水平ラインの各画素回路では、閾値補正動作完了から映像信号電圧の入力までの期間の上記駆動トランジスタのリーク電流によるソース電位変動が同等となるように、上記駆動トランジスタのゲートと上記サンプリングトランジスタのゲートの間の容量値が設定されている表示装置の表示駆動方法として、
上記信号セレクタが、１ユニットの水平ライン数Ｘに対応するＸ水平期間において、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給し、
上記書込スキャナが、１つのユニット内の各画素回路に対する上記走査パルスとして、各画素回路で１発光サイクルの期間内に同時に閾値補正動作が実行されるように上記閾値補正基準電圧を各画素回路に入力させ、閾値補正動作完了後に、ユニット内の各水平ラインの画素回路毎に順次、映像信号電圧を入力させることで、
各画素回路において入力された映像信号電圧に応じた輝度の発光が行われるようにする表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００７−１３３２８２号公報
【特許文献２】特開２００３−２５５８５６号公報
【特許文献３】特開２００３−２７１０９５号公報
【背景技術】
【０００３】
例えば上記特許文献２，３に見られるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで有機ＥＬ素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上や、高輝度化、高精細化、ハイフレームレート化（高周波数化）が強く求められている。またパネル大型化の開発も進められている。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献１のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
本発明では有機ＥＬ素子を用いた表示装置として、高周波数化やパネル大型化にも好適な画素回路動作を実現することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記画素アレイの各画素回路について複数の水平ラインを１つのユニットとしたときに、１ユニットの水平ライン数Ｘに対応するＸ水平期間において、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御するとともに、１つのユニット内の各画素回路に対する上記走査パルスとして、各画素回路で１発光サイクルの期間内に同時に閾値補正動作が実行されるように上記閾値補正基準電圧を各画素回路に入力させ、閾値補正動作完了後に、ユニット内の各水平ラインの画素回路毎に順次、映像信号電圧を入力させる書込スキャナとを備える。そして１つのユニットを構成する第１ラインから第Ｘラインの各水平ラインの各画素回路では、閾値補正動作完了から映像信号電圧の入力までの期間の上記駆動トランジスタのリーク電流によるソース電位変動が同等となるように、上記駆動トランジスタのゲートと上記サンプリングトランジスタのゲートの間の容量値が設定されている。
【０００６】
特に、１ユニット内の第１ラインの画素回路から第Ｘラインの画素回路において、閾値補正動作完了から映像信号電圧の入力までの期間長が最も短いラインの画素回路では、上記駆動トランジスタのゲートと上記サンプリングトランジスタのゲートの間に容量素子は設けられず、上記期間長が次に短いラインの画素回路から、上記期間長が最も長いラインの画素回路までは、上記駆動トランジスタのゲートと上記サンプリングトランジスタのゲートの間に容量素子が接続され、かつ、当該容量素子の容量値は、上記期間長が長いラインの画素回路ほど、大きい値とされている。
或いは、１ユニット内の第１ラインの画素回路から第Ｘラインの画素回路において、各画素回路では、上記駆動トランジスタのゲートと上記サンプリングトランジスタのゲートの間に容量素子が接続されているとともに、当該容量素子の容量値は、閾値補正動作完了から映像信号電圧の入力までの期間長が長いラインの画素回路ほど、大きい値とされている。
また上記書込スキャナは、各画素回路において１発光サイクルの期間内に複数回の閾値補正動作が行われるようにする上記走査パルスを出力する。
【０００７】
本発明の表示駆動方法は、上記のように、１つのユニットを構成する第１ラインから第Ｘラインの各水平ラインの各画素回路では、閾値補正動作完了から映像信号電圧の入力までの期間の上記駆動トランジスタのリーク電流によるソース電位変動が同等となるように、上記駆動トランジスタのゲートと上記サンプリングトランジスタのゲートの間の容量値が設定されている表示装置の表示駆動方法である。その場合に、上記信号セレクタが、１ユニットの水平ライン数Ｘに対応するＸ水平期間において、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及びユニット内の各画素回路のそれぞれに対する映像信号電圧を供給し、上記書込スキャナが、１つのユニット内の各画素回路に対する上記走査パルスとして、各画素回路で１発光サイクルの期間内に同時に閾値補正動作が実行されるように上記閾値補正基準電圧を各画素回路に入力させ、閾値補正動作完了後に、ユニット内の各水平ラインの画素回路毎に順次、映像信号電圧を入力させることで、各画素回路において入力された映像信号電圧に応じた輝度の発光が行われるようにする。
【０００８】
このような本発明では、まず複数の水平ラインを１ユニットとし、同一ユニット内の各画素回路では、閾値補正動作が同時に行われるようにするＳＴＣ（Simultaneous Threshold Cancel）駆動方式を採る。例えば３水平ラインを１ユニット（上記Ｘ＝３）とすれば、３ラインの各画素が同時に閾値補正動作を行う。このＳＴＣ駆動によって、ハイフレームレート化を行う場合でも閾値補正動作期間を長くとれる。
この場合、閾値補正動作時に駆動トランジスタのゲートを閾値補正基準電圧とするために、信号セレクタは信号線に閾値補正基準電圧を供給する。また、ユニット内の各画素回路（駆動トランジスタ）に対して順次、映像信号電圧を与えるために、信号セレクタは信号線に順次、各画素回路に対する映像信号電圧を供給する。例えば１ユニットを３ラインとする場合、３水平期間において、閾値補正基準電圧と、ユニット内の第１ライン目の画素回路に対する映像信号電圧と、第２ライン目の画素回路に対する映像信号電圧と、第３ライン目の画素回路に対する映像信号電圧を供給する。
すると、ユニット内の各画素回路は、閾値補正動作が同時に行われるため、閾値補正動作完了から、映像信号電圧の書込までの期間長（待ち時間）に差が生ずる。その場合、当該待ち時間において駆動トランジスタに流れるリーク電流による駆動トランジスタのソース電位の変動量が、各ライン毎に差が生ずる。これによって各ラインの画素回路全てに同一の映像信号電圧を与えていたとしても、各ラインの画素回路の駆動トランジスタのゲート・ソース間電圧が異なるものとなり、発光輝度に差が生ずる。
ここで本発明では、１つのユニットを構成する第１ラインから第Ｘラインの各水平ラインの各画素回路では、閾値補正動作完了から映像信号電圧の入力までの期間の駆動トランジスタのリーク電流によるソース電位変動が同等となるように、駆動トランジスタのゲートと上記サンプリングトランジスタのゲートの間の容量値が設定されているようにする。
即ち、ＳＴＣ駆動において、同一ユニット内のラインごとのサンプリングトランジスタのゲート・ソース間（駆動トランジスタのゲートとサンプリングトランジスタのゲートの間）に各々適切な容量を付加する等で、ライン毎で容量値を調整する。これにより閾値補正動作完了時の走査パルスオフの際のカップリングにより、映像信号電圧の書込みまでの待ち時間中の駆動トランジスタのゲート・ソース間電圧の動作点を最適化する。
【発明の効果】
【０００９】
ＳＴＣ駆動においては、ユニット内の各画素回路で、閾値補正動作が完了してから映像信号電圧の書込までの待ち時間が異なることが生ずる。これに対して本発明では、待ち時間において、駆動トランジスタのリーク電流によるソース電位変動が各水平ラインで同等となるように、駆動トランジスタのゲートとサンプリングトランジスタのゲートの間の容量が設定されている。このため、待ち時間の差があっても、各水平ラインの画素回路の映像信号電圧書込時点での駆動トランジスタのゲート・ソース間電圧Ｖｇｓの変動はほぼ同等となり、リーク電流による各画素回路の発光輝度の差が現れないようにすることができる。
即ちハイフレームレート化に好適なＳＴＣ駆動において、駆動トランジスタのドレイン・ソース間に流れるリーク電流起因で発生していた同一ユニット内のシェーディングを防ぐ事ができ、ユニフォミティ（均一性）の良好な表示装置が実現できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態の表示装置の構成の説明図である。
【図２】実施の形態の画素回路の回路図である。
【図３】分割閾値補正を行う場合の画素回路動作の説明図である。
【図４】ＳＴＣ駆動を行う場合の画素回路動作の説明図である。
【図５】ＳＴＣ駆動による閾値補正期間の説明図である。
【図６】ＳＴＣ駆動におけるリークによるゲート・ソース間電圧変動の説明図である。
【図７】ＳＴＣ駆動時のシェーディングの説明図である。
【図８】実施の形態の画素回路構成例の説明図である。
【図９】実施の形態のＳＴＣ駆動におけるリーク電流の影響の解消の説明図である。
【図１０】実施の形態の他の画素回路構成例の説明図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について次の順序で説明する。
［１．表示装置及び画素回路の構成］
［２．本発明に至る過程で考慮された画素回路動作：分割閾値補正］
［３．本実施の形態で採用されるＳＴＣ駆動方式］
［４．実施の形態の画素回路動作］
【００１２】
［１．表示装置及び画素回路の構成］
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００１３】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。
【００１４】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・ＷＳＬ（ｍ）、電源制御線ＤＳＬ１，ＤＳＬ２・・・ＤＳＬ（ｍ）が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分（ｍ行）だけ配される。
【００１５】
書込制御線ＷＳＬ（ＷＳＬ１〜ＷＳＬ（ｍ））はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１〜ＷＳＬ（ｍ）に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・ＷＳ（ｍ））を供給して、画素回路１０を行単位で線順次走査する。
【００１６】
電源制御線ＤＳＬ（ＤＳＬ１〜ＤＳＬ（ｍ））はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１〜ＤＳＬ（ｍ）に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））は駆動電圧Ｖｃｃと初期電圧Ｖｉｎｉの２値に切り替わるパルス電圧とされる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ、電源パルスＤＳのタイミングを設定する。
【００１７】
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号線電圧を供給する。
本実施の形態では、水平セレクタ１１は、各信号線に対し、信号線電圧として、閾値補正基準電圧Ｖｏｆｓと映像信号電圧Ｖｓｉｇを供給する。
【００１８】
ところで本実施の形態では、詳しくは後述するＳＴＣ駆動方式で画素を発光駆動する。例えば３水平ラインを１ユニットとする。
図示のように、ｍ行の水平ラインでは、３ライン単位でのユニットＵ１〜Ｕ（ｚ）としての各ユニット毎に発光のための動作が行われる。同一ユニット内の画素回路は、閾値補正動作が同時に行われる。
後述するが、この場合、水平セレクタ１１は、各信号線に対し、信号線電圧として、３水平期間内に、閾値補正基準電圧Ｖｏｆｓ、ユニット内の第１ラインについての映像信号電圧Ｖｓｉｇ、第２ラインについての映像信号電圧Ｖｓｉｇ、第３ラインについての映像信号電圧Ｖｓｉｇを供給することになる。
【００１９】
なお、この実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ１１であり、駆動制御スキャナの例がドライブスキャナであり、書込スキャナの例がライトスキャナ１３となる。
【００２０】
図２に画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
なお、図２では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
【００２１】
この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、サンプリングトランジスタＴｓ、駆動トランジスタＴｄとしてのｎチャネルの薄膜トランジスタ（ＴＦＴ）とで構成されている。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。
なお、後に図８で説明するが、サンプリングトランジスタＴｓのゲートと駆動トランジスタＴｄのゲートの間に接続される容量Ｃｗｓは、設けられる画素回路１０と設けられない画素回路１０が存在する。
【００２２】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソースに接続され、他方の端子が同じく駆動トランジスタＴｄのゲートに接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
【００２３】
サンプリングトランジスタＴｓは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。
またサンプリングトランジスタＴｓのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。
【００２４】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
【００２５】
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇを書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発光の階調を得る。
【００２６】
駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００２７】
このように基本的には、各フレーム期間において、画素回路１０に映像信号値（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。
【００２８】
［２．本発明に至る過程で考慮された画素回路動作：分割閾値補正］
ここで、本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。特に閾値補正動作としては１発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
【００２９】
なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
【００３０】
図３に画素回路１０の１サイクル（１フレーム期間）の動作のタイミングチャートを示す。
図３では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。この動作例の場合、水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）に、閾値補正基準電圧Ｖｏｆｓ及び映像信号電圧Ｖｓｉｇとしてのパルス電圧を信号線ＤＴＬに与える。
また図３には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベルとされることで導通され、走査パルスＷＳがＬレベルとされることで非導通となる。
また図３では、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図３には、ゲート電圧Ｖｇ、ソース電圧Ｖｓとして、駆動トランジスタＴｄのゲート電圧の変化とソース電圧の変化を示している。
【００３１】
図３のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
まず、時点ｔｓで電源パルスＤＳ＝初期電位Ｖｉｎｉとされ、また走査パルスＷＳがＨレベルとなってサンプリングトランジスタＴｓがオンとされる。
【００３２】
電源パルスＤＳ＝初期電位Ｖｉｎｉとされて駆動電圧Ｖｃｃの供給が止められることで、駆動トランジスタＴｄのゲート電圧、ソース電圧が低下するとともに、有機ＥＬ素子１は消光され、非発光期間となる。
この場合、ソース電位＝Ｖｉｎｉとなり、またサンプリングトランジスタＴｓを介して信号線電圧が駆動トランジスタＴｄのゲートに与えられる。このとき信号線電圧＝閾値補正基準電圧Ｖｏｆｓであるため、ゲート電位＝Ｖｏｆｓとなる。
ここで初期電位Ｖｉｎｉは、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように設定されている。Ｖｔｈは駆動トランジスタＴｄの閾値電圧である。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
【００３３】
続いて期間ＬＴ１として１回目の閾値補正（Ｖｔｈ補正）が行われる。
この場合、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっているタイミングで、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、同時にドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。
すると、駆動トランジスタＴｄのゲートは閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。
これは電源パルスＤＳを駆動電圧Ｖｃｃとすることで、電源制御線ＤＳＬから有機ＥＬ素子１のアノードに向けて電流が流れるためである。有機ＥＬ素子１のアノード電位Ｖｅｌが、Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌである限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためアノード電位Ｖｅｌ（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。
【００３４】
この閾値補正は、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作と言える。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電位が上昇されればよい。
しかし、ゲートノードを閾値補正基準電圧Ｖｏｆｓに固定できるのは、信号線電圧＝Ｖｏｆｓの期間のみである。するとフレームレート等によっては１回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Ｖｔｈに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
【００３５】
このため、信号線電圧＝映像信号電圧Ｖｓｉｇとなる前に、期間ＬＴ２として閾値補正を休止させる。即ち、ライトスキャナ１３が一旦、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
【００３６】
次に期間ＬＴ３として、２回目の閾値補正を行う。即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓのときに、再びライトスキャナ１３が走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。これにより、駆動トランジスタＴｄのゲート電圧＝閾値補正基準電圧Ｖｏｆｓとされ、またソース電位が上昇される。
さらに期間ＬＴ４で閾値補正動作を休止する。２回目の閾値補正で駆動トランジスタＴｄのゲート・ソース間電圧は、より閾値電圧Ｖｔｈに近づいているため、２回目の休止期間のブートストラップ量は１回目の休止期間より小さくなる。
また期間ＬＴ５で３回目の閾値補正を行い、さらに期間ＬＴ６の休止を経て、期間ＬＴ７で４回目の閾値補正を行う。
そして最終的に駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
この時、ソース電位（有機ＥＬ素子１のアノード電位Ｖｅｌ）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
この図３の場合では、４回目の閾値補正の期間ＬＴ７の後、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
【００３７】
なお、ここでは４回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば２回、３回、５回以上という例もある。
【００３８】
その後、期間ＬＴ８を経て、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間ＬＴ９に、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。
【００３９】
駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
【００４０】
このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態へと移行する。
【００４１】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
閾値補正動作によって各画素回路１０での駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電位Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｄの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｄの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｄの移動度の大小に応じてソース電位Ｖｓが得られる。結果として各画素回路１０の駆動トランジスタＴｄの移動度のバラツキを吸収するようなゲート・ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
【００４２】
また１サイクルの画素回路動作として、閾値補正動作を分割して複数回行うのは、表示装置の高周波数化の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間（信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間）を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈに収束させるものである。
【００４３】
［３．本実施の形態で採用されるＳＴＣ駆動方式］
しかしながら、更なる高フレームレート化を進めると、閾値補正動作期間を確保するために、より多数回の分割閾値補正が必要になる。
ここで、より適切に閾値補正時間を確保できるようにする駆動方式として本実施の形態では、ＳＴＣ駆動方式を用いる。
【００４４】
ＳＴＣ駆動方式の動作について説明する。
この場合、図１で述べたように、例えば３水平ラインを１ユニットとし、ユニット単位で閾値補正動作を含んだ発光駆動を行うものである。
【００４５】
図４にはＳＴＣ駆動方式の場合の信号線電圧、走査パルスＷＳ、電源パルスＤＳを示している。
この図４では、ユニットＵ１に関して、図１の第１ライン目の画素に対応する走査パルスＷＳ１，電源パルスＤＳ１と、第２ライン目の画素に対応する走査パルスＷＳ２，電源パルスＤＳ２と、第３ライン目の画素に対応する走査パルスＷＳ３，電源パルスＤＳ３を示している。
またユニットＵ２に関して、図１では省略した第４ライン目の画素に対応する走査パルスＷＳ４，電源パルスＤＳ４と、第５ライン目の画素に対応する走査パルスＷＳ５，電源パルスＤＳ５と、第６ライン目の画素に対応する走査パルスＷＳ６，電源パルスＤＳ６を示している。
【００４６】
水平セレクタ１１が信号線ＤＴＬに与える信号線電圧としては、３水平期間（３Ｈ）に、閾値補正基準電圧Ｖｏｆｓと３つの映像信号電圧Ｖｓｉｇ＃ｘ，Ｖｓｉｇ＃ｙ、Ｖｓｉｇ＃ｚとしてのパルス電圧となる。
３Ｈの期間は、３水平ラインを１ユニットとすることに対応した期間である。
例えば、１つの信号線ＤＴＬにより、ユニットＵ１（第１ライン〜第３ライン）の各画素回路１０に与える映像信号電圧Ｖｓｉｇを、Ｖｓｉｇ＃１、Ｖｓｉｇ＃２、Ｖｓｉｇ＃３として示している。またユニットＵ２（第４ライン〜第６ライン）の各画素回路１０に与える映像信号電圧Ｖｓｉｇを、Ｖｓｉｇ＃４、Ｖｓｉｇ＃５、Ｖｓｉｇ＃６として示している。
なお、ここでは画面上が全て同一輝度で発光されるように映像信号電圧Ｖｓｉｇを与える場合を想定し、Ｖｓｉｇ＃１＝Ｖｓｉｇ＃２＝Ｖｓｉｇ＃３＝Ｖｓｉｇ＃４＝Ｖｓｉｇ＃５＝Ｖｓｉｇ＃６・・・Ｖｓｉｇ＃ｘ＝Ｖｓｉｇ＃ｙ＝Ｖｓｉｇ＃ｚとしている。もちろん、通常の映像表示の際は、各映像信号電圧Ｖｓｉｇは、対応する画素回路１０に発光させる輝度に応じた電圧値となる。
水平セレクタ１１は、或る３Ｈの期間（ユニットＵ１の映像信号電圧Ｖｓｉｇを出力する期間）には、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖｓｉｇ＃１、Ｖｓｉｇ＃２、Ｖｓｉｇ＃３を信号線ＤＴＬに与えることになる。
また次の３Ｈの期間は、ユニットＵ２の映像信号電圧Ｖｓｉｇを出力する期間として、閾値補正基準電圧Ｖｏｆｓ、映像信号電圧Ｖｓｉｇ＃４、Ｖｓｉｇ＃５、Ｖｓｉｇ＃６を信号線ＤＴＬに与える。
【００４７】
このＳＴＣ駆動方式の場合、ライトスキャナ１３は、１つのユニット内の各画素回路に対して、各画素回路の１発光サイクルの期間内に同時に閾値補正動作が行われるように走査パルスＷＳを出力する。即ち閾値補正基準電圧Ｖｏｆｓを各画素回路に同時に入力させるように走査パルスＷＳを出力する。
各ラインの画素回路１０に対しての走査パルスＷＳ及び電源パルスＤＳによる駆動は次のようになる。
【００４８】
第１ラインの画素回路１０については、時点ｔ０で電源パルスＤＳ１が初期電位Ｖｉｎｉとされ、前フレームの発光が終了し、今回のフレームの１サイクルの発光動作が開始される。
また、第２ラインの画素回路１０については、時点ｔ１で電源パルスＤＳ２が初期電位Ｖｉｎｉとされ、前フレームの発光が終了し、今回のフレームの１サイクルの発光動作が開始される。
また、第３ラインの画素回路１０については、時点ｔ２で電源パルスＤＳ３が初期電位Ｖｉｎｉとされ、前フレームの発光が終了し、今回のフレームの１サイクルの発光動作が開始される。
なお、ユニットＵ１の各画素の発光終了タイミングが時点ｔ０，ｔ１，ｔ２と異なっているのは、後述する時点ｔ１６，ｔ１８，ｔ２０としての発光開始タイミングがずれているためである。即ち、視認される輝度差が生じないように、各ラインの画素回路１０の発光期間長を同じとするためである。
【００４９】
時点ｔ０，ｔ１，ｔ２でユニットＵ１の各画素が非発光となったら、まず時点ｔ４〜ｔ５で同時に閾値補正準備を行う。
即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間に、走査パルスＷＳ１、ＷＳ２、ＷＳ３が同時にＨレベルとされる。
これによって第１ライン〜第３ラインの各画素回路１０の駆動トランジスタのゲート電圧Ｖｇは閾値補正基準電圧Ｖｏｆｓとされる。またソース電位＝Ｖｉｎｉである。
初期電位Ｖｉｎｉは、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように設定されていることから、閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
【００５０】
次に、時点ｔ１１〜ｔ１２として、第１ライン〜第３ラインの各画素回路１０で同時に１回目の閾値補正を行う。
即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間に、走査パルスＷＳ１、ＷＳ２、ＷＳ３が同時にＨレベルとされ、また電源パルスＤＳ１、ＤＳ２、ＤＳ３が同時に駆動電圧Ｖｃｃとされる。
これによって第１ライン〜第３ラインの各画素回路１０では、駆動トランジスタＴｄのゲートは閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。即ちゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに近づいていく。
【００５１】
１回目の閾値補正動作は、走査パルスＷＳ１、ＷＳ２、ＷＳ３が同時にＬレベルとされて終了し、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間は閾値補正が休止される。
そして次に、時点ｔ１３〜ｔ１４として、第１ライン〜第３ラインの各画素回路１０で同時に２回目の閾値補正を行う。
即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間に、走査パルスＷＳ１、ＷＳ２、ＷＳ３が同時にＨレベルとされて、２回目の閾値補正動作が行われる。
この例では閾値補正動作が２回に分けて行われるようにしているが、２回目の閾値補正動作によって、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈとなり、閾値補正動作が完了する。
【００５２】
続いて映像信号電圧Ｖｓｉｇの書込が順次行われる。
まず、水平セレクタ１１によって信号線電圧として映像信号電圧Ｖｓｉｇ＃１が与えられている時点ｔ１５〜ｔ１６で、第１ラインの画素回路１０に書込が行われる。つまり時点ｔ１５〜ｔ１６で走査パルスＷＳ１がＨレベルとされる。
これによって第１ラインの各画素回路１０では、駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇ＃１が書き込まれるとともに、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇し、移動度補正が行われる。
このように映像信号電圧Ｖｓｉｇ＃１の書込及び移動度補正が行われ、ゲート・ソース間電圧Ｖｇｓが確定され、時点ｔ１６以降、発光状態へと移行する。
【００５３】
また、水平セレクタ１１によって信号線電圧として映像信号電圧Ｖｓｉｇ＃２が与えられている時点ｔ１７〜ｔ１８で、走査パルスＷＳ２がＨレベルとされ、第２ラインの画素回路１０に書込が行われる。つまり第２ラインの各画素回路１０では、駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇ＃２が書き込まれるとともに、移動度補正が行われる。そして時点ｔ１８以降、発光状態へと移行する。
さらに、水平セレクタ１１によって信号線電圧として映像信号電圧Ｖｓｉｇ＃３が与えられている時点ｔ１９〜ｔ２０で、走査パルスＷＳ３がＨレベルとされ、第３ラインの画素回路１０に書込が行われる。第３ラインの各画素回路１０では、駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇ＃３が書き込まれるとともに、移動度補正が行われ、そして時点ｔ２０以降、発光状態へと移行する。
【００５４】
ユニットＵ１の各画素回路の１サイクルの発光動作は以上のようになる。
ユニットＵ２においては、第４ライン〜第６ラインの各画素回路１０について、ユニットＵ１とは３Ｈ期間ずれた状態で、同様の動作が行われる。
即ち時点ｔ６，ｔ７，ｔ８で、それぞれ電源パルスＤＳ４，ＤＳ５，ＤＳ６が初期電位Ｖｉｎｉとされ、第４ライン〜第６ラインの各画素回路１０の前フレームの発光が順次終了され、今回のフレームの１サイクルの発光動作が開始される。
時点ｔ９〜ｔ１０で、走査パルスＷＳ４、ＷＳ５、ＷＳ６が同時にＨレベルとされ、第４ライン〜第６ラインの各画素回路１０において同時に閾値補正準備が行われる。これによって第４ライン〜第６ラインの各画素回路１０の駆動トランジスタのゲート電圧Ｖｇは閾値補正基準電圧Ｖｏｆｓとされる。またソース電位＝Ｖｉｎｉである。つまり各駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられる。
【００５５】
次に、時点ｔ１３〜ｔ１４で、走査パルスＷＳ４、ＷＳ５、ＷＳ６が同時にＨレベルとされ、また電源パルスＤＳ４、ＤＳ５、ＤＳ６が同時に駆動電圧Ｖｃｃとされる。これにより第４ライン〜第６ラインの各画素回路１０で同時に１回目の閾値補正が行われる。
さらに補正休止期間後、時点ｔ２１〜ｔ２２に、走査パルスＷＳ４、ＷＳ５、ＷＳ６が同時にＨレベルとされ、第４ライン〜第６ラインの各画素回路１０で同時に２回目の閾値補正が行われる。
【００５６】
そして映像信号電圧Ｖｓｉｇ＃４，Ｖｓｉｇ＃５，Ｖｓｉｇ＃６の書込が順次行われる。
まず、信号線電圧＝映像信号電圧Ｖｓｉｇ＃４となっている時点ｔ２３〜ｔ２４で、走査パルスＷＳ４がＨレベルとされ、第４ラインの画素回路１０への映像信号電圧Ｖｓｉｇ＃４の書込及び移動度補正が行われる。そして時点ｔ２４以降、発光状態へと移行する。
また信号線電圧＝映像信号電圧Ｖｓｉｇ＃５となっている時点ｔ２５〜ｔ２６で、走査パルスＷＳ５がＨレベルとされ、第５ラインの画素回路１０への映像信号電圧Ｖｓｉｇ＃５の書込及び移動度補正が行われる。そして時点ｔ２６以降、発光状態へと移行する。
また信号線電圧＝映像信号電圧Ｖｓｉｇ＃６となっている時点ｔ２７〜ｔ２８で、走査パルスＷＳ６がＨレベルとされ、第６ラインの画素回路１０への映像信号電圧Ｖｓｉｇ＃６の書込及び移動度補正が行われる。そして時点ｔ２８以降、発光状態へと移行する。
【００５７】
ＳＴＣ駆動方式では、このようにユニット単位で閾値補正動作等がまとめて行われる。
３ラインまとめて閾値補正オペレーションを行うということは、信号線電圧が閾値補正基準電圧Ｖｏｆｓ／映像信号電圧Ｖｓｉｇとなる１オペレーションに３Ｈ分使用できるということになる。すなわち、閾値補正動作のための時間を、長く取れることとなり、フレームレートの高速化やパネルサイズ拡大に伴うパルストランジェントの増大に対してもオペレーションマージン増大に有効な駆動方法である。
図５（ａ）（ｂ）に、通常の分割閾値補正（図３の例）の場合と、ＳＴＣ駆動の場合での閾値補正時間を示す。
図５（ａ）のように図３のような分割閾値補正を行う場合、１回の閾値補正動作は、１Ｈ期間内において信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっている期間内に制限される。
これに対し、上記のＳＴＣ駆動の場合、図５（ｂ）のように、３Ｈ期間単位でのオペレーションであることで、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっている期間を長くとることができ、１回の閾値補正動作の期間をより長くできるものとなる。
【００５８】
詳しく述べる。閾値補正時間、映像信号書込時間以外に必要となる時間は、信号線電圧パルスの遷移時間（ｘτｓｉｇ）、及び走査パルスＷＳの遷移時間（ｙτｗｓ）である。  図５（ａ）の通常オペレーションの場合、それらのトータルは、２（ｘτｓｉｇ＋ｙτｗｓ）である。３ライン分だと、６（ｘτｓｉｇ＋ｙτｗｓ）となる。
一方、３ラインでのＳＴＣ駆動方式の場合、図５（ｂ）のように、遷移時間のトータルは、４（ｘτｓｉｇ＋ｙτｗｓ）となる。すなわち２（ｘτｓｉｇ＋ｙτｗｓ）分だけ、閾値補正の時間マージンを増やすことができる。
以上より、ＸラインのＳＴＣ駆動方式とした場合、通常の駆動に比べて時間マージンは、（Ｘ−１）（ｘτｓｉｇ＋ｙτｗｓ）だけ増加することとなる。
このためＳＴＣ駆動は、フレームレートの高速化やパネルサイズ拡大に伴うパルストランジェントの増大に対してもオペレーションマージン増大に有効な駆動方法といえる。
【００５９】
このようにＳＴＣ駆動方式では、閾値補正動作期間を長くとれることで、ハイフレームレート化、大型パネル化を考える場合に有利となる。
しかし、ＳＴＣ駆動の場合、次に述べる問題が懸念される。
最後の閾値補正終了後から信号書込みまでの待ち時間に着目する。例えば図４のユニットＵ１の場合で言えば、時点ｔ１３〜ｔ１４の２回目の閾値補正動作が最後の閾値補正であり、その終了時点ｔ１４から映像信号電圧Ｖｓｉｇ１，Ｖｓｉｇ２，Ｖｓｉｇ３の書込までの待ち時間である。
【００６０】
図６に、このユニットＵ１における最後の閾値補正から信号書込みまで期間を拡大し、各ラインの画素回路１０における駆動トランジスタＴｄのゲート電圧、ソース電圧を示す。
Ｖｇ１，Ｖｓ１は第１ラインの画素回路１０の駆動トランジスタＴｄのゲート電圧、ソース電圧である。
Ｖｇ２，Ｖｓ２は第２ラインの画素回路１０の駆動トランジスタＴｄのゲート電圧、ソース電圧である。
Ｖｇ３，Ｖｓ３は第３ラインの画素回路１０の駆動トランジスタＴｄのゲート電圧、ソース電圧である。
各ラインの画素回路１０の駆動トランジスタＴｄのゲート・ソース間電圧をＶｇｓ１，Ｖｇｓ２，Ｖｇｓ３として示す。
なお、この図６では、画素アレイ２０上の全ての画素回路１０において、図２に示した容量Ｃｗｓが設けられていないことを前提としての動作を示すものである。
【００６１】
時点ｔ１３〜ｔ１４で最後の閾値補正が行われた後、各ラインの駆動トランジスタＴｄでは、ゲート・ソース間電圧Ｖｇｓ≒Ｖｔｈとなっている。
閾値補正が完了し、Ｖｇｓ≒Ｖｔｈとなってはいるものの、駆動トランジスタＴｄのドレイン・ソース間には微小なリーク電流が流れ続けている。（一般に閾値補正後の電流Ｉｄｓ≒１ｐＡ）。
【００６２】
ここで、同一ユニット内において閾値補正終了後から映像信号書込みまでの待ち時間ＷＴ（ｗａｉｔｉｎｇ  ｔｅｒｍ）は、ラインごとに異なる。
すなわちユニットＵ１内の第１，第２，第３ラインの待ち時間をそれぞれＷＴ１，ＷＴ２，ＷＴ３とすると、ＷＴ１＜ＷＴ２＜ＷＴ３という関係となる。
下段ラインほど待ち時間が長いということは、駆動トランジスタＴｄのリーク電流によるソース電圧Ｖｓの上昇も大きく、映像信号電圧Ｖｓｉｇ書込み直前の同一ユニット内におけるゲート・ソース間電圧Ｖｇｓは、Ｖｇｓ１＞Ｖｇｓ２＞Ｖｇｓ３となる。
つまり待ち時間ＷＴが長い下段のラインほど、リーク電流によりソース電圧Ｖｓの上昇が大きくなり、ゲート・ソース間電圧Ｖｇｓが小さくなるという現象により、映像信号電圧Ｖｓｉｇの書込前の時点でゲート・ソース間電圧Ｖｇｓの差が生ずる。
そして、その後ユニット内で同一の映像信号電圧（Ｖｓｉｇ１＝Ｖｓｉｇ２＝Ｖｓｉｇ３）を書き込んだとすると、図７のように、ユニット下段ラインほど輝度が暗くなるシェーディングとなり、またラスター表示時に異なるユニット間ではスジ状に視認されてしまい、ユニフォミティが劣化する。
【００６３】
［４．実施の形態の画素回路動作］
そこで本実施の形態では、ＳＴＣ駆動を採用しつつ、上記のようなユニフォミティ劣化を防止する構成を採る。
【００６４】
図８に、図１に示した画素アレイ２０における画素回路１０を示す。ここではユニットＵ１の画素回路１０に相当する部分を示している。
上述のように１つのユニットが３水平ラインで構成されるとすると、ユニットＵ１の画素回路１０として、第１ラインの画素回路１０、第２ラインの画素回路１０、第３ラインの画素回路１０が存在することになる。
【００６５】
図８に示すように、第１ラインの画素回路１０には、サンプリングトランジスタＴｓのゲートと駆動トランジスタＴｄのゲートの間に容量素子は設けられていない。
第２ラインの画素回路１０では、サンプリングトランジスタＴｓのゲートと駆動トランジスタＴｄのゲートの間に容量Ｃｗｓ２が設けられている。
第３ラインの画素回路１０では、サンプリングトランジスタＴｓのゲートと駆動トランジスタＴｄのゲートの間に容量Ｃｗｓ３が設けられている。
【００６６】
容量値は、容量Ｃｗｓ３＞容量Ｃｗｓ２とされている。
図６で述べたように、第１ライン〜第３ラインの画素回路１０においては、最後の閾値補正動作完了時から映像信号電圧書込時点までの待ち時間ＷＴは、ＷＴ１＜ＷＴ２＜ＷＴ３となっている。
【００６７】
ここでは１ユニット＝３水平ラインとしているが、１ユニット＝Ｘラインとした場合の構成は次のようになる。
閾値補正動作完了から映像信号電圧の入力までの待ち時間ＷＴの期間長が最も短いラインの画素回路１０では、駆動トランジスタＴｄのゲートとサンプリングトランジスタＴｓのゲートの間に容量素子は設けられない。
待ち時間ＷＴとしての期間長が次に短いラインの画素回路から、待ち時間ＷＴの期間長が最も長いラインの画素回路１０までは、駆動トランジスタＴｄのゲートとサンプリングトランジスタＴｓのゲートの間に容量Ｃｗｓが接続される。そして容量Ｃｗｓの容量値は、待ち時間ＷＴの期間長が長いラインの画素回路ほど、大きい値とされる。
【００６８】
図８の例に戻って言えば、駆動トランジスタＴｄのゲートとサンプリングトランジスタＴｓの間の容量値は、第１ライン＜第２ライン＜第３ラインとなる。
この容量値が大きいほど、最終閾値補正動作後にサンプリングトランジスタＴｓがオフとなったときのカップリングにより、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓの潰れが大きくなり、その分、リーク電流が抑えられる。
【００６９】
本実施の形態では、ＳＴＣ駆動として上記図４で述べた動作が行われるが、図８のような構成を採ることによって実現される効果を図９で説明する。
図９には、図６と同様の形式で、ユニットＵ１の各画素回路１０について、最終閾値補正から映像信号電圧の書込までの期間の走査パルスＷＳ（ＷＳ１〜ＷＳ３）、駆動トランジスタＴｄのゲート電圧Ｖｇ（Ｖｇ１〜Ｖｇ３）、ソース電圧Ｖｓ（Ｖｓ１〜Ｖｓ３）を示している。
【００７０】
なお、上述した図６の説明では、全ての画素回路１０において容量Ｃｗｓが設けられていないことを前提とした。
図８の構成を採る場合、第１ラインの画素回路１０は容量Ｃｗｓが設けられていないため、第１ラインの画素回路１０のゲート電圧Ｖｇ１、ソース電圧Ｖｓ１の変化は、図６と同様となる。
一方、第２ライン、第３ラインの画素回路１０では、容量Ｃｗｓ２，Ｃｗｓ３が設けられる。このため、ゲート電圧Ｖｇ２、Ｖｇ３、ソース電圧Ｖｓ２、Ｖｓ３の変動は図６とは異なる。このため実線で、容量Ｃｗｓ２，Ｃｗｓ３が設けられた場合の電圧変動を示し、比較のため、破線で図６の場合（容量Ｃｗｓ２，Ｃｗｓ３が無いとした場合）の電圧変動を示している。
【００７１】
先にも述べたようにＳＴＣ駆動方式の場合、待ち時間ＷＴ１，ＷＴ２，ＷＴ３が異なることによって、リーク電流によるソース電圧Ｖｓの上昇量が異なる。そのため映像信号電圧Ｖｓｉｇの書込直前でのゲート・ソース間電圧Ｖｇｓの変動量が各画素回路１０毎に異なり、同一の映像信号電圧Ｖｓｉｇを書き込んでも、図７のようなユニット内シェーディングが発生する。
【００７２】
これに対し、図８の構成を採ることにより、待ち時間ＷＴ１，ＷＴ２，ＷＴ３が異なるにもかかわらず、リーク電流によるソース電圧Ｖｓの上昇量（図中Ｓｕ）を各ラインで同等とすることができる。
第２ラインの画素回路１０についてみてみると、最後の閾値補正動作完了時（時点ｔ１４）で、走査パルスＷＳ２がオフとされるが、このとき駆動トランジスタＴｄのゲート電圧Ｖｇ２は、容量Ｃｗｓ２によるカップリングにより低下する。これによりゲート・ソース間電圧Ｖｇｓ２が小さくなる。またゲート・ソース間電圧Ｖｇｓ２が小さくなることでリーク電流も少なくなる。
また第３ラインの画素回路１０についてみてみると、最後の閾値補正動作完了時（時点ｔ１４）で、走査パルスＷＳ３がオフとされるが、このとき駆動トランジスタＴｄのゲート電圧Ｖｇ３は、容量Ｃｗｓ３によるカップリングにより低下する。容量値は容量Ｃｗｓ２＜容量Ｃｗｓ３であるので、ゲート電圧Ｖｇ３の低下はゲート電圧Ｖｇ２の低下より大きい。従ってゲート・ソース間電圧Ｖｇｓ３は、第２ラインのゲート・ソース間電圧Ｖｇｓ２よりも小さくなる。そしてゲート・ソース間電圧Ｖｇｓ３が小さくなることでリーク電流もさらに少なくなる。
【００７３】
その一方で、待ち時間ＷＴ１＜ＷＴ２＜ＷＴ３であるため、結局、各ラインでの映像信号電圧書込時点（時点ｔ１５，ｔ１７，ｔ１９）でのソース電圧Ｖｓ１，Ｖｓ２，Ｖｓ３の変動量Ｓｕは同等とすることができる。結果、映像信号書込み直前のゲート・ソース間電圧Ｖｇｓはラインごとに等しくなる。
そして各ラインの画素回路１０では、その状態で映像信号電圧Ｖｓｉｇの書込が行われる。上述したシェーディングが発生するのは、画面上に一律の輝度を表示させる場合である。つまり各画素回路に一律の映像信号電圧Ｖｓｉｇを与える場合である。この場合映像信号電圧Ｖｓｉｇ＃１＝Ｖｓｉｇ＃２＝Ｖｓｉｇ＃３であるため、映像信号書込から発光に至るときのゲート・ソース間電圧Ｖｇｓは、Ｖｇｓ１＝Ｖｇｓ２＝Ｖｇｓ３となる。即ち同一輝度の発光が行われ、ユニット内シェーディングのないユニフォミティの良好なパネル表示が実現できる。
【００７４】
つまり、各ライン毎にサンプリングトランジスタＴｓのゲートと駆動トランジスタＴｄのゲートの間の容量値が、待ち時間ＷＴの差（リーク電流によるソース電圧Ｖｓの変動量の差）に応じて適切に設定されていることで、ライン毎の発光輝度差を解消できる。
【００７５】
このように本実施の形態によれば、ＳＴＣ駆動方式によって閾値補正期間の確保の点での有利性を得つつ、図７に示したようなユニット内でのシェーディングを防止できることになる。
これによって、ハイフレームレート化、大パネル化に対して適切に対応できる表示駆動方式とすることができる。
【００７６】
なお、図８の構成例では、容量Ｃｗｓ２，Ｃｗｓ３によって、各ライン毎でのサンプリングトランジスタＴｓのゲートと駆動トランジスタＴｄのゲートの間の容量値を調整するものである。あくまで当該容量値の差によるリーク電流調整という意味であるため、容量Ｃｗｓ２，Ｃｗｓ３を適切に付加することで、第１ラインの画素回路１０には容量Ｃｗｓを設けなくても良いという利点が得られる。
一方で、図１０に示すが、第１ラインの画素回路１０に容量Ｃｗｓ１を設けるようにしてもよい。その場合、容量値は、容量Ｃｗｓ３＞容量Ｃｗｓ２＞容量Ｃｗｓ１とされる。
【００７７】
つまり、１ユニット内の第１ラインから第Ｘラインの画素回路１０において、各画素回路１０では、駆動トランジスタＴｄのゲートとサンプリングトランジスタＴｓのゲートの間に容量Ｃｗｓが接続されている構成を採る。そして容量Ｃｗｓの容量値は、閾値補正動作完了から映像信号電圧の入力までの待ち時間ＷＴの期間長が長いラインの画素回路１０ほど、大きい値とされているようにする。
このような構成であっても、容量Ｃｗｓ１，Ｃｗｓ２，Ｃｗｓ３の各容量値が適切に設定されることで、待ち時間ＷＴの差に起因するシェーディングを防止できる。
【００７８】
以上、実施の形態について説明したが、本発明は上記例に限定されるものではない。例えばＳＴＣ駆動において分割閾値補正を何回行うかは、実際のフレームレート、パネルサイズ等に即して決定されるものである。例えば３回以上に分割して閾値補正を行う場合もある。
また、１回の閾値補正期間が十分に長く確保でき、ユニット内の全ての画素回路１０において１回の閾値補正動作によって閾値補正が完了できるのであれば、必ずしも分割閾値補正としなくてもよい。
またＳＴＣ駆動として３ラインを１ユニットとするのは一例であり、４ライン以上を１ユニットとしてＳＴＣ駆動を行う場合もあり得る。
【符号の説明】
【００７９】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１２  ドライブスキャナ、１３  ライトスキャナ、２０  画素アレイ部、Ｃｓ  保持容量、Ｔｓ  サンプリングトランジスタ、Ｔｄ  駆動トランジスタ、Ｃｗｓ  容量
【図１】
2011118083.tif 000003
【図２】
2011118083.tif 000004
【図３】
2011118083.tif 000005
【図４】
2011118083.tif 000006
【図５】
2011118083.tif 000007
【図６】
2011118083.tif 000008
【図８】
2011118083.tif 000009
【図９】
2011118083.tif 000010
【図１０】
2011118083.tif 000011
【図７】
2011118083.tif 000012