(57)【要約】  【課題】クロックに周波数変調が掛けられた場合でも読み取り画像データの画質低下を低減する画像読取技術を提供する。  【解決手段】画像読取装置は、基準クロックである第１クロックを生成する手段と、第１クロックを変調して第２クロックを生成する手段と、第２クロックの開始に応じて、第１クロックの１周期の１／Ｎ（Ｎは整数）周期の第３クロックを生成する手段と、第３クロックに同期したタイミングでアナログ信号を出力する手段と、第２クロックに同期したタイミングでサンプリング信号を生成する手段と、サンプリング信号に同期したタイミングでアナログ信号をサンプリングする手段と、を有する。ここで、第３クロックを生成する手段は、第２クロックの半周期ごとのタイミングに、第３クロックの１周期の開始タイミングを同期させる。【選択図】図２
2011166675.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサーを制御するセンサー制御部と、前記イメージセンサーからアナログ信号を受信してデジタル信号に変換するメイン制御部とを備える画像読取装置であって、
基準クロックである第１クロックを生成する第１クロック生成手段と、
前記第１クロックを変調して第２クロックを生成する第２クロック生成手段と、
前記第２クロックの開始に応じて、前記第１クロックの１周期の１／Ｎ（Ｎは整数）周期の第３クロックを生成する第３クロック生成手段と、
前記第３クロックに同期したタイミングで前記アナログ信号を出力するアナログ信号出力手段と、
前記第２クロックに同期したタイミングでサンプリング信号を生成するサンプリング信号生成手段と、
前記サンプリング信号に同期したタイミングで前記アナログ信号をサンプリングするサンプリング手段と、を有し、
前記第３クロック生成手段は、前記第２クロックの半周期ごとのタイミングに、前記第３クロックの１周期の開始タイミングを同期させる、
ことを特徴とする画像読取装置。
【請求項２】
請求項１に記載の画像読取装置であって、
前記サンプリング信号生成手段は、少なくとも前記第２クロックの半周期ごとのタイミングのいずれか一方に近いタイミングに、前記サンプリング手段によるサンプリングが行われるように、前記サンプリング信号を生成する、
ことを特徴とする画像読取装置。
【請求項３】
請求項２に記載の画像読取装置であって、
前記サンプリング信号生成手段は、前記第２クロックの半周期ごとのタイミングに、前記サンプリング手段によるサンプリングが行われるように、前記サンプリング信号を生成する、
ことを特徴とする画像読取装置。
【請求項４】
請求項３に記載の画像読取装置であって、
前記アナログ信号出力手段は、前記第２クロックの１周期の立ち上がりのタイミングに前記アナログ出力信号に含まれる基準レベル信号の出力を開始し、前記第２クロックの１周期の立ち下がりのタイミングに前記アナログ出力信号に含まれる信号レベル信号の出力を開始する、
ことを特徴とする画像読取装置。
【請求項５】
請求項１〜４いずれか一項に記載の画像読取装置であって、
前記第３クロック生成手段は、前記第２クロックの１周期の立ち上がり及び立ち下がりのタイミングに、前記第３クロックの１周期の開始タイミングを同期させる、
ことを特徴とする画像読取装置。
【請求項６】
請求項１〜５いずれか一項に記載の画像読取装置であって、
前記メイン制御部は、前記第１クロック生成手段と、前記第２クロック生成手段と、前記サンプリング信号生成手段と、前記サンプリング手段と、を有し、
前記センサー制御部は、前記第３クロック生成手段と、前記アナログ信号出力手段と、を有する、
ことを特徴とする画像読取装置。
【請求項７】
イメージセンサーを制御するセンサー制御部と、前記イメージセンサーからアナログ信号を受信してデジタル信号に変換するメイン制御部とを備える画像読取装置における画像読取制御方法であって、
基準クロックである第１クロックを生成する第１クロック生成ステップと、
前記第１クロックを変調して第２クロックを生成する第２クロック生成ステップと、
前記第２クロックの開始に応じて、前記第１クロックの１周期の１／Ｎ（Ｎは整数）周期の第３クロックを生成する第３クロック生成ステップと、
前記第３クロックに同期したタイミングで前記アナログ信号を出力するアナログ信号出力ステップと、
前記第２クロックに同期したタイミングでサンプリング信号を生成するサンプリング信号生成ステップと、
前記サンプリング信号に同期したタイミングで前記アナログ信号をサンプリングするサンプリングステップと、を含み、
前記第３クロック生成ステップは、前記第２クロックの半周期ごとのタイミングに、前記第３クロックの１周期の開始タイミングを同期させる、
ことを特徴とする画像読取制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取技術に関する。
【背景技術】
【０００２】
スキャナー、コピー機、ファクシミリ、複合機等の画像読取装置には、イメージセンサー、イメージセンサーの制御回路、光源ランプ等を搭載したキャリッジと、キャリッジの制御回路、ＡＦＥ（Analog Front End）、画像処理回路、メインＣＰＵ等を備えたメイン基板とが、ケーブル（例えばＦＦＣ（Flexible Flat Cable））で接続された構造のものがある（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−０１７５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような画像読取装置では、例えば、イメージセンサーを駆動するための基準クロックは、メイン基板からケーブルを介してイメージセンサーの制御回路へと出力される。イメージセンサーの制御回路は、供給された基準クロックに基づいてイメージセンサーを駆動するための駆動クロックを生成し、イメージセンサーに出力する。イメージセンサーにより読み取られた原稿の画像データ（アナログ出力信号）は、駆動クロックに合わせてケーブルを介してメイン基板へと出力される。メイン基板のＡＦＥ（Analog Front End）は、基準クロックに基づいてアナログ出力信号のサンプリング（ＣＤＳ：Correlated Double Sampling）を行う。
【０００５】
ところで、画像読取装置で使用されるクロックが高周波数である場合には、ＥＭＩ（電磁妨害：Electro Magnetic Interference）が発生し、画像データの品質に影響を与えることがある（例えば、画像に筋状のノイズが入る。）。ＥＭＩによるノイズ対策方法として、例えば、メイン基板からイメージセンサーの制御回路へ供給される基準クロックを、ＳＳＣＧ（周波数変調機能付きクロック発生回路：Spread Spectrum Clock Generator）により周波数変調に掛けて、変調クロックとして出力する方法がある。
【０００６】
しかしながら、基準クロックに周波数変調が掛けられる一方、イメージセンサーの駆動クロックには周波数変調が掛けられない。そのため、アナログ出力信号とサンプリング信号のタイミングに相対的なずれが生じてしまう。その結果、アナログ出力信号を適切なタイミングでサンプリングすることができなくなり、読み取った画像データにノイズが入り、画質が低下する。
【０００７】
本発明は、クロックに周波数変調が掛けられた場合でも読み取り画像データの画質低下を低減する画像読取技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するための本発明の第一態様は、イメージセンサーを制御するセンサー制御部と、前記イメージセンサーからアナログ信号を受信してデジタル信号に変換するメイン制御部とを備える画像読取装置であって、基準クロックである第１クロックを生成する第１クロック生成手段と、前記第１クロックを変調して第２クロックを生成する第２クロック生成手段と、前記第２クロックの開始に応じて、前記第１クロックの１周期の１／Ｎ（Ｎは整数）周期の第３クロックを生成する第３クロック生成手段と、前記第３クロックに同期したタイミングで前記アナログ信号を出力するアナログ信号出力手段と、前記第２クロックに同期したタイミングでサンプリング信号を生成するサンプリング信号生成手段と、前記サンプリング信号に同期したタイミングで前記アナログ信号をサンプリングするサンプリング手段と、を有し、前記第３クロック生成手段は、前記第２クロックの半周期ごとのタイミングに、前記第３クロックの１周期の開始タイミングを同期させる、ことを特徴とする。
【０００９】
ここで、上記の画像読取装置であって、前記サンプリング信号生成手段は、少なくとも前記第２クロックの半周期ごとのタイミングのいずれか一方に近いタイミングに、前記サンプリング手段によるサンプリングが行われるように、前記サンプリング信号を生成する、ことを特徴としていてもよい。
【００１０】
また、上記の画像読取装置であって、前記サンプリング信号生成手段は、前記第２クロックの半周期ごとのタイミングに、前記サンプリング手段によるサンプリングが行われるように、前記サンプリング信号を生成する、ことを特徴としていてもよい。
【００１１】
また、上記の画像読取装置であって、前記アナログ信号出力手段は、前記第２クロックの１周期の立ち上がりのタイミングに前記アナログ出力信号に含まれる基準レベル信号の出力を開始し、前記第２クロックの１周期の立ち下がりのタイミングに前記アナログ出力信号に含まれる信号レベル信号の出力を開始する、ことを特徴としていてもよい。
【００１２】
また、上記のいずれかの画像読取装置であって、前記第３クロック生成手段は、前記第２クロックの１周期の立ち上がり及び立ち下がりのタイミングに、前記第３クロックの１周期の開始タイミングを同期させる、ことを特徴としていてもよい。
【００１３】
また、上記のいずれかの画像読取装置であって、前記メイン制御部は、前記第１クロック生成手段と、前記第２クロック生成手段と、前記サンプリング信号生成手段と、前記サンプリング手段と、を有し、前記センサー制御部は、前記第３クロック生成手段と、前記アナログ信号出力手段と、を有する、ことを特徴としていてもよい。
【００１４】
上記の課題を解決するための本発明の第二態様は、イメージセンサーを制御するセンサー制御部と、前記イメージセンサーからアナログ信号を受信してデジタル信号に変換するメイン制御部とを備える画像読取装置における画像読取制御方法であって、基準クロックである第１クロックを生成する第１クロック生成ステップと、前記第１クロックを変調して第２クロックを生成する第２クロック生成ステップと、前記第２クロックの開始に応じて、前記第１クロックの１周期の１／Ｎ（Ｎは整数）周期の第３クロックを生成する第３クロック生成ステップと、前記第３クロックに同期したタイミングで前記アナログ信号を出力するアナログ信号出力ステップと、前記第２クロックに同期したタイミングでサンプリング信号を生成するサンプリング信号生成ステップと、前記サンプリング信号に同期したタイミングで前記アナログ信号をサンプリングするサンプリングステップと、を含み、前記第３クロック生成ステップは、前記第２クロックの半周期ごとのタイミングに、前記第３クロックの１周期の開始タイミングを同期させる、ことを特徴とする。
【図面の簡単な説明】
【００１５】
【図１】本発明の第一実施形態の一例に係る画像読取装置１の概略構成を示すブロック図。
【図２】第一実施形態の各種クロックとアナログ出力信号の関係を説明するタイミングチャート。
【図３】第一実施形態の特徴を有さない各種クロックとアナログ出力信号の関係を説明するタイミングチャート。
【図４】クロック変調がない従来の各種クロックとアナログ出力信号の関係を説明するタイミングチャート。
【図５】クロック変調がある従来の各種クロックとアナログ出力信号の関係を説明するタイミングチャート。
【発明を実施するための形態】
【００１６】
以下、本発明の第一実施形態について図面を参照して説明する。
【００１７】
図１は、本発明の第一実施形態の一例に係る画像読取装置１の概略構成を示すブロック図である。
【００１８】
画像読取装置１は、筐体の上面に原稿台（不図示）を備えた、いわゆるフラットベッド型画像読取装置である。画像読取装置１は、センサー制御基板３００が搭載されたキャリッジ（不図示）を移動させながら、イメージセンサー３２０により透明板の原稿台に載置された原稿の画像を読み取る。画像読取装置１は、スキャナーに限られず、スキャン機能を有するファクシミリ、コピー機、複合機等であってもよい。
【００１９】
画像読取装置１は、メイン制御基板１００と、ＦＦＣ２００と、センサー制御基板３００とを有する。メイン制御基板１００とセンサー制御基板３００は、ＦＦＣ２００により接続されている。
【００２０】
センサー制御基板３００は、ＴＧ（Timing Generator）３１０およびイメージセンサー３２０を備える。本実施形態では、センサー制御基板３００はイメージセンサー３２０と一体となっているが、もちろん、別体となっていてもよい。
【００２１】
なお、キャリッジ（不図示）は、センサー制御基板３００に加え、ＬＥＤなどの光源ランプを備える。また、キャリッジは、原稿台の盤面に対し平行なガイド用のシャフト等にスライド自在に取り付けられており、モーターにより回転するベルトにより副走査方向（もしくはその逆方向）に牽引される。
【００２２】
ＴＧ３１０は、メイン制御基板１００からＦＦＣ２００を介してクロックＡ−（変調クロック）を受信する。ここでクロックＡ−とは、ＳｏＣ（System on a Chip）１１０がクロックＡ（基準クロック）を周波数変調して出力したクロックである。また、ＴＧ３１０は、クロックＡ−に基づいてイメージセンサー３２０に供給するためのクロックＢ（駆動クロック）を生成し、イメージセンサー３２０に出力する。ＴＧ３１０は、例えば、分周回路によりクロックＢを生成する。本実施形態では、クロックＢの１周期は、基準クロックＡの１周期の１／Ｎ（Ｎは整数）である。なお、ＴＧ３１０は、クロックＡ−の開始及び停止に従って、クロックＢの生成の開始及び停止を制御する。
【００２３】
イメージセンサー３２０は、主走査方向に並んだ複数のセンサーチップからなる。各センサーチップは、例えば、通常のＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサーと同様の構成を備えている。イメージセンサー３２０は、原稿に反射した光の受光量に応じて蓄積した電荷を、ＴＧ３１０から入力されたクロックＢに同期した電気信号（アナログ出力信号）として、ＦＦＣ２００を介してメイン制御基板１００に送る。
【００２４】
メイン制御基板１００は、画像読取装置１の全体を制御し、原稿の画像データを読み取るための種々の処理を行う。そのため、メイン制御基板１００は、ＳｏＣ１１０と、ＡＦＥ１２０とを備える。
【００２５】
ＳｏＣ１１０は、クロックＡを発生する機構と、クロックＡを周波数変調してクロックＡ−を生成する機構とを有する。ＳｏＣ１１０は、クロックＡ−を用いて、原稿の画像データの読み取り動作を制御する。
【００２６】
ＳｏＣ１１０は、クロックＡ−をＦＦＣ２００を介してセンサー制御基板３００のＴＧ３１０に出力する。また、クロックＡ−と同期した、ＣＤＳのタイミングを示すＣＤＳ信号を、ＡＦＥ１２０に出力する。なお、ＳｏＣ１１０は、キャリッジの光源ランプの発光、キャリッジを移動するためのモーター等の制御も行う。
【００２７】
また、ＳｏＣ１１０は、ＡＦＥ１２０から出力される画素データ（デジタル信号）を順次受信し、各種画像処理（例えば、シェーディング補正など）を施し、所定の大きさ（たとえば、１ページ）の原稿の画像データを形成する。
【００２８】
なお、ＳｏＣ１１０は、例えば、主制御装置であるＣＰＵと、プログラム等が記録されたＲＯＭと、メインメモリーとしてデータ等を一時的に格納するＲＡＭと、ホスト等との入出力を制御するインターフェイスと、所定の画像処理を行う回路と、各構成要素間の通信経路となるバスとを備えた、ＡＳＩＣ（Application Specific Integrated Circuit）で構成することができる。
【００２９】
ＡＦＥ１２０は、イメージセンサー３２０から出力された出力信号（アナログ信号）を、ＳｏＣ１１０が使用可能なデジタル信号に変換して出力する。ＡＦＥ１２０は、例えば、ＣＤＳ回路、ゲイン回路、Ａ／Ｄ変換回路などを有する。ＡＦＥ１２０は、ＳｏＣ１１０から供給されるクロックＡ−と同期したＣＤＳ信号に基づいて、イメージセンサー３２０のクロックＢに同期したアナログ出力信号について、ＣＤＳ回路によるサンプリングを行い、デジタル信号としてＳｏＣ１１０に出力する。
【００３０】
本実施形態が適用された画像読取装置１は、以上のように構成される。ただし、この構成は、本願発明の特徴を説明するにあたって主要構成を説明したのであって、上記の構成に限られない。また、一般的な画像読取装置が備える他の構成を排除するものではない。
【００３１】
また、上記した各構成要素は、画像読取装置１の構成を理解容易にするために、主な処理内容に応じて分類したものである。構成要素の分類の仕方や名称によって、本願発明が制限されることはない。画像読取装置１の構成は、処理内容に応じて、さらに多くの構成要素に分類することもできる。また、１つの構成要素がさらに多くの処理を実行するように分類することもできる。また、各構成要素の処理は、１つのハードウェアで実行されてもよいし、複数のハードウェアで実行されてもよい。
【００３２】
次に、上記の画像読取装置１により実現される画像データの読み取り制御について説明する。
【００３３】
まず、図４を参照する。図４は、クロック変調がない従来の各種クロックとアナログ出力信号の関係を説明するタイミングチャートである。なお、各クロック、信号の出力タイミングは、図示する周期、間隔等に限定されるものではない。
【００３４】
本図では、メイン制御基板のＳｏＣは、生成した基準クロックＡを変調することなくセンサー制御基板に送信する（センサー制御基板入力クロック）。センサー制御基板のイメージセンサーは、基準クロックＡに基づいてＴＧにより生成された駆動クロックＢ（センサー制御基板出力クロック）に同期したアナログ出力信号を、メイン制御基板に出力する。メイン制御基板のＡＦＥは、基準クロックＡに同期したサンプリング指示信号に基づいてアナログ出力信号のサンプリングを行う。
【００３５】
この場合、クロックＢは、その周期の終端とクロックＡの周期の終端のタイミングが一致するようにＴＧにより生成される。本図の例では、クロックＢの２周期の終端が、クロックＡの半周期の終端と一致している（Ｔ０、Ｔ１、Ｔ２（Ｔ０）、Ｔ３（Ｔ１）、Ｔ４（Ｔ２））。従って、クロックＡに同期するサンプリング指示信号のタイミングは、クロックＢに同期するアナログ出力信号のサンプリングすべき基準レベル及び信号レベルの位置に適切に合っている。
【００３６】
一方で、図５を参照する。図５は、クロック変調がある従来の各種クロックとアナログ出力信号の関係を説明するタイミングチャートである。なお、各クロック、信号の出力タイミングは、図示する周期、間隔等に限定されるものではない。
【００３７】
本図では、メイン制御基板のＳｏＣは、生成した基準クロックＡを変調して、周期Ａよりも周期が短い変調クロックＡ−を生成し、センサー制御基板に送信する（センサー制御基板入力クロック）。センサー制御基板のイメージセンサーは、変調クロックＡ−に基づいてＴＧにより生成された駆動クロックＢ（センサー制御基板出力クロック）に同期したアナログ出力信号を、メイン制御基板に出力する。メイン制御基板のＡＦＥは、変調クロックＡ−に同期したサンプリング指示信号に基づいてアナログ出力信号のサンプリングを行う。
【００３８】
この場合、クロックＢは、その周期の終端とクロックＡの周期の終端のタイミングが一致するようにＴＧにより生成される。そのため、クロックＢとクロックＡ−の周期のタイミングは、クロックＡ−の１周期ごとに、時間経過とともにずれる量が大きくなってしまう（Ｔ０〜Ｔ２、Ｔ２（Ｔ０）〜Ｔ４（Ｔ２））。同様に、クロックＢと同期したアナログ出力信号とクロックＡ−の周期のタイミングも、クロックＡ−の１周期ごとに、時間経過とともにずれる量が大きくなってしまう（Ｔ０〜Ｔ２、Ｔ２（Ｔ０）〜Ｔ４（Ｔ２））。従って、クロックＡ−に同期するサンプリング指示信号のタイミングは、クロックＢに同期するアナログ出力信号のサンプリングすべき基準レベル及び信号レベルの位置から、時間経過とともにずれてしまう。
【００３９】
このサンプリングのタイミングのずれを補正するため、クロックＢは、周期Ａ−の１周期ごとの同期ポイントで、リセット（調整）される。本図の例では、クロックＢの４周期目の途中で、再度１周期目が開始されている（Ｔ２（Ｔ０）、Ｔ４（Ｔ２））。
【００４０】
しかしながら、上記のような補正では、クロックＢと同期したアナログ出力信号の終端部分が途中でリセットされてしまう。その結果、アナログ出力信号の信号レベルが適切にサンプリングされず、画像データにノイズが入ってしまうおそれがある。
【００４１】
そこで、本実施形態では、クロックＢのクロックＡ−に対する同期ポイントを増加させる。図２は、第一実施形態の各種クロックとアナログ出力信号の関係を説明するタイミングチャートである。なお、各クロック、信号の出力タイミングは、図示する周期、間隔等に限定されるものではない。
【００４２】
本図では、メイン制御基板１００のＳｏＣ１１０は、生成した基準クロックＡを変調して変調クロックＡ−を生成し、センサー制御基板３００に送信する（センサー制御基板入力クロック）。センサー制御基板３００のイメージセンサー３２０は、変調クロックＡ−に基づいてＴＧ３１０により生成された駆動クロックＢ（センサー制御基板出力クロック）に同期したアナログ出力信号を、メイン制御基板１００に出力する。メイン制御基板１００のＡＦＥ１２０は、変調クロックＡ−に同期したサンプリング指示信号に基づいてアナログ出力信号のサンプリングを行う。
【００４３】
この場合、クロックＢは、その周期の終端とクロックＡの周期の終端のタイミングが一致するようにＴＧにより生成される。そして、サンプリングのタイミングのずれを補正するため、クロックＢは、周期Ａ−の半周期ごとの同期ポイントで、リセット（調整）される。本図の例では、クロックＢの２周期目の途中で、再度１周期目が開始されている（Ｔ１、Ｔ２（Ｔ０）、Ｔ３（Ｔ１）、Ｔ４（Ｔ２））。
【００４４】
このような補正を行うと、クロックＢのクロックＡ−に対するずれ量が、（図５の場合と比べて）早い段階でリセットされる。すなわち、クロックＢと同期したアナログ出力信号の基準レベル信号の途中でリセットが行われ、信号レベル信号の出力タイミングが周期Ａ−の半周期でリセット（調整）される。その結果、（図５の場合と比べて）アナログ出力信号の信号レベルの終端部分のリセットが相対的に遅くなるとともに、アナログ出力信号の信号レベルがより適切な位置でサンプリングされ、画像データのノイズが低減される。
【００４５】
さらに、本実施形態では、アナログ出力信号の出力タイミングを、クロックＢとクロックＡ−の同期ポイントに設定している。また、サンプリング指示信号のタイミングを、同期ポイントに合わせている。図３は、第一実施形態の特徴を有さない各種クロックとアナログ出力信号の関係を説明するタイミングチャートである。なお、各クロック、信号の出力タイミングは、図示する周期、間隔等に限定されるものではない。
【００４６】
本図では、アナログ出力信号の基準レベル信号及び信号レベル信号の出力開始タイミングがそれぞれ、クロックＢとクロックＡ−の同期ポイントの次の周期（クロックＢの２周期目：Ｔ０.５、Ｔ１.５、Ｔ２.５（Ｔ０.５）、Ｔ３.５（Ｔ１.５））に設定されている。メイン制御基板のＡＦＥは、変調クロックＡ−に同期したサンプリング指示信号（図２のサンプリング信号よりも４分の１周期ずれている）に基づいてアナログ出力信号のサンプリングを行う。
【００４７】
この場合、基準レベル信号の出力タイミングは、周期Ａ−に対してずれた（遅れた）位置に設定されている（Ｔ０.５、Ｔ２.５（Ｔ０.５））。また、信号レベル信号の出力タイミングも、周期Ａ−に対してずれた（遅れた）位置に設定されている（Ｔ１.５、Ｔ３.５（Ｔ１.５））。その結果、アナログ出力信号の信号レベル信号の終端に対して、変調クロックＡ−に同期したサンプリング指示信号がずれ（早まり）、（図２の場合と比べて）アナログ出力信号の信号レベルが適切にサンプリングされず、画像データのノイズが増加される。
【００４８】
そこで、本実施形態のように、アナログ出力信号の出力タイミングを、クロックＢとクロックＡ−の同期ポイントに設定する（できる限り近い位置に設定する）とともに、サンプリング指示信号のタイミングを同期ポイントに合わせる（できる限り近い位置に合わせる）ことにより、適切なサンプリングが行われる。
【００４９】
なお、上記の如く、アナログ出力信号の出力タイミングを、クロックＢとクロックＡ−の同期ポイントに一致させるのが好ましいが、一致させない場合であっても、例えば、直前の同期ポイントと次の同期ポイントとの間の期間の前半部に設定するなど、直前の同期ポイントにより近づけるのが好ましい。
【００５０】
以上、本発明の第一実施形態について説明した。本実施形態によれば、クロックに周波数変調が掛けられた場合でも読み取り画像データの画質低下を低減することができる。
【００５１】
すなわち、本実施形態では、アナログ出力信号が同期する駆動クロックＢを、アナログ出力信号のサンプリング指示信号が同期する変調クロックＡ−に対して、クロックＡ−の立ち上がりだけでなく立ち下がりにおいても同期させている。これにより、クロックＡ−に同期するサンプリング指示信号と、クロックＢに同期するアナログ出力信号との相対的なずれが低減され、より適切なタイミングでサンプリングを行うことができる。
【００５２】
さらに、本実施形態では、駆動クロックＢと変調クロックＡ−の同期ポイント、又は、同期ポイントにできる限り近い位置で、サンプリングが行われる。これにより、クロックＡ−に同期するサンプリング指示信号と、クロックＢに同期するアナログ出力信号との相対的なずれが低減され、より適切なタイミングでサンプリングされる。
【００５３】
以上、本発明の実施形態について説明した。なお、上記の本発明の実施形態は、本発明の要旨と範囲を例示することを意図し、限定するものではない。多くの代替物、修正および変形例が当業者にとって明らかである。
【符号の説明】
【００５４】
１：画像読取装置、１００：メイン制御基板、１１０：ＳｏＣ、１２０：ＡＦＥ、２００：ＦＦＣ、３００：センサー制御基板、３１０：ＴＧ、３２０：イメージセンサー
【図１】
2011166675.tif 000003
【図２】
2011166675.tif 000004
【図３】
2011166675.tif 000005
【図４】
2011166675.tif 000006
【図５】
2011166675.tif 000007