(57)【要約】【課題】回路の短絡が抑制されたレベル変換回路を提供する。【解決手段】レベル変換回路は、極性信号および画像データ信号に応じて制御信号Ｈｃを出力する制御部２１０と、制御信号Ｌｃを出力する制御部２２０と、制御信号Ｍｃを出力する制御部２３０と、制御信号Ｈｃ、制御信号Ｌｃおよび制御信号Ｍｃのうち２つ以上のものが同時にオン状態を示すものとならないように制御信号Ｈｃ、制御信号Ｌｃおよび制御信号Ｍｃを制御する短絡防止回路４１０と、短絡防止回路４１０により制御された制御信号Ｈｃがオン状態を示すときに、電圧ＶＨｉｇｈを、電気光学装置のデータ線に供給するＴＦＴ２４１と、短絡防止回路４１０により制御された制御信号Ｌｃがオン状態を示すときに、電圧ＶＬｏｗをデータ線に供給するＴＦＴ２４２と、短絡防止回路４１０により制御された制御信号Ｍｃがオン状態を示すときに、電圧ＶＭｉｄをデータ線に供給するＴＦＴ２４３とを有する。【選択図】図１０
2011118081.tif 000002
【特許請求の範囲】
【請求項１】
極性を示す極性信号および２値の画像データ信号に応じてオン状態またはオフ状態を示
す第１の制御信号を出力する第１の制御部と、
前記極性信号および前記画像データ信号に応じてオン状態またはオフ状態を示す第２の
制御信号を出力する第２の制御部と、
前記画像データ信号に応じてオン状態またはオフ状態を示す第３の制御信号を出力する
第３の制御部と、
前記第１の制御信号、前記第２の制御信号および前記第３の制御信号のうち２つ以上の
ものが同時にオン状態を示すものとならないように前記第１の制御信号、前記第２の制御
信号および前記第３の制御信号を制御する短絡防止回路と、
前記短絡防止回路により制御された前記第１の制御信号がオン状態を示すときに、第１
の電圧を、電気光学装置のデータ線に供給する第１のスイッチング素子と、
前記短絡防止回路により制御された前記第２の制御信号がオン状態を示すときに、前記
第１の電圧と異なる第２の電圧を前記データ線に供給する第２のスイッチング素子と、
前記短絡防止回路により制御された前記第３の制御信号がオン状態を示すときに、前記
第１の電圧および前記第２の電圧と異なる第３の電圧を前記データ線に供給する第３のス
イッチング素子と
を有するレベル変換回路。
【請求項２】
前記短絡防止回路は、制御の対象となる対象信号が入力される対象入力端子と、参照信
号が入力される２つの参照入力端子とを有し、前記２つの参照入力端子に入力された前記
２つの参照信号のうち少なくともいずれか１つがオン状態を示しているときは、前記対象
入力端子に入力された前記対象信号をオフ状態を示すものに制御し、
前記第１の制御信号、前記第２の制御信号および前記第３の制御信号のうち一の制御信
号が前記対象信号として入力され、前記一の制御信号以外の他の制御信号が前記２つの参
照信号として入力される
ことを特徴とする請求項１に記載のレベル変換回路。
【請求項３】
第１の前記短絡防止回路と第２の前記短絡防止回路とを有し、
前記第１の短絡防止回路および前記第２の短絡防止回路には、前記第１の制御信号、前
記第２の制御信号および前記第３の制御信号のうちそれぞれ異なる制御信号が前記対象信
号として入力される
ことを特徴とする請求項２に記載のレベル変換回路。
【請求項４】
前記第１の電圧および前記第２の電圧は前記電気光学装置に第１の階調を表示させる電
圧であり、
前記第３の電圧は前記電気光学装置に前記第１の階調と異なる第２の階調を表示させる
電圧である
ことを特徴とする請求項１−３のいずれかの項に記載のレベル変換回路。
【請求項５】
前記第１の電圧は前記第３の電圧よりも高く、
前記第２の電圧は前記第３の電圧よりも低い
ことを特徴とする請求項１−４のいずれかの項に記載のレベル変換回路。
【請求項６】
前記レベル変換回路は、前記データ線に印加される電圧に応じた表示を行う電気光学素
子と同一の基板上に形成される
ことを特徴とする請求項１−５のいずれかの項に記載のレベル変換回路。
【請求項７】
請求項１−６のいずれかの項に記載のレベル変換回路と、
前記前記データ線に印加される電圧に応じた表示を行う電気光学素子と
を有する電気光学装置。
【請求項８】
請求項７に記載の電気光学装置と、
前記電気光学装置に画像データを供給する制御手段と
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置におけるレベル変換回路に関する。
【背景技術】
【０００２】
液晶等を用いた電気光学装置においては、同極性の電圧を印加し続けると、いわゆる焼
き付きが生じるという問題がある。焼き付きを防止するための手法の一つとして、正極性
と負極性の電圧を交互に、液晶に印加する方法が知られている。この方法においては、画
素に「１」を書き込む電圧が正極性および負極性の２電圧と、画素に「０」を書き込む電
圧と、合計３つの電圧が必要である。これら３つの電圧を生成するレベル変換回路として
、例えば、特許文献１に記載されたものが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３４３９３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術においては、回路の短絡が起きる可能性があった。
これに対し本発明は、回路の短絡が抑制されたレベル変換回路を提供する。
【課題を解決するための手段】
【０００５】
本発明は、極性を示す極性信号および２値の画像データ信号に応じてオン状態またはオ
フ状態を示す第１の制御信号を出力する第１の制御部と、前記極性信号および前記画像デ
ータ信号に応じてオン状態またはオフ状態を示す第２の制御信号を出力する第２の制御部
と、前記画像データ信号に応じてオン状態またはオフ状態を示す第３の制御信号を出力す
る第３の制御部と、前記第１の制御信号、前記第２の制御信号および前記第３の制御信号
のうち２つ以上のものが同時にオン状態を示すものとならないように前記第１の制御信号
、前記第２の制御信号および前記第３の制御信号を制御する短絡防止回路と、前記短絡防
止回路により制御された前記第１の制御信号がオン状態を示すときに、第１の電圧を、電
気光学装置のデータ線に供給する第１のスイッチング素子と、前記短絡防止回路により制
御された前記第２の制御信号がオン状態を示すときに、前記第１の電圧と異なる第２の電
圧を前記データ線に供給する第２のスイッチング素子と、前記短絡防止回路により制御さ
れた前記第３の制御信号がオン状態を示すときに、前記第１の電圧および前記第２の電圧
と異なる第３の電圧を前記データ線に供給する第３のスイッチング素子とを有するレベル
変換回路を提供する。
このレベル変換回路によれば、第１の電圧、第２の電圧および第３の電圧のうち２つの
ものの短絡を防止することができる。
【０００６】
好ましい態様において、前記短絡防止回路は、制御の対象となる対象信号が入力される
対象入力端子と、参照信号が入力される２つの参照入力端子とを有し、前記２つの参照入
力端子に入力された前記２つの参照信号のうち少なくともいずれか１つがオン状態を示し
ているときは、前記対象入力端子に入力された前記対象信号をオフ状態を示すものに制御
し、前記第１の制御信号、前記第２の制御信号および前記第３の制御信号のうち一の制御
信号が前記対象信号として入力され、前記一の制御信号以外の他の制御信号が前記２つの
参照信号として入力されてもよい。
このレベル変換回路によれば、対象信号により制御されるスイッチング素子に対応する
電圧と、参照信号により制御されるスイッチング素子に対応する電圧の短絡を防止するこ
とができる。
【０００７】
別の好ましい態様において、第１の前記短絡防止回路と第２の前記短絡防止回路とを有
し、前記第１の短絡防止回路および前記第２の短絡防止回路には、前記第１の制御信号、
前記第２の制御信号および前記第３の制御信号のうちそれぞれ異なる制御信号が前記対象
信号として入力されてもよい。
このレベル変換回路によれば、２つの信号を対象信号として、対象信号により制御され
るスイッチング素子に対応する電圧と、参照信号により制御されるスイッチング素子に対
応する電圧の短絡を防止することができる。
【０００８】
さらに別の好ましい態様において、前記第１の電圧および前記第２の電圧は前記電気光
学装置に第１の階調を表示させる電圧であり、前記第３の電圧は前記電気光学装置に前記
第１の階調と異なる第２の階調を表示させる電圧であってもよい。
このレベル変換回路によれば、電気光学装置に階調を表示させる第１の電圧、第２の電
圧および第３の電圧のうち２つのものの短絡を防止することができる。
【０００９】
さらに別の好ましい態様において、前記第１の電圧は前記第３の電圧よりも高く、前記
第２の電圧は前記第３の電圧よりも低くてもよい。
このレベル変換回路によれば、第１の電圧＞第３の電圧＞第２の電圧となる３つの電圧
のうち２つのものの短絡を防止することができる。
【００１０】
さらに別の好ましい態様において、前記レベル変換回路は、前記データ線に印加される
電圧に応じた表示を行う電気光学素子と同一の基板上に形成されてもよい。
このレベル変換回路によれば、電気光学素子と別体として構成した場合と比較して、装
置全体のサイズをより低減できる。
【００１１】
また、本発明は、上記のレベル変換回路と、前記前記データ線に印加される電圧に応じ
た表示を行う電気光学素子とを有する電気光学装置を提供する。
さらに、本発明は、上記の電気光学装置と、前記電気光学装置に画像データを供給する
制御手段とを有する電子機器を提供する。
【図面の簡単な説明】
【００１２】
【図１】一実施形態に係る電気光学装置１の全体構成を示すブロック図である。
【図２】データ線駆動回路１４０の詳細を示す図である。
【図３】レベル変換回路２００の構成を例示する図である。
【図４】第１、第２および第３の論理演算の真理値表を示す。
【図５】電気光学装置１の動作を示すタイミングチャートである。
【図６】第２実施形態に係るレベル変換回路３００の構成を示す図である。
【図７】極性信号生成回路３１０の構成を例示する図である。
【図８】極性信号生成回路３１０により生成される信号を模式的に示す図である。
【図９】信号の遅延による回路の短絡の可能性を説明する図である。
【図１０】第３実施形態に係るレベル変換回路４００の構成を示す図である。
【図１１】短絡防止回路４１０の構成を示す図である。
【図１２】短絡防止回路４１０による演算の真理値表を示す。
【図１３】第４実施形態に係るレベル変換回路５００の構成を示す図である。
【図１４】変形例３に係るプロジェクター２１００を例示する図である。
【発明を実施するための形態】
【００１３】
１．第１実施形態
１−１．構成
図１は、本発明の一実施形態に係る電気光学装置１の全体構成を示すブロック図である
。この例で、電気光学装置１は、電気光学素子として液晶素子を用いた液晶表示素子であ
る。電気光学装置１は、制御回路１０と、液晶パネル１００と、走査線駆動回路１３０と
、データ線駆動回路１４０とを有する。
制御回路１０は、液晶パネル１００を制御する回路である。この例で、制御回路１０は
、映像信号Ｖｉｄ−ｉｎおよび同期信号Ｓｙｎｃに基づいて、データ信号Ｖｘ、制御信号
Ｘｃｔｒ、制御信号Ｙｃｔｒおよび極性信号Ｆｐを出力する。データ信号Ｖｘは、２値（
０と１）に変換された画像（映像）データを示す。制御信号Ｘｃｔｒおよび制御信号Ｙｃ
ｔｒは、それぞれ、データ線駆動回路１４０および走査線駆動回路１３０の制御に用いら
れる。
【００１４】
液晶パネル１００は、制御回路１０の制御下で画像の表示を行う装置である。液晶パネ
ル１００は、素子基板１００ａと、対向基板１００ｂと、液晶層１０５とを有する。素子
基板１００ａと対向基板１００ｂとは、一定の間隙を保って貼り合わせられている。素子
基板１００ａのうち対向基板１００ｂとの対向面には、ｍ行（ｍは２以上の整数）の走査
線１１２およびｎ列（ｎは２以上の整数）のデータ線１１４が設けられている。走査線１
１２とデータ線１１４とは、互いに絶縁されている。なお、各走査線１１２を区別する場
合、図１において上から順に１、２、３、…、（ｍ−１）、ｍ行目の走査線１１２という
。同様に、各データ線１１４を区別する場合、図１において左から順に１、２、３、…、
（ｎ−１）、ｎ列目のデータ線１１４という。
【００１５】
素子基板１００ａにおいて、走査線１１２およびデータ線１１４は、ぞれぞれ、図１中
Ｘ方向およびＹ方向に沿って設けられている。Ｘ方向およびＹ方向に垂直な方向から見る
と、走査線１１２およびデータ線１１４は交差している。この交差に対応して、ＴＦＴ（
Thin Film Transistor）１１６と画素電極１１８との組が設けられている。画素電極１１
８は、矩形形状を有し、透明性を有する材料で形成されている。この例で、ＴＦＴ１１６
は、ｎチャネル型の電界効果トランジスターである。ＴＦＴ１１６のゲート電極は走査線
１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極は画素電極１
１８に接続されている。
【００１６】
対向基板１００ｂのうち、素子基板１００ａとの対向面には、コモン電極１０８が全面
にわたって設けられている。コモン電極１０８は、透明性を有する。コモン電極１０８に
は、図示省略した回路によって電圧ＬＣｏｍが印加される。
【００１７】
走査線駆動回路１３０は、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを走査線１１２に供給
する回路である。走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍは、パルス的に線順次でＨ（ハイ
）レベルとなる信号である。例えば、１列目の走査線１１２にＨレベルの走査信号が供給
されると、１列目の走査線１１２に接続されているＴＦＴ１１６がオン状態となる。この
とき、１列目の画素電極１１８には、データ線１１４に供給されているデータ信号により
画像データに応じた電圧が書き込まれる。液晶層１０５の液晶分子の配向状態（すなわち
液晶層１０５の透過率）は、画素電極１１８とコモン電極１０８との間に生じる電界によ
って変化する。これにより、光変調による階調表示が可能となる。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、この対向面に
設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画素電極１１８について
は、破線で示すべきであるが、見難くなるので、それぞれ実線で示している。
【００１８】
図２は、データ線駆動回路１４０の詳細を示す図である。データ線駆動回路１４０は、
データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘｎをデータ線１１４に供給する回路である。データ
線駆動回路１４０は、シフトレジスター１４１、データ供給線Ｌ、スイッチＳＷ１〜ＳＷ
ｎ、ラッチ１４２、ラッチ１４３およびレベル変換回路２００を有している。この例で、
データ線駆動回路１４０は、いわゆるＳＯＧ（System On Glass）技術を用いて、素子基
板１００ａ上に形成されている。
【００１９】
シフトレジスター１４１は、制御回路１０からの信号に従って、サンプリングパルスＳ
Ｒ１、ＳＲ２、ＳＲ３、…、ＳＲｎを順次生成する。データ供給線Ｌは、スイッチＳＷを
介してラッチ１４２に接続されている。スイッチＳＷの制御入力端子には、サンプリング
パルスＳＲが供給される。この構成により、サンプリングパルスＳＲ１、ＳＲ２、ＳＲ３
、…、ＳＲｎに各々同期して、画像データ信号Ｖｘがラッチ１４２に供給される。ラッチ
１４２は、スイッチＳＷを介して入力される画像データ信号Ｖｘをラッチし、点順次の画
像データｄ１〜ｄｎを得る。ラッチ１４２により得られた画像データｄ１〜ｄｎは、ラッ
チ１４３に入力される。ラッチ１４３は、画像データｄ１〜ｄｎをラッチし、線順次の画
像データＤ１〜Ｄｎを得る。レベル変換回路２００は、画像データ「１」（第１の階調値
の一例）に対応する２つの電圧（ＶＨｉｇｈおよびＶＬｏｗ、第１の電圧および第２の電
圧の一例）と、画像データ「０」（第２の階調値の一例）に対応する電圧（ＶＭｉｄ、第
３の電圧の一例）との合計３つの電圧の中から、画像データＤ１〜Ｄｎおよび極性信号Ｆ
ｐに基づいて選択した電圧の信号を、データ信号Ｘ１〜Ｘｎとしてデータ線１１４に供給
する。
【００２０】
図３は、レベル変換回路２００の構成を例示する図である。図３においては、ｋ番目の
データ線にデータ信号Ｘｋを出力するための変換ユニットＵｋが示されている。ｋは１≦
ｋ≦ｎを満たす整数である。レベル変換回路２００はｎ個の変換ユニットを有しており、
各変換ユニットは同じ構成を有している。ここでは変換ユニットＵｋを例として説明する
。レベル変換回路２００は、制御部２１０（第１の制御部の一例）、制御部２２０（第２
の制御部の一例）および制御部２３０（第３の制御部の一例）の３つの制御部、並びに選
択部２４０を有する。制御部２１０は、電圧ＶＨｉｇｈを選択するタイミングを制御する
。制御部２２０は、電圧ＶＬｏｗを選択するタイミングを制御する。制御部２３０は、電
圧ＶＭｉｄを選択するタイミングを制御する。選択部２４０は、制御部２１０、制御部２
２０および制御部２３０からの信号に応じて、電圧ＶＨｉｇｈ、ＶＬｏｗおよびＶＭｉｄ
のいずれかの電圧をデータ線１１４に供給する。
【００２１】
制御部２１０は、入力端子２１１、入力端子２１２および出力端子２１３を有する。入
力端子２１１には、極性信号Ｆｐが入力される。入力端子２１２には、画像データ信号Ｖ
ｘが入力される。制御部２１０は、極性信号Ｆｐおよび画像データ信号Ｖｘを用いた論理
演算（以下「第１の論理演算」という）を行う回路を有する。第１の論理演算は、極性信
号Ｆｐが示す値および画像データ信号Ｖｘが示す値の否定論理積（ＮＡＮＤ）を含む。こ
の例で、第１の論理演算は、ＦｐとＶｘの否定論理積およびこの否定論理積の結果の否定
（ＮＯＴ）から構成される。出力端子２１３は、第１の論理演算の結果を出力する。
【００２２】
制御部２２０は、入力端子２２１、入力端子２２２および出力端子２２３を有する。入
力端子２２１と極性信号Ｆｐの信号線との間にはＮＯＴ回路２５０が設けられている。入
力端子２２１には、極性信号Ｆｐの反転信号が入力される。入力端子２２２には、画像デ
ータ信号Ｖｘが入力される。制御部２２０は、極性信号Ｆｐの反転信号および画像データ
信号Ｖｘを用いた論理演算（以下「第２の論理演算」という）を行う回路を有する。第２
の論理演算は、反転信号が示す値および画像データ信号Ｖｘが示す値の否定論理積を含む
。この例で、第２の論理演算は、Ｆｐの反転信号とＶｘの否定論理積（ＮＡＮＤ）および
この否定論理積の結果の否定（ＮＯＴ）から構成される。出力端子２２３は、第２の論理
演算の結果を出力する。
【００２３】
制御部２３０は、入力端子２３２および出力端子２３３を有する。入力端子２３２には
、画像データ信号Ｖｘが入力される。制御部２２０は、画像データ信号Ｖｘを用いた論理
演算（以下「第３の論理演算」という）を行う回路を有する。第３の論理演算は、画像デ
ータ信号Ｖｘが示す値の否定を含む。この例で、第３の論理演算は、Ｖｘの否定（ＮＯＴ
）から構成される。出力端子２３３は、第３の論理演算の結果を出力する。
【００２４】
選択部２４０は、ＴＦＴ２４１（第１のスイッチング素子の一例）、ＴＦＴ２４２（第
２のスイッチング素子の一例）およびＴＦＴ２４３（第３のスイッチング素子の一例）の
３つのスイッチング素子を有する。この例で、ＴＦＴ２４１、ＴＦＴ２４２およびＴＦＴ
２４３は、単一の伝導型のチャネル（ここではｎチャネル）を有する電界効果トランジス
ターであり、ソース端子（一端）、ドレイン端子（他端）およびゲート端子（制御端子）
を有する。ＴＦＴ２４１のソース端子は、電圧ＶＨｉｇｈが供給される電圧線に接続され
ている。ＴＦＴ２４１のドレイン端子は、データ線１１４に接続されている。ＴＦＴ２４
１のゲート端子は、出力端子２１３に接続されている。ＴＦＴ２４１は、出力端子２１３
からＨレベルの信号が入力されたときにオン状態となり、データ線１１４に電圧ＶＨｉｇ
ｈを供給する。この例で、出力端子２１３からＨレベルの信号が出力されるのは、第１の
論理演算の結果が真のとき、すなわち、第１の論理演算における否定論理積の結果が偽の
ときである。ＴＦＴ２４２のソース端子は、電圧ＶＬｏｗが供給される電圧線に接続され
ている。ＴＦＴ２４２のドレイン端子は、データ線１１４に接続されている。ＴＦＴ２４
２のゲート端子は、出力端子２２３に接続されている。ＴＦＴ２４２は、出力端子２２３
からＨレベルの信号が入力されたときにオン状態となり、データ線１１４に電圧ＶＬｏｗ
を供給する。この例で、出力端子２２３からＨレベルの信号が出力されるのは、第２の論
理演算の結果が真のとき、すなわち、第２の論理演算における否定論理積の結果が偽のと
きである。ＴＦＴ２４３のソース端子は、電圧ＶＭｉｄが供給される電圧線に接続されて
いる。ＴＦＴ２４３のドレイン端子は、データ線１１４に接続されている。ＴＦＴ２４３
のゲート端子は、出力端子２３３に接続されている。ＴＦＴ２４３は、出力端子２３３か
らＨレベルの信号が入力されたときにオン状態となり、データ線１１４に電圧ＶＭｉｄを
供給する。この例で、出力端子２３３からＨレベルの信号が出力されるのは、第３の論理
演算の結果が真のとき、すなわち、第３の論理演算における否定の結果が真のときである
。
【００２５】
図４は、第１、第２および第３の論理演算の真理値表を示す。極性信号Ｆｐおよび画像
データ信号Ｄｋにおいて、「０」はＬ（ロー）レベル（偽）の信号を、「１」はＨレベル
（真）の信号を示す。第１、第２および第３の論理演算において、「０」は偽を、「１」
は真を示す。図４の表の右端の欄は、供給される電圧値を示す。いま、信号Ｆｐおよび信
号Ｖｘを用いた第１、第２および第３の論理演算を、それぞれ、ｆ１（Ｆｐ，Ｄｋ）、ｆ
２（Ｆｐ，Ｄｋ）およびｆ３（Ｆｐ，Ｄｋ）と表す。図４に示されるように、ｆ１（１，
１）＝１、ｆ２（１，１）＝ｆ３（１，１）＝０；ｆ２（０，１）＝１、ｆ１（０，１）
＝ｆ３（０，１）＝０；ｆ３（１，０）＝１、ｆ１（１，０）＝ｆ２（１，０）＝０；ｆ
３（０，０）＝１、ｆ１（０，０）＝ｆ２（０，０）＝０である。すなわち、ある入力値
が与えられたとき、第１、第２および第３の論理演算は、２つ以上のものの結果が同時に
真にならないように構成されている。このような論理演算を行う回路を採用することによ
り、レベル変換回路２００は、電圧ＶＨｉｇｈ、ＶＬｏｗおよびＶＭｉｄから１つの電圧
を選択する。
【００２６】
１−２．動作
図５は、電気光学装置１の動作を示すタイミングチャートである。走査線駆動回路１３
０は、制御信号Ｙｃｔｒに基づいて走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを生成する。各
走査信号がＨレベルになる期間（アクティブ期間）は１水平走査期間（１Ｈ）である。ア
クティブ期間が順次隣りの走査線１１２にずれていく。これにより、走査線１１２が１本
ずつ順次選択される。ｍ本の走査線１１２を順次選択するのに要する時間を１フィールド
という。奇数番目のフィールドと偶数番目のフィールドでは、極性信号Ｆｐの値が異なる
。例えば、奇数番目のフィールドでは極性信号ＦｐはＨレベルとなり、偶数番目のフィー
ルドでは極性信号ＦｐはＬレベルとなる。
【００２７】
データ線駆動回路１４０において、シフトレジスター１４１は、制御信号Ｘｃｔｒに基
づいてサンプリングパルスＳＲ１、ＳＲ２、ＳＲ３、…、ＳＲｎを生成する。スイッチＳ
Ｗ１〜ＳＷｎは、それぞれ、サンプリングパルスＳＲ１〜ＳＲｎに基づいて画像データ信
号Ｖｘをサンプリングする。ラッチ１４２は、サンプリング結果をラッチする。すなわち
、ラッチ１４２は、サンプリングパルスＳＲｋがＨレベルであるときの画像データＶｘの
値を、画像データｄｋとしてラッチする。画像データＶｘはｎ本のデータ線１１４に対応
するデータを含んでいるが、ラッチ１４２により、画像データＶｘは点順次の画像データ
ｄ１〜ｄｎに分解される。ラッチ１４３は水平走査期間の開始時点で画像データｄ１〜ｄ
ｎをラッチし、線順次の画像データＤ１〜Ｄｎを得る。
【００２８】
制御回路１０から供給される極性信号Ｆｐは、所定の周波数（例えば６０Ｈｚ）でＨレ
ベルからＬレベルに変化する信号である。いま、画像データＤｋの値が「１」（Ｈレベル
）であった場合を考える。極性信号ＦｐがＨレベルの間は、出力端子２１３からＨレベル
の信号が出力され、出力端子２２３および出力端子２３３からＬレベルの信号が出力され
る。これらの信号を受けて、ＴＦＴ２４１がオン状態となり、ＴＦＴ２４２およびＴＦＴ
２４３はオフ状態となる。これらのスイッチング動作により、ｋ番目のデータ線１１４に
は、電圧ＶＨｉｇｈが供給される。一方、極性信号ＦｐがＬレベルの間は、出力端子２２
３からＨレベルの信号が出力され、出力端子２１３および出力端子２３３からＬレベルの
信号が出力される。これらの信号を受けて、ＴＦＴ２４２がオン状態となり、ＴＦＴ２４
１およびＴＦＴ２４３はオフ状態となる。これらのスイッチング動作により、ｋ番目のデ
ータ線１１４には、電圧ＶＬｏｗが供給される。すなわち、画像データＤｋの値が「１」
である場合は、極性信号Ｆｐに応じて極性の異なる電圧がデータ線１１４に印加される。
【００２９】
次に、画像データＤｋの値が「０」（Ｌレベル）であった場合を考える。この場合は、
極性信号Ｆｐの値によらず、出力端子２３３からＨレベルの信号が出力され、出力端子２
１３および出力端子２２３からＬレベルの信号が出力される。これらの信号を受けて、Ｔ
ＦＴ２４３がオン状態となり、ＴＦＴ２４１およびＴＦＴ２４２はオフ状態となる。これ
らのスイッチング動作により、ｋ番目のデータ線１１４には、電圧ＶＭｉｄが供給される
。
【００３０】
以上で説明したように、本実施形態によれば、極性信号Ｆｐおよび画像データ信号Ｖｘ
に応じて、３つの電圧（Ｖｈｉｇｈ、ＶＬｏｗおよびＶＭｉｄ）の中から１つの電圧が選
択される。選択部２４０において、スイッチング素子として、ｎチャネルトランジスター
とｐチャネルトランジスターを組み合わせたトランスファーゲートではなく単一のトラン
ジスターが用いられている。本実施形態によれば、複数のトランジスターから構成される
スイッチング素子を用いた場合と比較して、回路規模が低減される。
【００３１】
２．第２実施形態
図６は、本発明の第２実施形態に係るレベル変換回路３００の構成を示す図である。第
２実施形態においては、第１実施形態のレベル変換回路２００に代わってレベル変換回路
３００が用いられる。以下、第１実施形態と共通する要素には共通の参照符号が用いられ
る。レベル変換回路３００は、ＮＯＴ回路２５０を有さず極性信号生成回路３１０を有す
る点においてレベル変換回路２００と異なっている。
【００３２】
図７は、極性信号生成回路３１０の構成を例示する図である。極性信号生成回路３１０
は、極性信号Ｆｐが入力される入力端子と、正の極性信号Ｆｐ＋を出力する出力端子およ
び負の極性信号Ｆｐ−を出力する出力端子を有する。極性信号生成回路３１０は、制御回
路１０から出力された極性信号Ｆｐに基づいて、正の極性信号Ｆｐ＋および負の極性信号
Ｆｐ−を生成する。極性信号生成回路３１０は、正極性側の回路としてＲＣ遅延回路３１
２、ＮＡＮＤ回路３１３およびＮＯＴ回路３１４を、負極性側の回路としてＲＣ遅延回路
３１５、ＮＡＮＤ回路３１６およびＮＯＴ回路３１７を、負極性側の前にＮＯＴ回路３１
１を有する。正極性側において、ＲＣ遅延回路３１２には極性信号Ｆｐが入力される。Ｎ
ＡＮＤ回路３１３には、ＲＣ遅延回路３１２から出力された信号および極性信号Ｆｐが入
力される。信号Ｓ１は、元の極性信号Ｆｐよりも鈍った波形を有する。ＮＡＮＤ回路３１
３およびＮＯＴ回路３１４は、元の極性信号Ｆｐと信号Ｓ１との論理積をとった信号を、
正の極性信号Ｆｐ＋として出力する。また、極性信号Ｆｐは、ＮＯＴ回路３１１により反
転され、この反転信号が負極性側に入力される。負極性側において、ＲＣ遅延回路３１５
には反転信号ＩＦｐが入力される。ＮＡＮＤ回路３１６には、ＲＣ遅延回路３１５から出
力された信号Ｓ２および反転信号ＩＦｐが入力される。信号Ｓ２は、元の反転信号ＩＦｐ
よりも鈍った波形を有する。ＮＡＮＤ回路３１６およびＮＯＴ回路３１７は、元の反転信
号ＩＦｐと信号Ｓ２との論理積をとった信号を、負の極性信号Ｆｐ−として出力する。
【００３３】
図８は、極性信号生成回路３１０により生成される信号を模式的に示す図である。信号
Ｓ１およびＳ２に関して、破線はＨレベルとＬレベルのしきい値を示している。正極性側
においては、ＲＣ遅延回路３１２によって波形が鈍るので、論理積をとるとＬレベルから
Ｈレベルに変化する時間が元の信号より数クロック遅れている。負極性側においても、Ｒ
Ｃ遅延回路３１５によって波形が鈍るので、論理積をとるとＬレベルからＨレベルに変化
する時間が元の信号より数クロック遅れている。以上により、正の極性信号Ｆｐ＋および
負の極性信号Ｆｐ−は同時にＨレベルとならないように生成される。すなわち、正の極性
信号Ｆｐ＋がＨレベルからＬレベルに切り替わる時刻と、負の極性信号Ｆｐ−がＬレベル
からＨレベルに切り替わる時刻との間にはマージン（図中のｔｍ）が生じる。
【００３４】
図９は、信号の遅延による回路の短絡の可能性を説明する図である。図９において、信
号Ｈｃおよび信号Ｌｃは、それぞれ、制御部２１０から出力される信号および制御部２２
０から出力される信号を示す。信号ＨｃがＨレベルであるときは電圧ＶＨｉｇｈが選択さ
れ、信号ＬｃがＨレベルであるときは電圧ＶＬｏｗが選択される。例えば、第１実施形態
の構成において、制御部２２０における信号の遅延ｔｄ２が制御部２１０における信号の
遅延ｔｄ１よりも長い場合、信号Ｈｃと信号Ｌｃとが同時にＨレベルになってしまい、電
圧ＶＨｉｇｈと電圧ＶＬｏｗが同時に選択されてしまう可能性がある（図９（Ａ）の斜線
部分）。すなわち、電圧ＶＨｉｇｈと電圧ＶＬｏｗが短絡し、回路が破壊されてしまう可
能性がある。これに対し、第２実施形態の構成によれば、制御部２２０における信号の遅
延ｔｄ２が制御部２１０における信号の遅延ｔｄ１よりも長い場合であっても、マージン
ｔｍが十分にとられていれば（具体的には、（ｔｍ＋ｔｄ１）＞ｔｄ２すなわちｔｍ＞（
ｔｄ２−ｔｄ１）となるように設計されていれば）、電圧ＶＨｉｇｈと電圧ＶＬｏｗが同
時に選択されることはなく、回路の短絡が防止される（図９（Ｂ））。
【００３５】
３．第３実施形態
図１０は、第３実施形態に係るレベル変換回路４００の構成を示す図である。レベル変
換回路４００は、短絡防止回路４１０を有する点において第１実施形態のレベル変換回路
２００と異なっている。短絡防止回路４１０は、信号Ｈｃ、信号Ｌｃおよび信号Ｍｃ（制
御部２３０から出力される信号）のうち２つ以上のものが同時にＨレベルにならないよう
に、すなわち、ＴＦＴ２４１、ＴＦＴ２４２およびＴＦＴ２４３のうち２つ以上のものが
同時にオン状態とならないように、信号Ｈｃ、信号Ｌｃおよび信号Ｍｃを制御する回路で
ある。図１０の例では、ＴＦＴ２４１、ＴＦＴ２４２およびＴＦＴ２４３のすべてに短絡
防止回路４１０が設けられている。各短絡防止回路４１０を区別する必要があるときは、
短絡防止回路４１０Ｈ、短絡防止回路４１０Ｌ、短絡防止回路４１０Ｍのように添字をつ
けて区別する。
【００３６】
図１１は、短絡防止回路４１０の構成を示す図である。短絡防止回路４１０は、入力さ
れる３つの制御信号のうち、２つ以上のものが同時にオン状態を示すもの（この例ではＨ
レベル）とならないように、これら３つの制御信号を制御する。より具体的に、短絡防止
回路４１０に入力される信号には、対象信号と参照信号とがある。対象信号は、短絡防止
回路４１０による制御の対象となる信号である。参照信号は、対象信号のＨレベルとＬレ
ベルとの切り替えタイミングの制御に用いられる信号である。短絡防止回路４１０は、２
つの参照信号のうち少なくとも１つがオン状態を示しているとき（Ｈレベルのとき）は、
対象信号をオフ状態を示すものに制御する（Ｌレベルにする）。
【００３７】
短絡防止回路４１０は、ＴＦＴ４１１、ＴＦＴ４１２、ＴＦＴ４１３、ＴＦＴ４１４、
ＴＦＴ４１５、ＴＦＴ４１６、ＮＯＴ回路４１７、ＮＯＴ回路４１８およびＮＯＴ回路４
１９を有する。また、短絡防止回路４１０は、入力端子４２１（対象入力端子の一例）、
入力端子４２２および入力端子４２３（参照入力端子の一例）、並びに出力端子４２４を
有する。この例で、ＴＦＴ４１１、ＴＦＴ４１２およびＴＦＴ４１３はｎチャネルトラン
ジスターであり、ＴＦＴ４１４、ＴＦＴ４１５およびＴＦＴ４１６はｐチャネルトランジ
スターである。電圧ＶＤＤおよび電圧ＶＳＳは、それぞれ、ＨレベルおよびＬレベルの電
圧である。ＴＦＴ４１１、ＴＦＴ４１２およびＴＦＴ４１３のドレインは、電圧ＶＤＤが
供給される電圧線に接続されている。ＴＦＴ４１１、ＴＦＴ４１２およびＴＦＴ４１３の
ソースは、ＴＦＴ４１４のドレインに接続されている。ＴＦＴ４１４、ＴＦＴ４１５およ
びＴＦＴ４１６は直列に接続されている。ＴＦＴ４１６のソースは電圧ＶＳＳ（図１１の
例では接地電位）が供給される電圧線に接続されている。
【００３８】
入力端子４２１には、対象信号が入力される。対象信号は、ＴＦＴ４１１のゲートおよ
びＴＦＴ４１４のゲートに入力される。入力端子４２２には、第１の参照信号が入力され
る。第１の参照信号は、ＮＯＴ回路４１８により反転され、ＴＦＴ４１２のゲートおよび
ＴＦＴ４１５のゲートに入力される。第２の参照信号は、ＮＯＴ回路４１９により反転さ
れ、ＴＦＴ４１３のゲートおよびＴＦＴ４１６のゲートに入力される。ＴＦＴ４１１、Ｔ
ＦＴ４１２およびＴＦＴ４１３とＴＦＴ４１４との間の接続点Ｐには、ＮＯＴ回路４１７
の入力が接続されている。ＮＯＴ回路４１７の出力側は、出力端子４２４に接続されてい
る。
【００３９】
図１２は、短絡防止回路４１０による演算の真理値表を示す。短絡防止回路４１０は、
対象信号がＨレベルであり、かつ、第１の参照信号および第２の参照信号がともにＬレベ
ルである場合にはＨレベルの信号を出力し、それ以外の場合にはＬレベルの信号を出力す
る。すなわち、対象信号がＨレベルであっても、第１の参照信号および第２の参照信号の
うち少なくともいずれか一方がＨレベルであった場合には、Ｌレベルの信号が出力される
。
【００４０】
再び図１０を参照する。短絡防止回路４１０Ｈにおいて、入力端子４２１には信号Ｈｃ
が対象信号として、入力端子４２２および入力端子４２３には信号Ｌｃおよび信号Ｍｃが
参照信号として、それぞれ入力される。この構成によれば、信号ＨｃがＨレベルであった
としても、信号Ｌｃおよび信号Ｍｃのうち少なくともいずれか一方がＨレベルであった場
合には、Ｈレベルの信号は出力されない。すなわち、ＴＦＴ２４１と、他のスイッチング
素子（ＴＦＴ２４２およびＴＦＴ２４３の少なくとも一方）とは、同時にオン状態になら
ないように制御される。短絡防止回路４１０Ｌにおいては、信号Ｌｃが対象信号として、
信号Ｈｃおよび信号Ｍｃが参照信号として、それぞれ入力される。短絡防止回路４１０Ｍ
においては、信号Ｍｃが対象信号として、信号Ｈｃおよび信号Ｌｃが参照信号として、そ
れぞれ入力される。この構成によれば、電圧ＶＨｉｇｈ、電圧ＶＬｏｗおよび電圧ＶＭｉ
ｄの短絡が防止される。
【００４１】
４．第４実施形態
図１３は、第４実施形態に係るレベル変換回路５００の構成を示す図である。レベル変
換回路５００は、第２実施形態のレベル変換回路３００に、短絡防止回路４１０を設けた
ものである。レベル変換回路５００において、ＴＦＴ２４３に対してのみ、短絡防止回路
４１０Ｍが設けられている。第２実施形態で説明したように、極性信号生成回路３１０に
より、正の極性信号Ｆｐ＋と負の極性信号Ｆｐ−とは、同時にＨレベルにならないように
生成される。極性信号生成回路３１０を設けない構成と比較すると、電圧ＶＨｉｇｈと電
圧ＶＬｏｗとが短絡する可能性は低いので、図１３の例では、ＴＦＴ２４１およびＴＦＴ
２４２に対しては、短絡防止回路４１０を設けていない。この構成によれば、レベル変換
回路４００と比較してさらに回路規模が低減される。
【００４２】
５．他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以
下、変形例をいくつか説明する。以下の変形例のうち、２つ以上のものが組み合わせて用
いられてもよい。
【００４３】
５−１．変形例１
ＴＦＴ２４１、ＴＦＴ２４２およびＴＦＴ２４３のチャネルの伝導型は、実施形態で説
明したものに限定されない。また、ＴＦＴ２４１、ＴＦＴ２４２およびＴＦＴ２４３のチ
ャネルの伝導型は、すべて同一でなくてもよい。電圧ＶＨｉｇｈ、ＶＭｉｄおよびＶＬｏ
ｗの大小関係は、ＶＨｉｇｈ＞ＶＭｉｄ＞ＶＬｏｗとなっている。実施形態で説明したよ
うにＴＦＴ２４１、ＴＦＴ２４２およびＴＦＴ２４３としてｎチャネルトランジスターを
用いると、ゲート−ソース間電圧ＶＧＳの大小関係は、ＴＦＴ２４１＜ＴＦＴ２４２＜Ｔ
ＦＴ２４３となっている。ＴＦＴ２４１、ＴＦＴ２４２およびＴＦＴ２４３のチャネル幅
を同一に設計した場合、データ線１１４にデータを書き込むのに要する時間（チャージ時
間）は、ＴＦＴ２４１＞ＴＦＴ２４２＞ＴＦＴ２４３となる。ここで、チャージ時間が最
も長くなるＴＦＴ２４１に合わせてトランジスターのサイズを決定すると、ＴＦＴ２４２
およびＴＦＴ２４３は必要以上に大きいサイズとなり、回路規模に無駄が生じる可能性が
ある。あるいは、チャージ時間が短いＴＦＴ２４２やＴＦＴ２４３に合わせてトランジス
ターのサイズを決定すると、ＴＦＴ２４１においてチャージ不足が発生し、表示不良が発
生する可能性がある。
【００４４】
変形例１において、ＴＦＴ２４１はｐチャネルトランジスターであり、ＴＦＴ２４２お
よびＴＦＴ２４３はｎチャネルトランジスターである。ｐチャネルトランジスターはゲー
ト端子に入力される信号がＬレベルのときにオン状態となるので、オン状態となるときの
ゲート−ソース間電圧はｎチャネルの場合とｐチャネルの場合とで異なっている。トラン
ジスターのゲート端子に入力されるＨレベルの電圧をＶＧＨ、Ｌレベルの電圧をＶＧＬと
表すと、電圧ＶＧＨ、ＶＨｉｇｈ、ＶＭｉｄ、ＶＬｏｗおよびＶＧＬは、ＶＧＨ＞ＶＨｉ
ｇｈ＞ＶＭｉｄ＞ＶＬｏｗ＞ＶＧＬという関係にある。ＴＦＴ２４１をオン状態にすると
きのゲート−ソース間電圧は、ｎチャネルの場合は（ＶＧＨ−ＶＨｉｇｈ）であり、ｐチ
ャネルの場合は（ＶＧＬ−ＶＨｉｇｈ）である。ＶＧＨ＞ＶＨｉｇｈ＞ＶＭｉｄ＞ＶＬｏ
ｗ＞ＶＧＬという関係を考慮すると、多くの場合、｜（ＶＧＬ−ＶＨｉｇｈ）｜＞｜（Ｖ
ＧＨ−ＶＨｉｇｈ）｜となる。この場合、ＴＦＴ２４１としてｎチャネルトランジスター
に代わりｐチャネルトランジスターを用いることで、チャージ時間が短縮される。
【００４５】
別の例で、ＴＦＴ２４１、ＴＦＴ２４２およびＴＦＴ２４３は、すべてｐチャネルトラ
ンジスターであってもよい。さらにこの場合においては、上記で説明したのと同様の理由
により、ＴＦＴ２４３としてｐチャネルトランジスターに代わりｎチャネルトランジスタ
ーが用いられてもよい。
【００４６】
以上をまとめると、ＴＦＴ２４１、ＴＦＴ２４２およびＴＦＴ２４３のうち、最高の電
圧を選択するためのトランジスターと最低の電圧を選択するためのトランジスターとは、
チャネルの伝導型が異なっていてもよい。この場合において、最高の電圧を選択するため
のトランジスターはｐチャネルトランジスターであり、最低の電圧を選択するためのトラ
ンジスターはｎチャネルトランジスターである。
【００４７】
５−２．変形例２
変形例１で説明したチャージ時間の差を補償するため、異なるチャネル幅を有するトラ
ンジスターが用いられてもよい。この場合において、オン状態時のゲート−ソース間電圧
の大小関係に応じて、ＴＦＴ２４１＞ＴＦＴ２４２＞ＴＦＴ２４３となるようにチャネル
幅が設計されてもよい。すなわち、トランジスターをオン状態にするときのゲート電圧と
ソース電圧（ＶＨｉｇｈ、ＶＭｉｄまたはＶＬｏｗ）との差が小さいものほど、より大き
なチャネル幅を有してもよい。
【００４８】
５−３．変形例３
図１４は、変形例３に係るプロジェクター２１００を例示する図である。プロジェクタ
ー２１００は、電気光学装置１を用いた電子機器の一例である。プロジェクター２１００
において、液晶パネル１００がライトバルブとして用いられている。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白
色光源を有するランプユニット２１０２が設けられている。ランプユニット２１０２から
射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイッ
クミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。
分離された投射光は、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂ
にそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、
その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２
１２４を有するリレーレンズ系２１２１を介して導かれる。
【００４９】
プロジェクター２１００において、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ
色、Ｂ色のそれぞれに対応して３組設けられている。ライトバルブ１００Ｒ、１００Ｇお
よび１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそ
れぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給さ
れて、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される。ライトバル
ブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリ
ズム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において
、Ｒ色およびＢ色の光は９０度に屈折し、Ｇ色の光は直進する。したがって、各原色の画
像が合成された後、スクリーン２１２０には、投射レンズ群２１１４によってカラー画像
が投射される。
【００５０】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィ
ルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロ
イックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇ
の透過像はそのまま投射される。したがって、ライトバルブ１００Ｒ、１００Ｂによる水
平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転さ
せた像を表示する構成となっている。
【００５１】
電気光学装置１が用いられる電子機器としては、図１４に例示したプロジェクターの他
にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー
、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワーク
ステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパ
ネルを備えた機器等などが挙げられる。
【００５２】
５−４．他の変形例
第１〜第３の論理演算を行うための回路の構成は、実施形態で説明したものに限定され
ない。図４で説明した真理値表に相当する演算を行うことができる回路であれば、どのよ
うな構成の回路が用いられてもよい。なお、図４はＴＦＴ２４１、ＴＦＴ２４２およびＴ
ＦＴ２４３としてｎチャネルトランジスターが用いられた場合の例を示しているので、ス
イッチング素子としてｐチャネルトランジスターが用いられる場合には、真理値を反転さ
せて考える必要がある。
また、短絡防止回路４１０の回路構成も、実施形態で説明したものに限定されない。図
１２で説明した真理値表に相当する演算を行うことができる回路であれば、どのような構
成の回路が用いられてもよい。図１１では、短絡防止回路４１０がＮＯＴ回路４１８およ
びＮＯＴ回路４１９を含む構成を説明したが、ＮＯＴ回路４１８およびＮＯＴ回路４１９
は、短絡防止回路４１０の外部に設けられてもよい。この場合は、図１２の参照信号の入
力値を反転させて考える必要がある。
【００５３】
実施形態において、レベル変換回路２００はＳＯＧ技術により液晶パネル１００と同一
の基板に形成上される例を説明した。しかし、レベル変換回路２００は、液晶パネル１０
０とは別個の部品として形成されてもよい。
また、極性信号生成回路３１０の構成は、実施形態で説明したものに限定されない。図
８に例示されたようなマージンｔｍを有する２つの極性信号を生成できるものであれば、
どのような構成の回路が用いられてもよい。
【符号の説明】
【００５４】
１…電気光学装置、１０…制御回路、１００…液晶パネル、１０５…液晶層、１０８…コ
モン電極、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１
３０…走査線駆動回路、１４０…データ線駆動回路、１４１…シフトレジスター、１４２
…ラッチ、１４３…ラッチ、２００…レベル変換回路、２１０…制御部、２１１…入力端
子、２１２…入力端子、２１３…出力端子、２２０…制御部、２２１…入力端子、２２２
…入力端子、２２３…出力端子、２３０…制御部、２３２…入力端子、２３３…出力端子
、２４０…選択部、２４１…ＴＦＴ、２４２…ＴＦＴ、２４３…ＴＦＴ、２５０…ＮＯＴ
回路、３００…レベル変換回路、３１０…極性信号生成回路、３１１…ＮＯＴ回路、３１
２…ＲＣ遅延回路、３１３…ＮＡＮＤ回路、３１４…ＮＯＴ回路、３１５…ＲＣ遅延回路
、３１６…ＮＡＮＤ回路、３１７…ＮＯＴ回路、４００…レベル変換回路、４１０…短絡
防止回路、４１１…ＴＦＴ、４１２…ＴＦＴ、４１３…ＴＦＴ、４１４…ＴＦＴ、４１５
…ＴＦＴ、４１６…ＴＦＴ、４１７…ＮＯＴ回路、４１８…ＮＯＴ回路、４１９…ＮＯＴ
回路、４２１…入力端子、４２２…入力端子、４２３…入力端子、４２４…出力端子、５
００…レベル変換回路、２１００…プロジェクター、２１０２…ランプユニット、２１２
１…リレーレンズ系、２１２２…入射レンズ、２１２３…リレーレンズ、２１２４…出射
レンズ
【図１】
2011118081.tif 000003
【図２】
2011118081.tif 000004
【図３】
2011118081.tif 000005
【図４】
2011118081.tif 000006
【図５】
2011118081.tif 000007
【図６】
2011118081.tif 000008
【図７】
2011118081.tif 000009
【図８】
2011118081.tif 000010
【図９】
2011118081.tif 000011
【図１０】
2011118081.tif 000012
【図１１】
2011118081.tif 000013
【図１２】
2011118081.tif 000014
【図１３】
2011118081.tif 000015
【図１４】
2011118081.tif 000016