(57)【要約】      （修正有）【課題】サーミスタを有した高信頼性で低コストの半導体装置およびその製造方法を提供する。【解決手段】サーミスタ１３を構成する電極１４を銀ペースト１２で回路パターン５に固着することで、フラックス処理が必要となる窒素雰囲気でのはんだ付けの場合に比べて高信頼性で低コストの半導体装置およびその製造方法。【選択図】図１
2011086821.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板を介して半導体チップの温度を検出するサーミスタを有する半導体装置において、回路パターンを構成する前記絶縁基板と、前記回路パターンにはんだで固着される前記半導体チップと、前記回路パターンに銀ペーストで電極が固着されるサーミスタとを具備することを特徴とする半導体装置。
【請求項２】
絶縁基板を介して半導体チップの温度を検出するサーミスタを有する半導体装置の製造方法において、
前記絶縁基板を構成する回路パターンに前記半導体チップを水素の還元雰囲気ではんだ付けする工程と、
前記回路パターンに前記サーミスタの対向する側面に形成された電極を銀ペーストで固着する工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体チップの温度を検出するサーミスタを有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体モジュール（例えば、ＩＧＢＴモジュール）に搭載される半導体チップの温度をサーミスタで検出し半導体チップが過熱したとき、半導体モジュールの動作を停止させたり半導体モジュールに流れる電流を絞ったりして、半導体チップの破壊を防止している。
【０００３】
図７は、従来のサーミスタを有する半導体モジュールの要部断面図である。この半導体モジュールは、銅ベース１と絶縁基板７の裏面が水素（Ｈ2）の還元雰囲気ではんだ付けされ、この絶縁基板７を構成する回路パターン５と半導体チップ９が水素の還元雰囲気ではんだ付けされ、半導体チップ９の近くにサーミスタ２３と回路パターン５が大気中または窒素（Ｎ2）雰囲気ではんだ付けされている。
【０００４】
このサーミスタ２３は酸化物で形成されているため、水素の還元雰囲気ではんだ付けするとサーミスタ２３の機能が消失する。そのため、サーミスタ２３の電極２４と回路パターン５の電極１１とのはんだ付けは大気中または窒素雰囲気で行なわれる。しかし、大気中または窒素雰囲気でのはんだ付けではフラックス処理やはんだ付けした後のフラックスを除去するための洗浄工程が必要となる。
【０００５】
一方、銅ベース１と絶縁基板７、絶縁基板７と半導体チップ９は、フラックス処理が不要な水素の還元雰囲気でのはんだ付けとしている。
尚、図中の符号の２は銅ベース１と導電膜３（例えば、銅箔など）を固着するはんだ、３は絶縁基板７の裏面側の導電膜、４はセラミック板、６は回路パターン５の一つである電極、７は回路パターン５とセラミック板４と導電膜３で構成される絶縁基板、８は半導体チップ９の裏面と回路パターン５を固着するはんだ、１０は半導体チップ９の表面電極と電極６を接続するボンディングワイヤ、１１はサーミスタ２３を固着する回路パターン５の一つである電極、１５は電極６と端子ケース１７の端子１８を接続するボンディングワイヤ、１６は電極１１と端子ケース１７の端子１８を接続するボンディングワイヤ、１７は端子ケース、１８は端子ケース１７の端子、１９は端子ケース１７の絶縁性の外枠であるケース、２０はゲル（例えば、シリコーンゲルなど）、２１は端子ケース１７を覆うフタ、２２はサーミスタ２３と回路パターン５を接続するはんだ、２４はサーミスタ２３の電極である。
【０００６】
特許文献１において、半導体チップの温度を検出するためにサーミスタを回路パターンにはんだ付けした半導体装置が記載されている。
特許文献２において、半導体チップの上面に熱伝導の良い絶縁層を介してサーミスタを固定し、このサーミスタの対向する側面に銀ペーストなどの導電性の接着剤を介してリード線であるワイヤの一端を取り付けた半導体装置が記載されている。
【０００７】
特許文献３において、半導体チップと絶縁基板を水素の還元雰囲気ではんだ付けすることが記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−７６２３６号公報（図３、段落０００３〜段落０００９参照）
【特許文献２】実開平２−８１０５５号公報（３頁、第５図参照）
【特許文献３】特許第３８０９８０６号公報（段落００２５、段落００２７参照）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図７で説明したように、サーミスタ２３を大気中または窒素雰囲気ではんだ付けするときにフラックス処理が必要となり、はんだ付けした後で、フラックスを洗浄する工程が必要となる。そのため製造コストが増大し、また洗浄工程が不十分な場合には製品の信頼性が低下する。
【００１０】
さらに、サーミスタ２３のはんだ付け工程で、すでにはんだ付けされた銅ベース１と絶縁基板７、絶縁基板７と半導体チップ９のそれぞれの固化したはんだ２、８が再溶融してはんだのはみ出しが生じて製品不良を発生させ、製造コストを増大させる。
【００１１】
特許文献１、３に記載の半導体装置の場合もサーミスタをはんだで固着するので、図７で説明した課題が生じる。
また、特許文献１、３では、銀ペーストでサーミスタを固着することは記載されていない。
【００１２】
特許文献２に記載の半導体装置では、サーミスタを半導体チップに絶縁層を介して固着する工程と、図８に示すように、リード線になるワイヤをサーミスタの両端に銀ペーストで固着する工程が必要になる。このワイヤのサーミスタへの結線作業では、銀ペーストの硬化に１５０℃前後で１時間〜２時間程度の時間が必要となり、またワイヤの端部がサーミスタの側面に位置するように長時間保持しておかなければならない。そのため、この結線作業は非常に厄介であるとともに、作業性が悪い。そのために、製造コストが増大する。
【００１３】
また、特許文献２では、サーミスタの両側面に形成された電極を銀ペーストで回路パターンに固定するとことでサーミスタと回路パターンを固着することについては記載されていない。
【００１４】
この発明の目的は、前記の課題を解決して、サーミスタを有し低コストで信頼性が高い半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
前記の目的を達成するために、特許請求の範囲の請求項１記載の発明によれば、絶縁基板を介して半導体チップの温度を検出するサーミスタを有する半導体装置において、回路パターンを構成する前記絶縁基板と、前記回路パターンにはんだで固着される前記半導体チップと、前記回路パターンに銀ペーストで電極が固着されるサーミスタとを具備する構成とするとよい。
【００１６】
特許請求の範囲の請求項２記載の発明によれば、絶縁基板を介して半導体チップの温度を検出するサーミスタを有する半導体装置の製造方法において、前記絶縁基板を構成する回路パターンに前記半導体チップを水素の還元雰囲気ではんだ付けする工程と、前記回路パターンに前記サーミスタの対向する側面に形成された電極を銀ペーストで固着する工程と、を含む製造方法とするとよい。
【発明の効果】
【００１７】
この発明によれば、サーミスタを回路パターンに固着する場合に、銀ペーストを用いるために、はんだの場合に必要となるフラックス処理や洗浄工程が不要となり、製造コストを低減することができる。
【００１８】
また、銀ペーストでの固着では、はんだが溶ける温度まで銀ペーストの温度が上昇しないので、はんだ付けの場合に生じたはんだの再溶融によるはんだのはみ出しという現象がなくなり、良品率が向上して、製造コストを低減することができる。
【００１９】
また、銀ペーストでの固着のため、フラックス処理が不要となり、大気中または窒素雰囲気でのはんだ付けに比べて製品の信頼性を向上させることができる。
また、特許文献２に記載されている半導体装置では、サーミスタの半導体チップへの固定とリード線となるワイヤのサーミスタ端部への固定というの２工程が必要になるが、本発明の半導体装置ではサーミスタの電極の回路パターンへの固着という１工程で済み、製造コストを低減することができる。
【００２０】
つまり、本発明では、サーミスタの端子を銀ペーストで回路パターンに固着すると共に、製造の全工程でフラックス処理を不要とすることができるため、製造コストの低減と製品の信頼性の向上を図ることができる。
【図面の簡単な説明】
【００２１】
【図１】この発明の第１実施例の半導体装置の要部断面図である。
【図２】この発明の半導体装置内部の配置図であり、（ａ）は拡大平面図、（ｂ）はサーミスタの固着状態を示す拡大断面図である。
【図３】この発明の第２実施例の半導体装置の要部製造工程断面図である。
【図４】図３に続く、この発明の第２実施例の半導体装置の要部製造工程断面図である。
【図５】図４に続く、この発明の第２実施例の半導体装置の要部製造工程断面図である。
【図６】図５に続く、この発明の第２実施例の半導体装置の要部製造工程断面図である。
【図７】従来のサーミスタを有する半導体モジュールの要部断面図である。
【図８】特許文献２に示されるサーミスタの構成図である。
【発明を実施するための形態】
【００２２】
実施の形態を以下の実施例で説明する。尚、図７の従来構造と同一の部位には同一の符号を付した。
【実施例１】
【００２３】
図１は、この発明の第１実施例の半導体装置の要部断面図である。ここでは半導体装置として半導体モジュールを例として挙げた。
この発明の半導体装置は、銅ベース１と、この銅ベース１上にはんだ２で固着する絶縁基板７と、この絶縁基板７上に形成された回路パターン５にはんだ８で固着する半導体チップ９と、回路パターン１１に銀ペースト１２で電極１４が固着するサーミスタ１３と、これらを収納する端子ケースと、半導体チップ９の図示しない表面電極（エミッタ電極パッド、ゲートパッド）と回路パターン５の一つである電極６を接続するボンディングワイヤ１０（図の右側のボンディングワイヤ１０は図示しない別の電極６と接続する）と、電極６と端子ケース１７の端子１８と接続するボンディングワイヤ１５と、サーミスタ１３の電極１４が固着する電極１１と端子ケース１７の端子１８とを接続するボンディングワイヤ１６と、端子ケース１７内を充填するゲル２０と、端子ケース１７を塞ぐフタ２１とで構成される。
【００２４】
尚、前記の端子ケース１７とは、ここでは端子１８と絶縁性の枠体であるケース１９が一体化しているものをいう。また、本サーミスタ１３は、サーミスタ１３の両端の対向する側面に形成された電極１４を回路パターン５（１１）に導電性接着剤（はんだや銀ペースト）で直接固着できる構造であり、面実装型のサーミスタであると言える。この構造はサーミスタの電極１４と回路パターン５の間を結ぶリード線（ピンやワイヤなど）が不要な構造である。
【００２５】
一方、特許文献２に記載のサーミスタは、図８に示すように、サーミスタの両端にワイヤを銀ペーストで接続したリード線付きサーミスタであり、半導体チップとの固着はサーミスタ本体で行う。従って、この構造は本発明で用いたサーミスタ１３とは異なる構造である。
【００２６】
図１において、回路パターン５の一つである電極１１とサーミスタ１３の電極１４を銀ペースト１２で固着するとき、はんだ付けで必要となるフラックス処理とその後の洗浄工程は不要となる。その結果、はんだ付けの場合に比べて、工程数が減少し製造コストを低減することができ、さらにフラックス処理が不要なことから製品の信頼性を向上させることができる。
【００２７】
また、サーミスタの電極１４と回路パターン５（電極１１）を導電性接着剤である銀ペースト１２で固着することで、サーミスタの固定とサーミスタと回路パターンの間の導通を同時にできるので、特許文献２に記載のサーミスタの場合に比べて組み立て工数を減らすことができる。その結果、製造コストを低減することができる。
図２は、この発明の半導体装置内部の配置図であり、同図（ａ）は拡大平面図、同図（ｂ）はサーミスタの固着状態を示す拡大断面図である。図２に示すように、半導体チップ９と半導体チップ９の近くにサーミスタ１３が配置されている。半導体チップ９ははんだ８で回路パターン５に固着し、サーミスタ１３の電極１４は回路パターン５の一つである電極１１に銀ペースト１２で固着されている。
【００２８】
本発明の半導体装置の一例である半導体モジュールでは、多数の半導体チップ９がそれぞれ違ったタイミングで動作する。サーミスタ１３を１個の半導体チップ９に固定した場合には、サーミスタ１３を付けない半導体チップ９が動作しているときの温度は、熱の伝導通路である絶縁基板７とサーミスタ１３を固定した半導体チップ９（つまり、シリコン板）を通して検出されることになる。熱伝導率の低いシリコン板を通して、温度を検出されることになるので、検出される温度はかなり低くなる。
【００２９】
これを改善するために、半導体モジュールのような多数の半導体チップ９が搭載された場合は、半導体チップ９が固着する熱伝導率の高い絶縁基板７（回路パターン５）の温度を検出することで、半導体チップ９の温度を検出している。但し、絶縁基板７の温度と半導体チップ９の温度の相関を予め把握しておく必要がある。
【００３０】
また、半導体チップ９に図示しないヒートスプレッダが固着した半導体装置の場合は、特許文献２に記載されているように半導体チップ９上にサーミスタを配置することが困難になるので、本発明が有効となり、前記と同様の効果が得られる。
【実施例２】
【００３１】
図３〜図６は、この発明の第２実施例の半導体装置の製造方法を工程順に示した要部製造工程断面図である。この要部製造工程断面図は図１に相当する断面図である。
図３（ａ）に示すように、絶縁基板７を構成する回路パターン５にはんだ板を介して半導体チップ９を配置し、水素（Ｈ2）の還元雰囲気３２で２００℃以上の温度のはんだ付け炉３１に入れて半導体チップ９の図示しない裏面電極と回路パターン５のはんだ付けを行う。
【００３２】
つぎに、図３（ｂ）に示すように、全体をはんだ付け炉３１から取り出し、半導体チップ９の図示しない表面電極（エミッタ電極やゲート電極）と回路パターン５の一部である電極６とをボンディングワイヤ１０で接続する。図面右側のボンディングワイヤ１０は回路パターン５の図示しない別の電極６に接続する。
【００３３】
つぎに、図４（ａ）に示すように、銅ベース１上にはんだ介して絶縁基板７を載せ、水素の還元雰囲気２５で２００℃以上の温度のはんだ付け炉３３に入れて絶縁基板７を構成する裏側の導電膜３と銅ベース１のはんだ付けを行う。
【００３４】
つぎに、図４（ｄ）に示すように、端子ケース１７を絶縁基板７を囲むように上から被せて銅ベース１上に載せ、位置合わせして図示しない接着剤で端子ケース１７を銅ベース１に固着する。
【００３５】
つぎに、図５（ｅ）に示すように、半導体チップ９に接続する電極６と端子ケース１７の端子１８をボンディングワイヤ１５で接続し、回路パターン５の一つである電極１１と端子ケース１７の端子１８をボンディングワイヤ１６で接続する。
【００３６】
つぎに、図５（ｆ）に示すように、絶縁基板７を構成する回路パターン５の一つである電極１１に銀ペースト１２を塗布する。続いて、この電極上１１に銀ペースト１２を介してサーミスタ１３を載置し、サーミスタ１３の電極１４と回路パターン５の電極１１を銀ペーストを挟んで対峙させる。続いて、全体を大気中で１５０℃程度（はんだ付け温度より低い）の恒温槽３４に入れて、銀ペースト１２の硬化を行う。銀ペースト１２の硬化に当たっては、恒温槽３４の代わりに熱板を使用してもよい。また窒素雰囲気で銀ペースト１２を硬化する場合には窒素雰囲気の炉に入れて行う。
【００３７】
尚、作業内容は異なるが、この銀ペースト１２による回路パターン５の一つである電極１１とサーミスタ１３の電極１４との固着は、特許文献２に記載のサーミスタの側面にワイヤを銀ペーストで固着する場合に比べて作業性はよい。
【００３８】
つぎに、図６（ｇ）に示すように、端子ケース１７内にゲル２０を注入し、全体を１００℃〜１５０℃の硬化炉２６に入れ、ゲル２０を硬化させる。
つぎに、図６（ｈ）に示すように、全体を硬化炉２６から取り出して端子ケース１７上に図示しない接着剤を塗布し、その上にフタ２１を載置する。続いて、全体を１００℃程度の硬化炉２７に入れて接着剤を硬化させ、フタ２１を端子ケース１７上に固着する。
【００３９】
つぎに、全体を硬化炉２７から取り出して図１に示す半導体装置が完成する。
前記の銀ペースト１２を硬化させる工程で、硬化させるときの温度は例えば１５０℃なので、すでにはんだ付けした箇所のはんだ２，８は再溶融することはない。また、銀ペースト１２なのでフラックス処理は不要であり、従って洗浄も不要である。
【００４０】
前記の銀ペースト１２を硬化させる工程で、はんだ２、８の再溶融がないので、はんだ２、８のはみ出しがなく、製品の良品率が向上する。また、フラックス処理がなく、洗浄工程も不要なため、製造工数が減少する。
【００４１】
このように、良品率が向上し、製造工数が減少するので製造コストを低減することができる。それと同時にフラックス処理と洗浄工程がないために製品の信頼性が向上する。
また、サーミスタの電極１４を直接、銀ペースト１２で回路パターン５（電極１１）に固着している。その結果、特許文献２に記載した半導体装置の場合に比べて、製造コストを低減できる。つまり、サーミスタ１３の電極１４を回路パターン５（電極１１）に直接固着することで、特許文献２に記載されているサーミスタの半導体チップへの固着とワイヤのサーミスタへの固着に相当する工程が１回の工程でできるようになり、製造コストを低減することができる。
【００４２】
尚、前記したように、本発明では、サーミスタ１３の電極１４を銀ペースト１２で回路パターン５（電極１１）に固着すると共に、製造の全工程でフラックス処理を不要とすることで、製造コストの低減と製品の信頼性の向上を図ることができる。
【符号の説明】
【００４３】
１    銅ベース
２、８、２２    はんだ
３    導電膜
４    セラミック板
５    回路パターン
６、１１、１４、２４  電極
７    絶縁基板
９    半導体チップ
１０、１５、１６  ボンディングワイヤ
１２    銀ペースト
１３、２３  サーミスタ
１７    端子ケース
１８    端子
１９    ケース
２０    ゲル
２１    フタ
【図１】
2011086821.tif 000003
【図２】
2011086821.tif 000004
【図３】
2011086821.tif 000005
【図４】
2011086821.tif 000006
【図５】
2011086821.tif 000007
【図６】
2011086821.tif 000008
【図７】
2011086821.tif 000009
【図８】
2011086821.tif 000010