(57)【要約】【課題】更新周期を変更することなく制御演算の処理負荷を低減でき、性能の低い演算装置を用いても制御破綻を来たすことがないモータ制御装置を提供する。【解決手段】複数相のコイルを持つモータ１を制御するために、デジタル演算装置３を用いて、モータ１の各コイル端子に印加する電圧を決定する電圧出力値を周期的に更新するモータ制御装置において、ｄ軸制御出力値ｖｄ（ｎ）とｑ軸制御出力値ｖｑとに基づいて、座標逆変換して前記電圧出力値を算出する座標逆変換演算において、更新周期毎に前記ｄ軸電流制御演算と前記ｑ軸電流制御演算のうちどちらか一方を交互に実行し、ｎ回目の更新周期において演算を実行しない方の軸については、１つ前の（ｎ−１）回目の更新周期において算出した制御出力値を用いる。【選択図】図１
2011041374.tif 000002
【特許請求の範囲】
【請求項１】
複数相のコイルを持つモータを制御するために、デジタル演算装置を用いて、前記モータの各コイル端子に印加する電圧を決定する電圧出力値を周期的に更新するモータ制御装置であって、
ｎ回目（ｎは自然数）の前記電圧出力値の更新周期において、ｄ軸電流指令値ｉｄ’（ｎ）を出力するｄ軸電流指令演算と、
ｑ軸電流指令値ｉｑ’（ｎ）を出力するｑ軸電流指令演算と、
検出した複数相コイルの相電流値に基づいて、ｄ軸電流値ｉｄ（ｎ）を算出するｄ軸座標変換演算と、
検出した複数相コイルの相電流値に基づいて、ｑ軸電流値ｉｑ（ｎ）を算出するｑ軸座標変換演算と、
前記ｄ軸電流指令値ｉｄ’（ｎ）およびｄ軸電流値ｉｄ（ｎ）に基づいて、ｄ軸制御出力値ｖｄ（ｎ）を算出するｄ軸電流制御演算と、
前記ｑ軸電流指令値ｉｑ’（ｎ）およびｑ軸電流値ｉｑ（ｎ）に基づいて、ｑ軸制御出力値ｖｑ（ｎ）を算出するｑ軸電流制御演算と、
前記ｄ軸制御出力値ｖｄ（ｎ）と前記ｑ軸制御出力値ｖｑとに基づいて、座標逆変換して前記電圧出力値を算出する座標逆変換演算と、を実行するものであり、
前記座標逆変換演算では、前記更新周期毎に前記ｄ軸電流制御演算と前記ｑ軸電流制御演算のうちどちらか一方を交互に実行し、前記ｎ回目の更新周期において演算を実行しない方の軸については、１つ前の（ｎ−１）回目の更新周期において算出した制御出力値を用いることを特徴とするモータ制御装置。
【請求項２】
請求項１に記載のモータ制御装置において、
前記電流制御演算を実行しない方の軸については、前記座標変換演算も実行しないことを特徴とするモータ制御装置。
【請求項３】
請求項２に記載のモータ制御装置において、
前記更新周期内において、座標逆変換が終了した時点から更新周期の終端までの余り時間を測定し、
前記余り時間に応じて、次回以降の前記更新周期において、それぞれ前記座標変換演算と前記電流制御演算とからなるｄ軸演算とｑ軸演算とを、全ての前記更新周期において実行するように切り替え、
さらに、ｎ回目の前記更新周期において、前記ｄ軸制御出力値ｖｄ（ｎ）と前記ｑ軸制御出力値ｖｑ（ｎ）とに基づいて、座標逆変換して前記電圧出力値を算出するように前記座標逆変換演算を切り替えることを特徴とするモータ制御装置。
【請求項４】
請求項３に記載のモータ制御装置において、
前記余り時間に応じた前記切り替えに同期して、前記ｄ軸電流制御演算および前記ｑ軸電流制御演算に用いるパラメータを変更することを特徴とするモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル演算装置を用いて、ｄｑ軸電流制御演算に基づいて、複数相のコイルを持つモータを制御するモータ制御装置に関する。
【背景技術】
【０００２】
マイクロコンピュータ（以下「マイコン」という）等のデジタル演算装置を用いて、複数相のコイルをもつモータについてｄｑ軸電流制御を行うモータ制御装置においては、例えば特許文献１に記載されるように、一般に５０から１００μ秒程度の高速な演算周期毎に、検出した相電流値の座標変換演算や電流帰還制御演算および逆座標変換演算を実行する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ｄｑ軸電流制御の演算には高速演算を必要とするが、一般的にモータを制御するマイコンは、複数のモータの制御を行うなど、当該モータの制御演算以外の処理も受け持っている場合が多く、他の演算処理の増減により、ｄｑ軸制御演算が演算周期内に終了せず、制御が破綻してしまうという問題があった。
【０００４】
本発明は、上記のような現状に鑑みてなされたもので、更新周期を変更することなく制御演算の処理負荷を低減でき、性能の低い演算装置を用いても制御破綻を来たすことがないモータ制御装置の提供を、その目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、請求項１に記載の発明は、複数相のコイルを持つモータを制御するために、デジタル演算装置を用いて、前記モータの各コイル端子に印加する電圧を決定する電圧出力値を周期的に更新するモータ制御装置であって、ｎ回目（ｎは自然数）の前記電圧出力値の更新周期において、ｄ軸電流指令値ｉｄ’（ｎ）を出力するｄ軸電流指令演算と、ｑ軸電流指令値ｉｑ’（ｎ）を出力するｑ軸電流指令演算と、検出した複数相コイルの相電流値に基づいて、ｄ軸電流値ｉｄ（ｎ）を算出するｄ軸座標変換演算と、検出した複数相コイルの相電流値に基づいて、ｑ軸電流値ｉｑ（ｎ）を算出するｑ軸座標変換演算と、前記ｄ軸電流指令値ｉｄ’（ｎ）およびｄ軸電流値ｉｄ（ｎ）に基づいて、ｄ軸制御出力値ｖｄ（ｎ）を算出するｄ軸電流制御演算と、前記ｑ軸電流指令値ｉｑ’（ｎ）およびｑ軸電流値ｉｑ（ｎ）に基づいて、ｑ軸制御出力値ｖｑ（ｎ）を算出するｑ軸電流制御演算と、前記ｄ軸制御出力値ｖｄ（ｎ）と前記ｑ軸制御出力値ｖｑとに基づいて、座標逆変換して前記電圧出力値を算出する座標逆変換演算と、を実行するものであり、前記座標逆変換演算では、前記更新周期毎に前記ｄ軸電流制御演算と前記ｑ軸電流制御演算のうちどちらか一方を交互に実行し、前記ｎ回目の更新周期において演算を実行しない方の軸については、１つ前の（ｎ−１）回目の更新周期において算出した制御出力値を用いることを特徴とする。
【０００６】
例えば、ｎ回目の前記更新周期において、ｄ軸制御出力値ｖｄ（ｎ）とｑ軸制御出力値ｖｑ（ｎ−１）とに基づいて、座標逆変換して前記電圧出力値を算出し、（ｎ＋１）回目の前記更新周期において、ｑ軸制御出力値ｖｑ（ｎ＋１）とｄ軸制御出力値ｖｄ（ｎ）とに基づいて、座標逆変換をして前記電圧出力値を算出する座標逆変換演算を実行する。
【０００７】
請求項２に記載の発明は、請求項１に記載のモータ制御装置において、前記電流制御演算を実行しない方の軸については、前記座標変換演算も実行しないことを特徴とする。
例えば、ｎ回目の前記更新周期において、前記ｑ軸座標変換演算および前記ｑ軸電流制御演算からなるｑ軸演算を実行せず、（ｎ＋１）回目の前記更新周期において、前記ｄ軸座標変換演算および前記ｄ軸電流制御演算からなるｄ軸演算を実行せず、前記更新周期毎に、前記ｄ軸演算と前記ｑ軸演算のどちらか一方のみを交互に実行する。
【０００８】
請求項３に記載の発明は、請求項２に記載のモータ制御装置において、前記更新周期内において、座標逆変換が終了した時点から更新周期の終端までの余り時間を測定し、前記余り時間に応じて、次回以降の前記更新周期において、それぞれ前記座標変換演算と前記電流制御演算とからなるｄ軸演算とｑ軸演算とを、全ての前記更新周期において実行するように切り替え、さらに、ｎ回目の前記更新周期において、前記ｄ軸制御出力値ｖｄ（ｎ）と前記ｑ軸制御出力値ｖｑ（ｎ）とに基づいて、座標逆変換して前記電圧出力値を算出するように前記座標逆変換演算を切り替えることを特徴とする。
請求項４に記載の発明は、請求項３に記載のモータ制御装置において、前記余り時間に応じた前記切り替えに同期して、前記ｄ軸電流制御演算および前記ｑ軸電流制御演算に用いるパラメータを変更することを特徴とする。
【発明の効果】
【０００９】
請求項１又は２記載の発明によれば、更新周期毎に、ｄ軸演算とｑ軸演算のどちらか一方を交互に実行し、当該更新周期において演算を実行した軸の制御出力値と、当該更新周期において演算を実行しない方の軸については、１つ前の更新周期において算出した制御出力値とを用いて、座標逆変換をして電圧出力値を算出することにより、前記更新周期を変更せずに制御演算の処理負荷を低減し、性能の低いデジタル演算装置でも、破綻なくｄｑ軸電流制御の演算を実行することができる。
請求項３記載の発明によれば、ｄｑ軸電流制御演算が終了した時点から更新周期の終端までの余り時間を測定し、前記余り時間に基づいてデジタル演算装置の処理負荷の状況を判断して、前記ｄ軸演算と前記ｑ軸演算を、全ての前記更新周期において実行するか、前記更新周期ごとに交互に実行するかを切り替えることにより、処理負荷を低減し、ｄｑ軸電流制御以外の演算処理の影響により前記処理負荷が増えた場合においても、破綻なくｄｑ軸電流制御を実行することができる。
請求項４記載の発明によれば、ｄ軸演算およびｑ軸演算の演算実行間隔の切り替えに同期して、ｄ軸電流制御演算とｑ軸電流制御演算における演算パラメータを変更することにより、処理負荷状況によって演算負荷を低減し、かつ制御特性の悪化を防ぐことができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係るモータ制御装置の構成ブロック図である。
【図２】駆動信号生成手段の動作を示すタイミングチャートである。
【図３】モータ制御演算処理のブロック図である。
【図４】ｄｑ軸の座標定義を示す図である。
【図５】演算処理のフローチャートである。
【図６】第２の実施形態における電流制御器の構成を示すブロック図である。
【図７】第２の実施形態における演算処理のフローチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態を図を参照して説明する。
まず第１の実施形態を説明する。図１は、本実施形態に係るモータ制御装置の構成を示すブロック図である。
モータ１は、３相の電機子コイルがＹ結線され、電機子コイルに対向する位置に永久磁石が配された回転子をもち、回転子の位置に従って周期的な電流を電機子コイルに流すことにより、回転子が回転するブラシレスモータである。
ブリッジ回路２は、上側アームと下側アームそれぞれのスイッチング素子とダイオードで構成される、３相のフルブリッジ回路であり、モータ１の電機子コイルに接続されている。
【００１２】
デジタル演算装置３は、プログラムで記述した処理を実行する演算コア３１と、演算処理において利用する変数、パラメータや、演算コア３１が実行する命令コードを保存するメモリ３２と、レジスタを備え外部からの信号やデータの入力や、演算の結果のデータを出力するＩＯポート３３と、装置の動作開始と供にフリーランで時間カウントを続けるタイマ３４とを備え、さらに、演算コア３１、メモリ３２、ＩＯポート３３、タイマ３４は、バス３５によって接続されており、前記デジタル演算装置内のデータ送受信を行う。
駆動信号生成手段４は、デジタル演算装置３によって算出された電圧出力値ａに基づいてブリッジ回路２のスイッチング素子の駆動信号を出力する。以下、図２を用いて駆動信号生成手段４の動作を説明する。
電圧出力値ａは、Ｕ相、Ｖ相、Ｗ相の電圧出力値Ｖｕ、Ｖｖ、Ｖｗからなり、図２にはＵ相を例として記載している。
ＰＷＭトリガｅ２が入力されるタイミングでＩＯポート３３の出力から読み出して更新するＵ相電圧出力値Ｖｕと、三角波である搬送波Ｖｔとを比較してパルス幅変調し、貫通電流防止のためのデッドタイムｔｄを付加して、ブリッジ回路の上側アームと下側アームのトランジスタ駆動信号ＵＨおよびＵＬを出力する。
【００１３】
相電流検出手段５は、増幅アンプとＡＤ変換手段により構成され、モータ１のＵ相およびＶ相のコイルを流れる電流値を検出および増幅し、ＡＤトリガｅ３が入力されるとＡＤ変換を実行して、前記Ｕ相およびＶ相のコイルを流れる電流値をデータへ変換し、相電流データｂとしてデジタル演算装置３のＩＯポート３３へ出力する。
位置検出手段６は、ホールセンサ６２が出力する、回転子位置を検出して回転子位置に同期して周期的にＨｉｇｈ／Ｌｏｗと繰り返し変化するホール信号ｃ１と、モータ１の回転子に接続されたエンコーダ６１が出力する、回転子の回転角度の変化量に応じたエンコーダパルスｃ２に基づいて、回転子の位置を検出する。
位置検出手段６は、内部に所定の範囲を繰り返しカウントするカウンタを備え、エンコーダパルスｃ２のパルス数をカウントし、ホール信号ｃ１の変化を検出したときに前記カウンタに所定の値をロードし、前記カウンタの値を位置データｃとして、デジタル演算装置３のＩＯポート３３へ出力する。
【００１４】
速度検出手段７は、エンコーダパルスｃ２のパルス数をカウントするカウンタを備え、速度検出トリガｅ４が入力されたときに前記カウンタの値を保存し、前回速度検出トリガが入力されたときに保存したカウント値との差を速度データｄとして、デジタル演算装置３のＩＯポート３３へ出力する。
シーケンサ８は、タイマを備え、所定の周期毎にデジタル演算装置３への割り込み要求信号ＩＲＱｅ１を出力する。また、ＰＷＭトリガｅ２、ＡＤトリガｅ３、速度検出トリガｅ４を、ＩＲＱｅ１に対して、それぞれあらかじめ決められたタイミングで出力する。
以上が、本実施形態における装置の構成である。
【００１５】
次に、デジタル演算装置３が実行する演算処理について説明する。各演算処理は、メモリ３２に保存された命令コードに従って、演算コア３１が実行する。
まず、本実施形態におけるベクトル制御のブロック図を図３に示し、本実施形態においてはｄ軸電流ゼロ（ｉｄ＝０）制御の場合を例とする。
なお、各演算においてＩＯポート３３から読み出される相電流値ｉｕおよびｉｖ、回転子位置θや回転子速度ωのデータは、それぞれ相電流データｂ、位置データｃ、速度データｄについて、各検出手段の検出ゲインの逆数を乗じるなど、各演算において適切な単位に補正されるものとする。
差分演算１５ａは、メモリに保存された回転子目標速度ω０とＩＯポートから回転子速度ωを読み出し、差分を取って速度差ｄωとしてメモリに保存する。
【００１６】
ｑ軸電流指令演算１１ｑは、メモリに保存された速度差ｄωを読み出し、速度差ｄωに基づいて、回転子が所望の速度になるようｑ軸電流指定値ｉｑ'を算出し、メモリに保存する。
ｄ軸電流指令演算１１ｄは、本来、ｄ軸目標電流値ｉｄ'を算出するが、ｄ軸電流ゼロ制御においては、メモリに保存されたｄ軸目標電流値ｉｄ'は常にゼロであり、演算や値の更新はしない。
ｑ軸座標変換手段１２ｑは、Ｕ相電流値ｉｕ、Ｖ相電流値ｉｖ、回転子位置θをＩＯポート３３から読み出し、式１に示す座標変換演算を実行してｑ軸電流値ｉｑを算出し、メモリに保存する。なお、式１中のｐはモータ１の極ペア数を表す。
【００１７】
【数１】
2011041374.tif 000003
【００１８】
ここで式１について説明する。まず、モータ１のＵ相コイルを貫く鎖交磁束が、回転子位置θに極ペア数ｐを乗じた値に対して正弦波形で変化し、かつＶ相コイルを貫く鎖交磁束はＵ相に対して２／３周期遅れた波形であり、Ｗ相コイルを貫く鎖交磁束はＵ相に対して２／３周期進んだ波形であるとする。このとき、図４に示すｄｑ軸の座標定義をすると、式１によってｑ軸電流値ｉｑが算出できる。
ｄ軸座標変換手段１２ｑは、Ｕ相電流値ｉｕ、Ｖ相電流値ｉｖ、回転子位置θをＩＯポート３３から読み出し、式２に示す座標変換演算を実行してｄ軸電流値ｉｄを算出し、メモリに保存する。式２についての説明は、式１と同様である。
【００１９】
【数２】
2011041374.tif 000004
【００２０】
差分演算１５ｂは、メモリに保存されたｑ軸目標電流値ｉｑ'およびｑ軸電流値ｉｑを読み出し、差分を取ってｑ軸電流誤差ｄｉｑとしてメモリに保存する。
差分演算１５ｃは、メモリに保存されたｄ軸目標電流値ｉｄ'およびｄ軸電流値ｉｄを読み出し、差分を取ってｄ軸電流誤差ｄｉｄとしてメモリに保存する。
ｑ軸電流制御演算１３ｑは、メモリに保存されたｑ軸電流誤差速度差ｄｉｑを読み出し、ｑ軸電流誤差ｄｉｑに基づいて、ｑ軸電流が目標値に追従するようにｑ軸制御出力値Ｖｑを算出し、メモリに保存する。なお、ｄｑ軸電流制御において、一般に、他方の軸の電流値および回転子速度に基づく非干渉化処理を行うことが多いが、ここでは特に図示しない。
【００２１】
ｄ軸電流制御演算１３ｄは、メモリに保存されたｄ軸電流誤差速度差ｄｉｄを読み出し、ｄ軸電流誤差ｄｉｄに基づいて、ｄ軸電流が目標値に追従するようにｄ軸制御出力値Ｖｄを算出し、メモリに保存する。
座標逆変換演算１４は、メモリに保存されたｑ軸制御出力Ｖｄと、ｄ軸制御出力Ｖｑと、ＩＯポート３３から回転子位置θを読み出し、式３に示す座標逆変換演算を実行し、Ｕ相電圧出力値Ｖｕ、Ｖ相電圧出力値Ｖｖ、Ｗ相電圧出力値Ｖｗを算出し、ＩＯポート３３が備えるレジスタに書き込む。
以上が、本実施例において、デジタル演算装置３が実行する各演算である。
【００２２】
【数３】
2011041374.tif 000005
【００２３】
次に、本実施形態における、デジタル演算装置３が実行するモータ制御演算の処理フローについて、図５を用いて説明する。また、以下、差分演算１５ａはｑ軸電流指令演算１１ｑに、差分演算１５ｂはｑ軸電流制御演算１３ｑに、差分演算１５ｃはｄ軸電流制御演算１３ｄに含まれるとする。
まず、割り込み要求ＩＲＱ発生を検出すると、割り込みルーチンの処理を開始する。
Ｓ００１は、割り込みの度に１ずつカウントアップされる、割り込みカウントｎについて、「３」とＡＮＤビット演算を実行する。なお図中の「＆」は、ＡＮＤビット演算子を示している。
前記ビット演算結果が「０」ならばＳ００２へ、結果が「０」でないならばＳ００３へ分岐する。この条件判定は、４回の割り込みに１回だけＳ００２へ分岐することを示している。
【００２４】
Ｓ００２は、ｑ軸電流制御演算１１ｑを実行し、演算終了後にＳ００３へ進む。
Ｓ００３は、割り込みカウントｎについて、「１」とＡＮＤビット演算を実行し、結果が「０」ならばＳ００４へ、結果が「０」でないならばＳ００６へ分岐する。この条件判定は、割り込み毎に交互にＳ００４とＳ００６へ分岐することを示している。
Ｓ００４は、ｑ軸座標変換演算１２ｑを実行し、演算終了後にＳ００５へ進む。Ｓ００５は、ｑ軸電流制御演算１３ｑを実行し、演算終了後にＳ００８へ進む。Ｓ００６は、ｄ軸座標変換演算１２ｄを実行し、演算終了後にＳ００７へ進む。
Ｓ００７は、ｄ軸電流制御演算１３ｄを実行し、演算終了後にＳ００８へ進む。Ｓ００８は、座標逆変換演算１４を実行し、演算終了後にＳ００９へ進む。
Ｓ００９は、割り込みカウントｎをインクリメントし、割り込みルーチンは終了する。以上が、本実施形態における、デジタル演算装置３が実行するモータ制御演算の処理フローである。
【００２５】
以上により、電圧出力値の更新周期（本実施形態においては割り込み周期と同等である）毎に、ｄ軸演算とｑ軸演算のどちらか一方を交互に実行し、当該更新周期において演算を実行した軸の制御出力値と、当該更新周期において演算を実行しない方の軸については、１つ前の更新周期において算出した制御出力値とを用いて、座標逆変換をして前記電圧出力値を算出することにより、更新周期を変更せずに制御演算の処理負荷を低減することにより、性能の低いデジタル演算装置でもｄｑ軸電流制御の演算を実行することができる。
【００２６】
次に第２の実施形態を説明する。なお、第１の実施形態と共通する部分の説明は省略する（以下の他の実施形態において同じ）。
図６に、本実施形態におけるｑ軸電流制御演算のブロック図を示す。ｑ軸電流誤差ｄｉｑに、目標に追従するように予め適切に設定した比例ゲインＫｐを乗じた値と、電流誤差ｄｉｑの積算値に、同様に予め適切に設定された積分ゲインＫｉを乗じた値を加算して、ｑ軸制御出力Ｖｑとする。
なお、図６中の「ｚ＾（−１）」は、積算演算の実行間隔１回分の遅延を示し、前記積算は、積分器をサンプリング周波数ｆｓで式４により矩形近似した積算器であり、特に記載のない場合は、調整ゲイン「Ｋｆｓ＝１」とする。本実施例における前記サンプリング周波数ｆｓは、割り込み周期の逆数である。また、ｄ軸電流制御演算についても同様であるが、図示は省略する。
【００２７】
【数４】
2011041374.tif 000006
【００２８】
次に、本実施例における、デジタル演算装置３が実行するモータ制御演算の処理フローについて、図７を用いて説明する。まず、割り込み要求ＩＲＱ発生を検出すると、割り込みルーチンの処理を開始する。
Ｓ１０１は、タイマ３４のカウント値を読み出し、ｔ２として保存する。Ｓ１０２は、割り込みカウントｎについて、「３」とＡＮＤビット演算を実行する。前記ビット演算結果が「０」ならばＳ１０３へ、結果が「０」でないならばＳ１０４へ分岐する。
Ｓ１０３は、ｑ軸電流制御演算１１ｑを実行し、演算終了後にＳ１０４へ進む。Ｓ１０４は、メモリに保存したタイマカウントｔ２とｔ１の差が、予め設定された余り時間閾値ｔｒｅｍより大きいか否か条件判定を行う。なお、タイマカウントｔ１については後述する。
そして、前記条件判定が真ならばＳ１０５へ分岐し、偽ならばＳ１０６へ分岐する。Ｓ１０５は、ｑ軸座標変換演算１２ｑ、ｄ軸座標変換演算１２ｄ、ｑ軸電流制御演算１３ｑ、ｄ軸電流制御演算１３ｄを順番に実行し、全ての演算終了後にＳ１０９へ進む。
【００２９】
Ｓ１０６は、割り込みカウントｎについて、「１」とＡＮＤビット演算を実行し、結果が「０」ならばＳ１０７へ、結果が「０」でないならばＳ１０８へ分岐する。
Ｓ１０７は、ｑ軸座標変換演算１２ｑおよびｑ軸電流制御演算１３ｑを順番に実行し、演算終了後にＳ１０９へ進む。ただし、ｑ軸電流制御演算１３ｑにおいて、調整ゲインＫｆｓを「Ｋｆｓ＝２」とする。これは、積算器のサンプリング周波数が２分の１になることに合わせている。
Ｓ１０８は、ｄ軸座標変換演算１２ｄおよびｄ軸電流制御演算１３ｄを順番に実行し、演算終了後にＳ１０９へ進む。ただし、ｄ軸電流制御演算に１３ｄにおいて、調整ゲインＫｆｓを「Ｋｆｓ＝２」とする。
Ｓ１０９は、座標逆変換演算１４を実行し、演算終了後にＳ１１０へ進む。Ｓ１１０は、割り込みカウントｎをインクリメントし、演算終了後にＳ１１１へ進む。
Ｓ１１１は、タイマ３４のカウント値を読み出し、タイマカウントｔ１として保存し、割り込みルーチンは終了する。
【００３０】
以上が、本実施形態における、デジタル演算装置の処理フローである。
なお、本実施形態においては、割り込みの演算終了時点から次の割り込みルーチン開始直後までの時間を測定して余り時間とみなしているが、これは演算終了時点から当該割り込み周期の後端までの時間を測定していることと、ほぼ同等と考えてよい。
【００３１】
以上により、ｄｑ軸電流制御演算が終了した時点から次の出力値更新周期の開始直後までの余り時間を測定し、前記余り時間に基づいて、前記ｄ軸演算と前記ｑ軸演算を、全ての前記更新周期において実行するか、前記更新周期ごとに交互に実行するかを切り替え、さらに、ｄ軸演算およびｑ軸演算の演算実行間隔の切り替えに同期して、ｄ軸電流制御演算とｑ軸電流制御演算における演算パラメータを変更することにより、例えばｄｑ軸電流制御以外の演算処理の影響により前記処理負荷が増えた場合においても、制御特性の悪化を防いだ上で演算負荷を低減し、破綻なくｄｑ軸電流制御を実行することができる。
また、第１の実施形態および第２の実施形態は、ｄ軸電流ゼロ制御の場合について説明したが、これに限るものではなく、検出したモータの相電流値を座標変換により直流値に変換して電流制御するならば、他の制御方式においても適用できる。
【符号の説明】
【００３２】
１  モータ
３  デジタル演算装置
１１ｄ  ｄ軸電流指令演算
１１ｑ  ｑ軸電流指令演算
１２ｄ  ｄ軸座標変換演算
１２ｑ  ｑ軸座標変換演算
１３ｄ  ｄ軸電流制御演算
１３ｑ  ｑ軸電流制御演算
１４  座標逆変換演算
【先行技術文献】
【特許文献】
【００３３】
【特許文献１】特開平９−４７０６５号公報
【図１】
2011041374.tif 000007
【図２】
2011041374.tif 000008
【図３】
2011041374.tif 000009
【図４】
2011041374.tif 000010
【図５】
2011041374.tif 000011
【図６】
2011041374.tif 000012
【図７】
2011041374.tif 000013