(57)【要約】【課題】遅延時間が許容遅延時間を超過することなく中継を行うことが可能である中継装置及び中継方法を提供する。【解決手段】次に受信するデータを格納するアドレスであるライトアドレスを生成するライトアドレス生成手段と、所定の時間間隔のタイミングで受信したデータにはマークとして第１のマークを付加し、所定の時間間隔のタイミング以外の時間に受信したデータにはマークとして第２のマークを付加するマーク付加手段と、マーク付加手段によりマークが付加されたデータをライトアドレスに格納するデータメモリと、マーク付加手段によりマークとして第１のマークが付加されたデータが格納されたアドレスの値を保存するアドレスメモリと、アドレスメモリにアドレスの値が保存されてからの時間を測定するカウンタと、を備える。【選択図】図３
2011061689.tif 000002
【特許請求の範囲】
【請求項１】
次に受信するデータを格納するアドレスであるライトアドレスを生成するライトアドレス生成手段と、
所定の時間間隔のタイミングで受信したデータにはマークとして第１のマークを付加し、所定の時間間隔のタイミング以外の時間に受信したデータには前記マークとして第２のマークを付加するマーク付加手段と、
前記マーク付加手段により前記マークが付加されたデータを前記ライトアドレスに格納するデータメモリと、
前記マーク付加手段により前記マークとして前記第１のマークが付加されたデータが格納されたアドレスの値を保存するアドレスメモリと、
前記アドレスメモリに前記アドレスの値が保存されてからの時間を測定するカウンタと、を有することを特徴とする中継装置。
【請求項２】
前記データメモリから次に読み出されるデータが格納されているアドレスであるリードアドレスを生成するリードアドレス生成手段と、
前記リードアドレスに格納されたデータが読み出されたときに、当該データに付加された前記マークを検出し、検出されたマークが前記第１のマークであるならば、当該リードアドレスの値が前記アドレスメモリに保存されてからの時間を測定するカウンタを停止するマーク検出手段と、を有し、
前記リードアドレス生成手段は、前記カウンタが測定した時間が所定の時間を超えたときに、前記リードアドレスの値を、前記アドレスメモリに保存されてからの時間を当該カウンタにより測定されていたアドレスの値に変更することを特徴とする請求項１に記載の中継装置。
【請求項３】
前記所定の時間間隔がＩミリ秒であり、
前記所定の時間がＴミリ秒であり、
前記アドレスメモリが保存できるアドレスの数が（Ｔ＋Ｉ）／Ｉであり、
前記第１のマークの種類の数が（Ｔ＋Ｉ）／Ｉであることを特徴とする請求項１または２に記載の中継装置。
【請求項４】
前記第１のマークがｃｅｉｌ（ｌｏｇ[（Ｔ＋Ｉ）／Ｉ]／ｌｏｇ２）ビットの数値で表現されることを特徴とする請求項３に記載の中継装置。
【請求項５】
次に受信するデータを格納するアドレスであるライトアドレスを生成するライトアドレス生成手段と、
受信されたデータに受信された時刻を付加するタイムスタンプ付加手段と、
前記タイムスタンプ付加手段により前記時刻が付加されたデータを前記ライトアドレスに格納するデータメモリと、
所定の時間間隔のタイミングに受信したデータが格納されたアドレスの値を保存するアドレスメモリと、
前記アドレスメモリに前記アドレスの値が保存されてからの時間を測定するカウンタと、を有することを特徴とする中継装置。
【請求項６】
前記データメモリから次に読み出されるデータが格納されているアドレスであるリードアドレスを生成するリードアドレス生成手段と、
前記リードアドレスに格納されたデータが読み出されたときに、当該データに付加された前記時刻を検出し、検出された時刻が前記所定の時間間隔のタイミングに該当する時間であるならば、当該リードアドレスの値が前記アドレスメモリに保存されてからの時間を測定するカウンタを停止するタイムスタンプ検出手段と、を有し、
前記リードアドレス生成手段は、前記カウンタが測定した時間が所定の時間を超えたときに、前記リードアドレスの値を、前記アドレスメモリに保存されてからの時間を当該カウンタにより測定されていたアドレスの値に変更することを特徴とする請求項５に記載の中継装置。
【請求項７】
前記タイムスタンプ検出手段により検出された時刻と当該検出の行われた時刻との差を算出する手段を有することを特徴とする請求項６に記載の中継装置。
【請求項８】
前記所定の時間間隔がＩミリ秒であり、
前記所定の時間がＴミリ秒であり、
前記アドレスメモリが保存できるアドレスの数が（Ｔ＋Ｉ）／Ｉであることを特徴とする請求項５から７のいずれか１項に記載の中継装置。
【請求項９】
次に受信するデータを格納するアドレスであるライトアドレスを生成するライトアドレス生成ステップと、
所定の時間間隔のタイミングで受信したデータにはマークとして第１のマークを付加し、所定の時間間隔のタイミング以外の時間に受信したデータには前記マークとして第２のマークを付加するマーク付加ステップと、
前記マーク付加ステップにより前記マークが付加されたデータをデータメモリ上の前記ライトアドレスに格納する格納ステップと、
前記マーク付加ステップにより前記マークとして前記第１のマークが付加されたデータが格納されたアドレスの値をアドレスメモリに保存する保存ステップと、
前記アドレスメモリに前記アドレスの値が保存されてからの時間をカウンタにより測定するカウントステップと、を有することを特徴とする中継方法。
【請求項１０】
前記データメモリから次に読み出されるデータが格納されているアドレスであるリードアドレスを生成するリードアドレス生成ステップと、
前記リードアドレスに格納されたデータが読み出されたときに、当該データに付加された前記マークを検出し、検出されたマークが前記第１のマークであるならば、当該リードアドレスの値が前記アドレスメモリに保存されてからの時間を測定するカウンタを停止するマーク検出ステップと、を有し、
前記リードアドレス生成ステップは、前記カウンタが測定した時間が所定の時間を超えたときに、前記リードアドレスの値を、前記アドレスメモリに保存されてからの時間を当該カウンタにより測定されていたアドレスの値に変更することを特徴とする請求項９に記載の中継方法。
【請求項１１】
前記所定の時間間隔がＩミリ秒であり、
前記所定の時間がＴミリ秒であり、
前記アドレスメモリが保存できるアドレスの数が（Ｔ＋Ｉ）／Ｉであり、
前記第１のマークの種類の数が（Ｔ＋Ｉ）／Ｉであることを特徴とする請求項９または１０に記載の中継方法。
【請求項１２】
前記第１のマークがｃｅｉｌ（ｌｏｇ[（Ｔ＋Ｉ）／Ｉ]／ｌｏｇ２）ビットの数値で表現されることを特徴とする請求項１１に記載の中継方法。
【請求項１３】
次に受信するデータを格納するアドレスであるライトアドレスを生成するライトアドレス生成ステップと、
受信されたデータに受信された時刻を付加するタイムスタンプ付加ステップと、
前記タイムスタンプ付加ステップにより前記時刻が付加されたデータをデータメモリ上の前記ライトアドレスに格納する格納ステップと、
所定の時間間隔のタイミングに受信したデータが格納されたアドレスの値をアドレスメモリに保存する保存ステップと、
前記アドレスメモリに前記アドレスの値が保存されてからの時間をカウンタにより測定するカウントステップと、を有することを特徴とする中継方法。
【請求項１４】
前記データメモリから次に読み出されるデータが格納されているアドレスであるリードアドレスを生成するリードアドレス生成ステップと、
前記リードアドレスに格納されたデータが読み出されたときに、当該データに付加された前記時刻を検出し、検出された時刻が前記所定の時間間隔のタイミングに該当する時間であるならば、当該リードアドレスの値が前記アドレスメモリに保存されてからの時間を測定するカウンタを停止するタイムスタンプ検出ステップと、を有し、
前記リードアドレス生成ステップは、前記カウンタが測定した時間が所定の時間を超えたときに、前記リードアドレスの値を、前記アドレスメモリに保存されてからの時間を当該カウンタにより測定されていたアドレスの値に変更することを特徴とする請求項１３に記載の中継方法。
【請求項１５】
前記タイムスタンプ検出ステップにより検出された時刻と当該検出の行われた時刻との差を算出するステップを有することを特徴とする請求項１４に記載の中継方法。
【請求項１６】
前記所定の時間間隔がＩミリ秒であり、
前記所定の時間がＴミリ秒であり、
前記アドレスメモリが保存できるアドレスの数が（Ｔ＋Ｉ）／Ｉであることを特徴とする請求項１３から１５のいずれか１項に記載の中継方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データの中継を行う際に中継されるデータの一時保存を行う中継装置及び中継方法に関する。
【背景技術】
【０００２】
現在のネットワーク通信では即時性が要求されるデータ通信の種類が多くなり、送信するデータごとに優先度をつけ、送受信を行うことが必要になってきている。そこで、中継装置を介して、端末間においてパケット通信を行う際、送受信されるパケットに優先度を付け、中継装置において、優先度が高いパケットが優先的に中継する技術が用いられている。
【０００３】
例えば、図２に示すような中継装置では、優先度の高いパケットを格納するバッファ（クラスＡバッファ）と優先度の低いパケットを格納するバッファ（クラスＢバッファ）を有する構成にし、パケットの中継の際に、中継されるパケットをそのパケットの優先度に基づいて、それぞれのバッファに一時保存する。そして、優先度の高いパケットが続く限りは、優先度の高いパケットの中継を優先的に行うようにする。
【０００４】
しかし、このような中継装置では、優先度の高いパケットの中継が連続した場合、優先度の低いパケットが転送されない状態が続き、中継装置内のバッファ（クラスＢバッファ）内に優先度の低いパケットが滞留することになる。このため、図９に示すように、この滞留により中継装置で生じる遅延時間が、端末間の通信サービス上許容される遅延時間を超えるような状況が起きる問題があった。
【０００５】
この問題を回避するために、例えば、優先度の低いパケットの送受信レートの上限をバッファ容量により制限することが一般的に行われてきた。また、一定の遅延時間を超過したのをきっかけにバッファに格納されている未送信パケットをすべて破棄するという方法も一般的に用いられてきた。
【０００６】
しかし、送受信レートの上限をバッファ容量により制限する方法では、パケットの送受信レートの状況が変化する環境においては、一定の許容遅延時間を設定し、その許容遅延時間により制御することができない。また、一定の遅延時間の超過をきっかけにバッファをクリアする方法では、図１０に示したような結果になり、本来は許容遅延時間以内に送信可能であったパケットまで破棄してしまうという問題があった。
【０００７】
そこで、例えば、特許文献１では、フレームの送受信の中継において、中継装置におけるフレームの滞留時間を監視し、一定時間以上滞留しているフレームだけを破棄するという方法が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１１−５５３１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１では、中継装置におけるパケット（フレーム）の滞留時間を監視する具体的方法については言及されていない。
【００１０】
そこで本発明は、上記問題点に鑑みてなされたもので、遅延時間が許容遅延時間を超過することなく中継を行うことが可能である中継装置及び中継方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明における中継装置は、次に受信するデータを格納するアドレスであるライトアドレスを生成するライトアドレス生成手段と、所定の時間間隔のタイミングで受信したデータにはマークとして第１のマークを付加し、所定の時間間隔のタイミング以外の時間に受信したデータには前記マークとして第２のマークを付加するマーク付加手段と、前記マーク付加手段により前記マークが付加されたデータを前記ライトアドレスに格納するデータメモリと、前記マーク付加手段により前記マークとして前記第１のマークが付加されたデータが格納されたアドレスの値を保存するアドレスメモリと、前記アドレスメモリに前記アドレスの値が保存されてからの時間を測定するカウンタと、を有することを特徴とする。
【００１２】
また、本発明における中継装置は、次に受信するデータを格納するアドレスであるライトアドレスを生成するライトアドレス生成手段と、受信されたデータに受信された時刻を付加するタイムスタンプ付加手段と、前記タイムスタンプ付加手段により前記時刻が付加されたデータを前記ライトアドレスに格納するデータメモリと、所定の時間間隔のタイミングに受信したデータが格納されたアドレスの値を保存するアドレスメモリと、前記アドレスメモリに前記アドレスの値が保存されてからの時間を測定するカウンタと、を有することを特徴とする。
【００１３】
また、本発明における中継方法は、次に受信するデータを格納するアドレスであるライトアドレスを生成するライトアドレス生成ステップと、所定の時間間隔のタイミングで受信したデータにはマークとして第１のマークを付加し、所定の時間間隔のタイミング以外の時間に受信したデータには前記マークとして第２のマークを付加するマーク付加ステップと、前記マーク付加ステップにより前記マークが付加されたデータをデータメモリ上の前記ライトアドレスに格納する格納ステップと、前記マーク付加ステップにより前記マークとして前記第１のマークが付加されたデータが格納されたアドレスの値をアドレスメモリに保存する保存ステップと、前記アドレスメモリに前記アドレスの値が保存されてからの時間をカウンタにより測定するカウントステップと、を有することを特徴とする。
【００１４】
また、本発明における中継方法は、次に受信するデータを格納するアドレスであるライトアドレスを生成するライトアドレス生成ステップと、受信されたデータに受信された時刻を付加するタイムスタンプ付加ステップと、前記タイムスタンプ付加ステップにより前記時刻が付加されたデータをデータメモリ上の前記ライトアドレスに格納する格納ステップと、所定の時間間隔のタイミングに受信したデータが格納されたアドレスの値をアドレスメモリに保存する保存ステップと、前記アドレスメモリに前記アドレスの値が保存されてからの時間をカウンタにより測定するカウントステップと、を有することを特徴とする。
【発明の効果】
【００１５】
本発明により、遅延時間が許容遅延時間を超過することなく中継を行うことが可能になる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係る中継装置を含むネットワークの構成の一例を示す図である。
【図２】本発明の実施形態に係る中継装置の構成の一例を示す図である。
【図３】本発明の実施形態に係る中継装置のバッファの構成の一例を示す図である。
【図４】本発明の実施形態に係る中継装置のバッファにおける処理動作の一例を示す図である。
【図５】本発明の実施形態に係る中継装置のバッファにおける処理動作の一例を示す図である。
【図６】本発明の実施形態に係る中継装置のデータメモリ、アドレスメモリ及びカウンタの状態の例を示す図である。
【図７】本発明の実施形態に係る中継装置のデータメモリ、アドレスメモリ及びカウンタの状態の例を示す図である。
【図８】本発明の実施形態に係る中継装置のデータメモリ、アドレスメモリ及びカウンタの状態の例を示す図である。
【図９】遅延時間の例を示す図である。
【図１０】遅延時間の例を示す図である。
【図１１】遅延時間の例を示す図である。
【図１２】本発明の実施形態に係る中継装置のバッファの構成の一例を示す図である。
【発明を実施するための形態】
【００１７】
次に、本発明を実施するための形態について図面を参照して詳細に説明する。
【００１８】
図１は、本発明の実施形態に係る中継装置を含むネットワークの構成の一例である。中継装置１には、複数の端末が接続されており、各端末が相互に通信を行えるように、中継装置１が通信経路を中継する。例えば、図１では、６台の端末が接続されており、中継装置１は、端末２、３、４と、端末５、６、７との端末間通信の中継を行う。例えば、端末２は、中継装置１を中継して、端末５、端末６及び端末７と相互に通信を行う。
【００１９】
図２は、本発明の実施形態に係る中継装置の構成の一例を示す図である。例えば、図２では、端末２、３、４の送信端末側から端末５、６、７の受信端末側への通信を中継するための機能構成例を示している。図２には示していないが、中継装置１は、端末５、６、７が送信端末として、受信端末としての端末２、３、４に通信を行うための機能構成も有している。
【００２０】
図２において、受信部１０は、端末２から送信されるパケットを受信し、受信したパケットのヘッダ情報に含まれる宛先情報と品質クラス情報を識別する。つまり、受信部１０は、パケットを受信する受信手段と、ヘッダ情報から宛先情報と品質クラス情報を識別する識別手段として機能する。ここで、品質クラス情報としては、例えば、このパケットの送受信における優先度が含まれる。例えば、優先度の高いパケットはクラスＡに分類され、優先度の低いパケットはクラスＢに分類されるようにし、品質クラス情報には、パケットがクラスＡなのかクラスＢなのかの情報が記述されている。
【００２１】
同様に、受信部２０は、端末３から送信されるパケットを受信し、受信したパケットのヘッダ情報に含まれる宛先情報と品質クラス情報を識別し、受信部３０は、端末４から送信されるパケットを受信し、受信したパケットのヘッダ情報に含まれる宛先情報と品質クラス情報を識別する。
【００２２】
クラスＡバッファ１１とクラスＢバッファ１２は、端末５との通信を中継するために一時的にパケットを格納するバッファである。つまり、クラスＡバッファ１１とクラスＢバッファ１２は、パケットを格納する格納手段として機能する。
【００２３】
同様に、クラスＡバッファ２１とクラスＢバッファ２２は、端末６との通信を中継するために一時的にパケットを格納するバッファであり、クラスＡバッファ３１とクラスＢバッファ３２は、端末６との通信を中継するために一時的にパケットを格納するバッファである。
【００２４】
受信部１０、２０、３０は、各クラスバッファに接続しており、受信したパケットのヘッダ情報から識別された宛先情報と品質クラス情報に基づき、バッファを選択し、パケットを格納する。つまり、受信部１０は、宛先情報と品質クラス情報に基づき、バッファを選択する選択手段としても機能する。
【００２５】
パケットの品質クラスは、例えば、クラスＡとクラスＢに分かれており、クラスＡはクラスＢよりもパケット中継の優先度が高い。つまり、例えば、パケットのヘッダ情報には、品質クラス情報として、クラスＡであるか、クラスＢであるかの情報が記述されている。そして、例えば、図１において、品質クラスがクラスＡの受信パケットはクラスＡバッファ１１、２１、３１に格納され、品質クラスがクラスＢの受信パケットはクラスＢバッファ１２、２２、３２に格納される。
【００２６】
例えば、端末２から端末５に送信されたクラスＢのパケットは、受信部１０により受信され、ヘッダ情報を識別され、識別の結果、クラスＢバッファ１２が選択され、クラスＢバッファ１２に一時的に格納される。
【００２７】
送信スケジューラ１３は、クラスＡバッファ１１とクラスＢバッファ１２に接続されており、クラスＡバッファ１１とクラスＢバッファ１２に格納されたパケットを端末５に送信する機能を有する。送信スケジューラ１３は、クラスＡバッファ１１に格納済みのパケットが存在するときは、クラスＡバッファ１１に格納されたパケットがなくなるまで、クラスＡバッファを選択し、クラスＡバッファ１１に格納されたクラスＡのパケットを端末５に送信する。そして、送信スケジューラ１３は、クラスＡバッファ１１に格納されたパケットがなくなったときに、クラスＢバッファを選択し、クラスＢバッファ１２に格納されたクラスＢのパケットを端末５に送信する。このようにし、送信スケジューラ１３は、クラスＡバッファ１１に格納されたクラスＡのパケットをクラスＢバッファ１２に格納されたクラスＢのパケットよりも優先して端末５に送信する。
【００２８】
送信スケジューラ２３は、クラスＡバッファ２１とクラスＢバッファ２２に接続されており、クラスＡバッファ２１とクラスＢバッファ２２に格納されたパケットを端末６に送信する機能を有する。また、送信スケジューラ３３は、クラスＡバッファ３１とクラスＢバッファ３２に接続されており、クラスＡバッファ３１とクラスＢバッファ３２に格納されたパケットを端末７に送信する機能を有する。また、送信スケジューラ２３、３３は、送信スケジューラ１３と同様のバッファ選択機能を有する。
【００２９】
クラスＡバッファ１１、２１、３１は、常に優先して選択される、つまり、パケットが格納されている限りは格納されたパケットは順に送信されていくため、遅延保証を考慮する必要はない。このため、クラスＡバッファ１１、２１、３１は、単純なＦＩＦＯメモリ、つまり、先に書き込まれたものから先に読み出されていくメモリにより構成される。
【００３０】
しかし、クラスＡのパケットの転送が連続した場合、クラスＢバッファ１２、２２、３２には、クラスＢのパケットが滞留し、送信までに遅延が生じる。そこで、クラスＢバッファ１２、２２、３２は、最長の遅延時間を保証する構成を具備するようにする。以下では、５０ミリ秒以上の遅延は起きないような構成の例、つまり、許容遅延時間が５０ミリ秒であるときの構成の例を示す。
【００３１】
図３は、本発明の実施形態に係る中継装置のバッファの構成の一例を示す図である。つまり、クラスＢバッファは、例えば、図３に示すように、時計１００、ライトアドレス生成回路１０１、マーク付加回路１０２、データメモリ１０３、マーク検出回路１０４、アドレスメモリ１０５、リードアドレス生成回路１０６、カウンタ１０７により構成されるようにすると良い。
【００３２】
時計１００は、時刻情報を出力する。例えば、１ミリ秒単位で時刻情報を出力するようにすると良い。
【００３３】
ライトアドレス生成回路１０１は、次に受信するパケットをデータメモリ１０３に書き込む際のアドレス値であるライトアドレスを生成する。そして、パケットが受信されると、この受信されたパケットは、データメモリ１０３上のライトアドレスに書き込まれる。そして、ライトアドレス上にパケットが書き込まれると、次に受信するパケットを書き込むためのライドアドレスを新たに生成する。なお、パケットを受信したからライトアドレス生成回路１０１がライトアドレスを生成するようにしても良い。
【００３４】
また、ライトアドレス生成回路１０１は、時計１００の出力する時刻情報に基づき、例えば、１０ミリ秒間隔のタイミングを生成し、このタイミングに受信したパケットが書き込まれたデータメモリ１０３上のライトアドレス値をアドレスメモリ１０５に書き込む。つまり、アドレスメモリ１０５上には、データメモリ１０３上に書き込まれるパケットのうちの１０ミリ秒間隔のタイミングのときに書き込まれたパケットのアドレス値が書き込まれ保存される。アドレスメモリ１０５にライトアドレス値を書き込むタイミングは、１０ミリ秒より長くても良く、１０ミリ秒より短いものでも良い。以下では、一例として、１０ミリ秒間隔のタイミングが生成された場合を考える。
【００３５】
また、ライトアドレス生成回路１０１は、生成された１０ミリ秒間隔のタイミングをマーク付加回路１０２に通知する。
【００３６】
マーク付加回路１０２は、受信したパケットにマークを付加する。例えば、最長遅延時間として５０ミリ秒未満を保証する際には、３ビットのマークのパケットの先頭に付加する。この保証する最長遅延時間が長くなれば、マークのビット数は３ビットより増やす必要もでるし、保証する最長遅延時間が短くなれば、マークのビット数は３ビットより少なくて済むようにもなる。また、生成されるタイミングが１０ミリ秒より小さいときは、マークのビット数は３ビットより増やす必要があり、生成されるタイミングが１０ミリ秒より大きいときは、マークのビット数は３ビットより少なくても良い。
【００３７】
最長遅延時間として５０ミリ秒未満を保証する際には、マーク付加回路１０２は、例えば、「０００」、「００１」、「０１０」、「０１１」、「１００」、「１０１」の６種類のマークをパケットに付加するマークとして使用する。保証する最長遅延時間が５０ミリ秒より長いときには、マークの種類は６種類より多くする必要があり、保証する最長遅延時間が５０ミリ秒より短いときは、マークの種類が６種類より少なくても良くなる。また、生成されるタイミングが１０ミリ秒より小さいときは、マークの種類は６種類より増やす必要があり、生成されるタイミングが１０ミリ秒より大きいときは、マークの種類は６種類より少なくても良い。
【００３８】
マーク付加回路１０２は、ライトアドレス回路１０１から通知された１０ミリ秒間隔のタイミングに受信したパケットには、「００１」、「０１０」、「０１１」、「１００」、「１０１」の５種類のマークを循環して付加する。つまり、例えば、１０ミリ秒間隔のタイミングである時刻ｔミリ秒に受信したパケットに「００１」が付加されたときは、時刻（ｔ＋１０）ミリ秒に受信したパケットには「０１０」が、時刻（ｔ＋２０）ミリ秒に受信したパケットには「０１１」が、時刻（ｔ＋３０）ミリ秒に受信したパケットには「１００」が、時刻（ｔ＋４０）ミリ秒に受信したパケットには「１０１」が、時刻（ｔ＋５０）ミリ秒に受信したパケットには「００１」が、マーク付加回路１０２により付加される。
【００３９】
また、マーク付加回路１０２は、ライトアドレス生成回路１０１から通知された１０ミ秒間隔のタイミング以外の時間に受信したパケットにはマークとして「０００」を付加する。
【００４０】
そして、マーク付加回路１０２によりマークが付加されたパケットは、ライトアドレス生成回路により生成されたアドレス値に対応するデータメモリ１０３上のアドレスに書き込まれる。
【００４１】
アドレスメモリ１０５は、１０ミリ秒間隔のタイミングに受信したパケットが書き込まれたデータメモリ１０３上のアドレス値を保存するメモリである。つまり、マーク付加回路１０２により「００１」、「０１０」、「０１１」、「１００」、「１０１」のマークのいずれかが付加されたパケットが書き込まれたデータメモリ１０３上のライトアドレスを保存するメモリである。
【００４２】
例えば、５０ミリ秒未満の最大遅延時間を保証する際には、アドレスメモリ１０５は、図３に示すように、Ｋ、Ｌ、Ｍ、Ｎ、Ｏの５つのアドレス値を保存できる領域を持つようにすれば良い。つまり、マーク付加回路１０２により付加される「０００」以外の５種類のマークに対するライトアドレスを保存できれば良い。そして、ライドアドレス生成回路１０１は、１０ミリ秒間隔のタイミングに受信したパケットのライトアドレスをＫ、Ｌ、Ｍ、Ｎ、Ｏに循環して書き込んでいく。つまり、例えば、１０ミリ秒間隔のタイミングである時刻ｔミリ秒に受信したパケットのライトアドレスをＫが保存したときは、時刻（ｔ＋１０）ミリ秒に受信したパケットのライトアドレスはＬに、時刻（ｔ＋２０）ミリ秒に受信したパケットのライトアドレスはＭに、時刻（ｔ＋３０）ミリ秒に受信したパケットのライトアドレスはＮに、時刻（ｔ＋４０）ミリ秒に受信したパケットのライトアドレスはＯに、時刻（ｔ＋５０）ミリ秒に受信したパケットのライトアドレスはＫに、ライトアドレス生成回路１０１により書き込まれる。
【００４３】
つまり、Ｋ、Ｌ、Ｍ、Ｎ、Ｏと「００１」、「０１０」、「０１１」、「１００」、「１０１」は１対１対応している。そこで、例えば、Ｋにアドレス値が保存されるパケットには、「００１」のマークが、Ｌにアドレス値が保存されるパケットには、「０１０」のマークが、Ｍにアドレス値が保存されるパケットには、「０１１」のマークが、Ｎにアドレス値が保存されるパケットには、「１００」のマークが、Ｏにアドレス値が保存されるパケットには、「１０１」のマークが、マーク付加回路１０２で付加されるようにすると良い。
【００４４】
アドレスメモリ１０５に保存できるアドレス値の数は、保証する最長遅延時間が５０ミリ秒より長いときには、マークの種類は５つより多くする必要があり、保証する最長遅延時間が５０ミリ秒より短いときは、マークの種類が５つより少なくても良くなる。また、生成されるタイミングが１０ミリ秒より小さいときは、マークの種類は５つより増やす必要があり、生成されるタイミングが１０ミリ秒より大きいときは、マークの種類は５つより少なくても良い。
【００４５】
カウント１０７は、アドレスメモリ１０５にライトアドレス値が書き込まれたからの時間を測定する。例えば、デクリメントカウンタにしても良い。そこで、ここでは、例えば、カウンタにまず初期値を与え、１０ミリ秒が経過するごとに初期値からカウント値を１ずつ減らす動作を行うようにする。
【００４６】
また、アドレスメモリ１０５に保存できるアドレス値の数と同じ数のカウンタにより構成される。例えば、５０ミリ秒未満の最大遅延時間を保証する際は、図３に示すように、カウンタ１０７は、５つのカウンタにより構成される。つまり、アドレスメモリ１０５のＫ、Ｌ、Ｍ、Ｎ、Ｏのそれぞれに対して、カウンタを用意する。このように、アドレスメモリ１０５の各保存領域それぞれにカウンタを用意することにより、アドレスメモリ１０５の各保存領域に対して、ライトアドレス値が保存されてからの時間を測定することができるようになる。例えば、図３では、ＫにはＶが、ＬにはＷが、ＭにはＸが、ＮにはＹが、ＯにはＺが紐付けられている。
【００４７】
そして、アドレスメモリ１０５のいずれかの領域にアドレス値が書き込まれると、その領域に対応したカウンタにカウンタ初期値がセットされる。つまり、例えば、Ｋにアドレス値が書き込まれれば、Ｖにカウンタ初期値が、Ｌにアドレス値が書き込まれれば、Ｗにカウンタ初期値が、Ｍにアドレス値が書き込まれれば、Ｘにカウンタ初期値が、Ｎにアドレス値が書き込まれれば、Ｙにカウンタ初期値が、Ｏにアドレス値が書き込まれれば、Ｚにカウンタ初期値がセットされる。
【００４８】
カウント１０７にセットされるカウンタ初期値は、保証される最大遅延時間に基づき決める。例えば、クラスＢバッファにおいて、５０ミリ秒未満の最大遅延時間を保証する際には、カウンタ初期値としては２進法での「１００」をセットする。つまり、２進法での「１００」は、１０進法での「４」に対応する値である。
【００４９】
カウンタ１０７は、初期値がセットされると、例えば、１０ミリ秒間隔のタイミングを生成する際は、１０ミリ秒が経過するごとにカウント値を１ずつ減らす動作を開始する。
【００５０】
リードアドレス生成回路１０６は、図２に示した送信スケジューラが次に読み出すパケットが書き込まれているアドレス値としてリードアドレスを生成する。例えば、送信スケジューラは、クラスＡバッファに格納されたパケットがなくなり、クラスＢバッファに格納されたパケットを送信できる状態になったとき、このリードアドレスに対応するアドレスに書き込まれたパケットをデータメモリ１０３から読み出す。
【００５１】
リードアドレス生成回路１０６は、通常は、データメモリ１０３に書き込まれたパケットが、書き込まれた時間が早い順に送信スケジューラにより読み出されるように、リードアドレスを生成していく。
【００５２】
また、リードアドレス生成回路１０６は、カウンタ１０７のＫ、Ｌ、Ｍ、Ｎ、Ｏのいずれかのカウント値が２進法の「０００」、つまり、１０進法の「０」に達したときに、そのカウント値が「０００」に達したカウンタに対応するアドレスメモリ１０５の保存領域に保存されたアドレス値を読み出し、リードアドレス値をこの読み出したアドレス値に強制的に変更する。
【００５３】
例えば、「０００」に達したカウンタがＶであるとすると、リードアドレス値がアドレスメモリ１０５のＫに保存されたアドレス値に強制的に変更されることになる。このとき、
Ｋに保存されたアドレスに書き込まれたパケット、つまり、リードアドレスに書き込まれているパケットは、４０ミリ秒前に受信したパケットである。このため、この時点で、受信されてから４０ミリ秒より前に受信したパケットは転送されないことになる。さらに、この時点から１０ミリ秒以内に、Ｋに保存されたアドレスに書き込まれたパケットが転送されないときは、データメモリ１０３からはどのパケットも転送されないため、Ｗのカウンタが「０００」に達してしまい、リードアドレス値がＬに保存されたアドレス値に強制的に変更されることになる。この時点で、Ｋに保存されたアドレスに書き込まれたパケットは転送されないことになる。つまり、このようにすることにより、５０秒ミリ秒を超えて転送されるパケットがなくなることになる。つまり、５０ミリ秒未満の最大遅延時間が保証されることになる。
【００５４】
マーク検出回路１０４は、データメモリ１０３から読み出されたパケットに付加されたマークの検出を行い、この検出されたマークに基づき、カウンタ１０７のカウント動作の停止制御を行う。例えば、読み出されたパケットに付加されたマークが「０００」以外であるときは、付加されたマークに対応するカウンタのカウント動作を停止する。つまり、読み出されたパケットに付加されたマークが、「００１」であったときはＶの、「０１０」であったときはＷの、「０１１」であったときはＸの、「１００」であったときはＹの、「１０１」であったときはＺのカウンタのカウント動作を停止する。この停止した際に、停止されたカウンタには、「１１１」を書き込むようにしても良い。このように、マーク検出回路１０４を用いることにより、読み出されたパケットに対応するカウンタが「０００」までデクリメントすることを防ぐことができる。
【００５５】
上記のような構成にすることにより、１０ミリ秒ごとに、データメモリ１０３上に４０ミリ秒より長い時間滞留しているパケットをスキップすることが可能になり、上記のように、５０ミリ秒未満の最大遅延時間を保証できるようになる。
【００５６】
また、上記のような構成にすることにより、図１１に示すように、許容遅延時間を超過したパケットの中継は行われなくなるため、端末間のパケット処理負荷が軽減し、通信サービスの品質が向上する。また、通信回線帯域の効率的を向上することが可能になる。
【００５７】
また、上記のような構成であれば、例えば、アドレスメモリ１０５にアドレス値を保存するタイミング、マークの数などの調整を行うことにより、５０ミリ秒より短い時間未満の最大遅延時間の保証を行うことが可能である。つまり、許容遅延時間を短くすることが可能である。
【００５８】
また、上記の構成において、例えば、アドレスメモリ１０５の保存領域の数、カウンタメモリ１０７のカウンタの数、アドレスメモリ１０５にアドレス値を保存する時間間隔、マークの数などの調整を行うことにより、５０ミリ秒より長い時間未満の最大遅延時間を保証することが可能である。つまり、許容遅延時間を長くすることが可能である。
【００５９】
また、例えば、カウント値が「０００」になったときに、通知を行える構成を上記の構成に加えるなどをすることにより、中継装置内での遅延時間発生状態をモニタリングすることが可能になる。このようなモニタリングは、ネットワークの管理に役立つことが期待できる。
【００６０】
上記の構成において、アドレスメモリ１０５にライトアドレスを書き込む時間間隔をＩミリ秒とし、アドレスメモリ１０５に保存されてからカウンタの値が０になるまでの時間をＴミリ秒とすると、アドレスメモリ１０５の保存領域の数としては、（Ｔ＋Ｉ）／Ｉだけあれば良く。マークとしては、（[（Ｔ＋Ｉ）／Ｉ]＋１）種類あれば良いことになる。よって、マークは、ceil（ｌｏｇ[（Ｔ＋Ｉ）／Ｉ]／ｌｏｇ２）ビットの数値で表現できる。ここでceil（Ｘ）は天井関数であり、実数Ｘに対してＸ以上で最小の整数を表す関数である。そして、このとき、保証される最大遅延時間、つまり、許容遅延時間は、（Ｔ＋Ｉ）秒である。
【００６１】
図４は、５０ミリ秒未満の最大遅延時間を保証できるようにデータメモリ１０３にパケットを書き込む際に、本発明の実施形態に係る中継装置において行われる処理動作を示す図である。
【００６２】
図２の受信部１０は、パケットを端末２から受信すると、受信したヘッダ情報からパケットの宛先情報と品質クラス情報を識別する。品質クラスがクラスＡであった場合には、クラスＡバッファに格納される。品質クラスがクラスＢであった場合には、クラスＢバッファに送られる。
【００６３】
そして、クラスＢバッファに、クラスＢのパケットが受信部から送られてくる（Ｓ１０２）。このとき、ライトアドレス生成回路１０１は、事前に、次に受信するパケットを書き込むアドレスであるライトアドレスを生成している（Ｓ１０１）。
【００６４】
このパケットが送られてきた時点が、１０ミリ秒ごとのアドレス値をアドレスメモリ１０５に保存するタイミングである場合は（Ｓ１０３、Ｙｅｓ）、ライトアドレス生成回路により生成されたライトアドレス値がアドレスメモリ１０５に保存される（Ｓ１０４）。そして、カウンタがこのライトアドレス値が保存されてからの時間を測定し始める（Ｓ１０５）。そして、マーク付加回路１０２は、書き込みアドレスが生成されたパケットに「００１」、「０１０」、「０１１」、「１００」、「１０１」のいずれかのマークを付加する（Ｓ１０６）。
【００６５】
パケットが送られてきた時点が、１０ミリ秒ごとのアドレス値をアドレスメモリ１０５に保存するタイミングでない場合は（Ｓ１０３、Ｎｏ）、マーク付加回路１０２は、書き込みアドレスが生成されたパケットに「０００」のマークを付加する（Ｓ１０７）。
【００６６】
マーク付加回路１０２は、マークを付加したパケットを、ライトアドレス回路により生成されたライトアドレス値に対応するデータメモリ１０３上のアドレスに書き込む（Ｓ１０８）。そして、ライトアドレス生成回路は、また次に受信するパケットを書き込むためのライトアドレスを新たに生成する（Ｓ１０１）。
【００６７】
図５は、５０ミリ秒未満の最大遅延時間を保証できるようにデータメモリ１０３からパケットを読み込む際に、本発明の実施形態に係る中継装置において行われる処理動作を示す図である
【００６８】
リードアドレス生成回路１０６は、リードアドレスを生成する（Ｓ２０１）。パケットの読み出しの要求が送信スケジューラから来ない間に（Ｓ２０２、Ｎｏ）、いずれかのカウンタが「０００」に達した場合は（Ｓ２０３、Ｙｅｓ）、リードアドレス生成回路１０６は、このカウンタに対応するアドレスメモリ１０５の保存領域に保存されたアドレス値を読み出し、リードアドレス値をこの読み出したアドレス値に強制的に変更する（Ｓ２０４）。
【００６９】
送信スケジューラからパケットの読み出しの要求が来た場合（Ｓ２０２、Ｙｅｓ）、データメモリ１０３からリードアドレスに対応するアドレスに書き込まれていたパケットが読み出される（Ｓ２０５）。マーク検出回路１０４は、この読み出されたパケットのマークを検出し、この検出されたマークが「００１」、「０１０」、「０１１」、「１００」、「１０１」のいずれかであった場合は（Ｓ２０６、Ｙｅｓ）、検出されたマークに対応するカウンタを停止する（Ｓ２０７）。
【００７０】
データメモリ１０３から読み出されたパケットは送信スケジューラにより送信先の端末に送信される（Ｓ２０８）。リードアドレス値に対応するアドレスに書き込まれたパケットが読み出されたので、リードアドレス生成回路は、新たにリードアドレスを生成する（Ｓ２０１）。
【００７１】
ここで、マーク付加回路１０２において付加されたマークは、送信スケジューラにより送信された後には必要がないものなので、送信スケジューラにより送信される過程で削除されるようにすると良い。
【００７２】
図６は、クラスＢバッファの時計１００の時刻が、例えば、５．１０１秒であったときのデータメモリ１０３とアドレスメモリ１０５とカウンタ１０７の状態の例を示した図である。図６において、データメモリ１０３は１６個のパケットを格納でき、それぞれに「００００」から「１１１１」の１６個のアドレスが付けられている。
【００７３】
図６において、データメモリ１０３におけるライト点は、ライトアドレス生成回路１０１のこの時点でのライトアドレスを示している。つまり、この時点において一番最近にデータメモリ１０３に書き込まれたパケットのアドレスを示している。
【００７４】
図６において、データメモリ１０３におけるリード点は、リードアドレス生成１０４に生成されたリードアドレスを示している。つまり、次に送信スケジューラから読み出しの要求が来たときに読み出されるパケットのアドレスを示している。
【００７５】
図６に示した状態では、アドレスメモリ１０５のＫとＮとＯに保存されたアドレスに書き込まれたパケットは読み出し済みであり、このため、それぞれに対応するカウンタ１０７のＶとＹとＺには「１１１」が書き込まれている。また、パケットがデータメモリ１０３のアドレス「１０００」に書き込まれたばかりであり、しかも、アドレスメモリ１０５のＭにアドレス値を書き込むタイミングであったため、このアドレス「１０００」がアドレスメモリ１０５のＭの領域に書き込まれている。
【００７６】
また、Ｍに対応するカウンタであるＸには、５０ミリ秒未満の最大遅延時間を保証する際の初期値、２進法の「１００」、つまり、１０進法の「４」が書き込まれている。また、アドレスメモリ１０５のＬに保存されたアドレス値は、Ｍに保存されたアドレス値より１０ミリ秒前に保存されたため、Ｌに対応するカウンタであるＷには２進法の「０１１」、つまり、１０進法の「３」が保存されている。
【００７７】
図７は、図６に示した状態から２０ミリ秒経過した後、つまり、時計１００の時刻が、５．１２１秒である時の状態の例を示している。この図７に示した例では、送信スケジューラによるクラスＡバッファからの読み出し、送信が連続しており、クラスＢバッファからの読み出しがない状態を示している。このため、クラスＢバッファのデータメモリ１０３において、パケットの滞留が起きており、リード点がアドレス値「０１００」から進んでいない。
【００７８】
図６から２０ミリ秒が経過しているため、カウンタ１０７のＷのカウント値は、２進法の「００１」、つまり、１０進法の「１」まで減っており、あと１０ミリ秒以内にＬに保存されたアドレス「０１１０」に書き込まれたパケットが読み出されないと、Ｗのカウント値は、２進法の「０００」、つまり、１０進法の「０」に達してしまう。
【００７９】
図８は、図７に示した状態から１０ミリ秒経過した後、つまり、時計１００の時刻が、５．１３１秒であるときの状態の例を示している。図８は、図７示した状態から図８に示した状態までの間も、送信スケジューラによるクラスＡバッファからの読み出し送信が連続しており、クラスＢバッファからの読み出しがなかった状態を示している。このため、カウンタ１０７のＷのカウント値が２進法の「０００」、つまり、１０進法の「０」になってしまっている。このため、リードアドレス生成回路１０６により、リードアドレスがアドレスメモリ１０５のＬに保存されたアドレス値「０１１０」に強制的に変更され、データメモリ１０３のリード点がアドレス「０１１０」に移動している。よって、これにより、「０１００」と「０１０１」に書き込まれたパケットはスキップされ、読み出されないことになる。
【００８０】
この後、さらに１０ミリ秒経過してもアドレスメモリ１０５のＭに保存されたアドレスに格納されたパケットが読み出されなかった場合、カウンタ１０７のＸのカウント値も２進法の「０００」、つまり、１０進法の「０」に達してしまい、リードアドレスがＭに保存されたアドレス「１０００」に強制的に変更される。このため、「０１１０」と「０１１１」に書き込まれたパケットがスキップされ、リード点が「１０００」に移動することになる。
【００８１】
このように、データメモリ１０３に５０ミリ秒以上滞留し、読み出されるパケットはないことになる。よって、このようにすることで、５０ミリ秒未満の最大遅延時間を保証することが可能になる。
【００８２】
図１２は、本発明の実施形態に係る中継装置のバッファの構成の一例を示す図である。図１２に示した構成は、図３に示した構成のマーク付加回路１０２とマーク検出回路１０４を、タイムスタンプ付加回路２０２と、タイムスタンプ検出回路２０４に変更したものである。
【００８３】
タイムスタンプ付加回路２０２は、時計１００から時刻情報を取得し、マークの代わりにこの時刻情報をそのまま受信パケットに付加し、ライトアドレス生成回路１０１の生成したライトアドレスにこのマークの付加されたパケットを書き込む。
【００８４】
そして、ライトアドレス生成回路１０１は、１０ミリ秒間隔のタイミングを生成し、そのタイミングで受信したパケットの書き込まれたアドレスをアドレスメモリ１０５に保存するのではなく、時計１００の時刻の１０ミリ秒と１ミリ秒の桁が、００、１０、２０、３０、４０、５０のときに受信したパケットが書き込まれたアドレスをアドレスメモリ１０５に保存するようにする。
【００８５】
そして、タイムスタンプ検出回路２０４は、データメモリ１０３から読み出されたパケットに付加された時刻情報の検出を行い、検出された時刻の１０ミリ秒と１ミリ秒の桁が、００、１０、２０、３０、４０、５０のときは、対応するカウンタ１０７のカウントを停止させる。
【００８６】
上記のような構成にすることにより、図３に示した構成と同様の効果を得ることができる。また、上記の構成は、図３に示した構成と同様に、例えば、アドレスメモリ１０５の保存領域の数、カウンタメモリ１０７のカウンタの数、アドレスメモリ１０５にアドレス値を保存する時間間隔、マークの数などの調整を行うことにより、許容遅延時間を変更することが可能である。
【００８７】
また、タイムスタンプ検出回路２０４において、検出された時刻と検出を行った時刻の差を算出し、モニタ出力をすることができる構成にすると良い。ここで算出される遅延時間の情報は、中堅装置内で生じる遅延時間である。このため、この遅延時間は、中継装置と伝送路のトラフィック状態を把握するための情報のひとつとして、ネットワークの運用に役立てることができる。
【００８８】
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範囲な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更が可能である。
【００８９】
また、本発明における中継装置は、前記データメモリから次に読み出されるデータが格納されているアドレスであるリードアドレスを生成するリードアドレス生成手段と、前記リードアドレスに格納されたデータが読み出されたときに、当該データに付加された前記マークを検出し、検出されたマークが前記第１のマークであるならば、当該リードアドレスの値が前記アドレスメモリに保存されてからの時間を測定するカウンタを停止するマーク検出手段と、を有し、前記リードアドレス生成手段は、前記カウンタが測定した時間が所定の時間を超えたときに、前記リードアドレスの値を、前記アドレスメモリに保存されてからの時間を当該カウンタにより測定されていたアドレスの値に変更するようにしても良い。
【００９０】
また、本発明における中継装置は、前記所定の時間間隔がＩミリ秒であり、前記所定の時間がＴミリ秒であり、前記アドレスメモリが保存できるアドレスの数が（Ｔ＋Ｉ）／Ｉであり、前記第１のマークの種類の数が（Ｔ＋Ｉ）／Ｉであるようにしても良い。
【００９１】
また、本発明における中継装置は、前記第１のマークがｃｅｉｌ（ｌｏｇ[（Ｔ＋Ｉ）／Ｉ]／ｌｏｇ２）ビットの数値で表現されるようにしても良い。
【００９２】
また、本発明における中継装置は、前記データメモリから次に読み出されるデータが格納されているアドレスであるリードアドレスを生成するリードアドレス生成手段と、前記リードアドレスに格納されたデータが読み出されたときに、当該データに付加された前記時刻を検出し、検出された時刻が前記所定の時間間隔のタイミングに該当する時間であるならば、当該リードアドレスの値が前記アドレスメモリに保存されてからの時間を測定するカウンタを停止するタイムスタンプ検出手段と、を有し、前記リードアドレス生成手段は、前記カウンタが測定した時間が所定の時間を超えたときに、前記リードアドレスの値を、前記アドレスメモリに保存されてからの時間を当該カウンタにより測定されていたアドレスの値に変更するようにしても良い。
【００９３】
また、本発明における中継装置は、前記タイムスタンプ検出手段により検出された時刻と当該検出の行われた時刻との差を算出する手段を有するようにしても良い。
【００９４】
また、本発明における中継装置は、前記所定の時間間隔がＩミリ秒であり、前記所定の時間がＴミリ秒であり、前記アドレスメモリが保存できるアドレスの数が（Ｔ＋Ｉ）／Ｉであるようにしても良い。
【００９５】
また、本発明における中継方法は、前記データメモリから次に読み出されるデータが格納されているアドレスであるリードアドレスを生成するリードアドレス生成ステップと、前記リードアドレスに格納されたデータが読み出されたときに、当該データに付加された前記マークを検出し、検出されたマークが前記第１のマークであるならば、当該リードアドレスの値が前記アドレスメモリに保存されてからの時間を測定するカウンタを停止するマーク検出ステップと、を有し、前記リードアドレス生成ステップは、前記カウンタが測定した時間が所定の時間を超えたときに、前記リードアドレスの値を、前記アドレスメモリに保存されてからの時間を当該カウンタにより測定されていたアドレスの値に変更するようにしても良い。
【００９６】
また、本発明における中継方法は、前記所定の時間間隔がＩミリ秒であり、前記所定の時間がＴミリ秒であり、前記アドレスメモリが保存できるアドレスの数が（Ｔ＋Ｉ）／Ｉであり、前記第１のマークの種類の数が（Ｔ＋Ｉ）／Ｉであるようにしても良い。
【００９７】
また、本発明における中継方法は、前記第１のマークがｃｅｉｌ（ｌｏｇ[（Ｔ＋Ｉ）／Ｉ]／ｌｏｇ２）ビットの数値で表現されるようにしても良い。
【００９８】
また、本発明における中継方法は、前記データメモリから次に読み出されるデータが格納されているアドレスであるリードアドレスを生成するリードアドレス生成ステップと、前記リードアドレスに格納されたデータが読み出されたときに、当該データに付加された前記時刻を検出し、検出された時刻が前記所定の時間間隔のタイミングに該当する時間であるならば、当該リードアドレスの値が前記アドレスメモリに保存されてからの時間を測定するカウンタを停止するタイムスタンプ検出ステップと、を有し、前記リードアドレス生成ステップは、前記カウンタが測定した時間が所定の時間を超えたときに、前記リードアドレスの値を、前記アドレスメモリに保存されてからの時間を当該カウンタにより測定されていたアドレスの値に変更するようにしても良い。
【００９９】
また、本発明における中継方法は、前記タイムスタンプ検出ステップにより検出された時刻と当該検出の行われた時刻との差を算出するステップを有するようにしても良い。
【０１００】
また、本発明における中継方法は、前記所定の時間間隔がＩミリ秒であり、前記所定の時間がＴミリ秒であり、前記アドレスメモリが保存できるアドレスの数が（Ｔ＋Ｉ）／Ｉであるようにしても良い。
【符号の説明】
【０１０１】
１    中継装置
２    端末
３    端末
４    端末
５    端末
６    端末
７    端末
１０    受信部
１１    クラスＡバッファ
１２    クラスＢバッファ
１３    送信スケジューラ
２０    受信部
２１    クラスＡバッファ
２２    クラスＢバッファ
２３    送信スケジューラ
３０    受信部
３１    クラスＡバッファ
３２    クラスＢバッファ
３３    送信スケジューラ
１００    時計
１０１    ライトアドレス生成回路
１０２    マーク付加回路
１０３    データメモリ
１０４    マーク検出回路
１０５    アドレスメモリ
１０６    リードアドレス生成回路
１０７    カウンタ
２０２    タイムスタンプ付加回路
２０４    タイムスタンプ検出回路
【図１】
2011061689.tif 000003
【図２】
2011061689.tif 000004
【図３】
2011061689.tif 000005
【図４】
2011061689.tif 000006
【図５】
2011061689.tif 000007
【図６】
2011061689.tif 000008
【図７】
2011061689.tif 000009
【図８】
2011061689.tif 000010
【図９】
2011061689.tif 000011
【図１０】
2011061689.tif 000012
【図１１】
2011061689.tif 000013
【図１２】
2011061689.tif 000014