(57)【要約】【課題】ＲＦＩＤタグとの間で非接触によりデータの読み書きを行うＲＦＩＤシステムにおいて、セキュリティをより高める。【解決手段】ＲＦＩＤタグとの間で情報の読み出し及び書き込みを行うリーダ・ライタ装置（５）と、リーダ・ライタ装置（５）の動作を制御するマイクロコンピュータ（４）と、を備えたＲＦＩＤシステムにて、リーダ・ライタ装置（５）を、マイクロコンピュータ（４）に内蔵し、そのリーダ・ライタ装置（５）を、マイクロコンピュータ（４）のＣＰＵ（１１）とバスにより接続する。【選択図】図２
2011086103.tif 000002
【特許請求の範囲】
【請求項１】
アンテナを備え、前記アンテナを介して、無線により、情報を読み書き自在に記憶するＲＦＩＤタグとの間で情報の読み出し及び書き込みの少なくとも何れか一方を行うリーダ・ライタ装置と、
前記リーダ・ライタ装置の動作を制御するための制御プログラムを記憶するメモリ、前記メモリに記憶された制御プログラムをそのメモリから読み出して実行することで前記リーダ・ライタ装置の動作を制御するＣＰＵ、を備えたマイクロコンピュータと、
を備えたＲＦＩＤシステムであって、
前記リーダ・ライタ装置が、前記マイクロコンピュータに内蔵されて前記ＣＰＵとバスにより接続されていることを特徴とするＲＦＩＤシステム。
【請求項２】
請求項１に記載のＲＦＩＤシステムにおいて、
前記リーダ・ライタ装置は、前記ＲＦＩＤタグからの無線信号を前記アンテナを介して受信する受信回路を備え、
前記メモリは、前記ＣＰＵが実行するプログラムであって、前記受信回路が受信した無線信号を復調する復調処理を前記ＣＰＵに実行させる復調プログラムを記憶しており、
前記ＣＰＵは、前記復調プログラムに基づき、前記復調処理を実行するように構成されていることを特徴とするＲＦＩＤシステム。
【請求項３】
請求項１又は請求項２に記載のＲＦＩＤシステムにおいて、
前記メモリは、前記ＣＰＵが実行するプログラムであって、前記ＲＦＩＤタグへの送信対象のデータからベースバンド信号を生成するベースバンド処理を前記ＣＰＵに実行させるためのベースバンド処理プログラムを記憶しており、
前記ＣＰＵは、前記ベースバンド処理プログラムに基づき、前記ベースバンド処理を実行するように構成されており、
前記リーダ・ライタ装置は、前記ＣＰＵが実行するベースバンド処理により生成されたベースバンド信号に基づき搬送波を変調し、変調後の信号を前記アンテナに送出する変調回路を備えていることを特徴とするＲＦＩＤシステム。
【請求項４】
請求項１ないし請求項３の何れか１項に記載のＲＦＩＤシステムにおいて、
前記メモリは、フラッシュメモリであることを特徴とするＲＦＩＤシステム。
【請求項５】
請求項１ないし請求項４の何れか１項に記載のＲＦＩＤシステムにおいて、
前記マイクロコンピュータと通信回線を介して通信可能に接続され、そのマイクロコンピュータにコマンドを送信するように構成されたホストコンピュータを備え、
前記ＲＦＩＤタグは、そのＲＦＩＤタグに固有の識別情報を記憶しており、
前記制御マイコンは、前記ＲＦＩＤタグから読み出した前記識別情報を前記ホストコンピュータに送信し、
前記ホストコンピュータは、前記コマンドを暗号化するための暗号鍵を記憶するホスト側メモリを備え、
前記ホスト側メモリから読み出した暗号鍵、及び前記制御マイコンから受信される前記識別情報の両方を用いて前記コマンドを暗号化して前記制御マイコンに送信するように構成され、
さらに、前記制御マイコンは、前記ホスト側メモリに記憶される前記暗号鍵と同じ情報を記憶するとともに、その情報と前記ＲＦＩＤタグから読み出される前記識別情報とから、前記ホストコンピュータから受信されるコマンドを復号するように構成されていることを特徴とするＲＦＩＤシステム。
【請求項６】
アンテナを備え、前記アンテナを介して、無線により、情報を読み書き自在に記憶するＲＦＩＤタグとの間で情報の読み出し及び書き込みの少なくとも何れか一方を行うリーダ・ライタ装置と、
前記リーダ・ライタ装置の動作を制御するための制御プログラムを記憶するメモリと、
少なくとも前記リーダ・ライタ装置とバスにより接続されるように構成され、前記メモリに記憶された制御プログラムをそのメモリから読み出して実行することで前記リーダ・ライタ装置の動作を制御するＣＰＵと、
を備えていることを特徴とするマイクロコンピュータ。
【請求項７】
請求項６に記載のマイクロコンピュータにおいて、
前記ＲＦＩＤタグからの無線信号を前記アンテナを介して受信する受信回路を備え、
前記メモリは、前記ＣＰＵが実行するプログラムであって、前記受信回路が受信した無線信号を復調する復調処理を前記ＣＰＵに実行させる復調プログラムを記憶しており、
前記ＣＰＵは、前記復調プログラムに基づき、前記復調処理を実行するように構成されていることを特徴とするマイクロコンピュータ。
【請求項８】
請求項６又は請求項７に記載のマイクロコンピュータにおいて、
前記メモリは、前記ＣＰＵが実行するプログラムであって、前記ＲＦＩＤタグへの送信対象のデータからベースバンド信号を生成するベースバンド処理を前記ＣＰＵに実行させるためのベースバンド処理プログラムを記憶しており、
前記ＣＰＵは、前記ベースバンド処理プログラムに基づき、前記ベースバンド処理を実行するように構成されており、
前記リーダ・ライタ装置は、前記ＣＰＵが実行するベースバンド処理により生成されたベースバンド信号に基づき搬送波を変調し、変調後の信号を前記アンテナに送出する変調回路を備えていることを特徴とするマイクロコンピュータ。
【請求項９】
請求項５ないし請求項８の何れか１項に記載のマイクロコンピュータにおいて、
前記メモリは、フラッシュメモリであることを特徴とするマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線により、非接触でＲＦＩＤタグの情報を読み書きするＲＦＩＤシステム、及びマイクロコンピュータに関する。
【背景技術】
【０００２】
ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）システムは、無線通信を利用して、非接触により、タグに内蔵されているメモリのデータを読み書きするシステムである。
【０００３】
図１２は、従来のＲＦＩＤシステムの一例を示す概略構成図である。
図１２のＲＦＩＤシステム２００は、ホストコンピュータ２０１と、制御マイコン２０２と、ＲＦＩＤリーダライタユニット（以下、Ｒ／Ｗユニットとも記載する）２０３と、ＲＦＩＤタグ２０４とから構成される。このようなＲＦＩＤシステム２００は、例えば、入退場管理システム、自動改札システム、プリペイドカードにおける金銭データの読み書き（更新）のためのシステムなどとして活用されている。
【０００４】
ＲＦＩＤシステム２００において、ホストコンピュータ２０１は、通信線（例えば、ＬＡＮ：Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋなどの通信回線）等を介して、複数の制御マイコン２０２と通信可能に接続される（具体的には、制御マイコン２０２を備える図示しないコンピュータと通信可能に接続される）。ホストコンピュータ２０１は、制御マイコン２０２からの受信データを蓄積する機能を有する。また、ホストコンピュータ２０１は、各種アプリケーションを記憶しており、例えば制御マイコン２０２からの要求に基づいてアプリケーションを実行し、実行結果を制御マイコン２０２に送信する。或いは、ホストコンピュータ２０１は、ＲＦＩＤタグ２０４の情報の書き換えをＲ／Ｗユニット２０３及び制御マイコン２０２に実行させるために、所定のアプリケーションを実行して命令（コマンド）を制御マイコン２０２に送信する。
【０００５】
制御マイコン２０２は、Ｒ／Ｗユニット２０３の動作を制御するように構成されており、Ｒ／Ｗユニット２０３と通信線により通信可能に接続される。
Ｒ／Ｗユニット２０３は、制御マイコン２０２からの指令に基づき動作する。具体的には、ＲＦＩＤタグ２０４に対し、データの読み書きを指令するコマンドを無線により送信する。そして、そのコマンドに応じてＲＦＩＤタグ２０４から送信されるレスポンスを受信する。例えば、書き込みが完了した旨のレスポンスや、ＲＦＩＤタグ２０４のメモリから読み出されたデータをレスポンスとして受信する。
【０００６】
ＲＦＩＤタグ２０４では、Ｒ／Ｗユニット２０３からの放射電波から、自身が動作するための電源が生成される。ＲＦＩＤタグ２０４は、その電源により動作して、Ｒ／Ｗユニット２０３から受信した信号を復調する。そして、ＲＦＩＤタグ２０４は、復調信号に含まれるコマンドに応じて、自身が有するメモリのデータの読み出し或いは書き込みを行う。
【０００７】
図１３は、制御マイコン２０２の構成の一例を示す概略構成図である。
制御マイコン２０２は、コネクタ２１０と、ＣＰＵ２１１と、クロック回路２１２と、ＲＯＭ２１３と、リアルタイムクロック回路２１４と、ＲＡＭ２１５と、ＲＳ２３２Ｃ変換回路２１６と、ＲＳ２３２Ｃコネクタ２１７とを備えている。
【０００８】
ＲＯＭ２１３、リアルタイムクロック回路２１４、ＲＡＭ２１５、ＲＳ２３２Ｃ変換回路２１６は、ＣＰＵ２１１とバスにより接続されている。
コネクタ２１０は、Ｒ／Ｗユニット２０３と制御マイコン２０２とを通信可能に接続するコネクタである。
【０００９】
ＣＰＵ２１１は、ＲＯＭ２１３に記憶されたプログラムを実行して各種処理を実行する。
クロック回路２１２は、ＣＰＵ２１１からのデータに基づきクロック信号（ＣＬＫ）を生成して、Ｒ／Ｗユニット２０３に供給する。
【００１０】
ＲＯＭ２１３は、ＣＰＵ２１１が実行する各種プログラムなどを記憶する。
リアルタイムクロック回路２１４は、実際の時刻を表すデータを生成してＣＰＵ２１１に供給する。
【００１１】
ＲＡＭ２１５は、ＣＰＵ２１１の演算結果等を一時的に記憶するメモリである。
ＲＳ２３２Ｃ変換回路２１６及びＲＳ２３２Ｃコネクタ２１７は、制御マイコン２０２と図示しない外部の機器とを接続する接続インタフェースの一種である。具体的には、データをシリアルに変換する。
【００１２】
制御マイコン２０２と、Ｒ／Ｗユニット２０３とは、コネクタ２１０を介して、ＧＮＤを含む５本の制御線で接続されている。そして、制御マイコン２０２から、Ｒ／Ｗユニット２０３に、Ｖｃｃ、リセット信号（ＲＳＴ）、データ信号（Ｉ／Ｏ）、クロック信号（ＣＬＫ）等が供給されるように構成されている。
【００１３】
図１４は、Ｒ／Ｗユニット２０３の構成の一例を示す概略構成図である。
Ｒ／Ｗユニット２０３は、ベースバンド処理回路２２１と、受信復調回路２２２と、受信アンプ２２３と、送信変調回路２２４とを備えている。
【００１４】
ベースバンド処理回路２２１は、ＣＰＵ２１１から入力されるデジタルデータ（ＲＦＩＤタグ２０４への送信データ）を、ベースバンド信号に変換する。
送信変調回路２２４は、ベースバンド処理回路２２１により生成されるベースバンド信号に基づき搬送波を変調して無線信号を生成し、送出する。無線信号は、図示しないアンテナを介してＲＦＩＤタグ２０４に送出される。
【００１５】
受信アンプ２２３は、ＲＦＩＤタグ２０４から受信される受信信号を増幅する。増幅された信号は受信復調回路２２２に入力される。
受信復調回路２２２は、受信アンプ２２３から入力された増幅信号（ＲＦＩＤタグ２０４からの受信信号）を復調し、ベースバンド処理回路２２１に入力する。
【００１６】
ベースバンド処理回路２２１は、受信復調回路２２２から入力された復調信号から、その復調信号に含まれるデータを抽出してＣＰＵ２１１に入力する。
このようなＲＦＩＤシステムについては、例えば特許文献１，２に記載されている。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００９−１０５９７
【特許文献２】特開平９−２９７８２５
【発明の概要】
【発明が解決しようとする課題】
【００１８】
ところで、上記のような（図１２〜図１４のような）ＲＦＩＤシステム２００としては、Ｒ／Ｗユニット２０３がデータを暗号化してＲＦＩＤタグ２０４に送信するタイプのものがある。盗聴によるデータ漏洩や、ＲＦＩＤタグのメモリのデータの改ざん等を防止するためである。具体的には、Ｒ／Ｗユニット２０３が、制御マイコン２０２からの指令に基づきセキュアキー（電子キー）を設定し、そのセキュアキーに基づき、ＣＰＵ２１１から入力されるデータ（ＲＦＩＤタグ２０４への送信データ）を暗号化する。
【００１９】
しかしながら、従来、制御マイコン２０２とＲ／Ｗユニット２０３との間の通信は暗号化されず、制御マイコン２０２とＲ／Ｗユニット２０３との間においてデータが盗聴されるおそれがあった。また、一方では、Ｒ／Ｗユニット２０３のリバースエンジニアリングにより、データを復号するための暗号鍵が解読されるおそれもある。実際、Ｒ／Ｗユニット２０３のチップが光学顕微鏡や画像認識ソフトウェアを用いて解析されて回路配置が割り出され、その回路配置から、暗号化アルゴリズムが推測される、という事態も生じている。
【００２０】
本発明は、こうした問題に鑑みなされたもので、ＲＦＩＤタグとの間で非接触によりデータの読み書きを行うＲＦＩＤシステムにおいて、セキュリティをより高めることを目的としている。
【課題を解決するための手段】
【００２１】
上記目的を達成するためになされた本願発明は、
アンテナを備え、前記アンテナを介して、無線により、情報を読み書き自在に記憶するＲＦＩＤタグとの間で情報の読み出し及び書き込みの少なくとも何れか一方を行うリーダ・ライタ装置と、
前記リーダ・ライタ装置の動作を制御するための制御プログラムを記憶するメモリ、前記メモリに記憶された制御プログラムをそのメモリから読み出して実行することで前記リーダ・ライタ装置の動作を制御するＣＰＵ、を備えたマイクロコンピュータと、
を備えたＲＦＩＤシステムであって、
前記リーダ・ライタ装置が、前記マイクロコンピュータに内蔵されて前記ＣＰＵとバスにより接続されていることを特徴とするＲＦＩＤシステムである。
【００２２】
本発明の趣旨は、リーダ・ライタ装置とマイクロコンピュータとが一つのチップとして構成される、というものである。具体的には、リーダ・ライタ装置が、マイクロコンピュータに内蔵されることが想定される。換言すると、マイクロコンピュータ自体がリーダ・ライタの機能を備えるものである。
【００２３】
このような態様のＲＦＩＤシステムにおいては、リーダ・ライタ装置とＣＰＵとの間の通信データの解析は、リーダ・ライタ装置とＣＰＵ（マイクロコンピュータ）とが通信線やコネクタを介して接続されている場合と比較して格段に困難となる。例えば、リーダ・ライタ装置が、ＬＳＩとして構成されてＣＰＵと接続されるような構成を想定すると、この場合、信号はμｍ単位の幅の信号線を介してやりとりされる。リーダ・ライタ装置とＣＰＵとの間の信号を解析するためには、その信号線上の電圧をモニタする必要がある。しかしながら、そのような信号線上の電圧を検出するためのプローブ等の製作や入手は現実的でなく、本発明の構成において、信号の解析は実質的にはできない。
【００２４】
このような理由から、本発明によれば、データの盗聴の可能性を格段に抑えることができ、セキュリティを向上させることができる。
また、本発明では、
前記リーダ・ライタ装置は、前記ＲＦＩＤタグからの無線信号を前記アンテナを介して受信する受信回路を備え、
前記メモリは、前記ＣＰＵが実行するプログラムであって、前記受信回路が受信した無線信号を復調する復調処理を前記ＣＰＵに実行させる復調プログラムを記憶しており、
前記ＣＰＵは、前記復調プログラムに基づき、前記復調処理を実行するように構成されている。
【００２５】
つまり、ＲＦＩＤタグから受信した受信信号の復調処理が、ＣＰＵの処理にて（ソフトウェア上にて）実現されるように構成されている。
特に、ＣＰＵに復調処理を実行させるための復調プログラムは、フラッシュメモリに記憶されることが好ましい。
【００２６】
フラッシュメモリは、電荷により１又は０の二値データを記憶するように構成されたものである。この点に鑑みると、フラッシュメモリの解析（例えば、チップを削るといったような行為により回路配置を特定して解析しようとするような方法）によってそのフラッシュメモリに記憶されているデータ（プログラム）を解析することは不可能と言える。
【００２７】
このような本発明によれば、復調処理の内容（ロジック）が解読されにくくなり、セキュリティをより向上させることができる。
また、本発明では、
前記メモリは、前記ＣＰＵが実行するプログラムであって、前記ＲＦＩＤタグへの送信対象のデータからベースバンド信号を生成するベースバンド処理を前記ＣＰＵに実行させるためのベースバンド処理プログラムを記憶しており、
前記ＣＰＵは、前記ベースバンド処理プログラムに基づき、前記ベースバンド処理を実行するように構成されており、
前記リーダ・ライタ装置は、前記ＣＰＵが実行するベースバンド処理により生成されたベースバンド信号に基づき搬送波を変調し、変調後の信号を前記アンテナに送出する変調回路を備えている。
【００２８】
ベースバンド処理プログラムが記憶されるメモリは、前述のように、フラッシュメモリであることが好ましい。これによれば、同様に、ベースバンド処理の内容（ロジック）が解読されにくくなり、セキュリティをより向上させることができる。
【００２９】
また、本発明は、
前記マイクロコンピュータと通信回線を介して通信可能に接続され、そのマイクロコンピュータにコマンドを送信するように構成されたホストコンピュータを備え、
前記ＲＦＩＤタグは、そのＲＦＩＤタグに固有の識別情報を記憶しており、
前記制御マイコンは、前記ＲＦＩＤタグから読み出した前記識別情報を前記ホストコンピュータに送信し、
前記ホストコンピュータは、前記コマンドを暗号化するための暗号鍵を記憶するホスト側メモリを備え、
前記ホスト側メモリから読み出した暗号鍵、及び前記制御マイコンから受信される前記識別情報の両方を用いて前記コマンドを暗号化して前記制御マイコンに送信するように構成され、
さらに、前記制御マイコンは、前記ホスト側メモリに記憶される前記暗号鍵と同じ情報を記憶するとともに、その情報と前記ＲＦＩＤタグから読み出される前記識別情報とから、前記ホストコンピュータから受信されるコマンドを復号するように構成されている。
【００３０】
このような本発明は、例えば、入退場管理システム、自動改札システム、プリペイドカードにおける金銭データの読み書き（更新）のためのシステム等として活用し得るものである。
【００３１】
例えば、自動改札システムの場合、マイクロコンピュータが改札機に内蔵され、ホストコンピュータが所定のセンターに設置されるような場合が想定され得る。
マイクロコンピュータは、改札機にかざされたタグから、非接触で、そのタグに登録された利用者の情報、チャージされている金額の情報、乗降駅の情報等を読み取り、その読み取った情報をホストコンピュータに送信する。ホストコンピュータは、それらの情報から、改札の通過を許可するか否かを判断する。例えば、乗降駅の情報から運賃を計算するとともに、その運賃以上の金額がチャージされているか否かを判断して、許可するか否かを判断する。また、運賃分の金額を、タグにチャージされている金額から引き落とす（減額する）べき旨のコマンドをマイクロコンピュータに送信する。マイクロコンピュータは、そのコマンドに基づき、タグにおける金額情報（チャージされている金額の情報）を、運賃分を減額した後の情報に書き換える。
【００３２】
このようなＲＦＩＤシステムにおいては、個人情報や金銭情報を扱うことから、より高度なセキュリティが求められる。
この点、本発明においては、ホストコンピュータからマイクロコンピュータへのコマンドが、ＲＦＩＤタグに記憶されるそのＲＦＩＤタグに固有の識別情報、及び、ホストコンピュータが記憶する暗号鍵の両方に基づき二重に暗号化されるため、情報漏洩をより高いレベルで抑制することができる。尚、マイクロコンピュータからホストコンピュータへの送信データも同様の手法により二重に暗号化しても良い。
【００３３】
次に、本発明の他の局面では、マイクロコンピュータが、
アンテナを備え、前記アンテナを介して、無線により、情報を読み書き自在に記憶するＲＦＩＤタグとの間で情報の読み出し及び書き込みの少なくとも何れか一方を行うリーダ・ライタ装置と、
前記リーダ・ライタ装置の動作を制御するための制御プログラムを記憶するメモリと、
少なくとも前記リーダ・ライタ装置とバスにより接続されるように構成され、前記メモリに記憶された制御プログラムをそのメモリから読み出して実行することで前記リーダ・ライタ装置の動作を制御するＣＰＵと、
を備えている。
【００３４】
また、このような本発明のマイクロコンピュータは、
前記ＲＦＩＤタグからの無線信号を前記アンテナを介して受信する受信回路を備え、
前記メモリは、前記ＣＰＵが実行するプログラムであって、前記受信回路が受信した無線信号を復調する復調処理を前記ＣＰＵに実行させる復調プログラムを記憶しており、
前記ＣＰＵは、前記復調プログラムに基づき、前記復調処理を実行するように構成されていても良い。
【００３５】
また、本発明のマイクロコンピュータでは、
前記メモリは、前記ＣＰＵが実行するプログラムであって、前記ＲＦＩＤタグへの送信対象のデータからベースバンド信号を生成するベースバンド処理を前記ＣＰＵに実行させるためのベースバンド処理プログラムを記憶しており、
前記ＣＰＵは、前記ベースバンド処理プログラムに基づき、前記ベースバンド処理を実行するように構成されており、
前記リーダ・ライタ装置は、前記ＣＰＵが実行するベースバンド処理により生成されたベースバンド信号に基づき搬送波を変調し、変調後の信号を前記アンテナに送出する変調回路を備えていても良い。
【００３６】
また、本発明のマイクロコンピュータでは、前記メモリは、フラッシュメモリであると良い。
このような本発明のマイクロコンピュータによれば、前述したようなＲＦＩＤシステムを実現することができ、そのＲＦＩＤシステムと同様の効果を得ることができる。
【図面の簡単な説明】
【００３７】
【図１】本発明が適用されたＲＦＩＤシステム１の概略構成図である。
【図２】制御マイコン４の概略構成図である。
【図３】Ｒ／Ｗ５の構成、及びＣＰＵ１１の機能を示す概略図である。
【図４】ワンチップマイコン７の概略構成図である。
【図５】ワンチップマイコン７の回路構成の概略図である。
【図６】タイマ回路３２を利用した復調処理を説明する図である。
【図７】タイマ回路３２を利用した復調処理の作用を説明する図である。
【図８】ワンチップマイコン７とホストコンピュータ２との間のデータのやりとり及びデータの暗号化の態様を示す図である。
【図９】ワンチップマイコン７とＲＦＩＤタグ６との間のデータのやりとり及びデータの暗号化の態様を示す図である。
【図１０】本実施形態における暗号化通信の概念図である。
【図１１】第２実施形態における通信態様の概念図である。
【図１２】従来のＲＦＩＤシステムの構成の一例を示す図である。
【図１３】従来のＲＦＩＤシステムにおけるマイコンの構成を示す図である。
【図１４】従来のＲ／Ｗユニット２０３の構成の一例を表す図である。
【発明を実施するための形態】
【００３８】
以下に、本発明の実施形態を図面に基づき説明する。
［第１実施形態］
図１は、本発明が適用されたＲＦＩＤシステムの概略構成図である。
【００３９】
図１のＲＦＩＤシステム１は、ホストコンピュータ２と、制御マイコン４（ワンチップマイコン７）と、ＲＦＩＤタグ６とを中心に構成される。
ワンチップマイコン７は、制御マイコン４と、制御マイコン４において実行されるアプリケーション３と、ＲＦＩＤリーダ・ライタ(以下、Ｒ／Ｗとも記載する）５と、がワンチップ化されて構成される。
【００４０】
アプリケーション３は、具体的にはセキュア関連のアプリケーション（例えば、暗号化のためのアプリケーション）である。
ＲＦＩＤシステム１において、ホストコンピュータ２は、通信線（例えば、ＬＡＮ：Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋなどの通信回線）等を介して、複数のワンチップマイコン７と通信可能に接続される（具体的には、ワンチップマイコン７を備える図示しないコンピュータと通信可能に接続される）。ホストコンピュータ２は、ワンチップマイコン７からの受信データを蓄積する機能を有する。また、各種アプリケーションを記憶しており、例えばワンチップマイコン７からの要求に基づいてアプリケーションを実行し、実行結果をワンチップマイコン７に送信する。
【００４１】
ＲＦＩＤシステム１の通信原理は次の通りである。
まず、Ｒ／Ｗ５は、アンテナ（後述する）を備え、そのアンテナから、コマンドを含む無線信号をＲＦＩＤタグ６に送信する。
【００４２】
ＲＦＩＤタグ６は、そのＲＦＩＤタグ６が備える図示しないアンテナを介し、Ｒ／Ｗ５からの無線信号を受信する。
ＲＦＩＤタグ６においては、アンテナの共振作用により電磁誘導起電力が発生する。そして、その起電力により回路が起動し、Ｒ／Ｗ５からのコマンドに応じた処理が実行される。処理結果を表すデータは、負荷変調により、ＲＦＩＤタグ６のアンテナを介してＲ／Ｗ５に送信される。
【００４３】
Ｒ／Ｗ５にて、ＲＦＩＤタグ６からの信号がアンテナを介して受信されると、その受信された信号が復調される。そして、復調信号に含まれるデータが抽出される。
その抽出されたデータは、制御マイコン４に送信される。
【００４４】
図２は、制御マイコン４の概略構成図である。
制御マイコン４は、ＣＰＵ１１と、クロック回路１２と、フラッシュメモリ１３と、リアルタイムクロック回路１４と、ＲＡＭ１５と、ＲＳ２３２Ｃ変換回路１６と、ＲＳ２３２Ｃコネクタ１７とを備えている。フラッシュメモリ１３及びＲＡＭ１５は、不揮発性の半導体メモリである。
【００４５】
フラッシュメモリ１３、リアルタイムクロック回路１４、ＲＡＭ１５、ＲＳ２３２Ｃ変換回路１６は、ＣＰＵ１１とバス接続されている。
ＣＰＵ１１は、フラッシュメモリ１３に記憶された各種プログラムに従い動作して、各種処理を実行する。
【００４６】
クロック回路１２は、ＣＰＵ１１からのデータに基づきクロック信号（ＣＬＫ）を生成して、Ｒ／Ｗ５に供給する。
フラッシュメモリ１３は、ＣＰＵ１１が実行する各種プログラムなどを記憶する。
【００４７】
リアルタイムクロック回路１４は、実際の時刻を表すデータを生成してＣＰＵ１１に供給する。
ＲＡＭ１５は、ＣＰＵ１１の演算結果等を一時的に記憶するメモリである。
【００４８】
ＲＳ２３２Ｃ変換回路１６及びＲＳ２３２Ｃコネクタ１７は、制御マイコン４と図示しない外部の機器とを接続する接続インタフェースの一種である。具体的には、データをシリアルに変換する。
【００４９】
ここで、Ｒ／Ｗ５には、制御マイコン４から、動作電源としてのＶｃｃ、リセット信号（ＲＳＴ）、データ信号（Ｉ／Ｏ）、クロック信号（ＣＬＫ）が供給されるように構成されている。
【００５０】
図３は、Ｒ／Ｗ５の構成、及びＣＰＵ１１の機能を示す概略図である。
Ｒ／Ｗ５は、送信変調回路２３と、受信アンプ２４とを備えている。
ＣＰＵ１１は、フラッシュメモリ１３（図２参照）に記憶されるプログラムに基づき、受信復調処理２１、ベースバンド処理２２、等を実行し得るように構成されている。フラッシュメモリ１３には、受信復調処理２１をＣＰＵ１１に実行させるための復調プログラム、及びベースバンド処理２２をＣＰＵ１１に実行させるためのベースバンド処理プログラム等が記憶されている。
【００５１】
ベースバンド処理では、ＲＦＩＤタグ６への送信データ（デジタルデータ）を、ベースバンド信号に変換する。ベースバンド信号は、Ｒ／Ｗ５に送信される。
Ｒ／Ｗ５では、送信変調回路２３により、ベースバンド信号に基づき搬送波が変調されて無線信号が生成され、その無線信号がアンテナを介してＲＦＩＤタグ６に送出される。つまり、ＲＦＩＤタグ６への送信データが重畳した無線信号が送出される。
【００５２】
受信アンプ２４は、ＲＦＩＤタグ６から受信される受信信号を増幅し、増幅した信号をＣＰＵ１１に出力する。
ＣＰＵ１１は、受信復調処理を実行し、Ｒ／Ｗ５の受信アンプ２４から入力された増幅信号（ＲＦＩＤタグ６からの受信信号）を復調する。また、復調後の復調信号から、ベースバンド処理２２により、その復調信号に含まれるデータを抽出する。
【００５３】
図４は、ワンチップマイコン７の概略構成図である。
ワンチップマイコン７は、前述の制御マイコン４を有する。また、発振回路３３と、送信増幅回路３４と、増幅回路３５と、包絡線検波回路３６と、アンテナ３７と、スイッチ３８とを有する。
【００５４】
発振回路３３は、制御マイコン４が動作するためのクロック信号を生成する。具体的には、発振回路３３にて生成されるクロック信号は制御マイコン４に入力される。そして、制御マイコン４は、発振回路３３から入力されるクロック信号に基づき動作する。
【００５５】
発振回路３３にて生成されるクロック信号は、送信増幅回路３４にも入力され、送信増幅回路３４の動作にも利用される。尚、発振回路３３にて生成されるクロック信号が送信増幅回路３４の動作にも利用されるように構成することにより、処理負荷の低減や、ソフトウェアひいては全体のコストダウンを図ることができる。具体的には、制御マイコン４の動作クロックと送信増幅回路３４の動作クロックとが一致し、同期をとることが容易となる。例えば、動作クロックが異なることに起因する特別な処理（同期をとるための特別な処理）を実行する必要がなくなり、ソフトウェアの構成及び処理内容を簡素化することができる。
【００５６】
送信増幅回路３４は、制御マイコン４から入力される送信データに基づき搬送波を変調する（搬送波に送信データを重畳させる）とともに増幅し、その変調及び増幅後の信号をアンテナ３７に送出する。送信増幅回路３４は、具体的には、送信データのビット列に応じて搬送波の振幅変調を行う。ここで、制御マイコン４から送信増幅回路３４に送信データを送る際のその送信データの符号化方式は、マンチェスター、ＮＲＺ、など、どのような方式でも良い。マンチェスターは、「０」の時に「ハイレベル→ローレベル」と信号を変化させ、「１」の時に「ローレベル→ハイレベル」と信号を変化させて、「０」、「１」を区別する方式である。ＮＲＺは、「０」の時は「ローレベル」の信号を出力し、「１」の時は「ハイレベル」の信号を出力して、「０」、「１」を区別する方式である。
【００５７】
アンテナ３７は、送信増幅回路３４から入力される、送信データを含む無線信号をＲＦＩＤタグ６に送信する。また、アンテナ３７は、ＲＦＩＤタグ６から送信される無線信号を受信する。ＲＦＩＤタグ６から送信される無線信号は、そのＲＦＩＤタグ６からワンチップマイコン７への送信データに応じて振幅変調された信号である。より具体的には、ＲＦＩＤタグ６では、負荷変調を用いて振幅変調が実現される。図示は省略するが、ＲＦＩＤタグ６は、抵抗とスイッチング素子（トランジスタ）とからなる回路を備えており、スイッチング素子のオン／オフにより搬送波を振幅変調する。スイッチング素子がオンすると抵抗に電流が流れて負荷が増大し、出力信号の振幅は小さくなる。つまり、スイッチング素子のオン／オフにより出力信号の大小が変化する。
【００５８】
アンテナ３７によって受信された受信信号（ＲＦＩＤタグ６からの受信信号）は、包絡線検波回路３６に入力される。
包絡線検波回路３６は、ＲＦＩＤタグ６からの受信信号の包絡線を検出することで、その受信信号を復調する回路である。ＲＦＩＤタグ６から送信される信号は前述の通り振幅変調されているので、そのＲＦＩＤタグから送信される信号は包絡線検波により復調できる。つまり、振幅の大小に基づき、「０」、「１」を表すデータに復調できる。
【００５９】
包絡線検波回路３６により検出された信号は増幅回路３５に入力される。
増幅回路３５は、包絡線検波回路３６から入力される信号を増幅して、制御マイコン４側に出力する。
【００６０】
増幅回路３５から出力される増幅信号は、スイッチ３８（例えばトランジスタ）の切り換えにより、制御マイコン４のシリアル通信回路３１に直接入力されるか、或いはタイマ回路３２を介してシリアル通信回路３１に入力される。
【００６１】
ここで、スイッチ３８の切り換えは、通信規格に応じて行われる。包絡線検波回路３６による復調信号をそのままデータとし得る通信規格の場合には、スイッチ３８は端子３９側に接続する。この場合、増幅回路３５からの信号は直接シリアル通信回路３１に入力される。この方式は、前述のように包絡線検波回路３６による包絡線検波によって「０」、「１」のデータが復調されるような場合に用いられ得る。
【００６２】
通信規格が、副搬送波含む規格の場合（換言すると、包絡線検波回路３６により検出される信号自体がデータに応じて変調されている信号の場合）、スイッチ３８は端子４０側に接続する。この場合、増幅回路３５からの信号は、タイマ回路３２を利用して復調された後、シリアル通信回路３１に入力される。タイマ回路３２による復調については、図６，７において後述する。
【００６３】
図５は、ワンチップマイコン７の回路構成の概略図である。尚、図５においては、制御マイコン４の図示、及び発振回路３３の具体的な回路構成の図示は省略している。また、本実施形態において、図５に示す回路は、ディスクリート半導体（個別部品）から構成されることを想定している。
【００６４】
送信増幅回路３４は、抵抗４２と、コンデンサ６２と、コイル８１，８２と、トランジスタ８３と、を備えて構成される。
発振回路３３からの信号は、コンデンサ６１を介して送信増幅回路３４に入力される。コンデンサ６１は、トランジスタ８３のベース端子に接続されている。また、トランジスタ８３のベース端子とＧＮＤとの間には抵抗４３が接続されている。
【００６５】
トランジスタ８３のエミッタ端子はＧＮＤに接続され、コレクタ端子は、コイル８１、コイル８２、コンデンサ６２のそれぞれの一端側に接続される。コイル８１、コンデンサ６２のそれぞれの他端側同士は互いに接続している。
【００６６】
送信データは、抵抗４１を介して送信増幅回路３４に入力される。
アンテナ３７は、共振用のコンデンサ６５，６６と一体に構成される。そして、コンデンサ６４を介して送信増幅回路３４と接続される。また、コンデンサ６４に加え、コンデンサ６３を介して、包絡線検波回路３６と接続される。
【００６７】
包絡線検波回路３６は、ダイオード８６と、抵抗４４，４５，４６と、コンデンサ６９と、からなる。
ダイオード８６のアノードはアンテナ３７側に接続され、カソードは抵抗４５，４６の一端側に接続される。抵抗４６の他端側はＧＮＤに接続されている。抵抗４５の他端側はコンデンサ６９の一端側に接続され、コンデンサ６９の他端側はＧＮＤに接続されている。
【００６８】
つまり、包絡線検波回路３６では、入力信号がダイオード８６に通され、ダイオード８６からの出力が抵抗４５とコンデンサ６９との直列回路に入力される。抵抗４５とコンデンサ６９との時定数を適切に設定することによって、入力信号の包絡線に近い波形の信号が出力信号として得られるようになっている。
【００６９】
増幅回路３５は、抵抗４７，４８，４９，５０と、コンデンサ７１と、トランジスタ８４と、を備えて構成される。包絡線検波回路３６の出力側と増幅回路３５とは、コンデンサ６８を介して接続される。尚、包絡線検波回路３６と増幅回路３５との間の経路（電源ライン）には、コンデンサ６７が接続されている。コンデンサ６７は、デカップリングコンデンサであり、瞬時電流を供給する、電源ラインのインピーダンスを下げる、外部ノイズを防止する、等の機能を有する。
【００７０】
本実施形態では、増幅回路３５は多段で設けられる。具体的には、増幅回路３５と同様の構成を備えた増幅回路として、抵抗５１，５２，５３，５４と、コンデンサ７２と、トランジスタ８５と、を備えてなる増幅回路３５ａが設けられている。増幅回路３５の出力側と増幅回路３５ａの入力側とは、コンデンサ７０を介して接続される。
【００７１】
それらの増幅回路３５，３５ａによって増幅された信号は、制御マイコン４（図４参照）に入力される。
図６，図７は、制御マイコン４のタイマ回路３２を利用した復調処理を表す図である。
【００７２】
図６に示すが、制御マイコン４は、タイマ回路３２として、プリセットタイマ回路９１と、ワンショットタイマ回路９２とを備えていることを前提とする。プリセットタイマ回路９１は、入力パルス（周期測定用パルス）に応じてカウントアップ又はカウントダウンするタイマ回路９０を内蔵している。本実施形態では、タイマ回路９０は、図７にて後述するように初期値からカウントダウン動作するように構成されている。そして、プリセットタイマ回路９１は、タイマ回路９０のカウント値が０になるとパルスを出力するように構成されている。
【００７３】
プリセットタイマ回路９１の出力は、そのプリセットタイマ回路９１自身に入力されるとともに、ワンショットタイマ回路９２に入力されるようになっている。
プリセットタイマ回路９１は、内蔵するタイマ回路９０のカウント値が０になるとパルスを出力する。
【００７４】
ワンショットタイマ回路９２は、リレーを備え、トリガーが入力されるとそのリレーが一定時間オンし、一定時間が経過するとそのリレーがオフするように構成された回路である。本実施形態では、ワンショットタイマ回路９２は、プリセットタイマ回路９１からのパルスが入力されると、リレーが一定時間オンする（ハイレベルの信号を出力する）ように構成されている。
【００７５】
プリセットタイマ回路９１には、入力信号（図６の２段目参照）の周期を測定するための周期測定用パルスと、ＲＦＩＤタグ６からの受信信号（図６の２段目の入力信号）とが入力される。受信信号は、図６の２段目に示すように、周期Ａのパルスと周期Ｂのパルスとからなる信号である。尚、周期Ａの期間が「１」を表し、周期Ｂの期間が「０」を表すものとする。
【００７６】
このような状況下において、プリセットタイマ回路９１と、ワンショットタイマ回路９２とにより、その周期Ａのパルスと周期Ｂのパルスとからなる入力信号が、図７にて後述するように復調される。
【００７７】
図７に示すが、タイマ回路９０は、前述のように初期値から０までカウントダウンし得る回路である。具体的には、タイマ回路９０は、入力信号（図６の２段目参照）のエッジが検出された場合にカウント値が初期値にリセットされるとともにその初期値からカウントダウンを開始する。尚、タイマ回路９０は、前述の周期測定用パルスに従ってカウント動作する。
【００７８】
このようなタイマ回路９０は、入力信号の周期が周期Ａの場合にはカウント値０までカウントダウンし得るようになっており、入力信号の周期が周期Ｂの場合にはカウント値０までカウントダウンするよりも前に、入力信号のエッジに基づきカウント値が初期値にリセットされるように構成されている。
【００７９】
タイマ回路９０は、一方で、プリセットタイマ回路９１のパルス出力によっても初期値にリセットされるように構成されている。つまり、前述のように、プリセットタイマ回路９１の出力は、そのプリセットタイマ回路９１自身に入力されるようになっており、プリセットタイマ回路９１に、自身からのパルス出力が入力されると、タイマ回路９０のカウント値が初期値にリセットされる（図７参照）。
【００８０】
このような回路構成の作用について説明する。
入力信号（図６の２段目参照）の周期が周期Ａの場合には、タイマ回路９０は０までカウントダウンし得るため、タイマ回路９０のカウント値が０になり、その際にプリセットタイマ回路９１からパルスが出力される。これにより、ワンショットタイマ回路９２から、一定時間ハイレベルの信号が出力される。入力信号の周期が周期Ａである期間は、このようにして、プリセットタイマ回路９１からパルスが定期的に出力され、これに応じてワンショットタイマ回路９２からハイレベルの信号（「１」を表すデータ）が継続して出力される（図７参照）。
【００８１】
一方、入力信号の周期が周期Ｂの場合には、タイマ回路９０はカウント値０までカウントダウンし得ないため、プリセットタイマ回路９１からはパルスは出力されない。したがって、入力信号の周期が周期Ｂである期間は、ワンショットタイマ回路９２からの出力信号はローレベルのままである。そして、ワンショットタイマ回路９２からのローレベルの信号は、「０」を表すデータと認識され得る。
【００８２】
このようにして、図６の２段目に示すような入力信号が、プリセットタイマ回路９１及びワンショットタイマ回路９２を用いて復調される。
図８は、ワンチップマイコン７と、ホストコンピュータ２との間のデータのやりとり、及びデータの暗号化の態様を示す図である。
【００８３】
ＲＦＩＤタグ６は、そのＲＦＩＤタグ６に固有の識別情報（以下、ＵＩＤとも記載する）を記憶している。
ＲＦＩＤタグ６がワンチップマイコン７にかざされると、ワンチップマイコン７からの問い合わせがＲＦＩＤ６において受信され、その問い合わせに応答する形で、ＲＦＩＤタグ６からワンチップマイコン７にＵＩＤが送信される。また、そのＵＩＤは、ワンチップマイコン７からホストコンピュータにも送信される。
【００８４】
ワンチップマイコン７は、コマンド暗号化キー１０２を記憶している。このコマンド暗号化キー１０２は、ホストコンピュータ２において記憶されるコマンド暗号化キー１１２と同じものである。
【００８５】
ＲＦＩＤタグ６がワンチップマイコン７にかざされて、そのＲＦＩＤタグ６からワンチップマイコン７にＵＩＤが送信されると、そのＵＩＤはワンチップマイコン７におけるＳＡＦＥＲ処理１０１に入力される。ＳＡＦＥＲ処理１０１には、コマンド暗号化キー１０２も入力されるようになっている。ＳＡＦＥＲ処理１０１では、ＲＦＩＤタグ６のＵＩＤとコマンド暗号化キー１０２とから、初期値が生成される。その初期値は、線形フィードバックシフトレジスタ１０３に入力される。
【００８６】
線形フィードバックシフトレジスタ１０３は、初期値から、Ｍ系列乱数を生成する。尚、線形フィードバックシフトレジスタ１０３は、ハードウェアにより構成されても良いし、ソフトウェアにより構成されても良い。
【００８７】
線形フィードバックシフトレジスタ１０３の出力は、ＸＯＲ処理１０５，１０６に入力される。
ＸＯＲ処理１０５では、線形フィードバックシフトレジスタ１０３からの入力と、ホストコンピュータ２からのコマンド（尚、このコマンドは、ＵＩＤ及びコマンド暗号化キー１１２により暗号化されている）と、に基づき、そのコマンドが復号されるようになっている。
【００８８】
復号されたコマンドは処理１０４に入力される。処理１０４では、ホストコンピュータ２からのコマンドの内容が分析されるとともに、コマンドによって命令される所定の処理が実行される。コマンドによって命令される処理としては、例えば、ＲＦＩＤ６に所定のデータを送信する（ＲＦＩＤタグ６のメモリのデータを更新する）、といったような処理が考えられる。尚、ＲＦＩＤタグ６に送信されるデータは、処理１０４において再度暗号化されてそのＲＦＩＤタグ６に送信される。また、処理１０４における実行結果（コマンドによって命令される処理の実行結果）は、ＸＯＲ処理１０６に入力される。
【００８９】
ＸＯＲ処理１０６では、処理１０４からの実行結果と、線形フィードバックシフトレジスタ１０３からの入力とに基づき、その実行結果が暗号化される。暗号化された実行結果はホストコンピュータ２に送信される（ホストコンピュータ２のＸＯＲ処理１１５に入力される）。
【００９０】
尚、ＳＡＦＥＲ処理１０１、ＸＯＲ処理１０５，１０６、処理１０４は、アプリケーション３（図１参照）としてワンチップマイコン７に組み込まれる。つまり、ワンチップマイコン７は、既に述べたように、制御マイコン４、Ｒ／Ｗ５に加え、アプリケーション３（特に、セキュア関連のアプリケーション）を含めてワンチップで構成されている。
【００９１】
ホストコンピュータ２では、ＳＡＦＥＲ処理１１１に、ＲＦＩＤタグ６のＵＩＤと、コマンド暗号化キー１１２とが入力されるようになっている。ＳＡＦＥＲ処理１１１では、ＲＦＩＤタグ６のＵＩＤとコマンド暗号化キー１１２とから、初期値が生成される。その初期値は、線形フィードバックシフトレジスタ１１３に入力される。
【００９２】
線形フィードバックシフトレジスタ１１３は、初期値から、Ｍ系列乱数を生成する。尚、線形フィードバックシフトレジスタ１１３は、ハードウェアにより構成されても良いし、ソフトウェアにより構成されても良い。
【００９３】
線形フィードバックシフトレジスタ１１３の出力は、ＸＯＲ処理１１４，１１５に入力される。
ＸＯＲ処理１１４には、アプリケーション１１６から、アプリケーション処理結果として、例えばワンチップマイコン７への命令（コマンド）も入力される。ＸＯＲ処理１１４では、線形フィードバックシフトレジスタ１１３からの入力と、アプリケーション１１６からのコマンドとに基づき、そのコマンドが暗号化される。暗号化されたコマンドは、ワンチップマイコン７に送信される。
【００９４】
ＸＯＲ処理１１５では、ワンチップマイコン７から入力される実行結果（コマンドに応じた実行結果であり、暗号化されている）と、線形フィードバックシフトレジスタ１１３からの入力とに基づき、そのワンチップマイコン７から入力される実行結果が復号される。復号された実行結果は、アプリケーション１１６に入力され、アプリケーション１１６における処理に利用される。
【００９５】
アプリケーション１１６では、ＸＯＲ処理１１５から入力される実行結果の情報（ワンチップマイコン７における、コマンドに応じた実行結果の情報）などの種々の情報に基づき、所定のアプリケーション処理が実行される。そして、アプリケーション処理の結果に基づき、例えばコマンドがＸＯＲ処理１１４に入力される。
【００９６】
このように、本実施形態では、ＲＦＩＤタグ６に固有のＵＩＤと、ワンチップマイコン７及びホストコンピュータ２がともに記憶している共通のコマンド暗号化キー（具体的には、コマンド暗号化キー１０２，１１２）とに基づき、ワンチップマイコン７とホストコンピュータ２との間の通信の暗号化／復号化が実現されるようになっている。
【００９７】
図９は、ＲＦＩＤ６と、ワンチップマイコン７との間のデータのやりとり、及びデータの暗号化の態様を示す図である。
ＲＦＩＤタグ６は、管理データ領域１２１と、乱数発生回路１２２と、ＸＯＲ回路１２３と、比較回路１２４と、ユーザデータ領域１２５と、を有する。尚、管理データ領域１２１、及びユーザデータ領域１２５は、メモリ内における（メモリに設けられている）領域である。
【００９８】
管理データ領域１２１には、ＲＦＩＤタグ６に固有の識別情報（ＵＩＤ）が格納されている。ＵＩＤは、６４ｂｉｔのコードである。管理データ領域１２１には、アクセスレベルを変更する（アクセスの許可／不許可を変更する）ためのタグ解除キーも格納されている。タグ解除キーは、３２ｂｉｔのコードである。タグ解除キーは比較回路１２４に入力される。
【００９９】
乱数発生回路１２２は、乱数を生成する回路であり、生成された乱数は、ＸＯＲ回路１２３に入力される。
ＲＦＩＤタグ６がワンチップマイコン７にかざされた際、ワンチップマイコン７からの問い合わせがＲＦＩＤ６において受信され、その問い合わせに応答する形で、ＲＦＩＤタグ６からワンチップマイコン７にＵＩＤが送信される。また、乱数発生回路１２２にて乱数が発生し、その乱数がＸＯＲ回路１２３に入力されるとともに、ワンチップマイコン７にも送信される。その乱数は、ワンチップマイコン７におけるＸＯＲ処理１３３に入力される。
【０１００】
ワンチップマイコン７においては、ユーザにより設定されるユーザ設定解除キーを格納するフラッシュメモリ１３１（例えば、図２のフラッシュメモリ１３）が設けられている。ユーザ設定解除キーは３２ｂｉｔのコードである。また、ワンチップマイコン７においては、種々の処理を実行するアプリケーション１３８が設けられている。
【０１０１】
ワンチップマイコン７において、ＲＦＩＤタグ６からＵＩＤが受信されると、そのＵＩＤ、及びフラッシュメモリ１３１に格納されるユーザ設定解除キーが、ＳＡＦＥＲ処理１３２に入力される。
【０１０２】
ＳＡＦＥＲ処理１３２では、ＵＩＤとユーザ設定解除キーとから、タグ解除キーが算出される。以下、ＳＡＦＥＲ処理１３２によって算出されるタグ解除キーを、第１の仮タグ解除キーと称する。第１の仮タグ解除キーは、ＸＯＲ処理１３３に入力される。
【０１０３】
ＸＯＲ処理１３３には、ＳＡＦＥＲ処理１３２によって算出された第１の仮タグ解除キーに加え、ＲＦＩＤタグ６の乱数発生回路にて生成された乱数が入力される。
ＸＯＲ処理１３３の処理結果（第１の仮タグ解除キーと乱数とに基づくＸＯＲ演算（排他的論理和演算）結果）は、ＲＦＩＤタグ６に送信され、そのＲＦＩＤタグ６のＸＯＲ回路１２３に入力される。ＸＯＲ回路１２３では、ワンチップマイコン７のＸＯＲ処理１３３の処理結果と、乱数発生回路１２２から入力される乱数とから、タグ解除キーが算出される。以下、ＸＯＲ回路１２３によって算出されるタグ解除キーを、第２の仮タグ解除キーと称する。第２の仮タグ解除キーは、比較回路１２４に入力される。
【０１０４】
比較回路１２４には、ＸＯＲ回路１２３から第２の仮タグ解除キーが入力されることに加え、管理データ領域１２１に格納されるタグ解除キーも入力される。そして、比較回路１２４では、両者が一致するか否かが比較される
比較回路１２４による比較の結果、第２の仮タグ解除キー及び管理データ領域１２１に格納されるタグ解除キーが一致する場合、ユーザデータ領域１２５へのアクセスが許可されることとなる。つまり、ユーザデータ領域１２５が開放され、読み書きが自在となる。
【０１０５】
一方、比較回路１２４による比較の結果、それら２つのタグ解除キーが一致しない場合には、ユーザデータ領域１２５へのアクセスは許可されない。
ユーザデータ領域１２５へのアクセスが許可された場合のそのユーザデータ領域１２５へのデータの読み書きに関して説明する。
【０１０６】
前述のように、ＲＦＩＤタグ６がワンチップマイコン７にかざされると、ＵＩＤがＲＦＩＤタグ６からワンチップマイコン７に送信され、そのＵＩＤはワンチップマイコン７におけるＳＡＦＥＲ処理１３４にも入力される。ＳＡＦＥＲ処理１３４には、フラッシュメモリ１３１に格納されるユーザ設定解除キーも入力される。
【０１０７】
ＳＡＦＥＲ処理１３４では、ＵＩＤとユーザ設定解除キーとに基づき暗号化データ（以下、第１の暗号化データと称する）が生成される。その第１の暗号化データは、ＳＡＦＥＲ処理１３５に入力される。ＳＡＦＥＲ処理１３５には、前段のＳＡＦＥＲ処理１３４からの第１の暗号化データに加え、アプリケーション１３８からのアドレスデータが入力される。そのアドレスデータは、ユーザデータ領域１２５のアドレスを表す情報であって、格納対象のデータの格納先を表す情報である。
【０１０８】
ＳＡＦＥＲ処理１３５では、第１の暗号化データとアドレスデータとから、更なる暗号化データ（以下、第２の暗号化データと称する）が生成される。第２の暗号化データは、換言すれば、第１の暗号化データが、アドレスデータによってさらに（二重に）暗号化されたものである。第２の暗号化データは、ＸＯＲ処理１３６，１３７に入力される。
【０１０９】
ＸＯＲ処理１３６には、アプリケーション１３８から、ＲＦＩＤタグ６のユーザデータ領域１２５に書き込むためのデータも入力される。ＸＯＲ処理１３６では、アプリケーション１３８からのデータが、ＳＡＦＥＲ処理１３５から入力される第２の暗号化データによって暗号化される。そして、暗号化されたデータは、ＲＦＩＤタグ６に送信されてユーザデータ領域１２５に書き込まれる。
【０１１０】
また、ＲＦＩＤタグ６からのデータの読み込みに際しては、読み込まれたデータがＸＯＲ処理１３７に入力される。ＸＯＲ処理１３７では、ＲＦＩＤタグ６のユーザデータ領域１２５から読み込まれたデータと、ＳＡＦＥＲ処理１３５から入力される第２の暗号化データと、に基づき、そのユーザデータ領域１２５から読み込まれたデータが復元される。復元されたデータはアプリケーション１３８に入力される。
【０１１１】
このようにして、ＲＦＩＤタグ６とワンチップマイコン７（Ｒ／Ｗ５）との通信において、通信データの暗号化／復号化が実現されるようになっている。
以上説明したように、本実施形態のＲＦＩＤシステム１においては、まず、ＲＦＩＤタグ６の情報を読み書きする機能を有するＲ／Ｗ５と、そのＲ／Ｗ５の動作を制御する制御マイコン４とがワンチップとして構成されている。換言すると、Ｒ／Ｗ５が制御マイコン４に組み込まれてワンチップ化されている。そして、制御マイコン４とＲ／Ｗ５とはバス接続されている。尚、本明細書においては、そのワンチップ化された構成をワンチップマイコン７と称している。
【０１１２】
このような構成によれば、制御マイコン４とＲ／Ｗ５との間の通信データの秘匿性を向上させることができる。つまり、第三者にとって、回路上の信号を解析することは非現実的であるため、制御マイコン４とＲ／Ｗ５との間の通信データが第三者によって解析される可能性を低減させることができる。このため、安全性（セキュリティ）をより一層向上させることができる。また、本実施形態においては、ワンチップマイコン７とＲＦＩＤタグ６との間の通信（Ｒ／Ｗ５とＲＦＩＤタグ６との間の通信）に際し、ワンチップマイコン７側の復調処理（ＲＦＩＤタグ６からの受信信号の復調処理）がソフトウェアにより実現され得るようになっている。また、ワンチップマイコン７において、ホストコンピュータ２との間の通信データ及びＲＦＩＤタグ６との間の通信データを暗号化／復号化する処理が実行されるようになっている。
【０１１３】
例えば、本実施形態においては、前述のように（図１０も参照のこと）、ワンチップマイコン７とホストコンピュータ２とにおいて、共通のコマンド暗号化キー（コマンド暗号化キー１０２，１１２）を保持しておくことにより、ワンチップマイコン７とホストコンピュータ２との間において、通信データの暗号化／復号化が実現されるようになっている。
【０１１４】
本実施形態では、このような暗号化により、安全性（セキュリティ）がさらに向上するようになっている。
また、ワンチップマイコン７において、処理のプログラムは、ワンチップマイコン７（制御マイコン４）におけるフラッシュメモリ１３（或いはＲＡＭ１５でも良い）に記憶されるようになっており、解析が不可能にされている。つまり、フラッシュメモリ１３及びＲＡＭ１５は、電荷の状態で情報を保持するメモリであり、電荷の状態を解析することは実質的に不可能であるため、プログラムの内容が解析される可能性を低減させることができるようになっている。このため、安全性（セキュリティ）がより一層向上している。
［第２実施形態］
次に、本発明の第２実施形態について説明する。
【０１１５】
本第２実施形態は、第１実施形態と比較して、ワンチップマイコン７とホストコンピュータ２との間の通信態様が異なっている。通信態様の概念図を図１１に示す。
図１１において、ワンチップマイコン７がセキュア関連のアプリケーションを有していて、そのアプリケーションを実行する（暗号化等を行う）点に関しては、第１実施形態と同じ思想である。
【０１１６】
本第２実施形態が第１実施形態と異なるのは、アプリケーション（プログラム）がオブジェクト指向により構築され、処理内容がブラックボックス化されている点である。
このような第２実施形態によれば、プログラムの内容の解析がより困難となり、セキュリティをより一層高めることができる。
【０１１７】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術範囲内において種々の形態をとることができる。
例えば、上記実施形態において、Ｒ／Ｗ５は、ＬＳＩとして構成されても良い。また、Ｒ／Ｗ５は、上記実施形態のように、制御マイコン４に内蔵され、それらがワンチップ化されて構成されても良いが、Ｒ／Ｗ５と制御マイコン４との間の通信が暗号化される限り、Ｒ／Ｗ５は制御マイコン４の外部に設けられても良い。
【０１１８】
例えば、上記実施形態において、各種機能をハードウェアにより実現するかソフトウェアにより実現するかは、適宜選択することができる。
また、上記実施形態のＲＦＩＤシステム１においては、ホストコンピュータ２を備えた構成について説明したが、ワンチップマイコン７及びＲＦＩＤタグ６のみの構成でも本発明を適用することができる。
【０１１９】
また、上記実施形態のＲＦＩＤシステム１は、入退場管理システム、自動改札システム、プリペイドカードにおける金銭データの読み書き（更新）のためのシステムなど、種々のシステムに適用し得る。
【符号の説明】
【０１２０】
１…ＲＦＩＤシステム、２…ホストコンピュータ、３…アプリケーション、４…制御マイコン、５…リーダ・ライタ装置、６…ＲＦＩＤタグ、７…ワンチップマイコン、１１…ＣＰＵ、１２…クロック回路、１３…フラッシュメモリ、１４…リアルタイムクロック回路、１５…ＲＡＭ、１６…ＲＳ２３２Ｃ変換回路、１７…ＲＳ２３２Ｃコネクタ、２１…受信復調処理、２２…ベースバンド処理、２３…送信変調回路、２４…受信アンプ、３１…シリアル通信回路、３２…タイマ回路、３３…発振回路、３４…送信増幅回路、３５…増幅回路、３６…包絡線検波回路、３７…アンテナ。
【図１】
2011086103.tif 000003
【図２】
2011086103.tif 000004
【図３】
2011086103.tif 000005
【図４】
2011086103.tif 000006
【図５】
2011086103.tif 000007
【図６】
2011086103.tif 000008
【図７】
2011086103.tif 000009
【図８】
2011086103.tif 000010
【図９】
2011086103.tif 000011
【図１０】
2011086103.tif 000012
【図１１】
2011086103.tif 000013
【図１２】
2011086103.tif 000014
【図１３】
2011086103.tif 000015
【図１４】
2011086103.tif 000016