(57)【要約】【課題】  温度係数によって直流バイアス電流Ｉｃおよび放電電流Ｉｄの電流値が変動する場合であっても、入力信号に正確に対応するパルス幅変調信号を出力する。【解決手段】  電流生成回路１４は、定電流Ｉ１を生成する定電流回路３１と、定電流Ｉ１の１／２の電流値である電流Ｉ２と交流電圧ｅｓを電流に変換した電流Δｉとを加算した電流Ｉ２＋Δｉを生成する差動回路３２と、定電流Ｉ１を電圧Ｖｂ２に変換する電流電圧変換手段３３と、電流電圧変換手段３３から供給された電圧Ｖｂ２を電流に変換し、放電電流Ｉｄを生成する電圧電流変換手段３４と、電流Ｉ２＋Δｉを電圧Ｖｂ１に変換する電流電圧変換手段３５と、電流電圧変換手段３５から供給された電圧Ｖｂ１を電流に変換し、充電電流Ｉｃ＋Δｉを生成する電圧電流変換手段３６とを備える。【選択図】図３
2011029859.tif 000002
【特許請求の範囲】
【請求項１】
電荷を蓄積する第１電荷蓄積手段と、
電荷を蓄積する第２電荷蓄積手段と、
入力される交流電圧から前記交流電圧の振幅に応じて電流値が変化する第１の電流を生成し、かつ、第２の電流を生成する電流生成手段と、
前記第１の電流に基づいて所定のクロック信号の半周期である第１期間において前記第１電荷蓄積手段における電圧を変化させ、前記第２の電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１電荷蓄積手段における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記第１の電流に基づいて前記第２電荷蓄積手段における電圧を変化させ、前記第２の電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２電荷蓄積手段における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御手段と、
前記第２期間が開始されてから前記第１電荷蓄積手段における電圧が閾値電圧に到達するまでの時間を検出する第１検出手段と、
前記第３期間が開始されてから前記第２電荷蓄積手段における電圧が前記閾値電圧に到達するまでの時間を検出する第２検出手段と、
前記第１検出手段及び第２検出手段から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成手段とを備え、
前記電流生成手段が、定電流である第３の電流を生成する定電流生成手段を有し、前記第３の電流および前記交流電圧から前記第１の電流を生成し、前記第３の電流から前記第２の電流を生成する、パルス幅変調回路。
【請求項２】
前記電流生成手段が、
前記第３の電流の１／２の電流値である電流と、前記交流電圧を電流に変換した電流とを加算した第４の電流を生成する差動回路と、
前記第３の電流を第１の電圧に変換する第１電流電圧変換手段と、
前記第１電流電圧変換手段から供給された前記第１の電圧を電流に変換し、前記第２の電流を生成する第１電圧電流変換手段と、
前記第４の電流を第２の電圧に変換する第２電流電圧変換手段と、
前記第２電流電圧変換手段から供給された前記第２の電圧を電流に変換し、前記第１の電流を生成する第２電圧電流変換手段とをさらに有する、請求項１に記載のパルス幅変調回路。
【請求項３】
前記第１電圧電流変換手段と前記第２電圧電流変換手段とが、それぞれトランジスタを有し、これらのトランジスタの温度係数およびベース−エミッタ間電圧が同じである、請求項２に記載のパルス幅変調回路。
【請求項４】
請求項１〜３のいずれかに記載のパルス幅変調回路と、
所定の基準電源電圧を出力する電圧源と、
前記パルス幅変調回路から出力される変調信号に基づいて、前記電圧源から供給される前記基準電源電圧をスイッチングするスイッチング回路とを備える、スイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、例えばオーディオ信号を周期が一定でデューティ比がそのオーディオ信号の振幅に応じて変化するパルス幅変調信号に変換して出力するパルス幅変調回路及びそれを用いたスイッチングアンプ（例えばオーディオアンプ）に関するものである。
【背景技術】
【０００２】
従来、オーディオ信号などの交流電圧信号からその振幅に応じてデューティ比が変化するパルス幅変調信号に変換するパルス幅変調回路が提案されている。例えば、下記特許文献１には、単安定マルチバイブレータを用いたパルス幅変調回路が提案されている。また、出願人は、単安定マルチバイブレータを用いないタイプのパルス幅変調回路を提案している（例えば、下記特許文献２、３）。
【０００３】
図８は、出願人が提案しているパルス幅変調回路の概略構成を示す回路図である。また、図９，図１０は、図８に示すパルス幅変調回路の各信号の電圧波形を示すタイミングチャートである。なお、図９，図１０は、主として第１コンデンサＣ１１の充放電動作における波形を示している。
【０００４】
図８に示すパルス幅変調回路５１は、基準クロック生成回路５４と、デッドタイム生成回路５５と、立下りエッジ検出回路５６と、充電電流生成回路５７と、放電電流生成回路５８と、電流バイパス回路５９と、第１〜第４スイッチＳＷ１１〜ＳＷ１４と、第１，第２コンデンサＣ１１，Ｃ１２と、第１，第２ＲＳフリップフロップ回路６０，６１と、ＮＡＮＤ回路からなる信号出力回路６２とによって構成されている。
【０００５】
図８に示すパルス幅変調回路５１では、充電電流生成回路５７によってオーディオ信号ｅSから第１，第２コンデンサＣ１１，Ｃ１２を充電するための電流信号Ｉｊ（以下、「充電電流Ｉｊ」という。）が生成され、放電電流生成回路５８によって第１，第２コンデンサＣ１１，Ｃ１２を放電するための電流Ｉｄ（以下、「放電電流Ｉｄ」という。）が生成され、基準クロック生成回路５４によって基準クロックＭＣＬＫが生成される。
【０００６】
充電電流ＩｊはＩｊ＝Ｉｃ±Δｉで表される。−Ｖｃｃと抵抗素子Ｒ１１，Ｒ１２とよってオペアンプ６３の出力端のバイアス電圧が決定され、直流バイアス電流Ｉｃ（＞０）は、当該バイアス電圧と、抵抗素子Ｒ１４、トランジスタＱ１１及び電圧源６４とによって決定される。また、±Δｉはオーディオ信号ｅS（交流電圧信号）を電圧−電流変換した電流分である。
【０００７】
デッドタイム生成回路５５によって基準クロックＭＣＬＫに基づき、第１コンデンサＣ１１の充電動作を制御する第１切換信号φ１と第２コンデンサＣ１２の充電動作を制御する第２切換信号φ２とが生成される（図９（ｂ），（ｃ）参照）。第１ＲＳフリップフロップ回路６０によって第１コンデンサＣ１１の放電動作を制御する第３切換信号φ３が生成され（図９（ｆ）参照）、第２ＲＳフリップフロップ回路６１によって第２コンデンサＣ１２の放電動作を制御する第４切換信号φ４が生成される。
【０００８】
第１コンデンサＣ１１は、第１スイッチＳＷ１１によって第１切換信号φ１のオン期間（ハイレベルの期間）にだけ充電電流生成回路５７からの充電電流Ｉｊ（＝Ｉｃ±Δｉ）が供給されることにより充電される。この充電により、第１コンデンサＣ１１は第１切換信号φ１のハイレベル期間に電圧Ｖｔｈからオーディオ信号ｅSの振幅Ｅに応じた電圧まで上昇する（図９（ｂ），及び（ｅ）の実線Ｌ１参照）。
【０００９】
第１切換信号φ１のオフ期間（ローレベルの期間）では、立下りエッジ検出回路５６による第１切換信号φ１の立下り（ローレベル反転）を検出した第１セット信号ｓｅｔ１（一瞬ローレベルに下がる信号）が第１ＲＳフリップフロップ回路６０のセット端子に入力されると、第１ＲＳフリップフロップ回路６０の一方の出力端子から出力される第３切換信号φ３がハイレベルに反転し、第３スイッチＳＷ１３によって放電電流生成回路５８からの放電電流Ｉｄが第１コンデンサＣ１１に供給され、これにより第１コンデンサＣ１１の放電が開始される（図９（ｄ），（ｅ）の実線Ｌ１，（ｆ）参照）。
【００１０】
放電開始後に第１コンデンサＣ１１の電圧が充電終了電圧から閾値電圧Ｖｔｈ（第１ＲＳフリップフロップ回路６０におけるハイレベルとローレベルを分ける閾値電圧）に低下すると、その電圧が第１リセット信号ｒｅｓ１として第１ＲＳフリップフロップ回路６０に入力され、第３切換信号φ３がローレベルに反転し、第３スイッチＳＷ１３によって放電電流生成回路５８が電気的に切り離される。  
【００１１】
第１ＲＳフリップフロップ回路６０の他方の出力端子から出力される出力ｒｓｏｕｔ１は、第１セット信号ｓｅｔ１が入力されると、ローレベルに反転し、その後、第１リセット信号ｒｅｓ１が入力されると、ハイレベルに反転する。すなわち、第１ＲＳフリップフロップ回路６０の他方の出力端子からは、放電期間毎に第１コンデンサＣ１１の放電時間（充電終了電圧から閾値電圧Ｖｔｈに低下するまでの時間）と同一のパルス幅を有するパルス信号からなる出力ｒｓｏｕｔ１が出力される（図９（ｇ）参照）。
【００１２】
第２コンデンサＣ１２についても第１コンデンサＣ１１と同様の充放電制御が行われ、第２ＲＳフリップフロップ回路６１の他方の出力端子から、放電期間毎に第２コンデンサＣ１２の放電時間（充電終了電圧から閾値電圧Ｖｔｈに低下するまでの時間）と同一のパルス幅を有するパルス信号からなる出力ｒｓｏｕｔ２が出力される。
【００１３】
第２コンデンサＣ１２の充放電動作は第２切換信号φ２に基づいて制御されるので、その充放電期間は第１コンデンサＣ１１の充放電期間に対して基準クロックＭＣＬＫの半周期分だけずれている。従って、出力ｒｓｏｕｔ１のパルス信号と出力ｒｓｏｕｔ２のパルス信号は基準クロックＭＣＬＫの半周期毎に交互に生成される。
【００１４】
そして、信号出力回路６２から出力ｒｓｏｕｔ１と出力ｒｓｏｕｔ２を合成したパルス幅変調信号ＰＷＭｏｕｔが出力される（図９（ｈ）参照）。
【００１５】
なお、図９（ｅ）に示す実線Ｌ１は、第１コンデンサＣ１１の充放電波形であってオーディオ信号ｅSが無信号（Δｉ＝０）の場合の波形を示している。オーディオ信号ｅSが無信号（Δｉ＝０）の場合は、第１コンデンサＣ１１は直流バイアス電流Ｉｃによって充電されるが、この直流バイアス電流Ｉｃは、充電終了電圧が第１ＲＳフリップフロップ回路６０の電源電圧Ｖｃｃと閾値電圧Ｖｔｈの中点の電位Ｖｍ（≒（Ｖｃｃ−Ｖｔｈ）／２）になるように設定されている。
【００１６】
オーディオ信号ｅSの振幅Ｅが正の場合（Ｉｊ＝Ｉｃ＋Δｉの場合）には、その振幅Ｅの大きさに応じて実線Ｌ１よりも充電波形の傾きが急になる。一方、オーディオ信号ｅSの振幅Ｅが負の場合（Ｉｊ＝Ｉｃ−Δｉの場合）には、その振幅Ｅの大きさに応じて実線Ｌ１よりも充電波形の傾きが緩やかになる。従って、オーディオ信号に応じて、ハイレベルの期間が変化するパルス幅変調信号が出力される。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００７−８９１２２号公報
【特許文献２】特開２００８−２０６１２８号公報
【特許文献３】特開２００９−１４１４０８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
上記の通り、パルス幅変調回路５１は、第１，第２コンデンサＣ１１，Ｃ１２を充電する充電電流Ｉｊを生成するための充電電流生成回路５７、及び、第１，第２コンデンサＣ１１，Ｃ１２を放電する放電電流Ｉｄを生成するための放電電流生成回路５８が独立して個別に設けられている。また、パルス幅変調回路５１は、直流バイアス電流Ｉｃと放電電流Ｉｄとの電流値がＩｃ：Ｉｄ＝１：２の関係である場合を、オーディオ信号ｅＳの振幅値が０のときとし、パルス幅変調信号ＰＷＭｏｕｔの変調度が０（デューティ比５０％、ハイレベルとローレベルとの期間が一致）になる。しかし、充電電流生成回路５７や放電電流生成回路５８が有する定電圧源６４，６５等が半導体素子や抵抗を含んでいるので、半導体素子や抵抗が有する温度係数によって、定電圧源６４，６５が出力する電圧値が温度に応じて変動する。その結果、その温度係数の影響によって、温度に応じて、直流バイアス電流Ｉｃおよび放電電流Ｉｄの電流値が変動する。各電流の電流値が変動したとしても、直流バイアス電流Ｉｃおよび放電電流Ｉｄの比率がＩｃ：Ｉｄ＝１：２の関係を維持している場合には、正常なパルス幅変調信号ＰＷＭｏｕｔを出力することができる。しかし、直流バイアス電流Ｉｃおよび放電電流Ｉｄの比率がＩｃ：Ｉｄ＝１：２の関係を維持していない場合には、パルス幅変調信号ＰＷＭｏｕｔにＤＣオフセットが生じる。
【００１９】
オーディオ信号ｅSの振幅が０の場合を例に詳細を説明する。まず、温度に応じて、放電電流Ｉｄは変動せずに直流バイアス電流Ｉｃのみが温度係数によって増加した場合、図９（ｅ）の破線Ｌ２に示すように、コンデンサＣ１１の充電波形の傾きが実線Ｌ１に比べて急峻になり、第１切換信号φ１のハイレベルの期間にコンデンサＣ１１に充電される充電終了電圧が大きくなる。放電電流Ｉｄは変動していないので、コンデンサＣ１１の充電電圧が閾値電圧Ｖｔｈに達するまでの時間が実線Ｌ１と比較して長くなり、出力されるパルス幅変調信号ＰＷＭｏｕｔはハイレベルの期間が実線Ｌ１のときよりも長くなってしまい、変調度が変化してしまう。一方、温度に応じて、放電電流Ｉｄは変動せずに直流バイアス電流Ｉｃのみが温度係数によって減少した場合、図９（ｅ）の破線Ｌ３に示すように、コンデンサＣ１１の充電波形の傾きが実線Ｌ１に比べて緩やかになり、第１切換信号φ１のハイレベルの期間にコンデンサＣ１１に充電される充電終了電圧が小さくなる。放電電流Ｉｄは変動していないので、コンデンサＣ１１の充電電圧が閾値電圧Ｖｔｈに達するまでの時間が実線Ｌ１と比較して短くなり、出力されるパルス幅変調信号ＰＷＭｏｕｔのハイレベルの期間が短くなり、変調度が変化してしまう。
【００２０】
次に、温度に応じて、直流バイアス電流Ｉｃは変動せずに放電電流Ｉｄのみが温度係数によって増加した場合、図１０（ｅ）の破線Ｌ４に示すように、第１切換信号φ１のハイレベルの期間にコンデンサＣ１１に充電される充電終了電圧は実線Ｌ１のときと同じであるが、放電波形の傾きが急峻になるので、コンデンサＣ１１の充電電圧が閾値電圧Ｖｔｈに達するまでの時間が実線Ｌ１と比較して短くなり、出力されるパルス幅変調信号ＰＷＭｏｕｔのハイレベルの期間が短くなり、変調度が変化してしまう。一方、直流バイアス電流Ｉｃは変動せずに放電電流Ｉｄのみが温度係数によって減少した場合、図１０（ｅ）の破線Ｌ５に示すように、第１切換信号φ１のハイレベルの期間にコンデンサＣ１１に充電される充電終了電圧は実線Ｌ１のときと同じであるが、放電波形の傾きが緩やかになるので、コンデンサＣ１１の充電電圧が閾値電圧Ｖｔｈに達するまでの時間が実線Ｌ１と比較して長くなり、出力されるパルス幅変調信号ＰＷＭｏｕｔのハイレベルの期間が長くなり、変調度が変化してしまう。
【００２１】
なお、直流バイアス電流Ｉｃおよび放電電流Ｉｄが共に温度係数によって変動し、直流バイアス電流Ｉｃと放電電流Ｉｄとの比が１：２の関係から外れた場合にも、上記いずれかの状態になってしまう。
【００２２】
本願発明は、上記した事情のもとで考え出されたものであって、上記構成を有するパルス変調回路において、温度係数によって直流バイアス電流Ｉｃおよび放電電流Ｉｄの電流値が変動する場合であっても、入力信号に正確に対応するパルス幅変調信号を出力するパルス幅変調回路及びそれを適用したスイッチングアンプを提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明の好ましい実施形態によるパルス幅変調回路は、電荷を蓄積する第１電荷蓄積手段と、電荷を蓄積する第２電荷蓄積手段と、入力される交流電圧から前記交流電圧の振幅に応じて電流値が変化する第１の電流を生成し、かつ、第２の電流を生成する電流生成手段と、前記第１の電流に基づいて所定のクロック信号の半周期である第１期間において前記第１電荷蓄積手段における電圧を変化させ、前記第２の電流に基づいて前記第１期間とは半周期ずれた前記第１期間に続く第２期間において前記第１電荷蓄積手段における電圧を前記第１期間における増減方向と逆向きに変化させるとともに、前記第１の電流に基づいて前記第２電荷蓄積手段における電圧を変化させ、前記第２の電流に基づいて前記第２期間とは半周期ずれた前記第２期間に続く第３期間において前記第２電荷蓄積手段における電圧を前記第２期間における増減方向と逆向きに変化させる電圧制御手段と、前記第２期間が開始されてから前記第１電荷蓄積手段における電圧が閾値電圧に到達するまでの時間を検出する第１検出手段と、前記第３期間が開始されてから前記第２電荷蓄積手段における電圧が前記閾値電圧に到達するまでの時間を検出する第２検出手段と、前記第１検出手段及び第２検出手段から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成手段とを備え、前記電流生成手段が、定電流である第３の電流を生成する定電流生成手段を有し、前記第３の電流および前記交流電圧から前記第１の電流を生成し、前記第３の電流から前記第２の電流を生成する。
【００２４】
第１の電流および第２の電流が、共通の定電流生成手段によって生成される定電流から生成されることにより、定電流生成手段の温度係数により定電流が変動し、第１の電流の直流バイアス電流と第２の電流とが変動する場合であっても、第１の電流の直流バイアス電流と第２の電流との比を一定にすることができる。第１の電流の直流バイアス電流の電流値が定電流の変動によって変動した場合に、第２の電流の電流値も同じ比率で変動するからである。従って、温度係数によって第１の電流の直流バイアス電流と第２の電流とが変動する場合であっても、入力信号に正確に対応するパルス幅変調信号を出力することができる。
【００２５】
好ましい実施形態においては、前記電流生成手段が、前記第３の電流の１／２の電流値である電流と、前記交流電圧を電流に変換した電流とを加算した第４の電流を生成する差動回路と、前記第３の電流を第１の電圧に変換する第１電流電圧変換手段と、前記第１電流電圧変換手段から供給された前記第１の電圧を電流に変換し、前記第２の電流を生成する第１電圧電流変換手段と、前記第４の電流を第２の電圧に変換する第２電流電圧変換手段と、前記第２電流電圧変換手段から供給された前記第２の電圧を電流に変換し、前記第１の電流を生成する第２電圧電流変換手段とをさらに有する。
【００２６】
好ましい実施形態においては、前記第１電圧電流変換手段と前記第２電圧電流変換手段とが、それぞれトランジスタを有し、これらのトランジスタの温度係数およびベース−エミッタ間電圧（導通開始電圧）が同じである。
【００２７】
本発明の好ましい実施形態によるスイッチングアンプは、上記のパルス幅変調回路と、所定の基準電源電圧を出力する電圧源と、前記パルス幅変調回路から出力される変調信号に基づいて、前記電圧源から供給される前記基準電源電圧をスイッチングするスイッチング回路とを備える。
【発明の効果】
【００２８】
第１の電流および第２の電流が、共通の定電流によって生成されることにより、各素子の温度係数などによって第１の電流の直流バイアス電流と第２の電流とが変動する場合であっても、第１の電流の直流バイアス電流と第２の電流との比を一定にすることができる。従って、温度係数によって第１の電流の直流バイアス電流と第２の電流とが変動する場合であっても、入力信号に正確に対応するパルス幅変調信号を出力することができる。
【図面の簡単な説明】
【００２９】
【図１】本願発明に係るパルス幅変調回路が適用されるスイッチングアンプを示す構成図である。
【図２】本願発明に係るパルス幅変調回路の第１実施形態を示すブロック回路図である。
【図３】電流生成回路１４を示す回路図である。
【図４】別の電流生成回路１４’を示す回路図である。
【図５】オーディオ信号の振幅が０の場合の動作を示すタイムチャートを示す図である。
【図６】オーディオ信号の振幅が正の場合の動作を示すタイムチャートを示す図である。
【図７】別の実施形態のパルス幅変調回路を示すブロック回路図である。
【図８】出願人が提案しているパルス幅変調回路を示す回路図である。
【図９】図８に示すパルス幅変調回路における各信号の電圧波形を示すタイミングチャートである。
【図１０】図８に示すパルス幅変調回路における各信号の電圧波形を示すタイミングチャートである。
【発明を実施するための形態】
【００３０】
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。図１は、本願発明に係るパルス幅変調（ＰＷＭ）回路が適用されるスイッチングアンプを示す構成図である。図２は、図１に示すパルス幅変調回路を表すブロック回路図である。
【００３１】
［スイッチングアンプの構成］
このスイッチングアンプは、オーディオ信号発生源ＡＵに接続されたパルス幅変調回路１と、スイッチング回路２と、ローパスフィルタ回路３と、正負の電源電圧＋ＥB，−ＥBを供給する第１電源４及び第２電源５とを備えている。ローパスフィルタ回路３の出力には、負荷ＲＬとしてのスピーカ（図略）が接続されている。
【００３２】
パルス幅変調回路１は、オーディオ信号発生源ＡＵから出力された入力信号としてのオーディオ信号ｅSをパルス幅変調信号ＰＷＭｏｕｔに変換して出力するものである。パルス幅変調回路１から出力されたパルス幅変調信号ＰＷＭｏｕｔは、スイッチング回路２に入力される。
【００３３】
スイッチング回路２は、パルス幅変調信号ＰＷＭｏｕｔによってオン、オフ動作が制御されるスイッチ素子ＳＷ−Ａと、パルス幅変調回路１から出力されるパルス幅変調信号ＰＷＭｏｕｔの位相を反転させるインバータ２ａと、このインバータ２ａから出力される位相が反転されたパルス幅変調信号ＰＷＭｏｕｔ’によってオン、オフ動作が制御されるスイッチ素子ＳＷ−Ｂと、両スイッチ素子ＳＷ−Ａ，ＳＷ−Ｂの両端にそれぞれ接続された逆電流防止用ダイオードＤ−Ａ，Ｄ−Ｂとを備えている。
【００３４】
スイッチング回路２では、第１電源４及び第２電源５から正負の電源電圧＋ＥB，−ＥBがそれぞれスイッチ素子ＳＷ−Ａとスイッチ素子ＳＷ−Ｂとを介して負荷ＲＬに供給されるが、スイッチ素子ＳＷ−Ａとスイッチ素子ＳＷ−Ｂは、パルス幅変調信号ＰＷＭｏｕｔとパルス幅変調信号ＰＷＭｏｕｔ’とによってそれぞれ交互にオン、オフ動作が行われるので、ローパスフィルタ回路３及び負荷ＲＬには電源電圧＋ＥBと電源電圧−ＥBとが交互に供給される。すなわち、負荷ＲＬには、ローパスフィルタ回路３を介して＋ＥBと−ＥBとの間でレベルが変化し、パルス幅変調信号ＰＷＭｏｕｔと同一のデューティ比を有する矩形波電圧が供給される。
【００３５】
ローパスフィルタ回路３は、コイルＬ0及びコンデンサＣ0によるＬＣ回路によって構成されている。ローパスフィルタ回路３は、スイッチング回路２から入力される矩形波電圧の高周波成分を除去する回路であり、例えば６０ｋＨｚのカットオフ周波数を有する。ローパスフィルタ回路３からはパルス幅変調信号ＰＷＭｏｕｔを復調した交流電圧信号（オーディオ信号ｅSとほぼ同一波形の交流電圧信号）が出力され、この交流電圧信号が負荷ＲＬに供給されることによりオーディオ信号ｅSが音声として出力される。
【００３６】
［パルス幅変調回路の構成］
パルス幅変調回路１は、図２に示すように、基準クロック生成回路１１と、デッドタイム生成回路１２と、立下りエッジ検出回路１３と、充電電流・放電電流生成回路（以下、電流生成回路という。）１４と、第１〜第４スイッチＳＷ１〜ＳＷ４と、第１，第２コンデンサＣ１，Ｃ２（積分器）と、電流バイパス回路１６と、第１，第２ＲＳフリップフロップ回路１７，１８と、信号出力回路１９とによって構成されている。
【００３７】
パルス幅変調回路１は、
（１）外部から入力されるオーディオ信号ｅSから電流生成回路１４によって第１，第２コンデンサＣ１，Ｃ２を充電するための充電電流Ｉｊを生成する。
（２）基準クロックＭＣＬＫの１周期のうち、例えば、第１コンデンサＣ１については前半の半周期を充電期間、後半の半周期を放電期間とし、第２コンデンサＣ２については前半の半周期を放電期間、後半の半周期を充電期間とすると、第１，第２コンデンサＣ１，Ｃ２を各充電期間に充電電流Ｉｊで充電し、各放電期間で第１，第２コンデンサＣ１，Ｃ２の蓄積電荷を放電電流Ｉｄで放電させる。
（３）第１，第２コンデンサＣ１，Ｃ２の各放電期間毎に、放電開始時（充電終了時）から第１，第２コンデンサＣ１，Ｃ２の電圧が所定の閾値電圧Ｖｔｈに変化するまでの放電時間と同一のパルス幅を有するパルス信号をそれぞれ生成する。
（４）基準クロックＭＣＬＫの半周期毎に交互に生成されるパルス信号を合成してパルス幅変調信号ＰＷＭｏｕｔを生成する。
という動作原理によってオーディオ信号ｅSをパルス幅変調信号ＰＷＭｏｕｔに変換する。
【００３８】
基準クロック生成回路１１は、上記の基準クロックＭＣＬＫを生成する回路である。基準クロックＭＣＬＫは、周期が一定でデューティ比がほぼ５０％のクロック信号であり、第１，第２スイッチＳＷ１，ＳＷ２のオン、オフ動作を制御するための第１，第２切換信号φ１，φ２の基準信号となるものである。また、基準クロックＭＣＬＫはパルス幅変調信号ＰＷＭｏｕｔの周期を規定する基準信号にもなっている。基準クロック生成回路１１は、基準クロックＭＣＬＫをデッドタイム生成回路１２に出力する。なお、基準クロック生成回路１１は、パルス幅変調回路１の外部に設けられ、外部クロック信号として基準クロックＭＣＬＫをパルス幅変調回路１に対して与えるように構成されていてもよい。
【００３９】
デッドタイム生成回路１２は、基準クロック生成回路１１からの基準クロックＭＣＬＫに基づいて、第１切換信号φ１と第２切換信号φ２とを生成する回路である。第２切換信号φ２は第１切換信号φ１に対して逆位相の関係を有するが、第２切換信号φ２の立下りタイミングと立上がりタイミングがそれぞれ第１切換信号φ１の立上がりタイミングと立下がりタイミングに一致しないように、第２切換信号φ２のレベル反転のタイミングは第１切換信号φ１のレベル反転のタイミングに対して所定時間ΔＴ（デッドタイム）だけずれている。
【００４０】
すなわち、第１切換信号φ１は、図５の（ａ），（ｂ）に示すように、基準クロックＭＣＬＫがローレベルからハイレベルに反転したときから所定期間ΔＴだけ遅れてローレベルからハイレベルに反転し、基準クロックＭＣＬＫがハイレベルからローレベルに反転すると同時にハイレベルからローレベルに反転する信号である。一方、第２切換信号φ２は、図５の（ａ），（ｃ）に示すように、基準クロックＭＣＬＫがローレベルからハイレベルに反転すると同時にハイレベルからローレベルに反転し、基準クロックＭＣＬＫがハイレベルからローレベルに反転したときから所定期間ΔＴだけ遅れてローレベルからハイレベルに反転する信号である。
【００４１】
第１切換信号φ１と第２切換信号φ２との間にデッドタイムを設けることにより、図５の（ｂ），（ｃ）に示すように、第１切換信号φ１のハイレベル反転と第２切換信号φ２のローレベル反転とが同時に生じないとともに、第１切換信号φ１のローレベル反転と第２切換信号φ２のハイレベル反転とが同時に生じないので、第１切換信号φ１によって第１スイッチＳＷ１をオフ状態からオン状態に切り換えるとき（電流生成回路１４の充電電流Ｉｊを供給するノードを第１コンデンサＣ１に接続するとき）には、第２スイッチＳＷ２は既に第２切換信号φ２によってオフ状態に切り換えられており（電流生成回路１４の充電電流Ｉｊを供給するノードは既に第２コンデンサＣ２から切り離されており）、電流生成回路１４の充電電流Ｉｊを供給するノードが同時に第１，第２コンデンサＣ１，２に接続されることがない。また、第２切換信号φ２によって第２スイッチＳＷ２をオフ状態からオン状態に切り換えるとき（電流生成回路１４の充電電流Ｉｊを供給するノードを第２コンデンサＣ２に接続するとき）にも、第１スイッチＳＷ１は既に第１切換信号φ１によってオフ状態に切り換えられており（電流生成回路１４の充電電流Ｉｊを供給するノードは既に第１コンデンサＣ１から切り離されており）、電流生成回路１４の充電電流Ｉｊを供給するノードが同時に第１，第２コンデンサＣ１，Ｃ２に接続されることがない。
【００４２】
これにより、第１コンデンサＣ１の充電中に電流生成回路１４から第１コンデンサＣ１に供給されている充電電流Ｉｊが第２コンデンサＣ２にも供給されたり、逆に第２コンデンサＣ２の充電中に電流生成回路１４から第２コンデンサＣ２に供給されている充電電流Ｉｊが第１コンデンサＣ１にも供給されたりすることがないので、第１，第２ＲＳフリップフロップ回路１７，１８からそれぞれ出力されるパルス信号のパルス幅に誤差が生じ、その結果、パルス幅変調信号ＰＷＭｏｕｔのパルス幅に誤差が生じるという不都合を防止することができる。第１，第２切換信号φ１，φ２は、第１，第２スイッチＳＷ１，ＳＷ２にそれぞれ出力されるとともに、立下りエッジ検出回路１３に出力される。
【００４３】
なお、デッドタイム生成回路１２で設けられるデッドタイムは極めて微小な時間で、実質的に第１スイッチＳＷ１は基準クロックＭＣＬＫによってオン、オフが制御され、第２スイッチＳＷ２は基準クロックＭＣＬＫの位相を反転したクロックによってオン、オフが制御されているということができる。
【００４４】
立下りエッジ検出回路１３は、後述する第１，第２ＲＳフリップフロップ回路１７，１８に供給される第１，第２セット信号ｓｅｔ１，ｓｅｔ２を出力する回路である。すなわち、立下りエッジ検出回路１３は、第１切換信号φ１がハイレベルからローレベルに立下がるタイミングを検出し、図５（ｄ）に示すように、その検出タイミングに一瞬ローレベルに立ち下がる信号を第１セット信号ｓｅｔ１として第１ＲＳフリップフロップ回路１７に出力する。また、立下りエッジ検出回路１３は、第２切換信号φ２がハイレベルからローレベルに立下がるタイミングを検出し、図５（ｅ）に示すように、その検出タイミングに一瞬ローレベルに立ち下がる信号を第２セット信号ｓｅｔ２として第２ＲＳフリップフロップ回路１８に出力する。
【００４５】
電流生成回路１４は、オーディオ信号発生源ＡＵからパルス幅変調回路１に供給されるオーディオ信号ｅSを電圧−電流変換し、その変換した電流Δｉに直流バイアス電流Ｉｃを加えた充電電流Ｉｊを生成する回路である。電流生成回路１４の充電電流Ｉｊを出力するノードは、第１，第２スイッチＳＷ１，ＳＷ２を介して第１，第２コンデンサＣ１，Ｃ２にそれぞれ接続されており、第１スイッチＳＷ１がオン状態では第１コンデンサＣ１に接続されて充電電流Ｉｊで第１コンデンサＣ１を充電し、第２スイッチＳＷ２がオン状態では第２コンデンサＣ２に接続されて充電電流Ｉｊで第２コンデンサＣ２を充電する。
【００４６】
また、電流生成回路１４は、放電電流Ｉｄを生成し、第１，第２コンデンサＣ１，Ｃ２の蓄積電荷を放電電流Ｉｄで放電させる。すなわち、電流生成回路１４の放電電流Ｉｄが出力されるノードは、第３，第４スイッチＳＷ３，ＳＷ４を介して第１，第２コンデンサＣ１，Ｃ２にそれぞれ接続されており、第３スイッチＳＷ３がオン動作して第１コンデンサＣ１に接続されると、第１コンデンサＣ１の蓄積電荷を放電電流Ｉｄで放電させ、第４スイッチＳＷ４がオン動作して第２コンデンサＣ２に接続されると、第２コンデンサＣ２の蓄積電荷を放電電流Ｉｄで放電させる。なお、電流生成回路１４の詳細については、後述する。
【００４７】
電流バイパス回路１６は、ダイオードＤ２と電圧源２３とからなる。電流バイパス回路１６は、電流生成回路１４の放電電流Ｉｄを出力するノードが第３，第４スイッチＳＷ３，ＳＷ４によって電気的に第１，第２コンデンサＣ１，Ｃ２に接続されていないときにも放電電流Ｉｄを流しておくためのものである。すなわち、電流生成回路１４の放電電流Ｉｄを出力するノードが第３，第４スイッチＳＷ３，ＳＷ４によって電気的に第１，第２コンデンサＣ１，Ｃ２に接続されていないときには、ダイオードＤ２がオン状態となり、電流生成回路１４の放電電流Ｉｄを出力するノードに電圧源２３が接続される。
【００４８】
この状態で、例えば、第３スイッチＳＷ３がオンになり、電流生成回路１４の放電電流Ｉｄを出力するノードに第１コンデンサＣ１が接続されると、第１コンデンサＣ１の電圧はダイオードＤ２のカソード側の電圧よりも高いので、ダイオードＤ２はオフ状態となり、放電電流Ｉｄの流れる経路は、電圧源２３から第１コンデンサＣ１に切り換えられる。すなわち、第３スイッチＳＷ３がオンになると同時に、第１コンデンサＣ１の蓄積電荷の放電電流Ｉｄでの放電動作が開始される。なお、第４スイッチＳＷ４がオンになったときも同様の動作が行われ、第４スイッチＳＷ４がオンになると同時に、第２コンデンサＣ２の蓄積電荷の放電電流Ｉｄでの放電動作が開始される。
【００４９】
第１，第２スイッチＳＷ１，ＳＷ２は、第１，第２コンデンサＣ１，Ｃ２の電流生成回路１４からの充電電流Ｉｊによる充電動作を制御するためのスイッチである。第１スイッチＳＷ１の一端は電流生成回路１４の充電電流Ｉｊを出力するノードに接続され、第１スイッチＳＷ１の他端は、第１コンデンサＣ１の一端（図２のＡ点参照）に接続されている。第１スイッチＳＷ１がオン動作をすると（閉成状態になると）、第１コンデンサＣ１の充電経路が形成される。また、第２スイッチＳＷ２の一端も電流生成回路１４の充電電流Ｉｊを出力するノードに接続され、第２スイッチＳＷ２の他端は、第２コンデンサＣ２の一端（図２のＡ’点参照）に接続されている。第２スイッチＳＷ２がオン動作をすると（閉成状態になると）、第２コンデンサＣ２の充電経路が形成される。
【００５０】
第１，第２スイッチＳＷ１，ＳＷ２は、デッドタイム生成回路１２から出力される第１，第２切換信号φ１，φ２によってオン、オフ動作される。すなわち、第１スイッチＳＷ１は、図５の（ｂ）に示すように、第１切換信号φ１がハイレベルの状態でオン動作し、第１切換信号φ１がローレベルの状態でオフ動作する。また、第２スイッチＳＷ２は、図５の（ｃ）に示すように、第２切換信号φ２がハイレベルの状態でオン動作し、第２切換信号φ２がローレベルの状態でオフ動作する。
【００５１】
第３，第４スイッチＳＷ３，ＳＷ４は、第１，第２コンデンサＣ１，Ｃ２の電流生成回路１４からの放電電流Ｉｄによる放電動作を制御するためのスイッチである。第３スイッチＳＷ３の一端は電流生成回路１４の放電電流Ｉｄを出力するノードに接続され、第３スイッチＳＷ３の他端は、第１コンデンサＣ１の一端（図２のＡ点参照）に接続されている。第３スイッチＳＷ３がオン動作をすると（閉成状態になると）、第１コンデンサＣ１の放電経路が形成される。また、第４スイッチＳＷ４の一端も電流生成回路１４の放電電流Ｉｄを出力するノードに接続され、第４スイッチＳＷ４の他端は、第２コンデンサＣ２の一端（図２のＡ’点参照）に接続されている。第４スイッチＳＷ４がオン動作をすると（閉成状態になると）、第２コンデンサＣ２の放電経路が形成される。
【００５２】
第３，第４スイッチＳＷ３，ＳＷ４は、後述する第１，第２ＲＳフリップフロップ回路１７，１８からの第３，第４切換信号φ３，φ４によってオン、オフ動作される。すなわち、第３スイッチＳＷ３は、図５の（ｈ）に示すように、第３切換信号φ３がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。また、第４スイッチＳＷ４は、図５の（ｉ）に示すように、第４切換信号φ４がハイレベルの状態でオン動作し、ローレベルの状態でオフ動作する。
【００５３】
第１，第２コンデンサＣ１，Ｃ２は、オーディオ信号ｅSの振幅（瞬時電圧値）に応じた時間を生成するためのものである。具体的には、第１コンデンサＣ１は、第１切換信号φ１のオン期間（一定の期間）に第１スイッチＳＷ１がオン動作（このとき、第３スイッチＳＷ３はオフ動作）することにより、電流生成回路１４からの充電電流Ｉｊ（＝Ｉｃ±Δｉ、オーディオ信号ｅSの振幅（瞬時電圧値）に応じた電流）で充電されることにより閾値電圧Ｖｔｈからオーディオ信号ｅSの振幅に応じた電圧（充電終了電圧）に上昇する。その充電動作の終了後に第３スイッチＳＷ３がオン動作（このとき、第１スイッチＳＷ１はオフ動作）することにより、蓄積された電荷が一定の放電電流Ｉｄで放電される。そして、この放電動作において、第１コンデンサＣ１の電圧が充電終了電圧から所定の閾値電圧Ｖｔｈに低下するまでの放電時間がオーディオ信号ｅSの振幅（瞬時電圧値）に応じた時間として生成される。
【００５４】
なお、所定の閾値電圧Ｖｔｈは、第１，第２ＲＳフリップフロップ回路１７，１８における論理レベルの閾値電圧で、第１，第２ＲＳフリップフロップ回路１７，１８に供給される電源電圧＋Ｖｃｃの約１／２の電圧である。例えば、第１，第２ＲＳフリップフロップ回路１７，１８の駆動電圧が＋５［ｖ］であれば、閾値電圧Ｖｔｈはおよそ＋２．５［ｖ］である。
【００５５】
第２コンデンサＣ２は、第３切換信号φ３のオン期間（一定の期間）に第２スイッチＳＷ２がオン動作（このとき、第４スイッチＳＷ４はオフ動作）することにより、電流生成回路１４からの充電電流Ｉｊで充電されることにより充電開始電圧Ｖｔｈからオーディオ信号ｅSの振幅に応じた電圧（充電終了電圧）に上昇される。その充電動作の終了後に第４スイッチＳＷ４がオン動作（このとき、第２スイッチＳＷ２はオフ動作）することにより、蓄積された電荷が一定の放電電流Ｉｄで放電される。そして、この放電動作において、第２コンデンサＣ２の電圧が充電終了電圧から所定の閾値電圧Ｖｔｈに低下するまでの放電時間がオーディオ信号ｅSの振幅（瞬時電圧値）に応じた時間として生成される。
【００５６】
第１ＲＳフリップフロップ回路１７は、第１コンデンサＣ１の各放電期間に、当該第１コンデンサＣ１の放電時間と同一のパルス幅を有するパルス信号を生成するとともに、第３切換信号φ３を生成する回路である。
【００５７】
第１ＲＳフリップフロップ回路１７は、２つのＮＡＮＤゲート（第１ＮＡＮＤ回路ＮＡ１と第２ＮＡＮＤ回路ＮＡ２）によって構成されたＲＳフリップフロップ回路である。第１コンデンサＣ１の電圧が第１ＮＡＮＤ回路ＮＡ１に第１リセット信号ｒｅｓ１として入力され、その第１ＮＡＮＤ回路ＮＡ１から出力ｒｓｏｕｔ１が出力される。また、立下りエッジ検出回路１３から出力される第１セット信号ｓｅｔ１（瞬時的に閾値電圧Ｖｔｈよりも低いレベルに立ち下がる信号）が第２ＮＡＮＤ回路ＮＡ２に入力され、その第２ＮＡＮＤ回路ＮＡ２から第３切換信号φ３が出力される。
【００５８】
第１ＲＳフリップフロップ回路１７は、第１セット信号ｓｅｔ１が入力されると、出力ｒｓｏｕｔ１をローレベル、第３切換信号φ３をハイレベル反転し、第１コンデンサＣ１の電圧がローレベル（閾値電圧Ｖｔｈ以下）になる、すなわち、第１リセット信号ｒｅｓ１が入力されると、出力ｒｓｏｕｔ１をハイレベル、第３切換信号φ３をローレベルに反転する。第１セット信号ｓｅｔ１の入力タイミングは第１コンデンサＣ１の放電開始タイミングに対応し、第１リセット信号ｒｅｓ１の入力タイミングは第１コンデンサＣ１の電圧が閾値電圧ｖｔｈに低下したタイミングであるから、出力ｒｓｏｕｔ１のローレベルの期間は第１コンデンサＣ１の放電時間に相当する。
【００５９】
従って、第１ＲＳフリップフロップ回路１７の第１ＮＡＮＤ回路ＮＡ１の出力端子からは、第１コンデンサＣ１の各放電期間に当該第１コンデンサＣ１の放電時間と同一のパルス幅を有するパルス信号が出力ｒｓｏｕｔ１として出力される。
【００６０】
第２ＲＳフリップフロップ回路１８は、第２コンデンサＣ２の各放電期間に、当該第２コンデンサＣ２の放電時間と同一のパルス幅を有するパルス信号を生成するとともに、第４切換信号φ４を生成する回路である。
【００６１】
第２ＲＳフリップフロップ回路１８も第１ＲＳフリップフロップ回路１７と同様に、２つのＮＡＮＤゲート（第３ＮＡＮＤ回路ＮＡ３と第４ＮＡＮＤ回路ＮＡ４）によって構成されたＲＳフリップフロップ回路である。第２コンデンサＣ２の電圧が第３ＮＡＮＤ回路ＮＡ３に第２リセット信号ｒｅｓ２として入力され、その第３ＮＡＮＤ回路ＮＡ３から出力ｒｓｏｕｔ２が出力される。また、立下りエッジ検出回路１３から出力される第２セット信号ｓｅｔ２（瞬時的に閾値電圧Ｖｔｈよりも低いレベルに立ち下がる信号）が第４ＮＡＮＤ回路ＮＡ４に入力され、その第４ＮＡＮＤ回路ＮＡ４から第４切換信号φ４が出力される。
【００６２】
第２ＲＳフリップフロップ回路１８は、第２セット信号ｓｅｔ２が入力されると、出力ｒｓｏｕｔ２をローレベル、第４切換信号φ４をハイレベル反転し、第２コンデンサＣ２の電圧がローレベル（閾値電圧Ｖｔｈ以下）になる、すなわち、第２リセット信号ｒｅｓ２が入力されると、出力ｒｓｏｕｔ２をハイレベル、第４切換信号φ４をローレベルに反転する。第２セット信号ｓｅｔ２の入力タイミングは第２コンデンサＣ２の放電開始タイミングに対応し、第２リセット信号ｒｅｓ２の入力タイミングは第２コンデンサＣ２の電圧が閾値電圧ｖｔｈに低下したタイミングであるから、出力ｒｓｏｕｔ２のローレベルの期間は第２コンデンサＣ２の放電時間に相当する。
【００６３】
従って、第２ＲＳフリップフロップ回路１８の第３ＮＡＮＤ回路ＮＡ３の出力端子からは、第２コンデンサＣ２の各放電期間に当該第２コンデンサＣ２の放電時間と同一のパルス幅を有するパルス信号が出力ｒｓｏｕｔ２として出力される。
【００６４】
信号出力回路１９は、第１ＲＳフリップフロップ回路１７から出力される出力ｒｓｏｕｔ１と第２ＲＳフリップフロップ回路１８から出力される出力ｒｓｏｕｔ２を合成する回路である。信号出力回路１９は、ＮＡＮＤゲート（第５ＮＡＮＤ回路ＮＡ５）で構成されている。出力ｒｓｏｕｔ１は基準クロックＭＣＬＫのローレベルの期間にだけパルス信号（第１コンデンサＣ１の放電時間と同一のパルス幅を有するパルス信号）が発生する信号である一方、出力ｒｓｏｕｔ２は基準クロックＭＣＬＫのハイレベルの期間にだけパルス信号（第２コンデンサＣ２の放電時間と同一のパルス幅を有するパルス信号）が発生する信号であるから、信号出力回路１９からは出力ｒｓｏｕｔ１のパルス信号と出力ｒｓｏｕｔ２のパルス信号とが交互に組み合されたパルス信号（基準クロックＭＣＬＫの半周期と同一の周期でオーディオ信号のｅSの振幅（瞬時電圧値）に対応したパルス幅を有するパルス列の信号）がパルス幅変調ＰＭＷｏｕｔとして出力される。
【００６５】
［電流生成回路１４の構成］
図３は電流生成回路１４の回路図である。電流生成回路１４は、定電流生成手段３１と、差動回路３２と、電流電圧変換手段（以下、ＩＶ変換回路という。）３３，３５と、電圧電流変換手段（以下、ＶＩ変換回路という。）３４，３６とを有している。また、電流生成回路１４は、オーディオ信号ｅSに対応する電流Δｉを直流バイアス電流Ｉｃに加算するための加算手段（オーディオ信号発生源ＡＵがトランジスタＱ１のベースに接続された構成）をさらに有している。
【００６６】
電流生成回路１４は、共通の定電流生成手段３１が生成する定電流から、充電電流Ｉｊの直流バイアス電流Ｉｃと、放電電流Ｉｄとを生成する。従って、定電流生成手段３１の温度係数に起因して、温度変化により、直流バイアス電流Ｉｃと放電電流Ｉｄとが変動する場合であっても、直流バイアス電流Ｉｃと放電電流Ｉｄとの変動誤差が相互に打ち消され、直流バイアス電流Ｉｃと放電電流Ｉｄとの電流値の比を一定比（例えば、Ｉｃ：Ｉｄ＝１：２）に維持することができる。
【００６７】
定電流生成手段３１は、一般的な定電流回路が採用される（以下、定電流回路３１という）。例えば、定電流回路３１は、ＪＦＥＴ及び抵抗から構成された回路、又は、電圧源、抵抗及びバイポーラトランジスタから構成された回路が採用される。定電流回路３１は、定電流Ｉ１を生成し、差動回路３２およびＩＶ変換回路３３に供給する。
【００６８】
差動回路３２は、定電流回路３１に接続されており、定電流回路３１から供給される電流Ｉ１の１／２の大きさの電流Ｉ２を生成する。詳細には、差動回路３２は、オーディオ信号源ＡＵからのオーディオ信号ｅＳを電圧電流変換した電流±Δｉを、電流Ｉ２に加算した電流Ｉ２±Δｉを生成する。差動回路３２は、npn型トランジスタＱ１，Ｑ２と、抵抗Ｒ１，Ｒ２，Ｒ６，Ｒ７とを含む。トランジスタＱ１は、エミッタが抵抗Ｒ６を介して定電流回路３１に接続され、コレクタが抵抗Ｒ１を介して電源電圧ＶＣＣに接続され、ベースがオーディオ信号源ＡＵに接続されている。トランジスタＱ２は、エミッタが抵抗Ｒ７を介して定電流回路３１に接続され、コレクタが抵抗Ｒ２を介して電源電圧ＶＣＣに接続され、ベースが接地電位に接続されている（但し、実回路上は、ベースは負帰還をかけることがある）。抵抗Ｒ１と抵抗Ｒ２とは抵抗値が同じ抵抗素子が採用され（Ｒ１＝Ｒ２であり）、トランジスタＱ１とトランジスタＱ２とは特性（例えば、導通開始電圧（ベースエミッタ間電圧）、内部抵抗、温度係数等）が同じトランジスタが採用され、抵抗Ｒ６と抵抗Ｒ７とは抵抗値及び温度係数が同じ抵抗素子が採用されている。
【００６９】
差動回路３２においては、トランジスタＱ１のコレクタからエミッタに向かって電流Ｉ２＋Δｉが流れ、トランジスタＱ２のコレクタからエミッタに向かって電流Ｉ２−Δｉが流れる。オーディオ信号ｅＳの振幅値が０である場合（無信号時）には、Δｉが０であるので、トランジスタＱ１のコレクタからエミッタに向かって電流Ｉ２が流れ、トランジスタＱ２のコレクタからエミッタに向かって電流Ｉ２が流れる。
【００７０】
ＩＶ変換回路３３は、定電流回路３１から電流Ｉ１が供給され、当該電流Ｉ１を電流電圧変換することによって電圧Ｖｂ２を生成する。ＩＶ変換回路３３は、抵抗Ｒ３を含む。抵抗Ｒ３の一端は、定電流回路３１とトランジスタＱ４のベースとに接続され、他端は電源電圧−ＶＣＣに接続されている。抵抗Ｒ３の両端に電圧Ｖｂ２が生成され、電圧Ｖｂ２がＶＩ変換回路３４に供給される。
【００７１】
ＶＩ変換回路３４は、ＩＶ変換回路３３から電圧Ｖｂ２が供給され、当該電圧Ｖｂ２を電圧電流変換することによって放電電流Ｉｄを生成する。ＶＩ変換回路３４は、npn型トランジスタＱ４及び抵抗Ｒ５を含む。トランジスタＱ４は、ベースが定電流回路３１と抵抗Ｒ３との接続点に接続され、エミッタが抵抗Ｒ５を介して電源電圧−ＶＣＣに接続され、コレクタが放電電流Ｉｄを出力するノードになっている。つまり、トランジスタＱ４のコレクタは、第３スイッチＳＷ３を介して第１コンデンサＣ１に接続され、かつ、第４スイッチＳＷ４を介して第２コンデンサＣ２に接続されている。
【００７２】
ＩＶ変換回路３５は、差動回路３２によって生成される電流Ｉ２＋Δｉを電流電圧変換することによって電圧Ｖｂ１を生成する。ＩＶ変換回路３５は、差動回路３２の一部である抵抗Ｒ１を含む。抵抗Ｒ１の一端は、トランジスタＱ１のコレクタと、トランジスタＱ３のベースとに接続され、他端は電源電圧ＶＣＣに接続されている。抵抗Ｒ１の両端に電圧Ｖｂ１が生成され、電圧Ｖｂ１がＶＩ変換回路３６に供給される。
【００７３】
ＶＩ変換回路３６は、ＩＶ変換回路３５から電圧Ｖｂ１が供給され、当該電圧Ｖｂ１を電圧電流変換することによって充電電流Ｉｃ＋Δｉを生成する。ＶＩ変換回路３６は、pnp型トランジスタＱ３及び抵抗Ｒ４を含む。トランジスタＱ３は、ベースがトランジスタＱ１と抵抗Ｒ１との接続点に接続され、エミッタが抵抗Ｒ４を介して電源電圧ＶＣＣに接続され、コレクタが充電電流Ｉｃ＋Δｉを出力するノードになっている。つまり、トランジスタＱ３のコレクタは、第１スイッチＳＷ１を介して第１コンデンサＣ１に接続され、かつ、第２スイッチＳＷ２を介して第２コンデンサＣ２に接続されている。トランジスタＱ３とトランジスタＱ４とは特性（例えば、導通開始電圧、内部抵抗、温度係数等）が同じトランジスタが採用されている。抵抗Ｒ４と抵抗Ｒ５との関係は、抵抗値がＲ４＝２Ｒ５になっている。
【００７４】
以下、電流生成回路１４が各素子の温度係数に影響されずに、Ｉｃ：Ｉｄ＝１：２の関係を維持できることを説明する。なお、以下においては、オーディオ信号が無信号（Δｉ＝０）であるとする。
定電流回路３１と差動回路３２との関係により、上記の通り、電流Ｉ１、Ｉ２の関係は以下の通りである。
Ｉ１＝２Ｉ２  （式１）
【００７５】
ＩＶ変換回路３５，３３で生成される電圧Ｖｂ１，Ｖｂ２は以下の通りである。
Ｖｂ１＝Ｒ１・Ｉ２  （式２）
Ｖｂ２＝Ｒ３・Ｉ１  （式３）
【００７６】
トランジスタＱ３のエミッタからコレクタに流れる電流Ｉｃ、トランジスタＱ４のコレクタからエミッタに流れる電流Ｉｄは以下の通りである。但し、ＶｂｅはトランジスタＱ３、Ｑ４の導通開始電圧である。
Ｉｃ＝（Ｖｂ１−Ｖｂｅ）／Ｒ４  （式４）
Ｉｄ＝（Ｖｂ２−Ｖｂｅ）／Ｒ５  （式５）
【００７７】
ここで、Ｒ１＝２Ｒ３に設定すると、式１〜式３により、Ｖｂ２は以下の式に展開され、Ｖｂ１と等しくなる。
Ｖｂ２＝Ｒ３・Ｉ１＝（Ｒ１／２）・２Ｉ２＝Ｒ１・Ｉ２＝Ｖｂ１  （式６）
【００７８】
上記の通り、Ｒ４＝２Ｒ５であるので、式４〜式６から、直流バイアス電流Ｉｃ：放電電流Ｉｄ＝１：２の関係が得られる。ここで、トランジスタＱ３、Ｑ４の温度係数に基づくＶｂｅの変化分をΔＶｂｅとすると、式１〜式５を展開し、直流バイアス電流Ｉｃおよび放電電流Ｉｄは以下の通りになる。
Ｉｃ＝（Ｒ１・Ｉ２−（Ｖｂ２＋ΔＶｂｅ））／Ｒ４
＝（Ｒ１・Ｉ１−２（Ｖｂ２＋ΔＶｂｅ））／２Ｒ４  （式７）
Ｉｄ＝（Ｒ３・Ｉ１−（Ｖｂｅ＋ΔＶｂｅ））／Ｒ５
＝（Ｒ１・Ｉ１−２（Ｖｂｅ＋ΔＶｂｅ）／Ｒ４
＝２（Ｒ１・Ｉ１−２（Ｖｂ２＋ΔＶｂｅ））／２Ｒ４  （式８）
従って、トランジスタＱ３、Ｑ４の温度係数に基づくＶｂｅの変化分ΔＶｂｅが直流バイアス電流Ｉｃおよび放電電流Ｉｄに含まれる場合であっても、Ｉｃ：Ｉｄ＝１：２の関係が維持される。
【００７９】
以上のように、温度係数によって直流バイアス電流Ｉｃと放電電流Ｉｄとが変動したとしても、直流バイアス電流Ｉｃと放電電流Ｉｄとの電流値の比をＩｃ：Ｉｄ＝１：２の関係に維持することができる。つまり、直流バイアス電流Ｉｃが増加して第１，第２コンデンサＣ１，Ｃ２の充電終了電圧が大きくなっても、放電電流Ｉｄも同じ割合で大きくなっているので、第１，第２コンデンサＣ１，Ｃ２の電圧が閾値電圧に達するまでの時間は温度によって変動しない。また、放電電流Ｉｄが増加して第１，第２コンデンサＣ１，Ｃ２の放電速度が増加しても、直流バイアス電流Ｉｃも同じ割合で増加するので、第１，第２コンデンサＣ１，Ｃ２の充電終了電圧が増加し、放電電流Ｉｄによる放電によって第１，第２コンデンサＣ１，Ｃ２の電圧が閾値電圧に達するまでの時間は温度によって変動しない。その結果、温度係数によって放電電流Ｉｄと直流バイアス電流Ｉｃが変動したとしても、オーディオ信号ｅＳに正確に対応したパルス幅変調信号ＰＷＭｏｕｔを出力することができる。
【００８０】
図４は、別の実施形態による電流生成回路１４’を示す回路図である。電流生成回路１４’は、定電流生成手段３１として定電流回路３１の代わりに抵抗Ｒ８が採用されている。その他の構成は図３の電流生成回路１４と同じである。
【００８１】
なお、図３および図４において、トランジスタＱ１およびＱ２、Ｑ３およびＱ４をそれぞれnpn型トランジスタとpnp型トランジスタとを接合したインバーテッド型の構成が採用されてもよい。
【００８２】
［パルス幅変調回路の動作］
次に、パルス幅変調回路１の動作を図５〜図６のタイムチャートを用いて説明する。
【００８３】
図５は、オーディオ信号の振幅が０である（つまり、充電電流Ｉｊ＝直流バイアス電流Ｉｃ）場合のタイムチャートである。なお、図５（ｆ），（ｇ）における実線Ｎ１は温度に応じて放電電流Ｉｄ及び直流バイアス電流Ｉｃの電流値が変動していない場合のコンデンサＣ１，Ｃ２の電圧波形であり、破線Ｎ２は温度に応じて放電電流Ｉｄ及び直流バイアス電流Ｉｃが増加する場合のコンデンサＣ１，Ｃ２の電圧波形であり、破線Ｎ３は温度に応じて放電電流Ｉｄ及び直流バイアス電流Ｉｃが減少する場合のコンデンサＣ１，Ｃ２の電圧波形である。まずは、温度によって放電電流Ｉｄ及び直流バイアス電流Ｉｃが変動しない場合について、パルス幅変調回路１の基本動作を説明する。
【００８４】
第１切換信号φ１のハイレベルの期間とローレベルの期間はそれぞれ第１コンデンサＣ１の充電期間と放電期間とになっている。第１切換信号φ１がハイレベルに反転すると、第１スイッチＳＷ１が電流生成回路１４の充電電流Ｉｊの出力ノードを第１コンデンサＣ１に接続し、電流生成回路１４からの充電電流Ｉｊによる第１コンデンサＣ１の充電が開始される。その充電動作は第１切換信号φ１がローレベルに反転し、第１スイッチＳＷ１が電流生成回路１４を切り離すまで継続される（図５の（ｂ），（ｆ）参照）。
【００８５】
第１切換信号φ１がローレベルに反転し、放電期間に移行すると、そのローレベル反転を検出した第１セット信号ｓｅｔ１によって第１ＲＳフリップフロップ回路１７から出力される第３切換信号φ３がハイレベルに反転し、これにより第３スイッチＳＷ３が電流生成回路１４の放電電流Ｉｄの出力ノードを第１コンデンサＣ１に接続して電流生成回路１４からの放電電流Ｉｄによる第１コンデンサＣ１の放電が開始される。その放電動作は第１コンデンサＣ１の電圧が閾値電圧Ｖｔｈに低下し、これにより第３切換信号φ３がローレベルに反転し、第３スイッチＳＷ３が電流生成回路１４を切り離すまで継続される（図５の（ｂ），（ｄ），（ｆ）参照）。
【００８６】
放電期間では、第１ＲＳフリップフロップ回路１７から、第１セット信号ｓｅｔ１が入力されると同時にローレベルに反転し、第１リセット信号ｒｅｓ１として入力される第１コンデンサＣ１の電圧が閾値電圧Ｖｔｈに低下すると同時にハイレベルに反転するパルス信号が出力ｒｓｏｕｔ１として出力される。すなわち、オーディオ信号ｅSの振幅に対応したパルス幅を有するパルス信号が生成される（図５の（ｊ）参照）。
【００８７】
また、第２切換信号φ２のハイレベルの期間とローレベルの期間はそれぞれ第２コンデンサＣ２の充電期間と放電期間とになっている。第２切換信号φ２は、デッドタイムを無視すると、第１切換信号φ１の位相を反転した信号となっているので、第２コンデンサＣ２に対して上記の第１コンデンサＣ１における充放電動作と同様の充放電動作が、第１切換信号φ１の半周期だけずれて行われる（図５の（ｃ），（ｅ），（ｇ），（ｉ）参照）。
【００８８】
従って、第２コンデンサＣ２の放電期間では、第２ＲＳフリップフロップ回路１８から、第２セット信号ｓｅｔ２が入力されると同時にローレベルに反転し、第２リセット信号ｒｅｓ２として入力される第２コンデンサＣ２の電圧が閾値電圧Ｖｔｈに低下すると同時にハイレベルに反転するパルス信号が出力ｒｓｏｕｔ２として出力される。すなわち、オーディオ信号ｅSの振幅に対応したパルス幅を有するパルス信号が生成される（図５の（ｋ）参照）。
【００８９】
第１，第２フリップフロップ回路１７，１８から出力される出力ｒｓｏｕｔ１及び出力ｒｓｏｕｔ２は、信号出力回路１９によって合成されてパルス幅変調信号ＰＷＭｏｕｔ（出力ｒｓｏｕｔ１の波形と出力ｒｓｏｕｔ２の波形を合成した信号）として出力される（図５の（ｌ）参照）。
【００９０】
なお、図６に示すように、オーディオ信号ｅSの振幅が正の場合には、充電電流Ｉｊ＝Ｉｃ＋Δｉの大きさが大となり、第１，第２コンデンサＣ１，Ｃ２の一端における充電電圧波形の傾きもオーディオ信号ｅSの振幅が０の場合に比べて大となる。そのため、第１又は第２切換信号φ１，φ２のレベルがハイレベルからローレベルに反転する時点での第１，第２コンデンサＣ１，Ｃ２の端子電圧は、オーディオ信号ｅSが無信号の場合に比べて高くなり、これらが放電電流Ｉｄによって放電されるとき、オーディオ信号ｅSが無信号の場合に比べて、放電が開始されてから閾値電圧Ｖｔｈに達する時間が長くなる。したがって、図６（ｌ）に示すように、図５に示したオーディオ信号ｅSが無信号の場合に比べ、ハイレベルの時間が長いパルス幅変調信号ＰＷＭｏｕｔが出力される。このように、オーディオ信号ｅSの振幅に応じたパルス幅変調信号ＰＷＭｏｕｔが出力されることになる。
【００９１】
図示しないが、同様に、オーディオ信号ｅSが負の場合には、充電電流Ｉｊ＝Ｉｃ＋Δｉの大きさが小となり、第１，第２コンデンサＣ１，Ｃ２の一端における充電電圧波形の傾きも小となる。そのため、第１又は第２切換信号φ１，φ２のレベルがハイレベルからローレベルに反転する時点での第１，第２コンデンサＣ１，Ｃ２の端子電圧は、オーディオ信号ｅSが無信号の場合に比べて低くなり、これらが放電電流Ｉｄによって放電されるとき、オーディオ信号ｅSが無信号の場合に比べて、放電が開始されてから閾値電圧Ｖｔｈに達する時間が短くなる。したがって、オーディオ信号ｅSが無信号の場合に比べ、ハイレベルの時間が短いパルス幅変調信号ＰＷＭｏｕｔが出力される。
【００９２】
次に、図５（ｆ）の破線Ｎ２を参照して、オーディオ信号の振幅が０であり、温度に応じて放電電流Ｉｄ及び直流バイアス電流Ｉｃが共に増加する場合を説明する。上記の通り、放電電流Ｉｄ及び直流バイアス電流Ｉｃは温度に起因して共に増加しているが、Ｉｃ：Ｉｄ＝１：２の関係を維持している。従って、第１コンデンサＣ１が直流バイアス電流Ｉｃによって充電され、第１切換信号φ１がハイレベルからローレベルに反転する際における第１コンデンサＣ１の充電終了電圧は、温度によって直流バイアス電流Ｉｃ及び放電電流Ｉｄが変動していない実線Ｎ１の場合と比べて高くなっているが、直流バイアス電流Ｉｃと同じ比率で放電電流Ｉｄも増加しているので、第１コンデンサＣ１が放電電流Ｉｄによって放電され、閾値電圧Ｖｔｈに達するまでの時間は実線Ｎ１の場合と同じになっている。なお、図５（ｇ）の破線Ｎ２のように、第２コンデンサＣ２についても同様に放電電流Ｉｄによって放電され、閾値電圧Ｖｔｈに到達するまでの時間は実線Ｎ１の場合と同じである。その結果、温度に応じて放電電流Ｉｄ及び直流バイアス電流Ｉｃは共に増加しているが、実線Ｎ１の場合と同様に、正常なパルス幅変調信号ＰＷＭｏｕｔを出力することができる。
【００９３】
次に、図５（ｆ）の破線Ｎ３を参照して、オーディオ信号ｅＳの振幅が０であり、温度に応じて放電電流Ｉｄ及び直流バイアス電流Ｉｃが共に減少する場合を説明する。上記の通り、放電電流Ｉｄ及び直流バイアス電流Ｉｃは温度に起因して共に減少しているが、Ｉｃ：Ｉｄ＝１：２の関係を維持している。従って、第１コンデンサＣ１が直流バイアス電流Ｉｃによって充電され、第１切換信号φ１がハイレベルからローレベルに反転する際における第１コンデンサＣ１の充電完了電圧は、温度に応じて直流バイアス電流Ｉｃ及び放電電流Ｉｄが変動していない実線Ｎ１の場合と比べて低くなっているが、直流バイアス電流Ｉｃと同じ割合で放電電流Ｉｄも減少しているので、第１コンデンサＣ１が放電電流Ｉｄによって放電され、閾値電圧Ｖｔｈに達するまでの時間は実線Ｎ１の場合と同じになっている。なお、図５（ｇ）の破線Ｎ３のように、第２コンデンサＣ２についても同様に放電電流Ｉｄによって放電され、閾値電圧Ｖｔｈに達するまでの時間は実線Ｎ１の場合と同じである。その結果、温度に応じて放電電流Ｉｄ及び直流バイアス電流Ｉｃは共に減少しているが、実線Ｎ１の場合と同様に、正常なパルス幅変調信号ＰＷＭｏｕｔを出力することができる。
【００９４】
［別の実施形態］
次に、本発明の別の実施形態によるパルス幅変調回路１’を説明する。図７は、パルス幅変調回路１’の要部を示すブロック回路図である。なお、図７では、図２に対して異なる部分のみを記載し、基準クロック生成回路１１、デッドタイム生成回路１２、立下りエッジ回路１３、第１ＲＳフリップフロップ回路１７、第２ＲＳフリップフロップ回路１８および信号出力回路１９は省略している。パルス幅変調回路１’は、充放電期間における第１，第２コンデンサＣ１，Ｃ２の電圧の変化方向を逆にしたものである。すなわち、充電電流Ｉｊ（＝Ｉｃ＋Δｉ）及び放電電流Ｉｄの向きが図２のパルス幅変調回路１と逆になっており、第１切換信号φ１がハイレベルの期間に充電電流Ｉｊによって第１コンデンサＣ１を放電（すなわち、接地電位に対してマイナス方向に充電）し、第１切換信号φ１がローレベルの期間に放電電流Ｉｄによって第１コンデンサＣ１を充電（すなわち、接地電位に対してプラス方向に放電）する。また、パルス幅変調回路１’は、閾値電圧の代わりに第１，第２コンデンサＣ１，Ｃ２の充電電圧を基準電圧Ｖｒｅｆと比較するための比較回路２７，２８が設けられている。なお、このパルス幅変調回路１’の詳細については上記特許文献２に開示されている。
【００９５】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。直流バイアス電流Ｉｃと放電電流Ｉｄとの一定比は１：２に限定されず、回路構成によっては１：１や２：３とする場合もある。
【産業上の利用可能性】
【００９６】
本発明はオーディオ用スイッチングアンプのパルス幅変調回路に好適に適用され得る。
【符号の説明】
【００９７】
１，１’  パルス幅変調回路
２  スイッチング回路
３  ローパスフィルタ回路
４  第１電源
５  第２電源
１１  基準クロック生成回路
１２  デッドタイム生成回路
１３  立下りエッジ検出回路
１４  電流生成回路
１６  電流バイパス回路
１７  第１ＲＳフリップフロップ回路
１８  第２ＲＳフリップフロップ回路
１９  信号出力回路
２３  電圧源
Ｃ１  第１コンデンサ
Ｃ２  第２コンデンサ
ｅS  オーディオ信号
Ｉｃ  直流バイアス電流
Ｉｄ  放電電流
ｒｅｓ１  第１リセット信号
ｒｅｓ２  第２リセット信号
ｓｅｔ１  第１セット信号
ｓｅｔ２  第２セット信号
ＳＷ１  第１スイッチ
ＳＷ２  第２スイッチ
ＳＷ３  第３スイッチ
ＳＷ４  第４スイッチ
Ｖｔｈ  閾値電圧
φ１  第１切換信号
φ２  第２切換信号
φ３  第３切換信号
φ４  第４切換信号
【図１】
2011029859.tif 000003
【図２】
2011029859.tif 000004
【図３】
2011029859.tif 000005
【図４】
2011029859.tif 000006
【図５】
2011029859.tif 000007
【図６】
2011029859.tif 000008
【図７】
2011029859.tif 000009
【図８】
2011029859.tif 000010
【図９】
2011029859.tif 000011
【図１０】
2011029859.tif 000012