(57)【要約】      （修正有）【課題】超音波診断システム等に用いられる送信ドライバにて、出力トランジスタの製造ばらつきに依存せず、一定の出力波形の傾きを得る半導体集積回路装置を提供する。【解決手段】出力トランジスタのゲート幅を縮小し模造したレプリカを同一基板上に作成しかつ近接して配置することで両者が同じ製造ばらつきを持つ特徴を利用し、レプリカのオン抵抗が理想値と同じになるゲートソース電圧を、出力トランジスタのゲートソース間に与える電位差にする。【選択図】図１
2011061262.tif 000002
【特許請求の範囲】
【請求項１】
論理入力端子と、
前記論理入力端子に接続され、前記論理入力端子から入力された第１の基準電圧を有する第１の電圧パルス信号を、前記第１の基準電圧より高い第２の基準電圧をもとに第２の信号振幅を有する第２の電圧パルス信号にレベル変換して出力する第１の駆動回路部と、
前記第１の駆動回路部の出力端子に入力端子が接続され、前記第２の基準電位と接地電位との電位差を振幅とし、かつ、外部の出力負荷を駆動する信号である第３の電圧パルス信号を出力する第３のトランジスタ増幅器と、
前記第３のトランジスタ増幅器の出力端子に接続され、前記第３の電圧パルス信号を外部へ出力する出力端子と、
前記第３のトランジスタ増幅器よりもゲート幅の小さい第４のトランジスタと、
前記第４のトランジスタが持つ閾値電圧の製造ばらつきの情報に応じて、前記第２の基準電位のレベル変換を行って第３の基準電位を出力する第３の駆動回路と、
前記第３の駆動回路が出力した第３の基準電位を前記第１の駆動回路部に供給する電源と
が共通の半導体基板上に一体的に集積化されて成ることを特徴とする半導体集積回路装置。
【請求項２】
請求項１において、
前記第４のトランジスタと前記第３のトランジスタとは前記半導体集積回路装置内に互いに近接した位置に配置され、
前記第４のトランジスタと前記第３のトランジスタとの閾値電圧は互いに等しい
ことを特徴とする半導体集積回路装置。
【請求項３】
請求項１において、
前記第４のトランジスタは、前記第１の基準電位にて線形動作領域で常時バイアス印加されるように構成され、前記第４のトランジスタのドレインソース間に発生する電圧を、第１の電流源が電流を前記第４のトランジスタの第１のオン抵抗の理想値と等しい第１の抵抗に流して発生する第４の電圧をゲートソース間に負帰還することで、第４のトランジスタのオン抵抗が理想値に等しくなるように働くゲート・ソース間電圧を、前記第２の基準電位を基準として、前記第１の駆動回路部に供給する内部電源にレベルシフトする
ことを特徴とする半導体集積回路装置。
【請求項４】
請求項１において、
前記第３の電圧パルス信号を処理する回路よりも前記第２及び第４の電圧パルス信号を処理する回路の方が高い耐圧を有する
ことを特徴とする半導体集積回路装置。
【請求項５】
請求項１において、
前記第３の電圧パルス信号の反転極性を出力するために、前記論理入力端子と、前記第１の駆動回路部と、前記第３のトランジスタ増幅器と、前記出力端子と、前記第４のトランジスタと、前記第３の駆動回路と、前記電源とを含んで成る反転元回路が接地電位に対して反転形に形成された反転先回路が更に前記半導体基板上に一体的に集積化されて成り、
前記反転元回路におけるトランジスタのオン抵抗の理想値と、前記反転先回路におけるトランジスタのオン抵抗の理想値とが一致している
ことを特徴とする半導体集積回路装置。
【請求項６】
請求項４において、
前記第３の電圧パルス信号を出力する回路は、超音波振動子を駆動するトランジスタ増幅器を含む出力ドライバ部であり、
前記第１及び第２の電圧パルス信号を処理する回路は、前記トランジスタ増幅器の入力ゲートを駆動するゲートドライバ部であり、
前記ゲートドライバ部および前記出力ドライバ部は超音波診断装置用送信ドライバを構成し、
前記ゲートドライバ部と前記トランジスタ増幅器との対から成る前記送信ドライバをチャネルの一単位として前記チャネルを複数単位備え、複数単位の前記チャネルに相当する複数の前記送信ドライバが共通の半導体基板上に一体的に形成されて成る
ことを特徴とする半導体集積回路装置。
【請求項７】
ゲート端子が第３の入力端子に接続され、ソース端子に最も高電位である第２の基準電位が印加された第１のＰ型高耐圧ＭＯＳＦＥＴと、ゲート端子が第４の入力端子に接続され、ソース端子に最も低電位である第３の基準電位が印加された第１のＮ型高耐圧ＭＯＳＦＥＴと、前記第１のＰ型高耐圧ＭＯＳＦＥＴと前記第１のＮ型高耐圧ＭＯＳＦＥＴのドレイン端子同士が第３の出力端子に接続されて成る出力ドライバ部と、
第１の入力端子に接続され、第１の基準電位及び第１の電源電圧との差分電圧である第１の信号振幅を有する第１の電圧パルス信号を入力信号とし、電圧レベルシフト及びインピーダンス変換を行って前記第２の基準電位、及び第２の信号振幅を有する第２の電圧パルス信号を出力する第１の駆動回路と、ソース端子に第１の基準電位が印加され、ドレイン端子が第２の電流源に接続され、ゲート端子が第１のオペアンプの出力端子に接続された前記第１のＰ型高耐圧ＭＯＳＦＥＴと同一種類の素子でゲート幅を縮小した第２のＰ型高耐圧ＭＯＳＦＥＴと、前記第１のオペアンプの正側入力端子が前記第２のＰ型高耐圧ＭＯＳＦＥＴのドレイン端子に接続され、前記第１のオペアンプの負側入力端子に前記第２の電流源と同一電流値を有する第１の電流源と、第１の抵抗との積で決まる第４の基準電位が印加され、前記第１の抵抗の他端に前記第１の基準電位が印加され、前記第１及び第２の電流源の他端に第２の電源電圧が印加されて成る第１の電圧比較回路部と、前記第１の電圧比較回路部の第２のＰ型高耐圧ＭＯＳＦＥＴのゲート・ソース間電圧を入力として電圧レベルシフト及びインピーダンス変換を行って前記第２の基準電位より前記第２のＰ型高耐圧ＭＯＳＦＥＴのゲート・ソース間電圧だけ低く、前記第２の基準電位と前記第２のＰ型高耐圧ＭＯＳＦＥＴのゲート・ソース間電圧の差分電圧が前記第２の信号振幅に等しい電圧を出力して前記第１の駆動回路の電源電圧として供給する第３の駆動回路から成る高電位側ゲートドライバ部と、
第２の入力端子に接続され、第１の基準電位及び第１の電源電圧との差分電圧である第１の信号振幅を有する第３の電圧パルス信号を入力信号とし、電圧レベルシフト及びインピーダンス変換を行って前記第３の基準電位、及び第３の信号振幅を有する第４の電圧パルス信号を出力する第２の駆動回路と、ソース端子に第１の基準電位が印加され、ドレイン端子が第４の電流源に接続され、ゲート端子が第２のオペアンプの出力端子に接続された前記第１のＮ型高耐圧ＭＯＳＦＥＴと同一種類の素子でゲート幅を縮小した第２のＮ型高耐圧ＭＯＳＦＥＴと、前記第２のオペアンプの正側入力端子が前記第２のＮ型高耐圧ＭＯＳＦＥＴのドレイン端子に接続され、前記第２のオペアンプの負側入力端子に前記第４の電流源と同一電流値を有する第３の電流源と、前記第１の抵抗と同一抵抗値を有する第２の抵抗との積で決まる第５の基準電位が印加され、前記第２の抵抗の他端に前記第１の基準電位が印加され、前記第３及び第４の電流源の他端に前記第１の電源電圧が印加されて成る第２の電圧比較回路部と、前記第２の電圧比較回路部の第２のＮ型高耐圧ＭＯＳＦＥＴのゲート・ソース間電圧を入力として電圧レベルシフト及びインピーダンス変換を行って前記第３の基準電位より前記第２のＮ型高耐圧ＭＯＳＦＥＴのゲート・ソース間電圧だけ高く、前記第３の基準電位と前記第２のＮ型高耐圧ＭＯＳＦＥＴのゲート・ソース間電圧の差分電圧が前記第３の信号振幅に等しい電圧を出力して前記第２の駆動回路の電源電圧として供給する第４の駆動回路から成る低電位側ゲートドライバ部と
を備え、前記第１の出力端子と前記第３の入力端子とが接続され、前記第２の出力端子と前記第４の入力端子とが接続されて成る１チャネル分の電圧パルス発生送信回路が複数個、共通の半導体基板上に一体的に形成されて複数チャネルに対応する電圧パルス発生送信回路を構成する
ことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧高速電力スイッチング回路や高耐圧高電力ドライバ回路、およびそれらを有する半導体集積回路装置に係り、特に超音波診断装置の送信ドライバ回路を構成する高耐圧及び低耐圧の半導体素子を単結晶シリコン基板のような共通の基板上に一体的に集積した半導体集積回路装置に関する。
【背景技術】
【０００２】
従来、イメージセンサに使用するTFTアレイにて、オン抵抗の特性劣化分に応じて補正表をもとにゲートを駆動する送信回路があった（例えば、特許文献１参照）。
【０００３】
また、従来、超音波診断装置に使用する送信ドライバにて、交流負帰還を適用して送信する周波数の高周波歪成分を減らすための送信回路があった（例えば、特許文献２参照）。
【０００４】
また、従来、低圧の駆動部と高圧の駆動部とを同一基板上に集積化し、出力トランジスタのゲートを駆動する駆動回路部の電源を内部電源にて供給する送信回路があった（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０８−２４２３３１号公報
【特許文献２】特開２００８−１８８３２１号公報
【特許文献３】特開２００８−２５２４３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、超音波診断装置において、診断画像の品質向上が要求されるようになってきている。超音波診断装置向けの送信回路は通常、複数チャネルで構成される。診断画像の品質向上には、単一チャネルの出力波形対称性、及び複数チャネル間の出力波形均一性が重要である。
【０００７】
送信回路の単一チャネルの出力波形に着目すると、送信回路は、接地電位を基準に高圧高電位側の短形波パルス及び高圧低電位側の短形波パルスを生成して正負両極の出力波形を超音波振動子に印加する。出力波形対称性向上には、出力波形に含まれる基本周波数の高調波成分低減が重要であり、その為に、送信ドライバの出力波形の正電位パルス波形の立上り（tr+）時間と立下り時間（tf+）、および負電位パルス波形の立上り（tr-）時間と立下り時間（tf-）全てが同じであることが求められる。
【０００８】
また、送信回路の複数チャネルの出力波形に着目すると、生体に送信する超音波波面は、複数チャネルの出力波形の重ね合わせで生成され、良好な送信波面を得る為には、各チャネルの出力波形が均一であることが求められる。
【０００９】
送信回路の各チャネルの出力波形がtr+=tf+=tr-=tf-を満たすとき、波形対称性と波形均一性とが両立的に実現できるが、実際には出力トランジスタのオン抵抗の製造ばらつき等により、出力波形にはばらつきが生じてしまう。
【００１０】
特許文献１に記載された従来技術は、同一材料によるTFTとTFTを駆動するゲートドライバとの組合せを模造したレプリカを、本体と同じ条件でバイアスした専用モニタ回路に備えている。専用モニタ回路にて、レプリカのソースドレイン間電流と出力ドライバが理想値の場合に得られるソースドレイン間電流とを比較し、両者の電流を等しくするために必要なゲート電圧について補正表を基に求め、電流電圧変換しTFTを駆動するゲート電圧振幅値に反映している。しかし、この方式では補正表を基に制御を行うため、ソースドレイン電流とゲート電圧との関係が補正表の範囲を外れるほど大きな製造ばらつきに対しては、制御が実現できない。また、レプリカが本体と同じバイアス条件であるために、同文献の従来技術を超音波診断装置の送信ドライバに適用すると、高電圧を扱うため、消費電力が大きくなる不都合がある。
【００１１】
特許文献２に記載された従来技術は、超音波振動子を駆動する出力トランジスタのゲート端子に、出力トランジスタの出力端子から負帰還する回路である。しかし、送信ドライバから出力した電圧を基準にするため、送信波形が単発のパルス波形である場合、ゲート駆動動作時間的に追従できず、製造ばらつきに伴う出力波形の上下対称性の制御及び均一性の制御を実現できない。
【００１２】
特許文献３に記載された従来技術は、出力トランジスタのゲートを駆動する駆動回路部の電源を内部電源にて供給することで、低圧駆動部と高圧駆動部を一体化した回路方式である。しかし、同文献の従来技術においては出力トランジスタのゲートソースに印加されるパルス電圧の電圧振幅を、内部電源に設定した固定の電圧値で決定しているため、製造ばらつきに伴う出力波形の上下対称性及び均一性の制御を実現できない。
【００１３】
本発明の目的は、超音波診断装置等に用いられる、接地電位を含む正負電位を有する電圧パルスで振動子を駆動する送信回路において、前記課題であるデバイス製造ばらつきに伴う出力波形の波形対称性及び複数チャネル間の波形均一性を改善するために、製造ばらつきを低消費電力で補正する回路構成を提供し、複数チャネルを集積した送信回路を実現することにある。
【課題を解決するための手段】
【００１４】
本発明の代表的な構成の一例を示せば以下のようになる。すなわち、本発明の半導体集積回路装置は、論理入力端子と、前記論理入力端子に接続され、前記論理入力端子から入力された第１の基準電圧を有する第１の電圧パルス信号を、前記第１の基準電圧より高い第２の基準電圧をもとに第２の信号振幅を有する第２の電圧パルス信号にレベル変換して出力する第１の駆動回路部と、前記第１の駆動回路部の出力端子に入力端子が接続され、前記第２の基準電位と接地電位との電位差を振幅とし、かつ、外部の出力負荷を駆動する信号である第３の電圧パルス信号を出力する第３のトランジスタ増幅器と、前記第３のトランジスタ増幅器の出力端子に接続され、前記第３の電圧パルス信号を外部へ出力する出力端子と、前記第３のトランジスタ増幅器よりもゲート幅の小さい第４のトランジスタと、前記第４のトランジスタが持つ閾値電圧の製造ばらつきの情報に応じて、前記第２の基準電位のレベル変換を行って第３の基準電位を出力する第３の駆動回路と、前記第３の駆動回路が出力した第３の基準電位を前記第１の駆動回路部に供給する電源とが共通の半導体基板上に一体的に集積化されて成ることを特徴とする。
【発明の効果】
【００１５】
本発明の半導体集積回路装置によれば、デバイスの製造ばらつきに依存せず、波形対称性及び各チャネルの波形均一性に優れた出力波形を有する送信回路を低消費電力で実現可能であり、よって、例えば超音波診断装置用途のパルス送信回路において、複数チャネルを集積して小型化を図ると共に、基本周波数の高調波歪み成分を低減して出力波形品質を良好ならしめることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明を適用した送信ドライバ回路の構成図である。
【図２】本発明を適用した送信ドライバ回路図である。
【図３】本発明を適用したの他の実施例を示した構成図である。
【図４】従来の送信ドライバの構成図である。
【発明を実施するための形態】
【００１７】
本発明の半導体集積回路装置は、論理入力端子と、第１の駆動回路部と、第３のトランジスタ増幅器と、出力端子と、第４のトランジスタと、第３の駆動回路と、電源とを備えて構成される。
【００１８】
第１の駆動回路部は、論理入力端子に接続され、論理入力端子から入力された第１の基準電圧を有する第１の電圧パルス信号を、第１の基準電圧より高い第２の基準電圧をもとに第２の信号振幅を有する第２の電圧パルス信号にレベル変換して出力する。第３のトランジスタ増幅器は、第１の駆動回路部の出力端子に入力端子が接続され、第２の基準電位と接地電位との電位差を振幅とし、かつ、外部の出力負荷を駆動する信号である第３の電圧パルス信号を出力する。出力端子は、第３のトランジスタ増幅器の出力端子に接続され、第３の電圧パルス信号を外部へ出力する。第４のトランジスタは、第３のトランジスタ増幅器よりもゲート幅が小さい。第３の駆動回路は、第４のトランジスタが持つ閾値電圧の製造ばらつきの情報に応じて、第２の基準電位のレベル変換を行って第３の基準電位を出力する。電源は、第３の駆動回路が出力した第３の基準電位を第１の駆動回路部に供給する。
【００１９】
これら論理入力端子、第１の駆動回路部、第３のトランジスタ増幅器、出力端子、第４のトランジスタ、第３の駆動回路、および電源は、共通の半導体基板上に一体的に集積化されて半導体集積回路装置を構成する。
【００２０】
ここで、例えば、第４のトランジスタと第３のトランジスタとが半導体集積回路装置内に互いに近接した位置に配置され、第４のトランジスタと第３のトランジスタとの閾値電圧が互いに等しくなるように構成されれば好適である。
【００２１】
また、例えば、第４のトランジスタは、第１の基準電位にて線形動作領域で常時バイアス印加されるように構成されてもよい。その場合、第４のトランジスタのドレインソース間に発生する電圧を、第１の電流源が電流を第４のトランジスタの第１のオン抵抗の理想値と等しい第１の抵抗に流して発生する第４の電圧をゲートソース間に負帰還することで、第４のトランジスタのオン抵抗が理想値に等しくなるように働くゲート・ソース間電圧を、第２の基準電位を基準として、第１の駆動回路部に供給する内部電源にレベルシフトするように構成されれば好適である。
【００２２】
また、例えば、第３の電圧パルス信号を処理する回路よりも第２及び第４の電圧パルス信号を処理する回路の方が高い耐圧を有するように構成されれば好適である。
【００２３】
また、例えば、第３の電圧パルス信号の反転極性を出力するために、論理入力端子と、第１の駆動回路部と、第３のトランジスタ増幅器と、出力端子と、第４のトランジスタと、第３の駆動回路と、電源とを含んで成る反転元回路が接地電位に対して反転形に形成された反転先回路が更に前記半導体基板上に一体的に集積化されるように構成されてもよい。その場合、反転元回路におけるトランジスタのオン抵抗の理想値と、反転先回路におけるトランジスタのオン抵抗の理想値とが一致するように構成されれば好適である。
【００２４】
また、例えば、第３の電圧パルス信号を出力する回路は、超音波振動子を駆動するトランジスタ増幅器を含む出力ドライバ部であってもよく、第１及び第２の電圧パルス信号を処理する回路は、トランジスタ増幅器の入力ゲートを駆動するゲートドライバ部であってもよい。その場合、ゲートドライバ部および出力ドライバ部は超音波診断装置用送信ドライバを構成する。さらに、ゲートドライバ部とトランジスタ増幅器との対から成る送信ドライバをチャネルの一単位としてそのチャネルを複数単位備え、複数単位のチャネルに相当する複数の送信ドライバが共通の半導体基板上に一体的に形成されるように構成されれば好適である。
【００２５】
別の観点から捉えれば、本発明の半導体集積回路装置は、出力ドライバ部と、高電位側ゲートドライバ部と、低電位側ゲートドライバ部とを備えて構成される。
【００２６】
出力ドライバ部は、ゲート端子が第３の入力端子に接続され、ソース端子に最も高電位である第２の基準電位が印加された第１のＰ型高耐圧ＭＯＳＦＥＴと、ゲート端子が第４の入力端子に接続され、ソース端子に最も低電位である第３の基準電位が印加された第１のＮ型高耐圧ＭＯＳＦＥＴと、第１のＰ型高耐圧ＭＯＳＦＥＴと第１のＮ型高耐圧ＭＯＳＦＥＴのドレイン端子同士が第３の出力端子に接続されて構成される。
【００２７】
高電位側ゲートドライバ部は、第１の入力端子に接続され、第１の基準電位及び第１の電源電圧との差分電圧である第１の信号振幅を有する第１の電圧パルス信号を入力信号とし、電圧レベルシフト及びインピーダンス変換を行って第２の基準電位、及び第２の信号振幅を有する第２の電圧パルス信号を出力する第１の駆動回路と、ソース端子に第１の基準電位が印加され、ドレイン端子が第２の電流源に接続され、ゲート端子が第１のオペアンプの出力端子に接続された第１のＰ型高耐圧ＭＯＳＦＥＴと同一種類の素子でゲート幅を縮小した第２のＰ型高耐圧ＭＯＳＦＥＴと、第１のオペアンプの正側入力端子が第２のＰ型高耐圧ＭＯＳＦＥＴのドレイン端子に接続され、第１のオペアンプの負側入力端子に第２の電流源と同一電流値を有する第１の電流源と、第１の抵抗との積で決まる第４の基準電位が印加され、第１の抵抗の他端に第１の基準電位が印加され、第１及び第２の電流源の他端に第２の電源電圧が印加されて成る第１の電圧比較回路部と、第１の電圧比較回路部の第２のＰ型高耐圧ＭＯＳＦＥＴのゲート・ソース間電圧を入力として電圧レベルシフト及びインピーダンス変換を行って第２の基準電位より第２のＰ型高耐圧ＭＯＳＦＥＴのゲート・ソース間電圧だけ低く、第２の基準電位と第２のＰ型高耐圧ＭＯＳＦＥＴのゲート・ソース間電圧の差分電圧が第２の信号振幅に等しい電圧を出力して第１の駆動回路の電源電圧として供給する第３の駆動回路から構成される。
【００２８】
低電位側ゲートドライバ部は、第２の入力端子に接続され、第１の基準電位及び第１の電源電圧との差分電圧である第１の信号振幅を有する第３の電圧パルス信号を入力信号とし、電圧レベルシフト及びインピーダンス変換を行って第３の基準電位、及び第３の信号振幅を有する第４の電圧パルス信号を出力する第２の駆動回路と、ソース端子に第１の基準電位が印加され、ドレイン端子が第４の電流源に接続され、ゲート端子が第２のオペアンプの出力端子に接続された第１のＮ型高耐圧ＭＯＳＦＥＴと同一種類の素子でゲート幅を縮小した第２のＮ型高耐圧ＭＯＳＦＥＴと、第２のオペアンプの正側入力端子が第２のＮ型高耐圧ＭＯＳＦＥＴのドレイン端子に接続され、第２のオペアンプの負側入力端子に第４の電流源と同一電流値を有する第３の電流源と、第１の抵抗と同一抵抗値を有する第２の抵抗との積で決まる第５の基準電位が印加され、第２の抵抗の他端に第１の基準電位が印加され、第３及び第４の電流源の他端に第１の電源電圧が印加されて成る第２の電圧比較回路部と、第２の電圧比較回路部の第２のＮ型高耐圧ＭＯＳＦＥＴのゲート・ソース間電圧を入力として電圧レベルシフト及びインピーダンス変換を行って第３の基準電位より第２のＮ型高耐圧ＭＯＳＦＥＴのゲート・ソース間電圧だけ高く、第３の基準電位と第２のＮ型高耐圧ＭＯＳＦＥＴのゲート・ソース間電圧の差分電圧が第３の信号振幅に等しい電圧を出力して第２の駆動回路の電源電圧として供給する第４の駆動回路から構成される。
【００２９】
このような観点から本発明を捉えた場合、第１の出力端子と第３の入力端子とが接続され、第２の出力端子と第４の入力端子とが接続されて成る１チャネル分の電圧パルス発生送信回路が複数個、共通の半導体基板上に一体的に形成されて複数チャネルに対応する電圧パルス発生送信回路を構成することになる。
【００３０】
以下、本発明を実施するための最良の形態を実施例として、図面に基づいて詳細に説明する。実施例の各ブロックを構成する回路素子は公知の低耐圧及び高耐圧のCMOS、抵抗、容量、オペレーションアンプ、電流源等であり、集積回路技術によって、単結晶シリコンのような単一の半導体基板上に形成される。
【実施例１】
【００３１】
図1は本発明を適用した送信ドライバ回路の一実施例である第1の実施例（実施例１）を示した図である。
【００３２】
送信ドライバ回路は、出力ドライバ部30と、出力ドライバ部30の出力トランジスタの一方をなすN型MOSFET MN12を制御する高電位側ゲートドライバ部10と、出力ドライバ部30の出力トランジスタの他方をなすP型MOSFET MP22を制御する低電位側ゲートドライバ部20とを具備し、高電位側ゲートドライバ部10の出力および低電位側ゲートドライバ部20の出力のそれぞれが出力ドライバ部30に接続される。さらに、本実施例においては、高電位側ゲートドライバ部10と低電位側ゲートドライバ部20とは、接地電位に対して反転形の構成をなし、出力ドライバ部30のMN12およびMP22のドレイン端子にてそれぞれ結合している。高電位側ゲートドライバ部10と低電位側ゲートドライバ部20と出力ドライバ部30とは共通の半導体基板上に一体形成され、もって送信ドライバ回路は高電位側ゲートドライバ部10と低電位側ゲートドライバ部20と出力ドライバ部30とが集積化された半導体集積回路装置として実現される。
【００３３】
図2は図1の回路の動作を示した図である。図１に記載した参照符号を用いて図２に示した回路動作を以下に説明する。
【００３４】
高電位側ゲートドライバ部10が具備する駆動部D2および低電位側ゲートドライバ部20が具備する駆動部D1は、それぞれ端子IN1及びIN2に入力された入力信号を入力して、出力ドライバ部30の入力端子に出力する。
【００３５】
出力ドライバ部30の出力端子のOUTからは、出力ドライバ部30に供給する基準電位と接地電位間の電圧パルス信号を、外部負荷の振動子に出力する。
【００３６】
駆動部13にて、IN1に接続する入力回路D2にて信号受信し、入力された接地電位基準の信号を、送信ドライバに供給している高圧低電位(-HV)基準にレベルシフトし、次段のMN12のゲートソース間に出力する。
【００３７】
一方、反転回路も同様であり、駆動部23にて、IN2に接続する入力回路D1にて信号受信し、送信ドライバに供給している高圧高電位(+HV)にレベルシフトし、次段のMP22のゲートのゲートソース間に出力する。
【００３８】
ゲートドライバ部10は、駆動部13の他に電圧比較回路11と駆動回路12を具備している。電圧比較回路11はオペレーションアンプのOP2で負帰還しているN型MOSFETのMN11と電流源I3と電流源I4、及びリファレンスとなる抵抗R2を構成している。電流源I3から抵抗R2に電流を流し込み発生する電圧と、電流源I4からMN11に電流を流し込んでドレインソース間に発生する電圧をOP2にて比較し、接地基準のゲートソース電圧を出力する。
【００３９】
ゲート電圧抽出回路11の出力を接続する駆動部12は、レベルシフト回路とインピーダンス変換回路を含み、前記D2の駆動回路の電源にて接続する構成している。駆動回路12に入力した接地電位基準のゲートソース電圧振幅の電位差を、-HV基準にレベルシフトし、D4から出力する。
【００４０】
D4の出力電圧はD2の電源に設定され、ドライバ回路D2の基準電位は出力ドライバ部30の高電圧側のソース端子と共通であることから、ドライバ回路D2から出力されるパルス電圧振幅値はMN12のゲートソース間電圧になり、すなわち電圧比較回路11から出力していた電位差がゲートソース電圧振幅値となる。
【００４１】
ゲートドライバ部20は、駆動部23の他に電圧比較回路21と駆動回路22を具備している。電圧比較回路21はオペレーションアンプのOP1で負帰還しているP型MOSFETのMP21と電流源I1と電流源I2、及びリファレンスとなる抵抗R1を構成している。電流源I1から抵抗R1に電流を流し込み発生する電圧と、電流源I2からMP21に電流を流し込んでドレインソース間に発生する電圧をOP1にて比較し、接地基準のゲートソース電圧を出力する。
【００４２】
ゲート電圧抽出回路21の出力を接続する駆動部22は、レベルシフト回路とインピーダンス変換回路を含み、前記D1の駆動回路の電源にて接続する構成している。駆動回路22に入力した接地電位基準のゲートソース電圧振幅の電位差を、+HV基準にレベルシフトし、D3から出力する。
【００４３】
D3の出力電圧はD1の電源に設定され、ドライバ回路D1の基準電位は出力ドライバ部30の低電圧側のソース端子と共通であることから、ドライバ回路D2から出力されるパルス電圧振幅値はMP22のゲートソース間電圧になり、すなわち電圧比較回路21から出力していた電位差がゲートソース電圧振幅値となる。
【００４４】
ゲート電圧抽出回路11では、電流源I3からMN11が線形動作領域で動作するようにドレイン端子に電流を流してバイアスし、発生したドレインソース間電圧を、このバイアス設定時のMN11の理想オン抵抗と同じ抵抗値を持つ抵抗R2を用意し、電流源I3からR2に電流を流して発生する電圧と比較することで、リファレンス抵抗R2とMN11の持つオン抵抗値を等しくする電圧値をゲートソース間電圧からVGS2として出力できる。
【００４５】
反転形の回路も同様に、電流源I1からMP21が線形動作領域で動作するようにドレイン端子に電流を流してバイアスし、発生したドレインソース間電圧を、このバイアス設定時のMP21の理想オン抵抗と同じ抵抗値を持つ抵抗R1を用意し、電流源I1からR1に電流を流して発生する電圧と比較することで、リファレンス抵抗R1とMP21の持つオン抵抗値を等しくする電圧値をゲートソース間電圧からVGS2として出力できる。
【００４６】
VGS2は、ゲートソース電圧の理想値（VGS理想値）から閾値電圧の理想値（VTH理想値）を引いたものにデバイスの製造ばらつきを含んだ閾値電圧（VTHデバイス）を足した電位差である。このVGS2の電位差を、出力トランジスタの電流電圧特性のゲートソース電圧に適用すると、出力トランジスタの電流特性は、VTHデバイスを相殺することができ、常に一定の理想値の電流特性を示す関係が得られる。
【００４７】
ここで電流源I1とI2とI3とI4は全て等しい電流値Iであり、R1とR2が等しい抵抗値Rである時、送信ドライバを構成する出力トランジスタのオン抵抗全てを同じにすることで、送信ドライバの出力波形はtr+=tf+=tr-=tf-となり、上下対称性かつ均一性の実現できる。
【００４８】
以上、本実施例によれば、デバイスの製造ばらつきに依存せず、波形対称性及び各チャネルの波形均一性に優れた出力波形を有する送信回路を低消費電力で実現可能であり、よって、例えば超音波診断装置用途のパルス送信回路において、複数チャネルを集積して小型化を図ると共に、基本周波数の高調波歪み成分を低減して出力波形品質を良好ならしめることができる。
【実施例２】
【００４９】
図3は本発明の他の一実施例である第２の実施例（実施例２）を示した図であって、出力トランジスタのゲート端子と駆動回路D12及びD22の出力端子と出力ドライバ部30の入力端子との間に容量C1及びC2を接続し、D1とD2との駆動回路から出力する電圧パルス振幅を、AC結合にて高圧電圧にレベルシフトする構成を示す図である。
【００５０】
送信ドライバ回路は、出力ドライバ部30と、出力ドライバ部30の出力トランジスタの一方をなすN型MOSFET MN12を制御する高電位側ゲートドライバ部10と、出力ドライバ部30の出力トランジスタの他方をなすP型MOSFET MP22を制御する低電位側ゲートドライバ部20と、出力ドライバ部30と高電位側ゲートドライバ部10および低電位側ゲートドライバ部20のそれぞれとを高周波電気信号的に接続する容量素子C1およびC2とを具備し、高電位側ゲートドライバ部10の出力および低電位側ゲートドライバ部20の出力のそれぞれが容量素子C1およびC2を介して出力ドライバ部30に接続される。高電位側ゲートドライバ部10と低電位側ゲートドライバ部20とは、実施例１と同様に接地電位に対して反転形の構成をなすが、本実施例においては実施例１と異なり、出力ドライバ部30のMN12およびMP22のドレイン端子にて高電位側ゲートドライバ部10と低電位側ゲートドライバ部20とがそれぞれ結合する構成ではない。高電位側ゲートドライバ部10と低電位側ゲートドライバ部20と出力ドライバ部30とは共通の半導体基板上に一体形成され、もって送信ドライバ回路は高電位側ゲートドライバ部10と低電位側ゲートドライバ部20と出力ドライバ部30とが集積化された半導体集積回路装置として実現される。
【００５１】
次に、本実施例の送信ドライバ回路の動作を、以下、説明する。
【００５２】
高電位側ゲートドライバ部10が具備する初段駆動回路D11および低電位側ゲートドライバ部20が具備する初段駆動回路D21は、それぞれ端子IN1及びIN2に入力された入力信号を入力して終段駆動回路D12およびD22の入力端子に出力し、終段駆動回路D12およびD22は、初段駆動回路D11およびD21の出力を入力して出力ドライバ部30の入力端子に出力する。ここで、終段駆動回路D12およびD22の出力はそれぞれ容量C1およびC2を介して出力ドライバ部30の入力端子に伝達される。
【００５３】
出力ドライバ部30の出力端子のOUTからは、出力ドライバ部30に供給する基準電位と接地電位間の電圧パルス信号を、外部負荷の振動子に出力する。
【００５４】
駆動部13にて、IN1に接続される初段駆動回路D11にて信号受信し、入力された接地電位基準の信号を、送信ドライバ回路に供給される高圧低電位(-HV)を基準にレベルシフトし、次段のMN12のゲートに出力する。
【００５５】
一方、駆動部13の反転回路である駆動部23も同様であり、駆動部23にて、IN2に接続される初段駆動回路D21にて信号受信し、送信ドライバ回路に供給される高圧高電位(+HV)にレベルシフトし、次段のMP22のゲートに出力する。
【００５６】
ゲートドライバ部10は、駆動部13の他に電圧比較回路11と駆動回路12とを具備している。電圧比較回路11はオペレーションアンプA11で負帰還しているN型MOSFET MN11、電流源I11、電流源I12、及びリファレンスとなる抵抗R1を具備する。電流源I11から抵抗R1に電流を流し込み発生する電圧と、電流源I12からMN11に電流を流し込んでドレインソース間に発生する電圧とをA11にて比較し、接地基準のゲートソース電圧を出力する。
【００５７】
ゲート電圧抽出回路11の出力を接続する駆動部12は、レベルシフト回路とインピーダンス変換回路を含み、前記D2の駆動回路の電源にて接続する構成している。駆動回路12に入力した接地電位基準のゲートソース電圧振幅の電位差を、-HV基準にレベルシフトし、D4から出力する。
【００５８】
D4の出力電圧はD2の電源に設定され、ドライバ回路D2の基準電位は出力ドライバ部30の高電圧側のソース端子と共通であることから、ドライバ回路D2から出力されるパルス電圧振幅値はMN12のゲートソース間電圧になり、すなわち電圧比較回路11から出力していた電位差がゲートソース電圧振幅値となる。
【００５９】
ゲートドライバ部20は、駆動部23の他に電圧比較回路21と駆動回路22を具備している。電圧比較回路21はオペレーションアンプのOP1で負帰還しているP型MOSFETのMP21と電流源I1と電流源I2、及びリファレンスとなる抵抗R1を構成している。電流源I1から抵抗R1に電流を流し込み発生する電圧と、電流源I2からMP21に電流を流し込んでドレインソース間に発生する電圧をOP1にて比較し、接地基準のゲートソース電圧を出力する。
【００６０】
ゲート電圧抽出回路21の出力を接続する駆動部22は、レベルシフト回路とインピーダンス変換回路を含み、前記D1の駆動回路の電源にて接続する構成している。駆動回路22に入力した接地電位基準のゲートソース電圧振幅の電位差を、+HV基準にレベルシフトし、D3から出力する。
【００６１】
D3の出力電圧はD1の電源に設定され、ドライバ回路D1の基準電位は出力ドライバ部30の低電圧側のソース端子と共通であることから、ドライバ回路D2から出力されるパルス電圧振幅値はMP22のゲートソース間電圧になり、すなわち電圧比較回路21から出力していた電位差がゲートソース電圧振幅値となる。
【００６２】
ゲート電圧抽出回路11では、電流源I3からMN11が線形動作領域で動作するようにドレイン端子に電流を流してバイアスし、発生したドレインソース間電圧を、このバイアス設定時のMN11の理想オン抵抗と同じ抵抗値を持つ抵抗R2を用意し、電流源I3からR2に電流を流して発生する電圧と比較することで、リファレンス抵抗R2とMN11の持つオン抵抗値を等しくする電圧値をゲートソース間電圧からVGS2として出力できる。
【００６３】
反転形の回路も同様に、電流源I1からMP21が線形動作領域で動作するようにドレイン端子に電流を流してバイアスし、発生したドレインソース間電圧を、このバイアス設定時のMP21の理想オン抵抗と同じ抵抗値を持つ抵抗R1を用意し、電流源I1からR1に電流を流して発生する電圧と比較することで、リファレンス抵抗R1とMP21の持つオン抵抗値を等しくする電圧値をゲートソース間電圧からVGS2として出力できる。
【００６４】
VGS2は、ゲートソース電圧の理想値（VGS理想値）から閾値電圧の理想値（VTH理想値）を引いたものにデバイスの製造ばらつきを含んだ閾値電圧（VTHデバイス）を足した電位差である。このVGS2の電位差を、出力トランジスタの電流電圧特性のゲートソース電圧に適用すると、出力トランジスタの電流特性は、VTHデバイスを相殺することができ、常に一定の理想値の電流特性を示す関係が得られる。
【００６５】
ここで電流源I1とI2とI3とI4は全て等しい電流値Iであり、R1とR2が等しい抵抗値Rである時、送信ドライバを構成する出力トランジスタのオン抵抗全てを同じにすることで、送信ドライバの出力波形はtr+=tf+=tr-=tf-となり、上下対称性かつ均一性の実現できる。
【００６６】
以上、本実施例によれば、デバイスの製造ばらつきに依存せず、波形対称性及び各チャネルの波形均一性に優れた出力波形を有する送信回路を低消費電力で実現可能であり、よって、例えば超音波診断装置用途のパルス送信回路において、複数チャネルを集積して小型化を図ると共に、基本周波数の高調波歪み成分を低減して出力波形品質を良好ならしめることができる。加えて、出力トランジスタ30の構成部分以外全てを低圧電源にすることができるため、レベルシフト回路が不要になり、送信ドライバの半導体面積低減を図った形で実現できる。
【符号の説明】
【００６７】
IN1…低電位側出力制御用論理入力端子、
IN2…高電位側出力制御用論理入力端子、
OUT…出力端子、
+LV…低圧部高電位側電源、-LV…低圧部低電位側電源、
+HV…高圧部高電位側電源、-HV…高圧部低電位側電源、
10…低電位側ゲートドライバ部、
20…高電位側ゲートドライバ部、
30…出力ドライバ部。
【図１】
2011061262.tif 000003
【図２】
2011061262.tif 000004
【図３】
2011061262.tif 000005
【図４】
2011061262.tif 000006