(57)【要約】【課題】動作開始時の突入電流を防ぐソフトスタート機能を周辺部品の増加や回路規模の増大なしに実現できるスイッチングレギュレータを提供する。【解決手段】電力供給源から出力側へ電力を供給するスイッチ回路と、出力側の電圧を平滑化する平滑回路と、出力電圧が所定の電圧となるように出力電圧の大きさによってデューティー比を変えてスイッチ回路のオンオフを制御するオンオフ制御回路と、出力電圧が所定の電圧より一定電圧以上低い電圧であるときにスイッチ回路のオン抵抗を大きくするように制御するオン抵抗制御回路と、を含む。【選択図】図１
2011061989.tif 000002
【特許請求の範囲】
【請求項１】
電力供給源から出力側へ電力を供給するスイッチ回路と、
前記出力側の電圧を平滑化する平滑回路と、
出力電圧が所定の電圧となるように出力電圧の大きさによってデューティー比を変えて前記スイッチ回路のオンオフを制御するオンオフ制御回路と、
前記出力電圧が前記所定の電圧より一定電圧以上低い電圧であるときに前記スイッチ回路のオン抵抗を大きくするように制御するオン抵抗制御回路と、
を含むことを特徴とするスイッチングレギュレータ。
【請求項２】
前記オンオフ制御回路は、少なくとも前記オン抵抗制御回路がオン抵抗を大きくするように制御するときに前記デューティー比を固定にすることを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記出力電圧に比例する電圧を入力し、その電圧レベルを判定する電圧判定回路をさらに備え、
前記電圧判定回路の電圧判定結果に基づいて、前記オン抵抗制御回路はオン抵抗の制御を行い、前記オンオフ制御回路は前記デューティー比を固定にするか否かを制御することを特徴とする請求項１又は２記載のスイッチングレギュレータ。
【請求項４】
前記オンオフ制御回路は、
前記出力電圧に比例する電圧と基準電圧とを入力し誤差電圧を出力する誤差増幅器と、
三角波を出力する三角波発生器と、
前記誤差電圧と前記三角波とを入力してオンオフタイミング信号を出力する電圧比較回路と、
を備えることを特徴とする請求項１乃至３いずれか１項記載のスイッチングレギュレータ。
【請求項５】
前記オンオフ制御回路は、
前記出力電圧が前記所定の電圧より一定電圧以上低い電圧であるときに、
前記誤差電圧に代えて、固定電圧を前記電圧比較回路に入力して前記デューティー比を固定にすることを特徴とする請求項４記載のスイッチングレギュレータ。
【請求項６】
前記出力電圧の分圧回路をさらに備え、前記分圧回路で分圧した電圧を前記電圧判定回路及び前記オンオフ制御回路に設けた誤差増幅器に入力することを特徴とする請求項３乃至５いずれか１項記載のスイッチングレギュレータ。
【請求項７】
前記オンオフ制御回路は、前記出力電圧が第１の電圧以上であるときに、前記出力電圧が所定の電圧となるように前記デューティー比を変える制御を行い、前記出力電圧が前記第１の基準電圧より低いときに、前記デューティー比を固定にし、
前記オン抵抗制御回路は、前記出力電圧が第１の電圧以下の電圧である第２の電圧よりさらに低い電圧であるときに、オン抵抗が大きくなるように制御することを特徴とする請求項１乃至６いずれか１項記載のスイッチングレギュレータ。
【請求項８】
前記オン抵抗制御回路は、前記出力電圧が第２の電圧より低いときに電圧が低ければ低いほど抵抗値が大きくなるように制御することを特徴とする請求項７記載のスイッチングレギュレータ。
【請求項９】
前記スイッチ回路は、複数の並列に接続されたスイッチ素子を備え、
前記オン抵抗制御回路は、前記並列に接続された複数のスイッチ素子のうち、前記オンオフ制御回路が出力するオンオフタイミング信号に基づいてオンオフ制御を行うスイッチ素子とオンオフ制御を行わずにオフ状態を維持するスイッチ素子とを切り換えることにより前記オン抵抗を制御することを特徴とする請求項１乃至８いずれか１項記載のスイッチングレギュレータ。
【請求項１０】
前記オン抵抗制御回路は、前記複数並列に接続されたスイッチ素子がそれぞれ異なるオン抵抗を有するスイッチ素子であって、前記出力電圧の値によって、前記複数並列に接続されたスイッチ素子のうち任意のスイッチ素子を選択して前記オンオフ制御を行うことを特徴とする請求項９記載のスイッチングレギュレータ。
【請求項１１】
前記オン抵抗制御回路は、前記複数並列に接続されたスイッチ素子のうち、出力電圧の値によって、同時にオンオフ制御を行うスイッチ素子の数を変えることを特徴とする請求項９又は１０記載のスイッチングレギュレータ。
【請求項１２】
前記スイッチ回路はスイッチングトランジスタを含み、
前記オン抵抗制御回路は、前記出力電圧の値によって、前記スイッチングトラジスタがオンするときのバイアス電圧を制御し、それによって前記スイッチングトランジスタのオン抵抗を制御することを特徴とする請求項１乃至８いずれか１項記載のスイッチングレギュレータ。
【請求項１３】
前記オンオフ制御回路は前記スイッチ回路のドライバ回路を含み、
前記オン抵抗制御回路は、前記ドライバ回路の電源回路を含み、前記ドライバ回路に供給する電源電圧を制御することにより前記スイッチ回路のオン抵抗を制御することを特徴とする請求項１乃至８、１２いずれか１項記載のスイッチングレギュレータ。
【請求項１４】
前記平滑回路を除いて、１チップの半導体基板の上に回路が集積して形成されていることを特徴とする請求項１乃至１２いずれか１項記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関する。特に、動作開始時に過大な突入電流が流れることを防止したソフトスタート機能を有するスイッチングレギュレータに関する。
【背景技術】
【０００２】
入力電源をスイッチ素子のスイッチングにより入力電源とは電源系の異なる出力電源に変換するスイッチングレギュレータが電子回路の電源として広く用いられている。スイッチングレギュレータでは、出力電源の急激な立ち上げによる出力電圧のオーバーシュートや突入電流を防ぐため、ソフトスタート回路が用いられる。
【０００３】
図７（Ａ）、（Ｂ）は、特許文献１に記載されている従来のソフトスタート回路を有するスイッチングレギュレータの（Ａ）回路図と、（Ｂ）タイミングチャートである。この従来のスイッチングレギュレータでは、図７（Ａ）に示すように、通常動作時には、スイッチングレギュレータ３０の出力電圧Ｖ３を分圧回路３２によって分圧した電圧と、電圧発生回路３３１が発生した基準電圧Ｖｒｅｆとの誤差電圧が、比較信号生成回路３３の演算増幅器３３３により増幅され、この誤差が増幅された信号の電圧と基準波形生成回路３４１が生成する三角波の電圧が演算増幅器３４２で比較され、ＰＷＭ信号を生成する。このＰＷＭ信号によりＭＯＳ型ＦＥＴであるスイッチ４のオンオフが制御され、出力電圧Ｖ３が一定の電圧となるように動作する。
【０００４】
図７（Ａ）において、ソフトスタート時には、抵抗Ｒ３とコンデンサＣ３により、基準電圧Ｖｒｅｆがゆっくり立ち上がるように制御されるので、出力電圧Ｖ３が低い電圧であっても、ＰＷＭ信号のデューティー比が抑制され、突入電流が流れるのを防止している。図７（Ｂ）には、ソフトスタート時にＰＷＭ信号である出力電圧Ｖ２のパルス幅が狭くなることが記載されている。さらに、特許文献１では、何らかの原因により入力電圧Ｖ１が低下した場合にも、ソフトスタート機能が動作するように機能回復回路３９が設けられている。
【０００５】
図８（Ａ）、（Ｂ）は、特許文献２に記載されている別な従来のソフトスタート機能を有するスイッチングレギュレータの（Ａ）ブロック図と、（Ｂ）ソフトスタート動作を説明するタイミングチャートである。特許文献１に記載されているスイッチングレギュレータでは、抵抗Ｒ３とコンデンサＣ３によりソフトスタート時の基準電圧を生成していたのに対して、図８（Ａ）、（Ｂ）に記載のスイッチングレギュレータでは、カウンタ６とＤ／Ａ７により基準電圧を生成している。図８（Ｂ）の「（ｂ）Ｄ／Ａ変換信号Ｖｃ」には、Ｄ／Ａ変換電圧を徐々に高くしてデューティーを徐々に増加させることが記載されている。なお、特許文献２には、ＣＲ時定数回路を用いるソフトスタート回路は、時定数用のコンデンサが大きくなり、ＩＣ化できない問題があるのに対して、Ｄ／Ａを用いるソフトスタート回路はＩＣ化に適していると記載されている。
【０００６】
図９（Ａ）、（Ｂ）は、特許文献３に記載されているさらに別な従来のソフトスタート機能を有するスイッチングレギュレータの（Ａ）ブロック図と（Ｂ）タイミングチャートである。図９（Ａ）に示す制限部２０によって、出力電圧Ｖｏｕｔを分圧抵抗Ｒ１、Ｒ２で分圧した電圧Ｖｆｂが制限設定電圧Ｖｌｉｍ＿ｒｅｆに達するまでは、演算増幅器ＯＰ１の出力電圧は、制限電圧Ｖｌｉｍにクランプされる。したがって、図９（Ｂ）（ｂ）に示す制限期間、図９（Ｂ）（ｄ）に示すスイッチであるトランジスタＱ１のデューティー比は、一定の値に固定される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１７３４８１号公報
【特許文献２】国際公開２００６／０６８０１２号パンフレット
【特許文献３】特開２００７−０２８７３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以下の分析は本発明により与えられる。特許文献１のようにＣＲの時定数回路によって、ソフトスタートを実現しようとする場合、ソフトスタート用コンデンサの容量が大きくＩＣに内蔵することが困難であるため、コンデンサを外付けにする必要がある。そのため、スイッチングレギュレータをＩＣ化する場合には、ＩＣの端子数が増加し、外付け部品が増加する。
【０００９】
また、特許文献２のようにカウンタやＤ／Ａコンバータによりソフトスタート機能を実現しようとすると、カウンタやＤ／Ａコンバータなどの回路規模が大きくなる。
【００１０】
さらに、特許文献３のようにソフトスタート期間において、スイッチをオンオフするデューティー比を固定化した場合には、回路規模は小さくできるが、突入電流の大きさは外部コイルのインダクタンスに影響される。したがって、コイルのインダクタンスによっては、大きな突入電流が流れてしまう。また、ソフトスタート時間を調整するためにデューティーを変化させる場合、デューティーが大きくなるように変化させると、スイッチであるトランジスタＱ１のオン時間が長くなるため、大きな突入電流が流れてしまう。
【課題を解決するための手段】
【００１１】
本発明の１つの側面によるスイッチングレギュレータは、電力供給源から出力側へ電力を供給するスイッチ回路と、前記出力側の電圧を平滑化する平滑回路と、出力電圧が所定の電圧となるように出力電圧の大きさによってデューティー比を変えて前記スイッチ回路のオンオフを制御するオンオフ制御回路と、前記出力電圧が前記所定の電圧より一定電圧以上低い電圧であるときに前記スイッチ回路のオン抵抗を大きくするように制御するオン抵抗制御回路と、を含む。
【発明の効果】
【００１２】
本発明によれば、出力電圧が低いときにスイッチ回路のオン抵抗を大きくするように制御するので、部品数を増やすことなく、回路規模の小さなスイッチングレギュレータが得られる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施例によるスイッチングレギュレータ全体のブロック図である。
【図２】一実施例によるスイッチングレギュレータにおけるオン抵抗制御回路周辺のブロック図である。
【図３】一実施例によるスイッチングレギュレータにおける動作開始時の波形図である。
【図４】別な実施例によるスイッチングレギュレータにおけるオン抵抗制御回路周辺のブロック図である。
【図５】さらに他の実施例によるスイッチングレギュレータにおけるオン抵抗制御回路周辺のブロック図である。
【図６】スイッチングレギュレータの基本的なブロック図である。
【図７】特許文献１に記載の従来のスイッチングレギュレータの（Ａ）ブロック図と（Ｂ）動作波形図である。
【図８】特許文献２に記載の従来のスイッチングレギュレータの（Ａ）ブロック図と（Ｂ）動作波形図である。
【図９】特許文献３に記載の従来のスイッチングレギュレータの（Ａ）ブロック図と（Ｂ）動作波形図である。
【発明を実施するための形態】
【００１４】
本発明の実施形態の概要について、最初に説明する。なお、概要の説明において引用する図面及び図面の符号は実施形態の一例として示すものであり、それにより本発明による実施形態のバリエーションを制限するものではない。
【００１５】
本発明の一実施形態のスイッチングレギュレータ１００は、図１に一例として示すように、電力供給源１３１から出力側（電圧出力端子１０８側）へ電力を供給するスイッチ回路１０１と、出力側の電圧Ｖｏｕｔを平滑化する平滑回路１０４と、出力電圧Ｖｏｕｔが所定の電圧となるように出力電圧Ｖｏｕｔの大きさによってデューティー比を変えてスイッチ回路１０１のオンオフを制御するオンオフ制御回路１０３と、出力電圧Ｖｏｕｔを平滑化する平滑回路１０４と、出力電圧Ｖｏｕｔが所定の電圧より一定電圧以上低い電圧であるときに前記スイッチ回路のオン抵抗を大きくするように制御するオン抵抗制御回路１０５と、を含む。すなわち、出力電圧Ｖｏｕｔが低いときに、スイッチ回路１０１のオン抵抗を大きくするので、出力電圧が低いスタート時において、大きな突入電流が流れることを制限することができる。
【００１６】
また、オンオフ制御回路１０３は、少なくともオン抵抗制御回路１０５がオン抵抗を大きくするように制御するときにデューティー比を固定にしてもよい。デューティー比を固定にすることにより、突入電流を抑制しつつ、一定の速度で出力電圧を上昇させることができる。
【００１７】
また、出力電圧Ｖｏｕｔに比例する電圧ＶＦＢを入力し、その電圧レベルを判定する電圧判定回路１０６をさらに備え、電圧判定回路１０６の電圧判定結果に基づいて、オン抵抗制御回路１０５はオン抵抗の制御を行い、オンオフ制御回路１０３はデューティー比を固定にするか否かを制御するようにしてもよい。また、オンオフ制御回路１０３は、出力電圧Ｖｏｕｔに比例する電圧ＶＦＢと基準電圧Ｖｒｅｆとを入力し誤差電圧を出力する誤差増幅器１１１と、三角波を出力する三角波発生器１１２と、誤差電圧と三角波とを入力してオンオフタイミング信号を出力する電圧比較回路１１３と、を備える。さらに、オンオフ制御回路１０３は、出力電圧Ｖｏｕｔが所定の電圧より一定電圧以上低い電圧であるときに、誤差電圧（１１１の出力）に代えて、固定電圧Ｖｓｏｆｔを電圧比較回路１１３に入力してデューティー比を固定にする。また、出力電圧Ｖｏｕｔの分圧回路１０７をさらに備え、分圧回路１０７で分圧した電圧を電圧判定回路１０６及びオンオフ制御回路１０３に設けた誤差増幅器１１１に入力する。
【００１８】
また、オンオフ制御回路１０３は、出力電圧Ｖｏｕｔが第１の電圧以上であるときに、出力電圧Ｖｏｕｔが所定の電圧となるようにデューティー比を変える制御を行い、出力電圧Ｖｏｕｔが第１の基準電圧より低いときに、デューティー比を固定にし、オン抵抗制御回路１０５は、出力電圧Ｖｏｕｔが第１の電圧以下の電圧である第２の電圧よりさらに低い電圧であるときに、オン抵抗が大きくなるように制御する。また、オン抵抗制御回路１０５は、出力電圧Ｖｏｕｔが第２の電圧より低いときに電圧が低ければ低いほど抵抗値が大きくなるように制御する。なお、上記出力電圧Ｖｏｕｔと第１の電圧、第２の電圧との大小の判定は、出力電圧Ｖｏｕｔと第１の電圧、第２の電圧とを直接比較して判定してもよいし、図１の実施例のように出力電圧Ｖｏｕｔを分圧した電圧（分圧回路１０７で分圧した電圧ＶＦＢ）を基準となる電圧（Ｖｒ１、Ｖｒ２）と比較することによって判定してもよい。
【００１９】
また、図２、図４に示すようにスイッチ回路１０１は、複数の並列に接続されたスイッチ素子ＳＷ１〜ＳＷ３、ＳＷ１Ａ〜ＳＷ３Ａを備え、オン抵抗制御回路１０５は、並列に接続された複数のスイッチ素子ＳＷ１〜ＳＷ３、ＳＷ１Ａ〜ＳＷ３Ａのうち、オンオフ制御回路１０３が出力するオンオフ制御タイミング信号に基づいてオンオフ制御を行うスイッチ素子とオンオフ制御を行わずにオフ状態を維持するスイッチ素子とを切り換えることによりオン抵抗を制御する。
【００２０】
さらに、図２に一例として示すようにオン抵抗制御回路１０５は、前記複数並列に接続されたスイッチ素子ＳＷ１〜ＳＷ３がそれぞれ異なるオン抵抗を有するスイッチ素子ＳＷ１〜ＳＷ３であって、出力電圧Ｖｏｕｔの値によって、複数並列に接続されたスイッチ素子ＳＷ１〜ＳＷ３のうち任意のスイッチ素子ＳＷ１〜ＳＷ３を選択して前記オンオフ制御を行う。
【００２１】
また、図４に一例として示すようにオン抵抗制御回路１０５Ａは、複数並列に接続されたスイッチ素子ＳＷ１Ａ〜ＳＷ３Ａのうち、出力電圧の値によって、同時にオンオフ制御を行うスイッチ素子ＳＷ１Ａ〜ＳＷ３Ａの数を変える。
【００２２】
また、図５に一例として示すようにスイッチ回路１０１はスイッチングトランジスタＳＷ１を含み、オン抵抗制御回路２０５は、出力電圧Ｖｏｕｔの値によって、スイッチングトラジスタＳＷ１がオンするときのバイアス電圧を制御し、それによってスイッチングトランジスタＳＷ１のオン抵抗を制御する。さらに、オンオフ制御回路１０３はスイッチ回路１０１のドライバ回路２１４を含み、オン抵抗制御回路２０５は、ドライバ回路２１４の電源回路を含み、ドライバ回路２１４に供給する電源電圧を制御することにより前記スイッチ回路１０１のオン抵抗を制御する。
【００２３】
さらに、平滑回路１０４を除いて、１チップの半導体基板の上に回路が集積して形成されている。すなわち、図１のスイッチングレギュレータの構成のうち、平滑回路１０４以外は、容易に、１チップの半導体集積回路に搭載することが可能である。
【００２４】
次に、本発明による各実施例について、図面を参照して詳しく説明する。
【実施例１】
【００２５】
図６は、スイッチングレギュレータ３００の基本的な構成を示すブロック図である。図６を用いて、最初にスイッチングレギュレータの基本的な構成と動作について説明しておく。図６のスイッチングレギュレータ３００は、入力側である直流の電力供給源１３１の電源電圧を入力側の電源電圧Ｖｉｎより低い直流出力電圧Ｖｏｕｔに変換して出力するスイッチングレギュレータである。スイッチングレギュレータ３００は、スイッチＳＷ３３、ＳＷ３４で構成されるスイッチ回路３０１と、スイッチＳＷ３３、ＳＷ３４のオンオフを制御するオンオフ制御回路３０３と、スイッチ回路３０１の出力電圧を平滑化する平滑回路１０４により構成される。平滑回路１０４は、スイッチ回路３０１の出力端子とスイッチングレギュレータ３００全体の電圧出力端子１０８との間に接続されたコイルＬ１１と、電圧出力端子１０８とグランドとの間に接続された容量Ｃ１１を備えている。
【００２６】
スイッチングレギュレータ３００では、スイッチＳＷ３３とＳＷ３４をオンオフ（スイッチング）させることで、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する。スイッチングの周期をｔ、スイッチＳＷ３３のオン時間をｔｏｎとして、デューティー比Ｄ＝ｔｏｎ／ｔとすれば、Ｖｏｕｔ＝Ｄ×Ｖｉｎとなる。スイッチングレギュレータでは、入力電源Ｖｉｎや負荷電流Ｉｏｕｔが変動しても出力電圧Ｖｏｕｔが変動しないようにオンオフ制御回路３０３は出力電圧Ｖｏｕｔにより帰還制御され、デューティー比Ｄを変化させることにより、一定の出力電圧Ｖｏｕｔが得られる。
【００２７】
図１は、実施例１のスイッチングレギュレータ１００の全体の構成を示すブロック図である。まず、スイッチングレギュレータ１００の構成について説明する。なお、図６と構成、動作がほぼ同一である部分については、同一の符号を付し、その説明は省略する。図１に示すスイッチングレギュレータ１００はスイッチ回路１０１と、スイッチ回路１０１のオンオフを制御するオンオフ制御回路１０３と、スイッチ回路１０１の出力電圧を平滑化するための平滑回路１０４と、平滑回路１０４により平滑化して電圧出力端子１０８に出力する出力電圧Ｖｏｕｔを分圧する分圧回路１０７と、分圧回路１０７により分圧した電圧ＶＦＢを判定する電圧判定回路１０６と、電圧判定回路１０６の電圧判定結果に基づいて、スイッチ回路１０１に含まれるスイッチＳＷ１〜ＳＷ３のオン抵抗を制御するオン抵抗制御回路１０５と、を含んで構成される。
【００２８】
スイッチ回路１０１は、それぞれ電力供給源１３１と出力ノードＮ１との間に並列に接続されたスイッチＳＷ１〜ＳＷ３と、グランドと出力ノードＮ１との間に接続されたスイッチＳＷ４とを含んで構成される。なお、スイッチＳＷ１〜ＳＷ３はＰＭＯＳトランジスタ、スイッチＳＷ４はＮＭＯＳトランジスタにより構成されている。
【００２９】
平滑回路１０４は、コイルＬ１１と容量Ｃ１１を含んで構成され、スイッチ回路１０１が出力する電圧を平滑化して電圧出力端子１０８に出力電圧Ｖｏｕｔを出力する。なお、スイッチングレギュレータ１００の使用時には、電圧出力端子１０８から、図示しない電子回路に一定電圧（Ｖｏｕｔ）の直流電圧を供給することができる。また、分圧回路１０７は、電圧出力端子１０８とグランドとの間に直列に接続された抵抗Ｒ１１と抵抗Ｒ１２を含んで構成され、電圧出力端子１０８の出力電圧を抵抗Ｒ１１と抵抗Ｒ１２の抵抗値で分圧したフィードバック電圧ＶＦＢを生成する。フィードバック電圧ＶＦＢは、オンオフ制御回路１０３と電圧判定回路１０６に供給され、出力電圧（Ｖｏｕｔ）の電圧値に基づいた制御が行われる。
【００３０】
電圧判定回路１０６は、フィードバック電圧ＶＦＢの電圧レベルを判定し、判定結果に基づく制御信号をオンオフ制御回路１０３とオン抵抗制御回路１０５に出力する。
【００３１】
オンオフ制御回路１０３は、出力電圧Ｖｏｕｔの基準となる基準電圧Ｖｒｅｆを出力する基準電源１１５と、フィードバック電圧ＶＦＢと基準電圧Ｖｒｅｆとの誤差電圧を増幅する誤差増幅器１１１を備える。基準電圧Ｖｒｅｆは誤差増幅器１１１の正転入力端子に、フィードバック電圧ＶＦＢは誤差増幅器１１１の反転入力端子に接続される。誤差増幅器１１１の出力電圧は、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆと等しい場合を基準として、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆより低くければ、出力電圧が上昇し、フィードバック電圧ＶＦＢが基準電圧Ｖｒｅｆより高ければ出力電圧は下降する。
【００３２】
誤差増幅器１１１の出力信号は、デューティー比切換スイッチＳＷＤに入力される。デューティー比切換スイッチＳＷＤは、電圧判定回路１０６の出力する制御信号によって、誤差増幅器１１１の出力信号、又は、基準電源１１６が出力するソフトスタート時の基準電圧Ｖｓｏｆｔのいずれかを選択して出力する。デューティー比切換スイッチＳＷＤは、出力電圧Ｖｏｕｔが高い通常動作をしているときは、誤差増幅器１１１の出力信号を選択し、出力電圧Ｖｏｕｔが低い場合は、基準電圧Ｖｓｏｆｔを固定電圧として出力する。
【００３３】
デューティー比切換スイッチＳＷＤの出力信号は、電圧比較回路１１３の正転入力端子に接続される。電圧比較回路１１３の反転入力端子には、三角波発生器１１２が生成する三角波波形信号が接続される。なお、三角波発生器１１２が出力する三角波波形信号は、一定周期（たとえば１ＭＨＺ）の定常的な三角波信号である。電圧比較回路１１３は、三角波波形信号とデューティー比切換スイッチＳＷＤの出力信号との電圧レベルを比較し、デューティー比切換スイッチＳＷＤの出力信号の電圧レベルの方が高いときにハイレベル、デューティー比切換スイッチＳＷＤの出力信号の電圧レベルの方が低いときにロウレベルのパルス信号ＤＴを出力する。この電圧比較回路１１３の出力するパルス信号ＤＴは、スイッチ回路１０１のオンオフタイミングを決定するオンオフタイミング信号ＤＴとなる。三角波波形信号は定常的な信号であるので、デューティー比切換スイッチＳＷＤの出力信号の電圧レベルによって、オンオフタイミング信号ＤＴのデューティー比は決定することになる。デューティー比切換スイッチＳＷＤの出力信号の電圧レベルが高いほどオンオフタイミング信号ＤＴのデューティー比は大きな値になる。
【００３４】
オン抵抗制御回路１０５は、電圧判定回路１０６の電圧判定結果に基づいてドライバ回路１１４によってオンオフを制御するスイッチのオン抵抗値を制御する。実施例１では、後で詳しく説明するように、それぞれ抵抗値の異なる並列接続されたＳＷ１〜ＳＷ３のスイッチ素子のうち、電圧判定回路１０６の電圧判定結果に基づいて、オンオフ制御するスイッチ素子を選択し、選択しないスイッチ素子は、オフ状態を維持させる。
【００３５】
なお、この図１のスイッチングレギュレータ１００において、好ましい定数の一例を記載すると、図１中に示す通り、入力電圧Ｖｉｎは２．７Ｖ〜４．２Ｖの範囲、出力電圧Ｖｏｕｔは１．８Ｖ／０．５Ａ、コイルＬ１１は４．７μＨ、容量Ｃ１１は２２μＦ、抵抗Ｒ１１、Ｒ１２はそれぞれ８０ｋΩと１００ｋΩ、基準電圧Ｖｒｅｆは１Ｖ、三角波発生器１１２の三角波の周波数は１ＭＨＺである。上記定数は好ましい定数の一例として示すものであり、設計に応じて上記定数は自由に決めることができる。
【００３６】
次に、図１のスイッチングレギュレータ１００において、オン抵抗制御回路１０５とその周辺の内部回路の構成を図２に示す。なお、図２において、図１の同一の部分は、同一の符号を付し、その説明は省略する。図２に示す通り、電圧判定回路１０６は１５１〜１５３の３つのそれぞれ異なる電圧の基準電源と、フィードバック電圧ＶＦＢをそれぞれ基準電源１５１〜１５３の出力電圧Ｖｒ１〜Ｖｒ３と比較する電圧比較回路１４１〜１４３により構成される。基準電源１５１〜１５３がそれぞれ出力する電圧Ｖｒ１、Ｖｒ２、Ｖｒ３はいずれも誤差増幅回路１１５の基準電圧Ｖｒｅｆよりいずれも低い電圧である。また、Ｖｒ１〜Ｖｒ３の中では、Ｖｒ１が最も高く、Ｖｒ３が最も低く、Ｖｒ２はＶｒ１とＶｒ３の中間の電圧である。この例では、Ｖｒｅｆが１Ｖであるのに対して、Ｖｒ１が０．９Ｖ、Ｖｒ２が０．６Ｖ、Ｖｒ３が０．３Ｖである。
【００３７】
電圧比較回路１４１〜１４３は、それぞれフィードバック電圧ＶＦＢが反転入力端子に、基準電圧Ｖｒ１〜Ｖｒ３が正転入力端子に接続され、フィードバック電圧ＶＦＢがそれぞれの基準電圧Ｖｒ１〜Ｖｒ３より低いときにハイレベル、基準電圧Ｖｒ１〜Ｖｒ３より高いときにロウレベルの出力信号を出力する。
【００３８】
電圧比較回路１４１の出力信号は、デューティー比切換スイッチＳＷＤに接続される。デューティー比切換スイッチＳＷＤは、ソースが誤差増幅器１１１の出力信号に、ドレインが電圧比較回路１１３の正転入力端子に、ゲートが電圧比較回路１４１の出力信号に接続されたＰＭＯＳトランジスタＰ１１と、電圧比較回路１４１の出力信号を反転するインバータＩ１１と、ソースが基準電源１１６の出力電圧信号Ｖｓｏｆｔに、ドレインが電圧比較回路１１３の正転入力端子に、ゲートがインバータＩ１１の出力信号に接続されたＰＭＯＳトランジスタＰ１２により構成される。
【００３９】
上記構成によって、フィードバック電圧ＶＦＢが基準電圧Ｖｒ１（０．９Ｖ）より高いときには、誤差増幅器１１１の出力電圧がデューティー比切換スイッチＳＷＤにより選択されて電圧比較回路１１３の正転入力端子に入力するので、電圧比較回路１１３の出力するオンオフタイミング信号ＤＴは、誤差増幅器１１１の出力電圧に応じてデューティー比が変化するＰＷＭ信号となる。
【００４０】
一方、フィードバック電圧ＶＦＢが基準電圧Ｖｒ１（０．９Ｖ）より低いときには、デューティー比固定用基準電圧Ｖｓｏｆｔがデューティー比切換スイッチＳＷＤにより選択されて電圧比較回路１１３の正転入力端子に入力するので、電圧比較回路１１３の出力するオンオフタイミング信号ＤＴは、固定のデューティー比のパルス信号となる。
【００４１】
電圧判定回路１０６の電圧比較回路１４２、１４３の出力信号はオン抵抗制御回路１０５に接続され、オン抵抗制御回路１０５は、電圧比較回路１４２、１４３の出力信号により、スイッチ回路のオン抵抗の制御を行う。
【００４２】
オン抵抗制御回路１０５は、それぞれソースがドライバ回路１１４の出力信号に、ドレインがスイッチＳＷ１〜ＳＷ３のゲートに接続されたＰＭＯＳトランジスタＰ１〜Ｐ３を備えている。電圧比較回路１４３の出力信号はインバータＩ１で反転されてＰＭＯＳトランジスタＰ１のゲートに接続される。また、インバータＩ１の出力信号は、ＮＡＮＤ回路ＮＤ１のゲートに接続される。また、ＮＡＮＤ回路ＮＤ１には、電圧比較回路１４２の出力信号が接続され、ＮＡＮＤ回路ＮＤ１の出力信号は、ＰＭＯＳトランジスタＰ２のゲートに接続される。さらに、電圧比較回路１４２の出力信号は、ＰＭＯＳトランジスタＰ３のゲートに接続される。
【００４３】
また、スイッチ回路１０１のＰＭＯＳトランジスタで構成されるスイッチＳＷ１〜ＳＷ３のゲートソース間には、ゲートがハイインピーダンスになったときに、スイッチをオフするプルアップ抵抗Ｒ２１〜Ｒ２３が設けられている。
【００４４】
上記構成により、フィードバック電圧ＶＦＢがＶｒ３（０．３Ｖ）以下の場合は、電圧比較回路１４２、１４３の出力信号がいずれもハイレベルとなり、ＰＭＯＳトランジスタＰ１がオン状態となり、ＰＭＯＳトランジスタＰ２、Ｐ３がいずれもオフ状態となる。従って、ドライバ回路１１４から出力されるオンオフ制御信号によって、スイッチＳＷ１がスイッチング動作を行い、スイッチＳＷ２とＳＷ３はオフした状態が維持される。
【００４５】
フィードバック電圧ＶＦＢがＶｒ２（０．６Ｖ）とＶｒ３（０．３Ｖ）との中間レベルであるときは、電圧比較回路１４２、１４３の出力信号はそれぞれハイレベル、ロウレベルとなり、ＰＭＯＳトランジスタＰ２がオン状態となり、ＰＭＯＳトランジスタＰ１、Ｐ３がいずれもオフ状態となる。従って、ドライバ回路１１４から出力されるオンオフ制御信号によって、スイッチＳＷ２がスイッチング動作を行い、スイッチＳＷ１とＳＷ３はオフした状態が維持される。
【００４６】
同様に、フィードバック電圧ＶＦＢがＶｒ２（０．６Ｖ）以上の場合は、電圧比較回路１４２、１４３の出力信号がいずれもロウレベルとなり、ＰＭＯＳトランジスタＰ３がオン状態となり、ＰＭＯＳトランジスタＰ１、Ｐ２がいずれもオフ状態となる。従って、ドライバ回路１１４から出力されるオンオフ制御信号によって、スイッチＳＷ３がスイッチング動作を行い、スイッチＳＷ１とＳＷ２はオフした状態が維持される。
【００４７】
すなわち、フィードバック電圧ＶＦＢ、すなわち、スイッチングレギュレータ１００の出力電圧によって、スイッチＳＷ１〜ＳＷ３の３つの並列接続されたスイッチのうち、いずれかのスイッチを選択してオンオフ動作を行い、選択しない２つのスイッチはオフした状態を維持することになる。従って、スイッチＳＷ１〜ＳＷ３のオン抵抗の値をＳＷ１＞ＳＷ２＞ＳＷ３とすることによって、ソフトスタート時にスイッチ回路のオン抵抗の値を大きくして、突入電流が流れるのを防ぎ、出力電圧Ｖｏｕｔの上昇につれてスイッチ回路１０１のオン抵抗の値を段階的に下げていき、フィードバック電圧ＶＦＢがＶｒ２（０．６Ｖ）を超えた所で、スイッチ回路のオン抵抗値を通常動作状態の抵抗値とすることができる。
【００４８】
次に、実施例１のスイッチングレギュレータ１００の動作について、図３のタイミング図をさらに用いて説明する。図３のタイミング図において、タイミングｔ０より前のタイミングでは、スイッチングレギュレータ１００のスイッチは動作を開始しておらず、出力電圧Ｖｏｕｔは、低い電圧レベルにあるとする。タイミングｔ０の動作開始時には、出力電圧Ｖｏｕｔがほとんど０Ｖであるので、これを分圧した電圧であるフィードバック電圧ＶＦＢもほとんど０Ｖである。従って図１、図２に示すデューティー比切換スイッチＳＷＤはデューティー比固定用基準電圧Ｖｓｏｆｔを選択する。従って、電圧比較回路１１３が出力するオンオフタイミング信号ＤＴは固定デューティー比のパルス信号となる。
また、固定デューティー比のパルスを選択するときは、図１において出力ノードＮ１とグランドとの間に設けたスイッチＳＷ４はオフした状態を維持する。したがって、上記回路はオープンループとなり出力電圧Ｖｏｕｔは、固定デューティー比に対応した一定の傾きで上昇していく（ソフトスタートとなる）。また、オン抵抗制御回路１０５は、スイッチＳＷ１〜ＳＷ３のうち、最もオン抵抗値の高いＳＷ１を選択する。従って、突入電流が低く抑えられる。
【００４９】
次にタイミングｔ１になると、出力電圧Ｖｏｕｔの上昇につれてフィードバック電圧ＶＦＢがＶｒ３（０．３Ｖ）を超え、オン抵抗制御回路１０５は、オンオフ制御するスイッチをスイッチＳＷ１からよりオン抵抗の小さなスイッチＳＷ２に切り換える。
【００５０】
さらにタイミングｔ２になると、出力電圧Ｖｏｕｔの上昇につれてフィードバック電圧ＶＦＢがＶｒ２（０．６Ｖ）を超え、オン抵抗制御回路１０５は、オンオフ制御するスイッチをさらにオン抵抗の小さなスイッチＳＷ３に切り換える。
【００５１】
さらにタイミングｔ３になると、出力電圧Ｖｏｕｔの上昇につれてフィードバック電圧ＶＦＢがＶｒ１（０．９Ｖ）を超え、デューティー比切換スイッチＳＷＤは電圧比較回路１１３の入力電圧をデューティー比固定用基準電圧Ｖｓｏｆｔから誤差増幅器１１１の出力電圧に切り換える。すると、スイッチＳＷ３の固定デューティー比によるソフトスタート動作は終了し、スイッチＳＷ３とスイッチＳＷ４との可変デューティーによる通常動作に切り換わる。通常動作では、出力電圧Ｖｏｕｔが目標とする電圧に収束するように負荷の大きさ等によってデューティー比を変えてスイッチＳＷ３とスイッチＳＷ４をオンオフ制御する。
【実施例２】
【００５２】
図４は、実施例２のスイッチングレギュレータ１００Ａのオン抵抗制御部１０５Ａ周辺のブロック図である。実施例２のスイッチングレギュレータ１００Ａは実施例１のスイッチングレギュレータ１００とオン抵抗制御部１０５Ａの回路構成、機能が少し異なり、スイッチ回路１０１のスイッチＳＷ１Ａ〜ＳＷ３Ａのオン抵抗値が実施例１のスイッチＳＷ１〜ＳＷ３と異なる。それ以外は、実施例１の図１、図２の回路構成は同一である。実施例１では、複数のスイッチＳＷ１〜ＳＷ３からいずれか１つのスイッチを選択してオンオフ制御を行い、残りのスイッチはオフ状態を保っていたが、実施例２では、並列に設けた複数のスイッチＳＷ１Ａ〜ＳＷ３Ａのうち、電圧比較回路１４２、１４３が検出した電圧比較結果によって、並列にオンオフ制御するスイッチの数を変えている。
【００５３】
すなわち、フィードバック電圧ＶＦＢが基準電圧Ｖｒ２（０．６Ｖ）、Ｖｒ３（０．３Ｖ）のいずれよりも低いときには、電圧比較回路１４２、１４３はいずれもハイレベルを出力するので、ＰＭＯＳトランジスタＰ２１、Ｐ２２はいずれも、オフとなる。従って、スイッチＳＷ２Ａ、ＳＷ３Ａはドライバ回路１１４の出力信号の論理レベルに係わらずオフ状態を維持することになる。従って、ドライバ回路１１４の出力信号によって、スイッチＳＷ１Ａのみがオンオフ動作を行うことになる。
【００５４】
フィードバック電圧ＶＦＢが基準電圧Ｖｒ３（０．３Ｖ）より高く基準電圧Ｖｒ２（０．６Ｖ）より低い場合は、電圧比較回路１４２がハイレベルを出力し、電圧比較回路１４３がロウレベルを出力する。従って、ＰＭＯＳトランジスタＰ２１がオンし、ＰＭＯＳトランジスタＰ２２はオフする。従って、スイッチＳＷ３Ａは、ドライバ回路１１４の出力信号のレベルの如何によらず、オフ状態を維持するが、スイッチＳＷ１Ａ、ＳＷ２Ａはドライバ回路１１４の出力信号によって並列にオンオフ動作を行う。
【００５５】
フィードバック電圧ＶＦＢがさらに上昇し、基準電圧Ｖｒ３（０．３Ｖ）、Ｖｒ２（０．６Ｖ）のいずれよりも高い電圧になると、電圧比較回路１４２、１４３はいすれもロウレベルを出力し、ＰＭＯＳトランジスタＰ２１、Ｐ２２はいずれもオン状態になる。すると、スイッチＳＷ１Ａ〜ＳＷ３Ａは、いずれもドライバ回路１１４の出力信号によって並列にオンオフ動作を行うことになる。その他の動作は実施例１とおおよそ同一である。
【００５６】
上記実施例２によれば、オン抵抗を小さくするときは、並列に接続された複数のスイッチを同時にオンオフ制御するので、スイッチ１個のオン抵抗を小さくする必要がないので、スイッチのレイアウト面積を小さく作ることができる。また、オン抵抗制御回路の構成も実施例１より簡素化することができる。また、スイッチＳＷ１Ａ〜ＳＷ３Ａのオン抵抗は同一の値としてもよいし、異なる値としてもよい。また、スイッチ回路１０１において、並列に設けるスイッチの数や、同時にオンオフ制御を行う電圧レベルの設定は、必要に応じて任意に設計変更を行うことができる。
【実施例３】
【００５７】
図５は、実施例３のスイッチングレギュレータ１００Ｂのオン抵抗制御部２０５周辺のブロック図である。実施例１、２では、複数の並列に接続されたスイッチを用い、複数の並列接続されたスイッチを選択的にオンオフ制御することにより抵抗値を制御していた。これに対して、実施例３では、スイッチそのもののオンしたときの抵抗値を制御する実施例である。
【００５８】
図５において、オン抵抗制御回路２０５は、ドライバ回路２１４の負の電源電圧（グランド側の電源電圧）を制御するドライバ電源回路ＬＤＯと、ＬＤＯ基準電圧選択回路ＶＳ１を備えている。ＬＤＯ基準電圧選択回路ＶＳ１には、電圧比較回路１４３の出力信号と、電圧比較回路１４２の出力信号をインバータ３１で反転した信号と、電圧比較回路１４３の出力信号とインバータ３１の出力信号とがゲートに接続されているＮＡＮＤ回路ＮＤ２の出力信号と、が入力信号として接続されている。ＬＤＯ基準電圧選択回路ＶＳ１は、この３つの入力信号の論理レベルによってドライバ電源回路ＬＤＯに供給する基準となる電圧を制御する。ドライバ電源回路ＬＤＯは、ＬＤＯ基準電圧選択回路ＶＳ１から供給される電圧に基づいて、ドライバ回路２１４の負の電源電圧を制御する。ドライバ回路２１４の出力信号は、スイッチ回路１０１のスイッチングトランジスタ（スイッチ）ＳＷ１となるＰＭＯＳトランジスタのゲートに接続されるので、オン抵抗制御回路２０５は、スイッチングトランジスタ（スイッチＳＷ１）がオンするときのゲートソース間バイアス電圧を制御することになる。なお、ＰＭＯＳトランジスタ（ＳＷ１）のゲートソース間には、プルアップ抵抗Ｒ２１を設けている。その他の構成は実施例１とおおよそ同じであるので、実施例１と略同一である部分には同一の符号を付し、詳細な説明は省略する。
【００５９】
上記構成により、オン抵抗制御回路２０５は、フィードバック電圧ＶＦＢが基準電圧Ｖｒ３（０．３Ｖ）、Ｖｒ２（０．６Ｖ）のいずれよりも低いと、ドライバ回路２１４の負の電源電圧として最も高い電圧を供給する。したがって、ＰＭＯＳトランジスタで構成されるスイッチＳＷ１がオンするとき、ゲート電圧はグランド電圧より高い電圧にしかならいのでスイッチＳＷ１のオン抵抗は大きくなる。
【００６０】
次に、フィードバック電圧ＶＦＢがＶｒ３（０．３Ｖ）とＶｒ２（０．６Ｖ）との中間電圧まで上昇すると、オン抵抗制御回路２０５が出力するドライバ回路２１４の負の電源電圧は、下降しグランド電位に近づく。すると、ＰＭＯＳトランジスタで構成されるスイッチＳＷ１がオンするときのゲート電圧も下降するので、スイッチＳＷ１のオン抵抗は小さくなる。
【００６１】
さらに、フィードバック電圧ＶＦＢが基準電圧Ｖｒ３（０．３Ｖ）、Ｖｒ２（０．６Ｖ）のいずれよりも高い電圧まで上昇すると、オン抵抗制御回路２０５は負の電源電圧としてグランド電位をドライバ回路２１４に供給する。すると、ＰＭＯＳトランジスタで構成されるスイッチＳＷ１がオンするときのゲート電圧もグランド電位となり、スイッチＳＷ１のオン抵抗はさらに小さくなる。この様に、実施例３では、フィードバック電圧ＶＦＢの電圧値によりドライバ回路２１４の負側（グランド側）の電源電圧を段階的に切り換えることにより、スイッチＳＷ１のオン抵抗値を段階的に切り替える。その他の動作は、実施例１、実施例２と同一である。すなわち、スイッチＳＷ１は、フィードバック電圧ＶＦＢがＶｒ１（０．９Ｖ）以下のときデューティー固定動作となり、フィードバック電圧ＶＦＢがＶｒ１（０．９Ｖ）以上のときデューティー可変となる。
【００６２】
上記実施例３によれば、複数のスイッチ（ＳＷ１等）を並列接続させることなく、スイッチの数は一つであってもスイッチ回路のオン抵抗値の値を変えることができる。また、オン抵抗値を段階的に変えられるようにする場合、実施例１や２のように並列接続するスイッチの数を増やす必要がないので、抵抗値を変化させる段階の数を増やす場合には、相対的に面積が小さくできる可能性がある。
【００６３】
以上、実施例について説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００６４】
１００、１００Ａ、１００Ｂ、３０、３００：スイッチングレギュレータ
１０１、３０１：スイッチ回路
１０３、３０３：オンオフ制御回路
１０４：平滑回路
１０５、１０５Ａ、２０５：オン抵抗制御回路
１０６：電圧判定回路
１０７、３２：分圧回路
１０８：電圧出力端子
１１１：誤差増幅器
１１２：三角波発生器
１１３、１４１〜１４３：電圧比較回路（コンパレータ）
１１４、２１４：ドライバ回路
１１５：基準電源（出力電圧基準電源）
１１６：基準電源（デュティー比固定用基準電源）
１３１：電力供給源（入力電源）
１５１〜１５３：基準電源
１６１：内部電源
Ｃ１１：容量
Ｉ１、Ｉ１１、Ｉ３１：インバータ
Ｌ１１：コイル
ＬＤＯ：ドライバ電源回路
Ｎ１：出力ノード（コイル接続ノード）
ＮＤ１、ＮＤ２：ＮＡＮＤ回路
Ｐ１〜Ｐ３、Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２：ＰＭＯＳトランジスタ
Ｒ３、Ｒ１１、Ｒ１２、Ｒ２１〜Ｒ２３、：抵抗
ＳＷ１〜ＳＷ３、ＳＷ１Ａ〜ＳＷ３Ａ、ＳＷ１Ｂ、ＳＷ３３：スイッチ（スイッチ素子、スイッチトランジスタ、ＰＭＯＳトランジスタ）
ＳＷ４、ＳＷ３４：スイッチ（スイッチ素子、スイッチトランジスタ、ＮＭＯＳトランジスタ）
ＳＷＤ：デューティー比切換スイッチ（スイッチ、選択スイッチ）
ＶＳ１：ＬＤＯ基準電圧選択回路
４：スイッチ
６：カウンタ
７：Ｄ／Ａ
３３：比較信号生成回路
３３３、３４２：演算増幅器
３４１：基準信号生成回路
Ｃ３：コンデンサ
ＤＴ：オンオフタイミング信号
Ｖ２、Ｖ３：出力電圧
ＶＦＢ：フィードバック電圧
Ｖｃ：Ｄ／Ａ変換電圧
Ｖｉｎ：入力電源電圧
Ｖｏｕｔ：出力電圧（スイッチングレギュレータ出力電圧）
Ｖｒ１：第１の電圧（比較電圧）
Ｖｒ２：第２の電圧（比較電圧）
Ｖｒ３：第３の電圧（比較電圧）
Ｖｒｅｆ：基準電圧（出力電圧基準電圧）
Ｖｓｏｆｔ：デューティー比固定用基準電圧
【図１】
2011061989.tif 000003
【図２】
2011061989.tif 000004
【図３】
2011061989.tif 000005
【図４】
2011061989.tif 000006
【図５】
2011061989.tif 000007
【図６】
2011061989.tif 000008
【図７】
2011061989.tif 000009
【図８】
2011061989.tif 000010
【図９】
2011061989.tif 000011