(57)【要約】【課題】各構成要素の位置合わせ精度が高く、プロセスコストが低い固体撮像装置及びその製造方法を提供する。【解決手段】裏面照射型の固体撮像装置１において、支持基板１１上に多層配線層１３及び半導体基板２０を設ける。半導体基板２０は単結晶シリコンにより形成し、貫通トレンチ３１、３２及び４２を形成する。貫通トレンチ３１、３２及び４２の周囲にはそれぞれピラー拡散層３５、３６及び４５を形成し、貫通トレンチ３１、３２及び４２の内部にはそれぞれ絶縁部材３３、３４及び４４を埋め込む。また、ピラー拡散層３６間には、ｐ型バリア層２３と同時にｐ型導通領域３７を形成する。ピラー拡散層３６及びｐ型導通領域３７は金属配線１５を電極パッド５７に接続する導電部材として機能し、絶縁部材４４は製造時のアライメントマークとして機能する。【選択図】図２
2011086709.tif 000002
【特許請求の範囲】
【請求項１】
配線を含む多層配線層と、
前記多層配線層上に設けられ、第１導電型層を有し、第１及び第２の貫通トレンチが形成された半導体基板と、
前記半導体基板における前記第１の貫通トレンチの周囲に形成され、前記配線に接続された第１のピラー拡散層と、
前記半導体基板における前記第２の貫通トレンチの周囲に形成された第２のピラー拡散層と、
前記第１及び第２の貫通トレンチ内にそれぞれ埋め込まれた絶縁部材と、
前記第１導電型層を複数の領域に区画する第２導電型の不純物拡散領域と、
前記半導体基板上に設けられ、前記第１のピラー拡散層に接続された電極パッドと、
前記半導体基板上に前記区画された領域毎に設けられたカラーフィルタと、
を備えたことを特徴とする固体撮像装置。
【請求項２】
前記半導体基板は単結晶シリコンにより形成されていることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記絶縁部材はシリコン酸化物又はシリコン窒化物により形成されていることを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記半導体基板には、前記第１の貫通トレンチが形成された領域を囲む第３の貫通トレンチが形成されており、
前記絶縁部材は前記第３の貫通トレンチ内にも埋め込まれていることを特徴とする請求項１〜３のいずれか１つに記載の固体撮像装置。
【請求項５】
前記第１及び第２のピラー拡散層は第２導電型であり、
前記第１のピラー拡散層間に形成された第２導電型の他の不純物拡散領域をさらに備えたことを特徴とする請求項１〜４のいずれか１つに記載の固体撮像装置。
【請求項６】
少なくとも下部が半導体材料からなり、前記下部に第１導電型層が設けられた基板に、前記下部を貫通する第１及び第２の貫通トレンチを形成する工程と、
前記第１及び第２の貫通トレンチの側面に対して不純物を注入することにより、前記第１の貫通トレンチの周囲に第１のピラー拡散層を形成すると共に、前記第２の貫通トレンチの周囲に第２のピラー拡散層を形成する工程と、
前記第１及び第２の貫通トレンチの内部に絶縁材料をそれぞれ埋め込んで絶縁部材を形成する工程と、
前記第２の貫通トレンチ内に埋め込まれた前記絶縁部材を識別できる状態で、前記基板の下面に対して不純物を注入することにより、前記第１導電型層を複数の領域に区画する第２導電型の不純物拡散領域を形成する工程と、
前記基板の下方に配線を含む多層配線層を形成し、前記配線を前記第１のピラー拡散層に接続する工程と、
前記基板の上部を除去することにより、前記基板の前記下部の上面に前記絶縁部材並びに前記第１及び第２のピラー拡散層を露出させる工程と、
前記基板の下部の上面上に電極パッドを形成して、前記第１のピラー拡散層に接続する工程と、
前記第２の貫通トレンチ内に埋め込まれた前記絶縁部材を識別できる状態で、前記基板の下部の上面上に、前記区画された領域毎にカラーフィルタを形成する工程と、
を備えたことを特徴とする固体撮像装置の製造方法。
【請求項７】
前記半導体材料を単結晶シリコンとすることを特徴とする請求項６記載の固体撮像装置の製造方法。
【請求項８】
前記基板として、前記上部が基材及び前記基材の下方に設けられたＢＯＸ酸化膜からなり、前記下部が単結晶のシリコン層からなるＳＯＩ基板を使用し、
前記基板の上部を除去する工程は、
前記基材を前記ＢＯＸ酸化膜をストッパとして研削して除去する工程と、
前記ＢＯＸ酸化膜を溶解させて除去する工程と、
を有することを特徴とする請求項６記載の固体撮像装置の製造方法。
【請求項９】
前記ピラー拡散層を形成する工程において、前記第１及び第２のピラー拡散層の導電型を第２導電型とし、
前記不純物拡散領域を形成する工程において、前記第１のピラー拡散層間に第２導電型の他の不純物拡散領域を形成することを特徴とする請求項６〜８のいずれか１つに記載の固体撮像装置の製造方法。
【請求項１０】
前記第１及び第２の貫通トレンチを形成する工程において、前記基板の下部における前記第１の貫通トレンチが形成された領域を囲む第３の貫通トレンチを形成し、
前記絶縁部材を形成する工程において、前記第３の貫通トレンチの内部にも前記絶縁材料を埋め込むことを特徴とする請求項６〜９のいずれか１つに記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に関し、特に、裏面照射型の固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
従来より、半導体基板の表面上に多層配線層が設けられ、多層配線層上にカラーフィルタ及びマイクロレンズが設けられた表面照射型の固体撮像装置が開発されている。表面照射型の固体撮像装置においては、半導体基板の表層部分にフォトダイオードが形成されており、多層配線層内には転送ゲートが形成されている。フォトダイオードは例えばｎ型の拡散領域によって形成されており、ｐ型のバリア層によって画素毎に区画されている。そして、上方からマイクロレンズ、カラーフィルタ及び多層配線層を介して半導体基板に入射した光が、フォトダイオードによって光電変換され、生成した電子が転送ゲートを介して読み出される。
【０００３】
このような表面照射型の固体撮像装置においては、外部から入射した光は、多層配線層内を通過して半導体基板に入射するため、光の利用効率が低い。このため、画素サイズの縮小に伴い、各画素のフォトダイオードに入射する光量が減少し、感度が低下するという問題がある。また、画素サイズの縮小に伴って画素間の距離も短くなるため、ある画素に入射した光が多層配線層内の金属配線によって乱反射されて他の画素に入射し、混色が発生するという問題もある。混色が発生すると色彩の分解能が低下し、微妙な色彩の相違を区別できなくなる。
【０００４】
このような問題を解決するために、半導体基板の裏面側、すなわち、多層配線層が設けられていない側から光を入射させる裏面照射型の固体撮像装置が提案されている（例えば、特許文献１参照。）。裏面照射型の固体撮像装置においては、外部から入射した光が多層配線層を介さずに半導体基板に入射するため、光の利用効率が高く、感度が高い。
【０００５】
裏面照射型の固体撮像装置においては、多層配線層からどのようにして配線を引き出すかが問題になる。固体撮像装置の実装形態を考えると、配線は上方、すなわち、光が入射する側に引き出されることが好ましい。そこで、半導体基板に大きな穴を形成し、この穴の底に多層配線層内の配線を露出させて、この露出した配線に穴を介して直接ワイヤボンディングを行うことが考えられる。
【０００６】
しかし、この場合は、半導体基板上にカラーフィルタを形成する際に、ワイヤボンディング部分を位置合わせ用のマーカとして利用することができない。そこで、カラーフィルタを形成する際には、支持基板側から赤外線を照射し、支持基板、多層配線層及び半導体基板を透過した赤外線により、最上層配線の影を識別し、これをマーカとして利用する。
【０００７】
しかしながら、このような固体撮像装置においては、多層配線層内の最上層配線はそれより下層の配線を基準として位置決めされており、多層配線層内の最下層配線はコンタクトを基準として位置決めされており、コンタクトはゲート電極を基準として位置決めされており、ゲート電極は半導体基板の下面に形成されたＳＴＩ（shallow trench isolation）を基準として位置決めされている。従って、カラーフィルタは、ＳＴＩを最初の基準として、ＳＴＩ→ゲート電極→コンタクト→最下層配線→１層以上の中間層配線→最上層配線→カラーフィルタ、の順番で間接的に位置決めされる。一方、画素を区画するバリア層もＳＴＩを基準として位置決めされる。
【０００８】
このように、カラーフィルタとバリア層との相対的な位置関係は、それらの間にいくつもの構成要素を介在させて間接的に決定されるため、大きくばらついてしまう。この結果、画素を微細化すると、カラーフィルタの境界をバリア層の直上域に位置させることが困難になるため、画素の高集積化が困難である。なお、半導体基板に位置合わせ専用のアライメントマークを独立して形成することも考えられるが、そうすると工程数が増えてしまい、固体撮像装置のプロセスコストが大きく増加してしまう。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−３１７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、各構成要素の位置合わせ精度が高く、プロセスコストが低い固体撮像装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の一態様によれば、配線を含む多層配線層と、前記多層配線層上に設けられ、第１導電型層を有し、第１及び第２の貫通トレンチが形成された半導体基板と、前記半導体基板における前記第１の貫通トレンチの周囲に形成され、前記配線に接続された第１のピラー拡散層と、前記半導体基板における前記第２の貫通トレンチの周囲に形成された第２のピラー拡散層と、前記第１及び第２の貫通トレンチ内にそれぞれ埋め込まれた絶縁部材と、前記第１導電型層を複数の領域に区画する第２導電型の不純物拡散領域と、前記半導体基板上に設けられ、前記第１のピラー拡散層に接続された電極パッドと、前記半導体基板上に前記区画された領域毎に設けられたカラーフィルタと、を備えたことを特徴とする固体撮像装置が提供される。
【００１２】
本発明の他の一態様によれば、少なくとも下部が半導体材料からなり、前記下部に第１導電型層が設けられた基板に、前記下部を貫通する第１及び第２の貫通トレンチを形成する工程と、前記第１及び第２の貫通トレンチの側面に対して不純物を注入することにより、前記第１の貫通トレンチの周囲に第１のピラー拡散層を形成すると共に、前記第２の貫通トレンチの周囲に第２のピラー拡散層を形成する工程と、前記第１及び第２の貫通トレンチの内部に絶縁材料をそれぞれ埋め込んで絶縁部材を形成する工程と、前記第２の貫通トレンチ内に埋め込まれた前記絶縁部材を識別できる状態で、前記基板の下面に対して不純物を注入することにより、前記第１導電型層を複数の領域に区画する第２導電型の不純物拡散領域を形成する工程と、前記基板の下方に配線を含む多層配線層を形成し、前記配線を前記第１のピラー拡散層に接続する工程と、前記基板の上部を除去することにより、前記基板の前記下部の上面に前記絶縁部材並びに前記第１及び第２のピラー拡散層を露出させる工程と、前記基板の下部の上面上に電極パッドを形成して、前記第１のピラー拡散層に接続する工程と、前記第２の貫通トレンチ内に埋め込まれた前記絶縁部材を識別できる状態で、前記基板の下部の上面上に、前記区画された領域毎にカラーフィルタを形成する工程と、を備えたことを特徴とする固体撮像装置の製造方法が提供される。
【発明の効果】
【００１３】
本発明によれば、各構成要素の位置合わせ精度が高く、プロセスコストが低い固体撮像装置及びその製造方法を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る固体撮像装置を例示する平面図である。
【図２】本実施形態に係る固体撮像装置を例示する断面図である。
【図３】（ａ）は本実施形態に係る固体撮像装置の電極パッド領域を例示する平面図であり、（ｂ）はマーク材領域を例示する平面図である。
【図４】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図５】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図６】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図７】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図８】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図９】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図１０】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図１１】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図１２】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図１３】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図１４】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図１５】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図１６】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図１７】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図１８】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図１９】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図２０】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図２１】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図２２】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図２３】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図２４】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図２５】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図２６】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図２７】本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
【図２８】第１の比較例に係る固体撮像装置を例示する断面図である。
【図２９】第２の比較例に係る固体撮像装置を例示する断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について説明する。
先ず、本実施形態の特徴部分を概略的に説明する。
本実施形態に係る固体撮像装置の特徴は、多層配線層上に半導体基板が設けられ、その上にカラーフィルタ等が設けられ、上方から光が照射される裏面照射型の固体撮像装置において、半導体基板に複数の貫通トレンチが形成されており、貫通トレンチの周囲には高濃度のピラー拡散層が形成されており、貫通トレンチの内部には絶縁材料が埋め込まれていることである。そして、一部の貫通トレンチの周囲に形成されたピラー拡散層は多層配線層内の配線を半導体基板上に設けられた電極パッドに接続する導電部材として機能し、残りの貫通トレンチの内部に埋め込まれた絶縁部材は製造時における位置合わせ用のアライメントマークとして機能する。この場合、貫通トレンチは半導体基板を貫通しているため、絶縁部材は半導体基板の両面側から識別することができる。また、これらの複数の貫通トレンチは同時に形成される。
【００１６】
次に、図面を参照しつつ、本実施形態に係る固体撮像装置の構成を詳細に説明する。
図１は、本実施形態に係る固体撮像装置を例示する平面図であり、
図２は、本実施形態に係る固体撮像装置を例示する断面図であり、
図３（ａ）は本実施形態に係る固体撮像装置の電極パッド領域を例示する平面図であり、（ｂ）はマーク材領域を例示する平面図である。
図２においては、図を見やすくするために、特徴的な部分のみを拡大して示している。このため、図２は、図１並びに図３（ａ）及び（ｂ）とは厳密には整合していない。
【００１７】
以下、固体撮像装置の構成の説明（図１〜図３参照）においては、固体撮像装置が撮像する際の光の平均的な進行方向（光進行方向）を「下方」とし、その反対方向を「上方」とし、上方及び下方に対して直交する方向を「側方」とする。一方、固体撮像装置の製造方法の説明（図４〜図２７参照）においては、ハンドリング面を「下面」とし、処理面を「上面」とし、「下方」及び「上方」の表記もこれに合わせる。後述するように、本実施形態に係る固体撮像装置の製造方法においては、途中で処理面が反転するため、製造方法の説明中、「下方」及び「上方」の表記も反転するが、これについては、その都度言及する。
【００１８】
図１に示すように、固体撮像装置１においては、光を受光して電気信号に変換する受光領域６が設けられている。上方から見て、受光領域６の外縁の形状は矩形であり、受光領域６には、多数の画素がマトリクス状に配列されている。また、受光領域６の周囲には、受光領域６を駆動すると共に受光領域６から出力された電気信号を処理する周辺回路領域７が設けられている。周辺回路領域７の外縁の形状も矩形である。固体撮像装置１には、一又は複数の電極パッド領域８、及び、一又は複数のマーク材領域９が設けられている。電極パッド領域８及びマーク材領域９の構成は後述する。
【００１９】
図２に示すように、本実施形態に係る固体撮像装置１においては、支持基板１１が設けられている。支持基板１１は固体撮像装置１全体の強度及び剛性を担保するものであり、例えばシリコンにより形成されている。支持基板１１上には、例えばシリコン酸化物からなるパッシベーション膜１２が設けられており、その上には多層配線層１３が設けられている。すなわち、支持基板１１はパッシベーション膜１２を介して多層配線層１３の下面に被着されている。
【００２０】
多層配線層１３においては、例えばシリコン酸化物等の絶縁材料からなる層間絶縁膜１４中に、金属配線１５が多層に設けられている。受光領域６においては、多層配線層１３の最上部にトランスファーゲート１６が設けられている。電極パッド領域８においては、多層配線層１３の最上部にコンタクト１７が設けられている。コンタクト１７は最上層の金属配線１５に接続されている。
【００２１】
多層配線層１３上には、単結晶のシリコンからなる半導体基板２０が設けられている。半導体基板２０においては、最上層にｐ型層２１が形成されており、ｐ型層２１以外の部分は、ｎ型層２２となっている。半導体基板２０の上面上にはシリコン酸化膜５１が設けられており、その上にはシリコン窒化膜５２が設けられている。シリコン酸化膜５１及びシリコン窒化膜５２により、反射防止膜５３が構成されている。
【００２２】
受光領域６においては、ｎ型層２２にｐ型バリア領域２３が選択的に形成されている。上方から見て、例えば、ｐ型バリア領域２３の形状は格子状である。半導体基板２０は、ｐ型バリア領域２３によって複数のＰＤ（フォトダイオード）領域２５に区画されており、各ＰＤ領域２５は固体撮像装置１の各画素に対応している。そして、ＰＤ領域２５は、ｐ型層２１及びｐ型バリア領域２３により、相互に電気的に分離されている。上方から見て、各ＰＤ領域２５の形状は例えば略正方形であり、複数のＰＤ領域２５がマトリクス状に配列されている。
【００２３】
ＰＤ領域２５の下部には、導電型がｎ＋型の高濃度領域２６が形成されている。また、ＰＤ領域２５の上部は、ｎ型層２２がそのまま残っている。更に、ＰＤ領域２５の最下層部分には、導電型がｐ型の反転防止層２７が形成されている。このように、ＰＤ領域２５は、高濃度領域２６及びｎ型層２２によって構成されており、ｐ型層２１、ｐ型バリア領域２３及び反転防止層２７によって囲まれている。高濃度領域２６及びｎ型層２２には、ドナーとなる不純物、例えば、リン（Ｐ）が導入されている。また、ｐ型層２１、ｐ型バリア領域２３及び反転防止層２７には、アクセプタとなる不純物、例えば、ホウ素（Ｂ）が導入されている。半導体基板２０の下面には、受光領域６を囲むように、ＳＴＩ２９が形成されている。一方、周辺回路領域７においては、半導体基板２０の下面に、読出回路（図示せず）等が形成されている。
【００２４】
受光領域６においては、反射防止膜５３上に複数枚のカラーフィルタ５４が設けられている。カラーフィルタ５４はＰＤ領域２５毎に設けられており、例えば、各ＰＤ領域２５の直上域に設けられている。この場合、隣接するカラーフィルタ５４の境界は、ｐ型バリア領域２３の直上域内に位置している。カラーフィルタ５４は、例えば、赤色の光を透過させ他の色の光を遮断する赤色フィルタ、緑色の光を透過させ他の色の光を遮断する緑色フィルタ、青色の光を透過させ他の色の光を遮断する青色フィルタである。各カラーフィルタ５４上には、平凸型のマイクロレンズ５５が設けられている。このように、固体撮像装置１の各画素には、上方から順に、各１つのマイクロレンズ５５、カラーフィルタ５４、ＰＤ領域２５が設けられている。また、上述のトランスファーゲート１６も、画素毎に設けられている。更に、各画素には、アンプ・リセットトランジスタ（図示せず）も形成されている。
【００２５】
図２及び図３（ａ）に示すように、各電極パッド領域８においては、電極パッド領域８の外縁に沿って枠状の貫通トレンチ３１が形成されている。なお、図３（ａ）及び（ｂ）においては、反射防止膜５３は図示を省略している。上方から見て、貫通トレンチ３１の形状は、例えば一辺の長さが８０μｍの略正方形であり、角部が丸められている。また、貫通トレンチ３１によって囲まれた領域には、複数のドット状の貫通トレンチ３２が形成されている。上方から見て、各貫通トレンチ３２の形状は、例えば一辺の長さが０．５μｍの正方形である。また、貫通トレンチ３２はマトリクス状に配列されており、貫通トレンチ３２間の距離は例えば０．８μｍである。なお、図３（ａ）においては、１つの貫通トレンチ３１内に４９個の貫通トレンチ３２が７行７列に配列されている例を示したが、もっと多くの貫通トレンチ３２が配列されていてもよい。貫通トレンチ３１及び３２は、半導体基板２０を貫通している。
【００２６】
貫通トレンチ３１及び３２の内部には、それぞれ、絶縁材料、例えば、シリコン酸化物からなる絶縁部材３３及び３４が埋め込まれている。絶縁部材３３の形状は枠状であり、絶縁部材３４の形状は四角柱状である。絶縁部材３３及び３４は半導体基板２０を貫いている。半導体基板２０における貫通トレンチ３１の周囲には、貫通トレンチ３１の内面に沿ってピラー拡散層３５が形成されている。また、半導体基板２０における貫通トレンチ３２の周囲には、貫通トレンチ３２の内面に沿ってピラー拡散層３６が形成されている。ピラー拡散層３５及び３６は、それぞれ絶縁部材３３及び３４を囲むように形成されており、半導体基板２０を貫いている。上述の如く、絶縁部材３４の形状は四角柱状であるため、ピラー拡散層３５の形状は四角柱の筒状となる。ピラー拡散層３５及び３６には、アクセプタとなる不純物、例えば、ホウ素（Ｂ）が導入されており、導電型はｐ型であり、その実効的な不純物濃度は半導体基板２０の実効的な不純物濃度よりも高い。なお、「実効的な不純物濃度」とは、活性化している全不純物からドナー（ｎ型不純物）とアクセプタ（ｐ型不純物）の相殺分を除いた電気伝導に寄与する不純物の濃度をいう。例えば、ピラー拡散層３５及び３６の実効的な不純物濃度は１×１０２０ｃｍ−３程度であり、半導体基板２０の実効的な不純物濃度は１×１０１２ｃｍ−３程度である。
【００２７】
半導体基板２０におけるピラー拡散層３６間の部分には、ｐ型導通領域３７が形成されている。ｐ型導通領域３７はｐ型バリア領域２３と同時に形成されたものであり、上方から見て、その形状は貫通トレンチ３２をそれぞれ区画するような格子状である。これにより、半導体基板２０における貫通トレンチ３２間の部分、すなわち、シリコンの残し部分は、実効的な不純物濃度が半導体基板２０の他の部分よりも高い高濃度のｐ型領域となっている。ピラー拡散層３６及びｐ型導通領域３７は、多層配線層１３のコンタクト１７に接続されている。
【００２８】
各電極パッド領域８において、半導体基板２０上には、金属からなる電極パッド５７が設けられている。上方から見て、電極パッド５７の形状は例えば正方形である。なお、シリコン窒化膜５２（図２参照）は、電極パッド５７の端部を覆っている。電極パッド５７は枠状の貫通トレンチ３１によって囲まれた領域であって、少なくとも一部の貫通トレンチ３２の直上域に配置されており、少なくとも一部のピラー拡散層３６及びｐ型導通領域３７の一部分に接しており、これらに接続されている。これにより、電極パッド領域８においては、多層配線層１３内の金属配線１５が、半導体基板２０内に形成されたピラー拡散層３６及びｐ型導通領域３７を介して、電極パッド５７に接続されている。なお、図３（ａ）に示す例では、電極パッド５７を枠状の貫通トレンチ３１から離隔させることによって、電極パッド５７を形成する際の位置合わせのマージンを確保している。
【００２９】
図２及び図３（ｂ）に示すように、マーク材領域９においては、半導体基板２０に貫通トレンチ４２が形成されている。貫通トレンチ４２の内部には、例えばシリコン酸化物等の絶縁材料からなる絶縁部材４４が埋め込まれている。絶縁部材４４は、固体撮像装置１の製造プロセスにおけるリソグラフィ工程及び検査工程等の位置合わせに使用するアライメントマークとして機能する。また、半導体基板２０における貫通トレンチ４２の周囲には、ピラー拡散層４６が形成されている。後述するように、貫通トレンチ３１、３２及び４２は相互に同時に形成されたものであり、ピラー拡散層３５、３６及び４６は相互に同時に形成されたものであり、絶縁部材３３、３４及び４４は相互に同時に埋め込まれたものである。また、上方から見た絶縁部材４４の形状は絶縁部材３４の形状と同じであってもよく、異なっていてもよい。
【００３０】
次に、本実施形態に係る固体撮像装置の製造方法について説明する。
図４〜図２７は、本実施形態に係る固体撮像装置の製造方法を例示する工程断面図である。
なお、図４〜図１１は電極パッド領域のみを示しており、図１２に示す領域Ａを示している。図１２、図１３、図１５〜図２７は、図２と同じ断面を示している。図１４は図１３に示す領域Ｂを示している。また、図４〜図１５は、図２に対して上下が反転している。更に、図４〜図２７は、図２と同様に、特徴的な部分のみを拡大して示している。
【００３１】
先ず、図４に示すように、ＳＯＩ（silicon on insulator）基板６０を準備する。ＳＯＩ基板６０においては、下方側から順に、基材６１、ＢＯＸ酸化膜６２及びシリコン層６３が設けられている。
以後、図４〜図１５に示す工程では、基材６１側をハンドリング面とし、シリコン層６３側を処理面とするため、基材６１側を下方とし、シリコン層６３側を上方として説明する。なお、固体撮像装置１の製造途中においては撮像用の光は入射しないが、便宜上、図４〜図２７においても、図２と同じ「光進行方向」を表す矢印を図示する。「光進行方向」は、固体撮像装置１及びその中間製造物に対して固定されている。
【００３２】
基材６１は、単結晶のシリコンからなり、導電型がｐ型である。ＢＯＸ酸化膜６２は、シリコン酸化物からなり、膜厚は例えば１４５ｎｍである。シリコン層６３は、単結晶のシリコンからなり、膜厚は例えば３．７μｍである。シリコン層６３の下部は膜厚が例えば０．２μｍであり導電型がｐ型のｐ型層２１となっており、シリコン層６３の上部は膜厚が例えば３．５μｍであり導電型がｎ型のｎ型層２２となっている。シリコン層６３は、完成後の固体撮像装置１において半導体基板２０となる部分である。なお、図４においては「光進行方向」を「上方」としているが、「光進行方向」を「下方」とした場合には、シリコン層６３はＳＯＩ基板６０の下部に相当する。
【００３３】
図５に示すように、ＳＯＩ基板６０に対して熱酸化処理を施し、ｎ型層２２上に厚さが例えば５ｎｍのシリコン酸化膜６５を形成する。次に、ＣＶＤ（chemical vapor deposition：化学気相成長）法により、厚さが例えば１００ｎｍのシリコン窒化膜６６を形成する。
【００３４】
次に、図６に示すように、シリコン窒化膜６６上にフォトレジスト膜６７を形成し、露光及び現像することにより、貫通トレンチ３１、３２及び４２（図３参照）を形成する予定の領域に開口部６７ａを形成する。このとき、例えば、開口部６７ａの幅は０．４μｍとし、開口部６７ａ間の残し幅は０．８μｍとする。
【００３５】
次に、図７に示すように、フォトレジスト膜６７をマスクとし、ＢＯＸ酸化膜６２をストッパとしてドライエッチングを行い、シリコン窒化膜６６、シリコン酸化膜６５及びシリコン層６３を選択的に除去する。これにより、シリコン層６３にシリコン層６３を貫通する貫通トレンチ３１（図３参照）、３２及び４２（図３参照）（以下、総称して「貫通トレンチ３２等」ともいう）が形成される。貫通トレンチ３２等はシリコン層６３を貫通し、ＢＯＸ酸化膜６２に到達しているが、ＢＯＸ酸化膜６２は貫通していない。その後、酸素プラズマによるドライ処理及び硫酸化水溶液によるウェット処理を行い、フォトレジスト膜６７を除去する。
【００３６】
次に、図８に示すように、ＣＤＥ（Chemical Dry Etching）を行う。これにより、貫通トレンチ３２等の側面が片側１０ｎｍ程度エッチバックされる。このとき、シリコン窒化膜６６はエッチングされず、シリコン酸化膜６５もシリコン窒化膜６６によって保護されているためエッチングされず、貫通トレンチ３２等の側面に露出しているシリコン層６３だけが後退する。この結果、貫通トレンチ３２等の上端部において、シリコン酸化膜６５及びシリコン窒化膜６６が相対的に貫通トレンチ３２等の中央部に向けて張り出し、庇（ひさし）のような形状となる。
【００３７】
次に、図９に示すように、熱酸化処理を行い、貫通トレンチ３２等の側面上に厚さが例えば５ｎｍのシリコン酸化膜６８を形成する。次に、ホウ素（Ｂ）等の不純物をイオン注入する。このとき、ＳＯＩ基板６０を回転させながら、不純物を注入する。不純物の注入方向は下方に対して５度傾斜した方向とする。すなわち、チルト角を５度とする。また、加速電圧は例えば１５ｋｅＶとし、注入量は例えば５×１０１５ｃｍ−２とする。これにより、貫通トレンチ３１の内壁にピラー拡散層３５（図３参照）が形成され、貫通トレンチ３２の内壁にピラー拡散層３６が形成され、貫通トレンチ４２の内壁にピラー拡散層４６（図３参照）が形成される。
【００３８】
このとき、シリコン層６３の上層部分はシリコン窒化膜６６によって保護されているため、貫通トレンチ３２等の肩口に高濃度のホウ素がイオン注入されることはない。その理由は、シリコン窒化膜６６の膜厚は１００ｎｍであるのに対して、ホウ素を１５ｋｅＶの加速電圧で注入したときのシリコン窒化膜中の飛程距離のピークは３８．２ｎｍであり、１７．７ｎｍの拡がり幅（ΔＲｐ）の２倍の拡がりを考慮しても、最大飛程距離は７３．６ｎｍであり、シリコン窒化膜６６を貫通しないからである。このため、ホウ素が貫通トレンチの肩口に集中的に注入されることがなく、従って、ホウ素がその後の酸化処理において放出されることがなく、酸化炉を汚染することがない。
【００３９】
次に、図１０に示すように、ＬＰ−ＣＶＤ（low pressure chemical vapor deposition：低圧化学気相成長）法により、シリコン酸化物を堆積させて、シリコン酸化膜６９を成膜する。このとき、シリコン酸化物の堆積量は、貫通トレンチ３２等の内部を確実に埋め込めるような量とする。例えば、貫通トレンチ３２等の開口幅を０．４μｍとした場合、シリコン酸化物の堆積量は０．３μｍとする。これにより、シリコン酸化膜６９は貫通トレンチ３２等の内部にも埋め込まれる。
【００４０】
次に、図１１に示すように、シリコン窒化膜６６をストッパとするＣＭＰ（chemical mechanical polishing：化学的機械研磨）を行い、シリコン窒化膜６６上からシリコン酸化膜６９を除去し、貫通トレンチ３２等の内部にのみ残留させる。これにより、貫通トレンチ３１、３２及び４２の内部に、それぞれ、シリコン酸化物からなる絶縁部材３３（図３参照）、３４及び４４（図３参照）が埋設される。その後、熱燐酸処理を施し、シリコン窒化膜６６を除去する。
【００４１】
図１２に示すように、このようにして、電極パッド領域８において、貫通トレンチ３１及び３２、ピラー拡散層３４及び３６、絶縁部材３３及び３４を形成すると共に、マーク材領域９において、貫通トレンチ４２、ピラー拡散層４６、絶縁部材４４を形成する。絶縁部材４４はシリコン酸化物によって形成されているため、電子顕微鏡で観察したときに、シリコンからなるシリコン層６３との間で高いコントラストを生じ、容易に認識することができる。これにより、この段階では、処理面側から絶縁部材４４を識別することができるため、絶縁部材４４をアライメントマークとして利用することができる。なお、図４〜図１１に示した領域は、図１２に示す領域Ａに相当する。
【００４２】
次に、図１３に示すように、絶縁部材４４をアライメントマークとして、シリコン層６３の内部に受光領域６及び周辺回路領域７（図１参照）の各構成要素を形成する。また、ＳＯＩ基板６０上に多層配線層１３を形成する。具体的には、絶縁部材４４をアライメントマークとして、シリコン層６３の上面にＳＴＩ２９を形成する。次に、絶縁部材４４をアライメントマークとして、ｎ型層２２に対してホウ素をイオン注入し、受光領域６に格子状のｐ型バリア領域２３を形成すると共に、電極パッド領域８に格子状のｐ型導通領域３７を形成する。このとき、ｐ型バリア領域２３及びｐ型導通領域３７はｐ型層２１に接するように形成する。また、ｐ型バリア領域２３はシリコン層６３を複数のＰＤ領域２５に区画するように形成し、ｐ型導通領域３７はピラー拡散層３６間の領域に形成する。
【００４３】
次に、絶縁部材４４をアライメントマークとして、画素領域毎にトランスファーゲート１６を形成する。次に、受光領域６におけるシリコン層６３の上部にドナーとなる不純物をイオン注入して、高濃度領域２６を形成する。このとき、ｐ型バリア領域２３によって区画された各部分における高濃度領域２６の下方の部分は、ｎ型層２２のまま残留する。次に、受光領域６におけるシリコン層６３の最上層部分にアクセプタとなる不純物を注入して、反転防止層２７を形成する。これにより、ｐ型バリア領域２３によって区画された各部分が、フォトダイオード（ＰＤ）領域２５となる。
【００４４】
次に、電極パッド領域８において、絶縁部材４４をアライメントマークとして、シリコン層６３上にコンタクト１７を形成する。コンタクト１７はピラー拡散層３６及びｐ型導通領域３７に接続する。次に、トランスファーゲート１６及びコンタクト１７を埋め込むように層間絶縁膜１４を堆積させると共に、層間絶縁膜１４内に金属配線１５を形成して、多層配線層１３を形成する。
【００４５】
また、上述のシリコン層６３内に拡散層を形成し、多層配線層１３を形成するプロセスにおいて、受光領域６にアンプトランジスタ及びリセットトランジスタ等（図示せず）を形成する。また、周辺回路領域７に読出回路（図示せず）等を形成する。次に、多層配線層１３上にシリコン酸化物を堆積させて、パッシベーション膜１２を成膜し、ＣＭＰによって上面を平坦化する。
【００４６】
図１４は、この段階において、図１３に示す領域Ｂを拡大した一部拡大断面図である。図１４に示すように、シリコン層６３において、貫通トレンチ３２内に絶縁材料からなる絶縁部材３４が埋め込まれており、貫通トレンチ３２の周囲にはｐ型のピラー拡散層３６が形成されている。ｎ型層２２におけるピラー拡散層３６間の部分には、ｐ型導通領域３７が形成されており、この部分の導電型はｐ型に反転している。また、シリコン層６３の最上層部分には、周辺回路を形成したときに形成された高濃度のｐ型拡散層３８が形成され、その上には、シリコンが合金化されたサリサイド層３９が形成されている。なお、他図においては、ｐ型拡散層３８及びサリサイド層３９は図示を省略している。サリサイド層３９上には多層配線層１３が設けられており、多層配線層１３内には、金属からなるコンタクト１７及び金属配線１５が設けられている。コンタクト１７の下端はサリサイド層３９に接続されており、上端は最下層の金属配線１５に接続されている。
【００４７】
次に、図１５に示すように、パッシベーション膜１２の上面に支持基板１１を貼り付ける。すなわち、多層配線層１３の上面に、パッシベーション膜１２を介して支持基板１１を被着させる。支持基板１１は例えばシリコンウェーハである。以後の工程においては、支持基板１１側をハンドリング面とする。このため、図１６〜図２７においては、上下を再び反転させ、図２と同じとする。また、以下の説明中の上下の記載も図１６〜図２７に合わせる。
【００４８】
次に、図１６に示すように、ＳＯＩ基板６０の基材６１を、ＢＯＸ酸化膜６２をストッパとして研削して除去する。
次に、図１７に示すように、ＢＯＸ酸化膜６２をフッ酸溶液によって溶解して除去する。このとき、残留したシリコン層６３が半導体基板２０となる。これにより、絶縁部材３３、３４及び４４並びにピラー拡散層３５、３６及び４６が半導体基板２０の上面において露出する。また、絶縁部材３３、３４及び４４の上部が除去されて上面が後退し、貫通トレンチ３１、３２及び４２に相当する部分に凹部が形成される。このとき、フッ酸溶液によるエッチング量を、ＢＯＸ酸化膜６２の膜厚である１４５ｎｍに対して例えば５０％のオーバーエッチングとする。この場合、シリコン酸化物は約７５ｎｍ過剰にエッチングされることになるため、絶縁部材３３、３４及び４４の上面は半導体基板２０の上面に対して約７５ｎｍ後退する。
【００４９】
次に、図１８に示すように、プラズマＣＶＤ法により、シリコン酸化膜５１を形成する。このとき、シリコン酸化膜５１の膜厚は、貫通トレンチ３２等（貫通トレンチ３１、３２及び４２）に形成された凹部が確実に埋め込まれるような膜厚とする。上述の例では、貫通トレンチ３２に形成された凹部の深さは約７５ｎｍであるから、シリコン酸化膜５１の膜厚は例えば１５０ｎｍとする。次に、プラズマＣＶＤ法により、膜厚が例えば５０ｎｍのシリコン窒化膜７１を形成する。
【００５０】
次に、図１９に示すように、シリコン窒化膜７１上にフォトレジスト膜７２を形成し、露光及び現像を行い、電極パッド５７（図２参照）を形成する予定の領域に開口部７２ａを形成する。
次に、図２０に示すように、フォトレジスト膜７２をマスクとしてドライエッチングを行い、シリコン窒化膜７１及びシリコン酸化膜５１を選択的に除去する。これにより、電極パッド領域８において、半導体基板２０が露出する。その後、酸素プラズマによるアッシング処理を行い、フォトレジスト膜７２を除去する。
【００５１】
次に、図２１に示すように、スパッタ法により、チタン（Ｔｉ）、チタン窒化物（ＴｉＮ）、アルミニウム（Ａｌ）をこの順に堆積させて、全面に導電膜７３を成膜する。例えば、チタン層の厚さを２０ｎｍとし、チタン窒化層の厚さを３０ｎｍとし、アルミニウム層の厚さを３３０ｎｍとする。導電膜７３は、電極パッド領域８において、半導体基板２０の露出部分と接触し、ピラー拡散層３６及びｐ型導通領域３７に接続される。
【００５２】
次に、図２２に示すように、導電膜７３上にフォトレジスト膜７４を形成し、露光及び現像を行い、電極パッド５７（図２３参照）を形成する予定の領域を覆うように加工する。
次に、図２３に示すように、フォトレジスト膜７４をマスクとしてドライエッチングを行い、導電膜７３を選択的に除去する。これにより、導電領域８に残留した導電膜７３により、電極パッド５７が形成される。このとき、シリコン窒化膜７１（図２２参照）もエッチングにより除去され、シリコン酸化膜５１内においてエッチングが停止する。その後、酸素プラズマによるアッシング処理を行い、フォトレジスト膜７４を除去する。
【００５３】
次に、図２４に示すように、プラズマＣＶＤ法により、シリコン酸化膜５１上にパッド電極５７を覆うように、シリコン窒化膜５２を形成する。シリコン酸化膜５１及びシリコン窒化膜５２により、反射防止膜５３が形成される。このとき、シリコン窒化膜５２の膜厚は、透過率及び屈折率等の光学特性を考慮して決定し、例えば５０ｎｍとする。
【００５４】
次に、図２５に示すように、シリコン窒化膜５２上にフォトレジスト膜７５を形成し、露光及び現像を行い、パッド電極５７の中央部の直上域に開口部７５ａを形成する。
次に、図２６に示すように、フォトレジスト膜７５をマスクとしてドライエッチングを行い、開口部７５ａの直下域からシリコン窒化膜５２を除去する。その後、酸素プラズマによるアッシング処理を行い、フォトレジスト膜７５を除去する。
【００５５】
次に、図２７に示すように、フォーミングガスによるシンター処理を行い、電極パッド５７と半導体基板２０との接触面において、電極パッド５７を形成するチタンと、半導体基板２０を形成するシリコンとを合金化させる。これにより、電極パッド５７とピラー拡散層３６及びｐ型導通領域３７との間のコンタクト抵抗が減少する。次に、シリコン窒化膜５２上におけるＰＤ領域２５の直上域に、赤色、緑色、青色のカラーフィルタ５４を形成する。このとき、絶縁部材４４は、薄い反射防止膜５３に覆われているだけであるため、処理面側から識別することができる。このため、カラーフィルタ５４の形成に際しては、絶縁部材４４をアライメントマークとして使用する。また、カラーフィルタ５４の境界をｐ型バリア領域２３の直上域に位置させる。
【００５６】
次に、図２に示すように、絶縁部材４４をアライメントマークとして、カラーフィルタ５４上にそれぞれマイクロレンズ５５を形成する。これにより、裏面照射型の固体撮像装置１が製造される。
【００５７】
次に、本実施形態の作用効果について説明する。
先ず、位置合わせの精度を向上させる効果について説明する。
本実施形態においては、固体撮像装置１の製造プロセスにおいて、貫通トレンチ４２内に埋め込んだ絶縁部材４４をアライメントマークとして使用している。絶縁部材４４は例えばシリコン酸化物によって形成されているため、例えば電子顕微鏡によって観察したときに、シリコンからなる半導体基板２０との間で高いコントラストを形成し、容易に識別することができる。また、絶縁部材４４は半導体基板２０（シリコン層６３）を貫通しており、上下面において露出している。このため、図１３に示す工程において、ｐ型バリア層２３を形成する際に、シリコン層６３の上面（光入射面の反対面）に露出した絶縁部材４４をアライメントマークとして用いることができ、絶縁部材４４を基準として直接的に位置合わせを行うことができる。一方、図２７に示す工程において、カラーフィルタ５４を形成する際にも、半導体基板２０の上面（光入射面）に露出した絶縁部材４４をアライメントマークとして用いることができ、絶縁部材４４を基準として直接的に位置合わせを行うことができる。
【００５８】
このように、ｐ型バリア層２３及びカラーフィルタ５４の双方を同じ絶縁部材４４を基準として位置合わせすることができるため、ｐ型バリア層２３とカラーフィルタ５４との間の位置ずれが少なく、カラーフィルタ５４間の境界をｐ型バリア層２３の直上域に確実に配置することができる。すなわち、ｐ型バリア層２３とカラーフィルタ５４との間の位置合わせ精度が高い。この結果、画素の高集積化を図ることが容易である。
【００５９】
この効果をより詳細に説明するために、本実施形態の第１の比較例について説明する。
図２８は、本比較例に係る固体撮像装置を例示する断面図である。
図２８に示すように、本比較例に係る固体撮像装置１０１は、本実施形態に係る固体撮像装置１（図２参照）に、従来技術の項において説明したワイヤボンディング方式を適用したものである。すなわち、固体撮像装置１０１においては、本実施形態に係る固体撮像装置１（図２参照）とは異なり、半導体基板２０に貫通ホール３２等（図２参照）は形成されておらず、その替わりに、大きなスルーコンタクトビア１１０が形成されている。スルーコンタクトビア１１０は半導体基板２０を貫通して多層配線層１３内に侵入し、接続用の金属配線１１５ａに到達している。そして、固体撮像装置１０１においては、ワイヤ１１１がスルーコンタクトビア１１０を介してボンディング用の金属配線１１５ａに直接ボンディングされている。
【００６０】
固体撮像装置１０１には絶縁部材４４（図２参照）は形成されていない。このため、従来の技術の項で説明したように、固体撮像装置１０１を製造する際には、ＳＴＩ２９を位置合わせの基準とする。また、カラーフィルタ５４を形成する際には、多層配線層１３内の最下層の金属配線１１５ｂを下方から赤外線で照射して、アライメントマークとして使用する。すなわち、カラーフィルタ５４は、ＳＴＩ２９→トランスファーゲート１６→コンタクト（図示せず）→最上層の金属配線１１５→上から２層目の金属配線１１５→上から３層目の金属配線１１５→最下層の金属配線１１５ｂ→カラーフィルタ５４、の順番で間接的に位置決めされる。一方、画素を区画するｐ型バリア領域２３もＳＴＩ２９を基準として位置決めされる。このように、カラーフィルタ５４とｐ型バリア領域２３との間の相対的な位置関係は、それらの間にいくつもの構成要素を介して決定されるため、位置合わせ精度が低い。この結果、カラーフィルタ５４間の境界をｐ型バリア領域２３の直上域に配置することが困難であり、画素の高集積化が困難である。なお、ｐ型バリア領域２３の幅を広くすることも考えられるが、そうすると、ＰＤ領域２５の容積が減少してしまい、飽和電子数が減少して感度が低下する等、画素の特性が低下してしまう。
【００６１】
以下、この位置合わせ精度を向上させる効果を、数値例を挙げて説明する。以下の説明においては、画素ピッチ（ＰＤ領域２５の配列周期）は１．４０μｍであり、そのうち、ｐ型バリア領域２３の幅は０．２５μｍであり、ＰＤ領域２５の幅は１．１５μｍであるとする。この場合、カラーフィルタ５４の境界をｐ型バリア領域２３の直上域内に配置するためには、ｐ型バリア領域２３に対するカラーフィルタ５４の位置合わせ精度を、ｐ型バリア領域２３の幅（０．２５μｍ）の半分以下、すなわち、±０．１２５μｍ以下とする必要がある。また、多層配線層１３には４層の金属配線１１５が形成されているものとする。
【００６２】
この場合、第１の比較例においては、ＳＴＩ−トランスファーゲート間のアライメント精度を０．０２５μｍ、トランスファーゲート−コンタクト間のアライメント精度を０．０２５μｍ、コンタクト−最下層の金属配線間のアライメント精度を０．０２５μｍ、多層配線層における金属配線間のアライメント精度をそれぞれ０．０５０μｍ、赤外線の透過光による最上層の金属配線−カラーフィルタ間のアライメント精度を０．０７０μｍとすると、ＳＴＩ−カラーフィルタ間の合計のアライメント精度は、上述の各アライメント精度の二乗和となるため、±√｛（０．０２５）２＋（０．０２５）２＋（０．０２５）２＋（０．０５０）２＋（０．０５０）２＋（０．０５０）２＋（０．０７０）２｝＝±０．１１９μｍとなる。一方、ＳＴＩ２９−ｐ型バリア領域２３間のアライメント精度は０．０７０μｍである。このため、ｐ型バリア領域２３−カラーフィルタ５４間のアライメント精度は、これらの二乗和で±√｛（０．１１９）２＋（０．０７０）２｝＝±０．１３９μｍとなり、上述の許容範囲（±０．１２５μｍ以下）を超えてしまう。このため、ｐ型バリア領域２３の直上域にカラーフィルタ５４の境界を確実に配置することができない。
【００６３】
これに対して、本実施形態によれば、第１の比較例と同じ条件下において、絶縁部材４４−ｐ型バリア領域２３間のアライメント精度は０．０７０μｍ、絶縁部材４４−カラーフィルタ５４間のアライメント精度も０．０７０μｍであるため、ｐ型バリア領域２３−カラーフィルタ５４間のアライメント精度はこれらの二乗和となり、±√｛（０．０７０）２＋（０．０７０）２｝＝±０．０９９μｍとなる。すなわち、上述の許容範囲（±０．１２５μｍ以下）内となる。このため、ｐ型バリア領域２３の直上域にカラーフィルタ５４の境界を確実に配置することができる。
【００６４】
次に、引出抵抗を低減する効果について説明する。
本実施形態によれば、多層配線層１３内の金属配線１５を光入射方向（図２の上方）に引き出すための導電部材として、貫通トレンチ３２の周囲に形成されたピラー拡散層３６を用いている。すなわち、コンタクト１７をピラー拡散層３６を介して電極パッド５７に接続している。ピラー拡散層３６は単結晶シリコンからなる半導体基板２０に不純物、例えばホウ素が注入されることにより形成されているため、半導体基板２０の結晶粒界に不純物が析出することがなく、ピラー拡散層３６の実効的な不純物濃度を十分に高くすることができる。これにより、ピラー拡散層３６の抵抗を低減し、金属配線１５を固体撮像装置１の外部に引き出す際の引出抵抗を低減することができる。また、ピラー拡散層３６間にｐ型導通領域３７を形成することにより、ｐ型導通領域３７もコンタクト１７と電極パッド５７との間の導電に寄与するため、引出抵抗をより一層低減することができる。この結果、固体撮像装置１の動作の高速化を図ることができる。
【００６５】
この効果をより詳細に説明するために、本実施形態の第２の比較例について説明する。
図２９は、本比較例に係る固体撮像装置を例示する断面図である。
図２９に示すように、本比較例に係る固体撮像装置１０２においては、貫通ホール３１、３２及び４２（貫通ホール３２等）の側面上に、例えばシリコン酸化物からなる絶縁膜１２１が形成されている。貫通ホール３２及び４２の側面上に形成された絶縁膜１２１の形状は、貫通ホール３２及び４２の側面に沿ったパイプ状である。また、貫通ホール３１、３２及び４２の内部には、不純物が注入されたポリシリコンからなる導電部材１２２が埋め込まれている。そして、貫通ホール３２内に埋め込まれた導電部材１２２に、コンタクト１７及び電極パッド５７が接続されている。
【００６６】
本比較例においては、固体撮像装置１０２を製造する際に、貫通ホール４２の側面上に形成された絶縁膜１２１をアライメントマークとして利用できるため、本実施形態と同様に、高い位置合わせ精度を実現することができる。また、貫通ホール３２内に埋め込まれた導電部材１２２を介してコンタクト１７を電極パッド５７に接続することにより、多層配線層１３内の金属配線１５を光入射側に引き出すことができる。
【００６７】
しかしながら、本比較例に係る固体撮像装置１０２において、引出抵抗を低減するためには、導電部材１２２の不純物濃度を増加させる必要がある。しかし、半導体基板２０に貫通ホール３２等を形成し、その側面上に絶縁膜１２１を形成した後、貫通ホール３２等の内部をシリコンによって埋め戻そうとすると、埋め戻されたシリコンの結晶構造は不可避的に多結晶構造となってしまう。すなわち、導電部材１２２は単結晶シリコンではなくポリシリコンによって形成されてしまう。そうすると、導電部材１２２内に不純物を多量に注入しても、注入された不純物はポリシリコンの結晶粒界に析出してしまい、実効的な不純物濃度を増加させることが困難である。このため、引出抵抗を十分に低減することができない。この結果、固体撮像装置１０２においては、動作の高速化が困難である。
【００６８】
なお、貫通トレンチ３２等の内部をポリシリコンではなく金属によって埋め戻すことも考えられる。しかし、金属はシリコンと比較して埋込性が低いため、貫通トレンチのアスペクト比を低く抑える必要がある。従って、貫通トレンチの微細化が困難である。また、耐熱性が低い金属を埋め込むことにより、その後の工程における熱処理が制約される。これにより、例えば、電極パッド５７と半導体基板２０との界面におけるシリサイド反応が不十分となり、コンタクト抵抗が高くなる等の不具合が発生する。
【００６９】
これに対して、本実施形態においては、単結晶シリコンからなる半導体基板２０内にピラー拡散層３６及びｐ型導通領域３７を形成しているため、多量の不純物を導入しても結晶粒界に析出することがない。このため、ピラー拡散層３６及びｐ型導通領域３７の実効的な不純物濃度を十分に高くし、抵抗を低減することができる。なお、貫通トレンチ３２及びピラー拡散層３６の形成に支障が出ない限りにおいて、貫通トレンチ３２の直径及び配列間隔を可及的に小さくすることが好ましい。これにより、貫通トレンチ３２の配列周期が短くなり、各電極パッド５７に接続されるピラー拡散層３６の数が多くなり、引出抵抗が低くなる。この結果、固体撮像装置１の動作を高速化することができる。
【００７０】
次に、プロセスコストを低減する効果について説明する。
上述の如く、本実施形態においては、電極パッド領域８に形成されたピラー拡散層３６によって半導体基板２０を貫通する導電部材を実現すると共に、マーク材領域９に形成された絶縁部材４４によって半導体基板２０を貫通するアライメントマークを実現している。そして、本実施形態においては、これらを同じ一連の工程で形成している。このため、アライメントマークを形成するために専用の工程を設ける必要がなく、プロセスコストを低く抑えることができる。また、本実施形態においては、ｐ型導通領域３７をｐ型バリア領域２３と同時に形成している。これによっても、プロセスコストを低く抑えることができる。
【００７１】
また、本実施形態に係る固体撮像装置１においては、半導体基板２０に電極パッド領域８を囲むような枠状の貫通トレンチ３１を形成し、その内部に絶縁部材３３を埋め込んでいる。これにより、コンタクト１７と電極パッド５７の間に接続されたピラー拡散層３６及びｐ型導通領域３７を、半導体基板２０における他の部分から確実に絶縁することができる。この結果、金属配線１５と電極パッド５７との間の電流経路から信号が漏洩することを防止し、この電流経路にノイズが混入することを防止し、この電流経路の寄生抵抗を低減することができる。また、貫通トレンチ３１及び絶縁部材３３も、貫通トレンチ３２及び４２並びに絶縁部材３４及び４４と同時に形成することができるため、プロセスコストを増加させることがない。
【００７２】
以上、実施形態を参照して本発明を説明したが、本発明はこの実施形態に限定されるものではない。前述の実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
【００７３】
例えば、前述の実施形態においては、ピラー拡散層３６の導電型をｐ型とする例を示したが、ピラー拡散層３６の導電型はｎ型であってもよい。この場合には、ピラー拡散層３６間にｐ型導通領域３７を形成する必要はなく、ｎ型層２２をそのまま利用することができる。また、この場合、電極パッド領域８において、ｎ型層２２の下部に周辺回路領域７を形成する際に導入されるドナーとなる不純物を導入すれば、引出抵抗をより一層低減することができる、好ましい。
【００７４】
また、前述の実施形態においては、絶縁部材３３、３４及び４４をシリコン酸化物により形成する例を示したが、本発明はこれに限定されず、例えばシリコン窒化物により形成してもよい。
【００７５】
更に、前述の実施形態においては、貫通トレンチ３２及び４２の形状を四角柱状とする例を示したが、本発明はこれに限定されず、例えば円柱状としてもよい。また、貫通トレンチ３２の形状と貫通トレンチ４２の形状とは同じである必要はなく、貫通トレンチ３２は導電性を考慮した形状とし、貫通トレンチ４２はアライメントマークとして好適な形状としてもよい。例えば、上方から見て、貫通トレンチ４２の形状を長方形状とし、絶縁部材４４が位置だけでなく方向も示すようにしてもよい。更に、前述の実施形態においては、貫通トレンチ３１の形状を略正方形の枠状とする例を示したが、本発明はこれに限定されず、例えば、円環状としてもよい。
【符号の説明】
【００７６】
１  固体撮像装置、６  受光領域、７  周辺回路領域、８  電極パッド領域、９  マーク材領域、１１  支持基板、１２  パッシベーション膜、１３  多層配線層、１４  層間絶縁膜、１５  金属配線、１６  トランスファーゲート、１７  コンタクト、２０  半導体基板、２１  ｐ型層、２２  ｎ型層、２３  ｐ型バリア領域、２５  フォトダイオード領域、２６  高濃度領域、２７  反転防止層、２９  ＳＴＩ、３１、３２  貫通トレンチ、３３、３４  絶縁部材、３５、３６  ピラー拡散層、３７  ｐ型導通領域、３８  ｐ型拡散層、３９  サリサイド層、４２  貫通トレンチ、４４  絶縁部材、４５  ピラー拡散層、５１  シリコン酸化膜、５２  シリコン窒化膜、５３  反射防止膜、５４  カラーフィルタ、５５  マイクロレンズ、５７  電極パッド、６０  ＳＯＩ基板、６１  基材、６２  ＢＯＸ酸化膜、６３  シリコン層、６５  シリコン酸化膜、６６  シリコン窒化膜、６７  フォトレジスト膜、６７ａ  開口部、６８、６９  シリコン酸化膜、７１  シリコン窒化膜、７２  フォトレジスト膜、７２ａ  開口部、７３  導電膜、７４、７５  フォトレジスト膜、７５ａ  開口部、１０１、１０２  固体撮像装置、１１０  スルーコンタクトビア、１１１  ワイヤ、１１５、１１５ａ、１１５ｂ  金属配線、１２１  絶縁膜、１２２  導電部材、Ａ、Ｂ  領域
【図１】
2011086709.tif 000003
【図２】
2011086709.tif 000004
【図３】
2011086709.tif 000005
【図４】
2011086709.tif 000006
【図５】
2011086709.tif 000007
【図６】
2011086709.tif 000008
【図７】
2011086709.tif 000009
【図８】
2011086709.tif 000010
【図９】
2011086709.tif 000011
【図１０】
2011086709.tif 000012
【図１１】
2011086709.tif 000013
【図１２】
2011086709.tif 000014
【図１３】
2011086709.tif 000015
【図１４】
2011086709.tif 000016
【図１５】
2011086709.tif 000017
【図１６】
2011086709.tif 000018
【図１７】
2011086709.tif 000019
【図１８】
2011086709.tif 000020
【図１９】
2011086709.tif 000021
【図２０】
2011086709.tif 000022
【図２１】
2011086709.tif 000023
【図２２】
2011086709.tif 000024
【図２３】
2011086709.tif 000025
【図２４】
2011086709.tif 000026
【図２５】
2011086709.tif 000027
【図２６】
2011086709.tif 000028
【図２７】
2011086709.tif 000029
【図２８】
2011086709.tif 000030
【図２９】
2011086709.tif 000031