(57)【要約】【課題】本発明は、小型化を実現しつつ、減衰回路による高周波信号の減衰量の増減幅を略一定にすることができる、減衰制御装置の提供を目的とする。【解決手段】高周波信号の受信装置に使用される、高周波信号を減衰させる減衰制御装置であって、高周波信号の減衰量を制御するデジタルデータを出力する演算器１０と、前記デジタルデータを、高周波信号を減衰させるためのＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡコンバータ１１とを備え、ＤＡコンバータ１１が、高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力する、ことを特徴とする、減衰制御装置。【選択図】図３
2011061581.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号の受信装置に使用される、高周波信号を減衰させる減衰制御装置であって、
高周波信号の減衰量を制御するデジタルデータを出力するデータ出力部と、
前記デジタルデータを、高周波信号を減衰させるためのＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡコンバータとを備え、
前記ＤＡコンバータが、高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力する、ことを特徴とする、減衰制御装置。
【請求項２】
前記ＤＡコンバータが、複数の電流出力ブロックを備え、
前記制御電流は、前記複数の電流出力ブロックの中から、前記デジタルデータの第１の領域のＮ（Ｎは２以上の整数）個のバイナリデジットに応じて選択される一又は二以上の電流出力ブロックのそれぞれから出力される電流を合わせた総電流であって、
前記複数の電流出力ブロックのそれぞれは、該それぞれに割り当てられた電流分を限度とする電流を出力するための複数の電流源を有しており、
前記複数の電流出力ブロックのそれぞれから出力される各電流は、該各電流を出力するための複数の電流源の中から、前記デジタルデータの前記第１の領域より下位の第２の領域のＭ（Ｍは２以上の整数）個のバイナリデジットに応じて選択される一又は二以上の電流源のそれぞれから出力される電流を合わせた総電流である、請求項１に記載の減衰制御装置。
【請求項３】
前記複数の電流出力ブロックのそれぞれに割り当てられた電流分は、前記ＰＩＮダイオードに流す電流の対数値と高周波信号の減衰量の対数値との相関データを表す曲線を複数の直線で近似することによって得られる、請求項２に記載の減衰制御装置。
【請求項４】
前記ＤＡコンバータは、前記複数の電流出力ブロックとして、２Ｎ個の電流出力ブロックを備える、請求項２又は３に記載の減衰制御装置。
【請求項５】
請求項１から４のいずれか一項に記載の減衰制御装置と、
前記ＰＩＮダイオードを有する減衰回路とを備える、信号減衰装置。
【請求項６】
請求項５に記載の信号減衰装置を備える自動利得制御装置であって、
前記減衰回路によって減衰された高周波信号を増幅する増幅器と、
前記増幅器の出力信号の強度を検出する強度検出回路とを備え、
前記データ出力部が、前記強度検出回路によって検出された強度と基準値との差分に応じて、前記デジタルデータを出力する、自動利得制御装置。
【請求項７】
高周波信号の受信装置に使用される、高周波信号を減衰させる減衰制御方法であって、
高周波信号の減衰量を制御するデジタルデータを出力するデータ出力ステップと、
前記デジタルデータを、高周波信号を減衰させるためのＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡ変換ステップと、
高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力する電流出力ステップとを有することを特徴とする、減衰制御方法。
【請求項８】
前記ＤＡ変換ステップは、複数の電流出力ブロックを備えるＤＡコンバータによって、前記デジタルデータを前記制御電流にＤＡ変換するステップであって、
前記制御電流は、前記複数の電流出力ブロックの中から、前記デジタルデータの第１の領域のＮ（Ｎは２以上の整数）個のバイナリデジットに応じて選択される一又は二以上の電流出力ブロックのそれぞれから出力される電流を合わせた総電流であって、
前記複数の電流出力ブロックのそれぞれは、該それぞれに割り当てられた電流分を限度とする電流を出力するための複数の電流源を有しており、
前記複数の電流出力ブロックのそれぞれから出力される各電流は、該各電流を出力するための複数の電流源の中から、前記デジタルデータの前記第１の領域より下位の第２の領域のＭ（Ｍは２以上の整数）個のバイナリデジットに応じて選択される一又は二以上の電流源のそれぞれから出力される電流を合わせた総電流である、請求項７に記載の減衰制御方法。
【請求項９】
前記複数の電流出力ブロックのそれぞれに割り当てられた電流分は、前記ＰＩＮダイオードに流す電流の対数値と高周波信号の減衰量の対数値との相関データを表す曲線を複数の直線で近似することによって得られる、請求項８に記載の減衰制御方法。
【請求項１０】
前記ＤＡコンバータは、前記複数の電流出力ブロックとして、２Ｎ個の電流出力ブロックを備える、請求項８又は９に記載の減衰制御方法。
【請求項１１】
高周波信号の受信装置に使用される、高周波信号の利得を制御する自動利得制御方法であって、
高周波信号を減衰させるためのＰＩＮダイオードによって減衰された高周波信号を増幅する増幅ステップと、
前記増幅ステップで高周波信号を増幅した増幅信号の強度を検出する強度検出ステップと、
前記強度検出ステップで検出された強度と基準値との差分に応じて、前記ＰＩＮダイオードによる高周波信号の減衰量を制御するデジタルデータを出力するデータ出力ステップと、
前記デジタルデータを、前記ＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡ変換ステップと、
前記ＰＩＮダイオードによる高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力する電流出力ステップとを有することを特徴とする、自動利得制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号の受信装置に使用される、減衰制御装置、信号減衰装置、自動利得制御装置、減衰制御方法及び自動利得制御方法に関する。
【背景技術】
【０００２】
受信機に大信号が入力されると、ＬＮＡ（低雑音増幅器）などの非線形成分を有する回路で相互変調歪み（インターモジュレーション：ＩＭ）が発生するため、ＳＮＲなどの受信機の特性は悪化する。その対策として、非線形成分を有する回路の前段に信号減衰回路を接続し、非線形成分を有する回路に入力される信号を減衰させることによって、相互変調歪みの発生を抑えるという方法がある。
【０００３】
しかし、信号減衰回路で信号を減衰させればさせるほど相互変調歪みは抑えられるが、受信機においては、しばしば大入力の不要信号と小入力（弱入力）の希望信号（受信信号）が同時に入力されることがあり、このような条件下では、信号を減衰させるほど希望信号も小さくなり、受信感度が悪化してしまうというトレードオフが発生する。
【０００４】
そこで、このようなトレードオフの影響を抑えるためには、例えば図１に示されるように、非線形成分を有する回路への信号入力を、相互変調歪みが許容できる最大レベルまでに制限し、その最大レベルを越える恐れがある大信号が受信機に入力されたときには、その最大レベルにまで信号を減衰させることが有効である。すなわち、非線形成分を有する回路への信号入力を一定に保つように利得を制御する自動利得制御回路（ＡＧＣ回路）を設けることが効果的である。
【０００５】
図２は、図１に例示したゲイン特性を実現するための、従来のＡＧＣ回路の例である。入力信号ＩＮが信号経路１を介してＬＮＡなどの非線形成分を有する回路２に入力される。差動増幅器４は、非線形成分を有する回路２の出力信号ＯＵＴを信号強度検出回路３で検出したレベルと所定の基準値との差分を増幅する。その差分を差動増幅器４で増幅して得られた差電圧は、積分器５で積分される。積分器５の出力電圧を電圧／電流変換器６で等価的に変換した電流を、減衰回路７のＰＩＮダイオードに流すことによって、入力信号ＩＮを減衰させる。
【０００６】
なお、ＰＩＮダイオードに流す電流を変化させることにより減衰量を変える形式の可変減衰器に関する先行技術文献として、例えば特許文献１が存在する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６２−６４１１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図２に示したアナログの信号強度検出回路３は、包絡線検波によって信号の振幅成分を検出するため、ＲＣ回路などのＬＰＦ（ローパスフィルタ）が必要になる。特にＩＣで信号強度検出回路をアナログ回路で実現するためには、ＲＣ回路のキャパシタを配置するための大きなエリアをＩＣ内部に確保したり、ＲＣ回路のキャパシタを外付けにしたりする必要がある。さらに、積分器５についても同様に、ＲＣ回路のキャパシタを配置するための大きなエリアをＩＣ内部に確保したり、ＲＣ回路のキャパシタを外付けにしたりする必要がある。このことは、チップサイズをより小さくし、かつ外付け部品を極力なくしてコストを抑えるという、ＳｏＣ（System-on-a-Chip）の目的に対しては障害となる。
【０００９】
一方、移動体向け受信機の場合のように、受信機の移動等によって、高周波信号の入力レベルが常に変化していることがある。減衰回路による高周波信号の減衰量の増減幅（レゾリューション）が略一定でなければ、信号入力レベルのわずかな変化によってＳＮＲなどの受信機の特性が大きく変化してしまう。
【００１０】
そこで、本発明は、小型化を実現しつつ、減衰回路による高周波信号の減衰量の増減幅を略一定にすることができる、減衰制御装置、信号減衰装置、自動利得制御装置、減衰制御方法及び自動利得制御方法の提供を目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明に係る減衰制御装置は、
高周波信号の受信装置に使用される、高周波信号を減衰させる減衰制御装置であって、
高周波信号の減衰量を制御するデジタルデータを出力するデータ出力部と、
前記デジタルデータを、高周波信号を減衰させるためのＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡコンバータとを備え、
前記ＤＡコンバータが、高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力する、ことを特徴とするものである。
【００１２】
また、上記目的を達成するため、本発明に係る信号減衰装置は、
前記減衰制御装置と、
前記ＰＩＮダイオードを有する減衰回路とを備えるものである。
【００１３】
また、上記目的を達成するため、本発明に係る自動利得制御装置は、
前記信号減衰装置を備える自動利得制御装置であって、
前記減衰回路によって減衰された高周波信号を増幅する増幅器と、
前記増幅器の出力信号の強度を検出する強度検出回路とを備え、
前記データ出力部が、前記強度検出回路によって検出された強度と基準値との差分に応じて、前記デジタルデータを出力するものである。
【００１４】
また、上記目的を達成するため、本発明に係る減衰制御方法は、
高周波信号の受信装置に使用される、高周波信号を減衰させる減衰制御方法であって、
高周波信号の減衰量を制御するデジタルデータを出力するデータ出力ステップと、
前記デジタルデータを、高周波信号を減衰させるためのＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡ変換ステップと、
高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力する電流出力ステップとを有することを特徴とするものである。
【００１５】
また、上記目的を達成するため、本発明に係る自動利得制御方法は、
高周波信号の受信装置に使用される、高周波信号の利得を制御する自動利得制御方法であって、
高周波信号を減衰させるためのＰＩＮダイオードによって減衰された高周波信号を増幅する増幅ステップと、
前記増幅ステップで高周波信号を増幅した増幅信号の強度を検出する強度検出ステップと、
前記強度検出ステップで検出された強度と基準値との差分に応じて、前記ＰＩＮダイオードによる高周波信号の減衰量を制御するデジタルデータを出力するデータ出力ステップと、
前記デジタルデータを、前記ＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換するＤＡ変換ステップと、
前記ＰＩＮダイオードによる高周波信号の減衰量の対数値が前記デジタルデータに対して略リニアに変化するように補正されたアナログ電流を前記制御電流として出力する電流出力ステップとを有することを特徴とするものである。
【発明の効果】
【００１６】
本発明によれば、小型化を実現しつつ、減衰回路による高周波信号の減衰量の増減幅を略一定にすることができる。
【図面の簡単な説明】
【００１７】
【図１】信号減衰回路において、ＬＮＡの入力レベルを一定に保つＡＧＣのゲイン特性図である。
【図２】図１に例示したゲイン特性を実現するための、従来のＡＧＣ回路の例である。
【図３】本発明に係る自動利得制御装置の実施形態であるＡＧＣ回路１００の構成図である。
【図４】減衰回路７に接続される信号経路１の構成を示したブロック図である。
【図５】図４の具体例である。
【図６】コンパレータ９と、演算器１０の詳細構成を示したブロック図である。
【図７】一つのＰＩＮダイオードの順方向電流と抵抗値の関係を示した一例である。
【図８】インピーダンスの高い信号経路１を抵抗でダンピングした時の、その抵抗値と信号減衰量の関係を示した一例である。
【図９】ＰＩＮダイオードを２本使って０〜６０ｄＢの減衰量を得るための順方向電流を示したデータである。
【図１０】８ビット（０〜２５５）入力でリニアに１６ｍＡを出力するＤ／Ａコンバータの入力対出力特性を示した一例である。
【図１１】図１０の特性を持ったＤＡコンバータのリニアな出力電流をＰＩＮダイオードに供給した場合に得られる信号減衰量と、そのＤＡコンバータの入力値との関係を、図９の値から求めたものである。
【図１２】図１０の特性を持ったＤＡコンバータの入力値の変化に対する信号減衰量の変化、すなわち信号減衰量のレゾリューションを示している。
【図１３】１６個（Ｎ＝４）の電流出力ブロックを備えたＤＡコンバータ１１の構成図である。
【図１４】５個の電流出力ブロックを有する一の電流出力ブロックの構成図である。
【図１５】図９に示した必要な減衰量Ｇが得られる範囲のグラフ部分を、異なる傾きの４本の直線で近似し、各直線ごとに対数的に等間隔に分割し、その分割点の制御電流Ｉに対応するグラフ部分上の計１６個の点をプロットして示したものである。
【図１６】各分割点における電流値Ｉと電流値Ｉのステップ変化量Ｉｓとの関係を示した表である。
【図１７】本発明に係るＤＡコンバータの入力デジタルデータＤと、制御電流ＩをＰＩＮダイオードに供給した場合に得られる信号減衰量Ｇとの関係を示したものである。
【図１８】本発明に係るＤＡコンバータの入力デジタルデータＤの変化に対する信号減衰量Ｇの変化、すなわち信号減衰量Ｇのレゾリューションを示している。
【図１９】リニアな減衰特性である（理想カーブ）。
【図２０】リニアでない減衰特性である。
【図２１】リニアな減衰特性の場合の妨害信号入力対ＡＧＣ後の信号出力である。
【図２２】リニアでない減衰特性の場合の妨害信号入力対ＡＧＣ後の信号出力である。
【図２３】リニアな減衰特性の場合の妨害信号入力対希望信号の復調ＳＮＲである。
【図２４】リニアでない減衰特性の場合の妨害信号入力対希望信号の復調ＳＮＲである。
【図２５】ＡＧＣ回路１００で行われる信号制御方法と自動利得制御方法を示したフローチャートである。
【発明を実施するための形態】
【００１８】
以下、図面を参照しながら、本発明を実施するための形態の説明を行う。図３は、本発明に係る自動利得制御装置の実施形態であるＡＧＣ回路１００の構成図である。ＡＧＣ回路１００は、高周波信号の信号経路１に接続された減衰回路７に含まれるＰＩＮダイオードに電流を供給する手段として、入力されるデジタルデータに応じてアナログ電流を出力するＤＡコンバータ（ＤＡＣ）１１を備えている。また、ＬＮＡ（低雑音増幅器）などの非線形成分を有する回路２の出力信号の強度を検出するサンプルホールド回路８と、サンプルホールド回路８で検出された強度のレベルと所定の基準値とを比較するコンパレータ９を備えている。また、コンパレータ９の比較結果に応じて動作し、ＤＡコンバータ１１に入力されるデジタルデータを出力する演算器１０を備えている。ＤＡコンバータ１１を構成することによって、従来のアナログ回路の部分を論理回路などのデジタル的な回路（例えば、サンプルホールド回路８、コンパレータ９、演算器１０）に置き換えることができるので、大きな静電容量のキャパシタを必要とするＬＰＦや積分器は不要となり、ＡＧＣ回路１００のサイズを小型化することができる。
【００１９】
ＡＧＣ回路１００は、本発明に係る減衰制御装置の実施形態として、演算器１０と、ＤＡコンバータ１１とを主な構成として備える減衰制御回路を含んでいる。また、ＡＧＣ回路１００は、本発明に係る信号減衰装置の実施形態として、演算器１０と、ＤＡコンバータ１１と、信号経路１に接続された減衰回路７とを主な構成として備える信号減衰回路を含んでいる。本発明の実施形態は、ＦＭ放送帯等の電波の受信装置に内蔵される。
【００２０】
演算器１０は、減衰回路７による高周波信号の減衰量を制御するためのデジタルデータを出力するデータ出力部である。ＤＡコンバータ１１は、演算器１０から出力されるデジタルデータを、減衰回路７のデジタルデータに対する減衰特性が略リニアになるように補正された制御電流にＤＡ変換して出力する。減衰回路７は、アンテナで電波を受信することにより生じた高周波信号を減衰させるためのＰＩＮダイオードを有している。
【００２１】
図４は、減衰回路７に接続される信号経路１の構成を示したブロック図である。信号経路１は、電波を受信するアンテナに電気的に接続されたアンテナ端子１２と、アンテナ端子１２を介して高周波信号が入力されるバンドパスフィルタ１３と、バンドパスフィルタ１３の出力信号が入力される同調回路１４とを備える。バンドパスフィルタ１３を通る高周波信号が減衰回路７によって減衰して出力されるように、減衰回路７がバンドパスフィルタ１３に接続されている。
【００２２】
図５は、図４の具体例である。
【００２３】
バンドパスフィルタ１３は、キャパシタＣ１とインダクタＬ２とインダクタＬ３とキャパシタＣ４とキャパシタＣ５とをこの順番で直列に接続する直列回路と、キャパシタＣ１とインダクタＬ２との接続点とグランドとの間に設けられたインダクタＬ１とを有している。キャパシタＣ１の一端がアンテナ端子１２に接続され、キャパシタＣ５の一端がＬＮＡなどの非線形成分を有する回路２に接続される。
【００２４】
同調回路１４は、ダイオードＤ３とインダクタＬ４との並列回路と、ダイオードＤ３の中間端子に同調電圧を供給する抵抗Ｒ３とを備える。同調回路１４の並列回路は、キャパシタＣ４とＣ５との間の経路に接続される。ダイオードＤ３は、２つのバリキャップダイオードのカソード同士を接続した接続点を中間端子として備える素子である。
【００２５】
同調回路１４は、アンテナによって電波を受信することにより生じた高周波信号から、復調しようとする周波数帯域（例えば、ＦＭ放送帯）の高周波信号を取り出す同調動作を行う。同調回路１４は、外部から入力される同調電圧によって、アンテナによって電波を受信することにより生じた高周波信号から取り出される信号成分の周波数帯を変化させることができる。すなわち、同調回路１４は、同調電圧に応じた周波数帯域の信号成分を、アンテナによって電波を受信することにより生じた高周波信号から取り出すことができる。
【００２６】
減衰回路７は、インダクタＬ１と、インダクタＬ２と、インダクタＬ３と、インダクタＬ２とＬ３との接続点にカソードが接続されたＰＩＮダイオードＤ１と、ＰＩＮダイオードＤ１のアノードとグランドとの間に設けられたキャパシタＣ２と、ＰＩＮダイオードＤ１とキャパシタＣ２との接続点に接続され且つＤＡコンバータ１１から出力されるアナログ電流の供給経路に設けられた抵抗Ｒ１と、インダクタＬ３とキャパシタＣ４との接続点にカソードが接続されたＰＩＮダイオードＤ２と、ＰＩＮダイオードＤ２のアノードとグランドとの間に設けられたキャパシタＣ３と、ＰＩＮダイオードＤ２とキャパシタＣ３との接続点に接続され且つＤＡコンバータ１１から出力されるアナログ電流の供給経路に設けられた抵抗Ｒ２とを備える。
【００２７】
減衰回路７では、Ｒ１，Ｄ１，Ｌ２，Ｌ１の経路及びＲ２，Ｄ２，Ｌ３，Ｌ２，Ｌ１の経路でアナログ電流が流れると、ＰＩＮダイオードＤ１，Ｄ２が抵抗素子と等価な素子になる。そのため、アンテナ端子１２から入力された高周波信号は、Ｄ１，Ｃ２の経路とＤ２，Ｃ３の経路でグランドに落ちることによって、減衰する。
【００２８】
図６は、コンパレータ９と、演算器１０の詳細構成を示したブロック図である。サンプルホールド回路８は、クロック１５のクロック周期に応じたサンプルホールド周期で、非線形成分を有する回路２から出力された高周波信号をサンプルホールドする。クロック１５の周波数は、十数ＭＨｚ、例えば１２ＭＨｚである。このような周波数であれば、サンプルホールド回路８に使用される容量の値は例えば０．１〜０．２ｐＦで十分であり、オンチップの小面積で実現できる。サンプルホールドされた出力信号は、コンパレータ９に入力される。コンパレータ９は、第１のコンパレータ９Ａと第２のコンパレータ９Ｂとを備える。コンパレータ９Ａは、サンプルホールドされた出力信号と所定の基準値ＲＥＦ１とを比較する。コンパレータ９Ｂは、サンプルホールドされた出力信号と所定の基準値ＲＥＦ２とを比較する。基準値ＲＥＦ２は、基準値ＲＥＦ１より低く、例えば３ｄＢ低い値である。
【００２９】
ラッチ回路１８（１９）は、コンパレータ９Ａ（９Ｂ）の出力を、クロック１６でリセットしながらラッチする。クロック１６の周波数は、例えば１０ｋＨｚである。ラッチ回路１８（１９）の出力がカウンタ２０（２１）に入力される。カウンタ２０では、「１」の入力をカウント、カウンタ２１では「０」の入力をカウントする。すなわち、カウンタ２０では信号レベルが基準値ＲＥＦ１より大きい状態をカウントすることになり、カウンタ２１では信号レベルが基準値ＲＥＦ２より小さい状態をカウントすることになる。
【００３０】
カウンタ２０はクロック１７でリセットされ、例えばクロック１７によって定められた所定期間に「１」が４回カウントされれば１を出力する。また、カウンタ２１はクロック１７でリセットされ、例えばクロック１７によって定められた所定期間に「０」が１回カウントされれば１を出力する。クロック１７の周波数は例えばクロック１６の周波数の５分の１（５倍の周期）である。
【００３１】
カウンタ２０とカウンタ２１の出力は、論理加減算回路２２に入力される。論理加減算回路２２は、カウンタ２０の出力値が「１」の場合には、信号経路１に入力された高周波信号を減衰させる方向に、カウンタ２１の出力値が「１」の場合には、信号経路１に入力された高周波信号を減衰させない方向に、ＤＡコンバータ１１に入力すべきデジタルデータを演算し、該デジタルデータをＤＡコンバータ１１に出力する。
【００３２】
ＤＡコンバータ１１は、入力されたデジタルデータをＤＡ変換したアナログ電流を減衰回路７に出力する。このアナログ電流に応じた順方向電流が、減衰回路７のＰＩＮダイオードに流れる。
【００３３】
この回路ループによって、基準値ＲＥＦ１を超えるレベルの信号があった場合には、信号レベルが基準値ＲＥＦ１と基準値ＲＥＦ２の間の値となるようにＡＧＣ回路１００による自動利得制御が行われる。
【００３４】
ところで、上述したように、ＰＩＮダイオードは、抵抗素子の性質を持ち、順方向電流を流すとその抵抗値が変化する。
【００３５】
図７は、一つのＰＩＮダイオードの順方向電流とその抵抗値の関係を示した一例である。順方向電流が大きくなると抵抗値は減少し、順方向電流の対数値と抵抗値の対数値が、反比例の関係にある。
【００３６】
したがって、信号経路１とグランド（ＡＣ−ＧＮＤ）間に接続したＰＩＮダイオード７に順方向電流を流すことによって、インピーダンスの高い信号経路１を小さな値の抵抗でダンピングすることになるため、入力信号ＩＮを減衰させることができる。
【００３７】
図８は、インピーダンスの高い信号経路１をダンピング抵抗でダンピングした時の、そのダンピング抵抗の抵抗値と信号経路１の入出力間の減衰量Ｇの関係を示した一例である。信号経路１の入出力間の減衰量Ｇとは、信号経路１に入力された入力信号のレベルＥ１に対して、信号経路１からＬＮＡ２に向けて出力された出力信号のレベルＥ２が減衰した減衰量を示している。信号経路１の減衰特性は、比（Ｅ２／Ｅ１）を減衰率としてデジベル［ｄＢ］で表される。信号経路１の入出力間の減衰量Ｇ［ｄＢ］は、式『Ｇ＝２０log１０（Ｅ２／Ｅ１）』で表される。図８に示されるように、ダンピング抵抗の抵抗値が小さくなるにつれて、減衰量は大きくなる。
【００３８】
また、図９は、ＰＩＮダイオードを２本使って０〜６０ｄＢの減衰量を得るための順方向電流を示したデータである。図９は、図７及び図８のデータに基づいて求めたものである。図９の横軸は、ＰＩＮダイオードの順方向電流の対数値で示され、縦軸は、高周波信号の減衰量の対数値（すなわち、減衰量Ｇ）で示されている。２つのＰＩＮダイオードを使用しているのは、６０ｄＢの減衰量を得るために必要な等価抵抗値を確保するためである。図９によれば、ＰＩＮダイオード７に流す順方向電流を増加させるにつれて、信号経路１の入出力間での減衰量Ｇを増加させることができる。
【００３９】
この順方向電流が、ＤＡコンバータ１１から出力されるアナログ電流（制御電流）によって供給される。しかしながら、一般的なＤＡコンバータは、入力されるデジタルデータに対してリニアなアナログ電流（または電圧）を出力するものである。このようなリニアな出力特性のＤＡコンバータは、Ｋビット入力の場合、２のべき乗比で並んだＫ個の電流源それぞれを、各入力ビットの値によってオン／オフすることにより、オンした電流源から流れる電流を合計した総電流を出力する構成を設けることによって、比較的容易に実現できる。
【００４０】
図１０は、Ｋ＝８ビット（０〜２５５）の入力でリニアに０〜１６ｍＡを出力するＤＡコンバータの入力対出力特性を示した一例である。
【００４１】
図１１は、図１０のリニア特性を持ったＤＡコンバータのリニアな出力電流をＰＩＮダイオードに供給した場合における信号経路１の入出力間での減衰量Ｇと、そのＤＡコンバータの入力値との関係を、図９のデータから求めたものである。さらに、図１２は、図１０のリニア特性を持ったＤＡコンバータの入力値の変化に対しての、信号経路１の入出力間での減衰量Ｇの変化、すなわち減衰量Ｇのレゾリューションを示している。
【００４２】
信号減衰器としては、後述するように、ＤＡコンバータの入力値の変化に対して信号減衰量が対数的（ｄＢリニア）に変化すること、すなわちレゾリューションが略一定値になることが望まれる。しかしながら、図１０のリニア特性を持ったＤＡコンバータの場合、図１２に示されるように、レゾリューションが２．６ｄＢから０．０５ｄＢまで変わっており、望まれるような略一定の特性が得られていない。
【００４３】
つまり、ＤＡコンバータの入力値の変化に対して信号減衰量を対数的（ｄＢリニア）に変化させるためには、ＤＡコンバータの入力値に対して、そのＤＡコンバータから出力されるアナログ電流を非線形的に変化させなければならない。ＤＡコンバータから出力されるアナログ電流の変化特性を表す非線形カーブを実現するためには、例えば、ＤＡコンバータの入力ビット数Ｋを大きくし、それぞれがその非線形カーブに沿った最適な電流値を出力するような２のＫ乗個の電流源を、入力値でオン／オフする構成を設けることが考えられる。しかしながら、このような構成を採用すると、例えば８ビット入力であれば、無相関な電流源が２５５個も必要になってしまう。また、それぞれの電流源のばらつきの影響も、ＤＡコンバータの出力特性にそのまま現れてしまう。
【００４４】
そこで、本発明に係るＤＡコンバータ１１は、入力されたデジタルデータに対して出力するアナログ電流を供給するための電流源の数を抑えたまま最適な非直線電流カーブの出力特性を実現するものであって、且つ、入力されたデジタルデータに対して出力するアナログ電流を適切に調整することによって、信号経路１の入出力間の減衰量Ｇのばらつきの影響を抑えることを実現するものである。
【００４５】
次に、本発明に係るＤＡコンバータ１１の構成について詳細説明する。ＤＡコンバータ１１には、Ｋ（＝Ｎ＋Ｍ）ビットのデジタルデータＤが入力される（Ｎは２以上の整数、Ｍは２以上の整数）。
【００４６】
ＤＡコンバータ１１は、演算器１０から出力されたデジタルデータＤを、高周波信号を減衰させるためのＰＩＮダイオードに流す電流を制御するための制御電流ＩにＤＡ変換する。ＤＡコンバータ１１は、高周波信号の減衰量Ｇ（高周波信号の減衰量の対数値）が、入力されたデジタルデータに対して略リニアに変化するように補正されたアナログ電流を制御電流Ｉとして出力する。
【００４７】
なお、ＰＩＮダイオードに実際に流れる電流の電流値と制御電流Ｉの電流値は、回路上の抵抗分等を無視できるので、説明を簡単にするためにも、等しいと考える。抵抗分等によって両者の差が無視できないほど大きければ、その差を考慮して考えればよい。
【００４８】
ＤＡコンバータ１１は、複数の電流出力ブロック、好ましくは、２Ｎ個（Ｎは２以上の整数）の電流出力ブロックを並列に備えている。
【００４９】
図１３は、１６個（Ｎ＝４）の電流出力ブロックを備えたＤＡコンバータ１１の構成図である。Ｖｄｄは、各電流出力ブロックの電源電圧を表し、Ｖｏｕｔは、ＤＡコンバータ１１の出力電圧（制御電流Ｉの出力端子の端子電圧）を表す。
【００５０】
制御電流Ｉは、複数の電流出力ブロックの中から、デジタルデータＤの上位側のビット領域（第１の領域）のＮ（Ｎは２以上の整数）個のバイナリデジットに応じて選択される一又は二以上の電流出力ブロックのそれぞれから出力される電流Ｉｓ［１］〜Ｉｓ［Ｎ］を合わせた総電流である。図１３の場合、制御電流Ｉは、１６個の電流出力ブロックの中から選択された一又は二以上の電流出力ブロックのそれぞれから出力される電流Ｉｓ［１］〜Ｉｓ［１６］を合わせた総電流である。
【００５１】
電流を出力すべき電流出力ブロックの選択は、第１の領域のＮ個のバイナリデジットに応じてオン／オフするＮ個のスイッチＳＷによって行われる。スイッチＳＷは、電流出力ブロック毎に設けられる。スイッチＳＷのオンによって、そのオンしたスイッチに接続された電流出力ブロックからの電流出力がオンし、スイッチＳＷのオフによって、そのオフしたスイッチＳＷに接続された電流出力ブロックからの電流出力がオフする。スイッチＳＷは、例えば、ＭＯＳＦＥＴ等の半導体スイッチング素子である。
【００５２】
また、複数の電流出力ブロックのそれぞれは、該それぞれに割り当てられた電流分を限度とする電流を出力するための複数の電流源を並列に有している。
【００５３】
図１４は、５個の電流出力ブロックを有する一の電流出力ブロックの構成図である。
【００５４】
複数の電流出力ブロックのそれぞれから出力される各電流Ｉｓ［１］〜Ｉｓ［Ｎ］は、該各電流を出力するための複数の電流源の中から、デジタルデータＤの第１の領域より下位のビット領域（第２の領域）のＭ（Ｍは２以上の整数）個のバイナリデジットに応じて選択される一又は二以上の電流源のそれぞれから出力される電流を合わせた総電流である。複数の電流出力ブロックのそれぞれは、好ましくは、（Ｍ＋１）個の電流源を有している。図１４は、Ｍ＝４の場合を示している。
【００５５】
電流を出力すべき電流源の選択は、第２の領域のＭ個のバイナリデジットに応じてオン／オフするＭ個のスイッチｓｗによって行われる。スイッチｓｗは、電流源毎に設けられる。スイッチｓｗのオンによって、そのオンしたスイッチに接続された電流源からの電流出力がオンし、スイッチｓｗのオフによって、そのオフしたスイッチｓｗに接続された電流源からの電流出力がオフする。これにより、各電流出力ブロックは、（１／２Ｍ）毎に可変するＩｓを出力することができる。
【００５６】
スイッチｓｗは、例えば、ＭＯＳＦＥＴ等の半導体スイッチング素子である。また、電流源は、カレントミラーを採用することによって、電流値のばらつきを抑えることができる。
【００５７】
複数の電流出力ブロックのそれぞれに割り当てられた電流分は、ＰＩＮダイオードに流す電流の対数値と高周波信号の減衰量の対数値との相関データを表す曲線（図９参照）を複数の直線で近似することによって得られる。図９に示されるように、ＰＩＮダイオードの順方向電流の対数値と信号減衰量（ｄＢ）との関係には、部分的には直線性がある一方で、曲線的な部分も存在する。そこで、ＰＩＮダイオードの順方向電流の対数値と信号減衰量（ｄＢ）との相関データを表す曲線を複数の直線で近似する。
【００５８】
ＰＩＮダイオードに流す制御電流Ｉの対数値と減衰量Ｇ（ｄＢ）との相関データを表す曲線グラフを複数の直線で近似する場合、当該曲線グラフのうち、仕様等によって要求される減衰量Ｇが得られる範囲のグラフ部分を複数の直線で近似すればよい。
【００５９】
図１５は、図９に示した必要な減衰量Ｇが得られる範囲のグラフ部分を、異なる傾きの４本の直線で近似し、各直線ごとに対数的に等間隔に分割し、その分割点の制御電流Ｉに対応するグラフ部分上の計１６個の点をプロットして示したものである。
【００６０】
必要な減衰量Ｇが得られる範囲のグラフ部分を複数の直線で近似する場合、複数の直線と当該グラフ部分が交わる交点を求める。そして、各直線が当該グラフ部分に交わる２つの交点の間で変化する制御電流Ｉの変動幅を、各直線ごとに、対数的に等間隔に分割する。当該グラフ部分を等間隔に分割した分割区間の数は、ＤＡコンバータ１１の電流出力ブロックの総数２Ｎ個に一致する。図１５は、Ｎ＝４の場合において、１６個の分割区間が存在する。
【００６１】
図１６は、各分割点における電流値Ｉと電流値Ｉのステップ変化量Ｉｓとの関係を示した表である。複数の電流出力ブロックのそれぞれに割り当てられた電流分に相当するステップ変化量Ｉｓは、各分割区間で変化する電流分に一致する。
【００６２】
したがって、例えば、Ｎ＝４且つＭ＝４に設定したときの８ビットのデジタルデータＤ（Ｋ＝８）が入力されるＤＡコンバータ１１の場合、図１３に示されるように、電流Ｉｓを出力する１６個の電流出力ブロックが構成される。各電流出力ブロックは、図１４に示すように、電流値Ｉｓ／１６を出力する回路と、その等倍（１倍），２倍，４倍，８倍の電流出力回路を計５個並べて、デジタルデータの下位側の４ビット（Ｍ＝４）の入力値によって、各回路をオン／オフすることで、全電流Ｉｓの１／１６〜１６／１６まで変化するリニアな電流を出力するものである。
【００６３】
そして、図１３に示すように、１６個並べられた電流出力ブロックのうち、８ビットのデジタルデータＤの上位４ビット（Ｎ＝４）で、電流値の小さいブロックから次々にオンしていく。さらに、オンになっているブロックのうちの最も電流値が大きいブロックの内部の電流源（図１４）の電流出力を、デジタルデータＤの下位４ビット（Ｍ＝４）でコントロールする。
【００６４】
なお、図１４に示した電流出力ブロック内の各電流源は、単位抵抗の等倍、２倍、４倍及び８倍の抵抗で構成される。単位抵抗の抵抗値Ｒは、
Ｒ＝１６（Ｖｄｄ−Ｖｏｕｔ）／Ｉｓ
で決定できる。
【００６５】
図１７は、ＤＡコンバータの入力デジタルデータＤと、制御電流ＩをＰＩＮダイオードに供給した場合に得られる信号減衰量Ｇとの関係を示したものである。図１８は、ＤＡコンバータの入力デジタルデータＤの変化に対する信号減衰量Ｇの変化、すなわち信号減衰量Ｇのレゾリューションを示している。
【００６６】
図１７に示されるように、ＤＡコンバータの入力デジタルデータＤの変化に対して信号減衰量Ｇ（ｄＢ）は、略直線的に変化している。一方、減衰量Ｇのレゾリューションは、一定の０．２３５ｄＢ（＝６０ｄＢ／２５５）が理想値であるのに対して、図１８に示されるように、０．２以上０．４ｄＢ以下の範囲のため、理想に近い特性が得られている。
【００６７】
ＰＩＮダイオードに順方向電流を流した時の抵抗値は、
【００６８】
【数１】
2011061581.tif 000003
で表される。
【００６９】
上式より、電流Ｉｆの対数値と抵抗値Ｒｓの対数値の関係は、他のパラメータに関係なく傾き「−１」の直線である。本発明に係るＤＡコンバータは電流出力が対数的に変化するように設計されており、抵抗値Ｒｓも対数的に変化するので、図１７の直線性は上式のパラメータに依存しない。このことは、本発明に係るＤＡコンバータが上式のパラメータの異なるＰＩＮダイオードに対しても有効で、汎用性があることを意味する。
【００７０】
図２５は、ＡＧＣ回路１００で行われる信号制御方法と自動利得制御方法を示したフローチャートである。上述のＡＧＣ回路１００の動作は、図２５のようにまとめることができる。ステップ１１において、サンプルホールド回路８は、減衰回路７内のＰＩＮダイオードによって減衰された高周波信号がＬＮＡ２によって増幅されることによって得られた増幅信号の信号強度を検出する。ステップ１３において、コンパレータ９は、検出された強度と所定の基準値との比較を行う。ステップ１５において、演算器１０は、その比較によって得られた差分に応じて、ＰＩＮダイオードによる高周波信号の増幅量を制御するためのデジタルデータを出力する。ステップ１７において、ＤＡコンバータ１１は、演算器１０から出力されたデジタルデータを、ＰＩＮダイオードに流す電流を制御する制御電流にＤＡ変換し、ＰＩＮダイオードによる高周波信号の減衰量の対数値が該デジタルデータに対して略リニアに変化するように補正されたアナログ電流を該制御電流として出力する。
【００７１】
したがって、本発明によれば、小型化を実現しつつ、減衰回路による高周波信号の減衰量の増減幅を略一定にすることができる。例えば車載用ラジオでは、基本的に、信号減衰量がリニアに変化する自動利得制御が要求されている。
【００７２】
図１９は、ＤＡコンバータに入力されるデジタルデータと信号減衰量の対数値がリニアな、理想の減衰特性を示している。ＤＡコンバータに入力されるデジタルデータと信号減衰量の対数値がリニアであれば、信号入力レベルが、基準値を越えた分だけ信号を減衰させることができる。よって、図２１のとおり、（妨害）信号入力レベルが増加しても自動利得制御後のＬＮＡ２の出力レベルは、一定（基準値）になる。
【００７３】
また、妨害信号入力が増加するにつれて、希望信号の復調ＳＮＲ（オーディオＳＮＲ）は減少していくが、ＤＡコンバータに入力するデジタル値と信号減衰量の対数値がリニアな場合は、図２３のとおり、ＳＮＲの変化が連続的である。
【００７４】
一方、図２０は、ＤＡコンバータに入力するデジタルデータと信号減衰量の対数値がリニアでない場合の減衰特性を示している。この場合、図２２のとおり、（妨害）信号入力レベルのわずかな変化によって自動利得制御後のＬＮＡ２の出力レベルが、増減しながら変動する。
【００７５】
また、妨害信号入力が増加するにつれて、希望信号の復調ＳＮＲ（オーディオＳＮＲ）は減少していくが、ＤＡコンバータに入力するデジタルデータと信号減衰量の対数値がリニアでない場合は、図２４のとおり、ＳＮＲが変化しない部分と急激に変化する部分が発生する。特に、妨害信号の変化は常に発生することであり、この時にＳＮＲが急激に変化すると、違和感が大きい。
【００７６】
また、図２３，２４において、例えば妨害信号入力が８０ｄＢｕＶの時の比較をすると、ＤＡコンバータに入力するデジタルデータと信号減衰量の対数値がリニアな場合のＳＮＲは、図２３に示されるように、２６ｄＢである。しかしながら、ＤＡコンバータに入力するデジタルデータと信号減衰量の対数値がリニアでない場合のＳＮＲは、図２４に示されるように、２１ｄＢである。この５ｄＢの差は、性能比較の上で非常に大きな差であり、この差によって顧客要求を満足させることができない場合がある。
【００７７】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形、改良及び置換を加えることができる。
【符号の説明】
【００７８】
１  信号経路
２  ＬＮＡ等の非線形成分を有する回路
３  信号強度検出回路
４  差動増幅器
５  積分器
６  電圧／電流変換器
７  減衰回路
８  信号強度検出回路（サンプルホールド回路）
９，９Ａ，９Ｂ  コンパレータ
１０  演算器
１１  ＤＡコンバータ
１２  アンテナ端子
１３  ＲＦバンドパスフィルタ
１４  同調回路
１５，１６，１７  クロック
１８，１９  ラッチ
２０，２１  カウンタ
２２  論理加減算回路
１００  ＡＧＣ回路
【図１】
2011061581.tif 000004
【図２】
2011061581.tif 000005
【図３】
2011061581.tif 000006
【図４】
2011061581.tif 000007
【図５】
2011061581.tif 000008
【図６】
2011061581.tif 000009
【図７】
2011061581.tif 000010
【図８】
2011061581.tif 000011
【図９】
2011061581.tif 000012
【図１０】
2011061581.tif 000013
【図１１】
2011061581.tif 000014
【図１２】
2011061581.tif 000015
【図１３】
2011061581.tif 000016
【図１４】
2011061581.tif 000017
【図１５】
2011061581.tif 000018
【図１６】
2011061581.tif 000019
【図１７】
2011061581.tif 000020
【図１８】
2011061581.tif 000021
【図１９】
2011061581.tif 000022
【図２０】
2011061581.tif 000023
【図２１】
2011061581.tif 000024
【図２２】
2011061581.tif 000025
【図２３】
2011061581.tif 000026
【図２４】
2011061581.tif 000027
【図２５】
2011061581.tif 000028