(57)【要約】      （修正有）【課題】ＨＥＭＴのチャンネル抵抗を小さくできる構造を有する化合物半導体エピタキシャルウエハ及び高周波半導体装置を提供する。【解決手段】半絶縁性半導体基板１０と、結晶成長性を良好にするためのバッファ層１１と、一様にドープされた領域内にデルタドープされた領域を有する第１の電子供給層１２と、電子のポテンシャル障壁を形成する第１のスペーサ層１３と、２次元電子を発生させるチャネル層１４と、電子のポテンシャル障壁を形成する第２のスペーサ層１５と、一様にドープされた領域内にデルタドープされた領域を有する第２の電子供給層１６と、オーミックコンタクトをとるためのキャップ層１７と、を順次積層して形成してなることを特徴とする。【選択図】図１
2011254058.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性半導体基板と、
結晶成長性を良好にするためのバッファ層と、
一様にドープされた領域内にデルタドープされた領域を有する第１の電子供給層と、
電子のポテンシャル障壁を形成する第１のスペーサ層と、
２次元電子を発生させるチャネル層と、
電子のポテンシャル障壁を形成する第２のスペーサ層と、
一様にドープされた領域内にデルタドープされた領域を有する第２の電子供給層と、
オーミックコンタクトをとるためのキャップ層と、
を順次積層して形成してなることを特徴とする化合物半導体エピタキシャルウエハ。
【請求項２】
前記半絶縁性半導体基板は、ＧａＡｓ材料とし、前記バッファ層は、ノンドープのＧａＡｓ材料とし、前記第１および第２の電子供給層は、ｎ型のＡｌＧａＡｓ材料とし、前記第１および第２のスペーサ層は、ノンドープのＡｌＧａＡｓ材料とし、前記チャネル層はノンドープのＧａＡｓ材料とし、前記キャップ層は、高濃度のｎ型ＧａＡｓ材料であることを特徴とする請求項１記載の化合物半導体エピタキシャルウエハ。
【請求項３】
前記半絶縁性半導体基板は、ＧａＡｓ材料とし、前記バッファ層は、ノンドープのＧａＡｓ材料とし、前記第１および第２の電子供給層は、ｎ型のＡｌＧａＡｓ材料とし、前記第１および第２のスペーサ層は、ノンドープのＡｌＧａＡｓ材料とし、前記チャネル層はノンドープのＩｎＧａＡｓ材料とし、前記キャップ層は、高濃度のｎ型ＧａＡｓ材料であることを特徴とする請求項１記載の化合物半導体エピタキシャルウエハ。
【請求項４】
前記半絶縁性半導体基板は、ＧａＮ材料とし、前記バッファ層は、ノンドープのＧａＮ材料とし、前記第１および第２の電子供給層は、ｎ型のＡｌＧａＮ材料とし、前記第１および第２のスペーサ層は、ノンドープのＡｌＧａＮ材料とし、前記チャネル層はノンドープのＧａＮ材料とし、前記キャップ層は、高濃度のｎ型ＧａＮ材料であることを特徴とする請求項１記載の化合物半導体エピタキシャルウエハ。
【請求項５】
請求項１乃至４のいずれかに記載の化合物半導体エピタキシャルウエハを用いたことを特徴とする高周波半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、エピタキシャル成長した化合物半導体ウエハ及びそれを用いた高周波半導体装置に関する。
【背景技術】
【０００２】
ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）に代表されるヘテロ接合を有する化合物半導体デバイスは、ＧａＡｓ ＭＥＳＦＥＴ（Metal Semiconductor FET）、ＧａＡｓ ＪＦＥＴ（Junction FET）と比較して効率性、利得性、歪特性が優れているため、ＭＭＩＣ（Microwave Monolithic IC）の主流デバイスに成りつつある。
【０００３】
図４に、従来技術によるｐ−ＨＥＭＴ用ダブルへテロ型エピタキシャルウエハの断面構造例を示す。半絶縁性ＧａＡｓ半導体基板４０上にまず、結晶成長性を良好にするためにｉ−ＧａＡｓバッファ層４１を成長し、この上にｎ−ＡｌｘＧａ１−ｘＡｓ電子供給層４２、ｉ−ＡｌｘＧａ１−ｘＡｓスペーサ層４３、ｉ−ＩｎｘＧａ１−ｘＡｓチャネル層４４、ｉ−ＡｌｘＧａ１−ｘＡｓスペーサ層４５、ｎ−ＡｌｘＧａ１−ｘＡｓ電子供給層４６を順次積層させてＨＥＭＴ用ダブルヘテロ構造を構成する。さらに、オーミックコンタクト電極形成のための高濃度のドーピングを施したｎ＋−ＧａＡｓキャップ層４７を形成する。なお、ここでエピタキシャル層名称中のｎ−は、エピタキシャル層がｎ型、ｉ−は、アンドープであることを表している。
【０００４】
上記構造において、電子供給層４２、４６にはイオン化したドナーが形成される。これにより、電子が電子供給層４２、４６からチャネル層４４に形成された量子井戸ポテンシャルに落ち込み、このチャネル層４４には二次元電子ガスが形成される。この電子は二次元的に移動し、しかも不純物散乱が非常に少ないため極めて高い移動度を示す。
【０００５】
さらに、チャネル層４４をはさんで基板側・成長面側の両方に電子供給層４２，４６を持つダブルへテロ構造では、この２つの電子供給層４２，４６から、チャネル層４４へ電子が供給されるため、電子供給層が１つの場合に比べてＨＥＭＴデバイスのチャンネル抵抗を小さくすることが可能である。
【０００６】
ＨＥＭＴデバイスのチャンネル抵抗を小さくすることによって、例えばＦＥＴスイッチでは挿入損失を減少させ、ＦＥＴ増幅器では伝達コンダクタンス（ｇｍ）を増大させるなど、さらにＨＥＭＴデバイスの高性能化が得られる。
【０００７】
通常、電子供給層４２，４６のドーピング構造は、一様ドープ構造か、またはデルタドープ構造のどちらかで構成されることが多い。（特許文献１参照）
一様ドープ構造は、結晶成長を続けながら電子供給層４２，４６内全体にわたり一様にドーピングを施した構造であるが、電子供給層４２，４６の層厚内に対して必ずしも一定のドーピング濃度ではなく、段階的にドーピング濃度が変わる場合を含んでもよい。
【０００８】
この一様ドープ構造は、ドーピングレベルをある一定以上に高くすると、金属のような導体に近づく特性を持つため、半導体としての特性が損なわれるという問題がある。また、結晶成長上の問題により、いくらドーピングレベルを上げても半導体中のドナーレベルをある一定以上には高くできないというということがある。従って、チャネル層４４に励起される二次元電子ガスの電子密度を調整するためには、ドーピングレベルをほぼ一定にして、電子供給層４２、４６の層厚を厚くするなどの膜厚制御が必要である。
【０００９】
デルタドープ構造は、パルスドープ、プレーナドープなどとも呼ばれる構造である。デルタドープ構造は、名前が示すように、非常に薄い膜厚の高濃度のドーピング層を形成する技術である。例えば、ＡｌＧａＡｓ電子供給層４２，４６を成長中にＡｌやＧａの供給を一時停止して成長を止め、ドーパントとなるＳｉ原料だけを供給してＳｉの非常に薄い層を形成する技術である。したがって、一様ドープに比べ急峻で多量のドーパントを電子供給層４２，４６に入れることが可能である。
【００１０】
このデルタドープ構造は、優れた線形性、すなわち低歪特性を有し、高いドレイン電流領域においても伝達コンダクタンス（ｇｍ）が低下せず、優れた平坦性を示すことが知られている。しかし、その一方で多量の電子を閉じ込めるため電気特性の異常がおきやすくなったり、膜厚が薄いためチャンネル層４２までＳｉドーパントが拡散してしまうなどの問題が発生する場合がある。これを防止するために、チャンネル層３４の層厚を厚くしたり、デルタドープ層をチャンネル層４４から一定距離を離す必要があるなど、デバイス構造の最適化が複雑となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−２２１３６４号公報  図１および図４
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ＨＥＭＴデバイスのチャンネル抵抗を小さくするためには、電子供給層４２，４６のドーピングレベルを上げる必要があるが、上述したように、一様ドープ構造またはデルタドープ構造そのどちらにおいても、電気特性やエピタキシャル成長時の制限から、ある一定濃度以上にドーピングレベルをあげられないという限界が生じる。しかもドーピングレベルを変更すると層厚などの変更を余儀なくされるので、チャンネル抵抗以外のデバイス特性に影響を与えてしまう可能性がある。
【００１３】
本発明は、上記問題を解決するためになされたもので、ＨＥＭＴのチャンネル抵抗を小さくできる構造を有する化合物半導体エピタキシャルウエハ及び高周波半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の実施形態によれば、半絶縁性半導体基板と、結晶成長性を良好にするためのバッファ層と、一様にドープされた領域内にデルタドープされた領域を有する第１の電子供給層と、電子のポテンシャル障壁を形成する第１のスペーサ層と、２次元電子を発生させるチャネル層と、電子のポテンシャル障壁を形成する第２のスペーサ層と、一様にドープされた領域内にデルタドープされた領域を有する第２の電子供給層と、オーミックコンタクトをとるためのキャップ層と、を順次積層して形成してなることを特徴とする化合物半導体エピタキシャルウエハ、及びこれを用いた高周波半導体装置を提供する。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る化合物半導体エピタキシャルウエハの断面図である。
【図２】ダブルへテロ構造をもつＨＥＭＴ用エピタキシャルウエハの電子密度を説明する図である。（ａ）は一様ドープ構造、（ｂ）はデルタドープ構造、（ｃ）は、デルタドープ構造と一様ドープ構造の両方を電子供給層に用いた場合である。
【図３】本発明の一実施形態に係る化合物半導体エピタキシャルウエハを用いたＨＥＭＴデバイスの断面構成例を示す図である。
【図４】従来の化合物半導体エピタ本発明の一実施形態に係る化合物半導体エピタキシャルウエハの断面図である。
【発明を実施するための形態】
【００１６】
本発明の一実施形態について図面を参照しながら詳細に説明する。
【００１７】
図１に、本発明の一実施形態に係る化合物半導体エピタキシャルウエハの断面図を示す。
【００１８】
本実施形態は、図１に示すように、半絶縁性半導体基板１０上に、結晶成長性を良好にするためにバッファ層１１を成長し、この上に第１の電子供給層１２、第１のスペーサ層１３、チャネル層１４、第２のスペーサ層１５、および第２の電子供給層１６を順次積層させてＨＥＭＴ用ダブルヘテロ構造を構成する。さらに、オーミックコンタクト電極形成のための高濃度ドーピングを施したキャップ層１７を形成する。
【００１９】
ＧａＡｓ系ＨＥＭＴデバイスを作製する場合、半絶縁性半導体基板１０を、ＧａＡｓ材料とし、バッファ層１１は、ノンドープのＧａＡｓ材料とする。第１および第２の電子供給層１２，１６は、ｎ型のＡｌＧａＡｓ材料とし、前記第１および第２のスペーサ層１３，１５は、ノンドープのＡｌＧａＡｓ材料とし、前記チャネル層１４はノンドープのＧａＡｓ材料とし、前記キャップ層１７は、高濃度にドーピングされたｎ型ＧａＡｓ材料とする。
【００２０】
電子供給層１２、１６には、一様ドープ構造内にデルタドープ構造１８，１９を１つ以上形成する。Ｓｉ原料をドーパントとするｎ型ＡｌＧａＡｓ電子供給層１２，１６を成長中に、ＡｌやＧａの供給を一時停止して成長を止め、ドーパントとなるＳｉ原料だけを供給することにより、Ｓｉの薄いデルタドープ層１８，１９を形成する。このデルタドープ構造形成後には、再びＡｌやＧａを供給し、所定の層厚になるようにｎ型ＡｌＧａＡｓ電子供給層１２，１６を成長する。したがって、チャンネル層１４を挟んで、成長される２つのｎ型ＡｌＧａＡｓ電子供給層１２，１６は、それぞれ、デルタドープ層１８，１９が一様ドープ層にサンドイッチされている構造となる。
【００２１】
このように、形成されたｎ型ＡｌＧａＡｓ電子供給層１２，１６の特性について論じる。
【００２２】
抵抗率ρは、単位体積あたりのキャリア密度ｎ、キャリアの移動度μ、およびキャリアの電荷ｑ（電子の場合はｑ＝−ｅ）を用いて式（１）となることがよく知られている。
【００２３】
ρ＝１/（ｑ・μ・ｎ）                    ・・・（１）
したがって、チャンネル層１４の抵抗率ρを下げるためには、電子移動度μまたはキャリア密度（電子密度）ｎを大きくすることによって可能となることがわかる。
【００２４】
本特許の実施形態においては、チャンネル層に寄与する電子密度を２倍に上げるために、電子供給層を２つ持つダブルへテロ構造を採用する。
【００２５】
図２は、ダブルへテロ構造をもつ、ＨＥＭＴ用エピタキシャルウエハの電子密度を説明する図である。図２（ａ）は従来の一様ドープ構造であり、成長層側の電子供給層１６の単位体積辺りのドーピングレベルをＮｄ１、電子供給層１６の厚みをＴ１とする。また基板側の電子供給層１２の単位体積辺りのドーピングレベルをＮｄ２、電子供給層１２の厚みをＴ２とする。
【００２６】
以下の議論では、ドーピングされたドナーに由来する電子は全て活性化して、チャンネル層１４に形成される２次元電子層に落ち込むことを仮定する。
【００２７】
そうすると、チャンネル層１４の単位面積あたりの電子密度ｎｓ（以下シート電子密度と称する）は式（２）のようになる。
【００２８】
ｎｓ＝Ｎｄ１・Ｔｎ１＋Ｎｄ２・Ｔｎ２      ・・・（２）
図２（ｂ）は従来のデルタドープ構造であり、成長層側にデルタドープされた電子供給層１６の単位面積当たりのドーピングレベルをＳｐ１、基板側にデルタドープされた電子供給層１２の単位面積当たりのドーピングレベルをＳｐ２とすれば、チャンネル層１４のシート電子密度ｎｓは式（３）のようになる。
【００２９】
ｎｓ＝Ｓｐ１＋Ｓｐ２                      ・・・（３）
図２（ｃ）は、本発明の一実施形態におけるデルタドープ構造と一様ドープ構造の両方を用いた場合である。各、電子供給層１２，１６の厚さ、ドーピングレベルを図（ａ）（ｂ）と同一すると、チャンネル層１４のシート電子密度は式（４）のようになる。
【００３０】
ｎｓ＝Ｎｄ１・Ｔｎ１＋Ｎｄ２・Ｔｎ２＋Ｓｐ１＋Ｓｐ２    ・・・（４）
このように、電子供給層１２，１６を一様ドープし、かつその内部にデルタドープ構造を形成することにより、単純計算でも従来構造に比べ、電子伝導に寄与する電子密度をさらに２倍程度まで増加することができる。電子移動度μは、実際にはキャリア密度（電子密度）ｎの関数であるが、単位体積あたりの電子密度が１０−１９ｃｍ−３程度までは、ほとんど依存しないことがわかっているので、式（１）によりキャリア密度ｎと電子移動度μの積が減少しない電子密度までドーピングレベルを増加させれば、チャンネル抵抗率を減少させることが可能である。
【００３１】
また、式（４）によれば、同じ電子密度を得るとした場合においても、変数が増えるため、各電子供給層１２，１６の厚さＴｄ１、Ｔｄ２、ドーピングレベルＮｄ１、Ｎｄ２、Ｓｐ１、Ｓｐ２を独立に調整できるので、抵抗率ρ以外の電気特性を犠牲にすることなく電子密度を上昇させることができるなどの設計の自由度が広がり、ＨＥＭＴとしての最適な性能を設計することが可能になる。
【００３２】
すなわち、本実施形態の構造では、電子供給層内１２，１６においてデルタドープ層１８，１９の位置を調整して形成することができることにより、電気特性の異常を防止することも可能である。さらに、デルタドープ層１８，１９のドナーレベルを下げる等の処理を施して、デルタドープ層１８，１９を電子供給層内１２，１６それぞれに複数設けることも可能である。
【００３３】
以上説明したように、本発明の実施形態によれば、チャネル層に対して基板側と成長面側に配置される電子供給層それぞれに対して、ドーパントを一様ドープにし、さらにデルタドープを施した構造にすることにより、チャネル層内の伝導に寄与する伝導電子を増やすことができる。その結果、チャンネル抵抗を小さくできるという効果を奏する。
【００３４】
このようにチャンネル抵抗を下げること可能となるため、このエピタキシャルウエハを用いて、実際にＨＥＭＴ素子を作成した場合に、チャンネル抵抗の減少により、ＦＥＴスイッチではオン抵抗が減少するため挿入損失の減少が得られ、また、ＦＥＴ増幅器ではｇｍの向上が得られる。
【００３５】
本実施形態の例では、ＧａＡｓ系ＨＥＭＴについて説明したが、その他の材料においても同様の結果を得ることが可能である。
【００３６】
すなわち、ＩｎＧａＡｓ系ｐ−ＨＥＭＴにおいては、半絶縁性半導体基板１０は、ＧａＡｓ材料とし、前記バッファ層１１は、ノンドープのＧａＡｓ材料とし、前記第１および第２の電子供給層１２，１６は、ｎ型のＡｌＧａＡｓ材料とし、前記第１および第２のスペーサ層１３，１５は、ノンドープのＡｌＧａＡｓ材料とし、前記チャネル層１４はノンドープのＩｎＧａＡｓ材料とし、前記キャップ層１７は、高濃度にドーピングされたｎ型ＧａＡｓ材料にすればよい。また、デルタドープ層１８，１９のドーパントはＳｉ等とする。
【００３７】
また、ＧａＮ系のＨＥＭＴにおいては、前記半絶縁性半導体基板１０は、ＧａＮ材料とし、前記バッファ層１１は、ノンドープのＧａＮ材料とする。前記第１および第２の電子供給層１２，１６は、ｎ型のＡｌＧａＮ材料とし、前記第１および第２のスペーサ層は１３，１５、ノンドープのＡｌＧａＮ材料とし、前記チャネル層１４はノンドープのＧａＮ材料とし、前記キャップ層は、高濃度にドーピングされたｎ型ＧａＮ材料とすればよい。また、デルタドープ層１８，１９のドーパントはＳｉ等とする。
【００３８】
図３は、本発明の一実施形態に係る化合物半導体エピタキシャルウエハを用いたＨＥＭＴデバイスの断面構成例を示す図である。層構造については、図１と同様なため、説明を省略するが、ＨＥＭＴデバイスとして動作させるためのソース電極３１、ドレイン電極３２、ゲート電極３３が形成される。
【００３９】
図１のエピタキシャルウエハを用いてＨＥＭＴデバイスを製作するためには、キャップ層１７に対して、ソース電極３１、ドレイン電極３２を形成する。キャップ層１７は高濃度にＳｉなどがドーピングされているので、低抵抗なオーミックコンタクトが取れる。
【００４０】
ソース電極３１、ドレイン電極３２は、ＡｕＧｅ／Ｎｉ／Ａｕ、またはＧｅとＡｕを単独に使用してＧｅ／Ａｕ／Ｎｉ／Ｔｉ／Ａｕなどの材料を順次蒸着した後、シンター処理を行うことで良好なオーミック特性が得られる。
【００４１】
また、ゲート電極３３に対しては、キャップ層１７を除去してリセス構造とし、電子供給層１６上にショットキー接合を形成する。ゲート電極３３にはＴｉ／Ｐｔ／Ａｕなどの材料を用いて形成する。
【００４２】
このように形成されたＨＥＭＴデバイスにおいては、２つの電子供給層それぞれに対して、ドーパントを一様にドープし、さらにデルタドープを施した構造を持つため、チャネル層内の伝導に寄与する伝導電子を増やすことができる。その結果、チャンネル抵抗を小さくできるという効果を奏する。
【００４３】
したがって、チャンネル抵抗の減少により、ＦＥＴスイッチの場合では、オン抵抗が減少するため挿入損失の減少が得られ、また、ＦＥＴ増幅器の場合ではｇｍの向上が得られる。
【００４４】
また、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。本発明の技術思想を用いる限りこれらの変形例も本発明に含まれる。
【符号の説明】
【００４５】
１０…半絶縁性基板
１１…バッファ層
１２、１６…電子供給層
１３、１５…スペーサ層
１４…チャンネル層
１７…キャップ層
１８、１９…デルタドープ層（構造）
３１…ソース電極
３２…ドレイン電極
３３…ゲート電極
【図１】
2011254058.tif 000003
【図２】
2011254058.tif 000004
【図３】
2011254058.tif 000005
【図４】
2011254058.tif 000006