(57)【要約】【課題】２つの系のクロックの位相ずれの程度に係わらず、ＰＬＬ回路を用いたクロックの切り替え時に同期外れの発生を防止することのできるクロック無瞬断切替装置および方法を得ること。【解決手段】位相遅延手段１３は、第１および第２の系統クロックのうちのＰＬＬ回路１２に入力されなかった方の系統クロックの位相に相当する分だけ遅延した遅延クロックを出力する。セレクタ１４は、位相遅延手段１３の出力する遅延クロックとＰＬＬ回路１２から出力されるクロックを入力して、現用系となる一方の系統クロックのみに断が発生したときには遅延クロックを運用クロックとする一方、これ以外の場合にはＰＬＬ回路１２から出力されるクロックを運用クロックとする。【選択図】図１
2011082788.tif 000002
【特許請求の範囲】
【請求項１】
冗長系を構成する第１および第２の系統クロックを入力して現用系となる一方の系統クロックに切り替えて出力する切替制御手段と、
この切替制御手段から出力される前記一方の系統クロックを入力して、この周波数の整数倍で位相の一致したクロックをそのロック時に出力するＰＬＬ（Phase-locked loop）回路と、
このＰＬＬ回路からロックして出力されるクロックと周波数が一致して、前記第１および第２の系統クロックのうちの前記ＰＬＬ回路に入力されなかった方の系統クロックの位相に相当する分だけ遅延した遅延クロックを出力する位相遅延手段と、
この位相遅延手段の出力する遅延クロックと前記ＰＬＬ回路から出力されるクロックを入力して、前記現用系となる一方の系統クロックのみに断が発生したときには前記遅延クロックを運用クロックとして出力する一方、これ以外の場合には前記ＰＬＬ回路から出力されるクロックを運用クロックとして出力するセレクタ
とを具備することを特徴とするクロック無瞬断切替装置。
【請求項２】
前記現用系となる一方の系統クロックのみに断が発生したときには、他方の系統クロックを前記ＰＬＬ回路に入力することを特徴とする請求項１記載のクロック無瞬断切替装置。
【請求項３】
断を発生した系統クロックが復旧したとき、この復旧した系統クロックを前記ＰＬＬ回路に入力することを特徴とする請求項２記載のクロック無瞬断切替装置。
【請求項４】
冗長系を構成する第１および第２の系統クロックおよびこれらの系統クロックの切り替えに関する情報を入力して、前記第１および第２の系統クロックの双方に断が発生していない状態では第１の切替制御クロックとして前記第１の系統クロックを出力し第２の切替制御クロックとして前記第２の系統クロックを出力する一方、前記第１および第２の系統クロックの一方に断が発生した場合には断が発生していない方のクロックを第１および第２の切替制御クロックとして出力する切替制御手段と、
位相比較部と、ループフィルタと、電圧制御発振器（ＶＣＸＯ：Voltage Controlled Oscillator）および必要に応じて分周器を順に接続してフィードバック用のループを構成し、前記第１の切替制御クロックを前記分周器あるいはその手前の電圧制御発振器の出力と共に前記位相比較部に入力してこれらの位相差が零となるときのＶＣＸＯ出力クロックを前記電圧制御発振器から出力するＰＬＬ（Phase-locked loop）回路と、
このＰＬＬ回路がロックしたとき前記電圧制御発振器が出力するＶＣＸＯ出力クロックを前記第１および第２の系統クロックの位相差に相当する分だけ遅延して遅延クロックとして出力する位相遅延手段と、
前記遅延クロックと前記ＶＣＸＯ出力クロックを入力して、これらの一方を選択して運用クロックとして出力するセレクタと、
前記第１および第２の系統クロックの断の有無を表わす断信号を基にして、前記第１の系統クロックのみに断が発生したときには前記遅延クロックを選択させ、これ以外の場合には前記ＶＣＸＯ出力クロックを選択させる切替信号を前記セレクタに供給する切替信号生成手段
とを具備することを特徴とするクロック無瞬断切替装置。
【請求項５】
前記第１および第２の系統クロックの双方に断が発生したときには、前記セレクタは一方のクロックに断が発生した状態でのクロックの選択を保持することを特徴とする請求項４記載のクロック無瞬断切替装置。
【請求項６】
冗長系を構成する第１および第２の系統クロックの双方を入力して、運用クロックとする一方の系統クロックを基にしてＰＬＬ（Phase-locked loop）回路でフィードバック制御を行うと共に、前記第１および第２の系統クロックの位相差に相当する分だけ前記ＰＬＬ回路の出力するクロックを遅延させた遅延クロックを生成する遅延クロック生成ステップと、
前記ＰＬＬ回路の出力するクロックのみに断が発生したときには前記遅延クロックを選択してこれを運用クロックとする一方、これ以外の場合には前記ＰＬＬ回路の出力するクロックを運用クロックとする運用クロック切替ステップ
とを具備することを特徴とするクロック無瞬断切替方法。
【請求項７】
断を発生した系統クロックが復旧したとき、この復旧した系統クロックを前記ＰＬＬ回路に入力してそのＰＬＬ回路の出力するクロックを運用クロックに選択する系復旧ステップを具備することを特徴とする請求項６記載のクロック無瞬断切替方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、現用系のクロックを予備系のクロックに切り替えるクロック無瞬断切替装置およびクロック無瞬断切替方法に関する。
【背景技術】
【０００２】
クロック無瞬断切替装置は、各種の伝送装置や医療機器等の信頼性が要求される装置に広く使用されている。本発明の第１の関連技術によるクロック無瞬断切替装置では、現用系のクロックをＰＬＬ（Phase-locked loop）回路に入力して位相の同期をとっている。そして、この現用系のクロックに障害が発生すると、予備系のクロックをＰＬＬ回路に代わって入力する。そして、その後にＰＬＬ回路でこの予備系のクロックを用いて位相の同期をとっている。
【０００３】
ところが、現用系のクロックに断が発生した場合に、予備系のクロックをいきなり入力すると、これら２系統のクロックの位相差が所定範囲外のときにＰＬＬ回路内の位相同期発振器の擾乱が発生する。このため、第１の関連技術では、ＰＬＬ回路から出力される運用クロックが不安定になり同期が外れるという場合が発生した。
【０００４】
そこで本発明の第２の関連技術では、２つの系のクロックの位相差を比較して、その位相差に相当する遅延を行うようにしている（たとえば特許文献１参照）。この第２の関連技術では、２つの系のクロックが所定の範囲内の位相ずれであった場合、位相差を一定の範囲に抑えることができる。このため、データエラーが発生することなくクロックを切り替えることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０５−２６８１９７号公報（第００１０段落、第００２２段落、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、この第２の関連技術では、２つの系のクロックの位相ずれが前記した所定範囲を超える場合には、位相差を一定の範囲に抑えることができないという問題がある。
【０００７】
そこで本発明の目的は、２つの系のクロックの位相ずれの程度に係わらず、ＰＬＬ回路を用いたクロックの切り替え時に同期外れの発生を防止することのできるクロック無瞬断切替装置およびクロック無瞬断切替方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明では、（イ）冗長系を構成する第１および第２の系統クロックを入力して現用系となる一方の系統クロックに切り替えて出力する切替制御手段と、（ロ）この切替制御手段から出力される前記した一方の系統クロックを入力して、この周波数の整数倍で位相の一致したクロックをそのロック時に出力するＰＬＬ（Phase-locked loop）回路と、（ハ）このＰＬＬ回路からロックして出力されるクロックと周波数が一致して、前記した第１および第２の系統クロックのうちの前記したＰＬＬ回路に入力されなかった方の系統クロックの位相に相当する分だけ遅延した遅延クロックを出力する位相遅延手段と、（ニ）この位相遅延手段の出力する遅延クロックと前記したＰＬＬ回路から出力されるクロックを入力して、前記した現用系となる一方の系統クロックのみに断が発生したときには前記した遅延クロックを運用クロックとして出力する一方、これ以外の場合には前記したＰＬＬ回路から出力されるクロックを運用クロックとして出力するセレクタとをクロック無瞬断切替装置が具備する。
【０００９】
また、本発明では、（イ）冗長系を構成する第１および第２の系統クロックおよびこれらの系統クロックの切り替えに関する情報を入力して、前記した第１および第２の系統クロックの双方に断が発生していない状態では第１の切替制御クロックとして前記した第１の系統クロックを出力し第２の切替制御クロックとして前記した第２の系統クロックを出力する一方、前記した第１および第２の系統クロックの一方に断が発生した場合には断が発生していない方のクロックを第１および第２の切替制御クロックとして出力する切替制御手段と、（ロ）位相比較部と、ループフィルタと、電圧制御発振器（ＶＣＸＯ：Voltage Controlled Oscillator）および必要に応じて分周器を順に接続してフィードバック用のループを構成し、前記した第１の切替制御クロックを前記した分周器あるいはその手前の電圧制御発振器の出力と共に前記した位相比較部に入力してこれらの位相差が零となるときのＶＣＸＯ出力クロックを前記した電圧制御発振器から出力するＰＬＬ（Phase-locked loop）回路と、（ハ）このＰＬＬ回路がロックしたとき前記した電圧制御発振器が出力するＶＣＸＯ出力クロックを前記した第１および第２の系統クロックの位相差に相当する分だけ遅延して遅延クロックとして出力する位相遅延手段と、（ニ）前記した遅延クロックと前記したＶＣＸＯ出力クロックを入力して、これらの一方を選択して運用クロックとして出力するセレクタと、（ホ）前記した第１および第２の系統クロックの断の有無を表わす断信号を基にして、前記した第１の系統クロックのみに断が発生したときには前記した遅延クロックを選択させ、これ以外の場合には前記したＶＣＸＯ出力クロックを選択させる切替信号を前記したセレクタに供給する切替信号生成手段とをクロック無瞬断切替装置が具備する。
【００１０】
更に本発明では、（イ）冗長系を構成する第１および第２の系統クロックの双方を入力して、運用クロックとする一方の系統クロックを基にしてＰＬＬ（Phase-locked loop）回路でフィードバック制御を行うと共に、前記した第１および第２の系統クロックの位相差に相当する分だけ前記したＰＬＬ回路の出力するクロックを遅延させた遅延クロックを生成する遅延クロック生成ステップと、（ロ）前記したＰＬＬ回路の出力するクロックのみに断が発生したときには前記した遅延クロックを選択してこれを運用クロックとする一方、これ以外の場合には前記したＰＬＬ回路の出力するクロックを運用クロックとする運用クロック切替ステップとをクロック無瞬断切替方法が具備する。
【発明の効果】
【００１１】
以上説明したように本発明によれば、第１および第２の系統クロックの位相を比較して、ＰＬＬ回路でロックする系統クロック以外の系統クロックについてはその差に相当する時間分だけクロックを遅延させることにした。このため、第１および第２の系統クロックの切り替えが行われるとき、ＰＬＬ回路で切り替え前の系統クロックと同様に切り替え後の系統クロックもロックされた状態にあり、ロックのための時間を不要とすることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明のクロック無瞬断切替装置のクレーム対応図である。
【図２】本発明の他のクロック無瞬断切替装置のクレーム対応図である。
【図３】本発明のクロック無瞬断切替方法のクレーム対応図である。
【図４】本発明の実施の形態によるクロック無瞬断切替装置の構成を示すブロック図である。
【図５】一般的なＰＬＬ回路の構成を示したブロック図である。
【図６】本実施の形態のクロック無瞬断切替装置における切替制御部の具体的な構成を表わした回路図である。
【図７】本実施の形態のクロック無瞬断切替装置における切替制御部およびセレクタの動作を示す真理値表の内容を示す説明図である。
【図８】本実施の形態のクロック無瞬断切替装置におけるＰＬＬ回路部内の位相比較部の具体的な構成を表わした回路図である。
【図９】本実施の形態のクロック無瞬断切替装置におけるＰＬＬロックが行われるまでのクロック無瞬断切替装置の動作を表わしたタイミング図である。
【図１０】本実施の形態で現用クロックに断が発生した場合のＰＬＬロックが行われるまでのクロック無瞬断切替装置の動作を表わしたタイミング図である。
【図１１】本実施の形態で予備クロックに切り替わった状態で断が発生し復旧するまでのクロック無瞬断切替装置の動作を表わしたタイミング図である。
【図１２】本実施の形態で現用系と待機系の双方のクロックが断となり現用クロックが復旧するまでのクロック無瞬断切替装置の動作を表わしたタイミング図である。
【発明を実施するための形態】
【００１３】
図１は、本発明のクロック無瞬断切替装置のクレーム対応図を示したものである。本発明のクロック無瞬断切替装置１０は、切替制御手段１１と、ＰＬＬ回路１２と、位相遅延手段１３と、セレクタ１４を備えている。ここで、切替制御手段１１は、冗長系を構成する第１および第２の系統クロックを入力して現用系となる一方の系統クロックに切り替えて出力する。ＰＬＬ回路１２は、切替制御手段１１から出力される前記した一方の系統クロックを入力して、この周波数の整数倍で位相の一致したクロックをそのロック時に出力する。位相遅延手段１３は、ＰＬＬ回路１２からロックして出力されるクロックと周波数が一致して、前記した第１および第２の系統クロックのうちのＰＬＬ回路１２に入力されなかった方の系統クロックの位相に相当する分だけ遅延した遅延クロックを出力する。セレクタ１４は、位相遅延手段１３の出力する前記した遅延クロックとＰＬＬ回路１２から出力されるクロックを入力して、前記した現用系となる一方の系統クロックのみに断が発生したときには前記した遅延クロックを運用クロックとして出力する一方、これ以外の場合にはＰＬＬ回路１２から出力されるクロックを運用クロックとして出力する。
【００１４】
図２は、本発明の他のクロック無瞬断切替装置のクレーム対応図を示したものである。本発明のクロック無瞬断切替装置２０は、切替制御手段２１と、ＰＬＬ回路２２と、位相遅延手段２３と、セレクタ２４と、切替信号生成手段２５を備えている。ここで、切替制御手段２１は、冗長系を構成する第１および第２の系統クロックおよびこれらの系統クロックの切り替えに関する情報を入力する。そして、前記した第１および第２の系統クロックの双方に断が発生していない状態では第１の切替制御クロックとして前記した第１の系統クロックを出力し第２の切替制御クロックとして前記した第２の系統クロックを出力する。また、前記した第１および第２の系統クロックの一方に断が発生した場合には断が発生していない方のクロックを第１および第２の切替制御クロックとして出力する。ＰＬＬ回路２２は、位相比較部と、ループフィルタと、電圧制御発振器および必要に応じて分周器を順に接続してフィードバック用のループを構成している。ＰＬＬ回路２２は、前記した第１の切替制御クロックを前記した分周器あるいはその手前の前記した電圧制御発振器の出力と共に前記した位相比較部に入力してこれらの位相差が零となるときのＶＣＸＯ出力クロックを前記した電圧制御発振器から出力する。位相遅延手段２３は、ＰＬＬ回路２２がロックしたとき前記した電圧制御発振器が出力する前記したＶＣＸＯ出力クロックを前記した第１および第２の系統クロックの位相差に相当する分だけ遅延して遅延クロックとして出力する。セレクタ２４は、前記した遅延クロックと前記したＶＣＸＯ出力クロックを入力して、これらの一方を選択して運用クロックとして出力する。切替信号生成手段２５は、前記した第１および第２の系統クロックの断の有無を表わす断信号を基にして、前記した第１の系統クロックのみに断が発生したときには前記した遅延クロックを選択させる。切替信号生成手段２５は、これ以外の場合に前記したＶＣＸＯ出力クロックを選択させる。
【００１５】
図３は、本発明のクロック無瞬断切替方法のクレーム対応図を示したものである。本発明のクロック無瞬断切替方法３０は、遅延クロック生成ステップ３１と、運用クロック切替ステップ３２を備えている。ここで、遅延クロック生成ステップ３１では、冗長系を構成する第１および第２の系統クロックの双方を入力して、運用クロックとする一方の系統クロックを基にしてＰＬＬ回路でフィードバック制御を行う。またこれと共に、前記した第１および第２の系統クロックの位相差に相当する分だけ前記したＰＬＬ回路の出力するクロックを遅延させた遅延クロックを生成する。運用クロック切替ステップ３２では、前記したＰＬＬ回路の出力するクロックのみに断が発生したときには前記した遅延クロックを選択してこれを運用クロックとする一方、これ以外の場合には前記したＰＬＬ回路の出力するクロックを運用クロックとする。
【００１６】
＜発明の実施の形態＞
【００１７】
次に本発明の実施の形態を説明する。
【００１８】
図４は、本発明の実施の形態によるクロック無瞬断切替装置を表わしたものである。このクロック無瞬断切替装置１００は、現用クロック１０１と予備クロック１０２の２系統のクロックを入力する切替制御部１０３を備えている。切替制御部１０３は、切替信号１０４を入力する切替信号生成部１０５から切替信号１０６を入力するようになっている。切替制御部１０３は、ＰＬＬ回路部１０８にロック用の第１の切替制御クロック１０９と、位相遅延を比較して位相遅延パルスを生成するための第２の切替制御クロック１１０を出力するようになっている。
【００１９】
ＰＬＬ回路部１０８は、第１の切替制御クロック１０９および第２の切替制御クロック１１０を入力する位相比較部１１１を備えている。位相比較部１１１には、分周器１１２から出力されるＶＣＸＯ（Voltage Controlled Oscillator）出力分周クロック１１３も入力される。位相比較部１１１は位相比較結果としてのＶＣＸＯ制御電圧をパルス幅で表わす位相比較部出力パルス１１４をループフィルタ１１５に供給する。ループフィルタ１１５のフィルタ出力１１６は、ＶＣＸＯ（Voltage Controlled Oscillator）１１７に入力される。ＶＣＸＯ１１７の出力としてのＶＣＸＯ出力クロック１１８は、分周器１１２、位相遅延部１１９およびセレクタ１２０に入力される。位相遅延部１１９は、ＶＣＸＯ出力クロック１１８の他に位相比較部１１１から位相遅延パルス１２２が入力されるようになっており、位相遅延部出力１２３を出力する。セレクタ１２０は、この位相遅延部出力１２３とＶＣＸＯ出力クロック１１８を入力として、切替信号生成部１０５から出力される選択信号１２４でこれらの一方を選択し、運用クロック１２５を出力する。
【００２０】
切替信号生成部１０５には、切替信号１０４の他に、図示しない上位装置から断信号１２７が入力されるようになっている。断信号１２７は、クロックの断を表わす信号である。切替信号生成部１０５は、この断信号１２７による断の有無を表わした信号と、切替信号１０４による現用・運用のいずれに切り替えるかを表わした信号の組み合わされた信号を切替信号１０６として切替制御部１０３に出力することになる。切替制御部１０３は、この切替信号１０６を基にして、後に説明する真理値表に基づき、切り替えの制御を行う。
【００２１】
図５は、図４に示したクロック無瞬断切替装置を構成するＰＬＬ回路部の理解を助けるために、一般的なＰＬＬ回路の構成を示したものである。ここでは、図４におけるＰＬＬ回路部１０８との対応関係をとるために、ＰＬＬ回路部１０８を構成する回路部品と対応する回路部品には、図４で回路部品を示した数字の後に英字「Ａ」を付けることにする。
【００２２】
ＰＬＬ回路１０８Ａを構成するＶＣＸＯ（Voltage Controlled Oscillator）１１７Ａは、入力電圧で出力周波数１１８Ａをコントロールする電圧制御発信器である。この図５に示すＰＬＬ回路１０８Ａでは、位相比較部１１１Ａで基準クロック１３１とＶＣＸＯ出力分周クロック１１３Ａとの位相を比較する。そして、これらの位相差に比例した電圧のＶＣＸＯ制御電圧を表わす位相比較部出力パルス１１４Ａを出力する。位相比較部１１１Ａの出力は、電圧値の代わりに、電流値であってもよい。基準クロック１３１は、図４で示した現用クロック１０１あるいは予備クロック１０２に対応するクロックである。
【００２３】
ループフィルタ１１５Ａは、位相比較部１１１Ａの出力の交流成分をカットして、ＶＣＸＯ１１７Ａの制御電圧を調整する。ＰＬＬ回路１０８Ａでは、位相比較部１１１Ａ、ループフィルタ１１５Ａ、ＶＣＸＯ１１７Ａおよび分周器１１２Ａがフィードバック用のループを構成している。これにより、基準クロック１３１と、ＶＣＸＯ１１７Ａの出力としてのＶＣＸＯ出力クロック１１８Ａを分周器１１２Ａで分周して得られたＶＣＸＯ出力分周クロック１１３Ａの位相差がなくなる制御を行う。この結果、基準クロック１３１に同期した出力クロック１１８Ａを生成することができる。すなわち、分周器１１２ＡでＶＣＸＯ１１７Ａの出力する出力クロック１１８Ａの周波数を分周し、位相比較することにより、基準クロック１３１に同期し、このクロックを逓倍した出力クロック１１８Ａを生成することができる。
【００２４】
図６は、図４に示した切替制御部の具体的な構成を表わしたものである。切替制御部１０３は、現用クロック１０１を入力する第１の現用バッファアンプ１４１と、予備クロック１０２を入力する第１の予備バッファアンプ１５１を備えている。第１の現用バッファアンプ１４１の出力側は２分岐されて、第２および第３の現用バッファアンプ１４２、１４３の入力側に接続されている。同様に、第１の予備バッファアンプ１５１の出力側は２分岐されて、第２および第３の予備バッファアンプ１５２、１５３の入力側に接続されている。
【００２５】
第２の現用バッファアンプ１４２の出力側には、第０のスイッチ１４４のコモン接点が接続されており、可動片によってオン・オフ動作を行う他方の接点が第２の切替制御クロック１１０を出力する信号線１４５と接続されている。また、第３の現用バッファアンプ１４３の出力側には、第１のスイッチ１４６のコモン接点が接続されており、可動片によってオン・オフ動作を行う他方の接点が第１の切替制御クロック１０９を出力する信号線１４７と接続されている。
【００２６】
一方、第２の予備バッファアンプ１５２の出力側には、第２のスイッチ１５４のコモン接点が接続されており、可動片によってオン・オフ動作を行う他方の接点が第２の切替制御クロック１１０を出力する信号線１４５と接続されている。また、第３の予備バッファアンプ１５３の出力側には、第３のスイッチ１５６のコモン接点が接続されており、可動片によってオン・オフ動作を行う他方の接点が第１の切替制御クロック１０９を出力する信号線１４７と接続されている。
【００２７】
ここで、第０のスイッチ１４４、第１のスイッチ１４６、第２のスイッチ１５４および第３のスイッチ１５６は、切替装置１４８で、次に説明する真理値表に応じて切替動作を行うスイッチである。
【００２８】
図７は、図４に示した切替制御部およびセレクタの動作を示す真理値表を表わしたものである。図４および図６と共に説明する。
【００２９】
この真理値表１６１の入力は、図４のクロック無瞬断切替装置１００に示していない上位装置からの信号としての断信号１２７と、切替信号生成部１０５から供給される切替信号１０６である。断信号１２７の「０」は、クロックが断となった状態を表わし、「１」が断となっていない状態を表わす。切替信号１０６は、「０」が現用クロック１０１を選択している状態を表わし、「１」が予備クロック１０２を選択している状態を表わす。
【００３０】
真理値表１６１の出力は、図６に示した切替制御部１０３の内部の第０、第１、第２および第３のスイッチ１４４、１４６、１５４、１５６のオン・オフ（ＯＮ、ＯＦＦ）状態と、選択信号１２４の状態である。ここで、選択信号１２４は、切替信号生成部１０５から出力されてセレクタ１２０に入力される信号である。この選択信号１２４が「０」のとき、セレクタ１２０は位相遅延部１１９から入力される位相遅延部出力１２３を選択して、運用クロック１２５として出力する。また、選択信号１２４が「１」のとき、セレクタ１２０は、ＶＣＸＯ１１７から入力されるＶＣＸＯ出力クロック１１８を選択して、運用クロック１２５として出力する。
【００３１】
切替制御部１０３は、このように入力信号としての切替信号１０６の論理状態に応じて現用クロック１０１と予備クロック１０２を切り替えて出力する。ただし、現用クロック１０１と予備クロック１０２のうちの片側のクロックに断が発生した場合には、断となっていないクロックが第１の切替制御クロック１０９および第２の切替制御クロック１１０の双方に出力する構成をとっている。
【００３２】
図８は、図４に示したＰＬＬ回路部内の位相比較部の具体的な構成を表わしたものである。位相比較部１１１は、第１〜第４のＤ型フリップフロップ１７１〜１７４を備えている。第１のＤ型フリップフロップ１７１は、そのＤ端子をＨ（ハイ）レベルに保持しており、クロック端子に第２の切替制御クロック１１０を入力している。また、Ｑ端子は、インバータ１７５の入力側に接続している。インバータ１７５の出力側からは、位相遅延パルス１２２が出力する。
【００３３】
第２のＤ型フリップフロップ１７２は、そのＤ端子をＨレベルに保持しており、そのＱ端子は、第１のＤ型フリップフロップ１７１および第２のＤ型フリップフロップ１７２のリセット（ＲＥＳＥＴ）端子に接続している。クロック端子は、第１のスイッチ１７６の制御端子に接続されている。第１のスイッチ１７６と、第２のスイッチ１７７は、プラス電流源１７８とマイナス電流源１７９の間に直列接続された回路構成となっている。第１のスイッチ１７６と第２のスイッチ１７７の接続点から位相比較部出力パルス１１４が出力されるようになっている。
【００３４】
第３のＤ型フリップフロップ１７３は、そのＤ端子をＨレベルに保持しており、クロック端子にＶＣＸＯ出力分周クロック１１３を入力している。そのＱ端子は、第２のＤ型フリップフロップ１７２のクロック端子と共に２入力アンド回路１８１の一方の入力端子に接続されている。
【００３５】
第４のＤ型フリップフロップ１７４は、そのＤ端子をＨレベルに保持しており、クロック端子に第１の切替制御クロック１０９を入力している。そのＱ端子は、２入力アンド回路１８１の他方の入力端子に接続されると共に、第２のスイッチ１７７の制御端子に接続されている。２入力アンド回路１８１の出力端子は、第３および第４のＤ型フリップフロップ１７３、１７４のリセット端子に接続されている。
【００３６】
このような位相比較部１１１は、図４に示した切替制御部１０３の出力する第２の切替制御クロック１１０とＶＣＸＯ出力分周クロック１１３の遅延を検出する回路部分と、切替制御部１０３の出力する第１の切替制御クロック１０９とＶＣＸＯ出力分周クロック１１３の位相差を検出する回路部分から構成されている。
【００３７】
遅延を検出する前者の回路部分では、第２の切替制御クロック１１０の立ち上がりを検出する。そして、ＶＣＸＯ出力分周クロック１１３の立ち上がりで、第１のＤ型フリップフロップ１７１にリセットを掛けることで、位相遅延パルス１２２を出力する。位相差を検出する後者の回路部分では、第１の切替制御クロック１０９の立ち上がりと、ＶＣＸＯ出力分周クロック１１３の立ち上がりにより、第３および第４のＤ型フリップフロップ１７３、１７４をリセットして、位相差に比例した位相比較部出力パルス１１４を出力する。
【００３８】
＜＜クロック無瞬断切替装置の回路動作＞＞
【００３９】
図９は、ＰＬＬロックが行われるまでのクロック無瞬断切替装置の動作を表わしたものである。図４、図６〜図８と共に説明する。
【００４０】
同図（ｄ）に示すように時刻ｔ1の時点から切替信号生成部１０５の出力する切替信号１０６が「１０」の状態となったとする。これは、クロック断が発生しておらず、切替制御部１０３が現用クロックを選択したことを表わしている。この状態では、同図（ａ）に示すように、切替制御部１０３から第２の切替制御クロック１１０として現用クロックが出力され、同図（ｂ）に示すように切替制御部１０３から第１の切替制御クロック１０９として予備クロックが出力される。同図（ｃ）は、ＶＣＸＯ出力分周クロック１１３の変化の様子を表わしている。
【００４１】
時刻ｔ1の時点では、ＶＣＸＯ出力分周クロック１１３が、第１の切替制御クロック１０９（予備クロック）と位相がずれており、ＰＬＬアンロックの状態にある。ＰＬＬ回路部１０８は、図９（ｅ）に示す位相比較結果としての位相比較部出力パルス１１４を、ループフィルタ１１５、ＶＣＸＯ１１７および分周器１１２を経て位相比較部１１１に戻すフィードバックループを構成している。このため、ＶＣＸＯ出力クロック１１８は、このフィードバックによって徐々に第１の切替制御クロック１０９（予備クロック）に位相を合わせる。位相比較部出力パルス１１４のパルス幅は、第２の切替制御クロック１１０（現用クロック）とＶＣＸＯ出力分周クロック１１３の位相遅延分が減少するに応じて、第１および第２の切替制御クロック１０９、１１０の半周期のパルス幅まで減少する。
【００４２】
図９（ｆ）に示す位相遅延部出力１２３は、同図（ｇ）に示すＶＣＸＯ出力クロック１１８を、同図（ｅ）に示す位相比較部出力パルス１１４の長さだけ遅延させている（矢印１９１〜１９３参照）。ここで、時刻ｔ1に対応する矢印１９１で示す箇所では、遅延量が大きいが、ＰＬＬロックが行われた時刻ｔ2に対応する矢印１９３で示す箇所では、遅延量が第１および第２の切替制御クロック１０９、１１０の半波長分となっている。その中間の矢印１９２で示す箇所では、遅延量がこれらの中間的な値となっている。
【００４３】
図９（ｈ）は、セレクタ１２０の選択信号１２４が「０」であることを示している。したがって、位相遅延部１１９の出力する位相遅延部出力１２３（図９（ｆ））が、図９（ｉ）に示す運用クロック１２５として出力することになる。これ後は、現用クロック１０１にクロック断が発生しない限り、図９の時刻ｔ2以降の状態で運用クロック１２５の出力が継続する。
【００４４】
図１０は、図９で示した以後の状態として、現用クロックに断が発生した場合を示したものである。図１０（ａ）〜（ｉ）は、図９（ａ）〜（ｉ）と同一の信号あるいはクロックを示している。図４、図６〜図８と共に説明する。
【００４５】
図１０（ａ）に示すように第２の切替制御クロック１１０が現用クロックであり、これがＰＬＬロックの状態となっており、同図（ｉ）に示す運用クロック１２５としてクロック無瞬断切替装置１００から出力されているものとする。矢印１９４で示す箇所では、図９の矢印１９３で示す箇所と同様に、遅延量が第１および第２の切替制御クロック１０９、１１０の半波長分となっている。
【００４６】
このように現用クロックが運用クロック１２５としてクロック無瞬断切替装置１００から安定して出力されている状態で、ある時刻ｔ3に、現用クロックの断が発生したとする。すでに説明したように、現用クロック１０１と予備クロック１０２のうちの片側のクロックに断が発生した場合には、断となっていないクロック（この場合には予備クロック）を、第１のおよび第２の切替制御クロック１０９、１１０として出力する。そこで、時刻ｔ3以降は、図１０（ｂ）に示したロック用の第１の切替制御クロック１０９（予備クロック１０２）が、位相遅延パルスを生成するための第２の切替制御クロック１１０としても出力されるようになる。
【００４７】
ところで、時刻ｔ3以後に切替制御部１０３に入力される切替信号１０６は、「１０」から「０１」に変化する。ここで前半の「０」はクロック断が発生したことを表わし、後半の「１」は予備クロックが選択されたことを表わしている。また、図７の真理値表１６１より、切替信号１０６が「０１」に変化したとき、選択信号１２４が「０」から「１」に変化する（図１０（ｈ））。
【００４８】
そこで、時刻ｔ3以後は、セレクタ１２０がＶＣＸＯ１１７から出力されるＶＣＸＯ出力クロック１１８（図１０（ｇ））を選択して、運用クロック１２５（図１０（ｉ））として出力することになる。また、位相比較部出力パルス１１４（図１０（ｅ））については、時刻ｔ3以後は、現用クロックが復旧するまでＬ（ロー）レベルに固定される。これは、分周器１１２の出力するＶＣＸＯ出力分周クロック１１３（図１０（ｃ））と第２の切替制御クロック１１０（図１０（ａ））の位相が一致するからである。
【００４９】
時刻ｔ3に現用クロックの断が発生した後に、時刻ｔ4に、現用クロックが復旧したとする。すると、上位装置からの断信号１２７が「０」から「１」に変化して、切替信号１０６（図１０（ｄ））が再び「１０」に変化する。これにより、第０のスイッチ１４４がオンになって、現用クロック１０１が第２の切替制御クロック１１０（図１０（ａ））として出力を再開する。この状態で、セレクタ１２０の選択信号１２４が「０」に変化して、位相遅延部出力１２３（図１０（ｆ））が図１０（ｉ）に示す運用クロック１２５として出力することになる。
【００５０】
また、時刻ｔ4以後で、位相比較部出力パルス１１４（図１０（ｅ））は、第２の切替制御クロック１１０（図１０（ａ））とＶＣＸＯ出力分周クロック１１３（図１０（ｃ））の位相遅延分のパルスを出力する。位相遅延部出力１２３（図１０（ｆ））は、矢印１９５で示すように、ＶＣＸＯ出力クロック１１８を位相比較部出力パルス１１４のパルス分だけ、遅延させて出力する。
【００５１】
図１１は、以上と異なり、予備クロックに切り替わった状態で断が発生し、これが復旧する様子を表わしたものである。図１１（ａ）〜（ｉ）は、図９（ａ）〜（ｉ）と同一の信号あるいはクロックを示している。図４、図６〜図８と共に説明する。
【００５２】
この図１１における左端に示した状態は、図９で現用クロック１０１がＰＬＬロックされた状態を示しており、図１０における左端に示した状態と一致する。このように現用クロック１０１としての第２の切替制御クロック１１０（図１１（ａ））が運用クロック１２５（図１１（ｉ））として出力している状態で、時刻ｔ5に予備クロック１０２の断が発生したとする。ここで時刻ｔ5は、図９の時刻ｔ2以降の時刻であり、図１０に示す時刻ｔ4とは無関係である。
【００５３】
既に説明したように、現用クロック１０１と予備クロック１０２のうちの片側のクロックに断が発生した場合には、切替信号１０６（図１１（ｄ））が「００」に変化する。図７の真理値表１６１により、断となっていないクロック（この場合には現用クロック１０１）が第１および第２の切替制御クロック１０９、１１０の双方に出力される。したがって、時刻ｔ5以降は、図１１（ａ）、（ｂ）に示すように第１および第２の切替制御クロック１０９、１１０は共に現用クロックとなる。
【００５４】
これと共に時刻ｔ5以降は、ＰＬＬロックの状態からＰＬＬアンロックの状態に変化する。また、選択信号１２４（図１１（ｈ））が「０」のままなので、位相遅延部出力１２３（図１１（ｆ））が図１１（ｉ）に示す運用クロック１２５として出力する。すなわち、運用クロック１２５は、予備クロック１０２の断の影響を受けずに、現用クロック１０１が継続して出力される。
【００５５】
一方、ＶＣＸＯ出力分周クロック１１３（図１１（ｃ））の方は、ＰＬＬ回路部１０８のフィードバックにより、ロック用の第１の切替制御クロック１０９（図１１（ｂ））に徐々に位相を合わせる。位相比較部出力パルス１１４（図１１（ｅ））は、位相遅延を比較して位相遅延パルスを生成するための第２の切替制御クロック１１０（図１１（ａ））とＶＣＸＯ出力分周クロック１１３の位相遅延分のパルスとなる。図１１（ｇ）に示すＶＣＸＯ出力クロック１１８は、位相遅延部出力１２３（図１１（ｆ））と対比すると、図１０および図１１の矢印１９４で示す箇所に対して、図１１の矢印１９６で示す箇所で、位相比較部出力パルス１１４（図１１（ｅ））の分だけ遅延する。
【００５６】
時刻ｔ5以後の時刻ｔ6にＰＬＬ回路部１０８がロックする。この後の時刻ｔ7に予備クロック１０２が復旧したとする。これにより、切替信号１０６（図１１（ｄ））は、「００」から「１０」に変化する。これにより、切替制御部１０３は、第１の切替制御クロック１０９（図１１（ｂ））として予備クロック１０２を出力する。この時刻ｔ7にＰＬＬ回路部１０８は、再びＰＬＬアンロック状態となる。そこでＰＬＬ回路部１０８のフィードバック制御により、ＶＣＸＯ出力分周クロック１１３は、ロック用の第１の切替制御クロック１０９に徐々に位相を合わせる。
【００５７】
一方、選択信号１２４（図１１（ｈ））の方は「０」のままである。このため、セレクタ１２０は運用クロック１２５（図１１（ｉ））として位相遅延部出力１２３を継続的に選択して出力する。位相比較部出力パルス１１４は、第２の切替制御クロック１１０とＶＣＸＯ出力分周クロック１１３の位相遅延分のパルスとなる（矢印による図示は省略）。位相遅延部出力１２３は、ＶＣＸＯ出力クロック１１８を位相比較部出力１１４のパルス分遅延させたものとなる。この図１１では、時刻ｔ7以後の時刻ｔ8にＰＬＬロック状態となる。
【００５８】
図１２は、現用系と待機系の双方のクロックが断となり、このうちの現用クロックが復旧する場合の流れを表わしたものである。図１２（ａ）〜（ｉ）は、図９（ａ）〜（ｉ）と同一の信号あるいはクロックを示している。図４、図６〜図８と共に説明する。
【００５９】
まず、時刻ｔ9に現用系のクロックが断になったものとする。この直前には、たとえば図１０における時刻ｔ3以前と同様に第２の切替制御クロック１１０が現用クロックであり、これがＰＬＬロックの状態となっていたものとする。この時刻ｔ9に、切替信号１０６（図１２（ｄ））は、「１０」から「０１」に変化する。これにより、第２の切替制御クロック１１０（図１２（ａ））は予備クロックとなる。このとき、セレクタ１２０の選択信号１２４（図１２（ｈ））が「０」から「１」に変化して、ＶＣＸＯ出力クロック１１８（図１２（ｇ））が図１２（ｉ）に示す運用クロック１２５として出力することになる。
【００６０】
このように予備クロック１０２が継続して出力している状態で、今度は時刻ｔ10にこの予備クロック１０２が断になったものとする。これにより、切替信号１０６は、「０１」から「００」に変化する。この結果、ロック用の第１の切替制御クロック１０９（図１２（ｂ））として現用クロックが出力されるが、これは既に断となっている。
【００６１】
この時刻ｔ10以後は、選択信号１２４（図１２（ｈ））が「１」から「０」に変化する。したがって、この時刻ｔ10からＶＣＸＯ出力クロック１１８がセレクタ１２０に選択されて、運用クロック１２５として出力する。このときのＶＣＸＯ出力クロック１１８は、ＰＬＬ回路部１０８の自走による出力となる。
【００６２】
時刻ｔ10より所定時間が経過した時刻ｔ11に現用クロックが復旧したものとする。すると、切替信号１０６が「００」のままなので、第２の切替制御クロック１１０に復旧した現用クロックが出力する。これと共に、第１の切替制御クロック１０９の方も現用クロックとなる。ＶＣＸＯ出力分周クロック１１３（図１２（ｆ））はＰＬＬ回路部１０８のフィードバックにより、第１の切替制御クロック１０９に徐々に位相を合わせる。位相比較部出力パルス１１４（図１２（ｅ））は、位相遅延を比較して位相遅延パルスを生成するための第２の切替制御クロック１１０（図１２（ａ））とＶＣＸＯ出力分周クロック１１３の位相遅延分のパルスとなる。図１２（ｇ）に示すＶＣＸＯ出力クロック１１８は、位相遅延部出力１２３（図１２（ｆ））と対比すると、図１２の矢印１９４で示す箇所に対して、図１２の矢印１９８で示す箇所で、位相比較部出力パルス１１４（図１２（ｅ））の分だけ遅延する。
【００６３】
ＰＬＬ回路部１０８のフィードバックの結果、この図１２では、時刻ｔ11以後の時刻ｔ12にＰＬＬロック状態となる。
【００６４】
以上説明した本実施の形態のクロック無瞬断切替装置１００によれば、ＰＬＬ回路部１０８が切り替え前に切り替え先のクロックにロックするようになっている。したがって、クロックの切り替えが行われた際にＰＬＬロック時間をなくすことができるという効果がある。また、クロックの切り替え後にＰＬＬアンロックが発生しない。したがって、クロックの切り替え後にクロックが不安定にならず、クロック接続先の回路の誤動作を防ぐことができる。
【符号の説明】
【００６５】
１０、２０、１００  クロック無瞬断切替装置
１１  切替制御手段
１２、２２  ＰＬＬ回路
１３、２３  位相遅延手段
１４、２４、１２０  セレクタ
２１  切替制御手段
２５  切替信号生成手段
３０  クロック無瞬断切替方法
３１  遅延クロック生成ステップ
３２  運用クロック切替ステップ
１０１  現用クロック
１０２  予備クロック
１０３  切替制御部
１０４、１０６  切替信号
１０５  切替信号生成部
１０８  ＰＬＬ回路部
１０９  第１の切替制御クロック
１１０  第２の切替制御クロック
１１１  位相比較部
１１２  分周器
１１３  ＶＣＸＯ出力分周クロック
１１４  位相比較部出力パルス
１１５  ループフィルタ
１１７  ＶＣＸＯ
１１８  ＶＣＸＯ出力クロック
１１９  位相遅延部
１２３  位相遅延部出力
１２４  選択信号
１２５  運用クロック
１４４  第０のスイッチ
１４６  第１のスイッチ
１５４  第２のスイッチ
１５６  第３のスイッチ
【図１】
2011082788.tif 000003
【図２】
2011082788.tif 000004
【図３】
2011082788.tif 000005
【図４】
2011082788.tif 000006
【図５】
2011082788.tif 000007
【図６】
2011082788.tif 000008
【図７】
2011082788.tif 000009
【図８】
2011082788.tif 000010
【図９】
2011082788.tif 000011
【図１０】
2011082788.tif 000012
【図１１】
2011082788.tif 000013
【図１２】
2011082788.tif 000014