(57)【要約】【課題】従来の３レベル用パワー半導体モジュールを用いて、３レベルインバータを構成し、動作モードを２レベル動作とすると配線インダクタンスの影響で、跳ね上がり電圧が大きくなる。【解決手段】従来のモジュールの外部端子Ｐ，Ｍ，Ｎ，ＵのＭ端子を２端子とし、端子配列をＭ１、Ｐ，Ｎ、Ｍ２、Ｕの順序、又はＭ１、Ｎ，Ｐ、Ｍ２、Ｕの順序で、１直線状に配置する。【選択図】図１
2011254672.tif 000002
【特許請求の範囲】
【請求項１】
電圧形の３レベル電力変換回路に適用するパワー半導体モジュールであって、直流回路の正側電位にコレクタが接続されるダイオードが逆並列接続された第１のＩＧＢＴと、直流回路の負側電位にエミッタが接続されるダイオードが逆並列接続された第２のＩＧＢＴと、第１のＩＧＢＴのエミッタと第２のＩＧＢＴのコレクタとの接続点に、一端が接続された双方向スイッチ素子とを収納した１相分のモジュールの外部端子配置構造において、前記双方向スイッチ素子の他端を出力する第１の外部端子と、前記第１のＩＧＢＴのコレクタを出力する第２の外部端子と、前記第２のＩＧＢＴのエミッタを出力する第３の外部端子と、前記第１の外部端子と同電位となる第４の外部端子と、前記第１のＩＧＢＴのエミッタと前記第２のＩＧＢＴのコレクタとの接続点を出力する第５の外部端子とを、外部端子として配置することを特徴とするパワー半導体モジュール。
【請求項２】
前記第1〜第5の外部端子をモジュールの外面の1面上にほぼ１直線状に並べて配置することを特徴とする請求項１に記載のパワー半導体モジュール。
【請求項３】
前記第1〜第５の外部端子を、第1の外部端子、第２の外部端子、第３の外部端子、第４の外部端子、第５の外部端子の順序で配置することを特徴とした請求項１又は２に記載のパワー半導体モジュール。
【請求項４】
前記第1〜第５の外部端子を、第1の外部端子、第３の外部端子、第２の外部端子、第４の外部端子、第５の外部端子の順序で配置することを特徴とした請求項１又は２に記載のパワー半導体モジュール。
【請求項５】
前記双方向スイッチ素子は、逆阻止型半導体素子の逆並列接続回路であることを特徴とした請求項１〜４のいずれか１項に記載のパワー半導体モジュール。
【請求項６】
前記双方向スイッチ素子は、ダイオードを逆並列接続したＩＧＢＴの逆直列接続回路であることを特徴とした請求項１〜４のいずれか１項に記載のパワー半導体モジュール。
【請求項７】
前記請求項１〜６のいずれかに記載のパワー半導体モジュールとコンデンサとを近接配置し、前記第１〜第４の外部端子とコンデンサとをラミネート導体を用いて接続することを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３レベルインバータ用パワー半導体モジュールの端子配列構造と、このモジュールを用いた電力変換装置に関する。
【背景技術】
【０００２】
図６に直流から交流に変換する電力変換回路である３レベルインバータの回路例を示す。Ｃ１、Ｃ２が直列に接続された直流電源で、正側電位をＣｐ１、負側電位をＣｎ２、中点電位をＣｍ（Ｃｍ１、Ｃｍ２）としている。一般に本直流電源を交流電源システムより構成する場合は、整流器と大容量の電解コンデンサなどを適用することで構成することが可能である。
【０００３】
ＭＪは、特許文献１に記載された３レベル用パワー半導体モジュールで、内部は、直流電源のＣｐ１側電位に接続されるＩＧＢＴＴ１とダイオードＤ１、直流電源のＣｎ２側電位に接続されるＩＧＢＴＴ２とダイオードＤ２、逆阻止型ＩＧＢＴＴ３、Ｔ４を逆並列接続して構成した双方向スイッチ素子で構成される。このモジュールを３個用いて３相分を構成する。双方向スイッチ素子はＩＧＢＴＴ３とＩＧＢＴＴ４の代わりにダイオードを逆並列接続したＩＧＢＴを逆並列接続した回路でも構成できる。
【０００４】
Ｌｏがフィルタ用のリアクトル、２がモータなどの負荷である。本回路構成とすることで、出力端子Ｕは、Ｃｐ１電位、Ｃｎ２電位、およびＭｃ電位を出力することが可能となるため、３レベルのインバータとなる。図７に出力電圧Ｖｏｕｔの波形例を示す。一般的な２レベルタイプのインバータに対して、低次の高調波成分が少ないことが特徴であり、出力フィルタＬｏの小型化や、ＩＧＢＴのスイッチング損失の低減が可能となる。
【０００５】
本３レベルインバータを構成する専用のＩＧＢＴモジュールとその適用例が、特許文献１に示されている。図８にそのモジュール（１相分）の外形構造（ｂ）と内部回路例（ａ）を示す。端子Ｐが直流電源のＣｐ１電位に、端子Ｍが直流電源のＣｍ電位に、端子Ｎが直流電源のＣｎ２電位に、各々接続され、端子Ｕが交流出力となる。本モジュールを３個使用することで３相のインバータやコンバータを構成することが可能であり、さらに大容量化を図る場合は、本モジュールを並列接続することで実現可能である。
【０００６】
図９に、図８のモジュールを適用した場合の、モジュールと直流中間回路の電解コンデンサ（Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２）間の配線構造例を示す。本図は、モジュール（ＭＪ１、ＭＪ２）及び電解コンデンサ（Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２）を２並列接続した例である。
【０００７】
導体Ａが電解コンデンサＣ１１とＣ１２のＣｐ１電位とモジュールの端子Ｐとを接続している導体、導体Ｃが電解コンデンサＣ２１とＣ２２のＣｎ２電位とモジュールの端子Ｎとを接続している導体、導体Ｂが電解コンデンサＣ１１とＣ１２のＣｍ１電位とモジュールのＭ端子とを接続している導体、導体Ｄが端子Ｕを接続している交流出力導体である。本配線構造によって、並行平板構造となっているところでは、概ね配線部のインダクタンス値がゼロとなり、電解コンデンサとモジュール間の配線インダクタンス値を大幅に減らすことが可能となる。
【０００８】
図１０に、図９の配線構造における３レベル運転時の配線インダクタンスに着目して描いた等価回路図を示す。図１１に示すように、Ｌｐｍ１は電解コンデンサＣ１１、Ｃ１２のＣｍ１電位の端子とＣｐ１電位の端子との間の配線によるインダクタンスである。この間は電解コンデンサの出力端子の構造上、並行平板構造（ラミネート構造）ができないため、その配線長分のインダクタンスが発生する。同様にＬｎｍ１は電解コンデンサＣ２１、Ｃ２２のＣｎ２電位の端子とＣｍ２電位の端子との間の配線によるインダクタンスである。
【０００９】
また、Ｌｐｍ２はモジュールＭＪ１、ＭＪ２の端子Ｐと端子Ｍとの間の配線によるインダクタンスである。この間はモジュール端子の配置構造上、並行平板構造ができないため、その配線長分のインダクタンスが発生する。同様にＬｎｍ２はモジュールＭＪ１、ＭＪ２の端子Ｍと端子Ｎとの間の配線によるインダクタンスである。
一般にこれらのインダクタンスの起因元である配線長は数ｃｍ程度であるため、各インダクタンス値は概ね数１０ｎＨ程度となる。
【００１０】
図１２に本システムが３レベル動作しているときの、ＩＧＢＴＴ１がターンオフしたときの動作図を示す。
図１２において、ＩＧＢＴＴ１がオン状態の場合（電流Ｉａが流れている状態）から、ＩＧＢＴＴ１がターンオフすると、事前にオンさせておいたＩＧＢＴＴ４ａが導通し、電流は転流し、電流Ｉｂとなる。その際過渡的に、インダクタンスＬｐｍ１、Ｌｐｍ２にはＩＧＢＴの電流変化率（ｄｉ／ｄｔ）に応じて、図中の矢印の向きに電圧が発生する。
【００１１】
その結果、ＩＧＢＴＴ１のコレクタ−エミッタ間には最大、下記の式（１）で示される電圧が印加されることとなる。図１３にＩＧＢＴＴ１ターンオフ時のコレクタ電流（ｉｃ）とコレクタエミッタ間電圧（ＶＣＥ）波形を示す。
ＶＣＥ（ｐｅａｋ１）＝Ｅｄｐ＋（Ｌｐｍ１＋Ｌｐｍ２）・ｄｉ／ｄｔ  ・・・式（１）
サージ電圧ΔＶ１＝（Ｌｐｍ１＋Ｌｐｍ２）・ｄｉ／ｄｔ  ・・・式（２）
ここで、Ｅｄｐ  ：直流電源１の直流電圧、
ｄｉ／ｄｔ  ：ＩＧＢＴターンオフ時のＩＧＢＴの電流変化率
Ｌｐｍ１、Ｌｐｍ２、： 各配線のインダクタンス値
一例として数１００ＡクラスのＩＧＢＴの場合、そのｄｉ/ｄｔは最大で５０００Ａ/μｓ程度となるため、Ｌｐｍ１＋Ｌｐｍ２＝２０ｎＨとすると、式（１）によるサージ分（（Ｌｐｍ１＋Ｌｐｍ２）・ｄｉ／ｄｔ）は１００Ｖとなる。
従って、Ｌｐｍ１、Ｌｐｍ２の存在によって、ＩＧＢＴターンオフ時にＩＧＢＴに印加されるピーク電圧値は、直流電圧Ｅｄｐに対して上記式（２）のサージ電圧分高くなる。
【００１２】
次に、図６のシステムにおいて、特に負荷２がモータで、高速運転を実施する例について説明する。インバータからの出力電圧は極力高くする必要があるため、インバータは３レベル運転から２レベル運転に切換えることが望ましい。この動作モード切換えについては、特許文献２に示されている。
【００１３】
図９に示す配線構造で２レベル運転を行った場合の配線インダクタンスに着目して描いた等価回路図を図１４に示す。図１４において、Ｌｐｎ１は電解コンデンサ１１、１２におけるＣｐ１電位の端子と、Ｃ２１、Ｃ２２におけるＣｎ２電位の端子との間の配線によるインダクタンスである。一方Ｌｐｎ２はモジュールＭＪ１、ＭＪ２の端子Ｐと端子Ｎとの間の配線インダクタンスである。
【００１４】
図１５に示すように、Ｌｐｎ１は電解コンデンサＣ１（Ｃ１１、Ｃ１２）とＣ２（Ｃ２１、Ｃ２２）との物理的な距離によって決定される。また、Ｌｐｎ２はモジュールの端子配置構造で決定される値で、概ね図１１のＬｐｍ２またはＬｎｍ２と比較して２倍の大きさとなる。
【００１５】
図１６に本システムが２レベル動作している時の、ＩＧＢＴＴ１がターンオフしたときの動作図を示す。
図１６において、ＩＧＢＴＴ１がオン状態（電流Ｉａが流れている状態）から、ＩＧＢＴＴ１がターンオフすると、ダイオードＤ２が導通し、電流は転流しＩｃとなる。その際、過渡的に、インダクタンスＬｐｎ１、Ｌｐｎ２にはＩＧＢＴの電流変化率（ｄｉ／ｄｔ）に応じて、図中の矢印の向きに電圧が発生する。
【００１６】
その結果、ＩＧＢＴＴ１のコレクタ−エミッタ間には最大、式（１）で示される電圧が印加されることとなる。図１７にＩＧＢＴＴ１ターンオフ時のコレクタ電流（ｉｃ）とコレクタエミッタ間電圧（ＶＣＥ）波形を示す。
ＶＣＥ（ｐｅａｋ２）＝Ｅｄ＋（Ｌｐｎ１＋Ｌｐｎ２）・ｄｉ／ｄｔ    ・・・式（３）
サージ電圧ΔＶ２＝（Ｌｐｎ１＋Ｌｐｎ２）・ｄｉ／ｄｔ    ・・・式（４）
Ｅｄ  ：直流電源の直流電圧
ｄｉ／ｄｔ  ：ＩＧＢＴターンオフ時のＩＧＢＴの電流変化率
Ｌｐｎ１、Ｌｐｎ２、：各配線のインダクタンス値
一例として数１００ＡクラスのＩＧＢＴの場合、そのｄｉ/ｄｔは最大で５０００Ａ/μｓ程度となるため、Ｌｐｎ１＋Ｌｐｎ２＝３０ｎＨとすると、式（１）によるサージ分（（Ｌｐｎ１＋Ｌｐｎ２）・ｄｉ／ｄｔ）は１５０Ｖとなる。
【００１７】
従って、Ｌｐｎ１、Ｌｐｎ２の存在によって、ＩＧＢＴターンオフ時のＩＧＢＴに印加されるピーク電圧値は、直流電圧（Ｅｄ）に対して上記式（４）のサージ電圧分高くなるため、ＩＧＢＴチップ及び並列に接続されているＦＷＤ（還流ダイオード）チップとしては電圧耐量が高いものが必要となる。通常、電圧耐量が高いチップは、概ね電圧耐量に比例してチップ面積が広くなるため、モジュールの大型化及びコストアップに繋がる。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開２００８−１９３７７９号公報
【特許文献２】特開２００６−３０４５３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
上述のように、従来の３レベル用半導体モジュールを用いて３レベルインバータなどの電力変換回路を構成する場合、半導体モジュールと直流電源のコンデンサとの配線インダクタンスの中で、コンデンサの端子間距離に伴う配線インダクタンス、半導体モジュールの端子間距離に伴う配線インダクタンス、コンデンサ間の距離に伴う配線インダクタンスを低減することはできない。このため、３レベルインバータを２レベル動作で動作させる場合の電流遮断では、半導体素子に印加されるサージ電圧が大きく、半導体素子の電圧耐量を大きく設計する必要が生じる。電圧耐量の大きいチップは、概ね電圧耐量に比例してチップ面積が広くなるため、モジュールの大型化及びコストアップに繋がる。従って、本発明の課題は、電力変換回路を構成する場合に、配線インダクタンスをより小さく設計できる半導体モジュールを提供することである。
【課題を解決するための手段】
【００２０】
上述の課題を解決するために、第1の発明においては、電圧形の３レベル電力変換回路に適用するパワー半導体モジュールであって、直流回路の正側電位にコレクタが接続されるダイオードが逆並列接続された第１のＩＧＢＴと、直流回路の負側電位にエミッタが接続されるダイオードが逆並列接続された第２のＩＧＢＴと、第１のＩＧＢＴのエミッタと第２のＩＧＢＴのコレクタとの接続点に、一端が接続された双方向スイッチ素子とを収納した１相分のモジュールの外部端子配置構造において、前記双方向スイッチ素子の他端を出力する第１の外部端子と、前記第１のＩＧＢＴのコレクタを出力する第２の外部端子と、前記第２のＩＧＢＴのエミッタを出力する第３の外部端子と、前記第１の外部端子と同電位となる第４の外部端子と、前記第１のＩＧＢＴのエミッタと前記第２のＩＧＢＴのコレクタとの接続点を出力する第５の外部端子とを、外部端子として配置する。
【００２１】
第２の発明においては、第１の発明における前記第1〜第5の外部端子をモジュールの外面の1面上にほぼ１直線状に並べて配置する。
【００２２】
第３の発明においては、第１又は第２の発明における前記第1〜第５の外部端子を、第1の外部端子、第２の外部端子、第３の外部端子、第４の外部端子、第５の外部端子の順序で配置する。
【００２３】
第４の発明においては、第１又は第２の発明における前記第1〜第５の外部端子を、第1の外部端子、第３の外部端子、第２の外部端子、第４の外部端子、第５の外部端子の順序で配置する。
【００２４】
第５の発明においては、第１〜第４の発明における前記双方向スイッチ素子は、逆阻止型半導体素子の逆並列接続回路とする。
【００２５】
第６の発明においては、第１〜第４の発明における前記双方向スイッチ素子は、ダイオードを逆並列接続したＩＧＢＴの逆直列接続回路とする。
【００２６】
第７の発明においては、前記請求項１〜６のいずれかに記載のパワー半導体モジュールとコンデンサとを近接配置し、前記第１〜第４の外部端子とコンデンサ端子とをラミネート導体を用いて接続して電力変換装置を構成する。
【発明の効果】
【００２７】
本発明では、３レベル電力変換回路に適用するパワー半導体モジュールの構成を、直流回路の正側電位にコレクタが接続されるダイオードが逆並列接続された第１のＩＧＢＴと、直流回路の負側電位にエミッタが接続されるダイオードが逆並列接続された第２のＩＧＢＴと、第１のＩＧＢＴのエミッタと第２のＩＧＢＴのコレクタとの接続点に、一端が接続された双方向スイッチ素子とを収納した１相分のモジュールの外部端子配置構造において、前記双方向スイッチ素子の他端を出力する第１の外部端子と、前記第１のＩＧＢＴのコレクタを出力する第２の外部端子と、前記第２のＩＧＢＴのエミッタを出力する第３の外部端子と、前記第１の外部端子と同電位となる第４の外部端子と、前記第１のＩＧＢＴのエミッタと前記第２のＩＧＢＴのコレクタとの接続点を出力する第５の外部端子とを、外部端子として配置する。
【００２８】
この結果、直流電源コンデンサと半導体モジュールを接続して電力変換装置を構成する時の３レベル動作時及び２レベル動作時の両方のインダクタンスを小さくすることが可能となり、内蔵する半導体チップの耐圧を低くすることができるため、安価な半導体モジュールを実現できる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例を示すパワー半導体モジュールの外観図例を示す。
【図２】逆阻止型ＩＧＢＴを用いた図１の内部回路図例を示す。
【図３】ダイオードを逆並列接続したＩＧＢＴを用いた図１の内部回路図例を示す。
【図４】本発明の図１（ａ）のモジュールを用いた電源コンデンサとの配線構造図例を示す。
【図５】本発明の図１（ｂ）のモジュールを用いた電源コンデンサとの配線構造図例を示す。
【図６】３レベルインバータ回路の例を示す。
【図７】図６の出力電圧の波形例を示す。
【図８】従来の３レベルインバータ用パワー半導体モジュール例を示す。
【図９】図８のモジュールを用いた電源コンデンサとの配線構造図例を示す。
【図１０】図９における３レベル動作時の配線インダクタンス図を示す。
【図１１】図１０の各配線インダクタンスと構造との対応を示す図である。
【図１２】３レベル動作時の動作例を示す図である。
【図１３】図１２におけるＩＧＢＴターンオフ時の電圧、電流波形例を示す。
【図１４】図９における２レベル動作時の配線インダクタンス図を示す。
【図１５】図１４の各配線インダクタンスと構造との対応を示す図である。
【図１６】２レベル動作時の動作例を示す図である。
【図１７】図１６におけるＩＧＢＴターンオフ時の電圧、電流波形例を示す。
【発明を実施するための形態】
【００３０】
本発明の要点は、従来の３レベルインバータ用パワー半導体モジュールの外部端子として直流電源の中間電位点に接続するための端子Ｍを２個に増加させ、さらにその端子配置を端子Ｍ１、端子Ｐ、端子Ｎ、端子Ｍ２、端子Ｕの順序又は端子Ｍ１、端子Ｎ、端子Ｐ、端子Ｍ２、端子Ｕの順序とした点である。
【実施例１】
【００３１】
図１（ａ）に、本発明の第1の実施例のモジュールの外観図を、図２と図３に内部回路図例を示す。図１（ａ）は、３レベル電力変換回路に適用するパワー半導体モジュールの構成を、直流回路の正側電位にコレクタが接続されるダイオードＤ１が逆並列接続された第１のＩＧＢＴＴ１と、直流回路の負側電位にエミッタが接続されるダイオードＤ２が逆並列接続された第２のＩＧＢＴＴ２と、第１のＩＧＢＴＴ１のエミッタと第２のＩＧＢＴＴ２のコレクタとの接続点に、一端が接続された双方向スイッチ素子とを収納した１相分のモジュールの外部端子配置構造において、前記双方向スイッチ素子の他端を出力する第１の外部端子Ｍ１と、前記第１のＩＧＢＴＴ１のコレクタを出力する第２の外部端子Ｐと、前記第２のＩＧＢＴＴ２のエミッタを出力する第３の外部端子Ｎと、前記第１の外部端子Ｍ１と同電位となる第４の外部端子Ｍ２と、前記第１のＩＧＢＴＴ１のエミッタと前記第２のＩＧＢＴＴ２のコレクタとの接続点を出力する第５の外部端子Ｕとを、外部端子としてＭ１、Ｐ、Ｎ、Ｍ２、Ｕの順に直線状に配置した実施例である。
【００３２】
図２は、内部回路の構成として、逆阻止型ＩＧＢＴＴ３とＴ４を逆並列接続して双方向スイッチ素子を構成した例である。また、図３は、ダイオードＤ３を逆並列接続したＩＧＢＴＴａとダイオードＤ４を逆並列接続したＩＧＢＴＴ４ａとを逆直列接続して双方向スイッチ素子を構成した例である。双方向スイッチを構成可能な構成であれば、本発明は実現可能である。
【００３３】
図４に、図１（ａ）に示した本発明のパワー半導体モジュール２個（ＭＪ３、ＭＪ４）を並列接続して、直列回路を並列接続した電源用コンデンサ４個（Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２）とを接続する電力変換回路の１相分の配置、配線構造例を示す。変換回路の構成図は図６と同じであるので、説明は省略する。
【００３４】
電源コンデンサＣ１１、Ｃ１２の正側電位Ｃｐ１の端子は導体Ｆで半導体モジュールＭＪ３、ＭＪ４の端子Ｐに、電源コンデンサＣ１１、Ｃ１２の電位Ｃｍ１の端子と電源コンデンサＣ２１、Ｃ２２の電位Ｃｍ２の端子とは導体Ｅで半導体モジュールＭＪ３、ＭＪ４の端子Ｍ１とＭ２に、電源コンデンサＣ２１、Ｃ２２の電位Ｃｎ２の端子は導体Ｇで半導体モジュールＭＪ３、ＭＪ４の端子Ｎに、各々接続される。
【００３５】
従来の半導体モジュールを使用した場合の構成である図１１又は図１５と比較すると、半導体モジュールの端子Ｐと端子Ｎが近接しているため、その端子間に発生するインダクタンスＬｐｎ２は、従来方式に比べて低減する。従って、２レベル動作で運転した時のスイッチング時のサージ電圧は減少する。一方半導体モジュールの端子Ｐと端子Ｍ１、及び端子Ｎと端子Ｍ２は従来方式と同様に隣接しているため、その間の配線インダクタンスＬｐｍ２、Ｌｎｍ２は従来方式と等しくなり、３レベル動作で運転した時のスイッチング時のサージ電圧は従来方式と略等しくなる。
【実施例２】
【００３６】
図１（ｂ）に、本発明の第２の実施例を示す。図１（ｂ）は、端子の配置順序をＭ１、Ｎ、Ｐ、Ｍ２、Ｕの順序に直線状に配置した実施例である。
図５に、図１（ｂ）に示した本発明のパワー半導体モジュール２個（ＭＪ５、ＭＪ６）を並列接続して、直列回路を並列接続した電源用コンデンサ４個（Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２）とを接続する電力変換回路の１相分の配置、配線構造例を示す。変換回路の構成図は図６と同じであるので、説明は省略する。
【００３７】
電源コンデンサＣ１１、Ｃ１２の正側電位Ｃｐ１の端子は導体Ｉで半導体モジュールＭＪ５、ＭＪ６の端子Ｐに、電源コンデンサＣ１１、Ｃ１２の電位Ｃｍ１の端子と電源コンデンサＣ２１、Ｃ２２の電位Ｃｍ２の端子とは導体Ｅで半導体モジュールＭＪ５、ＭＪ６の端子Ｍ１とＭ２に、電源コンデンサＣ２１、Ｃ２２の電位Ｃｎ２の端子は導体Ｊで半導体モジュールＭＪ５、ＭＪ６の端子Ｎに、各々接続される。
【００３８】
従来の半導体モジュールを使用した場合の構成である図１１又は図１５と比較すると、半導体モジュールの端子Ｐと端子Ｎが近接しているため、その端子間に発生するインダクタンスＬｐｎ２は、従来方式に比べて低減する。従って、２レベル動作で運転した時のスイッチング時のサージ電圧は減少する。一方半導体モジュールの端子Ｐと端子Ｍ２、及び端子Ｎと端子Ｍ１は従来方式と同様に隣接しているため、その間の配線インダクタンスＬｐｍ２、Ｌｎｍ２は従来方式と等しくなり、３レベル動作で運転した時のスイッチング時のサージ電圧は従来方式と略等しくなる。
尚、上記実施例には直流電源から交流を作り出す３レベルインバータの例を示したが、交流電源から直流を作り出す３レベルコンバータついても全く同様に実現できる。
【産業上の利用可能性】
【００３９】
本発明は、３レベルパワー半導体モジュールとこれを用いた電力変換装置に関するものであり、無停電電源装置、電動機駆動用インバータなどへの適用が可能である。
【符号の説明】
【００４０】
Ｔ１、Ｔ２、Ｔ３ａ、Ｔ４ａ；ＩＧＢＴ
Ｄ１、Ｄ２、Ｄ３、Ｄ４；ダイオード
Ｐ、Ｍ、Ｎ、Ｕ、Ｍ１、Ｍ２；端子
Ｃ１、Ｃ２、Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２；コンデンサ（直流電源）
ＭＪ０、ＭＪ１〜ＭＪ６；パワー半導体モジュール
Ｌｏ；フィルタリアクトル
２；負荷
【図１】
2011254672.tif 000003
【図２】
2011254672.tif 000004
【図３】
2011254672.tif 000005
【図４】
2011254672.tif 000006
【図５】
2011254672.tif 000007
【図６】
2011254672.tif 000008
【図７】
2011254672.tif 000009
【図８】
2011254672.tif 000010
【図９】
2011254672.tif 000011
【図１０】
2011254672.tif 000012
【図１１】
2011254672.tif 000013
【図１２】
2011254672.tif 000014
【図１３】
2011254672.tif 000015
【図１４】
2011254672.tif 000016
【図１５】
2011254672.tif 000017
【図１６】
2011254672.tif 000018
【図１７】
2011254672.tif 000019