(57)【要約】【課題】制御系の直流ゲインを高く設定できない場合でも、入力電圧に対する出力電圧の変動を効果的に抑制する。【解決手段】ＦＥＴ２のスイッチング動作により、トランス１の一次巻線１Ａに入力電圧Ｖｉを断続的に印加し、二次巻線１Ｂに発生した電圧を整流平滑して出力電圧Ｖｏを得る。また、トランス１の三次巻線１Ｃに発生する電圧を利用して出力電圧Ｖｏの検出電圧Ｖｓを出力する検出回路１６を備える。ここでは、抵抗４１を介して入力電圧Ｖｉに応じた補正電圧を検出電圧Ｖｓに重畳する電圧補正回路４３と、電圧補正回路４３により重畳された電圧に基づいて、入力電圧Ｖｉに対する出力電圧Ｖｏの変動を抑制しつつ、この出力電圧Ｖｏが安定化するようにＦＥＴ２のスイッチング動作を制御する制御回路３と、を備えている。【選択図】図１
2011041352.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子のスイッチング動作により、トランスの一次巻線に入力電圧を断続的に印加し、このトランスの二次巻線に発生した電圧を整流平滑して出力電圧を得ると共に、
前記トランスの三次巻線に発生する電圧を利用して前記出力電圧を検出し、その検出電圧を出力する検出回路を備えたスイッチング電源装置において、
入力電圧ラインと前記検出回路との間に抵抗を接続して構成され、この抵抗を介して前記入力電圧に応じた補正電圧を前記検出電圧に重畳する電圧補正回路と、
前記電圧補正回路により重畳された電圧に基づいて、前記入力電圧に対する前記出力電圧の変動を抑制しつつ、前記出力電圧が安定化するように前記スイッチング素子のスイッチング動作を制御する制御回路と、を備えたことを特徴とするスイッチング電源装置。
【請求項２】
前記電圧補正回路は、前記入力電圧に一定の係数を掛け合わせた電圧を、前記補正電圧として前記検出電圧から差し引くものであることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記電圧補正回路は、前記入力電圧が所定値よりも低い場合に、前記入力電圧に第１の係数を掛け合わせた電圧を前記補正電圧として前記検出電圧から差し引き、前記入力電圧が前記所定値以上の場合に、前記入力電圧に前記第１の係数よりも小さな値の第２の係数を掛け合わせた電圧を前記補正電圧として前記検出電圧から差し引くものであることを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記電圧補正回路は、前記入力電圧を分圧して前記補正電圧を生成する第１の分圧抵抗と、前記第１の分圧抵抗と並列に接続する第２の分圧抵抗およびツェナーダイオードの直列回路とにより構成され、
前記第１の分圧抵抗により前記第１の係数を決定し、前記第２の分圧抵抗により前記第２の係数を決定し、前記ツェナーダイオードのツェナー電圧により前記所定値を決定するものであることを特徴とする請求項３記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスの一次巻線と二次巻線との電磁気的結合により、所望の出力電圧を生成するスイッチング電源装置に関し、特にトランスの三次巻線を利用して出力電圧を検出するスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、この種のスイッチング電源装置として、例えば特許文献１には、制御回路からの駆動信号によってスイッチング素子をスイッチングし、トランスの一次巻線に直流入力電圧を断続的に印加することで、トランスの二次巻線に誘起した電圧を出力回路により整流平滑して、所望の直流出力電圧を負荷に供給すると共に、出力電圧と基準電圧との比較結果を、フォトカプラを介してトランスの一次側に設けた制御回路に制御信号として伝送し、前記駆動信号のパルス導通幅を決定するものが開示されている。
【０００３】
上記回路構成においては、トランスの二次側から一次側に制御信号を伝送する際に、例えばフォトカプラなどの電気的な絶縁手段が必要となる。しかし、フォトカプラの代わりにトランスに三次巻線を巻回し、この三次巻線から出力電圧に見合う検出電圧を生成すれば、電力伝送用のトランスを兼用した少ない部品点数で、制御回路に制御信号を伝送することができる。また、三次巻線の両端間には、その巻線の巻数に比例して任意の電圧を取出せるので、特に出力電圧が低いスイッチング電源装置においても、出力電圧の検出が簡単に行なえるという利点がある。
【０００４】
図５は、トランスの三次巻線を利用して出力電圧を検出するスイッチング電源装置の一般的な回路例を示すものである。同図において、１は一次巻線１Ａ，二次巻線１Ｂおよび三次巻線１Ｃを電磁気的に結合してなるトランス、２はスイッチング素子に相当するＭＯＳ型ＦＥＴであり、制御回路３からＦＥＴ２のゲートにパルス状の駆動信号が供給されるようになっている。トランス１の一次巻線１ＡとＦＥＴ２からなる直列回路は、入力電源４の両端間に接続され、前記駆動信号を受けてＦＥＴ２がスイッチング動作することにより、入力電源４からの直流入力電圧Ｖｉが一次巻線１Ａに断続的に印加され、それにより二次巻線１Ｂに誘起した電圧が出力回路５により整流平滑されることで、負荷６に所望の直流出力電圧Ｖｏが供給されるようになっている。
【０００５】
前記出力回路５は、制御端子付きの整流素子であるＭＯＳ型ＦＥＴ１１，ＦＥＴ１２と、チョークコイル１３と、平滑コンデンサ１４とにより構成され、ＦＥＴ２に同期して各ＦＥＴ１１，１２がスイッチング動作される。具体的には、ＦＥＴ２がオンすると、ＦＥＴ１１はオンし、ＦＥＴ１２はオフするので、二次巻線１Ｂから平滑コンデンサ１４および負荷６を通してチョークコイル１３に電流が流れ、チョークコイル１３はエネルギーを蓄積する。やがてＦＥＴ２がオフすると、ＦＥＴ１１はオフし、ＦＥＴ１２はオンするので、それまでチョークコイル１３に蓄えられていたエネルギーによって、ＦＥＴ１２を通して平滑コンデンサ１４および負荷６に電流が流れ、ＦＥＴ２が上記オン，オフのスイッチング動作を繰り返すことにより、平滑コンデンサ１４の両端に出力電圧Ｖｏが生成される。
【０００６】
またトランス１の三次巻線１Ｃには、出力回路５と同一の回路構成を有する出力電圧Ｖｏの検出回路１６が接続される。この検出回路１６は、整流素子であるダイオード１７と、ダイオード１８と、チョークコイル１９と、平滑コンデンサ２０とにより構成され、上記三次巻線１Ｃには二次巻線１Ｂに発生する電圧にほぼ比例した電圧が発生することから、三次巻線１Ｃの電圧を出力回路５と同様な回路で整流平滑することで、出力電圧Ｖｏにほぼ比例した検出電圧Ｖｓを平滑コンデンサ２０に発生させる構成を有している。検出回路１６はさらに、前記検出電圧Ｖｓを分圧する抵抗２１，２２の直列回路を平滑コンデンサ２０の両端間に接続しており、抵抗２１，２２の接続点に発生する分圧した電圧が、出力電圧Ｖｏのフィードバック電圧ＶFBとして制御回路３に加えられる。
【０００７】
制御回路３は、前記フィードバック電圧ＶFBに基づいて、出力電圧Ｖｏが設定した値に安定して出力されるように、ＦＥＴ２のスイッチング動作を制御するもので、ここでは、基準電圧ＶREFを生成する電圧生成器２５と、誤差増幅器としてのオペアンプ２６と、比較器としてのコンパレータ２７と、鋸波状のランプ電圧Ｖrampを生成するランプ波発生器２８と、オペアンプ２６の入力端子と出力端子との間に接続して、制御系のゲインを決定する帰還抵抗２９と、を備えている。また、制御回路３はいわゆるソフトスタート機能を備えており、コンパレータ２７の入力端子の一つをソフトスタート端子ＣＳに接続して、ここにコンデンサ３０が接続される。コンデンサ３０は、装置の起動時に電流源３１からの電流供給により長い時定数で充電され、それによりソフトスタート端子の電位を緩やかに上昇させることで、ＦＥＴ２への駆動信号のオン時間を徐々に広げるソフトスタート動作を実現するようにしている。
【０００８】
前記オペアンプ２６は、前記検出回路１６からのフィードバック電圧ＶFBと、電圧生成器２５からの基準電圧ＶREFとを差動増幅するもので、基準電圧ＶREFに対するフィードバック電圧ＶFBの誤差成分を生成して、これをコンパレータ２７に送り出す。コンパレータ２７は、オペアンプ２６で生成される誤差電圧Ｖａと、ソフトスタート端子ＣＳに供給されるコンデンサ３０の電圧と、ランプ波発生器２８からのランプ電圧Ｖrampとを比較し、オペアンプ２６からの誤差電圧Ｖａと、コンデンサ３０の電圧の両方がランプ電圧Ｖrampよりも高い場合に、出力端子からの駆動信号がオンするようになっている。ランプ電圧Ｖrampは、例えば＋１〜＋２Ｖの三角波である。
【０００９】
そして、検出回路１６によって出力電圧Ｖｏにほぼ比例した検出電圧を生成し、この検出電圧Ｖｓを抵抗２１，２２で分圧したフィードバック電圧ＶFBが、制御回路３のオペアンプ２６に出力されると、制御回路３内において、基準電圧ＶREFとフィードバック電圧ＶFBとを差動増幅して得た誤差電圧Ｖａが、オペアンプ２６からコンパレータ２７に送出される。コンパレータ２７は、オペアンプ２６で生成される誤差電圧Ｖａと、ソフトスタート端子ＣＳに供給されるコンデンサ３０の電圧と、ランプ波発生器２８からのランプ電圧Ｖrampとの比較結果により得られた駆動信号を、ＦＥＴ２のゲートに供給する。ここで装置の起動直後は、コンデンサ３０の電圧が低いレベルから緩やかに上昇するので、主にこのコンデンサ３０の電圧とランプ電圧Ｖrampとの比較に基づいて駆動信号のオン時間が決定され、ＦＥＴ２に対するソフトスタートが実現する。また、起動後ある程度の時間が経過して、コンデンサ３０がほぼ充電された状態になると、今度は主に誤差電圧Ｖａとランプ電圧Ｖrampとの比較に基づいて駆動信号のオン時間が決定され、それによりＦＥＴ２をスイッチング動作させて、出力電圧Ｖｏの安定化が図られる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００３−３３９１６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述したトランス１の三次巻線１Ｃを利用した出力電圧Ｖｏの検出では、装置の起動時に出力電圧Ｖｏをオーバーシュートさせないために、検出回路１６や制御回路３を含む制御系の直流ゲインを高くすることができない。そのため、入力電圧Ｖｉが低下するほど、制御系の直流ゲインは低くなり、特に入力電圧Ｖｉの低い領域では、急激に出力電圧Ｖｏが低下する問題が生じることを、本願出願人は見い出した。その詳細な理由は、以下の通りである。
【００１２】
前記図５の回路例では、三次巻線１Ｃに発生した電圧を検出回路１６で整流平滑した検出電圧Ｖｓを抵抗２１，２２により分圧して、オペアンプ２６の負入力端子に入力している。ここでのオペアンプ２６の利得（ゲイン）は、帰還抵抗２９の抵抗値をＲ２９とし、抵抗２１の抵抗値をＲ２１とするならば、Ｒ２９／Ｒ２１となる。
【００１３】
図６は、図５の回路例における起動時の各部の波形を示している。同図において、ＶCSはソフトスタート端子ＣＳの電圧であり、その他に、検出電圧Ｖｓと、出力電圧Ｖｏと、フィードバック電圧ＶFBと、基準電圧ＶREFと、誤差電圧Ｖａと、ランプ電圧Ｖrampがそれぞれ示されている。ここに示すように、ソフトスタート用のコンデンサ３０が充電され、ソフトスタート端子ＣＳの電圧ＶCSが上昇すると、ランプ電圧Ｖrampとの比較により、駆動信号のパルスオン幅が次第に増加し、それに伴い出力電圧Ｖｏや、検出回路１６からの検出電圧Ｖｓが増加する。オペアンプ２６からの誤差電圧Ｖａの初期値は、オペアンプ２６の負入力端子に印加するフィードバック電圧ＶFBが正入力端子に印加する基準電圧ＶREFよりも低い状態が続くため、オペアンプ２６に供給される電源電圧に近く、ランプ電圧Ｖrampの最大値を超えた高い値になっている。
【００１４】
やがて、検出電圧Ｖｓを抵抗２１，２２で分圧したフィードバック電圧ＶFBが増加して、基準電圧ＶREFと同じ値に達すると、時間ｔ１でオペアンプ２６からの誤差電圧Ｖａが下がり始める。オペアンプ２６からの誤差電圧Ｖａが下がり始めてから、コンパレータ２７が定常状態の時比率を有する駆動信号を出力する値にまで誤差電圧Ｖａが収束する（時間ｔ２）までの期間は、オペアンプ２６の他に、検出回路１６のチョークコイル１９や平滑コンデンサ２０を含んだ制御系ループの応答によって決定される。
【００１５】
時間ｔ１から時間ｔ２までの誤差電圧Ｖａが収束していない期間では、誤差電圧Ｖａの値ひいては駆動信号の時比率Ｄが定常状態よりも大きくなる。図５の回路例では、トランス１の一次巻線１Ａの巻数をＮ１とし、二次巻線１Ｂの巻数をＮ２とすれば、出力電圧Ｖｏは（Ｎ２/Ｎ１）・Ｖｉｎ・Ｄとして表され、これは出力側ローパスフィルタであるチョークコイル１３と平滑コンデンサ１４とにより平滑して出力されるものなので、前記時間ｔ１から時間ｔ２までの期間は、出力側ローパスフィルタからの出力に影響が出ない程度まで短くする必要がある。その結果、出力側ローパスフィルタの遮断周波数よりも、制御ループのゼロクロス周波数を高く設定しなければならない。
【００１６】
図７は、出力側ローパスフィルタの周波数特性を示したものである。チョークコイル１３のインダクタンス値をＬｏとし、平滑コンデンサ１４の静電容量をＣｏとすれば、図７に示す出力側ローパスフィルタのゲインＧがピークとなる遮断周波数ｆｏは、次の式で表せる。
【００１７】
【数１】
2011041352.tif 000003
【００１８】
図８は、検出用ローパスフィルタ（チョークコイル１９および平滑コンデンサ２０）の周波数特性を示したものである。チョークコイル１９のインダクタンス値をＬｓとし、平滑コンデンサ２０の静電容量をＣｓとすれば、図８に示す検出用ローパスフィルタのゲインＧがピークとなる遮断周波数ｆｓは、次の式で表せる。
【００１９】
【数２】
2011041352.tif 000004
【００２０】
図９は、検出回路１６と制御回路３とにより構成される制御ループの周波数特性を示したものである。同図に示すように、制御ループの周波数特性は、前記検出用ローパスフィルタの周波数特性に直流ゲインＧｏを掛け合せたものになる。ここで、ランプ電圧Ｖrampの最小値・最大値間の振幅をＡとし、トランス１の三次巻線１Ｃの巻数をＮ３とすれば、直流ゲインＧｏは、次の式で表せる。
【００２１】
【数３】
2011041352.tif 000005
【００２２】
図中、ｆｚは制御ループのゲインＧが０ｄＢになるゼロクロス周波数である。
【００２３】
図７に示す出力側ローパスフィルタの遮断周波数ｆｏよりも、図９に示す制御ループのゼロクロス周波数ｆｚを高く設定するには、出力側ローパスフィルタの遮断周波数ｆｏよりも、検出用ローパスフィルタの遮断周波数ｆｓを高くする。また、制御ループのゼロクロス周波数ｆｚを、出力側ローパスフィルタの遮断周波数ｆｏよりも高く、かつスイッチング周波数ｆswよりも十分に低くなるように直流ゲインＧｏを調整する。しかし、このような条件を満たすように直流ゲインＧｏを調整すると、直流ゲインＧｏは大きな値にできなくなる。
【００２４】
なお、図５には図示しないものの、制御ループのゼロクロス周波数ｆｚ付近では検出用ローパスフィルタによって位相が180°遅れるため、このゼロクロス周波数付近ｆｚで位相が進むように、抵抗２１と並列にコンデンサと抵抗を追加する必要がある。
【００２５】
前記直流ゲインＧｏについて説明すると、検出電圧Ｖｓが変化量ΔＶｓで変化した場合に、制御回路３の特性により時比率Ｄがどれだけ変化するのかを示す変化量ΔＤは、次の式で表せる。
【００２６】
【数４】
2011041352.tif 000006
【００２７】
また、時比率Ｄの変化量ΔＤに対して、検出電圧Ｖｓの変化量ΔＶｓがどの程度になるのかは、次の式で表せる。
【００２８】
【数５】
2011041352.tif 000007
【００２９】
上記数４と数５を掛け算した式が、直流ゲインＧｏを求める式であり、これは数３のように表せる。
【００３０】
図５の回路例において、三次巻線１Ｃから決まる検出電圧Ｖｓは、制御回路（制御用ＩＣ）３の電源電圧としても使われていて、三次巻線１Ｃそのものの値を調整することはできない。また、ランプ電圧Ｖrampの振幅Ａも制御用ＩＣで決められた値なので、結局は直流ゲインＧｏの調整を、オペアンプ２６の利得ひいては抵抗２１，２９の抵抗値Ｒ２１，Ｒ２９で調整せざるを得ない。
【００３１】
一方、直流ゲインＧｏの値を大きくする方法として、図１０に示すような別な回路例を採用することも考えられる。本例では、帰還抵抗２９にコンデンサ３３を直列接続し、オペアンプ２６と共に積分回路を構成している。他の構成は図５と共通である。
【００３２】
図１１は、図１０に示す回路例における制御ループの周波数特性を示している。同図において、コンデンサ３３の静電容量をＣ３３とすると、ここでは折点周波数ｆｉ＝１／(２π・Ｒ２９・Ｃ３３)よりも低い周波数で積分され、直流ゲインＧｏを十分に大きな値にすることができる。但し、積分回路は位相遅れの原因でもあるので、位相が180°以上遅れないように、折点周波数ｆｉを検出用ローパスフィルタの遮断周波数ｆｓよりも十分に低くし、抵抗値Ｒ２９および静電容量Ｃ３３の値を大きくする必要があり、結果的に帰還抵抗２９とコンデンサ３３とによる時定数も大きくなる。
【００３３】
しかし、図１０の回路例で直流ゲインＧｏを大きくしようとすると、起動時における出力電圧Ｖｏのオーバーシュートが大きくなる課題が発生する。
【００３４】
図１２は、図１０の回路例における起動時の各部の波形を示している。ここでＶｃは、コンデンサ３３の両端電圧である。装置の起動直後において、オペアンプ２６から出力する誤差電圧Ｖａと、コンデンサ３３の両端電圧Ｖｃの初期値は、オペアンプ２６の電源電圧に近い大きな値になっている。起動後にソフトスタート端子ＣＳの電圧ＶCSが上昇し、それに伴って出力電圧Ｖｏや検出電圧Ｖｓと共に、フィードバック電圧ＶFBも上昇するが、大きな時定数を有する抵抗値Ｒ２９および静電容量Ｃ３３の直列回路により、フィードバック電圧ＶFBの上昇が出力電圧Ｖｏや検出電圧Ｖｓよりも遅くなり、出力電圧Ｖｏや検出電圧Ｖｓが収束値を超えた後に、フィードバック電圧ＶFBが基準電圧ＶREFと同じ値に到達する。そのため、オペアンプ２６からの誤差電圧Ｖａが下がり始める時間ｔ１は、出力電圧Ｖｏや検出電圧Ｖｓが収束値を超えた後になるので、これらの出力電圧Ｖｏや検出電圧Ｖｓに大きなオーバーシュートが発生することになる。
【００３５】
一方、図５の回路例では、それに対応した図６の波形図からも明らかなように、出力電圧Ｖｏや検出電圧Ｖｓが目標となる収束値に到達する前に、フィードバック電圧ＶFBが基準電圧ＶREFと同じ値に到達する時間ｔ１となる。その理由は、時間ｔ１よりも前の時点では、オペアンプ２６から出力する誤差電圧Ｖａの値がランプ電圧Ｖrampよりも高く、直流ゲインＧｏを調整して、オペアンプ２６のゲインが小さい状態で、フィードバック電圧ＶFBを帰還抵抗２９でプルアップしているため、フィードバック電圧ＶFBが過渡的に検出電圧Ｖｓを抵抗２１，２２で分圧した値よりも大きくなるからである。
【００３６】
出力電圧Ｖｏや検出電圧Ｖｓが収束した後の状態では、誤差電圧Ｖａが基準電圧ＶREFとほぼ同じ値になるため、検出電圧Ｖｓを抵抗２１，２２で分圧した値が基準電圧ＶREFになる状態で安定する。従って、出力電圧Ｖｏや検出電圧Ｖｓが目標値に達するよりも前に、フィードバック電圧ＶFBが基準電圧ＶREFとほぼ同じ値に到達することができる。その結果、誤差電圧Ｖａが下がり始める時間ｔ１から、誤差電圧Ｖａが下がって収束する時間ｔ２までの期間は、出力電圧Ｖｏがまだ目標値に達していない可能性もあり、この出力電圧Ｖｏが目標値に達する前に誤差電圧Ｖａを下げて、出力電圧制御を行なうことができるため、起動時の出力電圧Ｖｏにおけるオーバーシュートを抑えることができる。
【００３７】
こうした理由から、特に出力電圧Ｖｏをトランス１の三次巻線１Ｃから検出するスイッチング電源装置では、起動時における出力電圧Ｖｏのオーバーシュートを避けるために、制御系ループの直流ゲインＧｏを高くすることができないため、出力電圧Ｖｏに１/（１＋Ｇｏ）の定常偏差が発生する。直流ゲインＧｏは、上記数３からも明らかなように、入力電圧Ｖｉと比例するため、図１３に示すように、出力電圧Ｖｏは入力電圧Ｖｉに対して点線のような直線的にではなく、実線のような上に凸の曲線的に変化する。その理由は、直流ゲインＧｏが低い場合、直流ゲインＧｏは入力電圧Ｖｉに比例し、直流ゲインＧｏに反比例した誤差が発生するため、入力電圧Ｖｉが低い領域では誤差が大きく、入力電圧Ｖｉが高い領域では誤差が小さくなるからである。
【００３８】
ここで、図５の回路において、帰還抵抗２９の抵抗値Ｒ２９を変えたときの入力電圧Ｖｉと検出電圧Ｖｓの誤差との関係を図１４に示す。同図において、線Ａ１は、Ｒ２９＝100ｋΩ，Ｒ２１＝210ｋΩの場合を示し、線Ａ２は、Ｒ２９＝180ｋΩ，Ｒ２１＝210ｋΩの場合を示し、線Ａ３は、Ｒ２９＝390ｋΩ，Ｒ２１＝210ｋΩの場合を示し、線Ａ４は、Ｒ２９をオープンとし、Ｒ２１＝210ｋΩの場合を示している。また、周囲の温度条件はいずれも25℃で、入力電圧Ｖｉが４８Ｖのときに、所望の出力電圧と実際の出力電圧の誤差が０%となるように装置設計がなされている。
【００３９】
さらに、上述した個々の抵抗値Ｒ２９について、入力電圧Ｖｉに対する出力電圧Ｖｏおよび検出電圧Vsの誤差との関係を、図１５〜図１８に示す。図１５は、Ｒ２９＝100ｋΩ，Ｒ２１＝210ｋΩの場合を示し、図１６は、Ｒ２９＝180ｋΩ，Ｒ２１＝210ｋΩの場合を示し、図１７は、Ｒ２９＝390ｋΩ，Ｒ２１＝210ｋΩの場合を示し、図１８は、Ｒ２９をオープンとし、Ｒ２１＝210ｋΩの場合を示している。
【００４０】
これらの各図により、オペアンプ２６の利得（Ｒ２９／Ｒ２１）を小さくし、直流ゲインＧｏを低くするほど、所望の出力電圧と実際の出力電圧の誤差が大きくなることが判る。また、検出電圧Ｖｓと出力電圧Ｖｏの値は入力電圧Ｖｉによってずれることは無く、直流ゲインＧｏが低いことを原因として入力電圧Ｖｉの変動による検出電圧Ｖｓや出力電圧Ｖｏの変動が起きている。
【００４１】
以上のように、出力電圧Ｖｏを三次巻線１Ｃから検出するスイッチング電源装置特有の理由により、直流ゲインＧｏを高く設計できないことが明らかになり、また直流ゲインＧｏが低いと、入力電圧Ｖｉに対する出力電圧Ｖｏの変動が大きくなり、しかもその変動が直線的なものではなく、上に凸の曲線的なものであるとの課題に対して、何らかの対策を講じる必要性が生じていた。
【００４２】
本発明は上記問題点に着目してなされたもので、トランスの三次巻線を利用して出力電圧を検出する回路構成で、制御系の直流ゲインを高く設定できない場合でも、入力電圧に対する出力電圧の変動を効果的に抑制できるスイッチング電源装置を提供することを、その第１の目的とする。
【００４３】
また本発明の第２の目的は、入力電圧と出力電圧との関係が、上に凸の曲線的に変動する場合であっても、これを正しく補正して、入力電圧に対する出力電圧の変動をさらに効果的に抑制できるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００４４】
本発明のスイッチング電源装置は、上記目的を達成するために、スイッチング素子のスイッチング動作により、トランスの一次巻線に入力電圧を断続的に印加し、このトランスの二次巻線に発生した電圧を整流平滑して出力電圧を得ると共に、前記トランスの三次巻線に発生する電圧を利用して前記出力電圧を検出し、その検出電圧を出力する検出回路を備えたスイッチング電源装置において、入力電圧ラインと前記検出回路との間に抵抗を接続して構成され、この抵抗を介して前記入力電圧に応じた補正電圧を前記検出電圧に重畳する電圧補正回路と、前記電圧補正回路により重畳された電圧に基づいて、前記入力電圧に対する前記出力電圧の変動を抑制しつつ、前記出力電圧が安定化するように前記スイッチング素子のスイッチング動作を制御する制御回路と、を備えて構成される。
【００４５】
前記電圧補正回路は、前記入力電圧に一定の係数を掛け合わせた電圧を、前記補正電圧として前記検出電圧から差し引く構成とするのが好ましい。
【００４６】
また、代わりに前記電圧補正回路は、前記入力電圧が所定値よりも低い場合に、前記入力電圧に第１の係数を掛け合わせた電圧を前記補正電圧として前記検出電圧から差し引き、前記入力電圧が前記所定値以上の場合に、前記入力電圧に前記第１の係数よりも小さな値の第２の係数を掛け合わせた電圧を前記補正電圧として前記検出電圧から差し引く構成としてもよい。
【００４７】
その場合に前記電圧補正回路は、前記入力電圧を分圧して前記補正電圧を生成する第１の分圧抵抗と、前記第１の分圧抵抗と並列に接続する第２の分圧抵抗およびツェナーダイオードの直列回路とにより構成され、前記第１の分圧抵抗により前記第１の係数を決定し、前記第２の分圧抵抗により前記第２の係数を決定し、前記ツェナーダイオードのツェナー電圧により前記所定値を決定する構成とするのが好ましい。
【発明の効果】
【００４８】
トランスの三次巻線を利用して検出回路が出力電圧を検出する回路構成では、本来制御回路を含めた制御系の直流ゲインを高く設定できない。しかし、本発明のスイッチング電源装置であれば、入力電圧ラインと検出回路との間に接続する抵抗を通して、入力電圧に応じた補正電圧が生成され、その補正電圧を検出回路からの検出電圧に重畳することができる。したがって、その重畳した電圧に基づいて、出力電圧が安定化するようにスイッチング素子のスイッチング動作を制御すれば、自ずと入力電圧に対する出力電圧の変動を効果的に抑制できる。
【００４９】
また、この場合の電圧補正回路は、入力電圧に一定の係数を掛け合わせた電圧を補正電圧として検出電圧から差し引くので、簡単な構成を有する電圧補正回路によって、入力電圧に対する出力電圧の変動を効果的に抑制できる。
【００５０】
代わりに電圧補正回路は、入力電圧が所定値よりも低いか否かによって、補正値を生成する上で必要な係数の値を、第１の係数または第２の係数の何れかに切り替えることができる。そのため、入力電圧に対する出力電圧の変動を一直線的にではなく、入力電圧の大きさに応じて折れ線的に補正することができ、入力電圧と出力電圧との関係が、上に凸の曲線的に変動する場合であっても、これを正しく補正して、入力電圧に対する出力電圧の変動をさらに効果的に抑制できる。
【００５１】
また、その場合の電圧補正回路は、第１の係数を決定する第１の分圧抵抗と、第２の係数を決定する第２の分圧抵抗と、ツェナー電圧により所定値を決定するツェナーダイオードとを用いるだけで簡単に実現できる。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１実施例を示すスイッチング電源装置の回路図である。
【図２】図１の回路例において、入力電圧と出力電圧との関係を示す図である。
【図３】本発明の第２実施例を示すスイッチング電源装置の回路図である。
【図４】図３の回路例において、入力電圧と出力電圧との関係を示す図である。
【図５】従来のスイッチング電源装置を示す回路図である。
【図６】図５の回路例において、起動時における各部の波形図である。
【図７】図５の回路例において、出力側ローパスフィルタの周波数特性を示す図である。
【図８】図５の回路例において、検出用ローパスフィルタの周波数特性を示す図である。
【図９】図５の回路例において、制御ループの周波数特性を示す図である。
【図１０】従来の別なスイッチング電源装置を示す回路図である。
【図１１】図１０の回路例において、制御ループの周波数特性を示す図である。
【図１２】図１１の回路例において、起動時における各部の波形図である。
【図１３】図５の回路例において、入力電圧と出力電圧および検出電圧との関係を示す図である。
【図１４】図５の回路例において、帰還抵抗の抵抗値を変えたときの入力電圧と検出電圧の誤差との関係を示す図である。
【図１５】図５の回路例において、入力電圧に対する出力電圧および検出電圧の誤差との関係を示す図である。
【図１６】図５の回路例において、入力電圧に対する出力電圧および検出電圧の誤差との関係を示す図である。
【図１７】図５の回路例において、入力電圧に対する出力電圧および検出電圧の誤差との関係を示す図である。
【図１８】図５の回路例において、入力電圧に対する出力電圧および検出電圧の誤差との関係を示す図である。
【発明を実施するための形態】
【００５３】
以下、添付図面を参照して、本発明の好適な各実施例について説明する。なお、各実施例では、従来例と同一箇所には同一符号を付し、共通する部分の説明は重複を避けるために極力省略する。
【実施例１】
【００５４】
図１は、第１実施例におけるスイッチング電源装置の回路例を示すもので、前述した図５の回路図では、検出回路１６における検出電圧Ｖｓを単に抵抗２１，２２で分圧して、フィードバック電圧ＶFBを生成していたが、本回路例では、入力電圧Ｖｉを別な抵抗４１を介して抵抗４２の両端間に印加して、入力電圧Ｖｉに応じた補正電圧を生成し、この補正電圧を検出電圧Ｖｓに重畳させて、補正フィードバック電圧ＶFB’を生成した点が異なっている。なお、図１の制御回路３はソフトスタート機能に関係する構成が省略されているが、図５の回路図で示したように、ソフトスタート端子ＣＳ，コンデンサ３０および電流源３１を付加してもよい。
【００５５】
回路構成についてより詳しく説明すると、検出回路１６は、平滑コンデンサ２０の両端間に抵抗２１，２２，４２の直列回路を接続しており、入力電源４の一端とトランス１の一次巻線１Ａとの間の正極側入力電圧ラインと、抵抗２２，４２の接続点との間に抵抗４１が挿入接続され、入力電源４の他端とＦＥＴ２のソースとの間の負極側入力電圧ラインに、抵抗４２と平滑コンデンサ２０の接続点が接続される。また、抵抗２１，２２の接続点に発生する電圧が、入力電圧Ｖｉの変動分を加味した補正フィードバック電圧ＶFB’として、制御回路３のオペアンプ２６に出力される。
【００５６】
つまりここでは、入力電源４の一端からトランス１の一次巻線１Ａに至る正極側入力電圧ラインと、検出回路１６との間に接続した抵抗４１を介して、入力電圧Ｖｉに応じた補正電圧を検出電圧Ｖｓに重畳する電圧補正回路４３が設けられている。本回路例における電圧補正回路４３は、入力電圧ライン間に接続する抵抗４１，４２の直列回路により構成され、前記入力電源４からの入力電圧Ｖｉと検出電圧Ｖｓをそれぞれ係数を掛けて減算した値をオペアンプの誤差電圧Ｖａに出力する構成になっている。
【００５７】
制御回路３においては、オペアンプ２６の入力端子と出力端子との間に、帰還抵抗２９だけを接続しているのが注目される。この点で本実施例は、装置の起動時における出力電圧Ｖｏのオーバーシュートを避ける回路構成を採用している。また本実施例では、検出電圧Ｖｓの補正回路として、固定した抵抗値の抵抗４１だけが単独で用いられていることから、温度などの周囲条件が変わらない限り、入力電圧Ｖｉがどのような値であっても、その入力電圧Ｖｉに同じ係数を掛け合わせた値が検出電圧Ｖｓに対して重畳され、その重畳した電圧から補正フィードバック電圧ＶFB’が生成される構成となっている。
【００５８】
次に、上記構成についてその作用を説明すると、定常状態において、制御回路３からのパルス状の駆動信号によってＦＥＴ２をスイッチング動作し、入力電源４からの直流入力電圧Ｖｉをトランス１の一次巻線１Ａに断続的に印加すると、二次巻線１Ｂに誘起した電圧が出力回路５により整流平滑され、負荷６に所望の直流出力電圧Ｖｏが供給される。またトランス１の三次巻線１Ｃには、二次巻線１Ｂとの巻数比に応じた電圧が発生し、この電圧を出力回路５と同様な回路構成を有する検出回路１６で整流平滑することで、出力電圧Ｖｏにほぼ比例した検出電圧Ｖｓを平滑コンデンサ２０の両端に発生させることができる。以上の動作は、従来例と共通している。
【００５９】
検出回路１６は、三次巻線１Ｃに発生した電圧を整流平滑し、出力電圧Ｖｏにほぼ比例した検出電圧Ｖｓを平滑コンデンサ２０に発生させると共に、抵抗４１を通して抵抗４２の両端間に入力電圧Ｖｉに応じた電圧が印加され、それにより平滑コンデンサ２０の両端間に接続する分圧用の抵抗２１，２２，４２を利用して、入力電圧Ｖｉに応じた電圧を検出電圧Ｖｓに重畳させる。そして、この抵抗２１，２２，４２で重畳した電圧を、補正フィードバック電圧ＶFB’として制御回路３のオペアンプ２６に出力する。オペアンプ２６は、検出回路１６からの補正フィードバック電圧ＶFB’と電圧生成器２５からの基準電圧ＶREFとを差動増幅して、コンパレータ２７に誤差電圧Ｖａを出力し、この誤差電圧Ｖａがランプ波発生器２８からのランプ電圧Ｖrampよりも高い場合に、オンパルスとなるような駆動信号をＦＥＴ２のゲートに供給する。駆動信号のオンパルス幅は入力電圧Ｖｉおよび出力電圧Ｖｏに応じて変動し、それにより出力電圧Ｖｏの安定化が図られる。
【００６０】
図２は、図１の回路例における入力電圧Ｖｉと出力電圧Ｖｏとの関係を示したものである。本実施例では、入力電圧Ｖｉに一定の係数を掛け合わせた補正電圧が検出電圧Ｖｓに重畳され、その重畳した値を補正フィードバック電圧ＶFB’として検出回路１６から制御回路３に出力している。したがって、入力電圧Ｖｉが低下すると、誤差電圧Ｖａが上昇し、それによりＦＥＴ２のゲートに供給される駆動信号のオンパルス幅を広げるような制御が行われる。
【００６１】
また、図１の回路例では、オペアンプ２６の入力端子と出力端子間に帰還抵抗２９だけを設けている関係で、制御系ループの直流ゲインＧｏがある程度制限される。したがって図２に示すように、入力電圧Ｖｉに対して出力電圧Ｖｏは、上に凸の曲線的な変化を残しつつも、その変動はある程度抑制される。これは、図２と図１３を比較して、本実施例における入力電圧Ｖｉに対する出力電圧Ｖｏの変動分ΔＶ２が、従来例における変動分ΔＶ１よりも小さくなっていることからも明らかである。しかも、こうした入力電圧Ｖｉに対する出力電圧Ｖｏの特性は、抵抗４１，４２を電圧補正回路４３として既存の回路構成に追加するだけで実現できる。
【００６２】
以上のように本実施例では、スイッチング素子であるＦＥＴ２のスイッチング動作により、トランス１の一次巻線１Ａに入力電圧Ｖｉを断続的に印加し、このトランス１の二次巻線１Ｂに発生した電圧を整流平滑して出力電圧Ｖｏを得ると共に、トランス１の三次巻線１Ｃに発生する電圧を利用して出力電圧Ｖｏを検出し、その検出電圧Ｖｓを出力する検出回路１６を備えたスイッチング電源装置において、入力電源４から一次巻線１Ａに至る入力電圧ラインと検出回路１６との間に抵抗４１を接続して構成され、この抵抗４１を介して入力電圧Ｖｉに応じた補正電圧を検出電圧Ｖｓに重畳する電圧補正回路４３と、電圧補正回路４３により重畳された電圧に基づいて、入力電圧Ｖｉに対する出力電圧Ｖｏの変動を抑制しつつ、この出力電圧Ｖｏが安定化するようにＦＥＴ２のスイッチング動作を制御する制御回路３と、を備えている。
【００６３】
トランス１の三次巻線１Ｃを利用して検出回路１６が出力電圧Ｖｏを検出する回路構成では、本来制御回路３を含めた制御系の直流ゲインを高く設定できない。しかし、本実施例で提案するスイッチング電源装置であれば、入力電圧ラインと検出回路１６との間に接続する抵抗４１を通して、入力電圧Ｖｉに応じた補正電圧が生成され、その補正電圧を検出回路１６からの検出電圧Ｖｓに重畳することができる。したがって、その重畳した電圧に基づいて、出力電圧Ｖｏが安定化するようにスイッチング素子のスイッチング動作を制御すれば、自ずと入力電圧Ｖｉに対する出力電圧Ｖｏの変動を効果的に抑制できる。
【００６４】
ここで、数式を用いて説明すると、図５の従来例のように、入力電圧補正が無い回路構成の場合には、検出電圧Ｖｓの値は、次の数６のように制御回路３によって制御される。
【００６５】
【数６】
2011041352.tif 000008
【００６６】
上式において、Ｖsoは検出電圧Ｖｓを制御するための目標値である。
【００６７】
数３に示すように、直流ゲインＧｏは、入力電圧Ｖｉに比例し、数６のように定常偏差によるずれが発生するために、直流ゲインＧｏまたは入力電圧Ｖｉが変動すると、図１３のように検出電圧Ｖｓは上に凸の曲線で変化し、そのため出力電圧Ｖｏも上に凸の曲線で変化する。
【００６８】
図１のように電圧補正回路４３を追加して補正を行なうと、オペアンプ２６が入力電圧Ｖｉを所定の係数ａで減算する動作を行なうため、検出電圧Ｖｓに入力電圧Ｖｉを係数ａをかけて重畳した制御が行なわれて、検出電圧Ｖｓの値は、次の数７のように制御回路３によって制御される。
【００６９】
【数７】
2011041352.tif 000009
【００７０】
数７の補正係数ａは、抵抗２１，２２，４１，４２の各抵抗値を、それぞれＲ２１，Ｒ２２，Ｒ４１，Ｒ４２とするならば、次の数８のように表される。
【００７１】
【数８】
2011041352.tif 000010
【００７２】
したがって、抵抗４１，４２の抵抗値Ｒ４１，Ｒ４２を選定して係数ａを調整することで、数６の定常偏差による入力電圧変動を打ち消すことができる。
【実施例２】
【００７３】
図３は、本発明の第２実施例におけるスイッチング電源装置の回路例を示すものである。ここでは電圧補正回路４３として、入力電圧ライン間に抵抗４１，４５，４２の直列回路を接続すると共に、抵抗４５，４２の直列回路の両端間に、抵抗４６とツェナーダイオード４７との直列回路を接続して構成される。
【００７４】
図３のように補正を行なった場合には、入力電圧Ｖｉを抵抗４１，４５，４２で分圧したノードＸでの電圧がツェナーダイオード４７のツェナー電圧Ｖｚよりも低い入力電圧Ｖｉの条件では、ツェナーダイオード４７がオフであるため、検出電圧Ｖｓの値は、次の数９のように表される。
【００７５】
【数９】
2011041352.tif 000011
【００７６】
数９の補正係数ａ１は、追加した抵抗４５，４６の各抵抗値を、それぞれＲ４５，Ｒ４６とするならば、次の数１０のように表され、係数ａ１で数６の定常偏差による入力電圧変動を補正する。
【００７７】
【数１０】
2011041352.tif 000012
【００７８】
一方、ノードＸでの電圧がツェナーダイオード４７のツェナー電圧Ｖｚよりも高い入力電圧Ｖｉの条件では、ツェナーダイオード４７がオンとなり、検出電圧Ｖｓの値は、次の数１１のように表される。
【００７９】
【数１１】
2011041352.tif 000013
【００８０】
数１１の補正係数ａ２は、次の数１２のように表され、係数ａ１よりも小さな係数ａ２により、数６の定常偏差による入力電圧変動を補正する。
【００８１】
【数１２】
2011041352.tif 000014
【００８２】
このように入力電圧Ｖｉが低い場合は係数ａ１によって、また入力電圧Ｖｉが高い場合は係数ａ２によって入力電圧変動が補正されるので、図１３のような上に凸の曲線的な変化をより直線的に補正しつつ、その変動をより効果的に抑制することが可能になる。
【００８３】
上記係数ａ１による補正か、係数ａ２による補正かの入力電圧Ｖｉの境界値Ｖi0は、ツェナーダイオード４７のツェナー電圧Ｖｚによって調整することができ、以下の式のようになる。なお、その他の構成と動作は、第１実施例で説明した通りである。
【００８４】
【数１３】
2011041352.tif 000015
【００８５】
図４は、図３の回路例における入力電圧Ｖｉと出力電圧Ｖｏとの関係を示したものである。本実施例では、入力電圧Ｖｉが低い領域で、ツェナーダイオード４７をオフにすることで、入力電圧Ｖｉに大きな値の係数を掛け合わせた補正電圧によって検出電圧Ｖｓが補正されるのに対し、入力電圧Ｖｉが高い領域で、ツェナーダイオード４７をオンにすることで、入力電圧Ｖｉに小さな値の係数を掛け合わせた補正電圧によって検出電圧Ｖｓが補正され、入力電圧Ｖｉの変化に対して検出電圧Ｖｓを一定に保持するように制御が行われる。
【００８６】
したがって、入力電圧Ｖｉの低い領域と高い領域で異なる二段階の補正を行なうため、入力電圧Ｖｉに対して出力電圧Ｖｏは、上に凸の曲線的な変化をより直線状に補正しつつ、その変動をより効果的に抑制することが可能になる。これは、図４と図１３を比較して、本実施例における入力電圧Ｖｉに対する出力電圧Ｖｏの変動分ΔＶ３が、従来例における変動分ΔＶ１や第１実施例における変動分ΔＶ２よりも、さらに小さくなっていることからも明らかである。しかも、こうした入力電圧Ｖｉに対する出力電圧Ｖｏの特性は、抵抗４１，４２，４５，４６と、入力電圧Ｖｉの大きさに応じてオン・オフするツェナーダイオード４７とを、電圧補正回路４３として既存の回路構成に追加するだけで簡単に実現できる。
【００８７】
以上のように、本実施例でも、スイッチング素子であるＦＥＴ２のスイッチング動作により、トランス１の一次巻線１Ａに入力電圧Ｖｉを断続的に印加し、このトランス１の二次巻線１Ｂに発生した電圧を整流平滑して出力電圧Ｖｏを得ると共に、トランス１の三次巻線１Ｃに発生する電圧を利用して出力電圧Ｖｏを検出し、その検出電圧Ｖｓを出力する検出回路１６を備えたスイッチング電源装置において、入力電源４から一次巻線１Ａに至る入力電圧ラインと検出回路１６との間に抵抗４１を接続して構成され、この抵抗４１を介して入力電圧Ｖｉに応じた補正電圧を検出電圧Ｖｓに重畳する電圧補正回路４３と、電圧補正回路４３により重畳された電圧に基づいて、入力電圧Ｖｉに対する出力電圧Ｖｏの変動を抑制しつつ、この出力電圧Ｖｏが安定化するようにＦＥＴ２のスイッチング動作を制御する制御回路３とを備えており、トランス１の三次巻線１Ｃを利用して出力電圧Ｖｏを検出する回路構成で、制御系の直流ゲインＧｏを高く設定できない場合でも、入力電圧Ｖｉに対する出力電圧Ｖｏの変動を効果的に抑制できる。
【００８８】
また、本実施例での電圧補正回路４３は、入力電圧Ｖｉが所定値Ｖi0よりも低い場合に、入力電圧Ｖｉに第１の係数ａ１を掛け合せた電圧を補正電圧として検出電圧Ｖｓから差し引く制御を行うのに対して、入力電圧Ｖｉが前記所定値Ｖi0以上の場合に、入力電圧Ｖｉに第１の係数ａ１よりも小さな値の第２の係数ａ２を掛け合わせた電圧を補正電圧として検出電圧Ｖｓから差し引く制御を行うようにしている。
【００８９】
ここでの電圧補正回路４３は、入力電圧Ｖｉが所定値Ｖi0よりも低いか否かによって、補正値を生成する上で必要な係数の値を、第１の係数ａ１または第２の係数ａ２の何れかに切り替えることができる。そのため、入力電圧Ｖｉに対する出力電圧Ｖｏの変動を一直線的にではなく、入力電圧Ｖｉの大きさに応じて折れ線的に補正することができ、入力電圧Ｖｉと出力電圧Ｖｏとの関係が、上に凸の曲線的に変動する場合であっても、これを正しく補正して、入力電圧Ｖｉに対する出力電圧Ｖｏの変動をさらに効果的に抑制できる。
【００９０】
しかも電圧補正回路４３は、入力電圧Ｖｉを分圧して補正電圧を生成する第１の分圧抵抗としての抵抗４１，４２，４５と、抵抗４２，４５の直列回路と並列に接続する第２の分圧抵抗としての抵抗４６およびツェナーダイオード４７の直列回路とにより構成され、抵抗４１，４２，４５により第１の係数ａ１を決定し、抵抗４６により第２の係数ａ２を決定し、ツェナーダイオード４７のツェナー電圧Ｖｚにより所定値Ｖi0を決定する構成となっている。そのため電圧補正回路４３は、第１の係数を決定する抵抗４１，４２，４５と、第２の分圧抵抗としての抵抗４６と、ツェナー電圧により所定値Ｖi0を決定するツェナーダイオード４７とを用いるだけで簡単に実現できる。
【００９１】
なお本発明は、本実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、入力電圧Ｖｉを所望の出力電圧Ｖｏに変換する主回路部として、上記各実施例ではＦＥＴ２がオンのときに出力側にエネルギーを送り出すフォワード型のコンバータ回路を提示したが、ＦＥＴ２がオフのときに出力側にエネルギーを送り出すフライバック型のコンバータ回路や、複数のスイッチング素子を有する他のコンバータ回路を採用してもよい。
【符号の説明】
【００９２】
１  トランス
２  ＦＥＴ（スイッチング素子）
３  制御回路
１６  検出回路
４１，４２，４５  抵抗（第１の分圧抵抗）
４３  電圧補正回路
４６  抵抗（第２の分圧抵抗）
４７  ツェナーダイオード
【図１】
2011041352.tif 000016
【図２】
2011041352.tif 000017
【図３】
2011041352.tif 000018
【図４】
2011041352.tif 000019
【図５】
2011041352.tif 000020
【図６】
2011041352.tif 000021
【図７】
2011041352.tif 000022
【図８】
2011041352.tif 000023
【図９】
2011041352.tif 000024
【図１０】
2011041352.tif 000025
【図１１】
2011041352.tif 000026
【図１２】
2011041352.tif 000027
【図１３】
2011041352.tif 000028
【図１４】
2011041352.tif 000029
【図１５】
2011041352.tif 000030
【図１６】
2011041352.tif 000031
【図１７】
2011041352.tif 000032
【図１８】
2011041352.tif 000033