(57)【要約】【課題】PCB基板に実装した時、および実装する前の高周波半導体集積回路部品単体において直流からミリ波帯までの広帯域にわたって、正確にデバイス特性の評価を可能とする。【解決手段】プリント回路基板に表面実装される半導体集積回路部品であって、前記プリント回路基板に接して対向する面にコプレーナ線路構造を有し、前記コプレーナ線路の特性インピーダンスが50Ω+20%-0%以内に設定されている。【選択図】図１
2011055061.tif 000002
【特許請求の範囲】
【請求項１】
プリント回路基板に表面実装される半導体集積回路部品であって、
前記プリント回路基板に接して対向する面にコプレーナ線路構造を有し、
前記コプレーナ線路の特性インピーダンスが50Ω+20%-0%以内に設定されている、
ことを特徴とする表面実装型半導体集積回路部品。
【請求項２】
請求項１において、
前記プリント回路基板に電気的に接続後において、前記プリント回路基板に接して対向する面に形成された前記コプレーナ線路の特性インピーダンスが50Ω+0%-20%以内に設定されている、
ことを特徴とする表面実装型半導体集積回路部品。
【請求項３】
請求項１又は請求項２において、
半導体集積回路の実装面側の信号線路面と前記プリント回路基板に接する面との間に高周波信号が通過する疑似同軸線路構造を有し、
前記疑似同軸線路の特性インピーダンスが50Ω±10%以内に設定されている、
ことを特徴とする表面実装型半導体集積回路部品。
【請求項４】
請求項３において、
前記半導体集積回路の実装面側に形成した疑似同軸の外導体に一部欠損部分を有し、
前記外導体の一部欠損部分に信号線路の一部が存在する、
ことを特徴とする半導体集積回路部品。
【請求項５】
請求項３において、
前記プリント回路基板に接する面側に形成した疑似同軸の外導体に一部欠損を有し、
前記外導体の一部欠損部分に信号線路の一部が存在する、
ことを特徴とする半導体集積回路部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にマイクロ波、ミリ波帯において用いられるプリント回路基板に表面実装される半導体集積回路部品に関する。 
【背景技術】
【０００２】
近年、新たな周波数資源であるミリ波帯の利用のために、ミリ波帯実用化の検討が進んでおり、例えば、大容量映像無線伝送システムや超高速データ通信システムのような応用システムも提案されている。
【０００３】
このような応用システムには、高周波半導体集積回路部品が用いられる。かかる高周波半導体集積回路部品は、高周波半導体集積回路（若しくは、高周波半導体集積回路デバイス）を低温同時焼成セラミック（LTCC）等のパッケージに収容して形成される。
【０００４】
さらに、装置に使用される際に、高周波半導体集積回路部品は、プリント回路基板（PCB基板）に表面実装される。
【０００５】
この高周波半導体集積回路部品をプリント回路基板（PCB基板）に表面実装する際には、高周波半導体集積回路内の高周波線路寸法とPCB基板内の線路寸法が物理的に異なるために、高周波半導体集積回路部品には物理的な線路寸法を変換するための高周波信号を伝達する導体が形成されている。
【０００６】
先行技術として、例えば、非特許文献１−３及び特許文献１に示される技術がある。
【０００７】
非特許文献１に記載の発明は、最高速度4Gbpsの無線LANの開発が進められていることを紹介している。
【０００８】
非特許文献２に記載の発明は、60GHz帯ミリ波通信装置におけるマルチアンテナについての検討を照会している。
【０００９】
非特許文献３に記載の発明は、擬似同軸構造と、柱壁を用いた導波路構造について解説している。
【００１０】
特許文献1に記載の発明は、配線ボードに対して高周波部品を表面実装する際に同軸モードで接続する構造を開示している。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】伊藤隆, 齋藤茂, 太郎丸真, 大平孝, "超高速ギガビット無線LANの研究開発(1) : システム概要と利用形態," 2006年電子情報通信学会総合大会講演論文集, vol.2006, no.1, p.549, Mar. 2006.
【非特許文献２】平明徳, 落合麻里, 山内尚久, 曽我部靖志, 石津文雄, "60GHz帯ミリ波ブロードバンド通信システム(1) : 全体システム構成," 2006年電子情報通信学会ソサイエティ大会講演論文集, vol.2006, no.1, p.456, Sep. 2006.
【非特許文献３】Takafumi KAI, Yusuke KATOU, Jiro HIROKAWA, Makoto ANDO, Hiroshi NAKANO, Yasutake HIRACHI, "A Coaxial Line to Post-Wall Waveguide Transition for a Cost-Effective Transformer between a RF-Device and Planar Slot-Array Antenna in 60-GHz Band," IEICE Trans. on Elec., vol.E89-B, no.5, pp.1646-1653, May. 2006.
【特許文献】
【００１２】
【特許文献１】特開2003−100941号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
ここで、一般的に、プリント回路基板（PCB）基板に表面実装される表面実装型半導体集積回路部品は、PCB基板に実装して初めて50Ω整合が取れるように設計されており、表面実装型高周波半導体集積回路部品のRF側入出力端子は50Ωには設計されていない。
【００１４】
高周波半導体集積回路を高周波半導体集積回路部品として実装した段階では、高周波半導体集積回路の特性を正確に評価することは出来ず、不整合状態のまま、特性を評価せざるを得ないという問題がある。
【００１５】
従来の表面実装型高周波半導体集積回路部品は、直流（DC）付近で培われた技術で設計されることが多く、単純に物理的な線路寸法を変換して製作されていることが多かった。
【００１６】
このため、表面実装型の高周波半導体集積回路部品内の積層構造における各層での線路、特に表面実装型高周波半導体集積回路部品の厚み方向の線路では整合が取れていない。このため、高周波集積回路の高周波特性は４０GHz帯以上まで充分にあるにかかわらず、表面実装型高周波半導体集積回路部品としての高周波特性は、４０GHz帯以上まで届いていないという問題がある。
【００１７】
さらに、高周波半導体集積回路がミリ波帯で動作する場合、表面実装型高周波半導体集積回路部品の寸法がミリ波帯の波長に近づき、表面実装型高周波半導体集積回路部品の構造によっては、不要な共振を生じ、高周波半導体集積回路の特性評価時に正確な特性を評価できない場合がある。
【００１８】
上記の点に鑑みて、本願発明の目的は、PCB基板に実装した時、および実装する前の高周波半導体集積回路部品単体においても、直流からミリ波帯までの広帯域にわたって、正確にデバイス特性の評価を可能とする表面実装型集積回路部品を提供することにある。
【課題を解決するための手段】
【００１９】
上記課題を解決する本発明従う表面実装型集積回路部品は、プリント回路基板に表面実装される半導体集積回路部品であって、前記プリント回路基板に接して対向する面にコプレーナ線路構造を有し、前記コプレーナ線路の特性インピーダンスが50Ω+20%-0%以内に設定されていることを特徴とする。
【００２０】
前記表面実装型集積回路部品は、実施態様として、前記プリント回路基板に電気的に接続後の前記プリント回路基板に接して対向する面に形成されたコプレーナ線路の特性インピーダンスが50Ω+0%-20%以内に設定されていることを特徴とする。
【００２１】
さらに、前記表面実装型集積回路部品は、実施態様として、半導体集積回路の実装面側の信号線路面と前記プリント回路基板に接する面との間に高周波信号が通過する疑似同軸線路構造を有し、前記疑似同軸線路の特性インピーダンスが50Ω±10%以内に設定されていることを特徴とする。
【００２２】
さらに、前記表面実装型集積回路部品は、実施態様として、前記半導体集積回路の実装面側に形成した疑似同軸の外導体に一部欠損部分を有し、前記外導体の一部欠損部分に信号線路の一部が存在するようにしてもよい。
【００２３】
また、前記表面実装型集積回路部品は、実施態様として、前記プリント回路基板に接する面側に形成した疑似同軸の外導体に一部欠損を有するようにしてもよい。
【発明の効果】
【００２４】
表面実装型集積回路部品をPCB基板に実装した時および実装する前の表面実装型集積回路部品単体においても、直流からミリ波帯までの広帯域にわたって、正確にデバイス特性が評価可能な表面実装型集積回路部品を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明による高周波半導体集積回路部品のPCB基板への実装の実施例構成を示す図である。
【図２Ａ】表面実装型半導体集積回路部品の実施例斜視図を示す。
【図２Ｂ】表面実装型半導体集積回路部品の実施例上面図を示す。
【図３Ａ】層変換部の構造を示す上面図である。
【図３Ｂ】層変換部の側面断面構造を示す上面図である。
【図４】線路寸法の決定に用いた特性インピーダンスの電磁界シミュレーションによる計算結果を示す図である。
【図５Ａ】高周波特性評価用表面実装型半導体集積回路部品の構造を示す斜視図である。
【図５Ｂ】高周波特性評価用表面実装型半導体集積回路部品の上面図を示す。
【図６Ａ】評価用表面実装型半導体集積回路部品単体の特性測定時のイメージ図である。
【図６Ｂ】評価用表面実装型半導体集積回路部品単体の特性測定結果を示す図である。
【図７Ａ】PCB基板配置時の評価用表面実装型半導体集積回路部品の特性測定時のイメージ図である。
【図７Ｂ】PCB基板配置時の評価用表面実装型半導体集積回路部品の周波数特性の測定結果を示す図である。
【発明を実施するための形態】
【００２６】
以下図面に従い本発明に従う実施例を説明する。
【００２７】
図１は、本発明による高周波半導体集積回路部品をプリント回路基板（PCB基板）へ実装する実施例構成を示す図であり、高周波半導体集積回路部品１が、PCB基板２に実装された状態を概略断面図で示している。
【００２８】
高周波半導体集積回路部品１は、パッケージ１１に高周波半導体集積回路として、例えば、ミリ波集積回路（MMIC）１０が搭載されている。パッケージ１１として例えば、低温同時焼成セラミック(LLCC)パッケージが使用される。
【００２９】
MMIC１０の端子をPCB基板２の導体と接続するために、パッケージ１１に層変換部２０を有する。層変換部２０には、PCB基板２と接続する部分にコプレーナ線路（CPW線路）１２を有する。
【００３０】
この際、ＰＣＢ基板２に接する面側のコプレーナ線路（CPW線路）１２に対して、特性インピーダンスＺ０がパッケージ単体時、即ちPCB基板２に搭載前には50Ω+20%-0%、PCB基板２に平面実装された時には50Ω+0%-20%以内となるように、等角写像法に基づく計算式や電磁界シミュレータによる特性インピーダンスの計算結果等から中心線路幅、及び中心線路と地導体と間隔を決定する。
【００３１】
これにより、表面実装型高周波半導体集積回路部品１単体、及びPCB基板２に実装時の両方で電圧定在波比(VSWR)が1.25以下となり、外部測定用50Ω回路とのインピーダンス整合が得られ、測定点での反射が少なくなる。
【００３２】
このため、表面実装型高周波半導体集積回路部品１内に実装された高周波集積回路デバイス（ＭＭＩＣ）１０の高精度評価が可能となる。さらに、ミリ波帯の特性に優れた250μm以下のGSGプローブで測定可能な範囲のCPW線路寸法にすることが測定精度の観点から望ましい。
【００３３】
ここで、上記特性インピーダンスＺ０をパッケージ単体時には50Ω+20%-0%とし、PCB基板２に平面実装された時には50Ω+0%-20%以内とする理由は、本発明者等による次の様な認識に基づくものである。
【００３４】
特性インピーダンスがパッケージ単体時に50Ω+20%を超える場合は、50Ω測定系での電圧定在波比（VSWR）は1.2を超える。このとき、測定用GSGプローブとパッケージ単体部での反射量は-20dBを超えるため、-20dB以下の反射特性を有するような高性能なMMICデバイスの高精度評価が行えなくなる。
【００３５】
同様にPCB基板実装時に特性インピーダンスが50Ω-20%未満となると、PCB基板実装時のVSWRが1.25を超える。このとき、PCB基板上の線路とパッケージ単体部での反射量は-19dBをこえるため、-20dB以下の反射特性を有するような高性能なMMICデバイスの高精度評価が行えないだけでなく、実際の使用での特性も劣化する。
【００３６】
また、パッケージ単体時に50Ω-0%未満となるとPCB基板実装時の特性インピーダンスが50Ωから離れる。このため、実際にMMICデバイスを使用する時の特性が劣化する事になる。
【００３７】
図２Ａは、表面実装型半導体集積回路部品１の実施例斜視図を示す。図２Ｂは、表面実装型半導体集積回路部品１の実施例上面図である。なお、図２Ａは、構造を理解容易のように、透視状に表している。
【００３８】
この表面実装型半導体集積回路部品１は、MMIC１０側RF信号用ポート部からＰＣＢ基板２側RF信号用ポート間のRF信号用層変換部２０およびMMIC１０側バイアス電源からＰＣＢ基板２側バイアス電源間のバイアス電源用層変換部３０を有している。
【００３９】
表面実装型半導体集積回路部品１は、図２Ａの実施例では、ＭＭＩＣ１０を受け入れるキャビティ部１４を有している。キャビティ部１４に、例えばＭＭＩＣ１０として、高利得増幅器等の高周波集積回路デバイスを実装する場合、図１に示すようにデバイス実装箇所の直下には、デバイス自身が発する熱を拡散するための複数のサーマルビア１３を設けることが望ましい。
【００４０】
さらに、ＭＭＩＣ１０のデバイス実装面側の信号線路面１００とＰＣＢ基板２に接する面２００との間の高周波信号が通過する層変換部２０には、図３Ａ，図３Ｂに示す疑似同軸線路構造が形成されている。かかる疑似同軸線路構造の詳細は、非特許文献３に示されている。
【００４１】
図３Ａにおいて、MMIC１０のデバイス実装面側の信号線路面１００の上面図が示され、図３Ｂは、図３Ａのａ−ａ’線部分の断面図を示している。
【００４２】
Ｐ１は、RFデバイスに接続されるRF信号用ポート側、Ｐ２は、MMIC１０に接続される信号用ポート側である。
【００４３】
疑似同軸線路構造は、MMIC１０と接続されるCPW線路のマイクロストリップ導体２２Aに接続する中心導体２１と、中心導体２１を中心とする周囲に複数の柱壁(post-wall)２３を有している、この複数の柱壁２３が疑似同軸線路の外側導体を構成する。
【００４４】
この様な構成の疑似同軸線路の特性インピーダンスは50Ω±10%以内に設定する。これにより、疑似同軸線路とデバイス実装面側のCPW線路またはPCB基板２に接する面側のCPW線路との整合が得易くなる。
【００４５】
デバイス実装面側に形成した疑似同軸の外導体２４の一部（２４A）を取り去り、疑似同軸中心導体２１から水平方向に伸ばしたマイクロストリップ線路２２Aを介して、デバイス実装面側の信号線路と接続する。
【００４６】
この時、図３Aに示す中心導体２１のキャップ径Dの寸法を調整することで、所望の周波数帯で疑似同軸線路とデバイス実装面側のCPW線路の整合をより得ることができる。
【００４７】
同様に、PCB基板２に接する面側に形成した疑似同軸の外導体２５の一部（２５A）を取り去り、疑似同軸中心導体２１から水平方向に伸ばしたマイクロストリップ線路２２Bを介して、PCB基板２に接する面側のCPW線路と接続する。この時、図３Aに示す中心導体キャップ径Dの寸法を調整することで、所望の周波数帯で疑似同軸線路とデバイス実装面側の信号線路の整合をより得ることができる。
【００４８】
上記において、デバイス実装面側に形成された線路２２AとPCB基板に接する面側の線路２２Bの位置・向き関係は問わないが、良好なミリ波伝送特性を得るという観点では、疑似同軸線路の中心導体２１に対して、面対称に配置することが望ましい。
【００４９】
パッケージ１１にＭＭＩＣ１０を実装する箇所の構造は、デバイス使用形態に合わせて作製する。図１に示した様に、フェースアップで使用する場合はデバイス実装箇所をキャビティ構造とし、フェースダウンで使用する場合は平面構造とすることが望ましい。
【００５０】
表面実装型半導体集積回路部品１内に積層される平行平板導体構造を少なくし、表面実装型半導体集積回路部品自身の共振現象を所望の帯域で生じさせないために、図３Aに示したような高周波線路構造部および熱拡散部以外の導体を設けないことが望ましい。
【００５１】
上記した層変換部２０の構成において、ＰＣＢ基板２側の線路２２Bの寸法は、一実施例として線路導体幅90μm, 線路地導体間隔150μmとしている。かかる実施例において、実装基板未実装時に特性インピーダンスが50Ω+3Ωとなり、実装時に50Ω-1Ωとなる（即ち、50Ω±５Ω以内）ように設定されている。
【００５２】
上記線路寸法の決定に用いた特性インピーダンスの電磁界シミュレータによる計算結果を図４に示す。
【００５３】
この時、半導体集積回路部品１を表面実装するPCB基板２として、厚さ0.25mm、比誘電率3を有するPCB基板とすることを考慮して計算した。
【００５４】
図４において、横軸に線路地導体間隔ｓ(μm)、左縦軸に特性インピーダンスＺ０、右縦軸に50Ω測定系により測定した時の電圧定在波比(VSWR)を示す。また、図中、四角印、丸印、三角印がそれぞれ線路導体幅90μm, 100μm, 110μmを示し、破線がPCB基板に実装する前の特性インピーダンス、一点鎖線がPCB基板に実装した後の特性インピーダンスを示す。
【００５５】
図４から、上記線路導体幅90μm, 線路地導体間隔150μmとする一実施例は、実装基板未実装時及び、実装時に、それぞれ50Ω測定系での電圧定在波比（VSWR）は1.2、1.25 (矢印表示)より小さい。よって、先に述べたような測定用GSGプローブとパッケージ単体部での反射量により、高性能なMMICデバイスの高精度評価が行えなくなるという問題を解消していることが容易に理解でできる。
【００５６】
また、ＭＭＩＣ１０側の線路２２Aの線路寸法は、50Ω伝送路となるように線路導体幅100μm, 線路地導体間隔100μmとしている。
【００５７】
さらにＰＣＢ基板２側の線路寸法は、50GHz程度まで特性が良好な200μmピッチGSGプローブが使用可能かつ、実装基板へ表面実装型半導体集積回路部品の実装が可能な寸法を選択している。
【００５８】
さらに、上記ＰＣＢ基板２側CPW線路とＭＭＩＣ１０側CPW線路が接続される疑似同軸線路は、図３Ａにおいて、直径Do=900μm, 内径Di=740μm, 中心導体キャップ径D=325μmを有している。
【００５９】
このとき、この疑似同軸線路の特性インピーダンスは50Ω±10%となる。また、疑似同軸構造作製に使用するビアホール径は100μmを使用した。
【００６０】
ここで、層変換部２０の周波数特性を測定するために、高周波集積回路１０を配置するキャビティ部１４の代わりに50Ωスルー伝送線路を形成する、図５Ａに示す評価用表面実装型半導体集積回路部品を用意した。図５Ｂは、図５Ａの評価用表面実装型半導体集積回路部品の上面図である。
【００６１】
図６Aは、図５Aに示す評価用表面実装型半導体集積回路部品の50Ωスルー伝送線路の断面図であり、図６Bは、特性図である。
【００６２】
なお、評価用表面実装型半導体集積回路部品における層変換部２０の中心線路幅、及び中心線路と地導体と間隔等は、図３Ａについて説明したと同様である。
【００６３】
まず、図５Aに示す評価用表面実装型半導体集積回路部品をPCB基板２上に配置せずに、図６Aに示す断面構造で、ＰＣＢ基板２の面に接する線路２２Ｂに高周波プローブ２７を当てて、その周波数特性を測定した。その結果が図６Bである。
【００６４】
図６Bには、横軸に周波数、縦軸に減衰値の関係で特性値が示される。かかる図６Ｂにおいて、直流付近から60GHzまでなだらかな減衰を有する透過特性Ｓ21が得られていることが分かる。このとき、層変換部２０の変換損は１か所あたり0.3dBと低損失である。また、反射特性Ｓ11が-15dB以下の帯域が20-55GHzである広帯域特性が得られている。
【００６５】
次に、図５Ａに示す評価用表面実装型半導体集積回路部品のPCB基板面側にPCB基板２(Roger社製RO3003)を配置し、図７Ａに示す構造で、その周波数特性を測定した。
【００６６】
その測定結果が図７Ｂである。PCB基板２に配置した場合も層変換部２０の変換損は１か所あたり0.3dBと低損失であり、反射特性Ｓ11が、-15dB以下の帯域が20-50GHzであり、広帯域特性が得られている。
【００６７】
したがって、ＰＣＢ基板２に搭載前の評価用表面実装型半導体集積回路部品単体と同等の特性が得られており、かかる実施例により本発明の有効性が実証される。
【符号の説明】
【００６８】
１  半導体集積回路部品
２  プリント回路基板（ＰＣＢ基板）
１０  高周波集積回路（ＭＭＩＣ）
１１  パッケージ
１２  コプレーナ線路（CPW線路）
１３  サーマルビア
１４  キャビティ部
２０、３０  層変換部
２１  疑似同軸の中心導体２１
２２Ａ、２２Ｂ  マイクロストリップ導体２３
２４、２５  疑似同軸の外導体
２４Ａ、２５Ａ  疑似同軸の外導体２４の一部
【図６Ｂ】
2011055061.tif 000003
【図７Ｂ】
2011055061.tif 000004
【図１】
2011055061.tif 000005
【図２Ａ】
2011055061.tif 000006
【図２Ｂ】
2011055061.tif 000007
【図３Ａ】
2011055061.tif 000008
【図３Ｂ】
2011055061.tif 000009
【図４】
2011055061.tif 000010
【図５Ａ】
2011055061.tif 000011
【図５Ｂ】
2011055061.tif 000012
【図６Ａ】
2011055061.tif 000013
【図７Ａ】
2011055061.tif 000014