(57)【要約】      （修正有）【課題】異なる半導体材料をベースとした半導体ナノワイヤを同じ基板上に備えるデバイスを製造する。【解決手段】Ｓｉ等の半導体材料をベースとしたナノワイヤ１３４を有する構造Ａと、ＳｉＧｅ等の別の半導体材料をベースとしたナノワイヤ１３３を有する別の構造Ｂとを備えるデバイスを製造するための方法に関し、特にトランジスタの製造に適用される。【選択図】図１Ｏ
2011082509.tif 000002
【特許請求の範囲】
【請求項１】
所与の半導体材料をベースとした１個または複数のナノワイヤと、別の半導体材料をベースとした１個または複数のナノワイヤとを同じ基板上に備えているマイクロ電子デバイスを製造するための方法であって、
ａ）少なくとも１個の第１の半導体ブロック（１１０ａ）および少なくとも１個の異なる第２の半導体ブロック（１１０ｃ）を基板上に形成するステップであって、第１のブロックおよび第２のブロックは、それぞれ、第１の半導体材料（１０６）をベースとした１個または複数のバー（１１３１、１１３２）と、第２の半導体材料（１０７）をベースとした１個または複数の他のバー（１１４１、１１４２）とを備え、前記バーおよび他のバーは、基板に平行な同じ方向に沿って延在している、ステップと、
ｂ）前記第２の半導体ブロック（１１０ｃ、１１０ｄ）において、第１のブロック（１１０ａ、１１０ｂ）のバー（１１３１、１１３２、１１４１、１１４２）を保護しながら、第２の半導体材料（１０７）をベースとしたバー（１１４１、１１４２）を除去するステップと、
ｃ）ある厚さ（１３５）の第１の半導体材料の酸化物で囲まれた１個または複数のナノワイヤ（１３３）を形成するために、第１のブロックのバー（１１３１、１１３２、１１４１、１１４２）を酸化マスク（１１９）により保護しながら、第１の半導体（１０６）をベースとし第２のブロック（１１０ｃ）に属するバー（１１３１、１１３２）を酸化するステップと、
ｄ）酸化マスク（１１９）を除去するステップと、
ｅ）第１の半導体材料をベースとしたナノワイヤ（１３３）を保護しながら、第１のブロック（１１０ａ）における第１の半導体材料（１０６）をベースとしたバー（１１３１、１１３２）を除去するステップと、
ｆ）１個または複数の他のナノワイヤ（１３４）を形成するために、第２の半導体材料をベースとしたバーを酸化するステップと
を含む方法。
【請求項２】
第１のブロック（１１０ａ）および第２のブロック（１１０ｃ）が、ステップａ）において、第１の半導体材料をベースとした層（１０３１、１０３２）と第２の半導体材料をベースとした層（１０４１、１０４２）との交互配列を含むスタック（１０５）のエッチングにより形成される、請求項１に記載の方法。
【請求項３】
第１の半導体材料（１０６）がＳｉであり、第２の半導体材料（１０７）がＳｉ１−ｘＧｅｘであり、ステップｅ）の最後に前記他のナノワイヤ（１３４）がＳｉ１−ｙＧｅｙをベースとする、請求項１または２に記載の方法。
【請求項４】
ステップｆ）の期間が、このステップの最後に前記他のナノワイヤ（１３４）がＧｅをベースとするように提供される、請求項３に記載の方法。
【請求項５】
ステップｆ）における酸化が、ステップｃ）において形成されたナノワイヤ（１３３）の縮小をもたらす、請求項１から４のいずれかに記載の方法。
【請求項６】
ステップｆ）における酸化が、乾式酸化である、請求項１から５のいずれかに記載の方法。
【請求項７】
酸化が、８５０℃から９３０℃の間で行われる、請求項６に記載の方法。
【請求項８】
バーの厚さおよびそれぞれの限界寸法、ならびにステップｃ）における酸化およびステップｆ）における酸化の期間が、ステップｆ）の最後にナノワイヤおよび前記他のナノワイヤが等しい、または実質的に等しい限界寸法を有するように提供される、請求項１から７のいずれかに記載の方法。
【請求項９】
第１のブロック（１１０ａ、１１０ｂ）が、ステップｂ）において行われる除去の間、前記酸化ステップ（１１９）で保護される、請求項１から８のいずれかに記載の方法。
【請求項１０】
前記酸化マスク（１１９）が、Ｓｉ３Ｎ４をベースとする、請求項１から９のいずれかに記載の方法。
【請求項１１】
前記酸化マスク（１１９）と前記ブロックとの間に緩和層（１１７）が形成され、前記緩和層は、ステップｄ）の前に抑圧されている、請求項１０に記載の方法。
【請求項１２】
緩和層（１１９）が、ＳｉＯ２をベースとする、請求項１１に記載の方法。
【請求項１３】
ステップａ）とステップｂ）との間に、
−前記ブロック上に酸化マスク層（１１９）を形成するステップと、
−酸化マスク層上に保護層（１２１）を形成するステップと、
−第２のブロックに面する前記保護層（１２１）および酸化マスク層（１１９）を除去するステップであって、第２のブロックに面する酸化マスクは維持されるステップと
を含む、請求項１から１２のいずれかに記載の方法。
【請求項１４】
請求項１１または１２に関連する場合、前記緩和層および前記保護層が、同じ材料をベースとして形成され、前記第１のブロックに面する保護層（１２１）を除去するステップが、第２のブロックを被覆する緩和層（１１７）の除去と同時に実施される、請求項１３に記載の方法。
【請求項１５】
前記バーが、正方形断面を有する、請求項１から１４のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロエレクトロニクスならびにマイクロテクノロジーおよび／またはナノテクノロジーの分野に関する。
【０００２】
本発明の目的は、半導体材料をベースとした半導体ナノワイヤと、別の半導体材料をベースとした半導体ナノワイヤとを同じ基板上に備えるマイクロ電子デバイスを提示することである。
【０００３】
本発明はまた、半導体材料をベースとした１個または複数の半導体ナノワイヤをそれぞれ備える１個または複数のトランジスタを備え、また別の半導体材料をベースとした１個または複数の半導体ナノワイヤをそれぞれ備える１個または複数のトランジスタをさらに備えるデバイスの製造に適用される。
【背景技術】
【０００４】
５ナノメートルから５０ナノメートルを含む限界寸法または直径を有する、複数の半導体ナノワイヤで形成された複数チャネル構造を備えるトランジスタの製造が知られている。
【０００５】
ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの両方を備えるトランジスタを有するデバイスは、ＮＭＯＳトランジスタのチャネル構造がＳｉをベースとし、一方ＰＭＯＳトランジスタのチャネル構造がＳｉＧｅをベースとする場合、改善された電気性能を有する。
【０００６】
さらに、平行六面体半導体バーの成長および／または酸化による半導体ナノワイヤの製造が知られている。
【０００７】
それに関して、文献ＦＲ２９０５１９７は、ＳｉｙＧｅ１−ｙをベースとしたナノワイヤを製造するための方法を開示している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】ＦＲ２９０５１９７
【特許文献２】国際公開第２００８／０６９７６５号
【特許文献３】米国特許出願公開第２００８／０１７９３４号明細書
【特許文献４】米国特許出願公開第２００７／０２９５８６号明細書
【非特許文献】
【０００９】
【非特許文献１】Ｊ．  Ａｐｐｌ．  Ｐｈｙｓ．第８３巻、１７１頁（１９９８）
【非特許文献２】Ｍｏｄｅｌｉｎｇ  ｏｆ  ｔｈｅ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｕｓｐｅｎｄｅｄ  Ｓｉｌｉｃｏｎ  Ｎａｎｏｗｉｒｅ、Ｐ．Ｆ．  Ｆａｚｚｉｎｉ、Ｃ．  Ｂｏｎａｆｏｓ、Ａ．  Ｈｕｂｅｒｔ、Ｊ．−Ｐ．  Ｃｏｌｏｎｎａ、Ｔ．  Ｅｒｎｓｔ、Ｍ．  Ｒｅｓｐａｕｄ、ＭＲＳ  Ｆａｌｌ  Ｍｅｅｔｉｎｇ  Ｂｏｓｔｏｎ、２００８
【発明の概要】
【発明が解決しようとする課題】
【００１０】
異なる半導体材料をベースとした半導体ナノワイヤを同じ基板上に備えるデバイスを製造するという問題が提起される。
【課題を解決するための手段】
【００１１】
本発明は、所与の半導体材料をベースとした１個または複数のナノワイヤと、別の半導体材料をベースとした１個または複数のナノワイヤとを同じ基板上に備えるマイクロ電子デバイスの製造に関する。
【００１２】
本発明は、
ａ）少なくとも１個の第１の半導体ブロックおよび第１のブロックとは異なる少なくとも１個の第２の半導体ブロックを基板上に形成するステップであって、第１および第２のブロックは、それぞれ、第１の半導体材料をベースとした１個または複数のバーと、第２の半導体材料をベースとした１個または複数の他のバーとを備え、前記バーおよび他のバーは、基板に平行な同じ方向に沿って延在している、ステップと、
ｂ）前記第２の半導体ブロックにおいて、第１のブロックのバーを保護しながら、第２の半導体材料をベースとしたバーを除去するステップと、
ｃ）ある厚さの第１の半導体材料の酸化物で囲まれた１個または複数のナノワイヤを形成するために、第１のブロックのバーを酸化マスクにより保護しながら、第１の半導体をベースとし第２のブロックに属するバーを酸化するステップと、
ｄ）酸化マスクを除去するステップと、
ｅ）第１の半導体材料をベースとしたナノワイヤを保護しながら、第１のブロックにおける第１の半導体材料をベースとしたバーを除去するステップと、
ｆ）１個または複数の他のナノワイヤを形成するために、第２の半導体材料をベースとしたバーを酸化するステップと
を含む方法の適用を提供する。
【００１３】
第２の半導体材料は、その酸化が第１の半導体材料の酸化よりも速い材料である。
【００１４】
したがって、酸化または前酸化ステップｃ）は、最も遅い酸化反応速度を有する半導体材料上で行うことができる。
【００１５】
それによって、本発明による方法は、同じ基板上での酸化により、異なる半導体材料をベースとし、異なる、またはさらに極めて異なる酸化反応速度を有するナノワイヤの形成を可能とし得る。
【００１６】
１つの可能性によれば、第１の半導体材料はＳｉであってもよく、一方第２の半導体材料はＳｉ１−ｘＧｅｘであってもよい。
【００１７】
第１のブロックおよび第２のブロックは、ステップａ）において、第１の半導体材料をベースとした層と第２の半導体材料をベースとした層との交互配列を含むスタックのエッチングにより形成することができる。
【００１８】
第１のブロックおよび第２のブロックと同時にいくつかの他のブロックを形成することができる。
【００１９】
可能な応用によれば、第２の半導体材料がＳｉ１−ｘＧｅｘである場合、ステップｆ）の前の第２の材料のゲルマニウムの割合およびステップｆ）の期間は、このステップの最後に前記他のナノワイヤがＧｅをベースとするように提供される。
【００２０】
ステップｆ）における酸化はまた、ステップｃ）において形成されたナノワイヤの縮小をもたらし得る。
【００２１】
ステップｆ）における酸化は、乾式酸化である。そのような種類の酸化により、ＳｉとＧｅとの間で良好な酸化選択性を得ることが特に可能となり得る。
【００２２】
酸化ステップｆ）は、８５０℃から９３０℃の間で行うことができる。そのような温度範囲により、第２の半導体材料がＳｉ１−ｘＧｅｘである場合、Ｇｅの良好な拡散を得て欠陥の形成を回避することが特に可能となる。
【００２３】
バーの厚さおよびそれぞれの限界寸法、ならびにステップｃ）における酸化およびステップｆ）における酸化の期間は、ステップｆ）の最後にナノワイヤおよび前記他のナノワイヤが等しい、または実質的に等しい限界寸法を有するように提供することができる。
【００２４】
可能な応用によれば、第１のブロックは、ステップｂ）において行われる除去時に、前記酸化マスクにより保護され得る。
【００２５】
酸化マスクは、例えば、Ｓｉ３Ｎ４またはＳｉＮ等の窒化物をベースとし得る。
【００２６】
１つの可能性によれば、酸化マスクと前記ブロックとの間に緩和層が形成されてもよく、前記緩和層は、ステップｄ）の前に抑圧されている。
【００２７】
緩和層は、ＳｉＯ２をベースとし得る。
【００２８】
前記方法は、ステップａ）とステップｂ）との間に、
−前記半導体ブロック上に酸化マスク層を形成するステップと、
−酸化マスク層上に保護層を形成するステップと、
−第２のブロックに面する前記保護層および酸化マスク層を除去するステップであって、第２のブロックに面する酸化マスクは維持されるステップと
をさらに含み得る。
【００２９】
緩和層および保護層は、第１のブロックに面する保護層を除去するステップが、第２のブロックを被覆する緩和層の除去と同時に行われ得るように、同じ材料をベースとして形成されてもよい。
【００３０】
方法の可能な応用によれば、バーは、正方形断面を有してもよい。これにより、円形断面を有するナノワイヤが形成されることが可能となり得る。
【００３１】
本発明は、添付の図面を参照しながら、例示として提供されるものであって決して限定としては提供されない、以下の本発明の実施形態の詳細な説明を読めば、より良く理解される。
【図面の簡単な説明】
【００３２】
【図１Ａ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｂ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｃ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｄ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｅ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｆ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｇ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｈ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｉ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｊ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｋ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｌ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｍ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｎ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図１Ｏ】同じ基板上に共に集積された、Ｓｉ等の所与の半導体材料をベースとしたナノワイヤと、Ｓｉ１−ｙＧｅｙ等の別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための、本発明による方法を示した図である。
【図２】そのＧｅ濃度に対するＳｉＧｅの層の限界厚さ曲線である。
【発明を実施するための形態】
【００３３】
ここで、同じ基板上に共に集積された、半導体材料をベースとしたナノワイヤと、別の半導体材料をベースとしたナノワイヤとを備えるマイクロ電子デバイスを製造するための方法の例示的実施形態を、図１Ａ〜１Ｏに関連して説明する。
【００３４】
図１Ａに示された本方法の第１のステップは、半導体薄層のスタックを基板上に作製するステップからなっていてもよく、半導体薄層のスタックは、絶縁体上の半導体型で、例えばケイ素をベースとする支持半導体層１０１を備えてもよく、その上に例えばＳｉＯ２系埋設酸化物の層等の絶縁層１０２があり、この絶縁層自体は、一般に支持層よりも厚さが薄い半導体層１０３１で被覆され、この半導体層は半導体薄層１０３１と呼ばれる。基板がＳＯＩ（「絶縁体上のケイ素」）基板である場合、この半導体薄層１０３１は、例えばケイ素をベースとし得る。
【００３５】
いくつかの他の層１０４１、１０３２、１０４２が半導体薄層１０３１の上に作製され、この半導体薄層とともに絶縁層１０２上にある半導体薄層のスタック１０５を形成する。
【００３６】
半導体層１０４１、１０３２、１０４２は、例えば、半導体薄層１０３１からのいくつかの連続したエピタキシーにより形成され得る。
【００３７】
この例において、スタック１０５は、Ｎ＝４の半導体層１０３１、１０４１、１０３２、１０４２を含む。本発明による方法は、そのような数の半導体層に限定されない。
【００３８】
この例ではＳｉである第１の半導体材料１０６をベースとした１０３１、１０３２として示される層と、この例ではＳｉ１−ｘＧｅｘ（２０％＜ｘ＜３０％）である第２の半導体材料１０７をベースとした１０４１、１０４２として示される層との交互配列が形成される。
【００３９】
Ｓｉをベースとする層１０３１、１０３２は、例えば２０ナノメートルから４０ナノメートルを含み得るそれぞれの厚さ（絶縁層１０２の主要面に直交し、図１Ａに定義される座標系
【００４０】
【数１】
2011082509.tif 000003
【００４１】
のベクトル
【００４２】
【数２】
2011082509.tif 000004
【００４３】
に平行な方向で測定）を有する。
【００４４】
一方、Ｓｉ１−ｘＧｅｘをベースとした層１０４１、１０４２の厚さは、塑性緩和厚さ未満であるように選択することができ、この厚さは、例えば、Ｇｅ濃度に対するＳｉ１−ｘＧｅｘ層の限界厚さを与えるＪ．  Ａｐｐｌ．  Ｐｈｙｓ．第８３巻、１７１頁（１９９８）の図２に示されているもの等の曲線Ｃ１００から決定することができる。限界厚さとは、それによりＳｉ上に堆積されたＳｉＧｅが塑性的に緩和される厚さを意味する。
【００４５】
スタック１０５が作製されたら、例えば２０ナノメートルから５０ナノメートル程度となり得る厚さを有する、例えばＳｉＯ２をベースとした硬質マスク層１０８の堆積を行うことができる。
【００４６】
硬質マスク層１０８は、ＨＴＯ型（ＨＴＯは「高温酸化物」の略）の酸化ケイ素で形成することができる。
【００４７】
次に、例えばポリイミドをベースとした感光性樹脂層（図示せず）が硬質マスク層１０８上に堆積され、複数のパターンを含む樹脂マスクが、例えばフォトリソグラフィーにより樹脂層に画定される。
【００４８】
次いで、樹脂マスク（図示せず）の複数のパターンを再現するために、樹脂マスクで保護された硬質マスク層１０８の異方性エッチングが行われる。次いで樹脂が除去される（図１Ｂ）。
【００４９】
次いで、スタック１０５における硬質マスク１０８のパターンを再現するために、硬質マスク１０８の下に位置する層１０３１、１０３２、１０４１、１０４２をエッチングするステップに進む。エッチングは、例えば、ＨＢｒ／Ｏ２／Ｃｌに基づく乾式プラズマエッチングにより達成することができる。
【００５０】
このように、スタックされた梁１１３１、１１３２、１１４１、１１４２とも呼ばれる複数の平行六面体バーをそれぞれ備えるいくつかの異なるブロック１１０ａ、１１０ｂ、１１０ｃ、１１０ｄを形成することができる。
【００５１】
図１Ｂおよび以下において、これらの梁は、図１Ａおよび１Ｂにおいて定義される面
【００５２】
【数３】
2011082509.tif 000005
【００５３】
に平行な面内の横断面で示されている。さらに、後に主題となるナノワイヤにも同様のことがあてはまる。
【００５４】
梁（これらのナノワイヤ等）は、基板に平行な同じ方向に沿って延在する。例において、この同じ方向は、絶縁層１０２の主要面に平行であり、図１Ａおよび１Ｂのベクトル
【００５５】
【数４】
2011082509.tif 000006
【００５６】
により定義される。
【００５７】
梁１１３１、１１３２、１１４１、１１４２は、２０ｎｍから５０ｎｍを含む限界寸法Ｗ（絶縁層１０２の主要面に平行な面、すなわち図１Ｂ上で定義される面である
【００５８】
【数５】
2011082509.tif 000007
【００５９】
面に平行な面内で測定）を有し得る。限界寸法は、その厚さを除く梁の最小寸法として定義され得る。
【００６０】
Ｓｉ１−ｘＧｅｘおよびＳｉの梁のこの限界寸法Ｗおよび厚さｅ（絶縁層１０２の主要面と直交し、図１Ｂにおいて定義される座標系
【００６１】
【数６】
2011082509.tif 000008
【００６２】
のベクトル
【００６３】
【数７】
2011082509.tif 000009
【００６４】
に平行な方向で測定）は、作製しようとしているナノワイヤの最終サイズを部分的に画定する。円形断面を有するナノワイヤを得るために、その幅Ｗと厚さとの間のその形状因子が１に等しい、または実質的に１に等しい正方形断面を有する梁１１３１、１１３２、１１４１、１１４２を作製するようにしておいてもよい。
【００６５】
ナノワイヤが有することになる最終サイズは、ナノワイヤの良好な静電的制御と良好な機械的強度との間の妥協点を得るように提供することができる。
【００６６】
次いで、絶縁性であってもよく、ブロック１１０ａ、１１０ｂ、１１０ｃ、１１０ｄの側部を被覆する、例えばＳｉＯ２をベースとした層１１７が形成される（図１Ｃ）。
【００６７】
次いで別の層１１９が第１の絶縁層１１７上に形成される。他の層１１９は、酸化マスクを形成するために、およびそれにより被覆される材料の酸化を防止または遅延させる可能性を提供するために提供され得る。酸化マスク層１１９は、絶縁性であってもよく、例えばＳｉ３Ｎ４またはＳｉＮをベースとしてもよい。
【００６８】
酸化マスク層１１９は、例えば５ナノメートルから１０ナノメートルの厚さを含む厚さを有し得る（図１Ｄ）。
【００６９】
次いで、ブロック１１０ａ、１１０ｂ、１１０ｃ、１１０ｄの側部を被覆する第３の層１２１が作製される。第３の層１２１は、酸化マスク層を保護するための層として機能し得る。保護層１２１は、層１１９の材料に対して選択的にエッチングされ得る材料、および層１１７と同じ材料をベースとし得る。保護層１２１は、例えばＳｉＯ２をベースとし得る。
【００７０】
ＳｉＯ２をベースとする層１１７は、ブロック１１０ａ、１１０ｂ、１１０ｃ、１１０ｄに対して酸化マスク層１１９により加えられる応力を低減するために、具体的にはこの層１１９がＳｉ３Ｎ４をベースとする場合には、いわゆる「緩和」層であってもよい（図１Ｅ）。
【００７１】
次いで、所与の半導体材料をベースとするナノワイヤと、別の半導体材料をベースとするナノワイヤとがそれぞれ作製される基板のいくつかの領域、例えば、Ｓｉをベースとするナノワイヤが形成されようとしている第１の領域Ａ、および例えばＳｉｘＧｅ１−ｘまたはＧｅをベースとするナノワイヤが作製されようとしている第２の領域Ｂが画定される。
【００７２】
次に、スタック１０５のエッチングされたブロックの組のうち、ブロック１１０ａ、１１０ｂのいくつかに面して樹脂マスク１２５が第１の領域Ａに形成され、一方、第２の領域Ｂ、具体的には他のブロック１１０ｃ、１１０ｄは、マスク１２５で被覆されない（図１Ｆ）。
【００７３】
次いで、例えば、ＤＦＡシステムを備えた機器のＲＩＥ（反応性イオンエッチング）もしくはＭＥ−ＲＩＥ（磁気強化反応性イオンエッチング）ピースにおけるフルオロカーボン化学（例えばＣ４Ｆ８／ＣＯ／Ａｒ）に基づく異方性乾式プラズマエッチングを用いて、またはＨＦに基づく等方性湿式エッチングを用いて、ブロック１１０ｃ、１１０ｄに面する第２の領域Ｂにおける保護層１２１が除去される（図１Ｇ）。
【００７４】
次いで、第１の領域Ａを被覆する樹脂マスク１２５が除去される。
【００７５】
次いで、第１の領域Ａにおけるブロック１１０ａ、１１０ｂに面して位置する保護層１２１に対して、第２の領域Ｂにおけるブロック１１０ｃ、１１０ｄに面して位置する酸化マスク層１１９が選択的にエッチングされ得る（図１Ｈ）。この選択的エッチングは、Ｈ３ＰＯ４に基づく湿式エッチングであってもよく、または、例えば酸化マスク層１１９および保護層１２１がそれぞれＳｉ３Ｎ４およびＳｉＯ２をベースとする場合には、機器のＲＩＥもしくはＭＥ−ＲＩＥピースにおいて実施されるフルオロカーボン化学（例えばＣ４Ｆ８／ＣＯ／Ａｒ）に基づく異方性乾式プラズマエッチングであってもよい。
【００７６】
第１の領域Ａにおいて、保護層１２１は酸化マスク層１１９を被覆し、一方第２の領域Ｂにおいて、緩和層１１７が露出される。
【００７７】
次いで、露出され第２の領域Ｂに位置する緩和層１１７の一部、および露出され第１の領域Ａに位置する保護層１２１の一部の除去が行われる。
【００７８】
緩和層１１７および保護層１２１が同じ材料、例えばＳｉＯ２をベースとする場合、この除去は、例えばＣ４Ｆ８に基づくＣＯおよびＡｒの乾式プラズマエッチング、またはＨＦに基づく湿式エッチングを用いて、同時に行うことができる。
【００７９】
この除去の最後に、第１の領域Ａにおいて酸化マスク層１１９が露出され、一方ブロック１１０ｃ、１１０ｄの半導体梁のスタックが露出される（図１Ｉ）。
【００８０】
次いで、第２の領域Ｂにおける第２の半導体材料１０７をベースとした梁が除去され、一方第１の領域Ａにおける第２の半導体材料１０７をベースとした梁は、酸化マスク層１１９によりこの除去方法から保護される。
【００８１】
除去は、例えば、Ｓｉに対するＳｉ１−ｘＧｅｘの選択的エッチングにより、例えば、フッ素化ガス（ＣＦ４もしくはＮＦ３）に基づく非局在化プラズマによる等方性乾式化学エッチングを用いて、またはＨＦ、酢酸ＣＨ３ＣＯＯＨおよび／もしくはＨＮＯ３に基づく湿式エッチングにより、またはＨＣｌに基づく高温エッチングを用いて行うことができる。この除去の最後に、第１の半導体材料１０６をベースとした梁は、第２の領域Ｂにおいて遊離している（図１Ｊ）。
【００８２】
次いで、第２の領域Ｂにおいて、第１の半導体材料１０６を酸化する第１のステップが行われ、一方第１の領域Ａにおける半導体梁は、酸化マスク層１１９により保護される。この「前酸化」とも呼ばれる第１の酸化ステップは、例えば、熱収支を制限するために湿式酸化を用いて行うことができる。
【００８３】
酸化ステップは、第１の半導体材料１０６をベースとした卵形または円形の断面を有するナノワイヤ１３３を形成するように、梁を丸める効果を有する。ナノワイヤ１３３は、例えば２０ナノメートルから４０ナノメートルを含み得る限界寸法Ｄ１１または直径Ｄ１１を有することができ（限界寸法Ｄ１１は図１Ｋに示されている）、これらのナノワイヤは、例えば１５ナノメートルから２５ナノメートルを含むある厚さ１３５の酸化ケイ素により囲まれている。この酸化中、酸化マスク層１１９は、第１の領域Ａに位置する半導体梁の可能な酸化を防止または遅延する可能性を与える。
【００８４】
ナノ梁の周囲に提供された酸化物の厚さ１３５は、酸化ステップの期間に依存して調節され得る。この厚さは、緩和層１１７の厚さがナノワイヤ１３３を囲む酸化物の厚さよりも小さくなるように、緩和層１１７の厚さに依存して提供され得る。次いで、Ｓｉ３Ｎ４をベースとした酸化マスク層１１９が除去される。この除去後、ブロック１１０ａ、１１０ｂの頂部はマスク１０８により被覆されており、側部は緩和層１１７により被覆されている（図１Ｌ）。
【００８５】
次いで、緩和層１１７の除去が行われる。この緩和層１１７がＳｉＯ２をベースとする場合、この除去は、例えばＣ４Ｆ８、ＣＯおよびＡｒに基づく乾式プラズマエッチング、またはＨＦに基づく湿式エッチングで行うことができ、それに伴って酸化物の厚さの一部がナノワイヤ１３３の周囲に形成され得る。
【００８６】
緩和層１１７を除去することにより、第１の領域Ａに位置し、それぞれ第１の半導体材料１０６をベースとした、また第２の半導体材料１０７をベースとした半導体梁のスタックで形成されたブロック１１０ａ、１１０ｂの側部を露出させることができる（図１Ｍ）。
【００８７】
次いで、第１の領域Ａにおいて、第２の半導体材料１０７を維持しながら、第１の半導体材料１０６をベースとした梁の除去が行われる。
【００８８】
Ｓｉ１−ｘＧｅｘに対するＳｉの選択的除去は、例えば、フッ素化ガスに基づく、例えばＣＦ４／Ｏ２／Ｎ２、またはＮＦ３／Ｏ２／Ｎ２、またはＮＦ３／Ｏ２に基づく非局在化プラズマによる等方性乾式化学エッチングにより行うことができる。
【００８９】
一方、第２の領域Ｂにおいてナノワイヤ１３３の周囲に位置する厚さ１３５の酸化物は、この除去の間保護として使用することができる（図１Ｎ）。
【００９０】
次いで酸化が行われるが、これは例えば、Ｇｅを融解するための温度より低い温度としながらワイヤ内のＧｅ原子の十分な拡散を可能とするために、８５０℃から９３０℃を含む温度でのナノ梁の乾式酸化により実施することができる（図１Ｏ）。
【００９１】
Ｓｉ１−ｘＧｅｘ梁は、得ようとしているナノワイヤ１３３、１３４の所望の最終限界寸法に依存して選択される期間酸化される。
【００９２】
Ｓｉ１−ｘＧｅｘ梁の酸化は、Ｓｉ１−ｘＧｅｘをベースとした梁の残りの半導体材料中のゲルマニウムの割合を増加させる傾向がある。このステップの最後でのゲルマニウムの最終的な所望の割合は、開始割合およびこの酸化の期間に依存する。酸化ステップは、Ｓｉ１−ｙＧｅｙ（ｙ＞ｘ）をベースとしたナノワイヤ１３４を形成するようにＳｉ１−ｘＧｅｘをベースとした梁を丸める効果を有する。
【００９３】
Ｓｉ１−ｘＧｅｘの酸化の間、ワイヤ中のＧｅ濃度は、ワイヤの直径が減少するにつれて増加する。最終Ｇｅ濃度およびワイヤのサイズは、酸化時間、梁の初期サイズおよびそのＧｅ濃度に依存する。ＳｉＧｅナノワイヤの酸化の反応速度は、完全平板として作製されたＳｉＧｅ層の反応速度よりも５倍程度速くなり得る。
【００９４】
例えば、限界寸法が２２ｎｍで初期Ｇｅ濃度が３０％である正方形断面のＳｉ１−ｘＧｅｘの梁では、９００℃で１４分の乾式酸化の後、限界寸法が１２ｎｍの円形断面のＧｅナノワイヤを得ることができる。
【００９５】
酸化後、例えば５ｎｍから２０ｎｍを含む限界寸法Ｄ２１または直径Ｄ２１（限界寸法Ｄ２１は図１Ｏに示されている）を有し、例えば１５ｎｍから２５ｎｍを含む厚さの酸化ケイ素で囲まれたＳｉ１−ｙＧｅｙをベースとしたナノワイヤ１３４を得ることができる。
【００９６】
この酸化はまた、Ｓｉをベースとするナノワイヤ１３３の直径または限界寸法をさらに減少させる効果を有することができ、ナノワイヤは、例えば５ｎｍから２０ｎｍを含み得る限界寸法Ｄ１２または直径Ｄ１２（限界寸法Ｄ１２は図１Ｏに示されている）に達し得る。
【００９７】
Ｇｅに対するＳｉの酸化の選択性を保証するために、乾式酸化を行うことができる。
【００９８】
酸化温度はまた、Ｇｅの融点未満であってナノワイヤ１３４内のＧｅの拡散を可能とするのに十分高くなるように選択することができる。
【００９９】
例えば、酸化の選択性を保証するために、８５０℃から９３０℃を含む酸化温度Ｔｏｘを適用することができる。
【０１００】
酸化期間は、ＳｉおよびＳｉ１−ｘＧｅｘのナノワイヤが同じサイズまたは限界寸法を有するように選択することができる。
【０１０１】
ＳｉＧｅナノ梁の初期サイズおよびそのＧｅ濃度を知ることにより、所望のサイズおよびＧｅ濃度を有するＳｉＧｅナノワイヤを得るのに必要な酸化時間ｔ２を計算することができる。
【０１０２】
この酸化時間から、例えば、出版物：Ｍｏｄｅｌｉｎｇ  ｏｆ  ｔｈｅ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｕｓｐｅｎｄｅｄ  Ｓｉｌｉｃｏｎ  Ｎａｎｏｗｉｒｅ、Ｐ．Ｆ．  Ｆａｚｚｉｎｉ、Ｃ．  Ｂｏｎａｆｏｓ、Ａ．  Ｈｕｂｅｒｔ、Ｊ．−Ｐ．  Ｃｏｌｏｎｎａ、Ｔ．  Ｅｒｎｓｔ、Ｍ．  Ｒｅｓｐａｕｄ、ＭＲＳ  Ｆａｌｌ  Ｍｅｅｔｉｎｇ  Ｂｏｓｔｏｎ、２００８からのデータを使用して、すべて所与の温度および所与の（乾式または湿式）酸化法において、追加の酸化時間ｔ２を考慮しながらＳｉＧｅのナノワイヤと同じサイズのＳｉナノワイヤを得るために追加する必要がある酸化時間ｔ１を計算することが可能である。
【０１０３】
例えば、９００℃で１４分の乾式酸化の後に得られる限界寸法が１２ｎｍのＧｅのナノワイヤを得ることが望ましい１つの場合において、同じサイズのＳｉナノワイヤを形成するために、９００℃での乾式酸化の例えば１時間２０分程度の期間のＳｉナノワイヤの酸化を適用することができる。
【０１０４】
酸化中、ナノワイヤ１３４中のゲルマニウム濃度が増加する。ゲルマニウムをベースとしたナノワイヤ１３４を得ることができるように、ゲルマニウムの割合が１００％程度のナノワイヤを得ることが可能である。
【０１０５】
２０ｎｍから５０ｎｍの限界寸法を含み得るナノワイヤの初期サイズに依存して、１０％から４０％を含むナノワイヤ中のＳｉ１−ｘＧｅｘにおける初期Ｇｅ濃度ｘが、例えば１０分から２０分を含む期間の酸化後にＧｅワイヤを得るのに十分となり得る。
【０１０６】
例えば、限界寸法が２２ｎｍで初期Ｇｅ濃度が３０％である正方形断面の初期ナノ梁を有する場合、９００℃で１４分の乾式酸化の後に、１２ｎｍの円形断面を有する純粋なＧｅのナノワイヤが得られる。
【０１０７】
例えば、Ｓｉ１−ｘＧｅｘ層１０４１、１０４２は、ＳｉＧｅから形成されていてもよく、そのＧｅ濃度は、ナノワイヤ中の欠陥の生成を制限することを目的としてＧｅをベースとしたナノワイヤを作製するために最初は１０％から４０％、有利には３０％超を含む。
【符号の説明】
【０１０８】
１０１  支持半導体層
１０２  絶縁層
１０３１  半導体層
１０３２  半導体層
１０４１  半導体層
１０４２  半導体層
１０５  スタック
１０６  第１の半導体材料
１０７  第２の半導体材料
１０８  硬質マスク層
１１０ａ  ブロック
１１０ｂ  ブロック
１１０ｃ  ブロック
１１０ｄ  ブロック
１１３１  梁
１１３２  梁
１１４１  梁
１１４２  梁
１１７  絶縁層、緩和層
１１９  酸化マスク層
１２１  保護層
１２５  樹脂マスク
１３３  ナノワイヤ
１３４  ナノワイヤ
１３５  厚さ
【図１Ａ】
2011082509.tif 000010
【図１Ｂ】
2011082509.tif 000011
【図１Ｃ】
2011082509.tif 000012
【図１Ｄ】
2011082509.tif 000013
【図１Ｅ】
2011082509.tif 000014
【図１Ｆ】
2011082509.tif 000015
【図１Ｇ】
2011082509.tif 000016
【図１Ｈ】
2011082509.tif 000017
【図１Ｉ】
2011082509.tif 000018
【図１Ｊ】
2011082509.tif 000019
【図１Ｋ】
2011082509.tif 000020
【図１Ｌ】
2011082509.tif 000021
【図１Ｍ】
2011082509.tif 000022
【図１Ｎ】
2011082509.tif 000023
【図１Ｏ】
2011082509.tif 000024
【図２】
2011082509.tif 000025
【外国語明細書】
2011082509.tif 000026
2011082509.tif 000027
2011082509.tif 000028
2011082509.tif 000029
2011082509.tif 000030
2011082509.tif 000031
2011082509.tif 000032
2011082509.tif 000033
2011082509.tif 000034
2011082509.tif 000035
2011082509.tif 000036
2011082509.tif 000037
2011082509.tif 000038
2011082509.tif 000039
2011082509.tif 000040
2011082509.tif 000041
2011082509.tif 000042
2011082509.tif 000043
2011082509.tif 000044
2011082509.tif 000045
2011082509.tif 000046
2011082509.tif 000047
2011082509.tif 000048
2011082509.tif 000049
2011082509.tif 000050
2011082509.tif 000051
2011082509.tif 000052
2011082509.tif 000053