(57)【要約】【課題】光照射面側の空乏化を防止して、暗電流を低減できる裏面照射型の固体撮像装置を提供する。【解決手段】固体撮像装置は、半導体基板３０上に光電変換部及び信号走査回路部を含む複数の画素１が配置される撮像領域１２を備え、前記信号走査回路部が形成される前記半導体基板３０の表面とは反対側の基板表面上に光照射面が形成される裏面照射型の固体撮像装置であって、前記光照射面側の半導体基板上に設けられるシリコン酸化膜３４と、前記シリコン酸化膜上に設けられるｐ型アモルファスシリコン化合物層３３と、前記光照射面側の半導体基板と前記シリコン酸化膜との界面ＢＦ近傍に、前記ｐ型アモルファスシリコン化合物層により形成されるホール蓄積層３５とを具備する。【選択図】図３
2011086877.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に光電変換部及び信号走査回路部を含む複数の画素が配置される撮像領域を備え、前記信号走査回路部が形成される前記半導体基板の表面とは反対側の基板表面上に光照射面が形成される裏面照射型の固体撮像装置であって、
前記光照射面側の半導体基板上に設けられるシリコン酸化膜と、
前記シリコン酸化膜上に設けられるｐ型アモルファスシリコン化合物層と、
前記光照射面側の半導体基板と前記シリコン酸化膜との界面近傍に、前記ｐ型アモルファスシリコン化合物層により形成されるホール蓄積層とを具備すること
を特徴とする固体撮像装置。
【請求項２】
前記画素は、画素ごと分離するための画素分離層を更に有し、
前記画素分離層を介して、前記ｐ型アモルファスシリコン化合物層に電圧を与える制御回路を更に具備すること
を特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記ｐ型アモルファスシリコン化合物層上に設けられる透明電極層を更に具備し、
前記制御回路は、前記透明電極層に負バイアスを与えること
を特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記ｐ型アモルファスシリコン化合物層は、ｐ型アモルファスシリコンカーバイド層またはｐ型アモルファスシリコンナイトライド層であること
を特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記ｐ型アモルファスシリコンカーバイド層のボロン濃度は、１Ｅ１７ｃｍ−３以上，１Ｅ２０ｃｍ−３以下であり、
前記シリコン酸化膜の膜厚は、２ｎｍ以上，１００ｎｍ以下であること
を特徴とする請求項４に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、裏面照射型の固体撮像装置に関する。
【背景技術】
【０００２】
最近、画素の微細化が進み、開口率を高めることを主な目的として、裏面照射型の固体撮像装置が提案されている（例えば、特許文献１参照）。
【０００３】
この裏面照射型の固体撮像装置では、光照射面側で発生した電子は、配線側にあるフォトダイオード（ＰＤ）にまでたどり着かないと信号としてカウントされない。このため、光電変換を行うＳｉ層の厚さは、感度を決定している（シリコン（Ｓｉ）層の膜厚は、厚いほうが高感度となる）。
【０００４】
しかしながら、光照射面側のＳｉ界面において、空乏化が起きると、界面に存在する発生中心に起因した暗電流増大が大きく画質を損なうという問題がある。暗電流増大による再生画質低下とは、例えば、白傷、暗時むら等である。
【０００５】
そこで、光照射面側の界面を空乏化させないようにＳＯＩ基板上にｐ型半導体層を形成しその上にＳｉをエピタキシャル成長させた基板を用いて裏面照射型の固体撮像装置を形成することが提案されている。しかしながら、基板に光照射側のｐ型半導体層を形成すると、（基板にｐ型半導体層を作りこんだ基板を用いて）ＣＭＯＳセンサを形成する過程の熱工程により、前記のｐ型半導体層のボロン（Ｂ）が拡散し、実質的にｐ型半導体層の膜厚が厚くなる。前記のｐ型半導体層が厚くなると青色（Ｂ）（４５０ｎｍ）光に対する感度が著しく低下する。
【０００６】
また、光照射面側の界面近傍のＳｉ層を空乏化させないようにするため、負の固定電荷膜（例えば、酸化ハフニウム膜など）を形成することが提案されている。これは、負の固定電荷膜を形成することで、界面近傍のＳｉ層内にホール層を形成する（つまり、界面近傍を空乏化させない）。これにより暗電流増大を抑制している。しかしながら、十分なホール密度をもった固定電荷膜を形成する方法は、容易ではない。
【０００７】
上記のように、従来の固体撮像装置およびその製造方法では、光照射面側の空乏化の防止、および暗電流の低減に対して不利であるという傾向がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−１２８３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
この発明は、光照射面側の空乏化を防止して、暗電流を低減できる裏面照射型の固体撮像装置を提供する。
【課題を解決するための手段】
【００１０】
この発明の一態様に係る固体撮像装置は、半導体基板上に光電変換部及び信号走査回路部を含む複数の画素が配置される撮像領域を備え、前記信号走査回路部が形成される前記半導体基板の表面とは反対側の基板表面上に光照射面が形成される裏面照射型の固体撮像装置であって、前記光照射面側の半導体基板上に設けられるシリコン酸化膜と、前記シリコン酸化膜上に設けられるｐ型アモルファスシリコン化合物層と、前記光照射面側の半導体基板と前記シリコン酸化膜との界面近傍に、前記ｐ型アモルファスシリコン化合物層により形成されるホール蓄積層とを具備する。
【発明の効果】
【００１１】
この発明によれば、光照射面側の空乏化を防止して、暗電流を低減できる裏面照射型の固体撮像装置が得られる。
【図面の簡単な説明】
【００１２】
【図１】この発明の第１の実施形態に係る固体撮像装置の全体構成例を示すブロック図。
【図２】第１の実施形態に係る固体撮像装置の撮像領域を示す等価回路図。
【図３】第１の実施形態に係る固体撮像装置の断面構成例を示す断面図。
【図４】第１の実施形態に係る半導体基板表面から界面近傍における深さ方向の濃度分布およびポテンシャルを示す図。
【図５】第１の実施形態に係る固体撮像装置の半導体基板の表面側から界面近傍の断面おけるホール濃度を示す図。
【図６】第１の実施形態に係る固体撮像装置のＳｉ酸化膜の膜厚（ｄSiO2）をパラメーターとして、ａ−ＳｉＣ（ｐ）層のＢ（ボロン）濃度と暗電流との関係を示す図。
【図７】第１の実施形態に係る固体撮像装置の一製造工程を示す図。
【図８】第１の実施形態に係る固体撮像装置の一製造工程を示す図。
【図９】第１の実施形態に係るａ−ＳｉＣ（ｐ）層の成膜方法と特性を示す図。
【図１０】第１の実施形態に係る固体撮像装置の一製造工程を示す図。
【図１１】第２の実施形態に係る固体撮像装置の断面構成例を示す断面図。
【図１２】第３の実施形態に係る固体撮像装置の断面構成例を示す断面図。
【発明を実施するための形態】
【００１３】
以下、この発明の実施形態について図面を参照して説明する。以下の実施形態では、光照射面（受光面）が、信号走査回路部が形成される半導体基板表面上と反対側の半導体基板上の裏面側に設けられる裏面照射型（ＢＳＩ：Back side illumination）の固体撮像装置を一例に挙げる。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【００１４】
［第１の実施形態］  
＜１．構成例＞  
図１乃至図６を用いて、この発明の第１の実施形態に係る固体撮像装置の構成例について説明する。  
１−１．全体構成例  
まず、図１を用いて、本例に係る固体撮像装置の全体構成例について説明する。図１は、本例に係る固体撮像装置の全体構成例を示すシステムブロック図である。図１では、撮像領域のカラム位置にＡＤ変換回路が配置された場合の一構成について示した。
【００１５】
図示するように、本例に係る固体撮像装置１０は、撮像領域１２と駆動回路領域１４とを備える。  
撮像領域１２は、半導体基板に、光電変換部及び信号走査回路部を含んだ単位画素（Pixel）１の行列が配置される。  
光電変換部は、光電変換し蓄積するフォトダイオードを備え、撮像部として機能する。信号走査回路部は、後述する増幅トランジスタ等を備え、光電変換部からの信号を読み出し増幅しＡＤ変換回路１５に送信する。本例の場合、光照射面（光電変換部）は、信号走査回路部が形成される半導体基板表面上と反対側の半導体基板上の裏面側に設けられる。
【００１６】
駆動回路領域１４は、上記信号走査回路部を駆動するための垂直シフトレジスタ１３およびＡＤ変換回路等の駆動回路を配置して成るものである。
【００１７】
垂直シフトレジスタ（Vertical Shift register）１３は、信号ＬＳ１〜ＳＬｋを撮像領域１２に出力し、単位画素１を行毎に選択する選択部として機能する。選択された行の単位画素１からはそれぞれ、入射された光の量に応じたアナログ信号Ｖsigが垂直信号線ＶＳＬを介して出力される。
【００１８】
ＡＤ変換回路（ＡＤＣ）１５は、垂直信号線ＶＳＬを介して入力されたアナログ信号Ｖsigを、デジタル信号に変換する。
【００１９】
尚、ここでは、固体撮像装置の全体構成の一部として、図示およびその説明を省略したが、これに限られるものではない。即ち、例えば、撮像領域１２等の動作を制御する制御回路等を更に備えていても良い。カラム並列にＡＤＣ回路が配置されずチップレベルにＡＤＣ回路が配置される構成、或いはセンサーチップ上にＡＤＣが配置されない構成等であっても良い。
【００２０】
１−２．撮像領域の構成例  
次に、図２を用いて、図１中の撮像領域１２の構成例について説明する。本例では、単一の撮像領域１２で複数の色情報を取得する単版式撮像素子を一例に挙げて説明する。
【００２１】
図示するように、撮像領域１２は、垂直シフトレジスタ１３からの読み出し信号線と垂直信号線ＶＳＬとの交差位置にマトリクス状に配置された複数の単位画素１を備えるものである。
【００２２】
単位画素（PIXEL）１は、フォトダイオードＰＤ、増幅トランジスタＴｂ、読み出しトランジスタＴｄ、リセットトランジスタＴｃ、アドレストランジスタＴａを備えている。
【００２３】
上記画素１の構成において、フォトダイオードＰＤは光電変換部を構成する。増幅トランジスタＴｂ、読み出しトランジスタＴｄ、リセットトランジスタＴｃ、およびアドレストランジスタＴａは、信号走査回路部を構成する。
【００２４】
フォトダイオードＰＤのカソードには、基準電位Ｖssが与えられる。  
増幅トランジスタＴｂは、浮遊拡散層（フローティングディフュージョン：検出部）ＦＤからの信号を増幅して出力するように構成されている。増幅トランジスタＴｂのゲートは浮遊拡散層ＦＤに接続され、ソースは垂直信号線ＶＳＬに接続され、ドレインはアドレストランジスタＴａのソースに接続されている。垂直信号線ＶＳＬにより送信される単位画素１の出力信号は、ＣＤＳ雑音除去回路２８により雑音が除去された後、出力端子２９から出力される。
【００２５】
読み出しトランジスタＴｄは、フォトダイオードＰＤでの信号電荷の蓄積を制御するように構成されている。読み出しトランジスタＴｄのゲートは読み出し信号線ＴＲＦに接続され、ソースはフォトダイオードＰＤのアノードに接続され、ドレインは浮遊拡散層ＦＤに接続されている。
【００２６】
リセットトランジスタＴｃは、増幅トランジスタＴｂのゲート電位をリセットするように構成されている。リセットトランジスタＴｃのゲートはリセット信号線ＲＳＴに接続され、ソースは浮遊拡散層ＦＤに接続され、ドレインはドレイン電源に接続される電源端子２５に接続されている。
【００２７】
アドレストランジスタＴａのゲートは、アドレス信号線ＡＤＲに接続されている。
【００２８】
負荷トランジスタＴＬのゲートは選択信号線ＳＦに接続され、ドレインは増幅トランジスタＴｂのソースに接続され、ソースは制御信号線ＤＣに接続されている。
【００２９】
読み出し駆動動作  
この撮像領域１２の構造による読み出し駆動動作は、次のようである。まず、読み出し行のアドレストランジスタＴａが、垂直シフトレジスタ１３から送られる行選択パルスによりオン（ＯＮ）状態になる。
【００３０】
続いて、同様に垂直シフトレジスタ１３から送られたリセットパルスによりリセットトランジスタＴｃが、オン（ＯＮ）状態になり、浮遊拡散層ＦＤの電位に近い電圧にリセットされる。その後、リセットトランジスタＴｃは、オフ（ＯＦＦ）状態になる。
【００３１】
続いて、トランスファゲート４が、オン（ＯＮ）状態になり、フォトダイオードＰＤに蓄積された信号電荷が浮遊拡散層ＦＤに読み出され、浮遊拡散層ＦＤの電位が読み出された信号電荷数に応じて変調される。
【００３２】
続いて、変調された信号が、ソースフォロワを構成するＭＯＳトランジスタにより垂直信号線ＶＳＬに読み出され、読み出し動作を完了する。
【００３３】
１−３．断面構成例  
次に、図３を用いて、本例に係る固体撮像装置の断面構成例について説明する。  
上記のように、単位画素１は、画素分離層３６により画素ごとに分離され、光電変換部と信号走査回路部とにより構成される。画素分離層３６は、半導体基板（Ｓｉ−ｓｕｂ）３０中に拡散される、Ｂ（ボロン）等のｐ型半導体層により形成される。
【００３４】
光電変換部は、半導体基板３０中に設けられるフォトダイオードＰＤ，ホール蓄積層３５，および光照射面側（裏面側）の半導体基板３０の表面上に設けられるシリコン酸化膜３４，ｐ型アモルファスシリコン化合物層としてｐ型アモルファスシリコンカーバイド層３３，平坦化層３２，色フィルタＣＦ、およびマイクロレンズＭＬを備える。
【００３５】
信号走査回路部は、信号走査回路形成面側の半導体基板３０上に設けられる層間絶縁膜３７中に形成される上記増幅トランジスタ（図示せず）等、および配線層３７を備える。
【００３６】
半導体基板３０は、例えば、ＳＯＩ基板上にエピタキシャル成長させて形成したｎ型半導体層である。半導体基板３０の膜厚は、本例の場合、例えば、３．５μｍ程度である。
【００３７】
フォトダイオードＰＤは、半導体基板３０中に設けられ、光電変換を行う。  
ホール蓄積層３５は、ｐ型アモルファスシリコンカーバイド層（ａ−ＳｉＣ（ｐ）層）３３により形成され、光照射面側の半導体基板３０とシリコン酸化膜３４との界面ＢＦ近傍に設けられる。ホール蓄積層３５は、界面ＢＦ近傍のホール濃度を増大させ、界面の空乏化を抑制することができる。そのため、界面ＢＦ近傍に発生する暗電流を抑制することができる。
【００３８】
シリコン酸化膜（ＳｉＯ２膜）３４は、光照射面側の半導体基板３０上に設けられ、後述するように、その膜厚ｄSiO2は、２ｎｍ以上，０．１μｍ（１００ｎｍ）以下程度であることが望ましい。
【００３９】
ｐ型アモルファスシリコンカーバイド層（ａ−ＳｉＣ（ｐ）層）３３は、ＳｉＯ２膜３４上に設けられ、シリコン（Ｓｉ）のバンドギャップ（１．１ｅＶ程度）よりも通常広いバンドギャップ（２．０ｅＶ程度）を有する。ａ−ＳｉＣ（ｐ）層３３は、シリコン（Ｓｉ）に比べて、短波長光の吸収係数が小さいため、青色（Ｂ：Blue）光（例えば４５０ｎｍ）に対する感度低下を抑制できる。また、後述するように、ａ−ＳｉＣ（ｐ）層３３の形成の際における成膜温度は、２３０度（℃）程度の比較的低い温度である。そのため、ＡＬ（アルミニウム）やＣｕ（銅）等の配線層３７の形成後に、配線層３７の配線特性を劣化させることなく、ａ−ＳｉＣ（ｐ）層３３を形成できる点で有利である。
【００４０】
ａ−ＳｉＣ（ｐ）層３３は、ｐ型の半導体層であるため、界面ＢＦ近傍に上記ホール蓄積層３５を形成することができる。ａ−ＳｉＣ（Ｐ）層３３の膜厚は、上記ホール蓄積層３５が形成できる程度（界面ＢＦが空乏化しないようにできる程度）であることが望ましい。しかしながら、ａ−ＳｉＣ（Ｐ）層３３の膜厚が、極端に厚すぎると、その領域で光電変換により発生した電子が再結合してしまい、青色（Ｂ：Blue）が低下する可能性がある。そのため、ａ−ＳｉＣ（ｐ）層３３の膜厚は、本例の場合、例えば、３０ｎｍ程度以下であることが好ましい。また、ａ−ＳｉＣ（ｐ）のＢ（ボロン）濃度は、光照射面側の半導体基板の界面ＢＦ近傍が空乏化しないＢ濃度であって暗電流が十分低くなる濃度、例えば、１Ｅ１７ｃｍ−３以上，１Ｅ２０ｃｍ−３程度以下が好ましい。  
ａ−ＳｉＣ（ｐ）層３３には、図示しない電圧制御回路等により、画素分離層３６を介して、接地電源電圧（ＧＮＤ）に接地するように電圧ＶSiCを与えることがより望ましい。上記電圧ＶSiCを与えて、ホール蓄積層３５のホール濃度を制御することで、より安定したホール蓄積層３５を形成することができるからである。
【００４１】
平坦化層３２は、光照射面側のａ−ＳｉＣ（ｐ）層３３上に設けられ、本例の場合、例えば、シリコン酸化膜（ＳｉＯ２膜）等により形成される。  
色フィルタＣＦは、光照射面側の層間絶縁膜３１−２中に設けられ、例えば、ベイヤー(Bayer)配置の場合、Ｒ（Red），Ｇ（Green），Ｂ（Blue）等のそれぞれの色に対応して配置される。  
マイクロレンズＭＬは、光照射面側の層間絶縁膜３１−２上に設けられる。  
配線層３７は、信号走査線回路形成側の層間絶縁膜３１−１中に設けられ、例えば、ＡＬ（アルミニウム）やＣｕ（銅）等により形成される。  
尚、ここでは、図示を省略したが、裏面側の層間絶縁膜３１−１上に、Ｓｉ３Ｎ４膜等により、パッシベーション膜等を設けても良い。
【００４２】
１−４．ホール発生等に関して  
次に、図４および図５を用いて、本例に係る固体撮像装置の界面ＢＦ近傍のホール発生等について説明する。  
１−４−１．  
（特性１）まず、図４を用い、表面側の半導体基板３０表面から界面ＢＦ近傍における深さ方向の１次元の濃度分布（ホール（Hole），ドナー（Donor），アクセプタ（Accepter）濃度）およびポテンシャル（Potential）について説明する。  
図中の破線で示すように、光照射面側の半導体基板３０とシリコン酸化膜３４との界面ＢＦ近傍では、ａ−ＳｉＣ（ｐ）層３３により形成されたホール蓄積層３５により、ホール（Hole）が蓄積されることが分かる。そのため、界面ＢＦ近傍のホール濃度を増大させ、空乏化を抑制することで、界面ＢＦ近傍に発生する暗電流を抑制することができる。
【００４３】
（特性２）次に、図５を用い、表面側の半導体基板３０表面（フォトダイオードＰＤ側）から界面ＢＦ近傍の断面におけるホール（Hole）濃度について説明する。  
図示するように、界面ＢＦ近傍では、ホールが多く発生し、ホール（Hole）濃度が１Ｅ１６ｃｍ−３以上あり、光照射面側では空乏化していないことが分かる。そのため、界面ＢＦ近傍に発生する暗電流を抑制することができることが明らかである。
【００４４】
１−４−２．ａ−ＳｉＣ（ｐ）層のＢ濃度と暗電流の関係  
次に、図６を用い、ａ−ＳｉＣ（ｐ）層のＢ（ボロン）濃度と暗電流の関係について説明する。図６は、Ｓｉ酸化膜３４の膜厚（ｄSiO2）をパラメーターとして、本実施例にて形成したａ−ＳｉＣ（ｐ）層３３のＢ（ボロン）濃度と暗電流を示している。  
図示するように、ａ−ＳｉＣ（ｐ）層３３のＢ濃度が高くなると、暗電流が低下していることが分かる。また、Ｓｉ酸化膜３４の膜厚（ｄSiO2）が薄いほうが、暗電流が低くなっており、Ｂ濃度がだいたい１Ｅ１７ｃｍ−３程度以上で暗電流が抑えられて、ほぼ一定となり、収束していることが分かる。この結果から、ａ−ＳｉＣ（ｐ）層３３のＢ濃度は、１Ｅ１７ｃｍ−３以上，１Ｅ２０ｃｍ−３以下の濃度が好ましく、Ｓｉ酸化膜３４の膜厚（ｄSiO2）は２ｎｍ以上，０．１μｍ（１００ｎｍ）以下であることが好ましいこと、が分かる。
【００４５】
＜２．製造方法＞  
次に、図７乃至図１０を用い、第１の実施形態に係る固体撮像装置の製造方法について説明する。
【００４６】
まず、例えば、ＳＯＩ（Silicon on insulater）基板上にｎ型半導体層を、例えば、３．５μｍ程度エピタキシャル成長させて、半導体基板（Si-sub）３０形成する。続いて、信号走査線側（表面側）の半導体基板３０に、周知のＣＭＯＳセンサの製造方法を用い、画素分離層３６，フォトダイオードＰＤ，層間絶縁膜３１−１，および配線層３７を形成する。
【００４７】
続いて、裏面照射型における固体撮像装置の製造工程を進める。  
具体的には、図７に示すように、接着剤、あるいは、直接接合法を用い、信号走査線側（表面側）の配線層３７や層間絶縁膜３１−１に、支持基板４１を張り合わせる。  
続いて、光照射面側（裏面側）のＳＯＩ基板のシリコン基板を、所望の厚さまで除去し、例えば、ＣＭＰ（Chemical mechanical polishing）法等を用いて研削する。そして、ＳＯＩ基板のうちの酸化層３４のみを残存させる。このＳｉ酸化層（ＳＯＩ層）３４の膜厚がまだ、所望の膜厚よりも厚い場合には、必要に応じてさらに、例えば、ＮＦ４ＯＨ、あるいは、ＨＦ、あるいは、ＨＦとＨＮＯ３とＣＨ３ＣＯＯＨの混合液によりＳｉ酸化層３４を所望の膜厚（例えば、５０ｎｍ程度）に薄膜化する。または、はじめから、Ｓｉ酸化層３４の膜厚が０．１μｍ（１００ｎｍ程度）以下のＳＯＩ基板を使えば、前述のＳｉ酸化層３４の薄膜化加工を行わなくても良い。
【００４８】
続いて、ａ−ＳｉＣ（ｐ）層３３の形成工程について、説明する。  
具体的には、図８に示すように、上記の工程により、光照射面側に薄く残存されたＳｉ酸化膜３４上に、例えば、プラズマＣＶＤ法を用い、ｐ型のアモルファスシリコンカーバイド（ａ−ＳｉＣ（ｐ））層３３を、３０ｎｍ程度形成する。  
ここで、ａ−ＳｉＣ（ｐ）層３３の形成工程の際の成膜条件と膜特性の一覧を図９に示す。図示するように、ＳｉＨ４ガス１００［SCCM］,Ｈ２ガス＝５０［SCCM］,ＣＨ４ガス＝２０［SCCM］，Ｂ２Ｈ６ガス＝８［SCCM］を流し、０．５［Torr］の圧力下で、３０［W/cm2］のPower、基板温度２３０度にて、２分３０秒程度堆積させる。この条件化で、ｐ型のアモルファスシリコンカーバイド層３３を、３０ｎｍ程度形成することができる。  
このように、本例のａ−ＳｉＣ（ｐ）層３３の形成工程では、成膜温度が２３０度程度の比較的低温度であるため、ＡＬやＣｕ等の配線層３４を形成した後であっても、配線層３４の配線特性を劣化することなく、ａ−ＳｉＣ（Ｐ）層３３を形成することができる点で有利である。ａ−ＳｉＣ（ｐ）膜３３は、図９に示すように、Ｓｉのバンドギャップ（１．１ｅＶ）よりも通常広い２．０ｅＶ程度であり、また、Ｓｉに比べて短波長光の吸収係数が小さいため、Ｂ（青色）光（例えば４５０ｎｍ）に対する感度低下を抑制できる。  
加えて、ａ−ＳｉＣ（Ｐ）層３３は、ｐ型半導体層であるため、ａ−ＳｉＣ（Ｐ）層３３を形成すると、光照射面側の半導体基板３０の界面ＢＦ近傍に、ホール蓄積層３５を形成することができる。そのため、半導体基板３０の界面ＢＦ近傍の暗電流等を抑制することができる点で有利である。
【００４９】
続いて、図１０に示すように、光照射面側（裏面側）のａ−ＳｉＣ（Ｐ）層３３上に、Ｓｉ酸化膜等を形成し、平坦化層３２を形成する。続いて、裏面側の平坦化層３２上に、層間絶縁膜３２−１を形成し、この層間絶縁膜３１−１中に有機物等によりカラーフィルタＣＦを形成する。続いて、裏面側の層間絶縁膜３１−１上に、Ｓｉ３Ｎ４膜によりパッシベーション膜を形成する（図示せず）。続いて、裏面側の層間絶縁膜３１−１上に、マイクロレンズＭＬを形成する。続いて、支持基板４１を除去し、図３に示した裏面照射型の固体撮像装置を製造することができる。
【００５０】
尚、本第１の実施形態では、ＳＯＩ基板上にｎ型のシリコン（Ｓｉ）膜をエピタキシャル成長させた基板を用いて説明したが、これに限られることはない。例えば、ＳＯＩ基板に限定される必要は無く、バルクのＳｉ基板、あるいは、ＳＩＭＯＸ基板等を用いた場合であっても同様に適用することが可能である。
【００５１】
＜３．作用効果＞  
第１の実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも下記（１）乃至（３）の効果が得られる。
【００５２】
（１）光照射面側の基板界面ＢＦの空乏化を防止して、暗電流を低減できる。  
上記のように、本例に係る固体撮像装置は、半導体基板３０上に光電変換部（ＰＤ）及び信号走査回路部（Ｔａ等）を含む複数の画素１が配置される撮像領域１２を備え、信号走査回路部（Ｔａ等）が形成される半導体基板３０の表面とは反対側の基板表面上に光照射面が形成される裏面照射型の固体撮像装置である。更に、本例に係る固体撮像装置は、光照射面側の半導体基板上に設けられるシリコン酸化膜３４と、シリコン酸化膜３４上に設けられるｐ型アモルファスシリコンカーバイド層（ａ−ＳｉＣ（ｐ）層）３３と、光照射面側の半導体基板３０とシリコン酸化膜３４との界面ＢＦ近傍に、ｐ型アモルファスシリコンカーバイド層３３により形成されるホール蓄積層３５とを具備する。
【００５３】
上記構成によれば、欠陥が多く暗電流の発生源となり得る界面ＢＦ近傍に、ｐ型アモルファスシリコンカーバイド層３３により形成されるホール蓄積層３５を配置できる。そのため、界面ＢＦのホール濃度を増大させ、空乏化を抑制することで、暗電流を低減することができる点で有利である。
【００５４】
（２）より安定したホール蓄積層３５を形成できる。  
本例に係る固体撮像装置は、画素分離層３６を介して、ｐ型アモルファスシリコンカーバイド層３３に与える電圧ＶSiCとして、接地電源電圧（ＧＮＤ）を与える。電圧ＶSiCは、例えば、図示しない電圧制御回路などにより印加することが可能である。
【００５５】
このように、上記電圧ＶSiCを与えて、ホール濃度を制御することができるため、より安定したホール蓄積層３５を形成することができる点で有利である。
【００５６】
（３）配線層３７の信頼性の劣化を防止できる。  
上記のように、ａ−ＳｉＣ（ｐ）層３３の形成の際における成膜温度は、２３０度（℃）程度の比較的低い温度である。そのため、ＡＬ（アルミニウム）やＣｕ（銅）等の配線層３７の形成後にａ−ＳｉＣ（ｐ）層３３を形成した場合であっても、配線層３７の配線特性を劣化させることなく、ａ−ＳｉＣ（ｐ）層３３を形成でき、配線層３７の信頼性を劣化を防止できる点で有利である。
【００５７】
［第２の実施形態（透明電極層を備える一例）］  
次に、第２の実施形態に係る固体撮像装置について、図１１を用いて説明する。この実施形態は、透明電極層を更に備える一例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００５８】
＜構成例＞  
まず、図１１を用い、第２の実施形態に係る固体撮像装置の構成例について説明する。図示するように、本例では、光照射面側（裏面側）のａ−ＳｉＣ（ｐ）層３３上に、透明電極層５５が更に設けられる点で、上記第１の実施形態と相違する。  
透明電極層５５は、本例の場合、膜厚が３５ｎｍ程度のＩＴＯ（Indium Tin Oxide）膜等により形成される。透明電極層５５には、所定の電圧ＶITOを印加できるようにすることが好ましく、デバイス駆動時には、電圧ＶITOとして負バイアス（例えば、−２Ｖ程度）を印加することが好ましい。電圧ＶITOは、上記電圧制御回路等から与えるように構成することができる。そのため、界面ＢＦ近傍のホール密度を、より精度よく制御できる点で有利である。
【００５９】
＜製造方法＞  
次に、第２の実施形態に係る固体撮像装置の製造方法について説明する。ここでは、図示を省略する。  
まず、上記第１の実施形態と同様の製造方法を用い、ｐ型アモルファスシリコンカーバイド層（ａ-ＳｉＣ（ｐ）層）３３を、例えば、３０ｎｍ程度形成する。  
続いて、ｐ型アモルファスシリコンカーバイド層（ａ-ＳｉＣ（ｐ）層）３３上に、化学反応スパッタリング法を用い、ＩＴＯ（Indium Tin Oxide）膜を３５ｎｍ程度堆積し、透明電極層３５を形成する。ＩＴＯ膜のより具体的な形成工程は、Ａｒガス１００ｓｃｃｍ、酸素２０ｓｃｃｍを流しながら、圧力０．８Ｐａに保ち、スパッタリングを行うことにより行う。  
続いて、上記と実質的に同様な製造工程を用い、平坦化層３２、層間絶縁膜３１−１、カラーフィルタＣＦ、およびマイクロレンズＭＬを形成することで、図１１に示す裏面照射型の固体撮像装置を製造することができる。
【００６０】
＜作用効果＞  
第２の実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記（１）乃至（３）と同様の効果が得られる。
【００６１】
さらに、本例によれば、光照射面側（裏面側）のａ−ＳｉＣ（ｐ）層３３上に、透明電極層５５が更に設けられる点で、上記第１の実施形態と相違する。  
透明電極層５５には、所定の電圧ＶITOを印加できるようにすることが好ましく、デバイス駆動時には、電圧ＶITOとして負バイアス（例えば、−２Ｖ程度）を印加することが好ましい。電圧ＶITOは、上記電圧制御回路等から与えるように構成することができる。そのため、界面ＢＦ近傍のホール密度を、より精度よく制御できる点で有利である。
【００６２】
［第３の実施形態（ａ−ＳｉＮ（ｐ）の一例）］  
次に、第３の実施形態に係る固体撮像装置について、図１２を用いて説明する。この実施形態は、ｐ型アモルファスシリコン化合物層として、ｐ型アモルファスシリコンナイトライド層（ａ−ＳｉＮ（ｐ））７７を適用する一例に関する。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００６３】
＜構成例＞  
図１２に示すように、本例は、上記第１の実施形態で示したａ−ＳｉＣ（ｐ）層３３の代わりに、ｐ型アモルファスシリコンナイトライド層（ａ−ＳｉＮ（ｐ））層７７を設ける点で相違する。
【００６４】
＜製造方法＞  
製造方法に関して上記第１の実施形態と相違するところは、ａ−ＳｉＮ（ｐ）層７７形成工程において、メタンガス（ＣＨ４）の変わりにＮＨ３ガスを使う点である。これにより、所望のａ−ＳｉＮ（ｐ）層７７を形成することができる。
【００６５】
＜作用効果＞  
第３の実施形態に係る固体撮像装置およびその製造方法によれば、少なくとも上記（１）乃至（３）と同様の効果が得られる。さらに、本例のように、必要に応じて、ａ−ＳｉＮ（ｐ）層７７を適用することが可能である。また、裏面照射側（裏面側）のａ−ＳｉＮ（ｐ）層７７上に、上記第２の実施形態示した透明電極層５５を設けることも同様に有効である。
【００６６】
尚、上記第１乃至第３の実施形態において、シリコン酸化膜３４は、ＳＯＩ基板を用いて残存させたシリコン酸化膜に限らず、例えば、バルク基板を用いた場合であって膜厚が２ｎｍ程度の自然酸化膜等も含まれる。
【００６７】
以上、第１乃至第３の実施形態を用いて本発明の説明を行ったが、この発明は上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００６８】
１２…撮像領域（Pixel region）、１４…駆動回路領域、１…単位画素（Pixel）、３４…シリコン酸化膜、３３…ｐ型アモルファスシリコン化合物層（ｐ型アモルファスシリコンカーバイド層（ａ−ＳｉＣ（ｐ）層））、ＢＦ…光照射面側の半導体基板とシリコン酸化膜との界面、３５…ホール蓄積層。
【図１】
2011086877.tif 000003
【図２】
2011086877.tif 000004
【図３】
2011086877.tif 000005
【図４】
2011086877.tif 000006
【図５】
2011086877.tif 000007
【図６】
2011086877.tif 000008
【図７】
2011086877.tif 000009
【図８】
2011086877.tif 000010
【図９】
2011086877.tif 000011
【図１０】
2011086877.tif 000012
【図１１】
2011086877.tif 000013
【図１２】
2011086877.tif 000014