(57)【要約】【課題】差動信号の同相成分を有効に抑制する。【解決手段】信号処理回路３０の入力端子３２１および入力端子３２２には差動信号ＳINが供給される。差動増幅器４２は、非反転入力端子ＰIN1と反転入力端子ＰIN2と反転出力端子ＰOUT1と非反転出力端子ＰOUT2とを有する。差動増幅器４２には抵抗Ｒ1〜Ｒ4が接続される。制御回路４６は、抵抗Ｒ1と抵抗Ｒ2との抵抗比Ｒ2/Ｒ1が抵抗Ｒ3と抵抗Ｒ4との抵抗比Ｒ4/Ｒ3に近づくように、抵抗Ｒ1〜Ｒ4の少なくともひとつの抵抗値を、反転出力端子ＰOUT1および非反転出力端子ＰOUT2の少なくとも一方の電位に応じて制御する。同相設定部４４は、制御回路４６の動作時に入力端子３２１と入力端子３２２とを同電位に設定する。【選択図】図２
2011061494.tif 000002
【特許請求の範囲】
【請求項１】
第１端子および第２端子に差動信号が供給される信号処理回路であって、
第１入力端子および第２入力端子と第１出力端子および第２出力端子とを有する差動増幅器と、
前記第１端子および前記第１入力端子の間の第１抵抗と、
前記第１入力端子および前記第１出力端子の間の第２抵抗と、
前記第２端子および前記第２入力端子の間の第３抵抗と、
前記第２入力端子および前記第２出力端子の間の第４抵抗と、
前記第１抵抗と前記第２抵抗との抵抗比が前記第３抵抗と前記第４抵抗との抵抗比に近づくように、前記第１抵抗，前記第２抵抗，前記第３抵抗および前記第４抵抗の少なくともひとつの抵抗値を、前記第１出力端子および前記第２出力端子の少なくとも一方の電位に応じて制御する制御手段と、
前記制御手段の動作時に前記第１端子と前記第２端子とを同電位に設定する同相設定手段と
を具備する信号処理回路。
【請求項２】
前記制御手段は、
前記第１出力端子および前記第２出力端子の一方の電圧、または、前記第１出力端子と前記第２出力端子との間の電圧を所定の電圧と比較する比較器と、
前記第１出力端子の電位と前記第２出力端子との電位が近づくように、前記第１抵抗，前記第２抵抗，前記第３抵抗および前記第４抵抗の少なくともひとつの抵抗値を、前記比較器による比較の結果に応じて調整する調整手段とを含む
請求項１の信号処理回路。
【請求項３】
前記第１抵抗および前記第２抵抗を含み、前記第１抵抗と前記第２抵抗との抵抗比が可変である可変抵抗を具備し、
前記調整手段は、前記可変抵抗を調整する
請求項２の信号処理回路。
【請求項４】
前記調整手段は、クロック信号を計数するとともに前記比較器による比較の結果が反転したときの計数値を保持するカウンタであり、
前記可変抵抗は、
直列に接続された複数の抵抗と、
前記各抵抗間の複数の接続点の何れかを前記調整手段による計数値に応じて前記第１入力端子に接続する選択回路とを含む
請求項３の信号処理回路。
【請求項５】
前記同相設定手段は、
所定の電位が供給される給電線と前記第１端子とを前記制御手段の動作時に導通させる第１スイッチと、
前記給電線と前記第２端子とを前記制御手段の動作時に導通させる第２スイッチとを含む
請求項１から請求項４の何れかの信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動信号の同相成分を抑圧または除去する技術に関する。
【背景技術】
【０００２】
差動信号の同相成分を抑圧または除去する技術が従来から提案されている。例えば、特許文献１に開示された装置は、差動信号（電流信号）を電圧信号に変換する２個の変換回路と、各変換回路の出力側に接続された差動増幅器と、各変換回路と差動増幅器との間に設置された可変抵抗器とを具備する。可変抵抗器を適宜に調整することで同相信号除去比（CMRR：common mode rejection ratio）が改善される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１５１６３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、差動増幅器に接続された抵抗（入力抵抗や帰還抵抗）の抵抗値には製造上の誤差が発生し得るから、各変換回路と差動増幅器の間の可変抵抗器を調整しても、差動信号の同相成分を有効に抑制するのは実際には困難である。以上の事情を考慮して、本発明は、差動信号の同相成分を有効に抑制することを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係る信号処理回路は、第１端子（例えば図２の入力端子３２１）および第２端子（例えば図２の入力端子３２２）に差動信号が供給される信号処理回路であって、第１入力端子（例えば図２の非反転入力端子ＰIN1）および第２入力端子（例えば図２の反転入力端子ＰIN2）と第１出力端子（例えば図２の反転出力端子ＰOUT1）および第２出力端子（例えば図２の非反転出力端子ＰOUT2）とを有する差動増幅器と、第１端子および第１入力端子の間の第１抵抗と、第１入力端子および第１出力端子の間の第２抵抗と、第２端子および第２入力端子の間の第３抵抗と、第２入力端子および第２出力端子の間の第４抵抗と、第１抵抗と第２抵抗との抵抗比が第３抵抗と第４抵抗との抵抗比に近づくように、第１抵抗，第２抵抗，第３抵抗および第４抵抗の少なくともひとつの抵抗値を、第１出力端子および第２出力端子の少なくとも一方の電位に応じて制御する制御手段と、制御手段の動作時に第１端子と第２端子とを同電位に設定する同相設定手段とを具備する。以上の構成においては、第１抵抗と第２抵抗との抵抗比が第３抵抗と第４抵抗との抵抗比に近づくように各抵抗の抵抗値が自律的に調整される。したがって、第１抵抗から第４抵抗の抵抗値に誤差がある場合でも、差動信号の同相成分を有効に抑制することが可能である。
【０００６】
本発明の好適な態様において、制御手段は、第１出力端子および第２出力端子の一方の電圧、または、第１出力端子と第２出力端子との間の電圧を所定の電圧と比較する比較器と、第１出力端子の電位と第２出力端子との電位が近づくように、第１抵抗，第２抵抗，第３抵抗および第４抵抗の少なくともひとつの抵抗値を、比較器による比較の結果に応じて調整する調整手段とを含む。以上の態様においては、比較器による比較の結果に応じて第１抵抗から第４抵抗の何れかの抵抗値が制御されるから、差動信号の同相成分を簡易な構成で有効に抑制できるという利点がある。
【０００７】
本発明の好適な態様に係る信号処理回路は、第１抵抗および第２抵抗を含み、第１抵抗と第２抵抗との抵抗比が可変である可変抵抗を具備し、調整手段は、可変抵抗を調整する。以上の態様においては、第１抵抗と第２抵抗との抵抗比を容易かつ確実に制御できるという利点がある。
【０００８】
本発明の好適な態様において、調整手段は、クロック信号を計数するとともに比較器による比較の結果が反転したときの計数値を保持するカウンタであり、可変抵抗は、直列に接続された複数の抵抗と、各抵抗間の複数の接続点の何れかを調整手段による計数値に応じて第１入力端子に接続する選択回路とを含む。以上の態様においては、調整手段による計数値に応じて選択回路の各スイッチを制御するという簡便な構成で第１抵抗と第２抵抗との抵抗比を制御できるという利点がある。
【０００９】
本発明の好適な態様において、同相設定手段は、所定の電位が供給される給電線と第１端子とを制御手段の動作時に導通させる第１スイッチ（例えば図２のスイッチ５１）と、給電線と第２端子とを制御手段の動作時に導通させる第２スイッチ（例えば図２のスイッチ５２）とを含む。以上の態様においては、制御手段の動作時（調整動作の実行時）に第１端子と第２端子とが確実に同電位（同相）に設定される。したがって、第１抵抗から第４抵抗の抵抗値の関係を、差動信号の同相成分が有効に抑制されるように高精度に設定できるという利点がある。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係る処理システムのブロック図である。
【図２】処理システムに利用される信号処理回路の構成図である。
【図３】信号処理回路における可変抵抗の回路図である。
【発明を実施するための形態】
【００１１】
＜Ａ：実施形態＞
図１は、本発明の実施形態に係る信号処理回路を適用した処理システム１００のブロック図である。処理システム１００は、信号線１５を介して相互に接続された第１機器１０と第２機器２０とを含んで構成される。第１機器１０および第２機器２０は、例えば各種の電子回路が実装された回路基板である。第１機器１０は、所定の処理で差動信号ＳINを生成して信号線１５に出力する。第２機器２０は、信号線１５から供給される差動信号ＳINに所定の処理を実行する。図１に示すように、第２機器２０は、差動信号ＳINの同相成分を抑制（理想的には除去）する信号処理回路３０を含んで構成される。
【００１２】
図２は、信号処理回路３０の構成図である。図２に示すように、差動信号ＳINを構成する相互に逆相の信号ＳIN1および信号ＳIN2がカップリングコンデンサ１６を介して信号処理回路３０に供給される。信号ＳIN1は入力端子３２１に供給され、信号ＳIN2は入力端子３２２に供給される。信号処理回路３０は、差動信号ＳINの同相成分（例えばノイズ）を抑制した差動信号ＳOUT（信号ＳOUT1および信号ＳOUT2）を生成する。信号ＳOUT1は出力端子３４１から出力され、信号ＳOUT2は出力端子３４２から出力される。
【００１３】
図２に示すように、信号処理回路３０は、差動増幅器４２と複数の抵抗Ｒ1〜Ｒ4と同相設定部４４と制御回路４６とを具備する。差動増幅器４２は、非反転入力端子ＰIN1(+)と反転入力端子ＰIN2(-)と反転出力端子ＰOUT1(-)と非反転出力端子ＰOUT2(+)とを備えるオペアンプである。差動増幅器４２は、所定の電位（以下「基準電位」という）ＶREFを基準として動作する。
【００１４】
入力端子３２１と非反転入力端子ＰIN1との間には抵抗（入力抵抗）Ｒ1が介在し、非反転入力端子ＰIN1と反転出力端子ＰOUT1との間には抵抗（帰還抵抗）Ｒ2が介在する。図２に示すように、抵抗Ｒ1と抵抗Ｒ2とは可変抵抗４８を構成する（詳細は後述する）。また、入力端子３２２と反転入力端子ＰIN2との間には抵抗（入力抵抗）Ｒ3が介在し、反転入力端子ＰIN2と非反転出力端子ＰOUT2との間には抵抗（帰還抵抗）Ｒ4が介在する。
【００１５】
以上の構成においては、抵抗Ｒ1に対する抵抗Ｒ2の抵抗比Ｒ2/Ｒ1が、抵抗Ｒ3に対する抵抗Ｒ4の抵抗比Ｒ4/Ｒ3に近いほど、差動成分ＳINの同相成分が有効に抑制される（すなわち、同相信号除去比は上昇する）。したがって、抵抗比Ｒ2/Ｒ1と抵抗比Ｒ4/Ｒ3が一致するように抵抗Ｒ1〜Ｒ4の抵抗値が選定される。しかし、抵抗Ｒ1〜Ｒ4の抵抗値には実際には製造上の誤差が発生するから、抵抗比Ｒ2/Ｒ1と抵抗比Ｒ4/Ｒ3とが一致しない（したがって同相信号除去比が低下する）場合がある。そこで、本実施形態の信号処理回路３０は、差動信号ＳINから同相成分を除去する動作（以下「通常動作」という）に先立ち、抵抗Ｒ1〜Ｒ4の抵抗値の誤差に起因した同相信号除去比の低下を防止するための動作（以下「調整動作」という）を実行する。調整動作は、例えば信号処理回路３０（第２機器２０）の電源の投入の直後に実行される。
【００１６】
図２の同相設定部４４は、調整動作の実行時に入力端子３２１と入力端子３２２とを同電位（同相）に設定する。図２に示すように、同相設定部４４は、３個のスイッチ５０〜５２を含んで構成される。スイッチ５０〜５２は、例えばＮチャネル型のトランジスタで構成される。スイッチ５０は、入力端子３２１と入力端子３２２との間に介在して両者の導通／非導通を切替える。スイッチ５１は、給電線５４と入力端子３２１との間に介在して両者の導通／非導通を切替える。スイッチ５２は、給電線５４と入力端子３２２との間に介在して両者の導通／非導通を切替える。給電線５４には所定の電位ＶXが供給される。
【００１７】
通常動作の実行時にはスイッチ５０〜５２がオフ状態に維持される。したがって、入力端子３２１および入力端子３２２に供給される差動信号ＳINが差動増幅器４２に供給される。他方、調整動作の実行時にはスイッチ５０〜５２がオン状態に制御される。したがって、入力端子３２１と入力端子３２２とがスイッチ５０を介して導通するとともに入力端子３２１および入力端子３２２の双方が給電線５４に接続される。すなわち、入力端子３２１および入力端子３２２の双方が電位ＶXに設定される。なお、同相設定部４４の構成は任意である。例えばスイッチ５０は省略され得る。
【００１８】
図２の制御回路４６は、調整動作を実行する。図２に示すように、制御回路４６は、比較器６２と調整回路６４とを含んで構成される。比較器６２は、差動増幅器４２の非反転出力端子ＰOUT2（信号ＳOUT2）の電位Ｖ2と差動増幅器４２の基準電位ＶREFとを比較する。比較器６２の出力は、電位Ｖ2が基準電位ＶREFを上回る場合にハイレベルとなり、電位Ｖ2が基準電位ＶREFを下回る場合にローレベルとなる。
【００１９】
調整回路６４は、比較器６２による比較の結果（電位Ｖ2と基準電位ＶREFとの高低）に応じて可変抵抗４８を調整する。調整動作の実行時には入力端子３２１と入力端子３２２とが同電位に設定されるから、差動増幅器４２の反転出力端子ＰOUT1の電位Ｖ1と非反転出力端子ＰOUT2の電位Ｖ2とは、同相信号除去比が上昇するほど（すなわち、抵抗比Ｒ2/Ｒ1と抵抗比Ｒ4/Ｒ3とが接近するほど）、基準電位ＶREFに近づく。そこで、本実施形態の調整回路６４は、抵抗比Ｒ2/Ｒ1が抵抗比Ｒ4/Ｒ3に近づくように、電位Ｖ2と基準電位ＶREFとの高低に応じて抵抗比Ｒ2/Ｒ1を制御する。
【００２０】
例えば、信号ＳOUT2の電位Ｖ2が基準電位ＶREFを上回る場合には、抵抗比Ｒ2/Ｒ1（信号ＳIN1に対する信号ＳOUT1のゲイン）が抵抗比Ｒ4/Ｒ3（信号ＳIN2に対する信号ＳOUT2のゲイン）を下回る。したがって、調整回路６４は、抵抗比Ｒ2/Ｒ1が上昇するように可変抵抗４８を調整する。他方、電位Ｖ2が基準電位ＶREFを下回る場合には、抵抗比Ｒ2/Ｒ1が抵抗比Ｒ4/Ｒ3を上回る。したがって、調整回路６４は、抵抗比Ｒ2/Ｒ1が低下するように可変抵抗４８を調整する。
【００２１】
本実施形態の調整回路６４は、発振器（図示略）から供給されるクロック信号ＣLKを計数するカウンタである。さらに詳述すると、計数の昇順／降順が比較器６２の出力に応じて可変に制御されるアップダウンカウンタが調整回路６４として採用される。調整回路６４による計数値ＣNTが可変抵抗４８に供給される。
【００２２】
具体的には、調整回路６４は、調整動作の開始時に比較器６２の出力がハイレベルである場合（Ｖ2＞ＶREF）にはクロック信号ＣLKに同期して計数値ＣNTを所定値から順次に増加させ、比較器６２の出力がローレベルに反転した時点での計数値ＣNTを保持する。また、調整回路６４は、調整動作の開始時に比較器６２の出力がローレベルである場合（Ｖ2＜ＶREF）にはクロック信号ＣLKに同期して計数値ＣNTを所定値から順次に減少させ、比較器６２の出力がハイレベルに反転した時点での計数値ＣNTを保持する。
【００２３】
図３は、可変抵抗４８の具体的な回路図である。図３に示すように、可変抵抗４８は、複数の抵抗（ラダー抵抗）７２と選択回路７４とを含んで構成される。複数の抵抗７２は、入力端子３２１と反転出力端子ＰOUT1の間の経路上に直列に配置される。選択回路７４は、複数の抵抗７２のうち相隣接する２個の抵抗７２に対応する複数の接続点Ｎの何れかを調整回路６４からの指示（計数値ＣNT）に応じて選択して差動増幅器４２の非反転入力端子ＰIN1に接続する。
【００２４】
図３に示すように、選択回路７４は、各抵抗７２間の接続点Ｎに対応する複数のスイッチ７６を含んで構成される。各スイッチ７６は、自身に対応する接続点Ｎと非反転入力端子ＰIN1との導通／非導通を切替える。選択回路７４の複数のスイッチ７６の何れかが調整回路６４による計数値ＣNTに応じてオン状態に制御される。図３に示すように、非反転入力端子ＰIN1に接続された接続点Ｎ（図３では左から３番目の接続点Ｎ）からみて入力端子３２１側の部分が抵抗Ｒ1に相当し、当該接続点Ｎからみて出力端子３４１側の部分が抵抗Ｒ2に相当する。選択回路７４は、計数値ＣNTが大きいほど、入力端子３２１に近い接続点Ｎを選択する。したがって、計数値ＣNTが大きいほど抵抗比Ｒ2/Ｒ1は大きい数値となる。
【００２５】
以上の構成において、調整動作の開始時に電位Ｖ2が基準電位ＶREFを上回る場合（Ｒ4/Ｒ3＞Ｒ2/Ｒ1）、図２の比較器６２の出力がハイレベルに設定されることで調整回路６４による計数値ＣNTは経時的に増加する。したがって、可変抵抗４８の複数の接続点Ｎのうち非反転入力端子ＰIN1に導通する接続点Ｎが入力端子３２１側に順次に移動する。接続点Ｎの移動とともに抵抗比Ｒ2/Ｒ1が順次に上昇し、非反転出力端子ＰOUT2の電位Ｖ2は低下して基準電位ＶREFに到達する。調整回路６４は、電位Ｖ2が基準電位ＶREFを下回ることで比較器６２の出力がローレベルに反転した時点の計数値ＣNTを保持する。
【００２６】
他方、調整動作の開始時に電位Ｖ2が基準電位ＶREFを下回る場合（Ｒ4/Ｒ3＜Ｒ2/Ｒ1）、比較器６２の出力がローレベルに設定されることで調整回路６４による計数値ＣNTは経時的に減少する。したがって、可変抵抗４８の複数の接続点Ｎのうち非反転入力端子ＰIN1に導通する接続点Ｎが出力端子３４１側に順次に移動する。接続点Ｎの移動とともに抵抗比Ｒ2/Ｒ1が順次に低下し、非反転出力端子ＰOUT2の電位Ｖ2は上昇して基準電位ＶREFに到達する。調整回路６４は、電位Ｖ2が基準電位ＶREFを上回ることで比較器６２の出力がハイレベルに反転した時点の計数値ＣNTを保持する。
【００２７】
以上のように、電位Ｖ2が基準電位ＶREFに充分に接近したときに選択回路７４が選択していた接続点Ｎと非反転入力端子ＰIN1とを接続した状態が調整動作で生成される。すなわち、抵抗比Ｒ2/Ｒ1と抵抗比Ｒ4/Ｒ3とが充分に接近した状態が自律的に生成されて通常動作の実行時にも維持される。したがって、通常動作の実行時に差動信号ＳINの同相成分を有効に除去する（同相信号除去比を充分に高い水準に維持する）ことが可能である。
【００２８】
＜Ｂ：変形例＞
以上に例示した各形態は多様に変形される。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は適宜に併合される。
【００２９】
（１）以上の形態においては非反転出力端子ＰOUT2（出力端子３４２）の電位Ｖ2と基準電位ＶREFとを比較したが、例えば反転出力端子ＰOUT1（出力端子３４１）の電位Ｖ1と基準電位ＶREFとを比較する構成も採用される。電位Ｖ1と基準電位ＶREFとを比較する構成では、電位Ｖ1が基準電位ＶREFを上回る場合（Ｒ4/Ｒ3＜Ｒ2/Ｒ1）に抵抗比Ｒ2/Ｒ1が低下するように、制御回路４６が可変抵抗４８を制御する。また、反転出力端子ＰOUT1と非反転出力端子ＰOUT2との間の電圧ΔＶ（ΔＶ＝Ｖ1−Ｖ2）と所定の電圧（例えば接地電圧（ゼロ））とを比較する構成も好適である。すなわち、制御回路４６は、電圧ΔＶがゼロに近づくように可変抵抗４８を制御する。さらに、電位Ｖ1や電位Ｖ2や電圧ΔＶを調整（例えば所定のゲインで増幅）してから比較器６２に入力する構成も採用される。以上の説明から理解されるように、制御回路４６は、反転出力端子ＰOUT1の電位Ｖ1および非反転出力端子ＰOUT2の電位Ｖ2の少なくとも一方に応じて可変抵抗４８を調整する要素として包括される。また、比較器６２は、反転出力端子ＰOUT1および非反転出力端子ＰOUT2の一方の電位（Ｖ1，Ｖ2）、または、反転出力端子ＰOUT1および非反転出力端子ＰOUT2の間の電圧ΔＶを所定の電圧と比較する要素として包括される。
【００３０】
（２）以上の形態においては、抵抗Ｒ1と抵抗Ｒ2との抵抗比Ｒ2/Ｒ1を制御したが、抵抗比Ｒ2/Ｒ1と抵抗比Ｒ4/Ｒ3とを近づけるために調整される抵抗は、抵抗Ｒ1および抵抗Ｒ2に限定されない。例えば、抵抗Ｒ3と抵抗Ｒ4とを含む可変抵抗を調整する構成や、抵抗Ｒ1〜Ｒ4の何れか１個のみを調整する構成も採用される。以上の説明から理解されるように、制御回路４６は、抵抗Ｒ1〜Ｒ4の少なくともひとつの抵抗値を制御する要素として包括される。
【符号の説明】
【００３１】
１００……処理システム、１０……第１機器、１５……信号線、２０……第２機器、３０……信号処理回路、３２１，３２２，３４１，３４２……端子、４２……差動増幅器、ＰIN1……非反転入力端子、ＰIN2……反転入力端子、ＰOUT1……反転出力端子、ＰOUT2……非反転出力端子、４４……同相設定部、５０，５１，５２……スイッチ、４６……制御回路、６２……比較器、６４……調整回路、４８……可変抵抗、７２……抵抗、７４……選択回路、７６……スイッチ、Ｒ1，Ｒ2，Ｒ3，Ｒ4……抵抗。
【図１】
2011061494.tif 000003
【図２】
2011061494.tif 000004
【図３】
2011061494.tif 000005