(57)【要約】【課題】電源と出力との間に接続されたＭＯＳトランジスタにおいても、ＭＯＳトランジスタ駆動時のゲートの放電エネルギーを電源に回生させて、ゲート駆動回路の消費電力を低減することが可能なゲート駆動回路を提供する。【解決手段】ゲート駆動回路は、第１電源ＶＣＣ１と出力ＯＵＴとの間に接続されたＭＯＳトランジスタＱ１のゲートＨＶＧに所定電圧を付与可能なＨ側駆動回路ＤＨと、スイッチＳ１〜Ｓ３と、インダクタＬ１と、ダイオードＤ１と、制御部ＣＬとを備える。制御部ＣＬは、Ｈ側駆動回路ＤによりＭＯＳトランジスタＱ１のゲートに所定電圧が付与されるときは、スイッチＳ１，Ｓ２，Ｓ３の全てをオフとし、ＭＯＳトランジスタＱ１のゲートＨＶＧへの所定電圧の付与が解除されたときに、スイッチＳ１，Ｓ３をオンとし、ＭＯＳトランジスタＱ１のゲートＨＶＧの電圧がローレベルに達した後、スイッチＳ２をオンとするとともに、スイッチＳ３をオフとする。【選択図】図１
2011166683.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタのゲートを駆動するゲート駆動回路であって、
前記ＭＯＳトランジスタのゲートに所定電圧を付与可能な電圧付与手段と、
前記ＭＯＳトランジスタのゲートとグランドとの間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１のスイッチと前記第２のスイッチとの接続ノードとグランドとの間に直列に接続されたインダクタ及び第３のスイッチと、
前記インダクタと前記第３のスイッチとの接続ノードと第１電源との間に該接続ノードから第１電源の方向に電流が流れるように接続されたダイオードと、
前記第１、第２、第３スイッチを制御する制御手段とを備え、
前記制御手段は、前記電圧付与手段により前記ＭＯＳトランジスタのゲートに所定電圧が付与されるときは、前記第１、第２、第３スイッチの全てをオフとし、前記ＭＯＳトランジスタのゲートへの所定電圧の付与が解除されたときに、前記第１、第３スイッチをオンとし、前記ＭＯＳトランジスタのゲートの電圧がローレベルに達した後、前記第２スイッチをオンとするとともに、前記第３スイッチをオフとするゲート駆動回路。
【請求項２】
前記請求項１に記載のゲート駆動回路であって、
前記ＭＯＳトランジスタは、第２電源と出力との間に接続されているゲート駆動回路。
【請求項３】
前記請求項１に記載のゲート駆動回路であって、
前記ＭＯＳトランジスタは、出力とグランドとの間に接続されているゲート駆動回路。
【請求項４】
ＭＯＳトランジスタの駆動を制御することにより電圧変換を行う電圧変換回路であって、
前記ＭＯＳトランジスタの駆動を制御するゲート駆動回路として、前記請求項１から請求項３のいずれか１項に記載のゲート駆動回路を備えた電圧変換回路。
【請求項５】
ＭＯＳトランジスタのゲートを駆動するゲード駆動回路の制御方法であって、
前記ゲート駆動回路は、
前記ＭＯＳトランジスタのゲートに所定電圧を付与可能な電圧付与手段と、
前記ＭＯＳトランジスタのゲートとグランドとの間に直列に接続された第１のスイッチ及び第２のスイッチと、
前記第１のスイッチと前記第２のスイッチとの接続ノードとグランドとの間に直列に接続されたインダクタ及び第３のスイッチと、
前記インダクタと前記第３のスイッチとの接続ノードと第１電源との間に該接続ノードから第１電源の方向に電流が流れるように接続されたダイオードとを備え、
制御方法は、前記電圧付与手段により前記ＭＯＳトランジスタのゲートに所定電圧が付与されるときは、前記第１、第２、第３スイッチの全てをオフとし、前記ＭＯＳトランジスタのゲートへの所定電圧の付与が解除されたときに、前記第１、第３スイッチをオンとし、前記ＭＯＳトランジスタのゲートの電圧がローレベルに達した後、前記第２スイッチをオンとするとともに、前記第３スイッチをオフとするゲート駆動回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳトランジスタのゲートを駆動するゲート駆動回路及びそれを備えた電圧変換回路、並びにゲート駆動回路の制御方法に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタのゲートを駆動するゲート駆動回路には、特許文献１や非特許文献１に記載のように種々の目的でインダクタが設けられることがある。
【０００３】
例えば、非特許文献１には、インダクタを利用して、ＭＯＳトランジスタ駆動時のゲートの放電エネルギーを電源に回生させ、ゲート駆動回路の消費電力を低減することを可能としたものが開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、上記非特許文献１に記載のゲート駆動回路の駆動対象のＭＯＳトランジスタは、ソースがグランドに接続された構成とされている。ゲート駆動回路としては、電源とグランド間に２個のＭＯＳトランジスタが直列に接続され、ＭＯＳトランジスタ同士の接続ノードに出力が設けられたものも存在するが、非特許文献１に記載の技術は、ソースがグランドに接続されていないＭＯＳトランジスタ、換言すれば電源と出力との間に接続されたＭＯＳトランジスタについては、適用することができない。
【０００５】
本発明は、上述した問題を考慮してなされたものであって、電源と出力との間に接続されたＭＯＳトランジスタにおいても、ＭＯＳトランジスタ駆動時のゲートの放電エネルギーを電源に回生させて、ゲート駆動回路の消費電力を低減することが可能なゲート駆動回路及びそれを備えた電圧変換回路、並びにゲート駆動回路の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
第１の態様において、ＭＯＳトランジスタのゲートを駆動するゲート駆動回路が提供される。このゲート駆動回路は、前記ＭＯＳトランジスタのゲートに所定電圧を付与可能な電圧付与手段と、前記ＭＯＳトランジスタのゲートとグランドとの間に直列に接続された第１のスイッチ及び第２のスイッチと、前記第１のスイッチと前記第２のスイッチとの接続ノードとグランドとの間に直列に接続されたインダクタ及び第３のスイッチと、前記インダクタと前記第３のスイッチとの接続ノードと第１電源との間に該接続ノードから第１電源の方向に電流が流れるように接続されたダイオードと、前記第１、第２、第３スイッチを制御する制御手段とを備え、前記制御手段は、前記電圧付与手段により前記ＭＯＳトランジスタのゲートに所定電圧が付与されるときは、前記第１、第２、第３スイッチの全てをオフとし、前記ＭＯＳトランジスタのゲートへの所定電圧の付与が解除されたときに、前記第１、第３スイッチをオンとし、前記ＭＯＳトランジスタのゲートの電圧がローレベルに達した後、前記第２スイッチをオンとするとともに、前記第３スイッチをオフとする。
【０００７】
第１の態様によれば、前記電圧付与手段により前記ＭＯＳトランジスタのゲートに所定電圧が付与されるときは、前記第１、第２、第３スイッチの全てがオフとされる。これにより、前記ＭＯＳトランジスタのゲートが接地電圧とならず、前記電圧付与手段により所定電圧が付与される。また、前記ＭＯＳトランジスタのゲートへの所定電圧の付与が解除されたときには、前記第１、第３スイッチがオンとなるので、ゲートの電荷が第１スイッチ、インダクタ、第２スイッチを介してグランドに流れ、ゲートの電圧が低下する。このとき、インダクタに磁気エネルギーが蓄えられる。そして、前記ＭＯＳトランジスタのゲートの電圧がローレベルに達した後、前記第３スイッチがオフとなるとともに、前記第２スイッチがオンとなるので、インダクタに蓄えられたエネルギーによる電流が第２スイッチ及びダイオードを介して第１電源に回生することとなる。
【０００８】
第２の態様において、ＭＯＳトランジスタの駆動を制御することにより電圧変換を行う電圧変換回路であって、前記ＭＯＳトランジスタの駆動を制御するゲート駆動回路として前記第１の態様のゲート駆動回路を備えた電圧変換回路が提供される。
【０００９】
また、第３の態様において、ＭＯＳトランジスタのゲートを駆動するゲード駆動回路の制御方法が提供される。ゲート駆動回路は、前記ＭＯＳトランジスタのゲートに所定電圧を付与可能な電圧付与手段と、前記ＭＯＳトランジスタのゲートとグランドとの間に直列に接続された第１のスイッチ及び第２のスイッチと、前記第１のスイッチと前記第２のスイッチとの接続ノードとグランドとの間に直列に接続されたインダクタ及び第３のスイッチと、前記インダクタと前記第３のスイッチとの接続ノードと第１電源との間に該接続ノードから第１電源の方向に電流が流れるように接続されたダイオードとを備え、前記第１、第２、第３スイッチを制御する制御方法は、前記電圧付与手段により前記ＭＯＳトランジスタのゲートに所定電圧が付与されるときは、前記第１、第２、第３スイッチの全てをオフとし、前記ＭＯＳトランジスタのゲートへの所定電圧の付与が解除されたときに、前記第１、第３スイッチをオンとし、前記ＭＯＳトランジスタのゲートの電圧がローレベルに達した後、前記第２スイッチをオンとするとともに、前記第３スイッチをオフとする。
【００１０】
第３の態様によれば、第１の態様同様の作用が得られる。
【発明の効果】
【００１１】
本発明によれば、電源と出力との間に接続されたＭＯＳトランジスタにおいても、ＭＯＳトランジスタ駆動時のＭＯＳトランジスタのゲートの放電エネルギーを第１電源に回生することができる。これにより、ゲート駆動回路の消費電力を低減することができる。特に、電源（第２電源）と出力との間にＭＯＳトランジスタが接続されており、このＭＯＳトランジスタのゲートに対するハイレベルのゲート信号が高電圧の場合には、多くのゲート放電エネルギーを第１電源に回生することができ、大きな効果が得られる。また、出力とグランドとの間にゲートが接続されている場合においても、ゲートを高周波で駆動したときには、多くのゲート放電エネルギーを第１電源に回生することができ、大きな効果が得られる。さらに、電圧変換回路の消費電力を低減することができるという効果も得られる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態のゲート駆動回路の回路図である。
【図２】Ｈ側駆動回路の例を示す回路図である。
【図３】ゲート駆動回路の動作を示すタイミングチャートである。
【図４】ゲート駆動回路の動作を示す回路図である（時刻ｔ１〜ｔ２）。
【図５】ゲート駆動回路の動作を示す回路図である（時刻ｔ２〜ｔ３）。
【図６】ゲート駆動回路の動作を示す回路図である（時刻ｔ３以降）。
【図７】本実施形態のゲート駆動回路を有する電圧変換回路の回路図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
【００１４】
（第１の実施形態）
１．構成
図１は、本発明の実施形態のゲート駆動回路の回路図である。このゲート駆動回路には第１電源ＶＣＣ１（特許請求の範囲の第２電源に対応する）と第２電源ＶＣＣ２（特許請求の範囲の第１電源に対応する）の２つの電源が与えられている。第１電源ＶＣＣ１とグランド間には２つのＮｃｈＭＯＳトランジスタＱ１，Ｑ２が直列に接続されている。トランジスタＱ１とＱ２の接続ノードに出力ＯＵＴが接続されている。第１電源ＶＣＣ１側のトランジスタＱ１のゲートＨＶＧとインダクタＬ１の間にはスイッチＳ１が接続されている。インダクタＬ１とスイッチＳ１の接続ノードＮ１とグランドの間にはスイッチＳ２が接続されている。インダクタＬ１のもう一方の接続ノードＮ２には、第２電源ＶＣＣ２との間にダイオードＤ１が，グランドとの間にスイッチＳ３が、接続されている。スイッチＳ１、Ｓ２，Ｓ３はそれぞれボディダイオードＢＤｉを有している。また第１電源ＶＣＣ１側のトランジスタＱ１のゲートＨＶＧには、ゲートＨＶＧをハイレベルに駆動するＨ側駆動回路ＤＨが接続されている。グランド側のトランジスタＱ２のゲートＬＶＧには、ゲートＬＶＧをハイレベルまたはローレベルに駆動するＨ／Ｌ駆動回路ＤＨＬが接続されている。第１電源ＶＣＣ１は出力ＯＵＴにハイレベルを与えるための電源であり、第２電源ＶＣＣ２と同じか第２電源ＶＣＣ２より大きな値を取る。第２電源ＶＣＣ２はＨ側駆動回路ＤＨとＨ／Ｌ側駆動回路ＤＨＬの電源である。また、本ゲート駆動回路は、前記各スイッチＳ１〜Ｓ３、Ｈ側駆動回路ＤＨ、及びＨ／Ｌ側駆動回路ＤＨＬを後述するように動作制御する制御部ＣＬを有している。
【００１５】
図２はＨ側駆動回路ＤＨの一例を示す回路図である。ＳＧ１は図３のスイッチＳ１に流れる信号と同相の信号であり、ＳＧ１のハイレベルは第１電源ＶＣＣ１、ローレベルは接地電圧である。ＳＧ１はＳ１を入力とするレベルシフト回路（公知であり図示しない）により生成される。
【００１６】
２．動作
図３はゲート駆動回路の動作を示すタイミングチャートである。図３の時刻ｔ０の時点で、スイッチＳ１，Ｓ２，Ｓ３はすべてオフしており、トランジスタＱ１のゲートＨＶＧはＨ側駆動回路ＨＤからハイレベルが与えられている。トランジスタＱ２のゲートＬＶＧはＨ／Ｌ側駆動回路ＨＤＬからローレベル（接地電圧レベル）が与えられている。図４に時刻ｔ１−ｔ２における動作状態を示す。時刻ｔ１でＨ側駆動回路ＤＨがオフし、スイッチＳ１とＳ３がオンする。これにより、ゲートＨＶＧの電荷がインダクタＬ１に流れてインダクタＬ１に磁気エネルギーが蓄えられるとともに、トランジスタＱ１のゲートＨＶＧの電圧が低下し始める。図５に時刻ｔ２−ｔ３における動作状態を示す。ゲートＨＶＧの電圧がローレベルまで低下したタイミングｔ２でスイッチＳ２がオンして、ゲートＨＶＧの電圧がローレベルで固定される。接続ノードＮ１からインダクタＬ１に流れ込む電流は、スイッチＳ２を介して供給される。図６に時刻ｔ３以降における動作状態を示す。時刻ｔ３でスイッチＳ３がオフすると接続ノードＮ２の電圧が上昇し、インダクタＬ１を流れる電流はダイオードＤ１を経て第２電源ＶＣＣ２へと向かう。同時にトランジスタＱ２のゲートＬＶＧの電圧の立ち上げを始める。インダクタＬ１のエネルギーが残っていて接続ノードＮ２の電圧が“第２電源ＶＣＣ２の電圧＋ダイオードＤ１の順方向電圧（ＶＦ）“にクランプされている間は第２電源ＶＣＣ２に電流が流れる。Ｈ／Ｌ側駆動回路ＤＨＬにより時刻ｔ４でトランジスタＱ２のゲートＬＶＧがハイレベルに達している。
【００１７】
３．まとめ
本実施形態においては、第１電源ＶＣＣ１と出力ＯＵＴとの間に接続されたＭＯＳトランジスタＱ１のゲートＨＶＧを駆動するゲート駆動回路は、ＭＯＳトランジスタＱ１のゲートに所定電圧を付与可能なＨ側駆動回路ＤＨと、ＭＯＳトランジスタＱ１のゲートＨＶＧとグランドとの間に直列に接続された第１のスイッチＳ１及び第２のスイッチＳ２と、第１のスイッチＳ１と第２のスイッチＳ２との接続ノードＮ１とグランドとの間に直列に接続されたインダクタＬ１及び第３のスイッチＳ３と、インダクタＬ１と第３のスイッチＳ３との接続ノードＮ２と第２電源ＶＣＣ２との間に該接続ノードＮ２から第２電源ＶＣＣ２の方向に電流が流れるように接続されたダイオードＤ１と、第１、第２、第３スイッチＳ１，Ｓ２，Ｓ３を制御する制御部ＣＬとを備える。制御部ＣＬは、Ｈ側駆動回路ＤによりＭＯＳトランジスタＱ１のゲートＨＶＧに所定電圧が付与されるときは、第１、第２、第３スイッチＳ１，Ｓ２，Ｓ３の全てをオフとし、ＭＯＳトランジスタＱ１のゲートＨＶＧへの所定電圧の付与が解除されたときに、第１、第３スイッチＳ１，Ｓ３をオンとし、ＭＯＳトランジスタＱ１のゲートＨＶＧの電圧がローレベルに達した後、第２スイッチＳ２をオンとするとともに、第３スイッチＳ３をオフとする。
【００１８】
このような構成によれば、第１電源ＶＣＣ１と出力ＯＵＴとの間に接続されたＭＯＳトランジスタＱ１においても、ＭＯＳトランジスタＱ１駆動時のゲートの放電エネルギーを、グランドに捨ててしまわずに、第２電源ＶＣＣ２に回生することができる。これにより、ゲート駆動回路の消費電力を低減することができる。特に、ＭＯＳトランジスタＱ１のゲートＨＶＧに対するゲート信号のハイレベルが高電圧の場合に、多くのゲート放電エネルギーが第２電源ＶＣＣ２に回生されることとなり、大きな効果が得られる。
【００１９】
４．その他の実施の形態
上記実施形態においては、第１電源ＶＣＣ１と出力ＯＵＴとの間に接続されたＭＯＳトランジスタＱ１に本発明のゲート駆動回路を適用した。しかし、本発明は、ソースがグランドに接続されたＭＯＳトランジスタＱ２、すなわち出力ＯＵＴとグランドとの間に接続されたＭＯＳトランジスタＱ２にも適用可能である。その場合のゲート駆動回路としては前述のものを利用することができる。特に、ＭＯＳトランジスタＱ２のゲートＬＶＧを高周波で駆動したときに、多くのゲート放電エネルギーが第２電源ＶＣＣ２に回生されることとなり、大きな効果が得られる。
【００２０】
前記実施形態のゲート駆動回路は、スイッチング素子を備えたＡＣ／ＤＣコンバータ（整流装置）、ＤＣ／ＡＣコンバータ（インバータ）、ＤＣ／ＤＣコンバータ等の電圧変換回路に適用することができる。図７は、ＡＣ／ＤＣコンバータ１００の回路図であり、このＡＣ／ＤＣコンバータ１００のスイッチング素子Ｆ（ＭＯＳトランジスタ）の駆動回路２００として前記実施形態のゲート駆動回路を適用している。ＡＣ／ＤＣコンバータ１００のゲート駆動回路２００に前記実施形態のゲート駆動回路を適用することにより、ＡＣ／ＤＣコンバータ１００において、スイッチング素子Ｆ（ＭＯＳトランジスタ）駆動時のゲートの放電エネルギーを電源に回生させて、ゲート駆動回路２００の消費電力を低減することが可能となる。つまり、ＡＣ／ＤＣコンバータ１００の消費電力を低減することができる。
【符号の説明】
【００２１】
ＣＬ      制御部
Ｄ１      ダイオード
Ｌ１      インダクタンス
Ｑ１      ＭＯＳトランジスタ（第１電源と出力との間に接続されたＭＯＳトランジスタ）
Ｑ２      ＭＯＳトランジスタ（出力とグランドとの間に接続されたＭＯＳトランジスタ）
Ｓ１      第１のスイッチ
Ｓ２      第２のスイッチ
Ｓ３      第３のスイッチ
ＶＣＣ１  第１電源（特許請求の範囲の第２電源）
ＶＣＣ２  第２電源（特許請求の範囲の第１電源）
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００８−１８２３８１号公報
【非特許文献】
【００２３】
【非特許文献１】Ａ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ Ｇａｔｅ Ｄｒｉｖｅｒ Ａｃｈｉｅｖｉｎｇ Ｓｗｉｔｃｈｉｎｇ Ｌｏｓｓ Ｓａｖｉｎｇｓ ａｎｄ Ｇａｔｅ Ｅｎｅｒｇｙ Ｒｅｃｏｖｅｒｙ ａｔ １−ＭＨｚ（ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＰＯＷＥＲ ＥＬＥＣＴＲＯＮＩＣＳ，ＶＯＬ.２３，ＮＯ.２，ＭＡＲＣＨ ２００８，Ｐ.６７８−６９１）
【図１】
2011166683.tif 000003
【図２】
2011166683.tif 000004
【図３】
2011166683.tif 000005
【図４】
2011166683.tif 000006
【図５】
2011166683.tif 000007
【図６】
2011166683.tif 000008
【図７】
2011166683.tif 000009