(57)【要約】【課題】ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置において、チャネル抵抗を抑制した上で、高温下における動作時にゲート電極に高電界を印加しても、閾値電圧が経時的に変動しない安定したSiC-ＭＯＳFETを提供する。【解決手段】ワイドバンドギャップ半導体材料の基板１上に、組成比で９０％以上の二酸化珪素膜を母体とし且つ１０％以下の窒素で主に構成される絶縁膜４を形成した絶縁膜構造体であって、絶縁膜４とワイドバンドギャップ半導体材料基板１との界面近傍において、珪素組成比、及び、炭素組成比が急激に変化する遷移領域を有する。遷移領域において酸素濃度が二酸化珪素中の酸素濃度の９０％になる位置を界面と定義した時に、その界面からの距離が酸化膜側で５nm以下、炭化珪素側で５nm以下の領域に含まれる窒素濃度は、面積密度で５．０×１０１３ｃｍ−２より高く、１．６×１０１４ｃｍ−２未満に設定される。【選択図】図１１
2011082454.tif 000002
【特許請求の範囲】
【請求項１】
ワイドバンドギャップ半導体材料の基板上に、組成比で９０％以上の二酸化珪素膜を母体とし且つ１０％以下の窒素で主に構成される絶縁膜を形成した絶縁膜構造体であって、
前記絶縁膜と前記ワイドバンドギャップ半導体材料基板との界面近傍において、珪素組成比、及び、炭素組成比が急激に変化する遷移領域を有し、
前記遷移領域において酸素濃度が前記二酸化珪素中の酸素濃度の９０％になる位置を界面と定義した時に、前記界面からの距離が二酸化珪素側で５nm以下、炭化珪素側で５nm以下の領域に含まれる窒素濃度が面積密度で５．０×１０１３ｃｍ−２より高く、１．６×１０１４ｃｍ−２未満である
ことを特徴とする絶縁膜構造体。
【請求項２】
請求項１記載の絶縁膜構造体を有する半導体装置であって、
前記絶縁膜構造体のワイドバンドギャップ半導体材料からなる基板はｎ型であり、
前記基板上に形成され、前記ｎ型のワイドバンドギャップ半導体材料からなるドリフト層と、
前記ドリフト層内に設けられたｐ型のウェルと、
前記ウェル内に設けられたｎ型不純物領域と、
前記ｎ型不純物領域と前記ドリフト層とを繋ぐように、少なくとも前記ウェルの表面上に形成された表面チャネル層と、
前記表面チャネル層の上に形成された前記ワイドバンドギャップ半導体基板上絶縁膜構造体の絶縁膜であるゲート絶縁膜と、
前記ゲート絶縁膜の上に形成されたゲート電極と、
前記ｎ型不純物領域と電気的に接続されたソース電極と、
前記基板の前記ドリフト層が形成された面と反対側の面に設けられたドレイン電極とを備えた
ことを特徴とする半導体装置。
【請求項３】
請求項１に記載の絶縁膜構造体において、
前記ワイドバンドギャップ半導体材料は、炭化珪素である
ことを特徴とする絶縁膜構造体。
【請求項４】
請求項２に記載の半導体装置において、
前記ワイドバンドギャップ半導体材料は、炭化珪素である
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイドバンドギャップ半導体基板上に形成した絶縁膜構造体及びこれを用いた半導体装置に関し、特に、ワイドバンドギャップ半導体材料として例えば炭化珪素を用いた半導体装置に関する。
【背景技術】
【０００２】
ワイドバンドギャップ半導体は、耐圧が高く、大電流を流すことができる半導体装置（パワーデバイス）の半導体材料として注目されている。ワイドバンドギャップ半導体の材料のなかでも、例えば炭化珪素（シリコンカーバイド：ＳｉＣ）は、特に高い絶縁破壊電界を有するので、次世代の低損失パワーデバイスに最適な半導体であるとして期待されている。特に、ユニポーラのスイッチングデバイスであるＳｉＣ-ＭＯＳＦＥＴは高速動作が可能であるために、パワーユニットの小型化・低損失化を実現するための鍵となるデバイスとして近年注目されている。
【０００３】
ＳｉＣ基板上には熱酸化により良質の二酸化珪素膜を形成できるので、二酸化珪素膜をゲート絶縁膜として用いた絶縁ゲート型のＳｉＣ−パワーＭＯＳＦＥＴの開発が積極的に進められている。
【０００４】
熱酸化により炭化珪素基板上に形成した二酸化珪素膜をゲート絶縁膜として有するSiC-ＭＯＳ界面は、高密度の界面準位密度（Dit）を含みＭＯＳＦＥＴのチャネル移動度は著しく低い。近年、この課題を解決するために、高温の酸化雰囲気における熱酸化による二酸化珪素膜形成、又は、ＣＶＤによる二酸化珪素堆積膜形成後に、高温のアンモニア雰囲気（ＮＨ３）、亜酸化窒素（Ｎ２Ｏ）ガス雰囲気、又は一酸化窒素（ＮＯ）ガス雰囲気で窒化することにより、ＭＯＳ界面の高品質化を図る製造プロセスが開発された。このようなプロセスを経て形成された絶縁膜を有するＭＯＳ界面は、界面準位密度（Dit）を大幅に低減することができ、チャネル移動度の大幅な改善を実現することができる。
【０００５】
特に、窒化量を大きくして行くと、その程度に応じて、界面準位密度（Dit）が低減する事実は本発明者等も実験で確認している。ここで、窒化量という言葉が意味するところを説明しておく。窒化量とは、ＳｉＯ２/ＳｉＣ界面の窒化度合いのことを意味する。SiO2/SiC界面における窒素濃度、窒素の面積積分密度と等価の概念である。窒化量が大きいということは、SiO2/SiC界面近傍の窒素濃度、又は、界面近傍の窒素の面積積分密度が高いということと等価であるし、逆に、窒化量が小さいということは、SiO2/SiC界面近傍の窒素濃度、又は、界面近傍の窒素の面積密度が低いということと等価である。非特許文献１において、窒化量が大きいと界面準位密度（Dit）が低減することが確認されており、本発明者等の得た結果と矛盾しない。
【０００６】
従来は、界面準位密度（Dit）、特に、電導帯近傍に存在する高密度の界面準位密度（Dit）を低減すればするほど、チャネル移動度といった特性がより改善すると考えられており、それを実現する重い窒化処理、すなわち、SiO2/SiC界面近傍の窒素濃度、又は、界面近傍の窒素の面積密度をより大きくできるプロセスが良いと考えられていた。
【０００７】
そのために、SiO2/SiC界面を実現する手段として、ゲート酸化膜形成後に高温一酸化窒素（NO）雰囲気での熱処理（１１７５℃、2時間）、又は、１０００℃以上でのNH3雰囲気における熱処理といった絶縁膜形成プロセスが標準的に用いられてきた。
【０００８】
このような処理を実施した結果、面積密度で２×１０１４ｃｍ−２以上の窒素が、SiO2/SiC界面近傍に蓄積することが判っており、このような構造がSiC-MOSFETのゲート絶縁膜には最適な構造であると考えられてきた。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】J. Appl. Phys., Vol.93, No.5, 2719（2003）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
そのような背景技術の中、SiCパワーＭＯＳFETの実用化への課題は、SiC-ＭＯＳ構造の信頼性確保である。本発明者等がSiC-ＭＯＳ構造の信頼性評価を進めていったところ、SiC-ＭＯＳ界面における電気特性安定性に大きな課題があることが判明した。以下、その内容を説明する。
【００１１】
SiCパワーＭＯＳFETは、その駆動時には、ゲート電極に、正電圧、負電圧の双方の極性で高電圧を印加しなければならない。その際に、ゲート絶縁膜部に印加される電界強度の大きさは、２MV/cm〜４MV/cm程度にまで達する。このように大きな電界をゲート絶縁膜に印加しながらデバイスを駆動することになるが、その場合、ある条件下では、SiC-ＭＯＳFETの閾値電圧（Vth）が不安定となり、経時的に変動する現象が観測された。特に、高温下でのデバイス動作時に、SiC-ＭＯＳFETの閾値電圧（Vth）が、大きく変動する現象が観測された。SiCパワーＭＯＳFETのスイッチング損失を低減するためには、オン時、及び、オフ時の時間を短かくすることに効果があるが、デバイスをそのように駆動するためには、デバイスのオフ時にゲート電極に負バイアスを印加する駆動方式が有効である。特に、そのようなデバイス駆動方式でSiCパワーＭＯＳFETを使用する場合に、閾値電圧（Vth）が経時的に変動し、不安定な状態になることが判明した。
【００１２】
本発明者等は、この閾値安定性の現象機構を解析するために、以下に記す代表的な実験を実施した。先ず、図１２に示すＭＯＳキャパシタを準備した。このＭＯＳキャパシタには、下地であるSiC基板部にP型領域が配置されている（図１２に示したＭＯＳキャパシタの詳細構造については後述する）。
【００１３】
本実験に使用したデバイスのゲート酸化膜は、ドライ酸素雰囲気で酸化膜を形成した後に、高温の一酸化窒素（NO）ガス雰囲気で窒化することで形成された。SiO2/SiC界面近傍の窒素の面密度が、２．５×１０１４ｃｍ−２に設定されている。
【００１４】
本デバイスに、１５０℃の高温下で、ゲート電極に負側の極性で、絶縁膜の電界強度が３MV/ｃｍとなるようにゲート電圧を印加した状態でフラットバンド電圧（Vfb）及び閾値電圧（Vth）をモニターした。試験時のゲート電極への印加電圧のタイムチャートを図１７に示す。その結果、図１８に示すように、CV曲線が負側に大きくシフトする現象が観測された。
【００１５】
このことは、高温雰囲気でゲート電極への負バイアス下で放置することにより、ＭＯＳ構造におけるSiO2/SiC界面近傍に、又は、絶縁膜（SiO2膜）中に正の固定電荷が溜まったことを示す現象である。
【００１６】
また、本発明者等は、同様の実験として以下に示す代表的な実験を実施した。図１３に示すＭＯＳキャパシタを準備した。このＭＯＳキャパシタは下地であるSiC基板部に高濃度のN型領域を有する。特に注意しておくべき点は、本構造にはキャリアであるホールの供給源がチャネル部に隣接されていない点である。この構造に、同様に１５０℃の温度下で、ゲート電極に負側の極性で、絶縁膜の電界強度が３MV/ｃｍとなるようにゲート電圧を印加した状態で放置し、ＭＯＳキャパシタのフラットバンド電圧（Vfb）及び閾値電圧（Vth）をモニターした。その結果、図１３に示すような構造では、前構造で見られたCV曲線の負側のシフトが全く見られなかった。
【００１７】
また、上の２つの実験を室温において実施したが、ＭＯＳキャパシタのフラットバンド電圧（Vfb）及び閾値電圧（Vth）の経時的な変動は見られなかった。
【００１８】
これらの実験結果を合わせて考えると、下地であるSiC基板部にチャネル部に隣接する形でホール供給源となるP型領域を有するＭＯＳ構造でのみ、高温・負バイアスの電界を印加した場合、フラットバンド電圧（Vfb）及び閾値電圧（Vth）が負側にシフトすることが判った。
【００１９】
これらの結果から、フラットバンド電圧（Vfb）及び閾値電圧（Vｔｈ）が負側にシフトする現象は、正の電荷であるホールがSiO2/SiC界面、又は、絶縁膜中に経時的に徐々に、溜まったことにより起こったものであると考えられる。また、この現象は、SiO2/SiC界面近傍に高密度のホールトラップが存在するために、ホール（正の電荷）がホールトラップにトラップされて行くことで起こった現象であると推察することができる。
【００２０】
つまり、SiC-MOSFETの閾値電圧（Vth）の不安定性は、MOS界面あるいは酸化膜中に存在する高密度のホールトラップセンターに、ホールが経時的にトラッピングされることで起こる現象に起因するものであると考えられる。フラットバンド電圧（Vfb）及び閾値電圧（Vｔｈ）の経時的な変動速度は遅く、このトラッピング現象の時定数は非常に長いものである。
【００２１】
上の現象の解析に加えて、界準位密度のエネルギー分布を調べるために、図５に示す構造のMOSキャパシタを用いてCV解析を実施した。その結果、図１０（C）に示す波形を得た。ゲート電圧をプラスからマイナスに掃印した波形と、ゲート電圧をマイナスからプラスに掃引した波形は重なることはなく、ヒステリシスを有するものであった。但し、フラットバンド容量での波形の違いは、０．２V程度であり、１０回以上測定を繰り返し行ってもヒステリシスの値が変わることはなく、安定した挙動を示した。通常、パワーデバイスの場合には閾値電圧が３Vに設定されるために、このヒステリシス量は、デバイス動作上は問題が無い結果である。
【００２２】
また、上の実験とは対照的な実験として、SiO2/SiC界面近傍に窒素を含まないMOS構造体の解析を同様の手順で解析を行った。以下、その結果を説明する。
【００２３】
本実験に使用したデバイスのゲート酸化膜は、ドライ酸素雰囲気で酸化膜を形成した後に、高温の一酸化窒素（NO）ガス雰囲気で窒化処理をせずに形成した。SiO2/SiC界面近傍の窒素の面密度は、１×１０１３ｃｍ−２以下であった。
【００２４】
１５０℃の高温下で、ゲート電極に負側の極性で、絶縁膜の電界強度が３MV/ｃｍとなるようにゲート電圧を印加した状態でフラットバンド電圧（Vfb）及び閾値電圧（Vth）をモニターした結果、CV曲線が負側にシフトする現象が観測された。しかし、その変動量は、SiO2/SiC界面近傍の窒素の面密度が１×１０１３ｃｍ−２以下である場合、面密度が２．５×１０１４ｃｍ−２の場合と比較して１/３以下の変動量に抑制できることが判明した。
【００２５】
しかし、SiO2/SiC界面近傍に含まれる界面窒素量が小さい場合には、閾値（Vth）安定性が改善されるものの、図１０（Ａ）に示すようにCV波形に大きなヒステリシスが出現することが判明した。このCV波形のヒステリシスの起源は界面準位によるものであると考えられる。
【００２６】
ここで注意しなければならないことは、上で説明したホールトラップの正体は、時定数が長い界面準位に起因するものである可能性がある。ただし、現時点においては、ホールトラップの起源が界面準位にあるのか、酸化膜中欠陥に起因するトラップにあるのかは解明されていない。従って、閾値（Vth）不安定性に影響を及ぼす起源の候補として、CV波形のヒステリシスに影響を及ぼすものを“時定数の短い界面準位”、閾値電圧（Vth）不安定性に影響を及ぼすものは“時定数の長いホールトラップ”という呼び名で区別することとする。
【００２７】
SiO2/SiC界面に窒素を添加しない場合に発生するCV波形のヒステリシスの問題は、一旦、瞬間的に負バイアスを印加すれば、それに応じて閾値電圧（Vth）が変動することを示唆する現象である。この問題は先に説明したとおり、界面準位が伝導帯の電子、価電子帯のホールと比較的短い時定数で電荷のやり取りをすることに起因している。
【００２８】
SiO2/SiC界面に高濃度の窒素を添加した場合に発生する閾値電圧（Vth）の変動や不安定性は、長い時定数のホールトラップに起因しており、SiO2/SiC界面に窒素を添加しない場合に発生するCV波形のヒステリシスとはメカニズムの異なる現象である。
【００２９】
閾値電圧（Vth）の変動や不安定性の問題、CV波形のヒステリシスの問題は、同時に克服しなければならない課題である。
【００３０】
以上のように、SiC−ＭＯＳFETの閾値電圧（Vth）が不安定になる（時定数が遅い場合と早い場合を含む）現状の課題を説明してきたが、これらの現象は、Si-ＭＯＳFET、Si-IGBTといったデバイスでは、いっさい問題とならない課題である。従って、SiC-ＭＯＳ構造は、SiO2/SiC界面に窒素（N）をドープする点ではSi-ＭＯＳ構造に似ているが、電気的特性の違いを考慮すると、全く異なる別の構造体であると考えなければならない。この違いは、SiとSiC結晶密度の違いから来る、SiO2との界面における、歪量、欠陥量の違いにより起こるものなのか、SiとSiCのバンド構造の違いから起こるものなのかは現時点では明らかではない。
【００３１】
本発明者等は、閾値電圧（Vth）の不安定性が、特に、重い窒化を施したゲート絶縁膜で顕著に見られたために、このホールトラップセンターは、窒素原子を含む構造体が担っているものであると考えた。ＭＯＳ界面におけるホールトラップの起源となるトラップセンターを低減できれば、この課題が解決できるものであると考えた。
【００３２】
ホールトラップの起源として窒素が関与する構造体にあることを示すために、本発明者等は、ゲート酸化膜形成時のプロセス条件に着目した実験を実施した。具体的には、SiO2/SiC界面における窒素の面積濃度を制御し、窒化量を増やした条件（重い窒化）、窒化量を抑制した（軽い窒化）条件を適用した試料を準備し、上述した試験を実施し比較検討した。その内容を以下に簡単に説明する。
【００３３】
ゲート酸化膜の形成は、ドライO2酸化によるSiO2膜の形成、高温、一酸化窒素（NO）ガス雰囲気におけるアニール処理（窒化）により構成されるのは、前記背景技術において説明した通りである。一酸化窒素（NO）ガスは、窒化力が強く、SiC-ＭＯＳ界面窒化力も極めて大きい。高温であればあるほど、処理が長時間になればなるほど、また、一酸化窒素（NO）ガスの分圧が高ければ高いほど、窒化量は大きくなる。ここで、窒化量の定義に関しては前記背景技術で定義したものと同義である。
【００３４】
その結果、窒化量が大きいSiC-ＭＯＳ界面では、この高温・負バイアス印加後に、より大きなVfb、Vthの変動量が得られるものであった。
【００３５】
逆に、窒化量が小さいSiC-ＭＯＳ界面では、この高温・負バイアス印加後に、Vfb、Vthの変動量はより小さなものになるという結果が得られた。
【００３６】
また、全く窒化処理を施していないSiC-ＭＯＳ界面では、この高温・負バイアス印加後の変動が無くなることは無いものの、最小に抑制できることが判った。
【００３７】
SiC-MOS界面における窒化量（窒素量）が、SiC-MOS界面安定性に大きく影響を及ぼすというこれらの結果から、本発明者等は、SiO2/SiC界面近傍における窒素原子を含む構造体がホールをトラップし易い構造になっているのではないかと予想したのである。
【００３８】
そこで、公開されている文献を調べてみると、例えばMaterials Science Forum Vols. 600-603(2009) p803-806に示されている通り、図８（B）に示す構造が、ホールトラップ源となり得ることが判った。
【００３９】
SiC-ＭＯＳ界面における窒素の面積密度が２.５×１０１４ｃｍ−２程度の場合、閾値の変動量は、１０１２ｃｍ−２程度の正の電荷に相当し、窒素全てがホールトラップ源になることではないと考えられる。総窒素量の１％未満程度の窒素がホールをトラップするような構造体となっており、高温の負バイアス下でホールを吸収しVfb、Vｔｈを変動させているものであると考えられる。
【００４０】
絶縁膜中、及び、絶縁膜/SiC界面近傍への電荷トラップはＭＯＳデバイスのフラットバンド電圧（Ｖｆｂ）に時間的な変動の原因となり、その結果、閾値電圧（Ｖｔｈ）の時間的な変動をもたらす。
【００４１】
これらの不具合を完全に解決するための一つの手段としては、窒化処理を施さない、つまり、ＭＯＳ界面に窒素が含まないような構造が理想的である。
【００４２】
しかし、前記背景技術で説明した通り、窒化処理を施さない場合には、高密度の界面準位密度（Dit）を含み、ＭＯＳＦＥＴのチャネル移動度は著しく低くなり、そのようなＭＯＳ界面を有するデバイスは、チャネル抵抗が著しく増大し、それに伴い規格化オン抵抗も著しく大きくなり、実用化が難しい。また、詳細なCV解析で見られたＭＯＳ電気特性のヒステリシスの問題は、オン抵抗の増大よりも深刻な問題であり、界面窒化処理を全く施さないSiC-ＭＯＳFETの実用化は、困難である。
【００４３】
そこで、本発明者等は、界面窒化は実施するが、界面窒化量を抑制することを考えた。
【００４４】
詳細なCV解析で見られたＭＯＳ電気特性のヒステリシスの問題では、SiO2/SiC界面における窒素量とヒステリシスの大きさとには相関関係が見られ、窒素量をある値まで増やしていけば、デバイスの使用に耐え得る程度のヒステリシス量を実現できることが判った。この結果は、界面窒素量の好適な範囲に下限値があることを示すものである。
【００４５】
他方、従来技術である重い窒化を適用した場合では、SiC−ＭＯＳのVth、Vfbの安定性を達成することはできない。SiC-ＭＯＳ界面における界面窒化量を増やして行けば行くほど、閾値の変動量は大きくなる。しかし、界面窒化量を増やしても、ある量までは界面準位密度は低減し、チャネル抵抗は低減するが、窒化量をそれ以上増やしても、これらを改善できない臨界となる界面窒素量の上限値があることが判明した。
【００４６】
本発明者等は、これらのことを鑑み、界面窒素量をある好適な範囲で制御することにより、チャネル品質（低界面準位密度、高チャネル移動度）と、SiC-ＭＯＳ界面における閾値（Vth）安定性を両立できるのではないかと考え、検討した。つまり、チャネル品質と、高温時におけるSiC-ＭＯＳデバイスの閾値（Vth）安定性は、トレードオフの関係にあり、本課題が、実用上、回避できる好ましい窒化量の好適な範囲があるのではないかと考え検討を行った。
【００４７】
その結果、Vth変動範囲を３V程度まで抑制し、かつ、ＳｉＣパワーＭＯＳＦＥＴのチャネル抵抗が事実上増大しなく、トランジスタにゲート電圧を印加した際にヒステリシスを実用上問題のない好適な範囲を見つけることに成功した。ここで、Vth低下基準を３Vに設定した理由は、一般的なパワーデバイスの場合、閾値の設定電圧は３V程度に設定される。仮に、３V以上閾値電圧が低下してしまえば、ノーマリーオンデバイスとなり、ゲート電圧を０Vにしても素子としてオフできないことになる。
【００４８】
そこで、最悪でも閾値電圧（Vth）低下の目標を３V以内に設定し、これを達成できる要件を調査した。
【００４９】
その結果、上で制約した条件を満たす好適な窒化量範囲が存在することが判明した。
【００５０】
本発明の目的は、従来技術の課題の少なくとも１つを解決するためになされたものであって、SiC−ＭＯＳFETを実際のパワー回路に適用した際に、安全で安定した動作を提供できる高性能なワイドバンドギャップ半導体装置を提供することにある。
【課題を解決するための手段】
【００５１】
前記を達成するため、請求項１記載の発明の絶縁膜構造体は、ワイドバンドギャップ半導体材料の基板上に、組成比で９０％以上の二酸化珪素膜を母体とし且つ１０％以下の窒素で主に構成される絶縁膜を形成した絶縁膜構造体であって、前記絶縁膜と前記ワイドバンドギャップ半導体材料基板との界面近傍において、珪素組成比、及び、炭素組成比、及び、酸素組成比が急激に変化する遷移領域を有し、前記遷移領域において酸素濃度が前記二酸化珪素膜中の酸素濃度の９０％になる位置を界面と定義した時に、その界面からの距離が二酸化珪素膜側で５nm以下、炭化珪素側で５nm以下の領域に含まれる窒素濃度が面積密度で５．０×１０１３ｃｍ−２より高く、１．６×１０１４ｃｍ−２未満であることを特徴とする。
【００５２】
但し、二酸化珪素膜の厚みが５nm以下の場合は、二酸化珪素の最表面から、炭化珪素側で５nm以下の領域に含まれる窒素濃度が面積密度で５．０×１０１３ｃｍ−２より高く、１．６×１０１４ｃｍ−２未満であることを特徴とする。
【００５３】
請求項２記載の発明は、前記請求項１記載のワイドバンドギャップ半導体基板上絶縁膜構造体を有する半導体装置であって、前記ワイドバンドギャップ半導体基板上絶縁膜構造体のｎ型のワイドバンドギャップ半導体材料からなる基板と、前記基板上に形成され、前記ｎ型のワイドバンドギャップ半導体材料からなるドリフト層と、前記ドリフト層内に設けられたｐ型のウェルと、前記ウェル内に設けられたｎ型不純物領域と、前記ｎ型不純物領域と前記ドリフト層とを繋ぐように、少なくとも前記ウェルの表面上に形成された表面チャネル層と、前記表面チャネル層の上に形成された前記ワイドバンドギャップ半導体基板上絶縁膜構造体の絶縁膜であるゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記ｎ型不純物領域と電気的に接続されたソース電極と、前記基板の前記ドリフト層が形成された面と反対側の面に設けられたドレイン電極とを備えたことを特徴とする。
【００５４】
請求項３及び４記載の発明は、前記請求項１又は２に記載のワイドバンドギャップ半導体基板上絶縁膜構造体又は半導体装置において、前記ワイドバンドギャップ半導体材料は、炭化珪素であることを特徴とする。
【００５５】
以上により、請求項１〜４記載の発明では、窒化処理されたSiO2/SiC界面が有するSiC-ＭＯＳCの改善された電気的安定性を達成できるものである。
【００５６】
つまり、チャネル抵抗の増加を抑制した上で、SiCパワーＭＯＳＦＥＴを使用時にVfb、Vthの変動量を抑制できる、使用者が使用し易いより安定した電気特性を有するSiC-ＭＯＳデバイスを提供することが可能となる。
【００５７】
具体的には、ＳｉＣ−ＭＯＳ界面における重い窒化条件（窒素面密度が２．５×１０１４ｃｍ−２程度に設定した場合）で、大きな問題となったSiC-ＭＯＳの高温・負バイアス時の電気特性不安定性を、軽い窒化条件（窒素面密度が１．６×１０１４ｃｍ−２程度以下に設定した場合）を適用することにより、ＳｉＣパワーＭＯＳＦＥＴの閾値変動量を３Ｖ以内に抑制できるようになることを見い出した。
【００５８】
また、窒素濃度を小さく設定した場合に問題となる界面準位密度の増大、ＭＯＳ電気特性のヒステリシスの問題は、SiO2/SiC界面の窒素面密度を５．０×１０１３ｃｍ−２程度以上に設定することにより、実用上問題のないレベルまでヒステリシス量を低減できることを見出した。
【００５９】
その際に、チャネル抵抗の増大の問題においても、SiO2/SiC界面の窒素面密度を５．０×１０１３ｃｍ−２程度以上に設定することにより、極端な増大を避けることが可能であることが判明した（最大でも１．５倍程度）。
【００６０】
従って、SiO2/SiCの界面窒素面密度は、５．０×１０１３ｃｍ−２以上、１．６×１０１４ｃｍ−２以下に設定すれば、SiCパワーＭＯＳFETの高温動作時における閾値安定性を確保でき、高温でもSiC−ＭＯＳFETのノーマリーオフ動作を保証できるものとなる。また、この好適な範囲にある窒化を適用したゲート酸化膜を保有するSiC-ＭＯＳFETは、界面準位密度の増大によるヒステリシスの増大、及び、チャネル移動度低下に起因するチャネル抵抗の極端な増大を抑制することが可能となった。
【００６１】
尚、上で説明した効果は、SiCのSi面（0001）面上にチャネルを有するデバイスにて効果が絶大であるが、その他の面方位（例えば、C面（0001-）面、（112-0）面、（033-8）面）上にチャネルを有するデバイスにおいても同様の効果がある。
【００６２】
従って、トレンチ（溝）を有するUＭＯＳFETの構造に適用しても、前記した効果は同様に奏される。
【発明の効果】
【００６３】
以上説明したように、請求項１〜４記載の発明によれば、チャネル抵抗の増加を抑制した上で、SiCパワーＭＯＳＦＥＴを使用時にVfb、Vthの変動量を抑制できる、使用者が使用し易いより安定した電気特性を有するSiC-ＭＯＳデバイスを提供することが可能となる。
【図面の簡単な説明】
【００６４】
【図１】本発明による半導体装置の第１の実施形態において、SiC-ＭＯＳデバイスに、高温下においてゲート負バイアスに印加した場合のフラットバンド電圧Vfbの変化のストレス時間依存性を示す図である。
【図２】SiC-ＭＯＳの界面準位密度のエネルギー分布の条件依存性を示す図である。
【図３】SiC-ＭＯＳの界面準位密度（積分量）の条件依存性を示す図である。
【図４】SiO2/SiC界面における条件（C）と条件（D）での窒素分布を示す図である。）
【図５】SiC-ＭＯＳの条件（C）と条件（D）でのCV曲線を示す図である。
【図６】SiC-ＭＯＳの界面準位密度のエネルギー分布の条件依存性を示す図である。
【図７】界面準位消滅の機構例を示す図である。
【図８】ホールトラップ発生の機構例を示す図である。
【図９】SiC-ＭＯＳFETのチャネルシート抵抗の条件依存性を示す図である。
【図１０】界面窒素が有・無のCV解析結果を示す図である。
【図１１】ＭＯＳキャパシタ断面図（下地がドリフト層である場合）を示す図である。
【図１２】ＭＯＳキャパシタ断面図（下地がP型領域である場合）を示す図である。
【図１３】ＭＯＳキャパシタ断面図（下地が高濃度N型領域である場合）を示す図である。
【図１４】ＭＯＳキャパシタ断面図（下地がP型領域で電子供給源を具備）を示す図である。
【図１５】ＭＯＳキャパシタ断面図（下地がドリフト層でホール供給源を具備）を示す図である。
【図１６】DＭＯＳFET断面構造を示す図である。
【図１７】閾値変動を調査するためのゲートストレス印加タイムチャートを示す図である。
【図１８】重い窒化を施されたゲート絶縁膜を有する図１１に示すＭＯＳ構造の高温・負バイアスにおけるストレス試験結果を示す図である。
【図１９】軽い窒化２を施されたゲート絶縁膜を有する図１１に示すＭＯＳ構造の高温・負バイアスにおけるストレス試験結果を示す図である。
【図２０】重い窒化を施されたゲート絶縁膜を有する図１２に示すＭＯＳ構造の高温・負バイアスにおけるストレス試験結果を示す図である。
【図２１】軽い窒化２を施されたゲート絶縁膜を有する図１２に示すＭＯＳ構造の高温・負バイアスにおけるストレス試験結果を示す図である。
【図２２】重い窒化を施されたゲート絶縁膜を有する図１３に示すＭＯＳ構造の高温・負バイアスにおけるストレス試験結果を示す図である。
【図２３】軽い窒化２を施されたゲート絶縁膜を有する図１３に示すＭＯＳ構造の高温・負バイアスにおけるストレス試験結果を示す図である。
【図２４】本発明による半導体装置の第１の実施形態において、SiC-ＭＯＳデバイスに、高温下においてゲート負バイアスに印加した場合のフラットバンド電圧Vfb、閾値電圧Vthの経時変動を示す図である。
【図２５】重い窒化を施されたゲート絶縁膜を有する図１２に示すＭＯＳ構造の高温・正バイアスにおけるストレス試験結果を示す図である。
【図２６】軽い窒化２を施されたゲート絶縁膜を有する図１２に示すＭＯＳ構造の高温・正バイアスにおけるストレス試験結果を示す図である。
【図２７】本発明による半導体装置の第１の実施形態において、SiC-ＭＯＳデバイスに、高温下においてゲート正バイアスに印加した場合のフラットバンド電圧Vfb、閾値電圧Vthの経時変動を示す図である。
【図２８】本実施形態におけるSiO2/SiC界面の定義を説明する図である。
【発明を実施するための形態】
【００６５】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００６６】
（第１の実施形態）
ワイドバンドギャップ半導体材料であるSiC基板上にゲート絶縁膜としてSiO2膜を形成するプロセスとして、ドライ酸素雰囲気での熱酸化により形成するのが標準的である。温度が１１００℃以上の雰囲気において９９．９９９９９％以上の高純度の酸素（O2）雰囲気にて熱処理を実施することにより、高純度なSiO2膜を形成することが可能である。
【００６７】
例えば、１２００℃にて、２時間３０分程度、熱酸化を実施することにより、６５〜７５ｎｍ程度のＳｉＯ２膜厚を得ることが可能である。
【００６８】
雰囲気として、不純物ガスで希釈を行いながら実施しても、酸化レートが遅くなるだけであり、品質としては同等のＳｉＯ２膜を得ることができる。ここで、不純物ガスは、窒素（N2）ガス、Ar（アルゴン）ガスであれば良い。
【００６９】
また、酸化温度を１１５０℃に低減してゲート絶縁膜を形成したとしても、酸化レートが遅くなるだけであり、酸化時間を延長することにより、所望の膜厚のゲート絶縁膜を得ることが可能となる。
【００７０】
また、酸化温度を１４００℃近くまで高温にすれば、短時間で膜を形成することが可能となるが、SiO2/SiC界面におけるラフネスが大きくなる。
【００７１】
ゲート酸化の好適な温度範囲としては、１１５０℃〜１２５０℃までの温度で、時間を調整しながら所望の膜厚が得られるような条件で熱酸化を実施するのが好ましい。
【００７２】
SiC基板上にゲート絶縁膜としてSiO2膜を形成するプロセスとして、CVDによる堆積膜を適用することも可能である。特に、８００℃〜１０００℃の温度にて、減圧雰囲気で、原料ガスであるSiH2Cl2、N2Oといったガスを流しながら製膜を実施すれば、ゲート絶縁膜に適用可能である品質の高いSiO2膜を得ることが可能である。
【００７３】
SiC基板上に熱酸化、又は、CVD法によりSiO2を堆積することによりゲート絶縁膜を形成できるが、SiC結晶密度が密であり、アモルファスであるSiO2の原子密度が疎であることに起因して界面には格子不整合性が残り、SiO2/SiC界面近傍ではSiO2側に大きな歪が発生し、多くの欠陥が発生する。その結果、界面状態密度（Dit）が高い状態となる。
【００７４】
このSiO2/SiC界面近傍での歪を緩和し、界面状態密度（Dit）を低減するために、界面窒化処理を実施し、SiO2/SiC界面に高濃度の窒素をドープする。ここでは、一酸化窒素（NO）ガスを用いた界面窒化処理技術に関して詳しく説明する。
【００７５】
一酸化窒素（NO）ガスは、非常に窒化力が強いガスであり、１０００℃以上の一酸化窒素（NO）ガス雰囲気で、熱処理を実施することにより、歪が溜まったSiO2/SiC界面に高濃度の窒素を選択的にドープすることで歪を緩和することが可能となる。
【００７６】
このように、SiO2/SiC界面に選択的に窒素がドープされたような構造を具備するSiC-ＭＯＳ構造では、界面準位密度（Dit）を大幅に低減することができることは、先に説明した通りである。
【００７７】
図２に、電導帯（Ec）側バンド端近傍における界面準位密度（Dit）のエネルギー分布の測定結果を示す。一酸化窒素（NO）処理の温度、時間、一酸化窒素分圧の条件により界面準位密度が異なる。
【００７８】
ここで、ガス雰囲気をより詳細に説明する。処理は大気圧にてガスをフローさせながら実施する。高温の炉に導入された一酸化窒素（NO）ガスが分解されないように、一酸化窒素（NO）ガスを窒素で希釈することにより、基板到達までの滞留時間が短くなるような条件で処理が行われた。具体的には、直径１５０ｍｍφの炉中で一酸化窒素ガス（NO）を１SLM、窒素（N2）ガスを４SLM流しながら処理を実施した。この時のガス流速は、２８．３ｃｍ/min×（１＋T（℃）/２７３℃）で計算される。１１５０℃の時のガス流速は、１４８ｃｍ/minである。試料は、ガスが高温になる部所から５０ｃｍ下流の位置にセットした状態で処理がなされた。２０.３secで一酸化窒素ガスが基板に到達する計算になる。
【００７９】
以下の実験では、このセットアップは固定して実施された。
【００８０】
具体的には、一酸化窒素（ガス）の流量、濃度は固定し、処理温度が１１００℃〜１２００℃、時間が０．５時間〜２時間の範囲で条件を振り、SiC−ＭＯＳ界面の電気特性を調査した。この時のガス流速の範囲は１４２ｃｍ/ｍｉｎ〜１５３ｃｍ/minであり、１９．６sｅｃ〜２１．１secで一酸化窒素ガスが基板に到達する計算になる。
【００８１】
このことから、一酸化窒素ガスが基板に到達するまでの滞留時間は、ほぼ、一定となるようにして実験が実施された。
【００８２】
図２では、一酸化窒素（NO）処理を適用しない場合と比較して、処理を適用した場合では界面準位密度（Dit）が大幅に低減するのが判る。また、処理時間を１時間に固定すれば、温度が高いほど界面準位密度（Dit）エネルギー分布のレベルが下がることが判る。結果として、検討条件の範囲において１２００℃、２時間で窒化量が最大となり、界面準位密度も最大に低減できることが判った。
【００８３】
図３に、Ditのエネルギー積分値（エネルギーの積分範囲を２〜３（eV）に設定）の条件依存を記す。
【００８４】
一酸化窒素（NO）処理温度を１３２０℃に設定すると、界面準位密度（Dit）の積分値が若干上昇するのを確認することができる。これは、一酸化窒素（NO）ガスは、このような高温の雰囲気で分解してO2が発生する。その結果、界面窒化と共に酸化が進行することで界面窒化量が低減するために界面準位密度（Dit）のレベルが上がったと考えられる。
【００８５】
この結果、界面準位密度（Dit）のレベルを最低に抑制する条件には、好適な範囲が存在することが判った。
【００８６】
これらの条件においてゲート絶縁膜を形成した場合、一酸化窒素（NO）処理条件が、１１５０℃、１時間で実施したSiC-ＭＯＳFETの試料ではチャネル抵抗は上昇しない。本試料の処理条件（C）とする。しかし、それよりも、界面準位密度（Dit）レベルが高くなるような条件の場合、具体的には、処理温度が低く、処理時間が短く、窒素分圧が低減していくと、徐々にチャネル抵抗が上昇して行くことが判明した。
【００８７】
また、本発明者等は、検討した試料の中で、界面準位密度（Dit）が最低レベルになった試料を条件（D）として、条件（C）と条件（D）を比較する実験を進めた。
【００８８】
図４に、条件（C）、条件（D）で処理を施した試料のSiO2/SiC界面における窒素分布を記す。解析はSIMS（二次イオン質量分析）によって実施した。ここで、絶縁膜と炭化珪素基板とのSiO2/SiC界面近傍において、珪素組成比及び炭素組成比が急激に変化する遷移領域を有し、この遷移領域において炭素濃度が炭化珪素基板中の炭素濃度の９０％になる位置を界面と定義する。
【００８９】
その結果、条件（D）の場合、一酸化窒素（NO）処理条件が、温度が１２００℃、時間が２時間施された試料では、SiO2/SiC界面に窒素が高濃度で蓄積しているのを確認できた。その面積濃度は、図２８に示すように、前記炭化珪素SiCの組成比及び炭素組成比が急激に変化する遷移領域において炭素濃度が炭化珪素基板中の炭素濃度の９０％になる界面において、その界面からの距離が酸化膜側で５nm以下、炭化珪素側で５nm以下の領域に含まれる窒素濃度が２．５×１０１４ｃｍ−２であった。
【００９０】
窒素濃度の適正範囲を調べるために、一酸化窒素（NO）処理条件が、１１００℃、３０分実施した試料も作成し窒素濃度を調べた。この条件を条件（B）とする。
【００９１】
また、参照データとして全く窒化を施さない試料も作成して、界面窒素濃度、界面電気特性も調べた。この条件を条件（A）とする。
【００９２】
条件（C）において、一酸化窒素（NO）処理条件で温度が１１５０℃、時間が１時間で施された場合、界面における窒素の前記面積濃度は、１．６×１０１４ｃｍ−２であった。
【００９３】
条件（D）において、一酸化窒素（NO）処理条件で温度が１２００℃、時間が２時間で施された場合、界面における窒素の前記面積濃度は、２．５×１０１４ｃｍ−２であった。
【００９４】
一酸化窒素（NO）処理条件で、より低温、より短時間で処理した方のSiO2/SiC界面の方が窒素がより低濃度で蓄積しているのを確認できた。
【００９５】
図４には、データとして挙げないが、条件（B）において、一酸化窒素（NO）処理条件で温度が１１００℃、時間が３０分で施された場合、界面における窒素の前記面積濃度は５．０×１０１３ｃｍ−２であった。また、条件（A）において、窒化処理を施さなかった場合のSiO2/SiC界面には、窒素は１×１０１３ｃｍ−２以下であることが確認された。
【００９６】
本発明者等は、前記条件（C）、（D）により形成されたゲート絶縁膜の電気的特性を調べるために、前記条件で形成したゲート絶縁膜を具備する図１１に示す構造のＭＯＳキャパシタを準備した。本デバイスは、N型SiC基板（１）上にドリフト領域（２）を有する。ドリフト領域（２）の濃度は８×１０１５ｃｍ−３に設定し、膜厚は１０um程度とした。
【００９７】
また、チャネル部（３）のエピタキシャル濃度もドリフト領域（２）の濃度と同じ８×１０１５ｃｍ−３の一様ドープ構造に設定してあり、厚みは１００nm前後とした。ゲート電極（５）は、N型ドープドポリシリコンで形成されており、不純物は燐（P）であり、７×１０２０ｃｍ−３とした。ゲート絶縁膜（４）の厚みは、７０nm近傍に設定してある。層間膜（６）はCVDにより堆積される絶縁膜であり、TEOS、PSG、NSG、HTO、HTO等の膜により形成されている。配線（８）はAlで形成されている。配線（８）とゲート電極（５）の間にはシリサイド層（７）が形成されている。裏面電極（９）は、オーミック電極をTiシリサイド/TiNで形成しており、Ti/Ni/Agの構成で形成している。
【００９８】
尚、ゲート絶縁膜電気特性のその形成条件依存性を調べるために、図１１に示す構造で、上で説明した構成のデバイスを用いたが、その目的においては、ゲート絶縁膜以外のデバイスにおける具体的な構成範囲はここに記す範囲ではない。
【００９９】
図５は、前記条件（C）、（D）で形成したゲート絶縁膜を具備する、上で説明した構成のSiC-ＭＯＳキャパシタの電気特性を示すCV曲線を示す。
【０１００】
条件（C）のフラットバンドシフト（Vfb）は−０．７Vであり、SiC-ＭＯＳ界面、絶縁膜中に、正味、Nox＝２．８×１０１１ｃｍ−２の正の固定電荷が発生していることが判る。
【０１０１】
条件（D）のフラットバンドシフト（Vfb）は−１．８Vであり、SiC-ＭＯＳ界面、絶縁膜中に、正味、Nox=５．４×１０１１ｃｍ−２の正の固定電荷が発生していることが判る。
【０１０２】
図６に、本デバイスの界面準位密度の測定結果を示す。エネルギー範囲が２〜２．８eVで積分した界面準位密度の総量は、条件（C）の場合では７．７×１０１０ｃｍ−２、条件（D）の場合では１．２×１０１０ｃｍ−２となる。
【０１０３】
窒化量が大きい条件（D）の方で、界面準位密度の積分量が小さくなることが判る。
【０１０４】
表１に、発生した固定電荷量をまとめる。
【０１０５】
【表１】
2011082454.tif 000003
【０１０６】
条件（C）の場合には２．８×１０１１ｃｍ−２、条件（D）の場合には５．４×１０１１ｃｍ−２の正の固定電荷が発生することが判った。
【０１０７】
従って、窒化量が大きい条件（D）の方が、正の固定電荷が多く発生していることになる。
【０１０８】
発明者は、この機構を以下の通り考えた。
【０１０９】
図７（A）に、SiO2/SiC界面におけるSiO2膜中の欠陥のモデル図を示す。この場合では、シリコン（Si）原子とシリコン（Si）原子の間の酸素（O）原子が欠損している。
【０１１０】
このような原子構造には電子がトラップされ易く、界面準位の起源となる。窒化処理をすることにより、図７（B）が示すようなシリコン（Si）原子とシリコン（Si）原子の間に窒素（N）原子が配置される構造となる。この構造になれば、電子トラップは消滅する。
【０１１１】
ところが、このようにシリコン（Si）原子とシリコン（Si）原子の間に窒素（N）原子が配置される構造の一部では、更にホールを捕獲した形となることで図８（B）の状態となり、構造が安定化する。
【０１１２】
このように窒素濃度を増加させて行くと、電導帯（Ec）側の界面準位密度（Dit）は低減する。その一方で、ホールトラップ密度が上がり、捕獲される正の固定電荷量が増加する結果になる。
【０１１３】
このようなモデルを用いることにより、条件（C）、条件（D）において形成したゲート絶縁膜に発生する前記表１で説明した重い窒化により発生した正の固定電荷の起源を説明することができる。
【０１１４】
上で説明したホールトラップによるホールトラッピング現象によるものであると説明することができる。
【０１１５】
図９に閾値電圧（Vth）とチャネルシート抵抗（Rch,sp）の相関関係を、条件（A）〜条件（D）の場合で調べた結果を記す。ここで、チャネルシート抵抗（Rch,sp）は、チャネル長を変化させた横型ＭＯＳFETから算出した。ここで使用したトランジスタの寸法は、チャネル巾（W）が１０umであり、チャネル長（Lg）が８、９、１０uｍである。その結果、重い窒化を施した条件（D）の方が、軽い窒化を施した条件（C）よりも、閾値電圧（Vth）は平均的に低くなる。ところが、同一閾値電圧（Vth）で比較した場合、チャネルシート抵抗はほぼ同じであるという結果が得られた。
【０１１６】
この結果は、少なくとも１．６×１０１４ｃｍ−２以上の窒素（N）をSiO2/SiC界面にドープしていっても閾値電圧（Vth）は変化するが、同一閾値（Vth）で比較した場合のチャネル抵抗には差が出ないことを示している。
【０１１７】
また、条件（B）でSiO２/SiC界面窒素濃度が５．０×１０１３ｃｍ−２になると、チャネル抵抗が最大で１．５倍程度に増加する。
【０１１８】
また、条件（A）でSiO２/SiC界面に窒素ドープされていない場合、チャネル抵抗は条件（C）でSiO２/SiC界面に窒素が１．６×１０１４ｃｍ−２ドープされている場合の５倍程度増大する。
【０１１９】
図１０に界面の電気状態を調べるために実施したCV解析の結果を記す。図１５には、解析に用いたデバイスの断面構造を記す。本解析では、Vｄ端子とVs端子とを短絡させ電圧を印加し、Vg端子に電流計を接続してゲート容量を測定する。測定周波数は準静的、つまり、DCにて実施し、ゲート電圧は、電荷の蓄積、反転が確認できる範囲で掃引した。
【０１２０】
本デバイスはホールソース源が組み込まれているために、低周波の容量測定では電子の蓄積のみならず、ホールの反転も観測できる。従って、バンド全体での電荷蓄積状態を解析するのに適切である。図１０（A）は、条件（A）でSiO2/SiC界面に窒素ドープされていない場合の結果である。ゲート電圧を１０Vから-２０Vに掃引した場合と、-２０Vから１０Vに掃引した場合とで曲線に大きなヒステリシスが見られる特徴がある。蓄積側の４０pFに相当するゲート電圧をフラットバンド電圧（Vｆｂ）と定義した場合、フラットバンド電圧には１０V以上のヒステリシスが見られる。このヒステリシスは何度掃引を繰り返してもゲート電圧の範囲を変えない限り、同じ軌跡になる。このことから、条件（A）のゲート絶縁膜を有する、トランジスタでは負印加から正バイアスにゲート駆動した時に本来の閾値よりも１０Vも低く変動してしまうという課題がある。
【０１２１】
他方、図１０（B）は、条件（B）でSiO2/SiC界面窒素濃度が５．０×１０１３ｃｍ−２に設定されたゲート絶縁膜を有する膜のCV解析結果である。この場合、条件（A）に比べてヒステリシスを１/５に抑制できる。ヒステリシスの量は約２V程度であり、閾値電圧（Vth）が３Vに設定された場合でも、ノーマリーオフを実現できるぎりぎりの値である。
【０１２２】
図１０（C）は、条件（D）でSiO2/SiC界面窒素濃度が２．５×１０１４ｃｍ−２に設定されたゲート絶縁膜を有する膜のCV解析結果である。条件（B）と比較して界面準位密度（Dit）が低減した分だけ、ヒステリシスが小さくなるが完全に消えることは無い。ヒステリシスの観点からは、条件（B）と条件（C）は大差が無く条件（B）でも実用上は問題がない。
【０１２３】
上で説明したことをまとめると、窒化処理がない条件（A）で製膜したゲート絶縁膜を有するデバイスでは、界面準位密度（Dit）が大きくチャネル抵抗は５倍以上で、デバイスのヒステリシスは１０V以上である。それに反し、窒化処理を施す条件（B）で製膜したゲート絶縁膜を有するデバイスでは、SiO2/SiC界面窒素濃度を５．０×１０１３ｃｍ−２以上に設定すれば、ヒステリシスを２V以下に抑制でき、条件（A）と比較して、チャネル抵抗も１/５に抑制することができる。
【０１２４】
従って、界面窒素濃度の好適な範囲の下限としては、５．０×１０１３cm-2に設定した場合、実使用に耐ええるデバイスを提供することが可能である。
【０１２５】
次に、この条件（C）と（D）により形成されたゲート絶縁膜を有するデバイスにおいて、前記発明が解決しようとする課題で説明した、SiC-ＭＯＳ界面における電気特性安定性に関して調べることにした。具体的には、ゲート絶縁膜部に印加される電界強度の大きさが３MV/cm程度で、ゲート絶縁膜に電圧を印加しながらSiC-ＭＯＳFETの閾値電圧（Vth）が如何に変動するかを調べた。特に、高温下でのデバイスの閾値電圧（Vth）の変動に関して調査を進めた。
【０１２６】
本発明者等は、図１２に示す構造を有するＭＯＳキャパシタを準備した。本デバイスは、図１１に示した構造に、P型領域（９）が配置されている。P型領域の濃度は、２×１０１８ｃｍ−３に設定され、深さは０．４μｍに設定してある。このP型領域（９）には、オーミックコンタクトを取るために、高濃度のP型領域（１０）が設けられている。この高濃度のP型領域（１０）は、濃度で５×１０１９ｃｍ−３程度に設定され、深さは０．２um程度に設定されている。この高濃度のP型領域にNi電極を形成し、不活性ガス雰囲気で熱処理を行うことでシリサイド化を実施する。ここで、不活性ガスとしてAr、N2といったガスを用いればよい。不純物の活性化プロセスに関しては、1700℃で実施され、活性化率が３０％を超える条件で実施されるのが望ましい。尚、詳細なプロセスの説明は割愛するが、どのような手段を用いても結果的に本構造と同一の形態であれば、評価デバイスとしては好適である。
【０１２７】
繰り返しになるが、ゲート絶縁膜の形成条件を再度説明しておく。
【０１２８】
条件（D）は、一酸化窒素（NO）処理条件が、温度１２００℃で、２時間施された場合で、SiO2/SiC界面に面積窒素濃度として２．５×１０１４ｃｍ−２の窒素がSiO2/SiC界面に蓄積している。
【０１２９】
他方、条件（C）は、一酸化窒素（NO）処理条件が、温度１１５０℃、１時間施された場合で、SiO2/SiC界面に面積窒素濃度として１．６×１０１４ｃｍ−２の窒素がSiO2/SiC界面に蓄積している。
【０１３０】
本デバイスに、１５０℃の高温下で、ゲート電極に負側の極性で、絶縁膜の電界強度が３MV/ｃｍとなるようにゲート電圧を印加した状態でフラットバンド電圧（Vfb）及び閾値電圧（Vth）をモニターした。試験時のゲート電極への印加電圧のタイムチャートを図１７に示す。この実験は、P型領域に形成されたオーミック電極（１１）により形成されたベース配線（Vs）が接地される条件において行われた。
【０１３１】
その結果、条件（D）で形成されたゲート絶縁膜を有するＭＯＳキャパシタは、図１８に示すように、CV曲線が負側に大きくシフトする現象が観測された。
【０１３２】
他方、条件（C）で形成されたゲート絶縁膜を有するＭＯＳキャパシタは、図１９示すように、CV曲線が条件（D）と比較して量的に緩和して負側にシフトする現象が観測された。
【０１３３】
この２つの実験を比較すれば、界面窒素量が、本実験における閾値電圧（Vｆｂ）の変動量と大きく関係していることが判る。
【０１３４】
図１８及び図１９において、ゲート容量が４０ｐFにおける値をVｆｂと定義して、フラットバンド電圧Vfbの変化のストレス時間依存性を図１にまとめる。ここで、軽い窒化２が条件（C）に相当し、重い窒化が条件（D）に相当する。
【０１３５】
SiC-ＭＯＳ界面における界面窒素面密度が２．５×１０１４ｃｍ−２以上であれば、閾値の安定性が極端に劣化することを示すデータである。より具体的には、１５０℃の高温下で負バイアスの電界強度を-３ＭＶ/ｃｍに設定し、１時間程度放置された場合の閾値電圧（Vth）の変動量が-５V以上変動することがあることを示しており、閾値が３Vに設定されたSiCパワーＭＯＳFETのノーマリーオフ動作を保証することが困難であることが判る。
【０１３６】
他方、SiC-ＭＯＳ界面における界面窒素面密度が１．６×１０１４ｃｍ−２以下であれば、実用上問題にならない位の閾値電圧（Vth）変動量に抑制できることが判る。より詳しく説明すると、１５０℃の高温下で負バイアスの電界強度を-３ＭＶ/ｃｍに設定し、１時間程度放置された場合の閾値電圧（Vth）変動量を-３V未満に抑えることができ、閾値が３Vに設定されたSiCパワーＭＯＳFETのノーマリーオフ動作を実現することが可能となる。但し、より長い時間、例えば、２時間、バイアス印加が続けば、データから読み取れるように、SiCパワーＭＯＳFETの閾値は低下し、ノーマリーオン状態となる。
【０１３７】
従って、このように負バイアス印加量が大きい条件下で使用する場合に、より安定した閾値変動を実現するためには、SiC-ＭＯＳ界面における界面窒素面密度量を１．６×１０１４ｃｍ−２以下に抑制する必要がある。SiO2/SiC界面における窒素面密度を少なくすればするほどVth変動現象が起こらないより安定した界面を得ることが可能となる。
【０１３８】
尚、ここで説明したデータは、図１２に示したＭＯＳキャパシタを用いて実測された。実際のSiC−ＭＯＳFETでは、ソースが近傍に配置されており、電子による電荷の中和が起こるために変動量は減る。また、チャネル長も短いために、変動量は減る傾向にある。すなわち、ここで測定している現象は最も厳しい条件による評価になっている。実用上、界面窒素面密度の上限値として１．６×１０１４ｃｍ−２としてプロセス設計すれば、安全にデバイスを動作させることが可能である。但し、より安全を望むのであれば、界面窒素濃度はこの値以下に設定すべきである。
【０１３９】
また、本発明者等は、同様の実験として以下に示す代表的な実験を実施した。図１３に示す構造を有するＭＯＳキャパシタを準備した。このＭＯＳキャパシタは下地であるSiC基板部に高濃度のN型領域（１３）を有する。特に注意しておくべき点は、本構造には、キャリアであるホールの供給源を具備していない点である。この構造に、同様に１５０℃の温度下で、ゲート電極に負側の極性で、絶縁膜の電界強度が３MV/ｃｍとなるようにゲート電圧を印加した状態で１時間程度放置し、ＭＯＳキャパシタのフラットバンド電圧（Vfb）及び閾値電圧（Vth）をモニターした。この実験は、P型領域（９）及びN型領域（１３）に形成されたオーミック電極（１１）、（１２）に配線されたベース配線（Vs）が接地された条件により行われた。
【０１４０】
その結果、条件（C）で形成されたゲート絶縁膜を有するＭＯＳキャパシタは、図２０に示すように、CV曲線が負側に大きくシフトする現象は観測されなかった。
【０１４１】
他方、条件（D）で形成されたゲート絶縁膜を有するＭＯＳキャパシタでも、図２１に示すように、CV曲線が負側に大きくシフトする現象は観測されなかった。
【０１４２】
図１３が示す構造では、図１２に示す前構造で見られたCV曲線の負側のシフトが全く見られなかった。
【０１４３】
また、上の構造１１と構造１２とを用いた２つの実験を室温において実施したが、ＭＯＳキャパシタのフラットバンド電圧（Vfb）及び閾値電圧（Vth）の経時的な変動は見られなかった。
【０１４４】
これらの実験結果を合わせて考えると、下地であるSiC基板部にホール供給源となるP型領域を有するＭＯＳ構造でのみ、高温・負バイアスの電界を印加した場合、フラットバンド電圧（Vfb）及び閾値電圧（Vth）が負側にシフトすることが判った。
【０１４５】
これらの結果から、フラットバンド電圧（Vfb）及び閾値電圧（Vｔｈ）が負側にシフトする現象は、P型領域内に多数キャリアとして存在する正の電荷であるホールがSiO2/SiC界面、又は、絶縁膜中に経時的に徐々に、溜まって行くことで起こったものであると考えられる。
【０１４６】
このSiO2/SiC界面近傍に高密度に存在すると思われているホールトラップ源は、前に説明した通り、図８（B）の構造に起因するものであると考えられる。
【０１４７】
このことをモデル化して説明すると、SiO2/SiC界面をより精度良く拡大していくと、厳密には、(１)SiO2/(２)SiON/(３)SiO2/(４)SiCの構造モデルを考えることができる。ここで(１)の膜厚は、ほぼ実際の膜と同程度の厚みを有し、(２)の膜は１ｎｍ未満の薄い膜に相当しており、(３)も同様に１ｎｍ未満、もしくは観測の範囲では０nmの薄膜であると考えられる。(２)のSiON層がトラップを含む層であると考えられる。下地にホール源を有し、１５０℃を超える高温下で負バイアスとして-３ＭＶ/ｃｍ程度の電界を印加すると、(２)のSiON層にホールトラップが溜まり、閾値電圧（Vth）の変動が起こるものと考える。
【０１４８】
従って、ホール供給源が無い場合、及び、室温においては熱的に発生するホール量は少なく、ゲート電極に-３MV/ｃｍ程度の高電界を印加したとしても、閾値（Vth）の変動が起こることはあり得ないのである。
【０１４９】
図９の説明でも説明した通り、窒素濃度を１．６×１０１４ｃｍ−２に設定しても、２．５×１０１４ｃｍ−２に設定しても、実質的なチャネル抵抗は変化しない。閾値電圧（Vth）に影響を及ぼすのみである。そこで、発明者等は窒素濃度を１．６×１０１３ｃｍ−２程度まで落としてチャネルのシート抵抗を測定してみた。その結果、チャネルのシート抵抗が１．５倍程度になる程度の増加量であった。窒素濃度をここまで落とせば、閾値電圧（Vth）の変動は実質的にはほとんど起こらなくなる。
【０１５０】
従って、デバイスに適用する好ましい形態としては、炭化珪素基板上に組成比で９０％以上の二酸化珪素膜を母体とし且つ１０％以下の窒素で主に構成される絶縁膜で構成される構造であって、絶縁膜と炭化珪素基板の界面近傍において、珪素組成比、及び、炭素組成比が急激に変化する遷移領域を有し、その遷移領域において酸素濃度が二酸化珪素膜中の酸素濃度の９０％になる位置を界面と定義した時に、その界面からの距離が酸化膜側で５nm以下、炭化珪素側で５nm以下の領域に含まれる面積窒素濃度が５．０×１０１３ｃｍ−２より高く１．６×１０１４ｃｍ−２未満に設定した炭化珪素基板上絶縁膜構造体であることが言える。
【０１５１】
閾値電圧の変動量は、前述した窒化量と大きく関係する。窒化量が多いと、ＭＯＳデバイスの経時的な変動量が大きくなることが実験の結果が判明した。
【０１５２】
例えば、窒化プロセスを一酸化窒素（NO）雰囲気で実施した場合、処理温度が高く、処理時間を長くした方がＭＯＳ界面での面積窒素密度が大きくなる。このように、高密度の窒素を界面に有する試料では、閾値変動がより大きくなることが実験の結果明らかになったのである。
【０１５３】
このことは、SiCパワーＭＯＳFETの商用化するためには、SiO2/SiC界面安定性を考えた場合、界面窒素量には、好適な範囲があることを意味している。
【０１５４】
（第２の実施形態）
次に、本発明の第２の実施形態を説明する。
【０１５５】
実際のチャネル構造におけるVfb、Vth安定性を調べるために、図１４に示すような構造のＭＯＳキャパシタを準備した。本構造においては、図１２で説明したようにゲート電極下にP型領域を配置した構造をとっており、キャリア源であるN型ソース領域（１４）をゲート電極（５）に重なるような構成となっている。
【０１５６】
N型ソース領域（１４）は、窒素をイオン注入することで形成でき、典型的な濃度と深さの設定値は、１×１０１９cm-3と０．２μmといった値となる。
【０１５７】
図１４に示す構造のＭＯＳキャパシタを、第１の実施形態が示す条件でバイアス印加時のフラットバンド電圧Vfb、閾値電圧Vthの安定性を調べた。
【０１５８】
図２２及び図２３に、１５０℃の高温下で、ゲート電極に負側の極性で、絶縁膜の電界強度が３MV/ｃｍとなるようにゲート電圧を印加した状態でフラットバンド電圧（Vfb）及び閾値電圧（Vth）をモニターした結果を示す。試験時のゲート電極への印加電圧のタイムチャートは図１７に示される。
【０１５９】
図２２及び図２３には、CV曲線（この場合、周波数を１MHｚに固定）のストレス印加に伴う変動が示される。
【０１６０】
図２２は、条件（D）、すなわち、重い窒化でゲート絶縁膜を形成した場合の結果であり、図２３は、条件（C）、すなわち、軽い窒化条件でゲート絶縁膜を形成した場合の結果である。
【０１６１】
図２４に、フラットバンド電圧Vfb、閾値電圧Vthの経時変動をまとめる。ここで、フラットバンド電圧Vfbはゲート容量を４５pFに固定した際の蓄積側のゲート電圧の値、閾値電圧Vthを反転側のゲート電圧の値で代表させている。フラットバンド電圧Vfb、閾値電圧Vthともに重い窒化条件において変動量が大きくなっていることが判る。
【０１６２】
図２５及び図２６に、１５０℃の高温下で、ゲート電極に正側の極性で、絶縁膜の電界強度が３MV/ｃｍとなるようにゲート電圧を印加した状態でフラットバンド電圧（Vfb）及び閾値電圧（Vth）をモニターした結果を示す。
【０１６３】
図２５は、条件（D）、すなわち、重い窒化でゲート絶縁膜を形成した場合の結果であり、図２６は、条件（C）、すなわち、軽い窒化条件でゲート絶縁膜を形成した場合の結果である。
【０１６４】
図２７に、フラットバンド電圧Vfb、閾値電圧Vthの経時変動をまとめる。ここで、フラットバンド電圧Vfbはゲート容量を４５pFに固定した際の蓄積側のゲート電圧の値、閾値電圧Vthを反転側のゲート電圧の値で代表させている。重い窒化条件では、正のバイアス印加にも関わらず、閾値電圧Vthが負側に変動しているのが判る。これは、正のトラップが存在しなければ説明できない現象である。又、軽い窒化条件では、Vfbの負側へのシフトが全く見られない。
【０１６５】
これらの結果から、電子供給源である実際のチャネル構造においても、フラットバンド電圧Vfb、閾値電圧Vthの安定性は窒化量に大きく影響を受けていることが判る。
【０１６６】
また、窒化量が大きければ大きいほど、フラットバンド電圧Vfb、閾値電圧Vthの安定性が悪くなる結果である。閾値電圧Vthの変動量はフラットバンド電圧Vfbの変動量よりも小さいという特徴も本実験結果から言うことができる。
【０１６７】
従って、前記第１の実施形態において説明した実験の方がより厳しい試験になっており、本第２の実施形態で説明した実際のSiCパワーＭＯＳFETのチャネル部の構造では、前記第１の実施形態で説明したように、デバイスに適用する好ましい形態としては、炭化珪素基板上に、組成比で９０％以上の二酸化珪素膜を母体とし且つ１０％以下の窒素で主に構成される絶縁膜を形成した絶縁膜構造体であって、前記絶縁膜と炭化珪素基板との界面近傍において、珪素組成比、及び、炭素組成比が急激に変化する遷移領域を有し、その遷移領域において炭素濃度が前記炭化珪素基板中の炭素濃度の９０％になる位置を界面と定義した時に、その界面からの距離が酸化膜側で５nm以下、炭化珪素側で５nm以下の領域に含まれる窒素濃度が面積密度で５．０×１０１３ｃｍ−２より高く１．６×１０１４ｃｍ−２未満に設定した炭化珪素基板上絶縁膜構造体であることが言える。
【０１６８】
（第３の実施形態）
続いて、本発明の第３の実施形態を説明する。
【０１６９】
図１６は、ＳｉＣパワーデバイスのデバイス形態の一つである、縦型ＤＩＭＯＳＦＥＴ（二重注入型絶縁ゲートトランジスタ）の断面図を示す。
【０１７０】
本実施形態では、基板１は、例えば、１×１０１８ｃｍ−３以上のｎ型不純物（窒素、リン、砒素など）を含む低抵抗のＳｉＣ基板である。また、ドリフト層２は、おおよそ１×１０１４ｃｍ−３以上１×１０１６ｃｍ−３以下のｎ型不純物（例えば窒素）がドープされたＳｉＣ半導体層である。ドリフト層２は、例えば、基板２上にＣＶＤ法などによってエピタキシャル成長させることにより形成することができる。
【０１７１】
ドリフト層２の一部に、その表面から内部に向かうようにｐ型のウェル９が設けられている。ウェル９には、例えば、１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下のｐ型不純物がドープされている。高耐圧を実現するためにはウェル９の濃度は１×１０１７ｃｍ−３以上１×１０１９ｃｍ−３以下であることが好ましい。
【０１７２】
また、ウェル９の一部に、ｐ＋型のコンタクト領域１０と、ｎ型不純物領域であるソース領域１３とが互いに隣接するように形成されている。コンタクト領域１０及びソース領域１３はウェル９の表面から内部に向かって形成されている。ｐ＋型のコンタクト領域１０には、約５×１０１９ｃｍ−３のｐ型不純物がドープされており、ソース領域１３には、１×１０１９ｃｍ−３以上１×１０２０ｃｍ−３の以下のｎ型不純物がドープされている。
【０１７３】
ソース領域１３とドリフト層２とを接続するように、表面チャネル層３が少なくともウェル９の表面上に形成されている。表面チャネル層１２は、ｎ型の導電型を有し、ｎ型のドーパントである窒素、リン及びアンチモンのうち、少なくとも１つを微量含む。
【０１７４】
表面チャネル層３上にはゲート絶縁膜４が設けられている。
【０１７５】
ここで、ゲート絶縁膜の構成は、前記実施形態１、実施形態２で詳細に説明した通りの範囲で形成された場合には、ＳｉＣ−ＭＯＳＦＥＴの閾値（Ｖｔｈ）変動を抑制した上でヒステリシスを抑制することができ、チャネル抵抗の大幅な増大を抑制することが可能となる。
【０１７６】
ゲート絶縁膜４上にはゲート電極５が設けられている。ゲート絶縁膜４は、例えば酸化シリコンからなり、酸化シリコンを堆積してパターニングしてもよいし、表面チャネル層３の表面を熱酸化することによって形成してもよい。ゲート電極５は例えばポリシリコンからなる。
【０１７７】
ソース領域１３及びソース電極１１と電気的に接合されるようにソース配線８が設けられている。また、基板１のドリフト層２が設けられていない側の面には、ドレイン電極１５が設けられている。ソース電極１１及びドレイン電極１５は、例えば、Ｎｉ合金からなり、熱処理によって、ソース領域１３、並びに、基板１とオーミック接触している。
【０１７８】
ゲート電極５を覆うように層間絶縁膜６が設けられ、層間絶縁膜６にはソース電極１３が露出するようにコンタクトが形成されている。ソース電極１１はソース配線８に電気的に接続されている。ソース配線８には他のユニットセルのソース電極１１も接続される。
【０１７９】
尚、本実施形態では、ＳｉＣ縦型ＤＩＭＯＳＦＥＴに適用可能なゲート絶縁膜を説明したが、トレンチＭＯＳＦＥＴや、リサーフ構造に適用されるゲート部に、本発明内容を適用しても得られる効果は同じである。
【産業上の利用可能性】
【０１８０】
本発明はパワーＭＯＳＦＥＴ及びパワーＭＯＳＦＥＴを用いた種々の制御装置や駆動装置に好適に用いられる。
【符号の説明】
【０１８１】
１        SiC基板
２        エピタキシャル結晶（ドリフト層）
３        エピタキシャル結晶（表面チャネル層）
４        ゲート絶縁膜
５        ゲート電極
６        層間絶縁膜
７        ゲート電極シリサイド
８        ソース配線
９        裏面電極
１０      高濃度P型コンタクト領域
１１      P型電極コンタクトシリサイド層（ソース電極）
１２      N型電極コンタクトシリサイド層
１３      高濃度N型ソース領域（ｎ型不純物領域）
１４      高濃度N型領域（ソース領域）
１５      ドレイン電極
【図１】
2011082454.tif 000004
【図２】
2011082454.tif 000005
【図３】
2011082454.tif 000006
【図４】
2011082454.tif 000007
【図５】
2011082454.tif 000008
【図６】
2011082454.tif 000009
【図９】
2011082454.tif 000010
【図１０】
2011082454.tif 000011
【図１１】
2011082454.tif 000012
【図１２】
2011082454.tif 000013
【図１３】
2011082454.tif 000014
【図１４】
2011082454.tif 000015
【図１５】
2011082454.tif 000016
【図１６】
2011082454.tif 000017
【図１７】
2011082454.tif 000018
【図１８】
2011082454.tif 000019
【図１９】
2011082454.tif 000020
【図２０】
2011082454.tif 000021
【図２１】
2011082454.tif 000022
【図２２】
2011082454.tif 000023
【図２３】
2011082454.tif 000024
【図２４】
2011082454.tif 000025
【図２５】
2011082454.tif 000026
【図２６】
2011082454.tif 000027
【図２７】
2011082454.tif 000028
【図２８】
2011082454.tif 000029
【図７】
2011082454.tif 000030
【図８】
2011082454.tif 000031