(57)【要約】【課題】短時間で入力信号を受信可能な状態に遷移する入力回路を提供する。【解決手段】入力端子Ｐ１は、外部からの入力信号Ｓ１を受ける。入力トランジスタＭ１は、その制御端子が入力端子Ｐ１に接続され、入力信号Ｓ１に応じて状態が変化する。初期化トランジスタＭ２は、入力端子Ｐ１と接地端子Ｐ２の間に設けられる。制御回路１２は、入力回路１０に対する電源の投入時に、初期化トランジスタＭ２をオンし、その後初期化トランジスタＭ２をオフする。【選択図】図２
2011055473.tif 000002
【特許請求の範囲】
【請求項１】
外部からの信号を受ける入力端子と、
その制御端子が前記入力端子に接続され、前記信号に応じて状態が変化する入力トランジスタと、
前記入力端子と接地端子の間に設けられた初期化トランジスタと、
本入力回路に対する電源の投入時に、前記初期化トランジスタをオンし、その後前記初期化トランジスタをオフする制御回路と、
を備えることを特徴とする入力回路。
【請求項２】
前記制御回路は、
前記初期化トランジスタの制御端子に接続されたキャパシタと、
前記電源の投入時に、前記キャパシタの電位を前記初期化トランジスタがオンするレベルに設定するスイッチと、
前記キャパシタの電荷量を、前記初期化トランジスタがオフする方向に変化させる放電回路と、
を含むことを特徴とする請求項１に記載の入力回路。
【請求項３】
前記放電回路は、前記キャパシタから電流を引き抜く定電流回路であることを特徴とする請求項２に記載の入力回路。
【請求項４】
前記放電回路は、前記キャパシタから電流を引き抜く抵抗素子であることを特徴とする請求項２に記載の入力回路。
【請求項５】
前記入力端子には、当該入力端子と接地端子の間に設けられたキャパシタを含むデバイスが接続されることを特徴とする請求項１から４のいずれかに記載の入力回路。
【請求項６】
前記入力端子には、コンデンサマイクが接続されることを特徴とする請求項１から４のいずれかに記載の入力回路。
【請求項７】
前記入力端子と接地端子の間に設けられたバイアス抵抗をさらに備えることを特徴とする請求項５または６に記載の入力回路。
【請求項８】
前記入力端子には、オーディオ信号が入力されることを特徴とする請求項１から４のいずれかに記載の入力回路。
【請求項９】
外部からの信号を受ける入力端子と、
その制御端子が前記入力端子に接続され、前記信号に応じて状態が変化する入力トランジスタと、
前記入力端子と接地端子の間に設けられた初期化トランジスタと、
本入力回路に対する電源の投入時に、前記初期化トランジスタをオンし、その後前記初期化トランジスタをオフする制御回路と、
前記入力トランジスタと同型であり、その制御端子と一端の間が接続された第２入力トランジスタと、
前記入力トランジスタおよび前記第２入力トランジスタそれぞれにバイアス電流を供給するバイアス回路と、
前記入力トランジスタと前記バイアス回路の接続点に生ずる電圧および前記第２入力トランジスタと前記バイアス回路の接続点に生ずる電圧を差動増幅する差動増幅器と、
前記差動増幅器の出力信号をアナログデジタル変換するＡ／Ｄコンバータと、
を備えることを特徴とする入力回路。
【請求項１０】
前記制御回路は、
前記初期化トランジスタの制御端子に接続されたキャパシタと、
前記電源の投入時に、前記キャパシタの電位を前記初期化トランジスタがオンするレベルに設定するスイッチと、
前記キャパシタの電荷量を、前記初期化トランジスタがオフする方向に変化させる放電回路と、
を含むことを特徴とする請求項９に記載の入力回路。
【請求項１１】
外部からの信号を受ける入力端子と、
その制御端子が前記入力端子に接続され、前記信号に応じて状態が変化する入力トランジスタと、
その一端が前記入力トランジスタの一端と接続された第２入力トランジスタと、
前記入力トランジスタの他端側および前記第２入力トランジスタの他端側それぞれに設けられた負荷回路と、
前記入力トランジスタおよび前記第２入力トランジスタにテイル電流を供給するテイル電流源と、
前記入力端子と接地端子の間に設けられた初期化トランジスタと、
本入力回路に対する電源の投入時に、前記初期化トランジスタをオンし、その後前記初期化トランジスタをオフする制御回路と、
その制御端子に、前記第２入力トランジスタの他端の電位が入力された出力トランジスタと、
前記出力トランジスタにバイアス電流を供給するバイアス電流源と、
を備えることを特徴とする入力回路。
【請求項１２】
前記制御回路は、
前記初期化トランジスタの制御端子に接続されたキャパシタと、
前記電源の投入時に、前記キャパシタの電位を前記初期化トランジスタがオンするレベルに設定するスイッチと、
前記キャパシタの電荷量を、前記初期化トランジスタがオフする方向に変化させる放電回路と、
を含むことを特徴とする請求項１１に記載の入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路において、外部からの信号を受ける入力回路に関する。
【背景技術】
【０００２】
半導体集積回路に外部からのデジタル信号を入力する場合、半導体集積回路の入力段に、入力インピーダンスの高い入力回路（入力バッファ）を備えるのが一般的である。入力回路の代表的な構成としては、インバータ、差動増幅器、エミッタフォロア回路、ソースフォロア回路などが挙げられる。
【０００３】
図１は、コンデンサマイクとその出力信号を受ける信号処理回路２００の構成を示す回路図である。コンデンサマイク２は、キャパシタＣｍｉｃを含む等価回路で示される。コンデンサマイク２は、音響電気変換素子であり、入力された音声に応じた電気信号Ｓ１を出力する。
【０００４】
信号処理回路２００は、入力回路２１０と信号処理部２２０を含む。入力回路２１０は、コンデンサマイク２からの電気信号Ｓ１を、ハイインピーダンスで受けるいわゆるバッファとして機能する。入力回路２１０は、ＰチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の入力トランジスタＭ１を備える。入力トランジスタＭ１には、電気信号Ｓ１に応じた電流が流れ、あるいはそのソースには電気信号Ｓ１に応じた電圧が発生する。入力回路２１０は、電気信号Ｓ１に応じた電流Ｉｓや電圧Ｖｓ（以下、検出信号Ｓ２）を、後段の信号処理部２２０へと出力する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−２１２１４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本出願人は、図１の入力回路２１０を用いた場合、以下の問題が発生することを認識するに至った。信号処理回路２００の電源が投入されると、電源電圧Ｖｄｄが上昇し、それにともなって入力トランジスタＭ１のソースの電位が上昇する。入力トランジスタＭ１のゲートソース間には、寄生容量Ｃｇｓが存在するため、ソース電位Ｖｓの上昇にともない、ゲート電位Ｖｇが上昇する。コンデンサマイク２からの信号Ｓ１を受けるためには、入力トランジスタＭ１のゲート電位Ｖｇは接地電位付近にバイアスされている必要があるため、起動直後にゲート電圧Ｖｇが上昇すると、信号Ｓ１を正常に受けることができない。
【０００７】
コンデンサマイク２は数十Ｈｚ〜２０ｋＨｚのオーディオ帯域の信号Ｓ１を出力するため、キャパシタＣｍｉｃ（たとえば数ｐＦ）とバイアス抵抗Ｒｂｉａｓ（たとえば数ＧΩ）で定まる時定数は非常に長い。したがって、一旦ゲート電位Ｖｇが上昇すると、それが接地電位付近間で低下するには、数秒程度の非常に長い時間を要する。このことは、起動直後、長時間にわたり音声入力が受けられないことを意味する。
【０００８】
かかる問題は、コンデンサマイクからの信号を受ける入力回路に限らず、その他の用途に利用されるさまざまな入力回路において発生しうる。
【０００９】
本発明はこうした課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、起動後に短時間で動作可能な入力回路の提供にある。
【課題を解決するための手段】
【００１０】
本発明のある態様は、入力回路に関する。入力回路は、外部からの信号を受ける入力端子と、その制御端子が入力端子に接続され、信号に応じて状態が変化する入力トランジスタと、入力端子と接地端子の間に設けられた初期化トランジスタと、本入力回路に対する電源の投入時に、初期化トランジスタをオンし、その後初期化トランジスタをオフする制御回路と、を備える。
【００１１】
この態様では、起動直後に初期化トランジスタがオンするため、入力端子の電位が接地電位付近に固定される。その後、電源電圧が安定した状態で初期化トランジスタをオフすることにより、入力信号を受信可能な状態となる。すなわち短時間で動作可能な入力回路が提供される。
【００１２】
制御回路は、初期化トランジスタをオンした後、所定の時間経過後に初期化トランジスタをオフしてもよい。
【００１３】
制御回路は、初期化トランジスタの制御端子に接続されたキャパシタと、電源の投入時に、キャパシタの電位を初期化トランジスタがオンするレベルに設定するスイッチと、キャパシタの電位を、初期化トランジスタがオフする方向に変化させる放電回路と、を含んでもよい。
【００１４】
放電回路は、キャパシタから電流（電荷）を引き抜く定電流回路であってもよい。
【００１５】
放電回路は、キャパシタから電流（電荷）を引き抜く抵抗素子であってもよい。
【００１６】
入力端子には、当該入力端子と接地端子の間に設けられたキャパシタを含むデバイスが接続されてもよい。入力端子には、コンデンサマイクが接続されてもよい。
【００１７】
ある態様において、入力回路は、入力端子と接地端子の間に設けられたバイアス抵抗をさらに備えてもよい。
【００１８】
入力端子には、オーディオ信号が入力されてもよい。
【００１９】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明のある態様によれば、起動後、短時間で動作可能な入力回路が提供される。
【図面の簡単な説明】
【００２１】
【図１】コンデンサマイクとその出力信号を受ける信号処理回路の構成を示す回路図である。
【図２】図２（ａ）は、本発明の実施の形態に係る入力回路を備える信号処理回路の構成を示す図であり、図２（ｂ）は、変形例に係る入力回路の構成を示す回路図である。
【図３】図３（ａ）は、図２（ａ）の信号処理回路の動作を示すタイムチャートであり、図３（ｂ）は図１の信号処理回路の動作を示すタイムチャートである。
【図４】変形例に係る入力回路を備える信号処理回路の構成を示す回路図である。
【図５】変形例に係る入力回路を備える信号処理回路の構成を示す回路図である。
【発明を実施するための形態】
【００２２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２３】
また、本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２４】
図２（ａ）は、本発明の実施の形態に係る入力回路１０を備える信号処理回路１００の構成を示す図である。
信号処理回路１００は、入力回路１０および信号処理部２０を備える。信号処理回路１００は、入力端子Ｐ１に外部からの入力信号Ｓ１を受ける。接地端子Ｐ２は接地されている。入力端子Ｐ１と接地端子Ｐ２の間には、バイアス抵抗Ｒｂｉａｓが設けられる。
【００２５】
入力トランジスタＭ１は、ＰチャンネルＭＯＳＦＥＴであり、その制御端子（ゲート）は入力端子Ｐ１と接続されて入力信号Ｓ１が入力されている。入力トランジスタＭ１の状態（オンの程度）は、入力信号Ｓ１に応じて変化する。図２（ａ）の入力トランジスタＭ１は、いわゆるソースフォロア回路として把握でき、入力トランジスタＭ１のソースには、入力信号Ｓ１に応じた検出電圧Ｖｓが発生し、もしくは入力トランジスタＭ１には、入力信号Ｓ１に応じた検出電流Ｉｓが流れる。検出電圧Ｖｓもしくは検出電流Ｉｓ（以下、これらを検出信号Ｓ２と呼ぶ）は、後段の信号処理部２０へと入力される。図２（ａ）において、入力信号Ｓ１は、コンデンサマイク２からのオーディオ信号である。コンデンサマイク２は、並列に接続された容量Ｃｍｉｃを含む等価回路で表される。
【００２６】
初期化トランジスタＭ２は、入力端子Ｐ１と接地端子Ｐ２の間に設けられる。具体的には、初期化トランジスタＭ２はＮチャンネルＭＯＳＦＥＴであり、そのソースは接地端子Ｐ２に、そのドレインは入力端子Ｐ１と接続されている。
【００２７】
制御回路１２は、本入力回路１０に対する電源の投入時に、初期化トランジスタＭ２をオンし、その後、初期化トランジスタＭ２をオフする。具体的に制御回路１２は、初期化トランジスタＭ２をオンした後、所定の時間τ１経過後に初期化トランジスタＭ２をオフする。所定の時間τ１は、入力回路１０（信号処理回路１００）に対する電源電圧Ｖｄｄが安定するのに要する時間程度、もしくはそれより長く設定されることが望ましい。
【００２８】
制御回路１２は、キャパシタＣ１、スイッチＭ３、放電回路１４を含む。キャパシタＣ１は、初期化トランジスタＭ２の制御端子（ゲート）と接地端子Ｐ２の間に設けられる。スイッチＭ３は電源の投入時に、キャパシタＣ１の電位Ｖｃを、初期化トランジスタＭ２がオンするレベルに設定する。たとえばスイッチＭ３は、ソースに電源電圧Ｖｄｄが印加され、ドレインがキャパシタＣ１と接続されたＰチャンネルＭＯＳＦＥＴである。スイッチＭ３の制御端子（ゲート）には、制御信号ＰＤＢが印加されている。制御信号ＰＤＢがローレベルのときスイッチＭ３はオン、ハイレベルのときスイッチＭ３はオフする。
【００２９】
放電回路１４は、キャパシタＣ１の電位Ｖｃを、初期化トランジスタＭ２がオフする方向に変化させる。図２（ａ）の放電回路１４は、キャパシタＣ１から電流Ｉｃを引き抜く定電流回路である。放電回路１４は、基準電流Ｉｒｅｆを生成する定電流源１６と、カレントミラー回路を形成するトランジスタＭ１１〜Ｍ１４を含む。カレントミラー回路により、基準電流Ｉｒｅｆが１／（Ｍ×Ｎ）倍され、定電流Ｉｃが生成される。
【００３０】
以上が信号処理回路１００の構成である。続いてその動作を説明する。
図３（ａ）、（ｂ）はそれぞれ、図２（ａ）の信号処理回路１００および図１の信号処理回路２００の動作を示すタイムチャートである。
【００３１】
はじめに図３（ｂ）を参照し、図１の信号処理回路２００の問題点を明らかとする。時刻ｔ０に電源が投入され、電源電圧Ｖｄｄが所定値まで上昇する。これに追従して入力トランジスタＭ１のソース電位Ｖｓが上昇する。入力トランジスタＭ１のゲートは、ゲートソース間容量Ｃｇｓを介してソースとカップリングされているため、ゲート電位Ｖｇは、ソース電位Ｖｓに引っ張られる。
【００３２】
図１では、入力端子Ｐ１に接続される容量（ＣｍｉｃおよびＣｇｓ）に蓄えられた電荷の放電経路はバイアス抵抗Ｒｂｉａｓのみである。上述のようにバイアス抵抗Ｒｂｉａｓの抵抗値は数ＧΩと非常に大きいため、入力端子Ｐ１の電荷は非常に緩やかに放電される。その結果、入力端子Ｐ１の電位Ｖｇが、入力回路２１０が入力信号Ｓ１を受信可能な接地電圧付近に低下するまでには、非常に長い時間、たとえば数秒を要する。
【００３３】
以上が本出願人が認識した課題である。続いて、図３（ａ）を参照し、この課題を解決する図２（ａ）の信号処理回路１００の動作を説明する。
時刻ｔ０に電源が投入され、電源電圧Ｖｄｄが上昇する。起動直後、制御信号ＰＤＢはローレベルであり、スイッチＭ３がオンする。その結果、キャパシタＣ１の電位Ｖｃが略電源電圧Ｖｄｄとなり初期化トランジスタＭ２はオンする。初期化トランジスタＭ２がオンすることにより、入力端子Ｐ１の電位Ｖｇは接地電圧（０Ｖ）付近に固定される。つまり図３（ｂ）のように上昇しない。
【００３４】
起動から所定時間τ２経過後（ｔ１）に、制御信号ＰＤＢがハイレベルとなる。そしてスイッチＭ３はオフし、キャパシタＣ１が定電流Ｉｃによって放電される。キャパシタＣ１の放電にともない、キャパシタＣ１の電位Ｖｃは、時間とともに低下していく。やがて時刻ｔ２に、電位Ｖｃが初期化トランジスタＭ２のゲートしきい値電圧Ｖｔｈｎより低くなると初期化トランジスタＭ２がオフする。初期化トランジスタＭ２がオフすると入力端子Ｐ１の電位固定が解除され、入力信号Ｓ１を受信可能な状態となる。キャパシタＣ１の放電開始から初期化トランジスタＭ２がオフするまでの期間τ３は、キャパシタＣ１の容量値および定電流Ｉｃによって定まる。
【００３５】
図２（ａ）の信号処理回路１００によれば、電源の投入後に短時間で、入力信号Ｓ１を受信可能な状態を実現することができる。
【００３６】
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例について説明する。
【００３７】
図２（ｂ）は、変形例に係る入力回路１０ａの構成を示す回路図である。入力回路１０ａは、キャパシタＣ１を放電する放電回路として、抵抗１４ａを備える。この構成では、キャパシタＣ１の放電開始から初期化トランジスタＭ２がオフするまでの期間τ２は、キャパシタＣ１の容量値と抵抗１４ａの抵抗値の時定数で与えられる。
【００３８】
この変形例によっても、短時間で入力信号Ｓ１を受信可能な状態に安定化できる。
【００３９】
本発明において、入力回路１０の形式にはさまざまな変形例が存在する。たとえば図２（ａ）、（ｂ）の入力トランジスタＭ１を、ＮチャンネルＭＯＳＦＥＴに置換してもよい。この場合、図２（ａ）、（ｂ）の入力回路１０を天地反転すればよい。
【００４０】
また入力回路１０はソースフォロア回路には限定されず、差動増幅器（演算増幅器）やインバータであってもよい。差動増幅器やインバータの入力段にＮチャンネルあるいはＰチャンネルのＭＯＳＦＥＴを利用する場合、図１の回路と同様の問題が生じうる。この問題も、本発明によれば好適に解決できる。
【００４１】
また信号処理回路１００への入力信号Ｓ１は、コンデンサマイク２からのオーディオ帯域の信号（オーディオ信号）には限定されない。
【００４２】
図４は、変形例に係る入力回路１０ｂを備える信号処理回路１００ｂの構成を示す回路図である。入力回路１０ｂは、入力トランジスタＭ１と、それとペアリングされた第２入力トランジスタＭ１’を備える。第２入力トランジスタＭ１’のゲートドレイン間は接続されている。バイアス回路１８は、入力トランジスタＭ１および第２入力トランジスタＭ１’それぞれに対して、バイアス電流Ｉｂｉａｓを供給する。第２入力トランジスタＭ１’のソースには、バイアス電流Ｉｂｉａｓに応じた一定レベルの電圧Ｖｓ’が発生する。入力トランジスタＭ１のソースには、電圧Ｖｓ’を中心として、入力信号Ｓ１に応じて変化する検出電圧Ｖｓが発生する。
【００４３】
信号処理部２０の初段には、差動増幅器２２が設けられる。差動増幅器２２は、入力回路１０ｂからの電圧ＶｓおよびＶｓ’を差動増幅し、基準電圧Ｖｒｅｆを中心（コモン電圧）として変動する差動検出信号ＶｓＰ、ＶｓＮに変換する。
Ａ／Ｄコンバータ２４は、差動増幅器２２からの差動検出信号ＶｓＰ、ＶｓＮをＡ／Ｄ変換する。デジタル信号処理回路２６は、Ａ／Ｄコンバータ２４からのデジタル信号に対して、所定の信号処理を施す。
【００４４】
図５は、変形例に係る入力回路１０ｃを備える信号処理回路１００ｃの構成を示す回路図である。入力回路１０ｃは、差動増幅器３０を含む。入力トランジスタＭ１は、入力差動対の一方のトランジスタに対応する。入力トランジスタＭ１のドレイン側には、負荷として抵抗Ｒ１が接続される。第２入力トランジスタＭ４は、入力差動対の他方のトランジスタに対応する。第２入力トランジスタＭ４のドレイン側には、負荷として抵抗Ｒ２が設けられる。第２入力トランジスタＭ４のサイズは、トランジスタＭ１のサイズのＮ倍（Ｎは１より大きい実数）である。抵抗Ｒ１、Ｒ２に代えて、能動負荷（カレントミラー回路）を設けてもよい。テイル電流源３２は、差動対Ｍ１、Ｍ４にテイル電流Ｉ１を供給する。
【００４５】
バイアス電流源３４は、バイアス電流Ｉ２を生成する。出力トランジスタＭ５は、バイアス電流Ｉ２の経路上に設けられる。出力トランジスタＭ５のゲートには、トランジスタＭ４のドレイン電圧が入力され、そのゲートドレイン間には、位相補償用のキャパシタＣ２が設けられる。出力トランジスタＭ５のドレインは、差動増幅器３０の出力端子ＯＵＴとなる。差動増幅器３０の出力端子とトランジスタＭ４のゲートは接続されている。
入力回路１０ｃによれば、０Ｖを中心として変動する入力信号Ｓ１を、正の検出電圧Ｖｄに変換し、信号処理部２０へと出力することができる。
【００４６】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【００４７】
２…コンデンサマイク、１００…信号処理回路、Ｐ１…入力端子、Ｐ２…接地端子、１０…入力回路、１２…制御回路、１４…放電回路、１８…バイアス回路、２０…信号処理部、２２…差動増幅器、２４…Ａ／Ｄコンバータ、２６…デジタル信号処理回路、Ｍ１…入力トランジスタ、Ｍ２…初期化トランジスタ、Ｍ３…スイッチ、Ｓ１…入力信号、Ｃ１…キャパシタ。
【図１】
2011055473.tif 000003
【図２】
2011055473.tif 000004
【図３】
2011055473.tif 000005
【図４】
2011055473.tif 000006
【図５】
2011055473.tif 000007