(57)【要約】【課題】差動信号の伝送特性に優れ、かつ、簡易な構成の半導体装置を提供する。【解決手段】半導体装置１００、一対の差動伝送線路２６を含む配線層１２と、電位が固定された導電層であって、電気的に連続した導体によって形成された連続領域を有する導電層１６と、半導体基板２４と、半導体基板２４と導電層１６との間に設けられ、電気的に浮いている導体を有する阻止層２０と、配線層１２と導電層１６と阻止層２０と半導体基板２４との間に設けられた絶縁層と、を備える。一対の差動伝送線路２６は、積層方向から見て導電層１６の導体と交差し、阻止層２０は、導電層１６の導体と交差する複数の間隙が形成されている。【選択図】図１
2011055122.tif 000002
【特許請求の範囲】
【請求項１】
一対の差動伝送線路を含む配線層と、
電位が固定された導電層であって、電気的に連続した導体によって形成された連続領域を有する導電層と、
半導体基板と、
前記半導体基板と前記導電層との間に設けられ、電気的に浮いている導体を有する阻止層と、
前記配線層と前記導電層と前記半導体基板と前記阻止層との間に設けられた絶縁層と、を備え、
前記一対の差動伝送線路は、積層方向から見て前記導電層の導体と交差し、
前記阻止層は、前記導電層の導体と交差する複数の間隙が形成されていることを特徴とする半導体装置。
【請求項２】
前記導電層の連続領域は、少なくとも一部がらせん状に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記間隙は、放射状に形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記間隙は、前記導電層の導体の少なくとも一部と直交するように形成されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記半導体基板として、前記阻止層を挟んで前記導電層と反対側に設けられた半導体素子を備えることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
請求項１乃至４のいずれかに記載の半導体装置を搭載することを特徴とする携帯機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動伝送線路を含む半導体装置およびそれを搭載する携帯機器に関する。
【背景技術】
【０００２】
電子機器に使用される回路装置の信号処理速度や転送速度などの高速化に伴い、データ転送として、従来のシングルエンド伝送方式から差動伝送方式が採用されるようになっている。差動伝送方式とは、１つの信号から正相信号と逆相信号の２相の信号を発生し、２本の信号線路を用いて伝送する方式である。この方式においては、理想的な状態では正相信号と逆相信号の位相が反転している（１８０度ずれている）ので、互いに発生する磁束を打ち消す関係にある。そのため、信号線のインダクタ成分による影響が小さくなる。以下、差動伝送方式においてこの理想的な状態（正相信号と逆相信号の位相が反転した状態）で信号が伝送されるモードをディファレンシャルモードと呼ぶ。
【０００３】
しかしながら、現実の回路装置では、正相信号が流れる正相信号線路の長さと逆相信号が流れる逆相信号線路の長さとを完全に等しくすることは難しく、正相信号と逆相信号との間の平衡が崩れる場合が多い。この場合、正相信号線路と逆相信号線路とには、同位相の信号が流れる。以下、差動伝送方式において２本の信号線に同位相の信号が伝送されるモードをコモンモードと呼ぶ。つまり、現実の回路装置における一対の差動伝送線路は、ディファレンシャルモードの信号とコモンモードの信号の２種類の信号を伝送する場合が多い。
【０００４】
差動伝送線路で発生したコモンモード電流は、差動伝送線路とは異なる、主に接地側導体の経路を経たループを形成する。このループにコモンモード電流が流れることにより電磁雑音が放射される。
【０００５】
そのため、従来、回路装置内部で発生するコモンモード成分を除去するために、コモンモードフィードバック回路で正相信号と逆相信号の電位差を検出し、増幅器を再調整する構成が知られている（特許文献１および特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２１９６２３号公報
【特許文献２】特開２００８−１２５０２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の構成は、差動伝送線路とは別にフィードバック回路が必要なため、回路を形成するスペースを増大させ、レイアウトの自由度を減少させてしまう。また、フィードバック回路自体のばらつきという問題もある。
【０００８】
本発明はこうした状況に鑑みてなされたものであり、その目的は、差動信号の伝送特性に優れ、かつ、簡易な構成の半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある態様の半導体装置は、一対の差動伝送線路を含む配線層と、電位が固定された導電層であって、電気的に連続した導体によって形成された連続領域を有する導電層と、半導体基板と、半導体基板と導電層との間に設けられ、電気的に浮いている導体を有する阻止層と、配線層と導電層と半導体基板と阻止層との間に設けられた絶縁層と、を備える。一対の差動伝送線路は、積層方向から見て導電層の導体と交差し、阻止層は、導電層の導体と交差する複数の間隙が形成されている。
【００１０】
この態様によると、導電層がコモンモードフィルタとして機能することで、差動伝送線路におけるディファレンシャルモードの信号の減衰を抑えつつコモンモードの信号をフィルタリングできる。また、半導体基板が存在する場合であっても、阻止層によって、導電層に流れる誘導電流に起因して半導体基板に渦電流が発生することが抑制される。そのため、半導体基板における渦電流に起因して導電層で発生する誘導電流が抑制され、導電層のコモンモードフィルタとしての機能が維持され、優れた差動信号の伝送特性を発揮することができる。
【００１１】
本発明のさらに別の態様は、携帯機器である。この携帯機器は、半導体モジュールを搭載する。
【００１２】
この態様によると、高周波領域における携帯機器の性能が向上する。
【００１３】
なお、以上の構成要素を任意に組み合わせたものや、本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１４】
本発明によれば、簡易な構成で差動信号の伝送特性を向上することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施の形態に係る半導体装置の構成を模式的に示す斜視図である。
【図２】フィルタ領域を上から見た平面図である。
【図３】図２のＡ−Ａ線に沿った断面図である。
【図４】半導体基板に形成されているＣＭＯＳ素子の構造の一例を示す断面図である。
【図５】第１の実施の形態に係る阻止層に含まれている導体のみを示した平面図である。
【図６】第１の実施の形態に係る半導体装置における一対の差動伝送線路の通過特性のシミュレーション結果を示すグラフである。
【図７】第１の実施の形態の変形例に係る阻止層に含まれている導体のみを示した平面図である。
【図８】第２の実施の形態に係る半導体装置の構成を模式的に示す斜視図である。
【図９】フィルタ領域を上から見た平面図である。
【図１０】図９のＢ−Ｂ線に沿った断面図である。
【図１１】第２の実施の形態に係る阻止層に含まれている導体のみを示した平面図である。
【図１２】第２の実施の形態の変形例に係る阻止層に含まれている導体のみを示した平面図である。
【図１３】第２の実施の形態の他の変形例に係る阻止層に含まれている導体のみを示した平面図である。
【図１４】第１の実施の形態に係る半導体装置を備えた携帯電話の構成を示す斜視図である。
【図１５】図１４に示した携帯電話の部分断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材には、同一の符号を付するものとし、適宜重複した説明は省略する。また、各図面における部材の寸法は、理解を容易にするために適宜拡大、縮小して示される。
【００１７】
本実施の形態に係る半導体装置は、携帯電話などの携帯機器に搭載されるものとして好適に用いられる。本実施の形態に係る半導体装置は、１ＧＨｚ以上の高周波信号を伝送する一対の差動伝送線路と、その経路上に設けられたコモンモードフィルタ領域が設けられた導電層と、備え、ディファレンシャルモードの信号の減衰を抑えつつコモンモードの信号をフィルタリングすることを可能としている。
【００１８】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置１００の構成を模式的に示す斜視図である。半導体装置１００は、第１絶縁層１０と、配線層１２と、第２絶縁層１４と、導電層１６と、第３絶縁層１８と、阻止層２０と、第４絶縁層２２と、半導体基板２４と、を備える。そして、半導体装置１００は、半導体基板２４、第４絶縁層２２、阻止層２０、第３絶縁層１８、導電層１６、第２絶縁層１４、配線層１２、第１絶縁層１０の順で下側から積層された積層構造を有する。この積層の方向を積層方向Ａ１と定義する。
【００１９】
図１に示す積層方向Ａ１は、半導体装置１００の上面１００ａに垂直な方向である。第１機能素子１０２、第２機能素子１０４は、例えば、所望の機能を有する集積回路が形成されたものであり、シリコン基板に形成されている。第１機能素子１０２及び第２機能素子１０４は、例えば、プロセッサ、メモリなどである。
【００２０】
配線層１２は、第１機能素子１０２と第２機能素子１０４との間で１ＧＨｚ以上の高周波信号をやりとりするための一対の差動伝送線路２６を含む。一対の差動伝送線路２６は、半導体装置１００のフィルタ領域１１０（図１で２点鎖線で囲まれた領域）を横切るように配線層１２の内部に設けられている。一対の差動伝送線路２６を伝送される高周波信号は、フィルタ領域１１０において、コモンモードの信号がフィルタリングされる。
【００２１】
導電層１６は、電位が固定されており、電気的に連続した導体によって形成された連続領域を有する。なお、本実施の形態に係る導電層１６は接地されている。阻止層２０は、電気的に浮いている導体を含んでいる。本実施の形態において、前述の第１機能素子１０２や第２機能素子１０４は、ＣＭＯＳ素子と同様にシリコン基板で構成されている。
【００２２】
第１絶縁層１０、第２絶縁層１４、第３絶縁層１８および第４絶縁層２２は、配線層１２、導電層１６、阻止層２０および半導体基板２４を互いに絶縁するために、それらの間に設けられている。各絶縁層は、シリコン酸化膜などの絶縁材料で形成される。
【００２３】
一対の差動伝送線路２６、導電層１６および阻止層２０は、少なくともその一部がアルミニウム、金、銅、銀白金（ＡｇＰｔ）、銀パラジウム（ＡｇＰｄ）などの金属によって形成されている。
【００２４】
図２は、フィルタ領域１１０を上から見た平面図である。図３は、図２のＡ−Ａ線に沿った断面図である。なお、図２では、フィルタ領域１１０のうち、配線層１２および導電層１６以外の部分は省略されている。
【００２５】
導電層１６は、電気的に連続した導体線路３０によって形成される矩形領域３２を有する。導体線路３０は、例えばその積層方向Ａ１の厚さが面方向の幅よりも短い。なお、電気的に連続した導体線路３０の断面の形状は、台形、山形または縦長の長方形であってもよい。ここで山形とは、台形と、台形の互いに平行でない辺の曲率が連続的に変化する形状を含む。導体線路３０は導電層１６を形成する金属の一部である。矩形領域３２では、導体線路３０は一様な幅Ｄ１を有する。導体線路３０は、図２に示す始点Ｐ１から同図の紙面上において上向きに延伸し、矩形領域３２の上端付近で９０度右向きに折り返される。そして右向きに延伸し、矩形領域３２の右端付近で９０度下向きに折り返される。そして下向きに延伸し、矩形領域３２の下端付近で９０度左向きに折り返される。そして始点Ｐ１から上向きに延伸する導体線路３０自身の手前まで左向きに延伸して９０度上向きに折り返される。以下同様にして導体線路３０の中心に達するまで、導体線路３０が時計回りのらせん状に延伸される。幅Ｄ１は約１５０μｍに、隣り合う導体線路間の隙間の幅は約４０μｍに設計される。一対の差動伝送線路２６は、同図において矩形領域３２の紙面の上方側を通過する。ここで、図２に示される折り返し部分３０ａ、一方の帯状部分３０ｂ、他方の帯状部分３０ｃに着目すると、一対の差動伝送線路２６は、導体線路３０が折り返し部分３０ａにおいて折り返されることにより、上側から見て、対向している一方の帯状部分３０ｂおよび他方の帯状部分３０ｃと交差する。
【００２６】
図３は、フィルタ領域１１０以外は省略されている。配線層１２は、一対の差動伝送線路２６と、シリコン酸化膜などの絶縁体３４を含む。また、導電層１６は、導体線路３０と、導体線路３０の隙間を埋めるシリコン酸化膜などの絶縁体３６を含む。
【００２７】
第１の実施の形態では、フィルタ領域１１０において、一対の差動伝送線路２６が、らせん状に形成された、電気的に連続した導体線路３０と対向する。より詳細には、一対の差動伝送線路２６は、積層方向Ａ１（上側）から見て、折り返されることにより対向している一方の帯状部分３０ｂおよび他方の帯状部分３０ｃと交差する。したがって、この構造により、１ＧＨｚ以上の高周波信号について、広い帯域幅にわたってコモンモードの信号をフィルタリングすることができる。また、ディファレンシャルモードの信号の減衰はほぼなくなる。
【００２８】
本実施の形態に係る半導体装置１００は、上述の構成に加えて、最下層に、ＣＭＯＳ素子が形成されているシリコン基板としての半導体基板２４が設けられている。図４は、半導体基板２４に形成されているＣＭＯＳ素子の構造の一例を示す断面図である。なお、図４では、説明の便宜上、半導体装置１００を構成する半導体基板２４に含まれているＣＭＯＳ素子を拡大して示してある。ＣＭＯＳ素子４０は、導電性を有するＮ型シリコン基板４２に、Ｐ型拡散層４４が形成されている。Ｎ型シリコン基板４２には、更に二つの小さなＰ型拡散領域４６，４８が形成されている。Ｐ型拡散領域４６は、金属配線５０と接続されてドレインを構成する。Ｐ型拡散領域４８は、金属配線５２と接続されてソースを構成する。一方、二つの対向するＰ型拡散領域４６，４８の間にはシリコン酸化膜５４が形成されている。そして、シリコン酸化膜５４の上には、多結晶シリコン５６が形成されており、これがゲートを構成する。
【００２９】
Ｐ型拡散層４４には、更に二つの小さなＮ型拡散領域５８，６０が形成されている。Ｎ型拡散領域５８は、金属配線５０と接続されてドレインを構成する。Ｎ型拡散領域６０は、金属配線６２と接続されてソースを構成する。一方、二つの対向するＮ型拡散領域５８，６０の間にはシリコン酸化膜６４が形成されている。そして、シリコン酸化膜６４の上には、多結晶シリコン６６が形成されており、これがゲートを構成する。
【００３０】
本実施の形態に係るＣＭＯＳ素子４０は、多結晶シリコン５６と多結晶シリコン６６とを結んで入力端子とし、Ｐ型拡散領域４６とＮ型拡散領域５８を金属配線５０で結んで出力端子としている。また、ＣＭＯＳ素子４０は、Ｎ型シリコン基板４２とＰ型拡散領域４８とを金属配線５２で結んで電源端子とし、Ｐ型拡散層４４とＮ型拡散領域６０とを金属配線６２で結んでＧＮＤ端子としている。
【００３１】
このようなＣＭＯＳ素子４０が存在すると、導電層１６の導体線路３０に流れる電流に誘導されてＣＭＯＳ素子４０の導電性のＮ型シリコン基板（Ｎ−ｗｅｌｌ層）４２に渦電流が発生することがある。そして、ＣＭＯＳ素子４０で発生した渦電流は、更に導電層１６の導体線路３０での電流の流れに影響を与え、コモンモードフィルタとしての機能を低下させるおそれがある。
【００３２】
そこで、本実施の形態に係る半導体装置１００は、導電層１６と半導体基板２４との間に、電気的に浮いている導体を有する阻止層２０が設けられている。
【００３３】
図５は、第１の実施の形態に係る阻止層に含まれている導体のみを示した平面図である。図５に示す阻止領域７０は、導電層１６に含まれている、らせん状の導体線路３０の四辺に沿った矩形の領域である。阻止領域７０は、複数の導体７２が互いに離間した状態で配列されている。また、阻止領域７０は、矩形の中心から放射状に複数の間隙７４が形成されている。
【００３４】
このような阻止領域７０が、導電層１６の矩形領域３２とＣＭＯＳ素子４０との間に存在することで、導体線路３０を流れる誘導電流に起因するＣＭＯＳ素子４０での渦電流の発生が抑制される。また、阻止領域７０は、隣接する導体７２の間に、導電層１６における、らせん状の導体線路３０と交差する複数の間隙が形成されている。ここで、間隙は、空間に何らの部材も存在しない場合だけでなく、絶縁材料などの非導電性の部材が充填されている場合であってもよい。これにより、阻止領域７０自体で発生する渦電流を抑制することができる。また、複数の間隙７４の幾つかは、導体線路３０の一部と直交する。これにより、阻止領域７０自体で発生する渦電流をより確実に抑制することができる。また、導体７２が複数に分割されていることで、阻止層２０の反りが抑制される。
【００３５】
図６は、第１の実施の形態に係る半導体装置１００における一対の差動伝送線路２６の通過特性のシミュレーション結果を示すグラフである。図６において、横軸は一対の差動伝送線路２６を通過する信号の周波数（ＧＨｚ）を示し、縦軸はフィルタ領域１１０において各モードの電流成分が減衰される度合いを示す。ＣＯＭＭ１は、コモンモードの信号の減衰の様子を示し、ＤＩＦＦ１は、ディファレンシャルモードの信号の減衰の様子を示す。図６に示される通り、１ＧＨｚ以上の高周波帯域において、ディファレンシャルモードの信号の減衰は無視できる程度であり、コモンモードの信号は比較的広い帯域幅にわたって減衰されている。
【００３６】
次に、阻止層２０における導体の変形例について説明する。図７は、第１の実施の形態の変形例に係る阻止層に含まれている導体のみを示した平面図である。図７に示す阻止領域８０は、導電層１６に含まれている、らせん状の導体線路３０の四辺に沿った矩形の領域である。阻止領域８０は、複数の導体８２が互いに離間した状態で配列されている。また、阻止領域８０は、矩形の対角線に沿って形成された複数の間隙８４と、阻止領域８０の四辺と平行に形成された複数の間隙８６が形成されている。これにより、導体８２は、短冊状になっている。
【００３７】
このような阻止領域８０が、導電層１６の矩形領域３２とＣＭＯＳ素子４０との間に存在することで、導体線路３０を流れる誘導電流に起因するＣＭＯＳ素子４０での渦電流の発生が抑制される。また、阻止領域８０は、隣接する導体８２の間に、導電層１６における、らせん状の導体線路３０と交差する複数の間隙が形成されている。これにより、阻止領域８０自体で発生する渦電流を確実に抑制することができる。また、複数の間隙８４の全ては、らせん状の導体線路３０のほぼ全てと直交する。これにより、阻止領域７０自体で発生する渦電流をより確実に抑制することができる。
【００３８】
（第２の実施の形態）
図８は、第２の実施の形態に係る半導体装置２００の構成を模式的に示す斜視図である。本実施の形態に係る半導体装置２００において、第１の実施の形態の半導体装置１００と異なる構成は、主として導電層１１６および阻止層１２０である。これ以外の構成については、第１の実施の形態と同様の符号を付し、説明を省略する。また、以下で触れていない構成や効果、作用については、特に断りがなければ、第１の実施の形態と同様である。
【００３９】
図９は、フィルタ領域２１０を上から見た平面図である。図１０は、図９のＢ−Ｂ線に沿った断面図である。なお、図９では、フィルタ領域２１０のうち、配線層１１２および導電層１１６以外の部分は省略されている。
【００４０】
導電層１１６は、電気的に連続した導体線路１３０によって形成される矩形領域１３２を有する。電気的に連続した導体線路１３０は、例えばその積層方向Ａ２の厚さが面方向の幅よりも短い（断面の形状が横長の長方形となる）導体の線路である。なお、電気的に連続した導体線路１３０の断面の形状は、台形、山形または縦長の長方形であってもよい。導体線路１３０は導電層１１６を形成する金属の一部であり、したがって接地されている。矩形領域１３２では、導体線路１３０は、ミアンダパターンなどの繰り返しパターンに形成される。図９に示される矩形領域１３２では、導体線路１３０は、単位パターン１３４が一対の差動伝送線路２６に平行な方向（図中において左右方向、以下同じ）に繰り返して形成されるパターンを含む。単位パターン１３４はその途中で折り返されており、折り返し部分１３４ａ、一方の帯状部分１３４ｂ、他方の帯状部分１３４ｃを含む。一方の帯状部分１３４ｂおよび他方の帯状部分１３４ｃは同じ幅Ｄ２を有する。幅Ｄ２は例えば約１００μｍに設計される。一方の帯状部分１３４ｂと他方の帯状部分１３４ｃとの間の隙間の幅は約４０μｍに設計される。一対の差動伝送線路２６は、積層方向Ａ２（上側）から見て、折り返されることにより対向している一方の帯状部分１３４ｂおよび他方の帯状部分１３４ｃと交差する。
【００４１】
第２の実施の形態に係る半導体装置２００は、フィルタ領域２１０において、一対の差動伝送線路２６が、ミアンダパターンに形成された電気的に連続した導体線路１３０と対向する。より詳細には、一対の差動伝送線路２６は、積層方向Ａ２（上側）から見て、折り返されることにより対向している一方の帯状部分１３４ｂおよび他方の帯状部分１３４ｃと交差する。したがって、この構造により、１ＧＨｚ以上の高周波信号について、広い帯域幅にわたってコモンモードの信号をフィルタリングすることができる。また、ディファレンシャルモードの信号の減衰はほぼなくなる。
【００４２】
また、第１の実施の形態で述べたように、半導体装置に半導体基板が存在することで、導電層１１６のコモンモードフィルタとしての機能を低下させるおそれがあるため、本実施の形態に係る半導体装置２００においても、阻止層１２０が設けられている。
【００４３】
図１１は、第２の実施の形態に係る阻止層に含まれている導体のみを示した平面図である。図１１に示す阻止領域１７０は、導電層１１６に含まれている、ミアンダパターンの導体線路１３０の四辺に沿った矩形の領域である。阻止領域１７０は、導体１７２に複数の間隙１７４が形成されている。
【００４４】
このような阻止領域１７０が、導電層１１６の矩形領域１３２とＣＭＯＳ素子４０との間に存在することで、導体線路１３０を流れる誘導電流に起因するＣＭＯＳ素子４０での渦電流の発生が抑制される。阻止領域１７０は、導体１７２の内側に、導電層１１６における導体線路１３０と交差する複数の間隙１７４が形成されている。これにより、阻止領域１７０自体で発生する渦電流を抑制することができる。また、間隙１７４は、その長手方向が、図９に示す差動伝送線路２６と平行になるように、換言すれば、ミアンダパターンを構成する図９に示す導体線路１３０の一方の帯状部分１３４ｂ及び他方の帯状部分１３４ｃと直交するように形成されている。これにより、阻止領域１７０自体で発生する渦電流をより確実に抑制することができる。
【００４５】
ところで、図１１に示した導体１７２では、全ての間隙１７４が、導体１７２の四辺に達しない内側に存在している。そのため、間隙１７４の両端の外側端部１７２ａについては、導体が矢印Ａ３方向に全て存在することになる。つまり、外側端部１７２ａのＡ３方向の領域には間隙が存在しないことになる。
【００４６】
そこで、阻止層１２０における導体の変形例について説明する。図１２は、第２の実施の形態の変形例に係る阻止層に含まれている導体のみを示した平面図である。図１２に示す阻止領域１８０は、導電層１１６に含まれている、ミアンダパターンの導体線路１３０の四辺に沿った矩形の領域である。阻止領域１８０は、導体１８２に複数の間隙１８４が形成されている。
【００４７】
また、導体１８２は、図１１に示す導体１７２と比較して、複数の間隙１８４が矢印Ａ４方向に交互にずれて形成されている。また、いずれの間隙１８４についても、その一端は、矩形の導体１８２の周囲まで達している。これにより、導体１８２のいずれの領域においても、矢印Ａ３方向には必ず間隙１８４が存在することになる。また、導体線路１３０を流れる誘導電流に起因するＣＭＯＳ素子４０での渦電流の発生がより確実に抑制される。なお、間隙１８４は、複数に分割されていてもよい。
【００４８】
図１３は、第２の実施の形態の他の変形例に係る阻止層に含まれている導体のみを示した平面図である。図１３に示す阻止領域１９０は、導電層１１６に含まれている、ミアンダパターンの導体線路１３０の四辺に沿った矩形の領域である。阻止領域１９０は、複数の矩形の導体１９２が、間隙１９４を空けて並んでいる。本実施の形態に係る各導体１９２は、間隙１８４により完全に切り離されているため、阻止領域１９０自体で発生する渦電流をより確実に抑制することができる。
【００４９】
（携帯機器への適用）
次に、本発明の半導体装置を備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、例えば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、音楽プレーヤ、およびデジタルスチルカメラ（ＤＳＣ）といった電子機器に搭載してもよい。
【００５０】
図１４は、第１の実施の形態に係る半導体装置１００を備えた携帯電話１１１１の構成を示す斜視図である。携帯電話１１１１は、第１の筐体１１１２と第２の筐体１１１４が可動部１１２０によって連結される構造になっている。第１の筐体１１１２と第２の筐体１１１４は可動部１１２０を軸として回動可能である。第１の筐体１１１２には文字や画像等の情報を表示する表示部１１１８やスピーカ部１１２４が設けられている。第２の筐体１１１４には操作用ボタンなどの操作部１１２２やマイク部１１２６が設けられている。第１の実施の形態に係る半導体装置１００が携帯電話１１１１の内部に搭載されている。なお、携帯電話１１１１の内部で半導体装置１００に取り付けられる第１機能素子１０２や第２機能素子１０４の例としては、各回路を駆動するための電源回路、アンテナ（不図示）と接続された送受信回路、ＤＡＣやエンコーダ回路などの信号処理回路、携帯電話の表示部に採用される液晶パネルの光源としてのバックライトの駆動回路などがある。
【００５１】
図１５は、図１４に示した携帯電話１１１１の部分断面図（第１の筐体１１１２の断面図）である。
【００５２】
第１の実施の形態に係る半導体装置１００を搭載した携帯電話１１１１によると、携帯電話１１１１に含まれる回路モジュール間での信号の伝送特性、特に１ＧＨｚ以上の高周波領域での伝送特性を向上できる。したがって、第１の実施の形態に係る半導体装置１００は、１ＧＨｚ以上の高周波信号を取り扱う携帯機器に特に好適に用いられる。
【００５３】
第２の実施の形態に係る半導体装置２００を携帯電話に搭載しても同様の効果を得ることができる。
【００５４】
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
【００５５】
各変形例を含む第１および第２の実施の形態では、半導体装置は、１ＧＨｚ以上の高周波信号を伝送する一対の差動伝送線路を含む場合について説明したが、これに限られない。一対の差動伝送線路を通して４００ＭＨｚ以上の信号が伝送される場合に対しても本発明を適用できる。なお本発明の効果は、特にＧＨｚ帯の信号に対して顕著である。
【００５６】
上述の各実施の形態においては、第１機能素子１０２および第２機能素子１０４が半導体装置の内部に形成されている場合が示されているが、各機能素子が半導体装置の外部に設けられていてもよい。
【００５７】
また、第１機能素子１０２および第２機能素子１０４が半導体装置の外部に設けられている場合、第１機能素子および第２機能素子１０４と半導体装置とを接続する端子を、半導体装置の周辺に設けることになる。この場合、その端子と各機能素子との間にも上述のフィルタ領域を設けることにより、更にコモンモード信号をフィルタリングすることができる。
【００５８】
更に、上述の各実施の形態においては、便宜上、フィルタ領域が半導体装置の一部にのみ搭載されている場合を示したが、フィルタ領域が半導体装置の全面に形成されていてもよい。
【符号の説明】
【００５９】
１０  第１絶縁層、  １２  配線層、  １４  第２絶縁層、  １６  導電層、  １８  第３絶縁層、  ２０  阻止層、  ２２  第４絶縁層、  ２４  半導体基板、  ２６  差動伝送線路、  ３０  導体線路、  ３２  矩形領域、  ３４，３６  絶縁体、  ４０  ＣＭＯＳ素子、  ７０  阻止領域、  ７２  導体、  ７４  間隙、  １００  半導体装置、  １１０  フィルタ領域、  １１６  導電層、  １２０  阻止層、  １３０  導体線路、  １３２  矩形領域、  １３４  単位パターン、  １７０  阻止領域、  １７２  導体、  ２００  半導体装置、  ２１０  フィルタ領域、  １１１１  携帯電話。
【図１】
2011055122.tif 000003
【図２】
2011055122.tif 000004
【図３】
2011055122.tif 000005
【図４】
2011055122.tif 000006
【図５】
2011055122.tif 000007
【図６】
2011055122.tif 000008
【図７】
2011055122.tif 000009
【図８】
2011055122.tif 000010
【図９】
2011055122.tif 000011
【図１０】
2011055122.tif 000012
【図１１】
2011055122.tif 000013
【図１２】
2011055122.tif 000014
【図１３】
2011055122.tif 000015
【図１４】
2011055122.tif 000016
【図１５】
2011055122.tif 000017