(57)【要約】【課題】サイズを増加させることなく、かつ配線パターンの設計の自由度を保ちつつ、半導体装置に受動部品を搭載して装置特性を良好にする。【解決手段】半導体装置１００は、第１の配線パターンおよび第２の配線パターンを含む配線基板２００と、配線基板２００の一面に搭載された半導体チップ１１０と、配線基板２００の一面とは異なる側面に形成され、配線基板２００の第１の配線パターンおよび第２の配線パターンとそれぞれ電気的に接続された第１の導電部２１４ａおよび第２の導電部２１４ｂと、第１の導電部２１４ａおよび第２の導電部２１４ｂとそれぞれ接続された第１の端子１１２ａおよび第２の端子１１２ｂを含み、配線基板２００の側面に配置された受動部品１１２とを含む。【選択図】図１
2011029391.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線パターンおよび第２の配線パターンを含む配線基板と、
前記配線基板の一面に搭載された半導体チップと、
前記配線基板の前記一面とは異なる側面に形成され、前記配線基板の前記第１の配線パターンおよび前記第２の配線パターンとそれぞれ電気的に接続された第１の導電部および第２の導電部と、
前記第１の導電部および前記第２の導電部とそれぞれ接続された第１の端子および第２の端子を含み、前記配線基板の側面に配置された受動部品と、
を含む半導体装置。
【請求項２】
請求項１に記載された半導体装置において、
前記第１の配線パターンおよび前記第２の配線パターンのいずれか一方には接地電位が印加され、他方には電源電位が印加された半導体装置。
【請求項３】
請求項１または２に記載された半導体装置において、
前記配線基板は、複数の配線層を含み、前記第１の配線パターンおよび前記第２の配線パターンは、前記配線基板の前記一面とは異なる層に形成された半導体装置。
【請求項４】
請求項１から３いずれかに記載された半導体装置において、
前記配線基板は、コア材と、当該コア材上に積層された配線層および絶縁樹脂層を含むビルドアップ層とにより構成され、
前記第１の導電部および前記第２の導電部は、前記コア材に形成されたスルーホール内に埋め込まれた導電材料により構成され、前記第１の配線パターンおよび前記第２の配線パターンは、前記ビルドアップ層内の前記配線層に含まれる半導体装置。
【請求項５】
第１の配線パターンおよび第２の配線パターンを含む配線基板の側面に、前記第１の配線パターンおよび前記第２の配線パターンとそれぞれ電気的に接続された第１の導電部および第２の導電部を形成する工程と、
前記配線基板の一面に半導体チップを搭載する工程と、
第１の端子および第２の端子を含む受動部品を、前記第１の端子および前記第２の端子をそれぞれ前記第１の導電部および前記第２の導電部と接続するようにして前記配線基板の前記側面に配置する工程と、
を含む半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記第１の配線パターンおよび前記第２の配線パターンのいずれか一方に接地電位を印加し、他方に電源電位を印加する工程を含む半導体装置の製造方法。
【請求項７】
請求項５または６に記載の半導体装置の製造方法において、
コア材に第１のスルーホールおよび第２のスルーホールを形成する工程と、
前記第１のスルーホールおよび前記第２のスルーホールの側壁に導電膜を形成する工程と、
前記コア材上に、前記第１の配線パターンおよび前記第２の配線パターンを含む配線層を含むビルドアップ層を形成して前記配線基板を形成する工程と、
をさらに含み、
前記ビルドアップ層を形成する工程において、前記第１のスルーホールの側壁に形成された前記導電膜を前記第１の配線パターンに電気的に接続して前記第１の導電部を形成するとともに、前記第２のスルーホールの側壁に形成された前記導電膜を第２の配線パターンに電気的に接続して前記第２の導電部を形成する半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記コア材に前記第１のスルーホールおよび前記第２のスルーホールを形成する工程において、前記コア材に、前記半導体チップの端子と電気的に接続する導電膜を形成するための第３のスルーホールも同時に形成する半導体装置の製造方法。
【請求項９】
請求項７または８に記載の半導体装置の製造方法において、
前記ビルドアップ層を形成して前記配線基板を形成する工程において、前記第１の配線パターンおよび前記第２の配線パターンを、前記配線基板の前記一面とは異なる層に形成する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
インターポーザ基板等の配線基板上に半導体チップを搭載した半導体装置において、たとえば電源ノイズを低減するために、半導体チップと並置して配線基板上にチップコンデンサ等の受動部品を搭載することが行われる。しかし、このような受動部品を配線基板上に搭載すると、サイズの増加を招く。また、配線基板上には、半導体チップを覆うリッドを設置するが、リッドの貼り付け領域も確保する必要がある。そのため、半導体装置のサイズを小さく保とうとすると、サイズの大きい半導体チップを搭載する場合に、配線基板上に受動部品を配置する領域が確保できないこともある。さらに、受動部品を配線基板表面に搭載した場合、受動部品と接続するための配線パターンを基板表面に設ける必要があり、配線パターンに制約が生じる。
【０００３】
特許文献１（特開２００１−２１０７７８号公報）には、フリップチップ接続タイプの半導体装置において、リッドとチップコンデンサが搭載され、リッドはインターポーザ基板のグランドと電気的に接続する手段を有し、チップコンデンサは縦型に搭載された構成が記載されている。このチップコンデンサの一端はインターポーザ上の電源と接続し、他方はリッドと電気的に接続されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２１０７７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載の技術においても、受動部品は配線基板表面に配置されているため、上述したような問題が解決できない。
【課題を解決するための手段】
【０００６】
本発明によれば、
第１の配線パターンおよび第２の配線パターンを含む配線基板と、
前記配線基板の一面に搭載された半導体チップと、
前記配線基板の前記一面とは異なる側面に形成され、前記配線基板の前記第１の配線パターンおよび前記第２の配線パターンとそれぞれ電気的に接続された第１の導電部および第２の導電部と、
前記第１の導電部および第２の導電部とそれぞれ接続された第１の端子および第２の端子を含み、前記配線基板の側面に配置された受動部品と、
を含む半導体装置が提供される。
【０００７】
本発明によれば、
第１の配線パターンおよび第２の配線パターンを含む配線基板の側面に、前記第１の配線パターンおよび前記第２の配線パターンとそれぞれ電気的に接続された第１の導電部および第２の導電部を形成する工程と、
前記配線基板の一面に半導体チップを搭載する工程と、
第１の端子および第２の端子を含む受動部品を、前記第１の端子および前記第２の端子をそれぞれ前記第１の導電部および前記第２の導電部と接続するようにして前記配線基板の前記側面に配置する工程と、
を含む半導体装置の製造方法が提供される。
【０００８】
この構成によれば、配線基板の半導体チップが搭載された一面とは異なる側面に受動部品が配置されるので、半導体チップが搭載された一面における配線パターンの自由度を高めることができる。また、半導体装置のサイズの増加を防ぎつつ、半導体装置に受動部品を搭載することができる。これにより、電源ノイズを低減できる等、半導体装置の装置特性を良好にすることができる。
【０００９】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１０】
本発明によれば、サイズを増加させることなく、かつ配線パターンの設計の自由度を保ちつつ、半導体装置に受動部品を搭載して装置特性を良好にすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態における半導体装置の構成の一例を示す図である。
【図２】本発明の実施の形態における半導体装置の製造途中の段階を示す平面図である。
【図３】本発明の実施の形態における半導体装置の製造途中の段階を示す平面図である。
【図４】本発明の実施の形態における半導体装置の製造途中の段階を示す平面図である。
【図５】本発明の実施の形態における半導体装置の製造途中の段階を示す断面図である。
【図６】本発明の実施の形態における半導体装置の製造途中の段階を示す断面図である。
【図７】本発明の実施の形態における配線基板の構成の一例を示す断面図である。
【図８】本発明の実施の形態における配線基板の構成の一例の一部を示す平面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１３】
図１は、本実施の形態における半導体装置の構成の一例を示す図である。図１（ａ）は半導体装置１００の側面図、図１（ｂ）は半導体装置１００の平面図である。
【００１４】
半導体装置１００は、配線基板２００と、配線基板２００の一面（図中上面）に搭載された半導体チップ１１０と、配線基板２００の一面とは異なる側面に形成された第１の導電部２１４ａおよび第２の導電部２１４ｂと、配線基板２００の側面に配置された受動部品１１２と、を含む。半導体装置１００は、さらに、バンプ１２０と、アンダーフィル１２２と、半田ボール１３０と、放熱ペースト１４０と、リッド１５０とを含む。なお、図１（ａ）において、説明のために、リッド１５０を透過した構成を示している。半導体チップ１１０は、バンプ１２０を介して配線基板２００の配線パターンと電気的に接続される。また、半導体チップ１１０は、バンプ１２０およびアンダーフィル１２２により配線基板２００に接続される。本実施の形態において、半導体装置１００は、たとえばＦＣＢＧＡ（Flip Chip Ball Grid Array）パッケージとすることができる。配線基板２００は、たとえばインターポーザ基板とすることができる。配線基板２００は、コア材２１０およびビルドアップ層２１６により構成される。
【００１５】
受動部品１１２は、第１の導電部２１４ａおよび第２の導電部２１４ｂとそれぞれ接続された第１の端子１１２ａおよび第２の端子１１２ｂを含む。受動部品１１２は、たとえばチップコンデンサとすることができる。第１の導電部２１４ａおよび第２の導電部２１４ｂの表面には半田２１８が形成されており、受動部品１１２は、半田２１８を介して第１の導電部２１４ａおよび第２の導電部２１４ｂに接着されている。受動部品１１２は、半導体装置１００に搭載された半導体チップ１１０に供給される電源電位と接地電位との間に配置され、半導体装置１００の電源ノイズを除去する機能を有する。配線基板２００の側面には、複数の受動部品１１２が配置された構成とすることができる。
【００１６】
放熱ペースト１４０は、半導体チップ１１０とリッド１５０との間にこれらに接して設けられる。これにより、半導体チップ１１０で発生した熱をリッド１５０を介して放出することができるとともに、半導体装置１００の強度を保つことができる。放熱ペースト１４０は、たとえば銀ペーストの様に金属フィラーを練りこんだ樹脂や、熱伝導性の高い樹脂（シリコーン樹脂等）とすることができる。
【００１７】
後述するように、配線基板２００には、第１の電位が印加される第１の配線パターンおよび第３の配線パターン、ならびに第２の電位が印加される第２の配線パターンが形成される。なお、これらの第１〜第３の配線パターンは、配線基板２００の半導体チップ１１０が搭載される面とは異なる層に形成される。第１の電位および第２の電位は、いずれか一方が接地電位、他方が電源電位とすることができる。第１の導電部２１４ａおよび第２の導電部２１４ｂは、配線基板２００の第１の配線パターンおよび第２の配線パターンとそれぞれ電気的に接続される。これにより、第１の導電部２１４ａおよび第２の導電部２１４ｂのいずれか一方に接地電位、他方に電源電位を印加することができる。
【００１８】
次に、本実施の形態における半導体装置１００の製造手順を図１から図８を参照して説明する。図２から図４は、本実施の形態における半導体装置１００の製造途中の段階を示す平面図である。図５および図６は、本実施の形態における半導体装置１００の製造途中の段階を示す断面図である。
【００１９】
まず、コア材２１０を準備する（図５（ａ））。コア材２１０は、たとえばガラス繊維にエポキシ樹脂を含浸させた材料により構成することができる。図２に示すように、コア材２１０には、各半導体チップ１１０に対応する複数の個片領域２００ａが含まれる。コア材２１０は、その上下にビルドアップ層を形成した後に、切断ライン２００ｂに沿って切断される。図５は、切断ライン２００ｂに沿った半導体装置１００の断面構造を示す。
【００２０】
つづいて、目的の半導体装置１００の設計に応じて、コア材２１０の各個片領域２００ａ内に、後に半導体チップ１１０の端子と電気的に接続する導電膜を形成するための複数のスルーホール２１１（第３のスルーホール）を形成する。本実施の形態において、各個片領域２００ａ内にスルーホール２１１を形成するのと同時に、コア材２１０の切断ライン２００ｂに沿って、当該切断ライン２００ｂ上に複数のスルーホール２１２（第１のスルーホール、第２のスルーホール）を形成する（図２、図５（ｂ））。図示した例では、各辺に８個のスルーホール２１２が形成されている。
【００２１】
次いで、めっき処理により各スルーホール２１２およびスルーホール２１１の側壁に導電膜２１４（導電材料）を形成する（図５（ｃ））。
【００２２】
この後、個片領域２００ａ内のスルーホール２１１は樹脂で埋め込んでもよい。ただし、切断ライン２００ｂ上に形成されたスルーホール２１２は樹脂で埋め込まない。スルーホール２１１を樹脂で埋め込む場合、樹脂で埋め込む工程において、スルーホール２１２をマスク等で保護してスルーホール２１２内に樹脂が埋め込まれないようにすることができる。
【００２３】
つづいて、コア材２１０上下に、配線層および絶縁樹脂層が交互に積層されたビルドアップ層（ＢＵ層）２１６を形成する（図３、図５（ｄ））。図３では、理解しやすくするためにスルーホール２１１およびスルーホール２１２を破線で示しているが、実際は、これらのスルーホールは、ビルドアップ層２１６の表面には露出しない。
【００２４】
本実施の形態において、ビルドアップ層２１６の配線層は、各個片領域２００ａの各辺に形成されたスルーホール２１２の導電膜２１４に、交互に、それぞれ第１の電位および第２の電位が印加されるような配線パターンに形成される。
【００２５】
図７は、このようなビルドアップ層２１６の一例を示す断面図である。ビルドアップ層２１６は、第１の配線層２３０、絶縁樹脂層２３２、第２の配線層２３４、および絶縁樹脂層２３６がコア材２１０上にこの順で積層された構成を有する。
【００２６】
図８は、第１の配線層２３０および第２の配線層２３４の配線パターンの一部を示す平面図である。図８に示した構成は、図３の一点破線で囲った箇所の構成に対応する。図８（ａ）は、第１の配線層２３０の配線パターン、図８（ｂ）は、第２の配線層２３４の配線パターンを示す。また、図７（ａ）は、図８のａ−ａ’断面、図７（ｂ）は、図８のｂ−ｂ’断面に対応する。
【００２７】
第１の配線層２３０には、第１の配線パターン２３０ａと第２の配線パターン２３０ｂとが形成される。第２の配線層２３４には、第３の配線パターン２３４ａが形成される。第３の配線パターン２３４ａと第１の配線パターン２３０ａとは、ビア２３８を介して電気的に接続される。
【００２８】
ここで、第３の配線パターン２３４ａには、第１の電位、第２の配線パターン２３０ｂには第２の電位が印加されるとする。この場合、第１の配線パターン２３０ａは、第３の配線パターン２３４ａと電気的に接続されているので、第１の配線パターン２３０ａにも第１の電位が印加される。そのため、第１の配線パターン２３０ａと接続された導電膜２１４にも第１の電位が印加される。第１の配線パターン２３０ａと接続された導電膜２１４により第１の導電部２１４ａが構成される。一方、第２の配線パターン２３０ｂと接続された導電膜２１４には第２の電位が印加される。第２の配線パターン２３０ｂと接続された導電膜２１４により第２の導電部２１４ｂが構成される。図７および図８において、理解しやすくするために、第１の電位が印加される配線パターンと第２の電位が印加される配線パターンを異なるハッチングで示している。
【００２９】
以上のような構成により、個片領域２００ａの各辺に形成されたスルーホール２１２の導電膜２１４に、交互に、それぞれ第１の電位および第２の電位が印加されるようにすることができる。
【００３０】
この後、配線基板２００を切断ライン２００ｂに沿って切断し、各半導体チップ１１０に対応する個片領域２００ａにより構成される配線基板２００を得る（図４（ａ））。
【００３１】
つづいて、半導体チップ１１０を配線基板２００上に配置し、半導体チップ１１０のバンプ１２０と配線基板２００の配線とを半田で接続する。配線基板２００の配線との半田による接続は、たとえばリフロー方式で行うことができる。また、半導体チップ１１０と配線基板２００との間にアンダーフィル１２２を形成し、半導体チップ１１０と配線基板２００とを接着させる。
【００３２】
また、配線基板２００の側面のスルーホール２１２内に露出した第１の導電部２１４ａおよび第２の導電部２１４ｂ上に半田２１８を塗布し（図６（ａ））、受動部品１１２と配線基板２００とを半田２１８を介して接続する（図４（ｂ）、図６（ｂ））。ここで、受動部品１１２と配線基板２００との半田２１８による接続は、たとえば治具等で受動部品１１２を押さえながら、リフロー方式で行うことができる。
【００３３】
次いで、半導体チップ１１０上に放熱ペースト１４０を配置した後、配線基板２００上にリッド１５０を配置して、接着剤等により、リッド１５０を配線基板２００に接着させる。このとき、放熱ペースト１４０が半導体チップ１１０とリッド１５０と接するようにすることができる。以上により、図１に示した構成の半導体装置１００が得られる
【００３４】
受動部品１１２を配線基板２００に接続する工程は、半導体チップ１１０を配線基板２００に接続する工程の前後、または当該工程と同時のいずれで行うこともできる。たとえば、半導体チップ１１０と受動部品１１２とを同じ種類の半田で接続する場合、半導体チップ１１０を配線基板２００に接続するためのリフローと受動部品１１２を配線基板２００に接続するためのリフローとを同時に行うことができる。
【００３５】
次に、本実施の形態における半導体装置１００の効果を説明する。
本実施の形態の半導体装置１００によれば、配線基板２００の半導体チップ１１０が搭載された一面とは異なる側面に受動部品１１２が配置されるので、半導体チップ１１０が搭載された一面における配線パターンの自由度を高めることができる。また、半導体装置１００のサイズの増加を防ぎつつ、半導体装置１００に受動部品１１２を搭載することができる。これにより、電源ノイズを低減できる等、半導体装置１００の装置特性を良好にすることができる。
【００３６】
本実施の形態における半導体装置１００によれば、受動部品１１２が配線基板２００の側面に配置されるので、配線基板２００の一面（表面）全体を半導体チップ１１０とリッド１５０とを設置するために用いることができ、サイズの大きい半導体チップ１１０も搭載することができる。
【００３７】
また、本実施の形態の半導体装置１００の製造手順によれば、配線基板２００のスルーホール２１１を形成する工程と同時にスルーホール２１２を形成し、ビルドアップ層２１６の配線パターンを適宜設計するだけの簡易な手順で、配線基板２００の側面に、第１の電位および第２の電位が印加される導電部を形成することができる。
【００３８】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００３９】
以上の実施の形態においては、各半導体装置１００に、複数の受動部品１１２が搭載される例を示したが、受動部品１１２の数は適宜設定することができる。また、受動部品１１２は、配線基板２００の一側面のみに設けたり等適宜設計することができる。
【符号の説明】
【００４０】
１００ 半導体装置
１１０ 半導体チップ
１１２ 受動部品
１１２ａ 第１の端子
１１２ｂ 第２の端子
１２０ バンプ
１２２ アンダーフィル
１３０ 半田ボール
１４０ 放熱ペースト
１５０ リッド
２００ 配線基板
２００ａ 個片領域
２００ｂ 切断ライン
２１０ コア材
２１１ スルーホール
２１２ スルーホール
２１４ 導電膜
２１４ａ 第１の導電部
２１４ｂ 第２の導電部
２１６ ビルドアップ層
２１８ 半田
２３０ 第１の配線層
２３０ａ 第１の配線パターン
２３０ｂ 第２の配線パターン
２３２ 絶縁樹脂層
２３４ 第２の配線層
２３４ａ 第３の配線パターン
２３６ 絶縁樹脂層
２３８ ビア
【図１】
2011029391.tif 000003
【図２】
2011029391.tif 000004
【図３】
2011029391.tif 000005
【図４】
2011029391.tif 000006
【図５】
2011029391.tif 000007
【図６】
2011029391.tif 000008
【図７】
2011029391.tif 000009
【図８】
2011029391.tif 000010