(57)【要約】【課題】支持基板と半導体膜との貼り合せ構造を有する半導体発光装置を従来よりも高い歩留りで製造することができる製造方法を提供する。【解決手段】  成長用基板の上に気相成長法によって半導体膜を形成する。半導体膜の上に電極層を形成する。半導体膜を支持するための支持基板を用意する。支持基板の表面であって、半導体膜と支持基板とを接合したときに半導体膜のエッジ部に生じる凸部に対応する部分を含む領域に凸部の高さよりも深い凹部を形成する。支持基板の半導体膜と接合させる側の表面に接合層を形成する。半導体膜のエッジ部と凹部が重なるように位置合わせして接合層および電極層を介して半導体膜と支持基板とを接合する。【選択図】図５
2011082307.tif 000002
【特許請求の範囲】
【請求項１】
成長用基板の上に気相成長法によって半導体膜を形成する工程と、
前記半導体膜の上に電極層を形成する工程と、
前記半導体膜を支持するための支持基板を用意する工程と、
前記支持基板の表面であって、前記半導体膜と前記支持基板とを接合したときに前記半導体膜のエッジ部に生じる凸部に対応する部分を含む領域に前記凸部の高さよりも深い凹部を形成する工程と、
前記支持基板の前記半導体膜と接合させる側の表面に接合層を形成する工程と、
前記半導体膜のエッジ部と前記凹部が重なるように位置合わせして前記接合層および前記電極層を介して前記半導体膜と前記支持基板とを接合する工程と、を含むことを特徴とする半導体発光装置の製造方法。
【請求項２】
前記成長用基板を除去する工程を更に含むことを特徴とする請求項１に記載の半導体発光装置の製造方法。
【請求項３】
前記凹部は円環状の溝からなることを特徴とする請求項１又は２に記載の半導体発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置に関し、特に、半導体膜の成膜に用いられる成長用基板とは別の支持基板によって半導体膜が支持されるいわゆる貼り合わせ構造を有する発光ダイオード（ＬＥＤ：Light Emitting Diode、以下ＬＥＤと称する）の製造方法に関する。
【従来技術】
【０００２】
ＬＥＤは、有機金属化学気相成長法（ＭＯＣＶＤ法：Metal Organic Chemical Vapor Deposition）等を用いてサファイア基板等の成長用基板の上にＧａＮ系半導体膜等をエピタキシャル成長させることにより製造される。ＭＯＣＶＤ法は、有機金属材料蒸気と水素化物ガスを、加熱した成長用基板上に吹き付け、熱分解させて半導体結晶を得る方法である。例えばＩｎＧａＮからなる半導体膜を形成する場合には、液体トリメチルガリウム（ＴＭＧａ）と、固体トリメチルインジウム（ＴＭＩｎ）より材料蒸気を取り出し、これとアンモニア（ＮＨ３）ガスとを混合して、約８００℃に加熱したサファイア基板上に吹き付ける。すると、材料ガスはサファイア基板上で熱分解反応を起こし、メタンガスなどを遊離しながらＩｎＧａＮ結晶を生成する。
【０００３】
しかしながら、成長用基板上にＭＯＣＶＤ法等の気相成長法によって半導体膜を形成する場合、成長用基板のエッジ近傍で原料ガスの流れに乱れが生じ、この部分で異常成長が起りやすい。その結果、成長用基板のエッジ近傍において半導体膜が他の部分よりも突出した凸部が形成されることとなる。例えば半導体膜の膜厚が６μｍである場合、この凸部の高さは１２〜１８μｍに達する場合もある。半導体膜のエッジ部にこのような凸部が形成されると、その後に行われるフォトリソグラフィ工程においてフォトマスクと非処理基板との密着性が悪化して、半導体膜のパターニング不良を招来する。
【０００４】
特許文献１および特許文献２には、サファイア基板のエッジ部に曲面加工又はテーパ加工を施して、予め異常成長が起こり易いサファイア基板のエッジ部の表面の高さを低くしておくことにより凸部の発生を防止して、半導体膜の表面を平坦にすることができる旨が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−３３１９４０号公報
【特許文献２】特開２００６−１４７８９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体膜をサファイア基板とは別のシリコン基板や金属基板等の支持基板で支持するＬＥＤ構造が知られている。このような構造のＬＥＤは、サファイア基板上に半導体膜を成長させた後、支持基板と半導体膜を接合層を介して貼り合せ、サファイア基板をレーザリフトオフ法（ＬＬＯ法）等で除去することによって得ることができる。かかる構造によれば、支持基板の材料の選択によって、ＬＥＤの熱伝導率や光取り出し効率の向上を図ることも可能であり、また、支持基板を導電層として利用することも可能である。
【０００７】
このような、貼り合せ構造を有するＬＥＤにおいて、半導体膜のエッジ部に上記したような凸部が発生すると、図１に示すように、半導体膜１のエッジ部において半導体膜１と支持基板２の未接合領域が生じる。未接合領域を有したままサファイア基板３の剥離を行うと、未接合領域における半導体膜は脱落してしまうため、ＬＥＤチップとして使用することができない。半導体膜１と支持基板２との未接合領域の幅Ａは、５ｍｍ程度にまで及ぶ場合もあり、ＬＥＤチップの歩留りを著しく低下させる要因となっていた。
【０００８】
特許文献１および特許文献２の如く、サファイア基板のエッジ部にＲ加工等を施すことにより半導体膜の平坦性を確保することが可能となり、かかる手法を支持基板と貼り合わせる構成のＬＥＤに適用しても一定の効果が期待できる。しかしながら、Ｒ加工を施したサファイア基板の表面は、半導体膜の成長に適した結晶面から離れるため、この部分に形成される半導体膜の膜質が変化し、これにより発光特性が変化してしまうおそれがある。すなわち、サファイア基板のＲ加工を施した領域上に形成される半導体膜は、通常ＬＥＤとして使用することができない。サファイア基板のＲ加工は機械的研磨によって行われるため、加工精度に限界があり、ＬＥＤチップとして使用できない領域は半導体膜のエッジから数百μｍに及ぶ。このように、サファイア基板のエッジ部にＲ加工を施す手法によってもなおＬＥＤチップとして使用できない領域が広範囲に及び、歩留り改善効果は限定的である。
【０００９】
本発明は上記した点に鑑みてなされたものであり、支持基板と半導体膜との貼り合せ構造を有する半導体発光装置を従来よりも高い歩留りで製造することができる半導体発光装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の半導体発光装置の製造方法は、成長用基板の上に気相成長法によって半導体膜を形成する工程と、前記半導体膜の上に電極層を形成する工程と、前記半導体膜を支持するための支持基板を用意する工程と、前記支持基板の表面であって、前記半導体膜と前記支持基板とを接合したときに前記半導体膜のエッジ部に生じる凸部に対応する部分を含む領域に前記凸部の高さよりも深い凹部を形成する工程と、前記支持基板の前記半導体膜と接合させる側の表面に接合層を形成する工程と、前記半導体膜のエッジ部と前記凹部が重なるように位置合わせして前記接合層および前記電極層を介して前記半導体膜と前記支持基板とを接合する工程と、を含むことを特徴としている。
【発明の効果】
【００１１】
本発明に係る半導体発光装置によれば、半導体膜のエッジ部に凸部が生じている場合であっても、支持基板と半導体膜とを貼り合せたときに、支持基板に形成された凹部に半導体膜の凸部が収まることとなるで、半導体膜のエッジ部において支持基板に接合されない未接合領域の発生を防止することができる。これにより、ＬＥＤチップの歩留りを向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】エッジ部に凸部が形成された半導体膜と支持基板とを貼り合せたときの状態を示す断面図である
【図２】（ａ）〜（ｃ）は、本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。
【図３】（ｄ）〜（ｇ）は、本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。
【図４】（ｈ）〜（ｊ）は、本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。
【図５】本発明の実施例である半導体発光装置の構造を示す断面図である。
【図６】本発明の他の実施例である半導体発光装置の構造を示す断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
【００１４】
図２（ａ）〜（ｃ）、図３（ｄ）〜（ｇ）、図４（ｈ）〜（ｊ）は、本発明の実施例に係る半導体発光装置の製造方法を示す断面図である。本実施例に係る半導体発光装置は、半導体膜の成長に使用する成長用基板とは別に用意された支持基板によって半導体膜の支持を行う構成を有するものである。
【００１５】
はじめに、半導体膜の成長用基板として使用する２インチサファイア基板２０を用意する。尚、サファイア基板２０のエッジ部は、Ｒ加工や面取り加工が施されていない（図１（ａ）。
【００１６】
次に、サファイア基板２０のサーマルクリーニングを行った後、サファイア基板２０上にＭＯＣＶＤ法によりバッファー層、下地ＧａＮ層、ｎ-ＧａＮ層、活性層、ｐ型ＡｌＧａＮクラッド層、ｐ−ＧａＮ層を順次成膜して構成される半導体膜２１を形成する。
【００１７】
具体的には、雰囲気温度を５００℃とし、ＴＭＧ（トリメチルガリウム）（流量10.4μmol/min）およびＮＨ３（流量3.3LM）を約３分間供給してＧａＮ層からなるバッファー層を形成する。その後、雰囲気温度を１０００℃まで昇温し、約３０秒間保持することでバッファー層を結晶化させる。続いて、雰囲気温度を１０００℃に保持したままＴＭＧ（流量45μmol/min）およびＮＨ３（流量4.4LM）を約２０分間供給し、膜厚１μｍ程度の下地ＧａＮ層を形成する。次に、雰囲気温度１０００℃にてＴＭＧ（流量45μmol/min）、ＮＨ３（流量4.4LM）およびドーパントガスとしてＳｉＨ４（流量2.7×10-9mol/min）を約４０分間供給し、膜厚４μｍ程度のｎ-ＧａＮ層を形成する。続いて、ｎ−ＧａＮ層の上に活性層を形成する。本実施例では、活性層には、InGaN/GaNからなる多重量子井戸構造を適用した。すなわち、InGaN/GaNを１周期として５周期成長を行う。具体的には、雰囲気温度７００℃にてＴＭＧ（流量3.6μmol/min）、ＴＭＩ（トリメチルインジウム）（流量10μmol/min）、ＮＨ３（流量4.4LM）を約３３秒間供給し、膜厚約２．２ｎｍのＩｎＧａＮ井戸層を形成し、続いてＴＭＧ（流量3.6μmol/min）、ＮＨ３（流量4.4LM）を約３２０秒間供給して膜厚約１５ｎｍのＧａＮ障壁層を形成する。かかる処理を５周期分繰り返すことにより活性層が形成される。次に、雰囲気温度を８７０℃まで昇温し、ＴＭＧ（流量8.1μmol/min）、ＴＭＡ（トリメチルアルミニウム）（流量7.5μmol/min）、ＮＨ３（流量4.4LM）およびドーパントとしてＣＰ２Ｍｇ（bis-cyclopentadienyl Mg）（流量2.9×10-7μmol/min）を約５分間供給し、膜厚約４０ｎｍのｐ型ＡｌＧａＮクラッド層を形成する。続いて、雰囲気温度を保持したまま、ＴＭＧ（流量18μmol/min）、ＮＨ３（流量4.4LM）およびドーパントとしてＣＰ２Ｍｇ（流量2.9×10-7μmol/min）を約７分間供給し、膜厚約１５０ｎｍのｐ−ＧａＮ層を形成する。サファイア基板２０上には、これらの各層によって構成される膜厚約６μｍの半導体膜２１が形成される。サファイア基板２０のエッジ部には、成膜時における原料ガスの流れの乱れに起因して、高さ１０μｍ程度の凸部２１ａが生じることとなる（図２（ｂ））。
【００１８】
次に、半導体膜２１上にＰｔ（１ｎｍ）／Ａｇ（３００ｎｍ）／Ｔｉ（１００ｎｍ）／Ｐｔ（２００ｎｍ）／Ａｕ（２００ｎｍ）を順次スパッタ法などによって堆積することによりｐ電極層２２を形成する（図２（ｃ））
一方で、支持基板として使用するシリコン単結晶等からなる厚さ５２５μｍの３インチシリコン基板１０を用意する。そして、このシリコン基板１０を熱酸化炉に投入し、酸素および水蒸気雰囲気で熱酸化処理を施して、シリコン基板１０表面に膜厚１μｍ程度の二酸化シリコン（ＳｉＯ２）からなる酸化膜１１を形成する（図３（ｄ））。
【００１９】
次に、酸化膜１１上にレジストマスク１２を形成する。レジストマスク１２は、半導体膜２１と支持基板であるシリコン基板１０とを貼り合せたときに半導体膜２１のエッジ部に形成された凸部２１ａに対向する部分を含む領域に開口部１２ａを有する。具体的には、開口１２ａは、内径Ｒが２インチサファイア基板２０よりも約１５μｍ小さい円の周囲に、開口幅Ｌが約３０μｍの円環状をなしている。開口部２１ａは、フォトリソグラフィ等の微細加工技術を用いて形成することができるので、高い精度のレジストマスクを形成することができる（図３（ｅ））。尚、支持基板として用いられるシリコン基板１０の径は、半導体膜と支持基板を貼り合せた後の各工程におけるハンドリング性を考慮してサファイア基板２０よりも大きいことが好ましい。
【００２０】
次に、シリコン基板１０をＢＨＦ（バッファードフッ酸）に浸漬し、レジストマスク１２の開口部１２ａから露出した酸化膜１１をエッチングする。これにより、酸化膜１１にはレジストマスク１２の開口パターンと同一のパターンを有する開口部１１ａが形成される。その後、レジストマスク１２を除去する。次に、シリコン基板１０を４０重量パーセントの濃度を有する水酸化カリウム水溶液（ＫＯＨ）浸漬する。これにより、酸化膜１１の開口部１１ａにおいて露出したシリコン基板１０をエッチングし、シリコン基板１０の表面に幅約３０μｍ、深さ約２０μｍの円環状の溝によって構成される凹部１０ａを形成する。凹部１０ａの深さは、サファイア基板２０上に形成された半導体膜２１の凸部２１ａの高さよりも深く形成されていればよい。凹部１０ａの深さは、酸化膜１１の開口部１１ａの幅を変えることによって調整することが可能である。すなわち、凹部１０ａの深さを深くするためには、酸化膜の開口部１１ａの幅を広くすればよい。しかしながら、凹部１０ａの深さをあまり深くしすぎると、ＬＥＤチップの収率が低下することとなるので、凹部１０ａの深さは５０μｍ以下であることが好ましい。尚、ＫＯＨを用いてＳｉをエッチングすると、所定の結晶面が現れる異方性エッチングとなり、凹部１０ａの断面形状は台形状（エッチングが進むと逆三角形状）となる（図３（ｆ））。
【００２１】
次に、シリコン基板１０を再度ＢＨＦ（バッファードフッ酸）に浸漬し、酸化膜１１を除去する（図３（ｇ））。
【００２２】
次に、蒸着法などにより、シリコン基板１０の凹部１０ａが形成されている側の表面にＰｔ、Ｔｉ、Ｎｉ、Ａｕ、Ｐｔ、ＡｕＳｕを順次成膜することにより、共晶材を含む電極層１３を形成する（図４（ｈ））。この電極層１３は、半導体膜２１とシリコン基板１０とを貼り合わせる際の接合層として機能する。
【００２３】
次に、上記各処理を施して作製されたシリコン基板１０と、先の工程でサファイア基板２０上に形成した半導体膜２１とを貼り合わせる。このとき、半導体膜２１のエッジ部とシリコン基板１０に形成された凹部１０ａとが重なるように位置合わせを行う。すなわち、半導体膜の凸部２１ａがシリコン基板１０の凹部１０ａ内に収まるように位置合わせする。そして、ｐ電極層２２と共晶材を含む電極層１３とが対向した状態で半導体膜２１とシリコン基板１０とを密着させ、窒素雰囲気下で熱圧着する。シリコン基板１０上の電極層１３に含まれる共晶材の溶融および固化によって半導体膜２１とシリコン基板１０とが接合される（図４（ｉ））。このように、シリコン基板１０の表面には、半導体膜２１を当接したときに半導体膜２１のエッジ部に形成された凸部２１ａを収容し得る凹部１０ａが形成されているので、エッジ部においても半導体膜２１とシリコン基板１０との密着性が確保され、図１に示したようなエッジ部における未接合領域の発生を防止することができる。
【００２４】
次に、サファイア基板２０を半導体膜２１から剥離する。サファイア基板２０の剥離には、ＬＬＯ（レーザリフトオフ）法等の公知の手法を用いることができる。ＬＬＯ法においては、照射されたレーザがサファイア基板２０上に形成されているＧａＮ層を金属ＧａとＮ２ガスに分解する。このため、半導体膜内のｎ−ＧａＮ層又は下地ＧａＮ層内で上記分解が起り、サファイア基板２０を剥離した面には、ｎ-ＧａＮ層又は下地ＧａＮ層が表出する（図４（ｊ））。
【００２５】
次に、サファイア基板２０を剥離することによって表出した半導体膜２１の表面にエッチングを施して表面を平坦化させた後、リフトオフ法などによってＴｉＡｌ等からなるｎ電極を形成する。その後、ダイシング工程において、ＬＥＤチップを個片化する。以上の各工程を経て半導体発光装置が完成する。
【００２６】
以上の説明から明らかなように、本発明に係る半導体発光装置の製造方法によれば、半導体膜２１のエッジ部に凸部２１ａが生じている場合であっても、支持基板１０と半導体膜２１を貼り合せたときに、支持基板１０に形成された凹部１０ａに半導体膜の凸部２１ａが収まることとなるで、半導体膜２１のエッジ部において、支持基板１０に接合されない未接合領域の発生を防止することができる。これにより、図５に示すように、半導体膜２１のエッジから内側２０〜３０μｍまで使用可能となり、ＬＥＤチップの歩留りを向上させることができる。支持基板１０に設けられる凹部１０ａは既存のフォトリソグラフィ等の微細加工技術を適用して形成することができるので、サファイア基板に曲面加工やテーパ加工などの面取り加工を施す手法に比べ、半導体膜の使用可能領域を更に拡大することができ、更なる歩留り改善を図ることが可能となる。
【００２７】
尚、上記した実施例においては、ＫＯＨを用いてシリコン基板をエッチングすることにより凹部を形成することとしたが、これに限定されず、例えばＲＩＥなどのドライエッチングによって凹部を形成することとしてもよい。
【００２８】
また、支持基板に形成される凹部の形態は、上記したような溝状に限らず、図６に示すように、半導体膜のエッジ部に対応する部分から外側の領域を全てエッチングすることにより得られる切り欠き状であってもよい。
【００２９】
また、支持基板はシリコン基板に限らず、Ｇｅ基板やＧａＡｓ基板、Ｃｕ等からなる金属基板等であってもよい。また、成長用基板は、サファイア基板に限らず、ＧａＮ基板やＳｉＣ基板であってもよい。
【符号の説明】
【００３０】
１０  シリコン基板
１０ａ  凹部
１１  酸化膜
２０  サファイア基板
２１  半導体膜
２１ａ  凸部
【図１】
2011082307.tif 000003
【図２】
2011082307.tif 000004
【図３】
2011082307.tif 000005
【図４】
2011082307.tif 000006
【図５】
2011082307.tif 000007
【図６】
2011082307.tif 000008