(57)【要約】【課題】チップ形電気二重層キャパシタにおいて、リフロー工程での熱のために、電界液が漏出するのを抑制する。【解決手段】チップ形電気二重層キャパシタパッケージ構造は、電気二重層素子を収容し、該電気二重層素子と電気的に接続されるパッケージ端子１１１ａ，１１１ｂが下面に形成されている下部パッケージ１１０と、下部パッケージ１１０の上部に配置され、電気二重層素子を外部から封止する上部パッケージとを備えるチップ形電気二重層キャパシタパッケージ構造であって、パッケージ端子１１１ａ，１１１ｂは下部パッケージ１１０の内部下面及び外部下面から突出した形状に形成され、下部パッケージ１１０の外部下面には、少なくとも２対の突起部１１２ａ〜１１２ｄが形成されている。【選択図】図１
2011061173.tif 000002
【特許請求の範囲】
【請求項１】
電気二重層素子を収容し、該電気二重層素子と電気的に接続されるパッケージ端子が下面に形成されている下部パッケージと、該下部パッケージの上部に配置され、前記電気二重層素子を外部から封止する上部パッケージとを備えるチップ形電気二重層キャパシタパッケージ構造であって、
前記パッケージ端子は、前記下部パッケージの内部下面及び外部下面から突出した形状に形成され、前記下部パッケージの外部下面には、少なくとも２対の突起部が形成されているチップ形電気二重層キャパシタパッケージ構造。
【請求項２】
前記突起部の高さは、前記パッケージ端子の高さより高い請求項１に記載のチップ形電気二重層キャパシタパッケージ構造。
【請求項３】
前記突起部は、ポリビニルアルコール（ＰＶＡ）、ポリビニリデンフルオライド（ＰＶＤＦ）、ポリプロピレン（ＰＰ）、テフロン（登録商標）樹脂、シリコン樹脂、変性シリコン及びスチレンブチルラバー（ＳＢＲ）のうちの少なくとも１つのポリマーによって構成されている請求項１に記載のチップ形電気二重層キャパシタパッケージ構造。
【請求項４】
前記下部パッケージ及び該下部パッケージの下面に形成されているパッケージ端子は、一緒に射出成形によって形成されている請求項１に記載のチップ形電気二重層キャパシタパッケージ構造。
【請求項５】
前記下部パッケージと前記上部パッケージとは、接合面が超音波融着またはレーザ融着されて外部から封止されている請求項１に記載のチップ形電気二重層キャパシタパッケージ構造。
【請求項６】
前記突起部は、半球状または多角錐状に形成されている請求項１に記載のチップ形電気二重層キャパシタパッケージ構造。
【請求項７】
前記突起部は、前記下部パッケージと一体に形成されている請求項１に記載のチップ形電気二重層キャパシタパッケージ構造。
【請求項８】
電気二重層素子と、該電気二重層素子を収容し、該電気二重層素子と電気的に接続されているパッケージ端子が下面に形成されている下部パッケージと、前記下部パッケージの上部に配置され、前記電気二重層素子を外部から封止する上部パッケージとを備えるパッケージとを含み、
前記パッケージ端子は、前記下部パッケージの内部下面及び外部下面から突出した形状に形成され、前記下部パッケージの外部下面には、少なくとも２対の突起部が形成されているチップ形電気二重層キャパシタ。
【請求項９】
前記下部パッケージの内部には、電解液が充填されている請求項８に記載のチップ形電気二重層キャパシタ。
【請求項１０】
前記突起部の高さは、前記パッケージ端子の高さより高い請求項８に記載のチップ形電気二重層キャパシタ。
【請求項１１】
前記突起部は、ポリビニルアルコール（ＰＶＡ）、ポリビニリデンフルオライド（ＰＶＤＦ）、ポリプロピレン（ＰＰ）、テフロン（登録商標）樹脂、シリコン樹脂、変性シリコン及びスチレンブチルラバー（ＳＢＲ）のうちの少なくとも１つのポリマーによって構成されている請求項８に記載のチップ形電気二重層キャパシタ。
【請求項１２】
前記下部パッケージ及び該下部パッケージの下面に形成されるパッケージ端子は、一緒に射出成形して形成されている請求項８に記載のチップ形電気二重層キャパシタ。
【請求項１３】
前記下部パッケージと前記上部パッケージとは、接合面が超音波融着またはレーザ融着されて外部から封止されている請求項８に記載のチップ形電気二重層キャパシタ。
【請求項１４】
前記突起部は、前記下部パッケージと一体に形成されている請求項８に記載のチップ形電気二重層キャパシタ。
【請求項１５】
前記突起部は、半球状または多角錐状に形成されている請求項８に記載のチップ形電気二重層キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装技術を適用することができると共にリフロー工程での電解液の漏れを抑制することができる、チップ形電気二重層キャパシタ及びそのパッケージ構造に関するものである。
【背景技術】
【０００２】
高密度エネルギーの急速充電及び放電特性を有する移動通信機器及びノートパソコンなどを含む携帯用電子製品の補助電源または主電源供給のために、二次電池及び電気二重層キャパシタ（ＥＤＬＣ：Ｅｌｅｃｔｒｉｃ  Ｄｏｕｂｌｅ  Ｌａｙｅｒ  Ｃａｐａｃｉｔｏｒ）が広範囲に用いられている。
【０００３】
二次電池は、電気二重層キャパシタに比べてパワー密度が低く、環境汚染の誘発、短い充電／放電サイクル、過充電及び高温での爆発の危険性を有しているので、最近はエネルギー密度を向上させた高性能電気二重層キャパシタの開発が活発に進められている。
【０００４】
電気二重層キャパシタとは、固体と電解質との間の界面に形成される電気二重層で発生する静電現象を用いて電気エネルギーを蓄積する蓄電器を意味している。
【０００５】
電気二重層キャパシタの応用分野は、独立の電源供給装置が要求されるシステム、瞬間的に発生する過負荷を調節するシステム、及び、エネルギー貯蔵装置などへと拡大されている。
【０００６】
特に、二次電池に比べてエネルギー入／出力（パワー密度）に優れた点が注目され、瞬間停電時に作動する補助電源であるパックアップ（ｂａｃｋ−ｕｐ）電源としてその応用が拡大されてきている。
【０００７】
また、電気二重層キャパシタは、充／放電効率や寿命が二次電池より優れ、使用可能温度、電圧範囲が相対的に広く、維持保守が必要なく、環境親和的な長所を有しており、二次電池に代わるエネルギー源として使われるようになってきている。
【０００８】
電気二重層キャパシタは、外形的大きさによってコイン（Ｃｏｉｎ）形、円筒形または角形に分類することができる。
【０００９】
コイン形電気二重層キャパシタは一対のシート（ｓｈｅｅｔ）形状の活性炭電極が分離膜（ｓｅｐａｒａｔｏｒ）を挟んで配置された形態で、これらの電極に電解液を浸透させた状態で上下金属ケース及びパッキングを用いた外装内に封入されている。コイン形電気二重層キャパシタの活性炭電極は、導電性接着剤を介して上下の金属ケースに接触しており、容量は２Ｆ以下で、低電流負荷の用途に用いられる。
【００１０】
角形電気二重層キャパシタは、アルミニウム（Ａｌ）集電体の表面に活物質を塗布形成した一対の電極間に分離膜を挟み込んだ対向構造で、端子引出方式が簡単、電極面積が広く、活性炭電極の薄形化が可能なため、電極体の中拡散抵抗が小さく、コイン形に比べて大容量の用途に用いることができ、大電流負荷用途に適している。
【００１１】
円筒形電気二重層キャパシタは、アルミニウム（Ａｌ）集電体の表面に活物質を塗布形成した一対の電極間に分離膜を挟み込んだ状態で巻いた後、電解薬を浸透させ、アルミニウムケースに挿入した後、ゴムで封入した構造を有する。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
アルミニウム集電体にはリード線が接続され、これにより外部へと端子が引き出される。円筒形電気二重層キャパシタの特性及び用途は、角形電気二重層キャパシタと類似しているが、大容量円筒形電気二重層キャパシタの場合、数多くの引出端子によって接触抵抗が増加して出力特性が劣化する。
【００１３】
現在大量生産されている電気二重層キャパシタの形態は、上述の円筒形、コイン形、角形などが主である。しかしながら、このような形態の電気二重層キャパシタには表面実装技術を適用するのが非常に難しいという問題がある。
【００１４】
また、表面実装技術（ＳＭＴ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｔｅｃｈｎｏｌｏｇｙ）を用いてチップ形電気二重層キャパシタを実装する過程では、高温のリフロー工程を経ることになり、チップ形電気二重層キャパシタに充填された電解液が漏出するという問題がある。
【００１５】
本発明は上記の問題点に鑑みて成されたものであって、表面実装技術を適用可能なチップ形電気二重層キャパシタのパッケージの下面に突起部を形成することによって、リフロー工程で伝達される熱を低減することができるチップ形電気二重層キャパシタ及びそのパッケージ構造を提供することにその目的がある。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明の１つの好適な実施形態によれば、チップ形電気二重層キャパシタパッケージ構造は、電気二重層素子を収容し、電気二重層素子と電気的に接続されているパッケージ端子が下面に形成されている下部パッケージと、下部パッケージの上部に配置され、電気二重層素子を外部から封止する上部パッケージとを備えるチップ形電気二重層キャパシタパッケージ構造であって、パッケージ端子は、下部パッケージの内部下面及び外部下面から突出した形状に形成され、下部パッケージの外部下面には、少なくとも２対の突起部が形成されている。
【００１７】
また、本発明によるチップ形電気二重層キャパシタパッケージ構造の突起部の高さは、パッケージ端子の高さより高いことが望ましい。
【００１８】
また、本発明によるチップ形電気二重層キャパシタパッケージ構造の突起部は、ポリビニルアルコール（ＰＶＡ）、ポリピニリデンフルオライド（ＰＶＤＦ）、ポリプロピレン（ＰＰ）、テフロン（登録商標）樹脂、シリコン樹脂、変性シリコン及びスチレンブチルラバー（ＳＢＲ）のうちの少なくとも１つのポリマーによって構成されることが望ましい。
【００１９】
また、本発明によるチップ形電気二重層キャパシタパッケージ構造の下部パッケージ及び下部パッケージの下面に形成されるパッケージ端子は、一緒に射出成形されていることが望ましい。
【００２０】
また、本発明によるチップ形電気二重層キャパシタパッケージ構造の下部パッケージと上部パッケージとは、接合面が超音波融着またはレーザ融着されて外部から封止されていることが望ましい。
【００２１】
また、本発明によるチップ形電気二重層キャパシタパッケージ構造の突起部は、半球状または多角錐状に形成されることが望ましい。
【００２２】
また、本発明によるチップ形電気二重層キャパシタパッケージ構造の突起部は、下部パッケージと一体に形成されていることが望ましい。
【００２３】
上記目的を達成するために、本発明の他の好適な実施態様によれば、チップ形電気二重層キャパシタは、電気二重層素子と、電気二重層素子を収容し、電気二重層素子と電気的に接続されているパッケージ端子が下面に形成されている下部パッケージと、下部パッケージの上部に配置され、電気二重層素子を外部から封止する上部パッケージとを備えるパッケージを含み、パッケージ端子は、下部パッケージの内部下面及び外部下面から突出した形状に形成され、下部パッケージの外部下面には、少なくとも２対の突起部が形成されている。
【００２４】
また、本発明によるチップ形電気二重層キャパシタの前記下部パッケージ内部には、電解液が充填されることが望ましい。
【００２５】
また、本発明によるチップ形電気二重層キャパシタの突起部の高さは、パッケージ端子の高さより高くすることが望ましい。
【００２６】
また、本発明によるチップ形電気二重層キャパシタの突起部は、ポリビニルアルコール（ＰＶＡ）、ポリビニリデンフルオライド（ＰＶＤＦ）、ポリプロピレン（ＰＰ）、テフロン（登録商標）樹脂、シリコン樹脂、変性シリコン及びスチレンブチルラバー（ＳＢＲ）のうちの少なくとも１つのポリマーによって構成されていることが望ましい。
【００２７】
また、本発明によるチップ形電気二重層キャパシタの下部パッケージ及び下部パッケージの下面に形成されるパッケージ端子は、一緒に射出成形されていることが望ましい。
【００２８】
また、本発明によるチップ形電気二重層キャパシタの下部パッケージと上部パッケージとは、接合面が超音波融着またはレーザ融着されて外部から封止されていることが望ましい。
【００２９】
また、本発明によるチップ形電気二重層キャパシタの突起部は、下部パッケージと一体に形成されていることが望ましい。
【００３０】
また、本発明によるチップ形電気二重層キャパシタの突起部は、半球状または多角錐状に形成されていることが望ましい。
【発明の効果】
【００３１】
本発明の実施形態によれば、チップ形電気二重層キャパシタのパッケージ構造、特に、その下面の構造を、リフロー時の温度変化に耐えることができるように構成することによって、リフロー工程で生じる液漏れを防止することができるという効果が奏する。
【００３２】
また、チップ形電気二重層キャパシタを提供することによって、表面実装技術（ＳＭＴ：Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｔｅｃｈｎｏｌｏｇｙ）の適用が可能で、表面実装技術を適用した場合に信頼性を確保することができるという効果が得られる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態によるチップ形電気二重層キャパシタパッケージ構造の下部断面を示す図である。
【図２】本発明の実施形態によるチップ形電気二重層キャパシタパッケージ構造の側断面を示す図である。
【図３】本発明の他の実施形態によるチップ形電気二重層キャパシタの斜視図である。
【図４】本発明の実施形態によるリフロー工程の温度変化を示す図である。
【発明を実施するための形態】
【００３４】
本発明は、図面を参照して説明する以下の実施の形態に限定されるものではなく、添付の請求の範囲及びその主旨を逸脱することなく、様々な変更、置換又はその同等のものを行うことができることは当業者にとって明らかである。
【００３５】
以下、本発明の実施形態によるチップ形電気二重層キャパシタ（ＥＤＬＣ：Ｅｌｅｃｔｒｉｃ  Ｄｏｕｂｌｅ  Ｌａｙｅｒ  Ｃａｐａｃｉｔｏｒ）及びチップ形電気二重層キャパシタパッケージ構造について、図面を参照して詳細に説明する。また、明細書全体に渡って同一部分に対しては同一符号を付し、それに対する重複する説明は省略する。
【００３６】
図１は、本発明の実施形態によるチップ形電気二重層キャパシタパッケージ構造の下部断面図であり、図２は本発明の実施形態によるチップ形電気二重層キャパシタパッケージ構造の側断面図である。
【００３７】
図１及び図２に示すように、本発明の実施形態によるチップ形電気二重層キャパシタパッケージ構造は、下部パッケージ１１０と、上部パッケージ（図示せず）とを含んでいる。
【００３８】
下部パッケージ１１０は、電気二重層素子１２０を収容し、電気二重層素子１２０と電気的に接続されているパッケージ端子１１１ａ，１１１ｂが下面に形成されており、上部パッケージ（下部パッケージ１１０の上面を覆っているパッケージ、図示せず）は下部パッケージ１１０の上部に配置され、電気二重層素子１２０を外部から封止する機能を果たしている。
【００３９】
下部パッケージ１１０に形成されたパッケージ端子１１１ａ，１１１ｂは、下部パッケージ１１０の内部下面及び外部下面から突出した形態に形成されている。また、下部パッケージ１１０の内部下面または外部下面には、少なくとも２対の突起部１１２ａ〜１１２ｄが形成されている。
【００４０】
下部パッケージ１１０に形成されたパッケージ端子１１１ａ，１１１ｂは、パッケージ内部に収容される電気二重層素子１２０の電極端子と接合されて電気的に接続されるので、導通可能な材質で形成されている。
【００４１】
下部パッケージ１１０の外部下面には、少なくとも２対の突起部１１２ａ〜１１２ｄが形成され、突起部１１２ａ〜１１２ｄは下部パッケージ１１０の下面内部に突き出るように設けることができる。
【００４２】
突起部１１２ａ〜１１２ｄの高さは、パッケージ端子１１１ａ，１１１ｂの高さより高い。
【００４３】
突起部１１２ａ〜１１２ｄが形成されない場合には、チップ形電気二重層キャパシタパッケージの外部に突出したパッケージ端子が基板と接合されるように配置される。この場合、リフロー工程を経ると、基板と接合されるように配置されたパッケージ端子を通じて熱がチップ形電気二重層キャパシタパッケージへと伝達される。
【００４４】
この時、基板と接するパッケージ端子の表面積が広いため、多量の熱がチップ形電気二重層キャパシタパッケージへと伝達され、これによってパッケージの歪みや接合部位の破壊が引き起こされ、パッケージ内部の電解液が漏出するという問題を引き起こされることがある。
【００４５】
これに対して、突起部１１２ａ〜１１２ｄを形成した場合、チップ形電気二重層キャパシタパッケージの下面から突出した突起部１１２ａ〜１１２ｄが基板と接して、パッケージ端子１１１ａ，１１１ｂと基板との間に空間が形成されるので、リフロー工程を経ても、パッケージ端子１１１ａ，１１１ｂを通じてチップ形電気二重層キャパシタパッケージへ熱が直接伝達されることはない。
【００４６】
結果として、突起部１１２ａ〜１１２ｄを形成すると、リフロー工程でパッケージ端子１１１ａ，１１１ｂを通じて熱がチップ形電気二重層キャパシタ１００へ伝達される場合より熱の伝導量を少なくすることができる。
【００４７】
下部パッケージ１１０の下面に形成された突起部１１２ａ〜１１２ｄは、ポリビニルアルコール（ＰＶＡ）、ポリビニリデンフルオライド（ＰＶＤＦ）、ポリプロピレン（ＰＰ）、テフロン（登録商標）樹脂、シリコン樹脂、変性シリコン及びスチレンブチルラバー（ＳＢＲ）のうちの少なくとも１つのポリマーによって構成でき、半球状または多角錐状などの多様な形状に形成することができる。
【００４８】
突起部１１２ａ〜１１２ｄは、下部パッケージ１１０と一体に射出成形によって形成可能であり、突起部の個数は２つ、３つ、４つ等、多数形成してもよく、多数の突起部の位置は、それらの突起部の重心が下部パッケージの重心と一致するように設定することができる。
【００４９】
本発明によるチップ形電気二重層キャパシタパッケージ構造の下部パッケージ及び下部パッケージの下面に形成されるパッケージ端子は、共に射出成形によって形成されていてよい。
【００５０】
下部パッケージとパッケージ端子とを一緒に射出成形によって形成する場合、下部パッケージとパッケージ端子との間に空間が生じないので、電解液がパッケージ外部へ漏出するのを防止することができる。
【００５１】
また、下部パッケージと上部パッケージとの接合面が超音波融着またはレーザ融着されて外部から封止することによって、リフロー工程でパッケージ内部の電解液が漏出するのを防止することができる。
【００５２】
図２に示すように、パッケージの下面に形成された突起部１１２ａ〜１１２dの高さは、パッケージ端子１１１ａ，１１１ｂの高さより高くされている。
【００５３】
そのため、チップ形電気二重層キャパシタのパッケージの下面に形成された突起部１１２ａ〜１１２ｄが基板と接するようになり、突起部１１２ａ〜１１２ｄが形成されない場合より基板と接する表面積を減らすことができる。
【００５４】
リフロー工程を経る間、チップ形電気二重層キャパシタパッケージの下部から熱が伝達されると、パッケージ端子１１１ａ，１１１ｂが融解しながらパッケージ端子１１１ａ，１１１ｂの中心部に空気層が形成されるので、パッケージ端子１１１ａ，１１１ｂの両端部が基板２００と接合され、基板２００とチップ形電気二重層キャパシタ１００とが電気的に接続される。
【００５５】
図３は、本発明の他の実施形態によるチップ形電気二重層キャパシタの斜視図を示した図面である。
【００５６】
同図のように、本発明の他の実施形態によるチップ形電気二重層キャパシタは、電気二重層素子１００と、パッケージ１１０とを含んでいる。
【００５７】
電気二重層素子は、互いに異なる極性を有する２つの電極と、少なくとも１つのセパレータとを備えている。
【００５８】
互いに異なる極性を有する２つの電極には、互いに反対側に突出した１つの電極端子を各々形成することができ、各々の電極端子は下面のパッケージ端子と接合されて電気的に接続される。
【００５９】
各電極には一側に突出した電極端子が形成され、２つの電極及び電極端子は大きさ及び形状が同一で、少なくとも１つのセパレータが、２つの電極間のショートを防止するように両電極間に配置されている。
【００６０】
例えば、第１のセパレータを配置し、第１のセパレータ上に第１の電極を積層し、第１の電極上に第２のセパレータ、第２の電極を順次積層する。この時、第１の電極の電極端子と第２の電極の電極端子とは互いに反対方向に突出するように配置する。
【００６１】
電気二重層素子は、２つの電極と２つのセパレータとが積層された後、２つの電極端子を基準として巻いて、円筒形または角形に形成することができる。
【００６２】
パッケージ構造は、前述と同様で、下部パッケージの内部に電気二重層素子が接合され、下部パッケージの内部に電解液が充填された後、上部パッケージで覆われ、その後、下部パッケージと上部パッケージとは接合面を超音波融着またはレーザ融着されて外部から封止される。
【００６３】
図４は、本発明の実施形態によるリフロー工程での温度変化を示す図である。
【００６４】
一般に、リフロー工程では、２４０℃〜２６０℃程度の温度の熱が４５〜９０秒程度伝達される。
【００６５】
従って、パッケージ端子が基板と直接接合されている場合、リフロー工程で発生した高温によってパッケージの形状が膨らむようになり、接合部位へと電解液が漏出することがある。
【００６６】
本発明の実施形態によるチップ形電気二重層キャパシタパッケージ構造の構成の場合、チップ形電気二重層キャパシタへと伝達される熱を大幅に減らすことができ、リフロー工程を経ても、前述のような問題が発生するのを抑制することができる。
【００６７】
今回開示した実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００６８】
１００  チップ形電気二重層キャパシタ
１１０  パッケージ
１１１ａ，１１１ｂ  パッケージ端子
１１２ａ〜１１２ｄ  突起部
１２０  電気二重層素子
２００  基板
【図１】
2011061173.tif 000003
【図２】
2011061173.tif 000004
【図３】
2011061173.tif 000005
【図４】
2011061173.tif 000006