(57)【要約】【課題】  マスター側の通信制御部においてアドレスやデータの設定部分を共通化したうえでデバイスの制御に適した通信方式とＡＳＩＣ等のレジスタ設定に適した通信方式の両方を有する通信制御部を提供する。【解決手段】  複数の通信方式のシリアル通信チャネルを備えた分散制御系において、各通信方式が必要とするデータビット幅や通信方式に関わらず、マスターユニットの通信制御部の設定部を共通にし、各通信方式に合わせてデータの並べ替えやデータ付与を行って複数の通信方式に対応させることで低コスト化や安定性を高める。【選択図】  図１
2011061506.tif 000002
【特許請求の範囲】
【請求項１】
分散配置された複数の制御ユニット間を異なるシリアル通信方式で通信する制御システムにおいて、装置全体を司る第１の制御ユニットと、第１の制御ユニットとシリアル通信する第２の複数の制御ユニットを備え、
第１の制御ユニットの通信制御手段は複数の通信方式を備えることを特徴とする画像形成装置の通信方式。
【請求項２】
前記第１の制御ユニットには、特定のパラレルデータを抽出し、データの並べ替えを行う抽出手段を複数備えていることを特徴とする請求項１に記載の画像形成装置の通信方式。
【請求項３】
前記抽出手段は特定の識別番号が割り当てられており、バス上に同一の識別番号が送信されるとその識別番号以降のデータを抽出することを特徴とする請求項２に記載の通信方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、事務機器のうち、特に電子写真方式を用いて画像を形成する画像形成装置に関し、シリアル通信手段を備えた分散処理系を持つ画像形成装置に関する。
【背景技術】
【０００２】
従来、電子写真方式の複写機に代表される画像形成装置において、複写スピードの増加や、自動稿送り装置，仕分け装置等のアプリケーションを含めた複写システムの多機能化等により複写機のシステム構成が複雑化の傾向にある。それに伴い画像形成装置内の各種ユニット間の束線や、アプリケーションとのインターフェイスケーブルの信号線の本数も増大化しており、コストアップの要因となっている。この問題の対策として、各種ユニット間やアプリケーション間をシリアル通信で接続し、制御を行う手段が多数提案されている。すなわち、たとえば全２重方式のシリアル通信の場合、主制御側ユニット（以下マスター）が複数の従属側ユニット（以下スレーブ）に対して、制御に必要なデータＴｘＤをシリアルで送信し、スレーブ側でパラレル変換して負荷の制御（モータの駆動，ＡＳＩＣのレジスタ設定等）を行う。あるいはスレーブ側がセンサの信号状態やステイタスの通知等の情報をシリアルデータＲｘＤで送信し、マスター側でパラレル変換してデータを取り込む。そうすることで信号線の大幅な削減が可能となっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２４３４０５号公報
【特許文献２】特開平０５−２５２２２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、一般的にシリアル通信といってもその通信方式には幾つかの種類があり、それぞれ用途別に適した方式がある。例えばスレーブユニットにモータ（ＤＣ，ＤＣブラシレス，パルス等）やクラッチ，ソレノイド，センサなどの比較的低速で数の多い負荷が備えられている場合、図１に示すように送受信のデータビット幅を出来るだけ多くし、一度にモータやクラッチ，ソレノイドを多数制御したりセンサの状態を一気に収集する方が効率が良くＣＰＵの負担も軽くなる。
【０００５】
一方、スレーブユニットにＡＳＩＣ等多数のレジスタ設定が必要とされる部品が存在する場合はアドレスやコマンドなど比較的短いビット幅のデータを何ステップも送信する必要がある（図２）。
【０００６】
画像形成装置など大規模かつ複雑なシステムの場合は、上記のモータやクラッチ，ソレノイド，センサおよびＡＳＩＣが多数使用されているため、上記の通信方式が混在することになる。その結果、マスターユニットに装備する必要のある通信制御部の数が通信方式の数だけ必要になるのでコストがかかり、制御プログラムも複雑になって誤動作の原因にもなりかねない。また各通信方式で必要なアドレスやデータのビット幅はそれぞれ異なっている為、一体化した制御部を構築することも困難であった。
【０００７】
従って本発明の目的は、マスター側の通信制御部においてアドレスやデータの設定部分を共通化したうえでデバイスの制御に適した通信方式とＡＳＩＣ等のレジスタ設定に適した通信方式の両方を有する通信制御部を提供することである。
【課題を解決するための手段】
【０００８】
上記目的は本発明に係る画像形成装置にて達成される。要約すれば本発明は、
複数の通信方式のシリアル通信チャネルを備えた分散制御系において、各通信方式が必要とするデータビット幅や通信方式に関わらず、マスターユニットの通信制御部の設定部を共通にし、各通信方式に合わせてデータの並べ替えやデータ付与を行って複数の通信方式に対応させることで低コスト化や安定性を高める。
【発明の効果】
【０００９】
本発明によれば、複数の通信方式のシリアル通信チャネルを備えた分散制御系において、各通信方式が必要とするデータビット幅や通信方式に関わらず、マスターユニットの通信制御部の設定部を共通にし、各通信方式に合わせてデータの並べ替えやデータ付与を行って複数の通信方式に対応させることで低コスト化や安定性を高めることができる。
【図面の簡単な説明】
【００１０】
【図１】従来のシリアル通信の形態を示す図である。
【図２】従来のシリアル通信の他の形態を示す図である。
【図３】本発明に係る通信制御の構成を示す図である。
【図４】本発明に係る通信制御部の詳細を示す図である。
【図５】本発明に係るシリアル通信を示すタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明に係る画像形成装置を図面に則して更に詳しく説明する。
【００１２】
以下図面を参照して本発明の実施例を詳細に説明する。なお画像形成動作自体は一般的な電子写真式であるため、図及び一連の複写動作説明は割愛する。
【００１３】
図３は本発明実施例の画像形成装置における制御部の構成を示すブロック図である。
【００１４】
１は画像形成装置の負荷類（モータ，クラッチ等）の制御やマスター用通信制御部２へデータを転送するＣＰＵである。３は装置の一連の動作を行う為のプログラムを格納するＲＯＭである。４はＣＰＵが処理の為にデータ等を一時的に格納する作業用のＲＡＭである。５は本体制御部全体の動作の基準となるクロックを発生させる発振器である。マスター用通信制御部２にはＣＰＵからのパラレルデータをシリアルデータに変換したり、スレーブ用通信制御部６から送られてくるシリアルデータをパラレルデータに変換するパラレル−シリアル／シリアル−パラレル変換部２ａと、マスターからスレーブへ送信するデータ及びスレーブからマスターに受信するデータを一時的に蓄える送信／受信バッファ部２ｂと、あらかじめ割り当てられたスレーブＩＤと一致するスレーブＩＤをデータ上で発見したときに必要なデータを抽出したり、スレーブからのシリアル−パラレル変換された受信データを受信バッファへ送出するデータ抽出／受信部２ｃからなる。
【００１５】
６，７は装置本体内のマスターとは別のユニット内あるいは外部アクセサリ類に備えられた制御部のスレーブ用通信制御部であり、装置の構成によってｎ個のスレーブ用通信制御部からなる。８，９はスレーブ側ユニットあるいは外部アクセサリに備えられている制御用ＡＳＩＣやセンサ，モータ駆動部である。６ａ，７ａはスレーブユニット側のシリアル−パラレル／パラレル−シリアル変換部であり、マスターから送られてくるシリアルデータをパラレルデータに変換してモータ駆動部へモータ制御信号を送ったり、パラレルに収集されるセンサ等の信号をシリアルデータに変換してマスター用通信制御部２へ送出する。
【００１６】
図４はマスター用通信制御部２を詳細に説明するブロック図である。
【００１７】
図において、ＣＰＵは送信したいスレーブに対応するスレーブＩＤをデータの先頭に付与する。そしてあらかじめスレーブＩＤを割り当てられたデータ抽出部は同じスレーブＩＤを検出するとそれ以降のデータを抽出し、パラレル−シリアル／シリアル−パラレル変換部へ送る。パラレル−シリアル／シリアル−パラレル変換部は抽出したパラレルデータを順次シリアルに変換してスレーブ用通信制御部へクロックと共に送信する。例えばスレーブＩＤがＡだった場合は、Ａを割り当てられたデータ抽出部がｎ１，ｎ２，ｎ３のデータを抽出し図５の（ａ）のタイムチャートで示すようにｎ１＋ｎ２＋ｎ３ビットのシリアルデータへ変換してスレーブ用通信制御部１へ送信する。受信の場合はスレーブ用通信制御部１からのＲ１＋Ｒ２＋Ｒ３ビットのシリアルデータをスレーブＩＤ  Ａを割り当てられたデータ受信部でＲ１，Ｒ２，Ｒ３のデータに分解しスレーブＩＤを付与して受信バッファ部へ送る。
【００１８】
またスレーブＩＤがＢだった場合は、Ｂを割り当てられたデータ抽出部がｎ４，ａｄｄｒｅｓｓデータを抽出して抽出し図５の（ｂ）のタイムチャートで示すようにａｄｄｒｅｓｓ＋ｎ４のシリアルデータに変換してスレーブ用通信制御部ｎへ送信する。ＡＳＩＣからのステイタスなどの受信データがある場合はスレーブＩＤ  Ｂを割り当てられたデータ受信部でスレーブＩＤを付与して受信バッファ部へ送る。
【００１９】
このような構成にすることでスレーブ側の通信方式が複数あっても１つの制御部で対応することが可能になり、ＣＰＵも通信方式によってプログラムを変える必要が無いので低コスト化と問題の発生を最小限に抑えることが出来る。
【符号の説明】
【００２０】
１  ＣＰＵ
２  マスター用通信制御部
３  ＲＯＭ
４  ＲＡＭ
５  発振器
６，７  スレーブ用通信制御部
８，９  負荷類
【図１】
2011061506.tif 000003
【図２】
2011061506.tif 000004
【図３】
2011061506.tif 000005
【図４】
2011061506.tif 000006
【図５】
2011061506.tif 000007