(57)【要約】【課題】映像信号とクロック信号とに位相差をなくすと共にケーブルの芯数を減らすことを可能とする。【解決手段】ヘッド分離型カメラ装置は、撮像手段と、前記撮像手段を制御する制御手段と、前記撮像手段と前記制御手段とを接続する接続手段とを有し、前記撮像手段は、デジタル映像を撮影するセンサと、前記センサで撮影した前記映像を復元するためのビデオ信号、同期信号、クロック信号をシリアルデータとして重畳する重畳手段と、前記シリアルデータを前記制御手段へ送信する送信手段とを有し、前記制御手段は、前記シリアルデータを受信する受信手段と、前記受信手段で受信した前記シリアルデータを前記ビデオ信号、前記同期信号、前記クロック信号に分離する分離手段と、前記分離手段で分離した前記ビデオ信号、前記同期信号、前記クロック信号を用いて映像処理する映像処理手段と、前記センサに駆動用の同期信号と駆動用のクロック信号とを出力するタイミング信号発生手段とを有する。【選択図】    図１
2011055557.tif 000002
【特許請求の範囲】
【請求項１】
撮像手段と、前記撮像手段を制御する制御手段と、前記撮像手段と前記制御手段とを接続する接続手段とを有するヘッド分離型カメラ装置において、
前記撮像手段は、
デジタル映像を撮影するセンサと、
前記センサで撮影した前記映像を復元するためのビデオ信号、同期信号、クロック信号をシリアルデータとして重畳し、前記制御手段へ送信する送信手段と、
前記制御手段から供給された前記クロック信号を受信し、前記センサと前記送信手段に分配する受信手段と、
を有し、
前記制御手段は、
前記シリアルデータを受信する受信手段と、
前記受信手段で受信した前記シリアルデータを前記ビデオ信号、前記同期信号、前記クロック信号に分離する分離手段と、
前記分離手段で分離した前記ビデオ信号、前記同期信号、前記クロック信号を用いて映像処理する映像処理手段と、
前記クロック信号を、前記撮像手段の前記受信手段に対して出力するタイミング信号発生手段と、
を有するヘッド分離型カメラ装置。
【請求項２】
前記センサは、前記クロック信号の入力に基づいて、前記ビデオ信号、前記同期信号を前記送信手段に出力し、前記送信手段は、前記クロック信号を前記ビデオ信号、前記同期信号と重畳する請求項１記載のヘッド分離型カメラ装置。
【請求項３】
前記撮像手段は、前記センサが出力する前記ビデオ信号と前記同期信号を前記クロック信号と位相が揃うように遅延させる遅延手段を有する請求項２記載のヘッド分離型カメラ装置。
【請求項４】
前記送信手段は、前記シリアルデータを１ｃｈまたは複数ｃｈの伝送ラインを使用して送信する請求項１記載のヘッド分離型カメラ装置。
【請求項５】
前記送信手段は、伝送レートに応じて使用するｃｈ数を切り替える請求項３記載のヘッド分離型カメラ装置。
【請求項６】
前記接続手段は、Power Over Camera Link規格ケーブルを使用する請求項１記載のヘッド分離型カメラ装置。
【請求項７】
撮像部と、前記撮像部で撮像された映像信号に対して映像処理を行う制御部と、前記撮像部と前記制御部とを接続する接続部とを有するヘッド分離型カメラ装置において、
前記制御部は、
前記撮像部に対して、クロック信号を出力するタイミング信号送信手段を有し、
前記撮像部は、
前記制御部から供給された前記クロック信号を受信し、分配する受信手段と、
前記受信手段から供給される前記クロック信号を用いてデジタル映像を撮影するセンサと、
前記センサで撮影した前記映像信号に、前記受信手段から供給されるクロック信号を重畳し、シリアルデータとして送信する送信手段と、
を有するヘッド分離型カメラ装置。
【請求項８】
前記撮像部は、前記センサが出力する前記映像信号を前記クロック信号と位相が揃うように遅延させる遅延手段を有する請求項７記載のヘッド分離型カメラ装置。
【請求項９】
前記送信手段は、前記シリアルデータを１ｃｈまたは複数ｃｈの伝送ラインを使用して送信する請求項７記載のヘッド分離型カメラ装置。
【請求項１０】
前記送信手段は、伝送レートに応じて使用するｃｈ数を切り替える請求項９記載のヘッド分離型カメラ装置。
【請求項１１】
前記タイミング信号送信手段は、
第１のクロック信号を発生する第１のクロック発生器と、
第２のクロック信号を発生する第２のクロック発生器と、
前記第１のクロック信号または第２のクロック信号を切替えて出力する切替部と
を有する請求項７記載のヘッド分離型カメラ装置。
【請求項１２】
前記接続部は、Power Over Camera Link規格ケーブルを使用する請求項７記載のヘッド分離型カメラ装置。
【請求項１３】
映像信号に対して映像処理を行う制御部に、接続部を介して接続されるヘッド分離型カメラ装置の撮像部において、
接続された前記制御部から供給されたクロック信号を受信し、分配する受信手段と、
前記受信手段から供給される前記クロック信号を用いてデジタル映像を撮影するセンサと、
前記センサで撮影した前記映像を復元するための前記映像信号に、前記受信手段から供給されるクロック信号を重畳し、シリアルデータとして送信する送信手段と、
を有するヘッド分離型カメラ装置の撮像部。
【請求項１４】
前記撮像部は、更に前記センサが出力する前記映像信号を前記クロック信号と位相が揃うように遅延させる遅延手段を有する請求項１３記載のヘッド分離型カメラ装置の撮像部。
【請求項１５】
前記送信手段は、前記シリアルデータを１ｃｈまたは複数ｃｈの伝送ラインを使用して送信する請求項１３記載のヘッド分離型カメラ装置の撮像部。
【請求項１６】
前記送信手段は、伝送レートに応じて使用するｃｈ数を切り替える請求項１５記載のヘッド分離型カメラ装置の撮像部。
【請求項１７】
撮像部と、前記撮像部で撮像された映像信号に対して映像処理を行う制御部と、前記撮像部と前記制御部とを接続する接続部とを有するヘッド分離型カメラ装置の撮像方法において、
前記制御部から、クロック信号を出力し、
前記撮像部で、前記制御部から供給された前記クロック信号を受信手段で受信して、センサ及び送信手段に分配し、
前記センサで、前記受信手段で受信した前記クロック信号を用いてデジタル映像を撮影し、
前記センサで撮影した前記映像に、前記受信手段から供給されるクロック信号を重畳し、シリアルデータとして送信し、
前記制御部で、映像処理を行う、
ヘッド分離型カメラ装置の撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、撮像部とそれを制御する制御部とが分離されたヘッド分離型カメラ装置に関する。
【背景技術】
【０００２】
周知のように、ヘッド分離型カメラ装置は、例えばＣＭＯＳ（Complementary Metal-Oxide Semiconductor）センサ等の固体撮像素子を内蔵した撮像部と、この撮像部の固体撮像素子に対して駆動用制御信号を与えるとともに、固体撮像素子の出力に信号処理を施して映像信号を得る制御部とがそれぞれ別体に構成されている。撮像部と制御部とは、複数の信号ラインを束ねたケーブルを介して接続されている。
【０００３】
一般的に、ヘッド分離型カメラ装置は、人間が入ることのできない狭小領域の点検等を行なうことを目的として開発されている。そのため、撮像部は、構成部材を可能な限り減らし、小型化することが望まれている。さらに、撮像部と制御部とを接続するケーブルは、長いものを用いることが望まれている。
【０００４】
特許文献１には、制御ユニット部がカメラヘッド部に制御信号を送出した時点から、カメラヘッド部を経由して制御ユニット部に戻ってくるまでの遅延量を検出するパルス遅延検出部と、カメラヘッド部に設けられたタイミングジェネレータが発生させるクロック信号とＣＣＤによる撮像データ信号との位相差を検出する位相遅延検出部とを有する撮像装置であって、制御ユニット部で遅延のない撮像データを受信する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３１１５３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１のようにアナログセンサを用いる場合、駆動信号を与えることで映像出力は得られる。しかしながら、デジタルセンサを用いる場合、駆動信号を与えることに加え、制御が必要になる。多くのデジタル出力のセンサは、ＳｏＣ（System On Chip）であり、センサチップそのものが多機能化しており、駆動信号以外に各機能制御（設定）が必要になる。さらに、撮像部と制御部とが分離した場合、撮像部からの出力がデジタルの場合はアナログの場合と比べて線数が増えるため、ケーブルの芯数が多極化する。
【０００７】
そこで、この発明は、制御部が撮像部から送信される映像信号とクロック信号とに位相差をなくすと共にケーブルの芯数を減らすことを可能とするヘッド分離型カメラ装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係るヘッド分離型カメラ装置は、撮像手段と、前記撮像手段を制御する制御手段と、前記撮像手段と前記制御手段とを接続する接続手段とを有し、前記撮像手段は、デジタル映像を撮影するセンサと、前記センサで撮影した前記映像を復元するためのビデオ信号、同期信号、クロック信号をシリアルデータとして重畳する重畳手段と、前記シリアルデータを前記制御手段へ送信する送信手段と、を有し、前記制御手段は、前記シリアルデータを受信する受信手段と、前記受信手段で受信した前記シリアルデータを前記ビデオ信号、前記同期信号、前記クロック信号に分離する分離手段と、前記分離手段で分離した前記ビデオ信号、前記同期信号、前記クロック信号を用いて映像処理する映像処理手段と、前記センサに駆動用の同期信号と駆動用のクロック信号とを出力するタイミング信号発生手段とを有する。
【発明の効果】
【０００９】
上記した発明によれば、制御部が撮像部から送信される映像信号とクロック信号とに位相差をなくすと共にケーブルの芯数を減らすことができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係るヘッド分離型カメラの信号処理系を説明するために示すブロック構成図。
【図２】第１の実施形態に係るヘッド分離型カメラの変形例の信号処理系を説明するために示すブロック構成図。
【図３】第１の実施形態に係るセンサ部の構成をさらに詳細に説明するブロック図。
【図４】第１の実施形態に係るＶＩＤＥＯ、ＨＤとＶＤ、ＣＬＫ２のタイミングを概略的に示す波形図。
【図５】第１の実施形態に撮像部を構成するデバイスの制御の一例を示すブロック図。
【図６】第１の実施形態に係る撮像部から制御部に伝送するシリアルデータの送信方法を概略的に説明するための図。
【図７】第２の実施形態に係るヘッド分離型カメラの信号処理系を説明するために示すブロック構成図。
【図８】第２の実施形態に係るヘッド分離型カメラの信号処理系の変形例のを説明するために示すブロック構成図。
【図９】第２の実施形態に係るセンサ部の構成をさらに詳細に説明するブロック図。
【図１０】第２の実施形態に係るＶＩＤＥＯ、ＨＤとＶＤ、ＣＬＫ２のタイミングを概略的に示す波形図。
【発明を実施するための最良の形態】
【００１１】
以下、実施の形態について図面を参照して詳細に説明する。図１は、第１の実施形態に係るヘッド分離型カメラの信号処理系を示している。すなわち、このヘッド分離型カメラは、撮像部１０とそれを制御する制御部２０とをカメラケーブル３０で接続する構成である。
【００１２】
撮像部１０は、センサ部１０１、パラレル／シリアル変換部１０２、ＬＶＤＳ（Low Voltage Differential Signaling）受信部１０３を備える。制御部２０は、ＭＰＵ（Micro Processing Unit）２０１、第１のクロック発振器２０２、第２のクロック発振器２０３、切替部２０４、ＴＧ（Timing Generator、タイミング信号発生器）２０５、ＬＶＤＳ送信部２０６、イコライザ２０７、シリアル／パラレル変換部２０８、映像信号処理部２０９、映像出力部２１０、切替部２１１を備える。ＭＰＵ２０１は、外部から供給されたユーザによる操作情報を受け、それが反映されるように撮像部１０および制御部２０を構成する各部を制御する。図１の破線は、ＭＰＵ２０１によるコントロール信号線（ＣＴＲＬ信号線）を示している。
【００１３】
各部の動作は、信号の流れに沿って説明する。はじめに、第１のクロック発振器２０２は、所定のパルス特性のクロック信号を発振する。第２のクロック発振器２０３は、第１のクロック発振器２０２のパルス特性と異なるクロック信号を発振する。切替部２０４は、ＭＰＵ２０１の制御に応じて、第１のクロック発振器２０２または第２のクロック発振器２０３で発振したクロック信号のいずれかに切り替えてＴＧ２０５に第１のクロック信号（ＣＬＫ１）として供給する。制御部２０には、第１のクロック発振器２０２または第２のクロック発振器２０３のうち最低一つ設けられていればよい。制御部２０には、映像出力の種類に応じて、クロック発振器の数を増やせばよい。
【００１４】
ＴＧ２０５は、ＣＬＫ１を基にしてセンサ部１０１の駆動制御タイミングを生成する。ＴＧ２０５は、水平同期信号（ＨＳ）、垂直同期信号（ＶＳ）、センサ駆動用の第２のクロック信号（ＣＬＫ２）を生成する。ＴＧ２０５は、撮像部１０の小型化のため、制御部２０に設けられていると好ましいが、撮像部１０に設けられていてもよい。
【００１５】
ＬＶＤＳ送信部２０６は、ＭＰＵ２０１の制御に応じて、ＨＳ、ＶＳ、ＣＬＫ２を制御信号ケーブル３０１を介して、撮像部１０のＬＶＤＳ受信部１０２に供給する。ここでは、ＨＳ、ＶＳ、ＣＬＫ２を高速伝送するためにＬＶＤＳ送信部２０６とＬＶＤＳ受信部１０２を用いているが、他のインターフェースを用いてもよい。
【００１６】
ＬＶＤＳ受信部１０２は、ＭＰＵ２０１の制御に応じて、ＨＳ、ＶＳ、ＣＬＫ２をセンサ部１０１に供給する。センサ部１０１は、例えばＣＭＯＳセンサなどのデジタルセンサを有する。センサ部１０１は、ＨＳ、ＶＳ、ＣＬＫ２に基づいて、センサ部１０１の受光面に結像された光学像を、光学像を復元するために映像信号（ＶＩＤＥＯ）、映像水平同期信号（ＨＤ）、映像垂直同期信号（ＶＤ）、第３のクロック信号（ＣＬＫ３）に変換して供給する。ここで、ＶＩＤＥＯ、ＨＤ，ＶＤをセンサ出力信号とする。
【００１７】
パラレル／シリアル変換部１０３は、ＭＰＵ２０１の制御に応じて、ＶＩＤＥＯ、ＨＤ、ＶＤ、ＣＬＫ３を混合して重畳したシリアルデータに変換する。パラレル／シリアル変換部１０３は、例えば、ＣＬＫ３にセンサ出力信号を埋め込んで同時送信する。パラレル／シリアル変換部１０３は、送信部の機能も有する。パラレル／シリアル変換部１０３は、シリアルデータをデータ信号ケーブル３０２を介して、制御部２０のイコライザ２０７に供給する。イコライザ２０７は、ＭＰＵ２０１の制御に応じて、シリアルデータを増幅する。ここでは、パラレル／シリアル変換部１０３としてシリアライザ、シリアル／パラレル変換部２０８としてデシリアライザ、デシリアライザの前段にイコライザ２０７を設けているが、イコライザ２０７を用いなくてもよい。
【００１８】
シリアル／パラレル変換部２０８は、イコライザ２０７で増幅したシリアルデータをＶＩＤＥＯ、ＨＤ、ＶＤ、ＣＬＫ３とするパラレルデータに分離する。シリアル／パラレル変換部２０８は、受信部の機能も有する。シリアル／パラレル変換部２０８は、ＶＩＤＥＯ、ＨＤ、ＶＤを映像信号処理部２０９に供給する。シリアル／パラレル変換部２０８は、ＣＬＫ３を切替部２１１に供給する。切替部２１１は、ＭＰＵ２０１の制御に応じて、ＣＬＫ１またはＣＬＫ３を適宜切り替えて映像信号処理部２０９に供給する。ここでは、映像信号処理部２０９に供給された信号をＣＬＫとする。切替部２１１は、撮像部１０が制御部２０から分離したとき、映像出力を保つために機能する。
【００１９】
映像信号処理部２０９は、ＶＩＤＥＯ、ＨＤ、ＶＤ、ＣＬＫに対して予め設定された所定の信号処理を施す。映像信号処理部２０９は、信号処理したＶＩＤＥＯ、ＨＤ、ＶＤ、ＣＬＫを映像出力部２１０に供給する。映像出力部２１０は、ＶＩＤＥＯ、ＨＤ、ＶＤ、ＣＬＫを所定規格のビデオ信号に変換して図示しないモニタに画像を出力する。
【００２０】
図２は、第１の実施形態に係るヘッド分離型カメラの変形例を示している。ヘッド分離型カメラは、図２に示すように、図１から第２のクロック発振器２０３、切替部２０４、切替部２１１を除いて簡略化することもできる。制御部２０は、第１のクロック発振器２０２を１種類設ければよい。第１のクロック発振器２０２は、ＴＧ２０５に直接ＣＬＫ１を供給する。
【００２１】
図３は、センサ部１０１の構成をさらに詳細に説明するブロック図である。センサ部１０１は、センサ素子１０１１、Ａ／Ｄ（Analog/Digital）変換部１０１２、Ｉ／Ｏ（Input/Output）１０１３、タイミング制御部１０１４を備えている。センサ素子１０１１は、入射された被写体の光学像を受光面に結像する。Ａ／Ｄ変換部１０１２は、光学像に対応したデジタルの映像信号に変換する。Ｉ／Ｏ１０１３は、ＶＩＤＥＯ、ＨＤとＶＤをクロック信号でラッチして、異なる信号線でパラレル／シリアル変換部１０２に供給する。タイミング回路１０１４は、センサ素子１０１１、Ａ／Ｄ変換部１０１２、Ｉ／Ｏ１０１３にクロック信号を供給する。
【００２２】
図４は、センサ部１０１から出力するＶＩＤＥＯ、ＨＤとＶＤ、ＣＬＫ３およびセンサ部１０１に入力するＣＬＫ２のタイミングを概略的に示す波形図である。ＶＩＤＥＯ、ＨＤとＶＤ、ＣＬＫ３は、ＣＬＫ２に比べて遅延し位相がずれる。ＣＬＫ２は、ＣＬＫ３に比べて半周期先である。一方で、ＶＩＤＥＯ、ＨＤとＶＤ、ＣＬＫ３の信号は、センサ素子１０１１から全て出力するので位相は揃う。
【００２３】
第１の実施形態によれば、撮像部１０はＶＩＤＥＯとＣＬＫ３を同ｃｈで制御部１０に伝送できるため、データ信号ケーブル３０２の芯数を減らせる。
【００２４】
第１の実施形態では、位相の揃ったＶＩＤＥＯ、ＨＤとＶＤ、ＣＬＫ３を用いて制御部２０の映像信号処理部２０９で信号処理するため、映像出力部２１０から出力される画像に乱れは生じない。第１の実施形態では、画像は、ＴＧ２０５が生成した駆動タイミングからずれて出力されるが、全体として表示時間が遅延するのみなので、問題は生じない。
【００２５】
図５は、撮像部１０を構成するデバイスの制御の一例を示すブロック図である。ここでは、撮像部１０に記録部１０４としてＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）が設けられている例である。記録部１０４は、撮像部１０に設けられていてもいなくてもよい。図１に示すように、撮像部１０を制御するための駆動信号としては、ＨＳ、ＶＳ、ＣＬＫの３系統である。撮像部１０と制御部２０の間の制御信号は、選択信号（ＣＳ）、クロック信号（ＣＬＫ）、データ入力信号（ＳＤＩ）、データ出力信号（ＳＤＯ）の４系統である。ここでは、Ｉ／Ｏエキスパンダ１０５にとってＳＤＩとした。Ｉ／Ｏエキスパンダ１０５は、複数のデバイス選択信号やリセット信号などを分岐制御できる。さらに、撮像部１０から制御部２０に送信する映像信号（Ｖｉｄｅｏ（例えばパラレル１２ｂｉｔ）、ＨＤ、ＶＤ、ＣＬＫ）は最大４ｃｈにシリアル化されている。ここで、Ｖｉｄｅｏは、１４ｂｉｔ、２４ｂｉｔなどもあるがビット数は問わない。
【００２６】
したがって、合計の差動信号（ＬＶＤＳ）は１１ペアとなる。カメラケーブル３０としては、汎用的なPower Over Camera Link規格ケーブルがある。このケーブルは、１１ペア２２本の差動信号用の電線と２本の電源用の電線と２本のＧＮＤ用の電線で構成されており、カメラケーブル３０として使用可能となる。したがって、ユーザに対して安価なヘッド分離型カメラ装置を提供できる。さらに、カメラケーブル３０の芯数が減ると、細くてやわらかいカメラケーブル３０をヘッド分離型カメラ装置に用いることができる。
【００２７】
次に、撮像部１０から制御部２０に伝送するシリアルデータの送信方法について説明する。撮像部１０は、シリアルデータを数ペアのｃｈ（第１の実施形態では最大４ｃｈとしている）にて差動信号化して、信号ケーブル３０２を介して制御部２０へ伝送する。ＭＰＵ２０１は、センサ部１０１の解像度によって撮像部１０から制御部２０への伝送に使用するｃｈ数を切り替える。センサ部１０１の解像度によって伝送レートが変化する場合、ＭＰＵ２０１は、シリアル／パラレル変換部１０３に入力するＣＬＫのクロック周波数を変えられる。したがって、消費電力を低減できる。例えば、解像度が１０８０ｐであれば、周波数帯域は１４８ＭＨｚである。解像度が７２０ｐであれば、周波数帯域は７４ＭＨｚである。
【００２８】
図６は、撮像部１０から制御部２０に伝送するシリアルデータの送信方法を概略的に説明するための図である。図６（１）は、シリアルデータを４ｃｈにて５ＭＨｚで伝送する例である。図６（２）は、シリアルデータを４ｃｈにて１０ＭＨｚで伝送する例である。図６（３）は、シリアルデータを２ｃｈにて１０ＭＨｚで伝送する例である。図６（４）は、シリアルデータを２ｃｈにて２０ＭＨｚで伝送する例である。
【００２９】
伝送経路の周波数特性から、低い周波数で伝送する方が伝送信号の波形が劣化しにくいため、伝送距離を長くできる。同じデータ量を伝送する場合、図６（３）（または図６（４））の状態で伝送するよりも図６（１）（または図６（２））の状態で伝送することで、伝送経路での信号劣化を防ぐことができる。また、送信側でのパラレル／シリアル変換、受信側でのシリアル／パラレル変換の際に、クロック信号を基準にｎ進倍の伝送用クロック信号の生成とその信号から元のクロック信号と同じ周波数のクロック信号の生成が行われるが、この際にはなるべくｃｈあたりの伝送周波数が同じ方が回路動作は安定である。２種類のデータ量を同じ伝送経路を使って送信するとき、図６（２）の半分のデータ量を伝送する場合は、図６（１）の状態で伝送するよりも図６（３）の状態で伝送する方が回路動作は安定する。
【００３０】
次に、第２の実施形態について説明する。図７は、第２の実施形態に係るヘッド分離型カメラの信号処理系を示している。第１の実施形態と同一部分には同一符号を付して説明を省略する。第２の実施形態では、ＬＶＤＳ受信部１０２は、パラレル／シリアル変換部１０３にＣＬＫ２を供給する。パラレル／シリアル変換部１０３は、ＭＰＵ２０１の制御に応じて、光学像を復元するために、センサ部１０１が出力するＶＩＤＥＯ、ＨＤ、ＶＤとＬＶＤＳ受信部１０２から供給されたＣＬＫ２を混合してシリアルデータに変換する。つまり、第２の実施形態では、第１の実施形態と異なり、センサ駆動用としてＴＧ２０５が発生させたＣＬＫ２を用いてセンサ出力信号をシリアライズしている。
【００３１】
図８は、第２の実施形態に係るヘッド分離型カメラの変形例を示している。ヘッド分離型カメラは、図８に示すように、図７から第２のクロック発振器２０３、切替部２０４、切替部２１１を除いて簡略化することもできる。制御部２０は、第１のクロック発振器２０２を１種類設ければよい。第１のクロック発振器２０２は、ＴＧ２０５に直接ＣＬＫ１を供給する。
【００３２】
図９は、第２の実施形態に係るセンサ部１０１の構成をさらに詳細に説明するブロック図である。第１の実施形態と同一部分には同一符号を付して説明を省略する。第２の実施形態では、Ｉ／Ｏ１０１３の後段に遅延回路１０１５を設けている。遅延回路１０１５は、例えば遅延素子で構成された回路である。遅延回路１０１５は、センサ出力信号をＣＬＫ／ｎだけ遅延させるように、ＭＰＵ２０１の制御に応じて、セットアップ／ホールドタイムを調整する。
【００３３】
図１０は、センサ部１０１から出力するＶＩＤＥＯ、ＨＤとＶＤ、パラレル／シリアル変換部１０３に入力されるＣＬＫ２のタイミングを概略的に示す波形図である。ＶＩＤＥＯ、ＨＤとＶＤは、遅延回路１０５によって、任意のタイミングだけ遅延させられるため、ＣＬＫ２の位相と揃う。
【００３４】
撮像部１０は、ＴＧ２０５が発生させたセンサ駆動用のＣＬＫを使用して、制御部２０にシリアルデータを送信している。そのため、第２の実施形態に係るヘッド分離型カメラ装置は、記第１の実施形態よりも、センサ部１０１のＣＬＫジッタ性能に左右されないデジタル伝送システムを構築できる。さらに、ＶＩＤＥＯ、ＨＤとＶＤ、ＣＬＫ２を安定した状態で伝送距離を延ばすことができる。
【００３５】
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
【符号の説明】
【００３６】
１０…撮像部、２０…制御部、３０…カメラケーブル、１０１…センサ部、１０２…パラレル／シリアル変換部、１０３…ＬＶＤＳ受信部、２０１…ＭＰＵ、２０２…第１のクロック発振器、２０３…第２のクロック発振器、２０４…切替部、２０５…ＴＧ、２０６…ＬＶＤＳ送信部、２０７…イコライザ、２０８…シリアル／パラレル変換部、２０９…映像信号処理部、２１０…映像出力部、２１１…切替部、３０１…制御信号ケーブル、３０２…データ信号ケーブル、１０１５…遅延回路。
【図１】
2011055557.tif 000003
【図２】
2011055557.tif 000004
【図３】
2011055557.tif 000005
【図４】
2011055557.tif 000006
【図５】
2011055557.tif 000007
【図６】
2011055557.tif 000008
【図７】
2011055557.tif 000009
【図８】
2011055557.tif 000010
【図９】
2011055557.tif 000011
【図１０】
2011055557.tif 000012