(57)【要約】【課題】回路面積を増加させることなく、動作状態のトランジスタからの発熱を抑制することによって、小型化及び低コスト化を図ることができる高周波増幅器を提供する。【解決手段】複数の単位トランジスタ３が並列に接続されたトランジスタ列からなり、高周波を増幅する増幅素子と、トランジスタ列の隣り合った単位トランジスタ３のフィンガ間にそれぞれ形成された出力整合回路の回路素子２とを備える。【選択図】図１
2011061019.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成され、高周波を増幅する高周波増幅器において、
複数の単位トランジスタが並列に接続されたトランジスタ列からなり、前記高周波を増幅する増幅素子と、
前記トランジスタ列の隣り合った前記単位トランジスタのフィンガ間にそれぞれ形成された前記増幅素子の整合回路の回路素子とを備えたことを特徴とする高周波増幅器。
【請求項２】
半導体基板上に形成され、高周波を増幅する高周波増幅器において、
複数の単位トランジスタが並列に接続された少なくとも２列以上のトランジスタ列からなり、前記高周波を増幅する増幅素子と、
前記トランジスタ列間で隣り合った前記単位トランジスタのフィンガ間にそれぞれ形成された前記増幅素子の整合回路の回路素子とを備えたことを特徴とする高周波増幅器。
【請求項３】
半導体基板上に形成され、高周波を増幅する高周波増幅器において、
複数の単位トランジスタが並列に接続された少なくとも２列以上のトランジスタ列からなり、前記高周波を増幅する増幅素子と、
前記トランジスタ列の長手方向の寸法と略同一な大きさを有し、前記トランジスタ列間に形成された前記増幅素子の整合回路の回路素子とを備えたことを特徴とする高周波増幅器。
【請求項４】
半導体基板上に形成され、高周波を増幅する高周波増幅器において、
複数の単位トランジスタが並列接続された少なくとも２列以上のトランジスタ列からなり、前記高周波を増幅する増幅素子と、
前記トランジスタ列の隣り合った前記単位トランジスタのフィンガ間及び前記トランジスタ列間で隣り合った前記単位トランジスタのフィンガ間にそれぞれ形成された前記増幅素子の整合回路の回路素子とを備えたことを特徴とする高周波増幅器。
【請求項５】
整合回路は、増幅素子の入力側又は出力側に設けられたハイパスフィルタ型の整合回路であり、
前記整合回路の回路素子は、容量性受動素子であることを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波増幅器。
【請求項６】
整合回路は、増幅素子の入力側又は出力側に設けられたローパスフィルタ型の整合回路であり、
前記整合回路の回路素子は、誘導性受動素子であることを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波増幅器。
【請求項７】
複数の高周波増幅器を多段に接続してなり、請求項１から請求項６のうちのいずれか１項記載の高周波増幅器を少なくとも１段に含む高周波増幅器。
【請求項８】
請求項１から請求項６のうちのいずれか１項記載の高周波増幅器を、出力側の最終段に備えたことを特徴とする請求項７記載の高周波増幅器。
【請求項９】
各単位トランジスタのフィンガ間隔又は各トランジスタ列の間隔は、半導体基板の厚さの２倍の距離であることを特徴とする請求項１から請求項８のうちのいずれか１項記載の高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、増幅素子及び整合回路として利用される高周波増幅器に係り、特に高出力な高周波増幅器に関するものである。
【背景技術】
【０００２】
半導体集積回路内に形成される増幅素子には、バイポーラトランジスタや電界効果トランジスタ等がある。この増幅素子は、半導体集積回路を形成する半導体基板上に多層半導体として積層形成される。
また、半導体集積回路内に形成される整合回路には、ＭＩＭ(Metal Insulation Metal)キャパシタ等の容量性の受動素子や、スパイラルインダクタや配線等の誘導性の受動素子がある。整合回路は、半導体集積回路を形成する半導体基板上に積層形成される。
【０００３】
ところで、増幅素子を用いて高出力増幅器を作成する場合、複数の増幅素子を並列接続する構造が一般的に用いられている。
例えば、バイポーラトランジスタを用いて高出力増幅器を作成する場合には、並列接続した複数のバイポーラトランジスタが形成される。この場合、半導体基板上に多層半導体のバイポーラトランジスタを複数配列して形成し、これらバイポーラトランジスタのエミッタ電極、ベース電極及びコレクタ電極をそれぞれ配線パターンで結合する構造が用いられる。このような構成とすることで、マルチフィンガバイポーラトランジスタが半絶縁性半導体基板上に形成される。
【０００４】
マルチフィンガバイポーラトランジスタでは、動作状態におけるトランジスタ中央部のフィンガが、自身の発熱と隣接するフィンガの発熱の重なり合いに対して放熱が不十分となり、当該中央部が高温になる。中央部が高温になると、トランジスタの特性より、動作電流が増加して発熱量が増加するため、さらに中央部の発熱量を増加させることになり、中央部のトランジスタの特性を劣化させる要因となる。
【０００５】
このようなマルチフィンガバイポーラトランジスタの発熱を抑制するために、例えば、特許文献１には、半絶縁性半導体基板上に形成されたバイポーラトランジスタにおいて、トランジスタのフィンガ間隔が、周辺部から中央部に向けて順次広くなるように形成された半導体装置が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第２５９０７５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示されたマルチフィンガバイポーラトランジスタでは、トランジスタのフィンガ間隔が周辺部から中央部に向けて順次広くなるように形成されているため、小型化に適さない。特に、大きな発熱抑制効果を得る場合には、フィンガ間隔を大きくしなければならず、さらに小型化が困難になるという課題があった。
【０００８】
この発明は、上記のような課題を解決するためになされたもので、回路面積を増加させることなく、動作状態のトランジスタからの発熱を抑制することによって、小型化及び低コスト化を図ることができる高周波増幅器を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る高周波増幅器は、複数の単位トランジスタが並列に接続されたトランジスタ列からなり、高周波を増幅する増幅素子と、トランジスタ列の隣り合った単位トランジスタのフィンガ間にそれぞれ形成された増幅素子の整合回路の回路素子とを備えるものである。
【発明の効果】
【００１０】
この発明によれば、複数の単位トランジスタが並列に接続されたトランジスタ列からなり、高周波を増幅する増幅素子と、トランジスタ列の隣り合った単位トランジスタのフィンガ間にそれぞれ形成された増幅素子の整合回路の回路素子とを備えたので、回路面積を増加することなく、動作状態のトランジスタからの発熱を抑制できるという効果がある。これにより、回路の小型化及び低コスト化を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１による高周波増幅器の構成を示す図である。
【図２】この発明の実施の形態２による高周波増幅器の構成を示す図である。
【図３】この発明の実施の形態３による高周波増幅器の構成を示す図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、この発明の実施の形態１による高周波増幅器の構成を示す図であり、増幅器の構成要素であるトランジスタ、入力整合回路及び出力整合回路を形成した半導体基板を上方から見た平面図を示している。なお、実施の形態１では、トランジスタとしてバイポーラトランジスタを用いた構成を例に挙げる。
【００１３】
トランジスタの入力整合回路の回路素子１は、図１に示すように、配線４を介して、各単位トランジスタ３のベース電極と接続している。トランジスタの出力整合回路の回路素子２は、配線５を介して出力端子５ａと接続し、各単位トランジスタ３のコレクタ電極にそれぞれ接続している。
【００１４】
各単位トランジスタ３は、それぞれのベース電極、エミッタ電極、コレクタ電極が並列に接続されたトランジスタ列を形成する。図１に示す例ではトランジスタ列を４列有し、各トランジスタ列は、単位トランジスタ３を並列に５個有している。また、実施の形態１では、図１に示すように、トランジスタ列内の各単位トランジスタ３の間に出力整合回路の回路素子２が配置することで、単位トランジスタ３のエミッタフィンガと隣接する単位トランジスタ３のベースフィンガとの間に出力整合回路の回路素子２が設けられる。
【００１５】
また、グランド端子６は、各単位トランジスタ３のエミッタ電極に接続している。各単位トランジスタ３のベース電極には、入力整合回路の回路素子１を介してベース電位が供給される。また、各単位トランジスタ３のコレクタ電極には、出力整合回路の回路素子２を介してコレクタ電位が供給される。
【００１６】
グランド端子６は、ワイヤや配線等の手段によって、外部に設けたグランド電位に接続されてもよく、グランド端子６自身にビアホールを内包していてもよい。一般的に、トランジスタのエミッタ電極とグランドとの間の抵抗やインダクタンスが大きくなると、利得などの特性が低下するため、トランジスタのエミッタ電極の直近にビアホールを配置することが望ましい。
【００１７】
図１に示す例では、グランド端子６が、ビアホールを内包している場合を示している。なお、トランジスタ列の間にビアホールを内包したグランド端子を配置する構成は、よく利用されている。これは、トランジスタ列の間の発熱抑制だけでなく、トランジスタ自体の放熱という効果もある。
【００１８】
実施の形態１による高周波増幅器の動作状態においては、各単位トランジスタ３に動作電流が流れて熱発生するが、各単位トランジスタ３の間に出力整合回路の回路素子２が介在するために、隣接する２つの単位トランジスタ３の発熱の重なり合いは小さくなり、トランジスタ全体の温度上昇が抑制される。
【００１９】
以上のように、この実施の形態１によれば、複数の単位トランジスタ３が並列に接続されたトランジスタ列からなり、高周波を増幅する増幅素子と、トランジスタ列の隣り合った単位トランジスタ３のフィンガ間にそれぞれ形成された出力整合回路の回路素子２とを備える。このように構成することで、集積回路におけるトランジスタ及びその整合回路を配置するために必要な半導体基板の必要面積を増加させることなく、トランジスタ列内のフィンガ間隔を広げ、トランジスタの熱抵抗を低減することが可能となる。これにより、動作状態のトランジスタからの発熱を抑制でき、回路の小型化及び低コスト化を図ることができる。
【００２０】
実施の形態２．
図２は、この発明の実施の形態２による高周波増幅器の構成を示す図であり、増幅器の構成要素であるトランジスタ、入力整合回路及び出力整合回路を形成した半導体基板を上方から見た平面図を示している。なお、この実施の形態２においても、トランジスタとしてバイポーラトランジスタを用いた構成を例に挙げる。
【００２１】
図２において、トランジスタの入力整合回路の回路素子１は、配線４を介して、各単位トランジスタ３のベース電極と接続している。トランジスタの出力整合回路の回路素子２は、配線５を介して出力端子５ａと接続し、各単位トランジスタ３のコレクタ電極にそれぞれ接続している。
【００２２】
また、単位トランジスタ３は、それぞれのベース電極、エミッタ電極、コレクタ電極が並列に接続されたトランジスタ列を形成する。図２に示す例では、トランジスタ列を４列有し、各トランジスタ列は、単位トランジスタ３を並列に５個有している。
【００２３】
グランド端子６は、各単位トランジスタ３のエミッタ電極に接続している。各単位トランジスタ３のベース電極には、入力整合回路の回路素子１を介してベース電位が供給される。また、各単位トランジスタ３のコレクタ電極には、出力整合回路の回路素子２を介してコレクタ電位が供給される。
【００２４】
グランド端子６は、ワイヤや配線等の手段によって、外部に設けたグランド電位に接続されてもよく、グランド端子６自身にビアホールを内包していてもよい。一般的に、トランジスタのエミッタ電極とグランドとの間の抵抗やインダクタンスが大きくなると、利得などの特性が低下するため、トランジスタのエミッタ電極の直近にビアホールを配置することが望ましい。
【００２５】
図２に示す例では、グランド端子６が、ビアホールを内包している場合を示している。なお、トランジスタ列の間にビアホールを内包したグランド端子を配置する構成は、よく利用されている。これは、トランジスタ列の間の発熱抑制だけでなく、トランジスタ自体の放熱という効果もある。
【００２６】
この実施の形態２ではトランジスタ列の間に出力整合回路の回路素子２が配置される。つまり、図２に示すように、隣接する２つのトランジスタ列間で隣接している単位トランジスタ３間に回路素子２がそれぞれ配置することで、隣接するトランジスタ列の単位トランジスタ３のコレクタフィンガ間に出力整合回路の回路素子２が設けられる。
【００２７】
実施の形態２による高周波増幅器の動作状態では、各単位トランジスタ３に動作電流が流れて熱発生するが、各トランジスタ列間で隣接する各単位トランジスタ３の間に回路素子２がそれぞれ介在するため、隣接する単位トランジスタ３間の発熱の重なり合いが小さくなり、トランジスタ全体の温度上昇を抑制できる。
【００２８】
以上のように、この実施の形態２によれば、複数の単位トランジスタ３が並列に接続された少なくとも２列以上のトランジスタ列からなり、高周波を増幅する増幅素子と、トランジスタ列間で隣り合った単位トランジスタ３のフィンガ間にそれぞれ形成された出力整合回路の回路素子２とを備える。このように構成することでも、上記実施の形態１と同様に、集積回路におけるトランジスタ及びその整合回路を配置するために必要な半導体基板の必要面積を増加させることなく、トランジスタ列内のフィンガ間隔を広げ、トランジスタの熱抵抗を低減することが可能となる。これにより、動作状態のトランジスタからの発熱を抑制でき、回路の小型化及び低コスト化を図ることができる。
【００２９】
なお、上記実施の形態１と上記実施の形態２との構成を組み合わせてもよい。つまり、トランジスタ列の隣り合った単位トランジスタ３のフィンガ間及びトランジスタ列間で隣り合った単位トランジスタ３のフィンガ間に整合回路の回路素子をそれぞれ形成する。
例えば、図１に示したようにトランジスタ列内の隣接した単位トランジスタ３間に回路素子２を配置し、かつ図２で示したようにトランジスタ列間で隣接する単位トランジスタ３間に回路素子２を配置する。このように構成しても上記実施の形態１，２と同様の効果を得ることができる。
【００３０】
実施の形態３．
図３は、この発明の実施の形態３による高周波増幅器の構成を示す図であり、増幅器の構成要素であるトランジスタ、入力整合回路及び出力整合回路を形成した半導体基板を上方から見た平面図を示している。なお、この実施の形態３においても、トランジスタとしてバイポーラトランジスタを用いた構成を例に挙げる。
【００３１】
図３において、トランジスタの入力整合回路の回路素子１は、配線４を介して、各単位トランジスタ３のベース電極と接続している。トランジスタの出力整合回路の回路素子２は、配線５を介して出力端子５ａと接続し、各単位トランジスタ３のコレクタ電極にそれぞれ接続している。グランド端子６は、各単位トランジスタ３のエミッタ電極に接続している。
【００３２】
各単位トランジスタ３は、それぞれのベース電極、エミッタ電極、コレクタ電極が並列に接続されたトランジスタ列を形成する。図３において、トランジスタはトランジスタ列を４列有し、各トランジスタ列は、単位トランジスタ３を並列に５個有している。
実施の形態３では、トランジスタ列の長手方向の寸法と略同一な大きさの回路素子２を各トランジスタ列間に配置することによって、各トランジスタ列間で隣り合った単位トランジスタ３のコレクタフィンガ間に回路素子２が設けられる。
また、回路素子２は、図３に示すように複数の単位トランジスタ３のコレクタ電極に一括して接続している。各単位トランジスタ３のベース電極には、入力整合回路の回路素子１を介してベース電位が供給される。また、各単位トランジスタ３のコレクタ電極には、出力整合回路の回路素子２を介してコレクタ電位が供給される。
【００３３】
グランド端子６は、ワイヤや配線等の手段によって、外部に設けたグランド電位に接続されてもよく、グランド端子６自身にビアホールを内包していてもよい。一般的に、トランジスタのエミッタ電極とグランドとの間の抵抗やインダクタンスが大きくなると、利得などの特性が低下するため、トランジスタのエミッタ電極の直近にビアホールを配置することが望ましい。
【００３４】
図３に示す例では、グランド端子６が、ビアホールを内包している場合を示している。なお、トランジスタ列の間にビアホールを内包したグランド端子を配置する構成は、よく利用されている。これは、トランジスタ列の間の発熱抑制だけでなく、トランジスタ自体の放熱という効果もある。
【００３５】
実施の形態３による高周波増幅器の動作状態では、各単位トランジスタ３に動作電流が流れて熱発生するが、各トランジスタ列間に出力整合回路の回路素子２が介在するため、各トランジスタ列間で隣接する単位トランジスタ３間の発熱の重なり合いが小さくなり、トランジスタ全体の温度上昇を抑制できる。
【００３６】
以上のように、この実施の形態３によれば、複数の単位トランジスタ３が並列に接続された少なくとも２列以上のトランジスタ列からなり、高周波を増幅する増幅素子と、トランジスタ列の長手方向の寸法と略同一な大きさを有し、トランジスタ列間に形成された出力整合回路の回路素子２とを備える。このように構成することでも、上記実施の形態１と同様に、集積回路におけるトランジスタ及びその整合回路を配置するために必要な半導体基板の必要面積を増加させることなく、トランジスタ列内のフィンガ間隔を広げることができ、トランジスタの熱抵抗を低減することが可能となる。これにより、動作状態のトランジスタからの発熱を抑制でき、回路の小型化及び低コスト化を図ることができる。
【００３７】
また、上記実施の形態１から上記実施の形態３まででは、各単位トランジスタ３又は各トランジスタ列間に出力整合回路の回路素子２を配置する構成を示したが、出力整合回路の回路素子２の代わりに、入力整合回路の回路素子１を配置してもよい。この場合には、高周波増幅器の入力端子と各単位トランジスタ３のベース電極の間に入力整合回路の回路素子１が挿入される。
【００３８】
さらに、上記実施の形態１から上記実施の形態３までにおいて、各単位トランジスタ３又は各トランジスタ列間に配置される回路素子は、ＭＩＭキャパシタのような容量性の受動素子のみであってもよい。この場合には、トランジスタの入力整合回路又は出力整合回路がハイパスフィルタ型の構成となる。
【００３９】
さらに、上記実施の形態１から上記実施の形態３までにおいて、各単位トランジスタ３又は各トランジスタ列間に配置される回路素子は、スパイラルインダクタやメタル配線のような誘導性の受動素子のみであってもよい。この場合には、トランジスタの入力整合回路又は出力整合回路がローパスフィルタ型の構成となる。
【００４０】
さらに、上記実施の形態１から上記実施の形態３までに示した増幅器は、１段の高周波増幅器として構成することもできるが、多段増幅器におけるいずれかの増幅素子に適用しても構わない。なお、高出力な多段増幅器におけるいずれかの増幅素子に適用する場合、本発明の高周波増幅器を、より多くの電流が流れる最終段の増幅素子に適用すれば、効率的に発熱を抑制することができる。
【００４１】
さらに、上記実施の形態１から上記実施の形態３までにおいて、各単位トランジスタ３のフィンガ又は各トランジスタ列の間隔は、これらを形成する半導体基板の厚さの２倍であることが望ましい。一般的に、半導体基板において、トランジスタで発生した熱は、半導体基板の裏面に流れて放熱される。このとき、トランジスタで発生した熱は半導体基板の裏面に向かって最大４５°の角度以内で流れる。このため、隣接する単位トランジスタ３のフィンガの間隔又は隣接するトランジスタ列の間隔を半導体基板の厚さの２倍にすることで、それぞれのトランジスタで発生した熱が、半導体基板の中で干渉することなく、基板裏面に到達して放熱される。
【符号の説明】
【００４２】
１  入力整合回路の回路素子、２  出力整合回路の回路素子、３  単位トランジスタ、４，５  配線、５ａ  出力端子、６  グランド端子。
【図１】
2011061019.tif 000003
【図２】
2011061019.tif 000004
【図３】
2011061019.tif 000005