(57)【要約】【課題】多階調な表示が可能な表示装置の消費電力を低減すること及び当該表示装置を構成する素子の劣化を抑制すること。【解決手段】表示装置は、画素部全面を第１の階調へと変化させる第１の初期化期間と、画素部全面を第２の階調へと変化させる第２の初期化期間とを有する。第１の初期化期間では、複数の信号の走査が行われ且つ各信号の保持期間が重み付けされている。そのため、少ない信号の走査回数によって、表示装置が有する複数の階調保持型表示素子のそれぞれに対して、過不足のない期間電圧を印加することができる。【選択図】図２
2011085908.tif 000002
【特許請求の範囲】
【請求項１】
一方の端子に信号が入力され、他方の端子に共通電位が与えられる階調保持型表示素子を含んだ画素を複数有する画素部を備えた表示装置の駆動方法であって、
第１の初期化期間において、前記画素部に対して複数回の信号の走査を行うことで前記画素部が有する複数の階調保持型表示素子に第１の階調を表示させ、
前記第１の初期化期間に続く第２の初期化期間において、前記画素部に対して少なくとも１回の信号の走査を行うことで前記画素部が有する複数の階調保持型表示素子に第２の階調を表示させ、
前記第２の初期化期間に続く書き込み期間において、前記画素部に対して複数回の信号の走査を行うことで前記画素部に画像を形成し、
前記第１の初期化期間に前記階調保持型表示素子の一方の端子に入力される複数の信号の保持期間がそれぞれ異なることを特徴とする表示装置の駆動方法。
【請求項２】
請求項１において、
前記第２の初期化期間に前記画素部に対して行われる信号の走査が１回であることを特徴とする表示装置の駆動方法。
【請求項３】
請求項１又は請求項２において、
前記第１の初期化期間に前記階調保持型表示素子の一方の端子に入力される複数の信号のそれぞれが、前記共通電位又は前記共通電位と異なる電位である第１の電位であり、
前記第２の初期化期間に前記階調保持型表示素子の一方の端子に入力される少なくとも１つの信号のそれぞれが、前記第１の電位が前記共通電位との間に生じる電界とは逆向きの電界を前記共通電位との間に生じる第２の電位であり、
前記書き込み期間に前記階調保持型表示素子の一方の端子に入力される複数の信号のそれぞれが、前記共通電位、前記第１の電位又は前記第２の電位であることを特徴とする表示装置の駆動方法。
【請求項４】
請求項１において、
前記第１の初期化期間に前記階調保持型表示素子の一方の端子に入力される複数の信号のそれぞれが、前記共通電位又は前記共通電位と異なる電位である第１の電位であり、
前記第２の初期化期間に前記階調保持型表示素子の一方の端子に入力される少なくとも１つの信号のそれぞれが、前記共通電位又は前記第１の電位が前記共通電位との間に生じる電界とは逆向きの電界を前記共通電位との間に生じる第２の電位であり、
前記書き込み期間に前記階調保持型表示素子の一方の端子に入力される複数の信号のそれぞれが、前記共通電位、前記第１の電位、又は前記第２の電位であることを特徴とする表示装置の駆動方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記書き込み期間に行われる最後の信号の走査において、前記階調保持型表示素子の一方の端子に前記共通電位が入力されることを特徴とする表示装置の駆動方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第１の初期化期間に行われる複数の信号の走査をｘ（ｘは、２以上の自然数）回とし、且つ最も短い信号の保持期間をｔとすると、
前記複数の信号の保持期間のそれぞれが、２ｙ−１ｔ（ｙは、ｘ以下の自然数のいずれか）となることを特徴とする表示装置の駆動方法。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記書き込み期間に前記階調保持型表示素子の一方の端子に入力される複数の信号の保持期間が等しいことを特徴とする表示装置の駆動方法。
【請求項８】
請求項１乃至請求項７のいずれか一項に記載の表示装置の駆動方法を制御するコントロール部と、
前記コントロール部に電気的に接続されたソースドライバ及びゲートドライバと、
ゲート端子が前記ゲートドライバに電気的に接続され、第１端子が前記ソースドライバに電気的に接続され、第２端子が前記階調保持型表示素子の一方の端子に電気的に接続されたトランジスタと、
一方の端子が前記トランジスタの第２端子に電気的に接続され、他方の端子が前記共通電位を与える配線に電気的に接続された容量素子と、を有することを特徴とする表示装置。
【請求項９】
請求項８において、
前記階調保持型表示素子が電気泳動素子であることを特徴とする表示装置。
【請求項１０】
請求項８又は請求項９において、
前記トランジスタの半導体層に酸化物半導体を用いることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、階調保持型表示素子を有する表示装置の駆動方法に関する。また、表示装置に関する。
【背景技術】
【０００２】
低消費電力で駆動可能な表示装置のひとつとして電気泳動素子などの階調保持型表示素子を有する表示装置が注目されている。該表示装置は、電源を切っても画像を保持できるという利点を有している。そのため、電子書籍又はポスターなどへ適用することが期待されている。
【０００３】
これまでに様々な種類の階調保持型表示素子を有する表示装置が提案されている。例えば、液晶表示装置などと同様に、画素のスイッチング素子としてトランジスタを用いたアクティブマトリクス型の表示装置が提案されている（例えば、特許文献１参照）。
【０００４】
さらに、当該表示装置の駆動方法として様々な提案がされている。例えば、画像切り換えの際に、表示部全面を１度、第１の階調（例えば、白）に変換し、次いで第２の階調（例えば、黒）に変換した後に、目的の画像を表示する方法が提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１６９１９０号公報
【特許文献２】特開２００７−２０６４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一態様は、多階調な表示が可能な表示装置の駆動方法を提供することを課題の一とする。
【０００７】
また、本発明の一態様は、残像が低減された表示装置の駆動方法を提供することを課題の一とする。
【０００８】
また、本発明の一態様は、消費電力が低減された表示装置の駆動方法を提供することを課題の一とする。
【０００９】
また、本発明の一態様は、表示装置を構成する素子の劣化を抑制することが可能な表示装置の駆動方法を提供することを課題の一とする。
【００１０】
また、本発明の一態様は、上記駆動方法によって動作する表示装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１１】
本発明の一態様は、一方の端子に信号が入力され、他方の端子に共通電位が与えられる階調保持型表示素子を含んだ画素を複数有する画素部を備えた表示装置の駆動方法であって、第１の初期化期間において、前記画素部に対して複数回の信号の走査を行うことで前記画素部が有する複数の階調保持型表示素子に第１の階調を表示させ、前記第１の初期化期間に続く第２の初期化期間において、前記画素部に対して少なくとも１回の信号の走査を行うことで前記画素部が有する複数の階調保持型表示素子に第２の階調を表示させ、前記第２の初期化期間に続く書き込み期間において、前記画素部に対して複数回の信号の走査を行うことで前記画素部に画像を形成し、前記第１の初期化期間に前記階調保持型表示素子の一方の端子に入力される複数の信号の保持期間がそれぞれ異なることを特徴とする表示装置の駆動方法である。
【００１２】
また、上記の駆動方法に加えて、前記第２の初期化期間に前記画素部に対して行われる信号の走査が１回であることを特徴とする表示装置の駆動方法も本発明の一態様である。
【００１３】
また、上記の駆動方法に加えて、前記第１の初期化期間に前記階調保持型表示素子の一方の端子に入力される複数の信号のそれぞれが、前記共通電位又は前記共通電位と異なる電位である第１の電位であり、前記第２の初期化期間に前記階調保持型表示素子の一方の端子に入力される少なくとも１つの信号のそれぞれが、前記第１の電位が前記共通電位との間に生じる電界とは逆向きの電界を前記共通電位との間に生じる第２の電位であり、前記書き込み期間に前記階調保持型表示素子の一方の端子に入力される複数の信号のそれぞれが、前記共通電位、前記第１の電位又は前記第２の電位であることを特徴とする表示装置の駆動方法も本発明の一態様である。
【００１４】
また、上記の駆動方法に加えて、前記第１の初期化期間に前記階調保持型表示素子の一方の端子に入力される複数の信号のそれぞれが、前記共通電位又は前記共通電位と異なる電位である第１の電位であり、前記第２の初期化期間に前記階調保持型表示素子の一方の端子に入力される少なくとも１つの信号のそれぞれが、前記共通電位又は前記第１の電位が前記共通電位との間に生じる電界とは逆向きの電界を前記共通電位との間に生じる第２の電位であり、前記書き込み期間に前記階調保持型表示素子の一方の端子に入力される複数の信号のそれぞれが、前記共通電位、前記第１の電位、又は前記第２の電位であることを特徴とする表示装置の駆動方法も本発明の一態様である。
【００１５】
また、上記の駆動方法に加えて、書き込み期間に行われる最後の信号の走査において、前記階調保持型表示素子の一方の端子に前記共通電位が入力されることを特徴とする表示装置の駆動方法も本発明の一態様である。
【００１６】
また、上記の駆動方法に加えて、第１の初期化期間に行われる複数の信号の走査をｘ（ｘは、２以上の自然数）回とし、且つ最も短い信号の保持期間をｔとすると、複数の信号の保持期間のそれぞれが、２ｙ−１ｔ（ｙは、ｘ以下の自然数のいずれか）となることを特徴とする表示装置の駆動方法も本発明の一態様である。
【００１７】
また、上記の駆動方法に加えて、書き込み期間に前記階調保持型表示素子の一方の端子に入力される複数の信号の保持期間が等しいことを特徴とする表示装置の駆動方法も本発明の一態様である。
【００１８】
また、上記の駆動方法を制御するコントロール部と、コントロール部に電気的に接続されたソースドライバ及びゲートドライバと、ゲート端子がゲートドライバに電気的に接続され、第１端子が前記ソースドライバに電気的に接続され、第２端子が電気泳動素子の一方の端子に電気的に接続されたトランジスタと、一方の端子がトランジスタの第２端子に電気的に接続され、他方の端子が共通電位を与える配線に電気的に接続された容量素子と、を有することを特徴とする表示装置も本発明の一態様である。
【００１９】
また、上記のトランジスタの半導体層に酸化物半導体を用いることを特徴とする表示装置も本発明の一態様である。
【００２０】
なお、本明細書において、階調保持型表示素子とは、電圧の印加によって表示階調が制御でき且つ電圧が印加されない状態において該表示階調を保持する素子を指すこととする。例えば、当該階調保持型表示素子の一例として、電気泳動を用いる素子（電気泳動素子）、ツイストボールを用いる粒子回転素子、帯電トナーや電子粉流体（登録商標）を用いる粒子移動素子、磁気によって階調を表現する磁気泳動素子、液体移動素子、光散乱素子、相変化素子、などが挙げられる。
【００２１】
なお、トランジスタのソース端子及びドレイン端子は、トランジスタの構造や動作条件等によって替わるため、いずれがソース端子又はドレイン端子であるかを特定することが困難である。そこで、本書類（明細書、特許請求の範囲又は図面など）においては、ソース端子及びドレイン端子の一方を第１端子、ソース端子及びドレイン端子の他方を第２端子と表記し、区別することとする。
【発明の効果】
【００２２】
本発明の一態様の表示装置の駆動方法は、電圧の印加時間などを制御することによって多階調に階調保持型表示素子の表示を制御することが可能である。
【００２３】
また、本発明の一態様の表示装置の駆動方法は、画像の切り替えの際に、画素部に存在する複数の階調保持型表示素子を第１の階調に変化させ、次いで第２の階調に変化させる初期化処理を有する。そのため、前の画像の残像が低減された画像を表示することができる。
【００２４】
また、本発明の一態様の表示装置の駆動方法は、第１の初期化処理の際に階調保持型表示素子に入力される複数の信号の保持期間がそれぞれ異なる。これにより、それぞれ異なる階調を表示している複数の電気泳動素子に適切な時間電圧を印加するために必要な信号の走査回数を低減することができる。すなわち、当該表示装置を構成する素子の劣化を抑制すること及び当該表示装置の消費電力を低減することができる。
【図面の簡単な説明】
【００２５】
【図１】（Ａ）表示装置の一例、（Ｂ）画素の一例、（Ｃ）階調保持型表示素子の一例。
【図２】初期化期間における信号の走査の一例を説明する図。
【図３】書き込み期間における信号の走査の一例を説明する図。
【図４】切り替え期間において画素に入力される信号の具体例を説明する図。
【図５】切り替え期間において画素に入力される信号の具体例を説明する図。
【図６】表示装置の画素の（Ａ）上面図の一例、（Ｂ）断面図の一例を示す図。
【図７】（Ａ）〜（Ｄ）薄膜トランジスタの一例を示す図。
【図８】（Ａ）〜（Ｄ）表示装置の応用例を示す図。
【発明を実施するための形態】
【００２６】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２７】
（実施の形態１）
本実施の形態では、階調保持型表示素子を有する表示装置の構成及びその動作の一例について図１乃至図５を参照しながら説明する。なお、本実施の形態では、階調保持型表示素子として電気泳動素子を適用する例について説明する。
【００２８】
＜表示装置の構成例＞
本実施の形態の表示装置の構成ブロック図を図１（Ａ）に示す。表示装置１００は、画素部１０１と、ソースドライバ１０２と、ゲートドライバ１０３と、コントロール部１０４と、各々が平行に配列されたｍ（ｍは正の整数）本のソース線１０５１〜１０５ｍと、各々が平行に配列されたｎ（ｎは正の整数）本のゲート線１０６１〜１０６ｎとを有する。なお、ソースドライバ１０２は、ｍ本のソース線１０５１〜１０５ｍを介して画素部１０１に電気的に接続され、ゲートドライバ１０３は、ｎ本のゲート線１０６１〜１０６ｎを介して、画素部１０１に電気的に接続される。また、コントロール部１０４は、ソースドライバ１０２及びゲートドライバ１０３に電気的に接続される。
【００２９】
さらに、画素部１０１は、ｎ×ｍ個の画素１０７１１〜１０７ｎｍを有する。なお、ｎ×ｍ個の画素１０７１１〜１０７ｎｍは、ｎ行ｍ列に配列されている。また、ｍ本のソース線１０５１〜１０５ｍの各々は、いずれかの列に配列したｎ個の画素に電気的に接続され、ｎ本のゲート線１０６１〜１０６ｎの各々は、いずれかの行に配列されたｍ個の画素に電気的に接続される。別言すると、ｉ行ｊ列（ｉ、ｊは正の整数、ただし１≦ｉ≦ｎ、１≦ｊ≦ｍ）に配置された画素１０７ｉｊは、ソース線１０５ｊ及びゲート線１０６ｉに電気的に接続される。
【００３０】
ｉ行ｊ列に配置された画素１０７ｉｊの回路図を図１（Ｂ）に示す。画素１０７ｉｊは、ゲート端子が第ｉのゲート線１０６ｉに電気的に接続され、第１端子が第ｊのソース線１０５ｊに電気的に接続されたトランジスタ１１１と、一方の端子がトランジスタ１１１の第２端子に電気的に接続され、他方の端子が共通電位（Ｖｃｏｍ）を与える配線（共通電位線ともいう）に電気的に接続された容量素子１１２と、一方の端子がトランジスタ１１１の第２端子及び容量素子１１２の一方の端子に電気的に接続され、他方の端子が共通電位線に電気的に接続された電気泳動素子１１３と、を有する。なお、本実施の形態において、共通電位（Ｖｃｏｍ）として、接地電位又は０Ｖなどが挙げられる。
【００３１】
電気泳動素子１１３の具体的な構成例を図１（Ｃ）に示す。図１（Ｃ）に示す電気泳動素子１１３は、電極１２１と、電極１２２と、電極１２１及び電極１２２の間に設けられた帯電粒子を含有する層１２３とによって構成される。なお、ここでは、電極１２１が図１（Ｂ）における電気泳動素子１１３の一方の端子に対応し、電極１２２が図１（Ｂ）における電気泳動素子１１３の他方の端子に対応することとする。また、電極１２１及び電極１２２の少なくとも一つは、透光性を有する材料によって構成される。ここでは、電極１２２のみが透光性を有する材料によって構成されることとする。さらに、帯電粒子を含有する層１２３は、負に帯電した白色粒子１２４と、正に帯電した黒色粒子１２５と、がそれぞれ複数封入されたマイクロカプセル１２６を複数有する。なお、マイクロカプセル１２６内は液体が充満しており、負に帯電した白色粒子１２４及び正に帯電した黒色粒子１２５は、帯電粒子を含有する層１２３に発生する電界によってマイクロカプセル１２６内を移動することが可能である。さらに、電気泳動素子１１３は、上記構成に加えて、電極１２１又は電極１２２と、帯電粒子を含有する層１２３との間に絶縁層を設ける構成とすることができる。
【００３２】
本実施の形態の表示装置１００は、電気泳動素子１１３に印加される電圧（帯電粒子を含有する層１２３の電界）を制御することによって、白色粒子１２４を一方の電極に集め、黒色粒子１２５を他方の電極に集めることができる。つまり、透光性を有する材料によって構成される電極１２２側から見たときの電気泳動素子１１３の色（以下、電気泳動素子１１３の表示ともいう）を白〜黒に制御することができる。これにより、電気泳動素子１１３を有する画素を複数有する画素部において、画像を表示することができる。具体的には、本実施の形態の表示装置においては、電気泳動素子１１３の一方の端子（電極１２１）に、他方の端子（電極１２２）よりも高い電位が与えられることで電気泳動素子１１３の表示を黒色にすることができ、他方の端子よりも低い電位が与えられることで電気泳動素子１１３の表示を白色にすることができる。
【００３３】
また、本実施の形態の表示装置１００の電気泳動素子１１３の表示は、白又は黒に限定（２値化）されることはなく、白と黒の中間色（灰色）を含めた多階調な表示を行うことが可能である。つまり、電気泳動素子１１３は、印加される電圧の値及び時間などの因子によって、白色粒子１２４及び黒色粒子１２５の移動量を制御することで、多階調な表示が可能である。なお、当該因子を制御することは、表示装置において多階調な表示を可能にする点のみならず、表示装置の表示画像の経時劣化を抑制する点においても重要である。
【００３４】
＜表示装置の動作例＞
以下において、本実施の形態の表示装置１００が画像表示を行う際の動作について説明する。ここでは、便宜上、表示装置における最も白い色を階調１（白）とし、最も黒い色を階調８（黒）とし、それらの間に中間色として階調２〜階調７が存在するとして説明する。
【００３５】
本実施の形態の表示装置１００が有する電気泳動素子１１３の他方の端子は、共通電位線に電気的に接続されている。そのため、電気泳動素子１１３の一方の端子に与えられる電位によって、電気泳動素子１１３の表示を制御することができる。また、電気泳動素子１１３の一方の端子の電位は、トランジスタ１１１を介して入力されるソースドライバ１０２から入力される信号によって制御される。なお、ここでは、ソースドライバ１０２は、ソース線１０５ｊの電位を、共通電位（Ｖｃｏｍ）よりも高い電位（ＶＨ）、共通電位（Ｖｃｏｍ）と等電位、又は共通電位（Ｖｃｏｍ）よりも低い電位（ＶＬ）に制御することができることとする。
【００３６】
つまり、ソースドライバ１０２から、電位（ＶＨ）を電気泳動素子１１３の一方の端子（電極１２１）に与えることにより、帯電粒子を含有する層１２３に電極１２１から電極１２２に向かう電界が生じ、電気泳動素子１１３が表示する階調を階調８（黒）にすること又は階調８（黒）に近い階調にすることができる。同様に、電位（ＶＬ）を電気泳動素子１１３の一方の端子（電極１２１）に与えることにより、帯電粒子を含有する層１２３に電極１２２から電極１２１に向かう電界が生じ、電気泳動素子１１３が表示する階調を階調１（白）にすること又は階調１（白）に近い階調にすることができる。なお、電気泳動素子１１３が表示する階調は、電界の強さ及び電界が生じる時間などによって制御することができる。
【００３７】
ここでは、便宜上、画素部１０１に対する１回の信号の走査にかかる時間をｔとしたとき、電気泳動素子１１３の一方の端子に電位（ＶＨ）が期間ｔの間与えられると、階調が１つ増加し、電位（ＶＬ）が期間ｔの間与えられると、階調が１つ減少するとして説明する。
【００３８】
また、共通電位（Ｖｃｏｍ）と等電位を電気泳動素子１１３の一方の端子（電極１２１）に与えることによって、帯電粒子を含有する層１２３には電界が発生せず、当該等電位を与える以前に電気泳動素子１１３が表示していた階調を保持することができる。
【００３９】
次いで、図２及び図３を参照しながら、本実施の形態の表示装置１００が有する各期間について説明する。
【００４０】
本実施の形態の表示装置１００は、画像を書き換える切り換え期間と、画像を表示する表示期間とを有する。なお、当該表示装置１００は、切り換え期間において、画素部１０１に対して複数回の信号の走査が行われるのに対し、表示期間においては、画素部１０１に対して信号の走査が行われない。
【００４１】
なお、本実施の形態の表示装置１００においては、信号の走査とは、例えば、１行目のゲート線１０６１が選択されることにより１行目に配列された画素１０７１１〜１０７１ｍが有するトランジスタ１１１がオンし、１行１列目の画素１０７１１が有する電気泳動素子１１３の一方の端子（電極１２１）にソースドライバ１０２から信号が入力されてから、ｎ行目のゲート線１０６ｎが選択されることによりｎ行目に配列された画素１０７ｎ１〜１０７ｎｍが有するトランジスタ１１１がオンし、ｎ行ｍ列目の画素１０７ｎｍが有する電気泳動素子１１３の一方の端子（電極１２１）にソースドライバ１０２から信号が入力されるまでの動作に相当する。また、当該動作を、１回の信号の走査と表現することができる。
【００４２】
また、切り換え期間は、画素部１０１の初期化処理を行う初期化期間と、画素部１０１に画像情報を入力する書き込み期間とに分割される。さらに、初期化期間は、電気泳動素子１１３に階調８（黒）を表示させる第１の初期化期間と、電気泳動素子１１３に階調１（白）を表示させる第２の初期化期間とに分割される。
【００４３】
本明細書において、階調８（黒）を表示させ（第１の初期化処理）、次いで階調１（白）を表示する処理（第２の初期化処理）を、初期化処理と呼ぶ。なお、当該初期化処理を行うことによって、当該表示装置１００における残像を低減させることができる。そのため、表示装置１００の表示品質にとって、当該初期化処理は、重要な処理である。
【００４４】
＜第１の初期化処理＞
本実施の形態の表示装置１００では、第１の初期化期間において、電気泳動素子１１３の一方の端子に電位（ＶＨ）を与えるように制御すればよい。これにより、様々な階調の表示を行っている電気泳動素子１１３の表示を階調８（黒）へと変化させる。
【００４５】
ただし、画素部１０１に存在する複数の電気泳動素子１１３の一方の端子に対して一様に電位（ＶＨ）を与えるのは問題である。別言すると、画素部１０１に存在する複数の電気泳動素子１１３の全てに対して、同じ期間に渡って特定の電界を生じさせることは問題である。
【００４６】
この理由を以下に示す。初期化処理以前には、画素部１０１において既に画像が表示されている。つまり、画素部１０１において、階調１（白）、階調８（黒）、又は階調２〜階調７の表示を行っている電気泳動素子１１３が混在している。その中で、階調１（白）の表示を行っている電気泳動素子１１３と階調８（黒）の表示を行っている電気泳動素子１１３に対して同様の第１の初期化処理を行う必要がない。別言すると、階調８（黒）の表示を行っている電気泳動素子１１３に対して余分に電位（ＶＨ）を与えるのは消費電力の無駄である。ここでは、階調１（白）の表示を行っている電気泳動素子１１３と階調８（黒）の表示を行っている電気泳動素子１１３を比較したが、他の階調の表示を行っている電気泳動素子１１３についても一様に第１の初期化処理を行うことには問題がある。そのため、第１の初期化処理は、電気泳動素子１１３が前の表示期間において表示している階調を考慮し、複数の電気泳動素子１１３のそれぞれに対して独立して行うことが好ましい。具体的には、階調８（黒）に近い階調の表示を行っている電気泳動素子１１３の一方の端子に対しては電位（ＶＨ）が短時間与えられ、階調１（白）又は階調１（白）に近い階調の表示を行っている電気泳動素子１１３の一方の端子に対しては電位（ＶＨ）が長時間与えられるように制御することが好ましい。
【００４７】
図２は、電気泳動素子１１３の初期化期間における信号の走査を表す図である。本実施の形態の表示装置１００は、第１の初期化期間において各電気泳動素子１１３に与えられる電位が時間階調法によって制御される。なお、時間階調法とは、電気泳動素子１１３に印加される電圧の時間を制御することによって、階調を制御する方法である。つまり、第１の初期化期間をさらに分割し、分割したそれぞれの期間において、各電気泳動素子１１３に印加される電圧を制御する方法である。
【００４８】
さらに、本実施の形態では、第１の初期化期間を分割することに加えて、図２に示すように分割した各期間に対して重み付けを行っている（各期間の時間を変化させている）。図２においては、第１の初期化期間を第１の期間（Ｔ１）、第２の期間（Ｔ２）及び第３の期間（Ｔ３）に分割し、さらに、Ｔ１：Ｔ２：Ｔ３＝１：２：４となるように重み付けを行った場合を例示している。なお、図中において、ｔは、本実施の形態の表示装置１００の１回の信号の走査に必要な時間を示している。図２に示すように、各信号の保持期間（電気泳動素子１１３の一方の端子に信号が入力されてから次の信号が入力されるまでの間隔）に重み付けを行うことによって、３回の信号の走査によって、所望の電圧を印加する時間を８通り（電圧印加時間が０である場合を含む）に制御することが可能である。
【００４９】
このように、重み付けを行って、第１の初期化期間において電気泳動素子１１３に印加される電圧を制御することによって、多階調の表示を行っている電気泳動素子１１３の各々に対して、適切な時間電圧を印加できる。加えて、信号の走査回数を減らすことにより、消費電力の低減が図れる。特に、図２に示したように、信号の保持期間に重み付けを行うことが好ましい。すなわち、信号の走査がｘ（ｘは、２以上の自然数）回行われるとした時に、それぞれの保持期間が、ｔ、２ｔ、４ｔ、・・２ｘ−１ｔと変化するように重み付けを行うことが好ましい。なぜなら、このように重み付けを行うことで最も少ない信号の走査回数によって、ｔを最小単位とした電圧の印加時間を制御することができるからである。
【００５０】
＜第２の初期化処理＞
本実施の形態の表示装置１００では、第２の初期化期間において電気泳動素子１１３の一方の端子に電位（ＶＬ）を与えるように制御する。これにより、階調８（黒）の表示を行っている電気泳動素子１１３が表示する階調を階調１（白）へと変化させる。
【００５１】
なお、第２の初期化期間においては、画素部１０１に存在する複数の電気泳動素子１１３に対して一様に電位を与えることが可能である。なぜなら、第１の初期化期間において、画素部１０１に存在する複数の電気泳動素子１１３が全て階調８（黒）の表示に変更されているからである。
【００５２】
図２は、電気泳動素子１１３の初期化期間における信号の走査を表す図である。本実施の形態の表示装置１００は、第２の初期化処理として信号の走査が行われるのは当該期間の始めに行われる１回のみである。画素部１０１に存在する電気泳動素子１１３の一方の端子に電位（ＶＬ）を与えることにより、時間の経過と共に、各電気泳動素子１１３が表示する階調が階調８（黒）から階調１（白）へと変化していく。なお、階調８（黒）から階調１（白）へと変化させるため、第２の初期化期間の長さは、少なくとも７ｔ以上である必要がある。
【００５３】
また、図２に示すように第２の初期化期間の長さを８ｔとし、当該期間を第４の期間（Ｔ４）だと表現すれば、初期化期間全体でＴ１：Ｔ２：Ｔ３：Ｔ４＝１：２：４：８となるように重み付けを行った場合であると表現することもできる。
【００５４】
上記のように、初期化処理を行うことによって、表示画像の残像を低減することができる。また、上記の初期化処理では、信号の保持期間の重み付けにより信号の走査回数が低減されている。
【００５５】
なお、表示装置１００は、表示期間の長期間化に対応するために画素１０７に設けられる容量素子１１２の容量を大きくする必要がある。それに対応するために、画素部１０１に設けられるトランジスタ１１１も電流供給能力が大きくする必要がある。具体的には、トランジスタサイズを大きくするなどの必要が生じる。その結果、当該容量素子１１２に電荷を供給するソースドライバ１０２及び当該トランジスタ１１１のスイッチングを制御するゲートドライバ１０３の負荷が増大する。そのため、ソースドライバ１０２及びゲートドライバ１０３を構成するトランジスタなどの素子が劣化するという問題がある。それに対し、上記のように初期化期間における信号の走査回数を減らすことにより、当該トランジスタなどの素子の劣化を抑制することが可能である。
【００５６】
＜画像の形成＞
本実施の形態の表示装置１００では、書き込み期間において電気泳動素子１１３の一方の端子に、電位（ＶＨ）、電位（ＶＬ）又は共通電位（Ｖｃｏｍ）を選択的に与え、電気泳動素子１１３の表示階調を制御する。ここでは、便宜上、電気泳動素子１１３の一方の端子に対して、ｔ（１回の信号の走査に必要な時間）の間、電位（ＶＨ）を与えることにより、当該電気泳動素子１１３の表示階調が１つ変化する（例えば、階調１（白）が階調２へと変化する）としている。そのため、書き込み期間を７ｔとした時間階調法を用いることによって、電気泳動素子１１３の表示階調を、階調１（白）〜階調８（黒）から任意に設定できる。また、各画素１０７が有する電気泳動素子１１３の表示階調を制御することによって画素部１０１に画像を形成することができる。
【００５７】
なお、初期化期間の場合と同様に、信号の保持期間に対して重み付けを行うことも可能であるが、書き込み期間においては重み付けを行わないことが好ましい。なぜなら、電気泳動素子１１３の表示階調は、当該電気泳動素子１１３に電圧が印加される時間のみならず電圧の履歴などを考慮することによって、精度よく表現することができるからである。
【００５８】
さらに、書き込み期間後の表示期間では、画素部１０１への信号の走査は行われない。つまり、書き込み期間の最後に画素部１０１へ入力される信号によって、表示期間の状態が決まることになる。そのため、書き込み期間の最後には、共通電位（Ｖｃｏｍ）を画素部１０１に存在する全ての電気泳動素子１１３の一方の端子に与え、表示期間において電気泳動素子１１３に電圧が印加されないよう制御することが好ましい。なぜなら、電気泳動素子１１３に電圧が印加された状態であると表示階調が目的とする階調から変化する又は一定の電圧が長時間印加されることによって電気泳動素子１１３自体が劣化する可能性があるためである。
【００５９】
以上を踏まえ、図３では、書き込み期間を第５の期間（Ｔ５）乃至第１２の期間（Ｔ１２）に分割し、さらに、それらの期間がｔとなる場合を例示している。なお、書き込み期間は、７ｔの期間を利用した階調制御期間と、ｔの期間を利用した共通電位（Ｖｃｏｍ）入力期間と、によって構成されると表現することができる。
【００６０】
＜具体例＞
上述した表示装置の切り換え期間における動作について、図４及び図５を用いて説明する。具体的には、階調５で表示された円と、その中に描かれた階調８（黒）で表示された円とが階調１（白）で表示された背景の中に描かれた画像（第１の画像）が、それらの円が左側から中央へと移動した画像（第２の画像）に変化し、さらに中央から右側へと移動した画像（第３の画像）へと変化する場合について説明する。
【００６１】
なお、第１の画像から第２の画像へと変化する際の切り換え期間を切り換え期間１とし、第２の画像から第３の画像に変化する切り換え期間を切り換え期間２とする。また、第１の画像における階調５で表示された円の中心点の画素を画素Ａとし、第３の画像における階調５で表示される円の中心点の画素を画素Ｂとする。
【００６２】
また、ソースドライバからは、各画素が有する電気泳動素子１１３の一方の端子に対して、共通電位（Ｖｃｏｍ）、共通電位（Ｖｃｏｍ）よりも高電位である電位（ＶＨ）、又は共通電位（Ｖｃｏｍ）よりも低電位である電位（ＶＬ）を出力することが可能であるとする。
【００６３】
まず、切り換え期間１における信号の走査並びに画素Ａ及び画素Ｂへ入力される信号について、図４を参照しながら説明する。
【００６４】
第１の画像から第２の画像への切り換え信号がコントロール部からソースドライバ及びゲートドライバに入力されると、各画素が表示する階調に応じた第１の初期化処理が行われる。ここでは、第１の初期化期間において行われる信号の走査は３回である。１回目と２回目の信号の走査が行われる間隔（１つ目の信号の保持期間）はｔであり、２回目と３回目の信号が行われる間隔（２つ目の信号の保持期間）は２ｔであり、３回目の信号の走査と第１の初期化期間が終了（第２の初期化期間が開始）するまでの間隔（３つ目の信号の保持期間）は４ｔである。つまり、第１の初期化期間が各信号の保持期間に対して重み付けを行って分割されている。そのため、画素部に混在する８階調の表示を行っている画素に対して、３回の信号の走査を行うことにより、画素部に存在する全ての画素を、過不足のない期間における電圧の印加によって、階調８（黒）にすることができる。具体的には、階調８（黒）の表示を行っている画素Ａに対しては、１回目乃至３回目の信号全てを、共通電位（Ｖｃｏｍ）とし、階調１の表示を行っている画素Ｂに対しては、１回目乃至３回目の信号全てを、電位（ＶＨ）とすることによって、画素Ａ及び画素Ｂの表示を階調８（黒）にすることができる。
【００６５】
次いで、第２の初期化処理が行われる。ここでは、第２の初期化期間において行われる信号の走査は１回であり、全ての画素に対して一様に電位（ＶＬ）を入力する。また、第２の初期期間としては、少なくとも７ｔ以上に設定し、全ての画素の表示を階調１（白）へと変化させる。
【００６６】
次いで、第２の画像を形成する。ここでは、書き込み期間において行われる信号は８回であり、全ての画素に対して独立に入力信号が制御される。なお、各信号の保持期間に対しての重み付けは行っておらず、信号の走査の間隔は一様にｔである。画素Ａ及び画素Ｂは、第２の画像において、階調５の表示を行う。そのため、書き込み期間において、（電位（ＶＨ）が入力される期間）−（電位（ＶＬ）が入力される期間）＝４ｔとなるように任意に入力信号を制御すればよい。具体的に目的とする階調をどのような信号を入力することによって形成するかは、電気泳動素子が有する帯電粒子の性質、電圧の履歴などに依存するため、適宜設計することが好ましい。一例として、画素Ｂへの入力信号のように、余剰に電位（ＶＨ）を入力した後に、電位（ＶＬ）を入力することによって、電気泳動素子が有する帯電粒子を含有する層の電荷の局在を緩和することができるため好ましい。また、書き込み期間の最後の信号の走査においては、全ての画素に対して共通電位（Ｖｃｏｍ）を入力し、第２の画像の表示期間において、電気泳動素子に電圧が印加されないようにすることが好ましい。
【００６７】
以上により、第１の画像から第２の画像への切り換えが完了する。ここでは、第２の画像の表示期間においては、画素Ａ及び画素Ｂに対する信号の入力は行われない。また、画素Ａ及び画素Ｂが有する電気泳動素子の一方の端子の電位は、共通電位（Ｖｃｏｍ）と同電位を保持し、電気泳動素子には電圧が印加されない（帯電粒子を含有する層に電界が発生しない）。そのため、第２の画像の表示を維持することができる。なお、第２の画像は、続く第３の画像への切り換え信号がコントロール部からソースドライバ及びゲートドライバに入力されるまで保持される。
【００６８】
次いで、切り替え期間２における信号の走査並びに画素Ａ及び画素Ｂへ入力される信号について、図５を参照しながら説明する。
【００６９】
第２の画像から第３の画像への切り換え信号がコントロール部からソースドライバ及びゲートドライバに入力されると、各画素が表示する階調に応じた第１の初期化処理が行われる。ここでは、第１の初期化期間において行われる信号の走査は３回である。１回目と２回目の信号の走査が行われる間隔（１つ目の信号の保持期間）はｔであり、２回目と３回目の信号が行われる間隔（２つ目の信号の保持期間）は２ｔであり、３回目の信号の走査と第１の初期化期間が終了（第２の初期化期間が開始）するまでの間隔（３つ目の信号の保持期間）は４ｔである。つまり、第１の初期化期間が各信号の保持期間に対して重み付けを行って分割されている。そのため、画素部に混在する８階調の表示を行っている画素に対して、３回の信号の走査を行うことにより、画素部に存在する全ての画素を、過不足のない電圧の印加によって、階調８（黒）にすることができる。具体的には、階調５の表示を行っている画素Ａ及び画素Ｂに対しては、１回目及び２回目の信号として、電位（ＶＨ）を入力し、３回目の信号として共通電位（Ｖｃｏｍ）を入力することによって、画素Ａ及び画素Ｂの表示を階調８（黒）にすることができる。
【００７０】
次いで、第２の初期化処理が行われる。ここでは、第２の初期化期間において行われる信号の走査は１回であり、全ての画素に対して一様に電位（ＶＬ）を入力する。また、第２の初期期間としては、少なくとも７ｔ以上に設定し、全ての画素の表示を階調１（白）へと変化させる。
【００７１】
次いで、第３の画像を形成する。ここでは、書き込み期間において行われる信号は８回であり、全ての画素に対して独立に入力信号が制御される。なお、各信号の保持期間に対しての重み付けは行っておらず、信号の走査の間隔は一様にｔである。画素Ａは、第３の画像において、階調１（白）の表示を行っている。そのため、書き込み期間において、（電位（ＶＨ）が入力される期間）−（電位（ＶＬ）が入力される期間）＝０となるように任意に入力信号を制御すればよい。なお、ここでは、画素Ａへの８回の入力信号の全てを共通電位（Ｖｃｏｍ）とした場合を例示している。また、画素Ｂは、第３の画像において、階調８（黒）の表示を行っている。そのため、書き込み期間において、（電位（ＶＨ）が入力される期間）−（電位（ＶＬ）が入力される期間）＝７ｔとなるように制御すればよい。なお、ここでは、書き込み期間を８ｔとしているため、階調８（黒）の形成における自由度がないが、書き込み期間をより長くすることによって、階調８（黒）を形成するための信号選択を任意に行うことができるため好ましい。また、書き込み期間の最後の信号の走査においては、全ての画素に対して共通電位（Ｖｃｏｍ）を入力し、第３の画像の表示期間において、電気泳動素子に電圧が印加されないようにすることが好ましい。
【００７２】
以上により、第２の画像から第３の画像への切り換えが完了する。
【００７３】
＜変形例＞
上述した表示装置は実施の形態の一例であり、上述の説明とは異なる点をもつ表示装置も本実施の形態には含まれる。
【００７４】
例えば、上述した表示装置においては、８階調（階調１（白）〜階調８（黒））の表示が可能な電気泳動素子を有する表示装置について示したが、より高階調な表示又は低階調な表示が可能な表示装置とすることもできる。また、当該電気泳動素子が有する帯電粒子として、負に帯電した白色粒子及び正に帯電した黒色粒子を適用する例を示したが、正負及び黒白の組み合わせが逆であってもよいし、黒色又は白色粒子の代わりに当該２色以外の色を有する粒子を適用してもよい。さらに、マイクロカプセル内に１種の帯電粒子と、着色された液体とが封入され、当該帯電粒子の移動によって階調を表現する構成を適用してもよい。
【００７５】
また、上述した表示装置においては、便宜的に、電圧の印加時間と、電気泳動素子の表示する階調との関係を単純化したが、表示装置によっては、当該関係がより複雑化する可能性がある。すなわち、電圧の印加時間と、電気泳動素子の表示する階調との関係が線型であると仮定したが、当該関係が非線型である可能性がある。そのような場合には、信号の保持期間の重み付けを、それぞれの期間が２の倍数となるように行うのではなく適宜設定することが可能である。
【００７６】
また、上述した表示装置においては、表示期間では電気泳動素子の階調は変化せずに保持されると仮定したが、画像の保持期間が長期化すると、表示画像が経時劣化する可能性がある。例えば、階調８（黒）の表示を行っている電気泳動素子の一対の電極間に電圧が印加されていなくても、階調８（黒）の表示を行っている電気泳動素子が有するマイクロカプセル内には、正に帯電した黒色粒子と、負に帯電した白色粒子が偏って配置されることになる。これにより、マイクロカプセル内に電界が生じ、画像書き込み期間内において、入力された階調から表示階調が変化する可能性がある。そのような場合には、前の書き込み期間において、階調８（黒）の表示を行うように信号が入力された電気泳動素子に対しても第１の初期化期間において、電位（ＶＨ）を入力することが可能である。
【００７７】
また、上述した表示装置においては、第１の初期化期間として、信号の保持期間が順に長くなるように重み付けを行った場合を例示したが、信号の保持期間が順に短くなるように重み付けを行うことが可能であるし、信号の保持期間がランダムに変化するように重み付けを行うことも可能である。
【００７８】
また、上述した表示装置においては、第２の初期化期間では１回の信号の走査のみを行っているが、第２の初期化期間が長期化する又は当該表示装置の画素部が高精細化すると、電気泳動素子の階調を階調１（白）へと変化することができなくなる可能性がある。例えば、第２の初期化期間の最初に入力された信号がトランジスタを介して、電気泳動素子の階調の変化が完了する前にリークする可能性がある。さらに、この現象は、表示装置の画素部の高精細化に伴い容量素子のサイズが小型化した際により顕著になる。そのような場合には、第２の初期化期間において、電気泳動素子に対して複数回電位（ＶＬ）を入力することが可能である。なお、第２の初期化期間において複数回の信号の走査を行う場合は、第１の初期化期間と同様に信号の保持期間に重み付けを行ってもよいし、信号の保持期間を均等にしてもよい。また、複数回入力される信号の少なくとも一つが、共通電位（Ｖｃｏｍ）であってもよい。
【００７９】
また、本実施の形態では、階調保持型表示素子の一例として電気泳動素子を例示したが、本実施の形態で示した駆動方法は、当該電気泳動素子を有する表示装置に限定されない。つまり、電圧の印加によって表示階調が制御でき且つ電圧が印加されない状態において該表示階調を保持する素子（階調保持型表示素子）を有する表示装置であれば、本実施の形態で示した駆動方法を適用することができる。例えば、白と黒に塗り分けられたツイストボールに電圧を印加し、該ツイストボールの向きを制御することによって表示を行う表示装置または電子粉流体（登録商標）を用いて表示を行う表示装置などに本実施の形態の駆動方法を適用することもできる。
【００８０】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と組み合わせることが可能である。
【００８１】
（実施の形態２）
本実施の形態では、実施の形態１に示した表示装置の一例について説明する。具体的には、画素部の画素の構成について図６を参照しながら説明する。なお、本実施の形態では、階調保持型表示素子として電気泳動素子を適用する例について説明する。
【００８２】
本実施の形態の画素の上面図を図６（Ａ）に示し、図６（Ａ）のＡ−Ｂ線に対応する断面図を図６（Ｂ）に示す。図６に示した表示装置は、基板６００と、基板６００上に設けられた薄膜トランジスタ６０１及び容量素子６０２と、薄膜トランジスタ６０１及び容量素子６０２上に設けられた電気泳動素子６０３と、電気泳動素子６０３上に設けられた基板６０４とを有する。なお、図６（Ａ）では、電気泳動素子６０３は省略している。
【００８３】
薄膜トランジスタ６０１は、ゲート線６３０と電気的に接続された導電層６１０と、導電層６１０上の絶縁層６１１と、絶縁層６１１上の半導体層６１２と、半導体層６１２上の、ソース線６３１に電気的に接続された導電層６１３、及び導電層６１４とによって構成される。なお、薄膜トランジスタ６０１において、導電層６１０はゲート端子として機能し、絶縁層６１１はゲート絶縁層として機能し、導電層６１３は第１端子として機能し、導電層６１４は第２端子として機能する。また、導電層６１０は、ゲート線６３０の一部であり、導電層６１３は、ソース線６３１の一部であると表現することもできる。
【００８４】
容量素子６０２は、導電層６１４と、絶縁層６１１と、共通電位線６３２に電気的に接続された導電層６１５とによって構成される。なお、容量素子６０２において、導電層６１４は一方の端子として機能し、絶縁層６１１は誘電体として機能し、導電層６１５は他方の端子として機能する。また、導電層６１５は、共通電位線６３２の一部であると表現することもできる。
【００８５】
電気泳動素子６０３は、絶縁層６２０に設けられた開口部において導電層６１４に電気的に接続された画素電極６１６と、導電層６１５と同じ電位が与えられる対向電極６１７と、画素電極６１６及び対向電極６１７の間に設けられた帯電粒子を含有する層６１８によって構成される。なお、電気泳動素子６０３において、画素電極６１６は一方の端子として機能し、対向電極６１７は他方の端子として機能する。
【００８６】
本実施の形態の表示装置は、実施の形態１で説明したように、帯電粒子を含有する層６１８に印加される電圧を制御することにより、帯電粒子を含有する層６１８中に分散した帯電粒子の移動を制御することができる。また、本実施の形態の表示装置は、対向電極６１７及び基板６０４が透光性を有する。つまり、本実施の形態の表示装置は、基板６０４側を表示面とする反射型の表示装置である。
【００８７】
以下に、本実施の形態の表示装置の各構成要素に適用可能な材料について列挙する。
【００８８】
基板６００としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、又はプラスチック基板、貼り合わせフィルム、繊維状の材料を含む紙、若しくは基材フィルムなどの可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。
【００８９】
導電層６１０、導電層６１５、ゲート線６３０及び共通電位線６３２としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【００９０】
絶縁層６１１としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。
【００９１】
半導体層６１２としては、シリコン（Ｓｉ）若しくはゲルマニウム（Ｇｅ）などの周期表第１４族元素を主構成元素とする材料、シリコンゲルマニウム（ＳｉＧｅ）若しくはガリウムヒ素（ＧａＡｓ）などの化合物、酸化亜鉛（ＺｎＯ）若しくはインジウム（Ｉｎ）及びガリウム（Ｇａ）を含む酸化亜鉛などの酸化物、又は半導体特性を示す有機化合物などの半導体材料を適用することができる。また、これらの半導体材料からなる層の積層構造を適用することもできる。
【００９２】
導電層６１３、導電層６１４及びソース線６３１としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【００９３】
絶縁層６２０としては、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層、酸化アルミニウム、酸化タンタルなどの絶縁体を適用することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを適用することもできる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基を用いても良い。有機基は、フルオロ基を有していてもよい。
【００９４】
画素電極６１６としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。さらに、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。
【００９５】
帯電粒子を含有する層６１８に含まれる帯電粒子としては、正に帯電した粒子として酸化チタン、負に帯電した粒子としてカーボンブラックを適用することができる。また、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を適用することもできる。
【００９６】
対向電極６１７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を適用することができる。
【００９７】
基板６０４としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはソーダライムガラスなどのガラス基板、又はポリエチレンテレフタレート（ＰＥＴ）などの可撓性基板に代表される透光性を有する基板を適用することができる。
【００９８】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と組み合わせることが可能である。
【００９９】
（実施の形態３）
本実施の形態では、実施の形態２に示した表示装置が有する薄膜トランジスタとは異なる薄膜トランジスタの例を、図７（Ａ）乃至（Ｄ）を用いて説明する。図７（Ａ）乃至（Ｄ）は、実施の形態２における薄膜トランジスタ６０１の代わりに用いることのできる薄膜トランジスタの例である。
【０１００】
図７（Ａ）乃至（Ｄ）において、基板７０１上に薄膜トランジスタ７００が設けられている。また、薄膜トランジスタ７００上に絶縁層７０２、絶縁層７０７が設けられている。
【０１０１】
図７（Ａ）に図示する薄膜トランジスタ７００は、第１端子及び第２端子として機能する導電層７０３ａ、７０３ｂと半導体層７０４の間に低抵抗半導体層７０６ａ、７０６ｂが設けられる構成である。低抵抗半導体層７０６ａ、７０６ｂが存在することにより、導電層７０３ａ、７０３ｂと、半導体層７０４とをオーミックコンタクトとすることができる。なお、低抵抗半導体層７０６ａ、７０６ｂは半導体層７０４よりも低抵抗な半導体層である。
【０１０２】
図７（Ｂ）に図示する薄膜トランジスタ７００は、ボトムゲート型の薄膜トランジスタであり、且つ導電層７０３ａ、７０３ｂ上に半導体層７０４が設けられる構成である。
【０１０３】
図７（Ｃ）に図示する薄膜トランジスタ７００は、ボトムゲート型の薄膜トランジスタであり、且つ導電層７０３ａ、７０３ｂ上に半導体層７０４が設けられる構成である。さらに、第１端子及び第２端子として機能する導電層７０３ａ、７０３ｂと半導体層７０４の間に低抵抗半導体層７０６ａ、７０６ｂが設けられる構成である。
【０１０４】
図７（Ｄ）に図示する薄膜トランジスタ７００は、トップゲート型の薄膜トランジスタである。基板７０１上に、ソース領域又はドレイン領域として機能する低抵抗半導体層７０６ａ、７０６ｂを含む半導体層７０４、半導体層７０４上に絶縁層７０８が設けられ、絶縁層７０８上にゲート端子として機能する導電層７０５が設けられる。また、低抵抗半導体層７０６ａ、７０６ｂと接して第１端子又は第２端子として機能する導電層７０３ａ、７０３ｂが設けられる。
【０１０５】
本実施の形態では、シングルゲート構造の薄膜トランジスタについて説明したが、ダブルゲート構造などの薄膜トランジスタとすることもできる。この場合、半導体層の上方及び下方にゲート電極層を設ける構造でも良く、半導体層の片側（上方又は下方）にのみ複数ゲート電極層を設ける構造でもよい。
【０１０６】
また、薄膜トランジスタの半導体層に用いられる材料は特に限定されない。薄膜トランジスタの半導体層に用いることのできる材料の例を説明する。
【０１０７】
半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質（アモルファスともいう。）半導体、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いは微結晶（セミアモルファス若しくはマイクロクリスタルともいう。）半導体などを用いることができる。半導体層はスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等により成膜することができる。
【０１０８】
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対して法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる。
【０１０９】
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、または周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、更に好ましくは１００倍とする。
【０１１０】
アモルファス半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを用いて、非晶質シリコンを結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、微結晶半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。
【０１１１】
また、半導体層に用いられる材料としてはシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）などの単体のほかＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどのような化合物半導体も用いることができる。
【０１１２】
半導体層に、結晶性半導体を用いる場合、その結晶性半導体膜の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質シリコン膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質シリコン膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質シリコン膜にレーザ光を照射すると非晶質シリコン膜が破壊されてしまうからである。
【０１１３】
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面の濡れ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。
【０１１４】
また、非晶質半導体膜を結晶化し、結晶性半導体膜を形成する結晶化工程で、非晶質半導体膜に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行ってもよい。結晶化を助長（促進）する元素としては、鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。
【０１１５】
結晶化を助長する元素を結晶性半導体膜から除去、又は軽減するため、結晶性半導体膜に接して、不純物元素を含む半導体膜を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体膜に、希ガス元素を含む半導体膜を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体膜中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体膜中に移動し、結晶性半導体膜中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体膜を除去する。
【０１１６】
非晶質半導体膜の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
【０１１７】
また、結晶性半導体膜を、直接基板にプラズマ法により形成しても良い。また、プラズマ法を用いて、結晶性半導体膜を選択的に基板に形成してもよい。
【０１１８】
また半導体層に用いられる材料として酸化物半導体を用いてもよい。例えば、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）なども用いることができる。ＺｎＯを半導体層に用いる場合、ゲート絶縁層をＹ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、それらの積層などを用い、ゲート電極層、ソース電極層、ドレイン電極層としては、ＩＴＯ、Ａｕ、Ｔｉなどを用いることができる。また、ＺｎＯにＩｎやＧａなどを添加することもできる。
【０１１９】
酸化物半導体としてＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする。
【０１２０】
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系膜や、二元系金属酸化物であるＩｎ−Ｇａ−Ｏ膜、Ｉｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導体膜にＳｉＯ２を含んでもよい。
【０１２１】
これらの酸化物半導体を半導体層に用いた薄膜トランジスタは電界効果移動度が高い。そのため、該薄膜トランジスタは、画素部のトランジスタとしてのみならず、ゲートドライバ又はソースドライバを構成するトランジスタとして適用することも可能である。つまり、同一基板上にゲートドライバ又はソースドライバと、画素部とを作製することができる。その結果、表示装置の製造コストを低減することができ、好ましい。
【０１２２】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と組み合わせることが可能である。
【０１２３】
（実施の形態４）
本実施の形態では、上記実施の形態で述べた表示装置の応用形態について、図８（Ａ）〜（Ｄ）に具体例を示し、説明する。
【０１２４】
図８（Ａ）は携帯情報端末であり、筐体３００１、画素部３００２、操作ボタン３００３などを含む。上記実施の形態で述べた表示装置は、画素部３００２を具備する表示装置に適用できる。
【０１２５】
図８（Ｂ）は、上記実施の形態で述べた表示装置を搭載した電子書籍の例である。第１の筐体３１０１は第１の画素部３１０２を有し、第１の筐体３１０１は操作ボタン３１０３を有し、第２の筐体３１０４は、第２の画素部３１０５を有し、第１の筐体３１０１及び第２の筐体３１０４は、支持部３１０６によって開閉動作が可能となっている。このような構成により、紙の書籍のような動作を行うことができる。
【０１２６】
図８（Ｃ）は、電車などの乗り物の車内広告用途の表示装置３２００を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、階調保持型表示素子による表示を行う表示装置を用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。
【０１２７】
図８（Ｄ）は、屋外広告用途の表示装置３３００を示している。可撓性を有する基板を用いて作製された表示装置を揺動させて広告効果を高めることができる。広告の交換は人手によって行われるが、階調保持型表示素子による表示を行う表示装置を用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。
【０１２８】
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と組み合わせることが可能である。
【符号の説明】
【０１２９】
１００          表示装置
１０１          画素部
１０２          ソースドライバ
１０３          ゲートドライバ
１０４          コントロール部
１０５          ソース線
１０６          ゲート線
１０７          画素
１１１          トランジスタ
１１２          容量素子
１１３          電気泳動素子
１２１          電極
１２２          電極
１２３          帯電粒子を含有する層
１２４          白色粒子
１２５          黒色粒子
１２６          マイクロカプセル
６００          基板
６０１          薄膜トランジスタ
６０２          容量素子
６０３          電気泳動素子
６０４          基板
６１０          導電層
６１１          絶縁層
６１２          半導体層
６１３          導電層
６１４          導電層
６１５          導電層
６１６          画素電極
６１７          対向電極
６１８          帯電粒子を含有する層
６２０          絶縁層
６３０          ゲート線
６３１          ソース線
６３２          共通電位線
７００          薄膜トランジスタ
７０１          基板
７０２          絶縁層
７０３ａ        導電層
７０３ｂ        導電層
７０４          半導体層
７０５          導電層
７０６ａ        低抵抗半導体層
７０６ｂ        低抵抗半導体層
７０７          絶縁層
７０８          絶縁層
３００１        筐体
３００２        画素部
３００３        操作ボタン
３１０１        筐体
３１０２        画素部
３１０３        操作ボタン
３１０４        筐体
３１０５        画素部
３１０６        支持部
３２００        表示装置
３３００        表示装置
【図１】
2011085908.tif 000003
【図２】
2011085908.tif 000004
【図３】
2011085908.tif 000005
【図４】
2011085908.tif 000006
【図５】
2011085908.tif 000007
【図６】
2011085908.tif 000008
【図７】
2011085908.tif 000009
【図８】
2011085908.tif 000010