(57)【要約】【課題】変換効率及び／又は増幅線形性を向上させることができる増幅器を提供することである。【解決手段】ソースが基準電位ノードに接続され、ドレインが出力ノードに接続される第１及び第２の電界効果トランジスタ（Ｔｒ１，Ｔｒ２）と、第１の電界効果トランジスタのゲート及び入力ノード間に接続される第１の容量（Ｃ１）と、第１の電界効果トランジスタのゲートに接続される第１のゲートバイアス電位ノード（Ｖｇ１）と、第２の電界効果トランジスタのゲート及び入力ノード間に接続される第２の容量（Ｃ２）と、第２の電界効果トランジスタのゲートに接続される第２のゲートバイアス電位ノード（Ｖｇ２）と、出力ノードに接続されるドレインバイアス電位ノード（Ｖｄｄ）とを有し、第１の電界効果トランジスタのゲート幅は、第２の電界効果トランジスタのゲート幅より広く、第１の容量の容量値は、第２の容量の容量値より大きい増幅器が提供される。【選択図】図１
2011182043.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を入力する入力ノードと、
増幅信号を出力する出力ノードと、
ソースが基準電位ノードに接続され、ドレインが前記出力ノードに接続される第１の電界効果トランジスタと、
前記第１の電界効果トランジスタのゲート及び前記入力ノード間に接続される第１の容量と、
前記第１の電界効果トランジスタのゲートに接続される第１のゲートバイアス電位ノードと、
ソースが前記基準電位ノードに接続され、ドレインが前記出力ノードに接続される第２の電界効果トランジスタと、
前記第２の電界効果トランジスタのゲート及び前記入力ノード間に接続される第２の容量と、
前記第２の電界効果トランジスタのゲートに接続される第２のゲートバイアス電位ノードと、
前記出力ノードに接続されるドレインバイアス電位ノードとを有し、
前記第１の電界効果トランジスタのゲート幅は、前記第２の電界効果トランジスタのゲート幅より広く、
前記第１の容量の容量値は、前記第２の容量の容量値より大きいことを特徴とする増幅器。
【請求項２】
前記第１の容量及び前記第２の容量の容量値の比率は、前記第１の電界効果トランジスタ及び前記第２の電界効果トランジスタのゲート幅の比率と同じであることを特徴とする請求項１記載の増幅器。
【請求項３】
前記第１の電界効果トランジスタのゲートバイアス電位は、前記第２の電界効果トランジスタのゲートバイアス電位と異なることを特徴とする請求項１又は２記載の増幅器。
【請求項４】
さらに、前記第１の電界効果トランジスタのゲート及び前記第１のゲートバイアス電位ノード間に接続される第１の抵抗と、
前記第２の電界効果トランジスタのゲート及び前記第２のゲートバイアス電位ノード間に接続される第２の抵抗と、
前記ドレインバイアス電位ノード及び前記出力ノード間に接続されるインダクタとを有することを特徴とする請求項１〜３のいずれか１項に記載の増幅器。
【請求項５】
さらに、入力端子及び前記入力ノード間に接続され、インピーダンス整合を行う入力整合回路と、
出力端子及び前記出力ノード間に接続され、インピーダンス整合を行う出力整合回路とを有することを特徴とする請求項１〜４のいずれか１項に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に関する。
【背景技術】
【０００２】
無線トランシーバーの送信信号を増幅する高出力増幅器には、加えた直流バイアス電力を出来るだけＲＦ（高周波数）信号に変換する高い変換効率と、デジタル信号などを歪みなく増幅するための高い線形性が必要となる。これらの特性は多段に接続したトランジスタ増幅回路のトランジスタサイズやゲートバイアス電位を調整することによって最適な値に調整されている。
【０００３】
しかしながら、トランジスタの製造ばらつきや環境温度の変化などにより、最適な条件は異なるが、トランジスタサイズを可変するのは難しく、またゲートバイアスを調整する場合も制御分解能を高くしなければならないという課題がある。
【０００４】
また、複数の増幅回路を並列に接続し、それぞれ動作する回路数をスイッチで切り替えるという方法が知られている（例えば、特開平１０−１９０３７８号公報参照）。しかし、分解能をあげるためには増幅回路の分割数を多くし、その分スイッチ数が増加するという問題がある。
【０００５】
また、２つの異なるトランジスタと異なるバイアス電位を用いる方法が知られている（例えば、特開平３−２７７００３号公報参照）。しかし、この場合、バイアス電位の制御分解能を高くする必要がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−１９０３７８号公報
【特許文献２】特開平３−２７７００３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、変換効率及び／又は増幅線形性を向上させることができる増幅器を提供することである。
【課題を解決するための手段】
【０００８】
増幅器は、入力信号を入力する入力ノードと、増幅信号を出力する出力ノードと、ソースが基準電位ノードに接続され、ドレインが前記出力ノードに接続される第１の電界効果トランジスタと、前記第１の電界効果トランジスタのゲート及び前記入力ノード間に接続される第１の容量と、前記第１の電界効果トランジスタのゲートに接続される第１のゲートバイアス電位ノードと、ソースが前記基準電位ノードに接続され、ドレインが前記出力ノードに接続される第２の電界効果トランジスタと、前記第２の電界効果トランジスタのゲート及び前記入力ノード間に接続される第２の容量と、前記第２の電界効果トランジスタのゲートに接続される第２のゲートバイアス電位ノードと、前記出力ノードに接続されるドレインバイアス電位ノードとを有し、前記第１の電界効果トランジスタのゲート幅は、前記第２の電界効果トランジスタのゲート幅より広く、前記第１の容量の容量値は、前記第２の容量の容量値より大きい。
【発明の効果】
【０００９】
第１及び第２の電界効果トランジスタのゲート幅と第１及び第２のゲートバイアス電位ノードのゲートバイアス電位とを適切に組み合わせることにより、動作する電界効果トランジスタ数及びゲートバイアス電位の分解能を高くすることができるので、変換効率及び／又は増幅線形性を向上させることができる。また、入力信号は、容量値が大きい第１の容量には大きな信号が分配され、容量値が小さい第２の容量には小さな信号が分配される。これにより、ゲート幅が狭い第２の電界効果トランジスタのゲートには小さな信号が入力されるので、ゲート幅が狭い第２の電界効果トランジスタのゲートに大きな信号が入力され、ゲート幅が狭い第２の電界効果トランジスタが破壊されることを防止できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態による増幅器の構成例を示す回路図である。
【図２】本発明の第２の実施形態による増幅器の構成例を示す回路図である。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態による増幅器の構成例を示す回路図である。増幅器は、例えば、無線トランシーバーの送信信号を増幅する高出力増幅器である。通常、増幅器は、１個の大サイズの電界効果トランジスタのゲートバイアス電位を制御することにより、高出力を得ることができる。本実施形態の増幅器は、１個の大サイズの電界効果トランジスタを、異なるサイズの複数（ｎ個）の電界効果トランジスタＴｒ１、Ｔｒ２、・・・、Ｔｒｎに分割したものである。ｎは、２以上の整数である。
【００１２】
入力端子１０１には、ＲＦ（高周波数）入力信号が入力される。入力整合回路１０２は、入力端子１０１及び入力ノードＮ１間に接続され、インピーダンス整合を行うための回路である。入力ノードＮ１には、入力端子１０１から入力整合回路１０２を介してＲＦ入力信号が入力される。
【００１３】
第１のｎチャネル電界効果トランジスタＴｒ１は、ソースが基準電位ノード（グランド電位ノード）に接続され、ドレインが出力ノードＮ２に接続される。第１の容量Ｃ１は、第１のｎチャネル電界効果トランジスタＴｒ１のゲート及び入力ノードＮ１間に接続される。第１のゲートバイアス電位ノードＶｇ１は、第１の抵抗Ｒ１を介して第１のｎチャネル電界効果トランジスタＴｒ１のゲートに接続される。第１の抵抗Ｒ１は、第１のｎチャネル電界効果トランジスタＴｒ１のゲート及び第１のゲートバイアス電位ノードＶｇ１間に接続される。
【００１４】
第２のｎチャネル電界効果トランジスタＴｒ２は、ソースが基準電位ノードに接続され、ドレインが出力ノードＮ２に接続される。第２の容量Ｃ２は、第２のｎチャネル電界効果トランジスタＴｒ２のゲート及び入力ノードＮ１間に接続される。第２のゲートバイアス電位ノードＶｇ２は、第２の抵抗Ｒ２を介して第２のｎチャネル電界効果トランジスタＴｒ２のゲートに接続される。第２の抵抗Ｒ２は、第２のｎチャネル電界効果トランジスタＴｒ２のゲート及び第２のゲートバイアス電位ノードＶｇ２間に接続される。
【００１５】
第ｎのｎチャネル電界効果トランジスタＴｒｎは、ソースが基準電位ノードに接続され、ドレインが出力ノードＮ２に接続される。第ｎの容量Ｃｎは、第ｎのｎチャネル電界効果トランジスタＴｒｎのゲート及び入力ノードＮ１間に接続される。第ｎのゲートバイアス電位ノードＶｇｎは、第ｎの抵抗Ｒｎを介して第ｎのｎチャネル電界効果トランジスタＴｒｎのゲートに接続される。第ｎの抵抗Ｒｎは、第ｎのｎチャネル電界効果トランジスタＴｒｎのゲート及び第ｎのゲートバイアス電位ノードＶｇｎ間に接続される。
【００１６】
ドレインバイアス電位ノードＶｄｄは、電源電位ノードであり、インダクタ１０３を介して出力ノードＮ２に接続される。インダクタ１０３は、ドレインバイアス電位ノードＶｄｄ及び出力ノードＮ２間に接続される。出力ノードＮ２は、電界効果トランジスタＴｒ１〜Ｔｒｎにより増幅されたＲＦ増幅信号を出力する。出力整合回路１０４は、出力端子１０５及び出力ノードＮ２間に接続され、インピーダンス整合を行うための回路である。出力端子１０５からは、ＲＦ出力信号が出力される。
【００１７】
以上のように、ｎ個の電界効果トランジスタＴｒ１〜Ｔｒｎは、１個の大サイズの電界効果トランジスタをｎ個に分割したトランジスタであり、ゲート長（チャネル長）が同じであり、ゲート幅が異なる。また、ｎ個の電界効果トランジスタＴｒ１〜Ｔｒｎは、出力ノードＮ２及び基準電位ノード間に並列に接続される。ｎ個の容量Ｃ１〜Ｃｎは、それぞれ、ｎ個の電界効果トランジスタＴｒ１〜Ｔｒｎのゲートと入力ノードＮ１との間に接続される。ｎ個のゲートバイアス電位ノードＶｇ１〜Ｖｇｎは、それぞれｎ個の抵抗Ｒ１〜〜Ｒｎを介してｎ個の電界効果トランジスタＴｒ１〜Ｔｒｎのゲートに接続される。ｎ個の抵抗Ｒ１〜Ｒｎは、相互に同じ抵抗値でよい。
【００１８】
ｎ個の電界効果トランジスタＴｒ１，Ｔｒ２，・・・，Ｔｒｎは、相互に異なるゲート幅Ｗｇ１，Ｗｇ２，・・・，Ｗｇｎを有する。ｎ個の容量Ｃ１，Ｃ２，・・・，Ｃｎの容量値の比率は、ｎ個の電界効果トランジスタＴｒ１，Ｔ２，・・・，Ｔｒｎのゲート幅Ｗｇ１，Ｗｇ２，・・・，Ｗｇｎの比率と同じである。すなわち、Ｃ１：Ｃ２：・・・：Ｃｎ＝Ｗｇ１：Ｗｇ２：・・・：Ｗｇｎが成り立つ。ｎ個のゲートバイアス電位ノードＶｇ１〜Ｖｇｎには、それぞれｎ個の電界効果トランジスタＴｒ１〜Ｔｒｎのゲート幅Ｗｇ１〜Ｗｇｎに適した異なるゲートバイアス電位を印加することができる。
【００１９】
増幅器は、入力端子１０１に入力されるＲＦ入力信号を増幅し、その増幅したＲＦ出力信号を出力端子１０５から出力することができる。また、増幅器は、入力端子１０１に入力されるＲＦ入力信号に応じて、ドレインバイアス電位ノードＶｄｄの直流電力をＲＦ出力信号に変換し、出力端子１０５から出力する。ゲートバイアス電位ノードＶｇ１〜Ｖｇｎに印加する個々のゲートバイアス電位を制御することにより、電界効果トランジスタＴｒ１〜Ｔｒｎのうちの動作トランジスタ数を可変にすることができる。動作トランジスタ数を多くすれば高出力を実現でき、動作トランジスタ数を少なくすれば低出力を実現できる。本実施形態は、ｎ個の電界効果トランジスタＴｒ１〜Ｔｒｎのゲート幅Ｗｇ１〜Ｗｇｎとｎ個のゲートバイアス電位ノードＶｇ１〜Ｖｇｎのゲートバイアス電位とを適切に組み合わせることにより、直流電力からＲＦ出力信号への変換効率を向上させることができる。
【００２０】
また、１個の大サイズの電界効果トランジスタのゲートバイアス電位を制御する場合に比べ、本実施形態は、ｎ個の電界効果トランジスタＴｒ１〜Ｔｒｎのゲート幅Ｗｇ１〜Ｗｇｎとｎ個のゲートバイアス電位ノードＶｇ１〜Ｖｇｎのゲートバイアス電位とを適切に組み合わせることにより、ゲートバイアス電位の制御分解能を高くすることができるので、増幅線形性を向上させることができる。
【００２１】
また、上記のように、Ｃ１：Ｃ２：・・・：Ｃｎ＝Ｗｇ１：Ｗｇ２：・・・：Ｗｇｎが成り立つ。ｎ個の電界効果トランジスタＴｒ１〜Ｔｒｎのゲート幅Ｗｇ１〜Ｗｇｎは相互に異なるので、ｎ個の容量Ｃ１〜Ｃｎの容量値も相互に異なる。ゲート幅Ｗｇ１〜Ｗｇｎが広い電界効果トランジスタＴｒ１〜Ｔｒｎには容量値が大きな容量Ｃ１〜Ｃｎが接続され、ゲート幅Ｗｇ１〜Ｗｇｎが狭い電界効果トランジスタＴｒ１〜Ｔｒｎには容量値が小さい容量Ｃ１〜Ｃｎが接続される。入力ノードＮ１の入力信号は、容量Ｃ１〜Ｃｎにおいて、容量値が大きい容量には大きな信号が分配され、容量値が小さい容量には小さな信号が分配される。これにより、ゲート幅が狭い電界効果トランジスタＴｒ１〜Ｔｒｎのゲートには小さな信号が入力されるので、ゲート幅が狭い電界効果トランジスタＴｒ１〜Ｔｒｎのゲートに大きな信号が入力され、ゲート幅が狭い電界効果トランジスタＴｒ１〜Ｔｒｎが破壊されることを防止できる。
【００２２】
なお、ｎ個の容量Ｃ１，Ｃ２，・・・，Ｃｎの容量値の比率は、ｎ個の電界効果トランジスタＴｒ１，Ｔ２，・・・，Ｔｒｎのゲート幅Ｗｇ１，Ｗｇ２，・・・，Ｗｇｎの比率と完全に同一である必要はない。上記の効果が得られる範囲内で、ｎ個の容量Ｃ１，Ｃ２，・・・，Ｃｎの容量値の比率は、ｎ個の電界効果トランジスタＴｒ１，Ｔ２，・・・，Ｔｒｎのゲート幅Ｗｇ１，Ｗｇ２，・・・，Ｗｇｎの比率とほぼ同一であればよい。
【００２３】
以上のように、本実施形態は、１個の大サイズの電界効果トランジスタを、ｎ個の異なるゲート幅Ｗｇ１〜Ｗｇｎの電界効果トランジスタＴｒ１〜Ｔｒｎに分割し、それぞれの電界効果トランジスタＴｒ１〜Ｔｒｎのゲートに電界効果トランジスタＴｒ１〜Ｔｒｎのゲート幅Ｗｇ１〜Ｗｇｎと同じ比率の容量値を有する容量Ｃ１〜Ｃｎを接続する。また、それぞれの電界効果トランジスタＴｒ１〜Ｔｒｎに接続されるゲートバイアス電位ノードＶｇ１〜Ｖｇｎに、異なるゲートバイアス電位を与えることによって最適な動作状態を設定することができる。例えば、ゲート幅Ｗｇ１〜Ｗｇｎの広い電界効果トランジスタＴｒ１〜Ｔｒｎのゲートバイアス電位を制御することにより動作状態を粗調整することができ、ゲート幅Ｗｇ１〜Ｗｇｎの狭い電界効果トランジスタＴｒ１〜Ｔｒｎのゲートバイアス電位を制御することにより動作状態を微調整することができる。
【００２４】
ｎ個の異なる電界効果トランジスタＴｒ１〜Ｔｒｎのゲート幅Ｗｇ１〜Ｗｇｎとゲートバイアス電位ノードＶｇ１〜Ｖｇｎのゲートバイアス電位を組み合わせることにより、動作トランジスタ数及びゲートバイアス電位の分解能を向上させることができ、それを少ないトランジスタ分割数で実現できる。また、容量Ｃ１〜Ｃｎの比率と電界効果トランジスタＴｒ１〜Ｔｒｎのゲート幅Ｗｇ１〜Ｗｇｎの比率を同じにすることにより、それぞれの電界効果トランジスタＴｒ１〜Ｔｒｎに入力される信号パワーを、電界効果トランジスタＴｒ１〜Ｔｒｎのゲート幅Ｗｇ１〜Ｗｇｎと同じ比率に設定でき、狭いゲート幅Ｗｇ１〜Ｗｇｎの電界効果トランジスタＴｒ１〜Ｔｒｎに大きすぎる信号が入力され、電界効果トランジスタＴｒ１〜Ｔｒｎが破壊されることを防ぐことができる。
【００２５】
（第２の実施形態）
図２は、本発明の第２の実施形態による増幅器の構成例を示す回路図である。本実施形態は、第１の実施形態のｎが４の場合の例を示す。以下、本実施形態が第１の実施形態と異なる点を説明する。容量Ｃ１，Ｃ２、電界効果トランジスタＴｒ１，Ｔｒ２、抵抗Ｒ１，Ｒ２及びゲートバイアス電位ノードＶｇ１，Ｖｇ２は、第１の実施形態と同じである。ドレインバイアス電位ノードＶｄｄには、例えば約３．３Ｖの電源電位が印加される。
【００２６】
第３のｎチャネル電界効果トランジスタＴｒ３は、ソースが基準電位ノードに接続され、ドレインが出力ノードＮ２に接続される。第３の容量Ｃ３は、第３のｎチャネル電界効果トランジスタＴｒ３のゲート及び入力ノードＮ１間に接続される。第３のゲートバイアス電位ノードＶｇ３は、第３の抵抗Ｒ３を介して第３のｎチャネル電界効果トランジスタＴｒ３のゲートに接続される。第３の抵抗Ｒ３は、第３のｎチャネル電界効果トランジスタＴｒ３のゲート及び第３のゲートバイアス電位ノードＶｇ３間に接続される。
【００２７】
第４のｎチャネル電界効果トランジスタＴｒ４は、ソースが基準電位ノードに接続され、ドレインが出力ノードＮ２に接続される。第４の容量Ｃ４は、第４のｎチャネル電界効果トランジスタＴｒ４のゲート及び入力ノードＮ１間に接続される。第４のゲートバイアス電位ノードＶｇ４は、第４の抵抗Ｒ４を介して第４のｎチャネル電界効果トランジスタＴｒ４のゲートに接続される。第４の抵抗Ｒ４は、第４のｎチャネル電界効果トランジスタＴｒ４のゲート及び第４のゲートバイアス電位ノードＶｇ４間に接続される。
【００２８】
例えば、第１の容量Ｃ１の容量値は約５ｐＦ、第１の電界効果トランジスタＴｒ１のゲート幅Ｗｇ１は約５ｍｍ、第１のゲートバイアス電位ノードＶｇ１の電位は約０．３Ｖである。
【００２９】
また、第２の容量Ｃ２の容量値は約３ｐＦ、第２の電界効果トランジスタＴｒ２のゲート幅Ｗｇ２は約３ｍｍ、第２のゲートバイアス電位ノードＶｇ２の電位は約０．５Ｖである。
【００３０】
また、第３の容量Ｃ３の容量値は約１ｐＦ、第３の電界効果トランジスタＴｒ３のゲート幅Ｗｇ３は約１ｍｍ、第３のゲートバイアス電位ノードＶｇ３の電位は約０．７Ｖである。
【００３１】
また、第４の容量Ｃ４の容量値は約０．５ｐＦ、第４の電界効果トランジスタＴｒ４のゲート幅Ｗｇ４は約０．５ｍｍ、第４のゲートバイアス電位ノードＶｇ４の電位は約０．９Ｖである。
【００３２】
４個の電界効果トランジスタＴｒ１〜Ｔｒ４の中で、第１の電界効果トランジスタＴｒ１のゲート幅Ｗｇ１（約５ｍｍ）が１番目に広く、第２の電界効果トランジスタＴｒ２のゲート幅Ｗｇ２（約３ｍｍ）が２番目に広く、第３の電界効果トランジスタＴｒ３のゲート幅Ｗｇ３（約１ｍｍ）が３番目に広く、第４の電界効果トランジスタＴｒ４のゲート幅Ｗｇ４（約０．５ｍｍ）が４番目に広い。４個の電界効果トランジスタＴｒ１〜Ｔｒ４のゲート幅Ｗｇ１〜Ｗｇ４の合計は、５ｍｍ＋３ｍｍ＋１ｍｍ＋０．５ｍｍ＝９．５ｍｍである。４個の電界効果トランジスタＴｒ１〜Ｔｒ４は、１個の約９．５ｍｍのゲート幅の電界効果トランジスタを４個に分割したトランジスタである。
【００３３】
また、４個の容量Ｃ１〜Ｃ４の中で、第１の容量Ｃ１の容量値（約５ｐＦ）が１番目に大きく、第２の容量Ｃ２の容量値（約３ｐＦ）が２番目に大きく、第３の容量Ｃ３の容量値（約１ｐＦ）が３番目に大きく、第４の容量Ｃ４の容量値（約０．５ｐＦ）が４番目に大きい。４個の容量Ｃ１〜Ｃ４も、電界効果トランジスタＴｒ１〜Ｔｒ４と同様に、１個の容量を４個に分割した容量である。
【００３４】
本実施形態では、Ｃ１（５ｐＦ）：Ｃ２（３ｐＦ）：Ｃ３（１ｐＦ）：Ｃ４（０．５ｐＦ）＝Ｗｇ１（５ｍｍ）：Ｗｇ２（３ｍｍ）：Ｗｇ３（１ｍｍ）：Ｗｇ４（０．５ｍｍ）の関係が成り立つ。なお、上記のように、４個の電界効果トランジスタＴｒ１〜Ｔｒ４のゲート幅Ｗｇ１〜Ｗｇ４の大小関係とそれに対応する４個の容量Ｃ１〜Ｃ４の容量値の大小関係が同じであれば、本実施形態は、第１の実施形態と同様の効果が得られる。
【００３５】
以上のように、４個に並列分割された電界効果トランジスタＴｒ１〜Ｔｒ４は、それぞれ分割された容量Ｃ１〜Ｃ４に接続されている。４個の電界効果トランジスタＴｒ１〜Ｔｒ４のゲート幅Ｗｇ１〜Ｗｇ４の比率と４個の容量Ｃ１〜Ｃ４の容量値の比率は同じになるように設定されている。４個のゲートバイアス電位ノードＶｇ１〜Ｖｇ４には、それぞれ異なるゲートバイアス電位が与えられる。もちろん、４個のゲートバイアス電位ノードＶｇ１〜Ｖｇ４が同じゲートバイアス電位になる場合もある。
【００３６】
第１及び第２の実施形態によれば、より詳細なゲートバイアス電位の制御や動作トランジスタ数の制御が可能になり、少ないトランジスタ分割数で制御分解能を上げることができる。
【００３７】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００３８】
１０１  入力端子
１０２  入力整合回路
１０３  インダクタ
１０４  出力整合回路
１０５  出力端子
Ｎ１  入力ノード
Ｎ２  出力ノード
Ｔｒ１〜Ｔｒｎ  電界効果トランジスタ
Ｃ１〜Ｃｎ  容量
Ｒ１〜Ｒｎ  抵抗
Ｖｇ１〜Ｖｇｎ  ゲートバイアス電位ノード
Ｖｄｄ  ドレインバイアス電位ノード
【図１】
2011182043.tif 000003
【図２】
2011182043.tif 000004