(57)【要約】【課題】トランジスタ基板に有機膜を設けて性能を高めた液晶表示装置を、より少ない製造工程数により製造することができ、生産性を向上させることができる液晶表示装置用トランジスタ基板及びその製造方法を提供する。【解決手段】透明絶縁性基板２５の上に、ゲート電極２６、ゲート絶縁膜２７、半導体層１９、ソース電極２０及びドレイン電極２１、パッシベーション膜２８が、記載順に積層され、対向基板１２との間に液晶層３０を充填して対向配置された液晶表示装置用トランジスタ基板において、データ配線１８及びドレイン電極２１の下の半導体層１９と、ソース電極２０の下の半導体層１９を切り離した。【選択図】図３
2011118422.tif 000002
【特許請求の範囲】
【請求項１】
透明絶縁性基板の上に、ゲート電極、ゲート絶縁膜、半導体層、ソース電極及びドレイン電極、パッシベーション膜が、記載順に積層され、対向基板との間に液晶層を充填して対向配置された液晶表示装置用トランジスタ基板において、
データ配線及びドレイン電極の下の半導体層と、ソース電極の下の半導体層を切り離したことを特徴とする液晶表示装置用トランジスタ基板。
【請求項２】
前記パッシベーション膜の上に、平坦化層、画素電極が記載順に形成され、前記画素電極は、前記平坦化層及び前記パッシベーション膜を貫くコンタクトスルーホールを介して前記ドレイン電極に接続されることを特徴とする請求項１に記載の液晶表示装置用トランジスタ基板。
【請求項３】
前記パッシベーション膜の上に、凹凸層、反射電極が記載順に形成され、前記反射電極は、前記凹凸層及び前記パッシベーション膜を貫くコンタクトスルーホールを介して前記ドレイン電極に接続されることを特徴とする請求項１に記載の液晶表示装置用トランジスタ基板。
【請求項４】
前記凹凸層を、前記透明絶縁性基板の上に複数本突設された、前記ゲート絶縁膜、前記半導体層、前記パッシベーション膜を積層したベース柱を覆って形成したことを特徴とする請求項３に記載の液晶表示装置用トランジスタ基板。
【請求項５】
前記パッシベーション膜の上に、遮光層及びカラーフィルタ層を設けたことを特徴とする請求項２に記載の液晶表示装置用トランジスタ基板。
【請求項６】
前記半導体層及び前記パッシベーション膜は、前記ソース電極及び前記ドレイン電極を内包するように、前記ソース電極及び前記ドレイン電極の外側に位置することを特徴とする請求項１から５のいずれかに記載の液晶表示装置用トランジスタ基板。
【請求項７】
前記パッシベーション膜、前記半導体層、前記ゲート絶縁膜による積層構造をテーパ状に形成したことを特徴とする請求項６に記載の液晶表示装置用トランジスタ基板。
【請求項８】
前記透明絶縁性基板の上に形成されて前記ゲート絶縁膜に覆われたゲート側の引き出し配線、及び前記半導体層の上に形成されて前記パッシベーション膜に覆われたデータ側の引き出し配線と、
前記透明絶縁性基板の上に形成されたゲート端子、及び前記半導体層の上に形成され一部露出した状態で前記パッシベーション膜に覆われたデータ端子と
を有することを特徴とする請求項１から７のいずれかに記載の液晶表示装置用トランジスタ基板。
【請求項９】
透明絶縁性基板の上に、ゲート電極、ゲート絶縁膜、半導体層、ソース電極及びドレイン電極、パッシベーション膜が、記載順に積層され、対向基板との間に液晶層を充填して対向配置された液晶表示装置用トランジスタ基板の製造方法において、
前記透明絶縁性基板上に、ゲート配線、前記ゲート電極及びゲート端子を形成する第１のパターニング工程と、
前記ゲート絶縁膜、前記半導体層、及びオーミックコンタクト層を連続的に積層した後、前記ソース電極、ソース配線、前記ドレイン電極、及びデータ端子を形成する第２のパターニング工程と、
前記ソース電極、前記ソース配線、前記ドレイン電極、及び前記データ端子を覆うように、前記パッシベーション膜を成膜し、前記ドレイン電極と画素電極とのコンタクトをとるコンタクトスルーホールを形成した後、同ーのマスクを用いて不要な半導体層を除去することにより、前記パッシベーション膜のパターニングと前記半導体層のパターニングを同一工程で行う第３のパターニング工程と
からなることを特徴とする液晶表示装置用トランジスタ基板の製造方法。
【請求項１０】
前記パッシベーション膜の成膜後、オーバーコート層を形成しコンタクトスルーホールを開口する第４のパターニング工程と、
前記オーバーコート層の上に前記画素電極を成膜する第５のパターニング工程と
を有することを特徴とする請求項９に記載の液晶表示装置用トランジスタ基板の製造方法。
【請求項１１】
前記パッシベーション膜の成膜後、前記パッシベーション膜の上に凹凸層を形成し、その後コンタクトスルーホールを開口する第４のパターニング工程と、
前記凹凸層の上に反射電極となる反射膜を成膜する第５のパターニング工程と
を有することを特徴とする請求項９に記載の液晶表示装置用トランジスタ基板の製造方法。
【請求項１２】
透明絶縁性基板の上に、ゲート電極、ゲート絶縁膜、半導体層、ソース電極及びドレイン電極、パッシベーション膜が、記載順に積層され、対向基板との間に液晶層を充填して対向配置された液晶表示装置用トランジスタ基板の製造方法において、
前記透明絶縁性基板上に、ゲート配線、前記ゲート電極及びゲート端子を形成する第１のパターニング工程と、
前記ゲート絶縁膜、前記半導体層、及びオーミックコンタクト層を連続的に積層した後、前記ソース電極、ソース配線、前記ドレイン電極、及びデータ端子を形成する第２のパターニング工程と、
前記ソース電極、前記ソース配線、前記ドレイン電極、及び前記データ端子を覆うように、前記パッシベーション膜を成膜し、前記ドレイン電極と画素電極とのコンタクトをとるコンタクトスルーホールを形成すると共に、ベース柱を形成した後、同ーのマスクを用いて不要な半導体層を除去することにより、前記パッシベーション膜のパターニングと前記半導体層のパターニングを同一工程で行う第３のパターニング工程と
前記ベース柱及び前記パッシベーション膜の上に凹凸層を形成し、その後コンタクトスルーホールを開口する第４のパターニング工程と、
前記凹凸層の上に反射電極となる反射膜を成膜する第５のパターニング工程と
からなることを特徴とする液晶表示装置用トランジスタ基板の製造方法。
【請求項１３】
前記第１のパターニング工程で、ゲート側の引き出し配線及びゲート端子を形成し、
前記第２のパターニング工程で、前記ゲート側の引き出し配線を覆う前記ゲート絶縁膜、前記半導体層、データ側の引き出し配線及びデータ端子を形成し、
前第３のパターニング工程で、前記半導体層、前記データ側の引き出し配線、及び一部露出させて前記データ端子を覆う前記パッシベーション膜を形成する
ことを特徴とする請求項９から１２のいずれかに記載の液晶表示装置用トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置用トランジスタ基板及びその製造方法に関し、特に、アクティブマトリクス型の液晶表示装置用トランジスタ基板及びその製造方法に関する。
【背景技術】
【０００２】
従来、液晶に電圧を印加する能動素子として、チャネルエッチ型の非晶質シリコン（ａ−Ｓｉ）薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を用いたアクティブマトリクス型液晶表示装置が知られている。
【０００３】
図１４は、従来のアクティブマトリクス型液晶表示装置用トランジスタ基板の平面図である。図は、単位画素分を示す。図１５は、図１４の薄膜トランジスタ部の断面図であり、図１６は、図１４の端子部を示し、（ａ）はゲート端子部の断面図、（ｂ）はデ−タ端子部の断面図である。
【０００４】
図１４に示すように、ａ−ＳｉＴＦＴ１は、ＸＹマトリクスの交点の画素毎に設けられており、ゲート電極２、その上に対向配置されたソース電極３とドレイン電極４を有している。ゲート電極２はゲート配線２ａに、ソース電極３はソース配線３ａに、ドレイン電極４はコンタクトスルーホール５を介して画素電極６に、それぞれ接続されている。
【０００５】
図１５に示すように、透明絶縁性基板７ａの上に形成されたゲート電極２は、ゲート絶縁膜７ｂに覆われており、更にゲート絶縁膜７ｂの上のゲート電極２と重畳する位置には、半導体層８が形成されている。半導体層８の中央部上方で隔てられたソース電極３とドレイン電極４は、オーミックコンタクト層９を介して半導体層８に接続される。
【０００６】
オーミックコンタクト層９は、ソース電極３とドレイン電極４間がエッチング除去され、ソース電極３及びドレイン電極４と半導体層８の間にのみ形成されている。更に、ソース電極３、ドレイン電極４、オーミックコンタクト層９及び半導体層８を覆って、パッシベーション膜７ｃが形成されている。パッシベーション膜７ｃを貫くコンタクトスルーホール５を介して、画素電極６となる透明導電膜とドレイン電極４が接続されている。
【０００７】
このａ−ＳｉＴＦＴ１には、ゲート配線２ａとゲート電極２を通してスイッチング信号が、ソース配線３ａとソース電極３を通して映像信号が、それぞれ入力され、画素電極６への書き込みが行われる。
【０００８】
図１６に示すように、ゲート端子部（（ａ）参照）は、透明絶縁性基板７ａ上のゲート電極２に接続された画素電極６を、ゲート絶縁膜７ｂ及びパッシベーション膜７ｃの上に露出させて、ゲート端子２ｂが形成されている。データ端子部（（ｂ）参照）は、ゲート絶縁膜７ｂの上のデータ線に接続された画素電極６を、パッシベーション膜７ｃの上に露出させて、データ端子４ａが形成されている。
【０００９】
図１７は、図１４のトランジスタ基板の製造方法を薄膜トランジスタ部について示す工程図である。図１７に示すように、先ず、ガラス等の透明絶縁性基板７ａ上に、スパッタリング装置により、例えばアルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）等からなる導電層を、約１００〜４００ｎｍの厚さで堆積する。
【００１０】
その後、フォトリソグラフィ工程により、ゲート配線（図示しない）、ゲート電極２及びゲート端子（図示しない）を形成する、第１のパターニングを行う（（ａ）参照）。このゲート端子（図１６（ａ）参照）は、表示用の外部信号処理基板に接続される。
【００１１】
次に、シリコン窒化膜等からなるゲート絶縁膜７ｂ、アモルファスシリコンからなる半導体層８、及びｎ+アモルファスシリコンからなるオーミックコンタクト層９を、プラズマＣＶＤによって、それぞれ４００ｎｍ、３００ｎｍ、５０ｎｍ程度の厚さで連続的に積層する。積層後、半導体層８とオーミックコンタクト層９を一括してパターニングする、第２のパターニングを行う（（ｂ）参照）。
【００１２】
次に、ゲート絶縁膜７ｂ及びオーミックコンタクト層９を覆うように、スパッタリング装置によって、Ｍｏ，Ｃｒ等の導電層を約１００〜２００ｎｍの厚さで堆積する。堆積後、フォトリソグラフィ工程により、ソース電極３、ソース配線３ａ、ドレイン電極４、及びデータ端子部（図１６（ｂ）参照）を形成する第３のパターニングを行う。データ端子部のデータ端子は、表示用の外部信号処理基板に接続される。
【００１３】
この第３のパターニングと共に、ａ−ＳｉＴＦＴ１のチャネル部となるソース電極３とドレイン電極４の下部以外の、不要なオーミックコンタクト層９を除去する（（ｃ）参照）。
【００１４】
次に、ａ−ＳｉＴＦＴ１のバックチャネル、ソース電極３、ソース配線（データ配線）３ａ、ドレイン電極４、及びデータ端子（図示しない）を覆うように、プラズマＣＶＤによリ、シリコン窒化膜等の無機膜からなるパッシベーション膜７ｃを、約１００〜２００ｎｍ程度の厚さで成膜する。
【００１５】
成膜後、ドレイン電極４と画素電極６とのコンタクトをとるためのコンタクトスルーホール５を形成し、データ端子部（図示しない）上の不要なパッシベーション膜７ｃ、ゲート端子（図示しない）上の不要なゲート絶縁膜７ｂ及びパッシベーション膜７ｃを除去する、第４のパターニングを行う（（ｄ）参照）。
【００１６】
更に、画素電極６となる透明導電膜を、スパッタリング装置で成膜し、第５のバターニングを行う（（ｅ）参照）。
【００１７】
このように、アクティブマトリクス基板は、上述した５つのパターニング工程（（ａ）から（ｅ）参照）を経て製造される。このアクティブマトリクス基板と、カラーフィルタ層及び電極を設けたもう１枚の基板とを組み合わせた、２枚の基板に液晶を挟んで、液晶表示装置を形成する。
【００１８】
この従来の液晶表示装置に対し、アクティブマトリクス基板に有機膜を設けることによって液晶表示装置の性能を高める技術の開発が、近年盛んになっている。
【００１９】
例えば、アクティブマトリクス基板上に有機膜の平坦化層を設けることにより、液晶のディスクリネーションを制御し、液晶の表示性能を高める技術（有機層間分離技術）が、特開平６−２４２４３３号公報に開示されている。
【００２０】
また、アクティブマトリクス基板にカラーフィルタ層を設けることにより、開口率を高める技術（カラーフィルタオンＴＦＴ技術）が、特開平８−１２２８２４号公報に開示されている。
【００２１】
更に、アクティブマトリクス基板に有機膜による凹凸を形成し、その上に反射電極を設けることで、映り込みの少ない良好な反射型液晶表示装置を製造する方法（凹凸反射板形成技術）が、特開平５−２３２４６５号公報に開示されている。
【００２２】
以下、一例として、有機層間分離技術によるアクティブマトリクス基板の製造方法を説明する。なお、特開平６−２４２４３３号公報においては、多結晶シリコン（ｐ−Ｓｉ）をスイッチング素子とした技術を開示しているが、ここでは、従来技術との整合上、スイッチング素子としてチャネルエッチ型ａ−ＳｉＴＦＴを用いたものについて説明する。
【００２３】
このアクティブマトリクス基板の場合、パッシベーション膜７ｃ上には、厚膜の平坦化層が設けられ、平坦化層上には、更に、画素電極６となる透明導電膜が設けられている。この透明導電膜は、平坦化層及びバッシベーション膜７ｃを貫くコンタクトスルーホール５を介して、ドレイン電極４に接続される。
【００２４】
次に、有機層間分離技術によるアクティブマトリクス基板の製造方法について説明する。パッシベーション膜の形成工程である第４のパターニング（図１７（ｄ））までは、上記従来技術と同じであるため説明を省略する。
【００２５】
第４のパターニングの後、平坦化層を形成する。具体的には、アクリル樹脂等からなる透明な感光性レジストをスピンコート法で塗布した後、フォトリソグラフィ工程により、コンタクトスルーホール６のために平坦化層を開口する第５のパターニングを行う。
【００２６】
最後に、図１７（ｅ）に示すように、画素電極６となる透明導電膜をスパッタリング装置で成膜し、第６のパターニングを行う。
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】特開平６−２４２４３３号公報
【特許文献２】特開平８−１２２８２４号公報
【特許文献３】特開平５−２３２４６５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２８】
しかしながら、有機層間分離技術によるアクティブマトリクス基板の製造方法においては、平坦化層を形成するための１工程分だけパターニング工程が多くなる。このため、製造工程が複雑化してコストアップをもたらし、生産性の低下が避けられない。
【００２９】
これは、カラーフィルタオンＴＦＴ技術や凹凸反射板形成技術においても同様であり、それぞれカラーフィルタ層やオーバーコート層形成工程、凹凸層形成工程分だけ、製造工程が複雑化し生産性が低下してしまう。
【００３０】
この発明の目的は、トランジスタ基板に有機膜を設けて性能を高めた液晶表示装置を、より少ない製造工程数により製造することができ、生産性を向上させることができる液晶表示装置用トランジスタ基板及びその製造方法を提供することである。
【課題を解決するための手段】
【００３１】
上記目的を達成するため、この発明に係る液晶表示装置用トランジスタ基板は、透明絶縁性基板の上に、ゲート電極、ゲート絶縁膜、半導体層、ソース電極及びドレイン電極、パッシベーション膜が、記載順に積層され、対向基板との間に液晶層を充填して対向配置された液晶表示装置用トランジスタ基板において、データ配線及びドレイン電極の下の半導体層と、ソース電極の下の半導体層を切り離したことを特徴としている。
【発明の効果】
【００３２】
上記構成を有することにより、透明絶縁性基板の上に、ゲート電極、ゲート絶縁膜、半導体層、ソース電極及びドレイン電極、パッシベーション膜を積層して形成された液晶表示装置用トランジスタ基板は、データ配線及びドレイン電極の下の半導体層と、ソース電極の下の半導体層が切り離された構造を有することになる。これにより、トランジスタ基板に有機膜を設けて性能を高めた液晶表示装置を、より少ない製造工程数により製造することができ、生産性を向上させることができる。
【００３３】
また、この発明に係る液晶表示装置用トランジスタ基板の製造方法により、上記液晶表示装置用トランジスタ基板を実現することができる。
【図面の簡単な説明】
【００３４】
【図１】この発明の第１の実施の形態に係る液晶表示装置の表示パネルの概略平面図である。
【図２】図１のＴＦＴ基板の平面図である。
【図３】図２の各部断面構造を示し、（ａ）はＡ−Ａ線に沿う断面図、（ｂ）はＢ−Ｂ線に沿う断面図、（ｃ）はＣ−Ｃ線に沿う断面図、（ｄ）はＤ−Ｄ線に沿う断面図である。
【図４】図１の引き出し配線及び端子部の各断面構造を示し、（ａ）は引き出し配線の断面図、（ｂ）は端子部の断面図である。
【図５】図１のＴＦＴ基板の製造方法を薄膜トランジスタ部について示す工程図である。
【図６】この発明の第２の実施の形態に係る液晶表示装置のＴＦＴ基板の平面図である。
【図７】図６の各部断面構造を示し、（ａ）はＡ−Ａ線に沿う断面図、（ｂ）はＢ−Ｂ線に沿う断面図である。
【図８】図６のＴＦＴ基板の製造方法を薄膜トランジスタ部について示す工程図である。
【図９】この発明の第３の実施の形態に係る液晶表示装置のＴＦＴ基板の平面図である。
【図１０】図９の各部断面構造を示し、（ａ）はＡ−Ａ線に沿う断面図、（ｂ）はＢ−Ｂ線に沿う断面図である。
【図１１】図９のＴＦＴ基板の製造方法を薄膜トランジスタ部について示す工程図である。
【図１２】この発明の第４の実施の形態に係る液晶表示装置のＴＦＴ基板の平面図である。
【図１３】図１２の各部断面構造を示し、（ａ）はＡ−Ａ線に沿う断面図、（ｂ）はＢ−Ｂ線に沿う断面図である。
【図１４】従来のアクティブマトリクス型液晶表示装置用トランジスタ基板の平面図である。
【図１５】図１４の薄膜トランジスタ部の断面図である。
【図１６】図１４の端子部を示し、（ａ）はゲート端子部の断面図、（ｂ）はデ−タ端子部の断面図である。
【図１７】図１４のトランジスタ基板の製造方法を薄膜トランジスタ部について示す工程図である。
【発明を実施するための形態】
【００３５】
以下、この発明の実施の形態について図面を参照して説明する。
【００３６】
（第１の実施の形態）
図１は、この発明の第１の実施の形態に係る液晶表示装置の表示パネルの概略平面図である。この液晶表示装置は、ＸＹマトリクスの交点の画素毎に、能動素子としての非晶質シリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ）が設けられたアクティブマトリクス型液晶表示装置である。
【００３７】
図１に示すように、表示パネル１０は、対向配置された一対の透明ガラス基板からなるＴＦＴ基板１１と対向基板１２の間隙に、液晶層を充填して形成されている。ＴＦＴ基板１１の対向表面側には、ａ−ＳｉＴＦＴ、画素電極、平坦化層及び各種配線等が設けられ、対向基板１２の対向表面側には、共通電極、カラーフィルタ層及び遮光幕等が設けられている。
【００３８】
ＴＦＴ基板１１の周縁部には、ゲート端子１３或いはデータ端子１４が設けられており、各端子１３，１４は、それぞれ引き出し配線１５を介して表示用の外部信号処理基板（図示しない）に接続される。
【００３９】
そして、ＴＦＴ基板１１の画素電極と対向基板１２の共通電極との間に、画像信号電圧を印加することにより、両電極間の液晶層の電気光学的状態を制御して表示パネル１０の光透過状態を変化させ、表示部１０ａに所定の画像を表示する。
【００４０】
図２は、図１のＴＦＴ基板の平面図である。図は、単位画素分を示す。図２に示すように、ａ−ＳｉＴＦＴ１６は、格子状に配置されたゲート配線１７とデータ配線（ソース配線）１８の交点の画素毎に設けられ、ゲート電極（図示しない）、及びゲート電極の上に半導体層１９を介して対向配置されたソース電極２０とドレイン電極２１を有している。
【００４１】
ドレイン電極２１は、そのほぼ半分が、ゲート配線１７に並設されたストレージ配線２２の上に重なり合うように、Ｌ字状に形成されている。このドレイン電極２１はコンタクトスルーホール２３を介して画素電極２４に、ゲート電極はゲート配線１７に、ソース電極２０はデータ配線１８に、それぞれ接続されている。
【００４２】
ａ−ＳｉＴＦＴ１６には、ゲート配線１７、ゲート電極を通してスイッチング信号が、データ配線１８、ドレイン電極２１を通して映像信号が、それぞれ入力され、画素電極２４への書き込みが行われる。
【００４３】
図３は、図２の各部断面構造を示し、（ａ）はＡ−Ａ線に沿う断面図、（ｂ）はＢ−Ｂ線に沿う断面図、（ｃ）はＣ−Ｃ線に沿う断面図、（ｄ）はＤ−Ｄ線に沿う断面図である。
【００４４】
図３（ａ）に示すように、ａ−ＳｉＴＦＴ１６の透明絶縁性基板２５の上には、ゲート電極２６が形成され、このゲート電極２６を覆ってゲート絶縁膜２７が、更にゲート絶縁膜２７の上に半導体層１９が形成されている。
【００４５】
半導体層１９の上には、半導体層１９の中央部上方に設けたａ−ＳｉＴＦＴ１６のバックチャネルで隔てられた、ソース電極２０とドレイン電極２１が形成されている。ソース電極２０とドレイン電極２１は、オーミックコンタクト層（図示しない）を介して半導体層１９に接続される。オーミックコンタクト層は、ソース電極２０とドレイン電極２１間がエッチング除去され、ソース電極２０及びドレイン電極２１と半導体層１９の間にのみ形成される。
【００４６】
これらソース電極２０、ドレイン電極２１及び半導体層１９は、パッシベーション膜２８に覆われ、このパッシベーション膜２８の上には、厚膜の有機膜からなる平坦化層２９が形成される。平坦化層２９の上には、ドレイン電極２１の上方に位置して、画素電極２４となる透明導電膜が形成されている。
【００４７】
透明絶縁性基板２５上の画素電極２４迄の積層構造によりＴＦＴ基板１１が形成され、このＴＦＴ基板１１との間に液晶層３０を介して、液晶層３０に向かう透明絶縁性基板３１の下に遮光層３２と共通電極３３が記載順に積層された対向基板１２が形成される。
【００４８】
図３（ｂ）に示すように、ａ−ＳｉＴＦＴ１６の半導体層１９、ドレイン電極２１及びパッシベーション膜２８は、ストレージ（保持容量）電極３４の上まで延ばされている。ストレージ電極３４は、透明絶縁性基板２５の上に形成されゲート絶縁膜２７に覆われている。
【００４９】
ストレージ電極３４上方の、ａ−ＳｉＴＦＴ１６に続くパッシベーション膜２８及び平坦化層２９には、これらを貫くコンタクトスルーホール２３、３５が開けられている。このコンタクトスルーホール２３、３５を介して、画素電極２４とドレイン電極２１が接続される。
【００５０】
また、対向基板１２の遮光層３２は、ストレージ電極３４上方手前でカラーフィルタ層３６に接しており、ストレージ電極３４上方の対向基板１２は、透明絶縁性基板３１の下にカラーフィルタ層３６と共通電極３３が記載順に積層された構造を有している。
【００５１】
即ち、半導体層１９及びパッシベーション膜２８は、ソース電極２０及びドレイン電極２１を内包するように、ソース電極２０及びドレイン電極２１の外側に位置している。また、パッシベーション膜２８、半導体層１９、ゲート絶縁膜２７による積層構造を、上向きのテーパ状に形成している。
【００５２】
ａ−ＳｉＴＦＴ１６には、ゲート配線１７、ゲート電極２６を通してスイッチング信号が、データ配線１８、ドレイン電極２１を通して映像信号が、それぞれ入力され、画素電極２４への書き込みが行われる。
【００５３】
図３（ｃ）に示すように、データ配線１８は、透明絶縁性基板２５上に、ゲート絶縁膜２７、半導体層１９、データ配線１８、パッシベーション膜２８の順に積層されて形成され、更に、平坦化層２９に覆われている。図３（ｄ）に示すように、ゲート配線１７は、透明絶縁性基板２５上に形成され、平坦化層２９に覆われている。
【００５４】
図４は、図１の引き出し配線及び端子部の各断面構造を示し、（ａ）は引き出し配線の断面図、（ｂ）は端子部の断面図である。図４（ａ）に示すように、引き出し配線１５は、透明絶縁性基板２５上に、ゲート側の引き出し配線１５ａ、ゲート絶縁膜２７、半導体層１９、パッシベーション膜２８の順に積層されて形成され、また、透明絶縁性基板２５上に、ゲート絶縁膜２７、半導体層１９、データ側の引き出し配線１５ｂ、パッシベーション膜２８の順に積層されて形成される。
【００５５】
図４（ｂ）に示すように、端子部は、透明絶縁性基板２５上に、ゲート端子１３が形成され、また、透明絶縁性基板２５上に、ゲート絶縁膜２７、半導体層１９、データ端子１４、データ端子１４を一部露出させたパッシベーション膜２８の順に積層されて形成される。
【００５６】
図５は、図１のＴＦＴ基板の製造方法を薄膜トランジスタ部について示す工程図である。図５に示すように、先ず、ガラス等の透明絶縁性基板２５上に、スパッタリング装置により、例えばアルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）等からなる導電層を、約１００〜４００ｎｍの厚さで堆積する。
【００５７】
その後、フォトリソグラフィ工程により、ゲート配線（図示しない）、ゲート電極２６及びゲート端子１３を形成する、第１のパターニングを行う（（ａ）参照）。
【００５８】
次に、シリコン窒化膜等からなるゲート絶縁膜２７、アモルファスシリコンからなる半導体層１９、及びｎ+アモルファスシリコンからなるオーミックコンタクト層（図示しない）を、プラズマＣＶＤによって、それぞれ約４００ｎｍ、約３００ｎｍ、約５０ｎｍ程度の厚さで連続的に積層する。積層後、更に、これらを覆うように、スパッタリング装置によって、Ｍｏ，Ｃｒ等からなる導電層を約１００〜２００ｎｍの厚さで堆積する。
【００５９】
堆積後、フォトリソグラフィ工程により、ソース電極２０、ソース配線１８、ドレイン電極２１、及びデータ端子部（図４（ｂ）参照）を形成する第２のパターニングを行う。
【００６０】
この第２のパターニングと共に、ａ−ＳｉＴＦＴ１６のチャネル部となるソース電極２０とドレイン電極２１の下部以外の、不要なオーミックコンタクト層を除去する（（ｂ）参照）。
【００６１】
次に、ａ−ＳｉＴＦＴ１６のバックチャネル、ソース電極２０、ソース配線（データ配線）１８、ドレイン電極２１、及びデータ端子１４を覆うように、プラズマＣＶＤによリ、シリコン窒化膜等の無機膜からなるパッシベーション膜２８を、約１００〜２００ｎｍ程度の厚さで成膜する。
【００６２】
成膜後、ドレイン電極２１と画素電極２４とのコンタクトをとるためのコンタクトスルーホール２３を形成し、データ端子１４上の不要なパッシベーション膜２８と、ゲート端子１３上の不要なゲート絶縁膜２７及びパッシベーション膜２８を除去する。
【００６３】
その後、レジストを剥離することなく同ーのマスクを用いて、データ配線１８・ドレイン電極２１の下の半導体層１９とソース電極２０の下の半導体層１９を切り離すための不要な半導体層１９や、ゲート配線１７上の不要な半導体層１９を除去する。
【００６４】
このように、パッシベーション膜２８のパターニングと半導体層１９のパターニングを同一工程で行う、第３のパターニングを行う（（ｃ）参照）。
【００６５】
ここで、パッシベーション膜２８と半導体層１９のエッチングは、例えば、バッファードフッ酸（ＢＨＦ）を用いて、パッシベーション膜２８をウェットエッチングによりオーバーエッチング気味に行い、レジストから後退させた後、反応性のドライエッチング（ＲＩＥ）により半導体層１９・ゲート絶縁膜２７層のエッチングを行う。これにより、良好なテーパ形状を得ることができる。
【００６６】
また、エッチング条件を調節してドライエッチングを行うことにより、パッシベーション膜２８、半導体膜２８及びゲート絶縁膜２７を一括してエッチングしてもよい。
【００６７】
次に、オーバーコート層を形成する。具体的には、アクリル樹脂等からなる透明な感光性レジストをスピンコート法で塗布した後、フォトリソグラフィ工程によりオーバーコート層（平坦化層）２９にコンタクトスルーホール３５を開口する、第４のパターニングを行う（（ｄ）参照）。
【００６８】
最後に、オーバーコート層２９の上に画素電極２４となる透明導電膜をスパッタリング装置で成膜し、第５のパターニングを行う（（ｅ）参照）。
【００６９】
このとき、第１のパターニング工程で、ゲート側の引き出し配線１５ａ及びゲート端子１３を形成し、第２のパターニング工程で、ゲート側の引き出し配線１５ａを覆うゲート絶縁膜２７、半導体層１９、データ側の引き出し配線１５ｂ及びデータ端子１４を形成し、第３のパターニング工程で、半導体層１９、データ側の引き出し配線１５ｂ、及び一部露出させてデータ端子１４を覆うパッシベーション膜２８を形成する。
【００７０】
上述したように、第１の実施の形態においては、バッシベーション膜２８の形成と半導体層１９の形成を、同一のパターニング工程で行ったことにより、従来の有機層間分離型のアクティブマトリクス基板の製造方法に比べ、パターニング工程を１工程削減することができる。
【００７１】
これにより、製造工程を簡略化することができ、低コスト・高スループットで表示性能のよい、アクティブマトリクス型液晶表示装置を製造することができる。
【００７２】
また、前述の通り、平坦化層２９を兼ねるオーバーコート膜が、一括ドライエッチングにより成膜されることで、データ配線１８やａ−ＳｉＴＦＴ１６の段差を被覆できると同時に、ゲート配線１７を直接保護することができる。また、オーバーコート膜なしでは、半導体層１９の側面が剥き出しとなるためサイドリーク等が懸念されるのに対し、オーバーコート膜を設けたことにより、半導体層１９の側面を保護することができる。
【００７３】
更に、一括ドライエッチングにより、パッシベーション膜２８・半導体層１９・ゲート絶縁膜２７が良好なエッチング形状とならなかった場合にも、オーバーコート膜がそれらを平坦化してしまうため、喩えエッチング形状が劣化したとしても製造不良となることが少ない。
【００７４】
この第１の実施の形態では、オーバーコート膜として感光性のアクリル膜を用いたが、非感光性のアクリルを用い、パターニングをエッチングにより行ってもよい。
【００７５】
また、半導体層１９のサイドリークを抑制するために、オーバーコート膜として、感光性や非感光性のポリシラザン、シロキサン、ベンゾシクロプテン（ＢＣＢ）等のＳｉ系の有機膜を用いてもよい。
【００７６】
（第２の実施の形態）
図６は、この発明の第２の実施の形態に係る液晶表示装置のＴＦＴ基板の平面図である。図は、単位画素分を示す。この液晶表示装置は、反射型のアクティブマトリクス型液晶表示装置である。
【００７７】
図６に示すように、能動素子としてのａ−ＳｉＴＦＴ１６は、ゲート配線１７とデータ配線１８に囲まれた空間に合わせて、ほぼ矩形状に形成されたドレイン電極３７を有している。このドレイン電極３７は、コンタクトスルーホール２３，３５を介して、後述する反射電極４１に接続される。また、半導体層１９は、ドレイン電極３７に対応して形成されている。その他の構成及び作用は、図２に示すＴＦＴ基板と同様である。
【００７８】
図７は、図６の各部断面構造を示し、（ａ）はＡ−Ａ線に沿う断面図、（ｂ）はＢ−Ｂ線に沿う断面図である。図７に示すように、ａ−ＳｉＴＦＴ１６の透明絶縁性基板２５の上には、ゲート電極２６が形成され、このゲート電極２６を覆ってゲート絶縁膜２７が、更にゲート絶縁膜２７の上に半導体層１９が形成されている。
【００７９】
半導体層１９の上には、半導体層１９の中央部上方に設けたａ−ＳｉＴＦＴ１６のバックチャネルで隔てられた、ソース電極２０とドレイン電極３７が形成されている（（ａ）参照）。ソース電極２０とドレイン電極３７は、オーミックコンタクト層（図示しない）を介して半導体層１９に接続される。オーミックコンタクト層は、ソース電極２０とドレイン電極３７間がエッチング除去され、ソース電極２０及びドレイン電極３７と半導体層１９の間にのみ形成される。
【００８０】
これらソース電極２０、ドレイン電極３７及び半導体層１９は、パッシベーション膜２８に覆われており、このパッシベーション膜２８を覆って、厚膜の凹凸層３９が形成されている。この凹凸層３９は、パッシベーション膜２８の上に突設された複数のベース柱４０をベースにして形成される（（ｂ）参照）。
【００８１】
更に、凹凸層３９の上には、反射電極４１となる反射膜が形成されており、この反射電極４１は、凹凸層３９を貫くコンタクトスルーホール３５、及びパッシベーション膜２８を貫くコンタクトスルーホール２３を介して、ドレイン電極３７に接続されている（（ｂ）参照）。
【００８２】
このａ−ＳｉＴＦＴ１６には、ゲート配線１７、ゲート電極２５を通してスイッチング信号が、データ配線１８、ドレイン電極３７を通して映像信号が、それぞれ入力され、反射電極４１への書き込みが行われる。
【００８３】
図８は、図６のＴＦＴ基板の製造方法を薄膜トランジスタ部について示す工程図である。ここで、パッシベーション膜２８を形成する工程（（ａ）〜（ｃ）参照）までは、第１の実施の形態と同様なので、説明を省略する。
【００８４】
第３のパターニングにより、パッシベーション膜２８を成膜した後、パッシベーション膜２８の上にベース柱４０を形成し、凹凸層３９を形成する。凹凸層３９は、ベースとなるアクリル樹脂等からなる透明な感光性レジストを、スピンコート法で塗布・露光・現像・焼成により形成する。
【００８５】
感光性レジスト形成後、それらを覆うように、ベースの凹凸層３９より薄い膜からなる感光性のオーバーコート膜を塗布し、フォトリソグラフィ工程によりコンタクトスルーホール３５を開口する。
【００８６】
このような２層プロセスを経て、凹凸層３９を形成するための第４のパターニングを行う（（ｄ）参照）。
【００８７】
また、凹凸層３９を形成するための第４のパターニングは、凹凸層３９とコンタクトスルーホール３５を、グレイトーンマスク等を用いて、凹凸層３９の感光量とコンタクトスルーホール３５の露光量を変えることにより形成する、１層プロセスで行ってもよい。
【００８８】
最後に、凹凸層３９の上に、反射電極４１となる反射膜を、アルミニウム（Ａｌ）や銀（Ａｇ）等をスパッタリング装置で成膜する、第５のパターニングを行う（（ｅ）参照）。
【００８９】
（第３の実施の形態）
図９は、この発明の第３の実施の形態に係る液晶表示装置のＴＦＴ基板の平面図である。図は、単位画素分を示す。この液晶表示装置は、反射型のアクティブマトリクス型液晶表示装置である。
【００９０】
図９に示すように、能動素子としてのａ−ＳｉＴＦＴ１６は、そのほぼ半分が、ゲート配線１７に並設されたストレージ配線２２の上に重なり合うように、Ｌ字状に形成されたドレイン電極２１を有している。また、凹凸層３９のベースとなる角柱状の複数のベース柱４２が設けられている。その他の構成及び作用は、図６に示すＴＦＴ基板と同様である。
【００９１】
図１０は、図９の各部断面構造を示し、（ａ）はＡ−Ａ線に沿う断面図、（ｂ）はＢ−Ｂ線に沿う断面図である。図１０に示すように、コンタクトスルーホール２３，３５は、ストレージ電極３４の上に設けられている。
【００９２】
透明絶縁性基板２５の上には、パッシベーション膜２８の上に突設されたベース柱４０の代わりに、ゲート絶縁膜２７、半導体層１９、パッシベーション膜２８が記載順に積層されて形成された、角柱状のベース柱４２が突設されている（（ｂ）参照）。
【００９３】
このベース柱４２の上には、オーバーコート層が設けられ、ａ−ＳｉＴＦＴ１６等の段差を被覆すると共に、ベース柱４２をベースとして凹凸層３９が形成される（（ａ），（ｂ）参照）。更に、凹凸層３９の上には、反射電極４１となる反射膜が、凹凸層３９を貫くコンタクトスルーホール３５、及びパッシベーション膜２８を貫くコンタクトスルーホール２３を介して、ドレイン電極２１に接続されている（（ｂ）参照）。その他の構成は、図７に示す各部断面構造と同様である。
【００９４】
図１１は、図９のＴＦＴ基板の製造方法を薄膜トランジスタ部について示す工程図である。
【００９５】
ここで、第３のパターニング（（ｃ）参照）におけるａ−ＳｉＴＦＴ１６の形成時に、ゲート絶縁膜２７、半導体層１９及びパッシベーション膜２８からなる積層構造を有するベース柱４２を形成し、第４のパターニング（（ｄ）参照）において、このベース柱４２をベースにする凹凸層３９を形成する他は、図８に示す製造工程と同様なので、説明を省略する。
【００９６】
この第３の実施の形態に示す製造方法の場合、第２の実施の形態に示す製造方法よりも、更にプロセス数を削減することができる。
【００９７】
（第４の実施の形態）
図１２は、この発明の第４の実施の形態に係る液晶表示装置のＴＦＴ基板の平面図である。図は、単位画素分を示す。この液晶表示装置は、カラーフィルタオンＴＦＴ（ＣＯＴ）型のアクティブマトリクス型液晶表示装置である。
【００９８】
図１２に示すように、能動素子としてのａ−ＳｉＴＦＴ１６は、そのほぼ半分が、ゲート配線１７に並設されたストレージ配線２２の上に重なり合うように、Ｌ字状に形成されたドレイン電極２１を有しており、図２に示すＴＦＴ基板と同様である。
【００９９】
図１３は、図１２の各部断面構造を示し、（ａ）はＡ−Ａ線に沿う断面図、（ｂ）はＢ−Ｂ線に沿う断面図である。図１３に示すように、ＴＦＴ基板１１と対向基板１２は、対向配置された一対の透明ガラス基板からなり、両基板１１，１２の間隙には、液晶層３０が充填されている。
【０１００】
ＴＦＴ基板１１の透明ガラス基板（透明絶縁性基板２５）の対向表面側には、ａ−ＳｉＴＦＴ１６、画素電極２４、遮光層３２、カラーフィルタ層３６、オーバーコート層（平坦化層）４３、及び各種配線（図示しない）等が設けられ、対向基板１２の透明ガラス基板（透明絶縁性基板３１）の対向表面側には、共通電極３３が設けられている。
【０１０１】
即ち、遮光層３２及びカラーフィルタ層３６は、対向基板１２ではなくＴＦＴ基板１１に形成されている。その他の構成及び作用は、図３に示す第１の実施の形態と同様である。
【０１０２】
パッシベーション膜２８の上には、遮光層３２とカラーフィルタ層３６の一部が形成され、更に、遮光層３２及びカラーフィルタ層３６を保護するためのオーバーコート層４３が形成されている。このオーバーコート層４３の上には、画素電極２４となる透明導電膜が形成され、画素電極２４は、オーバーコート層４３を貫くコンタクトスルーホール３５、及びパッシベーション膜２８を貫くコンタクトスルーホール２３を介して、ドレイン電極２１に接続されている。
【０１０３】
この画素電極２４と共通電極３３との間に画像信号電圧を印加して、両電極２４，３３間の液晶層３０の電気光学的状態を制御することにより、表示パネル１０の光透過状態を変化させ、表示部１０ａに所定の画像を表示する。
【０１０４】
第４の実施の形態に係るアクティブマトリクス基板の製造方法については、遮光層３２やカラーフィルタ層３６を、通常のフォトリソグラフィ工程によりＴＦＴ基板１１にパターニング形成する他は、第１の実施の形態と同様であるため、説明を省略する。
【０１０５】
上述したように、この発明に係るアクティブマトリクス型液晶表示装置の製造方法においては、半導体層１９のパターニングを、ソース電極２０形成後のパッシベーション膜２８のパターニングと同時に行うため、データ配線１９、ドレイン電極２１・ソース電極２０の下に半導体層１９が位置する構成となる。
【０１０６】
ここで、ａ−ＳｉＴＦＴ部、即ち、半導体層１９の下にゲート電極２６がある領域以外は、半導体層１９がフローティング状態となり制御できないので、半導体層１９のリークが問題となる。そのため、データ配線１９・ドレイン電極２１とソース電極２０が、ゲート電極２６のない領域で繋がっている構成では、半導体層１９のリークにより、画素電極２４に保持されている電荷が逃げてしまうために好ましくない。
【０１０７】
そこで、ゲート電極２６がない領域では、データ配線１９・ドレイン電極２１の下の半導体層１９とソース電極２０の下の半導体層１９は、切り離すようパッシベーション膜２８のパターニングを行う。
【０１０８】
また、ゲート配線１７とデータ配線１９のショートを防ぐために、データ配線、ドレイン・ソース電極パターンよりも半導体パターンの方を大きくしている。
【０１０９】
また、ゲート配線１７の上（ａ−ＳｉＴＦＴ部以外）のゲート絶縁膜２７・半導体層１９・パッシベーション膜２８は、全て除去され、除去後は、オーバーコート層により被覆され保護されている。このオーバーコート層は、ＴＦＴ基板の段差を被覆し平坦化する機能を有すると共に、ゲート配線１７を保護し半導体層１９の端部を保護して、ａ−ＳｉＴＦＴ１６のサイドリークを抑制する機能も有する。
【０１１０】
このように、この発明によれば、透明絶縁性基板上にゲート電極を形成した後、ゲート絶縁膜、更に半導体層を全面に形成し、その上にドレイン電極をパターニングして、その上にパッシベーション膜を形成し、その後、トランジスタ領域の分離とコンタクトスルーホールを同時に形成する。
【０１１１】
つまり、パッシベーション膜、アイランド及びコンタクトを形成するフォトリソグラフィ工程を一つの工程に統合したことにより、平坦化層形成工程、或いはカラーフィルタ層やオーバーコート層形成工程を削減することができるため、製造工程が複雑化せず生産性の低下をもたらさない。
【０１１２】
よって、アクティブマトリクス基板に有機膜を設けることによって液晶表示装置の性能を高めることができる、有機層間分離型やカラーフィルタオンＴＦＴ（ＣＯＴ）型或いは反射型のアクティブマトリクス型液晶表示装置を、低コスト・高スループットで作成することができる。
【０１１３】
以上説明したように、この発明によれば、透明絶縁性基板の上に、ゲート電極、ゲート絶縁膜、半導体層、ソース電極及びドレイン電極、パッシベーション膜を積層して形成された液晶表示装置用トランジスタ基板は、データ配線及びドレイン電極の下の半導体層と、ソース電極の下の半導体層が切り離された構造を有することになるので、トランジスタ基板に有機膜を設けて性能を高めた液晶表示装置を、より少ない製造工程数により製造することができ、生産性を向上させることができる。
【０１１４】
また、この発明に係る液晶表示装置用トランジスタ基板の製造方法により、上記液晶表示装置用トランジスタ基板を実現することができる。
【符号の説明】
【０１１５】
１０  表示パネル
１０ａ  表示部
１１  ＴＦＴ基板
１２  対向基板
１３  ゲート端子
１４  データ端子
１５  引き出し配線
１５ａ  ゲート側の引き出し配線
１５ｂ  データ側の引き出し配線
１６  ａ−ＳｉＴＦＴ
１７  ゲート配線
１８  データ配線
１９  半導体層
２０  ソース電極
２１，３７  ドレイン電極
２２  ストレージ配線
２３，３５  コンタクトスルーホール
２４  画素電極
２５，３１  透明絶縁性基板
２６  ゲート電極
２７  ゲート絶縁膜
２８  パッシベーション膜
２９  平坦化層
３０  液晶層
３２  遮光層
３３  共通電極
３４  ストレージ電極
３６  カラーフィルタ層
３９  凹凸層
４０，４２  ベース柱
４１  反射電極
４３  オーバーコート層
【図１】
2011118422.tif 000003
【図２】
2011118422.tif 000004
【図３】
2011118422.tif 000005
【図４】
2011118422.tif 000006
【図５】
2011118422.tif 000007
【図６】
2011118422.tif 000008
【図７】
2011118422.tif 000009
【図８】
2011118422.tif 000010
【図９】
2011118422.tif 000011
【図１０】
2011118422.tif 000012
【図１１】
2011118422.tif 000013
【図１２】
2011118422.tif 000014
【図１３】
2011118422.tif 000015
【図１４】
2011118422.tif 000016
【図１５】
2011118422.tif 000017
【図１６】
2011118422.tif 000018
【図１７】
2011118422.tif 000019
【手続補正書】
【提出日】平成23年3月31日(2011.3.31)
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素を含む液晶表示装置であって、
前記の各画素は、画素電極が形成された画素電極形成領域と、前記画素電極に接続された薄膜トランジスタが形成された薄膜トランジスタ形成領域とを含み、
前記薄膜トランジスタは、チャネルとして機能する半導体層と、前記画素電極に接続するための端子部と、該薄膜トランジスタを覆うために形成されたパッシベーション無機絶縁層と、該パッシベーション無機絶縁層を覆う透明有機絶縁層とを含み、
前記画素電極形成領域は、複数のベース柱と、該複数のベース柱上の凹凸層とを含み、  前記半導体層は、前記チャネルから前記画素電極形成領域へ向かって前記端子部を越えて延在し、前記画素電極形成領域内で終端して、前記パッシベーション無機絶縁層の終端部にそろった終端部を形成し、
前記透明有機絶縁層は、前記半導体層の終端部および前記パッシベーション無機絶縁層の終端部を覆っている、液晶表示装置。
【請求項２】
前記画素電極は、前記透明有機絶縁層および前記パッシベーション無機絶縁層に形成されたコンタクトホールを介して前記薄膜トランジスタの前記端子部に接続している、請求項１に記載の液晶表示装置。
【請求項３】
前記凹凸層は、前記複数のベース柱を覆い、且つ前記複数のベース柱の間に形成されている、請求項１又は２に記載の液晶表示装置。
【請求項４】
前記画素電極は、前記凹凸層上に形成された反射型電極からなる、請求項１から３のいずれか一項に記載の液晶表示装置。
【請求項５】
前記画素電極は、前記凹凸層の外形に応じた形状を有している、請求項１から４のいずれか一項に記載の液晶表示装置。
【請求項６】
前記凹凸層は、透明感光性レジストを用いて形成される、請求項１から５のいずれか一項に記載の液晶表示装置。
【請求項７】
前記画素電極は、アルミニウム又は銀のスパッタ膜からなる、請求項１から６のいずれか一項に記載の液晶表示装置。
【請求項８】
前記液晶表示装置は、さらに透明絶縁基板を含み、該透明絶縁基板上に前記複数のベース柱が形成されている、請求項１から７のいずれか一項に記載の液晶表示装置。
【請求項９】
前記薄膜トランジスタは、さらに、前記透明絶縁基板上に形成されたゲート絶縁膜を含む、請求項８に記載の液晶表示装置。
【請求項１０】
前記複数のベース柱は、前記透明絶縁基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層上に形成された無機絶縁層を含む、請求項９に記載の液晶表示装置。
【請求項１１】
前記薄膜トランジスタは、前記透明有機絶縁層に形成されたコンタクトスルーホール及び前記パッシベーション無機絶縁層を貫通するコンタクトスルーホールを介して前記画素電極に接続するドレイン電極をさらに含む、請求項１から１０のいずれか一項に記載の液晶表示装置。
【請求項１２】
前記透明有機絶縁層は、透明アクリル樹脂からなる、請求項１から１１のいずれか一項に記載の液晶表示装置。
【請求項１３】
マトリクス状に配置された複数の画素を含む液晶表示装置であって、
前記の各画素は、画素電極が形成された画素電極形成領域と、前記画素電極に接続された薄膜トランジスタが形成された薄膜トランジスタ形成領域とを含み、
前記薄膜トランジスタは、チャネルとして機能する半導体層と、前記画素電極に接続するための端子部と、該薄膜トランジスタを覆うために形成されたパッシベーション層と、該パッシベーション層を覆う有機絶縁層とを含み、
前記画素電極形成領域は、複数のベース柱と、該複数のベース柱上の凹凸層とを含み、  前記半導体層は、前記チャネルから前記画素電極形成領域へ向かって前記端子部を越えて延在し、前記画素電極形成領域内で終端して、前記パッシベーション層の終端部にそろった終端部を形成し、
前記有機絶縁層は、前記半導体層の終端部および前記パッシベーション層の終端部を覆い、
前記液晶表示装置は、さらに透明絶縁基板を含み、該透明絶縁基板上に前記複数のベース柱が形成され、
前記薄膜トランジスタは、さらに、前記透明絶縁基板上に形成されたゲート絶縁膜を含み、
前記複数のベース柱は、前記透明絶縁基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層上に形成された無機絶縁層を含み、
前記絶縁層、前記半導体層、及び前記無機絶縁層は、それぞれ、前記薄膜トランジスタの前記ゲート絶縁膜、前記半導体層、及び前記パッシベーション層と同時に形成されたものである、液晶表示装置。
【請求項１４】
前記複数のベース柱は、角柱形状を有する、請求項１から１３のいずれか一項に記載の液晶表示装置。
【請求項１５】
絶縁基板と、
前記絶縁基板上に形成された複数のデータ配線と、
前記絶縁基板上に形成された複数のゲート配線とを含み、
前記複数のゲート配線および前記複数のデータ配線によって区画された領域により液晶表示装置の複数の画素が規定された、液晶表示装置用薄膜トランジスタアレイ基板であって、
該薄膜トランジスタアレイ基板は、
前記絶縁基板上に複数形成され前記複数の画素のそれぞれに形成された薄膜トランジスタと、
前記複数の画素のそれぞれにおいて、前記薄膜トランジスタと隣り合うように形成された複数のベース柱と、
前記複数のベース柱上に形成された有機絶縁層からなる凹凸層と、
前記凹凸層上に形成された画素電極とを含み、
前記薄膜トランジスタは、
前記絶縁基板上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成された半導体層と、
前記半導体層上に形成されたパッシベーション無機絶縁層とを含む、液晶表示装置用薄膜トランジスタアレイ基板。
【請求項１６】
前記複数のベース柱は、前記絶縁基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層上に形成された無機絶縁層を含む、請求項１５に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項１７】
前記凹凸層は、透明アクリル樹脂からなり、前記パッシベーション無機絶縁層を覆っている、請求項１５又は１６に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項１８】
絶縁基板と、
前記絶縁基板上に形成された複数のデータ配線と、
前記絶縁基板上に形成された複数のゲート配線とを含み、
前記複数のゲート配線および前記複数のデータ配線によって区画された領域により液晶表示装置の複数の画素が規定された、液晶表示装置用薄膜トランジスタアレイ基板であって、
該薄膜トランジスタアレイ基板は、
前記絶縁基板上に複数形成され前記複数の画素のそれぞれに形成された薄膜トランジスタと、
前記複数の画素のそれぞれにおいて、前記薄膜トランジスタと隣り合うように形成された複数のベース柱と、
前記複数のベース柱上に形成された凹凸層と、
前記凹凸層上に形成された画素電極とを含み、
前記薄膜トランジスタは、
前記絶縁基板上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成された半導体層と、
前記半導体層上に形成されたパッシベーション層とを含み、
前記複数のベース柱は、前記絶縁基板上に形成された絶縁層と、前記絶縁層上に形成された半導体層と、前記半導体層上に形成された無機絶縁層を含み、
前記絶縁層、前記半導体層、及び前記無機絶縁層は、それぞれ、前記薄膜トランジスタの前記ゲート絶縁膜、前記半導体層、及び前記パッシベーション層と同時に形成されたものである、液晶表示装置用薄膜トランジスタアレイ基板。
【請求項１９】
前記複数のベース柱は、角柱形状を有する、請求項１７又は１８に記載の液晶表示装置用薄膜トランジスタアレイ基板。
【請求項２０】
絶縁基板上に複数のデータ配線を形成する工程と、
前記絶縁基板上に複数のゲート配線を形成する工程とを含み、
前記複数のゲート配線および前記複数のデータ配線によって区画された領域により液晶表示装置の複数の画素が規定された、液晶表示装置用薄膜トランジスタアレイ基板の製造方法であって、
前記絶縁基板上に、前記複数の画素のそれぞれに薄膜トランジスタを形成する工程と、
前記複数の画素のそれぞれにおいて、前記薄膜トランジスタと隣り合うように複数のベース柱を形成する工程と、
前記複数のベース柱上に、有機絶縁層からなる凹凸層を形成する工程と、
前記凹凸層上に画素電極を形成する工程とを含み、
前記薄膜トランジスタの形成工程は、
前記絶縁基板上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に半導体層を形成する工程と、
前記半導体層上にパッシベーション無機絶縁層を形成する工程とを含む、液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項２１】
前記複数のベース柱の形成工程は、
前記絶縁基板上に絶縁層を形成する工程と、
前記絶縁層上に半導体層を形成する工程と、
前記半導体層上に無機絶縁層を形成する工程とを含む、請求項２０に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項２２】
絶縁基板上に複数のデータ配線を形成する工程と、
前記絶縁基板上に複数のゲート配線を形成する工程とを含み、
前記複数のゲート配線および前記複数のデータ配線によって区画された領域により液晶表示装置の複数の画素が規定された、液晶表示装置用薄膜トランジスタアレイ基板の製造方法であって、
前記絶縁基板上に、前記複数の画素のそれぞれに薄膜トランジスタを形成する工程と、
前記複数の画素のそれぞれにおいて、前記薄膜トランジスタと隣り合うように複数のベース柱を形成する工程と、
前記複数のベース柱上に凹凸層を形成する工程と、
前記凹凸層上に画素電極を形成する工程とを含み、
前記薄膜トランジスタの形成工程は、
前記絶縁基板上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に半導体層を形成する工程と、
前記半導体層上にパッシベーション層を形成する工程とを含み、
前記複数のベース柱の形成工程は、
前記絶縁基板上に絶縁層を形成する工程と、
前記絶縁層上に半導体層を形成する工程と、
前記半導体層上に無機絶縁層を形成する工程とを含み、
前記絶縁層の形成工程と、前記半導体層の形成工程と、前記無機絶縁層の形成工程は、それぞれ、前記薄膜トランジスタの前記ゲート絶縁層の形成工程、前記半導体層の形成工程、及び前記パッシベーション層の形成工程と同時に行われる、液晶表示装置用薄膜トランジスタアレイ基板の製造方法。
【請求項２３】
前記複数のベース柱は、角柱形状を有する、請求項２０から２２のいずれか一項に記載の液晶表示装置用薄膜トランジスタアレイ基板の製造方法。