(57)【要約】【課題】メモリに格納された画像データを読み出して拡大処理する際に、拡大された画像データを出力する時間をなるべく短縮する制御装置、画像読取装置、画像形成装置、及び、制御方法を提供すること。【解決手段】画像データが有する一のラインを複数回繰り返して用いることにより前記画像データの拡大画像データを生成する画像拡大部と、前記画像データが格納された記憶部から該画像データを読み出し、前記画像拡大部に対し、前記画像データに対する前記拡大画像データの拡大率に基づく前記ライン毎の使用回数に対応する時間隔により、前記画像データをライン毎に出力する制御部と、を有する。【選択図】図１６
2011055214.tif 000002
【特許請求の範囲】
【請求項１】
画像データが有する一のラインを複数回繰り返して用いることにより前記画像データの拡大画像データを生成する画像拡大部と、
前記画像データが格納された記憶部から該画像データを読み出し、前記画像拡大部に対し、前記画像データに対する前記拡大画像データの拡大率に基づく前記ライン毎の使用回数に対応する時間隔により、前記画像データをライン毎に出力する制御部と、
を有することを特徴とする制御装置。
【請求項２】
前記制御部は、前記使用回数に対応する時間隔を制御する制御信号を生成することを特徴とする請求項１記載の制御装置。
【請求項３】
前記制御部は、前記使用回数に対応する時間隔を制御する制御信号を入力する入力部を有することを特徴とする請求項１記載の制御装置。
【請求項４】
前記時間隔は、前記拡大画像データ又は前記画像データの一ラインに対応する時間の整数倍であることを特徴とする請求項１ないし３何れか一項に記載の制御装置。
【請求項５】
前記拡大率を設定する拡大率設定部を有し、
前記拡大率は、前記画像データと前記拡大画像データとの画像の一辺の長さ比において、２のべき乗の値と、２のべき乗の値以外の値と、を含むことを特徴とする請求項１ないし３何れか一項に記載の制御装置。
【請求項６】
前記制御部が、一つの半導体デバイスで構成されることを特徴とする請求項１ないし５何れか一項に記載の制御装置。
【請求項７】
原稿上に形成された画像を光学的に読み取って生成された画像データを格納する記憶部と、
前記画像データが有する一のラインを複数回繰り返して用いることにより前記画像データの拡大画像データを生成する画像拡大部と、
前記記憶部から前記画像データを読み出し、前記画像拡大部に対し、前記画像データに対する前記拡大画像データの拡大率に基づく前記ライン毎の使用回数に対応する時間隔により、前記画像データをライン毎に出力する制御部と、
を有することを特徴とする画像読取装置。
【請求項８】
原稿上に形成された画像を光学的に読み取って生成された画像データを格納する記憶部と、
前記画像データが有する一のラインを複数回繰り返して用いることにより前記画像データの拡大画像データを生成する画像拡大部と、
前記記憶部から前記画像データを読み出し、前記画像拡大部に対し、前記画像データに対する前記拡大画像データの拡大率に基づく前記ライン毎の使用回数に対応する時間隔により、前記画像データをライン毎に出力する制御部と、
画像を媒体上に形成する画像形成部における前記画像データのライン毎の処理の時間隔に基づいて、前記画像拡大部から出力される画像データを前記画像形成部に対して出力する出力制御部と、
を有することを特徴とする画像形成装置。
【請求項９】
原稿上に形成された画像を光学的に読み取って生成された画像データを記憶部に格納する格納ステップと、
前記画像データが有する一のラインを複数回繰り返して用いることにより前記画像データの拡大画像データを生成する画像拡大ステップと、
前記記憶部から前記画像データを読み出し、前記画像拡大部に対し、前記画像データに対する前記拡大画像データの拡大率に基づく前記ライン毎の使用回数に対応する時間隔により、前記画像データをライン毎に出力する出力ステップと、
を有することを特徴とする画像読取装置の制御方法。
【請求項１０】
前記使用回数に対応する時間隔を制御する制御信号を取得する制御信号取得ステップを有することを特徴とする請求項９記載の画像読取装置の制御方法。
【請求項１１】
前記時間隔は、前記拡大画像データ又は前記画像データの一ラインに対応する時間の整数倍であることを特徴とする請求項９又は１０記載の画像読取装置の制御方法。
【請求項１２】
前記拡大率を設定する拡大率設定部を有し、
前記拡大率は、前記画像データと前記拡大画像データとの画像の一辺の長さ比において、２のべき乗の値と、２のべき乗の値以外の値と、を含むことを特徴とする請求項９ないし１１何れか一項に記載の画像読取装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御装置、画像読取装置、画像形成装置、及び、画像読取装置の制御方法に関する。
【背景技術】
【０００２】
従来から、入力される画像データをメモリに格納した後、メモリから画像データを読み出して画像処理を施し、出力するスキャナ装置等の技術がある。例えば、両面読み取りを行う画像読取装置のうち、表面用と裏面用の２つの読み取り手段を用いる構成の場合には、読み取った画像データをメモリに蓄積した後、片面ずつメモリから画像データを読み出して画像処理を行う。
【０００３】
例えば、特開２００５−２１０２６８号公報（特許文献１）には、両面の画像の濃度を略同等にする補正部を設けた画像読み取り装置が開示されている。特許文献１に開示の画像読み取り装置では、裏面側の画像データを格納するメモリを設け、表面側の画像データに対する画像処理を、裏面側の画像データに対応づけている。
【０００４】
また例えば、特開２００２−１９９１７０号公報（特許文献２）には、単位時間あたりに読み取る画像データの量と、読み取った画像データを単位時間あたりに転送する量と、を異ならせることにより、両面の画像の読み取りとデータの転送を高速に行う画像読取装置が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献に記載の画像読み取り装置等の発明では、特に読み取った画像データに対する拡大処理の際に、処理時間を短縮することについては、考慮されていない。拡大処理は、画像データの一のラインを複数回用いて実現される。したがって、用いられる画像データのラインを、拡大処理を行う処理部に対して適切な時間間隔で出力することにより、処理時間を好適に制御することができる。
【０００６】
本発明は、上記の点に鑑みて、これらの問題を解消するために発明されたものであり、メモリに格納された画像データを読み出して拡大処理する際に、拡大された画像データを出力する時間をなるべく短縮する制御装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の制御装置は次の如き構成を採用した。
【０００８】
本発明の制御装置は、画像データが有する一のラインを複数回繰り返して用いることにより前記画像データの拡大画像データを生成する画像拡大部と、前記画像データが格納された記憶部から該画像データを読み出し、前記画像拡大部に対し、前記画像データに対する前記拡大画像データの拡大率に基づく前記ライン毎の使用回数に対応する時間隔により、前記画像データをライン毎に出力する制御部と、を有する構成とすることができる。
【０００９】
これにより、メモリに格納された画像データを読み出して拡大処理する際に、拡大された画像データを出力する時間をなるべく短縮する制御装置を提供することができる。
【００１０】
なお、上記課題を解決するため、本発明は、上記制御装置を有する画像読取装置、画像形成装置、又は、その画像読取装置における制御方法としてもよい。
【発明の効果】
【００１１】
本発明の制御装置、画像読取装置、画像形成装置、及び、画像読取装置の制御方法によれば、メモリに格納された画像データを読み出して拡大処理する際に、拡大された画像データを出力する時間を短縮する制御装置、画像読取装置、画像形成装置、及び、画像読取装置の制御方法を提供することが可能になる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本実施の形態に係る画像読取装置を含む複合機の概観を示す図である。
【図２】図２は、両面読取ユニットの例を示す図である。
【図３】図３は、本実施の形態に係る画像読取装置が有する制御部の機能ブロックを示す図である。
【図４】図４は、読み取った画像データを拡大する際の画像データの流れを示す図である。
【図５】図５は、バッファメモリ６に格納される画像データの例を示す図である。
【図６】図６は、拡大処理の前と後との画像データの例を示す図である。
【図７】図７は、各部において入出力される、画像データと、画像データに係る信号を示す図である。
【図８】図８は、従来のＢＭＣＮＴ６０の構成を示す図である。
【図９】図９は、従来の構成における等倍処理の際の信号を示すタイミングチャートである。
【図１０】図１０は、従来の構成における２倍処理の際の信号を示すタイミングチャートである。
【図１１】図１１は、従来の構成における４倍処理の際の信号を示すタイミングチャートである。
【図１２】図１２は、従来の構成における１４１％拡大処理の際の信号を示すタイミングチャートである。
【図１３】図１３は、制御信号ＳＦＭの例を示す図である。
【図１４】図１４は、拡大率とバッファメモリ６から読み出される画像データの転送時間との相関を表す図である。
【図１５−１】図１５−１は、等倍処理の際の制御信号の例である。
【図１５−２】図１５−２は、拡大率が２００％の拡大処理を行う際の制御信号の例である。
【図１５−３】図１５−３は、拡大率が３００％の拡大処理を行う際の制御信号の例である。
【図１５−４】図１５−４は、拡大率が４００％の拡大処理を行う際の制御信号の例である。
【図１５−５】図１５−５は、拡大率が１４１％の拡大処理を行う際の制御信号の例である。
【図１６】図１６は、本実施の形態に係るＢＭＣＮＴ５１の機能構成の例を示す図である。
【図１７】図１７は、送信タイミング生成制御部５６０の機能を実現する回路の構成の例を示す図である。
【図１８】図１８は、本実施の形態に係るＢＭＣＮＴ５２の機能構成の例を示す図である。
【図１９】図１９は、ＢＭＣＮＴ５１を有する制御部９０における、画像データの入出力のタイミングを表す図である。
【図２０】図２０は、ＢＭＣＮＴ５２を有する制御部９０における、画像データの入出力のタイミングを表す図である。
【図２１】図２１は、ＢＭＣＮＴ５１により実行される画像読取装置の制御方法を示すフロー図である。
【図２２】図２２は、ＢＭＣＮＴ５２により実行される画像読取装置の制御方法を示すフロー図である。
【図２３】図２３は、削減される転送時間の例を示す図である。
【発明を実施するための形態】
【００１３】
〔本発明の実施の形態〕
以下、本実施の形態を図面に基づき説明する。
【００１４】
〔本実施の形態〕
図１は、本実施の形態に係る画像読取装置を含む複合機の概観を示す図である。図１の複合機１００は、自動原稿送り機（以下、「ＡＤＦ」という。）１１０、操作ボード１２０、スキャナ１３０、プリンタ１４０、及び、給紙バンク１６０を有する。自動原稿送り装置１１０は、セットされた原稿を搬送路に導き、スキャナ１３０により原稿から画像データを読み取らせる。
【００１５】
操作ボード１２０は、複合機１００に対する指示の入力等を促す画面を表示し、操作者による入力を受け付ける。スキャナ１３０は、原稿に形成された画像を光学的に読み取った信号を出力する。プリンタ１４０は、画像を媒体上に形成して出力する。給紙バンク１６０は、複合機１００が用いる媒体を格納する。また、図示しないフィニッシャは、画像が形成された媒体に対して、ステープル処理等の綴り処理、及び、ソート等の処理を行う。
【００１６】
複合機１００は、また、パソコン２００と接続され、さらにＰＢＸ３００を介してファクシミリ電話回線ＰＮに接続される。
【００１７】
図２は、両面読取ユニットの例を示す図である。図２の両面読取ユニットは、原稿が搬送路を所定順に１回通過する際に、その原稿の両面を読み取る。図２の例は、コンタクトイメージセンサ１１１及びスキャンユニット１３１の２つの読取手段を有する。コンタクトイメージセンサ１１１は、ＡＤＦ１１０の中に設けられ、原稿の裏面を読み取る。スキャンユニット１３１は、原稿の表面を読み取る。スキャンユニット１３１は、ミラーｍ１、ミラーｍ２、及び、ミラーｍ３により導かれる光源からの反射光を、ＣＣＤにより読み取る。
【００１８】
図３は、本実施の形態に係る画像読取装置が有する制御部の機能ブロックを示す図である。図３の制御部９０は、読取ユニット１、センサーボードユニット２、読取ユニット３、センサーボードユニット４、バッファメモリコントローラ（以下、「ＢＭＣＮＴ」という。）５０、バッファメモリ６、画像処理プロセッサ（以下、「ＩＰＰ」という。）７、画像データ制御部（以下、「ＣＤＩＣ」という。）８、ビデオデータ制御部９、作像ユニット１０、パラレルバス１１、画像メモリアクセス制御部（以下、「ＩＭＡＣ」という。）１２、システムコントローラ１３、ハードディスク１４、メモリ１５、操作パネル１７、ＲＯＭ１８、ＦＣＵ１９、シリアルバス２１、プロセスコントローラ２２、ＲＡＭ２３、及び、ＲＯＭ２４を有する。
【００１９】
読取ユニット１は、原稿の表面を読み取り、信号をセンサーボードユニット２に対して出力する。センサーボードユニット２は、読取ユニット１により読み取られた信号から画像データを生成してＢＭＣＮＴ５０に対して出力する。読取ユニット３は、原稿の裏面を読み取り、信号をセンサーボードユニット４に対して出力する。センサーボードユニット４は、読取ユニット３により読み取られた信号から画像データを生成してＢＭＣＮＴ５０に対して出力する。
【００２０】
ＢＭＣＮＴ５０は、センサーボードユニット２及びセンサーボードユニット４から入力される画像データを、バッファメモリ６に格納させ、また、バッファメモリ６に格納された画像データを、ＩＰＰ７に対して出力させる。ＢＭＣＮＴ５０は、バッファメモリ６に格納された画像データのうち、先ず原稿の表面の画像データ（以下、「表面データ」という。）を読み出してＩＰＰ７に対して出力し、次に原稿の裏面の画像データ９（以下、「裏面データ」という。）を読み出してＩＰＰ７に対して出力する。
【００２１】
ＩＰＰ７は、画像データに対して、画像処理を行う。ＩＰＰ７が行う画像処理は、読取ユニットやセンサーボードユニット等により読み取られた画像データに対するスキャナ補正等である。ＩＰＰ７は、画像処理された画像データを、ＣＤＩＣ８に対して出力する。ＩＰＰ７は、また、ＣＤＩＣ８から入力される画像データを、ビデオデータ制御部９に対して出力する。
【００２２】
ビデオデータ制御部９は、作像ユニット１０に入力する画像データを制御する。作像ユニット１０は、図示しないドラム上に画像を形成させる。ドラム上に形成された画像は、媒体上に転写され定着される。
【００２３】
ＣＤＩＣ８は、ＩＰＰ７から入力される画像データに対して拡大処理を行う。ＣＤＩＣ８は、また、画像データの圧縮処理及び伸張処理を行う。ＣＤＩＣ８は、また、印刷する画像データをＩＰＰ７に対して出力する。ＣＤＩＣ８は、また、パラレルバス１１に対するインタフェースの処理、システムコントローラ１３とプロセスコントローラ２２との間の通信を行う。
【００２４】
ＩＭＡＣ１２は、システムコントローラ１３の制御により各種の処理を行う。ＩＭＡＣ１２は、メモリ１５のアクセス制御を行う。ＩＭＡＣ１２は、ネットワークへの接続を制御し、ネットワークを介して接続された図示しないＰＣの印刷データを画像データに展開し、その画像データに対する圧縮処理及び伸張処理を行う。
【００２５】
システムコントローラ１３は、システム全体を制御し、各リソースの起動を管理する。ハードディスク１４及びメモリ１５は、画像データが格納される。操作パネル１７は、操作者からの指示等が入力される。これにより、複合機の機能が選択され、コピー機能、スキャナ機能等の処理内容が設定される。ＲＯＭ１８は、システムコントローラ１３が実行するプログラムを格納する。ＦＣＵ１９は、ファクシミリ回線への接続を行い、ファクシミリデータの送受信を行う。
【００２６】
プロセスコントローラ２２は、画像データの流れを制御する。プロセスコントローラ２２及びシステムコントローラ１３により、複数ジョブを並行に動作させることができる。より詳細には、コピー機能、スキャナ機能、プリンタ出力機能等が並行に動作させる際に、読取ユニット１、読取ユニット３、作像ユニット１０、及び、パラレルバス１１のリソース管理を行い、各ジョブに対し、これらのリソースの使用権を割り振る。
【００２７】
ＲＡＭ２３及びＲＯＭ２４は、プロセスコントローラ２２が実行するプログラム等を格納する。
【００２８】
図４は、読み取った画像データを拡大する際の画像データの流れを示す図である。図４において、図３に比して追加された矢印Ｓ１からＳ６は、画像データの流れの各ステップを示す。ステップＳ１では、読取ユニット１から、表面の画像の信号が入力され、センサーボードユニット２により表面の画像データが生成される。生成された画像データは、ＢＭＣＮＴ５０の制御により、バッファメモリ６に格納される。
【００２９】
ステップＳ１に続いてステップＳ２に進み、読取ユニット３から、裏面の画像の信号が入力され、センサーボードユニット４により裏面の画像データが生成される。生成された画像データは、ＢＭＣＮＴ５０の制御により、バッファメモリ６に格納される。
【００３０】
ステップＳ２に続いてステップＳ３に進み、ＢＭＣＮＴ５０が、バッファメモリ６に格納された表面データを読み出して、ＩＰＰ７に対して出力する。表面データは、ＣＤＩＣ８で拡大処理され、ＩＭＡＣ１２によりメモリ１５に格納される。続いて、ＢＭＴＣＮＴ５が、バッファメモリに格納された裏面データを読み出して、ＩＰＰ７側７に対して出力する。裏面データは、ＣＤＩＣ８で拡大処理され、ＩＭＡＣ１２によりメモリ１５に格納される。
【００３１】
ステップＳ３に続いてステップＳ４に進み、ＩＭＡＣ１２が、メモリ１５に格納された表面データ及び裏面データを読み出して、ハードディスク１４に格納させる。なお、ステップＳ４は省略されてもよい。また、ステップＳ３及びステップＳ４は、表面データ及び裏面データのそれぞれについて、連続して行われてもよい。より詳細には、表面データがメモリ１５に格納された後に、メモリ１５から表面データが読み出されてハードディスク１４に格納され、続いて、裏面データがメモリ１５に格納された後に、メモリ１５から裏面データが読み出されてハードディスク１４に格納されてもよい。
【００３２】
ステップＳ３又はステップＳ４に続いてステップＳ５に進み、ＩＭＡＣ１３が、メモリ１５又はハードディスク１４に格納された表面データ及び裏面データを読み出し、ネットワークを介して接続されたＰＣに対して出力する。
【００３３】
また、ステップＳ３又はステップＳ４に続いてステップＳ６に進んでもよい。ステップＳ６では、ＦＣＵ１９が、メモリ１５又はハードディスク１４に格納された表面データ及び裏面データを読み出して、ファクシミリデータとして送信される。
【００３４】
図５は、バッファメモリ６に格納される画像データの例を示す図である。図５では、メモリの１つの領域に、表面データと裏面データとが格納されている。図示の領域は、５１２ＭＢであり、それぞれ、２５６ＭＢずつが、表面データと裏面データとに割り当てられている。
【００３５】
図示の領域に格納されている表面データ及び裏面データは、それぞれ、２１８ＭＢずつであり、表面データの領域の３８ＭＢ、裏面データの領域の３８ＭＢが空き領域となっている。
【００３６】
図６は、拡大処理の前と後との画像データの例を示す図である。原稿ｃ１は、拡大前の原稿であり、Ａ６サイズである。コピーｃ２は、Ａ５サイズに拡大された例、コピーｃ３は、Ａ４サイズに拡大された例、コピーｃ４は、Ａ３サイズに拡大された例、コピーｃ５は、Ａ２サイズに拡大された例である。
【００３７】
図６の例では、Ａ６サイズからＡ５サイズへのコピーｃ２が原稿の２倍、Ａ６サイズからＡ４サイズへのコピーｃ３が原稿の約４倍の面積となる。また、Ａ６サイズからからＡ３サイズへのコピーｃ４が原稿の約８倍、Ａ６サイズからＡ２サイズへのコピーｃ５が原稿の１６倍の面積となる。
【００３８】
図７は、ＢＭＣＮＴ５０、ＩＰＰ７、ＣＤＩＣ８、及び、ＩＭＡＣ１２の間で入出力される、画像データと、画像データに係る信号を示す図である。ＢＭＣＮＴ５０からＩＰＰ７に対して出力される画像データの信号は、Ｂ２Ｉ＿ＲＤ、Ｂ２Ｉ＿ＧＤ、及び、Ｂ２Ｉ＿ＢＤの３コンポーネント分である。これらの信号は、それぞれ、８ビットのバス幅を有する。なお、「Ｂ２Ｉ」は、ＢＭＣＮＴ５０からＩＰＰ７への出力を表す。
【００３９】
ＢＭＣＮＴ５０からＩＰＰ７に対しては、さらに、Ｂ２Ｉ＿ＦＧＡＢＥＢ及びＢ２Ｉ＿ＬＳＹＮＣＢの２つの同期信号が出力される。これらの同期信号は、それぞれ、画像データの開始と終了のタイミング、及び、画像データに含まれる１のラインの開始と終了のタイミングに同期している。これらの同期信号が「アクティブ」を表す値の時に出力されるＢ２Ｉ＿ＲＤ、Ｂ２Ｉ＿ＧＤ、及び、Ｂ２Ｉ＿ＢＤの信号の値が、それぞれ、赤、緑、青の画素値を有する。
【００４０】
ＩＰＰ７からＣＤＩＣ８に対しては、ＩＰＰ７に入力された信号と同種の、Ｉ２Ｃ＿ＲＤ、Ｉ２Ｃ＿ＧＤ、及び、Ｉ２Ｃ＿ＢＤの３コンポーネント分の画像データ、並びに、Ｉ２Ｃ＿ＦＧＡＴＥＢ、及び、Ｉ２Ｃ＿ＬＳＹＮＣＢの２つの同期信号が出力される。なお、「Ｉ２Ｂ」は、ＩＰＰ７からＣＤＩＣ８への出力を表す。
【００４１】
また、ＣＤＩＣ８からＩＭＡＣ１２に対しては、ＲＤ、ＧＤ、及び、ＢＤの３コンポーネント分の画像データが出力される。なお、図中、ＣＤＩＣ８からＩＭＡＣ１２への出力を「ＣＤＩＣ→ＩＭＡＣ」と表記する。
【００４２】
本実施の形態に係るＢＭＣＮＴ５０の説明に先んじて、従来の構成によるＢＭＣＮＴ６０の構成及び作用について、図８ないし図１６を用いて説明する。図８のＢＭＣＮＴ６０は、制御部９０の中に、ＢＭＣＮＴ５０と置換された位置に設けられる。
【００４３】
ＢＭＣＮＴ６０は、表面画像入力制御部６１１、表メモリライト制御部６１３、裏面画像入力制御部６２１、裏メモリライト制御部６２３、メモリアクセス調停部６３０、メモリＩ／Ｆ制御部６３１、メモリリード制御部６４０、及び、コマンド制御部６５０を有する。
【００４４】
表面画像入力制御部６１１は、センサーボードユニット２からの表面データの入力を制御する。表メモリライト制御部６１３は、表面データをバッファメモリ６に書き込む制御をする。裏面画像入力制御部６２１は、センサーボードユニット４からの入力を制御する。裏メモリライト制御部６２３は、裏面データをバッファメモリ６に書き込む制御をする。
【００４５】
メモリアクセス調停部６３０は、バッファメモリ６に対する表メモリライト制御部６１３及び裏メモリライト制御部６２３による書き込み、及び、バッファメモリ６からのメモリリード制御部６４０による読み出しを調停する。メモリＩ／Ｆ制御部６３１は、バッファメモリ６に対するインタフェース処理を行う。
【００４６】
メモリリード制御部６４０は、バッファメモリ６から表面データ及び裏面データを読み出す制御をする。コマンド制御部６５０は、メモリリード制御部６４０に対し、読み出しのタイミングを制御する制御信号ＳＦＭを出力する。
【００４７】
図９ないし図１２は、ＢＭＣＮＴ６０を含む構成により、バッファメモリ６から読み出された信号がＩＰＰ７に出力され、さらに、ＣＤＩＣ８が拡大処理を行った後に、ＩＭＡＣ１２に出力されるタイミングを示す図である。
【００４８】
図９は、等倍処理の例であり、バッファメモリ６から読み出されてＩＰＰ７に入力される信号、Ｂ２Ｉ＿ＲＤ等のライン毎の周期と、ＩＰＰ７からＣＤＩＣ８に出力される信号、Ｉ２Ｃ＿ＲＤ等のライン毎の周期と、ＣＤＩＣ８からＩＭＡＣ１２に出力される信号ＣＤＩＣ→ＩＭＡＣのライン毎の周期と、が全て同一である。
【００４９】
図１０は、２倍に拡大する処理の例であり、バッファメモリ６から読み出されてＩＰＰ７に入力される信号、Ｂ２Ｉ＿ＲＤ等のライン毎の周期と、ＩＰＰ７からＣＤＩＣ８に出力される信号、Ｉ２Ｃ＿ＲＤ等のライン毎の周期とが同一であり、ＣＤＩＣ８からＩＭＡＣ１２に出力される信号ＣＤＩＣ→ＩＭＡＣのライン毎の周期は、これらの半分である。これにより、バッファメモリ６から読み出される１つのラインが、２回ずつ用いられる拡大処理を実現することができる。
【００５０】
図１１は、４倍に拡大する処理の例であり、バッファメモリ６から読み出されてＩＰＰ７に入力される信号、Ｂ２Ｉ＿ＲＤ等のライン毎の周期と、ＩＰＰ７からＣＤＩＣ８に出力される信号、Ｉ２Ｃ＿ＲＤ等のライン毎の周期とが同一であり、ＣＤＩＣ８からＩＭＡＣ１２に出力される信号ＣＤＩＣ→ＩＭＡＣのライン毎の周期は、これらの１／４である。これにより、バッファメモリ６から読み出される１つのラインが、４回ずつ用いられる拡大処理を実現することができる。
【００５１】
図１２は、約１．４倍（１４１％）に拡大する処理の例である。この処理は、拡大前のライン１本に対し、拡大後のライン１．４本が相当する。実際には、拡大前のライン数と拡大後のライン数とが整数比になるように、拡大後のラインが出力される周期がばらつく。
【００５２】
図１２において、バッファメモリ６から読み出されてＩＰＰ７に入力される信号、Ｂ２Ｉ＿ＲＤ等のライン毎の周期と、ＩＰＰ７からＣＤＩＣ８に出力される信号、Ｉ２Ｃ＿ＲＤ等のライン毎の周期とが同一である。ＣＤＩＣ８からＩＭＡＣ１２に出力される信号ＣＤＩＣ→ＩＭＡＣのライン毎の周期は、ラインによって異なっている。これにより、バッファメモリ６から読み出される１つのラインが、平均して約１．４回ずつ用いられる拡大処理を実現することができる。
【００５３】
図１３は、コマンド制御部６５０からメモリリード制御部６４０に対して出力される制御信号ＳＦＭの例を示す図である。制御信号ＳＦＭは、２ビットを有する。値「００」及び「０１」は、等倍又は縮小の際に出力される。値「１０」は、拡大率が１０１％から２００％以下の場合に出力される。値「１１」は、拡大率が２０１％から４００％以下の場合に出力される。
【００５４】
図１４は、拡大率とバッファメモリ６から読み出される画像データの転送時間との相関を表す図である。図１４の相関は、図１３の制御信号ＳＦＭに対応して画像データが読み出される際の例を示す。図１４において、拡大率１００％の場合の転送時間を１．０とすると、拡大率が１００％を超えて２００％以下の場合（範囲ｒ１）は、転送時間が２．０となり、拡大率が２０１％以上４００％以下の場合（範囲ｒ２）は、転送時間が４．０となる。
【００５５】
したがって、制御信号ＳＦＭは、拡大率が１００％以下の場合、拡大率が１０１％以上２００％以下の場合、及び、拡大率が２０１％以上４００％の場合、の３つの場合に対応づけられる。この制御信号ＳＦＭにより、図９ないし図１２に示すタイミングチャートに含まれているＢ２Ｉ＿ＲＤ等の、ＢＭＣＮＴ５から出力される画像データのタイミング制御を実現することができる。
【００５６】
図１５−１ないし図１５−５は、拡大制御を行う際に用いられる制御信号の例を示す図である。これらの制御信号は、ＣＤＩＣ８において用いられる。図１５−１ないし図１５−１は、制御信号ａ及び制御信号ｂの２つの制御信号の値が、１６進表示及び２進表示で示されている。これらの制御信号は、拡大処理をした後の画像データに含まれるライン毎に対応している。本実施例では、制御信号ａは、１ビットの２値であり、制御信号ｂは、３ビットで８つの値を有する。
【００５７】
制御信号ａは、一の拡大処理後のラインを生成する際に用いるラインが、一つ前の処理と同じか否かを表す。制御信号ａの値が１の場合は、一つ前のラインを生成する処理と異なるラインを用いる。制御信号ａの値が０の場合は、一つ前のラインを生成する処理と同じラインを用いる。
【００５８】
制御信号ｂは、一の拡大処理後のラインを生成する際に用いるフィルタの位相を表す。制御信号ｂの値毎に、拡大処理を行うフィルタの位相又はフィルタ係数が異なる。これにより、同一のラインを用いる処理でも、画素毎に乗じるフィルタ係数を異ならせることができる。
【００５９】
図１５−１は、拡大率が１００％、すなわち等倍処理の際の制御信号の例である。拡大率が１００％の場合は、制御信号ａの値は１であり、制御信号ｂの値は０である。拡大率が１００の場合は、処理の際に、制御信号ａ及び制御信号ｂの値が全て同一である。
【００６０】
図１５−２は、拡大率が２００％の拡大処理を行う際の制御信号の例である。拡大率が２００％の場合は、一の拡大処理前のラインが、２つの拡大処理後のラインを生成する処理に用いられる。したがって、制御信号ａは、２ラインに一度、値１を有する。
【００６１】
図１５−３は、拡大率が３００％の拡大処理を行う際の制御信号の例である。拡大率が３００％の場合は、一の拡大処理前のラインが、３つの拡大処理後のラインを生成する処理に用いられる。したがって、制御信号ａは、３ラインに一度、値１を有する。
【００６２】
図１５−４は、拡大率が４００％の拡大処理を行う際の制御信号の例である。拡大率が４００％の場合は、一の拡大処理前のラインが、４つの拡大処理後のラインを生成する処理に用いられる。したがって、制御信号ａは、４ラインに一度、値１を有する。
【００６３】
図１５−５は、拡大率が１４１％の拡大処理を行う際の制御信号の例である。拡大率が１４１％の場合は、一の拡大処理前のラインが、平均して１．４個の拡大処理後のラインを生成する処理に用いられる。図１５−５の例では、制御信号ａの値が連続して１を有する箇所は、２ラインの場合と３ラインの場合とが混在している。これにより、一の拡大処理前のラインを平均して１．４回ずつ用いる処理を実現することができる。
【００６４】
図１６ないし図１８は、本実施の形態に係るＢＭＣＮＴ５１及びＢＭＣＮＴ５２の機能構成の例を示す図である。ＢＭＣＮＴ５１及びＢＭＣＮＴ５２は、図３の制御部９０におけるＢＭＣＮＴ５０と置き換えられる。
【００６５】
図１６は、ＢＭＣＮＴ５１の機能構成の例を示す。ＢＭＣＮＴ５１は、表面画像入力制御部５１１、表ＬＳＹＮＣ制御部５１２、表メモリライト制御部５１３、裏面画像入力制御部５２１、裏ＬＳＹＮＣ制御部５２２、裏メモリライト制御部５２３、メモリアクセス調停部５３０、メモリＩ／Ｆ制御部５３１、メモリリード制御部５４０、コマンド制御部５５０、及び、送信タイミング生成制御部５６０を有する。
【００６６】
ＢＭＣＮＴ５１が有する構成のうち、表面画像入力制御部５１１、裏面画像入力制御部５２１、メモリアクセス調停部５３０、及び、メモリＩ／Ｆ制御部５３１は、ＢＭＣＮＴ５０が有する同名の機能ブロックと同一の機能及び構成を有するので、ここでは説明を省略する。
【００６７】
表ＬＳＹＮＣ制御部５１２は、表面データをバッファメモリ６に格納する際のライン同期の制御を行う。裏ＬＳＹＮＣ制御部５２２は、裏面データをバッファメモリ６に格納する際のライン同期の制御を行う。表ＬＳＹＮＣ制御部５１２及び裏ＬＳＹＮＣ制御部５２２が制御するライン同期は、例えば、ライン毎に等間隔である。
【００６８】
表メモリライト制御部５１３は、表ＬＳＹＮＣ制御部５１２のライン同期制御により、表面データをバッファメモリ６に格納させる。裏メモリライト制御部５２３は、裏ＬＳＹＮＣ制御部５２２のライン同期制御により、裏面データをバッファメモリ６に格納させる。
【００６９】
送信タイミング生成制御部５６０は、ＢＭＣＮＴ５０からＩＰＰ７に対して画像データを送信する際の送信タイミングの制御信号を生成する。送信タイミング生成制御部５６０は、コマンド制御部５５０から入力される拡大率の情報に基づいて、制御信号を生成する。送信タイミング生成制御部５６０が生成する制御信号は、図１４及び図１５−１ないし図１５−５に示す制御信号ａである。これにより、ＣＤＩＣ８が拡大処理を行う際に用いるタイミングで、各ラインを出力することができる。
【００７０】
メモリリード制御部５４０は、バッファメモリ６から表面データ及び裏面データを読み出す制御を行う。メモリリード制御部５４０は、送信タイミング生成制御部５６０が生成した制御信号ａのタイミングにより、バッファメモリ６から画像データを読み出させる。
【００７１】
コマンド制御部５５０は送信タイミング生成制御部５６０に対し、制御信号ＳＦを出力する。制御信号ＳＦは、拡大率に係る情報を含み、より詳細には、拡大率の値そのものの情報を含む。なお、制御信号ＳＦが、拡大率の値そのものの情報の場合は、「変倍率ＳＦ」でもよい。
【００７２】
図１７は、送信タイミング生成制御部５６０の機能を実現する回路の構成の例を示す図である。図１７に示す送信タイミング生成制御部５６０は、ＴＣＮＴ３１、ＬＰＥＲＩＯＤ３２、比較器３３、及び、ＧＥＮ＿ａ３４の４つの回路を有する。ＴＣＮＴ３１は、ライン毎の出力周期を決定するカウンタである。ＴＣＮＴ３１は、ＩＮＣ＿ＴＣＮＴ及びＲＥＳ＿ＴＣＮＴの２つの入力信号により、ライン毎の出力周期を決定する制御信号Ｂを生成する。ＩＮＣ＿ＴＣＮＴは、ラインの出力周期カウンタをインクリメントさせる。ＲＥＳ＿ＴＣＮＴは、ラインの出力周期カウンタをリセットさせる。
【００７３】
ＬＰＥＲＩＯＤ３２は、ラインデータの出力周期を制御するカウンタである。ＬＰＥＲＩＯＤ３２は、入力されるＬＤ＿ＬＰＥＲＩＯＤと、ＣＰＵからの信号により、１つのラインの出力周期を監視する。
【００７４】
比較器ＣＭＰは、ＬＰＥＲＩＯＤ３２から出力される信号ＡとＴＣＮＴ３１から出力される信号Ｂとを比較する。この両者が同値の場合に、出力されるＬＩＮＥ＿ＥＮＤ信号が、そのラインの終端である旨の値を有する。
【００７５】
ＧＥＮ＿ａ３４は、制御信号ａを生成する。ＧＥＮ＿ａ３４は、入力される信号Ｎｅｘｔ＿ａにより、拡大出力後のライン毎に対応する制御信号ａを生成する。
【００７６】
図１８は、ＢＭＣＮＴ５２の機能構成の例を示す図である。ＢＭＣＮＴ５２は、表面画像入力制御部５１１、表ＬＳＹＮＣ制御部５１２、表メモリライト制御部５１３、裏面画像入力制御部５２１、裏ＬＳＹＮＣ制御部５２２、裏メモリライト制御部５２３、メモリアクセス調停部５３０、メモリＩ／Ｆ制御部５３１、メモリリード制御部５４０ｂ、及び、コマンド制御部５５０ｂを有する。ＢＭＣＮＴ５２において、図１６のＢＭＣＮＴ５１と同じの機能を有する各部は、同一の符号を付し、ここでは説明を省略する。
【００７７】
メモリリード制御部５４０ｂは、入力される信号Ｒｅｑ＿Ｌｉｎｅにより、制御信号ａを生成する。信号Ｒｅｑ＿Ｌｉｎｅは、制御信号ａに基づいて、ＣＤＩＣ８から出力される。信号Ｒｅｑ＿Ｌｉｎｅは、値１及び値０を、それぞれ、制御信号ａと同一の周期で有する。
【００７８】
図１９は、図１６のＢＭＣＮＴ５１を有する制御部９０における、画像データの入出力のタイミングを表す図である。図１９は、１４１％の拡大処理の例である。図１９では、ＢＭＣＮＴ５１において、制御信号ａが生成される。そこで、ＢＭＣＮＴ５１からＩＰＰ７に対して出力する画像データＢ２Ｉの出力周期は、制御信号ａに同期させる。なお、図中、制御信号ａを「変倍制御データａ」と表記する。
【００７９】
図１９では、ＣＤＩＣ８からＩＭＡＣ１２に対して出力される画像データＣＤＩＣ→ＩＭＡＣの各成分において、ライン毎の出力周期ＬＰＥＲＩＯＤが一定であり、効率的な出力を実現している。
【００８０】
図２０は、図１８のＢＭＣＮＴ５２を有する制御部９０における、画像データの入出力のタイミングを表す図である。図２０は、１４１％の拡大処理の例である。図２０では、ＢＭＣＮＴ５２が、制御信号ａと同等の信号であるＲｅｑ＿Ｌｉｎｅに基づくライン毎の出力を実現する。これにより、ＢＭＣＮＴ５２からＩＰＰ７に対して出力される画像データＢ２Ｉの出力周期は、Ｒｅｑ＿Ｌｉｎｅに同期されている。
【００８１】
図２０では、図１９と同様に、ＣＤＩＣ８からＩＭＡＣ１２に対して出力される画像データＣＤＩＣ→ＩＭＡＣの各成分において、ライン毎の出力周期ＬＰＥＲＩＯＤが一定であり、効率的な出力を実現している。
【００８２】
図２１及び図２２は、本実施の形態に係る画像読取装置の制御方法を示すフロー図である。図２１は、ＢＭＣＮＴ５１により実行される制御方法であり、図２２は、ＢＭＣＮＴ５２により実行される制御方法である。
【００８３】
図２１のステップＳ１０１では、コマンド制御部５５０において、変倍率ＳＦ、及び、出力ライン数ＬＩＮＥが設定される。また、拡大処理された後の画像データのライン数をカウントするライン出力カウンタＬＣＮＴがリセットされる。ステップＳ１０１では、さらに、拡大処理された後の画像データのライン毎の出力周期であるラインデータ出力周期ＬＰＥＲＩＯＤが設定される。
【００８４】
ステップＳ１０１に続いてステップＳ１０２に進み、バッファメモリ６からの読み出しが起動される。すなわち、Ｂ２Ｉ＿ＦＧＡＴＥ信号がアサートされる。
【００８５】
ステップＳ１０２に続いてステップＳ１０３に進み、送信タイミング生成制御部５６０が、ライン出力周期カウンタＴＣＮＴをリセットし、さらに、インクリメントする。ステップＳ１０３に続くステップＳ１０４では、制御信号ａが値１であるか否かの判定がなされる。値１の場合は、ステップＳ１０５に進み、値０の場合は、ステップＳ１０７に進む。
【００８６】
ステップＳ１０４に続くステップＳ１０５では、送信タイミング生成制御部５６０が、Ｂ２Ｉ＿ＬＳＹＮＣ信号を出力する。この信号に同期させて、さらに、Ｂ２Ｉ＿ＲＤ、Ｂ２Ｉ＿ＲＤ等＿ＧＤ、及び、Ｂ２Ｉ＿ＢＤの各画像データの信号が出力される。ステップＳ１０５に続いてステップＳ１０６に進み、ライン出力カウンタＬＣＮＴをインクリメントする。
【００８７】
ステップＳ１０６に続いてステップＳ１０７に進み、ＬＩＮＥ＿ＥＮＤ信号がラインの終端を表す値か否かの判定がなされる。ラインの終端を表す値の場合には、ステップＳ１０８に進み、ラインの終端を表す値ではない場合には、ステップＳ１０７の処理を繰り返す。
【００８８】
ステップＳ１０７に続くステップＳ１０８では、次の制御信号ａの値が読み出される。ステップＳ１０８に続いてステップＳ１０９に進み、ライン出力カウンタＬＣＮＴの値が、出力ライン数であるＬＯＵＴ＿ＥＮＤと同値、すなわち、出力ライン数分、拡大された画像データに対応するラインの出力処理が終了したか否かの判定がなされる。同値の場合は、ステップＳ１１０に進み、同値ではない場合は、ステップＳ１０３に戻って処理を繰り返す。
【００８９】
ステップＳ１０９に続くステップＳ１１０では、ステップＳ１０２でアサートされたＢ２Ｉ＿ＦＧＡＴＥをネゲートする。これにより、一枚分の画像データが終了した旨の制御信号となる。
【００９０】
図２２のステップＳ２０１では、コマンド制御部５５０において、出力ライン数ＬＩＮＥが設定される。また、拡大処理された後の画像データのライン数をカウントするライン出力カウンタＬＣＮＴがリセットされる。ステップＳ１０１では、さらに、拡大処理された後の画像データのライン毎の出力周期であるラインデータ出力周期ＬＰＥＲＩＯＤが設定される。
【００９１】
ステップＳ２０１に続いてステップＳ２０２に進み、バッファメモリ６からの読み出しが起動される。すなわち、Ｂ２Ｉ＿ＦＧＡＴＥ信号がアサートされる。
【００９２】
ステップＳ２０２に続いてステップＳ２０３に進み、送信タイミング生成制御部５６０が、ライン出力周期カウンタＴＣＮＴをリセットし、さらに、インクリメントする。ステップＳ２０３に続くステップＳ２０４では、制御信号Ｒｅｑ＿Ｌｉｎｅが値１であるか否かの判定がなされる。値１の場合は、ステップＳ２０５に進み、値０の場合は、ステップＳ２０７に進む。
【００９３】
ステップＳ２０４に続くステップＳ２０５では、送信タイミング生成制御部５６０が、Ｂ２Ｉ＿ＬＳＹＮＣ信号を出力する。この信号に同期させて、さらに、Ｂ２Ｉ＿ＲＤ、Ｂ２Ｉ＿ＲＤ等＿ＧＤ、及び、Ｂ２Ｉ＿ＢＤの各画像データの信号が出力される。ステップＳ２０５に続いてステップＳ２０６に進み、ライン出力カウンタＬＣＮＴをインクリメントする。
【００９４】
ステップＳ２０６に続いてステップＳ２０７に進み、ＬＩＮＥ＿ＥＮＤ信号がラインの終端を表す値か否かの判定がなされる。ラインの終端を表す値の場合には、ステップＳ２０８に進み、ラインの終端を表す値ではない場合には、ステップＳ２０７の処理を繰り返す。
【００９５】
ステップＳ２０７に続くステップＳ２０８では、ライン出力カウンタＬＣＮＴの値が、出力ライン数であるＬＯＵＴ＿ＥＮＤと同値、すなわち、出力ライン数分、拡大された画像データに対応するラインの出力処理が終了したか否かの判定がなされる。同値の場合は、ステップＳ２０９に進み、同値ではない場合は、ステップＳ２０３に戻って処理を繰り返す。
【００９６】
ステップＳ２０８に続くステップＳ２０９では、ステップＳ２０２でアサートされたＢ２Ｉ＿ＦＧＡＴＥをネゲートする。これにより、一枚分の画像データが終了した旨の制御信号となる。
【００９７】
図２３は、本実施の形態に係る制御装置により、削減される転送時間の例を示す図である。図２３は、拡大率とバッファメモリ６から読み出される画像データの転送時間との相関を表す。図１４に示した範囲ｒ１及び範囲ｒ２が、全てｒ３で表される相関となり、図中の斜線を付した分の転送時間を短縮することができる。
【００９８】
（コンピュータ等による実現）
なお、本実施の形態に係る制御装置は、例えばパーソナルコンピュータ（ＰＣ）等で実現されてもよい。また、本実施形態に係る制御方法は、例えば、ＣＰＵがＲＯＭやハードディスク装置等に記憶されたプログラムに従い、ＲＡＭ等のメインメモリをワークエリアとして使用し、実行される。
【００９９】
以上、発明を実施するための最良の形態について説明を行ったが、本発明は、この最良の形態で述べた実施の形態に限定されるものではない。本発明の主旨をそこなわない範囲で変更することが可能である。
【産業上の利用可能性】
【０１００】
以上のように、本発明にかかる制御装置は、画像読取装置における拡大処理に有用であり、特に、原稿の両面を読み込んで拡大処理する画像読取装置に適している。
【符号の説明】
【０１０１】
１     読取ユニット
２     センサーボードユニット
３     読取ユニット
４     センサーボードユニット
６     バッファメモリ
７     ＩＰＰ
８     ＣＤＩＣ
９     ビデオデータ制御部
１０   作像ユニット
１１   パラレルバス
１２   ＩＭＡＣ
１３   システムコントローラ
１４   ハードディスク
１５   メモリ
１７   操作パネル
１８   ＲＯＭ
１９   ＦＣＵ
２１   シリアルバス
２２   プロセスコントローラ
２３   ＲＡＭ
２４   ＲＯＭ
３３   比較器
９０   制御部
１００ 複合機
１１０ 自動原稿送り機
１１１ コンタクトイメージセンサ
１２０ 操作ボード
１３０ スキャナ
１３１ スキャンユニット
１４０ プリンタ
１６０ 給紙バンク
２００ パソコン
５１１、６１１       表面画像入力制御部
５１２ 表ＬＳＹＮＣ制御部
５１３、６１３       表メモリライト制御部
５２１、６２１       裏面画像入力制御部
５２２ 裏ＬＳＹＮＣ制御部
５２３、６２３       裏メモリライト制御部
５３０、６３０       メモリアクセス調停部
５３１、６３１       メモリＩ／Ｆ制御部
５４０、５４０ｂ、６４０    メモリリード制御部
５５０、５５０ｂ、６５０    コマンド制御部
５６０ 送信タイミング生成制御部
ＣＭＰ 比較器
ＬＣＮＴ      ライン出力カウンタ
ＴＣＮＴ      ライン出力周期カウンタ
【先行技術文献】
【特許文献】
【０１０２】
【特許文献１】特開２００５−２１０２６８号公報
【特許文献２】特開２００２−１９９１７０号公報
【図１】
2011055214.tif 000003
【図２】
2011055214.tif 000004
【図３】
2011055214.tif 000005
【図４】
2011055214.tif 000006
【図５】
2011055214.tif 000007
【図６】
2011055214.tif 000008
【図７】
2011055214.tif 000009
【図８】
2011055214.tif 000010
【図９】
2011055214.tif 000011
【図１０】
2011055214.tif 000012
【図１１】
2011055214.tif 000013
【図１２】
2011055214.tif 000014
【図１３】
2011055214.tif 000015
【図１４】
2011055214.tif 000016
【図１５−１】
2011055214.tif 000017
【図１５−２】
2011055214.tif 000018
【図１５−３】
2011055214.tif 000019
【図１５−４】
2011055214.tif 000020
【図１５−５】
2011055214.tif 000021
【図１６】
2011055214.tif 000022
【図１７】
2011055214.tif 000023
【図１８】
2011055214.tif 000024
【図１９】
2011055214.tif 000025
【図２０】
2011055214.tif 000026
【図２１】
2011055214.tif 000027
【図２２】
2011055214.tif 000028
【図２３】
2011055214.tif 000029