(57)【要約】【課題】一対の整流素子を有し、二次巻線に電圧が発生しない期間も整流素子をオンさせることができ、低損失に整流素子を駆動可能なスイッチング電源装置を提供する。【解決手段】出力トランス１２は、前記二次巻線１２ａと補助巻き線１２ｂを有する。一対の整流素子２０，２２、一対の整流素子２０，２２の駆動端子・グランド端子間に個々に設けられた第一及び第二の入力コンデンサ２０ｂ，２２ｂを有した同期整流回路１６と、平滑回路１８を備える。補助巻線１２ｂの発生電圧によって充電され、その電荷を保持する電荷保持コンデンサ３４，３８を備える。二次巻線１２ａより電圧が出力されない期間に、第一の入力コンデンサ２０ｂ又は第二の入力コンデンサ２２ｂと、電荷保持コンデンサ３４又は電荷保持コンデンサ３８が保持している電荷が、補助巻線１２ｂを介して移動し、第一及び第二の整流素子２０，２２を同時にオンする。【選択図】図１
2011061987.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線、二次巻線及び補助巻線を備えた出力トランスと、
直流入力電源と前記一次巻線の導通状態を切り替え、正電圧が出力される第一の期間、電圧が出力されない第二の期間、負電圧が出力される第三の期間、及び再度電圧が出力されない第四の期間を１周期とする矩形状の交流電圧を前記二次巻線に出力させるインバータ回路と、
自己の駆動端子・グランド端子間にオンの閾値以上の正電圧が印加されたときにオンする素子であって、第一の期間にオンし第三の期間にオフする第一の整流素子と、第第三の期間にオンし第一の期間にオフする第二の整流素子と、前記一対の整流素子の駆動端子・グランド端子間に個々に設けられた第一及び第二の入力コンデンサとで構成され、前記二次巻線から出力される交流電圧を整流して出力する同期整流回路と、
前記同期整流回路の出力を平滑して直流の出力電圧を生成する平滑回路とを備えたスイッチング電源装置において、
前記第一及び第二の整流素子は、グランド端子同士が互いに接続され、
前記補助巻線の両端子のうち、第一の期間に高電位となる第一の端子が、前記第一の整流素子の駆動端子に接続され、前記補助巻線の第二の端子が、前記第二の整流素子の駆動端子に接続され、
前記第一の整流素子のグランド端子と前記補助巻線の第一の端子との間に、前記グランド端子側をアノード端子とする第一のダイオードが接続され、
前記第二の整流素子のグランド端子と前記補助巻線の第二の端子との間に、前記グランド端子側をアノード端子とする第二のダイオードが接続され、
第一の期間若しくは第三の期間、又はその両方の期間に、前記補助巻線の発生電圧によって充電され、その電荷を保持する電荷保持コンデンサが設けられ、
第二の期間になると、その直前の期間に前記第一の入力コンデンサ及び前記電荷保持コンデンサが保持している電荷が前記補助巻線を介して移動し、前記第一の入力コンデンサ、前記第二の入力コンデンサ及び前記電荷保持コンデンサで分配されることにより、前記第一及び第二の整流素子が同時にオンし、
第四の期間になると、その直前の期間に前記第二の入力コンデンサ及び前記電荷保持コンデンサが保持している電荷が前記補助巻線を介して移動し、前記第一の入力コンデンサ、前記第二の入力コンデンサ及び前記電荷保持コンデンサで分配されることにより、前記第一及び第二の整流素子が同時にオンすることを特徴とするスイッチング電源装置。
【請求項２】
前記整流回路及び前記平滑回路がカレントダブラ型に構成され、前記出力トランスの前記補助巻線を、前記二次巻線で兼用した請求項１記載のスイッチング電源装置。
【請求項３】
前記第一の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第一のスイッチ回路と前記電荷保持コンデンサである第一の電荷保持コンデンサの直列回路が接続され、
前記第二の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第二のスイッチ回路と前記電荷保持コンデンサである第二の電荷保持コンデンサの直列回路が接続され、
前記第一のスイッチ回路は、第一の期間に導通し、前記補助巻線の発生電圧が前記第一の電荷保持コンデンサを充電する経路になり、さらに第四の期間に導通し、第一の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作し、
前記第二のスイッチ回路は、第三の期間に導通し、前記補助巻線の発生電圧が前記第二の電荷保持コンデンサを充電する経路になり、さらに第二の期間に導通し、第三の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作する請求項１又は２記載のスイッチング電源装置。
【請求項４】
前記第一の電荷保持コンデンサは、一端が前記第一の整流素子のグランド端子に接続され、
前記第一のスイッチ回路は、前記第一のダイオードのカソード端子と前記第一の整流素子の駆動端子の接続点に挿入された第一の抵抗と、ゲート端子が前記第一の抵抗の前記第一のダイオード側の一端に接続され、ソース端子が前記第一の抵抗の他の一端に接続され、ドレイン端子が前記第一の電荷保持コンデンサの他の一端に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第一のトランジスタとで構成され、
前記第二の電荷保持コンデンサは、一端が前記第二の整流素子のグランド端子に接続され、
前記第二のスイッチ回路は、前記第二のダイオードのカソード端子と前記第二の整流素子の駆動端子の接続点に挿入された第二の抵抗と、ゲート端子が前記第二の抵抗の前記第二のダイオード側の一端に接続され、ソース端子が前記第二の抵抗の他の一端に接続され、ドレイン端子が前記第二の電荷保持コンデンサの他の一端に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第二のトランジスタとで構成され、
前記第一及び前記第二のトランジスタは、前記第一及び第二の抵抗の両端に発生する電圧によって個々にオン・オフする請求項３記載のスイッチング電源装置。
【請求項５】
前記第一の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第一のスイッチ回路と前記電荷保持コンデンサである第一の電荷保持コンデンサと直列回路が接続され、
前記第二の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第二のスイッチ回路と前記電荷保持コンデンサである第二の電荷保持コンデンサの直列回路が接続され、
前記第一のスイッチ回路は、第一の期間に導通し、前記補助巻線の発生電圧が前記第一の電荷保持コンデンサを充電する経路になり、さらに第二の期間に導通し、第一の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作し、
前記第二のスイッチ回路は、第三の期間に導通し、前記補助巻線の発生電圧が前記第二の電荷保持コンデンサを充電する経路になり、さらに第四の期間に導通し、第三の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作する請求項１又は２記載のスイッチング電源装置。
【請求項６】
前記第一の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第一のスイッチ回路と前記電荷保持コンデンサである第一の電荷保持コンデンサの直列回路が接続され、
前記第二の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第二のスイッチ回路と前記電荷保持コンデンサである第二の電荷保持コンデンサの直列回路が接続され、
前記第一のスイッチ回路は、第一の期間に導通し、前記補助巻線の発生電圧が前記第一のコンデンサを充電する経路になるようオン・オフ動作し、
前記第二のスイッチ回路は、第三の期間に導通し、前記補助巻線の発生電圧が前記第二のコンデンサを充電する経路になるようオン・オフ動作し、
第一及び第二のスイッチ回路は、第二及び第四の期間に導通し、その直前の期間に第一及び第二の電荷保持コンデンサに蓄積した電荷を、前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作する請求項１又は２記載のスイッチング電源装置。
【請求項７】
前記第一のスイッチ回路と前記第一の電荷保持コンデンサとの直列回路は、第一の電荷保持コンデンサが前記第一の整流素子のグランド端子側に接続され、
前記第二のスイッチ回路と前記第二の電荷保持コンデンサとの直列回路は、第二の電荷保持コンデンサが前記第二の整流素子のグランド端子側に接続され、
前記第二の電荷保持コンデンサと前記第二のスイッチ回路との接続点と、前記第一の整流素子の駆動端子との間に、前記第一の整流素子側をアノード端子とする第三のダイオードが接続され、
前記第一の電荷保持コンデンサと前記第一のスイッチ回路との接続点と、前記第二の整流素子の駆動端子との間に、前記第二の整流素子側をアノード端子とする第四のダイオードが接続され、
前記第一の電荷保持コンデンサは、第三の期間に、前記第四のダイオードを通じて前記補助巻線から充電され、
前記第二の電荷保持コンデンサは、第一の期間に、前記第三のダイオードを通じて前記補助巻線から充電される請求項５又は６記載のスイッチング電源装置。
【請求項８】
前記第一のダイオードのカソード端子と前記補助巻線の第一の端子との接続点と、前記第一の整流素子の駆動端子との間に、双方向に導通可能な第三のスイッチ回路が挿入され、
前記第二のダイオードのカソード端子と前記補助巻線の第二の端子との接続点と、前記第二の整流素子の駆動端子との間に、双方向に導通可能な第四のスイッチ回路が挿入され、
前記第一の整流素子の駆動端子・グランド端子間に第五のスイッチ回路が接続され、
前記第二の整流素子の駆動端子・グランド端子間に第六のスイッチ回路が接続され、
前記第五のスイッチ回路は、前記第三の期間に入る前にオンして前記第一の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、前記第三のスイッチ回路又は第四のスイッチ回路は、前記第五のスイッチ回路がオンするのと同時又はその前にオフする動作を行い、
前記第六のスイッチ回路は、前記第一の期間に入る前にオンして前記第二の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、第三のスイッチ回路又は前記第四のスイッチ回路は、前記第六のスイッチ回路がオンするのと同時又はその前にオフする動作を行う請求項３又は４記載のスイッチング電源装置。
【請求項９】
前記第一の電荷保持コンデンサは、一端が前記第一の整流素子のグランド端子に接続され、
前記第一のスイッチ回路は、ソース端子が前記第一の整流素子の駆動端子に接続され、ドレイン端子が前記第一の電荷保持コンデンサの他の一端に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第一のトランジスタで構成され、
前記第二の電荷保持コンデンサは、一端が前記第二の整流素子のグランド端子に接続され、
前記第二のスイッチ回路は、ソース端子が前記第二の整流素子の駆動端子に接続され、ドレイン端子が前記第二の電荷保持コンデンサの他の一端に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第二のトランジスタで構成され、
前記第三のスイッチ回路は、ソース端子が前記第一の整流素子の駆動端子に接続され、ドレイン端子が前記第一のダイオードのカソード端子に接続され、ゲート端子が前記第一のトランジスタのゲート端子に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第三のトランジスタと、前記第三のトランジスタのドレイン端子・ゲート端子間に接続された第三の抵抗と、両端が前記第一の整流素子のグランド端子と前記第三のトランジスタのゲート端子の間に接続され、所定の駆動信号によってオン・オフ駆動される第一の補助トランジスタとで構成され、
前記第四のスイッチ回路は、ソース端子が前記第二の整流素子の駆動端子に接続され、ドレイン端子が前記第二のダイオードのカソード端子に接続され、ゲート端子が前記第二のトランジスタのゲート端子に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第四のトランジスタと、前記第四のトランジスタのドレイン端子・ゲート端子間に接続された第四の抵抗と、両端が前記第二の整流素子のグランド端子と前記第四のトランジスタのゲート端子の間に接続され、所定の駆動信号によってオン・オフ駆動される第二の補助トランジスタとで構成され、
前記第五のスイッチ回路は、両端が前記第一の整流素子の駆動端子・グランド端子間に接続され、駆動端子が前記第一の補助トランジスタの駆動端子に接続され、所定の駆動信号によってオン・オフ駆動される第五のトランジスタで構成され、
前記第六のスイッチ回路は、両端が前記第二の整流素子の駆動端子・グランド端子間に接続され、駆動端子が前記第二の補助トランジスタの駆動端子に接続され、所定の駆動信号によってオン・オフ駆動される第六のトランジスタで構成され、
前記第一から第六のスイッチ回路は、互いに接続された前記第一の補助トランジスタ及び第五のトランジスタのゲート端子と、互いに接続された前記第二の補助トランジスタ及び第六のトランジスタのゲート端子とに向けて、所定の駆動信号を個々に出力するトランジスタ駆動回路を備え、
前記第五、第六のトランジスタ、及び、第一、第二の補助トランジスタは、前記トランジスタ駆動回路が出力する駆動信号によってオンに反転するタイミングが制御される請求項８記載のスイッチング電源装置。
【請求項１０】
前記第一の補助トランジスタの駆動端子のオンの閾値は、前記第五のトランジスタの駆動端子のオンの閾値よりも低く、前記第二の補助トランジスタの駆動端子のオンの閾値は、前記第六のトランジスタの駆動端子のオンの閾値よりも低い請求項９記載のスイッチング電源装置。
【請求項１１】
前記第一のダイオードのカソード端子と前記補助巻線の第一の端子との接続点と、前記第一の整流素子の駆動端子との間に、双方向に導通可能な第三のスイッチ回路が挿入され、
前記第二のダイオードのカソード端子と前記補助巻線の第二の端子との接続点と、前記第一の整流素子の駆動端子との間に、双方向に導通可能な第四のスイッチ回路が挿入され、
前記第一の整流素子の駆動端子・グランド端子間に第五のスイッチ回路が接続され、
前記第二の整流素子の駆動端子・グランド端子間に第六のスイッチ回路が接続され、
前記第五のスイッチ回路は、前記第三の期間に入る前にオンして前記第一の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、前記第三又は第四のスイッチ回路、及び第一のスイッチ回路は、前記第五のスイッチ回路がオンするのと同時又はその前にオフする動作を行い、
前記第六のスイッチ回路は、前記第一の期間に入る前にオンして前記第二の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、前記第三又は第四のスイッチ回路、及び第一のスイッチ回路は、前記第六のスイッチ回路がオンするのと同時又はその前にオフする動作を行う請求項５乃至７のいずれか記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プッシュプル回路、ハーフブリッジ回路、若しくはこれらと同様の電圧を出力トランスの二次巻線に発生させるインバータ回路を有したスイッチング電源装置に関し、特に当該二次巻線の電圧を整流する同期整流回路を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
プッシュプル回路などのインバータ回路は、直流入力電源と出力トランスの一次巻線との導通状態を切り替えることにより、出力トランスの二次巻線に、正電圧が出力される第一の期間、電圧が出力されない第二の期間、負電圧が出力される第三の期間、及び再度電圧が出力されない第四の期間を１周期とする矩形状の交流電圧を発生させる。そして、この二次巻線の交流電圧は、一般に、カレントダブラ型や全波整流型の整流回路によって整流される。そして、近年、ＭＯＳ型ＦＥＴ等を整流素子とする同期整流回路を構成し、整流素子の損失低減を図ったスイッチング電源装置が提案されている。
【０００３】
この種のインバータ回路は、上記第二及び第四の期間に出力トランスの二次巻線及び同期整流素子駆動用の補助巻線に電圧が出力されない期間があるが、この第二及び第四の期間にも一対の整流素子がオンできるように、各整流素子の駆動端子の正電圧を確保することが課題であった。
【０００４】
この課題を解決する方法として、例えば、特許文献１に開示されているように、カレントダブラ型の同期整流回路を備えたスイッチング電源装置であって、Ｎ−ｃｈのＭＯＳ型ＦＥＴである一対の整流素子の駆動回路として、グランド端子同士が共通電位に配置された接続された整流素子の駆動端子の間に接続された補助巻線と、各整流素子のグランド端子から駆動端子の方向に各々接続された一対のダイオードで成る基本駆動回路を備えたスイッチング電源装置がある。このスイッチング電源装置は、第一又は第三の期間に一方の整流素子の入力コンデンサに電荷を蓄積し、その蓄積電荷を第二又は第四の期間に双方の入力コンデンサに分配することによって、第二及び第四の期間に双方の整流素子をオンさせることができる。
【０００５】
さらに、上記の基本駆動回路の構成に加え、整流素子の駆動端子に一定値以上の電圧が印加されないようにする電圧制限回路が付加された構成や、第一及び第三の期間中に一対の整流素子が同時オンする危険動作を回避するため、整流素子の駆動端子電圧を所定のタイミングでローレベルに低下させる放電回路が付加された構成も示されている。
【０００６】
また、特許文献２に開示されているように、カレントダブラ型又は全波整流型の同期整流回路を備えたスイッチング電源装置であって、Ｎ−ｃｈのＭＯＳ型ＦＥＴを用いた一対の整流素子の駆動回路として、特許文献１の基本駆動回路の構成に加え、電荷保持用の一対のコンデンサと、所定のタイミングで整流素子の駆動端子と補助巻線との間を各々オン・オフするトランジスタと、当該トランジスタの出力の電圧を制限することによって整流素子の駆動端子に一定値以上の電圧が印加されないようにする電圧制限回路などで構成された駆動回路を備えたスイッチング電源装置がある。このスイッチング電源装置は、第一又は第三の期間に一方の電荷保持用のコンデンサに蓄積された電荷を、第二又は第四の期間に双方の整流素子の入力コンデンサに分配することによって、第二及び第四の期間に一対の整流素子をオンさせることができる。さらに、このスイッチング電源装置には、第一及び第三の期間中に一対の整流素子が同時オンする危険動作を回避するため、整流素子の駆動端子電圧を所定のタイミングでローレベルに低下させる第一及び第二の駆動手段も付加されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−１８９６０８号公報
【特許文献２】特開２００７−２０３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１のスイッチング電源装置は、一対の整流素子をオン・オフさせるために、一定の駆動損失が生じるという問題があった。以下、このスイッチング電源装置の基本駆動回路の動作について、図１６（ａ），（ｂ）に基づいて説明する。図１６（ｂ）のタイムチャートでは、出力トランスＴの二次巻線２に、正電圧（図中の巻き線において、ドットが付された側が高電位の電圧）が出力される第一の期間を期間Ａ、電圧が出力されない第二の期間を期間Ｂ、負電圧が出力される第三の期間を期間Ｃ、及び再度電圧が出力されない第四の期間を期間Ｄと定義し、ダイオードＤ１，Ｄ２のオン電圧はゼロボルトとして無視した。また、入力コンデンサＣ１，Ｃ２の容量値は等しくＣｉであると仮定する。
【０００９】
期間Ａのとき、入力コンデンサＣ２は、サブ巻線電圧Ｖｓｕｂのピーク値であるＶ１に充電され、入力コンデンサＣ１は、ゼロ電圧になっている。従って、このとき入力コンデンサＣ１，Ｃ２に蓄積されている総エネルギーＥａは、式（１）で表すことができる。
【数１】
2011061987.tif 000003
【００１０】
期間Ｂになると、入力コンデンサＣ２の蓄積電荷は、サブ巻線４を介して入力コンデンサＣ１に分配され、入力コンデンサＣ１，Ｃ２の電圧は、共に、Ｖ１の２分の１の値になる。従って、このとき入力コンデンサＣ１，Ｃ２に蓄積されている総エネルギーＥｂは、式（２）で表すことができる。
【数２】
2011061987.tif 000004
【００１１】
期間Ｃになると、入力コンデンサＣ１は、サブ巻線電圧Ｖｓｕｂのピーク値である電圧Ｖ１に充電され、入力コンデンサＣ２は、ゼロ電圧になる。従って、このとき入力コンデンサＣ１，Ｃ２に蓄積されている総エネルギーＥｃは、式（３）で表すことができる。
【数３】
2011061987.tif 000005
【００１２】
期間Ｄになると、入力コンデンサＣ１の蓄積電荷は、サブ巻線を介して入力コンデンサＣ２に分配され、入力コンデンサＣ１，Ｃ２の電圧は、共に電圧Ｖ１の２分の１になる。従って、このとき入力コンデンサＣ１，Ｃ２に蓄積されている総エネルギーＥｄは、式（４）で表すことができる。
【数４】
2011061987.tif 000006
【００１３】
このように、期間Ａから期間Ｂに移行するとき、エネルギーＥａとＥｂの差分を損失し、期間Ｃに移行したときに、サブ巻線４からのエネルギー供給によって当該損失分が補充される。同様に、期間Ｃから期間Ｄに移行するとき、エネルギーＥｃとＥｄの差分を損失し、期間Ａに移行したときに、サブ巻線４からのエネルギー供給によって当該損失分が補充される。すなわち、一対の整流素子Ｑ１，Ｑ２をオン・オフするとき生じる駆動損失Ｐは、式（５）で表すことができる。
【数５】
2011061987.tif 000007
【００１４】
整流回路に流れるドレイン電流によって発生する導通損失を小さく抑えるためには、オン抵抗の小さな整流素子を選択しなければならないが、一般に、オン抵抗が小さいＭＯＳ型ＦＥＴほど入力コンデンサ（寄生コンデンサ）の容量Ｃｉが大きいため、上記の駆動損失Ｐを無視することができなくなり、整流回路の低損失化を妨げる要因になっていた。
【００１５】
また、特許文献１のスイッチング電源装置の基本駆動回路は、期間Ｂから期間Ｃに移行したときと、期間Ｄから期間Ａに移行したときに、ごく短時間ではあるが、整流素子Ｑ１とＱ２が同時にオンしてしまう場合が考えられる。期間Ａと期間Ｃに整流素子Ｑ１，Ｑ２が同時にオンすると、電圧が発生しようとする二次巻線の両端を低インピーダンスに短絡することになり、整流素子Ｑ１，Ｑ２に大きな電流が流れ、電源回路が破損するおそれがある。
【００１６】
この問題を回避する方法として、例えば、整流素子Ｑ１，Ｑ２の駆動端子・グランド端子間に、個々に放電回路を付加する方法が考えられる。すなわち、一方の放電回路によって期間Ａが開始する直前に整流素子Ｑ１の入力コンデンサを放電してほぼゼロ電圧まで低下させ、整流素子Ｑ１がオフの状態から期間Ａが開始するようにする。同様に、もう一方の放電回路によって期間Ｃが開始する直前に整流素子Ｑ２の入力コンデンサを放電してほぼゼロ電圧まで低下させ、整流素子Ｑ２がオフの状態から期間Ｃが開始するようする方法である。しかし、この方法を特許文献１のスイッチング電源装置の基本駆動回路に適用すると、式（５）で表されるよりも大きな駆動損失が生じてしまう。
【００１７】
この方法を適用した場合、期間Ａ〜Ｄの各期間において、入力コンデンサＣ１，Ｃ２に蓄積されている総エネルギーＥａ〜Ｅｄは、各々、式（１）〜（４）と同様の値である。しかし、放電回路が動作すると、期間Ａと期間Ｃの直前に入力コンデンサＣ１，Ｃ２の電圧が共にゼロ電圧になるため、期間Ａと期間Ｃに移行するとき、エネルギーＥａ，Ｅｃの全てをサブ巻線４から新たに供給しなければならない。従って、一対の整流素子Ｑ１，Ｑ２をオン・オフさせるために生じる駆動損失Ｐは、式（６）で表すことができる。
【数６】
2011061987.tif 000008
【００１８】
このように、装置の安全性を高めるために放電回路を設けると、上述した駆動損失Ｐが増加し、整流回路の低損失化を妨げていた。
【００１９】
さらに、特許文献１のスイッチング電源装置は、サブ巻線に発生する電圧Ｖ１が変動する範囲が広いとき、整流素子Ｑ１，Ｑ２の駆動端子・グランド端子間に印加されるハイ・レベルの電圧値を適正化するため、電圧制限回路を付加する必要があり、回路構成が複雑になるという問題もあった。
【００２０】
一方、特許文献２のスイッチング電源装置においても、一対の整流素子をオン・オフさせるときに、大きな駆動損失が生じるという問題がある。このスイッチング電源装置の理想的な動作を考えると、特許文献２の第一及び第二のコンデンサＣ１１，Ｃ２１の容量Ｃｒが、整流素子Ｍ１，Ｍ２の駆動端子・グランド端子間の入力コンデンサの容量Ｃｉよりも十分大きな値であることが好ましい。すると、第一及び第二のコンデンサＣ１１，Ｃ２１の電圧は、図１６（ｂ）の電圧Ｖｇ１，Ｖｇ２とほぼ相似形の波形になる。従って、第一及び第二のコンデンサＣ１１，Ｃ２１に生じる電荷の移動によって、少なくとも、式（７）で表される損失が生じ、それは、式（５）で表される損失よりも大きな損失であることが分かる。
【数７】
2011061987.tif 000009
【００２１】
また、特許文献２のスイッチング電源装置は、整流素子Ｍ１，Ｍ２が同時にオンする問題を回避するため、整流素子Ｍ１，Ｍ２の駆動端子に、第一及び第二の駆動手段が設けられている。すなわち、この駆動手段は、期間Ａが開始する直前に整流素子Ｍ１の入力コンデンサの電荷を放電してほぼゼロ電圧まで低下させ、整流素子Ｍ１がオフの状態から期間Ａが開始するようにし、同様に、期間Ｃが開始する直前に整流素子Ｍ２の入力コンデンサを放電させ、整流素子Ｍ２がオフの状態から期間Ｃが開始する動作を行う。従って、この駆動手段の放電動作により、式（７）で表される値よりも駆動損失が増加することになる。
【００２２】
さらに、特許文献２のスイッチング電源装置の場合も、サブ巻線（ＡＷ）に発生する電圧Ｖ１の変動範囲が広いとき、整流素子Ｍ１，Ｍ２の駆動端子・グランド端子間に印加されるハイ・レベルの電圧値を適正化するため、電圧制限回路に相当する回路が付加されており、回路構成が複雑になるという問題もあった。
【００２３】
この発明は、上記背景技術に鑑みて成されたもので、一対の整流素子から成るカレントダブラ型や全波整流型などの同期整流回路を有し、二次巻線に電圧が発生しない期間も一対の整流素子をオンさせることができ、低損失に整流素子を駆動することが可能なスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
この発明は、一次巻線、二次巻線及び補助巻線を備えた出力トランスと、直流入力電源と前記一次巻線の導通状態を切り替え、正電圧が出力される第一の期間、電圧が出力されない第二の期間、負電圧が出力される第三の期間、及び再度電圧が出力されない第四の期間を１周期とする矩形状の交流電圧を前記二次巻線に出力させるインバータ回路と、自己の駆動端子・グランド端子間にオンの閾値以上の正電圧が印加されたときにオンする素子であって、第一の期間にオンし第三の期間にオフする第一の整流素子と、第三の期間にオンし第一の期間にオフする第二の整流素子と、前記一対の整流素子の駆動端子・グランド端子間に個々に設けられた第一及び第二の入力コンデンサとで構成され、前記二次巻線から出力される交流電圧を整流して出力する同期整流回路と、前記同期整流回路の出力を平滑して直流の出力電圧を生成する平滑回路とを備えたスイッチング電源装置であって、
前記第一及び第二の整流素子はグランド端子同士が互いに接続され、前記補助巻線の両端子のうち、第一の期間に高電位となる第一の端子が前記第一の整流素子の駆動端子に接続され、前記補助巻線の第二の端子が前記第二の整流素子の駆動端子に接続され、前記第一の整流素子のグランド端子と前記補助巻線の第一の端子との間に、前記グランド端子側をアノード端子とする第一のダイオードが接続され、前記第二の整流素子のグランド端子と前記補助巻線の第二の端子との間に、前記グランド端子側をアノード端子とする第二のダイオードが接続され、第一の期間若しくは第三の期間、又はその両方の期間に、前記補助巻線の発生電圧によって充電され、その電荷を保持する電荷保持コンデンサが設けられ、
第二の期間になると、その直前の期間に前記第一の入力コンデンサ及び前記電荷保持コンデンサが保持している電荷が前記補助巻線を介して移動し、前記第一の入力コンデンサ、前記第二の入力コンデンサ及び前記電荷保持コンデンサで分配されることにより、前記第一及び第二の整流素子が同時にオンし、
第四の期間になると、その直前の期間に前記第二の入力コンデンサ及び前記電荷保持コンデンサが保持している電荷が前記補助巻線を介して移動し、前記第一の入力コンデンサ、第二の入力コンデンサ及び前記電荷保持コンデンサで分配されることにより、前記第一及び第二の整流素子が同時にオンするスイッチング電源装置である。
【００２５】
また、前記整流回路及び前記平滑回路がカレントダブラ型に構成され、前記出力トランスの前記補助巻線を、前記二次巻線で兼用したスイッチング電源装置である。
【００２６】
また、前記第一の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第一のスイッチ回路と前記電荷保持コンデンサである第一の電荷保持コンデンサの直列回路が接続され、前記第二の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第二のスイッチ回路と前記電荷保持コンデンサである第二の電荷保持コンデンサの直列回路が接続され、
前記第一のスイッチ回路は、第一の期間に導通し、前記補助巻線の発生電圧が前記第一の電荷保持コンデンサを充電する経路になり、さらに第四の期間に導通し、第一の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作し、
前記第二のスイッチ回路は、第三の期間に導通し、前記補助巻線の発生電圧が前記第二の電荷保持コンデンサを充電する経路になり、さらに第二の期間に導通し、第三の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作するスイッチング電源装置である。
【００２７】
また、前記第一の電荷保持コンデンサは、一端が前記第一の整流素子のグランド端子に接続され、前記第一のスイッチ回路は、前記第一のダイオードのカソード端子と前記第一の整流素子の駆動端子の接続点に挿入された第一の抵抗と、ゲート端子が前記第一の抵抗の前記第一のダイオード側の一端に接続され、ソース端子が前記第一の抵抗の他の一端に接続され、ドレイン端子が前記第一の電荷保持コンデンサの他の一端に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第一のトランジスタとで構成され、
前記第二の電荷保持コンデンサは、一端が前記第二の整流素子のグランド端子に接続され、前記第二のスイッチ回路は、前記第二のダイオードのカソード端子と前記第二の整流素子の駆動端子の接続点に挿入された第二の抵抗と、ゲート端子が前記第二の抵抗の前記第二のダイオード側の一端に接続され、ソース端子が前記第二の抵抗の他の一端に接続され、ドレイン端子が前記第二の電荷保持コンデンサの他の一端に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第二のトランジスタとで構成され、
前記第一及び前記第二のトランジスタは、前記第一及び第二の抵抗の両端に発生する電圧によって個々にオン・オフするスイッチング電源装置である。
【００２８】
また、前記第一の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第一のスイッチ回路と前記電荷保持コンデンサである第一の電荷保持コンデンサと直列回路が接続され、前記第二の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第二のスイッチ回路と前記電荷保持コンデンサである第二の電荷保持コンデンサの直列回路が接続され、
前記第一のスイッチ回路は、第一の期間に導通し、前記補助巻線の発生電圧が前記第一の電荷保持コンデンサを充電する経路になり、さらに第二の期間に導通し、第一の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作し、
前記第二のスイッチ回路は、第三の期間に導通し、前記補助巻線の発生電圧が前記第二の電荷保持コンデンサを充電する経路になり、さらに第四の期間に導通し、第三の期間に蓄積した当該電荷を前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作するスイッチング電源装置である。
【００２９】
また、前記第一の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第一のスイッチ回路と前記電荷保持コンデンサである第一の電荷保持コンデンサの直列回路が接続され、前記第二の整流素子の駆動端子・グランド端子間に、双方向に導通可能な第二のスイッチ回路と前記電荷保持コンデンサである第二の電荷保持コンデンサの直列回路が接続され、
前記第一のスイッチ回路は、第一の期間に導通し、前記補助巻線の発生電圧が前記第一のコンデンサを充電する経路になるようオン・オフ動作し、前記第二のスイッチ回路は、第三の期間に導通し、前記補助巻線の発生電圧が前記第二のコンデンサを充電する経路になるようオン・オフ動作し、さらに、第一及び第二のスイッチ回路は、第二及び第四の期間に導通し、その直前の期間に第一及び第二の電荷保持コンデンサに蓄積した電荷を、前記第一の整流素子又は前記第二の整流素子の入力コンデンサに分配する経路になるようオン・オフ動作するスイッチング電源装置である。
【００３０】
また、前記第一のスイッチ回路と前記第一の電荷保持コンデンサとの直列回路は、第一の電荷保持コンデンサが前記第一の整流素子のグランド端子側に接続され、前記第二のスイッチ回路と前記第二の電荷保持コンデンサとの直列回路は、第二の電荷保持コンデンサが前記第二の整流素子のグランド端子側に接続され、
前記第二の電荷保持コンデンサと前記第二のスイッチ回路との接続点と、前記第一の整流素子の駆動端子との間に、前記第一の整流素子側をアノード端子とする第三のダイオードが接続され、前記第一の電荷保持コンデンサと前記第一のスイッチ回路との接続点と、前記第二の整流素子の駆動端子との間に、前記第二の整流素子側をアノード端子とする第四のダイオードが接続され、
前記第一の電荷保持コンデンサは、第三の期間に、前記第四のダイオードを通じて前記補助巻線から充電され、前記第二の電荷保持コンデンサは、第一の期間に、前記第三のダイオードを通じて前記補助巻線から充電されるスイッチング電源装置である。
【００３１】
また、前記第一のダイオードのカソード端子と前記補助巻線の第一の端子との接続点と、前記第一の整流素子の駆動端子との間に、双方向に導通可能な第三のスイッチ回路が挿入され、前記第二のダイオードのカソード端子と前記補助巻線の第二の端子との接続点と、前記第二の整流素子の駆動端子との間に、双方向に導通可能な第四のスイッチ回路が挿入され、前記第一の整流素子の駆動端子・グランド端子間に第五のスイッチ回路が接続され、前記第二の整流素子の駆動端子・グランド端子間に第六のスイッチ回路が接続され、
前記第五のスイッチ回路は、前記第三の期間に入る前にオンして前記第一の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、前記第三のスイッチ回路又は第四のスイッチ回路は、前記第五のスイッチ回路がオンするのと同時又はその前にオフする動作を行い、前記第六のスイッチ回路は、前記第一の期間に入る前にオンして前記第二の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、第三のスイッチ回路又は前記第四のスイッチ回路は、前記第六のスイッチ回路がオンするのと同時又はその前にオフする動作を行うスイッチング電源装置である。
【００３２】
また、前記第一の電荷保持コンデンサは、一端が前記第一の整流素子のグランド端子に接続され、前記第一のスイッチ回路は、ソース端子が前記第一の整流素子の駆動端子に接続され、ドレイン端子が前記第一の電荷保持コンデンサの他の一端に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第一のトランジスタで構成され、前記第二の電荷保持コンデンサは、一端が前記第二の整流素子のグランド端子に接続され、前記第二のスイッチ回路は、ソース端子が前記第二の整流素子の駆動端子に接続され、ドレイン端子が前記第二の電荷保持コンデンサの他の一端に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第二のトランジスタで構成され、
前記第三のスイッチ回路は、ソース端子が前記第一の整流素子の駆動端子に接続され、ドレイン端子が前記第一のダイオードのカソード端子に接続され、ゲート端子が前記第一のトランジスタのゲート端子に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第三のトランジスタと、前記第三のトランジスタのドレイン端子・ゲート端子間に接続された第三の抵抗と、両端が前記第一の整流素子のグランド端子と前記第三のトランジスタのゲート端子の間に接続され、所定の駆動信号によってオン・オフ駆動される第一の補助トランジスタとで構成され、前記第四のスイッチ回路は、ソース端子が前記第二の整流素子の駆動端子に接続され、ドレイン端子が前記第二のダイオードのカソード端子に接続され、ゲート端子が前記第二のトランジスタのゲート端子に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第四のトランジスタと、前記第四のトランジスタのドレイン端子・ゲート端子間に接続された第四の抵抗と、両端が前記第二の整流素子のグランド端子と前記第四のトランジスタのゲート端子の間に接続され、所定の駆動信号によってオン・オフ駆動される第二の補助トランジスタとで構成され、
前記第五のスイッチ回路は、両端が前記第一の整流素子の駆動端子・グランド端子間に接続され、駆動端子が前記第一の補助トランジスタの駆動端子に接続され、所定の駆動信号によってオン・オフ駆動される第五のトランジスタで構成され、前記第六のスイッチ回路は、両端が前記第二の整流素子の駆動端子・グランド端子間に接続され、駆動端子が前記第二の補助トランジスタの駆動端子に接続され、所定の駆動信号によってオン・オフ駆動される第六のトランジスタで構成され、
前記第一から第六のスイッチ回路は、互いに接続された前記第一の補助トランジスタ及び第五のトランジスタのゲート端子と、互いに接続された前記第二の補助トランジスタ及び第六のトランジスタのゲート端子とに向けて、所定の駆動信号を個々に出力するトランジスタ駆動回路を備え、前記第五、第六のトランジスタ、及び、前記第一、第二の補助トランジスタは、前記トランジスタ駆動回路が出力する駆動信号によってオンに反転するタイミングが制御されるスイッチング電源装置である。
【００３３】
また、前記第一の補助トランジスタの駆動端子のオンの閾値は、前記第五のトランジスタの駆動端子のオンの閾値よりも低く、前記第二の補助トランジスタの駆動端子のオンの閾値は、前記第六のトランジスタの駆動端子のオンの閾値よりも低いことが好ましい。
【００３４】
前記第一のダイオードのカソード端子と前記補助巻線の第一の端子との接続点と、前記第一の整流素子の駆動端子との間に、双方向に導通可能な第三のスイッチ回路が挿入され、前記第二のダイオードのカソード端子と前記補助巻線の第二の端子との接続点と、前記第一の整流素子の駆動端子との間に、双方向に導通可能な第四のスイッチ回路が挿入され、前記第一の整流素子の駆動端子・グランド端子間に第五のスイッチ回路が接続され、前記第二の整流素子の駆動端子・グランド端子間に第六のスイッチ回路が接続され、
前記第五のスイッチ回路は、前記第三の期間に入る前にオンして前記第一の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、前記第三又は第四のスイッチ回路、及び第一のスイッチ回路は、前記第五のスイッチ回路がオンするのと同時又はその前にオフする動作を行い、前記第六のスイッチ回路は、前記第一の期間に入る前にオンして前記第二の整流素子の駆動端子電圧をオンの閾値未満に低下させ、さらに、前記第三又は第四のスイッチ回路、及び第二のスイッチ回路は、前記第六のスイッチ回路がオンするのと同時又はその前にオフする動作を行うスイッチング電源装置である。
【発明の効果】
【００３５】
この発明のスイッチング電源装置は、電荷保持コンデンサをスイッチ回路によって所定の接続状態に適宜切り替えることによって、電荷保持コンデンサの電圧の変動が小さく抑えられるので、電荷の移動によって生じる整流素子の駆動損失を低減することができる。また、第一の整流素子をオンさせる第四〜第二の期間の駆動端子電圧と、第二の整流素子をオンさせる第二〜第四の期間の駆動端子電圧は、各期間を通じて変動幅が小さくなるので、駆動端子のハイ・レベルの電圧値を容易に適正化することができ、従来のように電圧制限回路のような複雑な構成を設ける必要がない。
【図面の簡単な説明】
【００３６】
【図１】この発明のスイッチング電源装置の第一の実施形態を示す回路図である。
【図２】図１の各スイッチ回路を具体的な回路素子で示した回路図である。
【図３】第一の実施形態の動作を説明するタイムチャートである。
【図４】第一の実施形態の期間Ａ１，Ａ２の動作を説明する等価回路図（ａ）と、期間Ａ３の動作を説明する等価回路図（ｂ）である。
【図５】第一の実施形態の期間Ｂ１の動作を説明する等価回路図（ａ）と、期間Ｂ２の動作を説明する等価回路図（ｂ）である。
【図６】第一の実施形態の期間Ｃ１，Ｃ２の動作を説明する等価回路図（ａ）と、期間Ｃ３の動作を説明する等価回路図（ｂ）である。
【図７】第一の実施形態の期間Ｄ１の動作を説明する等価回路図（ａ）と、期間Ｄ２の動作を説明する等価回路図（ｂ）である。
【図８】この発明のスイッチング電源装置の第二の実施形態の動作を説明するタイムチャートである。
【図９】第二の実施形態の期間Ｂ１の動作を説明する等価回路図（ａ）と、期間Ｄ１の動作を説明する等価回路図（ｂ）である。
【図１０】この発明のスイッチング電源装置の第三の実施形態の期間Ｂ１の動作を説明する等価回路図（ａ）と、期間Ｄ１の動作を説明する等価回路図（ｂ）である。
【図１１】この発明のスイッチング電源装置の第四の実施形態を示す回路図である。
【図１２】この発明のスイッチング電源装置の第五の実施形態を示す回路図である。
【図１３】第五の実施形態の各スイッチ回路を具体的な回路素子で示した回路図である。
【図１４】第五の実施形態の動作を説明するタイムチャートである。
【図１５】第五の実施形態を全波整流型の整流回路及び平滑回路に変形した構成を示す回路図である。
【図１６】従来のカレントダブラ型の整流回路及び平滑回路を備えたスイッチング電源装置の回路図（ａ）と、その動作を説明するタイムチャート（ｂ）である。
【発明を実施するための形態】
【００３７】
以下、この発明のスイッチング電源装置の第一の実施形態について、図１〜図７に基づいて説明する。第一の実施形態のスイッチング電源装置１０は、所定の直流電圧を出力する直流安定化電源であって、図示しない一次巻線、二次巻線１２ａ及び補助巻線１２ｂを備えた出力トランス１２を備える。さらに、直流入力電源と一次巻線の導通状態を切り替え、二次巻線１２ａに、図３に示すように正電圧（ドットを付した側が高電位の電圧）が出力される第一の期間である期間Ａ、電圧が出力されない第二の期間である期間Ｂ、負電圧が出力される第三の期間である期間Ｃ、及び再度電圧が出力されない第四の期間である期間Ｄを１周期とする、矩形状の交流電圧を出力させる図示しないインバータ回路を備えている。また、二次巻線１２ａから負荷１４までの構成は、図１に示すように、カレントダブラ型の同期整流回路１６及び平滑回路１８を備え、平滑回路１８の出力に負荷１４が接続されている。
【００３８】
同期整流回路１６は、共にＮ−ｃｈのＭＯＳ型ＦＥＴであって、二次巻線１２ａのドットが付されていない側の一端にドレイン端子が接続され、ソース端子が負荷１４のグランド電位に接続された第一の整流素子２０と、二次巻線のドットが付された側の一端にドレイン端子が接続され、ソース端子が負荷１４のグランド電位に接続された第二の整流素子２２を備えている（ＭＯＳ型ＦＥＴのゲート端子及びソース端子は、いわゆる駆動端子とグランド端子に相当する）。一対の整流素子２０，２２の内部には、ソース端子からドレイン端子の向きの寄生ダイオード２０ａ，２２ａと、ゲート端子・ソース端子間に寄生する入力コンデンサ２０ｂ，２２ｂが個々に存在している。なお、この寄生ダイオード２０ａ，２２aに相当するダイオード素子や、入力コンデンサ２０ｂ，２２ｂに相当するコンデンサ素子を整流素子２０，２２の外部に接続して設けても構わない。
【００３９】
また、第一の整流素子２０のゲート端子には、補助巻線１２ｂのドットが付された側の一端であって、第一の期間に高電位となる第一の端子２４が接続され、第二の整流素子２２のゲート端子には、補助巻線１２ｂのドットが付されていない第二の端子２６が接続されている。
【００４０】
また、第一の整流素子２０のソース端子と補助巻線１２ｂの第一の端子２４との間に、当該ソース端子側をアノード端子とした第一のダイオード２８が接続され、第二の整流素子２２ａのソース端子と補助巻線１２ｂの第二の端子２６との間に、当該ソース端子側をアノード端子とした第二のダイオード３０が接続されている。
【００４１】
さらに、第一の整流素子２０のゲート端子・ソース端子間に、双方向に導通可能な第一のスイッチ回路３２と第一の電荷保持コンデンサ３４との直列回路が接続され、第二の整流素子２２のゲート端子・ソース端子間に、双方向に導通可能な第二のスイッチ回路３６と第二の電荷保持コンデンサ３８との直列回路が接続されている。この一対の電荷保持コンデンサ３４，３８の容量は互いに等しく、一対の入力コンデンサ２０ｂ，２２ｂの容量の２〜１０倍程度の大きな容量が選択されている。
【００４２】
平滑回路１８は、一対の整流素子２０，２２のドレイン端子同士の間に直列に接続されたインダクタ３９，４０と、このインダクタ３９，４０の接続点と一対の整流素子２０，２２のソース端子と間に接続されたコンデンサ４２を備えている。平滑回路１８は、同期整流回路１６で整流された電圧を平滑し、コンデンサ４２の両端に直流電圧を生成して負荷１４に電力を供給する。
【００４３】
スイッチング電源装置１０における一対のスイッチ回路３２，３６と一対の電荷保持コンデンサ３４，３８は、例えば、図２に示すように具体的な回路素子で構成することができる。すなわち、第一のスイッチ回路３２は、第一のダイオード２８のカソード端子と第一の整流素子２０のゲート端子の接続点に挿入された第一の抵抗４４と、自己のゲート端子が第一の抵抗４４の第一のダイオード２８側の一端に接続され、自己のソース端子が第一の抵抗４４の他の一端に接続され、自己のドレイン端子が第一の電荷保持コンデンサ３４の一端に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第一のトランジスタ４６とで構成され、さらに、第一の電荷保持コンデンサ３４の他の一端が第一の整流素子２０のソース端子に接続されている。また、第二のスイッチ回路３６は、第二のダイオード３０のカソード端子と第二の整流素子２２のゲート端子の接続点に挿入された第二の抵抗４８と、自己のゲート端子が第二の抵抗４８の第二のダイオード３０側の一端に接続され、自己のソース端子が第二の抵抗４８の他の一端に接続され、自己のドレイン端子が第二の電荷保持コンデンサ３８の一端に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第二のトランジスタ５０とで構成され、さらに、第二の電荷保持コンデンサ３８の他の一端が第二の整流素子２２のソース端子に接続されている。
【００４４】
なお、一対のトランジスタ４６，５０のソース端子からドレイン端子の向きに存在する寄生ダイオード４６ａ，５０ａは、回路動作に影響しないが、当該寄生ダイオードが反対の向きに配置されると本発明に係る回路動作を行うことができない。従って、そのようなトランジスタ素子を選択することはできない。
【００４５】
次に、図１に示すスイッチング電源装置１０の動作について、図３のタイムチャートに基づいて説明する。ここで、図３のタイムチャートでは、出力トランス１２の二次巻線１２ａに、正電圧（ドットが付された側が高電位の電圧）が出力される第一の期間を期間Ａ、電圧が出力されない第二の期間を期間Ｂ、負電圧が出力される第三の期間を期間Ｃ、及び再度電圧が出力されない第四の期間を期間Ｄと定義し、第一及び第二のダイオード２８，３０のオン電圧はゼロボルトとして無視した。また、補助巻線１２ｂの電圧をＶｓと表記し、第一及び第二の整流素子２０，２２の駆動端子・グランド端子間電圧をＶｇ２０，Ｖｇ２２と表記し、第一及び第二の電荷保持コンデンサ３４，３８の電圧をＶ３４，Ｖ３８と表記し、第一及び第二のスイッチ回路３２，３６の開閉状態をＳＷ３２，ＳＷ３６と表記した。また、入力コンデンサ２０ｂ，２２ｂの容量値は等しく容量Ｃｉであり、第一及び第二の電荷保持コンデンサ３４，３８の容量値は等しく容量Ｃｒであると仮定する。
【００４６】
スイッチング電源装置１０の動作は、期間Ａ（Ａ１，Ａ２，Ａ３）、期間Ｂ（Ｂ１，Ｂ２）、期間Ｃ（Ｃ１，Ｃ２，Ｃ３）、期間Ｄ（Ｄ１，Ｄ２）を繰り返す。以下、期間Ａ１の動作から順に説明する。
【００４７】
期間Ａ１が開始する直前において、一対の整流素子２０，２２の電圧Ｖｇ２０，Ｖｇ２２は、等しい電圧Ｖ２となっている。この電圧Ｖ２は、一対の整流素子２０，２２のオンの閾値よりも高い電圧であり、一対の整流素子は共にオンしている。また、第一の電荷保持コンデンサ３４の電圧Ｖ３４は、第二の電荷保持コンデンサ３８の電圧Ｖ３８である電圧Ｖ１よりもやや低い電圧のＶ２である。なお、この電圧Ｖ２の値については後で詳しく述べる。
【００４８】
期間Ａ１になると、第一のスイッチ回路３２がオンに反転し、第二のスイッチ回路３６はオフを継続する。そして、出力トランス１２の二次巻線１２ａに正電圧が出力され、補助巻線１２ｂの電圧Ｖｓにも正電圧のＶ１（ドットが付された側が高電位の電圧）が出力される。
【００４９】
補助巻線１２ｂに正電圧のＶ１が出力されると、図４（ａ）に示すように、補助巻線１２ｂから、第一の電荷保持コンデンサ３４及び第一の入力コンデンサ２０ｂ、第二の入力コンデンサ２２ｂの経路に電流が出力される。この電流によって、第二の入力コンデンサ２２ｂの蓄積電荷が放電され、電圧Ｖｇ２２がほぼゼロ電圧まで低下する。そして、第二の整流素子２２は、電圧Ｖｇ２２が自己のオンの閾値以下になった時点でオフに転じる。また、第一の電荷保持コンデンサ３４と第一の入力コンデンサ２０ｂは、この電流によって充電され、電圧Ｖ３４と電圧Ｖｇ２０が上昇する。従って、第一の整流素子２０はオンを継続する。一方、第二のスイッチ回路３６はオフしているので、第二の電荷保持コンデンサ３８の電圧Ｖ３８の値は、電圧Ｖ１のまま保持される。
【００５０】
なお、電圧Ｖｇ２２が第二の整流素子２２のオンの閾値以下に低下するまでの時間が長いと、一対の整流素子２０，２２が同時にオンするおそれがあるが、スイッチング電源装置１０では、当該時間が十分短くなるように調整されているので、特に問題は生じない。
【００５１】
期間Ａ２になっても、第一のスイッチ回路３２はオンを継続し、第二のスイッチ回路３６はオフを継続する。期間Ａ２の直前で電圧Ｖｇ２２がほぼゼロ電圧まで低下しているので、期間Ａ２になると、図４（ａ）に示すように、第二の入力コンデンサ２２ｂに流れていた電流が第二のダイオード３０に流れ始める。すなわち、補助巻線１２ｂから出力される電流の経路が、第一の電荷保持コンデンサ３４及び第一の入力コンデンサ２０ｂ、第二のダイオード３０の経路に切り替わる。従って、図３に示すように、電圧Ｖｇ２２は第二のダイオード３０のオン電圧に保持され、ほぼゼロ電圧で一定になる。また、第一の電荷保持コンデンサ３４と第一の入力コンデンサ２０ｂは、この電流によって充電が継続され、電圧Ｖ３４と電圧Ｖｇ２０が、補助巻線１２ｂが出力する電圧Ｖ１に達すると充電が止まり、期間Ａ２が終了する。一方、第二のスイッチ回路３６はオフしているので、第二の電荷保持コンデンサ３８の電圧Ｖ３８の値は、電圧Ｖ１のまま保持される。
【００５２】
期間Ａ３になると、図３に示すように、第一のスイッチ回路３２が所定のタイミングでオフに反転し、第二のスイッチ回路３６はオフを継続する。期間Ａ３では、図４（ｂ）に示すように、補助巻線１２ｂからの電流が停止し、オン状態の第一のスイッチ回路３２にも電流が流れないので、第一のスイッチ回路３２がどのタイミングでオフに反転しても、電流や電圧に変化が生じない。従って、第一のスイッチ回路３２がオフするタイミングは、期間Ａ３が開始してから期間Ａが終了するまでの間の任意のタイミングに設定することができる。
【００５３】
例えば、図２に示した第一の抵抗４４と第一のトランジスタ４６で構成された第一のスイッチ回路３２の場合、補助巻線１２ｂからの電流が停止した時点で第一の抵抗４４に電圧降下が生じなくなり、第一のトランジスタ４６がオンを継続することができなくなる。すなわち、この第一のスイッチ回路３２は、期間Ａ３が開始するタイミングでオフする動作を行う。また、第二の抵抗４８と第二のトランジスタ５０で構成された第二のスイッチ回路３６も、補助巻線１２ｂからの電流が停止している期間Ａ３は、オフを継続する。
【００５４】
期間Ｂ１になると、図３に示すように、第一のスイッチ回路３２はオフを継続し、第二のスイッチ回路３６はオンに反転する。そして、出力トランス１２の二次巻線１２ａには電圧が出力されず、補助巻線１２ｂの電圧Ｖｓもほぼゼロ電圧になる。
【００５５】
補助巻線１２ｂの電圧がほぼゼロ電圧になると、補助巻線１２ｂは回路的に短絡されているのと等価な状態になる。すると、図５（ａ）に示すように、第一の入力コンデンサ２０ｂに蓄えられた電荷が、補助巻線１２ｂを介して第二の入力コンデンサ２２ｂに移動して分配される電流が流れる。それと同時に、第二の電荷保持コンデンサ３８に蓄えられた電荷が、第二のスイッチ回路３６を介して第二の入力コンデンサ２２ｂに移動して分配される電流が流れる。そして、電荷の分配が終了したところで期間Ｂ１が終了する。
【００５６】
電荷を分配する動作は、一対の入力コンデンサ２０ｂ，２２ｂ及び第二の電荷保持コンデンサ３８の電圧が等しくなるように行われるので、電荷の分配が終了すると、電圧Ｖｇ２０，Ｖｇ２２，Ｖ３８は、等しくＶ２になる。一方、第一のスイッチ回路３２はオフしているので、第一の電荷保持コンデンサ３４の電圧Ｖ３４は、Ｖ１のまま保持される。
【００５７】
電荷が分配された後の電圧Ｖ２は次のように決定される。すなわち、電荷が分配される前は、第一の入力コンデンサ２０ｂに容量Ｃｉと電圧Ｖ１の積で求められる電荷が蓄積され、第二の電荷保持コンデンサ３８に容量Ｃｒと電圧Ｖ１の積で求められる電荷が蓄積されているので、電荷分配後のＶ２は、式（８）で表すことができる。
【数８】
2011061987.tif 000010
【００５８】
また、式（８）から分かるように、容量Ｃｒの値を調整することによって、Ｖ２は、式（９）の範囲で変化する。
【数９】
2011061987.tif 000011
【００５９】
このように、期間Ｂ１が終了する時点で、電圧Ｖｇ２０及び電圧Ｖｇ２２は、第一及び第二の整流素子２０，２２のオンの閾値以上の高い電圧Ｖ２になるので、第一の整流素子２０は期間Ａ３からのオンを継続し、第二の整流素子２２は電圧Ｖｇ２２が自己のオンの閾値を超えた時点でオンに反転する。
【００６０】
期間Ｂ２になると、図３に示すように、第一のスイッチ回路３２はオフを継続し、第二のスイッチ回路３６は所定のタイミングでオフに反転する。期間Ｂ２では、図５（ｂ）に示すように、電荷を分配する電流が停止し、オン状態の第二のスイッチ回路３６にも電流が流れないので、第二のスイッチ回路３６がどのタイミングでオフに反転しても、電流や電圧に変化が生じない。従って、第二のスイッチ回路３６が反転するタイミングは、期間Ｂ２が開始してから期間Ｂが終了するまでの間の任意のタイミングに設定することができる。
【００６１】
例えば、図２に示した第二の抵抗４８と第二のトランジスタ５０で構成された第二のスイッチ回路３６の場合、電荷を分配する電流が停止した時点で第二の抵抗４８に電圧降下が生じなくなり、第二のトランジスタ５０がオンを継続することができなくなる。すなわち、この第二のスイッチ回路３６は、期間Ｂ２が開始するタイミングでオフする動作を行う。また、第一の抵抗４４と第一のトランジスタ４６で構成された第一のスイッチ回路３２も、電荷を分配する電流が停止している期間Ｂ２は、オフを継続する。
【００６２】
期間Ｃ１になると、第一のスイッチ回路３２はオフを継続し、第二のスイッチ回路３６はオンに反転する。そして、出力トランス１２の二次巻線１２ａに負電圧が出力され、補助巻線１２ｂの電圧Ｖｓにも負の電圧Ｖ１（ドットが付されていない側が高電位の電圧）が出力される。
【００６３】
補助巻線１２ｂに負電圧のＶ１が出力されると、図６（ａ）に示すように、補助巻線１２ｂから、第二の電荷保持コンデンサ３８及び第二の入力コンデンサ２２ｂ、第一の入力コンデンサ２０ｂの経路に電流が出力される。この電流によって、第一の入力コンデンサ２０ｂの蓄積電荷が放電され、電圧Ｖｇ２０がほぼゼロ電圧まで低下する。そして、第一の整流素子２０は、電圧Ｖｇ２０が自己のオンの閾値以下になった時点でオフに転じる。また、第二の電荷保持コンデンサ３８と第二の入力コンデンサ２２ｂは、この電流によって充電され、電圧Ｖ３８と電圧Ｖｇ２２が上昇する。従って、第二の整流素子２２はオンを継続する。一方、第一のスイッチ回路３２はオフしているので、第一の電荷保持コンデンサ３４の電圧Ｖ３４の値は、電圧Ｖ１のまま保持される。
【００６４】
期間Ｃ２になっても、第一のスイッチ回路３２はオフを継続し、第二のスイッチ回路３６はオンを継続する。期間Ｃ２の直前で電圧Ｖｇ２０がほぼゼロ電圧まで低下しているので、期間Ｃ２になると、図６（ａ）に示すように、第一の入力コンデンサ２０ｂに流れていた電流が第一のダイオード２８に流れ始める。すなわち、補助巻線１２ｂから出力される電流の経路が、第二の電荷保持コンデンサ３８及び第二の入力コンデンサ２２ｂ、第一のダイオード２８の経路に切り替わる。従って、図３に示すように、電圧Ｖｇ２０は第一のダイオード２８のオン電圧に保持され、ほぼゼロ電圧で一定になる。また、第二の電荷保持コンデンサ３８と第二の入力コンデンサ２２ｂは、この電流によって充電が継続され、電圧Ｖ３８と電圧Ｖｇ２２が補助巻線１２ｂの出力電圧Ｖ１に達すると充電が止まり、期間Ｃ２が終了する。一方、第一のスイッチ回路３２はオフしているので、第一の電荷保持コンデンサ３４の電圧Ｖ３４の値は、電圧Ｖ１のまま保持される。
【００６５】
期間Ｃ３になると、図３に示すように、第一のスイッチ回路３２はオフを継続し、第二のスイッチ回路３６が所定のタイミングでオフに反転する。期間Ｃ３では、図６（ｂ）に示すように、補助巻線１２ｂからの電流が停止し、オン状態の第二のスイッチ回路３６にも電流が流れないので、第二のスイッチ回路３６がどのタイミングでオフに反転しても、電流や電圧に変化が生じない。従って、第二のスイッチ回路３６が反転するタイミングは、期間Ｃ３が開始してから期間Ｃが終了するまでの間の任意のタイミングに設定することができる。
【００６６】
例えば、図２に示した第二の抵抗４８と第二のトランジスタ５０で構成された第二のスイッチ回路３６の場合、補助巻線１２ｂからの電流が停止した時点で第二の抵抗４８に電圧降下が生じなくなり、第二のトランジスタ５０がオンを継続することができなくなる。すなわち、この第二のスイッチ回路３６は、期間Ｃ３が開始するタイミングでオフする動作を行う。また、第一の抵抗４４と第一のトランジスタ４６で構成された第一のスイッチ回路３２も、補助巻線１２ｂからの電流が停止している期間Ｃ３は、オフを継続する。
【００６７】
期間Ｄ１になると、図３に示すように、第一のスイッチ回路３２はオンに反転し、第二のスイッチ回路３６はオフを継続する。そして、出力トランス１２の二次巻線１２ａには電圧が出力されず、補助巻線１２ｂの電圧Ｖｓもほぼゼロ電圧になる。
【００６８】
補助巻線１２ｂの電圧がほぼゼロ電圧になると、補助巻線１２ｂは回路的に短絡されているのと等価な状態になる。すると、図７（ａ）に示すように、第二の入力コンデンサ２２ｂに蓄えられた電荷が、補助巻線１２ｂを介して第一の入力コンデンサ２０ｂに移動して分配される電流が流れる。それと同時に、第一の電荷保持コンデンサ３４に蓄えられた電荷が、第一のスイッチ回路３２を介して第一の入力コンデンサ２０ｂに移動して分配される電流が流れる。そして、電荷の分配が終了したところで期間Ｄ１が終了する。
【００６９】
電荷を分配する動作は、一対の入力コンデンサ２０ｂ，２２ｂ及び第一の電荷保持コンデンサ３４の電圧が等しくなるように行われるので、電荷の分配が終了すると、電圧Ｖｇ２０，Ｖｇ２２，Ｖ３４の値は、等しく電圧Ｖ２になる。一方、第二のスイッチ回路３６はオフしているので、第二の電荷保持コンデンサ３８の電圧Ｖ３８の値は、Ｖ１のまま保持される。
【００７０】
電荷が分配された後の電圧Ｖ２は、期間Ｂのときの電圧Ｖ２と同様に決定される。すなわち、電荷が分配される前は、第二の入力コンデンサ２２ｂには容量Ｃｉと電圧Ｖ１の積で求められる電荷が蓄積され、第一の電荷保持コンデンサ３４には容量Ｃｒと電圧Ｖ１の積で求められる電荷が蓄積されているので、電荷分配後のＶ２は、上記の式（８）で表すことができる。
【００７１】
このように、期間Ｄ１が終了する時点で、電圧Ｖｇ２０及び電圧Ｖｇ２２は、第一及び第二の整流素子２０，２２のオンの閾値以上の高い電圧であるＶ２になるので、第二の整流素子２２は期間Ｃ３からのオンを継続し、第一の整流素子２０は電圧Ｖｇ２０が自己のオンの閾値を超えた時点でオンに反転する。
【００７２】
期間Ｄ２になると、図３に示すように、第一のスイッチ回路３２は所定のタイミングでオフに反転し、第二のスイッチ回路３６はオフを継続する。期間Ｄ２では、図７（ｂ）に示すように、電荷を分配する電流が停止し、オン状態の第一のスイッチ回路３２にも電流が流れないので、第一のスイッチ回路３２がどのタイミングでオフに反転しても、電流や電圧に変化が生じない。従って、第一のスイッチ回路３２が反転するタイミングは、期間Ｄ２が開始してから期間Ｄが終了するまでの間の任意のタイミングに設定することができる。
【００７３】
例えば、図２に示した第一の抵抗４４と第一のトランジスタ４６で構成された第一のスイッチ回路３２の場合、電荷を分配する電流が停止した時点で第一の抵抗４４に電圧降下が生じなくなり、第一のトランジスタ４６がオンを継続することができなくなる。すなわち、この第一のスイッチ回路３２は、期間Ｄ２が開始するタイミングでオフする動作を行う。また、第二の抵抗４８と第二のトランジスタ５０で構成された第二のスイッチ回路３６も、電荷を分配する電流が停止している期間Ｄ２は、オフを継続する。
【００７４】
上述した期間Ａ１〜期間Ｄ２の動作を繰り返すことによって、第一の整流素子２０は、補助巻線１２ｂに正電圧が発生する期間Ａだけでなく、補助巻線１２ｂに電圧が発生しない期間Ｂ，Ｄにもオンすることができる。同様に、第二の整流素子２２も、補助巻線１２ｂに負電圧が発生する期間Ｃだけでなく、補助巻線１２ｂに電圧が発生しない期間Ｂ，Ｄにもオンすることができる。
【００７５】
次に、一対の入力コンデンサ２０ｂ，２２ｂ及び一対の電荷保持コンデンサ３４，３８に蓄積される総エネルギーの変化と、電荷の移動によって生じる損失について説明する。ここでは、説明の便宜のため、電荷保持コンデンサ３４，３８の容量Ｃｒは入力コンデンサ２０ａ，２０ｂの容量Ｃｉよりも十分大きな値に設定されているとする。
【００７６】
期間Ａの終了時点で、電荷が蓄積されているコンデンサは、第一の入力コンデンサ２０ｂと一対の電荷保持コンデンサ３４，３８であり、その総エネルギーＥａは、式（１０）で表すことができる。
【数１０】
2011061987.tif 000012
【００７７】
期間Ｂの終了時点で、電荷が蓄積されているコンデンサは、一対の入力コンデンサ２０ａ，２０ｂと一対の電荷保持コンデンサ３４，３８で、総エネルギーＥｂは、式（１１）で表すことができる。
【数１１】
2011061987.tif 000013
なお、式（８）から分かるように、容量Ｃｒが容量Ｃｉよりも十分大きいときは、Ｖ１とＶ２がほぼ等しい値になる。従って、式（１１）では、Ｖ２をＶ１に置き換えている。
【００７８】
期間Ｃの終了時点で、電荷が蓄積されているコンデンサは、第二の入力コンデンサ２２ｂと一対の電荷保持コンデンサ３４，３８であり、その総エネルギーＥｃは、期間Ａと同様の考え方により、式（１２）で表すことができる。
【数１２】
2011061987.tif 000014
【００７９】
期間Ｄの終了時点で、電荷が蓄積されているコンデンサは、一対の入力コンデンサ２０ａ，２０ｂと一対の電荷保持コンデンサ３４，３８で、総エネルギーＥｄは、期間Ｂと同様の考え方により、式（１３）で表すことができる。
【数１３】
2011061987.tif 000015
【００８０】
式（１０）〜式（１３）から分かるように、容量Ｃｒが容量Ｃｉよりも十分大きな値に設定されていれば、期間Ａから期間Ｄまで移行する中で、各期間の総エネルギーＥａ，Ｅｂ，Ｅｃ，Ｅｄは変化せず、消費や補充も行われないため、理想的には損失が生じないことが分かる。
【００８１】
ただし、電荷保持コンデンサ３４，３８は、スイッチング電源装置１０に入力電圧投入直後の不安定動作を回避する等の目的で、容量Ｃｒをある程度小さめに抑える必要がある。従って、容量Ｃｒは、容量Ｃｉの２倍〜１０倍程度の値に設定することが好ましく、実際には、Ｖ１とＶ２の間に式（９）に示す範囲で電圧差が生じ、その電圧差に基づいて若干の損失が生じることになる。
【００８２】
以上説明したように、スイッチング電源装置１０は、一対の電荷保持コンデンサ３４，３８を一対のスイッチ回路３２，３６によって所定の接続状態に適宜切り替えることによって、電荷保持コンデンサ３４，３８の電圧の変動が小さく抑えられるので、電荷の移動によって生じる整流素子２０，２２の駆動損失を大きく低減することができる。また、第一の整流素子２０をオンさせる期間Ｄ，Ａ，Ｂの電圧Ｖｇ２０、及び第二の整流素子２２をオンさせる期間Ｂ，Ｃ，Ｄの電圧Ｖｇ２２は、各期間を通じて変動幅が小さいので、その電圧値をオンの閾値より十分高く、且つ整流素子が安全に動作可能な低い所定の電圧に設定することが容易であり、従来技術の電圧制限回路のような複雑な構成を設ける必要がない。
【００８３】
次に、この発明のスイッチング電源装置の第二の実施形態について、図８及び図９に基づいて説明する。ここで、上記のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。第二の実施形態のスイッチング電源装置６０は、図１に示す回路図と外観的には同様の構成であるが、第一の実施形態における第一及び第二のスイッチ回路３２，３６が、第一及び第二のスイッチ回路６２，６４に各々置き換えられている。
【００８４】
スイッチング電源装置６０の第一及び第二のスイッチ回路６２，６４は、オン・オフするタイミングがスイッチング電源装置１０と異なり、期間Ｂと期間Ｄの動作に違いが生じる。以下、スイッチング電源装置６０の期間Ｂ（Ｂ１，Ｂ２）及び期間Ｄ（Ｄ１，Ｄ２）の動作について説明する。なお、図８のタイムチャートでは、第一及び第二のスイッチ回路６２，６４の開閉状態をＳＷ６２，ＳＷ６４と表記した。
【００８５】
期間Ａ３の経過後、期間Ｂ１になると、図８に示すように、第一のスイッチ回路６２はオンに反転し、第二のスイッチ回路６４はオフを継続する。そして、出力トランス１２の二次巻線１２ａには電圧が出力されず、補助巻線１２ｂの電圧Ｖｓもほぼゼロ電圧になる。
【００８６】
補助巻線１２ｂの電圧がほぼゼロ電圧になると、補助巻線１２ｂは回路的に短絡されているのと等価な状態になる。すると、図９（ａ）に示すように、第一の入力コンデンサ２０ｂに蓄えられた電荷が、補助巻線１２ｂを介して第二の入力コンデンサ２２ｂに移動して分配される電流が流れる。それと同時に、第一の電荷保持コンデンサ３４に蓄えられた電荷が、第一のスイッチ回路６２を介して第二の入力コンデンサ２２ｂに移動して分配される電流が流れる。そして、電荷の分配が終了したところで期間Ｂ１が終了する。すなわち、スイッチング電源装置６０は、期間Ｂ１において、第二の電荷保持コンデンサ３８に蓄積された電荷ではなく、第一の電荷保持コンデンサ３４に蓄積された電荷を第二の入力コンデンサ２２ｂに分配する、という点でスイッチング電源装置１０と動作が異なる。
【００８７】
電荷を分配する動作は、一対の入力コンデンサ２０ｂ，２２ｂ及び第一の電荷保持コンデンサ３４の電圧が等しくなるように行われるので、電荷の分配が終了すると、電圧Ｖｇ２０，Ｖｇ２２，Ｖ３４の値は、等しく電圧Ｖ２になる。一方、第二のスイッチ回路６４はオフしているので、第二の電荷保持コンデンサ３８の電圧Ｖ３８の値は、後述する期間Ｄ２に設定された電圧Ｖ２のまま保持される。
【００８８】
電荷が分配された後の電圧Ｖ２は、スイッチング電源装置１０の場合と同様に、式（８）で表すことができる。また、式（８）から分かるように、電荷保持コンデンサ３４，３８の容量Ｃｒの値を調整することによって、Ｖ２は、式（９）の範囲で変化する点も同様である。
【００８９】
このように、期間Ｂ１が終了する時点で、電圧Ｖｇ２０及び電圧Ｖｇ２２は、第一及び第二の整流素子２０，２２のオンの閾値以上の高い電圧であるＶ２になるので、第一の整流素子２０は期間Ａ３からのオンを継続し、第二の整流素子２２は電圧Ｖｇ２２が自己のオンの閾値を超えた時点でオンに反転する。
【００９０】
期間Ｂ２になると、図８に示すように、第一のスイッチ回路６２は所定のタイミングでオフに反転し、第二のスイッチ回路６４はオフを継続する。期間Ｂ２では、電荷を分配する電流が停止し、オン状態の第一のスイッチ回路６２にも電流が流れないので、第一のスイッチ回路６２がどのタイミングでオフに反転しても、電流や電圧に変化が生じない。従って、第一のスイッチ回路６２が反転するタイミングは、期間Ｂ２が開始してから期間Ｂが終了するまでの間の任意のタイミングに設定することができる。
【００９１】
また、期間Ｃ３の経過後、期間Ｄ１になると、図８に示すように、第一のスイッチ回路６２はオフを継続し、第二のスイッチ回路６４はオンに反転する。そして、出力トランス１２の二次巻線１２ａには電圧が出力されず、補助巻線１２ｂの電圧Ｖｓもほぼゼロ電圧になる。
【００９２】
補助巻線１２ｂの電圧がほぼゼロ電圧になると、補助巻線１２ｂは回路的に短絡されているのと等価な状態になる。すると、図９（ｂ）に示すように、第二の入力コンデンサ２２ｂに蓄えられた電荷が、補助巻線１２ｂを介して第一の入力コンデンサ２０ｂに移動して分配される電流が流れる。それと同時に、第二の電荷保持コンデンサ３８に蓄えられた電荷が、第二のスイッチ回路６４を介して第一の入力コンデンサ２０ｂに移動して分配される電流が流れる。そして、電荷の分配が終了したところで期間Ｄ１が終了する。すなわち、スイッチング電源装置６０は、期間Ｄ１において、第一の電荷保持コンデンサ３４に蓄積された電荷ではなく、第二の電荷保持コンデンサ３８に蓄積された電荷を第一の入力コンデンサ２０ｂに分配する、という点でスイッチング電源装置１０と動作が異なる。
【００９３】
電荷を分配する動作は、一対の入力コンデンサ２０ｂ，２２ｂ及び第二の電荷保持コンデンサ３８の電圧が等しくなるように行われるので、電荷の分配が終了すると、電圧Ｖｇ２０，Ｖｇ２２，Ｖ３８の値は、等しく電圧Ｖ２になる。一方、第一のスイッチ回路６２はオフしているので、第一の電荷保持コンデンサ３４の電圧Ｖ３４は、上記の期間Ｂ２に設定された電圧Ｖ２のまま保持される。
【００９４】
電荷が分配された後の電圧Ｖ２は、期間Ｂのときの電圧Ｖ２と同様に決定される。すなわち、電荷が分配される前は、第二の入力コンデンサ２２ｂに容量Ｃｉと電圧Ｖ１の積で求められる電荷が蓄積され、第二の電荷保持コンデンサ３８に容量Ｃｒと電圧Ｖ１の積で求められる電荷が蓄積されているので、電荷分配後の電圧Ｖ２は、上記の式（８）で表すことができる。
【００９５】
このように、期間Ｄ１が終了する時点で、電圧Ｖｇ２０及び電圧Ｖｇ２２は、第一及び第二の整流素子２０，２２のオンの閾値以上の高い電圧であるＶ２になるので、第二の整流素子２２は期間Ｃ３からのオンを継続し、第一の整流素子２０は電圧Ｖｇ２０が自己のオンの閾値を超えた時点でオンに反転する。
【００９６】
期間Ｄ２になると、図８に示すように、第一のスイッチ回路６２はオフを継続し、第二のスイッチ回路６４は所定のタイミングでオンに反転する。期間Ｄ２では、電荷を分配する電流が停止し、オン状態の第二のスイッチ回路６４にも電流が流れないので、第二のスイッチ回路６４がどのタイミングでオフに反転しても、電流や電圧に変化が生じない。従って、第二のスイッチ回路６４が反転するタイミングは、期間Ｄ２が開始してから期間Ｄが終了するまでの間の任意のタイミングに設定することができる。
【００９７】
期間Ａ（Ａ１，Ａ２，Ａ３）及び期間Ｃ（Ｃ１，Ｃ２，Ｃ３）の動作については、スイッチング電源装置１０と同様のため、ここでは説明を省略する。
【００９８】
スイッチング電源装置６０は、上述した期間Ａ１〜期間Ｄ３２の動作を繰り返すことによって、第一の整流素子２０は、補助巻線１２ｂに正電圧が発生する期間Ａだけでなく、補助巻線に電圧が発生しない期間Ｂ，Ｄにもオンすることができる。同様に、第二の整流素子２２も、補助巻線１２ｂに負電圧が発生する期間Ｃだけでなく、補助巻線に電圧が発生しない期間Ｂ，Ｄにもオンすることができる。また、一対の入力コンデンサ２０ｂ，２２ｂ及び一対の電荷保持コンデンサ３４，３８に蓄積されている総エネルギーＥａ〜Ｅｄは、スイッチング電源装置１０と同様に、式（１０）〜（１３）で表される。従って、スイッチング電源装置６０においても、スイッチング電源装置１０と同様に、駆動損失を大幅に低減することができる。
【００９９】
次に、この発明のスイッチング電源装置の第三の実施形態について、図１０に基づいて説明する。ここで、上記のスイッチング電源装置１０，６０と同様の構成は、同一の符号を付して説明を省略する。第三の実施形態のスイッチング電源装置７０は、図１に示す回路図と外観的には同様の構成であるが、第一の実施形態における第一及び第二のスイッチ回路３２，３６が、第一及び第二のスイッチ回路７２，７４に各々置き換えられている。
【０１００】
スイッチング電源装置７０の第一及び第二のスイッチ回路７２，７４は、オン・オフするタイミングがスイッチング電源装置１０，６０のものと異なり、期間Ｂと期間Ｄの動作に違いが生じる。
【０１０１】
期間Ａ３の経過後、期間Ｂ１になると、図１０（ａ）に示すように、第一のスイッチ回路７２と第二のスイッチ回路７４は、共にオンに反転する。また、期間Ｃ３の経過後、期間Ｄ１になったときも、図１０（ｂ）に示すように、第一のスイッチ回路７２と第二のスイッチ回路７４は、共にオンに反転する。すなわち、スイッチング電源装置７０は、期間Ｂ１及び期間Ｄ１において、一対の電荷保持コンデンサ３４，３８の両方に蓄積された電荷を第二の入力コンデンサ２２ｂに分配する点で、スイッチング電源装置１０，６０と動作が異なる。
【０１０２】
電荷を分配する動作は、一対の入力コンデンサ２０ｂ，２２ｂ及び一対の電荷保持コンデンサ３４，３８電圧が等しくなるように行われるので、電荷の分配が終了すると、電圧Ｖｇ２０，Ｖｇ２２，Ｖ３４，Ｖ３８は等しくなる。そして、その等しくなる電圧をＶ３とすれば、電荷保持コンデンサ３４，３８の容量Ｃｒを、スイッチング電源装置１０，６０における容量Ｃｒの約２分の１の小さな容量に設定するだけで、スイッチング電源装置１０，６０における電圧Ｖ２と同程度の高い電圧Ｖ３を得ることができる。従って、スイッチング電源装置７０は、スイッチング電源装置１０，６０の作用効果を実現しつつ、さらに、電荷保持コンデンサ３４，３８を小容量化することによって、装置のコスト低減や小型化を図ることができる。
【０１０３】
次に、この発明のスイッチング電源装置の第四の実施形態について、図１１に基づいて説明する。ここで、上記のスイッチング電源装置７０と同様の構成は、同一の符号を付して説明を省略する。第四の実施形態のスイッチング電源装置８０は、図１１に示すように、スイッチング電源装置７０の構成に加え、第三のダイオード８２と第四のダイオード８４が付加されている。第三のダイオード８２は、アノード端子が補助巻線１２ｂの第一の端子２４に接続され、カソード端子が第二のコンデンサ３８と第二のスイッチ回路７４との接続点に接続されている。また、第四のダイオード８４は、アノード端子が補助巻線１２ｂの第二の端子２６に接続され、カソード端子が第一のコンデンサ３４と第一のスイッチ回路７２との接続点に接続されている。その他の構成は、スイッチング電源装置７０と同様である。
【０１０４】
第三のダイオード８２は、期間Ａの間に第二の電荷保持コンデンサ３８をＶ１まで充電し、第四のダイオード８４は、期間Ｃの間に第一の電荷保持コンデンサ３４をＶ１まで充電する働きをする。この動作により、期間Ａ及びＤの間に電荷保持コンデンサ３４，３８の電荷が補充され、期間Ｂ及びＤの間に一対の入力コンデンサ２０ｂ，２２ｂに電荷を分配しても、分配後の各コンデンサの電圧Ｖ３をより高くすることができる。
【０１０５】
従って、スイッチング電源装置８０は、スイッチング電源装置７０の作用効果を実現しつつ、さらに電荷保持コンデンサ３４，３８を小容量化することによって、一層の装置のコスト低減や小型化を図ることができる。
【０１０６】
また、スイッチング電源装置８０の動作から分かるように、第三及び第四のダイオード８２，８４を付加する構成を、上記のスイッチング電源装置６０に適用してもよい。それによって、スイッチング電源装置８０と同様に、電荷保持コンデンサ３４，３８をさらに小容量化することができる。
【０１０７】
また、上記のスイッチング電源装置１０，６０，７０，８０に基づいて説明したように、この発明のスイッチング電源装置では、電荷保持コンデンサ３４，３８を断続する各スイッチ回路のオン・オフのタイミング設定を、様々なパターンに変更することが可能である。従って、具体的な回路素子でスイッチ回路を構成するとき、図２に例示したスイッチ回路３２，３６の以外の構成でも自由に設定することができ、非常に汎用性が高いという特徴を有している。
【０１０８】
次に、この発明のスイッチング電源装置の第五の実施形態について、図１２〜図１４に基づいて説明する。第五の実施形態のスイッチング電源装置９０は、期間Ｂから期間Ｃに移行したときと、期間Ｄから期間Ａに移行したときに、一対の整流素子２０，２２が同時にオンすることを防止するための構成を備えたスイッチング電源装置である。
【０１０９】
先にスイッチング電源装置１０の動作を説明したとき、スイッチング電源装置１０は期間Ａ１及び期間Ｃ１が非常に短時間になるように調整されているので、この期間に一対の整流素子２０，２２が同時にオンして問題を生じさせることはないとした。しかし、スイッチング周波数の設定やその他の設計上の制約により、この問題を無視できない場合がある。そこで、スイッチング電源９０は、期間Ａ及び期間Ｃに移行した後で一対の整流素子２０，２２が同時にオンすることを確実に防止する動作が行われる構成を備えている。
【０１１０】
まず、スイッチング電源装置９０の回路構成を説明する。ここで、上記のスイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。スイッチング電源装置９０は、図１２に示すように、スイッチング電源装置１０の構成に加え、双方向に導通可能な第三及び第四のスイッチ回路９２，９４と、第五及び第六のスイッチ９６，９８が付加されている。
【０１１１】
第三のスイッチ回路９２は、第一のダイオード２８のカソード端子と補助巻線１２ｂの第一の端子２４の接続点と、第一の整流素子２０のゲート端子との間に挿入されている。また、第四のスイッチ回路９４は、第二のダイオード３０のカソード端子と補助巻線１２ｂの第二の端子２６の接続点と、第二の整流素子のゲート端子との間に挿入されている。さらに、第五のスイッチ回路９６は、第一の整流素子２０のゲート端子・ソース端子間に接続され、第六のスイッチ回路９８は、第二の整流素子２２のゲート端子・ソース端子間に接続されている。
【０１１２】
そして、第五のスイッチ回路９６は、期間Ｃに入る前にオンして第一の整流素子２０のゲート端子の電圧Ｖｇ２０をオンの閾値未満に低下させ、さらに、第三のスイッチ回路９２又は第四のスイッチ回路９４は、第五のスイッチ回路９６がオンするのと同時又はその前にオフする動作を行う。また、第六のスイッチ回路９８は、期間Ａに入る前にオンして第二の整流素子２２のゲート端子の電圧Ｖｇ２２をオンの閾値未満に低下させ、さらに、第三のスイッチ回路９２又は第四のスイッチ回路９４は、第六のスイッチ回路９８がオンするのと同時又はその前にオフする動作を行う。その他の構成は、スイッチング電源装置１０と同様である。
【０１１３】
スイッチング電源装置９０における６つのスイッチ回路３２，３６，９２，９４，９６，９８は、例えば、図１３に示す具体的な回路素子で構成することができる。詳細に述べると、第一のスイッチ回路３２は、ソース端子が第一の整流素子２０のゲート端子に接続され、ドレイン端子が第一の電荷保持コンデンサ３４の一端に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第一のトランジスタ４６で構成されている。
【０１１４】
第二のスイッチ回路３６は、ソース端子が第二の整流素子２２のゲート端子に接続され、ドレイン端子が第二の電荷保持コンデンサ３８の一端に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第二のトランジスタ５０で構成されている。
【０１１５】
第三のスイッチ回路９２は、ソース端子が第一の整流素子２０のゲート端子に接続され、ドレイン端子が第一のダイオード２８のカソード端子に接続され、ゲート端子が第一のトランジスタ４６のゲート端子に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第三のトランジスタ１００を備えている。また、第三のトランジスタ１００のドレイン端子・ゲート端子間に接続された第三の抵抗１０２を備えている。さらに、ドレイン端子が第三のトランジスタ１００のゲート端子に接続され、ソース端子が第一の整流素子２０のソース端子に接続され、所定の駆動信号によってオン・オフ駆動されるＮ−ｃｈのＭＯＳ型ＦＥＴである第一の補助トランジスタ１０４を備えている。
【０１１６】
第四のスイッチ回路９４は、ソース端子が第二の整流素子２２のゲート端子に接続され、ドレイン端子が第一のダイオード３０のカソード端子に接続され、ゲート端子が第二のトランジスタ５０のゲート端子に接続されたＮ−ｃｈのＭＯＳ型ＦＥＴである第四のトランジスタ１０６を備えている。また、第四のトランジスタ１０６のドレイン端子・ゲート端子間に接続された第四の抵抗１０８を備えている。さらに、ドレイン端子が第四のトランジスタ１０６のゲート端子に接続され、ソース端子が第二の整流素子２２のソース端子に接続され、所定の駆動信号によってオン・オフ駆動されるＮ−ｃｈのＭＯＳ型ＦＥＴである第二の補助トランジスタ１１０を備えている。
【０１１７】
第五のスイッチ回路９６は、ドレイン端子が第一の整流素子２０のゲート端子に接続され、ソース端子が第一の整流素子２０のソース端子に接続され、ゲート端子が第一の補助トランジスタ１０４のゲート端子に接続され、所定の駆動信号によってオン・オフ駆動されるＮ−ｃｈのＭＯＳ型ＦＥＴである第五のトランジスタ１１２で構成されている。
【０１１８】
第六のスイッチ回路９８は、ドレイン端子が第二の整流素子２２のゲート端子に接続され、ソース端子が第二の整流素子２２のソース端子に接続され、ゲート端子が第二の補助トランジスタ１１０のゲート端子に接続され、所定の駆動信号によってオン・オフ駆動されるＮ−ｃｈのＭＯＳ型ＦＥＴである第六のトランジスタ１１４で構成されている。
【０１１９】
さらに、第一から第六の各スイッチ回路は、互いに接続された第一の補助トランジスタ１０４及び第五のトランジスタ１１２のゲート端子と、互いに接続された前記第二の補助トランジスタ及び第六のトランジスタのゲート端子とに向けて、所定の駆動信号を個々に出力するトランジスタ駆動回路１１６を備えている。そして、トランジスタ駆動回路１１６が出力する駆動信号は、第一及び第二の補助トランジスタ１０４，１１０と、第五及び第六のトランジスタ１１２，１１４とがオンに反転するタイミングを制御する。
【０１２０】
このとき、第一の補助トランジスタ１０４として、駆動端子のオンの閾値が第五のトランジスタ１１２よりも低い素子を選定する等の方法により、第一の補助トランジスタ１０４の方を先にオンさせることができ、その結果、第三のトランジスタ１００と第五のトランジスタ１１２が同時にオンすることを防止することができる。同様に、第二の補助トランジスタ１１０として、駆動端子のオンの閾値が第六のトランジスタ１１４よりも低い請求項素子を選定する等の方法により、第二の補助トランジスタ１１０の方を先にオンさせることができ、その結果、第四のトランジスタ１０６と第六のトランジスタ１１４が同時にオンすることを防止することができる。
【０１２１】
次に、図１２に示すスイッチング電源装置９０の動作について、図１４に基づいて説明する。なお、図１４のタイムチャートでは、第三、第四、第五及び第六のスイッチ回路９２，９４，９６，９８の開閉状態を、各々ＳＷ９２，ＳＷ９４，ＳＷ９６，ＳＷ９８と表記した。
【０１２２】
スイッチング電源装置９０の第一及び第二のスイッチ回路３２，３６は、図３で説明したタイミングでオン・オフし、第一の整流素子２０が期間Ｄ，Ａ，Ｂの間はオンし、第二の整流素子２２が期間Ｂ，Ｃ，Ｄの間はオンするという、スイッチング電源装置１０と同様の基本動作が行われる。
【０１２３】
第三、第四、第五及び第六のスイッチ回路９２，９４，９６，９８は、図１４に示すように、この基本動作を妨げないようにオン・オフする。そして、特に、期間Ｃ及び期間Ａに移行する直前の期間Ｂ３及び期間Ｄ３に特徴的な働きをする。
【０１２４】
期間Ｂ２が開始した後、二次巻線１２ｂに負電圧Ｖ１が発生する期間Ｃの開始が近くなると、トランジスタ駆動回路１１６に制御された所定のタイミングで第五のスイッチ回路９６がオンし、期間Ｂ３に移行する。第五のスイッチ回路９６がオンすると、第一の整流素子２０の電圧Ｖｇ２０がオンの閾値未満の電圧値に低下し、期間Ｃに入る前に第一の整流素子２０がオフする。従って、期間Ｃに一対の整流素子２０，２２が同時にオンすることはない。
【０１２５】
このとき、第一及び第三のスイッチ回路３２，９２は、第五のスイッチ回路９６がオンすると同時又はその前にすでにオフしている。従って、第五のスイッチ回路９６がオンすることによって蓄積電荷が放電されるコンデンサは、第一の入力コンデンサ２０ｂのみである。
【０１２６】
また、期間Ｄ２が開始した後、二次巻線１２ｂに正電圧Ｖ１が発生する期間Ａの開始が近くなると、トランジスタ駆動回路１１６に制御された所定のタイミングで第六のスイッチ回路９８がオンし、期間Ｄ３に移行する。第六のスイッチ回路９８がオンすると、第二の整流素子２２の電圧Ｖｇ２２がオンの閾値未満の電圧値に低下し、期間Ｃに入る前に第二の整流素子２２がオフする。従って、期間Ａに一対の整流素子２０，２２が同時にオンすることはない。
【０１２７】
このとき、第二及び第四のスイッチ回路３６，９４は、第六のスイッチ回路９８がオンすると同時又はその前にすでにオフしている。従って、第六のスイッチ回路９８がオンすることによって蓄積電荷が放電されるコンデンサは、第二の入力コンデンサ２２ｂのみである。
【０１２８】
次に、一対の入力コンデンサ２０ｂ，２２ｂ及び一対の電荷保持コンデンサ３４，３８に蓄積される総エネルギーの変化と、電荷の移動によって生じる損失について説明する。第一の実施形態のスイッチング電源装置１０の場合、一対の電荷保持コンデンサ３４，３８の容量Ｃｒを一対の入力コンデンサ２０，２２ｂの容量Ｃｉよりも十分大きく設定することによって、損失が非常に小さくなる、ということは上述した通りである。しかし、スイッチング電源装置９０の場合は、期間Ｂ３及び期間Ｄ３において第五及び第六のスイッチ回路９６，９８を介して放電するエネルギーが新たな駆動損失が生じる。その駆動損失Ｐは、式（１４）で表すことができる。
【数１４】
2011061987.tif 000016
【０１２９】
しかし、容量Ｃｉは容量Ｃｒよりも十分小さいため、スイッチング電源装置９０の駆動損失Ｐは、特許文献２のスイッチング電源装置の駆動損失Ｐ（式（７）を参照）に比べ、非常に小さく抑えられる。
【０１３０】
また、スイッチング電源装置９０の駆動損失Ｐは、特許文献１のスイッチング電源装置を改良したものの駆動損失Ｐ（式（６）を参照）と同等である。しかしながら、第一の整流素子２０をオンさせる期間Ｄ，Ａ，Ｂの電圧Ｖｇ２０、及び第二の整流素子２２をオンさせる期間Ｂ，Ｃ，Ｄの電圧Ｖｇ２２が、各期間を通じて変動幅が小さいので、その電圧値をオンの閾値より十分高く、且つ整流素子が安全に動作可能な低い電圧に設定することが容易であり、電圧制限回路のような複雑な構成を設ける必要がないという優れた効果を得ることができる。
【０１３１】
なお、この発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、第四の実施形態のスイッチング電源装置８０で説明した第三のダイオード８２及び第四のダイオード８４は、第三〜第六のスイッチ回路９２，９４，９６，９８を備えたスイッチング電源装置９０に付加しても、同様の作用効果を奏する。
【０１３２】
また、トランス１２の補助巻線１２ｂは、二次巻線１２ａとの巻数比を調整することによって、期間Ａ及び期間Ｂに発生する電圧値であるＶ１を適正化すること等を目的として設けられている。従って、整流回路と平滑回路がカレントダブラ型に構成され、且つ、巻数比の調整が不要な場合は、補助巻線１２ｂを二次巻線１２ａで兼用することができる。
【０１３３】
さらに、整流回路及び平滑回路は、上記実施形態のカレントダブラ型の構成の他、図１５に示すような全波整流型の構成であってもよい。
【符号の説明】
【０１３４】
１０，６０，７０，８０，９０  スイッチング電源装置
１２  出力トランス
１２ａ  二次巻線
１２ｂ  補助巻線
１６  同期整流回路
１８  平滑回路
２０  第一の整流素子
２０ｂ  第一の入力コンデンサ
２２  第二の整流素子
２２ｂ  第二の入力コンデンサ
２８  第一のダイオード
３０  第二のダイオード
３２，６２，７２  第一のスイッチ回路
３４  第一の電荷保持コンデンサ
３６，６４，７４  第二のスイッチ回路
３８  第二の電荷保持コンデンサ
４４  第一の抵抗
４６  第一のトランジスタ
４８  第二の抵抗
５０  第二のトランジスタ
８２  第三のダイオード
８４  第四のダイオード
９２  第三のスイッチ回路
９４  第四のスイッチ回路
９６  第五のスイッチ回路
９８  第六のスイッチ回路
１００  第三のトランジスタ
１０２  第三の抵抗
１０４  第一の補助トランジスタ
１０６  第四のトランジスタ
１０８  第四の抵抗
１１０  第二の補助トランジスタ
１１２  第五のトランジスタ
１１４  第六のトランジスタ
１１６  トランジスタ駆動回路
【図１】
2011061987.tif 000017
【図２】
2011061987.tif 000018
【図３】
2011061987.tif 000019
【図４】
2011061987.tif 000020
【図５】
2011061987.tif 000021
【図６】
2011061987.tif 000022
【図７】
2011061987.tif 000023
【図８】
2011061987.tif 000024
【図９】
2011061987.tif 000025
【図１０】
2011061987.tif 000026
【図１１】
2011061987.tif 000027
【図１２】
2011061987.tif 000028
【図１３】
2011061987.tif 000029
【図１４】
2011061987.tif 000030
【図１５】
2011061987.tif 000031
【図１６】
2011061987.tif 000032