(57)【要約】【課題】非晶質の絶縁層上に任意の位置に単結晶半導体層を成長させることにより高性能半導体素子の積層化あるいは３次元化を可能にし，高機能な半導体集積システムを実現する。【解決手段】絶縁層上に非晶質半導体薄膜を堆積し，第1のイオン注入のチャネリングと熱処理により多結晶化させ，しかる後に，前記第１のイオン注入とは異なる方向から第２のイオン注入のチャネリングと熱処理による結晶化を行い、２つの結晶方位を規制した単結晶の半導体薄膜を成長する。【選択図】図１
2011082232.tif 000002
【特許請求の範囲】
【請求項１】
非晶質基板上の多結晶半導体膜にイオンを注入し，チャネリング効果により残留した微結晶を核として優先的な結晶配向により再結晶成長させる方法において，異なった複数方向からイオン注入することにより結晶配向方位を３次元的に規定した単結晶半導体薄膜を生成することを特徴とする結晶性半導体薄膜の製造方法。
【請求項２】
非晶質絶縁膜あるいは非晶質絶縁基板上に堆積した微結晶を含む半導体薄膜を，第１のイオン注入のチャネリングにより残留させた該微結晶の少なくとも一部を核として熱処理により多結晶化させ，しかる後に，前記第１のイオン注入とは異なる方向から第２のイオン注入のチャネリングによって残留した微結晶を核として熱処理による結晶化を行うことを特徴とする結晶性半導体薄膜の製造方法。
【請求項３】
非晶質絶縁膜あるいは非晶質絶縁基板上に堆積した微結晶を含む半導体薄膜を，第１のイオン注入のチャネリングにより残留させた該微結晶の少なくとも一部を核として熱処理により多結晶化させ，しかる後に，絶縁膜を堆積し，該絶縁膜および該半導体薄膜を細線状にパターン加工した後，該半導体細線の側面から第２のイオン注入のチャネリングによって残留した微結晶を核として熱処理による結晶化を行うことを特徴とする結晶性半導体薄膜の製造方法。
【請求項４】
請求項２において，第１のイオン注入方向と第２のイオン注入方向が実効的に９０度の角をなすことを特徴とする結晶性半導体薄膜の製造方法。
【請求項５】
請求項３において，第１のイオン注入方向と第２のイオン注入方向が実効的に４５度の角をなすことを特徴とする結晶性半導体薄膜の製造方法。
【請求項６】
請求項３において，該半導体細線を覆う絶縁膜が第２のイオン注入のイオン到達深さより厚いことを特徴とする単結晶半導体薄膜の製造方法。
【請求項７】
請求項１において，該結晶化熱処理はレーザビームあるいはイオンビームあるいは電子線ビームあるいはマイクロ波などの電磁波の照射にすることを特徴とする結晶性半導体薄膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子回路装置あるいは表示装置等に用いる非晶質絶縁膜あるいは非晶質絶縁基板上の結晶性半導体薄膜の製造方法に関する。
【背景技術】
【０００２】
従来、電子回路装置あるいは表示装置等には，ガラスやプラスチックなどの絶縁物基板に堆積した非晶質あるいは多結晶半導体膜を用いた薄膜トランジスタが使われてきた。
【０００３】
一般に，薄膜トランジスタの性能を上げるためにはキャリア移動度の大きな結晶性の良い半導体薄膜を用いる必要がある。非晶質半導体膜のキャリア移動度は小さいため，非晶質半導体膜を電気炉で熱処理あるいはレーザ照射などの方法によってエネルギーを与え結晶化させた多結晶半導体膜が用いられてきた。これらの方法によって結晶粒を大きくした多結晶半導体膜を用いることによって、薄膜トランジスタの性能を改善できる。
【０００４】
たとえば，連続発振グリーンレーザ照射法で結晶化した多結晶シリコン半導体膜を用いて薄膜トランジスタを製造すると，キャリア移動度はシリコンバルクの値に近くなる。しかし，様々な方位に配向した多結晶粒の存在によりキャリア移動度のばらつきが生じ，さらに結晶粒界の存在によりしきい値のばらつきおよび特性の劣化，さらに長期信頼性不足の問題を生じる。このため，従来の薄膜トランジスタは特性が安定な単結晶シリコンを用いるバルクトランジスタと同様の電子回路設計には使用できない。
【０００５】
多結晶シリコン半導体膜を用いて薄膜トランジスタの性能を改善する方法のひとつに，電流が流れる方向のチャネル内には結晶粒界を含まない構成がある。文献１には，一対の不純物領域間に結晶粒界が形成されることなく複数の結晶方位を有する多結晶半導体薄膜の製造方法が提示されている。
【０００６】
この方法により，チャネルを流れるキャリアの結晶粒界における散乱はかなり抑制できるが，平行に配列した複数の結晶方位をもつ結晶粒を利用することになり，依然，結晶方位のばらつきに起因するキャリア移動度のばらつきや界面準位のばらつきが残存し，薄膜トランジスタ特性ばらつきの問題は回避できない。
【０００７】
非晶質絶縁膜上に結晶軸のそろった単結晶半導体薄膜を生成する方法として，単結晶シリコン基板に堆積したシリコン酸化膜に開口部を設け，その開口部を覆って非晶質シリコン膜を体積させ，その部分を結晶成長の種領域として，アルゴンレーザアニールにより結晶化させる方法が開示されている。この方法によってシリコン酸化膜上に，幅5μm，長さ15μmに渡っての部分的単結晶のシリコン領域を横方向に形成できるとの報告がある。
【０００８】
この方法は露出したシリコン単結晶基板の一部を結晶核とするため，単結晶化する領域が狭い面積に制限され，また，絶縁膜上の任意の場所にシリコン単結晶膜を生成することはできない。基板もシリコン単結晶に限定される。さらに，表面平坦性を維持することが難しく，単結晶薄膜として結晶欠陥が多いことも問題であり，実用的なデバイス製造には適当な方法ではなかった。
【０００９】
また，単結晶半導体ウェハを絶縁膜を介して貼り合わせ，研磨によって薄膜化することで絶縁膜上に単結晶半導体薄層を作ることができる。これは，いわゆる薄膜トランジスタ用の半導体薄膜ではなく，シリコンオンインシュレータ（SOI）ウェハとして実用化されているが，製造コストが高いことに加えて，膜厚の制御と積層化が難しい問題がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００４−６６４２号公報
【非特許文献】
【００１１】
【非特許文献１】J.Sakurai, S.Kawamura, M.Nakano, and M.Takagi, "Laser-induced Lateral Epitaxial Growth of Silicon over Silicon Dioxide with Locally Varied Encapsulation", Appl. Phys. Lett., 41(1), 64, (1982).
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来，非晶質絶縁基板上に製造する薄膜トランジスタは，非晶質あるいは多結晶半導体を用いるのが一般的であり，単結晶半導体を用いる薄膜トランジスタは実用化されなかった。本発明の課題は、非晶質絶縁基板の任意の位置に単結晶半導体による高性能薄膜トランジスタを製造する実用的な技術を提供することである。一般的な単結晶バルクを用いたトランジスタと同程度の性能を有する薄膜トランジスタを提供することにより，各種電子回路あるいは表示装置の高性能化すなわち信号の高速処理化，低電圧化，低消費電力化などを低コストで実現することを可能にするものである。さらには，高性能薄膜トランジスタの微細化と3次元の積層化との両立を可能とし，超高集積電子回路の提供につなげることができる。
【課題を解決するための手段】
【００１３】
（１）非晶質基板上の多結晶半導体膜にイオンを注入し，チャネリング効果により残留した微結晶を核として優先的な結晶配向により再結晶成長させる方法において，異なった複数方向からイオン注入することにより結晶配向方位を3次元的に規定した単結晶半導体薄膜を生成することを特徴とする結晶性半導体薄膜の製造方法。
（２）非晶質絶縁膜あるいは非晶質絶縁基板上に堆積した微結晶を含む半導体薄膜を，第1のイオン注入のチャネリング効果により残留させた該微結晶の少なくとも一部を核として熱処理により多結晶化させ，しかる後に，前記第1のイオン注入とは異なる方向から第2のイオン注入のチャネリング効果によって残留した微結晶を核として熱処理による結晶化を行う結晶性半導体薄膜の製造方法。
（３）非晶質絶縁膜あるいは非晶質絶縁基板上に堆積した微結晶を含む半導体薄膜を，第1のイオン注入のチャネリング効果により残留させた該微結晶の少なくとも一部を核として熱処理により多結晶化させ，しかる後に，絶縁膜を堆積し，該絶縁膜および該半導体薄膜を細線状にパターン加工した後，該半導体細線の側面から第2のイオン注入のチャネリングによって残留した微結晶を核として熱処理による結晶化を行う結晶性半導体薄膜の製造方法。
（４）（２）において，第1のイオン注入方向と第2のイオン注入方向が実効的に90度の角をなすことを特徴とする結晶性半導体薄膜の製造方法。
（５）（３）において，第1のイオン注入方向と第2のイオン注入方向が実効的に45度の角をなすことを特徴とする結晶性半導体薄膜の製造方法。
（６）（３）において，該半導体細線を覆う絶縁膜が第2のイオン注入のイオン到達深さより厚いことを特徴とする単結晶半導体薄膜の製造方法。
（７）（１）において，該結晶化熱処理はレーザビームあるいはイオンビームあるいは電子線ビームあるいはマイクロ波などの電磁波の照射にすることを特徴とする結晶性半導体薄膜の製造方法。
【発明の効果】
【００１４】
本発明の実施により，非晶質絶縁基板あるいは絶縁膜の任意の場所に単結晶半導体薄膜を提供する。本発明では，非晶質半導体膜を堆積し，これをイオン注入のチャネリングと熱処理により単結晶化させるため膜厚の選択幅が広く，その制御性も優れている。また，基板表面形状の凹凸に拘わらず任意の位置を選択して本発明を適用できる。本発明により，キャリアの粒界散乱のない該単結晶半導体薄膜を用いて薄膜トランジスタを製造すると，バルク半導体を用いた時と同様のデバイス性能が得られる。さらに，基板は絶縁層であるため寄生容量が大幅に削減されるため，優れた動的電気特性すなわち高速動作と消費電力の削減が図れる。また，本発明によれば絶縁膜を介して複数の単結晶薄膜を積層できるので，薄膜トランジスタの3次元的な立体構成が可能になる。これは，高性能で小型な超高集積回路の製造技術として極めて有用である。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施による，非晶質絶縁膜上に単結晶半導体膜を成長する方法の説明図。
【図２】非晶質Si膜，熱処理により固相成長させた多結晶Si膜，チャネリングイオン注入後のSi膜，再び熱処理により固相成長させたSi膜のX線回折特性図。
【図３】本発明の実施による，非晶質半導体膜細線を単結晶化する方法の説明図。
【図４】本発明の実施による，平面状の非晶質半導体膜を単結晶化する方法の説明図。
【図５】本発明の実施による，実質的な単結晶半導体膜を用いた薄膜トランジスタの製造方法の説明図。
【発明を実施するための形態】
【００１６】
図1は，本発明の実施の要点を説明する鳥瞰図である。ここでは，工程の簡単化のために特に2方向からイオン注入する方法について説明するが，3方向以上からのイオン注入によればさらに結晶配向を規定できることは言うまでもない。（1）の断面構造において，（1）は非晶質基板に堆積した多結晶Siである。（1）はモノシランガスを用いた一般的なプラズマ堆積法により350℃の基板温度で堆積する。（1）の好ましい膜厚は50から200nmである。
【００１７】
（1）の表面に垂直に第1のイオン注入（2）を（1）の表面にほぼ垂直方向から行う。(2)の注入イオンは半導体膜がSiの時は残留欠陥が少ないSiイオンが望ましいが，これに限るものではなく，B，C ，N，FあるいはNe，Arなども使用可能である。次に，窒素中において650℃で2時間加熱すると，イオン注入のチャンネリング効果で選択された結晶方位を持つ結晶粒を核として結晶成長がおこる。
【００１８】
Ｘ線回折によりSi膜の結晶方位を調べた結果を図2に示す。（a）は堆積直後の非晶質Si膜であるが，わずかに(220)や（311）のピークが観測され，微結晶を含むことがわかる。（b）は900℃の熱処理により微結晶が固相成長した多結晶膜であるが結晶性を表すピークは小さい，(c)は70keVのエネルギーでSiイオンを１×1015cm-2のドーズで注入してランダムな微結晶を非晶質化した膜であり，回折ピークは観測されない。（d）は再び窒素中，900℃，2時間の熱処理により結晶化した膜であり，(220)のピークが大きく増強され，表面は(110)面が支配的になっていることが示されている。
【００１９】
Si膜を異方性ドライエッチングによりほぼ矩形の細線状にパターン加工したときの模式図を図1の（２）に示す。（１）のSi膜(2)は，（２）の(3)に示すように表面は(110)方位にそろった多結晶になっている。前記の実験条件下では，各々の結晶粒は約200-300nmであるので，該細線の幅がそれより細い場合には，図1（２）のように結晶粒界が連続に繋がっているいわゆるバンブー構造になる。表面は(110)面が支配的であるが，側面はランダムな方位であることを示す。
【００２０】
次に，図1の（３）に示すように，第1のイオン注入方向に対して45度傾けた方向から第2のSiイオン注入を行う。これは，ランダムな結晶方位を持つ該Si細線の側面の法線に対して45度の方向から(100)面にチャネリングするイオン注入条件である。この第2のイオン注入に先立ち，細線表面をSi酸化膜(4)で覆って該第2のSiイオン注入(5)のマスクとすることにより，細線表面にまで第2の注入イオンが到達することを避けることができる。その結果，細線の表面は(110)の結晶性が維持される。該Si酸化膜の膜厚はSiイオン注入エネルギーが100keVの場合は200nm以上あればよい。この第2のイオン注入もSiイオンを用いることが望ましく，引き続き窒素中，900℃，2時間の熱処理により側面の結晶方位が(100)が優先配向となる。これは，該Si膜細線(6)の全体が表面は(110),側面は(100)となるように配向が規制された単結晶であることを意味する。デバイス作成に供するためには(4)をエッチング除去すればよい。
【００２１】
さらに，本発明をより低温プロセスで実施するための最良形態について次に説明する。図3（１）において，(7)は任意の基板，例えば非晶質のシリコン酸化膜で被覆したガラス基板である。一般に用いられる基板温度３５０℃のモノシランのプラズマ分解により100nmの厚さの非晶質Si膜(8)を堆積する。（２）において，窒素中で10WのCWグリーンレーザを10cm/秒のスキャン速度で照射し，(8)を結晶化させる。この処理によって幅が約2μm長さが約10μmの結晶粒を持つSi膜(9)に変換する。その横方向結晶成長の配向方位は(110)が支配的であるが，表面は(110)軸に対して回転自由度をもつため，結晶方位はランダムになる。
【００２２】
（３）において，70keVのエネルギーでSiイオン(10)を(9)の表面にほぼ垂直に１×1015cm-2のドーズで注入する。(10)のSiイオンが(9)に照射損傷を与え，(9)は再び非晶質化するが，結晶粒(11)の一部はチャネリング現象により結晶性を維持する。
【００２３】
（４）において，テトラエトキシシランと酸素のプラズマ堆積により，４００℃の基板温度で200nmの厚さにシリコン酸化膜(12)を(11)を含む非晶質Si膜の上に堆積する。
【００２４】
（５）において，フォトリソグラフィとドライエッチングにより(12)と(11)を含む非晶質Si膜を矩形細線状にパターン加工する。線幅はイオン注入の透過深さの約２倍以下が望ましい。70keVのエネルギーでSiイオンを注入する場合は200nmであり，これはデバイス作成可能な寸法である。続いて，窒素中で10WのCWグリーンレーザを10cm/秒のスキャン速度で照射し，矩形細線状Si膜(13)を(11)を核として結晶化させる。この処理で，(13)の結晶表面配向は(110)が支配的になるが，その側面結晶配向方位はランダムである。
【００２５】
（６）において，矩形細線状にパターン加工した(11)を含む非晶質Si膜(14)に，(10)の方向から45度傾けた方向から70keVのエネルギーでSiイオン(15)を１×1015cm-2のドーズで注入する。このとき，矩形細線状Siの一方の側面法線から45度の方向からSiイオン注入することになり，(111)面を持つ結晶粒のチャネリングが起こる。この操作をもう一方の矩形細線状Siの側面に対して行うことにより，両側面からのチャネリングにより側面の結晶方位は(110)配向そして表面は(100)方位の結晶粒が残留する。
【００２６】
（７）において，再び，窒素中で10WのCWグリーンレーザを10cm/秒のスキャン速度で照射し，(15)を結晶化させる。この処理により，該細線全体が表面は(100),両側面は(110)となるように配向が規制されることにより単結晶細線(16)が形成できる。 
前記の実施例ではSi単結晶細線の形成について説明したが，本発明の対象は必ずしも細線でなくてもよい。図４に，細線パターン形成しない実施例について説明する。
【００２７】
図4（１）において，(17)は非晶質ガラス基板，(18)は100nmの膜厚の非晶質Si膜を窒素中で10WのCWグリーンレーザを10cm/秒のスキャン速度で照射し，結晶化させたものである。
【００２８】
レーザスキャン方向に沿って<110>方向に幅約2μm，長さ約10μmの帯状のSi結晶粒が成長することは先に述べた。(18)の表面はランダムな結晶配向である。結晶成長方向の<110>に垂直に，かつ表面法線から45度傾けたθ方向から第1のイオン注入として，Siイオン(19)を１×1015cm-2のドーズで注入する。これはＳｉ結晶粒の<111>チャネリング方向である。5WのCWグリーンレーザを10cm/秒のスキャン速度で照射し，(18)を再結晶化させると残留した<111>方向の微結晶粒を核として，45度方向の結晶は(111)が支配的になるが，(100)などの他の結晶軸のチャネリングも混在する可能性がある。
【００２９】
これを避けるため，さらに，図4（２）に示すように，結晶成長方向の<110>に垂直に，第1のイオン注入方向と90度の角をなし，かつ表面法線から45度傾けたθ方向から第2のSiイオン(20)を１×1015cm-2のドーズで注入する。これはＳｉ結晶粒の<111>チャネリング方向である。5WのCWグリーンレーザを10cm/秒のスキャン速度で照射し，(18)を再結晶化させると残留した<111>方向の微結晶粒を核として，表面は(100)面に結晶化し，ほぼ単結晶化できる。
【００３０】
本発明の実施について，取り扱いの容易な波長532nmの連続発振グリーンレーザビームの例を示した。本発明においては，非晶質半導体の結晶化に必要なエネルギーを与えればよく，熱源としてはレーザビームに限るものではない。マイクロ波などの電磁波，イオンビーム，電子ビームを用いてもよいことは明らかである。また，補助熱源として基板全体を一定の温度まで，例えば400℃に基板を加熱することでスキャンビームのエネルギーを低下できる。
【００３１】
次に，本発明の実施により製作する高性能な薄膜トランジスタについて説明する。図５（１）はその断面図，（２）は平面図である。(21)はガラス基板，(22)は本発明の実施により生成した実質的な単結晶Si膜である。その表面結晶方位は（100）である。
【００３２】
(22)はボロンイオンを注入しアニールによって活性化させ，アクセプタ濃度を該薄膜トランジスタのしきい値が所望の値になるように，例えば1016cm-2に調整する。
【００３３】
続いて，ゲート絶縁膜として，テトラエトキシシランと酸素のプラズマ堆積により，４００℃の基板温度で50nmの厚さにシリコン酸化膜(23)を，さらに300nmの厚さのMo膜(24)を堆積し，フォトリソグラフィとドライエッチングによりパターニングし，ゲート構造を形成する。
【００３４】
次に，(24)をマスクとしてリンを高濃度にイオン注入し，熱処理により活性化し，ソース領域(25)およびドレイン領域(26)を形成する。
【００３５】
次に，約1μｍの厚さのAl膜を堆積し，フォトリソグラフィとドライエッチングによりパターニングし，ソース電極(27)およびドレイン電極(28)を形成し，フォーミングガス中でシンターしてAl電極とSi膜との接触抵抗を低減し，薄膜トランジスタの要素部のプロセスを完了する。
【００３６】
図5に示した薄膜トランジスタの性能指標として，実効電子移動度を測定すると約400cm2/V.sとバルクSiを用いたMOSトランジスタに近い値が得られ，高性能であることが確認された。また，しきい値電圧のばらつきが100mV以下であり，薄膜トランジスタとしてはきわめて小さい値であった。これらの特性は，本発明の実施による薄膜トランジスタがバルクSiを用いた従来のMOSトランジスタと同様の回路設計ができることを示すものである。
【００３７】
図5のn型シリコン単結晶薄膜トランジスタの実施例では拡散する不純物としてリンの例を示したが，本発明はこれに限るものでなく砒素，アンチモンあるいはp型シリコン単結晶薄膜トランジスタの場合にはボロンを適用できることは，従来のバルクあるいは薄膜トランジスタの製造の条件と同様である。
【００３８】
また，本発明の半導体薄膜はシリコンに限るものでもなく，ゲルマニウムや各種化合物半導体に適用してもよい。
【００３９】
以上の実施例から分かるように，本発明はきわめて簡単な工程で従来不可能であった単結晶半導体薄膜を非晶質基板の任意の位置に形成できる特徴がある。特に，高性能なシリコン薄膜トランジスタを提供する。本発明は，液晶や有機ELなど各種ディスプレー駆動に不可欠な高性能半導体薄膜トランジスタとしてあるいは3次元集積化した半導体装置の製造方法としてきわめて有用であり，電子工業に広く貢献するものである。
【図１】
2011082232.tif 000003
【図２】
2011082232.tif 000004
【図３】
2011082232.tif 000005
【図４】
2011082232.tif 000006
【図５】
2011082232.tif 000007