(57)【要約】【課題】入力信号に対する増幅器の出力信号の利得特性を線形化するために必要な回路の面積を低減できる半導体集積回路装置及び送受信システムを提供する。【解決手段】半導体集積回路装置は、切り替え可能な複数の第１の利得特性を有し、入力信号に対して前記第１の利得特性を切り替えて中間信号を生成し、第２の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、前記線形化回路は、少なくとも１つの第１の整流素子を有し、前記入力信号を線形化する線形化器と、前記第１の整流素子と逆極性の複数の第２の整流素子と、制御信号に基づき前記複数の第２の整流素子のうち少なくとも１つを選択する第１の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による前記入力信号の線形化を抑制する線形化抑制器とを備える。【選択図】図１
2011182191.tif 000002
【特許請求の範囲】
【請求項１】
切り替え可能な複数の第１の利得特性を有し、入力信号に対して前記第１の利得特性を切り替えて中間信号を生成し、第２の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、
前記線形化回路は、
少なくとも１つの第１の整流素子を有し、前記入力信号を線形化する線形化器と、
前記第１の整流素子と逆極性の複数の第２の整流素子と、制御信号に基づき前記複数の第２の整流素子のうち少なくとも１つを選択する第１の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による前記入力信号の線形化を抑制する線形化抑制器と
を備える
ことを特徴とする半導体集積回路装置。
【請求項２】
前記第１の整流素子は、前記第２の利得特性と逆方向に歪んだ第３の利得特性を有し、
前記複数の第２の整流素子は、前記第２の利得特性と同方向にそれぞれ歪んだ複数の第４の利得特性を有する
ことを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記線形化器は、
複数の前記第１の整流素子と、前記制御信号に基づき複数の前記第１の整流素子のうち少なくとも１つを選択する第２の切り替え部とを有し、前記入力信号を線形化する
ことを特徴とする請求項１又は２に記載の半導体集積回路装置。
【請求項４】
切り替え可能な複数の第１の利得特性を有し、入力信号に対して前記第１の利得特性を切り替えて中間信号を生成し、第２の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、
前記線形化回路は、
少なくとも１つの第１の整流素子と、前記第１の整流素子と同極性かつ並列に接続された複数の第２の整流素子と、制御信号に基づき前記複数の第２の整流素子のうち少なくとも１つを選択する切り替え部と
を備える
ことを特徴とする半導体集積回路装置。
【請求項５】
切り替え可能な複数の第１の利得特性を有し、変調された送信信号又は復調すべき受信信号に対して前記第１の利得特性を切り替えて中間信号を生成する線形化回路と、
切り替え可能な複数の第２の利得特性を有し、前記中間信号が入力される増幅器と、
前記増幅器の出力信号のレベルを検出する検出部と、
前記増幅器の出力信号のレベルに応じて前記増幅器及び前記線形化回路を制御する制御部と
を備え、
前記制御部は、前記検出部により検出された前記増幅器の出力信号のレベルに応じて、前記第１の利得特性と前記第２の利得特性とを同期して切り替えるための制御信号を生成し、
前記線形化回路は、
少なくとも１つの第１の整流素子を有し、前記送信信号又は前記受信信号を線形化する線形化器と、
前記第１の整流素子と逆極性の複数の第２の整流素子と、制御信号に基づき前記複数の第２の整流素子のうち少なくとも１つを選択する第１の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による線形化を抑制する線形化抑制器と
を備える
ことを特徴とする送受信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置及び送受信システムに関する。
【背景技術】
【０００２】
近年、素子の微細化とともにアナログ・ディジタル混載１チップ化が主流となりＩＣの更なる高集積化が進んでいる。また現在では携帯端末のほかにも無線システムを使用するゲームコントローラーなど数多くの小型アプリケーションが登場しており、極力電池の浪費を抑えるために低消費電力化が重要な要素となっている。低消費電力化、高集積化を実現するために製品開発により微細なプロセスが適用されるため、無線システムで使用する高周波アナログ回路においても低電圧化が進んでいる。特に、線形な利得特性を求められるパワーアンプなどにおいて、回路の低電圧化による振幅余裕の低下は非常に深刻な問題となっている。
【０００３】
線形な入出力特性を得る手法には、増幅器に信号が入力される前にプリディストーションをかけることでトータルの利得特性を線形化するといった手法が構成の容易性などの理由から多く用いられている。中でもダイオードを用いた線形化器（リニアライザ）は良く用いられている。このダイオードリニアライザでは、ダイオードに印加するバイアス電圧を変えることにより、利得特性（ＡＭ−ＡＭ特性）や位相特性（ＡＭ−ＰＭ特性）を調整することができる。
【０００４】
特許文献１には、プリディストーションをかけるために増幅素子の入力側に接続されるプリディストータにおいて、互いに逆極性かつ並列に接続する２つのダイオードのそれぞれに逆バイアス電圧を印加することが記載されている。この２つのダイオードに印加する逆バイアス電圧を自在に制御することにより、２つのダイオードのオン／オフ電力が制御され、プリディストータの歪み開始点の位置を調節し得る。これにより、特許文献１によれば、プリディストータの歪み特性の調節に際して制御すべきパラメータが逆バイアス電圧の値だけですむようになるので、歪み特性の調節の容易化を図ることができるとされている。
【０００５】
特許文献１に記載された技術では、２つのダイオードに印加する逆バイアス電圧を自在に制御するので、互いに符号が反対で連続的に可変な２つの逆バイアス電圧を生成する２つのバイアス源が必要となる。そのうえ、２つのダイオードのアース側の端子に異なる符号のバイアス電圧を印加するために、２つのダイオードを直流的に遮断しなければならず、２つのダイオードとアースとの間にそれぞれ大きな容量値の容量素子が必要となる。したがって、プリディストータの歪み特性の調節に必要な回路の面積が増大する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−９５５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、入力信号に対する増幅器の出力信号の利得特性を線形化するために必要な回路の面積を低減できる半導体集積回路装置及び送受信システムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願発明の一態様によれば、切り替え可能な複数の第１の利得特性を有し、入力信号に対して前記第１の利得特性を切り替えて中間信号を生成し、第２の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、前記線形化回路は、少なくとも１つの第１の整流素子を有し、前記入力信号を線形化する線形化器と、前記第１の整流素子と逆極性の複数の第２の整流素子と、制御信号に基づき前記複数の第２の整流素子のうち少なくとも１つを選択する第１の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による前記入力信号の線形化を抑制する線形化抑制器とを備えることを特徴とする半導体集積回路装置が提供される。
【０００９】
また、本願発明の一態様によれば、切り替え可能な複数の第１の利得特性を有し、入力信号に対して前記第１の利得特性を切り替えて中間信号を生成し、第２の利得特性を有する回路に前記中間信号を出力する線形化回路を備え、前記線形化回路は、少なくとも１つの第１の整流素子と、前記第１の整流素子と同極性かつ並列に接続された複数の第２の整流素子と、制御信号に基づき前記複数の第２の整流素子のうち少なくとも１つを選択する切り替え部とを備えることを特徴とする半導体集積回路装置が提供される。
【００１０】
また、本願発明の一態様によれば、切り替え可能な複数の第１の利得特性を有し、変調された送信信号又は復調すべき受信信号に対して前記第１の利得特性を切り替えて中間信号を生成する線形化回路と、切り替え可能な複数の第２の利得特性を有し、前記中間信号が入力される増幅器と、前記増幅器の出力信号のレベルを検出する検出部と、前記増幅器の出力信号のレベルに応じて前記増幅器及び前記線形化回路を制御する制御部とを備え、前記制御部は、前記検出部により検出された前記増幅器の出力信号のレベルに応じて、前記第１の利得特性と前記第２の利得特性とを同期して切り替えるための制御信号を生成し、前記線形化回路は、少なくとも１つの第１の整流素子を有し、前記送信信号又は前記受信信号を線形化する線形化器と、前記第１の整流素子と逆極性の複数の第２の整流素子と、制御信号に基づき前記複数の第２の整流素子のうち少なくとも１つを選択する第１の切り替え部とを有し、前記線形化器に並列に接続され、前記線形化器による線形化を抑制する線形化抑制器とを備えることを特徴とする送受信システムが提供される。
【発明の効果】
【００１１】
本発明によれば、入力信号に対する増幅器の出力信号の利得特性を線形化するために必要な回路の面積を低減できる半導体集積回路装置及び送受信システムを提供することができるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の第１の実施の形態にかかる半導体集積回路装置１の構成及び動作を示す図である。
【図２】図２は、本発明の第１の実施の形態における線形化回路３１０の構成を示す図である。
【図３】図３は、本発明の第２の実施の形態にかかる半導体集積回路装置１００の構成と半導体集積回路装置１００を適用した無線通信装置９００における半導体集積回路装置１００に関連した構成とを示す図である。
【図４】図４は、本発明の第２の実施の形態における線形化回路の構成を示す図である。
【図５】図５は、本発明の第２の実施の形態の変形例にかかる半導体集積回路装置２００の構成を示す図である。
【図６】図６は、本発明の第２の実施の形態の変形例におけるスイッチの構成を示す図である。
【図７】図７は、本発明の第３の実施の形態にかかる半導体集積回路装置３００における線形化回路３１０の構成を示す図である。
【図８】図８は、本発明の第４の実施の形態にかかる半導体集積回路装置５００における線形化回路５１０の構成を示す図である。
【図９】図９は、第１の実施の形態〜第４の実施の形態にかかる半導体集積回路装置を適用した無線通信装置９００ｉの構成例を示す図である。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照して、本発明の実施の形態にかかる半導体集積回路装置を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
【００１４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体集積回路装置１の構成及び動作を示す図である。図１（ａ）は、半導体集積回路装置１の概略構成図であり、線形化回路を非線形増幅器に使用する場合の構成例である。
【００１５】
半導体集積回路装置１は、線形化回路１０及び増幅器２０を備える。線形化回路１０は、端子（バイアス供給端子）Ｔ１，端子Ｔ２，及び端子Ｑに接続されている。端子Ｔ１には、所定の（一定の）バイアス電圧Ｖｂｉａｓが供給されている。端子Ｔ２は、線形化回路１０の入力端子であり、入力信号Ｖｉｎが供給される。端子Ｑは、線形化回路１０の出力端子であるとともに増幅器２０の入力端子である。端子Ｑには、線形化回路１０から（半導体集積回路装置１の）中間信号Ｖｉｎ２が供給される。
【００１６】
線形化回路１０は、端子Ｔ１を介して供給されているバイアス電圧Ｖｂｉａｓに基づいて入力信号Ｖｉｎを処理し、増幅器２０の入力端子Ｑに供給する中間信号Ｖｉｎ２を生成する。中間信号Ｖｉｎ２は、入力信号Ｖｉｎに対する増幅器２０の出力信号の利得特性が線形化するように生成される。線形化回路１０は、生成した中間信号Ｖｉｎ２を増幅器２０へ供給する。増幅器２０は、中間信号Ｖｉｎ２を増幅し、出力信号Ｖｏｕｔを生成して出力する。
【００１７】
ここで、線形化回路１０は、切り替え可能な利得特性として、線形な利得特性に対して増幅器２０の有する第２の利得特性と逆方向に互いに異なる歪みレベルの複数の第１の利得特性（図１（ｂ））を有する。線形化回路１０は、入力信号に対する利得特性を線形化するように増幅器２０の出力信号のレベルに応じて離散的に切り替えられた第１の利得特性に従って、中間信号Ｖｉｎ２を生成する。
【００１８】
一方、増幅器２０は、切り替え可能な利得特性として、線形な利得特性に対して互いに異なる歪みレベルの（非線形の）複数の第２の利得特性（図１（ｃ））を有する。増幅器２０は、出力信号のレベルに応じて切り替えられた第２の利得特性に従って増幅動作を行い、線形化された出力信号Ｖｏｕｔを生成して出力する。この出力信号Ｖｏｕｔは、第１の利得特性と第２の利得特性とが相殺された形で生成される。これにより、入力信号Ｖｉｎに対する増幅器２０の出力信号Ｖｏｕｔの利得特性は線形化される（図１（ｄ））。
【００１９】
このように、線形化回路１０は、増幅器２０に信号が入力される前にプリディストーションをかける処理を行うことにより、線形化回路１０及び増幅器２０のトータルの利得特性を線形化する。すなわち、第２の利得特性と逆方向の歪みレベルを有する第１の利得特性とを合成することにより、図１（ｄ）に示すような線形の利得特性が得られる。
【００２０】
図１（ｂ）（又は図１（ｃ））のΔＧａｉｎは、
ΔＧａｉｎ＝Ｇａｉｎ（ＶＬ）［ｄＢ］−Ｇａｉｎ（ＶＳ）［ｄＢ］・・・数式１
で示される。数式１において、ＶＬは入力信号Ｖｉｎ（又は中間信号Ｖｉｎ２）の強入力レベルを示し、ＶＳは入力信号Ｖｉｎ（又は中間信号Ｖｉｎ２）の弱入力レベルを示し、Ｇａｉｎ（ＶＬ）、Ｇａｉｎ（ＶＳ）は利得を示す。
【００２１】
次に、線形化回路１０の回路構成について説明する。図２（ａ）は、線形化回路１０の回路構成図である。
【００２２】
線形化回路１０は、線形化器１３と、線形化抑制器１４とを含む。線形化器１３は、等価ダイオードＤ１として機能する。線形化抑制器１４は、等価ダイオードＤ２として機能する。線形化器１３は、第１のダイオードＤ１１を有する。線形化抑制器１４は、第１のダイオードＤ１１と逆極性かつ並列に接続された複数の第２のダイオードＤ２１〜Ｄ２３と、第２のダイオードにそれぞれ接続された複数のスイッチＳＷ２１〜ＳＷ２３（第１の切り替え部）とを有する。第２のダイオードＤ２１〜Ｄ２３は、互いに異なる利得（サイズ）を持つ。
【００２３】
線形化抑制器１４において、離散値のディジタル制御信号Ｇ１〜Ｇ３に応じてスイッチＳＷ２１〜ＳＷ２３が制御され、ダイオードＤ２１〜Ｄ２３のいずれかが選択的に接続される。
【００２４】
図２（ａ）の構成における具体的な動作を説明する。線形化回路１０に対して、Ｐ点側からバイアス電圧Ｖｂｉａｓを与え、Ｑ点側を信号経路（端子Ｔ２と端子Ｑとを結ぶ経路）に対してシャントに結線する。ここで、ＰＱ間のＤＣ電圧レベルをＶＤとし、入力信号Ｖｉｎのレベルと中間信号Ｖｉｎ２のレベルとは互いに等しいものとする。Ｑ点における中間信号Ｖｉｎ２のレベルが大きくなると、線形化器１３は等価ダイオードＤ１の整流作用によりクリッピングを起こし、ＰＱ間のＤＣ電圧レベルＶＤ１を下げる方向に作用する（図２（ｂ））。一方、線形化抑制器１４は、等価ダイオードＤ２の逆向きの整流作用によりクリッピングを起こし、ＰＱ間のＤＣ電圧レベルＶＤ２を上げる方向に作用する（図２（ｃ））。そのため、ＤＣ電圧レベルＶＤは線形化器１３のＰＱ間電圧変動への寄与（ＶＤ１）が線形化抑制器１４のＰＱ間電圧変動（ＶＤ２）により抑制される（図２（ｄ））。すなわち、線形化器１３は、上記の線形化を行うように動作する。それに対して、線形化抑制器１４は、上記の線形化を抑制するように動作する。
【００２５】
仮に、非線形な利得特性を有する増幅器２０がＭＯＳＦＥＴで構成されているとする。このとき、入力信号レベルの増大とともにゲートのＤＣ電圧レベルＶＧは上昇する方向にある。したがって、非線形増幅器のＶＧ変動（△ＶＧ）を抑えるように線形化回路１０のＶＤ変動（△ＶＤ）を調整することで非線形効果を緩和できる。
【００２６】
線形化抑制器１４は、異なるサイズ（ＰＮ接合面の面積）のダイオードで構成している。したがって、制御信号Ｇ１〜Ｇ３によりスイッチを切り替えることで所望のダイオードを選択し、線形化器１のＶＤ変動の抑制レベルを調整することができる。これにより、全体として第１の実施の形態における線形化回路１０におけるＶＤ変動を調整できる。
【００２７】
線形化回路１０は、第１の切り替え部１１を有する。切り替え部１１は、増幅器２０の出力信号Ｖｏｕｔの利得特性を線形化するように所望のダイオードを電気的に接続する。線形化回路１０は、離散的に切り替えられた第１の利得特性に従って処理を行う。
【００２８】
線形化回路１０は、切り替え部１１により切り替えられた第１の利得特性に従って入力信号Ｖｉｎを処理することにより、中間信号Ｖｉｎ２を生成する。
【００２９】
ここで、増幅器２０の出力信号Ｖｏｕｔのレベルを高、中、低の３段階にした場合を考える。例えば、増幅器２０の出力信号が低レベル（第１のレベル）の場合、制御信号Ｇ１により、線形化回路１０は所望の第１の利得特性に切り替え、中間信号Ｖｉｎ２を出力する。また、例えば、増幅器２０の出力信号が中レベル（第２のレベル）の場合、制御信号Ｇ２により、線形化回路１０は所望の第１の利得特性に切り替え、中間信号Ｖｉｎ２を出力する。例えば、増幅器２０の出力信号が低レベル（第１のレベル）の場合（制御信号Ｇ１がアクティブの場合）に比べて、増幅器２０の出力信号が中レベル（第２のレベル）の場合（制御信号Ｇ２がアクティブの場合）に歪みレベルの大きい第１の利得特性へ離散的に切り替える。
【００３０】
また、例えば、増幅器２０の出力信号が高レベル（第３のレベル）の場合、制御信号Ｇ３により、線形化回路１０は所望の第１の利得特性に切り替え、中間信号Ｖｉｎ２を出力する。
【００３１】
より具体的に構成を説明すると、線形化回路１０は、複数の整流素子を含む。複数の整流素子は、第１のダイオード（第１の整流素子）Ｄ１１と複数の第２のダイオード（複数の第２の整流素子）Ｄ２１，Ｄ２２，Ｄ２３とを含む。第１のダイオードＤ１１は、線形な利得特性に対して第２の利得特性と逆特性の第３の利得特性（図２（ｂ））を有する。第１のダイオードＤ１１は、カソードが端子Ｔ２と増幅器２０の入力端子Ｑとに接続され、アノードがバイアス供給端子Ｔ１に接続されている。
【００３２】
第２のダイオードＤ２１，Ｄ２２，Ｄ２３は、第１のダイオードＤ１１と逆極性かつ並列にそれぞれ接続され、制御信号により選択可能である。これにより、第１のダイオードＤ１１のみを用いて第１の利得特性とする場合に比べて、第２のダイオードを選択的に切り替えることにより第１の利得特性における歪みレベルを微調整することが可能になる。
【００３３】
第２のダイオードＤ２１，Ｄ２２，Ｄ２３は、線形な利得特性に対して第２の利得特性と同方向に互いに異なる歪みレベルの複数の第４の利得特性（図２（ｃ））を有する。第２のダイオードＤ２１，Ｄ２２，Ｄ２３は、ＰＮ接合面（整流面）の面積が互いに異なる。第２のダイオードＤ２１，Ｄ２２，Ｄ２３におけるＰＮ接合面の面積をそれぞれ、Ａ＿Ｄ２１，Ａ＿Ｄ２２，Ａ＿Ｄ２３とすると、
Ａ＿Ｄ２１＜Ａ＿Ｄ２２＜Ａ＿Ｄ２３・・・数式２
である。各第２のダイオードＤ２１，Ｄ２２，Ｄ２３は、アノードが端子Ｔ２と増幅器２０の入力端子Ｑとに接続され、カソードがバイアス供給端子Ｔ１に接続されている。
【００３４】
第１の切り替え部１１は、増幅器２０の出力信号Ｖｏｕｔのレベルに応じて離散的に切り替えられた第１の利得特性に従って、複数の第２のダイオードＤ２１，Ｄ２２，Ｄ２３のうちアクティブにするダイオードを選択的に切り替える。具体的には、第１の切り替え部１１は、複数のダイオードＤ２１，Ｄ２２，Ｄ２３のカソードとバイアス供給端子Ｔ１とを接続する複数のスイッチＳＷ２１，ＳＷ２２，ＳＷ２３を含む。スイッチＳＷ２１，ＳＷ２２，ＳＷ２３は、いずれか１つのスイッチが選択的にオンしていることにより、ダイオードＤ２１，Ｄ２２，Ｄ２３のいずれかのカソードとバイアス供給端子Ｔ１とを選択的に接続する。これにより、第１の切り替え部１１は、利得特性を、第３の利得特性と切り替えられた第２の整流素子の有する第４の利得特性とが合成された利得特性（図２（ｄ））へ離散的に切り替える。なお、図２（ｄ）に示す利得特性と図１（ｂ）に示す利得特性とは、縦軸が異なるプロファイルとなっているが、互いに等価な特性である。
【００３５】
ここで、上記と同様に、増幅器２０の出力信号Ｖｏｕｔのレベルを高、中、低の３段階にした場合を考える。例えば、切り替えられた第１の利得特性に応じた第２のダイオードとして、増幅器２０の出力信号が低レベル（第１のレベル）の場合、制御信号Ｇ１により、線形化回路１０は所望の第２のダイオードに切り替え、中間信号Ｖｉｎ２を出力する。また、例えば、増幅器２０の出力信号が中レベル（第２のレベル）の場合、制御信号Ｇ２により、線形化回路１０は所望の第２のダイオードに切り替え、中間信号Ｖｉｎ２を出力する。例えば、増幅器２０の出力信号が低レベル（制御信号Ｇ１がアクティブの場合）に比べて増幅器２０の出力信号が中レベルの場合（制御信号Ｇ２がアクティブの場合）にＰＮ接合面の面積の小さい第２のダイオードへ選択的に切り替える（数式２）。
【００３６】
また、例えば、増幅器２０の出力信号が高レベル（第３のレベル）の場合、制御信号Ｇ３により、線形化回路１０は所望の第２のダイオードに切り替え、中間信号Ｖｉｎ２を出力する。
【００３７】
すなわち、制御信号Ｇ１〜Ｇ３のうちいずれか１つがアクティブレベルになり、複数のスイッチＳＷ２１〜ＳＷ２３のうちアクティブレベルの制御信号が供給されたスイッチが選択的にオンする。これにより、複数の第２のダイオードＤ２１〜Ｄ２３のいずれか１つがアクティブになり、中間信号Ｖｉｎ２の生成に寄与する。
【００３８】
このように、第１の実施の形態によれば、線形化回路１０において、第１の切り替え部１１がアクティブにする第２の整流素子を切り替え、複数の第１の利得特性から入力信号Ｖｉｎに対する出力信号Ｖｏｕｔの利得特性を線形化するために決定された第１の利得特性へ離散的に切り替える。これにより、入力信号Ｖｉｎに対する出力信号Ｖｏｕｔの利得特性を線形化するための線形化回路１０を簡易な構成で実現できる。連続的に可変な逆バイアス電圧を生成する２つのバイアス電圧源が不要になるので、線形化回路１０の回路規模を小さく抑えることができる。この結果、出力信号Ｖｏｕｔの利得特性を線形化するために必要な回路の面積を低減できる。
【００３９】
第１のダイオードと複数の第２のダイオードとの端子Ｔ１側の端子に同じ符号のバイアス電圧を供給しながら第１の利得特性を離散的に切り替えることができるので、第１のダイオードと複数の第２のダイオードとを直流的に遮断する必要がなく、大きな容量値の容量素子が不要となる。これにより、大きな面積の容量素子が不要となるので、入力信号に対する増幅器２０の出力信号の利得特性を線形化するために必要な回路の面積を低減できる。
【００４０】
なお、第１の切り替え部１１は、アクティブにする複数の第２の整流素子を選択的に切り替える代わりに、アクティブにする第２の整流素子の数を切り替えてもよい。すなわち、第１の切り替え部１１は、離散的に切り替えられた第１の利得特性に従って、アクティブにする第２の整流素子を複数選択する。これにより、第１の切り替え部１１は、利得特性を、第３の利得特性と切り替えられた複数の第２の整流素子から成る第４の利得特性とが合成された利得特性へ離散的に切り替えることができる。第４の利得特性は、複数の第２のダイオードのうちアクティブにする１以上のダイオードにおけるＰＮ接合面が面積的に足し合わされたものに対応した利得特性となる。なお、この場合、複数の第２のダイオードのうちＰＮ接合面の面積が互いに略等しいものが存在してもよい。
【００４１】
（第２の実施の形態）
図３は、本発明の第２の実施の形態にかかる半導体集積回路装置１００を適用した無線通信装置９００の構成図である。以下では、第１の実施の形態と異なる部分を中心に説明する。
【００４２】
無線通信装置（送受信システム）９００は、線形化回路１１０、増幅器１２０、検波器（検出部）４０、及びコントローラ（制御部）３０を備える。
【００４３】
検波器４０は、増幅器１２０の出力信号Ｖｏｕｔのレベルを検出する。コントローラ３０は、検波器４０により検出された出力信号のレベルに応じて線形化回路１１０及び増幅器１２０を同期させて制御する。すなわち、コントローラ３０は、検波器４０により検出された出力信号Ｖｏｕｔのレベルに応じて、第２の利得特性と第１の利得特性とを同期して制御するための共通の制御信号（Ｇ１，・・・，Ｇｎ）を生成して線形化回路１１０及び増幅器１２０へそれぞれ供給する。
【００４４】
ここで、検波器４０により検出されるべき出力信号Ｖｏｕｔのレベルを高くなっていく順に第１検出レベル〜第ｎ検出レベルとした場合を考える。この場合、例えば、コントローラ３０は、検波器４０により検出された出力信号Ｖｏｕｔが第ｋ検出レベル（１≦ｋ＜ｎ）である場合に比べて第ｐ検出レベル（ｋ＜ｐ≦ｎ）である場合に歪みレベルの大きい利得特性に指定するための制御信号を生成して線形化回路１１０及び増幅器１２０へ供給する。
【００４５】
すなわち、コントローラ３０は、線形化回路１１０と増幅器１２０にｎビットの共通の制御信号Ｇ１〜Ｇｎを供給することにより、線形化回路１１０と増幅器１２０とを同期させた形で制御する。ｎビットの共通の制御信号Ｇ１〜Ｇｎでは、少なくともＧ１〜Ｇｎのいずれか１つのビットがアクティブレベルになっており、残りのビットがノンアクティブレベルになっている。
【００４６】
図３の増幅器１２０は、増幅器コアブロック１２１、インダクタンスＬ２、及び容量素子Ｃ２を含む。インダクタンスＬ２は、増幅器コアブロック１２１の出力端子と電源電圧ＶＤＤとの間に接続されている。容量素子Ｃ２は、増幅器コアブロック１２１とインダクタンスＬ２との間のノードと、端子Ｔ３との間に接続されている。増幅器コアブロック１２１は、入力された中間信号Ｖｉｎ２を増幅する増幅部１２３と、制御信号Ｇ１〜Ｇｎを受けて第２の利得特性を切り替える切り替え部１２２とを含む。増幅部１２３は、複数のトランジスタＭ１〜Ｍｎから成り、切り替え可能な第２の利得特性を有する。切り替え部１２２は、複数のトランジスタＭ１〜Ｍｎを制御するための複数のスイッチＳＷ１〜ＳＷｎを含む。複数のスイッチＳＷ１〜ＳＷｎは、制御信号Ｇ１〜Ｇｎに対応したビット値を受けてオン／オフする。
【００４７】
線形化回路１１０は、図４に示すように、線形化器１３と、ｎ個のスイッチＳＷ１２１〜ＳＷ１２ｎ（第１の切り替え部１１１）とｎ個の第２のダイオードＤ１２１〜Ｄ１２ｎとを有する線形化抑制器１１４を有する。線形化抑制器１１４は、等価ダイオードＤ１０２として機能する。ｎ個のスイッチＳＷ１２１〜ＳＷ１２ｎは、ｎビットの制御信号Ｇ１〜Ｇｎを受けてｎ個の第２のダイオードＤ１２１〜Ｄ１２ｎを制御する。ｎ個のスイッチＳＷ１２１〜ＳＷ１２ｎは、アクティブレベルの制御信号を受けた少なくとも１つのスイッチがオンし残りのスイッチがオフする。これにより、等価ダイオードＤ１０２の面積が大きくなるように切り替えていくと線形化効果が緩和される（緩和された歪みレベルの第１の利得特性へ切り替えられる）。
【００４８】
なお、スイッチＳＷ１２１〜ＳＷ１２ｎはそれぞれ、ＭＯＳＦＥＴで構成してもよい。基本的には、このＭＯＳＦＥＴにおけるＰＮ接合面の面積の比率は、Ｄ１２１〜Ｄ１２ｎと揃えるが、そうでなくても第１の実施の形態における線形化効果を得ることができる。また、各スイッチのゲートに抵抗を挿入することでスイッチ自体の非線形性を抑えることができる。
【００４９】
なお、線形化回路１１０は、ダイオード以外にもＦＥＴトランジスタやバイポーラトランジスタを整流素子として用いても同様の効果を得ることが可能である。例えば、図５の線形化回路２１０は、等価ダイオードＤ２０１として機能する線形化器２１３と等価ダイオードＤ２０２として機能する線形化抑制器２１４とを有する。線形化器２１３は、ＮＭＯＳトランジスタＭ２１１及び抵抗Ｒ２１１で構成される。線形化抑制器２１４は、複数のＰＭＯＳトランジスタＭ２２１〜Ｍ２２ｎ、複数の抵抗Ｒ２２１〜Ｒ２２ｎ、及び複数のスイッチＳＷ２２１〜ＳＷ２２ｎで構成される。ＮＭＯＳトランジスタＭ２１１は、ゲートと抵抗２１１を介したドレインとが端子Ｐに接続され、ソースが端子Ｑに接続されている。複数のＰＭＯＳトランジスタＭ２２１〜Ｍ２２ｎはそれぞれ、スイッチを介したゲートと抵抗を介したソースとが端子Ｐに接続され、ドレインが端子Ｑに接続されている。
【００５０】
ＦＥＴトランジスタやバイポーラトランジスタを用いて線形化回路を構成する場合、複数のスイッチＳＷ２２１〜ＳＷ２２ｎは、図６に示すように、ゲート（ベース）に対して直列に接続するＭ２２１１ａとシャントに接続するＭ２２１１ｂとを組み合わせたものでもよい。このようにスイッチを構成することでトランジスタ自体のオン／オフ効果が十分に得られる。また、各スイッチのゲートに抵抗を挿入することでスイッチ自体の非線形性を抑えることができる。
【００５１】
増幅器１２０は、図３に示すＮＭＯＳ型のＦＥＴトランジスタだけでなくＰＭＯＳ型のＦＥＴトランジスタを用いても実現可能である。その際は、図３の線形化回路１１０の極性を全て逆にすることで実現可能となる。また、増幅器１２０は、ＦＥＴトランジスタ以外にバイポーラを用いても実現可能である。
【００５２】
（第３の実施の形態）
図７は、本発明の第３の実施の形態にかかる線形化回路３１０の構成図である。以下では、第２の実施の形態と異なる部分を中心に説明する。第３の実施の形態は、等価ダイオードＤ３０１として機能する線形化器３１３を、等価ダイオードＤ１０２として機能する線形化抑制器１１４と同様に、スイッチトダイオードで構成する点が第２の実施の形態と異なる。
【００５３】
線形化回路３１０は、ｎ個のスイッチＳＷ３１１〜ＳＷ３１ｎ（第１の切り替え部１１１）とｎ個の第１のダイオード（第１の整流素子）Ｄ３１１〜Ｄ３１ｎとを有する線形化器３１３と、ｎ個のスイッチＳＷ１２１〜ＳＷ１２ｎ（第２の切り替え部３１１）とｎ個の第２のダイオード（第２の整流素子）Ｄ１２１〜Ｄ１２ｎとを有する線形化抑制器１１４を有する。ｎ個のスイッチＳＷ３１１〜ＳＷ３１ｎは、ｎビットの制御信号Ｇ１〜Ｇｎを受けてｎ個の第１のダイオードＤ３１１〜Ｄ３１ｎを制御する。ｎ個のスイッチＳＷ３１１〜ＳＷ３１ｎは、アクティブレベルの制御信号を受けた少なくとも１つのスイッチがオンし残りのスイッチがオフする。
【００５４】
この場合、等価ダイオードＤ３０１におけるアクティブなＰＮ接合面の面積に対して等価ダイオードＤ１０２におけるアクティブなＰＮ接合面の面積が相対的に大きくなるように切り替えていくと、線形化効果が緩和される（緩和された歪みレベルの第１の利得特性へ切り替えられる）。例えば、複数の第１のダイオードＤ３１１〜Ｄ３１ｎは、ＰＮ接合面（整流面）の面積が互いに異なる。すなわち、複数の第１のダイオードＤ３１１〜Ｄ３１ｎにおけるＰＮ接合面の面積をそれぞれＡ＿Ｄ３１１〜Ａ＿Ｄ３１ｎとすると、
【００５５】
Ａ＿Ｄ３１１＜・・・＜Ａ＿Ｄ３１ｎ・・・数式３
である。各第１のダイオードＤ３１１〜Ｄ３１ｎは、アノードが端子Ｔ２と増幅器１２０の入力端子Ｑとに接続され、カソードがバイアス供給端子Ｔ１に接続されている。
【００５６】
このように、第３の実施の形態によれば、アクティブにする第１の整流素子を切り替えるとともに、アクティブにする第２の整流素子を切り替えるので、第１の利得特性を離散的により微細に調整して切り替えることができる。すなわち、線形化効果のより微細な調整が可能になる。
【００５７】
（第４の実施の形態）
図８は、本発明の第４の実施の形態にかかる線形化回路５１０の構成図である。以下では、第３の実施の形態と異なる部分を中心に説明する。
【００５８】
線形化回路５１０は、線形化抑制器１１４を含まず、ｎ個のスイッチＳＷ３１１〜ＳＷ３１ｎ（切り替え部５１１）とｎ個の第１のダイオード（第１の整流素子）Ｄ３１１〜Ｄ３１ｎと第３のダイオード（第２の整流素子）Ｄ５１０とを有する線形化器５１３を含む。ｎ個の第１のダイオードＤ３１１〜Ｄ３１ｎと第３のダイオードＤ５１０は、同極性かつ並列に接続されている。ｎ個の第１ダイオードは、ｎ個のスイッチＳＷ３１１〜ＳＷ３１ｎに接続され、制御信号により選択的に切り替えられる。
【００５９】
第４の実施の形態において、最大に線形化効果が得られるようなサイズを持つ第３のダイオードＤ５１０は、パワーダウン時以外常にオンとなり、ｎ個の第１のダイオードＤ３１１〜Ｄ３１ｎを利得特性の切り替えとともに等価ダイオードＤ５０１の面積が大きくなるように切り替えていくと、線形化効果が緩和される（緩和された歪みレベルの第１の利得特性へ切り替えられる）。
【００６０】
なお、線形化回路５１０の整流素子をＮＭＯＳトランジスタで構成してもよい。この場合、ＰＭＯＳトランジスタを用いずに線形化回路５１０を構成することができるので、線形化回路５１０の面積を少なく抑えることが容易である。
【００６１】
（第５の実施の形態）
図９は、第１の実施の形態〜第４の実施の形態を適用した無線通信装置９００ｉの構成例を示す図である。無線通信装置（送受信システム）９００ｉは、２系統の送信系回路および受信系回路を備えている。図９において、９０１はアンテナ、９０２はデュプレクサ、９０３、９２０はスイッチ（ＳＷ）、９０４、９０５、９１１、９１２、９２１、９２２、９２５、９２６はバンドパスフィルタ（ＢＰＦ）、９０６、９０７はローノイズアンプ（ＬＮＡ）、９０８、９０９はダウンコンバータ、９１０、９１５、９１８、９３１、９３６、９３９はシンセサイザ、９１３，９１４、９１６、９１７は復調器、９２３，９２４はパワーアンプ（ＰＡ）、９２７，９２８はドライバーアンプ（ＤＡ）、９２９，９３０はアップコンバータ、９３２，９３３は加算器、９３４，９３５、９３７、９３８は直交変調器、９４０はベースバンド回路（Ｂａｓｅ  Ｂａｎｄ）を示している。
【００６２】
上記構成の無線通信装置９００ｉにおいて、第１の実施の形態〜第４の実施の形態のいずれかは、ドライバーアンプ９２７，９２８及びローノイズアンプ９０６，９０７に適用される。ドライバーアンプ９２７，９２８の出力信号のレベルは、検波器４０ａ，４０ｂ（図２の検波器４０）により検出される。ローノイズアンプ９０６，９０７の出力信号のレベルは、検波器４０ｃ，４０ｄにより検出される。
【００６３】
ベースバンド回路９４０は、コントローラ３０を含む。コントローラ３０は、例えば、検波器４０ｃ，４０ｄにより検出された出力信号のレベルに応じて、基地局との距離を判断する。コントローラ３０は、基地局との距離に応じて、送信パワーすなわち送信信号のレベルを調整する。
【００６４】
ここで、送信系の半導体集積回路装置における線形化回路が同じダイオードのみを固定で使用する場合、歪み耐性の強い低出力レベル時にも高出力レベル時と同様に線形化しようとするために、その半導体集積回路装置における入力信号に対する増幅器の出力信号の利得特性の線形性が劣化する。
【００６５】
それに対して、第５の実施の形態では、コントローラ３０が、目標とする送信信号のレベルを得るために、増幅器の用いる第２の利得特性と線形化回路の用いる第１の利得特性とを同期させて切り替えるように制御する。これにより、線形化回路は、増幅器の第２の利得特性を相殺して入力信号に対する出力信号の利得特性を線形化するための第１の利得特性で入力信号を処理するように、複数の整流素子（ダイオード）のうちアクティブにする整流素子を切り替える。この結果、入力信号に対する増幅器の出力信号の利得特性の線形性を向上でき、無線通信装置の性能を向上することができる。
【符号の説明】
【００６６】
１，１００，１００ａ，１００ｂ，１００ｃ，１００ｄ，２００，３００，４００，５００  半導体集積回路装置、１０，１１０，２１０，３１０，４１０，５１０  線形化回路、１１，１１１，２１１  第１の切り替え部、２０，１２０  増幅器、３０  コントローラ、４０，４０ａ，４０ｂ，４０ｃ，４０ｄ  検波器、３１１，５１１  第２の切り替え部。
【図１】
2011182191.tif 000003
【図２】
2011182191.tif 000004
【図３】
2011182191.tif 000005
【図４】
2011182191.tif 000006
【図５】
2011182191.tif 000007
【図６】
2011182191.tif 000008
【図７】
2011182191.tif 000009
【図８】
2011182191.tif 000010
【図９】
2011182191.tif 000011