(57)【要約】【課題】発生した横スミアを補正し画質劣化を抑制することができる固体撮像装置を提供することを課題とする。【解決手段】２次元行列状に配置され、光電変換素子の光電変換により信号を生成して出力する複数の単位画素と、前記２次元行列状の単位画素の列毎に配置され、前記列毎の単位画素の出力信号を信号書き込みスイッチにより信号保持容量に保持し、前記信号保持容量に保持された信号を信号読み出しスイッチにより読み出す複数の列読み出し回路（１０２ａ）と、前記列読み出し回路内の前記信号読み出しスイッチにより読み出された信号を出力する水平出力線（３１１，３１２）と、前記複数の列読み出し回路内の前記信号保持容量の一方の電極に共通に接続される対向電極（３１５）と、前記対向電極の電位変動量に応じて、前記水平出力線により出力される信号を補正する補正回路（１０２ｂ）とを有する固体撮像装置が提供される。【選択図】図３
2011166373.tif 000002
【特許請求の範囲】
【請求項１】
２次元行列状に配置され、光電変換素子の光電変換により信号を生成して出力する複数の単位画素と、
前記２次元行列状の単位画素の列毎に配置され、前記列毎の単位画素の出力信号を信号書き込みスイッチにより信号保持容量に保持し、前記信号保持容量に保持された信号を信号読み出しスイッチにより読み出す複数の列読み出し回路と、
前記列読み出し回路内の前記信号読み出しスイッチにより読み出された信号を出力する水平出力線と、
前記複数の列読み出し回路内の前記信号保持容量の一方の電極に共通に接続される対向電極と、
前記対向電極の電位変動量に応じて、前記水平出力線により出力される信号を補正する補正回路と
を有することを特徴とする固体撮像装置。
【請求項２】
前記信号保持容量は、ノイズ信号保持容量及び画素信号保持容量を有し、
前記信号書き込みスイッチは、ノイズ信号書き込みスイッチ及び画素信号書き込みスイッチを有し、
前記信号読み出しスイッチは、ノイズ信号読み出しスイッチ及び画素信号読み出しスイッチを有し、
前記水平出力線は、ノイズ信号水平出力線及び画素信号水平出力線を有し、
前記列読み出し回路は、
前記光電変換素子がリセットされた信号を前記単位画素の出力信号として前記ノイズ信号書き込みスイッチにより前記ノイズ信号保持容量に保持し、前記ノイズ信号保持容量に保持された信号を前記ノイズ信号読み出しスイッチにより読み出し、
前記光電変換素子により生成された信号を前記単位画素の出力信号として前記画素信号書き込みスイッチにより前記画素信号保持容量に保持し、前記画素信号保持容量に保持された信号を前記画素信号読み出しスイッチにより読み出し、
前記ノイズ信号水平出力線は、前記列読み出し回路内の前記ノイズ信号読み出しスイッチにより読み出された信号を出力し、
前記画素信号水平出力線は、前記列読み出し回路内の前記画素信号読み出しスイッチにより読み出された信号を出力し、
前記補正回路は、前記対向電極の電位変動量に応じて、前記ノイズ信号水平出力線及び／又は前記画素信号水平出力線により出力される信号を補正することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記補正回路は、前記対向電極の電位変動量に応じたオフセット電位に前記水平出力線をリセットすることを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記補正回路は、水平出力線リセットスイッチにより、前記対向電極の電位変動量に応じたオフセット電位に前記ノイズ信号水平出力線及び／又は前記画素信号水平出力線をリセットすることを特徴とする請求項２記載の固体撮像装置。
【請求項５】
さらに、前記水平出力線の信号を増幅して出力する出力アンプを有し、
前記補正回路は、前記対向電極の電位変動量に応じて、前記出力アンプの出力信号を補正することを特徴とする請求項１記載の固体撮像装置。
【請求項６】
さらに、前記ノイズ信号水平出力線及び前記画素信号水平出力線の信号を増幅して出力する出力アンプを有し、
前記補正回路は、前記対向電極の電位変動量に応じて、前記出力アンプにより増幅された前記ノイズ信号水平出力線又は前記画素信号水平出力線の信号を補正することを特徴とする請求項２記載の固体撮像装置。
【請求項７】
前記列読み出し回路は、一方の入力端子に基準電位を入力し、他方の入力端子に入力される前記単位画素の出力信号を増幅するための列アンプを有し、
前記補正回路は、前記対向電極の電位変動量に応じて、前記列アンプに入力される前記基準電位を補正することを特徴とする請求項１又は２記載の固体撮像装置。
【請求項８】
前記補正回路は、前記列アンプの前記一方の入力端子及び前記対向電極間に接続されるバイパスコンデンサーを有することを特徴とする請求項７記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
単位画素が行列状に配置されたＸ−Ｙアドレス型の固体撮像装置において、画素に強い光が入射した時に、その画素と同じ行方向の出力信号が変動する現象が発生することがある。これは撮影画質を劣化させる。この際の出力信号は実際の画像ではなく、固体撮像装置の特性により擬似的に発生する擬似信号である。上記擬似信号は「横スミア」と呼ばれる。横スミアは、特に黒レベル近傍の画像出力の時に目立つ。横スミアは、発生原因や、配線抵抗、寄生容量の大きさになどに依存して、通常の黒レベルよりも出力がより黒い方向に「沈む」場合と、白い方向に「浮く」場合がある。横スミアの原因は、主にアナログ回路部の電源変動、電流値変動などである。下記の特許文献１は、Ｘ−Ｙアドレス型の固体撮像装置において横スミアを低減するものである。具体的には、画素から信号を読み出す際に、リファレンスラインに流れる電流を制限することにより、リファレンスラインの電位勾配を抑え横スミアの発生を抑制する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平４―２１２８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、横スミアの発生を抑制する方法によっても、寄生抵抗や寄生容量の個体間のばらつきがあると、常に所望のレベルまで抑制することは困難である。
【０００５】
本発明の目的は、横スミアの発生自体を抑制するのではなく、発生した横スミアを補正し画質劣化を抑制することができる固体撮像装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の固体撮像装置は、２次元行列状に配置され、光電変換素子の光電変換により信号を生成して出力する複数の単位画素と、前記２次元行列状の単位画素の列毎に配置され、前記列毎の単位画素の出力信号を信号書き込みスイッチにより信号保持容量に保持し、前記信号保持容量に保持された信号を信号読み出しスイッチにより読み出す複数の列読み出し回路と、前記列読み出し回路内の前記信号読み出しスイッチにより読み出された信号を出力する水平出力線と、前記複数の列読み出し回路内の前記信号保持容量の一方の電極に共通に接続される対向電極と、前記対向電極の電位変動量に応じて、前記水平出力線により出力される信号を補正する補正回路とを有することを特徴とする。
【発明の効果】
【０００７】
対向電極の電位変動量に応じて水平出力線により出力される信号を補正することにより、画質の劣化を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】第１〜第３の実施形態の固体撮像装置の構成例を示すブロック図である。
【図２】図１の画素領域の単位画素の回路図である。
【図３】図１の読み出し回路の１列分を示す図である。
【図４】第１〜第３の実施形態の固体撮像装置の駆動タイミング図である。
【図５】図３の横スミア補正回路の回路図である。
【図６】図５の回路の駆動タイミング図である。
【図７】第２の実施形態の読み出し回路の１列分を示す図である。
【図８】図７のサンプリング回路の詳細回路図である。
【図９】図８の回路の駆動タイミング図である。
【図１０】第３の実施形態の読み出し回路の１列分を示す図である。
【図１１】図１０の回路の駆動タイミング図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態の固体撮像装置の構成例を示す回路ブロック図である。１０１は光電変換を行う画素領域である。１０２は画素領域１０１から画素信号を読み出す読み出し回路である。１０３は水平走査を行うための水平走査回路であり、シフトレジスタやデコーダーで構成される。１０４は読み出し回路１０３により読み出された信号を外部に出力する出力アンプである。１０５は画素の駆動及び垂直走査を行うための垂直走査回路であり、シフトレジスタやデコーダーで構成される。１０６は画素駆動を制御するためのタイミングジェネレータであり、画素駆動信号を水平走査回路１０３及び垂直走査回路１０５に供給する。本実施形態の特徴は、主にアナログ回路で構成される読み出し回路１０２の中に、アナログ回路の電源の電位変動を検出し、その結果を用いて、読み出された画素信号を補正する機構を持たせたことである。
【００１０】
図２は、図１の画素領域１０１を構成する単位画素の構成例を示す回路図である。画素領域１０１は、２次元行列状に配置された複数の単位画素を有する。固体撮像装置は、単位画素が２次元行列状に配置されたＸ−Ｙアドレス型の固体撮像装置である。単位画素は、光電変換素子２０１の光電変換により信号を生成して出力する。２０１は例えばフォトダイオード等の光電変換素子であり、光電変換により入射光を電子と正孔に変換する。２０３は転送ＭＯＳトランジスタであり、光電変換素子２０１で光電変換された電子をソースフォロアＭＯＳトランジスタ２０２のゲートに転送する。リセットトランジスタ２０４はソースフォロアＭＯＳトランジスタ２０２のゲートに転送された電子や、光電変換素子２０１の電子を固定電源電位にリセットする。２０５は選択ＭＯＳトランジスタであり、オンしている時に光電変換素子２０１の信号が垂直出力線２０６に読み出される。垂直出力線２０６の信号は、読み出し回路１０２に入力される。リセットパルスφＲＥＳはリセットＭＯＳトランジスタ２０４のゲートに供給され、転送パルスφＴＸは転送ＭＯＳトランジスタ２０３のゲートに供給され、選択パルスφＳＥＬは選択ＭＯＳトランジスタ２０５のゲートに供給される。
【００１１】
図３は、図１の読み出し回路１０２の構成例を示す回路図である。読み出し回路１０２は、１列分の列読み出し回路１０２ａ及び横スミア補正回路１０２ｂを有する。横スミア補正回路１０２ｂは、全列分の列読み出し回路１０２ａの共通で１個でよいが、複数個あるいは列毎に１つ設けることも可能である。３１４は垂直出力線用電流源であり、垂直出力線２０６に接続される。この電流源３１４の電流値とソースフォロワＭＯＳトランジスタ２０２のゲート電位で垂直出力線２０６の電位が決まる。３０３は画素のノイズ信号をクランプするためのクランプ容量である。３０４は差動型の列アンプである。３０２は列アンプ３０４のフィードバック容量である。列アンプ３０４の反転入力電位と正転入力電位との差分はクランプ容量３０３とフィードバック容量３０２の容量比倍されて列アンプ３０４の出力端子に出力される。３０１は列アンプリセットスイッチであり、画素のノイズ信号を読み出す前に導通させることで列アンプ３０４とクランプ容量３０３をリセットする。以下、ノイズ信号をＮ信号といい、画素信号をＳ信号という。また、ノイズ信号書き込みスイッチ３０５をＮ信号書き込みスイッチ３０５といい、画素信号書き込みスイッチ３０６をＳ信号書き込みスイッチ３０６という。また、ノイズ信号保持容量３０７をＮ信号保持容量３０７といい、画素信号保持容量３０８をＳ信号保持容量３０８という。また、ノイズ信号読み出しスイッチ３０９をＮ信号読み出しスイッチ３０９といい、画素信号読み出しスイッチ３１０をＳ信号読み出しスイッチ３１０という。また、ノイズ信号水平出力線３１１をＮ信号水平出力線３１１といい、画素信号水平出力線３１２をＳ信号水平出力線という。Ｎ信号書き込みスイッチ３０５、Ｓ信号書き込みスイッチ３０６、Ｎ信号保持容量３０７、Ｓ信号保持容量３０８、Ｎ信号読み出しスイッチ３０９及びＳ信号読み出しスイッチ３１０より構成させる回路は、オフセットばらつき補正回路である。オフセットばらつき補正回路は、各１列分の列読み出し回路１０２ａの列アンプ３０４のオフセットばらつきを補正するための回路である。Ｎ信号保持容量３０７には、列アンプ３０４の正転入力電位ＶＲＥＦに列アンプ３０４のオフセット電圧ΔＶｏｆｆが重畳されたＮ信号が保持される。また、Ｓ信号保持容量３０８には、列アンプ３０４の正転入力電位ＶＲＥＦに画素のノイズが除去された信号が加算され、更に列アンプ３０４のオフセット電圧ΔＶｏｆｆが重畳されたＳ信号が保持される。Ｎ信号書き込みスイッチ３０５によりＮ信号保持容量３０７に書き込まれた信号は、Ｎ信号読み出しスイッチ３０９によりＮ信号水平出力線３１１に読み出される。Ｓ信号書き込みスイッチ３０６によりＳ信号保持容量３０８に書き込まれた信号は、Ｓ信号読み出しスイッチ３１０によりＳ信号水平出力線３１２に読み出される。
【００１２】
出力アンプ１０４は、Ｎ信号水平出力線３１１及びＳ信号水平出力線３１２に読み出された信号を増幅し、半導体集積回路外へ出力する。出力アンプ１０４は、Ｎ信号水平出力線３１１のＮ信号及びＳ信号水平出力線３１２のＳ信号を増幅して出力する。図３では、Ｎ信号とＳ信号は独立した増幅器で出力しているが、出力アンプ１０４を差動入力型とすることで、集積回路内でＳ信号及びＮ信号の差分演算を行うこともできる。本実施形態のように独立で出力する場合には、後段で差分演算を行うのが通例である。差分演算により列毎の列アンプ３０４のオフセットばらつきが抑制される。
【００１３】
対向電極３１５は、Ｎ信号保持容量３０７とＳ信号保持容量３０８の対向電極である。３１７は補正回路入力部であり、補正回路３１６に対向電極３１５の電位を入力する。水平出力線リセットスイッチ３１３は、Ｎ信号水平出力線３１１とＳ信号水平出力線３１２を補正回路３１６で補正された電位にリセットする。補正回路入力部３１７と対向電極３１５の電位は同電位である。対向電極３１５は複数の列読み出し回路１０２ａに共通に配線されるのが通例である。固体撮像装置全体で複数個共通の配線群を設けることは可能であるが、電源配線が複雑になる上に、半導体チップ面積が増大する。横スミアは対向電極３１５が複数の列読み出し回路１０２ａで共有されていることによって生じる。また、対向電極３１５の配線は、半導体チップ面積あるいは端子数の制限から他のアナログ回路の電源と共有されるのが通例である。また、配線は列読み出し回路１０２ａの間を縫って行われるので、他の回路部品と容量結合してしまうことは避けられない。つまり、対向電極３１５の端子を列毎に独立に設け、他の電源との共有を一切排除し、レイアウト上も他の回路との容量結合を極限まで小さくすることで横スミアをほぼゼロにすることができると考えられるが、現実な解決策ではない。本実施形態の特徴は、横スミア発生の原因となる、信号保持容量３０７，３０８の対向電極３１５の電位変動を検出し、電位変動量に応じて出力信号を補正することにより横スミアを低減することを意図するものである。
【００１４】
図４は、図３の回路の横スミア抑制のため駆動方法を記載する前に、固体撮像装置の基本となる画素領域１０１と読み出し回路１０２の駆動方法を示す駆動タイミング図である。パルス名は図２及び図３中に記載された端子に印加されるパルスを示す。図４に示すように、ｎ行目の画素信号を読み出すために、時刻ｔ１より以前のｎ−１行目の水平走査期間中にリセットパルスφＲＥＳ（ｎ）がハイレベルになる。すると、リセットＭＯＳトランジスタ２０４が導通してソースフォロアＭＯＳトランジスタ２０２のゲート電位をリセットする。選択パルスφＳＥＬ（ｎ）が時刻ｔ１でハイレベルになりｎ行目のソースフォロアＭＯＳトランジスタ２０２が垂直出力線２０６に接続される。それに伴い、ｎ行目のリセットパルスφＲＥＳ（ｎ）がローレベルになる。時刻ｔ２に、パルスφＣＬＭＰがハイレベルになると、列アンプリセットスイッチ３０１が導通し、クランプ容量３０３にその時の垂直出力線２０６の電位がクランプされる。時刻ｔ２と同時かそれより後にパルスφＴＮをハイレベルにしてＮ信号書き込みスイッチ３０５を導通させて、クランプ時の列アンプ３０４の出力信号をＮ信号保持容量３０７に保持する。
【００１５】
時刻ｔ３に、パルスφＣＬＭＰがローレベルになり、列アンプリセットスイッチ３０１が非導通となり、列アンプ３０４が反転増幅器として機能するようになる。時刻ｔ４に、パルスφＴＮがローレベルになり、スイッチ３０５がオフし、Ｎ信号保持容量３０７へのＮ信号書き込みを終える。時刻ｔ５に、ｎ行目の画素信号転送パルスφＴＸ（ｎ）がハイレベルになり、転送ＭＯＳトランジスタ２０３が導通し、光電変換素子２０３で光電変換された電子をソースフォロアＭＯＳトランジスタ２０２のゲートに転送する。時刻ｔ６に、転送パルスφＴＸ（ｎ）がローレベルになり、転送ＭＯＳトランジスタ２０３が非導通となる。従って、時刻ｔ５からｔ６の間に転送ＭＯＳトランジスタ２０３がオンし、電子がソースフォロアＭＯＳトランジスタ２０２のゲートに転送される。すると、垂直出力線２０６に流れる電流が垂直出力線用電流源３１４で規定される電流値になるように垂直出力線２０６の電位が変化する。列アンプ３０４は、その変化分を（クランプ容量３０３／フィードバック容量３０２）倍反転増幅する。その後、時刻ｔ７に、パルスφＴＳをハイレベルにし、Ｓ信号書き込みスイッチ３０６を導通させ、反転増幅された信号をＳ信号保持容量３０８に保持する。時刻ｔ８に、パルスφＴＳがローレベルになり、スイッチ３０６が非導通となり、Ｓ信号保持容量３０８への書き込みを終える。時刻ｔ９に、選択パルスφＳＥＬ（ｎ）がローレベルになり、リセットパルスφＲＥＳ（ｎ）がハイレベルになり、次のｎ行目読み出しまでソースフォロアＭＯＳトランジスタ２０２のゲート電位を固定電源電位にリセットする。
【００１６】
Ｎ信号読み出しスイッチ３０９とＳ信号読み出しスイッチ３１０には、時刻ｔ９以降の水平走査期間に水平走査回路１０３からパルスφＨが供給される。パルスφＨは、順次各列に供給されていく。パルスφＨがハイレベルの時、Ｎ信号読み出しスイッチ３０９及びＳ信号読み出しスイッチ３１０が導通し、Ｎ信号保持容量３０７及びＳ信号保持容量３０８の信号がＮ信号水平出力線３１１とＳ信号水平出力線３１２に読み出される。パルスφＨがローレベルになり、Ｎ信号読み出しスイッチ３０９とＳ信号読み出しスイッチ３１０が非導通となった後、次の列にパルスφＨが印加されるまでの間に水平出力線リセットスイッチ３１３を導通させる。すると、２本の水平出力線３１１及び３１２の電位が任意の電位ＶＲＥＳ１＿Ｏ及びＶＲＥＳ２＿Ｏにリセットされる。本実施形態においては、補正回路３１６がリセット電位ＶＲＥＳ１＿Ｏ及びＶＲＥＳ２＿Ｏのオフセットを付加する機能を有する。
【００１７】
図５は、補正回路３１６の具体的な構成例を示す回路図である。図３の補正回路３１６は、図５の回路を２つ有する。２本の水平出力線３１１及び３１２の一方だけに図５の回路を付加することも可能である。スイッチ５０１は、図６のパルスφＴＳがハイレベルの時の補正回路入力部３１７の電位をノードＮ１に取り込むためのスイッチである。スイッチ５０３は、ノードＮ１をパルスφＴＳがローレベルの時の補正回路入力部３１７の電位にリセットするためのスイッチである。スイッチ５０２は、パルスφＴＳがハイレベルの時に、ユニティーゲインバッファー５０５の正転入力端子を任意の電位ＶＲＥＳ＿Ｉにするためのスイッチである。容量５０４は、ノードＮ１及びＮ２間に接続され、ノードＮ２の電位を調整するための容量である。ユニティーゲインバッファー５０５は、反転入力端子が出力端子に接続され、正転入力端子がノードＮ２に接続され、電位ＶＲＥＳ＿Ｏを出力する。図５の回路は、外部より電位ＶＲＥＳ＿Ｉが与えられ、電位ＶＲＥＳ＿Ｏを出力する。この電位ＶＲＥＳ＿Ｏは、図３のＶＲＥＳ１＿Ｏ，ＶＲＥＳ２＿Ｏに相当する。
【００１８】
図６は、図５の補正回路入力部３１７の電位変動と補正回路３１６内の各ノードＮ１，Ｎ２の電位変化を示す。パルスφＴＳの波形は、図４のタイミングと同じタイミングで記されている。Ｓ信号保持容量３０８の２つの端子のうち、Ｓ信号書き込みスイッチ３０６と接続されている側の電位変化を「Ｓ信号（３０８）電位」、対向電極３１５（３１７）の電位を「対向電極３１５（３１７）電位」として示す。また、図６の３つのパルスφ１，φ２，φ３の遷移、及びノードＮ１，Ｎ２の電位変化を示す。時刻ｔ１に、パルスφ２をハイレベルとし、スイッチ５０２が導通すると、ノードＮ２が電位ＶＲＥＳ＿Ｉに固定される。時刻ｔ２に、パルスφＴＳがハイレベルとなり、Ｓ信号保持容量３０８に列アンプ３０４で増幅された電位が書き込まれる。この時、横スミアの原因となる対向電極３１５の電位変動が図６の様に生じる。そこで、時刻ｔ２に、パルスφ１もハイレベルとし、スイッチ５０１を導通させることで、対向電極３１５の電位を、容量５０４によりノードＮ１に保持する。容量５０４には、対向電極３１５の変動した電位ΔＶ１分の電荷が保持される。時刻ｔ３に、パルスφ１をローレベルとして、対向電極３１５の電位のノードＮ１への書き込みを終了する。ここで、ΔＶ１はＳ信号保持容量３０８に書き込む信号レベルによって異なり、信号レベルが大きいほど大きくなる。時刻ｔ４に、パルスφＴＳがローレベルとなり、Ｓ信号保持容量３０８への電荷書き込みが終了する。それに伴い、対向電極３１５の電位は、パルスφＴＳがハイレベルになる前の定常状態のレベルに収束する。図６で示すように、パルスφＴＳがハイレベルの期間でも対向電極３１５の電位は収束を開始するが、充分な時間が取れない場合は収束しきらない。本実施形態を適用しない場合、この収束しきらない電位変動が横スミアの原因となる。時刻ｔ５に、パルスφ２をローレベルとし、スイッチ５０２を非導通とする。これにより、ノードＮ２がフローティングになる。時刻ｔ６に、パルスφ３をハイレベルとし、スイッチ５０３を導通させる。これにより、ノードＮ１の電位は、パルスφＴＳがハイレベルになる前（時刻ｔ２以前）の電位になり、ノードＮ２はフローティングのため電位がΔＶ１だけ低下する。従って、ユニティーゲインバッファー５０５の出力は、ＶＲＥＳ＿Ｏ ＝ＶＲＥＳ＿Ｉ−ΔＶ１という電位になる。Ｎ信号水平出力線３１１あるいはＳ信号水平出力線３１２、あるいは両方の出力線３１１，３１２は、電位ＶＲＥＳ＿ＩからΔＶ１だけ負のオフセットが付いた電位でリセットされることになる。
【００１９】
スイッチ５０１，５０３を常時非導通状態、スイッチ５０２を常時導通状態とすることにより、リセット電位にオフセットを重畳させない動作も出来る。また、スイッチ５０１を導通させて電位変動を取り込む前にノードＮ２をフローティングノードにし、スイッチ５０３を常時非導通とすることで、リセット電位に正のオフセットを重畳させる動作も可能である。補正後のリセット電位ＶＲＥＳ＿Ｏは、図３の水平出力線リセットスイッチ３１３でＮ信号水平出力線３１１あるいはＳ信号水平出力線３１２に書き込まれる。この際、図５のユニティーゲインバッファー５０５の出力端子から水平出力線リセットスイッチ３１３までの配線間の寄生容量Ｃｒｅｓ＿ｐａｒａとＮ信号水平出力線３１１あるいはＳ信号水平出力線３１２に寄生する容量ＣＨとの間で、容量分割が生じる。従って、水平出力線３１１，３１２の電位の補正量は、ΔＶ１より小さいΔＶ１×ＣＨ／（Ｃｒｅ＿ｐａｒａ＋ＣＨ）／ＣＨとなる。補正量をΔＶ１に近づけるためには、寄生容量Ｃｒｅ＿ｐａｒａは寄生容量ＣＨと比べて充分小さく設計することが望ましい。また、上記容量分割を考慮して、図５のユニティーゲインバッファー５０５の代わりにゲイン （Ｃｒｅｓ＿ｐａｒａ＋ＣＨ）／ＣＨを有するゲインアンプを用いてもよい。
【００２０】
以上のように、列読み出し回路１０２ａは、２次元行列状の単位画素の列毎に配置される。列読み出し回路１０２ａは、光電変換素子２０１がリセットされた信号を単位画素の出力信号としてＮ信号書き込みスイッチ３０５によりＮ信号保持容量３０７に保持し、Ｎ信号保持容量３０７に保持された信号をＮ信号読み出しスイッチ３０９により読み出す。また、列読み出し回路１０２ａは、光電変換素子２０１により生成された信号を単位画素の出力信号としてＳ信号書き込みスイッチ３０６によりＳ信号保持容量３０８に保持し、Ｓ信号保持容量３０８に保持された信号をＳ信号読み出しスイッチ３１０により読み出す。Ｎ信号水平出力線３１１は、列読み出し回路１０２ａ内のＮ信号読み出しスイッチ３０９により読み出された信号を出力する。Ｓ信号水平出力線３１２は、列読み出し回路１０２ａ内のＳ信号読み出しスイッチ３１０により読み出された信号を出力する。対向電極３１５は、複数の列読み出し回路１０２ａ内の信号保持容量３０７，３０８の一方の電極に共通に接続される。横スミア補正回路１０２ｂは、対向電極３１５の電位変動量に応じて、Ｎ信号水平出力線３１１及び／又はＳ信号水平出力線３１２により出力される信号を補正する。具体的には、横スミア補正回路１０２ｂは、水平出力線リセットスイッチ３１３により、対向電極３１５の電位変動量に応じたオフセット電位にＮ信号水平出力線３１１及び／又はＳ信号水平出力線３１２をリセットする。
【００２１】
横スミアは、輝度の高い画素領域１０１と同じ行に発生することが知られている。従って、水平出力線３１１，３１２の補正は行毎に行うのが適当である。横スミアには、発生原因によって、電位変動の極性が異なるものが存在する。画像信号として、低輝度側へ変動するものを「沈みの横スミア」、高輝度側へ変動するものを「浮きの横スミア」と呼ぶ。「沈みの横スミア」が発生している場合、Ｓ信号水平出力線３１２に正のオフセットを重畳させたリセット電位ＶＲＥＳ＿Ｏでリセットし、Ｎ信号水平出力線３１１のリセット電位にはオフセットを重畳させないという手法を用いることができる。図５のユニティーゲインバッファー５０５の極性を変えることにより、Ｓ信号水平出力線３１２のリセット電位にはオフセットは重畳させず、Ｎ信号水平出力線３１１にはリセット電位に負のオフセットを重畳させるという手法を適用することができる。「浮きの横スミア」が発生している場合、上記とは逆のオフセットをそれぞれのリセット電位に重畳させれば補正可能である。通常の横スミアが発生していない状態でのＳ信号水平出力線３１２とＮ信号水平出力線３１１のリセット電位は同電位である。Ｓ信号レベルに比例する電位（ΔＶ１）を用いて補正を行っているため、光量に依存がある横スミアも補正可能である。
【００２２】
（第２の実施形態）
図７は、本発明の第２の実施形態の１列分の列読み出し回路１０２ａと横スミア補正回路７０２ｂの構成例を示す回路図である。固体撮像装置全体のブロック構成、画素領域１０１の回路構成は第１の実施形態と同じく、それぞれ図１、図２である。図３と同じ符号の部品は、第１の実施形態と同一の動作、役割を果たすため説明を割愛する。本実施形態は、図３に対して、横スミア補正回路７０２ｂの構成と動作が異なる。横スミア補正回路７０２ｂは、サンプリング回路７０１及び補正部７０２を有する。サンプリング回路７０１は、信号保持容量３０７、３０８の対向電極３１５の電位変動をサンプリングする回路であり、電位ΔＶ１を出力する。７１７はサンプリング回路７０１の入力部であり、対向電極３１５に接続される。７０２は出力アンプ１０４の出力を補正するための補正部であり、サンプリング回路７０１の出力電位ΔＶ１が入力となる。補正部７０２は、水平出力線３１１，３１２を直接補正するのではなく、水平出力線３１１，３１２の信号を増幅した後に最終段で補正する。補正部７０２は、Ｓ信号水平出力線３１２のＳ信号が出力アンプ１０４により増幅された信号Ｓ０に対して、電位ΔＶ１をＧ倍した電位を加算し、Ｓ信号を出力する。水平出力線３１１，３１２は、水平出力線リセットスイッチ３１３を介して、リセット電源電位ＶＲＥＳのノードに接続されている。
【００２３】
図８は、図７のサンプリング回路７０１の構成例を示す回路図である。スイッチ８０１は、サンプリング回路入力部７１７（対向電極３１５）の変動電位をノードＮ３に保持するためのスイッチである。スイッチ８０３は、ノードＮ３の電位を定常状態時の対向電極３１５の電位にリセットするためのスイッチである。容量５０４は、固定電位ノード及びノードＮ３間に接続される。電位ΔＶ１は、ノードＮ３の電位として出力される。
【００２４】
図９は、図７のＳ信号保持容量３０８のうちＳ信号書き込みスイッチ３０６と接続されている側の電位、サンプリング回路の入力部７１７（対向電極３１５）の電位変動とサンプリング回路７０１内のノードＮ３の電位変化を示す。時刻ｔ１に、パルスφ３をハイレベルにして、スイッチ８０１を導通させる。ノードＮ３は定常状態時の対向電極３１５の電位にリセットされる。時刻ｔ２に、パルスφＴＳがハイレベルとなり、Ｓ信号書き込みスイッチ３０６が導通し、Ｓ信号がＳ信号保持容量３０８に書き込まれる。それに伴い、対向電極３１５の電位が変動する。時刻ｔ２には、パルスφ１をハイレベルとして、スイッチ８０１を導通させる。これにより、Ｓ信号をＳ信号保持容量３０８に書き込む時に変動した対向電極３１５の電位ΔＶ１をサンプリング回路入力部７１７に取り込む。時刻ｔ３に、パルスφ１をローレベルとして、スイッチ８０１を非導通とし、電位ΔＶ１のサンプリングを終える。
【００２５】
サンプリングされた変動電位ΔＶ１は、補正部７０２に入力される。補正部７０２は、出力アンプ１０４の出力信号Ｓ０及び電位ΔＶ１の演算を行い、Ｓ信号を出力する。本実施形態では、補正部７０２は、Ｓ信号Ｓ０に変動電位を加算している。補正部７０２は、Ｓ＝Ｓ０＋Ｇ×ΔＶ１のＳ信号を出力し、「沈みのスミア」の場合は沈み成分を補正する。ここで、ＧはΔＶ１にかけるゲインであり、横スミア量によって任意に決定すればよい。また、ΔＶ１はＳ信号保持容量３０８に保持する電荷量に比例するため、光量に依存する横スミアを補正可能となる。本実施形態は、Ｓ信号を補正したが、Ｎ信号を補正しても良い。また、Ｓ−Ｎの減算を行った後の信号に補正を行っても良い。横スミア補正回路７０２ｂは、対向電極３１５の電位変動量に応じて、出力アンプ１０４により増幅されたＮ信号水平出力線３１１又はＳ信号水平出力線３１２の信号を補正する。本実施形態では、補正部７０２は固体撮像装置内に設けているが、撮像素子外に補正部７０２を設けても良い。本実施形態では、Ｓ信号あるいはＮ信号の一方のみの補正をかけるが、水平信号出力線３１１，３１２をリセットする際に、補正量が容量分割を受けることがないことが他の方式に対する特徴である。
【００２６】
（第３の実施形態）
図１０は、本発明の第３の実施形態の１列分の列読み出し回路１０２ａと横スミア補正回路１００２ｂの構成例を示す回路図である。固体撮像装置全体のブロック構成、画素領域１０１の回路構成は第１の実施形態と同じく、それぞれ図１及び図２である。本実施形態は、図３に対して、横スミア補正回路１００２ｂの構成と動作が異なる。横スミア補正回路１００２ｂの構成を以下に説明する。列アンプ３０４は、一方の入力端子（正転入力端子）に基準電位ＶＲＥＦを入力し、他方の入力端子（反転入力端子）に入力される単位画素の出力信号を増幅する。１００１はバイパスコンデンサーであり、列アンプ３０４の正転入力端子及び信号保持容量３０７，３０８の対向電極３１５（ノードＮ１００２）間に接続される。電位ＶＲＥＦのノードは、列アンプ３０４の正転入力端子に接続される。ノードＮ１００２は、対向電極３１５に接続される。水平出力線３１１及び３１２は、水平出力線リセットスイッチ３１３を介して、リセット電源電位ＶＲＥＳのノードに接続される。
【００２７】
図１１は、図１０の回路の駆動タイミング図であり、信号書き込み中の列アンプ３０４の出力、ノードＮ１００２の電位変動、列アンプ３０４の基準電位ＶＲＥＦの変動を示す。時刻ｔ１に、パルスφＴＳがハイレベルとなり、スイッチ３０６が導通すると、Ｓ信号がＳ信号保持容量３０８に書き込まれる。それに伴い、ノードＮ１００２の電位が変動する。ノードＮ１００２の電位変動は、バイパスコンデンサー１００１を介して、列アンプ３０４の基準電位ＶＲＥＦのノードにフィードバックされる。これにより、本来、外部電源で固定されている列アンプ３０４の基準電位ＶＲＥＦがノードＮ１００２と同極性で半導体集積回路内で変動する。従って、図１１に示すＳ信号（３０８）電位の実線のように、列アンプ３０４の出力も同極性で変動する。この実線の値は、補正前の列アンプ３０４の出力（点線）に基準電位ＶＲＥＦの電位変動を加算した値になる。時刻ｔ２に、パルスφＴＳがローレベルになり、スイッチ３０６が非導通となる。基準電位ＶＲＥＦにノードＮ１００２の電位変動をフィードバックしない場合は、パルスφＴＳがローレベルになった後に、Ｓ信号（３０８）電位の点線で示すように、Ｓ信号に負のオフセットが発生する。しかし、前述したように、パルスφＴＳがハイレベルの期間に基準電位ＶＲＥＦをノードＮ１００２の変動に伴って補正して、Ｓ信号に正のオフセットを乗せているため、Ｓ信号（３０８）電位の実線で示すように、負のオフセットを打ち消す事が出来る。このように、列アンプ３０４の基準電位ＶＲＥＦをノードＮ１００２の変動と同極性に変動させることにより、図１１に示すように沈みの横スミア成分は減少する。横スミア補正回路１００２ｂは、対向電極３１５の電位変動量に応じて、列アンプ３０４に入力される基準電位ＶＲＥＦを補正する。本実施形態では、補正量にゲインをかけることができないが、回路的には最も簡便に実現できることが特徴である。
【００２８】
以上のように、第１〜第３の実施形態によれば、固体撮像装置の列毎の列読み出し回路１０２ａのうち横スミアの原因となっている対向電極３１５の電位変動を検出し、この電位変動値に基づいて横スミアを補正する事によって、画質の劣化を抑制することができる。なお、横スミア補正回路１０２ｂ，７０２ｂ，１００２ｂは集積回路の外に形成してもよい。
【００２９】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００３０】
１０２ａ   列読み出し回路、１０２ｂ  横スミア補正回路、１０３  水平走査回路、１０４  出力アンプ、２０６  垂直出力線、３１１  Ｎ信号水平出力線、３１２  Ｓ信号水平出力線、３１５  対向電極
【図１】
2011166373.tif 000003
【図２】
2011166373.tif 000004
【図３】
2011166373.tif 000005
【図４】
2011166373.tif 000006
【図５】
2011166373.tif 000007
【図６】
2011166373.tif 000008
【図７】
2011166373.tif 000009
【図８】
2011166373.tif 000010
【図９】
2011166373.tif 000011
【図１０】
2011166373.tif 000012
【図１１】
2011166373.tif 000013