(57)【要約】【課題】特性の良い機能素子を有する電子装置の製造方法を提供する。【解決手段】本発明に係る電子装置１００の製造方法は、基板１０の上方に機能素子２０を形成する工程と、機能素子２０を覆う絶縁層３０，３２，３４を形成する工程と、絶縁層３０，３２，３４をエッチングして、機能素子２０の周囲に空洞部１を形成する工程と、空洞部１を封止するように、空洞部１の上方に封止層５０，５４を形成する工程と、絶縁層３０，３２，３４の上方に樹脂層６０を形成する工程と、基板１０の下方側から基板１０をエッチングして、空洞部１と連通する開口部３を形成する工程と、空洞部１を封止するように、気相成長法によって、開口部３の内面に被覆層８０を形成する工程と、を含む。【選択図】図１
2011218463.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に機能素子を形成する工程と、
前記機能素子を覆う絶縁層を形成する工程と、
前記絶縁層をエッチングして、前記機能素子の周囲に空洞部を形成する工程と、
前記空洞部を封止するように、前記空洞部の上方に封止層を形成する工程と、
前記絶縁層の上方に樹脂層を形成する工程と、
前記基板の下方側から前記基板をエッチングして、前記空洞部と連通する開口部を形成する工程と、
前記空洞部を封止するように、気相成長法によって、前記開口部の内面に被覆層を形成する工程と、
を含む、電子装置の製造方法。
【請求項２】
請求項１において、
前記空洞部と前記開口部とは、前記基板の連通領域において、連通し、
平面視において、前記連通領域を、前記機能素子から離間させて形成する、電子装置の製造方法。
【請求項３】
請求項２において、
前記連通領域の一部を、前記空洞部外に形成する、電子装置の製造方法。
【請求項４】
請求項１ないし３のいずれか１項において、
前記開口部を形成する工程の前に、
前記基板の下方側から前記基板を研削する工程を、さらに含む、電子装置の製造方法。
【請求項５】
請求項１ないし４のいずれか１項において、
前記被覆層を形成する工程の後に、
前記開口部内を充填するように、埋込み層を形成する工程を、さらに含む、電子装置の製造方法。
【請求項６】
請求項１ないし５のいずれか１項において、
前記樹脂層を形成する工程の後に、
前記樹脂層の上方に、前記機能素子と電気的に接続された配線層を形成する工程と、
前記配線層の上方に、前記配線層と電気的に接続された外部端子を形成する工程と、
を、さらに含む、電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置の製造方法に関する。
【背景技術】
【０００２】
一般に、ＭＥＭＳ（Micro Electro Mechanical Systems）等の機能素子を、基板上に設けられた空洞部に配置してなる電子装置が知られている。マイクロ振動子、マイクロセンサー、マイクロアクチュエーター等のＭＥＭＳは、微小な構造体が振動、変形、その他の動作が可能となる状態で配置される必要があるため、空洞部内に動作可能な状態で収容される。例えば、空洞部内は、機能素子の特性の悪化を防ぐために、減圧状態である。
【０００３】
上記の空洞部を形成する方法として、特許文献１には、基板上にＭＥＭＳ構造体を形成し、その上に層間絶縁膜を形成した後、貫通孔を有する第１被覆層を形成し、この第１被覆層の貫通孔を通して層間絶縁膜を除去してＭＥＭＳ構造体の可動部をリリースさせ、最後に第１被覆層の貫通孔を第２被覆層で覆うことにより形成する方法が記載されている。
【０００４】
ところで、半導体装置のパッケージとして、小型化、低コスト化が可能なＷＣＳＰ（Wafer Level Chip Size Package）が注目されている。ＷＣＳＰの例として、例えば、特許文献２には、基板に形成された樹脂層の上方に外部電極を形成する構造が記載されている。特許文献２には、樹脂層として、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂等を用いることが記載されている。これらの樹脂層を形成する工程では、一般的に、３００℃以上の温度で熱処理を行って樹脂を硬化させている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１０５４１１号公報
【特許文献２】特開２００７−１４２４８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えばＷＣＳＰ技術を、ＭＥＭＳ等の機能素子を基板上に設けられた空洞部に配置してなる電子装置に適用した場合、ＷＣＳＰ形成工程の熱処理により、空洞部内にガスが発生して圧力が上昇し、機能素子の特性を悪化させてしまうことがある。
【０００７】
本発明のいくつかの態様に係る目的の１つは、特性の良い機能素子を有する電子装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る電子装置の製造方法は、
基板の上方に機能素子を形成する工程と、
前記機能素子を覆う絶縁層を形成する工程と、
前記絶縁層をエッチングして、前記機能素子の周囲に空洞部を形成する工程と、
前記空洞部を封止するように、前記空洞部の上方に封止層を形成する工程と、
前記絶縁層の上方に樹脂層を形成する工程と、
前記基板の下方側から前記基板をエッチングして、前記空洞部と連通する開口部を形成する工程と、
前記空洞部を封止するように、気相成長法によって、前記開口部の内面に被覆層を形成する工程と、
を含む。
【０００９】
このような電子装置の製造方法によれば、例えば樹脂層を形成するための熱処理よって、空洞内部に残留している絶縁層からガスが発生したとしても、開口部を通じて、空洞部からガスを排出することができる。そして、空洞部を減圧状態のまま封止することができる。そのため、特性の良い機能素子を有する電子装置を得ることができる。
【００１０】
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下、「Ａ」という）の「上方」に他の特定のもの（以下、「Ｂ」という）を形成する」などと用いる場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
【００１１】
本発明に係る電子装置の製造方法において、
前記空洞部と前記開口部とは、前記基板の連通領域において、連通し、
平面視において、前記連通領域を、前記機能素子から離間させて形成することができる。
【００１２】
このような電子装置の製造方法によれば、例えば、被覆層を形成する工程において、被覆層を形成するための部材が空洞部内に侵入したとしても、該部材が機能素子に付着することを防止することができる。
【００１３】
本発明に係る電子装置の製造方法において、
前記連通領域の一部を、前記空洞部外に形成することができる。
【００１４】
このような電子装置の製造方法によれば、例えば、被覆層を形成するための部材が空洞部内に侵入したとしても、該部材が機能素子に与える影響を小さくすることができる。そのため、機能素子は、より良好な特性を有することができる。
【００１５】
本発明に係る電子装置の製造方法において、
前記開口部を形成する工程の前に、
前記基板の下方側から前記基板を研削する工程を、さらに含むことができる。
【００１６】
このような電子装置の製造方法によれば、基板の厚みを小さくすることができ、その分、開口部を形成するためのエッチングが容易となる。さらに、エッチング装置の負担を軽減することができる。
【００１７】
本発明に係る電子装置の製造方法において、
前記被覆層を形成する工程の後に、
前記開口部内を充填するように、埋込み層を形成する工程を、さらに含むことができる。
【００１８】
このような電子装置の製造方法によれば、基板の強度を確保することができる。
【００１９】
本発明に係る電子装置の製造方法において、
前記樹脂層を形成する工程の後に、
前記樹脂層の上方に、前記機能素子と電気的に接続された配線層を形成する工程と、
前記配線層の上方に、前記配線層と電気的に接続された外部端子を形成する工程と、
を、さらに含むことができる。
【００２０】
このような電子装置の製造方法によれば、外部端子を形成する工程をウエーハプロセス内で行うことができる。したがって、従来のパッケージング工程、すなわち、個々の半導体チップに対して、それぞれインナーリードボンディング工程や外部端子形成工程等を行わなくてもよい。そのため、低コストで電子装置を製造することができる。
【００２１】
なお、本発明に係る記載では、「電気的に接続」という文言を、例えば、「特定の部材（以下「Ｃ部材」という）に「電気的に接続」された他の特定の部材（以下「Ｄ部材」という）」などと用いている。本発明に係る記載では、この例のような場合に、Ｃ部材とＤ部材とが、直接接して電気的に接続されているような場合と、Ｃ部材とＤ部材とが、他の部材を介して電気的に接続されているような場合とが含まれるものとして、「電気的に接続」という文言を用いている。
【図面の簡単な説明】
【００２２】
【図１】本実施形態に係る電子装置を模式的に示す断面図。
【図２】本実施形態に係る電子装置を模式的に示す平面図。
【図３】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図４】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図５】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図６】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図７】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図８】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図９】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１０】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１１】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１２】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１３】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１４】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１５】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１６】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１７】本実施形態の変形例に係る電子装置を模式的に示す平面図。
【発明を実施するための形態】
【００２３】
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
【００２４】
１．  電子装置
まず、本実施形態に係る電子装置について、図面を参照しながら説明する。図１は、本実施形態に係る電子装置１００を模式的に示す断面図である。図２は、本実施形態に係る電子装置１００を模式的に示す平面図である。なお、図１は、図２のＩ−Ｉ線断面図である。また、図２では、便宜上、空洞部１、機能素子２０、配線２６，２８、絶縁層３０，３２，３４、包囲壁４１，４２，４３、および貫通領域１１以下の図示を省略している。
【００２５】
電子装置１００は、図１および図２に示すように、基板１０と、機能素子２０と、絶縁層３０と、第１封止層５０と、第２封止層５４と、樹脂層６０と、被覆層８０と、を含む。さらに、電子装置１００は、絶縁層３２，３４と、包囲壁４１，４２，４３と、配線層７０と、パッド５５と、パッシベーション膜６１と、レジスト層６２と、外部端子７２と、埋込み層８２と、を含むことができる。
【００２６】
基板１０は、支持基板１２と、第１下地層１４と、第２下地層１６と、を有することができる。
【００２７】
支持基板１２としては、例えば、シリコン基板等の半導体基板を用いることができる。基板１０として、セラミックス基板、ガラス基板、サファイア基板、合成樹脂基板などの各種の基板を用いてもよい。支持基板１２の厚みは、例えば、２００μｍ〜４００μｍである。支持基板１２には、図１に示すように、機能素子２０を駆動させるための駆動回路９０が形成されていてもよい。駆動回路９０は、トランジスター９２やキャパシター（図示せず）などで構成されている。
【００２８】
第１下地層１４は、支持基板１２上に形成されている。第１下地層１４としては、例えば、トレンチ絶縁層、ＬＯＣＯＳ（local oxidation of silicon）絶縁層、セミリセスＬＯＣＯＳ絶縁層を用いることができる。第１下地層１４は、機能素子２０と他の素子とを電気的に分離することができる。
【００２９】
第２下地層１６は、第１下地層１４上に形成されている。第２下地層１６の材質としては、例えば、窒化シリコンが挙げられる。第２下地層１６は、空洞部１を形成する際に、エッチングストッパー層として機能することができる。
【００３０】
機能素子２０は、空洞部１に収容されている。機能素子２０は、例えば、第２下地層１６上に形成された固定電極２２と、固定電極２２と一定間隔を空けて形成された可動電極２４と、を有する振動子である。可動電極２４は、第２下地層１６上に形成された固定部２４ａと、固定電極２２に対向して配置された振動可能な可動部（梁）２４ｂと、可動部２４ｂと固定部２４ａとを連結して支持する支持部２４ｃと、を有する。図２に示すように、固定電極２２は配線層２６と接続され、可動電極２４は配線層２８と接続されていてもよい。固定電極２２、可動電極２４、および配線層２６，２８の材質としては、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
【００３１】
配線層２６，２８は、例えば、駆動回路９０と電気的に接続されている。配線層２６，２８を介して、駆動回路９０から電極２２，２４間に電圧が印加されると、可動部２４ｂは、電極２２，２４間に発生する静電力により振動することができる。このように、駆動回路９０によって機能素子２０を振動させることにより、所望の周波数を得ることができる。すなわち、電子装置１００は、機能素子（振動子）２０と、駆動回路（発振回路）９０と、が同じ基板１０上に併設された発振器ともいえる。
【００３２】
なお、機能素子２０は、例えば、上述した振動子以外の、水晶振動子、ＳＡＷ（弾性表面波）素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどの各種の機能素子であってもよい。すなわち、本発明の電子装置は、空洞部１に収容されうる任意の機能素子を備えたものであればよい。
【００３３】
絶縁層３０，３２，３４は、基板１０の上方に形成されている。図１に示す例は、基板１０側から、絶縁層３０，３２，３４の順で積層されている。絶縁層３０，３２，３４は、層間絶縁層ともいえる。図示の例では、電子装置１００は、３層の絶縁層を有しているが、その数は特に限定されない。絶縁層３０，３２，３４の材質としては、例えば、酸化シリコンが挙げられる。絶縁層３０，３２，３４には、空洞部１が形成されている。
【００３４】
包囲壁４１，４２，４３は、第２下地層１６上であって、空洞部１の周囲に形成されている。図１に示す例では、第２下地層１６側から、包囲壁４１，４２，４３の順で積層されている。包囲壁４１，４２，４３は、ガードリングともいえる。図１に示す例では、電子装置１００は、３層の包囲壁を有しているが、その数は特に限定されず、例えば、層間絶縁層の数に応じて決定されてもよい。包囲壁４１，４２，４３は、図２に示すように、機能素子２０を囲む平面形状を有する。包囲壁４１，４２，４３の平面形状は、機能素子２０を囲む形状であれば特に限定されず、例えば、円形状、多角形状などの任意の形状である。包囲壁４１，４２，４３は、互いに電気的に接続されていてもよい。包囲壁４１，４２，４３は、一体的に形成されていてもよい。図２に示す例では、包囲壁４１，４２，４３は、配線層２６，２８を避けて形成されている。包囲壁４１，４２，４３の材質としては、例えば、多結晶シリコンや、アルミニウム、銅、タングステン、チタンなどの金属やその合金が挙げられる。
【００３５】
第１封止層５０は、図１に示すように、空洞部１の上方に形成されている。第１封止層５０は、貫通孔５２を有することができる。図１に示す例では、貫通孔５２の数は、２つだが、その数は限定されない。第１封止層５０は、包囲壁４３と一体的に形成されていてもよい。第１封止層５０は、例えば、チタン層、窒化チタン層、アルミニウム−銅合金層、窒化チタン層がこの順で積層された積層構造を有する。
【００３６】
包囲壁４１，４２，４３および第１封止層５０には、一定の電位（例えば接地電位）が与えられることが望ましい。これにより、包囲壁４１，４２，４３および第１封止層５０を、電磁シールドとして機能させることができる。そのため、機能素子２０を、外部と電気的に遮蔽することができ、機能素子２０は、より安定した特性を有することができる。
【００３７】
パッシベーション膜６１は、絶縁層３４上および第１封止層５０上に形成されている。パッシベーション膜６１の材質としては、ＴＥＯＳ（テトラ・エトキシ・シラン）酸化膜、窒化シリコンが挙げられる。
【００３８】
第２封止層５４は、第１封止層５０上に形成されている。第２封止層５４は、第１封止層５０の貫通孔５２を塞ぐことができる。第２被覆層５４の材質としては、例えば、アルミニウム、チタン、タングステンが挙げられる。第２被覆層５４の膜厚は、例えば、３μｍ程度である。第１封止層５０および第２封止層５４は、空洞部１を上方から覆って、空洞部１を封止する封止部材として機能することができる。
【００３９】
基板１０には、開口部３が形成されている。開口部３は、空洞部１と連通している。図示の例では、開口部３と空洞部１とは、基板１０の上面の連通領域１１において、連通している。連通領域１１は、図２に示すように平面視において（基板１０の厚み方向から見て）、空洞部１内に設けられ、かつ機能素子２０から離間して設けられている。図示の例では、連通領域１１は、配線層２６，２８、および包囲壁４１からも離間して設けられている。図示の例では、連通領域１１は、１つ設けられているが、その数は特に限定されない。連通領域１１の平面形状についても、特に限定されない。
【００４０】
被覆層８０は、図１に示すように、開口部３の内面に形成されている。被覆層８０は、開口部３を区画する基板１０の面に形成されているともいえる。被覆層８０の材質としては、例えば、銅、アルミニウム、チタンなどが挙げられる。被覆層８０によって、貫通領域１１は塞がれ、空洞部１は密閉されることができる。図示の例では、空洞部１は、封止層５０，５４と、包囲壁４１，４２，４３と、絶縁層３０，３２，３４と、第２下地層１６と、被覆層８０と、によって区画されている。空洞部１内は、減圧状態であることが好ましい。これにより、機能素子（振動子）２０は、例えば良好なＱ値を有することができる。
【００４１】
埋込み層８２は、開口部３を充填するように形成されている。埋込み層８２の材質としては、例えば、銅、アルミニウム、チタンなどが挙げられる。なお、図示はしないが、被覆層８０と埋込み層８２とは、一体的に形成されていてもよい。
【００４２】
パッド５５は、導電層４６上に形成されている。パッド５５の材質は、例えば、第１封止層５０と同じ材質である。図示の例では、パッド５５は、導電層４４，４５，４６を介して、配線層２６と電気的に接続されている。導電層４４，４５，４６の材質は、例えば、包囲壁４１，４２，４３と同じ材質である。
【００４３】
樹脂層６０は、パッド５５の上方を避けて、パッシベーション膜６１上および第２封止層５４上に形成されている。樹脂層６０の材質としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）が挙げられる。樹脂層６０の膜厚は、例えば、１０μｍ以上である。樹脂層６０は、外部端子７２による応力や、外部衝撃による応力を緩和することができる。
【００４４】
配線層７０は、パッド５５上、樹脂層６０上、およびパッシベーション膜６１上に形成されている。図示の例では、配線層７０は、パッド５５の上面から樹脂層６０の上面に至るように形成されている。配線層７０は、例えば、パッド５５、導電層４４，４５，４６、および配線層２６を介して、機能素子２０と電気的に接続されている。配線層７０は、例えば、チタン−タングステン合金層、銅層がこの順で積層された積層構造を有する。また、金属層７０は、銅層、クロム層、アルミニウム層等の金属層の単層構造やこれらの層を積層した積層構造を有していてもよい。
【００４５】
外部端子７２は、配線層７０上に形成されている。外部端子７２は、配線層７０と電気的に接続されている。外部端子７２は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図るためのもの（例えばハンダ）である。外部端子７２は、例えば、球状である。
【００４６】
このように、電子装置１００は、例えば半導体基板からなる支持基板１２の上方に（すなわち半導体チップ上に）、外部端子７２を直接設けることができる。そのため、電子装置１００のパッケージサイズを、半導体チップとほぼ等しくすることができる。つまり、電子装置１００のパッケージ構造は、ＷＣＳＰ構造であるといえる。
【００４７】
レジスト層６２は、配線層７０を覆って、樹脂層６０上に形成されている。レジスト層６２は、外部端子７２の一部が露出するように形成されている。レジスト層６２は、配線層７０の酸化や腐食を防止することができ、電気的な不良を防ぐことができる。
【００４８】
２．  電子装置の製造方法
次に、本実施形態に係る電子装置の製造方法について、図面を参照しながら説明する。図３〜図１６は、本実施形態に係る電子装置１００の製造工程を模式的に示す断面図である。
【００４９】
図３に示すように、支持基板１２上に第１下地層１４および第２下地層１６を形成して、基板１０を得る。支持基板１２は、例えば、シリコンウェハーである。第１下地層１４は、例えば、ＳＴＩ（shallow trench isolation）法、ＬＯＣＯＳ法により形成される。第２下地層１６は、例えば、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法により形成される。
【００５０】
図４に示すように、第２下地層１６上に、機能素子２０を形成する。より具体的には、まず、固定電極２２を、ＣＶＤ法やスパッタ法などによる成膜処理と、フォトリソグラフィー技術およびエッチング技術によるパターニング処理と、により形成する。固定電極２２が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドーピングする。なお、固定電極２２を形成する工程により、配線層２６を形成することができる。
【００５１】
次に、熱酸化処理を行うことにより、固定電極２２を覆う犠牲層２５を形成する。図示の例では、配線層２６も犠牲層２５によって覆われる。次に、犠牲層２５上に可動電極２４を形成する。可動電極２４は、ＣＶＤ法やスパッタ法などによる成膜処理と、およびパターニング処理により形成される。可動電極２４が多結晶シリコンからなる場合、導電性を付与するために所定の不純物をドーピングする。以上の工程により、機能素子２０が形成される。
【００５２】
なお、駆動回路９０を構成するトランジスター９２の部材を、上述した機能素子２０を形成する工程と同一工程、もしくは同種の工程で形成してもよい。具体的には、例えば、犠牲層２５を形成する工程において、トランジスター９２のゲート絶縁層９４を形成してもよい。さらに、可動電極２４を形成する工程において、トランジスター９２のゲート電極９６を形成してもよい。このように、機能素子２０と駆動回路９０との製造工程を共通化することで、製造工程の簡素化を図ることができる。なお、トランジスター９２のソース領域９８およびドレイン領域９９は、例えば、公知の方法で形成される。
【００５３】
図５に示すように、機能素子２０を覆う絶縁層３０を形成する。さらに、トランジスター９２を覆うように絶縁層３０を形成してもよい。絶縁層３０は、例えば、ＣＶＤ法や塗布（スピンコート）法などで形成することができる。絶縁層３０を形成した後に、絶縁層３０の表面を平坦化する処理を行ってもよい。
【００５４】
次に、機能素子２０を取り囲む包囲壁４１、および導電層４４を形成する。包囲壁４１および導電層４４は、例えば、絶縁層３０をパターニングして絶縁層３０を貫通する開口部を形成し、該開口部にアルミニウムなどの金属を埋め込むことで形成される。なお、包囲壁４１および導電層４４は、同一の工程で形成されてもよいし、別々の工程で形成されてもよい。
【００５５】
図６に示すように、絶縁層３２，３４、包囲壁４２，４３、および導電層４５，４６を形成する。絶縁層３２，３４、包囲壁４２，４３、導電層４５，４６は、例えば、絶縁層３０、包囲壁４１、および導電層４４と同様の方法で形成される。
【００５６】
次に、機能素子２０の上方の絶縁層３４上に第１封止層５０を形成し、導電層４６上にパッド５５を形成する。第１封止層５０およびパッド５５は、例えば、スパッタ法やＣＶＤ法などにより成膜した後、フォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。なお、第１封止層５０およびパッド５５は、同一の工程で形成されてもよいし、別々の工程で形成されてもよい。
【００５７】
図７に示すように、第１封止層５０に貫通孔５２を形成する。貫通孔５２は、例えば、フォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。なお、貫通孔５２を形成する工程は、第１封止層５０を形成する工程と同一工程で行われてもよい。すなわち、第１封止層５０を形成する工程におけるパターニングによって、貫通孔５２が形成されてもよい。これにより、製造工程を簡略化することができる。
【００５８】
次に、第１封止層５０およびパッド５５の上面の少なくとも一部を避けて、絶縁層３４上にパッシベーション膜６１を形成する。パッシベーション膜６１は、例えば、スパッタ法やＣＶＤ法などにより成膜した後、フォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。必要に応じて、シンターなどの熱処理を行ってもよい。
【００５９】
図８に示すように、貫通孔５２を通して機能素子２０の周囲の絶縁層３０，３２，３４および犠牲層２５をエッチングし、空洞部１を形成する（リリース工程）。エッチングは、フッ化水素酸や緩衝フッ酸（フッ化水素酸とフッ化アンモニウムとの混合液）などを用いたウエットエッチングでもよいし、フッ化水素系のガスなどを用いたドライエッチングでもよい。包囲壁４１，４２，４３および第１封止層５０は、リリース工程においてエッチングされない材料で形成されることができる。
【００６０】
図９に示すように、第１封止層５０上およびパッシベーション膜６１上に第２封止層５４を形成する。これにより、貫通孔５２を塞ぐことができ、空洞部１を封止することができる。第２封止層５４は、例えば、スパッタ法、ＣＶＤ法などの気相成長法により形成することができる。これにより、空洞部１を減圧状態のまま封止することができる。
【００６１】
図１０に示すように、パッド５５の上面を避けて、パッシベーション膜６１上および第２封止層５４上に樹脂層６０を形成する。より具体的には、まず、スピンコート法により樹脂（図示せず）を塗布し、窒素雰囲気中で３００℃〜４００℃程度の熱処理を行って、樹脂を硬化させる。次に、該樹脂を、フォトリソグラフィー技術およびエッチング技術によってパターニングし、樹脂層６０を形成する。
【００６２】
図１１に示すように、パッド５５上、樹脂層６０上、およびパッシベーション膜６１上に、配線層７０を形成する。配線層７０は、スパッタ法やめっき法などによる成膜処理と、フォトリソグラフィー技術およびエッチング技術によるパターニング処理と、により形成される。
【００６３】
次に、樹脂層６０上および配線層７０上に、レジスト層６２を形成する。レジスト層６２は、配線層７０の外部端子７２が形成される領域を避けて形成される。レジスト層６２は、例えば、スピンコート法により形成される。
【００６４】
次に、配線層７０上に外部端子７２を形成する。外部端子７２は、例えば、配線層７０上にハンダ層（図示しない）を形成した後、１８０℃〜３００℃程度に加熱してハンダ層を溶融することで形成される。
【００６５】
図１２に示すように、レジスト層６２および外部端子７２を覆うように、保護層８４を形成する。保護層８４としては、例えば、ガラスサポート基板を用いることができる。例えば、接着剤によって、レジスト層６２と保護層８４とを接着させることができる。保護層８４は、次工程の研削工程において応力を緩和し、電子装置を保護することができる。
【００６６】
次に、基板１０の下方側から、支持基板１２を研削する。研削は、例えば、ＣＭＰ(Chemical Mechanical Polishing)法により行われる。これにより、支持基板１２の厚みを、例えば、２００μｍ〜４００μｍにすることができる。なお、保護層８４は、支持基板１２を研削した後に、公知の方法により除去される。
【００６７】
図１３に示すように、例えばマスク層（図示せず）をマスクとして、基板１０の下方側から基板１０をエッチングし、開口部３を形成する。これにより、空洞部１と開口部３とは、基板１０の上面の連通領域１１において、連通される。エッチングは、例えば、ＩＣＰ（Inductively Coupled Plasma）のような高密度プラズマ装置を用いたＲＩＥ(Reactive Ion Etching)であってもよい。または、エッチング工程と、エッチング側壁保護工程と、を繰り替えし行うボッシュプロセスによって、開口部３を形成してもよい。ボッシュプロセスでは、エッチング工程においては、エッチャントとして、例えば、六フッ化硫黄（ＳＦ６）を用いることができる。エッチング側壁保護工程においては、テフロン（登録商標）系のガス（例えばＣ４Ｆ８）を用いて側壁を保護し、横方向（例えば、基板１０の厚み方向と直交する方向）のエッチングを抑制することができる。このようなエッチングにより、高アスペクト比を有する開口部３を形成することができる。
【００６８】
図１４に示すように、開口部３の内面に被覆層８０を形成する。被覆層８０によって貫通領域１１は塞がれ、空洞部１は封止される。被覆層８０は、例えば、スパッタ法、蒸着法などの気相成長法により形成することができる。これにより、空洞部１を減圧状態のまま封止することができる。
【００６９】
図１５に示すように、開口部３内を充填するように、埋込み層８２を形成する。埋込み層８２は、例えば、めっき法、スパッタ法により形成される。
【００７０】
図１６に示すように、ブレード１０１を用いてダイシングを行い、個々の電子装置に切断する。
【００７１】
以上の工程により、電子装置１００を製造することができる。
【００７２】
本実施形態に係る電子装置１００の製造方法によれば、例えば、以下の特徴を有する。
【００７３】
電子装置１００の製造方法によれば、基板１０の下方側から基板１０をエッチングして、空洞部１と連通する開口部３を形成することができる。さらに、電子装置１００の製造方法によれば、気相成長法によって被覆層８０を開口部３の内面に形成し、空洞部１を封止することができる。そのため、例えば、樹脂層６０や外部端子７２を形成するための熱処理よって、空洞部１内に残留している絶縁層からガスが発生したとしても、開口部３を通じて、空洞部１からガスを排出することができる。そして、空洞部１を減圧状態のまま封止することができる。したがって、電子装置１００の製造方法によれば、特性の良い機能素子２０を有する電子装置１００を得ることができる。
【００７４】
電子装置１００の製造方法によれば、平面視において、連通領域１１を、機能素子２０から離間させて形成することができる。そのため、例えば、被覆層８０を形成する工程において、被覆層８０を形成するための部材が空洞部１内に侵入したとしても、該部材が機能素子２０に付着することを防止することができる。
【００７５】
電子装置１００の製造方法によれば、開口部３を形成する工程の前に、基板１０の下方側から基板１０を研削する工程を含むことができる。これにより、基板１０の厚みを小さくすることができ、その分、開口部３を形成するためのエッチングが容易となる。さらに、エッチング装置の負担を軽減することができる。
【００７６】
電子装置１００の製造方法によれば、開口部３内を充填するように、埋込み層８２を形成することができる。そのため、基板１０の強度を確保することができる。
【００７７】
電子装置１００の製造方法によれば、上述のとおり、外部端子７２を形成する工程をウエーハプロセス内で行うことができる。したがって、従来のパッケージング工程、すなわち、個々の半導体チップに対して、それぞれインナーリードボンディング工程や外部端子形成工程等を行わなくてもよい。そのため、電子装置１００の製造方法では、低コストで電子装置１００を製造することができる。
【００７８】
３．  電子装置の変形例
次に、本実施形態の変形例に係る電子装置について、図面を参照しながら説明する。図１７は、本実施形態の変形例に係る電子装置２００を模式的に示す平面図である。以下、本実施形態の変形例に係る電子装置２００において、本実施形態に係る電子装置１００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。なお、図１７では、便宜上、空洞部１、機能素子２０、配線２６，２８、絶縁層３０，３２，３４、包囲壁４１，４２，４３、および貫通領域１１以下の図示を省略している。
【００７９】
電子装置２００では、図１７に示すように、貫通領域１１の一部は、空洞部１外に形成されている。図示の例では、貫通領域１１の一部は、平面視において、包囲壁４１，４２，４３と重なっている。
【００８０】
電子装置２００によれば、電子装置１００の例に比べて、貫通領域１１と機能素子２０との間の距離を大きくすることができる。そのため、被覆層８０を形成する工程において、例えば、被覆層８０を形成するための部材が空洞部１内に侵入したとしても、該部材が機能素子２０に与える影響を小さくすることができる。したがって、機能素子２０は、より良好な特性を有することができる。
【００８１】
なお、電子装置２００の製造方法は、基本的に電子装置１００の製造方法と同じである。したがって、その説明を省略する。
【００８２】
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
【符号の説明】
【００８３】
１  空洞部、３  開口部、１０  基板、１１  貫通領域、１２  支持基板、
１４  第１下地層、１６  第２下地層、２０  機能素子、２２  固定電極、
２４  可動電極、３０  絶縁層、３２  絶縁層、３４  絶縁層、４１  包囲壁、
４２  包囲壁、４３  包囲壁、４４  導電層、４５  導電層、４６  導電層、
５０  第１封止層、５２  貫通孔、５４  第２封止層、６０  樹脂層、
６１  パッシベーション膜、６２  レジスト層、７０  配線層、７２  外部端子、
８０  被覆層、８２  埋込み層、９０  駆動回路、９２  トランジスター、
９４  ゲート絶縁層、９６  ゲート電極、９８  ソース領域、９９  ドレイン領域、
１００  電子装置、１０１  ブレード、２００  電子装置
【図１】
2011218463.tif 000003
【図２】
2011218463.tif 000004
【図３】
2011218463.tif 000005
【図４】
2011218463.tif 000006
【図５】
2011218463.tif 000007
【図６】
2011218463.tif 000008
【図７】
2011218463.tif 000009
【図８】
2011218463.tif 000010
【図９】
2011218463.tif 000011
【図１０】
2011218463.tif 000012
【図１１】
2011218463.tif 000013
【図１２】
2011218463.tif 000014
【図１３】
2011218463.tif 000015
【図１４】
2011218463.tif 000016
【図１５】
2011218463.tif 000017
【図１６】
2011218463.tif 000018
【図１７】
2011218463.tif 000019