(57)【要約】      （修正有）【課題】論理回路のコンフィグレーションを効率よく行うことが出来るコンフィグレーション装置を提供する。【解決手段】ＦＰＧＡ部２００に含まれる複数のＦＰＧＡの各々にテスト用の論理回路を構築するためのテスト用コンフィグレーションデータ１１１と、複数の正式用デバイスデータ１１２ａとからなる正式用コンフィグレーションデータ１１２を保持するデータ保持部１１０と、複数のＦＰＧＡに論理回路を構築するコンフィグレーション制御部１２０と、テスト用デバイスデータにより電子回路が構築された複数のＦＰＧＡ間の入出力特性を測定し、複数のテスト用デバイスデータから特定のデバイスデータを抽出するコンフィグレーション選択部１３０とを備え、コンフィグレーション制御部１２０が、抽出されたテスト用デバイスデータ１１１ａに対応づけられた正式用デバイスデータ１１２ａにより、複数のＦＰＧＡに論理回路を構築する。【選択図】図１
2011055164.tif 000002
【特許請求の範囲】
【請求項１】
互いに接続された複数の電子部品に論理回路を構築するコンフィグレーション装置において、
前記複数の電子部品のうちの一の電子部品及び他の電子部品にテスト用の論理回路を構築するための複数のテスト用コンフィグレーションデータと、当該複数のテスト用コンフィグレーションデータに対応づけられた当該一の電子部品及び前記他の電子部品に正式用の論理回路を構築するための複数の正式用コンフィグレーションデータとを保持する保持手段と、
前記保持手段に保持されたテスト用コンフィグレーションデータ又は正式用コンフィグレーションデータにより、前記一の電子部品及び前記他の電子部品に論理回路を構築する制御手段と、
前記テスト用コンフィグレーションデータにより電子回路が構築された前記一の電子部品及び前記他の電子部品の間の入出力特性を測定する測定手段と、
前記測定手段の測定結果に基づき、前記複数のテスト用コンフィグレーションデータから特定のテスト用コンフィグレーションデータを抽出する抽出手段とを備え、
前記制御手段が、前記抽出手段により抽出されたテスト用コンフィグレーションデータに対応づけられた正式用コンフィグレーションデータにより、前記一の電子部品及び前記他の電子部品に論理回路を構築することを特徴とする
コンフィグレーション装置。
【請求項２】
請求項１に記載のコンフィグレーション装置において、
前記測定手段により測定された入出力特性に対して、閾値を用いて前記正式用コンフィグレーションデータの適合性を判断する適合性判断手段と、
前記適合性判断手段に基づいて、不適合と判断された前記正式用コンフィグレーションデータの場合には、警告を通知する警告通知手段とを備える
コンフィグレーション装置。
【請求項３】
請求項１又は請求項２に記載のコンフィグレーション装置において、
前記電子部品が複数相互連結された１又は複数のボードが存在する場合に、
前記保持手段が、前記電子部品の動作を測定する複数の試験データ及び複数の正式用コンフィグレーションデータを１又は複数のボードごとに保持し、
前記制御手段が、前記保持手段に保持された制御対象のボードに対応する複数のテスト用コンフィグレーションデータ又は正式用コンフィグレーションデータにより、前記複数の電子部品に論理回路を各ボード毎に構築し、
前記測定手段が、前記テスト用コンフィグレーションデータにより電子回路が構築された前記複数の電子部品の間の入出力特性を測定し、
前記抽出手段が、前記測定手段の測定結果に基づき、前記複数のテスト用コンフィグレーションデータから特定のテスト用コンフィグレーションデータを抽出し、
前記制御手段が、前記抽出手段により抽出されたテスト用コンフィグレーションデータに対応づけられた正式用コンフィグレーションデータにより、前記複数の電子部品に論理回路を構築することを特徴とする
コンフィグレーション装置。
【請求項４】
請求項１ないし請求項３に記載のコンフィグレーション装置において、
前記制御手段が、
相互に直接接続された複数の電子部品を抽出する回路抽出部と、
前記回路抽出部に基づいて抽出された前記電子部品を、少なくとも抵抗成分を含むインピーダンスに関して解析する回路解析部と、
前記回路解析部が解析したインピーダンスに基づいて、抽出された前記電子部品間の線路特性を特定する線路特性特定部と、
前記線路特性特定部により特定された線路特性に基づいて、抽出された前記電子部品の両方又は一方に、前記回路解析部が解析したインピーダンスを割当てるインピーダンス割当部とを備える
コンフィグレーション装置。
【請求項５】
互いに接続された複数の電子部品に論理回路を構築するコンフィグレーション装置において、
前記複数の電子部品のうちの一の電子部品及び他の電子部品にテスト用の論理回路を構築するための複数のテスト用コンフィグレーションデータと、当該複数のテスト用コンフィグレーションデータに対応づけられた当該一の電子部品及び前記他の電子部品に正式用の論理回路を構築するための複数の正式用コンフィグレーションデータとを保持する保持工程と、
前記保持工程に保持されたテスト用コンフィグレーションデータ又は正式用コンフィグレーションデータにより、前記一の電子部品及び前記他の電子部品に論理回路を構築する制御工程と、
前記テスト用コンフィグレーションデータにより電子回路が構築された前記一の電子部品及び前記他の電子部品の間の入出力特性を測定する測定工程と、
前記測定工程の測定結果に基づき、前記複数のテスト用コンフィグレーションデータから特定のテスト用コンフィグレーションデータを抽出する抽出工程とを備え、
前記制御工程が、前記抽出工程により抽出されたテスト用コンフィグレーションデータに対応づけられた正式用コンフィグレーションデータにより、前記一の電子部品及び前記他の電子部品に論理回路を構築することを特徴とする
コンフィグレーション方法。
【請求項６】
互いに接続された複数の電子部品に論理回路を構築するコンフィグレーション装置において、
前記複数の電子部品のうちの一の電子部品及び他の電子部品にテスト用の論理回路を構築するための複数のテスト用コンフィグレーションデータと、当該複数のテスト用コンフィグレーションデータに対応づけられた当該一の電子部品及び前記他の電子部品に正式用の論理回路を構築するための複数の正式用コンフィグレーションデータとを保持する保持手段、
前記保持手段に保持されたテスト用コンフィグレーションデータ又は正式用コンフィグレーションデータにより、前記一の電子部品及び前記他の電子部品に論理回路を構築する制御手段、
前記テスト用コンフィグレーションデータにより電子回路が構築された前記一の電子部品及び前記他の電子部品の間の入出力特性を測定する測定手段、
前記測定手段の測定結果に基づき、前記複数のテスト用コンフィグレーションデータから特定のテスト用コンフィグレーションデータを抽出する抽出手段としてコンピュータを機能させ、
前記制御手段が、前記抽出手段により抽出されたテスト用コンフィグレーションデータに対応づけられた正式用コンフィグレーションデータにより、前記一の電子部品及び前記他の電子部品に論理回路を構築するようにコンピュータを機能させる
コンフィグレーションプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）において、論理回路のコンフィグレーションを行うためのコンフィグレーション装置、コンフィグレーション方法及びコンフィグレーションプログラムに関する。
【背景技術】
【０００２】
従来、互いに接続された２つのＦＰＧＡ間の入出力特性を最適化する場合、各ＦＰＧＡに対して、コンフィグレーションにより製品用の論理回路を構築して、実際の信号波形を測定することにより、入出力特性を確認していた。このため、入出力特性に不満があった場合には、コンフィグレーションデータの修正作業が行われていた。しかし、コンフィグレーションデータの修正作業は、コンピュータ上で人手により行われるため、消去すべきデータが残ってしまうことや、残すべきデータを消去してしまうことがあった。その結果、修正後のコンフィグレーションデータによりコンフィグレーションを実施しても、適切な入出力特性が得られず、結果として、効率の良いコンフィグレーションを実施することができなかった。
【０００３】
従来のコンフィグレーション装置として、ＦＰＧＡ内の終端抵抗に印加する終端電圧をＦＰＧＡの出力レベルに応じて変更する技術がある（例えば、特許文献１参照）。
【特許文献１】特開２００６−３３７３８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、論理回路のコンフィグレーションを効率よく行うことができるコンフィグレーション装置、コンフィグレーション方法及びコンフィグレーションプログラムを提供する。
【課題を解決するための手段】
【０００５】
本願に開示するコンフィグレーション装置は、電子部品に論理回路を構築するためのテスト用及びテスト用に一意に対応する正式用のコンフィグレーションデータを用いて論理回路を試験的に構築し、試験結果から最適な正式用のコンフィグレーションデータを選択する。
【発明の効果】
【０００６】
本発明によれば、論理回路のコンフィグレーションを効率よく行うことができる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態に係るコンフィグレーション装置のブロック図
【図２】第１の実施形態に係るテスト用の論理回路が構築されたＦＰＧＡのブロック図
【図３】第１の実施形態に係る対応テーブルの概略図
【図４】第１の実施形態に係るコンフィグレーションのフローチャート
【図５】第１の実施形態に係るコンフィグレーション装置のテスト信号確認部で確認されるテスト信号の波形図及びテスト信号例を示す説明図
【図６】第２の実施形態に係るコンフィグレーション装置のブロック図
【図７】第２の実施形態に係るコンフィグレーション装置の試験結果の説明図
【図８】第２の実施形態に係る回路コンフィグレーション装置のボードの説明図
【図９】第２の実施形態に係る回路コンフィグレーション装置のブロック図
【図１０】第３の実施形態に係る回路コンフィグレーション装置のコンフィグレーション制御部のブロック図
【図１１】第３の実施形態に係る回路コンフィグレーション装置のコンフィグレーションの説明図
【発明を実施するための形態】
【０００８】
（第１の実施形態）
以下、図１〜図３を参照しながら、第１の実施形態に係るコンフィグレーション装置を説明する。
図１は第１の実施形態に係るコンフィグレーション装置のブロック図、図２は第１の実施形態に係るテスト用の論理回路が構築されたＦＰＧＡのブロック図、図３は第１の実施形態に係る対応テーブルの概略図である。
【０００９】
図１に示すように、本実施形態に係るコンフィグレーション装置１００は、ＦＰＧＡ部２００に含まれる複数のＦＰＧＡをコンフィグレーションするものである。ＦＰＧＡ部２００に含まれる各ＦＰＧＡは、基板２１０に実装されており、後述するように、基板２１０に形成された配線（図示しない）を通じて、他のＦＰＧＡに接続されている。
コンフィグレーション装置１００は、データ保持部１１０と、コンフィグレーション制御部１２０と、コンフィグレーションデータ選択部１３０とを備える。
【００１０】
データ保持部１１０は、ＦＰＧＡにテスト用の論理回路を構築するための複数のテスト用コンフィグレーションデータ１１１と、ＦＰＧＡに正式用の論理回路を構築するための複数の正式用コンフィグレーションデータ１１２とを保持する。
【００１１】
テスト用の論理回路とは、ＦＰＧＡに正式用の論理回路を構築する前に、互いに接続される２つのＦＰＧＡ間の入出力特性を確認するために構築される論理回路である。正式用の論理回路とは、ＦＰＧＡが製品等で使用される際に当該ＦＰＧＡに構築されている論理回路である。
【００１２】
テスト用コンフィグレーションデータ１１１の個数と、正式用コンフィグレーションデータ１１２の個数は、同数であり、後述する特性テーブル（対応テーブル）によって、互いに一対一に対応づけられている。本実施形態においては、図１に示すように、テスト用コンフィグレーションデータ１１１及び正式用コンフィグレーションデータ１１２の個数は、それぞれ３つずつであるが、当然のことながら、３つに限定されるものではない。
【００１３】
テスト用コンフィグレーションデータ１１１の各々は、ＦＰＧＡ部２００に含まれる複数のＦＰＧＡを個別にコンフィグレーションする複数のテスト用デバイスデータ１１１ａを含む。これにより、任意のテスト用コンフィグレーションデータ１１１によるコンフィグレーションを実施すると、それぞれのテスト用デバイスデータ１１１ａにより、ＦＰＧＡ部２００に含まれる複数のＦＰＧＡが同時にコンフィグレーションされる。
【００１４】
正式用コンフィグレーションデータ１１２の各々は、ＦＰＧＡ部２００に含まれる複数のＦＰＧＡを個別にコンフィグレーションする複数の正式用デバイスデータ１１２ａを含む。これにより、任意の正式用コンフィグレーションデータ１１２によるコンフィグレーションを実施すると、それぞれの正式用デバイスデータ１１２ａにより、ＦＰＧＡ部２００に含まれる複数のＦＰＧＡが同時にコンフィグレーションされる。
【００１５】
図２は、第１の実施形態に係るテスト用の論理回路が構築されたＦＰＧＡのブロック図である。図２においては、符号ｄがテスト信号生成部２００ａの出力側に設定された駆動能力を示し、符号ｒがテスト信号確認部２００ｂの入力側に設定された終端抵抗を示している。
【００１６】
図２に示すように、テスト用の論理回路が構築されたＦＰＧＡは、テスト信号生成部２００ａの出力側に、駆動能力を変更するためのバッファを有し、テスト信号確認部２００ｂの入力側に、終端抵抗を変更するためのバッファを有している。ここではバッファとしているが、終端抵抗であれば、何ら限定されるものではない。
【００１７】
図３は、第１の実施形態に係る対応テーブルの概略図である。この対応テーブルは、図示しないが、データ保持部１１０に配設される。図３においては、互いに対応づけられた１組のテスト用コンフィグレーションデータ１１１及び正式用コンフィグレーションデータ１１２が示されている。図中の括弧書き（ｄ、ｒ）は、各ＦＰＧＡに構築される論理回路の駆動能力及び終端抵抗を（駆動能力、終端抵抗）のように示したものである。
【００１８】
図３に示すように、互いに対応づけられたテスト用コンフィグレーションデータ１１１及び正式用コンフィグレーションデータ１１２においては、各テスト用デバイスデータ１１１ａによりＦＰＧＡに構築される論理回路の駆動能力及び終端抵抗と、各正式用デバイスデータ１１２ａによりＦＰＧＡに構築される論理回路の駆動能力及び終端抵抗とは、同じ値となっている。
【００１９】
従って、任意のテスト用コンフィグレーションデータ１１１によるコンフィグレーションを実施した場合も、それに対応する正式用コンフィグレーションデータ１１２によるコンフィグレーションを実施した場合も、各ＦＰＧＡに構築される論理回路の駆動能力及び終端抵抗は、同じ値となる。
【００２０】
ところで、互いに接続された２つのＦＰＧＡ間の入出力特性は、出力側のＦＰＧＡの駆動能力と、入力側のＦＰＧＡの終端抵抗とにより決定される。このため、テスト用コンフィグレーションデータ１１１によるコンフィグレーションを実施した場合も、それに対応する正式用コンフィグレーションデータ１１２によるコンフィグレーションを実施した場合も、互いに接続された２つのＦＰＧＡ間の入出力特性は同じになるはずである。
【００２１】
従って、最適な入出力特性が得られるテスト用コンフィグレーションデータ１１１を特定できれば、それに対応する正式用コンフィグレーションデータ１１２を使用することにより、正式用の論理回路においても、最適な入出力特性が得られることになる。
【００２２】
コンフィグレーション制御部１２０は、データ保持部１１０からテスト用コンフィグレーションデータ１１１を読み出し、読み出したテスト用コンフィグレーションデータ１１１のテスト用デバイスデータ１１１ａに基づき、複数のＦＰＧＡを同時にコンフィグレーションする。
【００２３】
コンフィグレーション制御部１２０は、データ保持部１１０から正式用のコンフィグレーションデータ１１２を読み出し、読み出した正式用コンフィグレーションデータ１１２の正式用デバイスデータ１１２ａに基づき、複数のＦＰＧＡを同時にコンフィグレーションする。
【００２４】
テスト用コンフィグレーションデータ１１１によるコンフィグレーションが実施されると、ＦＰＧＡにテスト信号生成部２００ａ及びテスト信号確認部２００ｂが構築される。テスト信号生成部２００ａ及びテスト信号確認部２００ｂは、テスト用の論理回路に含まれる別個の回路領域である。
【００２５】
ＦＰＧＡのテスト信号生成部２００ａは、例えば基板２１０に形成された配線（図示しない）を通じて、別のＦＰＧＡのテスト信号確認部２００ｂに接続されている。このようなＦＰＧＡ間の接続が連鎖することにより、図１の矢印で示すように、全ＦＰＧＡがループ状に接続されている。
【００２６】
テスト信号生成部２００ａは、外部から入力される例えばクロック信号に基づき、テスト信号を生成して、当該テスト信号を基板２１０の配線を通じて別のＦＰＧＡに出力する。テスト信号としては、例えばパルス信号などを用いてもよい。テスト信号確認部２００ｂは、テスト信号生成部２００ａから出力されたテスト信号を入力し、当該テスト信号の波形に基づき、互いに接続された２つのＦＰＧＡ間の入出力特性を数値化する。テスト信号生成部２００ｂにより数値化された入出力特性は、コンフィグレーションデータ選択部１３０に出力される。
【００２７】
コンフィグレーションデータ選択部１３０は、複数のＦＰＧＡのテスト信号確認部２００ｂから入力された複数の入出力特性から、最適な入出力特性を決定して、当該最適な入出力特性が得られるテスト用コンフィグレーションデータ１１１を特定する。さらに、コンフィグレーションデータ選択部１３０は、特性テーブルを利用して、最適な入出力特性が得られるテスト用コンフィグレーションデータ１１１に対応づけられた正式用コンフィグレーションデータ１１２を割り出し、この正式用コンフィグレーションデータ１１２をコンフィグレーション制御部１２０に出力する。
【００２８】
次に、図４を参照しながら、本実施形態に係るコンフィグレーションについて説明する。
図４は第１の実施形態に係るコンフィグレーションのフローチャートである。図４に示すように、データ保持部１１０は、事前に、複数のテスト用コンフィグレーションデータ１１１と、複数の正式用コンフィグレーションデータ１１２を格納している。
【００２９】
先ず、コンフィグレーション装置１００が起動すると（ステップＳ１）、コンフィグレーション制御部１２０は、データ保持部１１０からテスト未実施のテスト用コンフィグレーションデータ１１１を読み出す（ステップＳ２）。コンフィグレーション制御部１２０は、読み出したテスト用コンフィグレーションデータ１１１に基づき、ＦＰＧＡ部２００に含まれる全ＦＰＧＡにコンフィグレーションを実施する（ステップＳ３）。これにより、ＦＰＧＡ部２００に含まれる全ＦＰＧＡに、論理回路としてのテスト信号生成部２００ａ及びテスト信号確認部２００ｂが構築される。
【００３０】
次に、ＦＰＧＡ部２００に含まれる各ＦＰＧＡのテスト信号生成部２００ａは、外部から入力されるクロック等に基づき、パルス波形などのテスト信号を生成して、当該テスト信号を基板２１０に形成された配線（図示しない）に出力する（ステップＳ４）。ＦＰＧＡ部２００に含まれる各ＦＰＧＡのテスト信号確認部２００ｂは、テスト信号生成部２００ａから出力されたテスト信号を入力し、当該テスト信号の波形に基づき、互いに接続されている２つのＦＰＧＡ間の入出力特性を数値化して、数値化された入出力特性をコンフィグレーションデータ選択部１３０に出力する（ステップＳ５）。以上で、１つのテスト用コンフィグレーションデータ１１１による入出力特性のテストが完了となる。
【００３１】
１つのテスト用コンフィグレーションデータ１１１による入出力特性のテストが完了した場合には、コンフィグレーション制御部１２０は、データ保持部１１０に保持された全てのテスト用コンフィグレーションデータ１１１による入出力特性のテストが完了したか否かを確認する（ステップＳ６）。ここで、テスト未実施のテスト用コンフィグレーションデータ１１１が存在する場合、コンフィグレーション制御部１２０は、ステップＳ２〜ステップＳ５までの処理を繰り返す。
【００３２】
一方、テスト未実施のテスト用コンフィグレーションデータ１１１が存在しない場合、コンフィグレーションデータ選択部１３０は、各ＦＰＧＡのテスト信号確認部２００ｂから入力した複数の入出力特性から、最適な入出力特性を決定し、当該最適な入出力特性が得られたテスト用コンフィグレーションデータ１１１を特定し、当該テスト用コンフィグレーションデータ１１１をコンフィグレーション制御部１２０に出力する（ステップＳ７）。尚、テスト用コンフィグレーションデータに識別番号を付与しておき、当該識別番号をコンフィグレーション制御部１２０に出力しても良い。
【００３３】
次に、コンフィグレーション制御部１２０は、対応テーブルを参照して、コンフィグレーションデータ選択部１３０から入力したテスト用コンフィグレーションデータ１１１に対応づけられた正式用コンフィグレーションデータ１１２を割り出し、データ保持部１１０から当該正式用コンフィグレーションデータ１１２を抽出して、当該正式用コンフィグレーションデータによるコンフィグレーションを実施する（ステップＳ８）。以上で、ＦＰＧＡ部２００に含まれる各ＦＰＧＡに正式用の論理回路が構築される。
【００３４】
次に、図５を参照しながら、テスト信号確認部２００ｂによる入出力特性の数値化について説明する。図５（ａ）は第１の実施形態に係るテスト信号確認部２００ｂで確認されるテスト信号の波形図である。ここでは、テスト信号として、パルス信号を採用している。
【００３５】
図５（ａ）に示すように、テスト信号生成部２００ａからテスト信号確認部２００ｂに入力されるテスト信号は、入出力特性に応じて、様々な波形Ａ、Ｂ、Ｃとなっている。各ＦＰＧＡのテスト信号確認部２００ｂは、テスト信号の波形のＨ（Ｈｉｇｈ）区間の長さを検出する。コンフィグレーションデータ選択部１３０は、テスト信号確認部２００ｂから入力した複数のＨ区間の長さを比較して、Ｈ区間が最長となる場合に、即ち、テスト信号の波形の立ち上がりが最もシャープとなる場合に、互いに接続されたＦＰＧＡ間の入出力特性が最適であると判断する。
【００３６】
本実施形態においては、テスト信号として、パルス信号を用いているが、例えば図５（ｂ）に示すようなＰＮ（Ｐｏｓｉｔｉｖｅ−Ｎｅｇａｔｉｖｅ）パターンを使用しても良い。ＰＮパターンを使用する場合、テスト信号確認部２００ｂは、テスト信号の波形の開口率を検出する。開口率とは、テスト信号の波形におけるＨ（Ｈｉｇｈ）区間とＬ（Ｌｏｗ）区間との比率（Ｈ／Ｌ比）のことである。コンフィグレーションデータ選択部１３０は、テスト信号確認部１００ｂから入力した複数の開口率に基づき、開口率が最も５０％に近い場合に、互いに接続されたＦＰＧＡ間の入出力特性が最適であると判断する。
【００３７】
同様に、例えば図５（ｃ）に示すような特定データを使用しても良い。特定データを使用する場合、受信データと期待値を照合して、受信データと期待値が合致した際のＩＯ特性の中間値となる波形を選択する。尚、上述した３タイプの手法を組み合わせても良い。例えば、特定データを測定した値の近辺で、開口率が最も５０％に近くなる波形を測定することにより最終値を決定しても良い。
【００３８】
本実施形態によれば、テスト用コンフィグレーションデータ１１１と正式用コンフィグレーションデータ１１２を別個に準備しておき、テスト用コンフィグレーションデータ１１１によるコンフィグレーションを実施した後、最適な入出力特性が得られたテスト用コンフィグレーションデータ１１１に対応する正式用コンフィグレーションデータ１１２によりコンフィグレーションを実施する。このため、従来より行われていたような、実際に使用されるコンフィグレーションデータの書き換え作業を行う必要がなく、結果として、効率よくＦＰＧＡに正式な論理回路を構築することができる。
【００３９】
また、上記では、ＦＰＧＡ部２００に含まれる複数のＦＰＧＡをｎ個としており、最小であるＦＰＧＡが２つの場合（ｎ＝２）でも、上記の手順に従うことにより十分に最適な論理回路を構築することができる。
尚、本実施形態に係るコンフィグレーション装置１００のハードウェア構成は、ＣＰＵ、メモリ、記憶装置、入力装置及び上記各部を接続するバスが含まれる。
【００４０】
（第２の実施形態）
以下、第２の実施形態に係るコンフィグレーション装置を、図６から図９に基づいて説明する。
図６は、第２の実施形態に係るコンフィグレーション装置のブロック図、図７は第２の実施形態に係るコンフィグレーション装置の試験結果の説明図、図８は第２の実施形態に係る回路コンフィグレーション装置のボードの説明図を示す。また、図９は、第２の実施形態に係る回路コンフィグレーション装置のブロック図を示す。
【００４１】
図６において、本実施形態に係るコンフィグレーション装置は、第１の実施形態と同様に、データ保持部１１０と、コンフィグレーション制御部１２０と、コンフィグレーションデータ選択部１３０と、ＦＰＧＡ部２００とを備える。さらに、本実施形態では、適合性判断部１４０と、警告通知部１５０とを備える構成である。この適合性判断部１４０は、前記コンフィグレーションデータ選択部１３０により判断された入出力特性に対して、閾値を用いてコンフィグレーションデータの適合性を判断する。また、この警告通知部１５０は、この適合性判断部１４０に基づいて、不適合なコンフィグレーションデータの場合には、ユーザーに警告を通知する。
【００４２】
以下、前記構成に基づく本実施形態のコンフィグレーション装置の動作について前記第１の実施形態への追加部分に関して説明する。
前記コンフィグレーションデータ選択部１３０は、前記第１の実施形態を記載した図４に示すように、前記Ｓ７にて、全てのテスト用コンフィグレーションデータを用いてテストを実施した場合に、最適なテスト用コンフィグレーションデータを特定・出力する。
【００４３】
この適合性判断部１４０は、このＳ７において、前記コンフィグレーションデータ選択部１３０により判断された入出力特性に対して、閾値を用いてコンフィグレーションデータの適合性を判断する。この適合性判断部１４０は、例えば、図５（ｂ）に示すように、テスト信号がＰＮ（ｐｏｓｉｔｉｖｅ−ｎｅｇａｔｉｖｅ）パターンの場合には、前記開口率（Ｈ／Ｌ比）が１０％以下又は９０％以上となる波形を不適合な波形と判断することもできる。
【００４４】
また、この警告通知部１５０は、この適合性判断部１４０に基づいて、この不適合な波形が得られたテスト用コンフィグレーションデータに対応する正式用コンフィグレーションデータに対して、ユーザーに警告を通知する。この警告通知は、図７（a）に示すように、テスト用コンフィグレーションデータを、設定された駆動能力及び終端抵抗とともに端末画面に一覧表示してテスト結果を表示することにより実施することもできる。この警告通知は、同図（ｂ）に示すように、不適合な波形が得られたテスト用コンフィグレーションデータのみに関するテスト結果を抽出して表示することもできる。
【００４５】
このように、この警告通知により不適合なコンフィグレーションデータをユーザーが認識できることとなり、コンフィグレーションデータをユーザーが再作成した場合に、その作成精度を向上させることができる。
【００４６】
また、上記の実施形態において、ＦＰＧＡは、図８（ａ）に示すように、ｎ個連結したＦＰＧＡを１つの基板２１０上に含むことができる。また、ＦＰＧＡは、同図（ｂ）に示すように、基板あたりｎ個連結したＦＰＧＡを、複数の基板（ボード）に含むこと、例えば、各々別々の基板２１０Ａ、基板２１０Ｂ及び基板２１０Ｃの３つの基盤に含むこともできる。なお、複数の基板としては、この３つの基盤に限定されず、２つ以上の基盤に適用可能である。
【００４７】
このように、ｎ個連結したＦＰＧＡを含む基板２１０を複数備える場合には、複数の基板（ボード）に対するテストを一括して実施できることとなり、テストの対時間効率を高めることによりテスト実施効率を高めることができる。また、コンフィグレーション制御部１２０及びコンフィグレーションデータ選択部１３０が各ボードに対して共有化されることから、各ボードごとに搭載される必要がなく、ボード内の部品実装面積が削減できることとなり、装置規模を削減することができる。
【００４８】
さらに、本実施形態において、コンフィグレーションデータ選択部１３０が、ＦＰＧＡ１、ＦＰＧＡ２、、、ＦＰＧＡｎの各相互間における入出力特性を測定するようにしたが、複数の基板２１０Ａ、２１０Ｂ、２１０Ｃの各相互間における入出力特性を測定することもできる。このように、測定された入出力特性により、各基板２１０Ａ、２１０Ｂ、２１０Ｃ相互間における接続を最適な組み合わせとすることができる。
【００４９】
なお、本実施形態では、適合性判断部１４０及び警告通知部１５０を用いてユーザーに不適合なテスト用コンフィグレーションデータのみを表示させたが、適合性判断部１４０及び警告通知部１５０の代替として単に表示部１６０を用いることもできる。この表示部１６０は、図７（a）に示すように、この適合性判断部１４０による前記不適合な波形が得られたテスト用コンフィグレーションデータの選択を省略して、テスト用コンフィグレーションデータに関する全てのテスト結果を表示する。この場合には、ユーザーは、テスト用コンフィグレーションデータの全ての結果を認識できることとなり、ユーザーが再作成するテスト用コンフィグレーションデータの精度をさらに向上させることができる。
【００５０】
なお、本実施形態において、警告通知部１５０が警告を通知したことを契機として、ボード内部をリセット（停止）するリセット部１７０を備えることもできる。この場合には、不適合なコンフィグレーションデータの誤使用を防止できることとなり、テスト実施結果を確実に反映したコンフィグレーションデータを使用することができる。
（第３の実施形態）
以下、第３の実施形態に係るコンフィグレーション装置を、図１０及び図１１に基づいて説明する。
【００５１】
この図１０は第３の実施形態に係るコンフィグレーション装置のブロック図、この図１１は第３の実施形態に係るコンフィグレーション装置のコンフィグレーションの説明図を示す。
【００５２】
本実施形態に係るコンフィグレーション装置は、第１の実施形態と同様に、データ保持部１１０と、コンフィグレーション制御部１２０と、コンフィグレーションデータ選択部１３０と、ＦＰＧＡ部２００とを備える。さらに、本実施形態では、図１０（ａ）に示すように、このコンフィグレーション制御部１２０が、回路抽出部１２１と、回路解析部１２２と、線路特性特定部１２３と、インピーダンス割当部１２４とを備える。
【００５３】
この回路抽出部１２１は、図１０（ｂ）に示すように、相互に直接接続されたＦＰＧＡ（ＦＰＧＡ１及び２、ＦＰＧＡ２及び３、、、ＦＰＧＡ（ｎ−１）及びｎ）の組を抽出する。この回路解析部１２２は、この回路抽出部１２１により抽出されたＦＰＧＡ１及び２（又は、ＦＰＧＡ２及び３、、、ＦＰＧＡ（ｎ−１）及びｎ）の各ＦＰＧＡ間におけるインピーダンスを解析し、各ＦＰＧＡ間に挿入可能な抵抗成分を検出する。
【００５４】
この回路解析部１２２は、図９に示すように、ＦＰＧＡ１及び２のＦＰＧＡ間の抵抗成分を含めた接続形態（トポロジ）を検出する。この回路解析部１２２は、例えば、図９（ａ）に示すように、ＦＰＧＡ１及び２のＦＰＧＡ間に、直列に挿入された抵抗成分Ｒ１を検出する場合や、同図（ｂ）に示すように、終端抵抗としてインターフェース電圧にフ゜ルアッフ゜された抵抗成分Ｒ２を検出する場合がある。また、この回路解析部１２２は、例えば、同図（ｃ）に示すように、ＦＰＧＡ１及び２のＦＰＧＡ間に、直列に連結されたこの抵抗成分Ｒ１及び抵抗成分Ｒ２を検出する場合もある。
【００５５】
また、この線路特性特定部１２３は、この回路解析部１２２が解析したインピーダンスに基づいて、抽出されたＦＰＧＡ１及び２（又は、ＦＰＧＡ２及び３、、、ＦＰＧＡ（ｎ−１）及びｎ）の回路を中継するバスに関する特性（線路特性）を特定する。また、このインピーダンス割当部１２４は、この線路特性特定部１２３が特定した線路特性に基づいて、ＦＰＧＡ１及び２（又は、ＦＰＧＡ２及び３、、、ＦＰＧＡ（ｎ−１）及びｎ）の両方又は一方に、この回路解析部１２２が解析したインピーダンスを割当てる。
【００５６】
このインピーダンス割当部１２４は、例えば、図１１（ａ）の抵抗成分Ｒ１が存在する場合には、ＦＰＧＡ２に抵抗成分Ｒ１を割当てることができる。また、このインピーダンス割当部１２４は、例えば、同図（ｂ）の抵抗成分Ｒ２が存在する場合には、ＦＰＧＡ２に抵抗成分Ｒ２を割当てることができる。また、このインピーダンス割当部１２４は、例えば、同図（ｃ）の抵抗成分Ｒ１及びＲ２が存在する場合には、ＦＰＧＡ１に抵抗成分Ｒ１を割当て、ＦＰＧＡ２に抵抗成分Ｒ２を割当てることができる。
【００５７】
このコンフィグレーション制御部１２０は、この抵抗成分の割当てにより、各ＦＰＧＡに対して擬似的に駆動能力及び終端抵抗を実現可能な電流値の最適な組み合わせによる設定をテスト用コンフィグレーションデータの選定時に考慮することができる。このコンフィグレーションデータ選択部１３０は、テスト時に、このインピーダンス割当部１２４に割当てられた抵抗成分と近いテスト結果が得られたテスト用コンフィグレーションデータを優先的に採用することで、テスト精度をさらに向上させることができる。
【００５８】
また、上記において、インピーダンスを抵抗成分に関するものとしたが、これに限定されず、容量成分やインダクター成分とすることも可能である。
また、上記において、この回路抽出部１２１は、ＦＰＧＡ１及び２（又は、ＦＰＧＡ２及び３、、、ＦＰＧＡ（ｎ−１）及びｎ）を抽出したが、この連続する順序に限定されず、例えば、ＦＰＧＡ２及び１０のように、離れた順序で抽出することも可能である。
【００５９】
以下、前記構成に基づく本実施形態のコンフィグレーション装置の動作について前記第１の実施形態への追加部分に関して説明する。
前記データ保持部１１０は、前記第１の実施形態を記載した図４に示すように、前記Ｓ１にて、テスト信号及びコンフィグレーションデータを受付けて保持する。ここで、この回路抽出部１２１は、コンフィグレーションデータの生成に関して、前記ＦＰＧＡ部２００から、相互に直接接続されたＦＰＧＡを抽出する。
【００６０】
また、この回路解析部１２２は、この回路抽出部１２１に基づいて抽出されたＦＰＧＡをインピーダンスに関して解析する。この線路特性特定部１２３は、この回路解析部１２２が解析したインピーダンスに基づいて、抽出されたＦＰＧＡ間の線路特性を特定する。このように、コンフィグレーション制御部１２０は、相互に直接接続されたＦＰＧＡの相関に応じて、最適なインピーダンスを判断してテスト用コンフィグレーションデータを生成することとなり、ＦＰＧＡの接続状況に応じた精度の高いテスト実施を支援することができる。
【００６１】
なお、本実施形態は、第１の実施形態に追加する形態としたが、第２の実施形態に追加することも可能である。第２の実施形態に追加する場合には、複数ボードに対して隣接するＦＰＧＡの相関に応じて、最適なインピーダンスを判断してテスト用コンフィグレーションデータを生成することとなり、テスト実施時間の短縮化しつつテスト品質を高めることとなり、テスト効率を高めることができる。
【符号の説明】
【００６２】
１００ コンフィグレーション装置
１１０ データ保持部
１１１ テスト用コンフィグレーションデータ
１１１ａ  テスト用デバイスデータ
１１２  正式用コンフィグレーションデータ
１１２ａ  正式用デバイスデータ
１２０  コンフィグレーション制御部
１２１  回路抽出部
１２２  回路解析部
１２３  線路特性特定部
１２４  インピーダンス割当部
１３０  コンフィグレーションデータ選択部
１４０  適合性判断部
１５０  警告通知部
１６０  表示部
１７０  リセット部
２００  ＦＰＧＡ部
２００ａ  テスト信号生成部
２００ｂ  テスト信号確認部
２１０、２１０Ａ、２１０Ｂ、２１０Ｃ 基板
【図１】
2011055164.tif 000003
【図２】
2011055164.tif 000004
【図３】
2011055164.tif 000005
【図４】
2011055164.tif 000006
【図５】
2011055164.tif 000007
【図６】
2011055164.tif 000008
【図７】
2011055164.tif 000009
【図８】
2011055164.tif 000010
【図９】
2011055164.tif 000011
【図１０】
2011055164.tif 000012
【図１１】
2011055164.tif 000013