(57)【要約】【課題】小型で且つ広い周波数の調整幅に亘って低位相雑音特性が得られる電圧制御発振器を提供すること。【解決手段】従来から共振部１の基板として用いられているフッ素樹脂やＬＴＣＣなどよりも良好な特性（静電正接：ｔａｎδ）を持ち、しかもフォトリソグラフィ法により微細な金属膜のパターンを形成できる水晶を水晶基板１０として用いて、この水晶基板１０上に導電線路を形成して共振部１のインダクタンス素子１１を構成する。これにより、Ｑ値の高い共振部１を構成できることから、小型で且つ広い周波数帯域に亘って低損失の電圧制御発振器を得ることができる。【選択図】図６
2011082710.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子及びインダクタンス素子を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
この共振部からの周波数信号を増幅して当該共振部に帰還させる帰還部と、を備え、
前記共振部のインダクタンス素子は、水晶基板上に形成された導電線路であることを特徴とする電圧制御発振器。
【請求項２】
前記共振部は前記可変容量素子以外の容量素子を含み、この容量素子は、前記水晶基板上に設けられ、互に間隔をおいて交差する櫛歯状の導電路の対からなることを特徴とする請求項１記載の電圧制御発振器。
【請求項３】
前記水晶基板は誘電体からなるベース基板上に設けられ、このベース基板上には、前記可変容量素子、帰還部及び周辺部品が設けられていることを特徴とする請求項１または２記載の電圧制御発振器。
【請求項４】
前記直列共振周波数は、５ＧＨｚ以上であることを特徴とする請求項１ないし３のいずれか一つに記載の電圧制御発振器。
【請求項５】
水晶基板と、この水晶基板に形成された導電線路からなるインダクタンス素子と、を備えたことを特徴とする電子部品。
【請求項６】
前記水晶基板に代えて、タンタル酸リチウム、ニオブ酸リチウム、シリコンまたはサファイヤからなる基板が用いられることを特徴とする請求項１ないし４のいずれか一つに記載の電圧制御発振器。
【請求項７】
前記水晶基板に代えて、タンタル酸リチウム、ニオブ酸リチウム、シリコンまたはサファイヤからなる基板が用いられることを特徴とする請求項５記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタンス素子及び可変容量素子を用いて共振部を構成する技術、及びこの共振部を用いた電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ）及び電子部品に関する。
【背景技術】
【０００２】
電圧制御発振器｛ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ）｝は、例えば図１９に示すように、制御電圧に応じて静電容量が変化するバリキャップダイオードＶＤ及びインダクタンス素子を含む共振部１１と、増幅部であるトランジスタ２１と、２つのコンデンサＣ１、Ｃ２からなる帰還部２と、を備えている。この例では、共振部１１により周波数信号がトランジスタ２１により増幅されて、帰還部２を介して直列共振回路に帰還することにより、発振ループが構成されている。尚、図１９中３１は、周波数信号を増幅して外部に出力するバッファアンプである。また、１６、Ｔ３及びＬは、夫々入力端子、出力端子部及びインダクタンス素子である。このＶＣＯは、図示を省略するが、例えばアルミナ（Ａｌ2Ｏ3）を主成分とするＬＴＣＣ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）などのセラミックスからなるベース基板上に配置されている。
【０００３】
ところで、ＶＣＯの発振周波数を高くして例えば数ＧＨｚあるいは数十ＧＨｚもの高周波数帯で用いようとすると、次のような問題が起こる。即ち、高周波数帯では、周波数特性においてピーク部分の帯域幅に含まれる絶対周波数が大きいことから、低周波数帯に比べて高いＱ値を持たせることが必要になってくる。このように高いＱ値を得るためには、共振部１１におけるインダクタンス素子が低損失で且つ大きなインダクタンス値を有することが要求される。
【０００４】
ここで、インダクタンス素子としてベース基板上に形成したストリップラインを用いた場合には、ＬＴＣＣの誘電正接（ｔａｎδ）が大きいので、誘電正接の逆数である共振部１のＱ値について良好な特性が得られない。また、フッ素樹脂をベース基板として用いた場合には、フッ素樹脂の誘電正接が０．００１程度であるため、Ｑ値は１０００程度しか得られない。そのため、良好な位相雑音特性が得られず、消費電力を小さく抑えることが困難である。更に、低損失の誘電体によりベース基板を構成する場合には、低損失で高いＱ値が得られるが、大型となってしまう。
【０００５】
更にまた、周波数の極めて高い電気信号例えばＧＨｚ帯（マイクロ波）の電気信号を出力する無線通信機器に搭載されるＶＣＯについては、ａ）この周波数帯よりも低周波数の信号を出力するＶＣＯの出力信号を遁倍したり、ｂ）ＧａＡｓ（ガリウムヒ素化合物）などをベース基板として用いたり、ｃ）空洞共振器を用いたりすることも考えられる。しかしながら、ａ）の場合には遁倍回路を用いるため位相雑音が大きくなってしまう。また、ｂ）の場合には近傍の位相雑音が劣化することとなり、ｃ）の場合には小型化が困難となる。
【０００６】
特許文献１には、上記のＶＣＯなどのデバイスについて記載されているが、既述の課題については検討されていない。また、特許文献２には、圧電基板である水晶を用いて弾性波を発生させ、発振周波数が例えば数ＭＨｚ帯の発振子として用いる技術が知られているが、上記の課題を解決することはできない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−２０９７１４
【特許文献２】特開２００７−２０１７７２
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明はかかる事情に鑑みてなされたものであり、その目的は小型で且つ広い周波数の調整幅に亘って低位相雑音特性が得られる電圧制御発振器を提供することにある。更に本発明の他の目的は、インダクタンス素子及び容量素子を含み、共振部として高いＱ値が得られる電子部品を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の電圧制御発振器は、
外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子及びインダクタンス素子を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
この共振部からの周波数信号を増幅して当該共振部に帰還させる帰還部と、を備え、
前記共振部のインダクタンス素子は、水晶基板上に形成された導電線路であることを特徴とする。
前記共振部は前記可変容量素子以外の容量素子を含み、この容量素子は、前記水晶基板上に設けられ、互に間隔をおいて交差する櫛歯状の導電路の対からなることが好ましい。
前記水晶基板は誘電体からなるベース基板上に設けられ、このベース基板上には、前記可変容量素子、帰還部及び周辺部品が設けられていることが好ましい。
前記直列共振周波数は、例えば５ＧＨｚ以上であることが好ましい。
【００１０】
本発明の電子部品は、
水晶基板と、この水晶基板に形成された導電線路からなるインダクタンス素子と、を備えたことを特徴とする。
前記水晶基板に代えて、タンタル酸リチウム、ニオブ酸リチウム、シリコンまたはサファイヤからなる基板が用いても良い。
【発明の効果】
【００１１】
本発明によれば、誘電正接（ｔａｎδ＝１／Ｑ）が０．００００８程度と小さい水晶基板の上に導電線路からなるインダクタンス素子を形成し、このインダクタンス素子と容量素子とにより共振部を構成しているため高いＱ値が得られる。また水晶基板はフォトリソグラフィーにより微細な金属膜のパターンを形成できることから小型な共振部を作成できる。従ってこの共振部を用いて電子部品例えば電圧制御発振器を構成することにより、小型化できかつ後述のデータからも裏づけされているように広い周波数帯の低位相雑音特性が得られる。
【図面の簡単な説明】
【００１２】
【図１】本発明の電気回路の実施の形態の一例のＶＣＯを示す回路図である。
【図２】上記のＶＣＯの外観を示す斜視図である。
【図３】上記のＶＣＯを示す平面図である。
【図４】上記のＶＣＯを示す側面図である。
【図５】上記のＶＣＯを示す拡大平面図である。
【図６】上記のＶＣＯに搭載される水晶基板を示す平面図である。
【図７】上記の水晶基板を示す側面図である。
【図８】上記の水晶基板を示す平面図である。
【図９】上記のＶＣＯにて得られる特性を示す特性例図である。
【図１０】上記のＶＣＯにて得られる特性を示す特性例図である。
【図１１】上記の水晶基板の他の構成例を示す平面図である。
【図１２】上記のＶＣＯの作成方法の一例を示すフロー図である。
【図１３】上記のＶＣＯの作成方法の一例を示すフロー図である。
【図１４】上記のＶＣＯの作成方法の一例を示す工程図である。
【図１５】上記のＶＣＯの作成方法の一例を示す工程図である。
【図１６】上記のＶＣＯの作成方法の一例を示す工程図である。
【図１７】上記のフローにより作成されるＶＣＯを示す概略図である。
【図１８】上記のフローにより作成されるＶＣＯを示す概略図である。
【図１９】従来のＶＣＯの構成を示す電気回路例図である。
【発明を実施するための形態】
【００１３】
本発明の電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ）の実施の形態について、構造を説明する前に回路構成について図１を参照しながら述べておく。図１中、共振部１は、後述のように導電線路４８からなるインダクタンス素子１１と容量素子であるコンデンサ１２との直列共振用の直列回路を備えている。インダクタンス素子１１には、第１のバリキャップダイオード１３、第２のバリキャップダイオード１４及び容量素子であるコンデンサ１５からなる直列回路が並列に接続されていて、並列共振用の並列回路を構成している。即ちこの共振部１は、前記直列回路の直列共振周波数（共振点）と前記並列回路の並列共振周波数（反共振点）とを有しており、共振点の周波数により発振周波数が決まる。この例では、共振点が反共振点よりも大きくなるように各回路要素の定数が設定されており、このように反共振点を持たせることにより共振点付近の周波数特性が急峻になる。
【００１４】
また図１中、１６は制御電圧用の入力端子であり、この入力端子１６に供給される制御電圧により第１のバリキャップダイオード１３及び第２のバリキャップダイオード１４の容量値が調整され、これにより前記並列回路の反共振点が移動し、その結果共振点も移動して発振周波数が調整される。第１のバリキャップダイオード１３に加えて第２のバリキャップダイオード１４を用いた理由は、周波数の調整幅を大きくとるためである。１７は電圧安定化用のコンデンサ、１８、１９はバイアス用のインダクタである。  
【００１５】
また共振部１の後段側には、帰還部２が設けられており、この帰還部２は、前記コンデンサ１２にベースが接続された増幅部をなすＮＰＮ型トランジスタ２１及び、コンデンサ１２とトランジスタ２１のベースとの接続点と、アースとの間に接続された、帰還容量素子をなすコンデンサ２２、２３の直列回路を備えている。トランジスタ２１のエミッタはコンデンサ２２、２３の接続点に接続され、またインダクタンス２４及び抵抗２５を介して接地されている。トランジスタ２１は点線で示すＩＣ回路部（ＬＳＩ）３のチップ内に設けられており、当該チップの端子部（電極）Ｔ１、Ｔ２を介してトランジスタ２１のベース及びエミッタが夫々コンデンサ２２の両端に接続されることになる。
【００１６】
このような回路では、外部から制御電圧が入力端子１６に入力されると、共振部１及び帰還部２からなる発振ループにより前記共振点の周波数例えば１０ＧＨｚで発振する。  
ＩＣ回路部３内には、例えばトランジスタ２１のコレクタに互に並列に接続された２つのバッファアンプ３１、３２が設けられており、一方のバッファアンプ３１からは発振出力（発振周波数の信号）が端子部Ｔ３を介して取り出され、また他方のバッファアンプ３２からは発振出力が分周回路３３及び端子部Ｔ４を介して取り出されるように構成されている。  
尚、共振部１は、バリキャップダイオードとインダクタンス素子１１とを直列に接続してこの直列回路の直列共振周波数により発振周波数が決まる回路構成であっても良く、この場合はバリキャップダイオードが特許請求の範囲の容量素子を兼用することになる。
【００１７】
次に、このＶＣＯの具体的な概観や上記の共振部１及び回路部３のレイアウトについて、図２〜図５を参照して説明する。ＶＣＯは、例えばアルミナ（Ａｌ2Ｏ3）を主成分とするＬＴＣＣ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）などのセラミックスからなるベース基板５上に形成されており、このベース基板５上に共振部１、帰還部２、回路部３及び周辺部品などを構成する電子部品が配置されている。このベース基板５上には、図５に示すように、接地電極５１と、上記の電子部品をベース基板５上に各々電気的に接続するための導電線路６と、からなる、例えばＣｒ（クロム）とＣｕ（銅）とが下側からこの順番で積層された金属膜が形成されてコプレナ線路をなしており、これら接地電極５１と導電線路６とが離間するように配置されている。尚、図５は、ベース基板５上の一部の領域を切り欠いて拡大して描画しており、また接地電極５１についてはハッチングを付している。また、図５において、回路部３の複数の接続端子８のうち既述のトランジスタ２１のベース、エミッタ及びコレクタの接続端子８に夫々接続される導電線路６について、夫々Ｂ、Ｅ及びＣの記載をしている。
【００１８】
上記の電子部品は、図４に示すように、夫々例えば半田ボールなどの接続部７により、ベース基板５上に固定されて夫々の接続端子８と導電線路６とが電気的に接続されている。そして、図２などでは記載を省略しているが、ベース基板５上に引き回された上記の導電線路６により、これらの電子部品がベース基板５を介して接続されて既述の図１のように電気回路が構成されている。図３中２０は、発振段トランジスタ２１の動作決定するための、図示しないコンデンサ及び抵抗を組み合わせたバイアス回路素子部であり、このバイアス回路素子部２０の一部は接地されている。尚、図２、図４では導電線路６の描画を省略しており、また図３、図５では一部の導電線路６のみを描画している。
【００１９】
上記の共振部１のインダクタンス素子１１、コンデンサ１２、１５及び帰還部２のコンデンサ２２、２３は、図６及び図７に示すように、例えば数ｍｍ角程度の寸法の水晶基板１０上に形成されており、後述するように、フォトリソグラフィ法を利用して作成されている。そして、この水晶基板１０において回路要素（コンデンサ１２、１５、２２、２３及びインダクタンス素子１１）が形成された面をベース基板５側に向けて当接させることにより、既述のように接続部７を介して接続端子８と導電線路６とが接続されるように構成されている。この水晶基板１０は、例えばＡＴカット水晶板であり、比誘電率εが４．０程度、電気エネルギーの損失（誘電正接：ｔａｎδ）が０．００００８程度となっている。従って、この水晶基板１０のＱ値は、１２５００（＝１／０．００００８）程度となっている。また、上記のコンデンサ１２、１５、２２、２３は、図６では簡略化して描画しているが、実際には図８に示すように、例えば互いに平行となるように形成された１対の共通電極部６０と、これらの共通電極部６０から櫛歯状に互いに交差するように伸び出す電極指（導電路）６１群と、を備えた櫛歯電極により構成されており、夫々の共通電極部６０が接続端子８やインダクタンス素子１１に接続されている。このインダクタンス素子１１は、図６に示すように、導電線路であるストリップラインにより構成されている。尚、図７は、図６におけるＡ−Ａ線にて水晶基板１０を切断した図を示している。また、図８は、図６に示した水晶基板１０の一部を拡大して描画した図である。
【００２０】
このＶＣＯにおいて、入力端子１６に制御用の電圧（制御電圧）を印加すると、既述のように、共振部１及び帰還部２からなる発振ループにより前記共振点の周波数例えば１０ＧＨｚで発振が起こり、この発振周波数に対応する周波数信号及びこの周波数信号の分周出力が夫々端子部Ｔ３及び端子部Ｔ４から取り出されることになる。この時、水晶基板１０の静電正接が既述のように極めて小さく、そのため高いＱ値が得られているので、従来のフッ素樹脂からなる基板（Ｑ値＝１０００）と比較して、広い周波数帯に亘って位相雑音が極めて低く抑えられることになる。即ち、低位相雑音特性が得られる周波数の可変幅が広いということになる。このＶＣＯについて行ったシミュレーション結果を図９及び図１０に示すと、制御電圧に応じてＧＨｚ帯の周波数帯おいて出力周波数を調整でき、また従来の特性に比べて、広い帯域幅に亘って良好な位相雑音特性が得られることが分かる。尚、図１０は、発振周波数から１０ｋＨｚずれた位置における位相雑音を示している。また、この図１０に参考として、例えばＡｌ２Ｏ３（ＨＴＣＣ）（ｔａｎδ＝０．００１、Ｑ値＝１００００）の特性を併記している。また、この図１０は、無負荷（インダクタンス素子１１、コンデンサ１２、１５、２２、２３をベース基板５に実装しない状態）の時の特性を計算した結果を示している。尚、共振時には、既述の共振部１は誘導性となる。
【００２１】
上述の実施の形態によれば、従来からインダクタンス素子１１及びコンデンサ１２の基板として用いられているフッ素樹脂やＬＴＣＣなどよりも良好な特性（ｔａｎδ）を持ち、しかもフォトリソグラフィ法により微細な金属膜のパターンを形成できる水晶を水晶基板１０として用いているので、広い周波数帯に亘って低位相雑音特性を得ることができ、またフォトリソグラフィ法によりインダクタンス素子１１、コンデンサ１２、１５、２２、２３を１チップ化できるので、小型で且つ物理的な衝撃に強い共振部１及びＶＣＯを安価に得ることができる。  
【００２２】
また、既述のようにフォトリソグラフィ法を用いて櫛歯電極によりコンデンサ１２、１５、２２、２３を構成することにより、電極指６１、６１同士の対向領域（電荷蓄積領域）を長く取ることができるので、小型で且つ低損失のコンデンサを簡便に得ることができる。更に、インダクタンス素子１１やコンデンサ１２、１５、２２、２３を水晶基板１０上に直接形成できるので、例えばこれらのンダクタンス素子１１やコンデンサ１２、１５、２２、２３に対応する電子部品を搭載する場合に比べて電極（導電路）の引き回しを短くすることができ、そのため電気信号の損失を抑えることができる。  
本発明のＶＣＯについて、実際に動作に必要な電力値を確認したところ、分周器を含めて電圧が３．５Ｖ、電流が７５ｍＡ程度となった。一方、従来のＧａＡｓをベース基板５として用いているＶＣＯの特性を同様に確認したところ、電圧が５Ｖ、電流が３００ｍＡ程度であった。従って、本発明のＶＣＯでは、従来のＶＣＯと比較して、消費電力を下げられることが分かった。
【００２３】
ここで、従来から水晶は弾性波を利用した圧電素子のデバイスとして用いられていたが、本発明は水晶の優れた物性（ｔａｎδ及び比誘電率ε）やフォトリソグラフィ法により表面に金属膜の微細なパターンを形成できるといった点に着目し、共振部１をなすインダクタンス素子１１を水晶基板１０上に形成したものである。
【００２４】
上記のコンデンサ１２、１５、２２、２３としては、櫛歯電極に代えて、例えば２本の電極ラインを対向させて、これらライン間に電荷を蓄える構成としても良いし、あるいは積層セラミックコンデンサを用いても良い。積層セラミックコンデンサを用いる場合には、この積層セラミックコンデンサからなるチップを水晶基板１０上に配置しても良いし、あるいはベース基板５上にチップを設けて、このチップと水晶基板１０（接続端子８やインダクタンス素子１１）とを導電線路６を介して接続しても良い。従って、上記の実施の形態の効果を得るためには、水晶基板１０上には少なくとも共振部１のインダクタンス素子１１が形成されていれば良い。  
また、水晶基板１０上の導電線路４８のレイアウトとしては、例えば図１１に示すように、当該水晶基板１０上においてインダクタンス素子１１を引き回すようにしても良い。
【００２５】
上記の水晶基板１０としては、既述の水晶以外にも、例えばＬｉＴａＯ3（タンタル酸リチウム）、ＬｉＮｂＯ3（ニオブ酸リチウム）、Ｓｉ（シリコン）及びサファイアなどを用いても良い。これらの材質についても、ｔａｎδが小さいので、インダクタンス素子１１の基板として用いるには有効である。また、水晶基板１０上の導電線路６、コンデンサ１２、１５、２２、２３及びインダクタンス素子１１を構成する材質としては、アルミニウム以外にも、例えばＣｕ（銅）、Ａｕ（金）、Ｃｒ（クロム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ｗ（タングステン）、Ｖ（バナジウム）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ａｇ（銀）、Ｐｄ（パラジウム）、Ｉｎ（インジウム）及びＳｎ（スズ）の少なくとも１種類を用いても良い。  
【００２６】
また、上記の例では、バリキャップダイオード１３、１４を２つ配置したが、１つでも良いし、また既述の図１９に示すようにこれらのバリキャップダイオード１３、１４のうちの一方にコンデンサ１２の働きを受け持たせるようにしても良い。  
また、上記の例ではＶＣＯについて説明したが、インダクタンス素子及び容量素子からなる電気回路であるフィルタ回路についても、使用帯域がＧＨｚ帯の高周波帯になると、共振部１のＱ値が小さい場合には良好なフィルタ特性が得られないという課題が存在する。従って、本発明は、インダクタンス素子を含む電子部品に有効である。
【００２７】
続いて、上記のＶＣＯを製造する方法の一例について説明する。先ず、この製造方法の全体の概略について説明すると、図１２に示すように、例えば直径が１０ｃｍの水晶ウエハ４０上に、コンデンサ（キャパシタ）１２、１５、２２、２３として上記の櫛歯電極を既述の図６に示したレイアウトで多数形成し（ステップＳ１１）、続いて水晶ウエハ４０上に導電線路４８を配置してレゾネータ（インダクタンス素子１１）の回路パターン及び接地電極５１を形成する（ステップＳ１２）。次いで、例えばダイシングなどにより水晶ウエハ４０を切断して既述の水晶基板１０を個片化（チップ化）し（ステップＳ１３）、例えばウエハ状のベース基板５上に印刷した半田（接続部７）を介してこれらの水晶基板１０やトランジスタ２１などの部品を当該ベース基板５上に搭載する（ステップＳ１４）。しかる後、ベース基板５を個片化した後、ベース基板５上の各部品を覆うように、図示しないキャップを取り付ける（ステップＳ１５）。こうして既述のＶＣＯが形成される。
【００２８】
次に、上記のステップＳ１１及びステップＳ１２の共振部１の形成方法について、図１３〜図１８を参照して具体的に説明する。先ず、上記の水晶ウエハ４０を洗浄した後、図１４（ａ）に示すように、この水晶ウエハ４０上に例えばアルミニウムなどの金属膜４１と、ポジ型の第１レジスト膜４２と、を下側からこの順番で積層し、露光処理及び現像処理により第１レジスト膜４２に櫛歯電極（コンデンサ１２、１５、２２、２３）を形成するためのパターンを形成する。そして、例えばＣｌ2ガスなどのエッチングガスを用いたドライエッチングにより、金属膜４１をエッチングして第１レジスト膜４２のパターンを転写した後、図１７に示すように、第１レジスト膜４２を剥離する（ステップＳ２１）。尚、図示を省略するが、上記の第１レジスト膜４２のパターンには、コンデンサ１２、１５、２２、２３のパターンと共に、水晶ウエハ４０の位置決めを行うためのアライメントマーク、露光処理を行う時に用いられるオリフラマーク及び各水晶基板１０を区画する後述のダイシングライン４７が形成されており、水晶ウエハ４０にはコンデンサ１２、１５、２２、２３と共にこれらのパターンを含む電極膜が配置されることになる。また、図１４〜図１６では、コンデンサ１２、１５、２２、２３を模式化して示している。
【００２９】
次いで、図１４（ｂ）に示すように、ネガ型の樹脂（ポリイミド）膜などを用いて、後述のシード層４４のエッチングからコンデンサ１２、１５、２２、２３などの電極膜を保護するための保護膜４３を水晶ウエハ４０上に形成する。そして、上記のコンデンサ１２、１５、２２、２３などの電極膜の上方に保護膜４３が残るように、図示しないマスクを介して露光処理を行う。尚、上記の露光処理は、コンデンサ１２、１５、２２、２３及び既述のアライメントマークやオリフラマーク毎に、個別に異なるマスクを用いて行われることになる。
【００３０】
続いて、図１４（ｃ）に示すように、露光処理を行って余分な保護膜４３を除去する（ステップＳ２２）。そして、例えば熱処理により保護膜４３を硬化させた後、例えばＯ2ガスのプラズマにより水晶ウエハ４０上のスカム（保護膜４３の残渣）を除去する。次いで、図示を省略するが、レジスト膜の形成、露光処理及び現像処理を行うことにより、既述の各マーク上に樹脂膜を形成する。尚、上記の保護膜４３は、詳細な説明を省略するが、シード層４４のエッチングを行う時のエッチング液によりコンデンサ１２、１５、２２、２３などの電極膜が浸食されないように、所定の寸法に設定されている。
【００３１】
そして、例えば蒸着処理により、図１５（ａ）に示すように、Ｃｒ（クロム）膜とＣｕ（銅）膜とを下側からこの順番で積層してシード層４４を形成すると共に、リフトオフ装置（例えばリフトオフ用の浴など）を用いて、既述のマーク上の樹脂膜と、この樹脂膜上のシード層４４と、を剥離して当該マークを露出させる（ステップＳ２３）。しかる後、上記のマークを用いて位置合わせを行いながら、図１５（ｂ）に示すように、シード層４４上にネガ型の第２レジスト膜４５を形成し、次いで導電線路４８（インダクタンス素子１１及び接地電極５１）が形成される領域における第２レジスト膜４５が除去されるように露光処理及び現像処理を行って凹部４６を形成する（ステップＳ２４）。尚、上記のシード層４４を剥離して既述のマークを露出させるにあたり、マークとシード層４４との間に樹脂膜を形成せずに、シード層４４を形成した後、レジスト膜の塗布処理、露光処理、現像処理及びエッチング処理によりマークの上方におけるシード層４４を剥離しても良い。
【００３２】
次いで、図１５（ｃ）に示すように、例えば電解メッキにより第２レジスト膜４５の凹部４６に接地電極５１及びインダクタンス素子１１に対応する導電線路４８を埋め込み（ステップＳ２５）、図１５（ｄ）に示すように、第２レジスト膜４５を剥離する。そして、図１６（ａ）に示すように、シード層４４及び保護膜４３を剥離する（ステップＳ２６）。シード層４４の剥離（エッチング）を行う時において、導電線路４８の下方にはエッチング液が回り込みにくいことからシード層４４が残るので、コンデンサ１２（１５、２２、２３）と導電線路４８とがシード層４４を介して電気的に接続されることになる。
【００３３】
こうして水晶ウエハ４０上には、図１８に示すように、コンデンサ１２、１５、２２、２３、インダクタンス素子１１、接地電極５１及び各水晶基板１０を区画するダイシングライン４７などが形成される。続いて、図１６（ｂ）、（ｃ）に示すように、樹脂膜４９の塗布処理、露光処理、現像処理及び熱処理（硬化処理）を行うことにより、上記の導電線路４８の側方側及び上端面の周縁部を覆うように被膜４９ａを形成する（ステップＳ２７）。その後、この導電線路４８上に接続端子８を形成した後、既述のダイシング工程（ステップＳ１３）を行って水晶基板１０が個片化される。
【符号の説明】
【００３４】
１  共振部
２  帰還部
３  回路部
５  ベース基板
１０  水晶基板
１１  インダクタンス素子
１２  コンデンサ
１３  バリキャップダイオード
１４  バリキャップダイオード
１５  コンデンサ
【図１】
2011082710.tif 000003
【図２】
2011082710.tif 000004
【図３】
2011082710.tif 000005
【図４】
2011082710.tif 000006
【図５】
2011082710.tif 000007
【図６】
2011082710.tif 000008
【図７】
2011082710.tif 000009
【図８】
2011082710.tif 000010
【図９】
2011082710.tif 000011
【図１０】
2011082710.tif 000012
【図１１】
2011082710.tif 000013
【図１２】
2011082710.tif 000014
【図１３】
2011082710.tif 000015
【図１４】
2011082710.tif 000016
【図１５】
2011082710.tif 000017
【図１６】
2011082710.tif 000018
【図１７】
2011082710.tif 000019
【図１８】
2011082710.tif 000020
【図１９】
2011082710.tif 000021