(57)【要約】【課題】安価な狭帯域のＳｅｒＤｅｓを用いても広帯域のデータレートが受信可能にする。【解決手段】誤り率測定装置１は、ＳｅｒＤｅｓ２からの入力データを所定シフト量シフトするデータシフト部１１と、シフトされたデータのデータ変化点を検出するデータ変化点検出部１２ａと、検出したデータ変化点に基づくヒストグラム上で計数値が最大値を示すビットの位置を変化点として判別する変化点判別部１２ｃと、判別した変化点から次の変化点までの略中央にデータの取得位置が来るようにデータシフト部１１のシフト量を算出するシフト量算出部１２ｄとを有するデータシフト量制御部１２とを含むデータ処理部５が１６：６４ＤＥＭＵＸ４と誤り率検出処理部７との間に設けられる。【選択図】図１
2011166431.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスに所定パターンのテスト信号を入力し、このテスト信号の入力に伴って被試験デバイスからＳｅｒＤｅｓ（２）を介して入力される入力データを、データレートに合わせた固定の位置でドロップし、このドロップした入力データのビット誤り率を前記被試験デバイスに入力したテスト信号との比較によって測定する誤り率測定装置（１）において、
前記ＳｅｒＤｅｓを介して入力される入力データを所定のシフト量だけシフトするデータシフト部（１１）と、
前記データシフト部でシフトされたデータのデータ変化点を検出するデータ変化点検出部（１２ａ）と、該データ変化点検出部が検出したデータ変化点に基づいて作成されるヒストグラム上で計数値が最大値を示すビットの位置を変化点として判別する変化点判別部（１２ｃ）と、該変化点判別部が判別した変化点から次の変化点までの略中央にデータの取得位置が来るように前記データシフト部のシフト量を算出するシフト量算出部（１２ｄ）とを有するデータシフト量制御部（１２）とを含むデータ処理部（５）を備えたことを特徴とする誤り率測定装置。
【請求項２】
被試験デバイスに所定パターンのテスト信号を入力し、このテスト信号の入力に伴って被試験デバイスからＳｅｒＤｅｓ（２）を介して入力される入力データを、データレートに合わせた固定の位置でドロップし、このドロップした入力データのビット誤り率を前記被試験デバイスに入力したテスト信号との比較によって測定する誤り率測定装置（１）において、
前記ＳｅｒＤｅｓを介して入力される入力データから予め設定した変化点パターンを検索する変化点パターン検索部（２１）と、
前記変化点パターン検索部が前記変化点パターンを検索したときに、ＭＳＢから１のビットが連続するようにＬＳＢ側に位置する１のビットのポジションをＭＳＢ側にシフトした後、データレートに応じた割合のビット分だけポジションをＭＳＢ側にシフトするポジションシフト部（２２）とを含むデータ処理部（５）を備えたことを特徴とする誤り率測定装置。
【請求項３】
被試験デバイスに所定パターンのテスト信号を入力し、このテスト信号の入力に伴って被試験デバイスからＳｅｒＤｅｓ（２）を介して入力される入力データを、データレートに合わせた固定の位置でドロップし、このドロップした入力データのビット誤り率を前記被試験デバイスに入力したテスト信号との比較によって測定する誤り率測定方法において、
前記ＳｅｒＤｅｓを介して入力される入力データを所定のシフト量だけシフトするステップと、
シフトされたデータのデータ変化点を検出するステップと、
検出したデータ変化点に基づいて作成されるヒストグラム上で計数値が最大値を示すビットの位置を変化点として判別するステップと、
判別した変化点から次の変化点までの略中央にデータがシフトするようにシフト量を算出するステップとを含むことを特徴とする誤り率測定方法。
【請求項４】
被試験デバイスに所定パターンのテスト信号を入力し、このテスト信号の入力に伴って被試験デバイスからＳｅｒＤｅｓ（２）を介して入力される入力データを、データレートに合わせた固定の位置でドロップし、このドロップした入力データのビット誤り率を前記被試験デバイスに入力したテスト信号との比較によって測定する誤り率測定方法において、
前記ＳｅｒＤｅｓを介して入力される入力データから予め設定した変化点パターンを検索するステップと、
前記変化点パターンを検索したときに、ＭＳＢから１のビットが連続するようにＬＳＢ側に位置する１のビットのポジションをＭＳＢ側にシフトした後、データレートに応じた割合のビット分だけポジションをＭＳＢ側にシフトするステップとを含むことを特徴とする誤り率測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験デバイスに所定パターンのテスト信号を入力し、このテスト信号の入力に伴って被試験デバイスから受信した入力データのビット誤り率を被試験デバイスに入力したテスト信号との比較によって測定する誤り率測定装置及び方法に関する。
【背景技術】
【０００２】
近年、各種のディジタル通信装置は、利用者数の増加やマルチメディア通信の普及に伴い、より大容量の伝送能力が求められている。そして、これらのディジタル通信装置におけるディジタル信号の品質評価の指標の一つとして、受信データのうち符号誤りが発生した数と受信データの総数との比較として定義されるビット誤り率（Bit Error Rate）が知られている。
【０００３】
また、試験対象となる光電変換部品等の被試験デバイス（Device Under Test ）に対して固定データを含むテスト信号を送信し、被試験デバイスを介して入力される被測定信号と基準となる参照信号とをビット単位で比較して、被測定信号の誤り率を検出する装置として、例えば下記特許文献１に開示されるような誤り率測定装置が公知である。
【０００４】
図５は、下記特許文献１に開示される誤り率測定装置の概略構成図である。図示のように、ビット誤り測定装置１００は、ＲＡＭ等のメモリによって構成されるデータ記憶部１０１、比較データ記憶部１０２、及び位置情報記憶部１０３と、集積回路等によって構成される信号送信部１０４、信号受信部１０５、同期検出部１０６、比較部１０７、表示制御部１０８と、ＣＲＴや液晶ディスプレイ等の表示機器１０９、及びキーボード等の操作部１１０とによって構成され、測定対象２００から受信した入力データと測定対象２００から受信されるべき既知のデータとを比較して誤りビットを測定するビット誤り測定装置１００において、複数のブロックを有する比較データ記憶部１０２と、受信した入力データと既知のデータとを比較し、所定の検出条件で検出される１または複数の検出ビットを含むビット列の比較データを、検出されることに応じて複数のブロックへ順次格納する比較部１０７と、複数のブロックそれぞれに格納された比較データから得られるそれぞれのビット列を、所定の配置条件に従った位置を基準にして並べて表示機器１０９に表示する表示制御部１０８とを備えて構成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２７４４７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、この種の従来の誤り率測定装置において、被試験デバイス（測定対象）からの入力データを受信する誤り検出部側の回路（信号受信部１０５）では、シリアル・パラレルを相互変換するＳｅｒＤｅｓ（SERializer/DESerializer ）として、対応可能なデータレートが狭帯域（例えば８．５Ｇ〜１１．３Ｇ）で安価なものが用いられている。そして、従来の誤り率測定装置の誤り検出部側の回路では、ＳｅｒＤｅｓからの１：１６ＤＥＭＵＸされたデータを取り込み、この取り込んだデータを１６：６４ＤＥＭＵＸした後、１／６４ＣＬＫとともに、回路内のメイン機能ブロックに信号を渡して処理し、誤り率の測定を行っていた。
【０００７】
しかしながら、上述した従来の回路構成では、データレートがＳｅｒＤｅｓの対応可能な帯域に制限されていまい、このＳｅｒＤｅｓで対応可能な帯域以下のデータレートに対応することができないという課題があった。
【０００８】
そこで、ＳｅｒＤｅｓが対応可能な帯域８．５Ｇ〜１１．３Ｇのデータレートを１／ｎ分周して８．５Ｇ以下のデータレート１／ｎ（ｎ＝１，２，４，８，１６，３２，６４）を作り出して対応することが考えられるが、メイン機能ブロックに大幅な変更を加える必要があり、回路規模が大きくなって複雑化し、コスト高にもなるという課題があった。
【０００９】
このため、既存の構成を生かし、安価な狭帯域のＳｅｒＤｅｓを用いても広帯域のデータレートが受信可能な構成が望まれていた。
【００１０】
尚、従来の誤り率測定装置では、パルスパターン発生器側にレートを出力する回路を備えていたが、誤り検出部側で１／ｎ分周されたデータを受信する回路が無かった。
【００１１】
そこで、本発明は上記問題点に鑑みてなされたものであって、安価な狭帯域のＳｅｒＤｅｓを用いても広帯域のデータレートが受信可能な誤り率測定装置及び方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明の請求項１に記載された誤り率測定装置は、被試験デバイスに所定パターンのテスト信号を入力し、このテスト信号の入力に伴って被試験デバイスからＳｅｒＤｅｓ２を介して入力される入力データを、データレートに合わせた固定の位置でドロップし、このドロップした入力データのビット誤り率を前記被試験デバイスに入力したテスト信号との比較によって測定する誤り率測定装置１において、
前記ＳｅｒＤｅｓを介して入力される入力データを所定のシフト量だけシフトするデータシフト部１１と、
前記データシフト部でシフトされたデータのデータ変化点を検出するデータ変化点検出部１２ａと、該データ変化点検出部が検出したデータ変化点に基づいて作成されるヒストグラム上で計数値が最大値を示すビットの位置を変化点として判別する変化点判別部１２ｃと、該変化点判別部が判別した変化点から次の変化点までの略中央にデータの取得位置が来るように前記データシフト部のシフト量を算出するシフト量算出部１２ｄとを有するデータシフト量制御部１２とを含むデータ処理部５を備えたことを特徴とする。
【００１３】
請求項２に記載された誤り率測定装置は、被試験デバイスに所定パターンのテスト信号を入力し、このテスト信号の入力に伴って被試験デバイスからＳｅｒＤｅｓ２を介して入力される入力データを、データレートに合わせた固定の位置でドロップし、このドロップした入力データのビット誤り率を前記被試験デバイスに入力したテスト信号との比較によって測定する誤り率測定装置１において、
前記ＳｅｒＤｅｓを介して入力される入力データから予め設定した変化点パターンを検索する変化点パターン検索部２１と、
前記変化点パターン検索部が前記変化点パターンを検索したときに、ＭＳＢから１のビットが連続するようにＬＳＢ側に位置する１のビットのポジションをＭＳＢ側にシフトした後、データレートに応じた割合のビット分だけポジションをＭＳＢ側にシフトするポジションシフト部２２とを含むデータ処理部５を備えたことを特徴とする。
【００１４】
請求項３に記載された誤り率測定方法は、被試験デバイスに所定パターンのテスト信号を入力し、このテスト信号の入力に伴って被試験デバイスからＳｅｒＤｅｓ２を介して入力される入力データを、データレートに合わせた固定の位置でドロップし、このドロップした入力データのビット誤り率を前記被試験デバイスに入力したテスト信号との比較によって測定する誤り率測定方法において、
前記ＳｅｒＤｅｓを介して入力される入力データを所定のシフト量だけシフトするステップと、
シフトされたデータのデータ変化点を検出するステップと、
検出したデータ変化点に基づいて作成されるヒストグラム上で計数値が最大値を示すビットの位置を変化点として判別するステップと、
判別した変化点から次の変化点までの略中央にデータがシフトするようにシフト量を算出するステップとを含むことを特徴とする。
【００１５】
請求項４に記載された誤り率測定方法は、被試験デバイスに所定パターンのテスト信号を入力し、このテスト信号の入力に伴って被試験デバイスからＳｅｒＤｅｓ２を介して入力される入力データを、データレートに合わせた固定の位置でドロップし、このドロップした入力データのビット誤り率を前記被試験デバイスに入力したテスト信号との比較によって測定する誤り率測定方法において、
前記ＳｅｒＤｅｓを介して入力される入力データから予め設定した変化点パターンを検索するステップと、
前記変化点パターンを検索したときに、ＭＳＢから１のビットが連続するようにＬＳＢ側に位置する１のビットのポジションをＭＳＢ側にシフトした後、データレートに応じた割合のビット分だけポジションをＭＳＢ側にシフトするステップとを含むことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、安定したデータ変化点の検出とデータの取得位置の決定を行うことができでき、既存の回路を変更することなく、安価な狭帯域のＳｅｒＤｅｓでも広帯域のデータレートを受信することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る誤り率測定装置の概略構成を示すブロック図である。
【図２】図１におけるデータ処理部の一構成例を示すブロック図である。
【図３】図２のデータ処理部によるヒストグラムを用いた検出方法の概念図である。
【図４】図１におけるデータ処理部の他の構成例を示すブロック図である。
【図５】従来の誤り率測定装置の一例を示す概略構成図である。
【発明を実施するための形態】
【００１８】
以下、本発明を実施するための形態について図面を参照しながら具体的に説明する。図１は本発明に係る誤り率測定装置の概略構成を示すブロック図、図２は図１におけるデータ処理部の一構成例を示すブロック図、図３は図２のデータ処理部によるヒストグラムを用いた検出方法の概念図、図４は図１におけるデータ処理部の他の構成例を示すブロック図である。
【００１９】
本発明に係る誤り率測定装置は、パルスパターン発生器から所定パターンのテスト信号を測定対象である被試験デバイスに入力し、このテスト信号の入力に伴って被試験デバイスから受信した入力データのビット誤り率を被試験デバイスに入力したテスト信号との比較によって測定するものである。
【００２０】
図１に示すように、誤り率測定装置１は、被試験デバイス（測定対象）からの入力データを受信するための構成として、ＳｅｒＤｅｓ（SERializer/DESerializer ）２、１／ｎ分周クロック生成部３、１６：６４ＤＥＭＵＸ（デマルチプレクサ）４、データ処理部５、ＦＩＦＯ（First in,First out）６、誤り率検出処理部７を備えて概略構成される。
【００２１】
ＳｅｒＤｅｓ２は、例えば８．５Ｇ〜１１．３Ｇの狭帯域のデータレートに対応した安価なものを用いており、１：１６ＤＥＭＵＸ２ａを有している。このＳｅｒＤｅｓ２の１：１６ＤＥＭＵＸ２ａは、不図示のパルスパターン発生器から被試験デバイスへのテスト信号の入力に伴って被試験デバイスから入力データを受信すると、この入力データをクロック１／１ＣＬＫのタイミングで１６ビットのパラレルデータにＤＥＭＵＸしている。
【００２２】
１／ｎ分周クロック生成部３は、クロック１／６４ＣＬＫを１／ｎ分周したクロック１／ｎＣＬＫを生成しており、生成したクロック１／ｎＣＬＫをＦＩＦＯ６、誤り率検出処理部７にタイミング信号として出力している。
【００２３】
１６：６４ＤＥＭＵＸ４は、ＳｅｒＤｅｓ２からの１６ビットのパラレルデータをクロック１／１６ＣＬＫのタイミングで取り込み、クロック１／６４ＣＬＫのタイミングで６４ビットのパラレルデータにＤＥＭＵＸしている。
【００２４】
データ処理部５は、１６：６４ＤＥＭＵＸ４で変換された６４ビットのパラレルデータを入力としてデータ処理を行うもので、データが変化したビットから次のデータ変化ビットまでの略中央のビットのデータをドロップし、このドロップしたデータを６４ビットのレジスタに格納している。
【００２５】
ＦＩＦＯ６は、周知の先入先出法であり、データ処理部５において最初にレジスタに格納したデータをクロック１／６４ＣＬＫのタイミングで先に取り出し、この取り出したデータを１／ｎ分周クロック発生部３からのクロック１／ｎＣＬＫのタイミングで誤り率検出処理部７に順次出力している。
【００２６】
誤り率検出処理部７は、１／ｎ分周クロック発生部３からのクロック１／ｎＣＬＫのタイミングでＦＩＦＯ６からのデータを取り込み、この取り込んだデータと、被試験デバイスに入力したテスト信号とのビット比較により被試験デバイスから受信した入力データのビット誤り率を測定している。また、誤り率検出処理部７は、テスト信号の所定数周期毎にリロード信号（Ｒｅｌｏａｄ）を出力している。
【００２７】
ところで、上述した誤り率測定装置１において、データが変化したビットは、図３の矢印Ａで示すように、信号の時間的なズレや揺らぎのジッタによって変化するため、データが変化したビットを決定するための条件が問題となる。
【００２８】
そこで、本例の誤り率測定装置１では、その解決策として、図２及び図４に示すデータ処理部５の構成を採用している。以下、データ処理部５（５Ａ，５Ｂ）の構成について図２〜図４を参照しながら説明する。
【００２９】
まず、図２のデータ処理部５Ａでは、図３に示すように、クロスポイント（データ変化点）のヒストグラムを作成し、この作成したヒストグラムの形状からクロスポイントのビットを検出し、この検出したビットを元にデータの取得位置を決定している。このため、図２のデータ処理部５Ａは、データシフト部１１、データシフト量制御部１２、データドロップ部１３、ＤＥＭＵＸ（デマルチプレクサ）１４を備えて構成される。
【００３０】
データシフト部１１は、１６：６４ＤＥＭＵＸ４からの６４ビットのパラレルデータを、データシフト量制御部１２で可変制御されるシフト量だけシフトしてデータドロップ部１３に出力している。
【００３１】
データシフト量制御部１２は、データシフト部１１のシフト量を可変制御するもので、データ変化点検出部１２ａ、変化点加算部１２ｂ、変化点判別部１２ｃ、シフト量算出部１２ｄを備えている。
【００３２】
データ変化点検出部１２ａは、データシフト部１１でシフトされて順次入力される６４ビットのパラレルデータと、このパラレルデータを１ビットずらしたパラレルデータとの対応するビット単位の排他的論理和（ＸＯＲ）を取り、「１」のビットが立つ位置をデータ変化点として検出している。
【００３３】
変化点加算部１２ｂは、データレート１／ｎ（ｎ＝１，２，４，８，１６，３２，６４）のｎに対応した数のカウンタを有している。例えばｎ＝８でデータレート１／８であれば、８つのカウンタを有している。この変化点加算部１２ｂは、データ変化点検出部１２ａが検出したデータ変化点のビットを、何れかのカウンタの計数値が予め設定された閾値を超えてキャリーオーバするまで各カウンタ毎に計数した値を加算している。
【００３４】
変化点判別部１２ｃは、変化点加算部１２ｂのカウンタによる計数の加算結果に基づいてヒストグラムを作成し、このヒストグラム上で計数値がキャリーオーバしたカウンタに対応するビットの位置を変化点として判別している。尚、入力データを予め決めた周期だけ取り込んだときのカウンタの計数値が最大値を示す位置を変化点として判別することも可能である。
【００３５】
シフト量算出部１２ｄは、変化点判別部１２ｃが判別した変化点から次の変化点までの略中央にデータがシフトするようにシフト量（シフト方向を含む）を算出し、算出したシフト量をデータシフト部１１に出力している。
【００３６】
データドロップ部１３は、データシフト部１１からの６４ビットのパラレルデータを、データレート１／ｎに合わせてｎビット毎に固定の位置でドロップし、このドロップしたデータをＤＥＭＵＸ１４に出力している。例えばデータレート１／８であれば、データシフト部１１からの６４ビットのパラレルデータを８ビット毎にドロップしてＤＥＭＵＸ１４に出力する。
【００３７】
ＤＥＭＵＸ１４は、データドロップ部１３でドロップされたデータを、誤り率検出処理部７のビット数に合わせてＤＥＭＵＸしている。
【００３８】
このように、図２のデータ処理部５Ａでは、１６：６４ＤＥＭＵＸ４からの６４ビットのパラレルデータのデータ変化点を検出し、このデータ変化点をビットに対応したカウンタで計数を行い、各カウンタ毎にデータ変化点のビットを加算してヒストグラムを作成している。そして、ヒストグラム上で計数値がキャリーオーバしたカウンタに対応するビットの位置を変化点として判別し、この変化点から次の変化点までの略中央にデータの取得位置が来るようにパラレルデータのシフト量（シフト方向を含む）を決定している。言い換えれば、データレートに応じたデータのドロップ位置にデータの変化点が来ないようにパラレルデータのシフト量を決定している。これにより、ジッタをある程度含んだデータであっても、安定してクロスポイントの検出と、データの取得位置の決定を行うことができる。
【００３９】
次に、図４のデータ処理部５Ｂは、変化点パターン検索部２１、ポジションシフト部２２、データドロップ部２３、再検索指示部２４、ＤＥＭＵＸ（デマルチプレクサ）２５を備えている。
【００４０】
変化点パターン検索部２１は、１６：６４ＤＥＭＵＸ４からの６４ビットのパラレルデータから予め決められた変化点パターン（例えば３ビットの変化点パターン「０１１」）を検索し、この検索の結果をポジションシフト部２２に出力している。
【００４１】
ポジションシフト部２２は、変化点パターン検索部２１が変化点パターンを検出すると、ＭＳＢ（データ列の最上位ビット）から「１」のビットが連続するようにＬＳＢ（データ列の最下位ビット）側に位置する「１」のビットのポジションをＭＳＢ側にシフトしている。また、ポジションシフト部２２は、上記シフト後、データレート１／ｎに応じた割合のビット分だけポジションをＭＳＢ（データ列の最上位ビット）側にシフトしている。具体的なシフトの割合は、１／ｎ＝１／１のときが０ビット、１／２のときが１ビット、１／４のときが２ビット、１／８のときが４ビット、１／１６のときが８ビット、１／３２のときが１６ビット、１／６４のときが３２ビットである。
【００４２】
データドロップ部２３は、ポジションシフト部２２からの６４ビットのパラレルデータを、データレート１／ｎに合わせて予めユーザが設定する固定の位置でドロップし、このドロップしたデータをＤＥＭＵＸ２５に出力している。例えばデータレート１／８であれば、ポジションシフト部２２からの６４ビットのパラレルデータを８ビット毎にドロップしてＤＥＭＵＸ１４に出力する。
【００４３】
再検索指示部２４は、誤り率検出部７がテスト信号の所定数周期毎に出力するリロード信号（Ｒｅｌｏａｄ）を計数するカウンタを有し、予め設定された回数だけリロード信号を計数したときに、変化点パターンを再検索するべく変化点パターン検索部２１に再検索指示信号を出力している。
【００４４】
尚、リロード信号の間隔は、誤検出を保護するため、テスト信号のパターン長よりも充分長く設定されている。また、再検索指示部２４は、設定時間に所定の計数値に満たない場合にはカウンタの計数値がリセットされる。
【００４５】
ＤＥＭＵＸ２５は、データドロップ部２３でドロップされたデータを、誤り率検出処理部７のビット数に合わせてＤＥＭＵＸしている。
【００４６】
このデータ処理部５Ｂでは、１６：６４ＤＥＭＵＸ４からの６４ビットのパラレルデータから予め設定した変化点パターンを検索している。そして、変化点パターンを検索すると、ＭＳＢから「１」のビットが連続するようにＬＳＢ側に位置する「１」のビットのポジションをＭＳＢ側にシフトした後、データレート１／ｎに応じた割合のビット分だけポジションをＭＳＢ側にシフトし、変化点パターンと次の変化点パターンとの略中央にデータの取得位置が来るようにパラレルデータのシフト量（シフト方向を含む）を決定している。言い換えれば、データレートに応じたデータのドロップ位置にデータの変化点が来ないようにパラレルデータのシフト量を決定している。また、エラーフリー（伝送誤りが無い状態）にならない場合は、誤り率検出処理部７からのリロード信号を元に再検索指示部２４からの再検索指示信号により変化点パターンを再検索している。
【００４７】
このように、本例の誤り率測定装置１は、メイン機能ブロックである誤り率検出処理部７に変更を加えることなくデータレート１／ｎに対応するべく、１６：６４ＤＥＭＵＸ４とＦＩＦＯ６との間にデータ処理部５を設けた構成である。そして、データ処理部５では、１６：６４ＤＥＭＵＸされた６４ビットのパラレルデータに対し、データが変化したビットから次のデータ変化ビットまでの略中央の位置（データ変化ビットから外れた位置）でデータがドロップされるようにデータの取得位置を決定してｎビット毎にデータをドロップしている。これにより、１／ｎ＝１／２，１／４，１／８，１／１６，１／３２，１／６４の各データレートに対応している。その後、ドロップしたデータが６４ビットのレジスタに格納されたときに、イネーブル信号を出力し、ＦＩＦＯ６にデータを取り込む。そして、ＦＩＦＯ６のデータは、１／ｎ分周したクロック１／ｎＣＬＫで取り出し、メイン機能ブロックである誤り検出処理部７へは、１／６４ＣＬＫを１／ｎ分周したクロック１／ｎＣＬＫと、ＦＩＦＯ６からのデータ出力を渡している。
【００４８】
これにより、安定したデータ変化点の検出とデータの取得位置の決定を行うことができでき、メイン機能ブロックの構成を生かして既存の回路を変更することなく、安価な狭帯域のＳｅｒＤｅｓでも広帯域のデータレートを受信することができる。
【符号の説明】
【００４９】
１  誤り率測定装置
２  ＳｅｒＤｅｓ
３  １／ｎ分周クロック生成部
４  １６：６４ＤＥＭＵＸ
５（５Ａ，５Ｂ）  データ処理部
６  ＦＩＦＯ
７  誤り率検出処理部
１１  データシフト部
１２  データシフト量制御部
１２ａ  データ変化点検出部
１２ｂ  変化点加算部
１２ｃ  変化点判別部
１２ｄ  シフト量算出部
１３  データドロップ部
１４  ＤＥＭＵＸ
２１  変化パターン検索部
２２  ポジションシフト部
２３  データドロップ部
２４  再検索指示部
２５  ＤＥＭＵＸ
【図１】
2011166431.tif 000003
【図２】
2011166431.tif 000004
【図３】
2011166431.tif 000005
【図４】
2011166431.tif 000006
【図５】
2011166431.tif 000007