(57)【要約】【課題】１／ｆノイズの増大を抑え、しかも大きな高品質の温度検出信号を得ることのできる温度検出回路とそれを用いた高品質の温度センサを提供。【解決手段】高濃度のｎ型のゲート電極を有し、ゲートとソースが接続された第１ＮＭＯＳトランジスタＭ１と、第１ＮＭＯＳトランジスタＭ１より低濃度のｎ型のゲート電極を有しゲートとドレインが接続され直列接続された複数の第２ＮＭＯＳトランジスタＭ２１〜Ｍ２ｎを備え、第１ＮＭＯＳトランジスタＭ１のドレインを正電源端子に接続し、ソースに複数の第２ＮＭＯＳトランジスタＭ２１〜Ｍ２ｎのドレイン端を接続し、複数の第２ＮＭＯＳトランジスタＭ２１〜Ｍ２ｎのソース端を負電源端子に接続し、複数の第２ＮＭＯＳトランジスタＭ２１〜Ｍ２ｎの内、第１ＮＭＯＳトランジスタＭ１のソースに接続された第２ＮＭＯＳトランジスタＭ２１のゲート電圧を出力としている。【選択図】図１
2011137714.tif 000002
【特許請求の範囲】
【請求項１】
高濃度のｎ型のゲート電極を有し、ゲートとソースが接続された第１ＮＭＯＳトランジスタと、
該第１ＮＭＯＳトランジスタより低濃度のｎ型のゲート電極を有し、ゲートとドレインが接続され、直列接続された複数の第２ＮＭＯＳトランジスタを備え、
前記第１ＮＭＯＳトランジスタのドレインを正電源端子に接続し、
前記第１ＮＭＯＳトランジスタのソースに、前記直列接続された複数の第２ＮＭＯＳトランジスタのドレイン端を接続し、
前記直列接続された複数の第２ＮＭＯＳトランジスタのソース端を負電源端子に接続し、
前記直列接続された複数の第２ＮＭＯＳトランジスタの内、前記第１ＮＭＯＳトランジスタのソースに接続された前記第２ＮＭＯＳトランジスタのゲート電圧を出力とすることを特徴とする温度検出回路。
【請求項２】
請求項１に記載の温度検出回路において、
前記複数の第２ＮＭＯＳトランジスタのゲート電極を高濃度のｐ型としたことを特徴とする温度検出回路。
【請求項３】
請求項１に記載の温度検出回路において、
前記複数の第２ＮＭＯＳトランジスタのゲート電極を低濃度のｐ型としたことを特徴とする温度検出回路。
【請求項４】
高濃度のｎ型のゲート電極を有し、ゲートとソースが接続された第１ＮＭＯＳトランジスタと、
該第１ＮＭＯＳトランジスタより低濃度のｎ型のゲート電極を有し、ゲートとドレインが接続された１つ以上の第２ＮＭＯＳトランジスタと、
該第２ＮＭＯＳトランジスタと同濃度のｎ型のゲート電極を有する第３ＮＭＯＳトランジスタと、
第４ＮＭＯＳトランジスタを備え、
前記第１ＮＭＯＳトランジスタと前記第４ＮＭＯＳトランジスタのドレインを正電源端子に接続し、
前記第１ＮＭＯＳトランジスタのソースに、前記第３ＮＭＯＳトランジスタのドレインを接続し、
前記第２ＮＭＯＳトランジスタが２つ以上の場合はそれらを直列接続し、
前記第３ＮＭＯＳトランジスタのソースに、前記第２ＮＭＯＳトランジスタのドレインもしくは、前記直列接続された第２ＮＭＯＳトランジスタのドレイン端を接続し、
前記第２ＮＭＯＳトランジスタのソースもしくは、前記直列接続された第２ＮＭＯＳトランジスタのソース端を負電源端子に接続し、
前記第１ＮＭＯＳトランジスタのゲートと前記第４ＮＭＯＳトランジスタのゲートを接続し、
前記第４ＮＭＯＳトランジスタのソースと、前記第３ＮＭＯＳトランジスタのゲート間に第１抵抗を接続し、
前記第３ＮＭＯＳトランジスタのゲートと前記負電源端子間に第２抵抗を接続し、
前記第４ＮＭＯＳトランジスタのソース電圧を出力とすることを特徴とする温度検出回路。
【請求項５】
請求項４に記載の温度検出回路において、
前記第２および第３ＮＭＯＳトランジスタの全てのゲート電極を高濃度のｐ型としたことを特徴とする温度検出回路。
【請求項６】
請求項４に記載の温度検出回路において、
前記第２および第３ＮＭＯＳトランジスタの全てのゲート電極を低濃度のｐ型としたことを特徴とする温度検出回路。
【請求項７】
高濃度のｐ型のゲート電極を有し、ゲートとソースが接続された第１ＰＭＯＳトランジスタと、
該第１ＰＭＯＳトランジスタより低濃度のｐ型のゲート電極を有し、ゲートとドレインが接続され、直列接続された複数の第２ＰＭＯＳトランジスタを備え、
前記第１ＰＭＯＳトランジスタのドレインを負電源端子に接続し、
前記第１ＰＭＯＳトランジスタのソースに、前記直列接続された複数の第２ＰＭＯＳトランジスタのドレイン端を接続し、
前記直列接続された複数の第２ＰＭＯＳトランジスタのソース端を正電源端子に接続し、
前記直列接続された複数の第２ＰＭＯＳトランジスタの内、前記第１ＰＭＯＳトランジスタのソースに接続された前記第２ＰＭＯＳトランジスタのゲート電圧を出力とすることを特徴とする温度検出回路。
【請求項８】
請求項７に記載の温度検出回路において、
前記複数の第２ＰＭＯＳトランジスタのゲート電極を高濃度のｎ型としたことを特徴とする温度検出回路。
【請求項９】
請求項７に記載の温度検出回路において、
前記複数の第２ＰＭＯＳトランジスタのゲート電極を低濃度のｎ型としたことを特徴とする温度検出回路。
【請求項１０】
高濃度のｐ型のゲート電極を有し、ゲートとソースが接続された第１ＰＭＯＳトランジスタと、
該第１ＰＭＯＳトランジスタより低濃度のｐ型のゲート電極を有し、ゲートとドレインが接続された１つ以上の第２ＰＭＯＳトランジスタと、
該第２ＰＭＯＳトランジスタと同濃度のｐ型のゲート電極を有する第３ＰＭＯＳトランジスタと、
第４ＰＭＯＳトランジスタを備え、
前記第１ＰＭＯＳトランジスタと前記第４ＰＭＯＳトランジスタのドレインを負電源端子に接続し、
前記第１ＰＭＯＳトランジスタのソースに、前記第３ＰＭＯＳトランジスタのドレインを接続し、
前記第２ＰＭＯＳトランジスタが２つ以上の場合はそれらを直列接続し、
前記第３ＰＭＯＳトランジスタのソースに、前記第２ＰＭＯＳトランジスタのドレイン、もしくは、前記直列接続された第２ＰＭＯＳトランジスタのドレイン端を接続し、
前記第２ＰＭＯＳトランジスタのソース、もしくは、前記直列接続された第２ＰＭＯＳトランジスタのソース端を正電源端子に接続し、
前記第１ＰＭＯＳトランジスタのゲートと前記第４ＰＭＯＳトランジスタのゲートを接続し、
前記第４ＰＭＯＳトランジスタのソースと、前記第３ＰＭＯＳトランジスタのゲート間に第１抵抗を接続し、
前記第３ＰＭＯＳトランジスタのゲートと前記正電源端子間に第２抵抗を接続し、
前記第４ＰＭＯＳトランジスタのソース電圧を出力とすることを特徴とする温度検出回路。
【請求項１１】
請求項１０に記載の温度検出回路において、
前記第２および第３ＰＭＯＳトランジスタの全てのゲート電極を高濃度のｎ型としたことを特徴とする温度検出回路。
【請求項１２】
請求項１０に記載の温度検出回路において、
前記第２および第３ＰＭＯＳトランジスタの全てのゲート電極を低濃度のｎ型としたことを特徴とする温度検出回路。
【請求項１３】
請求項１から１２のいずれかに記載の温度検出回路において、該温度検出回路の出力電圧に所定のバイアス電圧を加え異なる出力電圧を得ることを特徴とする温度検出回路。
【請求項１４】
請求項１から１３のいずれかに記載の温度検出回路を用いたことを特徴とする温度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度検出回路に関し、特に温度感度が大きく、しかも低ノイズの温度出力が得られる温度検出回路および該温度検出回路を用いた温度センサに関する。
【背景技術】
【０００２】
低消費電力で動作する温度検出回路としては、本出願人による特開２００６−２４２８９４号公報(特許文献１)がある。図９は、特許文献１の図９に開示されている温度検出回路である。
【０００３】
温度検出回路は、高濃度ｎ型ゲート電極を有するデプレッション型のＮＭＯＳトランジスタＭ１０と、高濃度ｐ型ゲート電極を有するデプレッション型のＮＭＯＳトランジスタＭ２０で構成されている。
【０００４】
ＮＭＯＳトランジスタＭ１０とＭ２０は電源端子Ｖddと接地端子ＧＮＤとの間に直列接続されている。ＮＭＯＳトランジスタＭ１０とＭ２０の各ゲートは共通接続されると共に、ＮＭＯＳトランジスタＭ１０とＭ２０の接続ノードに接続されており、この接続ノードが温度検出電圧Ｖtempを出力する出力端となっている。
【０００５】
ＮＭＯＳトランジスタＭ１０とＮＭＯＳトランジスタＭ２０は直列接続されているのでＮＭＯＳトランジスタＭ１０とＮＭＯＳトランジスタＭ２０のドレイン電流は同じである。また、ＮＭＯＳトランジスタＭ１０のゲートは０バイアスされているので、ＮＭＯＳトランジスタＭ２０のゲートに発生する電圧はＮＭＯＳトランジスタＭ１０のゲート電圧との差になる。
【０００６】
ＮＭＯＳトランジスタＭ１０とＭ２０はトランジスタサイズＷ／Ｌが等しくなるように設計されているので、ＮＭＯＳトランジスタＭ１０とＮＭＯＳトランジスタＭ２０のゲート−ソース間の電圧差は、ＮＭＯＳトランジスタＭ１０とＭ２０とのゲート仕事関数の差で決定されることになる。
【０００７】
ゲート仕事関数はポリシリコンゲートに用いる導電型が同じ場合は、高濃度になるほど温度変化が少なくなり、また導電型が異なると逆の温度特性を持つことが知られている。
【０００８】
閾値電圧との関係では、Ｎｃｈトランジスタの場合は、ｎ型高濃度、ｎ型低濃度、ｐ型低濃度、ｐ型高濃度の順に閾値電圧は高くなる。Ｐｃｈトランジスタの場合はｐ型高濃度、ｐ型低濃度、ｎ型低濃度、ｎ型高濃度の順に閾値電圧は低くなる。
【０００９】
図９の構成では、ゲート電極の導電型が異なるため、ＮＭＯＳトランジスタＭ２０のゲート電圧である温度検出電圧Ｖtempは、負の温度特性を持った電圧である。
【００１０】
図１０は、特開２００６−２４２８９４号公報（特許文献１）の図１９に開示されている温度検出回路であり、正の温度特性を持った温度検出電圧Ｖtempが得られるものである。
【００１１】
温度検出回路は、高濃度ｎ型ゲート電極を有するデプレッション型のＮＭＯＳトランジスタＭ１０、低濃度ｎ型ゲート電極を有するデプレッション型のＮＭＯＳトランジスタＭ２０、ＮＭＯＳトランジスタＭ３０、および抵抗Ｒ１とＲ２で構成されている。
【００１２】
ＮＭＯＳトランジスタＭ１０はゲートが０バイアスされているので、ＮＭＯＳトランジスタＭ２０に自身と同じ定電流のドレイン電流を供給する。すると、ＮＭＯＳトランジスタＭ２０のゲートには、ＮＭＯＳトランジスタＭ１０とＭ２０とのゲート仕事関数の差で決定される正の温度特性を持った電圧が生成される。
【００１３】
しかし、ＮＭＯＳトランジスタＭ１０とＭ２０のゲート電極は、同じ導電型で濃度差を変えただけなので、ＮＭＯＳトランジスタＭ１０とＭ２０の閾値電圧の差が小さい、そのため、実用レベルの電圧まで増幅する必要がある。
【００１４】
ＮＭＯＳトランジスタＭ３０と抵抗Ｒ１とＲ２は増幅回路を構成しており、ＮＭＯＳトランジスタＭ２０のゲート電圧を、(Ｒ１＋Ｒ２)／Ｒ２倍して、ＮＭＯＳトランジスタＭ３０のソースから出力する。このように、図１０の回路では、ＮＭＯＳトランジスタＭ２０の小さいゲート電圧を任意の倍率で増幅した電圧を得ることができるようなる。
【００１５】
なお、図９では、高濃度ｎ型ゲート電極を有するトランジスタには（ｎ＋）を、高濃度ｐ型ゲート電極を有するトランジスタには（ｐ＋）を付与し、図１０では、高濃度ｎ型ゲート電極を有するトランジスタには（ｎ＋）を、低濃度ｎ型ゲート電極を有するトランジスタには（ｎ−）を付与して示している。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、図１０の回路の場合、ＮＭＯＳトランジスタＭ２０のゲート電圧を増幅しているため、ＮＭＯＳトランジスタＭ２０が持っている１／ｆノイズも同時に増幅してしまう。そのため、増幅度を大きくすると１／ｆノイズも大きくなり、温度検出信号としての精度が低下してしまうという問題がある。
【００１７】
また、図９の回路では、温度検出電圧Ｖtempとして１Ｖ近くの電圧が得られるが、さらに高い電圧が欲しい場合に増幅回路を追加すると、図１０と同じ問題が発生する。
【００１８】
本発明は、上述した実情を考慮してなされたものであって、１／ｆノイズの増大を抑え、しかも大きな高品質の温度検出信号Ｖtempを得ることのできる温度検出回路および該温度検出回路を用いた高品質の温度センサを提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記の課題を解決するために、次のような構成を採用した。
ａ）請求項１から３に記載の発明では、高濃度のｎ型のゲート電極を有し、ゲートとソースが接続された第１ＮＭＯＳトランジスタと、該第１ＮＭＯＳトランジスタより低濃度のｎ型のゲート電極を有し、ゲートとドレインが接続され、直列接続された複数の第２ＮＭＯＳトランジスタを備え、前記第１ＮＭＯＳトランジスタのドレインを正電源端子に接続し、前記第１ＮＭＯＳトランジスタのソースに、前記直列接続された複数の第２ＮＭＯＳトランジスタのドレイン端を接続し、前記直列接続された複数の第２ＮＭＯＳトランジスタのソース端を負電源端子に接続し、前記直列接続された複数の第２ＮＭＯＳトランジスタの内、前記第１ＮＭＯＳトランジスタのソースに接続された前記第２ＮＭＯＳトランジスタのゲート電圧を温度検出電圧としたことを特徴とする。
【００２０】
なお、前記複数の第２ＮＭＯＳトランジスタのゲート電極を高濃度のｐ型、あるいは低濃度のｐ型としてもよい。
【００２１】
ｂ）請求項４から６に記載の発明では、高濃度のｎ型のゲート電極を有し、ゲートとソースが接続された第１ＮＭＯＳトランジスタと、該第１ＮＭＯＳトランジスタより低濃度のｎ型のゲート電極を有し、ゲートとドレインが接続された１つ以上の第２ＮＭＯＳトランジスタと、該第２ＮＭＯＳトランジスタと同濃度のｎ型のゲート電極を有する第３ＮＭＯＳトランジスタと、第４ＮＭＯＳトランジスタを備え、前記第１ＮＭＯＳトランジスタと前記第４ＮＭＯＳトランジスタのドレインを正電源端子に接続し、前記第１ＮＭＯＳトランジスタのソースに、前記第３ＮＭＯＳトランジスタのドレインを接続し、前記第２ＮＭＯＳトランジスタが２つ以上の場合は直列接続し、前記第３ＮＭＯＳトランジスタのソースに、前記第２ＮＭＯＳトランジスタのドレインもしくは、前記直列接続された第２ＮＭＯＳトランジスタのドレイン端を接続し、前記第２ＮＭＯＳトランジスタのソースもしくは、前記直列接続された第２ＮＭＯＳトランジスタのソース端を負電源端子に接続し、前記第１ＮＭＯＳトランジスタのゲートと前記第４ＮＭＯＳトランジスタのゲートを接続し、前記第４ＮＭＯＳトランジスタのソースと、前記第３ＮＭＯＳトランジスタのゲート間に第１抵抗を接続し、前記第３ＮＭＯＳトランジスタのゲートと負電源端子間に第２抵抗を接続し、前記第４ＮＭＯＳトランジスタのソース電圧を出力としたことを特徴とする。
【００２２】
なお、前記第２、および第３ＮＭＯＳトランジスタの全てのゲート電極を高濃度のｐ型、あるいは低濃度のｐ型としてもよい。
【００２３】
ｃ）請求項７から９に記載の発明では、高濃度のｐ型のゲート電極を有し、ゲートとソースが接続された第１ＰＭＯＳトランジスタと、該第１ＰＭＯＳトランジスタより低濃度のｐ型のゲート電極を有し、ゲートとドレインが接続され、直列接続された複数の第２ＰＭＯＳトランジスタを備え、前記第１ＰＭＯＳトランジスタのドレインを負電源端子に接続し、前記第１ＰＭＯＳトランジスタのソースに、前記直列接続された複数の第２ＰＭＯＳトランジスタのドレイン端を接続し、前記直列接続された複数の第２ＰＭＯＳトランジスタのソース端を正電源端子に接続し、前記直列接続された複数の第２ＰＭＯＳトランジスタの内、前記第１ＰＭＯＳトランジスタのソースに接続された前記第２ＰＭＯＳトランジスタのゲート電圧を出力としたことを特徴とする。
【００２４】
なお、前記複数の第２ＰＭＯＳトランジスタのゲート電極を高濃度のｎ型、あるいは低濃度のｎ型としてもよい。
【００２５】
ｄ）請求項１０から１２に記載の発明では、高濃度のｐ型のゲート電極を有し、ゲートとソースが接続された第１ＰＭＯＳトランジスタと、該第１ＰＭＯＳトランジスタより低濃度のｐ型のゲート電極を有し、ゲートとドレインが接続された１つ以上の第２ＰＭＯＳトランジスタと、該第２ＰＭＯＳトランジスタと同濃度のｐ型のゲート電極を有する第３ＰＭＯＳトランジスタと、第４ＰＭＯＳトランジスタを備え、前記第１ＰＭＯＳトランジスタと前記第４ＰＭＯＳトランジスタのドレインを負電源端子に接続し、前記第１ＰＭＯＳトランジスタのソースに、前記第３ＰＭＯＳトランジスタのドレインを接続し、前記第２ＰＭＯＳトランジスタが２つ以上の場合は直列接続し、前記第３ＰＭＯＳトランジスタのソースに、前記第２ＰＭＯＳトランジスタのドレインもしくは、前記直列接続された第２ＰＭＯＳトランジスタのドレイン端を接続し、前記第２ＰＭＯＳトランジスタのソースもしくは、前記直列接続された第２ＰＭＯＳトランジスタのソース端を正電源端子に接続し、前記第１ＰＭＯＳトランジスタのゲートと前記第４ＰＭＯＳトランジスタのゲートを接続し、前記第４ＰＭＯＳトランジスタのソースと、前記第３ＰＭＯＳトランジスタのゲート間に第１抵抗を接続し、前記第３ＰＭＯＳトランジスタのゲートと正電源端子間に第２抵抗を接続し、前記第４ＰＭＯＳトランジスタのソース電圧を出力としたことを特徴とする。
【００２６】
なお、前記第２および第３ＰＭＯＳトランジスタの全てのゲート電極を高濃度のｎ型、あるいは低濃度のｎ型としてもよい。
【００２７】
ｅ）請求項１３に記載の発明では、上記温度検出回路の出力電圧に所定のバイアス電圧を加えるなどの変更を加え、異なる出力電圧に変換して用いることを特徴としている。
【００２８】
ｆ）請求項１４に記載の発明では、上記請求項１から１３のいずれかに記載の温度検出回路を用いて温度センサを構成することを特徴としている。
【発明の効果】
【００２９】
本発明によれば、従来技術のように増幅回路を使用しないため、温度検出電圧Ｖtempに重畳される１／ｆノイズの量はｎ倍されずに√ｎ倍となるため、同じ温度検出電圧Ｖtempを得た場合の１／ｆノイズを大幅に低減することができ、高品質の温度検出電圧Ｖtemp得ることが可能となる。
【００３０】
また、増幅回路を用いた場合においても、同じ電圧レベルの温度検出電圧Ｖtempを出力する場合は、従来比べ１／ｆノイズを低減することがすることが可能となる。
【００３１】
さらに、要求される仕様に応じて、回路の素子数を少なくするか、ノイズを減らすかの選択をすることが可能となり、設計の自由度を高めることができるようになる。また、このような温度検出回路を用いることにより高品質の温度センサを実現することが可能となる。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施例に係る温度検出回路を示す図である。
【図２】本発明の第２の実施例に係る温度検出回路を示す図である。
【図３】本発明の第３の実施例に係る温度検出回路を示す図である。
【図４】本発明の第４の実施例に係る温度検出回路を示す図である。
【図５】本発明の第５の実施例に係る温度検出回路を示す図である。
【図６】本発明の第６の実施例に係る温度検出回路を示す図である。
【図７】本発明の第７の実施例に係る温度検出回路を示す図である。
【図８】本発明の第８の実施例に係る温度検出回路を示す図である。
【図９】特許文献１の図９に開示されている従来の温度検出回路を示す図である。
【図１０】特許文献１の図１９に開示されている従来の温度検出回路を示す図である。
【発明を実施するための形態】
【００３３】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
なお、図中、高濃度ｎ型ゲート電極を有するトランジスタには（ｎ＋）を、低濃度ｎ型ゲート電極を有するトランジスタには（ｎ−）を、高濃度ｐ型ゲート電極を有するトランジスタには（ｐ＋）を、低濃度ｐ型ゲート電極を有するトランジスタには（ｐ−）を、それぞれのトランジスタ名の後に付与して示してある。
【００３４】
図１は、本発明の第１の実施例に係る温度検出回路を示す図である。
温度検出回路は高濃度ｎ型ゲート電極を有するデプレッション型の第１ＮＭＯＳトランジスタＭ１と、低濃度ｎ型ゲート電極を有するｎ個のデプレッション型である第２ＮＭＯＳトランジスタＭ２１からＭ２ｎで構成されている。
【００３５】
第１ＮＭＯＳトランジスタＭ１のドレインは正電源端子Ｖ＋に接続されている。ゲートは自身のソースに接続され、ソースは第２ＮＭＯＳトランジスタＭ２１のドレインに接続されている。
【００３６】
第２ＮＭＯＳトランジスタＭ２１からＭ２ｎは各ゲートが自身のドレインに接続され、さらに全ての第２ＮＭＯＳトランジスタＭ２１からＭ２ｎは直列に接続されている。第２ＮＭＯＳトランジスタＭ２ｎのソースは負電源端子Ｖ−に接続されている。そして、第２ＮＭＯＳトランジスタＭ２１のゲートが温度検出電圧Ｖtempの出力端になっている。
【００３７】
第１ＮＭＯＳトランジスタＭ１のゲートは０バイアスされているので、第１ＮＭＯＳトランジスタＭ１のドレイン電流は０バイアス時における所定の定電流となる。この定電流が、第２ＮＭＯＳトランジスタＭ２１からＭ２ｎに供給されている。
【００３８】
第２ＮＭＯＳトランジスタＭ２１からＭ２ｎの各ゲート−ソース間電圧は、供給されたドレイン電流によって決定されるため、第２ＮＭＯＳトランジスタＭ２１からＭ２ｎの各ゲート−ソース間電圧は第１ＮＭＯＳトランジスタＭ１のゲート−ソース間電圧との差電圧となる。
【００３９】
実施例では、第１ＮＭＯＳトランジスタＭ１と第２ＮＭＯＳトランジスタＭ２１からＭｎのトランジスタサイズＷ／Ｌを等しくしている。そのため、背景技術で説明したように、第１ＮＭＯＳトランジスタＭ１のゲート−ソース間電圧と、第２ＮＭＯＳトランジスタＭ２１からＭ２ｎの各ゲート−ソース間電圧の差は、第１ＮＭＯＳトランジスタＭ１と、第２ＮＭＯＳトランジスタＭ２１からＭｎとのゲート仕事関数の差で決定される。
【００４０】
図１の構成では第２ＮＭＯＳトランジスタＭ２１のゲート電圧は、第２ＮＭＯＳトランジスタＭ２１からＭ２ｎの各ゲート−ソース間電圧の総和である。すなわち第２ＮＭＯＳトランジスタＭ２１からＭ２ｎの各ゲート−ソース間電圧が全て等しいとし、その電圧をＶgs2とすると、温度検出電圧ＶtempはＶgs2×ｎとなる。
【００４１】
しかし、温度検出電圧Ｖtempに重畳される１／ｆノイズの量はランダムに発生するためｎ倍されずに√ｎ倍となる。
【００４２】
なお、第１ＮＭＯＳトランジスタＭ１と第２ＮＭＯＳトランジスタＭ２１からＭ２ｎは同じ導電型のゲート電極となっているので、温度検出電圧Ｖtempは正の温度特性となる。
【００４３】
このように、本実施例によれば、従来技術のように増幅回路を使用しないため、温度検出電圧Ｖtempに重畳される１／ｆノイズの量を大幅に低減することができ、高品質の温度検出電圧Ｖtemp得ることが可能となる。
【００４４】
図２は、本発明の第２の実施例に係る温度検出回路を示す図である。
図１と異なる点は、第２ＮＭＯＳトランジスタＭ２１からＭ２ｎの各ゲート電極を高濃度ｐ型で構成した所である。
【００４５】
回路動作は、第１の実施例と全く同じであるが、第１ＮＭＯＳトランジスタＭ１と第２ＮＭＯＳトランジスタＭ２１からＭ２ｎのゲート電極の導電型が異なるため、温度検出電圧Ｖtempは負の温度特性となる。
【００４６】
なお、第２ＮＭＯＳトランジスタＭ２１からＭ２ｎの各ゲート電極を低濃度ｐ型で構成してもよい。その場合は、第２ＮＭＯＳトランジスタＭ２１からＭ２ｎの数が同じでも、温度検出電圧Ｖtempは高濃度ｐ型で構成した場合より低くなる。
【００４７】
図３は、本発明の第３の実施例に係る温度検出回路を示す図である。
この温度検出回路は、図１に示した温度検出回路の出力を、さらに増幅するための増幅回路を追加したものである。増幅回路は第４ＮＭＯＳトランジスタＭ４と抵抗Ｒ１とＲ２で構成されている。
【００４８】
なお、図３の回路図では、図１の第２ＮＭＯＳトランジスタＭ２１を第３ＮＭＯＳトランジスタＭ３とし、第２ＮＭＯＳトランジスタＭ２２からＭ２ｎに相当するトランジスタの番号をＭ２１からＭ２n-1と１番だけ少なくしてある。また、第３ＮＭＯＳトランジスタＭ３と第２ＮＭＯＳトランジスタＭ２１からＭ２n-1は同じ特性のトランジスタであり、ゲート電極の濃度も同じである。
【００４９】
第４ＮＭＯＳトランジスタＭ４のドレインは正電源端子Ｖ＋に接続され、ゲートは第１ＮＭＯＳトランジスタＭ１のゲートに接続されている。またソースは抵抗Ｒ１を介して第３ＮＭＯＳトランジスタＭ３のゲートに接続されている。
【００５０】
第３ＮＭＯＳトランジスタＭ３のゲートと負電源端子Ｖ−間には抵抗Ｒ２が接続されている。なお、図１では第３ＮＭＯＳトランジスタＭ３に相当する第２ＮＭＯＳトランジスタＭ２１のゲートが自身のドレインに接続されていたが、図３ではその接続はなくなっている。
【００５１】
温度検出電圧Ｖtempは、第４ＮＭＯＳトランジスタＭ４のソースから出力されている。
【００５２】
この温度検出回路は、抵抗Ｒ２の電圧降下が第３ＮＭＯＳトランジスタＭ３のゲート電圧と同じになるように、第４ＮＭＯＳトランジスタＭ４のドレイン電流を制御するようにフィードバックが行われるため、温度検出電圧Ｖtempは、第３ＮＭＯＳトランジスタＭ３のゲート電圧の(Ｒ１＋Ｒ２)／Ｒ２倍の電圧となる。
【００５３】
実施例１で説明したように、第３ＮＭＯＳトランジスタＭ３のゲート電圧は、第２、第３ＮＭＯＳトランジスタのゲート−ソース間電圧をＶgs2とすると、Ｖgs2×ｎとなるので、温度検出電圧Ｖtempの電圧は、Ｖgs2×ｎ×(Ｒ１＋Ｒ２)／Ｒ２となる。
【００５４】
本実施例によれば、同じ温度検出電圧Ｖtempを得る場合に、第２ＮＭＯＳトランジスタの数を多くし、増幅回路の倍率を小さくすると１／ｆノイズが少なくなり、逆にするとノイズは多くなる。そのため、要求される仕様に応じて、素子数を少なくするか、ノイズを減らすかの選択をすることが可能となる。
【００５５】
図４は、本発明の第４の実施例に係る温度検出回路を示す図である。
図３と異なる点は、第３ＮＭＯＳトランジスタＭ３と第２ＮＭＯＳトランジスタＭ２１からＭ２n-1の各ゲート電極を高濃度ｐ型で構成した所である。
【００５６】
回路動作は、第３の実施例と全く同じであるが、第１ＮＭＯＳトランジスタＭ１と第２第、第３ＮＭＯＳトランジスタのゲート電極の導電型が異なるため、温度検出電圧Ｖtempは負の温度特性となる。
【００５７】
なお、第３、第２ＮＭＯＳトランジスタの各ゲート電極を低濃度ｐ型で構成してもよい。その場合は、第２ＮＭＯＳトランジスタＭ２１からＭ２n-1の数が同じでも、温度検出電圧Ｖtempは高濃度ｐ型で構成した場合より低くなる。
【００５８】
図５は、本発明の第５の実施例に係る温度検出回路を示す図である。
この温度検出回路は、第１の実施例で用いたＮＭＯＳトランジスタを、そのままＰＭＯＳトランジスタに置き換え、ゲート電極の導電型を逆にしたものである。すなわち、第１ＰＭＯＳトランジスタＭｐ１は高濃度ｐ型ゲート電極を有しており、第２ＰＭＯＳトランジスタＭｐ２１からＭｐ２ｎは低濃度ｐ型ゲート電極を有している。
【００５９】
回路動作に付いては、第１の実施例と全く同じなので説明は省略するが、第１ＰＭＯＳトランジスタＭｐ１と第２ＰＭＯＳトランジスタＭ２ｐ２１からＭｐ２ｎのゲート電極の導電型が同じなので、温度検出電圧Ｖtempは正の温度特性となる。
【００６０】
図６は、本発明の第６の実施例に係る温度検出回路を示す図である。
図５と異なる点は、第２ＰＭＯＳトランジスタＭｐ２１からＭｐ２ｎの各ゲート電極を高濃度ｎ型で構成した所である。
【００６１】
回路動作は、第１の実施例と全く同じなので省略する。また、第１ＰＭＯＳトランジスタＭｐ１と第２ＰＭＯＳトランジスタＭｐ２１からＭｐ２ｎのゲート電極の導電型が異なるため、温度検出電圧Ｖtempは負の温度特性となる。
【００６２】
なお、第２ＰＭＯＳトランジスタＭｐ２１からＭｐ２ｎの各ゲート電極を低濃度ｎ型で構成してもよい。その場合は、第２ＮＭＯＳトランジスタＭ２１からＭ２ｎの数が同じでも、温度検出電圧Ｖtempは高濃度ｎ型で構成した場合より低くなる。
【００６３】
図７は、本発明の第７の実施例に係る温度検出回路を示す図である。
この温度検出回路は、第３の実施例で用いたＮＭＯＳトランジスタを、そのままＰＭＯＳトランジスタに置き換え、ゲート電極の導電型を逆にしたものである。すなわち、第１ＰＭＯＳトランジスタＭｐ１は高濃度ｐ型ゲート電極を有しており、第３ＰＮＯＳトランジスタＭｐ３と第２ＰＭＯＳトランジスタＭｐ２１からＭｐ２n-1は低濃度ｐ型ゲート電極を有している。
【００６４】
回路動作に付いては、第３の実施例と全く同じなので説明は省略するが、第１ＰＭＯＳトランジスタＭｐ１と、第３、第２ＰＭＯＳトランジスタのゲート電極の導電型が同じなので、温度検出電圧Ｖtempは正の温度特性となる。
【００６５】
図８は、本発明の第８の実施例に係る温度検出回路を示す図である。
図７と異なる点は、第３、および第２ＰＭＯＳトランジスタの各ゲート電極を高濃度ｎ型で構成した所である。
【００６６】
回路動作は、第３の実施例と全く同じなので省略する。また、第１ＰＭＯＳトランジスタＭｐ１と、第３、および第２ＰＭＯＳトランジスタのゲート電極の導電型が異なるため、温度検出電圧Ｖtempは負の温度特性となる。
【００６７】
なお、第３、および第２ＰＭＯＳトランジスタの各ゲート電極を低濃度ｎ型で構成してもよい。その場合は、第２ＮＭＯＳトランジスタＭ２１からＭ２n-1の数が同じでも、温度検出電圧Ｖtempは高濃度ｎ型で構成した場合より低くなる。
【００６８】
なお、上記の如き各実施例における温度検出回路の出力電圧に所定のバイアス電圧を加えるなどの変更を加え、異なる出力電圧に変換して用いることも可能である。
【００６９】
さらに、上述した各実施例における温度検出回路を温度センサに組み込むことにより高品質の温度センサを実現することが可能である。
【符号の説明】
【００７０】
Ｍ１：第１ＮＭＯＳトランジスタ
Ｍ２１〜Ｍ２ｎ：第２ＮＭＯＳトランジスタ
Ｍ３：第３ＮＭＯＳトランジスタ
Ｍ４：第４ＮＭＯＳトランジスタ
Ｍｐ１：第１ＰＭＯＳトランジスタ
Ｍｐ２１〜Ｍｐ２ｎ：第２ＰＭＯＳトランジスタ、
Ｍｐ３：第３ＰＭＯＳトランジスタ、
Ｍｐ４：第４ＰＭＯＳトランジスタ、
Ｒ１，Ｒ２：抵抗、
Ｖ＋：正電源端子、
Ｖ−：負電源端子、
【先行技術文献】
【特許文献】
【００７１】
【特許文献１】特開２００６−２４２８９４号公報
【図１】
2011137714.tif 000003
【図２】
2011137714.tif 000004
【図３】
2011137714.tif 000005
【図４】
2011137714.tif 000006
【図５】
2011137714.tif 000007
【図６】
2011137714.tif 000008
【図７】
2011137714.tif 000009
【図８】
2011137714.tif 000010
【図９】
2011137714.tif 000011
【図１０】
2011137714.tif 000012