(57)【要約】【課題】分岐をするマイクロストリップ線路が設けられたプリント基板において、分岐後のマイクロストリップ線路の幅を大きく変えることなく、かつ、既存の製造工程に大きく手を加えることなく、分岐前と分岐後の配線の特性インピーダンスを整合させることのできるプリント基板を得る。【解決手段】分岐前マイクロストリップ線路の特性インピーダンスがＺ（Ω）である場合に、分岐前マイクロストリップ線路に被覆されたソルダーレジストに対して分岐後マイクロストリップ線路に被覆すべきソルダーレジストの比誘電率を変えて、分岐後マイクロストリップ線路単独の特性インピーダンスがｎ・Ｚ（Ω）となるよう調整されているプリント基板である。【選択図】図３
2011086975.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つのマイクロストリップ線路（以下分岐前マイクロストリップ線路という）と、上記分岐前マイクロストリップ線路からｎ本に分岐して形成された複数のマイクロストリップ線路（以下分岐後マイクロストリップ線路という）と、が設けられているとともに、上記分岐前マイクロストリップ線路及び上記分岐後マイクロストリップ線路にソルダーレジストが被覆されるプリント基板において、上記分岐前マイクロストリップ線路の特性インピーダンスがＺ（Ω）である場合に、上記分岐前マイクロストリップ線路に被覆されたソルダーレジストに対して上記分岐後マイクロストリップ線路に被覆すべきソルダーレジストの比誘電率を変えて、上記分岐後マイクロストリップ線路単独の特性インピーダンスがｎ・Ｚ（Ω）となるよう調整されていることを特徴とするプリント基板。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、分岐をするマイクロストリップ線路が設けられたプリント基板に関し、詳しくは、分岐後のマイクロストリップ線路の幅を大きく変えることなく、分岐前と分岐後の配線の特性インピーダンスを整合させることができるプリント基板に関する。
【背景技術】
【０００２】
マイクロストリップ線路が設けられているプリント基板において、このマイクロストリップ線路は、普通は一定の特性インピーダンス（例えば、５０Ω）に設定されている。
【０００３】
一方、特にバス配線においては、一つのマイクロストリップ線路から複数のマイクロストリップ線路に分岐する構造をとることがある。
【０００４】
このようなマイクロストリップ線路の分岐において、分岐前のマイクロストリップ線路の特性インピーダンスと、分岐後のマイクロストリップ線路の各々の特性インピーダンスが同じになるように設定したとする。図４は、プリント基板のマイクロストリップ線路において、分岐前のマイクロストリップ線路及び分岐後のマイクロストリップ線路の特性インピーダンスがＺ（Ω）に設定されている状態を示す概念図である。
【０００５】
ここで、分岐前のマイクロストリップ線路から分岐後のマイクロストリップ線路の特性インピーダンスを見ると、分岐後のマイクロストリップ配線の特性インピーダンスは、
１／［（１／Ｚ）＋（１／Ｚ）］＝Ｚ／２
となる。図５は、分岐前のマイクロストリップ線路から分岐後のマイクロストリップ線路の特性インピーダンスを見た場合を示す概念図である。
【０００６】
それゆえ、分岐前のマイクロストリップ配線と分岐後のマイクロストリップ配線とでは、その分岐点において特性インピーダンスの不整合となり、伝送信号の反射が発生し、伝送信号の波形品質が劣化することがある。
【０００７】
この場合、伝送信号が低周波である場合は、それほど問題にはならないものの、近年、ＤＤＲ、ＤＤＲ２
といった高速大容量なメモリーの普及により、マイクロストリップ線路上に伝送される信号線の速度が飛躍的に高くなっているため、上述の問題は無視できなくなってきている。
【０００８】
この問題を解決するには、分岐後のマイクロストリップ線路の配線の特性インピーダンスを、分岐前のマイクロストリップ線路の特性インピーダンスより大きくする必要がある。図４において、分岐後のマイクロストリップ線路の特性インピーダンスを２Ｚ（Ω）とすれば、分岐前のマイクロストリップ線路からみた分岐後のマイクロストリップ線路の特性インピーダンスは、
１／［（１／２Ｚ）＋（１／２Ｚ）］＝Ｚ
となり、整合する。
【０００９】
しかし、同一のプリント基板上の同一の層上で、特性インピーダンスが異なるマイクロストリップ線路を混載させようとすると、分岐後のマイクロストリップ線路の幅を分岐前のマイクロストリップ線路の幅よりも倍以上大きくすることとなり、高密度配線下では設計又は製造上の困難を伴うこととなる。
【００１０】
また、特許文献１では、この課題の解決として、次の手段をとっている。すなわち、この発明では、絶縁層の一面に所定パターンで信号線が形成されると共に、絶縁層の他面に導電層が形成されてなる配線基板において、絶縁層は、信号線のうち特性インピーダンス
が不整合となる線路部分と対向する所定位置に、絶縁層の他の部分よりも比誘電率が低い空間領域を具えることとしており、この空間領域は、信号線のうち特性インピーダンスが不整合となる線路部分と対向する所定位置に形成された空隙であることとしている。また、空間領域は、空隙内に絶縁層の他の部分よりも比誘電率が低い所定の誘電体が充填されていることとしている。さらに、信号線のうち特性インピーダンスが不整合となる線路部分は、信号線の分岐部であることとしている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平０９−２６０７９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記発明では、空隙部の形成において、ドリル加工又はエッチング加工にて形成することとしている。しかし、工程の増加となる。
【００１３】
そこで、本発明は、分岐をするマイクロストリップ線路が設けられたプリント基板において、分岐後のマイクロストリップ線路の幅を大きく変えることなく、かつ、既存の製造工程に大きく手を加えることなく、分岐前と分岐後の配線の特性インピーダンスを整合させることのできるプリント基板を得ることを課題とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するための手段は、少なくとも一つのマイクロストリップ線路（以下分岐前マイクロストリップ線路という）と、上記分岐前マイクロストリップ線路からｎ本に分岐して形成された複数のマイクロストリップ線路（以下分岐後マイクロストリップ線路という）と、が設けられているとともに、上記分岐前マイクロストリップ線路及び上記分岐後マイクロストリップ線路にソルダーレジストが被覆されるプリント基板において、上記分岐前マイクロストリップ線路の特性インピーダンスがＺ（Ω）である場合に、上記分岐前マイクロストリップ線路に被覆されたソルダーレジストに対して上記分岐後マイクロストリップ線路に被覆すべきソルダーレジストの比誘電率を変えて、上記分岐後マイクロストリップ線路単独の特性インピーダンスがｎ・Ｚ（Ω）となるよう調整されていることとしたものである。
【発明の効果】
【００１５】
分岐後マイクロストリップ線路単独の特性インピーダンスがｎ・Ｚ（Ω）となっていることにより、分岐前マイクロストリップ線路から見た分岐後マイクロストリップ線路全体の特性インピーダンスは、下記式により、Ｚに合致することがわかる。
【００１６】
１／（ｎ×１／（ｎ・Ｚ））＝Ｚ
【００１７】
よって、分岐前マイクロストリップ線路の特性インピーダンスと、分岐前マイクロストリップ線路全体の特性インピーダンスとが整合し、ここを流れる伝送信号の反射を抑制させることができる。
【図面の簡単な説明】
【００１８】
【図１】プリント基板に形成されたマイクロストリップ線路を拡大して見た図。
【図２】マイクロストリップ線路に一種類のソルダーレジストを被覆した状態を示す図。
【図３】分岐後マイクロストリップ線路に、比誘電率の異なるソルダーレジストを被覆した状態を示す図。
【図４】分岐前のマイクロストリップ線路及び分岐後のマイクロストリップ線路の特性インピーダンスがＺ（Ω）に設定されている状態を示す概念図。
【図５】分岐前のマイクロストリップ線路から分岐後のマイクロストリップ線路の特性インピーダンスを見た場合を示す概念図。
【発明を実施するための形態】
【００１９】
図１は、プリント基板に形成されたマイクロストリップ線路を拡大して見た図である。このマイクロストリップ線路は、１本のマイクロストリップ線路１０１が、４本のマイクロストリップ線路１０２に分岐する構成を取る。マイクロストリップ線路１０１及びマイクロストリップ線路１０２は、ともに、同じ幅、同じ厚みで形成されている。
【００２０】
以下、マイクロストリップ線路１０１を分岐前マイクロストリップ線路、４本のマイクロストリップ線路１０２を分岐後マイクロストリップ線路という。
【００２１】
プリント基板製造にあたっては、通常、これらマイクロストリップ線路の上に一種類のソルダーレジスト１０３を被覆する。図２は、これらマイクロストリップ線路に一種類のソルダーレジスト１０３が被覆された状態を示す図である。
【００２２】
ここで、分岐前マイクロストリップ線路の特性インピーダンスが５０Ωに設定されているとする。分岐後マイクロストリップ線路の各単独のマイクロストリップ線路１０２の特性インピーダンスも、それぞれ、５０Ωとなる。しかし、分岐前マイクロストリップ線路から見た分岐後マイクロストリップ線路の総合的な特性インピーダンスは、下記のようになる。
【００２３】
１／（１／５０＋１／５０＋１／５０＋１／５０）＝５０／４＝１２．５Ω
【００２４】
すなわち、分岐前マイクロストリップ線路から見た分岐後マイクロストリップ線路の特性インピーダンスは小さいので、分岐前マイクロストリップ線路から分岐後マイクロストリップ線路に流れる伝送信号は、これらの分岐点において反射することとなる。
【００２５】
そこで、分岐後マイクロストリップ線路の上にソルダーレジスト１０３とは比誘電率の異なる第２ソルダーレジスト１０４を被覆することにより、分岐後マイクロストリップ線路の各マイクロストリップ線路１０２の単独の特性インピーダンスを２００Ωに設定する。  図３は、分岐後マイクロストリップ線路に、ソルダーレジスト１０３とは比誘電率の異なる第２ソルダーレジスト１０４が被覆された状態を示す図である。
【００２６】
これにより、分岐後マイクロストリップ線路の総合的な特性インピーダンスは、下記の通りとなる。
【００２７】
１／（１／２００＋１／２００＋１／２００＋１／２００）＝２００／４＝５０Ω
【００２８】
すなわち、これにより、分岐前マイクロストリップ線路と分岐後マイクロストリップ線路とで、特性インピーダンスの整合がとられることとなる。
【００２９】
なお、各特性インピーダンスの値が厳密に整合できない場合でも、この方法によって、分岐点での反射係数が下がり、波形品質を高める事ができる。
【符号の説明】
【００３０】
１０１  マイクロストリップ線路
１０２  マイクロストリップ線路
１０３  ソルダーレジスト
１０４  第２ソルダーレジスト
【図１】
2011086975.tif 000003
【図２】
2011086975.tif 000004
【図３】
2011086975.tif 000005
【図４】
2011086975.tif 000006
【図５】
2011086975.tif 000007