(57)【要約】【課題】ＩＣで発生したノイズを抑制することが可能なプリント基板のレイアウトとなっているか否かの判定を、従来よりも正確に行なうことができるレイアウト検査装置を提供する。【解決手段】レイアウト検査装置１００Ａの第１の経路長算出部１２は、記憶部３に記憶されたレイアウト情報に基づいて電源ピンからバイパスコンデンサに至る最短の導電経路の長さである第１の経路長を算出する。第２の経路長算出部１３は、レイアウト情報に基づいて電源ピンから電源プレーンに至る最短の導電経路の長さである第２の経路長を算出する。評価値算出部１４は、レイアウト情報に基づいて電源プレーンの大きさに関係する評価値を算出する。レイアウト判定部１７は、第１の経路長が第２の経路長を超え、かつ、電源プレーンの評価値が予め定める基準値を超える場合にレイアウトが不適正であると判定する。【選択図】図１
2011086168.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣチップ、バイパスコンデンサ、および電源プレーンを含むプリント基板のレイアウト情報を記憶する記憶部と、
前記レイアウト情報に基づいて前記ＩＣチップの電源ピンから前記バイパスコンデンサに至る最短の導電経路の長さである第１の経路長を算出する第１の経路長算出部と、
前記レイアウト情報に基づいて前記電源ピンから前記電源プレーンに至る最短の導電経路の長さである第２の経路長を算出する第２の経路長算出部と、
前記レイアウト情報に基づいて前記電源プレーンの大きさに関係する評価値を算出する評価値算出部と、
前記第１の経路長が前記第２の経路長以下であるという第１の判定条件が成立するか否かを判定する第１の判定部と、
前記電源プレーンの前記評価値が予め定める第１の基準値以下であるという第２の判定条件が成立するか否かを判定する第２の判定部と、
前記第１および第２の判定条件がいずれも不成立である場合に前記バイパスコンデンサの位置が不適正であると判定するレイアウト判定部とを備える、レイアウト検査装置。
【請求項２】
ＩＣチップ、バイパスコンデンサ、および複数の電源プレーンを含むプリント基板のレイアウト情報を記憶する記憶部と、
前記レイアウト情報に基づいて前記ＩＣチップの電源ピンから前記バイパスコンデンサに至る最短の導電経路の長さである第１の経路長を算出する第１の経路長算出部と、
前記レイアウト情報に基づいて、前記複数の電源プレーンごとに前記電源ピンから前記複数の電源プレーンの各々に至る最短の導電経路の長さである第２の経路長を算出する第２の経路長算出部と、
前記レイアウト情報に基づいて、前記複数の電源プレーンごとに電源プレーンの大きさに関係する評価値を算出する評価値算出部と、
前記複数の電源プレーンの各々に対して、前記第１の経路長が前記第２の経路長以下であるという第１の判定条件が成立するか否かを判定する第１の判定部と、
前記複数の電源プレーンの各々に対して、各々の前記評価値が予め定める第１の基準値以下であるという第２の判定条件が成立するか否かを判定する第２の判定部と、
前記複数の電源プレーンの少なくとも１つについて、前記第１および第２の判定条件がいずれも不成立である場合に前記バイパスコンデンサの位置が不適正であると判定するレイアウト判定部とを備える、レイアウト検査装置。
【請求項３】
ＩＣチップと、前記ＩＣチップの電源ピンと電気的に接続された電源プレーンと、前記電源プレーンへの全ての電源供給経路に設けられたローパスフィルタ部とを含むプリント基板のレイアウト情報を記憶する記憶部と、
前記レイアウト情報に基づいて前記電源プレーンの大きさに関係する評価値を算出する評価値算出部と、
前記電源プレーンの前記評価値が予め定める第１の基準値以下であるという第１の判定条件が成立するか否かを判定する第１の判定部と、
前記第１の判定条件が不成立である場合に前記電源プレーンのレイアウトが不適正であると判定するレイアウト判定部とを備える、レイアウト検査装置。
【請求項４】
前記プリント基板は、前記電源プレーンに接続された第１、第２のバイパスコンデンサをさらに含み、
前記レイアウト検査装置は、
前記レイアウト情報に基づいて前記電源プレーンの内部を通って前記第１のバイパスコンデンサから第２のバイパスコンデンサに至る最短の導電経路の長さである経路長を算出する経路長算出部と、
前記経路長が予め定める第２の基準値以下であるという第２の判定条件が成立するか否かを判定する第２の判定部とをさらに備え、
前記レイアウト判定部は、前記第１および第２の判定条件の少なくとも一方が不成立である場合に、前記電源プレーンのレイアウトが不適正であると判定する、請求項３に記載のレイアウト検査装置。
【請求項５】
前記第２の基準値は、電源プレーンの前記評価値が大きいほど小さな値に設定される、請求項４に記載のレイアウト検査装置。
【請求項６】
ＩＣチップと、前記ＩＣチップの電源ピンと電気的に接続された複数の電源プレーンと、前記複数の電源プレーンへの全ての電源供給経路に設けられたローパスフィルタ部とを含むプリント基板のレイアウト情報を記憶する記憶部と、
前記レイアウト情報に基づいて、前記複数の電源プレーンごとに電源プレーンの大きさに関係する評価値を算出する評価値算出部と、
前記複数の電源プレーンの各々の評価値の和が予め定める第１の基準値以下であるという第１の判定条件が成立するか否かを判定する第１の判定部と、
前記第１の判定条件が不成立である場合に前記複数の電源プレーンのレイアウトが不適正であると判定するレイアウト判定部とを備える、レイアウト検査装置。
【請求項７】
前記評価値は、評価対象の電源プレーンの面積である、請求項１〜６のいずれか１項に記載のレイアウト検査装置。
【請求項８】
前記評価値は、評価対象の電源プレーンの周囲長である、請求項１〜６のいずれか１項に記載のレイアウト検査装置。
【請求項９】
前記記憶部は、各電源プレーンの形状を多角形の形状として記憶し、
前記評価値は、評価対象の電源プレーンの２頂点の全ての組合せに対して求めた２頂点間の経路長の最大値であり、
前記２頂点間の経路長は、評価対象の電源プレーンの内部を通って前記２頂点の一方から他方に至る最短の導電経路の長さである、請求項１〜６のいずれか１項に記載のレイアウト検査装置。
【請求項１０】
前記第１の基準値は、前記ＩＣチップが配置された領域の大きさに応じた値に設定される、請求項３〜６のいずれか１項に記載のレイアウト検査装置。
【請求項１１】
ＩＣチップ、バイパスコンデンサ、および電源プレーンを有するプリント基板のレイアウト情報を記憶する記憶部を含む装置によって実行されるレイアウト検査方法であって、
前記記憶部に記憶された前記レイアウト情報に基づいて前記ＩＣチップの電源ピンから前記バイパスコンデンサに至る最短の導電経路の長さである第１の経路長を算出するステップと、
前記記憶部に記憶された前記レイアウト情報に基づいて前記電源ピンから前記電源プレーンに至る最短の導電経路の長さである第２の経路長を算出するステップと、
前記記憶部に記憶された前記レイアウト情報に基づいて前記電源プレーンの大きさに関係する評価値を算出するステップと、
前記第１の経路長が前記第２の経路長以下であるという第１の判定条件が成立するか否かを判定するステップと、
前記電源プレーンの前記評価値が予め定める第１の基準値以下であるという第２の判定条件が成立するか否かを判定するステップと、
前記第１および第２の判定条件がいずれも不成立である場合に前記バイパスコンデンサの位置が不適正であると判定するステップとを備える、レイアウト検査方法。
【請求項１２】
ＩＣチップと、前記ＩＣチップの電源ピンと電気的に接続された電源プレーンと、前記電源プレーンへの全ての電源供給経路に設けられたローパスフィルタ部とを有するプリント基板のレイアウト情報を記憶する記憶部を含む装置によって実行されるレイアウト検査方法であって、
前記記憶部に記憶された前記レイアウト情報に基づいて前記電源プレーンの大きさに関係する評価値を算出するステップと、
前記電源プレーンの前記評価値が予め定める第１の基準値以下であるという第１の判定条件が成立するか否かを判定するステップと、
前記第１の判定条件が不成立である場合に前記電源プレーンのレイアウトが不適正であると判定するステップとを備える、レイアウト検査方法。
【請求項１３】
ＩＣチップ、バイパスコンデンサ、および電源プレーンを有するプリント基板のレイアウト情報を記憶する記憶部を含むコンピュータに、
前記記憶部に記憶された前記レイアウト情報に基づいて前記ＩＣチップの電源ピンから前記バイパスコンデンサに至る最短の導電経路の長さである第１の経路長を算出するステップと、
前記記憶部に記憶された前記レイアウト情報に基づいて前記電源ピンから前記電源プレーンに至る最短の導電経路の長さである第２の経路長を算出するステップと、
前記記憶部に記憶された前記レイアウト情報に基づいて前記電源プレーンの大きさに関係する評価値を算出するステップと、
前記第１の経路長が前記第２の経路長以下であるという第１の判定条件が成立するか否かを判定するステップと、
前記電源プレーンの前記評価値が予め定める第１の基準値以下であるという第２の判定条件が成立するか否かを判定するステップと、
前記第１および第２の判定条件がいずれも不成立である場合に前記バイパスコンデンサの位置が不適正であると判定するステップとを実行させるためのレイアウト検査プログラム。
【請求項１４】
ＩＣチップと、前記ＩＣチップの電源ピンと電気的に接続された電源プレーンと、前記電源プレーンへの全ての電源供給経路に設けられたローパスフィルタ部とを有するプリント基板のレイアウト情報を記憶する記憶部を含むコンピュータに、
前記記憶部に記憶された前記レイアウト情報に基づいて前記電源プレーンの大きさに関係する評価値を算出するステップと、
前記電源プレーンの前記評価値が予め定める第１の基準値以下であるという第１の判定条件が成立するか否かを判定するステップと、
前記第１の判定条件が不成立である場合に前記電源プレーンのレイアウトが不適正であると判定するステップとを実行させるためのレイアウト検査プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プリント基板のレイアウトを検査するためのレイアウト検査装置、レイアウト検査方法、およびレイアウト検査プログラムに関する。
【背景技術】
【０００２】
近年、電子機器の高性能化に伴い、高速のデジタルＩＣ（Integrated  Circuit）（以下、高速ＩＣまたは単にＩＣと呼称する）が電子機器の主要構成部品として多数用いられている。
【０００３】
高速ＩＣは、内蔵のトランジスタが高周波数でスイッチングするため、スイッチングノイズを発生させる。このスイッチングノイズがプリント基板上に漏れ出し、大きく広がると、電磁波ノイズを放射するので問題となる。スイッチングノイズを除去するため、高速ＩＣを搭載するプリント基板には、高速ＩＣの電源ピンの近傍にバイパスコンデンサ（パスコンと略称する場合がある）を配置するのが一般的である。バイパスコンデンサを適切に配置することにより、高速ＩＣに内蔵されたトランジスタのスイッチングによって発生した電源電圧の変動を、バイパスコンデンサが蓄えた電荷で補うことにより安定化させることができる。また、発生したスイッチングノイズを高速ＩＣのグランドピンへ帰還させることにより、ノイズを高速ＩＣ周辺で閉じ込めることができる。
【０００４】
プリント基板に搭載する各種部品の配置や配線パターン等のレイアウトは、レイアウト設計者が回路図データを元にＣＡＤ（Computer  Aided  Design）システムを用いて作成するレイアウトデータによって定義される。レイアウトデータの作成において、バイパスコンデンサを有効に機能しない位置に配置するというレイアウトミスが生じる場合がしばしばある。
【０００５】
このようなレイアウトミスが生じていないかどうかをチェックする技術として特開２００４-１９２６１８号公報（特許文献１）に開示されたレイアウトチェックシステムが知られている。この文献に記載されたレイアウトチェックシステムは、高速ＩＣの電源ピンから電源プレーンまでの最短配線距離と電源ピンからバイパスコンデンサまでの最短配線距離とを比較することにより、バイパスコンデンサが有効に機能しているかチェックする。具体的には、電源ピンと電源プレーンとの最短配線距離が電源ピンとバイパスコンデンサとの最短配線距離より大きいとき、高速ＩＣで発生したノイズがバイパスコンデンサへ流れることになるので、バイパスコンデンサは有効に機能していると判定される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４-１９２６１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、上記の文献に記載されたレイアウトチェックシステムでは、電源ピンから電源プレーンまでの最短配線距離を算出する際に電源プレーンのインダクタンスについて考慮していないため、バイパスコンデンサの有効性の判定が正確でない場合がある。具体的に説明すると次のとおりである。
【０００８】
電源プレーンのインダクタンスが電源配線のインダクタンスに比べて無視できる程度に小さい場合には、電源配線を通って電源プレーンまで流れ出したノイズはそのまま電源プレーン全体に広がることになる。したがって、電源ピンから電源プレーンまでの最短配線距離と電源ピンからバイパスコンデンサまでの最短配線距離との比較によって、レイアウトが適正か否かを判定しても判定に誤りが生じることはない。しかしながら、電源プレーンのインダクタンスが無視できる程度に小さいかどうかは電源プレーンの形状によって異なる。電源プレーンのインダクタンスが無視できる程度に小さいという前提が崩れた場合には、電源ピンから電源プレーンまでの最短配線距離が電源ピンからバイパスコンデンサまでの最短配線距離より短い場合であっても、ノイズが電源プレーン全体に広がらない可能性がある。このように電源プレーンのインダクタンスが無視できない場合に上記の文献に記載されたレイアウトチェックシステムでは正確な判定が行えない。
【０００９】
また、電源プレーンにノイズが漏れ出す場合においても、電源プレーンに流れ出したノイズが電源プレーン以外に漏れ出すことがないように電源プレーンを設計する場合がある。具体的には、電源プレーンへの電源電圧の供給経路にフェライトビーズインダクタなどのノイズ対策部品が設けられている場合である。このような場合、高速ＩＣから漏れ出した高周波ノイズはフェライトビーズインダクタによって阻止され、高速ＩＣ周辺の電源プレーン内に閉じ込められる。したがって、電源プレーンから放射される電磁波ノイズが低周波数領域において十分に小さくなるように設計すれば、実用上問題とならない。放射される電磁波の周波数は、ノイズを閉じ込めておく電源プレーンの大きさに関係するため、電源プレーンの大きさを評価する必要がある。このような設計はＩＣのピン数の増加に伴って用いられる機会が増えているが、前述の特許文献では全く言及されていない。
【００１０】
この発明の目的は、ＩＣで発生したノイズを抑制することが可能なプリント基板のレイアウトとなっているか否かの判定を、従来よりも正確に行なうことができるレイアウト検査装置、レイアウト検査方法、およびレイアウト検査プログラムを提供することである。
【課題を解決するための手段】
【００１１】
この発明の第１の局面におけるレイアウト検査装置は、記憶部と、第１および第２の経路長算出部と、評価値算出部と、第１および第２の判定部と、レイアウト判定部とを備える。記憶部は、ＩＣチップ、バイパスコンデンサ、および電源プレーンを含むプリント基板のレイアウト情報を記憶する。第１の経路長算出部は、レイアウト情報に基づいてＩＣチップの電源ピンからバイパスコンデンサに至る最短の導電経路の長さである第１の経路長を算出する。第２の経路長算出部は、レイアウト情報に基づいて電源ピンから電源プレーンに至る最短の導電経路の長さである第２の経路長を算出する。評価値算出部は、レイアウト情報に基づいて電源プレーンの大きさに関係する評価値を算出する。第１の判定部は、第１の経路長が第２の経路長以下であるという第１の判定条件が成立するか否かを判定する。第２の判定部は、電源プレーンの評価値が予め定める第１の基準値以下であるという第２の判定条件が成立するか否かを判定する。レイアウト判定部は、第１および第２の判定条件がいずれも不成立である場合にバイパスコンデンサの位置が不適正であると判定する。
【００１２】
この発明の第２の局面におけるレイアウト検査装置は、記憶部と、第１および第２の経路長算出部と、評価値算出部と、第１および第２の判定部と、レイアウト判定部とを備える。記憶部は、ＩＣチップ、バイパスコンデンサ、および複数の電源プレーンを含むプリント基板のレイアウト情報を記憶する。第１の経路長算出部は、レイアウト情報に基づいてＩＣチップの電源ピンからバイパスコンデンサに至る最短の導電経路の長さである第１の経路長を算出する。第２の経路長算出部は、レイアウト情報に基づいて、複数の電源プレーンごとに電源ピンから複数の電源プレーンの各々に至る最短の導電経路の長さである第２の経路長を算出する。評価値算出部は、レイアウト情報に基づいて、複数の電源プレーンごとに電源プレーンの大きさに関係する評価値を算出する。第１の判定部は、複数の電源プレーンの各々に対して、第１の経路長が第２の経路長以下であるという第１の判定条件が成立するか否かを判定する。第２の判定部は、複数の電源プレーンの各々に対して、各々の評価値が予め定める第１の基準値以下であるという第２の判定条件が成立するか否かを判定する。レイアウト判定部は、複数の電源プレーンの少なくとも１つについて、第１および第２の判定条件がいずれも不成立である場合にバイパスコンデンサの位置が不適正であると判定する。
【００１３】
この発明の第３の局面におけるレイアウト検査装置は、記憶部と、評価値算出部と、第１の判定部と、レイアウト判定部とを備える。記憶部は、ＩＣチップと、ＩＣチップの電源ピンと電気的に接続された電源プレーンと、電源プレーンへの全ての電源供給経路に設けられたローパスフィルタ部とを含むプリント基板のレイアウト情報を記憶する。評価値算出部は、レイアウト情報に基づいて電源プレーンの大きさに関係する評価値を算出する。第１の判定部は、電源プレーンの評価値が予め定める第１の基準値以下であるという第１の判定条件が成立するか否かを判定する。レイアウト判定部は、第１の判定条件が不成立である場合に電源プレーンのレイアウトが不適正であると判定する。
【００１４】
上記の第３の局面において好ましくは、プリント基板は、電源プレーンに接続された第１、第２のバイパスコンデンサをさらに含む。この場合、レイアウト検査装置は、経路長算出部と、第２の判定部とをさらに備える。経路長算出部は、レイアウト情報に基づいて電源プレーンの内部を通って第１のバイパスコンデンサから第２のバイパスコンデンサに至る最短の導電経路の長さである経路長を算出する。第２の判定部は、経路長が予め定める第２の基準値以下であるという第２の判定条件が成立するか否かを判定する。レイアウト判定部は、第１および第２の判定条件の少なくとも一方が不成立である場合に、電源プレーンのレイアウトが不適正であると判定する。
【００１５】
上記の第３の局面において、さらに好ましくは、第２の基準値は、電源プレーンの評価値が大きいほど小さな値に設定される。
【００１６】
この発明の第４の局面におけるレイアウト検査装置は、記憶部と、評価値算出部と、第１の判定部と、レイアウト判定部とを備える。記憶部は、ＩＣチップと、ＩＣチップの電源ピンと電気的に接続された複数の電源プレーンと、複数の電源プレーンへの全ての電源供給経路に設けられたローパスフィルタ部とを含むプリント基板のレイアウト情報を記憶する。評価値算出部は、レイアウト情報に基づいて、複数の電源プレーンごとに電源プレーンの大きさに関係する評価値を算出する。第１の判定部は、複数の電源プレーンの各々の評価値の和が予め定める第１の基準値以下であるという第１の判定条件が成立するか否かを判定する。レイアウト判定部は、第１の判定条件が不成立である場合に複数の電源プレーンのレイアウトが不適正であると判定する。
【００１７】
上記の第１〜第４のいずれの局面においても、好ましくは、評価値は評価対象の電源プレーンの面積である。
【００１８】
もしくは、上記の第１〜第４のいずれの局面においても、好ましくは、評価値は評価対象の電源プレーンの周囲長である。
【００１９】
もしくは、上記の第１〜第４のいずれの局面においても、好ましくは、記憶部は各電源プレーンの形状を多角形の形状として記憶し、評価値は、評価対象の電源プレーンの２頂点の全ての組合せに対して求めた２頂点間の経路長の最大値である。この場合、２頂点間の経路長は、評価対象の電源プレーンの内部を通って２頂点の一方から他方に至る最短の導電経路の長さである。
【００２０】
上記の第３または第４の局面において、好ましくは、第１の基準値は、ＩＣチップが配置された領域の大きさに応じた値に設定される。
【００２１】
この発明は、第５の局面において、ＩＣチップ、バイパスコンデンサ、および電源プレーンを含むプリント基板のレイアウト情報を記憶する記憶部を含む装置によって実行されるレイアウト検査方法である。このレイアウト検査方法は、記憶部に記憶されたレイアウト情報に基づいてＩＣチップの電源ピンからバイパスコンデンサに至る最短の導電経路の長さである第１の経路長を算出するステップと、記憶部に記憶されたレイアウト情報に基づいて電源ピンから電源プレーンに至る最短の導電経路の長さである第２の経路長を算出するステップと、記憶部に記憶されたレイアウト情報に基づいて電源プレーンの大きさに関係する評価値を算出するステップと、第１の経路長が第２の経路長以下であるという第１の判定条件が成立するか否かを判定するステップと、電源プレーンの評価値が予め定める第１の基準値以下であるという第２の判定条件が成立するか否かを判定するステップと、第１および第２の判定条件がいずれも不成立である場合にバイパスコンデンサの位置が不適正であると判定するステップとを備える。
【００２２】
この発明は、第６の局面において、ＩＣチップと、ＩＣチップの電源ピンと電気的に接続された電源プレーンと、電源プレーンへの全ての電源供給経路に設けられたローパスフィルタ部とを有するプリント基板のレイアウト情報を記憶する記憶部を含む装置によって実行されるレイアウト検査方法である。このレイアウト検査方法は、記憶部に記憶されたレイアウト情報に基づいて電源プレーンの大きさに関係する評価値を算出するステップと、電源プレーンの評価値が予め定める第１の基準値以下であるという第１の判定条件が成立するか否かを判定するステップと、第１の判定条件が不成立である場合に電源プレーンのレイアウトが不適正であると判定するステップとを備える。
【００２３】
この発明は、第７の局面において、ＩＣチップ、バイパスコンデンサ、および電源プレーンを含むプリント基板のレイアウト情報を記憶する記憶部を含むコンピュータに、以下のステップを実行させるためのレイアウト検査プログラムである。コンピュータに実行させるステップは、記憶部に記憶されたレイアウト情報に基づいてＩＣチップの電源ピンからバイパスコンデンサに至る最短の導電経路の長さである第１の経路長を算出するステップと、記憶部に記憶されたレイアウト情報に基づいて電源ピンから電源プレーンに至る最短の導電経路の長さである第２の経路長を算出するステップと、記憶部に記憶されたレイアウト情報に基づいて電源プレーンの大きさに関係する評価値を算出するステップと、第１の経路長が第２の経路長以下であるという第１の判定条件が成立するか否かを判定するステップと、電源プレーンの評価値が予め定める第１の基準値以下であるという第２の判定条件が成立するか否かを判定するステップと、第１および第２の判定条件がいずれも不成立である場合にバイパスコンデンサの位置が不適正であると判定するステップとを備える。
【００２４】
この発明は、第８の局面において、ＩＣチップと、ＩＣチップの電源ピンと電気的に接続された電源プレーンと、電源プレーンへの全ての電源供給経路に設けられたローパスフィルタ部とを有するプリント基板のレイアウト情報を記憶する記憶部を含むコンピュータに、以下のステップを実行させるためのレイアウト検査プログラムである。コンピュータに実行させるステップは、記憶部に記憶されたレイアウト情報に基づいて電源プレーンの大きさに関係する評価値を算出するステップと、電源プレーンの評価値が予め定める第１の基準値以下であるという第１の判定条件が成立するか否かを判定するステップと、第１の判定条件が不成立である場合に電源プレーンのレイアウトが不適正であると判定するステップとを備える。
【発明の効果】
【００２５】
この発明のレイアウト検査装置は、プリント基板のレイアウト情報に基づいて電源プレーンの大きさに関係する評価値を算出し、算出した評価値に基づいてレイアウトが適正か否かを判定する。したがって、ＩＣで発生したノイズを抑制することが可能なレイアウトになっているか否かの検査を従来よりも正確に行なうことができる。
【図面の簡単な説明】
【００２６】
【図１】この発明の実施の形態１によるレイアウト検査装置１００Ａの構成を示すブロック図である。
【図２】図１の記憶部３に記憶されているレイアウト情報の一例を表形式で示した図である。
【図３】図１のレイアウトチェック部４の検査対象であるプリント基板のレイアウトの具体例を示す図である。
【図４】電源プレーンの評価値の一例を説明するための図である。
【図５】図１のレイアウトチェック部４の処理手順を示すフローチャートである。
【図６】図１のレイアウトチェック部４の検査対象であるプリント基板のレイアウトの他の具体例を示す図である。
【図７】図５のフローチャートを変形した図である。
【図８】この発明の実施の形態２によるレイアウト検査装置１０１Ａの構成を示すブロック図である。
【図９】図８のレイアウトチェック部４０の検査対象であるプリント基板のレイアウトの具体例を示す図である。
【図１０】図８のレイアウトチェック部４０の処理手順を示すフローチャートである。
【図１１】図８のレイアウトチェック部４０の検査対象であるプリント基板のレイアウトの他の具体例を示す図である。
【図１２】図８のレイアウトチェック部４０の検査対象であるプリント基板のレイアウトのさらに他の具体例を示す図である。
【図１３】図１０のフローチャートを変形した図である。
【図１４】図８のレイアウト検査装置１０１Ａの変形例であるレイアウト検査装置１０２Ａの構成を示すブロック図である。
【図１５】図１４のレイアウトチェック部４０Ａの検査対象であるプリント基板のレイアウトの具体例を示す図である。
【図１６】図１４のレイアウトチェック部４０Ａの処理手順を示すフローチャートである。
【発明を実施するための形態】
【００２７】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
【００２８】
［実施の形態１］
図１は、この発明の実施の形態１によるレイアウト検査装置１００Ａの構成を示すブロック図である。図１を参照して、レイアウト検査装置１００Ａは、レイアウト設計に用いるＣＡＤシステム１００の一部として構成される。ＣＡＤシステム１００は、入力部１と、基板レイアウト作成部２と、記憶部３と、レイアウトチェック部４と、出力部５とを含む。レイアウト検査装置１００Ａは、ＣＡＤシステム１００の構成からＣＡＤシステムの本体部分である基板レイアウト作成部２を除いた部分に相当する。
【００２９】
ＣＡＤシステム１００はコンピュータをベースに構成される。入力部１は、キーボード、マウスなどのコンピュータの入力装置に対応し、出力部５は、モニタ、プリンタなどのコンピュータの出力装置に対応する。記憶部３は、ＲＡＭ（Random  Access  Memory）およびＲＯＭ（Read-Only  Memory）などを有する主記憶装置とハードディスク装置などを有する補助記憶装置とを含む。
【００３０】
基板レイアウト作成部２は、プリント基板の設計者によるレイアウト設計を支援するＣＡＤシステムの本体部分に相当する。基板レイアウト作成部２は、レイアウト設計者によって入力されたデータに基づいてプリント基板のレイアウト情報を作成する。作成されたレイアウト情報は記憶部３に記憶される。基板レイアウト作成部２の機能は、記憶部３に記憶されたＣＡＤプログラムがコンピュータのＣＰＵ（Central  Processing  Unit）で実行されることによって実現される。
【００３１】
図２は、図１の記憶部３に記憶されているレイアウト情報の一例を表形式で示した図である。図２を参照して、レイアウト情報は、種別、ネット名およびリファレンス名、位置および形状情報、層の情報、配線の線幅の情報、ならびにビアのビア径の情報などを含む。
【００３２】
種別には、配線（ＬＩＮＥ）、ビア（ＶＩＡ）、電源プレーンやグランドプレーンなどのプレーン（ＰＬＡＮＥ）、部品（ＰＡＲＴ）、部品のピン（ＰＡＲＴＰＩＮ）などが含まれる。配線（ＬＩＮＥ）の場合、始点と終点の座標が位置情報として与えられる。プレーン（ＰＬＡＮＥ）の場合、プレーンが配置される領域（多角形の形状）の頂点の座標が位置および形状の情報として与えられる。部品（ＰＡＲＴ）の場合にも、部品が配置される領域（多角形の形状）の頂点の座標が位置および形状の情報として与えられる。
【００３３】
また、複数の配線（ＬＩＮＥ）およびビア（ＶＩＡ）に同一のネット名が与えられている場合、それらの配線およびビアは相互に電気的に接続される。リファレンス名が「ＩＣ１１５２」である部品（ＰＡＲＴ）に対応したピンのリファレンス名は「ＩＣ１１５２．１」のように示される。
【００３４】
図３は、図１のレイアウトチェック部４の検査対象であるプリント基板のレイアウトの具体例を示す図である。図３に示すレイアウトには、ＩＣ２１、ＩＣ２１の電源ピン２２、電源プレーン２４、バイパスコンデンサ２３、およびこれらを相互に接続する電源ネットとしての配線パターンが含まれる。配線パターンは、電源ピン２２と電源プレーン２４とを接続する配線３１と、配線３１上のノードＮＤ１とバイパスコンデンサ２３とを接続する配線３２と、電源プレーン２４に電源電圧を供給するための配線３３とを含む。コンデンサ２３は、一端が電源配線３２に接続され他端がグランドプレーンＧＮＤに接続される。これらの部品および配線パターンの位置および形状の情報はＸＹ座標を用いて表わされ、図１の記憶部３に記憶される。
【００３５】
再び図１を参照して、レイアウトチェック部４は、記憶部３に記憶されたレイアウト情報に基づいてプリント基板のレイアウトが適正か否かを判定する。レイアウトチェック部４は、検査対象選定部１１と、第１の経路長算出部１２と、第２の経路長算出部１３と、電源プレーンの評価値を算出する評価値算出部１４と、経路長判定部１５と、評価値判定部１６と、レイアウト判定部１７とを含む。レイアウトチェック部４の機能は、記憶部３に記憶されたプログラムがコンピュータのＣＰＵで実行されることによって実現される。
【００３６】
検査対象選定部１１は、記憶部３に記憶されているレイアウト情報に基づいて検査対象となるＩＣの電源ピンおよびバイパスコンデンサを選定する。たとえば、検査対象の電源ピンは、設計者が検査対象として入力部１を介して指定した複数の電源ピンから順次選定される。この場合、検査対象のバイパスコンデンサは、選定された電源ピンと最短の導電経路で接続されるバイパスコンデンサが選定される。逆に、検査対象のバイパスコンデンサを設計者が入力部１を介して指定するようにし、指定されたバイパスコンデンサから最短の導電経路で接続される電源ピンを検査対象として検査対象選定部１１が選定するようにしてもよい。その他の方法として、電源ネットに接続された電源ピンを、順次、検査対象の電源ピンとして検査対象選定部１１が選定するようにしてもよい。
【００３７】
第１の経路長算出部１２は、検査対象の電源ピンからバイパスコンデンサに至る最短の導電経路の経路長Ｌ１を算出する。この場合の導電経路とは、配線およびビアを介した経路である。具体的に図３の場合、第１の経路長算出部１２は、検査対象の電源ピン２２とバイパスコンデンサ２３が接続された電源ネットの情報から、電源ピン２２とバイパスコンデンサ２３とを接続する配線３１，３２を抽出する。第１の経路長算出部１２は、配線３１と電源ピン２２との接続ノードの座標と、配線３２の両端の座標とを用いて電源ピン２２からバイパスコンデンサ２３に至る経路長Ｌ１を算出する。
【００３８】
第２の経路長算出部１３は、検査対象の電源ピンから電源プレーンに至る最短の導電経路の経路長Ｌ２を算出する。具体的に図３の場合、第２の経路長算出部１３は、検査対象の電源ピン２２および電源プレーン２４が接続された電源ネットの情報から、電源ピン２２と電源プレーン２４とを接続する配線３１を抽出する。第２の経路長算出部１３は、配線３１の両端の座標から電源ピン２２から電源プレーン２４に至る経路長Ｌ２を算出する。
【００３９】
評価値算出部１４は、記憶部３に記憶されたレイアウト情報に基づいて、検査対象の電源ピンに接続された電源プレーンの大きさに関係した評価値を算出する。評価値としては電源プレーンの面積であってもよいし、周囲長であってもよい。もしくは、電源プレーンの評価値として、図４に示すように電源プレーンの２頂点の全ての組合せに対して求めた２頂点間の経路長の最大値を用いてもよい。
【００４０】
図４は、電源プレーンの評価値の一例を説明するための図である。図４の場合、電源プレーンは６個の頂点Ｐ１〜Ｐ６を有する多角形として表される。６個の頂点のうちの２頂点の組合せは全部で１５通りある。図１の評価値算出部１４は、これらの１５通りの全ての組合せに対して２頂点間の経路長を算出する。ここで、２頂点間の経路長は、電源プレーンの内部を通って２頂点の一方から他方に至る最短の導電経路の長さとして定義される。たとえば、頂点Ｐ２から頂点Ｐ４に至る経路長は、頂点Ｐ２と頂点Ｐ３とを結ぶ線分（長さ３）と、頂点Ｐ３と頂点Ｐ４とを結ぶ線分（長さ３）との和（経路長＝６）となる。図１の評価値算出部１４は、全ての２頂点の組合せに対して算出した２頂点間の経路長のうちの最大値を電源プレーンの評価値とする。図４の場合には、頂点Ｐ１から頂点Ｐ５に至る経路長、すなわち、頂点Ｐ１と頂点Ｐ３とを結ぶ線分９１の長さと頂点Ｐ３と頂点Ｐ５とを結ぶ線分９２の長さとの和が電源プレーンの評価値（経路長の最大値）となる。
【００４１】
電源プレーンの大きさに関係した評価値を算出する理由を次に説明する。一般に、ＩＣから漏れ出したスイッチングノイズは、高周波であるので、インダクタンスの値が小さい配線や電源プレーンのほうへ流れる。ここで、インダクタンスの値は、配線や電源プレーンの形状によって決まる。
【００４２】
たとえば、配線の場合には、単位長当たりのインダクタンスＬは、配線の特性インピーダンスＺｏと誘電体基板の誘電率Ｅｒを用いて次の近似式で表される。
【００４３】
【数１】
2011086168.tif 000003
【００４４】
上式の特性インピーダンスＺｏはマイクロストリップライン、ストリップラインの場合でそれぞれ次の近似式で表される。
マイクロストリップラインの場合：
【００４５】
【数２】
2011086168.tif 000004
【００４６】
ストリップラインの場合：
【００４７】
【数３】
2011086168.tif 000005
【００４８】
ここで、ｈ，ｂは誘電体の厚さを示し、ｔは配線の厚さを示し、Ｗは配線の幅を示す。上記の近似式を参照すると、配線幅Ｗが大きいほど単位長当たりのインダクタンスＬが小さくなることが分かる。
【００４９】
電源プレーンの形状を配線幅の大きい配線と捉えた場合には、通常の配線と比べて配線幅が大きくなるため、電源プレーンの単位長当たりのインダクタンスは配線の単位長当たりのインダクタンスに比べて無視できるくらいに小さくなる。しかし、電源プレーンの幅が配線の幅に比べて十分に大きくない場合には、配線のインダクタンスに比べて電源プレーンのインダクタンスを無視することができない。従来のレイアウトチェック方法では電源プレーンのインダクタンスが常に無視されていたので、電源プレーンの大きさが十分に大きくない場合には、レイアウトチェック時に誤った判定がなされるおそれがあった。
【００５０】
電源プレーンのインダクタンスを正確に算出すれば、上記のような誤判定を防止することができる。しかし、通常、電源プレーンの形状は複雑なため、形状からインダクタンスの大きさを正確に算出することは困難である。そこで、実施の形態１のレイアウト検査装置１００Ａは、インダクタンスの大きさを示す評価値として面積や周囲長、あるいは電源プレーンの頂点間の経路長で最長のものを用いる。これによって、簡単な計算で、従来よりも正確にレイアウトのチェックを行なうことができる。
【００５１】
再び図１を参照して、経路長判定部１５は、第１の経路長算出部１２で算出された経路長Ｌ１と第２の経路長算出部１３で算出された経路長Ｌ２とを比較し、経路長Ｌ１が経路長Ｌ２以下であるという第１の判定条件が成立するか否かを判定する。第１の判定条件が成立している場合は、電源ピンからバイパスコンデンサに至る経路長Ｌ１が電源ピンから電源プレーンに至る経路長Ｌ２以下となっているので、バイパスコンデンサは有効に機能していることになる。
【００５２】
評価値判定部１６は、評価値算出部１４で算出した電源プレーンの評価値が予め設定された基準値以下であるという第２の判定条件が成立しているか否かを判定する。第２の判定条件が不成立の場合は、電源プレーンのインダクタンスが無視できる程度に小さいことを意味する。したがって、第１の判定条件が不成立であり、かつ、第２の判定条件が不成立の場合は、ＩＣから漏れ出したノイズが電源プレーン内に広がり電磁波ノイズの原因となるので、レイアウト設計は誤りと判定される。一方、第１の判定条件が不成立であっても、第２の判定条件が成立している場合は、電源プレーンのインダクタンスによってノイズの流出が制限され、電源プレーンから放射される電磁波ノイズの大きさも制限されるので、設計誤りとは言えない。このとき設定される基準値は、単純な形状の電源プレーンについてインダクタンスの測定や解析を行ない、得られた測定値や解析値を用いて十分にインダクタンスが小さいと判断される値に予め設定される。
【００５３】
レイアウト判定部１７は、経路長判定部１５および評価値判定部１６の判定結果に基づいてバイパスコンデンサの配置が適正か否かを判定する。具体的には、レイアウト判定部１７は、上記の第１および第２の判定条件がいずれも不成立の場合に、バイパスコンデンサの位置が不適正であると判定する。レイアウト判定部１７は判定結果を出力部５に出力する。
【００５４】
図５は、図１のレイアウトチェック部４の処理手順を示すフローチャートである。以下、図１、図５を参照して、レイアウトチェック部４の処理手順についてこれまでの説明を総括する。
【００５５】
図５のステップＳ１で、検査対象選定部１１は、記憶部３に記憶されているレイアウト情報に基づいて検査対象となる電源ピンを選定する。
【００５６】
次のステップＳ２で、検査対象選定部１１は、記憶部３に記憶されているレイアウト情報に基づいて検査対象となるバイパスコンデンサを選定する。
【００５７】
次のステップＳ３で、第１の経路長算出部１２は、記憶部３に記憶されているレイアウト情報に基づいて検査対象の電源ピンからバイパスコンデンサに至る最短の導電経路の経路長Ｌ１を算出する。
【００５８】
次のステップＳ４で、第２の経路長算出部１３は、記憶部３に記憶されているレイアウト情報に基づいて検査対象の電源ピンから電源プレーンに至る最短の導電経路の経路長Ｌ２を算出する。
【００５９】
次のステップＳ５で、経路長判定部１５は、ステップＳ３で算出された経路長Ｌ１とステップＳ４で算出された経路長Ｌ２とを比較し、経路長Ｌ１が経路長Ｌ２以下であるという第１の判定条件が成立するか否かを判定する。第１の判定条件が成立している場合（ステップＳ５でＹＥＳ）は、バイパスコンデンサが有効に機能しているので設計は適正であるとして処理が終了する。第１の判定条件が不成立の場合（ステップＳ５でＮＯ）は、処理はステップＳ６に進む。
【００６０】
ステップＳ６で、評価値算出部１４は、電源プレーンの大きさに関係した評価値ＥＶ１を算出する。
【００６１】
次のステップＳ７で、評価値判定部１６は、ステップＳ６で算出した電源プレーンの評価値ＥＶ１が予め設定された基準値以下であるという第２の判定条件が成立しているか否かを判定する。第２の判定条件が成立している場合（ステップＳ７でＹＥＳ）は、電源プレーンのインダクタンスが無視できない程度の大きさであり、電源プレーンを流れる高周波ノイズが制限されるので、設計誤りとは言えないとして処理が終了する。第２の判定条件が不成立の場合（ステップＳ７でＮＯ）は、電源プレーンのインダクタンスが無視できる程度の大きさであるので、電源プレーン内を高周波のイズが広がることになる。この結果、次のステップＳ８で、レイアウト判定部１７は、バイパスコンデンサの位置が不適正であり、設計誤りであると判定して処理を終了する。
【００６２】
以上のとおり、実施の形態１のレイアウト検査装置１００Ａによれば、レイアウト情報に基づいて、検査対象のＩＣの電源ピンからバイパスコンデンサに至る最短の導電経路の経路長Ｌ１と、電源ピンから電源プレーンに至る最短の導電経路の経路長Ｌ２と、電源プレーンの大きさに関係した評価値ＥＶ１とが算出される。そして、第１の判定条件（Ｌ１≦Ｌ２）と第２の判定条件（ＥＶ１≦基準値）とが両方とも成立していない場合に、レイアウト設計が誤りであると判定される。この結果、電源プレーンのインダクタンスが無視できない場合であっても、従来よりも正確にレイアウト検査を行なうことができる。
【００６３】
［実施の形態１の変形例］
実施の形態１では、ＩＣの電源ピンへの電源電圧の供給経路には、１つの電源プレーンのみが設けられていた。この変形例では、電源ピンへの電源供給経路に複数の電源プレーンが設けられている場合について説明する。
【００６４】
図６は、図１のレイアウトチェック部４の検査対象であるプリント基板のレイアウトの他の具体例を示す図である。図６のレイアウトは、電源プレーン２４の電源側に配線３３を介して電源プレーンが２５がさらに設けられている点で図３のレイアウトと異なる。電源プレーン２５には配線３４を介して電源電圧が供給される。その他の点については、図６のレイアウトは図３のレイアウトと同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
【００６５】
図６に示すように、検査対象の電源ピン２２からバイパスコンデンサ２３に至る最短の導電経路の経路長をＬ１とし、電源ピン２２から電源プレーン２４までの最短の導電経路の経路長をＬ２ａとし、電源ピン２２から電源プレーン２５に至る最短の導電経路の経路長をＬ２ｂとする。この場合の導電経路には、配線、ビア、および電源プレーンが含まれる。
【００６６】
既に説明したように、経路長Ｌ１が経路長Ｌ２ａを超える場合であっても、電源プレーン２４の評価値が基準値以下である場合には、電源プレーン２４から放射される電磁波ノイズは実用上問題とならない。ただし、図６の場合には電源プレーン２４の電源側にさらに電源プレーン２５が接続されているので、電源プレーン２５から電磁波ノイズが放射するおそれがないかについても判定しなければ、最終的に設計が適正であると結論付けることはできない。すなわち、電源プレーン２５についても、経路長Ｌ１が経路長Ｌ２ｂ以下となっているか、さらに、電源プレーン２５の評価値が基準値以下となっているかを確認する必要がある。
【００６７】
具体的には、図１の第２の経路長算出部１３は、電源ピン２２から電源プレーン２４までの最短の導電経路の経路長Ｌ２ａに加えて、電源ピン２２から電源プレーン２５までの最短の導電経路の経路長Ｌ２ｂをさらに算出する。図１の評価値算出部１４は、電源プレーン２４の評価値に加えて電源プレーン２５の評価値をさらに算出する。経路長判定部１５は、電源プレーン２４についての第１の判定条件（Ｌ１≦Ｌ２ａ）の成否に加えて、電源プレーン２５についての第１の判定条件（Ｌ１≦Ｌ２ｂ）の成否をさらに判定する。評価値判定部１６は、電源プレーン２４，２５の各々について算出された評価値が基準値以下であるという第２の判定条件が成立するか否かを判定する。レイアウト判定部１７は、複数の電源プレーン２４，２５の少なくとも１つについて、第１および第２の判定条件のいずれも不成立である場合に設計誤りであると判定する。
【００６８】
図７は、図５のフローチャートを変形した図である。図７のフローチャートは、ステップＳ１１，Ｓ１２が追加されている点で図５のフローチャートと異なる。以下、図１、図７を参照して実施の形態１の変形例によるレイアウトチェック部４の処理手順について説明する。
【００６９】
図７のステップＳ１で、検査対象選定部１１は、記憶部３に記憶されているレイアウト情報に基づいて検査対象となる電源ピンを選定する。このステップＳ１は図５の場合と同様である。
【００７０】
次のステップＳ２で、検査対象選定部１１は、記憶部３に記憶されているレイアウト情報に基づいて検査対象となるバイパスコンデンサを選定する。このステップＳ２は図５の場合と同様である。
【００７１】
次のステップＳ１１で、検査対象選定部１１は、記憶部３に記憶されているレイアウト情報に基づいて、検査対象の電源ピンへの電源供給経路に設けられた複数の電源プレーンのうちの１つを選定する。
【００７２】
次のステップＳ３で、第１の経路長算出部１２は、記憶部３に記憶されているレイアウト情報に基づいて検査対象の電源ピンからバイパスコンデンサに至る最短の導電経路の経路長Ｌ１を算出する。
【００７３】
次のステップＳ４で、第２の経路長算出部１３は、記憶部３に記憶されているレイアウト情報に基づいて検査対象の電源ピンからステップＳ１１で選定された電源プレーンに至る最短の導電経路の経路長Ｌ２を算出する。
【００７４】
次のステップＳ５で、経路長判定部１５は、ステップＳ３で算出された経路長Ｌ１とステップＳ４で算出された経路長Ｌ２とを比較し、経路長Ｌ１が経路長Ｌ２以下であるという第１の判定条件が成立するか否かを判定する。第１の判定条件が成立している場合（ステップＳ５でＹＥＳ）は、処理をステップＳ１２に進める。第１の判定条件が不成立の場合（ステップＳ５でＮＯ）は、処理をステップＳ６に進める。
【００７５】
ステップＳ６で、評価値算出部１４は、ステップＳ１１で選定された電源プレーンの評価値ＥＶ１を算出する。
【００７６】
次のステップＳ７で、評価値判定部１６は、ステップＳ６で算出した電源プレーンの評価値ＥＶ１が予め設定された基準値以下であるという第２の判定条件が成立しているか否かを判定する。第２の判定条件が成立している場合（ステップＳ７でＹＥＳ）は、処理をステップＳ１２に進める。第２の判定条件が不成立の場合（ステップＳ７でＮＯ）は、次のステップＳ８で、レイアウト判定部１７は、バイパスコンデンサの位置が不適正であり、設計誤りであると判定して処理を終了する。この場合、実際のプリント基板では、ステップＳ１１で選定した電源プレーンのインダクタンスが無視できる程度の大きさであり、その電源プレーン内に高周波ノイズが広がることになる。
【００７７】
電源ピンに接続された全ての電源プレーンについてステップＳ５またはステップＳ７の判定結果がＹＥＳである場合、すなわち、第１、第２の判定条件のいずれかが成立している場合（ステップＳ１２でＹＥＳ）には、設計誤りはないとして処理は終了する。
【００７８】
［実施の形態２］
実施の形態１では、バイパスコンデンサを設けることによって電源プレーンへの高周波ノイズの漏れ出しを防止したレイアウトにおける検査法について説明した。実施の形態２では、電源プレーンにノイズが漏れ出すことを許容し、電源プレーンに流れ出したノイズが電源プレーン以外に漏れ出すことがないように電源プレーンを設計する場合について説明する。この場合も、ノイズを閉じ込めておく電源プレーンの大きさが放射される電磁波ノイズの周波数に関係するため、電源プレーンの大きさを評価する必要がある。電源プレーンの大きさの評価には、実施の形態１の場合と同じ評価値を用いることができる。
【００７９】
図８は、この発明の実施の形態２によるレイアウト検査装置１０１Ａの構成を示すブロック図である。図８のレイアウト検査装置１０１Ａは、レイアウト設計に用いるＣＡＤシステム１０１の一部として構成される。ＣＡＤシステム１０１は、入力部１と、基板レイアウト作成部２と、記憶部３と、レイアウトチェック部４０と、出力部５とを含む。レイアウト検査装置１０１Ａは、ＣＡＤシステム１０１の構成からＣＡＤシステムの本体部分である基板レイアウト作成部２を除いた部分に相当する。図８のレイアウトチェック部４０以外の構成は、図１のＣＡＤシステム１００と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。レイアウトチェック部４０は、たとえば、図９に示すようなプリント基板のレイアウトが適正か否かを判定する。
【００８０】
図９は、図８のレイアウトチェック部４０の検査対象であるプリント基板のレイアウトの具体例を示す図である。図９に示すレイアウトには、ＢＧＡ（Ball  Grid  Array）などの多数のピンを含むＩＣ５１、バイパスコンデンサ５３、配線５４，５９、ビア５５、長方形状の電源プレーン５６，５７、フェライトビーズインダクタ５８が含まれる。
【００８１】
配線５４によって、検査対象であるＩＣ５１の電源ピン５２とバイパスコンデンサ５３の一方の端子とが接続される。バイパスコンデンサ５３の他方の端子はグランドプレーンＧＮＤに接続される。配線５４には、ビア５５を介して電源プレーン５６が接続される。
【００８２】
図９において、電源ピン５２から配線５４を介してバイパスコンデンサ５３に至る最短の導電経路の経路長Ｌ１と、電源ピン５２から配線５４の一部およびビア５５を介して電源プレーン５６に至る最短の導電経路の経路長Ｌ２とを比較すると、経路長Ｌ１のほうが経路長Ｌ２よりも長い。したがって、バイパスコンデンサ５３によって、電源ピン５２から発生した高周波ノイズを電源プレーン５６に漏れ出さないようにすることはできない。しかしながら、バイパスコンデンサ５３は、電源プレーン５６内に高周波ノイズを閉じ込めた際に、高周波ノイズが電源プレーン５６内で共振を繰返すことを抑制するために必要となる。
【００８３】
フェライトビーズインダクタ５８は、ＩＣ５１側の電源プレーン５６と電源側の電源プレーン５７との間に設けられる。電源プレーン５７には、配線５９を介して電源電圧が供給される。電源ピン５２から発生した高周波ノイズはフェライトビーズインダクタ５８の働きにより、電源側の電源プレーン５７に漏れ出すことはなく、電源プレーン５６内に留まる。近年、ＢＧＡなどの端子密度の高いパッケージが増え、電源ピンごとにバイパスコンデンサを設けることが難しくなったため、このような設計が用いられることが多い。
【００８４】
このように電源プレーン５６内に高周波ノイズを閉じ込める設計では、電源プレーン５６に流れる高周波ノイズにより発生する電磁波放射が許容範囲内にあれば、実用上問題とならない。たとえば、情報処理装置等電波障害自主規制協議会（ＶＣＣＩ）によって定められた規格では、１ＧＨｚの周波数までの妨害電波に対して規制が定められている。したがって、１ＧＨｚ以下の周波数の電磁波放射の発生を抑制する必要があるので、電源プレーンの大きさが予め設定された基準値以内に制限される。以下、その理由について詳しく説明する。
【００８５】
電源プレーンに漏れ出したノイズは、電源プレーンの端部で反射を繰り返して共振すると考えられる。この場合、電源プレーンの端部は自由端（共振の腹）となる。したがって、電源プレーンの大きさが大きくなるほど、より低い周波数での共振が可能となり、電源プレーンから放射される電磁波の周波数もより低い周波数まで広がる。そこで、１ＧＨｚ以下の周波数の電磁波放射を抑制するためには、電源プレーンの大きさに関係した前述の評価値を予め設定された基準値以内に抑える必要がある。このとき設定される基準値は、単純な形状の電源プレーンについて電磁波の放射強度の測定または解析を行ない、得られた測定値や解析値に基づいて１ＧＨｚ以下の周波数領域で放射強度が十分に小さいと判断される値に設定される。
【００８６】
再び図８を参照して、レイアウトチェック部４０は、検査対象選定部４１と、評価値算出部４２と、評価値判定部４３と、レイアウト判定部４４とを含む。
【００８７】
検査対象選定部４１は、記憶部３に記憶されているレイアウト情報から検査対象となるＩＣの電源ピンを選定する。たとえば、検査対象の電源ピンは、設計者が入力部１を介して検査対象として指定した複数の電源ピンのうちから、順次、選定される。この場合、検査対象の電源ピンに接続された電源プレーンは、電源ピンと接続された経路を除いて、外部と接続される全ての経路上に高周波ノイズを除去するフェライトビーズインダクタなどのローパスフィルタ部が設けられる。
【００８８】
電源ピンの選定方法として次のような方法を用いてもよい。この方法では、まず、検査対象選定部４１は、記憶部３に記憶されたレイアウト情報から、フェライトビーズインダクタなどのローパスフィルタ部が接続された電源プレーンを抽出する。次に、検査対象選定部４１は、抽出した電源プレーンに接続された電源ピンを、順次、検査対象の電源ピンとして選定する。
【００８９】
評価値算出部４２は、記憶部３に記憶されたレイアウト情報に基づいて、検査対象の電源ピンに接続された電源プレーンの大きさに関係した評価値を算出する。実施の形態１の場合と同様に、電源プレーンの面積や周囲長、あるいは電源プレーンの頂点間の経路長で最長のものを評価値として用いることができる。
【００９０】
評価値判定部４３は、評価値算出部４２で算出した電源プレーンの評価値が予め設定された基準値以下であるという判定条件が成立しているか否かを判定する。
【００９１】
レイアウト判定部４４は、評価値判定部４３の判定結果に基づいてグランドプレーンのレイアウトの適否について判定する。具体的には、レイアウト判定部４４は、上記の判定条件が不成立である場合に、グランドプレーンのレイアウトが不適正であると判定する。
【００９２】
図１０は、図８のレイアウトチェック部４０の処理手順を示すフローチャートである。以下、図８、図１０を参照して、レイアウトチェック部４０の処理手順について総括的に説明する。
【００９３】
図１０のステップＳ２１で、検査対象選定部４１は、記憶部３に記憶されているレイアウト情報に基づいて検査対象となる電源ピンを選定する。
【００９４】
次のステップＳ２２で、評価値算出部４２は、電源プレーンの大きさに関係した評価値ＥＶ２を算出する。
【００９５】
次のステップＳ２３で、評価値判定部４３は、ステップＳ２２で算出した電源プレーンの評価値ＥＶ２が予め設定された基準値以下であるという判定条件が成立しているか否かを判定する。判定条件が成立している場合（ステップＳ２３でＹＥＳ）、レイアウト判定部４４は、レイアウト設計は適正であると判定して処理が終了する。判定条件が成立していない場合（ステップＳ２３でＮＯ）、レイアウト判定部４４は、レイアウト設計が不適正であると判定して（ステップＳ２４）、処理が終了する。
【００９６】
以上のとおり、実施の形態２のレイアウト検査装置１０１Ａは、電源プレーンへの全ての電源供給経路にローパスフィルタ部を設けることによって、ＩＣから漏れ出した高周波ノイズを電源プレーン内に閉じ込めるような設計を行なう場合のレイアウト検査に適用される。この場合、レイアウト検査装置１０１Ａは、実施の形態１と同様の電源プレーンの評価値を用いて電源プレーンのレイアウトの検査を行なう。この結果、ＩＣで発生したノイズを抑制することが可能なレイアウトになっているか否かの検査を従来よりも正確に行なうことができる。
【００９７】
なお、電源プレーンに漏れ出したノイズによる電磁波放射の影響をできるだけ抑制するには、電源プレーンの大きさが小さいほど好ましい。したがって、電源プレーンの評価値を判定する際の基準値は小さいほど好ましい。しかしながら、ＩＣパッケージに複数の電源ピンが設けられている場合には、電源プレーンの大きさが小さいほど、すなわち、電源プレーンの評価値が小さいほど、これら複数の電源ピンから同一の電源プレーンに配線を接続するのが困難になる。このような場合に対処するために、電源プレーンの評価値を判定する際の基準値は、ＩＣチップが配置された領域が大きいほど大きな値に設定されるのが好ましい。
【００９８】
［実施の形態２の変形例１］
図１１は、図８のレイアウトチェック部４０の検査対象であるプリント基板のレイアウトの他の具体例を示す図である。図１１のレイアウトは、フェライトビーズインダクタ５８に代えて配線６１およびバイパスコンデンサ６２を含む点で図９のレイアウトと異なる。その他の点については、図１１のレイアウトは図９のレイアウトと同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【００９９】
図１１に示すように、電源プレーン５６，５７間に接続された配線６１にバイパスコンデンサ６２を直結することによっても、電源ピン５２から発生した高周波ノイズを電源プレーン５６内に閉じ込めることができる。バイパスコンデンサ６２の一端は配線６１に接続され、他端はグランドプレーンＧＮＤに接続される。
【０１００】
［実施の形態２の変形例２］
図１２は、図８のレイアウトチェック部４０の検査対象であるプリント基板のレイアウトのさらに他の具体例を示す図である。図１２のレイアウトでは、電源ピン５２までの電源電圧の経路上に、電源プレーン５６，５７，６３が設けられている。電源プレーン５６，５７間は配線６４で接続され、電源プレーン５７，６３間にフェライトビーズインダクタ５８が設けられる。電源プレーン６３には配線６５を介して電源電圧が供給される。言い換えると、電源ピン５２と電気的に接続された複数の電源プレーン５６，５７への電源供給経路には、高周波ノイズを除去するためのローパスフィルタ部としてのフェライトビーズインダクタ５８が設けられる。図１２のその他の点については図９の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【０１０１】
図１２の場合、電源ピン５２で発生した高周波ノイズは電源プレーン５６に漏れ出し、さらに配線６４を介して電源プレーン５７にも漏れ出す。電源プレーン５７から外部へのノイズの漏れ出しはフェライトビーズインダクタ５８によって阻止される。この結果、電源ピン５２で発生したノイズは、電源プレーン５６，５７の内部に閉じ込められる。
【０１０２】
このように複数の電源プレーン５６，５７内に高周波ノイズが閉じ込められる場合には、複数の電源プレーン５６，５７の各々について電源プレーンの大きさに関係した評価値を算出し、算出した評価値の和が予め設定された前述の基準値以内であるか否かを判定する必要がある。
【０１０３】
具体的に、図８の評価値算出部４２は、評価対象となる複数の電源プレーン５６，５７の各々について電源プレーンの評価値を算出する。評価値判定部４３は、評価値算出部４２で算出した評価値の和が予め設定された基準値以内となる判定条件が成立するか否かを判定する。
【０１０４】
図１３は、図１０のフローチャートを変形した図である。以下、図８、図１３を参照して、実施の形態２の変形例２によるレイアウトチェック部４０の処理手順について説明する。
【０１０５】
図１３のステップＳ３１で、検査対象選定部４１は、記憶部３に記憶されているレイアウト情報に基づいて検査対象となる電源ピンを選定する。
【０１０６】
次のステップＳ３２で、評価値算出部４２は、評価対象となる複数の電源プレーンの各々について、電源プレーン大きさに関係した評価値ＥＶ２を算出する。ここで評価対象となる複数の電源プレーンは、検査対象の電源ピンへの電源電圧の供給経路に設けられ、電源ピンと接続された経路を除いて、外部と接続される全ての経路上に高周波ノイズを除去するためのフェライトビーズインダクタなどのローパスフィルタ部が設けられている。
【０１０７】
次のステップＳ３３で、評価値判定部４３は、ステップＳ３２で算出した各電源プレーンの評価値の和ΣＥＶ２を算出する。
【０１０８】
次のステップＳ３４で、評価値判定部４３は、ステップＳ３３で算出した電源プレーンの評価値の和ΣＥＶ２が予め設定された基準値以下であるという判定条件が成立しているか否かを判定する。この場合の基準値は、図１０のステップＳ２３と同じ値が用いられる。
【０１０９】
判定条件が成立している場合（ステップＳ３４でＹＥＳ）、レイアウト判定部４４は、レイアウト設計は適正であると判定して処理が終了する。判定条件が成立していない場合（ステップＳ３４でＮＯ）、レイアウト判定部４４は、レイアウト設計が不適正であると判定して（ステップＳ３５）、処理は終了する。
【０１１０】
［実施の形態２の変形例３］
電源プレーン内にノイズを閉じ込めた設計を行う際には、電源プレーンの共振周波数が放射される電磁波ノイズの周波数に影響する。このとき、共振周波数は基板形状の他に、電源プレーン上または電源プレーン近傍に配置されたバイパスコンデンサの位置によっても変化する。なぜなら、バイパスコンデンサの位置が共振の節となるからである。
【０１１１】
よって、電源プレーンから放射される電磁波ノイズの周波数について厳密に評価するためには、評価対象の電源プレーン近傍のバイパスコンデンサの位置についての評価をさらに行う必要がある。具体的には、電源プレーンの評価値ＥＶ２が第１の基準値ＲＥＦ１以下であるという第１の判定条件、ならびに、電源プレーン上または電源プレーンの近傍に設けられた２個のバイパスコンデンサ間の最短の導電経路の経路長Ｌ３が第２の基準値ＲＥＦ２以下であるという第２の判定基準が成立するか否かが判定される。そして、第１の判定基準が成立した場合であっても、第２の判定基準が不成立であれば設計誤りと判定される。
【０１１２】
このとき設定される第２の基準値ＲＥＦ２は、単純な形状の電源プレーンにバイパスコンデンサが取り付けられた場合について電磁波の放射強度の測定または解析を行い、得られた測定値や解析値に基づいて１ＧＨｚ以下の周波数領域で放射強度が十分に小さいと判断される値に予め設定される。この場合、電源プレーンの評価値ＥＶ２が大きいほど第２の基準値ＲＥＦ２が小さくなるようにして、低周波成分をより抑制するのが好ましい。以下、具体的な設計支援装置の構成および動作について説明する。
【０１１３】
図１４は、図８のレイアウト検査装置１０１Ａの変形例であるレイアウト検査装置１０２Ａの構成を示すブロック図である。図１４のレイアウトチェック部４０Ａは、経路長算出部４５および経路長判定部４６をさらに含む点で図８のレイアウトチェック部４０と異なる。
【０１１４】
経路長算出部４５は、記憶部３に記憶されたレイアウト情報に基づいて、検査対象の電源プレーンに接続されたバイパスコンデンサ間の最短の導電経路の経路長Ｌ３を算出する。バイパスコンデンサは、検査対象となる電源プレーンに直接接続されていてもよいし、配線を介して接続されていてもよい。
【０１１５】
経路長判定部４６は、経路長算出部４５で算出された経路長Ｌ３が予め設定された基準値ＲＥＦ２以下であるという第２の判定条件が成立しているか否かを判定する。
【０１１６】
レイアウト判定部４４は、第１の判定基準（電源プレーンの評価値ＥＶ２≦第１の基準値ＲＥＦ１）および第２の判定基準（経路長Ｌ３≦第２の基準値ＲＥＦ２）の少なくとも一方が不成立である場合に、レイアウトは不適正であると判定する。
【０１１７】
図１４のその他の点については図８の場合と同様であるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
【０１１８】
図１５は、図１４のレイアウトチェック部４０Ａの検査対象であるプリント基板のレイアウトの具体例を示す図である。図１５は、図９に示すレイアウトから、電源プレーン５６と、ビア５５および配線５４を介して電源プレーン５６に接続されるバイパスコンデンサ５３とを取出して示したものである。図１５のレイアウトは、さらに、電源プレーン５６に接続されたバイパスコンデンサ６７を含む。図１５に示すように、バイパスコンデンサ５３，６７間の最短の導電経路の経路長Ｌ３は、ビア５５からバイパスコンデンサ５３に至る部分の配線５４の長さと、電源プレーン５６上でビア５５とバイパスコンデンサ６７とを結ぶ線分の長さとの和に等しい。
【０１１９】
図１６は、図１４のレイアウトチェック部４０Ａの処理手順を示すフローチャートである。図１６のフローチャートは、図１０のフローチャートにステップＳ４１，Ｓ４２が付加されたものである。以下、図１４、図１６を参照して、レイアウトチェック部４０Ａの処理手順について説明する。
【０１２０】
まず、図１６のステップＳ２１で、検査対象選定部４１は、記憶部３に記憶されているレイアウト情報に基づいて検査対象となる電源ピンを選定する。
【０１２１】
次のステップＳ２２で、評価値算出部４２は、検査対象の電源ピンに接続された電源プレーンに関して、その電源プレーンの大きさに関係した評価値ＥＶ２を算出する。
【０１２２】
次のステップＳ２３で、評価値判定部４３は、ステップＳ２２で算出した電源プレーンの評価値ＥＶ２が予め設定された第１の基準値ＲＥＦ１以下となっているという第１の判定条件が成立しているか否かを判定する。第１の判定条件が成立している場合（ステップＳ２３でＹＥＳ）、ステップＳ４１に処理が進む。第１の判定条件が成立していない場合（ステップＳ２３でＮＯ）、次のステップＳ２４で、レイアウト判定部４４はレイアウト設計は不適正であると判定して、処理が終了する。
【０１２３】
ステップＳ４１で、経路長算出部４５は、検査対象の電源ピンに接続された電源プレーンに関して、その電源プレーンに接続されたバイパスコンデンサ間の最短の導電経路の経路長Ｌ３を、レイアウト情報に基づいて算出する。対象の電源プレーンの接続されたバイパスコンデンサが３個以上あるときは、全てのバイバスコンデンサのペアについて経路長Ｌ３が算出される。
【０１２４】
次のステップＳ４２で、経路長判定部４６はバイパスコンデンサの各ペアについて、ステップＳ４１で算出した経路長Ｌ３が予め設定された第２の基準値ＲＥＦ２以下であるという第２の判定条件が成立しているか否かを判定する。少なくとも１つのバイパスコンデンサのペアについて第２の判定条件が成立している場合（ステップＳ４２でＹＥＳ）、レイアウト判定部４４は、レイアウト設計が適正であると判定して処理は終了する。いずれのバイパスコンデンサのペアについても第２の判定条件が成立していない場合（ステップＳ４２でＮＯ）、次のステップＳ２４で、レイアウト判定部４４はレイアウト設計が不適正であると判定して、処理が終了する。
【０１２５】
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１２６】
１  入力部、２  基板レイアウト作成部、３  記憶部、４，４０，４０Ａ  レイアウトチェック部、５  出力部、１１  検査対象選定部、１２  第１の経路長算出部、１３  第２の経路長算出部、１４  評価値算出部、１５  経路長判定部、１６  評価値判定部、１７  レイアウト判定部、２２  電源ピン、２３  バイパスコンデンサ、２４，２５  電源プレーン、４１  検査対象選定部、４２  評価値算出部、４３  評価値判定部、４４  レイアウト判定部、４５  経路長算出部、４６  経路長判定部、５２  電源ピン、５３，６２，６７  バイパスコンデンサ、５６，５７，６３  電源プレーン、５８  フェライトビーズインダクタ、１００，１０１，１０２  ＣＡＤシステム、１００Ａ，１０１Ａ，１０２Ａ  レイアウト検査装置、ＥＶ１  評価値、ＥＶ２  評価値、Ｌ１  経路長（電源ピンおよびパスコン間）、Ｌ２，Ｌ２ａ，Ｌ２ａ  経路長（電源ピンおよび電源プレーン間）、Ｌ３  経路長（パスコン間）、ＲＥＦ１  第１の基準値、ＲＥＦ２  第２の基準値。
【図１】
2011086168.tif 000006
【図２】
2011086168.tif 000007
【図３】
2011086168.tif 000008
【図４】
2011086168.tif 000009
【図５】
2011086168.tif 000010
【図６】
2011086168.tif 000011
【図７】
2011086168.tif 000012
【図８】
2011086168.tif 000013
【図９】
2011086168.tif 000014
【図１０】
2011086168.tif 000015
【図１１】
2011086168.tif 000016
【図１２】
2011086168.tif 000017
【図１３】
2011086168.tif 000018
【図１４】
2011086168.tif 000019
【図１５】
2011086168.tif 000020
【図１６】
2011086168.tif 000021