(57)【要約】      （修正有）【課題】リフロー処理が行われた際にＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形し、多層配線基板と半導体チップとの間に応力が発生しても、接続の信頼性が低下しない手段を提供する。【解決手段】半導体装置の外部電極部１０は、ランドメタル部２と、半田ボール５と、半田４とを具備している。ランドメタル部２は、基板１上に設けられ、その表面２ａの中央部分に開口部２ｂが設けられる。半田ボール５は、開口部２ｂに形成される。半田４は、ランドメタル部２の表面２ａと開口部２ｂとを覆い、ランドメタル部２と半田ボール５とを固定する。【選択図】図３
2011086854.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられ、その表面の中央部分に開口部が設けられたランドメタル部と、
前記開口部に形成された半田ボールと、
前記ランドメタル部の表面と前記開口部とを覆い、前記ランドメタル部と前記半田ボールとを固定する半田と
を具備する半導体装置の外部電極部。
【請求項２】
前記基板上に設けられ、前記ランドメタル部の周辺部分を覆うソルダーレジスト
を更に具備する請求項１に記載の半導体装置の外部電極部。
【請求項３】
前記半田は、前記開口部の底面部分から前記ソルダーレジストの表面まで達する
請求項２に記載の半導体装置の外部電極部。
【請求項４】
前記開口部の側面部分は窪んでいる
請求項１〜３のいずれかに記載の半導体装置の外部電極部。
【請求項５】
前記開口部の側面部分は、くさび状の構造である
請求項４に記載の半導体装置の外部電極部。
【請求項６】
前記開口部の側面部分は、凹状の構造である
請求項４に記載の半導体装置の外部電極部。
【請求項７】
基板と、
前記基板上に形成され、その半田ボールに回路基板が接続される請求項１〜６のいずれかに記載の外部電極部と
を具備する半導体装置。
【請求項８】
半導体チップ
を更に具備し、
前記基板には、ワイヤにより前記半導体チップのバンプと接続される電極パッドが設けられている
請求項７に記載の半導体装置。
【請求項９】
前記基板は、多層配線基板であり、
前記多層配線基板は、その内部に設けられた内部回路と、前記内部回路からその表面まで延びる配線層とを備え、
前記外部電極部のランドメタル部には前記配線層が接続される
請求項７又は８に記載の半導体装置。
【請求項１０】
基板上にランドメタル部を形成するステップと、
前記基板と前記ランドメタル部上にフォトレジストを覆うステップと、
前記フォトレジストにフォトマスクを介して露光して、前記ランドメタル部の表面の中央部分を露出するステップと、
エッチングを施して、前記ランドメタル部の表面の中央部分に開口部を形成するステップと、
前記フォトレジストを除去するステップと、
前記開口部に半田ボールを形成し、前記ランドメタル部の表面と前記開口部とを覆うように、前記ランドメタル部と前記半田ボールとを半田により固定するステップと
を具備する半導体装置の外部電極部の製造方法。
【請求項１１】
前記フォトレジストを除去するステップの後に、
前記ランドメタル部の周辺部分を覆うように前記基板上にソルダーレジストを形成するステップ
を更に具備する請求項１０に記載の半導体装置の外部電極部の製造方法。
【請求項１２】
前記半田により固定するステップにおいて、
前記半田は、前記開口部の底面部分から前記ソルダーレジストの表面まで達する
請求項１１に記載の半導体装置の外部電極部の製造方法。
【請求項１３】
前記開口部を形成するステップは、
前記開口部の側面部分に窪みが形成されるように、複数種類のエッチングを施すステップ
を含む請求項１０〜１２のいずれかに記載の半導体装置の外部電極部の製造方法。
【請求項１４】
前記複数種類のエッチングを施すステップは、
ウェットエッチングを施すステップと、
その後に、異方性エッチングを施すステップと
を含む請求項１３に記載の半導体装置の外部電極部の製造方法。
【請求項１５】
前記複数種類のエッチングを施すステップは、
異方性エッチングを施すステップと、
その後に、ウェットエッチングを施すステップと
を含む請求項１３に記載の半導体装置の外部電極部の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線基板に半導体チップを実装した半導体及びその製造方法に関する。
【背景技術】
【０００２】
近年、高密度実装が可能な半導体装置として、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージ型半導体装置の重要性が高まっている。
【０００３】
一般に、ＢＧＡパッケージ型半導体装置としては２つの構造が知られている。これらの構造をそれぞれ第１、２従来例のＢＧＡパッケージ型半導体装置と称する。第１従来例のＢＧＡパッケージ型半導体装置（例えば特許文献１、２を参照）は、一般的に用いられ、第２従来例のＢＧＡパッケージ型半導体装置（例えば特許文献３を参照）は、例えば光モジュールに用いられる。
【０００４】
図１は、第１従来例のＢＧＡパッケージ型半導体装置の断面図である。
【０００５】
第１従来例のＢＧＡパッケージ型半導体装置は、半導体チップ（図示しない）と、多層配線基板１０１と、外部電極部１１０とを具備している。
【０００６】
多層配線基板１０１は、内部回路（図示しない）と、銅（Ｃｕ）層である配線層（図示しない）と、電極パッド（図示しない）とを備えている。内部回路は、多層配線基板１０１の内部に設けられている。配線層は、内部回路に接続され、内部回路から多層配線基板の表面まで延びる。電極パッドは、半導体チップのバンプと同一パターンに配列されている。電極パッドと半導体チップのバンプには、ワイヤーボンディングによりワイヤが接続される。
【０００７】
外部電極部１１０は、多層配線基板１０１上に形成される。その外部電極部１１０は、ランドメタル部１０２と、ソルダーレジスト１０３と、半田ボール１０５と、半田１０４とを具備している。
【０００８】
ランドメタル部１０２は、多層配線基板１０１上に設けられ、配線層（Ｃｕ層）に接続されている。ソルダーレジスト１０３は、多層配線基板１０１上に設けられ、ランドメタル部１０２の周辺部分を覆っている。半田ボール１０５は、ランドメタル部１０２の表面１０２ａに形成されている。半田１０４は、ランドメタル部１０２の表面１０２ａを覆い、ランドメタル部１０２と半田ボール１０５とを固定する。半田ボール１０５には、回路基板（図示しない）が接続される。
【０００９】
第１従来例のＢＧＡパッケージ型半導体装置の外部電極部１１０の製造方法について説明する。
【００１０】
まず、パターンニングにより多層配線基板１０１上にランドメタル部１０２を形成する（ランドメタル部形成処理）。
【００１１】
次に、多層配線基板１０１とランドメタル部１０２上にフォトレジストを覆う（フォトレジスト被覆処理）。
【００１２】
次に、フォトレジストにフォトマスクを介して露光して、ランドメタル部１０２の表面１０２ａの中央部分を露出する（露光処理）。
【００１３】
次に、フォトレジストを除去する（フォトレジスト除去処理）。
【００１４】
次に、ランドメタル部１０２の周辺部分を覆うように多層配線基板１０１上にソルダーレジスト１０３を塗布する（ソルダーレジスト形成処理）。
【００１５】
その後、フラックスを使用したリフロー処理を施す。具体的には、ランドメタル部１０２の表面１０２ａにフラックスを塗布し、ランドメタル部１０２の表面１０２ａからソルダーレジスト１０３の表面まで達するように、半田１０４を流入し、半田ボール１０５を搭載する。その後、リフロー処理を施す。次にフラックスを除去する水洗処理を行う。これにより、ランドメタル部１０２と半田ボール１０５とが半田１０４により固定される。
【００１６】
図２は、第２従来例のＢＧＡパッケージ型半導体装置の断面図である。
【００１７】
第２従来例のＢＧＡパッケージ型半導体装置の外部電極部１２０は、多層配線基板１０１と、ランドメタル部１０２と、半田マスク１０６と、半田ボール１０５と、半田１０４とを具備している。即ち、ソルダーレジスト１０３に代えて、半田マスク１０６を具備している。半田マスク１０６は、ランドメタル部１０２の周辺部分を覆う。
【００１８】
第２従来例のＢＧＡパッケージ型半導体装置の外部電極部１２０の製造方法では、第１従来例におけるソルダーレジスト形成処理に代えて、半田マスク形成処理が実行される。
【００１９】
まず、上述のランドメタル部形成処理、フォトレジスト被覆処理、露光処理、フォトレジスト除去処理が実行される。
【００２０】
次に、スパッタ法で例示される真空工程により、ランドメタル部１０２の周辺部分を覆うように半田マスク１０６が形成される（半田マスク形成処理）。半田マスク１０６としては、シリコン酸化膜が用いられる。
【００２１】
その後、フラックスを使用したリフロー処理を施す。具体的には、ランドメタル部１０２の表面１０２ａにフラックスを塗布し、半田マスク１０６の下に入り込むように、半田１０４を流入し、半田ボール５を搭載する。その後、リフロー処理を施す。次にフラックスを除去する水洗処理を行う。これにより、ランドメタル部１０２と半田ボール１０５とが半田１０４により固定される。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００１−２３０３３９号公報
【特許文献２】特開２０００−２５２６１４号公報
【特許文献３】特開平６−１２０２２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
第１、２従来例のＢＧＡパッケージ型半導体装置では、以下の問題点がある。
【００２４】
その問題点として、第１、２従来例のＢＧＡパッケージ型半導体装置では、回路基板に実装する際に行われる加熱処理（リフロー処理）において、多層配線基板と半導体チップとの間に応力（せん断応力）が発生し、ＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形することで接続の信頼性が低下する。その理由として、多層配線基板は、有機性材料として、比較的安価で、且つ、スルーホール形成の加工性に優れたガラスエポキシ系基材で形成されるが、ガラスエポキシ系基材と半導体チップとの熱膨張係数の差が大きいためである。このように、線膨張係数の差に起因するせん断応力を十分に考慮する必要がある。
【課題を解決するための手段】
【００２５】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２６】
本発明の半導体装置の外部電極部（１０）は、ランドメタル部（２）と、半田ボール（５）と、半田（４）とを具備している。ランドメタル部（２）は、基板（１）上に設けられ、その表面（２ａ）の中央部分に開口部（２ｂ）が設けられる。半田ボール（５）は、開口部（２ｂ）に形成される。半田（４）は、ランドメタル部（２）の表面（２ａ）と開口部（２ｂ）とを覆い、ランドメタル部（２）と半田ボール（５）とを固定する。
【発明の効果】
【００２７】
以上により、本発明では、従来の問題点を解決する。
【００２８】
即ち、第１、２従来例では、半田（１０４）がランドメタル部（１０２）の表面（１０２ａ）にしか覆ってない構造である。このため、第１、２従来例では、その問題点として、回路基板に実装する際に行われるリフロー処理において、多層配線基板と半導体チップとの間に応力（せん断応力）が発生し、ＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形することで接続の信頼性が低下する。
【００２９】
これに対して、本発明では、半田（４）がランドメタル部（２）の表面（２ａ）と開口部（２ｂ）とを覆う構造である。このように、本発明では、リフロー処理が行われた際にＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形したとしても、第１、２従来例に比べて接続の信頼性が向上しているため、上記の問題点を解決する。
【図面の簡単な説明】
【００３０】
【図１】図１は、第１従来例のＢＧＡパッケージ型半導体装置の断面図である。
【図２】図２は、第２従来例のＢＧＡパッケージ型半導体装置の断面図である。
【図３】図３は、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置の断面図である。
【図４】図４は、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置の外部電極部１０の製造方法を示すフローチャートである。
【図５Ａ】図５Ａは、フォトレジスト被覆処理、露光処理、エッチング処理を説明するための図であり、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置の断面図である。
【図５Ｂ】図５Ｂは、フォトレジスト被覆処理、露光処理、エッチング処理を説明するための図であり、図５Ａのランドメタル部２単体を上から見た図である。
【図６】図６は、エッチング処理を説明するための図であり、図４の外部電極部１０の断面図である。
【図７】図７は、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置の断面図である。
【図８】図８は、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置の外部電極部１０の製造方法を示すフローチャートである。
【発明を実施するための形態】
【００３１】
以下に添付図面を参照して、本発明の実施形態による半導体装置として、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージ型半導体装置について詳細に説明する。
【００３２】
（第１実施形態）
図３は、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置の断面図である。
【００３３】
本発明の第１実施形態によるＢＧＡパッケージ型半導体装置は、半導体チップ（図示しない）と、多層配線基板１と、外部電極部１０とを具備している。
【００３４】
多層配線基板１は、内部回路（図示しない）と、銅（Ｃｕ）層である配線層（図示しない）と、電極パッド（図示しない）とを備えている。内部回路は、多層配線基板１の内部に設けられている。配線層は、内部回路に接続され、内部回路から多層配線基板の表面まで延びる。電極パッドは、半導体チップのバンプと同一パターンに配列されている。電極パッドと半導体チップのバンプには、ワイヤーボンディングによりワイヤが接続される。
【００３５】
外部電極部１０は、多層配線基板１上に形成される。その外部電極部１０は、ランドメタル部２と、ソルダーレジスト３と、半田ボール５と、半田４とを具備している。
【００３６】
ランドメタル部２は、多層配線基板１上に設けられ、配線層（Ｃｕ層）に接続され、その表面２ａの中央部分に開口部２ｂが設けられている。ソルダーレジスト３は、多層配線基板１上に設けられ、ランドメタル部２の周辺部分を覆う。半田ボール５は、開口部２ｂに形成されている。半田４は、ランドメタル部２の表面２ａと開口部２ｂとを覆い、ランドメタル部２と半田ボール５とを固定する。半田ボール５には、回路基板（図示しない）が接続される。
【００３７】
図４は、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置の外部電極部１０の製造方法を示すフローチャートである。図５Ａ、５Ｂは、フォトレジスト被覆処理、露光処理、エッチング処理を説明するための図であり、図５Ａは、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置の断面図であり、図５Ｂは、図５Ａのランドメタル部２単体を上から見た図である。図６は、エッチング処理を説明するための図であり、図４の外部電極部１０の断面図である。
【００３８】
まず、パターンニングにより多層配線基板１上にランドメタル部２を形成する（ステップＳ１；ランドメタル部形成処理）。
【００３９】
次に、図５Ａに示されるように、多層配線基板１とランドメタル部２上にフォトレジスト７を覆う（ステップＳ２；フォトレジスト被覆処理）。
【００４０】
次に、図５Ａに示されるように、フォトレジスト７にフォトマスクを介して露光して、ランドメタル部２の表面２ａの中央部分を露出する（ステップＳ３；露光処理）。
【００４１】
次に、図５Ａ、５Ｂに示されるように、エッチングを施して、ランドメタル部２の表面２ａの中央部分に開口部２ｂを形成する（ステップＳ４；エッチング処理）。
【００４２】
エッチング処理において、開口部２ｂの側面部分に窪みが形成されるように、複数種類のエッチングを施す。
【００４３】
まず、塩化第２銅や塩化第２鉄をエッチング液としたウェットエッチングを施す（ステップＳ１１；ウェットエッチング処理）。その後に、ＲＩＥ（リアクティブイオンエッチング）装置により異方性エッチングを施す（ステップＳ１２；異方性エッチング処理）。ＲＩＥ装置の中ではエッチングガスのイオン衝突により、エッチング膜とフォトレジスト７がエッチングされる。そのときに発生する反応生成物は真空排気されるが、一部はエッチング側面に付着するので、側面保護膜として横方向のエッチングを阻止する。このため、開口部２ｂの側面部分は、その窪み構造として、図６に示されるようなくさび状に形成される。
【００４４】
次に、フォトレジスト７を除去する（ステップＳ５；フォトレジスト除去処理）。
【００４５】
次に、ランドメタル部２の周辺部分を覆うように多層配線基板１上にソルダーレジスト３を塗布する（ステップＳ６；ソルダーレジスト形成処理）。
【００４６】
その後、フラックスを使用したリフロー処理を施す（ステップＳ７）。具体的には、ランドメタル部２の表面２ａと開口部２ｂとにフラックスを塗布し、開口部２ｂの底面部分からソルダーレジスト３の表面まで達するように、半田４を流入し、半田ボール５を搭載する。その後、リフロー処理を施す。次にフラックスを除去する水洗処理を行う。これにより、ランドメタル部２と半田ボール５とが半田４により固定される。
【００４７】
以上の説明により、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、従来の問題点を解決する。
【００４８】
即ち、第１、２従来例のＢＧＡパッケージ型半導体装置では、半田１０４がランドメタル部１０２の表面１０２ａにしか覆ってなく、半田１０４がランドメタル部１０２の表面１０２ａからソルダーレジスト１０３又は半田マスク１０６の表面までしか達しない構造である。このため、第１、２従来例のＢＧＡパッケージ型半導体装置では、その問題点（第１の問題点と称する）として、半田の厚みが足りない場合、回路基板に実装する際に行われるリフロー処理において、多層配線基板と半導体チップとの間に応力（せん断応力）が発生し、ＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形することで接続の信頼性が低下する。
【００４９】
これに対して、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、半田４がランドメタル部２の表面２ａと開口部２ｂとを覆う構造である。これにより、本発明では、リフロー処理が行われた際にＢＧＡパッケージ型半導体装置が凸ないし凹の形状に変形したとしても、第１、２従来例に比べて接続の信頼性が向上している。更に、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、開口部２ｂの底面部分からソルダーレジスト３の表面まで達する構造である。これにより、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、第１、２従来例に比べてランドメタル部と半田ボールとの接着強度が増している。このように、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、第１、２従来例に比べて、接続の信頼性が向上し、ランドメタル部と半田ボールとの接着強度が増すため、第１の問題点を解決する。
【００５０】
また、第１、２従来例のＢＧＡパッケージ型半導体装置では、他の問題点（第２の問題点と称する）として、ランドメタル部と半田ボールとの接着強度が足りない場合、半導体集積回路を梱包状態にして搬送するときに生じる衝撃により、半田ボールがＢＧＡパッケージ型半導体装置から離脱する（ボール落ちが発生する）可能性がある。
【００５１】
これに対して、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、上述の構造により、第１、２従来例に比べてランドメタル部と半田ボールとの接着強度が増すため、第２の問題点を解決する。
【００５２】
また、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、ランドメタル部２の開口部２ｂの側面部分の構造をくさび状にしている。これにより、フラックスを使用したリフロー処理にて半田ボール５を形成する際に、ランドメタル部２と半田ボール５との接着強度が増す。このように、本発明の第１実施形態によるＢＧＡパッケージ型半導体装置では、第１、２従来例に比べてランドメタル部と半田ボールとの接着強度が増すため、第１、２の問題点を解決する。
【００５３】
（第２実施形態）
図７は、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置の断面図である。図８は、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置の外部電極部１０の製造方法を示すフローチャートである。第２実施形態では、第１実施形態と重複する説明を省略する。
【００５４】
まず、ステップＳ１〜Ｓ３が実行される。即ち、上述のランドメタル部形成処理、フォトレジスト被覆処理、露光処理が実行される。
【００５５】
次に、エッチングを施して、ランドメタル部２の表面２ａの中央部分に開口部２ｂを形成する（ステップＳ４；エッチング処理）。
【００５６】
エッチング処理において、開口部２ｂの側面部分に窪みが形成されるように、複数種類のエッチングを施す。
【００５７】
まず、ＲＩＥ（リアクティブイオンエッチング）装置により異方性エッチングを施す（ステップＳ１２；異方性エッチング処理）。ＲＩＥ装置の中ではエッチングガスのイオン衝突により、エッチング膜とフォトレジスト７がエッチングされる。そのときに発生する反応生成物は真空排気されるが、一部はエッチング側面に付着するので側面保護膜として横方向のエッチングを阻止する。その後に、塩化第２銅や塩化第２鉄をエッチング液としたウェットエッチングを施す（ステップＳ１１；ウェットエッチング処理）。その結果、開口部２ｂの側面部分は、その窪み構造として、図７に示されるような凹状に形成される。
【００５８】
次に、ステップＳ５〜Ｓ７が実行される。即ち、上述のフォトレジスト除去処理、ソルダーレジスト形成処理、リフロー処理が実行される。
【００５９】
以上の説明により、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置では、第１実施形態と同様に、第１、２従来例に比べてランドメタル部と半田ボールとの接着強度が増すため、第１、２の問題点を解決する。
【００６０】
また、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置では、ランドメタル部２の開口部２ｂの側面部分の構造を凹状にしている。これにより、フラックスを使用したリフロー処理にて半田ボール５を形成する際に、ランドメタル部２と半田ボール５との接着強度が増す。このように、本発明の第２実施形態によるＢＧＡパッケージ型半導体装置では、第１、２従来例に比べてランドメタル部と半田ボールとの接着強度が増すため、第１、２の問題点を解決する。
【符号の説明】
【００６１】
１    多層配線基板、
２    ランドメタル部、
２ａ    表面、
２ｂ    開口部、
３    ソルダーレジスト、
４    半田、
５    半田ボール、
７    フォトレジスト、
１０    外部電極部、
１０１    多層配線基板、
１０２    ランドメタル部、
１０２ａ    表面、
１０３    ソルダーレジスト、
１０４    半田、
１０５    半田ボール、
１０６    半田マスク、
１０７    フォトレジスト、
１１０    外部電極部、
１２０    外部電極部
【図１】
2011086854.tif 000003
【図２】
2011086854.tif 000004
【図３】
2011086854.tif 000005
【図４】
2011086854.tif 000006
【図５Ａ】
2011086854.tif 000007
【図５Ｂ】
2011086854.tif 000008
【図６】
2011086854.tif 000009
【図７】
2011086854.tif 000010
【図８】
2011086854.tif 000011