(57)【要約】【課題】表示装置のトランジスタを駆動する電圧をより安定的に制御する駆動回路を提供する。【解決手段】クロック信号ＶｉがＨｉｇｈになると、出力Ｇｉ−４によりトランジスタＴ５が導通していることから容量Ｃ１の一方の電極の電位がＨｉｇｈとなり、いわゆるブートストラップにより他方の電極側であるトランジスタＴ５のゲート電位はより押し上げられ、出力ＧｉはＨｉｇｈとなる。この後３水平同期期間経過後の書込み期間に、データ信号線Ｄ１〜Ｄｍに各画素の階調値に基づくデータ信号電圧が印加され、出力Ｇｉの立ち下がりにより、印加された階調値に基づく電圧が画素に保持される。【選択図】図４
2011085663.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号線にトランジスタを導通させるアクティブ信号を順に出力する表示装置の駆動回路であって、
前記複数の信号線にそれぞれ接続された複数の出力回路を備え、
前記複数の出力回路は、それぞれ前記表示装置の４水平同期期間の間、前記アクティブ信号の出力を継続する、ことを特徴とする駆動回路。
【請求項２】
前記複数の出力回路は、
前記複数の出力回路のうちのひとつである一の出力回路と、
前記出力回路の出力タイミングより４水平同期期間前のタイミングで出力が行われている先行出力回路と、を有し、
前記出力回路には、前記出力回路の出力を前記アクティブ信号を出力するためのタイミング信号として、前記先行出力回路の出力が入力されている、ことを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記複数の出力回路は、
前記複数の出力回路のうちのひとつである一の出力回路と、
前記出力回路の出力タイミングより４水平同期期間後のタイミングで出力が行われている後続出力回路と、を有し、
前記出力回路には、前記出力回路の出力をネガティブ信号を出力するためのタイミング信号として、前記後続出力回路の出力が入力されている、ことを特徴とする請求項１に記載の駆動回路。
【請求項４】
前記複数の出力回路に対して前記表示装置の表示領域を挟んで対向して配置され、前記複数の信号線にそれぞれ接続された複数のネガティブ信号出力回路を更に備え、
前記複数のネガティブ信号回路は、それぞれ対応する前記複数の出力回路の前記アクティブ信号の出力を入力し、前記入力から４水平同期期間後のタイミングにおいて、前記入力した端子にネガティブ信号を出力する、ことを特徴とする請求項１に記載の駆動回路。
【請求項５】
前記入力された前記アクティブ信号の電位は、保持され、前記ネガティブ信号を出力するタイミングにおいて、前記ネガティブ信号を出力させるスイッチとなるトランジスタのゲートに印加される、ことを特徴とする請求項４に記載の駆動回路。
【請求項６】
画面に複数の画素を有する表示装置であって、
請求項１〜４のいずれか一項に記載の駆動回路と、
前記複数の画素のそれぞれに配置され、階調値に基づく電圧を前記複数の画素の各々に導く画素トランジスタと、を備え、
前記駆動回路の一の出力は、前記画面の１ライン分の前記画素トランジスタのゲート線に接続されている、ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路及びその駆動回路を用いた表示装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。また、有機ＥＬ表示装置（ＯＬＥＤ）、電界放出ディスプレイ装置（ＦＥＤ）なども、表示装置として知られている。
【０００３】
液晶表示装置は、２つの基板の間に封じ込められた液晶組成物の配向を、電界を変化させることにより変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置である。
【０００４】
このような液晶表示装置を含め、所定の階調値に対応する電圧を画面の各画素に印加する表示装置では、各画素に階調値に対応する電圧を印加するための画素トランジスタが配置されている。一般に、画面の１ライン分の画素トランジスタのゲート線は一つの信号線（「走査線」という。）に接続され、この走査線は、シフトレジスタと呼ばれる駆動回路により、各ライン毎に順にトランジスタを導通させるアクティブ信号を出力するように制御されている。
【０００５】
特許文献１には、このようなシフトレジスタのうち、各ラインのアクティブ／非アクティブが安定して制御されるシフトレジスタの一例が示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−９５１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
液晶表示装置を始めとする表示装置は、昨今の画面の高精細化により、一つの水平同期期間が短くなる傾向にある。例えば、フレーム周波数６０Ｈｚの場合で、ゲート線８１６本の場合では水平同期期間は２０．４μｓであるが、ゲート線９７６本となった場合には１７．１μｓとなる。このように水平同期期間がより短い場合には、シフトレジスタの一出力が、画面の１ライン分のすべての画素のトランジスタのゲート線を十分な電位にする時間がなく、不十分な電位のまま階調電圧等が印加される恐れがある。ゲート線の電位が不十分な電位のまま階調電圧が印加された場合には、ソース・ドレイン間が十分導通されないため、階調値に対応する電位が各画素に伝わらず、結果として画質劣化を招くこととなる。
【０００８】
本発明は、上述の事情を鑑みてされたものであり、表示装置の画素トランジスタを駆動する電圧をより安定的に制御する駆動回路及びその駆動回路を用いた表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の駆動回路は、複数の信号線にトランジスタを導通させるアクティブ信号を順に出力する表示装置の駆動回路であって、前記複数の信号線にそれぞれ接続された複数の出力回路を備え、前記複数の出力回路は、それぞれ前記表示装置の４水平同期期間の間、前記アクティブ信号の出力を継続する、ことを特徴とする駆動回路である。
【００１０】
ここで、アクティブ信号とは、トランジスタのゲートに入力された際に、トランジスタのソース・ドレイン間を導通させる電位の信号を意味し、ＮＭＯＳ型のトランジスタの場合にはＨｉｇｈ電位の信号であり、ＰＭＯＳ型のトランジスタの場合にはＬｏｗ電位の信号を意味する。一方、ネガティブ信号は、トランジスタのソース・ドレイン間を遮断させるゲート信号を意味する。
【００１１】
また、本発明の駆動回路は、前記複数の出力回路は、前記複数の出力回路のうちのひとつである一の出力回路と、前記出力回路の出力タイミングより４水平同期期間前のタイミングで出力が行われている先行出力回路と、を有し、前記出力回路には、前記出力回路の出力を前記アクティブ信号を出力するためのタイミング信号として、前記先行出力回路の出力が入力されている、とすることができる。
【００１２】
また、本発明の駆動回路は、前記複数の出力回路は、前記複数の出力回路のうちのひとつである一の出力回路と、前記出力回路の出力タイミングより４水平同期期間後のタイミングで出力が行われている後続出力回路と、を有し、前記出力回路には、前記出力回路の出力をネガティブ信号を出力するためのタイミング信号として、前記後続出力回路の出力が入力されている、とすることができる。
【００１３】
また、本発明の駆動回路は、前記複数の出力回路に対して前記表示装置の表示領域を挟んで対向して配置され、前記複数の信号線にそれぞれ接続された複数のネガティブ信号出力回路を更に備え、前記複数のネガティブ信号回路は、それぞれ対応する前記複数の出力回路の前記アクティブ信号の出力を入力し、前記入力から４水平同期期間後のタイミングにおいて、前記入力した端子にネガティブ信号を出力する、とすることができる。
【００１４】
また、本発明の駆動回路は、前記入力された前記アクティブ信号の電位は、保持され、前記ネガティブ信号を出力するタイミングにおいて、前記ネガティブ信号を出力させるスイッチとなるトランジスタのゲートに印加される、とすることができる。
【００１５】
本発明の表示装置は、画面に複数の画素を有する表示装置であって、上述の駆動回路のうちのいずれかの駆動回路と、前記複数の画素のそれぞれに配置され、階調値に基づく電圧を前記複数の画素の各々に導く画素トランジスタと、を備え、前記駆動回路の一の出力は、前記画面の１ライン分の画素トランジスタのゲート線に接続されている、ことを特徴とする表示装置である。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係る液晶表示装置について概略的に示す図である。
【図２】図１の液晶表示パネルの構成について示す図である。
【図３】垂直駆動回路及び走査信号線について概略的に示す図である。
【図４】信号出力回路の回路構成について示す図である。
【図５】図４の信号出力回路の動作のタイミングチャートである。
【図６】図４のＬｏｗ固定回路部の動作のタイミングチャートである。
【図７】Ｌｏｗ信号出力回路の回路構成について示す図である。
【図８】図６のＬｏｗ信号出力回路の動作のタイミングチャートである。
【図９】垂直駆動回路及び走査信号線について概略的に示す図である。
【図１０】信号出力回路の回路構成について示す図である。
【図１１】図９の信号出力回路の動作のタイミングチャートである。
【発明を実施するための形態】
【００１７】
以下、本発明の第１及び第２実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
［第１実施形態］
図１には、本発明の一実施形態に係る液晶表示装置１００が概略的に示されている。この図に示されるように、液晶表示装置１００は、上フレーム１１０及び下フレーム１２０に挟まれるように固定された液晶表示パネル２００及び不図示のバックライト装置等から構成されている。
【００１９】
図２には、図１の液晶表示パネル２００の構成が示されている。液晶表示パネル２００は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板２３０とカラーフィルタ基板２２０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板２３０には、垂直駆動回路２４０により制御される走査信号線Ｇ１〜Ｇｎ、及び駆動ＩＣ（Integrated Circuit）２５０により制御されるデータ信号線Ｄ１〜Ｄｍが張り巡らされ、これらの信号線は、液晶表示装置１００の画素を形成している。なお、液晶表示パネル２００は、その表示の解像度に対応する数の画素を有するが、図が煩雑になるのを避けるため、図２では簡略化して示している。
【００２０】
図３は、垂直駆動回路２４０及び、垂直駆動回路２４０により駆動される走査信号線Ｇ１〜Ｇｎについて概略的に示す図である。垂直駆動回路２４０は、表示領域２６０を挟んで２カ所にあり、それぞれ信号出力回路２４１とＬｏｗ信号出力回路２４２とを有している。表示領域２６０の一方の側の信号出力回路２４１は、走査信号線Ｇｉ（ｉ＝１〜ｎ）を介して他方の側のＬｏｗ信号出力回路２４２に接続されている。
【００２１】
図４は、信号出力回路２４１の回路構成について示す図であり、図５は、図４の信号出力回路２４１の動作のタイミングチャートである。図４に示されるように、信号出力回路２４１は、主駆動回路部２４１ＡとＬｏｗ固定回路部２４１Ｂとに分けられる。
【００２２】
主駆動回路部２４１Ａの動作について説明する。ここで、Ｖｉはクロック信号、ＶＳＴはスタート信号を表し、ＶＧＰＬの電位はＬｏｗに固定され、ＶＧＰＨはＨｉｇｈに固定されている。これらの信号はいずれも外部から入力される。また、図５の時刻ｔは４Ｈ（４水平同期期間）ごとに記されている。
【００２３】
主駆動回路部２４１Ａは、まず、図５の時刻ｔ２のタイミングにおいて、出力Ｇｉの４水平駆動期間前の出力である出力Ｇｉ−４がＨｉｇｈになると、この出力Ｇｉ−４はトランジスタＴ７Ａのゲートに入力されているため、トランジスタＴ７Ａが導通することによりノードＮ２はＶＧＰＬに接続されＬｏｗとなる。また、この出力Ｇｉ−４は、ダイオード接続されたトランジスタＴ１にも入力されているため、これに接続されたノードＮ１はＨｉｇｈとなり、容量Ｃ１に電位差を生じさせると共に、トランジスタＴ５を導通させる。ノードＮ１はトランジスタＴ４のゲート信号にもなっているため、ノードＮ２はトランジスタＴ４によってもＶＧＰＬと接続され、Ｌｏｗとなる。
【００２４】
次に、時刻ｔ３において、クロック信号ＶｉがＨｉｇｈになると、トランジスタＴ５が導通していることから容量Ｃ１の一方の電極の電位がＨｉｇｈとなり、いわゆるブートストラップにより他方の電極側であるトランジスタＴ５のゲート電位はより押し上げられる。これにより、出力ＧｉのＨｉｇｈは確定される。この時刻ｔ３から３Ｈ（３水平同期期間）経過後の書込み期間Ｗに、データ信号線Ｄ１〜Ｄｍに各画素の階調値に基づくデータ信号電圧が印加され、後述する時刻ｔ４の出力Ｇｉの立ち下がりにより、印加された階調値に基づく電圧が画素に保持される。したがって、３Ｈ（３水平同期期間）ある充電期間にゲート電圧を十分に上げることができる。
【００２５】
時刻ｔ４において、クロック信号ＶｉがＬｏｗとなると、出力ＧｉもＬｏｗとなるが、これを確定させるため、同じ時刻ｔ４においてＨｉｇｈになった出力Ｇｉ＋４をトランジスタＴＧ及びトランジスタＴ９のゲートに入力して、トランジスタＴＧ及びトランジスタＴ９を導通させ、出力Ｇｉ及びノードＮ１をそれぞれＶＧＰＬに接続し、出力Ｇｉ及びノードＮ１を共にＬｏｗとしている。
【００２６】
一方、同じ時刻ｔ４のタイミングでＨｉｇｈになるクロック信号Ｖｉ＋４をトランジスタＴ３のゲートに入力し、トランジスタＴ３を導通させることにより、ノードＮ２をＶＧＰＨに接続させ、ノードＮ２をＨｉｇｈとする。このノードＮ２のＨｉｇｈは後述するＬｏｗ固定回路部２４１Ｂに入力される。
【００２７】
Ｌｏｗ固定回路部２４１Ｂには、後述するように、それぞれ２Ｖ（２垂直同期期間）で反転する交流信号ＶＧＬ＿ＡＣ１、ＶＧＬ＿ＡＣ１Ｂ、ＶＧＬ＿ＡＣ２及びＶＧＬ＿ＡＣ２Ｂが入力されているが、図５のタイミングチャートでは、ＶＧＬ＿ＡＣ１がＨｉｇｈであり、ＶＧＬ＿ＡＣ２がＬｏｗである２Ｖ（２垂直同期期間）中の一部期間について示されている。この図５において、Ｈｉｇｈのゲート信号を入力しているトランジスタＴＡ１及びトランジスタＴＡ４は導通し、Ｌｏｗのゲート信号を入力しているトランジスタＴＡ３及びトランジスタＴＡ２は非導通である。ここで、時刻ｔ４においてＨｉｇｈになっているノードＮ２の信号は導通しているトランジスタＴＡ１を通り、トランジスタＴ２及びトランジスタＴ６のゲートに入力され、これらのトランジスタを導通させる。このトランジスタＴ２及びトランジスタＴ６は、Ｌｏｗ信号であるＶＧＬ＿ＡＣ２と、ノードＮ１及び出力Ｇｉをそれぞれ接続する。
【００２８】
図６にはＬｏｗ固定回路部２４１Ｂの動作のタイミングチャートが示されている。図６に示されるように、Ｌｏｗ固定回路部２４１Ｂには、それぞれ２Ｖ（２垂直同期期間）で反転する交流信号ＶＧＬ＿ＡＣ１、ＶＧＬ＿ＡＣ１Ｂ、ＶＧＬ＿ＡＣ２及びＶＧＬ＿ＡＣ２Ｂが入力され、ＶＧＬ＿ＡＣ２はＶＧＬ＿ＡＣ１の反転信号であり、ＶＧＬ＿ＡＣ２ＢはＶＧＬ＿ＡＣ１Ｂの反転信号である。切り替わりのタイミングは、図６に示されるように少しずつずらし、ノードＮ１及び出力ＧｉをＬｏｗ固定の信号（ＶＧＬ＿ＡＣ１等）に接続され続けるようにしている。このように、導通させ続けるトランジスタをトランジスタＴ２とＴ２Ａとで切り替えたり、トランジスタＴ６とＴ６Ａとで切り替えたりして分散させることにより、トランジスタの閾値電圧のシフトを低減することができる。
【００２９】
図７は、Ｌｏｗ信号出力回路２４２の回路構成について示す図であり、図８は、図７のＬｏｗ信号出力回路２４２の動作のタイミングチャートを示す図である。表示領域２６０を介して信号出力回路２４１とは反対側のＬｏｗ信号出力回路２４２では、信号出力回路２４１により出力ＧｉがＨｉｇｈに設定されると、出力Ｇｉはダイオード接続のトランジスタＴＣ１に入力され、ノードＮＣ１をＨｉｇｈにすると共に、容量Ｃ４に電位差を生じさせる。引き続き、クロックＶｉ＋４がＨｉｇｈになるタイミングで、ゲート信号にクロックＶｉ＋４が入力されたトランジスタＴＣ３は導通し、ノードＮＣ２はＨｉｇｈとなる。ノードＮＣ２がＨｉｇｈになると、トランジスタＴＣ２が導通し、出力ＧｉとＬｏｗ信号であるＶＧＬとが接続され、出力ＧｉにはＬｏｗが出力される。その後、クロックＶｉ＋８がＨｉｇｈになると、クロックＶｉ＋８がゲートに入力されたトランジスタＴＣ４及びトランジスタＴＣ５が導通し、ノードＮＣ１及びノードＮＣ２とＬｏｗ信号であるＶＧＬとが接続され、トランジスタＴＣ２が非導通となる。
【００３０】
以上述べたように、本実施形態によれば、ノードＮ１がトランジスタＴ５を導通させる期間をより長い４Ｈ（４水平同期期間）としているため、階調電圧の書き込みのタイミングにおいて、各画素トランジスタのゲート電位を十分なＨｉｇｈ電位とし、各画素トランジスタのゲート電圧をより安定的に制御することができる。これにより、各画素に適正な階調電圧を印加させることができ、表示品質を高めることができる。
【００３１】
また、本実施形態によれば、表示領域の一方の片側回路で、クロックＶｉ−４、Ｖｉ及びＶｉ＋４の３種類のクロックを使用し、他方の片側回路で、クロックＶｉ−２、Ｖｉ＋２及びＶｉ＋６の３種類のクロックを使用しているため、計６種類のより少ないクロック配線数とすることができる。
【００３２】
また、本実施形態によれば、表示領域の両側から各画素トランジスタのゲート電位をＬｏｗにする回路を備えているため、信号のなまりが少なく、遅れることなく各画素トランジスタのゲート電位を下げることができる。これにより、入力されたソース・ドレイン間電位を適切なタイミングで確定させ、表示品質を高めることができる。
【００３３】
また、本実施形態のＬｏｗ信号出力回路によれば、Ｌｏｗ信号を出力させるトランジスタのゲート信号には、入力されたＨｉｇｈ信号を利用しているため、電力の消費を抑えることができる。
【００３４】
［第２実施形態］
本発明の一実施形態である第２実施形態について説明する。第２実施形態に係る液晶表示装置及び液晶表示パネルの構成は、垂直駆動回路２４０が垂直駆動回路３４０になっている他は、第１実施形態に係る図１の液晶表示装置１００及び図２の液晶表示パネル２００と同様であるため、重複する説明を省略する。
【００３５】
図９は、垂直駆動回路３４０及び、垂直駆動回路３４０により駆動される走査信号線Ｇ１〜Ｇｎについて概略的に示す図である。垂直駆動回路３４０は、第１実施形態の垂直駆動回路２４０と同様に、表示領域２６０を挟んで２カ所にあり、それぞれ信号出力回路３４１と、第１実施形態と同じ回路であるＬｏｗ信号出力回路２４２とを有している。表示領域２６０の一方の側の信号出力回路３４１は、走査信号線Ｇｉ（ｉ＝１〜ｎ）を介して他方の側のＬｏｗ信号出力回路２４２に接続されている。
【００３６】
図１０は、信号出力回路３４１の回路構成について示す図であり、図１１は、図１０の信号出力回路３４１の動作のタイミングチャートである。まず、信号出力回路３４１の動作について説明する。ここで、第１の実施形態と同様に、Ｖｉはクロック信号、ＶＳＴはスタート信号を表し、ＶＧＰＬの電位はＬｏｗに固定され、ＶＧＰＨはＨｉｇｈに固定されている。これらの信号はいずれも外部から入力される。また、図１１の時刻ｔは４Ｈ（４水平同期期間）ごとに記されている。
【００３７】
信号出力回路３４１は、まず、図１１の時刻ｔ２のタイミングにおいて、出力Ｇｉの４水平駆動期間前の出力である出力Ｇｉ−４がＨｉｇｈになると、この出力Ｇｉ−４はトランジスタＴ７Ａのゲートに入力されているため、トランジスタＴ７Ａが導通することによりノードＮ２はＶＧＰＬに接続されＬｏｗとなる。また、この出力Ｇｉ−４は、ダイオード接続されたトランジスタＴ１にも入力されているため、これに接続されたノードＮ１はＨｉｇｈとなり、容量Ｃ１に電位差を生じさせると共に、トランジスタＴ５を導通させる。ノードＮ１はトランジスタＴ４のゲート信号にもなっているため、ノードＮ２はトランジスタＴ４によってもＶＧＰＬと接続されＬｏｗにされる。
【００３８】
次に、時刻ｔ３において、クロック信号ＶｉがＨｉｇｈになると、トランジスタＴ５が導通していることから容量Ｃ１の一方の電極の電位がＨｉｇｈとなり、いわゆるブートストラップにより他方の電極側であるトランジスタＴ５のゲート電位はより押し上げられる。これにより、出力ＧｉのＨｉｇｈは確定される。この時刻ｔ３の３Ｈ（３水平同期期間）経過後の書込み期間Ｗに、データ信号線Ｄ１〜Ｄｍに各画素の階調値に基づくデータ信号電圧が印加され、後述する時刻ｔ４のＧｉの立ち下がりにより、印加された階調値に基づく電圧が画素に保持される。したがって、３Ｈ（３水平同期期間）ある充電期間にゲート電圧を十分に上げることができる。
【００３９】
時刻ｔ４において、クロック信号ＶｉがＬｏｗとなると、出力ＧｉもＬｏｗとなるが、これを確定させるため、同じ時刻ｔ４においてＨｉｇｈになった出力Ｇｉ＋４をトランジスタＴＧ及びトランジスタＴ９のゲートに入力して、トランジスタＴＧ及びトランジスタＴ９を導通させ、出力Ｇｉ及びノードＮ１をそれぞれＶＧＰＬに接続し、出力Ｇｉ及びノードＮ１を共にＬｏｗとしている。
【００４０】
一方、同じ時刻ｔ４のタイミングでＨｉｇｈになるクロック信号Ｖｉ＋４をトランジスタＴ３のゲートに入力し、トランジスタＴ３を導通させることにより、ノードＮ２をＶＧＰＨに接続させ、ノードＮ２をＨｉｇｈとする。ノードＮ２は、トランジスタＴ６のゲートに入力され、トランジスタＴ６を導通させることにより、出力ＧｉとＬｏｗ信号であるＶＧＰＬを接続させる。
【００４１】
Ｌｏｗ信号出力回路２４２は、図６に示された第１実施形態のＬｏｗ信号出力回路２４２と同一であり、説明を省略する。
【００４２】
以上述べたように、本実施形態によれば、第１実施形態と同様に、ノードＮ１がトランジスタＴ５を導通させる期間をより長い４Ｈ（４水平同期期間）としているため、階調電圧の書き込みのタイミングにおいて、各画素トランジスタのゲート電位を十分なＨｉｇｈ電位とし、各画素トランジスタのゲート電圧をより安定的に制御することができる。これにより、各画素に適正な階調電圧を印加させることができ、表示品質を高めることができる。
【００４３】
また、本実施形態によれば、第１実施形態と同様に、表示領域の一方の片側回路で、クロックＶｉ−４、Ｖｉ及びＶｉ＋４の３種類のクロックを使用し、他方の片側回路で、クロックＶｉ−２、Ｖｉ＋２及びＶｉ＋６の３種類のクロックを使用しているため、計６種類のより少ないクロック配線数とすることができる。
【００４４】
また、本実施形態によれば、第１実施形態と同様に、表示領域の両側から各画素トランジスタのゲート電位をＬｏｗにする回路を備えているため、信号のなまりが少なく、遅れることなく各画素トランジスタのゲート電位を下げることができる。これにより、入力されたソース・ドレイン間電位を適切なタイミングで確定させ、表示品質を高めることができる。
【００４５】
なお、上述の各実施形態においては、Ｈｉｇｈ信号をアクティブ信号として、ゲートに入力することで、ソース・ドレイン間が導通するＮＭＯＳ型のトランジスタとしたが、Ｌｏｗ信号をアクティブ信号として、ゲートに入力することによりソース・ドレイン間が導通するＰＭＯＳ型のトランジスタとしてもよい。
【００４６】
また、上述の各実施形態の液晶表示装置は、ＩＰＳ（In-Plane Switching）方式、ＶＡ（Vertically Aligned）方式及びＴＮ（Twisted Nematic）方式のいずれの方式の液晶表示装置であっても適用することができる。また、液晶表示装置に限らず、有機ＥＬ表示装置、電界放出ディスプレイ装置（ＦＥＤ）及び駆動回路としてシフトレジスタを用いるその他の表示装置に用いることができる。
【符号の説明】
【００４７】
１００  液晶表示装置、１１０  上フレーム、１２０  下フレーム、２００  液晶表示パネル、２２０  カラーフィルタ基板、２３０  ＴＦＴ基板、２４０  垂直駆動回路、２４１  信号出力回路、２４１Ａ  主駆動回路部、２４１Ｂ  Ｌｏｗ固定回路部、２４２  Ｌｏｗ信号出力回路、２５０  駆動ＩＣ、２６０  表示領域、３４０  垂直駆動回路、３４１  信号出力回路。
【図１】
2011085663.tif 000003
【図２】
2011085663.tif 000004
【図３】
2011085663.tif 000005
【図４】
2011085663.tif 000006
【図５】
2011085663.tif 000007
【図６】
2011085663.tif 000008
【図７】
2011085663.tif 000009
【図８】
2011085663.tif 000010
【図９】
2011085663.tif 000011
【図１０】
2011085663.tif 000012
【図１１】
2011085663.tif 000013