(57)【要約】【課題】画像や寿命が劣化することなく、電子シャッタ走査を後幕メカシャッタの高速動作に合わせることができる撮像装置を提供する。【解決手段】本発明の撮像装置の固体撮像素子は、複数の光電変換部が１つの電荷検出部を共用する多画素１セル方式の撮像領域、撮像領域から行単位で信号電荷を読み出す行選択読み出し部、及び行単位で光電変換部をリセットする行選択リセット部を備える。本発明の撮像装置は、電子シャッタにより露光時間が制御される第１モードと、電子シャッタとメカニカルシャッタにより露光時間が制御される第２モードとを有し、第１モードに比べて第２モードの方が、光電変換部のリセットに寄与する電圧が高くなる。【選択図】図２
2011029942.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子と、露光終了を制御するメカニカルシャッタとを備え、前記固体撮像素子の電子シャッタにより第１露光時間が制御される第１モードと、前記電子シャッタと前記メカニカルシャッタにより第２露光時間が制御される第２モードとを有する撮像装置であって、
前記固体撮像素子は、
複数の光電変換部、前記光電変換部の各々に一方の端子が接続され、前記光電変換部で生成された信号電荷を読み出して転送する複数の転送スイッチ、前記転送スイッチの各々の他方の端子に接続され、前記転送スイッチから転送される前記信号電荷を検出保持する電荷検出部、前記電荷検出部に接続され、前記電荷検出部で検出保持された前記信号電荷を増幅して出力する増幅出力部、及び、一方の端子が前記電荷検出部に接続され、他方の端子に供給されたリセット電圧を前記電荷検出部へ供給するリセットスイッチを備えた単位セルが行列状に配置されてなる撮像領域と、
列ごとに設けられ、各列の前記増幅出力部に共通に接続し、前記増幅出力部から出力される前記信号電荷を垂直方向へ転送する複数の垂直信号線と、
前記各垂直信号線に共通に接続し、前記垂直信号線から転送された前記信号電荷を水平方向へ転送する信号処理部と、
行単位で前記光電変換部から前記信号電荷を読み出すための第１信号および第２信号をそれぞれ前記転送スイッチおよび前記リセットスイッチへ供給する行選択読み出し部と、
行単位で前記光電変換部をリセットするための第３信号および第４信号をそれぞれ前記転送スイッチおよび前記リセットスイッチへ供給する行選択リセット部と、を備え、
前記第１モードにおける第１リセット走査時に比べて前記第２モードにおける第２リセット走査時の方が、前記第３信号および前記第４信号を前記転送スイッチおよび前記リセットスイッチへ供給する期間が短く、且つ前記光電変換部のリセットに寄与する電圧が高くなる
ことを特徴とする撮像装置。
【請求項２】
前記行選択リセット部から前記転送スイッチへ供給される前記第３信号の電圧を制御する転送スイッチ印加電圧制御部を備え、前記転送スイッチ印加電圧制御部は、前記第２リセット走査時における、前記光電変換部のリセットに寄与する電圧である前記第３信号の電圧を、前記第１リセット走査時に比べて高くすることを特徴とする請求項１記載の撮像装置。
【請求項３】
前記行選択リセット部から前記リセットスイッチへ供給される前記第４信号の電圧を制御するリセットスイッチ印加電圧制御部と、前記リセットスイッチの前記他方の端子に供給される前記リセット電圧を制御するリセット電圧制御部とを備え、前記リセットスイッチ印加電圧制御部および前記リセット電圧制御部はそれぞれ、前記第２リセット走査時における前記第４信号の電圧および前記リセット電圧を、前記第１リセット走査時に比べて高くすることで、前記第２リセット走査時における、前記光電変換部のリセットに寄与する電圧である前記電荷検出部の電圧を、前記第１リセット走査時に比べて高くすることを特徴とする請求項１記載の撮像装置。
【請求項４】
前記垂直信号線の電圧を制御する垂直信号線昇圧部を備え、前記垂直信号線昇圧部は、前記第２リセット走査時における前記垂直信号線の電圧を、前記第１リセット走査時に比べて高くすることで、前記第２リセット走査時における、前記光電変換部のリセットに寄与する電圧である前記電荷検出部の電圧を、前記第１リセット走査時に比べて高くすることを特徴とする請求項１記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ型固体撮像素子等の固体撮像素子を用いた撮像装置に関する。
【背景技術】
【０００２】
固体撮像素子を用いた撮像装置は、「カメラ」と呼ばれる専用機だけでなく、様々な分野に普及している。例えば、携帯電話やパソコンにもカメラ機能として追加されるようになってきた。一方で、ハイエンドカメラとしての一眼レフカメラが、その市場を近年急速に拡大している。
【０００３】
一眼レフカメラは、同じ光学設計を前提として一連の交換レンズを使用できること等が特徴であり、カメラによる画作りを楽しむことを追求した製品仕様になっているが、一方で、そのサイズや重量が大きいことがさらなる市場拡大の足枷になっている。
【０００４】
例えば、一眼レフカメラは、メカニカルシャッタ（以下、メカシャッタと称す。）を使用した幕シャッタによって露光を制御することが特徴の一つであるが、先幕シャッタと後幕シャッタの両方にメカシャッタを用いると、機構が大きくなる等の問題が起こる。そこで、露光開始を決定する先幕シャッタについては、メカシャッタを使用せずに、固体撮像素子の電子シャッタを利用する一眼レフカメラが提案されている。このような一眼レフカメラは、電子シャッタを先幕シャッタとして用いるとき、画素リセットの走査を後幕メカシャッタの走行パターンに対応させる。以下、先幕シャッタとして利用するときの電子シャッタを先幕電子シャッタと称し、先幕シャッタ以外の通常の電子シャッタを通常電子シャッタと称す。通常電子シャッタは、例えばカメラビューモード等の動画モードにおいて実行される。電子シャッタは、画素から信号電荷を排出して、画素を初期化する機能である。つまり、電子シャッタにより、画素がリセットされる。
【０００５】
ところで、メカシャッタは、通常電子シャッタに比べて、１行当たりの通過時間が短い。そのため、画素リセット走査をメカシャッタの走行パターンに対応させる先幕電子シャッタでは、通常電子シャッタの場合に比べてリセット動作を高速動作させる必要がある。このようにリセット動作を高速化すると、リセット動作期間が短くなり、画素に蓄積された信号電荷を十分にリセットできないことがある。信号電荷が十分にリセットされないと、撮像された画像に残像等による画像異常が発生する。
【０００６】
この先幕シャッタに電子シャッタを使用した場合に発生する残像の対策として、リセット動作期間を複数行で重畳させることで、各行で十分なリセット動作期間を確保する方法が提案されている（例えば、特許文献１参照。）。この従来の技術について、図１６を用いて説明する。
【０００７】
図１６（ａ）に示すように、１行目用の転送信号ＰＴＸ１は、垂直走査信号ＰＶの１行目用のパルスの立ち上がりエッジに同期してローレベルからハイレベルへ遷移する信号となっている。同様に、２行目以降の転送信号ＰＴＸ２等も、垂直走査信号ＰＶの２行目用のパルス以降の各パルスの立ち上がりエッジに同期してローレベルからハイレベルへ遷移する信号となっている。これにより、上の行の画素から下の行の画素へと順次にリセット動作が開始される（図１６（ｃ）の曲線１０１参照。）。
【０００８】
また、図１６（ｂ）に示すように、１行目用の転送信号ＰＴＸ１は、垂直走査信号ＰＶの１行目用のパルスの立ち上がりエッジに同期してハイレベルからローレベルへ遷移する信号となっている。同様に、２行目以降の転送信号ＰＴＸ２等も、垂直走査信号ＰＶの２行目用のパルス以降の各パルスの立ち上がりエッジに同期してハイレベルからローレベルへ遷移する信号となっている。これにより、上の行の画素から下の行の画素へと順次にリセット動作が完了する（図１６（ｃ）の曲線１０２参照。）。各行の画素の信号電荷蓄積動作は、リセット動作が完了することで開始し、メカシャッタにより遮光されることで終了する（図１６（ｃ）の曲線１０３参照。）。
【０００９】
上述のようにリセット動作期間の開始と終了を制御することにより、リセット動作期間を複数行で重畳させることが可能となり、メカシャッタの走行パターンに応じて電子シャッタを速く走査させても、各画素を十分にリセットすることができるため、残像の弊害が生じる可能性を低くすることができる。
【００１０】
また、従来より、画素読み出し信号および画素リセット信号の電圧を、使用する電源電圧よりも昇圧して、画像の輝度ムラを抑制する方法が広く用いられている（例えば、特許文献２参照。）。図１７に示すように、昇圧回路２０１を設けて、使用する電源電圧を昇圧して得られた出力電圧Ｖｃｈｐを、画素読み出し信号および画素リセット信号の電圧として、画素部２０２を駆動するドライブ回路２０３へ供給することにより、画素読み出し信号および画素リセット信号の電圧を、使用する電源電圧以上に充分に昇圧させて、充分な信号電荷の排出を行っている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特許第４０６５９７９号公報
【特許文献２】特開２００８−０４２２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、複数の光電変換部が１つの電荷検出部を共用する多画素１セル方式と呼ばれる構成の固体撮像素子が存在する。多画素１セル方式によれば、１画素当たりのトランジスタ数を削減することが可能となり、決められた画素サイズに対し光電変換部の割合を大きくできる。よって、多画素１セル方式は感度の向上に適している。この多画素１セル方式の固体撮像素子において、電子シャッタを先幕シャッタとして用いる際に、以下の問題が起こる。
【００１３】
多画素１セル方式の固体撮像素子では、画素から信号電荷を読み出すとき、光電変換部ごとに信号電荷が読み出される。一方、画素をリセットするときには、セル内の光電変換部が同時にリセットされる。そのため、上記したようにリセット動作期間を複数行で重畳させたとしても、リセットされた光電変換部と信号電荷が読み出された光電変換部との間で状態差が生じ、その状態差に起因して撮像時にノイズが発生する。
【００１４】
また、画素読み出し信号および画素リセット信号の電圧を、使用する電源電圧よりも昇圧した場合、高電圧が常時、固体撮像素子に供給される。そのため、固体撮像素子を構成するトランジスタに常時、高電圧が印加されるので、固体撮像素子の寿命劣化や、最悪の場合、破壊の原因となる。
【００１５】
本発明は、上記した問題に鑑み、固体撮像素子が多画素１セル方式であっても、画像や寿命が劣化することなく、先幕電子シャッタの走査を後幕のメカシャッタの高速動作に合わせることができる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明の撮像装置は、固体撮像素子と、露光終了を制御するメカニカルシャッタとを備え、前記固体撮像素子の電子シャッタにより第１露光時間が制御される第１モードと、前記電子シャッタと前記メカニカルシャッタにより第２露光時間が制御される第２モードとを有する撮像装置であって、前記固体撮像素子は、複数の光電変換部、前記光電変換部の各々に一方の端子が接続され、前記光電変換部で生成された信号電荷を読み出して転送する複数の転送スイッチ、前記転送スイッチの各々の他方の端子に接続され、前記転送スイッチから転送される前記信号電荷を検出保持する電荷検出部、前記電荷検出部に接続され、前記電荷検出部で検出保持された前記信号電荷を増幅して出力する増幅出力部、及び、一方の端子が前記電荷検出部に接続され、他方の端子に供給されたリセット電圧を前記電荷検出部へ供給するリセットスイッチを備えた単位セルが行列状に配置されてなる撮像領域と、列ごとに設けられ、各列の前記増幅出力部に共通に接続し、前記増幅出力部から出力される前記信号電荷を垂直方向へ転送する複数の垂直信号線と、前記各垂直信号線に共通に接続し、前記垂直信号線から転送された前記信号電荷を水平方向へ転送する信号処理部と、行単位で前記光電変換部から前記信号電荷を読み出すための第１信号および第２信号をそれぞれ前記転送スイッチおよび前記リセットスイッチへ供給する行選択読み出し部と、行単位で前記光電変換部をリセットするための第３信号および第４信号をそれぞれ前記転送スイッチおよび前記リセットスイッチへ供給する行選択リセット部と、を備え、前記第１モードにおける第１リセット走査時に比べて前記第２モードにおける第２リセット走査時の方が、前記第３信号および前記第４信号を前記転送スイッチおよび前記リセットスイッチへ供給する期間が短く、且つ前記光電変換部のリセットに寄与する電圧が高くなることを特徴とする。
【００１７】
本発明の撮像装置において、前記行選択リセット部から前記転送スイッチへ供給される前記第３信号の電圧を制御する転送スイッチ印加電圧制御部を備え、前記転送スイッチ印加電圧制御部が、前記第２リセット走査時における、前記光電変換部のリセットに寄与する電圧である前記第３信号の電圧を、前記第１リセット走査時に比べて高くしてもよい。
【００１８】
また、本発明の撮像装置において、前記行選択リセット部から前記リセットスイッチへ供給される前記第４信号の電圧を制御するリセットスイッチ印加電圧制御部と、前記リセットスイッチの前記他方の端子に供給される前記リセット電圧を制御するリセット電圧制御部とを備え、前記リセットスイッチ印加電圧制御部および前記リセット電圧制御部がそれぞれ、前記第２リセット走査時における前記第４信号の電圧および前記リセット電圧を、前記第１リセット走査時に比べて高くすることで、前記第２リセット走査時における、前記光電変換部のリセットに寄与する電圧である前記電荷検出部の電圧を、前記第１リセット走査時に比べて高くしてもよい。
【００１９】
また、本発明の撮像装置において、前記垂直信号線の電圧を制御する垂直信号線昇圧部を備え、前記垂直信号線昇圧部が、前記第２リセット走査時における前記垂直信号線の電圧を、前記第１リセット走査時に比べて高くすることで、前記第２リセット走査時における、前記光電変換部のリセットに寄与する電圧である前記電荷検出部の電圧を、前記第１リセット走査時に比べて高くしてもよい。
【発明の効果】
【００２０】
本発明の好ましい形態によれば、多画素１セル方式の固体撮像素子において、電子シャッタを先幕シャッタに活用しても、画像劣化や寿命劣化を抑制することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１に係る撮像装置の一構成例を示す図
【図２】本発明の実施の形態１に係る固体撮像素子の一構成例を示す図
【図３】本発明の実施の形態１に係る画素部および負荷回路の一構成例を示す図
【図４】本発明の実施の形態１に係る撮像装置の画素読み出し動作を説明するためのタイミング図
【図５】本発明の実施の形態１に係る撮像装置の通常電子シャッタ動作を説明するためのタイミング図
【図６】本発明の実施の形態１に係る撮像装置の先幕電子シャッタおよび後幕メカシャッタの動作の概要を説明するためのタイミング図
【図７】本発明の実施の形態１に係る撮像装置の先幕電子シャッタ動作を説明するためのタイミング図
【図８】本発明の実施の形態２に係る撮像装置の一構成例を示す図
【図９】本発明の実施の形態２に係る固体撮像素子の一構成例を示す図
【図１０】本発明の実施の形態２に係る撮像装置の先幕電子シャッタ動作を説明するためのタイミング図
【図１１】本発明の実施の形態３に係る撮像装置の一構成例を示す図
【図１２】本発明の実施の形態３に係る固体撮像素子の一構成例を示す図
【図１３】本発明の実施の形態３に係るＦＤＵＰ回路の一構成例を示す図
【図１４】本発明の実施の形態３に係るＦＤＵＰ回路の動作を説明するためのタイミング図
【図１５】本発明の実施の形態３に係る撮像装置の先幕電子シャッタ動作を説明するためのタイミング図
【図１６】従来の撮像装置における画素リセット走査のタイミング図
【図１７】従来の固体撮像素子の構成図
【発明を実施するための形態】
【００２２】
以下、本発明の撮像装置に係る各実施の形態について、図面を参照して説明する。但し、先行して説明した要素については同一の符号を付して、適宜説明を省略する。以下で説明する撮像装置は、例えば一眼レフカメラ等として使用される。
【００２３】
（実施の形態１）
図１は本発明の実施の形態１に係る撮像装置の一構成例を示す図である。図１に示すように、この撮像装置１は、光学系２、固体撮像素子３、タイミング発生部４、Ａ／Ｄ変換部５、画像信号処理部６、および制御部７からなる。
【００２４】
光学系２は、レンズ８と後幕メカシャッタ９を備える。レンズ８は、被写体からの光を集光して、固体撮像素子３の撮像領域上に画像イメージを形成する。後幕メカシャッタ９は、レンズ８と固体撮像素子３との間の光路上に位置し、静止画撮像モードにおいて、露光の終了、すなわち信号電荷蓄積動作の終了を制御する。
【００２５】
固体撮像素子３は、複数の光電変換部やＭＯＳトランジスタ等を含む単位セルが行列状に配置されてなる撮像領域を有し、タイミング発生部４から供給されるタイミング信号により信号電荷の読み出しや露光等を制御する。固体撮像素子３については、詳細を後述する。
【００２６】
Ａ／Ｄ変換部５は、固体撮像素子３において生成された画像信号に対してＡ／Ｄ変換を実行して、デジタル画像信号を生成する。画像信号処理部６は、Ａ／Ｄ変換部５において生成されたデジタル画像信号に対して、ガンマ補正処理や、色補間処理、空間補間処理、オートホワイトバランス処理等を実行する。画像信号処理部６には、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）等を用いることができる。画像信号処理部６は、ＪＰＥＧなどの圧縮フォーマットへの変換処理や、メモリへの記録処理、カメラが備える画面に画像を表示させる表示用信号の生成処理などを実行する場合もある。
【００２７】
制御部７は、図示しないユーザＩ／Ｆで指定された各種の設定に従って、この撮像装置１全体の動作を制御する。ユーザＩ／Ｆには、リアルタイムに指示を行うものも含まれる。リアルタイムに指示を行うユーザＩ／Ｆには、例えばズーム倍率変更ボタンやレリーズボタン等がある。例えばズーム倍率変更ボタンによりズーム倍率の変更が指示されると、制御部７は、レンズ８のズーム倍率変更の制御を行う。また例えば、レリーズボタンにより撮像が指示されると、制御部７は、後幕メカシャッタ９の走行や固体撮像素子３の画素リセット走査等の制御を行う。制御部７には、マイクロコンピュータ等を用いることができる。
【００２８】
制御部７には、転送スイッチ印加電圧制御部である転送トランジスタ印加電圧制御部１０が設けられている。転送トランジスタ印加電圧制御部１０は、各画素に対して設けられた転送トランジスタの制御端子に印加する印加電圧を制御する。
【００２９】
続いて、固体撮像素子３の構成について説明する。図２は固体撮像素子３の一構成例を示す図である。図２に示すように、固体撮像素子３は、画素部１１、負荷回路１２、電子シャッタ用走査回路１３、画素読み出し用走査回路１４、マルチプレクサ回路１５、選択トランジスタ印加電圧生成回路（ＨＶＳＥＬ生成回路）１６ａ、リセットトランジスタ印加電圧生成回路（ＨＶＲＳ生成回路）１６ｂ、転送トランジスタ印加電圧生成回路（ＨＶＴＲ生成回路）１６ｃ、信号処理部１７、水平走査回路１８、および出力アンプ１９を備える。
【００３０】
画素部１１は、複数の光電変換部が１個の電荷検出部を共有する多画素１セル方式で構成されている。ここでは、２画素１セル方式を例に説明する。２画素１セル方式では、１つの単位セル内に２個の光電変換部が含まれる。画素部１１には単位セルが行列状に配置されており、この画素部１１が撮像領域となる。なお、本発明は、２画素１セル方式の固体撮像素子に限定して適用されるものではなく、１つの単位セル内に２画素以上含まれる構成の固体撮像素子に適用することができる。
【００３１】
画素部１１と負荷回路１２の一構成例を図３に示す。図３に示すように、１つの単位セル２０は、垂直方向に隣接して並置されている２個の光電変換部２１と、２個の光電変換部２１のそれぞれに対して設けられた転送トランジスタ２２と、２個の光電変換部２１に共用される電荷検出部２３と、増幅トランジスタ２４と、リセットトランジスタ２５と、選択トランジスタ２６を備える。
【００３２】
光電変換部２１は、入射光量に応じた信号電荷を発生する。光電変換部２１には、例えばフォトダイオード等を用いることができる。転送トランジスタ２２は、転送スイッチの一例であり、光電変換部２１に一方の端子が接続され、光電変換部２１で生成された信号電荷を読み出して転送する。ここでは、転送スイッチがＮ型ＭＯＳトランジスタである場合を例に説明する。
【００３３】
電荷検出部２３は、転送トランジスタ２２の各々の他方の端子に接続され、転送トランジスタ２２から転送される信号電荷を検出保持する。増幅トランジスタ２４は、増幅出力部の一例であり、電荷検出部２３に接続され、電荷検出部２３で検出保持された信号電荷を増幅して出力する。具体的には、増幅トランジスタ２４は、一方の端子にリセット電圧ＶＤＤＣＥＬＬが供給され、制御端子が電荷検出部２３に接続されており、電荷検出部２３の電圧変化に応じた電圧を他方の端子から出力する。ここでは、増幅出力部がＮ型ＭＯＳトランジスタである場合を例に説明する。
【００３４】
リセットトランジスタ２５は、リセットスイッチの一例であり、一方の端子が電荷検出部２３に接続され、他方の端子に供給されたリセット電圧ＶＤＤＣＥＬＬを電荷検出部２３へ供給する。ここでは、リセットスイッチがＮ型ＭＯＳトランジスタである場合を例に説明する。
【００３５】
選択トランジスタ２６は、選択スイッチの一例であり、一方の端子が増幅トランジスタ２４の他方の端子に接続され、他方の端子が垂直信号線２７に接続されている。選択トランジスタ２６により、増幅トランジスタ２５から垂直信号線２７への信号電荷の転送が制御される。ここでは、選択スイッチがＮ型ＭＯＳトランジスタである場合を例に説明する。
【００３６】
垂直信号線２７は、列ごとに設けられ、各列に配置されている複数の増幅トランジスタ２４に、選択トランジスタ２６を介して共通に接続し、増幅トランジスタ２４が出力する信号電荷を垂直方向へ転送する。
【００３７】
負荷回路１２は、列ごとに配置された負荷トランジスタ２８からなる。負荷トランジスタ２８は増幅トランジスタ２４とソースフォロワ回路を構成する。したがって、負荷回路１２により、垂直信号線２７へ信号電荷を出力する出力部の出力インピーダンスを低くすることができる。負荷トランジスタ２８の制御端子には負荷電圧ＬＯＡＤＣＥＬＬが供給される。すなわち、負荷トランジスタ２８のオンおよびオフは負荷電圧ＬＯＡＤＣＥＬＬにより制御される。ここでは、負荷回路がＮ型ＭＯＳトランジスタからなる場合を例に説明する。
【００３８】
図２に戻る。電子シャッタ用走査回路１３は、画素部１１に対して行選択信号を順次生成して、画素リセット走査を制御する。画素読み出し用走査回路１４も同様に、画素部１１に対して行選択信号を順次生成して、画素読み出し走査を制御する。図２に示すＯＵＴ１、ＯＵＴ２等は、それぞれ画素部１１の１行目、２行目等を選択する行選択信号である。
【００３９】
マルチプレクサ回路１５は、行選択動作を制御する信号（ＳＥＬ／ＥＳＥＬ）や、画素読み出し動作を制御する信号（ＲＳＣＥＬＬ／ＴＲＡＮＳ）、電子シャッタ動作を制御する信号（ＥＲＳＣＥＬＬ／ＥＴＲＡＮＳ）に応じて、画素部１１へ制御パルスＳＥＬＯＵＴや、制御パルスＲＳＯＵＴ、制御パルスＴＲＯＵＴを供給する。
【００４０】
図２において、画素読み出し用選択パルスＳＥＬは行選択動作のタイミングを制御するパルスである。画素読み出し用画素リセットパルスＲＳＣＥＬＬは、画素読み出し動作時における電荷検出部２３へのリセット電圧ＶＤＤＣＥＬＬの供給タイミングを制御するパルスである。画素読み出し用画素読み出しパルスＴＲＡＮＳは、画素読み出し動作時における、光電変換部２１から電荷検出部２３への信号電荷の転送タイミングを制御するパルスである。電子シャッタ用選択パルスＥＳＥＬは行選択動作のタイミングを制御するパルスである。電子シャッタ用画素リセットパルスＥＲＳＣＥＬＬは、電子シャッタ動作時における電荷検出部２３へのリセット電圧ＶＤＤＣＥＬＬの供給タイミングを制御するパルスである。電子シャッタ用画素読み出しパルスＥＴＲＡＮＳは、電子シャッタ動作時における、光電変換部２１から電荷検出部２３への信号電荷の転送タイミングを制御するパルスである。
【００４１】
マルチプレクサ回路１５は、２行毎に配置されている選択トランジスタ２６に制御パルスＳＥＬＯＵＴを供給する第１マルチプレクサ回路１５ａ、２行毎に配置されているリセットトランジスタ２５に制御パルスＲＳＯＵＴを供給する第２マルチプレクサ回路１５ｂ、１行毎に配置されている転送トランジスタ２２に制御パルスＴＲＯＵＴを供給する第３マルチプレクサ回路１５ｃで構成されている。第１マルチプレクサ回路１５ａと第２マルチプレクサ回路１５ｂは共に２行毎に配置されており、第３マルチプレクサ回路１５ｃは１行毎に配置されている。
【００４２】
制御パルスＳＥＬＯＵＴは、選択トランジスタ２６の制御端子へ供給され、選択トランジスタ２６のオンおよびオフを制御する。この制御パルスＳＥＬＯＵＴにより、垂直信号線２７へ信号電荷を転送するセル２０が選択される。
【００４３】
制御パルスＲＳＯＵＴは、リセットトランジスタ２５の制御端子へ供給され、リセットトランジスタ２５のオンおよびオフを制御する。この制御パルスＲＳＯＵＴにより、電荷検出部２３へのリセット電圧ＶＤＤＣＥＬＬの供給が制御される。
【００４４】
制御パルスＴＲＯＵＴは、転送トランジスタ２２の制御端子へ供給され、転送トランジスタ２２のオンおよびオフを制御する。この制御パルスＴＲＯＵＴにより、電荷検出部２３への信号電荷の転送が行単位で制御される。
【００４５】
第１マルチプレクサ回路１５ａは、電子シャッタ用走査回路１３または画素読み出し用走査回路１４からの行選択信号ＯＵＴ、および画素読み出し用選択パルスＳＥＬまたは電子シャッタ用選択パルスＥＳＥＬに応じて、制御パルスＳＥＬＯＵＴを生成する論理回路である。具体的には、１段目の第１マルチプレクサ回路１５ａは、電子シャッタ用走査回路１３または画素読み出し用走査回路１４からの行選択信号ＯＵＴ１〜２、および画素読み出し用選択パルスＳＥＬまたは電子シャッタ用選択パルスＥＳＥＬに応じて、１段目のセル２０の選択トランジスタ２６に対して制御パルスＳＥＬＯＵＴ１を生成する。２段目の第１マルチプレクサ回路１５ａも同様に、電子シャッタ用走査回路１３または画素読み出し用走査回路１４からの行選択信号ＯＵＴ３〜４、および画素読み出し用選択パルスＳＥＬまたは電子シャッタ用選択パルスＥＳＥＬに応じて、２段目のセル２０の選択トランジスタ２６に対して制御パルスＳＥＬＯＵＴ２を生成する。制御パルスＳＥＬＯＵＴのＨｉ電圧は、ＨＶＳＥＬ生成回路１６ａにより制御される。
【００４６】
第２マルチプレクサ回路１５ｂは、電子シャッタ用走査回路１３または画素読み出し用走査回路１４からの行選択信号ＯＵＴ、および画素読み出し用画素リセットパルスＲＳＣＥＬＬまたは電子シャッタ用画素リセットパルスＥＲＳＣＥＬＬに応じて制御パルスＲＳＯＵＴを生成する論理回路である。具体的には、１段目の第２マルチプレクサ回路１５ｂは、電子シャッタ用走査回路１３または画素読み出し用走査回路１４からの行選択信号ＯＵＴ１〜２、および画素読み出し用画素リセットパルスＲＳＣＥＬＬまたは電子シャッタ用画素リセットパルスＥＲＳＣＥＬＬに応じて、１段目のセル２０のリセットトランジスタ２５に対して制御パルスＲＳＯＵＴ１を生成する。２段目の第２マルチプレクサ回路１５ｂも同様に、電子シャッタ用走査回路１３または画素読み出し用走査回路１４からの行選択信号ＯＵＴ３〜４、および画素読み出し用画素リセットパルスＲＳＣＥＬＬまたは電子シャッタ用画素リセットパルスＥＲＳＣＥＬＬに応じて、２段目のセル２０のリセットトランジスタ２５に対して制御パルスＲＳＯＵＴ２を生成する。制御パルスＲＳＯＵＴのＨｉ電圧は、ＨＶＲＳ生成回路１６ｂにより制御される。
【００４７】
第３マルチプレクサ回路１５ｃは、電子シャッタ用走査回路１３または画素読み出し用走査回路１４からの行選択信号ＯＵＴ、および画素読み出し用画素読み出しパルスＴＲＡＮＳまたは電子シャッタ用画素読み出しパルスＥＴＲＡＮＳに応じて制御パルスＴＲＯＵＴを生成する論理回路である。具体的には、１段目の第３マルチプレクサ回路１５ｃは、電子シャッタ用走査回路１３または画素読み出し用走査回路１４からの行選択信号ＯＵＴ１、および画素読み出し用画素読み出しパルスＴＲＡＮＳまたは電子シャッタ用画素読み出しパルスＥＴＲＡＮＳに応じて、１行目の転送トランジスタ２２に対して制御パルスＴＲＯＵＴ１を生成する。２段目以降の第３マルチプレクサ回路１５ｃも同様に、電子シャッタ用走査回路１３または画素読み出し用走査回路１４からの行選択信号ＯＵＴ２〜４、および画素読み出し用画素読み出しパルスＴＲＡＮＳまたは電子シャッタ用画素読み出しパルスＥＴＲＡＮＳに応じて、２〜４行目の転送トランジスタ２２に対して制御パルスＴＲＯＵＴ２〜４を生成する。制御パルスＴＲＯＵＴのＨｉ電圧は、ＨＶＴＲ生成回路１６ｃにより制御される。
【００４８】
信号処理部１７は、各垂直信号線２７の画素部１１の下側の端部に共通に接続し、垂直信号線２７から転送された信号電荷に対してノイズ除去や増幅等の処理を施して水平方向へ転送する。水平走査回路１８は、ノイズ除去や増幅等の処理が施された信号電荷を、図示しない水平信号線に読み出すための列選択信号を生成する。水平信号線は信号処理部１７に設けられており、信号電荷を水平方向へ転送する。出力アンプ１９は、信号処理部１７の一方の端部に接続し、信号処理部１７から水平転送された信号電荷を増幅して画像信号を生成する。
【００４９】
画素読み出し動作時には、各画素の光電変換部２１から読み出された信号電荷が、負荷トランジスタ２８と増幅トランジスタ２４で構成されたソースフォロワ回路により増幅されて出力される。その出力された信号電荷は、信号処理部１７おいてノイズ除去や増幅等の処理がなされた後、水平走査回路１８からの信号によって水平信号線に読み出され、さらに出力アンプ１９に送られて画像信号として出力される。電子シャッタ動作時には、各画素の光電変換部２１から信号電荷が排出される。
【００５０】
続いて、撮像装置１の画素読み出し動作について説明する。図４は本発明の実施の形態１に係る撮像装置の画素読み出し動作を説明するためのタイミング図である。図４において、「ＦＤ１」は１段目のセル２０に設けられた電荷検出部２３の電圧状態を示している。
【００５１】
図４に示すように、まず、１行目の画素から信号電荷を読み出す際には、画素読み出し用走査回路１４からの行選択信号ＯＵＴ１がＨｉ電圧となる。その後、負荷電圧ＬＯＡＤＣＥＬＬがＨｉ電圧となる。また、このとき、選択パルスＳＥＬもＨｉ電圧となり、それにより１段目のセル２０の選択トランジスタ２６に供給される制御パルスＳＥＬＯＵＴ１がＨｉ電圧となり、１段目のセル２０の選択トランジスタ２６がオン状態となる。その結果、垂直信号線２７の電圧がＧＮＤレベルから上昇する。
【００５２】
続いて、画素読み出し用画素リセットパルスＲＳＣＥＬＬがＨｉ電圧となり、それにより１段目のセル２０のリセットトランジスタ２５に供給される制御パルスＲＳＯＵＴ１がＨｉ電圧となり、１段目のセル２０のリセットトランジスタ２５がオン状態となる。その結果、１段目のセル２０の電荷検出部２３の電圧ＦＤ１がリセット電圧ＶＤＤＣＥＬＬとなり、それに応じた電圧が１段目のセル２０の増幅トランジスタ２４から出力されて垂直信号線２７の電圧が上昇する（ａ点）。
【００５３】
次に、画素読み出し用画素リセットパルスＲＳＣＥＬＬがＬｏｗ電圧となり、それにより１段目のセル２０のリセットトランジスタ２５に供給される制御パルスＲＳＯＵＴ１がＬｏｗ電圧となり、１段目のセル２０のリセットトランジスタ２５がオフ状態となる。このとき、１段目のセル２０の電荷検出部２３の電圧ＦＤ１は高電圧を保つ（ｂ点）。
【００５４】
次に、画素読み出し用画素読み出しパルスＴＲＡＮＳがＨｉ電圧となり、それにより１行目の転送トランジスタ２２に供給される制御パルスＴＲＯＵＴ１がＨｉ電圧となり、１行目の転送トランジスタ２２がオン状態となる。その結果、１行目の光電変換部２１に光情報に応じて蓄積されていた信号電荷が１段目のセル２０の電荷検出部２３に読み出され、１段目のセル２０の電荷検出部２３の電圧ＦＤ１が、読み出された電荷相当分（Δ１）降下する。この電圧降下に応じて、１段目のセル２０の増幅トランジスタ２４の出力の電圧がΔ１’分降下し、垂直信号線２７の電圧が降下する（ｃ点）。
【００５５】
次に、画素読み出し用画素読み出しパルスＴＲＡＮＳがＬｏｗ電圧となり、それにより１行目の転送トランジスタ２２に供給される制御パルスＴＲＯＵＴ１がＬｏｗ電圧となり、１行目の転送トランジスタ２２がオフ状態となる（ｄ点）。信号処理部１７は、ｂ点での垂直信号線２７の電圧とｄ点での垂直信号線２７の電圧との差を信号電荷として検出する。
【００５６】
その後、選択パルスＳＥＬがＬｏｗ電圧となり、それにより１段目のセル２０の選択トランジスタ２６に供給される制御パルスＳＥＬＯＵＴ１がＬｏｗ電圧となり、１段目のセル２０の選択トランジスタ２６がオフ状態となる。その結果、垂直信号線２７の電圧が初期の電圧まで降下する（ｅ点）。その後、負荷電圧ＬＯＡＤＣＥＬＬもＬｏｗ電圧となる。
【００５７】
次に、画素読み出し用走査回路１４からの行選択信号ＯＵＴ１がＬｏｗ電圧となった後、２行目の画素から信号電荷を読み出すために、画素読み出し用走査回路１４からの行選択信号ＯＵＴ２がＨｉ電圧となり（ｆ点）、１行目と同様に画素読み出し動作が実行される。
【００５８】
以降、同様にして、３行目、４行目の画素から信号電荷が順次読み出される。３行目、４行目の画素から信号電荷を読み出す際には、２段目のセル２０へ移行するため、制御パルスＲＳＯＵＴ２、制御パルスＳＥＬＯＵＴ２、制御パルスＴＲＯＵＴ３〜４が画素部１１へ供給される。
【００５９】
続いて、撮像装置１の通常電子シャッタの動作について説明する。図５は本発明の実施の形態１に係る撮像装置の通常電子シャッタ動作を説明するためのタイミング図である。通常電子シャッタ動作により、光電変換部２１の信号電荷が排出され、光電変換部２１が初期化される。
【００６０】
図５に示すように、１行目の画素から信号電荷を排出する際には、電子シャッタ用走査回路１３からの行選択信号ＯＵＴ１がＨｉ電圧となる。そして、負荷電圧ＬＯＡＤＣＥＬＬと選択パルスＳＥＬが共にＬｏｗ電圧となった後に、電子シャッタ用画素リセットパルスＥＲＳＣＥＬＬがＨｉ電圧となり、それにより１段目のセル２０のリセットトランジスタ２５に供給される制御パルスＲＳＯＵＴ１がＨｉ電圧となり、１段目のセル２０のリセットトランジスタ２５がオン状態となる。この結果、１段目のセル２０の電荷検出部２３の電圧ＦＤ１がリセット電圧ＶＤＤＣＥＬＬとなる。但し、このとき、選択パルスＳＥＬはＬｏｗ電圧であり、選択トランジスタ２６はオフ状態である。
【００６１】
次に、電子シャッタ用画素読み出しパルスＥＴＲＡＮＳがＨｉ電圧となり、それにより１行目の転送トランジスタ２２に供給される制御パルスＴＲＯＵＴ１がＨｉ電圧となり、１行目の転送トランジスタ２２がオン状態となる。この結果、１行目の光電変換部２１に蓄積されていた信号電荷が、リセット電圧ＶＤＤＣＥＬＬを供給する信号線へ排出される（ｇ点）。
【００６２】
次に、電子シャッタ用画素読み出しパルスＥＴＲＡＮＳがＬｏｗ電圧となり、それにより１行目の転送トランジスタ２２に供給される制御パルスＴＲＯＵＴ１がＬｏｗ電圧となり、１行目の転送トランジスタ２２がオフ状態となる。
【００６３】
次に、電子シャッタ用画素リセットパルスＥＲＳＣＥＬＬがＬｏｗ電圧となり、それにより１段目のセル２０のリセットトランジスタ２５に供給される制御パルスＲＳＯＵＴ１がＬｏｗ電圧となり、１段目のセル２０のリセットトランジスタ２５がオフ状態となる。
【００６４】
次に、電子シャッタ用走査回路１３からの行選択信号ＯＵＴ１がＬｏｗ電圧となった後、２行目の画素から信号電荷を排出するために、電子シャッタ用走査回路１３からの行選択信号ＯＵＴ２がＨｉ電圧となる。そして、負荷電圧ＬＯＡＤＣＥＬＬと選択パルスＳＥＬが共にＬｏｗ電圧となった後に、１行目と同様に画素リセット動作が実行される。
【００６５】
以降、同様にして、３行目、４行目の画素から信号電荷が順次排出される。３行目、４行目の画素から信号電荷を排出する際には、２段目のセル２０へ移行するため、制御パルスＲＳＯＵＴ２、制御パルスＴＲＯＵＴ３〜４が画素部１１へ供給される。
【００６６】
以上のように、マルチプレクサ回路１５は、画素読み出し動作時に行選択読み出し部として機能し、行単位で光電変換部２１から信号電荷を読み出すための第１信号および第２信号として、制御パルスＴＲＯＵＴおよび制御パルスＲＳＯＵＴを生成し、それらをそれぞれ転送トランジスタ２２およびリセットトランジスタ２５へ供給する。また、マルチプレクサ回路１５は、電子シャッタ動作時に行選択リセット部として機能し、行単位で光電変換部２１をリセットするための第３信号および第４信号として、制御パルスＴＲＯＵＴおよび制御パルスＲＳＯＵＴを生成し、それらをそれぞれ転送トランジスタ２２およびリセットトランジスタ２５へ供給する。
【００６７】
続いて、撮像装置１の先幕電子シャッタの動作について説明する。図６は本発明の実施の形態１に係る撮像装置の先幕電子シャッタおよび後幕メカシャッタの動作の概要を説明するためのタイミング図である。
【００６８】
図６において、「ＶＳＴ」は画素読み出し用走査回路１４による画素読み出し走査の開始を決める画素読み出し走査スタートパルスであり、「ＳＨＴ」は画素リセット用走査回路１３による画素リセット走査の開始を決める画素リセット走査スタートパルスである。また、「メカシャッタ」は、後幕メカシャッタ９の動作を示す。後幕メカシャッタ９は通常は開状態である。図６には後幕メカシャッタ９の閉状態を明記している。「行走査」は１画面の走査にかかる時間を図示したものである。
【００６９】
図６に示すように、撮像装置１は、第１モードである動画モードと、第２モードである静止画撮像モードを有する。動画モードは、静止画撮像画面を確認するために一般的に用いられているプレビューモードである。動画モードにおいては、固体撮像素子３の電子シャッタにより露光時間（第１露光時間）が制御される。つまり、動画モードにおける電子シャッタは通常電子シャッタであり、画素リセット走査スタートパルスＳＨＴから画素読み出し走査スタートパルスＶＳＴまでの時間が、露光時間（信号電荷の蓄積時間）となる。詳しくは、動画モードにおける露光期間は、画素リセット動作が完了することで開始し、画素読み出し動作が開始することで終了する。
【００７０】
レリーズボタン等により撮像が指示されると、動画モードから静止画撮像モードへ移行する。静止画撮像モードへ移行すると、画素リセット走査スタートパルスＳＨＴが発生し、画素リセットの走査期間がスタートする。このときの画素リセットは、後幕メカシャッタ９の走行パターン（走査期間）に対応して走査される。つまり、静止画撮像モードにおける電子シャッタは先幕電子シャッタであり、画素リセット走査スタートパルスＳＨＴから後幕メカシャッタ９が閉じるまでの時間が、露光時間（信号電荷の蓄積時間）となる。詳しくは、静止画撮像モードにおける露光期間は、画素リセット動作が完了することで開始し、後幕メカシャッタ９により遮光されることで終了する。このように、静止画撮像モードにおいては、電子シャッタと後幕メカシャッタ９により露光時間（第２露光時間）が制御される。
【００７１】
図７は本発明の実施の形態１に係る撮像装置の先幕電子シャッタ動作を説明するためのタイミング図である。図７には、比較のために通常電子シャッタ動作も示す。図７において、「ＨＶＴＲ」は、ＨＶＴＲ生成回路１６ｃから第３マルチプレクサ回路１５ｃへ、制御パルスＴＲＯＵＴのＨｉ電圧として供給される電圧である。
【００７２】
メカシャッタは、通常電子シャッタに比べて１行当たりの通過時間が短い。そのため、動画モードにおける画素リセット走査時（通常電子シャッタの動作時）に比べて、静止画撮像モードにおける画素リセット走査時（先幕電子シャッタの動作時）の方が、リセット動作を高速動作させる必要がある。リセット動作を高速動作させると、１行当たりのリセット動作期間が短くなり、図７に示すように、通常電子シャッタの動作時（第１リセット走査時）に比べて先幕電子シャッタの動作時（第２リセット走査時）の方が、制御パルスＴＲＯＵＴおよび制御パルスＲＳＯＵＴを転送トランジスタ２２およびリセットトランジスタ２５へ供給する期間が短くなる。
【００７３】
この実施の形態１では、上述したように、転送トランジスタ２２の制御端子へ供給される制御パルスＴＲＯＵＴの電圧を制御する転送トランジスタ印加電圧制御部１０が制御部７に設けられている。
【００７４】
この転送トランジスタ印加電圧制御部１０により、図７に示すように、先幕電子シャッタの動作時における制御パルスＴＲＯＵＴの電圧ＨＶＴＲが、通常電子シャッタの動作時における電圧ＨＶＴＲｄｅｆに比べて高電圧ＨＶＴＲＨにされる。この電圧シフトは、先幕電子シャッタ動作時にのみ行われるように、転送トランジスタ印加電圧制御部１０により制御される。
【００７５】
このように、先幕電子シャッタの動作時には、通常電子シャッタの動作時に転送トランジスタ２２の制御端子に供給される電圧ＨＶＴＲｄｅｆよりも高い電圧ＨＶＴＲＨが転送トランジスタ２２の制御端子に供給されるので、短時間での信号電荷の排出が可能となる。
【００７６】
したがって、リセット動作を高速動作させても、光電変換部２１のリセットに寄与する電圧またはリセット能力を向上させる電圧である制御パルスＴＲＯＵＴの電圧を高くすることで、各画素を十分にリセットすることができ、先幕電子シャッタの高速動作により発生する残像を抑制できる。
【００７７】
本実施の形態１に係る撮像装置によれば、多画素１セル方式の固体撮像素子であっても、１セル内の複数の光電変換部を個別にリセットすることが可能なため、画素読み出し走査との状態差により発生する偽信号を抑制できる。また、高電圧の発生期間が先幕電子シャッタの動作時のみに限られるため、素子にダメージを与えることなく、高品質の画像を得ることができる。
【００７８】
（実施の形態２）
図８は本発明の実施の形態２に係る撮像装置の一構成例を示す図である。前述した実施の形態１で説明した要素には同一符号を付して説明を省略し、前述した実施の形態１とは異なる点を説明する。
【００７９】
この実施の形態２に係る撮像装置１は、制御部７に、転送トランジスタ印加電圧制御部１０に代わり、リセットスイッチ印加電圧制御部であるリセットトランジスタ印加電圧制御部２９と、リセット電圧制御部であるＶＤＤＣＥＬＬ制御部３０が設けられている。
【００８０】
リセットトランジスタ印加電圧制御部２９は、各セル２０に設けられたリセットトランジスタ２５の制御端子に供給される制御パルスＲＳＯＵＴのＨｉ電圧を制御する。ＶＤＤＣＥＬＬ制御部３０は、リセット電圧ＶＤＤＣＥＬＬを制御する。
【００８１】
図９は本発明の実施の形態２に係る固体撮像素子３の一構成例を示す図である。この撮像装置１の固体撮像素子３において、ＨＶＲＳ生成回路１６ｂから第２マルチプレクサ回路１５ｂへ、制御パルスＲＳＯＵＴのＨｉ電圧として供給される電圧は、リセットトランジスタ印加電圧制御部２９により制御される。また、この固体撮像素子３において、ＶＤＤＣＥＬＬ生成回路３１は、リセット電圧ＶＤＤＣＥＬＬを生成して画素部１１へ供給する。ＶＤＤＣＥＬＬ生成回路３１が生成するリセット電圧ＶＤＤＣＥＬＬは、ＶＤＤＣＥＬＬ制御部３０により制御される。
【００８２】
図１０は本発明の実施の形態２に係る撮像装置の先幕電子シャッタ動作を説明するためのタイミング図である。図１０には、比較のために通常電子シャッタ動作も示す。図１０において、「ＨＶＲＳ」は、ＨＶＲＳ生成回路１６ｂから第２マルチプレクサ回路１５ｂへ、制御パルスＲＳＯＵＴのＨｉ電圧として供給される電圧である。また「ＦＤ」は、１段目のセル２０と２段目のセル２０にそれぞれ設けられている電荷検出部２３の電圧状態を合わせて示している。
【００８３】
この実施の形態２では、図１０に示すように、リセットトランジスタ印加電圧制御部２９により、先幕電子シャッタの動作時（第２リセット走査時）における制御パルスＲＳＯＵＴの電圧ＨＶＲＳが、通常電子シャッタの動作時（第１リセット走査時）における電圧ＨＶＲＳｄｅｆに比べて高電圧ＨＶＲＳＨにされる。また、ＶＤＤＣＥＬＬ制御部３０により、先幕電子シャッタの動作時におけるリセット電圧ＶＤＤＣＥＬＬが、通常電子シャッタの動作時における電圧ＶＤＤＣＥＬＬｄｅｆに比べて高電圧ＶＤＤＣＥＬＬＨにされる。この電圧シフトは、先幕電子シャッタ動作時にのみ行われるように、リセットトランジスタ印加電圧制御部２９およびＶＤＤＣＥＬＬ制御部３０により制御される。
【００８４】
このように、先幕電子シャッタの動作時には、通常電子シャッタの動作時にリセットトランジスタ２５の制御端子に供給される電圧ＨＶＲＳｄｅｆよりも高い電圧ＨＶＲＳＨがリセットトランジスタ２５の制御端子に供給されるとともに、リセット電圧ＶＤＤＣＥＬＬが、通常電子シャッタの動作時の電圧ＶＤＤＣＥＬＬｄｅｆに比べて高電圧ＶＤＤＣＥＬＬＨとなり、その結果、電荷検出部２３の電圧が、通常電子シャッタの動作時の電圧ＶＤＤＣＥＬＬｄｅｆに比べて高い電圧ＶＤＤＣＥＬＬＨとなるので、短時間での信号電荷の排出が可能となる。
【００８５】
したがって、リセット動作を高速動作させても、光電変換部２１のリセットに寄与する電圧またはリセット能力を向上させる電圧である電荷検出部２３の電圧を高くすることで、各画素を十分にリセットすることができ、先幕電子シャッタの高速動作により発生する残像を抑制できる。
【００８６】
本実施の形態２に係る撮像装置によれば、多画素１セル方式の固体撮像素子であっても、１セル内の複数の光電変換部を個別にリセットすることが可能なため、画素読み出し走査との状態差により発生する偽信号を抑制できる。また、高電圧の発生期間が先幕電子シャッタの動作時のみに限られるため、素子にダメージを与えることもなく、高品質の画像を得ることができる。
【００８７】
（実施の形態３）
図１１は本発明の実施の形態３に係る撮像装置の一構成例を示す図である。前述した実施の形態１で説明した要素には同一符号を付して説明を省略し、前述した実施の形態１とは異なる点を説明する。
【００８８】
この実施の形態３に係る撮像装置１は、タイミング発生部４にＦＤＵＰパルス発生部３２が設けられており、制御部７に、転送トランジスタ印加電圧制御部１０に代わり、ＦＤＵＰパルス制御部３３が設けられている。
【００８９】
ＦＤＵＰパルス発生部３２はＦＤＵＰパルスを発生し、固体撮像素子３へ供給する。ＦＤＵＰパルス制御部３３は、ＦＤＵＰパルスの電圧を制御する。ここで、ＦＤＵＰパルスは、電荷検出部２３の電圧を上昇させるパルスである。
【００９０】
図１２は本発明の実施の形態３に係る固体撮像素子３の一構成例を示す図である。この撮像装置１の固体撮像素子３には、画素部１１と信号処理部１７との間に、ＦＤＵＰパルス発生部３２からのＦＤＵＰパルスが供給されるＦＤＵＰ回路３４が設けられている。
【００９１】
ＦＤＵＰ回路３４の一構成例を図１３に示す。なお、図１３には、簡略化のため、１画素１セル方式の構成を示している。ＦＤＵＰ回路３４は、列ごとに配置されたＦＤＵＰトランジスタ３５からなる。ここでは、ＦＤＵＰ回路がＰ型ＭＯＳトランジスタからなる場合を例に説明する。
【００９２】
図１３に示すように、ＦＤＵＰトランジスタ３５の一方の端子は垂直信号線２７に接続され、制御端子にはＦＤＵＰパルス発生部３２からのＦＤＵＰパルスが供給され、他方の端子には電源電圧ＶＤＤが供給される。
【００９３】
このＦＤＵＰトランジスタ３５により、ＦＤＵＰパルスに応じて垂直信号線２７の電圧が昇圧される。そして、ＦＤＵＰトランジスタ３５が垂直信号線２７の電圧を変動させることにより、垂直信号線２７と電荷検出部２３との間の寄生容量３６を介して、電荷検出部２３の電圧が上昇する。ここでは、ＦＤＵＰパルス発生部３２、ＦＤＵＰパルス制御部３３およびＦＤＵＰ回路３４が、垂直信号線２７の電圧を制御する垂直信号線昇圧部を構成する。
【００９４】
図１４は先幕電子シャッタ動作時におけるＦＤＵＰ回路３４の動作を説明するためのタイミング図である。図１４に示すように、この実施の形態３では、先幕電子シャッタ動作時に、まず負荷電圧ＬＯＡＤＣＥＬＬがＨｉ電圧となる。また、このとき、制御パルスＳＥＬＯＵＴがＨｉ電圧となり、選択トランジスタ２６がオン状態となる。その結果、垂直信号線２７の電圧がＧＮＤレベルから上昇する。
【００９５】
次に、制御パルスＲＳＯＵＴがＨｉ電圧となり、リセットトランジスタ２５がオン状態となる。この結果、電荷検出部２３の電圧ＦＤがリセット電圧ＶＤＤＣＥＬＬとなり、垂直信号線２７の電圧は、増幅トランジスタ２４と負荷トランジスタ２８で構成されるソースフォロワ回路により、電荷検出部２３の電圧に応じた電圧となる（ａ点）。
【００９６】
次に、制御パルスＲＳＯＵＴがＬｏｗ電圧となった後、負荷電圧ＬＯＡＤＣＥＬＬがＬｏｗ電圧となり、電荷検出部２３と垂直信号線２７はフローティング状態となる（ｂ点）。次に、ＦＤＵＰパルスがＬｏｗ電圧となり、ＦＤＵＰトランジスタ３５がオン状態となる。この結果、垂直信号線２７の電圧が電源電圧ＶＤＤまで上昇し、寄生容量３６を介して電荷検出部２３の電圧ＦＤも上昇する（ｃ点）。
【００９７】
ここで、電荷検出部２３の容量を「Ｃ１」、寄生容量３６を「Ｃ２」、ｃ点における垂直信号線２７の電圧を「垂直信号線電圧（ｃ）」、ｂ点における垂直信号線２７の電圧を「垂直信号線電圧（ｂ）」とすると、電荷検出部２３で上昇する電圧Δ２は、
電圧Δ２＝（垂直信号線電圧（ｃ）−垂直信号線電圧（ｂ））×Ｃ２／（Ｃ１＋Ｃ２）
と概算できる。
【００９８】
次に、制御パルスＴＲＯＵＴがＨｉ電圧となり、光電変換部２１に蓄積されていた信号電荷が電荷検出部２３に排出され、電荷検出部２３の電圧ＦＤが、排出された電荷相当分（Δ１）降下する（ｄ点）。
【００９９】
その後、制御パルスＴＲＯＵＴがＬｏｗ電圧となり、ＦＤＵＰパルスがＨｉ電圧となり、転送トランジスタ２２とＦＤＵＰトランジスタ３５がオフ状態となる。次に、負荷電圧ＬＯＡＤＣＥＬＬがＨｉ電圧となり、垂直信号線２７の電圧は、電源電圧ＶＤＤから、増幅トランジスタ２４と負荷トランジスタ２８で構成されるソースフォロワ回路により、電荷検出部２３の電圧に応じた電圧に降下する。この垂直信号線２７の電圧降下により、ｃ点における電荷検出部２３の電圧上昇とは反対の現象、つまり電荷検出部２３の電圧降下が発生する（ｅ点）。次に、制御パルスＳＥＬＯＵＴがＬｏｗ電圧となり、垂直信号線２７の電圧が初期の電圧まで降下する。その後、負荷電圧ＬＯＡＤＣＥＬＬもＬｏｗ電圧となる。
【０１００】
図１５は本発明の実施の形態３に係る撮像装置の先幕電子シャッタ動作を説明するためのタイミング図である。図１５には、比較のために通常電子シャッタ動作も示す。この実施の形態３では、図１４を用いて説明したようにＦＤＵＰパルスが供給されて、図１５に示すように、先幕電子シャッタの動作時（第２リセット走査時）における電荷検出部２３の電圧ＦＤが、通常電子シャッタの動作時（第１リセット走査時）における電圧ＶＤＤＣＥＬＬｄｅｆに比べて高電圧ＶＤＤＣＥＬＬｄｅｆ+Δ２にされる。この電圧シフトは、先幕電子シャッタ動作時にのみ行われるようにＦＤＵＰパルス制御部３３により制御される。
【０１０１】
このように、先幕電子シャッタの動作時に、垂直信号線２７の電圧を通常電子シャッタの動作時に比べて高くすることで、電荷検出部２３の電圧ＦＤが、通常電子シャッタの動作時の電圧ＶＤＤＣＥＬＬｄｅｆに比べて高い電圧ＶＤＤＣＥＬＬｄｅｆ＋Δ２となる。このとき、電子シャッタ用画素読み出しパルスＥＴＲＡＮＳをＨｉ電圧にして、信号電荷の排出を行えば、短時間での信号電荷の排出が可能となる。
【０１０２】
したがって、リセット動作を高速動作させても、光電変換部２１のリセットに寄与する電圧またはリセット能力を向上させる電圧である電荷検出部２３の電圧を高くすることで、各画素を十分にリセットすることができ、先幕電子シャッタの高速動作により発生する残像を抑制できる。
【０１０３】
本実施の形態３に係る撮像装置によれば、多画素１セル方式の固体撮像素子であっても、１セル内の複数の光電変換部を個別にリセットすることが可能なため、画素読み出し走査との状態差により発生する偽信号を抑制できる。また、高電圧の発生期間が先幕電子シャッタの動作時のみに限られるため、素子にダメージを与えることもなく、高品質の画像を得ることができる。
【０１０４】
なお、発明を逸脱しない範囲で、以上説明した実施の形態１〜３における各構成要素を任意に組み合わせてもよい。
【産業上の利用可能性】
【０１０５】
本発明にかかる撮像装置は、画質劣化などの副作用を伴わないで、電子シャッタの走査をメカシャッタの走行特性に合わせることができ、一眼レフカメラ等のデジタルカメラに利用できる。
【符号の説明】
【０１０６】
１      撮像装置
２      光学系
３      固体撮像素子
４      タイミング発生部
５      Ａ／Ｄ変換部
６      画像信号処理部
７      制御部
８      レンズ
９      後幕メカシャッタ
１０      転送トランジスタ印加電圧制御部
１１      画素部
１２      負荷回路
１３      電子シャッタ用走査回路
１４      画素読み出し用走査回路
１５      マルチプレクサ回路
１５ａ    第１マルチプレクサ回路
１５ｂ    第２マルチプレクサ回路
１５ｃ    第３マルチプレクサ回路
１６ａ    選択トランジスタ印加電圧生成回路
１６ｂ    リセットトランジスタ印加電圧生成回路
１６ｃ    転送トランジスタ印加電圧生成回路
１７      信号処理部
１８      水平走査回路
１９      出力アンプ
２０      セル
２１      光電変換部
２２      転送トランジスタ
２３      電荷検出部
２４      増幅トランジスタ
２５      リセットトランジスタ
２６      選択トランジスタ
２７      垂直信号線
２８      負荷トランジスタ
２９      リセットトランジスタ印加電圧制御部
３０      ＶＤＤＣＥＬＬ制御部
３１      ＶＤＤＣＥＬＬ生成回路
３２      ＦＤＵＰパルス発生部
３３      ＦＤＵＰパルス制御部
３４      ＦＤＵＰ回路
３５      ＦＤＵＰトランジスタ
３６      寄生容量
【図１】
2011029942.tif 000003
【図２】
2011029942.tif 000004
【図３】
2011029942.tif 000005
【図４】
2011029942.tif 000006
【図５】
2011029942.tif 000007
【図６】
2011029942.tif 000008
【図７】
2011029942.tif 000009
【図８】
2011029942.tif 000010
【図９】
2011029942.tif 000011
【図１０】
2011029942.tif 000012
【図１１】
2011029942.tif 000013
【図１２】
2011029942.tif 000014
【図１３】
2011029942.tif 000015
【図１４】
2011029942.tif 000016
【図１５】
2011029942.tif 000017
【図１６】
2011029942.tif 000018
【図１７】
2011029942.tif 000019