(57)【要約】【課題】高速にブートプログラムをモジュールに格納するストリームデータ処理装置及びそのブート方法を提供する。【解決手段】ストリームデータ処理装置（１）は、プロセッサモジュール（５）、このプロセッサモジュールと接続する処理モジュール（３、４、６）、並びに、制御コマンドを入出力する非ストリームデータ線（１１）を介してプロセッサモジュール（５）と接続し、処理モジュール（３、４、６）へストリームデータを専用に出力するためのストリームデータ線（１２）の有無に応じて、ストリームデータ線（１２）と非ストリームデータ線（１１）及びプロセッサモジュール（５）とを選択的に用いて、処理モジュール（３、４、６）のブートプログラムを配信するストレージ制御モジュール（７）を有する。【選択図】図１
2011061426.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサモジュール、
前記プロセッサモジュールと接続する処理モジュール、並びに、
制御コマンドを入出力する非ストリームデータ線を介して前記プロセッサモジュールと接続し、前記処理モジュールへストリームデータを専用に出力するためのストリームデータ線の有無に応じて、前記ストリームデータ線と、前記非ストリームデータ線及び前記プロセッサモジュールとを選択的に用いて、前記処理モジュールのブートプログラムを配信するストレージ制御モジュールを有することを特徴とするストリームデータ処理装置。
【請求項２】
前記ストレージ制御モジュールは、前記処理モジュールへの電源投入に応じて、前記ブートプログラムを配信することを特徴とする請求項１記載のストリームデータ処理装置。
【請求項３】
前記ストレージ制御モジュールは、前記処理モジュールへの前記ストリームデータ線が有るときに、前記ストリームデータ線を用いて、前記処理モジュールの前記ブートプログラムを配信することを特徴とする請求項２記載のストリームデータ処理装置。
【請求項４】
少なくとも前記ストリームデータ線が有る１つの前記処理モジュールを含む複数の前記処理モジュールを有し、前記ストレージ制御モジュールは、複数の前記処理モジュールの前記１つとその他の前記ブートプログラムの配信を並列処理することを特徴とする請求項３記載のストリームデータ処理装置。
【請求項５】
前記ストリームデータ線の有無を、予め前記ストレージ制御モジュールと前記モジュールとの接続関係を示す接続情報として記憶しておき、前記ストレージ制御モジュールは、前記接続情報を参照して、前記ストリームデータ線と前記非ストリームデータ線及び前記プロセッサモジュールとのいずれか一方を選択することを特徴とする請求項２記載のストリームデータ処理装置。
【請求項６】
前記接続情報は、前記ストレージ制御モジュールが前記処理モジュールの前記ブートプログラムを再配信するときに用いる、前記ストリームデータ線と前記非ストリームデータ線及び前記プロセッサモジュールとのいずれか一方を示す情報を含み、該情報を参照して、前記ストレージ制御モジュールは前記処理モジュールの前記ブートプログラムを再配信することを特徴とする請求項５記載のストリームデータ処理装置。
【請求項７】
少なくとも前記ストリームデータ線が有る１つの前記処理モジュールを含む複数の前記処理モジュールを有し、前記ストレージ制御モジュールは、複数の前記処理モジュールの前記１つとその他の前記ブートプログラムの配信を並列処理することを特徴とする請求項５記載のストリームデータ処理装置。
【請求項８】
プロセッサモジュール、前記プロセッサモジュールと接続する処理モジュール、並びに、
制御コマンドを入出力する非ストリームデータ線を介して前記プロセッサモジュールと接続するストレージ制御モジュールを有するストリームデータ処理装置のブート方法であって、前記ストレージ制御モジュールは、
前記処理モジュールへストリームデータを専用に出力するためのストリームデータ線の有無を参照し、
前記参照結果に応じて、前記ストリームデータ線と、前記非ストリームデータ線及び前記プロセッサモジュールとを選択的に用いて、前記処理モジュールの前記ブートプログラムを配信することを特徴とするストリームデータ処理装置のブート方法。
【請求項９】
前記ストレージ制御モジュールは、前記処理モジュールへの電源投入に応じて、前記ブートプログラムを配信することを特徴とする請求項８記載のストリームデータ処理装置のブート方法。
【請求項１０】
前記ストレージ制御モジュールは、前記処理モジュールへの前記ストリームデータ線が有るときに、前記ストリームデータ線を用いて、前記処理モジュールの前記ブートプログラムを配信することを特徴とする請求項９記載のストリームデータ処理装置のブート方法。
【請求項１１】
前記ストリームデータ処理装置は、前記ストリームデータ線の有無を、予め前記ストレージ制御モジュールと前記モジュールとの接続関係を示す接続情報として記憶しておき、前記ストレージ制御モジュールは、前記接続情報を参照して、前記ストリームデータ線と前記非ストリームデータ線及び前記プロセッサモジュールとのいずれか一方を選択することを特徴とする請求項９記載のストリームデータ処理装置のブート方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハードディスクドライブや半導体フラッシュメモリ等のストレージデバイスを備え、映像や音楽データの録画、再生が可能なストリームデータ処理装置及びそのブート方法に関する。
【背景技術】
【０００２】
映像や音楽データの録画や再生が可能なＤＶＤ(Digital Versatile Disk)レコーダや携帯電話、カーナビゲーション装置といったストリームデータ処理装置は、高度に機能が集積・検証され、標準化・規格化されたインターフェイスを備えた「モジュール」の集合体で構成されている。装置メーカは、仕向け先の仕様や価格に応じ、自由に必要なモジュールを組み合わせることによって、早期かつ容易に製品を開発できるようになってきている。
【０００３】
このようなモジュールの例として、圧縮された映像データを伸張し、それを表示装置に出力する表示処理モジュールや、ネットワークを介し他機器と通信するためのプロトコル処理を実行する通信処理モジュール、更に様々なストレージデバイスとの入出力処理を実行するストレージ処理モジュールがある。これらのモジュールは、各々がＣＰＵやメモリを搭載し、表示や通信のためのデバイスをプログラム制御する。
【０００４】
またモジュール間を接続するための物理的及び論理的インターフェイスの例として、ＭＩＰＩ(Mobile Industry Processor Interface)等を用いるＮｏＴＡ(Network On Terminal Architecture)が知られている。またモジュールがストリームデータを専用にやり取りするためのストリームＩ／Ｆと制御コマンドを専用にやり取りする非ストリームＩ／Ｆとの２つのインターフェイスを備え、録画、再生を容易に実施することができるアーキテクチャ（以下、ストリームアーキテクチャと称す）が特許文献１に開示されている。
【０００５】
ストリームデータ処理装置は、一般に複数のモジュールを備えている。電源投入時、各モジュールは、ローカルに備えるＲＯＭ(Read Only Memory)や半導体フラッシュメモリに格納しているブートプログラムを読み出し、動作に必要な初期設定を実施する。
【０００６】
しかし携帯電話やカーナビゲーションといったモバイル環境でも使用できる装置は、小型化のために筐体内の基板上にＬＳＩ等を実装できる空間が非常に少なく、また価格に対する要求が厳しい。そこで装置メーカは、ブートプログラムを格納するＲＯＭ等のブートメモリを極力少なくしたいという要求を持っている。
【０００７】
このような要求に対し、より少ないブートメモリで大容量のブートプログラムを実行可能とする組込型制御装置が特許文献２に開示されている。
【０００８】
特許文献２によれば、特定の一つの制御装置がネットワーク接続された他の各制御装置のブートプログラムを順次取得、展開し、起動していくため、ブートメモリの複数設置を抑制することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−２９３５７８
【特許文献２】特開２００７−１４１２０５
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記のように、１つの制御装置が唯一のブートプログラム配信手段であるネットワークを介して順次起動していく方法では、すべての制御装置が起動するまでのブート時間が長くなるといった問題がある。特に、制御装置の数が多くなるとそれに比例してブート時間が増加するため、上記問題はより深刻なものになる。
【００１１】
携帯電話やカーナビゲーションでは、ユーザが電源を投入してから実際に使用可能になるまでの時間がその機器の使い勝手に影響する。このためブート時間の短縮化は、製品仕様においても重要な指標となる。
【００１２】
ブート時間、すなわちストリームデータ処理装置に電源を投入してから、ユーザがストリームデータ処理装置の各モジュールを使用可能になるまでの時間は、２段階に分けることができる。物理的なブート処理の時間と論理的なブート処理の時間である。例えば、モジュールの物理的なブートプログラムと論理的なブートプログラムとのいずれもがＲＯＭに格納されている場合の動作は次のようになる。電源投入またはリセットに伴う割込みに応じて、ＲＯＭに格納されている物理的なブートプログラムの実行を開始する。物理的なブートプログラムは、論理的なブートプログラムをＲＯＭから読み出し、ＲＡＭに格納し、ＲＡＭに格納した論理的なブートプログラムを起動する。論理的なブートプログラムが起動され、必要なパラメータの設定などの初期処理の実行を完了すると、ユーザがそのモジュールを使用可能になる（ユーザや他のモジュールからの入力や指示を待っている状態になる）。この場合、物理的なブートプログラムは、ＲＯＭ上で実行され、論理的なブートプログラムをＲＯＭから読み出す処理から、その起動までの一連の処理を実行する。論理的なブートプログラムは、そのモジュールの機能を実行するプログラムであり、例えば通信処理モジュールでは所定のプロトコルに従った送受信処理を実行するプログラムである。
【００１３】
論理的なブートプログラムは、モジュールの機能の高度化、複雑化に伴い、大容量化してきており、大容量化に対応するために特許文献２に開示される技術がある。特許文献２に開示される技術では、各モジュールの物理的なブートプログラムは、ＲＯＭ上で実行され、論理的なブートプログラムを制御装置から受け取り、ＲＡＭに格納し、受け取った論理的なブートプログラムを起動する。
【００１４】
本発明は、高速に論理的なブートプログラムをモジュールに格納するストリームデータ処理装置及びそのブート方法を提供する。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、開示されるストリームデータ処理装置及びそのブート方法は、次のような構成を有する。
【００１６】
プロセッサモジュール、このプロセッサモジュールと接続する処理モジュール、並びに、
制御コマンドを入出力する非ストリームデータ線を介してプロセッサモジュールと接続し、処理モジュールへストリームデータを専用に出力するためのストリームデータ線の有無に応じて、ストリームデータ線と非ストリームデータ線及びプロセッサモジュールとを選択的に用いて、処理モジュールのブートプログラムを配信するストレージ制御モジュールを有する。
【００１７】
さらに望ましい態様は、ストレージ制御モジュールは、処理モジュールへの電源投入に応じて、ブートプログラムを配信する。
【００１８】
さらに望ましい態様は、ストレージ制御モジュールは、処理モジュールへのストリームデータ線が有るときに、ストリームデータ線を用いて、処理モジュールのブートプログラムを配信する。
【００１９】
さらに望ましい他の態様は、少なくともストリームデータ線が有る１つの処理モジュールを含む複数の処理モジュールを有し、ストレージ制御モジュールは、複数の処理モジュールのストリームデータ線が有る１つとその他の前記ブートプログラムの配信を並列処理する。
【００２０】
さらに望ましい他の態様は、ストリームデータ線の有無を、予めストレージ制御モジュールとモジュールとの接続関係を示す接続情報として記憶しておき、前記ストレージ制御モジュールは、前記接続情報を参照して、前記ストリームデータ線と前記非ストリームデータ線及び前記プロセッサモジュールとのいずれか一方を選択する。
【００２１】
さらに望ましい他の態様は、接続情報は、ストレージ制御モジュールが処理モジュールのブートプログラムを再配信するときに用いる、ストリームデータ線と非ストリームデータ線及びプロセッサモジュールとのいずれか一方を示す情報を含み、この情報を参照して、ストレージ制御モジュールは処理モジュールの前記ブートプログラムを再配信する。
【発明の効果】
【００２２】
本発明によれば、高速にブートプログラムをモジュールに格納するストリームデータ処理装置及びそのブート方法を提供できる。
【図面の簡単な説明】
【００２３】
【図１】ストリームデータ処理装置の構成を示す図である。
【図２】実施例１に関わる接続情報を説明する図である。
【図３】ストレージ制御モジュールのブートプログラム配信処理のフローチャートである。
【図４】実施例２に関わる接続情報を説明する図である。
【図５】ストレージ制御モジュールのブートプログラム再配信処理のフローチャートである。
【発明を実施するための形態】
【００２４】
以下、図面を用いて実施例を説明する。
【実施例１】
【００２５】
図１は、本実施例のストリームデータ処理装置である。ストリームデータ処理装置１は、ホスト処理部２と、ハードディスクドライブや半導体フラッシュメモリ、光磁気ディスクドライブといったストレージデバイス８と、論理的なブートプログラム（以下、単にブートプログラムと呼ぶ。）１３や後述する接続情報１４を格納するブートメモリ９と、ストレージデバイス８やブートメモリ９を接続するインターフェイスとホスト処理部２とコマンドやストリームデータをやり取りするインターフェイスとを備えたストレージ制御モジュール７を有する。
【００２６】
ストリームデータ処理装置１は、たとえばＨＤＤ／ＤＶＤレコーダ、携帯電話、カーナビゲーションシステム、カムコーダといったコンシューマ向けデジタル機器である。
【００２７】
ホスト処理部２は、放送受信処理モジュール３と表示処理モジュール４とプロセッサモジュール５と通信処理モジュール６から構成され、放送受信処理モジュール３と表示処理モジュール４と通信処理モジュール６とストレージ制御モジュール７は、ストリームデータを専用にやり取りするためのストリームデータ線１２で接続されている。ストリームデータ線１２は、図示するように、放送受信処理モジュール３から表示処理モジュール４及びストレージ制御モジュール７の各々へ、ストレージ制御モジュール７から表示処理モジュール４へ、さらに通信処理モジュール６とストレージ制御モジュール７との間には双方向に、各々独立に設けられている。なお、放送受信処理モジュール３、表示処理モジュール４、および通信処理モジュール６のようなモジュールを、プロセッサモジュール５やストレージ制御モジュール７と区別するために処理モジュールと呼ぶ。
【００２８】
プロセッサモジュール５とストレージ制御モジュール７とは、制御コマンドやデータ等の非ストリームデータをやり取りするための非ストリームデータ線１１で接続されている。
【００２９】
放送受信処理モジュール３、表示処理モジュール４、プロセッサモジュール５、及び通信処理モジュール６はバス１０で接続され、このバス１０を介して相互に必要な情報をやり取りする。
【００３０】
プロセッサモジュール５に接続する、非ストリームデータ線１１は、ＡＴＡ(Advanced Technology Attachment)やＵＳＢ(Universal Serial Bus)、ＰＣＩ(Peripheral Component Interconnect) expressといったインターフェイス規格に準拠し、ストリームデータ線１２はＭＰＥＧ２−ＴＳ(Moving Picture Experts Group 2 -Transport Stream)規格に準拠している。
【００３１】
プロセッサモジュール５は、汎用プロセッサやＤＲＡＭ等の揮発性メモリ、半導体フラッシュメモリ等の不揮発性メモリ、非ストリームデータ線１１に適合したインターフェイスから構成され、ストレージデバイス８へのストリームデータの録画、ストレージデバイス８に格納されているストリームデータの再生やネットワークへの配信等を、放送受信処理モジュール３、表示処理モジュール４、通信処理モジュール６、ストレージ制御モジュール７に所定のコマンドを発行することによって制御する。
【００３２】
放送受信処理モジュール３は、復調器やデスクランブラ、デマルチプレクサから構成され、受信信号を復調したデジタル信号のスクランブルを解いたり、プロセッサモジュール５の指示に従って所望の番組情報を含むストリームデータを抽出し、それをストレージ制御モジュール７や表示処理モジュール４に転送する。
【００３３】
表示処理モジュール４は、圧縮されたストリームデータを伸張するデコーダであり、放送受信処理モジュール３やストレージ制御モジュール７が出力するストリームデータを入力し、それをデコードして表示信号として表示装置に出力する。
【００３４】
通信処理モジュール６は、有線や無線ネットワークと接続するためのインターフェイスであり、各ネットワークに対応した通信プロトコル処理を実行する。
【００３５】
次に録画動作を例にとり、各部の動作及びストリームデータ処理装置１におけるストリームデータのフローの一を説明する。
【００３６】
まずユーザが表示装置で視聴している放送コンテンツをストレージデバイス８に録画する場合、プロセッサモジュール５はユーザからの録画指示を受付けると、ストレージ制御モジュール７に対し、非ストリームデータ線１１を経由して録画開始指示を発行する。
【００３７】
ストレージ制御モジュール７は録画開始指示に対応し、録画開始可能であれば非ストリームデータ線１１を経由して録画可能応答を発行し、そして放送受信処理モジュール３がストリームデータ線１２で転送するストリームデータを受信、順次ストレージデバイス８に格納していく。
【００３８】
次に、電源投入後のブート処理について説明する。電源投入後、プロセッサモジュール５は、非ストリームデータ線１１経由でストレージ制御モジュール７からの、ブートプログラム１３のブート完了通知を受信すると、ストレージ制御モジュール７へブートプログラム配信開始要求を発行する。以降プロセッサモジュール５は、ストレージ制御モジュール７が発行するブートプログラム配信完了通知、及び他の周辺モジュールからの、ブートプログラム１３のブート完了通知を受信することによって、ストリームデータ処理装置１が備える各モジュールのブート処理が完了したことを検出する。なお、各モジュールは、電源投入後、物理的なブートプログラムを実行し、ブートプログラム１３がストレージ制御モジュール７から配信されるのを待っている。
【００３９】
一方、ストレージ制御モジュール７は、まず電源投入後にブートメモリ９に格納する所定のブートプログラム１３によって自身のブート処理を実行しブート処理が完了したならば、非ストリームデータ線１１経由でプロセッサモジュール５にブート完了の通知を発行する。
【００４０】
次に、プロセッサモジュール５から非ストリームデータ線１１経由でブートプログラム配信開始要求を受信すると、後述する接続情報１４を参照し、所定のインターフェイスから各モジュール対して適切なブートプログラム１３を配信していく。
【００４１】
図２にブートメモリ９に格納している接続情報１４の構成を示す。接続情報１４には、ストレージ制御モジュール７に接続しているモジュール名（接続先モジュール名２１）と、そのモジュールとストリームデータ線１２で接続されている場合にはその接続方向２２、ストリームデータ線１２を一意に特定するためのＩ／Ｆ番号２３、接続先モジュールのブートに必要なブートファイル名２４が記載されている。
【００４２】
接続方向２２は、ストレージ制御モジュール７から見て入力方向であればＩＮ、出力方向であればＯＵＴ、入力と出力の両方向があればＩＮとＯＵＴの両方が記載される。またＩ／Ｆ番号２３には、一つのモジュールでも複数のストリームデータ線で接続されていれば、その数だけ付与される。
【００４３】
次に図３のフローチャートを用いてストレージ制御モジュール７のブートプログラム配信処理について説明する。まずストレージ制御モジュール７は、プロセッサモジュール５からブートプログラム配信開始要求を受け付けると（ステップ３１）、接続情報１４を参照し、ブートプログラム配信方法として接続先モジュール名２１と接続方向２２を確認する（ステップ３２）。接続方向２２にＯＵＴの記載があれば、ブートファイル名２４に記載されたブートプログラム１３をＩ／Ｆ番号２３に対応付けられたストリームデータ線１２経由で配信し、接続方向２２にＯＵＴの記載がなければ、非ストリームデータ線１１及びプロセッサモジュール５経由でブートプログラム１３を配信する（ステップ３３）。すなわち、ストレージ制御モジュール７から配信先の処理モジュールへのストリームデータ線１２の有無に応じて、ストリームデータ線１２と非ストリームデータ線１１及びプロセッサモジュール５とを選択的に用いて、処理モジュールのブートプログラムを配信する。Ｉ／Ｆ番号２３は、例えばストレージ制御モジュール７が備えるＤＭＡコントローラのＤＭＡチャネルとして使用することができる。なお、配信先の各モジュールは、電源投入に応じてモジュール内のブートプログラムを格納するメモリ（ＲＡＭ）領域を用意し、配信開始を待っている。ストリームデータ線１２経由でブートプログラム１３が配信されるモジュールは、例えば、ＤＭＡ転送開始の割込み待ち状態で待ち、非ストリームデータ線１１及びプロセッサモジュール５経由でブートプログラム１３が配信されるモジュールは、例えば、プロセッサモジュール５からのデータ転送開始の割込み待ち状態で待っている。
【００４４】
接続情報１４の全ての行を参照していれば完了し、そうでなければ次の行を参照し、ステップ３２及びステップ３３を繰り返す（ステップ３４）。全接続情報１４の参照が完了、すなわち各モジュールにブートプログラム１３の配信を完了すると、非ストリームデータ線経由でプロセッサモジュールにブートプログラム配信完了通知を発行する（ステップ３５）。
【００４５】
本実施例において、ブートプログラム１３は放送受信モジュール３へは非ストリームデータ線１１で、表示処理モジュール４と通信処理モジュール６へは各々ＯＵＴで接続されているストリームデータ線で同時は配信することができるため各モジュールが並行してブート処理することが可能である。この並列処理により、ストリームデータ処理装置１への電源投入に伴うストリームデータ処理装置１全体としてのブート処理時間が短くなる。
【００４６】
以上では、典型的な例として、ストリームデータ処理装置１への電源投入に伴う各モジュールのブート処理について説明した。ストリームデータ処理装置１は、装置の省エネルギー化の観点から、各モジュール毎に動作の必要性がなくなったときに電源を断し、動作の必要性が生じたならば、改めて電源を投入するように制御されている。モジュールの電源断の状態（スリープ状態）では、そのＲＡＭに格納されていたブートプログラム１３は消去状態となるので、プロセッサモジュール５の制御の下で改めて電源が投入された場合、プロセッサモジュール５は、ブートプログラム１３の配信先のモジュールを特定して、ストレージ制御モジュール７へブートプログラム配信開始要求を発行する。この例のように、モジュールの個別の電源投入に応じても、高速にブート処理を実行できる。
【実施例２】
【００４７】
本実施例の実施例１と異なる点は、ブート処理において再送機構を備えている点である。
【００４８】
図４は、本実施例に関わる接続情報１４を示す。図４に示す接続情報１４は、図２に示す接続情報１４に加えて、再送要求時に使用するインターフェイス（再送Ｉ／Ｆ４１）が記載されており、ストレージ制御モジュール７がブートプログラム再配信処理時に再送Ｉ／Ｆ４１を参照する。
【００４９】
電源投入後のブート処理において、プロセッサモジュール５が、ブートプログラム１３が配信されたモジュールから所定時間内にブート完了通知を受信しなかった場合に、ブートプログラム再配信(再送)開始要求をストレージ制御モジュール７へ発行する。ブートプログラム再配信開始要求には、所定時間内にブート完了通知を受信しなかったモジュールの情報を含んでいる。ストレージ制御モジュール７は、ブートプログラム再配信開始要求を受信した場合、および、ブートプログラム１３を配信した各モジュールからブートプログラム受信完了を所定時間内に受信しなかった場合にブートプログラム再配信処理を実行する。
【００５０】
図５を用いて、ストレージ制御モジュール７のブートプログラム再配信処理について説明する。ストレージ制御モジュール７は、プロセッサモジュール５からブートプログラム再配信開始要求を受け付けると（ステップ３１）、接続情報１４を参照し、ブートプログラム配信方法として接続先モジュール名２１と接続方向２２を確認する（ステップ３２）。接続方向２２にＯＵＴの記載があれば、ブートファイル名２４に記載されたブートプログラム１３をＩ／Ｆ番号２３に対応付けられたストリームデータ線１２経由で配信し、接続方向２２にＯＵＴの記載がなければ、非ストリームデータ線１１及びプロセッサモジュール５経由でブートプログラム１３を配信する（ステップ３３）。
【００５１】
接続情報１４の全ての行を参照していれば、各モジュールからのブートプログラム受信完了を待ち、そうでなければ次の行を参照し、ステップ３２及びステップ３３を繰り返す（ステップ３４）。各モジュールからのブートプログラム受信完了を全て受信すれば（ステップ５１）、非ストリームデータ線１１経由でプロセッサモジュール５にブートプログラム配信完了通知を発行する（ステップ３５）。
【００５２】
そうでなければ、接続情報１４を参照し、再送するモジュールの再送Ｉ／Ｆ４１がストリームであればストリームデータ線１２経由で、非ストリームであれば非ストリームデータ線１１及びプロセッサモジュール５経由で所定のブートプログラム１３を再配信し（ステップ５２）、以降、ブートプログラム受信完了を受信するまで繰り返す。
【００５３】
本実施例において、再送時と非再送時（最初にブートプログラムを配する時）でブートプログラム配信手段を可変とすることによって、より確実に配信することが可能である。
【符号の説明】
【００５４】
１：ストリームデータ処理装置、２：ホスト処理部、３：放送受信処理モジュール、４：表示処理モジュール、５：プロセッサモジュール、６：通信処理モジュール、７：ストレージ制御モジュール、８：ストレージデバイス、９：ブートメモリ、１０：バス、１１：非ストリームデータ線、１２：ストリームデータ線、１３：ブートプログラム、１４：接続情報。
【図１】
2011061426.tif 000003
【図２】
2011061426.tif 000004
【図３】
2011061426.tif 000005
【図４】
2011061426.tif 000006
【図５】
2011061426.tif 000007