(57)【要約】【課題】利得調整可能な高周波増幅回路を提供する。【解決手段】本発明に係る増幅回路は、誘導素子と、前記誘導素子に接続された可変抵抗素子と、ゲートが前記可変抵抗素子に接続され、ソースが基準電位に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタのドレインと正電源とに接続されたインピーダンス素子と、前記可変抵抗素子の抵抗値を増減させる制御手段とを備える。【選択図】図２
2011082625.tif 000002
【特許請求の範囲】
【請求項１】
誘導素子と、
前記誘導素子に接続された可変抵抗素子と、
ゲートが前記可変抵抗素子に接続され、ソースが基準電位に接続されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタのドレインと正電源とに接続されたインピーダンス素子と、
前記可変抵抗素子の抵抗値を増減させる制御手段と
を備えることを特徴とする高周波増幅回路。
【請求項２】
前記誘導素子はインダクタンス値が可変であって、前記制御手段によって前記可変誘導素子のインダクタンス値を増減させることを特徴とする請求項１に記載の高周波増幅回路。
【請求項３】
増幅器と、
前記増幅器に接続された可変抵抗素子と、
前記可変抵抗素子と、クロック信号を出力するクロック入力端子とに接続された周波数変換器と、
前記可変抵抗素子の抵抗値を増減させる制御手段と
を備えることを特徴とする高周波通信システム。
【請求項４】
前記可変抵抗素子の代わりに可変誘導素子を用い、前記制御手段によって前記可変誘導素子のインダクタンス値を増減させることを特徴とする請求項３に記載の高周波通信システム。
【請求項５】
第１の増幅器と、
前記第１の増幅器と接続された第１の可変抵抗素子と、
前記第１の可変抵抗素子と接続された第２の増幅器と、
前記第２の増幅器と接続された第２の可変抵抗素子と、
前記第２の可変抵抗素子と、クロック信号を出力するクロック入力端子とに接続された周波数変換器と、
前記第１の可変抵抗素子と第２の可変抵抗素子との抵抗値を増減させる制御手段と
を備えることを特徴とする高周波通信システム。
【請求項６】
前記第１の可変抵抗素子の代わりに可変誘導素子を用い、前記制御手段によって前記可変誘導素子のインダクタンス値を増減させることを特徴とする請求項５に記載の高周波通信システム。
【請求項７】
前記第２の可変抵抗素子の代わりに可変誘導素子を用い、前記制御手段によって前記可変誘導素子のインダクタンス値を増減させることを特徴とする請求項５に記載の高周波通信システム。
【請求項８】
前記第１の可変抵抗素子の代わりに第１の可変誘導素子を用い、前記第２の可変抵抗素子の代わりに第２の可変誘導素子を用い、前記制御手段によって前記第１の可変誘導素子及び前記第２の可変誘導素子のインダクタンス値を増減させることを特徴とする請求項５に記載の高周波通信システム。
【請求項９】
正の入力端子に接続された第１の誘導素子と、
前記第１の誘導素子に接続された第１の可変抵抗素子と、
負の入力端子に接続された第２の誘導素子と、
前記第２の誘導素子に接続された第２の可変抵抗素子と、
正の入力ポートが前記第１の可変抵抗素子に接続され、負の入力ポートが前記第２の可変抵抗素子に接続された差動増幅器と、
前記第１の可変抵抗素子及び前記第２の可変抵抗素子の抵抗値を増減させる制御手段と
を備えることを特徴とする高周波通信システム。
【請求項１０】
前記第１の可変抵抗素子の代わりに第１の可変誘導素子を用い、前記第２の可変抵抗素子の代わりに第２の可変誘導素子を用い、前記制御手段によって前記第１の可変誘導素子及び前記第２の可変誘導素子のインダクタンス値を増減させることを特徴とする請求項９に記載の高周波通信システム。
【請求項１１】
前記第１の可変抵抗素子及び第２の可変抵抗素子の抵抗値を増減する代わりに、前記制御手段によって前記第１の誘導素子と前記第２の誘導素子との間に存在する相互インダクタンスを増減させることを特徴とする請求項９に記載の高周波通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に関し、より詳細には、高周波可変利得の増幅器に関する。
【背景技術】
【０００２】
従来の無線通信デバイスの送信器で用いられる増幅器において、利得制御機能を有する可変利得増幅器がある。このような用途では、送信器出力の大きさに関わらず、歪率の小さい増幅器が求められている。可変利得増幅器として、非特許文献１及び非特許文献２に示されるようなギルバート掛け算器回路（Ｇｉｌｂｅｒｔ  Ｍｕｌｔｉｐｌｉｅｒ）が、従来の高周波帯で用いられてきた。図１は、従来のギルバート掛け算器回路の一例を示す。入力ＲＦ信号振幅ＶRFのＡＣ入力がトランジスタＱ１、Ｑ２に与えられ、入力直流電圧ＶLOのＤＣ入力がトランジスタＱＭ１、ＱＭ２、ＱＭ３、ＱＭ４に与えられる。ＣＯＭは基準電位端子であり、ＶＰＯＳは正電源電位端子である。得られるＡＣ出力の出力ＲＦ信号振幅は、ＶRF×ＶLOに比例する。このようにギルバート掛け算器回路では、「（ＤＣ入力）×（ＡＣ入力）＝（ＡＣ出力）」という掛け算を実行でき、ＤＣ入力に比例したＡＣ出力が得られる。したがって、ＤＣ入力によってＡＣ入力の利得を可変させることができる。  
また、他の従来技術として、特許文献１に示されるように、２つの増幅器の間に減衰回路を配置し、２つの増幅器の増幅度と減衰器の減衰量とを調整することによって、歪の少ない増幅が可能であることが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１３６０３８号公報
【非特許文献】
【０００４】
【非特許文献１】B. Gilbert, “A precise four-quadrant multiplier with sub-nanosecond response,”JSSC SC-3, pp. 365-373, Dec. 1968．
【非特許文献２】B. Gilbert, “The micromixer: A highly linear variant of the gilbert mixer using a bisymmetric class-AB input stage,” JSSC SC-32, pp. 1412〜1423, Sep. 1997．
【非特許文献３】Rubik Gregorian, Gabor C. Temes “Analog MOS Integrated Circuits for Signal Processing” John Wiley & Sons 1986. pp93-94
【非特許文献４】Thomas H. Lee “The Design of CMOS Radio-Frequency Integrated Circuits” 2nd Edition. Cambridge University Press. 2004. pp405
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のギルバート掛け算器回路では、（トランジスタＱ１のコレクタ電流ＩｃＱ１）＋（トランジスタＱ２のコレクタ電流ＩｃＱ２）＝（トランジスタＱＣのコレクタ電流Ｉｚ）は常に成立する。しかしながら、（トランジスタＱＭ１のコレクタ電流ＩｃＱＭ１）＋（トランジスタＱＭ２のコレクタ電流ＩｃＱＭ２）＝（トランジスタＱＭ３のコレクタ電流ＩｃＱＭ３）＋（トランジスタＱＭ４のコレクタ電流ＩｃＱＭ４）は、ＶLO平衡状態以外では成立せず、（トランジスタＱ１のコレクタ電圧ＶｃＱ１）＝（トランジスタＱ２のコレクタ電圧ＶｃＱ２）も成立しない。言い換えると、ギルバート掛け算回路を用いた可変利得増幅器では、入力直流電圧ＶLOを利得制御のパラメータとするので、ＡＣ入力の通過する系に存在するトランジスタＱ１及びＱ２の直流バイアス条件を変えてしまう。したがって、ＡＣ入力に対する歪率も大きく変わってしまい、歪に対する最適化が困難になるという問題があった。特許文献１に示される増幅器は、低歪率で増幅するために増幅器及び減衰器を用いる必要があり、回路構成が複雑になるという問題があった。
【０００６】
本発明は、このような問題点に鑑みてなされたものであり、その第１の目的は、低歪率で利得を可変することができ、且つＡＣ入力に対する歪率を所定の範囲内に抑える増幅器を提供することにある。
【０００７】
本発明の第２の目的は、利得−周波数特性を調整できる簡便な手段を提供することである。
【課題を解決するための手段】
【０００８】
このような問題を解決するために、請求項１に記載の高周波増幅回路は、誘導素子と、前記誘導素子に接続された可変抵抗素子と、ゲートが前記可変抵抗素子に接続され、ソースが基準電位に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタのドレインと正電源とに接続されたインピーダンス素子と、前記可変抵抗素子の抵抗値を増減させる制御手段とを備えることを特徴とする。
【０００９】
請求項２に記載の高周波増幅回路は、請求項１に記載の高周波増幅回路であって、前記誘導素子はインダクタンス値が可変であって、前記制御手段によって前記可変誘導素子のインダクタンス値を増減させることを特徴とする。
【００１０】
請求項３に記載の高周波通信システムは、増幅器と、前記増幅器に接続された可変抵抗素子と、前記可変抵抗素子と、クロック信号を出力するクロック入力端子とに接続された周波数変換器と、前記可変抵抗素子の抵抗値を増減させる制御手段とを備えることを特徴とする。
【００１１】
請求項４に記載の高周波通信システムは、請求項３に記載の高周波通信システムであって、前記可変抵抗素子の代わりに可変誘導素子を用い、前記制御手段によって前記可変誘導素子のインダクタンス値を増減させることを特徴とする。
【００１２】
請求項５に記載の高周波通信システムは、第１の増幅器と、前記第１の増幅器と接続された第１の可変抵抗素子と、前記第１の可変抵抗素子と接続された第２の増幅器と、前記第２の増幅器と接続された第２の可変抵抗素子と、前記第２の可変抵抗素子と、クロック信号を出力するクロック入力端子とに接続された周波数変換器と、前記第１の可変抵抗素子と第２の可変抵抗素子との抵抗値を増減させる制御手段とを備えることを特徴とする。
【００１３】
請求項６に記載の高周波通信システムは、請求項５に記載の高周波通信システムであって、前記第１の可変抵抗素子の代わりに可変誘導素子を用い、前記制御手段によって前記可変誘導素子のインダクタンス値を増減させることを特徴とする。
【００１４】
請求項７に記載の高周波通信システムは、請求項５に記載の高周波通信システムであって、前記第２の可変抵抗素子の代わりに可変誘導素子を用い、前記制御手段によって前記可変誘導素子のインダクタンス値を増減させることを特徴とする。
【００１５】
請求項８に記載の高周波通信システムは、請求項５に記載の高周波通信システムであって、前記第１の可変抵抗素子の代わりに第１の可変誘導素子を用い、前記第２の可変抵抗素子の代わりに第２の可変誘導素子を用い、前記制御手段によって前記第１の可変誘導素子及び前記第２の可変誘導素子のインダクタンス値を増減させることを特徴とする。
【００１６】
請求項９に記載の高周波通信システムは、正の入力端子に接続された第１の誘導素子と、前記第１の誘導素子に接続された第１の可変抵抗素子と、負の入力端子に接続された第２の誘導素子と、前記第２の誘導素子に接続された第２の可変抵抗素子と、正の入力ポートが前記第１の可変抵抗素子に接続され、負の入力ポートが前記第２の可変抵抗素子に接続された差動増幅器と、前記第１の可変抵抗素子及び前記第２の可変抵抗素子の抵抗値を増減させる制御手段とを備えることを特徴とする。
【００１７】
請求項１０に記載の高周波通信システムは、請求項９に記載の高周波通信システムであって、前記第１の可変抵抗素子の代わりに第１の可変誘導素子を用い、前記第２の可変抵抗素子の代わりに第２の可変誘導素子を用い、前記制御手段によって前記第１の可変誘導素子及び前記第２の可変誘導素子のインダクタンス値を増減させることを特徴とする。
【００１８】
請求項１１に記載の高周波通信システムは、請求項９に記載の高周波通信システムであって、前記第１の可変抵抗素子及び第２の可変抵抗素子の抵抗値を増減する代わりに、前記制御手段によって前記第１の誘導素子と前記第２の誘導素子との間に存在する相互インダクタンスを増減させることを特徴とする。
【発明の効果】
【００１９】
以上説明したように、本発明の高周波回路は、可変抵抗素子の抵抗値を増減させることにより、低歪率で利得可変を達成できる。さらに、ＭＯＳトランジスタに流れる電流の値を所定の範囲内に抑えるため、歪率を所定の範囲内に抑えることができ、歪に対する最適化を容易に達成することができる。
【００２０】
さらに、本発明の高周波回路は、簡便に利得―周波数特性を調整することができる。
【図面の簡単な説明】
【００２１】
【図１】従来のギルバート掛け算器回路の一例を示す図である。
【図２】本発明の実施例１に係る増幅回路を示す図である。
【図３】図２の増幅器の周波数調整回路の小信号等価回路を示す図である。
【図４】実施例１において可変抵抗素子ＲＧの抵抗値を変化させたときの利得−周波数特性のシミュレーション結果を示す図である。
【図５】可変抵抗素子ＲＧの回路例を示す図である。
【図６】可変抵抗素子ＲＧの回路例を示す図である。
【図７】可変抵抗素子ＲＧの回路例を示す図である。
【図８】可変抵抗素子ＲＧの回路例を示す図である。
【図９】本発明の実施例２に係る増幅回路を示す図である。
【図１０】可変抵抗素子の調整シーケンスの説明図である。
【図１１】従来のＨｏｍｏｄｙｎｅ受信機の標準的構成を示した図である。
【図１２】本発明の実施例３に係る増幅回路を示す図である。
【図１３】本発明の実施例４に係る増幅回路を示す図である。
【図１４】図１３に示す回路図の小信号等価回路図である。
【図１５】実施例４において可変抵抗素子ＲＧ１及びＲＧ２の抵抗値を変化させたときの利得−周波数特性のシミュレーション結果を示す図である。
【図１６】本発明の実施例５に係る増幅回路を示す図である。
【図１７】図１６に示す回路図の小信号等価回路図である。
【発明を実施するための形態】
【００２２】
以下、発明を実施するための形態について図面を参照して説明する。
【実施例１】
【００２３】
図２は、本発明の実施例１に係るソース接地増幅器を示す。本発明の実施例１に係るソース接地増幅器は、ゲートに対して直列に可変直列抵抗を挿入した周波数調整回路を含む。図２に示すように、ＮＭＯＳトランジスタＭ１のソースは基準電位ＶＳＳに接続され、ドレインはインピーダンス素子ＺＬの一方の端子と接続され、増幅器出力端子ＯＵＴが形成されている。インピーダンス素子ＺＬの他方の端子は、正電源ＶＤＤに接続されている。増幅器入力端子ＩＮは誘導素子ＬＧの一方の端子と接続され、誘導素子ＬＧの他方の端子は可変抵抗素子ＲＧの一方の端子と接続され、接続端子１０１が形成されている。可変抵抗素子ＲＧの他方の端子は、ＮＭＯＳトランジスタＭ１のゲートと接続され、接続端子１０２が形成されている。
【００２４】
図２で示される増幅回路は、可変抵抗素子ＲＧの抵抗値を増減することにより、増幅器の利得を増減させることができる。さらに、誘導素子ＬＧ及び可変抵抗素子ＲＧに加わる電圧とＮＭＯＳトランジスタＭ１に加わるゲート・ソース間電圧との分圧効果を利用することにより、低歪率での増幅が可能である。それに加え、ＮＭＯＳトランジスタＭ１に流れる電流の値を所定の範囲内に抑えることにより、歪率を所定の範囲内に抑えることができる。以下、図３を参照して詳しく説明する。
【００２５】
図３は、図２の増幅器の周波数調整回路の小信号等価回路を示す。図３の小信号等価回路において、Ｖｇｓ１を基準電位ＶＳＳと接続端子１０２との間の電位差、すなわちＮＭＯＳトランジスタＭ１のゲート・ソース間電圧とし、ｇｍ１を相互コンダクタンスとし、Ｃｇｓ１をゲート・ソース間のキャパシタとすると、本増幅器の利得Ｇは、
【００２６】
【数１】
2011082625.tif 000003
【００２７】
【数２】
2011082625.tif 000004
【００２８】
従って、
【００２９】
【数３】
2011082625.tif 000005
【００３０】
を得る。
【００３１】
ここで、ＬＧ＝１０-9、Ｃｇｓ１＝１０-13、Ｓ＝２πｆとして、利得Ｇの分母のｆ依存性を数値計算してみると、次のような結果を得る。ｆは周波数（Ｈｚ）を示す。
Ｇの分母＝１＋２πｆ×１０-13×(２πｆ×１０-9＋ＲＧ)                （１）
【００３２】
表1は、周波数ｆの各々の値に対して可変抵抗素子ＲＧの値を１Ω，１０Ω，１００Ωと可変した場合の（１）式の数値計算結果である。
【００３３】
【表１】
2011082625.tif 000006
【００３４】
この数値計算によると、１ＧＨｚ以上の周波数、且つ分母が１〜２のいわゆる信号通過域において、増幅器に直列に挿入された抵抗を１Ωから１００Ωに変えることで、最大３０％程度の利得変化を達成できることがわかる。
【００３５】
本発明の増幅回路は、誘導素子ＬＧ及び可変抵抗素子ＲＧのインピーダンスとＮＭＯＳトランジスタＭ１のゲート・ソース間容量Ｃｇｓ１との間で生ずる入力電圧の分圧効果を利用している。可変抵抗素子ＲＧの抵抗値を大きくすると、ＮＭＯＳトランジスタＭ１のゲート・ソース間電圧Ｖｇｓが小さくなり、可変抵抗素子ＲＧの抵抗値を小さくすると、ＮＭＯＳトランジスタＭ１のゲート・ソース間電圧Ｖｇｓが大きくなる。従って、入力信号の大きさに対応させて可変抵抗素子ＲＧの抵抗値を増減することによって、低歪率での増幅が可能となる。さらに、図３に示されるように、可変抵抗素子ＲＧの抵抗値を増減することによって、電流源ｇｍ１Ｖｇｓ１に流れる電流ｇｍ１・Ｖｇｓ１、すなわちＮＭＯＳトランジスタＭ１に流れる電流を、所定の範囲内に抑えるように調整することができる。
【００３６】
図４は、実施例１において可変抵抗素子ＲＧの抵抗値を変化させたときの利得−周波数特性のシミュレーション結果を示す。図４から、周波数１１．７ＧＨｚにおいて直列抵抗が０Ωから、１０Ω、５０Ωと増加させていくと、利得Ｇがピーク１０で２８．４ｄＢ、ピーク２０で２５．６ｄＢ、ピーク３０で１７．７ｄＢと変化することが確認できた。また、最大利得周波数に関しても、ピーク１０で１１．７５ＧＨｚ、ピーク２０で１１．７３ＧＨｚ、ピーク３０で１１．７０ＧＨｚと若干の周波数調整効果も確認できた。
【００３７】
本発明の実施例１の増幅回路は、誘導素子ＬＧ及び可変抵抗素子ＲＧのインピーダンスと、ＮＭＯＳトランジスタＭ１のゲート・ソース間容量Ｃｇｓ１との間で生ずる入力電圧の分圧効果に由来するものである。従って、誘導素子ＬＧをインダクタンス値が可変である可変誘導素子に置換して、可変抵抗素子ＲＧの抵抗値の増減に代わり、可変誘導素子のインダクタンス値の増減を行っても同様の利得可変効果が得られる。但し、この場合、前述の数値計算において１ＧＨｚであった利得可変効果が顕著になる周波数が、可変誘導素子のインダクタンス値の増大と共に低周波側に、可変誘導素子のインダクタンス値の減少と共に高周波側へと移動する。
【００３８】
次に、本発明における可変抵抗素子ＲＧについて説明する。図５は、可変抵抗素子ＲＧの回路例を示す。抵抗素子Ｒ１の一方の端子は接続端子４０１と接続され、抵抗素子Ｒ１の他方の端子は抵抗素子Ｒ２の一方の端子と接続され、接続端子４０２が形成されている。抵抗素子Ｒ２の他方の端子は、抵抗素子Ｒ３の一方の端子を接続され、接続端子４０３が形成されている。抵抗素子Ｒ３の他方の端子は、接続端子４０４と接続されている。接続端子４０１、４０２の間にフューズＦ１が接続されている。同様に、接続端子４０２、４０３の間にフューズＦ２が接続されている。図５に示される可変抵抗素子ＲＧは、フューズＦ１、Ｆ２を切断することによって、抵抗値の増大を実現する。
【００３９】
図６は、可変抵抗素子ＲＧの回路例を示す。接続端子５０１は、抵抗素子Ｒ１の一方の端子、抵抗素子Ｒ２の一方の端子、及び抵抗素子Ｒ３の一方の端子と接続されている。抵抗素子Ｒ１の他方の端子は、フューズＦ１の一方の端子と接続されている。同様に、抵抗素子Ｒ２の他方の端子はフューズＦ２の一方の端子と接続され、抵抗素子Ｒ３の他方の端子はフューズＦ３の一方の端子と接続されている。フューズＦ１、Ｆ２、Ｆ３のそれぞれの他方の端子は、接続端子５０５と接続されている。図６に示される可変抵抗素子ＲＧは、抵抗素子とフューズとの直列接続体を並列に接続したものであり、フューズＦ１、Ｆ２、Ｆ３を切断することによって、抵抗値の増大を実現する。
【００４０】
図５、図６に示した回路図では、抵抗値を増加させる一方向の制御しかできない。以下に、抵抗値の増加、減少を双方向で何回でも行うことができる双方向制御可変抵抗の例を２つ説明する。
【００４１】
図７は、双方向制御が可能な可変抵抗素子ＲＧの回路例を示す。図７に示される可変抵抗素子ＲＧは、ＭＯＳトランジスタの線形領域動作を利用する可変抵抗を実現する。ここで、ＭＯＳトランジスタＭ２のゲートには電圧Ｅ１が印加され、ソースには接続端子６０１が接続され、ドレインには接続端子６０３が接続されている。接続端子６０１、６０２、６０３は、ＭＯＳトランジスタＭ２が線形領域で動作するようバイアスされているものとする。
【００４２】
非特許文献３によると、このような条件下で動作するＭＯＳトランジスタＭ２のＯＮ抵抗素子Ｒｏｎは、次式で表される。ここで、ｋｍはＭＯＳトランジスタの利得係数であり、Ｖｇｓ２はＭＯＳトランジスタＭ２のゲート・ソース間電圧であり、Ｖｔｈは閾値電圧である。
【００４３】
【数４】
2011082625.tif 000007
【００４４】
すなわち、ＯＮ抵抗素子Ｒｏｎは、ゲート・ソース間電圧Ｖｇｓ２と反比例の関係にあるので、ゲート電圧Ｅ１を可変することで可変抵抗を実現できる。
【００４５】
図８は、双方向制御が可能な可変抵抗素子ＲＧの回路例を示す。図８に示される可変抵抗素子ＲＧは、ＭＯＳトランジスタの線形領域動作を利用する可変抵抗を実現する。抵抗素子Ｒ１の一方の端子は接続端子４０１と接続され、抵抗素子Ｒ１の他方の端子は抵抗素子Ｒ２の一方の端子と接続され、接続端子４０２が形成されている。抵抗素子Ｒ２の他方の端子は抵抗素子Ｒ３の一方の端子と接続され、接続端子４０３が形成されている。抵抗素子Ｒ３の他方の端子は接続端子４０４と接続されている。接続端子４０１、４０２の間にトランジスタＭ３のソース及びドレインが接続されている。同様に接続端子４０２、４０３の間にトランジスタＭ４のソース及びドレインが接続されている。トランジスタＭ３のゲートは、ゲート端子ＣＮＴ０と接続されている。トランジスタＭ４のゲートは、ゲート端子ＣＮＴ１と接続されている。図８に示される可変抵抗素子ＲＧは、図５において用いられるフューズに代わって、制御信号によってＯＮ／ＯＦＦが切り替えられるＭＯＳスイッチを使用するものである。従って、トランジスタＭ３、Ｍ４のゲート電圧を制御して、トランジスタＭ３、Ｍ４をＯＮ／ＯＦＦさせることによって、可変抵抗素子ＲＧの抵抗値の増減が実現される。
【００４６】
表２は、トランジスタＭ３のゲート端子ＣＮＴ０とトランジスタＭ４のゲート端子ＣＮＴ１の状態とゲート端子ＣＮＴ０及びゲート端子ＣＮＴ１のそれぞれの状態における接続端子４０１、４０４の間の抵抗値とを示す。
【００４７】
【表２】
2011082625.tif 000008
【００４８】
ここで、本発明の増幅回路は、図８で示される可変抵抗素子ＲＧを用いるものとする。また、ゲート端子ＣＮＴ０及びゲート端子ＣＮＴ１は、ディジタル制御端子ＣＮＴ「０：１」によって制御されるものとする。
【実施例２】
【００４９】
図９は、本発明の実施例２に係る、可変抵抗素子ＲＧの調整システムの回路図を示す。本システムは、周波数スイープ可能な信号源ＳＧと、周波数特性を監視するためのスペクトラムアナライザＳＡとを有する。ＮＭＯＳトランジスタＭ１のソースは、基準電位ＶＳＳに接続され、ドレインは、インピーダンス素子ＺＬの一方の端子と接続され、接続端子１０３が形成されている。インピーダンス素子ＺＬの他方の端子は、正電源ＶＤＤに接続されている。インピーダンス素子ＺＬの一方の端子は、容量素子Ｃ１の一方の端子と接続されている。容量素子Ｃ１の他方の端子ＯＵＴは、スペクトラムアナライザＳＡと接続されている。増幅器入力端子ＩＮは、誘導素子ＬＧの一方の端子と接続されている。誘導素子ＬＧの他方の端子は、可変抵抗素子ＲＧの一方の端子と接続され、接続端子１０１が形成されている。可変抵抗素子ＲＧの他方の端子は、ＮＭＯＳトランジスタＭ１のゲートと接続され、接続端子１０２が形成されている。信号源ＳＧは、増幅器入力端子ＩＮと接続されている。可変抵抗素子ＲＧは、ディジタル制御端子ＣＮＴ「０：１」によって、その抵抗値が増減されるように制御される。また、信号源ＳＧの発振周波数及びスペクトラムアナライザＳＡの測定周波数は増幅器の使用範囲ｆ１〜ｆ２（ｆ１＜ｆ２）より大きいとし、信号源ＳＧの出力レベルは増幅器の利得線形範囲Ｇ１〜Ｇ２（Ｇ１＜Ｇ２）にあるものとする。増幅器の出力レベルはスペクトラムアナライザＳＡの入力範囲内に存在するものとする。
【００５０】
動作原理は、実施例１で開示された内容と同じであるため、省略する。
【００５１】
図１０は、信号源ＳＧとスペクトラムアナライザＳＡとを用いた本実施例２による半導体素子の良品を増加させるための可変抵抗素子ＲＧの調整シーケンスの説明図である。
【００５２】
スペクトラムアナライザＳＡで測定された周波数における最大利得周波数をｆ０とし、最大利得周波数ｆ０における最大利得をＧ０とする。図１０のフローチャートにおいて、まずステップ９０１で、ｆ１＜ｆ０＜ｆ２かつＧ１＜Ｇ０＜Ｇ２であるかが判定される。ｆ１＜ｆ０＜ｆ２かつＧ１＜Ｇ０＜Ｇ２である場合、その半導体素子は良品であると判断される。ｆ１＜ｆ０＜ｆ２かつＧ１＜Ｇ０＜Ｇ２でない場合、ステップ９０２に示されるように、可変抵抗素子ＲＧが最小値に設定される。可変抵抗素子ＲＧを最小値に設定した後に、ステップ９０３のように、ｆ１＜ｆ０かつＧ１＜Ｇ０であるかが判定される。ｆ１＜ｆ０かつＧ１＜Ｇ０でない場合、その半導体素子は不良品と判断される。ｆ１＜ｆ０かつＧ１＜Ｇ０である場合、ステップ９０４のように、ｆ０＜ｆ１かつＧ０＜Ｇ１であるかが判定される。ｆ０＜ｆ１かつＧ０＜Ｇ１である場合、その半導体素子は良品と判断される。ｆ０＜ｆ１かつＧ０＜Ｇ１でない場合、ステップ９０５のように、可変抵抗素子ＲＧが１ステップ増加される。そして、再度、ステップ９０４に戻ってｆ０＜ｆ１かつＧ０＜Ｇ１であるかが判定される。ｆ０＜ｆ１かつＧ０＜Ｇ１を満たすまで、図１０に示されるようにステップ９０４とステップ９０５とが繰り返される。
【００５３】
また、可変抵抗素子ＲＧの代わりに可変誘導素子を用いる場合、図１０のステップ９０２において、可変誘導素子を最大値に設定し、ステップ９０５において、可変誘導素子を１ステップ減少させるとよい。
【００５４】
本発明の増幅回路では、図１０に示される調整シーケンスに従って、ディジタル制御端子ＣＮＴ「０：１」によって可変抵抗素子ＲＧの抵抗値が増減される。
【実施例３】
【００５５】
図１１は、従来の非特許文献４に示されるような、一般的なＨｏｍｏＤｙｎｅ受信機の構成を示す。ここで、増幅器入力端子ＩＮに加えられた信号は増幅器ＲＦＡｍｐに入力される。増幅器ＲＦＡｍｐからの出力ＲＦｏｕｔは、ミキサＭｉｘｅｒの一方の入力ポートに入力される。ミキサＭｉｘｅｒの他方の入力ポートには、クロック入力端子ＬＯから周波数変換の基準となるクロック信号が入力される。ミキサＭｉｘｅｒ内で出力ＲＦｏｕｔ及びクロック信号が混合され、両者の和及び差の周波数が出力される。ミキサＭｉｘｅｒからの出力は、増幅器出力端子ＯＵＴに入力される。
【００５６】
このような複数の能動回路を用いて高周波増幅が行われる際、抵抗をＲＦＡｍｐとミキサＭｉｘｅｒとの間に配置することによって、抵抗から発生する雑音の信号への寄与を緩和することができる。以下、図１２を参照して詳しく説明する。
【００５７】
図１２は、本発明の実施例３の増幅回路の回路図を示す。本発明の実施例３の増幅回路は、増幅器ＲＦＡｍｐとミキサＭｉｘｅｒとの間に可変抵抗素子ＲＧを配置することによって雑音増加の影響を緩和している。増幅器入力端子ＩＮに加えられた信号は増幅器ＲＦＡｍｐに入力される。増幅器ＲＦＡｍｐからの出力は、可変抵抗素子ＲＧを介して、出力ＲＦｏｕｔとしてミキサＭｉｘｅｒの一方の入力ポートに入力される。ミキサＭｉｘｅｒの他方の入力ポートには、クロック入力端子ＬＯから周波数変換の基準となるクロック信号が入力される。ミキサＭｉｘｅｒ内で出力ＲＦｏｕｔ及びクロック信号が混合され、両者の和及び差の周波数が出力される。ミキサＭｉｘｅｒからの出力は、増幅器出力端子ＯＵＴに入力される。本実施例３での利得の調整は、可変抵抗素子ＲＧの抵抗値の増減で達成される。以下、図１３を参照して詳しく説明する。
【００５８】
図１３は、図１２の増幅回路の小信号等価回路を示す。図１３の抵抗素子Ｒ０は、図１２の増幅器ＲＦＡｍｐの出力インピーダンスを示す。ここでは、抵抗素子Ｒ０の影響があるため、実施例１のように誘導素子の挿入を必要としないが、実施例１で開示された内容と同様の原理によって増幅器の利得を変えることができる。さらに、可変抵抗素子ＲＧの代わりにインダクタンス値が可変である可変誘導素子を用いて、可変誘導素子のインダクタンス値の増減を行っても同様の利得可変効果が得られる。
【００５９】
実施例３の増幅回路は、信号が可変抵抗素子ＲＧに至る前に増幅されている。従って、可変抵抗素子ＲＧから生ずる熱雑音が全体の雑音に与える影響を緩和でき、増幅器の雑音指数を低く保ちやすいという利点がある。さらに、特許文献１で示されるように、増幅器及び減衰器を用いる必要がなく、簡単な回路構成によって低歪率且つ歪率が所定の範囲内に抑えられた増幅を達成することができる。
【実施例４】
【００６０】
図１４は、本発明の実施例４の増幅回路の回路図を示す。図１４の増幅回路においては、増幅器ＲＦＡｍｐ１と増幅器ＲＦＡｍｐ２との間に可変抵抗素子ＲＧ１が配置され、増幅器ＲＦＡｍｐ２とミキサＭＩＸＥＲとの間に可変抵抗素子ＲＧ２が配置されている。増幅器入力端子ＩＮに加えられた信号は、増幅器ＲＦＡｍｐ１に入力される。増幅器ＲＦＡｍｐ１からの出力は、可変抵抗素子ＲＧ１を介して増幅器ＲＦＡｍｐ２に入力される。増幅器ＲＦＡｍｐ２は可変抵抗素子ＲＧ２を介して、出力ＲＦｏｕｔとしてミキサＭＩＸＥＲに入力される。ミキサＭＩＸＥＲの他方の入力ポートには、クロック入力端子ＬＯから周波数変換の基準となるクロック信号が入力される。ミキサＭｉｘｅｒ内で出力ＲＦｏｕｔ及びクロック信号が混合され、両者の和及び差の周波数が出力される。ミキサＭＩＸＥＲによって周波数変換された出力は、増幅器出力端子ＯＵＴに入力される。
【００６１】
図１４に示される増幅回路は、実施例１で開示された内容と同様の原理によって増幅器の利得を変えることができる。さらに、可変抵抗素子ＲＧ１及び可変抵抗素子ＲＧ２の代わりに第１の可変誘導素子及び第２の可変誘導素子を用いて、第１の可変誘導素子及び第２の可変誘導素子のインダクタンス値の増減を行っても同様の利得可変効果が得られる。
【００６２】
また、本実施例４の増幅回路は、信号が可変抵抗素子ＲＧ１に至る前に増幅され、さらに信号が可変抵抗素子ＲＧ２に至る前に増幅されるように、複数の調整点を設けることによって、増幅部の利得―周波数特性を広範囲に可変することができる。
【００６３】
図１５は、図１４において、増幅器入力端子ＩＮからの信号を入力とし、出力ＲＦｏｕｔを出力として、可変抵抗素子ＲＧ１及び可変抵抗素子ＲＧ２の抵抗値を可変したときの利得―周波数特性のシミュレーション結果を示す。ピーク１５１〜１５６に注目すると、利得ピークの周波数移動が顕著になっていることがわかる。表３は、図１５において、ピーク１５１〜１５６を有する各々のラインの可変抵抗素子ＲＧ１及び可変抵抗素子ＲＧ２の抵抗値と、ピーク１５１〜１５６時の各々の利得及び周波数とを示す。
【００６４】
【表３】
2011082625.tif 000009
【００６５】
実施例４での可変抵抗素子ＲＧ１及び可変抵抗素子ＲＧ２の抵抗値の大きさについて、システムの雑音指数の軽減の観点から、ＲＧ１＜ＲＧ２であることが好ましい。
【実施例５】
【００６６】
図１６は、本発明に係る実施例５の増幅回路の回路図を示す。図１６において、正の増幅器入力端子ＩＮＰは誘導素子ＬＧ１の一方の端子に接続され、誘導素子ＬＧ１の他方の端子は可変抵抗素子ＲＧ１の一方の端子に接続されている。可変抵抗素子ＲＧ１の他方の端子は差動増幅器ＲＦＡｍｐ３の正の入力ポートに接続されている。負の増幅器入力端子ＩＮＮは誘導素子ＬＧ２の一方の端子に接続され、誘導素子ＬＧ２の他方の端子は、可変抵抗素子ＲＧ２の一方の端子に接続されている。可変抵抗素子ＲＧ２の他方の端子は、差動増幅器ＲＦＡｍｐ３の負の入力ポートに接続されている。差動増幅器ＲＦＡｍｐ３の正の出力ポートは正の増幅器出力端子ＯＰに接続され、負の出力ポートは負の増幅器出力端子ＯＮに接続されている。
【００６７】
図１６に示される増幅回路は、実施例１で開示された内容と同様の原理によって増幅器の利得を変えることができる。
【００６８】
また、図１６に示される増幅回路において、可変抵抗素子ＲＧ１及び可変抵抗素子ＲＧ２の代わりに第１の可変誘導素子及び第２の可変誘導素子を用いて、第１の可変誘導素子及び第２の可変誘導素子のインダクタンス値の増減を行っても同様の利得可変効果が得られる。
【００６９】
さらに、実施例５は、本発明の増幅回路を差動系に適応させ、誘導素子ＬＧ１及び誘導素子ＬＧ２の間に相互インダクタンスＭが存在するものである。可変抵抗素子ＲＧ１及び可変抵抗素子ＲＧ２を可変する代わりに誘導素子ＬＧ１及び誘導素子ＬＧ２の間の相互インダクタンスＭを可変することによって、実施例１と同様の効果が得られる。
【００７０】
このような構成の実施例５の増幅回路は、誘導素子ＬＧ１・ＬＧ２間の相互インダクタンスＭを変化させることによって、差動増幅器ＲＦＡｍｐ３のゲート・ソース間電圧Ｖｇｓを可変し、増幅器ＲＦＡｍｐ１の利得を制御することができる。以下、図１７を参照して詳しく説明する。
【００７１】
図１７は、図１６の増幅回路の小信号等価回路を示す。図１７に示される等価回路の相互インダクタンスＭを増加させると、信号通過経路に存在する等価的自己インダクタンスＬＧ１−(Ｍ／２)及びＬＧ２−(Ｍ／２)は減少する。相互インダクタンスＭを減少させると、等価的自己インダクタンスＬＧ１−(Ｍ／２) 及びＬＧ２−(Ｍ／２)は増加する。正の増幅器入力端子ＩＮＰ又は負の増幅器入力端子ＩＮＮの両方の入力に対して等価的自己インダクタンスＬＧ１−(Ｍ／２) 及びＬＧ２−(Ｍ／２)に同時かつ同量発生する。従って、誘導素子ＬＧ１・ＬＧ２間の相互インダクタンスＭを変化させることによって、増幅器ＲＦＡｍｐ３の利得を制御することができる。
【００７２】
また、差動増幅器ＲＦＡｍｐ３を図２に示すソース接地増幅器と仮定すれば、実施例５において、図２のソース接地増幅器における誘導素子ＬＧ及び可変抵抗素子ＲＧのインピーダンスと、ＮＭＯＳトランジスタＭ１のゲート・ソース間容量Ｃｇｓ１との間に生ずる入力電圧の分圧効果が得られ、利得の調整が可能となる。
【符号の説明】
【００７３】
Ｍ１  ＮＭＯＳトランジスタ
Ｍ２  ＭＯＳトランジスタ
Ｍ３、Ｍ４  トランジスタ
Ｃｇｓ１、Ｃｇｓ２  ゲート・ソース間のキャパシタ
Ｃ１  容量素子
ＺＬ  インピーダンス素子
ＲＧ、ＲＧ１、ＲＧ２  可変抵抗素子
Ｒ０、Ｒ１、Ｒ２、Ｒ３  抵抗素子
ＩＮ  増幅器入力端子
ＩＮＰ  正の増幅器入力端子
ＩＮＮ  負の増幅器入力端子
ＯＵＴ  増幅器出力端子
ＯＰ  正の増幅器出力端子
ＯＮ  負の増幅器出力端子
ＬＯ  クロック入力端子
ＣＮＴ０、ＣＮＴ１  ゲート端子
ＣＮＴ［０：１］  ディジタル制御端子
ＬＧ、ＬＧ１、ＬＧ２、ＬＧ３、ＬＧ４  誘導素子
ｇｍ１Ｖｇｓ１  電流源
ＲＦＡｍｐ、ＲＦＡｍｐ１、ＲＦＡｍｐ２  増幅器
ＲＦＡｍｐ３  差動増幅器
ＭＩＸＥＲ  ミキサ
ＳＧ  信号源
ＳＡ  スペクトラムアナライザ
【図１】
2011082625.tif 000010
【図２】
2011082625.tif 000011
【図３】
2011082625.tif 000012
【図４】
2011082625.tif 000013
【図５】
2011082625.tif 000014
【図６】
2011082625.tif 000015
【図７】
2011082625.tif 000016
【図８】
2011082625.tif 000017
【図９】
2011082625.tif 000018
【図１０】
2011082625.tif 000019
【図１１】
2011082625.tif 000020
【図１２】
2011082625.tif 000021
【図１３】
2011082625.tif 000022
【図１４】
2011082625.tif 000023
【図１５】
2011082625.tif 000024
【図１６】
2011082625.tif 000025
【図１７】
2011082625.tif 000026