(57)【要約】      （修正有）【課題】微細な電極ピッチで形成された半導体基板が互いに接続された構造を有する半導体装置の信頼性を向上させる手段を提供する。【解決手段】半導体装置は、第１の多層配線構造１１１を備えた第１の半導体基板１１０と、第２の多層配線構造１２１を備えた第２の半導体基板１２０とを有し、第１の半導体基板は第１の多層配線構造を構成する電極層の一部からなる第１の接合用電極層１１２を有し、第２の半導体基板は第２の多層配線構造を構成する電極層の一部からなる第２の接合用電極層１２２を有し、第１の接合用電極層は第1のディッシング部１１３を備え、第２の接合用電極層は第２のディッシング部１２３を備え、第1のディッシング部と第２のディッシング部との間に接合部材１３０が配置され、接合部材を介して第１の接合用電極層と第２の接合用電極層が接合される。【選択図】図１
2011009372.tif 000002
【特許請求の範囲】
【請求項１】
第１の多層配線構造を備えた第１の半導体基板と、第２の多層配線構造を備えた第２の半導体基板とを有し、
前記第１の半導体基板は前記第１の多層配線構造を構成する電極層の一部からなる第１の接合用電極層を有し、前記第２の半導体基板は前記第２の多層配線構造を構成する電極層の一部からなる第２の接合用電極層を有し、
前記第１の接合用電極層は第1のディッシング部を備え、前記第２の接合用電極層は第２のディッシング部を備え、
前記第1のディッシング部と前記第２のディッシング部との間に接合部材が配置され、
前記接合部材を介して前記第１の接合用電極層と前記第２の接合用電極層が接合された半導体装置。
【請求項２】
前記接合部材は前記第1のディッシング部または前記第２のディッシング部の全領域に配置され、前記接合部材の頂点部が前記第１の多層配線構造または前記第２の多層配線構造を構成する最表面層よりも突出していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体基板と前記第２の半導体基板の間の少なくとも一部の領域に封止材料を有することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記接合部材の弾性率は、前記第１の接合用電極層または前記第２の接合用電極層の弾性率よりも小さいことを特徴とする請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記接合部材の融点は、前記第１の接合用電極層または前記第２の接合用電極層の融点よりも低いことを特徴とする請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
前記接合部材は、金（Ａｕ）またはスズ（Ｓｎ）を含み、前記第１の接合用電極層または前記第２の接合用電極層は銅（Ｃｕ）を含むことを特徴とする請求項１から５のいずれか一項に記載の半導体装置。
【請求項７】
第１の多層配線構造を備えた第１の半導体基板に、前記第１の多層配線構造を構成する電極層の一部からなる第１の接合用電極層を形成し、
第２の多層配線構造を備えた第２の半導体基板に、前記第２の多層配線構造を構成する電極層の一部からなる第２の接合用電極層を形成し、
前記第１の接合用電極層に第1のディッシング部を形成し、
前記第２の接合用電極層に第２のディッシング部を形成し、
前記第1のディッシング部または前記第２のディッシング部の少なくとも一方に接合部材を配置し、
前記接合部材を介して前記第１の接合用電極層と前記第２の接合用電極層とを接合する
ことを特徴とする半導体装置の製造方法。
【請求項８】
前記第１の半導体基板または前記第２の半導体基板の少なくとも一方の表面に封止材料を形成し、
前記接合部材を介して前記第１の接合用電極層と前記第２の接合用電極層とを接合した後に、前記封止材料を硬化する
ことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第１の半導体基板または前記第２の半導体基板の少なくとも一方の表面に封止材料を形成し、
前記接合部材の少なくとも一部を前記封止材料から露出させ、
前記接合部材を介して前記第１の接合用電極層と前記第２の接合用電極層とを接合した後に、前記封止材料を硬化する
ことを特徴とする請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びそれらの製造方法に関し、特に、互いに接続された複数の半導体基板を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の急速な発達に伴い、半導体装置にはこれまで以上に高機能が求められている。半導体装置の高機能・多機能化に伴い半導体装置の入出力端子数は増加し、また、半導体装置を高速動作させるために配線長の短縮化が求められている。こうした要求を実現するために開発された実装方法の一つにフリップチップ実装がある。フリップチップ実装では、半導体基板の配線面のエリア上に接続パッドを設けることができるため多ピン化に適している。また、ワイヤボンディングやテープオートメイティッドボンディングなどの他の半導体基板の実装方法と比較した場合、引き出し線を必要としないため配線長の短縮化が可能である。
【０００３】
フリップチップ実装では、突起電極であるバンプの高さが確保されれば、半導体基板の平坦性に問題がある場合でも、バンプの変形等により高さのバラツキを相殺することができ、良好な接続が得られるという利点がある。しかし、電極ピッチの微細化が進むと、良好な接続を得るために十分な高さのバンプを形成することが困難となるため、微細化には限界があるという問題がある。
【０００４】
電極ピッチの微細化に対応可能であり、さらに配線を短くした実装構造を有する半導体装置の一例が特許文献１に記載されている。図８に示すように、特許文献１の半導体装置３００は互いに接続された第１の半導体基板３１０と第２の半導体基板３２０とからなる。第１の半導体基板３１０と第２の半導体基板３２０の多層配線表面は化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ、以下、ＣＭＰという）により平坦化されている。このＣＭＰ工程ではスルーホール内の導電体である導電体スルーホール３１１、３２１の表面に皿状に窪んだディッシング部３１２、３２２が生じる。この導電体スルーホール３１１、３２１の周囲の絶縁体３１３、３２３はディッシング部３１２、３２２の底部の高さ以下になるまでエッチング等により加工されている。その後に、導電体スルーホール３１１と導電体スルーホール３２１を固相接合することによって第１の半導体基板３１０と第２の半導体基板３２０が接続された構造となっている。特許文献１の半導体装置では、電極パッドやバンプを形成する必要がないため、微細な電極ピッチを有する半導体基板同士の接続が可能になるとされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−０２６１２３号公報（段落「００２０」〜「００２８」、図３）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述した特許文献１に記載された半導体装置においては、第１および第２の半導体基板のディッシング部同士が直接接続するため、ディッシング部の形状から点接触となりやすい。そのため、微細な電極ピッチを有する半導体基板同士の接続状態が不安定であり、半導体装置の信頼性が低いという問題点があった。
【０００７】
本発明の目的は、上述した課題である、微細な電極ピッチで形成された半導体基板が互いに接続された構造を有する半導体装置の信頼性が低いという課題を解決する半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、第１の多層配線構造を備えた第１の半導体基板と、第２の多層配線構造を備えた第２の半導体基板とを有し、第１の半導体基板は第１の多層配線構造を構成する電極層の一部からなる第１の接合用電極層を有し、第２の半導体基板は第２の多層配線構造を構成する電極層の一部からなる第２の接合用電極層を有し、第１の接合用電極層は第1のディッシング部を備え、第２の接合用電極層は第２のディッシング部を備え、第1のディッシング部と第２のディッシング部との間に接合部材が配置され、接合部材を介して第１の接合用電極層と第２の接合用電極層が接合される。
【０００９】
本発明の半導体装置の製造方法は、第１の多層配線構造を備えた第１の半導体基板に、第１の多層配線構造を構成する電極層の一部からなる第１の接合用電極層を形成し、第２の多層配線構造を備えた第２の半導体基板に、第２の多層配線構造を構成する電極層の一部からなる第２の接合用電極層を形成し、第１の接合用電極層に第1のディッシング部を形成し、第２の接合用電極層に第２のディッシング部を形成し、第1のディッシング部または第２のディッシング部の少なくとも一方に接合部材を配置し、接合部材を介して第１の接合用電極層と第２の接合用電極層とを接合する。
【発明の効果】
【００１０】
本発明の半導体装置は、電極ピッチが微細であっても信頼性が高いという効果を有する。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図３】本発明の第２の実施形態に係る半導体装置の断面図である。
【図４】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図５】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図６】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図７】本発明の第２の実施形態に係る別の半導体装置の製造方法を説明するための断面図である。
【図８】関連する半導体装置の断面図である。
【発明を実施するための形態】
【００１２】
以下に、図面を参照しながら、本発明の実施形態について説明する。
【００１３】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る半導体装置１００の断面図である。半導体装置１００は、第１の多層配線構造１１１を備えた第１の半導体基板１１０と、第２の多層配線構造１２１を備えた第２の半導体基板１２０とを有する。第１の半導体基板１１０は第１の多層配線構造１１１を構成する電極層の一部からなる第１の接合用電極層１１２を有し、第２の半導体基板１２０は第２の多層配線構造１２１を構成する電極層の一部からなる第２の接合用電極層１２２を有している。第１の接合用電極層１１２は第1のディッシング部１１３を備え、第２の接合用電極層１２２は第２のディッシング部１２３を備え、第1のディッシング部１１３と第２のディッシング部１２３との間に接合部材１３０が配置され、接合部材１３０を介して第１の接合用電極層１１２と第２の接合用電極層１２２が接合されている。本実施形態によれば、半導体基板の間に接合部材による接続面が形成されるので、電極ピッチが微細であっても信頼性が高い半導体装置を得ることができる。
【００１４】
ここでディッシングとは、銅（Ｃｕ）配線プロセスにおいて、銅（Ｃｕ）メッキ後のＣＭＰによる配線部のへこみ（凹部）のことを言う。第１の多層配線構造１１１および第２の多層配線構造１２１に用いられる電極の材料は特に限定されず、一般的に使用されている銅（Ｃｕ）、アルミニウム（Ａｌ）等を用いることができる。
【００１５】
接合部材１３０は、第1のディッシング部１１３および第２のディッシング部１２３の全領域にわたって配置され、接合部材１３０の頂点部が第１の多層配線構造１１１および第２の多層配線構造１２１を構成する最表面層よりも突出して配置されることが望ましい。このとき接合部材１３０は、第１の半導体基板１１０と第２の半導体基板１２０を接続する際の加熱加圧により変形し、良好な接続面が形成される。すなわち、接合部材１３０が溶融せず変形することだけで接続している場合であっても、第１の接合用電極層１１２あるいは第２の接合用電極層１２２と同等程度の投影面積を有する一様な接続界面が接合部材１３０によって形成される。このとき接続強度を確保するため、接続界面における接合部材の少なくとも一部は金属拡散によって接続していることが望ましい。
【００１６】
接合部材１３０の材料は、導電性を有するものであれば特に制限されないが、第１の接合用電極層１１２または第２の接合用電極層１２２よりも、弾性率が低い材料が望ましい。それは第１の半導体基板１１０と第２の半導体基板１２０を接続する際の加熱加圧により、接合部材１３０が選択的に変形することにより、一様な接続面を有する良好な金属拡散接続が得られるからである。例えば、第１の接合用電極層１１２または第２の接合用電極層１２２の材料として銅（Ｃｕ）を用いた場合には、接合部材１３０として金（Ａｕ）を用いることが出来る。
【００１７】
また接合部材１３０の材料として、第１の接合用電極層１１２または第２の接合用電極層１２２を構成する材料の融点よりも低い融点を有する材料を用いることとしてもよい。この場合には、第１の半導体基板１１０と第２の半導体基板１２０を接続する際に、接合部材１３０の融点以上の温度とすることによって接合部材を溶融し、融着接続することで良好な接続が可能となる。例えば、第１の接合用電極層１１２または第２の接合用電極層１２２の材料として銅（Ｃｕ）を用いた場合には、接合部材１３０として半田を用いることができる。半田材料の例としては、Ｓｎ／Ｐｂ、Ｓｎ／Ａｇ、Ｓｎ／Ｃｕ、Ｓｎ／Ｚｎ、Ｓｎ／Ｂｉ、およびこれらの材料に特定の添加元素をさらに加えた材料等があり、これらを適宜用いることができる。
【００１８】
また、本実施形態によれば、第１の接合用電極層１１２および第２の接合用電極層１２２には、第1のディッシング部１１３および第２のディッシング部１２３がそれぞれ形成されているので、第１の半導体基板１１０と第２の半導体基板１２０の接続を生産性よく行うことができる。すなわち、接合用電極層が平坦な場合には、半導体基板の接続時の荷重が過大であると、変形あるいは溶融した接合部材が接合面よりはみ出しやすく、電極間でショートが生じる等の問題を引き起こす可能性がある。それに対して本実施形態によれば、ディッシング形状の効果によりディッシング部のくぼみに接合部材が残りやすく、接合部材の供給量の調整が容易になる。したがって、半導体基板の良好な接続を実現するための条件範囲を拡大することができ、半導体基板を接続する際の生産性を向上させることができる。
【００１９】
第1のディッシング部１１３および第２のディッシング部１２３に接合部材を配置するために、例えばリフトオフ法を用いることができる。ここでは、接合部材として金（Ａｕ）を形成する場合について説明する。まず、リフトオフレジスト（Ｌｉｆｔ−Ｏｆｆ  Ｒｅｓｉｓｔ：ＬＯＲ）をスピンコート法等により第１の半導体基板１１０または第２の半導体基板１２０の表面に塗布する。さらに、ポジ型電子ビームレジストであるＰＭＭＡ（Ｐｏｌｙ  ｍｅｔｈｙｌ  ｍｅｔｈａｃｒｙｌａｔｅ）レジストを塗布する。レジスト塗布後にベーキングを行い、続いて電子ビーム露光法を用いてＰＭＭＡレジストによる電極パターンを形成する。ＰＭＭＡの現像にはメチルイソブチルケトン（Ｍｅｔｈｙｌ  Ｉｓｏｂｕｔｙｌ  Ｋｅｔｏｎｅ：ＭＩＢＫ）とイソプロピルアルコール（Ｉｓｏｐｒｏｐｙｌ  Ａｌｃｏｈｏｌ：ＩＰＡ）の混合溶液を使用し、パターニングされたＰＭＭＡをマスクにＬＯＲをエッチングする。なお、ＬＯＲレジストを除去した場所に残渣が残る場合があるが、この残渣は接合部材の接合用電極層への密着性を下げる原因となり、また、電気抵抗を上げる原因となるため取り除く必要がある。レジスト残渣の除去には酸素プラズマ中でのアッシング処理を用いることができる。
【００２０】
次に電子ビーム蒸着法により金（Ａｕ）を堆積させる。接合用電極層との密着性を確保するため、金（Ａｕ）を蒸着する前にチタンを堆積させることとしてもよい。電子ビーム蒸着の後、アセトンへ浸してレジストを溶解させ、レジスト上に堆積した金をリフトオフさせる。最後に、エタノールに浸してアセトンを除去し、水洗処理を施すことによりリフトオフ工程が終了する。本実施形態では電子ビーム蒸着法を用いることとしたが、これに限らず、スパッタ法またはパルスレーザー蒸着法などの堆積方法を用いることとしてもよい。
【００２１】
以上述べたように、本実施形態による半導体装置においては、半導体基板の多層配線構造を構成する電極層の一部からなる接合用電極層に接合部材が配置されており、この接合部材を介して第１の半導体基板と第２の半導体基板が接合される。そのため、電極パッドやバンプを形成する必要がないので、微細な電極ピッチを有する半導体基板同士の接合が可能となる。
【００２２】
また、本実施形態による半導体装置においては、多層配線構造の表面平坦化工程であるＣＭＰ工程において発生した接合用電極層のディッシング部に接合部材が配置される。そして、接合部材として接合用電極層を構成する材料よりも低い弾性率または低い融点を有する材料を好適に用いることができる。この場合には、半導体基板を接合する際に、接合部材が容易に変形することにより良好な接続面が得られるので、半導体基板を接続する際の生産性を向上させることができる。
【００２３】
さらに、本実施形態による半導体装置においては、ディッシング部を有するので、ディッシング形状の効果によりディッシング部のくぼみに接合部材が残留しやすく、接合部材の供給量の調整を容易に行うことができる。また、より好ましくは、接合部材がディシング部の全領域にわたって配置され、接合部材の頂点部が多層配線構造を構成する最表面層よりも突出した構造とすることができる。この場合には、半導体基板同士を接合するための荷重が接合部材に確実に印加され、接合部材の高さのバラツキは接合部材の変形によって吸収される。そのため、接合部材の全領域にわたって良好な接続状態が得られるので、信頼性の高い接続構造を実現することができる。
【００２４】
これに対して特許文献１に記載された関連する半導体装置３００には、以下の問題があった。すなわち、ディッシング部３１２、３２２の底部まで確実に接続させる場合には、半導体基板３１０、３２０の接合時の荷重等により、ディッシング形状を変形させる必要がある。そのため、導電体スルーホール３１１、３２１および接地配線層３１４、３２４を構成する材料には、低電気抵抗が要求されるのみならず低弾性である必要があり、材料の選定が困難であった。また、高荷重を付加できる実装装置等が必要となり、設備に多大な費用がかかるという問題があった。
【００２５】
さらに特許文献１に記載された関連する半導体装置では、接地配線層３１４、３２４も同時に接続することにより接続強度を確保する構成としているため、接続する箇所の面積が増大し、実装時に必要な荷重が増加することから、生産性がさらに悪化するという問題があった。
【００２６】
次に、本実施形態による半導体装置１００の製造方法について、図２を用いてさらに詳細に説明する。
【００２７】
図２（ａ）に示すように、まず、第２のディッシング部１２３に接合部材１３０が配置された第２の半導体基板１２０を実装装置の実装ステージ（図示せず）に吸着等により固定する。このとき第２の半導体基板１２０の裏面は実装ステージに接しており、第２の多層配線構造１２１の表面は上面方向を向いている。なお、この実装ステージは吸着固定機能、平面（ｘ−ｙ）駆動機能、加熱機能、接合面高さ調整機能等を有していることが望ましい。次に、第１の半導体基板１１０を実装装置の実装ヘッド（図示せず）に吸着固定する。ここで第１の半導体基板１１０の第1のディッシング部１１３にも接合部材１３０を配置した。このとき実装ヘッドは第1の半導体基板１１０の裏面に接しており、第１の多層配線構造１１１の表面は下面方向を向いている。なお、この実装ヘッドはチップ吸着固定機能、θ駆動機能、加熱機能、接合高さ調整機能等を有していることが望ましい。
【００２８】
次に、第１の半導体基板１１０と第２の半導体基板１２０の位置合わせを行う。位置合わせ工程では、まず、第１および第２の半導体基板の位置合わせに必要なアライメントマークの撮像を行う。アライメントマークは配線作製工程において作製することが望ましく、一般的には半導体基板の対角線上の角部付近の２箇所に設けられる。続いて、認識した２箇所のアライメントマークの座標データを用いて、第1の半導体基板１１０と第２の半導体基板１２０の位置合わせを行う。
【００２９】
次に、第1の半導体基板１１０を第２の半導体基板１２０に搭載する（図２（ａ）の矢印）。その後、半導体基板を加熱加圧することにより接合部材１３０を変形または溶融させ、第1の半導体基板１１０と第２の半導体基板１２０を電気的に接続する。接合部材１３０として金（Ａｕ）を用いた場合、実装時の加熱加圧による金（Ａｕ）の拡散接合によって電気的接続が可能となる。また、接合部材１３０として半田を用いた場合、半田が融着することにより電気的接続が可能となる。以上の工程により、図２（ｂ）に示す本実施形態による半導体装置１００が完成する。なお本実施形態では、第１の半導体基板１１０の第1のディッシング部１１３および第２の半導体基板１２０の第２のディッシング部１２３の両方に接合部材を配置することとしたが、これに限らず、第1のディッシング部または第２のディッシング部の少なくとも一方に接合部材が配置されていればよい。
【００３０】
［第２の実施形態］
次に、本発明の第２の実施形態について説明する。図３は、本実施形態による半導体装置２００の断面図である。本実施形態では図３に示すように、第１の半導体基板２１０と第２の半導体基板２２０の間の領域に封止材料として絶縁樹脂２４０が配置されており、第１の半導体基板２１０と第２の半導体基板２２０との間を封止した構成となっている。その他の構成は、第1の実施形態による半導体装置１００と同様である。この絶縁樹脂２４０によって、第１の多層配線構造２１１を構成する最表面層と第２の多層配線構造２２１を構成する最表面層が接着される。さらに、第１の半導体基板２１０と第２の半導体基板２２０を電気的に接続している接合部材２３０の周囲を、絶縁樹脂２４０が包み込んで保護することとなるため、第１の半導体基板２１０と第２の半導体基板２２０との接続の信頼性がさらに向上する。
【００３１】
絶縁樹脂２４０としては、例えば、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等を用いることができる。これに限らず、これらの２種以上を組み合わせて用いることとしてもよいし、また、絶縁樹脂の熱膨張係数や弾性率等の物性値を調整するためにシリカ等の無機充填剤等を混合したものを用いてもよい。
【００３２】
次に、本実施形態による半導体装置２００の製造方法について説明する。樹脂封止の工程には、第１の半導体基板２１０と第２の半導体基板２２０の間に毛細管現象を利用して液状の樹脂を充填し、充填後に樹脂を硬化させる工程からなる一般的な方法を用いることができる。この場合、充填時に重要となる樹脂の粘度物性等を考慮すると、エポキシ樹脂を好適に用いることができる。また、上記方法で樹脂封止を行う場合、樹脂を充填する前に多層配線構造を構成する最表面層の樹脂充填領域をプラズマ処理等により改質し、樹脂に対する濡れ性を高めておくことにより、樹脂の充填性を向上させることができる。また、真空中で樹脂を充填した後に、大気圧を利用して樹脂充填を促進させる方法や、加圧しながら樹脂硬化を行うことで樹脂の充填性を向上させることとしてもよい。樹脂を充填させた後に加熱処理を施し、樹脂を硬化させることにより本実施形態による半導体装置２００が完成する。エポキシ樹脂を用いる場合には、約１００℃〜約２００℃程度の加熱処理により樹脂を硬化させることができる。
【００３３】
第１の半導体基板２１０と第２の半導体基板２２０の間隔が狭い場合は、樹脂の流動抵抗が高くなるので、毛細管現象による絶縁樹脂の充填が困難となる。この場合には図４に示すように、接合部材２３０が配置された第１の半導体基板２１０の最表面層に絶縁樹脂２４０をあらかじめ形成し、接合部材２３０による接続と絶縁樹脂２４０による封止を同時に行うことが望ましい。絶縁樹脂２４０は第１の半導体基板２１０または第２の半導体基板２２０のいずれの表面に形成してもよく、第１の半導体基板および第２の半導体基板の双方に形成することとしてもよい。絶縁樹脂２４０の形成には、フィルム上に加工した絶縁樹脂をラミネータによりチップ表面に供給する方法、または液状の樹脂をスピンコート法あるいは印刷法により供給し仮硬化する方法、などを用いることができる。
【００３４】
絶縁樹脂２４０を形成した後に、図５に示すように、供給時の余剰な樹脂を除去し接合部材２３０の表面を露出させることとしてもよい。これにより、第１の半導体基板と第２の半導体基板との電気的な接続性の向上を図ることができる。余剰な樹脂の除去および接合部材表面の露出には、例えば、精密加工が可能なバイトを使用した機械加工法を用いることができる。
【００３５】
図６に、接合部材２３０の表面を露出させた場合の本実施形態による半導体装置２００の製造方法を示す。図６（ａ）は第1の半導体基板２１０と第２の半導体基板２２０の双方に絶縁樹脂２４０を形成し、接合部材２３０を露出させた場合である。絶縁樹脂２４０を形成する工程と接合部材２３０を露出させる工程以外は第１の実施形態による製造方法（図２）と同様である。第1の半導体基板２１０と第２の半導体基板２２０を接合した後に絶縁樹脂２４０を約１００℃〜約２００℃程度で硬化させることにより、本実施形態による半導体装置２００が完成する（図６（ｂ））。
【００３６】
また、図７に示すように、接合部材の表面を露出することなく第1の半導体基板２１０と第２の半導体基板２２０を接続することとしてもよい。図７（ａ）では、第1の半導体基板２１０の表面にのみ絶縁樹脂２４０を形成する場合を示したが、これに限らず、第２の半導体基板２２０の表面にのみ絶縁樹脂２４０を形成してもよいし、第1の半導体基板２１０と第２の半導体基板２２０の双方に絶縁樹脂２４０を形成することとしてもよい。ここで、第1の半導体基板２１０および第２の半導体基板２２０に形成された接合部材２３０のいずれも、それぞれの半導体基板の表面より突出した凸形状に形成される。これにより、凸形状同士の接合部材２３０が接触した後に変形するので、絶縁樹脂２４０が接合部材２３０の間に噛みこむことがなく、良好な電気的接続が実現される（図７（ｂ））。この場合、接合部材２３０による電気的接続と絶縁樹脂２４０による封止が同時に行われる。そのため接合部材による電気的接続が、融着による接続または金属拡散による接続ではなく、単なる接触のみによる場合であっても、半導体基板の搭載時における加圧および絶縁樹脂の硬化収縮時における応力により、信頼性の高い電気的接続を確保することができる。
【００３７】
以上述べたように、本実施形態による半導体装置およびその製造方法によれば、第１の半導体基板と第２の半導体基板を接合する前に、あらかじめ半導体基板表面に絶縁樹脂が供給され、接合部材による電気的接続と半導体基板間の樹脂封止が同時に行われる。そのため、接合部材からなる電気的接続部分が封止樹脂により保護されるので、半導体基板間の接続の信頼性が向上した半導体装置が得られる。また、接合部材の形状により絶縁樹脂が電極接続部へ噛み込む現象を抑制することができ、しかも低荷重で容易に半導体基板を接続することが可能となる。そのため、互いに接続された複数の半導体基板を有する半導体装置において、生産性及び信頼性の高い接続構造を形成することができる。
【００３８】
これに対して特許文献１に記載された関連する半導体装置には、以下の問題があった。すなわち、半導体基板が微細な電極構造を有する場合、半導体基板の接続部を樹脂封止することによって接続強度を確保することが困難であった。これは、半導体基板間の隙間が狭くなるため樹脂の流動抵抗が大きくなり、毛細管現象により半導体基板間の隙間に樹脂を充填することが困難になるからである。一方、接合するそれぞれの半導体基板の表面にあらかじめ樹脂を供給し、半導体基板同士の接続と同時に樹脂封止することとしても、ディッシング部のくぼみに樹脂が残りやすいため、接続部に樹脂が噛み込み、良好な接続ができないという問題があった。
【００３９】
本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。
【符号の説明】
【００４０】
１００、２００    半導体装置
１１０、２１０、３１０    第１の半導体基板
１１１、２１１    第１の多層配線構造
１１２    第１の接合用電極層
１１３    第1のディッシング部
１２０、２２０、３２０    第２の半導体基板
１２１、２２１    第２の多層配線構造
１２２    第２の接合用電極層
１２３    第２のディッシング部
１３０、２３０    接合部材
２４０    絶縁樹脂
３００    関連する半導体装置
３１１、３２１    導電体スルーホール
３１２、３２２    ディッシング部
３１３、３２３    絶縁体
【図１】
2011009372.tif 000003
【図２】
2011009372.tif 000004
【図３】
2011009372.tif 000005
【図４】
2011009372.tif 000006
【図５】
2011009372.tif 000007
【図６】
2011009372.tif 000008
【図７】
2011009372.tif 000009
【図８】
2011009372.tif 000010