(57)【要約】【課題】複数のスイッチング電源部を用いる電源装置では、スイッチング素子をオン・オフする位相を変えて複数のスイッチング素子が同時にオン、オフしないようにし、またスイッチング素子を駆動する信号の周波数を変調して、ノイズが特定の周波数に偏らないようにしていたが、特定の状況にしか対応することができない。多数のモジュール基板を選択して用いる半導体試験装置では、組み上げた後にノイズの発生状況が変わることがあるので、このような場合に対応することが困難であるという課題があった。本発明は、このような課題を解決することを目的とする。【解決手段】スイッチング電源部内のスイッチング素子の状態を表す信号が入力され、この信号に基づいて、ノイズが最小になるようにスイッチング素子を制御する変調信号の周波数や位相を変化させ、かつこの変調信号を生成する構成を変更するようにした。多様な状況に対応することができるので、多数のモジュール基板を選択して用いる半導体試験装置に用いて好適である。【選択図】図１
2011010466.tif 000002
【特許請求の範囲】
【請求項１】
その内部にスイッチング素子を有し、このスイッチング素子をオン・オフして電流を断続し、所望の電圧に変換して出力する、少なくとも２つのスイッチング電源部と、
前記スイッチング素子の状態を表す信号が入力され、ノイズが小さくなるように前記スイッチング電源部を制御する変調信号を出力すると共に、その内部構成を変更することができる変調信号出力部と、
を具備したことを特徴とするスイッチング電源装置。
【請求項２】
前記スイッチング電源部によって電力が供給される要素のノイズをモニタするノイズモニタと、
前記ノイズモニタの出力が入力され、ノイズが小さくなるように前記変調信号出力部を再構成する再構成部と、
を具備したことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記変調信号出力部は、ＦＰＧＡまたはＣＰＬＤで構成されることを特徴とする請求項１若しくは請求項２に記載のスイッチング電源装置。
【請求項４】
前記変調信号出力部は、マイクロコンピュータあるいはＤＳＰで構成されることを特徴とする請求項１若しくは請求項２に記載のスイッチング電源装置。
【請求項５】
前記変調信号出力部の内部構成の１つとして、
前記スイッチング素子の状態を表す信号に基づいてその出力周波数が調整される周波数調整部と、
前記スイッチング電源部毎に設けられ、前記周波数調整部の出力信号が入力され、前記スイッチング電源部に変調信号を出力すると共に、前記スイッチング素子の状態を表す信号に基づいてその出力の位相が調整される位相調整部と、
を具備したことを特徴とする請求項１乃至請求項４いずれかに記載のスイッチング電源装置。
【請求項６】
前記周波数調整部を、前記位相調整部毎に設けたことを特徴とする請求項５に記載のスイッチング電源装置。
【請求項７】
前記位相調整部は、位相を変化させるためにカウンタを具備したことを特徴とする請求項５若しくは請求項６に記載のスイッチング電源装置。
【請求項８】
前記変調信号出力部の内部構成の１つとして、
前記スイッチング素子の状態を表す信号によってその出力周波数が調整される周波数調整部と、
前記周波数調整部の出力を、変調信号として前記スイッチング電源部の１つに入力すると共に、スイッチング素子の状態を表す信号を、隣接するモジュール基板に搭載されているスイッチング電源部に変調信号として入力するようにしたことを特徴とする請求項１乃至請求項７いずれかに記載のスイッチング電源装置。
【請求項９】
前記スイッチング素子の状態を表す信号を、前記周波数調整部の出力信号に同期させる同期部を具備したことを特徴とする請求項８に記載のスイッチング電源装置。
【請求項１０】
前記変調信号出力部の内部構成の１つとして、
前記スイッチング素子の状態を表す信号によってその出力周波数が調整される周波数調整部と、
前記周波数調整部の出力が入力され、ＰＮ符号を変調信号として前記スイッチングで電源部に出力する拡張符号発生部と、
を具備したことを特徴とする請求項１乃至請求項９いずれかに記載のスイッチング電源装置。
【請求項１１】
前記ＰＮ符号は、Ｍ系列符号またはＧＯＬＤ符号であることを特徴とする請求項１０に記載のスイッチング電源装置。
【請求項１２】
前記周波数調整部はカウンタを具備し、このカウンタの出力を選択することにより、出力信号の周波数を調整するようにしたことを特徴とする請求項５乃至請求項１１いずれかに記載のスイッチング電源装置。
【請求項１３】
前記周波数調整部はＰＬＬを具備したことを特徴とする請求項５乃至請求項１２いずれかに記載のスイッチング電源装置。
【請求項１４】
前記スイッチング素子の状態を表す信号に基づいて、スイッチング素子のオン時間を測定する時間測定部を具備したことを特徴とする請求項１乃至請求項１３いずれかに記載のスイッチング電源装置。
【請求項１５】
前記変調信号出力部は、使用しないスイッチング電源部に変調信号を出力しないようにしたことを特徴とする請求項１乃至請求項１４いずれかに記載のスイッチング電源装置。
【請求項１６】
前記変調信号出力部には測定タイミングを表す信号が入力され、この測定タイミングと同期しないような変調信号を前記スイッチング電源部に出力するようにしたことを特徴とする請求項１乃至請求項１５いずれかに記載のスイッチング電源装置。
【請求項１７】
複数のモジュール基板を具備し、このモジュール基板の各々に電源を供給する、請求項１乃至請求項１６いずれかに記載のスイッチング電源装置を具備したことを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のスイッチング電源を用いるスイッチング電源装置に関し、特にノイズを低減することができるスイッチング電源装置、およびそれを用いた半導体試験装置に関するものである。
【背景技術】
【０００２】
半導体試験装置では、複数のモジュール基板を選択し、これらのモジュール基板をテストヘッドに装着することにより、多様な仕様に対応している。
【０００３】
図９に、このようなモジュール基板の装着状態を示す。図９において、１０はテストヘッドに取り付けられたラックであり、複数のモジュール基板１１ａ〜１１ｎが挿入されている。これらのモジュール基板１１ａ〜１１ｎの各々には、スイッチング電源が配置されている。これらのスイッチング電源は、外部から供給される直流電力の電圧を、そのモジュール基板が必要とする電圧に変換する。
【０００４】
図１０に、モジュール基板１１ａ〜１１ｎに配置されるスイッチング電源の構成を示す。スイッチング電源１２内にある電源ＩＣ１３のＳＹＮＣ端子には、クロック発振器１６からクロック信号が入力される。電源ＩＣ１３はこのクロック信号に同期して内部のスイッチング素子をオン・オフし、入力された直流電力を断続して、交流電力に変換し、ＳＷ端子に出力する。この交流電力は、ＳＷ端子に接続されたインダクタ１４、コンデンサ１５で構成されるローパスフィルタで平滑され、出力される。
【０００５】
スイッチング電源部２２は多数用いられるので、これらのスイッチング電源が同期して動作すると、大きなＥＭＩ(electromagnetic interference)ノイズが発生する恐れがある。また、半導体試験装置では被試験半導体の出力信号を解析してその良否を判定する装置であるが、この出力信号を測定する回路にスイッチング電源に起因するノイズが混入して、正確な測定を行うことができないこともある。
【０００６】
図１１に、スイッチング電源の動作をずらして、ノイズを防止する電源装置の構成を示す。図１１において、クロック発振器１７はＡ〜Ｄの４つのクロックを出力する。クロックＡ〜Ｄは、周波数は同じ（例えば２００ｋＨｚ）であるが、クロックＢ、Ｃ、ＤはそれぞれクロックＡに対して１８０°、９０°、２７０°位相がずれている。
【０００７】
クロックＡ〜Ｄはそれぞれスイッチング電源１８ａ〜１８ｄのＳＹＮＣ端子に入力される。このようにすると、スイッチング電源１８ａ〜１８ｄ内のスイッチング素子は同時にオンにならないので、ノイズを低減することができる。
【０００８】
特に、隣接するモジュール基板内のスイッチング電源に、互いに位相が１８０°ずれたクロックを供給するようにすると、ノイズがキャンセルされるので、ノイズを更に低減することができる。
【０００９】
位相を制御する代わりに、ディザリングあるいはスペクトラム拡散によってクロックを制御することもできる。このようにすると全周波数領域の合計ノイズを低減することはできないが、ノイズの周波数成分が特定の周波数に偏ることがなくなるという効果がある。
【００１０】
また、周波数ホッピングや周波数スイープを用いてクロックの周波数を可変し、測定時にノイズの周波数を測定に影響がない周波数に変更することも行われている。
【００１１】
また、クロックの周波数を調整して高周波のビートを発生させることも行われている。このようにするとノイズの周波数が高くなるので、ノイズフィルタを簡単にすることができるという効果がある。
【００１２】
さらに、ノイズはスイッチング素子のオン・オフ時に発生するので、測定信号を取り込むアナログデジタルコンバータのデータ入力タイミングとスイッチング素子のオン・オフタイミングをずらすことにより、実質的にノイズが見えないようにすることも行われている。
【００１３】
特許文献１には、複数台のスイッチング電源を有するスイッチング電源において、各スイッチング周波数が相互干渉して発生するビートノイズを高くするための制御手段を設けたスイッチング電源の発明が記載されている。
【００１４】
また、特許文献２には、スイッチング電源のノイズエネルギーが特定周波数に集中しないように、スイッチング信号をＦＭ変調するスイッチング電源回路の発明が記載されている。
【００１５】
さらに、特許文献３には、交流を整流した電圧をスイッチングする力率改善コンバータと、この力率改善コンバータの電圧をコンバータトランスの一次側でスイッチングするＤＣ−ＤＣコンバータと、変調整流回路と、交流駆動回路とを具備し、この交流駆動回路を駆動する第１の発振信号を位相調整した信号に基づいて、これら回路間の電流導通期間の開始点を一致させるようにしたスイッチング電源装置が記載されている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平１０−１４６０４４号公報
【特許文献２】特開平７−６７３２３号公報
【特許文献３】特開２００６−１８７１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、このようなスイッチング電源のノイズ低減手法には、次のような課題があった。
【００１８】
前述した手法を用いてモジュール基板単体でノイズを低減しても、テストヘッドに組み込まれるとノイズレベルが変化し、測定がノイズの影響を受けてしまうという課題があった。
【００１９】
また、実装するモジュール基板の種類や枚数、実装位置でノイズレベルが変化し、また測定するデバイスの種類や測定項目によって要求されるノイズレベルが異なる。このため、実装後に改めてノイズレベルをチェックし、対策を講じなければならないという課題もあった。
【００２０】
また、クロックの位相をずらし、またビート周波数を発生させる手法は、ノイズそのものがなくなるわけではないので、周波数特性の測定の際にノイズの影響を受けてしまうという課題もあった。
【００２１】
また、ディザリングあるいはスペクトラム拡散で周波数を分散させる手法は、全ノイズ成分のエネルギーは低減しないので、やはり測定に影響を与えてしまうという課題もあった。
【００２２】
さらに、周波数を変更して測定に影響がないようにする手法は、ノイズ阻止のチョークコイルに周波数特性があるので、特定の周波数でノイズが増加してしまう。このため、測定項目によっては効果がない場合もあるという課題もあった。
【００２３】
特許文献１〜３に記載されている発明は、それぞれビート周波数を高くする、スイッチング信号を変調する、電流の導通開始点を同期させるものであり、特定の状況でしかノイズ低減効果が期待できないという課題があった。
【００２４】
本発明の目的は、複数のスイッチング電源部を有するスイッチング電源装置に関し、スイッチング素子のオン・オフタイミングを表す信号によってスイッチング電源部の変調信号を最適化することにより、ノイズを低減することができるスイッチング電源装置およびこれを用いた半導体試験装置を実現することにある。
【課題を解決するための手段】
【００２５】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
その内部にスイッチング素子を有し、このスイッチング素子をオン・オフして電流を断続し、所望の電圧に変換して出力する、少なくとも２つのスイッチング電源部と、
前記スイッチング素子の状態を表す信号が入力され、ノイズが小さくなるように前記スイッチング電源部を制御する変調信号を出力すると共に、その内部構成を変更することができる変調信号出力部と、
を具備したものである。変調信号出力部の内部構成を変更することにより、多様な状況に対応することができる。
【００２６】
請求項２記載の発明は、請求項１に記載の発明において、
前記スイッチング電源部によって電力が供給される要素のノイズをモニタするノイズモニタと、
前記ノイズモニタの出力が入力され、ノイズが小さくなるように前記変調信号出力部を再構成する再構成部と、
を具備したものである。周囲の状況が変化しても、自動的に対応できる。
【００２７】
請求項３記載の発明は、請求項１若しくは請求項２に記載の発明において、
前記変調信号出力部を、ＦＰＧＡまたはＣＰＬＤで構成したものである。プログラムを入れ替えることにより、内部構成を再構成できる。
【００２８】
請求項４記載の発明は、請求項１若しくは請求項２に記載の発明において、
前記変調信号出力部を、マイクロコンピュータあるいはＤＳＰで構成したものである。プログラムを入れ替えることにより、内部構成を再構成できる。
【００２９】
請求項５記載の発明は、請求項１乃至請求項４いずれかに記載の発明において、
前記変調信号出力部の内部構成の１つとして、
前記スイッチング素子の状態を表す信号に基づいてその出力周波数が調整される周波数調整部と、
前記スイッチング電源部毎に設けられ、前記周波数調整部の出力信号が入力され、前記スイッチング電源部に変調信号を出力すると共に、前記スイッチング素子の状態を表す信号に基づいてその出力の位相が調整される位相調整部と、
を具備したものである。測定などに影響がない周波数を用い、かつ複数のスイッチング電源部を同期して動作させないようにできる。
【００３０】
請求項６記載の発明は、請求項５記載の発明において、
前記周波数調整部を、前記位相調整部毎に設けたものである。ノイズ低減効果がさらに大きくなる。
【００３１】
請求項７記載の発明は、請求項５若しくは請求項６に記載の発明において、
前記位相調整部は、位相を変化させるためにカウンタを具備したものである。構成を簡単にできる。
【００３２】
請求項８記載の発明は、請求項１乃至請求項７いずれかに記載の発明において、
前記変調信号出力部の内部構成の１つとして、
前記スイッチング素子の状態を表す信号によってその出力周波数が調整される周波数調整部と、
前記周波数調整部の出力を、変調信号として前記スイッチング電源部の１つに入力すると共に、スイッチング素子の状態を表す信号を、隣接するモジュール基板に搭載されているスイッチング電源部に変調信号として入力するようにしたものである。変調信号出力部の構成を大幅に簡略化できる。
【００３３】
請求項９記載の発明は、請求項８に記載の発明において、
前記スイッチング素子の状態を表す信号を、前記周波数調整部の出力信号に同期させる同期部を具備したものである。ノイズ低減効果が更に大きくなる。
【００３４】
請求項１０記載の発明は、請求項１乃至請求項９いずれかに記載の発明において、
前記変調信号出力部の内部構成の１つとして、
前記スイッチング素子の状態を表す信号によってその出力周波数が調整される周波数調整部と、
前記周波数調整部の出力が入力され、ＰＮ符号を変調信号として前記スイッチングで電源部に出力する拡張符号発生部と、
を具備したものである。ノイズの周波数成分が特定の周波数に偏ることがなくなる。
【００３５】
請求項１１記載の発明は、請求項１０記載の発明において、
前記ＰＮ符号として、Ｍ系列符号またはＧＯＬＤ符号を用いたものである。ノイズの周波数成分が特定の周波数に偏ることがなくなる。
【００３６】
請求項１２記載の発明は、請求項５乃至請求項１１いずれかに記載の発明において、
前記周波数調整部はカウンタを具備し、このカウンタの出力を選択することにより、出力信号の周波数を調整するようにしたものである。構成を簡単にできる。
【００３７】
請求項１３記載の発明は、請求項５乃至請求項１２いずれかに記載の発明において、
前記周波数調整部はＰＬＬを具備したものである。構成を簡単にできる。
【００３８】
請求項１４記載の発明は、請求項１乃至請求項１３いずれかに記載の発明において、
前記スイッチング素子の状態を表す信号に基づいて、スイッチング素子のオン時間を測定する時間測定部を具備したものである。簡易な電流モニタとして使用できる。
【００３９】
請求項１５記載の発明は、請求項１乃至請求項１４いずれかに記載の発明において、
前記変調信号出力部は、使用しないスイッチング電源部に変調信号を出力しないようにしたものである。消費電力を低減できる。
【００４０】
請求項１６記載の発明は、請求項１乃至請求項１５いずれかに記載の発明において、
前記変調信号出力部には測定タイミングを表す信号が入力され、この測定タイミングと同期しないような変調信号を前記スイッチング電源部に出力するようにしたものである。ノイズによって測定が妨げられない。
【００４１】
請求項１７記載の発明は、半導体試験装置において、
複数のモジュール基板を具備し、このモジュール基板の各々に電源を供給する、請求項１乃至請求項１６いずれかに記載のスイッチング電源装置を具備したものである。複数のモジュール基板を選択して使用する半導体試験装置において特に効果が大きい。
【発明の効果】
【００４２】
本発明によれば以下のような効果がある。
請求項１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、および１７の発明によれば、複数のスイッチング電源部を有するスイッチング電源装置であって、スイッチング電源部内のスイッチング素子の状態を表す信号によって、スイッチング電源部を制御する変調信号を出力する変調信号出力部を制御し、かつこの変調信号出力部の構成を変更できるようにした。また、変調信号出力部の構成として、変調信号の周波数、位相を可変し、またＰＮ符号を用いてノイズが特定の周波数領域に偏らないようにした。さらに、このスイッチング電源装置を半導体試験装置に用いた。
【００４３】
状況に応じて変調信号出力部の構成を変更できるので、多様な状況に対応することができるという効果がある。例えば、周波数ホッピングやスイープを用いて周波数調整部で変調信号の周波数を変えることにより、測定周波数を避けることができる。また、位相を調整することにより、複数のスイッチング電源部が同時にオンしないようにして、ノイズを低減することができる。さらに、ＰＮ符号を用いて、特定の周波数にノイズが偏らないようにできる。
【００４４】
半導体試験装置は、仕様によって多くの種類のモジュール基板を選択して使用するので、組み上げるまでノイズの状況がわからないことが多い。本発明のスイッチング電源装置は、変調信号出力部の構成を変えることによって多様な状況に対応できるので、特に効果が大きい。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施例を示した構成図である。
【図２】変調信号出力部の構成図である。
【図３】変調信号出力部の構成図である。
【図４】変調信号出力部の構成図である。
【図５】変調信号出力部の構成図である。
【図６】測定周波数とノイズ周波数の関係を示す特性図である。
【図７】測定タイミングとノイズタイミングの関係を示す特性図である。
【図８】変調信号出力部の構成図である。
【図９】半導体試験装置の構成を示す図である。
【図１０】スイッチング電源の構成図である。
【図１１】従来のノイズを低減させたスイッチング電源装置の構成図である。
【発明を実施するための形態】
【００４６】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係るスイッチング電源装置の一実施例を示した構成図である。なお、図１０と同じ要素には同一符号を付し、説明を省略する。
【００４７】
図１において、２０はスイッチング電源装置であり、変調信号出力部２１、複数のスイッチング電源部２２、およびレベル変換部２３で構成される。スイッチング電源部２２は図１０のスイッチング電源１２と同様の構成を有し、電源ＩＣ１３、インダクタ１４、およびコンデンサ１５で構成される。また、レベル変換部２３の出力信号は、スイッチング素子の状態を表す信号に対応する。
【００４８】
変調信号出力部２１はＦＰＧＡ(Field Programmable Gate Array)、ＣＰＬＤ(Complex Programmable Logic Device)等の内部構成を可変できる素子、あるいはＤＳＰ(Digital Signal Processor)やマイクロコンピュータ等のソフトウエアで動作する素子で構成され、位相調整やスペクトラム拡散符号の生成等を行って変調信号を生成し、電源ＩＣ１３のＳＹＮＣ端子に出力する。ＦＰＧＡあるいはＣＰＬＤは、内部のメモリに保存されているデータを変えることにより、現場でそのハードウエア構成を変えることができる素子である。
【００４９】
電源ＩＣ１３は、このＳＹＮＣ端子に印加された変調信号に同期してその内部のスイッチング素子をオン・オフし、直流電力を交流電力に変換する。この交流電力はインダクタ１４、コンデンサ１５で構成されたローパスフィルタで平滑され、外部に出力される。
【００５０】
電源ＩＣ１３の、平滑される前の出力はレベル変換部２３に入力される。レベル変換部２３は入力された信号をレベル変換し、変調信号出力部２１に出力する。変調信号出力部２１は、このレベル変換部２３からの信号によって、電源ＩＣ１３内部のスイッチング素子のオン・オフタイミングを知ることができる。
【００５１】
スイッチング電源部２２で電圧変換された直流電力は、モジュール基板３０に出力される。モジュール基板３０はこの直流電力を電源として動作する。なお、モジュール基板３０は、スイッチング電源部２２によって電力が供給される要素に対応する。
【００５２】
モジュール基板３０は複数枚あり、図９のラック１０に挿入されるモジュール基板１１ａ〜１ｎと同じもの同じものである。モジュール基板３０は例えばピンエレクトロニクスやデジタイザ基板であり、半導体試験装置の一要素を構成している。複数のスイッチング電源部２２から出力される直流電力は、各々異なったモジュール基板に電力を供給する。
【００５３】
なお、図１では複数のスイッチング電源部２２がスイッチング電源装置２０に配置されているように記載されているが、モジュール基板３０に配置してもよい。
【００５４】
３１はノイズモニタであり、モジュール基板３０の信号が入力される。ノイズモニタ３１は入力された信号からモジュール基板３０のノイズレベルを測定し、このノイズレベルを再構成部３２に出力する。再構成部３２は、ノイズモニタ３１からのノイズレベルを受け、ノイズレベルが最小になるようなスイッチング電源２２の変調方式を選択し、この変調方式を実現できるように変調信号出力部２１の内部構成を変更する。再構成部３２として、制御用パソコンを使用することができる。
【００５５】
なお、ノイズモニタ３１、再構成部３２は必ずしも必要ではない。手動あるいは半導体試験装置の稼働状況を表す信号等によって、変調信号出力部の構成を変更してもよい。
【００５６】
図２に、変調信号出力部の具体的な構成の一例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図２において、４０は変調信号出力部であり、周波数調整部４１、位相調整部４２ａ〜４２ｄで構成される。周波数調整部４１の出力は位相調整部４２ａ〜４２ｄに入力される。
【００５７】
２２ａ〜２２ｄは、図１のスイッチング電源部２２と同じ構成を有するスイッチング電源部である。スイッチング電源部２２ａ〜２２ｄ内にある電源ＩＣ１３のＳＹＮＣ端子には、それぞれ位相調整部４２ａ〜４２ｄの出力信号が入力される。また、スイッチング電源部２２ａ〜２２ｄ内にある電源ＩＣ１３の出力端子ＳＷの信号は、それぞれレベル変換部２３ａ〜２３ｄを介して変調信号出力部４０に入力される。
【００５８】
周波数調整部４１は、レベル変換部２３ａ〜２３ｄの出力信号に基づいて、スイッチング電源部２２ａ〜２２ｄに起因するノイズが小さくなるように、その出力周波数を調整する。具体的には、測定などに影響を与えない周波数に設定する。
【００５９】
位相調整部４２ａ〜４２ｄは、レベル変換部２３ａ〜２３ｄの出力信号に基づいて、スイッチング電源部２２ａ〜２２ｄ内のスイッチング素子が同時にオン・オフしないように、出力信号の位相を調整し、対応するスイッチング電源部２２ａ〜２２ｄ内にある電源ＩＣ１３のＳＹＮＣ端子に出力する。
【００６０】
例えば、３０枚のモジュール基板を使用し、各モジュール基板に２０個のスイッチング電源部が搭載されているとすると、位相調整部４２ａ〜４２ｄに３６０°／６４０＝０．５°の分解能があれば、スイッチング素子が同時にオンすることを避けることができる。但し、スイッチング素子がオフするタイミングは負荷の状態や出力電圧によって変わるので、予測は難しい。
【００６１】
周波数調整部４１は、ＰＬＬ(Phase-locked loop)やカウンタのどちらかあるいは両方を用い、また位相調整部４２ａ〜４２ｄもカウンタを用いて構成することができる。従って、ＦＰＧＡやＣＰＬＤ、あるいはマイクロコンピュータを用いて変調信号出力部を容易に構成することができる。
【００６２】
図３に、変調信号出力部の他の構成例を示す。なお、図２と同じ要素には同一符号を付し、説明を省略する。
【００６３】
図３において、５０は変調信号出力部であり、周波数調整部５１ａ〜５１ｄ、位相調整部５２ａ〜５２ｄで構成される。周波数調整部５１ａ〜５１ｄは図２の周波数調整部４１と同じ機能を有し、位相調整部５２ａ〜５２ｄは、それぞれ位相調整部４２ａ〜４２ｄと同じ機能を有している。
【００６４】
周波数調整部５１ａ〜５１ｄの出力信号は、それぞれ位相調整部５２ａ〜５２ｄに入力される。位相調整部５２ａ〜５２ｄの出力信号は、それぞれスイッチング電源部２２ａ〜２２ｄ内にある電源ＩＣ１３のＳＹＮＣ端子に出力される。
【００６５】
この実施例では、位相調整部毎に周波数調整部を設けるようにした。このため、スイッチング電源部２２ａ〜２２ｄ毎に位相だけでなく周波数も個別に制御することができるので、よりきめ細かく制御を行うことができる。このため、ノイズ低減効果を更に大きくすることができる。
【００６６】
図４に、変調信号出力部の他の構成例を示す。なお、図２と同じ要素には同一符号を付し、説明を省略する。
【００６７】
図４において、６０は変調信号出力部であり、周波数調整部４１およびＡＮＤゲート６１で構成される。ＡＮＤゲート６１は、同期部に相当する。周波数調整部４１の出力信号は、ＡＮＤゲート６１の一方の入力端子、およびスイッチング電源部２２ａ内にある電源ＩＣ１３のＳＹＮＣ端子に入力される。ＡＮＤゲート６１の他方の入力端子には、レベル変換部２３ａの出力信号が入力される。ＡＮＤゲート６１の出力信号は、スイッチング電源部２２ｂ内にある電源ＩＣ１３のＳＹＮＣ端子に出力される。また、レベル変換部２３ｂ、２３ｃの出力信号は、それぞれスイッチング電源部２２ｃ、２２ｄ内にある電源ＩＣ１３のＳＹＮＣ端子に出力される。
【００６８】
この実施例における電源ＩＣ１３は、ＳＷ端子の信号とＳＹＮＣ端子に入力される信号は逆相で動作する。すなわち、ＳＷ端子の立ち上がり信号をＳＹＮＣ端子に入力すると、ＳＷ端子の出力が立ち下がるように動作する。
【００６９】
レベル変換部２３ａの出力信号と周波数調整部４１の出力信号はＡＮＤゲート６１に入力される。ＡＮＤゲート６１は、レベル変換部２３ａの出力信号を周波数調整部４１の出力信号に同期させるために用いられる。
【００７０】
ＡＮＤゲート６１の出力信号はスイッチング電源部２２ｂのＳＹＮＣ端子に入力される。このため、スイッチング電源部２２ａと２２ｂは互いに逆相で動作する。
【００７１】
レベル変換部２３ｂ、２３ｃの出力信号は、それぞれスイッチング電源部２２ｃ、２２ｄ内にある電源ＩＣ１３のＳＹＮＣ端子に入力される。このため、スイッチング電源部２２ｂと２２ｃ、２２ｃと２２ｄも互いに逆相で動作する。
【００７２】
図９に示すように、半導体試験装置では、多数のモジュール基板をラック１０に挿入するので、隣り合うモジュール基板に電力を供給するスイッチング電源部の信号が干渉し、ノイズが増大することがある。このような場合は、変調信号出力部６０を用いて、隣り合うモジュール基板に電力を供給するスイッチング電源部を互いに逆相で動作させると、互いのノイズがキャンセルされて全体のノイズレベルを下げることができる。
【００７３】
スイッチング電源部がモジュール基板上に配置されている場合はスイッチング電源部間の距離が短くなるので干渉が大きくなり、特に顕著なノイズ低減効果を期待することができる。隣り合うモジュール基板の種類が異なっても、同じである。干渉の度合いを高めるために、スイッチング電源部、特にコンバータやチョークコイルを基板の同じ位置に配置するようにしてもよい。
【００７４】
図５に、変調信号出力部の他の構成例を示す。なお、図２と同じ要素には同一符号を付し、説明を省略する。
【００７５】
図５において、７０は変調信号出力部であり、周波数調整部４１および拡張符号発生部７１で構成される。拡張符号発生部７１の出力信号は、スイッチング電源部２２ａ〜２２ｄ内にある電源ＩＣ１３のＳＹＮＣ端子に出力される。
【００７６】
拡張符号出力部７１はＭ系列符号やＧＯＬＤ符号等のＰＮ(Pseudo Noise、疑似雑音)符号を生成し、スペクトラム拡散によって電源ＩＣ１３を駆動する変調信号を生成する。このため、ノイズが特定の周波数帯域に偏ることがなくなる。従って、ノイズのピークを下げたいときに有効である。
【００７７】
Ｍ系列符号とは、直前の値に特定の演算を施して得られる数列のうち、周期が長い数列を言う。Ｍ系列符号を作成する演算は、シフトレジスタとＥＸＯＲ回路で構成することができる。また、ＧＯＬＤ符号は、変調が取れた２種類のＭ系列符号のＥＸＯＲ演算を行うことにより、生成することができる。
【００７８】
このように、変調信号出力部は、ノイズの状況によって図２〜図５の構成を切り替えることができる。このため、ノイズの発生状況が変化しても、随時最適化することができる。また、ＦＰＧＡ、ＣＰＬＤやマイクロコンピュータを用いると、プログラムを変えるだけで、容易に内部構成を変更することができる。
【００７９】
図６に、半導体試験装置等で測定信号を測定する測定周波数と、スイッチング電源部が発生するノイズとの関係を示す。なお、（Ａ）、（Ｂ）共に横軸は周波数であり、丸印８０は測定周波数、縦線８１はノイズの周波数スペクトルである。
【００８０】
図６（Ａ）は測定周波数８０とノイズの周波数スペクトル８１の周波数が一致している場合を表している。この場合は、測定はノイズによって大きな影響を受ける。このようなときは、周波数調整部４１の出力周波数をずらすことにより、（Ｂ）のように測定周波数からノイズのスペクトルをずらすことができる。
【００８１】
図７は、ノイズと測定タイミングの関係を示した図であり、８２は測定波形、丸印８３はアナログデジタル変換の取り込みタイミング、８４はノイズ波形である。スイッチング電源はその内部のスイッチング素子がオン・オフしたときに大きなノイズが発生する。
【００８２】
図７（Ａ）はアナログデジタル変換のタイミングとノイズのタイミングが一致した場合である。このようなことが発生すると、測定値に大きな誤差が発生することがある。このようなときは、変調信号出力部が出力する変調信号の位相をずらすことにより、（Ｂ）に示すように測定タイミングとノイズのタイミングをずらすことができる。
【００８３】
図８に、変調信号出力部の他の実施例を示す。なお、図４と同じ要素には同一符号を付し、説明を省略する。この実施例は、図４実施例に電流モニタを付加したものである。
【００８４】
図８において、９０は変調信号出力部であり、周波数調整部４１、ＡＮＤゲート６１、カウンタ９１〜９３、および発振器９４で構成される。発振器９４の出力クロックはカウンタ９１〜９２に入力される。また、レベル変換部２３ａ〜２３ｃの出力は、それぞれカウンタ９１〜９３に入力される。カウンタ９１〜９３は、時間測定部に相当する。
【００８５】
このような構成において、レベル変換部２３ａ〜２３ｃの出力信号は、電源ＩＣ１３内のスイッチング素子のオン・オフを表している。カウンタ９１〜９３は、このスイッチング素子がオンの期間、発振器９４の出力クロックをカウントする。
【００８６】
スイッチング電源部２２ａ〜２２ｄの出力電流値は、大略スイッチング素子のオン時間に比例する。従って、カウンタ９１〜９３のカウント値を読み出すことにより、スイッチング電源部２２ａ〜２２ｃの出力電流値を知ることができ、簡易な電流モニタ、あるいは過電流検出器として使用できる。
【００８７】
なお、図２実施例のようにスイッチング電源部２２ｄの出力信号が入力されるレベル変換部２３ｄを設け、このレベル変換部２３ｄの出力信号が入力されるカウンタを追加して、スイッチング電源部２２ｄの出力電流値をモニタできるようにすることもできる。
【００８８】
また、このカウンタを用いた電流モニタを、図２〜図５実施例に適用することもできる。また、スイッチング電源部２２ａ〜２２ｄは、ＰＷＭ(Pulse Width Modulation)方式、あるいはＰＦＭ(Pulse Frequency Modulation)方式のいずれでも用いることができる。
【００８９】
また、図２〜図５、図８実施例では、スイッチング電源部を４つ用いた例を示したが、スイッチング電源部の数に制限はない。２つ以上であればよい。また、他の構成のスイッチング電源部であってもよい。要は、スイッチング素子を用いて電流を断続する構成であればよい。
【００９０】
また、再構成する変調符号出力部の構成は、図２〜図５に限られることはなく、他の構成を用いることもできる。
【００９１】
さらに、これらの実施例ではスイッチング電源装置を半導体試験装置に適用した例を示したが、他の装置、特にノイズの影響が大きい測定装置や多電源で多モードのある電子機器、例えばＡＶ機器、コンピュータ、携帯電話等に適用すると、効果が大きい。
【符号の説明】
【００９２】
１３  電源ＩＣ
２０  スイッチング電源装置
２１、４０、５０、６０、７０、９０  変調信号出力部
２２、２２ａ〜２２ｄ  スイッチング電源部
２３、２３ａ〜２３ｄ  レベル変換部
３０  モジュール基板
３１  ノイズモニタ
３２  再構成部
４１、５１ａ〜５１ｄ  周波数調整部
４２ａ〜４２ｄ、５２ａ〜５２ｄ  位相調整部
６１  ＡＮＤゲート
７１  拡張符号発生部
９１〜９３  カウンタ
９４  発振器
【図１】
2011010466.tif 000003
【図２】
2011010466.tif 000004
【図３】
2011010466.tif 000005
【図４】
2011010466.tif 000006
【図５】
2011010466.tif 000007
【図６】
2011010466.tif 000008
【図７】
2011010466.tif 000009
【図８】
2011010466.tif 000010
【図９】
2011010466.tif 000011
【図１０】
2011010466.tif 000012
【図１１】
2011010466.tif 000013