(57)【要約】【課題】回路の設計が容易で、回路規模の縮小化および低電圧（低消費電力）化が可能な増幅回路を提供すること。【解決手段】たとえば、クロックドコンパレータ１２において、入力端子１６より入力された信号Ｖｉｎと低域通過フィルタ１５の出力である信号Ｖｏｕｔとを、ＰＲＢＳ信号発生回路１３からのＰＲＢＳ信号によってサンプリングする。そして、サンプリングされた時点における信号Ｖｉｎと信号Ｖｏｕｔとの電圧差に応じて、クロックドコンパレータ１２より出力される論理レベル（出力Ｑ）にしたがって、チャージポンプ１４は、低域通過フィルタ１５のコンデンサ１５ａを定電流により充電もしくは放電させる。こうして、信号Ｖｉｎに近づくように、信号Ｖｏｕｔの電圧レベルを調整する。【選択図】図１
2011009947.tif 000002
【特許請求の範囲】
【請求項１】
周期の異なる疑似ランダム周期パターンを発生するクロック発生回路と、
前記クロック発生回路によって発生された前記疑似ランダム周期パターンをサンプリングクロックとして用いて、入力信号をサンプリングするスイッチング増幅回路と、
前記スイッチング増幅回路の出力を平滑化する平滑化回路と
を具備したことを特徴とする増幅回路。
【請求項２】
前記スイッチング増幅回路は、クロックドコンパレータであることを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記平滑化回路は、コンデンサを備えた低域通過フィルタと、前記コンデンサを前記スイッチング増幅回路の出力に応じて定電流により充電もしくは放電させるチャージポンプと、を有して構成されることを特徴とする請求項１に記載の増幅回路。
【請求項４】
前記疑似ランダム周期パターンは、生成多項式に応じて生成される、特定の周波数成分をもたないＰｓｅｕｄｏ  Ｒａｎｄｏｍ  Ｂｉｔ  Ｓｅｑｕｅｎｃｅ（ＰＲＢＳ）信号であることを特徴とする請求項１に記載の増幅回路。
【請求項５】
さらに、前記スイッチング増幅回路に対する前記入力信号の入力を切り替えるクロススイッチを備えることを特徴とする請求項１に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関するもので、たとえば、Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）ＬＳＩ内に搭載される、ランダムサンプリング方式を採用した増幅回路に関する。
【背景技術】
【０００２】
従来、微小信号を取り扱う増幅回路においては、低１／ｆノイズおよび低オフセットの特性が必要であり、そのための一つの方法として、チョッパーアンプを用いることが多かった（たとえば、特許文献１または非特許文献１参照）。チョッパーアンプとは、ＤＣ〜数ＭＨｚの微小信号を、オペアンプの性能が最も発揮される高周波帯域の交流信号に変換（変調）して増幅した後に、低域通過フィルタ（ＬＰＦ）を用いて再び低周波に変換（復調）することで、オペアンプで生じる１／ｆノイズを増幅信号より分離できるようにした回路である。
【０００３】
しかしながら、このタイプのチョッパーアンプの場合、出力に重畳されるチョッパー時のサンプリングクロックの変調周波数成分（チョッパー周波数成分）を除去するのに、大容量のコンデンサが必要であった。また、大容量のコンデンサを使用したＬＰＦを用いたとしても、チョッパー周波数成分を完全に除去することは困難である。
【０００４】
たとえば、増幅信号からチョッパー周波数成分を除去するためには、チョッパー周波数をさらに高周波化する必要があるが、チョッパーアンプの動作周波数帯域を高くすることになるので、アンプの設計の難易度が上がってしまう。つまり、チョッパー周波数の高周波化は、高周波成分のノイズ（高周波ノイズ）をも増幅させる結果となる。
【０００５】
すなわち、従来のチョッパーアンプにおいては、チョッパー周波数成分の電源配線またはシリコン基板への漏洩のためのノイズ対策が必要であり、特に、大容量のコンデンサを使用したＬＰＦを用いるようにした場合には、回路動作の安定性の面で、入力される微小信号の周波数帯域が制限されるなど、入力周波数帯域とチョッパー周波数成分との間にはトレードオフの関係がある。これが、回路設計における難易度を上げている要因となっていた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２０８９２４号公報
【非特許文献】
【０００７】
【非特許文献１】Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ，２００５．ＩＳＣＡＳ  ２００５．ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｕｂｌｉｃａｔｉｏｎ  Ｄａｔｅ：２３−２６  Ｍａｙ  ２００５
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記の問題点を解決すべくなされたもので、回路の設計が容易で、回路規模の縮小化および低電圧（低消費電力）化が可能な増幅回路を提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る増幅回路は、周期の異なる疑似ランダム周期パターンを発生するクロック発生回路と、前記クロック発生回路によって発生された前記疑似ランダム周期パターンをサンプリングクロックとして用いて、入力信号をサンプリングするスイッチング増幅回路と、前記スイッチング増幅回路の出力を平滑化する平滑化回路とを具備する。
【発明の効果】
【００１０】
本発明によれば、回路の設計が容易で、回路規模の縮小化および低電圧（低消費電力）化が可能な増幅回路を提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１にしたがった増幅回路の構成例を示す回路ブロック図である。
【図２】図１の増幅回路における、クロックドコンパレータの構成例を示す回路図である。
【図３】図１の増幅回路における、Ｐｓｅｕｄｏ  Ｒａｎｄｏｍ  Ｂｉｔ  Ｓｅｑｕｅｎｃｅ（ＰＲＢＳ）信号発生回路の一例を示す構成図である。
【図４】図３のＰＲＢＳ信号発生回路により生成されるＰＲＢＳ信号の一例を示す波形図である。
【図５】図１の増幅回路において、ＰＲＢＳ信号をサンプリングクロックとして用いた場合の出力信号の一例を、従来の単一クロックを用いた場合と対比して示す波形図（周波数解析の結果）である。
【図６】図１の増幅回路において、発生する１／ｆノイズの周波数特性を示す波形図である。
【図７】図１の増幅回路において、出力信号の周波数特性を示す波形図である。
【図８】本発明の実施例２にしたがった増幅回路の構成例を示す回路ブロック図である。
【図９】図８の増幅回路における、ＰＲＢＳ信号発生回路の一例を示す構成図である。
【図１０】図９のＰＲＢＳ信号発生回路により生成されるＰＲＢＳ信号の一例を示す波形図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。ただし、図面は模式的なものであり、各図面の寸法および比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても、互いの寸法の関係および／または比率が異なる部分が含まれていることは勿論である。特に、以下に示すいくつかの実施例は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。この発明の技術思想は、その要旨を逸脱しない範囲において、種々の変更を加えることができる。
【実施例１】
【００１３】
図１は、本発明の実施例１にしたがった増幅回路の構成例を示すものである。ここでは、ランダムサンプリング方式を採用した増幅回路を例に説明する。なお、本実施例１は、ＬＳＩ内に搭載される、たとえば変調周波数成分に対してはシビア（入力のオフセットに対しては比較的に鈍感）なＰＬＬなどの、基準電圧発生回路等に用いて好適なランダムサンプリング型増幅回路とした場合の例である。
【００１４】
図１に示すように、この増幅回路１１は、クロックドコンパレータ（スイッチング増幅器）１２、ＰＲＢＳ信号発生回路（ＰＲＢＳ＿Ｇｅｎ）１３、チャージポンプ１４、および、低域通過フィルタ（ＬＰＦ）１５を有している。クロックドコンパレータ１２の反転入力端（−）には、信号（たとえば、ＤＣ〜数ＭＨｚの微小信号）Ｖｉｎの入力端子１６が接続され、非反転入力端（＋）には、低域通過フィルタ１５の出力端が接続されている。また、低域通過フィルタ１５の出力端には、信号Ｖｏｕｔの出力端子１７が接続されている。
【００１５】
クロックドコンパレータ１２は、入力された信号Ｖｉｎおよび信号ＶｏｕｔをＰＲＢＳ信号発生回路１３からのＰＲＢＳ信号によりサンプリングし、サンプリングされた時点における信号Ｖｉｎと信号Ｖｏｕｔとの電圧差に応じて、“Ｈ（Ｈｉｇｈ）”または“Ｌ（Ｌｏｗ）”の論理レベル（出力Ｑ）をチャージポンプ１４に出力する。このクロックドコンパレータ１２は、たとえば図２に示すように、ｐチャネルＭＯＳトランジスタ１２ａ〜１２ｄ、ｎチャネルＭＯＳトランジスタ１２ｅ〜１２ｉ、および、ＮＡＮＤ回路１２ｊ，１２ｋを有し、ＣＬＯＣＫ信号（ＰＲＢＳ信号またはＳ１信号）の立ち上がりエッジまたは立ち下がりエッジのタイミングで信号Ｖｉｎ，Ｖｏｕｔを比較して、その結果（電圧差）を出力Ｑ，／Ｑとして出力する、周知のものである。すなわち、差動入力トランジスタ対の負荷側に配置された各Ｂａｃｋ−ｔｏ−Ｂａｃｋ  Ｉｎｖｅｒｔｏｒは、ＣＬＯＣＫ信号が入力された際の信号Ｖｉｎおよび信号Ｖｏｕｔの電位に応じてそれぞれ動作点が変化し、安定点へと遷移する。たとえば、上記差動入力トランジスタ対は、ｎチャネルＭＯＳトランジスタ１２ｇ，１２ｈによって、上記各Ｂａｃｋ−ｔｏ−Ｂａｃｋ  Ｉｎｖｅｒｔｏｒは、ｐチャネルＭＯＳトランジスタ１２ｂおよびｎチャネルＭＯＳトランジスタ１２ｅと、ｐチャネルＭＯＳトランジスタ１２ｃおよびｎチャネルＭＯＳトランジスタ１２ｆとによって、それぞれ構成される。そして、ＮＡＮＤ回路１２ｊ，１２ｋにより構成されるＲＳ型フリップフロップ回路（ＲＳ−ＦＦ）によって、その信号Ｖｉｎ，Ｖｏｕｔの電圧差が比較結果としてラッチされるようになっている。このクロックドコンパレータ１２の場合、遷移点でのみクロックドメイン（ＣＬＯＣＫ信号が入力された時にのみ電流が流れるだけ）なので、増幅回路１１の低消費電力化が可能である。
【００１６】
ＰＲＢＳ信号発生回路１３は、入力されるクロック信号ｃｌｏｃｋをもとに、後述する生成多項式に応じた、クロック間隔（周期）の異なる疑似ランダム周期パターンであるサンプリングのための高周波クロックを生成し、それをＰＲＢＳ信号としてクロックドコンパレータ１２に出力する。
【００１７】
チャージポンプ１４は、定電流源（または、電圧スイッチング回路）１４ａ，１４ｂおよびインバータ回路１４ｃを有し、クロックドコンパレータ１２の出力Ｑである論理レベルに応じて、低域通過フィルタ１５を定電流により充電もしくは放電させる。
【００１８】
低域通過フィルタ１５はコンデンサ１５ａを有し、このコンデンサ１５ａがチャージポンプ１４からの定電流によって充電もしくは放電される。これにより、信号Ｖｉｎに近づくように、信号Ｖｏｕｔの電圧レベルが調整される。
【００１９】
図３は、ＰＲＢＳ信号発生回路１３の構成例を示すものである。なお、同図（ａ）は、生成多項式を「１＋Ｘ2 ＋Ｘ3 」とした場合のブロック図であり、同図（ｂ）は、生成多項式「１＋Ｘ2 ＋Ｘ3 」を実現するための構成を具体的に示す回路図である。
【００２０】
たとえば、生成多項式を「１＋Ｘ2 ＋Ｘ3 」とした場合、ＰＲＢＳ信号発生回路１３は、直列に接続された３段のフリップフロップ回路（論理回路）１３ａ，１３ｂ，１３ｃと、２段目のフリップフロップ回路１３ｂの出力と３段目のフリップフロップ回路１３ｃの出力（ＯＵＴ）とを加算し、その加算結果を１段目のフリップフロップ回路１３ａの入力にフィードバックするＥＸ−ＯＲ回路（加算回路）１３ｄと、により構成される。３段目のフリップフロップ回路１３ｃの出力ＯＵＴが、ＰＲＢＳ信号として取り出される。
【００２１】
図４は、図３に示した構成のＰＲＢＳ信号発生回路１３により生成される、ＰＲＢＳ信号の一例を示すものである。
【００２２】
すなわち、ＰＲＢＳ信号発生回路１３を図３のような構成とした場合、このＰＲＢＳ信号発生回路１３からは、たとえば図４に示すような、生成多項式「１＋Ｘ2 ＋Ｘ3 」に応じてクロックの周期が不定期に変化する疑似ランダム周期パターン、いわゆる特定の周波数成分をもたないホワイトノイズのようなＰＲＢＳ信号が生成される。ＰＲＢＳ信号としては、あるパターンの信号系列が定期的（この例の場合、７パターン毎）に繰り返されるので、サンプリングクロックの変調周波数成分を分散させることが可能である。したがって、低域通過フィルタ１５として、大容量のコンデンサを使用したＬＰＦを用いずとも、変調周波数（高周波ノイズ）成分の除去が容易に可能となる。
【００２３】
図５は、上記した構成の増幅回路１１において、ＰＲＢＳ信号をサンプリングクロックとして用いた場合の信号Ｖｏｕｔの一例を、従来の、単一周波数の高周波クロック（単一クロック）をサンプリングクロックとして用いた場合と対比して示すものである。なお、同図（ａ）は、ＰＲＢＳ信号をサンプリングクロックとして用いた場合の信号Ｖｏｕｔの例であり、同図（ｂ）は、単一クロックをサンプリングクロックとして用いた場合の信号Ｖｏｕｔの例である。
【００２４】
本図からも明らかなように、単一クロックをサンプリングクロックとして用いた場合の信号Ｖｏｕｔには、大容量のコンデンサを使用したＬＰＦを用いて除去しなければならない、高周波ノイズ成分が多く存在する。これに対し、ＰＲＢＳ信号はサンプリングクロックの変調周波数成分を分散させることが可能であるため、ＰＲＢＳ信号をサンプリングクロックとして用いた場合の信号Ｖｏｕｔには、大容量のコンデンサを使用したＬＰＦを用いて除去すべき高周波ノイズ成分がほとんど存在しない。
【００２５】
つまり、本実施例の構成とした場合、従来のチョッパーアンプのような、単一周波数のクロックのみで動作した際に現れる急峻なスペクトルが抑圧されて、増幅回路１１の出力（信号Ｖｏｕｔ）に現れるのを回避できる。
【００２６】
次に、上記した構成の増幅回路１１における動作について説明する。たとえば、入力端子１６に入力された信号Ｖｉｎと低域通過フィルタ１５の出力である信号Ｖｏｕｔとが、クロックドコンパレータ１２に入力される。このクロックドコンパレータ１２において、入力された信号Ｖｉｎおよび信号Ｖｏｕｔは、ＰＲＢＳ信号発生回路１３からのＰＲＢＳ信号によりサンプリングされる。そして、チャージポンプ１４が、クロックドコンパレータ１２の出力Ｑの論理レベルに応じて、低域通過フィルタ１５のコンデンサ１５ａを定電流によって充電もしくは放電させることにより、下記数１の式（１）に示すように、信号Ｖｏｕｔの電圧レベルの調整が行われる。この一連の動作を繰り返すことにより、出力端子１７に現れる信号Ｖｏｕｔは信号Ｖｉｎと同電位になる。
【数１】
2011009947.tif 000003
【００２７】
ただし、ω１は信号Ｖｉｎ，Ｖｏｕｔであり、ω２はＰＲＢＳ信号である。また上記（１）式において、復調信号における第１項のｃｏｓω１ｔが源信号に相当し、これがＬＰＦで抽出される。
【００２８】
すなわち、クロックドコンパレータ１２において、信号Ｖｉｎおよび信号ＶｏｕｔがＰＲＢＳ信号によってサンプリングされることにより、たとえば図６，図７に示すように、クロックドコンパレータ１２における１／ｆノイズは高周波側へと変換され、チャージポンプ１４と低域通過フィルタ１５とによって低周波成分である信号Ｖｏｕｔを抽出（平滑化）する際に除去される。
【００２９】
上記したように、ＰＲＢＳ信号を用いて入力信号をサンプリングすることが可能なコンパレータを採用したことにより、低電圧化および微細化する場合にも、ＤＣ〜低周波数の微小信号の増幅が可能な増幅回路を容易に設計できるようになる。すなわち、オペアンプに代えて、クロックドメインにより低消費電力なスイッチング増幅回路を用いるとともに、変調周波数成分の分散が可能で、生成多項式に応じた疑似ランダム周期パターンであるＰＲＢＳ信号をサンプリングクロックとして利用できるようにしている。これにより、出力信号に漏洩するチョッパー周波数成分を低レベルで分散させることが可能となるため、電源およびシリコン基板へ混入するノイズを低減できるようになる。したがって、１／ｆノイズ対策として用いられる、低域通過フィルタに使用するコンデンサの容量を小さくすることができるなど、回路の設計が容易で、しかも、回路サイズの縮小化と低電圧化とが図れるものである。
【００３０】
なお、上記した実施例１においては、ＰＲＢＳ信号発生回路１３の生成多項式を「１＋Ｘ2 ＋Ｘ3 」とした場合を例に説明したが、これに限定されるものではない。
【実施例２】
【００３１】
図８は、本発明の実施例２にしたがった増幅回路の構成例を示すものである。ここでは、ランダムサンプリング方式を採用した増幅回路を例に説明する。なお、本実施例２は、ＬＳＩ内に搭載される、たとえば変調周波数成分および入力のオフセットに対してシビアなＤＡＣ（デジタルアナログコンバータ）などの、入力段に用いて好適なランダムサンプリング型増幅回路とした場合の例である。また、実施例１と同一部分には同一符号を付して、詳しい説明は割愛する。
【００３２】
図８に示すように、この増幅回路２１は、クロススイッチ２２、クロックドコンパレータ（スイッチング増幅器）１２、ＰＲＢＳ信号発生回路（ＰＲＢＳ＿Ｇｅｎ）２３、遅延回路（Ｄ）２４，２５、ＥＸ−ＯＲ回路２６、チャージポンプ１４、および、低域通過フィルタ（ＬＰＦ）１５を有している。クロックドコンパレータ１２の反転入力端（−）には、クロススイッチ２２を介して、信号（たとえば、ＤＣ〜数ＭＨｚの微小信号）Ｖｉｎの入力端子１６または低域通過フィルタ１５の出力端が接続され、非反転入力端（＋）には、クロススイッチ２２を介して、低域通過フィルタ１５の出力端または信号Ｖｉｎの入力端子１６が接続される。また、低域通過フィルタ１５の出力端には、信号Ｖｏｕｔの出力端子１７が接続されている。
【００３３】
クロススイッチ２２は、ＰＲＢＳ信号発生回路２３からのＰＲＢＳ信号（Ｓ０）によって制御され、クロックドコンパレータ１２の入力（信号Ｖｉｎ，Ｖｏｕｔ）を入れ替える。つまり、ＰＲＢＳ信号によってサンプリングされる信号Ｖｉｎ，Ｖｏｕｔは、クロックドコンパレータ１２の反転入力端（−）と非反転入力端（＋）とに交互に入力される。これにより、クロックドコンパレータ１２に入力される信号Ｖｉｎ，Ｖｏｕｔを平均化させ、入力のオフセットをキャンセルすることが可能となる。
【００３４】
ＰＲＢＳ信号発生回路２３は、生成多項式「１＋Ｘ6 ＋Ｘ7 」に応じてクロックの周期が不定期に変化する疑似ランダム周期パターンを、ＰＲＢＳ信号として生成する。
【００３５】
遅延回路２４は、ＰＲＢＳ信号発生回路２３からのＰＲＢＳ信号を増幅回路２１の動作に応じて遅延させ、その遅延出力Ｓ１によって、クロックドコンパレータ１２の出力Ｑの発生タイミングを制御するためのものであって、たとえば、図示していない１個のインバータを有して構成されている。遅延回路２５は、ＰＲＢＳ信号発生回路１３からのＰＲＢＳ信号を増幅回路２１の動作に応じて遅延させるためのものであって、たとえば、図示していない２個のインバータを有して構成されている。この遅延回路２５の遅延出力Ｓ２は、ＥＸ−ＯＲ回路２６の一方の入力端に与えられる。
【００３６】
ＥＸ−ＯＲ回路２６は、他方の入力端に与えられるクロックドコンパレータ１２からの出力Ｑの、チャージポンプ１４への供給を、遅延回路２５の遅延出力Ｓ２にしたがって制御する。つまり、このＥＸ−ＯＲ回路２６は、クロックドコンパレータ１２からの出力Ｑの論理レベル（極性）を、クロススイッチ２２の制御に連動させて反転させる。
【００３７】
図９は、ＰＲＢＳ信号発生回路２３の構成例を示すものである。なお、同図（ａ）は、生成多項式を「１＋Ｘ6 ＋Ｘ7 」とした場合のブロック図であり、同図（ｂ）は、生成多項式「１＋Ｘ6 ＋Ｘ7 」を実現するための構成を具体的に示す回路図である。
【００３８】
たとえば、生成多項式を「１＋Ｘ6 ＋Ｘ7 」とした場合、ＰＲＢＳ信号発生回路２３は、直列に接続された７段のフリップフロップ回路（論理回路）２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ，２３ｆ，２３ｇと、６段目のフリップフロップ回路２３ｆの出力と７段目のフリップフロップ回路２３ｇの出力（ＯＵＴ）とを加算し、その加算結果を１段目のフリップフロップ回路２３ａの入力にフィードバックするＥＸ−ＯＲ回路（加算回路）２３ｈと、により構成される。７段目のフリップフロップ回路２３ｇの出力ＯＵＴが、ＰＲＢＳ信号として取り出される。
【００３９】
図１０は、図９に示した構成のＰＲＢＳ信号発生回路２３により生成される、ＰＲＢＳ信号の一例を示すものである。
【００４０】
すなわち、ＰＲＢＳ信号発生回路２３を図９のような構成とした場合、このＰＲＢＳ信号発生回路２３からは、たとえば図１０に示すような、生成多項式「１＋Ｘ6 ＋Ｘ7 」に応じてクロックの周期が不定期に変化する疑似ランダム周期パターン、いわゆる特定の周波数成分をもたないホワイトノイズのようなＰＲＢＳ信号が生成される。ＰＲＢＳ信号としては、あるパターンの信号系列が定期的（この例の場合、１２７パターン毎）に繰り返されるので、サンプリングクロックの変調周波数成分を分散させることが可能である。したがって、低域通過フィルタ１５として、大容量のコンデンサを使用したＬＰＦを用いずとも、変調周波数（高周波ノイズ）成分の除去が容易に可能となる。
【００４１】
本実施例の場合、クロススイッチ２２による入力の切り替えタイミングと、クロックドコンパレータ１２による電圧比較のタイミングと、ＥＸ−ＯＲ回路２６による論理反転のタイミングとを制御すること、および、ＰＲＢＳ信号発生回路２３の生成多項式「１＋Ｘ6 ＋Ｘ7 」以外は、実施例１の場合と同様である。
【００４２】
よって、上記の構成とした場合にも、実施例１の場合と同様に、ＰＲＢＳ信号を用いて入力信号をサンプリングすることが可能なコンパレータを採用したことにより、ＤＣ〜低周波数の微小信号の増幅が可能な増幅回路を容易に設計できるようになる。つまり、単一クロックをサンプリングクロックとして利用する従来の増幅回路に比して、１／ｆノイズ対策として用いられる、低域通過フィルタに使用するコンデンサの容量を小さくすることができ、回路の設計が容易で、しかも、回路サイズの縮小化と低電圧化とが図れるものである。
【００４３】
また、本実施例の構成によれば、１／ｆノイズのみでなく、入力のオフセットをも抑制することが可能である。
【００４４】
ただ、本実施例の場合には、クロススイッチ２２による入力の切り替えタイミングと、クロックドコンパレータ１２による電圧比較のタイミングと、ＥＸ−ＯＲ回路２６による論理反転のタイミングとが、重要になる。そのため、遅延回路２４，２５によって、適正なタイミング信号（遅延出力Ｓ１，Ｓ２）を生成する必要がある。
【００４５】
なお、上記した実施例２においては、ＰＲＢＳ信号発生回路２３の生成多項式を「１＋Ｘ6 ＋Ｘ7 」とした場合を例に説明したが、これに限定されるものではない。
【００４６】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００４７】
１１，２１…増幅回路、１２…クロックドコンパレータ、１３，２３…ＰＲＢＳ信号発生回路、１４…チャージポンプ、１５…低域通過フィルタ、１５ａ…コンデンサ、２２…クロススイッチ、２４，２５…遅延回路、２６…ＥＸ−ＯＲ回路。
【図１】
2011009947.tif 000004
【図２】
2011009947.tif 000005
【図３】
2011009947.tif 000006
【図４】
2011009947.tif 000007
【図５】
2011009947.tif 000008
【図６】
2011009947.tif 000009
【図７】
2011009947.tif 000010
【図８】
2011009947.tif 000011
【図９】
2011009947.tif 000012
【図１０】
2011009947.tif 000013