(57)【要約】【課題】動作が安定するとともに、後段に接続されるＣＭＯＳのＬＳＩの安定な動作を実現するデジタル信号入力装置を提供する。【解決手段】外部から入力された信号を増幅する増幅部と、前記増幅部で増幅された信号を波形整形する波形整形部と、オフセット電圧を保持するコンデンサと、前記波形整形部の出力をハイレベル状態に固定するように、前記コンデンサの充電と放電を制御して前記オフセット電圧を決定する制御部とを備える。【選択図】図１
2011193095.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力された信号を増幅する増幅部と、
前記増幅部で増幅された信号を波形整形する波形整形部と、
オフセット電圧を保持するコンデンサと、
前記波形整形部の出力をハイレベル状態に固定するように、前記コンデンサの充電と放電を制御して前記オフセット電圧を決定する制御部とを備えることを特徴とするデジタル信号入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号を入力する装置に関し、特に、入力にオフセット電圧を設けた波形整形回路を用いたデジタル信号入力装置に関するものである。
【背景技術】
【０００２】
従来、デジタル信号入力装置として、ＣＭＯＳインバーターを用いた飽和増幅器と、それに縦続接続され波形整形機能を有するＣＭＯＳインバーターを持つものが知られている。
【０００３】
特許文献１では、入力された信号を増幅させるとともに、波形整形して出力する音声駆動制御装置が開示されている。
【０００４】
このように、従来のデジタル信号入力装置は、飽和増幅機能と波形整形機能を使うことにより、振幅の小さいデジタル信号を増幅、波形整形して後段に供給することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】登録実用新案第３０６２１７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のデジタル信号入力装置は、入力信号が無い場合には飽和増幅器の出力ならびに波形整形器の出力が共にＣＭＯＳインバーターのしきい値電圧付近に固定されるため、（１）デジタル入力信号回路全体が大きな増幅度を持つアナログ増幅器となり、回路が不安定で発振しやすくなる、（２）後段に用いられることが多いＣＭＯＳのＬＳＩの入力がデジタル的に不定となり、外来のノイズに対して誤動作しやすくなるとともに、入力部に貫通電流が流れる危険性が生じるという問題があった。
【０００７】
そこで、本発明は、上記従来の問題点を解決すべく、入力信号が無い場合にも安定で、後段に用いられることの多いＣＭＯＳのＬＳＩに対して安定した信号を供給できるデジタル信号入力装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明のデジタル信号入力装置は、波形整形器の入力に加えるためのオフセット電圧を保持するためのコンデンサと、前記コンデンサに充電と放電を行う手段を設けたことを特徴とするデジタル信号入力装置としたものである。
【０００９】
このような構成をとることにより、デジタル信号入力回路自体が安定であるとともに、後段のＣＭＯＳのＬＳＩの安定な動作を実現することができるという作用を有する。
【発明の効果】
【００１０】
上記の構成によれば、入力信号が無い場合でも自ら安定で、後段のＭＯＳのＬＳＩの安定な動作を実現する信号を供給することのできる、デジタル信号入力装置を提供できる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１にかかる音楽再生装置のブロック図
【図２】実施の形態１にかかるデジタル信号入力装置のブロック図
【図３】実施の形態２にかかるデジタル信号入力装置のブロック図
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための形態として、デジタル入力信号装置を利用する音楽再生装置を挙げて、図面を参照しながら説明する。
（実施の形態１）
図１に、本発明が使用されている音楽再生装置のブロック図を示す。
【００１３】
音楽再生装置１００は、デジタル信号入力装置１０１と、ＬＳＩ１０２と、ＤＡコンバーター１０３と、増幅器１０４と、スピーカー１０５で構成される。
【００１４】
デジタル信号入力装置１０１は、音楽再生装置１００に接続される他の機器から供給されるデジタル信号を受ける。
【００１５】
ＬＳＩ１０２は、デジタル信号入力装置２から出力されたデジタル信号に対してデジタル信号処理並びに復号処理を行う。
【００１６】
ＤＡコンバーター１０３は、ＬＳＩ１０２で処理されたデジタル信号をアナログ信号に変換する。
【００１７】
増幅器１０４は、ＤＡコンバーター１０３で変換されたアナログ信号を増幅する。
【００１８】
スピーカー１０５は、増幅器１０４で増幅されたアナログ信号を音声に変換して出力する。
【００１９】
次に、音楽再生装置１００の動作を説明する。
【００２０】
音楽再生装置１００に接続される外部機器から供給されたデジタル信号は、デジタル信号入力装置１０１で増幅と波形整形され、ＬＳＩ１０２に供給される。ＬＳＩ１０２は、入力された信号に必要な処理と復号を行い、ＤＡコンバーター１０３に供給する。ＤＡコンバーター１０３は、入力されたデジタル信号をアナログ音楽信号に変換し、増幅器１０４に供給する。増幅器１０４は、入力されたアナログ音楽信号を増幅し、スピーカー１０５に供給する。スピーカー１０５は、入力されたアナログ音楽信号を再生する。
【００２１】
図２に、実施の形態１にかかるデジタル信号入力装置のブロック図を示す。
【００２２】
デジタル信号入力装置２は、第１のコンデンサ２０１と、第１の抵抗２０２と、第２のコンデンサ２０３と、第２の抵抗２０４と、第１のＣＭＯＳインバーター２０５と、第３のコンデンサ２０７と、第３の抵抗２０８と、ダイオード２０９と、第２のＣＭＯＳインバーター２１０で構成される。ダイオード２０９は通常第２のＣＭＯＳインバーター２１０の内部に保護用として設けられている。
【００２３】
第１のコンデンサ２０１の静電容量はＣｉｎＦ、第１の抵抗２０２の抵抗値はＲｉｎΩ、第１のコンデンサ２０３の静電容量はＣ１Ｆ、第２の抵抗２０４の抵抗値はＲ１Ω、第２のコンデンサ２０７の静電容量はＣ２Ｆ、第３の抵抗２０８の抵抗値はＲ２Ωである。
【００２４】
第１のコンデンサ２０１と第１の抵抗２０２は、音楽再生装置１に接続される外部機器から供給されたデジタル信号の直流成分を除去するとともに、入力インピーダンスを設定する。
【００２５】
第２のコンデンサ２０３と第２の抵抗２０４と第１のＣＭＯＳインバーター２０５は、飽和増幅器２０６として動作し、デジタル信号を飽和増幅する。
【００２６】
第３のコンデンサ２０７はＤＣ電圧を保持する。
【００２７】
第３の抵抗２０８とダイオード２０９は、第３のコンデンサ２０７にＤＣ電圧を充電するとともに、放電する。
【００２８】
第２のＣＭＯＳインバーター２１０は、飽和増幅されたデジタル信号を波形整形する。
【００２９】
以上のように構成された音楽再生装置におけるデジタル入力信号装置について、以下にその動作を説明する。
【００３０】
外部機器から供給されたデジタル信号は第１の入力コンデンサ２０１で直流成分を除かれる。直流成分が除かれたデジタル信号は、第１の抵抗２０２で規定の入力インピーダンスで接地され、第２のコンデンサ２０３と第２の抵抗２０４を持つ第１のＣＭＯＳインバーター２０５による飽和増幅器２０６に供給される。飽和増幅器２０６は、第１のＣＭＯＳインバーターのしきい値電圧を基準電圧として、入力されたデジタル信号の高周波成分を飽和増幅する。従って、飽和増幅器２０６の出力信号は、第１のＣＭＯＳインバーター２０５のしきい値電圧を基準としてデジタル入力信号の振幅を上側と下側の飽和電圧まで増幅される。第３のコンデンサ２０７は、第３の抵抗２０８による充電時定数Ｃ２Ｒ２がデジタル入力信号の周波数の周期よりも大きい場合には、第３の抵抗を介して第１のＣＭＯＳインバーター２０５による飽和増幅器の出力電圧の平均電圧に充電しようとする。しかし第１のＣＭＯＳインバーター２０５による飽和増幅器の出力が下側の飽和電圧になった時には、第２のＣＭＯＳインバーター２１０の入力電圧がグランド電圧より大きく下がろうとするために、第２のＣＭＯＳインバーター２１０のダイオード２０９を介して瞬時にダイオード２０９の順方向電圧まで放電する。即ち、第３の抵抗２０８による充電時定数Ｃ２Ｒ２がデジタル入力信号の周波数の周期よりも大きい場合には、第３のコンデンサ２０７はダイオード２０９の順方向電圧が保持される。従って、第２のＣＭＯＳインバーターによる波形整形器には、第１のＣＭＯＳインバーターによる飽和増幅器の出力からダイオード２０９の順方向電圧を引いた電圧が加わることになる。この場合、第１のＣＭＯＳインバーターによる飽和増幅器の出力は、十分飽和しているので、第２のＣＭＯＳインバーターによる波形整形器の出力は、第１のＣＭＯＳインバーターによる飽和増幅器の出力と同じになる。
【００３１】
もしデジタル信号入力装置の入力が無くなった場合、第１のＣＭＯＳインバーターによる飽和増幅器の出力は、第１のＣＭＯＳインバーターのしきい値電圧に固定される。その場合、第３のコンデンサの充電電圧は、ダイオード２０９の順方向電圧から第３の抵抗を介して第１のＣＭＯＳインバーターのしきい値電圧に徐々に充電される。このとき、第２のＣＭＯＳインバーターによる波形整形器の入力電圧は、第１のＣＭＯＳインバーターのしきい値電圧からダイオード２０９の順方向電圧を引いた電圧から、０に向かって下がってゆくことになる。
【００３２】
通常、第１のＣＭＯＳインバーター２０５と第２のＣＭＯＳインバーター２１０は、同じ半導体スライス上に作られ、同一パッケージ内に封止されているので、第１のＣＭＯＳインバーター２０５と第２のＣＭＯＳインバーター２１０のしきい値電圧は、ほぼ等しい。この場合、第２のＣＭＯＳインバーター２１０の入力電圧は、しきい値よりも確実に低くなるので、出力電圧は確実にＨレベルが確保される。
（実施の形態２）
図３は、実施の形態２にかかるデジタル信号入力装置のブロック図を示す。実施の形態２のデジタル信号入力装置は、実施の形態１のデジタル信号入力装置に、第３のコンデンサ２０７にＤＣ電圧を充電するとともに放電することが可能なR３Ωの抵抗値を持つ第４の抵抗３０１を追加したものである。それ以外の構成は、実施の形態１と同様であるため、各構成の説明は省略する。
【００３３】
以上のように構成されたデジタル入力信号装置について、以下にその動作を説明する。
【００３４】
外部機器から供給されたデジタル信号は第１の入力コンデンサ２０１で直流成分を除かれる。直流成分が除かれたデジタル信号は、第１の抵抗２０２で規定の入力インピーダンスで接地され、第２の入力コンデンサ２０３と第２の抵抗２０４を持つ第１のＣＭＯＳインバーター２０５による飽和増幅器２０６に供給される。飽和増幅器２０６は、第１のＣＭＯＳインバーター２０５のしきい値電圧を基準電圧として、入力されたデジタル信号の高周波成分を飽和増幅する。従って、飽和増幅器２０６の出力信号は第１のＣＭＯＳインバーター２０５しきい値電圧を基準としてデジタル入力信号の振幅を上側と下側の飽和電圧まで増幅される。第３の抵抗２０８と第４の抵抗３０１による充電と放電の時定数Ｃ２×（Ｒ２とＲ３の並列抵抗値）がデジタル入力信号の周波数の周期よりも大きい場合には、第３のコンデンサ２０７には第３の抵抗２０８と第４の抵抗３０１を介して、第１のＣＭＯＳインバーター２０５による飽和増幅器２０６の出力電圧の平均電圧の抵抗分圧比に応じた電圧が充電される。
【００３５】
従って第２のＣＭＯＳインバーター２１０による波形整形器には第１のＣＭＯＳインバーター２０５による飽和増幅器２０６の出力から、第３のコンデンサ２０７に充電された電圧を引いた電圧が加わることになる。この場合、第１のＣＭＯＳインバーター２０５による飽和増幅器２０６の出力は、十分飽和しているので、第２のＣＭＯＳインバーター２１０による波形整形器の出力は、第１のＣＭＯＳインバーター２０５による飽和増幅器２０６の出力と同じになる。
【００３６】
もしデジタル信号入力装置の入力が無くなった場合、第１のＣＭＯＳインバーター２０５による飽和増幅器２０６の出力は、第１のＣＭＯＳインバーター２０５のしきい値電圧に固定される。その場合、第３のコンデンサＣ２０７の充電電圧は、第３の抵抗２０８と第４の抵抗３０１を介して、第１のＣＭＯＳインバーター２０５のしきい値電圧の抵抗分圧比に応じた電圧に徐々に変化する。通常ＣＭＯＳインバーターのしきい値電圧は出力電圧のほぼ中心と考えて良いので、信号が有る場合と無くなった場合で第３のコンデンサ２０７に保持される電圧はほぼ等しい。
【００３７】
通常、第１のＣＭＯＳインバーター２０５と第２のＣＭＯＳインバーター２１０は、同じ半導体スライス上に作られ、同一パッケージ内に封止されているので、第１のＣＭＯＳインバーター２０５と第２のＣＭＯＳインバーター２１０のしきい値電圧は、ほぼ等しい。この場合、第２のＣＭＯＳインバーター２１０の入力電圧は、しきい値電圧よりも第２のＣＭＯＳインバーター２１０に保持された電圧分だけ確実に低くなるので、出力電圧は確実にＨレベルが確保されることになる。
【００３８】
なお、実施の形態１において、第３のコンデンサ２０７の放電用として第２のＣＭＯＳインバーターの内部保護抵抗を用いたが、ＣＭＯＳインバーターに内部保護抵抗が無い場合や内部保護抵抗を使えない場合は、外部にあらたなダイオードを設けることで、同等の効果が得られる。この場合は、ダイオードの正方向電圧の異なるデバイスを用いれば、コンデンサＣ２に保持される電圧を変えることができる。
【産業上の利用可能性】
【００３９】
本発明は、デジタル信号を入力する装置に関し、特に、入力にオフセット電圧を設けた波形整形回路を用いたデジタル信号入力装置に関するものであって、動作が安定するとともに、後段に接続されるＣＭＯＳのＬＳＩの安定な動作を実現するデジタル信号入力装置を提供できる。そのため、本発明は、このようなデジタル信号入力装置で構成される音声再生装置に適用できる。
【符号の説明】
【００４０】
１００  音楽再生装置
１０１  デジタル信号入力装置
１０２  ＬＳＩ
１０３  ＤＡコンバーター
１０４  増幅器
１０５  スピーカ
２０１  第１の入力コンデンサ
２０２  →第１の抵抗
２０３  第２のコンデンサ
２０４  第２の抵抗
２０５  第１のＣＭＯＳインバーター
２０６  飽和増幅器
２０７  第３のコンデンサ
２０８  第３の抵抗
２０９  ダイオード
２１０  第２のＣＭＯＳインバーター
３０１  第４の抵抗
【図１】
2011193095.tif 000003
【図２】
2011193095.tif 000004
【図３】
2011193095.tif 000005
【手続補正書】
【提出日】平成23年2月4日(2011.2.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のインバータと、
前記第１のインバータの出力に一方の端子を接続したコンデンサと、
前記コンデンサのもう一方の端子入力とする第２のインバータと、
前記第２のインバータの入力端子とグランドの間に接続された抵抗と、
前記第２のインバータの入力端子にカソードを、グランドにアノードを接続したダイオードとを備えたことを特徴とするデジタル信号伝送装置。
【請求項２】
前記ダイオードは、前記第２のインバータと同一チップ上に構成された保護ダイオードであることを特徴とする請求項１記載のデジタル信号伝送装置。
【請求項３】
第１のインバータと、
前記第１のインバータの出力に一方の端子を接続したコンデンサと、
前記コンデンサのもう一方の端子入力とする第２のインバータと、
前記コンデンサと並列に接続された第１の抵抗と、
前記第２のインバータの入力端子とグランドの間に接続された第２の抵抗とを備えたことを特徴とするデジタル信号伝送装置。