(57)【要約】【課題】出力短絡回路を設けた回路方式において、信頼性が向上された電力変換装置を提供する。【解決手段】系統連系装置１００Ａは、交流電圧を電源ラインＬｐ，Ｌｎに出力するように構成されたインバータ回路３と、電源ラインＬｐ，Ｌｎを短絡するように構成された出力短絡回路４と、インバータ回路３の駆動状態と出力短絡回路４に流れる電流の状態とに基づいて出力短絡回路４が故障したか否かを判定する判定部２０Ａを具備する。【選択図】図１
2011193675.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を交流電圧に変換し、前記交流電圧を一対の電源ラインに出力するように構成されたインバータ回路と、
前記一対の電源ラインを短絡するように構成された出力短絡回路とを有する電力変換装置であって、
前記インバータ回路の駆動状態と、前記出力短絡回路あるいは前記一対の電源ラインに流れる電流の状態とに基づいて、前記出力短絡回路が故障したか否かを判定する判定部を具備することを特徴とする電力変換装置。
【請求項２】
前記判定部は、前記インバータ回路に設けられたスイッチング素子がオン状態であるときに、前記出力短絡回路に電流が流れる場合に、前記出力短絡回路が故障したと判定することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記判定部は、前記出力短絡回路よりも後段の前記一対の電源ラインに流れる電流の向きが、前記インバータ回路の出力電圧の極性に対応する正常な電流の向きと異なる場合に、前記出力短絡回路が故障したと判定することを特徴とする請求項１又は２に記載の電力変換装置。
【請求項４】
前記インバータ回路を制御する制御部をさらに具備し、
前記制御部は、前記出力短絡回路が故障したと判定された場合に、前記インバータ回路に設けられたスイッチング素子をオフ状態とするように制御することを特徴とする請求項１〜３の何れか一項に記載の電力変換装置。
【請求項５】
請求項１〜４の何れか一項に記載の電力変換装置を備え、
前記電力変換装置は、直流電源を配電系統に連系可能に構成されていることを特徴とする系統連系装置。
【請求項６】
直流電源と、請求項１〜４の何れか一項に記載の電力変換装置とを備え、
前記電力変換装置は、前記直流電源を配電系統に連系可能に構成されていることを特徴とする系統連系システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、太陽電池や燃料電池などの直流電源からの直流電圧を交流電圧に変換する電力変換装置、系統連系装置及び系統連系システムに関する。
【背景技術】
【０００２】
従来、この種の電力変換装置は、直流電源からの直流電圧を昇圧する直流−直流変換回路と、直流−直流変換回路の出力電圧を交流電圧に変換し、交流電圧を一対の電源ラインに出力するインバータ回路とを有する。
【０００３】
近年では、上記一対の電源ラインを短絡するように構成された出力短絡回路を設け、インバータ回路の変換効率や、ノイズ、漏洩電流の改善を図る回路方式が提案されている（特許文献１参照）。
【０００４】
このような電力変換装置では、出力短絡回路が、一対の電源ライン間に接続された２つのスイッチング素子Ａ，Ｂを有し、インバータ回路が、２組のスイッチング素子対Ａ，Ｂを有する。スイッチング素子Ａはスイッチング素子対Ａと対応しており、スイッチング素子Ｂはスイッチング素子対Ｂと対応する。
【０００５】
インバータ回路の出力電圧の極性が正の区間においては、出力短絡回路のスイッチング素子Ａがオン状態且つスイッチング素子Ｂがオフ状態に保たれ、インバータ回路のスイッチング素子対Ａがスイッチング動作を行う。ここで、スイッチング素子対Ａがオン状態のときには、出力短絡回路は電源ライン間を短絡せず、スイッチング素子対Ａがオフ状態のときには、スイッチング素子Ａが負側電源ラインから正側電源ラインへの方向の電流経路Ａを形成することで電源ライン間を短絡する。
【０００６】
また、インバータ回路の出力電圧の極性が負の区間においては、出力短絡回路のスイッチング素子Ｂがオン状態且つスイッチング素子Ａがオフ状態に保たれ、インバータ回路のスイッチング素子対Ｂがスイッチング動作を行う。ここで、スイッチング素子対Ｂがオン状態のときには、出力短絡回路は電源ライン間を短絡せず、スイッチング素子対Ｂがオフ状態のときには、スイッチング素子Ｂが正側電源ラインから負側電源ラインへの方向の電流経路Ｂを形成することで電源ライン間を短絡する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−８９５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のように、出力短絡回路を設けた電力変換装置では、インバータ回路の出力電圧の極性が正の区間及び負の区間の切り替わりと同期させて、オン状態とするスイッチング素子Ａ及びスイッチング素子Ｂを適切に切り替える必要がある。
【０００９】
しかしながら、スイッチング素子Ａ又はスイッチング素子Ｂにおいて、オン状態に固定されてしまう故障、すなわち短絡故障が発生した場合には、スイッチング素子Ａ及びスイッチング素子Ｂの切り替えが適切に行われなくなり、次のような問題が生じる。
【００１０】
例えば、インバータ回路の出力電圧の極性が正の期間において、スイッチング素子対Ａがオン状態のときには、本来は出力短絡回路は電源ライン間を短絡しないはずである。しかしながら、スイッチング素子Ｂが短絡故障した場合を想定すると、短絡故障したスイッチング素子Ｂが、正側電源ラインから負側電源ラインへの方向の電流経路Ｂを形成し、電源ライン間を短絡してしまう。
【００１１】
このような意図しない短絡が発生すると、インバータ回路に大電流が流れてデバイスが故障するといった問題がある。また、電力変換装置を系統連系装置として使用するケースでは、配電系統が短絡されることにより、他の機器や配電系統に悪影響を与えるといった問題がある。
【００１２】
したがって、出力短絡回路を設けた電力変換装置は、信頼性を向上する点において改善の余地があった。
【００１３】
そこで、本発明は、出力短絡回路を設けた回路方式において、信頼性が向上された電力変換装置、系統連系装置及び系統連系システムを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決するために、本発明は以下のような特徴を有している。まず、本発明に係る電力変換装置の特徴は、直流電圧を交流電圧に変換し、前記交流電圧を一対の電源ライン（電源ラインＬｐ，Ｌｎ）に出力するように構成されたインバータ回路（インバータ回路３）と、前記一対の電源ラインを短絡するように構成された出力短絡回路（出力短絡回路４）とを有する電力変換装置であって、前記インバータ回路の駆動状態と、前記出力短絡回路あるいは前記一対の電源ラインに流れる電流の状態とに基づいて、前記出力短絡回路が故障したか否かを判定する判定部（判定部２０Ａ、判定部２０Ｂ、判定部２０Ｃ、判定部２０Ｄ、判定部２０Ｅ、又は判定部２０Ｆ）を具備することを要旨とする。ここで、インバータ回路の「駆動状態」とは、例えばインバータ回路に設けられたスイッチング素子のオン／オフの状態、当該オン／オフの状態を制御するための信号の状態、あるいは当該オン／オフの状態によるインバータ回路出力電圧の状態を意味する。また、「電流の状態」とは、例えば電流の有無あるいは電流の向きを意味する。
【００１５】
このような特徴によれば、出力短絡回路の故障を検知可能になり、意図しない短絡による問題の発生を回避するための措置を講じることができる。したがって、出力短絡回路を設けた回路方式において、信頼性が向上された電力変換装置を提供できる。
【００１６】
本発明に係る電力変換装置の他の特徴は、上記の特徴に係る電力変換装置において、前記判定部は、前記インバータ回路に設けられたスイッチング素子（スイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、又はスイッチング素子Ｑ４）がオン状態であるときに、前記出力短絡回路に電流が流れる場合、前記出力短絡回路が故障したと判定することを要旨とする。
【００１７】
このような特徴によれば、インバータ回路に設けられたスイッチング素子がオン状態であるときには正常時は出力短絡回路に電流が流れないという性質に着目し、出力短絡回路に流れる電流の有無により出力短絡回路の故障を検知可能になる。
【００１８】
本発明に係る電力変換装置の他の特徴は、上記の特徴に係る電力変換装置において、前記判定部は、前記出力短絡回路よりも後段の前記一対の電源ラインに流れる電流の向きが、前記インバータ回路の出力電圧の極性に対応する正常な電流の向きと異なる場合に、前記出力短絡回路が故障したと判定することを要旨とする。
【００１９】
このような特徴によれば、電力変換装置あるいはインバータ回路の出力電圧の極性に応じて一対の電源ラインに流れる電流の向きが定められるという性質に着目し、一対の電源ラインに流れる電流の向きにより出力短絡回路の故障を検知可能になる。
【００２０】
本発明に係る電力変換装置の他の特徴は、上記の特徴に係る電力変換装置において、前記インバータ回路を制御する制御部（制御部３０）をさらに具備し、前記制御部は、前記出力短絡回路が故障したと前記判定部が判定した場合に、前記インバータ回路に設けられたスイッチング素子（スイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４）をオフ状態とするように制御することを要旨とする。
【００２１】
このような特徴によれば、出力短絡回路が故障していると判定された場合に、インバータ回路に設けられたスイッチング素子をオフ状態とするように制御することによって、インバータ回路に大電流が流れてスイッチング素子が故障するという問題を回避できる。
【００２２】
本発明に係る系統連系装置の特徴は、上記の特徴に係る電力変換装置を備え、前記電力変換装置は、直流電源（直流電源１）を配電系統に連系可能に構成されていることを要旨とする。このような特徴によれば、信頼性が高い系統連系装置を提供できる。
【００２３】
本発明に係る系統連系システムの特徴は、直流電源（直流電源１）と、上記の特徴に係る電力変換装置とを備え、前記電力変換装置は、前記直流電源を配電系統に連系可能に構成されていることを要旨とする。このような特徴によれば、信頼性が高い系統連系システムを提供できる。
【００２４】
本発明に係る系統連系システムの他の特徴は、前記電力変換装置と前記配電系統との間に設けられた連系リレー（連系リレー６ｐ，６ｎ）をさらに具備し、前記出力短絡回路が故障したと前記判定部が判定した場合に、前記連系リレーをオフ状態とするように制御することを要旨とする。
【００２５】
このような特徴によれば、出力短絡回路が短絡故障しても配電系統が短絡されないようになり、他の機器や配電系統に悪影響を与えるという問題を回避できる。
【発明の効果】
【００２６】
本発明によれば、出力短絡回路を設けた回路方式において、信頼性が向上された電力変換装置、系統連系装置及び系統連系システムを提供できる。
【図面の簡単な説明】
【００２７】
【図１】第１実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。
【図２】第１実施形態に係る系統連系装置の正常時動作を説明するための図である。
【図３】第１実施形態に係る系統連系装置の短絡故障時動作を説明するための図である。
【図４】第１実施形態に係る判定部及び制御部の動作を示すフローチャートである。
【図５】第１実施形態に係る判定部の変形例を示すブロック図である。
【図６】第２実施形態に係る判定部の構成を示す回路ブロック図である。
【図７】第２実施形態に係る判定部の他の回路構成を示す回路ブロック図である。
【図８】第３実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。
【図９】第３実施形態に係る判定部及び制御部の動作を示すフローチャートである。
【図１０】第３実施形態に係る判定部の変形例を示すブロック図である。
【図１１】第４実施形態に係る判定部の構成を示す回路ブロック図である。
【図１２】第５実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。
【図１３】第５実施形態に係る電圧／電流極性判定部の動作例を説明するための波形図である。
【図１４】第５実施形態に係る電圧／電流極性判定部の他の動作例を説明するための波形図である。
【図１５】第５実施形態に係る判定部及び制御部の動作を示すフローチャートである。
【図１６】第５実施形態で図１３を用いて説明した動作を実現するための回路構成例を示す回路ブロック図である。
【図１７】第５実施形態で図１４を用いて説明した動作を実現するための回路構成例を示す回路ブロック図である。
【図１８】その他の実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。
【発明を実施するための形態】
【００２８】
図面を参照して、本発明の第１実施形態〜第６実施形態、及びその他の実施形態を説明する。以下の各実施形態では、本発明に係る電力変換装置を系統連系装置に適用するケースについて説明する。以下の各実施形態における図面において、同一又は類似の部分には同一又は類似の符号を付す。
【００２９】
（１）第１実施形態
第１実施形態では、（１．１）系統連系装置の構成、（１．２）系統連系装置の動作、（１．３）作用・効果、（１．４）変形例の順に説明する。
【００３０】
（１．１）系統連系装置の構成
図１は、第１実施形態に係る系統連系装置１００Ａを備える系統連系システムの構成を示す図である。本実施形態では、トランスレス方式の系統連系装置１００Ａを例に説明する。なお、図１において、グラウンド（ＧＮＤ）記号は同じものを図示しているが、これらのグラウンドは相互に接続されておらず、電位が異なることに留意されたい。
【００３１】
図１に示すように、系統連系システムは、直流電源１と配電系統１０との間に設けられた系統連系装置１００Ａを有する。直流電源１としては、例えば、分散型の直流電源の一つである太陽電池を使用できる。太陽電池は、照射される太陽光に応じた発電により直流電力を出力する。
【００３２】
系統連系装置１００Ａは、直流電源１からの直流電力を商用周波数（例えば５０又は６０Ｈｚ）の交流電力に変換する。系統連系装置１００Ａと配電系統１０との間には、連系リレー６ｐ，６ｎが設けられる。また、連系リレー６ｐ，６ｎと配電系統１０との間には、需要家に設置された負荷（不図示）が接続される。連系リレー６ｐ，６ｎがオン状態である場合、系統連系装置１００Ａ及び配電系統１０の両方から負荷に交流電力を供給する連系運転を行う。
【００３３】
系統連系装置１００Ａは、昇圧回路２の後段に設けられた昇圧回路２と、昇圧回路２の後段に設けられたインバータ回路３と、インバータ回路３の後段に設けられた出力短絡回路４と、出力短絡回路４の後段に設けられたフィルタ回路（リアクタＬ２，Ｌ３、及びコンデンサＣ２）とを有する。なお、前段とは直流電源１側を意味し、後段とは配電系統１０側を意味する。
【００３４】
昇圧回路２は、直流電源１からの入力電圧を高周波スイッチングにより昇圧する。昇圧回路２は、リアクタＬ１、スイッチング素子Ｑ７、ダイオードＤ７、及びコンデンサＣ１を有する。第１実施形態ではスイッチング素子Ｑ７としてパワーＭＯＳＦＥＴを使用している。
【００３５】
リアクタＬ１は、直流電源１の正極とダイオードＤ７のアノードとの間に接続される。ダイオードＤ７のカソードは、インバータ回路３に接続される。
【００３６】
スイッチング素子Ｑ７は、パワーＭＯＳＦＥＴにより構成されており、ドレインがダイオードＤ７のアノードに接続され、ゲートが駆動回路３２に接続され、ソースが直流電源１の負極に接続される。スイッチング素子Ｑ７は、ダイオードＤが逆並列接続されている。
【００３７】
コンデンサＣ１は、ダイオードＤ７のカソードと直流電源１の負極との間に接続される。スイッチング素子Ｑ７は、制御部３０から駆動回路３２を介してゲートに印加されるゲート信号ＧＳ７に応じてスイッチング動作を行う。コンデンサＣ１は、安定した出力電圧を維持するためのエネルギーバッファである。コンデンサＣ１の両端間の電圧は、昇圧回路２の出力電圧としてインバータ回路３に出力される。
【００３８】
インバータ回路３は、昇圧回路２が出力する直流電圧を交流に変換する。第１実施形態では、インバータ回路３は、フルブリッジ接続されたスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４を有する。第１実施形態ではスイッチング素子Ｑ１〜スイッチング素子Ｑ４としてパワーＭＯＳＦＥＴを使用している。
【００３９】
スイッチング素子Ｑ１は、ドレインがダイオードＤ７のカソードに接続され、ゲートが駆動回路３１に接続され、ソースが駆動回路３１及びスイッチング素子Ｑ２のドレインに接続される。スイッチング素子Ｑ１は、ダイオードＤ１が逆並列接続されている。すなわち、ダイオードＤ１は、アノードがスイッチング素子Ｑ１のソースに接続され、カソードがスイッチング素子Ｑ１のドレインに接続される。スイッチング素子Ｑ２は、ドレインがスイッチング素子Ｑ１のソースに接続され、ゲートが駆動回路３２に接続され、ソースが直流電源１の負極に接続される。スイッチング素子Ｑ２は、ダイオードＤ２が逆並列接続されている。スイッチング素子Ｑ３は、ドレインがダイオードＤ７のカソードに接続され、ゲートが駆動回路３３に接続され、ソースが駆動回路３３及びスイッチング素子Ｑ４のドレインに接続される。スイッチング素子Ｑ３は、ダイオードＤ３が逆並列接続されている。スイッチング素子Ｑ４は、ドレインがスイッチング素子Ｑ３のソースに接続され、ゲートが駆動回路３２に接続され、ソースが直流電源１の負極に接続される。スイッチング素子Ｑ４は、ダイオードＤ４が逆並列接続されている。
【００４０】
スイッチング素子Ｑ１は、制御部３０から駆動回路３１を介してゲートに印加されるゲート信号ＧＳ１に応じてスイッチング動作を行う。スイッチング素子Ｑ２，Ｑ４は、制御部３０から駆動回路３２を介して各ゲートに印加されるゲート信号ＧＳ２，ＧＳ４に応じてスイッチング動作を行う。スイッチング素子Ｑ３は、制御部３０から駆動回路３３を介してゲートに印加されるゲート信号ＧＳ３に応じてスイッチング動作を行う。
【００４１】
出力短絡回路４は、インバータ回路３から延びる一対の電源ラインＬｐ，Ｌｎを短絡するように構成される。出力短絡回路４は、スイッチング素子Ｑ５、スイッチング素子Ｑ６、ダイオードＤ５、ダイオードＤ６を有する。出力短絡回路４は、インバータ回路３から延びる一対の電源ラインＬｐ，Ｌｎ間に直列に接続されたスイッチング素子Ｑ５，Ｑ６を有する。スイッチング素子Ｑ５は、ドレインがスイッチング素子Ｑ６のドレインに接続され、ゲートが駆動回路３１に接続され、ソースがスイッチング素子Ｑ１のソースに接続される。スイッチング素子Ｑ５は、ダイオードＤ５が逆並列接続されている。スイッチング素子Ｑ６は、ドレインがスイッチング素子Ｑ５のドレインに接続され、ゲートが駆動回路３３に接続され、ソースがスイッチング素子Ｑ３のソースに接続される。スイッチング素子Ｑ６は、ダイオードＤ６が逆並列接続されている。
【００４２】
スイッチング素子Ｑ５は、制御部３０から駆動回路３１を介してゲートに印加されるゲート信号ＧＳ５に応じてスイッチング動作を行う。スイッチング素子Ｑ６は、制御部３０から駆動回路３３を介してゲートに印加されるゲート信号ＧＳ６に応じてスイッチング動作を行う。
【００４３】
第１実施形態では、スイッチング素子Ｑ５とスイッチング素子Ｑ６との間に電流センサ５が設けられる。電流センサ５は、出力短絡回路４に流れる電流を検出する。なお、電流センサ５は、スイッチング素子Ｑ５と電源ラインＬｐとの間、又はスイッチング素子Ｑ６と電源ラインＬｎとの間に設けられていてもよい。
【００４４】
リアクタＬ２，Ｌ３、及びコンデンサＣ２によって構成されるフィルタ回路は、インバータ回路３が出力する交流電力の高周波成分を除去して配電系統１０（及び負荷）に出力する。配電系統１０は、例えば単相２００Ｖの配電系統である。リアクタＬ２は電源ラインＬｐに設けられ、リアクタＬ３は電源ラインＬｎに設けられる。コンデンサＣ２は、電源ラインＬｐ，Ｌｎ間に接続される。
【００４５】
連系リレー６ｐは電源ラインＬｐに設けられ、連系リレー６ｎは電源ラインＬｎに設けられる。連系リレー６ｐ，６ｎは、制御部３０によってオン状態とオフ状態とが切り替えられる。連系リレー６ｐ，６ｎがオン状態である場合には直流電源１と配電系統１０とが連系した状態になり、連系リレー６ｐ，６ｎがオフ状態である場合には配電系統１０から解列した状態になる。
【００４６】
第１実施形態では、判定部２０Ａ及び制御部３０は、マイコンを用いてソフトウェア的に構成される。
【００４７】
判定部２０Ａは、ゲート信号ＧＳ１〜ＧＳ４が入力されるゲート信号判定部２１と、電流センサ５の電流検出値が入力される電流有無判定部２２Ａと、ゲート信号判定部２１及び電流有無判定部２２Ａのそれぞれの出力が入力される短絡故障判定部２３Ａとを有する。
【００４８】
制御部３０は、短絡故障判定部２３Ａの出力に基づいて、全回路（昇圧回路２、インバータ回路３、出力短絡回路４）に設けられたスイッチング素子、及び連系リレー６ｐ，６ｎを制御する。具体的には、制御部３０は、スイッチング素子Ｑ１，Ｑ５を駆動するためのゲート信号を駆動回路３１に出力し、スイッチング素子Ｑ７，Ｑ２，Ｑ４を駆動するためのゲート信号を駆動回路３２に出力し、スイッチング素子Ｑ３，Ｑ６を駆動するためのゲート信号を駆動回路３３に出力する。駆動回路３１は、制御部３０の制御下でスイッチング素子Ｑ１，Ｑ５を駆動する。駆動回路３２は、制御部３０の制御下でスイッチング素子Ｑ７，Ｑ２，Ｑ４を駆動する。駆動回路３３は、制御部３０の制御下でスイッチング素子Ｑ３，Ｑ６を駆動する。
【００４９】
（１．２）系統連系装置の動作
次に、第１実施形態に係る系統連系装置１００Ａの動作について、（１．２．１）正常時動作、（１．２．２）短絡故障時動作の順に説明する。
【００５０】
（１．２．１）正常時動作
まず、系統連系装置１００Ａが正の電圧を出力する区間の動作を説明する。図２（ａ）は、昇圧回路２、インバータ回路３及び出力短絡回路４のそれぞれのスイッチング素子の動作を示すタイムチャートである。
【００５１】
図２（ａ）に示すように、制御部３０は、昇圧回路２の出力電圧、すなわちコンデンサＣ１の両端電圧が目標値になるように、昇圧回路２のスイッチング素子Ｑ７をＰＷＭパルスにより駆動する。系統連系装置１００Ａが正の電圧を出力する区間では、制御部３０は、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４をＰＷＭパルスにより駆動し、インバータ回路３のスイッチング素子対Ｑ２，Ｑ３をオフ状態に保つ。制御部３０は、スイッチング素子対Ｑ１，Ｑ４のスイッチング動作を同期して行わせる。
【００５２】
また、系統連系装置１００Ａが正の電圧を出力する区間では、制御部３０は、出力短絡回路４のスイッチング素子Ｑ５をオン状態に保ち、出力短絡回路４のスイッチング素子Ｑ６をオフ状態に保つ。このような状態では、出力短絡回路４を介し、電源ラインＬｎから電源ラインＬｐに向けて電流が流れるが、電源ラインＬｐから電源ラインＬｎに向けて電流は流れない。
【００５３】
図２（ｂ）は、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４が共にオン状態であるときに電流の流れる向きを示す図である。図２（ｃ）は、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４が共にオフ状態であるときに電流の流れる向きを示す図である。図２（ｄ）は、インバータ回路３の出力電圧波形、具体的には、出力短絡回路４のスイッチング素子Ｑ５，Ｑ６の各ソース間の電圧波形を示す図である。
【００５４】
図２（ｂ）に示すように、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４が共にオン状態であるときは、直流電源１側から、リアクタＬ１、ダイオードＤ７、スイッチング素子Ｑ１及びリアクタＬ２を介し、配電系統１０側へ電流が流れる。また、配電系統１０側から、リアクタＬ３及びスイッチング素子Ｑ４を介し、直流電源１へ電流が流れる。コンデンサＣ１の両端電圧をＶｃ１とすると、図２（ｄ）に示すように、インバータ回路３の出力電圧は略＋Ｖｃ１となる。なお、電位の基準はスイッチング素子Ｑ６のソースとしている。
【００５５】
図２（ｃ）に示すように、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４が共にオフ状態であるとき、配電系統１０側からリアクタＬ３、ダイオードＤ６、スイッチング素子Ｑ５、及びリアクタＬ２を介し、配電系統１０側へ電流が流れる。このとき、電源ラインＬｐ，Ｌｎは電気的に短絡されるため、図２（ｄ）に示すように、インバータ回路３の出力電圧は０Ｖとなる。また、インバータ回路３にはコンデンサＣ１の両端電圧Ｖｃ１が印加されるが、ダイオードＤ１，Ｄ３によりブロックされてインバータ回路３に電流は流れない。
【００５６】
インバータ回路３のスイッチング素子対Ｑ１，Ｑ４がオン状態とオフ状態とを繰り返すことによって、図２（ｄ）に示すように、インバータ回路３の出力電圧波形は、正側半サイクルの矩形波波形となる。インバータ回路３の出力電圧波形は、リアクタＬ２，Ｌ３及びコンデンサＣ２からなるフィルタ回路によって平滑化され、正側半サイクルの正弦波となる。
【００５７】
なお、系統連系装置１００Ａが負の電圧を出力する区間では、制御部３０は、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４をオフ状態に保ち、インバータ回路３のスイッチング素子対Ｑ２，Ｑ３をＰＷＭパルスにより駆動する。制御部３０は、スイッチング素子対Ｑ２，Ｑ３のスイッチング動作を同期して行わせる。
【００５８】
また、系統連系装置１００Ａが負の電圧を出力する区間では、制御部３０は、出力短絡回路４のスイッチング素子Ｑ５をオフ状態に保ち、出力短絡回路４のスイッチング素子Ｑ６をオン状態に保つ。このような状態では、出力短絡回路４を介し、電源ラインＬｐから電源ラインＬｎに向けて電流が流れるが、電源ラインＬｎから電源ラインＬｐに向けて電流は流れない。
【００５９】
系統連系装置１００Ａが負の電圧を出力する区間では、このような制御により、インバータ回路３の出力電圧波形は、０〜−Ｖｃ１の振幅を有する負側半サイクルの矩形波波形となる。インバータ回路３の出力電圧波形は、リアクタＬ２，Ｌ３及びコンデンサＣ２からなるフィルタ回路によって平滑化され、負側半サイクルの正弦波となる。
【００６０】
（１．２．２）短絡故障時動作
次に、短絡故障時の動作を説明する。ここでは、出力短絡回路４のスイッチング素子Ｑ６が短絡故障する場合を例に説明する。
【００６１】
図３（ａ）及び（ｂ）は、インバータ回路の出力電圧（以下、単に「出力電圧」という）の極性が負である区間における電流経路を示す図である。図３（ａ）では、インバータ回路のスイッチング素子対Ｑ２，Ｑ３が共にオン状態であり、図３（ｂ）では、インバータ回路のスイッチング素子対Ｑ２，Ｑ３が共にオフ状態である。
【００６２】
図３（ａ）に示すように、出力電圧の極性が負である区間において、スイッチング素子Ｑ６が短絡故障したとする。図３（ｂ）に示すように、出力電圧の極性が負である区間においては、スイッチング素子Ｑ６が短絡故障した場合でも、出力短絡回路４による還流時の電流経路は短絡故障前と変わらない。
【００６３】
図３（ｃ）は、出力電圧の極性が負から正に切り替わった後における電流経路を示す図である。出力電圧の極性が正に切り替わった後において、スイッチング素子対Ｑ１，Ｑ４が共にオン状態になると、本来はスイッチング素子Ｑ６がオフ状態であり出力短絡回路４に電流が流れないはずである（図２（ｂ）参照）。しかし、スイッチング素子Ｑ６が短絡故障しているため、図３（ｃ）に示すように、オン状態のスイッチング素子Ｑ６を介して、電源ラインＬｐから電源ラインＬｎに向けて出力短絡回路４に電流が流れ、電源ラインＬｐ，Ｌｎが短絡されてしまう。
【００６４】
出力電圧の極性が負である区間においては、スイッチング素子対Ｑ１，Ｑ４をスイッチング素子対Ｑ２，Ｑ３に読み替え、出力短絡回路４に電流が流れる電流の向きが上記と逆になる。
【００６５】
したがって、第１実施形態では、判定部２０Ａは、出力短絡回路４に流れる電流の有無に基づいて、出力短絡回路４に設けられたスイッチング素子Ｑ５又はスイッチング素子Ｑ６が短絡故障したか否かを判定する。具体的には、判定部２０Ａは、インバータ回路３に設けられたスイッチング素子Ｑ１〜Ｑ４の何れかがオン状態であるときに、出力短絡回路４に電流が流れる場合には、出力短絡回路４が短絡故障したと判定する。
【００６６】
（１．２．３）判定部及び制御部の動作
次に、第１実施形態に係る判定部２０Ａ及び制御部３０の動作について説明する。図４は、判定部２０Ａ及び制御部３０の動作を示すフローチャートである。
【００６７】
ステップＳ１１において、ゲート信号判定部２１Ａは、ゲート信号ＧＳ１〜ＧＳ４に基づいて、スイッチング素子Ｑ１〜Ｑ４の何れかがオン状態であるか否かを判定する。スイッチング素子Ｑ１〜Ｑ４のそれぞれはｎチャネル型であるため、ゲート信号がハイレベルの時にオン状態となる。よって、ゲート信号ＧＳ１〜ＧＳ４の何れかがハイレベルである場合、スイッチング素子Ｑ１〜Ｑ４の何れかがオン状態ということになる。
【００６８】
ゲート信号ＧＳ１〜ＧＳ４の何れかがハイレベルである場合（ステップＳ１１；ＹＥＳ）、ステップＳ１２において、電流有無判定部２２Ａは、電流センサ５の電流検出値に基づいて、出力短絡回路４に電流が流れているか否かを判定する。具体的には、電流有無判定部２２Ａは、電流センサ５の電流検出値が、予め定められた範囲以上である場合に、出力短絡回路４に電流が流れていると判定する。電流センサ５の電流検出値が予め定められた範囲未満である場合、処理がステップＳ１３に進み、出力短絡回路４は正常とみなされる。
【００６９】
電流センサ５の電流検出値が、予め定められた範囲以上である場合（ステップＳ１２；ＹＥＳ）、ステップＳ１４において、短絡故障判定部２３Ａは、出力短絡回路４が短絡故障していると判定する。短絡故障判定部２３Ａによる判定結果は、制御部３０に入力される。
【００７０】
ステップＳ１５において、制御部３０は、全回路（昇圧回路２、インバータ回路３、出力短絡回路４）に設けられたスイッチング素子をオフ状態とするように制御する。その結果、全回路（昇圧回路２、インバータ回路３、出力短絡回路４）の動作が停止する。
【００７１】
ステップＳ１６において、制御部３０は、連系リレー６ｐ，６ｎをオフ状態に切り替えるように制御する。その結果、直流電源１（及び系統連系装置Ａ）が配電系統１０から解列した状態になる。
【００７２】
（１．３）作用・効果
以上説明したように、第１実施形態によれば、インバータ回路３に設けられたスイッチング素子がオン状態であるときには、正常時では出力短絡回路４に電流が流れないという性質に着目し、出力短絡回路４に流れる電流の有無により出力短絡回路４の短絡故障を検知可能になる。
【００７３】
また、第１実施形態では、制御部３０は、出力短絡回路４が故障したと判定部２０Ａが判定した場合に、インバータ回路３に設けられたスイッチング素子Ｑ１〜Ｑ４をオフ状態とする。これにより、インバータ回路３に大電流が流れてスイッチング素子Ｑ１〜Ｑ４が故障することを回避できる。
【００７４】
さらに、第１実施形態では、制御部３０は、出力短絡回路４が故障したと判定部２０Ａが判定した場合に、連系リレー６ｐ，６ｎをオフ状態とする。これにより、配電系統１０が短絡されることによって他の機器（負荷等）や配電系統に悪影響を与えることを抑制できる。
【００７５】
（１．４）変形例
次に、第１実施形態に係る判定部２０Ａの変形例について説明する。図５は、判定部２０Ａの変形例を示すブロック図である。図５に示すように、本変形例の判定部２０Ａは、ゲート信号ＧＳ１〜ＧＳ４に代えて、ゲート信号ＧＳ１’〜ＧＳ４’がゲート信号判定部２１Ａに入力される。ここで、ゲート信号ＧＳ１’〜ＧＳ４’は、駆動回路３１〜３３に入力されるゲート信号であり、ゲート信号ＧＳ１〜ＧＳ４に対応する信号である。ゲート信号ＧＳ１’〜ＧＳ４’の信号パターン（ハイ／ロウパターン）は、ゲート信号ＧＳ１〜ＧＳ４の信号パターン（ハイ／ロウパターン）とそれぞれ対応するため、上述した第１実施形態と同様の効果を得ることができる。
【００７６】
（２）第２実施形態
次に、第２実施形態について説明する。以下の第２実施形態〜第６実施形態においては第１実施形態と異なる点を説明する。第２実施形態は、第１実施形態で説明した判定部をハードウェアにより構成するものである。
【００７７】
図６は、第２実施形態に係る判定部２０Ｂの構成を示す回路ブロック図である。図６に示すように、判定部２０Ｂのゲート信号判定部２１Ｂは、ゲート信号ＧＳ１及びＧＳ２の論理和演算を行うＯＲ回路２１ａと、ＯＲ回路２１ａの出力とゲート信号ＧＳ３との論理和演算を行うＯＲ回路２１ｂと、ＯＲ回路２１ｂの出力とゲート信号ＧＳ４との論理和演算を行うＯＲ回路２１ｃとを有する。このような回路構成により、ゲート信号ＧＳ１〜ＧＳ４の何れかがハイレベルである場合、ＯＲ回路２１ｃの出力はハイレベルとなる。
【００７８】
判定部２０Ｂの電流有無判定部２２Ｂは、電流センサ５の電流検出値と所定値とを比較するコンパレータ２２ａを有する。電流センサ５の電流検出値が所定値よりも大きい場合、コンパレータ２２ａの出力はハイレベルとなる。
【００７９】
判定部２０Ｂの短絡故障判定部２３Ｂは、ＯＲ回路２１ｃの出力とコンパレータ２２ａの出力との論理積演算を行うＡＮＤ回路２３ａを有する。ＯＲ回路２１ｃ及びコンパレータ２２ａのそれぞれの出力がハイレベルである場合、ＡＮＤ回路２３ａの出力は、出力短絡回路４の短絡故障を示すハイレベルとなる。
【００８０】
制御部３０は、例えばハードウェアにより構成されており、ＡＮＤ回路２３ａの出力が入力される。制御部３０は、ＡＮＤ回路２３ａの出力がハイレベルである場合、全回路（昇圧回路２、インバータ回路３、出力短絡回路４）に設けられたスイッチング素子をオフ状態とするように制御する。その結果、全回路（昇圧回路２、インバータ回路３、出力短絡回路４）が停止する。また、制御部３０は、ＡＮＤ回路２３ａの出力がハイレベルである場合、連系リレー６ｐ，６ｎをオン状態からオフ状態に切り替える。その結果、直流電源１が配電系統１０から解列した状態になる。
【００８１】
図７は、判定部２０Ｂの他の回路構成を示す回路ブロック図である。図７に示すように、判定部２０Ｂのゲート信号判定部２１Ｂは、ゲート信号ＧＳ１及びＧＳ２の論理和演算を行うＯＲ回路２１ａのみを有する点で図６とは異なる。図７に示す回路構成は、スイッチング素子対Ｑ１，Ｑ４と対応するゲート信号ＧＳ１及びＧＳ４は信号パターン（ハイ／ロウパターン）が等しく、スイッチング素子対Ｑ２，Ｑ３と対応するゲート信号ＧＳ２及びＧＳ３は信号パターン（ハイ／ロウパターン）が等しいという性質を利用したものである。このような回路構成により、ゲート信号判定部２１Ｂの回路規模を削減することができる。なお、上述した第１実施形態においても、ゲート信号判定部２１Ａが、ゲート信号ＧＳ１，ＧＳ４の何れか一方と、ゲート信号ＧＳ２，ＧＳ３の何れか一方との論理和演算を行うことで、演算量を削減することができる。
【００８２】
（３）第３実施形態
次に、第３実施形態について説明する。第３実施形態は、短絡故障の判定方法が第１実施形態と異なる。
【００８３】
図２及び図３を用いて、第３実施形態に係る短絡故障の判定方法の概要を説明する。出力電圧の極性が正である区間において、出力短絡回路４が短絡故障していない場合、図２（ｂ）及び（ｃ）に示すように、出力短絡回路４よりも後段の電源ラインＬｐでは配電系統１０に向けて電流が流れ、出力短絡回路４よりも後段の電源ラインＬｎでは直流電源１に向けて電流が流れる。
【００８４】
一方、出力電圧の極性が正である区間において、出力短絡回路４が短絡故障している場合、図３（ｃ）に示すように、電源ラインＬｐでは直流電源１に向けて電流が流れ、電源ラインＬｎでは配電系統１０に向けて電流が流れる。
【００８５】
このように、出力電圧の極性が正である区間において、出力短絡回路４が短絡故障している場合には、電源ラインＬｐ，Ｌｎに流れる電流の向きが正常時と逆向きになる。出力電圧の極性が負である区間においても、電源ラインＬｐ，Ｌｎに流れる電流の向きが正常時と逆向きになる。
【００８６】
したがって、出力短絡回路４よりも後段の電源ラインＬｐ，Ｌｎに流れる電流の向きが、出力電圧の極性に応じて定められる正常な電流の向きと異なる場合には、出力短絡回路４が故障したと判定する。
【００８７】
（３．１）系統連系装置の構成
図８は、第３実施形態に係る系統連系装置１００Ｃを備える系統連系システムの構成を示す図である。なお、図８では、駆動回路の図示を省略している。
【００８８】
図８に示すように、系統連系装置１００Ｃは、出力短絡回路４よりも後段の電源ラインに設けられた電流センサ５を有する。図８の例では、電流センサ５は、リアクタＬ２と連系リレー６ｐとの間の電源ラインＬｐに設けられている。ただし、電流センサ５は、リアクタＬ２の前段に設けられてもよく、電源ラインＬｎに設けられていてもよい。また、電流センサ５は、出力電流のフィードバック制御用の電流センサを流用してもよい。
【００８９】
判定部２０Ｃは、連系点電圧（コンデンサＣ２の両端間電圧）の検出値が入力される電圧極性判定部２１Ｃと、電流センサ５の電流検出値が入力される電流極性判定部２２Ｃと、電圧極性判定部２１Ｃ及び電流極性判定部２２Ｃのそれぞれの出力が入力される短絡故障判定部２３Ｃとを有する。制御部３０は、短絡故障判定部２３Ｃの出力が入力される。なお、電圧極性判定部２１Ｃに入力される連系点電圧の検出値は、連系点電圧波形からコンパレータ等を介して生成した、ゼロクロスに同期した矩形波等でもよい。また、当該連系点電圧の検出値は、電源ラインＬｐ，Ｌｎ間の電圧であればよく、出力短絡回路４の両端間電圧等でもよい。
【００９０】
（３．２）系統連系装置の動作
次に、第３実施形態に係る判定部２０Ｃ及び制御部３０の動作について説明する。図９は、判定部２０Ｃ及び制御部３０の動作を示すフローチャートである。
【００９１】
電圧極性判定部２１Ｃは、連系点電圧の極性（インバータ回路３の出力電圧の極性）を出力電圧極性として判定する。電流極性判定部２２Ｃは、電流センサ５の電流検出値に基づいて出力電流極性を判定する。ここで、出力電流極性とは、電源ラインＬｐに流れる電流の向きを意味し、配電系統１０側を正とし、直流電源１側を負とする。
【００９２】
ステップＳ３１において、短絡故障判定部２３Ｃは、電圧極性判定部２１Ｃによって判定された出力電圧極性と、電流極性判定部２２Ｃによって判定された出力電流極性とが一致するか否かを判定する。出力電圧極性と出力電流極性とが一致する場合、処理がステップＳ３２に進み、出力短絡回路４は正常とみなされる。
【００９３】
一方、出力電圧極性と出力電流極性とが異なる場合（ステップＳ３２；ＮＯ）、ステップＳ３３において、短絡故障判定部２３Ｃは、出力短絡回路４が短絡故障していると判定する。短絡故障判定部２３Ｃによる判定結果は、制御部３０に入力される。
【００９４】
ステップＳ３４において、制御部３０は、全回路（昇圧回路２、インバータ回路３、出力短絡回路４）に設けられたスイッチング素子をオフ状態とするように制御する。その結果、全回路（昇圧回路２、インバータ回路３、出力短絡回路４）が停止する。
【００９５】
ステップＳ３５において、制御部３０は、連系リレー６ｐ，６ｎをオン状態からオフ状態に切り替える。その結果、直流電源１が配電系統１０から解列した状態になる。
【００９６】
（３．３）作用・効果
以上説明したように、第３実施形態によれば、出力電圧の極性に応じて電源ラインＬｐに流れる電流の向き（極性）が定められるという性質に着目し、電源ラインＬｐに流れる電流の向き（極性）により出力短絡回路４の故障を検知可能になる。
【００９７】
（３．４）変形例
次に、第３実施形態に係る判定部２０Ｃの変形例について説明する。図１０は、判定部２０Ｃの変形例を示すブロック図である。図１０に示すように、本変形例の判定部２０Ｃは、連系点電圧に代えて、制御部３０からの波形区間通知が入力される。波形区間通知とは、制御部３０においてゲート信号ＧＳ１’〜ＧＳ４’を生成するために参照される情報に基づくものであり、出力電圧の極性が正であるか負であるかを特定可能なものである。このような構成によれば、上述した第２実施形態と同様の効果を得ることができる。
【００９８】
（４）第４実施形態
次に、第４実施形態について説明する。第４実施形態は、第３実施形態で説明した判定部をハードウェアにより構成するものである。
【００９９】
図１１は、第４実施形態に係る判定部２０Ｄの構成を示す回路ブロック図である。図１１に示すように、判定部２０Ｄの電圧極性判定部２１Ｄは、連系点電圧（又は波形区間通知）とゼロレベルとを比較するコンパレータ２１ａを有する。連系点電圧（又は波形区間通知）がゼロレベルよりも大きい場合、コンパレータ２１ａの出力はハイレベルとなり、連系点電圧（又は波形区間通知）がゼロレベルよりも小さい場合、コンパレータ２１ａの出力はロウレベルとなる。
【０１００】
判定部２０Ｄの電流極性判定部２２Ｄは、電流センサ５の電流検出値とゼロレベルとを比較するコンパレータ２２ａを有する。電流センサ５の電流検出値がゼロレベルよりも大きい場合、コンパレータ２２ａの出力はハイレベルとなり、電流センサ５の電流検出値がゼロレベルよりも小さい場合、コンパレータ２２ａの出力はロウレベルとなる。
【０１０１】
判定部２０Ｄの短絡故障判定部２３Ｄは、コンパレータ２１ａの出力とコンパレータ２２ａの出力との排他的論理和演算を行うＸＯＲ回路２３ａを有する。コンパレータ２１ａの出力とコンパレータ２２ａの出力とで信号パターン（ハイ／ロウパターン）が異なる場合、ＸＯＲ回路２３ａの出力はハイレベルとなる。
【０１０２】
制御部３０は、例えばハードウェアにより構成されており、ＸＯＲ回路２３ａの出力がハイレベルである場合、全回路（昇圧回路２、インバータ回路３、出力短絡回路４）に設けられたスイッチング素子をオフ状態とするように制御する。その結果、全回路（昇圧回路２、インバータ回路３、出力短絡回路４）が停止する。また、制御部３０は、ＡＮＤ回路２３ａの出力がハイレベルである場合、連系リレー６ｐ，６ｎをオン状態からオフ状態に切り替える。その結果、直流電源１が配電系統１０から解列した状態になる。
【０１０３】
（５）第５実施形態
次に、第５実施形態について説明する。第５実施形態では、第３実施形態で説明した出力電圧極性の判定処理を、ゲート信号ＧＳ１〜ＧＳ４を用いて実現する。なお、ゲート信号ＧＳ１〜ＧＳ４に代えて、上述したゲート信号ＧＳ１’〜ＧＳ４’を使用してもよい。
【０１０４】
上述したように、スイッチング素子対Ｑ１，Ｑ４がスイッチング動作を行う区間は、出力電圧の極性が正である区間であり、スイッチング素子対Ｑ２，Ｑ３がスイッチング動作を行う区間は、出力電圧の極性が負である区間である。したがって、ゲート信号ＧＳ１〜ＧＳ４に基づいて出力電圧極性を判定可能である。
【０１０５】
（５．１）系統連系装置の構成
図１２は、第５実施形態に係る系統連系装置１００Ｅを備える系統連系システムの構成を示す図である。
【０１０６】
図１２に示すように、系統連系装置１００Ｅは、判定部２０Ｅの構成が第３実施形態と異なる。具体的には、判定部２０Ｅは、ゲート信号ＧＳ１〜ＧＳ４に基づいて出力電圧極性を判定する電圧／電流極性判定部２１Ｅを有する。第５実施形態その他の構成については、上述した第３実施形態と同様である。
【０１０７】
図１３は、電圧／電流極性判定部２１Ｅの動作例を説明するための波形図である。上述したように、スイッチング素子対Ｑ１，Ｑ４と対応するゲート信号ＧＳ１及びＧＳ４は信号パターン（ハイ／ロウパターン）が等しく、スイッチング素子対Ｑ２，Ｑ３と対応するゲート信号ＧＳ２及びＧＳ３は信号パターン（ハイ／ロウパターン）が等しいため、ここではゲート信号ＧＳ１及びゲート信号ＧＳ２の組を使用するものとする。なお、ゲート信号ＧＳ３及びゲート信号ＧＳ４の組を使用してもよい。
【０１０８】
図１３（ａ）は、電圧／電流極性判定部２１Ｅに入力されるゲート信号ＧＳ１及びゲート信号ＧＳ２の波形図である。図１３（ａ）に示すように、ゲート信号ＧＳ１は、出力電圧の極性が正である区間において、パルス幅が徐々に広くなり、その後パルス幅が徐々に狭くなる。ゲート信号ＧＳ１は、出力電圧の極性が負である区間において、パルス幅が徐々に広くなり、その後パルス幅が徐々に狭くなる。
【０１０９】
第５実施形態では、ゲート信号ＧＳ１及びゲート信号ＧＳ２のそれぞれのパルス波形をハイレベル固定にするために、電圧／電流極性判定部２１Ｅは、ヒステリシスコンパレータ（又はそれに類するフィルタ）等を通した後のゲート信号ＧＳ１及びゲート信号ＧＳ２を出力する。
【０１１０】
図１３（ｂ）は、ヒステリシスコンパレータ（又はそれに類するフィルタ）等を通した後のゲート信号ＧＳ１及びゲート信号ＧＳ２の波形図である。図１３（ｂ）に示すように、ゲート信号ＧＳ１及びゲート信号ＧＳ２のそれぞれのパルス波形がハイレベル固定になるが、ヒステリシスにより、立ち上がり及び立ち下がりが図１３（ａ）と比較して遅れることになる。しかしながら、当該遅れる部分についてはゼロクロス点付近であり、ゼロクロス点付近では電流センサ５の電流検出値も小さいため、影響はほとんど無い。次に、電圧／電流極性判定部２１Ｅは、図１３（ｂ）に示すゲート信号ＧＳ１がハイレベル且つゲート信号ＧＳ２がロウレベルの場合に、出力電圧（もしくは出力電流）の極性が正であると判定する。また、図１３（ｂ）に示すゲート信号ＧＳ１がロウレベル且つゲート信号ＧＳ２がハイレベルの場合に、出力電圧（もしくは出力電流）の極性が負であると判定する。
【０１１１】
図１４は、電圧／電流極性判定部２１Ｅの他の動作例を説明するための波形図である。本動作例では、電圧／電流極性判定部２１Ｅは、図１４（ａ）に示すように、ゲート信号ＧＳ１及びゲート信号ＧＳ２のそれぞれを平均化（平滑化）する。そして、電圧／電流極性判定部２１Ｅは、図１４（ｂ）に示すように、平滑化したゲート信号ＧＳ１及びゲート信号ＧＳ２のそれぞれを閾値と比較し、閾値よりも高い区間においてハイレベルを出力する。次に、電圧／電流極性判定部２１Ｅは、図１４（ｂ）に示すゲート信号ＧＳ１がハイレベル且つゲート信号ＧＳ２がロウレベルの場合に、出力電圧（もしくは出力電流）の極性が正であると判定する。また、図１４（ｂ）に示すゲート信号ＧＳ１がロウレベル且つゲート信号ＧＳ２がハイレベルの場合に、出力電圧（もしくは出力電流）の極性が負であると判定する。
【０１１２】
（５．２）系統連系装置の動作
次に、第５実施形態に係る判定部２０Ｅ及び制御部３０の動作について説明する。図１５は、判定部２０Ｅ及び制御部３０の動作を示すフローチャートである。
【０１１３】
電圧／電流極性判定部２１Ｅは、ゲート信号に基づいて出力電圧の極性を判定する。電流極性判定部２２Ｅは、電流センサ５の電流検出値に基づいて出力電流極性を判定する。
【０１１４】
ステップＳ５１において、短絡故障判定部２３Ｅは、電圧極性判定部２１Ｅによって判定された出力電圧極性と、電流極性判定部２２Ｅによって判定された出力電流極性とが一致するか否かを判定する。出力電圧極性と出力電流極性とが一致する場合、処理がステップＳ５２に進み、出力短絡回路４は正常とみなされる。
【０１１５】
一方、出力電圧極性と出力電流極性とが異なる場合（ステップＳ５２；ＮＯ）、ステップＳ５３において、短絡故障判定部２３Ｅは、出力短絡回路４が短絡故障していると判定する。短絡故障判定部２３Ｅによる判定結果は、制御部３０に入力される。
【０１１６】
ステップＳ５４において、制御部３０は、全回路（昇圧回路２、インバータ回路３、出力短絡回路４）に設けられたスイッチング素子をオフ状態とするように制御する。その結果、全回路（昇圧回路２、インバータ回路３、出力短絡回路４）が停止する。
【０１１７】
ステップＳ５５において、制御部３０は、連系リレー６ｐ，６ｎをオン状態からオフ状態に切り替える。その結果、直流電源１が配電系統１０から解列した状態になる。
【０１１８】
このように、第５実施形態によれば、上述した第３実施形態と同様の効果を得ることができる。
【０１１９】
（６）第６実施形態
次に、第６実施形態について説明する。第６実施形態は、第５実施形態で説明した判定部をハードウェアにより構成するものである。
【０１２０】
図１６（ａ）は、第５実施形態で図１３を用いて説明した動作を実現するための回路構成例１を示す回路ブロック図であり、図１６（ｂ）は、当該動作を実現するための回路構成例２を示す回路ブロック図である。
【０１２１】
図１６（ａ）及び図１６（ｂ）に示すように、第６実施形態に係る判定部２０Ｆにおいては、電流極性判定部２２Ｆ及び短絡故障判定部２３Ｆは第４実施形態と同様に構成されるため、以下では電圧／電流極性判定部２１Ｆを説明する。
【０１２２】
図１６（ａ）に示すように、判定部２０Ｆの電圧／電流極性判定部２１Ｆは、ゲート信号ＧＳ１及びＧＳ４の論理和演算を行うＯＲ回路２１ａと、ゲート信号ＧＳ２及びＧＳ３の論理和演算を行うＯＲ回路２１ｂと、ＯＲ回路２１ａの出力が入力されるシュミットトリガ回路２２ｃと、ＯＲ回路２１ｂの出力が入力されるシュミットトリガＮＯＴ回路２２ｄと、シュミットトリガ回路２２ｃ及びシュミットトリガＮＯＴ回路２２ｄのそれぞれの出力の論理積演算を行うＡＮＤ回路２１ｅとを有する。
【０１２３】
このような回路構成により、ゲート信号ＧＳ１，ＧＳ４がハイレベル、且つゲート信号ＧＳ２，ＧＳ３がロウレベルの場合に、ＡＮＤ回路２１ｅの出力は、出力電圧（もしくは出力電流）が正の極性であることを示すハイレベルとなる。一方、ゲート信号ＧＳ１，ＧＳ４がロウレベル、且つゲート信号ＧＳ２，ＧＳ３がハイレベルの場合に、ＡＮＤ回路２１ｅの出力は、出力電圧（もしくは出力電流）が負の極性であることを示すロウレベルとなる。
【０１２４】
図１６（ｂ）は、ゲート信号ＧＳ１，ＧＳ４の代表としてゲート信号ＧＳ１を使用し、ゲート信号ＧＳ２，ＧＳ３の代表としてゲート信号ＧＳ２を使用する他は図１６（ａ）と同様である。
【０１２５】
図１７（ａ）は、第５実施形態で図１４を用いて説明した動作を実現するための回路構成例１を示す回路ブロック図であり、図１７（ｂ）は、当該動作を実現するための回路構成例２を示す回路ブロック図である。
【０１２６】
図１７（ａ）に示すように、判定部２０Ｆの電圧／電流極性判定部２１Ｆは、ゲート信号ＧＳ１及びＧＳ４の論理和演算を行うＯＲ回路２１ａと、ゲート信号ＧＳ２及びＧＳ３の論理和演算を行うＯＲ回路２１ｂと、ＯＲ回路２１ａの出力が入力される平滑回路２１ｃと、ＯＲ回路２１ｂの出力が入力される平滑回路２１ｄと、平滑回路２１ｃの出力を閾値と比較するコンパレータ２１ｅと、平滑回路２１ｄの出力を閾値と比較するコンパレータ２１ｆと、コンパレータ２１ｆの出力が入力されるＮＯＴ回路２１ｇと、コンパレータ２１ｅ及びＮＯＴ回路２１ｇのそれぞれの出力を論理積演算するＡＮＤ回路２１ｈとを有する。ここで、コンパレータ２１ｅ，２１ｆは、平滑回路２１ｃ，２１ｄの出力が閾値よりも大きい場合にハイレベルをそれぞれ出力する。
【０１２７】
このような回路構成により、ゲート信号ＧＳ１，ＧＳ４がハイレベル、且つゲート信号ＧＳ２，ＧＳ３がロウレベルの場合に、ＡＮＤ回路２１ｅの出力は、出力電圧（もしくは出力電流）が正の極性であることを示すハイレベルとなる。一方、ゲート信号ＧＳ１，ＧＳ４がロウレベル、且つゲート信号ＧＳ２，ＧＳ３がハイレベルの場合に、ＡＮＤ回路２１ｅの出力は、出力電圧（もしくは出力電流）が負の極性であることを示すロウレベルとなる。
【０１２８】
図１７（ｂ）は、ゲート信号ＧＳ１，ＧＳ４の代表としてゲート信号ＧＳ１を使用し、ゲート信号ＧＳ２，ＧＳ３の代表としてゲート信号ＧＳ２を使用する他は図１７（ａ）と同様である。
【０１２９】
（７）その他の実施形態
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなる。
【０１３０】
図７、図１６（ｂ）、図１７（ｂ）に示した回路構成においては、正区間、負区間の代表となるゲート信号を各１種類ずつ合計２種類入力していたが、回路規模の更なる削減を目的として、例えば、正区間のみの代表ゲート信号に基づいて、正区間：ハイレベル、負区間：ロウレベルを出力して極性判定を行う構成としてもよい。
【０１３１】
図１１、図１６、図１７に示した短絡故障判定部は、排他的論理和演算を行うＸＯＲ回路により構成されていたが、排他的論理和演算は論理積（ＡＮＤ）、論理和（ＯＲ）及び論理否定（ＮＯＴ）を組み合わせて実現できるため、短絡故障判定部をＡＮＤ回路、ＯＲ回路及びＮＯＴ回路により構成してもよい。
【０１３２】
上述した第３実施形態〜第６実施形態において、電圧極性判定部あるいは電圧／電流極性判定部からの出力信号に代えて、図１０と同様に、制御部３０からの波形区間（正／負）通知を用いてもよい。
【０１３３】
上述した各実施形態では、スイッチング素子の種類がＭＯＳ  ＦＥＴであったが、ＭＯＳ  ＦＥＴに代えてＩＧＢＴを使用してもよい。
【０１３４】
また、出力短絡回路４は、上述した各実施形態の回路構成に代えて、図１８に示すような回路構成としてもよい。図１８に示す出力短絡回路４は、インバータ回路３から延びる一対の電源ラインＬｐ，Ｌｎ間に並列に接続された２つのアーム回路を有する２アームの構成である。第１のアーム回路は、電源ラインＬｐ，Ｌｎ間に直列に接続されたスイッチング素子Ｑ５及びダイオードＤ８を有する。第２のアーム回路は、電源ラインＬｐ，Ｌｎ間に、前記第１のアーム回路と逆方向に、直列に接続されたスイッチング素子Ｑ６及びダイオードＤ９を有する。スイッチング素子Ｑ５は、ドレインがダイオードＤ８のカソードに接続され、ゲートが駆動回路３１に接続され、ソースがスイッチング素子Ｑ１のソースに接続される。スイッチング素子Ｑ５は、ダイオードＤ５が逆並列接続されている。ダイオードＤ８のアノードは電源ラインＬｎに接続される。スイッチング素子Ｑ６は、ドレインがダイオードＤ９のカソードに接続され、ゲートが駆動回路３３に接続され、ソースがスイッチング素子Ｑ３のソースに接続される。スイッチング素子Ｑ６は、ダイオードＤ６が逆並列接続されている。ダイオードＤ９のアノードは電源ラインＬｐに接続される。このような回路構成では、ダイオードＤ８，Ｄ９は、ＭＯＳＦＥＴの寄生ダイオード、又はＩＧＢＴに内蔵されるダイオードを利用するのではなく、独立したダイオードを使用することができる。すなわち、ダイオードの選択の自由度が高くなり、より適切な回路設計を行うことができるようになる。
【０１３５】
上述した各実施形態では、インバータ回路３が４つのスイッチング素子を有し、且つ出力短絡回路４が２つのスイッチング素子を有していたが、このような回路構成に限らず、インバータ回路３がスイッチング素子を２つのみ有する構成や、出力短絡回路４がスイッチング素子を１つのみ有する構成であってもよい。
【０１３６】
上述した各実施形態では、昇圧回路２が使用されていたが、直流電源の電圧が配電系統の電圧よりも高いようなケースでは、昇圧回路２に代えて降圧回路を使用してもよい。
【０１３７】
さらに、直流電源１とインバータ回路３との間に昇圧回路又は降圧回路を介する構成に限らず、昇圧回路又は降圧回路を介さずに、直流電源１の出力電圧を直接インバータ回路３の入力とする構成であってもよい。
【０１３８】
上述した各実施形態では、出力短絡回路４の故障として短絡故障を例に挙げたが、短絡故障を判定する場合に限らず、スイッチング素子がオフ状態に固定されてしまう故障（以下、「オフ故障」と称する）の判定に応用可能である。ここで、図３を参照して、スイッチング素子Ｑ６にオフ故障が発生した際の動作を説明する。出力電圧の極性が負である区間において、図３（ａ）でインバータ回路３のスイッチング素子対Ｑ２，Ｑ３が共にオン状態の後に、共にオフ状態に移行した場合には、電流経路は、図３（ｂ）に示すＬ２→Ｄ５→Ｑ６→Ｌ３という電流経路ではなく、Ｌ２→Ｄ１→Ｃ１→Ｄ４→Ｌ３という電流経路となり、従来の相補ＰＷＭスイッチング方式のインバータ回路と同様に２レベル出力となる。したがって、次のような判定方法により、出力短絡回路４のオフ故障を判定可能である。第１の判定方法は、インバータ回路３に設けられたスイッチング素子がオフ状態であるときに、出力短絡回路４に電流が流れない場合に、出力短絡回路４が故障したと判定する方法である。第２の判定方法は、インバータ回路３に設けられた一方のスイッチング素子対（例えばＱ２，Ｑ３）がオフ状態であるときに、他方のスイッチング素子対（例えばＱ１，Ｑ４）の逆並列ダイオードに電流が流れる場合に、出力短絡回路４が故障したと判定する方法である。この場合、電流の検出については、他方のスイッチング素子対（例えばＱ１，Ｑ４）の前又は後で、且つ他のラインとの分岐点までの経路で行うことになる。
【０１３９】
さらに、上述した各実施形態では、スイッチング素子自体のオン故障、オフ故障について説明したが、駆動回路の故障により、ゲート信号の信号パターンがハイレベル又はロウレベルで固定された結果、スイッチング素子自体がオン状態又はオフ状態に固定される故障についても同様に判定（検出）可能である。すなわち、本願発明は、駆動回路の故障に伴う出力短絡回路の故障も判定できる。
【０１４０】
上述した各実施形態では、直流電源１として太陽電池を例に挙げたが、太陽電池に限らず、燃料電池等の他の直流電源を使用可能である。
【０１４１】
以上、本発明の電力変換装置を系統連系装置に適用する実施形態を説明したが、本発明の電力変換装置を系統連系装置に適用する場合に限らず、直流を交流に変換する回路構成を有する装置であれば、系統連系装置以外の装置にも適用可能である。
【０１４２】
このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【符号の説明】
【０１４３】
１…直流電源、１０…配電系統、１００…系統連系装置、２…昇圧回路、２０Ａ〜２０Ｆ…判定部、２１Ａ，２１Ｂ…ゲート信号判定部、２１Ｃ，２１Ｄ，２１Ｅ…電圧極性判定部、２１Ｅ，２１Ｆ…電圧／電流極性判定部、２２Ａ，２２Ｂ…電流有無判定部、２２Ｃ〜２２Ｆ…電流極性判定部、２３Ａ〜２３Ｆ…短絡故障判定部、３…インバータ回路、３０…制御部、３１〜３３…駆動回路、４…出力短絡回路、５…電流センサ、６ｐ，６ｎ…連系リレー、Ｃ１，Ｃ２…コンデンサ、Ｄ１〜Ｄ９…ダイオード、Ｌ１〜Ｌ３…リアクタ、Ｌｐ，Ｌｎ…電源ライン、Ｑ１〜Ｑ７…スイッチング素子
【図１】
2011193675.tif 000003
【図２】
2011193675.tif 000004
【図３】
2011193675.tif 000005
【図４】
2011193675.tif 000006
【図５】
2011193675.tif 000007
【図６】
2011193675.tif 000008
【図７】
2011193675.tif 000009
【図８】
2011193675.tif 000010
【図９】
2011193675.tif 000011
【図１０】
2011193675.tif 000012
【図１１】
2011193675.tif 000013
【図１２】
2011193675.tif 000014
【図１３】
2011193675.tif 000015
【図１４】
2011193675.tif 000016
【図１５】
2011193675.tif 000017
【図１６】
2011193675.tif 000018
【図１７】
2011193675.tif 000019
【図１８】
2011193675.tif 000020