(57)【要約】【課題】半導体チップをＴＤＤＢ寿命によって分別できるようにする。【解決手段】信頼性基準記憶部２１０は、第１配線層と、第１配線層の上に位置する第２配線層の重ね合わせ誤差の大きさに基づいて、半導体装置を３つ以上の信頼性ランクに分けるための基準データを記憶する。誤差記憶部２３０は、複数の半導体チップ１２が切り出される半導体ウェハ１０の面内の複数点で測定された重ね合わせ誤差を記憶する。誤差算出部２４０は、半導体ウェハ１０の面内における複数の半導体チップ１２の座標、及び誤差記憶部２３０が記憶している重ね合わせ誤差に基づいて、複数の半導体チップ１２別に重ね合わせ誤差を算出する。信頼性情報付与部２５０は、複数の半導体チップ１２別の重ね合わせ誤差と基準データに基づいて、複数の半導体チップ１２それぞれに信頼性ランクを示す信頼性情報を付与する。【選択図】図１
2011009577.tif 000002
【特許請求の範囲】
【請求項１】
第１配線層と、前記第１配線層の上に位置する第２配線層の重ね合わせ誤差の大きさに基づいて、半導体装置を３つ以上の信頼性ランクに分けるための基準データを信頼性基準記憶部に記憶させておき、
複数の半導体チップが切り出される半導体ウェハに前記第１配線層及び前記第２配線層を形成するときに、前記重ね合わせ誤差を前記半導体ウェハの面内の複数点で測定して誤差記憶部に記憶させる工程と、
前記半導体ウェハの面内における前記複数の半導体チップの座標、及び前記誤差記憶部が記憶している前記重ね合わせ誤差に基づいて、前記複数の半導体チップ別に前記重ね合わせ誤差を定める工程と、
前記複数の半導体チップ別の前記重ね合わせ誤差と、前記信頼性基準記憶部が記憶している前記基準データに基づいて、前記複数の半導体チップそれぞれに前記信頼性ランクを示す信頼性情報を付与する工程と、
を備える半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記基準データは、前記３つ以上の信頼性ランク別に前記重ね合わせ誤差の大きさを示している半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記基準データは、
前記重ね合わせ誤差と、ＴＤＤＢ（Time Dependent Dielectric Breakdown）寿命の関係を示す関数と、
前記３つ以上の信頼性ランク別に前記ＴＤＤＢ寿命の範囲を示すデータと、
を含む半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか一つに記載の半導体装置の製造方法において、
前記重ね合わせ誤差を前記誤差記憶部に記憶させる工程の後に、前記半導体ウェハを前記複数の半導体チップに個片化する工程を備え、
前記信頼性情報を付与する工程の後、かつ前記半導体ウェハを前記複数の半導体チップに個片化する工程の後に、前記複数の半導体チップを前記信頼性ランク別に分類する工程を備える半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一つに記載の半導体装置の製造方法において、
前記半導体ウェハは、前記第１配線層及び前記第２配線層を含む３層以上の多層配線層を有しており、
前記重ね合わせ誤差を測定して前記誤差記憶部に記憶させる工程において、２層目以降の前記配線層それぞれについて、当該配線層より一つ下の前記配線層に対する当該配線層の重ね合わせ誤差を前記半導体ウェハの面内の複数点で測定して前記誤差記憶部に記憶させ、
前記複数の半導体チップ別に前記重ね合わせ誤差を算出する工程において、前記複数の半導体チップ別に、２層目以降の前記配線層それぞれについて前記重ね合わせ誤差を算出し、
前記複数の半導体チップそれぞれに前記信頼性情報を付与する工程において、２層目以降の前記配線層それぞれについて前記信頼性情報を付与し、前記信頼性情報の組み合わせに基づいて前記信頼性ランクを判断する半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記信頼性基準記憶部は、前記基準データを、当該基準データが適用される前記配線層に対応付けて記憶している半導体装置の製造方法。
【請求項７】
請求項１〜６のいずれか一つに記載の半導体装置の製造方法において、
前記重ね合わせ誤差を前記誤差記憶部に記憶させる工程において、４つ以上の点それぞれにおいてｘ方向及びｙ方向の前記重ね合わせ誤差を測定して前記誤差記憶部に記憶させ、
前記複数の半導体チップ別に前記重ね合わせ誤差を算出する工程において、下記（１）式及び（２）式に前記誤差記憶部が記憶している前記重ね合わせ誤差を代入することにより、下記（１）式及び（２）式の定数及び係数を算出し、その後、前記複数の半導体チップ別に前記重ね合わせ誤差を算出する半導体装置の製造方法。
ｄｘ＝−（θｓ＋θｓｋｅｗ）ｙ＋Ｍｘｘ＋εｘ・・・（１）
ｄｙ＝θｓｘ＋Ｍｙｙ＋εｙ・・・（２）
ただしｄｘ：ｘ方向の重ね合わせ誤差、ｄｙ：ｙ方向の重ね合わせ誤差、θｓ：回転誤差、θｓｋｅｗ：直行度誤差、Ｍｘ：ｘ方向の倍率誤差、Ｍｙ：ｙ方向の倍率誤差、εｘ：ｘ方向の非線形誤差、εｙ：ｙ方向の非線形誤差である。
【請求項８】
請求項２に記載の半導体装置の製造方法において、
前記基準データは、前記重ね合わせ誤差とＴＤＤＢ寿命の相関を示すデータに基づいて定められる半導体装置の製造方法。
【請求項９】
第１配線層と、前記第１配線層の上に位置する第２配線層の重ね合わせ誤差の大きさに基づいて、半導体装置を３つ以上の信頼性ランクに分けるための基準データを記憶する信頼性基準記憶部と、
複数の半導体チップが切り出される半導体ウェハの面内の複数点で測定された前記重ね合わせ誤差を記憶する誤差記憶部と、
前記半導体ウェハの面内における前記複数の半導体チップの座標、及び前記誤差記憶部が記憶している前記重ね合わせ誤差に基づいて、前記複数の半導体チップ別に前記重ね合わせ誤差を算出する誤差算出部と、
前記複数の半導体チップ別の前記重ね合わせ誤差と、前記信頼性基準記憶部が記憶している前記基準データに基づいて、前記複数の半導体チップそれぞれに前記信頼性ランクを示す信頼性情報を付与する信頼性情報付与部と、
を備える半導体検査装置。
【請求項１０】
請求項９に記載の半導体検査装置において、
前記基準データは、前記３つ以上の信頼性ランク別に前記重ね合わせ誤差の大きさを示している半導体検査装置。
【請求項１１】
請求項９に記載の半導体検査装置において、
前記基準データは、
前記重ね合わせ誤差と、ＴＤＤＢ寿命の関係を示す関数と、
前記３つ以上の信頼性ランク別に前記ＴＤＤＢ寿命の範囲を示すデータと、
を含む半導体検査装置。
【請求項１２】
請求項９〜１１のいずれか一つに記載の半導体検査装置において、
前記半導体ウェハは、前記第１配線層及び前記第２配線層を含む３層以上の多層配線層を有しており、
前記誤差記憶部は、２層目以降の前記配線層それぞれについて、前記半導体ウェハの面内の複数点で測定された誤差であり、当該配線層より一つ下の前記配線層に対する当該配線層の重ね合わせ誤差を記憶し、
前記誤差算出部は、前記複数の半導体チップ別に、２層目以降の前記配線層それぞれについて前記重ね合わせ誤差を算出し、
前記信頼性情報付与部は、２層目以降の前記配線層それぞれについて前記信頼性情報を付与し、前記信頼性情報の組み合わせに基づいて前記信頼性ランクを判断する半導体検査装置。
【請求項１３】
請求項１２に記載の半導体検査装置において、
前記信頼性基準記憶部は、前記基準データを、当該基準データが適用される前記配線層に対応付けて記憶している半導体検査装置。
【請求項１４】
コンピュータを半導体検査装置として機能させるためのプログラムであって、
前記コンピュータに、
第１配線層と、前記第１配線層の上に位置する第２配線層の重ね合わせ誤差の大きさに基づいて、半導体装置を３つ以上の信頼性ランクに分けるための基準データを記憶する機能と、
複数の半導体チップが切り出される半導体ウェハの面内の複数点で測定された前記重ね合わせ誤差を記憶する機能と、
前記半導体ウェハの面内における前記複数の半導体チップの座標、及び前記誤差記憶部が記憶している前記重ね合わせ誤差に基づいて、前記複数の半導体チップ別に前記重ね合わせ誤差を算出する機能と、
前記複数の半導体チップ別の前記重ね合わせ誤差と、前記信頼性基準記憶部が記憶している前記基準データに基づいて、前記複数の半導体チップそれぞれに前記信頼性ランクを示す信頼性情報を付与する機能と、
を実現させるためのプログラム。
【請求項１５】
請求項１４に記載のプログラムにおいて、
前記基準データは、前記３つ以上の信頼性ランク別に前記重ね合わせ誤差の大きさを示しているプログラム。
【請求項１６】
請求項１４に記載のプログラムにおいて、
前記基準データは、
前記重ね合わせ誤差と、ＴＤＤＢ寿命の関係を示す関数と、
前記３つ以上の信頼性ランク別に前記ＴＤＤＢ寿命の範囲を示すデータと、
を含むプログラム。
【請求項１７】
請求項１４〜１６のいずれか一つに記載のプログラムにおいて、
前記半導体ウェハは、前記第１配線層及び前記第２配線層を含む３層以上の多層配線層を有しており、
前記重ね合わせ誤差を記憶する機能は、２層目以降の前記配線層それぞれについて、前記半導体ウェハの面内の複数点で測定された誤差であり、当該配線層より一つ下の前記配線層に対する当該配線層の重ね合わせ誤差を記憶する機能であり、
前記重ね合わせ誤差を算出する機能は、前記複数の半導体チップ別に、２層目以降の前記配線層それぞれについて前記重ね合わせ誤差を算出する機能であり、
前記信頼性情報を付与する機能は、２層目以降の前記配線層それぞれについて前記信頼性情報を付与し、前記信頼性情報の組み合わせに基づいて前記信頼性ランクを判断する機能であるプログラム。
【請求項１８】
請求項１７に記載のプログラムにおいて、
前記基準データを記憶する機能は、前記基準データを、当該基準データが適用される前記配線層に対応付けて記憶する機能であるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを信頼性によって分けることができる半導体装置の製造方法、半導体検査装置、及びプログラムに関する。
【背景技術】
【０００２】
近年、半導体装置の微細化が進んでおり、これに伴ってダマシン構造を有する配線の配置間隔が狭くなってきている。配線の配置間隔が狭くなると、配線の相互間に位置する絶縁膜が経時破壊（ＴＤＤＢ：Time Dependent Dielectric Breakdown）しやすくなる。このため、微細化が進んだ半導体装置において、ＴＤＤＢ寿命を予測することは重要である。
【０００３】
例えば特許文献１には、様々なパターン形状のばらつきを統計的に処理することにより、ＴＤＤＢ寿命を予測する半導体装置の設計支援装置が記載されている。この設計支援装置は、半導体装置の設計データから、その設計データに従って製造された半導体装置のＴＤＤＢ寿命を予測するものである。
【０００４】
なお、特許文献２には、半導体装置の製造過程で実施された検査により取得された検査データに基づいて、不良品とすべき半導体装置を特定して選別する方法及び装置が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２８２２７２号公報
【特許文献２】特開２００７−０９５９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体チップには製造バラツキがあり、これに起因して、同一の設計データに基づいて製造された半導体チップにおいてもＴＤＤＢ寿命にバラツキが生じる。一方で、近年は同一の半導体チップを複数の用途に使用することがある。この場合、用途によって半導体チップに要求されるＴＤＤＢ寿命が異なる。このため、半導体チップをＴＤＤＢ寿命によって分別できるようにすることが望まれる。
【課題を解決するための手段】
【０００７】
本発明によれば、第１配線層と、前記第１配線層の上に位置する第２配線層の重ね合わせ誤差の大きさに基づいて、半導体装置を３つ以上の信頼性ランクに分けるための基準データを信頼性基準記憶部に記憶させておき、
複数の半導体チップが切り出される半導体ウェハに前記第１配線層及び前記第２配線層を形成するときに、前記重ね合わせ誤差を前記半導体ウェハの面内の複数点で測定して誤差記憶部に記憶させる工程と、
前記半導体ウェハの面内における前記複数の半導体チップの座標、及び前記誤差記憶部が記憶している前記重ね合わせ誤差に基づいて、前記複数の半導体チップ別に前記重ね合わせ誤差を算出する工程と、
前記複数の半導体チップ別の前記重ね合わせ誤差と、前記信頼性基準記憶部が記憶している前記基準データに基づいて、前記複数の半導体チップそれぞれに前記信頼性ランクを示す信頼性情報を付与する工程と、
を備える半導体装置の製造方法が提供される。
【０００８】
本発明者が検討した結果、半導体装置のＴＤＤＢ寿命は配線層の間の重ね合わせ誤差と相関があることが判明した。このため、半導体装置を重ね合わせ誤差の大きさに基づいて３つ以上の信頼性ランクに分けるための基準データを作成することができる。従って、本発明のように、配線層の間の重ね合わせ誤差を測定し、この重ね合わせ誤差を基準データに照らし合わせると、半導体チップに信頼性ランクを示す信頼性情報を付与することができる。このため、半導体チップをＴＤＤＢ寿命によって分別することができるようになる。
【０００９】
本発明によれば、第１配線層と、前記第１配線層の上に位置する第２配線層の重ね合わせ誤差の大きさに基づいて、半導体装置を３つ以上の信頼性ランクに分けるための基準データを記憶する信頼性基準記憶部と、
複数の半導体チップが切り出される半導体ウェハの面内の複数点で測定された前記重ね合わせ誤差を記憶する誤差記憶部と、
前記半導体ウェハの面内における前記複数の半導体チップの座標、及び前記誤差記憶部が記憶している前記重ね合わせ誤差に基づいて、前記複数の半導体チップ別に前記重ね合わせ誤差を算出する誤差算出部と、
前記複数の半導体チップ別の前記重ね合わせ誤差と、前記信頼性基準記憶部が記憶している前記基準データに基づいて、前記複数の半導体チップそれぞれに前記信頼性ランクを示す信頼性情報を付与する信頼性情報付与部と、
を備える半導体検査装置が提供される。
【００１０】
本発明によれば、コンピュータを半導体検査装置として機能させるためのプログラムであって、
前記コンピュータに、
第１配線層と、前記第１配線層の上に位置する第２配線層の重ね合わせ誤差の大きさに基づいて、半導体装置を３つ以上の信頼性ランクに分けるための基準データを記憶する機能と、
複数の半導体チップが切り出される半導体ウェハの面内の複数点で測定された前記重ね合わせ誤差を記憶する機能と、
前記半導体ウェハの面内における前記複数の半導体チップの座標、及び前記誤差記憶部が記憶している前記重ね合わせ誤差に基づいて、前記複数の半導体チップ別に前記重ね合わせ誤差を算出する機能と、
前記複数の半導体チップ別の前記重ね合わせ誤差と、前記信頼性基準記憶部が記憶している前記基準データに基づいて、前記複数の半導体チップそれぞれに前記信頼性ランクを示す信頼性情報を付与する機能と、
を実現させるためのプログラムが提供される。
【発明の効果】
【００１１】
本発明によれば、半導体チップに信頼性ランクを示す信頼性情報を付与するため、半導体チップをＴＤＤＢ寿命によって分別できるようになる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施の形態における半導体検査装置の構成及び使用環境を示す図である。
【図２】半導体ウェハの配線構造を示す図である。
【図３】配線層の重ね合わせ誤差別に、ＴＤＤＢに起因した故障の発生率と時間の関係の一例を示したグラフである。
【図４】信頼性基準記憶部が記憶している基準データの一例を示す図である。
【図５】チップ座標記憶部が記憶しているデータをテーブル形式で示す図である。
【図６】誤差記憶部が記憶しているデータをテーブル形式で示す図である。
【図７】信頼性情報記憶部が記憶しているデータをテーブル形式で示す図である。
【図８】図１に示した半導体検査装置を用いた半導体装置の製造方法を示すフローチャートである。
【図９】第２の実施形態に係る信頼性基準記憶部が記憶している基準データを示す図である。
【図１０】第３の実施形態に係る信頼性基準記憶部が記憶している基準データを示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
（第１の実施形態）
図１は、本実施の形態における半導体検査装置２００の構成及び使用環境を示す図である。この半導体検査装置２００は、信頼性基準記憶部２１０、誤差記憶部２３０、誤差算出部２４０、及び信頼性情報付与部２５０を備える。信頼性基準記憶部２１０は、第１配線層と、第１配線層の上に位置する第２配線層の重ね合わせ誤差の大きさに基づいて、半導体装置を３つ以上の信頼性ランクに分けるための基準データを記憶する。誤差記憶部２３０は、複数の半導体チップ１２が切り出される半導体ウェハ１０の面内の複数点で測定された重ね合わせ誤差を記憶する。誤差算出部２４０は、半導体ウェハ１０の面内における複数の半導体チップ１２の座標、及び誤差記憶部２３０が記憶している重ね合わせ誤差に基づいて、複数の半導体チップ１２別に重ね合わせ誤差を算出する。信頼性情報付与部２５０は、複数の半導体チップ１２別の重ね合わせ誤差と、信頼性基準記憶部２１０が記憶している基準データに基づいて、複数の半導体チップ１２それぞれに信頼性ランクを示す信頼性情報を付与する。
【００１５】
また半導体検査装置２００は、チップ座標記憶部２２０及び信頼性情報記憶部２６０を備える。チップ座標記憶部２２０は、半導体ウェハ１０内において複数の半導体チップ１２それぞれの位置を示す座標情報を、その半導体チップを識別するチップ識別情報に対応付けて記憶している。信頼性情報記憶部２６０は、信頼性情報付与部２５０が付与した信頼性情報を、その半導体チップのチップ識別情報に対応付けて記憶している。
【００１６】
半導体検査装置２００の誤差記憶部２３０は、第１配線層に対する第２配線層の重ね合わせ誤差を、誤差測定装置１００から取得する。誤差測定装置１００は、半導体ウェハ１０を表面側から撮像する。第２配線層を形成する絶縁層は光透過性を有しているため、ここで得られた画像データには、第２配線層のほかに第１配線層も写っている。このため、誤差測定装置１００は、撮像により得られた画像データを処理することにより、第１配線層に対する第２配線層の重ね合わせ誤差を算出することができる。
【００１７】
また半導体検査装置２００の信頼性情報記憶部２６０が記憶している信頼性情報は、チップ分別装置３００で使用される。チップ分別装置３００は、半導体ウェハ１０をダイシングして半導体チップ１２に個片化し、個片化後の半導体チップ１２をピックアップして収容容器（図示せず）の中に収容する。このときチップ分別装置３００は、次にピックアップする半導体チップ１２の位置情報に基づいて、その半導体チップ１２の信頼性情報を信頼性情報記憶部２６０から読み出し、読み出した信頼性情報に基づいて、半導体チップ１２を分別する。このため、チップ分別装置３００は、半導体チップを信頼性によって分別することができる。この信頼性は、後述するように、予測されるＴＤＤＢ寿命の長さに基づくものである。
【００１８】
なお、図１において、本発明の本質に関わらない部分の構成については省略している。図１に示した半導体検査装置２００の各構成要素は、ハードウエア単位の構成ではなく、機能単位のブロックを示している。半導体検査装置２００の各構成要素は、任意のコンピュータのＣＰＵ、メモリ、メモリにロードされた本図の構成要素を実現するプログラム、そのプログラムを格納するハードディスクなどの記憶ユニット、ネットワーク接続用インタフェースを中心にハードウエアとソフトウエアの任意の組合せによって実現される。そして、その実現方法、装置には様々な変形例があることは、当業者には理解されるところである。なおコンピュータにプログラムをインストールする際には、そのプログラムを格納したリムーバブルメディアが用いられても良いし、通信網を介してプログラムがコンピュータにダウンロードされても良い。
【００１９】
図２は、半導体ウェハ１０の配線構造を示す図である。図２（ａ）は断面図であり、図２（ｂ）は平面図である。半導体ウェハ１０には複数の配線層が積層されている。図２（ａ）に示す例では、ビア層２４、配線層２２、ビア層３４、配線層３２、ビア層４４、配線層４２がこの順に積層されている。ビア層２４、配線層２２、ビア層３４、配線層３２、ビア層４４、配線層４２は、例えばデュアルダマシン法により形成されている。ここで用いるデュアルダマシン法は、例えばビアファースト法である。
【００２０】
配線層（もしくはビア層）それぞれは、一つ下のビア層（もしくは配線層）に対して重ね合わせ誤差が生じる。配線及びビアは、共に上端が広がったテーパ形状を取る。図２に示す例では、ビア層３４は図２（ａ）において点線で示す位置に設けられる必要があるが、実際には矢印の方向にずれている。このような場合などにおいては、図２（ｂ）に示すように配線層３２はビア層３４に対して重ね合わせ誤差Δｔを有している。同様にビア層４４は配線層３２に対して重ね合わせ誤差を有している。図１に示した誤差測定装置１００は、２層目以降の配線層およびビア層それぞれについて、一つ下のビア層もしくは配線層に対するその重ね合わせ誤差を、半導体ウェハ１０の面内の複数点で測定する。
【００２１】
なお例えば図２（ａ）のビア層の位置が本来の位置（例えばビア層３４において点線で示す位置）からずれた場合（例えばビア層３４において実線で示す位置）、そのずれ幅によっては、そのビア層の上に位置する配線層の幅が本来の幅（例えば配線層３２において点線で示す幅）より広がってしまい（例えば配線層３２において実線で示す幅）、その配線層の配線間隔が狭くなることがある。このため、特にビア層とその上の配線層の重ね合わせ誤差が、ＴＤＤＢ寿命に大きな影響を与える。
【００２２】
半導体検査装置２００の誤差記憶部２３０は、２層目以降の配線層それぞれについて、誤差測定装置１００で測定された重ね合わせ誤差を記憶する。誤差算出部２４０は、複数の半導体チップ１２別に、２層目以降の配線層それぞれについて重ね合わせ誤差を算出する。そして信頼性情報付与部２５０は、２層目以降の配線層それぞれについて信頼性情報を付与し、信頼性情報の組み合わせに基づいて信頼性ランクを判断する。
【００２３】
図３は、配線層の重ね合わせ誤差（Misalignment）別に、ＴＤＤＢに起因した故障の発生率と時間の関係の一例を示したグラフである。時間が経過するにつれてＴＤＤＢに起因した故障の発生率が増加しているが、同じ時間における故障の発生率は、配線層の重ね合わせ誤差が大きくなるにつれて大きくなっている。すなわち重ね合わせ誤差が大きいと、ＴＤＤＢ寿命が短くなる。このため、重ね合わせ誤差とＴＤＤＢ寿命の相関を予め調べておき、この結果を用いると、半導体装置を３つ以上の信頼性ランクに分けるための基準データを作成することができる。
【００２４】
図４は、信頼性基準記憶部２１０が記憶している基準データの一例を示す図である。本図に示す例において基準データは３つ以上の信頼性ランク別に重ね合わせ誤差の大きさを示している。具体的には、信頼性データはテーブル形式のデータであり、信頼性ランクを示す信頼性情報と、重ね合わせ誤差の範囲を示す情報とを互いに対応付けたものである。本図に示すデータによれば、重ね合わせ誤差が大きいほど信頼性ランクが低くなる。本図に示す例では、信頼性ランクがＡの場合が最も信頼性が高く、Ｃの場合が最も低くなっている。
【００２５】
図５は、チップ座標記憶部２２０が記憶しているデータをテーブル形式で示す図である。チップ座標記憶部２２０は、半導体チップを相互に識別するチップ識別情報（半導体チップＮｏ）別に、その半導体チップが占めるエリアのｘ座標の範囲とｙ座標の範囲とを記憶している。座標軸の原点は、例えば半導体ウェハの中心であるが、これに限定されない。
【００２６】
図６は、誤差記憶部２３０が記憶しているデータをテーブル形式で示す図である。誤差記憶部２３０は、半導体ウェハ１０の２層目より上に位置する配線層それぞれにおいて、その配線層の一つ下の配線層に対する重ね合わせ誤差の測定結果を記憶している。ここで記憶されている情報は、具体的には、誤差測定装置１００が測定した測定点のｘ座標及びｙ座標、並びにｘ軸方向の誤差ｄｘ及びｙ軸方向の誤差ｄｙである。
【００２７】
図７は、信頼性情報記憶部２６０が記憶しているデータをテーブル形式で示す図である。信頼性情報記憶部２６０は、半導体チップ別に、チップ識別情報、２層目より上の配線層それぞれの重ね合わせ誤差に基づいて付与された信頼性情報、及びその半導体チップの最終的な信頼性ランクを示す情報を互いに対応付けて記憶している。その半導体チップの最終的な信頼性ランクを示す情報は、２層目より上の配線層それぞれに基づいて付与された信頼性情報の組み合わせに基づいて、信頼性情報付与部２５０が定める。例えば半導体チップの信頼性ランクを示す情報は、配線層別に付与された信頼性情報のうち最も低い信頼性情報である。ただし半導体チップの信頼性ランクを示す情報は、他の基準により定められても良い。
【００２８】
図８は、図１に示した半導体検査装置２００を用いた半導体装置の製造方法を示すフローチャートである。この半導体装置の製造方法は、以下の工程を有する。まず半導体ウェハ１０に第２配線層及びその上の配線層を形成するときに、その配線層と一つ下の配線層の重ね合わせ誤差を半導体ウェハ１０の面内の複数点で測定して誤差記憶部２３０に記憶させる（ステップＳ３０、Ｓ４０）。そして半導体ウェハ１０の面内における複数の半導体チップ１２の座標、及び誤差記憶部２３０が記憶している重ね合わせ誤差に基づいて、複数の半導体チップ１２別に重ね合わせ誤差を定める（ステップＳ５０）。そして、複数の半導体チップ別の重ね合わせ誤差と、信頼性基準記憶部２１０が記憶している基準データに基づいて、複数の半導体チップ１２それぞれに信頼性ランクを示す信頼性情報を付与する（ステップＳ６０）。以下、詳細に説明する。
【００２９】
まず半導体ウェハ１０に素子分離膜（図示せず）、トランジスタなどの半導体素子（図示せず）、及び１層目の配線層（たとえば図２の配線層２０）を形成する（ステップＳ１０）。
【００３０】
次いで、次の配線層（例えば図２の配線層３０）を形成する（ステップＳ２０）。次いで、誤差測定装置１００を用いて、ステップＳ２０で形成した配線層と、その下の配線層の重ね合わせ誤差を４箇所以上で測定して記憶させる（ステップＳ３０）。ここで測定される重ね合わせ誤差は、ｘ方向及びｙ方向それぞれの誤差である。この重ね合わせ誤差の測定は、例えば配線層に接続孔、配線溝、プラグ、及び配線を形成した後に行なわれる。ただし、測定において必要な情報は、接続孔の位置と、一つ下の配線層との重ね合わせ誤差であるため、重ね合わせ誤差の測定を行うタイミングは、測定が可能であれば、少なくとも接続孔が形成された後であればよい。
【００３１】
誤差測定装置１００は、測定した重ね合わせ誤差、及び測定点の座標を、半導体検査装置２００の誤差記憶部２３０に出力する。誤差記憶部２３０は、出力された重ね合わせ誤差および測定点の座標を記憶する。
【００３２】
ステップＳ２０及びステップＳ３０に示した処理は、絶縁層が必要な数だけ形成されるまで繰り返される（ステップＳ４０）。
【００３３】
半導体検査装置２００の誤差算出部２４０は、例えば下記（１）式及び（２）式に基づいて、半導体ウェハ１０の重ね合わせ誤差の面内分布を配線層ごとに算出する（ステップＳ５０）。なお誤差算出部２４０が用いる式は、これらの式に限られない。
【００３４】
ｄｘ＝−（θｓ＋θｓｋｅｗ）ｙ＋Ｍｘｘ＋εｘ・・・（１）
ｄｙ＝θｓｘ＋Ｍｙｙ＋εｙ・・・（２）
ただしｄｘ：ｘ方向の重ね合わせ誤差、ｄｙ：ｙ方向の重ね合わせ誤差、θｓ：回転誤差、θｓｋｅｗ：直行度誤差、Ｍｘ：ｘ方向の倍率誤差、Ｍｙ：ｙ方向の倍率誤差、εｘ：ｘ方向の非線形誤差、εｙ：ｙ方向の非線形誤差である。
【００３５】
具体的には誤差算出部２４０は、配線層別に、式（１）及び式（２）の各係数、すなわちθｓ、θｓｋｅｗ、Ｍｘ、Ｍｙ、εｘ、及びεｙを、誤差記憶部２３０が記憶している測定結果を用いて算出する。そして誤差算出部２４０は、（１）式、（２）式及びチップ座標記憶部２２０に記憶しているチップ座標に基づいて、例えば半導体チップ１２における重ね合わせ誤差ｄｘ、ｄｙの最大値を配線層別に算出する。誤差算出部２４０は、算出した配線層別のｄｘ及びｄｙを、その半導体チップ１２のチップ識別情報に対応付けて信頼性情報付与部２５０に出力する。誤差算出部２４０は、全ての半導体チップ１２に対してこの処理を行う。
【００３６】
信頼性情報付与部２５０は、誤差算出部２４０から配線層別のｄｘ及びｄｙ、並びにチップ識別情報を受信すると、受信したｄｘ及びｄｙを信頼性基準記憶部２１０が記憶しているデータに当てはめることにより、配線層別に信頼性情報を付与する。信頼性情報付与部２５０は、配線層別の信頼性情報を信頼性情報記憶部２６０に記憶させる。そして信頼性情報付与部２５０は、配線層別の信頼性情報の組み合わせに基づいて、その半導体チップ１２の信頼性ランクを判断し、判断結果を信頼性情報記憶部２６０に記憶させる（ステップＳ６０）。
【００３７】
そしてチップ分別装置３００は、半導体ウェハ１０にダイシングテープを張り、半導体ウェハ１０をダイシングして複数の半導体チップ１２に個片化する。そしてチップ分別装置３００は、半導体チップ１２を個別にダイシングテープからピックアップし、収容容器の中に収容する。
【００３８】
このときチップ分別装置３００は、次にピックアップする半導体チップ１２のチップ識別情報を取得する。そしてチップ分別装置３００は、取得したチップ識別情報に対応する信頼性ランクを信頼性情報記憶部２６０から読み出し、読み出した信頼性ランクに基づいてピックアップした半導体チップ１２を分別する（ステップＳ７０）。
【００３９】
なお、ここで半導体チップ１２は３つ以上の信頼性ランクに分別される。３つ以上のうち、一番下のランクに分別された半導体チップ１２は不良品であり、それ以外の信頼性ランクに分別された半導体チップ１２は、互いに異なる用途に使用される。特に一番上の信頼性ランクに分別された半導体チップ１２は、最も長いＴＤＤＢ寿命が要求される用途に使用される。
【００４０】
次に、本実施形態の作用及び効果について説明する。上記したように、重ね合わせ誤差が大きいと、ＴＤＤＢ寿命が短くなる。そして本実施形態では、重ね合わせ誤差とＴＤＤＢ寿命の相関を予め調べておき、この結果に基づいて、半導体チップ１２を３つ以上の信頼性ランクに分けるための基準データを作成している。誤差測定装置１００は、半導体ウェハ１０における配線層の重ね合わせ誤差を測定する。そして半導体検査装置２００は、測定された重ね合わせ誤差を基準データに照らし合わせることにより、半導体チップ１２別の信頼性ランクを判断する。従って、半導体チップをＴＤＤＢ寿命によって分別できるようになる。
【００４１】
また、各配線層を形成するときに、ごく一部の重ね合わせ誤差が大きい半導体チップのためにリワークを行う場合と比較して、製造コストを低くすることができる。また初期故障をバーンイン・スクリーニングで除く必要もなくなる。
【００４２】
また本実施形態では、上記した（１）式及び（２）式に基づいて半導体チップ１２それぞれの重ね合わせ誤差を算出する。従って、重ね合わせ誤差の測定点数を、半導体チップ１２の数より少なくすることができる。また、一つの半導体チップ１２の中においても重ね合わせ誤差に分布が生じるが、上記した（１）式及び（２）式に基づいて重ね合わせ誤差を算出することにより、一つの半導体チップ１２における重ね合わせ誤差の最大値を算出することができる。従って、半導体チップ１２別の信頼性ランクの精度が向上する。
【００４３】
（第２の実施形態）
第２の実施形態に係る半導体検査装置２００は、信頼性基準記憶部２１０が記憶している基準データを除いて、第１の実施形態と同様の構成を有している。
【００４４】
図９は、第２の実施形態に係る信頼性基準記憶部２１０が記憶している基準データを示す図である。信頼性基準記憶部２１０は、重ね合わせ誤差とＴＤＤＢ寿命の関係を示す関数（図９（ａ））と、３つ以上の信頼性ランク別にＴＤＤＢ寿命の範囲を示すデータ（図９（ｂ））とを、基準データとして記憶している。
【００４５】
そして信頼性情報付与部２５０は、まず図９（ａ）に示した関数に重ね合わせ誤差の最大値を代入することにより、その半導体チップ１２のその配線層におけるＴＤＤＢ寿命の予測値を算出する。次いで信頼性情報付与部２５０は、算出したＴＤＤＢ寿命の予測値を図９（ｂ）に示したデータに当てはめることにより、その半導体チップ１２のその配線層における信頼性情報を算出する。
【００４６】
なお、本実施形態における半導体装置の製造方法は、上記した配線層別の信頼性情報の算出方法を除いて第１の実施形態と同様である。
本実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００４７】
（第３の実施形態）
第３の実施形態に係る半導体検査装置２００は、信頼性基準記憶部２１０が記憶している基準データを除いて、第１又は第２の実施形態と同様の構成である。
【００４８】
図１０は、第３の実施形態に係る信頼性基準記憶部２１０が記憶している基準データを示す図である。信頼性基準記憶部２１０は、基準データを、当該基準データが適用される配線層を示す情報に対応付けて記憶している。図１０に示す例では、信頼性基準記憶部２１０は、基準データとしてのテーブルを、当該基準データが適用される配線層を示す情報に対応付けて記憶している。ただし信頼性基準記憶部２１０は、基準データとして第２の実施形態に示したデータを、当該基準データが適用される配線層を示す情報に対応付けて記憶していてもよい。
【００４９】
そして信頼性情報付与部２５０は、信頼性情報の算出対象となっている配線層によって、信頼性基準記憶部２１０から読み出す基準データを変更する。本実施形態における半導体装置の製造方法は、この点を除いて第１又は第２の実施形態と同様である。
【００５０】
本実施形態によっても第１又は第２の実施形態と同様の効果を得ることができる。また、半導体チップによっては、上の配線層と下の配線層とで配線の幅や最小間隔が異なることがある。このような場合、本実施形態のように、信頼性情報付与部２５０が、信頼性情報の算出対象となっている配線層によって、信頼性基準記憶部２１０から読み出す基準データを変更すると、信頼性情報付与部２５０が付与する配線層別の信頼性情報の精度が高くなる。
【００５１】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００５２】
１０ 半導体ウェハ
１２ 半導体チップ
２２ 配線層
２４ ビア層
３２ 配線層
３４ ビア層
４２ 配線層
４４ ビア層
１００ 誤差測定装置
２００ 半導体検査装置
２１０ 信頼性基準記憶部
２２０ チップ座標記憶部
２３０ 誤差記憶部
２４０ 誤差算出部
２５０ 信頼性情報付与部
２６０ 信頼性情報記憶部
３００ チップ分別装置
【図１】
2011009577.tif 000003
【図２】
2011009577.tif 000004
【図３】
2011009577.tif 000005
【図４】
2011009577.tif 000006
【図５】
2011009577.tif 000007
【図６】
2011009577.tif 000008
【図７】
2011009577.tif 000009
【図８】
2011009577.tif 000010
【図９】
2011009577.tif 000011
【図１０】
2011009577.tif 000012