(57)【要約】      （修正有）【課題】ループ発振を抑制した高周波増幅器及び高周波増幅器に用いられる差動増幅器を提供する。【解決手段】差動対を構成するトランジスタ３９，４０のそれぞれのコレクタまたはドレイン負荷にインダクタ３５，３６を用いた差動増幅器において、それぞれのインダクタ３５，３６に直列に抵抗３３，３４を接続した。または、それぞれのインダクタ３５，３６の一端同士を共通に接続した後、抵抗を介して電源端子３０に接続した。【選択図】図６
2011072026.tif 000002
【特許請求の範囲】
【請求項１】
インダクタをコレクタまたはドレイン負荷に用いた差動増幅器において、
それぞれのインダクタに直列に抵抗を接続した
ことを特徴とする差動増幅器。
【請求項２】
請求項１に記載の差動増幅器において、
それぞれのインダクタに直列に接続された抵抗に並列にキャパシタンスを接続した
ことを特徴とする差動増幅器。
【請求項３】
インダクタをコレクタまたはドレイン負荷に用いた差動増幅器において、
それぞれのインダクタの一端同士を共通にした後、抵抗を介して電源端子に接続した
ことを特徴とする差動増幅器。
【請求項４】
請求項３に記載の差動増幅器において、
コレクタまたはドレイン負荷であるインダクタと電源端子の間に挿入された抵抗に並列にキャパシタンスを接続した
ことを特徴とする差動増幅器。
【請求項５】
請求項３または４に記載の差動増幅器を少なくともいずれかの増幅器として用い多段増幅器の構成とした
ことを特徴とする高周波増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、多段接続された高周波増幅器及び高周波増幅器に用いられる差動増幅器に関するものである。
【背景技術】
【０００２】
集積回路などに用いられる増幅器においては、小型化並びにパッド数の削減などの目的から差動増幅器がよく用いられる。また、増幅器の負荷としては、小型化のためインダクタ負荷ではなく、抵抗負荷が良く用いられる。さらに、出力振幅の必要な回路ブロックにおいては、差動増幅器の下側の定電流源を省いた回路が良く用いられる。
【０００３】
従来、差動増幅器を多段化した高周波増幅器として、３段構成の差動増幅器でなり、２段目のコレクタはインダクタフィード、１及び３段目のコレクタは抵抗フィード、ベースは全て抵抗フィードであり、３段目は出力振幅を確保するために定電流源を省いていて、コレクタ電圧は３段共通化して印加する回路がある（例えば、非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】「トランジスタとＩＣのための電子回路」（朝倉書店、Donald L.Schilling / Charles Belove 著、山中惣之助／宇佐美興一 訳）p.308の図８．３−１
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような従来の高周波増幅器においては、コレクタ、ベースのフィード方法、定電流源の有無の組み合わせにより、ループ発振が起こる可能性があり、ループ利得が生じる回路とは分離する必要がある。
【０００６】
また、抵抗を負荷とした増幅器においては、１段では問題にならなかった低周波側利得が多段化により増幅され低周波側で所望波よりも高い利得を持つようになるため、この周波数で発振を起こす可能性がある。
【０００７】
さらに、ＩＣチップ内のレイアウトの非対称性などが原因で対称性が崩れた増幅器の入出力信号は、反対側のベースあるいはコレクタを回り込み、利得の高い周波数において、ループ発振を起こす可能性がある。
【０００８】
この発明は上記問題点を解消するためになされたもので、ループ発振を抑制した高周波増幅器及び高周波増幅器に用いられる差動増幅器を提供することを課題とする。
【課題を解決するための手段】
【０００９】
この発明に係る差動増幅器は、インダクタをコレクタ負荷に用いた差動増幅器において、それぞれのインダクタに直列に抵抗を接続したことを特徴とする。
【００１０】
また、それぞれのインダクタの一端同士を共通にした後、抵抗を介して電源端子に接続したことを特徴とする。
【００１１】
また、この発明に係る高周波増幅器は、前記差動増幅器を少なくともいずれかの増幅器として用い多段増幅器の構成としたことを特徴とする。
【発明の効果】
【００１２】
この発明によれば、ループ利得１を超える閉ループ回路をなくすことができ、発振を抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】この発明の実施の形態１による高周波増幅器を示す回路図である。
【図２】この発明の実施の形態１による高周波増幅器に係る効果を説明するのに用いた従来例を示す回路図である。
【図３】図２に示すループ利得のシミュレーション結果を示す図である。
【図４】この発明の実施の形態２による高周波増幅器を示す回路図である。
【図５】この発明の実施の形態１と２を組み合わせた高周波増幅器を示す回路図である。
【図６】この発明の実施の形態３による差動増幅器とその比較例を示す回路図である。
【図７】実施の形態３による差動増幅器の更なる効果を説明する図である。
【図８】この発明の実施の形態４による差動増幅器を示す回路図である。
【図９】この発明の実施の形態５による差動増幅器を示す回路図である。
【図１０】この発明の実施の形態６による差動増幅器を示す回路図である。
【図１１】この発明の実施の形態７による高周波増幅器を示す回路図である。
【図１２】この発明の実施の形態８による差動増幅器を示す回路図である。
【発明を実施するための形態】
【００１４】
実施の形態１．
図１は、この発明の実施の形態１による高周波増幅器を示す回路図である。図１に示す高周波増幅器は、多段構成、例えば３段構成の差動増幅器でなり、１段目の差動増幅器は、差動対となるトランジスタ２０のコレクタがそれぞれ抵抗１２，１３でフィードされコレクタ電圧端子１１に共通接続され、エミッタが定電流源回路３に共通接続され定電流源回路３を介して接地され、正相入力端子１及び逆相入力端子２に接続されたベースがベース電圧端子５，６に接続された抵抗でそれぞれフィードされている。
【００１５】
２段目の差動増幅器は、差動対となるトランジスタ２１のコレクタがそれぞれインダクタ１４，１５を介してコレクタ電圧端子１１に共通接続され、エミッタが定電流源回路４に共通接続され定電流源回路４を介して接地され、ベースがベース電圧端子７，８に接続された抵抗でそれぞれフィードされキャパシタンス２３を介して１段目の差動増幅器の差動対となるトランジスタ２０のコレクタに接続されている。
【００１６】
３段目の差動増幅器は、差動対となるトランジスタ２２のコレクタがそれぞれ正相出力端子１８及び逆相出力端子１９に接続されると共に、１段目の差動増幅器と同様に、コレクタがそれぞれ抵抗１６，１７でフィードされコレクタ電圧端子１１に共通接続され、ベースがベース電圧端子９，１０に接続された抵抗でそれぞれフィードされキャパシタンス２４を介して２段目の差動増幅器の差動対となるトランジスタ２１のコレクタに接続されている。そして、出力振幅を確保する３段目の差動増幅器の共通エミッタの高周波的な接地端子は、他の増幅段の接地端子と分離して独立している。
【００１７】
すなわち、図１に示す高周波増幅器は、ベースおよびコレクタ電位を抵抗でフィードし、かつ、差動対となるトランジスタ２２の共通エミッタを高周波的に接地した３段目の差動増幅器を含む３段構成の高周波増幅器であり、この差動増幅器のみ共通エミッタの高周波的な接地端子を他の増幅段の接地端子と独立にした構成となっている。
【００１８】
ところで、図１に示す高周波増幅器において、図２に示す如く従来例のように、３段目の差動増幅器の共通エミッタの接地端子が１段目及び２段目の差動増幅器の接地端子と共通接続されている場合には、図２に示すループＬ１２，Ｌ２３のループ利得のシミュレーション結果は図３（ａ）、（ｂ）に示す通りとなる。
【００１９】
ループ利得は、図２に示すループＬ１２，Ｌ２３における任意の位置からの高周波の進行波をＡ１、ループ経路を介して戻ってくる高周波の進行波Ａ１'とした場合にＡ１とＡ１'の比として求めることができる。図３（ａ）中、Ｇ２３はループ２３の発振経路の利得の振幅特性、Ｇ１２はループＬ１２の発振経路の利得の振幅特性、図３（ｂ）中、Ｐ２３はループＬ２３の発振経路の利得の位相特性、Ｐ１２はループＬ１２発振経路２４の利得の位相特性である。
【００２０】
ループ発振が起こる条件としては、｜Ａ１'／Ａ１｜≧１かつ∠（Ａ１'／Ａ１）＝２ｍπ（ｍは整数）を満足することである。
【００２１】
図３の振幅および位相特性Ｇ２３、Ｐ２３に示すように、コレクタ電圧を抵抗フィード、ベース電圧を抵抗フィード、定電流源回路無しとした差動増幅器とのループ利得は、上記条件を満足しているので、ループ発振が起こる可能性がある。しかし、図３に示す振幅および位相特性Ｇ１２、Ｐ１２はこの条件を満足していないので、ループ発振は起こらない。
【００２２】
実施の形態１によれば、このように、コレクタ、ベースのフィード方法、定電流源の有無の組み合わせにより、ループ発振が起こる可能性があり、ループ利得が生じる回路とは分離する必要がある。
【００２３】
この発明の実施の形態１では、図１に示すように、３段目の差動増幅器の共通エミッタの高周波的な接地端子を、他の増幅段の接地端子と分離して独立しているので、図３のＧ２３で示したループ利得が１を超える閉ループ回路を無くすことができ、図１に示す差動増幅器を多段接続した高周波増幅器は発振することなく安定に動作することが出来る。
【００２４】
実施の形態２．
図４は、この発明の実施の形態２による高周波増幅器を示す回路図である。図４に示す実施の形態２において、図１に示す実施の形態１と同一部分は同一符号を付してその説明は省略する。この実施の形態２においては、図４に示す如く、３段目の差動増幅器の差動対となるトランジスタ２２の共通エミッタの接地端子が１段目及び２段目の差動増幅器の差動対となるトランジスタ２０，２１の共通エミッタの接地端子と共通接続されているが、３段目の差動増幅器の差動対となるトランジスタ２２のコレクタがつながるコレクタ電圧端子２５を、他の増幅段のコレクタ電圧端子１１と分離して独立にしている。
【００２５】
すなわち、図４に示す高周波増幅器は、ベースおよびコレクタ電位を抵抗９，１０および１６，１７でフィードし、かつ、差動対となるトランジスタ２２の共通エミッタを高周波的に接地した３段目の差動増幅器を含む多段構成の高周波増幅器であり、この３段目の差動増幅器のみ差動対となるトランジスタのコレクタがつながる電源端子を他の増幅段の電源端子と独立とした構成となっている。
【００２６】
実施の形態２によれば、このように、コレクタ端子を分離することで、図３のＧ２３で示したループ利得が１を超える閉ループ回路を無くすことができ、図４に示す差動増幅器を多段接続した高周波増幅器は発振することなく安定に動作することが出来る。
【００２７】
図５は、実施の形態１と２を組み合わせた高周波増幅器を示す回路図である。図５に示す回路において、図４に示す回路と同一符号は同一部分を示しその説明は省略する。
【００２８】
この図５に示す回路は、ベースおよびコレクタ電位を抵抗でフィードし、かつ、差動対となるトランジスタの共通エミッタを高周波的に接地した差動増幅器を含む多段高周波増幅器であり、この差動増幅器のみ共通エミッタの高周波的な接地端子を他の増幅段の接地端子と独立とし、かつ、差動対のコレクタがつながる共通電源端子を他の増幅段の電源端子と独立とした構成となっている。
【００２９】
このように、接地端子とコレクタ端子を分離することで、図３のＧ２３で示したループ利得が１を超える閉ループ回路を無くすことができ、図５に示す高周波増幅器は発振することなく安定に動作することが出来る。
【００３０】
実施の形態３．
図６（ａ）は、図６（ｂ）に示す差動増幅器に対応して示すこの発明の実施の形態３による差動増幅器を示す回路図である。図６（ａ）に示す差動増幅器は、差動対となるトランジスタ３９，４０のコレクタがそれぞれ正相出力端子３７，３８に接続されると共に、インダクタ３５，３６および抵抗３３，３４を介してコレクタ電圧端子３０およびキャパシタンス４２に共通接続され、共通エミッタが接地され、ベースが抵抗３１，３２にそれぞれフィードされ抵抗３１，３２を介してベース電圧端子２８，２９に接続されると共に、正相入力端子２６，２７に接続されている。
【００３１】
すなわち、図６（ａ）に示す差動増幅器は、インダクタ３５，３６をコレクタ負荷に用いた差動増幅器において、それぞれのインダクタ３５，３６に直列に抵抗３３，３４を接続している。
【００３２】
実施の形態３によれば、図６（ａ）に示すように、レイアウトの非対称性、差動入力信号の非対称性などの原因から差動増幅器の対象性が崩れた際にループＬはループ発振の経路となるが、ループ発振の経路であるコレクタ端子側に抵抗３３，３４を装荷することで、ループ利得を十分に低減することができるので、ループ発振を抑制することが出来る。
【００３３】
また、図６（ａ）に示す差動増幅器を多段化し、各段コレクタ端子を共通化した際のコレクタ端子間のループによるループ発振も抑制することができる。
【００３４】
次に、図７は、実施の形態３による差動増幅器の更なる効果を説明する図である。図７において、Ｇ６ｂは図６（ｂ）に示す差動増幅器の利得、Ｇ６ａは図６（ａ）に示す差動増幅器の利得である。
【００３５】
図７の利得Ｇ６ａに示すように、差動増幅器のコレクタ負荷側に抵抗３３，３４を装荷し、これをキャパシタンス（容量性素子）４２で接地することで、所望周波数以外の低周波での利得を落とすことができるので、低周波の不要な利得に起因する発振を抑制することができる。
【００３６】
実施の形態４．
図８は、この発明の実施の形態４による差動増幅器を示す回路図である。図８に示す実施の形態４において、図６（ａ）に示す実施の形態３と同一符号は同一部分を示しその説明は省略する。図８に示す実施の形態４では、図６（ａ）に示すインダクタ３５，３６にそれぞれ直列に接続された抵抗３３，３４に並列にキャパシタンス４３，４４を接続している。
【００３７】
実施の形態４によれば、図８に示すように、それぞれのインダクタ３５，３６に直列に接続された抵抗３３，３４に並列にキャパシタンス４３，４４を接続することで、高周波的には抵抗３３，３４はショートとなり、ループ発振、低周波利得を抑制するために装荷した抵抗による、所望波付近での利得の低下を抑えることが出来る。
【００３８】
この結果、高周波利得を犠牲にすることなく、上記実施の形態３で説明した効果と同等の効果を得ることが出来る。
【００３９】
実施の形態５．
図９は、この発明の実施の形態５による差動増幅器を示す回路図である。図９に示す差動増幅器は、差動対となるトランジスタ５７，５８のコレクタがそれぞれ正相出力端子５５，５６に接続されると共に、インダクタ５３，５４を介して抵抗５２に共通接続され、抵抗５２の他端はコレクタ電圧端子４９およびキャパシタンス５９に接続され、共通エミッタが接地され、ベースが抵抗５０，５１にそれぞれフィードされ抵抗５０，５１を介してベース電圧端子４７，４８に接続されると共に、正相入力端子４５，４６に接続されている。
【００４０】
すなわち、図９に示す差動増幅器は、インダクタ５３，５４の一端同士を共通に接続した後、抵抗５２を介してコレクタ電圧端子４９に接続している。
【００４１】
実施の形態５によれば、図９に示すように、インダクタ５３，５４をコレクタ負荷に用いた差動増幅器において、それぞれのインダクタ５３，５４の一端同士を共通にした後、抵抗５２を介して電源端子に接続することで、所望周波数以外の低周波での利得を落とすことができるので、低周波の不要な利得に起因する発振を抑制することができる。
【００４２】
実施の形態６．
図１０は、この発明の実施の形態６による差動増幅器を示す回路図である。図１０に示す実施の形態６において、図９に示す実施の形態５と同一符号は同一部分を示しその説明は省略する。図１０に示す実施の形態６では、図９に示す抵抗５２にキャパシタンス６０を接続している。
【００４３】
実施の形態６によれば、図１０に示すように、インダクタ５３，５４をコレクタ負荷に用いた差動増幅器において、それぞれのインダクタ５３，５４の一端同士を共通にした後、接続された抵抗５２に並列にキャパシタンス６０を接続することで、高周波的には抵抗５２はショートとなり、ループ発振、低周波利得を抑制するために装荷した抵抗５２による、所望波付近での利得の低下を抑えることが出来る。
【００４４】
この結果、高周波利得を犠牲にすることなく、上記実施の形態５で説明した効果と同等の効果を得ることが出来る。
【００４５】
実施の形態７．
図１１は、この発明の実施の形態７による高周波増幅器を示す回路図である。図１１に示す実施の形態７において、図１０に示す実施の形態６と同一符号は同一部分を示しその説明は省略する。図１１に示す実施の形態７では、実施の形態５または６に示す差動増幅器を少なくともいずれか１つの増幅器として用い多段構成の高周波増幅器を構成したものである。なお、６１、６２はキャパシタンスである。
【００４６】
実施の形態７によれば、図１１に示すように、インダクタ５３，５４をコレクタ負荷に用いた差動増幅器を多段接続した構成の高周波増幅器において、それぞれのインダクタ５３，５４の一端同士を共通にした後、電源端子に接続された抵抗５２を配置した差動増幅器を用いる、あるいは、上記抵抗５２に並列にキャパシタンス６０を接続した差動増幅器を用いることで、各段抵抗５２の一端を共通化し、各段の電源端子を共通化した際に、レイアウトの非対称性、差動入力信号の非対称性などの原因から差動増幅器の対象性が崩れた時に生じる段間のループ発振を抑制することができる。
【００４７】
特に、ループ利得が生じる原因となる増幅段に上記差動増幅器を用いることで、効果的にループ発振を抑えることが出来る。
【００４８】
また、上記実施の形態５、６で説明した効果と同等の効果を得ることが出来る。
【００４９】
実施の形態８．
図１２は、この発明の実施の形態８による差動増幅器を示す回路図である。図１２に示す差動増幅器は、コレクタからベースへのフィードバック抵抗７２を有する増幅器を少なくとも１つの増幅段として用いる多段接続された増幅段を有する高周波増幅器において、フィードバック抵抗７２を段間結合容量７４の前段側に接続している。なお、図１２において、６３は入力端子、６４、６５はコレクタ電圧端子、６６、６７はベース電圧端子、６８〜７３は抵抗、７５、７６はトランジスタ、７７は出力端子である。
【００５０】
実施の形態８によれば、図１２に示すように、フィードバック抵抗７２を有する増幅器を少なくとも１つの増幅段として用いる多段増幅器において、前記増幅器のフィードンバック抵抗７２を段間結合容量７４の前段側に接続することで、従来、コレクタ電圧とベース電圧を独立に印加するために必要なフィードバック回路のキャパシタンスを省略すことができる。この結果、増幅器の小型化、低コスト化を図ることができる。
【００５１】
なお、実施の形態１〜８では、バイポーラトランジスタを用いた場合の高周波半導体回路を説明したが、上記コレクタ、ベース、エミッタをそれぞれドレイン、ゲート、ソースに置き換えた電界効果トランジスタを用いた高周波半導体回路においても同様の効果を奏する。
【符号の説明】
【００５２】
１，２６，４５  正相入力端子、２，２７，４６  逆相入力端子、３，４  定電流源回路、５〜１０，２８，２９，４７，４８，６６，６７  ベース電圧端子、１１，２５，３０，４９，６４，６５  コレクタ電圧端子、１２，１３，１６，１７，３１〜３４，５０〜５２，６８〜７３  抵抗、１８，３７，５５  正相出力端子、１９，３８，５６  逆相出力端子、２０〜２２，３９，４０，５７，５８，７５，７６  トランジスタ、１４，１５，５３，５４  インダクタ、２３，２４，４２〜４４，５９，６０〜６２，７４  キャパシタンス、６３  入力端子、７７  出力端子。
【図１】
2011072026.tif 000003
【図２】
2011072026.tif 000004
【図３】
2011072026.tif 000005
【図４】
2011072026.tif 000006
【図５】
2011072026.tif 000007
【図６】
2011072026.tif 000008
【図７】
2011072026.tif 000009
【図８】
2011072026.tif 000010
【図９】
2011072026.tif 000011
【図１０】
2011072026.tif 000012
【図１１】
2011072026.tif 000013
【図１２】
2011072026.tif 000014