(57)【要約】【課題】パッケージの小型化が可能であり且つ生産効率の良い半導体装置の製造方法の提供。【解決手段】ＭＥＭＳを備える半導体装置の製造方法であって、電導層が絶縁層で被覆されたキャップ基板に、該絶縁層の上に少なくとも２つの電極を互いに離間させて形成するステップと、前記キャップ基板において前記少なくとも２つの電極間に電圧を印加することで、マイグレーションを起こして前記絶縁層を破壊させ、これにより、前記少なくとも２つの電極のうちの少なくとも一方を前記電導層に導通させるステップと、前記キャップ基板によりＭＥＭＳを覆うステップと、前記電導層に導通された電極を所定電位に接続することで、前記キャップ基板の電導層を所定電位に接続するステップとを含む。【選択図】図１
2011115925.tif 000002
【特許請求の範囲】
【請求項１】
ＭＥＭＳを備える半導体装置の製造方法であって、
電導層が絶縁層で被覆されたキャップ基板に、該絶縁層の上に少なくとも２つの電極を互いに離間させて形成するステップと、
前記キャップ基板において前記少なくとも２つの電極間に電圧を印加することで、マイグレーションを起こして前記絶縁層を破壊させ、これにより、前記少なくとも２つの電極のうちの少なくとも一方を前記電導層に導通させるステップと、
前記キャップ基板によりＭＥＭＳを覆うステップと、
前記電導層に導通された電極を所定電位に接続することで、前記キャップ基板の電導層を所定電位に接続するステップとを含むことを特徴とする、半導体装置の製造方法。
【請求項２】
前記所定電位は、接地電位である、請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体装置であって、
電導層が絶縁層で被覆されたキャップ基板と、
前記キャップ基板により覆われるＭＥＭＳとを備え、
前記キャップ基板は、前記絶縁層の上に、互いに離間した少なくとも２つの電極を備え、
前記少なくとも２つの電極のうちの少なくとも一方は所定電位に接続され、
前記キャップ基板の絶縁層には、前記所定電位に接続された電極を前記電導層に導通させる絶縁層欠損部が形成されることを特徴とする、半導体装置。
【請求項４】
前記所定電位は、接地電位である、請求項３に記載の半導体装置。
【請求項５】
請求項３又は４に記載の半導体装置を備え、前記ＭＥＭＳが物理量を検出するセンサ部を構成する物理量検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ（Micro  Electro  Mechanical  Systems）を備える半導体装置及びその製造方法、並びに、当該半導体装置を使用した物理量検出装置に関する。
【背景技術】
【０００２】
従来から、上面に配線パターンを備えた絶縁材料製のプリント基板と、該プリント基板上に実装された電子部品を含むプリント基板上面を包囲する絶縁材料製のキャップ基板（蓋）と、を備え、プリント基板とキャップ基板との間をガラス封止した構造の電子部品用パッケージにおいて、キャップ基板の表面の少なくとも一部にシールド用導体膜を形成すると共にプリント基板側にも接地用導体膜を形成し、プリント基板とキャップ基板とを封止するガラスを貫通して対向配置したシールド用導体膜の一部と接地用導体膜とを、１個または複数の金属バンプにより電気的に接続した構造が知られている（例えば、特許文献１参照）。
【０００３】
また、ＭＥＭＳのキャップ基板を貫通する絶縁分離トレンチを形成して、絶縁分離された複数個のキャップ導体領域を形成し、特定のキャップ導体領域を取り囲むキャップ導体領域を接地電位に接続する構造が知られている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３１９７２９号公報
【特許文献２】特開２００８−２２９８３３号公報（図２３）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載する構造では、キャップ基板を接地するために、プリント基板に内部導体１１及び接地用外部端子電極１０を形成する必要があり、製造プロセス数の低減や低コストのプロセスを実現する観点から改善の余地がある。また、特許文献２の記載の構造では、キャップ導体領域を接地するために、キャップ基板上面からパッケージ底部のリードフレームへと高段差のワイヤボンディングを行う必要がある。この際、ワイヤの断線を防止すべく比較的大きい曲率半径のワイヤの曲げを伴ってワイヤボンディングを行おうとすると、かかる高段差のワイヤボンディングに起因して、パッケージ上方向のスペースのみならずパッケージ横方向のスペースも過大に必要となり、パッケージの小型化の妨げにもなる。
【０００６】
そこで、本発明は、パッケージの小型化が可能であり且つ生産効率の良い半導体装置及びその製造方法、並びに、当該半導体装置を使用した物理量検出装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の一局面によれば、ＭＥＭＳを備える半導体装置の製造方法であって、
電導層が絶縁層で被覆されたキャップ基板に、該絶縁層の上に少なくとも２つの電極を互いに離間させて形成するステップと、
前記キャップ基板において前記少なくとも２つの電極間に電圧を印加することで、マイグレーションを起こして前記絶縁層を破壊させ、これにより、前記少なくとも２つの電極のうちの少なくとも一方を前記電導層に導通させるステップと、
前記キャップ基板によりＭＥＭＳを覆うステップと、
前記電導層に導通された電極を所定電位に接続することで、前記キャップ基板の電導層を所定電位に接続するステップとを含むことを特徴とする、半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
本発明によれば、パッケージの小型化が可能であり且つ生産効率の良い半導体装置及びその製造方法、並びに、当該半導体装置を使用した物理量検出装置が得られる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施例による半導体装置１を組み込む電子部品実装パッケージ１０の要部断面を示す断面図である。
【図２】本実施例のキャップ基板５０を示す図であり、図２（Ａ）は上面図であり、図２（Ｂ）は上面図におけるラインＢ−Ｂに沿った断面図であり、図２（Ｃ）は上面図におけるＣ部の詳細図である。
【図３】本実施例の半導体装置１の上面図である。
【図４】図１のＹ部の拡大図である。
【図５】第１の比較例を示す断面図である。
【図６】第２の比較例を示す断面図である。
【図７】第２の比較例におけるトレンチ形成のプロセスフローである。
【図８】高段差のワイヤボンディングの欠点の説明図である。
【図９】本発明のその他の一実施例による半導体装置２を組み込む電子部品実装パッケージ１０Ｂの要部断面を示す断面図である。
【図１０】図９のＹ部の拡大図である。
【図１１】本実施例の半導体装置２の上面図である。
【図１２】本発明のその他の一実施例による半導体装置３を組み込む電子部品実装パッケージ１０Ｃの要部断面を示す断面図である。
【図１３】本発明のその他の一実施例による半導体装置４を組み込む電子部品実装パッケージ１０Ｄの要部断面を示す断面図である。
【図１４】トレンチにより電極５６が形成される場合の絶縁層欠損部５８の形成過程を示す図である。
【図１５】表面電極として電極５６が形成される場合の絶縁層欠損部５８の形成過程を示す図である。
【図１６】キャップ基板５０の電極５６のその他の配置例を示す上面図である。
【図１７】電極構成の各種バリエーションを示す上面図である。
【図１８】電極構成の各種バリエーションを示す断面図である。
【図１９】絶縁層欠損部５８の各種バリエーションを示す図である。
【図２０】絶縁層欠損部５８の各種バリエーションを示す図である。
【図２１】絶縁層欠損部５８の各種バリエーションを示す図である。
【図２２】電極構成の更なる各種バリエーションを示す断面図である。
【図２３】絶縁層５２の各種バリエーションを示す断面図である。
【図２４】各実施例による半導体装置１乃至４の製造方法の主要プロセスを示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
【００１１】
図１は、本発明の一実施例による半導体装置１を組み込む電子部品実装パッケージ１０の要部断面を示す断面図である。
【００１２】
電子部品実装パッケージ１０は、パッケージ本体１７を備える。パッケージ本体１７は、底部と底部から立設された側壁により内部空間（キャビティ）１７ａを画成する。内部空間１７ａには、半導体装置１の各種の電子部品（後述のＭＥＭＳ１１や制御ＩＣチップ１２）が収容される。内部空間１７ａの上方側は開口しており、蓋部材１６により覆われる。パッケージ本体１７は、セラミック材料のような任意の材料から構成されてよいし、若しくは、樹脂材料（例えばエポキシ樹脂）から構成されてもよい。
【００１３】
パッケージ本体１７は、複数のリードフレーム１４を備える。リードフレーム１４は、電導性を有する材料からなる。制御ＩＣチップ１２の各電極とリードフレーム１４とはワイヤ３２のワイヤボンディングにより電気的に接続され、制御ＩＣチップ１２の各電極とＭＥＭＳ１１の各電極とはワイヤ３０のワイヤボンディングにより電気的に接続される。
【００１４】
蓋部材１６は、電導性を有する材料（典型的には、金属材料）から形成される。蓋部材１６は、シールド機能を果たすため、図示しない接地構造により接地電位に接続されてもよい。
【００１５】
半導体装置１は、主に、ＭＥＭＳ１１、制御ＩＣチップ１２、及び、キャップ基板５０を備える。
【００１６】
ＭＥＭＳ１１は、受ける力（加速度等）に応じて変位する部材（ばね要素や錘等）を備えるＭＥＭＳ可動部（センサ部）１１ａを備える。ＭＥＭＳ１１は、任意の物理量を検出するセンサチップであってよい。ＭＥＭＳ１１は、例えば車載センサとして機能するものであってよい。この場合、ＭＥＭＳ１１は、搭載される車両に生ずる車体前後方向又は車幅方向の加速度に応じた信号を出力する加速度センサと、車両の重心軸回りに生ずる角速度に応じた信号を出力するヨーレートセンサとを構成してもよい。電子部品実装パッケージ１０は、ＭＥＭＳ１１を一体に構成した車両制御用センサユニット（物理量検出装置）として具現化される。この場合、電子部品実装パッケージ１０は、ＭＥＭＳ１１等を内部に実装した状態で、車両の重心位置付近（フロアトンネル等）に設けられ、ＭＥＭＳ１１は、当該搭載位置に発生するヨーレート及び加速度を検出する。検出されたヨーレート及び加速度は、例えば、横滑り等を防止して車両の挙動を安定化させる車両走行制御に利用されてよい。尚、このようなＭＥＭＳ可動部１１ａの構造は、任意であるが、例えば特開２００６−２４２７３０広報に記載された構造が採用されてもよい。
【００１７】
制御ＩＣチップ１２は、ＭＥＭＳ１１とワイヤ３０等で電気的に接続され、ＭＥＭＳ１１からの信号を処理する機能を有する集積回路（ＩＣ）を備える。例えば車両実装状態では、制御ＩＣチップ１２は、ワイヤ３２によりリードフレーム１４を介して外部の制御装置（図示せず）に接続される。
【００１８】
キャップ基板５０は、ＭＥＭＳ１１を覆うように設けられ、ＭＥＭＳ可動部１１ａを密封・保護する。また、キャップ基板５０は、後述する接地構造により接地電位に接続され、ＭＥＭＳ可動部１１ａを電気的に保護する。即ち、キャップ基板５０は、電気的なシールド機能を備え、ＭＥＭＳ可動部１１ａの安定的な動作を保証する。
【００１９】
図２は、本実施例のキャップ基板５０を示す図であり、図２（Ａ）はキャップ基板５０の上面図であり、図２（Ｂ）は、図２（Ａ）のキャップ基板５０におけるラインＢ−Ｂに沿った断面図であり、図２（Ｃ）は、図２（Ａ）のキャップ基板５０におけるＣ部の詳細図である。
【００２０】
キャップ基板５０は、図２（Ｂ）に示すように、絶縁層（例えば、ＳｉＯ２の絶縁膜）５２と電導層（例えばＳｉ）５４の積層構造を有する。即ち、キャップ基板５０は、電導層５４が絶縁層５２により被覆されている。電導層５４は、キャップ基板５０の全面に亘って設けられる。絶縁層５２についても、キャップ基板５０の全面に亘って設けられてよい。キャップ基板５０は、また、図２（Ａ）に示すように、ＭＥＭＳ可動部１１ａを密封する機能（即ち、キャップ基板５０とＭＥＭＳ１１との間の結合部のシール機能）を果たすシール層５１が形成される。シール層５１は、図２（Ａ）に示すように、ＭＥＭＳ可動部１１ａを取り囲むように形成される。シール層５１は、絶縁層５２上に形成される。キャップ基板５０は、絶縁層５２側がＭＥＭＳ１１に向くような向きでＭＥＭＳ１１を覆うように設けられる。
【００２１】
キャップ基板５０は、図２（Ａ）に示すように、互いに離間した２つの電極５６を備える。２つの電極５６は、シール層５１よりも外側に形成される。２つの電極５６は、図２（Ｂ）に示すように、絶縁層５２上に形成される。即ち２つの電極５６は、形成時には、絶縁層５２により電導層５４から電気的に絶縁されている。しかしながら、絶縁層５２には、２つの電極５６の形成後に、絶縁層欠損部５８が形成される。これにより、２つの電極５６は、電導層５４と電気的に導通する。絶縁層欠損部５８は、２つの電極５６間に電圧（ストレス）を印加することで、マイグレーションを起こして絶縁層５２を破壊させることで形成される。この絶縁層欠損部５８の形成方法の詳細は、図１４及び図１５を参照して後述する。
【００２２】
図３は、本実施例の半導体装置１の上面図であり、図１の電子部品実装パッケージ１０からパッケージ本体１７及び蓋部材１６を取り外した状態の上面図に相当する。
【００２３】
キャップ基板５０は、ＭＥＭＳ１１の外形よりも小さく形成される。これにより、図３に示すように、ＭＥＭＳ１１の両側にワイヤ３０のワイヤボンディングのためのスペースが確保される。
【００２４】
２つの電極５６の一方（図示の例では、図上で上側の電極５６）は、ＧＮＤ引出し配線３４を介してＭＥＭＳ１１のグランド接続用電極１１ｃに接続される。グランド接続用電極１１ｃは、ワイヤ３０ｃを介して制御ＩＣチップ１２のグランド接続用電極１２ｃに接続される。制御ＩＣチップ１２のグランド接続用電極１２ｃは、例えばリードフレーム１４を介してグランドに接続される。これにより、ＧＮＤ引出し配線３４が接続される電極５６が接地電位となる。このとき、ＧＮＤ引出し配線３４が接続される電極５６（及び他方の電極５６）は、絶縁層欠損部５８を介して電導層５４に導通しているので、電導層５４も接地電位となる。このようにして、キャップ基板５０の電導層５４が接地電位となり、キャップ基板５０にシールド機能が付与される。
【００２５】
図４は、図１のＹ部の拡大図である。キャップ基板５０（シール層５１、電極５６）とＭＥＭＳ１１との間の接続方法は、Ｓｉ直接接合、金属接合、共晶接合（Ａｕ−Ｓｉ，Ａｌ−Ｓｉ等）、導電性接着剤（ＡＣＦ／ＡＣＰ（異方性導電フィルム／ペースト）等）、半田接合等により実現されてもよい。キャップ基板５０からのＧＮＤ引出し配線３４は、ＭＥＭＳ１１内に埋め込んで形成してもよい。
【００２６】
ここで、図５乃至図８を参照して、本実施例に対する比較例について説明する。
【００２７】
図５は、キャップ基板の上側の導体層を、図中のＧＮＤ線のワイヤボンディングにより接地する構造を有する第１比較例を示し、図６は、キャップ基板を貫通するトレンチを作成し当該トレンチから図中のＧＮＤ線のワイヤボンディングにより接地する構造を有する第２比較例を示す。図７は、第２比較例におけるトレンチ形成のプロセスフローを示す。図７では、（Ａ）から（Ｅ）までプロセス順にトレンチ形成のプロセスフローが示されている。まず、図７（Ａ）に示すように、キャップ基板とＭＥＭＳ基板が接合され、次いで、図７（Ｂ）に示すように、キャップ基板に貫通トレンチが作成され、次いで、図７（Ｃ）に示すように、キャップ基板の表面の酸化処理が実行され、次いで、図７（Ｄ）に示すように、キャップ基板表面の酸化膜が除去され、次いで、図７（Ｅ）に示すように、キャップ基板の酸化膜が除去された部分に配線が引き出され、導体層が接地される。
【００２８】
図５及び図６に示す比較例では、キャップ基板５０の上面からワイヤボンディングを行う必要がある。従って、キャップ基板５０よりも上方のスペース、即ちパッケージ上方向のスペースが必要となる。更に、図５及び図６に示す比較例では、キャップ基板５０の上面からの高段差のワイヤボンディングになる。この点、図８にてＸ２に示すように、ワイヤボンディングの際のワイヤの曲率半径を小さいと、パッケージ横方向のスペースに関して有利であるが、ワイヤの断線の虞がある。他方、図８にてＸ１に示すように、ワイヤの断線を防止すべくワイヤボンディングを比較的大きい曲率半径のワイヤの曲げを伴って行おうとすると、かかる高段差のワイヤボンディングに起因して、パッケージ横方向のスペースも過大に必要となり、小型化の妨げにもなる。
【００２９】
これに対して、本実施例では、図１に示すように、キャップ基板５０の上面からではなく、ＭＥＭＳ１１側からのワイヤ３０のワイヤボンディングによりキャップ基板５０の電導層５４を接地することができる。これにより、キャップ基板５０よりも上方の必要なスペースを小さくすることができる。更に、高段差のワイヤボンディングを回避できるので、パッケージ横方向の必要なスペースを小さくすることができる。これにより、パッケージサイズの小型化を図ることができる。更に、図７に示すような貫通トレンチ形成のプロセスが不要となり、生産効率が向上する。
【００３０】
図９は、本発明のその他の一実施例による半導体装置２を組み込む電子部品実装パッケージ１０Ｂの要部断面を示す断面図である。図１０は、図９のＹ部の拡大図である。図１１は、本実施例の半導体装置２の上面図であり、図９の電子部品実装パッケージ１０からパッケージ本体１７及び蓋部材１６を取り外した状態の上面図に相当する。
【００３１】
図９乃至図１１に示す電子部品実装パッケージ１０Ｂは、図１等に示した電子部品実装パッケージ１０に対して、半導体装置２のＭＥＭＳ１１とキャップ基板５０とが上下逆に配置されている点が主に異なる。ここでは、図１等に示した電子部品実装パッケージ１０に対する相違点について重点的に説明するが、その他の構成は電子部品実装パッケージ１０と同様であってよい。
【００３２】
図９乃至図１１に示す電子部品実装パッケージ１０Ｂでは、ＭＥＭＳ可動部１１ａが下側からキャップ基板５０により覆われるように配置される。即ち、キャップ基板５０は、ＭＥＭＳ１１と制御ＩＣチップ１２との間に配置され、絶縁層５２側がＭＥＭＳ１１に向くような向きでＭＥＭＳ１１を下方から覆うように設けられる。キャップ基板５０の電極５６は、同様に、ＧＮＤ引出し配線３４を介してＭＥＭＳ１１のグランド接続用電極１１ｃに接続される。ＧＮＤ引出し配線３４は、ＭＥＭＳ１１内に埋め込んで形成してもよい。ＭＥＭＳ１１のグランド接続用電極１１ｃは、ＧＮＤ引出し配線３０ｄを介して制御ＩＣチップ１２のグランド接続用電極１２ｃに接続される。ＧＮＤ引出し配線３０ｄは、制御ＩＣチップ１２内に埋め込んで形成してもよい。同様に、制御ＩＣチップ１２のグランド接続用電極１２ｃは、例えばワイヤ３２によりリードフレーム１４を介してグランドに接続される。これにより、ＧＮＤ引出し配線３４が接続される電極５６が接地電位となる。また、ＧＮＤ引出し配線３４が接続される電極５６（及び他方の電極５６）は、絶縁層欠損部５８を介して電導層５４に導通しているので、電導層５４も接地電位となる。このようにして、キャップ基板５０の電導層５４が接地電位となり、キャップ基板５０にシールド機能が付与される。
【００３３】
図９乃至図１１に示す電子部品実装パッケージ１０Ｂでは、同様に、キャップ基板５０（シール層５１、電極５６）とＭＥＭＳ１１との間の接続方法は、Ｓｉ直接接合、金属接合、共晶接合（Ａｕ−Ｓｉ，Ａｌ−Ｓｉ等）、導電性接着剤（ＡＣＦ／ＡＣＰ（異方性導電フィルム／ペースト）等）、半田接合等により実現されてもよい。また、ＭＥＭＳ１１（グランド接続用電極１１ｃ）と制御ＩＣチップ１２（ＧＮＤ引出し配線３０ｄ）との間の接続方法は、半田接合等により実現されてもよい。
【００３４】
図９乃至図１１に示す実施例によれば、ＭＥＭＳ１１と制御ＩＣチップ１２の間のワイヤボンディングが不要となる。即ち、図４に示したワイヤボンディングによるワイヤ３０ｃに代えて、図１０に示すようなワイヤボンディングが不要なＧＮＤ引出し配線３０ｄを使用することができる。従って、図９乃至図１１に示す実施例によれば、かかるワイヤボンディングのためのスペースの確保が不要となる。これにより、電子部品実装パッケージ１０Ｂの更なる小型化が可能となる。
【００３５】
図１２は、本発明のその他の一実施例による半導体装置３を組み込む電子部品実装パッケージ１０Ｃの要部断面を示す断面図である。
【００３６】
図１２に示す電子部品実装パッケージ１０Ｃは、図９乃至図１１に示した電子部品実装パッケージ１０Ｂに対して、半導体装置３が２セットのＭＥＭＳ１１Ａ，１１Ｂとキャップ基板５０Ａ，５０Ｂを備える点が主に異なる。ここでは、図９乃至図１１に示した電子部品実装パッケージ１０Ｂに対する相違点について重点的に説明するが、その他の構成は図９乃至図１１に示した電子部品実装パッケージ１０Ｂと同様であってよい。
【００３７】
具体的には、本実施例の半導体装置３は、図９乃至図１１に示した電子部品実装パッケージ１０の半導体装置２の構成上に、キャップ基板５０Ｂ及びＭＥＭＳ１１Ｂを配置した構造を有する。キャップ基板５０Ａ，５０Ｂの接地用の各接続部Ｑ，Ｐは、図１０に示した構造と同様であってよい。本実施例の半導体装置３では、各接続部Ｑ，Ｐをつなぐワイヤ３７が設けられる。これにより、キャップ基板５０Ｂが接地電位となる。このようにして、ＭＥＭＳが複数個積層された場合も、同様の接地構造を採用して、小型化を図ることができる。
【００３８】
図１３は、本発明のその他の一実施例による半導体装置４を組み込む電子部品実装パッケージ１０Ｄの要部断面を示す断面図である。
【００３９】
図１３に示す電子部品実装パッケージ１０Ｄは、図１等に示した電子部品実装パッケージ１０に対して、半導体装置４が２セットのＭＥＭＳ１１Ａ，１１Ｂを備える点が主に異なる。ここでは、図１等に示した電子部品実装パッケージ１０に対する相違点について重点的に説明するが、その他の構成は図１等に示した電子部品実装パッケージ１０と同様であってよい。
【００４０】
具体的には、本実施例の半導体装置４は、図１等に示した電子部品実装パッケージ１０の半導体装置１の構成上に、ＭＥＭＳ１１Ｂを配置した構造を有する。キャップ基板５０の接地用の接続部Ｐは、図４に示した構造と同様であってよい。これにより、キャップ基板５０Ｂが接地電位となる。ＭＥＭＳ１１Ｂの接地用電極１１ｄは、キャップ基板５０の導体層５４に接続されてもよい。このようにして、ＭＥＭＳが複数個積層された場合も、同様の接地構造を採用して、小型化を図ることができる。
【００４１】
次に、キャップ基板５０における絶縁層欠損部５８の形成方法について、図１４及び図１５を参照して説明する。
【００４２】
図１４は、トレンチにより電極５６が形成される場合の絶縁層欠損部５８の形成過程を示す図である。
【００４３】
絶縁層欠損部５８は、２つの電極５６間に電圧（ストレス）を印加することで、マイグレーションを起こして絶縁層５２を破壊させることで形成される。具体的には、図１４（Ａ）に示すように、２つの電極５６間に電圧（ストレス）を印加すると、図１４（Ｂ）に示すように、マイグレーションを起こして絶縁層５２に電極５６のメタル成分が浸透し、図１４（Ｃ）に示すように、絶縁層５２が破壊されて絶縁層欠損部５８が形成される。これにより、電極５６が電導層５４と導通する。
【００４４】
図１５は、表面電極として電極５６が形成される場合の絶縁層欠損部５８の形成過程を示す図である。
【００４５】
表面電極の場合も同様に、図１５（Ａ）に示すように、２つの電極５６間に電圧（ストレス）を印加すると、図１５（Ｂ）に示すように、マイグレーションを起こして絶縁層５２に電極５６のメタル成分が浸透し、図１５（Ｃ）に示すように、絶縁層５２が破壊されて絶縁層欠損部５８が形成される。これにより、電極５６が電導層５４と導通する。
【００４６】
例えば絶縁層５２がＳｉＯ２（絶縁破壊強度８ＭＶ／ｃｍ）のとき、膜厚０．５μｍ、８００Ｖ以上の電圧の印加で絶縁層５２が破壊され、絶縁層欠損部５８が形成される。尚、ＳｉＯ２の破壊耐圧例としては、膜厚１μｍのとき耐圧１６００Ｖ（電極５６間の膜厚合計２μｍ）、膜厚２μｍのとき耐圧３２００Ｖ（電極５６間の膜厚合計４μｍ）である。尚、絶縁層欠損部５８が意図通り形成されたことは、導通試験等により検査されてもよい。
【００４７】
次に、上述の各実施例におけるキャップ基板５０で採用できる電極構成等の各種バリエーションについて説明する。
【００４８】
図１６は、キャップ基板５０の電極５６のその他の配置例を示す上面図である。電極５６は、図１６に示すように、面内電位（本例では接地電位）の均一化のために、４つ設定されてもよい。当然ながら、電極５６は、３つや５つ以上設定されてもよい。
【００４９】
図１７は、電極構成の各種バリエーションを示す上面図である。図１７（Ａ）（図２（Ｃ）と同じ）に示す正方形の電極５６に対して、図１７（Ｂ）に示すように、電極間ストレスが伝わりやすくなるように（マイグレーションを起こしやすくなるように）幅を変化してもよい。また、図１７（Ｃ）及び図１７（Ｄ）に示すように、電界集中しショートしやすい構造（電極間の等電位線を密にする構造）となるように、相手側に向けて延在する凸状部位や先細部位を各電極５６に設定してもよい。例えば図１７（Ｃ）の場合は、細長い先端部５６ａを相手方の電極５６に近接させている。
【００５０】
図１８は、電極構成の各種バリエーションを示す断面図である。図１８（Ａ）（図２（Ｃ）と同じ）に示すトレンチによる電極５６に対して、図１８（Ｂ）に示すように、ショートしやすいように電極５６を絶縁層５２の表面上に引き出して相手側に向けて延在させてもよい。また、図１８（Ｃ）に示すように、ショートしやすいように電極５６のトレンチ構造を変化させ、相手側に向けて横方向に延在させてもよい。
【００５１】
図１９乃至図２１は、絶縁層欠損部５８の各種バリエーションを示す図であり、各図の（Ａ）は断面図を示し、各図の（Ｂ）は上面図を示す。
【００５２】
絶縁層欠損部５８は、電極５６間の合計膜厚が最も薄い部分から形成される。また、絶縁層欠損部５８は、図１９に示すように、絶縁層５２の内部（トレンチの側部）及び外部（表面）に形成されてもよい。また、絶縁層欠損部５８は、図２０に示すように、絶縁層５２の外部（表面）に形成されてもよい。また、絶縁層欠損部５８は、図２１に示すように、絶縁層５２の内部（トレンチの側部）に形成されてもよい。尚、図２１に示す例は、図１７（Ｄ）及び図１８（Ｃ）に示した構造に対応している。これらのいずれも場合も、電極５６は絶縁層欠損部５８を介して電導層５４に電気的に接続される。
【００５３】
図２２は、電極構成の更なる各種バリエーションを示す断面図である。電極５６は、図２（Ｂ）に示したような非貫通トレンチ構造でなくてもよく、例えば、図２２（Ａ）に示すように、貫通トレンチ構造であってもよいし、図２２（Ｂ）に示すように、表面電極構造であってもよい。
【００５４】
図２３は、絶縁層５２の各種バリエーションを示す断面図である。絶縁層５２は、図２３（Ａ）（図２（Ｂ）と同じ）に示すような表面側だけに設けられる以外にも、図２３（Ｂ）に示すように、側面や裏面に設けられてもよい。
【００５５】
図２４は、上述の各実施例による半導体装置１乃至４の製造方法の主要プロセスを示す図である。
【００５６】
ステップ１００では、電導層５４が絶縁層５２で被覆されたキャップ基板５０に、絶縁層５２側に電極５６を互いに離間させて形成する。これらの電極５６の構成は、例えば図１７や図１８等に示した構成であってよい。
【００５７】
ステップ１１０では、２つの電極５６間に電圧を印加することで、マイグレーションを起こして絶縁層５２を破壊させ、これにより、電極５６を電導層５４に導通させる。この方法は、図１４及び図１５等に示す方法であってよい。電導層５４に導通される電極５６は、典型的には、２つの電極５６のそれぞれであるが、原理上、電導層５４に導通される電極５６は、１つであってよい。この場合、当該電導層５４に導通される方の電極５６が接地される。
【００５８】
ステップ１２０では、キャップ基板５０を組み付け、キャップ基板５０によりＭＥＭＳ１１を覆う。これにより、ＭＥＭＳ１１のＭＥＭＳ可動部（センサ部）１１ａがキャップ基板５０により密閉される。
【００５９】
ステップ１３０では、電導層５４に導通された電極５６を接地電位に接続する。これにより、キャップ基板５０の電導層５４を接地電位に接続する。尚、電導層５４に導通された電極５６を接地電位に接続する方法は、図４や図１０等を参照して説明した方法であってよい。
【００６０】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【００６１】
例えば、上述の実施例では、好ましい実施例として、キャップ基板５０の電導層５４を接地電位に接続しているが、キャップ基板５０の電導層５４は、上述の接地構造を用いて、任意の電位に接続することができる。例えば、キャップ基板５０の電導層５４は、接地電位以外の低電位に接続してもよい。この場合も、キャップ基板５０全体が均一な等電位になることで、ＭＥＭＳ可動部（センサ部）１１ａの良好な動作を保証することができる。
【符号の説明】
【００６２】
１，２，３，４    半導体装置
１０，１０Ｂ，１０Ｃ，１０Ｄ    電子部品実装パッケージ
１１    ＭＥＭＳ
１１ａ    ＭＥＭＳ可動部
１１ｃ    グランド接続用電極
１１ｄ    接地用電極
１２    制御ＩＣチップ
１２ｃ    グランド接続用電極
１４    リードフレーム
１６    蓋部材
１７    パッケージ本体
３０    ワイヤ
３０ｃ    ワイヤ
３０ｄ    ＧＮＤ引出し配線
３２    ワイヤ
３４    ＧＮＤ引出し配線
３７    ワイヤ
５０    キャップ基板
５１    シール層
５２    絶縁層
５４    電導層
５６    電極
５８    絶縁層欠損部
【図２】
2011115925.tif 000003
【図４】
2011115925.tif 000004
【図７】
2011115925.tif 000005
【図８】
2011115925.tif 000006
【図１４】
2011115925.tif 000007
【図１５】
2011115925.tif 000008
【図１６】
2011115925.tif 000009
【図１７】
2011115925.tif 000010
【図１８】
2011115925.tif 000011
【図１９】
2011115925.tif 000012
【図２０】
2011115925.tif 000013
【図２１】
2011115925.tif 000014
【図２２】
2011115925.tif 000015
【図２３】
2011115925.tif 000016
【図２４】
2011115925.tif 000017
【図１】
2011115925.tif 000018
【図３】
2011115925.tif 000019
【図５】
2011115925.tif 000020
【図６】
2011115925.tif 000021
【図９】
2011115925.tif 000022
【図１０】
2011115925.tif 000023
【図１１】
2011115925.tif 000024
【図１２】
2011115925.tif 000025
【図１３】
2011115925.tif 000026