(57)【要約】【課題】コストや処理性能の制限が厳しい組込系コントローラへの組込みが容易で、ＣＰＵ処理性能に影響を与えないように故障解析用のログ収集を可能にしたモニタリング装置を有する組込系コントローラの提供。【解決手段】ＣＰＵを有する組込系コントローラにおいて、ＰＬＤ（Programmable Logic Device）で構成されたモニタリング装置を設けることにより、ＣＰＵに余計な負荷をかけないようにしながらＣＰＵの外部からＣＰＵのメモリへのリードアクセスの際のアドレスのログとＮＭＩ発生時の割込要因のログとのうち少なくとも一方、望ましくは両方をモニタリング装置に設けた履歴レジスタに蓄積する。【選択図】  図１
2011076295.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵと、メモリと、前記ＣＰＵが前記メモリにアクセスする際にアドレスを伝達するアドレスバスと、前記ＣＰＵが前記メモリにアクセスする際にデータを伝達するデータバスとを備えた組込系コントローラであって、
前記アドレスバスに接続され、ＰＬＤで構成されたモニタリング装置を有し、
前記モニタリング装置は、前記ＣＰＵが前記メモリへリードアクセスする際の前記アドレスをモニタリングするアドレスデコード部と、前記アドレスデコード部によって得られた前記アドレスのログを蓄積するアドレス履歴レジスタとを有することを特徴とする組込系コントローラ。
【請求項２】
前記モニタリング装置は、ＷＤＴによるＮＭＩに同期して、前記ＣＰＵを介さずに前記アドレス履歴レジスタに蓄積された前記アドレスのログを不揮発性メモリに退避させるアドレス履歴退避部を有することを特徴とする請求項１に記載の組込系コントローラ。
【請求項３】
前記アドレス履歴レジスタは、ＮＭＩが発生した段階で前記アドレスのログの蓄積を停止することを特徴とする請求項１または２に記載の組込系コントローラ。
【請求項４】
前記モニタリング装置は、ＮＭＩ発生時の割込要因のログを蓄積する割込要因履歴レジスタを有することを特徴とする請求項１から３の何れかに記載の組込系コントローラ。
【請求項５】
前記モニタリング装置は、ＷＤＴによるＮＭＩに同期して、前記ＣＰＵを介さずに前記割込要因履歴レジスタに蓄積された前記割込要因のログを不揮発性メモリに退避させる割込要因履歴退避部を有することを特徴とする請求項４に記載の組込系コントローラ。
【請求項６】
前記割込要因履歴レジスタは、ＮＭＩが発生した段階で前記アドレスのログの蓄積を停止することを特徴とする請求項４または５に記載の組込系コントローラ。
【請求項７】
ＣＰＵと、前記ＣＰＵにＮＭＩを出力するＮＭＩ生成部とを備えた組込系コントローラであって、
ＮＭＩ発生時の割込要因のログを蓄積する割込要因履歴レジスタを有することを特徴とする組込系コントローラ。
【請求項８】
ＷＤＴによるＮＭＩに同期して、前記ＣＰＵを介さずに前記割込要因履歴レジスタに蓄積された前記割込要因のログを不揮発性メモリに退避させる割込要因履歴退避部を有することを特徴とする請求項７に記載の組込系コントローラ。
【請求項９】
前記割込要因履歴レジスタは、ＮＭＩが発生した段階で前記アドレスのログの蓄積を停止することを特徴とする請求項７または８に記載の組込系コントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マンション／自社ビル／公官庁などの入退室管理システムなどに適用可能な組込系コントローラに関し、特に、故障要因解析のためのメモリへのアクセスログや割込要因ログの取得が可能なモニタリング装置を有する組込系コントローラに関する。
【背景技術】
【０００２】
マンション／自社ビル／公官庁などの入退室管理システムにおいて、ドアの施解錠制御や認証機器制御などを実施するコントローラとして、組込装置（組込系コントローラ）が多く使用されている。このようなコントローラは、ネットワーク上に複数接続されることが多く、また双方間の機器の生死監視機能をもっているのが一般的である。そして、コントローラのＲＡＳ機能としては、異常発生時の早期発見を目的とした生死監視機能や、メモリのべリファイチェック，データ信頼性の符合チェック機構などの整合性確認機能を有するものが殆どである。
【０００３】
また、ＲＡＳ機能の１つとして、コントローラが故障したときには、その原因を解析することが必要となる。ここで、組込マイコンやコントローラにおいて故障したときやデバッグ時の解析に関する技術としては、例えば特許文献１〜３などがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−３６０３号公報
【特許文献２】特開２００８−９６３２５号公報
【特許文献３】特開２００７−２６５２５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＲＡＳ機能を高性能にするには、高コスト化またＣＰＵの高機能化が求められることとなる。しかしながら、組込装置においては、コストや処理性能の制限があるため、組込装置毎にそれに見合ったＲＡＳ機能を取り入れる形となる。
【０００６】
一般的に、ＲＡＳ機能を取り入れる場合、データチェック補正機能／誤動作防止機能／故障解析機能などを製品の処理性能とコストへの影響を考慮して適用可能なものを選んで適用することとなるが、組込装置向けのＲＡＳ機能は、コストや処理性能の制限が厳しいため簡略化されるパターンが多く、データチェック補正機能／誤動作防止機能は組込装置毎に組み込むことはあるが、故障解析用の動作ログ取得は、組込装置毎ではなくシステム全体としてログを取得することが多く、機器の生死監視情報や機器故障時の前後の動作状況から推測する仕組みとなっている。このような場合、機器毎に不具合時の故障要因を解析するために必要な詳細な動作ログを取得するには、ソフトの処理シーケンスのパターン化やハードロジックの高性能化が必要で、処理性能への影響や、開発工数／費用にも影響を与える可能性がある。
【０００７】
したがって、処理性能の低い組込系コントローラへのＲＡＳ機能、特に故障解析機能の実装にあたっては、組込みが容易でＣＰＵ処理性能に影響を与えないような故障解析用のログ収集方法が必要となる。
【０００８】
本願発明は、このような背景でなされたものであり、本願発明の目的は、コストや処理性能の制限が厳しい組込系コントローラへの組込みが容易で、ＣＰＵ処理性能に影響を与えないように故障解析用のログ収集を可能にしたモニタリング装置を有する組込系コントローラを実現することである。
【０００９】
尚、上記した課題以外のその他の課題は、本願明細書全体の記載または図面から明らかにされる。
【課題を解決するための手段】
【００１０】
本発明の組込系コントローラでは、ＣＰＵを有する組込系コントローラにおいて、ＰＬＤ（Programmable Logic Device）で構成されたモニタリング装置を設けることにより、ＣＰＵに余計な負荷をかけないようにしながらＣＰＵの外部からＣＰＵのメモリへのリードアクセスの際のアドレスのログとＮＭＩ発生時の割込要因のログとのうち少なくとも一方、望ましくは両方をモニタリング装置に設けた履歴レジスタに蓄積する。
【００１１】
その際、不具合発生でリセットがかかってしまい蓄積されたログが消えたり読み出しできなくなってしまうのを防ぐため、ＷＤＴによるＮＭＩに同期して、ＣＰＵを介さずに履歴レジスタに蓄積されたログを不揮発性メモリ（ここではバッテリーバックアップされたＳＲＡＭなどの揮発性メモリも不揮発性メモリの一種に含む）に退避させることが望ましい。
【００１２】
また、ＮＭＩが発生した段階でアドレスのログや割込要因のログの蓄積を停止することが望ましい。
【００１３】
なお、不揮発メモリに退避されたログをダウンロードする方法としては、組込コントローラの起動が可能な場合は、ＣＰＵからメモリのダンプを実施し、起動が不可の場合は、サービスＣＰＵからシリアル通信でダウンロード可能なようにすることで、ログ収集機能の２重系を実現することが望ましい。
【００１４】
尚、上記した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、上記した構成以外の本発明の構成の例は、本願明細書全体の記載または図面から明らかにされる。
【発明の効果】
【００１５】
本発明による代表的な効果は、次の通りである。
【００１６】
本発明の故障解析用のログ蓄積機能によれば、ＣＰＵ側に余分な処理をさせることなく、ＣＰＵのメモリへのリードアクセスログや割込要因ログを取得することが可能となり、組込コントローラの性能への影響を最小限とすることが可能となる。また、実際のＣＰＵの動作ログを取得することができるため、異常発生時の動作状態を確認することが可能となる。
【００１７】
また、デバッグ時のみではなく通常稼動時にモニタリングすることが可能であり、さらにログの蓄積を行っているので、後から故障原因を解析するのが容易となる。
【００１８】
さらに、専用のＬＳＩの中に一体化してしまうのではなく、ＰＬＤで実現しているので、カスタマイズが容易であり、仕様変更にも対応しやすい。また、ＰＬＤで実現しているので、ＣＰＵやＬＳＩの外部からモニタリングできるため、ＣＰＵやＬＳＩの通常稼動時のメインの処理に負担を掛けることもない。
【００１９】
また、誤動作によって引き起こされたと考えられるＷＤＴリセット発生時には、不揮発性メモリにログ情報を退避することで、電源遮断後もログの収集が可能となる。なお、ログのダウンロード方法としては、組込コントローラの起動が可能な場合は、ＣＰＵからメモリのダンプを実施し、起動が不可の場合は、サービスＣＰＵからシリアル通信でダウンロード可能なようにすることで、ログ収集機能の２重系を実現することが可能となる。
【００２０】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００２１】
【図１】本発明の組込系コントローラのハードブロック図である。
【図２】本発明の組込系コントローラに使用するＰＬＤの機能ブロック図である。
【図３】本発明の組込系コントローラに使用するＰＬＤ内の履歴機能設定レジスタの仕様図である。
【図４】本発明の組込系コントローラに使用するＰＬＤ内のアドレス履歴レジスタの仕様図である。
【図５】本発明の故障解析用のログ収集機能のフロー図である。
【図６】本発明の組込系コントローラに使用するサービスＣＰＵとＰＬＤとの機能ブロック図である。
【図７】本発明の不揮発性メモリ内のログ情報の転送機能に関するフロー図である。
【図８】本発明の組込系コントローラが適用される入退室管理システムの一例を示す図である。
【発明を実施するための形態】
【００２２】
本発明の実施例を、図面を参照しながら説明する。尚、各図および各実施例において、同一又は類似の構成要素には同じ符号を付し、説明を省略する。
【実施例１】
【００２３】
図１は、本発明の組込系コントローラのハードブロック図である。図１の組込系コントローラは、メインＣＰＵ１０１をホストとして動作する。ここで、メモリは、ソフトのワークエリアとなる例えばＳＤＲＡＭで構成された主記憶メモリ１０２と、本発明で蓄積されたログを退避するのに用いられる例えばバッテリーバックアップされたＳＲＡＭなどで構成された不揮発性メモリ１０３と、プログラムや設定ファイルを格納した例えばフラッシュメモリなどで構成された不揮発性メモリ１０４とで構成されている。尚、本明細書では、バッテリーバックアップされたＳＲＡＭなどの揮発性メモリも不揮発性メモリの一種に含むものとする。
【００２４】
また、本発明の組込系コントローラは、外部通信インターフェースの制御ロジックや本発明のログ収集機能を有する例えばＦＰＧＡなどのＰＬＤ（Programmable Logic Device）１０５と、デバック用インターフェースとなるＲＳ２３２Ｃデバイス１０６と、外部通信インターフェースとなるシリアル通信のデバイスＵＡＲＴ１０７と、ＲＡＳ機能の目的で設けられたサービスＣＰＵ１０８と、サービスＣＰＵ１０８の起動モードを設定するディップスイッチ１０９が接続されている。
【００２５】
メインＣＰＵ１０１とＦＰＧＡとの間には、信号線１２１〜１２５，アドレスバス１２６，データバス１２７が設けられており、信号線１２１ではＩＲＬやＮＭＩ（Non-Maskable Interrupt）などの割込信号が、信号線１２２ではバス権要求（ＢＲＥＱ）が、信号線１２３ではリセット信号が、信号線１２４ではＷＤＴ（watchdog timer）クリア信号が、信号線１２５では各種バス制御信号（ＣＳ，ＷＲ，ＲＤ，ＢＥなど）が、それぞれ伝達される。信号線１２５，アドレスバス１２６，データバス１２７は、各種メモリである主記憶メモリ１０２，不揮発性メモリ１０３，不揮発性メモリ１０４にも接続されている。アドレスバス１２６は、メインＣＰＵ１０１が主記憶メモリ１０２等にアクセスする際にアドレスを伝達する。データバス１２７は、メインＣＰＵ１０１が主記憶メモリ１０２等にアクセスする際にデータを伝達する。
【００２６】
また、ＰＬＤ１０５とＲＳ２３２Ｃデバイス１０６との間は信号線１２８で接続されており、シリアル通信を行う。ＰＬＤ１０５とサービスＣＰＵ１０８との間は信号線１２９で接続されており、シリアル通信を行う。サービスＣＰＵとディップスイッチ１０９との間は信号線１３０で接続されている。ＰＬＤ１０５とＵＡＲＴ１０７との間はアドレスバス１３１，データバス１３２，制御信号を伝達する信号線１３３で接続されている。
【００２７】
図２は、本発明の組込系コントローラに使用するＰＬＤの機能ブロック図である。本発明のＰＬＤ１０５の内部ロジックの構成は、図２に示すようになっている。このＰＬＤ１０５によって、本発明のモニタリング装置が構成されている。
【００２８】
まず、主記憶メモリ１０２となるＳＤＲＡＭへのアクセスのモニタリングに関するところでは、ＰＬＤ１０５は、アドレスバス１２６と信号線１２５の各種バス制御信号（ＣＳ，ＲＤなど）をモニタしメインＣＰＵ１０１の主記憶メモリ１０２へのアクセスを監視するアドレスデコード部２０１と、アドレスデコード部２０１から得られた主記憶メモリ１０２へのリードアクセスを検知した際のアドレス値を格納するアドレス履歴レジスタ２０４とを有する。これによって、メインＣＰＵ１０１が主記憶メモリ１０２へリードアクセスする際のアドレスをモニタリングしてアドレスのログを蓄積することが可能となる。
【００２９】
また、ＰＬＤ１０５は、メインＣＰＵ１０１に対し割込信号を生成する割込要因レジスタ２０３と、ＮＭＩ発生時の割込要因レジスタ２０３の内容を退避して、割込要因のログとして蓄積する割込要因履歴レジスタ２０５とを有している。これによって、ＮＭＩ発生時の割込要因のログを蓄積することが可能となる。
【００３０】
また、ＰＬＤ１０５に設けられた履歴機能設定レジスタ２０２は、図３に示すように、アドレス履歴レジスタ２０４の機能を有効／無効に設定可能な１bitの設定値３０１と、割込要因履歴レジスタ２０５の機能を有効／無効に設定可能な１bitの設定値３０２と、後述するログデータの不揮発性メモリ１０３への退避時の開始アドレスの設定が可能な３０bitの設定値３０３を有する履歴機能設定レジスタ２０２を有する。例えば、設定値３０１，３０２が１の場合はログの記録機能が有効、０の場合は機能が無効化される。
【００３１】
また、ＰＬＤ１０５は、誤動作検知用のＷＤＴ機能部２０６と、各種リセット信号によりＮＭＩを生成するＮＭＩ生成部２０７と、メインＣＰＵ１０１をリセットさせるＣＰＵリセット部２０８と、リセット発生時に何の要因でリセットしたのかが分かるリセット要因レジスタ２１０とを有している。尚、ＮＭＩ発生部２０７には、例えば電圧降下やプッシュボタンやソフトリセットなどによる各種リセット信号が信号線２１４を介して入力される。また、ＣＰＵリセット部２０８は、ＮＭＩが入力されると、信号線１２３を介してメインＣＰＵ１０１にリセット信号を出力する。
【００３２】
また、ＰＬＤ１０５は、誤動作が発生したと考えられるＷＤＴ検知時に、アドレス履歴レジスタ２０４と割込要因履歴レジスタ２０５の内容を不揮発性メモリ１０３にバックアップさせるため、バックアップデータを生成する履歴退避データ生成部２０９と、不揮発性メモリ１０３への書き込みを実施するためのバス制御を行う履歴退避制御部２１１とを有する。尚、履歴退避データ生成部２０９と、履歴退避制御部２１１とにより、アドレス／割込要因履歴退避部２１３を構成しており、ＷＤＴによるＮＭＩに同期して、メインＣＰＵ１０１を介さずにアドレス履歴レジスタ２０４に蓄積されたアドレスのログと、割込要因履歴レジスタ２０５に蓄積された割込要因のログとを、履歴データ２１２として不揮発性メモリ１０３に退避させることが可能となる。履歴退避制御部２１１は、不揮発性メモリ１０３への書き込みが終了したとき、書き込み終了タイミング信号をＣＰＵリセット部２０８に出力する。
【００３３】
尚、ＷＤＴ機能部２０６は、ＷＤＴ信号をＮＭＩ生成部２０７と履歴退避データ生成部２０９とに出力しており、ＮＭＩ生成部２０７は、前述した各種リセット信号の場合と同様に、ＷＤＴ信号を受けたときにもＮＭＩを生成する。このＮＭＩ信号は、信号線１２１を介してメインＣＰＵ１０１に入力されるとともに、履歴機能設定レジスタ２０２，アドレス履歴レジスタ２０４，割込要因履歴レジスタ２０５に入力される。履歴機能設定レジスタ２０２は、ＮＭＩ信号が入力されたとき、設定値３０１，３０２がそれぞれ無効の設定値に書き換えられる。アドレス履歴レジスタ２０４および割込要因履歴レジスタ２０５は、ＮＭＩ信号が入力されたとき、それぞれアドレスのログの蓄積と割込要因のログの蓄積を停止する。これによって、不必要にログが上書きや消去されるのを防止している。
【００３４】
図４は、本発明の組込系コントローラに使用するＰＬＤ内のアドレス履歴レジスタの仕様図である。図４に示すように、アドレス履歴レジスタ２０４は、複数のレジスタ４０１〜４２０を有しており、最新のアドレス値が最上位レジスタ４０１に格納され、以前あったものは、１レジスタずつ下位にシフトされ、最下位レジスタ４２０の最古のアドレス値は、新規ログが追加されるごとに破棄される構成となっている。
【００３５】
図５は、本発明の故障解析用のログ収集機能のフロー図である。本発明の故障解析用のログ収集機能は、図５に示すようなフロー図に従い動作する。
【００３６】
まず、組込系コントローラである装置のリセットが解除され起動し始めると（Ｓ１０１）、メインＣＰＵ１０１がＯＳ／ミドル／ＡＰなど一連のソフトをプログラム保存用メモリであるフラッシュメモリなどの不揮発性メモリ１０４から、ワークメモリであるＳＤＲＡＭなどで構成された主記憶メモリ１０２に展開し、それ以降は主記憶メモリ１０２上でソフトが動作する（Ｓ１０２）。その後、アドレス履歴レジスタ２０４と割込要因履歴レジスタ２０５の機能を有効化するため、ＰＬＤ１０５内の履歴機能設定レジスタ２０２の設定値３０１，３０２を有効化のフラグに書き換えるとともに、設定値３０３に退避開始のアドレス値を設定する。その際に、アドレス履歴レジスタ２０４と割込要因履歴レジスタ２０５の中にある旧データはクリアされる（Ｓ１０３）。
【００３７】
その後は、主記憶メモリ１０２のリードアクセス毎に、そのアドレス値をアドレス履歴レジスタ２０４に格納する（Ｓ１０４）。その後、リセットの前兆となるＮＭＩ信号が発生した場合（Ｓ１０５）、履歴機能設定レジスタ２０２の設定値３０１，３０２を無効化のフラグに自動的に切替え、それと同時に割込要因レジスタの値を割込要因履歴レジスタに退避し、アドレス履歴レジスタ２０４と割込要因履歴レジスタ２０５はログの蓄積を停止する（Ｓ１０６）。
【００３８】
また、このＮＭＩ発生要因が、ＰＬＤ１０５内に組み込まれているＷＤＴ機能部２０６によるものかを判断し（Ｓ１０７）、ＷＤＴによるＮＭＩだった場合、アドレス履歴レジスタ２０４と割込要因履歴レジスタ２０５の値を不揮発性メモリ１０３に退避格納するため、まず、メインＣＰＵ１０１にバス権を解放してもらうため、ＢＲＥＱ信号を「Ｌ」に遷移させ、信号線１２２を介してバス権要求を行う（Ｓ１０８）。その後、履歴退避データ生成部２０９によって、アドレス履歴レジスタ２０４と割込要因履歴レジスタ２０５の値を合成し、不揮発性メモリ１０３への書き込み用の履歴退避データを生成する（Ｓ１０９）。生成後、履歴退避制御部２１１により、そのデータを、履歴機能設定レジスタ２０２の設定値３０３に設定されている退避アドレスに信号線１２５，アドレスバス１２６，データバス１２７を使用して書き込みを実施し（Ｓ１１０）、ＣＰＵリセット部２０８によりＣＰＵリセットを実行し（Ｓ１１１）、装置起動のモードに遷移する（Ｓ１０１）。
【００３９】
尚、Ｓ１０７において、ＮＭＩ発生要因がＷＤＴによるものではないと判断されたときは、ＣＰＵリセット部２０８により通常のリセットが行われ（Ｓ１１２）、データの退避を行うことなく装置起動のモードに遷移する（Ｓ１０１）。この場合、Ｓ１０２およびＳ１０３のステップでアドレスのログと割込要因のログがクリアされてしまうが、ログ情報の解析が必要なのは誤動作が発生したと考えられるＷＤＴ検知時であるため、クリアされても問題はない。
【００４０】
次に、不揮発性メモリ１０３に退避されたログ情報を取得する方法について説明する。不揮発性メモリ１０３に退避されたログ情報を取得する場合、装置が正常に起動する（メインＣＰＵ１０１、各種メモリ関係が正常である）場合は問題ないが、装置が正常に起動しない場合はメインＣＰＵ１０１を介して読み出すことができなくなってしまう。そこで、本発明では、図６に示すように、サービスＣＰＵ１０８とＰＬＤ１０５とを使用してデータ転送を実施できるようにした。
【００４１】
図６は、本発明の組込系コントローラに使用するサービスＣＰＵとＰＬＤとの機能ブロック図である。尚、図６において、図１で既に説明した構成要素には同じ符号を付してある。本発明の不揮発性メモリ１０３内のログ情報を転送する機構は、図６のハード構成図に示すように、サービスＣＰＵ１０８をホストとして動作する。サービスＣＰＵ１０８には、起動モードを設定するディップスイッチ１０９と、ＰＬＤ１０５とが接続されている。ＰＬＤ１０５内には、サービスＣＰＵ１０８との間の通信インターフェースとなるＳＣＩ３０４と、不揮発性メモリ１０３から履歴データを転送するための履歴データリード機能部３０６と、読み出された履歴データをシリアル用に変換するパラレル／シリアル変換部３０５と、変換されたシリアルデータをデバック用のＲＳ２３２Ｃデバイス１０６に送信するためのシリアル通信ポート３０７とを有している。
【００４２】
図７は、本発明の不揮発性メモリ内のログ情報の転送機能に関するフロー図である。不揮発性メモリ１０３内のログ情報の転送シーケンスは、図７に示すようなフロー図に従い動作する。
【００４３】
まず、装置のリセットが解除されサービスＣＰＵ１０８による起動が開始されると（Ｓ２０１）、サービスＣＰＵ１０８は、どのモードのソフトで動作するかディップスイッチ１０９の状態を取得して決定する（Ｓ２０２，Ｓ２０３）。このモードが「通常起動モード」だった場合、通常モードで起動を行う（Ｓ２０８）。また、このモードが「履歴情報転送モード」だった場合、サービスＣＰＵ１０８は、不揮発性メモリ１０３のログが格納されている先頭番地のアドレスと開始コマンドとをシリアルデータでＰＬＤ１０５に送信し、ログ情報の転送命令を実行させる（Ｓ２０４）。その後、ＰＬＤ１０５が指定された不揮発性メモリ１０３のアドレスにアクセスし、ログ情報のデータをリードする（Ｓ２０５）。リードしたデータは、ＰＬＤ１０５内のパラレル／シリアル変換部３０５でシリアル用のデータに変換され（Ｓ２０６）、ログ情報が順次シリアルデータで、デバック用ＲＳ２３２Ｃデバイス１０６にシリアル通信ポート３０７を介して出力される（Ｓ２０７）。これによって、不揮発性メモリ１０３に退避された履歴データをＰＣなどで受信し解析を実施することが可能となる。
【００４４】
図８は、本発明の組込系コントローラが適用される入退室管理システムの一例を示す図である。制御装置８０１は、図１で説明したようなメインＣＰＵ１０１やＰＬＤ１０５を備えたログ蓄積機能を有する本発明の組込系コントローラである。制御装置８０１には、認証端末８０２が接続されており、認証端末８０２には、電気錠を有する扉８０３が接続されている。そして、利用者が認証媒体を認証端末８０２にかざして認証を行い、電気錠の施錠，解錠を制御する。制御装置８０１は、認証端末８０２の制御を行う。
【００４５】
例えば、本発明の組込系コントローラを入退室管理システムに適用した場合、不特定多数の方が利用することもあり、不具合発生時には、システム利用上の問題で発生しているのか、施工上の問題か、それともロジック設計上の不備で発生しているのか、故障要因の切り分けが重要となる。そのため、その要因切り分けのためにもコントローラの動作情報を正確に把握し、迅速な解析をする必要もあることから、本発明のログ蓄積機能の有効活用が見込める。
【００４６】
尚、本発明は、入退室管理システムに限られず、組込系コントローラを用いるシステムであれば他のシステムにも適用が可能である。
【００４７】
以上説明してきた本発明の概要を簡単にまとめると次の通りである。すなわち、組込系コントローラの動作シーケンスとして、メインＣＰＵ１０１が命令を実行する最初の段階で、命令コードを主記憶メモリ１０２から読み出し、メインＣＰＵ１０１の内部のレジスタに転送し命令を実行する。つまり、組込系コントローラの動作シーケンスは、主記憶メモリ１０２へのアクセス履歴を把握すれば解析可能となる。そのため、主記憶メモリ１０２へのアクセスログを保存する機能を設けた。その手法として、メインＣＰＵ１０１と主記憶メモリ１０２との間のバスラインをモニタするＰＬＤ１０５を設け、主記憶メモリ１０２のリードアクセス時のアドレスをＰＬＤ１０５のアドレス履歴レジスタ２０４に格納する。このアドレスのログ蓄積機能は、装置起動時にＯＳにて本機能を有効化した時から蓄積が開始され、ＮＭＩ発生時にアドレス蓄積を停止する。また、ＮＭＩ発生時には、その際のメインＣＰＵ１０１への割込信号の状態も割込要因履歴レジスタ２０５に蓄積するようにし、ＮＭＩ発生要因を、その際の割込状態とアドレスから判断できるようにする。なお、ＮＭＩ発生要因がＷＤＴリセットによるものだった場合、装置が異常状態になったものと判断し、履歴レジスタ（アドレス履歴レジスタ２０４と割込要因履歴レジスタ２０５）に格納されているアドレスのログと割込要因のログをバックアップ用の不揮発性メモリ１０３の所定のエリアに書き込みを実施し、電源が切断されても履歴保存できる仕組みを構築する。実際に故障解析を実施する場合は、メインＣＰＵ１０１が正常に動作し装置起動が可能な場合は、メインＣＰＵ１０１からＰＬＤ１０５の履歴レジスタもしくはバックアップ用の不揮発性メモリ１０３のデータを参照し、ＮＭＩ発生直前のアドレスからプログラムのアドレスを逆アセンブルし、動作状況を追うことが可能となる。また、割込要因状態からも、なんの処理を実施している時なのか想定することができる。装置起動が不可の場合は、サービスＣＰＵ１０８がマスタとなるモードで起動し直し、サービスＣＰＵ１０８からＰＬＤ１０５にログデータを出力するよう、シリアル通信でコマンドを発行し、外部にもシリアル通信経由でバイナリデータを出力するようにして、ログ収集機能の２重化による信頼性向上を可能とした。
【００４８】
以上、本発明を実施例を用いて説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いても良い。
【符号の説明】
【００４９】
１０１  メインＣＰＵ
１０２  主記憶メモリ（ＳＤＲＡＭ）
１０３  不揮発性メモリ（ＳＲＡＭ）
１０４  不揮発性メモリ（フラッシュメモリ）
１０５  ＰＬＤ（ＦＰＧＡ）
１０６  ＲＳ２３２Ｃデバイス
１０７  ＵＡＲＴ
１０８  サービスＣＰＵ
１０９  ディップスイッチ
１２１〜１２５，１２８〜１３０，１３３，２１４  信号線
１２６，１３１  アドレスバス
１２７，１３２  データバス
２０１  アドレスデコード部
２０２  履歴機能設定レジスタ
２０３  割込要因レジスタ
２０４  アドレス履歴レジスタ
２０５  割込要因履歴レジスタ
２０６  ＷＤＴ機能部
２０７  ＮＭＩ生成部
２０８  ＣＰＵリセット部
２０９  履歴退避データ生成部
２１０  リセット要因レジスタ
２１１  履歴退避制御部
２１２  履歴データ
２１３  アドレス／割込要因履歴退避部
３０１〜３０３  設定値
３０４  ＳＣＩ
３０５  パラレル／シリアル変換部
３０６  履歴データリード機能部
３０７  シリアル通信ポート
４０１〜４２０  レジスタ
８０１  制御装置
８０２  認証端末
８０３  扉
【図１】
2011076295.tif 000003
【図２】
2011076295.tif 000004
【図３】
2011076295.tif 000005
【図４】
2011076295.tif 000006
【図５】
2011076295.tif 000007
【図６】
2011076295.tif 000008
【図７】
2011076295.tif 000009
【図８】
2011076295.tif 000010