(57)【要約】【課題】半導体装置において、ＴＦＴを介して容量性素子にデータ電圧を確実に印加する。【解決手段】半導体装置は、容量性素子（７０）とデータ線（５０）との間に接続された第１のトランジスター（３１）と、第１のトランジスターと容量性素子との間に接続された第２のトランジスター（３２）と、容量性素子にデータ電圧を印加する際、第１及び第２のトランジスターの両方がオン状態となるように、且つ、該両方がオン状態となるタイミングよりも後に第２のトランジスターが一旦オフ状態となった後に再びオン状態となるように、且つ、第２のトランジスターが一旦オフ状態となるタイミングと同時、又は該タイミングよりも後であって第２のトランジスターが再びオン状態となるタイミングよりも前に、第１のトランジスターがオフ状態となるように、第１及び第２のトランジスターを駆動する駆動手段（１１０）とを備える。【選択図】図４
2011154097.tif 000002
【特許請求の範囲】
【請求項１】
容量性素子と、
該容量性素子に印加すべきデータ電圧が印加されるデータ線と、
前記容量性素子と前記データ線との間に電気的に接続された第１のトランジスターと、
該第１のトランジスターと前記容量性素子との間に電気的に接続された第２のトランジスターと、
前記容量性素子に前記データ電圧を印加する際、前記第１及び第２のトランジスターの両方がオン状態となるように、且つ、該両方がオン状態となるタイミングよりも後に前記第２のトランジスターが一旦オフ状態となった後に再びオン状態となるように、且つ、前記一旦オフ状態となるタイミングと同時、又は該タイミングよりも後であって前記再びオン状態となるタイミングよりも前に、前記第１のトランジスターがオフ状態となるように、前記第１及び第２のトランジスターを駆動する駆動手段と
を備えることを特徴とする半導体装置。
【請求項２】
前記駆動手段は、前記一旦オフ状態となるタイミングと同時よりも後であって前記再びオン状態となるタイミングよりも前に、前記第１のトランジスターがオフ状態となるように、前記第１のトランジスターを駆動することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記駆動手段は、前記一旦オフ状態となるタイミングと同時に前記第１のトランジスターがオフ状態となるように、前記第１のトランジスターを駆動することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記データ電圧は、前記両方がオン状態となるタイミングから前記第１のトランジスターがオフ状態となるタイミングまで一定であることを特徴とする請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記容量性素子、前記第１及び第２のトランジスターは、基板上にｎ行×ｍ列（但しｍ及びｎは自然数）のマトリクス状にそれぞれ設けられ、
前記データ線は、前記列毎に１本ずつ設けられ、
前記駆動手段は、前記行毎に、前記第１のトランジスターのゲートに電気的に接続された第１のゲート線と、前記第２のトランジスターのゲートに電気的に接続された第２のゲート線とを有する
ことを特徴とする請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
前記容量性素子は、容量、トランジスター、液晶素子、有機エレクトロルミネッセンス素子又は電気泳動素子であることを特徴とする請求項１から５のいずれか一項に記載の半導体装置。
【請求項７】
容量性素子と、該容量性素子に印加すべきデータ電圧が印加されるデータ線と、前記容量性素子と前記データ線との間に電気的に接続された第１のトランジスターと、該第１のトランジスターと前記容量性素子との間に電気的に接続された第２のトランジスターとを備える半導体装置を駆動する半導体装置の駆動方法であって、
前記容量性素子に前記データ電圧を印加する際、
前記第１及び第２のトランジスターの両方がオン状態となるように、前記第１及び第２のトランジスターを駆動する第１工程と、
前記両方がオン状態となるタイミングよりも後に前記第２のトランジスターが一旦オフ状態となるように、前記第１及び第２のトランジスターを駆動する第２工程と、
前記一旦オフ状態となった後に前記第２のトランジスターが再びオン状態となるように、前記第１及び第２のトランジスターを駆動する第３工程と、
前記一旦オフ状態となるタイミングと同時、又は該タイミングよりも後であって前記再びオン状態となるタイミングよりも前に、前記第１のトランジスターがオフ状態となるように、前記第１及び第２のトランジスターを駆動する第４工程と
を含むことを特徴とする半導体装置の駆動方法。
【請求項８】
請求項１から６のいずれか一項に記載の半導体装置を備えることを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその駆動方法、電気光学装置並びに電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の半導体装置の一例としてアクティブマトリクス駆動方式の液晶装置がある。このような液晶装置は、基板上の画素毎に画素電極が配置されると共に、この画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング素子としてのＴＦＴ（Thin Film Transistor）が作り込まれ、アクティブマトリクス駆動可能に構成される。
【０００３】
このような液晶装置では、画素スイッチング素子としてのＴＦＴのゲートとドレインとの間或いはゲートとソースとの間の寄生容量に起因してフィードスルー電圧（或いは「突き抜け電圧」とも呼ばれる)が発生し、容量性素子である液晶素子に、印加すべきデータ電圧を十分に印加することができないおそれがあるという技術的問題点がある。
【０００４】
そこで、例えば特許文献１では、画素毎に主ＴＦＴと、主ＴＦＴよりもサイズが大きい副ＴＦＴとを設け、副ＴＦＴを介して画素電極に電圧が供給された後に、主ＴＦＴを介して画素電極に電圧が供給されるように構成することで、主ＴＦＴの寄生容量を低減する技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３６５６１７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した特許文献１に開示された技術によれば、ＴＦＴの製造バラツキに伴う寄生容量のバラツキを低減することが困難であり、フィードスルー電圧のバラツキを低減できないおそれがあるという技術的問題点がある。このため、容量性素子である液晶素子にデータ電圧を十分に印加することができないおそれがある。
【０００７】
本発明は、例えば上述した問題点に鑑みなされたものであり、ＴＦＴを介して容量性素子にデータ電圧をより確実に印加することが可能な半導体装置及びその駆動方法、このような半導体装置を備える電気光学装置並びに電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は上記課題を解決するために、容量性素子と、該容量性素子に印加すべきデータ電圧が印加されるデータ線と、前記容量性素子と前記データ線との間に電気的に接続された第１のトランジスターと、該第１のトランジスターと前記容量性素子との間に電気的に接続された第２のトランジスターと、前記容量性素子に前記データ電圧を印加する際、前記第１及び第２のトランジスターの両方がオン状態となるように、且つ、該両方がオン状態となるタイミングよりも後に前記第２のトランジスターが一旦オフ状態となった後に再びオン状態となるように、且つ、前記一旦オフ状態となるタイミングと同時、又は該タイミングよりも後であって前記再びオン状態となるタイミングよりも前に、前記第１のトランジスターがオフ状態となるように、前記第１及び第２のトランジスターを駆動する駆動手段とを備える。
【０００９】
本発明の半導体装置によれば、例えばコンデンサー、トランジスター、液晶素子、有機エレクトロルミネッセンス素子（有機ＥＬ（Electro-Luminescence）素子）、電気泳動素子等である容量性素子（即ち、容量性を有する素子）とデータ線との間に、互いに直列接続された第１及び第２のトランジスターが設けられている。第１のトランジスターのソースはデータ線に電気的に接続されており、第１のトランジスターのドレインは第２のトランジスターのソースに電気的に接続されており、第２のトランジスターのドレインは容量性素子（より具体的には、容量性素子を構成する一対の容量電極のうち一方の容量電極）に電気的に接続されている。第１及び第２のトランジスターは駆動手段によって駆動される。典型的には、第１のトランジスターのゲートは駆動手段の一部を構成する第１のゲート線に電気的に接続されており、第２のトランジスターのゲートは駆動手段の一部を構成する第２のゲート線に電気的に接続されている。駆動手段の一部を構成するゲート線駆動回路（或いは行駆動回路）から、第１のゲート線を介して第１のトランジスターのゲートに第１のゲート信号が供給されることで、第１のトランジスターのオン状態とオフ状態とが切り替えられ、第２のゲート線を介して第２のトランジスターのゲートに第２のゲート信号が供給されることで、第２のトランジスターのオン状態とオフ状態とが切り替えられる。本発明の半導体装置の動作時には、データ線には、容量性素子に印加すべきデータ電圧が例えば駆動手段の一部を構成するデータ線駆動回路（或いは列駆動回路）から印加され、該データ線から第１及び第２のトランジスターを介して容量性素子にデータ電圧が印加される。
【００１０】
本発明では特に、駆動手段は、容量性素子にデータ電圧を印加する際、第１及び第２のトランジスターの両方がオン状態となるように、且つ、該両方がオン状態となるタイミングよりも後に第２のトランジスターが一旦オフ状態となった後に再びオン状態となるように、且つ、第２のトランジスターが一旦オフ状態となるタイミングと同時、又は該タイミングよりも後であって第２のトランジスターが再びオン状態となるタイミングよりも前に、第１のトランジスターがオフ状態となるように、第１及び第２のトランジスターを駆動する。即ち、本発明では、容量性素子にデータ電圧が印加される際、先ず、第１及び第２のトランジスターの両方が駆動手段によってオン状態にされる。これにより、オン状態とされた第１及び第２のトランジスターを介してデータ線から容量性素子にデータ電圧が供給される。次に、第２のトランジスターが駆動手段によって一旦オフ状態にされる。この際、第１のトランジスターは、駆動手段によって、オン状態で維持される又は第２のトンランジスターが一旦オフ状態にされるのと同時にオフ状態にされる。ここで、第２のトランジスターが一旦オフ状態となることにより、第２のトランジスターのゲートとドレインとの間の寄生容量に起因してフィードスルー電圧が発生し、容量性素子に印加された電圧が低下してしまうおそれがある（即ち、容量性素子に印加される電圧が、当該容量性素子に印加すべきデータ電圧に対してフィードスルー電圧分だけ低くなってしまうおそれがある）。しかしながら、本発明によれば、第２のトランジスターは、駆動手段によって、一旦オフ状態にされた後に再びオン状態にされる。尚、第２のトランジスターが駆動手段によって再びオン状態にされる際には、第１のトランジスターは駆動手段によってオフ状態にされている。よって、一旦オフ状態にされた第２のトランジスターとオフ状態にされた第１のトランジスターとの間に蓄積されている電荷を、オン状態にされた第２のトランジスターを介して容量性素子に供給することができ、容量性素子に印加される電圧を高めることができる（即ち、容量性素子に印加される電圧を、データ電圧に近づける又は殆ど或いは完全に一致させることができる）。
【００１１】
従って、本発明の半導体装置によれば、データ線から第１及び第２のトランジスターを介して容量性素子にデータ電圧をより確実に印加することができる。
【００１２】
本発明の半導体装置の一態様では、前記駆動手段は、前記一旦オフ状態となるタイミングと同時よりも後であって前記再びオン状態となるタイミングよりも前に、前記第１のトランジスターがオフ状態となるように、前記第１のトランジスターを駆動する。
【００１３】
この態様によれば、駆動手段によって第２のトランジスターが一旦オフ状態にされると共に第１のトランジスターがオン状態で維持されている期間中、オン状態にされた第１のトランジスターを介してデータ線からデータ電圧を、一旦オフ状態にされた第２のトランジスターのソース側（即ち、第１のトランジスターと第２のトランジスターとの間）に供給することができる。よって、第２のトランジスターが駆動手段によって再びオン状態とされた際、第２のトランジスターのソース側に蓄積されている電荷を、オン状態とされた第２のトランジスターを介して容量性素子に供給することができ、容量性素子に印加される電圧をより確実に高めることができる。
【００１４】
本発明の半導体装置の他の態様では、前記駆動手段は、前記一旦オフ状態となるタイミングと同時に前記第１のトランジスターがオフ状態となるように、前記第１のトランジスターを駆動する。
【００１５】
この態様によれば、例えば、駆動手段が、第２のトランジスターが一旦オフ状態となるタイミングと同時よりも後であって第２のトランジスターが再びオン状態となるタイミングよりも前に、第１のトランジスターがオフ状態となるように、第１のトランジスターを駆動する場合と比較して、第１及び第２のトランジスターを駆動する駆動シーケンスを簡略化することができ、容量性素子にデータ電圧を印加する速度を高めることが可能となる。
【００１６】
本発明の半導体装置の他の態様では、前記データ電圧は、前記両方がオン状態となるタイミングから前記第１のトランジスターがオフ状態となるタイミングまで一定である。
【００１７】
この態様によれば、第１及び第２のトランジスターの両方がオン状態となるタイミングから第１のトランジスターがオフ状態となるタイミングまでの期間中、オン状態とされた第１のトランジスターを介して第２のトランジスターのソース側にデータ電圧を供給することができる。
【００１８】
本発明の半導体装置の他の態様では、前記容量性素子、前記第１及び第２のトランジスターは、基板上にｎ行×ｍ列（但しｍ及びｎは自然数）のマトリクス状にそれぞれ設けられ、前記データ線は、前記列毎に１本ずつ設けられ、前記駆動手段は、前記行毎に、前記第１のトランジスターのゲートに電気的に接続された第１のゲート線と、前記第２のトランジスターのゲートに電気的に接続された第２のゲート線とを有する。
【００１９】
この態様によれば、基板上にマトリクス状に配列された複数の容量性素子を順次選択するマトリクス装置を実現することが可能となる。ここで、本態様によれば、複数の第１及び第２のトランジスターの寄生容量が製造バラツキに伴ってばらついたとしても、データ線から第１及び第２のトランジスターを介して容量性素子にデータ電圧をより確実に印加することができる。
【００２０】
本発明の半導体装置の他の態様では、前記容量性素子は、容量、トランジスター、液晶素子、有機エレクトロルミネッセンス素子又は電気泳動素子である。
【００２１】
この態様によれば、アクティブマトリクス駆動方式の表示装置（即ち、液晶装置、有機ＥＬ装置又は電気泳動装置）を実現することができる。ここで、本態様によれば、第１及び第２のトランジスターの寄生容量が製造バラツキに伴ってばらついたとしても、データ線から第１及び第２のトランジスターを介して容量性素子にデータ電圧をより確実に印加することができるので、例えば所謂「焼き付き」などの表示斑を低減或いは防止することができる。
【００２２】
本発明に係る半導体装置の駆動方法は上記課題を解決するために、容量性素子と、該容量性素子に印加すべきデータ電圧が印加されるデータ線と、前記容量性素子と前記データ線との間に電気的に接続された第１のトランジスターと、該第１のトランジスターと前記容量性素子との間に電気的に接続された第２のトランジスターとを備える半導体装置を駆動する半導体装置の駆動方法であって、前記容量性素子に前記データ電圧を印加する際、前記第１及び第２のトランジスターの両方がオン状態となるように、前記第１及び第２のトランジスターを駆動する第１工程と、前記両方がオン状態となるタイミングよりも後に前記第２のトランジスターが一旦オフ状態となるように、前記第１及び第２のトランジスターを駆動する第２工程と、前記一旦オフ状態となった後に前記第２のトランジスターが再びオン状態となるように、前記第１及び第２のトランジスターを駆動する第３工程と、前記一旦オフ状態となるタイミングと同時、又は該タイミングよりも後であって前記再びオン状態となるタイミングよりも前に、前記第１のトランジスターがオフ状態となるように、前記第１及び第２のトランジスターを駆動する第４工程とを含む。
【００２３】
本発明に係る半導体装置の駆動方法によれば、上述した本発明の半導体装置と同様に、データ線から第１及び第２のトランジスターを介して容量性素子にデータ電圧をより確実に印加することができる。
【００２４】
尚、上述した本発明の半導体装置に係る各種態様と同様の各種態様を、本発明に係る半導体装置の駆動方法にも適宜適用可能である。
【００２５】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の半導体装置（但し、その各種態様を含む）を備える。
【００２６】
本発明の電気光学装置によれば、上述した本発明の半導体装置を備えるので、高品位な表示を行うことが可能な、液晶装置、有機ＥＬ装置、電気泳動装置等の各種表示装置を実現できる。
【００２７】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。
【００２８】
本発明の電子機器によれば、上述した本発明の電気光学装置を備えるので、高品位な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、携帯用オーディオ機器、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル、腕時計、電子ペーパー、電子ノートなどの各種電子機器を実現できる。
【００２９】
本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。
【図面の簡単な説明】
【００３０】
【図１】第１実施形態に係る半導体装置の構成を示すブロック図である。
【図２】第１実施形態に係る半導体装置の単位回路の等価回路図である。
【図３】第１実施形態に係る半導体装置の動作を説明するためのタイミングチャート（その１）である。
【図４】第１実施形態に係る半導体装置の動作を説明するためのタイミングチャート（その２）である。
【図５】第１実施形態に係る半導体装置の動作を説明するための模式図（その１）である。
【図６】第１実施形態に係る半導体装置の動作を説明するための模式図（その２）である。
【図７】第１実施形態に係る半導体装置の動作を説明するための模式図（その３）である。
【図８】第１実施形態に係る半導体装置の動作を説明するための模式図（その４）である。
【図９】第１変形例に係る半導体装置の単位回路を示すブロック図である。
【図１０】第２変形例に係る半導体装置の単位回路を示すブロック図である。
【図１１】第３変形例に係る半導体装置の単位回路を示すブロック図である。
【図１２】第２実施形態に係る半導体装置の動作を説明するためのタイミングチャート（その１）である。
【図１３】第２実施形態に係る半導体装置の動作を説明するためのタイミングチャート（その２）である。
【図１４】第２実施形態に係る半導体装置の動作を説明するための模式図（その１）である。
【図１５】第２実施形態に係る半導体装置の動作を説明するための模式図（その２）である。
【図１６】本発明の半導体装置が適用された電子ペーパーの構成を示す斜視図である。
【図１７】本発明の半導体装置が適用された電子ノートの構成を示す斜視図である。
【発明を実施するための形態】
【００３１】
以下では、本発明の実施形態について図を参照しつつ説明する。
【００３２】
＜第１実施形態＞
第１実施形態に係る半導体装置について、図１から図８を参照して説明する。
【００３３】
先ず、本実施形態に係る半導体装置の全体構成について、図１を参照して説明する。
【００３４】
図１は、本実施形態に係る半導体装置の構成を示すブロック図である。
【００３５】
図１において、本実施形態に係る半導体装置１は、ｎ行×ｍ列（但し、ｍ及びｎは自然数）のマトリクス状（二次元平面的）に配列された複数の単位回路ＰＸ（即ち、ＰＸ（１，１）、ＰＸ（１，２）、…、ＰＸ（ｎ，ｍ−１）、ＰＸ（ｎ，ｍ））と、ｎ本の第１ゲート線４１（即ち、第１ゲート線Ｙ１１、Ｙ２１、…、Ｙｎ１）と、ｎ本の第２ゲート線４２（即ち、第２ゲート線Ｙ１２、Ｙ２２、…、Ｙｎ２）と、ｍ本のデータ線５０（即ち、データ線Ｘ１、Ｘ２、…、Ｘｍ）と、行駆動回路１１０と、列駆動回路１２０とを備えている。尚、第１ゲート線４１、第２ゲート線４２、行駆動回路１１０及び列駆動回路１２０は、本発明に係る「駆動手段」の一例を構成する。
【００３６】
ｎ本の第１ゲート線４１及びｎ本の第２ゲート線４２は、行方向（即ち、Ｘ方向）に延在し、ｍ本のデータ線５０は、列方向（即ち、Ｙ方向）に延在している。ｎ本の第１ゲート線４１及びｎ本の第２ゲート線４２と、ｍ本のデータ線５０との交差に対応して単位回路ＰＸが配置されている。
【００３７】
行駆動回路１１０は、第１ゲート線４１に第１ゲート信号Ｇ１（即ち、第１ゲート信号Ｇｉ１（但し、ｉ＝１、…、ｎ））を供給し、第２ゲート線４２に第２ゲート信号Ｇ２（即ち、第２ゲート信号Ｇｉ２（但し、ｉ＝１、…、ｎ））を供給する。具体的には、行駆動回路１１０は、第１ゲート線Ｙ１１に第１ゲート信号Ｇ１１を供給し、第１ゲート線Ｙ２１に第１ゲート信号Ｇ２１を供給し、…、第１ゲート線Ｙｎ１に第１ゲート信号Ｇｎ１を供給すると共に、第２ゲート線Ｙ１２に第２ゲート信号Ｇ１２を供給し、第２ゲート線Ｙ２２に第２ゲート信号Ｇ２２を供給し、…、第２ゲート線Ｙｎ２に第２ゲート信号Ｇｎ２を供給する。
【００３８】
列駆動回路１２０は、データ線５０にデータ信号ＤＡＴＡ（即ち、データ信号ＤＡＴＡｋ（但し、ｋ＝１、…、ｍ））を供給する。具体的には、列駆動回路１２０は、データ線Ｘ１にデータ信号ＤＡＴＡ１を供給し、データ線Ｘ２にデータ信号ＤＡＴＡ２を供給し、…、データ線Ｘｍにデータ信号ＤＡＴＡｍを供給する。
【００３９】
複数の単位回路ＰＸの各々は、互いに直列接続された第１トランジスター３１及び第２トランジスター３２と、容量性素子７０とを備えている。
【００４０】
第１トランジスター３１は、例えば、アモルファス半導体を用いて、Ｎチャネル型のトランジスターとして形成されている。第１トランジスター３１は、そのゲートが第１ゲート線４１に電気的に接続されており、そのソースがデータ線５０に電気的に接続されており、そのドレインが第２トランジスター３２のソースに電気的に接続されている。第１トランジスター３１は、そのゲートに、行駆動回路１１０から第１ゲート線４１を介して第１ゲート信号Ｇ１が供給されることで、オン状態とオフ状態とが切り替えられる。
【００４１】
第２トランジスター３２は、例えば、アモルファス半導体を用いて、Ｎチャネル型のトランジスターとして形成されている。第２トランジスター３２は、そのゲートが第２ゲート線４２に電気的に接続されており、そのソースが第１トランジスター３１のドレインに電気的に接続されており、そのドレインが容量性素子７０（より具体的には、容量性素子７０を構成する一対の容量電極のうち一方の容量電極）に電気的に接続されている。第２トランジスター３２は、そのゲートに、行駆動回路１１０から第２ゲート線４２を介して第２ゲート信号Ｇ２が供給されることで、オン状態とオフ状態とが切り替えられる。
【００４２】
容量性素子７０は、誘電体を挟持する一対の容量電極を有するコンデンサーである。容量性素子７０を構成する一対の容量電極のうち一方の容量電極は、第２トランジスター３２のドレインに電気的に接続されている。容量性素子７０を構成する一対の容量電極のうち他方の容量電極は、例えば接地電位等の所定電位が供給される所定電位線に電気的に接続されている。容量性素子７０は、オン状態とされた第１トランジスター３１及びオン状態とされた第２トランジスター３２を介してデータ線５０からデータ信号ＤＡＴＡが供給されることにより、データ信号ＤＡＴＡに応じたデータ電圧Ｖｄａｔａが印加される。
【００４３】
次に、本実施形態に係る半導体装置の動作について、図１に加えて図２から図８を参照して説明する。尚、以下では、本実施形態に係る半導体装置において、容量性素子７０にデータ電圧Ｖｄａｔａが印加される際の動作について説明する。
【００４４】
図２は、本実施形態に係る半導体装置の単位回路の等価回路図である。
【００４５】
図２において、単位回路ＰＸは、図１を参照して上述したように、第１トランジスター３１、第２トランジスター３２及び容量性素子７０を備えている。第１トランジスター３１のゲートとソースとの間には寄生容量９１１が存在し、第１トランジスター３１のゲートとドレインとの間には寄生容量９１２が存在し、第２トランジスター３２のゲートとソースとの間には寄生容量９２１が存在し、第２トランジスター３２のゲートとドレインとの間には寄生容量９２２が存在する。尚、ここでは、説明の便宜上、寄生容量９１１、９１２、９２１及び９２２の容量値が等しいものとし、その容量値をＣｐａｒとする。また、以下では、容量性素子７０の容量値をＣｌａｏｄとして説明する。
【００４６】
図３及び図４は、本実施形態に係る半導体装置の動作を説明するためのタイミングチャートである。
【００４７】
図３には、第１ゲート信号Ｇｉ１（言い換えれば、第１ゲート線Ｙｉ１の電位）及び第２ゲート信号Ｇｉ２（言い換えれば、第２ゲート線Ｙｉ２の電位）、データ信号ＤＡＴＡｋ、並びに単位回路ＰＸ（ｉ，ｋ）に供給されるデータ信号ＤＡＴＡ（ｉ，ｋ）の経時的な変化が示されている。
【００４８】
図４には、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２、図２に示す点Ｐにおける電圧Ｖｐ、並びに容量性素子７０の一方の容量電極（即ち、第２トランジスター３２に電気的に接続された容量電極）に印加される電圧Ｖｃの経時的な変化が示されている。尚、図２において、点Ｐは、第１トランジスター３１のドレインと第２トランジスター３２のソースとの間の点である。
【００４９】
図３及び図４に示すように、第１ゲート信号Ｇ１（即ち、第１ゲート信号Ｇ１１、Ｇ２１、…、Ｇｎ１）及び第２ゲート信号Ｇ２（即ち、第２ゲート信号Ｇ１２、Ｇ２２、…、Ｇｎ２）の各々は、ハイレベル電位ＶＨ及びこのハイレベル電位より低いローレベル電位ＶＬのいずれかの電位をとる。
【００５０】
本実施形態では特に、容量性素子７０にデータ信号ＤＡＴＡに応じたデータ電圧Ｖｄａｔａを印加する際、先ず、第１トランジスター３１及び第２トランジスター３２の両方がオン状態となるように、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２が行駆動回路１１０から第１ゲート線４１及び第２ゲート線４２を介して第１トランジスター３１及び第２トランジスター３２に供給される。
【００５１】
即ち、図４に示すように、容量性素子７０にデータ信号ＤＡＴＡに応じたデータ電圧Ｖｄａｔａを印加する際、先ず、時点ｔ１から時点ｔ２までの期間中には、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２の両方がハイレベル電位ＶＨをとる。
【００５２】
図５は、本実施形態に係る半導体装置の動作を説明するための模式図であり、時点ｔ１から時点ｔ２までの期間中の単位回路ＰＸの動作状態を示している。
【００５３】
図５に示すように、時点ｔ１から時点ｔ２までの期間中には、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２の両方がハイレベル電位ＶＨをとることにより、第１トランジスター３１及び第２トランジスター３２の両方がオン（ＯＮ）状態となる。これにより、オン状態とされた第１トランジスター３１及び第２トランジスター３２を介してデータ線５０から容量性素子７０にデータ信号ＤＡＴＡが供給され、容量性素子７０の一方の容量電極の電位Ｖｃはデータ電圧Ｖｄａｔａとなる（図４参照）。尚、この際、点Ｐは、オン状態とされた第１トランジスター３１によってデータ線５０に電気的に接続されるので、点Ｐにおける電圧Ｖｐもデータ電圧Ｖｄａｔａとなる（図４参照）。
【００５４】
次に、図４において、時点ｔ２から時点ｔ３までの期間中には、第１ゲート信号Ｇ１はハイレベル電位ＶＨのままであると共に、第２ゲート信号Ｇ２はローレベル電位ＶＬをとる。即ち、時点ｔ２において、第２ゲート信号Ｇ２はハイレベル電位ＶＨからローレベル電位ＶＬに変化し、第１ゲート信号Ｇ１はハイレベル電位ＶＨのままで維持される。
【００５５】
図６は、本実施形態に係る半導体装置の動作を説明するための模式図であり、時点ｔ２から時点ｔ３までの期間中の単位回路ＰＸの動作状態を示している。
【００５６】
図６に示すように、時点ｔ２から時点ｔ３までの期間中には、第１ゲート信号Ｇ１がハイレベル電位ＶＨをとると共に第２ゲート信号Ｇ２がローレベル電位ＶＬをとることにより、第１トランジスター３１がオン（ＯＮ）状態となると共に第２トランジスター３２がオフ（ＯＦＦ）状態となる。
【００５７】
ここで、時点ｔ２において第２トランジスター３２がオフ状態となることにより、第２トランジスター３２のゲートとドレインとの間の寄生容量９２２に起因して、フィードスルー電圧が発生し（言い換えれば、第２トランジスター３２のドレイン側からゲート側への電荷ΔＱの移動が発生し）、容量性素子７０の一方の容量電極の電位Ｖｃがデータ電圧Ｖｄａｔａから電位Ｖ１まで低下してしまうおそれがある（図４参照）。ここで、電位Ｖ１は以下の式（１）で表すことができる。
【００５８】
Ｖ１＝Ｖｄａｔａ−ΔＶｇ×Ｃｐａr／（Ｃｐａｒ＋Ｃｌｏａｄ）  …（１）
但し、ΔＶｇ＝ＶＨ−ＶＬ
また、時点ｔ２において第２トランジスター３２がオフ状態となることにより、点Ｐにおける電圧Ｖｐは、第２トランジスター３２のゲートとソースとの間の寄生容量９２１に起因して発生するフィードスルー電圧（言い換えれば、第２トランジスター３２のソース側からゲート側への電荷ΔＱの移動）によって、データ電圧Ｖｄａｔａから電位Ｖ２まで一時的に低下するが、点Ｐはオン状態とされた第１トランジスター３１によってデータ線５０に電気的に接続されているので、再びデータ電圧Ｖｄａｔａとなる（図４参照）。ここで、電位Ｖ２は以下の式（２）で表すことができる。
【００５９】
Ｖ２＝Ｖｄａｔａ−ΔＶｇ×Ｃｐａr／（２×Ｃｐａｒ）  …（２）
次に、図４において、時点ｔ３から時点ｔ４までの期間中には、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２の両方がローレベル電位ＶＬをとる。即ち、時点ｔ３において、第１ゲート信号Ｇ１はハイレベル電位ＶＨからローレベル電位ＶＬに変化し、第２ゲート信号Ｇ２はローレベル電位ＶＬのままで維持される。
【００６０】
図７は、本実施形態に係る半導体装置の動作を説明するための模式図であり、時点ｔ３から時点ｔ４までの期間中の単位回路ＰＸの動作状態を示している。
【００６１】
図７に示すように、時点ｔ３から時点ｔ４までの期間中には、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２の両方がローレベル電位ＶＬをとることにより、第１トランジスター３１及び第２トランジスター３２の両方がオフ（ＯＦＦ）状態となる。これにより、オフ状態とされた第１トランジスター３１及び第２トランジスター３２によって、容量性素子７０はデータ線５０から電気的に切断され、容量性素子７０の一方の容量電極の電位Ｖｃは電圧Ｖ１のままで維持される（図４参照）。
【００６２】
また、時点ｔ３において第１トランジスター３１がオフ状態となることにより、点Ｐにおける電圧Ｖｐは、第１トランジスター３２のゲートとドレインとの間の寄生容量９１２に起因して発生するフィードスルー電圧（言い換えれば、第１トランジスター３１のドレイン側からゲート側への電荷ΔＱの移動）によって、データ電圧Ｖｄａｔａから電位Ｖ２まで低下する（図４参照）。尚、点Ｐはオフ状態とされた第１トランジスター３１によってデータ線５０から電気的に切断されているので、時点ｔ３から時点ｔ４までの期間中には、点Ｐにおける電圧Ｖｐは電位Ｖ２のままで維持される（図４参照）。
【００６３】
次に、図４において、時点ｔ４の後には、第１ゲート信号Ｇ１はローレベル電位ＶＬのままであると共に、第２ゲート信号Ｇ２はハイレベル電位ＶＨをとる。即ち、時点ｔ４において、第２ゲート信号Ｇ２はローレベル電位ＶＬからハイレベル電位ＶＨに変化し、第１ゲート信号Ｇ１はローレベル電位ＶＬのままで維持される。
【００６４】
図８は、本実施形態に係る半導体装置の動作を説明するための模式図であり、時点ｔ４の後の期間中の単位回路ＰＸの動作状態を示している。
【００６５】
図８に示すように、時点ｔ４の後には、第１ゲート信号Ｇ１がローレベル電位ＶＬをとると共に第２ゲート信号Ｇ２がハイレベル電位ＶＨをとることにより、第１トランジスター３１がオフ（ＯＦＦ）状態となると共に第２トランジスター３２がオン（ＯＮ）状態となる。
【００６６】
ここで、時点ｔ４において第２トランジスター３２がオン状態となることにより、点Ｐにおける電圧Ｖｐは、第２トランジスター３２のゲートとソースとの間の寄生容量９２１に起因して発生するフィードスルー電圧（言い換えれば、第２トランジスター３２のゲート側からソース側への電荷ΔＱの移動）によって、電位Ｖ２から上昇してデータ電圧Ｖｄａｔａとなる（図４参照）。更に、容量性素子７０の一方の容量電極は、オン状態とされた第２トランジスター３２によって点Ｐと電気的に接続されているので、容量性素子７０の一方の容量電極の電位Ｖｃは電位Ｖ１から上昇してデータ電圧Ｖｄａｔａとなる（図４参照）。即ち、第２トランジスター３２のゲートとドレインとの間の寄生容量９２２に起因して発生するフィードスルー電圧によって一旦低下した容量性素子７０に印加される電圧を、印加すべきデータ電圧Ｖｄａｔａにまで高めることができる。
【００６７】
以上説明したように、本実施形態によれば、容量性素子７０にデータ電圧Ｖｄａｔａを印加する際、時点ｔ１において第１トランジスター３１及び第２トランジスター３２の両方がオン状態となるように、且つ、第２トランジスター３２が時点ｔ２において一旦オフ状態となった後に時点ｔ４において再びオン状態となるように、且つ、第２トランジスター３２が一旦オフ状態となる時点ｔ２よりも後であって第２トランジスター３２が再びオン状態となる時点ｔ４よりも前の時点ｔ３において第１トランジスター３１がオフ状態となるように、第１トランジスター３１及び第２トランジスター３２が行駆動回路１１０によって駆動されるので、データ線５０から第１トランジスター３１及び第２トランジスター３２を介して容量性素子７０にデータ電圧Ｖｄａｔａを確実に印加することができる。
【００６８】
＜第１変形例＞
図９は、第１変形例に係る半導体装置の単位回路を示すブロック図である。
【００６９】
図９に示すように、単位回路ＰＸは、図１を参照して上述した第１実施形態における容量性素子７０に代えて、蓄積容量７１及び液晶素子７２を備えていてもよい。この場合には、半導体装置によって液晶表示装置を実現することができる。ここで、本変形例によれば、第１トランジスター３１及び第２トランジスター３２の寄生容量が製造バラツキに伴ってばらついたとしても、データ線５０から第１トランジスター３１及び第２トランジスター３２を介して容量性素子である蓄積容量７１及び液晶素子７２にデータ電圧を確実に印加することができるので、例えば所謂「焼き付き」などの表示斑を低減或いは防止することができる。
【００７０】
＜第２変形例＞
図１０は、第２変形例に係る半導体装置の単位回路を示すブロック図である。
【００７１】
図１０に示すように、単位回路ＰＸは、図１を参照して上述した第１実施形態における容量性素子７０に代えて、蓄積容量７１及び電気泳動素子７４を備えていてもよい。この場合には、半導体装置によって電気泳動表示装置を実現することができる。ここで、本変形例によれば、第１トランジスター３１及び第２トランジスター３２の寄生容量が製造バラツキに伴ってばらついたとしても、データ線５０から第１トランジスター３１及び第２トランジスター３２を介して容量性素子である蓄積容量７１及び電気泳動素子７４にデータ電圧を確実に印加することができるので、表示斑を低減或いは防止することができる。
【００７２】
＜第３変形例＞
図１１は、第３変形例に係る半導体装置の単位回路を示すブロック図である。
【００７３】
図１１に示すように、単位回路ＰＸは、図１を参照して上述した第１実施形態における容量性素子７０に代えて、蓄積容量７１、有機ＥＬ素子７６及びトランジスター７７を備えていてもよい。この場合には、半導体装置によって有機ＥＬ表示装置を実現することができる。ここで、本変形例によれば、第１トランジスター３１及び第２トランジスター３２の寄生容量が製造バラツキに伴ってばらついたとしても、データ線５０から第１トランジスター３１及び第２トランジスター３２を介して容量性素子である蓄積容量７１及び有機ＥＬ素子７６にデータ電圧を確実に印加することができるので、表示斑を低減或いは防止することができる。尚、図１１において、トランジスター７７は、そのゲートが蓄積容量７１に電気的に接続され、そのソースが所定電位ＶＥＬに電気的に接続され、そのドレインが有機ＥＬ素子７６に電気的に接続されている。
【００７４】
＜第２実施形態＞
第２実施形態に係る半導体装置について、図１２から図１５を参照して説明する。尚、図１２から図１５において、図１から図８に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【００７５】
第２実施形態に係る半導体装置は、第２トランジスター３２のオン状態及びオフ状態を切り替えるタイミング（言い換えれば、第２ゲート信号Ｇ２の波形）が、上述した第１実施形態と異なり、その他の点については、上述した第１実施形態に係る半導体装置１と概ね同様に構成されている。
【００７６】
図１２及び図１３は、第２実施形態に係る半導体装置の動作を説明するためのタイミングチャートである。
【００７７】
図１２は、上述した図３と同趣旨のタイミングチャートであり、第２実施形態における、第１ゲート信号Ｇｉ１及び第２ゲート信号Ｇｉ２、データ信号ＤＡＴＡｋ、並びに単位回路ＰＸ（ｉ，ｋ）に供給されるデータ信号ＤＡＴＡ（ｉ，ｋ）の経時的な変化を示している。
【００７８】
図１３は、上述した図４と同趣旨のタイミングチャートであり、第２実施形態における、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２、図２に示す点Ｐにおける電圧Ｖｐ、並びに容量性素子７０の一方の容量電極に印加される電圧Ｖｃの経時的な変化を示している。
【００７９】
図１２及び図１３において、本実施形態では特に、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２の両方がハイレベル電位ＶＨとなる時点ｔ１の後に、第１ゲート信号Ｇ１がハイレベル電位ＶＨからローレベル電位ＶＬに変化するタイミングと、第２ゲート信号Ｇ２がハイレベル電位ＶＨからローレベル電位ＶＬに変化するタイミングとが同じ（いずれも時点ｔ３）である。即ち、本実施形態では特に、第１トランジスター３１及び第２トランジスター３２の両方がオン状態となった（時点ｔ１）後に、第１トランジスター３１及び第２トランジスター３２の両方が同時（時点ｔ３）にオフ状態となり、その後（時点ｔ４）に第２トランジスター３２が再びオン状態となる。
【００８０】
具体的には、本実施形態では、容量性素子７０にデータ信号ＤＡＴＡに応じたデータ電圧Ｖｄａｔａを印加する際、先ず、上述した第１実施形態と同様に、第１トランジスター３１及び第２トランジスター３２の両方がオン状態となるように、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２が行駆動回路１１０から第１ゲート線４１及び第２ゲート線４２を介して第１トランジスター３１及び第２トランジスター３２に供給される。
【００８１】
即ち、図１３に示すように、容量性素子７０にデータ信号ＤＡＴＡに応じたデータ電圧Ｖｄａｔａを印加する際、先ず、時点ｔ１から時点ｔ３までの期間中には、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２の両方がハイレベル電位ＶＨをとる。これにより、上述した第１実施形態と同様に、容量性素子７０の一方の容量電極の電位Ｖｃはデータ電圧Ｖｄａｔａとなり、点Ｐにおける電圧Ｖｐもデータ電圧Ｖｄａｔａとなる。
【００８２】
次に、時点ｔ３から時点ｔ４までの期間中には、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２の両方がローレベル電位ＶＬをとる。即ち、時点ｔ３において、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２の両方が同時にハイレベル電位ＶＨからローレベル電位ＶＬに変化する。
【００８３】
図１４は、第２実施形態に係る半導体装置の動作を説明するための模式図であり、時点ｔ３から時点ｔ４までの期間中の単位回路ＰＸの動作状態を示している。
【００８４】
図１４に示すように、時点ｔ３から時点ｔ４までの期間中には、第１ゲート信号Ｇ１及び第２ゲート信号Ｇ２の両方がローレベル電位ＶＬをとることにより、第１トランジスター３１及び第２トランジスター３２の両方がオフ（ＯＦＦ）状態となる。
【００８５】
ここで、時点ｔ３において第１トランジスター３１及び第２トランジスター３２の両方がオフ状態となることにより、第２トランジスター３２のゲートとドレインとの間の寄生容量９２２に起因して、フィードスルー電圧が発生し（言い換えれば、第２トランジスター３２のドレイン側からゲート側への電荷ΔＱの移動が発生し）、容量性素子７０の一方の容量電極の電位Ｖｃがデータ電圧Ｖｄａｔａから電位Ｖ１まで低下してしまうおそれがある（図１３参照）。尚、電位Ｖ１は、上述した式（１）で表すことができる。
【００８６】
また、時点ｔ３において第１トランジスター３１及び第２トランジスター３２の両方がオフ状態となることにより、点Ｐにおける電圧Ｖｐは、第１トランジスター３１のゲートとドレインとの間の寄生容量９１２に起因して発生するフィードスルー電圧（言い換えれば、第１トランジスター３２のドレイン側からゲート側への電荷ΔＱの移動）、及び第２トランジスター３２のゲートとソースとの間の寄生容量９２１に起因して発生するフィードスルー電圧（言い換えれば、第２トランジスター３２のソース側からゲート側への電荷ΔＱの移動）によって、データ電圧Ｖｄａｔａから電位Ｖ３まで低下する。ここで、電位Ｖ３は以下の式（３）で表すことができる。
【００８７】
Ｖ３＝Ｖｄａｔａ−ΔＶｇ  …（３）
次に、図１３において、時点ｔ４の後には、第１ゲート信号Ｇ１はローレベル電位ＶＬのままであると共に、第２ゲート信号Ｇ２はハイレベル電位ＶＨをとる。即ち、時点ｔ４において、第２ゲート信号Ｇ２はローレベル電位ＶＬからハイレベル電位ＶＬに変化し、第１ゲート信号Ｇ１はローレベル電位ＶＬのままで維持される。
【００８８】
図１５は、本実施形態に係る半導体装置の動作を説明するための模式図であり、時点ｔ４の後の期間中の単位回路ＰＸの動作状態を示している。
【００８９】
図１５に示すように、時点ｔ４の後には、第１ゲート信号Ｇ１がローレベル電位ＶＬをとると共に第２ゲート信号Ｇ２がハイレベル電位ＶＨをとることにより、第１トランジスター３１がオフ（ＯＦＦ）状態となると共に第２トランジスター３２がオン（ＯＮ）状態となる。
【００９０】
ここで、時点ｔ４において第２トランジスター３２がオン状態となることにより、点Ｐにおける電圧Ｖｐは、第２トランジスター３２のゲートとソースとの間の寄生容量９２１に起因して発生するフィードスルー電圧（言い換えれば、第２トランジスター３２のゲート側からソース側への電荷ΔＱの移動）によって、電位Ｖ３から上昇して電位Ｖ４となる（図１３参照）。
ここで、電位Ｖ４は以下の式（４）で表すことができる。
【００９１】
Ｖ４＝Ｖｄａｔａ−ΔＶｇ×Ｃｐａｒ／（３×Ｃｐａｒ＋Ｃｌｏａｄ）  …（４）
更に、容量性素子７０の一方の容量電極は、オン状態とされた第２トランジスター３２によって点Ｐと電気的に接続されているので、容量性素子７０の一方の容量電極の電位Ｖｃは電位Ｖ１から上昇して電位Ｖ４となる（図１３参照）。
【００９２】
このように本実施形態によれば、第２トランジスター３２のゲートとドレインとの間の寄生容量９２２に起因して発生するフィードスルー電圧によって電位Ｖ１まで低下した容量性素子７０の一方の容量電極の電位Ｖｃを電位Ｖ４まで上昇させることができる（即ち、容量性素子７０の一方の容量電極の電位Ｖｃを、印加すべきデータ電圧Ｖｄａｔａに近づけることができる）。
【００９３】
更に本実施形態では特に、時点ｔ１において第１トランジスター３１及び第２トランジスター３２の両方がオン状態となった後に、時点ｔ３において第１トランジスター３１及び第２トランジスター３２の両方が同時にオフ状態となり、その後の時点ｔ４において第２トランジスター３２が再びオン状態となるように、第１トランジスター３１及び第２トランジスター３２が駆動されるので、上述した第１実施形態と比較して、第１トランジスター３１及び第２トランジスター３２を駆動する駆動シーケンスを簡略化することができ、容量性素子７０にデータ電圧Ｖｄａｔａを印加する速度を高めることが可能となる。
【００９４】
＜電子機器＞
次に、上述した半導体装置を適用した電子機器について、図１６及び図１７を参照して説明する。以下では、上述した半導体装置を上述した第２変形例のように電気泳動表示装置として構成し、電子ペーパー及び電子ノートに適用した場合を例にとる。
【００９５】
図１６は、電子ペーパー１４００の構成を示す斜視図である。
【００９６】
図１６に示すように、電子ペーパー１４００は、上述した半導体装置を表示部１４０１として備えている。電子ペーパー１４００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１４０２を備えて構成されている。
【００９７】
図１７は、電子ノート１５００の構成を示す斜視図である。
【００９８】
図１７に示すように、電子ノート１５００は、図１６で示した電子ペーパー１４００が複数枚束ねられ、カバー１５０１に挟まれているものである。カバー１５０１は、例えば外部の装置から送られる表示データを入力するための表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【００９９】
上述した電子ペーパー１４００及び電子ノート１５００は、上述した半導体装置を備えるので、高品質な画像表示を行うことが可能である。
【０１００】
尚、これらの他に、腕時計、携帯電話、携帯用オーディオ機器などの電子機器の表示部に、上述した本実施形態に係る半導体装置を適用することができる。
【０１０１】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置、半導体装置の駆動方法、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【０１０２】
３１…第１トランジスター、３２…第２トランジスター、４１…第１ゲート線、４２…第２ゲート線、５０…データ線、７０…容量性素子、１１０…行駆動回路、１２０…列駆動回路、９１１、９１２、９２１、９２２…寄生容量、ＰＸ…単位回路
【図１】
2011154097.tif 000003
【図２】
2011154097.tif 000004
【図３】
2011154097.tif 000005
【図４】
2011154097.tif 000006
【図５】
2011154097.tif 000007
【図６】
2011154097.tif 000008
【図７】
2011154097.tif 000009
【図８】
2011154097.tif 000010
【図９】
2011154097.tif 000011
【図１０】
2011154097.tif 000012
【図１１】
2011154097.tif 000013
【図１２】
2011154097.tif 000014
【図１３】
2011154097.tif 000015
【図１４】
2011154097.tif 000016
【図１５】
2011154097.tif 000017
【図１６】
2011154097.tif 000018
【図１７】
2011154097.tif 000019