(57)【要約】      （修正有）【課題】ネットワークフィルタに連動した電子機器のオン動作、待機動作の両方に於いて、ネットワークフィルタの電力損失を減らす。【解決手段】２つの供給線Ｐｈ，Ｎの間に接続された少なくとも１つのＸキャパシタＣＸと、ＸキャパシタＣＸを放電するための少なくとも１つの放電抵抗器ＲＸａ、ＲＸｂと、を備えたネットワークフィルター１に関する。ネットワークフィルター１は、放電抵抗器ＲＸａ、ＲＸｂが少なくとも１つのスイッチング素子Ｑ１，Ｑ２と直列に配置されることにより特徴付けられ、そしてネットワークフィルター１は、ネットワークの切断が認識された場合に、放電抵抗器ＲＸａ、ＲＸｂを経由してＸキャパシタＣＸを放電するためにスイッチング素子Ｑ１，Ｑ２に接合するように設定された、ネットワークの切断を認識するための少なくとも１つの検出回路２を有する。【選択図】図１
2011010295.tif 000002
【特許請求の範囲】
【請求項１】
２つの供給線（Ｐｈ、Ｎ）の間に挿入された少なくとも１つのＸキャパシタ（ＣＸ）と、
Ｘキャパシタ（ＣＸ）を放電するための少なくとも１つの放電抵抗器（ＲＸ）と、
を有し、
前記放電抵抗器（ＲＸ）は、少なくとも１つのスイッチング素子（Ｑ１、Ｑ２）と直列に配置され、
前記ネットワークフィルター（１）は、ネットワークの切断が認識された場合に、前記放電抵抗器（ＲＸ）を経由して前記Ｘキャパシタ（ＣＸ）を放電するため、前記スイッチング素子（Ｑ１、Ｑ２）に接合するように設定された、ネットワークの切断を認識するための少なくとも１つの検出回路（２）を有する、
ことを特徴とするネットワークフィルター（１）。
【請求項２】
前記検出回路（２）は、電源供給ネットワークの交流電圧を認識するための低域フィルターを有する、
ことを特徴とする請求項１に記載のネットワークフィルター（１）。
【請求項３】
前記低域フィルターは、少なくとも１つの抵抗器（Ｒ１）と、前記抵抗器（Ｒ１）に直列に接続された少なくとも１つのキャパシタ（Ｃ１）を備えた分圧器を有し、
前記抵抗器（Ｒ１）と前記キャパシタ（Ｃ１）との間における電位は、
前記２つの供給線（Ｐｈ、Ｎ）上の前記電源供給ネットワークからの前記交流電圧が存在している場合、所定の電位未満に留まり、
前記ネットワークフィルター（１）が前記電源供給ネットワークから切断されている場合、前記所定の電位を超えて上昇する、
ことを特徴とする請求項２に記載のネットワークフィルター（１）。
【請求項４】
前記キャパシタ（Ｃ１）の前記電圧の上昇は、とくにダイオード（Ｄ１、Ｄ３）のような少なくとも１つの半導体素子によって制限される、
ことを特徴とする請求項３に記載のネットワークフィルター（１）。
【請求項５】
少なくとも１つの前記スイッチング素子（Ｑ１、Ｑ２）は、とくにＭＯＳＦＥＴのような、少なくとも１つの制御入力を備えた半導体素子として構成され、
前記検出回路（２）は、前記半導体素子の前記制御入力に接続される、
ことを特徴とする請求項１乃至４のいずれか１項に記載のネットワークフィルター（１）。
【請求項６】
前記ネットワークフィルター（１）は、第１のスイッチング素子（Ｑ１）と第２のスイッチング素子（Ｑ２）とを有し、
前記検出回路（２）は、
交流電圧が正の半波である間に前記ネットワークの切断が検出された場合に、前記第１のスイッチング素子（Ｑ１）に接合し、
交流電圧が負の半波である間に前記ネットワークの切断が検出された場合に、前記第２のスイッチング素子（Ｑ２）に接合するように設定される、
ことを特徴とする請求項１乃至５のいずれか１項に記載のネットワークフィルター（１）。
【請求項７】
前記第１の、および、前記第２のスイッチング素子（Ｑ１、Ｑ２）は、互いに並列に、およびダイオード（Ｄ２、Ｄ４）とそれぞれ直列に、配置される、
ことを特徴とする請求項６に記載のネットワークフィルター（１）。
【請求項８】
前記第１のスイッチング素子（Ｑ１）と、前期放電抵抗器（ＲＸ）と、前記第２のスイッチング素子（Ｑ２）とは、直列に配置され、
前記第１のスイッチング素子（Ｑ１）は、放電電流の第１の方向に自己伝導し、
前記第２のスイッチング素子は、前記放電電流の第２の方向に自己伝導する、
ことを特徴とする請求項６に記載のネットワークフィルター（１）。
【請求項９】
電子機器を供給するための少なくとも１つのスイッチングコンバータ（６）を備えた電源供給部（５）における、
請求項１乃至８のいずれか１項に記載のネットワークフィルター（１）を使用すること。
【請求項１０】
前記電源供給部（５）は、オン状態にある前記電子機器に供給するための少なくとも１つの第１のスイッチングコンバータ（６）と、待機状態にある前記電子機器に供給するための第２のスイッチングコンバータ（７）と、を有し、
前記第１の、および、第２のスイッチングコンバータ（６、７）は、ともに前記ネットワークフィルター（５）に接続される、
ことを特徴とする請求項９に記載のネットワークフィルター（１）を使用すること。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの供給線の間に接続されたＸキャパシタ、および、Ｘキャパシタを放電するための少なくとも１つの放電抵抗器を備えた、ネットワークフィルターに関する。本発明は、さらに、このようなネットワークフィルターの使用に関する。
【背景技術】
【０００２】
電源供給ネットワークの供給線の間、例えば活線と中性線との間、または２つの活線の間に接続される、いわゆるＸキャパシタを備えたネットワークフィルターは、周知である。それらは、ディファレンシャルモードの干渉電圧、すなわち、電気的負荷によって引き起こされる種類の供給線の間の干渉電圧を抑えるために使用される。
【０００３】
図３は、先行技術によるネットワークフィルター１の例を示す。２つのＸキャパシタＣＸ１およびＣＸ２、および放電抵抗器ＲＸは、活線Ｐｈと中性線Ｎとの間に接続されている。ネットワークフィルター１はさらに、それぞれ導線Ｐｈおよび中性線Ｎにおける２つのインダクタＬ１およびＬ２を有する。
【０００４】
インダクタＬ１およびＬ２は、コモンモードの寄生干渉電流、すなわち、活線Ｐｈと中性線Ｎにおいて接地電位と比べて同一の位相で現れる干渉電流を弱める。Ｙキャパシタとして知られるさらなるキャパシタは、活線Ｐｈと中性線Ｎとのそれぞれと、接地線との間に付加的に配置される。しかし、これらは図３には示されていない。
【０００５】
ＸキャパシタＣＸ１は、活線Ｐｈと中性線Ｎの２つのインダクタＬ１およびＬ２のそれぞれに対して、ネットワーク側の上流に配置されている。ＸキャパシタＣＸ２は、インダクタＬ１およびＬ２の下流に配置されている。ＸキャパシタＣＸ１およびＣＸ２は、ネットワーク電圧の影響をできるだけ防ぐために、右側のフィルター出力における負荷によって引き起こされるディファレンシャルモードの干渉を抑える役割を果たす。
【０００６】
とくに、一般的に１００Ｗを超える比較的高い電力を有するコンピュータのスイッチングモードの電源供給のために、Ｘキャパシタは比較的大きな容量に規格されなければならない。もしネットワークフィルター１が電源供給ネットワークから切断された場合は、遮断時のネットワーク電圧に相当する電圧を有した、比較的大きな電荷がＸキャパシタに残る。この残留電荷は、例えばネットワークプラグに接触した場合の危険な電気的ショックを引き起こしうる。
【０００７】
これを防ぐために、放電抵抗器ＲＸが活線Ｐｈと中性線Ｎとの間に接続され、ネットワーク接続が遮断されたときに、定義された短い期間内にＸキャパシタＣＸ１およびＣＸ２を放電する。ＶＤＥ規格“情報技術機器  −  安全性、ＤＩＮ  ＥＮ  ６０９５０−１”のような関連する仕様によれば、初期値の３７％未満になるまでの放電が、１秒未満の時間内に起きなければならない。あるいは、すべてのＸキャパシタの全容量は、多くとも１００ｎＦの値に制限されなければならない。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記の回路の１つの課題は、ネットワークフィルターの下流における、電気機器の動作中と、電気機器が補助電圧のみを供給されているいわゆる待機状態との両方において、活線Ｐｈと中性線Ｎとの間に挿入される放電抵抗器ＲＸが電力損失を引き起こすことである。例えば、もしコンピュータシステムのスイッチング電源供給のためのネットワークフィルターが約２００Ｗに規格されている場合は、５００ｋΩの放電抵抗器ＲＸからはおおよそ１００ｍＷの電力損失の結果となる。例えば、もしコンピュータシステムが電力消費５Ｗの待機状態にある場合は、電力損失は電力全体の２％に達する。
【０００９】
本発明の課題は、ネットワークフィルターに連動した電子機器が、オン動作、そしていわゆる待機動作にある場合の両方において、ネットワークフィルターの電力損失を減らすことである。とくに電子機器の電源コードを引き抜くときの、電気的な安全性が保護されなければならない。
【課題を解決するための手段】
【００１０】
本課題は、本発明にしたがい、放電抵抗器が少なくとも１つのスイッチング素子と直列に接続され、そしてネットワークフィルターが、ネットワークの切断が認識されたときにＸキャパシタを放電するためのスイッチング素子に接合するように設定された、ネットワークの切断を認識するための少なくとも１つの検出回路を有する、ということを特徴とする本願の種類のネットワークフィルターによって解決される。
【００１１】
ネットワークフィルターの通常の動作中、すなわちネットワークフィルターが電源供給ネットワークに接続されているときは、放電抵抗器は、放電抵抗器に直列に接続されたスイッチング素子によって、供給線から切断されている。さらなる検出回路は、ネットワークの切断が認識されたときに、Ｘキャパシタが放電抵抗器を経由して安全に放電され、それによって危険な電荷がネットワークフィルターの切断後にＸキャパシタに残らないことを保証する。
【００１２】
有用な形態によれば、検出回路は、電源供給ネットワークの交流またはＡＣ電圧を認識するための低域フィルターを有する。低域フィルターは、比較的単純に構成でき、ネットワークのＡＣ電圧の簡易で確実な認識を可能にする。
【００１３】
有用な形態によれば、低域フィルターは、少なくとも１つの抵抗器と、抵抗器と直列に接続された少なくとも１つのキャパシタとを備えた分圧器を有し、ここで抵抗器とキャパシタとの間における電位は、２つの供給線上の電源供給ネットワークからのＡＣ電圧が存在している場合、所定の電位未満に留まり、もしネットワークフィルターが供給ネットワークから切断されれば、所定の電位を超えて上昇する。このような回路配置は２つの受動素子のみを有し、電源供給ネットワークからのネットワークフィルターの切断が、確実に認識されることを可能にする。
【００１４】
別の有用な形態によれば、少なくとも１つのスイッチング素子は、とくにＭＯＳＦＥＴのような、少なくとも１つの制御入力を備えた半導体スイッチング素子として構成され、検出回路は、制御入力へ接続される。ネットワークフィルターのための単純で電圧制御された放電回路は、とくにＭＯＳＦＥＴのような半導体スイッチング素子を使用することで、実装されうる。
【００１５】
別の有用な形態によれば、ネットワークフィルターは、第１のスイッチング素子と第２のスイッチング素子とを有し、検出回路は、ネットワーク電圧が正の半波である間にネットワーク電圧の切断が検出された場合に、第１のスイッチング素子に接合し、ネットワーク電圧が負の半波である間にネットワーク電圧の切断が検出された場合に、第２のスイッチング素子に接合するように設定される。それぞれ正および負の半波である間に切断した場合にＸキャパシタを放電するために異なるスイッチング素子を使用することで、回路構成はさらに単純化されうる。これはとくに、分圧器によって検出された電圧の調整を行うことなく、可能である。
【００１６】
上述したネットワークフィルターは、電子機器を供給するための少なくとも１つのスイッチングコンバータを備えた電源供給部における使用に、とくに適している。ネットワークフィルターは、オン状態にある電子機器に供給する少なくとも１つの第１のスイッチングコンバータと、待機状態にある電子機器に供給する第２のスイッチングコンバータとを備え、第１の、および第２のスイッチングコンバータは、ともにネットワークフィルターへ接続されている電源供給部において、有利に使用される。
【００１７】
ネットワークフィルターは、電子機器に供給するための第１のスイッチングコンバータによって、オン状態において引き起こされるネットワーク雑音を抑えるために十分なように、そして同時に、第２のスイッチングコンバータによって電子機器に供給されている場合に、待機状態において不要に大きな電力損失を生成しないように、有利に規格される。
【００１８】
さらなる有用な形態は、以下の典型的な実施形態の拡張された記述においてと同様に、従属請求項においてより詳細に説明される。
【００１９】
本発明は、図を参照して、２つの実施形態に基づいて以下に詳細に説明される。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の形態によるネットワークフィルターの回路図である。
【図２】本発明の第２の形態によるネットワークフィルターの回路図である。
【図３】先行技術によるネットワークフィルターの回路図である。
【図４】電源供給部におけるネットワークフィルターの使用の概略図である。
【発明を実施するための形態】
【００２１】
図１は、検出回路２と放電回路３を備えたネットワークフィルター１を示す。ネットワークフィルター１は、さらにＸキャパシタＣＸを有している。本実施形態では、第１の側に配置された単一のＸキャパシタＣＸのみが示される。言うまでもなく、ネットワークフィルター１は、電圧または電流雑音を除去するためのさらなるキャパシタまたはインダクタを有することができる。しかし、簡略化のために、これらは図１に示されない。
【００２２】
検出回路２は、この場合は供給線ＰｈおよびＮの間にはＡＣ電圧はなく、Ｘキャパシタの正または負のＤＣ電圧のみ存在するので、活線Ｐｈまたは中性線Ｎの第１の側での遮断を認識する。例えば、ネットワークプラグが引き抜かれた場合に、正または負の電圧が、第１の側のＸキャパシタＣＸに留まる。
【００２３】
図示された典型的な実施形態における検出回路２は、低域フィルターとして作用する分圧器を、本質的に有する。分圧器は、抵抗器Ｒ１とキャパシタＣ１を有する。本実施形態では、抵抗器Ｒ１は複数の直列に接続された下位抵抗器Ｒ１ａ−Ｒ１ｃによって形成される。
【００２４】
放電回路３は、この典型的な実施形態においてはまた、数個の下位抵抗器ＲＸａおよびＲＸｂからなる放電抵抗器ＲＸと、互いに並列に、および放電抵抗器ＲＸと直列に配置された２つのスイッチング素子Ｑ１およびＱ２とを有する。スイッチング素子Ｑ１は、自己遮断ｎチャネルＭＯＳＦＥＴであり、そしてスイッチング素子Ｑ２は、自己遮断ｐチャネルＭＯＳＦＥＴである。ＭＯＳＦＥＴＱ１およびＱ２のボディダイオードを横切って遮断方向へ電流が流れるのを防ぐため、ＭＯＳＦＥＴＱ１およびＱ２はそれぞれ、ＭＯＳＦＥＴＱ１およびＱ２のボディダイオードと比べて逆向きに配置されたダイオードＤ２およびＤ４と、それぞれ直列に接続される。加えて、２つのダイオードＤ１、Ｄ３が、ＭＯＳＦＥＴＱ１およびＱ２それぞれがオンになる閾値を大きく超えたゲート電圧の上昇を防ぐため、ＭＯＳＦＥＴＱ１およびＱ２のドレイン端子とゲート端子との間に備えられる。
【００２５】
抵抗器Ｒ１の全抵抗値は、ネットワーク電圧の大部分がネットワークフィルターの動作中に抵抗器Ｒ１において下降するように、十分大きなものが選択される。例えば、それはおおよそ１００ＭΩの全抵抗値を有する。一方で、実体的な無効電力がキャパシタＣ１の充電および放電によって生成されず、そして、電源供給ネットワークからのネットワークフィルターの切断後に、危険な電荷がキャパシタＣ１中に残らないように、キャパシタＣ１の容量は、例えば１００ｎＦの容量といった、比較的小さなものが選択される。
【００２６】
意図された目的のためのネットワーク周波数および使用されるネットワーク電圧に応じて、抵抗器Ｒ１とキャパシタＣ１との間のノード４における電圧が、動作中に、例えばＭＯＳＦＥＴＱ１およびＱ２のためのおおよそ２Ｖのゲート電圧といった、接続されたスイッチング素子がオンになる所定の閾値未満となるように、抵抗器Ｒ１とキャパシタＣ１を正確に規格することが選択される。ネットワーク電圧は、負から正の極性へ、および再度逆へ、連続的に変化しており、そのためキャパシタＣ１は正と負の電圧を交互に充電されており、抵抗器Ｒ１がキャパシタ電圧の急な増加を防いでいるので、ノード４における電圧は、ネットワークフィルターの動作している間には、このオンになる閾値未満に常に留まる。
【００２７】
もしネットワーク接続が切断されたら、そのときＸキャパシタＣＸは、切断時に供給線ＰｈおよびＮの間に存在していた瞬間的な電圧により充電されたまま留まる。ＸキャパシタＣＸにおけるこの電圧は、比較的短時間、例えば３００ｍｓの期間のうちに、ノード４へ接続されたスイッチング素子がオンになる閾値を超えた電圧へ、抵抗器Ｒ１を経由してキャパシタＣ１を充電する。
【００２８】
ネットワークが切断されたときにＸキャパシタＣＸの電圧が正である場合は、キャパシタＣ１が抵抗器Ｒ１を経由して正の電圧へ充電され、ｎチャネルＭＯＳＦＥＴＱ１をオンにする。ＸキャパシタＣＸは、ＭＯＳＦＥＴＱ１のドレイン端子、ダイオードＤ２、および放電抵抗器ＣＸを経由して放電される。放電抵抗器ＲＸは、例えば認識後まる１秒が経過するまでの７００ｍｓといった残った時間以内に、キャパシタＣＸを明確に初期電圧の３７％の閾値未満へ放電するように規格される。例えば、放電抵抗器ＲＸは２５０ｋΩの全抵抗を有する。ダイオードＤ１は、ＭＯＳＦＥＴＱ１がオンになる正の閾値を顕著に超えてキャパシタＣ１がさらに充電されるのを防ぐ。これによりキャパシタＣ１として低電圧キャパシタの使用が可能になる。
【００２９】
供給線が切断されたときにＸキャパシタＣＸの供給電圧が負である場合は、ｐチャネルＭＯＳＦＥＴＱ２がノード４における負の電圧によってオンにされる。キャパシタＣＸはそのとき、ＭＯＳＦＥＴＱ２のドレイン端子、ダイオードＤ４、および放電抵抗器ＲＸを経由して放電される。ダイオードＤ３は、ＭＯＳＦＥＴＱ２がオンになる負の閾値を顕著に下回ってキャパシタＣ１がさらに充電されるのを防ぐ。
【００３０】
キャパシタＣ１は、ネットワーク供給電圧の正または負の半波の過程でそれぞれ、正および負の方向の両方に充電されるので、極性をもたないキャパシタとして構成されなければならない。キャパシタＣ１は容量と最大電圧が比較的低いので、安価なセラミック製のキャパシタが適する。
【００３１】
図１に示されている回路の安全性は、使用されている素子の１つが破損した場合にさえも、ネットワークフィルター１と、検出回路２と、放電回路３との機能を保証するため、様々な選択可能な手段によって改善されうる。
【００３２】
例えば、直列に背合わせに接続されたおおよそ１８Ｖの逆電圧がかけられている２つのツェナーダイオードは、キャパシタＣ１に並列に接続されうる。もしＭＯＳＦＥＴＱ１およびＱ２のゲート端子とドレイン端子との間で、ダイオードＤ１またはＤ３のうち１つが破損することで遮断した場合、ノード４と中性線Ｎとの間の過電圧は、キャパシタＣ１とＭＯＳＦＥＴＱ１、Ｑ２のゲート端子とのそれぞれにおいて過電圧となるのを避けるように、ツェナーダイオードを経由してそらされる。
【００３３】
かわりに、またはさらに、２つの並列なダイオードＤ１ａ、Ｄ１ｂおよびＤ３ａ、Ｄ３ｂは、個別のダイオードＤ１、Ｄ３それぞれの位置に接続されることができ、この回路は、ツェナーダイオードが使用される状況とは異なり、動作中に漏洩電流が流れないという利点を有する。
【００３４】
さらに、低域フィルターであるキャパシタＣ１は、第１のキャパシタＣ１ａと第２のキャパシタＣ１ｂとからなる直列回路へ分割されうる。２つのキャパシタのうち１つが短絡した場合、低域フィルターの時定数のみが変化して、回路は以前のように機能し続ける。
【００３５】
図１に示された上記の回路は、図３による公知の回路におけるおよそ１００ｍＷの電力消費と比べて、待機状態におけるネットワークフィルター１の電力消費を、およそ０．５ｍＷ、すなわち２００倍、に減少させる。したがって、とくに待機状態における、電子機器の効率の大きな改善が達成されうる。
【００３６】
図２は、本発明によるネットワークフィルター１の第２の典型的な実施形態を示す。第２の典型的な実施形態によるネットワークフィルター１は、活線Ｐｈと中性線Ｎとの間に接続されたＸキャパシタＣＸを、同様に有する。ネットワークフィルター１は、さらに検出回路２と放電回路３を有する。
【００３７】
検出回路２は、分圧器として構成された低域フィルターを有する。第１の典型的な実施形態による分圧器とは異なり、第２の典型的な実施形態においては、第１のキャパシタＣ１と第２のキャパシタＣ２は、それぞれ抵抗器Ｒ１の上流と下流に対称的に接続される。ネットワークフィルター１の動作中に、ネットワーク電圧の大部分は、例えば１００ＭΩの抵抗を再び有する抵抗器Ｒ１において下降する。一方で、ネットワーク電圧の正または負の半波の比較的小さな部分は、キャパシタＣ１またはＣ２において下降し、また、もう一方のキャパシタＣ２またはＣ１のそれぞれは、それぞれダイオードＤ４、Ｄ２を経由して橋渡しをされる。
【００３８】
放電回路３は、同様に対称的に構成される。典型的な実施形態において２つの直列に接続された抵抗器ＲＸａおよびＲＸｂとして構成される放電抵抗器ＲＸに加えて、２つの自己遮断ｎチャネルＭＯＳＦＥＴＱ１およびＱ２が、同様にそこへ直列に接続される。ＭＯＳＦＥＴＱ１およびＱ２は、そのそれぞれのドレイン端子が中央の放電抵抗器ＲＸの方向に向くように配置される。ＭＯＳＦＥＴＱ１およびＱ２のそれぞれは、そのそれぞれのゲート端子における制御電圧がたとえ切れていても、ＭＯＳＦＥＴＱ１またはＱ２のソース端子からドレイン端子へ電流が流れることを可能にする寄生ボディダイオードを有する。しかし、２つのＭＯＳＦＥＴが交互に逆向きに配置されているので、電流は、ＭＯＳＦＥＴＱ１またはＱ２のうち１つにおけるゲート電圧がなければ、放電抵抗器ＲＸを横切って流れない。
【００３９】
もし供給線ＰｈまたはＮのうち１つが、ＸキャパシタＣＸにおけるキャパシタ電圧が正である間に切断された場合には、キャパシタＣ１が、ダイオードＤ４と抵抗器Ｒ１とを経由して充電される。したがって、第１のノード４ａにおける電圧は、ｎチャネルＭＯＳＦＥＴＱ１がオンになる電圧を超えて上昇する。ＸキャパシタＣＸは、ＭＯＳＦＥＴＱ１のドレイン端子、放電抵抗器ＲＸ、およびＭＯＳＦＥＴＱ２の寄生ボディダイオードを経由して放電される。放電抵抗器ＲＸはまた、残った時間内、例えば認識後まる１秒の残った７００ｍｓの時間内に、ＸキャパシタＣＸを明確に初期電圧の３７％の閾値未満へ放電するように、規格される。例えば、それはおおよそ２５０ｋΩの全抵抗値を有する。
【００４０】
ＭＯＳＦＥＴＱ１のドレイン端子とゲート端子との間に接続されたダイオードＤ１は、低域キャパシタＣ１のさらなる充電、そしてＭＯＳＦＥＴＱ１のゲート端子がＭＯＳＦＥＴＱ１がオンになる閾値を顕著に超えることを防ぐ。これにより、キャパシタＣ１として低電圧キャパシタの使用が可能になり、ＭＯＳＦＥＴＱ１の破損を防ぐ。電解キャパシタはまた、供給電圧の負の半波におけるダイオードＤ２によるわずかな極性に耐える限り、キャパシタＣ１として使用されうる。
【００４１】
ネットワークの切断の時点でキャパシタ電圧が負である場合は、この場合は活線Ｐｈと比べたノード４ｂにおける電圧は正なので、ｎチャネルＭＯＳＦＥＴＱ２がオンになる。ＸキャパシタＣＸは、ＭＯＳＦＥＴＱ２のドレイン端子、放電抵抗器ＲＸ、およびＭＯＳＦＥＴＱ１の逆向きに伝導する寄生ボディダイオードを経由して、放電される。ダイオードＤ３は、キャパシタＣ１がＭＯＳＦＥＴＱ２がオンになる閾値を顕著に超えてさらに充電されるのを防ぐ。キャパシタＣ２はまた、供給電圧の正の半波におけるダイオードＤ４によるわずかな極性に耐える限り、極性を持った低電圧電解キャパシタとして構成されうる。
【００４２】
第２の典型的な実施形態による回路はまた、たとえ個々の素子が機能しなくなったとしても保護効果を達成するため、さらに改善されうる。とくに、ダイオードＤ２およびＤ４は、例えば１８Ｖのツェナー電圧を備えたツェナーダイオードとして構成されうる。したがって、もしダイオードＤ１またはＤ３のうち１つが破損し、そのためＭＯＳＦＥＴＱ１、Ｑ２それぞれのゲート端子とドレイン端子との間の接続が遮断された場合は、ツェナーダイオードがキャパシタＣ１、Ｃ２それぞれの過充電を防ぐ。
【００４３】
かわりに、上記に説明したように、ダイオードＤ１またはＤ３は、それぞれ並列なダイオードＤ１ａ、Ｄ１ｂ、またはＤ３ａ、Ｄ３ｂによって置き換えられることができ、この場合には漏洩電流が流れない。
【００４４】
さらに、キャパシタＣ１およびＣ２は、下位キャパシタＣ１ａ、Ｃ１ｂ、およびＣ２ａ、Ｃ３ｂをそれぞれ直列させた回路へ再分割されうる。１つのキャパシタが短絡した場合には、時定数がわずかに変化して、回路は機能し続ける。
【００４５】
ネットワークフィルターの有効電力の改善は、第１の形態で記述されたものに相当する。しかし、第２の実施形態による回路は、ここでは比較的安価なｎチャネルＭＯＳＦＥＴＱ１およびＱ２のみが要求されるため、より費用効率よく実装されることができる。
【００４６】
図４は、電子機器の電源供給部５における、本発明によるネットワークフィルター１の使用を示す。補助コンバータ７と同様に、主要コンバータ６は、ネットワークフィルター１の下流に配置される。主要コンバータ６と補助コンバータ７はそれぞれ、電子機器を動作するための動作電圧Ｖmainまたは補助電圧Ｖauxを生成するためのスイッチングコンバータを有する。
【００４７】
ネットワークフィルター１は、電源供給ネットワークの適用可能な規制にしたがい、高電力の主要コンバータ６における、例えば２００Ｗのスイッチング電力を抑えることができるように、規格される。例えば１−５Ｗというより著しく低い電力を有する補助コンバータ７は、比較的大きく規格されたネットワークフィルターを経由して、電子機器の待機状態で大きな電力損失を発生させることなく動作されうる。
【符号の説明】
【００４８】
１  ネットワークフィルター
２  検出回路
３  放電回路
４  ノード
５  電源供給部
６  主要コンバータ
７  補助コンバータ
ＣＸ  Ｘキャパシタ
ＲＸ  放電抵抗器
Ｃ１  キャパシタ
Ｒ１  抵抗器
Ｄ１−Ｄ４  ダイオード
Ｑ１，Ｑ２  ＭＯＳＦＥＴ
Ｐｈ  活線
Ｎ  中性線
Ｖmain  動作電圧
Ｖaux  補助電圧
【図１】
2011010295.tif 000003
【図２】
2011010295.tif 000004
【図３】
2011010295.tif 000005
【図４】
2011010295.tif 000006
【外国語明細書】
2011010295.tif 000007
2011010295.tif 000008
2011010295.tif 000009
2011010295.tif 000010
2011010295.tif 000011
2011010295.tif 000012
2011010295.tif 000013
2011010295.tif 000014
2011010295.tif 000015
2011010295.tif 000016
2011010295.tif 000017
2011010295.tif 000018
2011010295.tif 000019
2011010295.tif 000020
2011010295.tif 000021