(57)【要約】【課題】回路基板製造方法に関し、各レジスト膜又はレイヤーのパターンを適切に検査する方法を提案する。【解決手段】回路基板２００は、基板２１０に薄膜を形成する薄膜形成工程；薄膜にレジスト膜を形成するレジスト膜形成工程；レジスト膜をマスクとして薄膜を剥離するエッチング工程；レジスト膜を剥離するレジスト剥離工程；を含む一連の工程によって予め定められたパターンのレイヤーを形成し、当該一連の工程が繰り返される。検査工程は、一連の工程において形成されたレジスト膜又はレイヤーのパターンの画像と、次工程以降で形成されるべきレジスト膜又はレイヤーのパターンの情報を含む参照情報とに基づいて、当該一連の工程で形成されたレジスト膜又はレイヤーのパターンを検査する。【選択図】図１１
2011154119.tif 000002
【特許請求の範囲】
【請求項１】
基板に薄膜を形成する薄膜形成工程；
前記薄膜形成工程において形成された薄膜にレジスト膜を形成するレジスト膜形成工程；
前記レジスト膜形成工程において形成されたレジスト膜をマスクとして薄膜を剥離するエッチング工程；
前記エッチング工程後に、レジスト膜を剥離するレジスト剥離工程；
を含む一連の工程によって予め定められたパターンのレイヤーを形成し、当該一連の工程が繰り返される回路基板の製造方法において、
前記一連の工程において形成されたレジスト膜又はレイヤーのパターンの画像と、次工程以降で形成されるべきレジスト膜又はレイヤーのパターンの情報を含む参照情報とに基づいて、当該一連の工程で形成されたレジスト膜又はレイヤーのパターンを検査する検査工程；を備えた、回路基板製造方法。
【請求項２】
前記検査工程における検査に基づいて、前記一連の工程において形成されたレジスト膜又はレイヤーのパターンを修正する修正工程を備えた、請求項１に記載された回路基板製造方法。
【請求項３】
前記検査工程の前に、当該一連の工程において形成されたレジスト膜又はレイヤーのパターンの画像と、当該一連の工程において形成されるべきレジスト膜又はレイヤーのパターンの情報を含む第１参照情報とに基づいて、当該一連の工程において形成されたレジスト膜又はレイヤーのパターンを検査する第１検査工程を備えた、請求項１又は２に記載された回路基板製造方法。
【請求項４】
前記第１検査工程における検査に基づいて、当該一連の工程において形成されたレジスト膜又はレイヤーのパターンを修正又は再形成する第１修正工程を備えた、請求項３に記載された回路基板製造方法。
【請求項５】
基板に形成されたレジスト膜又はレイヤーのパターンを撮影するカメラ；
当該レジスト膜又はレイヤーのパターンに対して、次工程以降で前記基板に形成されるべきレジスト膜又はレイヤーのパターンの参照情報を記憶した参照情報記憶部；及び、
前記カメラで撮影された基板に形成されたレジスト膜又はレイヤーのパターンの画像と、参照情報記憶部に記憶された、次工程以降で前記基板に形成されるべきレジスト膜又はレイヤーのパターンの情報を含む参照情報とに基づいて、当該基板に形成されたレジスト膜又はレイヤーのパターンを検査する検査装置；を備えた、回路基板製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基板上にＴＦＴ（Thin Film Transistor、薄膜トランジスタ）又は配線群が形成された回路基板の製造方法に関する。かかる回路基板は、例えば、液晶表示装置や有機ＥＬディスプレイなどのアクティブマトリクス型の表示装置に用いられている。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬディスプレイなどのアクティブマトリクス型の表示装置には、マトリクス状にＴＦＴや配線群が形成されたアクティブマトリクス基板（アレイ基板）を備えている。ＴＦＴを構成する電極や半導体、又は、配線群などは、薄膜形成、レジスト処理、エッチング、レジスト除去を含む一連の工程で一つのレイヤー（層）が形成される。各レイヤーは、レジスト処理、及び、エッチングなどによって、予め定められた所定のパターンに形成されている。そして、上記の一連の工程を繰り返し、複数のレイヤーのパターンを重ねてＴＦＴや配線群が形成されている。かかるアクティブマトリクス基板の製造方法については、例えば、特開２００５−２７４６０４号公報（特許文献１）に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２７４６０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
アクティブマトリクス基板の製造では、薄膜のレイヤーを形成する一連の工程が繰り返される。アクティブマトリクス基板の微細化、複雑化により、各レイヤーが予め定められたパターンに精度良く形成されることは難しい。このため、一連の工程ごとに形成された薄膜のレイヤーのパターンが検査されている。
【０００５】
検査工程では、例えば、当該一連の工程で形成されたレイヤーのパターンの画像（形成された電極や半導体や配線群の画像）を撮影する。そして、撮影された画像を、予め記憶された当該レイヤーのパターンの参照画像と比較することによって、形成されたレイヤーのパターンの欠陥を抽出することができる。しかし、欠陥を抽出する判定処理において、判定を厳しくすると、修正（リペア）や、やり直し（レイヤーのパターンの再形成、リワーク）が多くなり作業効率が悪くなる。これに対して、欠陥の判定を緩くすると不良発生率が増加し、歩留まりが悪くなる。
【０００６】
そこで、本発明は、回路基板製造方法に関し、かかる各レイヤーのパターンを適切に検査する方法を提案する。
【課題を解決するための手段】
【０００７】
本発明に係る回路基板製造方法は、基板に薄膜を形成する薄膜形成工程；薄膜形成工程において形成された薄膜にレジスト膜を形成するレジスト膜形成工程；レジスト膜形成工程において形成されたレジスト膜をマスクとして薄膜を剥離するエッチング工程；エッチング工程後に、レジスト膜を剥離するレジスト剥離工程；を含む一連の工程によって予め定められたパターンのレイヤーを形成し、当該一連の工程が繰り返される回路基板の製造方法において、一連の工程において形成されたレジスト膜又はレイヤーのパターンの画像と、次工程以降で形成されるべきレジスト膜又はレイヤーのパターンの情報を含む参照情報とに基づいて、当該一連の工程で形成されたレジスト膜又はレイヤーのパターンを検査する検査工程（第２レイヤー検査工程、第２レジスト膜検査工程）；を備えている。
【０００８】
この回路基板製造方法によれば、かかる検査工程（第２レイヤー検査工程（ｓ６、図１０参照、第２レジスト膜検査工程（ｓ６、図１０参照、）は、次工程以降で形成されるべきレジスト膜又はレイヤーのパターンに基づいて、当該一連の工程において形成されたレジスト膜又はレイヤーのパターンを検査する。これにより、一連の工程において形成されたレジスト膜又はレイヤーのパターンについて、修正や再形成が必要な欠陥を適切に抽出することができる。特に、ある特定のレジスト膜又はレイヤーとの関係では、レジスト膜又はレイヤーの欠陥と判定されない場合であっても、次工程以降で形成される他のレジスト膜又はレイヤーとの関係で問題となるような欠陥も存在する場合がある。この回路基板製造方法によれば、一連の工程において形成されたレジスト膜又はレイヤーのパターンの画像と、次工程以降で形成されるべきレジスト膜又はレイヤーのパターンの情報を含む参照情報とに基づいて、当該一連の工程で形成されたレジスト膜又はレイヤーのパターンを検査する。このため、次工程以降で形成される他のレジスト膜又はレイヤーとの関係で問題となるような欠陥についても、適切に抽出することができる。
【０００９】
この場合、検査工程における検査に基づいて、一連の工程において形成されたレジスト膜又はレイヤーのパターンを修正する修正工程を備えていてもよい。また、前記検査工程の前に、当該一連の工程において形成されたレジスト膜又はレイヤーのパターンの画像と、当該一連の工程において形成されるべきレジスト膜又はレイヤーのパターンの情報を含む第１参照情報とに基づいて、当該一連の工程において形成されたレジスト膜又はレイヤーのパターンを検査する第１レイヤー検査工程を備えていてもよい。また、かかる第１レイヤー検査工程における検査に基づいて、当該一連の工程において形成されたレジスト膜又はレイヤーのパターンを修正又は再形成する第１修正工程を備えていてもよい。
【００１０】
また、回路基板製造装置は、基板に形成されたレジスト膜又はレイヤーのパターンを撮影するカメラ；当該レジスト膜又はレイヤーのパターンに対して、次工程以降で前記基板に形成されるべきレジスト膜又はレイヤーのパターンの参照情報を記憶した参照情報記憶部；及び、カメラで撮影された基板に形成されたレジスト膜又はレイヤーのパターンの画像と、参照情報記憶部に記憶された、次工程以降で前記基板に形成されるべきレジスト膜又はレイヤーのパターンの情報を含む参照情報とに基づいて、当該基板に形成されたレジスト膜又はレイヤーのパターンを検査する検査装置；を備えている。かかる構成によって、回路基板製造装置は、上述した検査工程を具現化できる。
【図面の簡単な説明】
【００１１】
【図１】アクティブマトリクス基板の構成を示す図。
【図２】液晶表示装置の断面図。
【図３】アクティブマトリクス基板の製造工程を示す図。
【図４】アクティブマトリクス基板の製造工程を示す図。
【図５】アクティブマトリクス基板の製造工程を示す図。
【図６】アクティブマトリクス基板の製造工程を示す図。
【図７】アクティブマトリクス基板の製造工程を示す図。
【図８】アクティブマトリクス基板の製造工程を示す図。
【図９】アクティブマトリクス基板の製造工程を示す図。
【図１０】本発明の一実施形態に係る回路基板製造方法を示すフロー図。
【図１１】アクティブマトリクス基板の製造工程における欠陥の一例を示す図。
【図１２】アクティブマトリクス基板の製造工程における検査工程の一例を示す図。
【図１３】アクティブマトリクス基板の製造工程における欠陥の他の例を示す図。
【図１４】アクティブマトリクス基板の製造工程における検査工程の他の例を示す図。
【図１５】回路基板製造装置に用いられる検査装置の構成を模式的に示す図。
【図１６】レジスト膜の検査を含む本発明の一実施形態に係る回路基板製造方法を示すフロー図。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施形態に係る回路基板製造方法を図面に基づいて説明する。なお、同じ作用を奏する部材又は部位には適宜に同じ符号を付している。
【００１３】
この実施形態では、回路基板として、液晶表示装置に用いられるアクティブマトリクス基板を例に挙げて説明する。ここでは、まず、液晶表示装置の構成及びアクティブマトリクス基板を説明し、その後に、アクティブマトリクス基板の製造方法及びその検査工程を説明する。図１は、液晶表示装置を構成するアクティブマトリクス基板２０を模式的に示す平面図であり、図２は、図１中のII−II断面における液晶表示装置５０を模式的に示す断面図である。
【００１４】
ここで、液晶表示装置５０は、図２に示すように、アクティブマトリクス基板２０と、対向基板３０と、両基板２０及び３０との間に挟持されるように設けられた液晶層４０とを備えている。
【００１５】
アクティブマトリクス基板２０では、図１及び図２に示すように、透明絶縁性基板１０上に複数のゲート線２と複数のソース線３とが互いに直交するように配設されている。ゲート線２とソース線３との各交差部にはＴＦＴ１が設けられており、各ゲート線２の間には、容量線４がゲート線２と並行に設けられている。
【００１６】
また、図１に示すように、一対のゲート線２及び一対のソース線３によって囲まれた領域に表示領域Ａが設けられている。当該表示領域Ａには画素電極６が設けられている。この例では、画素電極６は、図１及び図２に示すように、各表示領域の全域にわたって設けられた透明電極６ａと、容量線４と重なるように設けられた反射電極７とによって構成されている。
【００１７】
また、アクティブマトリクス基板２０は、透明基板１０上に、ゲート絶縁膜１３及び有機絶縁膜１４が順に積層された多層積層構造となっている。透明絶縁性基板１０とゲート絶縁膜１３との層間には、ゲート線２、ゲート電極２ａ、及び容量線４が設けられている。ゲート電極２ａは、ゲート線２からソース線３の延びる方向に突出している。ゲート絶縁膜１３と有機絶縁膜１４との層間には、半導体８、ソース線３及びドレイン接続電極５が設けられている。この例では、ソース線３及びドレイン接続電極５は、それぞれＩＴＯ層３ａ、５ａにチタン層３ｂ、５ｂが重ねられている。
【００１８】
そして、半導体８の上層には、チャネル保護層９が設けられている。さらに、チャネル保護層９を挟んで、ソース電極１１とドレイン電極１２が設けられている。ソース電極１１はソース線３に接続されており、ドレイン電極１２はドレイン接続電極５に接続されている。有機絶縁膜１４上には、画素電極６が設けられている。画素電極６は、コンタクトホール６ｃを介してドレイン接続電極５に接続されている。ドレイン接続電極５は、容量線４が配設されている領域まで延びている。容量線４と対向する部分は、補助容量電極５ｃとして機能する。補助容量電極５ｃは、ゲート絶縁膜１３を介して容量線４に対向しており、容量線４と共に補助容量１５を構成している。
【００１９】
対向基板３０は、アクティブマトリクス基板２０に対向している。対向基板３０は、透明基板６０に、カラーフィルタ層（図示省略）、オーバコート層（図示省略）及び共通電極１７が積層された多層積層構造になっている。図示は省略するが、カラーフィルタ層には、各画素に対応して赤、緑及び青のうち１色の着色層が設けられる。各着色層の間にはブラックマトリクスが設けられている。
【００２０】
液晶層４０は、例えば、電気光学特性を有する液晶分子１８からなるネマチック液晶材料により構成されている。この液晶表示装置５０は、各画素電極６に１つの画素が構成されている。各画素において、ゲート線２からゲート信号が送られてＴＦＴ１をオン状態としたときに、ソース線３から送られたソース信号が、ソース電極１１及びドレイン電極１２を介して、画素電極６に供給される。これにより、画素電極６に所定の電荷を書き込まれ、画素電極６と共通電極１７との間で電位差が生じる。また、液晶層４０からなる液晶容量、及び補助容量に所定の電圧が印加される。そして、液晶表示装置５０では、その印加電圧の大きさに応じて液晶分子１８の配向状態が変わる。これにより、液晶表示装置５０は、外部から入射する光の透過率を調整することができ、画像を表示することができる。
【００２１】
かかるアクティブマトリクス基板２０は、薄膜からなる複数のレイヤーのパターンを多層に重ねることによって形成されている。例えば、アクティブマトリクス基板２０は、まず、図３に示すように、透明基板１０に、ゲート線２及びゲート電極２ａ、容量線４を所定のパターンで形成する。次に、図４に示すように、ゲート絶縁膜１３を形成し、半導体８を形成する。次に、図５に示すように、チャネル保護層９、ソース電極１１とドレイン電極１２、ソース線３とドレイン接続電極５（補助容量電極５ｃ）を順に形成する。次に、図２に示すように、有機絶縁膜１４を形成し、その後に、有機絶縁膜１４にコンタクトホール６ｃを形成し、画素電極６と反射電極７を順に形成する。画素電極６は、コンタクトホール６ｃを通じて、有機絶縁膜１４の下層に形成された補助容量電極５ｃに接続される。
【００２２】
アクティブマトリクス基板２０の各レイヤーは、基板に薄膜を形成する薄膜形成工程；薄膜形成工程において形成された薄膜にレジスト膜を形成するレジスト膜形成工程；レジスト膜形成工程において形成されたレジスト膜をマスクとして薄膜を剥離するエッチング工程；エッチング工程後に、レジスト膜を剥離するレジスト剥離工程；を含む一連の工程によって形成されている。かかる一連の工程が繰り返されることによって、基板上にＴＦＴ又は配線群が形成されている。
【００２３】
このようなアクティブマトリクス基板は、各レイヤーのパターンを精度良く形成することが望ましい。しかしながら、アクティブマトリクス基板を製造する際に用いる透明基板（マザーガラス）は、１辺が３ｍを超える規格も提案されており、大型化が進んでいる。さらに、タッチパネル機能、倍速表示などの液晶表示装置５０の高機能化に伴い、液晶表示装置５０の制御は複雑化する傾向があり、アクティブマトリクス基板に形成されるレジスト膜やレイヤーのパターンは、微細化及び複雑化している。これに対して、各レイヤーが予め定められたパターンに精度良く形成されることは難しい。一連の工程ごとに形成された薄膜のレイヤーのパターンが検査され、必要に応じて修正されている。
【００２４】
かかる検査を厳しくすると、修正や、やり直しが必要以上に多くなり作業効率が悪くなる。これに対して、検査を緩くすると、必要な修正ややり直しが行われないために不良品の発生率が増加し、歩留まりが悪くなる。このため、適当な検査方法が必要になる。
【００２５】
以下、かかる検査工程を説明する。なお、ここでは、説明の便宜上、図６から図９に示すアクティブマトリクス基板２００を基に検査工程を説明する。図６から図９は、それぞれアクティブマトリクス基板２００の製造工程を示す図である。以下に説明するアクティブマトリクス基板２００の構成は、図１から図５に示すアクティブマトリクス基板２０とは異なる。ここでは、まず、アクティブマトリクス基板に形成されるレイヤーのパターンの検査について説明する。なお、本発明は、レイヤーの検査に限らず、例えば、レジスト膜の検査にも適用が可能であり、レジスト膜の検査への適用についても、後述する。
【００２６】
この実施形態では、アクティブマトリクス基板２００は、図６に示すように、基板２１０の上に、予め定められたパターンでゲート線２０２及び容量線２０４からなる配線群を形成する。ゲート線２０２には、ゲート電極２０２ａが形成されている。次に、図７に示すように、ゲート線２０２及び容量線２０４からなる配線群が形成された基板２１０の上に、ゲート絶縁膜２１３を形成する。さらに、かかるゲート絶縁膜２１３を介在させた状態でゲート電極２０２ａの上に半導体２０８を形成する。
【００２７】
次に、図８に示すように、半導体２０８が形成された基板２１０の上に、チャネル保護層（図示省略）、ソース電極２１１、ドレイン電極２１２、ソース線２０３、ドレイン接続電極２０５を順に形成する。ドレイン接続電極２０５は、ドレイン電極２１２に接続されており、ゲート絶縁膜２１３の上を容量線２０４が配線されている位置まで延びており、容量線２０４が配線された部位には補助容量電極２０５ｃが形成されている。
【００２８】
次に、図９に示すように、チャネル保護層（図示省略）、ソース電極２１１、ドレイン電極２１２、ソース線２０３、ドレイン接続電極２０５を順に形成された基板２１０の上に、有機絶縁膜２１４を形成する。有機絶縁膜２１４には、補助容量電極２０５ｃに向けてコンタクトホール２０６が形成される。この実施形態では、図８及び図９に示すように、４つのＴＦＴ２０１が近接しており、当該ＴＦＴ２０１に対して、２本のソース線２０３が近接した状態で平行に配線されている。
【００２９】
図１０は、アクティブマトリクス基板２００の製造方法のフロー図を示している。上述したように、アクティブマトリクス基板２００の製造方法は、図１０に示すように、基板２１０に薄膜を形成する薄膜形成工程（ｓ１）；薄膜形成工程において形成された薄膜にレジスト膜を形成するレジスト膜形成工程（ｓ２）；レジスト膜形成工程（ｓ２）において形成されたレジスト膜をマスクとして薄膜を剥離するエッチング工程（ｓ３）；エッチング工程（ｓ３）後に、レジスト膜を剥離するレジスト剥離工程（ｓ４）；を含む一連の工程によって予め定められたパターンのレイヤーを形成する。そして、当該一連の工程が繰り返される。これにより、基板２１０上に、所定パターンのレイヤーを重ねて、ＴＦＴ２０１や配線群（２０２、２０３、２０４）を形成することができる。なお、薄膜形成工程（ｓ１）、レジスト膜形成工程（ｓ２）、エッチング工程（ｓ３）、レジスト剥離工程（ｓ４）については、公知の種々の処理を適用することができる。
【００３０】
また、この実施形態では、アクティブマトリクス基板２００の製造方法は、レジスト剥離工程（ｓ４）後に、第１レイヤー検査工程（ｓ５）と、第２レイヤー検査工程（ｓ６）とを備えている。
【００３１】
この実施形態では、第１レイヤー検査工程（ｓ５）は、当該一連の工程（ｓ１）〜（ｓ４）において形成されたレイヤーのパターンの画像と、当該一連の工程（ｓ１）〜（ｓ４）において形成されるべきレイヤーのパターンの情報を含む第１参照情報とに基づいて、当該一連の工程において形成されたレイヤーのパターンを検査する。例えば、当該一連の工程（ｓ１）〜（ｓ４）において形成されたレイヤーのパターンの画像が、図１１に示す画像である場合、図７に示すように、当該一連の工程（ｓ１）〜（ｓ４）において形成されるべきレイヤーのパターンの情報を含む第１参照情報に基づいて、当該一連の工程において形成されたレイヤーのパターンを検査する。また、例えば、当該一連の工程（ｓ１）〜（ｓ４）において形成されたレイヤーのパターンの画像が、図１３に示す画像である場合、図８に示すように、当該一連の工程（ｓ１）〜（ｓ４）において形成されるべきレイヤーのパターンの情報を含む第１参照情報に基づいて、当該一連の工程において形成されたレイヤーのパターンを検査する。
【００３２】
また、第２レイヤー検査工程（ｓ６）は、一連の工程（ｓ１）〜（ｓ４）において形成されたレイヤーのパターンの画像と、次工程以降で形成されるべきレイヤーのパターンの情報を含む第２参照情報とに基づいて、当該一連の工程で形成されたレイヤーのパターンを検査する。例えば、当該一連の工程（ｓ１）〜（ｓ４）において形成されたレイヤーのパターンの画像が、図１１に示す画像である場合、図１２に示すように、次工程以降で形成されるべきレイヤーのパターンの情報を含む第２参照情報に基づいて、当該一連の工程において形成されたレイヤーのパターンを検査する。また、例えば、当該一連の工程（ｓ１）〜（ｓ４）において形成されたレイヤーのパターンの画像が、図１３に示す画像である場合、図１３に示すように、次工程以降で形成されるべきレイヤーのパターンの情報を含む第２参照情報に基づいて、当該一連の工程において形成されたレイヤーのパターンを検査する。
【００３３】
また、この実施形態では、第１レイヤー検査工程（ｓ５）における検査に基づいて、当該一連の工程において形成されたレイヤーのパターンを修正又は再形成する第１修正工程（ｓ５１）と、第２レイヤー検査工程（ｓ６）における検査に基づいて、一連の工程において形成されたレイヤーのパターンを修正する第２修正工程（ｓ６１）とを備えている。
【００３４】
以下、かかる第１レイヤー検査工程（ｓ５）と、第２レイヤー検査工程（ｓ６）をより具体的に説明する。
【００３５】
図１１は、アクティブマトリクス基板２００の製造において生じうる欠陥の一例を示している。かかるアクティブマトリクス基板２００の製造において生じうる欠陥として、例えば、ゲート電極２０２ａの上に半導体２０８が形成される工程（図７参照）において、図１１に示すように、半導体２０８の膜が予め定められていない部分に半導体２０８ａ、２０８ｂが形成されることがある。
【００３６】
かかる欠陥を検査する方法として、第１レイヤー検査工程（ｓ５）では、当該一連の工程で形成された半導体２０８、２０８ａ、２０８ｂのパターンの画像（図１１参照）を撮影する。そして、撮影された画像を、予め記憶された半導体２０８のパターンの参照画像（図７参照）と比較することによって、形成されたレイヤーのパターンの欠陥（半導体２０８ａ、２０８ｂ、図１１参照）を抽出することができる。
【００３７】
この実施形態では、かかる第１レイヤー検査工程（ｓ５）における検査で抽出されたレイヤーのパターンの欠陥（半導体２０８ａ、２０８ｂ、図１１参照）を、修正又は再形成する第１修正工程（ｓ５１）を備えている。この実施形態では、かかる第１修正工程（ｓ５１）において、欠陥として抽出された半導体２０８ａ、２０８ｂが必要に応じて修正（リペア）される。修正は、例えば、欠陥として抽出された半導体２０８ａ、２０８ｂにレーザ光を当てて、当該半導体２０８ａ、２０８ｂを除去することができる。また、修正できない場合には、当該半導体２０８を形成する工程をやり直す（レイヤーのパターンの再形成、リワーク）してもよい。この実施形態では、当該半導体２０８を形成する工程をやり直す（レイヤーのパターンの再形成、リワーク）場合には、図１０に示すように、レイヤーを除去するレイヤー除去（ｓ７）が行われ、薄膜形成工程（ｓ１）からレジスト剥離工程（ｓ４）に至る一連の工程が行われる。
【００３８】
ここで、かかる第１レイヤー検査工程（ｓ５）における検査を厳しくすると、修正や、やり直しが必要以上に多くなり作業効率が悪くなる。これに対して、第１レイヤー検査工程（ｓ５）における検査を緩くすると、必要な修正ややり直しが行われないために不良品の発生率が増加し、歩留まりが悪くなる。例えば、図１１に示すように、半導体２０８の膜が予め定められていない部分に半導体２０８ａ、２０８ｂが形成された場合であっても、当該半導体２０８ａ、２０８ｂが、特に不具合を生じさせなければ、かかる半導体２０８ａ、２０８ｂを修正せずに残してもよい。
【００３９】
この実施形態では、当該検査工程として、さらに第２レイヤー検査工程（検査工程）を備えている。
【００４０】
第２レイヤー検査工程（ｓ６：検査工程）は、一連の工程において形成されたレイヤーのパターンの画像と、次工程以降で形成されるべきレイヤーのパターンの情報を含む第２参照情報（参照情報）とに基づいて、当該一連の工程で形成されたレイヤーのパターンを検査する。
【００４１】
この実施形態では、例えば、図１２に示すように、一連の工程において形成されたレイヤーのパターンの画像（図１１参照）と、次工程以降で形成されるべきレイヤーのパターンの情報を含む第２参照情報とに基づいて、当該一連の工程で形成された半導体２０８、２０８ａ、２０８ｂを検査する（第２レイヤー検査工程）。この実施形態では、図１２に示すように、当該一連の工程で形成された半導体２０８、２０８ａ、２０８ｂの画像と、次工程以降で形成される、ソース電極２１１、ドレイン電極２１２、ソース線２０３、ドレイン接続電極２０５及び補助容量電極２０５ｃのレイヤーのパターンの情報を含む第２参照情報とに基づいて検査している。これにより、当該一連の工程で形成された半導体２０８、２０８ａ、２０８ｂが、次工程以降で形成される、ソース電極２１１、ドレイン電極２１２、ソース線２０３、ドレイン接続電極２０５及び補助容量電極２０５ｃに不具合を生じさせないかを検出することができる。
【００４２】
例えば、図１２に示す例では、当該一連の工程で形成された半導体２０８ａは、次工程以降で近接した状態で平行に配線される２本のソース線２０３のパターンに重なることが分かる。このままでは半導体２０８ａは、２本のソース線２０３を短絡させることになる。このため、かかる半導体２０８ａは、除去が必要な欠陥として判断される。これに対して、半導体２０８ｂは、２本のソース線２０３を短絡させない。このため、かかる半導体２０８ｂは除去せずに残してもよい。
【００４３】
また、かかる第２レイヤー検査工程（ｓ６）は、除去すべき欠陥だけでなく、予め定められたレイヤーのパターンから欠けている欠陥についても、修正の要否を適切に検査できる。
【００４４】
例えば、図１３に示す例では、形成されるべき補助容量電極２０５ｃのパターン（図８参照）に比べて、形成された補助容量電極２０５ｃの一部２０５ｃ１が欠けている。なお、図面上、当該欠陥部分２０５ｃ１にはハッチングを付している。
【００４５】
この実施形態では、補助容量電極２０５ｃが形成される工程において、一連の工程で形成された補助容量電極２０５ｃのパターンの画像（図１３参照）を撮影する。そして、撮影された画像（図１３参照）を、予め記憶された補助容量電極２０５ｃのパターンの参照画像（図８参照）と比較する。これによって、形成された補助容量電極２０５ｃの欠陥部分２０５ｃ１（図１３参照）を抽出することができる。この場合、図１３に示す例では、補助容量電極２０５ｃは、形成されるべき補助容量電極２０５ｃのパターン（図８参照）に比べて、欠陥部分２０５ｃ１が欠けている。他に影響が無ければ、かかる補助容量電極２０５ｃを修正せずに残してもよい。
【００４６】
この実施形態では、例えば、図１４に示すように、一連の工程において形成された補助容量電極２０５ｃのパターンの画像（図１３参照）と、次工程以降で形成されるべきレイヤーのパターンの情報を含む第２参照情報とに基づいて、当該一連の工程で形成された補助容量電極２０５ｃの欠陥部分２０５ｃ１を検査する（第２レイヤー検査工程）。この実施形態では、図１４に示すように、有機絶縁膜２１４に形成されるコンタクトホール２０６のパターンを含む第２参照情報に基づいて、当該一連の工程で形成された補助容量電極２０５ｃの欠陥を判定している。
【００４７】
この実施形態では、図１４に示すように、当該判定によって、一連の工程で形成された補助容量電極２０５ｃの欠陥部分２０５ｃ１が、有機絶縁膜２１４に形成されるコンタクトホール２０６のパターンに重なっている。このままでは、コンタクトホール２０６を通じて画素電極（図示省略）と、補助容量電極２０５ｃとの接続が適切に行われない可能性がある。このため、かかる補助容量電極２０５ｃは、欠陥部分２０５ｃ１を埋める修正、或いは、やり直しが必要な欠陥として判断することができる。
【００４８】
第２修正工程（ｓ６１）は、上記の第２レイヤー検査工程（ｓ６）における検査に基づいて、一連の工程において形成されたレイヤーのパターンを修正又は再形成する。
【００４９】
このように、アクティブマトリクス基板２００の製造方法は第２レイヤー検査工程（ｓ６：検査工程）を採用している。第２レイヤー検査工程（ｓ６：検査工程）は、次工程以降で形成されるべきレイヤーのパターンに基づいて、当該一連の工程において形成されたレイヤーのパターンを検査する。これにより、一連の工程において形成されたレイヤーのパターンについて、修正や再形成が必要な欠陥を適切に抽出することができる。特に、ある特定のレイヤーとの関係では、レイヤー欠陥と判定されない場合であっても、次工程以降で形成される他のレイヤーとの関係で問題となるような欠陥も存在する場合がある。このアクティブマトリクス基板２００の製造方法によれば、一連の工程において形成されたレイヤーのパターンの画像と、次工程以降で形成されるべきレイヤーのパターンの情報を含む参照情報とに基づいて、当該一連の工程で形成されたレイヤーのパターンを検査する。このため、次工程以降で形成される他のレイヤーとの関係で問題となるような欠陥についても、適切に抽出することができる。
【００５０】
また、この実施形態では、かかる第２レイヤー検査工程（ｓ６）における検査に基づいて、一連の工程において形成されたレイヤーのパターンを修正する第２修正工程（ｓ６１）を備えている。これにより、過度な修正を防止でき、生産効率の向上を図ることができるとともに品質の向上を図ることができる。
【００５１】
また、この実施形態では、第２レイヤー検査工程（ｓ６）の前に、第１レイヤー検査工程（ｓ５）を備えている。第１レイヤー検査工程（ｓ５）は、当該一連の工程において形成されたレイヤーのパターンの画像と、当該一連の工程において形成されるべきレイヤーのパターンの情報を含む第１参照情報とに基づいて、当該一連の工程において形成されたレイヤーのパターンを検査する。かかる第１レイヤー検査工程（ｓ５）によれば、当該一連の工程において形成されたレイヤーのパターンについて、第２レイヤー検査工程（ｓ６）の前に、明らかな欠陥を抽出することができる。
【００５２】
また、この実施形態では、かかる第１レイヤー検査工程（ｓ５）における検査に基づいて、当該一連の工程において形成されたレイヤーのパターンを修正又は再形成する第１修正工程（ｓ５１）を備えている。これにより、当該一連の工程において形成されたレイヤーのパターンについて、第２レイヤー検査工程（ｓ６）の前に、明らかな欠陥を修正することができる。これにより、第２レイヤー検査工程（ｓ６）でより適切な検査を行うことができる。
【００５３】
図１５は、第１レイヤー検査工程（ｓ５）及び第２レイヤー検査工程（ｓ６）で用いられる検査装置４００を模式的に示している。かかる検査装置４００は、カメラ４１０と、参照情報記憶部４２０とを備えている。
【００５４】
カメラ４１０は、基板２１０に形成されたレイヤーのパターンを撮影するように構成されている。かかるカメラ４１０は、基板２１０に形成されたレイヤーのパターンを撮影できればよく、例えば、ＣＣＤカメラを用いることができる。
【００５５】
参照情報記憶部４２０は、当該レイヤーのパターンに対して、次工程以降で基板２１０に形成されるべきレイヤーのパターンの参照情報４２１、４２２を記憶している。
【００５６】
ここで、参照情報記憶部４２０に記憶された参照情報４２１、４２２としては、上述した第１参照情報４２１と、第２参照情報４２２とが挙げられる。すなわち、この実施形態では、第１参照情報４２１には、図６〜図９に示すように、形成されるべきレイヤーのパターンの情報が含まれる。また、第２参照情報４２２は、例えば、図１２や図１４に示すように、次工程以降で形成されるべきレイヤーのパターンの情報が含まれる。
【００５７】
この検査装置４００は、第１レイヤー検査工程（ｓ５）では、カメラ４１０で撮影された基板に形成されたレイヤーのパターンの画像（例えば、図１１、図１３参照）と、参照情報記憶部４２０に記憶された、第１参照情報４２１（例えば、図７、図８参照）とに基づいて、当該基板に形成されたレイヤーのパターンを検査する。また、この検査装置４００は、第２レイヤー検査工程（ｓ６）では、カメラ４１０で撮影された基板に形成されたレイヤーのパターンの画像（例えば、図１１、図１３参照）と、参照情報記憶部４２０に記憶された、次工程以降で前記基板に形成されるべきレイヤーのパターンの情報を含む第２参照情報（例えば、図１２、図１４参照）とに基づいて、当該基板に形成されたレイヤーのパターンを検査する。
【００５８】
かかる構成によって、上述した第１レイヤー検査工程（ｓ５）及び第２レイヤー検査工程（ｓ６）を具現化できる。また、検査装置４００は、かかる検査を画像処理（例えば、マッチング処理）で自動的に、欠陥を抽出するように構成してもよい。
【００５９】
また、検査装置４００は、オペレータ（検査者）に対して画像を表示する表示部４３０を備えていてもよい。これにより、オペレータ（検査者）は、表示部４３０に表示された画像を見て、欠陥を抽出することができる。この場合、画像処理（例えば、マッチング処理）で自動的に抽出された欠陥と考えられる部位を、表示部４３０に表示させて、オペレータ（検査者）に欠陥を抽出させてもよい。
【００６０】
また、この場合、カメラ４１０で撮影された画像（例えば、図１１、図１３参照）に対して、第１参照情報４２１（例えば、図７、図８参照）や第２参照情報（例えば、図１２、図１４参照）を重ねて表示するようにしてもよい。これにより、オペレータ（検査者）が画像を見て欠陥の判定が容易になる。
【００６１】
また、この場合、第１参照情報４２１（例えば、図７、図８参照）や第２参照情報（例えば、図１２、図１４参照）を重ねた状態で、間欠的に点灯してもよい。第１参照情報４２１（例えば、図７、図８参照）や第２参照情報（例えば、図１２、図１４参照）を重ねた状態で、間欠的に点灯することによって、カメラ４１０で撮影された基板に形成されたレイヤーのパターンの画像（例えば、図１１、図１３参照）と、第１参照情報４２１（例えば、図７、図８参照）又は第２参照情報（例えば、図１２、図１４参照）との比較が容易になる。これにより、オペレータ（検査者）が画像を見て欠陥の判定がさらに容易になる。
【００６２】
以上、アクティブマトリクス基板に形成されるレイヤーのパターンの検査について説明したが、本発明は、例えば、レジスト膜の検査にも適用が可能である。以下に、レジスト膜の検査への適用について説明する。
【００６３】
図１６は、本発明を、レジスト膜の検査に適用した実施形態について、回路基板製造方法を示すフロー図を示している。レジスト膜を検査する場合には、例えば、図１６に示すように、レジスト膜形成工程後に、上記のレイヤー検査工程と同様の検査工程を付加するとよい。
【００６４】
この場合、一連の工程において形成されたレジスト膜のパターンの画像と、次工程以降で形成されるべきレジスト膜のパターンの情報を含む参照情報とに基づいて、当該一連の工程で形成されたレジスト膜のパターンを検査する検査工程（第２レジスト膜検査工程ｓ１６０）；を備えているとよい。
【００６５】
そして、当該検査工程（第２レジスト膜検査工程（ｓ１６０））における検査に基づいて、前記一連の工程において形成されたレジスト膜のパターンを修正する第２修正工程（第２レジスト膜修正工程（ｓ１６１））を備えているとよい。
【００６６】
また、図１６に示すように、当該検査工程（第２レジスト膜検査工程（ｓ１６０））の前に、当該一連の工程において形成されたレジスト膜のパターンの画像と、当該一連の工程において形成されるべきレジスト膜のパターンの情報を含む第１参照情報とに基づいて、当該一連の工程において形成されたレジスト膜のパターンを検査する第１検査工程（第１レジスト膜検査工程（ｓ１５０））を備えているとよい。この場合、さらに、第１検査工程（第１レジスト膜検査工程（ｓ１５０））における検査に基づいて、当該一連の工程において形成されたレジスト膜のパターンを修正又は再形成する第１修正工程（第１レジスト膜修正工程（ｓ１５１））を備えているとよい。
【００６７】
この実施形態では、かかる第１レジスト膜検査工程（ｓ１５０）における検査で抽出されたレジスト膜のパターンの欠陥を、修正又は再形成する第１レジスト膜修正工程（ｓ１５１）を備えている。また、この実施形態では、かかる第１レジスト膜修正工程（ｓ１５１）において、必要な修正（リペア）がされる。修正は、例えば、欠陥として抽出されたレジスト膜を除去することができる。また、レジスト膜を修正できない場合には、当該レジスト膜を形成する工程をやり直す（レジスト膜のパターンの再形成、リワーク）してもよい。この実施形態では、当該レジスト膜を形成する工程をやり直す（レイヤーのパターンの再形成、リワーク）場合には、図１６に示すように、レジスト膜を除去するレジスト膜除去（ｓ１７０）が行われ、レジスト膜形成工程（ｓ２）から一連の工程がやり直される。
【００６８】
また、この場合、検査装置４００のカメラ４１０は、図１５に示すように、基板２１０に形成されたレジスト膜のパターンを撮影できるように構成されているとよい。また、参照情報記憶部４２０は、当該レジスト膜のパターンに対して、次工程以降で基板２１０に形成されるべきレジスト膜のパターンの参照情報を記憶しているとよい。
【００６９】
このように、レジスト膜のパターンを検査することによって、最終的に形成されるレイヤーのパターンに欠陥が生じる可能性を低くすることができる。これにより、最終的に形成されるレイヤーの修正ややり直しが少なくなり、また、不良品の発生率が低下し、歩留まりが良くなる。
【００７０】
以上、本発明の一実施形態に係る回路基板製造方法を説明したが、本発明に係る回路基板製造方法は上述した実施形態に限定されない。
【００７１】
例えば、上述した実施形態では、回路基板として、液晶表示装置のアクティブマトリクス基板を例に挙げたが、回路基板がかかるアクティブマトリクス基板に限定されない。ここで、回路基板は、薄膜形成工程、レジスト膜形成工程、エッチング工程及びレジスト剥離工程を含む一連の工程によって予め定められたパターンのレイヤーを形成し、当該一連の工程が繰り返されて製造される回路基板であればよい。液晶表示装置のアクティブマトリクス基板に関わらず、種々の回路基板に適用できる。かかる回路基板としては、例えば、プラズマディスプレイや有機ＥＬディスプレイなどのフラットパネルディスプレイの回路基板や、太陽光パネルの回路基板などが挙げられる。
【００７２】
また、かかる回路基板製造方法に用いられる検査装置についても、上記の実施形態に限定されない。
【符号の説明】
【００７３】
２００  アクティブマトリクス基板
２０２  ゲート線
２０２ａ  ゲート電極
２０３  ソース線
２０４  容量線
２０５  ドレイン接続電極
２０５ｃ  補助容量電極
２０５ｃ１  補助容量電極の欠陥部分
２０６  コンタクトホール
２０８  半導体
２０８ａ、２０８ｂ  半導体（欠陥部分）
２１０  基板
２１１  ソース電極
２１２  ドレイン電極
２１３  ゲート絶縁膜
２１４  有機絶縁膜
４００  検査装置
４１０  カメラ
４２０  参照情報記憶部
４２１  第１参照情報
４２２  第２参照情報
４３０  表示部
【図１】
2011154119.tif 000003
【図２】
2011154119.tif 000004
【図３】
2011154119.tif 000005
【図４】
2011154119.tif 000006
【図５】
2011154119.tif 000007
【図６】
2011154119.tif 000008
【図７】
2011154119.tif 000009
【図８】
2011154119.tif 000010
【図９】
2011154119.tif 000011
【図１０】
2011154119.tif 000012
【図１１】
2011154119.tif 000013
【図１２】
2011154119.tif 000014
【図１３】
2011154119.tif 000015
【図１４】
2011154119.tif 000016
【図１５】
2011154119.tif 000017
【図１６】
2011154119.tif 000018