(57)【要約】【課題】ＭＥＭＳ素子の信頼性の向上とＭＩＭ素子の特性の向上とを両立する。【解決手段】本発明の例に関わるＭＥＭＳデバイスは、基板１上に設けられる第１の下部電極１２と、第１の下部電極１２上に設けられ、第１の厚さｔ１を有する第１の絶縁体２０と、第１の下部電極１２上方にアンカーによって中空に支持される可動な第１の上部電極１６とを有するＭＥＭＳ素子１０と、基板１上に設けられる第２の下部電極５２と、第２の下部電極５２上に設けられ、第２の厚さｔ２を有する第２の絶縁体２５と、第２の絶縁体２５上に設けられる第２の上部電極５４とを有する容量素子５０と、を具備し、第２の厚さｔ２は、第１の厚さｔ１よりも薄いことを備える。【選択図】図２
2011009446.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられる第１の下部電極と、前記第１の下部電極上に設けられ、第１の厚さを有する第１の絶縁体と、前記第１の下部電極上方にアンカーによって中空に支持される可動な第１の上部電極と、を有するＭＥＭＳ素子と、
前記基板上に設けられる第２の下部電極と、前記第２の下部電極上に設けられ、第２の厚さを有する第２の絶縁体と、前記第２の絶縁体上に設けられる第２の上部電極と、を有する容量素子と、を具備し、
前記第２の厚さは、前記第１の厚さよりも薄いことを特徴とするＭＥＭＳデバイス。
【請求項２】
前記第２の絶縁体の誘電率は、前記第１の絶縁体の誘電率よりも高いことを特徴とする請求項１に記載のＭＥＭＳデバイス。
【請求項３】
前記第１及び第２の絶縁体は、単層膜若しくは積層膜から構成され、前記第１の絶縁体を構成する絶縁膜の数は、前記第２の絶縁体を構成する絶縁膜の数よりも多いことを特徴とする請求項１又は２に記載のＭＥＭＳデバイス。
【請求項４】
基板上に、ＭＥＭＳ素子の第１の下部電極と容量素子の第２の下部電極とを形成する工程と、
前記第１及び第２の下部電極上に、第１の厚さを有する第１の絶縁体を形成する工程と、
前記第１の絶縁体上に、犠牲層を形成する工程と、
アンカーを形成する領域の犠牲層内に第１の開口部を形成するのと同時に、前記第２の下部電極上の前記第１の絶縁体が露出するように、第２の開口部を前記犠牲層内に形成する工程と、
前記第２の開口部を介して、露出した前記第１の絶縁膜にエッチングを施して、前記第２の下部電極上に、前記第１の厚さよりも薄い第２の厚さを有する第２の絶縁体を形成する工程と、
前記犠牲層上及び前記第２の絶縁体上に、導電層を形成する工程と、
前記導電層を加工した後、前記犠牲層を除去して、前記第１の下部電極上方にアンカーによって中空に支持される可動な前記ＭＥＭＳ素子の第１の上部電極と、前記第２の絶縁膜体上に前記容量素子の第２の上部電極とを形成する工程と、
を具備することを特徴とするＭＥＭＳデバイスの製造方法。
【請求項５】
前記第１及び第２の下部電極に前記第１の絶縁体を形成するのと同時に、前記基板上の配線上に第１の絶縁体を形成する工程と、
前記犠牲層を形成する前に、前記配線上に形成された前記第１の絶縁体を除去する工程と、
前記第１の開口部を前記犠牲層内に形成することによって、前記配線の表面を露出させる工程と、
前記第２の絶縁体を形成するのと同一工程において、前記第１の開口部を介して、露出した前記配線の表面から不純物を除去する工程と、
をさらに具備することを特徴とする請求項４に記載のＭＥＭＳデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳデバイス及びその製造方法に関する。
【背景技術】
【０００２】
ＭＥＭＳ（Micro Electro-Mechanical Systems）技術を用いたＭＥＭＳデバイス、例えば、ＭＥＭＳ可変容量素子を用いたＲＦ（Radio Frequency）回路は、ＭＥＭＳ可変容量素子の出力信号のロスが少なく、且つ、その出力信号の線形性が優れているため、次世代無線システムへの搭載が期待されている（例えば、特許文献１参照）。
【０００３】
ＭＥＭＳ可変容量素子は、バックエンドプロセスで形成されるため、半導体基板上に形成された半導体集積回路より上層の配線レベルに形成される。誘導素子（インダクタ）やＭＩＭ（Metal-Insulator-Metal）構造の容量素子（以下、ＭＩＭ容量素子とよぶ）などの受動素子は、ＭＥＭＳ可変容量素子と同じ配線レベルに、ＭＥＭＳ素子と同時に形成される。
【０００４】
ＭＩＭ容量素子は、要求される特性に応じて、大きな静電容量を有するように形成される。そのため、ＭＩＭ容量素子は、その絶縁体の誘電率の高い材料を用いることや、対向する電極間に介在する絶縁体の厚さを薄くすることが、求められている。
【０００５】
一方、ＭＥＭＳ可変容量素子は、それを構成する電極又は絶縁体の表面ラフネスの影響を受けるため、ＭＥＭＳ可変容量素子の容量値に対して、絶縁体の厚さや誘電率がＭＩＭ容量素子ほど大きく作用することはない。但し、ＭＥＭＳ可変容量素子を構成する絶縁体の信頼性を考慮すると、対向する電極間に生じる電界を緩和するために、ＭＥＭＳ可変容量素子に用いられる絶縁体の厚さは、所望の容量値を実現できる範囲内で厚いことが望ましい。
【０００６】
このように、ＭＥＭＳ可変容量素子を構成する絶縁体とＭＩＭ容量素子を構成する絶縁体とは、それぞれ異なる特性が要求されている。
【０００７】
しかし、上述のように、ＭＥＭＳ可変容量素子とＭＩＭ容量素子は共通の製造プロセスを用いて同時に形成されるため、それらの両方に求められる特性を両立するように、各素子を構成する絶縁体をそれぞれ形成することは困難であった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２７８６３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、ＭＥＭＳ素子の信頼性の向上と容量素子の特性の向上を両立する技術を提案する。
【課題を解決するための手段】
【００１０】
本発明の一態様に関わるＭＥＭＳデバイスは、基板上に設けられる第１の下部電極と、前記第１の下部電極上に設けられ、第１の厚さを有する第１の絶縁体と、前記第１の下部電極上方にアンカーによって中空に支持される可動な第１の上部電極と、を有するＭＥＭＳ素子と、前記基板上に設けられる第２の下部電極と、前記第２の下部電極上に設けられ、第２の厚さを有する第２の絶縁体と、前記第２の絶縁体上に設けられる第２の上部電極と、を有する容量素子と、を具備し、前記第２の厚さは、前記第１の厚さよりも薄いことを備える。
【００１１】
本発明の一態様に関わるＭＥＭＳデバイスの製造方法は、基板上に、ＭＥＭＳ素子の第１の下部電極と容量素子の第２の下部電極とを形成する工程と、前記第１及び第２の下部電極上に、第１の厚さを有する第１の絶縁体を形成する工程と、前記第１の絶縁体上に、犠牲層を形成する工程と、アンカーを形成する領域の犠牲層内に第１の開口部を形成するのと同時に、前記第２の下部電極上の前記第１の絶縁体が露出するように、第２の開口部を前記犠牲層内に形成する工程と、前記第２の開口部を介して、露出した前記第１の絶縁膜にエッチングを施して、前記第２の下部電極上に、前記第１の厚さよりも薄い第２の厚さを有する第２の絶縁体を形成する工程と、前記犠牲層上及び前記第２の絶縁体上に、導電層を形成する工程と、前記導電層を加工した後、前記犠牲層を除去して、前記第１の下部電極上方にアンカーによって中空に支持される可動な前記ＭＥＭＳ素子の第１の上部電極と、前記第２の絶縁膜体上に前記容量素子の第２の上部電極とを形成する工程と、を備える。
【発明の効果】
【００１２】
本発明によれば、ＭＥＭＳ素子の信頼性の向上と容量素子の特性の向上とを両立できる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態に係るＭＥＭＳデバイスの構造を示す平面図。
【図２】第１の実施形態に係るＭＥＭＳデバイスの構造を示す断面図。
【図３Ａ】第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための図。
【図３Ｂ】第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための図。
【図３Ｃ】第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための図。
【図３Ｄ】第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための図。
【図４】第２の実施形態に係るＭＥＭＳデバイスの構造を示す断面図。
【図５】第２の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための図。
【図６】第３の実施形態に係るＭＥＭＳデバイスの構造を示す断面図。
【図７】第３の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための図。
【図８】各実施形態に係るＭＥＭＳデバイスの適用例を示す図。
【発明を実施するための形態】
【００１４】
以下、図面を参照しながら、本発明の例を実施するための形態について詳細に説明する。
【００１５】
［実施形態］
（１）  第１の実施形態  
図１乃至図３Ｄを参照して、本発明の第１の実施形態について、説明する。
【００１６】
（ａ）  構造  
図１及び図２を用いて、本発明の第１の実施形態に係るＭＥＭＳデバイスの構造について、説明する。図１は、本実施形態に係るＭＥＭＳデバイスの平面図を示している。また、図２は、本実施形態に係るＭＥＭＳデバイスの断面図を示している。図２は、図１のＡ−Ａ’線に沿う断面構造を示している。本実施形態において、ＭＥＭＳ可変容量素子が用いられたＭＥＭＳデバイスについて、説明する。本実施形態におけるＭＥＭＳデバイスは、可変容量素子を構成する可動構造１０と、可動構造１０を駆動するアクチュエータ３０Ａ，３０Ｂと、可動構造１０及びアクチュエータ３０Ａ，３０Ｂの動作を制御する周辺回路とを含んでいる。
【００１７】
図１及び図２に示すように、本実施形態に係るＭＥＭＳデバイスは、基板１上に設けられる。基板１は、例えば、ガラスなどの絶縁性基板や、シリコン基板上に設けられる層間絶縁膜等である。例えば、シリコン基板の表面領域（半導体領域）には、ＭＩＳ（Metal-Insulator-Semiconductor）構造の電界効果トランジスタなどが設けられ、トランジスタなどの素子は、ロジック回路や記憶回路を構成している。
【００１８】
可動構造１０は、下部信号電極（第１の下部電極）１２と上部信号電極（第１の上部電極）１６とを有している。
【００１９】
下部信号電極１２は、ｙ方向に延在するように、基板１上に設けられる。下部信号電極１２は、基板１上に固定されている。下部信号電極１２は、容量素子の電極として機能し、それと共に、例えば、信号線としても機能する。下部信号電極１２は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）や金（Ａｕ）などの金属、又は、これらの合金が用いられる。尚、下部信号電極１２は、導電性の半導体でもよい。
【００２０】
下部信号電極１２表面は、絶縁体２０によって覆われている。絶縁体２０の厚さは、第１の厚さｔ１を有する。絶縁体２０は、例えば、電極１２表面を酸化又は窒化させて形成された絶縁体でもよいし、膜堆積技術を用いて電極１２表面に形成された絶縁体でもよい。
【００２１】
上部信号電極１６は、下部信号電極１２上方に設けられる。上部信号電極１６は、下部信号電極１２と同様に、アルミニウム（Ａｌ）、銅（Ｃｕ）や金（Ａｕ）などの金属が用いられる。上部信号電極１６は、例えば、矩形上の平面形状を有し、ｘ方向に延在している。上部信号電極１６は、４つの梁１７Ａ，１７Ｂ及びアンカー１９Ａ，１９Ｂによって、中空に支持されている。これによって、下部信号電極１２と上部信号電極１６との間には、空隙（キャビティ）が設けられる。
【００２２】
このように、下部信号電極１２の底面は、絶縁体２０及びキャビティを挟んで、上部信号電極１６上面に対向する。そして、下部信号電極１２と上部信号電極１６との間に、静電容量ＣＭＥＭＳが発生する。上部信号電極１２は、後述のアクチュエータ３０Ａ，３０Ｂの動作に応じて、基板１表面に対して上下方向に動く。これによって、信号電極１２，１６間の静電容量ＣＭＥＭＳが変化する。以下では、可動構造１０のことを、ＭＥＭＳ可変容量素子１０とよぶ。
【００２３】
尚、信号電極１２，１６は、矩形状の平面形状に限定されず、円形又は楕円形など曲線を含む形状でもよい。また、信号電極１２，１６は、その上面から底面に向かって貫通する孔を有してもよい。また、下部信号電極１２下方の基板１の一部が犠牲層などを利用した技術を用いて除去され、下部信号電極１２の下方に、空隙（キャビティ）が設けられてもよい。
【００２４】
アンカー１９Ａ，１９Ｂは、例えば、基板１上の配線（導電層）上、又は、基板１上に、設けられる。  
梁１７Ａ，１７Ｂは、Ｘ方向に延在している。梁１７Ａ，１７Ｂの一端は、上部信号電極１６の端部に直接接続されている。例えば、図１中の右側の２つの梁１７Ａは、上部信号電極１６の一端から二手に分かれるように、引き出されている。梁１７Ａの他端は、導電層１８Ａを介して、アンカー１９Ａにそれぞれ接続されている。また、図１中の左側の２つの梁１７Ｂの一端は、上部信号電極１６の端部から二手に分かれるように引き出され、梁１７Ｂの他端は、導電層１８Ｂを介して、アンカー１９Ｂにそれぞれ接続されている。  
梁１７Ａ，１７Ｂは、アンカー１９Ａ，１９Ｂによって、中空に支えられ、梁１７Ａ，１７Ｂと基板１との間には、空隙が設けられている。  
尚、本実施形態において、梁１７Ａ，１７Ｂは、上部信号電極１６と直接接続されているが、これに限定されず、梁１７Ａ，１７Ｂは、他の部材を経由して、上部信号電極１６に接続されてもよい。例えば、梁１７Ａ，１７Ｂ及びアンカー１８Ａ，１８Ｂは、上部信号電極１６と同じ材料が用いられる。
【００２５】
ＭＥＭＳ可変容量素子（可動構造）１０のＸ方向の両側には、両持ち構造（ブリッジ構造）のアクチュエータ３０Ａ，３０Ｂが設けられている。図１において、図中右側のアクチュエータ３０Ａは、２つの梁１７Ａの間に配置され、図中左側のアクチュエータ３０Ｂは、２つの梁１７Ｂの間に配置されている。
【００２６】
図１及び図２において、右側のアクチュエータ３０Ａは、上部駆動電極３３と下部駆動電極３７とを有している。左側のアクチュエータ３０Ｂも、右側のアクチュエータ３０Ａと同様に、上部駆動電極３３と下部駆動電極３７とを有している。２つのアクチュエータ３０Ａ，３０Ｂは、ほぼ同じ構造を有しているので、以下では、右側のアクチュエータ３０Ａを用いて、アクチュエータ３０Ａ，３０Ｂの構造を説明する。
【００２７】
下部駆動電極３７は、基板１上に設けられ、基板１上に固定されている。下部駆動電極３７は、例えば、矩形状の平面形状を有している。下部駆動電極３７は、例えば、配線３８に接続される。下部駆動電極３７は、下部信号電極１２と同じ材料が用いられる。
【００２８】
下部駆動電極３７表面は、例えば、絶縁体２１によって覆われる。絶縁体２１は、例えば、下部信号電極１２表面を覆う絶縁体２０と同じ材料が用いられ、この絶縁体２１の厚さは、例えば、下部信号電極１２を覆う絶縁体２０と同じ厚さｔ１である。
【００２９】
上部駆動電極３３は、下部駆動電極３７上方に設けられている。上部駆動電極３３は、矩形状の平面形状を有している。２つのアクチュエータ３０Ａ，３０Ｂにおいて、各上部駆動電極３３の一端には、絶縁層（以下、ジョイント部とよぶ）３２が設けられる。このジョイント部３２を経由して、各アクチュエータ３０Ａ，３０Ｂの上部信号電極３３は、可動構造１０の上部信号電極１６の一端及び他端にそれぞれ接続されている。ジョイント部３２には、例えば、窒化シリコンなどの絶縁材料が用いられ、上部駆動電極３３は、上部信号電極１６から電気的に絶縁されている。尚、信号電極１６が駆動電極３３と電気的に接続されていてもよい場合には、絶縁材料の代わりに、導電体をジョイント部３２に用いてもよいし、ジョイント部を用いずに、上部信号電極１６と上部駆動電極３３とが１つの導電層からなる構造となってもよい。
【００３０】
上部駆動電極３３の他端には、バネ構造３４が接続されている。バネ構造３４の平面形状は、例えば、メアンダ状になっている。バネ構造３４を構成している配線の太さは、例えば、梁１７Ａ，１７Ｂを構成している配線の太さよりも細くされている。バネ構造３４は、アンカー３５に接続されている。アンカー３５は、例えば、基板１上の配線（導電層）３９上に設けられる。配線３９表面は、例えば、絶縁体２２によって覆われている。絶縁体２２の厚さは、例えば、下部信号電極１２を覆う絶縁体２０と同じ厚さｔ１である。アンカー３５は、絶縁体２２内に設けられた開口部を経由して、配線３９に電気的に接続される。バネ構造３４及びアンカー３５は、例えば、上部信号電極１６と同じ導電体が用いられる。
【００３１】
上部駆動電極３３は、バネ構造３４及びアンカー３５によって中空に支えられ、上部駆動電極３３と下部駆動電極３７との間には、空隙が設けられている。上部駆動電極３３は、上部信号電極１６とバネ構造３４との弾性の違いにより、バネ構造３４側が上部信号電極１６側よりも下方（下部駆動電極３７側）に下がっている。
【００３２】
ＭＥＭＳ可変容量素子１０を駆動させる場合、配線３９上に設けられたアンカー３６及びバネ構造３４を経由して、上部駆動電極３３に電位が印加される。また、下部駆動電極３７には、配線３８を経由して、電位が印加される。これによって、上部駆動電極３３と下部駆動電極３７との間に、電位差が与えられる。  
本実施形態におけるアクチュエータ３０Ａ，３０Ｂは、例えば、静電駆動方式のアクチュエータである。つまり、アクチュエータ３０Ａ，３０Ｂにおいて、上部駆動電極３３と下部駆動電極３７とに電位差を与えた場合に、それらの駆動電極３３，３７の間に発生する静電引力によって、上部駆動電極３３が基板１表面に対して垂直方向に動く。その上部駆動電極３３の動作に伴って、ＭＥＭＳ可変容量素子（可動構造）１０の可動な上部信号電極１２が動く。
【００３３】
図２は、ＭＥＭＳ可変容量素子１０及びアクチュエータ３０Ａ，３０Ｂが駆動前の状態を示している。例えば、一方の駆動電極には、グランド電位が供給され、他方の駆動電極には、プルイン電圧以上の電位を供給する。プルイン電圧とは、静電引力によって、バネ構造３４に接続された上部駆動電極３３が動き始める電圧のことである。  
２つの駆動電極間にプルイン電圧以上の電位差が供給されることによって、上部駆動電極３３と下部駆動電極３７との間に、静電引力が発生する。アクチュエータ３０Ａ，３０Ｂの駆動電極３３，３７間に発生する静電引力は、駆動電極３３，３７間の間隔が小さいほど強くなる。よって、上部駆動電極３３は、駆動電極３３のバネ構造３４側から、下部駆動電極３７に絶縁膜３６を介して接触していく。駆動電極３３，３７に電位差を与えている期間、バネ構造３４側から可動構造１０側の方向へ向かって、駆動電極３３，３７間の間隔は徐々に小さくなっていき、上部駆動電極３３は、下部駆動電極３７にジッパー状に順次接触していく。そして、上部駆動電極３３は、下部駆動電極３７と絶縁膜３８を介して、ほぼ全面で接触する。
【００３４】
このようにアクチュエータ３０Ａ，３０Ｂが駆動し、このアクチュエータ３０Ａ，３０Ｂの駆動に伴って、ＭＥＭＳ可変容量素子１０が動く。アクチュエータ３０Ａ，３０Ｂの動作に伴って、上部駆動電極３３と接続されている上部信号電極１６は、下部信号電極１２に向かって動き、上部信号電極１６と下部信号電極１２との間の間隔は小さくなる。例えば、上部信号電極１６が、絶縁体２０を介して下部信号電極（シグナル線）１２と接触する場合、２つの信号電極１２，１６間の間隔は、絶縁体２０の厚さと同じになる。
【００３５】
アクチュエータ３０Ａ，３０Ｂの駆動電極３３，３７に与えられた電位差を０にすると、ＭＥＭＳ可変容量素子１０は、上部信号電極１６と下部信号電極１２との間隔が大きくなり、元の状態（図２の状態）に戻る。
【００３６】
このように、ＭＥＭＳ可変容量素子１０を構成している下部信号電極１２と上部信号電極１６との間の間隔は、アクチュエータ３０Ａ，３０Ｂの動作に追従して、変位する。したがって、信号電極１２，１６間の間隔の変化に伴って、下部信号電極１２と上部信号電極１６との間に生じる静電容量の値は、変化する。静電容量は対向する２つの電極の間隔に反比例するので、下部信号電極１２と上部信号電極１６の間隔が大きくなったとき、静電容量ＣＭＥＭＳは小さくなり、下部信号電極１２と上部信号電極１６の間隔が小さくなったときに、静電容量ＣＭＥＭＳは大きくなる。尚、ＭＥＭＳ可変容量素子１０の駆動時において、２つの信号電極１２，１６の間隔が変動すればよく、上部信号電極１６が絶縁体２０に直接接触せずともよい。
【００３７】
以上のように、ＭＥＭＳ可変容量素子１０の静電容量ＣＭＥＭＳは、下部信号電極１２と上部信号電極１６との間に発生する。上部信号電極１６は、アクチュエータ３０Ａ，３０Ｂによって、上部信号電極１６が基板１表面に対して垂直方向に駆動される。これによって、上部信号電極１６と下部信号電極１２との間隔が変化し、ＭＥＭＳ可変容量素子１０の静電容量ＣＭＥＭＳの値が変化する。
【００３８】
ＭＩＭ（Metal-Insulator-Metal）素子５０は、基板１上に設けられる。ＭＩＭ素子５０は、例えば、容量素子である。以下では、ＭＩＭ素子５０のことを、ＭＩＭ容量素子５０とよぶ。ＭＩＭ容量素子５０は、ＭＥＭＳ可変容量素子１０及びアクチュエータ３０Ａ，３０Ｂと同じ配線レベルに設けられる。そして、ＭＩＭ容量素子５０は、ＭＥＭＳ可変容量素子１０及びアクチュエータ３０Ａ，３０Ｂと共通の製造プロセスを用いて、同時に基板１上に、形成される。
【００３９】
ＭＩＭ容量素子５０は、２つの電極５２，５４と、２つの電極５２，５４との間に介在する絶縁体２５とから構成されている。
【００４０】
ＭＩＭ容量素子５０の下部電極（第２の下部電極）５２は、基板１上に設けられ、基板１上に固定されている。下部電極５２は、下部信号電極１２と同じ材料が用いられる。  
下部電極５２上には、絶縁体（第２の絶縁体）２５が、設けられる。絶縁体２５は、例えば、ＭＥＭＳ可変容量素子１０の絶縁体２０と同じ材料が用いられている。  
絶縁体２５上には、ＭＩＭ容量素子５０の上部電極（第２の上部電極）５４が設けられる。上部電極５４は、絶縁体２５に直接接触し、絶縁体２５上に固定されている。上部電極５４は、絶縁体２５を挟んで、下部電極５２に対向する。上部電極５４は、上部信号電極１６と同じ材料が用いられている。  
ＭＩＭ容量素子５０の絶縁体２５において、上部電極５４と下部電極５２との間に挟まれた部分は、厚さｔ２を有する。この厚さｔ２は、絶縁体２０の厚さｔ１より薄い。また、下部電極５２の側面上の絶縁体２５の厚さｔ１”は、ＭＥＭＳ可変容量素子１０の下部信号電極１２の側面を覆う絶縁体２０の厚さｔ１’とほぼ同じである。  
ＭＩＭ容量素子５０は固定容量素子であり、一定の静電容量ＣＭＩＭを有する。
【００４１】
図１及び図２に示されるＭＩＭ容量素子５０において、下部電極５２は、例えば、矩形状の平面形状を有し、ｙ方向に延在している。下部電極５２の一端には、コンタクト部５５が設けられる。このコンタクト部５５は、絶縁体２５内に形成された開口部を経由して、下部電極５２表面に直接接触し、下部電極５２に電気的に接続される。  
上部電極５４は、例えば、矩形状の平面形状を有する。上部電極５４の一端及び他端には、引き出し部５７が接続されている。例えば、引き出し部５７は、基板１表面に対して垂直方向において、上部電極５４の一端から斜め上方に延在する。引き出し部５７には、コンタクト部５３が接続されている。コンタクト部５３は、絶縁体２６内に設けられた開口部を経由して、基板１上の配線５１に直接接触する。上部電極５４は、引き出し部５７及びコンタクト部５３を経由して、基板１上に固定された配線５１に電気的に接続される。コンタクト部５３，５４及び配線５１を経由して、ＭＩＭ容量素子５０の電極５２，５４に電圧又は信号が入出力される。配線５１上の絶縁体２６の厚さは、例えば、下部信号電極１２上の絶縁体２０の厚さｔ１と同じである。
【００４２】
尚、図１及び図２において、ＭＩＭ容量素子５０の上部電極５４の両端に、引き出し部５７がそれぞれ接続された例が示されているが、これに限定されない。例えば、ＭＩＭ容量素子５０の一端のみに、引き出し部を接続してもよい。また、図１及び図２において、上部電極５４の一端にのみ、配線５１が接続されているが、上部電極５４の両端の引き出し部５７に、コンタクト５３及び配線５１を接続してもよいのは、もちろんである。さらに、ＭＩＭ容量素子５０の平面構造は、図１に示される構造に、限定されない。
【００４３】
図１及び図２に示されるように、本発明の第１の実施形態に係るＭＥＭＳデバイスは、ＭＥＭＳ可変容量素子１０とＭＩＭ容量素子５０とを有する。ＭＥＭＳ可変容量素子１０及びＭＩＭ容量素子５０は、同時に形成される。
【００４４】
本実施形態において、ＭＥＭＳ可変容量素子１０は、下部信号電極１２と、下部信号電極１２上の絶縁体２０と、下部信号電極１２上方の上部信号電極１６とを含んでいる。上部信号電極１６は、例えば、梁１７Ａ，１７Ｂ及びアンカー１８Ａ，１８Ｂによって、下部信号電極１２上方に中空に支持され、下部信号電極１２と上部信号電極１６との間には、空隙が設けられる。
【００４５】
また、本実施形態において、ＭＩＭ容量素子５０は、下部電極５２と、上部電極５４と、下部電極５２と上部電極５４とに挟まれた絶縁体２５とを含んでいる。
【００４６】
そして、本実施形態では、ＭＩＭ容量素子５０を構成する絶縁体２５の厚さｔ２が、ＭＥＭＳ可変容量素子１０を構成する絶縁体２０の厚さｔ１よりも薄いことを特徴とする。
【００４７】
容量素子５０の静電容量は、２つの電極５２，５４間に介在する絶縁体２５の誘電率と２つの電極５２，５４の対向面積とに比例する。また、ＭＩＭ容量素子５０の静電容量ＣＭＩＭは、２つの電極５２，５４の間隔、つまり、２つの電極５２，５４間に介在する絶縁体２５の厚さに反比例する。  
よって、ＭＩＭ容量素子を構成する絶縁体の厚さがＭＥＭＳ可変容量素子を構成する絶縁体の厚さと同じになっている場合と比較して、本実施形態のように、ＭＩＭ容量素子５０を構成する絶縁体２５の厚さｔ２がＭＥＭＳ可変容量素子１０を構成する絶縁体２０の厚さｔ１よりも薄くされることで、ＭＩＭ容量素子５０の静電容量を大きくすることができる。
【００４８】
一方で、本実施形態では、ＭＥＭＳ可変容量素子１０を構成する絶縁体２０の厚さｔ１は、ＭＩＭ容量素子５０を構成する絶縁体２５の厚さｔ２よりも厚く、絶縁体が堆積された時の厚さが確保される。よって、ＭＥＭＳ可変容量素子１０においては、互いに対向する下部信号電極１２と上部信号電極１６との間に生じる電界を、緩和することができる。
【００４９】
本実施形態のＭＥＭＳデバイスの製造工程において、犠牲層内にアンカー及びコンタクトを埋め込む開口部を形成するのと同時に、ＭＩＭ容量素子５０の絶縁体２５を覆う犠牲層が除去される。この一方で、ＭＥＭＳ可変容量素子１０の絶縁体２０は、犠牲層で覆ったままにしておく。そして、露出した絶縁体２５の表面に対してエッチングを施すことによって、ＭＩＭ容量素子５０の絶縁体２５は、薄くされる。これによって、ＭＩＭ容量素子５０を構成する絶縁体２５の厚さｔ２が、ＭＥＭＳ可変容量素子１０を構成する絶縁体２０の厚さｔ１よりも薄くされる。この製造工程の詳細については、後述する。
【００５０】
本実施形態において、ＭＩＭ容量素子５０の絶縁体２５の厚さｔ２を薄くする工程は、他の部材を形成する工程と共通に実行される。それゆえ、本実施形態に係るＭＥＭＳデバイスを形成するために、ＭＥＭＳ可変容量素子１０とＭＩＭ容量素子５０とがそれぞれ個別の工程を用いて形成されることは無い。よって、ＭＥＭＳ可変容量素子１０とＭＩＭ容量素子５０とで、それらに用いられる絶縁体２０，２５の厚さが異なっていても、ＭＥＭＳデバイスの製造工程及び製造コストが過剰に増加することはない。
【００５１】
以上のように、本発明の第１の実施形態に係るＭＥＭＳデバイスによれば、ＭＥＭＳ素子（ＭＥＭＳ可変容量素子）の信頼性の向上とＭＩＭ素子（容量素子）の特性の向上とを両立できる。
【００５２】
（ｂ）  製造方法  
以下、図２、図３Ａ乃至図３Ｄを用いて、第１の実施形態に係るＭＥＭＳデバイスの製造方法について、説明する。図３Ａ乃至図３Ｄは、各工程における図１のＡ−Ａ’線に沿う断面構造をそれぞれ示している。尚、以下では、図１及び図２のＭＥＭＳ可変容量素子（可動構造）１０が設けられる領域のことを、ＭＥＭＳ形成領域とよび、アクチュエータ３０Ａ，３０Ｂが設けられる領域のことを、アクチュエータ形成領域とよぶ。また、ＭＩＭ容量素子５０が設けられる領域のことをＭＩＭ形成領域とよぶ。
【００５３】
はじめに、図３Ａに示すように、導電層が、例えば、スパッタ法やＣＶＤ法などを用いて、基板１上に堆積される。導電層は、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）及び金（Ａｕ）等の金属やこれらの合金、導電性ポリシリコンなど導電性半導体である。堆積された導電層は、例えば、フォトリソグラフィー技術及びＲＩＥ（Reactive Ion Etching）法を用いて加工され、所定の形状の電極や配線が形成される。ＭＥＭＳ形成領域１０内において、導電層１２は、ＭＥＭＳ可変容量素子の下部信号電極に用いられる。アクチュエータ形成領域３０Ａ，３０Ｂ内において、導電層３７は、アクチュエータの下部駆動電極３７として用いられる。ＭＩＭ形成領域５０内において、導電層５２は、ＭＩＭ容量素子の下部電極に用いられる。また、導電層３９，５１は、例えば、配線となる。
【００５４】
導電層が加工された後、加工された導電層１２，３７，３９，５１，５２表面に、例えば、熱酸化法やＣＶＤ法などの膜堆積技術を用いて、絶縁体２０，２１，２２，２５ａ，２６が形成される。絶縁体２０，２１，２２，２５ａ，２６には、シリコン酸化膜、シリコン窒化膜、絶縁性金属酸化膜或いは高誘電体膜などが用いられる。尚、膜堆積技術を用いて、絶縁体が形成された場合、絶縁体２０，２１，２２，２５ａ，２６は導電層上だけでなく、基板１上にも形成されるが、本実施形態では、基板１上の絶縁体の図示は省略する。
【００５５】
ＭＥＭＳ形成領域１０において、導電層（下部信号電極）１２上に形成された絶縁体２０は、ＭＥＭＳ可変容量素子に用いられる絶縁体である。絶縁体２０は、例えば、厚さｔ１を有する。また、アクチュエータ形成領域３０Ａ，３０Ｂにおいて、導電層（下部駆動電極）３７上に形成された絶縁体２１は、アクチュエータに用いられる絶縁体である。絶縁体２１は、絶縁体２０と同じ材料が用いられ、同じ厚さｔ１を有する。絶縁体２０の厚さｔ１は、ＭＥＭＳ可変容量素子の駆動時に、所望の容量値を得られる範囲内で、ＭＥＭＳ可変容量素子の対向する電極間に生じる電界（ノイズ）を緩和できる厚さで形成される。
【００５６】
ＭＩＭ形成領域５０において、導電層（下部電極）５２上に形成された絶縁体２５ａは、ＭＩＭ容量素子に用いられる絶縁体である。絶縁体２５ａは、絶縁体２０と同時に形成されるため、絶縁体２０と同じ材料が用いられる。この際、絶縁体２５ａの厚さｔ２ａは、絶縁体２０の厚さｔ１とほぼ同じ厚さを有している。  
尚、配線として機能する導電層３９，５１上に形成された絶縁体２２，２６も、絶縁体２０と同じ材料が用いられ、同じ厚さｔ１を有する。
【００５７】
そして、コンタクト及びＭＥＭＳ可変容量素子の上部電極を中空に支持するアンカーが形成される位置（以下、アンカー／コンタクト形成領域とよぶ）において、導電層３９，５１の上面が露出するように、絶縁体２２，２６内に、開口部Ｐが、それぞれ形成される。
【００５８】
次に、図３Ｂに示すように、基板１上に、犠牲層４１が、例えば、ＣＶＤ法や塗布法などを用いて、形成される。犠牲層４１は、基板１、導電層１２，３７，３９，５１，５２、絶縁体２０，２１，２２，２５ａ，２６及び後の工程で構成される部材と、エッチング選択比が十分に確保できる材料であれば、金属、絶縁材料、半導体、無機化合物、有機物などいずれの材料を用いてもよい。
【００５９】
そして、アンカー／コンタクト形成領域において、犠牲層４１内に、開口部Ｑ１が形成される。アンカー／コンタクト形成領域において、導電層（配線）３９，５１上の絶縁体はあらかじめ除去されているので、開口部Ｑ１を介して、導電層３９，５１の表面が、露出する。開口部Ｑ１には、後述の工程において、アンカーやコンタクトが埋め込まれる。  
本実施形態においては、開口部Ｑ１が形成されるのと同時に、ＭＩＭ形成領域５０内の絶縁体２５上において、開口部Ｑ２が、犠牲層４１内に形成される。これによって、ＭＩＭ容量素子に用いられる絶縁体２５ａの上面が露出する。  
このように、アンカーを埋め込む開口部Ｑ１が犠牲層４１内に形成されるのと同時に、ＭＩＭ容量素子に用いる絶縁体２５を露出させる開口部Ｑ２が、犠牲層内に形成される。
【００６０】
続いて、図３Ｃに示されるように、ＭＩＭ容量素子を構成する絶縁体２５の上面が、開口部Ｑ２を経由して、例えば、物理的エッチング（スパッタリング）やウェットエッチングによって、エッチングされる。  
このエッチングによって、絶縁体２５の厚さは絶縁体２０の厚さより薄くされ、絶縁体２５は厚さｔ２になる。一方、ＭＥＭＳ可変容量素子を構成する絶縁体２０の上面は、犠牲層４１によって覆われているため、エッチングによって、絶縁体２０が薄くなることはない。よって、ＭＥＭＳ可変容量素子を構成する絶縁体２０は、形成時の厚さｔ１が維持される。
【００６１】
このように、形成された開口部Ｑ２を経由したエッチングによって、ＭＩＭ容量素子を構成する絶縁体２５の厚さｔ２は、ＭＥＭＳ可変容量素子を構成する絶縁体２０の厚さｔ１より薄くされる。尚、本実施形態において、アクチュエータを構成する絶縁体２１は、ＭＥＭＳ可変容量素子を構成する絶縁体２０と同様に、犠牲層４１によって覆われているため、その絶縁体２１はエッチングによって薄くされず、絶縁体２０と同じ厚さを有する。
【００６２】
また、絶縁体２５を薄くするためのエッチングを行う際、アンカー／コンタクト形成領域において、導電層（配線）３９，５１の露出した表面が、開口部Ｑ１を経由して同じエッチング条件下にさらされる。この際、導電層３９，５１表面において、自然酸化膜及び自然窒化膜などの自然形成膜、或いは、犠牲層に起因するダスト（残渣）等が、エッチングによって除去される。導電層３９，５１の表面から汚染物／不純物が除去されることによって、配線と後の工程で形成されるアンカー／コンタクトとの接触抵抗を低減でき、また、導電層とアンカー／コンタクトとの十分な接合力を確保できる。これは、ＭＥＭＳ可変容量素子及びＭＩＭ容量素子を用いたＭＥＭＳデバイスの信頼性及び特性の向上に貢献する。
【００６３】
このように、ＭＩＭ容量素子を構成する絶縁体２５を薄くする処理と配線となる導電層３９，５１表面をクリーニングする処理とが、共通の工程によって、同時に実行される。
【００６４】
そして、図３Ｄに示されるように、導電層（例えば、Ａｌ、Ｃｕ又はＡｕなど）が、例えば、スパッタリング法やＣＶＤ法を用いて、犠牲層４１及び絶縁体２５上に堆積される。  
堆積された導電層は、例えば、フォトリソグラフィー技術及びＲＩＥ法を用いて加工され、所定の形状の電極や配線が導電層から形成される。これによって、ＭＥＭＳ可変容量素子１０の上部信号電極１６は、犠牲層４１を介して、ＭＥＭＳ可変容量素子１０の下部信号電極１２上方に形成される。アクチュエータ３０Ａ，３０Ｂの上部駆動電極３３は、犠牲層４１を介して、アクチュエータ３０Ａ，３０Ｂの下部駆動電極３７上方に形成される。また、ＭＩＭ容量素子の上部電極５４は、ＭＩＭ容量素子を構成する絶縁体２５に直接接触するように、絶縁体２５上に形成される。
【００６５】
例えば、堆積された導電層を用いて、上部信号電極を支える梁やメアンダ状のバネ構造３４なども同時に形成される。また、導電層が犠牲層４１上に堆積されるのと同時に、その導電層は、犠牲層４１内の開口部Ｑ１内に、埋め込まれる。開口部Ｑ１内に埋め込まれた導電層３５，５３は、アンカーやコンタクトとなる。尚、バネ構造３４やアンカー３５などを構成する部材は、上部電極を構成する導電層と異なる材料及び工程で、形成されてもよい。導電層が加工される際、犠牲層４１を除去するための開口部（図示せず）が、導電層内に形成される。
【００６６】
続いて、例えば、絶縁体が上部信号電極１６と上部駆動電極３３上とに堆積され、その絶縁体が、フォトリソグラフィー技術及びＲＩＥ法によって、加工される。これによって、ジョイント部３２が、上部信号電極１６と上部駆動電極３３上とに形成される。このジョイント部３２によって、ＭＥＭＳ可変容量素子の上部信号電極１６とアクチュエータの上部駆動電極３３とが、接続される。
【００６７】
この後、図２に示されるように、犠牲層が選択的に除去されるように、ウェットエッチングが実行される。犠牲層は、導電層に形成された開口部から浸透したエッチング溶液によって、ＭＥＭＳ形成領域１０、アクチュエータ形成領域３０Ａ，３０Ｂ及びＭＩＭ形成領域５０内から除去される。  
犠牲層が除去されたことによって、ＭＥＭＳ可変容量素子１０の上部信号電極１６と下部信号電極１２との間に、空隙（キャビティ）が形成される。また、犠牲層の除去によって、アクチュエータの上部駆動電極３３は、ジョイント部３２の応力とバネ構造３４の応力との違いにより、上部駆動電極３３のバネ構造３４側が下方（基板側）に傾斜する。
【００６８】
以上の工程によって、本発明の第１の実施形態に係るＭＥＭＳデバイスが完成する。
【００６９】
本発明の第１の実施形態に係るＭＥＭＳデバイスの製造方法において、図３Ｂに示すように、犠牲層４１が形成された後、ＭＩＭ容量素子の下部電極５２を覆う絶縁体２５ａ上から犠牲層４１が除去され、絶縁体２５ａ上面は露出する。その一方で、ＭＥＭＳ可変容量素子の下部信号電極１２上の絶縁体２０は、犠牲層４１で覆った状態にする。そして、図３Ｃに示すように、露出した絶縁体２５上面に対してエッチングを施して、ＭＩＭ容量素子を構成する絶縁体２５の厚さｔ２は、ＭＥＭＳ可変容量素子の下部信号電極１２の厚さｔ１よりも薄くされる。
【００７０】
このように、本実施形態に係るＭＥＭＳデバイスの製造方法において、ＭＩＭ容量素子の２つ電極間に介在する絶縁体２５の厚さｔ２は薄くされるので、対向する２つの電極５２，５４の間隔は小さくなる。よって、絶縁体２５がＭＥＭＳ可変容量素子に用いられる絶縁体２０と同じ厚さを有する場合に比較して、ＭＩＭ容量素子５０の静電容量は、大きくなる。  
一方、ＭＩＭ容量素子の絶縁体２５を薄くする際、ＭＥＭＳ容量素子の絶縁体２０は犠牲層４１で覆われているので、ＭＥＭＳ可変容量素子において、ＭＥＭＳ可変容量素子を構成する絶縁体２０は、薄くされず、所望の容量値が得られる範囲内で、大きい厚さが確保される。よって、ＭＥＭＳ可変容量素子の駆動時、ＭＥＭＳ可変容量素子１０の電極１２，１６間に生じる電界は、大きい厚さの絶縁体２０によって、緩和される。
【００７１】
図３Ｂに示される工程において、開口部Ｑ２は、絶縁体２５ａの表面を露出させるために形成される。この開口部Ｑ２は、アンカー及びコンタクトを埋め込むための開口部Ｑ１が犠牲層４１内に形成されるのと同時に、形成される。このように、開口部を形成することが共通化されることよって、ＭＥＭＳデバイスの製造工程において、ＭＩＭ容量素子に用いられる絶縁体２５表面を露出させる工程が別途に追加されることはなく、製造工程の数が増加することはない。  
また、ＭＩＭ容量素子を構成する絶縁体２５が開口部Ｑ２を介して薄くされるのと同時に、開口部Ｑ１を介して露出した配線３９，５１表面から、自然酸化膜やダストが除去される。このように、素子の信頼性を向上させる処理が、絶縁体２５の薄膜化のための処理と共通に実行されることによって、製造工程が増大する抑制するのと共に、アンカー／コンタクトと配線３９，５１との界面の欠陥に起因して、素子１０，５０の特性及び信頼性が劣化するのが抑制される。
【００７２】
したがって、本発明の第１の実施形態に係るＭＥＭＳデバイスの製造方法によれば、ＭＥＭＳ素子（ＭＥＭＳ可変容量素子）の信頼性の向上とＭＩＭ素子（ＭＩＭ容量素子）の特性の向上を両立するＭＥＭＳデバイスを、提供できる。
【００７３】
（２）  第２の実施形態  
図４及び図５を参照して、本発明の第２の実施形態に係るＭＥＭＳデバイス及びその製造方法ついて、説明する。尚、第１の実施形態と同じ構成要素については、同じ符号を付し、その詳細については必要に応じて説明する。
【００７４】
（ａ）  構造  
以下、図４を用いて、本発明の第２の実施形態に係るＭＥＭＳデバイスの構造について、説明する。ここでは、第１の実施形態に係るＭＥＭＳデバイスとの相違点について、主に述べる。図４は、図１のＡ−Ａ’線に対応する断面図である。
【００７５】
図４に示されるように、本実施形態に係るＭＥＭＳデバイスにおいて、ＭＩＭ容量素子５０を構成する絶縁体６５は、ＭＥＭＳ可変容量素子１０を構成する絶縁体２０と異なる材料が用いられている。そして、２つの絶縁体２０，６５において、絶縁体６５の誘電率（第２の誘電率）は、絶縁体２０の誘電率（第１の誘電率）よりも高い。  
また、絶縁体６５の厚さｔ３は、例えば、絶縁体２０の厚さｔ１より薄い。但し、絶縁体６５の厚さｔ３は、絶縁体２０の厚さｔ１より薄いことが好ましいが、同じ厚さでもよい。  
絶縁体６５は、例えば、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）又は酸化ジルコニウム（ＺｒＯ２）等の高誘電体材料が用いられる。但し、ＭＥＭＳ可変容量素子１０の絶縁体２０に酸化シリコンが用いられた場合、ＭＩＭ容量素子５０の絶縁体６５は、窒化シリコンや酸窒化シリコンでもよい。
【００７６】
上述のように、容量素子の静電容量は、２つの電極間に介在する絶縁体の誘電率に比例する。それゆえ、本実施形態のＭＥＭＳデバイスのように、ＭＩＭ容量素子５０に用いられる絶縁体６５に、ＭＥＭＳ可変容量素子１０に用いられる絶縁体２０よりも誘電率の高い材料が用いられることによって、ＭＩＭ容量素子５０の静電容量を大きくできる。また、配線５１は、絶縁体６６によって覆われている。絶縁体６６は、例えば、絶縁体６５と同じ材料が用いられ、絶縁体６６の厚さは、絶縁体６５の厚さｔ３と同じになっている。尚、配線５１を覆う絶縁体６６は、絶縁体２０，２１，２２と同じ材料でもよく、この場合には、絶縁体６６の厚さは、絶縁体２０，２１，２２の厚さｔ１と同じになる。
【００７７】
また、ＭＥＭＳ可変容量素子１０を構成する絶縁体２０は、ＭＩＭ容量素子５０を構成する絶縁体６５と異なる材料が用いられるため、絶縁体２０の厚さｔ１を、ＭＥＭＳ可変容量素子１０に要求される特性に適するように、絶縁体６５の厚さｔ３よりも厚くできる。よって、第１の実施形態と同様に、ＭＥＭＳ可変容量素子１０において、２つの電極１２，１６間に生じる電界を緩和でき、素子１０の信頼性を向上できる。
【００７８】
したがって、本発明の第２の実施形態のＭＥＭＳデバイスによれば、上述の第１の実施形態と同様に、ＭＥＭＳ素子（ＭＥＭＳ可変容量素子）の信頼性を向上できると共に、ＭＩＭ素子（ＭＩＭ容量素子）の特性を向上できる。
【００７９】
（ｂ）  製造方法  
以下、図５を用いて、本発明の第２の実施形態に係るＭＥＭＳデバイスの製造方法について、説明する。ここでは、第１の実施形態で述べたＭＥＭＳデバイスの製造工程と同じ工程については詳細な説明を省略し、主に、第１の実施形態に係るＭＥＭＳデバイスの製造方法との相違点について述べる。図５は、図１のＡ−Ａ’線に対応する断面図である。
【００８０】
はじめに、図３Ａに示す製造工程と同様に、基板１上に、ＭＥＭＳ可変容量素子の下部信号電極２０、アクチュエータの下部駆動電極３７、ＭＩＭ容量素子の下部電極５２及び配線３９，５１が、それぞれ形成される。
【００８１】
次に、図５に示されるように、電極１２，３７，５２及び配線３９，５１上に、絶縁体２０，２１，２２が形成される。そして、絶縁体２２内に開口部Ｐが形成されるのと同時に、電極５２上及び配線５１上の絶縁体が、例えば、フォトリソグラフィー技術及びエッチング技術によって、ＭＩＭ形成領域５０内から除去される。尚、ＭＩＭ形成領域５０内において、配線５１上の絶縁体は、除去せずともよい。
【００８２】
そして、ダミー層４２が、基板１上に堆積される。それから、ダミー層４２は、フォトリソグラフィー技術及びエッチング技術によって、ＭＩＭ形成領域５０内から選択的に除去される。ダミー層４２はＭＥＭＳ形成領域１０及びアクチュエータ形成領域３０Ａ，３０Ｂ内に、残存される。  
このように、ＭＩＭ形成領域５０内において、電極５２及び配線５１の表面は露出する。また、ＭＥＭＳ形成領域１０及びアクチュエータ形成領域３０Ａ，３０Ｂ内において、導電層１２，３７，３９上の絶縁体２０，２１，２２は、ダミー層４２によって、覆われる。
【００８３】
続いて、絶縁体６５，６６が、例えば、ＣＶＤ法などの膜堆積技術によって、露出した電極５２及び配線５１上にそれぞれ堆積される。この際、カバー層４２上にも、絶縁体が、堆積される。  
絶縁体６５は、絶縁体２０より誘電率が高い材料が用いられ、例えば、酸化ハフニウム、酸化アルミニウムなどの高誘電体材料である。但し、絶縁体６５に用いられる材料は、絶縁体２０に用いられる材料よりも誘電率が高ければ、酸化シリコンや窒化シリコン、酸窒化シリコンでもよい。絶縁体６５の厚さｔ３は、例えば、絶縁体２０の厚さｔ１よりも薄く形成される。尚、電極５２にアルミニウムが用いられている場合には、電極５２表面に酸化処理を施して、酸化アルミニウムからなる絶縁体６５を形成してもよい。  
この後、ＭＥＭＳ形成領域１０内及びアクチュエータ形成領域３０Ａ，３０Ｂ内において、カバー層４２及びカバー層上の絶縁体がそれぞれ除去される。
【００８４】
そして、例えば、図３Ｂに示された工程と同様に、犠牲層４１が、ＭＥＭＳ形成領域１０内、アクチュエータ形成領域３０Ａ，３０Ｂ内及びＭＩＭ形成領域５０内に、堆積される。堆積された犠牲層４１に、開口部Ｑ１，Ｑ２が、形成される。開口部Ｑ１は、アンカー／コンタクト形成領域において、配線５１の表面が露出するように形成される。尚、本実施形態において、開口部Ｑ１及び開口部Ｑ２は同時に形成せずともよい。  
そして、開口部Ｑ１を経由して、露出した配線３９，５１表面から、自然酸化膜などが除去される。  
また、ＭＩＭ形成領域５０内において、開口部Ｑ２によって、下部電極５２上の絶縁体６５上面が露出する。図３Ｃに示す工程と同様に、開口部Ｑ２を経由して、絶縁体６５にエッチングを施し、絶縁体６５の厚さを薄くしてもよい。
【００８５】
それから、図３Ｄに示す工程と同様に、ＭＥＭＳ可変容量の上部信号電極、アクチュエータの上部駆動電極及びＭＩＭ可変容量の上部電極が同時に形成される。この後、図４に示されるように、犠牲層が除去される。以上の工程によって、本実施形態に係るＭＥＭＳデバイスが、完成する。
【００８６】
尚、図５に示される工程と反対の順序で、異なる材料からなる２つの絶縁体２０，６５が形成されてもよい。すなわち、ＭＩＭ容量素子を構成する絶縁体６５が電極２０，５２上に形成された後、その絶縁体６５がＭＥＭＳ形成領域から選択的に除去される。そして、絶縁体６５とは異なる材料の絶縁体２０が、ＭＥＭＳ形成領域１０内の電極２０上に形成されてもよい。この場合においても、図４に示されるＭＥＭＳデバイスが作製される。
【００８７】
以上のように、第２の実施形態に係るＭＥＭＳデバイスの製造方法においては、ＭＩＭ容量素子５０を構成する絶縁体６５は、ＭＥＭＳ可変容量素子を構成する絶縁体２０の誘電率よりも高い材料を用いて、形成される。これによって、本実施形態で述べた製造方法では、静電容量の大きいＭＩＭ容量素子５０が作製される。一方、ＭＥＭＳ可変容量素子１０を構成する絶縁体２０は、電極間に生じる電界を緩和できる厚さが確保されるように形成される。それゆえ、本実施形態で述べた製造方法では、信頼性の高いＭＥＭＳ可変容量素子１０を作製できる。
【００８８】
したがって、本発明の第２の実施形態に係るＭＥＭＳデバイスの製造方法によれば、第１の実施形態に係るＭＥＭＳデバイスの製造方法と同様に、ＭＥＭＳ素子（ＭＥＭＳ可変容量素子）の信頼性の向上とＭＩＭ素子（ＭＩＭ容量素子）の特性の向上を両立するＭＥＭＳデバイスを、提供できる。
【００８９】
（３）  第３の実施形態  
図６及び図７を参照して、本発明の第３の実施形態に係るＭＥＭＳデバイス及びその製造方法ついて、説明する。尚、第１及び第２の実施形態と同じ構成要素については、同じ符号を付し、その詳細については必要に応じて説明する。
【００９０】
（ａ）  構造  
以下、図６を用いて、本発明の第２の実施形態に係るＭＥＭＳデバイスの構造について、説明する。ここでは、第１の実施形態に係るＭＥＭＳデバイスとの相違点について主に述べる。図６は、図１のＡ−Ａ’線に対応する断面図である。
【００９１】
図６に示されるように、本実施形態に係るＭＥＭＳデバイスにおいて、ＭＥＭＳ可変容量素子１０を構成する絶縁体８０は、２つの絶縁膜７０ａ，７１ａが積層された構造を有する。積層構造の絶縁体８０は、厚さｔ４を有する。
【００９２】
ＭＩＭ容量素子５０を構成する絶縁体８５において、１つの絶縁膜７０ｄのみが下部電極５２と上部電極５４との間に設けられている。
【００９３】
アクチュエータ３０Ａ，３０Ｂを構成する絶縁体８１は、例えば、ＭＥＭＳ可変容量素子１０と同様に、２つの絶縁膜７０ｂ，７１ｂが積層された構造を有する。  
また、配線３９，５１上に、絶縁体８２，８６がそれぞれ設けられている。配線３９，５１を覆う絶縁体８２，８６は、下部信号電極１２を覆う絶縁体８０と同様に、２つの絶縁膜７０ｃ，７１ｃ，７０ｅ，７１ｅが積層された構造をそれぞれ有している。積層構造の絶縁体８２，８６の厚さは、例えば、積層構造の絶縁体８０の厚さｔ４と同じである。
【００９４】
絶縁膜７０ａ〜７０ｅは、例えば、高誘電体材料が用いられる。絶縁膜７１ａ〜７１ｅは、例えば、酸化シリコンや窒化シリコンが用いられる。
【００９５】
図６に示すように、ＭＥＭＳ可変容量素子１０において、絶縁体８０は積層構造を有し、その結果として、積層構造を有する絶縁体８０の厚さｔ４は厚くなる。一方、ＭＩＭ容量素子５０において、２つの電極５３，５４間に介在する絶縁体８５は単層構造であり、その厚さｔ５は、絶縁体８０の厚さｔ４より薄くなる。
【００９６】
それゆえ、第１の実施形態と同様に、ＭＥＭＳ可変容量素子１０において、絶縁体８０によって、ＭＥＭＳデバイスの駆動時に、ＭＥＭＳ可変容量素子１０の２つの電極１２，１６間に生じる電界強度が緩和される。また、ＭＩＭ容量素子５０において、その静電容量は大きくなる。
【００９７】
尚、図６において、絶縁体８０を構成している絶縁膜７０ａ，７１ａの数は２つ、絶縁体８５を構成している絶縁膜の数は１つであるが、絶縁体８０を構成している絶縁膜の数が、２つの電極５３，５４間に挟まれた絶縁体８５を構成している絶縁膜の数より多ければよく、図６に示される絶縁膜の数に限定されない。換言すると、ＭＩＭ容量素子を構成する絶縁体８５の積層数は、ＭＩＭ可変容量素子の構成する絶縁体の積層数より少なければ、積層構造を有してもよい。
【００９８】
以上のように、本発明の第３の実施形態のＭＥＭＳデバイスによれば、第１及び第２の実施形態と同様に、ＭＥＭＳ素子（ＭＥＭＳ可変容量素子）の信頼性を向上できると共に、ＭＩＭ素子（ＭＩＭ容量素子）の特性を向上できる。
【００９９】
（ｂ）  製造方法  
以下、図７を用いて、本発明の第３の実施形態に係るＭＥＭＳデバイスの製造方法について、説明する。ここでは、第１及び第２の実施形態に係るＭＥＭＳデバイスの製造方法との相違点について、主に述べる。
【０１００】
図７に示されるように、図３Ａに示される工程と同様に、基板１上に、ＭＥＭＳ可変容量素子の下部信号電極２０、アクチュエータの下部駆動電極３７、ＭＩＭ容量素子の下部電極５２及び配線３９，５１が、それぞれ形成される。
【０１０１】
次に、形成された下部電極２０，３７，５２及び配線３９，５１上に、絶縁体がそれぞれ形成される。本実施形態においては、複数の絶縁膜７０ａ〜７０ｅ，７１ａ〜７１ｅが、例えば、膜堆積技術を用いて、電極２０，３７，５２及び配線３９，５１上に積層される。これによって、電極２０，３７，５２上に、積層構造の絶縁体が形成される。  
尚、図７において、２つの絶縁膜７０ａ〜７０ｅ，７１ａ〜７１ｅが、電極２０，５２上に積層されているが、３つ以上の絶縁膜が電極上に積層されてもよいのはもちろんである。
【０１０２】
この後、積層構造の絶縁体が形成された後、配線３９，５１上の絶縁体７０ｃ，７１ｃ，７０ｅ，７１ｅに開口部Ｐが形成される。
【０１０３】
続いて、図３Ｂに示される工程と同様に、犠牲層４１が、基板１上、下部電極２０，３７，５２及び配線３９，５１上に、形成される。そして、アンカー／コンタクト形成領域において、犠牲層４１内に、開口部Ｑ１が形成される。開口部Ｑ１が形成されるのと同時に、開口部Ｑ２が、犠牲層４１内に形成される。これによって、図７に示されるように、ＭＩＭ形成領域５０内において、下部電極５２の絶縁膜７１ｄの上面が、露出する。また、開口部Ｑ１が形成されることによって、アンカー／コンタクト形成領域内の配線層３９，５１の上面が露出する。
【０１０４】
この後、露出した絶縁膜７１ｄが、物理的エッチングやウェットエッチングによって、除去される。これによって、図６に示されるように、ＭＩＭ形成領域５０内において、ＭＩＭ容量素子５０の絶縁体８５を構成する絶縁膜の数は、ＭＥＭＳ可変容量素子１０の絶縁体８０を構成する絶縁膜７０ａ，７１ａの数よりも少なくされる。
【０１０５】
ＭＩＭ容量素子の絶縁体８５を構成する絶縁膜の一部が除去された後、図３Ｄに示す工程と同様に、ＭＥＭＳ可変容量素子の上部信号電極、アクチュエータの上部駆動電極及びＭＩＭ可変容量の上部電極が同時に形成される。この後、犠牲層が除去され、図６に示されるように、ＭＥＭＳ可変容量素子１０、アクチュエータ３０Ａ，３０Ｂ及びＭＩＭ容量素子５０が形成される。図６に示されるように、ＭＥＭＳ可変容量素子１０の絶縁体８０は２つの絶縁膜７０ａ，７１ａから構成されるのに対して、ＭＩＭ容量素子５０の絶縁体８５は、２つの電極５２，５４間に１つの絶縁膜７０ｄが挟まれた構造を有している。  
以上の工程によって、本実施形態に係るＭＥＭＳデバイスが、完成する。
【０１０６】
尚、図６に示される例では、ＭＩＭ容量素子５０の絶縁体７５ａは１つの絶縁膜から構成され、ＭＥＭＳ可変容量素子１０の絶縁体８０は２つの絶縁膜７０ａ，７１ａから構成されているが、ＭＥＭＳ可変容量素子１０の絶縁体８０を構成する絶縁膜の数が、ＭＩＭ容量素子５０の絶縁体８５を構成する絶縁膜の数よりも多ければ、この数に限定されない。
【０１０７】
このように、本発明の第３の実施形態にＭＥＭＳデバイスの製造方法によれば、積層構造の絶縁体８０を有するＭＥＭＳ可変容量素子１０が形成される。一方、ＭＩＭ容量素子５０を構成する絶縁体８５は、ＭＥＭＳ可変容量素子の積層構造の絶縁体８０より少ない積層数で形成される。図６に示される例では、ＭＩＭ容量素子５０を構成する絶縁体８５は単層構造であり、１つの絶縁膜７０ｄが下部電極５２と上部電極５４との間に挟まれている。
【０１０８】
これによって、ＭＩＭ容量素子５０を構成する絶縁体８５の厚さｔ５は、ＭＥＭＳ可変容量素子１０を構成する多層構造の絶縁体８０の厚さｔ４よりも薄くなる。それゆえ、本実施形態で述べた製造方法では、ＭＥＭＳ可変容量素子１０の絶縁体と同じ構成の絶縁体がＭＩＭ容量素子５０に用いられた場合に比較して、静電容量の大きいＭＩＭ容量素子５０を作製できる。  
一方、ＭＥＭＳ可変容量素子１０を構成する絶縁体８０は、複数の絶縁膜７０ａ，７１ｂが積層されることによって、ＭＥＭＳデバイスの駆動時に、ＭＥＭＳ可変容量素子１０の２つの電極１２，１６間に生じる電界を緩和できる厚さが確保される。それゆえ、本実施形態で述べた製造方法では、信頼性の高いＭＥＭＳ可変容量素子を作製できる。
【０１０９】
したがって、本発明の第３の実施形態に係るＭＥＭＳデバイスの製造方法によれば、第１及び第２の実施形態に係るＭＥＭＳデバイスの製造方法と同様に、ＭＥＭＳ素子（ＭＥＭＳ可変容量素子）の信頼性の向上とＭＩＭ素子（ＭＩＭ容量素子）の特性の向上を両立するＭＥＭＳデバイスを、提供できる。
【０１１０】
［適用例］  
図８を参照して、本発明の第１乃至第３の実施形態の適用例について述べる。
【０１１１】
図８の（ａ）において、本発明の実施形態で述べたＭＥＭＳデバイスが、ＲＦ（高周波）回路に適用された例を示している。図８の（ａ）に示されるＲＦ回路において、ＭＥＭＳ可変容量素子１０は、ＲＦ発振部に用いられ、ＭＩＭ容量素子５０は、ブロッキングキャパシタに用いられている。
【０１１２】
ＭＥＭＳ可変容量素子１０に対して、例えば、抵抗素子９０及び電源９２が、並列に接続されている。抵抗素子９０と電源９２とは、直列に接続されている。電源９５は、例えば、直流電源であって、ＭＥＭＳ可変容量素子１０にバイアス電圧を供給する。  
ＭＩＭ容量素子５０は、ＭＥＭＳ可変容量素子１０の一端と出力端子９５との間に、直列に接続されている。図８（ａ）に示されるＲＦ回路において、ＭＩＭ容量素子５０は、ブロッキングキャパシタとして、直流成分が端子９５へ出力されるのを遮断する。
【０１１３】
図８（ａ）に示されるように、ＭＥＭＳ可変容量１０は、例えば、１０Ｖ〜２０Ｖ程度の直流電源９２によって駆動される。そのため、直流電源９２に起因する直流成分が外部に出力されないように、十分な大きさの静電容量を有するブロッキングキャパシタが、ＲＦ回路としてのＭＥＭＳデバイスに必要になる。  
本発明の実施形態で述べたＭＥＭＳデバイスを適用したＲＦ回路では、ＭＩＭ容量素子５０に用いられる絶縁体の厚さが、ＭＥＭＳ可変容量素子１０に用いられる絶縁体の厚さよりも薄くされることによって、ＭＩＭ容量素子の静電容量が大きくされている。これによって、本実施形態のＭＩＭ容量素子５０は、直流電源９２の直流成分を十分に遮断するブロッキングキャパシタを実現する。  
また、本発明の実施形態において、ＭＥＭＳ可変容量素子１０を構成する絶縁体の厚さは、ＭＩＭ容量素子５０を構成する絶縁体の厚さよりも厚い。そのため、ＲＦ回路のＲＦ発振時において、ＭＥＭＳ可変容量素子１０を構成する２つの電極間に生じる電界の分布を緩和できる。したがって、本実施形態のＭＥＭＳデバイス適用したＲＦ回路によれば、電界に起因するノイズの発生を低減でき、ＭＥＭＳ可変容量素子１０の信頼性を向上できる。ＭＥＭＳ可変容量素子１０の信頼性が向上するので、それを適用したＲＦ回路（ＭＥＭＳデバイス）の信頼性が向上するのはもちろんである。
【０１１４】
また、実施形態で述べたように、ＭＥＭＳ可変容量素子１０は、静電型アクチュエータ３０Ａ，３０Ｂによって駆動される。  
図８の（ｂ）に示されるように、静電型アクチュエータ３０Ａ，３０Ｂの駆動電圧Ｖｏｕｔは、昇圧回路９７から供給される。昇圧回路９７は、供給電圧Ｖｄｄ（例えば、３Ｖ）を昇圧して、アクチュエータ３０Ａ，３０Ｂの駆動電圧Ｖｏｕｔ（例えば、１０〜２０Ｖ程度）を生成する。
【０１１５】
昇圧回路９７は、複数のＭＩＭ容量素子５０１〜５０ｎを含んでいる。昇圧回路９７内において、複数のＭＩＭ容量素子５０１〜５０ｎは、スイッチ（図示せず）を経由して複数段に接続されている。ＭＩＭ容量素子５０１〜５０ｎ間の接続関係は、スイッチのオン／オフによって、並列接続から直列接続に、又は、直列接続から並列接続に、切り替えられる。ＭＩＭ容量素子５０１〜５０ｎの接続関係が容量素子の充電と放電とで切り替えられることによって、供給電位Ｖｄｄが駆動電位Ｖｏｕｔに昇圧される。
【０１１６】
供給電位Ｖｄｄが所定の駆動電位Ｖｏｕｔまで昇圧するために、複数の段数が必要になり、ＭＩＭ容量素子５０１〜５０ｎの個数は多くなる。各ＭＩＭ容量素子５０１〜５０ｎの静電容量ＣＭＩＭが大きくすることで、昇圧回路９７の昇圧率を大きくすることができる。
【０１１７】
ＭＩＭ容量素子５０１〜５０ｎの２つの電極間の対向面積を大きくして、所定の昇圧率が得られる静電容量ＣＭＩＭを確保する場合、ＭＩＭ容量素子５０１〜５０ｎの面積は大きくなる。この場合、昇圧回路９７のように複数の容量素子５０１〜５０ｎから構成される回路において、その回路のチップ内の占有面積は、大きくなってしまう。ＭＥＭＳデバイスが設けられるチップのサイズは、ＭＥＭＳデバイスより下層に設けられた半導体集積回路の回路規模に依存するため、ＭＩＭ容量素子５０１〜５０ｎを用いた回路の規模に起因して、ＭＥＭＳ可変容量素子１０の個数やＭＥＭＳ可変容量素子１０の大きさ、配線レイアウトなどに対して制約が生じる。それゆえ、ＭＩＭ容量素子５０１〜５０ｎの電極間の対向面積を大きくして、昇圧率を確保する場合には、ＭＥＭＳデバイスの設計の自由度が低下する可能性がある。
【０１１８】
これに対して、本発明の実施形態で述べたＭＩＭ容量素子５０１〜５０ｎでは、ＭＩＭ容量素子５０の２つの電極間に介在する絶縁体の厚さを、ＭＥＭＳ可変容量素子１０を構成する絶縁体の厚さよりも薄くすることで、ＭＩＭ容量素子５０１〜５０ｎの静電容量ＣＭＩＭを大きくする。そのため、容量素子５０１〜５０ｎの面積を大きくすること無しに、ＭＩＭ容量素子５０１〜５０ｎを用いた回路、例えば、昇圧回路９７の占有面積を小さくできる。
【０１１９】
この結果として、ＭＩＭ容量素子５０１〜５０ｎを用いた回路の占有面積が、ＭＥＭＳデバイスの設計に大きな制約を与えることはなく、本発明の実施形態においては、ＭＥＭＳデバイスの設計自由度は低下しない。
【０１２０】
また、本発明の実施形態におけるＭＥＭＳデバイスにおいて、ＭＥＭＳ可変容量素子１０とＭＩＭ容量素子は絶縁体の構成が異なっているが、共通のプロセスを用いて、同時に形成される。それゆえ、ＭＥＭＳデバイスの製造工程が増大することはない。
【０１２１】
以上のように、ＭＥＭＳ素子とＭＩＭ素子が共通の工程によって形成されるＭＥＭＳデバイスにおいて、本発明の実施形態に係るＭＥＭＳデバイスによれば、ＭＥＭＳ素子（ＭＥＭＳ可変容量素子）の信頼性を向上できると共に、ＭＩＭ素子（ＭＩＭ容量素子）の特性を向上できる。また、本実施形態のＭＥＭＳデバイスでは、ＭＥＭＳデバイスの設計自由度の向上に貢献できる。
【０１２２】
尚、本実施形態で述べたＭＩＭ容量素子５０は、ブロッキングキャパシタや昇圧回路に限らず、ＭＥＭＳデバイスに含まれる他の構成要素に用いられてもよいのは、もちろんである。
【０１２３】
［その他］
本発明の実施形態のＭＥＭＳデバイスにおいては、ＭＥＭＳ可変容量素子の両側に、両持ち構造（ブリッジ構造）のアクチュエータを設けるＭＥＭＳデバイスを例に挙げている。但し、本発明の実施形態はそれに限定されず、ＭＥＭＳ素子（例えば、ＭＥＭＳ可変容量素子）とＭＩＭ素子（例えば、容量素子）とを有するＭＥＭＳデバイスであって、ＭＩＭ素子を構成する絶縁体の膜厚が、ＭＥＭＳ素子を構成する絶縁体の膜厚よりも薄くなっていれば、ＭＥＭＳ素子及びアクチュエータの構造は、片持ち構造（カンチレバー構造）であってもよい。尚、ＭＩＭ素子の絶縁体の誘電率がＭＥＭＳ素子の絶縁体の誘電率よりも高い場合、ＭＥＭＳ素子及びＭＩＭ素子の絶縁体が積層構造を有する場合においても、同様である。
【０１２４】
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
【符号の説明】
【０１２５】
１：基板、１０：ＭＥＭＳ容量素子（可動構造）、１２：下部信号電極（第１の下部電極）、１６：上部信号電極（第１の上部電極），２０，８０：絶縁体（第１の絶縁体）、３０Ａ，３０Ｂ：アクチュエータ、３３，３７：駆動電極、５０：ＭＩＭ容量素子、５２：下部電極（第２の下部電極）、５４：上部電極（第２の上部電極）、２５，６５，８５：絶縁体（第２の絶縁体）、１９Ａ，１９Ｂ，３５，５３：アンカー（コンタクト）。
【図１】
2011009446.tif 000003
【図２】
2011009446.tif 000004
【図３Ａ】
2011009446.tif 000005
【図３Ｂ】
2011009446.tif 000006
【図３Ｃ】
2011009446.tif 000007
【図３Ｄ】
2011009446.tif 000008
【図４】
2011009446.tif 000009
【図５】
2011009446.tif 000010
【図６】
2011009446.tif 000011
【図７】
2011009446.tif 000012
【図８】
2011009446.tif 000013