(57)【要約】【課題】発振回路の出力周波数範囲を従来に対して拡大方向にもっていくことにより、発振周波数を目的とする周波数に合致させ易くした電圧制御発振回路を提供する。【解決手段】発振に寄与するトランジスタＴｒのソース端子に、第１の誘導性素子Ｔｓｃと、印加される電圧により容量が変化するダイオード素子Ｃ１〜Ｃ４により構成される容量性素子を直列接続したもの、が接続されているとともに、トランジスタＴｒのソース端子に、第２の誘導性素子Ｔｓの一端が接続されており、第２の誘導性素子Ｔｓの他端が接地されており、トランジスタＴｒのゲート端子に、第３の誘導性素子Ｔｇを介してバイアス電圧端子Ｖｇｇが接続されており、トランジスタＴｒのドレイン端子に、出力側の回路３を介して出力端子Ｖｏｕｔが接続されている。【選択図】  図１
2011010103.tif 000002
【特許請求の範囲】
【請求項１】
発振に寄与するトランジスタのソース端子に、第１の誘導性素子と、印加される電圧により容量が変化するダイオード素子により構成される容量性素子を直列接続したもの、が接続されているとともに、
前記トランジスタのソース端子に、第２の誘導性素子の一端が接続されており、当該第２の誘導性素子の他端が接地されており、
前記トランジスタのゲート端子に、第３の誘導性素子を介してバイアス電圧端子が接続されており、
前記トランジスタのドレイン端子に、出力側の回路を介して出力端子が接続されている、
ことを特徴とする電圧制御発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、無線や有線の通信システムの送信機や受信機に内蔵されるＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）に適用される電圧制御発振回路（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）に関し、特に、発振回路の出力周波数範囲を従来に対して拡大方向にもっていくことにより、発振周波数を目的とする周波数に合致させ易くした電圧制御発振回路に関する。
【背景技術】
【０００２】
例えば、現在実用化されている無線及び有線の通信システムでは、送信機や受信機の小型化は常に求められる課題である。また、小型化と同時に、通信システムに関わる製造や調整等のコストの削減も大きな課題である。これらの小型化やコスト削減を実現するために最も有効な手段として、システム内部に適用しているハイブリッドＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）部品をＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ  Ｍｏｎｏｌｉｔｈｉｃ  ＩＣ）に置き換えることが挙げられる。
【０００３】
ＭＭＩＣへの置き換えを行うと、一般的に、通信システム全体に占める必要とする機能の面積を小さくすることができることによる小型化を実現することができ、また、１枚のウェハで同一種類のＭＭＩＣを作成可能で量産することができることからコスト低減を実現することができ、更に、内部部品間における接続調整が不要になることによる調整コストの低減を実現することが可能となる。
【０００４】
ＭＭＩＣへの置き換えによってシステムの小型化と調整コスト低減に非常に大きく貢献することができる部分が、クロック発生回路である。システム動作における基準信号となるクロック信号を発生するクロック発生回路においては、温度変動、電源電圧変動などの環境変化に対しても、安定に動作させる必要がある。ハイブリッドＩＣでクロック発生回路を実現した場合には、目的とする周波数でのクロックを発生させる部分と、環境変化に対して周波数を保持させる制御回路が必要であり、制御回路を接続したときの周波数調整にも時間がかかると考えられる。
【０００５】
環境変化に対して安定に動作可能な発振回路としては水晶発振子があり、これを利用して高周波クロックを発生させるＰＬＬが、高周波クロック信号を発生させるための実用化の方向としては、最も可能性が高い。
このＰＬＬに用いる電圧制御発振回路（ＶＣＯ）として、従来から用いられているものとして、例えば、特許文献１に示されるようなマイクロ波発振器が挙げられる（特許文献１参照。）。
【０００６】
ここで、特許文献１における第７頁の第１図について、原理を説明しておく。なお、ここでは、説明を分かり易くするために、特許文献１で使用されている符号を付して説明する。
特許文献１の第１図によると、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のドレイン端子にインダクタを介してバイアス電圧を供給し、バイパスコンデンサ４により安定化させ、更に、ＦＥＴのゲート端子には整合回路６を介して信号出力端子が接続されている。また、ＦＥＴのソース端子には、誘導性ライン５の一端とショットキーバリアダイオード２のアノード端子が接続され、ショットキーバリアダイオード２のカソード端子に周波数調整用の電圧を印加し、同時に容量３の一端が接続されている。誘導性ライン５の他端と、容量３の他端は、接地電位に接続されている。
このショットキーバリアダイオード２と、誘導性ライン５の並列接続により、並列共振回路を構成して、ある電圧範囲内では、制御電圧に従って、ショットキーダイオード２の容量値がほぼ直線的に変化することを利用して、所望の発振周波数を得ることができるとされている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平６−３３４４３８号公報（第７頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来例に示される構成では、並列共振のみを用いて調整しているため、周波数に対する容量値の調整範囲等に制限が生じ、その結果、発振回路の出力発振周波数範囲を狭くしていた。更に、従来の構成においては、電圧制御端子と接地電位間の容量について、電圧により容量値が変化するショットキーバリアダイオードを必ずしも接続することになっていないため、その結果として、電圧に対する容量値の変化率を小さくし、発振回路の出力発振周波数範囲を狭くする原因になっていた。
【０００９】
本発明は、このような従来の事情に鑑み為されたもので、例えば、発振回路の出力周波数範囲を従来に対して拡大方向にもっていくことにより、発振周波数を目的とする周波数に合致させ易くすることができる電圧制御発振回路を提供することを目的とする。
また、本発明は、例えば、出力周波数範囲を拡大した発振回路をＰＬＬに適用した場合に、ＰＬＬを安定的に動作させることを実現する。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明に係る電圧制御発振回路では、次のような構成とした。
すなわち、発振に寄与するトランジスタのソース端子に、第１の誘導性素子（例えば、伝送線路やインダクタ）と、印加される電圧により容量が変化するダイオード素子により構成される容量性素子を直列接続したもの、が接続されている。これとともに、前記トランジスタのソース端子に、第２の誘導性素子（例えば、伝送線路やインダクタ）の一端が接続されており、当該第２の誘導性素子の他端が接地されている。また、前記トランジスタのゲート端子に、第３の誘導性素子（例えば、伝送線路やインダクタ）を介してバイアス電圧端子が接続されている。また、前記トランジスタのドレイン端子に、出力側の回路（特に限定は無く、種々な回路でもよい）を介して出力端子が接続されている。
【００１１】
従って、例えば、発振回路の出力周波数範囲を従来に対して拡大方向にもっていくことにより、発振周波数を目的とする周波数に合致させ易くすることができる。また、例えば、出力周波数範囲を拡大した発振回路をＰＬＬに適用した場合に、ＰＬＬを安定的に動作させることを実現することが可能である。
【発明の効果】
【００１２】
以上説明したように、本発明によると、例えば従来と比べて、有用な電圧制御発振回路を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施例に係る電圧制御発振回路の構成例を示す図である。
【図２】本発明の第２実施例に係る電圧制御発振回路の構成例を示す図である。
【図３】本発明の第３実施例に係る電圧制御発振回路の構成例を示す図である。
【図４】本発明の第４実施例に係る電圧制御発振回路の構成例を示す図である。
【図５】本発明を適用した共振回路を示す部分回路の構成例を示す図である。
【図６】電圧制御発振回路における共振回路を有する容量の周波数特性の一例を示す図である。
【図７】電圧制御発振回路において共振回路を構成する直列インダクタＬｓｃをパラメータとしたときにおける発振周波数の制御電圧依存性の一例を示す図である。
【図８】一般的なＰＬＬ回路の構成例を示す図である。
【発明を実施するための形態】
【００１４】
本発明に係る実施例を図面を参照して説明する。
【実施例１】
【００１５】
本発明の第１実施例を説明する。
図１には、本発明の一実施例に係る電圧制御発振回路の構成例を示してある。
本例の電圧制御発振回路は、２個の端子Ｖｃ１、Ｖｃ２と、２個のフィルタ１、２と、４個のバラクタダイオードＣ１〜Ｃ４と、伝送線路Ｔｓｃと、伝送線路Ｔｓと、トランジスタＴｒと、伝送線路Ｔｇと、出力回路３と、出力端子Ｖｏｕｔを備えている。
【００１６】
発振に寄与するトランジスタＴｒのゲート端子に伝送線路Ｔｇの一端が接続されており、伝送線路Ｔｇの他端が直流電位Ｖｇｇに接続されている。トランジスタＴｒのドレイン端子には、出力回路３を介して、出力端子Ｖｏｕｔが接続されている。トランジスタＴｒのソース端子には、伝送線路Ｔｓｃと、印加される電圧により容量が変化するバラクタダイオードＣ１〜Ｃ４により構成される容量性素子を直列接続したものが接続されている。同時に、トランジスタＴｒのソース端子に直流バイアス電流を流すことも目的とした伝送線路Ｔｓの一端が接続されており、伝送線路Ｔｓの他端が接地させられている。
【００１７】
バラクタダイオードＣ１とバラクタダイオードＣ３はカソード端子を共通として接続されており、そのカソード端子に印加される電圧により、バラクタダイオードＣ１及びバラクタダイオードＣ３の容量値を変化させることにより、発振周波数が変化する。通常の使用状態においては、バラクタダイオードＣ１及びバラクタダイオードＣ３のカソード端子に低インピーダンスの電源が直接接続されることは少なく、本例のように、フィルタ１（フィルタ１の一端）が接続されることが多い。フィルタ１の他端に接続された端子Ｖｃ１は、通常、位相比較器の出力に接続されることが多く、位相比較器の出力に含まれる高周波信号成分をフィルタ１にて除去し、バラクタダイオードＣ１及びバラクタダイオードＣ３に加える。
【００１８】
ここで、バラクタダイオードＣ１及びバラクタダイオードＣ２のアノード端子は伝送線路Ｔｓｃと接続されており、バラクタダイオードＣ３及びバラクタダイオードＣ４のアノード端子は接地されており、バラクタダイオードＣ２及びバラクタダイオードＣ４のカソード端子は接続されて共通とされている。
また、バラクタダイオードＣ２及びバラクタダイオードＣ４のカソード端子にフィルタ２（フィルタ２の一端）が接続されており、フィルタ２の他端に端子Ｖｃ２が接続されている。
【００１９】
バラクタダイオードＣ１及びバラクタダイオードＣ３のサイズを、バラクタダイオードＣ２及びバラクタダイオードＣ４よりも小さくした場合には、端子Ｖｃ１から入力されてフィルタ１を介して、バラクタダイオードＣ１及びバラクタダイオードＣ３に加えられる電圧により、周波数の微調整が可能となる。一方、端子Ｖｃ２から入力されてフィルタ２を介して、バラクタダイオードＣ２及びバラクタダイオードＣ４に加えられる電圧により、大幅な周波数の調整が可能となる。
【００２０】
トランジスタＴｒのソース端子に接続された伝送線路ＴｓｃとバラクタダイオードＣ１〜Ｃ４により直列共振を実現することができ、伝送線路ＴｓとバラクタダイオードＣ１〜Ｃ４により並列共振を実現することができる。これらの直列共振周波数と並列共振周波数により、本来のバラクタダイオードＣ１〜Ｃ４の特性値に対して、容量値を大きく変化させることができ、その結果、発振周波数範囲の拡大につなげることができる。
なお、本例では、トランジスタＴｒとしては電界効果トランジスタ（ＦＥＴ）を想定しているが、バイポーラトランジスタなどが用いられても問題ない。
【実施例２】
【００２１】
本発明の第２実施例を説明する。
図２には、本発明の一実施例に係る電圧制御発振回路の構成例を示してある。
本例の電圧制御発振回路の構成は、図１に示されるものと比べて、伝送線路をインダクタ素子に置換したものとなっており、説明の便宜上から、同様な部分には同一の符号を付してある。具体的には、本例の電圧制御発振回路では、図１に示されるものと比べて、伝送線路Ｔｇの代わりにインダクタＬｇが接続されており、伝送線路Ｔｓの代わりにインダクタＬｓが接続されており、伝送線路Ｔｓｃの代わりにインダクタＬｓｃが接続されている。
【００２２】
発振する周波数によっては、伝送線路であっても、インダクタであっても、発振回路の実現は可能である。一般的に、伝送線路を適用した方が、発振周波数を高い方向に調整することが可能である。
【実施例３】
【００２３】
本発明の第３実施例を説明する。
図３には、本発明の一実施例に係る電圧制御発振回路の構成例を示してある。
本例の電圧制御発振回路の構成は、図１に示されるものと比べて、フィルタ２及び端子Ｖｃ２が備えられておらず、端子Ｖｃ１がフィルタ１を介して全てのバラクタダイオードＣ１〜Ｃ４のカソード端子に接続されており、説明の便宜上から、同様な部分には同一の符号を付してある。
【００２４】
ここで、バラクタダイオードＣ１及びバラクタダイオードＣ３を１対で用い、バラクタダイオードＣ２及びバラクタダイオードＣ４を１対で用いることは、図１の場合と同様である。
本例では、バラクタダイオードＣ１及びバラクタダイオードＣ２のアノード端子を接続し、バラクタダイオードＣ３及びバラクタダイオードＣ４のアノード端子を接続し、バラクタダイオードＣ１〜Ｃ４のカソード端子を全て接続して、電圧制御端子を１つとした。また、バラクタダイオードＣ３及びバラクタダイオードＣ４のアノード端子は、接地されている。
【００２５】
一般的に位相比較器の出力端子が接続される端子Ｖｃ１が、フィルタ１を介して、バラクタダイオードＣ１〜Ｃ４のカソード端子に接続される。
本例の構成は、発振回路の発振周波数の精度が高く、制御端子を複数設ける必要がない場合には、回路を簡単にすることができる有効な構成方法である。
【実施例４】
【００２６】
本発明の第４実施例を説明する。
図４には、本発明の一実施例に係る電圧制御発振回路の構成例を示してある。
本例の電圧制御発振回路の構成は、図３に示されるものと比べて、バラクタダイオードＣ１及びバラクタダイオードＣ２のアノード端子に外部共振素子１１が備えられており、説明の便宜上から、同様な部分には同一の符号を付してある。
【００２７】
本例では、図３に示されるものに対して、外部共振素子１１を接続した回路構成となっている。
なお、図１や図２に示されるものに対しても同様な回路構成をとることができ、この場合、本例と同じ箇所に外部共振素子１１を接続すればよい。
【００２８】
外部共振素子１１は、バラクタダイオードＣ１及びバラクタダイオードＣ２のアノード端子側に接続される。周波数の調整方法としては、先ず、外部共振素子１１の共振周波数を目的とする周波数に調整することが重要である。前提条件としては、端子Ｖｃ１に電圧を印加した際に、電圧可変範囲内で、目的とする周波数が出力端子Ｖｏｕｔから得られることを確かめておく必要がある。
ここで、外部共振素子１１としては、例えば、誘電体共振器等を用いることができる。
【実施例５】
【００２９】
本発明の第５実施例を説明する。
本例では、図１〜図４に示される電圧制御発振回路について更に詳しく説明する。
図５には、本提案を適用した容量を含む共振回路を示す部分回路の構成例を示してある。
具体的には、図１〜図４（のいずれか）に示される電圧制御発振回路におけるトランジスタＴｒのソース端子に接続された部分回路を示してあり、並列インダクタンスＬｓ、直列インダクタンスＬｓｃと容量Ｃが接続されている。
この部分回路において、インダクタンスＬｓｃと容量Ｃとの直列共振周波数や、インダクタンスＬｓと容量Ｃとの並列共振周波数の概算を見積もることが可能である。
【００３０】
図６には、電圧制御発振回路における共振回路を有する容量の周波数特性の一例を示してある。横軸は周波数［ＧＨｚ］を示しており、縦軸は容量値［ｆＦ］を示している。
図６には、図５に示される部分回路において、インダクタンスＬｓを３０００ｐＨとし、インダクタンスＬｓｃを１５０ｐＨとし、容量Ｃを０．５ｐＦとしたときの特性を示してある。
【００３１】
また、図６には、図５に示される部分回路の右端からみた場合における容量値の周波数特性を示してある。
図６に示されるように、０．５ｐＦの容量値が周波数により変化している。並列共振周波数は４．１ＧＨｚであり、直列共振周波数は１８．４ＧＨｚである。特に、直列共振により、見かけ上の容量値を大幅に増大させることができ、直列共振周波数までは容量として動作する。
【００３２】
図７には、電圧制御発振回路において、共振回路を構成する直列インダクタＬｓｃをパラメータとしたときにおける発振周波数の制御電圧依存性の一例を示してある。横軸は制御電圧［Ｖ］を示しており、縦軸は発振周波数［ＧＨｚ］を示している。また、Ｌｓｃ＝０ｐＨ、Ｌｓｃ＝１５０ｐＨ、Ｌｓｃ＝２３０ｐＨの場合を示してある。
【００３３】
トランジスタの一般的な物理的サイズおよびそのソース端子に接続されるバラクタダイオードの一般的な物理的サイズから考えて、配置可能な直列インダクタの値を伝送線路又はインダクタ素子が全くない場合（０ｐＨ）、１５０ｐＨ、２３０ｐＨとした。
直列インダクタの値が大きくなるに従って、共振周波数が低くなるため、低い周波数で見かけ上の容量値が大きくなり、発振周波数が小さくなっている。また、発振周波数範囲の拡大については、０ｐＨに比べると、２３０ｐＨの方が５００ＭＨｚ程度拡大することが実現されており、直列インダクタ値を適切に選択すれば、目的とする周波数を含んだ状態で発振周波数の拡大を図ることが可能となる。
【００３４】
図８には、電圧制御発振回路を含む一般的なＰＬＬ回路の構成例を示してある。
本例のＰＬＬ回路は、水晶発振子２１、位相比較器２２、電圧制御発振器（ＶＣＯ）２３、分周器（１／Ｎ）２４を備えている。
水晶発振子（水晶振動子）２１から基準となる発振周波数ｆｏの信号が出力され、位相比較器２２において、分周器２４からの出力信号ｆｏ’と比較される。位相比較器２２の出力信号としては、水晶発振子２１の出力信号と分周器２４の出力信号との位相差に応じた信号が出力される。その信号は、電圧制御発振器２３の入力端子Ｖｃ１に入力されて、ＶＣＯ発振信号の周波数又は位相を変化させることになり、出力端子Ｖｏｕｔから取り出される。
【００３５】
ここで、電圧制御発振器２３に接続されている電圧制御端子Ｖｃ２は、周波数を大幅に変化させる端子であり、電圧制御端子Ｖｃ１は周波数を小さく変化させる端子である。周波数を小さく変化させる端子Ｖｃ１の方が、ＰＬＬとして動作させる場合には、有効である。分周器２４は、電圧制御発振器２３の出力周波数をＮ分周（Ｎは分周比）して、水晶発振子２１と周波数を一致させるために用意される。
【００３６】
図８に示される電圧制御発振器２３に本提案に係る図１〜図４に示されるような発振回路を適用して、ＰＬＬを実現することができる。ＰＬＬは、システム全体における環境温度変動や電源電圧変動に対して有効であり、これらの変動によっても、フィードバックループにより、基準となる水晶発振子の信号周波数や位相に合致させることができる。
【００３７】
［以上に示した実施例のまとめ］
以上のように、図１〜図２に示されるような本実施例に係る電圧制御発振回路では、印加する電圧により容量値が変化する第１、第２、第３及び第４のダイオード素子Ｃ１〜Ｃ４と、誘導性を持つ第１、第２及び第３の誘導性素子（伝送線路Ｔｓｃ、Ｔｓ、ＴｇやインダクタＬｓｃ、Ｌｓ、Ｌｇ）と、トランジスタＴｒと、出力回路３を有して成り、
第１のダイオード素子Ｃ１のカソード端子と第３のダイオード素子Ｃ３のカソード端子を接続し、第２のダイオード素子Ｃ２のカソード端子と第４のダイオード素子Ｃ４のカソード端子を接続し、第３のダイオード素子Ｃ３のアノード端子を接地電位に接続し、第４のダイオード素子Ｃ４のアノード端子を接地電位に接続し、第１のダイオード素子Ｃ１のアノード端子と第２のダイオード素子Ｃ２のアノード端子を接続し、第１のダイオード素子Ｃ１のカソード端子を第１の電圧制御端子Ｖｃ１に接続し、第２のダイオード素子Ｃ２のカソード端子を第２の電圧制御端子Ｖｃ２に接続し、
第１及び第２のダイオード素子Ｃ１、Ｃ２の共通アノード端子を第１の誘導性素子（伝送線路ＴｓｃやインダクタＬｓｃ）の一端に接続し、第１の誘導性素子の他端をトランジスタＴｒのソース端子に接続し、第２の誘導性素子（伝送線路ＴｓやインダクタＬｓ）の一端を接地電位に接続し、第２の誘導性素子の他端をトランジスタＴｒのソース端子に接続し、第３の誘導性素子（伝送線路ＴｇやインダクタＬｇ）の一端をバイアス電圧端子Ｖｇｇに接続し、第３の誘導性素子の他端をトランジスタＴｒのゲート端子に接続し、
トランジスタＴｒのドレイン端子を出力回路３の一端に接続し、出力回路３の他端を信号出力端子Ｖｏｕｔに接続した。
【００３８】
また、図３に示されるような本実施例に係る電圧制御発振回路では、図１や図２に示されるような構成において、第１の電圧制御端子Ｖｃ１と、第２の電圧制御端子Ｖｃ２を接続し、当該接続端子を電圧制御端子とした。
また、図４に示されるような本実施例に係る電圧制御発振回路では、図１〜図３に示されるような構成において、第１及び第２のダイオード素子Ｃ１、Ｃ２の共通アノード端子に外部共振素子１１を接続した。
また、以上のような本実施例に係る電圧制御発振回路では、トランジスタＴｒは、例えば、電界効果トランジスタ又はバイポーラトランジスタである。
【００３９】
このように、本実施例に係る電圧制御発振回路では、発振回路中の発振に寄与するトランジスタＴｒのソース端子に、伝送線路Ｔｓｃ又はインダクタＬｓｃなどの誘導性素子と、印加される電圧により容量が変化するバラクタダイオードＣ１〜Ｃ４により構成される容量性素子を直列接続したものを接続した。同時に、トランジスタＴｒのソース端子に直流バイアス電流を流すことも目的とした伝送線路Ｔｓ又はインダクタＬｓなどの誘導性素子の一端を接続し、当該誘導性素子の他端を接地させた。更に、トランジスタＴｒのゲート端子に、伝送線路Ｔｇ又はインダクタＬｇなどの誘導性素子を介してバイアス電圧端子Ｖｇｇを接続し、トランジスタＴｒのドレイン端子には出力回路３を介して出力端子Ｖｏｕｔを接続した。
更にまた、バラクタダイオードＣ１〜Ｃ４は、１対で用い、カソード端子同士を接続し、当該カソード端子を電圧制御端子として、一方のバラクタダイオードＣ１、Ｃ２のアノード端子に誘導性素子を介してトランジスタＴｒのソース端子に接続し、他方のバラクタダイオードＣ３、Ｃ４のアノード端子を接地して用いる。電圧制御端子には、例えば、接地電位に対して正電圧を印加することにより、バラクタダイオードを容量として動作させることができる。
【００４０】
ここで、本実施例では、カソード端子同士を接続したバラクタダイオードＣ１〜Ｃ４の対を２つ以上用意しており、その複数のバラクタダイオード対のカソード端子に電圧制御端子Ｖｃ１、Ｖｃ２を接続した。複数のバラクタダイオード対の一方の共通アノード端子は接地電位に接続し、他方の共通アノード端子は伝送線路又はインダクタなどの誘導性素子を介してトランジスタＴｒのソース端子に接続した。
また、本実施例に係る電圧制御発振回路では、トランジスタＴｒのソース端子から伝送線路又はインダクタなどの誘導性素子を介したバラクタダイオードＣ１、Ｃ２のアノード端子に、目的とする周波数で鋭い共振特性をもつ外部共振回路（本実施例では、外部共振素子１１）を接続することもできる。
【００４１】
従って、本実施例に係る電圧制御発振回路では、発振に寄与するトランジスタＴｒのソース端子に接続された伝送線路Ｔｓｃ又はインダクタＬｓｃなどの誘導性素子とバラクタダイオードＣ１〜Ｃ４との直列接続による直列共振と、同じくトランジスタＴｒのソース端子と接地電位との間に接続された伝送線路Ｔｓ又はインダクタＬｓなどの誘導性素子とバラクタダイオードＣ１〜Ｃ４との並列接続による並列共振により、制御電圧に対する等価的な容量変化を拡大することができ、これにより、発振回路の出力周波数を所望の周波数に一致させることがより容易になる。
【００４２】
また、本実施例に係る電圧制御発振回路では、制御電圧により容量値が変化するバラクタダイオードＣ１〜Ｃ４を、カソード端子同士を接続した１対で用いており、これにより、制御電圧が変化したときに、電圧制御端子と接地電位との間のバラクタダイオードＣ３、Ｃ４と、電圧制御端子と誘導性素子を介してトランジスタＴｒのソース端子との間に接続したバラクタダイオードＣ１、Ｃ２の容量値を同時に変化させることができる。例えば、１対のバラクタダイオードのうちの片方のバラクタダイオードをＭＭＩＣ上で実現可能な比較的小さい固定容量に置き換えた場合に比べて、本実施例では、直列接続された容量値の容量変化率を向上させるなどの調整が可能となり、発振周波数範囲の拡大につなげることが可能となる。
【００４３】
また、本実施例に係る電圧制御発振回路では、電圧制御端子と接地電位との間に接続したバラクタダイオードＣ３、Ｃ４は、発振周波数範囲の拡大だけでなく、発振の安定性にも寄与する。
ここで、電圧制御端子は、通常の使用状態において、インピーダンスが非常に低い電源に接続されることは殆どなく、フィルタ等の出力端子が接続されることが通常であるため、この電圧制御端子と接地電位との間のバラクタダイオードＣ３、Ｃ４が存在しないと、接地端子が無いためにトランジスタＴｒのソース端子側から見込んだときに容量として見えなくなる傾向が強くなり、安定した発振が得られなくなる。
【００４４】
また、発振周波数を拡大した電圧制御発振回路をＰＬＬの一部として動作させる場合、ＰＬＬを安定化させるために、電圧制御端子を２つ以上の複数用意することが重要である。前記の電圧制御端子のうち、少なくとも１つの電圧制御端子について、バラクタダイオードの電圧に対する容量変化率を小さくしておき、その端子をＰＬＬのループに接続することによりＰＬＬを安定化する。その他の電圧制御端子については、バラクタダイオードの電圧に対する容量変化率を大きくすることにより、出力周波数範囲を拡大することができる。このように、電圧により容量変化率が異なる電圧制御端子を設けることにより、ＰＬＬの安定化と出力周波数範囲の拡大を同時に実現することができる。
【００４５】
また、共振特性の鋭い外部共振回路の接続によっても、前記の電圧に対する容量変化率の小さい電圧制御端子を用意した効果と、同様の効果を得ることができる。この場合、外部共振回路は、別途、共振周波数を調整する必要があるが、調整を実施しさえすれば、目的とする周波数での鋭い共振特性を得ることができる。周波数範囲の拡大により、周波数の調整が容易になっているため、電圧制御端子の電圧を調整することにより、外部共振回路の共振周波数に合致させ、目的の発振周波数を得ることが容易に可能である。
【００４６】
ここで、本発明に係るシステムや装置などの構成としては、必ずしも以上に示したものに限られず、種々な構成が用いられてもよい。また、種々なシステムや装置として提供することも可能である。
また、本発明の適用分野としては、必ずしも以上に示したものに限られず、本発明は、種々な分野に適用することが可能なものである。
【符号の説明】
【００４７】
１、２・・フィルタ、  ３・・出力回路、  １１・・外部共振素子、  ２１・・水晶発振子、  ２２・・位相比較器、  ２３・・電圧制御発振器（ＶＣＯ）、  ２４・・分周器、
Ｖｃ１、Ｖｃ２・・電圧制御端子、  Ｃ１〜Ｃ４・・バラクタダイオード、  Ｔｇ、Ｔｓｃ、Ｔｓ・・伝送線路、  Ｔｒ・・トランジスタ、  Ｖｇｇ・・ゲートバイアス端子（直流電位）、  Ｖｏｕｔ・・出力端子、  Ｌｇ、Ｌｓｃ、Ｌｓ・・インダクタ、  Ｃ・・容量、
【図１】
2011010103.tif 000003
【図２】
2011010103.tif 000004
【図３】
2011010103.tif 000005
【図４】
2011010103.tif 000006
【図５】
2011010103.tif 000007
【図６】
2011010103.tif 000008
【図７】
2011010103.tif 000009
【図８】
2011010103.tif 000010