(57)【要約】【課題】特性悪化要因を回避すると共に、チップサイズの増大を抑えること。【解決手段】Ｄ／Ａコンバータ（５０）は、デジタル信号である階調データに対してデジタル／アナログ（Ｄ／Ａ）変換を行い、アナログ信号である出力階調電圧を出力する。出力アンプ部（４０）は、その第１入力がＤ／Ａコンバータ（５０）の出力に接続され、その出力が出力ノード（ＯＵＴ）に接続され、その第２入力とその出力とが負帰還配線（４３）を介して接続され、動作モードにおいて、制御信号（ＣＴＲ）に応じて出力階調電圧を出力ノード（ＯＵＴ）に出力する。テストスイッチ（４１）は、出力アンプ部（４０）の第１入力と第２入力間に接続され、Ｄ／Ａコンバータ（５０）の出力に関するテストが実施されるテストモードにおいて、テスト信号（ＴＥＳＴ）に応じてオンし、出力階調電圧を出力ノード（ＯＵＴ）に出力する。【選択図】図４
2011197203.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号である階調データに対してデジタル／アナログ（Ｄ／Ａ）変換を行い、アナログ信号である出力階調電圧を出力するＤ／Ａコンバータと、
その第１入力が前記Ｄ／Ａコンバータの出力に接続され、その出力が出力ノードに接続され、その第２入力とその出力とが負帰還配線を介して接続され、動作モードにおいて、制御信号に応じて前記出力階調電圧を前記出力ノードに出力する出力アンプ部と、
前記出力アンプ部の第１入力と第２入力間に接続され、前記Ｄ／Ａコンバータの出力に関するテストが実施されるテストモードにおいて、テスト信号に応じてオンし、前記出力階調電圧を前記出力ノードに出力するテストスイッチと
を具備するドライバ。
【請求項２】
前記動作モードは、初期モードと、前記初期モードの後の安定モードとを含み、
前記出力アンプ部の出力と前記出力ノード間に接続され、前記初期モードにおいて、第１出力制御信号に応じてオフし、前記安定モード及び前記テストモードにおいて、第２出力制御信号に応じてオンする出力スイッチ
を更に具備する請求項１に記載のドライバ。
【請求項３】
基準電圧を階調抵抗素子により分圧し、複数の階調電圧を生成する階調電圧生成回路
を更に具備し、
前記Ｄ／Ａコンバータは、前記階調電圧生成回路に生成された階調電圧の中から、前記階調データに応じた前記出力階調電圧を選択して前記出力アンプ部に出力し、
前記初期モードは、前記階調電圧生成回路の出力が安定するまでの期間を表し、前記安定モードは、前記階調電圧生成回路の出力が安定した後の期間を表し、
前記出力スイッチは、前記階調電圧生成回路の出力が安定するまでの間、前記出力アンプ部の出力をハイインピーダンスにする
請求項２に記載のドライバ。
【請求項４】
表示部と、
出力ノードを介して前記表示部に接続されたドライバと、
を具備し、
前記ドライバは、
デジタル信号である階調データに対してデジタル／アナログ（Ｄ／Ａ）変換を行い、アナログ信号である出力階調電圧を出力するＤ／Ａコンバータと、
その第１入力が前記Ｄ／Ａコンバータの出力に接続され、その出力が前記出力ノードに接続され、その第２入力とその出力とが負帰還配線を介して接続され、動作モードにおいて、制御信号に応じて前記出力階調電圧を前記出力ノードに出力する出力アンプ部と、
前記出力アンプ部の第１入力と第２入力間に接続され、前記Ｄ／Ａコンバータの出力に関するテストが実施されるテストモードにおいて、テスト信号に応じてオンし、前記出力階調電圧を前記出力ノードに出力するテストスイッチと
を具備する表示装置。
【請求項５】
前記動作モードは、初期モードと、前記初期モードの後の安定モードとを含み、
前記ドライバは、
前記出力アンプ部の出力と前記出力ノード間に接続され、前記初期モードにおいて、第１出力制御信号に応じてオフし、前記安定モード及び前記テストモードにおいて、第２出力制御信号に応じてオンする出力スイッチ
を更に具備する請求項４に記載の表示装置。
【請求項６】
前記ドライバは、
基準電圧を階調抵抗素子により分圧し、複数の階調電圧を生成する階調電圧生成回路
を更に具備し、
前記Ｄ／Ａコンバータは、前記階調電圧生成回路に生成された階調電圧の中から、前記階調データに応じた前記出力階調電圧を選択して前記出力アンプ部に出力し、
前記初期モードは、前記階調電圧生成回路の出力が安定するまでの期間を表し、前記安定モードは、前記階調電圧生成回路の出力が安定した後の期間を表し、
前記出力スイッチは、前記階調電圧生成回路の出力が安定するまでの間、前記出力アンプ部の出力をハイインピーダンスにする
請求項５に記載の表示装置。
【請求項７】
デジタル信号である階調データに対してデジタル／アナログ（Ｄ／Ａ）変換を行い、アナログ信号である出力階調電圧を出力するＤ／Ａコンバータと、その第１入力が前記Ｄ／Ａコンバータの出力に接続され、その出力が出力ノードに接続され、その第２入力とその出力とが負帰還配線を介して接続され、動作モードにおいて、制御信号に応じて前記出力階調電圧を前記出力ノードに出力する出力アンプ部と、前記出力アンプ部の第１入力と第２入力間に接続され、テスト信号に応じてオンし、前記出力階調電圧を前記出力ノードに出力するテストスイッチと、を具備するドライバに適用されるＤ／Ａコンバータ出力テスト方法であって、
前記Ｄ／Ａコンバータの出力に関するテストが実施されるテストモードにおいて、前記制御信号の出力を停止するステップと、
前記テストモードにおいて、前記テスト信号を出力するステップと
を具備するＤ／Ａコンバータ出力テスト方法。
【請求項８】
前記動作モードは、初期モードと、前記初期モードの後の安定モードとを含み、前記ドライバは、前記出力アンプ部の出力と前記出力ノード間に接続され、前記初期モードにおいて、第１出力制御信号に応じてオフし、前記安定モードにおいて、第２出力制御信号に応じてオンする出力スイッチを更に具備し、
前記テストモードにおいて、前記第２出力制御信号を出力するステップと
を更に具備する請求項７に記載のＤ／Ａコンバータ出力テスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライバ（データドライバ）、及び、それに適用されるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置に関する。
【背景技術】
【０００２】
ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置が普及されている。ＴＦＴ型液晶表示装置は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）モジュールである表示部（液晶パネル）と、ゲートドライバ及び複数のデータドライバと、ゲートドライバに接続された複数のゲート線と、複数のデータドライバの各々に接続された複数のデータ線とを具備している。複数のゲート線は、それぞれ、行に設けられた画素のＴＦＴのゲート電極に接続されている。複数のデータ線は、それぞれ、列に設けられた画素のＴＦＴのドレイン電極に接続されている。
【０００３】
データドライバは、シフトレジスタと、データレジスタと、データラッチ回路と、レベルシフタと、デジタル／アナログ（Ｄ／Ａ）コンバータと、出力アンプ回路と、複数の出力ノードとを具備している。複数の出力ノードは、それぞれ、複数のデータ線に接続されている。
【０００４】
シフトレジスタは、シフト開始信号をクロック信号に同期させて順にシフトさせ、データレジスタに出力する。データレジスタは、１走査ライン分の階調データを、シフトレジスタからのシフト開始信号に同期して取り込み、データラッチ回路に出力する。データラッチ回路は、１走査ライン分の階調データをそれぞれ同タイミングでラッチし、レベルシフタに出力する。レベルシフタは、データラッチ回路からの１走査ライン分の階調データに対してレベル変換を行い、Ｄ／Ａコンバータに出力する。
【０００５】
Ｄ／Ａコンバータ回路は、レベルシフタからの１走査ライン分の階調データに対してＤ／Ａ変換を行い、アナログ信号である１走査ライン分の出力階調電圧を出力アンプ回路に出力する。そのＤ／Ａコンバータ回路は、階調電圧生成回路と、複数のＤ／Ａコンバータ（以下、ＤＡＣと称する）とを備えている。
【０００６】
階調電圧生成回路は、直列接続された階調抵抗素子を備えている。この階調電圧生成回路は、電源回路からの基準電圧を階調抵抗素子により分圧し、複数の階調電圧を生成する。
【０００７】
複数のＤＡＣは、階調電圧生成回路に生成された階調電圧の中から、１走査ライン分の階調データに応じた出力階調電圧を選択して、それぞれ複数の出力階調電圧を出力アンプ回路に出力する。
【０００８】
出力アンプ回路は、複数の出力アンプ部を備えている。複数の出力アンプ部の出力は、それぞれ複数の出力ノードを介して複数のデータ線に接続されている。複数の出力アンプ部は、それぞれ、複数の出力階調電圧を増幅して複数のデータ線に出力する。
【０００９】
上述のように、データドライバは、１走査ライン分の画素を駆動するために多数のＤＡＣを備えている。このため、多数のＤＡＣが正常に動作することをテストするテスト回路は非常に複雑になる。そこで、ＤＡＣ（実質的に階調電圧生成回路）から出力される出力電圧や漏れ電流はできるだけ短時間で、且つ、各出力、各階調に渡って広範囲にテストすることが求められている。
【００１０】
また、液晶等の表示装置の価格低下も激しく、使用部品であるデータドライバの価格抑制も強く望まれている。こうしたことから、高品質かつ低コスト（省面積）のドライバＬＳＩ（Ｌａｒｇｅ−Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）が強く求められている。
【００１１】
図１は、特開２００７−６５５３８号公報に記載されたデータドライバ（従来のデータドライバ）において、ＤＡＣから出力ノードまでの接続を示している。データドライバは、更に、複数のテストスイッチ１４１と、複数の出力スイッチ１４２とを具備している。
【００１２】
出力アンプ部１４０（図１では出力アンプ部１４０をＡＭＰ１４０と表記している）は、上述のＤＡＣであるＤＡＣ１５０と出力ノードＯＵＴとの間に接続されている。具体的には、出力アンプ部１４０は、その第１入力がＤＡＣ１５０の出力に接続され、その出力が出力ノードＯＵＴに接続されている。また、出力アンプ部１４０は、その第２入力とその出力とが負帰還配線１４３を介して接続されている。
【００１３】
出力アンプ部１４０の第１入力と出力ノードＯＵＴはテスト用配線１４４により接続されている。
【００１４】
テストスイッチ１４１は、テスト用配線１４４上に設けられ、トランジスタにより実現される。テストスイッチ１４１は、テスト信号ＴＥＳＴに応じてオンする。
【００１５】
出力スイッチ１４２は、出力アンプ部１４０の出力と出力ノードＯＵＴとの間に接続され、トランジスタにより実現される。出力スイッチ１４２は、第１出力制御信号に応じてオフし、第２出力制御信号に応じてオンする。
【００１６】
データドライバは、動作モードと、ＤＡＣ１５０の出力に関するテストが実施されるテストモードとを実行する。
【００１７】
動作モードは、初期モードと、初期モードの後の安定モードとを含んでいる。初期モードは、階調電圧生成回路の出力が安定するまでの期間を表し、安定モードは、階調電圧生成回路の出力が安定した後の期間を表している。初期モードにおいて、第１出力制御信号が出力スイッチ１４２に供給され、安定モードにおいて、第２出力制御信号が出力スイッチ１４２に供給される。
【００１８】
初期モードにおいて、出力スイッチ１４２は、第１出力制御信号に応じてオフし、階調電圧生成回路の出力が安定するまでの間、出力アンプ部１４０の出力をハイインピーダンスにする。
【００１９】
出力スイッチ１４２は、安定モードにおいて、第２出力制御信号に応じてオンする。この場合、出力アンプ部１４０は、ＤＡＣ１５０からの出力階調電圧を、出力スイッチ１４２を介して出力ノードＯＵＴに出力する。
【００２０】
テストモードにおいて、テスト信号ＴＥＳＴがテストスイッチ１４１に供給され、第１出力制御信号が出力スイッチ１４２に供給される。この場合、テストスイッチ１４１は、テスト信号ＴＥＳＴに応じてオンし、出力スイッチ１４２は、第１出力制御信号に応じてオフする。このとき、ＤＡＣ１５０の出力は、テストスイッチ１４１、テスト用配線１４４を介して出力ノードＯＵＴに接続されている（バイパスされている）。このため、ＤＡＣ１５０からの出力階調電圧は、テストスイッチ１４１、テスト用配線１４４を介して出力ノードＯＵＴに出力される。
【００２１】
これにより、ＤＡＣ（階調電圧生成回路）から出力される出力電圧や漏れ電流を測定することができる。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００７−６５５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
従来のデータドライバでは、負帰還配線１４３と別にテスト用配線１４４を設けることが必要になるが、そのテスト用配線１４４は出力アンプ部１４０の周辺にレイアウトされる。出力アンプ部１４０は、通常、トランジスタを含んでいる。この場合、テスト用配線１４４の寄生容量や出力アンプ部１４０の周辺にレイアウトしたことによる界面状態の変化により、トランジスタの特性に影響を及ぼし、出力アンプ部１４０の偏差などの特性が悪化する可能性がある。
【００２４】
また、従来のデータドライバでは、負帰還配線１４３と別にテスト用配線１４４を設けることにより、レイアウト面積が大きくなってしまう。即ち、チップサイズが大きくなってしまう。更に、従来のデータドライバでは、出力アンプ部１４０の特性悪化要因を回避するためには、出力アンプ部１４０とテスト用配線１４４との間に所定のスペースを設けてレイアウトすればよいが、この場合でも、チップサイズが大きくなってしまう。
【課題を解決するための手段】
【００２５】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２６】
本発明のドライバ（３０）は、Ｄ／Ａコンバータ（５０）と、出力アンプ部（４０）と、テストスイッチ（４１）とを具備している。Ｄ／Ａコンバータ（５０）は、デジタル信号である階調データに対してデジタル／アナログ（Ｄ／Ａ）変換を行い、アナログ信号である出力階調電圧を出力する。出力アンプ部（４０）は、その第１入力がＤ／Ａコンバータ（５０）の出力に接続され、その出力が出力ノード（ＯＵＴ）に接続され、その第２入力とその出力とが負帰還配線（４３）を介して接続され、動作モードにおいて、制御信号（ＣＴＲ）に応じて出力階調電圧を出力ノード（ＯＵＴ）に出力する。テストスイッチ（４１）は、出力アンプ部（４０）の第１入力と第２入力間に接続され、Ｄ／Ａコンバータ（５０）の出力に関するテストが実施されるテストモードにおいて、テスト信号（ＴＥＳＴ）に応じてオンし、出力階調電圧を出力ノード（ＯＵＴ）に出力する。
【発明の効果】
【００２７】
以上により、本発明では、出力アンプ部（４０）の第１入力と第２入力間にテストスイッチ（４１）を設け、テストモードにおいて、テストスイッチ（４１）をオンさせて、Ｄ／Ａコンバータ（５０）の出力をテストスイッチ（４１）、負帰還配線（４３）を介して出力ノード（ＯＵＴ）にバイパスさせることにより、Ｄ／Ａコンバータ（５０）から出力される出力電圧や漏れ電流を測定することができるため、新たにバイパスする配線（前述のテスト用配線１４４）を設ける必要がない。
【００２８】
このように、本発明によれば、テスト用配線１４４が不要なため、出力アンプ部の偏差などの特性悪化要因を回避することができる。
【００２９】
また、本発明によれば、テスト用配線１４４が不要なため、それに伴うレイアウト面積の増大はない。即ち、チップサイズの増大を抑えることができる。
【図面の簡単な説明】
【００３０】
【図１】図１は、特開２００７−６５５３８号公報に記載されたデータドライバ（従来のデータドライバ）において、ＤＡＣから出力ノードまでの接続を示している。
【図２】図２は、本発明の実施形態によるＴＦＴ型液晶表示装置１の構成を示している。
【図３】図３は、データドライバ３０の構成を示している。
【図４】図４は、ＤＡＣから出力ノードまでの接続を示している。
【図５】図５は、データドライバ３０の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００３１】
以下に添付図面を参照して、本発明の実施形態によるドライバ（データドライバ）に適用されるＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置について詳細に説明する。
【００３２】
図２は、本発明の実施形態によるＴＦＴ型液晶表示装置１の構成を示している。
【００３３】
本発明の実施形態によるＴＦＴ型液晶表示装置１は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）モジュールである表示部（液晶パネル）１０を具備している。液晶パネル１０は、マトリクス状に配置された複数の画素１１を具備している。複数の画素１１の各々は、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｅｒ：ＴＦＴ）１２と、画素容量１５とを具備している。画素容量１５は、画素電極と、画素電極に対向する対向電極とを具備している。ＴＦＴ１２は、ドレイン電極１３と、画素電極に接続されたソース電極１４と、ゲート電極１６とを具備している。
【００３４】
本発明の実施形態によるＴＦＴ型液晶表示装置１は、更に、液晶パネル１０の複数の画素１１を駆動するためのドライバとして、ゲートドライバ２０と、複数のデータドライバ３０とを具備している。ゲートドライバ２０、複数のデータドライバ３０は、チップ上（図示しない）に設けられている。
【００３５】
本発明の実施形態によるＴＦＴ型液晶表示装置１は、更に、ゲートドライバ２０に接続された複数のゲート線と、複数のデータドライバ３０の各々に接続された複数のデータ線とを具備している。複数のゲート線は、それぞれ、行に設けられた画素１１のＴＦＴ１２のゲート電極１６に接続されている。複数のデータ線は、それぞれ、列に設けられた画素１１のＴＦＴ１２のドレイン電極１３に接続されている。
【００３６】
本発明の実施形態によるＴＦＴ型液晶表示装置１は、更に、タイミングコントローラ２を具備している。タイミングコントローラ２は、チップ上に設けられている。
【００３７】
タイミングコントローラ２は、１水平期間において、垂直クロック信号ＶＣＫと、複数のゲート線を１番目から最終番目まで順番に選択するための垂直シフト開始信号ＳＴＶとをゲートドライバ２０に出力する。例えば、ゲートドライバ２０は、垂直シフト開始信号ＳＴＶと垂直クロック信号ＶＣＫとに応じて、複数のゲート線のうちの１つのゲート線を選択したものとする。この場合、選択信号を１つのゲート線に出力する。この選択信号は、上記１つのゲート線に対応する１走査ライン分の画素１１のＴＦＴ１２のゲート電極１６に供給され、ＴＦＴ１２は選択信号によりオンする。他のゲート線についても同じである。
【００３８】
タイミングコントローラ２は、デジタル信号である１走査ライン分の階調データＤＡＴＡと、クロック信号ＣＬＫと、シフト開始信号ＳＴＨとをデータドライバ３０に出力する。階調データＤＡＴＡは、複数の画素の階調レベルを指定する。データドライバ３０は、シフト開始信号ＳＴＨとクロック信号ＣＬＫとに従って、階調データＤＡＴＡをそれぞれ複数のデータ線に出力する。このとき、複数のゲート線のうちの１つのゲート線と複数のデータ線とに対応する画素１１のＴＦＴ１２はオンしている。このため、上記画素１１の画素容量１５には、それぞれ、階調データＤＡＴＡが書き込まれ、次の書き込みまで保持される。これにより、階調データＤＡＴＡが表示される。
【００３９】
図３は、データドライバ３０の構成を示している。データドライバ３０は、シフトレジスタ３１と、データレジスタ３２と、データラッチ回路３３と、レベルシフタ３４と、デジタル／アナログ（Ｄ／Ａ）コンバータ３５と、出力アンプ回路３６と、複数の出力ノードＯＵＴとを具備している。複数の出力ノードＯＵＴは、それぞれ、複数のデータ線に接続されている。
【００４０】
シフトレジスタ３１は、シフト開始信号ＳＴＨをクロック信号ＣＬＫに同期させて順にシフトさせ、データレジスタ３２に出力する。データレジスタ３２は、タイミングコントローラ２からの階調データＤＡＴＡを、シフトレジスタ３１からのシフト開始信号ＳＴＨに同期して取り込み、データラッチ回路３３に出力する。
【００４１】
データラッチ回路３３は、階調データＤＡＴＡをそれぞれ同タイミングでラッチし、レベルシフタ３４に出力する。
【００４２】
レベルシフタ３４は、データラッチ回路３３からの階調データＤＡＴＡに対してレベル変換を行い、Ｄ／Ａコンバータ３５に出力する。
【００４３】
Ｄ／Ａコンバータ回路３５は、レベルシフタ３４からの階調データＤＡＴＡに対してＤ／Ａ変換を行い、アナログ信号である１走査ライン分の出力階調電圧を出力アンプ回路３６に出力する。
【００４４】
そのＤ／Ａコンバータ回路３５は、階調電圧生成回路３７と、複数のＤ／Ａコンバータ（以下、ＤＡＣと称する）とを備えている。
【００４５】
階調電圧生成回路３７は、直列接続された階調抵抗素子を備えている。この階調電圧生成回路３７は、電源回路（図示しない）からの基準電圧を階調抵抗素子により分圧し、複数の階調電圧を生成する。
【００４６】
複数のＤＡＣは、階調電圧生成回路３７に生成された階調電圧の中から、階調データＤＡＴＡに応じた出力階調電圧を選択して、それぞれ複数の出力階調電圧を出力アンプ回路３６に出力する。
【００４７】
出力アンプ回路３６は、複数の出力アンプ部４０を備えている。複数の出力アンプ部４０の出力は、それぞれ複数の出力ノードＯＵＴを介して複数のデータ線に接続されている。また、複数の出力アンプ部４０は、制御信号に応じて動作する。複数の出力アンプ部４０は、それぞれ、制御信号に応じて複数の出力階調電圧を増幅して複数のデータ線に出力する。
【００４８】
図４は、ＤＡＣから出力ノードまでの接続を示している。データドライバ３０は、更に、複数のテストスイッチ４１（図４ではテストスイッチ４１をＳＷ４１と表記している）と、複数の出力スイッチ４２（図４では出力スイッチ４２を出力ＳＷ４２と表記している）とを具備している。
【００４９】
出力アンプ部４０（図４では出力アンプ部４０をＡＭＰ４０と表記している）は、上述のＤＡＣであるＤＡＣ５０と出力ノードＯＵＴとの間に接続されている。具体的には、出力アンプ部４０は、その第１入力がＤＡＣ５０の出力に接続され、その出力が出力ノードＯＵＴに接続されている。また、出力アンプ部４０は、その第２入力とその出力とが負帰還配線４３を介して接続されている。出力アンプ部４０は、上述の制御信号である制御信号ＣＴＲに応じて出力階調電圧を出力ノードＯＵＴに出力する。
【００５０】
テストスイッチ４１は、出力アンプ部４０の第１入力と第２入力間に接続され、単数又は複数のトランジスタにより実現される。テストスイッチ４１は、テスト信号ＴＥＳＴに応じてオンする。
【００５１】
出力スイッチ４２は、出力アンプ部４０の出力と出力ノードＯＵＴとの間に接続され、単数又は複数のトランジスタにより実現される。出力スイッチ４２は、第１出力制御信号ＣＴＲＯＦＦに応じてオフし、第２出力制御信号ＣＴＲＯＮに応じてオンする。
【００５２】
図５は、データドライバ３０の動作を示すタイミングチャートである。データドライバ３０は、動作モードと、ＤＡＣ５０の出力に関するテストが実施されるテストモードとを実行する。テストとしては、例えば、ＤＡＣ５０（実質的に階調電圧生成回路３７）から出力される出力電圧や漏れ電流の測定などが挙げられる。
【００５３】
動作モードにおいて、制御信号ＣＴＲが出力アンプ部４０に供給される。この場合、出力アンプ部４０は、制御信号ＣＴＲに応じて動作する。
【００５４】
動作モードは、初期モードと、初期モードの後の安定モードとを含んでいる。初期モードは、階調電圧生成回路３７の出力が安定するまでの期間を表し、安定モードは、階調電圧生成回路３７の出力が安定した後の期間を表している。初期モードにおいて、第１出力制御信号ＣＴＲＯＦＦが出力スイッチ４２に供給され、安定モードにおいて、第２出力制御信号ＣＴＲＯＮが出力スイッチ４２に供給される。
【００５５】
初期モードにおいて、出力スイッチ４２は、第１出力制御信号ＣＴＲＯＦＦに応じてオフし、階調電圧生成回路３７の出力が安定するまでの間、出力アンプ部４０の出力をハイインピーダンスにする。
【００５６】
安定モードにおいて、出力スイッチ４２は、第２出力制御信号ＣＴＲＯＮに応じてオンする。この場合、出力アンプ部４０は、制御信号ＣＴＲに応じて、ＤＡＣ５０からの出力階調電圧を、出力スイッチ４２を介して出力ノードＯＵＴに出力する。
【００５７】
テストモードにおいて、出力アンプ部４０の動作を停止させるために、制御信号ＣＴＲの供給が停止される。また、テスト信号ＴＥＳＴがテストスイッチ４１に供給され、第２出力制御信号ＣＴＲＯＮが出力スイッチ４２に供給される。この場合、テストスイッチ４１は、テスト信号ＴＥＳＴに応じてオンし、出力スイッチ４２は、第２出力制御信号ＣＴＲＯＮに応じてオンする。このとき、ＤＡＣ５０の出力は、テストスイッチ４１、負帰還配線４３、出力スイッチ４２を介して出力ノードＯＵＴに接続されている（バイパスされている）。このため、ＤＡＣ５０からの出力階調電圧は、テストスイッチ４１、負帰還配線４３、出力スイッチ４２を介して出力ノードＯＵＴに出力される。
【００５８】
これにより、ＤＡＣ５０（階調電圧生成回路３７）から出力される出力電圧や漏れ電流を測定することができる。
【００５９】
以上の説明により、本発明の実施形態によるＴＦＴ型液晶表示装置１では、出力アンプ部４０の第１入力と第２入力間にテストスイッチ４１を設け、テストモードにおいて、テストスイッチ４１をオンさせて、ＤＡＣ５０の出力をテストスイッチ４１、負帰還配線４３、出力スイッチ４２を介して出力ノードＯＵＴにバイパスさせることにより、ＤＡＣ５０から出力される出力電圧や漏れ電流を測定することができるため、新たにバイパスする配線（前述のテスト用配線１４４）を設ける必要がない。
【００６０】
このように、本発明の実施形態によるＴＦＴ型液晶表示装置１によれば、テスト用配線１４４が不要なため、出力アンプ部の偏差などの特性悪化要因を回避することができる。
【００６１】
また、本発明の実施形態によるＴＦＴ型液晶表示装置１によれば、テスト用配線１４４が不要なため、それに伴うレイアウト面積の増大はない。即ち、チップサイズの増大を抑えることができる。
【符号の説明】
【００６２】
１    ＴＦＴ型液晶表示装置（表示装置）、
２    タイミングコントローラ、
１０    液晶パネル（表示部）、
１１    画素、
１２    ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；薄膜トンジスタ）、
１３    ドレイン電極、
１４    ソース電極、
１５    画素容量、
１６    ゲート電極、
２０    ゲートドライバ、
３０    データドライバ、
３１    シフトレジスタ、
３２    データレジスタ、
３３    データラッチ回路、
３４    レベルシフタ、
３５    デジタル／アナログ（Ｄ／Ａ）コンバータ回路、
３６    出力アンプ回路、
３７    階調電圧生成回路、
４０    出力アンプ部、
４１    テストスイッチ、
４２    出力スイッチ、
４３    負帰還配線、
５０    Ｄ／Ａコンバータ（ＤＡＣ）、
ＣＬＫ    クロック信号、
ＣＴＲ    制御信号、
ＣＴＲＯＦＦ    第１出力制御信号、
ＣＴＲＯＮ    第２出力制御信号、
ＤＡＴＡ    階調データ、
ＯＵＴ    出力ノード、
ＳＴＨ    シフト開始信号、
ＳＴＶ    垂直シフト開始信号、
ＴＥＳＴ    テスト信号、
ＶＣＫ    垂直クロック信号
【図１】
2011197203.tif 000003
【図２】
2011197203.tif 000004
【図３】
2011197203.tif 000005
【図４】
2011197203.tif 000006
【図５】
2011197203.tif 000007