(57)【要約】【課題】光センサの感度のばらつきを低減することができる半導体素子及び半導体素子の製造方法を提供する。【解決手段】光を透過しないＭｅｔａｌ層２６の下部領域、すなわち、Ｎ−ＷＥＬＬ層１４上部方向から照射された光が入射されない領域にＮ＋層１６が形成されており、Ｎ−ＷＥＬＬ層１４上部の光が入射される領域にはＮ＋層１６は形成されていない。これにより、受光素子１０に入射された光は、Ｎ＋層１６を透過せずに、Ｐ−Ｓｕｂ層１２とＮ−ＷＥＬＬ層１４とのＰＮ接合面に到達し、電荷を励起させる【選択図】図２
2011138942.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板上に形成されかつ前記半導体基板とＰＮ接合された第２導電型の半導体層と、
前記半導体層に積層された絶縁体層と、
前記絶縁体層上の予め定められた領域に積層された金属層と、
前記半導体層の前記絶縁体層が積層された側であって、前記金属層側から入射された入射光が前記半導体層に照射されないように前記金属層の直下に形成され、前記半導体層よりも不純物を多く含有する第２導電型の半導体と、
前記金属層と前記半導体とを導通させる導通部と、
を備えた半導体素子。
【請求項２】
第１導電型の半導体基板上に前記半導体基板とＰＮ接合された第２導電型の半導体層を形成する工程と、
前記半導体層の前記半導体基板に接する側と対向する側であって、前記半導体層に入射された入射光が照射されない予め定められた領域内に、前記半導体層よりも不純物を多く含有する第２導電型の半導体を形成する工程と、
前記半導体層及び前記半導体に絶縁体層を積層する工程と、
前記半導体上の領域に積層された前記絶縁体層に開口部を形成する工程と、
前記開口部内に導通部を形成する工程と、
前記予め定められた領域を覆う前記絶縁体層上に金属層を積層する工程と、
を備えた半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及び半導体素子の製造方法に関するものであり、特に光センサの受光素子である半導体素子及び半導体素子の製造方法に関する。
【背景技術】
【０００２】
一般に、光センサに用いられる受光素子である半導体素子としてフォトダイオードがある。例えば、特許文献１には、不純物濃度の低いＳｉ（シリコン）基板とエピタキシャル層とでフォトダイオードのＰＮ接合部が構成されたフォトダイオードが記載されている。
【０００３】
光センサの一種として周囲の明るさに応じて電流の出力を変化させることができるアンビエントライトセンサがある。このようなアンビエントライトセンサに用いられる受光素子の一例を図６及び図７に示す。図６は、従来のアンビエントライトセンサの受光素子１００（以下、単に受光素子１００と言う）の概略構成の一例を示す光が入射される側から見た平面図であり、図７は、図６に示した従来のアンビエントライトセンサの受光素子１００のＢ−Ｂ断面の一例を示す断面図である。
【０００４】
図６に示すように、従来の受光素子１００は、光が入射される側から見ると、アノード電極であるＭｅｔａｌ層１２７内にＦｉｅｌｄ層１１８が形成されており、Ｆｉｅｌｄ層１１８内にＮ−ＷＥＬＬ層１１４が形成されており、さらに、Ｎ−ＷＥＬＬ層１１４層内に受光部であるセンサ領域１１１が形成されており、センサ領域１１１内のほぼ全面にＮ＋層１１６層が形成されている構造を備えている。また、Ｎ＋層１１６、センサ領域１１１、Ｎ−ＷＥＬＬ層１１４、及びＦｉｅｌｄ層１１８それぞれの一部を覆うようにＭｅｔａｌ層１２６が形成されている構造を備えている。さらに、Ｍｅｔａｌ層１２６にはコンタクトホール１２３が形成されており、コンタクトホール１２３内にはプラグ１２４が形成されている構造を備えている。
【０００５】
また、図７に示したように、Ｐ−Ｓｕｂ層１１２の上部領域に、ＰＮ接合されたＮ−ＷＥＬＬ層１１４が形成されている。Ｎ−ＷＥＬＬ層１１４の上部全体のセンサ領域内に、Ｎ−ＷＥＬＬ層１１４よりも不純物濃度の高いＮ＋層１１６が形成されている。Ｎ＋層１１６上部には、絶縁層であるＮＳＧ層１２０及びＢＰＳＧ層１２２が形成されている。ＢＰＳＧ層１２２の上部の予め定められた電極領域に、電極としてのＭｅｔａｌ層１２６が形成されており、Ｎ＋層１１６とＭｅｔａｌ層１２６とは、コンタクトホール１２３に充填されたＷプラグ１２４により導通されている。また、ＢＰＳＧ層１２２及びＭｅｔａｌ層１２６の上部には、ＰＶ−ＳｉＮ層１２８が形成されている。
【０００６】
ＢＰＳＧ層１２２に入射した光は、ＢＰＳＧ層１２２及びＮＳＧ層１２０を透過し、さらにＮ＋層１１６層を透過してＮ−ＷＥＬＬ層１１４に入射し、Ｐ−Ｓｕｂ層１１２とのＰＮ接合面に到達する。受光素子１００は、ＰＮ接合面に光が到達することにより、電荷１３０が励起され、励起された電荷１３０をＮ＋層１１６を介して感知することにより、受光素子として機能する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−２８４７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
一般に、アンビエントライトセンサ等の光センサのでは、高解像度が要求されている。
【０００９】
しかしながら、図６及び図７に示した従来の受光素子１００では、半導体素子デバイスチップ内、またはチップ間でセンサ感度にばらつきが生じる場合があるという問題がある。特にアンビエントライトセンサのように集積化して用いる場合、センサ感度のばらつきが問題になる。
【００１０】
本発明は、上述した問題を解決するために提案されたものであり、光センサの感度のばらつきを低減することができる半導体素子及び半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、請求項１に記載の半導体素子は、第１導電型の半導体基板と、前記半導体基板上に形成されかつ前記半導体基板とＰＮ接合された第２導電型の半導体層と、前記半導体層に積層された絶縁体層と、前記絶縁体層上の予め定められた領域に積層された金属層と、前記半導体層の前記絶縁体層が積層された側であって、前記金属層側から入射された入射光が前記半導体層に照射されないように前記金属層の直下に形成され、前記半導体層よりも不純物を多く含有する第２導電型の半導体と、前記金属層と前記半導体とを導通させる導通部と、を備える。
【００１２】
請求項２に記載の半導体素子の製造方法は、第１導電型の半導体基板上に前記半導体基板とＰＮ接合された第２導電型の半導体層を形成する工程と、前記半導体層の前記半導体基板に接する側と対向する側であって、前記半導体層に入射された入射光が照射されない予め定められた領域内に、前記半導体層よりも不純物を多く含有する第２導電型の半導体を形成する工程と、前記半導体層及び前記半導体に絶縁体層を積層する工程と、前記半導体上の領域に積層された前記絶縁体層に開口部を形成する工程と、前記開口部内に導通部を形成する工程と、前記予め定められた領域を覆う前記絶縁体層上に金属層を積層する工程と、を備える。
【発明の効果】
【００１３】
本発明によれば、光センサの感度のばらつきを低減することができるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】実施の形態に係る半導体素子であるアンビエントライトセンサの受光素子の概略構成の一例を示す平面図である。
【図２】実施の形態に係る半導体素子である図１に示したアンビエントライトセンサの受光素子のＡ−Ａ断面の一例を示す断面図である。
【図３】実施の形態に係る受光素子の製造方法を説明するための説明図である。
【図４】実施の形態に係る受光素子の製造方法を説明するための説明図である。
【図５】実施の形態に係る半導体素子であるアンビエントライトセンサの受光素子のＡ−Ａ断面のその他の一例を示す断面図である。
【図６】従来のアンビエントライトセンサの受光素子の概略構成の一例を示す平面図である。
【図７】図６に示した従来のアンビエントライトセンサの受光素子のＢ−Ｂ断面の一例を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施の形態の半導体素子について詳細に説明する。なお、本発明の実施の形態に係る半導体素子は具体的一例として、Ｐ型半導体によるアンビエントライトセンサの受光素子１０（以下、単に受光素子１０と言う）について説明する。
【００１６】
（受光素子の構造）
【００１７】
受光素子の一例を図１及び図２に示す。図１は、本実施の形態の受光素子１０の概略構成の一例を示す光が入射される側から見た平面図であり、図２は、図１に示した本実施の形態の受光素子１０のＡ−Ａ断面の一例を示す断面図である。
【００１８】
図１に示すように、本実施の形態の受光素子１０は、光が入射される側から見ると、アノード電極であるＭｅｔａｌ層２７内にＦｉｅｌｄ層１８が形成されており、Ｆｉｅｌｄ層１８内にＮ−ＷＥＬＬ層１４が形成されており、さらに、Ｎ−ＷＥＬＬ層１４層内に受光部であるセンサ領域１１が形成されている構造を備えている。また、センサ領域１１、Ｎ−ＷＥＬＬ層１４、及びＦｉｅｌｄ層１８それぞれの一部を覆うようにＭｅｔａｌ層２６が形成されている構造を備えている。Ｍｅｔａｌ層２６の下部領域にはＮ＋層１６が形成されている。なお、本実施の形態では、図１に示したように、Ｍｅｔａｌ層２６の下部領域のみにＮ＋層１６が形成されている。また、Ｍｅｔａｌ層２６にはコンタクトホール２３が形成されており、コンタクトホール２３内にはプラグ２４が形成されている構造を備えている。
【００１９】
図２を参照してさらに詳細に受光素子１０の構造を説明する。
【００２０】
本実施の形態の受光素子１０は、Ｐ−Ｓｕｂ層１２上に、Ｎ−ＷＥＬＬ層１４が形成されている。Ｐ−Ｓｕｂ層１２は、導電型がＰ型のシリコン基板であり、アノードとして機能する。なお、図２においては図示を省略したが、本実施の形態では、アノード電極であるＭｅｔａｌ層２７は、ＢＰＳＧ層２２に積層されている。すなわち、各層が形成されている深さ方向（図２における縦方向）においてＭｅｔａｌ層２６と同じ位置（深さ）に積層されている。アノード電極２７は、コンタクトホール内に形成されたＷ（タングステン）プラグにより、Ｐ−Ｓｕｂ層１２と導通されている。Ｎ−ＷＥＬＬ層１４は、Ｐ−Ｓｕｂ層１２とＰＮ接合されており、導電型がＮ−型の半導体層である。Ｎ−ＷＥＬＬ層１４の上部には、イオン注入等により、不純物がさらに注入されたため、Ｎ−ＷＥＬＬ層１４よりも不純物濃度の高いＮ＋層１６が形成されている。Ｎ＋層１６は、Ｍｅｔａｌ層２６で上部が覆われた領域に形成されている。Ｎ−ＷＥＬＬ層１４及びＮ＋層１６はカソードとして機能する。
【００２１】
また、Ｎ−ＷＥＬＬ層１４及びＮ＋層１６上部には、絶縁層として機能するＮＳＧ（ｎｏｎｄｏｐｅｄ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）層２０及びＢＰＳＧ（Ｂｏｒｏ−ｐｈｏｓｐｈｏ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）層２２が形成されている。
【００２２】
さらに、ＢＰＳＧ層２２の上部の電極領域に、カソード電極として機能するＭｅｔａｌ層２６が形成されている。本実施の形態では、Ｍｅｔａｌ層２６は、Ｎ＋層１６が形成されている領域全体を覆うように形成されている。Ｎ＋層１６とＭｅｔａｌ層２６とは、コンタクトホール２３内に形成されたＷ（タングステン）のプラグ２４により導通されている。
【００２３】
また、ＢＰＳＧ層２２及びＭｅｔａｌ層２６の上部には、ＰＶ−ＳｉＮ（シリコン窒化膜）層２８が形成されている。
【００２４】
なお、本実施の形態の受光素子１０では、センサ領域１１以外のフィールド領域にはフィールド酸化膜であるＦｉｅｌｄ層１８が形成されている。
【００２５】
受光素子１０の表面に入射された光は、ＰＶ−ＳｉＮ層２８を透過する際、Ｍｅｔａｌ層２６が光を透過しないため、Ｍｅｔａｌ層２６が形成されている領域ではＭｅｔａｌ層２６の表面で遮断される。これにより、Ｍｅｔａｌ層２６が形成されている領域の下部層には光が透過されない。一方、Ｍｅｔａｌ層２６が形成されていない領域では、光はＰＶ−ＳｉＮ層２８を透過し、さらにＢＰＳＧ層２２及びＮＳＧ層２０を透過してＮ−ＷＥＬＬ層１４のＮ＋層１６が形成されていない領域に入射して、ＰＮ接合面に到達する。
【００２６】
Ｐ−Ｓｕｂ層１２とＮ−ＷＥＬＬ層１４とのＰＮ接合面に光が照射されることにより電子及び正孔が生じ、電荷３０が励起される。励起された電荷３０は、Ｎ＋層１６に吸収され、プラグ２４を介してＭｅｔａｌ層２６に引き出される。
【００２７】
一般に、Ｎ＋層１６を形成する際に、層内に結晶欠陥が生じる場合がある。Ｎ＋層１６に結晶欠陥が生じていると、Ｎ＋層１６を光が透過する際に、結晶欠陥分布により、ＰＮ接合面に到達する光が一律にならないため、センサの感度がばらつく場合がある。そのため、例えば、図６及び図７に示した従来の受光素子１０では、センサの感度がばらつくという問題が生じていた。しかしながら、受光素子１０では、光を透過しないＭｅｔａｌ層２６の下部領域、すなわち、図１に示した上部方向から照射された光（図２に図示した光）が入射されない領域にＮ＋層１６が形成されているため、受光素子１０に入射された光は、Ｎ＋層１６を透過せずに、ＰＮ接合面に到達する。ＰＮ接合面に到達する光が一律になるため、センサの感度のばらつきが抑制される。
【００２８】
（受光素子の製造方法）
【００２９】
次に、受光素子１０の製造方法について説明する。
【００３０】
まず、図３に示すように、Ｐ−Ｓｕｂ層１２の光が入射される側のＮ−ＷＥＬＬ層１４を形成する領域をマスクして、エッチングし、Ｎ−ＷＥＬＬ層１４を形成する領域を形成する。さらに当該領域以外をマスクし、エピタキシャル成長等により、Ｎ−型のＮ−ＷＥＬＬ層１４を形成する。さらに、Ｎ−ＷＥＬＬ層１４の表面の光が入射されない領域（Ｍｅｔａｌ層２６の下部となる領域）に、リンまたは砒素等の不純物をイオン注入させ、注入させた不純物を活性化させてＮ＋層１６を形成する。
【００３１】
次に図４に示すように、例えば、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄｉｚａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）等の選択酸化法等により、Ｎ−ＷＥＬＬ層１４及びＮ＋層１６の上面に形成したフィールド酸化層を選択酸化して、Ｆｉｅｌｄ層１８を形成する。Ｎ−ＷＥＬＬ層１４及びＦｉｅｌｄ層１８の上に、ＮＳＧ層２０及びＢＰＳＧ層２２を例えばＣＶＤ法等により形成し、形成されたＮＳＧ層２０及びＢＰＳＧ層２２を貫通してＮ＋層１６に達するコンタクトホール２３を形成する。そして、コンタクトホール２３内にＷを堆積させてプラグ２４を形成する。
【００３２】
さらに、コンタクトホール２３及びプラグ２４が形成されたＢＰＳＧ層２２上の予め定められた領域にＭｅｔａｌ層２６を形成し、さらにその上、受光素子１０の全面にＰＶ−ＳｉＮ層２８を形成する。これにより図１及び図２に示した本実施の形態の受光素子１０が製造される。
【００３３】
以上説明したように、本実施の形態の受光素子１０は、光を透過しないＭｅｔａｌ層２６の下部領域、すなわち、Ｎ−ＷＥＬＬ層１４上部の光が入射されない領域にＮ＋層１６が形成されており、Ｎ−ＷＥＬＬ層１４上部の光が入射される領域にはＮ＋層１６は形成されていない。これにより、受光素子１０に入射された光は、Ｎ＋層１６を透過せずに、Ｐ−Ｓｕｂ層１２とＮ−ＷＥＬＬ層１４とのＰＮ接合面に到達し、電荷を励起させる。このように本実施の形態の受光素子１０では、ＰＮ接合面に到達する光がＮ＋層１６の結晶欠陥の影響を受けずにＰＮ接合面に到達するため、センス感度を保ったままセンサの感度のばらつきが抑制される。受光素子１０チップ内及びアンビエントライトセンサが当該チップを複数備えた場合はチップ間でセンサ感度がばらつくことを抑制できる。また、モジュール化した際に、動作不良が引き起こされるのを抑制することができる。
【００３４】
なお、本実施の形態では、上述のようにＮ＋層１６は光が入射される領域には形成されていないため、従来の受光素子１００のＮ＋層１１６に比べ、大きさが小さくなっており、励起された電荷の吸収感度が減少することがあるが、アンビエントライトセンサ１０では入射光に応じて電流値が定義されているため、光の波長に対する電流の定義（例えば、光波長何ｎｍでは電流値何ｍＶ等）を所望の電流値が得られるように変更すればよい。
【００３５】
また、上述の実施の形態は本発明を制限するものではなく、本発明の主旨を逸脱しない範囲内で変更が可能である。例えば、図５に示した受光素子５０のように形成してもよい。受光素子５０では、上述した受光素子１０のＰ−Ｓｕｂ層１２に変わりシリコン基板として導電型がＮ型のＮ−Ｓｕｂ層１２を、Ｎ−ＷＥＬＬ層１４に変わり導電型がＰ型のＰ−ＷＥＬＬ層６４を、Ｎ＋層１６に変わりＰ−ＷＥＬＬ層６４よりも不純物を高濃度に含有するＰ＋層６６を備える構成としてもよい。受光素子５０においても、受光素子１０と同様に、アノード電極となるＭｅｔａｌ層７６の下部の光が照射されない領域にＰ＋層６６が形成されているため、Ｐ＋層６６を透過せずに、Ｎ−Ｓｕｂ層６２とＰ−ＷＥＬＬ層６４とのＰＮ接合面に到達した光により励起された電荷がＰ＋層２６及びプラグ２４によりＭｅｔａｌ層７６に引き出されるため、センサの感度のばらつきを抑制することができる。このように電荷を吸収するＮ＋層またはＰ＋層を透過せずにＰＮ接合面に光が照射されるように、カソード電極またはアノード電極として機能するＭｅｔａｌ層の下部領域にＮ＋層またはＰ＋層が形成されていればよい。例えばまた、上述したＮＳＧ層２０及びＢＰＳＧ層２２は絶縁層としての一例であり絶縁機能を有しておればその他の絶縁膜等を用いてもよいし、プラグ２４もタングステンプラグに限らず、Ｎ＋層１６とＭｅｔａｌ層２６とを導通させることができるものであればその他の導通材であってもよい。
【００３６】
また、本実施の形態の受光素子１０は、アンビエントライトセンサに用いることが好ましいため、アンビエントライトセンサに用いられる受光素子１０として説明したがこれに限らず、その他のセンサの受光素子（フォトダイオード）として用いてもよい。
【符号の説明】
【００３７】
１０  アンビエントライトセンサ受光素子
１１  センサ部
１２  Ｐ−Ｓｕｂ層（半導体基板）
１４  Ｎ−ＷＥＬＬ層（半導体層）
１６  Ｎ＋層（半導体）
２０  ＮＳＧ層（絶縁体層）
２２  ＢＰＳＧ層（絶縁体層）
２３  コンタクトホール（開口部）
２４  プラグ（導通部）
２６  Ｍｅｔａｌ層（金属層）
【図１】
2011138942.tif 000003
【図２】
2011138942.tif 000004
【図３】
2011138942.tif 000005
【図４】
2011138942.tif 000006
【図５】
2011138942.tif 000007
【図６】
2011138942.tif 000008
【図７】
2011138942.tif 000009