(57)【要約】      （修正有）【課題】ビットパターン媒体（ＢＰＭ）において書込中、対象ビット上方にヘッドを正確に配置する。【解決手段】オンヘッド制御システム回路を含むトランスデューサヘッドを設けるステップと、オンヘッド制御システム回路を用いてクロック信号をビット検出基準信号と同期させて、記憶媒体上のビット位置と同期した修正されたクロック信号を生成するステップと、修正されたクロック信号を用いて、オフヘッド電子機器から受信したデータを記憶媒体上のビット位置に記録するステップとを含む、記憶媒体上のビット位置にデータを記録する。【選択図】図６
2011076705.tif 000002
【特許請求の範囲】
【請求項１】
記憶媒体上のビット位置にデータを記録する方法であって、前記方法は、
オンヘッド制御システム回路を含むトランスデューサヘッドを設けるステップと、
オンヘッド制御システム回路を用いてクロック信号をビット検出基準信号と同期させて、記憶媒体上のビット位置と同期した修正されたクロック信号を生成するステップと、
修正されたクロック信号を用いて、オフヘッド電子機器から受信したデータを記憶媒体上のビット位置に記録するステップとを含む、記憶媒体上のビット位置にデータを記録する方法。
【請求項２】
修正されたクロック信号にデータを組込む書込信号を生成するステップと、
書込信号をオンヘッドライタに送り、記憶媒体上のビット位置にデータを記録するステップとをさらに含む、請求項１に記載の方法。
【請求項３】
制御システム回路は位相ロックループ回路を含む、請求項１に記載の方法。
【請求項４】
データはデジタル信号にあり、記録する動作は、デジタルデータを、修正されたクロック信号に組込まれるアナログデータ信号に変換するステップを含む、請求項１に記載の方法。
【請求項５】
修正されたクロック信号は、オンヘッドローパスフィルタにビット検出基準信号を通すことによって生成されて、ＤＣバイアスを生成し、ＤＣバイアスは高周波発振器に印加されてクロック信号の周波数および位相を変更する、請求項１に記載の方法。
【請求項６】
記憶媒体上のビット位置に対応する基準信号を検出するよう構成されたオンヘッドビット検出器と、
クロック信号をビット検出基準信号と同期させて、ビット位置と同期した修正されたクロック信号を生成するよう構成されたオンヘッド制御システム回路と、
オフヘッド電子機器から受信したデータを記憶媒体上のビット位置に記録するよう構成されたオンヘッドライタとを含む、トランスデューサヘッド。
【請求項７】
修正されたクロック信号にデータを組込む書込信号を生成し、書込信号をオンヘッドライタに送るよう構成されたオンヘッド書込ドライバをさらに含む、請求項６に記載のトランスデューサヘッド。
【請求項８】
制御システム回路は位相ロックループ回路を含む、請求項６に記載のトランスデューサヘッド。
【請求項９】
オンヘッドビット検出器は波形センサを含む、請求項６に記載のトランスデューサヘッド。
【請求項１０】
オンヘッドビット検出器はスピン角運動量センサを含む、請求項６に記載のトランスデューサヘッド。
【請求項１１】
オンヘッドビット検出器はトンネル電流センサを含む、請求項６に記載のトランスデューサヘッド。
【請求項１２】
トランスデューサヘッドの製造中、オンヘッドビット検出器、オンヘッド制御システム回路、およびオンヘッドライタのうちの１つ以上が、トランスデューサヘッド上の場所に作製される、請求項６に記載のトランスデューサヘッド。
【請求項１３】
修正されたクロック信号は、ローパスフィルタにビット検出基準信号を通すことによって生成されて、ＤＣバイアスを生成し、ＤＣバイアスは高周波発振器に印加されてクロック信号の周波数および位相を変更する、請求項６に記載のトランスデューサヘッド。
【請求項１４】
記憶媒体上のビット位置に対応する基準信号を検出するよう構成されたオンヘッドビット検出器と、
ビット検出基準信号に基づいて、オフヘッド電子機器から受信したデータを記憶媒体上のビット位置と同期させる書込信号を生成するよう構成されたオンヘッド書込ドライバと、
オンヘッド書込ドライバから書込信号を受信し、記憶媒体上のビット位置にデータを記録するよう構成されたオンヘッドライタとを含む、トランスデューサヘッド。
【請求項１５】
クロック信号をビット検出基準信号と同期させて、ビット位置と同期した修正されたクロック信号を生成するよう構成されたオンヘッド制御システム回路をさらに含み、
オンヘッド書込ドライバは、データを修正されたクロック信号と同期させる書込信号を生成する、請求項１４に記載のトランスデューサヘッド。
【請求項１６】
オンヘッドビット検出器は波形センサを含む、請求項１４に記載のトランスデューサヘッド。
【請求項１７】
オンヘッドビット検出器はスピン角運動量センサを含む、請求項１４に記載のトランスデューサヘッド。
【請求項１８】
オンヘッドビット検出器はトンネル電流センサを含む、請求項１４に記載のトランスデューサヘッド。
【請求項１９】
トランスデューサヘッドの製造中、オンヘッドビット検出器、オンヘッド書込ドライバ、およびオンヘッドライタのうちの１つ以上が、トランスデューサヘッド上の場所に作製される、請求項１４に記載のトランスデューサヘッド。
【請求項２０】
データビットはデジタル信号にあり、
前記トランスデューサヘッドはさらに、デジタルデータをアナログデータ信号に変換するよう構成されたデータバッファを含み、
オンヘッド書込ドライバはさらに、データバッファからアナログデータ信号を受信し、アナログデータ信号を書込信号に組込むよう構成されている、請求項１４に記載のトランスデューサヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の詳細な説明
【背景技術】
【０００２】
背景
トランスデューサヘッドによる受信媒体への書込の際、トランスデューサヘッドは磁気読出センサを用いて書込位置の上流トラックを読出して、書込動作中に所望のデータトラックが対象となっていることを確実にする。媒体の面密度またはビット密度が増加するにつれ、トランスデューサヘッド上の読出センサと書込磁極との間に一貫したトラックを維持することはますます困難になる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
加えて、面密度の増加を引き続き目指して、アレイまたはパターン化セルを有し、各セルが１ビットのデータを保持可能な媒体（ビットパターン媒体（ＢＰＭ））が設計されている。そのようなＢＰＭでは、データは、パターン化ビットによって規定されたデータトラックに沿った個々のセルに記憶され得る。しかしながら、各パターン化ビットは各データビットと時間的に同期している。さもなければ、誤ったパターン化ビットに対してデータ挿入が起こるかもしれず、または、データ書込のためにパターン化ビットが抜かされるかもしれない。したがって、ＢＰＭでの課題の１つは、書込中、対象ビット上方にヘッドを正確に配置することである。これは、パターン化ビットのサイズが小さいこと（たとえば、幅が１ナノメートル）、および高速（たとえば、２０〜５０ピコ秒／回転）で回転するディスクシステムにおけるタイミング制御要件のため、特に難易度が高い。他の媒体形式も同様の課題を呈している。
【課題を解決するための手段】
【０００４】
概要
ここに開示された技術は、記憶媒体上のビット位置にデータを記録する方法を教示している。オンヘッド制御システム回路を含むトランスデューサヘッドが設けられる。オンヘッド制御システム回路を用いて、クロック信号がビット検出基準信号と同期して、記憶媒体上のビット位置と同期した修正されたクロック信号を生成する。次に、オフヘッド電子機器から受信したデータが、修正されたクロック信号を用いて、記憶媒体上のビット位置に記録される。
【０００５】
別の実現化例では、ここに開示された技術は、記憶媒体上のビット位置に対応する基準信号を検出するよう構成されたオンヘッドビット検出器を含む、トランスデューサヘッドを教示している。トランスデューサヘッドは、クロック信号をビット検出基準信号と同期させて、ビット位置と同期した修正されたクロック信号を生成するよう構成されたオンヘッド制御システム回路も含む。トランスデューサヘッドは、オフヘッド電子機器から受信したデータを記憶媒体上のビット位置に記録するよう構成されたオンヘッドライタも含む。
【０００６】
この概要は、以下に詳細な説明でさらに説明される一連の概念を単純化した形で紹介するために提供される。この概要は、クレームされている主題の主要な特徴または本質的な特徴を識別するよう意図されてはおらず、また、クレームされている主題の範囲を限定するために使用されるよう意図されてもいない。これらのおよびさまざまな他の特徴および利点は、以下の詳細な説明を読めば明らかとなるであろう。
【０００７】
説明される技術は、添付図面と関連して読まれるさまざまな実現化例を説明する以下の詳細な説明から最良に理解される。
【図面の簡単な説明】
【０００８】
【図１】トランスデューサヘッドがアクチュエータアセンブリの端に位置している、媒体でのＢＰＭの実現化例の平面図である。
【図２】媒体に対して位置付けられた例示的なトランスデューサヘッドに一体化されたマイクロ電子機器を示す断面図である。
【図３】トランスデューサヘッドが金属電極とビット検出器とプリアンプとを組込んでいる、媒体上のパターン化ビットの実現化例の立面図である。
【図４】トランスデューサヘッドが金属電極と静電容量回路とを組込んでいる、媒体上のパターン化ビットの別の実現化例の立面図である。
【図５】オンヘッド位相ロックループ（ＰＬＬ）制御方式を示すフロー図である。
【図６】オンヘッド書込ドライバを備えた、オンヘッド位相ロックループ（ＰＬＬ）制御方式を示すフロー図である。
【図７】媒体上のパターン化ビットへのデータビットの書込を同期させるために、オンヘッド位相ロックループおよびオンヘッド書込ドライバを使用するための動作を示すフローチャートである。
【図８】例示的なディスクドライブの平面図である。
【発明を実施するための形態】
【０００９】
詳細な説明
磁気記憶媒体では、磁気記録層は、独立した磁気素子として作用するランダムなナノメートルスケールの粒子を形成する磁性合金の薄膜を含む。各書込ビットは、多くのこれらのランダムな粒子で構成される。ビットパターン媒体（ＢＰＭ）では、磁気層はパターン化ビットの規則配列で予めパターン化されており、各パターン化ビットは個々のデータビットを記憶可能である。ＢＰＭは、リソグラフィ、イオンミリングなどを含むもののそれらに限定されないさまざまな手順によって、予めパターン化されてもよい。他の記憶媒体タイプも存在し、デジタル記録テープおよびフロッピー（登録商標）ディスクを含む。ここに開示されている技術は、さまざまな磁気媒体記憶タイプに利用可能であってもよい。
【００１０】
読出センサおよび／またはビット検出器を用いたビット検出とビット書込との間の時間は、媒体（たとえば、ディスクドライブ）上のビット位置へのデータの正しい書込において重要である。現在の磁気記録システムは、典型的には、検出されたデータがトランスデューサヘッドから長い電線を介して、媒体駆動アセンブリの他の所に位置する処理電子機器に送られることを必要とする。また、媒体にデータを書込むために使用されるパワーが、処理電子機器から長い電線を介してトランスデューサヘッドに送り返される。データをトランスデューサヘッドからオフヘッド処理電子機器に送り、トランスデューサヘッドに送り返す際に必要となる時間および関与するエラーは、ＢＰＭ書込の位相コヒーレンスと比べて著しい。
【００１１】
ここに開示されている技術によれば、現在の技術水準の、ヘッドからずらして(オフヘッドに）位置付けられた電子機器が、トランスデューサヘッドに一体化されて、媒体上のパターン化ビット位置とデータ書込との同期化を向上させる。トランスデューサヘッド上またはその内部に電子機器を配置することによって、電気的移動時間およびデータ処理時間の減少が達成可能である。なぜなら、処理電子機器と（同様にトランスデューサヘッド上に位置する）読出センサ、ビット検出器、および／またはライタとの電気的接続が、従来のシステムよりも物理的に短くなり得るためである。電子部品間の物理的により短い電気的接続は、電子が電子部品間を流れるためのより短い経路を提供することによって、電気的移動時間およびデータ処理時間を減少させることができる。
【００１２】
図１は、トランスデューサヘッド１２０がアクチュエータアセンブリ１１０の端に位置している、媒体１０８でのＢＰＭの実現化例の平面図を示す。特に図Ａを参照すると、媒体１０８は、動作中、媒体回転軸１１２を中心として回転する。また、媒体１０８は外径１０２と内径１０４とを含み、それらの間には、円形の点線で示された多数のデータトラック１０６がある。データトラック１０６は実質的に円形であり、一定の間隔をおいたパターン化ビット１２２で構成される。
【００１３】
データトラック１０６の探索動作中に、媒体１０８に隣接して位置付けられたアクチュエータ回転軸１１４を中心として回転するアクチュエータアセンブリ１１０の使用によって、情報は、媒体１０８上のパターン化ビット１２２に書込まれ、また、そこから読出され得る。アクチュエータアセンブリ１１０上の、アクチュエータ回転軸１１４から遠位の端に搭載されたトランスデューサヘッド１２０は、媒体の動作中、媒体１０８の表面上方に非常に接近して浮上している。
【００１４】
一実現化例では、図Ｂに詳述するようなトランスデューサヘッド１２０は、読出センサ１１６を利用して書込前読出処理を行ない、トランスデューサヘッド１２０の位置を所望のデータトラック１０６上方に維持する。書込前読出処理は、媒体１０８上の粒子から磁気信号を読出して、検出されたデータから所望のデータトラック１０６に対するライタ１１８の位置を判断することによって行なわれる。
【００１５】
別の実現化例では、トランスデューサヘッド１２０は１つ以上のビット検出器を含み、それらは図２〜６に関してより詳細に説明される。読出センサ１１６の代わりの、または読出センサ１１６に加わったビット検出器が、パターン化ビット１２２からトランスデューサヘッド１２０に反射された波形からライタ１１８の位置を判断する際の精度および速度の向上を提供する。
【００１６】
さらに別の実現化例では、トランスデューサヘッド１２０はスピン偏極電流を含む１本以上の電線を含み、それらは図２に関してより詳細に説明される。読出センサ１１６の代わりの、または読出センサ１１６に加わったスピン角運動量センサが、電線がパターン化ビット１２２に非常に接近して通る場合に１つ以上のスピン偏極電流のスピン特性の変化を検出することによって、ライタ１１８の位置を判断する際の精度および速度の向上を提供する。
【００１７】
図１の図Ｂに、トランスデューサヘッド１２０をより詳細に示す。トランスデューサヘッド１２０は、読出センサ１１６と、ライタ１１８と、オンヘッドマイクロ電子機器１２８と、ボンドパッド１２６と、オンヘッドマイクロ電子機器１２８をボンドパッド１２６に電気的に接続するデータ信号線１２４とを有して図示されている。読出センサ１１６は、媒体１０８上のパターン化ビット１２２からデータを読出すよう構成されており、ライタ１１８は、媒体１０８上のパターン化ビット１２２にデータを書込むよう構成されている。
【００１８】
図１を参照して、パターン化ビット１２２に書込むべきデータが、オフヘッド電子機器から、トランスデューサヘッド１２０の外部に取付けられたボンドパッド１２６に送られる。データは次に、トランスデューサヘッド１２０内のデータ信号線１２４を介してオンヘッドマイクロ電子機器１２８に送られる。いくつかの実現化例では、読出センサからのタイミングデータが、処理のためにオンヘッドマイクロ電子機器１２８に送られる。次に、処理されたタイミングデータは、データ信号線１２４を介して、他のオンヘッド部品に進むか、またはボンドパッド１２６に送信されてもよい。次にオフヘッド電子機器が、ボンドパッド１２６から、処理されたタイミングデータを読出してもよい。さらに別の実現化例では、媒体から読出されたデータは、オンヘッドマイクロ電子機器１２８に接続することなく、直接ボンドパッド１２６に、次にオフヘッド電子機器に送信されてもよい。
【００１９】
図２は、媒体２０８に対して位置付けられた例示的なトランスデューサヘッド２２０に一体化されたマイクロ電子機器を示す断面図である。媒体２０８は、基板材料２３０（たとえば、アルミニウム、ガラス、またはセラミック）から作られている。下地層２３２として知られている薄い被膜が、基板材料２３０の上に堆積されている。下地層２３２は多くの場合、真空蒸着処理（たとえば、マグネトロンスパッタリング）によって堆積されており、下地層２３２の上に位置付けられた磁気媒体２３４の結晶方位および粒径の制御を最適化するよう構成されたさまざまな金属合金からなる層状構造を有する。磁気媒体２３４はマイクロメートル未満のサイズの小さい領域（たとえば、粒子またはパターン化ビットの群）に分けられ、それらの各々は単一バイナリビットの情報を表わすために使用される。磁気媒体２３４を損傷から保護する媒体保護膜２３６が、多くの場合下地層２３２と同じ真空蒸着処理を使用して、磁気媒体２３４の上に堆積されている。最後に、薄いポリマー潤滑剤層２３８が、多くの場合、媒体２０８を溶媒溶液に浸すことによって、媒体保護膜２３６の上に堆積されている。欠陥をなくし媒体表面を滑らかにするために媒体２０８がさまざまな処理によって磨かれた後でも、パターン化ビットのサイズを参照して測定され得る、トランスデューサヘッド２２０に面する媒体の粗さが、依然として存在する。
【００２０】
トランスデューサヘッド２２０は、少なくとも、読出センサ２１６と、ライタ２１８と、オンヘッドマイクロ電子機器２２８と、ボンドパッド２２６と、オンヘッドマイクロ電子機器２２８をボンドパッド２２６に電気的に接続するデータ信号線２２４とを搭載した基板材料から作られている。読出センサ２１６、ライタ２１８、オンヘッドマイクロ電子機器２２８、ボンドパッド２２６、およびデータ信号線２２４は、トランスデューサヘッド２２０の表面内部に、および／または表面上に搭載されている。
【００２１】
一実現化例では、オンヘッドマイクロ電子機器２２８は、制御システム、書込ドライバ、およびデータバッファを含む。他の実現化例では、オンヘッドマイクロ電子機器２２８は、制御システム、書込ドライバ、またはデータバッファを含む。さらに他の実現化例では、オンヘッドマイクロ電子機器２２８は、制御システム、書込ドライバ、およびデータバッファのうちのいずれか２つを含む。制御システム、書込ドライバ、および／またはデータバッファがオンヘッドマイクロ電子機器の一部ではない実現化例では、制御システム、書込ドライバ、および／またはデータバッファは、ヘッドから外れて位置付けられるか、またはシステムに全く含まれない。
【００２２】
別の実現化例では、トランスデューサヘッド２２０は、媒体２０８上の対象ビットから反射された、発振器により生成された波形を検出するよう構成されたビット検出器２５０も組込んでいる。発振器は、反復性の電子信号（たとえば、マイクロ波）を生成可能な任意の電子回路であってもよく、線またはスロットラインの形をした送出システムを有する結合されたマイクロチップの形をとっていてもよい。
【００２３】
一実現化例では、ビット検出器２５０は、反射された波形の存在を検出するよう構成された任意の装置である。別の実現化例では、ビット検出器２５０は、反射された波形に固有の、波の形状、波のレベル、振幅、周波数、波長、および／または他の特性を検出するよう構成されている。ビット検出器２５０によって検出された反射波形の存在および／または反射波形のさまざまな特性は、媒体２０８上の対象ビットの位置を判断するために使用されてもよい。
【００２４】
別の実現化例では、発振器の代わりにスピン偏極電流注入器が使用され、ビット検出器２５０はスピン角運動量センサ２５０である。スピン偏極電流注入器からの電流は、対象ビットに非常に接近した電線を介して、トランスデューサヘッド２２０を通過する。対象ビットが有する磁界が、スピン偏極電流と相互作用する（すなわち、スピン偏極電流にスピン角運動量を伝達する）。スピン角運動量センサ２５０は次に、スピン偏極電流のスピン特性の変化を検出する。
【００２５】
ビット検出器２５０の一実現化例として使用可能なスピン角運動量センサは、スピン偏極電流の存在を検出するよう構成された装置である。また、スピン角運動量センサ２５０は、スピン偏極電流に固有の、スピンの大きさ、スピンの方向、および／または他の特性を検出するよう構成されていてもよい。さらに、スピン角運動量センサ２５０は、交互スピン種の周波数を検出するよう構成されていてもよい。スピン角運動量センサによって検出された、スピン偏極電流の存在および／またはスピン偏極電流のさまざまな特性は、媒体２０８上の対象ビットの位置を判断するために使用されてもよい。
【００２６】
図２に示す実現化例などのいくつかの実現化例では、ビット検出器２５０はライタ２１８の下流トラックに位置付けられる。他の実現化例では、ビット検出器２５０はライタ２１８の上流トラックに位置付けられる。さらに他の実現化例では、ライタ２１８の上流トラックおよび／または下流トラックに位置付けられた複数のビット検出器２５０が存在する。
【００２７】
媒体２０８と同様に、媒体２０８に面するトランスデューサヘッド２２０の表面は、トランスデューサヘッド２２０の読出センサ２１６、ライタ２１８、および他の部品を損傷から保護するヘッド保護膜２４０で覆われている。ヘッド保護膜２４０は多くの場合、媒体保護膜２３６と同じ真空蒸着処理を用いて堆積される。また、トランスデューサヘッド２２０の表面も、パターン化ビットのサイズを参照して測定され得るヘッド粗さを有する。媒体保護膜２３６とヘッド保護膜２４０との間の距離をここに間隙２４２と呼び、ライタ２１８の底部と磁気媒体２３４の上部との間の距離をここにトランスデューサ間隔２４４と呼ぶことにする。
【００２８】
図２に示す実現化例では、媒体２０８は左から右に（すなわち、上から見た場合、時計方向に）動き、オンヘッドマイクロ電子機器２２８は垂直に配向され、読出センサ２１６およびライタ２１８から上流トラックに位置付けられている。しかしながら、オンヘッドマイクロ電子機器２２８の他の配向（たとえば、水平）および位置（たとえば、読出センサ２１６およびライタ２１８から下流トラック、読出センサ２１６とライタ２１８との間、または読出センサおよびライタ２１８の上流）が考えられる。また、オンヘッドマイクロ電子機器２２８は、トランスデューサヘッド２２０内部に位置付けられてもよく、またはトランスデューサヘッド２２０の外面上に搭載されてもよい。さらに、オンヘッドマイクロ電子機器２２８は、異なる配向および／または位置にある多数の部品を有していてもよい。
【００２９】
オンヘッドマイクロ電子機器２２８の位置付けは、ここに開示されている技術の処理および設計制約、ならびに特定の用途に依存する場合がある。たとえば、オンヘッドマイクロ電子機器２２８からライタ２１８にパワーを伝達する実現化例は、オンヘッドマイクロ電子機器２２８がライタ２１８に直接隣接して位置付けられることを必要とする場合がある。
【００３０】
オンヘッドマイクロ電子機器２２８をトランスデューサヘッド２２０に接合するために、さまざまな一体化レベルを有するいくつかの方法がある。最も高い一体化レベルは、トランスデューサヘッド２２０の作製中に、トランスデューサヘッド２２０内の場所にオンヘッドマイクロ電子機器２２８を直接製造する薄膜処理手法で達成され得る。オンヘッドマイクロ電子機器２２８およびトランスデューサヘッド２２０を別々に製造し、次にオンヘッドマイクロ電子機器２２８とトランスデューサヘッド２２０とを接合することを伴う手法が、最も低い一体化レベルである。
【００３１】
トランスデューサヘッド２２０の製造中に従来の堆積およびパターン化手法を用いてトランスデューサヘッド２２０上または内部に作製される場合、オンヘッドマイクロ電子機器２２８は、半導体装置（たとえば、薄膜トランジスタおよびダイオード）の形をとっていてもよい。半導体装置用として可能性のある材料は、Ｓｉ、ポリＳｉ、ＳＩＧｅ、ＧａＡｓ、ＩｎＰ、ＺｎＯ、ＳｎＯ２、および他の薄膜材料を含むが、これらに限定されない。オンヘッドマイクロ電子機器２２８を形成するために、上述のような複数の半導体装置がさまざまな複雑性レベルで組合されてもよい。
【００３２】
トランスデューサヘッド２２０を作製後、トランスデューサヘッド２２０の処理前、処理中、または処理後に、マイクロ電子回路がトランスデューサヘッド２２０に結合可能な場合、より幅広い範囲のマイクロ電子回路（たとえば、高性能で精巧なマイクロプロセッサ）がオンヘッドマイクロ電子機器２２８に利用可能である。また、トランスデューサヘッド２２０の作製後にマイクロ電子回路がトランスデューサヘッド２２０に結合される場合、標準的な半導体処理手法が利用されてもよく、あらゆる半導体基板（たとえば、Ｓｉ、ＳＯＩ、ＧａＡｓ、およびＩｎＰ）が利用可能である。
【００３３】
さらに別の実現化例では、トランスデューサヘッド２２０の作製中または作製後に、個々のマイクロ電子回路が位置付けられ、読出センサ２１６および／またはライタ２１８に結合される。マイクロ電子回路は次に、上述のようにトランスデューサヘッド２２０に一体化されてもよい。
【００３４】
作製されたオンヘッドマイクロ電子機器２２８をトランスデューサヘッド２２０のウェハに結合するために、ウェハ間結合が使用されてもよい。オンヘッドマイクロ電子機器２２８に関連付けられたマイクロ電気ダイが、従来の処理手法を用いてパターン化され、トランスデューサヘッド２２０に一体化されてもよい。その結果、個々のマイクロ電子装置および半導体装置ではなくウェハ全体を処理することによって、複雑性が減少する。
【００３５】
図２をさらに参照すると、オンヘッドマイクロ電子機器２２８は、データ信号線２２４を介して、トランスデューサヘッド２２０の外面上に位置するボンドパッド２２６に接続されている。ボンドパッド２２６に取付けられたエンドコネクタ２４８を有する導電性フレックス２４６が、オンヘッドマイクロ電子機器２２８とヘッドから外れて位置する電子機器との通信を可能にする。以下に図３および図４に関してより特定的に説明されるさまざまな実現化例では、読出センサ２１６およびライタ２１８は、オンヘッドマイクロ電子機器２２８および／またはオフヘッド電子機器に電気的に接続されている。
【００３６】
図３は、トランスデューサヘッド３２０が金属電極３５２とビット検出器３５０とプリアンプ３５８とを組込んでいる、媒体３０８上のビット位置３２２の実現化例の立面図を示す。高電界またはファウラー・ノルドハイム（Ｆ−Ｎ）トンネル電流３５４が、高電圧下で、金属電極３５２から媒体３０８上のＢＰＭに通される。媒体３０８が回転するにつれて、金属電極３５２は、パターン化ビット３２２に隣接する配向と絶縁領域３５６に隣接する配向との間でその位置合わせを交代する。この交代は、金属電極３５２と媒体（パターン化ビット３２２または導電性の下地層３３２）との間の距離を交代し、ひいてはパターン化ビット３２２の位置に対応する変調するトンネル電流３５４をもたらす。
【００３７】
図３の実現化例では、ビット検出器３５０およびプリアンプ３５８はともにオンヘッドマイクロ電子機器を構成する。ビット検出器３５０は変調するトンネル電流３５４を検出して、ビット位置３２２の周波数を判断するために使用可能なタイミング信号を生成する。一実現化例では、金属電極３５２はライタにもなり得る。なぜなら、金属電極３５２およびライタは双方とも、データビット書込中、パターン化ビット３２２と位置合わせされ、媒体３０８に非常に接近して通らなければならないためである。
【００３８】
Ｆ−Ｎ電界放出は、電子が材料から電界下の空間に流れる量子学的プロセスである。一般に、Ｆ−Ｎ放出は、トランスデューサヘッド３２０と媒体３０８との間に、典型的には１０-9〜１０-12アンペアの範囲の非常に小さい電流の流れを生成する。しかしながら、Ｆ−Ｎ放出は、媒体３０８に影響を与えるのに十分な大きさを有する電流を生成するために増幅されてもよい。増幅されたＦ−Ｎ放出は、大きさが大きすぎる場合、および／またはタイミング信号（後述）を用いてビット位置３２２と一致するようタイミングが正確に取られていない場合、トランスデューサヘッド３２０および／または媒体３０８に損傷を与えるおそれがある。
【００３９】
変調するトンネル電流３５４は典型的には、大きさが非常に小さいため、ビット検出器３５０は、ヘッド上にまたはヘッドから外れて位置する書込ドライバ電子機器への送信前に信号を増幅するために、トランスデューサヘッド３２０上のプリアンプ３５８に接続されていてもよい。一実現化例では、プリアンプ３５８からの出力信号電圧は変調するＦ−Ｎ電流に比例しており、出力信号は位相ロックループ（ＰＬＬ）、遅延ロックループ（ＤＬＬ）、または他の書込ドライバ制御方式のためにクロック入力として使用される。ＰＬＬ制御方式は、以下に図５および図６に関してより詳細に説明される。
【００４０】
現在の技術水準と比較した場合の図３の実現化例の利点は、ライタについての位相要件を判断するために、より強い電気信号が、ヘッド上にまたはヘッドから外れて位置する処理電子機器に送信されることである。その結果、ビット位置３２２の検出エラーが少なくなり、パターン化ビット３２２へのデータビットの書込の同期化が向上する。
【００４１】
金属電極３５２を通して印加された電圧は、ビット位置３２２およびビット間絶縁体３５６の位置に対して比較的一定である。しかしながら、別の実現化例では、外部パラメータ（たとえば、浮上高度）によるトンネル電流３５４の変動を最小限に抑えるために、電圧を変更可能である。トンネル電流３５４の電圧を制御するために、自動利得制御（ＡＧＣ）フィードバック増幅器が使用されてもよい。また、ＡＧＣフィードバック増幅器は、ヘッドから媒体までの間隙を示すために使用可能であり、それは、媒体駆動認証において間隙値を選択する場合に、およびさまざまな環境条件下での媒体駆動動作中に、重要である。
【００４２】
図４は、トランスデューサヘッド４２０が金属電極４５２と静電容量回路４６０とを組込んでいる、媒体４０８上のビット位置４２２の別の実現化例の立面図を示す。ここで、金属電極４５２は交流信号生成器に接続されている。金属電極４５２がパターン化ビット４２２の位置と絶縁領域４５６の位置との間で交代するにつれて、金属電極４５２と媒体４０８との間の静電容量が変調する。この静電容量変調はパターン化ビット４２２の位置を検出するために使用可能であり、この静電容量変調に基づいてタイミング信号が生成可能である。
【００４３】
静電容量回路４６０は、発振器４６２と、調整可能な共振器回路４６４と、電圧または電流センサ４５０とを有する。図４に概略的に示されているように、発振器４６２は共振器回路４６４に接続されている。ＤＣパワーが発振器４６２に印加されると、静電容量回路４６０は、共振器回路４６４の周波数（たとえば、約１ギガヘルツ）で共振する。共振器回路４６４は、金属電極４５２に結合された導電線である。金属電極４５２がパターン化ビット４２２の位置から絶縁領域４５６の位置に動くにつれて、媒体４０８と金属電極４５２との間の静電容量が変化する。共振器回路４６４の共振周波数が変化し、共振器回路４６４における電流の振幅および／または電圧が変調される。共振器回路４６４からの変調された電流または電圧信号がセンサ４５０によって受信され、次に、ヘッド上にまたはヘッドから外れて位置する書込ドライバ電子機器に送信可能である。
【００４４】
静電容量回路４６０をヘッド上に配置する利点は、変調された電流または電圧における信号対ノイズ比が減少することである。静電容量回路４６０をビット位置４２２に物理的により接近させることにより、静電容量回路４６０とビット位置４２２との間の導電線を、ヘッドから外れた静電容量回路４６０の用途の場合よりも短くしてもよい。静電容量回路４６０とビット位置４２２との間の距離が増加するにつれて、導電線における信号損失、および媒体４０８アセンブリにおける他のマイクロ波効果との畳込みが増加する。したがって、静電容量回路４６０とビット位置４２２との間の距離を最小限に抑えることが望ましい。
【００４５】
図５は、オンヘッド位相ロックループ５６６（ＰＬＬ）制御方式を示すフロー図である。ＰＬＬ５６６は、ビット検出基準信号５７４の位相および周波数に対して一定の関係を有する修正されたクロック信号５７２を生成する制御システムである。ＰＬＬ５６６回路は、クロック信号およびビット検出基準信号５７４の周波数および位相を比較し、クロック信号の周波数および位相がビット検出基準信号５７４の周波数および位相と一致するまでクロック信号の周波数を繰返し調節し、修正されたクロック信号５７２を生じさせる。ここに開示された技術の他の実現化例は、ＰＬＬ５６６の代わりに遅延ロックループ（ＤＬＬ）または他の制御システムを利用してもよい。
【００４６】
読出センサ５１６は、媒体から読出された入力データビット５７６をオフヘッド電子機器５６８に直接送信する。出力データビットの書込に関しては、図５に示された実施例は、パターン化ビットのタイミングを示すビット検出基準信号５７４が、トランスデューサヘッド５２０上のビット検出器５５０（たとえば、波形センサ、スピン角運動量センサ、トンネル電流センサ、または静電容量センサ）から到来し、クロック信号がライタについてのタイミングを示すことを図示している。クロック信号と媒体上のパターン化ビットの実際の物理的位置との位相関係を判断するために、ビット検出基準信号５７４とクロック信号とは比較される。ＰＬＬ５６６は、パターン化ビットの実際の物理的位置と位相および周波数同期した修正されたクロック信号５７２を生成する。
【００４７】
一実現化例では、ＰＬＬ５６６は、意図された書込周波数のためにクロック信号を生成する高周波発振器である。ビット検出器５５０からのビット検出基準信号５７４はクロック信号と比較され、ビット検出基準信号５７４とクロック信号との間の位相が測定されてローパスフィルタを通され、ＤＣバイアスが生成される。ＤＣバイアスは次に発振器に印加されて、クロック信号の周波数および位相を変化させ、クロック信号をビット検出基準信号５７４と同期させる。同期したクロック信号（すなわち、修正されたクロック信号５７２）は次に、媒体上の所望のパターン化ビットに各出力データビットを書込むライタ５１８に送信される書込信号５７６を生成するために、オフヘッド電子機器５６８に送られる。
【００４８】
オンヘッドＰＬＬ５６６を使用する利点は、クロック信号とトランスデューサヘッド５２０の下を通るパターン化ビットの実際の周波数との位相差をより迅速に検出することである。これに対し、オフヘッドＰＬＬはより長い信号移動時間を必要とし、その結果、検出された位相情報が、ＰＬＬ処理が完了する時間までに古くなる場合がある。さらに、一実現化例では、オンヘッドＰＬＬ５６６は、信号損失の影響をより受けやすい高周波数クロック信号の代わりに、低周波数バイアス情報がオフヘッド電子機器５６８に送信されることを可能にする。
【００４９】
図６は、オンヘッド書込ドライバ６７０を備えた、オンヘッド位相ロックループ６６６（ＰＬＬ）制御方式を示すフロー図である。図５と同様に、読出センサ６１６は、媒体から読出された入力データビット６７６をオフヘッド電子機器６６８に直接送信する。出力データビット６７８の書込に関しては、より良好な書込同期化のために、図５のトランスデューサヘッド上のＰＬＬ回路が、トランスデューサヘッド６２０上の書込ドライバ６７０と組合されてもよい。書込ドライバ６７０は、外部接続からオフヘッド電子機器６６８に受信した出力データビット６７８をライタ６１８に直接書込んでもよい。書込ドライバ６７０はオンヘッド接続を用いてＰＬＬ６６６に結合され、そのため、位相情報（たとえば、修正されたクロック信号６７２）は書込ドライバ６７０に直接送信され、出力データビット６７８が媒体上のパターン化ビットに正確に書込まれることを可能にする。
【００５０】
オンヘッド書込ドライバ６７０を使用する利点は、オフヘッド電子機器６６８への修正されたクロック信号６７２の送信、およびオフヘッド電子機器６６８からの書込信号６７６の送信によって生じる遅延およびタイミングエラーが減少すること、またはなくなることである。また、オンヘッド書込ドライバ６７０を使用することは、位相検出とデータビットの書込との間の時間を減少させ、エラーの可能性を減少させる。
【００５１】
ＰＬＬ６６６および書込ドライバ６７０は、物理的にトランスデューサヘッド６２０のどこに位置付けられてもよい。一実現化例では、ＰＬＬ６６６および書込ドライバ６７０は、ライタ６１８の近くでともに結合されている。別の実現化例では、ＰＬＬ６６６はライタ６１８の近くに位置付けられ、書込ドライバ６７０はトランスデューサヘッド基板のより近くに位置付けられ、そのため、書込ドライバ６７０によって生成された熱がトランスデューサヘッド基板を通して放散される。パワーがより高い電子機器では、この配向が望ましい場合がある。
【００５２】
オンヘッド書込ドライバ６７０を備えたオンヘッドＰＬＬ６６６の一実現化例は、オンヘッドデータバッファも組込んでいる。オンヘッドＰＬＬ６６６、書込ドライバ６７０、およびデータバッファの組合せは、媒体上のパターン化ビットの位置および位相が検出されて、次のデータビットが正しいパターン化ビットに迅速に書込まれ得る自己完結型ライタ制御システムである。より特定的には、ＰＬＬ６６６によって生成された修正されたクロック信号６７２は、書込ドライバ６７０に送られる。オフヘッド電子機器６６８からデータバッファに送られたデジタルデータビットは、アナログデータ信号に変換され、それは修正されたクロック信号６７２と同期して、正しい極性および位相でライタ６１８に印加される。
【００５３】
オンヘッドデータバッファを使用する利点は、デジタルデータビットをアナログ信号に変換する際の時間遅延が減少すること、およびパターン化ビット検出とビット書込との間の時間遅延が減少することであり、書込エラーの確率を減少させる。
【００５４】
また、熱放散要件が満たされ、かつＰＬＬ６６６、書込ドライバ６７０、およびデータバッファ間の好適な電気的接続が可能である限り、オンヘッドＰＬＬ６６６、書込ドライバ６７０、およびデータバッファは、トランスデューサヘッド６２０上のどの場所に位置付けられてもよい。一実現化例では、ＰＬＬ６６６、書込ドライバ６７０、およびデータバッファは、１ヶ所でともに結合されている。他の実現化例では、ＰＬＬ６６６、書込ドライバ６７０、およびデータバッファは、トランスデューサヘッド６２０上の別々の位置にある。さらに別の実施例では、ＰＬＬ６６６、書込ドライバ６７０、およびデータバッファのうちの少なくとも１つがヘッド上に位置している限り、ＰＬＬ６６６、書込ドライバ６７０、および／またはデータバッファはヘッドから外れて位置付けられてもよい。
【００５５】
図７は、媒体上のパターン化ビットへのデータビットの書込を同期させるために、オンヘッド位相ロックループ（ＰＬＬ）およびオンヘッド書込ドライバを使用するための動作７００を示すフローチャートである。ビット検出器は、トランスデューサヘッド上のライタに対する媒体上のパターン化ビットの位置に対応する信号を検出する（７０５）。ここにビット検出基準信号と呼ばれる検出された信号は次に、ビット検出器からオンヘッドＰＬＬ回路に送られる（７１０）。次に、書込タイミングに対応するクロック信号およびビット検出基準信号にＰＬＬを適用して、媒体上のパターン化ビットの実際の位置と同期した修正されたクロック信号を生成する（７１５）。
【００５６】
修正されたクロック信号は次に、オンヘッド書込ドライバに送られる（７２０）。また、媒体上のパターン化ビットに書込むべきデータビットが、オフヘッド電子機器からオンヘッド書込ドライバに送られる（７２５）。書込ドライバは次に、データビットを修正されたクロック信号に組込む書込信号を生成する（７３０）。書込信号は次に、書込ドライバから、媒体上のパターン化ビットにデータビットを伝達するライタに送られる（７３５）。
【００５７】
図８は、例示的なディスクドライブ８００の平面図を示す。ディスクドライブ８００は、ディスクドライブ８００のさまざまな部品が搭載されたベース８０２を含む。部分的に切取られて図示されている上部カバー８０４は、ベース８０２と協働して、ディスクドライブ用の密封された内部環境を従来の態様で形成する。部品は、１つ以上の記憶媒体ディスク８０８を一定の高速で回転させるスピンドルモータ８０６を含む。探索動作中、ディスク８０８に隣接して位置付けられたベアリングシャフトアセンブリ８１２を中心として回転するアクチュエータアセンブリ８１０の使用により、情報がディスク８０８上のトラックに書込まれ、トラックから読出される。アクチュエータアセンブリ８１０は、ディスク８０８に向かって延在する複数のアクチュエータアーム８１４を含み、アクチュエータアーム８１４の各々から１つ以上の屈曲部８１６が延在している。屈曲部８１６の各々の遠位端にはヘッド８１８が搭載されており、ヘッド８１８は、関連するディスク８０８の対応する表面上方にヘッド８１８が非常に接近して浮上することを可能にする空気ベアリングスライダを含む。浮上中のヘッド８１８と記憶媒体表面との間の距離を、浮上高さと呼ぶ。
【００５８】
探索動作中、ヘッド８１８のトラック位置はボイスコイルモータ（ＶＣＭ）８２４の使用によって制御され、ＶＣＭ８２４は典型的には、アクチュエータアセンブリ８１０に取付けられたコイル８２６と、コイル８２６が入る磁界を確立する１つ以上の永久磁石８２８とを含む。コイル８２６への電流の制御された印加は、永久磁石８２８とコイル８２６との間に磁気相互作用を引起し、そのためコイル８２６は、周知のローレンツ関係に従って動く。コイル８２６が動くにつれて、アクチュエータアセンブリ８１０はベアリングシャフトアセンブリ８１２を中心として旋回し、トランスデューサヘッド８１８はディスク８０８の表面を横断させられる。
【００５９】
ディスクドライブ８００が長時間使用されない場合、スピンドルモータ８０６は典型的には非通電状態になる。駆動モータが非通電状態になると、トランスデューサヘッド８１８は、データを含むディスク８０８の部分から遠ざかるよう動かされる。ディスクドライブ８０８が回転していない場合のアクチュエータアセンブリ８１０の不意の回転を防止するアクチュエータラッチ構成および／またはランプアセンブリ８４４の使用により、トランスデューサヘッド８１８は、データを含まないディスク８０８の部分の上方に固定される。
【００６０】
フレックスアセンブリ８３０は、動作中のアクチュエータアセンブリ８１０の旋回運動を可能にしつつ、アクチュエータアセンブリ８１０のための必要な電気接続経路を提供する。フレックスアセンブリ８３０は、アクチュエータアセンブリ８１０と接続されてヘッド８１８に繋がっているフレックスケーブルが接続されたプリント回路基板８３４を含む。フレックスケーブルは、アクチュエータアーム８１４および屈曲部８１６に沿って、トランスデューサヘッド８１８へと通されてもよい。プリント回路基板８３４は典型的には、書込動作中にトランスデューサヘッド８１８に印加される書込電流を制御するための回路と、読出動作中にトランスデューサヘッド８１８によって生成される読出信号を増幅させるためのプリアンプとを含む。フレックスアセンブリ８３０は、ベースデッキ８０２を介してディスクドライブ８００の底面側に搭載されたディスクドライブプリント回路基板（図示せず）と通信するために、フレックスブラケットで終わっている。
【００６１】
一実現化例では、位相ロックループ回路がトランスデューサヘッド８１８上に搭載されており、フレックスアセンブリ８３０を介して回路基板８３４に修正されたクロック信号を送るよう構成されている。また、トランスデューサヘッド８１８上に搭載されたライタは、プリント回路基板８３４からフレックスアセンブリ８３０を介して書込信号を受信し、ディスク８０８または他の媒体にデータを伝達するよう構成されている。別の実現化例では、書込ドライバがトランスデューサヘッド８１８上に搭載されており、プリント回路基板８３４からフレックスアセンブリ８３０を介して出力データビットを受信するよう構成されている。書込ドライバは次に、ライタに送られる書込信号を生成し、ライタは次に出力データビットをディスク８０８に伝達する。
【００６２】
上述の明細書および例は、ビットパターン媒体のための波形ベースのビット検出に使用され得る装置の例示的な実現化例の構造の完全な説明を提供している。装置のさまざまな実現化例が、ある度合いの特殊性で、または１つ以上の個々の実現化例を参照して上述されたが、当業者であれば、ここに開示された技術の精神または範囲から逸脱することなく、開示された実現化例に多数の変更を加えることができるであろう。上述の説明に含まれ、添付図面に示されたあらゆる事項は、特定の実現化例の単なる例示であり、限定的なものではないとして解釈されるべきであるということが意図される。上述の実現化例および他の実現化例は、特許請求の範囲内にある。
【符号の説明】
【００６３】
１０８、２０８、３０８、４０８：媒体、１２０、２２０、３２０、４２０、５２０、６２０、８１８：トランスデューサヘッド、１２８、２２８：オンヘッドマイクロ電子機器、３２２、４２２：ビット位置、５６８、６６８：オフヘッド電子機器、５７２、６７２：修正されたクロック信号、５７４、６７４：ビット検出基準信号、８０８：ディスク。
【図２】
2011076705.tif 000003
【図３】
2011076705.tif 000004
【図４】
2011076705.tif 000005
【図５】
2011076705.tif 000006
【図６】
2011076705.tif 000007
【図７】
2011076705.tif 000008
【図８】
2011076705.tif 000009
【図１】
2011076705.tif 000010
【手続補正書】
【提出日】平成22年12月17日(2010.12.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
記憶媒体上のビット位置に対応する基準信号を検出するよう構成されたオンヘッドビット検出器と、
クロック信号をビット検出基準信号と同期させて、ビット位置と同期した修正されたクロック信号を生成するよう構成されたオンヘッド制御システム回路と、
オフヘッド電子機器から受信したデータを記憶媒体上のビット位置に記録するよう構成されたオンヘッドライタとを含む、トランスデューサヘッド。
【請求項２】
修正されたクロック信号にデータを組込む書込信号を生成し、書込信号をオンヘッドライタに送るよう構成されたオンヘッド書込ドライバをさらに含む、請求項１に記載のトランスデューサヘッド。
【請求項３】
制御システム回路は位相ロックループ回路を含む、請求項１に記載のトランスデューサヘッド。
【請求項４】
オンヘッドビット検出器は波形センサを含む、請求項１に記載のトランスデューサヘッド。
【請求項５】
オンヘッドビット検出器はスピン角運動量センサを含む、請求項１に記載のトランスデューサヘッド。
【請求項６】
オンヘッドビット検出器はトンネル電流センサを含む、請求項１に記載のトランスデューサヘッド。
【請求項７】
トランスデューサヘッドの製造中、オンヘッドビット検出器、オンヘッド制御システム回路、およびオンヘッドライタのうちの１つ以上が、トランスデューサヘッド上の場所に作製される、請求項１に記載のトランスデューサヘッド。
【請求項８】
修正されたクロック信号は、ローパスフィルタにビット検出基準信号を通すことによって生成されて、ＤＣバイアスを生成し、ＤＣバイアスは高周波発振器に印加されてクロック信号の周波数および位相を変更する、請求項１に記載のトランスデューサヘッド。
【請求項９】
前記トランスデューサヘッドはさらに、オフヘッド電子機器からのデジタルデータをアナログデータ信号に変換するよう構成されたデータバッファを含み、
オンヘッド書込ドライバはさらに、データバッファからアナログデータ信号を受信し、アナログデータ信号を書込信号に組込むよう構成されている、請求項２に記載のトランスデューサヘッド。
【請求項１０】
記憶媒体上のビット位置に対応する基準信号を検出するよう構成されたオンヘッドビット検出器と、
ビット検出基準信号に基づいて、オフヘッド電子機器から受信したデータを記憶媒体上のビット位置と同期させる書込信号を生成するよう構成されたオンヘッド書込ドライバと、
オンヘッド書込ドライバから書込信号を受信し、記憶媒体上のビット位置にデータを記録するよう構成されたオンヘッドライタとを含む、トランスデューサヘッド。
【外国語明細書】
2011076705000001.pdf