(57)【要約】【課題】インバータ装置の出力電流を検出する電流検出器を用いることなくデッドタイムに起因する平均出力電圧の誤差を補正することができる電圧形インバータのゲート電圧制御装置を提供する。【解決手段】ダイオードが逆並列に接続されたスイッチング素子Ｑ１〜Ｑ６を直列に接続した構成を有する電圧形インバータのゲート電圧制御装置であって、前記スイッチング素子は、主電流に相関を有する小検出電流を出力する電流検出端子Ｅｓを有し、前記電流検出端子Ｅｓに流れる電流を検出する電流検出部２９と、前記スイッチング素子のゲートに印加するゲート電圧を制御するゲート電圧制御部６Ｈ，６Ｌと、前記スイッチング素子へのゲート電圧印加時に前記電流検出部で電流を検出しているか否かに応じて次回のスイッチング周期における前記ゲート電圧制御部のゲート電圧のパルス幅を変更するゲート電圧補正部１２とを備えている。【選択図】図１
2011193543.tif 000002
【特許請求の範囲】
【請求項１】
ダイオードが逆並列に接続されたスイッチング素子を直列に接続した構成を有する電圧形インバータのゲート電圧制御装置であって、
前記スイッチング素子は、主電流に相関を有する小検出電流を出力する電流検出端子を有し、
前記電流検出端子に流れる電流を検出する電流検出部と、
前記スイッチング素子のゲートに印加するゲート電圧を制御するゲート電圧制御部と、
前記スイッチング素子へのゲート電圧印加時に前記電流検出部で電流を検出しているか否かに応じて次回のスイッチング周期における前記ゲート電圧制御部のゲート電圧のパルス幅を変更するゲート電圧補正部とを備えていることを特徴とする電圧形インバータのゲート電圧制御装置。
【請求項２】
前記ゲート電圧補正部は、前記スイッチング素子へのゲート電圧印加時に前記電流検出部で電流を検出しているときに、次回のスイッチング周期に、前記ゲート電圧のパルス幅を所定時間長くし、前記電流検出部で電流を検出していないときに、次回のスイッチング周期に前記ゲート電圧のパルス幅を所定時間短くする補正を行うことを特徴とする請求項１に記載の電圧形インバータのゲート電圧制御装置。
【請求項３】
前記スイッチング素子は、少なくとも絶縁ゲートバイポーラトランジスタ、電界効果トランジスタ、静電誘導トランジスタの何れかで構成される電圧形半導体スイッチング素子で構成されていることを特徴とする請求項１又は２に記載の電圧形インバータのゲート電圧制御装置。
【請求項４】
ダイオードが逆並列に接続されたスイッチング素子を直列に接続した構成を有する電圧形インバータのゲート電圧制御方法であって、
前記スイッチング素子に、主電流に相関を有する検出電流を出力する電流検出端子を設け、
前記電流検出端子に流れる電流を検出し、前記スイッチング素子のゲートに対するゲート電圧の印加時に、前記電流検出端子に電流が流れている場合に、次回のスイッチング周期で前記ゲート電圧のパルス幅を所定時間分長くし、前記電流検出端子に電流が流れていない場合に、次回のスイッチング周期で前記ゲート電圧のパルス幅を所定時間分短くする補償を行って、デッドタイムに起因する平均出力電圧の誤差を補正することを特徴とする電圧形インバータのゲート電圧制御方法。
【請求項５】
ダイオードが逆並列に接続されたスイッチング素子を直列に接続した構成を有するインバータ回路と、該インバータ回路を駆動するゲート制御機能、保護機能を有するドライバ回路とを１つのモジュールに内蔵したインテリジェントパワーモジュールであって、
前記ドライバ回路は前記請求項１乃至３の何れか１項に記載のゲート電圧制御装置を備えていることを特徴とするインテリジェントパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードが逆並列に接続されたスイッチング素子を直列に接続した構成を有し、前記スイッチング素子は、主電流に相関を有する検出電流を出力する電流検出端子を有する電圧形インバータのゲート電圧制御装置、ゲート電圧制御方法及び電圧形インバータを用いたインテリジェントパワーモジュールに関する。
【背景技術】
【０００２】
インバータ装置やサーボアンプなどの電力変換回路には、スイッチング素子で構成されたスイッチングアームを含む回路とスイッチングアームを駆動した保護したりするゲート駆動回路及び保護回路とを一つのモジュールに内蔵した所謂インテリジェントパワーモジュール（ＩＰＭ）がしばしば使用される。
このインテリジェントパワーモジュールを使用することにより、ゲート駆動回路の設計が不要なため、インバータ装置への適用が容易であるとともに、保護回路が内蔵されているため信頼性が高いなどのメリットを有している。
【０００３】
このようなインテリジェントパワーモジュールを適用したインバータ装置としては、図４に示す構成を有するものが知られている。なお、図４ではインバータ回路の１相分の駆動制御回路が示されている。
すなわち、図４に示すインバータ回路は、制御指令を出力する制御回路１００と、この制御回路１００から出力される指令値がフォトカプラ１０１を介して入力されるインテリジェントパワーモジュール１０２と、このインテリジェントパワーモジュール１０２から出力される３相出力電流によって駆動される電動モータ１０３とを備えている。
【０００４】
制御回路１００は、３相電圧指令値のうちの１相分の電圧指令値に後述する電圧補正回路１０４で算出した電圧補正値を加算器１１１で加算し、この加算器１１１の出力をパルス幅変調（ＰＷＭ）回路１１２でパルス幅変調し、このパルス幅変調回路１１２から出力されるパルス幅変調信号と論理反転回路１１３で論理反転された反転パルス幅変調信号とをデッドタイム生成回路１１４に供給して所定のオン遅延を与える。このデッドタイム生成回路１１４は、オン遅延回路１１５ａ及び１１５ｂでパルス幅変調信号がオフ状態からオン状態に状態変化する際に所定のオン遅延時間だけ遅延させるようにしてデッドタイムを生成したハイサイド信号ＨＳ及びローサイド信号ＬＳとを出力するようにしている。
【０００５】
デッドタイム生成回路１１４から出力されるハイサイド信号ＨＳ及びローサイド信号ＬＳがそれぞれフォトカプラ１０１を介してインテリジェントパワーモジュール１０２に供給される。このインテリジェントパワーモジュール１０２は、ドライブＩＣ１２１Ｈ及び１２１Ｌと、電動モータ１０３を駆動するインバータ回路１２２とで構成されている。
ドライブＩＣ１２１Ｈは、ハイサイド信号ＨＳが入力され、このハイサイド信号ＨＳが常閉スイッチ回路１２３を介してゲート駆動回路１２４に供給され、このゲート駆動回路１２４からインバータ回路１２２にゲート駆動信号が出力される。また、ドライブＩＣ１２１Ｈはインバータ回路１２２のスイッチング素子を流れる電流を検出する電流検出回路１２５を有し、この電流検出回路１２５で検出した検出電流が過電流保護回路１２６に供給され、この過電流保護回路１２６で検出電流が過電流閾値以上となったときに常閉スイッチ回路１２３を開放させる。
【０００６】
ドライブＩＣ１２１Ｌも上記ドライブＩＣ１２１Ｈと同様の構成を有し、対応部分には同一符号を付し、その詳細説明はこれを省略する。
インバータ回路１２２は、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）で構成される６個のスイッチング素子Ｑ１〜Ｑ６を有し、各スイッチング素子Ｑ１〜Ｑ６のそれぞれは図４内に拡大図示するようにエミッタを分割して主エミッタ端子Ｅｍ及びセンスエミッタ端子Ｅｓが構成されており、センスエミッタ端子Ｅｓから主エミッタ端子Ｅｍを流れる主電流に相関する小電流のセンス電流が出力される。そして、スイッチング素子Ｑ１〜Ｑ６のコレクタ端子及び主エミッタ端子Ｅｍ間にフライホイールダイオードＤ１〜Ｄ６が逆方向接続されている。
【０００７】
そして、スイッチング素子Ｑ１〜Ｑ６がそれぞれ２個ずつ直列に接続された３個のスイッチングアームＳＡ１〜ＳＡ３が形成され、各スイッチングアームＳＡ１〜ＳＡ３は直流電力が供給される正極側ラインＬｐ及び負極側ラインＬｎ間に接続され、各スイッチングアームＳＡ１〜ＳＡ３のスイッチング素子Ｑ１及びＱ２、Ｑ３及びＱ４並びにＱ５及びＱ６の接続点から出力される３相交流電流が電動モータ１０３に出力される。また、正極側ラインＬｐ及びＬｎ間に直流コンデンサＣ１及びＣ２が接続されている。
【０００８】
さらに、各スイッチング素子Ｑ１〜Ｑ６のセンスエミッタ端子Ｅｓと主エミッタ端子Ｅｍ間には電流検出用抵抗Ｒが接続され、この電流検出用抵抗Ｒの端子電圧が前述したドライブＩＣ１２１Ｈ及び１２１Ｌの電流検出回路１２５に供給されている。
そして、インバータ回路１２２から出力されるモータ駆動電流が電流検出器１３０で検出されて制御回路１００の電圧補正回路１０４に供給され、この電圧補正回路１０４で、デッドタイムに起因する平均出力電圧の誤差を補正するようにしている。
【０００９】
このデッドタイムに起因する平均出力電圧の誤差について、図５及び図６を用いて以下に説明する。
今、インバータ回路１２２の１つのスイッチングアーム、例えばＳＡ１について、図５（ａ）に示すように、スイッチング素子Ｑ１及びＱ２の接続点が、当該接続点から電動モータ１０３側に出力電流Ｉｏｕｔが流れている３相電流の正極側となっているものとする。
この状態で、時点ｔ１で図５（ｂ）に示すように、ドライブＩＣ１２１Ｈから出力される上アームのゲート駆動信号がオン状態となる。このとき、ドライブＩＣ１２１Ｌから出力される下アームのゲート駆動信号はオフ状態を維持している。
【００１０】
上アームのゲート駆動信号がオン状態となることにより、インバータ回路１２２のハイサイド側のスイッチング素子Ｑ１がオン状態に移行し、そのコレクタ及びエミッタを流れるコレクタ電流Ｉｃが図５（ｃ）で破線図示のように立ち上がり、時点ｔ１より僅かに遅れた時点ｔ２で所定値に達する。これに応じてスイッチング素子Ｑ１のコレクタ−エミッタ間電圧Ｖｃｅは、図５（ｄ）で実線図示のように所定電圧から零まで低下する。
【００１１】
このとき、ローサイド側のスイッチング素子Ｑ２はオフ状態を維持しており、コレクタ及びエミッタ間を流れるコレクタ電流Ｉｃは図５（ｆ）で破線図示のように零を維持するとともに、スイッチング素子Ｑ１のオンに伴いダイオードＤ２に逆方向電圧が印加されるのでダイオードＤ２を流れるフォワード電流Ｉｆは図５（ｇ）に示すように零となるが、コレクタ−エミッタ間電圧Ｖｃｅは、図５（ｆ）で実線図示のように所定電圧まで立ち上がる。
【００１２】
このため、スイッチングアームＳＡ１の出力電圧は、図５（ａ）に示す直流コンデンサＣ１の両端電圧である直流電圧Ｅｄの１／２となるＥｄ／２となる。
その後、時点ｔ３で上アームのゲート駆動信号が図５（ｂ）で破線図示のようにオフ状態に反転すると、これに応じてスイッチング素子Ｑ１がオフ状態となるため、スイッチング素子Ｑ１のコレクタ電流Ｉｃが零まで減少し、これに応じてコレクタ−エミッタ間電圧Ｖｃｅが図５（ｂ）で実線図示のように所定値まで上昇する。
【００１３】
このとき、下アームのゲート駆動信号は、デッドタイムＴｄを生成するために、オン遅延されているので、オフ状態を継続する。しかしながら、スイッチング素子Ｑ１のオフに伴い逆方向電圧が解除されてダイオードＤ２が出力電流Ｉｏｕｔに対して順方向となるので、このダイオードＤ２を通じて電流Ｉｆが図５（ｇ）に示すように流れる始め、これによって、スイッチング素子Ｑ２のコレクタ−エミッタ間電圧Ｖｃｅが図５（ｆ）に示すように、零まで低下する。
この状態では、ダイオードＤ２が直流コンデンサＣ２に接続されているので、スイッチングアームＳＡ１の出力電圧は−Ｅｄ／２に低下する。
【００１４】
その後、時点ｔ４でデッドタイムＴｄが経過して下アームのゲート駆動信号がオン状態に反転すると、スイッチング素子Ｑ２がオン状態となるが、出力電流Ｉｏｕｔの流れる方向がスイッチ素子Ｑ２に流すことができる電流の方向と逆なので、出力電流ＩｏｕｔはダイオードＤ２を流れ続け、スイッチング素子Ｑ２に流れる電流は零のままである。
その後、時点ｔ５で下アームのゲート駆動信号がオフ状態となるので、スイッチング素子Ｑ２がオフ状態となるが、電流ＩｆはダイオードＤ２を通じて流れ続ける。そして、所定のデッドタイムＴｄが経過すると、上アームのゲート駆動信号がオン状態に反転されるので、スイッチング素子Ｑ１がオン状態となって、コレクタ電流Ｉｃが流れて出力電流Ｉｏｕｔとなり、出力電圧はＥｄ／２に復帰する。
【００１５】
これに対して、図６（ａ）に示すように、電動モータ１０３側からスイッチングアームＳＡ１に電流が流れる状態では、詳細説明はこれを省略するが、デッドタイムＴｄの間は上記とは逆にハイサイドのスイッチング素子Ｑ１と逆並列に接続されたダイオードＤ１を通じて電流が流れることになり、この間は出力電圧ＶｏｕｔがＥｄ／２に維持される。
したがって、スイッチングアームＳＡ１と電動モータ１０３との間の電流の方向に応じて出力電圧ＶｏｕｔのＥｄ／２に維持される時間が変動することになり、デッドタイムに起因する平均出力電圧の誤差が生じる。
【００１６】
このため、デッドタイムに起因する平均出力電圧の誤差を補正するために、インバータ回路１２２から電動モータ１０３に出力されるモータ駆動電流を電流検出器１３０で検出し、この検出電流を電圧補正回路１０４に供給することでデッドタイムに起因する平均出力電圧の誤差分を補正する補正電圧を発生し、これを電圧指令値に加算するようにしている。
このように、デッドタイムに起因する平均出力電圧の誤差を補正するために、モータ駆動電流を検出し、電圧指令値を補正する構成としては下記に記載した従来例が知られている。
【００１７】
すなわち、例えばＡＣモータ駆動回路において、ＰＷＭインバータに対する指令電圧Ｖ＊〔Ｔ１〕の演算後、次期サンプリング区間でのＰＷＭインバータから出力される検出電流Ｉｆｂ〔Ｔ２〕の情報が得られるまでデッドタイム補償電圧の演算を行わず待機し、次期サンプリング区間での検出電流の検出の完了判断を行う次期検出電流判断手段と次期サンプリング区間での検出電流Ｉｆｂ〔Ｔ２〕から電流極性の判断を行う電流極性判断手段を含むとともに、デットタイム補償電圧Ｖｃｏｍｐ〔Ｔ２〕を出力するデッドタイム補償手段を設け、電圧加算手段で指令電圧演算手段から計算された指令電圧Ｖ＊〔Ｔ２〕にデッドタイム補償電圧Ｖｃｏｍｐを加えて最終指令電圧Ｖｆ＊を演算するようにした構成が知られている（特許文献１参照）。
【００１８】
また、インバータ出力電流を検出し、基本波周波数付近の成分をフィルタにより抽出し、電流リプル成分の影響を排除して正確な補償を行うとともに、フィルタをバンドパスフィルタとして、この中心周波数を調節することにより、電流検出値や制御遅れ時間に相当する位相補正を簡単に行うようした電圧形インバータのデッドタイム補償方法も提案されている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００４−１５８５６号公報
【特許文献２】特開２００９−７７４８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、上記特許文献１及び特許文献２に記載された従来例にあっては、インバータから負荷に供給される出力電流を検出してデッドタイムに起因する平均出力電圧の誤差を補償する補正電圧を形成するようにしているので、インバータの出力電流を検出する電流検出器が必要であり、この電流検出器としてホール素子を使用した電流センサを使用して検出する方法や、電流検出抵抗としてのシャント抵抗を接続してその両端電圧を絶縁アンプを介して検出する方法などがあるが、電流センサや絶縁アンプは比較的高価であり、インバータ装置のコストアップの要因になっているという未解決の課題がある。
そこで、本発明は、上記従来例の未解決の課題に着目してなされたものであり、インバータ装置の出力電流を検出する電流検出器を用いることなくデッドタイムに起因する平均出力電圧の誤差を補正することができる電圧形インバータのゲート電圧制御装置及びゲート電圧制御方法を提供することを目的としている。
【課題を解決するための手段】
【００２１】
上記目的を達成するために、第１の発明に係る電圧形インバータのゲート電圧制御装置は、ダイオードが逆並列に接続されたスイッチング素子を直列に接続した構成を有する電圧形インバータのゲート電圧制御装置であって、前記スイッチング素子は、主電流に相関を有する小検出電流を出力する電流検出端子を有し、前記電流検出端子に流れる電流を検出する電流検出部と、前記スイッチング素子のゲートに印加するゲート電圧を制御するゲート電圧制御部と、前記スイッチング素子へのゲート電圧印加時に前記電流検出部で電流を検出しているか否かに応じて次回のスイッチング周期における前記ゲート電圧制御部のゲート電圧のパルス幅を変更するゲート電圧補正部とを備えていることを特徴としている。
【００２２】
この構成によると、電圧形インバータを構成するスイッチング素子に主電流に対して相関を有する小検出電流を出力する電流出力端子に流れる電流を電流検出部で検出し、ゲート電圧制御部でスイッチング素子のゲートにゲート電圧を印加したときに、電流検出部で電流を検出しているか否かを判定することにより、逆並列に接続したダイオードを通じて電流が流れているか否かを判断することができ、この判断結果に基づいてデッドタイムの開始タイミングを変更して、平均出力電圧の誤差を補正する。
【００２３】
また、第２の発明に係る電圧形インバータのゲート電圧制御装置は、前記ゲート電圧補正部は、前記スイッチング素子へのゲート電圧印加時に前記電流検出部で電流を検出しているときに、次回のスイッチング周期に、前記ゲート電圧のパルス幅を所定時間長くし、前記電流検出部で電流を検出していないときに、次回のスイッチング周期に前記ゲート電圧のパルス幅を所定時間短くする補正を行うことを特徴としている。
【００２４】
この構成によると、スイッチング素子にゲート電圧を印加したときにスイッチング素子に電流が流れているときには、デッドタイム時にダイオードを通じて電流が流れないものと判断して、ゲート電圧のオフタイミングを所定時間遅延させてパルス幅を長くし、逆にゲート駆動電圧の印加時にスイッチング素子に電流が流れていないときには、デッドタイム中にダイオードを通じて電流が流れているものと判断してゲート電圧のオンタイミングを所定時間遅延させてパルス幅を短くすることにより、デッドタイムに起因する平均出力電圧の誤差を補正する。
【００２５】
また、第３の発明に係る電圧形インバータのゲート電圧制御装置は、前記スイッチング素子が、少なくとも絶縁ゲートバイポーラトランジスタ、電界効果トランジスタ、静電誘導トランジスタの何れかで構成される電圧形半導体スイッチング素子で構成されていることを特徴としている。
この構成によると、電圧形半導体スイッチング素子で電流出力側を分割して電流検出端子を設けることができる。
【００２６】
また、第４の発明に係る電圧形インバータのゲート電圧制御方法は、ダイオードが逆並列に接続されたスイッチング素子を直列に接続した構成を有する電圧形インバータのゲート電圧制御方法であって、前記スイッチング素子に、主電流に相関を有する検出電流を出力する電流検出端子を設け、前記電流検出端子に流れる電流を検出し、前記スイッチング素子のゲートに対するゲート電圧の印加時に、前記電流検出端子に電流が流れている場合に、次回のスイッチング周期で前記ゲート電圧のパルス幅を所定時間分長くし、前記電流検出端子に電流が流れていない場合に、次回のスイッチング周期で前記ゲート電圧のパルス幅を所定時間分短くする補償を行って、デッドタイムに起因する平均出力電圧の誤差を補正することを特徴としている。
【００２７】
この構成によると、スイッチング素子にゲート電圧を印加したときにスイッチング素子に電流が流れているときには、デッドタイム時にダイオードを通じて電流が流れないものと判断して、ゲート電圧のオフタイミングを所定時間遅延させてパルス幅を長くし、逆にゲート駆動電圧の印加時にスイッチング素子に電流が流れていないときには、デッドタイム中にダイオードを通じて電流が流れているものと判断してゲート電圧のオンタイミングを所定時間遅延させてパルス幅を短くすることにより、デッドタイムに起因する平均出力電圧の誤差を補正することができる。
【００２８】
また、第５の発明に係るインテリジェントパワーモジュールは、ダイオードが逆並列に接続されたスイッチング素子を直列に接続した構成を有するインバータ回路と、該インバータ回路を駆動するゲート制御機能、保護機能を有するドライバ回路とを１つのモジュールに内蔵したインテリジェントパワーモジュールであって、前記ドライバ回路は前記第１〜第３の発明の何れか１つに記載のゲート電圧制御装置を備えていることを特徴としている。
この構成によれば、インテリジェントパワーモジュールにおいて、簡易な構成のゲート電圧制御装置を備えたドライバ回路を提供することができる。
【発明の効果】
【００２９】
本発明によれば、インバータ回路を構成するスイッチング素子に電流検出端子を設け、ゲート電圧制御装置で、スイッチング素子の電流検出端子の電流方向を検出することにより、デッドタイムを形成するゲート電圧のパルス幅を変更して、所定のデッドタイムを確保しながらデッドタイムに起因する平均出力電圧の誤差を補正することができ、インバータ回路の出力電流を検出する電流センサや絶縁アンプ等を設ける必要がなく、安価な電圧形インバータを構成することができる。
また、上記ゲート電圧制御装置をドライバ回路に適用してインテリジェントパワーモジュールを構成するので、安価なインテリジェントパワーモジュールを提供することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態を示す電圧形インバータのブロック図である。
【図２】図１のサンプリングトリガ発生回路及びサンプリング回路の具体的構成を示すブロック図である。
【図３】図１の電圧形インバータの動作の説明に供するタイムチャートである。
【図４】従来例の電圧形インバータを示すブロック図である。
【図５】従来例の電圧形インバータにおける上アームに電流が流れる場合の動作説明図である。
【図６】従来例の電圧形インバータにおけるしたアームに電流が流れる場合の動作説明図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は本発明のゲート電圧制御装置を有するインテリジェントパワーモジュールを備えた電圧形インバータの一例を示すブロック図である。この図１でも、３相のインバータ回路のうちの１相分の回路構成を示しているが、他の２相の回路構成も同様である。図中、１は制御回路であって、電圧指令値が入力されたパルス幅変調（ＰＷＭ）回路２を備えており、このパルス幅変調回路２から出力されるパルス幅変調信号がハイサイド用信号ＨＳとして直接フォトカプラ４Ｈを介してインテリジェントパワーモジュール（ＩＰＭ、以下単にＩＰＭと称す）５に出力されるとともに、論理反転（ＮＯＴ）回路３を介してローサイド用信号ＨＬとしてフォトカプラ４Ｌを介してＩＰＭ５に出力される。
【００３２】
ＩＰＭ５は、ゲート電圧制御部としてのハイサイド用ドライブＩＣ６Ｈと、ゲート電圧制御部としてのローサイド用ドライブＩＣ６Ｌと、インバータ回路７とを備えており、インバータ回路７から出力される３相モータ駆動電流が３相モータ８に出力される。
ドライブＩＣ６Ｈは、フォトカプラ４Ｈから入力される信号ＳＨに対しデッドタイムを設けた所定のゲート電圧を有するゲート駆動信号を形成するデッドタイム生成回路１１と、このデッドタイム生成回路１１から出力されるゲート駆動信号に対してデッドタイムに起因する平均出力電圧の誤差を補償したゲート駆動パルス信号を形成するゲート電圧補正部としての補償パルス形成回路１２と、この補償パルス形成回路１２から出力される補償ゲート駆動信号ＧＨｃが常閉スイッチ回路１３を介して入力されるゲート駆動回路１４とを備えている。
【００３３】
デッドタイム生成回路１１は、前述した従来例と同様に入力される信号ＳＨのオン状態となる立ち上がりタイミングをデッドタイムＴｄ分遅らせるオン遅延回路２１を備えており、このオン遅延回路２１から出力されるゲート駆動信号ＧＨが補償パルス形成回路１２に供給される。また、フォトカプラ４Ｈからオン遅延回路２１に入力される信号ＳＨがサンプリングトリガ発生回路２２に供給されて、トリガ信号ＳＴとして後述するサンプリング回路に供給される。
【００３４】
補償パルス形成回路１２は、入力されるゲート駆動信号ＧＨに対してオン状態への移行を所定補償時間Ｔｃ分遅延させるオン遅延回路２５と、入力されるゲート駆動信号ＧＨに対してオフ状態への移行を所定補償時間Ｔｃ分遅延させるオフ遅延回路２６と、これらオン遅延回路２５及びオフ遅延回路２６の遅延出力を選択して補償ゲート駆動信号ＧＨｃとして出力するマルチプレクサ２７と、マルチプレクサ２７の選択動作を制御するサンプリング回路２８とを備えている。
【００３５】
ここで、サンプリング回路２８は、図２に示すように、インバータ回路７を構成するスイッチングアームＳＡ１におけるハイサイド側のスイッチング素子Ｑ１の電流検出端子Ｅｓから出力される電流を検出する、例えばボルテージフォロワなどの増幅器で構成される、電流検出回路２９から検出電流に対応した電流検出電圧Ｖｄが入力されるとともに、前述したデッドタイム生成回路１１のサンプリングトリガ発生回路２２からトリガ信号ＳＴが入力されている。
【００３６】
そして、サンプリング回路２８は、電流検出回路２９から入力される電流検出電圧Ｖｄがコンパレータ３０の一端に入力され、このコンパレータ３０の他端に参照電圧Ｖｒが入力され、このコンパレータ３０から電流検出電圧Ｖｄが参照電圧Ｖｒ以上となったときに論理値“１”となる比較信号Ｓｃが出力され、この比較信号ＳｃがＤ型フリップフロップ回路３１のＤ入力端子に供給される。
このＤ型フリップフロップ回路３１のクロック端子ＣＬＫには、サンプリングトリガ発生回路２２から出力されるトリガ信号ＳＴが論理反転（ＮＯＴ）回路３２を介して入力され、論理反転回路３２の出力パルスの立ち上がりで比較信号Ｓｃをラッチする。
【００３７】
また、Ｄ型フリップフロップ回路３１の肯定出力端子Ｑには次段のＤ型フリップフロップ回路３３の入力端子Ｄが接続され、このＤ型フリップフロップ回路３３のクロック端子ＣＬＫにはサンプリングトリガ発生回路２２から出力されるトリガ信号ＳＴがそのまま供給されている。このＤ型フリップフロップ回路３３の肯定出力端子Ｑから出力される出力信号が選択信号ＳＳとしてマルチプレクサ２７に入力されている。
【００３８】
マルチプレクサ２７は、サンプリング回路２８から入力される選択信号ＳＳが論理値“０”であるときすなわちスイッチング素子Ｑ１に電流が流れないときにはオン遅延回路２５の出力信号を選択してパルス幅を短くした補償ゲート駆動信号ＧＨｃとして出力し、選択信号ＳＳが論理値“１”であるときにすなわちスイッチング素子Ｑ１に電流が流れるときにはオフ遅延回路２６の出力信号を選択してパルス幅を長くした補償ゲート駆動信号ＧＨｃとして出力する。
また、電流検出回路２９で検出した電流検出電圧Ｖｄは、過電流保護回路３５に供給され、この過電流保護回路３５では、電流検出電圧Ｖｄが過電流状態を表す所定閾値電圧以上となったときに常閉スイッチ回路１３を開放状態に制御して、スイッチング素子Ｑ１へのゲート電圧の印加を停止させる。
【００３９】
また、インバータ回路７は、例えば電流センス付き絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）で構成される６個のスイッチング素子Ｑ１〜Ｑ６をそれぞれ２個ずつ直列に接続したスイッチングアームＳＡ１〜ＳＡ３が外部の直流電源から直流電力が入力された正極ラインＬｐ及び負極ラインＬｎ間に並列に接続された構成を有する。また、各スイッチング素子Ｑ１〜Ｑ６のそれぞれは、エミッタが２つに分割されて、主電流を流す主エミッタ端子Ｅｍと主エミッタ端子Ｅｍに流れる電流に相関を有する小電流が流れる電流検出端子となるセンスエミッタ端子Ｅｓとで構成されている。また、各スイッチング素子Ｑ１〜Ｑ６のそれぞれにはそれらのコレクタ端子と主エミッタ端子Ｅｍ間にフライホイールダイオードＤ１〜Ｄ６が逆並列に接続されている。
【００４０】
そして、各スイッチングアームＳＡ１〜ＳＡ３のスイッチング素子Ｑ１及びＱ２、Ｑ３及びＱ４並びにＱ５及びＱ６の接続点から出力される３相交流駆動電流が負荷としての３相モータ８に出力される。
また、正極ラインＬｐ及び負極ラインＬｎ間には直流コンデンサＣ１及びＣ２が直列に接続され、それらの接続点がスイッチング素子Ｑ１及びＱ２の接続点に接続されている。
さらに、各スイッチング素子Ｑ１〜Ｑ６のセンスエミッタ端子Ｅｓ及びに主エミッタ端子Ｅｍ間に電流検出用抵抗Ｒが接続され、この電流検出用抵抗Ｒの両端の端子電圧がハイサイドドライブＩＣ６Ｈ及びローサイドドライブＩＣ６Ｌの電流検出回路２９に供給されている。
【００４１】
次に、上記実施形態の動作を、図３により説明する。
今、前述した図５と同様に、スイッチングアームＳＡ１のスイッチング素子Ｑ１及びＱ２の接続点から３相モータに出力電流Ｉｏｕｔが供給されているものとする。
この状態では、前述したようにローサイドアームとなるスイッチング素子Ｑ２と逆並列に接続されたフライホイールダイオードＤ２にダイオード電流Ｉｆがデッドタイムにも流れることにより、図５（ｈ）に示すように出力電圧ＶｏｕｔがＥｄ／２となる時間が所望する時間より短くなり、平均出力電圧に誤差が生じることになる。
【００４２】
しかしながら、上記実施形態では、フォトカプラ４Ｈからデッドタイム生成回路１１のオン遅延回路２１に入力される信号ＳＨと同じ論理値を与える信号がサンプリングトリガ発生回路２２からトリガ信号ＳＴとしてサンプリング回路２８に供給される。この場合、サンプリングトリガ発生回路２２は、入力信号ＳＨが入力されるボルテージフォロワ回路，非反転増幅回路または単なる結線などで実現される。
【００４３】
このサンプリング回路２８では、インバータ回路７のスイッチング素子Ｑ１のセンスエミッタ端子Ｅｓを流れる電流が電流検出回路２９で電流検出電圧Ｖｄとして検出され、この電流検出電圧Ｖｄがコンパレータ３０に供給されて参照電圧Ｖｒと比較される。このとき、前述した図５（ａ）に示すように電流経路が形成されていて、時点ｔ１１では制御回路１から出力されるハイサイド信号ＨＳが図３（ａ）に示す信号ＳＨと同様にオン状態を維持している。これに応じて、ハイサイドドライブＩＣ６Ｈのゲート駆動回路１４に入力される補償ゲート駆動信号ＧＨｃが、図３（ｃ）に示すように時点ｔ１１でオン状態を維持しており、これによってハイサイドのスイッチング素子Ｑ１がオン状態となっている。一方、時点ｔ１１では、ローサイドドライブＩＣ６Ｌのオン遅延回路２１から出力されるゲート駆動信号ＧＬが、図３（ｄ）に示すように、オフ状態を維持しており、これによってローサイドのスイッチング素子Ｑ２がオフ状態となっているものとする。
【００４４】
この状態では、スイッチング素子Ｑ１がオン状態であるので、このスイッチング素子Ｑ１のコレクタ端子及び主エミッタ端子Ｅｍを通じてコレクタ電流Ｉｃが流れて、これが出力電流Ｉｏｕｔとして電動モータ８に出力される。
このように、スイッチング素子Ｑ１の主エミッタ端子Ｅｍにコレクタ電流Ｉｃが流れているので、センスエミッタ端子Ｅｓにも主電流に相関する小電流が流れることになり、電流検出用抵抗Ｒの端子電圧が正電位となる。この端子電圧が電流検出回路２９に供給されるので、この電流検出回路２９で増幅されて過電流保護回路３５及びサンプリング回路２８に供給される。このとき、電流検出回路２９から出力される電流検出電圧Ｖｄが過電流保護回路３５で設定された過電流閾値未満であるときには、過電流保護回路３５で常閉スイッチ回路１３を閉状態すなわちオン状態に維持する。
【００４５】
一方、サンプリング回路２８では、電流検出回路２９から出力される電流検出電圧Ｖｄが参照電圧Ｖｒ以上となることからコンパレータ３０の比較出力Ｓｃが論理値“１”となる。しかしながら、この時点ｔ１１ではサンプリングトリガ発生回路２２から出力されるトリガ信号ＳＴが論理値“１”を維持しているので、Ｄ型フリップフロップ３１では比較出力Ｓｃを取り込むことはなく、前回の状態を維持している。
【００４６】
その後、時点ｔ１２で制御回路１から出力されるハイサイド信号ＨＳが図３（ａ）に示す信号ＳＨと同様にオフ状態となると、ハイサイドドライブＩＣ６Ｈのオン遅延回路２１から出力されるゲート駆動信号ＧＨが、図３（ｂ）に示すように、オフ状態に反転するゲート駆動信号ＧＨが出力される。
この時点ｔ１２で、信号ＳＨがオフ状態に反転することにより、これがサンプリングトリガ発生回路２２からトリガ信号ＳＴとしてサンプリング回路２８に供給され、論理反転回路３２で論理反転されて論理値“１”となり、これがＤ型フリップフロップ３１のクロック端子に供給されるので、このＤ型フリップフロップ３１で論理値“１”の比較出力Ｓｃをラッチし、出力信号が論理値“１”となる。
【００４７】
その後、時点ｔ１３で、信号ＳＨがオン状態となり、オン遅延回路２１でデッドタイムＴｄだけ遅れた時点ｔ１４でゲート駆動信号ＧＨがオン状態となる。一方、サンプリングトリガ発生回路２２から出力されるトリガ信号ＳＴが信号ＳＨと同じく時点ｔ１３でオン状態に反転すると、これがＤ型フリップフロップ３３のクロック入力端子ＣＬＫに入力されるので、このＤ型フリップフロップ３３で前段のＤ型フリップフロップ３１の論理値“１”の肯定出力をラッチすることになり、肯定出力端子Ｑから出力される選択信号ＳＳが論理値“１”となる。
【００４８】
この選択信号ＳＳがマルチプレクサ２７に供給されるので、このマルチプレクタでオフ遅延回路２６が選択される。
このため、時点ｔ１５でデッドタイム生成回路１１のオン遅延回路２１から出力されるゲート駆動信号ＧＨがオフ状態となってもオフ遅延回路２６でオフ時間が所定オフ補償時間Ｔｃだけ遅延されるので、図３（ｃ）に示すようにオフ補償時間Ｔｃだけ遅延された時点ｔ１６でゲート駆動信号ＧＨｃがオフ状態となる。
このため、図３（ｇ）に示すように、出力電圧ＶｏｕｔがデッドタイムＴｄに入ってからオフ補償時間Ｔｃ経過した時点ｔ１６までＥｄ／２の電圧を維持することになる。
【００４９】
一方、ローサイドドライブＩＣでは、制御回路１から出力されるローサイド信号ＬＳが論理値“１”となって、スイッチング素子Ｑ２がオン状態となってもコレクタ及び主エミッタ間にコレクタ電流Ｉｃが流れないので、電流検出回路２９から出力される電流検出電圧Ｖｄはサンプリング回路２８の参照電圧Ｖｒより低い状態を維持することになる。このため、コンパレータ３０の比較出力Ｓｃが論理値“０”となり、これがＤ型フリップフロップ３１にラッチされた後、オン遅延回路２１からオン状態のゲート駆動信号が出力される時点で次のＤ型フリップフロップ３３にラッチされるので、この時点でＤ型フリップフロップ３３から論理値“０”の選択信号ＳＳが出力されることにより、マルチプレクサ２７でオン遅延回路２５が選択されて、オン状態への移行が遅延されたオン遅延回路２５の出力が補償ゲート駆動信号ＧＬｃとしてゲート駆動回路１４に出力される。このため、ローサイドのスイッチング素子Ｑ２は、時点ｔ１７から補償時間Ｔｃだけ遅延された時点ｔ１８でオン状態となる。このため、補償ゲート駆動信号ＧＨｃ及び補償ゲート駆動信号ＧＬｃ間で所定のデッドタイムＴｄを確保することがきてきる。
【００５０】
このため、ハイサイドドライブＩＣ６Ｈの補償ゲート駆動信号ＧＨｃが補償を行わない場合のゲート駆動信号ＧＨに対して補償時間Ｔｃ分だけパルス幅が長くなり、逆にローサイドドライブＩＣ６Ｌの補償ゲート駆動信号ＧＬｃが補償を行わない場合のゲート駆動信号ＧＬに対して補償時間Ｔｃ分だけパルス幅が短くなるので、スイッチングアームＳＡ１の出力電圧Ｖｏｕｔが、図３（ｇ）に示すように、前述した図５（ｈ）の出力電圧Ｖｏｕｔに比較してデッドタイムＴｄによる誤差分を補正する電圧波形となる。
【００５１】
同様に、図６（ａ）に示すように、スイッチングアームＳＡ１の出力電流Ｉｏｕｔが３相電動モータ８からスイッチングアームＳＡ１側に流れる場合には、上記とは逆に、ローサイドのスイッチング素子Ｑ２がオン状態となったときに、そのコレクタ端子−主エミッタ端子Ｅｍ間にコレクタ電流Ｉｃが流れることになり、このコレクタ電流ＩｃがローサイドドライブＩＣ６Ｌの電流検出回路２９で検出されることになる。このため、上記とは逆にローサイドドライブＩＣ６Ｌ側で、マルチプレクサ２７によってオフ遅延回路２６が選択され、ハイサイドドライブＩＣ６Ｈ側でマルチプレクサ２７によってオン遅延回路２５が選択されることになり、出力電圧Ｖｏｕｔがデッドタイムに起因する平均出力電圧の誤差を補償することができる。
なお、稀にスイッチング素子Ｑ１〜Ｑ６の電流検出端子の電流を検出した後の次回のスイッチング周期で、出力電流の方向が変化する場合が存在するが、この場合の頻度は数百回に一回程度と非常に少なく、スイッチング素子制御に影響を与えるものではない。
【００５２】
このように、上記実施形態によると、インバータ回路７を構成するスイッチング素子Ｑ１〜Ｑ６に、例えばエミッタを、主電流を流す主エミッタ端子Ｅｍと主電流に相関のある検出電流を出力するセンスエミッタ端子Ｅｓとに分割してセンスエミッタ端子Ｅｓを電流検出端子として設け、この電流検出端子の検出電流を電流検出回路２９で検出し、スイッチング素子Ｑ１〜Ｑ６にゲート電圧を印加したときに電流検出端子に電流が流れているかを判断し、電流が流れていると判断するときには、ゲート駆動信号のオフ状態への移行を所定時間遅らせるオフ遅延操作を行ってパルス幅を長くし、電流が流れていないと判断するときには、ゲート駆動信号のオン状態への移行を所定時間遅らせるオン遅延操作を行ってパルス幅を短くすることにより、ハイサイド及びローサイドのスイッチング素子で所定のデッドタイムを確保しながらデッドタイムに起因する平均出力電圧の誤差を補償するゲート駆動信号を形成することができる。
【００５３】
したがって、従来例のようにインバータ回路７の出力側に電流センサを設けたり、絶縁アンプを設けたりする必要がなく、安価で簡易な回路構成でデッドタイムに起因する平均出力電圧の誤差を補正することができる。このため、インテリジェントパワーモジュール５も安価で簡易な回路構成とすることができる。
なお、上記実施形態においては、スイッチング素子Ｑ１〜Ｑ６として絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を適用した場合について説明したが、これに限定されるものでなく、ＭＯＳ電界効果トランジスタや静電誘導トランジスタに電流検出端子を増設して使用することができる。
【００５４】
また、上記実施形態では、フォトカプラ４Ｈ，４Ｌからサンプリングトリガ発生回路２２のオン遅延回路２１に入力される信号ＳＨ，ＳＬと同じ論理値を与える信号をトリガ信号ＳＴとして使用する場合について説明したが、信号ＳＨを微分した微分波形で正方向の微分波形でＤ形フリップフロップ３３用のトリガ信号を形成し、負方向の微分波形でＤ形フリップフロップ３１のトリガ信号を形成するようにしてもよい。
【００５５】
また、上記実施形態では、電流検出回路２９としてボルテージフォロアの増幅回路を適用した場合について説明したが、これに限定されるものではなく、電流検出用抵抗Ｒの端子間電圧がある程度大きい場合には電流検出回路２９を単なる結線で構成することができる。
さらに、上記実施形態においては、インバータ回路７の負荷として電動モータを適用した場合について説明したが、これに限らず、他の負荷を適用するこができる。
【符号の説明】
【００５６】
１…制御回路、２…パルス幅変調回路、４Ｈ，４Ｌ…フォトカプラ、５…インテリジェントパワーモジュール（ＩＰＭ）、６Ｈ…ハイサイドドライブＩＣ，６Ｌ…ローサイドドライブＩＣ、７…インバータ回路、８…３相電動モータ、１１…デッドタイム生成回路、１２…補償パルス形成回路、１３…スイッチ回路、１４…ゲート駆動回路、２１…オン遅延回路、２２…サンプリングトリガ発生回路、２５…オン遅延回路、２６…オフ遅延回路、２７…マルチプレクサ、２８…サンプリング回路、２９…電流検出回路、３５…過電流保護回路、Ｃ１，Ｃ２…直流コンデンサ、Ｄ１〜Ｄ６…ダイオード、Ｑ１〜Ｑ６…スイッチング素子、Ｅｍ…主エミッタ端子、Ｅｓ…電流検出端子もしくはセンスエミッタ端子、Ｒ…電流検出用抵抗
【図１】
2011193543.tif 000003
【図２】
2011193543.tif 000004
【図３】
2011193543.tif 000005
【図４】
2011193543.tif 000006
【図５】
2011193543.tif 000007
【図６】
2011193543.tif 000008