(57)【要約】【課題】さまざまな信号のノイズ状態に対応可能とし、回路規模の縮小を実現するディジタル・ノイズフィルタの提供。【解決手段】前状態取込み間隔設定値で時間間隔を調整でき、該時間間隔でタイミングを出力するタイミング生成回路６と、タイミング生成回路６からタイミング信号が出力される毎に、外部入力信号を取り込む前状態保持ＦＦ１と、前状態保持ＦＦ１が保持している状態と現在の外部入力信号状態の一致比較を行う状態比較器２と、タイミング生成回路６が出力するタイミング毎に状態比較器２で一致した回数をカウントする一致数カウンタ３と、カウンタ・リミット設定値と一致数カウンタ３のカウンタ値が一致またはそれ以上の場合に一致信号を出力する一致数比較器４と、一致数比較器４の出力によって前状態保持ＦＦ１の出力を取り込む読み出し用ＦＦ５を備える。【選択図】図１
2011009852.tif 000002
【特許請求の範囲】
【請求項１】
与えられた前状態取込み間隔設定値によって指定される間隔でタイミング信号を生成するタイミング生成回路と、
前記タイミング生成回路からのタイミング信号を取り込みイネーブル信号として外部入力信号の状態を取り込み保持する前状態保持回路と、
前記前状態保持回路が保持している状態と現在の外部入力信号の状態とを比較し一致の検出を行う状態比較器と、
前記タイミング生成回路から前記タイミング信号が出力される度に、前記状態比較器で一致した回数をカウントする一致数カウンタと、
前記一致数カウンタのカウント値が与えられたカウンタ・リミット設定値と一致するか又はカウンタ・リミット設定値以上の場合に一致信号を出力する一致数比較器と、
前記一致数比較器から一致信号を取り込みイネーブル信号として前記前状態保持回路の出力を取り込み出力する読み出し用保持回路と、
を備えた、ことを特徴とするディジタル・ノイズフィルタ。
【請求項２】
前記状態比較器は、前記前状態保持回路が保持している状態と現在の外部入力信号の状態とが一致している場合、前記一致数カウンタにアップ信号を出力し、
前記前状態保持回路が保持している状態と現在の外部入力信号の状態とが不一致の場合、前記一致数カウンタにクリア信号を出力する、ことを特徴とする請求項１記載のディジタル・ノイズフィルタ。
【請求項３】
前記一致数カウンタは、前記一致数比較器からの出力を入力とし、
前記一致数比較器から一致信号が出力されていない場合には、
前記状態比較器から前記アップ信号を受け、前記タイミング生成回路から前記タイミング信号が出力されると、カウント値を１つカウントアップし、
前記一致数比較器から一致信号が出力されている場合には、
前記状態比較器から前記アップ信号を受け、前記タイミング生成回路から前記タイミング信号が出力された場合にも、カウント動作せず、
前記状態比較器からのクリア信号を受けた場合、カウント値をリセットする、ことを特徴とする請求項２記載のディジタル・ノイズフィルタ。
【請求項４】
前記一致数カウンタは、前記状態比較器から前記アップ信号が出力され、前記タイミング生成回路から、前記タイミング信号が出力された状態で、クロックが入力されると、カウント値を１つカウントアップした信号を出力する、ことを特徴とする請求項３記載のディジタル・ノイズフィルタ。
【請求項５】
前記タイミング生成回路は、加算器と、第１の比較器と、選択部と、保持回路と、第２の比較器を備え、
前記加算器は、前記保持回路の出力に１加算した値を出力し、
前記第１の比較器は、前記保持回路の出力と前記前状態取込み間隔設定値とが一致するか比較し、
前記選択部は、前記第１の比較器の比較結果が一致のときは、前記加算器の出力、不一致のときは０を選択して出力し、
前記保持回路は、前記選択部の出力をクロック信号に応答してサンプルし、
前記第２の比較器は、前記保持回路の出力が０と等しい場合に、前記タイミング信号を活性化し、前記保持回路の出力が０と不一致の場合、前記タイミング信号を非活性化する、ことを特徴とする請求項１記載のディジタル・ノイズフィルタ。
【請求項６】
前記一致数カウンタは、保持回路と、
前記保持回路の出力を１つ加算した値を出力する加算器と、
前記状態比較器からの前記アップ信号が活性状態のとき、前記加算器の出力を選択出力し、前記アップ信号が非活性状態のとき、前記保持回路の出力を選択出力する第１のセレクタと、
前記一致数比較器からの前記一致信号が活性状態のとき、前記保持回路の出力を選択し、前記一致信号が非活性状態のとき、前記第１のセレクタの出力を選択出力する第２のセレクタと、
前記状態比較器からの前記クリア信号が活性状態のとき、０を選択出力し、前記クリア信号が非活性状態のとき、前記第２のセレクタの出力を選択出力する第３のセレクタと、
前記タイミング生成回路からの前記タイミング信号が活性状態のとき、前記第３のセレクタの出力を選択出力し、前記タイミング信号が非活性状態のとき、前記保持回路の出力を選択出力する第４のセレクタと、
を備え、
前記保持回路は、前記第４のセレクタの出力を、クロック信号に応答して取り込み保持する、ことを特徴とする請求項１記載のディジタル・ノイズフィルタ。
【請求項７】
請求項１乃至６のいずれか１項記載のディジタル・ノイズフィルタにおいて、
除去できるノイズのクロックサイクル数は、（前状態取込み間隔設定値＋１）×（カウンタ・リミット設定値）である、ことを特徴とするディジタル・ノイズフィルタ。
【請求項８】
与えられた前状態取込み間隔設定値によって指定される間隔でタイミング生成回路がタイミング信号を生成し、
前記タイミング信号を取り込みイネーブル信号として前状態保持回路が外部入力信号の状態を取り込み保持し、
前記前状態保持回路が保持している状態と現在の外部入力信号の状態とを状態比較器で比較して一致を検出し、
前記タイミング生成回路から前記タイミング信号が出力される度に、前記状態比較器で一致した回数を一致数カウンタでカウントし、
前記一致数カウンタのカウント値が与えられたカウンタ・リミット設定値と一致するか又はカウンタ・リミット設定値以上の場合に一致数比較器が一致信号を出力し、
前記一致数比較器から一致信号を取り込みイネーブル信号として前記前状態保持回路の出力を取り込み出力する、ことを特徴とするディジタル・ノイズフィルタ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル・ノイズフィルタに関し、特に、マイコン等において入力信号のノイズ除去に適用して好適なディジタル・ノイズフィルタに関する。
【背景技術】
【０００２】
マイコン外部の信号にはノイズが存在する可能性があり、該ノイズが存在する外部信号をマイコン内部へ取り込みマイコンが制御を行うと、システムが誤動作する可能性がある。そこで、外部信号の取り込みには、ディジタル・ノイズフィルタが用いられる。
【０００３】
ところで、制御用マイコンの用途は多種多様であるため、マイコン外部の信号のノイズの状態も様々である。また、制御用マイコンには多数の入力ピンを備えたものもあり、それぞれの入力に大きな回路規模のディジタル・ノイズフィルタを付加することは、制御用マイコンのサイズを増大させ、コストの上昇を招く。
【０００４】
そこで、様々な信号のノイズ状態に対応可能とし、回路規模の増大を抑制するディジタル・ノイズフィルタが必要とされる。
【０００５】
ノイズ除去幅を可変としたディジタル・ノイズフィルタとして、例えば特許文献１には、外部からノイズ除去幅を設定することを可能とし、目的に応じて必要な信号成分を得ることができるようにするため、複数段のフリップフロップを有するシフトレジスタと、ノイズ除去幅をレジスタ設定値として設定するレジスタと、前記レジスタ設定値に基づいて、前記シフトレジスタ内の各フリップフロップの出力信号のうち１つを選択するセレクタ部と、前記選択されたフリップフロップの出力信号の値と、前記シフトレジスタに入力された入力信号の値との一致又は不一致の判定結果に基づいて、前記レジスタ設定値で設定された期間内における前記入力信号のＨレベルの数をカウントするカウンタ部と、前記カウンタ部のカウント値と前記レジスタ設定値とに基づいて、外部出力信号の出力レベルを判定する判定回路とを備えたデジタル・ノイズフィルタが開示されている。セレクタ部の選択信号を切り替えてシフトレジスタの出力を選択することで、ｎサイクル前の状態と比較できるようになっており、ノイズ除去幅を変更可能としている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３０３３５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以下に本発明による関連技術の分析を与える。
【０００８】
上記した特許文献１の構成の場合、可変可能なノイズ除去幅を広くすると、回路規模が大きくなるという問題点を有している（本発明者による分析）。すなわち、特許文献１に開示された構成において、ノイズ除去幅を広くするためには、シフトレジスタの段数を増大させ、セレクタの入力を増設させる必要がある。シフトレジスタの段数とセレクタが、対応サイクル数に比例して増大する。
【０００９】
本発明の目的は、様々な信号のノイズ状態に対応可能とし、回路規模を縮小可能とするディジタル・ノイズフィルタと方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明によれば、与えられた前状態取込み間隔設定値によって指定される間隔でタイミング信号を生成するタイミング生成回路と、
前記タイミング生成回路からのタイミング信号を取り込みイネーブル信号として外部入力信号の状態を取り込み保持する前状態保持回路と、
前記前状態保持回路が保持している状態と現在の外部入力信号の状態とを比較し一致の検出を行う状態比較器と、
前記タイミング生成回路から前記タイミング信号が出力される度に、前記状態比較器で一致した回数をカウントする一致数カウンタと、
前記一致数カウンタのカウント値が与えられたカウンタ・リミット設定値と一致するか又はカウンタ・リミット設定値以上の場合に一致信号を出力する一致数比較器と、
前記一致数比較器から一致信号を取り込みイネーブル信号として前記前状態保持回路の出力を取り込み保持出力する読み出し用保持回路とを備えたディジタル・ノイズフィルタが提供される。
【００１１】
本発明によれば、与えられた前状態取込み間隔設定値によって指定される間隔でタイミング生成回路がタイミング信号を生成し、
前記タイミング信号を取り込みイネーブル信号として前状態保持回路が外部入力信号の状態を取り込み保持し、
前記前状態保持回路が保持している状態と現在の外部入力信号の状態とを状態比較器で比較して一致を検出し、
前記タイミング生成回路から前記タイミング信号が出力される度に、前記状態比較器で一致した回数を一致数カウンタでカウントし、
前記一致数カウンタのカウント値が与えられたカウンタ・リミット設定値と一致するか又はカウンタ・リミット設定値以上の場合に一致数比較器が一致信号を出力し、
前記一致数比較器から一致信号を取り込みイネーブル信号として前記前状態保持回路の出力を取り込み出力する、ディジタル・ノイズフィルタ方法が提供される。
【発明の効果】
【００１２】
本発明によれば、様々な信号のノイズ状態に対応し可能とし、回路規模を縮小可能とすることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態の構成を示す図である。
【図２】本発明の一実施形態のタイミング生成回路の構成を示す図である。
【図３】本発明の一実施形態の一致数カウンタの構成を示す図である。
【図４】本発明の一実施形態の動作を説明するタイミング図（その１）である。
【図５】本発明の一実施形態の動作を説明するタイミング図（その２）である。
【図６】本発明の一実施形態の動作を説明するタイミング図（その３）である。
【図７】本発明の一実施形態の動作を説明するタイミング図（その４）である。
【図８】本発明の一実施形態の動作を説明するタイミング図（その５）である。
【００１４】
本発明について以下に説明する。本発明のディジタル・ノイズフィルタにおいては、与えられた前状態取込み間隔設定値（８）によって指定される間隔でタイミング信号を生成するタイミング生成回路（６）と、タイミング生成回路（６）からのタイミング信号を取り込みイネーブル信号（ＥＮ）として外部入力信号の状態を取り込み保持する前状態保持回路（１）と、前状態保持回路（１）が保持している状態と現在の外部入力信号の状態とを比較し一致の検出を行う状態比較器（２）と、タイミング生成回路（６）からのタイミング信号をイネーブル信号として受け、前記タイミング生成回路から前記タイミング信号が出力される度に、前記状態比較器（２）で一致した回数をカウントする一致数カウンタ（３）と、一致数カウンタ（３）のカウント値が与えられたカウンタ・リミット設定値（１０）と一致するか又はカウンタ・リミット設定値以上の場合に一致信号を出力する一致数比較器（４）と、一致数比較器（４）から一致信号を取り込みイネーブル信号（ＥＮ）として前状態保持回路（１）の出力を取り込み出力する読み出し用保持回路（５）とを備える。
【００１５】
本発明において、状態比較器（２）は、前状態保持回路（１）が保持している状態と現在の外部入力信号の状態とが一致している場合、一致数カウンタ（３）にアップ信号（ＵＰ）を出力し、前状態保持回路（１）が保持している状態と現在の外部入力信号の状態とが不一致の場合、一致数カウンタ（３）にクリア信号（ＣＬＥＡＲ）を出力する。
【００１６】
本発明において、タイミング生成回路（６）は、加算器（インクリメンタ）（６１）と、第１の比較器（６２）と、選択部（６３）と、保持回路（レジスタ）（６４）と、第２の比較器（６５）を備えている。加算器（６１）は、保持回路（６４）の出力に１加算した値を出力する。第１の比較器（６２）は、保持回路（６４）の出力と前記前状態取込み間隔設定値とが一致するか比較する。選択部（６３）は、第１の比較器（６２）の比較結果が一致のときは、加算器（６１）の出力を選択し、不一致のときは、固定値０を選択して出力する。保持回路（６４）は、選択部（６３）の出力をクロック信号に応答してサンプルする。第２の比較器（６５）は、保持回路（６４）の出力が０に等しい場合に、前記タイミング信号を活性化し、不一致の場合、前記タイミング信号を非活性化する。
【００１７】
本発明において、一致数カウンタ（３）は、一致数比較器（４）からの出力を入力とし、一致数比較器（４）から一致信号が出力されていない場合には、状態比較器（２）から前記アップ信号を受け、タイミング生成回路（６）から前記タイミング信号が出力されると、カウント値を１つカウントアップし、一致数比較器（４）から一致信号が出力されている場合には、状態比較器（２）から前記アップ信号を受け、タイミング生成回路（６）から前記タイミング信号が出力された場合にも、カウント動作しない。また、一致数カウンタ（３）は、状態比較器（２）からのクリア信号を受けた場合、カウント値をリセット（零クリア）する。本発明において、一致数カウンタ（３）は、状態比較器（２）から前記アップ信号が出力され、前記タイミング生成回路（６）からタイミング信号が出力された状態で、クロック（ＣＬＫ）が入力されると、カウント値を１つカウントアップした信号を出力する。
【００１８】
本発明において、一致数カウンタ（３）は、保持回路（レジスタ）（３６）の出力を１つ加算した値を出力する加算器（インクリメンタ）（３１）と、状態比較器（２）からのアップ信号（ＵＰ）が活性状態のとき、加算器（３１）の出力を選択出力し、アップ信号（ＵＰ）が非活性状態のとき、保持回路（３６）の出力を選択出力する第１のセレクタ（３２）と、一致数比較器（４）からの一致信号が活性状態のとき、保持回路（３６）の出力を選択し、前記一致信号が非活性状態のとき、第１のセレクタ（３２）の出力を選択出力する第２のセレクタ（３３）と、状態比較器（２）からのクリア信号（ＣＬＥＡＲ）が活性状態のとき、固定値０を選択出力し、クリア信号（ＣＬＥＡＲ）が非活性状態のとき、第２のセレクタ（３３）の出力を選択出力する第３のセレクタ（３４）と、タイミング生成回路（６）からの前記タイミング信号が活性状態のとき、第３のセレクタ（３４）の出力を選択出力し、前記タイミング信号が非活性状態のとき、保持回路（３６）の出力を選択出力する第４のセレクタ（３５）と、第４のセレクタ（３５）の出力をクロック信号（ＣＬＫ）に応答して取り込み保持する保持回路（３６）と、を備えている。以下実施形態に即して説明する。
【００１９】
図１は、本発明の一実施形態に係るディジタル・ノイズフィルタの構成を示す図である。図１に示すように、本実施形態のディジタル・ノイズフィルタは、前状態保持ＦＦ（フリップフロップ）１、状態比較器２、一致数カウンタ３、一致数比較器４、読み出し用ＦＦ（フリップフロップ）５、タイミング生成回路６、同期化回路７を備えている。タイミング生成回路６、同期化回路７、前状態保持ＦＦ１、一致数カウンタ３、読み出し用ＦＦ（フリップフロップ）５には、共通のクロック（ＣＬＫ）１１が供給される。
【００２０】
図１において、前状態取込み間隔設定値、及び、カウンタ・リミット設定値は、例えばシステムの初期化時等に、マイコン内のＣＰＵ（不図示）等により値がレジスタに設定される。
【００２１】
図１において、同期化回路７は、例えばＤタイプＦＦを、複数段接続した回路（リタイミング回路）等で実現される。あるいは、ＰＬＬ（位相同期回路）やＤＬＬ（遅延同期回路）等、入力したクロック信号に位相同期した外部信号を生成する回路で構成してもよい。なお、外部入力信号が共通のクロックに既に同期していることが保障される場合には、この同期化回路７は必要ない（省略可能である）。
【００２２】
前状態保持ＦＦ１は、タイミング生成回路６からのタイミング信号をイネーブル（ＥＮ）端子に入力し、同期化回路７から出力される外部入力信号を、クロックに同期して取り込み、保持した外部信号状態を、状態比較器２と読み出し用ＦＦ５に出力する。
【００２３】
状態比較器２は、同期化回路７で同期化を行った現在の外部入力信号の状態と、前状態保持ＦＦ１が保持されている、以前の外部入力信号の状態とを入力し、一致する場合には、アップ信号ＵＰを、不一致の場合には、クリア信号ＣＬＥＡＲを一致数カウンタ３へ出力する。
【００２４】
一致数カウンタ３は、タイミング生成回路６からのタイミング信号毎に次のことを行う。
【００２５】
一致数カウンタ３は、状態比較器２からＵＰ信号を受けた場合には、カウント値をクロックに同期して１つインクリメントし、ＣＬＥＡＲ信号を受けた場合には、カウント値をクロックに同期して０とする。
【００２６】
一致数カウンタ３は、一致数比較器４から一致信号を受けた場合には（一致信号が活性化時）、カウントディスエーブル状態として、現在のカウント値を保持し、カウント値ＣＮＴを一致数比較器４へ出力する。
【００２７】
本実施形態では、一致数カウンタ３は、一致数比較器４からの一致信号によって、現在のカウント値を保持する構成（カウントディスエーブル状態）とされているが、一致数比較器４からの一致信号の代わりに、一致数カウンタ３でのカウント値が設定値（最大値）に達した場合（オーバーフロー発生時）に、それ以降、クロック入力によらず、カウント値を保持する構成としてもよい。この場合、一致数カウンタ３は、最大値がカウンタ・リミット設定値１０で可変に設定されるプログラマブル・カウンタで構成され、カウント値と最大値の一致比較を一致数カウンタ３内で行うことになる。この構成は、一致数比較器４が一致数カウンタ３内に組み込まれた構成に相当し、一致数カウンタ３から出力されるオーバーフロー信号が読み出し用ＦＦ５へ入力される一致信号となり、一致数比較器４は不要となる。この場合も、一致数カウンタ３がカウント値を保持している状態でＣＬＥＡＲ信号が活性化すると、カウント値は０にリセットされる。
【００２８】
一致数カウンタ３が、状態比較器２からのＵＰ信号、ＣＬＥＡＲ信号、及び、一致数比較器４からの一致信号によって動作する優先順位は、
ＣＬＥＡＲ信号＞一致信号＞ＵＰ信号である。
【００２９】
ＣＬＥＡＲ信号が活性化されると、一致数カウンタ３はカウント値を強制リセットして０とし、一致信号が活性化されると、カウントディスエーブル状態とされ、いずれでもなく、ＵＰ信号が活性化されると、タイミング信号が１のとき、クロックＣＬＫの立ち上がりエッジに応答してカウント値を１つインクリメントする。
【００３０】
一致数比較器４は、一致数カウンタ３からのカウント値（複数ビット）と、カウンタ・リミット設定値（複数ビット）とを入力し、カウント値がカウンタ・リミット設定値と一致するか比較し、カウント値の方がカウンタ・リミット設定値に達した場合に、一致信号を一致数カウンタ３と読み出し用ＦＦ５へ出力する。
【００３１】
読み出し用ＦＦ５は、一致数比較器４から一致信号が出力されている場合に、前状態保持ＦＦ１に保持された外部入力信号の状態をクロックに同期して取り込み、一致数比較器４から一致信号が出力されていない場合には、現在の状態を保持する。
【００３２】
タイミング生成回路６は、前状態取込み間隔設定値を入力し、前状態取込み間隔設定値に対応した時間間隔のタイミング信号を生成し、生成したタイミング信号を前状態保持ＦＦ１と一致数カウンタ３へ出力する。
【００３３】
図２は、図１のタイミング生成回路６の構成の一例を詳細に示したものである。図２を参照すると、タイミング生成回路６は、加算器６１、値比較器６２、レジスタ入力選択部６３、カウント値保持レジスタ６４、カウント値比較器６５を備えている。
【００３４】
加算器６１は、カウント値保持レジスタ６４の出力を入力Ａとし、入力Ｂに１を入力し、両者を加算した値を出力Ｙに出力する（Ｙ＝Ａ＋１）。
【００３５】
値比較器６２は、カウント値保持レジスタ６４の出力をＡ入力に入力し、前状態取込み間隔設定値をＢ入力に入力し、Ａ入力とＢ入力が一致する場合に論理１、Ａ入力とＢ入力が不一致の場合に論理０を出力する。
【００３６】
レジスタ入力選択部６３は、値比較器６２の出力を選択制御信号として入力し、値比較器６２の出力が論理０のとき、加算器６１の出力を選択して出力し、値比較器６２の出力が論理１のとき、０を選択して出力する。
【００３７】
カウント値保持レジスタ６４は、レジスタ入力選択部６３の出力を例えばクロック信号ＣＬＫの立ち上がりエッジに応答してサンプルする。
【００３８】
カウント値比較器６５は、カウント値保持レジスタ６４の出力をＡ入力に入力し、０をＢ入力に入力し、Ａ入力とＢ入力が等しい場合に論理１を出力し、Ａ入力とＢ入力が不一致の場合、論理０を出力する。
【００３９】
図２のタイミング生成回路６において、加算器６１は、入力Ａ（カウント値保持レジスタ６４の出力）に１を加算し、カウント値保持レジスタ６４の出力値が、前状態取込み間隔設定値に等しくなった場合、値比較器６２からの論理１の出力に基づき、レジスタ入力選択部６３では、その出力を、Ａ入力（加算器６１の出力）から、Ｂ入力の０に切替え、カウント値保持レジスタ６４は、レジスタ入力選択部６３から出力される０をクロックＣＬＫの立ち上がりエッジに応答してサンプルし、カウント値比較器６５では、カウント値保持レジスタ６４からの０を受け、タイミング信号として論理１を出力する。このとき、カウント値保持レジスタ６４からの０を受け、値比較器６２は、論理０を出力し、値比較器６２の出力にしたがって、レジスタ入力選択部６３は、加算器６１の出力（Ｙ＝Ａ＋Ｂ＝０＋１＝１）に切替え、カウント値保持レジスタ６４は、クロックＣＬＫの立ち上がりエッジに応答してレジスタ入力選択部６３から出力される１をサンプルする。カウント値保持レジスタ６４からの１を受け、カウント値比較器６５はタイミング信号として０を出力する。すなわち、前状態取込み間隔設定値＋１に相当するクロックサイクル数のうち、カウント値比較器６５からのタイミング信号は、１クロックサイクル期間活性化され、残りのクロックサイクルの間、非活性状態とされる。
【００４０】
本実施形態においては、前状態取込み間隔設定値の値を変えることによって、タイミング生成回路６は、任意の間隔のタイミング信号を出力することができる。すなわち、本実施形態においては、前状態保持ＦＦ１や一致数カウンタ３へ供給するクロックの周期を変更することなく、前状態保持ＦＦ１において、外部入力信号状態の取り込み間隔、一致数カウンタ３においてはカウンタ動作の間隔を変更することができる。
【００４１】
図３は、一致数カウンタ３の構成を示す図である。図３を参照すると、一致数カウンタ３は、加算器３１、セレクタ３２〜３５、ＦＦ３６を備えている。
【００４２】
加算器３１は、ＦＦ３６の出力ＣＮＴをＡ入力に入力し、１をＢ入力に入力し、出力ＹにＣＮＴ＋１を出力する。
【００４３】
セレクタ３２は、ＵＰ信号が論理１のとき加算器３１の出力Ｙを選択出力し、ＵＰが０のとき、ＦＦ３６の出力ＣＮＴを選択出力する。
【００４４】
セレクタ３３は、一致信号が論理１のときＦＦ３６の出力ＣＮＴを選択出力し、一致信号が論理０のとき、セレクタ３２の出力を選択出力する。
【００４５】
セレクタ３４は、ＣＬＥＡＲ信号が論理１のとき０を選択出力し、ＣＬＥＡＲ信号が論理０のとき、セレクタ３３の出力を選択出力する。
【００４６】
セレクタ３５は、タイミング生成回路６からのタイミング信号が論理１のときセレクタ３４を選択出力し、タイミング信号が論理０のとき、ＦＦ３６の出力を出力する。
【００４７】
ＦＦ３６は、セレクタ３５の出力をクロックＣＬＫに応答してサンプルしＣＮＴを出力する。
【００４８】
＜動作例１＞
図４は、本実施形態の動作例１を示すタイミング波形図である。図４には、カウンタ・リミット設定値＝３、前状態取込み間隔設定値＝２としたときの、ノイズ（クロックサイクル９のＬｏｗレベルとＨｉｇｈレベルのノイズ）を除去した場合と、信号（クロックサイクル１０のＬｏｗレベル）として出力へ反映させた場合とが示されている。
【００４９】
同期化回路出力信号は、同期化回路７で外部入力信号を所定クロックサイクル（図４では２クロックサイクル）遅延させた信号である。
【００５０】
タイミング信号は、タイミング生成回路６により生成され、前状態取込み間隔設定値＋１＝３クロックサイクル毎に、１クロックサイクルＨｉｇｈ（活性状態）、２クロックサイクルＬｏｗ（非活性状態）の信号である。
【００５１】
前状態保持ＦＦ出力は、前状態保持ＦＦ１において、同期化回路出力信号を、タイミング信号が活性状態である場合に、クロックＣＬＫの立ち上がりに応答してサンプルした結果である。
【００５２】
同期化出力信号と前状態保持ＦＦ出力が不一致のときは、状態比較器２からのＵＰ信号はＬｏｗ、ＣＬＥＡＲ信号はＨｉｇｈとなる。
【００５３】
一致数カウンタ３のカウント値ＣＮＴは、タイミング信号がＨｉｇｈのとき、カウントイネーブル状態とされ、ＣＬＥＡＲ信号のＨｉｇｈを受け、クロック信号の立ち上がりに応答して０にリセットされる。
【００５４】
同期化出力信号と前状態保持ＦＦ出力が一致のときは、ＵＰ信号はＨｉｇｈ、ＣＬＥＡＲはＬｏｗとなり、一致数カウンタ３は、タイミング信号がＨｉｇｈの状態で、クロックＣＬＫの立ち上がりに応答して、現在のカウント値を１つ加算した値ＣＮＴを出力する。
【００５５】
外来入力信号がノイズである場合、一致数カウンタ３のカウント値ＣＮＴは最大２であり、一致数比較器４の出力は論理０（Ｌｏｗ）、読み出し用ＦＦ５の出力は前の状態１（Ｈｉｇｈ）を保持する。
【００５６】
外来入力信号が本来の信号入力である場合、一致数カウンタ３のカウント値ＣＮＴが３となり、一致数比較器４の一致出力は論理１（Ｈｉｇｈ）となる。一致出力が論理１（Ｈｉｇｈ）のとき、読み出し用ＦＦ５は、クロックＣＬＫの立ち上がりエッジに応答して前状態保持ＦＦ出力０（Ｌｏｗ）をサンプル出力する。図４では、クロックサイクル１０の期間、出力（読み出し用ＦＦ５の出力）はＬｏｗレベルを出力する。
【００５７】
＜動作例２＞
図５は、本実施形態の動作例２を示すタイミング波形図である。図５には、カウンタ・リミット設定値＝２、前状態取込み間隔設定値＝３としたときの、ノイズ（クロックサイクル８のＬｏｗレベルとＨｉｇｈレベルのノイズ）を除去した場合と、信号（クロックサイクル９のＬｏｗレベル）として出力へ反映させた場合とが示されている。
【００５８】
図５の場合も、同期化回路出力信号は、図４と同様、同期化回路７で外部入力信号を２クロックサイクル遅延させた信号である。
【００５９】
タイミング信号は、タイミング生成回路６により生成され、前状態取込み間隔設定値＋１＝４クロックサイクル毎に、１クロックサイクルＨｉｇｈ（活性状態）、３クロックサイクルＬｏｗ（非活性状態）の信号である。
【００６０】
前状態保持ＦＦ出力は、前状態保持ＦＦ１において、同期化回路出力信号を、タイミング信号が活性状態である場合に、クロックＣＬＫの立ち上がりに応答してサンプルした結果である。
【００６１】
同期化出力信号と前状態保持ＦＦ出力が不一致のときは、状態比較器２からのＵＰ信号はＬｏｗ、ＣＬＥＡＲ信号はＨｉｇｈとなる。
【００６２】
一致数カウンタ３のカウント値ＣＮＴは、タイミング信号がＨｉｇｈのとき、カウントイネーブル状態とされ、ＣＬＥＡＲ信号のＨｉｇｈを受け、クロック信号の立ち上がりに応答して０にリセットされる。
【００６３】
同期化出力信号と前状態保持ＦＦ出力が一致のときは、ＵＰ信号はＨｉｇｈ、ＣＬＥＡＲはＬｏｗとなり、一致数カウンタ３は、タイミング信号がＨｉｇｈの状態で、クロックＣＬＫの立ち上がりに応答して、現在のカウント値を１つ加算した値ＣＮＴを出力する。
【００６４】
外来入力信号がノイズである場合、一致数カウンタ３のカウント値ＣＮＴは最大１であり、一致数比較器４の出力は論理０（Ｌｏｗ）、読み出し用ＦＦ５の出力は前の状態１（Ｈｉｇｈ）を保持する。
【００６５】
外来入力信号が本来の信号入力である場合、一致数カウンタ３のカウント値ＣＮＴが２となり、一致数比較器４の一致出力は論理１（Ｈｉｇｈ）となる。一致出力が論理１（Ｈｉｇｈ）のとき、読み出し用ＦＦ５は、クロックＣＬＫの立ち上がりエッジに応答して前状態保持ＦＦ出力０（Ｌｏｗ）をサンプル出力する。図５では、クロックサイクル９の期間、出力（読み出し用ＦＦ５の出力）はＬｏｗレベルを出力する。
【００６６】
＜動作例３＞
図６は、本実施形態の動作例３を示すタイミング波形図である。図６には、カウンタ・リミット設定値＝４、前状態取込み間隔設定値＝０としたときの、ノイズ（クロックサイクル８のＬｏｗレベルとＨｉｇｈレベルのノイズ）を除去した場合と、信号（クロックサイクル９のＬｏｗレベル）として出力へ反映させた場合とが示されている。
【００６７】
同期化回路出力信号は、図４と同様、同期化回路７で外部入力信号を２クロックサイクル遅延させた信号である。
【００６８】
タイミング信号は、タイミング生成回路６により生成され、常にＨｉｇｈ（活性状態）の信号である。これは、図２において、値比較器６２の出力が論理１になり、レジスタ入力選択部６３は０を選択出力し、カウント値保持レジスタ６４は０を出力し、カウント値比較器６５ではＡ入力がＢ入力と等しく、１を出力するためである。
【００６９】
前状態保持ＦＦ出力は、前状態保持ＦＦ１において、同期化回路出力信号を、タイミング信号が活性状態である場合に、クロックＣＬＫの立ち上がりに応答してサンプルした結果である（同期化回路出力信号より１クロック遅れる）。
【００７０】
同期化出力信号と前状態保持ＦＦ出力が不一致のときは、状態比較器２からのＵＰ信号はＬｏｗ、ＣＬＥＡＲ信号はＨｉｇｈとなる。
【００７１】
一致数カウンタ３のカウント値ＣＮＴは、タイミング信号がＨｉｇｈのとき、カウントイネーブル状態とされ、ＣＬＥＡＲ信号のＨｉｇｈを受け、クロック信号の立ち上がりに応答して０にリセットされる。
【００７２】
同期化出力信号と前状態保持ＦＦ出力が一致のときは、ＵＰ信号はＨｉｇｈ、ＣＬＥＡＲはＬｏｗとなり、一致数カウンタ３は、タイミング信号がＨｉｇｈの状態で、クロックＣＬＫの立ち上がりに応答して、クロックサイクル毎に、現在のカウント値を１つ加算した値ＣＮＴを出力する。
【００７３】
外来入力信号がノイズである場合、一致数カウンタ３のカウント値ＣＮＴは最大３であり、一致数比較器４の出力は論理０（Ｌｏｗ）、読み出し用ＦＦ５の出力は前の状態１（Ｈｉｇｈ）を保持する。
【００７４】
外来入力信号が本来の信号入力である場合、一致数カウンタ３のカウント値ＣＮＴが４となり、このとき、一致数比較器４の一致出力は論理１（Ｈｉｇｈ）となる。一致出力が論理１（Ｈｉｇｈ）のとき、読み出し用ＦＦ５は、クロックＣＬＫの立ち上がりエッジに応答して前状態保持ＦＦ出力０（Ｌｏｗ）をサンプル出力する。図６では、４クロックサイクルの期間、出力（読み出し用ＦＦ５の出力）はＬｏｗレベルを出力する。
【００７５】
＜動作例４＞
図７は、本実施形態の動作例４を示すタイミング波形図である。図７には、カウンタ・リミット設定値＝８、前状態取込み間隔設定値＝０としたときの、ノイズ（８クロックサイクルのＬｏｗレベルとＨｉｇｈレベルのノイズ）を除去した場合と、信号（９クロックサイクルのＬｏｗレベル）として出力へ反映させた場合とが示されている。
【００７６】
同期化回路出力信号は、図４と同様、同期化回路７で外部入力信号を２クロックサイクル遅延させた信号である。
【００７７】
タイミング信号は、タイミング生成回路６により生成され、常にＨｉｇｈ（活性状態）の信号である。これは、図２において、値比較器６２の出力が論理１になり、レジスタ入力選択部６３は０を選択出力し、カウント値保持レジスタ６４は０を出力し、カウント値比較器６５ではＡ入力がＢ入力と等しく１を出力するためである。
【００７８】
前状態保持ＦＦ出力は、前状態保持ＦＦ１において、同期化回路出力信号を、タイミング信号が活性状態である場合に、クロックＣＬＫの立ち上がりに応答してサンプルした結果である（同期化回路出力信号より１クロック遅れる）。
【００７９】
同期化出力信号と前状態保持ＦＦ出力が不一致のときは、状態比較器２からのＵＰ信号はＬｏｗ、ＣＬＥＡＲ信号はＨｉｇｈとなる。一致数カウンタ３のカウント値ＣＮＴは、タイミング信号がＨｉｇｈのとき、カウントイネーブル状態とされ、ＣＬＥＡＲ信号のＨｉｇｈを受け、クロック信号の立ち上がりに応答して０にリセットされる。
【００８０】
同期化出力信号と前状態保持ＦＦ出力が一致のときは、ＵＰ信号はＨｉｇｈ、ＣＬＥＡＲはＬｏｗとなり、一致数カウンタ３は、タイミング信号がＨｉｇｈの状態で、クロックＣＬＫの立ち上がりに応答して、クロックサイクル毎に、現在のカウント値を１つ加算した値ＣＮＴを出力する。
【００８１】
外来入力信号がノイズである場合、一致数カウンタ３のカウント値ＣＮＴは最大７であり、一致数比較器４の出力は論理０（Ｌｏｗ）、読み出し用ＦＦ５の出力は前の状態１（Ｈｉｇｈ）を保持する。
【００８２】
外来入力信号が本来の信号入力である場合、一致数カウンタ３のカウント値ＣＮＴが８となり、このとき、一致数比較器４の一致出力は論理１（Ｈｉｇｈ）となる。一致出力が論理１（Ｈｉｇｈ）のとき、読み出し用ＦＦ５は、クロックＣＬＫの立ち上がりエッジに応答して前状態保持ＦＦ出力０（Ｌｏｗ）をサンプル出力する。図７では、８クロックサイクルの期間、出力（読み出し用ＦＦ５の出力）はＬｏｗレベルを出力する。
【００８３】
＜動作例５＞
図８は、本実施形態の動作例５を示すタイミング波形図である。図８には、カウンタ・リミット設定値＝４、前状態取込み間隔設定値＝１としたときの、ノイズ（８クロックサイクルのＬｏｗレベルとＨｉｇｈレベルのノイズ）を除去した場合と、信号（９クロックサイクルのＬｏｗレベル）として出力へ反映させた場合とが示されている。
【００８４】
同期化回路出力信号は、図４と同様、同期化回路７で外部入力信号を２クロックサイクル遅延させた信号である。
【００８５】
タイミング信号は、タイミング生成回路６により生成され、前状態取込み間隔設定値＋１＝２クロックサイクル毎に、１クロックサイクルＨｉｇｈ（活性状態）、１クロックサイクルＬｏｗ（非活性状態）の信号である。
【００８６】
前状態保持ＦＦ出力は、前状態保持ＦＦ１において、同期化回路出力信号を、タイミング信号が活性状態である場合に、クロックＣＬＫの立ち上がりに応答してサンプルした結果である。
【００８７】
同期化出力信号と前状態保持ＦＦ出力が不一致のときは、状態比較器２からのＵＰ信号はＬｏｗ、ＣＬＥＡＲ信号はＨｉｇｈとなる。一致数カウンタ３のカウント値ＣＮＴは、タイミング信号がＨｉｇｈのとき、カウントイネーブル状態とされ、ＣＬＥＡＲ信号のＨｉｇｈを受け、クロック信号の立ち上がりに応答して０にリセットされる。
【００８８】
同期化出力信号と前状態保持ＦＦ出力が一致のときは、ＵＰ信号はＨｉｇｈ、ＣＬＥＡＲはＬｏｗとなり、一致数カウンタ３は、タイミング信号がＨｉｇｈの状態で、クロックＣＬＫの立ち上がりに応答して、現在のカウント値を１つ加算した値ＣＮＴを出力する。タイミング信号が２クロックサイクル周期でＨｉｇｈとなり、一致数カウンタ３は、ＵＰ信号がＨｉｇｈのとき、２クロックサイクル毎にカウントアップする。
【００８９】
外来入力信号がノイズである場合、一致数カウンタ３のカウント値ＣＮＴは最大３であり、一致数比較器４の出力は論理０（Ｌｏｗ）、読み出し用ＦＦ５の出力は前の状態１（Ｈｉｇｈ）を保持する。
【００９０】
外来入力信号が本来の信号入力である場合、一致数カウンタ３のカウント値ＣＮＴが４となり、このとき、一致数比較器４の一致出力は論理１（Ｈｉｇｈ）となる。一致出力が論理１（Ｈｉｇｈ）のとき、読み出し用ＦＦ５は、クロックＣＬＫの立ち上がりエッジに応答して前状態保持ＦＦ出力０（Ｌｏｗ）をサンプル出力する。
【００９１】
前状態取込み間隔設定値によって決定する一定間隔でタイミング信号を出力するタイミング生成回路６を備えたことで、シフトレジスタを用いて必要サイクル分状態を保持していた処理を、タイミング生成回路６のタイミング信号による前状態保持ＦＦ１の取り込み間隔の間引き化を変更することにより、回路規模の増大という問題を解決することができる。
【００９２】
本実施形態においては、カウント・リミット設定値を変えるだけで、マイコンの使用条件に合ったディジタル・ノイズフィルタの特性を実現することができる。
【００９３】
本実施形態のノイズフィルタにおいて、除去できるノイズのサイクル数（クロックサイクル数）は、
（前状態取込み間隔設定値＋１）×（カウンタ・リミット設定値）
となる。
【００９４】
図７に示した動作例（カウンタ・リミット設定値＝８、前状態取込み間隔設定値＝０）の場合、除去できるノイズのサイクル数は８となる。また、図８に示した動作例（カウンタ・リミット設定値＝４、前状態取込み間隔設定値＝１）の場合も、除去できるノイズのサイクル数は８となる。この場合、図７の例では、タイミング生成回路６からのタイミング信号がＨｉｇｈ固定とされるため、一致数カウンタ３は、ＵＰ信号がＨｉｇｈの間、１クロックサイクル毎にカウントアップし、そのカウント値が８となると、カウンタ・リミット設定値（＝８）と一致し、前状態保持ＦＦ１に保持された状態が読み出し用ＦＦ５から出力され、一方、図８の例では、タイミング生成回路６からタイミング信号が２クロックサイクル毎に出力される（Ｈｉｇｈ期間は１クロックサイクル）ため、一致数カウンタ３は、ＵＰ信号のＨｉｇｈを受けて、２クロックサイクル毎に、カウントアップし、カウント値が４となると、カウンタ・リミット設定値（＝４）と一致し、前状態保持ＦＦ１に保持された状態が読み出し用ＦＦ５から出力される、というように、動作上の相違はある。
【００９５】
本実施の形態においては、長い間隔の比較期間を設定したい場合でも、回路規模は増大しない。例えば２５６サイクル期間を比較する場合、特許文献１では、前の信号状態保持部分に２５６段のシフトレジスタと、２５６入力のセレクタが必要とされる。これに対して、本発明によれば、例えば前状態取込み間隔設定値とカウンタ・リミット設定値のビット数をそれぞれ８ビットと９ビットとして、特許文献１のシフトレジスタに相当する部分は９個のレジスタと、「８ビット値＋１」を実現する加算器で済む。
【００９６】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００９７】
１  前状態保持ＦＦ
２  状態比較器
３  一致数カウンタ
４  一致数比較器
５  読み出し用ＦＦ
６  タイミング生成回路
７  同期化回路
８  前状態取込み間隔設定値
９  外部入力信号
１０  カウンタ・リミット設定値
３１、６１  加算器
３２、３３、３４、３５  セレクタ
３６  レジスタ
６２  値比較器
６３  レジスタ入力選択部（セレクタ）
６４  カウント値保持レジスタ
６５  カウント値比較器
【図１】
2011009852.tif 000003
【図２】
2011009852.tif 000004
【図３】
2011009852.tif 000005
【図４】
2011009852.tif 000006
【図５】
2011009852.tif 000007
【図６】
2011009852.tif 000008
【図７】
2011009852.tif 000009
【図８】
2011009852.tif 000010