(57)【要約】【課題】放射線に晒されるような特殊環境でデータエラーの発生を防止し且つ正常に機能させることが可能なＲＦＩＤタグ、タグリーダ／ライタ、データ管理システム及びデータ管理方法を提供する。【解決手段】ＲＦＩＤタグは、積層体に対して外部との通信可能に配設されたアンテナを備えている。積層体は、放射線を遮蔽する遮蔽部材を有し、ＲＦＩＤ回路を遮蔽部材で覆うように積層体内に配置してなり、前記特殊環境の下でデータエラーの発生を抑制するように構成されている。【選択図】図１
2011090670.tif 000002
【特許請求の範囲】
【請求項１】
積層構造をなす積層体と、
前記積層体に対して外部との通信可能に配設されたアンテナと、
前記アンテナと電気的に接続されたＲＦＩＤ回路とを備えたＲＦＩＤタグであって、
前記積層体は、放射線を遮蔽する遮蔽部材を有し、前記ＲＦＩＤ回路を前記遮蔽部材で覆うように当該積層体内に配置してなることを特徴とするＲＦＩＤタグ。
【請求項２】
前記積層体は、前記遮蔽部材としてガンマ線を遮蔽するガンマ線用遮蔽部材と、中性子線を遮蔽する中性子線用遮蔽部材とを有することを特徴とする請求項１記載のＲＦＩＤタグ。
【請求項３】
前記積層体における前記遮蔽部材の厚みを、放射線線量に対応して当該遮蔽部材の材料別に設定したことを特徴とする請求項１又は２記載のＲＦＩＤタグ。
【請求項４】
前記アンテナを、前記遮蔽部材の外側に設けたことを特徴とする請求項１乃至３の何れかに記載のＲＦＩＤタグ。
【請求項５】
前記積層体は、
前記ＲＦＩＤ回路を上側と下側とから挟み且つ上下に積層された第１の積層部と、
前記ＲＦＩＤ回路の側方を囲み且つ第１の積層部の積層方向とは異なる方向に積層された第２の積層部とを有することを特徴とする請求項１乃至４の何れかに記載のＲＦＩＤタグ。
【請求項６】
前記積層体は、各遮蔽部材がシート状をなし、それらシート状の遮蔽部材を結合する結合手段により一体的に構成されていることを特徴とする請求項１乃至５の何れかに記載のＲＦＩＤタグ。
【請求項７】
前記積層体は、少なくとも前記遮蔽部材を複数積層した多層基板として構成され、当該多層基板内に前記ＲＦＩＤ回路を収容配置したことを特徴とする請求項１乃至６の何れかに記載のＲＦＩＤタグ。
【請求項８】
前記多層基板における前記遮蔽部材の積層数を、放射線線量に対応して当該遮蔽部材の材料別に設定したことを特徴とする請求項７記載のＲＦＩＤタグ。
【請求項９】
前記積層体における前記遮蔽部材の各層を、放射線のエネルギーに対応する材料を用いて構成したことを特徴とする請求項７又は８記載のＲＦＩＤタグ。
【請求項１０】
前記多層基板に電源を内蔵したアクティブ型であることを特徴とする請求項７乃至９の何れかに記載のＲＦＩＤタグ。
【請求項１１】
前記多層基板に外部環境を検出する検出手段を配設したことを特徴とする請求項１０記載のＲＦＩＤタグ。
【請求項１２】
前記検出手段は放射線センサ或は光学的手段を用いたセンサからなり、前記多層基板内に配置され、
前記多層基板における前記ＲＦＩＤ回路から離間した位置に前記検出手段を露出させる孔部を設けたことを特徴とする請求項１１記載のＲＦＩＤタグ。
【請求項１３】
前記検出手段は、熱伝導率が前記遮蔽部材よりも高い熱伝導部と、前記多層基板内に配置され前記熱伝導部と接触し且つ当該熱伝導部の温度を検出する温度センサとを備え、
前記熱伝導部を、前記多層基板から露出し、或は前記温度センサから外部へ延びるように設けたことを特徴とする請求項１１記載のＲＦＩＤタグ。
【請求項１４】
外部から前記アンテナで受信した電波をエネルギー源として動作するパッシブ型であることを特徴とする請求項１乃至９の何れかに記載のＲＦＩＤタグ。
【請求項１５】
前記アンテナと前記ＲＦＩＤ回路とを基材上に有するインレットを備え、
前記積層体は、前記基材にて前記ＲＦＩＤ回路の少なくとも一面を覆うように配設されていることを特徴とする請求項１乃至９の何れかに記載のＲＦＩＤタグ。
【請求項１６】
前記インレットは、前記ＲＦＩＤ回路の少なくとも一面が前記積層体により覆われると共に、前記ＲＦＩＤ回路を当該積層体ごと封止する封止部材を備えて構成されていることを特徴とする請求項１５記載のＲＦＩＤタグ。
【請求項１７】
前記インレットの前記基材は全体として非直線状をなすことを特徴とする請求項１５又は１６記載のＲＦＩＤタグ。
【請求項１８】
前記遮蔽部材は、可塑性を持つ材料に配合された可塑性遮蔽部材として構成され、
前記インレットは、前記ＲＦＩＤ回路の少なくとも一面が前記積層体により覆われると共に、その積層体の外側を前記封止部材により封止したことを特徴とする請求項１６又は１７記載のＲＦＩＤタグ。
【請求項１９】
前記可塑性を持つ材料は、常温で弾性があり且つ軟質な熱可塑性材料からなることを特徴とする請求項１８記載のＲＦＩＤタグ。
【請求項２０】
前記インレットは、前記ＲＦＩＤ回路の少なくとも一面が前記積層体により覆われると共に、前記可塑性遮蔽部材を熱により軟化させて充填するための空隙を前記封止部材により構成したことを特徴とする請求項１８又は１９記載のＲＦＩＤタグ。
【請求項２１】
前記封止部材は、熱圧着に基づく自己融着により相手材と接合したことを特徴とする請求項１６乃至２０の何れかに記載のＲＦＩＤタグ。
【請求項２２】
前記積層体は、
前記インレットにおける前記ＲＦＩＤ回路の少なくとも一面側に配置された第１の積層部と、前記一面側とは異なる面側に配置された第２の積層部とを有し、
前記第２の積層部は、前記第１の積層部で前記ＲＦＩＤ回路を遮蔽できない部分を補完する寸法形状に設定されていることを特徴とする請求項１６乃至２１の何れかに記載のＲＦＩＤタグ。
【請求項２３】
前記積層体は、
前記ガンマ線用遮蔽部材を、熱可塑性を持つ材料に配合された熱可塑性遮蔽部材と、
この熱可塑性遮蔽部材より高硬度で当該熱可塑性遮蔽部材に対して被せられるようにして配置され、前記中性子線用遮蔽部材を構成する材料を含有保持した被覆部材とを有することを特徴とする請求項１８乃至２２記載のＲＦＩＤタグ。
【請求項２４】
前記積層体は、前記ガンマ線用遮蔽部材を構成する材料として、鉛、鉛化合物、タングステン及びタングステン化合物のうち、少なくとも１つを含むことを特徴とする請求項２乃至２３の何れかに記載のＲＦＩＤタグ。
【請求項２５】
前記積層体は、前記中性子線用遮蔽部材を構成する材料としてボロン、ボロン化合物、ガドリニウム、ガドリニウム化合物、カドミウム及びカドミウム化合物のうち、少なくとも１つを含むことを特徴とする請求項２乃至２４の何れかに記載のＲＦＩＤタグ。
【請求項２６】
外部の電子機器とＲＦＩＤタグとの間で無線通信手段を介して非接触で交信されるデータを管理するためのデータ管理システムにおいて、
前記ＲＦＩＤタグは、
積層構造をなす積層体と、
前記積層体に対して外部との通信可能に配設されたアンテナと、
前記アンテナと電気的に接続されたＲＦＩＤ回路と、
前記ＲＦＩＤ回路に内蔵され、データと共に当該データの誤りを訂正するための冗長データが記憶された不揮発性記憶手段と、
前記ＲＦＩＤ回路に内蔵され当該ＲＦＩＤタグ全体の制御を行うタグ側制御部とを備え、前記積層体は、放射線を遮蔽する遮蔽部材を有し、前記ＲＦＩＤ回路を前記遮蔽部材で覆うように当該積層体内に配置してなり、
前記電子機器は、前記無線通信手段を介したデータの読出し及び書込みを制御する機器側制御部を備え、
前記タグ側制御部又は前記機器側制御部によって、前記不揮発性記憶手段から読出したデータについて前記冗長データをもとに誤り検出処理を行い、その検出処理において誤りが検出された場合には誤り訂正処理を行う構成にあって、
前記冗長データは、データの各ビットが示す０，１の値の何れか一方を０１、他方を１０とするビット対として符号化したデータを含み、
前記タグ側制御部又は前記機器側制御部は、前記誤り検出処理において、前記不揮発性記憶手段から読出したデータについて前記ビット対をなす双方のビットの値が０であれば前記ビット対に誤りが有ると判断することを特徴とするデータ管理システム。
【請求項２７】
前記ビット対のうち一方のビットと他方のビットは、前記不揮発性記憶手段において相互に異なるアドレスの同じビット位置に記憶されることを特徴とする請求項２６記載のデータ管理システム。
【請求項２８】
前記冗長データは、データごとに生成される第１誤り検出符号と、前記データの同じビット位置ごとに生成される第２誤り検出符号とのうち少なくとも何れかの誤り検出符号を含み、
前記タグ側制御部又は前記機器側制御部は、前記ビット対に基づく誤り検出処理と、前記誤り検出符号に基づく誤り検出処理との実行が可能に構成されていることを特徴とする請求項２６又は２７記載のデータ管理システム。
【請求項２９】
前記タグ側制御部又は前記機器側制御部は、前記ビット対をなす双方のビットの論理和演算に基づき誤りが検出されると、その誤りが検出された前記ビット対にデータ０，１（これらを代入データと称す）を代入して前記誤り検出符号をもとに誤り検出処理を行い、誤りが非検出となるまで誤り訂正処理を行うことを特徴とする請求項２８記載のデータ管理システム。
【請求項３０】
前記タグ側制御部又は前記機器側制御部は、前記ビット対をなす双方のビットの論理和演算に基づき誤りが検出されると、
誤りが検出されたアドレスごとに前記代入データと前記第１誤り検出符号とをもとに誤りが非検出となるまで誤り訂正処理を行う第１誤り訂正処理と、
同じビット位置の列ごとに前記代入データと前記第２誤り検出符号とをもとに誤りが非検出となるまで誤り訂正処理を行う第２誤り訂正処理とを実行することを特徴とする請求項２９記載のデータ管理システム。
【請求項３１】
前記誤り検出符号は、アドレスを１アドレス以上一定のパターンでずらし、且つビット位置を１ビット以上一定のパターンでずらしてなるビット列について生成される第３誤り検出符号を含むことを特徴とする請求項２８乃至３０の何れかに記載のデータ管理システム。
【請求項３２】
前記冗長データは、前記誤り検出符号の各ビットが示す０，１の値の何れか一方を０１、他方を１０とする誤り検出符号用のビット対として符号化したデータを含み、
前記タグ側制御部又は前記機器側制御部は、前記誤り検出符号用のビット対をなす双方のビットの論理和演算を行うことに基づき、前記誤り検出符号に誤りが有ると判断した場合には、その誤り検出符号が付加された本来のデータから新たな誤り検出符号を生成することを特徴とする請求項２８乃至３１の何れかに記載のデータ管理システム。
【請求項３３】
前記タグ側制御部又は前記機器側制御部は、前記不揮発性記憶手段にデータを書込む際、そのデータを書込むアドレス以外の全てのアドレスのデータを読出して、前記冗長データをもとに誤り検出処理と誤り訂正処理とを行うことを特徴とする請求項２６乃至３２の何れかに記載のデータ管理システム。
【請求項３４】
前記タグ側制御部又は前記機器側制御部は、前記読出したデータについて誤り訂正処理を行った場合は、訂正したデータを前記不揮発性記憶手段に書込むことを特徴とする請求項３３記載のデータ管理システム。
【請求項３５】
前記不揮発性記憶手段には、複数の異なる領域に同じデータが書込まれてデータが多重化されており、
前記タグ側制御部又は前記機器側制御部は、多重化された複数のデータ間で対応するビットごとに想定されるデータの誤りパターンに応じて論理演算を行い、その演算により得られたビット列について、前記冗長データをもとに誤り検出処理を行った結果、誤りが検出されなければ、当該ビット列のデータが正しいデータであると判断することを特徴とする請求項２６乃至３４の何れかに記載のデータ管理システム。
【請求項３６】
前記冗長データは、データのアドレスごとに生成される第１誤り検出符号と、同じビット位置ごとに生成される第２誤り検出符号とのうち少なくとも何れかの誤り検出符号を含み、
前記タグ側制御部又は前記機器側制御部は、前記ビット対と前記誤り検出符号とをもとに誤り検出処理及び誤り訂正処理を行い、その訂正処理後のデータに誤りが有ると、多重化された複数のデータ間で対応するビットごとに論理和演算を行うことを特徴とする請求項３５記載のデータ管理システム。
【請求項３７】
前記冗長データは、データを構成する各ビットに対して、互いに隣り合う当該ビットの組み合わせに対応して付加されたパリティ符号を含み、
前記タグ側制御部又は前記機器側制御部は、前記誤り訂正処理において、前記隣り合うビットのうち誤りが無いビットのデータと前記パリティ符号とをもとにビットの誤りを訂正することを特徴とする請求項２６乃至３６の何れかに記載のデータ管理システム。
【請求項３８】
前記不揮発性記憶手段には、前記ＲＦＩＤタグ固有のＩＤデータと共に、当該ＩＤデータの冗長データが記憶されており、
前記タグ側制御部又は前記機器側制御部は、前記不揮発性記憶手段から読出したＩＤデータについてその冗長データをもとに誤り検出処理を行うことを特徴とする請求項２６乃至３７の何れかに記載のデータ管理システム。
【請求項３９】
前記タグ側制御部又は前記機器側制御部は、前記ＩＤデータについて誤りが検出された場合には、その冗長データをもとに誤り訂正処理を行うことを特徴とする請求項３８記載のデータ管理システム。
【請求項４０】
前記タグ側制御部又は前記機器側制御部は、前記不揮発性記憶手段からデータを読出す場合、同じアドレスについて連続して少なくとも２度同じデータを読出すまで、繰り返しデータを読出すことを特徴とする請求項２６乃至３９の何れかに記載のデータ管理システム。
【請求項４１】
前記タグ側制御部又は前記機器側制御部は、予め設定された所定時間毎に前記不揮発性記憶手段からデータを読出すことを特徴とする請求項２６乃至４０の何れかに記載のデータ管理システム。
【請求項４２】
前記所定時間は、放射線環境あるいは高温環境等の特殊環境の下、前記不揮発性記憶手段において放射線照射あるいは温度特性等によりデータ破壊に至る時間よりも短い時間に設定されていることを特徴とする請求項４１記載のデータ管理システム。
【請求項４３】
前記ＲＦＩＤタグは、自身が動作するための電源を内蔵しており、
前記タグ側制御部は、予め設定された所定時間毎に、若しくは他に優先する処理のない時に、前記不揮発性記憶手段からデータを読出す処理を行うことを特徴とする請求項２６乃至４２の何れかに記載のデータ管理システム。
【請求項４４】
前記タグ側制御部は、前記電子機器から前記無線通信手段を介して書込み用データを受信した際、その受信したデータから冗長データを生成して前記データと共に前記不揮発性記憶手段に書込み、前記電子機器へ前記無線通信手段を介してデータを送信する際、その送信するデータに付された冗長データをもとに誤り検出処理と誤り訂正処理とを行うことにより、誤りの無いデータを送信することを特徴とする請求項４３記載のデータ管理システム。
【請求項４５】
前記不揮発性記憶手段には、
前記タグ側制御部によって実行され、前記ＲＦＩＤタグとして機能をなすための制御プログラム、及び当該制御プログラムの誤りを訂正するための冗長データと、
主訂正プログラム及び副訂正プログラム、並びにこれらの訂正プログラムの誤りを訂正するための冗長データとが記憶されており、
前記主訂正プログラム及び前記副訂正プログラムは、互いに同じプログラムであって、
前記主訂正プログラムは、自身以外のプログラム及びデータについて誤り検出処理及び誤り訂正処理の対象とし、前記副訂正プログラムは、前記主訂正プログラムを含むデータについて誤り検出処理及び誤り訂正処理の対象とすることを特徴とする請求項４３または４４記載のデータ管理システム。
【請求項４６】
前記タグ側制御部は、前記主訂正プログラムと前記副訂正プログラムとのうち一方の訂正プログラムに誤りが検出された場合において、冗長データに基づく誤り訂正処理が不能で且つ他方の訂正プログラムに誤りが無いと判断した時、一方の訂正プログラムの誤りが検出されたアドレスに他方の訂正プログラムの対応するアドレスの内容を書込むことにより誤りを訂正することを特徴とする請求項４５記載のデータ管理システム。
【請求項４７】
前記タグ側制御部は、前記主訂正プログラムと前記副訂正プログラムとのうち一方の訂正プログラムに誤りが検出された場合において、冗長データに基づく誤り訂正処理が不能で且つ他方の訂正プログラムにも誤りが有ると判断した時、一方の訂正プログラムの誤りが検出されたアドレスに、他方の訂正プログラムの対応するアドレスの内容に誤りが無ければ当該アドレスの内容をコピーする簡易訂正プログラムに基づいて、訂正プログラム相互間で誤りを訂正することを特徴とする請求項４５又は４６記載のデータ管理システム。
【請求項４８】
前記ＲＦＩＤタグの電源が投入された時、前記タグ側制御部は、前記不揮発性記憶手段から読出したデータのうち少なくとも当該タグ側制御部により実行される制御プログラムについてその冗長データをもとに誤り検出処理を行うことを特徴とする請求項４５乃至４７に何れかに記載のデータ管理システム。
【請求項４９】
前記ＲＦＩＤタグとは別個に、他のＲＦＩＤタグを備え、
前記ビット対のうちの一方のビットを、一方のＲＦＩＤタグの不揮発性記憶手段に書込み、他方のビットを、他方のＲＦＩＤタグの不揮発性記憶手段に書込み、
前記機器側制御部は、双方の前記不揮発性記憶手段からデータを読出することにより、前記ビット対に基づく誤り検出処理を行うこと特徴とする請求項２６乃至４８の何れかに記載のデータ管理システム。
【請求項５０】
前記電子機器は、データを記憶するための不揮発性の機器側記憶手段を備え、
前記機器側記憶手段には、データと共に当該データの誤りを訂正するための冗長データが記憶されており、
前記冗長データは、データの各ビットが示す０，１の値の何れか一方を０１、他方を１０とするビット対として符号化したデータを含み、
前記機器側制御部は、前記機器側記憶手段から読出したデータについて前記ビット対をなす双方のビットの値が０であれば前記ビット対に誤りが有ると判断する誤り検出処理を行うことを特徴とする請求項２６乃至４９の何れかに記載のデータ管理システム。
【請求項５１】
前記機器側記憶手段には、
前記機器側制御部によって実行される制御プログラム、及び当該制御プログラムの誤りを訂正するための冗長データと
主訂正プログラム及び副訂正プログラム、並びにこれらの訂正プログラムの誤りを訂正するための冗長データとが記憶されており、
前記主訂正プログラム及び副訂正プログラムは、互いに同じプログラムであって、
前記主訂正プログラムは、自身以外のプログラム及びデータを誤り検出処理及び誤り訂正処理の対象とし、前記副訂正プログラムは、前記主訂正プログラムを誤り検出処理及び誤り訂正処理の対象としたことを特徴とする請求項５０記載のデータ管理システム。
【請求項５２】
前記電子機器の電源が投入された時、前記機器側制御部は、前記機器側記憶手段から読出したデータのうち少なくとも当該機器側制御部により実行される制御プログラムについてその冗長データをもとに誤り検出処理を行うことを特徴とする請求項５０又は５１記載のデータ管理システム。
【請求項５３】
前記電子機器は、タグリーダ／ライタであることを特徴とする請求項２６乃至５２の何れかに記載のデータ管理システム。
【請求項５４】
外部の電子機器との間で、非接触でデータを交信するためのアンテナを備えたＲＦＩＤタグにおいて、
積層構造をなす積層体と、
前記積層体に対して外部との通信可能に配設された前記アンテナと、
前記アンテナと電気的に接続されたＲＦＩＤ回路と、
前記ＲＦＩＤ回路に内蔵され、データと共に当該データの誤りを訂正するための冗長データが記憶された不揮発性記憶手段と、
前記ＲＦＩＤ回路に内蔵され当該ＲＦＩＤタグ全体の制御を行う制御部とを備え、前記積層体は、放射線を遮蔽する遮蔽部材を有し、前記ＲＦＩＤ回路を前記遮蔽部材で覆うように当該積層体内に配置してなり、
前記制御部によって、前記不揮発性記憶手段から読出したデータについて前記冗長データをもとに誤り検出処理を行い、その検出処理において誤りが検出された場合には誤り訂正処理を行う構成にあって、
前記冗長データは、データの各ビットが示す０，１の値の何れか一方を０１、他方を１０とするビット対として符号化したデータを含み、
前記制御部は、前記誤り検出処理において、前記不揮発性記憶手段から読出したデータについて前記ビット対をなす双方のビットの値が０であれば前記ビット対に誤りが有ると判断することを特徴とするＲＦＩＤタグ。
【請求項５５】
ＲＦＩＤタグとの間で非接触でデータを交信するためのアンテナを備えたタグリーダ／ライタにおいて、
積層構造をなす積層体と、
前記積層体に対して外部との通信可能に配設された前記アンテナと、
前記アンテナと電気的に接続されたリーダ／ライタ回路と、
前記リーダ／ライタ回路に内蔵され、データと共に当該データの誤りを訂正するための冗長データが記憶された不揮発性記憶手段と、
前記リーダ／ライタ回路に内蔵され前記不揮発性記憶手段に対するデータの読取り及び書込みを制御する制御部とを備え、前記積層体は、放射線を遮蔽する遮蔽部材を有し、前記リーダ／ライタ回路を前記遮蔽部材で覆うように当該積層体内に配置してなり、
前記制御部によって、前記不揮発性記憶手段から読出したデータについて前記冗長データをもとに誤り検出処理を行い、その検出処理において誤りが検出された場合には誤り訂正処理を行う構成にあって、
前記冗長データは、データの各ビットが示す０，１の値の何れか一方を０１、他方を１０とするビット対として符号化したデータを含み、
前記制御部は、前記誤り検出処理において、前記不揮発性記憶手段から読出したデータについて前記ビット対をなす双方の値が０であれば前記ビット対に誤りが有ると判断することを特徴とするタグリーダ／ライタ。
【請求項５６】
積層構造をなす積層体と、
前記積層体に対して外部との通信可能に配設された前記アンテナと、
前記アンテナと電気的に接続された制御回路と、
前記制御回路に内蔵され、データと共に当該データの誤りを訂正するための冗長データが記憶された不揮発性記憶手段と、
前記制御回路に内蔵され、前記不揮発性記憶手段に対するデータの読取り及び書込みを制御する制御部とを備え、前記積層体は、放射線を遮蔽する遮蔽部材を有し、前記制御回路を前記遮蔽部材で覆うように当該積層体内に配置してなる記憶装置における前記不揮発性記憶手段のデータを管理するためのデータ管理方法にあって、
前記冗長データは、データの各ビットが示す０，１の値の何れか一方を０１、他方を１０とするビット対として符号化したデータを含み、
前記制御部によって、前記不揮発性記憶手段から読出したデータについて前記冗長データをもとに誤り検出処理を行うステップと、
この誤り検出処理において誤りが検出された場合に、前記制御部によって誤り訂正処理を行うステップとを含み、
前記制御部は、前記誤り検出処理を行うステップにおいて、前記不揮発性記憶手段から読出したデータについて前記ビット対をなす双方のビットの値が０であれば前記ビット対に誤りが有ると判断することを特徴とするデータ管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非接触で情報をやりとりするＲＦＩＤ（Radio Frequency Identification）タグ、タグリーダ／ライタ、データ管理システム及びデータ管理方法に関する。
【背景技術】
【０００２】
上記ＲＦＩＤタグは、アンテナと当該アンテナに電気的に接続されたＩＣ（Integrated Circuit）チップ等のＲＦＩＤ回路とを備えており、ＲＦＩＤ回路に対して、アンテナを通じてタグリーダ／ライタにより非接触で情報の書込み及び読取りが行われるようになっている。このＲＦＩＤタグは、非接触ＩＣタグや無線ＩＣタグとも称され、近年では商品の管理や物品の履歴のトレーサビリティー等を目的として様々な分野で導入されつつある。
【０００３】
例えば、特許文献１のＲＦＩＤタグにあっては、クリーニング用の衣類に取付けられ、洗濯工場での工程管理等に供される。このため、耐水性、耐溶剤性に優れたものとすべく、絶縁基材にＩＣチップ及びアンテナコイルを実装したＩＣタグインレットを、このインレットとは別体のトレーの収納部に配置し、埋込樹脂によってトレーと一体的構造をなすように構成している。
【０００４】
また、特許文献２では、特に耐薬品性を高めることを目的として、アンテナとＩＣチップとを、上側ガラス及び下側ガラスによって挟み込んだＲＦＩＤタグが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−９８８６６号公報
【特許文献２】特開２００６−７２８０４号公報
【特許文献３】特開２００８−２５０４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
引用文献１或は引用文献２のＲＦＩＤタグによれば、アンテナとＩＣチップとを樹脂或はガラス板により覆うことで、有機溶剤等を使用する環境でも適用することができる。
一方、近年では、原子力発電所等の放射線被曝環境下においても、ＲＦＩＤタグによる種々の管理を行うことで事故の未然防止を図ることが要請されている。しかしながら、引用文献１，２のように環境適用性に優れたＲＦＩＤタグでも、放射線によりデータエラーが発生する惧れがあるような特殊環境の下では、ＲＦＩＤタグを使用することはできない。つまり、ＲＦＩＤタグにおいては、そのアンテナによる外部との通信を確保する必要がある一方で、放射線によるダメージを回避するための保護をしなければならず、前記の特殊環境で正常に機能させることは困難である。従来の文献では、このようなＲＦＩＤタグの耐放射線性について示唆すら存在しないのが実情である。
【０００７】
尚、特許文献３のＲＦＩＤタグでは、ＣＲＣチェックコードを用いてデータエラーを検出し、ＥＣＣチェックチェックコードをもとに、１ビットのエラーを訂正して正しいデータを復元するようになっている。ところが、ＲＦＩＤタグが放射線に晒されると、その放射線の照射時間の経過に伴いメモリ部におけるデータエラーが蓄積される。また、放射線量によっては、メモリ部にて複数ビットにわたる連続したバーストエラーが発生する虞もあり、１ビットのエラー訂正はもとより、データエラーの検出すらできない事態も生じうる。特許文献３でも、放射線或は宇宙線に晒されるような特殊環境においてＲＦＩＤタグを使用することは想定されておらず、特許文献３のような対処では上記の特殊環境でＲＦＩＤタグを用いることは困難であり、依然として特許文献１，２と同様の課題を内在している。
【０００８】
本発明は上記事情に鑑みてなされたものであり、その目的は、放射線に晒されるような特殊環境でデータエラーの発生を防止し且つ正常に機能させることが可能なＲＦＩＤタグ、タグリーダ／ライタ、データ管理システム及びデータ管理方法を提供することである。
【課題を解決するための手段】
【０００９】
上記した目的を達成するために、本発明のＲＦＩＤタグは、積層構造をなす積層体と、前記積層体に対して外部との通信可能に配設されたアンテナと、前記アンテナと電気的に接続されたＲＦＩＤ回路とを備えたＲＦＩＤタグであって、前記積層体は、放射線を遮蔽する遮蔽部材を有し、前記ＲＦＩＤ回路を前記遮蔽部材で覆うように当該積層体内に配置してなることを特徴とする。
【発明の効果】
【００１０】
上記構成によれば、ＲＦＩＤ回路においてデータを記憶するメモリ部と、その他の回路部（つまりメモリ部を制御する制御部や、通信部等を含む回路部）とが遮蔽部材により覆われるため、放射線に晒される特殊環境の下でもＲＦＩＤタグのデータエラーの発生を抑制することが可能となる。つまり、当該データエラーの発生原因としては、メモリ部に放射線が入射し、その結果データエラーに至る場合、メモリ部を制御する回路部に放射線が入射し、当該回路部の誤動作により誤ったデータをメモリ部に書込む等してデータエラーが発生する場合、回路部への放射線の入射により異常電圧が発生し、回路部が部分的に破壊されメモリ部からデータを読出すことができなくなる場合が想定されるが、これら全てのケースについて放射線を遮蔽部材で遮蔽することにより防止できる。このように、本発明のＲＦＩＤタグは、耐放射線性を有する一方で、積層体に対してアンテナを外部との通信可能に配設したので、非接触でデータをやりとりするＲＦＩＤタグとして正常に機能させることができる。よって、原子力産業や航空・宇宙産業等において、安全性及び信頼性を確保しつつ、設備の保守、作業効率化やトレーサビリティーの確立等を実現することができるＲＦＩＤタグを提供できる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態のＲＦＩＤタグを模式的に示すものであり、（ａ）及び（ｂ）は、縦断側面図及び横断平面図
【図２】遮蔽部材における配線材近傍部を拡大して示す縦断側面図
【図３】ＲＦＩＤタグの電気的構成とデータ管理システムの概略を示すブロック図
【図４】ＲＦＩＤタグを原子力設備の保全管理システムに適用した一例を示す図
【図５】中性子線用遮蔽部材の厚さと中性子線の透過率との関係を示す図
【図６】ガンマ線用遮蔽部材の厚さとガンマ線の透過率との関係を示す図
【図７】中性子のエネルギーと各材料の吸収断面積との関係を示す図
【図８】第２実施形態を示すもので、（ａ）は図１（ａ）相当図、（ｂ）は断熱材が施された配管にＲＦＩＤタグを取付けた場合の概略図
【図９】第３実施形態を示す図１（ａ）相当図
【図１０】第４実施形態を示す図１（ａ）相当図
【図１１】第５実施形態を示す図１相当図
【図１２】第６実施形態を示す図１相当図
【図１３】第７実施形態を示すもので、（ａ）及び（ｂ）は図１１（ａ）及び（ｂ）相当図、（ｃ）は製造過程を説明するための図
【図１４】第８実施形態を示す図１１相当図
【図１５】第９実施形態を示す図１１相当図
【図１６】第１０実施形態を示すもので、ＲＦＩＤタグとタグリーダ／ライタの種類、並びにこれらの組合わせを説明するための図
【図１７】パッシブ型のＲＦＩＤタグ及びタグリーダ／ライタの電気的構成、並びにデータ管理システムの概略を示すブロック図
【図１８】（ａ）及び（ｂ）は、アクティブ型のＲＦＩＤタグ及びタグリーダ／ライタにおけるメモリ部の夫々のマップイメージを示す図
【図１９】パッシブ型のＲＦＩＤタグにおけるメモリ部のマップイメージを示す図
【図２０】（ａ）並びに（ｂ）は、メインデータ及び第１誤り検出符号、並びに第２誤り検出符号を説明するための図
【図２１】ＲＦＩＤタグにおけるメモリ部のメモリマップを示す図
【図２２】メインデータ及び第１誤り検出符号の夫々のビット対と、各ビット対における実際の使用アドレスの例を説明するための図
【図２３】パリティ符号を用いた誤り検出処理と誤り訂正処理を説明するための図
【図２４】（ａ）はビット対として符号化したデータを示す図、（ｂ）は、ビット対として符号化したメインデータ及び第１誤り検出符号の一例を示す図
【図２５】データが１から０に片方向へ変化するエラーと、代入データの代入パターンの一例を示す図
【図２６】データを書込む場合における全体の処理の流れを示すフローチャート
【図２７】データを読出す場合における全体の処理の流れを示すフローチャート
【図２８】同じアドレスについて連続してデータを読出す処理の一例を示すフローチャート
【図２９】関連データ読込み処理の流れを示すフローチャート
【図３０】各冗長データを用いた誤り訂正処理の流れを示すフローチャート
【図３１】第１誤り検出符号に係る誤り訂正処理の流れを示すフローチャート
【図３２】多重化に係る誤り訂正処理の流れを示すフローチャート
【図３３】パリティ符号に係る誤り訂正処理の流れを示すフローチャート
【図３４】第１誤り検出符号及び第２誤り検出符号に係る誤り訂正処理の流れを示すフローチャート
【図３５】二重化したデータに基づく誤り訂正処理を説明するための図
【図３６】第１１実施形態を示すもので、三重化したデータに基づく誤り訂正処理を説明するための図
【図３７】第１２実施形態を示す図２４（ｂ）相当図
【図３８】第１３実施形態を示す図３７相当図
【図３９】第１４実施形態を示すもので、ＩＤデータに関する誤り訂正処理の流れを示すフローチャート
【図４０】第１５実施形態を示すもので、各種の誤り訂正プログラムについて、夫々の誤り訂正を行う対象を説明するための図
【図４１】主又は副誤り訂正プログラムによる処理内容を示すフローチャート
【図４２】簡易誤り訂正プログラムの処理内容を示すフローチャート
【図４３】第１６実施形態を示す図２０（ａ）相当図
【図４４】図４３相当図
【発明を実施するための形態】
【００１２】
＜第１実施形態＞
以下、本発明の第１実施形態について、図１〜図７を参照しながら説明する。
図１に模式的に示すように、ＲＦＩＤタグ１は、積層構造をなす積層体２と、この積層体２に対して外部との通信可能に配設されたアンテナ３と、このアンテナ３と電気的に接続されたＲＦＩＤ回路４を含む電気部品（電子部品）とを備えている。積層体２は、ＲＦＩＤ回路４を上側と下側とから挟み且つ上下方向に積層された第１の積層部５と、ＲＦＩＤ回路４の側方を囲み且つ第１の積層方向と直交する方向に積層された第２の積層部６とを有し、全体として矩形板状をなす。
【００１３】
第１の積層部５及び第２の積層部６は、例えば、夫々内層としてのガンマ線用遮蔽部材７、中間層としての中性子線用遮蔽部材８、外層としての外装樹脂９を有すると共に、各遮蔽部材７，８は、後述する配線材１１を配設するための配線手段を含んで構成されている。ガンマ線用遮蔽部材７は、例えば鉛を主たる構成物質とし、シリコンゴム中にその鉛粉を含有する複数の層７ａ（図２参照）からなり、中性子線用遮蔽部材８は、例えばボロン化合物を主たる構成物質とし、シリコンゴム中にそのボロン化合物を含有する複数の層８ａ（図２参照）からなる。第１の積層部５は、遮蔽部材７，８の層７ａ、８ａ全体で例えば２６層の多層構造をなし、遮蔽部材７，８及び外装樹脂９がＲＦＩＤ回路４を挟んで上下対称をなすように上下に積層されている。第２の積層部６は、第１の積層部５と同様に例えば２６層の多層構造をなす遮蔽部材７，８と外装樹脂９とが、第１の積層部５の各周辺部に沿ってＲＦＩＤ回路４の周囲を囲んで前後方向と左右方向とに積層された配置形態をなす。これら第１の積層部５及び第２の積層部６により、積層体２内には、ＲＦＩＤ回路４全体が遮蔽部材７，８に覆われる中空状の遮蔽空間Ｓが形成されている。
【００１４】
図２に示すように、夫々の遮蔽部材７，８には、アンテナ３とＲＦＩＤ回路４とを電気的に接続するための配線空間部（配線手段）１０が連なるように形成されている。配線空間部１０は、遮蔽部材７，８の外部と遮蔽空間Ｓとを連通する蛇行形状をなしており、遮蔽部材７，８による放射線の遮蔽機能が損なわれないようになっている。配線空間部１０には配線材１１が設けられ、ビア１１ａと埋込み部１１ｂを形成している。こうして、本実施形態の積層体２は、遮蔽部材７，８にて層間接続するビア１１ａ或は導電層たる埋込み部１１ｂが配設された多層基板として把握される。また、遮蔽部材７，８としては、各層７ａ、８ａの表面に当該導電層が銅泊としてプリント配線されたプリント基板（配線手段）を用いることにより、安価な構成とすることができる。
【００１５】
遮蔽部材７，８の外側であって、図１（ａ）中、外装樹脂９の上側にはアンテナ３が配置されている。詳しい図示は省略するが、アンテナ３は、例えば蛇行形状（図１（ｂ）中、２点鎖線参照）をなす左右一対のアンテナパターンからなる。各アンテナパターンには配線材１１を介してＲＦＩＤ回路４の端子が接続されており、アンテナ３は、後述するタグリーダ／ライタ２０から送信される電波を受信し、またタグリーダ／ライタ２０に電波を送信する。
【００１６】
本実施形態のＲＦＩＤタグ１は比較的広範囲での交信が可能なアクティブ型であり、遮蔽空間Ｓには図示しないプリント基板が設けられると共に、このプリント基板にＲＦＩＤ回路４の他、センサ部１２や電源（電池）１３等の各種電気部品が実装されている。
【００１７】
図３は、ＲＦＩＤタグ１の電気的構成と共に示すデータ管理システム２１の概略的なシステム構成図である。先ず、ＲＦＩＤ回路４は、例えばＭＰＵ（Micro Processing Unit）から構成された制御部１６を主体として、これに接続されるメモリ部１５、通信部１７及び外部インターフェイス（Ｉ／Ｆ）部１８を備えている。
【００１８】
外部Ｉ／Ｆ部１８には、外部環境を検出するためのセンサ部（検出手段）１２が接続されている。センサ部１２としては、例えば振動センサ、温度センサ、放射線センサ、音センサ等、ＲＦＩＤタグ１の用途に応じて各種の検出手段を用いることができる。また、外部Ｉ／Ｆ部１８には、外部検出手段接続部１８ａが接続されており、積層体２に、前記配線空間部１０とは別に外部検出手段用の配線空間部（図示せず）が形成されている。即ち、ＲＦＩＤタグ１の外部に後述する外部検出手段（例えば電流センサ、電圧センサ、圧力センサ、流量センサ等）を設けると共に、外部検出手段用の配線空間部の配線材と外部検出手段接続部１８ａを介して、外部検出手段のＲＦＩＤ回路４への接続が可能に構成されている。
【００１９】
メモリ部（記憶手段）１５は、通信部１７や、センサ部１２、外部検出手段等から得たデータを書換え可能に記憶する不揮発性メモリとしてのＦＲＡＭ（Ferroelectric Random Access Memory（登録商標））のみで構成されている。ＦＲＡＭは、耐放射線性に優れると共に、読出し専用メモリとしてのＲＯＭとデータを一時的に記憶するＲＡＭとの双方の機能を有する。尚、メモリ部１５は、ＦＲＡＭに代えてＭＲＡＭ（Magnetic Random Access Memory）を用いてもよいし、ＲＯＭとＲＡＭとＥＥＰＲＯＭ（Electrically Erasable Programmable ROM）とから構成してもよい。制御部１６は、センサ部１２により検出された外部情報や、管理に必要な各種データ（後述する設備管理番号、設置年月日、点検／交換履歴）等をＦＲＡＭに書込み、記憶させるようになっている。
【００２０】
通信部１７は、アンテナ３で受信した電波に含まれるデータ信号が配線材１１を介して伝達されると、そのデータ信号を元のデータに復調する処理を行うもので、アンテナ３と共に無線通信手段を構成する。制御部１６は、そのデータ（タグリーダ／ライタ２０からの命令（コマンド））の内容に従って、メモリ部１５の記憶内容の書換え或は書込み等を行う。また、制御部１６は、タグリーダ／ライタ２０からの指示データに基づいて、メモリ部１５に保存しているデータを送信するための制御を通信部１７に対して行い、メモリ部１５から取出されたデータにより、通信部１７において所定の周波数帯の搬送波が変調され、配線材１１を介してアンテナ３からタグリーダ／ライタ２０側に送信される。
【００２１】
データ管理システム２１は、アンテナ２０ａを介してＲＦＩＤタグ１と非接触でデータの交信を行うタグリーダ／ライタ２０と、このタグリーダ／ライタ２０に通信回線２３ａ（無線通信でもよい）で接続されたパソコン（情報処理／操作装置）２４と、パソコン２４に通信回線（通信ネットワーク）２３を介して接続されたサーバ２５とから構成されている。パソコン２４は、その操作入力による指示データ等が通信回線２３ａを介しタグリーダ／ライタ２０へ出力され、タグリーダ／ライタ２０から上記したＲＦＩＤタグ１に係るデータがパソコン２４へと出力される。
【００２２】
ここで、図４は、上記データ管理システム２１を、例えば熱中性子炉等の原子力施設のように放射線に晒される設備２７の保全管理に適用した一例を示している。当該設備２７には、流路を形成する配管２７ａに温度センサを配したＲＦＩＤタグ１ａ、その流路の流量を検出するための流量センサを配したＲＦＩＤタグ１ｂ、設備２７の異常音を検出するための音センサを内蔵したＲＦＩＤタグ１ｃ等、様々な管理ポイントに対応したＲＦＩＤタグ１が設けられている。タグリーダ／ライタ２０としては、ハンディ型タグリーダ／ライタ２０Ａ、或は据置型タグリーダ／ライタ２０Ｂ（図４、図１６参照）が用いられ、パソコン２４との間で無線通信、或は通信回線２３ａを介した通信を行う。パソコン２４は、例えば設備２７から隔離された操作室に配置され、通信回線２３を介してサーバ２５への指示やサーバ２５からの応答等、種々のデータのやり取りが行えるようになっている。サーバ２５のデータベース２５ａには、例えば設備２７の管理番号、設置年月日、部品や機器ごとの点検／交換履歴、前記の各センサで検出されたデータ（センサ情報）等、設備２７に係る各種データが記憶されており、サーバ２５からの呼び出しに応じてデータの取得、参照が行われ、または必要に応じてデータが書込まれる。
【００２３】
上記データ管理システム２１において、ハンディ型或は据置型タグリーダ／ライタ２０Ａ，２０Ｂを用いて、設備２７から離れた位置でＲＦＩＤタグ１ａ〜１ｃからセンサ情報等を得ることができる。また、ＲＦＩＤタグ１ｃに係る各種情報がデータベース２５ａによって総合的に管理され、パソコン２４により取得した情報を分析、把握することができる。そして、例えばＲＦＩＤタグ１の温度センサから得られた温度データに基づいて、その温度の上昇傾向が識別される場合には、当該温度データが正常値の範囲内であっても、パソコン２４での画面や音声等を通じてシステム管理者に注意を喚起する。また、これと同様に、振動、放射線、音等のセンサ情報について夫々正常なデータの範囲内であっても、通常時のデータと異なる傾向を示す場合には、パソコン２４等の報知手段により報知する等して、異常が顕在化する前の注意喚起を行うことができる。従って、設備２７や機器の振動や温度、異常音、放射線レベル等を集約監視することができ、設備２７等において異常が顕在化する前のメンテナンスを行うことができると共に、トレーサビリティーの確立と、保全管理の効率化を図ることができる。
【００２４】
さて、発明者は、放射線に晒された通常のＲＦＩＤタグ（本発明のＲＦＩＤタグ１と異なる）においてデータエラーが発生するメカニズムを明らかにした。即ち、データエラーの発生原因としては、ＩＣチップ等のＲＦＩＤ回路においてデータを記憶するメモリ部に放射線が入射し、その結果データエラーに至る場合（ケース（１））、メモリ部以外の回路部（例えばメモリ部を制御する回路部）に放射線が入射し、当該回路部の誤動作により誤ったデータをメモリ部に書込む等してデータエラーが発生する場合（ケース（２））、回路部への放射線の入射により異常電圧が発生し、回路部が部分的に破壊されメモリ部からデータを読出すことができなくなる場合（ケース（３））が想定される。
【００２５】
そこで、放射線環境下でのＲＦＩＤタグ１の使用を可能とすべく、本実施形態の積層体２は以下の如く構成される。即ち、積層体２は、ＲＦＩＤ回路４のメモリ部１５と制御部１６、通信部１７、外部Ｉ／Ｆ部１８等を含む回路部全体とを遮蔽部材７，８によって覆うように構成されている。ここで、中性子線用遮蔽部材８は、シリコンゴム中にボロン化合物（例えば炭化ボロン）を含んで構成され、遮蔽部材８を所望の形状に容易に形成することができる共に、後述のように薄板状のものでも良好な中性子線遮蔽効果を有する。当該遮蔽部材８は、これを構成する物質として、例えば、ボロン、ボロン化合物の他、中性子線遮蔽効果に優れたガドリニウム、ガドリニウム化合物、カドミウム、カドミウム化合物等のうち、少なくとも１つを含むものであればよく、ボロンを吸着させたセロハン等から構成してもよい。他方、ガンマ線用遮蔽部材７は、シリコンゴム中に鉛粉を含んで構成され、薄板状のものでも優れたガンマ線遮蔽性能を有すると共に、遮蔽部材７を所望の形状に容易に形成することができる。当該遮蔽部材７は、これを構成する物質として、例えば、鉛、鉛化合物の他、タングステン、タングステン化合物等のうち、少なくとも１つを含むものであればよく、鉛板や、鉛箔等から構成してもよい。
【００２６】
図５及び図６は、各遮蔽部材の厚さと中性子線及びガンマ線の透過率との関係を示す片対数グラフである（アスク・サンエンジニアリング株式会社発行の放射線遮蔽材のカタログ参照）。先ず、図５中、８Ａ−１，８Ａ−２及び８Ａ−３は、シリコンゴム中の酸化ガドリニウム含有量が夫々４０％，２０％及び１０％の遮蔽部材、８Ｂ−１及び８Ｂ−２は、シリコンゴム中のボロン化合物の含有率を異ならせた遮蔽部材であり、熱中性子線に対する遮蔽効果を示している。これら遮蔽部材８Ａ−１〜８Ｂ−２は、その厚み（ｍｍ）の増加に対して熱中性子線の透過率が指数関数的に減衰しており、優れた中性子線遮蔽性能を有することがわかる。
【００２７】
他方、図６中、７Ａ及び７Ｂは、シリコンゴム中にタングステン粉末及び鉛粉末を夫々含有させた遮蔽部材であり、60Ｃｏ線源を使用して遮蔽部材７Ａ，７Ｂ、コンクリート部材について測定したときの遮蔽効果を示している。同図に示すように、遮蔽部材７Ａ，７Ｂはコンクリート部材よりも優れたガンマ線遮蔽性能を有しており、そのガンマ線透過率は、上記と同様にその厚みＴの増加に対応した指数関数的な減衰傾向を示している。つまり、遮蔽部材に入るガンマ線強度をＩ0、遮蔽部材から出るガンマ線強度をＩ、遮蔽部材の線吸収係数をμ、遮蔽部材の厚さをＴとした場合、Ｉ＝Ｉ0×ｅｘｐ（−μＴ）となり、従ってガンマ線の透過率Ｄは、次式で表される。
【００２８】
Ｄ＝ｅｘｐ（−μＴ）
前記熱中性子線の透過率Ｄと遮蔽部材８Ａ−１〜８Ｂ−２の厚みも上記の式を満たす相関関係となる。そして、これらガンマ線や中性子線を含む放射線の透過率は、放射線のエネルギーに応じて変化するため、そのエネルギーに対応する遮蔽効果の高い材料を用いることが好ましい。
【００２９】
図７は、中性子のエネルギーと各材料８Ｃ、８Ｄ、８Ｅの吸収断面積σ（バーン）との関係を説明するための模式的なグラフである。図７において、例えば０．０２５ｅＶ以下の熱中性子を含む低エネルギー領域（同図中、左側の領域）から１００ｋｅＶ以上の高速中性子を含む高エネルギー領域（同図中、右側の領域）のうち、低エネルギー領域では材料８Ｃが、高エネルギー領域では材料８Ｅが、中間のエネルギー領域では材料８Ｄが夫々吸収断面積のピークを持つ。このように、材料８Ｃ〜８Ｅは、個々に吸収作用に優れるエネルギー領域を有することから、遮蔽部材として材料８Ｃ〜８Ｅを併せ持つことで、熱中性子から高速中性子に至る広いエネルギー範囲の中性子の遮蔽に有効であるといえる。従って、中性子線用遮蔽部材８の各層８ａを構成する材料として、吸収断面積が相対的に大きく、且つ吸収断面積のピークとなる中性子のエネルギーが互いに異なる複数の材料（例示したボロン化合物や、その他の材料）を用いて構成することで、広いエネルギー範囲にわたる中性子線を効率よく遮蔽することが可能となる。一方、例えば、中性子のエネルギー範囲が熱中性子線領域に限定されている場合、層８ａを材料８Ｃ（例えばボロン化合物）のみで構成しても、そのエネルギーに対応した高い遮蔽効果を得ることができる。尚、詳しい説明は省略するが、ガンマ線用遮蔽部材７の各層７ａについても、何れも吸収断面積が相対的に大きく、且つ吸収断面積のピークとなるガンマ線のエネルギーが互いに異なる複数の材料（例示した鉛や、その他の材料）を用いて構成することで、広いエネルギー範囲にわたるガンマ線を効率よく遮蔽することが可能となる。
【００３０】
本実施形態の積層体２における前述した２６層の配分は、遮蔽部材７，８を構成する材料の遮蔽特性、並びにＲＦＩＤタグ１を使用する環境（例えば熱中性子炉等の設備２７）における放射線エネルギーや放射線線量に応じて振り分けられる。より具体的には、遮蔽部材７，８の各層７ａ、８ａを、中性子線やガンマ線のエネルギーに対応する上記の材料別に構成すると共に、遮蔽部材７，８の厚み寸法（つまり遮蔽部材７，８の各層７ａ、８ａの積層数）を、放射線線量としてのガンマ線強度や中性子強度に応じて材料別に設定する。これにより、ＲＦＩＤタグ１は、遮蔽部材７，８ごとの厚み寸法を極力小さくしながらもガンマ線や中性子線に対する高い遮蔽効果を得ることができ、図５等からも明らかなように、実用的なレベルの耐放射線性と小型化を達成することが可能であるといえる。尚、放射線は、ガンマ線や中性子線の他、アルファ線、ベータ線を含むが、アルファ線及びベータ線は、比較的透過作用が弱く、ＲＦＩＤタグ１の積層体２の表層部で遮蔽されることとなる。つまり、本実施形態で外装樹脂９はアルファ線やベータ線の遮蔽部材として機能する。
【００３１】
以上のように、本実施形態のＲＦＩＤタグ１は、積層体２において放射線を遮蔽する遮蔽部材７，８及び外装樹脂９により、ＲＦＩＤ回路４を覆うように積層体２内に配置してなる。この構成によれば、ＲＦＩＤ回路４のメモリ部１５と、制御部１６や通信部１７等を含む回路部全体とが、遮蔽部材７，８及び外装樹脂９により覆われるため、放射線に晒される特殊環境の下でもＲＦＩＤタグ１のデータエラーの発生を抑制することが可能となる。つまり、データエラーの発生原因とされる上記した（１）〜（３）の全てのケースにおいて、放射線を遮蔽部材７，８で遮蔽することによりデータエラーの発生を防止できる。このように、ＲＦＩＤタグ１は耐放射線性を有する一方で、積層体２に対してアンテナ３を外部との通信可能に配設したので、非接触でデータをやりとりするＲＦＩＤタグ１として正常に機能させることができる。よって、ＲＦＩＤタグ１を、核燃料処理施設を含む原子力産業、並びに宇宙線に晒される部品等を扱う航空・宇宙産業等において、安全性及び信頼性を確保しつつ、設備の保守、作業効率化やトレーサビリティーの確立等を実現することができる。
【００３２】
積層体２は、ガンマ線を遮蔽するガンマ線用遮蔽部材７と、中性子線を遮蔽する中性子線用遮蔽部材８とを有することから、放射線において特に透過性の高いガンマ線と中性子線とを効果的に遮蔽することができる。
【００３３】
積層体２における遮蔽部材７，８の厚みを、放射線線量に対応して当該遮蔽部材７，８の材料別に設定したので、放射線に含まれるガンマ線や中性子線に対して、各遮蔽部材７，８における適切な厚さと材料とを選定することにより、所望の遮蔽性能を確保することができ、遮蔽部材７，８ひいてはＲＦＩＤタグ１全体の小型化を図ることができる。
【００３４】
遮蔽部材７，８の積層数を、放射線線量に対応して当該遮蔽部材７，８の材料別に設定した。これによれば、各遮蔽部材７，８の夫々について適切な厚さと材料とを選定することにより、所望の遮蔽性能を、各層７ａ、８ａの積層による簡単な構成で得ることができ、製造上の効率化とコストの低減を図ることができる。
【００３５】
遮蔽部材７，８の各層７ａ、８ａを、放射線のエネルギーに対応する材料で構成したので、ＲＦＩＤタグ１の使用環境におけるガンマ線や中性子線のエネルギー範囲に応じて放射線を効率よく遮蔽することができる。また、遮蔽部材７，８の各層７ａ、８ａを、放射線のエネルギーに対応する材料別の遮蔽部材７，８で構成する（換言すれば各層７ａ、８ａを放射線のエネルギーに対応する材料ごとに構成する）ことにより、安価で簡単な構成としながらも、放射線に対する高い遮蔽効果と好適な遮蔽構造とを得ることができ、実用上において有益なものとすることができる。
【００３６】
アンテナ３を、遮蔽部材７，８の外側に設けたので、外部との間で非接触通信を確実に行うことができる。本実施形態と異なり、アンテナが遮蔽部材で覆われると、当該遮蔽部材により電波の透過が妨げられる虞があるからである。積層体２は、ＲＦＩＤ回路４を上側と下側とから挟み且つ上下方向に積層された第１の積層部５と、ＲＦＩＤ回路４の側方を囲み且つ第１の積層部５の積層方向とは異なる方向に積層された第２の積層部６とを有する。従って、ＲＦＩＤタグ１に対するあらゆる方向からの放射線を、第１及び第２の積層部５及び６により遮蔽することができ、前記データエラーの発生をより効果的に抑制することができる。
【００３７】
積層体２は、少なくとも遮蔽部材７，８を複数積層した多層基板からなり、当該多層基板内にＲＦＩＤ回路４を収容配置した。このような多層実装構造にあっては、積層体２に対して、アンテナ３とＲＦＩＤ回路４とを接続する配線材１１を、導電層或はビア１１ａとして比較的簡単に配設することができ、積層体２を安価な構成とすることができる。尚、図示は省略するが、遮蔽部材７において前記層７ａに代えて鉛箔等を用いる場合、配線材１１の周辺部のみ絶縁層等の絶縁手段を配設すれば足りる。
【００３８】
ＲＦＩＤタグ１は、前記多層基板に電源を内蔵し自ら電波を発するアクティブ型であるので、パッシブ型に比べて通信距離が長く且つ通信の安定度を高めることができ、放射線環境の下、より安全で且つ信頼性の高いデータを検出することができる。また、これによれば、多層基板に外部環境を検出するセンサ部１２等の検出手段を配設することが可能となる。この検出手段により、機器の状態や設備の稼働状況等を、作業者による現場での測定を行うことなく把握することができる。
【００３９】
積層体２は、ガンマ線用遮蔽部材７を構成する材料として、鉛、鉛化合物、タングステン及びタングステン化合物のうち、少なくとも１つを含み、中性子線用遮蔽部材８を構成する材料としてボロン、ボロン化合物、ガドリニウム、ガドリニウム化合物、カドミウム及びカドミウム化合物のうち、少なくとも１つを含む。これによれば、積層体２の放射線遮蔽能力を極力高めることができ、耐放射線性を有するＲＦＩＤタグ１の実用化と小型化を図る上で好適なものとすることができる。尚、遮蔽部材７，８は、これらの構成物質に限定されるものではなく、放射線の遮蔽が可能な他の構成物質を適宜使用してもよい。
【００４０】
また、図示は省略するが、ＲＦＩＤタグ１の被取付対象に対する取付手段として、例えば積層体２の下側に粘着剤層等の貼付手段を配設してもよい。
図８〜図４４は、第２〜第１６実施形態を示すものであり、第１実施形態と同一部分には同一符号を付す等して説明を省略し、以下異なる点につき説明する。
【００４１】
＜第２実施形態＞
図８（ａ）は、本発明の第２実施形態のＲＦＩＤタグ３０を示す図１（ａ）相当図である。ＲＦＩＤタグ３０の積層体２には、ＲＦＩＤ回路４から離間した位置に孔部（窓部）３１が設けられると共に、この孔部３１を塞ぐ熱伝導部３２が設けられている。孔部３１は、例えば第１の積層部５の下部側（上部側でもよい）にて、遮蔽空間Ｓと外部とを連通させる円筒状に形成されている。検出手段たる熱伝導部３２は、例えば、積層体２の各部材７〜９よりも熱伝導率の高い合成樹脂材料からなり、積層体２から露出し且つセンサ部１２としての温度センサと直接接触する。上記構成において、ＲＦＩＤタグ３０は、例えば被測定物の表面に熱伝導部３２が熱的に接触するように貼付する。これにより、熱伝導部３２を介して被測定物の表面温度を正確に検出することができる。
【００４２】
図８（ｂ）は、第２実施形態のＲＦＩＤタグ３０の構成を一部異ならせたＲＦＩＤタグ３３を、断熱材２７ｂが施された配管２７ａに取付けた状態で示す概略図である。ＲＦＩＤタグ３３の熱伝導部３４は、その一端３４ａが孔部３１にてセンサ部１２と接触し、他端３４ｂが被測定物（配管２７ａ）の表面と直接接触するよう、センサ部１２から外部に延びる形状をなしている。検出手段たる熱伝導部３４は、例えば当該熱伝導部３４よりも熱伝導率の低い被覆部材（図示せず）により被覆されている。従って、図８（ｂ）に示すように、断熱材２７ｂの外周部にＲＦＩＤタグ３３を配置し、熱伝導部３４の端部３４ｂを断熱材２７ｂ内に挿通して配管２７ａ表面に直接、接触させることができる。これによれば、被測定物との関係において、ＲＦＩＤタグ３３を任意の位置へ取付けることができ、その取付け位置から離間した被測定物の表面温度をより正確に検出することができる。
【００４３】
＜第３実施形態＞
図９は、本発明の第３実施形態のＲＦＩＤタグ３５を示す図１（ａ）相当図である。ＲＦＩＤタグ３５の積層体２は外装樹脂９が省略されており、遮蔽部材７，８には、ＲＦＩＤ回路４から離間した位置にセンサ部１２を露出させる孔部（窓部）３６が設けられている。孔部３６は、例えば第１の積層部５の上部側にて遮蔽空間Ｓと外部とを連通し、且つ遮蔽空間Ｓ側よりも外部側が拡開したすり鉢状に形成されている。ＲＦＩＤタグ３５のセンサ部１２は、放射線センサ、或は光学的手段を用いたセンサからなる。即ち、センサ部１２を放射線センサから構成した場合、遮蔽空間Ｓ内にて孔部３６を通じて放射線のレベルを検出することができる。光学的手段を用いたセンサ部１２として例えば光学式測距センサから構成した場合、遮蔽空間Ｓ内にて孔部３６を通じて光を投射しその反射光を受光することにより前記設備２７等の測距対象物までの距離を検出することができる。尚、外装樹脂９が省略された積層体２において、アルファ線やベータ線は、外層をなす遮蔽部材８で遮蔽することができる。
【００４４】
＜第４実施形態＞
図１０は、本発明の第４実施形態のＲＦＩＤタグ３８を示す図１（ａ）相当図である。ＲＦＩＤタグ３８の遮蔽空間Ｓには、ＲＦＩＤ回路４´を覆うインゴット３９ａ，３９ｂが収容されている。インゴット３９ａ，３９ｂは例えば鉛からなり、平板状をなすインゴット３９ａと下面側中央部に凹状収容部Ｓ´を有するインゴット３９ｂとで二分割型のガンマ線用遮蔽部材として積層体２の一部を構成する。ＲＦＩＤ回路４´はＲＦＩＤ回路４と同じ機能を有しており、収容部Ｓ´にて図示しない基板に実装されている。このようにＲＦＩＤタグ３８は、インゴット３９ａ，３９ｂを内蔵にすることにより、比較的簡単な構成でガンマ線用遮蔽部材７の遮蔽性能を補い、耐放射線性を向上させることができる。
【００４５】
尚、インゴット３９ａ，３９ｂの構成物質や形状は、ＲＦＩＤタグ３８の使用環境や要求される遮蔽性能等に応じて適宜変更してもよい。また、ＲＦＩＤタグ３８の積層体２において、遮蔽部材７，８の孔部３６は外装樹脂９により覆われており、センサ部１２は放射線センサからなる。つまり、第３実施形態のように光学的手段を用いたセンサ部１２の場合、積層体２において光を遮らないよう内外を貫通する孔部３６を形成し、或は省略した外装樹脂９に代えて透光性を有する外装樹脂（図示せず）を用いる必要があるが、本実施形態のように放射線センサを用いる場合には、遮蔽部材７，８のみ貫通する孔部３６で足りる。
【００４６】
＜第５実施形態＞
図１１は、本発明の第５実施形態のＲＦＩＤタグ４０を示す図１相当図である。ＲＦＩＤタグ４０は、外部からアンテナ３（図１１（ｂ）参照）で受信した電波をエネルギー源として動作し、そのエネルギーで電波を発するパッシブ型である。詳しくは後述するように、ＲＦＩＤタグ４０のＲＦＩＤ回路は、不揮発性記憶手段としての機能や通信機能等をワンチップ化したＩＣチップ４１からなり、上記ＲＦＩＤ回路４と異なり外部Ｉ／Ｆ部１８等が省略されている。これらＩＣチップ４１及びアンテナ３は、例えばＰＥＴフィルムからなるフィルム基材４２上に実装され、当該フィルム基材４２と共に所謂インレット４３を構成している。このインレット４３には、ＩＣチップ４１を上側と下側とから挟み且つ上下方向に積層された第１の積層部５が設けられている。第１の積層部５は、外装樹脂９が省略される一方、図示しない粘着剤層を介してインレット４３全体を覆う上下一対のカバー部材４４により覆われている。上記構成のＲＦＩＤタグ４０は、インレット４３のＩＣチップ４１部分のみを、第１の積層部５の遮蔽部材７，８で覆うことにより放射線を遮蔽する部分遮蔽構造をなし、アンテナ３は、第１の積層部５から露出するように配置されることとなる。よって、ＲＦＩＤタグ４０は、周知のＲＦＩＤインレットに本発明を適用したものとして把握され、比較的安価で簡単な構成とすることができると共に、電源を内蔵せずに動作するため、例えば長期にわたる設備管理に好適なものとすることができる。
【００４７】
＜第６実施形態＞
図１２は、本発明の第６実施形態のＲＦＩＤタグ４５を示す図１相当図である。ＲＦＩＤタグ４５の第１の積層部５は、例えば内側の上下２枚のガンマ線用遮蔽部材７´と外側の上下２枚の中性子線用遮蔽部材８´とを有し、全体で４層構造をなしている。これら遮蔽部材７´，８´は夫々シート状（薄板状）をなす１枚の材料からなり、両者７´，８´の間に配された図示しないホットメルト等の接着剤層（結合手段）により結合されている。図１２（ｂ）に示すように、ＲＦＩＤタグ４５の第２の積層部６は、例えば矩形枠状に形成され前記ホットメルトにより互いに同心状に結合された内外一組の遮蔽部材７´，８´からなる。また、ＲＦＩＤタグ４５には、第１の積層部５を第２の積層部６ごと両端部で挟んで一体的に結合する断面「コ」字状の一対の結合部材（結合手段）４６が設けられている。尚、第１の積層部５及び第２の積層部６の結合手段として、結合部材４６に代えて前記ホットメルト等を用いてもよい。
【００４８】
ＲＦＩＤタグ４５は、第５実施形態と同様にパッシブ型であり、外郭をなす遮蔽部材８´の外側にはコイル状をなすアンテナ３´（図１２（ａ）にのみ図示）が配設される。また、ＲＦＩＤタグ４５のＩＣチップ４１は、図１１に示すＩＣチップ４１と同じくＲＦＩＤ回路をワンチップ化したもので、図１２では説明の便宜上、拡大して模式的に示している。このように、本発明のＲＦＩＤ回路は、集積回路素子としてワンチップ化された形態のＩＣチップ４１と、前記メモリ部１５等の各種電子部品がプリント基板に実装される形態のＲＦＩＤ回路４，４´とを包含するものであり、アクティブ型とパッシブ型とを問わずアンテナと電気的に接続されることでＲＦＩＤタグとして機能させる回路部を構成するものであればよい。
【００４９】
＜第７実施形態＞
図１３は、本発明の第７実施形態のＲＦＩＤタグ５０を示している。
第７実施形態のＲＦＩＤタグ５０は、第５実施形態のＲＦＩＤタグ４０と以下の点で相違する。即ち、ＲＦＩＤタグ５０におけるインレット５１は、例えば前記フィルム基材４２（以下、基材４２と略す）上のＩＣチップ４１を上側と下側とから挟み且つ上下方向に積層された第１の積層部５２と、このＩＣチップ４１を第１の積層部５２ごと封止する封止部材５３とを備えている。封止部材５３は、例えば矩形板状をなす複数（例えば４枚）の板材５３ａ〜５３ｄからなる。各板材５３ａ〜５３ｄは、例えば、熱圧着に基づく自己融着により相手材との接合が可能な合成樹脂材料（ポリウレタン）からなり、何れも基材４２に比し大きな寸法に設定されている。各板材５３ａ〜５３ｄのうち、基材４２に臨む板材５３ｂ，５３ｃには、第１の積層部５２を熱により軟化させて充填するための空隙５４が夫々形成されている。図１３（ｂ）に示すように、空隙５４は、第１の積層部５２の形状に応じて平面視にて円形に切欠くようにして形成され、且つその平面視における中心にＩＣチップ４１が位置するようになっている。
【００５０】
前記第１の積層部５２の遮蔽部材５２ａは、例えば、熱可塑性樹脂（単に可塑性を持つ材料でもよい）にタングステンを配合してなり、常温で弾性があり且つ軟質なガンマ線用の熱可塑性遮蔽部材として構成されている。一方、第１の積層部５２の遮蔽部材５２ｂは、例えば、ガドリニウムを含む塗料を遮蔽部材５２ａに塗布することにより形成された中性子線用の遮蔽部材である。インレット５１の製造の際（図１３（ｃ）参照）、封止部材５３は、板材５３ｂ，５３ｃにて前記基材４２を挟み且つ一対の空隙５４部分に夫々第１の積層部５２を位置させるようにして、各板材５３ａ〜５３ｄが上下に重ねられる。この状態で、熱圧プレスにより基材４２と第１の積層部５２と各板材５３ａ〜５３ｄとが層間結合により一体化される。
【００５１】
上記構成において、遮蔽部材５２ａは、熱可塑性を有することから基材４２とその基材４２上のＩＣチップ４１及びアンテナ３とに対して密着させることができる。また、封止部材５３は、自己融着性を有する材料から構成されているため、上記の如く第１の積層部５２と併せて熱圧プレスで一度に加工することができ、加工性を高めることができる。そして、遮蔽部材５２ａは、常温で弾性があり且つ軟質な熱可塑性材料を含んで構成されているため、ＲＦＩＤタグ５０に外部から力が作用しても、その応力を緩和してＩＣチップ４１を保護することができる。遮蔽部材５２ａを熱により軟化させて充填するための空隙５４を封止部材５３により構成した。これによれば、空隙５４を利用して遮蔽部材５２ａを空隙５４の容積に対応した所定の寸法に形成することができると共に、良好な加工性を得ることができる。
【００５２】
前記ＩＣチップ４１は、その少なくとも一面側が第１の積層部５２により覆われていればよく、各板材５３ａ〜５３ｄは、接着剤等により結合してもよい。また、遮蔽部材５２ａにおける熱可塑性材料に代えて、単に可塑性を持つ材料を用いてもよく、この場合でも、比較的安価で簡単な構成とすることができる等、第５実施形態と同様の効果を奏する。
【００５３】
上側の板材５３ａ，５３ｂと下側の板材５３ｃ，５３ｄとを夫々１枚の板材（つまり上下２枚の板材）で構成してもよく、この場合の空隙は、非貫通状の所謂座ぐり穴（収容凹部）として把握される。第１の積層部５２及び空隙５４は、後述するように平面視にて矩形状に形成してもよい。
【００５４】
＜第８実施形態＞
図１４は、本発明の第８実施形態のＲＦＩＤタグ５５を示している。
第８実施形態のＲＦＩＤタグ５５は、第７実施形態のＲＦＩＤタグ５０と以下の点で相違する。即ち、ＲＦＩＤタグ５５のインレット５５ａにおいて、封止部材５６は、例えば５枚の板材５６ａ〜５６ｅから構成されている。これら板材５６ａ〜５６ｅにおける左右方向の中間部には、内側３枚の板材５６ｂ〜５６ｄにわたって、第１の積層部５７を熱により軟化させて充填するための空隙５８が夫々形成されている。図１４（ｂ）に示すように、空隙５８は平面視にて矩形状に切欠くようにして形成されており、その長辺の長さ寸法は、基材５９の幅寸法Ｗよりも大きく設定されている。
【００５５】
基材５９は、ＩＣチップ４１を配置する部分を下側に窪ませることにより全体として非直線状をなしている。具体的には、基材５９には、左右方向の中間部に位置して板材５６ｃの厚みの分、段落ちした凹状の窪み部５９ａが設けられており、この窪み部５９ａの中心部にＩＣチップ４１が配置されている。また、第１の積層部５７は、遮蔽部材５２ａ，５２ｂと同じ材料からなり、全ての空隙５８を充填するように設けられる。この第１の積層部５７によって、窪み部５９ａとその周縁部を覆うと共に、基材５９の幅以上の幅で当該基材５９の側縁部をも覆うようになっている。
【００５６】
上記構成において、基材５９は、ＩＣチップ４１を配置する部分を下側に窪ませた蛇行形状をなすため、第１の積層部５７による放射線の遮蔽機能によって、基材５９（或はアンテナ３）に沿う横方向からの放射線の侵入を抑制することができる。また、第１の積層部５７により基材５９の側縁部を覆うことで、当該側縁部における第１の積層部５７の隙間を無くすことができ、好適な遮蔽構造を得ることができる。尚、基材５９は、ＩＣチップ４１を配置する部分を上側に窪ませることにより全体として非直線状をなすように形成してもよく、この場合の窪み部は、上方への凸状をなす。
【００５７】
＜第９実施形態＞
図１５は、本発明の第９実施形態のＲＦＩＤタグ６１を示している。
第９実施形態のＲＦＩＤタグ６１は、第７実施形態のＲＦＩＤタグ５０と以下の点で相違する。即ち、ＲＦＩＤタグ６１の封止部材５３において、基材４２に臨む板材５３ｂ，５３ｃには、基材４２の周縁部に位置させて第２の積層部６２を熱により軟化させて充填するための空隙６３が夫々形成されている。第２の積層部６２は、例えば、内層としての前記遮蔽部材５２ａ、外層としての前記遮蔽部材５２ｂを有し、第１の積層部５２と直交する方向に積層されている。第２の積層部６２は、空隙６３を充填するように設けられ、第１の積層部５２でＩＣチップ４１を遮蔽できない側方を補完するように囲む形状をなしている。
【００５８】
以上のように、第２の積層部６２は、第１の積層部５２でＩＣチップ４１を遮蔽できない部分を補完する寸法形状に設定されているため、第２の積層部６２と第１の積層部５２との双方で好適な遮蔽構造を得ることができる。
【００５９】
図示は省略するが、前記第１の積層部及び第２の積層部は、前記タングステンを含むガンマ線用の熱可塑性遮蔽部材５２ａと、この遮蔽部材５２ａに対して被せられる被覆部材とから構成してもよい。即ち、被覆部材は、例えば遮蔽部材５２ａよりも高硬度の樹脂を用いて、当該遮蔽部材５２ａに対して上側と下側とから挟むように被せるカプセル状に形成する。そして、その被覆部材に、ガドリニウムを含む塗料を塗布し、或は他の中性子線用遮蔽部材を構成する材料を吸着させる等して含有保持させる。この構成によれば、遮蔽部材５２ａに被覆部材を被せて前記熱圧プレス等により成形することで、遮蔽部材５２ａにおいて所望の均一な厚みを得ることができる。
【００６０】
＜第１０実施形態＞
本発明の第１０実施形態について、図１６〜図３５を参照しながら説明する。
上記したように、各実施形態のＲＦＩＤタグ１，３０，３３，３５，３８，４０，４５，５０，５５，６１は、所謂データ担体或はデータキャリアとして構成されており、図１６に示す３つのグループに分類することができる。
【００６１】
即ち、ＲＦＩＤタグは、電源を内蔵し内部回路の動作電力と電波を返送する電力に内部の電源を用いるアクティブ型のＲＦＩＤタグ７０Ａと、内部回路の動作電力にのみ内部の電源を用い、電波を返送する電力には外部から受信した電波をエネルギー源として動作するセミパッシブ型のＲＦＩＤタグ７０Ｂと、内部に電源を内蔵せず、外部から受信した電波をエネルギー源として動作するパッシブ型のＲＦＩＤタグ７０Ｃとに大別される。そして、ＲＦＩＤタグ７０Ａ〜７０Ｃは、マスタたる前記タグリーダ／ライタ２０Ａ，２０Ｂに対するスレーブであって、タグ側制御部と、データを記憶するための不揮発性記憶手段とを内蔵する。
【００６２】
具体的には、上記ＲＦＩＤタグ１，３０，３３等は、アクティブ型のＲＦＩＤタグ７０Ａである。ＲＦＩＤタグ７０Ａにおいて、タグ側制御部としての制御部７１Ａは、前記制御部１６（図３参照）に相当し、ＲＦＩＤタグ７０Ａ全体の制御を司る。また、不揮発性記憶手段としてのメモリ部７２Ａは、前記メモリ部１５に相当する。
【００６３】
図１８（ａ）に示すように、メモリ部７２Ａには、制御部７１Ａにより実行される制御プログラムを含む一般プログラム等が記憶されたプログラム領域１００、前記データと共に当該データの誤りを訂正するための冗長データが記憶されたデータ領域（ユーザ領域）１０１等の複数の記憶領域が設けられている。プログラム領域１００には、前記一般プログラム用の記憶領域１０２の他、後述の主誤り訂正プログラム、副誤り訂正プログラム、簡易誤り訂正プログラム用の記憶領域１０３〜１０５が設けられている。また、詳しくは後述するように、冗長データは、ビット対に係るデータ、誤り検出符号、パリティ符号等の付加データを含む。
【００６４】
一方、上記ＲＦＩＤタグ４０，４５等はパッシブ型のＲＦＩＤタグ７０Ｃであり、アクティブ型のＲＦＩＤタグ７０Ａと異なり、電池１３、外部Ｉ／Ｆ部１８、センサ部１２等が省略されている。以下、相違点につき簡単に説明すると、ＲＦＩＤタグ７０Ｃは、例えば図１７に示すように、ＰＥＴフィルムからなるフィルム基材７４に実装されたアンテナ７５及びＲＦＩＤ回路７６を備えている。ＲＦＩＤ回路７６は、制御部７１Ｃ、メモリ部７２Ｃ及び通信部７７と、アンテナ７５で受信した電波から電源電圧を生成する電源電圧発生部７８との機能をワンチップ化したＩＣチップであって、電源電圧発生部７８で得た電源電圧に基づいて動作する。アンテナ７５及び通信部７７は無線通信手段を構成する。
【００６５】
図１９に示すように、メモリ部７２Ｃには、ＲＦＩＤタグ７０Ｃ固有のＩＤデータを含む識別データが記憶されるＴＩＤ記憶領域２００、ＲＦＩＤタグ７０Ｃの貼付対象物に関する電子製品コード(Electronic Product Code)等が記憶されるＥＰＣ記憶領域２０１、通信部７７等から得た各種のデータと共に当該データの誤りを訂正するための冗長データが記憶されたデータ領域（ユーザ領域）２０２等の複数の記憶領域が設けられている。前記ＩＤデータは、ＲＦＩＤタグ７０Ｃが本来有するＩＤであって、ＴＩＤ記憶領域２００に書換え不能に記憶されている。
【００６６】
制御部７１Ｃは、ハードロジック回路からなり、タグリーダ／ライタ２０との交信時において、メモリ部７２Ｃへの書込みを行う処理や、メモリ部７２Ａに保存しているデータを送信するため処理等、所定の処理を行うようになっている。
【００６７】
尚、上記ＲＦＩＤタグ７０Ｃの制御部７１ＣはＣＰＵを用いて構成してもよい。また、ＲＦＩＤタグ７０Ｂについては、電池（図１６参照）を内蔵する一方、タグリーダ／ライタ２０から受信した電波をエネルギー源として電波を発するセミパッシブ型であり、その詳細な説明を省略することとする。
【００６８】
前記タグリーダ／ライタ２０は、上記ＲＦＩＤタグ７０Ａ〜７０Ｃに対するマスタとして構成された外部の電子機器である。即ち、図１７に示すように、タグリーダ／ライタ２０は、基板８１に実装された機器側制御部たる制御部８２を主体として、これに接続されるメモリ部８３、通信部８４及び外部Ｉ／Ｆ部８５を備えている。制御部８２、メモリ部８３、通信部８４及び外部Ｉ／Ｆ部８５は、リーダ／ライタ回路８６に相当する。リーダ／ライタ回路８６は、前記アンテナ２０ａに電気的に接続され、通信部８４は、前記アンテナ２０ａと共に無線通信手段を構成する。外部Ｉ／Ｆ部８５は、前記パソコン２４等の上位装置に接続されている。
【００６９】
タグリーダ／ライタ２０のメモリ部８３には、ＲＦＩＤタグ７０Ａのメモリ部７２Ａと同様に（図１８参照）、制御部８２により実行される制御プログラムを含む一般プログラム等が記憶されたプログラム領域３００、データと共に当該データの誤りを訂正するための冗長データが記憶されたデータ領域（ユーザ領域）３０１等の複数の記憶領域が設けられている。プログラム領域３００には、前記一般プログラム用の記憶領域３０２の他、後述の主誤り訂正プログラム、副誤り訂正プログラム、簡易誤り訂正プログラム用の記憶領域３０３〜３０５が記憶されている。
【００７０】
そして、制御部８２は、一般プログラム記憶領域３０２の制御プログラムに基づいて、通信指令を通信部８４に対して行うことにより、通信部８４にて送信データを用いて変調した所定周波数の電波信号をアンテナ２０ａから送信する送信処理と、アンテナ２０ａで受信した電波信号より元のデータを復調する受信処理とを行う。
【００７１】
尚、ＲＦＩＤタグ７０Ａ〜７０Ｃのメモリ部７２Ａ〜７２Ｃ、並びにタグリーダ／ライタ２０Ａ，２０Ｂのメモリ部８３は、何れもフローティングゲートに電荷を保持することでデータを記録するタイプのメモリである。即ち、このようなメモリとしては、上記実施形態で説明したように、フラッシュメモリやＥＥＰＲＯＭ等、各種の不揮発性の半導体メモリを使用してもよく、メモリ部７２Ａ〜７２Ｃ、８３は不揮発性記憶手段として構成されている。
【００７２】
前記データ管理システム２１では、図４に例示した前記設備２７において、各種のセンサを配したアクティブ型のＲＦＩＤタグ７０Ａ（ＲＦＩＤタグ１ａ〜１ｃに相当）を用いる他、設備２７に対して搬入・搬出される物品２７ｃや、作業者のヘルメット２７ｄにパッシブ型のＲＦＩＤタグ７０Ｃを貼付する等、各種のＲＦＩＤタグ７０Ａ〜７０Ｃを適用することができる。
【００７３】
さて、上記した各実施形態のＲＦＩＤタグによれば、前記積層体の遮蔽部材によって、放射線に対する高い遮蔽効果と好適な遮蔽構造とを得ることができる。もっとも、例えばＲＦＩＤタグ７０Ａ〜７０Ｃが放射線源の近くで長期間、用いられたり或は放射線量如何によっては、前記の積層体を備えた構成にあっても、データエラーが生じる場合も想定される。具体的には、例えばＲＦＩＤタグ７０Ｃのメモリ部７２Ｃにおいてマトリクス状に配列されたメモリセルのフローティングゲートに注入された電子（電荷）量が、例えばガンマ線の入射に基づく光電効果等に起因して低減する。この場合、メモリセルにおいて例えばデータが"１"から"０"に片方向へ変化するデータエラーが生じる虞があり、その損傷の度合いは、次の第１段階〜第３段階に分類される。
（第１段階）前記メモリセルの電子に対する放射線の衝突により損傷が発生しており、更なる放射線の衝突によりデータエラーに至る可能性がある段階。
（第２段階）メモリセルにおいて例えば８ビットからなるワードデータのうち１ビットのデータエラーが発生している段階。
（第３段階）メモリ部７２Ｃの損傷の度合いが大きく前記ワードデータにおいて２ビット以上のデータエラーが発生した段階であって、複数ビットにわたる連続したデータエラー（バーストエラー）、或は複数箇所に散在した１ビットのデータエラー（ランダムエラー）が発生している段階。
【００７４】
そこで、発明者は、放射線の照射に起因する全ての段階のエラー訂正が可能なデータ管理システム２１を構築した。ここで、前記ＲＦＩＤタグ７０の種類７０Ａ〜７０Ｃとタグリーダ／ライタ２０の種類２０Ａ，２０Ｂとの組合わせは（図１６参照）、通信距離との関係上、
（ａ）アクティブ型の電池付きＲＦＩＤタグ７０Ａと、据置型タグリーダ／ライタ２０Ｂ
（ｂ）セミパッシブ型の電池付きのＲＦＩＤタグ７０Ｂと、ハンディ型或は据置型タグリーダ／ライタ２０Ａ，２０Ｂ
（ｃ）パッシブ型のＲＦＩＤタグ７０Ｃと、ハンディ型或は据置型タグリーダ／ライタ２０Ａ，２０Ｂ
に分類されるが、以下では（ｃ）のＲＦＩＤタグ７０Ｃとハンディ型タグリーダ／ライタ２０Ａとの組合せにおけるエラー訂正について説明する。尚、ＲＦＩＤタグ７０Ｃの制御部７１Ｃ及びメモリ部７２Ｃを、タグ側制御部７１Ｃ及びタグ側メモリ部７２Ｃとし、タグリーダ／ライタ２０Ａの制御部８２をＲＷ側制御部８２とする。
【００７５】
図２０（ａ）及び（ｂ）は、タグ側メモリ部７２Ｃに記憶されるデータに対して生成される冗長データを説明するための図である。前記データ領域２０２は、本来のデータたるメインデータを記憶するためのメインデータ領域２１０と、前記冗長データを記憶するための冗長領域２２０とを有する。ここでは、メインデータ領域２１０を８バイト分だけ示している。
【００７６】
冗長領域２２０に記憶されている冗長データは、ここでは、メインデータ領域２１０に記憶されているメインデータの誤りを訂正するための誤り検出符号であって、メインデータのアドレスごとに生成される横方向の第１誤り検出符号と、同じビット位置ごとに生成される縦方向の第２誤り検出符号とを含む。
【００７７】
前記誤り検出符号として例えばハミング符号が用いられ、２ビットの誤り検出ができるように設定されている。ここで、ハミング符号についてエラー訂正用ビットの数をｍとした時、その符号長は２m−１で表される。従って、例えばｍ＝４の場合、１１ビットのメインデータに対して、１５ビットの符号語（符号長）に置き換えるハミング符号が形成される。そこで、本実施形態では、後述する誤り検出処理の際、前記８ビット単位のメインデータに対して、３ビットのダミーデータを付して（つまりメインデータの上位３ビットを"０"にして）見かけ上、１１ビットのメインデータに付随する４ビットの誤り検出符号として誤り検出処理を行うようになっている。尚、上記ハミング符号にパリティビットを付加して、２ビット誤り検出と１ビット誤り訂正とを行うようにしてもよい。
【００７８】
図２０（ａ）では、前記メインデータを記憶した領域２１０と第１誤り検出符号（第１冗長データ）を記憶した領域２２１において、同図中、縦方向の座標値（アドレス）をｘ、横方向の座標値（ビット位置）をｙとした場合における、メインデータＤ（ｘ、ｙ）及び第１誤り検出符号Ｅ（ｘ、ｙ）を示している。ここで、第１誤り検出符号Ｅ０，１〜Ｅ０，３及びＥ１，０〜Ｅ１，３は、同じアドレスの上位４ビット及び下位４ビットに書込まれている（図２１のアドレス２００、図２２（ａ）参照）。従って、２列のデータ列Ｄ０，０〜Ｅ０，３及びＤ１，０〜Ｅ１，３は、３バイトで表現されることとなる。また、図２０（ｂ）には、冗長領域２２０のうち、第２誤り検出符号（第２冗長データ）を記憶した領域２２２において、上記メインデータＤ０，０〜Ｄ７，７の同じビット位置の列ごと生成された第２誤り検出符号Ｆ（ｘ、ｙ）と、第１誤り検出符号Ｅの同じビット位置の列ごと生成された第２誤り検出符号Ｇ（ｘ、ｙ）とを夫々示している。尚、図２０に示す符号Ｄ（ｘ、ｙ）、Ｆ（ｘ、ｙ）、Ｇ（ｘ、ｙ）は、データの配列を説明するために便宜的に付したものであり、実際のデータビットの配列は、ＬＳＢ（Least Significant Bit：最下位ビット）ファースト、ＭＳＢ（Most Significant Bit：最上位ビット）ファーストの何れについても適用が可能である。
【００７９】
本実施形態のパリティ符号は、データを構成する各ビットに対して、互いに隣り合う当該ビットとの組合わせに対応して付加される。具体的には例えば、パリティ符号をもとに奇数パリティ検査を行うようになっており、メインデータＤ０，０の示す値が０、Ｄ０，１の示す値が１のとき、値が０のパリティビットを付加する（図２３（ａ）（ｂ）参照）。従って例えば、メインデータＤ０，０〜Ｄ０，７及び第１誤り検出符号Ｅ０，０〜Ｅ０，３が示す値が「01000110…」のとき、その隣り合う値の組合せに対応した「0011010…」からなる奇数パリティ符号Ｐが生成される。このパリティ符号Ｐを用いて、メインデータＤ及び第１誤り検出符号Ｅについて誤り検出処理と誤り訂正処理が行われるようになっている。尚、パリティ符号Ｐは、偶数パリティ符号であってもよい。
【００８０】
本実施形態の冗長データの一種であるビット対は、データの各ビットが示す１，０の値の何れか一方を０１、他方を１０とするビット対として符号化したデータであり、１ビットデータを２ビットデータで表現する。具体的には例えば、図２４（ａ）に示すように、メインデータＤ０，０が示す０の値を１０、メインデータＤ０，１における１の値を０１とするビット対として符号化する。従って、図２４（ｂ）に示すメインデータＤ０，０〜Ｄ０，７及び第１誤り検出符号Ｅ０，０〜０，３が示す値が「01000110…」のとき、「0110010101101001…」からなるデータＤ０，０Ｆ〜Ｅ０，３Ｒが生成される。この場合、メインデータＤ０，０における本来のデータ０の値は、ビット対における一方のビット０（図２４（ａ）中、Ｆで示す）であり、他方のビット１（Ｒで示す）は当該０を反転させたデータである。
【００８１】
よって、図２２（ｂ）に示すように、ビット対として符号化された４列のデータＤ０，０Ｆ〜Ｅ１，３Ｒのうち、上から１列目のデータＤ０，０Ｆ〜Ｅ０，３Ｆは、図２２（ａ）のメインデータＤ０，０〜Ｄ０，７及び第１誤り検出符号Ｅ０，０〜Ｅ０，３と一致し［（Ｄ０，０Ｆ〜Ｅ０，３Ｆ）＝（Ｄ０，０〜Ｅ０，３）］、図２２（ｂ）の上から３列目のデータＤ０，０Ｒ〜Ｅ０，３Ｒは、１列目のデータＤ０，０Ｆ〜Ｅ０，３Ｆの反転データである。また、図２１、図２２（ｂ）に示すように、前記ビット対Ｆ，Ｒのうち一方のビットＦと他方のビットＲは、タグ側メモリ部７２Ｃのデータ領域２０２において、相互に異なるアドレスの同じビット位置に記憶される。換言すれば、符号化されたデータＤ０，０Ｆ〜Ｅ０，３Ｆ及び反転データＤ０，０Ｒ〜Ｅ０，３Ｒは、相互に異なるアドレスに記憶され、且つ対応する各ビットが示す値は相互に反転した内容となっている。
【００８２】
ここで、図２５は、メインデータＤ０，０〜Ｄ０，７における一部のビットの値が"１"から"０"に片方向へ変化する、前述したデータエラーが生じている状況を例示している。即ち、ビット対Ｆ，Ｒはその何れか一方のビットに１を含むことから、前記の片方向への変化を前提とした場合、００のビット対（図２５の網掛部分）がエラーパターンとなることで、そのエラーが発生した数とビット対Ｆ，Ｒの位置を特定することができるのである。例えば、各ビット対Ｆ，Ｒにおいて、一方のビットＦと他方のビットＲとの論理和演算を行うことにより、誤りを検出することができる。
【００８３】
上記の符号化と異なり、データの各ビットが示す０の値を０１、１の値を１０とするビット対として符号化してもよい。また、メモリがデータを記憶している状態に対する定義によっては、透過放射線により"０"から"１"の片方向の変化が生じるケースもあるが、０と１とを反転して扱えば足りるので、本実施形態では"１"から"０"への片方向への変化を前提として説明する。
【００８４】
前記冗長領域２２０は、多重化データを記憶するための多重化データ記憶領域２２４を含む（図２１参照）。本実施形態では、例えば、メインデータＤ０，０〜Ｄ７，７のビット対Ｆ，Ｒが、メインデータ領域２１０と多重化データ記憶領域２２４とに書込まれることにより二重化されており、第１誤り検出符号Ｅ０，０〜Ｅ７，３のビット対Ｆ，Ｒも、第１誤り検出符号領域２２１と多重化データ記憶領域２２４とに書込まれることにより二重化されている。以下では、多重化されたメインデータ及び第１誤り検出符号について、Ｄ０，０Ｆ´〜Ｄ７，７Ｒ´及びＥ０，０Ｆ´〜Ｅ７，３Ｒ´の如く該当符号に「ダッシュ」を付すものとする（図２１参照）。尚、第１誤り検出符号Ｅ、第２誤り検出符号Ｆ，Ｇ、パリティ符号Ｐの多重化、並びにこれら冗長データＥ，Ｆ，Ｇ、Ｐのビット対Ｆ，Ｒの多重化についても、必要に応じて行うことができる。また、第１誤り検出符号Ｅ、第２誤り検出符号Ｆ，Ｇ、パリティ符号Ｐの生成対象、並びにビット対Ｆ，Ｒとして符号化を行う対象は、本実施形態の記載に限定するものではなく、冗長データＥ，Ｆ，Ｇ、Ｐ相互間とするなど適宜設定することができる。
【００８５】
次に、上記構成の作用について、図２６〜図３５も参照しながら説明する。図２６は、ハンディ型タグリーダ／ライタ２０Ａを用いてＲＦＩＤタグ７０Ｃにデータを書込む場合の処理内容を示すフローチャートである。
【００８６】
先ず、タグリーダ／ライタ２０Ａの操作部（図示せず）が作業者により操作されると、ＲＷ側制御部８２は、その操作部から入力された操作信号に基づいて、書込むべきデータを受付けて処理する（ステップＡ１）。そして、詳しくは後述するように、ＲＷ側制御部８２は、その書込み用データをＲＦＩＤタグ７０Ｃに送信する前に、タグ側メモリ部７２Ｃから当該書込み用データを書込むアドレス以外の全てのアドレスのデータを読出して、前記冗長データをもとに誤りを検出して訂正するようになっている（ステップＡ２）。
【００８７】
ステップＡ２の読取り処理の後、ＲＷ側制御部８２は、書込み用データたるメインデータＤについてアドレスごとに第１誤り検出符号Ｅを生成すると共に、同じビット位置ごとに第２誤り検出符号Ｆ，Ｇを生成する処理を行う（ステップＡ３、Ａ４）。次いで、ＲＷ側制御部８２は、メインデータＤ及び第１誤り検出符号Ｅを構成する各ビットに対して、互いに隣り合う当該ビットの組み合せに対応してパリティ符号Ｐを生成する（ステップＡ５）。また、メインデータＤ、第１誤り検出符号Ｅ及びパリティ符号Ｐの各ビットが示す１と０の値は、０１と１０のビット対Ｆ，Ｒとして符号化される（ステップＡ６）。更に、メインデータＤ及び第１誤り検出符号Ｅの夫々のビット対Ｆ，Ｒは、ステップＡ７において二重化されることにより、メインデータＤ及び第１誤り検出符号Ｅのビット対Ｆ´，Ｒ´が生成される。こうして生成された、メインデータＤ及び第１誤り検出符号Ｅの夫々のビット対Ｆ，Ｒ、二重化されたビット対Ｆ´，Ｒ´、第２誤り検出符号Ｆ，Ｇ、並びにパリティ符号Ｐが送信されることにより、タグ側メモリ部７２Ｃに書込まれ（ステップＡ８）、タグリーダ／ライタ２０Ａを用いた書込み処理を終了する。これにより、ＲＦＩＤタグ７０Ｃに対して、メインデータＤのビット対Ｆと併せて各種の冗長データが記憶されることから、その冗長データをもとに誤り検出処理と誤り訂正処理を行うことが可能となる。
【００８８】
図２７は、上記の書込み処理に際して前記ステップＡ２で行われる読取り処理の内容を示すフローチャートである。
先ず、ＲＷ側制御部８２は、タグ側メモリ部７２Ｃから前記書込み用データを書込むアドレス以外の全てのアドレスのデータを読出す関連データ読込み処理を実行する（ステップＢ１、図２９のステップＣ１〜Ｃ１１参照）。即ち、関連データ読込み処理では、メインデータＤ及び第１誤り検出符号Ｅのビット対Ｆ，Ｒがタグ側メモリ部７２Ｃから読込まれる（ステップＣ１，Ｃ２）。次いで、これらメインデータＤ及び第１誤り検出符号Ｅのビット対Ｆ，Ｒが多重化されている場合は（ステップＣ３：ＹＥＳ）、多重化データとしてのメインデータＤ及び第１誤り検出符号Ｅのビット対Ｆ´，Ｒ´がタグ側メモリ部７２Ｃから読込まれる（ステップＣ４，Ｃ５）。また、パリティ符号Ｐが付加されている場合は（ステップＣ６：ＹＥＳ）、メインデータＤのパリティ符号Ｐ及び第１誤り検出符号Ｅのパリティ符号Ｐがタグ側メモリ部７２Ｃから読込まれる（ステップＣ７，Ｃ８）。更に、第２誤り検出符号Ｆ，Ｇが付加されている場合は（ステップＣ９：ＹＥＳ）、メインデータＤの第２誤り検出符号Ｆ、及び第１誤り検出符号Ｅの第２誤り検出符号Ｇがタグ側メモリ部７２Ｃから読込まれる（ステップＣ１０，Ｃ１１）。
【００８９】
尚、ＲＷ側制御部８２において、タグ側メモリ部７２Ｃの冗長領域２２０に記憶された冗長データが、メインデータＤ及び第１誤り検出符号Ｅに係るビット対Ｒのみと判断した場合は（ステップＣ３，Ｃ６，Ｃ９：ＮＯ）、ステップＣ１，Ｃ２でメインデータＤ及び第１誤り検出符号Ｅに係るビット対Ｆ，Ｒを読込みこんだ後、ステップＢ２（図２７参照）の誤り検出処理に移行する。また、上記のステップＢ１の読込み処理では、ＲＷ側制御部８２は、同じアドレスについて連続して少なくとも２度同じデータを読出すまで、繰り返しデータを読出す。具体的には、例えば８ビットのメインデータＤ０，０〜Ｄ０，７は、２回続けて読出され（図２８のステップＤ１，Ｄ２）、１回目と２回目のデータが異なる場合には（ステップＤ３：ＮＯ）、再度２回続けて読出される。即ち、放射線に晒された環境においてＲＦＩＤタグ７０Ｃからデータを出す場合、データを送信するＲＦＩＤタグ７０Ｃ側あるいは受信したタグリーダ／ライタ２０Ａ側で放射線によりデータが化ける可能性がある。そこで、ＲＷ側制御部８２は、連続して少なくとも２度同じデータを読出すまで繰り返しデータを取得することで、タグ側メモリ部７２Ｃからデータを読出す際のデータ化けを防止することができる。また、後述の誤り検出処理で誤りが検出されず（図２７のステップＢ３：ＮＯ）、誤り訂正処理が行われなくても、ステップＢ１（ステップＤ１〜Ｄ３）のデータ読出しの際、その読出しと同時に各メモリセルの電荷の再チャージ、つまりリフレッシュを行うことができる。従って、各メモリセルにおいて放射線の衝突により電子が失われていたとしても、前記第１段階にある損傷は修復されることになる。
【００９０】
ステップＢ２では、上記のようにして読出したメインデータＤ及び第１誤り検出符号Ｅの各ビット対Ｆ，Ｒについて、一方のビットＦと他方のビットＲとの論理和演算を行う。ここで、ＲＷ側制御部８２は、その演算結果が１であればビット対Ｆ，Ｒに誤りが無く（ステップＢ３：ＮＯ）、当該演算結果が０であればビット対Ｆ，Ｒの何れかに誤りが有ると判断して（ステップＢ３：ＹＥＳ）、誤り訂正処理（ステップＢ４、図３０のステップＥ１〜Ｅ１０）に移行する。
【００９１】
この誤り訂正処理では、先ず、メインデータＤ及び第１誤り検出符号Ｅのビット対Ｆ，Ｒに係る訂正処理が１バイトごとに行われる（ステップＥ１、図３１のステップＦ１〜Ｆ５）。具体的には、ＲＷ側制御部８２は、バイト数をカウントするためのカウンタＮをゼロクリアして（ステップＦ１）、メインデータＤ０，０Ｆ〜Ｄ０，７Ｆについて、メインデータＤ０，０Ｒ〜Ｄ０，７Ｒとのビットごとの論理和演算に基づき、０となるビット対Ｆ，Ｒが３つ以上有るか、或は演算結果が全て１かを判断する（ステップＦ２）。例えば図２５の網掛部分で示すように、メインデータＤ０，０〜Ｄ０，７のビット対Ｆ，Ｒのうち、その組合わせが００となっているメインデータＤ０，２及びＤ０，５のビット対Ｆ，Ｒは演算結果が０となる。このため、メインデータＤ０，２及びＤ０，５についてのビット対Ｆ，Ｒについて誤りと判断され（ステップＦ２：ＮＯ）、そのメインデータＤ０，２、Ｄ０，５の誤りを訂正する処理が行われる（ステップＦ３）。この場合、該当するメインデータＤ０，２、Ｄ０，５の夫々のビット対Ｆ，Ｒに、データ０１或は１０（これらを代入データと称す）を順次代入し、当該代入データを代入したメインデータＤ０，０Ｆ〜Ｄ０，７Ｆ、Ｄ０，０Ｒ〜Ｄ０，７Ｒについて、第１誤り検出符号Ｅ０，０Ｆ〜Ｅ０，３Ｆ、Ｅ０，０Ｒ〜Ｅ０，３Ｒをもとに誤り検出処理を行う。このとき、メインデータＤ０，２、Ｄ０，５のビット対Ｆ，Ｒに対する代入データの代入パターンとしては、メインデータＤ０，２のビット対Ｆ，Ｒにおける０１と１０、メインデータＤ０，５のビット対Ｆ，Ｒにおける０１と１０とで、計４通り存在する（図２５参照）。従って、１バイト内の２ビットのデータエラーは、前記の代入データと第１誤り検出符号Ｅとをもとに、多くても４回、誤り検出処理を行えば誤りが非検出となり、誤りを訂正することができる（第１誤り訂正処理）。
【００９２】
０バイト目の誤り訂正を終え、或は前記ステップＦ２でＹＥＳと判断された場合、７バイト目までの処理を終えていないことから（ステップＦ４：ＹＥＳ）、前記カウンタＮをインクリメントして（ステップＦ５）、１バイト目のメインデータＤ１，０Ｆ〜Ｄ１，７Ｆについても、メインデータＤ１，０Ｒ〜Ｄ１，７Ｒとの論理和演算の結果に基づき、データエラーとなるビット対Ｆ，Ｒが３つ以上あるか（或はエラーが無いか）を判断する（ステップＦ２）。そして、上記と同様にビット対Ｆ，Ｒの誤りが２つ若しくは１つ存在すれば、代入データを順次代入して第１誤り検出符号Ｅ１，０Ｆ〜Ｅ１，３Ｆ、Ｅ１，０Ｒ〜Ｅ１，３Ｒをもとに誤りを訂正する処理を行う（ステップＦ３）。こうして、ステップＦ２〜Ｆ５が繰り返し実行されることにより、１バイト目以降のメインデータＤについても１バイトずつ誤り検出処理と誤り訂正処理とが行われ、７バイト目の誤り訂正を終えることにより（ステップＦ４：ＮＯ）、図３０のステップＥ２に移行する。ステップＥ２において、ＲＷ側制御部８２は、タグ側メモリ部７２Ｃから読込んだ全てのデータについて、上記の誤り訂正処理によりデータエラーが解消されたと判断すると（ＹＥＳ）、その誤りの無いデータをタグ側メモリ部７２Ｃに書込んで（図２７のステップＢ５にリターン）、処理を終了する。尚、上記ステップＦ１〜Ｆ５では、メインデータＤの誤りを訂正する処理について説明したが、第１誤り検出符号Ｅについては、予めそのビット対Ｆ，Ｒをもとに誤り検出を行い、同じビット位置の列ごとに代入データと第２誤り検出符号Ｇとに基づく誤り訂正処理を行う（後述のステップＩ１〜Ｉ５参照）。つまり、予め第１誤り検出符号Ｅの誤り訂正処理を実行した後、ステップＦ１〜Ｆ５を実行するのである。
【００９３】
一方、上記メインデータＤ或は第１誤り検出符号Ｅのデータについて１バイトに３ビット以上のエラーが含まれ（図３０のステップＥ２：ＹＥＳ）或は他のデータについてエラーが含まれる場合には、データが多重化されているか否かを判断する（ステップＥ３）。データが多重化されている場合には（ＹＥＳ）、その多重化に係る訂正処理が行われる（ステップＥ４．図３２のステップＧ１〜Ｇ８）。即ち、ステップＧ１では、多重化したメインデータＤ´及び第１誤り検出符号Ｅ´について、前記ステップＥ１（つまりステップＦ１〜Ｆ５）と同様に、１バイトずつ誤り検出処理と誤り訂正処理とが行われる。ＲＷ側制御部８２は、この訂正処理によって、タグ側メモリ部７２Ｃから読込んだ全てのデータについてエラーが解消されたと判断すると（ステップＧ２：ＹＥＳ）、図３０のステップＥ５にリターンする。そして、ステップＥ５でも、同様にエラーが解消されたものとして（ＹＥＳ）、その誤りの無いデータをタグ側メモリ部７２Ｃに書込んで（図２７のステップＢ５にリターン）、処理を終了する。
【００９４】
ＲＷ側制御部８２は、図３２のステップＧ２でエラーが解消されていないと判断すると（ＮＯ）、バイト数をカウントするためのカウンタＮをゼロクリアする（ステップＧ３）。そして、ステップＧ４では、本来のメインデータＤと多重化したメインデータＤ´との間で対応するビットごとに論理和演算が行われると共に、第１誤り検出符号Ｅと多重化した第１誤り検出符号Ｅ´との論理和演算との間で対応するビットごとに論理和演算を行う（ステップＧ４）。例えば図３５において上側のメインデータＤ０，０Ｆ〜Ｄ０，７Ｆと、その直ぐ下側の多重化したメインデータＤ０，０Ｆ´〜Ｄ０，７Ｆ´との間で対応するビットごとに論理和演算を行う。尚、同図では、説明の便宜上、メインデータＤ０，０Ｒ〜Ｄ０，７Ｒ及びＤ０，０Ｒ´〜Ｄ０，７Ｒ´を併せて図示している。同図の網掛部分で示すように、メインデータＤ０，２、Ｄ０，６の夫々のビット対Ｆ，Ｒと、多重化したメインデータＤ０，３、Ｄ０，５の夫々のビット対Ｆ´，Ｒ´とが００となるデータエラーが生じていても、同じビット位置に正しいデータが存在すれば、そのビットの論理和演算の結果、データエラーを修復したビット列を得ることができる。
【００９５】
ステップＧ４の誤り訂正処理の後、ＲＷ側制御部８２は、メインデータＤ０，０Ｆ〜Ｄ０，７Ｆについて、ビットごとにメインデータＤ０，０Ｒ〜Ｄ０，７Ｒとの論理和演算を行い、演算結果が０となるビット対Ｆ，Ｒが３つ以上有るか、或は演算結果が全て１かを判断する（ステップＧ５）。ここで、前記ビット列に１つ２つの誤りが含まれていても（ＮＯ）、前記代入データと第１誤り検出符号とをもとに誤りが非検出となるまで誤り検出処理を行うことで、誤りは訂正される。
【００９６】
この０バイト目誤り訂正を終え、或は前記ステップＧ５でＹＥＳと判断された場合、７バイト目までの処理を終えていないことから（ステップＧ７：ＹＥＳ）、前記カウンタＮをインクリメントして（ステップＧ８）、１バイト目のメインデータＤ１，０Ｆ〜Ｄ１，７Ｆについて、多重化したメインデータＤ１，０Ｆ´〜Ｄ１，７Ｆ´との間で対応するビットごとに論理和演算を行う（ステップＧ４）。そして、その論理和演算から得られたビット列について、上記と同様に２ビット（或は１ビット）の誤りがあれば、代入データを順次代入して誤りを訂正する処理を行う（ステップＧ５，Ｇ６）。こうして、ステップＧ４〜Ｇ８が繰り返し実行されることにより、１バイト目以降のメインデータＤについても１バイトずつ誤り検出処理と誤り訂正処理とが行われ、７バイト目の誤り訂正を終えることにより（ステップＧ７：ＮＯ）、図３０のステップＥ５に移行する。ステップＥ５において、ＲＷ側制御部８２は、タグ側メモリ部７２Ｃから読込んだ全てのデータについて、上記の誤り訂正処理によりデータエラーが解消されたと判断すると（ＹＥＳ）、その誤りの無いデータをタグ側メモリ部７２Ｃに書込んで（図２７のステップＢ５にリターン）、処理を終了する。
【００９７】
上記の多重化に係る誤り訂正処理の後、未だデータにエラーが含まれる場合には（ステップＥ５：ＮＯ）、パリティ符号Ｐが付加されているか否かを判断する（ステップＥ６）。パリティ符号Ｐが付加されている場合には（ＹＥＳ）、そのパリティ符号Ｐに係る訂正処理が行われる（ステップＥ７、図３３のステップＨ１〜Ｈ８）。即ち、ＲＷ側制御部８２は、ビット数をカウントするためのカウンタＭをゼロクリアして（ステップＨ１）、訂正の対象となるアドレスのデータ、例えばメインデータＤ０，０Ｆ〜Ｄ０，７Ｆについて誤りを訂正する。具体的には、図２３（ｂ）の破線で囲うように、メインデータＤ０，０Ｆの示す値０は、隣のデータＤ０，１Ｆの示す値１との関係上、奇数パリティ検査（パリティビットＰ０，０）により、誤りが無いと判断される（ステップＨ２：ＮＯ）。この０ビット目に続いて、１ビット目の処理を行うべくカウンタＭをインクリメントし（ステップＨ３、Ｈ４）、メインデータＤ０，１Ｆについても上記と同様に奇数パリティ検査を行う（ステップＨ２）。こうして、ステップＨ１〜Ｈ４が繰り返し実行される過程において、奇数パリティ検査に基づきメインデータＤ０，６Ｆに誤りが有ると判断されると（ステップＨ２：ＹＥＳ、図２３（ｂ）参照）、左データたるＤ０，６Ｆと左パリティたるＰ０，５とに誤りが有るか否かが判断される（ステップＨ５）。両者Ｄ０，６Ｆ、Ｐ０，５に誤りがなければそのパリティビットＰ０，５をもとにＤ０，６Ｆの値が訂正される（ステップＨ６）。この点、左データＤ０，６や左パリティＰ０，５の何れかに誤りが存する場合でも（ステップＨ５：ＮＯ）、右データたるＤ０，７Ｆと右パリティたるＰ０，６とに誤りが無ければ（ステップＨ７：ＮＯ）、そのパリティビットＰ０，６をもとにＤ０，６Ｆの値を訂正することができる（ステップＨ８）。こうして、７バイト目まで訂正の対象となるアドレスの処理を終えることにより（ステップＨ３：ＮＯ）、図３０のステップＥ８に移行する。ステップＥ８において、ＲＷ側制御部８２は、タグ側メモリ部７２Ｃから読込んだ全てのデータについて、上記の誤り訂正処理によりデータエラーが解消されたと判断すると（ＹＥＳ）、その誤りの無いデータをタグ側メモリ部７２Ｃに書込んで（図２７のステップＢ５にリターン）、処理を終了する。
【００９８】
上記のパリティ符号に係る誤り訂正処理の後、未だデータにエラーが含まれる場合には（ステップＥ８：ＮＯ）、第２誤り検出符号Ｆ，Ｇが付加されているか否かを判断する（ステップＥ９）。第２誤り検出符号Ｆ，Ｇが付加されている場合には（ＹＥＳ）、その第２誤り検出符号Ｆ，Ｇに係る誤り訂正処理が行われる（ステップＥ１０、図３４のステップＩ１〜Ｉ１１）。この誤り訂正処理では、先ず、ビット数をカウントするためのカウンタＭがゼロクリアされ（ステップＩ１）、訂正の対象となるデータについて、同じビット位置の列ごとに誤りを検出する処理が行われる。具体的には例えば、メインデータＤ０，０Ｆ〜Ｄ７，０Ｆの列（図２０参照）について、ビット対をなすＤ０，０Ｒ〜Ｄ７，０Ｒの列とビットごとの論理和演算を行い、３ビット以上の誤りが有るか或は誤りが無いかを判断する（ステップＩ２）。何れの条件も満たさない場合つまり２ビット若しくは１ビットの誤りがあれば（ＮＯ）、その誤りが検出されたメインデータＤ０，０〜Ｄ７，０のビット対Ｆ，Ｒに、前記代入データを順次代入して第２誤り検出符号Ｆ０，０Ｆ〜Ｆ３，０Ｆ、Ｅ０，０Ｒ〜Ｅ３，０Ｒをもとに誤りを訂正する処理を行う（ステップＩ３：第２誤り訂正処理）。
【００９９】
０ビット目の誤り訂正を終え、或は前記ステップＩ２でＹＥＳと判断された場合、１１ビット目までの処理を終えていないことから（ステップＩ４：ＹＥＳ）、前記カウンタＭをインクリメントして（ステップＩ５）、１ビット目以降のメインデータＤについても同じビット位置の列ごとに、ビット対Ｆ，Ｒに基づく誤り検出処理と（ステップＩ２）、代入データと第２誤り検出符号Ｆとに基づく誤り訂正処理を行う（ステップＩ３）。こうして、ステップＩ２〜Ｉ５を繰り返し実行し、８ビット目（実際には上位のビット）以降は、第１誤り検出符号Ｅについて、同じビット位置の列ごとにビット対Ｆ，Ｒに基づく誤り検出処理と（ステップＩ２）、代入データと第２誤り検出符号Ｇとに基づく誤り訂正処理を行う（ステップＩ３）。
【０１００】
そして、１１ビット目の誤り訂正を終えると（ステップＩ４：ＮＯ）、バイト数をカウントするためのカウンタＮをゼロクリアして（ステップＩ６）、今度は、アドレスごとに、ビット対Ｆ，Ｒに基づく誤り検出処理と（ステップＩ７）、前記代入データと第１誤り検出符号Ｅとに基づく誤り訂正処理を行う（ステップＩ８）。この０バイト目の処理を終えると、７バイト目までの訂正処理を行うべく（ステップＩ９：ＹＥＳ）、前記カウンタＮをインクリメントして（ステップＩ１０）、ステップＩ７にリターンする。そして、１バイト目以降のメインデータＤについてもアドレスごとに、ビット対Ｆ，Ｒに基づく誤り検出処理と（ステップＩ７）、代入データと第１誤り検出符号Ｅとに基づく誤り訂正処理を行う（ステップＩ８）。こうして、ＲＷ側制御部８２は、ステップＩ７〜Ｉ１０を繰り返し実行し、７ビット目の誤り訂正を終えると（ステップＩ９：ＮＯ）、全てのデータについてエラーが解消されたか否かを判断する（ステップＩ１１）。ここで、エラーが解消されていなければステップＩ１にリターンし（ＮＯ）、エラーが解消されていれば（ＹＥＳ）、その誤りの無いデータをタグ側メモリ部７２Ｃに書込んで（図２７のステップＢ５にリターン）、処理を終了する。
【０１０１】
上記した一連の誤り訂正処理（ステップＥ１〜Ｅ１０）、特にはステップＥ１０（ステップＩ１〜Ｉ１０）では、そのステップＩ１〜Ｉ５における同じビット位置の列ごとの誤り訂正処理と、ステップＩ７〜Ｉ１０におけるアドレスことの誤り訂正処理とが夫々繰り返し実行されため、データエラーをより確実に解消することができる。即ち、例えばメインデータＤ０，０〜Ｄ７，７の各アドレス或は同じビット位置の列に、３ビット以上のバーストエラーが複数箇所に発生していたとする。この場合でも、前記ビット対をもとに当該エラーを確実に検出し、前記代入データと第１及び第２誤り検出符号Ｅ及びＦ，Ｇとに基づく誤り訂正処理を、アドレスごとに或は同じビット位置の列ごとに繰り返し実行することで、一部のデータが修復されれば、そのデータをもとに他のデータについても連鎖的に修復される。こうして、所謂訂正なだれが発生することで、タグ側メモリ部７２Ｃに前述したバーストエラーやランダムエラーが発生した第３段階の状態にあっても、その全てのエラーを訂正することが可能となるのである。
【０１０２】
以上説明したように、データ管理システム２１において、前記冗長データは、データの各ビットが示す０，１の値の何れか一方を０１、他方を１０とするビット対Ｆ，Ｒとして符号化したデータを含み、ＲＷ側制御部８２は、前記誤り検出処理において、タグ側メモリ部７２Ｃから読出したデータについてビット対をなす双方のビットの値が０であれば当該ビット対に誤りが有ると判断する。これによれば、例えば透過放射線によりタグ側メモリ部７２Ｃのメモリセルにおいてデータが"１"から"０"に片方向へ変化するデータエラーが生じる状況にあっても、ＲＷ側制御部８２によって、ビット対Ｆ，Ｒをなす双方のビットが値０であれば、当該ビット対により表現されたデータが誤りであると判定できる。従って、ビット対Ｆ，Ｒをもとにデータエラーを確実且つ簡単に検出することができ、放射線に晒される特殊環境でデータエラーの発生を防止し且つ正常に機能させることが可能なデータ管理システム２１を提供することができる。
【０１０３】
また、ＲＷ側制御部８２は、前記の片方向へ変化するデータエラーが生じる状況にあっても、ビット対Ｆ，Ｒをなす双方のビットの論理和演算を行い、その演算結果が１であれば前記ビット対に誤りが無く、当該演算結果が０であれば前記ビットに誤りがあると判断する。即ち、ビット対Ｆ，Ｒは０１又は１０として生成され、何れもＦ，Ｒの論理和をとれば必ず１となるが、データエラーが発生すると００になり、その論理和をとれば０となる。従って、ＲＷ側制御部８２によって、タグ側メモリ部７２Ｃに記憶されたデータのエラーを簡単に特定し且つ確実に検出することができ、その処理速度を高めることができる。
【０１０４】
しかも、前記ビット対Ｆ，Ｒのうち一方のビットＦと他方のビットＲは、タグ側メモリ部７２Ｃにおいて相互に異なるアドレスの同じビット位置に記憶されるため、一層、処理速度を高めることができる。
【０１０５】
前記冗長データは、１バイトのデータごとに生成される第１誤り検出符号Ｅと、前記データの同じビット位置ごとに生成される第２誤り検出符号Ｆ，Ｇとのうち、少なくとも何れかの誤り検出符号を含む。従って、ＲＷ側制御部８２は、前記ビット対Ｆ，Ｒに基づく誤り検出のみならず、第１及び第２誤り検出符号Ｅ及びＦ，Ｇに基づく誤り検出を行うことができ、誤りをより確実に検出することができると共に誤り訂正処理による訂正確率を高めることができる。
【０１０６】
ＲＷ側制御部８２は、前記ビット対Ｆ，Ｒをなす双方のビットの論理和演算に基づき誤りが検出されると、その誤りが検出されたビット対Ｆ，Ｒにデータ０，１（これらは前記代入データ）を代入して前記誤り検出符号をもとに誤り検出処理を行い、誤りが非検出となるまで誤り訂正処理を行う。従って例えば、データエラーが発生しているビット対Ｆ，Ｒが２組（この組数をｘとする）あるとき、当該２組のビット対Ｆ，Ｒに対する代入データの代入パターンは計４通り（つまり２x）存在する。よって、その代入データをもとにデータエラーを確実に修復することができる。
【０１０７】
ＲＷ側制御部８２は、前記ビット対Ｆ，Ｒをなす双方のビットの論理和演算に基づき誤りが検出されると、誤りが検出されたアドレスごとに前記代入データと前記第１誤り検出符号Ｅとをもとに誤りが非検出となるまで誤り訂正処理を行う第１誤り訂正処理と、同じビット位置の列ごとに前記代入データと前記第２誤り検出符号Ｆ，Ｇとをもとに誤りが非検出となるまで誤り訂正処理を行う第２誤り訂正処理とを実行する。これによれば、例えば第１誤り訂正処理と第２誤り訂正処理とを繰り返し実行することで、一部のデータが修復されれば、そのデータをもとに他のデータについても連鎖的に修復することができる。よって、タグ側メモリ部７２Ｃに前述したバーストエラーやランダムエラーが発生した第３段階の状態にあっても、その全てのエラーを訂正できる確率を高めることができる。
【０１０８】
ＲＷ側制御部８２は、タグ側メモリ部７２Ｃにデータを書込む際、そのデータを書込むアドレス以外の全てのアドレスのデータを読出して、前記冗長データをもとに誤り検出処理と誤り訂正処理とを行う（前記ステップＢ１〜Ｂ４）。これによれば、タグ側メモリ部７２Ｃにデータを書込む度に、当該メモリ部７２Ｃの全てのアドレスのデータについて誤りの無いデータを作成することができる。また、当該データエラーが無くても、全てのデータの読出すことにより各メモリセルの電荷の再チャージ、つまりリフレッシュを行うことができ、放射線照射によりフローティングゲート中の電子が失われていたとしても、前記第１段階にある損傷を修復することができる。
【０１０９】
ＲＷ側制御部８２は、前記読出したデータについて誤り訂正処理を行った場合は、訂正したデータを前記不揮発性記憶手段に書込むことから（前記ステップＢ５）、タグ側メモリ部７２Ｃにデータを書込む度に、当該メモリ部７２Ｃの全てのアドレスのデータについて、誤りを訂正する機会を設けることができる。
【０１１０】
タグ側メモリ部７２Ｃには、複数の異なる領域に同じデータが書込まれてデータが多重化されており、ＲＷ側制御部８２は、多重化された複数のデータの同一ビット間で、想定されるデータの誤りパターンに応じて論理演算を行い、その演算により得られたビット列について、前記冗長データをもとに誤り検出処理を行った結果、誤りが検出されなければ、当該ビット列のデータが正しいデータであると判断する。
【０１１１】
これによれば、１バイトのデータのあるビットにデータエラーが生じていても、多重化した他方のデータの対応するビットに正しいデータが存在すれば、当該ビットとの論理和演算の結果、そのビット位置のデータについてエラーを確実に修復することができる。また、前記ビット列について冗長データをもとに誤りが無いことを判断することができ、データ管理システム２１の信頼性をより高めることができる。尚、透過放射線等により"０"から"１"の片方向の変化が生じる場合には、前記論理和演算に代えて論理積演算を行うことにより、上記と同様にエラーを修復することができる。
【０１１２】
ＲＷ側制御部８２は、前記ビット対Ｆ，Ｒと誤り検出符号Ｅ、Ｆ，Ｇとをもとに誤り検出処理及び誤り訂正処理を行い、その訂正処理後のデータに誤りが有ると、多重化された複数のデータ間で対応するビットごとに論理和演算を行う。これによれば、上記の効果に加え、複数種の冗長データＲ，Ｅ，Ｆ，Ｇ，Ｆ´，Ｒ´を用いた重畳的な誤り訂正処理により、訂正確率を一層高めることができる。
【０１１３】
前記冗長データは、データを構成する各ビットに対して、隣り合うビットとの組み合わせについて付加されたパリティ符号Ｐを含み、ＲＷ側制御部８２は、誤り訂正処理において、前記隣り合うビットのうち誤りが無いビットのデータとパリティ符号Ｐとをもとにビットの誤りを訂正する。これによれば、パリティ符号Ｐは、前記隣り合うビットの組み合わせに対応して付加されたものであるから、前記冗長データＲ，Ｅ，Ｆ，Ｇ，Ｆ´，Ｒ´に基づく訂正処理とは異なる訂正処理を行うことができ、より訂正確率を高めることができる。
【０１１４】
ＲＷ側制御部８２は、タグ側メモリ部７２Ｃからデータを読出す場合、同じアドレスについて連続して少なくとも２度同じデータを読出すまで、繰り返しデータを読出す。例えば、上記のように通信の際、例えばＲＦＩＤタグ７０Ｃのアンテナ７５に照射された放射線によりデータが化ける可能性があるが、連続して少なくとも２度同じデータを読出すまで繰り返しデータを取得することで、タグリーダ／ライタ２０Ａ側からのデータ読出し時における化けを確実に防止することができる。
【０１１５】
上記実施形態では、ハンディ型タグリーダ／ライタ２０Ａを用いてデータを書込む際に、データの読出し処理から訂正データの書込み処理まで（ステップＢ１〜Ｂ５）を行うこととしたが、例えば据置型タグリーダ／ライタ２０Ｂを用いて、予め設定された所定時間毎にタグ側メモリ部７２Ｃからデータを読出すようにしてもよい。ここで、前記所定時間は、放射線量としての放射線強度やその照射期間に応じて設定されるものであり、その放射線環境の下、タグ側メモリ部７２Ｃにおいて放射線照射等によりデータ破壊に至る時間よりも短い時間に設定する。そして、放射線量は、放射線源からの距離の２乗に反比例することから、例えばＲＦＩＤタグ７０Ｃが放射線源の近くで用いられる場合には、前記パソコン２４等の上位装置から比較的短い時間毎（例えば数分ごと）に指示が与えられることに基づき、タグリーダ／ライタ２０Ｂの制御部８２によって、ステップＢ１〜Ｂ５を実行するようにしてもよい。
【０１１６】
尚、高温環境の下でも、放射線環境と同様に、前記の片方向へ変化するデータエラーが生じる虞がある。従って、データエラーに至るメモリ部７２Ａ，６ｃの温度特性等により、前記所定時間を適宜設定してステップＢ１〜Ｂ５を実行することで、上記と同様の効果を得ることができる。
【０１１７】
この点、アクティブ型のＲＦＩＤタグ７０Ａでも同様に、自身が有するメモリ部７２Ａについて制御部７１Ａが主体となり、前記所定時間毎に、若しくは他に優先する処理の無い時に、ステップＢ１〜Ｂ５を実行するようにしてもよい。即ち、前述したように、ＲＦＩＤタグ７０Ａのメモリ部７２Ａには、タグリーダ／ライタ２０のメモリ部８３と同様の制御プログラムや誤り訂正プログラム等が記憶されると共に、タグ側メモリ部７２Ｃと同様の冗長データが記憶されている。従って、ＲＦＩＤタグ７０Ａにおいて、制御部７１Ａによりメモリ部７２Ａから読出したデータについてその冗長データをもとに誤り検出処理を行い、その検出処理において誤りが検出された場合には誤り訂正処理を行うことができる。
【０１１８】
また、アクティブ型のＲＦＩＤタグ７０Ａにおいて、制御部７１Ａは、タグリーダ／ライタ２０から前記無線通信手段を介して書込み用データを受信した際、その受信したデータから前記冗長データを生成して前記データと共にメモリ部７２Ａに書込むようにする。そして、タグリーダ／ライタ２０へ前記無線通信手段を介してデータを送信する際、その送信するデータに付された冗長データをもとに誤り検出処理と誤り訂正処理とを行うことにより、誤りの無いデータを送信するようにしてもよい。つまり、アクティブ型のＲＦＩＤタグ７０Ａであれば、上記したタグリーダ／ライタ２０Ｂと同様の処理を行うことができることから、自身のメモリ部７２Ａに記憶されるデータ関して冗長データを生成し、或はステップＢ１〜Ｂ５を実行する等してデータを管理することができる。
【０１１９】
ＲＦＩＤタグ７０Ａ〜７０Ｃは、何れもハンディ型或は据置型タグリーダ／ライタ２０Ａ，２０Ｂ（外部の電子機器）に対するスレーブとして構成されている。従って、上記データ管理システム２１の下、ＲＦＩＤタグ７０Ａ〜７０Ｃの信頼性を高めることができる。
【０１２０】
タグリーダ／ライタ２０Ａ，２０Ｂは、ＲＦＩＤタグ７０Ａ〜７０Ｃの何れかのマスタ（電子機器）として構成されていることから、タグリーダ／ライタ２０Ａ，２０Ｂを用いて上記データ管理システム２１の信頼性を高めることができる。
【０１２１】
＜第１１実施形態＞
図３６は、本発明の第１１実施形態を示す図３５相当図である。
多重化データ記憶領域２２４には、例えば、メインデータＤ０，０〜Ｄ７，７のビット対Ｆ´，Ｒ´と同じデータＦ´´，Ｒ´´が書込まれることにより、メインデータＤ０，０〜Ｄ７，７が三重化されている（図３６参照）。従って、前記多重化に係る訂正処理における論理和演算（図３２のステップＧ４）では、本来のメインデータＤと、多重化したメインデータＤ´とＤ´´との間で対応するビットごとに論理和演算が行われる。即ち、図３６の網掛部分で示すように、例えばメインデータＤ０，１、Ｄ０，２、Ｄ０，６については、三重化による３組のビット対Ｆ，Ｒ、Ｆ´，Ｒ´、Ｆ´´，Ｒ´´のうち、値が００となるデータエラーが生じたビット対が２組ずつ含まれている。このような場合でも、同じビット位置に正しいデータが１つでも存在すれば、そのビットの論理和演算の結果、データエラーを修復したビット列を得ることができる。
【０１２２】
本実施形態と異なり、上記３組のビット対Ｆ，Ｒ、Ｆ´，Ｒ´、Ｆ´´，Ｒ´´のビット対について多数決に基づきビットごとに誤り訂正をすると、前記第３段階のデータエラーについては、誤りが過半数となって間違った訂正を行う虞がある。これに対し、本実施形態のように論理和演算をもとに誤り訂正を行うことで、同じビット位置に正しいデータが１つでも存在すれば、そのビットに対応する他の２組のビット対のデータエラーを完全に修復することができる。従って、データ管理システム２１の信頼性をより高めることができる。尚、多重化は、二重化や三重化に限定されるものではなく、四重化以上のデータを冗長データとして含むようにしてもよい。
【０１２３】
＜第１２実施形態＞
図３７は、本発明の第１２実施形態を示す図２４（ｂ）相当図である。
前述したように、ＲＷ側制御部８２は、タグ側メモリ部７２Ｃから読出したメインデータＤ及び第１誤り検出符号Ｅの各ビット対Ｆ，Ｒについて、一方のビットＦと他方のビットＲとの論理和演算を行う（前記ステップＢ２）。そして、本実施形態では、前記ステップＳ３でビット対Ｆ，Ｒに誤りが有ると判断された場合（ＹＥＳ）、前記ステップＳ４に代えて、以下のステップを実行する。
【０１２４】
即ち、図示は省略するが、メインデータＤのビット対Ｆ，Ｒに誤りが無く、且つ誤り検出符号（例えば第１誤り検出符号Ｅ）のビット対Ｆ，Ｒの誤りか否かを判断する。そして、メインデータＤのビット対Ｆ，Ｒに誤りがあれば前記ステップＢ４へ移行する一方、第１誤り検出符号Ｅのビット対Ｆ，Ｒにのみ誤りが発生していれば（図３７参照）、誤りのないメインデータＤのビット対Ｆ，Ｒをもとに、アドレスごとに新たに第１誤り検出符号を生成する。これにより、第１誤り検出符号Ｅのビット対Ｆ，Ｒの誤りを訂正することができ、その訂正データをタグ側メモリ部７２Ｃに書込むのである（前記ステップＢ５へ移行）。
【０１２５】
ここで、図３７の網掛部分で示すように、メインデータＤのビット対Ｆ，Ｒに誤りが無く、且つ第１誤り検出符号Ｅ０，０、Ｅ０，２のビット対Ｆ，Ｒにのみ誤りが発生するケースも生じ得る。この点、上記したように、第１誤り検出符号Ｅもビット対Ｆ，Ｒとして符号化されていることから（誤り検出符号用のビット対）、そのビットＦ，Ｒの論理和演算を行うことにより、第１誤り検出符号Ｅにおける誤り検出を確実に行うことができ、誤りの無いメインデータＤのビット対Ｆ，Ｒをもとに、誤り訂正処理を確実に行うことができるのである。尚、第２誤り検出符号Ｆ，Ｇもビット対Ｆ，Ｒとして符号化してもよい。
【０１２６】
＜第１３実施形態＞
図３８は、本発明の第１３実施形態を示す図３７相当図である。
第１０実施形態の誤り訂正処理、例えば図３１に示すフローチャート（ステップＦ１〜Ｆ５）では、メインデータＤをその訂正の対象として、１バイトごとに代入データをもとに誤りを訂正する例を説明した。この点、図３８に示すように、メインデータＤ０，３のビット対Ｆ，Ｒと、第１誤り検出符号Ｅ０，２のビット対Ｆ，Ｒとに、夫々誤りが発生するケースも生じ得る。このような場合でも、ビット対Ｆ，Ｒの誤りが２つ以内であれば、該当するメインデータＤ０，３及び第１誤り検出符号Ｅ０，２の夫々のビット対Ｆ，Ｒに代入データを順次代入して、第１誤り検出符号Ｅ０，０Ｆ〜Ｅ０，３Ｒをもとに誤り検出処理を行い、誤りが非検出となるまで誤り訂正を行うことができる。つまり、誤り訂正処理は、その訂正の対象となる範囲（アドレスやビット位置）について、データの誤りパターン等に応じて適宜設定すればよい。
【０１２７】
＜第１４実施形態＞
図３９は、本発明の第１４実施形態を示すものであり、ハンディ型タグリーダ／ライタ２０Ａを用いてＲＦＩＤタグ７０Ｃから前記ＩＤデータを取得する際の処理内容を示すフローチャートである。
【０１２８】
タグリーダ／ライタ２０Ａは、その交信領域に存在する複数のＲＦＩＤタグ７０Ｃを識別する同時読取り処理が可能に構成されている。第１４実施形態では、前述した設備２７において搬入・搬出される複数の物品２７ｃに夫々貼付されたＲＦＩＤタグ７０Ｃの同時読取りを例とする。また、ＩＤデータは、前述したように前記ＴＩＤ記憶領域２００（図１９参照）に書換え不能に記憶される一方、ＩＤデータの冗長データが、前記冗長領域２２０における専用の領域（ＩＤデータ用の冗長領域）に記憶されている。このＩＤデータ用の冗長データは、ＩＤデータの各ビットが示す１，０の値の何れか一方を０１、他方を１０として符号化したビット対のうち、他方のビットＲ（つまり図２１中、［ＩＤ］ＤＲで示す反転データＤＲ）を含む。また、冗長データは、例えばＩＤデータの反転データＤＲの誤りを訂正するための第１誤り検出符号（図２１中、［ＩＤ］ＥＲで示す）を含む。そして、複数のＲＦＩＤタグ７０Ｃの同時読取りに際し、ＲＷ側制御部８２は、各ＲＦＩＤタグ７０Ｃにおけるタグ側メモリ部７２ＣのＴＩＤ記憶領域２００からＩＤデータを夫々読出す（ステップＪ１）。尚、以下では１つのＲＦＩＤタグ７０Ｃに着目して説明するが、実際には、各ＲＦＩＤタグ７０ＣについてステップＪ１〜Ｊ６が夫々実行される。
【０１２９】
ＲＷ側制御部８２は、前記ステップＪ１の後、タグ側メモリ部７２Ｃの前記の冗長領域からＩＤデータの反転データＤＲと第１誤り検出符号ＥＲとを読出して（ステップＪ２）、ＩＤデータと反転データＤＲとで対応するビットごとの論理和演算を行う。そして、この演算の結果、各ビットが全て１で無い場合には（ステップＪ３：ＹＥＳ）、反転データＤＲに係る訂正処理を行う（ステップＪ４）。この場合、誤りと判断されたビット対Ｒに、０或は１（代入データ）を順次代入し、当該代入データを代入した反転データＤＲについて第１誤り検出符号ＥＲをもとに誤り検出処理を行う。こうして、代入データと第１誤り検出符号ＥＲとをもとに誤りが非検出となるまで誤り訂正処理を行うことで、２ビットまでの誤りについては正しい反転データＤＲを得ることができる。この誤り訂正処理後の反転データＤＲは、タグ側メモリ部７２Ｃに書込まれ（ステップＪ５）、反転データＤＲを反転させたデータは、タグリーダ／ライタ２０Ａにおいて本来のＩＤデータとして利用され、当該ＩＤデータに基づき各種の処理が開始される（ステップＪ６）。
【０１３０】
ステップＪ３で検出されるエラーは、ＴＩＤ記憶領域２００から読み出したＩＤデータに誤りがある場合と、冗長データ領域から読み出したその反転データＤＲ側に誤りがある場合とがある。前者の場合、ユーザはＴＩＤ記憶領域２００を書き換えることができないので、ステップＪ４では反転データＤＲに係る訂正処理を行う。そして以降は、どちらのデータに誤りがあったかに関係なく、ＴＩＤ記憶領域２００から読み出したＩＤデータではなく、反転データＤＲを反転させたデータをＩＤデータとして利用する。
【０１３１】
以上のようにＲＷ側制御部８２は、タグ側メモリ部７２Ｃから読出したＩＤデータについてその冗長データＤＲ、ＥＲをもとに誤り検出処理を行うことから、ＩＤデータについて、第１０実施形態と同様の効果を得ることができる。また、ＩＤデータは、ＲＦＩＤタグ７０Ｃにおける他のデータ（例えば製品コード等の識別情報）と関連付けられていることから、冗長データＤＲ、ＥＲをもとに誤り訂正処理を行うことで、誤り訂正処理後のＩＤデータと他のデータとを対応させることができ、各種の処理を支障なく実行することができる。尚、ＩＤデータの冗長データは、ビット対Ｒや第１誤り検出符号ＥＲに限定するものではなく、上記した各種の冗長データをもとに誤り検出処理及び誤り訂正処理を行うことができる。
【０１３２】
また、第１４実施形態と同様に、以下の第１５実施形態以降についても、各種の冗長データをもとに誤り検出処理及び誤り訂正を行うことができることから、前記冗長データに基づく誤り検出処理及び誤り訂正処理について冗長データの符号を省略する等、その詳細な説明を省略する。
【０１３３】
＜第１５実施形態＞
図４０〜図４２は本発明の第１５実施形態を示す。図４０は、図１８（ａ）に示すＲＦＩＤタグ７０Ａにおけるメモリ部７２Ａのマップイメージに示した３種類の誤り訂正プログラムである、主誤り訂正プログラム，副誤り訂正プログラム及び簡易誤り訂正プログラムが、それぞれ誤り訂正を行う対象を示している。主誤り訂正プログラムが誤り訂正を行う対象は、データ領域１０１と、自身を除く一般プログラム領域１０２，副誤り訂正プログラム領域１０４及び簡易誤り訂正プログラム領域１０５であり、副誤り訂正プログラムが誤り訂正を行う対象は、主誤り訂正プログラム領域１０３のみである。
【０１３４】
主，副誤り訂正プログラムは、全く同じ内容のプログラムであり、スタートアップ時の初期設定において、一方が主，他方が副として動作するように指定されることで、誤り訂正を行う領域（アドレスの範囲）が決定される。主，副誤り訂正プログラムは、上記各実施形態においてデータ領域１０１のデータについて行った誤り検出・誤り訂正と同様の処理を、プログラム領域１０２〜１０５の各プログラムについて行うようになっている。
【０１３５】
また、簡易誤り訂正プログラムが誤り訂正を行う対象は、主誤り訂正プログラム領域１０３及び副誤り訂正プログラム領域１０４となっている。簡易誤り訂正プログラムは、主又は副誤り訂正プログラムが実行された結果、実行中である自身のプログラムに誤りが検出された場合に起動され、誤りがある方の訂正プログラムにおいて誤りが検出されたアドレスに、誤りが無い方の訂正プログラムにおいて対応するアドレスの内容をコピーすることで修復する。各プログラムは、例えばマルチタスクＯＳ（オペレーティング）上で動作するようになっており、そのマルチタスクＯＳがタスクスイッチングを行うことで各プログラムの実行状態が切り替えられる。
【０１３６】
次に、第１５実施形態の作用について図４１及び図４２を参照して説明する。図４１は、主又は副誤り訂正プログラムによる処理内容を示すフローチャートである。タスクスイッチングにより主又は副何れかの誤り訂正プログラムが指定されて起動されると（ステップＫ１）、主，副のそれぞれに応じて、訂正対象とするアドレス領域を取得する（ステップＫ２）。ここでは、訂正対象とする各プログラム領域１０２〜１０５又はデータ領域１０１と、対応する冗長データの領域とを一括して読出す。そして、訂正の対象がデータ領域１０１である場合は（ステップＫ３：ＮＯ）、誤り検出処理を行う（ステップＫ７）。ここで誤りが検出されなければ（ステップＫ８，ＮＯ）、ステップＫ２に戻る。
【０１３７】
一方、ステップＫ３において訂正の対象がプログラム領域１０１〜１０５の何れかであり（ＹＥＳ）、それが自分自身のプログラム領域でなければ（ステップＫ４：ＮＯ）、訂正を行うため、動作を停止させる必要があるプログラムか否かを判断する（ステップＫ５）。すなわち、主誤り訂正プログラムが動作している場合は一般プログラム又は副誤り訂正プログラムか否か、副誤り訂正プログラムが動作している場合は主誤り訂正プログラムか否かを判断する。これらのプログラムである場合は（ＹＥＳ）、そのプログラムの起動を停止させる（ステップＫ６）。尚、ステップＫ５，Ｋ６の処理は、例えばマルチＣＰＵ等の構成において、複数のプログラムが並行して実行される可能性がある場合に必要な処理であり、シングルＣＰＵにおいてタスクスイッチングを実行する場合には不要である。
【０１３８】
そして、ステップＫ７を実行した結果、誤りが検出されると（ステップＫ８：ＹＥＳ）、訂正対象が主又は副誤り訂正プログラムか否かを判断し（ステップＫ９）、訂正対象がデータ領域１０１であれば（ＮＯ）冗長データに基づいて誤り訂正処理を行う（ステップＫ１５）。一方、訂正対象が主又は副誤り訂正プログラムである場合は（ＹＥＳ）、冗長データに基づく通常の訂正処理が可能か否かを判断し（ステップＫ１０）、可能であれば（ＹＥＳ）ステップＫ１５に移行する。尚、各プログラムについて用意する冗長データは、データ領域１０１のデータと同様に、ビット対，パリティ符号，多重化データ，誤り検出符号等であり、誤り検出及び誤り訂正は、データ領域１０１のデータと同様に実行すれば良い。
【０１３９】
ステップＫ１０において、主又は副誤り訂正プログラムの通常訂正処理が不能であれば（ＮＯ）、自身のプログラムについて冗長データに基づき誤り検出処理を行う（ステップＫ１１）。そして、誤りが無ければ（ステップＫ１２：ＮＯ）、ステップＫ８で検出された対象プログラムの誤り検出アドレスに、自身のプログラムの対応するアドレスの内容を書き込んでコピーする（ステップＫ１３）。一方、誤りがあれば（ＹＥＳ）、簡易誤り訂正プログラムを起動する（ステップＫ１４）。
【０１４０】
図４２は、簡易誤り訂正プログラムの処理内容を示すフローチャートである。先ず、主誤り訂正プログラムについて誤りが生じたアドレスを検出すると（ステップＬ１）、そのアドレスに対応する副誤り訂正プログラムのアドレスの内容を検出する（ステップＬ２）。尚、ステップＬ１におけるアドレスの検出は、例えばステップＫ１２で誤りが検出された場合に、主又は副誤り訂正プログラムが、そのアドレス値を所定の領域に書き込んで記憶させておき、簡易誤り訂正プログラムがその領域を読出すことで行っても良い。また、簡易誤り訂正プログラムが、主誤り訂正プログラムについて冗長データに基づき改めて誤り検出を行っても良い。
【０１４１】
続くステップＬ３において、副誤り訂正プログラムの対応するアドレスの内容に誤りが無ければ（ＮＯ）、当該アドレスの内容を主誤り訂正プログラムの誤りが生じたアドレスにコピーして、主誤り訂正プログラムを修復する（ステップＬ４）。以降のステップＬ５〜Ｌ８については、ステップＫ１２において副誤り訂正プログラム側に誤りが検出された場合に、対応する主誤り訂正プログラムのアドレスの内容によって副誤り訂正プログラムを修復する処理である。ステップＬ３，Ｌ７において、副誤り訂正プログラム，主誤り訂正プログラムに誤りがあった場合は（ＹＥＳ）、相手側のプログラムを修復することができないので処理を終了する。
【０１４２】
ここで、ＲＦＩＤタグ７０Ａが、放射能や宇宙線等の被曝環境下や高温環境下に配置されている場合には、メモリ部７２Ａのプログラム領域１０２〜１０５に配置されている各プログラムについても、データ領域１０１に配置されているデータに等しい確率で誤りが発生する。そこで、第１５実施形態では、上述のように主，副，簡易誤り訂正プログラムが動作することで、一般プログラムに誤りが生じた場合の訂正・修復を図っている。すなわち、一般プログラム，副及び簡易誤り訂正プログラムに誤りが発生すると、その誤りは主誤り訂正プログラムによって訂正され、主誤り訂正プログラムに誤りが発生すると、その誤りは副誤り訂正プログラムによって訂正される。
【０１４３】
更に、主，副誤り訂正プログラムの一方に、冗長データでは訂正できない誤りが発生し、且つ他方のプログラムにも誤りが発生している場合には、簡易誤り訂正プログラムが起動されて、他方のプログラムの誤りが発生していない部分により修復が可能であれば、当該部分を一方の側にコピーして修復を図る。主，副誤り訂正プログラムは同一内容のプログラムであり、双方で同じプログラムステップに相当するアドレスに、同時に誤りが発生する確率は極めて低い。したがって、これらの作用により３重に誤り訂正を行うことが可能となっている。
【０１４４】
ここでプログラムとして実行されるオブジェクトコードは、ビット対Ｆ，Ｒの片側、即ち、０を０１、１を１０とした元のプログラムと同じ値の側である。
以上のように第１５実施形態によれば、ＲＦＩＤタグ７０Ａにおけるメモリ部７２Ａに、一般プログラムと共に、主誤り訂正プログラム，副誤り訂正プログラム及び簡易誤り訂正プログラムを配置し、データ領域１０１には、これらの各プログラムについて誤り訂正を行うための冗長データを配置する。そして、主誤り訂正プログラムは、一般プログラム，副及び簡易誤り訂正プログラムに発生した誤りを訂正し、副誤り訂正プログラムは、主誤り訂正プログラムに発生した誤りを訂正し、主，副誤り訂正プログラムの一方に、冗長データでは訂正できない誤りが発生し、且つ他方のプログラムにも誤りが発生している場合には、簡易誤り訂正プログラムによって、主，副誤り訂正プログラム中の誤りが発生していない部分を他方にコピーして修復するようにした。したがって、ＲＦＩＤタグ７０Ａが、放射能や宇宙線等の被曝環境下や高温環境下に配置されている場合でも、一般プログラムに発生した誤りを極めて高い確率で訂正することができる。
【０１４５】
尚、上記の誤り検出・誤り訂正処理については、タグリーダ／ライタ２０Ａにおいても、図１８（ｂ）に示すメモリ部８３のプログラム領域３０３〜３０５に、同様の主，副，簡易誤り訂正プログラムが配置されているので、プログラム領域３０２〜３０５及びデータ領域３０１について同様の処理が行われる。
【０１４６】
＜第１６実施形態＞
図４３及び図４４は、本発明の第１６実施形態を示す。図４３は図２０（ａ）相当図であり、ここではメインデータ領域２１０と、第１誤り検出符号（第１冗長データ）領域２２１に代わる第３冗長データ領域２２３とを示しており、第１誤り検出符号Ｅ，第２誤り検出符号Ｆ，Ｇとは異なる第３誤り検出符号データを用いる場合を説明する。図４３及び図４４に示す各ビットの図示パターン（網掛け等）は、同じパターンのビットが同じビット列に属することを示している。
【０１４７】
例えば図４３では、１アドレス増加する毎に、ビット位置を１ビットずつずらしたビットをとることで、８ビットを組み合わせたビット列を構成し、その８ビットデータについて４ビットの誤り検出符号を付加する（第３誤り検出符号）。例えば、データＤ０，０、Ｄ１，１、Ｄ２，２、〜Ｄ７，７が同一のビット列に属しており、このビット列に対して、同様に、アドレスが増加する毎にビット位置を１ビットずつずらした配列で、冗長データＥ０，０、Ｅ１，１、Ｅ２，２、Ｅ３，３が生成されている。また、第２ビットのデータＤ０，１から始まるビット列については、末尾のビットは第１ビットのデータＤ，０となり、第３ビットのデータＤ０，２から始まるビット列については、７ビット目は第１ビットのデータＤ６，０，末尾のビットは第２ビットのデータＤ７，１となる。
【０１４８】
図４４では、２アドレスが増加する毎に、ビット位置を１ビットずつずらしたビットをとることで、８ビットを組み合わせたビット列を構成している。例えば、データＤ０，０、Ｄ２，１、Ｄ６，３、Ｄ０，４、Ｄ２，５、Ｄ４，６、Ｄ６，７が同一のビット列に属しており、このビット列に対して、同様に、２アドレスが増加する毎にビット位置を１ビットずつずらした配列で、冗長データＥ０，０、Ｅ２，１、Ｅ４，２、Ｅ６，３が生成されている。すなわち、「アドレスが増加する毎に」と言ってもその範囲は１ワードのデータビット数で制限され、最初のビットを取得するアドレスから「＋７」を超えることはなく、「＋７」を超える分は「８」を減じたアドレスに折り返される。
【０１４９】
第３誤り検出符号を付すためのビット列を構成するパターンは、図４３，図４４に示すものに限らない。例えば１アドレスが増加する毎に、ビット位置を２ビットずつ，或いは３ビットずつずらしたビットをとっても良い。
【０１５０】
また、図４３，図４４では説明の都合上、第３冗長データ領域２２３を図２０（ａ）に示す第１冗長データ領域２２１に置き換えて示しているが、実際にはこれらは異なるデータ領域であり独立に存在するので、第３誤り検出符号は、第１，第２誤り検出符号と併用して誤り検出に使用することが可能である。そして、第３冗長データ領域２２３については、必ずしも対応するビット列と同様の配列にする必要はなく、例えば第１誤り検出符号と同様の配列にしても良い。
【０１５１】
以上のように、第１６実施形態によれば、アドレスが増加する毎にビット位置を１ビット以上ずつずらしてなるビット列について、第３誤り検出符号を付すようにした。これにより、データ領域２１０において、通常のデータ配列について誤りが連続するバースト誤りが発生しているとしても、上記のビット列に関しては、誤りが生じているビットの数を少なくすることができる。したがって、第３誤り検出符号に基づき誤り検出を行い、誤りを訂正すれば、より多くの誤りを訂正できる可能性を向上させることができる。
【０１５２】
本発明は上記し且つ図面に記載した実施形態にのみ限定されるものではなく、上記したデータ管理方法について、制御部によりデータの読取り及び書込みが行われる不揮発性記憶手段を備えた各種のメモリ装置に適用することができる。
【０１５３】
上記実施形態のタグリーダ／ライタ２０は、タグ側メモリ部７２Ｃから読出したデータについて誤り検出処理や誤り訂正処理を行う構成としたが、自身のメモリ部８３に係るデータについて誤り検出処理や誤り訂正処理を行うようにしてもよい。即ち、タグリーダ／ライタ２０も、内蔵するメモリ部８３たる機器側記憶手段に、前記データエラーが頻発する環境下で用いるケースも想定されることから、データと共に当該データの誤りを訂正するための冗長データを記憶させておく。そして、冗長データとして上記実施形態と同様のビット対等を用いて誤り検出処理や誤り訂正処理を行うことにより、タグリーダ／ライタ２０についても、データエラーの発生を防止し且つ正常に機能させることができる。
【０１５４】
また、メモリ部８３において、前述した主誤り訂正プログラム及び副誤り訂正プログラム、並びにこれらの誤り訂正プログラムの誤りを訂正するための冗長データ等について、タグリーダ／ライタ２０自身が正常に機能するためのデータとして構成する。これにより、タグリーダ／ライタ２０もＲＦＩＤタグ７０Ｃと同様に信頼性を高めることができる。
【０１５５】
ここで、例えばハンディ型タグリーダ／ライタ２０Ａの電源が投入された時、制御部８２は、メモリ部８３から読出したデータのうち少なくとも当該制御部８２により実行される制御プログラムについてその冗長データをもとに誤り検出処理を行うように構成する。これによれば、メモリ部８３にデータエラーが発生していても、制御プログラムを実行する前に、そのプログラムの誤りを優先的に検出して訂正することができ、正常に起動させることができる。
【０１５６】
また、アクティブ型のＲＦＩＤタグ７０Ａの電源が投入された時、制御部７１Ａは、自身のメモリ部７２Ａから読出したデータのうち少なくとも当該制御部７１Ａにより実行される制御プログラムについてその冗長データをもとに誤り検出処理を行うように構成する。これによれば、ＲＦＩＤタグ７０Ａにおいて、上記と同様に制御プログラムを実行する前に、そのプログラムの誤りを優先的に検出して訂正することができ、正常に起動させることができる。
【０１５７】
例えば前記ＲＦＩＤタグ７０Ｃは別個に、他のＲＦＩＤタグ７０Ｃを備え、ビット対Ｆ，Ｒのうちの一方のビットＦを、一方のＲＦＩＤタグ７０Ｃのタグ側メモリ部７２Ｃに書込み、他方のビットＲを、他方のＲＦＩＤタグ７０Ｃのタグ側メモリ部７２Ｃに書込む。そして、ＲＷ側制御部８２は、双方のタグ側メモリ部７２Ｃ，７２Ｃからデータを読出することにより、ビット対Ｆ，Ｒに基づく誤り検出処理を行う。これによれば、一方のタグ側メモリ部７２Ｃには本来のデータが記憶され、そのデータを反転した反転データが他方のタグ側メモリ部７２Ｃに記憶されることから、一対のＲＦＩＤタグ７０Ｃを用いて第１０実施形態と同様の効果を得ることができる。
【０１５８】
ＲＦＩＤタグ７０の種類７０Ａ〜７０Ｃとタグリーダ／ライタ２０の種類２０Ａ，２０Ｂとの各組合わせ（図１６参照）に応じて、ＲＦＩＤタグ７０Ａ側が主体となり、或はタグリーダ／ライタ２０Ａ，２０Ｂ側が主体となって、上記した各種の処理を実行することで、ＲＦＩＤタグ７０とタグリーダ／ライタ２０との双方について信頼性を高めることのできるデータ管理方法を提供することができる。
【０１５９】
また、前記ハミング符号の他、拡張ゴレイ符号を用いて誤り検出処理を行い、或は誤り訂正処理を行うようにしてもよい。具体的には、例えば１２ビットのメインデータに対して、エラー訂正用ビットの数を１２として２４ビットの符号語に置き換える拡張ゴレイ符号を形成する。この場合、７ビット誤り検出機能を備えるか、或は４ビット誤り検出機能及び３ビット誤り訂正機能を備える等、適宜設定することができる。よって、ハミング符号に比し、多くの記憶領域が必要となるが、誤り検出機能或は誤り訂正機能を高めることができる。
【０１６０】
前記読込み処理では、上記ステップＤ１〜Ｄ３の処理を省略してもよい。
第１実施形態〜第９実施形態において、前記積層体の構造は、各実施形態のＲＦＩＤタグが適用される放射線のレベル等に応じて変更してもよい。この場合、遮蔽部材としては箔状、板状、ブロック状でもよいし、積層体２としては、第１の積層部５と第２の積層部６とに区分せず、例えば積層構造をなしてＲＦＩＤ回路４全体を収容する袋状の収容体でもよい。この収容体を構成する材料として、放射線を遮蔽する効果を阻害しない前記熱可塑性樹脂のような軟質の材料を用い、或は誘電体としての性質を備えた材料を用いる等して、既存のＲＦＩＤタグに当該収容体を適用することができる。また、上記積層体２や収容体等の積層構造において、軟磁性層等を介在させることにより、金属対応タグとして構成することが可能となる。即ち、ＲＦＩＤタグを金属製の物品に直接設けた場合、その金属の影響を受けて通信距離が低下し或は作動しない虞があるが、例えば積層体２において軟磁性層や金属製物品に対するスペーサ層等を形成することで、充分な通信距離を確保することができる。
【０１６１】
前記中性子が遮蔽部材に吸収される際、瞬時的にガンマ線を放出する場合があることを考慮し、中性子線用遮蔽部材の内側だけでなく外側にもガンマ線用遮蔽部材を配置する等、積層構造や積層数、寸法等について変更してもよい。また、本発明のＲＦＩＤタグは、このような各種の積層構造をなす積層体に対してアクティブ型やパッシブ型の構成とすることができ、上記した実施形態における積層体２とアクティブ型及びパッシブ型との組み合せに限定されるものではない。第２及び第３実施形態の孔部３１及び３６は、遮蔽部材７，８による放射線の遮蔽機能が損なわれないよう、孔部３１，３６の形状、位置、大きさ等についてセンサ部１２の種類等に応じて変更してもよい。
【０１６２】
また、第２及び３実施形態のように、発熱体に対して直接或は間接的に貼付されるＲＦＩＤタグにあっては、電池１３に代えて熱電対を電源として用いて給電するように構成してもよい。即ち、ＲＦＩＤタグに、熱電対で発生する起電力をＲＦＩＤタグへの給電用の電力に変換して供給する電力変換回路を設け、熱電対の一方の接続点を当該給電側に配置し、他方の接続点を、外部の発熱体（例えば図８（ｂ）の配管２７ａ等の発熱体）に配置する。そして、ＲＦＩＤタグを例えば前記断熱材２７ｂ外周部に配置することで、発熱体とＲＦＩＤタグとの間における温度差（熱電対のゼーベック効果）を利用した給電を行うことが可能となる。
【０１６３】
各ＲＦＩＤタグ７０Ａ〜７０Ｃの何れに対しても、第１実施形態〜第９実施形態の何れかの積層体を適用することができる。また、タグリーダ／ライタ２０Ａ，２０Ｂの何れに対しても第１実施形態〜第９実施形態の何れかの積層体を適用することができる。即ち、例えばタグリーダ／ライタ２０の基板８１に対して、リーダ／ライタ回路８６を覆うように、第１の積層部５の遮蔽部材７，８を設ける。この場合、アンテナ２０ａは、第１の積層部５で覆うことなく、外部との通信可能に配設される。つまり、リーダ／ライタ回路８６についても第１実施形態〜第９実施形態のＲＦＩＤ回路と同様に、前記遮蔽部材で覆うように前記積層体内に配置することで、放射線に対する高い遮蔽効果を得ることができる。
【０１６４】
また、本発明は、ＲＦＩＤ回路４やリーダ／ライタ回路８６といった制御回路と、この制御回路に電気的に接続されるアンテナとを備えた電子機器や記憶装置一般への適用が可能である。即ち、電子機器や記憶装置において、前記制御回路を遮蔽部材で覆うように積層体内に配置する。そして、電子機器や記憶装置は、前記制御回路に内蔵され、データ及びプログラムと共に当該データ等の誤りを訂正するための前記冗長データが記憶された不揮発性記憶手段と、前記制御回路に内蔵され、前記不揮発性記憶手段に対するデータの読取り及び書込みを制御する制御部とを備えたものであればよい。従って、電子機器や記憶装置としては、マスタとスレーブとの関係にあるＲＦＩＤタグやタグリーダ／ライタに限定するものではなく、パソコンや他の通信機器等において、前記積層体による放射線に対する高い遮蔽機能と、前記冗長データに基づく誤り訂正機能とを併せ持つことで、総じてデータエラーの発生を極力抑制することができる。尚、電子機器や記憶装置において、前記積層体による遮蔽機能と、前記誤り訂正機能とのうち何れか一方のみの機能を備えれば、放射線環境下にあってもデータエラーの発生を抑制することができる。
【０１６５】
前記積層体としては、陽子線を遮蔽するための陽子線用遮蔽部材を含むようにしてもよい。この場合、陽子線用遮蔽部材は、例えばタングステン等の材料を用いることができ、上記した遮蔽部材と併せて積層構造をなすように構成する。この陽子線用遮蔽部材によれば、特には宇宙線、つまりバンアレン帯に捕捉された陽子線を遮蔽することができる。従って、航空・宇宙産業等における各種の電子機器や記憶装置に適用することで、宇宙線についても高い遮蔽効果を得ることができる。
【０１６６】
上記した実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１６７】
図面中、１，１ａ〜１ｃはＲＦＩＤタグ、２は積層体、３，３´はアンテナ（無線通信手段）、４，４´はＲＦＩＤ回路（制御回路）、５は第１の積層部、６は第２の積層部、７，７´はガンマ線用遮蔽部材、８，８´は中性子線用遮蔽部材、１２はセンサ（検出手段）、１３は電源、１５，７２Ａは不揮発性記憶手段、１６，７１Ａはタグ側制御部、１７は通信部（無線通信手段）、２０、２０Ａ，２０Ｂはタグリーダ／ライタ（電子機器、記憶装置）、２０ａはアンテナ（無線通信手段）、２１はデータ管理システム、３０，３３，３５，３８，４０，４５，５０，５５，６１はＲＦＩＤタグ、３１，３６は孔部、３２，３４は熱伝導部（検出手段）、４１はＩＣチップ（ＲＦＩＤ回路）、４２，５９は基材、４６は結合手段、５１，５５ａ，６１ａはインレット、５２，５７は第１の積層部、５２ａは熱可塑性遮蔽部材（可塑性遮蔽部材）、５３，５６は封止部材、５４，５８，６３は空隙、５９ａは窪み部、６２は第２の積層部、７０、７０Ａ〜７０ＣはＲＦＩＤタグ（記憶装置）、７１Ｃはタグ側制御部、７２Ｃ不揮発性記憶手段、７５はアンテナ（無線通信手段）、７６はＲＦＩＤ回路、７７は通信部（無線通信手段）、８２は機器側制御部、８３は機器側記憶手段、８４は通信部（無線通信手段）、８６はリーダ／ライタ回路（制御回路）を示す。
【図１】
2011090670.tif 000003
【図２】
2011090670.tif 000004
【図３】
2011090670.tif 000005
【図４】
2011090670.tif 000006
【図５】
2011090670.tif 000007
【図６】
2011090670.tif 000008
【図７】
2011090670.tif 000009
【図８】
2011090670.tif 000010
【図９】
2011090670.tif 000011
【図１０】
2011090670.tif 000012
【図１１】
2011090670.tif 000013
【図１２】
2011090670.tif 000014
【図１３】
2011090670.tif 000015
【図１４】
2011090670.tif 000016
【図１５】
2011090670.tif 000017
【図１６】
2011090670.tif 000018
【図１７】
2011090670.tif 000019
【図１８】
2011090670.tif 000020
【図１９】
2011090670.tif 000021
【図２０】
2011090670.tif 000022
【図２１】
2011090670.tif 000023
【図２２】
2011090670.tif 000024
【図２３】
2011090670.tif 000025
【図２４】
2011090670.tif 000026
【図２５】
2011090670.tif 000027
【図２６】
2011090670.tif 000028
【図２７】
2011090670.tif 000029
【図２８】
2011090670.tif 000030
【図２９】
2011090670.tif 000031
【図３０】
2011090670.tif 000032
【図３１】
2011090670.tif 000033
【図３２】
2011090670.tif 000034
【図３３】
2011090670.tif 000035
【図３４】
2011090670.tif 000036
【図３５】
2011090670.tif 000037
【図３６】
2011090670.tif 000038
【図３７】
2011090670.tif 000039
【図３８】
2011090670.tif 000040
【図３９】
2011090670.tif 000041
【図４０】
2011090670.tif 000042
【図４１】
2011090670.tif 000043
【図４２】
2011090670.tif 000044
【図４３】
2011090670.tif 000045
【図４４】
2011090670.tif 000046