(57)【要約】【課題】長波長の入射光に対する感度を高め、かつ周辺回路部の設計の自由度を高める。【解決手段】固体撮像素子１は、Ｎ型基板３１と、基板３１に形成された画素部Ｘと、周辺回路部Ｙとを備える。画素部Ｘは、基板３１内の表面側に形成されたＰ型ウエル３２と、ウエル３２内に形成され、ウエル３２の一部と共に光電変換部３を構成するＮ型電荷蓄積領域３４と、ウエル３２内において層３４よりも深い位置にウエル３２の前記一部を介して形成され、ウエル３２よりも不純物濃度が高いＰ型ウエル３３とを有する。周辺回路部Ｙは、基板３１内の表面側に形成されたＮ型ウエル５２と、ウエル５２内に形成され、ウエル５２と共にＭＯＳトランジスタ６１を構成するＰ型ソース領域７１及びＰ型ドレイン領域７２と、基板３１内において、ウエル５２と基板３１における裏面側の領域との間に形成されたＰ型ウエル５１とを有する。【選択図】図２
2011138848.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板に形成された複数の画素を有する画素部と、前記半導体基板の周辺の領域に形成され、前記複数の画素を駆動する回路を有する周辺回路部とを備える固体撮像素子であって、
前記画素部は、前記半導体基板内の一方の面側に形成された第２導電型の第１のウエルと、前記第１のウエル内に形成された前記第１導電型の電荷蓄積領域と、前記半導体基板内において前記電荷蓄積領域よりも前記半導体基板の他方の面側に形成され、前記第１のウエルよりも不純物濃度が高い前記第２導電型の第１の拡散領域と、を有し、
前記周辺回路部は、前記半導体基板内の前記一方の面側に形成された第１導電型の第２のウエルと、前記半導体基板内において前記第２のウエルよりも前記半導体基板の前記他方の面側に形成された第２導電型の第２の拡散領域と、を有する、
ことを特徴とする固体撮像素子。
【請求項２】
前記第１の拡散領域と前記第２の拡散領域とは、前記半導体基板における深さ方向の不純物濃度プロファイルが同一であることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記第１の拡散領域と前記第２の拡散領域との間には前記第１導電型の半導体領域が介在することを特徴とする請求項１又は２記載の固体撮像素子。
【請求項４】
前記周辺回路部の一部の領域において前記半導体基板の前記一方の面から前記他方の面まで前記第１導電型の半導体領域が占め、
当該一部の領域における前記半導体基板の前記一方の面側には、前記半導体基板に所定電位を供給するための前記第１導電型の拡散領域が形成されたことを特徴とする請求項１乃至３のいずれかに記載の固体撮像素子。
【請求項５】
前記第１の拡散領域は、前記第１のウエル内に形成されており、
前記電荷蓄積領域と前記第１の拡散領域との間には、前記第１のウエルの一部が介在することを特徴とする請求項１乃至４のいずれかに記載の固体撮像素子。
【請求項６】
請求項１乃至５のいずれかに記載の固体撮像素子を製造する固体撮像素子の製造方法であって、
前記第１の拡散領域及び前記第２の拡散領域が、前記半導体基板内への前記第２の導電型の不純物のイオン注入により同時に形成される工程を備えたことを特徴とする固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びその製造方法に関するものである。
【背景技術】
【０００２】
従来から、第１導電型の半導体基板と、前記半導体基板に形成された複数の画素を有する画素部と、前記半導体基板の前記画素部周辺の領域に形成され、前記複数の画素を駆動する回路を有する周辺回路部と、を備えた固体撮像素子が知られている。
【０００３】
このような固体撮像素子として、例えば、下記特許文献１に開示された固体撮像素子を挙げることができる。特許文献１に開示された固体撮像素子では、画素部は、前記第１半導体層の上に配置される第２導電型の第２半導体層と、前記第２半導体層に配置され光電変換された電荷を蓄積する第１導電型の電荷蓄積部と前記電荷蓄積部に対応して配置され所定の色に対応する波長の入射光を透過するカラーフィルタとを少なくとも有する複数の光電変換部と、前記第２半導体層の内部に配置され、少なくとも最も長波長の色に対応する入射光を透過する前記カラーフィルタを有する光電変換部の下に前記第２半導体層の一部を介して設けられ、前記第２半導体層より不純物濃度が高濃度である前記第２導電型のポテンシャル制御層と、を有している。
【０００４】
この固体撮像素子によれば、前記ポテンシャル制御層によって、入射光により深い位置で発生した電荷が所望の電荷蓄積部に到達する確率が高くなり、ひいては、長波長の入射光に対する感度が高くなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１１５７８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記特許文献１では、周辺回路部の構造については何ら言及されていない。
【０００７】
前記周辺回路部は一般的に、ＣＭＯＳを用いて構成され、ひいてはＰＭＯＳトランジスタ及びＮＭＯＳトランジスタを用いて構成されることから、前記周辺回路部は、チャネル領域を前記第１導電型とするＭＯＳトランジスタを含むことになる。当該ＭＯＳトランジスタは、チャネル領域として前記第１の導電型の半導体基板を用いるように構成することが考えられる。
【０００８】
しかし、この場合、当該ＭＯＳトランジスタのチャネル領域と前記半導体基板とが電気的に接続された状態となってしまうので、前記半導体基板と当該ＭＯＳトランジスタのチャネル領域とを異なる電位に設定することができない。このため、周辺回路部の設計の自由度が制約されてしまう。
【０００９】
本発明は、このような事情に鑑みてなされたもので、画素部での入射光に対する感度を高めるとともに、周辺回路部の設計の自由度が高い固体撮像素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記課題を解決するための手段として、以下の各態様を提示する。第１の態様による固体撮像素子は、第１導電型の半導体基板に形成された複数の画素を有する画素部と、前記半導体基板の周辺の領域に形成され、前記複数の画素を駆動する回路を有する周辺回路部とを備えたものである。前記画素部は、前記半導体基板内の一方の面側に形成された第２導電型の第１のウエルと、前記第１のウエル内に形成された前記第１導電型の電荷蓄積領域と、前記半導体基板内において前記電荷蓄積領域よりも前記半導体基板の他方の面側に形成され、前記第１のウエルよりも不純物濃度が高い前記第２導電型の第１の拡散領域と、を有する。前記周辺回路部は、前記半導体基板内の前記一方の面側に形成された第１導電型の第２のウエルと、前記半導体基板内において前記第２のウエルよりも前記半導体基板の前記他方の面側に形成された第２導電型の第２の拡散領域と、を有する。
【００１１】
第２の態様による固体撮像素子は、前記第１の態様において、前記第１の拡散領域と前記第２の拡散領域とは、前記半導体基板における深さ方向の不純物濃度プロファイルが同一であるものである。
【００１２】
第３の態様による固体撮像素子は、前記第１又は第２の態様において、前記第１の拡散領域と前記第２の拡散領域との間には前記第１導電型の半導体領域が介在するものである。
【００１３】
第４の態様による固体撮像素子は、前記第１乃至第３のいずれかの態様において、前記周辺回路部の一部の領域において前記半導体基板の前記一方の面から前記他方の面まで前記第１導電型の半導体領域が占め、当該一部の領域における前記半導体基板の前記一方の面側には、前記半導体基板に所定電位を供給するための前記第１導電型の拡散領域が形成されたものである。
【００１４】
第５の態様による固体撮像素子は、前記第１乃至第４のいずれかの態様において、前記第１の拡散領域は、前記第１のウエル内に形成されており、前記電荷蓄積領域と前記第１の拡散領域との間には、前記第１のウエルの一部が介在するものである。
【００１５】
第６の態様による固体撮像素子の製造方法は、前記第１乃至第５のいずれかの態様による固体撮像素子を製造する固体撮像素子の製造方法であって、前記第１の拡散領域及び前記第２の拡散領域が、前記半導体基板内への前記第２の導電型の不純物のイオン注入により同時に形成される工程を備えたものである。
【発明の効果】
【００１６】
本発明によれば、画素部での入射光に対する感度を高めるとともに、周辺回路部の設計の自由度が高い固体撮像素子及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施の形態による固体撮像素子を示す回路図である。
【図２】図１に示す固体撮像素子の画素部（特に、そのうちの１つの画素）及び周辺回路部（特に、そのうちの１つのＣＭＯＳ）を模式的に示す概略断面図である。
【図３】図１に示す固体撮像素子の製造方法における一工程を模式的に示す概略断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明による固体撮像素子について、図面を参照して説明する。
【００１９】
図１は、本発明の一実施の形態による固体撮像素子１を示す回路図である。本実施の形態による固体撮像素子１は、ＣＭＯＳ型の固体撮像素子として構成されているが、本発明はこれに限られるものではない。図１では、３×３個の画素２を有する構成としたが、画素数はこれに限られるものではない。
【００２０】
本実施の形態による固体撮像素子１は、Ｎ型半導体基板３１（後述する図２参照）と、Ｎ型半導体基板３１に形成され２次元状に配置された複数の画素２を有する画素部Ｘと、Ｎ型半導体基板３１の画素部Ｘ周辺の領域に形成され、前記複数の画素２を駆動する回路を有する周辺回路部Ｙと、を備えている。
【００２１】
各画素２は、光電変換部３、転送トランジスタ４、画素アンプ５、行選択トランジスタ６及びリセットトランジスタ７を有している。ここでは、転送トランジスタ４、画素アンプ５、行選択トランジスタ６、リセットトランジスタ７のいずれもＮＭＯＳトランジスタである。
【００２２】
転送トランジスタ４は、そのゲートが駆動配線１１によって行方向に共通に接続され、垂直走査回路１０からの駆動信号φＴＧ（ｎ，ｎ＋１）に従って動作する。行選択トランジスタ６は、そのゲートが駆動配線１２によって行方向に共通に接続され、垂直走査回路１０からの駆動信号φＬ（ｎ，ｎ＋１）に従って動作する。また、リセットトランジスタ７は、そのゲートが駆動配線１３によって行方向に共通に接続され、垂直走査回路１０からの駆動信号φＲＳ（ｎ，ｎ＋１）に従って動作する。画素アンプ５のドレインとリセットトランジスタ７のドレインは、全画素共通接続され、配線１４を介して電源電圧ＶＤＤに接続されている。画素アンプ５のソースは行選択トランジスタ６のドレインと接続され、行選択トランジスタ６のソースは垂直信号線２２と列方向に共通に接続されている。
【００２３】
光電変換部３は、入射光を光電変換し生じた電荷を蓄積する。光電変換部３の電荷蓄積領域３４（図２参照）に蓄積された電荷は、転送トランジスタ４がオン状態とされることによって、後述するフローティング拡散部をなすＮ型拡散領域３６（図２参照）に転送される。Ｎ型拡散領域３６は、配線により画素アンプ５のゲートと電気的に接続されている。
【００２４】
画素アンプ５のゲートは、転送トランジスタ４のソースに接続されている。そして、画素アンプ５は、そのゲートの電圧に応じた電気信号を出力する。行選択トランジスタ６は、オン状態にされることで、画素アンプ５のゲート電圧に応じた電気信号を垂直信号線２２に出力する。すなわち、画素アンプ５と行選択トランジスタ６によって、ソースフォロワによる読み出しが可能となっている。
【００２５】
各垂直信号線２２の一方の端部には定電流源２３と、垂直信号線２２をリセットする垂直信号線リセットトランジスタ２４が配置される。定電流源２３には一定電圧ＶＣＳが、垂直信号線リセットトランジスタ２４には一定電圧ＶＲＶが印加される。ここでは、ＶＣＳ、ＶＲＶの両方とも接地電位としている。垂直信号線リセットトランジスタ２４のゲートには駆動信号φＲＶが印加され、この駆動信号φＲＶに従って垂直信号線２２がリセットされる。
【００２６】
各垂直信号線２２の他方の端部は、列アンプ２５、サンプルホールド回路２６、水平スイッチトランジスタ２７を介して、水平信号線２１に接続されている。水平信号線２１には、出力アンプ２８、水平リセットトランジスタ２９が接続されている。水平スイッチトランジスタ２７のゲートは、駆動配線１５と接続されている。水平スイッチトランジスタ２７は、水平走査回路２０からの駆動信号φＨ１〜φＨ３によって動作する。水平リセットトランジスタ２９は駆動信号φＲＨで動作し、水平信号線２１を一定電位ＶＲＨにリセットする。
【００２７】
サンプルホールド回路２６は、相関二重サンプリングを行う回路である。画素アンプ５から出力される電気信号には、固定パターンノイズやリセットノイズなど（以下、単にノイズと記載する）に対応するダークレベルが含まれている。ダークレベルは、画素アンプ５のゲート電位をリセットするごとに変化する。そこで、まず、リセット直後のノイズに対応する電気信号（ダークレベル）を画素から出力し、サンプルホールド回路２６に一旦蓄積させる。次いで、光電変換部３に蓄積されている光電荷を画素アンプ５のゲートに転送しノイズと重畳した光電荷に対応する電気信号を画素からサンプルホールド回路２６に出力し、両者を差し引いて光電荷に対応する真の電気信号を水平信号線２１に出力する。
【００２８】
サンプルホールド回路２６は、ここでは、各列ごとにダークレベルを一時的に蓄積するクランプ容量１６と、クランプ容量１６の一方の電極を一定電位ＶＲＨに設定するクランプトランジスタ１７とを有している。サンプルホールド回路及び相関二重サンプリングの手法は周知技術であり、ここでは詳細な説明は省略する。
【００２９】
本実施の形態による固体撮像素子１では、前述した各駆動信号が所定のタイミングで出力されることにより、信号の読み出し駆動が行われる。ここで、この信号の読み出し駆動に関して、簡単に説明する。
【００３０】
露光が開始され所定時間経過したのち、選択行の行選択トランジスタ６がオン状態とされ、ソースフォロワ読み出しが開始される。それと同時に、選択行のリセットトランジスタ７がオン状態とされる。これにより、フローティング拡散部及び画素アンプ５のゲートは、電源電圧ＶＤＤの電圧にリセットされる。次いで、リセットトランジスタ７はオフ状態とされるが、Ｎ型拡散領域（フローティング拡散部）３６（図２参照）及び画素アンプ５のゲートは、リセット時の電位を保持する。
【００３１】
この動作と並行して、ソースフォロワ読み出しが行われ、行選択トランジスタ６を介して画素アンプ５から、上記のリセット時の電位に対応する信号（ダークレベル）が垂直信号線２２に出力されサンプルホールド回路２６に保持される。
【００３２】
次いで、転送トランジスタ４がオン状態とされて光電変換部３の電荷蓄積領域３４（図２参照）に蓄積されていた入射光による電荷がＮ型拡散領域３６（図２参照）に転送される。そして、リセット時の電位と入射光による電荷の重畳された電圧に対応する電気信号（信号レベル）が垂直信号線２２に出力されサンプルホールド回路２６に保持される。
【００３３】
サンプルホールド回路２６では、信号レベルからダークレベルを減算処理し、リセット時のノイズが除去された真の信号を、水平スイッチトランジスタ２７を介して出力アンプ２８に供給する。出力アンプ２８は、サンプルホールド回路２６から水平スイッチトランジスタ２７を介して受け取った信号を増幅して、外部へ出力する。
【００３４】
本実施の形態では、前述した垂直走査回路１０、水平走査回路２０、列アンプ２５、サンプルホールド回路２６、水平スイッチトランジスタ２７、出力アンプ２８、水平リセットトランジスタ２９等によって、周辺回路部Ｙが構成されている。周辺回路部Ｙの垂直走査回路１０及び水平走査回路２０等は、ＣＭＯＳ等を用いて構成されている。
【００３５】
図２は、本実施の形態による固体撮像素子１の画素部Ｘ（特に、そのうちの１つの画素２）及び周辺回路部Ｙ（特に、そのうちの１つのＣＭＯＳ）を模式的に示す概略断面図である。図２では、理解を容易にするため、１つの平面に沿った断面において、光電変換部３、トランジスタ４〜７が現れるものとしているが、実際には、それらの全てが必ずしも１つの平面に沿った断面に現れるわけではない。図２では、各配線等は略して記載している。また、実際には、光電変換部３の上部にはカラーフィルタやマイクロレンズが配置されるが、ここでは省略する。なお、図２の上側から下側へ向けて入射光が入射される。
【００３６】
画素部Ｘは、Ｐ型の第１のウエル３２と、Ｎ型の電荷蓄積領域３４と、Ｐ型の第１の拡散領域（本実施の形態では、ウエル）３３とを有している。Ｐ型の第１のウエル３２は、Ｎ型半導体基板３１の表面（一方の面）側、すなわち被写体からの入射光を受光する受光面側に形成されている。Ｎ型の電荷蓄積領域３４は、第１のウエル３２内に形成され、第１のウエル３２の一部（電荷蓄積領域３４と第１の拡散領域３３との間の部分）と共に光電変換部３を構成する。Ｐ型の第１の拡散領域３３は、第１のウエル３２内において、電荷蓄積領域３４よりも受光面から深い位置に、第１のウエル３２の前記一部を介して形成されている。すなわち、電荷蓄積領域３４と第１の拡散領域３３との間には、第１のウエル３２の一部が介在する。Ｐ型の第１の拡散領域３３の不純物濃度は、Ｐ型の第１のウエル３２の不純物濃度よりも高濃度となっている。ここでは、Ｐ型の第１のウエル３２の図２中の下限はＰＮ接合の位置であるものと定義する。本実施の形態では、第１の拡散領域３３は、第１のウエル３２内の最も図２中下側（Ｎ型半導体基板３１の裏面側（他方の面側））に形成され、第１のウエル３２の下部位置と第１の拡散領域３３の下部位置とが一致している。もっとも、本発明では、これに限定されるものではなく、第１のウエル３２の下部位置が第１の拡散領域３３の下部位置よりも図２中の下方の位置となるように、第１の拡散領域３３を第１のウエル３２内に形成してもよい。
【００３７】
本実施の形態では、第１の拡散領域３３は、画素部Ｘの全体の領域に渡って形成されている。もっとも、これに限定されるものではなく、例えば、最も長い波長の入射光を光電変換する画素２の光電変換部３の電荷蓄積領域３４の下方にのみ、第１の拡散領域３３を形成してもよい。具体的には、例えば、各画素上に３色（Ｒ，Ｇ，Ｂ）のいずれかの色のカラーフィルタが配置されている場合、最も長い波長の入射光を通過させるＲ（赤色）のカラーフィルタが配置されている画素２の光電変換部３の電荷蓄積領域３４の下方にのみ、第１の拡散領域３３を形成してもよい。
【００３８】
また、各画素２の光電変換部３は、上記構成の他に、第１のウエル３２内において電荷蓄積領域３４の表面側に配置された不純物濃度の高いＰ型の空乏化防止層３５を有する埋め込み型フォトダイオードとして構成されている。もっとも、光電変換部３は、埋め込みフォトダイオードに代えて、空乏化防止層３５の無いフォトダイオードにしてもよい。
【００３９】
図２において、符号３６〜３９は、第１のウエル３２内の表面側に形成された不純物濃度の高いＮ型拡散領域であり、前述した各トランジスタの一部となっている。符号４１〜４４は、ポリシリコンによる各トランジスタのゲート（電極）である。なお、符号３７は、配線１４を介して電源電圧ＶＤＤが印加される電源拡散部であり、符号３６はフローティング拡散部である。また、電極４１，４２，４４は、駆動配線１１，１３，１２とそれぞれ接続されており、垂直走査回路１０から出力される駆動信号φＴＧ、φＲＳ、φＬがそれぞれ印加される。
【００４０】
転送トランジスタ４は、光電変換部３の電荷蓄積領域３４をドレイン、Ｎ型拡散領域（フローティング拡散部）３６をソースとしたＭＯＳトランジスタである。転送トランジスタ４は、そのゲート４１に印加される駆動信号φＴＧにより駆動される。
【００４１】
画素アンプ５は、電源拡散部３７をドレイン、拡散領域３８をソースとするＭＯＳトランジスタである。画素アンプ５のゲート４３は、配線によってＮ型拡散領域（フローティング拡散部）３６と電気的に接続されている。そして、画素アンプ５は、そのゲート４３の電圧に応じた電気信号を出力する。したがって、画素アンプ５は、光電変換部３で生成・蓄積された電荷の量に応じた電気信号を出力する。
【００４２】
行選択トランジスタ６は、拡散領域３８をドレイン、拡散領域３９をソースとするＭＯＳトランジスタである。行選択トランジスタ６は、オン状態にされることで、画素アンプ５の出力を垂直信号線２２に出力する。すなわち、画素アンプ５と行選択トランジスタ６によって、ソースフォロワによる読み出しが可能となっている。
【００４３】
リセットトランジスタ７は、電源拡散部３７をドレイン、Ｎ型拡散領域（フローティング拡散部）３６をソースとするＭＯＳトランジスタである。リセットトランジスタ７は、オン状態にされることで、フローティング拡散部３６に蓄積されている電荷をリセットする。
【００４４】
周辺回路部Ｙは、Ｎ型の第２のウエル５２と、高不純物濃度のＰ型ソース領域７１と、高不純物濃度のＰ型ドレイン領域７２と、Ｐ型の第２の拡散領域（本実施の形態では、ウエル）５１とを有している。Ｎ型の第２のウエル５２は、Ｎ型半導体基板３１内の表面側に形成されている。Ｐ型ソース領域７１及びＰ型ドレイン領域７２は、Ｎ型の第２のウエル５２内の表面側に形成され、Ｎ型の第２のウエル５２と共にＰＭＯＳトランジスタ６１を構成している。Ｐ型の第２の拡散領域５１は、Ｎ型半導体基板３１内において、Ｎ型の第２のウエル５２と半導体基板３１における裏面側の領域（図２中の下側領域）との間に形成されている。図２において、符号７３は、ポリシリコンによるＰＭＯＳトランジスタ６１のゲートである。
【００４５】
また、本実施の形態では、周辺回路部Ｙは、Ｐ型ウエル５３と、高不純物濃度のＮ型ソース領域７４と、高不純物濃度のＮ型ドレイン領域７５とを有している。Ｐ型ウエル５３は、Ｎ型の第２のウエル５２の周囲を囲むように、Ｎ型半導体基板３１内の表面側に形成されている。Ｎ型ソース領域７４及びＮ型ドレイン領域７５は、ｐ型ウエル５３内の表面側に形成され、Ｐ型ウエル５３と共にＮＭＯＳトランジスタ６２を構成している。図２において、符号７６は、ポリシリコンによるＮＭＯＳトランジスタ６２のゲートである。本実施の形態では、Ｐ型の第２の拡散領域５１は、Ｎ型半導体基板３１内において、Ｎ型の第２のウエル５２の図２中の下側に形成されるのみならず、Ｐ型ウエル５３の下側にも延在するように形成されている。
【００４６】
本実施の形態では、前述したＰＭＯＳトランジスタ６１及びＮＭＯＳトランジスタ６２によって、ＣＭＯＳが構成されている。なお、図２において、符号８１は、ＬＯＣＯＳによる厚い素子分離用選択酸化膜である。
【００４７】
また、本実施の形態では、画素部ＸのＰ型の第１の拡散領域３３と周辺回路部ＹのＰ型の第２の拡散領域５１とは、基板深さ方向（図２中の上下方向）の不純物濃度プロファイルが同一となっている。すなわち、第１の拡散領域３３と第２の拡散領域５１とは、基板深さ方向の位置、厚さ及び不純物濃度が同一となっている。もっとも、本発明では、第１の拡散領域３３と第２の拡散領域５１とは、必ずしも基板深さ方向の不純物濃度プロファイルが同一である必要はない。
【００４８】
本実施の形態では、画素部ＸのＰ型の第１の拡散領域３３と周辺回路部ＹのＰ型の第２の拡散領域５１とは連続しておらず、第１の拡散領域３３と第２の拡散領域５１との間には、Ｎ型半導体領域が介在している。図２には、第１の拡散領域３３と第２の拡散領域５１とが周辺回路部Ｙの領域Ｒ１で連続しておらず、領域Ｒ１でＮ型半導体基板３１の裏面から表面までＮ型半導体領域が占めている状態が、示されている。もっとも、本発明では、第１の拡散領域３３と第２の拡散領域５１とが一体に連続していてもよい。
【００４９】
さらに、本実施の形態では、周辺回路部Ｙの一部の領域Ｒ２において、Ｐ型の第２の拡散領域５１が形成されずに、半導体基板３１の裏面から表面までＮ型半導体領域が占めている。そして、領域Ｒ２における半導体基板３１の表面側には、半導体基板３１に所定電位を供給するための高不純物濃度のＮ型の拡散領域７７が形成されている。もっとも、本発明では、拡散領域７７を形成せずに、領域Ｒ２においても第２の拡散領域５１を形成し、半導体基板３１の裏面側から半導体基板３１に所定電位を印加するようにしてもよい。
【００５０】
ここで、本実施の形態による固体撮像素子１の製造方法の一例について、図３を参照して説明する。図３は、この製造方法における一工程を模式的に示す概略断面図であり、図２に対応している。
【００５１】
まず、Ｎ型半導体基板３１を用意し、シリコン基板等のＮ型半導体基板３１上にイオン注入のマスクとなるレジスト１００を塗布し、第１の拡散領域３３及び第２の拡散領域５１の形成領域のレジスト１００をフォトリソエッチング法により除去し、第１の拡散領域３３及び第２の拡散領域５１の非形成領域のレジスト１００のみを残す。この状態のＮ型半導体基板３１に、Ｐ型不純物（例えば、ボロン）のイオンをレジスト１００の側から注入し、更にアニールすることで、第１の拡散領域３３及び第２の拡散領域５１を同時に形成する（図３）。このようにして、Ｎ型半導体基板３１内へのＰ型不純物の１回のイオン注入で、第１の拡散領域３３及び第２の拡散領域５１を同時に形成する工程を行う。
【００５２】
その後、従来の固体撮像素子の一般的な製造方法の各工程と同様の工程を経て、固体撮像素子１を完成させる。
【００５３】
本実施の形態による固体撮像素子１では、前述したＰ型の第１の拡散領域３３が前記特許文献１に開示された固体撮像素子の前記ポテンシャル制御層に相当することになる。第１の拡散領域３３によって、入射光により深い位置で発生した電荷が所望の電荷蓄積領域３４に到達する確率が高くなり、ひいては、長波長の入射光に対する感度が高くなる。
【００５４】
また、本実施の形態による固体撮像素子１では、前述したＰ型の第２の拡散領域５１によって、ＰＭＯＳトランジスタ６１のチャネル領域をなすＮ型の第２のウエル５２と、Ｎ型半導体基板３１とが、電気的に分離される。したがって、Ｎ型の第２のウエル５２とＮ型半導体基板３１とを異なる電位に設定することができる。このため、周辺回路部Ｙの設計の自由度が高くなる。
【００５５】
そして、本実施の形態による固体撮像素子１では、前述したように、画素部ＸのＰ型の第１の拡散領域３３と周辺回路部ＹのＰ型の第２の拡散領域５１とは、基板深さ方向の不純物濃度プロファイルが同一となっている。したがって、本実施の形態による固体撮像素子１は、前述した製造方法のように、Ｎ型半導体基板３１内へのＰ型不純物の１回のイオン注入で、第１の拡散領域３３及び第２の拡散領域５１を同時に形成することが可能となる。そして、このように第１の拡散領域３３及び第２の拡散領域５１を同時に形成すると、マスク形成（フォトリソエッチングを含む。）及びイオン注入がそれぞれ１回で済むため、製造工程を簡略化することができ、コスト低減を図ることができる。
【００５６】
さらに、本実施の形態では、前述したように、周辺回路部Ｙの一部の領域Ｒ２において、Ｐ型の第２の拡散領域５１が形成されずに、半導体基板３１の裏面から表面までＮ型半導体領域が占めている。そして、領域Ｒ２における半導体基板３１の表面側には、半導体基板３１に所定電位を供給するための高不純物濃度のＮ型の拡散領域７７が形成されている。したがって、半導体基板３１の表面側から半導体基板３１に所定電位を印加することができるため、半導体基板３１の裏面側から半導体基板３１に所定電位を印加する場合に比べて便利である。
【００５７】
以上、本発明の一実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。例えば、前述した各導電型は逆導電型としてもよいことは、言うまでもない。
【００５８】
また、上記した本発明の一実施の形態では、画素部Ｘ（図２参照）において、Ｐ型の第１の拡散領域３３は、第１のウエル３２内において、電荷蓄積領域３４よりも受光面から深い位置に、第１のウエル３２の一部を介在させて形成されていることとしたが、これに限定されるものではない。その他の実施の形態として、例えば、電荷蓄積領域３４と第１の拡散領域３３との間に第１のウエル３２の一部を介在させることなく隣接させてもよい。この場合、第１の拡散領域によって、隣接画素ＰＸからの電荷の到達（クロストーク）を抑制することができる。第１の拡散領域がクロストーク防止層として作用し、結果として、画素部での入射光に対する感度を高めことができる。
【符号の説明】
【００５９】
１  固体撮像素子
２  画素
３  光電変換部
３１  Ｎ型半導体基板
３２  Ｐ型の第１のウエル
３３  Ｐ型の第１の拡散領域
３４  Ｎ型の電荷蓄積領域
５１  Ｐ型の第２の拡散領域
５２  Ｎ型の第２のウエル
６１  ＰＭＯＳトランジスタ
７１  Ｐ型ソース領域
７２  Ｐ型ドレイン領域
Ｘ  画素部
Ｙ  周辺回路部
【図１】
2011138848.tif 000003
【図２】
2011138848.tif 000004
【図３】
2011138848.tif 000005