(57)【要約】【課題】垂直実装が可能で、かつ製造の容易な回路基板を提供する。【解決手段】複数の絶縁層１０ａ〜ｈ間に内部導体層２１が形成されてなる積層基板１０と、前記積層基板の表面に形成され且つ前記内部導体層と電気的に接続された表面導体層２２と、前記積層基板の前記絶縁層の少なくとも１層を選択的に除去して形成されたキャビティとを有し、前記絶縁層のうちの少なくとも２層が、前記積層基板の積層方向に垂直な面上に突出し、空間部を介して相対向する脚部を形成しており、前記表面導体層が、前記絶縁層の突出端面に到達するように伸張し、外部接続用端子部２３を構成する。【選択図】図１
2011009437.tif 000002
【特許請求の範囲】
【請求項１】
複数の絶縁層間に内部導体層が形成されてなる積層基板と、
前記積層基板の表面に形成され且つ前記内部導体層と電気的に接続された表面導体層と、前記積層基板の前記絶縁層の少なくとも１層を選択的に除去して形成されたキャビティとを有し、
前記絶縁層のうちの少なくとも２層が、前記積層基板の積層方向に垂直な面上に突出し、空間部を介して相対向する脚部を形成しており、
前記表面導体層が、前記絶縁層の突出端面に到達するように伸張し、外部接続用端子部を構成した回路基板。
【請求項２】
請求項１に記載の回路基板であって、
前記脚部は、前記絶縁層のうち最上層および最下層から２層目に位置する絶縁層で構成されており、
前記絶縁層のうち最上層および最下層に形成された前記表面導体層が、それぞれ前記脚部の突出端面に到達するように形成された回路基板。
【請求項３】
請求項１または２に記載の回路基板であって、
前記脚部は、前記絶縁層のうち最上層および最下層から２層目に位置する絶縁層で構成された第１および第２の脚部と、さらに中間部に位置する絶縁層で構成された第３の脚部を備えた回路基板。
【請求項４】
請求項１乃至３のいずれかに記載の回路基板であって、
前記突出端面は、ダイシングによって形成された面である回路基板。
【請求項５】
請求項１乃至４のいずれかに記載の回路基板であって、
前記絶縁層は、セラミック層である回路基板。
【請求項６】
表面に内部導体層となる導体層のパターンを形成した所定領域に穴を有する絶縁性シートを積層し、素子搭載用の主キャビティ領域と、ダイシング用の小キャビティ領域とを有するとともに、多層配線構造を有する積層体を形成する積層工程と、
前記積層体の表面および裏面に、前記最表面および最裏面の絶縁層の突出端面に到達するように伸張し、外部接続用端子部を構成するように、表面導体層を形成する工程と、
前記積層体を、前記小キャビティ領域を通るダイシングラインに沿って分割する工程とを含む回路基板の製造方法。
【請求項７】
請求項６に記載の回路基板の製造方法であって、
前記積層工程は、
内部導体層のパターンを形成するとともに、ビアホール、主キャビティ形成用穴および小キャビティ形成用穴を有する絶縁性シートを、前記ビアホールに導電性材料を充填しながら積層し、積層体を形成する工程を含む回路基板の製造方法。
【請求項８】
請求項６に記載の回路基板の製造方法であって、
前記積層工程は、
内部導体層のパターンを形成するとともに、ビアホール、主キャビティ形成用穴および小キャビティ形成用穴を有する絶縁性のセラミックグリーンシートを、前記ビアホールに導電性材料を充填しながら積層し、積層体を形成する工程を含む回路基板の製造方法。
【請求項９】
複数の絶縁層間に内部導体層が形成されてなる積層基板と、
前記積層基板の表面に形成され且つ前記内部導体層と電気的に接続された表面導体層と、前記積層基板の前記絶縁層の少なくとも１層を選択的に除去して形成されたキャビティとを有し、
前記絶縁層のうちの少なくとも２層が、前記積層基板の積層方向に垂直な面上に突出し、空間部を介して相対向する脚部を形成しており、
前記表面導体層が、前記絶縁層の突出端面に到達するように伸張し、外部接続用端子部を構成した回路基板と、
前記キャビティ内に露呈する前記絶縁層のひとつに搭載され、前記内部導体層と接続された少なくとも１つのチップ部品とを具備した回路モジュール。
【請求項１０】
請求項９に記載の回路モジュールであって、
前記脚部は、前記絶縁層のうち最上層および最下層から２層目に位置する絶縁層で構成されており、
前記絶縁層のうち最上層および最下層に形成された前記表面導体層が、それぞれ前記脚部の突出端面に到達するように形成された回路モジュール。
【請求項１１】
請求項９または１０に記載の回路モジュールであって、
前記突出端面は、ダイシングによって形成された面である回路モジュール。
【請求項１２】
請求項９乃至１１のいずれかに記載の回路モジュールであって、
前記絶縁層は、セラミック層である回路モジュール。
【請求項１３】
表面に内部導体層となる導体層のパターンを形成した所定領域に穴を有する絶縁性シートを積層し、素子搭載用の主キャビティ領域と、ダイシング用の小キャビティ領域とを有するとともに、多層配線構造を有する積層体を形成する積層工程と、
前記積層体の表面および裏面に、前記最表面および最裏面の絶縁層の突出端面に到達するように伸張し、外部接続用端子部を構成するように、表面導体層を形成する工程と、
前記主キャビティ領域に少なくとも１つのチップ部品を搭載する工程と、
前記積層体を、前記小キャビティ領域を通るダイシングラインに沿って分割する工程とを含む回路モジュールの製造方法。
【請求項１４】
請求項１３に記載の回路モジュールの製造方法であって、
内部導体層のパターンを形成するとともに、ビアホール、主キャビティ形成用穴および小キャビティ形成用穴を有する絶縁性のセラミックグリーンシートを、前記ビアホールに導電性材料を充填しながら積層し、積層体を形成する工程を含む回路モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャビティ構造をもつ回路基板、その製造方法、これを用いた回路モジュールおよびその製造方法に係り、特に、基板の素子形成面に垂直に実装される、キャビティ構造基板に関する。
【背景技術】
【０００２】
例えば、セラミックスあるいは樹脂などの絶縁層の間に内部導体層が形成されてなる積層基板と、この積層基板の表面に形成され且つ内部導体層と電気的に接続された表面導体層とを有する回路基板に、キャビティを設けるととともに、このキャビティに半導体チップなどの素子部を形成したものが、広く用いられている。
小型化および高集積化が進むにつれて、このような回路基板を、プリント配線基板などの実装基板に対して垂直に実装するいわゆる垂直実装用の電子部品が、実装に必要な専有面積が少なくてすむことから広く用いられている。
【０００３】
例えば、本出願人は、セラミックス製の絶縁層の間に内部導体層が形成されてなる積層基板と、積層基板の表面に形成され且つ内部導体層と電気的に接続された表面導体層とを有する回路基板を提案している（特許文献１）。特許文献１では、表面導体層は、積層基板の表面に下地めっき層を形成し、この下地メッキ層をレーザビーム照射により、選択的に除去し、この下地メッキ層上に内部導体層を介して給電することにより電気メッキ層を形成したものを提案している。
【０００４】
従ってこのような回路基板１１０は、メッキ工程など、製造作業性の面から製造に際しては、多数個を一体的に形成しておき、図１０に示すように、表面導体層１２２上にチップ部品６０ａ、６０ｂを搭載した後、完成後に、スナップライン７０で分割するという方法がとられている。
【０００５】
しかしながら、このようにして得られた回路基板を、プリント配線基板上に搭載する場合、図１１に示すように、スナップライン７０として突起Ｔの形成された面となっている。
【０００６】
水平実装の場合には、突起Ｔがあっても問題はないが、図１２に示すように、垂直実装を行おうとすると、実装面に突起Ｔがあると、実装面の突出により、回路基板がある角度θで斜めに傾いた状態となる。加速度センサあるいはジャイロセンサなど、一般にＸＹＺの３軸方向の特性を得るようなチップ部品６０ａ、６０ｂを、回路基板１１０に形成されたキャビティ内に装着する場合、回路モジュールは、チップ部品が斜めに傾くとシータの値が大きければ大きいほど本来得ようとする値とのずれが大きくなる。
このためθをできるだけ小さくする必要がある。
【０００７】
一方、スナップラインに代えて、図１３に示すようにダイシングを行うという方法も提案されているが、ダイシングの場合、セラミックパッケージはその硬度のために、切断に時間がかかるだけでなく、切断刃３００の寿命が短くなり、加工コストが高騰するという問題があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−０８８１７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このように、特許文献1の方法で形成した回路モジュールを実装基板に対して垂直実装しようとすると、スナップラインにおける実装面の突出により、回路基板がある角度θで斜めに傾いた状態となり、センサモジュールの場合は、測定誤差が大きくなるという問題があった。
【００１０】
一方、スナップラインに代えて、図１３に示すようにダイシングを行うという方法も提案されているが、ダイシングの場合、セラミックパッケージはその硬度のために、切断に時間がかかるだけでなく、切断刃の寿命が短くなり、加工コストが高騰するという問題があった。
【００１１】
本発明は、前記実情に鑑みてなされたものであり、垂直実装が可能で、かつ製造の容易な回路基板を提供することを目的とする。
また、本発明は、垂直実装が可能で、かつ製造の容易な回路モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１２】
そこで本発明の回路基板は、複数の絶縁層間に内部導体層が形成されてなる積層基板と、前記積層基板の表面に形成され且つ前記内部導体層と電気的に接続された表面導体層と、前記積層基板の前記絶縁層の少なくとも１層を選択的に除去して形成されたキャビティとを有し、前記絶縁層のうちの少なくとも２層が、前記積層基板の積層方向に垂直な面上に突出し、空間部を介して相対向する脚部を形成しており、前記表面導体層が、前記絶縁層の突出端面に到達するように伸張し、外部接続用端子部を構成したことを特徴とする。
この構成によれば、垂直実装の実装面が、積層基板の積層面全体ではなく、空間を介して突出する少なくとも２層の絶縁層からなる脚部の側面であるため、面を水平にそろえるのが容易であり、キャビティ内に実装する素子の方向を高精度に制御することが可能となる。また、実装面も脚部を構成する絶縁層の両面を導電性接着剤との接続領域とし、端面は、実装基板上に当接し、方向制御用の当接面とすることができ、より高精度の方向制御を実現することができる
また、側面を切断面とした場合、一部を中空にした状態で切断することになるため、切断する厚さが薄くてすみ、高速切断と切断刃の長寿命化をはかることができる。
【００１３】
また、本発明は、上記回路基板において、前記脚部が、前記絶縁層のうち最上層および最下層から２層目に位置する絶縁層で構成されており、前記絶縁層のうち最上層および最下層に形成された前記表面導体層が、それぞれ前記脚部の突出端面に到達するように形成される。
この構成によれば、実装基板上に当接する方向制御用の当接面となるのを最上層および最下層から２層目に位置する絶縁層の端面とすることで、最上層および最下層の端面は表面導体層が伸張して、段差面として、半田を受容することができるため、電気的接続をより確実なものにすることができる。
【００１４】
また、上記回路基板において、前記絶縁層のうち最上層または最下層と、２層目に位置する絶縁層の端面とで形成される階段状の段差を有し、前記最上層または最下層から、２層目に位置する絶縁層の端面近傍に露出する内部導体層の一部を覆うように表面導体層が形成される。
また、複数の内部導体層同士を電気的に接続するビアホールが前記絶縁層のうちの一層がキャビティ表面に露出しており、このビアホールの端面を覆うようにキャビティ内に表面導体層が形成されるようにしてもよい。
このように構成することで、キャビティ内に実装するセンサチップなどの実装作業性を向上することができる。
【００１５】
また、本発明は、上記回路基板において、前記脚部が、前記絶縁層のうち最上層および最下層から２層目に位置する絶縁層で構成された第１および第２の脚部と、さらに中間部に位置する絶縁層で構成された第３の脚部を備えている。
この構成によれば、積層基板の場合、二列でなく三列以上の電気的接続用端子を配置することで、より高密度実装が可能となり、また、基板設計も容易となる。さらにまた機械的強度も向上し、信頼性向上をはかることができる。また端面をダイシングによって切断することで形成する場合にも、切断すべき厚さが積層体一体としてのの厚さではなく、切断すべき絶縁層間に空間があるため、切断にかかる力も低減され、高速切断が可能となる。
【００１６】
また、本発明は、上記回路基板において、前記突出端面は、ダイシングによって形成された面である。
この構成によれば、ダイシングによって切り揃えた面であるため、垂直実装に際して実装基板との当接面を高精度に維持することができる。
【００１７】
また、本発明は、上記回路基板において、前記絶縁層は、セラミック層である。
この構成によれば、切断に際し、硬く、積層体を一括切断するのは困難であったが、空間を介して配列された絶縁層を一層づつ切断すればよいため、製造作業性が良好となる。
【００１８】
また、本発明は、表面に内部導体層となる導体層のパターンを形成した所定領域に穴を有する絶縁性シートを積層し、素子搭載用の主キャビティ領域と、ダイシング用の小キャビティ領域とを有するとともに、多層配線構造を有する積層体を形成する積層工程と、前記積層体の表面および裏面に、前記最表面および最裏面の絶縁層の突出端面に到達するように伸張し、外部接続用端子部を構成するように、表面導体層を形成する工程と、前記積層体を、前記小キャビティ領域を通るダイシングラインに沿って分割する工程とを含む。
この構成により、切断部を中空にすることができるため、高速切断と切断刃の長寿命化を図ることが可能となる。
【００１９】
また、本発明は、上記回路基板の製造方法において、前記積層工程が、内部導体層のパターンを形成するとともに、ビアホール、主キャビティ形成用穴および小キャビティ形成用穴を有する絶縁性シートを、前記ビアホールに導電性材料を充填しながら積層し、積層体を形成する工程を含む。
この構成によれば、各絶縁性シートをパターニングし、ビアホール、主キャビティ形成用穴および小キャビティ形成用穴を形成しておき、この絶縁性シートを積層すればよいため、製造作業性が良好である。
【００２０】
また、本発明は、上記回路基板の製造方法において、前記積層工程が、内部導体層のパターンを形成するとともに、ビアホール、主キャビティ形成用穴および小キャビティ形成用穴を有する絶縁性のセラミックグリーンシートを、前記ビアホールに導電性材料を充填しながら積層し、積層体を形成する工程を含む。
この構成によれば、セラミックグリーンシートをパターニングし、ビアホール、主キャビティ形成用穴および小キャビティ形成用穴を形成しておき、このセラミックグリーンシートを積層すればよいため、柔らかく、穴の形成も容易で、取扱が容易で、製造作業性が良好である。
【００２１】
望ましくは、セラミックス製の絶縁層の間に内部導体層が形成されてなる積層基板と、積層基板の表面に形成され且つ内部導体層と電気的に接続された表面導体層とを有する回路基板の製造方法であって、導電ペーストが所定のパターンに印刷塗布されたセラミックス製のグリーンシートを積層した積層体を焼成して積層基板を形成する工程と、積層基板の表面に下地めっき層を形成する工程と、下地めっき層の電気めっき層が形成される部分と電気めっき層が形成されない部分との、少なくとも境界領域の下地めっき層をレーザビーム照射により除去する工程と、内部導体層を介して給電することにより下地めっき層上に電気めっき層を形成して表面導体層を形成する工程とを有する。
この構成により、容易に高精度のパターン形成が可能となる。
【００２２】
また、本発明の回路モジュールは、複数の絶縁層間に内部導体層が形成されてなる積層基板と、前記積層基板の表面に形成され且つ前記内部導体層と電気的に接続された表面導体層と、前記積層基板の前記絶縁層の少なくとも1層を選択的に除去して形成されたキャビティとを有し、前記絶縁層のうちの少なくとも２層が、前記積層基板の積層方向に垂直な面上に突出し、空間部を介して相対向する脚部を形成しており、前記表面導体層が、前記絶縁層の突出端面に到達するように伸張し、外部接続用端子部を構成した回路基板と、前記キャビティ内に露呈する前記絶縁層のひとつに搭載され、前記内部導体層と接続された少なくとも１つのチップ部品とを具備している。
この構成により、キャビティ内に搭載されるチップ部品が、センサ部品のように実装方向で出力誤差を生じるようなチップ部品の場合にも、高精度で信頼性の高い実装が可能となる。また、回路モジュール全体が実装基板に当接するのではなく、脚部のみが実装基板に当接する構造であるため、実装基板との線膨張係数差に起因して、使用環境下での温度変化によって発生する半田クラックの発生を抑制することも可能である。
【００２３】
また、本発明は、上記回路モジュールにおいて、前記脚部は、前記絶縁層のうち最上層および最下層から２層目に位置する絶縁層で構成されており、前記絶縁層のうち最上層および最下層に形成された前記表面導体層が、それぞれ前記脚部の突出端面に到達するように形成される。
【００２４】
また、本発明は、上記回路モジュールにおいて、前記突出端面は、ダイシングによって形成された面である。
【００２５】
また、本発明は、上記回路モジュールにおいて、前記絶縁層は、セラミック層である。
【００２６】
また、本発明は、上記回路モジュールにおいて、表面に内部導体層となる導体層のパターンを形成した所定領域に穴を有する絶縁性シートを積層し、素子搭載用の主キャビティ領域と、ダイシング用の小キャビティ領域とを有するとともに、多層配線構造を有する積層体を形成する積層工程と、前記積層体の表面および裏面に、前記最表面および最裏面の絶縁層の突出端面に到達するように伸張し、外部接続用端子部を構成するように、表面導体層を形成する工程と、前記主キャビティ領域に少なくとも１つのチップ部品を搭載する工程と、前記積層体を、前記小キャビティ領域を通るダイシングラインに沿って分割する工程とを含む。
この構成によれば、成形された絶縁性シートを積層しながら、層間を電気的に接続して多層配線構造を有する積層体を形成し、チップ部品を搭載して、ダイシングすることで、極めて容易に実装面がそろって垂直実装が容易な回路モジュールを形成することが可能となる。また、切断部を中空にすることができるため、高速切断と切断刃の長寿命化を図ることが可能となる。
【００２７】
また、本発明は、上記回路モジュールの製造方法において、内部導体層のパターンを形成するとともに、ビアホール、主キャビティ形成用穴および小キャビティ形成用穴を有する絶縁性のセラミックグリーンシートを、前記ビアホールに導電性材料を充填しながら積層し、積層体を形成する工程を含む。
【発明の効果】
【００２８】
本発明によれば、垂直実装の実装面が、積層基板の積層面全体ではなく、空間を介して突出する少なくとも２層の絶縁層からなる脚部の側面であるため、面を水平にそろえるのが容易であり、実装面を揃えた、高精度の垂直実装が可能となり、キャビティ内に実装する素子の方向を高精度に制御することができる。
また、側面を切断面とした場合、一部を中空にした状態で切断することになるため、切断する厚さが薄くてすみ、高速切断と切断刃の長寿命化をはかることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態１の回路基板を用いた回路モジュールを実装基板上に実装した状態を示す図
【図２】同回路基板の要部拡大断面図
【図３】同回路基板の要部拡大斜視図
【図４】同回路基板のチップ実装部近傍の要部拡大斜視図
【図５】同回路基板のチップ実装部近傍の要部拡大斜視図
【図６】同回路基板の製造工程を示す図
【図７】同回路基板を示す図
【図８】本発明の実施の形態２の回路基板の要部拡大断面図
【図９】本発明の実施の形態３の回路基板を用いた回路モジュールを実装基板上に実装した状態を示す図
【図１０】従来例の回路基板の製造工程を示す図
【図１１】従来例の回路基板を用いた回路モジュールを示す図
【図１２】従来例の回路基板を用いた回路モジュールを実装基板上に実装した状態を示す図
【図１３】従来例の回路基板の製造工程を示す図
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００３１】
（実施の形態１）
図１は本発明の実施の形態１の回路基板を用いた回路モジュールを実装基板上に実装した状態を示す図、図２は同回路基板の要部拡大断面図、図３は同回路基板の要部拡大斜視図、図４は同回路基板のチップ実装部近傍の要部拡大斜視図、図５は同回路基板のチップ実装部近傍の要部拡大斜視図、図６は同回路基板の製造工程を示す図、図７は同回路基板を示す図である。
本実施の形態の回路基板１は、図１に示すように、複数の絶縁層１０ａ〜１０ｈ間に内部導体層２１が形成されてなる積層基板１０と、この積層基板１０の表面に形成され且つ内部導体層２１と電気的に接続された表面導体層２２と、積層基板１０の前記絶縁層１０ａ〜１０ｈの少なくとも1層を選択的に除去して形成された主キャビティ領域１１とを有し、絶縁層１０ａ〜１０ｈのうち最上層および最下層から２層目に位置する絶縁層１０ｇ、１０ｂが、積層基板１０の積層方向に垂直な面上に突出し、空間部（１２）を介して相対向する脚部を形成しており、表面導体層２２が、この脚部の突出端面に到達するように伸張し、外部接続用端子部２３を構成したものである。
【００３２】
ここで、図１および図２に示すように、絶縁層のうち最上層および最下層１０ｈ、１０ａと、２層目に位置する絶縁層１０ｇ、１０ｂの端面とで形成される階段状の段差を有し、前記最上層および最下層から、２層目に位置する絶縁層１０ｇ、１０ｂの端面近傍に露出する内部導体層２１の一部を覆うように表面導体層２２が形成される。図３は、図１および図２の面に垂直な面上に配列された外部接続用端子部２３を示す要部拡大斜視図である。
そして、図４および図５に示すように、主キャビティ領域１１内においては、複数の内部導体層２１同士を電気的に接続するビアホールＨの１つが絶縁層１０ｃの側面および絶縁層１０ｂ表面に露出しており、このビアホールの端面の内部導体層２１を覆うとともに、および絶縁層１０ｂ表面の内部導体層２１のように表面導体層２２が形成される。そしてこの表面導体層に２つのチップ４０すなわち、１つのセンサチップと１つのセンサ信号を処理するＩＣチップが搭載される。また、複数のセンサチップと複数のＩＣチップもしくはセンサチップとＩＣチップが１チップになったものでもよい。
【００３３】
実際には、導電ペーストが所定のパターンに印刷塗布されたセラミックス製のグリーンシートを積層した積層体を焼成することでセラミックス製の絶縁層１０ａ乃至１０ｈの間に複数の内部導体層２１が形成されてなる積層基板１０と、積層基板１０の表面に形成されビアホールＨを介して内部導体層２１と電気的に接続された表面導体層２２とを備えている。また本実施の形態では、積層基板１０を厚み方向において縦横に分断することにより一枚の回路基板から複数個の回路基板を分割する構造となっている。
【００３４】
積層基板１０の表裏両面にダイシング用の溝（図示せず）を縦横に形成している。さらに、各回路基板１に相当する部分には、厚み方向（図７における上下方向）から見て略正方形の凹所からなる主キャビティ領域１１が設けられている。この主キャビティ領域１１は、複数層（図示例では８層）の絶縁層１０ｃから１０ｈを貫通する深さを有し、底面には絶縁層１０ａの表面が露出している。但し、本実施の形態では積層基板１０を分断して形成される複数個の回路基板１を同一のものとしているが、複数個の回路基板１を全て同一とする必要はなく、例えば、一部あるいは全てが異なる構造の回路基板１であってもよい。
【００３５】
次にこの回路基板の製造方法について説明する。
そしてこの回路基板１は、以下の工程で形成することができる。図６に示すように、まず、表面に内部導体層２１となる導体層のパターンを形成した所定領域に穴（ビアホール）Ｈを有する絶縁性シート（絶縁層）を積層し、素子搭載用の主キャビティ領域１１と、ダイシング用の小キャビティ領域１２とを有するとともに、多層配線構造を有する積層体を形成する。
この積層工程においては、絶縁性のセラミックグリーンシートにビアホール、主キャビティ形成用穴および小キャビティ形成用穴を形成した後、内部導体層のパターンを形成し、ビアホールに導電性材料を充填しながら順次所定枚数積層し、ここでは８層の絶縁層からなる積層体を形成する。
そして、この積層体の表面および裏面に、前記最表面および最裏面の絶縁層の突出端面に到達するように伸張し、外部接続用端子部を構成するように、表面導体層を形成し、積層基板１０を形成する。なおここで小キャビティ領域１２には、セラミックス焼成時に空気が膨張し破損するのを防止するため、空気を逃がすためのスルーホール１４が形成されている。
【００３６】
そしてこの積層基板１０を、図６に示すように、小キャビティ領域１２を通るダイシングラインＤＬに沿って分割し、図７に示すような回路基板を得る。
【００３７】
上記方法について詳述する。すなわち、導電ペーストを所定のパターンに印刷塗布し且つ所定位置に形成したビアホール５に導電ペーストを充填したセラミックス製のグリーンシートを８層に積層して積層体を形成し、さらに当該積層体の表裏両面に分断用の溝（ダイシングライン）をそれぞれ形成した後、この積層体を焼成することで積層基板１０が形成される。但し、各絶縁層となるグリーンシートには積層前に予め主キャビティ領域１１および小キャビティ領域１２形成用の孔が縦横に並べて貫設してあり、積層体を焼成して形成される積層基板１０には、溝で区切られた領域毎に各々主キャビティ領域１１が設けられることになる。ここで、主キャビティ領域１１の内壁面においては、絶縁層１０ｃの表面に内部導体層２１の端面やビアホールＨの端部が露出してなる露出部が設けられている。
【００３８】
そして、上述した各々の絶縁層は、グリーンシート１枚のみからなる単層グリーンシートにより形成されていてもよいし、またグリーンシートを複数積層した複数層グリーンシートにより形成されていてもよい。さらに、グリーンシートにプレス成形を施す場合には、単層グリーンシートや複数層グリーンシートの各々をプレス成形してから、これらを積層して積層体を形成してもよいし、この後、更に積層体をプレス成形してもよい。或いは、単層グリーンシートや複数層グリーンシートを積層して、積層体を形成してから、この積層体をプレス成形してもよい。なお、このようなプレス成形は、焼結一体化までの間にグリーンシート同士を仮圧着するため、あるいは、積層体を所定の厚みになすために行われる。
【００３９】
次に、積層基板の表面、すなわち、絶縁層１０ａの表面と主キャビティ領域１１の内壁面（主キャビティ領域１１の側壁を形成する絶縁層１０ｃ並びに絶縁層１０ｄの端面と主キャビティ領域１１底壁を形成する絶縁層１０ｂの表面）に、前記露出部と電気的に接続される所定形状（パターン）の表面導体層２２を形成する方法について説明する。
【００４０】
まず、積層基板１０の表面の全面に、無電解めっきあるいはＣＶＤやスパッタリング等を行うことにより導電性薄膜からなる下地層を形成する。ここでは無電解の銅めっきあるいはスパッタリングによる銅薄膜を形成する。そして、積層基板１０の表面にレーザビームを照射することで当該照射部分の下地層をパターニングし選択的に除去する。ここでレーザビームは、ガルバノミラー等で走査することにより表面導体層２２の輪郭に沿って積層基板１０の表面を移動しつつ照射され、下地層のうち表面導体層２２のパターンに一致した部分（以下、「下地層」と呼ぶ。）２２ａと表面導体層２２のパターンに一致しない部分との境界領域の下地層を除去する。従って、積層基板１０の表面にはレーザビームが照射された輪郭内側の下地層（表面導体層２２のパターンに一致した下地層）２２ａと、下地層２２ａの輪郭に沿った部分のみがレーザビーム照射で除去された下地層（図示せず）とが残ることになる。但し、隣接する表面導体層２２の間隔が狭い場合においては、上述のように輪郭部分だけでなく表面導体層２２間の下地層を全てレーザビーム照射で除去することも可能である。
【００４１】
続いて、表面導体層２２のパターンに一致した下地層２２ａの上に電気めっきにより銅などのめっき層２２ｂを厚付けすることで表面導体層２２を形成し、下地層２２ａ以外の不要な下地めっき層をエッチングで除去すれば、内部導体層２１と表面導体層２２により所望の回路が形成された積層基板１０を得ることができる。ここで、めっき層２２ｂを形成する電気めっきを行うには、下地層２２ａを直流電源の陰極に接続し電気めっき浴に積層基板１０を浸漬した状態で給電する必要があり、本実施の形態では積層基板１０の内部導体層を給電路として用いている。そのために内部導体層２１と電気的に接続された給電用のビアホールＨを積層基板１０の長手方向両端部に設け、積層基板１０の周縁部に形成した矩形枠状の給電用の内部導体層２１に直流電源の陰極を接続して給電用の内部導体層２１からビアホールＨ、内部導体層２１を介して下地層２２ａに給電するようにしている。
【００４２】
従って、絶縁層１０ａ乃至１０ｇの間に形成されている内部導体層２１を介して下地層２２ａに給電することにより電気めっきを行い、めっき層２２ｂを厚付けすることにより表面導体層２２を形成するため、積層基板１０の表面に形成される表面導体層２２の形状や配置の自由度が高いという利点がある。なお、下地めっき層をエッチングで除去するいわゆるソフトエッチング後、最後にニッケルめっき層を介して金めっき層（図示せず）を形成し、プリント配線基板上の配線パターンと接続性の良好な表面導体層を形成するようにしてもよい。
【００４３】
そして、上述のように構成された回路基板を小キャビティ領域１２を含むダイシングラインに沿って分断すれば、ダイシング面が高精度に揃った複数個の同一回路基板１を得ることができる。従って垂直な実装面を得ることが可能となる。また製造面からみると、高速切断が可能となり、切断刃の長寿命化を図ることができる。
【００４４】
ところで、積層されたグリーンシートを焼成してなる積層体にレーザビームを照射してビアホールＨを形成する方法によれば、積層前のグリーンシートにビアホールＨを形成する方法に比べて回路基板の配線パターンが容易に変更可能になるとともに回路形成の自由度が向上するという利点がある。
【００４５】
なお、センサチップ４０が搭載され、各回路基板に分割された回路モジュールは図１に示したように切断面をプリント配線基板５０との当接面として、半田層３０によって外部接続端子としての表面導体層２２で、プリント配線基板５０上の配線パターン（図示せず）と接続される。この接続部においては、プリント配線基板５０上に絶縁層の端面が当接する部分には配線パターンを形成せず、配線パターンの端面に位置合わせして回路基板の外部接続用端子部２３を位置決めし、外部接続用端子部２３の絶縁層表面に形成された表面導体層２２と配線パターンとの間に半田３０が配置されるようにすることで、位置精度が良好で接触性にすぐれた実装を実現することができる。
この回路基板１の切断面を構成する絶縁層１０ｂ、１０ｇの端面がプリント配線基板５０との当接面となっているため、プリント配線基板５０に対して垂直に効率よく実装される。
【００４６】
また、これらの絶縁層１０ａ、１０ｈの表面から端面を経て絶縁層１０ｂ、１０ｇ表面から端面まで到達するように伸張する表面導体層２２が、半田層３０によって電気的に接続されるため、強固でかつ接触性に優れた接続が実現される。
従って従来はプリント配線基板に対して垂直実装された回路基板が傾きθを形成していたのに対し、この傾きθは０とすることができ、高精度の方向角を維持することが可能となる。
【００４７】
（実施の形態２）
前記実施の形態では、外部接続用端子部を構成する領域は、１段の段差のみで形成したが、本実施の形態では、最上層および最下層の端面が垂直であったのに対し、図８に要部拡大図を示すように、接続部の最上層１０ａおよび最下層の端面に段差を形成し、電気的接続部の接触面積を増大している。ここでも前記実施の形態１と同様に、内部導体層２１を介して下地層２２ａに給電することにより電気めっきを行い、めっき層２２ｂを厚付けすることにより表面導体層２２を形成している。
この構成により、段差の存在により、表面導体層２２の面積が増大し、半田を受容する部分の容積が増大し、より確実な接続が可能となる。
【００４８】
（実施の形態３）
前記実施の形態では、外部接続用端子部２３は、絶縁層１０ａ〜１０ｈのうち最上層および最下層から２層目に位置する絶縁層１０ｇ、１０ｂを、積層基板１０の積層方向に垂直な面上に突出させることで形成したが、本実施の形態では、図９に示すように、中間に位置する絶縁層１０ｅからも突出させ、３本の外部接続用端子部３３を形成するようにしたことを特徴とするものである。この場合、空間部（１２）を介して相対向する３本の脚部を形成しており、表面導体層２２が、この脚部の突出端面に到達するように伸張し、外部接続用端子部３３を構成したものである。
他部については前記実施の形態１と同様である。
本実施の形態の回路基板１は、図９に示すように、複数の絶縁層１０ａ〜１０ｈ間に内部導体層２１が形成されてなる積層基板１０と、この積層基板１０の表面に形成され且つ内部導体層２１と電気的に接続された表面導体層２２と、積層基板１０の前記絶縁層１０ａ〜１０ｈの６層を選択的に除去して形成された主キャビティ領域１１とを有し、絶縁層１０ａ〜１０ｈのうち最上層および最下層から２層目と５番目に位置する絶縁層１０ｇ、１０ｂ、１０ｆが、積層基板１０の積層方向に垂直な面上に突出し、空間部（１２）を介して相対向する３本の脚部を形成しており、表面導体層２２が、この脚部の突出端面に到達するように伸張し、外部接続用端子部３３を構成したものである。
この構成により、前記実施の形態１の効果に加え、本実施の形態では、外部接続用端子部が３本あることで、端子列は３列となり、配線により自由度が増大し、かつ接続も容易となる。
【００４９】
なお、前記実施の形態では、センサチップを搭載した回路モジュール（センサモジュール）について説明したが、センサモジュールに限定されることなく、携帯端末などに搭載されるモジュールや、壁面に取り付けられるＬＥＤ照明用のＬＥＤモジュールなど種々の回路モジュールに適用可能である。
【００５０】
ここで１０００℃以下で低温焼結が可能なセラミック誘電体材料ＬＴＣＣ（低温温同時焼成セラミック：Low Temperature Co-fired Ceramics）からなり、厚さが１０μｍ〜２００μｍのグリーンシートに、低抵抗率のＡｇやＣｕ等の導電ペーストを印刷して所定のパターンを形成し、複数のグリーンシートを絶縁層として用いて、適宜一体的に積層し、焼結することにより内部導体層を備えた絶縁層（誘電体層）として製造することが出来る。これらの誘電体材料としては、例えばＡｌ、Ｓｉ、Ｓｒを主成分として、Ｔｉ、Ｂｉ、Ｃｕ、Ｍｎ、Ｎａ、Ｋを副成分とする材料や、Ａｌ、Ｓｉ、Ｓｒを主成分としてＣａ、Ｐｂ、Ｎａ、Ｋを複成分とする材料や、Ａｌ、Ｍｇ、Ｓｉ、Ｇｄを含む材料や、Ａｌ、Ｓｉ、Ｚｒ、Ｍｇを含む材料が適用可能である。ここで、誘電率は５〜１５程度の材料を用いる。なお、セラミック誘電体材料の他に、樹脂積層基板や樹脂とセラミック誘電体粉末を混合してなる複合材料を用いてなる積層基板を用いることも可能である。また、前記セラミック基板をＨＴＣＣ（高温同時焼成セラミック：High Temperature Co-fired Ceramics）技術を用いて、誘電体材料をＡｌ２Ｏ３を主体とするものとし、内部導体層として伝送線路等をタングステンやモリブデン等の高温で焼結可能な金属導体として構成しても良い。
【００５１】
また、前記実施の形態では、グリーンシートを用いた積層基板について説明したが、グリーンシートに限定されることなく、他のセラミックにも適用可能であり、またガラスエポキシ樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリエチレンテレフタレート樹脂などの樹脂基板を用いた場合、プリプレグを用いた積層基板などにも適用可能である。
【符号の説明】
【００５２】
１０  積層基板
１０ａ、・・１０ｈ  絶縁層
２１  内部導体層
Ｈ  ビアホール
２２  表面導体層
２３、３３  外部接続用端子部
１１  主キャビティ領域
１２  小キャビティ領域
３０  半田
４０  センサチップ
５０  実装基板（プリント配線基板）
６０ａ、６０ｂ  チップ部品
７０  スナップライン
Ｔ  突起
１１０  回路基板
【図１】
2011009437.tif 000003
【図２】
2011009437.tif 000004
【図３】
2011009437.tif 000005
【図４】
2011009437.tif 000006
【図５】
2011009437.tif 000007
【図６】
2011009437.tif 000008
【図７】
2011009437.tif 000009
【図８】
2011009437.tif 000010
【図９】
2011009437.tif 000011
【図１０】
2011009437.tif 000012
【図１１】
2011009437.tif 000013
【図１２】
2011009437.tif 000014
【図１３】
2011009437.tif 000015