(57)【要約】【課題】発光駆動用のＴＲ３２ｃの閾値電圧Ｖｔｈを迅速に測定するための回路であってチップサイズを大きくしない簡易な回路。【解決手段】本発明の表示駆動装置は、階調電圧により充電又は放電する容量３２ｄと、当該の容量３２ｄに蓄積された電荷量に応じた発光駆動電流Ｉｄを供給する発光駆動素子３２ｃと、その駆動電流により発光する発光素子３１とを有する表示画素３０に対し、出力端子ＯＵＴｉから階調電圧を出力して容量３２ｄに与え、表示画素３０を駆動する表示駆動装置であって、発光駆動素子３２ｃの閾値電圧の計測時に、初期電圧を生成して出力端子ＯＵＴｉから出力し、容量３２ｄに与え、初期電圧を容量３２ｄに与えたときから、出力端子ＯＵＴｉの電圧が初期電圧と閾値電圧Ｖｔｈとの中間の基準電圧になるまでの到達時間を計測し、その到達時間を基に、閾値電圧Ｖｔｈを算出するようにした。【選択図】図１
2011002605.tif 000002
【特許請求の範囲】
【請求項１】
入力される階調電圧により充電又は放電する容量と、
固有の閾値電圧を有し、前記容量に蓄積された電荷量に応じた駆動電流を供給する発光駆動素子と、
前記駆動電流により発光する発光素子と、
を有する表示画素に対し、
出力端子から前記階調電圧を出力して前記容量に与え、前記表示画素を駆動する表示駆動装置であって、
前記閾値電圧の計測時に、初期電圧を生成して前記出力端子から出力し、前記容量に与える初期電圧生成手段と、
前記初期電圧を前記容量に与えたときから、前記出力端子の電圧が前記初期電圧と前記閾値電圧との中間の基準電圧になるまでの到達時間を計測する計測手段と、
前記到達時間を基に、前記閾値電圧を算出する閾値算出手段と、
を備えたことを特徴とする表示駆動装置。
【請求項２】
前記表示駆動装置は、更に、
前記容量に入力する前記階調電圧を補正する輝度補正手段を備えたことを特徴とする請求項１記載の表示駆動装置。
【請求項３】
前記計測手段は、
前記基準電圧と前記出力端子の電圧とを入力し、前記基準電圧と前記出力端子の電圧との大小を比較し、前記基準電圧が前記出力端子の電圧より大きいときには、第１の出力信号を出力し、前記基準電圧が前記出力電圧より小さいときには、第２の出力信号を出力するコンパレータと、
前記第１又は第２の出力信号を入力し、前記第１の出力信号が入力されたときには、クロック信号のカウントを行い、前記第２の出力信号が入力されたときには、カウント結果を前記到達時間として出力する第１のカウント手段と、
を有することを特徴とする請求項１又は２記載の表示駆動装置。
【請求項４】
前記初期電圧生成手段は、複数のボルテージフォロアを有することを特徴とする請求項１又は２記載の表示駆動装置。
【請求項５】
前記計測手段は、
前記基準電圧と前記出力端子の電圧とを入力し、前記基準電圧と前記出力端子の電圧との大小を比較し、前記基準電圧が前記出力端子の電圧より大きいときには、第１の出力信号を出力し、前記基準電圧が前記出力電圧より小さいときには、第２の出力信号を出力する前記複数のボルテージフォロアと、
前記初期電圧を前記容量に与えたときから前記クロック信号をカウントしてそのカウント結果を出力する第２のカウント手段と、
前記複数のボルテージフォロアからの前記第１又は第２の出力信号を入力し、前記第１の出力信号を入力したときには、前記カウント結果を取り込み、前記第２の出力信号を入力したときには、前記カウント結果を前記到達時間として出力する到達時間確定手段と、
を有することを特徴とする請求項４記載の表示駆動装置。
【請求項６】
前記閾値算出手段は、
抵抗及び容量回路の充放電モデルに基づいて前記閾値を算出することを特徴とする請求項１〜５のいずれか１項に記載の表示駆動装置。
【請求項７】
入力される階調電圧により充電又は放電する容量と、
固有の閾値電圧を有し、前記容量に蓄積された電荷量に応じた駆動電流を供給する発光駆動素子と、
前記駆動電流により発光する発光素子と、
を有する表示画素に対し、
出力端子から前記階調電圧を出力して前記容量に与え、前記表示画素を駆動する表示駆動装置を用いた表示駆動方法であって、
前記閾値電圧の計測時に初期電圧を生成し、前記出力端子から出力して前記容量に与える初期電圧生成処理と、
前記初期電圧を前記容量に与えたときから、前記出力端子の電圧が前記初期電圧と前記閾値電圧との中間の基準電圧になるまでの到達時間を計測する計測処理と、
前記到達時間を基に、前記閾値電圧を算出する閾値算出処理と、
前記容量に入力する前記階調電圧を補正する輝度補正手段と、
を備えたことを特徴とする表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス駆動方式の有機エレクトロルミネッセンス表示パネル（以下、単に「表示パネル」という。）等の表示駆動装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
従来、自己発光型の素子を用いて階調表示を行うには、表示パネルを構成する表示画素ごとに、発光素子とこの発光素子を駆動するための複数のスイッチング素子からなる発光駆動回路が必要となる。一般的に発光駆動回路は、選択線で指定されたときにデータ線から与えられる階調電圧をキャパシタ（以下「容量」という。）に保持するためのスイッチ（以下「ＳＷ」という。）用のトランジスタ（以下、ＴＲという。）と、この容量に保持された階調電圧に応じた電流を発光素子に供給する駆動用のＴＲとで構成されている。
【０００３】
これらのＴＲには、製造プロセスが簡易で動作特性が均一な単一チャネル型のアモルファスシリコン薄膜ＴＲ（以下、「ＴＦＴ」という。）が用いられるが、ＴＦＴは、一般的に駆動履歴による閾値電圧の変化（ＶＴシフト）が顕著に生じることが知られている。駆動用のＴＲの閾値電圧が変化すると、発光素子に供給される電流が表示データＳｉｎに対応しなくなり、適切な輝度階調で発光動作をすることができなくなる。
【０００４】
このような問題を解決するために、下記の特許文献１には、画面表示を行う前に予め各発光駆動回路の駆動用のＴＲの閾値電圧を測定してその測定結果に基づいて各画素に対する補正データを作成しておき、表示データＳｉｎに対応する電圧と補正データに応じた電圧を加算することによって駆動電圧を補正して発光駆動回路に与えるように構成した表示駆動装置が記載されている。
【０００５】
図５は、従来の表示駆動装置の概略を示す構成図である。
この表示駆動装置は、発光駆動回路１２と発光素子１１とからなる表示画素１０をマトリクス状に配置した表示パネルを駆動するもので、フレームメモリ１、シフトレジスタ・データレジスタ部２、表示データラッチ部３、階調電圧生成部４、閾値データラッチ部５、閾値検出電圧アナログ−デジタル変換器（以下、アナログ−デジタル変換器を「ＡＤＣ」という。）６、閾値補償電圧デジタル−アナログ変換器（以下、デジタル−アナログ変換器を「ＤＡＣ」という。）７、電圧加算器８、及びデータ線入出力切換部９を備えている。
【０００６】
シフトレジスタ・データレジスタ部２は、外部から順次与えられる表示パネル１行分の表示画素１０に対応した表示データＳｉｎを取り込んで表示データラッチ部３に転送する動作、閾値検出電圧ＡＤＣ６でデジタル信号に変換されて閾値データラッチ部５に保持された１行分の表示画素１０の閾値電圧を順次取り込んでフレームメモリ１に転送する動作、又はフレームメモリ１から特定の１行分の表示画素１０の閾値補償データＳ１を順次取り込んで閾値データラッチ部５に転送する動作のいずれか１つを選択的に実行するものである。
【０００７】
表示データラッチ部３は、シフトレジスタ・データレジスタ部２から転送された１行分の表示画素１０の表示データＳｉｎを保持するものである。階調電圧生成部４は、発光素子１１を表示データＳｉｎに応じて発光表示させるための階調実効電圧Ｖｒｅａｌ、又は黒表示をさせるための無発光表示電圧Ｖｚｅｒｏのいずれかを選択的に供給するものである。
【０００８】
閾値検出電圧ＡＤＣ６は、表示画素１０の発光素子１１に発光駆動電流を供給するＴＲ１２ｃの閾値電圧をアナログ電圧として取り込み、デジタルの閾値検出データＳ５に変換するものである。閾値補償電圧ＤＡＣ７は、閾値電圧を検出するための検出用電圧Ｖｐｖ、又は各表示画素１０のＴＲ１２ｃの閾値補償データＳ１をアナログ電圧に変換して補償電圧Ｖｐｔｈを出力するものである。
【０００９】
閾値データラッチ部５は、閾値検出電圧ＡＤＣ６で生成された閾値検出データＳ５を１行分の表示画素１０単位で取り込んで保持し、シフトレジスタ・データレジスタ部２を介してフレームメモリ１に順次転送する動作、又はフレームメモリ１から１行分の表示画素１０単位で閾値補償データＳ１を順次取り込んで保持して閾値補償電圧ＤＡＣ７に転送する動作のいずれかを選択的に行うものである。
【００１０】
フレームメモリ１は、表示パネルに配列された各表示画素１０への表示データＳｉｎの書き込み動作に先立って、閾値検出電圧ＡＤＣ６と閾値データラッチ部５によって検出された閾値検出データＳ５を、シフトレジスタ・データレジスタ部２を介して順次取り込み、表示パネルの１画面（１フレーム）分の表示画素１０ごとに個別に記憶すると共に、閾値補償データＳ１としてシフトレジスタ・データレジスタ部２を介して順次出力し、閾値データラッチ部５へ転送するものである。
【００１１】
電圧加算器８は、階調電圧生成部４から出力される電圧と、閾値補償電圧ＤＡＣ７から出力される電圧とを加算して、データ線入出力切換部９を介して表示パネルの列方向に設けられたデータ線ＤＬに出力するものである。又、データ線入出力切換部９は、２つのスイッチ９ａ、９ｂによって、データ線ＤＬと閾値検出電圧ＡＤＣ６又は電圧加算器８との間の接続を、切換制御信号ＡＺに従って切り替えるものである。
【００１２】
更に、表示画素１０は、表示パネルの行方向（図の左右方向）に配置された複数の選択線ＳＬと、列方向（図の上下方向）に配置された複数のデータ線ＤＬとの各交点近傍に配置された発光素子１１と発光駆動回路１２とで構成されている。
【００１３】
発光駆動回路１２は、スイッチ用のＴＲ１２ａ，１２ｂと、駆動用のＴＲ１２ｃと、階調電圧保持用の容量１２ｃとを有している。ＴＲ１２ａのゲートとドレインとソースは、それぞれ選択線ＳＬ、供給電圧線ＶＬ、ノードＮ１１に接続され、ＴＲ１２ｂのゲートとドレインとソースは、それぞれ選択線ＳＬ、データ線ＤＬ、ノードＮ１２に接続されている。ＴＲ１２ｃのゲートとドレインとソースは、それぞれノードＮ１１、供給電圧線ＶＬ、ノードＮ１２に接続され、容量１２ｄは、ノードＮ１１，Ｎ１２の間に接続されている。そして、ノードＮ１２に発光素子１１のアノードが接続され、この発光素子１１のカソードは共通電圧（例えば、接地電位ＧＮＤ）に接続されている。
【００１４】
この表示駆動装置の動作は、表示パネル内の各表示画素１０における発光駆動用のＴＲ１２ｃの閾値電圧を測定して閾値補償データＳ１を記憶する閾値電圧検出動作と、この閾値電圧検出動作で得られた閾値補償データＳ１に基づいて表示データＳｉｎに対応する階調実効電圧Ｖｒｅａｌを補正し、補正した電圧に従って発光素子１１を発光させる表示駆動動作に大別される。
【００１５】
閾値電圧検出動作は、表示駆動動作に先立つ任意のタイミング（例えば、電源投入直後等）に行われるもので、電圧印加動作と、電圧収束動作と、電圧読み取り動作の３つの期間に分けられる。
【００１６】
電圧印加動作期間では、切換制御信号ＡＺによってデータ線入出力切換部９のスイッチを切り替えて、データ線ＤＬを電圧加算器８に接続する。又、選択線ＳＬを“Ｈ”レベルに設定し、供給電圧線ＶＬには低電位の供給電圧（例えば、接地電位ＧＮＤ）を印加する。更に、階調電圧生成部４は、黒表示をさせるための無発光表示電圧Ｖｚｅｒｏを出力する。また、閾値補正電圧ＤＡＣ７から、閾値電圧を検出するための検出用電圧Ｖｐｖを出力する。
【００１７】
これにより、閾値補償電圧ＤＡＣ７から出力される検出用電圧Ｖｐｖが、電圧加算器８及びデータ線入出力切換部９を介してデータ線ＤＬに印加される。データ線ＤＬ上の検出用電圧Ｖｐｖは、選択線ＳＬによってオン状態にされたＴＲ１２ｂを介してノードＮ１２に与えられる。また、供給電圧線ＶＬの接地電位ＧＮＤは、選択線ＳＬによってオン状態にされたＴＲ１２ａを介してノードＮ１１に与えられる。
【００１８】
ここで、検出用電圧Ｖｐｖの絶対値を、ＴＲ１２ｂ，１２ｃの閾値電圧Ｖｔｈ１２ｂ，Ｖｔｈ１２ｃの合計よりも大きくなるように設定しておくと、ＴＲ１２ｃのゲート・ソース間に閾値電圧Ｖｔｈ１２ｃよりも大きな電圧Ｖｃｐが印加される。これにより、供給電圧線ＶＬからＴＲ１２ｃのドレイン・ソース間を介して閾値補償電圧ＤＡＣ７に向けて、電圧Ｖｃｐに応じた大電流の検出用電流Ｉｐｖが強制的に流れる。従って、容量１２ｄは、急速に電圧Ｖｃｐに充電される。
【００１９】
次いで、電圧収束動作期間では、選択線ＳＬが“Ｈ”レベルに、供給電圧線ＶＬには接地電位ＧＮＤが印加された状態で、切換制御信号ＡＺによってデータ線入出力切換部９を閾値検出電圧ＡＤＣ６に切り替えて、閾値補償電圧ＤＡＣ７からの検出用電圧Ｖｐｖの出力を停止する。この状態では、ＴＲ１２ａ，１２ｂは、オン状態を維持するので発光駆動回路１２は、データ線ＤＬとの電気的な接続状態は保持されるものの、このデータ線ＤＬへの電流が遮断され、容量１２ｄの一端（ノードＮ１２）はハイインピーダンス状態となる。
【００２０】
このとき、容量１２ｄに蓄積された電荷（電圧Ｖｃｐ）により、ＴＲ１２ｃのゲート電圧が保持され、このＴＲ１２ｃは、オン状態を保持してドレイン・ソース間に電流が流れ続ける。
【００２１】
図６は、図５の表示駆動装置における閾値の測定例を示すグラフである。
図６に示すように、ＴＲ１２ｃのソース（ノードＮ１２）の電位が、ドレイン（供給電圧線ＶＬ）の電位に近づくように徐々に上昇する。これに伴い、容量１２ｄに蓄積された電荷の一部が放電され、ＴＲ１２ｃのゲート・ソース間電圧が低下して、最終的にＴＲ１２ｃの閾値電圧Ｖｔｈに収束する。又、ＴＲ１２ｃのドレイン・ソース間電流も減少し、最終的に電流は停止する。
【００２２】
次いで、電圧読み取り動作期間では、選択線ＳＬが“Ｈ”レベルに設定され、供給電圧線ＶＬには接地電位ＧＮＤが印加され、閾値検出電圧ＡＤＣ６と閾値データラッチ部５により、データ線ＤＬの電位（検出電圧Ｖｄｅｃ）を測定する。
【００２３】
この時点では、データ線ＤＬはオン状態のＴＲ１２ｂを介してノードＮ１２に接続されており、このノードＮ１２の電位はＴＲ１２ｃの閾値電圧Ｖｔｈ相当の電荷が蓄積された容量１２ｄの一端の電位に相当する。一方、ノードＮ１１の電位は、ＴＲ１２ｃの閾値電圧Ｖｔｈ相当の電荷が蓄積された容量１２ｄの他端の電位であって、オン状態に設定されたＴＲ１２ａを介して接地電位ＧＮＤに接続された状態となっている。
【００２４】
従って、閾値検出電圧ＡＤＣ６によって測定されるデータ線ＤＬの電位は、ＴＲ１２ｃのソースの電位に相当することになるので、検出電圧Ｖｄｅｃに基づいて、ＴＲ１２ｃの閾値電圧Ｖｔｈを検出することができる。検出された閾値電圧Ｖｔｈは、閾値検出電圧ＡＤＣ６によってデジタルの閾値検出データＳ５に変換され、閾値データラッチ部５に一旦保持された後、１行分の表示画素１０単位でシフトレジスタ・データレジスタ部２によって順次読み出され、フレームメモリ１の所定の記憶領域に順次記憶される。フレームメモリ１に記憶された表示パネルの各表示画素１０の閾値検出データＳ５は、外部から与えられる表示データＳｉｎに対する閾値補償データＳ１として使用され、次の表示駆動動作が行われることになる。
【００２５】
表示駆動動作は、外部から順次与えられる表示データＳｉｎに基づく階調実効電圧Ｖｒｅａｌを、閾値補償データＳ１に基づく補償電圧によって補正し、補正した電圧に従って発光素子１１を発光させるもので、書込み動作と発光動作との期間に分けられる。
【００２６】
書込み動作期間では、選択線ＳＬが“Ｈ”レベルに、供給電圧線ＶＬには接地電位ＧＮＤが印加された状態で、切換制御信号ＡＺによってデータ線入出力切換部９のスイッチを切り替えて、データ線ＤＬを電圧加算器８に接続する。更に、閾値補償電圧ＤＡＣ７から閾値補償データＳ１に基づいた補償電圧Ｖｐｔｈを出力すると共に、階調電圧生成部４から表示データＳｉｎに基づいた階調実効電圧Ｖｒｅａｌを出力する。
【００２７】
補償電圧Ｖｐｔｈと階調実効電圧Ｖｒｅａｌは、電圧加算器８で合算され、階調指定電圧Ｖｄａｔａとしてデータ線入出力切換部９を介してデータ線ＤＬに印加される。これにより、接地電位ＧＮＤがオン状態のＴＲ１２ａを介してノードＮ１１に印加されると共に、データ線ＤＬの階調指定電圧Ｖｄａｔａがオン状態のＴＲ１２ｂを介してノードＮ１２に印加される。従って、容量１２ｄには、階調指定電圧Ｖｄａｔａが保持される。即ち、ＴＲ１２ｃのゲート・ソース間に、このＴＲ１２ｃの固有の閾値電圧Ｖｔｈと階調実効電圧Ｖｒｅａｌの総和に相当する電位差が生じる。
【００２８】
次いで、発光動作期間では、選択線ＳＬが“Ｌ”レベルに設定され、供給電圧線ＶＬには高電位の供給電圧（電圧Ｖｅ）が印加されると共に、閾値補償電圧ＤＡＣ７からの補償電圧Ｖｐｔｈと、階調電圧生成部４からの階調実効電圧Ｖｒｅａｌの出力が停止される。これにより、ＴＲ１２ａ，１２ｂがオフ状態となり、高電位（電圧Ｖｅ）の供給電圧線ＶＬからＴＲ１２ｃを介して、発光素子１１に発光駆動電流が流れ、この発光素子１１は、発光駆動電流の大きさに応じた所定の輝度階調で発光する。ここで、ＴＲ１２ｃに流れる発光駆動電流は、このＴＲ１２ｃのゲート・ソース間電圧、即ち容量１２ｄに保持されたＴＲ１２ｃの固有の閾値電圧Ｖｔｈと階調実効電圧Ｖｒｅａｌとの総和の電圧に対応した電流となる。
【００２９】
このように、この表示駆動装置は、表示駆動動作に先立って、表示パネル内の各表示画素１０における発光駆動用のＴＲ１２ｃの閾値電圧Ｖｔｈを測定して閾値補償データＳ１として記憶しておき、表示駆動動作時に、外部から与えられる表示データＳｉｎに基づく階調実効電圧Ｖｒｅａｌをこの閾値補償データＳ1から生成される補償電圧で補正してＴＲ１２ｃに流れる発光駆動電流を制御するようにしている。これにより、駆動用のＴＲの駆動履歴に起因する閾値電圧Ｖｔｈの変化が補正され、表示画質に劣化を生じさせることのない表示駆動装置が得られる。
【先行技術文献】
【特許文献】
【００３０】
【特許文献１】特開２００６−３０１２５０号公報
【発明の概要】
【発明が解決しようとする課題】
【００３１】
しかしながら、従来の表示駆動装置の駆動方法では、閾値電圧Ｖｔｈを測定するために、パネルのデータ線ＤＬが閾値電圧Ｖｔｈに収束するまで待つ必要があり、この時間が長く、表示パネル全体の閾値電圧Ｖｔｈを測定するのに長い時間がかかるという課題があった。更に、閾値電圧Ｖｔｈを測定するためにＡＤＣ回路６が必要であるが、このＡＤＣ回路６は規模が大きく、チップサイズを小さくできないという課題があった。
【課題を解決するための手段】
【００３２】
本発明の表示駆動装置は、入力される階調電圧により充電又は放電する容量と、固有の閾値電圧を有し、前記容量に蓄積された電荷量に応じた駆動電流を供給する発光駆動素子と、前記駆動電流により発光する発光素子とを有する表示画素に対し、出力端子から前記階調電圧を出力して前記容量に与え、前記表示画素を駆動する表示駆動装置であって、前記閾値電圧の計測時に、初期電圧を生成して前記出力端子から出力し、前記容量に与える初期電圧生成手段と、前記初期電圧を前記容量に与えたときから、前記出力端子の電圧が前記初期電圧と前記閾値電圧との中間の基準電圧になるまでの到達時間を計測する計測手段と、前記到達時間を基に、前記閾値電圧を算出する閾値算出手段とを備えたている。
【００３３】
前記表示駆動装置は、更に、前記容量に入力する前記階調電圧を補正する輝度補正手段を備えている。
【００３４】
本発明の表示駆動方法は、入力される階調電圧により充電又は放電する容量と、固有の閾値電圧を有し、前記容量に蓄積された電荷量に応じた駆動電流を供給する発光駆動素子と、前記駆動電流により発光する発光素子とを有する表示画素に対し、出力端子から前記階調電圧を出力して前記容量に与え、前記表示画素を駆動する表示駆動装置を用いた表示駆動方法であって、前記閾値電圧の計測時に初期電圧を生成し、前記出力端子から出力して前記容量に与える初期電圧生成処理と、前記初期電圧を前記容量に与えたときから、前記出力端子の電圧が前記初期電圧と前記閾値電圧との中間の基準電圧になるまでの到達時間を計測する計測処理と、前記到達時間を基に、前記閾値電圧を算出する閾値算出処理と、前記容量に入力する前記階調電圧を補正する輝度補正手段とを備えている。
【発明の効果】
【００３５】
本発明の表示駆動装置及び表示駆動方法によれば、閾値電圧を測定するに当たり、ＡＤＣ回路を用いないで、出力端子の電圧が初期電圧と閾値電圧の中間の基準電圧になるまでの到達時間をコンパレータ及びカウンタによって計測し、閾値算出手段によって算出するようにしたので閾値電圧の測定時間を大幅に短縮できる。更に、コンパレータは、ＡＤＣ回路に比べ、非常に小さい面積で実現できるため表示駆動装置のチップサイズを縮小しコストダウンが可能となる。
【図面の簡単な説明】
【００３６】
【図１】図１は本発明の実施例１における図２中の表示駆動装置の概略を示す構成図である。
【図２】図２は本発明の実施例１における表示駆動装置を備えた表示装置の概略を示す構成図である。
【図３】図３は図１の表示駆動装置における閾値の測定例を示すグラフである。
【図４】図４は本発明の実施例２における表示駆動装置の概略を示す構成図である。
【図５】図５は従来の表示駆動装置の概略を示す構成図である。
【図６】図６は図５の駆動装置における閾値の測定例を示すグラフである。
【発明を実施するための形態】
【００３７】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００３８】
（実施例１の表示装置の全体の構成）
図２は、本発明の実施例１における表示駆動装置を備えた表示装置の概略を示す構成図である。
【００３９】
本実施例１の表示装置は、表示パネル２０を有している。表示パネル２０は、列方向（図の上下方向）に配設された複数のデータ線ＤＬｉ（但し、ｉ＝１〜ｍ）、及び行方向（図の左右方向）に配設された複数の選択線ＳＬｊ（但し、ｊ＝１〜ｎ）の各交点近傍に、複数の表示画素３０がマトリクス状に配置されて構成されている。
【００４０】
データ線ＤＬｉは、複数の出力端子ＯＵＴｉ（但し、ｉ＝１〜ｍ）を介してデータ駆動部６０に接続されている。データ駆動部６０は、データ制御部５０の制御により表示データＳｉｎに応じた階調電圧を生成して各出力端子ＯＵＴｉを介して各データ線ＤＬｉに供給する機能を有している。このデータ制御部５０と、出力端子ＯＵＴｉを有するデータ駆動部６０とは、本発明の実施例１の表示駆動装置を構成している。複数の選択線ＳＬｊは、走査駆動部４２に接続されている。走査駆動部４２は、走査制御部４１の制御により各選択線ＳＬｊに走査信号を出力する機能を有している。
【００４１】
（実施例１の表示駆動装置の構成）
図１は、本発明の実施例１における図２中の表示駆動装置の概略を示す構成図である。
【００４２】
本実施例１の表示駆動装置は、データ制御部５０とデータ駆動部６０とから構成されており、表示画素３０に対して階調電圧を生成して供給する機能を有している。先ず、表示画素３０の構成について説明する。図１の表示画素３０は、表示パネル２０において、マトリックス状に配列されて複数個存在するが、図１ではそのうちの一つを例示している。
【００４３】
表示画素３０は、選択線ＳＬ１と、データ線ＤＬ１と、これらの各交点近傍に配置された発光駆動回路３２と、有機ＥＬ素子等の発光素子３１とで構成されている。発光駆動回路３２は、スイッチ用のＴＲ３２ａ，ＴＲ３２ｂと、固有の閾値を有する発光駆動素子であるＴＲ３２ｃと、階調電圧保持用の容量３２ｄとを有している。ＴＲ３２ａのゲートとドレインとソースとは、それぞれ選択線ＳＬ１、データ線ＤＬ１、ノードＮ３２に接続され、ＴＲ３２ｂのゲートとドレインとソースは、それぞれ選択線ＳＬ、供給電圧線ＶＬ、ノードＮ３１に接続されている。ＴＲ３２ｃのゲートとドレインとソースは、それぞれノードＮ３１、供給電圧線ＶＬ、ノードＮ３２に接続され、容量３２ｄはノードＮ３１，Ｎ３２の間に接続されている。そして、ノードＮ３２に発光素子３１のアノードが接続され、この発光素子３１のカソードは共通電圧（例えば、接地電位ＧＮＤ）に接続されている。
【００４４】
データ制御部５０は、閾値電圧Ｖｔｈを演算する閾値演算部５１と、メモリなどの記憶手段から構成される閾値格納部５２と、同じくメモリなどの記憶手段から構成される表示データ格納部５３と、表示データＳｉｎと閾値電圧データから閾値電圧の変動量（Ｖｔｈシフト分）を補正する表示データ補正処理部５４とから構成されている。
【００４５】
データ駆動部６０は、データ制御部５０からの各種制御や表示データＳｉｎを含む各種データの授受を行うためのホストインタフェース部６１と、表示データＳｉｎを格納する階調データラッチ部６２と、階調データを階調電圧レベルのアナログ信号に変換するＤＡＣ６３と、ＤＡＣ６３の出力電圧を表示パネル２０に階調電圧として出力する出力増幅器（以下、増幅器を「ＡＭＰ」という。）６４とから構成されている。階調データラッチ部６２には、ホストインタフェース部６１を介して表示データＳｉｎとラッチ信号ＬＳが入力されるように構成されている。
【００４６】
出力ＡＭＰ６４の出力側は、複数のＳＷ６５ａ―ｉ（但し、ｉ＝１〜ｎ）及び複数の出力端子ＯＵＴｉ（但し、ｉ＝１〜ｎ）を介して表示画素３０のデータ線ＤＬｉに接続されている。一方、複数の出力端子ＯＵＴｉは、複数のＳＷ６５ｂ―ｉ（但し、ｉ＝１〜ｎ）を介して、コンパレータ６６の一方の入力端子に接続され、コンパレータ６６の出力側は、カウンタ部６７のイネーブル端子（ＥＮ端子）に接続されている。コンパレータ６６の他方の入力端子には、外部から入力された基準電圧ＶＲＥＦが入力されるよう構成されている。
【００４７】
更に、第１のカウント手段（例えば、カウンタ部）６７には、データ制御部５０からリセット信号ＲＳＴとクロック信号ＣＬＫがホストインタフェース部６１を介して入力されると同時に、カウンタ部６７のカウントデータは、ホストインタフェース部６１に入力されるように構成されている。
【００４８】
（実施例１の表示装置全体の動作）
表示装置全体の通常の表示動作について図１及び図２を用いて説明する。データ制御部５０は、予めデータ駆動部６０のＳＷ６５ａ―１〜６５ａ―ｎをオンにしておき、上位装置から入力した１行分の表示データＳｉｎを表示データ格納部５３に格納する。この表示データＳｉｎを、ホストインタフェース６１を介して階調データラッチ部６２に格納する。階調データラッチ部６２の出力は、ＤＡＣ６３でアナログ信号に変換され、出力ＡＭＰ６４から表示データＳｉｎに対応した階調電圧として出力され、ＯＵＴｉ及びＴＲ３２ａを介して、容量３２ｄに書込まれる。
【００４９】
次に走査制御部４１により、選択線ＳＬｊを“Ｌ”にすると、ＴＲ３２ａ及びＴＲ３２ｂのゲートが“Ｌ”となりオフされる。このとき、ＴＲ３２ｃのゲートには、容量３２ｄで保持されている駆動電圧（即ち階調電圧）が印加されている。この状態で供給電圧線ＶＬに発光駆動用の電圧を印加するとｊ行目の複数の発光素子３１に発光駆動電流Ｉｄが流れ、所定の輝度で発光する。
【００５０】
ところで、先に述べたように、発光駆動素子であるＴＲ３２ｃにおいては、駆動履歴により閾値電圧Ｖｔｈに変化が生じる。このため、発光素子３１に供給される電流が表示データＳｉｎに対応しなくなり適切な輝度階調で発光動作をすることができなくなる。そこで、この閾値電圧Ｖｔｈを測定し輝度補正を行った階調電圧を出力することが行われている。
【００５１】
（実施例１の表示駆動装置の動作）
図３は、図１の表示駆動装置における閾値の測定例を示すグラフである。
【００５２】
図１の表示駆動装置における閾値電圧の変動量を測定する場合、表示パネル２０の供給電圧線ＶＬの電圧を接地電位ＧＮＤに、測定する表示画素３０の選択線ＳＬ１をハイレベル（以下“Ｈ”という。）にする。そうするとＴＲ３２ａとＴＲ３２ｂとがオン状態となり、ＴＲ３２ｃのゲートが接地電位ＧＮＤとなる。データ制御部５０から測定のための初期電圧、例えば−１０Ｖを階調電圧として出力する表示データＳｉｎをデータ駆動部６０に出力する。
【００５３】
データ駆動部６０において、表示データＳｉｎは、ホストインタフェース６１を介して諧調データラッチ部６２に格納され、その出力がＤＡＣ６３に入りアナログデータに変換されて出力ＡＭＰ６４に出力され階調電圧が出力される。ここでＳＷ６５ａ―１をオン状態、ＳＷ６５ｂ−１〜ＳＷ６５ｂ―ｎをオフ状態にして出力端子ＯＵＴ１から表示画素３０のデータ線ＤＬに−１０Ｖが出力される。
【００５４】
表示画素３０においては、ＴＲ３２ａを介してＴＲ３２ｃのソースと発光素子３１のアノードが−１０Ｖ、ＴＲ３２ｃのドレインが接地電位ＧＮＤ（０Ｖ）となり、ＴＲ３２ｃは、オン状態になる。
【００５５】
一方で、リセット信号ＲＳＴにより、カウンタ部６７をリセットしておき、コンパレータ６６の非反転入力端子に基準電圧ＶＲＥＦ、例えば−５Ｖを入力しておく。次に、ＳＷ６５ａ―１をオフとし、ＳＷ６５ｂ―１をオンとすると同時にクロック信号を入力してカウンタ部６７でカウントを開始する。ＴＲ３２ｃは、ダイオード接続になっているため、ＴＲ３２ｃを介して電流がＯＵＴ１に流れ込み、コンパレータ６６の反転入力端子の電圧が、図３に示すように、−１０ＶからＴＲ３２ｃの閾値電圧に向かって上昇していく。なお、この際、供給電圧線ＶＬの電位が接地電位ＧＮＤのため、発光素子３１には電流が流れ込まず発光はしない。
【００５６】
コンパレータ６６の反転入力端子の電圧（即ち、出力端子ＯＵＴ1の電圧）が基準電圧ＶＲＥＦよりも低い場合、コンパレータ６６の出力Ｓ６７は、第１の出力信号である“Ｈ”となり、カウンタ部６７のカウントイネーブル信号ＥＮが“Ｈ”になるため、クロック信号が入る度にカウントが行われる。反転入力端子の電圧が、基準電圧ＶＲＥＦよりも高い電圧になるとコンパレータ６６の出力Ｓ６７が反転して第２の出力信号である“Ｌ”を出力し、カウンタ部６７は、クロック信号が入力されてもカウントを実行しなくなる。つまり、カウンタ部６７は、出力端子ＯＵＴ１が−１０Ｖから−５Ｖに変化する到達時間をカウントして計測することになる。
【００５７】
カウント値はホストインタフェース６１を介して、データ制御部５０に読出されて、閾値算出手段である閾値演算部５１で閾値電圧Ｖｔｈである閾値が算出される。閾値は、一般的な抵抗及び容量回路、即ちＲＣ回路の充放電モデルの数式を適用することで容易に推測できる。
【００５８】
例えば、ＲＣ回路の充放電モデルの数式によりｔ時間後のＯＵＴ１の電圧は以下となる。
Ｖ（ｔ）＝（Ｖｔｈ−Ｖ０）（１−ｅｘｐ（−αｔ））＋Ｖ０  ・・・  （１）
ここで、Ｖ（ｔ）：ｔ時間後のＯＵＴ１の電圧
Ｖｔｈ：閾値電圧
α＝ＲＣ
Ｒ：ＴＲ３２ａ／ＴＲ３２ｃのオン抵抗と配線抵抗の合計
Ｃ：容量
Ｖ０＝初期電圧
【００５９】
式（１）を用いて、以下の連立方程式（２）からＶｔｈを求めると式（３）となる。
Ｖ（ｔ０）＝（Ｖｔｈ−Ｖ０）（１−ｅｘｐ（−αｔ０））＋Ｖ０  ・・・  （２）
Ｖ（ｔ１）＝（Ｖｔｈ−Ｖ０）（１−ｅｘｐ（−αｔ１））＋Ｖ０
↓
Ｖ（ｔ１）−Ｖ（ｔ０）
＝（Ｖｔｈ−Ｖ０）（ｅｘｐ（−αｔ０）−ｅｘｐ（−αｔ１））
ｔ０＝０ｓ、Ｖ（ｔ０）＝Ｖ０、Ｖ（ｔ１）＝基準電圧ＶＲＥＦとすると
↓
ＶＲＥＦ−Ｖ０＝（Ｖｔｈ−Ｖ０）（１−ｅｘｐ（−αｔ１））
↓
Ｖｔｈ＝（ＶＲＥＦ−Ｖ０）／（１−ｅｘｐ（−αｔ１））＋Ｖ０  ・・・（３）
【００６０】
この式（３）を使用することで閾値演算部５１はＶｔｈを求めることができ、その結果は、閾値格納部５２に格納される。同様に他の表示画素３０の閾値電圧Ｖｔｈについても演算されて閾値格納部５２に格納される。このようにして、表示パネル２０の全表示画素３０の情報が格納されることになる。
【００６１】
次に、閾値電圧Ｖｔｈのシフト分を補正した階調電圧を表示パネル２０に出力して表示する輝度補正手段の動作について説明する。データ制御部５０は、予めデータ駆動部６０のＳＷ６５ａ―１〜６５ａ―ｎをオンにしておき、表示データ格納部５３と閾値格納部５２に格納されたデータから表示データ補正処理部５４で補正表示データを生成し、ホストインタフェース６１を介して階調データラッチ部６２に格納する。階調データラッチ部６２の出力は、ＤＡＣ６３でアナログ信号に変換され、出力ＡＭＰ６４から特性劣化分を補正された階調電圧として出力され、容量３２ｄに書込まれる。次に選択線ＳＬを“Ｌ”にすると、ＴＲ３２ａ及びＴＲ３２ｂのゲートが“Ｌ”となりオフされる。このとき、ＴＲ３２ｃのゲートには、容量３２ｄで保持されている駆動電圧が印加されている。この状態で供給電圧線ＶＬに発光駆動用の電圧を印加すると発光素子３１に発光駆動電流Ｉｄが流れ、所定の輝度で発光する。
【００６２】
（実施例１の効果）
本実施例１によれば、ＡＤＣ回路の代わりにコンパレータ６６を使用し、閾値電圧Ｖｔｈの測定の際に、カウンタ部６７を使用して出力端子のＯＵＴｉの電圧が初期電圧から初期電圧と閾値電圧との中間の電圧に到達するまで時間をカウントして閾値電圧を算出するので、閾値電圧Ｖｔｈになるまで待つ必要がなく、閾値電圧Ｖｔｈの測定時間を大幅に短縮できる効果が期待できる。更に、コンパレータ６６はＡＤＣ回路に比べて非常に小さい面積で実現できるため、データ駆動部６０のチップサイズを縮小し、コストダウンできる効果が期待できる。
【実施例２】
【００６３】
（実施例２の構成）
図４は、本発明の実施例２における表示駆動装置の概略を示す構成図であり、実施例１を示す図２中の要素と共通の要素には共通の符号が付されている。
【００６４】
実施例２における表示装置は、実施例１と同様の構成である。実施例２の表示駆動装置では、ＳＷ６５ａ―ｉ（但し、ｉ＝１〜ｎ）、ＳＷ６５ｂ−ｉ（但し、ｉ＝１〜ｎ）、及びコンパレータ６６を削除し、代わりに、出力ＡＭ６４Ａ内にボルテージフォロア６４ａ−ｉ（但し、ｉ＝１〜ｎ）とＳＷ６４ｂ−ｉ（但し、ｉ＝１〜ｎ）とを設け、ボルテージフォロア６４ａ−ｉのＡＭＰ機能とコンパレータ機能を共用するように構成した。
【００６５】
又、ボルテージフォロア６４ａ−ｉの出力信号Ｓ６４は、階調データラッチ部６２Ａに入力されるように構成されている。ホストインタフェース部６１と階調データラッチ部６２Ａとの間にＳＷ７０を設けて、ホストインタフェース部６１からのデータとカウンタ部６７Ａの出力Ｓ６７とを切り換えて階調データラッチ部６２Ａに入力する構成になっている。
【００６６】
更に、階調データラッチ部６２ＡとＤＡＣ６３の間には、ＳＷ６９−ｉ（但し、ｉ＝１〜ｎ）が設けられており、新たに設けた基準電圧設定部６８の出力Ｓ６８と階調データラッチ部６２Ａの出力とを切り換えてＤＡＣ６３に入力する構成になっている。基準電圧設定部６８には、ホストインタフェース部６１を介して、基準電圧を出力するための階調データを格納することができ、又、階調データラッチ部６２Ａのデータは、ホストインタフェース部６１を介して、データ制御部５０に出力できる構成になっている。
【００６７】
（実施例２の動作）
閾値電圧Ｖｔｈの変動量を測定する場合、まずＳＷ６４ｂ−ｉ（但し、ｉ＝１〜ｎ）をオン状態、ＳＷ７０をホストインタフェース部６１側、ＳＷ６９−ｉ（但し、ｉ＝１〜ｎ）を階調データラッチ部６２Ａ側に設定する。そして、第２のカウント手段であるカウンタ部６７Ａには、予めリセット信号ＲＳＴを入力し、カウンタ値をクリアしておき、基準電圧設定部６８には、ホストインタフェース部６１を介して、予め基準電圧設定値を格納しておく。
【００６８】
この状態で、データ制御部５０から初期電圧印加用のデータをホストインタフェース部６１とＳＷ７０とを介して階調データラッチ部６２Ａに格納する。階調データラッチ６２Ａに格納された初期電圧の階調データは、ＳＷ６９−ｉ（但し、ｉ＝１〜ｎ）を介して、ＤＡＣ６３に入力され、アナログ信号に変換されて出力ＡＭＰ６４Ａのボルテージフォロア６４ａ―ｉ（但し、ｉ＝１〜ｎ）により、ＤＡＣ６３の出力と同じ電圧である階調電圧を、ＳＷ６４ｂ−ｉ（但し、ｉ＝１〜ｎ）を介して表示画素３０に出力する。
【００６９】
次に、ＳＷ６４ｂ−ｉ（但し、ｉ＝１〜ｎ）をオフすると同時に、ＳＷ７０をカウンタ部６７Ａの出力側に、ＳＷ６９−ｉを基準電圧設定部６８の出力側に切り換えて、クロック信号ＣＬＫを入力してカウント動作を行う。同時にラッチ信号ＬＳを階調データラッチ部６２Ａへ入力して、カウンタ部６７Ａから階調データラッチ部６２Ａへカウント値をラッチする動作を繰り返す。
【００７０】
ＤＡＣ６３には、基準電圧設定部６８で設定した、コンパレータ比較するための基準電圧の設定値Ｓ６８が入力され、Ｄ／Ａ変換されて出力ＡＭＰ６４Ａに入力される。出力ＡＭＰ６４Ａは、ＳＷ６４ｂ−ｉがオフされているため、ボルテージフォロア６４ａ−ｉは、コンパレータとして動作し、出力端子ＯＵＴ１〜ＯＵＴｎの電圧と基準電圧ＶＲＥＦとを比較し、基準電圧ＶＲＥＦ＞ＯＵＴｉ（但し、ｉ＝１〜ｎ）の電圧の状態のときは、コンパレータ出力Ｓ６４として“Ｈ”を出力し、Ｓ６４が“Ｈ”の場合、ラッチ信号ＬＳによる階調データラッチ部６２Ａへのデータラッチを有効にし、カウント値がカウンタ部６７Ａからラッチされる。なお、Ｓ６４のコンパレータ出力は、ｎ本分あり階調データラッチ６２Ａへのラッチ制御もｎ本分個別に行われる。
【００７１】
ＴＲ３２ｃからの電流の流れ込みにより、ＯＵＴｉ（但し、ｉ＝１〜ｎ）の電圧が上昇し、基準電圧ＶＲＥＦ＜ＯＵＴｉの電圧になると、Ｓ６４のコンパレータ出力が“Ｌ”に反転し、カウンタ部６７Ａのカウント値Ｓ６７のラッチがされなくなる。例えば、初期電圧を−１０Ｖ、基準電圧ＶＲＥＦの設定を−５Ｖに設定した場合、ある一定時間クロックＣＬＫとラッチ信号ＬＳを交互に入力した後、階調データラッチ部６２Ａには、表示パネル２０の１ライン分（ｎ出力分）の発光素子３１の−１０Ｖから−５Ｖに変化する時間のカウント値が格納されることになる。
【００７２】
このカウント値は、ホストインタフェース６１を介して、データ制御部５０の閾値値演算部５１に入力され、各表示画素３０の閾値電圧Ｖｔｈが演算されて閾値格納部５２に格納される。
【００７３】
閾値電圧シフト分を補正した駆動電圧を表示パネル２０に出力し、表示する際の動作については、ＳＷ６４ｂ−ｉをオン設定、ＳＷ７０をホストインタフェース６１側、ＳＷ６９−ｉを階調データラッチ部６２Ａ側に設定すること以外は、基本的には実施例１と同じである。
【００７４】
（実施例２の効果）
本実施例２によれば、実施例１の効果に加え、次の効果がある。
【００７５】
出力ＡＭＰ６４Ａをボルテージフォロア機能とコンパレータ機能とを共用できるようにし、表示パネル２０の１ライン分（ｎ本分）の閾値電圧Ｖｔｈを同時に測定できるようにしたので、実施例１よりも更に、閾値電圧Ｖｔｈの測定時間を短縮できる効果が期待できる。
【００７６】
更に、実施例１のコンパレータ６６を別途設ける必要がなく、出力用のＡＭＰと共用できるので、データ駆動部６０Ａのチップサイズを縮小し、コストダウンできる効果が期待できる。
【００７７】
（変形例）
本発明は、上記実施例１及び２に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
【００７８】
（ａ）  実施例１及び２では、閾値値演算部５１、閾値格納部５２、表示データ補正処理部５４をデータ制御部５０内に設けているが、データ駆動部６０，６０Ａ内に設けてもよい。
【００７９】
（ｂ）  実施例１では、基準基準電圧ＶＲＥＦを外部から入力しているが、実施例２のようにＳＷ６９ｉと規準電圧設定部６８を設け、ＤＡＣ６３の出力を利用してもよい。
【００８０】
（ｃ）  実施例１、２では、閾値電圧測定の際に初期電圧から基準電圧ＶＲＥＦまでの時間から閾値電圧を算出する計算をＲＣ回路の充放電モデルを用いて行ったが、電圧変化の時間から閾値電圧Ｖｔｈを算出する方法であれば、別のモデルを使用してもよく、表示パネル２０の発光素子３１の特性に合わせて別の演算式を用いても何ら問題ない。
【符号の説明】
【００８１】
２０                表示パネル
３０                表示画素
３１                発光素子
３２                発光駆動回路
３２ａ              スイッチ用のＴＲ
３２ｂ              スイッチ用のＴＲ
３２ｃ              発光駆動用のＴＲ
１２ｄ              容量
４１                走査制御部
４２                走査駆動部
５０                データ制御部
５１                閾値演算部
５２                閾値格納部
５３                表示データ格納部
５４                表示データ補正処理部
６０，６０Ａ        データ駆動部
６１                ホストインタフェース部
６２，６２Ａ        階調データラッチ部
６３                デジタルーアナログコンバータ（ＤＡＣ）
６４，６４Ａ        出力増幅器（出力ＡＭＰ）
６４ａ―１・・・６４ａ―ｎ    ボルテージフォロア
６４ｂ−１・・・６４ｂ―ｎ    スイッチ
６５                スイッチ
６６                コンパレータ
６７，６７Ａ        カウンタ部
６８                基準電圧設定部
ＯＵＴ              出力端子
ＳＬｊ              選択線
ＤＬｉ                データ線
ＶＬ                供給電圧線
Ｉｄ                発光駆動電流
【図１】
2011002605.tif 000003
【図２】
2011002605.tif 000004
【図３】
2011002605.tif 000005
【図４】
2011002605.tif 000006
【図５】
2011002605.tif 000007
【図６】
2011002605.tif 000008