(57)【要約】【課題】１つのパッケージに複数のＩＣチップが内蔵された半導体集積回路において、ＩＣチップ間の断線テストを容易に実現する。【解決手段】この半導体集積回路は、１つのパッケージに複数のＩＣチップが内蔵された半導体集積回路であって、出力段のＤＡＣ（ディジタル／アナログ変換器）と、半導体集積回路の端子に入力されるデータと半導体集積回路の内部回路から出力されるデータとの内の一方を選択してＤＡＣに供給する選択回路と、外部から供給される信号に従って選択回路を制御する制御回路とを含む第１のＩＣチップと、ＤＡＣの出力電圧を受けて動作するトランジスタを含む第２のＩＣチップと、第１のＩＣチップと第２のＩＣチップとを接続する配線とを具備する。【選択図】図１
2011075334.tif 000002
【特許請求の範囲】
【請求項１】
１つのパッケージに複数のＩＣチップが内蔵された半導体集積回路であって、
出力段のＤＡＣ（ディジタル／アナログ変換器）と、前記半導体集積回路の端子に入力されるデータと前記半導体集積回路の内部回路から出力されるデータとの内の一方を選択して前記ＤＡＣに供給する選択回路と、外部から供給される信号に従って前記選択回路を制御する制御回路とを含む第１のＩＣチップと、
前記ＤＡＣの出力電圧を受けて動作するトランジスタを含む第２のＩＣチップと、
前記第１のＩＣチップと前記第２のＩＣチップとを接続する配線と、
を具備する半導体集積回路。
【請求項２】
１つのパッケージに複数のＩＣチップが内蔵された半導体集積回路であって、
出力段のＤＡＣ（ディジタル／アナログ変換器）と、テストデータを格納するテストデータ格納部と、前記テストデータ格納部に格納されているデータと前記半導体集積回路の内部回路から出力されるデータとの内の一方を選択して前記ＤＡＣに供給する選択回路と、外部から供給される信号に従って前記選択回路を制御する制御回路とを含む第１のＩＣチップと、
前記ＤＡＣの出力電圧を受けて動作するトランジスタを含む第２のＩＣチップと、
前記第１のＩＣチップと前記第２のＩＣチップとを接続する配線と、
を具備する半導体集積回路。
【請求項３】
前記制御回路が、第１のテストモードにおいて、前記ＤＡＣの出力電圧を第１の電圧に設定し、第２のテストモードにおいて、前記ＤＡＣの出力電圧を第１の電圧とは異なる第２の電圧に設定する、請求項２記載の半導体集積回路。
【請求項４】
請求項１又は２記載の半導体集積回路のテスト方法であって、
前記半導体集積回路に電源電圧を印加するステップ（ａ）と、
前記ＤＡＣの出力電圧を第１の電圧に設定して、前記半導体集積回路の消費電流を測定するステップ（ｂ）と、
前記ＤＡＣの出力電圧を第１の電圧とは異なる第２の電圧に設定して、前記半導体集積回路の消費電流を測定するステップ（ｃ）と、
ステップ（ｂ）において測定された消費電流とステップ（ｃ）において測定された消費電流とを比較して、前記複数のＩＣチップ間の配線が断線しているか否かを判定するステップ（ｄ）と、
を具備するテスト方法。
【請求項５】
ステップ（ｂ）が、前記ＤＡＣの出力電圧を最低電圧に設定して、前記半導体集積回路の消費電流を測定することを含み、
ステップ（ｃ）が、前記ＤＡＣの出力電圧を最高電圧に設定して、前記半導体集積回路の消費電流を測定することを含む、
請求項４記載のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つのパッケージに複数のＩＣチップが内蔵されたスタックＩＣ（Stacked Integrated Circuits）等の半導体集積回路に関し、さらに、そのような半導体集積回路のテスト方法等に関する。
【背景技術】
【０００２】
１つのパッケージに複数のＩＣチップが内蔵されたスタックＩＣは、複数のＩＣチップを１つのパッケージ内に実装して、それらのＩＣチップ間をワイヤボンディングにより配線して製造される。そのようなスタックＩＣを構成する各ＩＣチップについては、ＩＣチップに形成されたパッドにプローブを立てて、ＩＣテスタを用いてＡＣテスト又はＤＣテストを行うことにより、テストにおいて良品であると判定されたＩＣチップのみを選別して用いることが可能である。
【０００３】
しかしながら、複数のＩＣチップが１つのパッケージ内に実装された後では、ＩＣチップのパッドがパッケージの端子に接続されないことが多いので、ＩＣチップのパッドにＩＣテスタを接続してＩＣチップ間の断線をテストすることができないという問題がある。そこで、１つのパッケージに複数のＩＣチップが内蔵された半導体集積回路において、ＩＣチップ間の断線テストを容易に実現することが要望されている。
【０００４】
関連する技術として、特許文献１には、テスタの電圧印加電流測定（ＶＦＩＭ）回路のレンジ切替リレーの故障を、容易に、また、テスト効率を下げることなく任意のタイミングで検出し、半導体集積回路の出荷品質の向上を図ることを目的とする半導体集積回路検査装置及びその故障検出方法が開示されている。この故障検出方法は、複数のレンジ切替リレーを備えたレンジ切替リレー部により複数の電流レンジを持った電圧印加電流測定回路を有する半導体集積回路検査装置の故障検出方法であって、任意のレンジ切替リレーを閉じ、上記電圧印加電流測定回路の電圧印加部より所定の電流を流したときの実測値と期待値とを比較して、上記閉じたレンジ切替リレーの故障の有無を判断することを特徴とする。
【０００５】
特許文献１によれば、テスタのＶＦＩＭ回路のレンジ切替リレーの故障を容易かつ早期に検出できるので、そのようなテスタを用いてテストされる半導体集積回路の信頼性を向上させることができる。しかしながら、特許文献１には、１つのパッケージに複数のＩＣチップが内蔵された半導体集積回路においてＩＣチップ間の断線をテストすることに関しては、特に開示されていない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２７１３９８号公報（第２−３頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
そこで、上記の点に鑑み、本発明の幾つかの態様によれば、１つのパッケージに複数のＩＣチップが内蔵された半導体集積回路において、ＩＣチップ間の断線テストを容易に実現することができる。
【課題を解決するための手段】
【０００８】
以上の課題を解決するため、本発明の第１の観点に係る半導体集積回路は、１つのパッケージに複数のＩＣチップが内蔵された半導体集積回路であって、出力段のＤＡＣ（ディジタル／アナログ変換器）と、半導体集積回路の端子に入力されるデータと半導体集積回路の内部回路から出力されるデータとの内の一方を選択してＤＡＣに供給する選択回路と、外部から供給される信号に従って選択回路を制御する制御回路とを含む第１のＩＣチップと、ＤＡＣの出力電圧を受けて動作するトランジスタを含む第２のＩＣチップと、第１のＩＣチップと第２のＩＣチップとを接続する配線とを具備する。
【０００９】
また、本発明の第２の観点に係る半導体集積回路は、１つのパッケージに複数のＩＣチップが内蔵された半導体集積回路であって、出力段のＤＡＣ（ディジタル／アナログ変換器）と、テストデータを格納するテストデータ格納部と、テストデータ格納部に格納されているデータと半導体集積回路の内部回路から出力されるデータとの内の一方を選択してＤＡＣに供給する選択回路と、外部から供給される信号に従って選択回路を制御する制御回路とを含む第１のＩＣチップと、ＤＡＣの出力電圧を受けて動作するトランジスタを含む第２のＩＣチップと、第１のＩＣチップと第２のＩＣチップとを接続する配線とを具備する。
【００１０】
本発明の第２の観点に係る半導体集積回路において、制御回路は、例えば、第１のテストモードにおいて、ＤＡＣの出力電圧を第１の電圧に設定し、第２のテストモードにおいて、ＤＡＣの出力電圧を第１の電圧とは異なる第２の電圧に設定する。
【００１１】
さらに、本発明の１つの観点に係る半導体集積回路のテスト方法は、本発明の第１又は第２の観点に係る半導体集積回路のテスト方法であって、半導体集積回路に電源電圧を印加するステップ（ａ）と、ＤＡＣの出力電圧を第１の電圧に設定して、半導体集積回路の消費電流を測定するステップ（ｂ）と、ＤＡＣの出力電圧を第１の電圧とは異なる第２の電圧に設定して、半導体集積回路の消費電流を測定するステップ（ｃ）と、ステップ（ｂ）において測定された消費電流とステップ（ｃ）において測定された消費電流とを比較して、複数のＩＣチップ間の配線が断線しているか否かを判定するステップ（ｄ）とを具備する。
【００１２】
ここで、ステップ（ｂ）が、ＤＡＣの出力電圧を最低電圧に設定して、半導体集積回路の消費電流を測定することを含み、ステップ（ｃ）が、ＤＡＣの出力電圧を最高電圧に設定して、半導体集積回路の消費電流を測定することを含むようにしても良い。
【発明の効果】
【００１３】
本発明によれば、ＤＡＣの出力電圧を第１の電圧に設定して半導体集積回路の消費電流を測定し、さらに、ＤＡＣの出力電圧を第１の電圧とは異なる第２の電圧に設定して半導体集積回路の消費電流を測定することにより、ＤＡＣの出力電圧の変化の前後における消費電流を比較して、複数のＩＣチップ間の配線が断線しているか否かを検出することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態に係る半導体集積回路の回路構成を示すブロック図。
【図２】本発明の第１の実施形態に係る半導体集積回路の構造を示す断面図。
【図３】図１に示す１チャンネル分のＤＡＣ及びドライバの構成例を概念的に示す図。
【図４】断線テストにおける半導体集積回路と電流計との接続例を示す図。
【図５】本発明の第２の実施形態に係る半導体集積回路の回路構成を示すブロック図。
【図６】図１又は図５に示す半導体集積回路のテスト方法を示すフローチャート。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体集積回路の回路構成を示すブロック図である。本実施形態に係る半導体集積回路は、１つのパッケージに複数のＩＣチップが内蔵された半導体集積回路であり、図１においては、１つのパッケージに第１のＩＣチップ１０及び第２のＩＣチップ２０が内蔵された場合を例として説明する。
【００１６】
第１のＩＣチップ１０は、半導体集積回路の入力端子に入力されるＲＧＢ（赤、緑、青）のディジタル画像信号（画像データ）に画像処理を施す画像処理回路１１と、３つのマルチプレクサ（選択回路）１２ａ〜１２ｃと、出力段における３つのＤＡＣ（ディジタル／アナログ変換器）１３ａ〜１３ｃと、半導体集積回路の断線テストを制御するテスト制御回路１４とを含んでいる。
【００１７】
図１においては、各８ビットの画像データＲ［７：０］、Ｇ［７：０］、Ｂ［７：０］が画像処理回路１１に入力される例が示されている。ここで、［ｎ：ｍ］は、ビット番号ｎ〜ｍのデータを意味する。本実施形態においては、一般的な表示にならい、最下位ビットのビット番号を「０」とし、上位ビットに向かってビット番号をインクリメントする。なお、画像処理回路１１は、ＲＧＢの画像信号の替わりに、輝度信号Ｙと色差信号Ｐｂ及びＰｒとを入力するようにしても良い。
【００１８】
画像処理回路１１は、ロジック回路等によって構成され、画像データに階調処理又はガンマ補正等の画像処理を施して、画像処理が施された画像データを出力する。あるいは、画像処理回路１１は、これらの替わりに、コントラスト信号、ブライト信号、ガンマ信号等の画像補正用の信号を出力しても良い。
【００１９】
マルチプレクサ１２ａ〜１２ｃは、半導体集積回路の複数の端子に入力されるデータと半導体集積回路の内部回路（画像処理回路１１）から出力されるデータとの内の一方を選択してＤＡＣ１３ａ〜１３ｃにそれぞれ供給する。テスト制御回路１４は、外部から供給されるテストモード信号に従って、マルチプレクサ１２ａ〜１２ｃを制御する。
【００２０】
ＤＡＣ１３ａ〜１３ｃは、マルチプレクサ１２ａ〜１２ｃから供給されるデータをディジタル／アナログ変換することにより、３チャンネルのアナログ出力電圧をそれぞれ生成する。それらの出力電圧は、配線３０ａ〜３０ｃを介して、第２のＩＣチップ２０に含まれている３つのドライバ２１ａ〜２１ｃにそれぞれ供給される。ドライバ２１ａ〜２１ｃは、ＤＡＣ１３ａ〜１３ｃの出力電圧を受けて、液晶パネル等の表示パネルを駆動するために用いられるＲＧＢチャンネルの出力信号をそれぞれ生成し、それらの出力信号を半導体集積回路の出力端子に出力する。
【００２１】
図２は、本発明の第１の実施形態に係る半導体集積回路の構造を示す断面図である。この半導体集積回路は、複数のＩＣチップを縦方向に積層して製造されるスタックＩＣであり、パッケージ１に第１のＩＣチップ１０及び第２のＩＣチップ２０が内蔵されている。なお、複数のＩＣチップを横方向に並べるようにしても良い。
【００２２】
第１のＩＣチップ１０に形成された複数のパッドと、第２のＩＣチップ２０に形成された複数のパッドとは、ワイヤボンディングによる配線３０によって互いに接続されている。また、パッケージ１には、半導体集積回路の複数の端子２（入力端子、出力端子、電源端子等）が形成されており、それらの端子が、ワイヤボンディングによる配線によって、第１のＩＣチップ１０に形成された複数のパッド及び第２のＩＣチップ２０に形成された複数のパッドにそれぞれ接続されている。
【００２３】
図３は、図１に示す１チャンネル分のＤＡＣ及びドライバの構成例を概念的に示す図である。ＤＡＣ１３ａは、高電位側の参照電位ＶＲＨ（本実施形態においては、５Ｖとする）と、低電位側の参照電位ＶＲＬ（本実施形態においては、接地電位とする）とが供給されて動作し、入力される画像データＲ［７：０］に基づいて、最高電圧（５Ｖ）から最低電圧（０Ｖ）までの範囲における出力電圧を生成する。ＤＡＣ１３ａの出力電圧は、配線３０ａを介して、ドライバ２１ａに供給される。
【００２４】
ドライバ２１ａは、例えば、ＮＰＮバイポーラトランジスタＱ１と、抵抗Ｒ１及びＲ２とを含んでおり、高電位側の電源電位ＶＣＣと、低電位側の電源電位ＶＥＥ（本実施形態においては、接地電位とする）とが供給されて動作する。ＤＡＣ１３ａの出力電圧は、トランジスタＱ１のベースに入力され、トランジスタＱ１のエミッタからＲチャンネルの出力信号が出力される。ここで、ＤＡＣ１３ａの出力電圧が最高電圧となるときにドライバ２１ａの消費電流が最大となり、ＤＡＣ１３ａの出力電圧が最低電圧となるときにドライバ２１ａの消費電流が最小となる。
【００２５】
再び図１を参照すると、テストモード信号が非活性化されているときには、テスト制御回路１４が通常動作モードとなる。通常動作モードにおいて、テスト制御回路１４は、画像処理回路１１から出力される画像データを選択するようにマルチプレクサ１２ａ〜１２ｃを制御する。
【００２６】
これにより、画像処理回路１１によって画像処理が施された画像データＲ［７：０］、Ｇ［７：０］、Ｂ［７：０］がＤＡＣ１３ａ〜１３ｃにそれぞれ供給され、ＤＡＣ１３ａ〜１３ｃの出力電圧に基づいて得られるＲＧＢチャンネルの出力信号がドライバ２１ａ〜２１ｃからそれぞれ出力される。
【００２７】
一方、テストモード信号が活性化されると、テスト制御回路１４がテストモードに移行する。テストモードにおいては、画像データＲ［７：０］、Ｇ［７：０］、Ｂ［７：０］の替わりに、３チャンネルのテストデータが半導体集積回路の複数の入力端子に入力される。テストモードにおいて、テスト制御回路１４は、半導体集積回路の複数の入力端子に入力される３チャンネルのテストデータを選択するようにマルチプレクサ１２ａ〜１２ｃを制御する。
【００２８】
これにより、半導体集積回路の複数の入力端子に入力される３チャンネルのテストデータがＤＡＣ１３ａ〜１３ｃにそれぞれ供給され、ＤＡＣ１３ａ〜１３ｃの出力電圧に基づいて得られる３チャンネルの出力信号がドライバ２１ａ〜２１ｃからそれぞれ出力される。このように、画像データの替わりにテストデータを半導体集積回路に入力することにより、断線テストが行われる。
【００２９】
断線テストにおいては、ＤＡＣ１３ａ〜１３ｃの出力電圧を第１の電圧、例えば、最低電圧に設定して、半導体集積回路の消費電流が測定される。さらに、ＤＡＣ１３ａ〜１３ｃの内から選択された１つのＤＡＣの出力電圧を第１の電圧とは異なる第２の電圧、例えば、最高電圧に設定して、半導体集積回路の消費電流が測定される。ＤＡＣの出力電圧の変化の前後における消費電流を比較して、配線３０ａ〜３０ｃの内の対応する１つの配線が断線しているか否かが判定される。
【００３０】
ここで、対応する配線が断線していれば、ＤＡＣ１３ａ〜１３ｃ及びドライバ２１ａ〜２１ｃの消費電流は変化しないはずである。従って、断線の判定においては、ＤＡＣの出力電圧の変化の前後における消費電流の差の絶対値が、閾値（例えば、変化の前において測定された消費電流の５％の値）を超えない場合に、対応する配線が断線していると判定される。一方、変化の前後における消費電流の差の絶対値が閾値を超える場合には、対応する配線が断線していないと判定される。
【００３１】
図４は、断線テストにおける半導体集積回路と電流計との接続例を示す図である。図４に示すように、パッケージされた半導体集積回路において、第１のＩＣチップ１０の電源端子と第２のＩＣチップ２０の電源端子とが分離されて設けられている場合には、４つの電流計Ａ１〜Ａ４のいずれかを用いることが考えられる。一方、パッケージされた半導体集積回路において、第１のＩＣチップ１０の電源端子と第２のＩＣチップ２０の電源端子とが分離されていない場合には、第１のＩＣチップ１０の消費電流と第２のＩＣチップ２０の消費電流との合計値を測定すれば良い。
【００３２】
図４において、第１のＩＣチップ１０に電源電位ＶＤＤ及びＶＳＳを印加し、第２のＩＣチップ２０に電源電位ＶＣＣ及びＶＥＥを印加する場合には、配線３０の電位によって図３に示すトランジスタＱ１のコレクタ電流が変化するので、第２のＩＣチップ２０の消費電流の変化を電流計Ａ２又はＡ４によって測定することにより、配線３０が断線しているか否かを検出することができる。
【００３３】
また、図３に示すように、第２のＩＣチップ２０のドライバにおいてＮＰＮバイポーラトランジスタＱ１を用いる場合には、第１のＩＣチップ１０から配線３０を介して第２のＩＣチップ２０にトランジスタＱ１のベース電流が流入するので、第１のＩＣチップ１０の消費電流の変化を電流計Ａ１によって測定することにより、配線３０が断線しているか否かを検出することもできる。特に、第２のＩＣチップ２０に電源電位ＶＣＣを印加しない場合には、トランジスタＱ１の入力インピーダンスが低下するので、第１のＩＣチップ１０から配線３０を介して第２のＩＣチップ２０に流入する電流が増加して、第１のＩＣチップ１０の消費電流の変化を測定し易くなる。
【００３４】
一方、第２のＩＣチップ２０のドライバにおいてＰＮＰバイポーラトランジスタを用いる場合には、第２のＩＣチップ２０から配線３０を介して第１のＩＣチップ１０にＰＮＰトランジスタのベース電流が流入するので、第１のＩＣチップ１０の消費電流の変化を電流計Ａ３によって測定することにより、配線３０が断線しているか否かを検出することもできる。特に、第２のＩＣチップ２０に電源電位ＶＥＥを印加しない場合には、ＰＮＰトランジスタの入力インピーダンスが低下するので、第２のＩＣチップ２０から配線３０を介して第１のＩＣチップ１０に流入する電流が増加して、第１のＩＣチップ１０の消費電流の変化を測定し易くなる。
【００３５】
次に、本発明の第２の実施形態に係る半導体集積回路について説明する。
図５は、本発明の第２の実施形態に係る半導体集積回路の回路構成を示すブロック図である。第２の実施形態に係る半導体集積回路においては、図１に示す第１の実施形態に係る半導体集積回路に対して、メモリ等によって構成されるテストデータ格納部１５が追加され、テスト制御回路１６が変更されている。その他の点に関しては、第１の実施形態と同様である。
【００３６】
テストデータ格納部１５には、ＤＡＣ１３ａ〜１３ｃにおいて第１の電圧、例えば、最低電圧を生成するために用いられる第１のテストデータと、ＤＡＣ１３ａ〜１３ｃにおいて第１の電圧とは異なる第２の電圧、例えば、最高電圧を生成するために用いられる第２のテストデータとが格納されている。
【００３７】
テストモード信号が非活性化されているときには、テスト制御回路１４が通常動作モードとなる。通常動作モードにおいて、テスト制御回路１４は、画像処理回路１１から出力される画像データを選択するようにマルチプレクサ１２ａ〜１２ｃを制御する。
【００３８】
これにより、画像処理回路１１によって画像処理が施された画像データＲ［７：０］、Ｇ［７：０］、Ｂ［７：０］がＤＡＣ１３ａ〜１３ｃにそれぞれ供給され、ＤＡＣ１３ａ〜１３ｃの出力電圧に基づいて得られるＲＧＢチャンネルの出力信号がドライバ２１ａ〜２１ｃからそれぞれ出力される。
【００３９】
一方、テストモード信号が活性化されてクロック信号が供給されると、クロック信号の第１番目のパルスに同期して、テスト制御回路１４が第１のテストモードに移行する。第１のテストモードにおいて、テスト制御回路１４は、ＤＡＣ１３ａ〜１３ｃの出力電圧を第１の電圧に設定するために、テストデータ格納部１５に格納されている第１のテストデータを選択するようにマルチプレクサ１２ａ〜１２ｃを制御する。
【００４０】
これにより、第１のテストデータがＤＡＣ１３ａ〜１３ｃに供給され、ＤＡＣ１３ａ〜１３ｃから出力される第１の電圧に基づいて得られる３チャンネルの出力信号がドライバ２１ａ〜２１ｃから出力される。
【００４１】
さらに、テストモード信号が活性化されている間に、クロック信号の第２番目のパルスに同期して、テスト制御回路１４が第２のテストモードに移行する。第２のテストモードにおいて、テスト制御回路１４は、ＤＡＣ１３ａ〜１３ｃの内から選択された１つのＤＡＣの出力電圧を第２の電圧に設定する。
【００４２】
例えば、テスト制御回路１４は、ＤＡＣ１３ａの出力電圧を第２の電圧に設定するために、テストデータ格納部１５に格納されている第２のテストデータを選択するようにマルチプレクサ１２ａを制御すると共に、テストデータ格納部１５に格納されている第１のテストデータを選択するようにマルチプレクサ１２ｂ及び１２ｃを制御する。
【００４３】
これにより、第２のテストデータがＤＡＣ１３ａに供給され、ＤＡＣ１３ａから出力される第２の電圧に基づいて得られる出力信号がドライバ２１ａから出力される。また、第１のテストデータがＤＡＣ１３ｂ及び１３ｃに供給され、ＤＡＣ１３ｂ及び１３ｃから出力される第１の電圧に基づいて得られる２チャンネルの出力信号がドライバ２１ｂ及び２１ｃから出力される。第１のテストモードにおける消費電流と第２のテストモードにおける消費電流とを比較して、配線３０ａが断線しているか否かが判定される。
【００４４】
ここで、配線３０ａが断線していれば、ＤＡＣ１３ａ及びドライバ２１ａの消費電流は変化しないはずである。従って、断線の判定においては、第１のテストモードにおける消費電流と第２のテストモードにおける消費電流との差の絶対値が、閾値（例えば、第１のテストモードにおいて測定された消費電流の５％の値）を超えない場合に、対応する配線が断線していると判定される。一方、第１のテストモードにおける消費電流と第２のテストモードにおける消費電流との差の絶対値が閾値を超える場合には、対応する配線が断線していないと判定される。
【００４５】
次に、テストモード信号が活性化されている間に、クロック信号の第３番目のパルスに同期して、テスト制御回路１４が第３のテストモードに移行する。第３のテストモードにおいて、例えば、テスト制御回路１４は、ＤＡＣ１３ｂの出力電圧を第２の電圧に設定するために、テストデータ格納部１５に格納されている第２のテストデータを選択するようにマルチプレクサ１２ｂを制御すると共に、テストデータ格納部１５に格納されている第１のテストデータを選択するようにマルチプレクサ１２ａ及び１２ｃを制御する。
【００４６】
これにより、第２のテストデータがＤＡＣ１３ｂに供給され、ＤＡＣ１３ｂから出力される第２の電圧に基づいて得られる出力信号がドライバ２１ｂから出力される。また、第１のテストデータがＤＡＣ１３ａ及び１３ｃに供給され、ＤＡＣ１３ａ及び１３ｃから出力される第１の電圧に基づいて得られる２チャンネルの出力信号がドライバ２１ａ及び２１ｃから出力される。第１のテストモードにおける消費電流と第３のテストモードにおける消費電流とを比較して、配線３０ｂが断線しているか否かが判定される。このようにして、全ての配線３０ａ〜３０ｃの断線がチェックされる。
【００４７】
次に、本発明の一実施形態に係る半導体集積回路のテスト方法について説明する。
図６は、図１又は図５に示す半導体集積回路のテスト方法を示すフローチャートである。まず、ステップＳ１において、半導体集積回路に電源電圧が印加される。次に、ステップＳ２において、ＤＡＣ１３ａ〜１３ｃの出力電圧を第１の電圧、例えば、最低電圧に設定して、半導体集積回路の消費電流が測定される。ステップＳ３において、ＤＡＣ１３ａ〜１３ｃの内から選択された１つのＤＡＣの出力電圧を第１の電圧とは異なる第２の電圧、例えば、最高電圧に設定して、半導体集積回路の消費電流が測定される。
【００４８】
ステップＳ４において、ステップＳ２において測定された消費電流とステップＳ３において測定された消費電流とを比較して、配線３０ａ〜３０ｃの内の対応する１つの配線が断線しているか否かが判定される。断線の判定においては、ステップＳ２において測定された消費電流とステップＳ３において測定された消費電流との差の絶対値が、閾値（例えば、ステップＳ２において測定された消費電流の５％の値）を超えない場合に、対応する配線が断線していると判定される。一方、ステップＳ２において測定された消費電流とステップＳ３において測定された消費電流との差の絶対値が閾値を超える場合には、対応する配線が断線していないと判定される。
【００４９】
ステップＳ５において、次のチャンネルをテストするか否かが決定される。１つの配線が断線していると判定された場合には、その半導体集積回路は不良であり、テストは終了する。一方、１つの配線が断線していないと判定された場合には、次のチャンネルのＤＡＣを選択して、次のチャンネルのテストに移行することができる。
【００５０】
以上の実施形態においては、第１のＩＣチップが３チャンネルのＤＡＣを含む場合について説明したが、本発明は、第１のＩＣチップが少なくとも１つのＤＡＣを含む場合に適用することができる。本発明によれば、ロジック回路用のＩＣテスタを用いてＩＣチップ間の断線テストを行うことができるので、断線テストのコストが削減される。また、複数のＩＣチップを協調動作させる必要がないので、テスト用の治具を簡略化したり、テストプログラムの作成工数を削減することが可能である。
【符号の説明】
【００５１】
１  パッケージ、  ２  端子、１０  第１のＩＣチップ、  １１  画像処理回路、  １２ａ〜１２ｃ  マルチプレクサ、  １３ａ〜１３ｃ  ＤＡＣ、  １４、１６  テスト制御回路、  １５  テストデータ格納部、  ２０  第２のＩＣチップ、  ２１ａ〜２１ｃ  ドライバ、  ３０、３０ａ〜３０ｃ  配線、  Ｑ１  トランジスタ、  Ｒ１、Ｒ２  抵抗
【図１】
2011075334.tif 000003
【図２】
2011075334.tif 000004
【図３】
2011075334.tif 000005
【図４】
2011075334.tif 000006
【図５】
2011075334.tif 000007
【図６】
2011075334.tif 000008