(57)【要約】【課題】画素回路の初期化や補償動作を行うための構成を簡素化しつつデータ電位を書き込むための期間を充分に確保する。【解決手段】各画素回路Ｕには、当該画素回路ＵにおけるノードＮＤと、当該画素回路Ｕから見てＹ方向の負側に隣り合う画素回路Ｕに対応する第１給電線２０との間に配置されるリセットトランジスタＴRESが設けられている。そして、当該画素回路Ｕに対応する走査線１２が選択される水平走査期間Ｈよりも前の初期化期間ＰINおよび補償期間ＰCPにおいて、当該画素回路ＵのリセットトランジスタＴRESがオン状態に設定されるとともに、当該画素回路Ｕに対応する第１給電線２０および当該画素回路Ｕから見てＹ方向の負側に隣り合う画素回路Ｕに対応する第１給電線２０の各々に出力する電源電位ＶELの値が可変に制御されることで、当該画素回路Ｕの初期化や補償動作が実行される。【選択図】      図３
2011002606.tif 000002
【特許請求の範囲】
【請求項１】
各々が第１方向に延在する複数の走査線と、
前記複数の走査線と１対１に対応して設けられる複数の第１給電線と、
前記第１方向とは異なる第２方向に各々が延在する複数のデータ線と、
前記複数の走査線と前記複数のデータ線との各交差に対応して配置される複数の画素回路と、
前記各画素回路を駆動する駆動回路と、を具備し、
前記複数の画素回路の各々は、
当該画素回路に対応する前記第１給電線と、第２給電線との間に直列に配置される駆動トランジスタおよび発光素子と、
前記駆動トランジスタのゲートとソースとの間に配置される容量素子と、
前記駆動トランジスタのゲートと、当該画素回路に対応するデータ線との間に配置される選択トランジスタと、
前記駆動トランジスタのゲートと前記選択トランジスタとの間に介在するノードと、当該画素回路から見て前記第２方向に隣り合う前記画素回路に対応する前記第１給電線との間に配置されるリセットトランジスタと、を備え、
前記駆動回路は、
選択期間ごとに、一の前記走査線を順次に選択するとともに当該一の走査線に対応する画素回路の指定階調に応じたデータ電位を前記各データ線に出力し、
前記選択期間よりも前の初期化期間において、当該選択期間にて選択すべき走査線に対応する画素回路の前記選択トランジスタをオフ状態、前記リセットトランジスタをオン状態に設定するとともに、前記駆動トランジスタがオン状態となるように、当該画素回路に対応する第１給電線に出力する電位を第１電位、当該画素回路から見て前記第２方向に隣り合う前記画素回路に対応する第１給電線に出力する電位を第２電位に設定し、
前記初期化期間の後であって前記選択期間よりも前の補償期間において、当該選択期間にて選択すべき走査線に対応する第１給電線に出力する電位を前記第２電位に設定することで当該第１給電線からの電流が前記駆動トランジスタを流れるようにして、前記駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させる補償動作を実行し、
前記選択期間において、当該選択期間にて選択すべき走査線に対応する画素回路の前記選択トランジスタをオン状態、前記リセットトランジスタをオフ状態に設定するとともに、前記データ電位に応じた電流が前記駆動トランジスタに流れるように、当該画素回路に対応する前記第１給電線に出力する電位を第３電位に設定することで、前記容量素子の両端間の電圧を前記データ電位と前記駆動トランジスタの特性とが反映された値に設定し、
前記選択期間の後の発光期間において、当該選択期間にて選択した走査線に対応する画素回路の前記選択トランジスタをオフ状態に設定することで、前記駆動トランジスタのソースの電位を、前記発光素子が発光するように変化させる、
発光装置。
【請求項２】
前記初期化期間、前記補償期間および前記選択期間において前記発光素子が非発光となるように、第１電位、第２電位および第３電位が設定される、
請求項１の発光装置。
【請求項３】
前記駆動回路は、選択すべき走査線に対応する画素回路の前記駆動トランジスタに対する前記データ電位の供給を停止する時点における前記データ電位の時間変化率が、当該画素回路の指定階調に対応した時間変化率となるように、前記データ電位を経時的に変化させる、
請求項１または請求項２の発光装置。
【請求項４】
前記駆動トランジスタに対する前記データ電位の供給を停止する時点における前記データ電位の時間変化率と、前記発光素子に付随する容量の容量値との乗算値に相当する電流が当該駆動トランジスタを流れるように、前記容量素子の両端間の電圧が設定される、
請求項３の発光装置。
【請求項５】
前記複数のデータ線は、複数本を単位とする複数のブロックに区分され、
前記複数のブロックと１対１に対応して設けられる複数の画像信号線と、
前記複数のブロックと１対１に対応して配置されるとともに、対応するブロックに属する各データ線と当該ブロックに対応する前記画像信号線との導通および非導通を切り替える複数の選択部と、をさらに備え、
前記各選択期間内の第１期間において、
前記駆動回路は、前記各画像信号線に対して、当該画像信号線に対応するブロックに属する各データ線と当該選択期間にて選択すべき走査線との各交差に対応する画素回路の指定階調に応じたデータ電位を時分割で出力し、
前記複数の選択部の各々は、当該選択部に対応するブロックに属する各データ線を時分割で選択して当該ブロックに対応する画像信号線に導通させ、
前記各選択期間内の期間であって前記第１期間の後の第２期間において、
前記駆動回路は、当該選択期間にて選択すべき走査線に対応する画素回路の前記選択トランジスタをオン状態に設定する、
請求項１または請求項２の発光装置。
【請求項６】
請求項１から請求項５の何れかの発光装置を具備する電子機器。
【請求項７】
各々が第１方向に延在する複数の走査線と、前記複数の走査線と１対１に対応して設けられる複数の第１給電線と、前記第１方向とは異なる第２方向に各々が延在する複数のデータ線と、前記複数の走査線と前記複数のデータ線との各交差に対応して配置される複数の画素回路と、を具備し、前記複数の画素回路の各々は、当該画素回路に対応する前記第１給電線と、第２給電線との間に直列に配置される駆動トランジスタおよび発光素子と、前記駆動トランジスタのゲートとソースとの間に配置される容量素子と、を備える発光装置の駆動方法であって、
選択期間ごとに、一の前記走査線を順次に選択するとともに当該一の走査線に対応する画素回路の指定階調に応じたデータ電位を前記各データ線に出力し、
前記選択期間よりも前の初期化期間において、当該選択期間にて選択すべき画素回路における前記駆動トランジスタがオン状態となるように、当該画素回路に対応する第１給電線に出力する電位を第１電位、当該画素回路から見て前記第２方向に隣り合う前記画素回路に対応する第１給電線に出力する電位を第２電位に設定し、
前記初期化期間の後であって前記選択期間よりも前の補償期間において、当該選択期間にて選択すべき画素回路に対応する第１給電線に出力する電位を前記第２電位に設定することで当該第１給電線からの電流が前記駆動トランジスタを流れるようにして、前記駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させる補償動作を実行し、
前記選択期間において、当該選択期間にて選択すべき画素回路の指定階調に応じたデータ電位を当該画素回路の前記駆動トランジスタのゲートへ供給するとともに、前記データ電位に応じた電流が前記駆動トランジスタに流れるように、当該画素回路に対応する前記第１給電線に出力する電位を第３電位に設定することで、前記容量素子の両端間の電圧を前記データ電位と前記駆動トランジスタの特性とが反映された値に設定し、
前記選択期間の後の発光期間において、前記駆動トランジスタのソースの電位を、前記発光素子が発光するように変化させる、
発光装置の駆動方法。
【請求項８】
選択すべき走査線に対応する画素回路の前記駆動トランジスタに対する前記データ電位の供給を停止する時点における前記データ電位の時間変化率が、当該画素回路の指定階調に対応した時間変化率となるように、前記データ電位を経時的に変化させる、
請求項７の発光装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光装置、発光装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
発光素子に供給される駆動電流を駆動トランジスタが制御する発光装置においては、駆動トランジスタの特性の誤差（目標値からの相違や各画素間のバラツキ）が問題となる。特許文献１および特許文献２には、駆動トランジスタのゲート・ソース間の電圧を当該駆動トランジスタの閾値電圧に設定してから階調に応じた電圧に変化させることで、駆動トランジスタの閾値電圧および移動度の誤差を補償する技術が開示されている。
【０００３】
図２１は、特許文献１に開示された画素回路Ｐ0の構成を示す回路図である。初期化期間において、トランジスタＴｒ２およびＴｒ３がオン状態に設定されることで、駆動トランジスタＴｄｒのゲート・ソース間の電圧は｜Ｖss1−Ｖss2｜に初期化される。補償期間において、トランジスタＴｒ３がオフ状態に遷移するとともにトランジスタＴｒ４がオン状態に遷移することで、電源線からの電流が駆動トランジスタＴｄｒを流れて当該駆動トランジスタＴｄｒのゲート・ソース間の電圧が閾値電圧ＶTHに漸近する。書込期間において、トランジスタＴｒ２がオフ状態、トランジスタＴｒ１がオン状態に遷移するとともに、データ線Ｓlの電位が画素回路Ｐ０の指定階調に応じたデータ電位に設定される。これにより、駆動トランジスタＴｄｒのゲートの電位が当該データ電位に応じた値に設定される。そして、当該データ電位に応じた電流が駆動トランジスタＴｄｒを流れてソースの電位が上昇し、負帰還による移動度補償動作が行われる。発光期間において、トランジスタＴｒ１がオフ状態に遷移することで、駆動トランジスタ３Ｂのゲートは電気的にフローティング状態となる。このとき、容量素子Ｃsの両端間の電圧は書込期間の終点における電圧に保持され、当該電圧に応じた電流が駆動トランジスタＴｄｒを流れることで駆動トランジスタＴｄｒのソースの電位は上昇し、駆動トランジスタＴｄｒのゲートの電位はソースの電位に連動して上昇する（ブートストラップ動作）。そして、当該ソースの電位が発光閾値を超えると、ＯＬＥＤ素子Ｅは発光するという具合である。
【０００４】
しかしながら、特許文献１に開示された技術では、初期化や補償動作を行うために、多くの信号線およびトランジスタが必要になるから、構成が複雑化するという問題があった。一方、特許文献２においては、初期化や補償動作に利用される信号を供給する信号線としてデータ線を利用（兼用）することにより、信号線やトランジスタの数を特許文献１に比べて少なくできるという利点がある。図２２は、特許文献２に開示された画素回路Ｐ１の構成を示す図である。特許文献２では、選択トランジスタ３Ａがオン状態に設定される期間（つまり１水平走査期間）内に初期化期間、補償期間および書込期間が設けられている。初期化期間において、データ線DTL101の電位が基準電位Ｖ0、電源線DSL101の電位が電位Ｖcc_L（＜Ｖ0）に設定されることで、駆動トランジスタ３Ｂのゲート・ソース間の電圧が初期化される。補償期間において、データ線DTL101の電位が基準電位Ｖ0に維持される一方、電源線DSL101の電位が高電位Ｖcc_H（＞Ｖcc_L）に設定されることで、駆動トランジスタ３Ｂのゲート・ソース間の電圧は駆動トランジスタ３Ｂの閾値電圧に漸近する。書込期間において、電源線DSL101の電位が高電位Ｖcc_Hに維持される一方、データ線DTL101の電位が、画素回路Ｐ１の指定階調に応じたデータ電位Ｖｉｎに設定されることで、当該データ電位Ｖｉｎに応じた電流が駆動トランジスタ３Ｂを流れて移動度の補償が行われる。書込期間の経過後、発光期間が開始すると、選択トランジスタ３Ａがオフ状態に設定されて駆動トランジスタ３Ｂのソースの電位が上昇し、当該ソースの電位が発光閾値を超えると、ＯＬＥＤ素子３Ｄは発光するという具合である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−９１９８号公報
【特許文献２】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２に開示された技術は、選択トランジスタ３Ａがオン状態に設定される期間（１水平走査期間）において、基準電位Ｖ0とデータ電位Ｖｉｎとを、時分割でデータ線DTL101に供給するという構成であるため、１水平走査期間内においてデータ電位を書き込むための期間を充分に確保することは困難であるという問題があった。
本発明はこのような事情に鑑みてなされたものであり、初期化や補償動作を行うための構成を簡素化しつつデータ電位を書き込むための期間を充分に確保するという課題の解決を目的としている。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、本発明に係る発光装置は、各々が第１方向に延在する複数の走査線と、複数の走査線と１対１に対応して設けられる複数の第１給電線と、第１方向とは異なる第２方向に各々が延在する複数のデータ線と、複数の走査線と複数のデータ線との各交差に対応して配置される複数の画素回路と、各画素回路を駆動する駆動回路（例えば図１に示す第１駆動回路３２、第２駆動回路３４およびデータ線駆動回路３６が含まれる）と、を具備し、複数の画素回路の各々は、当該画素回路に対応する第１給電線と、第２給電線との間に直列に配置される駆動トランジスタおよび発光素子と、駆動トランジスタのゲートとソースとの間に配置される容量素子と、駆動トランジスタのゲートと、当該画素回路に対応するデータ線との間に配置される選択トランジスタと、駆動トランジスタのゲートと選択トランジスタとの間に介在するノードと、当該画素回路から見て第２方向（例えば図３に示すＹ方向の負側）に隣り合う画素回路に対応する第１給電線との間に配置されるリセットトランジスタと、を備え、駆動回路は、選択期間（図２に示す水平走査期間Ｈ）ごとに、一の走査線を順次に選択するとともに当該一の走査線に対応する画素回路の指定階調に応じたデータ電位を各データ線に出力し、選択期間よりも前の初期化期間において、当該選択期間にて選択すべき走査線に対応する画素回路の選択トランジスタをオフ状態、リセットトランジスタをオン状態に設定するとともに、駆動トランジスタがオン状態となるように、当該画素回路に対応する第１給電線に出力する電位を第１電位、当該画素回路から見て第２方向に隣り合う画素回路に対応する第１給電線に出力する電位を第２電位に設定し、初期化期間の後であって選択期間よりも前の補償期間において、当該選択期間にて選択すべき走査線に対応する第１給電線に出力する電位を第２電位に設定することで当該第１給電線からの電流が駆動トランジスタを流れるようにして、駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させる補償動作を実行し、選択期間において、当該選択期間にて選択すべき走査線に対応する画素回路の選択トランジスタをオン状態、リセットトランジスタをオフ状態に設定するとともに、データ電位に応じた電流が駆動トランジスタに流れるように、当該画素回路に対応する第１給電線に出力する電位を第３電位に設定することで、容量素子の両端間の電圧をデータ電位と駆動トランジスタの特性（例えば駆動トランジスタの閾値電圧ＶTHや移動度μなど）とが反映された値に設定し、選択期間の後の発光期間において、当該選択期間にて選択した走査線に対応する画素回路の選択トランジスタをオフ状態に設定することで、駆動トランジスタのソースの電位（駆動トランジスタと発光素子との接続点の電位）を、前記発光素子が発光するように変化させる。
例えば駆動トランジスタがＮチャネル型のトランジスタである場合、駆動回路は、発光期間において選択トランジスタをオフ状態に設定することで、駆動トランジスタのソースの電位を上昇させて発光素子を発光させる。この場合、第１電位、第２電位および第３電位の高低は、第１電位＜第２電位＜第３電位となる。一方、駆動トランジスタがＰチャネル型のトランジスタである場合、Ｎチャネル型の駆動トランジスタを採用した場合と比較して電圧の関係（高低）は逆転する。
【０００８】
本発明においては、各画素回路には、当該画素回路におけるノードと、当該画素回路から見て第２方向に隣り合う画素回路に対応する第１給電線との間に配置されるリセットトランジスタが設けられている。そして、当該画素回路に対応する走査線が選択される選択期間よりも前の初期化期間および補償期間において、当該画素回路のリセットトランジスタがオン状態に設定されるとともに、当該画素回路に対応する第１給電線および当該画素回路から見て第２方向に隣り合う画素回路に対応する第１給電線の各々に出力される電源電位の値が可変に制御されることで、当該画素回路の初期化や補償動作が実行される。すなわち、本発明においては、一の走査線が選択される１水平走査期間が開始する前に当該一の走査線に対応する画素回路の初期化や補償動作が行われるから、図２２の構成とは異なり、当該１水平走査期間内に、当該画素回路の初期化や補償動作を行うための期間を設けなくて済む。したがって、１水平走査期間内においてデータ電位を書き込むための期間を図２２の構成と比べて充分に確保できる。
また、本発明においては、各画素回路の初期化や補償動作に利用される信号を供給する信号線として、当該画素回路から見て隣の行に対応する第１給電線を利用（兼用）しているから、初期化や補償動作に利用される信号を供給する信号線を個別に設ける態様（例えば図２１に示す態様）に比べて、信号線やトランジスタの数を少なくできる。
すなわち、本発明によれば、初期化や補償動作を行うための構成を簡素化しつつデータ電位を書き込むための期間を充分に確保できるという特有の効果が得られる。
【０００９】
本発明に係る発光装置の態様として、初期化期間、補償期間および選択期間において発光素子が非発光となるように、第１電位、第２電位および第３電位が設定される。発光期間の開始前の期間（例えば初期化期間や補償期間などに相当する期間）において発光素子が発光してしまうと、表示画像のコントラストが低下するという問題があるところ、この態様によれば、発光期間の開始前の期間にて発光素子が確実にオフ状態（非発光状態）に維持される。したがって、表示画像のコントラストの低下を抑制できるという利点がある。
【００１０】
本発明に係る発光装置の態様として、駆動回路は、選択すべき走査線に対応する画素回路の駆動トランジスタに対するデータ電位の供給を停止する時点におけるデータ電位の時間変化率が、当該画素回路の指定階調に対応した時間変化率となるように、データ電位を経時的に変化させる。
この態様によれば、駆動トランジスタのゲートにデータ電位を供給すると、データ電位の時間変化率に応じた電流（駆動トランジスタの閾値電圧や移動度に依存しない電流）が駆動トランジスタに流れる。容量素子の両端間の電圧は、駆動トランジスタに対するデータ電位の供給を停止した時点でのデータ電位の時間変化率に応じた電流を駆動トランジスタに流すための電圧に設定される。さらに詳述すると、駆動トランジスタのゲートに対するデータ電位の供給を停止する時点におけるデータ電位の時間変化率と、発光素子に付随する容量の容量値との乗算値に相当する電流が、当該駆動トランジスタを流れるように、容量素子の両端間の電圧が設定される。データ電位の供給の停止時における時間変化率は画素回路の指定階調に応じて可変に設定される。したがって、容量素子の両端間の電圧に応じて発光素子に供給される駆動電流は、指定階調に応じた電流量（駆動トランジスタの閾値電圧や移動度に依存しない電流量）に設定される。なお、電位の時間変化率とは、電位が時間の経過とともに変化する割合を意味し、時間軸に対する電位の勾配や電位の時間微分値と同義である。
【００１１】
本発明に係る発光装置の態様として、複数のデータ線は、複数本を単位とする複数のブロックに区分され、複数のブロックと１対１に対応して設けられる複数の画像信号線と、複数のブロックと１対１に対応して配置されるとともに、対応するブロックに属する各データ線と当該ブロックに対応する画像信号線との導通および非導通を切り替える複数の選択部と、をさらに備え、各選択期間内の第１期間において、駆動回路（例えば図１５に示すデータ線駆動回路３６）は、各画像信号線に対して、当該画像信号線に対応するブロックに属する各データ線と当該選択期間にて選択すべき走査線との各交差に対応する画素回路の指定階調に応じたデータ電位を時分割で出力し、複数の選択部の各々は、当該選択部に対応するブロックに属する各データ線を時分割で選択して当該ブロックに対応する画像信号線に導通させ、各選択期間内の期間であって第１期間の後の第２期間において、駆動回路（例えば図１５に示す第１駆動回路３２）は、当該選択期間にて選択すべき走査線に対応する画素回路の選択トランジスタをオン状態に設定する。
【００１２】
この態様においては、各画像信号線に時分割で供給するデータ電位を、当該画像信号線に対応する選択部によって、当該画像信号線に対応するブロックに属する各データ線へ分配するデマルチプレクサ方式を採用している。このため、駆動回路の出力配線である画像信号線の総数は、データ線の総数よりも少なくて済む。すなわち、駆動回路の出力配線の数を少なくできるという利点がある。
【００１３】
本発明に係る発光装置は各種の電子機器に利用される。電子機器の典型例は、発光装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。
【００１４】
本発明は、発光装置を駆動する方法としても特定される。本発明に係る駆動方法は、各々が第１方向に延在する複数の走査線と、複数の走査線と１対１に対応して設けられる複数の第１給電線と、第１方向とは異なる第２方向に各々が延在する複数のデータ線と、複数の走査線と複数のデータ線との各交差に対応して配置される複数の画素回路と、を具備し、複数の画素回路の各々は、当該画素回路に対応する第１給電線と、第２給電線との間に直列に配置される駆動トランジスタおよび発光素子と、駆動トランジスタのゲートとソースとの間に配置される容量素子と、を備える発光装置の駆動方法であって、選択期間ごとに、一の走査線を順次に選択するとともに当該一の走査線に対応する画素回路の指定階調に応じたデータ電位を各データ線に出力し、選択期間よりも前の初期化期間において、当該選択期間にて選択すべき画素回路における駆動トランジスタがオン状態となるように、当該画素回路に対応する第１給電線に出力する電位を第１電位、当該画素回路から見て第２方向に隣り合う画素回路に対応する第１給電線に出力する電位を第２電位に設定し、初期化期間の後であって選択期間よりも前の補償期間において、当該選択期間にて選択すべき画素回路に対応する第１給電線に出力する電位を第２電位に設定することで当該第１給電線からの電流が駆動トランジスタを流れるようにして、駆動トランジスタのゲート・ソース間の電圧を閾値電圧に漸近させる補償動作を実行し、選択期間において、当該選択期間にて選択すべき画素回路の指定階調に応じたデータ電位を当該画素回路の駆動トランジスタのゲートへ供給するとともに、データ電位に応じた電流が駆動トランジスタに流れるように、当該画素回路に対応する第１給電線に出力する電位を第３電位に設定することで、容量素子の両端間の電圧をデータ電位と駆動トランジスタの特性とが反映された値に設定し、
選択期間の後の発光期間において、駆動トランジスタのソースの電位を、発光素子が発光するように変化させる。以上の駆動方法によっても本発明に係る発光装置と同様の効果が得られる。
【００１５】
本発明に係る発光装置の駆動方法の態様として、選択すべき走査線に対応する画素回路の駆動トランジスタに対するデータ電位の供給を停止する時点におけるデータ電位の時間変化率が、当該画素回路の指定階調に対応した時間変化率となるように、データ電位を経時的に変化させることもできる。
【図面の簡単な説明】
【００１６】
【図１】第１実施形態に係る発光装置のブロック図である。
【図２】発光装置の動作を示すタイミングチャートである。
【図３】画素回路の回路図である。
【図４】初期化期間における画素回路の動作を示す図である。
【図５】補償期間における画素回路の動作を示す図である。
【図６】保持期間における画素回路の動作を示す図である。
【図７】書込期間における画素回路の動作を示す図である。
【図８】発光期間における画素回路の動作を示す図である。
【図９】第２駆動回路の概略構成を示すブロック図である。
【図１０】第２駆動回路における出力バッファ部の単位回路の回路図である。
【図１１】単位回路の駆動に利用される各信号の具体的な波形である。
【図１２】第２実施形態に係る画素回路の駆動の原理を説明するための回路図である。
【図１３】画素回路の駆動の原理を説明するためのグラフである。
【図１４】発光装置の動作を示すタイミングチャートである。
【図１５】第３実施形態に係る発光装置のブロック図である。
【図１６】選択部の回路図である。
【図１７】発光装置の動作を示すタイミングチャートである。
【図１８】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１９】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２０】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図２１】従来の発光装置における画素回路の回路図である。
【図２２】従来の発光装置における画素回路の回路図である。
【発明を実施するための形態】
【００１７】
＜Ａ：第１実施形態＞
＜Ａ−１：発光装置の構成および動作＞
図１は、本発明の第１実施形態に係る発光装置１００のブロック図である。発光装置１００は、画像を表示する表示装置として電子機器に搭載される。図１に示すように、発光装置１００は、複数の画素回路Ｕが配列された素子部１０と、各画素回路Ｕを駆動する駆動回路３０とを具備する。駆動回路３０は、第１駆動回路３２と第２駆動回路３４とデータ線駆動回路３６とを含んで構成される。駆動回路３０は、例えば複数の集積回路に分散して実装される。ただし、駆動回路３０の少なくとも一部は、画素回路Ｕとともに基板上に形成された薄膜トランジスタで構成され得る。
【００１８】
素子部１０には、Ｘ方向に延在するｍ本の走査線１２と、各走査線１０２と対をなしてＸ方向に延在するｍ本の第１給電線２０および制御線２２と、Ｘ方向に交差するＹ方向に延在するｎ本の信号線１４とが形成される（ｍ，ｎは自然数）。複数の画素回路Ｕは、各走査線１２と各信号線１４との交差に配置されて縦ｍ行×横ｎ列の行列状に配列する。
【００１９】
第１駆動回路（走査線駆動回路）３２は、複数の画素回路Ｕを行単位で順次に選択するための回路である。図２に示すように、第１駆動回路３２は、垂直走査期間内のｍ個の水平走査期間Ｈ（Ｈ[１]〜Ｈ[ｍ]）の各々において走査信号ＧWR[1]〜ＧWR[m]を順番にアクティブレベル（ハイレベル）に設定することで各走査線１２（各行のｎ個の画素回路Ｕの集合）を順次に選択する。詳細な説明は省略するが、第１駆動回路３２はシフトレジスタを含んで構成される。本実施形態では、走査信号ＧWR[１]ないしＧWR[ｍ]の各々がハイレベルになる期間を「書込期間ＰWRT」と表記する。
第２駆動回路３４は、電源電位ＶEL[１]〜ＶEL[ｍ]を生成して各第１給電線２０へ出力する。また、第２駆動回路３４は、制御信号ＧIN[１]〜ＧIN[ｍ]を生成して各制御線２２へ出力する。
【００２０】
データ線駆動回路３６は、各書込期間ＰWRTで第１駆動回路３２が選択した１行分（ｎ個）の画素回路Ｕに対応するデータ電位ＶX[１]ないしＶX[ｎ]を生成して各データ線１４へ出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）が選択される書込期間ＰWRTにおいて第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１４に出力されるデータ電位ＶX[j]は、第ｉ行の第ｊ列目に位置する画素回路Ｕの指定階調に対応する電位に設定される。
【００２１】
図３は、画素回路Ｕの回路図である。図３においては、第ｊ列目のデータ線１４と複数行の走査線１２の各々との各交差に対応して配置される複数の画素回路Ｕが例示されている。図３では、第ｉ−１行目の画素回路Ｕ、第ｉ行目の画素回路Ｕおよび第ｉ＋１行目の画素回路Ｕが代表的に図示されている。以下では、第ｉ行目の画素回路Ｕを例に挙げて、その構成を説明する。
【００２２】
図３に示すように、画素回路Ｕは、発光素子Ｅと、駆動トランジスタＴDRと、選択トランジスタＴSと、リセットトランジスタＴRESと、容量素子ＣST（容量値ｃp2）とを含んで構成される。駆動トランジスタＴDRおよび発光素子Ｅは、第１給電線２０と、低位側電位ＶＣＴが供給される第２給電線２１とを連結する経路上に直列に配置される。発光素子Ｅは、相対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層を介在させた有機ＥＬ素子である。図３に示すように、発光素子Ｅには容量ＣE（容量値ｃp1）が付随する。
【００２３】
駆動トランジスタＴDRは、そのドレインが第１給電線２０に接続されるとともにそのソースが発光素子Ｅの陽極に接続されるＮチャネル型のトランジスタ（例えば薄膜トランジスタ）である。容量素子ＣSTは、駆動トランジスタＴDRのソース（すなわち、駆動トランジスタＴDRと発光素子Ｅとの間の経路）と駆動トランジスタＴDRのゲートとの間に介在する。
【００２４】
選択トランジスタＴSは、データ線１４と駆動トランジスタＴDRのゲートとの間に配置されるＮチャネル型のトランジスタである。選択トランジスタＴSのゲートは走査線１２に接続される。
リセットトランジスタＴRESは、駆動トランジスタＴDRのゲートと選択トランジスタＴSとの間に介在するノードＮＤと、当該画素回路Ｕから見てＹ方向の負側に隣り合う第ｉ−１行目の画素回路Ｕに対応する第１給電線２０（第ｉ−１行目の第１給電線２０）との間に配置されるＮチャネル型のトランジスタである。リセットトランジスタＴRESのゲートは制御線２２に接続される。
【００２５】
次に、図２を参照しながら、発光装置１００で利用される各信号について説明する。図２に示すように、制御信号ＧIN[ｉ]は、走査信号ＧWR[ｉ]がハイレベルに設定される書込期間ＰWRTの直前の期間（以下、「動作期間」という）Ｐa内の一部の期間においてアクティブレベル（ハイレベル）に設定され、その他の期間で非アクティブレベル（ローレベル）に設定される信号である。図２に示すように、動作期間Ｐaは、初期化期間ＰINと、初期化期間の直後の補償期間ＰCPと、補償期間ＰCPの直後の保持期間Ｐkとに区分される。初期化期間ＰINは、駆動トランジスタＴDRのゲート・ソース間の電圧を初期化する期間である。補償期間ＰCPは、駆動トランジスタＴDRのゲート・ソース間の電圧を駆動トランジスタＴDRの閾値電圧ＶTHに漸近させる期間である。保持期間Ｐkは、駆動トランジスタＴDRのゲート・ソース間の電圧を、補償期間ＰCPの終点における電圧に保持する期間である。制御信号ＧIN[ｉ]は、動作期間Ｐａのうち初期化期間ＰINおよび補償期間ＰCPにおいてハイレベルに設定される。
【００２６】
図２に示すように、第ｉ行の画素回路Ｕに対応する第１給電線２０（つまり第ｉ行の第１給電線２０）に供給される電源電位ＶEL[ｉ]は、初期化期間ＰINにおいて第１電位ＶEL_Lに設定され、補償期間ＰCPおよび保持期間Ｐkにおいて第２電位ＶEL_M（＞ＶEL_L）に設定される。そして、書込期間ＰWR[ｉ]の終点から制御信号ＧIN[ｉ]がハイレベルになる動作期間Ｐaの開始前までの期間（以下、「発光期間」という）ＰELにおいて第３電位ＶEL_H（＞ＶEL_M）に設定される。また、図２に示すように、第ｉ−１行目の画素回路Ｕに対応する第１給電線２０（つまり第i−１行目の第１給電線２０）に供給される電源電位ＶEL[ｉ−１]は、上述の初期化期間ＰINが開始すると第１電位ＶEL_Lから第２電位ＶEL_Mへ遷移し、初期化期間ＰINおよび補償期間ＰCPにおいて第２電位ＶEL_Mを維持するように設定される。本実施形態では、電源電位ＶEL[１]〜ＶEL[ｍ]の各々の波形は同じであり、各行の動作期間Ｐａにて上述の関係が成り立つように、互いに所定の時間長だけずれている。
【００２７】
次に、画素回路Ｕの具体的な動作（駆動方法）を説明する。以下では、第ｉ行の第ｊ列目の画素回路Ｕの動作を、初期化期間ＰINと補償期間ＰCPと保持期間Ｐkと書込期間ＰWRTと発光期間ＰELとに区分して説明するが、他の画素回路Ｕの動作も同様である。
【００２８】
（ａ）初期化期間ＰIN
図２に示すように、第１駆動回路３２は、走査信号ＧWR[ｉ]をローレベルに設定する。また、第２駆動回路３４は、制御信号ＧIN[ｉ]をハイレベルに設定し、第ｉ行目の第１給電線２０に出力する電源電位ＶEL[ｉ]を第１電位ＶEL_L、第ｉ−１行目の第１給電線２０に出力する電源電位ＶEL[ｉ−１]を第２電位ＶEL_Mに設定する。したがって、図４に示すように、選択トランジスタＴSがオフ状態になる一方、リセットトランジスタＴRESはオン状態になる。
【００２９】
駆動トランジスタＴDRのゲートはリセットトランジスタＴRESを介して第i−１行目の第１給電線２０に導通するから、駆動トランジスタＴDRのゲートの電位ＶGは第２電位ＶEL_Mに設定される。本実施形態では、第１電位ＶEL_L（＜ＶEL_M）と第２電位ＶEL_Mとの差分の電圧が駆動トランジスタＴDRの閾値電圧ＶTHを充分に上回るように設定されるから、駆動トランジスタＴDRはオン状態となる。したがって、駆動トランジスタＴDRのソースの電位ＶSは第１電位ＶEL_Lに設定される。すなわち、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS（容量素子ＣSTの両端間の電圧）が第１電位ＶEL_Lと第２電位ＶEL_Mとの差分の電圧（｜ＶEL_L−ＶEL_M｜）に初期化される。
【００３０】
また、第１電位ＶEL_Lは、当該第１電位ＶEL_Lと第２給電線２１に供給される低位側電位ＶCTとの電位差（すなわち容量ＣEの両端間の電圧）が発光素子Ｅの発光閾値電圧ＶTH_OLEDを充分に下回るような値に設定される。したがって、初期化期間ＰRSにおいては、駆動トランジスタＴDRはオン状態となり、発光素子Ｅはオフ状態（非発光状態）となる。
【００３１】
（ｂ）補償期間ＰCP
図２および図５に示すように、補償期間ＰCPが開始すると、第２駆動回路３４は、第ｉ行目の第１給電線２０に出力する電源電位ＶEL[ｉ]を第２電位ＶEL_Mに設定する。これにより、第ｉ行目の第１給電線２０からの電流が駆動トランジスタＴDRを流れ、駆動トランジスタＴDRのソースの電位ＶSが上昇を開始する。このとき、駆動トランジスタＴDRのゲートの電位ＶGは第２電位ＶEL_Mに維持されているから、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSは徐々に減少していき、閾値電圧ＶTHに漸近していく。すなわち、補償期間ＰCPにおいては、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSを、閾値電圧ＶTHに漸近させる補償動作が実行される。
【００３２】
補償期間ＰCPの終点において、駆動トランジスタＴDRのゲート・ソース間の電圧は駆動トランジスタＴDRの閾値電圧ＶTHにほぼ等しくなるから、駆動トランジスタＴDRのソースの電位ＶSは第２電位ＶEL_M（ゲートの電位ＶG）よりも閾値電圧ＶTHだけ低い電位ＶEL_M−ＶTHに設定される。本実施形態において、この電位ＶEL_M−ＶTHは、容量ＣEの両端間の電圧が発光素子Ｅの発光閾値電圧ＶTH_OLEDを充分に下回るような値に設定される。したがって、補償期間ＰCPにおいては、駆動トランジスタＴDRおよび発光素子Ｅがオフ状態（非発光状態）となる。
【００３３】
（ｃ）保持期間Ｐk
図２に示すように、保持期間Ｐkが開始すると、第２駆動回路３４は、制御信号ＧIN[ｉ]をローレベルに設定する。したがって、図６に示すように、リセットトランジスタＴRESがオフ状態に遷移する。これにより、駆動トランジスタＴDRのゲートは電気的にフローティング状態となる。容量素子ＣSTの両端間の電圧（駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS）は、補償期間ＰCPの終点における電圧を維持する。
【００３４】
（ｄ）書込期間ＰWRT
図２に示すように、書込期間ＰWRTが開始すると、第１駆動回路３２は走査信号ＧWR[ｉ]をハイレベルに設定する。したがって、図７に示すように、選択トランジスタＴSがオン状態に遷移するから、駆動トランジスタＴDRのゲートはデータ線１４に導通する。これにより、駆動トランジスタＴDRのゲートにはデータ電位ＶX[ｊ]が供給される。また、このとき、第２駆動回路３４は、当該データ電位ＶX[ｊ]に応じた電流ＩDSが駆動トランジスタＴDRを流れるように、第ｉ行目の第１給電線２０に出力する電源電位ＶEL[ｉ]を第３電位ＶEL_H（＞ＶEL_M）に設定する。当該データ電位ＶX[ｊ]に応じた電流ＩDSが駆動トランジスタＴDRを流れることにより、駆動トランジスタＴDRのソースの電位ＶSは経時的に上昇するから、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSは経時的に減少する。
【００３５】
ここで、駆動トランジスタＴDRの移動度μが大きいほど駆動トランジスタＴDRを流れる電流ＩDSの量は大きくなり、ソースの電位ＶSの上昇量も大きくなる。反対に、移動度μが小さいほど駆動トランジスタＴDRを流れる電流ＩDSの量は小さくなり、ソースの電位ＶSの上昇量は移動度μが大きい場合に比べて小さくなる。すなわち、移動度μが大きいほど駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSの減少量（負帰還量）が大きくなる一方、移動度μが小さいほど電圧ＶGSの減少量（負帰還量）は小さくなる。これにより、画素回路Ｕごとの移動度μのバラツキが補償される。このような移動度補償動作が書込期間ＰWRTの全期間にわたって実行され、書込期間ＰWRTの終点において、容量素子ＣSTの両端間の電圧は、データ電位ＶX[ｊ]と駆動トランジスタＴDRの特性（閾値電圧ＶTHおよび移動度μ）とを反映した値に設定される。
なお、書込期間ＰWRTの終点における駆動トランジスタＴDRのソースの電位ＶSは、容量ＣEの両端間の電圧が発光素子Ｅの発光閾値電圧ＶTH_OLEDを充分に下回るような値に設定される。したがって、書込期間ＰWRTにおいては、駆動トランジスタＴDRはオン状態となり、発光素子Ｅはオフ状態（非発光状態）となる。
【００３６】
（ｅ）発光期間ＰEL
図２に示すように、発光期間ＰELが開始すると、第１駆動回路３２は、走査信号ＧWR[ｉ]をローレベルに設定する。したがって、図８に示すように、選択トランジスタＴSがオフ状態に遷移し、駆動トランジスタＴDRのゲートは電気的にフローティング状態となる。このとき、容量素子ＣSTの両端間の電圧（駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS）は、書込期間ＰWRTの終点における電圧に維持されるから、当該電圧に応じた電流ＩDSが駆動トランジスタＴDRを流れてソースの電位ＶSは経時的に上昇する。
【００３７】
このとき、駆動トランジスタＴDRのゲートは電気的なフローティング状態であるから、駆動トランジスタＴDRのゲートの電位ＶGはソースの電位ＶSに連動して上昇する。そして、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGS（容量素子ＣSTの両端間の電圧）が書込期間ＰWRTの終点にて設定された電圧に維持されたまま、発光素子Ｅに付随する容量ＣEの両端間の電圧（駆動トランジスタＴDRのソースの電位ＶS）が徐々に増加する。容量ＣEの両端間の電圧が発光素子Ｅの発光閾値電圧ＶTH_OLEDに到達すると、電流ＩDSが駆動電流ＩDRとして発光素子Ｅを流れる。発光素子Ｅは、駆動電流ＩDRの電流量に応じた輝度で発光する。
【００３８】
以上に説明したように、本実施形態において、各画素回路Ｕには、当該画素回路ＵにおけるノードＮＤと、当該画素回路Ｕから見てＹ方向の負側に隣り合う画素回路Ｕに対応する第１給電線２０との間に配置されるリセットトランジスタＴRESが設けられている。そして、当該画素回路Ｕが選択される水平走査期間Ｈよりも前の初期化期間ＰINおよび補償期間ＰCPにおいて、当該画素回路ＵのリセットトランジスタＴRESがオン状態に設定されるとともに、当該画素回路Ｕに対応する第１給電線２０および当該画素回路Ｕから見てＹ方向の負側に隣り合う画素回路Ｕに対応する第１給電線２０の各々に出力する電源電位ＶELの値が可変に制御されることで、当該画素回路Ｕの初期化や補償動作が実行される。すなわち、本実施形態においては、一の走査線１２が選択される１水平走査期間Ｈが開始する前に当該一の走査線１２に対応する画素回路Ｕの初期化や補償動作が行われるから、図２２の構成とは異なり、当該１水平走査期間Ｈ内に、当該画素回路Ｕの初期化や補償動作を行うための期間を設けなくて済む。したがって、１水平走査期間Ｈ内においてデータ電位ＶXを書き込むための期間を、図２２の構成と比べて充分に確保できるという利点がある。本実施形態では、水平走査期間Ｈ全体をデータ電位ＶXの書き込みを行う期間とすることで（水平走査期間Ｈの時間長＝書込期間ＰWRTの時間長）、データ電位ＶXを書き込むための期間を充分に確保している。
【００３９】
また、本実施形態においては、各画素回路Ｕの初期化や補償動作に利用される信号を供給する信号線として、当該画素回路Ｕから見て隣の行に対応する第１給電線２０を利用（兼用）しているから、初期化や補償動作に利用される信号を供給する信号線を個別に設ける態様（例えば図２１に示す態様）に比べて、信号線やトランジスタの数を少なくできるという利点もある。
以上より、本実施形態によれば、初期化や補償動作を行うための構成を簡素化しつつデータ電位ＶXを書き込むための期間を充分に確保できるという利点がある。
【００４０】
＜Ａ−２：第２駆動回路３４の具体的な構成＞
図９は、第２駆動回路３４の概略構成を示すブロック図である。図９に示すように、第２駆動回路３４は、第１シフトレジスタ３５ａと、第２シフトレジスタ３５ｂと、出力バッファ部３７とを含んで構成される。第１シフトレジスタ３５ａは、クロック信号に従ってスタートパルス信号を順次転送することで、走査線１２の総数（画素回路Ｕの行数）に相当するｍ個の制御信号INIT[１]〜INIT[ｍ]を生成して出力バッファ部３７へ出力する。第２シフトレジスタ３５ｂも同様に、ｍ個の制御信号Comp[１]〜Comp[ｍ]を生成して出力バッファ部３７へ出力する。
【００４１】
出力バッファ部３７は、走査線１２の総数（画素回路Ｕの行数）に相当するｍ個の単位回路Ｑを含んで構成される。各単位回路Ｑには、第１シフトレジスタ３５ａおよび第２シフトレジスタ３５ｂの各々からの制御信号が供給される。例えば第ｉ段の単位回路Ｑには、第ｉ番目の制御信号INIT[ｉ]が第１シフトレジスタ３５ａから供給されるとともに、第ｉ番目の制御信号Comp[ｉ]および第ｉ＋１番目の制御信号Comp[ｉ＋１]が第２シフトレジスタ３５ｂから供給されるという具合である。各単位回路Ｑは、電源電位ＶELを生成して当該単位回路Ｑに対応する第１給電線２０へ出力する。例えば第i段の単位回路Ｑは、電源電位ＶEL[ｉ]を生成して第ｉ行目の第１給電線２０へ出力するという具合である。また、各単位回路Ｑは、制御信号ＧINを生成して当該単位回路Ｑに対応する制御線２２へ出力する。例えば第i段の単位回路Ｑは、制御信号ＧIN[ｉ]を生成して第ｉ行目の制御線２２へ出力するという具合である。
【００４２】
図１０は、単位回路Ｑの回路図である。図１０においては、第ｉ段の単位回路Ｑのみが代表的に図示されている。図１０に示すように、単位回路Ｑは、ＮＯＲ回路Ｙ１〜Ｙ３と、インバータIVT1およびIVT2と、第１回路Ｒ１と、第２回路Ｒ２とを含んで構成される。
第１回路Ｒ１は、Ｐチャネル型のトランジスタＴｒ１と、Ｎチャネル型のトランジスタＴｒ２およびＴｒ３とを含む。第１回路Ｒ１における出力端子Ｓ１は第ｉ行の第１給電線２０に接続される。出力端子Ｓ１の出力電位が、当該単位回路Ｑにて生成される電源電位ＶEL[ｉ]となる。出力端子Ｓ１の出力電位は、当該単位回路Ｑに入力される制御信号INIT[ｉ]、Comp[ｉ]およびComp[ｉ＋１]に応じて、第１電位ＶEL_L、第２電位ＶEl_Mおよび第３電位ＶEL_Hの何れかの値に設定される。
第２回路Ｒ２は、Ｐチャネル型のトランジスタＴｒ４とＮチャネル型のトランジスタＴｒ５とを含む。第２回路Ｒ２における出力端子Ｓ２は第ｉ行の制御線２２に接続される。出力端子Ｓ２の出力電位が、当該単位回路Ｑにて生成される制御信号ＧIN[ｉ]となる。出力端子Ｓ２の出力電位は、当該単位回路Ｑに入力される制御信号INIT[ｉ]、Comp[ｉ]およびComp[ｉ＋１]に応じて、電位ＶＤＤ（ハイレベル）および電位ＶＤＤを下回る電位ＶＬＬ（ローレベル）の何れかに設定される。
【００４３】
図１１は、第ｉ段の単位回路Ｑに入力される制御信号INIT[ｉ]、Comp[ｉ]およびComp[ｉ＋１]、第ｉ段の単位回路Ｑにて生成される電源電位ＶEL[ｉ]および制御信号ＧIN[ｉ]の具体的な波形を示す図である。制御信号INIT[ｉ]、Comp[ｉ]およびComp[ｉ＋１]の各々がハイレベルのときの電位はＶＨＨに設定される一方、ローレベルのときの電位はＶＬＬに設定される。電位ＶＨＨは、第１電位ＶEL_L、第２電位ＶEl_M、第３電位ＶEL_Hおよび電位ＶＤＤの各々よりも高い電位に設定される。また、電位ＶＬＬは、第１電位ＶEL_L、第２電位ＶEl_M、第３電位ＶEL_Hおよび電位ＶＤＤの各々よりも低い電位に設定される。
本実施形態における制御信号INIT[ｉ]、Comp[ｉ]およびComp[ｉ＋１]の波形は、図２を参照しながら説明したように、第i行の走査線１２が選択される書込期間ＰWRT（第i番目の水平走査期間Ｈ[ｉ]）よりも前の初期化期間ＰINにおいて電源電位ＶEL[ｉ]が第１電位ＶEL_L、制御信号ＧIN[ｉ]がハイレベルとなり、補償期間ＰCPにおいて電源電位ＶEL[ｉ]が第２電位ＶEL_M、制御信号ＧIN[ｉ]がハイレベルとなり、保持期間ＰKにおいて電源電位ＶEL[ｉ]が第２電位ＶEL_M、制御信号ＧIN[ｉ]がローレベルとなり、書込期間ＰWRTおよび発光期間ＰELにおいて電源電位ＶEL[ｉ]が第３電位ＶEL_H、制御信号ＧIN[ｉ]がローレベルとなるように設定されるという具合である。
【００４４】
＜Ｂ：第２実施形態＞
＜Ｂ−１：駆動の原理＞
第２実施形態においては、データ線駆動回路３６から各データ線１４へ出力されるデータ電位ＶX[1]〜ＶX[n]が、１水平走査期間Ｈを周期として経時的に変化するものである点で上述の第１実施形態と異なる。以下、具体的な形態の説明に先立って、第２実施形態の画素回路の駆動に利用される原理を説明する。図１２に示すように、第１給電線２０と第２給電線２１とを連結する経路上にＮチャネル型の駆動トランジスタＴDRと容量ＣE（容量値ｃp1）とが直列に配置された回路を想定する。
【００４５】
第１給電線２０には電位ＶELが供給され、第２給電線２１には電位ＶCT（ＶCT＜ＶEL）が供給される。駆動トランジスタＴDRのドレインは第１給電線２０に接続され、容量ＣEは駆動トランジスタＴDRのソースと第２給電線２１との間に介在する。駆動トランジスタＴDRのゲートとソースとの間には容量素子ＣST（容量値ｃp2）が介在する。したがって、駆動トランジスタＴDRのゲートの電位ＶGとソースの電位ＶSとの差分の電圧ＶGS（ＶGS＝ＶG−ＶS）が容量素子ＣSTの両端間に印加される。
【００４６】
駆動トランジスタＴDRのゲートには駆動信号Ｘが供給される。駆動信号Ｘの電位ＶXは、図１３に示すように経時的に変化する。図１３においては、電位ＶXが所定の時間変化率ＲX（ＲX＝ｄＶX/ｄt）で直線的に上昇する場合が例示されている。また、図１３には、駆動トランジスタＴDRの電気的な特性（例えば移動度や閾値電圧）が特性Ｐaである場合と特性Ｐbである場合との各々についてソースの電位ＶSの時間的な変化が併記されている。
【００４７】
駆動信号Ｘの供給で駆動トランジスタＴDRのゲートの電位ＶG（電位ＶX）が上昇し、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSが駆動トランジスタＴDRの閾値電圧ＶTHを上回ると、駆動トランジスタＴDRのドレイン−ソース間には電流ＩDSが流れる。電流ＩDSは以下の数式(1)で表現される。数式(1)のμは駆動トランジスタＴDRの移動度である。また、Ｗ/Ｌは、駆動トランジスタＴDRのチャネル長Ｌに対するチャネル幅Ｗの相対比であり、Ｃoxは、駆動トランジスタＴDRのゲート絶縁膜の単位面積毎の容量値である。
ＩDS＝１/２・μ・Ｗ/Ｌ・Ｃox・（ＶGS−ＶTH）２  ……(1)
【００４８】
一方、駆動トランジスタＴDRに電流ＩDSが流れると容量ＣEおよび容量素子ＣSTに電荷が充電されるから、図１３のように駆動トランジスタＴDRのソースの電位ＶSは時間変化率ＲS（ＲS＝ｄＶS/ｄt）で経時的に変化する。電流ＩDSと駆動トランジスタＴDRのソースの電位ＶSとの間には以下の数式(2)の関係が成立する。
ＩDS＝ｄＱ/ｄt
＝ｃp2・（ｄＶS/ｄt−ｄＶX/ｄt）＋ｃp1・ｄＶS/ｄt  ……(2)
【００４９】
図１３の部分ａのように、駆動トランジスタＴDRのソースの電位ＶSの時間変化率（すなわち、時間ｔに対する電位ＶSの勾配）ＲSが駆動信号Ｘの電位ＶXの時間変化率ＲXを下回る場合、駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSは経時的に増加する。数式(1)が示すように、電圧ＶGSが増加すると電流ＩDSは増加する。そして、数式(2)から理解されるように、電流ＩDSが増加すると時間変化率ＲSも増加する。すなわち、時間変化率ＲSが時間変化率ＲXを下回ると時間変化率ＲSは増加する。
【００５０】
一方、図１３の部分ｂのように、駆動信号Ｘの電位ＶXの時間変化率ＲXがソースの電位ＶSの時間変化率ＲSを下回る場合、ゲート−ソース間の電圧ＶGSは経時的に減少するから、数式(1)から理解されるように電流ＩDSは減少する。電流ＩDSが減少すると時間変化率ＲSは減少する。すなわち、時間変化率ＲSが時間変化率ＲXを上回ると時間変化率ＲSは減少する。
【００５１】
以上のように、駆動トランジスタＴDRのソースの電位ＶSの時間変化率ＲSは、駆動トランジスタＴDRの特性に拘わらず（すなわち、特性Ｐaおよび特性Ｐbの何れであっても）、駆動信号Ｘの電位ＶXの時間変化率ＲXに経時的に接近し、最終的には時間変化率ＲXに到達する。時間変化率ＲSが時間変化率ＲXに合致した状態（以下「平衡状態」という）は、駆動信号Ｘの電位ＶXの上昇に起因した電圧ＶGSの増加と電流ＩDSによる充電に起因した電圧ＶGSの減少とが平衡した状態とも表現できる。
【００５２】
平衡状態では時間変化率ＲSと時間変化率ＲXとが合致する（ＲS＝ｄＶS/ｄt＝ＲX＝ｄＶX/ｄt）から、数式(2)は以下の数式(3)に変形される。すなわち、駆動トランジスタＴDRに流れる電流ＩDSは、駆動信号Ｘの電位ＶXの時間変化率ＲXに比例する。さらに詳述すると、電流ＩDSは、容量ＣEの容量値ｃp1および電位ＶXの時間変化率ＲXのみに応じて決定され、駆動トランジスタＴDRの移動度μや閾値電圧ＶTHには依存しない。
ＩDS＝ｃp2・（ｄＶS/ｄt−ｄＶX/ｄt）＋ｃp1・ｄＶS/ｄt
＝ｃp2・（ｄＶX/ｄt−ｄＶX/ｄt）＋ｃp1・ｄＶX/ｄt
＝ｃp1・ＲX  ……(3)
【００５３】
駆動トランジスタＴDRのゲート・ソース間の電圧ＶGSは、移動度μや閾値電圧ＶTHに依存しない数式(3)の電流ＩDSが駆動トランジスタＴDRを流れるのに必要な電圧（すなわち、数式(3)の電流ＩDSに対して数式(1)の関係を満たす電圧ＶGS）になるように、自身の移動度μや閾値電圧ＶTHに応じて自動的に設定される。例えば、駆動トランジスタＴDRの特性が図１３の特性Ｐaである場合には電圧ＶGSが電圧Ｖaに設定され、駆動トランジスタＴDRの特性が図１３の特性Ｐbである場合には電圧ＶGSが電圧Ｖbに設定される。平衡状態においては、特性Ｐaおよび特性Ｐbの何れの場合でも、容量値ｃp1および時間変化率ＲXのみに応じた共通の電流ＩDSが駆動トランジスタＴDRに流れる。
【００５４】
以上の方法で設定されたゲート・ソース間の電圧ＶGSが容量素子ＣSTに保持されることで、駆動トランジスタＴDRには、駆動信号Ｘ（電位ＶX）の供給の停止後も継続的に電流ＩDSが流れ得る。以下に例示する実施形態では、発光素子の駆動用の電流（以下「駆動電流」という）ＩDRとして電流ＩDSを利用する。数式(3)を参照して説明したように電流ＩDSは駆動トランジスタＴDRの特性（移動度μや閾値電圧ＶTH）に依存しないから、駆動トランジスタＴDRの特性に起因した駆動電流ＩDRの誤差（さらには発光素子の輝度の誤差）を補償することが可能である。一方、駆動電流ＩDR（電流ＩDS）は駆動信号Ｘの電位ＶXの時間変化率ＲXに応じて決定されるから、駆動信号Ｘの時間変化率ＲXを制御することで駆動電流ＩDRの電流量（さらには発光素子の輝度）を可変に設定することが可能である。
【００５５】
＜Ｂ−２：発光装置の構成および動作＞
第２実施形態に係る発光装置１００の基本的な構成は上述の第１実施形態と同じであるため、重複する部分については説明を省略する。前述したように、第２実施形態においては、データ線駆動回路３６は、水平走査期間Ｈを周期として経時的に変化するデータ電位ＶX[１]〜ＶX[ｍ]を生成して各データ線１４へ出力する。例えば、第ｊ列目のデータ線１４に着目すると、図１４に示すように、データ線駆動回路３６は、水平走査期間Ｈを周期として経時的に変化するデータ電位ＶX[j]を生成して第ｊ列目の信号線１４へ出力する。データ電位ＶX[j]は、各水平走査期間Ｈ（Ｈ[１]〜Ｈ[ｍ]）の始点ｔsにて基準電位ＶRSに設定されるとともに各水平走査期間Ｈの始点ｔsから終点ｔeにかけて時間変化率ＲX（ＲX＝ｄＶX/ｄt）で直線的に上昇する。すなわち、データ電位ＶX[j]は、水平走査期間Ｈを周期とするランプ波形（鋸歯状波形）の電圧信号である。
【００５６】
第ｉ行の走査線１２が選択される書込期間ＰWRT（第i番目の水平走査期間Ｈ[ｉ]）において第ｊ列目のデータ線１４に供給されるデータ電位ＶX[j]の時間変化率ＲX[i,j]は、第ｉ行の第ｊ列目に位置する画素回路Ｕの指定階調に応じて可変に設定される。さらに詳述すると、画素回路Ｕの指定階調が高いほど、データ電位ＶX[j]の時間変化率ＲX[i,j]は高い数値に設定される。すなわち、画素回路Ｕの指定階調が高いほど、時間軸に対するデータ電位ＶX[ｊ]の勾配が急峻となる。他のデータ線１４に出力されるデータ電位ＶXについても同様である。
【００５７】
次に、画素回路Ｕの動作について説明する。以下では、第ｉ行目の第ｊ列目の画素回路Ｕの書込期間ＰWRTにおける具体的な動作を説明する。他の期間における動作は上述の第１実施形態と同じであるから、詳細な説明は省略する。図１４に示すように、書込期間ＰWRTが開始すると、第１駆動回路３２は、走査信号ＧWR[ｉ]をハイレベルに設定する一方、第２駆動回路３４は、第ｉ行目の第１給電線２０に出力する電源電位ＶEL[ｉ]を第３電位ＶEL_Hに設定する。したがって、図７に示すように、選択トランジスタＴSがオン状態に遷移するから、駆動トランジスタＴDRのゲートはデータ線１４に導通する。これにより、駆動トランジスタＴDRのゲートにはデータ電位ＶX[ｊ]が供給され、図１４に示すように、当該画素回路Ｕの指定階調に応じた時間変化率ＲX[i,j]で駆動トランジスタＴDRのゲートの電位ＶGが経時的に上昇する。そして、ゲートの電位ＶGに応じた電流ＩDSが駆動トランジスタＴDRのドレイン−ソース間を流れることでソースの電位ＶSは経時的に上昇する。ソースの電位ＶSの時間変化率ＲS（ＲS＝ｄＶS／ｄt）がデータ電位ＶX[ｊ]の時間変化率ＲX[i,j]に合致する平衡状態に到達すると、発光素子Ｅに付随する容量ＣEの容量値ｃp1および時間変化率ＲX[i,j]のみに依存する電流ＩDSが書込期間ＰWRTの終点まで駆動トランジスタＴDRを流れる。
【００５８】
書込期間ＰWRTの終点にて走査信号ＧWR[i]がローレベルに遷移すると、選択トランジスタＴSがオフ状態に変化することで駆動トランジスタＴDRのゲートに対するデータ電位ＶX[j]の供給が停止する。容量素子ＣSTには、データ電位ＶX[j]の供給が停止した時点で駆動トランジスタＴDRを流れていた電流ＩDSに対応する電圧ＶSETが保持される。電圧ＶSETは、容量ＣEの容量値ｃp1と時間変化率ＲX[i,j]とで決定される数式(3)の電流ＩDSを駆動トランジスタＴDRに流すために必要なゲート・ソース間の電圧ＶGSであり、当該駆動トランジスタＴDRの移動度μや閾値電圧ＶTHなどの特性に応じて自動的に設定される（＜Ｂ−１：駆動の原理＞参照）。すなわち、容量素子ＣSTの両端間の電圧ＶSETは、データ電位ＶX[ｊ]と駆動トランジスタＴDRの特性とを反映した値に設定される。
【００５９】
以上に説明したように、発光素子Ｅに供給される駆動電流ＩDRの電流量は、書込期間ＰWRTの終点ｔeにおけるデータ電位ＶXの時間変化率ＲXに応じて決定される。本実施形態では、データ線駆動回路３６は、書込期間ＰWRTの終点ｔe（駆動トランジスタＴDRのゲートに対するデータ電位ＶXの供給を停止する時点）におけるデータ電位ＶXの時間変化率ＲXが、当該画素回路Ｕの指定階調に対応した時間変化率ＲXとなるように、データ電位ＶXを経時的に変化させる。
【００６０】
本実施形態においては、データ電位ＶX[j]の時間変化率ＲX[i,j]に応じた電流ＩDS（駆動トランジスタＴDRの移動度μや閾値電圧ＶTHに依存しない電流）が駆動トランジスタＴDRを流れるように容量素子ＣSTの両端間の電圧ＶSETが設定されるから、各画素回路Ｕの指定階調に拘わらず、駆動トランジスタＴDRの特性（移動度μや閾値電圧ＶTH）に起因した駆動電流ＩDRの誤差（ひいては発光素子Ｅの輝度の誤差）を抑制することが可能である。したがって、例えば、素子部１０に表示される画像の階調のムラが抑制されるという利点がある。
ところで、本実施形態においても、上述の第１実施形態と同様に、初期化や補償動作を行うための構成を簡素化しつつデータ電位ＶXを書き込むための期間を充分に確保できる。したがって、各水平走査期間Ｈにおいて、駆動トランジスタＴDRのソースの電位ＶSの時間変化率ＲS（ＲS＝ｄＶS／ｄt）がデータ電位ＶXの時間変化率ＲXに合致する平衡状態に到達するまでの時間長を充分に確保できるから、駆動トランジスタＴDRを確実に平衡状態に到達させることが可能になるという利点がある。
【００６１】
＜Ｃ：第３実施形態＞
図１５は、本発明の第３実施形態に係る発光装置１００のブロック図である。第３実施形態においては、３ｎ本のデータ線１４は、相隣接する３本を単位としてｎ個のブロックＢ（Ｂ[１]〜Ｂ[ｎ]）に区分される。ブロックＢ[１]〜Ｂ[ｎ]の各々における第１列目のデータ線１４には、Ｙ方向に配列するｍ個の赤色の画素回路Ｕが接続される。同様に、ブロックＢ[１]〜Ｂ[ｎ]の各々における第２列目のデータ線１４にはｍ個の緑色の画素回路Ｕが接続され、第３列目のデータ線１４にはｍ個の青色の画素回路Ｕが接続される。すなわち、Ｙ方向に配列するｍ個の画素回路Ｕは同じ表示色に対応する（ストライプ配列）。もっとも、各表示色の配列の態様は任意に変更可能である。
【００６２】
また、図１５に示すように、本実施形態に係る発光装置１００は、ｎ個のブロックＢ[１]〜Ｂ[ｎ]と１対１に対応して設けられるｎ本の画像信号線１６と、ｎ個のブロックＢ[１]〜Ｂ[ｎ]と１対１に対応して配置されるとともに、対応するブロックＢに属する各データ線１４と当該ブロックＢに対応する画像信号線１６との導通および非導通を切り替えるｎ個の選択部ＭP（ＭP[１]〜ＭP[ｎ]）とをさらに備える。なお、各画素回路Ｕ、第１駆動回路３２および第２駆動回路３４の構成は上述の第１実施形態と同じであるから、これらの詳細な説明は省略する。
【００６３】
図１５に示す制御回路５０は、発光装置１００の動作を規定する信号を駆動回路３０や各選択部ＭP[１]〜ＭP[ｎ]へ出力する。本実施形態では、制御回路５０は、各選択部ＭP[１]〜ＭP[ｎ]の動作を規定する選択信号ＳEL_1〜ＳEL_3を各選択部ＭP[１]〜ＭP[ｎ]へ出力する。また、制御回路５０は、各画素回路Ｕの指定階調を示す階調データＤやクロック信号などの制御信号（図示省略）をデータ線駆動回路３６へ出力する。さらに、制御回路５０は、第１駆動回路３２や第２駆動回路３４に対してもクロック信号などの制御信号（図示省略）を出力する。
【００６４】
データ線駆動回路３６は、制御回路５０が出力する各画素回路Ｕの階調データＤからｎ相の階調信号ＶD[１]〜ＶD[ｎ]を生成して各画像信号線１６へ並列に出力する。例えば第ｊ番目のブロックＢ[ｊ]に対応する画像信号線１６へ出力される階調信号ＶD[ｊ]は、当該ブロックＢ[ｊ]に属する３列分のデータ線１４と第１駆動回路３２によって選択される走査線１２との各交差に対応する３つの画素回路Ｕの各々の階調データＤに応じたデータ電位ＶDATAが時分割で出力される電圧信号である。
【００６５】
各選択部ＭPは、当該選択部ＭPに対応するブロックＢに属する３本のデータ線１４に対して、当該ブロックＢに対応する画像信号線１６に出力される階調信号ＶＤを分配する手段として機能する。図１６は、選択部ＭPの回路図である。図１６においては２個の選択部ＭP（ＭP[ｊ]，ＭP[ｊ＋１]）のみが代表的に例示されている。選択部ＭP[j]は、ブロックＢ[j]内のデータ線１４の本数に相当する３個のスイッチＳW（ＳW_1〜ＳW_3）を含む。選択部ＭP[j]のスイッチＳW_k（k＝１〜３）は、ブロックＢ[j]内の第ｋ列目のデータ線１４と第ｊ番目の画像信号線１６の出力端との間に介在して両者の電気的な接続（導通／非導通）を制御する。ｎ個の選択部ＭP[1]〜ＭP[n]には制御回路５０から３系統の選択信号ＳEL_1〜ＳEL_3が共通に供給される。選択信号ＳEL_k（k＝１〜３）は、選択部ＭP[1]〜ＭP[n]の各々におけるスイッチＳW_kに供給されて開閉を制御する。
【００６６】
図１７は、本実施形態に係る発光装置１００の動作を示すタイミングチャートである。
図１７に示すように、水平走査期間Ｈ[1]〜Ｈ[m]の各々は第１期間ｈ1と第２期間ｈ2とを含む。第２期間ｈ2は第１期間ｈ1の経過後の期間である。各水平走査期間Ｈ内の第１期間ｈ1において、データ線駆動回路３６は、各画像信号線１６に対して、当該画像信号線１６に対応するブロックＢに属する各データ線１４と当該水平走査期間Ｈにて選択すべき走査線１２との各交差に対応する画素回路Ｕの指定階調を時分割で指定する階調信号ＶＤを出力する。また、選択部ＭP[1]〜ＭP[n]は、当該選択部ＭPに対応するブロックＢに属する各データ線１４を時分割で選択して当該ブロックＢに対応する画像信号線１６に導通させる。各水平走査期間Ｈ内の第２期間ｈ2において、第１駆動回路３２は、当該水平走査期間Ｈにて選択すべき走査線１２を選択する。また、選択部ＭP[1]〜ＭP[n]は、当該選択部に対応するブロックＢに属する各データ線１４と、当該ブロックＢに対応する画像信号線１６とを非導通にする。以下、図１７を参照しながら、本実施形態に係る発光装置１００の駆動に利用される各信号について説明する。
【００６７】
図１７に示すように、例えば第ｊ番目の画像信号線１６に出力される階調信号ＶD[ｊ]は、各水平走査期間Ｈ（Ｈ[１]〜Ｈ[ｍ]）の第１期間ｈ1において、当該水平走査期間Ｈにて選択すべき走査線１２と、ブロックＢ[j]に属する各データ線１４との各交差の３個の画素回路Ｕの各々の階調データＤに応じたデータ電位ＶDATA（ＶDATA[i]_1〜ＶDATA[i]_3）に順次に設定される。他の画像信号線１６に出力される階調信号ＶＤについても同様である。
【００６８】
図１７に示すように、選択信号ＳEL_1〜ＳEL_3は、各水平走査期間Ｈ内の第１期間ｈ1にて順番にアクティブレベル（ハイレベル）に設定される。第ｊ段目のブロックＢ[ｊ]に着目すると、選択信号ＳEL_k（k＝１〜３）は、各水平走査期間Ｈ内の第１期間ｈ1のうち、当該ブロックＢ[ｊ]に対応する第ｊ番目の画像信号線１６に出力される画像信号ＶD[j]がブロックＢ[j]内の第ｋ列目の画素回路Ｕの階調電位ＶDATA[i]_kとなる期間内にハイレベルに設定される。
【００６９】
水平走査期間Ｈ[ｉ]内の第１期間ｈ1にて選択信号ＳEL_kがアクティブレベルに遷移すると、画像信号ＶD[j]として設定されたデータ電位ＶDATA[i]_kが、選択部ＭP[j]のスイッチＳW_kを介してブロックＢ[j]の第ｋ列目のデータ線１４に供給される。各データ線１４には図１５のように容量ＣSが付随するから、ブロックＢ[j]の第ｋ列目のデータ線１４に供給されたデータ電位ＶDATA[i]_kは、直後の第ｉ＋１番目の水平走査期間Ｈ[i+1]内の第１期間ｈ1にて選択信号ＳEL_kが再びハイレベルに設定されるまで当該データ線１４に保持される。以上のように、各水平走査期間Ｈ内の第１期間ｈ1において、各データ線１４の電位は、当該水平走査期間Ｈにて選択される走査線１２と当該データ線１４との交差の画素回路Ｕの階調データＤに応じたデータ電位ＶDATAに設定される。
【００７０】
図１７に示すように、走査信号ＧWR[1]〜ＧWR[m]は、各水平走査期間Ｈ[1]〜Ｈ[m]内の第２期間ｈ2にて順番にアクティブレベル（ハイレベル）に設定される。例えば水平走査期間Ｈ[ｉ]内の第２期間ｈ2において、第ｉ行の走査線１２に供給される走査信号ＧWR[ｉ]がハイレベルに設定されることで、第ｉ行に属するｎ個の画素回路Ｕの選択トランジスタＴSが一斉にオン状態に遷移する。これにより、各画素回路Ｕにおける駆動トランジスタＴDRのゲートは、当該画素回路Ｕに対応するデータ線１４と導通するから、当該画素回路Ｕの指定階調Ｄに応じたデータ電位ＶDATAが駆動トランジスタＴDRのゲートに供給される。このとき、選択信号ＳEL_1〜ＳEL_3はローレベルに設定されるから、各ブロックＢに属する各データ線１４と、当該ブロックＢに対応する画像信号線１６とは非導通となるが、各データ線１４の電位は、当該データ線１４に付随する容量ＣSによって、第１期間ｈ1にて設定されたデータ電位ＶDATAに保持される。
【００７１】
上述の第１実施形態と同様に、本実施形態においても、各画素回路Ｕの初期化や補償動作に利用される信号を供給する信号線として、当該画素回路Ｕから見て隣の行に対応する第１給電線２０を利用（兼用）している。したがって、図２２の態様のように、各画素回路Ｕの初期化や補償動作に利用される信号が各データ線１４に供給されることもない。すなわち、１水平走査期間Ｈ内においてデータ電位を書き込むための期間を充分に確保できるとともに、各データ線１４にはデータ電位のみが出力されるため、例えば第ｉ番目の水平走査期間Ｈ[ｉ]内の第１期間ｈ1にてブロックＢ[ｊ]の第ｋ列目のデータ線１４に供給されたデータ電位ＶDATA[i]_kは、直後の第ｉ＋１番目の水平走査期間Ｈ[i+1]にて選択信号ＳEL_kが再びハイレベルに設定されるまで当該データ線１４に保持される。このことを利用して、本実施形態においては、各画像信号線１６に時分割で供給されるデータ電位ＶDATAを、当該画像信号線１６に対応する選択部ＭPによって当該画像信号線１６に対応するブロックＢに属する各データ線１４へ分配するデマルチプレクサ方式を採用している。このため、データ線駆動回路３６の出力配線（画像信号線１６）の総数は、データ線１４の総数よりも少なくて済む。したがって、本実施形態によれば、データ線駆動回路３６の出力数を少なくできるという利点がある。
【００７２】
＜Ｄ：変形例＞
本発明は上述した実施形態に限定されるものではなく、例えば、以下の変形が可能である。また、以下に示す変形例のうちの２以上の変形例を組み合わせることもできる。
【００７３】
（１）変形例１
画素回路Ｕを構成する各トランジスタ（駆動トランジスタＴDR，選択トランジスタＴS，リセットトランジスタＴRES）の導電型は任意である。例えば、駆動トランジスタＴDRをＰチャネル型とした構成も採用される。Ｐチャネル型の駆動トランジスタＴDRを採用した場合、Ｎチャネル型の駆動トランジスタＴDRを採用した場合と比較して電圧の関係（高低）は逆転するが、本質的な動作は図２と同様であるから動作の詳細な説明は省略する。
（２）変形例２
上述の第２実施形態において、発光素子Ｅに供給される駆動電流ＩDRの電流量は、書込期間ＰWRTの終点ｔeにおけるデータ電位ＶXの時間変化率ＲXに応じて決定される。したがって、データ電位ＶXのうち書込期間ＰWRTの終点ｔe（駆動トランジスタＴDRのゲートに対するデータ電位ＶXの供給を停止する時点）におけるデータ電位ＶXの時間変化率ＲXが指定階調に応じて設定される構成は好適であるが、書込期間ＰWRTの途中におけるデータ電位ＶXの波形（時間変化率ＲX）は本発明において不問である。ただし、書込期間ＰWRTの終点ｔeにて駆動トランジスタＴDRのソースの電位ＶSの時間変化率ＲSをデータ電位ＶXの時間変化率ＲXに正確に合致させるためには、データ電位ＶXの時間変化率ＲXを、終点ｔeまでの所定の期間にわたって継続的に、指定階調に応じた一定の数値に固定する構成が格別に好適である。
【００７４】
（３）変形例３
上述の第３実施形態においては、３本のデータ線１４ごとにブロックＢに区分される態様が例示されているが、ブロックＢに属するデータ線１４の本数は任意である。また、ブロックＢ内の複数のデータ線１４の各々に対応する画素回路Ｕの表示色の種類や数も任意である。
【００７５】
（４）変形例４
発光素子Ｅは、ＯＬＥＤ素子であってもよいし、無機発光ダイオードやＬＥＤ（Light Emitting Diode）であってもよい。要は、電気エネルギーの供給（電界の印加や電流の供給）に応じて発光する総ての素子を本発明の発光素子として利用できる。
【００７６】
＜Ｅ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図１８は、以上に説明した実施形態に係る発光装置１００を表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての発光装置１００と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この発光装置１００は発光素子ＥにＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。
【００７７】
図１９に、以上に説明した実施形態に係る発光装置１００を表示装置として採用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに発光装置１００を備える。スクロールボタン３００２を操作することによって、発光装置１００に表示される画面がスクロールされる。
【００７８】
図２０に、以上に説明した実施形態に係る発光装置１００を表示装置として採用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに発光装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が発光装置１０に表示される。
【００７９】
なお、本発明に係る発光装置が適用される電子機器としては、図１８から図２０に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【００８０】
１０……素子部、１２……走査線、１４……データ線、１６……画像信号線、２０……第１給電線、２１……第２給電線、２２……制御線、３０……駆動回路、３２……第１駆動回路、３４……第２駆動回路、３６……データ線駆動回路、５０……制御回路、１００……発光装置、ＣST……容量素子、ＣE……容量、Ｅ……発光素子、ＧWR……走査信号、ＧIN……制御信号、ＮＤ……ノード、ＴDR……駆動トランジスタ、ＴS……選択トランジスタ、ＴRES……リセットトランジスタ、ＶEL……電源電位、Ｕ……画素回路。
【図１】
2011002606.tif 000003
【図２】
2011002606.tif 000004
【図３】
2011002606.tif 000005
【図４】
2011002606.tif 000006
【図５】
2011002606.tif 000007
【図６】
2011002606.tif 000008
【図７】
2011002606.tif 000009
【図８】
2011002606.tif 000010
【図９】
2011002606.tif 000011
【図１０】
2011002606.tif 000012
【図１１】
2011002606.tif 000013
【図１２】
2011002606.tif 000014
【図１３】
2011002606.tif 000015
【図１４】
2011002606.tif 000016
【図１５】
2011002606.tif 000017
【図１６】
2011002606.tif 000018
【図１７】
2011002606.tif 000019
【図１８】
2011002606.tif 000020
【図１９】
2011002606.tif 000021
【図２０】
2011002606.tif 000022
【図２１】
2011002606.tif 000023
【図２２】
2011002606.tif 000024