(57)【要約】【課題】  回路動作の安定性及び応答性が図れるスイッチングレギュレータを提供する。【解決手段】  スイッチングレギュレータ（１００）は、出力電圧（ＶＯＵＴ）を基準電圧（ＶＦ）と比較して、その差動入力電圧（Ｖｉ）を電流（ｉ１１０）として出力するトランスコンダクタンス誤差増幅器（１１０）を備える。トランスコンダクタンス誤差増幅器（１１０）は、差動入力電圧（Ｖｉ）の大きさに対して非線形に変化する出力電流（ｉ１１０ａ），（ｉ１１０ｂ）を出力する。差動入力電圧（Ｖｉ）が大きくなるにつれて、出力電流（ｉ１１０ａ），（ｉ１１０ｂ）は非線形に増加し、トランスコンダクタンスｇｍを大きくさせ周波数特性を高め、回路動作の入出力応答特性を高める。【選択図】図１
2011072102.tif 000002
【特許請求の範囲】
【請求項１】
印加される入力電圧の大きさに応じて、トランスコンダクタンスｇｍが変化するトランスコンダクタンス誤差増幅器を備えたスイッチングレギュレータ。
【請求項２】
印加される入力電圧の大きさに応じて、トランスコンダクタンスｇｍが非線形に変化する請求項１に記載のスイッチングレギュレータ。
【請求項３】
前記入力電圧に比例して、前記トランスコンダクタンスｇｍが増加する請求項１に記載のスイッチングレギュレータ。
【請求項４】
前記トランスコンダクタンス誤差増幅器は、差動入力増幅器と、前記差動増幅器を駆動する定電流源と、前記定電流源の定電流を入力電流とし、かつ、前記入力電圧の変化に対して非線形に変化する出力電流を生成するカレントミラー回路とを備える請求項１に記載のスイッチングレギュレータ。
【請求項５】
スイッチングレギュレータの出力端子に出力される出力電圧と基準電圧が入力電圧として各別に印加され、前記入力電圧に応じた出力電流が出力されるトランスコンダクタンス誤差増幅器を備えたスイッチングレギュレータであって、前記トランスコンダクタンス誤差増幅器は、前記入力電圧の変化量に対する前記出力電流の変化量を示すトランスコンダクタンスｇｍが非線形に変化するスイッチングレギュレータ。
【請求項６】
前記トランスコンダクタンス誤差増幅器は２つの入力端子を有する差動増幅器を備え、前記２つの入力端子の一方の入力端子には前記出力電圧を分圧した帰還電圧が印加され、前記２つの入力端子の他方の入力端子には、前記基準電圧が印加され、前記差動増幅器は定電流源で駆動され、前記トランスコンダクタンスｇｍは、前記定電流源の大きさによって調整される請求項５に記載のスイッチングレギュレータ。
【請求項７】
前記トランスコンダクタンスｇｍは、前記入力電圧の大きさに対して少なくとも２段階に調整される請求項５に記載のスイッチングレギュレータ。
【請求項８】
前記定電流源は少なくとも２つの定電流源を有し、前記トランスコンダクタンスｇｍは、前記２つの定電流源のオン又はオフによって調整される請求項６に記載のスイッチングレギュレータ。
【請求項９】
前記２つの定電流源のオン又はオフは、前記入力電圧の大きさに応じてオン・オフするウインドウコンパレータ及び前記ウインドウコンパレータの出力信号によって制御されるスイッチによって調整される請求項８に記載のスイッチングレギュレータ。
【請求項１０】
入力電圧の大きさに応じてトランスコンダクタンスｇｍが変化するトランスコンダクタンス誤差増幅器と、前記トランスコンダクタンス誤差増幅器の出力端子と基準電位端子との間に接続される位相補償回路と、前記位相補償回路に接続されるドライバと、前記ドライバで駆動されるスイッチングトランジスタと、前記スイッチングトランジスタに入力電圧を供給する入力端子と、前記スイッチングトランジスタで駆動されるスイッチングレギュレータ出力回路と、前記スイッチングレギュレータ出力回路に接続され前記入力電圧に応じた出力電圧が出力される出力端子と、前記出力電圧を前記トランスコンダクタンス増幅器に帰還させる帰還経路を備えるスイッチングレギュレータ。
【請求項１１】
前記トランスコンダクタンス誤差増幅器と前記ドライバとの間に、位相補償回路と、電圧−電流変換器と、ＲＳフリップフロップがこの順序で接続される請求項１０に記載のスイッチングレギュレータ。
【請求項１２】
前記トランスコンダクタンス誤差増幅器と前記ドライバとの間に、位相補償回路と、ＰＷＭ比較器がこの順序で接続される請求項８に記載のスイッチングレギュレータ。
【請求項１３】
前記トランスコンダクタンス誤差増幅器は、双曲正弦関数電流を生成する請求項１又は５又は１０に記載のスイッチングレギュレータ。
【請求項１４】
前記トランスコンダクタンス誤差増幅器は、指数関数電流を生成する請求項１又は５又は１０に記載のスイッチングレギュレータ。
【請求項１５】
前記指数関数電流は、第１のトランジスタ及び第２のトランジスタで構成される差動増幅器と、前記差動増幅器を駆動する定電流源と、前記差動増幅器の出力に接続される第１のカレントミラー回路と、前記第１のカレントミラー回路に接続され、電源電圧端子側に設けられる第２のカレントミラー回路と、前記第２のカレントミラー回路に接続され基準電位側に設けられる第３のカレントミラー回路と、前記第２のカレントミラー回路と前記第３のカレントミラー回路を結合する結合手段を備え、前記結合手段が前記位相補償回路に接続される請求項１４に記載のスイッチングレギュレータ。
【請求項１６】
前記トランスコンダクタンス誤差増幅器は、降圧スイッチングレギュレータに適用される請求項１又は５又は１０に記載のスイッチングレギュレータ。
【請求項１７】
前記トランスコンダクタンス誤差増幅器は、昇圧スイッチングレギュレータに適用される請求項１又は５又は１０に記載のスイッチングレギュレータ。
【請求項１８】
前記トランスコンダクタンス誤差増幅器は、昇降圧スイッチングレギュレータに適用される請求項１又は５又は１０に記載のスイッチングレギュレータ。
【請求項１９】
前記トランスコンダクタンス誤差増幅器は、電流モード型のスイッチングレギュレータに適用される請求項１又は５又は１０に記載のスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチングレギュレータに関し、特に周波数特性及び入出力応答特性の両立化が図れるものに関する。
【背景技術】
【０００２】
スイッチングレギュレータには、トランスコンダクタンス誤差増幅器を用いるものが知られている。特許文献１（特開２００６−１０９４２１号公報）は、位相補償回路及びこれを有する電源回路を開示する。特にＤＣ／ＤＣコンバータ、誤差増幅器を用いた帰還系に対して位相補償を行う電源回路に有用な位相補償回路及びこれを用いた電源回路を開示する。
【０００３】
特許文献１は、ＤＣ／ＤＣコンバータにおいて、異常発振を防止するため、トランスコンダクタンス誤差増幅器のゲインの管理が非常に重要であることを示唆する。トランスコンダクタンスの値については、大きいほうが誤差増幅器のトータルゲインが上がることになり、出力電圧精度や負荷安定度等が良好になる旨示唆する。又、ゲインがあまり小さくなると応答性が悪化することも示唆する。とりわけ、ゲインの周波数特性、特に数百Ｈｚ〜数百ＫＨｚの帯域では、ＤＣ／ＤＣコンバータの出力側に設ける平滑用のインダクタ及びキャパシタに基づく位相の遅れが発生するので、この帯域でゲインが大きいと発振し易くなり動作の不安定を招くことを示唆する。
【０００４】
特許文献２（特開２００７−１５９３４０号公報）は、トランスコンダクタンス誤差増幅器を用いたスイッチングレギュレータに関し、特に、出力電圧の異常発振に対する安定性を確保しつつ、電源変動応答特性を改善したスイッチングレギュレータを提供するとしている。
【０００５】
特許文献２は、異常発振防止のために、ＬＣフィルタのカットオフ周波数付近の高周波領域においてのゲインを下げると、トランスコンダクタンス誤差増幅器の反応が鈍くなり、電源変動応答特性が悪くなるという不具合を示唆する。すなわち、周波数特性と応答特性とはトレードオフの関係にあることを示唆する。特許文献２によれば、電源変動があったときに、トランスコンダクタンス誤差増幅器のゲインを一定期間変化させないよう制御する電源変動応答改善回路を設けるとしている。
【０００６】
図７は特許文献２から導き出されるトランスコンダクタンス誤差増幅器と、それに接続される位相補償回路を示す。トランスコンダクタンス誤差増幅器３８には、出力抵抗入力端子１が接続される。出力抵抗入力端子１と基準電位端子ＧＮＤとの間には、直列接続した抵抗４とキャパシタ５が、抵抗３と並列に接続される。抵抗４とキャパシタ５の直列接続体は、Ｎ型ＭＯＳトランジスタ６を介して基準電位端子ＧＮＤに接地される。Ｎ型ＭＯＳトランジスタ６のゲートは、電源変動応答改善回路７の出力に接続される。電源変動応答改善回路７の入力端子２は、電源２９に接続される。
【０００７】
通常動作時は、入力端子２の電圧は変化しないので電源変動応答改善回路７は、ハイレベルを出力し、Ｎ型ＭＯＳトランジスタ６はオンする。したがって、出力抵抗値は、低周波領域では抵抗３となり、高周波領域では抵抗３と抵抗４の並列抵抗となる。
【０００８】
電源変動時は、入力端子２の電圧は変化するので、電源変動応答改善回路７は一定期間ローレベルを出力し、Ｎ型ＭＯＳトランジスタ６は一定期間オフする。したがって、出力抵抗値は高周波領域においても低周波領域と同様に抵抗３となり、ゲインが小さくなることはない。一定期間経過後は、電源変動応答改善回路７の出力電圧はローレベルとなり、Ｎ型ＭＯＳトランジスタ６はオフするので出力抵抗値は通常動作時となる。
【０００９】
特許文献２は、高周波領域においても、トランスコンダクタンス誤差増幅器３８のゲインを低下させずに電源変動応答特性を改善させるとしている。
【００１０】
特許文献３（特開２０００−４０９２６号公報）は、ＣＭＯＳ及びバイポーラ差動回路に関し、双曲正弦関数電流を生成する差動回路を開示する。又、特許文献３は差動入力電圧に比例する出力電流が得られる、オペレーショナルトランスコンダクタンス誤差増幅器にも適用できることを示唆する。
【００１１】
図８は、特許文献３に示されたバイポーラ差動回路を示す。バイポーラ差動回路は、トランジスタＱ１〜Ｑ６、定電流源ｉｏ及びレベルシフト電圧源ＶＬＳを備える。レベルシフト電圧源ＶＬＳは、たとえばトランジスタのベース・エミッタ間電圧に置き換えることができるとしている。
【００１２】
トランジスタＱ３のコレクタ電流ｉｃ３とトランジスタＱ２のコレクタ電流ｉｃ２との差電流（ｉｃ３−ｉｃ２）は、（ｉｃ３−ｉｃ２）＝２ｉｏ・ｃｏｓｈ（Ｖｉ／Ｖｔ）で表すことができ、差電流（ｉｃ３−ｉｃ２）は、差動入力電圧Ｖｉに関する双曲正弦関数電流が得られるとしている。ここで、ｉｏは定電流源の電流値であり、Ｖｉは一対の差動増幅器トランジスタＱ１，Ｑ２及びトランジスタＱ３，Ｑ４のベースに印加される差動入力電圧、Ｖｔは係数でありＶｔ＝ＫＴ／ｑで示され、Ｋはボルツマン定数、Ｔは絶対温度、ｑは単位電子電荷である。
【００１３】
図９は、図８に示したバイポーラ差動回路で生成される差動入力電圧Ｖｉに関する双曲正弦関数電流、すなわち、差動入力電圧Ｖｉの変化に対する差電流（ｉｃ３−ｉｃ２）の特性を示す。横軸は、差動入力電圧Ｖｉを係数Ｖｔで除した値を示す。ここで、係数Ｖｔは前述のとおり、Ｖｔ＝ＫＴ／ｑである。
【００１４】
特許文献１及び２は、いずれも回路動作の安定性と応答性を両立させるための技術的思想を開示している点で共通する。
【００１５】
特許文献３は、ＣＭＯＳ又はバイポーラ差動回路を開示し、とりわけ、差動入力電圧Ｖｉの大きさに対して、指数関数的に変化する電流が取り出せるトランスコンダクタンス誤差増幅器を開示する。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００６−１０９４２１号公報
【特許文献２】特開２００７−１５９３４０号公報
【特許文献３】特開２０００−４０９２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明は、上記の各特許文献に開示された技術的思想も勘案し、電流モード型のスイッチングレギュレータに電流検出比較器を用いたときに、トレードオフの関係に置かれる周波数特性と入力信号の変化に対する出力信号が現れる迅速性、すなわち、入出力応答特性の両者を向上させることができるスイッチングレギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明にかかるスイッチングレギュレータ（１００）は、
（ａ）入力される入力電圧の大きさに応じて、トランスコンダクタンスｇｍが変化するトランスコンダクタンス誤差増幅器（１１０）を備えたスイッチングレギュレータ（１００）である。
【００１９】
こうした構成によれば、入力電圧の大きさに応じて、トランスコンダクタンス誤差増幅器のトランスコンダクタンスｇｍを調整することができるので、入力電圧の大きさに合わせてスイッチングレギュレータの周波数特性及び入出力応答特性を制御することができる。
【００２０】
本発明にかかる別のスイッチングレギュレータ（１００）は、
（ａ）スイッチングレギュレータの出力端子（１８０）に出力される出力電圧（ＶＯＵＴ）と基準電圧（Ｖｒｅｆ）が入力電圧（ＶＦ，Ｖｒｅｆ）として各別に印加され、
（ｂ）入力電圧（ＶＦ，Ｖｒｅｆ）に応じた出力電流（ｉ１１０）が出力されるトランスコンダクタンス誤差増幅器（１１０）を備えたスイッチングレギュレータ（１００）であって、
（ｃ）トランスコンダクタンス誤差増幅器（１１０）は、入力電圧（ＶＦ，Ｖｒｅｆ）の変化量に対する出力電流（ｉ１１０）の変化量を示すトランスコンダクタンスｇｍが非線形に変化するものである。
【００２１】
こうした構成によれば、周波数特性と入出力応答特性を入力電圧の大きさに応じて設定することができるので、これら両者の両立化が図れる。
【００２２】
本発明にかかるさらに別のスイッチングレギュレータ（１００）は、
（ａ）入力電圧（Ｖｉｎ１，Ｖｉｎ２）の大きさに応じてトランスコンダクタンスｇｍが変化するトランスコンダクタンス誤差増幅器（１１０）と、
（ｂ）トランスコンダクタンス誤差増幅器（１１０）の出力端子（１１０ｃ）と基準電位端子（ＧＮＤ）との間に接続される位相補償回路（１２０）と、
（ｃ）位相補償回路（１２０）に接続されるドライバ（１６０）と、ドライバ（１６０）で駆動されるスイッチングトランジスタ（Ｑ１）と、
（ｄ）スイッチングトランジスタ（Ｑ１）に入力電圧（ＶＩＮ）を供給する入力端子（１７０）と、
（ｅ）スイッチングトランジスタ（Ｑ１）で駆動されるスイッチングレギュレータ出力回路（インダクタＬ１，キャパシタＣ１，ダイオードＤ１）と、
（ｆ）スイッチングレギュレータ出力回路（インダクタＬ１，キャパシタＣ１，ダイオードＤ１）に接続され入力電圧（Ｖｉｎ１，Ｖｉｎ２）に応じた出力電圧（ＶＯＵＴ）が出力される出力端子（１８０）と、
（ｇ）出力電圧（ＶＯＵＴ）をトランスコンダクタンス増幅器（１１０）に帰還させる帰還経路（Ｒ１，Ｒ２）を備える。
【００２３】
こうした構成によれば、トランスコンダクタンス誤差増幅器の出力側に位相補償回路を直結したので、入力電圧の大きさに応じて変化させられたトランスコンダクタンスｇｍと位相補償回路によって所定の周波数特性と所定の電圧利得を設定することができる。
【発明の効果】
【００２４】
本発明にかかるスイッチングレギュレータは、入力電圧の大きさに応じてトランスコンダクタンスｇｍを自動的に変化させることができるので周波数特性及び入出力応答特性の両立化が図れる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施の形態にかかるスイッチングレギュレータを示す回路図である。
【図２】本発明の第２の実施の形態にかかるスイッチングレギュレータを示す回路図である。
【図３Ａ】本発明にかかるトランスコンダクタンス誤差増幅器の入出力特性図である。
【図３Ｂ】本発明にかかるトランスコンダクタンス誤差増幅器の他の入出力特性図である。
【図３Ｃ】本発明にかかるトランスコンダクタンス誤差増幅器のもう１つの他の入出力特性図である。
【図４Ａ】本発明にかかるトランスコンダクタンス誤差増幅器のゼロクロス周波数特性を模式的に示す図である。
【図４Ｂ】本発明にかかるトランスコンダクタンス誤差増幅器の周波数に対するゲインの減衰特性を模式的に示す図である。
【図５】本発明にかかるトランスコンダクタンス誤差増幅器の具体的な回路構成を示す図である。
【図６】本発明にかかるトランスコンダクタンス誤差増幅器の他の具体的な回路構成を示す図である。
【図７】従来のトランスコンダクタンス誤差増幅器に用いられた位相補償回路を示す回路図である。
【図８】従来の関数電流生成回路を示す回路図である。
【図９】従来の図８に示した関数電流生成回路の入出力特性を模式的に示す特性図である。
【発明を実施するための形態】
【００２６】
（第１の実施の形態）
図１は本発明の第１の実施の形態にかかる電流モード型の降圧スイッチングレギュレータを示す。
【００２７】
スイッチングレギュレータ１００は、トランスコンダクタンス誤差増幅器１１０、位相補償回路１２０、電圧−電流（Ｖ／Ｉ）変換器１３０、電流比較器１４０、ＲＳフリップフロップ１５０、ドライバ１６０、入力端子１７０、及び出力端子１８０を備える。
【００２８】
スイッチングトランジスタＱ１は、入力端子１７０と基準電位端子ＧＮＤとの間にダイオードＤ１を介して接続される。
【００２９】
インダクタＬ１の一端は、スイッチングトランジスタＱ１とダイオードＤ１との共通接続点に接続され、インダクタＬ１の他端はキャパシタＣ１の一端に接続され、キャパシタＣ１の他端は基準電位端子ＧＮＤに接続される。インダクタＬ１とキャパシタＣ１との共通接続点には出力端子１８０が設けられる。
【００３０】
本書において、図１に示したインダクタＬ１、キャパシタＣ１及びダイオードＤ１から成る回路網をスイッチングレギュレータ出力回路と称する。図１に示したスイッチングレギュレータ出力回路は、説明及び作図の便宜上、降圧スイッチングレギュレータに用いられるものを示した。しかし、本発明に適用されるスイッチングレギュレータ出力回路は降圧型に限らず、昇圧型、昇降圧型及び反転型にも適用することができる。
【００３１】
トランスコンダクタンス誤差増幅器１１０には、電源電圧ＶＣＣが印加され、２つの入力端子１１０ａ,１１０ｂには差動入力電圧Ｖｉが印加される差動入力電圧Ｖｉは、入力端子１１０ａ及び１１０ｂに印加される２つの入力電圧の差分電圧を表す。出力端子１１０ｃからは、差動電圧Ｖｉに応じた出力電流ｉ１１０が出力される。
【００３２】
入力端子１１０ａには基準電圧Ｖｒｅｆが印加される。基準電圧Ｖｒｅｆは、たとえば、バンドギャップ型の定電圧源で生成することができる。入力端子１１０ｂには、帰還電圧ＶＦが供給される。帰還電圧ＶＦは、出力端子１８０に出力された出力電圧ＶＯＵＴを抵抗Ｒ１とＲ２で分圧した大きさに設定される。
【００３３】
抵抗Ｒ１の一端は出力端子１８０に接続され、その他端は抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は基準電位端子ＧＮＤに接続される。抵抗Ｒ１とＲ２の共通接続点には、これらの抵抗分割比に応じて出力電圧ＶＯＵＴを分圧した帰還電圧ＶＦが生じる。こうした回路構成は、出力電圧ＶＯＵＴをトランスコンダクタンス増幅器１１０に帰還させる帰還経路としての役割を担う。
【００３４】
トランスコンダクタンス誤差増幅器１１０で誤差増幅された電圧は、電流に変換され出力端子１１０ｃから出力電流ｉ１１０として出力される。トランスコンダクタンス誤差増幅器１１０のゲインＡｖ１１０は、そのトランスコンダクタンスをｇｍとし、トランスコンダクタンス誤差増幅器１１０側の出力インピーダンスをＺ１２０とすると、Ａｖ１１０＝ｇｍ×Ｚ１２０として表すことができる。すなわち、トランスコンダクタンス誤差増幅器１１０のゲインＡｖは、トランスコンダクタンスｇｍの大きさに比例し、また、その出力側の出力インピーダンスＺ１２０の大きさにも比例する。
【００３５】
本発明にかかるトランスコンダクタンス誤差増幅器１１０は、差動入力電圧Ｖｉの大きさに応じてトランスコンダクタンスｇｍが非線形に変化するよう構成されている。すなわち、入力端子１１０ａ及び１１０ｂに印加される入力電圧の変化量に対して、出力電流ｉ１１０の変化量が非直線的に変化する。具体的な回路構成は後述するが、端的に言えば、差動入力電圧Ｖｉの大きさに応じてトランスコンダクタンスｇｍを変化させるために、トランスコンダクタンス誤差増幅器１１０の出力に、双曲正弦関数電流、指数関数電流のように差動入力電圧Ｖｉの大きさに対し非線形に変化する出力電流を取り出す回路構成を採用する。
【００３６】
双曲正弦関数電流、指数関数電流などのいわゆる非線形電流を生成するには、既述の特許文献３に開示された技術的思想を利用することができるが、本発明の一実施の形態については後述する。
【００３７】
トランスコンダクタンス誤差増幅器１１０の出力端子１１０ｃには２つの入力電圧の差分を増幅した電圧が電流に変換されて出力されるが、位相補償回路１２０のインピーダンス回路によって出力電流ｉ１１０にインピーダンスＺ１２０を乗じた電圧が出力される。
【００３８】
位相補償回路１２０は、トランスコンダクタンス誤差増幅器１１０の出力端子１１０ｃに接続される。位相補償回路１２０は、直列に接続したキャパシタ１２０と抵抗１２０とで構成される。トランスコンダクタンス誤差増幅器１１０をスイッチングレギュレータ１００の帰還系に用いる場合は、通常、位相補償回路１２０が用いられる。
【００３９】
スイッチングレギュレータ１００には、インダクタＬ１、キャパシタＣ１及びダイオードＤ１が用いられる。これらは、デジタル信号をアナログ信号に変換するための平滑回路を成す。スイッチングレギュレータ１００に用いるスイッチング信号が数百ＫＨｚから１ＭＨｚであるとすれば、これらの平滑回路に位相の遅れが生じ、その結果、異常発振が生じ、回路動作が不安定に陥る。位相補償回路１２０は、こうした異常発振を防止するために用意される。
【００４０】
位相補償回路１２０のキャパシタ１２０及び抵抗１２０により、位相補償のためのゼロクロス点を作り位相を戻す。ゼロクロス周波数ｆ０は位相が４５度戻る点であり、スイッチング周波数の１／５〜１／２０に設定される。スイッチング周波数がたとえば、２００ＫＨｚの場合は、ゼロクロス周波数ｆ０は、４０ＫＨｚ〜１０ＫＨｚとなる。スイッチング周波数が１ＭＨｚの場合にはゼロクロス周波数ｆ０は２００ＫＨｚ〜５０ＫＨｚとなる。
【００４１】
ゼロクロス周波数ｆ０は、位相補償回路１２０のキャパシタＣ１２０の容量値をｃ１２０、抗Ｒ１２０の抵抗値をｒ１２０とすると、ｆ０＝１／（２×π×ｃ１２０×ｒ１２０）で表すことができる。
【００４２】
Ｖ／Ｉ変換器１３０は、電圧成分を電流に変換するために用意される。Ｖ／Ｉ変換器１３０は、その後段の電流比較器１４０でスイッチングレギュレータの出力電流と比較するために用意される。Ｖ／Ｉ変換器１３０はオペアンプを用いて構成される。電流比較器１４０の非反転入力端子（＋）は、Ｖ／Ｉ変換器１３０の出力が、反転入力端子（−）はスイッチングトランジスタのＱ１、インダクタＬ１及びダイオードＤ１の共通接続点にそれぞれ接続される。
【００４３】
ＲＳフリップフロップ１５０のセット端子Ｓにはクロック信号ＣＬＫが印加される。クロック信号ＣＬＫの周波数は、たとえば、２００ＫＨｚから１ＭＨｚの範囲に設定される。ＲＳフリップフロップ１５０のリセット端子Ｒには電流比較器１４０の出力信号が印加される。電流比較器１４０の出力信号がハイレベルになると、ＲＳフリップフロップ１５０はリセットされ、クロック信号ＣＬＫは出力端子Ｑに出力されない。
【００４４】
ドライバ１６０はスイッチングトランジスタＱ１を駆動する。スイッチングトランジスタＱ１には既述のように降圧スイッチングレギュレータを構成するインダクタＬ１、ダイオードＤ１及びキャパシタＣ１から成るスイッチングレギュレータ出力回路が接続される。
【００４５】
（第２の実施の形態）
図２は、本発明にかかる第２の実施の形態を示す。図１に示した第１の実施の形態は、トランスコンダクタンス誤差増幅器１１０及び位相補償回路１２０と、ドライバ１６０との間にＶ／Ｉ変換器１３０、電流比較器１４０及びＲＳフリップフロップ１５０を、この順序で設けるものであった。これに対して、図２に示す第２の実施の形態のスイッチングレギュレータ２００は、トランスコンダクタンス誤差増幅器１１０及び位相補償回路１２０と、ドライバ１６０との間にＰＷＭ比較器１９０を設けることで相違する。
【００４６】
ＰＷＭ比較器１９０の反転入力端子（−）及び非反転入力端子（＋）には、三角波信号Ｓｐ及びトランスコンダクタンス誤差増幅器１１０から取り出された出力信号が各別に印加される。トランスコンダクタンス誤差増幅器１１０から取り出された出力電流ｉ１１０は、位相補償回路１２０によって電圧に変換される。ＰＷＭ比較器１９０の出力からはパルス幅変調されたいわゆるＰＷＭ信号が出力される。
【００４７】
ＰＷＭ比較器１９０から出力されたＰＷＭ信号は、ドライバ１６０を介してスイッチングトランジスタＱ１に印加される。
【００４８】
図１に示したスイッチングレギュレータ１００及び図２に示したスイッチングレギュレータ２００は、いずれもスイッチングレギュレータの出力電圧ＶＯＵＴを分圧して取り出した帰還電圧ＶＦを基準電圧Ｖｒｅｆと比較し、その差分の電圧を、トランスコンダクタンス誤差増幅器１１０を用いて増幅し、増幅した差分電圧を電流で出力すること、又、出力された電流を位相補償回路１２０に印加する点で共通する。
【００４９】
第２の実施の形態にかかるトランスコンダクタンス誤差増幅器１１０は、図１に示した第１の実施の形態と同様に、差動入力電圧Ｖｉの変化に対する出力電流ｉ１１０の変化の量、すなわち、トランスコンダクタンスｇｍ（△ｉ１１０／△Ｖｉ）が変化する点で共通する。なお、参照符合△は、出力電流ｉ１１０及び差動入力電圧Ｖｉのそれぞれ変化量を表す。トランスコンダクタンス誤差増幅器１１０の詳細については、以降の説明で明らかにされる。
【００５０】
図３Ａは、図１,図２に示したトランスコンダクタンス誤差増幅器１１０の入出力特性を模式的に示す。横軸は差動入力電圧Ｖｉを示し、差動入力電圧Ｖｉは入力端子１１０ａと１１０ｂとに印加される入力電圧の差分である。縦軸はトランスコンダクタンス誤差増幅器１１０の出力端子１１０ｃに出力される出力電流ｉ１１０を表す。
【００５１】
出力電流ｉ１１０は参照符号Ｙ１で示すように、差動入力電圧Ｖｉに対する出力電流ｉ１１０が線形に変化するのではなく非線形に変化する。すなわち、入出力特性が直線的に変化するのではなく、非直線的に変化する。特に差動入力電圧Ｖｉが大きくなるにつれて、差動入力電圧Ｖｉに対する出力電流ｉ１１０の変化量が大きくなるように設定される。こうした非線形に変化する出力電流ｉ１１０は、既述のように、双曲正弦関数電流を発生する差動増幅器及びカレントミラー回路の組み合わせで生成することができる。双曲正弦関数電流の生成回路については既述の図８に示したバイポーラ差動回路を参考にすることができる。従来、この種のトランスコンダクタンス誤差増幅器１１０の入出力特性は参照符号Ｙ２で示すように線形に変化するものであった。
【００５２】
図３Ｂは、図３Ａに示す非線形である入出力特性を、線形に変化する２つの特性に近似して表したものである。差動入力電圧ＶｉがゼロからＶｉａまでと、それ以上とで、トランスコンダクタンスｇｍ（△ｉ１１０／△Ｖｉ）の大きさが変化する状態を模式的に示す。差動入力電圧ＶｉがゼロからＶｉａまでの出力電流ｉ１１０は線形に変化し、差動入力電圧Ｖｉａを超えても出力電流ｉ１１０は線形に変化するものを示した。こうした入出力特性は、部分的にみれば、線形に変化していることになるが、全体的にみると非線形に変化しているとみなすことができる。
【００５３】
図３Ｂに、参照符号Ｙ２で示した入出力特性は、差動入力電圧Ｖｉの変化に対する出力電流ｉ１１０が直線的に変化する、すなわち、トランスコンダクタンスｇｍが差動入力電圧Ｖｉの変化に対して一定であるものを示す。
【００５４】
なお、図３Ｂは線形に変化する２つの入出力特性の組み合わせを示したが、３つ、４つまたはそれ以上の入出力特性を組み合わせることもできる。組み合わせの数を増加させるにつれてその入出力特性は、図３Ａに示した特性に近づくものとなる。
【００５５】
図３Ｃは、図３Ａ，図３Ｂとは別の入出力特性の一例を示す。差動入力電圧Ｖｉがゼロから所定のレベルＶｉｂまでの傾きｋ１と、所定のレベルＶｉｂ以上での入出力特性の傾きｋ２が異なるように設定した一例を示す。
【００５６】
こうした入出力特性は、所定の差動入力電圧ＶｉがＶｉｂを境界にして階段的に変化させることができる。たとえば、後述の図６に示した定電流源ＣＣ１とＣＣ２に流れる定電流の大きさの割合を設定すれば、随時、階段的に変化する量及びその傾斜を調整することができる。
【００５７】
又、定電流源ＣＣ２の定電流の大きさを定電流源ＣＣ１のそれよりも十分大きく設定すれば、所定のレベルＶｉｂでの変化量は大きくなる。
【００５８】
図３Ｃに示す入出力特性は、たとえば、差動増幅器に定電流源を２つ設け、差動入力電圧Ｖｉｂに達したときに定電流源を切り替えるようにすることで比較的容易に得られる。たとえば、差動入力電圧Ｖｉｂまでは定電流源ＣＣ１でトランスコンダクタンス誤差増幅器１１０を作動させ、差動入力電圧Ｖｉｂ以上は定電流源ＣＣ１に定電流源ＣＣ２を加えた定電流源（ＣＣ１＋ＣＣ２）で作動させればよい。
【００５９】
図３Ｃに示した入出力特性も図３Ｂと同じように部分的には線形に変化するが、全体的にみれば非線形に変化しているとみなすことができる。
【００６０】
図３Ａ〜図３Ｃに示したトランスコンダクタンス誤差増幅器１１０の入出力特性は、差動入力電圧が大きくなるにつれて、差動入力電圧Ｖｉの変化量に対する出力電流ｉ１１０の変化量を変化させ、とりわけ、その変化量が差動入力電圧Ｖｉの大きさに比例させている点で共通する。すなわち、トランスコンダクタンス誤差増幅器１１０のトランスコンダクタンスｇｍは入力電圧Ｖｉｎ１及びＶｉｎ２の大きさに比例させて増加させることにほかならない。
【００６１】
図４Ａは、トランスコンダクタンス誤差増幅器１１０及び位相補償回路１２０で得られる差動入力電圧Ｖｉに対するゼロクロス周波数ｆ０の特性を示す。ここで、ゼロクロス周波数とは、位相が４５度戻る点であるとして定義される。ゼロクロス周波数ｆ０はトランスコンダクタンスｇｍに比例する。本発明にかかるゼロクロス周波数ｆ０は、図４Ａに、参照符号Ｙ１で示すように入力電圧が大きくなるとともに増加する。差動入力電圧Ｖｉがゼロ及びＶｉｘのときのゼロクロス周波数ｆ０はそれぞれｆｘ１及びｆｘ２であり、これらの差動入力電圧Ｖｉの変化に対してゼロクロス周波数ｆ０が非線形に変化する状態を示す。一方、参照符号Ｙ２で示した従来の特性は差動入力電圧Ｖｉの大きさに対して変化することがなく一定である。
【００６２】
図４Ｂは、図４Ａの特性に関連するが、本発明にかかるトランスコンダクタンス誤差増幅器１１０の周波数特性を模式的に示す。横軸に周波数、縦軸にゲインＡｖをそれぞれ示す。パラメータは差動入力電圧Ｖｉであり、差動入力電圧Ｖｉ１，Ｖｉ２及びＶｉ３の順序で入力電圧が大きくなるものとして示した。差動入力電圧Ｖｉが最も大きいＶｉ３は差動入力電圧Ｖｉ２よりも周波数特性は良くなり、差動入力電圧Ｖｉ２は差動入力電圧Ｖｉ１よりも周波数特性が良くなる状態を示す。すなわち、ゲインＡｖの減衰する周波数は差動入力電圧Ｖｉが大きくなるにつれて大きくなる。このため、ゼロクロス周波数ｆ０も、差動入力電圧Ｖｉ３，Ｖｉ２及びＶｉ１の順序で高くなり、ｆ０３＞ｆ０２＞ｆ０１の関係を維持する。こうした周波数特性は、トランスコンダクタンスｇｍを大きくすることによって得られる。
【００６３】
図５は、バイポーラトランジスタで構成したトランスコンダクタンス誤差増幅器１１０の具体的な回路構成を示す。トランスコンダクタンス誤差増幅器１１０は、２つの入力端子１１０ａ及び１１０ｂを備える。
【００６４】
入力端子１１０ａには差動入力電圧Ｖｉｎ１が、入力端子１１０ｂには差動入力電圧Ｖｉｎ２が各別に印加される。差動入力電圧Ｖｉｎ１，Ｖｉｎ２は、具体的には図１及び図２に示した帰還電圧ＶＦ及び基準電圧Ｖｒｅｆが相当する。差動入力電圧Ｖｉｎ１としては、帰還電圧ＶＦであってもかまわないし、基準電圧Ｖｒｅｆであってもかまわない。差動入力電圧Ｖｉｎ２についても同様である。
【００６５】
差動入力電圧Ｖｉは、入力電圧Ｖｉｎ１とＶｉｎ２との差分電圧である。差動入力電圧Ｖｉは、入力電圧Ｖｉｎ１及びＶｉｎ２の大小関係により、正負の極性を有する。本書では、入力電圧Ｖｉｎ１がＶｉｎ２よりも大きい場合、すなわち、Ｖｉｎ１＞Ｖｉｎ２の場合は「正」とし、Ｖｉｎ１＜Ｖｉｎ２の場合は「負」としている。
【００６６】
入力端子１１０ａ及び１１０ｂにはトランジスタＴｒ１及びＴｒ２が各別に接続される。すなわち、トランジスタＴｒ１及びＴｒ２には、帰還電圧ＶＦ及び基準電圧Ｖｒｅｆが各別に印加される。トランジスタＴｒ１及びＴｒ２は共通エミッタ接続され差動増幅回路を形成し、共通エミッタには定電流源ＣＣ１が接続され、定電流源ＣＣ１の定電流ｉｏでトランジスタＴｒ１，Ｔｒ２が駆動される。
【００６７】
トランジスタＴｒ１及びＴｒ２のコレクタには第１のカレントミラー回路ＣＭ１を構成するトランジスタＴｒ３及びＴｒ４が各別に接続される。
【００６８】
トランジスタＴｒ４のコレクタ電流ｉｃ４は、トランスコンダクタンス誤差増幅器１１０の実質的な入力電流に相当する。コレクタ電流ｉｃ４は、差動入力電圧をＶｉの変化に対して線形に変化する。
【００６９】
コレクタ電流ｉｃ４は、トランジスタＴｒ２のコレクタ電流ｉｃ２又はトランジスタＴｒ８のコレクタ電流ｉｃ８として流れる。差動入力電圧Ｖｉが正の場合、すなわち、入力電圧Ｖｉｎ１がＶｉｎ２よりも大きいとき（Ｖｉｎ１＞Ｖｉｎ２）には、トランジスタＴｒ２はオフとなるので、コレクタ電流ｉｃ４は、トランジスタＴｒ８のコレクタ電流ｉｃ８として流れ、さらにコレクタ電流ｉｃ８はトランジスタＴｒ９のコレクタ電流ｉｃ９となり、抵抗Ｒ２を介して基準電位端子ＧＮＤに流れる。
【００７０】
トランジスタＴｒ２及びＴｒ４のコレクタは共通接続され、その共通接続点にはトランジスタＴｒ７，Ｔｒ８及び抵抗Ｒ３，Ｒ４から成るバイアス回路が接続され、前記共通接続点に所定のバイアス電圧が与えられる。トランジスタＴｒ７及びＴｒ８のベース側には抵抗Ｒ３及びＲ４で決められたバイアス電圧が与えられる。
【００７１】
トランジスタＴｒ７のコレクタにはトランジスタＴｒ５，Ｔｒ６及び抵抗Ｒ１で構成される第２のカレントミラー回路ＣＭ２が接続される。第２のカレントミラー回路ＣＭ２は、トランジスタＴｒ７を介して第１のカレントミラー回路ＣＭ１側に接続され、かつ、電源電圧端子ＶＣＣ側に設けられている。
【００７２】
第２のカレントミラー回路ＣＭ２は、差動入力電圧Ｖｉが線形に変化した場合に、それとは異なる非線形な電流を生成するために用意されている。すなわち、既述のようにトランジスタＴｒ４のコレクタ電流ｉｃ４及びトランジスタＴｒ２のコレクタ電流ｉｃ２は、差動入力電圧Ｖｉが線形に変化した場合に、同じ形態、すなわち、線形に変化するも、第２のカレントミラー回路ＣＭ２は、こうした線形的な入力電流を非線形の出力電流に変換して出力する回路機能を有する。
【００７３】
第２のカレントミラー回路ＣＭ２は、差動入力電圧Ｖｉ（Ｖｉ＝Ｖｉｎ１−Ｖｉｎ２）が負の場合、すなわち、入力電圧Ｖｉｎ１がＶｉｎ２よりも小さい場合（Ｖｉｎ１＜Ｖｉｎ２）に、差動入力電圧Ｖｉに応じた出力電流ｉ１１０ａを電源端子ＶＣＣ側から出力端子１１０ｃに供給する。出力電流ｉ１１０ａは、トランジスタＴｒ６のコレクタ電流ｉｃ６に等しい。
【００７４】
差動入力電圧Ｖｉが負の場合、トランジスタＴｒ６のコレクタ電流ｉｃ６は、差動入力電圧Ｖｉの変化に対して指数関数的に変化する。したがって、出力電流ｉ１１０ａも差動入力電圧Ｖｉの変化に対して指数関数的に、すなわち、非線形に変化する。
【００７５】
トランジスタＴｒ８のコレクタにはトランジスタＴｒ９，Ｔｒ１０及び抵抗Ｒ２で構成される第３のカレントミラー回路ＣＭ３が接続される。第３のカレントミラー回路ＣＭ３は、トランジスタＴｒ８を介して第１のカレントミラー回路ＣＭ１側に接続され、かつ、基準電位端子ＧＮＤ側に設けられている。
【００７６】
第３のカレントミラー回路ＣＭ３は、第２のカレントミラー回路ＣＭ２と同様に、差動入力電圧Ｖｉが線形に変化した場合に、非線形な電流を生成するために用意されている。すなわち、既述のようにトランジスタＴｒ４のコレクタ電流ｉｃ４及びトランジスタＴｒ２のコレクタ電流ｉｃ２は、差動入力電圧Ｖｉが線形に変化した場合に、同じ形態、すなわち、線形に変化するものであった。これに対して、第３のカレントミラー回路ＣＭ３は、こうした線形な入力電流を非線形の出力電流に変換して出力する回路機能を有する。
【００７７】
第３のカレントミラー回路ＣＭ３は、差動入力電圧Ｖｉ（Ｖｉ＝Ｖｉｎ１−Ｖｉｎ２）が正の場合、すなわち、入力電圧Ｖｉｎ１がＶｉｎ２よりも大きい場合（Ｖｉｎ１＞Ｖｉｎ２）に、差動入力電圧Ｖｉに応じた出力電流ｉ１１０ｂを出力端子１１０ｃ側から基準電位ＧＮＤ側に引き込む。出力電流ｉ１１０ｂは、トランジスタＴｒ１０のコレクタ電流ｉｃ１０に等しい。
【００７８】
差動入力電圧Ｖｉが正の場合、トランジスタＴｒ１０のコレクタ電流ｉｃ１０は、差動入力電圧Ｖｉの変化に対して指数関数的に変化する。したがって、出力電流ｉ１１０ｂも差動入力電圧Ｖｉの変化に対して指数関数的に、すなわち、非線形に変化する。
【００７９】
第２のカレントミラー回路ＣＭ２の出力は、トランジスタＴｒ６のコレクタであり、第３のカレントミラー回路ＣＭ３の出力はトランジスタＴｒ１０のコレクタである。これらの出力は結合手段ＣＭＣによって結合され、結合手段ＣＭＣは出力端子１１０ｃに接続される。こうした回路構成によって、出力端子１１０ｃには、差動入力電圧Ｖｉの変化に対して非線形に変化する出力電流ｉ１１０ａ，ｉ１１０ｂを取り出すことができる。
【００８０】
なお、図５に示したトランスコンダクタンス増幅器１１０は、バイポーラトランジスタで構成したが、もちろん、ＭＯＳトランジスタで構成することもできる。
【００８１】
出力端子１１０ｃには、位相補償回路１２０が接続される。位相補償回路１２０はキャパシタ１２０及び抵抗１２０で構成される。トランスコンダクタンス誤差増幅器１１０のトランスコンダクタンスをｇｍとし、抵抗１２０の抵抗値をｒ１２０とすると、位相補償回路１２０を含めたトランスコンダクタンス誤差増幅器１１０全体のトータルゲインＡｚは、Ａｚ＝ｇｍ×ｒ１２０で表すことができる。
【００８２】
図６は本発明にかかるトランスコンダクタンス誤差増幅器１１０の別の実施の形態を示す。トランスコンダクタンス誤差増幅器１１０は、トランジスタＴｒ１１〜Ｔｒ１８、定電流源ＣＣ１，ＣＣ２、ウインドウコンパレータ１１２、及びスイッチ１１４を備える。
【００８３】
図６に示したトランスコンダクタンス誤差増幅器１１０は、図３Ｃに示した特性を提供する。すなわち、図６に示したトランスコンダクタンス誤差増幅器１１０の出力電流ｉ１１０は、定電流源ＣＣ１によって線形に変化する領域と、定電流源ＣＣ１にＣＣ２を加算した定電流源（ＣＣ１＋ＣＣ２）で線形に変化する２つの線形特性を示す。既述のように、図３Ｃに示した入出力特性は部分的にみれば線形に変化するが、全体的にみれば非線形に変化しているとみなされる。
【００８４】
入力端子１１０ａ，１１０ｂに印加される差動入力電圧Ｖｉは、トランジスタＴｒ１１及びＴｒ１２に印加されるとともに、ウインドウコンパレータ１１２に信号線１１２ａ及び１１２ｂを介して印加される。差動入力電圧Ｖｉは、図１，図２に示した帰還電圧ＶＦと基準電圧Ｖｒｅｆとの差分電圧である。
【００８５】
ウインドウコンパレータ１１２は、差動入力電圧Ｖｉが所定の大きさの範囲内であるとき、ウインドウコンパレータ１１２が作動する。図６に示したウインドウコンパレータ１１２は、図３Ｃに示した差動入力電圧ＶｉがＶｉｂを超えると、オフからオンするものとして示す。差動入力電圧Ｖｉｂまでの大きさであるときは、ウインドウコンパレータ１１２及びスイッチ１１４はオフであり、トランジスタＴｒ１〜Ｔｒ１８で構成される差動増幅器は、定電流源ＣＣ１のみによって駆動される。
【００８６】
定電流源ＣＣ１によって、トランスコンダクタンス誤差増幅器１１０が駆動されるときは、出力端子１１０ｃに出力される出力電流ｉ１１０は、定電流源ＣＣ１の定電流ｉｏ１に等しくなり、ｉ１１０＝ｉｏ１となる。
【００８７】
ウインドウコンパレータ１１２がオンすると、その出力信号は信号線１１２を介しスイッチ１１４に供給される。このときスイッチ１１４はオフからオン状態となる。それに伴い、トランジスタＴｒ１１及びＴｒ１２の共通エミッタには定電流源ＣＣ２及び定電流源ＣＣ１の２つが接続され、共通エミッタに流れる電流は定電流（ｉｏ１＋ｉｏ２）となり、トランジスタＴｒ１１及びＴｒ１２に流れる電流は、ウインドウコンパレータ１１２及びスイッチ１１４がオフのときよりも定電流の大きさは増加する。これに伴い、出力端子１１０ｃに出力される出力電流ｉ１１０は電流値ｉｏ１から、（ｉｏ１＋ｉｏ２）に増加する。
【００８８】
図６に示したトランスコンダクタンス誤差増幅器１１０を構成する差動増幅器は、少なくとも２つの定電流源で駆動され、これらの定電流源はスイッチによってオン・オフされて定電流の大きさが制御され、その結果、トランスコンダクタンスｇｍが調整される一例として示している。又、スイッチ１１４は、入力電圧の大きさに応じてオン・オフするウインドウコンパレータ１１２の出力信号によって制御される。
【００８９】
出力電流ｉ１１０が増加すると、必然的にトランスコンダクタンス誤差増幅器１１０のトランスコンダクタンスｇｍも増加する。トランスコンダクタンスｇｍが増加すると、トランスコンダクタンス誤差増幅器１１０のゲインが増加し、入出力応答特性が向上する。  
【産業上の利用可能性】
【００９０】
以上説明したように、本発明によれば入力電圧の大きさに応じてトランスコンダクタンスｇｍを変化させることができる。これによって、周波数特性及び入出力応答特性の両者が向上したスイッチングレギュレータを提供することができるのでその産業上の利用可能性は高い。
【符号の説明】
【００９１】
１００，２００  スイッチングレギュレータ
１１０  トランスコンダクタンス誤差増幅器
１１０ａ,１１０ｂ  端子
１１０ｃ  共通端子  
１２０  位相補償回路
１３０  電圧−電流（Ｖ／Ｉ）変換器  
１４０  電流比較器  
１５０  ＲＳフリップフロップ
１６０  ドライバ  
１７０  入力端子  
１８０  出力端子
１９０  ＰＷＭ比較器
ＣＣ１,ＣＣ２  定電流源
Ｃ１，Ｃ１２０  キャパシタ
Ｄ１  ダイオード
Ｌ１  インダクタ
Ｑ１,Ｑ２,Ｑ３,Ｑ４,Ｑ５,Ｑ６,Ｑ７,Ｑ８,Ｑ９,Ｑ１０,Ｑ１１,Ｑ１２,Ｑ１３,Ｑ１４,Ｑ１５,Ｑ１６,Ｑ１６,Ｑ１７,Ｑ１８  トランジスタ
Ｒ１,Ｒ２,Ｒ３,Ｒ４，Ｒ１２０  抵抗
【図１】
2011072102.tif 000003
【図２】
2011072102.tif 000004
【図３Ａ】
2011072102.tif 000005
【図３Ｂ】
2011072102.tif 000006
【図３Ｃ】
2011072102.tif 000007
【図４Ａ】
2011072102.tif 000008
【図４Ｂ】
2011072102.tif 000009
【図５】
2011072102.tif 000010
【図６】
2011072102.tif 000011
【図７】
2011072102.tif 000012
【図８】
2011072102.tif 000013
【図９】
2011072102.tif 000014