(57)【要約】【課題】磁気検出レベルが電源の内部抵抗の抵抗値に依存しにくい低消費電力の磁気センサ回路を提供する。【解決手段】比較回路２１は、主にホール素子２５及び増幅回路２６が給電されることによって電源電圧ＶＤＤが電圧降下した状況でのサンプル後に生成された磁気に基づいた電圧Ｖｈ２と、その状況でのサンプル後の基準電圧Ｖｒｅｆと、を比較する。これらの電圧は、両方とも、内部抵抗３３によって電圧降下した電源電圧ＶＤＤに基づいて生成される。よって、磁気検出レベルＢｄｅｔが内部抵抗３３の抵抗値Ｒｖｄｄに依存しにくくなる。また、例えば、サンプル期間では比較回路２１が動作しないようにでき、比較期間ではホール素子２５及び増幅回路２６が動作しないようにできるので、その分、磁気センサ回路の消費電力が低くなる。【選択図】図１
2011075338.tif 000002
【特許請求の範囲】
【請求項１】
内部抵抗を有する電源に接続する磁気センサ回路において、
磁気によってホール電圧を発生するホール素子と、
前記ホール電圧を増幅する増幅回路と、
基準電圧を生成する基準電圧回路と、
サンプル期間に、増幅された前記ホール電圧及び前記基準電圧に基づいた電圧をそれぞれサンプルするサンプル・ホールド回路と、
比較期間に、サンプル後の増幅された前記ホール電圧とサンプル後の前記基準電圧に基づいた電圧とを比較し、比較結果に基づいた出力電圧を出力する比較回路と、
前記サンプル期間に少なくとも前記ホール素子及び前記増幅回路を活性状態に制御し、前記比較期間に少なくとも前記比較回路を活性状態にそれぞれ制御する制御回路と、
を備えることを特徴とする磁気センサ回路。
【請求項２】
前記サンプル・ホールド回路は、増幅された前記ホール電圧及び前記基準電圧をそれぞれサンプルし、
前記比較回路は、サンプル後の増幅された前記ホール電圧とサンプル後の前記基準電圧とを比較する、
ことを特徴とする請求項１記載の磁気センサ回路。
【請求項３】
前記増幅回路は、前記ホール電圧及び前記基準電圧をそれぞれ増幅し、
前記サンプル・ホールド回路は、増幅された前記ホール電圧及び増幅された前記基準電圧をそれぞれサンプルし、
前記比較回路は、サンプル後の増幅された前記ホール電圧とサンプル後の増幅された前記基準電圧とを比較する、
ことを特徴とする請求項１記載の磁気センサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部抵抗を有する電源に接続する磁気センサ回路に関する。
【背景技術】
【０００２】
従来の磁気センサ回路について説明する。図７は、従来の磁気センサ回路を示す図である。
【０００３】
従来の磁気センサ回路において、ホール素子６１に対する磁気により、ホール素子６１にホール電圧が発生する。そのホール電圧を増幅回路６２が増幅する。基準電圧回路６３は基準電圧Ｖｒｅｆを生成する。比較回路６４は、増幅されたホール電圧Ｖｈと基準電圧Ｖｒｅｆとを比較する。この時、例えば、増幅されたホール電圧Ｖｈが基準電圧Ｖｒｅｆよりも高いと、出力電圧ＶＯＵＴはハイレベルになり、低いと、ローレベルになる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２６０６２９号公報（図５）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、低消費電力の磁気センサ回路が望まれる場合、特許文献１の図１に開示されているようなサンプル・ホールド回路（図示せず）が増幅回路６２の後段に追加される技術が考えられる。この時、サンプル期間で、サンプル・ホールド回路が増幅されたホール電圧Ｖｈをサンプルし、その後の比較期間で、サンプルされた電圧Ｖｈと基準電圧Ｖｒｅｆとを比較回路６４が比較するようにする。この比較期間において、ホール素子６１及び増幅回路６２への給電が停止するように磁気センサ回路が制御されることにより、その分、磁気センサ回路の消費電力が低くなることができる。
【０００６】
ここで、電源５０は内部抵抗５１及び内部電源５２を備えていて、磁気センサ回路の電源電圧ＶＤＤは、内部抵抗５１の抵抗値Ｒｖｄｄと主にホール素子６１及び増幅回路６２による磁気センサ回路の消費電流の電流値Ｉｄｄとに基づき、内部電源５２の内部電源電圧ＶＤＤＰＳから電圧（ＶＤＤＰＳ−Ｒｖｄｄ・Ｉｄｄ）に電圧降下している。
【０００７】
上記の技術では、サンプル期間では、主にホール素子６１及び増幅回路６２が給電されることにより、電源電圧ＶＤＤが電圧降下するが、比較期間では、ホール素子６１及び増幅回路６２が給電されないことにより、電源電圧ＶＤＤがほとんど電圧降下しない。よって、比較回路２１は、電源電圧ＶＤＤが電圧降下している状況でのサンプルされた電圧Ｖｈと、電源電圧ＶＤＤがほとんど電圧降下していない状況での基準電圧Ｖｒｅｆと、を比較している。
【０００８】
この時、ホール素子６１の磁電変換係数をＫＨとすると、下記の式（２１）〜（２３）が成立する。
ＶＤＤ＝ＶＤＤＰＳ−Ｒｖｄｄ・Ｉｄｄ・・・・・（２１）
ＫＨ∝ＶＤＤ・・・・・・・・・・・・・・・・・（２２）
Ｖｒｅｆ∝ＶＤＤＰＳ・・・・・・・・・・・・・（２３）
また、式（２２）より、式（２４）も成立する。
Ｖｈ∝ＶＤＤ・・・・・・・・・・・・・・・・・（２４）
ホール素子６１に対する磁気を検出する時の磁気検出レベルＢｄｅｔは、下記の式（２５）で表される。
Ｂｄｅｔ＝Ｖｒｅｆ／ＫＨ・・・・・・・・・・・（２５）
よって、式（２２）〜（２５）より、磁電変換係数ＫＨが電圧降下した電源電圧ＶＤＤに比例することにより、磁気に基づいた電圧Ｖｈも電圧降下した電源電圧ＶＤＤに比例し、これに対し、基準電圧Ｖｒｅｆはほとんど電圧降下しない電源電圧ＶＤＤ（内部電源電圧ＶＤＤＰＳ）に比例してしまうので、磁気検出レベルＢｄｅｔは内部抵抗５１の抵抗値Ｒｖｄｄに依存してしまう。
【０００９】
本発明は、上記課題に鑑みてなされ、磁気検出レベルが電源の内部抵抗の抵抗値に依存しにくく、かつ低消費電力の磁気センサ回路を提供する。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決するため、内部抵抗を有する電源に接続する磁気センサ回路において、磁気によってホール電圧を発生するホール素子と、前記ホール電圧を増幅する増幅回路と、基準電圧を生成する基準電圧回路と、サンプル期間に、増幅された前記ホール電圧及び前記基準電圧に基づいた電圧をそれぞれサンプルするサンプル・ホールド回路と、比較期間に、サンプル後の増幅された前記ホール電圧とサンプル後の前記基準電圧に基づいた電圧とを比較し、比較結果に基づいた出力電圧を出力する比較回路と、前記サンプル期間に少なくとも前記ホール素子及び前記増幅回路を活性状態に制御し、前記比較期間に少なくとも前記比較回路を活性状態にそれぞれ制御する制御回路と、を備えることを特徴とする磁気センサ回路を提供する。
【発明の効果】
【００１１】
本発明では、比較回路は、主にホール素子及び増幅回路が給電されることによって電源電圧が電圧降下した状況でのサンプル後の増幅されたホール電圧と、その状況でのサンプル後の基準電圧に基づいた電圧と、を比較する。これらの電圧は、両方とも、内部抵抗によって電圧降下した電源電圧に基づいて生成される。よって、磁気検出レベルが内部抵抗の抵抗値に依存しにくくなる。
【００１２】
また、例えば、サンプル期間では比較回路が動作しないようにでき、比較期間ではホール素子及び増幅回路が動作しないようにできるので、その分、磁気センサ回路の消費電力が低くなる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態の磁気センサ回路を示す図である。
【図２】第１実施形態の磁気センサ回路の増幅回路を示す図である。
【図３】第１実施形態の磁気センサ回路の動作を示すタイムチャートである。
【図４】第２実施形態の磁気センサ回路を示す図である。
【図５】第２実施形態の磁気センサ回路の増幅回路を示す図である。
【図６】第２実施形態の磁気センサ回路の動作を示すタイムチャートである。
【図７】従来の磁気センサ回路を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を、図面を参照して説明する。
【００１５】
＜第１実施形態＞
まず、磁気センサ回路の構成について説明する。図１は、第１実施形態の磁気センサ回路を示す図である。図２は、第１実施形態の磁気センサ回路の増幅回路を示す図である。
【００１６】
磁気センサ回路は、基準電圧回路２４、ホール素子２５、スイッチ１〜８、増幅回路２６、サンプル・ホールド回路１０、比較回路２１、バッファ回路２２、及び、制御回路２３を備える。また、磁気センサ回路は、電源端子４１、接地端子４２、及び、出力端子４３を備える。サンプル・ホールド回路１０は、スイッチ１１〜１６、及び、容量１７〜１９を備える。また、サンプル・ホールド回路１０は、図示しないが、第一〜第二入力端子、及び、第一〜第二出力端子を備える。この磁気センサ回路に接続する電源３０は、内部抵抗３３、及び、内部電源３４を備える。また、電源３０は、電源端子３１、及び、接地端子３２を備える。増幅回路２６は、図２に示すように、一段目第一アンプ７１、一段目第二アンプ７２、チョッパー回路７３、及び、二段目アンプ７４を備える。また、増幅回路２６は、非反転入力端子、反転入力端子、及び、出力端子を備える。
【００１７】
ホール素子２５の第一端子は、スイッチ１を介して電源端子４１に接続し、第二端子は、スイッチ２を介して電源端子４１に接続し、第三端子は、スイッチ３を介して接地端子４２に接続し、第四端子は、スイッチ４を介して接地端子４２に接続する。
【００１８】
スイッチ５は、ホール素子２５の第一端子と増幅回路２６の非反転入力端子との間に設けられる。スイッチ６は、ホール素子２５の第二端子と増幅回路２６の非反転入力端子との間に設けられる。スイッチ７は、ホール素子２５の第三端子と増幅回路２６の反転入力端子との間に設けられる。スイッチ８は、ホール素子２５の第四端子と増幅回路２６の反転入力端子との間に設けられる。
【００１９】
サンプル・ホールド回路１０の第一入力端子は、増幅回路２６の出力端子に接続し、第二入力端子は、基準電圧回路２４の出力端子に接続し、第一出力端子は、比較回路２１の非反転入力端子に接続し、第二出力端子は、比較回路２１の反転入力端子に接続する。ここで、サンプル・ホールド回路１０において、第一入力端子と第一出力端子との間に、スイッチ１１〜１２が順に直列接続し、第一入力端子と第一出力端子との間に、スイッチ１３〜１４が順に直列接続し、第二入力端子と第二出力端子との間に、スイッチ１５〜１６が順に直列接続する。また、容量１７は、スイッチ１１及びスイッチ１２の接続点と接地端子４２との間に設けられ、容量１８は、スイッチ１３及びスイッチ１４の接続点と接地端子４２との間に設けられ、容量１９は、スイッチ１５及びスイッチ１６の接続点と接地端子４２との間に設けられる。
【００２０】
基準電圧回路２４と増幅回路２６と比較回路２１とバッファ回路２２とは、電源端子４１と接地端子４２との間にそれぞれ設けられる。バッファ回路２２の入力端子は、比較回路２１の出力端子に接続し、出力端子は、出力端子４３に接続する。制御回路２３は、信号ＥＮ１〜ＥＮ２と信号Φ１〜Φ３と信号Φ１Ｖ〜Φ２Ｖとを出力し、増幅回路２６と比較回路２１とスイッチ１〜８とスイッチ１１〜１６とを制御する。
【００２１】
電源端子３１は、電源端子４１に接続し、接地端子３２は、接地端子４２に接続する。内部抵抗３３及び内部電源３４は、電源端子３１と接地端子３２との間に順に直列接続する。
【００２２】
増幅回路２６では、図２に示すように、一段目第一アンプ７１及び一段目第二アンプ７２による一段目増幅段の出力電圧が、二段目アンプ７４による二段目増幅段にチョッパー回路７３を介して入力している。
【００２３】
ホール素子２５は、磁気によってホール電圧を発生する。増幅回路２６は、ホール電圧を増幅する。基準電圧回路２４は、基準電圧Ｖｒｅｆを生成する。サンプル・ホールド回路１０は、サンプル期間に、増幅されたホール電圧及び基準電圧Ｖｒｅｆをそれぞれサンプルする。比較回路２１は、比較期間に、サンプル後の増幅されたホール電圧とサンプル後の基準電圧Ｖｒｅｆとを比較し、比較結果に基づいた出力電圧を出力する。制御回路２３は、サンプル期間に比較回路２１を非活性状態に制御し、比較期間にホール素子２５及び増幅回路２６を非活性状態にそれぞれ制御する。
【００２４】
次に、磁気センサ回路の動作について説明する。図３は、第１実施形態の磁気センサ回路の動作を示すタイムチャートである。
【００２５】
［時間ｔ１から時間ｔ２までの期間の動作］この期間は、ホール素子２５に対する磁気によってホール素子２５に発生したホール電圧を増幅し、その増幅されたホール電圧をサンプルするサンプル期間である。この時、制御回路２３は、信号ＥＮ１をハイレベルに制御することにより、増幅回路２６を活性状態に制御する。また、制御回路２３は、信号ＥＮ２をローレベルに制御することにより、比較回路２１を非活性状態に制御する。比較回路２１が動作しない分、磁気センサ回路の消費電力が低くなる。また、この期間では、信号Φ１及び信号Φ１Ｖがハイレベルになり、スイッチ１とスイッチ４とスイッチ６〜７とスイッチ１１とスイッチ１５とがオンし、信号Φ２及び信号Φ２Ｖがローレベルになり、スイッチ２〜３とスイッチ５とスイッチ８とスイッチ１３とがオフする。
【００２６】
信号Φ１がハイレベルになり、スイッチ１及びスイッチ４がオンしていて、バイアス電流がホール素子２５にスイッチ１及びスイッチ４を介して流れる。このバイアス電流及び磁気に基づき、ホール素子２５の第二端子と第三端子との間にホール電圧が発生する。信号Φ１Ｖがハイレベルになり、スイッチ６〜７がオンしているので、このホール電圧は増幅回路２６にスイッチ６〜７を介して入力し、ホール電圧は増幅回路２６によって増幅される。信号Φ１Ｖがハイレベルになり、スイッチ１１がオンしているので、増幅されたホール電圧は容量１７にスイッチ１１を介して充電されてサンプルされる。
【００２７】
また、基準電圧回路２４は基準電圧Ｖｒｅｆを生成する。信号Φ１Ｖがハイレベルになり、スイッチ１５がオンしているので、この基準電圧Ｖｒｅｆは容量１９にスイッチ１５を介して充電されてサンプルされる。
【００２８】
ここで、磁気センサ回路の電源電圧ＶＤＤは、図３示すように、内部抵抗３３の抵抗値Ｒｖｄｄと主にホール素子２５及び増幅回路２６による磁気センサ回路の消費電流の電流値Ｉｄｄとに基づき、内部電源３４の内部電源電圧ＶＤＤＰＳから電圧（ＶＤＤＰＳ−Ｒｖｄｄ・Ｉｄｄ）に電圧降下している。この時の電圧降下した電源電圧（ＶＤＤ＝ＶＤＤＰＳ−Ｒｖｄｄ・Ｉｄｄ）に基づき、増幅されたホール電圧は容量１７にスイッチ１１を介して充電されてサンプルされ、基準電圧Ｖｒｅｆも容量１９にスイッチ１５を介して充電されてサンプルされている。つまり、主にホール素子２５及び増幅回路２６が給電されていることによって電源電圧ＶＤＤが電圧降下している状況で、増幅されたホール電圧及び基準電圧Ｖｒｅｆが両方ともサンプルされている。
【００２９】
［時間ｔ２から時間ｔ３までの期間の動作］この期間では、制御回路２３により、信号Φ１及び信号Φ１Ｖがローレベルになり、スイッチ１とスイッチ４とスイッチ６〜７とスイッチ１１とスイッチ１５とがオフし、信号Φ２及び信号Φ２Ｖがハイレベルになり、スイッチ２〜３とスイッチ５とスイッチ８とスイッチ１３とがオンする。
【００３０】
すると、ホール素子２５のバイアス電流の経路は、第一端子と第四端子との間の経路から第二端子と第三端子との間の経路に切り替わる。また、第二端子と第三端子との間に発生したホール素子２５のホール電圧は、第一端子と第四端子との間に発生する。また、増幅されたホール電圧を充電する容量は、容量１７から容量１８に切り替わる。
【００３１】
［時間ｔ３から時間ｔ４までの期間の動作］この期間は、磁気に基づいた電圧Ｖｈ２と基準電圧Ｖｒｅｆとを比較する比較期間である。この時、制御回路２３は、信号Φ１〜Φ２及び信号Φ１Ｖ〜Φ２Ｖをローレベルに制御することにより、ホール素子２５を非活性状態に制御する。また、制御回路２３は、信号ＥＮ１をローレベルに制御することにより、増幅回路２６を非活性状態に制御する。また、制御回路２３は、信号ＥＮ２をハイレベルに制御することにより、比較回路２１を活性状態に制御する。ホール素子２５及び増幅回路２６が動作しない分、磁気センサ回路の消費電力が低くなる。また、この期間では、信号Φ３がハイレベルになり、スイッチ１２とスイッチ１４とスイッチ１６とがオンする。
【００３２】
信号Φ３がハイレベルになり、スイッチ１２及びスイッチ１４がオンしているので、容量１３と容量１８とは並列接続し、各容量にサンプル後にそれぞれホールドされた各電圧（増幅されたホール電圧）は平均化されて比較回路２１の非反転入力端子に磁気に基づいた電圧Ｖｈ２として入力する。また、容量１９にサンプル後にホールドされた電圧（基準電圧Ｖｒｅｆ）は比較回路２１の反転入力端子に入力する。比較回路２１は、主にホール素子２５及び増幅回路２６が給電されていることによって電源電圧ＶＤＤが電圧降下している状況でのサンプル後に生成された磁気に基づいた電圧Ｖｈ２と、その状況でサンプルされた基準電圧Ｖｒｅｆと、を比較する。この時、磁気に基づいた電圧Ｖｈ２が基準電圧Ｖｒｅｆよりも高いと、比較回路２１の出力信号及び出力電圧ＶＯＵＴはハイレベルになり、低いと、ローレベルになる。なお、この比較回路２１の出力信号は、バッファ回路２２によってバッファされる。
【００３３】
この時、ホール素子２５の磁電変換係数をＫＨとすると、下記の式（１）〜（３）が成立する。
ＶＤＤ＝ＶＤＤＰＳ−Ｒｖｄｄ・Ｉｄｄ・・・・・・・・・・・・・・・・（１）
ＫＨ∝ＶＤＤ・・・・・・・・・・・・・・・・・・・・・・・・・・・・（２）
Ｖｒｅｆ∝ＶＤＤ・・・・・・・・・・・・・・・・・・・・・・・・・・（３）
また、式（２）より、式（４）も成立する。
Ｖｈ２∝ＶＤＤ・・・・・・・・・・・・・・・・・・・・・・・・・・・（４）
ホール素子２５に対する磁気を検出する時の磁気検出レベルＢｄｅｔは、下記の式（５）で表される。
Ｂｄｅｔ＝Ｖｒｅｆ／ＫＨ・・・・・・・・・・・・・・・・・・・・・・（５）
よって、式（２）〜（５）より、磁電変換係数ＫＨが電圧降下した電源電圧ＶＤＤに比例することにより、磁気に基づいた電圧Ｖｈ２も電圧降下した電源電圧ＶＤＤに比例し、磁気に基づいた電圧Ｖｈ２及び基準電圧Ｖｒｅｆは両方とも電圧降下した電源電圧ＶＤＤに比例するので、磁気検出レベルＢｄｅｔは内部抵抗３３の抵抗値Ｒｖｄｄに依存しにくくなる。
【００３４】
また、一段目第二アンプ７２の出力端子から一段目第一アンプ７１の出力端子に発生する電圧をＶ１とし、電圧Ｖ１がチョッパー回路７３によってチョッピングされて生成した電圧をＶ２とし、二段目アンプ７４の出力端子に発生する電圧をＶ３とし、比較回路２１の非反転入力端子に発生する電圧をＶｈ２とする。また、一段目第一アンプ７１及び一段目第二アンプ７２による一段目増幅段の利得をＧ１とし、二段目アンプ７４による二段目増幅段の利得をＧ２とする。また、ホール電圧をＶｈ１とする。また、ホール素子２５のオフセット電圧をＶｏｈとし、一段目増幅段のオフセット電圧をＶｏａ１とし、二段目増幅段のオフセット電圧をＶｏａ２とする。
【００３５】
時間ｔ１から時間ｔ２までの期間（サンプル期間）において、電圧Ｖ１は下記の式（１１）で表される。
Ｖ１＝Ｇ１・（＋Ｖｏｈ＋Ｖｏａ１＋Ｖｈ１）・・・・・・・・・・・・・（１１）
電圧Ｖ１はそのまま電圧Ｖ２になり、電圧Ｖ２は下記の式（１２）で表される。
Ｖ２＝Ｇ１・（＋Ｖｏｈ＋Ｖｏａ１＋Ｖｈ１）・・・・・・・・・・・・・（１２）
二段目増幅段が電圧Ｖ２を電圧Ｖ３に増幅し、電圧Ｖ３は下記の式（１３）で表される。
Ｖ３＝Ｇ１・Ｇ２（＋Ｖｏｈ＋Ｖｏａ１＋Ｖｈ１）＋Ｇ２・Ｖｏａ２・・・（１３）
時間ｔ２から時間ｔ３までの期間（サンプル期間）において、ホール素子２５のバイアス電流の経路が切り替わるので、電圧Ｖ１は下記の式（１４）で表される。
Ｖ１＝Ｇ１・（＋Ｖｏｈ＋Ｖｏａ１−Ｖｈ１）・・・・・・・・・・・・・（１４）
電圧Ｖ１はチョッパー回路７３によってチョッピングされて電圧Ｖ２になり、電圧Ｖ２は下記の式（１５）で表される。
Ｖ２＝Ｇ１・（−Ｖｏｈ−Ｖｏａ１＋Ｖｈ１）・・・・・・・・・・・・・（１５）
二段目増幅段が電圧Ｖ２を電圧Ｖ３に増幅し、電圧Ｖ３は下記の式（１６）で表される。
Ｖ３＝Ｇ１・Ｇ２（−Ｖｏｈ−Ｖｏａ１＋Ｖｈ１）＋Ｇ２・Ｖｏａ２・・・（１６）
時間ｔ３から時間ｔ４までの期間（比較期間）において、時間ｔ１から時間ｔ２までの期間の電圧Ｖ３と時間ｔ２から時間ｔ３までの期間の電圧Ｖ３とが平均化されて電圧Ｖｈ２になり、電圧Ｖｈ２は下記の式（１７）で表される。
Ｖｈ２＝Ｇ１・Ｇ２・Ｖｈ１＋Ｇ２・Ｖｏａ２・・・・・・・・・・・・・（１７）
式（１７）より、ホール素子２５のオフセット電圧Ｖｏｈ、及び、増幅回路２６の一段目第一アンプ７１及び一段目第二アンプ７２による一段目増幅段のオフセット電圧Ｖｏａ１が、磁気に基づいた電圧Ｖｈ２に含まれなくなる。
【００３６】
このようにすると、比較回路２１は、主にホール素子２５及び増幅回路２６が給電されることによって電源電圧ＶＤＤが電圧降下した状況でのサンプル後に生成された磁気に基づいた電圧Ｖｈ２と、その状況でのサンプル後の基準電圧Ｖｒｅｆと、を比較する。これらの電圧は、両方とも、内部抵抗３３によって電圧降下した電源電圧ＶＤＤに基づいて生成される。よって、磁気検出レベルＢｄｅｔが内部抵抗３３の抵抗値Ｒｖｄｄに依存しにくくなる。
【００３７】
また、サンプル期間では比較回路２１が動作しないようにでき、比較期間ではホール素子２５及び増幅回路２６が動作しないようにできるので、その分、磁気センサ回路の消費電力が低くなる。
【００３８】
また、ホール素子２５のオフセット電圧Ｖｏｈ、及び、増幅回路２６の一段目第一アンプ７１及び一段目第二アンプ７２による一段目増幅段のオフセット電圧Ｖｏａ１が、磁気に基づいた電圧Ｖｈ２に含まれなくなる。
【００３９】
なお、基準電圧Ｖｒｅｆは、図１では、信号Φ１Ｖがハイレベルになるタイミングで、容量１９にスイッチ１５を介して充電されてサンプルされるが、図示しないが、信号Φ２Ｖがハイレベルになるタイミングで、サンプルされても良い。
【００４０】
また、信号Φ１と信号Φ１Ｖとは同一の信号でも良い。
【００４１】
また、信号Φ２と信号Φ２Ｖとは同一の信号でも良い。
【００４２】
また、図３では、サンプル期間で比較回路２１が動作せず、比較期間でホール素子２５及び増幅回路２６が動作しない。しかし、図示しないが、サンプル期間で比較回路２１が動作し、比較期間でホール素子２５及び増幅回路２６が動作しなくても良い。また、図示しないが、サンプル期間で比較回路２１が動作せず、比較期間でホール素子２５及び増幅回路２６が動作しても良い。
【００４３】
＜第２実施形態＞
まず、第２実施形態の磁気センサ回路の構成について説明する。図４は、第２実施形態の磁気センサ回路を示す図である。図５は、第２実施形態の磁気センサ回路の増幅回路を示す図である。
【００４４】
第１実施形態と第２実施形態とを比較すると、増幅回路２６が増幅回路２６ａに変更され、その際、増幅回路２６ａでは第一〜第二制御端子が追加されている。サンプル・ホールド回路１０がサンプル・ホールド回路１０ａに変更され、その際、サンプル・ホールド回路１０ａでは第二入力端子が削除されている。制御回路２３が制御回路２３ａに変更され、その際、制御回路２３ａでは信号Φ４を出力する出力端子が追加されている。また、スイッチ８１〜８２が追加されている。
【００４５】
第１実施形態と第２実施形態とを比較すると、基準電圧回路２４の出力端子が、サンプル・ホールド回路１０の第二入力端子でなく、増幅回路２６ａの第一制御端子にスイッチ８１を介して接続している。電圧（ＶＤＤ／２）を印加される端子が、増幅回路２６ａの第二制御端子にスイッチ８２を介して接続している。スイッチ１５が、サンプル・ホールド回路１０の第二入力端子でなく、サンプル・ホールド回路１０ａの第一入力端子に設けられている。また、制御回路２３ａは、信号Φ１Ｖでなく、信号Φ４によってスイッチ１５を制御している。制御回路２３ａは、信号Φ４によってスイッチ８１〜８２を制御している。
【００４６】
増幅回路２６は、ホール電圧及び基準電圧Ｖｒｅｆをそれぞれ増幅する。サンプル・ホールド回路１０は、サンプル期間に、増幅されたホール電圧及び増幅された基準電圧Ｖｒｅｆ２をそれぞれサンプルする。比較回路２１は、比較期間に、サンプル後の増幅されたホール電圧とサンプル後の増幅された基準電圧Ｖｒｅｆ２とを比較し、比較結果に基づいた出力電圧を出力する。
【００４７】
次に、磁気センサ回路の動作について説明する。図６は、磁気センサ回路の動作を示すタイムチャートである。
【００４８】
［時間ｔ１１から時間ｔ１２までの期間の動作］この期間の動作は、第１実施形態における時間ｔ１から時間ｔ２までの期間の動作と同様である。
【００４９】
［時間ｔ１２から時間ｔ１３までの期間の動作］この期間の動作は、第１実施形態における時間ｔ２から時間ｔ３までの期間の動作と同様である。
【００５０】
［時間ｔ１３から時間ｔ１４までの期間の動作］この期間は、基準電圧Ｖｒｅｆを増幅し、その基準電圧Ｖｒｅｆをサンプルするサンプル期間である。この時、制御回路２３ａは、信号ＥＮ１をハイレベルに制御することにより、増幅回路２６ａを活性状態に制御する。また、制御回路２３ａは、信号ＥＮ２をローレベルに制御することにより、比較回路２１を非活性状態に制御する。比較回路２１が動作しない分、磁気センサ回路の消費電力が低くなる。また、この期間では、信号Φ４がハイレベルになり、スイッチ１５及びスイッチ８１〜８２がオンし、信号Φ１〜Φ２及び信号Φ１Ｖ〜Φ２Ｖがローレベルになり、スイッチ１〜８とスイッチ１１とスイッチ１３とがオフする。また、制御回路２３ａは、図５に示したチョッパー回路７３の各スイッチをオフするよう制御する。
【００５１】
信号Φ４がハイレベルになり、スイッチ８１〜８２がオンしているので、増幅回路２６ａの第一制御端子に基準電圧Ｖｒｅｆが入力し、第二制御端子に電圧（ＶＤＤ／２）が入力する。すると、基準電圧Ｖｒｅｆと二段目アンプ７４のオフセット電圧Ｖｏａ２との合計電圧が電圧（ＶＤＤ／２）を基準に増幅され、増幅された基準電圧Ｖｒｅｆ２が出力される。スイッチ１１及びスイッチ１３がオフし、スイッチ１５がオンしているので、増幅された基準電圧Ｖｒｅｆ２は容量１９にスイッチ１５を介して充電されてサンプルされる。
【００５２】
［時間ｔ１４から時間ｔ１５までの期間の動作］この期間の動作は、第１実施形態における時間ｔ３から時間ｔ４までの期間の動作と同様である。
【００５３】
ここで、繰り返しになるが、前述のように、電圧Ｖｈ２は下記の式（１７）で表される。
Ｖｈ２＝Ｇ１・Ｇ２・Ｖｈ１＋Ｇ２・Ｖｏａ２・・・・・・・・・・・・・（１７）
また、二段目アンプ７４による二段目増幅段が基準電圧Ｖｒｅｆを基準電圧Ｖｒｅｆ２に増幅し、増幅された基準電圧Ｖｒｅｆ２は下記の式（１８）で表される。
Ｖｒｅｆ２＝Ｇ２・Ｖｒｅｆ＋Ｇ２・Ｖｏａ２・・・・・・・・・・・・・（１８）
磁気に基づいた電圧Ｖｈ２は、電圧（Ｇ２・Ｖｏａ２）を有しながら比較回路２１の非反転入力端子に入力するが、増幅された基準電圧Ｖｒｅｆ２も、電圧（Ｇ２・Ｖｏａ２）を有しながら比較回路２１の反転入力端子に入力する。よって、式（１７）〜（１８）より、増幅回路２６の二段目アンプ７４による二段目増幅段のオフセット電圧Ｖｏａ２は、比較回路２１に影響しなくなる。
【００５４】
このようにすると、ホール素子２５のオフセット電圧Ｖｏｈ、及び、増幅回路２６の一段目第一アンプ７１及び一段目第二アンプ７２による一段目増幅段のオフセット電圧Ｖｏａ１だけでなく、増幅回路２６の二段目アンプ７４による二段目増幅段のオフセット電圧Ｖｏａ２も、比較回路２１に影響しなくなる。
【符号の説明】
【００５５】
１〜８、１１〜１６  スイッチ
１０  サンプル・ホールド回路
１７〜１９  容量
２１  比較回路
２２  バッファ回路
２３  制御回路
２４  基準電圧回路
２５  ホール素子
２６  増幅回路
３０  電源
３１、４１  電源端子
３２、４２  接地端子
３３  内部抵抗
３４  内部電源
４３  出力端子
【図１】
2011075338.tif 000003
【図２】
2011075338.tif 000004
【図３】
2011075338.tif 000005
【図４】
2011075338.tif 000006
【図５】
2011075338.tif 000007
【図６】
2011075338.tif 000008
【図７】
2011075338.tif 000009