(57)【要約】【課題】段差部において膜厚の急激な変動が抑制された半導体膜を含む半導体基板、およびその製造方法、並びに、その半導体基板を備える半導体装置を提供する。【解決手段】本発明に係る半導体基板１は、下地基板１０と、下地基板１０上の一部に形成されている金属膜２０と、金属膜２０を覆うようにして下地基板１０上に形成されている絶縁膜３０と、絶縁膜３０上に形成され、かつ結晶化された半導体膜４０とを備えている。絶縁膜３０は、金属膜２０の端部において段差部を有し、当該段差部の下地基板１０に対して垂直な断面形状が、外に膨らむ「Ｒ」形状を呈している。上記段差面は、その上端部から下端部に向かって、テーパー角度ψが略０°から徐々に大きくなって、略４０°〜９０°であるテーパー角度θになるように形成されている。【選択図】図１
2011009294.tif 000002
【特許請求の範囲】
【請求項１】
下地基板と、
上記下地基板上の一部に形成されている金属膜と、
上記金属膜を覆うようにして上記下地基板上に形成されている絶縁膜と、
上記絶縁膜上に形成され、結晶化された半導体膜とを備える半導体基板であって、
上記絶縁膜は、金属膜の端部において段差部を有し、当該段差部の下地基板に対して垂直な断面形状が、外に膨らむ「Ｒ」形状を呈していることを特徴とする半導体基板。
【請求項２】
段差部の上記断面形状は、下地基板に近づくに従い下地基板に対する角度が大きくなるようになっていることを特徴とする請求項１に記載の半導体基板。
【請求項３】
上記半導体膜が多結晶薄膜であることを特徴とする請求項１または２に記載の半導体基板。
【請求項４】
上記多結晶薄膜が、多結晶シリコン膜、多結晶シリコン・ゲルマニウム膜、または、多結晶ゲルマニウム膜であることを特徴とする請求項３に記載の半導体基板。
【請求項５】
上記多結晶薄膜が、異方性のラテラル結晶薄膜であることを特徴とする請求項３に記載の半導体基板。
【請求項６】
下地基板上に金属膜を形成する金属膜形成工程と、
上記金属膜を覆うようにして上記下地基板上に絶縁膜を形成する絶縁膜形成工程と、
上記絶縁膜上に非晶質の半導体膜を形成する半導体膜形成工程と、
上記半導体膜を結晶化する結晶化工程とを備える半導体基板の製造方法であって、
上記絶縁膜形成工程では、金属膜の端部において段差部を有し、当該段差部の下地基板に対して垂直な断面形状が、外に膨らむ「Ｒ」形状を呈するように絶縁膜を形成することを特徴とする半導体基板の製造方法。
【請求項７】
上記金属膜形成工程では、金属膜のエッチング速度よりも速いエッチング速度を有するレジスト材を用いて金属膜をマスクした後、エッチングを行なうことによってパターニングされた金属膜を形成することを特徴とする請求項６に記載の半導体基板の製造方法。
【請求項８】
上記結晶化工程では、レーザビームを走査して上記半導体膜をレーザアニーリングすることを特徴とする請求項６または７に記載の半導体基板の製造方法。
【請求項９】
上記レーザビームが、連続発振レーザビーム、あるいは擬似連続発振レーザビームであることを特徴とする請求項８に記載の半導体基板の製造方法。
【請求項１０】
請求項１〜５のいずれか一項に記載の半導体基板を備えていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板およびその製造方法、並びに半導体装置に関し、特に、段差部において急激な角度の変動が抑えられた半導体膜を備える半導体基板およびその製造方法、並びに半導体装置に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタ（Thin Film Transistor；以下、ＴＦＴと称する）を用いたアクティブマトリクス型の液晶表示装置が高画質な表示装置として広く用いられている。アクティブマトリクス型の液晶表示装置において、基板上に複数の画素電極、各画素電極をスイッチング制御するための薄膜トランジスタ（Thin Film Transistor；以下、ＴＦＴと称する）、各ＴＦＴに接続されたデータ線および走査線、画素電極に接続された蓄積容量等を構成する各種の導電膜等は、絶縁膜を介して積層形成する。そして、相異なる導電膜から構成された配線や回路素子間の接続は、各絶縁膜にコンタクトホールを開口して行なうのが一般的である。さらに、基板上で画素電極が配置されており、画素表示が行われる画素表示領域の周辺に位置する領域に、データ線、走査線からなる配線、蓄積容量の容量線など各種配線と接続されたデータ線駆動回路、走査線駆動回路等の周辺回路を作りこみ、周辺回路内蔵型の表示装置を製造する技術も一般的である。また、画素表示領域や周辺の領域に、ＴＦＴや容量だけでなく、フォトダイオードからなる光センサーを形成する技術も知られている。
【０００３】
ＴＦＴあるいはフォトダイオードを使用した光センサーなどの半導体装置において、半導体膜としては非晶質シリコン（ａ−Ｓｉ）や多結晶シリコン（Ｐｏｌｙ−Ｓｉ）が広く用いられている。その中でも多結晶シリコンは、非晶質シリコンと比較して電子移動度が大きい。このため、ＴＦＴの高速動作が可能であり、従来は外付けの集積回路を使用していた各種の周辺駆動回路もガラス基板上に集積する、いわゆるモノリシック化が可能となるため、広く用いられるようになっている。
【０００４】
多結晶シリコンなどの多結晶半導体膜を形成する方法としては、高温の熱処理に耐えられる高価な石英基板を用いて、高温熱処理により、非晶質シリコンを結晶化する方法がある。しかしながら、石英基板は高価であるため、大型化が大変困難である。
【０００５】
それゆえ、近年、比較的安価なガラス基板を用いて、非晶質シリコン膜を結晶化する方法が注目されるようになっている。非晶質シリコンを結晶化する方法として、非晶質シリコン膜の表面にレーザビームを照射することにより、非晶質シリコン膜を加熱して結晶化する方法がよく用いられるようになっている。
【０００６】
なお、液晶表示装置などの表示画素部に光センサーなどを形成する場合には、バックライトが光センサーに照射されるのを防ぐために、遮光膜（あるいは下部電極）が必要となる。また、ＴＦＴにおいてもバックライトの光による光リーク電流、および光劣化を防ぐために、遮光膜は有効である。さらに、オン電流を増やすためにダブルゲートＴＦＴ、ａ−Ｓｉプロセスとの整合性からボトムゲートＴＦＴも有効である。
【０００７】
図８は、特許文献１における半導体基板の構造を示す断面図である。当該半導体基板は、金属膜（遮光膜あるいは下部電極）１０２を覆って下地基板１０１上に、シリコン窒化膜１３１およびその上に形成されるシリコン酸化膜１３２から構成される絶縁膜１３０を形成し、絶縁膜１３０を下地層としてその全面にアモルファスシリコン膜１０５ａ（非晶質シリコン）を堆積することによって形成されている。それゆえ、アモルファスシリコン膜１０５ａは、絶縁膜１３０の段差面１３９を覆う構造を有している。その後、エキシマレーザ光Ｌをアモルファスシリコン膜１０５ａから金属膜１０２へ向かう方向に照射することで、アモルファスシリコン膜１０５ａの結晶化を行い、半導体膜を形成する。このように形成された半導体膜を備えた半導体基板において、段差面１３９の上端のテーパー角度ψと下端のテーパー角度θとはほぼ同じであり、４０°以下である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２２０９９３号公報（２００７年８月３０日公開）
【特許文献２】特開平１０−２２３９０３号公報  （１９９８年８月２１日公開）
【特許文献３】特開平１０−２２９１９７号公報  （１９９８年８月２５日公開）
【特許文献４】特開２００３−２９８０６９号公報（２００３年１０月１７日公開）
【非特許文献】
【０００９】
【非特許文献１】Japanese Journal of Applied Physics 43 (2004) pp. L790-L793
【非特許文献２】Society for Information Display (SID) 08 DIGEST pp. 1066-1069
【発明の概要】
【発明が解決しようとする課題】
【００１０】
近年、非晶質半導体膜の結晶化において、エキシマレーザビームなどのパルス発振レーザビームよりもＣＷ(Continuous Wave) 固体レーザビームなどの連続発振レーザビームを用いる方が、半導体膜内に形成される結晶の粒径が大きくなることが見出された。半導体膜内の結晶の粒径が大きくなると電子移動度が高くなり、該半導体膜を用いて形成するＴＦＴを高速駆動することができるため、上記連続発振レーザビームは俄に脚光を浴び始めている。また、非特許文献１には、ラテラル結晶とダブルゲート構造とを組み合わせて、高いオン電流を得る方法が開示されており、非特許文献２には、ラテラル結晶とボトムゲート構造とを組み合わせて、従来の非晶質シリコンの製造ラインにレーザ装置を追加するだけで、ポリシリコンＴＦＴを製造することができる方法が開示されている。
【００１１】
しかしながら、基板上に部分的に遮光膜や下部電極を形成し、さらに、絶縁膜、非晶質シリコン膜（アモルファスシリコン膜など）を形成し、そこにＣＷ固体レーザビームを走査してラテラル結晶を形成すると、ラテラル結晶が形成される条件において、レーザ照射部は完全溶融の状態であるため、段差の部分で半導体膜の膜厚が大きく変動し、膜厚の厚い部分や薄い部分が生じる。したがって、これら膜厚の変動に起因して、結晶化後の断線やエッチング後の膜残りが発生し、半導体基板の歩留まりを低下させるという問題点が存在する。
【００１２】
これは、絶縁膜における段差のある部分において、テーパー台面（上段）から下がる部分（傾斜部）の境界で角度が急激に変わると、レーザビームを照射して半導体膜が溶融するときに、その上に形成されるべき半導体膜となる半導体材料が重力によって低いところ（下段）に流れてしまうためである。
【００１３】
このため、上記特許文献１における半導体基板の構成では、主に部分溶融の状態で結晶化されるエキシマレーザビームによる結晶化では問題がないものの、主に完全溶融の状態で結晶化される、ＣＷ固体レーザビームなどの連続発振のレーザビームＬ’による結晶化においては、段差部における半導体膜（特に、図９に示す、絶縁膜１３０におけるテーパー台面に上がる部分であるＡ部、およびテーパー台面から下がり始める部分であるＢ部）の膜厚変動が大きく、場合によっては断線が生じたり、エッチング時に膜残りが生じ易くなったりすることが実験により明らかになっている。例えば、図９に示すように、結晶化後の半導体基板は、ラテラル結晶シリコン膜１０５におけるＡ部，Ｂ部はその周囲の部分と比べ、膜厚に大きい変動が発生する。
【００１４】
本発明は、レーザビーム結晶化における半導体材料の移動を抑制し、つまり、段差部（傾斜部）の台面と下がる部分との境界での急激な角度の変動を抑え、半導体膜の全体において膜厚の変動を大幅に低減することができ、歩留まりを向上させることができる半導体基板およびその製造方法、並びに半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本願発明に係る半導体基板は、下地基板と、上記下地基板上の一部に形成されている金属膜と、上記金属膜を覆うようにして上記下地基板上に形成されている絶縁膜と、上記絶縁膜上に形成され、結晶化された半導体膜とを備える半導体基板であって、上記絶縁膜は、遮光部の端部において段差部を有し、当該段差部の下地基板に対して垂直な断面形状が、外に膨らむ「Ｒ」形状を呈していることを特徴としている。
【００１６】
上記構成によれば、絶縁膜の段差部を、それの下地基板に対して垂直な断面形状が外に膨らむ「Ｒ」形状を呈するように形成することで、下地基板から遠い側の位置での段差部の急激な角度の変動を抑制し、これにより、絶縁膜上にその形状とほぼ同じ断面形状を有する半導体膜を結晶化して形成することができる。したがって、半導体膜の膜厚変動を大幅に低減することができ、半導体基板の歩留まりを向上させることができる。
【００１７】
上記半導体基板において、段差部の上記断面形状は、下地基板に近づくに従い下地基板に対する角度が大きくなるようになっていることが好ましい。
【００１８】
上記構成によれば、絶縁膜の段差部を、下地基板から遠い側の位置での下地基板に対する角度が、緩やかな角度変化となるように形成することができるので、段差部に対応する位置の非晶質の半導体膜を結晶化するときに、半導体膜の材料の重力による移動を抑制することができる。したがって、膜厚の変動が小さい半導体膜を形成することができる。また、膜厚の急激な変動による断線などが発生することを抑えることができる。
【００１９】
また、上記課題を解決するために、本願発明に係る半導体基板の製造方法は、下地基板上に金属膜を形成する金属膜形成工程と、上記金属膜を覆うようにして上記下地基板上に絶縁膜を形成する絶縁膜形成工程と、上記絶縁膜上に非晶質の半導体膜を形成する半導体膜形成工程と、上記半導体膜を結晶化する結晶化工程とを備える半導体基板の製造方法であって、上記絶縁膜形成工程では、金属膜の端部において段差部を有し、当該段差部の下地基板に対して垂直な断面形状が、外に膨らむ「Ｒ」形状を呈するように絶縁膜を形成することを特徴としている。
【００２０】
上記構成によれば、絶縁膜の段差部を、それの下地基板に対して垂直な断面形状が外に膨らむ「Ｒ」形状を呈するように形成するので、下地基板から遠い側の位置での段差部の急激な角度の変動を抑制し、これにより、絶縁膜上にその形状とほぼ同じ断面形状を有する半導体膜を結晶化して形成することができる。したがって、半導体膜の膜厚変動を大幅に低減することができ、半導体基板の歩留まりを向上させることができる。
【００２１】
上記半導体基板の製造方法において、上記金属膜形成工程では、金属膜のエッチング速度よりも速いエッチング速度を有するレジスト材を用いて金属膜をマスクした後、エッチングを行なうことによってパターニングされた金属膜を形成することが好ましい。
【００２２】
上記構成によれば、絶縁膜の段差部を、それの下地基板に対して垂直な断面が外に膨らむ「Ｒ」形状を呈するように、容易に形成することができる。
【００２３】
上記半導体基板の製造方法において、上記結晶化工程では、レーザビームを走査して上記半導体膜をレーザアニーリングすることが好ましい。
【００２４】
上記構成によれば、半導体膜をレーザアニーリングするので、半導体膜内に形成される結晶の粒径を大きくすることができ、それによって電子移動度を高くすることができる。また、絶縁膜の段差部を、下地基板から遠い側の位置での下地基板に対する角度が、緩やかな角度変化となるように形成するので、段差部に対応する位置の非晶質の半導体膜を結晶化するときに、半導体膜の材料の重力による移動およびレーザビームの走査による移動を抑制することができる。したがって、膜厚の変動が小さい半導体膜を形成することができる。また、膜厚の急激な変動による断線やエッチング時の膜残りなどが発生することを抑えることができる。
【００２５】
上記半導体基板の製造方法において、上記レーザビームが、連続発振レーザ、あるいは擬似連続発振レーザビームであることが好ましい。
【００２６】
また、上記課題を解決するために、本願発明に係る半導体装置は、上記半導体基板を備えていることを特徴としている。
【発明の効果】
【００２７】
本発明によれば、絶縁膜の段差部を、それの下地基板に対して垂直な断面形状が外に膨らむ「Ｒ」形状を呈するように形成することで、下地基板から遠い側の位置での段差部の急激な角度の変動を抑制し、これにより、絶縁膜上にその形状とほぼ同じ断面形状を有する半導体膜を結晶化して形成することができる。つまり、半導体膜の材料の重力による移動およびレーザ走査による移動を抑制することができる。したがって、半導体膜の膜厚変動を大幅に低減することができ、半導体基板の歩留まりを向上させることができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明に係る半導体基板の構成を概略的に示す断面図である。
【図２】図２は、図１における半導体基板の製造方法の工程を説明するための断面図である。
【図３】図３は、条件によって半導体膜の形状が異なって形成されることを説明するための断面図である。
【図４】図４は、本発明に適用される半導体膜の他の形状を示す断面図である。
【図５】図５は、従来技術における半導体基板および本発明に係る半導体基板の膜厚の変動を比較するための断面図である。
【図６】図６は、本発明に係る半導体基板を備えたＴＦＴの構成を概略的に示す断面図である。
【図７】図７は、本発明に係る半導体基板を備えたＰＩＮ型フォトダイオードの構成を概略的に示す断面図である。
【図８】図８は、従来技術における半導体基板の構成を概略的に示す断面図である。
【図９】図９は、従来技術における半導体基板において、半導体膜に存在する問題点を説明するための断面図である。
【発明を実施するための形態】
【００２９】
以下、図面を参照しながら、本発明の実施の形態について詳しく説明する。
【００３０】
図１は、本発明に係る半導体基板の構成を概略的に示す断面図であり、図２は、図１における半導体基板の製造方法の工程を説明するための断面図である。
【００３１】
図１に示すように、半導体基板１は、下地基板１０上の一部に形成された金属膜２０と、金属膜２０を覆うようにして下地基板１０上に形成された絶縁膜３０と、絶縁膜３０上に形成された半導体膜４０とを備えている。ここで、上記金属膜２０は、下部電極あるいは遮光膜を形成する金属膜である。
【００３２】
上記半導体基板１の製造方法を以下に説明する。本願発明に係る半導体基板の製造方法は、図２に示すように、下地基板１０上に金属膜２０を形成する金属膜形成工程と、上記金属膜２０を覆うようにして上記下地基板１０上に絶縁膜３０を形成する絶縁膜形成工程と、上記絶縁膜３０上にアモルファスシリコン膜４０’を形成する半導体膜形成工程と、上記アモルファスシリコン膜４０’を結晶化する結晶化工程とを備えており、上記絶縁膜形成工程では、金属膜２０の端部において段差部を有し、当該段差部の下地基板１０に対して垂直な断面形状が、外に膨らむ「Ｒ」形状を呈するように絶縁膜３０を形成する方法である。
【００３３】
より具体的には、まず、図２（ａ）に示すように、下地基板１０を準備した後、下地基板１０の所定領域に、ＣＶＤ法、スパッタ法、塗布法、蒸着法などにより、３０〜３００ｎｍの厚さを有し、下地基板１０に対して垂直な断面形状が外に膨らむ「Ｒ」形状となる（上に「凸」の形状を呈する）下部電極あるいは遮光膜などの金属膜２０を形成する（金属膜形成工程）。金属膜２０が遮光膜として使用される場合は、遮光が必要な波長に対して十分な遮光性が確保できる膜厚、例えば、１００〜２００ｎｍの膜厚を有する膜を形成する。
【００３４】
上記下地基板１０としては、ガラス基板やガラス基板にコーティング膜を施した基板などの光透過性基板が好ましい。もちろん、これに限定されず、例えば、上記下地基板１０としては、上記ガラス基板以外にも、石英、プラスチック、シリコンウェハー、金属、セラミックなどからなる基板を用いることができるし、ガラス、金属などからなる膜上に、ポリイミドなどの樹脂膜を積層した構造としてもよい。また、金属膜２０と下地基板１０との間に、ＳｉＯ２ 膜、ＳｉＮｘ膜、ＳｉＮＯ膜あるいはそれらの積層膜を形成してもよい。
【００３５】
上記金属膜２０は、下地基板１０上に配置されており、遮光膜として使用する場合は、下地基板１０側からの入射光を遮光し、半導体膜４０の光劣化、光リーク電流の発生を抑制する。この金属膜２０の材質としては、導電性を付与する場合であれば、例えば、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）などの高融点金属、これら高融点金属を主成分とする合金材料あるいは化合物材料を用いることができる。金属膜２０は、例えば上記高融点金属や合金材料、化合物材料からなる被エッチング材料をエッチングしてなり、図１に示すように、下地基板１０に対して垂直な断面形状が外に膨らむ「Ｒ」形状となる（上に「凸」の形状を呈する）順テーパー状のパターンエッチを有している。
【００３６】
続いて、図２（ｂ）に示すように、金属膜２０を覆うようにして、３０〜５００ｎｍ、例えば１００ｎｍの膜厚を有する絶縁膜３０を下地基板１０上に形成する（絶縁膜形成工程）。絶縁膜３０は、金属膜２０の端部において段差部を有し、段差部を、下地基板１０に対して垂直な断面が外に膨らむ「Ｒ」形状を呈する（上に「凸」の形状を呈する）ように形成する。つまり、同図に示すように、絶縁膜３０の段差部において、段差面３０ａは、その上端部から下端部に向かって、テーパー角度ψ（図１を参照）が略０°から徐々に大きくなり、好ましくは略４０°〜９０°であるテーパー角度θ（図１を参照）になるように形成されており、その曲率半径は段差と同程度からその５倍程度である。例えば、段差が１００ｎｍの場合の曲率半径は１００〜５００ｎｍ程度である。
【００３７】
ここで、段差面３０ａは、後述の半導体膜の結晶化工程で用いる例えばＣＷ固体レーザビーム（以下、ＣＷレーザビームと称する）の光路方向、換言すればレーザビームの進行方向に垂直な平面を基準面とし、この基準面に対して傾斜した面である。ここでは、ＣＷレーザビームの光路方向は下地基板１０の主面に垂直な方向とし、絶縁膜３０の下地基板１０に対して垂直な断面において下地基板１０から遠い側の表面（ＣＷレーザビームの走査方向に対して平行な面）は、段差面３０ａを除いて、基準面３０ｂを構成するものとする。したがって、段差面３０ａのテーパー角度は、基準面３０ｂに対する段差面３０ａの傾斜角度である。なお、本実施形態においては、説明の便宜上、半導体膜の結晶化工程で用いる例えばＣＷ固体レーザビームなどのレーザビームをＬ’と表記し、レーザビームＬ’の光路方向（つまり、レーザビームＬ’の走査方向）をＳと表記する。
【００３８】
また、この絶縁膜３０としては、例えば、公知のプラズマＣＶＤ法、スパッタ法により形成される、シリコン（Ｓｉ）を含む無機絶縁膜、例えば、ＳｉＯ２ 膜、ＳｉＮｘ膜、ＳｉＮＯ膜を用いることができる。特に、下地基板１０側からの不純物イオンの拡散を効果的に抑制するという観点からは、ＳｉＮ膜、ＳｉＮＯ膜などの窒素を含む無機絶縁膜であることが好ましい。また、絶縁膜３０は、上記ＳｉＯ２ 膜、ＳｉＮｘ膜、ＳｉＮＯ膜などの複数の膜が積層された積層構造であってもよい。
【００３９】
次に、図２（ｃ）に示すように、絶縁膜３０上に、公知のスパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法によって上記絶縁膜３０上に半導体膜４０を形成する。前記半導体層４０は、例えばＬＰＣＶＤ法、プラズマＣＶＤ法、またはスパッタ法等によって形成され、３０ｎｍ〜２５０ｎｍ程度、例えば５０ｎｍの厚さの非単結晶半導体薄膜により形成されている。上記非単結晶半導体薄膜としては、非晶質シリコン、多結晶シリコン、非晶質ゲルマニウム、多結晶ゲルマニウム、非晶質シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウム、非晶質シリコン・カーバイド、および多結晶シリコン・カーバイド等が挙げられる。上記半導体膜４０として、上記非単結晶半導体薄膜をプラズマＣＶＤ法等により形成した場合には、その後に４００℃〜６００℃程度の脱水素処理を行なうようにしてもよい。また、非単結晶半導体薄膜の上に１ｎｍ〜１００ｎｍ程度のシリコン酸化膜、シリコン窒化膜、またはシリコン窒化酸化膜等の絶縁膜、あるいはそれらの積層膜を形成するようにしてもよい。
【００４０】
次に、図２（ｄ）に示すように、上記半導体膜４０にレーザ光Ｌ’を方向Ｓに沿って走査して、半導体膜４０をレーザアニールして多結晶化する。このとき、レーザ光にはＣＷレーザ光を用いて、半導体膜４０をラテラル結晶化することが好ましい。
【００４１】
ここで、非単結晶半導体薄膜の結晶化を行なうレーザビーム（レーザ光）について説明する。
【００４２】
非単結晶半導体薄膜を結晶化する際には、各種のレーザビームを使用することが可能である。本実施形態では、一例として、レーザ発振機から出射された、連続発振レーザビームを使用している。
【００４３】
レーザは、固体レーザ、半導体レーザ、および気体レーザに分類することができる。
【００４４】
上記固体レーザとしては、例えば、ＹＡＧレーザ、ＹＶＯ４ レーザ、ＹＬＦレーザ、ＹＡｌＯ３ レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、およびチタンサファイアレーザ等がある。
【００４５】
また、上記気体レーザとしては、例えば、エキシマレーザ、Ａｒレーザ、およびＫｒレーザ等が挙げられる。また、レーザ作用をする活性種としては、例えば、３価のイオン（Ｃｒ３＋、Ｎｄ３＋、Ｙｂ３＋、Ｔｍ３＋、Ｈｏ３＋、Ｅｒ３＋、およびＴｉ３＋）を使用することができる。
【００４６】
その他に、半導体レーザ、ディスクレーザ、またはファイバーレーザを使用することも可能である。
【００４７】
上記レーザアニールに用いるレーザビームとしては、基本波の波長が７００ｎｍよりも長い場合は、非線形光学素子により高調波に変換されていることが望ましい。例えば、ＹＡＧレーザは、基本波として、波長１０６４ｎｍのレーザビームを出射することが知られている。このレーザビームのシリコン膜に対する吸収係数は非常に低く、このままでは半導体膜の１つである非晶質シリコン膜の結晶化を行なうことは困難である。
【００４８】
ところが、このレーザビームはＬＢＯ、ＣＬＢＯ、ＢＢＯ、またはＣＢＯ等の非線形光学素子を用いることにより、より短波長に変換することができる。高調波としては、第２高調波（５３２ｎｍ）、第３高調波（３５５ｎｍ）、第４高調波（２６６ｎｍ）、第５高調波（２１３ｎｍ）が挙げられる。これらの高調波は、非晶質シリコン膜に対して吸収係数が高いので、非晶質シリコン膜の結晶化に用いることができる。
【００４９】
なお、レーザの発振方式は、連続発振型でもよいし、パルス発振型でもよいが、パルス発振型の場合には、レーザビーム（あるいはステージ）の走査方向に結晶が連続的に成長するように、周波数が数１０ＭＨｚ以上の高周波パルスである、いわゆる擬似連続発振レーザビームを用いることが好ましい。レーザビームの照射条件（例えば、周波数、パワー密度、エネルギー密度、およびビームプロファイル等）は、材料の性質や厚さ、レーザビーム走査速度などを考慮して適宜調整する。
【００５０】
なお、多結晶化された半導体膜４０は、異方性を有するラテラル結晶以外に、異方性を有しない粒状結晶からなる半導体膜であってもよい。
【００５１】
以下では、本実施形態の一例として、レーザビームとして用いる連続発振（ＣＷ）のＮｄ：ＹＶＯ４ レーザの第２高調波（波長５３２ｎｍ）についてさらに詳しく説明する。
【００５２】
結晶化用レーザビームは、レーザパワーや、必要とするサイズに応じてビーム整形光学系および集光レンズにより整形する。ビーム整形光学系は、ビームエキスパンダー、ホモジナイザ、回折光学素子、パウエルレンズ、およびｆθレンズ等の組み合わせにより、ビームを整形する。
【００５３】
集光レンズは、ビーム整形光学系を通過した結晶化用ビームを、被処理基板の面上に集光する。集光レンズとしては、シリンドリカルレンズ等が挙げられるが、シリンドリカルレンズを２枚組み合わせることによってビームを整形し、ビーム整形光学系を省略することも可能である。ビーム整形光学系および集光レンズは、結晶化を行なうための光学系である改質光学系を構成している。これらの組み合わせにより、結晶化用ビームの形状を、線状、楕円状、または矩形状等の所望の形状に整形して、結晶化を行なう。
【００５４】
ビーム幅は、数１０μｍから数１０ｍｍ×数μｍ〜１００μｍ程度、例えば５００μｍ×２０μｍの線状に整形し、ビーム短軸方向を走査方向とする。
【００５５】
線走査速度は、毎秒１０ｃｍ〜２０ｍ程度が可能であるが、ここでは一定で５０ｃｍ／ｓとする。また、レーザパワーは１０Ｗとし、基板サイズは７３０×９２０ｍｍ２ とする。走査方法としては、基板位置を固定としてレーザビームを走査しても、基板を乗せたステージを移動させて走査するようにしてもよい。
【００５６】
なお、被処理基板が透明である場合には、当該基板の裏側から非単結晶半導体薄膜にレーザビームを照射してもよい。また、レーザビームは、一方向のみに走査してもよく、往復して走査するようにしてもよいが、本実施形態の一例としては、結晶化用レーザビームを少しずつ重ねながら走査して半導体層４０の全面について結晶改質を行い、例えば１回の走査で帯状のラテラル結晶ができる幅が５００μｍとすると、例えば４５０μｍピッチで、往復走査で結晶化する。これにより、５０μｍ幅のレーザビームの重なり部が生じることとなる。
【００５７】
この連続発振（ＣＷ）レーザビームの照射により、非単結晶半導体薄膜は、多結晶化され、多結晶半導体薄膜が得られる。この多結晶半導体薄膜中の結晶は、従来のエキシマレーザによるパルス状の照射により得られる粒状結晶の１０〜１００倍の大きさであり、レーザ走査方向に細長い帯状の結晶となるとともに、さらには、結晶粒の長さを５μｍ以上とすること可能であり、結晶の長手方向に電流を流すことにより、高い移動度を得ることができる。
【００５８】
上述したように、非単結晶半導体膜の結晶化において、パルス発振のレーザよりも連続発振のレーザや擬似連続発振レーザを用いる方が、半導体膜内に形成される結晶の粒径が大きくなる。半導体膜４０内の結晶粒径が大きくなると、該半導体膜４０を用いて形成されるＴＦＴ１２の電子移動度が高くなるため、高速駆動特性が要求されるＴＦＴの製作に好適である。
【００５９】
非単結晶の半導体膜４０をレーザアニーリング結晶化させた後、フォトリソ工程において所望の形状にパターニングすることにより、３０〜２５０ｎｍ、例えば５０ｎｍの膜厚を有する多結晶薄膜である多結晶シリコン（Ｐｏｌｙ−Ｓｉ）膜である半導体膜４０を形成する。
【００６０】
以上の工程により、絶縁膜３０の段差部を、それの下地基板１０に対して垂直な断面形状が外に膨らむ「Ｒ」形状を呈するように形成すること、つまり、下地基板１０から遠い側の位置での段差面３０ａのテーパー角度が、緩やかな角度変化となるように形成することができる。これにより、絶縁膜３０上にその形状とほぼ同じ断面形状を有する半導体膜４０を形成することができる。また、段差部に対応する位置のアモルファスシリコン膜４０’を結晶化するときに、半導体材料の重力による移動およびレーザビームの走査による移動を抑制することができる。したがって、膜厚の変動が小さい半導体膜４０を形成することができる。また、膜厚の急激な変動による断線やエッチング時の膜残りなどが発生することを抑えることができる。それゆえ、膜厚の変動が小さい半導体膜４０およびその半導体膜４０を備える、図１に示すような半導体基板１を製造することができる。
【００６１】
ここで、図３に基づいて、上記断面形状が外に膨らむ「Ｒ」形状を呈する金属膜２０の形成方法について、より詳しく説明する。本実施形態においては、エッチング方法により所定形状の金属膜２０を形成するプロセスについて説明する。下地基板１０に対して垂直な断面が「Ｒ」形状（上に「凸」のテーパー形状を呈する）となる金属膜２０を形成するには、レジストパターンの形状、エッチング条件、下地基板１０とのエッチングの選択比などの条件を選択する必要がある。
【００６２】
まず、スパッタ法などにより、図３（ａ）に示すように、下地基板１０上に全面的に上記被エッチング材料からなる金属膜２０’を形成する。次に、金属膜２０’上に、例えば感光性レジスト（レジスト材）を塗布し、そのレジストパターン５０をマスクとして、上記金属膜２０’をエッチングしてパターニングする。
【００６３】
レジストパターン５０の形状と、金属膜２０’およびレジストパターン５０のエッチングの速度関係とを制御することで、所定形状（図３（ｆ）に示す形状）の金属膜２０を形成し、次いで絶縁膜３０を形成することにより、半導体材料の重力による移動およびＣＷレーザビームの走査による移動を抑制することができ、膜厚の変動を抑えることができる。
【００６４】
より具体的には、例えば、図３（ａ）に示すように、レジストパターン５０を下地基板１０に対して垂直（断面形状では四角形状）に形成し、金属膜２０’のエッチング速度に比較してレジストパターン５０のエッチング速度が極めて遅い場合、即ち、金属膜２０’のエッチング速度よりも極めて遅いエッチング速度を有するレジスト材を用いて金属膜２０’をマスクした後、エッチングを行なった場合には、図３（ｂ）に示すように、金属膜２０ａはレジストパターン５０と同じ形状となる。
【００６５】
また、図３（ｃ）に示すように、レジストパターン５０を下地基板１０に対して傾斜部が直線状の順テーパー形状（断面形状では台形状）に形成し、金属膜２０’のエッチング速度とレジストパターン５０のエッチング速度とが実質的に同じ場合、即ち、金属膜２０’のエッチング速度と実質的に同じエッチング速度を有するレジスト材を用いて金属膜２０’をマスクした後、エッチングを行なった場合には、図３（ｄ）に示すように、金属膜２０ｂはレジストパターン５０と同じ形状、つまり、下地基板１０に対して順テーパー形状となる。ここで、金属膜２０’のエッチング速度に比較してレジストパターン５０のエッチング速度が速い場合には、図３（ｄ）に示すテーパー角度ψは、より小さくなり、逆に、金属膜２０’のエッチング速度に比較してレジストパターン５０のエッチング速度が遅い場合には、上記テーパー角度ψは、より大きくなり９０°に近くなる。
【００６６】
これに対して、図３（ｅ）に示すように、レジストパターン５０を下地基板１０に対して傾斜部が曲線状のテーパー形状（上に「凸」の形状）に形成し、金属膜２０’のエッチング速度に比較してレジストパターン５０のエッチング速度が速い場合、即ち、金属膜２０’のエッチング速度よりも速いエッチング速度を有するレジスト材を用いて金属膜２０’をマスクした後、エッチングを行なった場合には、図３（ｆ）に示すように、金属膜２０は、下地基板１０に対して傾斜部が曲線状のテーパー形状（上に「凸」の形状）となる。特に、レジストパターン５０のエッチング速度が金属膜２０’のエッチング速度の２倍程度である場合には、金属膜２０は、傾斜部の形状が上に「凸」の形状であり、かつ、上記テーパー角度ψが連続的に変化するように形成される。つまり、テーパー角ψは、緩やかな角度変化で、略０°から徐々に大きくなって、略４０°〜９０°になるように形成される。
【００６７】
本願発明に係る製造方法においては、上記金属膜形成工程では、金属膜２０’のエッチング速度よりも速いエッチング速度を有するレジストパターン（レジスト材）５０を用いて金属膜２０’をマスクした後、エッチングを行なうことによってパターニングされた金属膜２０を形成することができる。
【００６８】
したがって、図３（ｆ）に示す曲線状のテーパー形状に形成された金属膜２０を覆うようにして下地基板１０上に絶縁膜３０を形成することにより、当該絶縁膜３０は、傾斜部の形状が上に「凸」の形状であり、かつ、上記テーパー角度ψが連続的に変化するように形成される。つまり、テーパー角ψは、緩やかな角度変化で、略０°から徐々に大きくなって、略９０°になるように形成される。
【００６９】
つまり、金属膜２０および絶縁膜３０の段差部（傾斜部）の形状を制御することが可能であれば、半導体膜４０の膜厚の変動についても制御することができる。このため、金属膜２０のテーパー形状は必ずしも上に「凸」の形状である必要はない。最も本質的なことは、絶縁膜３０の段差部の形状を制御することであり、その部分を制御することができれば、半導体膜４０の膜厚の変動についても制御することができる。
【００７０】
例えば、図４（ａ）に示すように、金属膜２０を下地基板１０に対して垂直（断面形状では四角形状）に形成したり、あるいは、図４（ｂ）に示すように、傾斜部が直線状の逆テーパー形状（断面形状では逆台形状）に形成したりしても、絶縁膜３０の段差部の形状を制御することができればよい。ここで、金属膜２０が逆テーパー形状の場合は、その後にＣＶＤ法等で絶縁膜３０を形成すると、逆テーパー部分まで膜が回りこんで形成されることによって、上に「凸」の膜を形成することが可能である。ただし、回り込んだ部分に空隙が形成されると、その部分で絶縁耐圧などが低下するおそれが生じることを考慮すれば、金属膜２０の段差部の形状は、下地基板１０に対して傾斜部が上に「凸」のテーパー形状であることが望ましい。
【００７１】
図５は、本発明に係るレーザ照射後の半導体基板の状態と従来における半導体基板の状態とを示す図である。図５（ａ），（ｂ）は従来における半導体基板の状態を示し、図５（ｃ）は本発明に係る半導体基板の状態を示している。図５（ａ）は金属膜の膜厚が、半導体膜の倍程度の場合であり、図５（ｂ）は金属膜の膜厚が、半導体膜と同程度の場合である。
【００７２】
半導体膜４０の膜厚が例えば５０ｎｍの場合、金属膜２０を遮光膜として使用する場合、あるいは配線抵抗を低減させる必要がある場合には、材料にも依存するが、金属膜２０の膜厚が１００ｎｍ程度必要な場合があり、図５（ａ）は例えばそのようなケースにあたる。一方、遮光性が必要なく、単なる下部電極として使用する場合で、かつ配線抵抗を低減させる必要が少ない場合には、金属膜２０の膜厚が５０ｎｍ程度でも十分な場合があり、図５（ｂ）は例えばそのようなケースにあたる。
【００７３】
図５（ａ）に示すように、従来例においては、絶縁膜３０をテーパー形状に形成しているものの、段差部（傾斜部）Ｂが直線状であるので、当該段差部と絶縁膜３０の基準面（テーパー台面（上段））との境界部分である段差部の上端部において、急激な角度変化がある。したがって、この状態で半導体膜４０を形成した後に連続発振レーザ等のレーザを走査しながら照射すると、レーザが照射され完全溶融状態となっている部分の半導体材料が、重力による移動およびレーザビームの走査による移動が原因となって膜厚の変化が大きくなり、一部断線したり、膜厚が厚くなったりする。
【００７４】
または、従来例において、図５（ｂ）に示すように、段差部が直線で、急激な角度変化がある場合でも、段差が半導体膜と同程度以下の場合は、断線は生じ難いが、膜厚変動は依然としてあるため、エッチング時の膜残り等が生じるおそれが増える。
【００７５】
しかしながら、本発明においては、図５（ｃ）に示すように、絶縁膜３０をテーパー形状に形成しているものの、段差部Ｃのテーパー角度の変化が緩やかであり、図１に示すように、略０°から徐々に大きくなって、略４０°〜９０°になるように形成されており、曲率半径は段差と同程度から５倍程度である。したがって、この形状を有する絶縁膜３０上に半導体膜４０を形成すると、段差部の上端部におけるテーパー角度を小さくすることができるため、半導体材料溶融時の重力による移動およびレーザビームの走査による移動を抑制することができる。つまり、半導体膜４０の膜厚変動を大幅に低減することができる。これにより、断線やエッチング時の膜残り等を大幅に低減することができ、歩留りを向上させることができる。この効果は、連続発振レーザ光、あるいは擬似連続発振レーザを用いた半導体層のラテラル結晶化を行なう場合に顕著である。
【００７６】
図６および図７は、上記半導体基板１を備えた半導体装置の構成を概略的に示す断面図である。図６はＴＦＴの構成を概略的に示す断面図であり、図７はＰＩＮ型フォトダイオードの構成を概略的に示す断面図である。
【００７７】
本願発明に係る半導体装置を備えたＴＦＴの製造方法について説明する。
【００７８】
図６に示すように、多結晶化された半導体（Ｐｏｌｙ−Ｓｉ）膜を備えた半導体基板１において、ドーピングなどにより、必要部分であるソースドレイン領域４１およびチャネル領域４２などを残すように、半導体膜に対して所定のパターニングを行なう。そして、当該半導体膜を覆うようにして、１０〜３００ｎｍ、例えば８０ｎｍの膜厚を有するゲート絶縁膜６０を絶縁膜３０上に形成する。
【００７９】
このゲート絶縁膜６０としては、半導体膜との界面における界面凖位を低減するという観点から、ＳｉＯ２ 膜を用いることが好ましいが、ＳｉＯ２ 、ＳｉＮＯ、ＳｉＮｘなどの複数の膜が積層された積層構造であってもよい。
【００８０】
次に、しきい値電圧を調節するために、ゲート絶縁膜６０を通して半導体膜の全面に、不純物を公知のイオン注入法やイオンドーピング法によりドーピング（チャネルドーピング）する。この工程は半導体膜のパターニング前に行なうことも可能である。
【００８１】
このチャネルドーピングに使用される不純物としては、例えば、ｎ型ＴＦＴを実現する場合であれば、ホウ素（Ｂ）などの第３族元素を用いればよい。一方、ｐ型ＴＦＴを実現する場合であれば、リン（Ｐ）などの第５族元素を用いればよい。
【００８２】
次に、ゲート絶縁膜６０上に公知のスパッタ法により導電膜を形成した後、フォトリソ工程において当該導電膜を所望の形状にパターニングすることにより、１００〜５００ｎｍ、より好ましくは１５０〜３００ｎｍの膜厚を有するゲート電極６１を形成する。ゲート電極６１として、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｐｄ、およびＮｄ等から選ばれた元素、あるいは前記元素を主成分とする合金材料もしくは化合物材料によって上記各導電膜を形成してもよい。また、多結晶シリコン等に代表される半導体膜に、リンまたはボロン等の不純物をドーピングしたものでもよい。
【００８３】
次いで、ゲート電極６１を覆うようにして、２００ｎｍ以下、例えばより好ましくは３０〜１００ｎｍの膜厚のキャップ膜（図示省略）を形成した後、ゲート電極６１をマスクとして半導体膜に自己整合的にボロン（Ｂ）、リン（Ｐ）などの不純物を公知のイオン注入法、イオンドーピング法によりドーピング（ソースドレイン用高濃度ドーピング）する。なお、ソースドレイン領域４１の各ゲート電極６１側の端部にＬＤＤ領域を設けることにより、低リーク電流の効果をより高めることができる。
【００８４】
上記キャップ膜としては、例えば、公知のプラズマＣＶＤ法、スパッタ法を用いて形成される、シリコン（Ｓｉ）を含む無機絶縁膜、例えば、ＳｉＯ２ 膜、ＳｉＮ膜、ＳｉＮＯ膜を用いることができる。
【００８５】
次に、半導体膜の活性化処理を経て、半導体膜のチャネル領域４２を除く領域に、ソースドレイン領域４１として機能する高濃度不純物領域を形成する。この半導体膜の活性化処理としては、例えば、アニールオーブンなどを用いた熱処理を行なってもよいし、エキシマレーザビーム、ＣＷレーザビームなどを照射することを行なってもよい。
【００８６】
最後に、層間絶縁膜７０、コンタクトホール、ソースドレイン電極４３、金属配線および第二層間絶縁膜の形成工程をこの順に行なうことにより、図６に示す画素ＴＦＴ２を製造することができる。
【００８７】
なお、層間絶縁膜７０としては、例えば、公知のプラズマＣＶＤ法、スパッタ法により形成される、シリコン（Ｓｉ）を含む無機絶縁膜、例えば、ＳｉＯ２ 膜、ＳｉＮ膜、ＳｉＮＯ膜を用いることができる。
【００８８】
また、金属配線の材質としては、例えば、厚さが１００ｎｍであるＴｉ、厚さが３００ｎｍであるＡｌ、および厚さが１００ｎｍであるＴｉの積層膜を形成し、フォトリソグラフィによって上記金属膜を所望のソースおよびドレイン電極用のパターンに形成する。本実施形態の一例としては、金属膜をＴｉ／Ａｌ／Ｔｉの積層膜としているが、特に限定はされず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｐｄ、Ａｕ、Ａｇ、およびＮｄ等から選ばれた元素、あるいは前記元素を主成分とする合金材料もしくは化合物材料により、必要に応じて積層構造として形成してもよい。
【００８９】
さらに、第二層間絶縁膜としては、層間絶縁膜７０と同様のシリコン（Ｓｉ）を含む無機絶縁膜、例えば、ＳｉＯ２ 膜、ＳｉＮ膜、ＳｉＮＯ膜や、有機膜を用いることができる。有機膜としては、例えば、スピンコート法によって形成される、感光性アクリル樹脂を用いることができる。
【００９０】
次に、本願発明に係る半導体装置を備えたＰＩＮ型フォトダイオードの製造方法について説明する。
【００９１】
図７に示すように、例えば、多結晶化された半導体膜の所定の領域に、ｎ型領域４１’、ｉ型領域４２’およびｐ型領域４１”を並列に形成する。同図に示すように、ＰＩＮ型フォトダイオード３は、ｉ型領域４２’をｎ型領域４１’とｐ型領域４１”との間に形成した構造を有している。本発明に係る半導体基板１を用いた以外は、上記ＴＦＴ２を製造する方法と同様に、公知である製造方法を採用することにより、ＰＩＮ型フォトダイオード３を製造することができる。したがって、詳細な製造方法の説明は省略する。
【００９２】
本願発明に係る半導体基板の説明においては、半導体膜として、多結晶薄膜である多結晶化されたポリシリコン膜（多結晶シリコン膜）を例に挙げて説明した。しかしながら、半導体膜として、多結晶薄膜である多結晶シリコン・ゲルマニウム膜、または、多結晶ゲルマニウム膜を用いることもできる。また、半導体膜として、多結晶薄膜である異方性のラテラル結晶薄膜、または、異方性のない粒状結晶薄膜を用いることもできるが、本発明の上に「凸」の構造は、ラテラル結晶薄膜を形成する際に、特に顕著な効果が見られる。
【００９３】
また、上記結晶化工程において使用されるレーザビームとしては、ＣＷ固体レーザビームの他に、擬似ＣＷ固体レーザビーム（周波数が数十ＭＨｚ以上の高周波パルスレーザビーム）、または、パルス発振レーザビームであるエキシマレーザビームが挙げられる。ＣＷ固体レーザビームまたは擬似ＣＷ固体レーザビームによって多結晶化された半導体膜において、ラテラル結晶は成長方向と、それに垂直な方向とで特性が異なるが、より高速な動作が必要で、多くの電流を必要とする場合には、結晶の成長方向、すなわち長手方向と同方向に電流を流し、必ずしも電流を必要としない場合、あるいはオフ電流の少なさを重視する場合には、結晶の成長方向と垂直な方向に電流を流すとよい。また、結晶の成長方向に平行な方向および垂直な方向でともに同程度の電流を必要とする場合には、平行な方向と垂直な方向との電流の比に応じて、垂直な方向に電流を流す素子の幅を広くすることにより、同程度の電流を流すことが可能である。
【００９４】
なお、上記結晶化工程では、レーザビームを走査して半導体膜をレーザアニーリングする方法を例に挙げて説明したが、これに限定することなく、半導体膜を結晶化する他の公知の方法などを使用しても、同じ効果を得ることができる。
【００９５】
また、上記結晶化工程は、半導体膜の下部に電極や遮光膜がある場合に効果が得られるため、逆スタガ型のボトムゲート構造や、ボトムゲート（下部電極）とトップゲート（上部電極）との両方を兼ね備えたダブルゲート構造に対しても適用可能である。
【００９６】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる形態例にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００９７】
本発明は、半導体基板を備える半導体装置並びに半導体装置に適用することができる。
【符号の説明】
【００９８】
１    半導体基板
２    ＴＦＴ
３    ＰＩＮ型フォトダイオード
１０    下地基板
２０    金属膜（下部電極あるいは遮光膜）
３０    絶縁膜
３０ａ  段差面
３０ｂ  基準面
４０    半導体膜
４１    ソースドレイン領域
４１’  ｎ型領域
４１”  Ｐ型領域
４２    チャネル領域
４２’  ｉ型領域
４３    ソースドレイン電極
５０    レジストパターン（レジスト材）
６０    ゲート絶縁膜
６１    ゲート電極
７０    層間絶縁膜
【図１】
2011009294.tif 000003
【図２】
2011009294.tif 000004
【図３】
2011009294.tif 000005
【図４】
2011009294.tif 000006
【図５】
2011009294.tif 000007
【図６】
2011009294.tif 000008
【図７】
2011009294.tif 000009
【図８】
2011009294.tif 000010
【図９】
2011009294.tif 000011