(57)【要約】【課題】テスト装置の機能のみで大電流負荷を高精度に生成することができる半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体を提供する。【解決手段】複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置において、複数のＤＣ測定用電源ユニットを並列に接続する第１のプログラム制御可能なリレー群と、第１のプログラム制御可能なリレー群で並列接続された出力ノードをデバイスの任意のテスター端子に接続可能な第２のプログラム制御可能なリレー群と、複数のデバイス電源用電源ユニットを出力ノードに並列に接続する第３のプログラム制御可能なリレー群と、を備えた。【選択図】図１
2011075308.tif 000002
【特許請求の範囲】
【請求項１】
複数のデバイス測定用のＤＣ測定用電源ユニットと、
電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置において、
前記複数のＤＣ測定用電源ユニットを並列に接続する第１のプログラム制御可能なリレー群と、
前記第１のプログラム制御可能なリレー群で並列接続された出力ノードをデバイスの任意のテスター端子に接続可能な第２のプログラム制御可能なリレー群と、
前記複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続する第３のプログラム制御可能なリレー群と、を備えたことを特徴とする半導体試験装置。
【請求項２】
前記デバイス電源用電源ユニットは、前記電流クランプ機能を使用して電流クランプ値を設定し、前記電流クランプ機能がなければ前記電流クランプ値を超える電流が前記デバイスの被対象端子に流れることになる電圧を印加することによって前記被対象端子には当該電流クランプ値の電流を印加するとともに、前記被対象端子に並列接続された１つ又は複数のＤＣ測定用電源ユニットを電流印加電圧測定モードに設定して、前記デバイス電源用電源ユニットで測定した電流クランプ状態の電流値と所期の印加電流値との差分を電流印加して補正することを特徴とする請求項１記載の半導体試験装置。
【請求項３】
電流印加後の電圧測定を、前記電流印加電圧測定モードで電流を追加補正するＤＣ測定用電源ユニットを用いて行うようにしたことを特徴とする請求項１または２記載の半導体試験装置。
【請求項４】
電流印加後の電圧測定を、前記電流印加電圧測定モードで電流を追加補正するＤＣ測定ユニット以外の測定ユニットを用いて、電流印加している端子以外の端子の電圧または電流を測定するようにしたことを特徴とする請求項１または２記載の半導体試験装置。
【請求項５】
前記デバイス電源用電源ユニットと前記ＤＣ測定用電源ユニットとを用いた電流印加電圧測定の一連の操作手順によるテスト方法をあらかじめ汎用ＬＳＩテスト装置のユーテリティソフトとして組み込んだことを特徴とする請求項１から４のいずれか一項記載の半導体試験装置。
【請求項６】
複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置の制御方法において、
前記複数のＤＣ測定用電源ユニットどうしを並列に接続し、
並列接続された出力ノードを任意のテスター端子または任意のデバイス端子に接続し、
前記複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続することを特徴とする半導体試験装置の制御方法。
【請求項７】
複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置を制御するプログラムにおいて、
コンピュータに、
第１のプログラム制御可能なリレー群が、前記複数のＤＣ測定用電源ユニットを並列に接続する手順、
第２のプログラム制御可能なリレー群が、前記第１のリレー群で並列接続された出力ノードを任意のテスター端子または任意のデバイス端子に接続する手順、
第３のプログラム制御可能なリレー群が、前記複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続する手順、
を実行させることを特徴とするプログラム。
【請求項８】
請求項７記載のプログラムを記録したことを特徴とする記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体に関する。
【背景技術】
【０００２】
図５は、半導体試験装置としての一般的な汎用ＬＳＩテスターの測定ユニットの構成例である。
汎用ＬＳＩテスターは汎用性と価格面を考慮して搭載する測定ユニット構成が決まっており、一般的には図５に示すように数本のデバイス電源用電源ユニット（ＤＰＳ：Device Power Supply）、複数のＤＣ測定用電源ユニット（ＰＭＵ：Programmable Measurement Unit）、ファンクションテスト用のピンエレクトロニクス（ＰＥ：Pin Electronics）の各ユニットで構成されている。
【０００３】
これらのなかでデバイス電源用の電源ユニットは、例えば300ｍＡ以上２Ａ以下の大電流駆動は可能であるが電圧印加電流測定の機能のみで電流印加電圧測定機能は有していないことが一般的である。
またＤＣ測定用の電源ユニットは『電圧印加電流測定』および『電流印加電圧測定』の機能は有しているが、印加可能な電流は数十ｍＡ程度でありＤＣ測定用電源ユニットのみで大電流を印加することは困難である。
【０００４】
大電流を印加するための方法は汎用ＬＳＩテスト装置を用いてＬＳＩをテスト、測定するユーザ側に対応を委ねているのが一般的であり、以下の例のように汎用ＬＳＩテスト装置に搭載しているＤＣ測定ユニット装置で測定できる範囲での測定になっている。
【０００５】
大電流負荷を生成するための方法としては以下の例が考えられる。
例１）複数のＤＣ測定用電源ユニットを並列に接続する方法
次に複数のＤＣ測定用電源ユニットを並列に接続する方法を適用した一例を示す。
図６は、大電流負荷生成方法を示す半導体試験装置の一構成例である。
この例では『電流印加電圧測定』モードに設定した複数のＤＣ測定用電源ユニットをテストボード上で並列に接続し、並列接続されたそれぞれのＤＣ測定用電源ユニットが印加する電流の総和が電流負荷として測定対象のＤＵＴに印加される。
【０００６】
例２）負荷電流生成用に出力電圧に対応した抵抗値の抵抗をテストボード等に外付けする方法
図７は、大電流負荷生成方法を示す半導体試験装置の他の構成例である。
図７に負荷電流生成用に出力電圧に対応した抵抗値の抵抗をテストボード等に外付けする方法を適用した一例を示す。
この例では複数の大電流値条件、またはデバイスからの複数の出力電圧に対応するためにテストボード上に複数の抵抗がリレーを介して接続されている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、（例１）においては、テスト装置が高価にならないように汎用ＬＳＩテスト装置に組み込む測定ユニット数には制限があり、（ＤＣ測定用電源ユニットの搭載数）×（ＤＣ測定用電源ユニットの設定可能最大電流）を超える大電流を印加することは不可能である。
【０００８】
また、（例２）においては、例えば測定端子電圧が固定値であれば、負荷電流生成用の外付け抵抗は1種類でよいが測定端子の電圧が可変の場合には複数の電圧に対して同一電流を印加しようとすれば電圧可変の数だけ大電流負荷を生成するための外付け抵抗群を用意する必要がありまた複数の電流条件でのテスト測定が必要な場合にもその設定数に対応した外付けの抵抗群を用意する必要があり、現実的ではない。
【０００９】
そこで、本発明の目的は、上記課題を解決するため、テスト装置の機能のみで大電流負荷を高精度に生成することができる半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る請求項１記載の発明は、複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置において、前記複数のＤＣ測定用電源ユニットどうしを並列に接続する第１のプログラム制御可能なリレー群と、前記第１のプログラム制御可能なリレー群で並列接続された出力ノードを任意のテスター端子または任意のデバイス端子に接続するための第２のプログラム制御可能なリレー群と、前記複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続する第３のプログラム制御可能なリレー群と、を備えたことを特徴とする。
【００１１】
請求項２記載の発明は、請求項１記載の発明において、前記デバイス電源用電源ユニットは、前記電流クランプ機能を使用して電流クランプ値を設定し、前記電流クランプ機能がなければ前記電流クランプ値を超える電流が前記デバイスの被対象端子に流れることになる電圧を印加することによって前記被対象端子には当該電流クランプ値の電流を印加するとともに、前記被対象端子に並列接続された１つ又は複数のＤＣ測定用電源ユニットを電流印加電圧測定モードに設定して、前記デバイス電源用電源ユニットで測定した電流クランプ状態の電流値と所期の印加電流値との差分を電流印加して補正することを特徴とする。
【００１２】
請求項３記載の発明は、請求項１または２記載の発明において、電流印加後の電圧測定を、前記電流印加電圧測定モードで電流を追加補正するＤＣ測定用電源ユニットを用いて行うようにしたことを特徴とする。
【００１３】
請求項４記載の発明は、請求項１または２記載の発明において、電流印加後の電圧測定を、前記電流印加電圧測定モードで電流を追加補正するＤＣ測定用電源ユニット以外の測定ユニットを用いて、電流印加している端子以外の端子の電圧または電流を測定するようにしたことを特徴とする。
【００１４】
請求項５記載の発明は、請求項１から４のいずれか一項記載の発明において、前記デバイス電源用電源ユニットと前記ＤＣ測定用電源ユニットとを用いた電流印加電圧測定の一連の操作手順によるテスト方法をあらかじめ汎用ＬＳＩテスト装置のユーティリティソフトとして組み込んだことを特徴とする。
【００１５】
請求項６記載の発明は、複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置の制御方法において、前記複数のＤＣ測定用電源ユニットどうしを並列に接続し、並列接続された出力ノードを任意のテスター端子または任意のデバイス端子に接続し、前記複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続することを特徴とする。
【００１６】
請求項７記載の発明は、複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置を制御するプログラムにおいて、コンピュータに、第１のプログラム制御可能なリレー群が、前記複数のＤＣ測定用電源ユニットを並列に接続する手順、第２のプログラム制御可能なリレー群が、前記第１のプログラム制御可能なリレー群で並列接続された出力ノードをデバイスの任意のテスター端子に接続する手順、第３のプログラム制御可能なリレー群が、前記複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続する手順、を実行させることを特徴とする。
【００１７】
請求項８記載の発明は、請求項７記載のプログラムを記録した記録媒体であることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、デバイス電源用電源ユニットの電流クランプ機能を用いて電流印加を行ないクランプ電流設定では設定確度、設定分解能が粗いため、デバイス電源用電源ユニットの電流測定機能でクランプ電流を正確に測定し、所期の印加電流設定値との差分をＤＣ測定ユニットで補正するので、テスト装置の機能のみで大電流負荷を高精度に生成することができる半導体試験装置、半導体試験装置の制御方法、プログラム、及び記録媒体の提供を実現することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明に係る半導体試験装置の一実施の形態としての基本的な構成図である。
【図２】図２は、本発明に係る半導体試験装置の動作を説明するためのフローチャートの一部である。
【図３】図２のフローチャートの一部の残りである。
【図４】本発明に係る大電流印加の場合の測定装置の構成図である。
【図５】半導体試験装置としての一般的な汎用ＬＳＩテスターの測定ユニットの構成図である。
【図６】大電流負荷生成方法を示す半導体試験装置の一構成例である。
【図７】大電流負荷生成方法を示す半導体試験装置の他の構成例である。
【発明を実施するための形態】
【００２０】
本発明に係る半導体試験装置は、汎用ＬＳＩテスト装置ではできるだけ少ない構成でテスターの価格を安価にするととともに適用できるＬＳＩの分野を広げるという汎用ＬＳＩテスターの目的に沿って、例えば300ｍＡ以上の大電流印加に対応した測定ユニット装置を汎用ＬＳＩテスト装置に追加搭載することなく、大電流印加電圧測定を実現するものである。
【００２１】
本発明に係る半導体試験装置の一実施の形態としての基本的な構成図を図１に示す。
(1)は、ＤＣ測定用に用意された『電圧印加電流測定』および『電流印加電圧測定』用のＤＣ測定用電源ユニット（以下、ＰＭＵと表記する。）であり複数用意されている。
(2)は、デバイス電源用に用意された電流クランプ機能を有する『電圧印加電流測定』用のデバイス電源用電源ユニット（以下、図面の説明ではＤＰＳと表記する。）である。
ここで、テスターの電流クランプ機能については、例えば特許第２８６２２９６号公報を参照されたい。
複数のＤＣ測定用電源ユニット(1)は、汎用ＬＳＩテスター(3)の内部で第１のプログラムによって制御可能なリレー群(6)を介して並列に接続されるとともに、並列接続された出力ノード(7)は第２のプログラムによって制御可能なリレー群(8)を介してデバイスの任意の端子に接続するためにテスターピン(5)に接続可能な構成である。
【００２２】
また、並列接続された出力ノード(7)は、第３のプログラムによって制御可能なリレー群(9)を介してデバイス電源用ユニット(2)の出力と並列に接続される構成である。
【００２３】
ＤＰＳ(2)は、バスライン(20)を介してＣＰＵ(21)に接続されている。バスライン(20)にはＲＡＭ(22)、ＲＯＭ(23)、Ｉ／Ｏポート(24)、ＰＭＵ(1)、及び各プログラムによって制御可能なリレー群(6)、(8)、(9)が接続されている。
【００２４】
本実施形態の半導体試験装置は、大電流印加電圧測定を行うために、汎用ＬＳＩテスターに於いて最低限搭載しているデバイス電源用に用意された電流クランプ機能を有する『電圧印加電流測定』用のデバイス電源用電源ユニットとデバイスのＤＣ測定用に用意された『電圧印加電流測定』および『電流印加電圧測定』用のＤＣ測定用電源ユニットの出力端子がテスト装置内部でプログラムによって制御可能なリレーを介して並列に接続されるとともに被測定対象端子に対する電流印加はデバイス電源用電源ユニットとＤＣ測定用電源ユニットを同時に用いることで実現する。
【００２５】
また、デバイス電源用電源ユニットはクランプ電流機能を使用し電流制限を設けてクランプ電流値を電流印加するとともに、同時にデバイス電源用電源ユニットを用いて正確なクランプ電流値を測定し、続けて並列接続されたＤＣ測定用電源ユニットを電流印加電圧測定モードで使用して電流を追加補正することで正確な大電流印加が実現可能となる。また、電流印加端子の電圧を測定することが可能となる。また、大電流印加によって状態の変化する端子を測定することが可能となる。
【００２６】
また、これらの一連の手順を汎用ＬＳＩテスト装置のユーティリティソフトとしてテスト装置に組み込むことで、テスターのユーザはこれら手順をプログラムすることなく大電流印加での電圧測定が可能となる。
【００２７】
以上において、本実施形態によれば汎用ＬＳＩテスト装置に新たに大電流印加用の測定ユニットを追加することなく、またテスターユーザ側でテストボード上に負荷電流印加用の例えば一連の抵抗網を外付することなく、テスターユーザ側では通常のＤＣ測定用電源ユニットでの電流印加電圧測定と同様のプログラム記述によって大電流印加電圧測定を実現することができる。
【００２８】
ここで、「クランプ電流値を電流印加する」ことについて述べる。
電圧印加電流測定機能を有するデバイス電源ユニットには、過電流が流れてデバイスが破壊することを防止するための電流クランプ機能がある。
例えば、何らかの故障が原因で測定被対象端子が１Ωの抵抗でＧＮＤに短絡してしまっている場合を考える。
この被対象端子に５Ｖの電圧を印加して電流を測定するテストを行なうと５Ａの電流が流れてしまいデバイスを破壊するおそれがある。
そこで、通常は電流クランプ機能を使用してプログラムで設定したクランプ電流値（例えば500ｍＡ）を超える電流が流れないように電流制限している。
この例の場合には被対象端子に５Ｖの電圧を印加すると電流クランプ機能によって被対象端子にはクランプ電流値（例えば500ｍＡ）が流れることになる。
本実施形態は、電圧印加電流測定機能の電源ユニットでありながら、この電流クランプ機能を積極的に利用することで定電流印加を実現しようとするものである。
実現方法としては上記の例のように過電流状態になる電圧値を印加することで設定したクランプ電流値で定電流印加が可能になる。
【００２９】
ただし、電流クランプ機能は精度が粗いため電圧印加電流測定機能の電源ユニットだけでは正確な定電流印加ができない。
そこで、電圧印加電流測定機能の電源ユニットは電流測定機能を用いて電流クランプ状態での被対象端子に流れる電流を測定し、本来印加したい所定の電流値に対する差分を被対象端子に対して『電流印加電圧測定』可能な、ＤＣ測定用電源ユニットを並列に接続して電流補正をするのである。
【００３０】
図２は、本発明に係る半導体試験装置の動作を説明するためのフローチャートの一部であり、図３は、図２のフローチャートの一部の残りである。
図２、３のフローチャートについて説明する。
尚、動作の主体はCPU(21)である。また、（１）〜（１８）は図中のステップＳ１〜Ｓ34の中の主要なステップを示す。
（１）測定プログラムからの印加電流設定値(Iout)を読込む(ステップＳ１)。
【００３１】
（２）電流印加端子と電圧端子とが同一か否かを判定する(ステップＳ２)。
デバイスの測定に於いては特定端子に電流印加を行い、当該端子の電圧を測定する場合と、特定の端子に電流印加を行なうが特性を測定する端子は電流印加端子とは異なる場合とがある。電流印加端子と特性測定端子とが異なる場合には、電流印加とは別に測定のためにPMUが必要になる。
したがって、
(ｉ)電流印加端子と測定端子とが同一の場合（ステップＳ３〜Ｓ１８）
汎用LSIテスト装置に搭載されたPMU本数（M本）のすべてが電流印加に使用可能となる。
(ii)電流印加端子と測定端子が異なる場合（ステップＳ１９〜Ｓ３４）
汎用LSIテスト装置に搭載されたPMU本数（M本）の中の１本を測定に使用するので電流印加に使用可能なPMU本数をNとするとN=M-1となる。
【００３２】
●以下は電流印加端子と測定端子とが同一の場合のフローである。
（３）PMUの並列使用で電流印加が可能か、DPSでの電流印加が必要かを判定する（ステップＳ３）。
PMUを並列接続することで、PMUが印加可能最大電流×並列接続数  の電流印加が可能である。；
（印加電流設定値）＞（PMUの最大印加電流）×（PMU搭載数：M）で判定する。
Y:PMUのみで電流印加ができないのでDPSでの電流印加が必要である。
N:PMUのみで電流印加が可能。
【００３３】
●PMUのみで電流印加が可能の場合。
【００３４】
（４）印加電流設定値/PMU本数でPMU１本あたりの印加電流値（Ip1）を計算する（ステップＳ４）。
【００３５】
（５）PMUで所期の電流値を電流印加（ステップＳ５）
PMU１本あたりの印加電流値（Ip1）×PMU本数Mで対象端子に電流印加する。
【００３６】
（６）対象端子の電圧測定（ステップＳ６）
電流印加している対象端子の電圧を電流印加しているPMUのいずれかで測定する）。
【００３７】
●PMUのみで電流印加ができないため、DPSでの電流印加が必要な場合。
【００３８】
（７）DPSのクランプ電流設定値を測定プログラムから読込んだ所期の印加電流値に設定する（ステップＳ７）。
【００３９】
（８）印加電流の方向を判定する（ステップＳ８）。
Y：マイナス（デバイスからテスターに向う電流）
N：プラス（テスターからデバイスに向う電流）
【００４０】
（９）〜（１２）：ステップＳ９〜Ｓ１２
※（９）から（１２）のフローはクランプ電流設定をしなければクランプ電流以上のマイナス電流が流れる状態を実現するためのフローである。
（９）プログラムから読み込んだ印加電流値がマイナスの場合にはDPSの電圧印加電流測定機能を使用し、０Vの電圧を印加して電流がマイナスとなる状態を生成する。
（１０）〜（１２）印加電圧値を０Vから開始し、印加電流設定値とDPS測定電流値との差がクランプ電流分解能以下の差になるまで印加電圧を低下させる。
DPSはクランプ電流設定しているのでクランプ電流設定分解能の誤差の範囲内でクランプ電流値を下回ることはない。
【００４１】
（１５）〜（１８）：ステップＳ１５〜Ｓ１８
※（１５）から（１８）のフローはクランプ電流設定をしなければクランプ電流以上のプラス電流が流れる状態を実現するためのフローである。
（１５）プログラムから読み込んだ印加電流値がプラスの場合にはDPSの電圧印加電流測定機能を使用し、まず測定対象のデバイスの電源電圧（以下VCCと表記）レベルの電圧を印加して電流がプラスとなる状態を生成する。
（１６）〜（１８）印加電圧値をVCCから開始し、印加電流設定値とDPS測定電流値との差がクランプ電流分解能以下の差になるまで印加電圧を上昇させる。
DPSはクランプ電流設定しているのでクランプ電流設定分解能の誤差の範囲内でクランプ電流値を超えることはない。
【００４２】
（１３）「印加電流設定値」と「DPSのクランプ機能を利用した印加電流値」との差分の電流値を汎用LSIテスト装置に組み込んだ本数分のPMUを使用して印加するためにPMU1本あたりの設定電流値（Ip2）を計算する（ステップＳ１３）。
【００４３】
（１４）「DPSによるクランプ電流値の電流印加」と「M本のPMUによる電流印加」とを同時に行い、対象端子に印加電流設定値分の電流を印加する（ステップＳ１４）。
【００４４】
（６）対象端子の電圧測定（ステップＳ１１）
電流印加している対象端子の電圧を電流印加していているPMUのいずれかで測定。
【００４５】
●以下は電流印加端子と測定端子が異なる場合についてのフローである。
電流印加端子と測定端子とが同一の場合についてのフローと異なる点は電流印加に用いられるPMU本数が汎用LSIテスト装置に搭載したPMU本数Mではなく、１本少ないN=M-1であることと測定対象端子が電流印加している端子とは異なる点のみであり、フローの詳細説明は省略する。
【００４６】
図４は、本発明に係る大電流印加の場合の測定装置の構成図である。
同図において、ＤＰＳはクランプ電流設定して電圧印加を行い、ＰＭＵは電流印加電圧測定モードで並列に接続することを示している。
【００４７】
＜プログラム＞
以上で説明した本発明にかかる半導体試験装置は、コンピュータで処理を実行させるプログラムによって実現されている。コンピュータとしては、例えばパーソナルコンピュータやワークステーションなどの汎用的なものが挙げられるが、本発明はこれに限定されるものではない。よって、一例として、プログラムにより本発明を実現する場合の説明を以下で行う。
【００４８】
複数のデバイス測定用のＤＣ測定用電源ユニットと、電流クランプ機能を有する複数のデバイス電源用電源ユニットと、を搭載した半導体試験装置を制御するプログラムにおいて、コンピュータに、第１のプログラム制御可能なリレー群が、複数のＤＣ測定用電源ユニットどうしを並列に接続する手順、第２のプログラム制御可能なリレー群が、第１のリレー群で並列接続された出力ノードを任意のテスター端子または任意のデバイス端子に接続する手順、第３のプログラム制御可能なリレー群が、複数のデバイス電源用電源ユニットを前記出力ノードに並列に接続する手順、を実行させるプログラムが挙げられる。
【００４９】
これにより、プログラムが実行可能なコンピュータ環境さえあれば、どこにおいても本発明にかかる装置を実現することができる。
このようなプログラムは、コンピュータに読み取り可能な記録媒体に記憶されていてもよい。
【００５０】
＜記録媒体＞
ここで、記録媒体としては、例えば、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ（CD Recordable）、ＤＶＤ（Digital Versatile Disk）などのコンピュータで読み取り可能な記録媒体、フラッシュメモリ、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、ＦｅＲＡＭ（強誘電体メモリ）等の半導体メモリやＨＤＤ（Hard Disc Drive）が挙げられる。
【００５１】
以上において、本実施形態によれば、半導体試験装置としての汎用ＬＳＩテスト装置を使用するユーザ側でテストボード上に負荷電流印加用の例えば一連の抵抗網を外付する必要がなくテスト装置の機能のみで大電流負荷を高精度に生成することができる方法を提供することができ、しかも汎用ＬＳＩテスト装置に新たに大電流印加用の測定ユニットを追加することなく、大電流印加電圧測定を実現することができ、大電流印加電圧測定が可能な安価のテスターを提供することができる。
【００５２】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
【符号の説明】
【００５３】
１    ＰＭＵ
２    ＤＰＳ
３    汎用ＬＳＩテスター
４    プログラム制御可能なリレー群
６    第１のプログラム制御可能なリレー群
８    第２のプログラム制御可能なリレー群
９    第３のプログラム制御可能なリレー
１０    ＤＵＴ
２０    バスライン
２１    ＣＰＵ
２２    ＲＡＭ
２３    ＲＯＭ
２４    Ｉ／Ｏ
【図１】
2011075308.tif 000003
【図２】
2011075308.tif 000004
【図３】
2011075308.tif 000005
【図４】
2011075308.tif 000006
【図５】
2011075308.tif 000007
【図６】
2011075308.tif 000008
【図７】
2011075308.tif 000009