(57)【要約】【課題】シリコン半導体基板の製造方法を提供する。【解決手段】下記のステップを順次実施することを特徴とする、シリコン基板の表層部が酸化シリコン層と単結晶炭化シリコン層とからなるシリコン半導体基板の製造方法である：（１）表層部が単結晶炭化シリコン層からなるシリコン半導体基板を用意し、（２）シリコン基板内に酸素イオンを注入して、単結晶炭化シリコン層の下にシリコンと酸素の混在した酸素含有層を形成するステップと、（３）前記シリコン基板を熱処理して、前記酸素含有層を酸化膜層とするステップと、（４）前記シリコン基板の表面に形成された酸化膜を除去するステップ。【選択図】図１
2011138957.tif 000002
【特許請求の範囲】
【請求項１】
下記のステップを順次実施することを特徴とする、シリコン基板の表層部が酸化シリコン層と単結晶炭化シリコン層とからなるシリコン半導体基板の製造方法：
（１）表層部が単結晶炭化シリコン層からなるシリコン半導体基板を用意し、
（２）シリコン基板内に酸素イオンを注入して、単結晶炭化シリコン層の下にシリコンと酸素の混在した酸素含有層を形成するステップと、
（３）前記シリコン基板を熱処理して、前記酸素含有層を酸化膜層とするステップと、
（４）前記シリコン基板の表面に形成された酸化膜を除去するステップ。
【請求項２】
前記酸素イオンの注入の注入条件が、ドーズ量１．０ｘ１０１７／ｃｍ２以上５．０ｘ１０１７／ｃｍ２以下となることを特徴とし、前記酸素イオン含有層の酸素原子濃度のピークが前記単結晶炭化シリコン層から０ｎｍ以上１５０ｎｍ以下となるように前記酸素イオンの注入条件もしくは前記単結晶炭化シリコン層下部までの基板の厚さを調整することを特徴とする、請求項１に記載のシリコン半導体基板の製造方法。
【請求項３】
前記酸素イオンの注入を前記シリコン基板を４００℃以上１０００℃以下の温度に加熱した状態で行う、請求項１又は２に記載のシリコン半導体基板の製造方法。
【請求項４】
前記表層部が単結晶炭化シリコン層からなるシリコン半導体基板が、シリコン基板に炭素イオンを注入して炭素含有層を形成し、シリコン基板を熱処理して得られるものであることを特徴とする、請求項１〜３のいずれか１項に記載のシリコン半導体基板の製造方法。
【請求項５】
前記炭素含有層の炭素原子濃度の最大値が４５ａｔｏｍ％以上５５ａｔｏｍ％以下になるように炭素イオン注入条件を調整する、請求項１〜４のいずれか１項に記載のシリコン半導体基板の製造方法。
【請求項６】
前記炭素イオンの注入を前記シリコン基板を４００℃以上１０００℃以下の温度に加熱した状態で行う、請求項１〜５のいずれか１項に記載のシリコン半導体基板の製造方法。
【請求項７】
前記シリコン基板がチョクラルスキー法もしくはフロートゾーン法により製造された、請求項１〜６のいずれか１項に記載のシリコン半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン半導体基板の製造方法、特にシリコン基板の表層部が酸化シリコン層と単結晶炭化シリコン層とからなるシリコン半導体基板の製造方法に関する。
【背景技術】
【０００２】
本発明により製造されるシリコン基板の表層部が酸化シリコン層と単結晶炭化シリコン層とからなるシリコン半導体基板は、いわゆる埋め込み酸化膜層（又は、埋め込み絶縁層）を内部に、かつ表面に炭化シリコン（ＳｉＣ）層を有するシリコン半導体基板である。この基板はＳｉＣＯＩ基板として知られており、ＳｉＣＯＩ基板はその優れた特性からパワーエレクトロニクスの分野、特に集積化パワーエレクトロニクスの分野で広く使われている（特許文献１）。
【０００３】
係るＳｉＣＯＩ基板の製造方法のひとつにＳｉＣを表面に有するシリコン基板に、酸素イオンを注入する方法（いわゆるＳＩＭＯＸ技術）が知られている（非特許文献１）。しかしながらこれまでのこの方法では、生成される酸化膜層（又はＢＯＸ）を、所定の厚さで、かつ高い平坦度で連続して形成させることが難しかった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００５−５３１１２７号公報
【非特許文献】
【０００５】
【非特許文献１】Ｓ．Ｎａｋａｓｈｉｍａ，Ｋ．Ｉｚｕｍｉ  Ｎｕｃｌ．Ｉｎｓｔｒ．Ｍｅｔｈ．Ｂ５５  ｐ．８４７（１９９１）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は係る問題のない、ＳｉＣを表面に有するシリコン基板に酸素イオンを注入して、ＳｉＣ層の下部に、所定の厚さの酸化膜層を、かつ高い平坦度で維持しつつ連続的に形成することができる方法を提供する。
【課題を解決するための手段】
【０００７】
本発明は係る課題を解決するべく鋭意研究した結果、注入酸素イオンの濃度と得られる酸化膜の性質との間の関係を見いだすことに成功し、本発明を完成したものである。
【０００８】
すなわち本発明は、下記のステップを順次実施することを特徴とする、シリコン基板の表層部が酸化シリコン層と単結晶炭化シリコン層とからなるシリコン半導体基板の製造方法である：（１）表層部が単結晶炭化シリコン層からなるシリコン半導体基板を用意し、（２）シリコン基板内に酸素イオンを注入して、単結晶炭化シリコン層の下にシリコンと酸素の混在した酸素含有層を形成するステップと、（３）前記シリコン基板を熱処理して、前記酸素含有層を酸化膜層とするステップと、（４）前記シリコン基板の表面に形成された酸化膜を除去するステップ。
【０００９】
さらに、本発明は、前記酸素イオンの注入の注入条件が、ドーズ量１．０ｘ１０１７／ｃｍ２以上５．０ｘ１０１７／ｃｍ２以下となることを特徴とし、前記酸素イオン含有層の酸素原子濃度のピークが前記単結晶炭化シリコン層から０ｎｍ以上１５０ｎｍ以下となるように前記酸素イオンの注入条件もしくは前記単結晶炭化シリコン層下部までの基板の厚さを調整することを特徴とする、シリコン半導体基板の製造方法である。
【００１０】
さらに、本発明は、前記酸素イオンの注入を前記シリコン基板を４００℃以上１０００℃以下の温度に加熱した状態で行うことを特徴とする、シリコン半導体基板の製造方法である。
【００１１】
さらに、本発明は、前記表層部が単結晶炭化シリコン層からなるシリコン半導体基板が、シリコン基板に炭素イオンを注入して炭素含有層を形成し、シリコン基板を熱処理して得られるものであることを特徴とする、シリコン半導体基板の製造方法である。
【００１２】
さらに、本発明は、前記炭素含有層の炭素原子濃度の最大値が４５ａｔｏｍ％以上５５ａｔｏｍ％以下になるように炭素イオン注入条件を調整することを特徴とする、シリコン半導体基板の製造方法である。
【００１３】
さらに、本発明は、前記炭素イオンの注入を前記シリコン基板を４００℃以上１０００℃以下の温度に加熱した状態で行うことを特徴とする、シリコン半導体基板の製造方法である。
【００１４】
さらに、本発明は、前記シリコン基板がチョクラルスキー法もしくはフロートゾーン法により製造されたことを特徴とする、シリコン半導体基板の製造方法である。
【発明の効果】
【００１５】
本発明の方法により、ＳｉＣ層の下部に、所定の厚さの酸化膜層を、かつ高い平坦度で維持しつつ連続的にＳｉＣＯＩ基板を製造することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の工程を示す。
【図２】本発明の各工程における、シリコン半導体基板を示す。
【図３】酸素イオン注入量と、得られる酸化膜との関係を示す。
【発明を実施するための形態】
【００１７】
以下本発明を図に基づいて説明する。
図１及び図２に示される通り、本発明は、Ｓ１〜Ｓ４の４ステップからなる。本発明の方法で製造される、シリコン基板の表層部が酸化シリコン層と単結晶炭化シリコン層とからなるシリコン半導体基板４０とは、いわゆるＳｉＣＯＩ基板であって次の特徴を有する。
【００１８】
シリコン層１の上に連続して埋め込み酸化膜層４が形成され、かつその上に単結晶炭化シリコン（ＳｉＣ）層５が形成されている。シリコン層１の形状、サイズについては特に制限はなく、通常公知の用途、例えばマイクロエレクトロニクスの技術分野で要求されるものを含む。単結晶炭化シリコン（ＳｉＣ）層５の厚さは特に制限はなく、通常公知の用途、例えばマイクロエレクトロニクスの技術分野で要求されるものを含む。ＳｉＣ層５の露出する表面の平坦度は極めて高い（ＲＭＳ：０．５ｎｍ程度）。
【００１９】
本発明の第１ステップ（Ｓ１）は、表層部が単結晶炭化シリコン層からなるシリコン半導体基板１０を用意する工程である。ここで基板１０のシリコン層１の形状、サイズについては特に制限はなく、通常公知の用途、例えばマイクロエレクトロニクスの技術分野で要求されるものを含む。シリコン層１の上に形成された炭化シリコン層２は、単結晶炭化シリコンであり、その厚さについては特に制限はない。通常公知の用途、例えばマイクロエレクトロニクスの技術分野で要求されるものを含む。係る基板１０は例えば炭素イオン注入と高温熱処理によって製造することができ、この場合の注入濃度は炭素原子濃度の最大値を４５〜５５ａｔｏｍ％の範囲とすることが好ましい。炭素原子濃度の最大値が４５ａｔｍ％を下回るとアニール後の結晶性が劣化し、単結晶炭化シリコン層２内に多結晶炭化シリコンを含むようになる。一方、炭素原子濃度の最大値を４５ａｔｏｍ％以上とすれば、上述の多結晶炭化シリコンを抑制することが可能である。また炭素原子濃度の最大値５５ａｔｏｍ％を超えると、アニール後には、単結晶炭化シリコン層２内に微小炭素粒からなる欠陥が出現し、単結晶炭化シリコン層２の結晶性を劣化させる。一方、炭素原子濃度の最大値を５５ａｔｏｍ％以下とすれば、上述の炭素粒の出現を抑制することが可能である。
より好ましくは、炭素粒の抑制を安定的に実現するため、炭素原子濃度の最大値を５０ａｔｏｍ％以下とすることが望ましい。
【００２０】
炭素イオンの注入は、シリコン基板を４００℃以上の温度に加熱した状態で行うことが望ましい。基板の加熱温度が４００℃を下回ると、注入後に、単結晶炭化シリコン粒の配向性が乱れるため、アニール後には、単結晶炭化シリコン層２の結晶性が乱れ、はなはだしい場合には、ポリ層となってしまうこともある。
より好ましくは、単結晶炭化シリコン層２の結晶性をさらに高めるため、シリコン基板を５００℃以上の温度に加熱した状態で炭素イオンの注入を行うことが望ましい。
【００２１】
炭素イオンの注入は、シリコン基板を１０００℃以下の温度に加熱した状態で行うことが望ましい。基板の加熱温度が１０００℃を上回ると、注入後に、単結晶炭化シリコン粒がデンドライド状に融合し、アニール後には、単結晶炭化シリコン層２の緻密性、均一性が損なわれる。
より好ましくは、単結晶炭化シリコン層２の緻密性、均一性をさらに高めるため、シリコン基板を８００℃以下の温度に加熱した状態で炭素イオンの注入を行うことが望ましい。
【００２２】
また表層部が単結晶炭化シリコン層からなるシリコン半導体基板１０を用意する工程については炭素イオン注入と高温熱処理を用いた方法に限るものではなく、例えば公知の貼り合わせを用いた方法（特開２００９−２１５７３）などの方法も等しく使用可能である。
【００２３】
本発明の第２ステップ（Ｓ２）は、基板１０に酸素イオン注入して酸素含有層３を形成する工程である。ここで酸素イオン注入の注入量、注入イオンの分布（注入深さと注入方向での広がり）の条件設定については特に制限はなく、後のステップにて得られる基板４０に求められる特質であって、酸化膜層４の厚さ、連続性、シリコン層１、炭化シリコン層５との境界面の平坦性に応じて適宜選択・最適化することができる。
【００２４】
具体的には図３で例示されている通り、基板１０の炭化シリコン層２の厚さに応じて、酸素イオン注入のエネルギと注入量を種々選択し、得られた酸素含有層３を有する基板２０を次のステップＳ３で熱処理して形成される酸化膜層４の特質を評価することで可能となる。図３は本発明者が得た知見であり、単結晶炭化シリコン層５の下に形成される酸化膜４を、好ましい厚さでかつ連続的に形成するには、酸素含有層３の注入酸素量を制御して好ましい範囲にすることで必要であることが分かる。例えば炭化シリコン層２が約１４０ｎｍの場合、注入量は１．０〜５．０×１０１７／ｃｍ２の範囲と制御することで、一定の厚さでかつ平坦な連続する酸化膜層４を得ることが分かる。また、従来の酸素イオン注入により酸化膜層を形成する方法においては、注入量が約３．０×１０１７／ｃｍ２を下回ると均一な酸化膜が形成されなくなるという問題点があったが、本発明においては１．０×１０１７／ｃｍ２以上の注入量において均一な連続した酸化膜が形成されることが分かる。
【００２５】
また酸素含有層３内の酸素イオンの注入イオン分布については、その最大ピークが炭化シリコン膜層２の下（シリコン層１側）となる分布であればよい、具体的には０〜１５０ｎｍの範囲に最大ピークがくるように制御することで酸化膜層４を得ることができる。
【００２６】
かかる酸素含有層３を形成するための酸素注入方法・装置についても特に制限はなく、通常公知の方法・装置が好ましく使用可能である（Ｓ．Ｎａｋａｓｈｉｍａ，  Ｋ．Ｉｚｕｍｉ  Ｎｕｃｌ．Ｉｎｓｔｒ．Ｍｅｔｈ．  Ｂ５５  ｐ．８４７  （１９９１））。例えば注入エネルギー、注入温度としてはそれぞれ、８０〜２００ｋｅＶ、４００〜７００℃の範囲が好ましく使用可能である。
【００２７】
また酸素含有層３内の酸素イオンの注入方法については公知の多段注入を用いた方法（特開平０１−１７４４４）、室温注入を用いた方法（ＵＳ５９３０６４３）などの方法も等しく使用可能である。
【００２８】
本発明の第３のステップ（Ｓ３）は、さらに熱処理により、形成された酸素含有層３をアニールして酸化膜（酸化シリコン膜）４にする工程である。係る熱処理は、酸素含有層３を酸化シリコンに変化させる条件であれば特に制限はなく、通常公知のいわゆるＢＯＸ層形成方法が好ましく適用可能である（Ｓ．Ｎａｋａｓｈｉｍａ，  Ｋ．Ｉｚｕｍｉ  Ｎｕｃｌ．Ｉｎｓｔｒ．Ｍｅｔｈ．  Ｂ５５  ｐ．８４７  （１９９１））。具体的には、適用な微酸化性雰囲気下で、４００〜１０００℃に、１〜１０時間保持することで可能である。適用な微酸化性雰囲気としては酸素を微量含む不活性ガスが挙げられる。不活性ガスとしてはアルゴンの使用が好ましい。またその場合酸素は約０．５体積％であることが好ましい。アニールによる酸化膜４形成と同時に、このステップでの熱処理で、露出する側の単結晶炭化シリコン層の表面が酸化反応し、薄い酸化膜６が形成される。従って第３ステップで得られる基板３０は、シリコン層１に、酸化膜層４、その上に単結晶炭化シリコン層５、さらに薄い酸化膜６からなる。
【００２９】
本発明の第４ステップ（Ｓ４）は、上で形成された表面の酸化膜６を除去して基板４０を得る工程である。ここで上で形成された表面の酸化膜６を除去する方法および装置については特に制限はなく、通常公知のいわゆるシリコン半導体基板の表面のシリコン酸化膜を除去する方法であれば適用可能である。具体的には、乾式方法と、湿式方法とがありいずれの方法も適用可能である。本発明では特に湿式エッチングによる方法が好ましく、希フッ化水素酸によるエッチングの使用が好ましい。この場合第４ステップには、エッチング後の半導体４０をさらに洗浄するために純水で洗浄することも含まれる。
【００３０】
以下本発明を実施例に基づき説明するが、本発明がこれらの実施例に限定されるものでないことはいうまでもない。
【実施例】
【００３１】
（実施例１）
１５０ｍｍ（１１１）ｎ型フロートゾーンシリコンウェハを複数枚用意し、ウェハ加熱温度５５０℃、加速エネルギー１８０ｋｅＶ、ドーズ量７．５×１０１７／ｃｍ２で炭素イオン（Ｃ＋）注入を行い、シリコン基板内部に炭素含有層を形成した。注入後、各々のサンプル上に形成された酸化膜層を、希釈フッ酸で除去した。引き続き、各々のサンプルを縦型高温熱処理炉によって１３５０℃、Ａｒ＋０．５体積％Ｏ２雰囲気中で１０時間高温アニールした。この時の表面単結晶炭化シリコン層の厚さは１４０ｎｍとなった。その後、各々のサンプルをウェハ加熱温度５５０℃、加速エネルギー１２０ｋｅＶで、ドーズ量をそれぞれ０．５、１．０、２．５、４．０、５．０、６．０、８．０×１０１７／ｃｍ２で酸素イオン（Ｏ＋）注入を行い、単結晶炭化シリコン層の下に酸素含有層を形成した。引き続き、各々のサンプルを縦型高温熱処理炉によって１３５０℃、Ａｒ＋０．５体積％Ｏ２雰囲気中で４時間高温アニールした。その後、各サンプル表面付近の断面構造を断面ＴＥＭで評価した。酸素ドーズ量０．５×１０１７／ｃｍ２のサンプルは、単結晶炭化シリコン層の直下に連続した酸化膜は形成されず、島状に酸化膜が分布して形成されていた。ドーズ量１．０、２．５、４．０、５．０、６．０、８．０×１０１７／ｃｍ２のサンプルは、単結晶シリコン層の直下に連続した酸化膜が形成され、それぞれの酸化膜の膜厚は、２２ｎｍ、５５ｎｍ、８４ｎｍ、１１２ｎｍ、１３３ｎｍおよび１７０ｎｍとなった。また、この時の単結晶炭化シリコンの膜厚はドーズ量１．０、２．５、４．０、５．０×１０１７／ｃｍ２のサンプルにおいて変化なく１４０ｎｍであったが、ドーズ量６．０、８．０×１０１７／ｃｍ２のサンプルにおいては膜厚が減少し、１３２ｎｍ、９５ｎｍ、となった。
【００３２】
（実施例２）
１５０ｍｍ（１１１）ｎ型フロートゾーンシリコンウェハを複数枚用意し、ウェハ加熱温度５５０℃、加速エネルギー１８０ｋｅＶ、ドーズ量７．５×１０１７／ｃｍ２で炭素イオン（Ｃ＋）注入を行い、シリコン基板内部に炭素含有層を形成した。注入後、各々のサンプル上に形成された酸化膜層を、希釈フッ酸で除去した。引き続き、各々のサンプルを縦型高温熱処理炉によって１３５０℃、Ａｒ＋０．５体積％Ｏ２雰囲気中で１０時間高温アニールした。この時の表面単結晶炭化シリコン層の厚さは１４０ｎｍとなった。その後、各々のサンプルをウェハ加熱温度５５０℃、加速エネルギー１２０、１４０、１６０ｋｅＶで、ドーズ量をそれぞれ４．０×１０１７／ｃｍ２で酸素イオン（Ｏ＋）注入を行い、単結晶炭化シリコン層の下に酸素含有層を形成した。注入後、一部のウェハを二次イオン質量測定分析（ＳＩＭＳ）測定により、注入された酸素イオンの基板深さ方向の濃度プロファイルを取得した。この結果、酸素イオンの基板深さ方向の濃度プロファイルのピークは表面単結晶炭化シリコン層下部からそれぞれ６６、１５０、１８５ｎｍであった。引き続き、各々のサンプルを縦型高温熱処理炉によって１３５０℃、Ａｒ＋０．５体積％Ｏ２雰囲気中で４時間高温アニールした。その後、各サンプル表面付近の断面構造を断面ＴＥＭで評価した。加速エネルギー１２０、１４０ｋｅＶのサンプルには、単結晶炭化シリコン層の直下にそれぞれ８４ｎｍ、８６ｎｍの連続した酸化膜が形成されたが、加速エネルギー１６０ｋｅＶのサンプルには単結晶炭化シリコン直下に連続した酸化膜が形成されず、単結晶炭化シリコン下部界面から１３５ｎｍの深さに８５ｎｍの酸化膜が形成された。
【００３３】
（実施例３）
直径１５０ｍｍの（１１１）ｎ型フロートゾーンシリコンウェハを複数用意し、１１００℃のドライ酸化雰囲気中で熱処理して、各々のウェハ上に４００ｎｍの表面酸化膜を形成した。その後、ウェハ加熱温度５５０℃、加速エネルギー１８０ｋｅＶ、ドーズ量７．５×１０１７／ｃｍ２で炭素イオン（Ｃ＋）注入を行い、表面酸化層の下に炭素含有層を形成した。注入後、各々のサンプル上に形成された酸化膜層を、希釈フッ酸で除去した。引き続き、各々のサンプルを縦型高温熱処理炉によって１３５０℃、Ａｒ＋０．５体積％Ｏ２雰囲気中で１０時間高温アニールした。この時の表面酸化層および単結晶炭化シリコン層の厚さは７０ｎｍ、７５ｎｍとなった。その後、各々のサンプルをウェハ加熱温度５５０℃、加速エネルギー１２０ｋｅＶで、ドーズ量をそれぞれ０．５、１．０、２．５、４．０、５．０、６．０、８．０×１０１７／ｃｍ２で酸素イオン（Ｏ＋）注入を行い、単結晶炭化シリコン層の下に酸素含有層を形成した。引き続き、各々のサンプルを縦型高温熱処理炉によって１３５０℃、Ａｒ＋０．５体積％Ｏ２雰囲気中で４時間高温アニールした。その後、各サンプル表面付近の断面構造を断面ＴＥＭで評価した。酸素ドーズ量０．５×１０１７／ｃｍ２のサンプルは、単結晶炭化シリコン層の直下に連続した酸化膜は形成されず、島状に酸化膜が分布して形成されていた。ドーズ量１．０、２．５、４．０、５．０、６．０、８．０×１０１７／ｃｍ２のサンプルは、単結晶シリコン層の直下に連続した酸化膜が形成され、それぞれの酸化膜の膜厚は、２０ｎｍ、５５ｎｍ、８２ｎｍ、１１１ｎｍ、１３３ｎｍおよび１６７ｎｍとなった。また、この時の単結晶炭化シリコンの膜厚はドーズ量１．０、２．５、４．０、５．０×１０１７／ｃｍ２のサンプルにおいて変化なく７５ｎｍであったが、ドーズ量６．０、８．０×１０１７／ｃｍ２のサンプルにおいては膜厚が減少し、それぞれ６６、２８ｎｍとなった。
【００３４】
（実施例４）
直径１５０ｍｍの（１１１）ｎ型チョクラルスキーシリコンウェハを複数用意し、１１００℃のドライ酸化雰囲気中で熱処理して、各々のウェハ上に４００ｎｍの表面酸化膜を形成した。その後、ウェハ加熱温度５５０℃、加速エネルギー１８０ｋｅＶ、ドーズ量７．５×１０１７／ｃｍ２で炭素イオン（Ｃ＋）注入を行い、表面酸化層の下に炭素含有層を形成した。注入後、各々のサンプル上に形成された酸化膜層を、希釈フッ酸で除去した。引き続き、各々のサンプルを縦型高温熱処理炉によって１３５０℃、Ａｒ＋０．５体積％Ｏ２雰囲気中で１０時間高温アニールした。この時の表面酸化層および単結晶炭化シリコン層の厚さは７１ｎｍ、７４ｎｍとなった。その後、各々のサンプルをウェハ加熱温度５５０℃、加速エネルギー１２０ｋｅＶで、ドーズ量をそれぞれ０．５、１．０、２．５、４．０、５．０、６．０、８．０×１０１７／ｃｍ２で酸素イオン（Ｏ＋）注入を行い、単結晶炭化シリコン層の下に酸素含有層を形成した。引き続き、各々のサンプルを縦型高温熱処理炉によって１３５０℃、Ａｒ＋０．５体積％Ｏ２雰囲気中で４時間高温アニールした。その後、各サンプル表面付近の断面構造を断面ＴＥＭで評価した。酸素ドーズ量０．５×１０１７／ｃｍ２のサンプルは、単結晶炭化シリコン層の直下に連続した酸化膜は形成されず、島状に酸化膜が分布して形成されていた。ドーズ量１．０、２．５、４．０、５．０、６．０、８．０×１０１７／ｃｍ２のサンプルは、単結晶シリコン層の直下に連続した酸化膜が形成され、それぞれの酸化膜の膜厚は、２１ｎｍ、５５ｎｍ、８４ｎｍ、１１０ｎｍ、１３２ｎｍおよび１６８ｎｍとなった。また、この時の単結晶炭化シリコンの膜厚はドーズ量１．０、２．５、４．０、５．０×１０１７／ｃｍ２のサンプルにおいて変化なく７４ｎｍであったが、ドーズ量６．０、８．０×１０１７／ｃｍ２のサンプルにおいては膜厚が減少し、それぞれ６７、２９ｎｍとなった。
【産業上の利用可能性】
【００３５】
本発明により製造されるシリコン基板の表層部が酸化シリコン層と単結晶炭化シリコン層とからなるシリコン半導体基板は、いわゆる埋め込み酸化膜層（又は、埋め込み絶縁層）を内部に、かつ表面に炭化シリコン（ＳｉＣ）層を有するシリコン半導体基板である。この基板はＳｉＣＯＩ基板として知られており、ＳｉＣＯＩ基板はその優れた特性からパワーエレクトロニクスの分野、特に集積化パワーエレクトロニクスの分野で広く利用可能である。
【符号の説明】
【００３６】
１  シリコン層
２  単結晶炭化シリコン層
３  炭素含有層
４  酸化膜層
５  単結晶炭化シリコン層
６  酸化膜層
１０  ステップ１での半導体基板
２０  ステップ２での半導体基板
３０  ステップ３での半導体基板
４０  ステップ４での半導体基板
【図１】
2011138957.tif 000003
【図２】
2011138957.tif 000004
【図３】
2011138957.tif 000005