(57)【要約】      （修正有）【課題】リーク、電気ショートなどの影響なしに信号リードを引き出すことのできるハイブリッド密封インターフェース・チップを提供する。【解決手段】ＭＥＭＳデバイスパッケージは、ＭＥＭＳデバイスプラットフォーム、インターフェース・チップ、および、外側のシールリングを包含する。ＭＥＭＳデバイスプラットフォームは、頂部表面を備えた外側境界壁に囲まれるＭＥＭＳデバイスを含む。インターフェース・チップは、ガラス基板１０２およびシリコン・メサ１１０を含む。ガラス基板１０２は、穴１０４を含み、外側部分によって囲まれる内側部分を備えた下部表面を有する。シリコン・メサ１１０は、ガラス基板１０２の下部表面の内側部分にボンディングされ、ガラス基板１０２の穴１０４に合わせられる。外側のシールリングは、ＭＥＭＳデバイスプラットフォームの外側境界壁の頂部表面に、ガラス基板１０４の下部表面の外側部分をボンディングする。【選択図】図１
2011009744.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの穴（１０４）を備えるガラス基板（１０２）であって、該ガラス基板は下部表面を備え、前記下部表面の第１の部分が、微小電気機械システムデバイスプラットフォーム（３０２）とボンディングするように構成されたことを特徴とするガラス基板と、
前記ガラス基板の下部表面の第２の部分にボンディングされた少なくとも１つのシリコン・メサ（１１０）と、
を有し、
前記下部表面の第１の部分が、前記下部表面の第２の部分を取り囲み、
前記少なくとも１つのシリコン・メサが、前記ガラス基板の少なくとも１つの穴と整列する、
ことを特徴とする密封インターフェース・チップ（１００）。
【請求項２】
微小電気機械システムデバイスプラットフォーム（３０２）であって、
微小電気機械システムデバイス（３０４）と、
前記微小電気機械システムデバイスを取り囲む連続した外側境界壁（３１６）であって、該連続した外側境界壁が頂部表面を備えることを特徴とする、連続した外側境界壁と、
を包含することを特徴とする微小電気機械システムデバイスプラットフォームと、
密封インターフェース・チップ（１００）であって、
少なくとも１つの穴（１０４）を備えたガラス基板（１０２）であって、該ガラス基板が内側部分と外側部分とを備えた下部表面を有し、前記外側部分が前記内側部分を取り囲むことを特徴とする、ガラス基板と、
前記ガラス基板の下部表面の内側部分にボンディングされた少なくとも１つのシリコン・メサ（１１０）であって、該少なくとも１つのシリコン・メサが、前記ガラス基板の少なくとも１つの穴と整列することを特徴とする、少なくとも１つのシリコン・メサと、
を包含することを特徴とする密封インターフェース・チップと、
前記ガラス基板の下部表面の外側部分と、前記微小電気機械システムデバイスの連続した外側境界壁の頂部表面との間に配置された外側シールリング（３２２）であって、該外側シールリングが、前記ガラス基板の下部表面を、前記連続した外側境界壁の頂部表面にボンディングすることを特徴とする外側シールリングと、
を有することを特徴とする、密封微小電気機械システムデバイスパッケージ（３００）。
【請求項３】
下部表面（２０２，８１０）を備えたガラス基板を通して少なくとも１つの穴を形成するステップと、
前記ガラス基板（２０６，８１２）の下部表面にシリコン基板をボンディングするステップと、
少なくとも１つの穴と、ベースに対抗して位置決めされた頂点との付近に位置決めされたベースを備えた少なくとも１つのシリコン・メサ（２０１、８１６）を生成するためのシリコン基板をエッチングするステップであって、少なくとも１つのシリコン・メサが、ガラス基板の少なくとも１つの穴と整列する、ことを特徴とするエッチングするステップと、
によって密封インターフェースチップ（２００，８０２）を生成することを有する方法（８００）。
【発明の詳細な説明】
【技術分野】
【０００１】
＜関連出願の説明＞
本出願は、２００８年１０月８日に出願された「ウェハレベル密封インターフェース・チップを実装するための方法およびシステム（SYSTEMS AND METHODS FOR IMPLEMENTING A WAFER-LEVEL HERMETIC INTERFACE CHIP）」という発明の名称の米国特許出願シリアル番号第12/247,368（弁護士Docket番号H0020225）に関する（本願明細書において、『’３６８出願』と称される）。’３６８出願は、リファレンスとしてここに組み入れられる。
【背景技術】
【０００２】
ＭＥＭＳジャイロおよびＭＥＭＳ加速度計のような、高性能微小電気機械システム（「ＭＥＭＳ」）装置は、真空またはガスの環境で密封してパッケージングされる。典型的には、高性能ＭＥＭＳジャイロは真空でパッケージングされ、高性能ＭＥＭＳ加速度計はガス中でパッケージングされる。適当な動作のために、高性能ＭＥＭＳジャイロの真空環境および高性能ＭＥＭＳ加速度計のガス環境の両者は、気体が真空またはガス環境に入らない、そして、気体がガス環境から出ないように、時間とともに安定していなければならない。密封ＭＥＭＳデバイスパッケージを密閉することによって、真空またはガス環境が時間とともに安定しているままのことができる。密閉は、気密封止である。密封して封止することおよびパッケージングは、密閉が形成されるプロセスである。
【０００３】
現在のＭＥＭＳジャイロおよびＭＥＭＳ加速度計技術は、パッケージ-レベルで密封されるのが典型的である。基板キャップは、ＭＥＭＳデバイスの頂部の上で封止するように形成される。そして、密閉を形成する。典型的には、パッケージ-レベルで各々のＭＥＭＳパッケージを密閉することは、一度に一つずつ、または、比較的小さいバッチで生じる。パッケージ-レベル密封の間、各々の個々のＭＥＭＳデバイスが、基板ウェハに組み立てられる他の個々のＭＥＭＳデバイスから切り離されたあと、ＭＥＭＳデバイスは密封してパッケージングされる。パッケージ-レベル封止は、シリコン-ガラス陽極ボンディング、シリコン-シリコン融合ボンディング、及び、種々の中間ボンディングエージェントとによるウェハウェハボンディングを含む多くの方法で達成される。パッケージ-レベル封止は、ボンディングプロセス中のＭＥＭＳデバイスウェハと基板構成要素間の静止摩擦、および、ＭＥＭＳデバイスのより低い生産歩留まりのような望ましくない効果を導き得る。
【０００４】
ウェハレベルパッケージング（「WLP」）および封止は、これらおよび他の望ましくない効果を緩和するために用いることができる。ウェハレベルパッケージングおよび封止の間、個々のＭＥＭＳパッケージが基板ウェハから切り離される前に、全ての個々のＭＥＭＳデバイスは封止されて、同時に、パッケージングされる。ウェハレベルパッケージングは、ウェハ製作、パッケージング（装置相互接続を含む）およびウェハレベルでのテストの統合を許容する。実際問題として、ウェハレベルパッケージングは、より高い循環しないエンジニアリングコスト、増加するユニット生産コスト、および、典型的なウェハレベルパッケージング技術と関連するさまざまな技術的チャレンジのために、実装することは困難である。典型的なウェハレベルパッケージング技術を使用している各々の個々のＭＥＭＳパッケージの密閉を成し遂げることは困難であった。気密封止されたＭＥＭＳパッケージの内部から、リーク、電気ショートまたは寄生の影響なしで、気密封止されたＭＥＭＳパッケージの外側に信号リードを実行することは、また、困難であった。加えて、封止中の適当な真空を成し遂げ、真空アプリケーションのためのゲッターをインストールすることは、困難であった。
【発明の概要】
【課題を解決するための手段】
【０００５】
密封インターフェース・チップは、少なくとも一つの穴を有するガラス基板と、ガラス基板にボンディングされた少なくとも一つのシリコン・メサを包含する。ガラス基板は、第１の部分と第２の部分とを包含する下部表面を有する。下部表面の第１部分は、微小電気機械システムデバイスプラットフォームとボンディングするようにに構成される。少なくとも一つのシリコン・メサは、ガラス基板の下部表面の第２部分にボンディングされる。下部表面の第１の部分は、下部表面の第２の部分を囲む。少なくとも一つのシリコン・メサは、ガラス基板の少なくとも一つの穴に合わせられる。
【０００６】
密封微小電気機械システムデバイスパッケージは、微小電気機械システムデバイスプラットフォーム、密封インターフェース・チップ、および、外側のシールリングとを包含する。微小電気機械システムデバイスプラットフォームは、微小電気機械システムデバイスと、微小電気機械システムデバイスを囲む連続した外側境界壁とを含む。連続した外側境界壁は、頂部表面を備える。密封インターフェース・チップは、ガラス基板および少なくとも一つのシリコン・メサを含む。ガラス基板は、少なくとも一つの穴を含み、外側部分によって囲まれる内側部分を備えた下部表面を有する。少なくとも一つのシリコン・メサは、ガラス基板の下部表面の内側部分にボンディングされ、少なくとも一つのシリコン・メサは、ガラス基板の少なくとも一つの穴に合わせられる。外側のシールリングは、ガラス基板の下部表面の外側部分と微小電気機械システムデバイスの連続した外側境界壁の頂部表面との間に配置される。外側のシールリングは、連続した外側境界壁の頂部表面に、ガラス基板の下部表面をボンディングする。
【０００７】
方法は、下部表面を備えたガラス基板を通して少なくとも１つの穴を形成するステップと、前記ガラス基板の下部表面にシリコン基板をボンディングするステップと、少なくとも１つの穴と、ベースに対抗して位置決めされた頂点との付近に位置決めされたベースを備えた少なくとも１つのシリコン・メサを生成するためのシリコン基板をエッチングするステップであって、少なくとも１つのシリコン・メサが、ガラス基板の少なくとも１つの穴と整列する、ことを特徴とするエッチングするステップと、によって密封インターフェース・チップを生成することを有する。
【０００８】
特許請求の範囲にかかる発明の種々の実施形態の詳細は、添付の図面と以下の説明と一緒に参照されたい。他の特徴および効果は、説明、図面および特許請求の範囲から明らかになろう。
【図面の簡単な説明】
【０００９】
【図１】図１は、密封インターフェース・チップのある実施形態の側面の断面図である。
【図２】図２は、図1の密封インターフェース・チップを製造する方法のある実施形態を示す工程系統図である。
【図３】図３は、例示のＭＥＭＳデバイスプラットフォームの1つの実施形態とインタフェースする図1の密封インターフェース・チップを含む、密封ＭＥＭＳパッケージの実施形態の側面の断面図である。
【図４】図4は、図1および3の密封インターフェース・チップを有する図3のＭＥＭＳデバイスプラットフォームを密封する例示の方法を示す工程系統図である。
【図５】図5は、図3のＭＥＭＳデバイスプラットフォームとインターフェースする他の密封インターフェース・チップを含む、密封ＭＥＭＳパッケージの他の実施形態の側面の断面図である。
【図６】図6は、他のＭＥＭＳデバイスプラットフォームとインターフェースする密封インターフェース・チップを含む、密封ＭＥＭＳパッケージの他の実施形態の側面の断面図である。
【図７】図7は、図6の密封ＭＥＭＳパッケージの平面図である。
【図８】図8は、図6乃至7の密封ＭＥＭＳパッケージを作成する例示の方法を示す工程系統図である。
【発明を実施するための形態】
【００１０】
種々の図面において同様の参照番号および明示は、同様のエレメントを示す。
図1は、密封インターフェース・チップ（「HIC」）１００のある実施形態の断面側面図である。密封インターフェース・チップが、ＭＥＭＳジャイロおよびＭＥＭＳ加速度計のようなＭＥＭＳデバイスのための真空またはガス・エンクロージャのオンチップ・ウェハレベル密封で使用される。密封インターフェース・チップの例は、’３６８出願で議論されている。’３６８出願は、シリコンからなる実施形態およびガラスからなる実施形態の議論を含む。シリコンまたはガラス・ウェハ密封インターフェース・チップは、ＭＥＭＳジャイロ、または、ＭＥＭＳデバイスウェハ上のＭＥＭＳ加速度計の上に取り付けられて製造される。
【００１１】
シリコンを使用して設計される密封インターフェース・チップは、作るのが比較的容易である。シリコンから製造される密封インターフェース・チップのシリコンは、ＭＥＭＳジャイロまたはＭＥＭＳ加速度計が作られるガラスとは異なる熱膨張を有する。シリコンとガラスとの間の異なる熱膨張は、デバイスの出力の温度感度に結果としてなる。ガラスを使用して設計される密封インターフェース・チップは、シリコンを使用したある設計より、良いパフォーマンスを有するが、それは作るのがより困難である。ガラスにより製造された密封インターフェース・チップのガラスが、ジャイロまたは加速度計が作られるガラスと同じ熱膨張を有するので、ガラスを使用して設計される密封インターフェース・チップは、シリコンを使用して設計されたものより、低い温度感度を有する。しかし、ガラスにより製造される密封インターフェース・チップのガラスは、シリコンにより製造される密封インターフェース・チップのシリコンより作るのが困難である。
【００１２】
密封インターフェース・チップ100は、製作単純性を有するガラス密封インターフェース・チップおよびシリコン密封インターフェース・チップの頑丈さのパフォーマンスを有する複合型ガラス・シリコン設計を備える。密封インターフェース・チップ100は、一つ以上の穴104を有するガラス基板層102を含む。図1に示される特定の実装では、密封インターフェース・チップ100は、2つの穴104を含む。穴104は、パターンに配列された複数の穴を含むのが典型的である。サンドブラスト、電気的放出機械加工またはレーザー・マイクロマシンのような他の方法で特定の実装が生成されるにもかかわらず、穴104は典型的には超音波であけられる。
【００１３】
密封インターフェース・チップ100はまた、一つ以上のフィードスルー・バイア108を備えたシリコン基板層106を含む。図1に示される特定の実装では、密封インターフェース・チップ100は、2つのフィードスルー・バイア108を含む。フィードスルー・バイア108は、穴104と同じパターンに配列される。フィードスルー・バイア108は、典型的には貫通シリコン・バイア（「TSV」）である。貫通シリコン・バイアは、シリコン・ウェハを介して完全に通過している電気接続である。貫通シリコン・バイアは、典型的にはシリコン・ウェハを介してエッチングされた垂直接続であって、金属またはドーピングされたシリコンのような導電材料で満たされる。典型的には、貫通シリコン・バイアが、３次元の集積回路（「IC」）の製作において３次元の相互接続として用いられる。
【００１４】
密封インターフェース・チップ100では、シリコン基板層106は、典型的にはガラス基板層102にボンディングされ、穴104はフィードスルー・バイア108と整列配置する。ガラス・フリットまたはんだとボンディングするように、他のタイプのボンディングが時々使われるけれども、典型的には、シリコン基板層106は、陽極ボンディングによって、ガラス基板層102にボンディングされる。
【００１５】
シリコン基板層106は、典型的には、エッチングされ、フィードスルー・バイア108を囲んでいる一つ以上のシリコン・メサ110を作成する。図1に示される特定の実装では、密封インターフェース・チップ100は、2つの可視シリコン・メサ110を含む。他の実施態様では、より大きいかより少しのシリコン・メサ110が、シリコン基板層106からエッチングされる。一般的に、シリコン・メサ110の各々は、複数の埋め込みフィードスルー・バイア108を含む。例示の実施形態では、各々の5つのフィードスルー・バイア108を有する４つのシリコン・メサ110があり、合計20のフィードスルー・バイア108がある。他の数量のフィードスルー・バイア108およびシリコン・メサ110もまた適用可能である。他のフィードスルー・バイア108から電気的に絶縁されるように、フィードスルー・バイア108の各々は作成される。シリコン・メサ110を作成するために、シリコン基板層106は、ガラス基板102にボンディングした後に、パターンニングされ、エッチングされ、その結果、シリコン・メサ110だけが残る。図1に示される密封インターフェース・チップ100において使用されるシリコン基板層106は、典型的には、パターンニングされて、異方性エッチングを使用してエッチングされるけれども、他の実施形態では、Ｄ−ＲＩＥ（Deep-Reactive Ion Etching）（「DRIE」）も以下で議論する。異方性のエッチングの間、水酸化カリウム（「KOH」）またはエチレンジアミン・ピロカテコール（「EDP」）のような異方性のエッチャントは、シリコンをエッチングするのに用いられる。
【００１６】
シリコン・メサ110はときどき他の形状になるけれども、異方性のエッチングにより作成される各々のシリコン・メサ110の形状は、典型的にはピラミッド状である。特に、各々のシリコン・メサ110は、典型的には、シリコン基板層106およびガラス基板層102のシリコン・メサ110間のボンディングの近くに配置されているベース112を有する。各々のシリコン・メサ110は、典型的には、頂点114を有し、ベース112の反対側に配置されているベース112より小さい領域を有する。異方性エッチングが使われるとき、典型的には、各々のシリコン・メサ110の各々のベース112の面積は、Ｄ−ＲＩＥ（Deep-Reactive Ion Etching）が使われるときに作成されるシリコン・メサのベースより大きい。（Ｄ−ＲＩＥ（Deep-Reactive Ion Etching）を使用する実施形態は、後述する。）典型的には、密封インターフェース・チップ100では、シリコン・メサ110の各々は、それに埋め込まれる多くのフィードスルー・バイア108を有し、それはガラス基板層102の穴104の対応セットに適合する。
【００１７】
フィードスルー・バイア108の各々は、シリコン・メサ110のベース112の近くで配置される上部側と、シリコン・メサ110の頂点114の近くで配置された底部側とを有する。一般的に、密封インターフェース・チップ100もまた、各々のフィードスルー・バイア108の上部側に取り付けられる一つ以上の電気ボンディングパッド116を含む。図1に示される特定の実施形態では、密封インターフェース・チップ100は、2つの電気ボンディングパッド116を含む。典型的には、密封インターフェース・チップ100もまた、各々のフィードスルー・バイア108の底部面に取り付けられる一つ以上の電気ボンディングパッド118を含む。図１に示される特定の実施形態では、密封インターフェース・チップ100は、2つの電気ボンディングパッド118を含む。電気ボンディングパッド118は、フィードスルー・バイア108に密封インターフェース・チップによって、密封して封止されるＭＥＭＳデバイスを接続のに用いられ、電気ボンディングパッド116は、ＭＥＭＳパッケージの密閉のために、フィードスルー・バイア108を外部の装置に接続するために用いる。
【００１８】
真空を必要としている実施態様では、少なくとも一つのゲッター構成要素120が、密封インターフェース・チップの下側に配置され、密封して生成された封止の内側にある。ゲッター構成要素120は、真空を生成するために密封して封止する間、活性化する。はんだシールリングおよびはんだボールのような密封した封止の間に使用される他の要素を、以下に詳細に議論する。これらの他の要素は、密封して封止する前に、密封インターフェース・チップ100またはＭＥＭＳデバイスプラットフォームに適用されることができる。
【００１９】
図２は、密封インターフェース・チップ100を製造する例示の方法200を示す工程系統図である。方法200は、ブロック202から始まり、ここで、穴104はガラス基板層102を貫通してあけられる。方法200は、ブロック204へ進み、フィードスルー・バイア108が、シリコン基板層106につくられる。方法200は、ブロック206へ進み、シリコン基板層106は、ガラス基板層102にボンディングされ、ガラス基板層102の穴104は、シリコン基板層106のフィードスルー・バイア108と整列配置する。上記の通りに、他のタイプのボンディングが時々使われるけれども、ガラス基板層102にシリコン基板層106をボンディングすることは、典型的には陽極のボンディングによってなされる。
【００２０】
方法200は、ブロック208へ進み、典型的には、シリコン基板が、エッチングのためにパターンニングされる。方法200は、ブロック210へ進み、シリコン基板はエッチングされ、埋め込みフィードスルー・バイア108を備えたシリコン・メサ110だけが残る。上記の通りに、エッチングは典型的には異方性のエッチングまたはＤ−ＲＩＥ（Deep-Reactive Ion Etching）である。一般的に、電気ボンディングパッド116および電気ボンディングパッド118は、すでにフィードスルー・バイア108に組み込まれている。ある実施態様では、方法200は、電気ボンディングパッド116および電気ボンディングパッド118をフィードスルー・バイア108に適用するか又は製作するための更なるステップを含む。方法200は、ブロック212へ進み、密封した後、密封インターフェース・チップ100とＭＥＭＳデバイスとの間につくられるキャビティ内にあるように、ゲッター構成要素120はガラス基板層102の底部側上に堆積され、パターンニングされる。上記したように、ゲッター構成要素120は、真空を生成するための密封中に活性化される。
【００２１】
図３は、密封インターフェース・チップ100が、ＭＥＭＳデバイスプラットフォーム302とインターフェースするときに作成される密封ＭＥＭＳパッケージ300の断面側面図である。ＭＥＭＳデバイスプラットフォームは、ＭＥＭＳジャイロまたはＭＥＭＳ加速度計のようなＭＥＭＳデバイスを含むウェハである。ときどき他のＭＥＭＳデバイスを含むけれども、ＭＥＭＳデバイスプラットフォーム302は、典型的には、ＭＥＭＳジャイロまたはＭＥＭＳ加速度計のようなＭＥＭＳデバイス304を含む。ＭＥＭＳデバイスプラットフォーム302は、下部基板層306、ＭＥＭＳデバイス層308および上部基板層310を含む。ＭＥＭＳデバイスプラットフォーム302は、ＭＥＭＳデバイスを作製するために、典型的には、基板の個々の層を堆積すること、基板の個々の層をパターンニングすること、および、基板の個々の層をエッチングすることを含む公知技術の方法を使用して製造される。
【００２２】
図3に示される実施形態では、下部基板層306は、ガラスから生成される。ＭＥＭＳデバイス層308は、典型的には、エッチングされたシリコンから生成される。ＭＥＭＳデバイス層308は、典型的には、パターンニングされて、エッチングされて、下部基板層306に、陽極ボンディングされる。特定の実施態様では、ＭＥＭＳデバイス層308は、パターンニングされて、エッチングされる。特定の実施態様では、ＭＥＭＳデバイス層308は、フォトリソグラフィを使用してパターンニングされ、異方性エッチングまたはＤ−ＲＩＥ（Deep-Reactive Ion Etching）を使用してエッチングされる。ある実施態様では、ＭＥＭＳデバイス層308は、多数の方法でエッチングされ、パターンニングされたシリコンの多数の層を含む。
【００２３】
一般的に、ＭＥＭＳデバイス304は、ＭＥＭＳデバイスプラットフォーム302のＭＥＭＳデバイス層308に実装される。図３に示されるＭＥＭＳデバイスプラットフォーム302において、ＭＥＭＳデバイス304は、ＭＥＭＳデバイス層308の中央に示される。一般的に、いくつかのＭＥＭＳデバイス層308はまた、下部基板層306の表面上の一つ以上の電気的リード312を作成するのに用いられる。図3に示される特定の実施において、ＭＥＭＳデバイスプラットフォーム302は、いくつかの電気的リード312を含む。電気的リード312は、金、アルミニウム、銅および多結晶シリコンを使用して製造されることもできるにもかかわらず、これらの電気的リード312は通常、プラチナを使用して製造される。各々の電気的リード312は、第１の端部312A上のＭＥＭＳデバイス304に接続していて、第２の端部312B上の下部基板層306に配置される一つ以上の電気ボンディングパッド314に接続している。図3に示される特定の実施形態では、密封ＭＥＭＳデバイスプラットフォーム302は、いくつかの電気ボンディングパッド314を含む。電気ボンディングパッド314は、典型的には、アルミニウムおよび銅のような、他の導電材料も使うことができるにもかかわらず、プラチナの上に堆積する金のフィルムを使用して製作される。電気的リード312が、密封ＭＥＭＳパッケージ300の外側に、ＭＥＭＳデバイス304と装置との間の接点に使われる。加えて、いくつかのＭＥＭＳデバイス層308は、外側の境界壁316の低い部分をつくるために用いる。
【００２４】
上部基板層310は典型的には、ＭＥＭＳデバイス層308上に配置され、ＭＥＭＳデバイス層308に陽極ボンディングされる。上部基板層310は典型的には、ガラスから製造される。上部基板層310のガラスは、典型的には、エッチングされるかまたは穿孔される。穴は、典型的には、マイクロサンドブラスターまたは超音波穿孔によって、上部基板層310につくられる。上部基板層310のいくつかのガラスは、外側の境界壁316の上部をつくるために用いられる。図3に示される実施形態では、上部基板層310およびＭＥＭＳデバイス層308の一部が作られ、外側の境界壁316が、ＭＥＭＳデバイス層308に実装されるＭＥＭＳデバイス304を囲んで残る。外側の境界壁316は、完全にＭＥＭＳデバイス304を囲む。他の実施態様では、ＭＥＭＳデバイスプラットフォーム302と同様の他のＭＥＭＳデバイスプラットフォームは、他の材料から作られるかまたは他の方法で作られる。
【００２５】
上述のように、ＭＥＭＳデバイス304は典型的には、下部基板層306に配置されている電気的導線312のうちの１本の第１の端部312Aに電気的に結合する。異なる方法で電気的に連結されることができるけれども、典型的には、ＭＥＭＳデバイス304は、ＭＥＭＳデバイス層308の製造中に、電気的導線312のうちの1本の第１の端部312Aに電気的に結合する。具体的には、ＭＥＭＳデバイス304および電気的リード312は、典型的には、ＭＥＭＳデバイス層308から製造され、ＭＥＭＳデバイス層308のエッチング中、計画的に電気的に連結される。フィードスルー・バイア108の底面に配置されている電気ボンディングパッド118は典型的には、電気ボンディングパッド314に電気的に結合され、それは電気的リード312の第２の端部312Bに電気的に結合する。電気ボンディングパッド118は典型的には、電気ボンディングパッド314に電気的に結合し、かくして、一つ以上のはんだボール318を使用して、電気的リード312の第２の端部312Bに結合される。図3に示される特定の実施形態では、密封ＭＥＭＳパッケージ300は、2つのはんだボール318を含む。一般的に、密封インターフェース・チップ100がＭＥＭＳデバイスプラットフォーム302の上に配置される前に、はんだボール318は、各々の電気的リード312の第２の端部312Bで電気ボンディングパッド314に配置される。その後、密封インターフェース・チップ100は、ＭＥＭＳデバイスプラットフォーム302の上に配置され、電気ボンディングパッド118は、電気的リード312の第２の端部312Bで、はんだボール318および電気ボンディングパッド314と整列配置する。次いで、はんだボール318は、電気ボンディングパッド314およびはんだボール318を介して電気ボンディングパッド118に、電気的リード312の第２の端部312Bを電気的に結合するためにリフローされ、ＭＥＭＳデバイスプラットフォーム302は、フィードスルー・バイア108の底面に電気的に結合される。
【００２６】
密封インターフェース・チップ100は典型的には、ＭＥＭＳデバイスプラットフォーム302に密封して封止され、ＭＥＭＳデバイス304を密封インターフェース・チップ100とＭＥＭＳデバイスプラットフォーム302との間につくられるキャビティ320内に封入する。一般的に、外側のシールリング322は、外側の境界壁316の全体の上部側周辺に配置される。外側のシールリング322は、典型的には、金属はんだの連続リングを使用して形成される。他の材料を使うことができるけれども、金属はんだで封止することは、適当な密閉をつくると共に、位置決めおよび間隔の比較的大きいバリエーションを可能にするプロセスであるため好ましい。密封ＭＥＭＳパッケージ300では、はんだが外側の境界壁の上に最初に配置され、密封インターフェース・チップ100は、次いで、ＭＥＭＳデバイスプラットフォーム302の上に配置され、外側のシールリング322が，外側の境界壁316の上面に、密封インターフェース・チップ100のガラス基板層102の底面を接続するように、（上述したはんだボール318を含む、密封ＭＥＭＳパッケージ300の他のいかなるはんだに加えて、）外側のシールリング322の金属はんだはリフローされる。
【００２７】
密封インターフェース・チップ100によって密封され、はんだボール318をリフローした後、ＭＥＭＳデバイス304は、密封インターフェース・チップ100の上部側上の密閉に対して外側に位置決めされた電気ボンディングパッド116に電気的に結合され、電気信号を含むその電流は、密閉の外側のデバイスに対して、密封ＭＥＭＳパッケージ300の内側の密封ＭＥＭＳデバイス304へ／から移動できる。密封ＭＥＭＳパッケージ300内部のＭＥＭＳデバイス304を密封ＭＥＭＳパッケージ300の外側の他の装置に電気的かつ通信的に連結するために、他の装置は、密封ＭＥＭＳパッケージ300の外側上の電気ボンディングパッド116に連結される。シリコン・メサ110のフィードスルー・バイア108により、外側のシールリング322を通ることなく密封されたキャビティ320内から信号を通過させることができるので、封止ＭＥＭＳデバイスに関する他の方法および装置に関連する電気ショートおよび寄生は、密封ＭＥＭＳパッケージ300で避けられる。
【００２８】
真空を必要とする実施態様では、ゲッター構成要素120は、キャビティ320内部で密封インターフェース・チップ100に配置されている。一旦、外側のシールリング322が、ＭＥＭＳデバイスプラットフォーム302の外側の境界壁316と密封インターフェース・チップ100との間の全ての開口部の周りを密封し、ゲッター構成要素120は、キャビティ320内部に真空を生成するために活性化する。キャビティ320内部の領域の多くが使っていないままであるので、充分な残留ガスの除去能力および安定真空封止を、それによって、与えることで、ゲッター構成要素120は密封されたキャビティ320内のどこにでも堆積され得る。密閉内部のキャビティ320が、ガス雰囲気であるときに、ゲッター構成要素120は不必要である。
【００２９】
図4は、密封インターフェース・チップ100を使用しているＭＥＭＳデバイスプラットフォーム302を密封する実施形態の方法400を示す工程系統図である。方法400は、ブロック402から始まり、密封インターフェース・チップ100は、上記の方法200により製造される。方法は、ブロック404へ進み、ＭＥＭＳデバイスプラットフォーム302は、従来の方法によって、作られる。他の例示の実施態様では、ブロック402およびブロック404の順番が逆転し、密封インターフェース・チップ100が、上記の方法200により製造される前に、ＭＥＭＳデバイスプラットフォーム302は作られる。他の例示の実施態様では、ブロック402およびブロック404の作用は、並列に生じる。最後に、方法400はブロック406へ進み、密封インターフェース・チップ100は、ＭＥＭＳデバイスプラットフォーム302に取り付けられ、ＭＥＭＳデバイスプラットフォーム302と密封インターフェース・チップ100と間のエアータイトシールを作成する。一般的に、真空を必要としているケースでは、ゲッター構成要素120は、密封キャビティ320内部で活性化し、密封キャビティ320からいかなる過剰なガスも除去する。
【００３０】
図５は、密封インターフェース・チップ502が、ＭＥＭＳデバイスプラットフォーム302と結びつくときに作成される密封ＭＥＭＳパッケージ500の他の実施形態の断面側面図である。密封インターフェース・チップ502は、シリコン基板層106がエッチングされる方法によって、密封インターフェース・チップ100から区別される。シリコン基板層106は、密封インターフェース・チップ100で使用される異方性のエッチングの代わりに、Ｄ−ＲＩＥ（Deep-Reactive Ion Etching）を使用して密封インターフェース・チップ502でエッチングされる。密封インターフェース・チップ502は、シリコン・メサ110と同様の一つ以上のシリコン・メサ504を含み、各々のシリコン・メサ504は、ベース506および頂点508とを有する。図５に示される特定の実施形態では、密封インターフェース・チップ502は、2つのシリコン・メサ504を含む。各々のベース506は、シリコン・メサ110の各々のベース112と類似している。各々の頂点508は、シリコン・メサ110の各々の頂点114と類似している。Ｄ−ＲＩＥ（Deep-Reactive Ion Etching）は、より小さいベース域を有するシリコン・メサの作成を可能にする。シリコン・メサ504が、Ｄ−ＲＩＥ（Deep-Reactive Ion Etching）を使用してエッチングされるので、各々のシリコン・メサ504の各々のベース506は、典型的には各々のシリコン・メサ110の各々のベース112より小さい領域を有する。また、各々のシリコン・メサ504の各々のベース506には、典型的には、各々のシリコン・メサ110と同じピラミッド状の形状がない。
【００３１】
密封ＭＥＭＳパッケージ500もまた、一つ以上の電気コネクタ510および一つ以上の電気ボンディングパッド512を含む。図1に示される特定の実施形態では、密封インターフェース・チップ100は、ワイヤボンディング毛細管および２つの電気ボンディングパッド512のような、２つの電気コネクタ510を含む。各々の電気コネクタ510の第１の端部は、電気ボンディングパッド116のうちの1つに結合し、各々の電気コネクタ510の第２の端部は、穴104の外で、密封インターフェース・チップ100の上に取り付けられた電気ボンディングパッド512のうちの1つに結合する。一般的に、穴104は、幅が約300マイクロメートル乃至約500マイクロメートルの間であり、長さが約1500マイクロメートルであり、電気コネクタ510を収める必要がある。一般的に、電気コネクタ510の第１の端部は、他の接続が適当であるにもかかわらず、一つ以上のはんだボール514を使用して電気ボンディングパッド116に接続される。図５に示される特定の実施形態では、密封インターフェース・チップ502は、2つのはんだボール514を含む。電気ボンディングパッド512は、密封ＭＥＭＳパッケージ600のＭＥＭＳデバイス304とインターフェースする外部素子のための接続ポイントである。外部素子は、典型的には、他の接続が適当であるにもかかわらず、一つ以上のはんだボール516を使用して電気ボンディングパッド512に接続される。図５に示される特定の実施形態では、密封インターフェース・チップ502は、2つのはんだボール516を含む。
【００３２】
図６は、ＭＥＭＳデバイスプラットフォーム604と結びついている密封インターフェース・チップ602を含んでいる密封ＭＥＭＳパッケージ600の他の実施形態の側面の断面図である。図７は、ＭＥＭＳデバイスプラットフォーム604と結びついている密封インターフェース・チップ602を含む密封ＭＥＭＳパッケージ600の平面図である。ＭＥＭＳデバイスプラットフォーム604は、ＭＥＭＳデバイスプラットフォーム302の全ての構成要素を含む。ＭＥＭＳデバイスプラットフォーム604とＭＥＭＳデバイスプラットフォーム302との間の違いは、下部基板層306に配置されている各々の電気的リード312の各々の第２の端部312Bが、互いに広く間隔が隔てられ、ＭＥＭＳデバイスプラットフォーム604のダイ周辺に分布されるということである（各々の電気的リード312のこれらの第２の端部312Bの複数の各々は、典型的には、ＭＥＭＳデバイスプラットフォーム302の単一のメサの下で一緒に集められる。）電気的リード312の広く分離されて分布された第２の端部312Bの位置決めは、図6において視覚的である。
【００３３】
密封インターフェース・チップ602は、密封インターフェース・チップ502と顕著な2、3の相違はあるが、類似した要素を含む。密封インターフェース・チップ602は、シリコン・メサ504と同様の一つ以上のシリコン・メサ606を含む。図6-7に示される特定の実施形態では、密封インターフェース・チップ602は、16のシリコン・メサ606を含む。密封インターフェース・チップ602の16のシリコン・メサ606は、互いから各々電気的に絶縁され、いかなる埋め込みフィードスルー・バイア108も含まない。具体的には、密封インターフェース・チップ602では、各々のシリコン・メサ606は、他のシリコン・メサ606から分離され、それが広く分離され、分布した電気的導線312のうちの1本の第２の端部312Bと整列配置するように、シリコン・メサ606の各々は、密封インターフェース・チップ602に配置される。シリコン・メサ606の各々は、他のシリコン・メサ606から電気的に絶縁され、シリコン・メサ606の各々は、電気ボンディングパッド116の１つと電気ボンディングパッド118の1つとの間の導電素子として機能する。かくして、フィードスルー・バイア108は、図6-7に示される実施態様では必要でない。密封インターフェース・チップ602の各々のシリコン・メサ606は、密封インターフェース・チップ502の各々のシリコン・メサ504のベース506と同様のベース608を有する。各々のシリコン・メサ606の中央のフィードスルー・バイア108がなく、Ｄ−ＲＩＥ（Deep-Reactive Ion Etching）がシリコン・メサ606を作成するのに用いられるという理由があるので、各々のシリコン・メサ606は、各々のシリコン・メサ504のベース506より小さいベース608を有する。
【００３４】
密封インターフェース・チップ502に関して記載されている他の要素に加えて、密封インターフェース・チップ602もまた、密封インターフェース・チップ100および密封インターフェース・チップ502の穴104と同様に、ガラス基板層102にあけられる一つ以上の穴610を含む。図6に示される特定の実施形態では、密封インターフェース・チップ602は、（図7では全てが見えるが、図6では2つだけが見える）16の穴610を含む。各々の穴610から出た接続を持ち出すために電気コネクタ510と類似する電気コネクタを使用する代わりに、密封インターフェース・チップ602は、一つ以上の導電プラグ612を含む。図6-7に示される特定の実施形態では、密封インターフェース・チップ602は、（図7では全て見えるが、図6では2つだけ見える）16の導電プラグ612を含む。導電プラグ612が時々、めっきされた金属または他の導電材料からなってよいにもかかわらず、導電プラグ612は典型的には、はんだでできている。導電プラグ612は、シリコン・メサ504からガラス基板層102の頂部まで、電気信号を伝導する。かくして、電気信号および電気の他の形態は、電気ボンディングパッド118に対して導電プラグ612の頂部の間を移動でき、導電プラグの頂部は、ＭＥＭＳデバイス304に電気的に結合する。
【００３５】
外部素子は、導電プラグ612の上に配置される一つ以上のはんだボール614を使用して導電プラグ612の頂部と接続することによりＭＥＭＳデバイス304に結合される。図6に示される特定の実施形態では、密封インターフェース・チップ602は、2つのはんだボール614を含む。導電プラグ612の使用は、密封インターフェース・チップ602の穴610が密封インターフェース・チップ502の穴104より小さいことを可能にする。密封インターフェース・チップ502の穴104が、電気コネクタ510に適用するように、幅が約300マイクロメートルと約500マイクロメートルの間で、長さが約1500マイクロメートルであり、一方、密封インターフェース・チップ602の穴610は、電気コネクタ510と適応せず、より小さくてよい。密封インターフェース・チップ602の穴610は、典型的には、約50マイクロメートルと約1000マイクロメートルとの間であり、好ましくは、約100マイクロメートルと約500マイクロメートルとの間である。他の実施態様では、密封インターフェース・チップ602の穴610は、より小さく、その一方で、他では穴610は、より大きい。密封インターフェース・チップ602の穴610の潜在的により少ない容積、フィードスルー・バイア108のないシリコン・メサ606の潜在的により少ない容積、および、電気的リード312の第２の端部312Bの再配置は、ダイ・サイズおよび密封ＭＥＭＳパッケージ600のコストの両者を減少させることを可能にする。
【００３６】
図８は、密封ＭＥＭＳパッケージ600を作成する実施形態の方法800を示す工程系統図である。方法800は、密封インターフェース・チップ602を作製する第1のサブ方法802、ＭＥＭＳデバイスプラットフォーム604を構築する第２のサブ方法804、および、ＭＥＭＳデバイスプラットフォーム604の頂部に、密封インターフェース・チップ602を密封して封止する第3のサブ方法806を含む。ある実施形態では、サブ方法802およびサブ方法804は、平行に起こり、他の実施形態では、サブ方法802またはサブ方法804のうちの1つはその他の前に起こる。サブ方法802およびサブ方法804が完了した後、サブ方法806は典型的には起こる。
【００３７】
密封インターフェース・チップ602を作製する第1のサブ方法802は、ブロック808から始まり、配置基準は、ガラス基板層102において、パターンニングされる。サブ方法802は、ブロック810へ進み、穴610は、ガラス基板層102を通ってあけられる。サブ方法802は、ブロック812へ進み、シリコン基板層106の表面は、ガラス基板層102の底にボンディングされる。他のタイプのボンディングが時々使われるにもかかわらず、これは陽極ボンディングによって、典型的に生じる。
【００３８】
サブ方法802は、ブロック814へ進み、メサ・マスク層は堆積され、シリコン基板層106の底の上にパターンニングされる。サブ方法804は、ブロック816へ進み、シリコン・メサ606は、シリコン基板層106からエッチングされる。シリコン・メサ606は、Ｄ−ＲＩＥ（Deep-Reactive Ion Etching）・プロセスを使用して、典型的にはエッチングされる。サブ方法802は、ブロック818へ進み、ウェット層が堆積され、ボンディング面に、そして、シリコン・メサ606にパターニングされる。一般的に、ウェット層は、金および他の金属でつくられるように、はんだが濡れるパターンニングされた金属被膜である。
【００３９】
サブ方法802は、ブロック820へ進み、はんだが堆積され、パターンニングされる。一般的に、はんだが堆積され、密封インターフェース・チップ604にパターニングされ、はんだ外側のシールリング322、はんだボール318、および、はんだボール614は、図6-7を参照して記載されているように配置される。具体的には、はんだ外側のシールリング322は、堆積され、ガラス基板層102の下側にパターニングされ、はんだボール318は、堆積され、電気ボンディングパッド118上にパターニングされ、および、はんだボール614は堆積され、導電プラグ612の頂部にパターンニングされる。（他の実施形態では、はんだ外側のシールリング322およびはんだボール318が、堆積され、密封インターフェース・チップ602の代わりに、ＭＥＭＳデバイスプラットフォーム604上にパターニングされる。）サブ方法802はブロック822へ進み、ゲッター構成要素120は堆積され、ガラス基板層102の底面にパターニングされ、それは、密封インターフェース・チップ602とＭＥＭＳデバイスプラットフォーム604との間でつくられるキャビティ320内部にある。サブ方法802は、ブロック824へ進み、密封インターフェース・チップ602は、ボンディングする前に清浄される。
【００４０】
サブ方法804はブロック826から始まり、ＭＥＭＳデバイスプラットフォーム604は作られる。上記の通りに、ＭＥＭＳデバイスプラットフォーム604は、典型的には、ＭＥＭＳジャイロまたはＭＥＭＳ加速度計のようなＭＥＭＳデバイス304を含む。ＭＥＭＳデバイスプラットフォーム604が、上記の通りに作られるか、または、ＭＥＭＳデバイスの製作における当業者によって他の方法で製造される。サブ方法804はブロック828へ進み、ウェット層が堆積され、ＭＥＭＳデバイスプラットフォーム604の頂部表面にパターニングされる。サブ方法804はブロック830へ進み、ＭＥＭＳデバイスプラットフォーム604は、ボンディングする前に清潔になる。
【００４１】
サブ方法802およびサブ方法804が完了した後、サブ方法806は、ブロック832から始まる。ブロック832で、密封インターフェース・チップ602は、密封ＭＥＭＳパッケージ600を作成するＭＥＭＳデバイスプラットフォーム604にボンディングされ、ゲッター構成要素120は典型的には活性化される。ボンディングは、典型的には、ＭＥＭＳデバイスプラットフォーム604の上に密封インターフェース・チップ602を配置すること、その後、はんだ外側のシールリング322、はんだボール318、および、はんだボール614をリフローすることを含む。他の実施態様では、他の方法は、ＭＥＭＳデバイスプラットフォーム604に、密封インターフェース・チップ602をボンディングするために用いる。真空を必要としない実施態様では、ゲッター構成要素120は、存在しないか活性化しない。ブロック832のボンディングは、典型的には、ウェハレベルで生じる。このように、複数の密封インターフェース・チップ602は、単一のウェハに構築され、複数のＭＥＭＳデバイスプラットフォーム604は、単一のウェハに構築される。ブロック832のボンディング中、複数の密封インターフェース・チップ602は、複数のＭＥＭＳデバイスプラットフォーム604上に密封して封止され、複数の密封して密封ＭＥＭＳパッケージ600を作成する。
【００４２】
サブ方法806は、ブロック834へ進み、密封ＭＥＭＳパッケージ600は、複数の密封ＭＥＭＳパッケージ600の他の密封ＭＥＭＳパッケージから離れてダイシングされる。
以下の特許請求の範囲によって画定される発明の多くの実施形態を記載してきた。それにもかかわらず、記載されている実施形態に対するさまざまな変更態様が、特許請求の範囲に係る発明の精神および範囲を逸脱することなくなすことができることは理解されよう。したがって、他の実施形態は、以下の特許請求の範囲内にある。
【図１】
2011009744.tif 000003
【図２】
2011009744.tif 000004
【図３】
2011009744.tif 000005
【図４】
2011009744.tif 000006
【図５】
2011009744.tif 000007
【図６】
2011009744.tif 000008
【図７】
2011009744.tif 000009
【図８】
2011009744.tif 000010
【外国語明細書】
2011009744000001.pdf