(57)【要約】【課題】インバータのサイズ・コストの増大を招くことなく、絶縁伝達回路のオン・オフ遅延時間差に相当するデッドタイムを低減する。【解決手段】制御演算部１１及びＰＷＭ信号生成部１２は、電力用半導体素子３３ｕｐを駆動する第１の駆動パルス信号と、電力用半導体素子３３ｕｎを駆動する第２の駆動パルス信号を生成する。ＰＷＭ出力部１３は、増幅器１３ａから正論理の第１の駆動パルス信号を出力し、反転増幅器１３ｂから負論理の第２の駆動パルス信号を出力する。絶縁伝達回路２１ａは、正論理の第１の駆動パルス信号を電気的に絶縁して増幅器２２ａに伝える。絶縁伝達回路２１ｂは、負論理の第２の駆動パルス信号を電気的に絶縁して反転増幅器２２ｂに伝える。増幅器２２ａは電力用半導体素子３３ｕｐを駆動し、反転増幅器２２ｂは、負論理の第２の駆動パルス信号を反転して電力用半導体素子３３ｕｎを駆動する。【選択図】図２
2011072075.tif 000002
【特許請求の範囲】
【請求項１】
上側アームの電力用半導体素子を駆動する第１の駆動パルス信号と下側アームの電力用半導体素子を駆動する第２の駆動パルス信号をそれぞれ電圧指令値に基づいて生成するＰＷＭ制御部と、
上側アームの電力用半導体素子を駆動する第１の駆動回路と、
下側アームの電力用半導体素子を駆動する第２の駆動回路と、
第１の駆動パルス信号を電気的に絶縁して第１の駆動回路に伝える第１の絶縁伝達回路と、
第２の駆動パルス信号を電気的に絶縁して第２の駆動回路に伝える第２の絶縁伝達回路と、
を備えた電力用半導体駆動装置において、
第１の絶縁伝達回路による伝達極性と第２の絶縁伝達回路による伝達極性とを互いに異ならせたことを特徴とする電力用半導体駆動装置。
【請求項２】
前記ＰＷＭ制御部は、あらかじめ前記電圧指令値を所定の値だけ正または負にオフセットさせたうえで第１及び第２の駆動パルス信号を生成することを特徴とする請求項１に記載の電力用半導体駆動装置。
【請求項３】
インバータを構成する３相の各上側アーム同士、各下側アーム同士それぞれで、絶縁伝達回路による伝達極性を等しくしたことを特徴とする請求項１または請求項２に記載の電力用半導体駆動装置。
【請求項４】
前記ＰＷＭ制御部全体が故障したときに電力用半導体素子がオンする伝達極性側の前記駆動回路の動作状態を監視し、電力用半導体素子がオンする状態が所定時間継続したら、電力用半導体素子をオフさせる監視回路を設けたことを特徴とする請求項３に記載の電力用半導体駆動装置。
【請求項５】
前記ＰＷＭ制御部全体が故障したときに電力用半導体素子がオンする伝達極性側の前記駆動回路同士の論理を相互監視し、複数の駆動回路のオンオフ状態が同一である時間が所定時間継続したら、電力用半導体素子をオフさせる監視回路を設けたことを特徴とする請求項３に記載の電力用半導体駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータやコンバータを構成する電力用半導体を駆動する電力用半導体駆動装置に関する。
【背景技術】
【０００２】
ＩＧＢＴなどの電力用半導体素子を上アーム及び下アームとして直列接続し、交互にオンとなるように駆動するインバータにおいて、上下アームが同時にオンして短絡電流が流れることを防止するため、上下アームの素子が同時にオフとなる時間であるデッドタイムを設けている。
【０００３】
このデッドタイムは、電力用半導体素子やその駆動回路の遅延時間等を考慮して、電力用半導体素子入力部でのデッドタイムが下記の式（１）を満たすようスイッチング信号を出力する制御部により予め設定される。
【０００４】
Ｔdead' ＝Ｔdead＋Ｔd-on−Ｔd-off ＞ ０          …（１）
Ｔdead  ：制御部にて生成されるデッドタイム
Ｔdead' ：電力用半導体素子入力部でのデッドタイム
Ｔd-on  ：オン遅延時間
Ｔd-off ：オフ遅延時間
（Ｔd-on,Ｔd-offには、信号の上昇時間Ｔr や下降時間Ｔf を含む）
また従来のインバータにおいて、電力用半導体を駆動するためのＰＷＭ信号は、高電圧部から低電圧部へのノイズを防止したり安全性を確保するために、フォトカプラを介して駆動回路に供給される。
【０００５】
フォトカプラは、入力電流により発光ダイオードが発光し、この光をフォトトランジスタで出力電流に変換している。しかしフォトトランジスタのベースキャリアのライフタイムの影響と、コレクタからベースへ負帰還がかかるミラー積分効果により、フォトトランジスタがオフからオンに変化するために要するオン遅延時間よりも、オンからオフに変化するために要するオフ遅延時間の方が大幅に長くなる（非特許文献１）。
【０００６】
従って、フォトトランジスタ分の遅延時間がＴd-on−Ｔd-off ＜０であるため、式（１）において、Ｔdead' として正の値を確保するためには、デッドタイムＴdeadとして大きな値を設ける必要があった。
【０００７】
この問題に対して、特許文献１に記載の技術では、インバータの駆動回路において、駆動信号の立ち上がり時間または立下り時間に遅延を与える位相調整回路を設けている。これにより、駆動回路全体としての立ち上がり遅延時間と立下り遅延時間を等しくすることで、インバータ回路の駆動に必要なデッドタイムを低減し、インバータの出力特性向上を図っている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−１２５３４２号公報
【非特許文献】
【０００９】
【非特許文献１】「汎用フォトカプラの応答速度」、ＮＥＣエレクトロニクス社、［URL］http://www.necel.com/opto/ja/technology/speed/index.htm
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら上記従来の駆動回路は、駆動信号の立ち上がりまたは立ち下がりに遅延時間を付加する位相調整回路を新たに設けることにより、駆動回路全体としての立ち上がり遅延時間と立ち下がり遅延時間を合わせるという構成になっていたため、駆動回路を構成する部品点数が増大し、それに伴いインバータのサイズ・コストの増大を招くという問題点があった。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明は、上側アームの電力用半導体素子及び下側アームの電力用半導体素子を駆動するそれぞれの駆動パルス信号をそれぞれ電圧指令値に基づいて生成するＰＷＭ制御部と、上側アームの電力用半導体素子及び下側アームの電力用半導体素子を駆動する駆動回路と、前記駆動パルス信号を電気的に絶縁してＰＷＭ制御部から駆動回路に伝える絶縁伝達回路と、を備えた電力用半導体駆動装置において、前記絶縁伝達回路による上側アーム用駆動パルス信号の伝達極性と下側アーム用駆動パルス信号の伝達極性とを互いに異ならせたことを要旨とする。
【発明の効果】
【００１２】
本発明によれば、インバータのサイズ・コストの増大を招くことなく、絶縁伝達回路に起因するオン・オフ遅延差に相当するデッドタイムを低減することが可能となり、電圧使用率を向上させることができるという効果がある。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る電力用半導体駆動回路を備えたインバータシステムの構成を示すブロック図である。
【図２】実施例１から５における制御部及び１アーム分の電力用半導体素子とその駆動部を示すブロック図である。
【図３】図２の動作を示すタイミング図である。
【図４】実施例２における制御部及び１アーム分の電力用半導体素子とその駆動部を示すブロック図である。
【図５】実施例３における制御部及び３アーム分の電力用半導体素子とその駆動部を示すブロック図である。
【図６】実施例４における制御部及び３アーム分の電力用半導体素子とその駆動部を示すブロック図である。
【図７】実施例５における制御部及び３アーム分の電力用半導体素子とその駆動部を示すブロック図である。
【図８】フォトカプラによる絶縁伝達回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【実施例１】
【００１５】
図１は、本発明に係る電力用半導体駆動回路の実施例１を用いたモータ・インバータシステムの構成を示す構成図である。図１において、インバータ回路３０は、ＤＣ電源３１と、コンデンサ３２と、電力用半導体素子３３ｕｐ〜３３ｗｎにより構成され、モータジェネレータ（以下、ＭＧと略す）５０を駆動するための３相交流電圧を出力する。ＤＣ電源３１とコンデンサ３２は、安定したＤＣ電源を供給し、電力用半導体素子３３ｕｐ〜３３ｗｎは、例えばＩＧＢＴやＭＯＳ−ＦＥＴ、ダイオードにより構成され、ゲートに与えられる駆動信号に基づいてスイッチング動作を行う。
【００１６】
電流センサ４０は、インバータ回路３０から出力される３相交流電流Ｉｕ，Ｉｖ，Ｉｗを検出する。位置センサ６０は、ＭＧ５０における回転子の位置を検出する。
【００１７】
ＰＷＭ制御部１０は、電流センサ４０及び位置センサ６０が検出した情報に基づき制御演算を行い、電力用半導体素子３３ｕｐ〜３３ｗｎをスイッチングさせるためのＰＷＭ信号を生成する。
【００１８】
駆動部２０ｕｐ〜２０ｗｎは、ＰＷＭ制御部１０からのＰＷＭ信号を入力とし、電力用半導体素子３３ｕｐ〜３３ｗｎに対する駆動信号を出力する。インバータ回路３０は、高電圧のＤＣ電源３１で作動するため、駆動部２０ｕｐ〜２０ｗｎの内部には、低電圧部であるＰＷＭ制御部と高電圧部との絶縁を行う絶縁伝達回路が設けられて、高電圧部から低電圧部へのノイズによる誤動作防止や人体などの安全性を確保している。
【００１９】
図２は、実施例１のＰＷＭ制御部１０及びＵ相の１アーム分の電力用半導体素子３３ｕｐ、３３ｕｎと、その駆動部２０ｕｐ、２０ｕｎを抽出したブロック図である。尚、図示しないがＶ相、Ｗ相も同様である。
【００２０】
ＰＷＭ制御部１０は、制御演算部１１、ＰＷＭ信号生成部１２、及びＰＷＭ出力部１３から構成される。制御演算部１１は、指令値と電流センサ４０及び位置センサ６０が検出した情報に基づきＭＧ５０を制御するためのＵ相指令値、Ｖ相指令値、Ｗ相指令値を演算して出力する。ＰＷＭ信号生成部１２は、制御演算部１１が出力した各相の指令値とキャリア（例えば三角波）との比較により、電力用半導体素子３３ｕｐ〜３３ｗｎをオン／オフするためのＰＷＭ信号を生成して、ＰＷＭ出力部１３へ出力する。
【００２１】
ＰＷＭ出力部１３は、上側アームのＰＷＭ信号を極性反転すること無く、絶縁伝達回路２１ａを駆動するために電流増幅して出力する増幅器１３ａと、下側アームのＰＷＭ信号を極性反転した電流増幅して絶縁伝達回路２１ｂを駆動する反転増幅器１３ｂとを備えている。
【００２２】
駆動部２０ｕｐは、絶縁伝達回路２１ａと、増幅器２２ａから構成される。駆動部２０ｕｎは、絶縁伝達回路２１ｂと、反転増幅器２２ｂから構成される。
【００２３】
絶縁伝達回路２１ａ、２１ｂは、内部構成が等しく、例えば図８に示すような絶縁伝達回路２１である。絶縁縁伝達回路２１ａ，２１ｂは、フォトカプラなどの絶縁伝達素子を用いて構成され、ＰＷＭ制御部１０より出力されたＰＷＭ信号を電気的に絶縁して、高電圧部である増幅器２２ａ、反転増幅器２２ｂに伝達する。
【００２４】
図８において、フォトカプラ７１は、発光ダイオード７１ａとフォトトランジスタ７１ｂから構成される。発光ダイオード７１ａのカソードは入力端子Ｉｎに接続され、発光ダイオード７１ａのアノードは、抵抗７２を介して低電圧装置（ＰＷＭ制御部１０）の電源（例えば、＋５Ｖ）に接続されている。フォトトランジスタ７１ｂのエミッタは高電圧装置（インバータ回路３０）の接地に接続され、フォトトランジスタ７１ｂのコレクタは、抵抗７３を介して高電圧装置の制御用電源に接続されている。
【００２５】
上記構成の絶縁伝達回路２１において、入力端子Ｉｎが高レベルのとき、発光ダイオード７１ａには電流が流れず、発光ダイオード７１は発光しない。従って、フォトトランジスタ７１ｂには、光が入射せず、コレクタ電流も流れないために、出力端子Ｏｕｔは、抵抗７３でプルアップされた高レベルとなる。入力端子Ｉｎが低レベルのとき、抵抗７２を介して発光ダイオード７１ａに電流が流れて、発光ダイオード７１が発光する。従って、フォトトランジスタ７１ｂには、光が入射してコレクタ電流が流れ、出力端子Ｏｕｔは、低レベルとなる。従って、絶縁伝達回路２１は、正論理の入力を正論理の出力（または負論理の入力を負論理の出力）に伝達する回路となっている。
【００２６】
増幅器２２ａは、絶縁伝達回路２１から入力された正論理のＰＷＭ信号を電流増幅し、電力用半導体素子３３ｕｐのゲートに出力する。反転増幅器２２ｂは、絶縁伝達回路２１から入力された負論理のＰＷＭ信号を電流増幅するとともに極性反転して、電力用半導体素子３３ｕｎのゲートに出力する。
【００２７】
本実施例では、ＰＷＭ出力部１３から駆動部２０ｕｐへ出力する上アーム側のＰＷＭ信号（点ｕｐ２）を正論理とし、ＰＷＭ出力部１３から駆動部２０ｕｎへ出力する下アーム側のＰＷＭ信号（点ｕｎ２）を負論理とする具体例にて説明した。これを上下アーム逆に構成することも可能であり、どちらも同様の効果が得られる。
【００２８】
従来は、ＰＷＭ出力部１３から駆動部２０ｕｐ、２０ｕｎへ出力する上下アームの駆動信号は同じ極性でＰＷＭ信号を出力していた。しかしながら、フォトカプラを用いた絶縁伝達回路２１ａ、２１ｂは、Ｔd-on よりもＴd-offが遅いために、電力用半導体素子３３ｕｐ，３３ｕｎのゲート端子でのデッドタイムＴdead' はＴd-on とＴd-offのオン・オフ遅延差に相当する時間の分、減少するため、あらかじめこの分を考慮してＰＷＭ制御部１０にてデッドタイムを生成しなければならなかった。
【００２９】
図３は、本実施例の動作を示すタイミング図であり、図２における各点の電圧波形を示している。図３（ａ）は、点ｕｐ１の信号（＝点ｕｐ２の信号）であり、ＰＷＭ信号生成部１２及びＰＷＭ出力部１３が出力する上側アーム駆動信号である。図３（ｂ）は、点ｕｐ３の信号であり、（ａ）の信号で駆動される絶縁伝達回路２１ａ（フォトカプラ）出力のオン／オフ状態を示す。図３（ｃ）は、点ｕｐ４の信号であり、上側アームである電力用半導体素子３３ｕｐのゲート電圧である。図３（ｄ）は、点ｕｎ１の信号であり、ＰＷＭ信号生成部１２が出力する下側アーム駆動信号である。図３（ｅ）は、点ｕｎ２の信号であり、ＰＷＭ出力部１３が出力する下側アーム駆動信号であり、（ｄ）の信号の極性を反転した信号となる。図３（ｆ）は、点ｕｎ３の信号であり、（ｅ）の信号で駆動される絶縁伝達回路２１ｂのフォトカプラのオン／オフ状態を示す。図３（ｇ）は、点ｕｎ４の信号であり、下側アームである電力用半導体素子３３ｕｎのゲート電圧である。
【００３０】
図３（ａ）、（ｄ）から明らかなように、ＰＷＭ信号生成部１２は、上側アーム駆動信号と下側アーム駆動信号とが共にオフとなるデッドタイムＴdeadを立ち上がり時及び立ち下がり時に等しく設けている。
【００３１】
そして図３（ａ）の点ｕｐ１の電圧が立ち下がると、絶縁伝達回路２１ａのフォトカプラがオフからオンへ遷移し、Ｔd-off-up遅れて、電力用半導体素子３３ｕｐがオンからオフへ遷移する。次いで、図３（ａ）の点ｕｐ１の電圧が立ち下がりからＴdead経過後に、図３（ｄ）の点ｕｎ１の電圧が立ち上がり、図３（ｅ）の点ｕｎ２の電圧が立ち下がる。これにより、図３（ｆ）に示すように、絶縁伝達回路２１ｂのフォトカプラがオフからオンへ遷移する。そして、図３（ｄ）の点ｕｎ１の電圧の立ち上がりからＴd-on-un遅れて、電力用半導体素子３３ｕｎがオフからオンへ遷移する。従って、上側アームの電力用半導体素子３３ｕｐがオフしてから、下側アームの電力用半導体素子３３ｕｎがオンするまでの時間をＴdead' とすると、式（２）となる。
【００３２】
Ｔdead' ＝Ｔdead＋Ｔd-on-un−Ｔd-off-up        …（２）
ここで、絶縁伝達回路２１ａのオフからオンへの遅延時間Ｔd-off-upと、絶縁伝達回路２１ｂのオフからオンへの遅延時間Ｔd-on-un とは、素子のばらつきの範囲内でほぼ等しく、Ｔd-on-un ≒Ｔd-off-upなので、式（３）が成立する。
Ｔdead' ≒Ｔdead                                …（３）
【００３３】
また、図３（ｄ）の点ｕｎ１の電圧が立ち下がると、図３（ｅ）の点ｕｎ２の電圧が立ち上がり、絶縁伝達回路２１ｂのフォトカプラがオンからオフへ遷移する。しかし、背景技術で説明したように、フォトカプラのオンからオフへの遷移は、オフからオンへの遷移に比べて時間が掛かる。図３（ｄ）の点ｕｎ１の電圧の立ち下がりから、Ｔd-off-un遅れて、点ｕｎ４の電圧が立ち下がり、下側アームの電力用半導体素子３３ｕｎがオンからオフへ遷移する。
【００３４】
一方、図３（ｅ）の点ｕｎ１の電圧の立ち下がりからＴdead遅れて、図３（ａ）の点ｕｐ１の電圧が立ち上がる。点ｕｐ１の電圧の立ち上がりにより絶縁伝達回路２１ｂａフォトカプラがオンからオフへ遷移する。しかし、上述のように、フォトカプラのオンからオフへの遷移は、オフからオンへの遷移に比べて時間が掛かる。図３（ａ）の点ｕｐ１の電圧の立ち上がりから、Ｔd-on-up 遅れて、点ｕｐ４の電圧が立ち下がり、上側アームの電力用半導体素子３３ｕｐがオフからオンへ遷移する。従って、下側アームの電力用半導体素子３３ｕｎがオフしてから、上側アームの電力用半導体素子３３ｕｐがオンするまでの時間をＴdead' とすると、式（４）となる。
【００３５】
Ｔdead' ＝Ｔdead＋Ｔd-on-up−Ｔd-off-un        …（４）
ここで、絶縁伝達回路２１ｂのオンからオフへの遅延時間Ｔd-off-unと、絶縁伝達回路２１ａのオンからオフへの遅延時間Ｔd-on-up とは、素子のばらつきの範囲内でほぼ等しく、Ｔd-off-un≒Ｔd-on-upなので、式（５）が成立する。
Ｔdead' ≒Ｔdead                                …（５）
【００３６】
このように、本実施例では、ＰＷＭ出力部３１は、上側アーム駆動信号を正論理で、下側アーム駆動信号を負論理で出力しているために、上側アーム駆動信号の絶縁伝達回路２１ａがオンからオフに変わる場合には、下側アーム駆動信号の絶縁伝達回路２１ｂがオンからオフに変わり、上側アーム駆動信号の絶縁伝達回路２１ａがオフからオンに遷移する場合には、下側アーム駆動信号の絶縁伝達回路２１ｂがオフからオンに遷移するというように、同じ方向へ絶縁伝達回路２１ａ，２１ｂが切り替わる。
【００３７】
従って、式（３），（５）で示したように、Ｔd-on-un ≒Ｔd-off-up、またＴd-off-un≒Ｔd-on-up となるため、Ｔdead≒Ｔdead' となり、ＰＷＭ制御部１０で生成したデッドタイムがそのまま電力用半導体素子のゲートに与えられることになる。従って、Ｔdeadを設定するうえで考慮していた絶縁伝達回路２１に起因するオン・オフ遅延差に相当するデッドタイムを低減することが可能となる。
【００３８】
以上説明したように本実施例によれば、インバータのサイズ・コストの増大を招くことなく、デッドタイムを低減することが可能となり、ＰＷＭ制御におけるパルスの利用率が向上し、出力特性のよいインバータを提供することができるという効果がある。
【実施例２】
【００３９】
次に、本発明に係る電力用半導体駆動回路の実施例２を説明する。実施例２の全体システム構成は図１と同じである。図４は、実施例２のＰＷＭ制御部１０及びＵ相の１アーム分の電力用半導体素子３３ｕｐ、３３ｕｎと、その駆動部２０ｕｐ、２０ｕｎを抽出したブロック図である。図２に対し、指令値補正部１４を追加している。Ｖ相、Ｗ相も同様な指令値補正部１４を備える。その他の構成は、図２と同様であるので、同じ構成要素には、同じ符号を付与して重複する説明を省略する。
【００４０】
指令値補正部１４は、制御演算部１１から受けた電圧指令値に対し、所定の値だけ高電圧側にオフセットしてＰＷＭ信号生成部１２に出力する機能を有する。
【００４１】
実施例１の動作タイミング図である図３の（ａ）の点ＵＰ１の電圧波形において、ＰＷＭ信号生成部１２が生成した上アーム側のＰＷＭ信号の高レベル区間をＴh-upとおき、図３（ｃ）の点ｕｐ４におけるＰＷＭ信号の高レベル区間をＴh-up' とおく。
【００４２】
このとき、Ｔh-up' ＝Ｔh-up＋（Ｔd-off-up−Ｔd-on-up ）の関係にあり、図３の例では絶縁伝達回路２１ａのオン／オフ遅延差の影響により、Ｔd-off-up＜Ｔd-on-upであるため、電力用半導体素子３３ｕｐのゲートに達するＰＷＭ信号は、ＰＷＭ制御部１０が生成したＰＷＭパルス幅よりも｜Ｔd-off-up−Ｔd-on-up｜ほど短くなる。同様に、図３（ｄ）に示す下アーム側の点ｕｎ１におけるＰＷＭ信号の高レベル区間をＴh-unとおき、図３（ｇ）の点ｕｎ４におけるＰＷＭ信号の高レベル区間をＴh-un' とおく。
【００４３】
このとき、Ｔh-un' ＝Ｔh-un＋（Ｔd-off-un−Ｔd-on-un ）の関係にあり、図３の例では絶縁伝達回路２１ｂのオン／オフ遅延差の影響によりＴd-off-un＞Ｔd-on-un であるため、電力用半導体素子３３ｕｎのゲートに達するＰＷＭ信号はＰＷＭ制御部１０が生成したＰＷＭパルス幅よりも｜Ｔd-off-un−Ｔd-on-un｜程度長くなる。
【００４４】
指令値補正部１４は、制御演算部１１の制御演算結果である電圧指令値に対し、所定の値だけ高電圧側にオフセットしてＰＷＭ信号生成部１２へ出力させる。これにより、上述した上アーム側電力用半導体３３ｕｐへ出力される駆動信号と下アーム側電力用半導体３３ｕｎへ出力される駆動信号のパルス幅の不均衡およびそれに伴うインバータ出力電圧の低電圧側へのオフセットがキャンセルされ、インバータ出力における電圧利用率が向上するという効果がある。
【００４５】
本実施例では、上アーム側の駆動部２０ｕｐを正論理とし、下アーム側の駆動部２０ｕｎを負論理とする具体例にて説明した。これを上下アーム逆に構成し、上アーム側の駆動部２０ｕｐに入力されるＰＷＭ信号を負論理とし、下アーム側の駆動部２０ｕｎに入力されるＰＷＭ信号を正論理とした場合には、指令値補正部１４は制御演算部１１から受けた電圧指令値に対し、所定の値だけ低電圧側にオフセットしてＰＷＭ信号生成部１２に出力することにより、上記同様の効果を得ることができる。
【００４６】
以上説明したように本実施例によれば、インバータのサイズ・コストの増大を招くことなく、デッドタイムを低減することが可能となり、ＰＷＭ制御におけるパルスの利用率が向上し、出力特性のよいインバータを提供することができるという効果がある。
【００４７】
また本実施例によれば、ＰＷＭ信号生成部へ出力する電圧指令値を所定値だけ正または負にオフセットさせる指令値補正部を設けたので、上アーム側電力用半導体へ出力される駆動信号と下アーム側電力用半導体へ出力される駆動信号のパルス幅の不均衡およびそれに伴うインバータ出力電圧のオフセットがキャンセルされ、インバータ出力における電圧利用率が向上するという効果がある。
【実施例３】
【００４８】
次に、本発明に係る電力用半導体駆動回路の実施例３を説明する。実施例３の全体システム構成は図１と同じである。図５は、ＰＷＭ制御部１０及び３アーム分の電力用半導体素子３３ｕｐ，３３ｕｎ，３３ｖｐ，３３ｖｎ，３３ｗｐ，３３ｗｎとその駆動部２０ｕｐ，２０ｕｎ，２０ｖｐ，２０ｖｎ，２０ｗｐ，２０ｗｎを抽出した本実施例の構成を示すブロック図である。
【００４９】
ＰＷＭ制御部１０が動作停止するような故障が発生し、ＰＷＭ信号の入力が停止すると、絶縁伝達回路２１ａ，２１ｂは、その信号伝達が遮断するため、出力は高レベルとなる。例えば実施例１に従い、Ｕ相上アーム側の駆動部２０ｕｐを正論理、Ｕ相下アーム側の駆動部２０ｕｎを負論理、Ｖ相上アーム側の駆動部２０ｖｐを負論理、Ｖ相下アーム側の駆動部２０ｖｎに正論理の回路を配置してインバータを構成した場合、ＰＷＭ制御部１０全体が動作停止するような故障が発生すると、Ｕ相上アーム側の駆動部２０ｕｐとＶ相下アーム側の駆動部２０ｖｎは、対応する電力用半導体素子３３ｕｐ，３３ｖｎのゲートに高レベルの信号を出力し続け、これらをオンさせてしまう。その結果、ＭＧ５０のＵ相巻線とＶ相巻線に強電電圧が印加され続けることになり、過電流に至ってしまう。
【００５０】
本実施例は、図５のように、インバータを構成する３相の各上アーム同士、下アーム同士それぞれで、電力用半導体素子の駆動回路のオン、オフを同一極性の論理にて構成することにより、絶縁伝達回路２１ａ，２１ｂへの入力信号が遮断されるような故障が発生した場合であっても、上アームの電力用半導体素子と下アームの電力用半導体素子が同時にオンすることはない。従って、絶縁伝達回路２１ａ，２１ｂの入力が遮断されるようなＰＷＭ制御部１０の故障時において、上下アーム間を貫通する過電流の発生を未然に防ぐことが可能となる。
【００５１】
また実施例２にて説明した、上アームのＰＷＭ信号の極性と下アームのＰＷＭ信号の極性とを異ならせて絶縁伝達回路２１ａ，２１ｂにより伝達する構成により発生するインバータ出力電圧オフセットについては、本構成をとることにより３相ともに同一方向にオフセットすることになるため、線間電圧においてキャンセルされるという効果がある。
【００５２】
図５では３相の各上アーム同士を正論理、３相の各下アーム同士を負論理にて構成したが、逆に各上アーム同士を負論理、各下アーム同士を正論理にて構成することでも同様の効果を得ることができる。
【００５３】
以上説明したように本実施例によれば、インバータのサイズ・コストの増大を招くことなく、デッドタイムを低減することが可能となり、ＰＷＭ制御におけるパルスの利用率が向上し、出力特性のよいインバータを提供することができるという効果がある。
【００５４】
また、本実施例によれば、インバータを構成する３相の各上アーム同士、下アーム同士それぞれで、電力用半導体素子の駆動回路のオン、オフを同一極性の論理にて構成することにより、絶縁伝達回路２１ａ，２１ｂの入力が遮断されるようなＰＷＭ制御部１０の故障時において、上下アーム間を貫通する過電流の発生を未然に防ぐことができるという効果がある。
【実施例４】
【００５５】
次に、本発明に係る電力用半導体駆動回路の実施例４を説明する。実施例４の全体システム構成は図１と同じである。図６は、ＰＷＭ制御部１０及び３アーム分の電力用半導体素子３３ｕｐ，３３ｕｎ，３３ｖｐ，３３ｖｎ，３３ｗｐ，３３ｗｎとその駆動部２０ｕｐ，２０ｕｎ，２０ｖｐ，２０ｖｎ，２０ｗｐ，２０ｗｎを抽出した本実施例の構成を示すブロック図である。図５に対し、Ｕ相、Ｖ相、Ｗ相のそれぞれのＰＷＭ信号を監視するＰＷＭ監視回路２３を３つ追加している。ＰＷＭ監視回路２３は、絶縁伝達回路２１ａから受けたＰＷＭ信号を監視し、高レベル状態が一定時間（例えば、ＰＷＭのキャリア周期）以上継続したら、電力用半導体素子３３ｕｐ，３３ｖｐ，３３ｗｐへ出力するゲート駆動信号を強制的に低レベルにするシャットダウン動作を行う。
【００５６】
実施例３の図５の構成において、ＰＷＭ制御部１０が動作停止するような故障が発生して、ＰＷＭ信号の入力が停止すると、絶縁伝達回路２１ａは、その信号伝達がオフするため、出力は高レベルとなる。従って、電力用半導体素子３３ｕｐ，３３ｖｐ，３３ｗｐのゲートに高レベルの信号を出力し続けることになり、これら全てを同時にオンさせてしまう。これは３相短絡の状態であるため、ＭＧ５０の回転中にこの状態が継続すると誘起電圧により過電流に至る。
【００５７】
本実施例においては、ＰＷＭ制御部１０が動作停止するような故障が発生すると、ＰＷＭ監視回路２３がこの故障を検出し、電力用半導体素子３３ｕｐ，３３ｖｐ，３３ｗｐへ出力するゲート駆動信号を強制的に低レベルにするシャットダウン動作を行う。これにより、電力用半導体素子３３ｕｐ，３３ｖｐ，３３ｗｐが共にオフとなり、ＭＧ５０に過電流が流れることはない。
【００５８】
以上説明したように本実施例によれば、インバータのサイズ・コストの増大を招くことなく、デッドタイムを低減することが可能となり、ＰＷＭ制御におけるパルスの利用率が向上し、出力特性のよいインバータを提供することができるという効果がある。
【００５９】
また本実施例によれば、絶縁伝達回路２１ａ，２１ｂの入力が遮断されるようなＰＷＭ制御部１０の故障時において、上下アーム間を貫通する過電流の発生を未然に防ぐことが可能となるという効果がある。
【００６０】
また本実施例によれば、ＰＷＭ制御部１０が動作停止するような故障が発生し、ＰＷＭ信号の入力が停止しても、絶縁伝達回路２１の高レベル出力状態が一定時間経過した後は、上側アームの電力用半導体素子３３ｕｐ，３３ｖｐ，３３ｗｐをオフさせるため、ＰＷＭ制御部１０の故障時に３相短絡による過電流を防ぐことができるという効果がある。
【実施例５】
【００６１】
次に、本発明に係る電力用半導体駆動回路の実施例５を説明する。実施例５の全体システム構成は図１と同じである。図７は、ＰＷＭ制御部１０及び３アーム分の電力用半導体素子３３ｕｐ，３３ｕｎ，３３ｖｐ，３３ｖｎ，３３ｗｐ，３３ｗｎとその駆動部２０ｕｐ，２０ｕｎ，２０ｖｐ，２０ｖｎ，２０ｗｐ，２０ｗｎを抽出した本実施例の構成を示すブロック図である。図５に対し、ＰＷＭ相互監視回路２４ａ，２４ｂ，２４ｃを各相の駆動部２０ｕｐ，２０ｖｐ，２０ｗｐに追加している。
【００６２】
ＰＷＭ相互監視回路２４ａ，２４ｂ，２４ｃは、それぞれが属する相の絶縁伝達回路２１ａの出力の論理値及び他の２相の絶縁伝達回路２１ａの出力の論理値を入力し、これら３入力の論理値を相互に監視し合う。そして、ＰＷＭ相互監視回路２４ａ，２４ｂ，２４ｃのいずれか１回路でも３つの論理値が互いに等しい状態が一定時間（例えば、ＰＷＭのキャリア周期）以上継続する状態を検出したら、残りのＰＷＭ相互監視回路へ異常検出信号を出力する。これにより、ＰＷＭ制御部１０が動作停止するような故障が発生した場合、それぞれの相の上側アームの電力用半導体素子３３ｕｐ，３３ｖｐ，３３ｗｐを共にオフさせる機能を有する。
【００６３】
以上説明したように本実施例によれば、インバータのサイズ・コストの増大を招くことなく、デッドタイムを低減することが可能となり、ＰＷＭ制御におけるパルスの利用率が向上し、出力特性のよいインバータを提供することができるという効果がある。
【００６４】
また本実施例によれば、絶縁伝達回路２１ａ，２１ｂの入力が遮断されるようなＰＷＭ制御部１０の故障時において、上下アーム間を短絡する過電流の発生を未然に防ぐことが可能となるという効果がある。
【００６５】
さらに本実施例によれば、ＰＷＭ制御部１０が動作停止するような故障が発生し、ＰＷＭ信号の入力が停止しても、上側アームの電力用半導体素子３３ｕｐ，３３ｖｐ，３３ｗｐをオフさせるため、ＰＷＭ制御部１０の故障時に３相短絡による過電流を防ぐことができるという効果がある。
【符号の説明】
【００６６】
１０：ＰＷＭ制御部
１１：制御演算部
１２：ＰＷＭ信号生成部
１３：ＰＷＭ出力部
１３ａ：増幅器
１３ｂ：反転増幅器
１４：指令値補正部
２０ｕｐ，２０ｕｎ，２０ｖｐ，２０ｖｎ，２０ｗｐ，２０ｗｎ：駆動部
２１ａ，２１ｂ：絶縁伝達回路
２２ａ：増幅器
２２ｂ：反転増幅器
２３：ＰＷＭ監視回路
２４ａ，２４ｂ，２４ｃ：ＰＷＭ相互監視回路
３０：インバータ回路
３１：ＤＣ電源
３２：コンデンサ
３３ｕｐ，３３ｕｎ，３３ｖｐ，３３ｖｎ，３３ｗｐ，３３ｗｎ：電力用半導体素子
４０：電流センサ
５０：モータ・ジェネレータ（ＭＧ）
６０：位置センサ
７１：フォトカプラ
７１ａ：発光ダイオード
７１ｂ：フォトトランジスタ
７２，７３：抵抗
【図１】
2011072075.tif 000003
【図２】
2011072075.tif 000004
【図３】
2011072075.tif 000005
【図４】
2011072075.tif 000006
【図５】
2011072075.tif 000007
【図６】
2011072075.tif 000008
【図７】
2011072075.tif 000009
【図８】
2011072075.tif 000010