(57)【要約】【課題】プラスチックフィルム基板などの柔軟性を有するフレキシブル基板に転写後のデバイスに対してＦＰＣを圧着する際、クラック等の不良発生を防止する。【解決手段】転写する被剥離層として、素子を有する回路を含む層４０５ａと、端子電極４０５ｂとを形成し、その上にクラックを防止するための樹脂からなる保護層４０５ｃを形成す。ＦＰＣの接続を行う部分において、端子電極の電極面が露出している。ＦＰＣ４０７を圧着して異方性導電フィルム４０６により接続を行う。この圧着工程において、保護層４０５ｃによって配線が保護されているため、加圧変形によるクラックの発生を防止することができる。【選択図】図４
2011197696.tif 000002
【特許請求の範囲】
【請求項１】
フィルム基板と、
前記フィルム基板上に設けられた、端子電極と、
前記端子電極に異方性導電フィルムを介して電気的に接続されたＦＰＣと、を有し、
前記端子電極は周縁部が樹脂で覆われていることを特徴とする半導体装置。
【請求項２】
フィルム基板と、
前記フィルム基板上に接着剤を介して設けられた、端子電極と、
前記端子電極に異方性導電フィルムを介して電気的に接続されたＦＰＣと、を有し、
前記端子電極は周縁部が樹脂で覆われていることを特徴とする半導体装置。
【請求項３】
第１の基板上に素子及び端子電極を含む被剥離層を形成し、
前記素子及び端子電極を含む被剥離層を第１の基板から剥離し、
前記素子及び端子電極を含む被剥離層に接着剤で第２の基板を貼り付け、
周縁部が樹脂で覆われた前記端子電極にＦＰＣを圧着することを特徴とする半導体装置の作製方法。
【請求項４】
請求項３において、前記第１の基板は、ガラス基板であり、且つ、前記第２の基板はフィルム基板であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有
機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
【０００４】
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが
、特に携帯機器への利用が注目されている。現在、ガラス基板や石英基板が多く使用され
ているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板
や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表
的にはフレキシブルなプラスチックフィルムの上にＴＦＴ素子を形成することが試みられ
ている。
【０００５】
しかしながら、プラスチックフィルムの耐熱性が低いためプロセスの最高温度を低くせ
ざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性のＴＦＴを形成でき
ないのが現状である。そのため、プラスチックフィルムを用いた高性能な液晶表示装置や
発光素子は実現されていない。
【０００６】
また、基板上に分離層を介して存在する被剥離層を前記基板から剥離する剥離方法が既
に提案されている。例えば、特許文献１、特許文献２に記載された技術は、非晶質シリコ
ン（またはポリシリコン）からなる分離層を設け、基板を通過させてレーザー光を照射し
て非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離
させるというものである。加えて、この技術を用いて特許文献３には被剥離層（公報では
被転写層と呼んでいる）をプラスチックフィルムに貼りつけて液晶表示装置を完成させる
という記載もある。
【０００７】
しかしながら、上記方法では、透光性の高い基板を使用することが必須であり、基板を
通過させ、さらに非晶質シリコンに含まれる水素を放出させるに十分なエネルギーを与え
るため、比較的大きなエネルギーのレーザー光の全面照射が必要とされ、被剥離層に損傷
を与えてしまうという問題がある。また、上記方法では、分離層上に素子を作製した場合
、素子作製プロセスで高温の熱処理等を行えば、分離層に含まれる水素が拡散して低減し
てしまい、レーザー光を分離層に照射しても剥離が十分に行われない恐れがある。従って
、分離層に含まれる水素量を維持するため、分離層形成後のプロセスが制限されてしまう
問題がある。また、上記公報には、被剥離層への損傷を防ぐため、遮光層または反射層を
設ける記載もあるが、その場合、透過型液晶表示装置を作製することが困難である。加え
て、上記方法では、大きな面積を有する被剥離層を剥離するのは困難である。
【０００８】
そこで、本出願人は、特許文献４に記載の剥離および転写技術を提案している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１０−１２５９２９号公報
【特許文献２】特開平１０−１２５９３１号公報
【特許文献３】特開平１０−１２５９３０号公報
【特許文献４】特開２００３−１７４１５３
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、被剥離層に損傷を与えない剥離方法を提供し、小さな面積を有する被剥離層の
剥離だけでなく、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離すること
を課題としている。
【課題を解決するための手段】
【００１１】
本発明は、基板に金属層を形成し、その上に酸化物層を積層形成する際、該金属層の酸化
金属層を金属層と酸化物層との界面に形成し、この酸化金属層を利用して後の工程で剥離
を行う剥離方法を用いる。
【００１２】
具体的には、ガラス基板上にスパッタ法でタングステン膜（または窒化タングステン膜
などの合金膜）を形成し、スパッタ法で酸化シリコン膜を積層形成する。スパッタ法で酸
化シリコン膜を形成する際にアモルファス状態の酸化タングステン層が形成される。そし
て酸化シリコン膜上にＴＦＴなどの素子形成を行い、素子形成プロセスで４００℃以上の
熱処理を行うことで酸化タングステン層を結晶化させる。物理的な力を加えると、酸化タ
ングステン層の層内または界面で剥離が生じる。こうして剥離された被剥離層（ＴＦＴな
どの素子含む）をプラスチック基板に転写する。
【００１３】
また、剥離を行う前に剥離現象が生じやすくなるように、きっかけをつくることが重要
であり、密着性を選択的（部分的）に低下させる前処理を行うことで、剥離不良がなくな
り、さらに歩留まりも向上する。
【００１４】
本発明では、固定基板を貼り付けた後、ガラス基板にスクライブまたはレーザー光照射
を行うことによりきっかけをつくってガラス基板の一部を除去する。
【００１５】
レーザー光としては、エキシマレーザー、ＣＯ2レーザー、アルゴンレーザー等の気体
レーザーや、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイ
アレーザなどの固体レーザーや、ＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶にＮｄ
、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザーや、半導体レーザーを用いればよい
。また、レーザー発振の形態は、連続発振、パルス発振のいずれでもよく、レーザービー
ムの形状も線状、矩形状、円状、楕円状のいずれでもよい。また、使用する波長は、基本
波、第２高調波、第３高調波のいずれでもよく、実施者が適宜選択すればよい。また、走
査方法は、縦方向、横方向、斜め方向のいずれでもよく、さらに往復させてもよい。
【００１６】
そして除去した部分から剥離させてゆくことを特徴としている。こうすることによって
、貼りあわされた２枚の固定基板の間に剥離用のくさびを押し込みやすくする。
【００１７】
また、比較的大きな基板を用いる場合、多面取りを行うが、基板の位置合わせなどに用い
るアライメントマーカが複数必要となってくる。アライメントマーカは、エッチングホー
ルによって形成している。このエッチングホールはガラス基板を底面とする孔であり、層
間絶縁膜およびタングステン膜までも除去されている。このアライメントマーカによって
剥離不良が発生することがある。アライメントマーカが設けられた箇所と回路とが剥離す
る方向に並べられている場合、アライメントマーカの箇所で剥離不良が生じた場合、その
剥離する方向の延長上にある回路にダメージを与える恐れがある。
【００１８】
そこで、本発明では、基板の周縁部のみにアライメントマーカを配置し、剥離する前にガ
ラス基板の一部としてアライメントマーカーごと除去する。アライメントマーカはTFTを
作製した後の工程では特に必要でなくなるため、除去しても問題ない。また、剥離不良は
アライメントマーカの配置にも関連しているため、アライメントマーカーが並べて複数配
置されている方向に剥離を行う。また、剥離する方向に合わせて、アライメントマーカー
の位置と回路との配置を適宜設定する。
【００１９】
また、フレキシブルなフィルム上に形成されたデバイスの実装において、ＦＰＣを圧着
によって貼り付けて端子電極と導通を取るが、この圧着工程において、フィルム上に形成
された配線（端子電極に繋がる配線）がダメージを受けてクラックが発生しやすい。フィ
ルムが柔軟性を持っているため加圧変形によってクラックが発生したと推測される。この
クラックが大きい場合には断線となる恐れがある。
【００２０】
そこで本発明は、端子電極の接続部を除く全面（端子電極の周縁部を含む）を樹脂で覆
い、クラックの発生を防止することも特徴としている。
【００２１】
本明細書で開示する発明の構成は、
第１の基板上に素子を含む被剥離層を形成する工程と、
前記素子を含む被剥離層上に溶媒に溶ける有機樹脂膜を塗布する工程と、
前記有機樹脂膜上に第１の両面テープを貼り付ける工程と、
前記第１の基板の一部を切断して除去する工程と、
前記第１の両面テープに第２の基板を貼り付ける工程と、
前記第１の基板下側に第２の両面テープで第３の基板を貼り付ける工程と、
前記第１の基板の一部を除去した部分から剥離を行い、前記第１の基板、前記第２の両面
テープ、および前記第３の基板と、前記素子を含む被剥離層とを分離する工程と、
前記素子を含む被剥離層に接着材で第４の基板を貼り付ける工程と、
前記第２の基板を除去する工程と、
前記第１の両面テープを除去する工程と、
前記有機樹脂膜を溶媒で溶かして除去する工程とを有することを特徴とする半導体装置の
作製方法である。
【００２２】
また、他の発明の構成は、
第１の基板上に素子及びアライメントマーカを含む被剥離層を形成する工程と、
前記素子を含む被剥離層上に溶媒に溶ける有機樹脂膜を形成する工程と、
前記有機樹脂膜上に第１の両面テープを貼り付ける工程と、
前記アライメントマーカと重なる前記第１の基板の一部を切断して除去する工程と、
前記第１の両面テープに第２の基板を貼り付ける工程と、
前記第１の基板下側に第２の両面テープで第３の基板を貼り付ける工程と、
前記第１の基板の一部を除去した部分から剥離を行い、前記第１の基板、前記第２の両面
テープ、および前記第３の基板と、前記素子を含む被剥離層とを分離する工程と、
前記素子を含む被剥離層に接着材で第４の基板を貼り付ける工程と、
前記第２の基板を除去する工程と、
前記第１の両面テープを除去する工程と、
前記有機樹脂膜を溶媒で溶かして除去する工程とを有することを特徴とする半導体装置の
作製方法である。
【００２３】
上記各構成において、前記第２の基板および前記第３の基板は、前記第１の基板よりも剛
性の高い基板であり、且つ、前記第４の基板はフィルム基板であることを特徴としている
。
【００２４】
上記各構成では、第１の基板から剥離する際に、その強度等が不十分である場合を考慮
して、第１の基板に第３の基板を貼り合わせて剥離を行っているが、強度等が十分である
場合には特に第３の基板を貼りあわせることは不必要となる。
【００２５】
また、他の発明の構成は、
第１の基板上に素子を含む被剥離層を形成する工程と、
前記素子を含む被剥離層上に溶媒に溶ける有機樹脂膜を形成する工程と、
前記有機樹脂膜上に両面テープを貼り付ける工程と、
前記第１の基板の一部を切断して除去する工程と、
前記両面テープに第２の基板を貼り付ける工程と、
前記第１の基板の一部を切断して除去した部分から剥離を行い、前記第１の基板と素子を
含む被剥離層とを分離する工程と、
前記素子を含む被剥離層に接着材で第３の基板を貼り付ける工程と、
前記第２の基板を除去する工程と、
前記両面テープを除去する工程と、
前記有機樹脂膜を溶媒で溶かして除去する工程とを有することを特徴とする半導体装置の
作製方法である。
【００２６】
上記構成において、前記第２の基板は、前記第１の基板よりも剛性の高い基板であり、且
つ、前記第３の基板はフィルム基板であることを特徴としている。
【００２７】
また、他の発明の構成は、
第１の基板上に素子及び端子電極を含む被剥離層を形成する工程と、
前記素子及び端子電極を含む被剥離層を第１の基板から剥離する工程と、
前記素子及び端子電極を含む被剥離層に接着材で第２の基板を貼り付ける工程と、
周縁部が樹脂で覆われた端子電極にＦＰＣを圧着する工程と、を有することを特徴とする
半導体装置の作製方法である。
【００２８】
上記構成において、前記第１の基板は、ガラス基板であり、且つ、前記第２の基板はフィ
ルム基板であることを特徴としている。
【００２９】
また、上記各構成において、被剥離層を第１の基板から剥離する工程は、特に限定され
ず、公知の方法を用いればよいが、中でも特開２００３−１７４１５３に記載の剥離およ
び転写技術を用いれば、ガラス基板上で５００℃以上の加熱処理により得られる高い移動
度を有するTFTを歩留まりよくプラスチック基板に転写することができる。特開２００３
−１７４１５３に記載の剥離および転写技術は、基板に金属層を形成し、その上に酸化物
層を積層形成する際、該金属層の酸化金属層を金属層と酸化物層との界面に形成し、この
酸化金属層を利用して後の工程で剥離を行う剥離方法である。
【００３０】
具体的には、ガラス基板上にスパッタ法でタングステン膜を形成し、スパッタ法で酸化
シリコン膜を積層形成する。スパッタ法で酸化シリコン膜を形成する際にアモルファス状
態の酸化タングステン層が形成される。そして酸化シリコン膜上にＴＦＴなどの素子形成
を行い、素子形成プロセスで４００℃以上の熱処理を行うことで酸化タングステン層を結
晶化させる。物理的な力を加えると、酸化タングステン層の層内または界面で剥離が生じ
る。こうして剥離された被剥離層（ＴＦＴなどの素子含む）をプラスチック基板に転写す
る。
【００３１】
また、上記各構成において、被剥離層は、ＴＦＴを代表とする様々な素子（薄膜ダイオ
ード、シリコンのＰＩＮ接合からなる光電変換素子やシリコン抵抗素子やセンサ素子（代
表的にはポリシリコンを用いた感圧式指紋センサー））を有する半導体集積回路を含む層
である。また、本明細書中では、被剥離層を、分離層とも呼ぶこととする。
【００３２】
また、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えば、トップゲー
ト型ＴＦＴや、ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型ＴＦＴを用いること
が可能である。また、シングルゲート構造のＴＦＴに限定されず、複数のチャネル形成領
域を有するマルチゲート型ＴＦＴ、例えばダブルゲート型ＴＦＴとしてもよい。
【００３３】
また、ＴＦＴの活性層としては、非晶質半導体膜、結晶構造を含む半導体膜、非晶質構
造を含む化合物半導体膜などを適宜用いることができる。さらにＴＦＴの活性層として、
非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に
安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な
領域を含んでいるセミアモルファス半導体膜（微結晶半導体膜、マイクロクリスタル半導
体膜とも呼ばれる）も用いることができる。セミアモルファス半導体膜は、少なくとも膜
中の一部の領域には、直径０．５〜２０nmの結晶粒を含んでおり、ラマンスペクトルが５
２０ｃｍ-1よりも低波数側にシフトしている。また、セミアモルファス半導体膜は、Ｘ線
回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測さ
れる。また、セミアモルファス半導体膜は、未結合手（ダングリングボンド）の中和剤と
して水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。セミアモル
ファス半導体膜の作製方法としては、珪化物気体をグロー放電分解（プラズマＣＶＤ）し
て形成する。珪化物気体としては、ＳｉＨ4、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、Ｓｉ
ＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることが可。この珪化物気体をＨ2、又は、Ｈ2
とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い
。希釈率は２〜１０００倍の範囲。圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波
数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚ。基板加熱温度は３０
０℃以下でよく、好ましくは１００〜２５０℃。膜中の不純物元素として、酸素、窒素、
炭素などの大気成分の不純物は１×１０20cm-3以下とすることが望ましく、特に、酸素濃
度は５×１０19/cm3以下、好ましくは１×１０19/cm3以下とする。なお、セミアモルファ
ス半導体膜を活性層としたＴＦＴの電界効果移動度μは、１〜１０cm2/Vsecである。
【発明の効果】
【００３４】
本発明により、大きな面積を有する被剥離層を全面に渡って歩留まりよく剥離すること
ができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の作製工程を示す断面図。（実施の形態１）
【図２】本発明の作製工程を示す断面図。（実施の形態１）
【図３】本発明の剥離工程の上面図。（実施の形態１）
【図４】本発明の作製工程を示す断面図および上面図。（実施の形態２）
【図５】実施例１を示す断面図。
【図６】転写後の表面および断面の写真図である。（実施例１）
【図７】TFT断面のSEM写真図である。（実施例１）
【図８】フィルム基板に設けられた複数のCPUの写真図である。（実施例１）
【図９】フィルム基板に設けられた１チップのCPUの写真図である。（実施例１）
【図１０】ブロック図を示す図である。。（実施例１）
【図１１】TFTの電流特性を示す図である。。（実施例１）
【図１２】CPUの評価結果を示す図である。。（実施例１）
【図１３】発光装置の作製工程を示す図。（実施例２）
【図１４】電子機器の一例を示す図。（実施例３）
【発明を実施するための形態】
【００３６】
本発明の実施形態について、以下に説明する。
【００３７】
（実施形態１）
ここでは、金属膜と酸化珪素膜を用いた剥離方法を用いる。
【００３８】
まず、第１の基板１００上に半導体集積回路（ここではＣＰＵ）、端子電極（図示しな
い）、およびアライメントマーカ（図示しない）を含む被剥離層１０３を形成する。
【００３９】
基板上にスパッタ法で金属膜１０１ａ、ここではタングステン膜（膜厚１０ｎｍ〜２００
ｎｍ、好ましくは３０ｎｍ〜７５ｎｍ）を形成し、さらに大気にふれることなく、酸化物
膜１０２、ここでは酸化シリコン膜（膜厚１５０ｎｍ〜２００ｎｍ）を積層形成する。酸
化物膜１０２の膜厚は、金属膜の膜厚の２倍以上とすることが望ましい。なお、積層形成
の際、金属膜１０１ａと酸化シリコン膜１０２との間にアモルファス状態の酸化金属膜（
酸化タングステン膜）が２ｎｍ〜５ｎｍ程度形成される。後の工程で剥離する際、酸化タ
ングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化タン
グステン膜とタングステン膜との界面で分離が生じる。
【００４０】
なお、スパッタ法では基板端面に成膜されるため、基板端面に成膜されたタングステン膜
と酸化タングステン膜と酸化シリコン膜とをＯ2アッシングなどで選択的に除去すること
が好ましい。
【００４１】
次いで、ＰＣＶＤ法で下地絶縁膜となる酸化窒化シリコン膜（膜厚１００ｎｍ）（図示し
ない）を形成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜（膜
厚１００ｎｍ）を積層形成する。
【００４２】
次いで、上記アモルファスシリコン膜を公知の技術（固相成長法、レーザー結晶化方法
、触媒金属を用いた結晶化方法など）により結晶化させて、ポリシリコン膜を活性層とす
るＴＦＴを用いる素子を形成する。ここでは、触媒金属を用いた結晶化方法を用いてポリ
シリコン膜を得る。重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナー
で塗布する。なお、塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用い
てもよい。次いで、加熱処理を行いアモルファスシリコン膜を結晶化させて結晶構造を有
する半導体膜（ここではポリシリコン層）を形成する。ここでは熱処理（５００℃、１時
間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコ
ン膜を得る。
【００４３】
また、他の結晶化方法としては、アモルファスシリコン膜に触媒となる金属元素を添加
した後、加熱してポリシリコン膜を得た後にパルス発振型のレーザー光を照射したポリシ
リコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に連続発振型のレーザー
光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜を加
熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得
る方法を用いてもよいし、アモルファスシリコン膜に触媒となる金属元素を添加した後、
加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を
得る方法を用いてもよい。
【００４４】
アモルファスシリコン膜は水素を含んでおり、加熱してポリシリコン膜を形成する場合、
結晶化させるため約４１０℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に
水素の拡散を行うことができる。また、４１０℃以上の熱処理を行うことで、アモルファ
ス状態の酸化金属膜が結晶化し、結晶構造を有する酸化金属膜１０１ｂが得られる。４１
０℃以上の加熱処理を行うことによって結晶構造を有する酸化金属膜が形成され、水素の
拡散が行われる。この４１０℃以上の熱処理が終了した段階で、比較的小さな力（例えば
、人間の手、ノズルから吹付けられるガスの風圧、超音波等）を加えることによって、酸
化タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化
タングステン膜とタングステン膜との界面で分離を生じさせることができる。なお、結晶
構造を有する酸化金属膜が得られる温度の熱処理を行うと酸化金属膜の膜厚は若干薄くな
る。
【００４５】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、結晶化率
を高め、結晶粒内に残される欠陥を補修するためのレーザー光（ＸｅＣｌ：波長３０８ｎ
ｍ）の照射を大気中、または酸素雰囲気中で結晶構造を有するシリコン膜に対して行う。
【００４６】
次いで、上記レーザー光の照射により形成された酸化膜に加え、オゾン水で表面を１２０
秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、結晶
化させるために添加したニッケルを膜中から除去するために形成する。なお、バリア層を
形成する前にレーザー光の照射により形成された酸化膜を除去してもよい。
【００４７】
次いで、バリア層上にスパッタ法またはＰＣＶＤ法にてゲッタリングサイトとなるアルゴ
ン元素を含む非晶質シリコン膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜
する。
【００４８】
その後、６５０℃に加熱された炉に入れて３分の熱処理を行いゲッタリングして、結晶構
造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用い
てもよい。
【００４９】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元
素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去す
る。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向がある
ため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【００５０】
なお、触媒元素を用いて結晶化を行わない場合には、上述したバリア層の形成、ゲッタ
リングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア
層の除去などの工程は不要である。
【００５１】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面
にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状に
エッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジ
ストからなるマスクを除去する。
【００５２】
次いで、半導体層を覆うゲート絶縁膜の形成を行った後、ゲート絶縁膜上にゲート電極
を形成し、活性層へのドーピングによるソース領域またはドレイン領域の形成、層間絶縁
膜（無機絶縁膜）の形成、ソース電極またはドレイン電極の形成、活性化処理、水素化処
理などを適宜行ってポリシリコン膜を活性層とするトップゲート型ＴＦＴを作製する。な
お、ドーピングする不純物元素としてｎ型を付与するリンを添加した場合にはｎチャネル
型ＴＦＴを形成することができ、ｐ型を付与するボロンを添加した場合にはｐチャネル型
ＴＦＴを形成することができ、これらを組み合わせればＣＭＯＳ回路を作製することがで
きる。
【００５３】
なお、ここではＴＦＴの構造としてトップゲート型の例を示したが、特にＴＦＴの構造
は限定されず、例えばボトムゲート型や順スタガ型であってもよい。
【００５４】
こうして得られたポリシリコン膜からなる半導体層を用いて、ＴＦＴを代表とする様々
な素子（薄膜ダイオード、シリコンのＰＩＮ接合からなる光電変換素子やシリコン抵抗素
子やセンサ素子（代表的にはポリシリコンを用いた感圧式指紋センサー））を形成するこ
とができる。
【００５５】
こうして、素子を有する回路を含む被剥離層１０３を形成する。（図１（Ａ））
【００５６】
なお、図１では酸化物膜１０２と被剥離層１０３とは別々に示しているが、剥離を行え
ば、酸化物膜１０２も被剥離層１０３と一体となっているため、酸化物膜１０２も被剥離
層の一層と言える。また、酸化物膜１０２は、被剥離層を保護する層とも言える。
【００５７】
次いで、水またはアルコール類に可溶な接着材からなる保護層１０４を全面に塗布、焼
成する。この接着材の組成としては、例えば、エポキシ系、アクリレート系、シリコーン
系等いかなるものでもよい。ここではスピンコートで水溶性樹脂（東亜合成製：ＶＬ−Ｗ
ＳＨＬ１０）からなる保護層（膜厚３０μｍ）を塗布し、硬化させる。この水溶性樹脂膜
は平坦化膜として機能し、後の基板貼り合わせの際、平坦化膜表面と基板面がほぼ平行に
なるように接着させることができる。この水溶性樹脂膜を用いない場合、圧着した時に電
極やＴＦＴによる凸凹が生じる恐れがある。
【００５８】
次いで、保護層１０４に第１の両面テープ１０５を貼り付ける。（図１（Ｂ））第１の
両面テープ１０５は、接着面に気泡が入らないように減圧下で貼り付けることが好ましい
。なお、１０６は両面テープ１０５の保護シートであり、後の工程で保護シートを剥がす
ことによって両面テープのもう一方の接着面を露呈することができる。
【００５９】
次いで、後の剥離処理を行いやすくするために、金属膜１０１と酸化物膜１０２との密
着性を部分的に低下させ、さらに基板の一部を除去する処理を行う。密着性を部分的に低
下させる処理は、剥離しようとする領域の周縁に沿って外部から局所的に圧力を加えて酸
化物膜１０２の層内または界面の一部分に損傷を与える処理である。例えばスクライバー
装置を用い、押し込み量を０．１ｍｍ〜２ｍｍとし、圧力をかけて動かせばよい。その後
、スクライブラインに沿って基板の一部を取り外す。（図１（Ｃ））
【００６０】
ここで、基板の上面図の一例を図３（Ａ）に示す。図３（Ａ）において、１枚の基板に
９個のCPUを形成する例であり、３０１は基板、３０２はアライメントマーカ、３０３は
金属膜パターン、３０４は回路パターン、３０５は基板除去部分である。アライメントマ
ーカ３０２は金属膜パターンをエッチングすることによって形成されている。図３（Ａ）
のように基板の一辺を除去することによって、後の剥離処理を行いやすくする。
【００６１】
次いで、保護シート１０６を剥がして第１の固定基板１０７を貼り付ける。（図１（Ｄ
））第１の固定基板１０７も接着面に気泡が入らないように減圧下で貼り付けることが好
ましい。
【００６２】
次いで、第２の両面テープ１０８により第２の固定基板１０９を貼り付ける。（図１（
Ｅ））第２の固定基板１０９も接着面に気泡が入らないように減圧下で貼り付けることが
好ましい。なお、第２の固定基板１０９は、後の剥離処理で基板１００が割れることを保
護するために貼り付けるものであり、特に貼り付けなくともよい。
【００６３】
次いで、金属膜１０１ａが設けられている第１の基板１００を物理的手段により引き剥
がす。比較的小さな力（例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波
等）で引き剥がすことができる。ここではクサビ１１０を用いて基板の一部を除去したと
ころから押し込んで剥離を進行させる。こうして、酸化シリコン層１０２上に形成された
被剥離層を第１の基板１００から分離することができる。剥離後の状態を図１（Ｆ）に示
す。
【００６４】
なお、基板の一部を除去したところから剥離を行う方向は、図３（Ａ）に示した方向３
０６とすることが望ましい。アライメントマーカ３０２による剥離不良が生じても剥離す
る方向の延長上には回路パターンが配置されていないため、回路パターン３０４にダメー
ジを与えない。
【００６５】
また、アライメントマーカによる剥離不良をなくすため、図３（Ｂ）に示すようなアラ
イメントマーカ配置として、さらに基板の一部を除去する際にアライメントマーカ３１２
が配置されている基板の一部を剥離前に除去してもよい。なお、図３（Ｂ）では剥離前に
基板の三辺を除去している。図３（Ｂ）中、３１１は基板、３１２はアライメントマーカ
、３１３は金属膜パターン、３１４は回路パターン、３１５は基板除去部分、３１６は剥
離する方向である。
【００６６】
また、図３でのアライメントマーカは金属膜パターンをエッチングし、基板まで達する
開口としているが、アライメントマーカを酸化物膜までの開口とすれば、金属パターンを
エッチングしないため、アライメントマーカによる剥離不良を防止できる。
【００６７】
次いで、酸化物膜１０２側にプラスチックフィルムからなる第２の基板１１２を接着材１
１１で接着する。（図２（Ａ））第２の基板１１２も接着面に気泡が入らないように減圧
下で貼り付けることが好ましい。接着材１１１としては、反応硬化型接着剤、熱硬化型接
着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤が
挙げられる。第２の基板１１２の材質としては、ポリプロピレン、ポリプロピレンサルフ
ァイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフ
ェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなる合成樹脂を用
いればよい。また、Ｔｇが４００℃以上であるＨＴ基板（新日鐵化学社製）を用いてもよ
い。
【００６８】
次いで、第１の両面テープから第１の固定基板を分離させる。（図２（Ｂ））そして、
第１の両面テープを剥がす。（図２（Ｃ））
【００６９】
容器１１４に入れられた溶媒１１３、ここでは水に漬けることによって、水溶性樹脂から
なる樹脂層を溶かして除去する。（図２（Ｄ））
【００７０】
上記工程を経れば歩留まりよく、第１の基板に設けた被剥離層をプラスチックフィルム
からなる第２の基板１１２に転写ができる。（図２（Ｅ））
【００７１】
さらに転写した被剥離層上に他の素子を形成してもよい。例えば、陽極と、有機化合物
を含む層と、陰極とを有する発光素子や、アノード電極とカソード電極の間に光電変換層
を挟んだショットキー型のダイオード（光センサ）を形成してもよい。
【００７２】
そして、図３に示したように多面取りとした場合には、回路パターンごとに適宜分断を
行えばよい。フィルム基板の分断であるため、ガラス基板や石英基板に比べて比較的容易
に切断加工を行うことができる。ガラス基板や石英基板を多面取りする場合、スクライバ
ー装置やブレーカ装置などで分断を行うと割れや欠けが生じやすいため、基板のサイズが
小さくなればなるほど分断加工が困難となっていた。本発明はフィルム基板であるので小
さなサイズの回路パターンもレーザー加工やカッターなどで分断加工が容易にできる。従
って、大面積基板から微小なデバイスを大量に歩留まりよく作製することができる。
【００７３】
（実施形態２）
また、ここではプラスチックフィルム基板などの柔軟性を有するフレキシブル基板に転
写後のデバイスに対してＦＰＣを圧着する際、クラック等の不良発生を防止する方法を図
４に示す。
【００７４】
まず、実施の形態１に従ってガラス基板に形成した被剥離層をフレキシブル基板に転写
する。ガラス基板上に金属膜を形成した後、酸化物膜４０４を形成した際に金属膜と酸化
物膜の間にアモルファス状態の酸化金属膜を形成する。そして酸化物膜４０４上に被剥離
層を形成する。
【００７５】
転写する被剥離層として、素子を有する回路を含む層４０５ａと、端子電極４０５ｂと
を形成し、その上にクラックを防止するための樹脂からなる保護層４０５ｃを形成する。
【００７６】
なお、酸化金属膜は、被剥離層を形成するプロセスで４００℃以上の熱処理が加えられ
ることによって結晶化された酸化金属膜４０３となる。
【００７７】
そして実施の形態１に従って、この酸化金属膜４０３と金属膜との界面で分離を行って
金属膜が形成されたガラス基板を除去して、酸化金属膜４０３の表面をフレキシブル基板
４０１と接着層４０２で貼り合わせる。ここまでの状態の断面図を図４（Ａ）に示し、上
面図を図４（Ｂ）に示す。
【００７８】
端子電極４０５ｂは、周縁部を樹脂４０５ｃで覆われて保護されている。即ち、図４（Ｂ
）に樹脂の端部４０５ｄを示したように、ＦＰＣの接続を行う部分のみ電極面が露出して
いる状態となっている。
【００７９】
次いで、ＦＰＣ４０７を圧着して異方性導電フィルム４０６により接続を行う。この圧着
工程において、樹脂４０５ｃによって配線（端子電極に繋がる配線）が保護されているた
め、加圧変形によるクラックの発生を防止することができる。
【００８０】
なお、本明細書中で異方性導電フィルム４０６とは、熱硬化または熱可塑性の樹脂フィ
ルムの中に導電性の粒子を混ぜたものを指しており、ＡＣＦ（Anisotropic Conductive F
ilm）とも呼ばれる。２層式ＡＣＦであってもよいし、３層式ＡＣＦであってもよい。ま
た、ＦＰＣ４０７は、絶縁性フィルムに配線が設けられ、ラミネート処理されたフィルム
である。
【００８１】
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
【００８２】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
【実施例１】
【００８３】
本実施例では、半導体集積回路、代表的にはＣＰＵをプラスチック基板に転写する例を
示す。なお、図５（A）に転写前の断面図を示し、図５（B）に転写後の断面図を示す。
【００８４】
まず、石英基板やガラス基板等の耐熱性基板２０上に、金属層２１を形成する。本実施
例ではガラス基板として５インチサイズのコーニング１７３７（またはＥＡＧＬＥ２００
０）を用いる。
【００８５】
なお、金属層２１を形成する材料としては、タングステン（Ｗ）、モリブデン（Ｍｏ）
、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）
、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）、または銀（Ａｇ）から
選ばれた元素、前記元素を主成分とする合金、または窒化物（例えば、窒化チタン、窒化
タングステン、窒化タンタル、窒化モリブデン）を単層、または積層して用いることがで
きる。
【００８６】
本実施例では、ガラス基板上にスパッタ法で金属層２１、ここではタングステン膜（膜
応力が小さい成膜条件：Ａｒ流量１００ｓｃｃｍ、成膜圧力２Ｐａ、成膜パワー４ｋＷ、
基板温度２００℃、膜厚１０ｎｍ〜２００ｎｍ、好ましくは５０ｎｍ〜７５ｎｍ）を形成
し、さらに大気にふれることなく、酸化物層１２、ここではスパッタ法で酸化シリコン膜
（膜厚１５０ｎｍ〜２００ｎｍ）を積層形成する。酸化物層１２の膜厚は、金属層の膜厚
の２倍以上とすることが望ましい。なお、積層形成の際、金属層と酸化シリコン膜との間
にアモルファス状態の酸化金属膜（酸化タングステン膜）が２ｎｍ〜５ｎｍ程度形成され
る。なお、アモルファス状態の酸化金属膜は、図５（Ａ）では点線で示している。後の工
程で剥離する際、酸化タングステン膜中、または酸化タングステン膜と酸化シリコン膜と
の界面、または酸化タングステン膜とタングステン膜との界面で分離が生じる。なお、剥
離後の酸化物層１２の表面には酸化タングステン膜が残っており、除去しても構わない。
【００８７】
なお、スパッタ法では基板端面に成膜されるため、基板端面に成膜されたタングステン膜
と酸化タングステン膜と酸化シリコン膜とをＳＦ6ガスとＨｅガスを用いたドライエッチ
ング、およびＯ2アッシングなどで選択的に除去することが好ましい。
【００８８】
次いで、ＰＣＶＤ法で下地絶縁膜１３となる酸化窒化シリコン膜（膜厚１００ｎｍ）を形
成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜（膜厚１５０ｎ
ｍ）を積層形成する。なお、酸化窒化シリコン膜は、ガラス基板からのアルカリ金属など
の不純物拡散を防止するブロッキング層である。また、本実施例では後の工程で連続発振
型のレーザー光を照射するため半導体膜の膜厚を厚めにしておく。
【００８９】
次いで、上記アモルファスシリコン膜を公知の技術（固相成長法、レーザー結晶化方法
、触媒金属を用いた結晶化方法など）により結晶化させて、ポリシリコン膜を活性層とす
るＴＦＴを用いる素子を形成する。ここでは、触媒金属を用いた結晶化方法を用いてポリ
シリコン膜を得る。重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナー
で塗布する。なお、塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用い
てもよい。次いで、加熱処理を行いアモルファスシリコン膜を結晶化させて結晶構造を有
する半導体膜（ここではポリシリコン層）を形成する。ここでは熱処理（５００℃、１時
間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコ
ン膜を得る。
【００９０】
アモルファスシリコン膜は水素を含んでおり、加熱してポリシリコン膜を形成する場合、
結晶化させるため４１０℃以上の熱処理を行えば、ポリシリコン膜を形成すると同時に水
素の拡散を行うことができる。また、４００℃以上の熱処理を行うことで、アモルファス
状態の酸化金属膜が結晶化し、結晶構造を有する酸化金属膜が得られる。従って、４１０
℃以上の加熱処理を行うことによって結晶構造を有する酸化金属膜が形成され、水素の拡
散が行われる。この４１０℃以上の熱処理が終了した段階で、比較的小さな力（例えば、
人間の手、ノズルから吹付けられるガスの風圧、超音波等）を加えることによって、酸化
タングステン膜中、または酸化タングステン膜と酸化シリコン膜との界面、または酸化タ
ングステン膜とタングステン膜との界面で分離を生じさせることができる。なお、結晶構
造を有する酸化金属膜が得られる温度の熱処理を行うと酸化金属膜の組成が変化するとと
もに、酸化金属膜の膜厚は若干薄くなる。また、結晶構造を有する酸化タングステン膜は
複数の結晶構造（ＷＯ2、ＷＯ3、ＷＯｘ（２＜Ｘ＜３））を有しており、熱処理によって
ＷＯ3は、ＷＯ2またはＷＯｘに組成変化する。
【００９１】
次いで、結晶構造を有するシリコン膜表面の酸化膜を希フッ酸等で除去した後、連続発振
型のレーザー光を照射する。大粒径に結晶を得るためには、連続発振が可能な固体レーザ
を用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:
ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５
ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振
のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。ま
た、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある
。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形し
て、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程
度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、１０〜２０００ｃｍ
／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【００９２】
次いで、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を
形成する。このバリア層は、結晶化させるために添加したニッケルを膜中から除去するた
めに形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線
の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶
構造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法な
どで１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。なお、バリア層を
形成する前に表面のレーザー処理によってできた酸化膜を除去してもよい。
【００９３】
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶
質シリコン膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１５０ｎｍで成膜する。ここでは、
アルゴン元素を含む非晶質シリコン膜は、シリコンターゲットを用いてアルゴンを含む雰
囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質シリコン膜を形成
する場合、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ4：Ａｒ）を１：９９と
し、成膜圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）とし、ＲＦパワー密度を０．０８７
Ｗ／ｃｍ2とし、成膜温度を３５０℃とする。
【００９４】
その後、５５０℃に加熱された炉に入れて４時間の熱処理を行いゲッタリングして、結晶
構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用
いてもよい。
【００９５】
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元
素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去す
る。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向がある
ため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【００９６】
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面
にオゾン水で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマ
スクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。
半導体層を形成した後、レジストからなるマスクを除去する。
【００９７】
次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ボロンま
たはリン）のドーピングを行う。ここでは、ジボラン（Ｂ2Ｈ6）を質量分離しないでプラ
ズマ励起したイオンドープ法を用いる。
【００９８】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗
浄した後、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズ
マＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５
９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【００９９】
次いで、ゲート絶縁膜上に金属膜を形成した後、第２のフォトマスクを用いてパターニ
ングを行い、ゲート電極、またはゲート配線、端子電極を形成する。次いで、活性層への
ドーピングを行ってＴＦＴのソース領域またはドレイン領域の形成を行う。
【０１００】
次いで、ＣＶＤ法により酸化シリコン膜からなる第１の層間絶縁膜を５０ｎｍ形成した
後、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性
化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧ
レーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或
いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【０１０１】
次いで、水素を含む窒化酸化シリコン膜からなる第２の層間絶縁膜を形成して熱処理（
３００〜５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う。
この工程は第１の層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端
する工程である。酸化シリコン膜からなる絶縁膜の存在に関係なく半導体層を水素化する
ことができる。
【０１０２】
次いで、第２の層間絶縁膜上に有機絶縁物材料から成る第３の層間絶縁膜を形成する。
ここでは膜厚０.８μｍのアクリル樹脂膜を形成する。
【０１０３】
次いで、第３の層間絶縁膜上にスパッタ法で膜厚２５０ｎｍ〜３５０ｎｍの無機絶縁膜
から成る第４の層間絶縁膜を形成する。
【０１０４】
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、層間絶縁膜ま
たはゲート絶縁膜を選択的にエッチングしてコンタクトホールを形成する。そして、レジ
ストからなるマスクを除去する。
【０１０５】
次いで、金属膜を積層した後、第４のフォトマスクを用いてレジストからなるマスクを
形成し、選択的に金属積層膜をエッチングして、ＴＦＴのソース電極またはドレイン電極
を形成する。そして、レジストからなるマスクを除去する。なお、金属積層膜は、膜厚１
００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴ
ｉ膜との３層積層とする。
【０１０６】
以上の工程で、ポリシリコン膜を活性層とするトップゲート型ＴＦＴ１５が作製できる
。
【０１０７】
次いで、無機絶縁膜または有機樹脂からなる第５の層間絶縁膜を形成し、エッチングし
てコンタクトホールを形成した後、金属材料からなる接続配線または端子電極を形成する
。接続配線の形成により、ｐチャネル型TFTとｎチャネル型TFTとを組み合わせたCMOS回路
１６が作製される。
【０１０８】
なお、各層間絶縁膜（第１乃至第５の層間絶縁膜）としては、無機材料（酸化シリコン
、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミ
ド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、
或いは塗布法により得られるＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）、または
これらの積層などを用いることができる。
【０１０９】
次いで、保護層１４を形成し、選択的にエッチングを行って端子部１７のみを露呈させ
る。この保護層１４はFPCの実装において圧着によるクラックを防ぐために設けている。
ここまでの工程後の断面図が図５（A）である。
【０１１０】
保護層１４としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリ
アミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、或いは塗布法により
得られるＳＯＧ膜（例えば、シロキサン塗布膜を用いたアルキル基を含むＳｉＯｘ膜、ポ
リシラザン塗布膜を用いたＳｉＯｘ膜）、またはこれらの積層などを用いることができる
。
【０１１１】
次いで、水またはアルコール類に可溶な接着材を全面に塗布、焼成する。この接着材の
組成としては、例えば、エポキシ系、アクリレート系、シリコーン系等いかなるものでも
よい。ここではスピンコートで水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）からなる
膜（膜厚３０μｍ）を塗布し、仮硬化させるために２分間の露光を行ったあと、ＵＶ光を
裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させる。この
水溶性樹脂膜は平坦化膜として機能し、後の基板貼り合わせの際、平坦化膜表面と基板面
がほぼ平行になるように接着させることができる。この水溶性樹脂膜を用いない場合、第
１の固定基板を圧着した時に電極やＴＦＴによる凸凹が生じる恐れがある。
【０１１２】
次いで、接着材に第１の両面テープを貼り付ける。
【０１１３】
次いで、後の剥離を行いやすくするために、金属層と金属酸化膜との密着性、或いは金
属酸化膜と酸化物膜との密着性を部分的に低下させる処理を行う。密着性を部分的に低下
させる処理は、スクライバー装置を用い、押し込み量を０．１ｍｍ〜２ｍｍとし、圧力を
かけて動かした後、ブレイカー装置でガラス基板の一部を分断すればよい。
【０１１４】
次いで、石英基板からなる第１の固定基板を第１の両面テープに固定する。次いで第２
の固定基板をガラス基板の下側に第２の両面テープで固定する。
【０１１５】
次いで、ガラス基板の一部を除去した側から剥離させ、金属層２１が設けられているガ
ラス基板２０を物理的手段により引き剥がす。ガラス基板２０を比較的小さな力（例えば
、人間の手、ノズルから吹付けられるガスの風圧、超音波等）で引き剥がすことができる
。こうして、酸化物層１２上に形成された被剥離層をガラス基板２０から分離することが
できる。
【０１１６】
剥離すると、ＷＯ3は３分の１（１／３）がガラス基板に残存し、残りの３分の２（２／
３）が被剥離層側に残存する。剥離は、酸化タングステン膜中、特にＷＯ2とＷＯｘとの
境界、またはＷＯ2とＷＯ3との境界から生じやすい。被剥離層側に酸化タングステン膜は
部分的に残るが透明であるため、除去しなくてもよいし、除去してもよい。
【０１１７】
次いで、接着材１１でフィルム基板１０と酸化物層１２（及び被剥離層）とを接着する
。接着材１１は、第１の両面テープによる第１の固定基板と被剥離層との密着性よりも酸
化物層１２（及び被剥離層）とフィルム基板１０との密着性のほうが高いことが重要であ
る。
【０１１８】
次いで、第１の両面テープから第１の固定基板を分離させる。次いで、両面テープを剥
がす。さらに水を用いて水溶性樹脂を溶かして除去する。
【０１１９】
以上の工程で、フィルム基板１０に転写したＴＦＴ１５、およびCMOS回路１６を用意す
ることができる。（図５（B））本実施例ではこれらの素子を用いてCPUを設計する。
【０１２０】
なお、実際にフィルム基板に転写したTFTの断面SEM写真を図６、図７に示す。図６の拡
大図が図７となっている。図７からゲート長１．２μｍのシングルドレイン構造のTFTが
確認できる。
【０１２１】
また、本実施例では約２万７千個のTFTを用いてCPUを構成し、チップ面積１００ｍｍ2
のレイアウトを実現している。図８に示すように５インチ基板から１２チップ形成できる
。
【０１２２】
また、図９は分断後、FPCを圧着した１チップの写真である。FPCを圧着しても保護層１
４を設けたためクラックなどの断線不良なく実装することができる。
【０１２３】
また、図１０に１チップのブロック図を示し、以下に説明する。
【０１２４】
まず、オペコードがインターフェース１００１に入力されると、解析回路１００３（In
struction Decoderともいう）においてコードが解読され、信号が制御信号発生回路１０
０４（CPU Timing Control）に入力される。信号が入力されると、制御信号発生回路１０
０４から、演算回路１００９（以下、ＡＬＵと示す）、および記憶回路１０１０（以下、
Ｒｅｇｉｓｔｅｒと示す）に制御信号が出力される。
【０１２５】
なお、制御信号発生回路１００４には、ＡＬＵ１００９を制御するＡＬＵコントローラ
１００５（以下、ＡＣＯＮと示す）、Ｒｅｇｉｓｔｅｒ１０１０を制御する回路１００６
（以下、ＲＣＯＮと示す）、タイミングを制御するタイミングコントローラ１００７（以
下、ＴＣＯＮと示す）、および割り込みを制御する割り込みコントローラ１００８（以下
、ＩＣＯＮと示す）を含むものとする。
【０１２６】
一方、オペランドがインターフェース１００１に入力されると、ＡＬＵ１００９、およ
びＲｅｇｉｓｔｅｒ１０１０に出力される。そして、制御信号発生回路１００４から入力
された制御信号に基づく処理（例えば、メモリリードサイクル、メモリライトサイクル、
あるいはＩ／Ｏリードサイクル、Ｉ／Ｏライトサイクル等）がなされる。
【０１２７】
なお、Ｒｅｇｉｓｔｅｒ１０１０は、汎用レジスタ、スタックポインタ（ＳＰ）、プロ
グラムカウンタ（ＰＣ）等により構成される。
【０１２８】
また、アドレスコントローラー１０１１（以下、ＡＤＲＣと示す）は、１６ビットのア
ドレスを出力する。
【０１２９】
なお、本実施例に示したＣＰＵの構成は、本発明の作製方法を用いて形成されるＣＰＵ
の一例であり、本発明の構成を限定するものではない。従って、本実施例に示す構成以外
の公知のＣＰＵの構成を用いることも可能である。
【０１３０】
また、図１１に示したグラフのは、ゲート長1.2mm、ゲート幅20mmのNチャネル型TFT及
びPチャネル型TFTの電流特性であり、Nチャネル型TFTでは、しきい値電圧約0.8V、S値約0
.16V/dec、ドレイン電流約27 mA/mm (Vgs=3.3V, Vds=1V)が、Pチャネル型TFTでは、しき
い値電圧約-0.6V、S値約0.14V/dec、ドレイン電流約16 mA/mm (Vgs=-3.3V, Vds=-1V)が、
それぞれ得られている。このように、高特性TFTが実現できる。
【０１３１】
また、得られたCPUの評価を行った結果（チップのShmooプロット）を図１２に示す。図
１２から、電源電圧3.3Vにおいて動作周波数13MHzの動作が確認されている。また、図１
２から、本実施例のチップの動作特性は、比較的簡単な組み込み用LSI用途としては十分
実用範囲にあるといえる。
【０１３２】
また、本実施例では、シングルドレイン構造のTFTを例に説明を行ったが、必要に応じ
てLDDを設けてもよいし、複数のチャネル形成領域を有するマルチゲート型ＴＦＴ、例え
ばダブルゲート型ＴＦＴとしてもよい。
【０１３３】
また、本実施例は、実施の形態１または実施の形態２と自由に組み合わせることができ
る。
【実施例２】
【０１３４】
本実施例では、有機化合物を含む層を有する発光素子をマトリクス状に配置した発光装
置を作製する例を示す。
【０１３５】
まず、ガラス基板（第１の基板３００）上に素子を形成する。本実施例ではガラス基板と
してＡＮ１００を用いる。実施例１と同様に基板上にスパッタ法で金属膜１３０１ａ、酸
化物膜１３０２を積層形成する。なお、積層形成の際、金属膜１３０１ａと酸化シリコン
膜１３０２との間にアモルファス状態の酸化金属膜（酸化タングステン膜）が２ｎｍ〜５
ｎｍ程度形成される。
【０１３６】
次いで、基板端面に成膜された金属膜と酸化金属膜と酸化シリコン膜とをＯ2アッシン
グなどで選択的に除去する。
【０１３７】
次いで、ＰＣＶＤ法で下地絶縁膜となる酸化窒化シリコン膜（膜厚１００ｎｍ）を形成し
、さらに大気にふれることなく、水素を含むアモルファスシリコン膜（膜厚５４ｎｍ）を
積層形成する。
【０１３８】
次いで、上記アモルファスシリコン膜を公知の技術（固相成長法、レーザー結晶化方法
、触媒金属を用いた結晶化方法など）により結晶化させて、ポリシリコン膜を活性層とす
るＴＦＴ１３０３を形成する。
【０１３９】
次いで、一対の電極（陽極、陰極）間に有機化合物を含む膜（以下、「有機化合物層」
と記す）を設け、一対の電極間に電界を加えることで、蛍光又は燐光が得られる発光素子
を形成する。まず、陽極または陰極となる第１の電極１３０４を形成する。ここでは第１
の電極１３０４として仕事関数の大きい金属膜（Ｃｒ、Ｐｔ、Ｗなど）、または透明導電
膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―
ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）を用い、陽極として機能させる例を示す。
【０１４０】
第１の電極１３０４を陽極とする場合にはＴＦＴ１３０３はｐチャネル型とすることが好
ましい。ｐチャネル型ＴＦＴと接続させる場合は、陽極と接続させ、陽極上に正孔注入層
、正孔輸送層、発光層、電子輸送層と順次積層した後、陰極を形成すればよい。また、ｎ
チャネル型ＴＦＴと接続させる場合は、陰極と接続させ、陰極上に電子輸送層、発光層、
正孔輸送層、正孔注入層と順次積層した後、陽極を形成すればよい。
【０１４１】
なお、ＴＦＴのソース電極またはドレイン電極をそのまま第１電極とする場合、またはソ
ース領域またはドレイン領域に接して第１電極を別途形成する場合には、ＴＦＴとは第１
電極を含める。
【０１４２】
次いで、第１電極（陽極）の両端には、第１電極の周縁を囲むように隔壁（バンク、障
壁、土手などと呼ばれる）１３０５ａを形成する。カバレッジを良好なものとするため、
隔壁の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、隔壁の
材料としてポジ型の感光性アクリルを用いた場合、隔壁の上端部のみに曲率半径（０．２
μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、隔壁１３０５ａとして、
感光性樹脂の反応する波長を有する光によってエッチャントに不溶解性となるネガ型、或
いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
【０１４３】
また、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗
布または焼成時に一部溶解したり、密着性が高くなりすぎる恐れがある。従って、隔壁の
材料として有機樹脂を用いた場合、後の工程で水溶性樹脂を塗布した後に除去しやすくな
るように隔壁１３０５ａを無機絶縁膜（ＳｉＮX膜、ＳｉＮXＯY膜、ＡｌＮX膜、またはＡ
ｌＮXＯY膜）で覆うことが好ましい。この無機絶縁膜は、隔壁の一部１３０５ｂとして機
能する。（図１３（Ａ））
【０１４４】
次いで、水またはアルコール類に可溶な接着材１３０６を全面に塗布、焼成する。（図
１３（Ｂ））
【０１４５】
次いで、接着材１３０６に両面テープ１３０７を貼った後、後の剥離処理を行いやすく
するために、金属膜１３０１ａと金属酸化膜１３０１ｂとの密着性、或いは金属酸化膜１
３０１ｂと酸化物膜１３０２との密着性を部分的に低下させる処理を行う。ここではＣＯ
2レーザによって基板の一辺を切断する。
【０１４６】
次いで、両面テープ１３０７に第２の基板１３０８を貼り付ける。さらに、両面テープ
１３０９を用い、第１の基板１３００に第３の基板１３１０を貼り付ける。
【０１４７】
次いで、上記密着性を部分的に低下させた領域側から剥離させる。剥離後の状態を図１
３（Ｄ）に示す。
【０１４８】
次いで、接着材１３１１で第４の基板１３１２と酸化物層１３０２（及び被剥離層）と
を接着する。（図１３（Ｅ））
【０１４９】
第４の基板１３１２としては、プラスチック基板（極性基のついたノルボルネン樹脂か
らなるＡＲＴＯＮ：ＪＳＲ製）を用いる。また、ポリエチレンテレフタレート（ＰＥＴ）
、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボ
ネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（
ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテ
レフタレート（ＰＢＴ）、ポリイミドなどのプラスチック基板を用いることができる。
【０１５０】
次いで、両面テープ１３０７から第２の基板１３０８を分離させる。（図１３（Ｆ））
【０１５１】
次いで、両面テープ１３０７を剥がす。（図１３（Ｇ））
【０１５２】
次いで、溶媒を用いて接着材１３０６を溶かして除去する。（図１３（Ｈ））ここで接
着材１３０６が残っていると不良の原因となるため、第１の電極１３０４の表面を洗浄処
理やＯ2プラズマ処理で清浄な表面とすることが好ましい。
【０１５３】
次いで、必要であれば、多孔質なスポンジ（代表的にはＰＶＡ（ポリビニルアルコール
）製、ナイロン製）に界面活性剤（弱アルカリ性）を含ませ、第１の電極１３０４表面を
擦って洗浄する。
【０１５４】
次いで、有機化合物を含む層１３１３を形成する直前に、ＴＦＴ及び隔壁が設けられた
基板全体の吸着水分を除去するための真空加熱を行う。さらに有機化合物を含む層を形成
する直前に、第１電極に対して紫外線照射を行ってもよい。
【０１５５】
次いで、第１電極（陽極）上に、蒸着マスクを用いた蒸着法、またはインクジェット法
によって有機化合物を含む層１３１３を選択的に形成する。有機化合物を含む層１３１３
としては、高分子材料、低分子材料、無機材料、またはこれらを混合させた層、またはこ
れらを分散させた層、またはこれらの層を適宜組み合わせた積層とすればよい。
【０１５６】
さらに、有機化合物を含む層上には第２電極（陰極）１３１４を形成する。（図１３（Ｉ
））陰極１３１４としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこ
れらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、または化合物ＣａＦ2、ＣａＮ）の薄膜（発
光を透過する膜厚を有する薄膜）と透明導電膜との積層を用いればよい。また、必要であ
れば、第２電極を覆ってスパッタ法または蒸着法により形成する保護層を形成する。保護
層としてはスパッタ法またはＣＶＤ法により得られる窒化珪素膜、酸化珪素膜、酸化窒化
珪素膜（ＳｉＮＯ膜（組成比Ｎ＞Ｏ）またはＳｉＯＮ膜（組成比Ｎ＜Ｏ））、炭素を主成
分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）を用いることができる。
【０１５７】
次いで、封止材となる第５の基板１３１４に一対の基板間隔を保持するギャップ材が含
まれたシール材（図示しない）を描画する。本実施例は発光素子の発光を第５の基板１３
１４に透過させる例であるので、第５の基板１３１４としては透光性を有する基板であれ
ばよい。ここでは熱膨張係数を同じにして反りを防ぐため、第４の基板と同じプラスチッ
ク基板（ＡＲＴＯＮ：ＪＳＲ製）を用いる。ＡＲＴＯＮ基板は複屈折しにくく、吸水性が
低い基板であり、第５の基板として適している。プラスチック基板を用いる場合、シール
材のパターンに描画する前にプラスチック基板とシール材の密着性を上げる前処理（エタ
ノール拭き、ＵＶ照射、Ｏ2プラズマ処理など）を行うことが好ましい。
【０１５８】
次いで、粘性の低いシール材を数滴滴下し、真空貼り合わせ装置を用いて気泡を発生させ
ることなく、封止基板とアクティブマトリクス基板とを貼り合わせる。真空貼り合わせ装
置は、特に柔らかいプラスチック基板同士を貼り合わせる際に有用である。また、粘性の
低いシール材を数滴滴下する方法も柔らかいプラスチック基板同士を貼り合わせる際に有
用である。この貼り合わせ工程により、封止基板に設けられたシールパターンがアクティ
ブマトリクス基板に設けられた発光領域を囲む位置になるように封止される。また、シー
ル材に囲まれた空間には透明な有機樹脂からなる接着材１３１５が充填されるように封止
される。（図１３（Ｊ））
【０１５９】
以上の工程でプラスチック基板１３１２と、プラスチック基板１３１４とを支持体とし
、ＴＦＴと発光素子とを備えた発光装置を作製することができる。支持体をプラスチック
基板としているため薄く、軽量、且つ、フレキシブルなものとすることができる。
【０１６０】
また、本実施例の発光装置において、画面表示の駆動方法は特に限定されず、例えば、
点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線
順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、
発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信
号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０１６１】
さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電
圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ
）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される
電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には
、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が
一定のもの（ＣＣＣＣ）とがある。
【０１６２】
また、本実施例の発光装置において、静電破壊防止のための保護回路（保護ダイオード
など）を設けてもよい。
【０１６３】
また、本実施例は、実施の形態１、実施の形態２、または実施例１と自由に組み合わせ
ることができる。
【実施例３】
【０１６４】
本発明を実施して様々なモジュール（アクティブマトリクス型ＥＬモジュール、パッシブ
型ＥＬモジュール、液晶表示装置、アクティブマトリクス型ＥＣモジュール）を完成させ
ることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子
機器が完成される。
【０１６５】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプ
レイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、
パーソナルコンピュータ、カード、携帯情報端末（モバイルコンピュータ、携帯電話また
は電子書籍等）などが挙げられる。それらの一例を図１４に示す。
【０１６６】
図１４（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９
０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ
、イメージセンサ等）２９０７等を含む。プラスチック基板に転写する本発明により表示
部を薄くすることができ、携帯電話の総重量を軽量なものとすることができる。また、プ
ラスチック基板を用いた表示部において、落下時の衝撃による耐久性を向上することがで
きる。
【０１６７】
図１４（Ｂ）はカード、またはカード型の携帯情報端末であり、表示部３０１１、駆動
回路部３０１３、ＣＰＵなどの機能回路部３０１２、シールパターン３０１４、バッテリ
ー３０１５、フレキシブル基板３０１０である。なお、図１４（Ｂ）では２枚のフレキシ
ブル基板で挟んだ形態としているが、１枚のフレキシブル基板上に表示部３０１１、駆動
回路部３０１３、ＣＰＵなどの機能回路部３０１２を設けてもよい。さまざまな機能回路
をプラスチック基板に転写する本発明により全体を薄くすることができ、携帯情報端末の
重量を軽量なものとすることができる。また、同一ガラス基板上に表示部とＣＰＵなどの
機能回路部を形成し、剥離およびプラスチック基板への転写を行ってもよいし、別々のガ
ラス基板上に表示部とＣＰＵなどの機能回路部を形成し、剥離を行って、同一プラスチッ
ク基板に転写を行ってもよい。
【０１６８】
図１４（Ｃ）はノート型パーソナルコンピュータであり、本体３２０１、筐体３２０２
、表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウ
ス３２０６等を含む。プラスチック基板に転写する本発明により表示部３２０３を薄くす
ることができる。また、本発明により、ＣＰＵ（図示しない）をプラスチック基板上に設
けることでき、軽量化が実現できる。また、プラスチック基板を用いた表示部において、
落下時の衝撃による耐久性を向上することができる。
【０１６９】
以上の様に、本発明を実施して得た半導体装置は、あらゆる電子機器の一部として用い
ても良い。なお、本実施例の電子機器には、実施の形態１、実施の形態２、実施例１、ま
たは実施例２のいずれの構成を用いて作製された半導体装置を用いても良い。
【産業上の利用可能性】
【０１７０】
本発明により、大きな面積を有する基板を用いて多面取りを行っても、歩留まりよく剥離
、転写、および実装を実現することができる。
【０１７１】
また、本発明はフィルム基板で多面取りを行うことができ、小さなサイズの回路パターン
もレーザー加工やカッターなどで分断加工が容易にできる。従って、大面積基板から微小
なデバイスを大量に歩留まりよく作製することができる。
【符号の説明】
【０１７２】
１００：第１の基板
１０１ａ：金属膜
１０１ｂ：金属酸化膜
１０２：酸化物層
１０３：被剥離層
１０４：保護層
【図１】
2011197696.tif 000003
【図２】
2011197696.tif 000004
【図３】
2011197696.tif 000005
【図４】
2011197696.tif 000006
【図５】
2011197696.tif 000007
【図１０】
2011197696.tif 000008
【図１１】
2011197696.tif 000009
【図１２】
2011197696.tif 000010
【図１３】
2011197696.tif 000011
【図１４】
2011197696.tif 000012
【図６】
2011197696.tif 000013
【図７】
2011197696.tif 000014
【図８】
2011197696.tif 000015
【図９】
2011197696.tif 000016