(57)【要約】【課題】主電流領域と検出領域とを同一の半導体基板上に有する絶縁ゲート型半導体装置の高耐圧化を実現する。【解決手段】半導体基板が、第１導電型の第１半導体層（２）と、第２導電型の第２半導体層（３ａ）と、第１導電型の第３半導体層（４ａ）と、第２導電型の第４半導体層（３ｂ）と、第１導電型の第５半導体層（４ｂ）と、第２導電型の第６半導体層（６）と、を有し、主電流領域（２０ａ）が、前記第１半導体層と前記第２半導体層と前記第３半導体層とを有し、検出領域（２０ｂ）が、前記第１半導体層と前記第４半導体層と前記第５半導体層とを有し、ゲート電極（１１）が、前記主電流領域と検出領域とに跨る絶縁膜（７）を介して前記半導体基板上に形成され、前記絶縁膜が、前記第６半導体層上において相対的に厚い第１領域（７ａ）と相対的に薄い第２領域（７ｂ）とを備えることを特徴とする絶縁ゲート型半導体装置。【選択図】図１
2011009421.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に少なくとも１つの主電流領域と少なくとも１つの検出領域とが形成された絶縁ゲート型半導体装置であって、
前記半導体基板が、第１導電型の第１半導体層と、前記第１半導体層上に少なくとも１つの島状に形成された第２導電型の第２半導体層と、前記第２半導体層上に少なくとも１つの島状に形成された第１導電型の第３半導体層と、前記第１半導体層上に前記第２半導体層と離間するように少なくとも１つの島状に形成された第２導電型の第４半導体層と、前記第４半導体層上に少なくとも１つの島状に形成された第１導電型の第５半導体層と、前記第１半導体層上の前記第２半導体層と前記第４半導体層との間に少なくとも１つの島状に形成された第２導電型の第６半導体層と、を有し、
前記主電流領域が、前記第１半導体層と前記第２半導体層と前記第３半導体層とを有し、
前記検出領域が、前記第１半導体層と前記第４半導体層と前記第５半導体層とを有し、
前記主電流領域と検出領域とを制御するゲート電極が、前記主電流領域と検出領域とに跨る絶縁膜を介して前記半導体基板上に形成され、
前記絶縁膜が、前記第６半導体層上において相対的に厚い第１領域と相対的に薄い第２領域とを備えることを特徴とする絶縁ゲート型半導体装置。
【請求項２】
前記第２領域が、前記第１領域と前記検出領域との間に延伸されることを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
【請求項３】
前記第１領域が、前記第２領域と前記主電流領域との間に延伸されることを特徴とする請求項１又は２に記載の絶縁ゲート型半導体装置。
【請求項４】
前記絶縁膜が、前記第４半導体層と前記第６半導体層との間において均一な厚さを有することを特徴とする請求項１乃至３のいずれか１項に記載の絶縁ゲート型半導体装置。
【請求項５】
前記絶縁膜のうち、前記第２半導体層と前記第６半導体層との間における絶縁膜が、前記第４半導体層と前記第６半導体層との間における絶縁膜よりも相対的に厚く形成されることを特徴とする請求項１乃至４のいずれか１項に記載の絶縁ゲート型半導体装置。
【請求項６】
前記第６半導体層が、電気的に浮遊状態であることを特徴とする請求項１乃至５のいずれか１項に記載の絶縁ゲート型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーＭＯＳＦＥＴやＩＧＢＴなどの絶縁ゲート型半導体装置或いはこれらを含む複合半導体装置に関し、特に、負荷電流が流れる主電流領域と負荷電流に応じた電流が流れる検出領域とを備える絶縁ゲート型半導体装置に関する。
【背景技術】
【０００２】
電力制御に用いられるパワー半導体素子を過電流による破壊から保護するために、負荷電流が流れる主電流領域と負荷電流を検出する検出領域とを同一の半導体基板上に形成した半導体装置が知られている。
【０００３】
例えば、特許文献１及び特許文献２のように、主電流領域と検出領域とが半導体基板上に配置され、各素子に対し共通のゲート電極がゲート絶縁膜を介して半導体基板上に配置され、さらにゲート絶縁膜よりも厚い絶縁膜が、隣接する主電流領域と検出領域との間におけるゲート電極の下側に形成されたＭＯＳＦＥＴが知られている。このＭＯＳＦＥＴによれば、主電流領域と検出領域との間に形成される寄生トランジスタがオンすることを抑制することができ、検出領域による電流検出精度の低下を抑制することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平２−２８５６７９号公報
【特許文献２】特開平３−２７０２７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１のＭＯＳＦＥＴは、ドレイン電極とソース電極との間に逆バイアスを印加した時に、薄い絶縁膜と厚い絶縁膜との境界直下の半導体基板内に電界が集中しやすいため、耐圧が低いという問題があった。上記ＭＯＳＦＥＴと同様な問題は、ＩＧＢＴ等の絶縁ゲート型半導体装置においても生じる。
【０００６】
従って、本発明が解決しようとする課題は、主電流領域と検出領域とを同一の半導体基板上に有する絶縁ゲート型半導体装置の高耐圧化を実現することである。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明に係る絶縁ゲート型半導体装置は、
半導体基板上に少なくとも１つの主電流領域と少なくとも１つの検出領域とが形成された絶縁ゲート型半導体装置であって、
前記半導体基板が、第１導電型の第１半導体層と、前記第１半導体層上に少なくとも１つの島状に形成された第２導電型の第２半導体層と、前記第２半導体層上に少なくとも１つの島状に形成された第１導電型の第３半導体層と、前記第１半導体層上に前記第２半導体層と離間するように少なくとも１つの島状に形成された第２導電型の第４半導体層と、前記第４半導体層上に少なくとも１つの島状に形成された第１導電型の第５半導体層と、前記第１半導体層上の前記第２半導体層と前記第４半導体層との間に少なくとも１つの島状に形成された第２導電型の第６半導体層と、を有し、
前記主電流領域が、前記第１半導体層と前記第２半導体層と前記第３半導体層とを有し、
前記検出領域が、前記第１半導体層と前記第４半導体層と前記第５半導体層とを有し、
前記主電流領域と検出領域とを制御するゲート電極が、前記主電流領域と検出領域とに跨る絶縁膜を介して前記半導体基板上に形成され、
前記絶縁膜が、前記第６半導体層上において相対的に厚い第１領域と相対的に薄い第２領域とを備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、主電流領域と検出領域とを同一の半導体基板上に有する絶縁ゲート型半導体装置の高耐圧化を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１の絶縁ゲート型半導体装置を示す断面図である。
【図２】本発明の実施例１の絶縁ゲート型半導体装置を示す平面図である。
【図３】本発明の実施例２の絶縁ゲート型半導体装置を示す断面図である。
【発明を実施するための形態】
【００１０】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。
【実施例１】
【００１１】
図１及び図２を用いて、本発明の第１実施例に係る絶縁ゲート型半導体装置１００の構成について説明する。図１は、絶縁ゲート型半導体装置１００の断面図であり、図２は、絶縁ゲート型半導体装置１００の平面図である。なお、図１は、図２のＡ−Ａ線に相当する部分の断面構造を示している。
【００１２】
図１に示す絶縁ゲート型半導体装置１００は、Ｎ＋導電型のドレイン層１と、ドレイン層１上に形成されたＮ−導電型のドリフト層２と、ドリフト層２上に島状に形成されたＰ導電型のベース層３ａ及び３ｂと、ベース層３ａ（及び３ｂ）上に島状に形成されたＮ＋導電型のソース層４ａ（及び４ｂ）と、ドリフト層２上においてベース層３ａとベース層３ｂとの間に島状に形成されたＰ導電型の半導体層５及び６と、から構成される半導体基板１０を有する。即ち、絶縁ゲート型半導体装置１００は縦型ＭＯＳＦＥＴを構成する。なお、実用上の観点から、ドレイン層１を備えることが好ましいが、これを省略することもできる。
【００１３】
また、絶縁ゲート型半導体装置１００は、ドリフト層２とベース層３ａ及び３ｂと半導体層５及び６との上に延伸する絶縁膜７と、絶縁膜７を介して半導体基板１０上に形成されたゲート電極１１と、ベース層３ａとソース層４ａと半導体層５とに電気的に接続するソース電極１２ａと、ベース層３ｂ及びソース層４ｂに電気的に接続するソース電極１２ｂと、ドリフト層２に電気的に接続するドレイン電極１３と、を有する。
【００１４】
絶縁ゲート型半導体装置１００の構成と本発明との対応を説明する。ドリフト層２は第１半導体層であり、ベース層３ａは第２半導体層であり、ソース層４ａは第３半導体層であり、ベース層３ｂは第４半導体層であり、ソース層４ｂは第５半導体層であり、半導体層６は第６半導体層である。ドリフト層２とベース層３ａとソース層４ａとは主電流領域２０ａを構成し、ドリフト層２とベース層３ｂとソース層４ｂとは検出領域２０ｂを構成する。
【００１５】
半導体層５及び６は、ベース層３ａ及び３ｂよりも深い拡散層であり、互いに離間して形成される。平面的に見ると図２に示すように、半導体層５は、ガードリングとして主電流領域２０ａの外周を包囲し、且つ、主電流領域２０ａと検出領域２０ｂとの間を隔てるように形成される。半導体層６は、半導体層５に包囲され、且つ、検出領域２０ｂを包囲するように形成される。また、半導体層５は、ソース電極１２ａを介してベース層３ａと電気的に接続され、半導体層６は、電気的に浮遊（フロート）状態である。
【００１６】
絶縁膜７のうち主電流領域２０ａと検出領域２０ｂとの間に跨る絶縁膜は、相対的に厚く形成された第１領域７ａと相対的に薄く形成された第２領域７ｂとを有する。第１領域７ａは、例えば５０００Å程度の厚さで半導体層６上と主電流領域２０ａ上とに延伸され、第２領域７ｂは、例えば５００Å程度の厚さで半導体層６上と検出領域２０ｂとに延伸される。従って、半導体層６上において、第１領域７ａと第２領域７ｂとは段差を有する境界を形成する。第１領域７ａ及び第２領域７ｂは、少なくともドリフト層２に隣接する領域において、それぞれ均一な厚さに形成される。また、図１に示すように、半導体層５上において絶縁膜７の厚さが異なっているが、これを均一にすることもできる。
【００１７】
上記のような構成を有する絶縁ゲート型半導体層１００は、主電流領域２０ａと検出領域２０ｂとの間に２つの横型寄生ＭＯＳＦＥＴを有する。一方の寄生ＭＯＳＦＥＴは、ドリフト層２とベース層３ｂと半導体層６とから構成され、他方の寄生ＭＯＳＦＥＴは、ドリフト層２と半導体層５と半導体層６とから構成される。これら２つの寄生ＭＯＳＦＥＴは、ゲート絶縁膜としての第１領域７ａ及び第２領域７ｂの厚さが異なるため、動作閾値が互いに異なる。
【００１８】
次に、本発明の第１実施例に係る絶縁ゲート型半導体装置１００の製造方法について説明する。
まず、ドレイン層１上にドリフト層２をエピタキシャル成長させた後、所定のマスクを介してドリフト層２の表面にボロン（ホウ素）をイオン注入する。次に、熱酸化を行い、ドリフト層２上に厚い酸化膜を形成すると同時に、ボロンを拡散させて半導体層５及び６を形成し、その後、厚い酸化膜をパターニングして絶縁膜７の第１領域７ａを形成する。この後の製造方法は、従来の絶縁ゲート型半導体装置と同様に行う。
【００１９】
本実施例に係る絶縁ゲート型半導体装置は、次の効果を有する。
（１）第１領域７ａと第２領域７ｂとの境界が電位的に浮遊状態である半導体層６の直上に形成されるため、ドレイン電極とソース電極との間に逆バイアスを印加した時に、第１領域７ａと第２領域７ｂとの境界直下の半導体基板内に電界が集中しにくい。従って絶縁ゲート型半導体装置の高耐圧化が実現できる。
（２）ドリフト層２とベース層３ｂと半導体層６とから構成される寄生ＭＯＳＦＥＴは、ゲート絶縁膜としての第２領域７ｂが薄いため、閾値電圧が低くチャネルが発生しやすい。従って、ドレイン電極とソース電極との間に逆バイアスを印加した時に、空乏層の境界線の曲率が小さくなり、ブレークダウンの発生を抑制できるため、絶縁ゲート型半導体装置の高耐圧化が実現できる。
（３）ドリフト層２と半導体層５と半導体層６とから構成される寄生ＭＯＳＦＥＴは、ゲート絶縁膜としての第２領域７ｂが厚いため、閾値電圧が高くチャネルが発生しにくい。従って、ドレイン電極とソース電極との間に逆バイアスを印加した時に、半導体層５と半導体層６、即ち主電流領域２０ａと検出領域２０ｂとの間に流れるリーク電流が抑制される。
【実施例２】
【００２０】
図３を用いて、本発明の第１実施例に係る絶縁ゲート型半導体装置２００の構成について説明する。図３は、絶縁ゲート型半導体装置２００の断面図である。
【００２１】
図３に示す絶縁ゲート型半導体装置２００はノンパンチスルー型ＩＧＢＴを構成し、Ｐ＋導電型のコレクタ層８と、コレクタ層８上に形成されたＮ−導電型のドリフト層２と、ドリフト層２上に島状に形成されたＰ導電型のベース層３ａ及び３ｂと、ベース層３ａ（及び３ｂ）上に島状に形成されたＮ＋導電型のエミッタ層９ａ（及び９ｂ）と、ドリフト層２上においてベース層３ａとベース層３ｂとの間に島状に形成されたＰ導電型の半導体層５及び６と、から構成される半導体基板１０’を有する。なお、コレクタ層８とドリフト層２との間にＮ＋導電型のバッファ層を配置して、パンチスルー型ＩＧＢＴを構成することもできる。
【００２２】
また、絶縁ゲート型半導体装置２００は、絶縁膜７と、絶縁膜７を介して半導体基板１０’上に形成されたゲート電極１１と、ベース層３ａとエミッタ層９ａと半導体層５とに電気的に接続するエミッタ電極１４ａと、ベース層３ｂ及びエミッタ層９ｂに電気的に接続するエミッタ電極１４ｂと、コレクタ層７に電気的に接続するコレクタ電極１５と、を有する。
【００２３】
コレクタ層８とドリフト層２とベース層３ａとエミッタ層９ａとは主電流領域２０ｃを構成し、コレクタ層８とドリフト層２とベース層３ｂとエミッタ層９ｂとは検出領域２０ｄを構成する。即ち、絶縁ゲート型半導体装置２００は、コレクタ層８が形成される他は実施例１に係る絶縁ゲート型半導体装置１００と実質的に同一の構成を有する。
【００２４】
本実施例に係る絶縁ゲート型半導体装置２００は、実施例１に係る絶縁ゲート型半導体装置１００と同一の基本構造を有するので、実施例１と同一の効果を有する。
【００２５】
以上、本発明の実施形態の一例について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において種々の変更や、各実施例或いは各変形例の組合せが可能である。例えば、第１領域７ａと第２領域７ｂとの間にこれらの中間の厚みを有する第３領域を形成しても良い。また、半導体層５と半導体層６との間に電気的に浮遊状態であるＰ導電型の半導体層を形成しても良い。 
【符号の説明】
【００２６】
１    ドレイン層
２    ドリフト層
３ａ、３ｂ  ベース層
４ａ、４ｂ  ソース層
５    半導体層（ガードリング）
６    半導体層（フロート層）
７    絶縁膜
７ａ  第１領域
７ｂ  第２領域
８    コレクタ層
９ａ、９ｂ  エミッタ層
１０  基板
１１  ゲート電極
１２ａ、１２ｂ  ソース電極
１３  ドレイン電極
１４ａ、１４ｂ  エミッタ電極
１５  コレクタ電極
２０ａ、２０ｃ  主電流領域
２０ｂ、２０ｄ  検出領域
【図１】
2011009421.tif 000003
【図２】
2011009421.tif 000004
【図３】
2011009421.tif 000005