(57)【要約】【課題】  増幅素子の電流特性の非線形性を改善し、振幅設定精度を向上させた可変利得増幅器及びそれを用いた移相器を提供する。【解決手段】  第２定電流源１６からの電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路１７を介してエミッタ電流とする第７バイポーラトランジスタ１８と、この第７バイポーラトランジスタ１８の前記エミッタ電流に相応する第７バイポーラトランジスタ１８のベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のそれぞれのベースに入力する第３カレントミラー回路２０とを備え、第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のそれぞれの入力電流に対する出力電流を線形とし、第２定電流源１６からの電流に比例した利得を可変するようにした。【選択図】          図１
2011010192.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子からの高周波信号をベースに入力する第１トランジスタと、第２入力端子からの高周波信号をベースに入力する第２トランジスタと、第１トランジスタのエミッタと第２トランジスタのエミッタとが接続されたエミッタ電流を第１定電流源で駆動させる第１カレントミラー回路と、第１トランジスタのコレクタ側にエミッタを接続した第３バイポーラトランジスタと、第２トランジスタのコレクタ側にエミッタを接続した第４バイポーラトランジスタと、第１トランジスタのコレクタ側にエミッタを接続した第５トランジスタと、第２トランジスタのコレクタ側にエミッタを接続した第６トランジスタと、第５トランジスタ及び第６トランジスタのベースに定電圧を供給する第１定電圧源と、第３バイポーラトランジスタ、第４バイポーラトランジスタ、第５トランジスタ及び第６トランジスタのそれぞれのコレクタに直流通過型インピーダンス素子を介して基準電位を与える基準電源と、第１入力端子から入力された高周波信号を増幅して第５トランジスタのコレクタから出力する第１出力端子と、第２入力端子から入力された高周波信号を増幅して第６トランジスタのコレクタから出力する第２出力端子と、第２定電流源からの電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路を介してエミッタ電流とする第７バイポーラトランジスタと、この第７バイポーラトランジスタの前記エミッタ電流に相応する第７バイポーラトランジスタのベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれのベースに入力する第３カレントミラー回路とを備え、第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれの入力電流に対する出力電流を線形とし、第２定電流源からの電流に比例した利得を可変する可変利得増幅器。
【請求項２】
第１入力端子からの高周波信号をゲートに入力する第８ＦＥＴトランジスタと、第２入力端子からの高周波信号をゲートに入力する第９ＦＥＴトランジスタと、第８ＦＥＴトランジスタ及び第９ＦＥＴトランジスタそれぞれのゲートに抵抗素子を介して第１０ＦＥＴトランジスタのゲートを接続し構成され第８ＦＥＴトランジスタのソース電流と第９ＦＥＴトランジスタのソース電流とを第３定電流源で駆動させる第４カレントミラー回路と、第８ＦＥＴトランジスタのドレイン側にエミッタを接続した第３バイポーラトランジスタと、第９ＦＥＴトランジスタのドレイン側にエミッタを接続した第４バイポーラトランジスタと、第８ＦＥＴトランジスタのドレイン側にエミッタを接続した第５トランジスタと、第９ＦＥＴトランジスタのドレイン側にエミッタを接続した第６トランジスタと、第５トランジスタ及び第６トランジスタのベースに定電圧を供給する第１定電圧源と、第３バイポーラトランジスタ、第４バイポーラトランジスタ、第５トランジスタ及び第６トランジスタのそれぞれのコレクタに直流通過型インピーダンス素子を介して基準電位を与える基準電源と、第１入力端子から入力された高周波信号を増幅して第５トランジスタのコレクタから出力する第１出力端子と、第２入力端子から入力された高周波信号を増幅して第６トランジスタのコレクタから出力する第２出力端子と、第２定電流源からの電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路を介してエミッタ電流とする第７バイポーラトランジスタと、この第７バイポーラトランジスタの前記エミッタ電流に相応する第７バイポーラトランジスタのベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれのベースに入力する第３カレントミラー回路とを備え、第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれの入力電流に対する出力電流を線形とし、第２定電流源からの電流に比例した利得を可変する可変利得増幅器。
【請求項３】
第１入力端子からの高周波信号をベースに入力する第１トランジスタと、第２入力端子からの高周波信号をベースに入力する第２トランジスタと、第１トランジスタのエミッタと第２トランジスタのエミッタとが接続されたエミッタ電流を第１定電流源で駆動させる第１カレントミラー回路と、第１トランジスタのコレクタ側にエミッタを接続した第３バイポーラトランジスタと、第２トランジスタのコレクタ側にエミッタを接続した第４バイポーラトランジスタと、第１トランジスタのコレクタ側にエミッタを接続した第５トランジスタと、第２トランジスタのコレクタ側にエミッタを接続した第６トランジスタと、第５トランジスタ及び第６トランジスタのベースに定電圧を供給する第１定電圧源と、第３バイポーラトランジスタ、第４バイポーラトランジスタ、第５トランジスタ及び第６トランジスタのそれぞれのコレクタに直流通過型インピーダンス素子を介して基準電位を与える基準電源と、第１入力端子から入力された高周波信号を増幅して第５トランジスタのコレクタから出力する第１出力端子と、第２入力端子から入力された高周波信号を増幅して第６トランジスタのコレクタから出力する第２出力端子と、第４定電流源を入力電流とし、基準電源で駆動する独立出力としたカレントミラー多段出力回路のそれぞれの出力電流を複数の外部端子を設けてそれぞれ開閉すると共に出力側が共通接続されたスイッチ回路と、このスイッチ回路の閉時の出力電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路を介してエミッタ電流とする第７バイポーラトランジスタと、この第７バイポーラトランジスタの前記エミッタ電流に相応する第７バイポーラトランジスタのベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれのベースに入力する第３カレントミラー回路とを備え、第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれの入力電流に対する出力電流を線形とし、前記スイッチ回路にて第２カレントミラー回路の電流を制御して利得を可変する可変利得増幅器。
【請求項４】
第１入力端子からの高周波信号をベースに入力する第１トランジスタと、第２入力端子からの高周波信号をベースに入力する第２トランジスタと、第１トランジスタのエミッタと第２トランジスタのエミッタとを出力側に接続した第１カレントミラー回路と、第１トランジスタのコレクタ側にエミッタを接続した第３バイポーラトランジスタと、第２トランジスタのコレクタ側にエミッタを接続した第４バイポーラトランジスタと、第１トランジスタのコレクタ側にエミッタを接続した第５トランジスタと、第２トランジスタのコレクタ側にエミッタを接続した第６トランジスタと、第５トランジスタ及び第６トランジスタのベースに定電圧を供給する第１定電圧源と、第３バイポーラトランジスタ、第４バイポーラトランジスタ、第５トランジスタ及び第６トランジスタのそれぞれのコレクタに直流通過型インピーダンス素子を介して基準電位を与える基準電源と、第１入力端子から入力された高周波信号を増幅して第５トランジスタのコレクタから出力する第１出力端子と、第２入力端子から入力された高周波信号を増幅して第６トランジスタのコレクタから出力する第２出力端子と、第４定電流源を入力電流とし、基準電源で駆動する独立出力としたカントミラー多段出力回路の一部の出力回路電流を複数の外部端子を設けて開閉すると共に出力側が共通接続されたスイッチ回路と、このスイッチ回路の閉時の出力電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路を介してエミッタ電流とする第７バイポーラトランジスタと、この第７バイポーラトランジスタの前記エミッタ電流に相応する第７バイポーラトランジスタのベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれのベースに入力する第３カレントミラー回路とを備え、前記外部端子を設けない前記カレントミラー多段出力回路の出力回路電流を第１カレントミラー回路に入力させ、第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれの入力電流に対する出力電流を線形とし、前記スイッチ回路にて第２カレントミラー回路の電流を制御して利得を可変する可変利得増幅器。
【請求項５】
第１入力端子からの高周波信号をゲートに入力する第８ＦＥＴトランジスタと、第２入力端子からの高周波信号をゲートに入力する第９ＦＥＴトランジスタと、第８ＦＥＴトランジスタ及び第９ＦＥＴトランジスタそれぞれのゲートに抵抗素子を介して第１０ＦＥＴトランジスタのゲートを接続し構成され第８ＦＥＴトランジスタのソース電流と第９ＦＥＴトランジスタのソース電流とを第３定電流源で駆動させる第４カレントミラー回路と、第８ＦＥＴトランジスタのドレイン側にエミッタを接続した第３バイポーラトランジスタと、第９ＦＥＴトランジスタのドレイン側にエミッタを接続した第４バイポーラトランジスタと、第８ＦＥＴトランジスタのドレイン側にエミッタを接続した第５トランジスタと、第９ＦＥＴトランジスタのドレイン側にエミッタを接続した第６トランジスタと、第５トランジスタ及び第６トランジスタのベースに定電圧を供給する第１定電圧源と、第３バイポーラトランジスタ、第４バイポーラトランジスタ、第５トランジスタ及び第６トランジスタのそれぞれのコレクタに直流通過型インピーダンス素子を介して基準電位を与える基準電源と、第１入力端子から入力された高周波信号を増幅して第５トランジスタのコレクタから出力する第１出力端子と、第２入力端子から入力された高周波信号を増幅して第６トランジスタのコレクタから出力する第２出力端子と、第４定電流源を入力電流とし、基準電源で駆動する独立出力としたカレントミラー多段出力回路のそれぞれの出力電流を複数の外部端子を設けてそれぞれ開閉すると共に出力側が共通接続されたスイッチ回路と、このスイッチ回路の閉時の出力電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路を介してエミッタ電流とする第７バイポーラトランジスタと、この第７バイポーラトランジスタの前記エミッタ電流に相応する第７バイポーラトランジスタのベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれのベースに入力する第３カレントミラー回路とを備え、第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれの入力電流に対する出力電流を線形とし、前記スイッチ回路にて第２カレントミラー回路の電流を制御して利得を可変する可変利得増幅器。
【請求項６】
第１入力端子からの高周波信号をゲートに入力する第８ＦＥＴトランジスタと、第２入力端子からの高周波信号をゲートに入力する第９ＦＥＴトランジスタと、第８ＦＥＴトランジスタ及び第９ＦＥＴトランジスタそれぞれのゲートに抵抗素子を介して第１０ＦＥＴトランジスタのゲートを接続し構成した第４カレントミラー回路と、第８ＦＥＴトランジスタのドレイン側にエミッタを接続した第３バイポーラトランジスタと、第９ＦＥＴトランジスタのドレイン側にエミッタを接続した第４バイポーラトランジスタと、第８ＦＥＴトランジスタのドレイン側にエミッタを接続した第５トランジスタと、第９ＦＥＴトランジスタのドレイン側にエミッタを接続した第６トランジスタと、第５トランジスタ及び第６トランジスタのベースに定電圧を供給する第１定電圧源と、第３バイポーラトランジスタ、第４バイポーラトランジスタ、第５トランジスタ及び第６トランジスタのそれぞれのコレクタに直流通過型インピーダンス素子を介して基準電位を与える基準電源と、第１入力端子から入力された高周波信号を増幅して第５トランジスタのコレクタから出力する第１出力端子と、第２入力端子から入力された高周波信号を増幅して第６トランジスタのコレクタから出力する第２出力端子と、第４定電流源を入力電流とし、基準電源で駆動する独立出力としたカントミラー多段出力回路の一部の出力回路電流を複数の外部端子を設けて開閉すると共に出力側が共通接続されたスイッチ回路と、このスイッチ回路の閉時の出力電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路を介してエミッタ電流とする第７バイポーラトランジスタと、この第７バイポーラトランジスタの前記エミッタ電流に相応する第７バイポーラトランジスタのベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれのベースに入力する第３カレントミラー回路とを備え、前記外部端子を設けない前記カレントミラー多段出力回路の出力回路電流を第４カレントミラー回路に入力させ、第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれの入力電流に対する出力電流を線形とし、前記スイッチ回路にて第２カレントミラー回路の電流を制御して利得を可変する可変利得増幅器。
【請求項７】
利得制御信号を入力信号とし、可変利得増幅器内のスイッチ回路を開閉する制御信号を出力信号とするデコーダ回路を前記スイッチ回路の前段に備え、前記利得制御信号をデコーダ回路内の信号変換回路にて前記スイッチ回路を開閉する制御信号に変換し出力して利得を可変する請求項３乃至６のいずれかに記載の可変利得増幅器。
【請求項８】
利得制御信号を入力信号とし、可変利得増幅器内のスイッチ回路を開閉する制御信号を出力信号とする読み出し専用メモリ（ＲＯＭ）を前記スイッチ回路の前段に備え、前記利得制御信号に対応するＲＯＭ内のデータを前記スイッチ回路を開閉する制御信号として出力して利得を可変する請求項３乃至６のいずれかに記載の可変利得増幅器。
【請求項９】
入力した高周波信号を９０度毎に位相を変化させ４分配出力するポリフェイズフィルタと、このポリフェイズフィルタからの出力を０度と１８０度、９０度と２７０度、１８０度と０度、２７０度と９０度の位相差の組み合わせで第１入力端子と第２入力端子に入力する請求項１乃至６のいずれかに記載の４個の可変利得増幅器と、これら可変利得増幅器の各々の第１高周波出力端子を合成した基準移相器出力端子と、各々の第２高周波出力端子を合成した差動移相器出力端子とを具備し、前記可変利得増幅器の利得を制御して位相を可変する移相器。
【請求項１０】
入力した高周波信号を９０度毎に位相を変化させ４分配出力するポリフェイズフィルタと、このポリフェイズフィルタからの出力を０度と１８０度、９０度と２７０度の組み合わせで１８０度位相切替可能な切替器を通過させてから第１入力端子と第２入力端子に入力する請求項１乃至６のいずれかに記載の２個の可変利得増幅器と、これら可変利得増幅器の各々の第１高周波出力端子を合成した基準移相器出力端子と、各々の第２高周波出力端子を合成した差動移相器出力端子とを具備し、前記切替器による位相切替と前記可変利得増幅器の利得を制御して位相を可変する移相器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、レーダ装置や送受信モジュールの移相制御などに用いられる可変利得増幅器及びそれを用いた移相器に関するものである。
【背景技術】
【０００２】
ベクトル合成型移相器などに用いる高周波用の可変利得増幅器では、高い移相精度を確保するために直交する振幅の振幅比を精密に設定する必要がある。例えば、特開２００３−２２９７３８号公報図８（特許文献１参照）には、高周波差動入力信号を異なる位相差で振幅が等しい複数の高周波信号に分配するポリフェーズフィルタ２と、これらの複数の高周波信号をそれぞれ独立に振幅設定して同相合成する可変利得増幅器１０ａ〜１０ｄと出力端子５とを設けたベクトル合成されたアナログ移相器が開示されている。
【０００３】
また、特開２００３−１３３９０６号公報図１（特許文献２参照）には、９０°移相器２により互いに９０°の相対位相差の４信号に分配された信号を増幅する可変利得増幅器３〜６の各々の制御端子に制御電圧−利得特性に応じた制御電圧値をディジタルデータとして格納したＲＯＭ９、１０を搭載した移相器が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２２９７３８号公報（第８図）
【特許文献２】特開２００３−１３３９０６号公報（第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に示されたベクトル合成型の移相器では、移相量の設定精度は、直交する信号振幅変調の振幅設定精度の影響を受ける。高い移相精度を確保するためには、直交する振幅の振幅比を設定すると共に可変利得増幅器の電圧と利得との指数特性（非線形特性）を考慮する必要があるという課題がある。
【０００６】
また、特許文献２に示されたデジタル制御型の可変利得増幅器では、計算上の理想利得設定値を行うので回路を構成する素子のばらつきにより設定値が複雑になるという課題がある。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、増幅素子の電流特性の非線形性を改善し、振幅設定精度を向上させた可変利得増幅器及びそれを用いた移相器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
請求項１に係る発明の可変利得増幅器は、第１入力端子からの高周波信号をベースに入力する第１トランジスタと、第２入力端子からの高周波信号をベースに入力する第２トランジスタと、第１トランジスタのエミッタと第２トランジスタのエミッタとが接続されたエミッタ電流を第１定電流源で駆動させる第１カレントミラー回路と、第１トランジスタのコレクタ側にエミッタを接続した第３バイポーラトランジスタと、第２トランジスタのコレクタ側にエミッタを接続した第４バイポーラトランジスタと、第１トランジスタのコレクタ側にエミッタを接続した第５トランジスタと、第２トランジスタのコレクタ側にエミッタを接続した第６トランジスタと、第５トランジスタ及び第６トランジスタのベースに定電圧を供給する第１定電圧源と、第３バイポーラトランジスタ、第４バイポーラトランジスタ、第５トランジスタ及び第６トランジスタのそれぞれのコレクタに直流通過型インピーダンス素子を介して基準電位を与える基準電源と、第１入力端子から入力された高周波信号を増幅して第５トランジスタのコレクタから出力する第１出力端子と、第２入力端子から入力された高周波信号を増幅して第６トランジスタのコレクタから出力する第２出力端子と、第２定電流源からの電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路を介してエミッタ電流とする第７バイポーラトランジスタと、この第７バイポーラトランジスタの前記エミッタ電流に相応する第７バイポーラトランジスタのベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれのベースに入力する第３カレントミラー回路とを備え、第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれの入力電流に対する出力電流を線形とし、第２定電流源からの電流に比例した利得を可変するものである。
【０００９】
請求項２に係る発明の可変利得増幅器は、第１入力端子からの高周波信号をゲートに入力する第８ＦＥＴトランジスタと、第２入力端子からの高周波信号をゲートに入力する第９ＦＥＴトランジスタと、第８ＦＥＴトランジスタ及び第９ＦＥＴトランジスタそれぞれのゲートに抵抗素子を介して第１０ＦＥＴトランジスタのゲートを接続し構成され第８ＦＥＴトランジスタのソース電流と第９ＦＥＴトランジスタのソース電流とを第３定電流源で駆動させる第４カレントミラー回路と、第８ＦＥＴトランジスタのドレイン側にエミッタを接続した第３バイポーラトランジスタと、第９ＦＥＴトランジスタのドレイン側にエミッタを接続した第４バイポーラトランジスタと、第８ＦＥＴトランジスタのドレイン側にエミッタを接続した第５トランジスタと、第９ＦＥＴトランジスタのドレイン側にエミッタを接続した第６トランジスタと、第５トランジスタ及び第６トランジスタのベースに定電圧を供給する第１定電圧源と、第３バイポーラトランジスタ、第４バイポーラトランジスタ、第５トランジスタ及び第６トランジスタのそれぞれのコレクタに直流通過型インピーダンス素子を介して基準電位を与える基準電源と、第１入力端子から入力された高周波信号を増幅して第５トランジスタのコレクタから出力する第１出力端子と、第２入力端子から入力された高周波信号を増幅して第６トランジスタのコレクタから出力する第２出力端子と、第２定電流源からの電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路を介してエミッタ電流とする第７バイポーラトランジスタと、この第７バイポーラトランジスタの前記エミッタ電流に相応する第７バイポーラトランジスタのベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれのベースに入力する第３カレントミラー回路とを備え、第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれの入力電流に対する出力電流を線形とし、第２定電流源からの電流に比例した利得を可変するものである。
【００１０】
請求項３に係る発明の可変利得増幅器は、第１入力端子からの高周波信号をベースに入力する第１トランジスタと、第２入力端子からの高周波信号をベースに入力する第２トランジスタと、第１トランジスタのエミッタと第２トランジスタのエミッタとが接続されたエミッタ電流を第１定電流源で駆動させる第１カレントミラー回路と、第１トランジスタのコレクタ側にエミッタを接続した第３バイポーラトランジスタと、第２トランジスタのコレクタ側にエミッタを接続した第４バイポーラトランジスタと、第１トランジスタのコレクタ側にエミッタを接続した第５トランジスタと、第２トランジスタのコレクタ側にエミッタを接続した第６トランジスタと、第５トランジスタ及び第６トランジスタのベースに定電圧を供給する第１定電圧源と、第３バイポーラトランジスタ、第４バイポーラトランジスタ、第５トランジスタ及び第６トランジスタのそれぞれのコレクタに直流通過型インピーダンス素子を介して基準電位を与える基準電源と、第１入力端子から入力された高周波信号を増幅して第５トランジスタのコレクタから出力する第１出力端子と、第２入力端子から入力された高周波信号を増幅して第６トランジスタのコレクタから出力する第２出力端子と、第４定電流源を入力電流とし、基準電源で駆動する独立出力としたカレントミラー多段出力回路のそれぞれの出力電流を複数の外部端子を設けてそれぞれ開閉すると共に出力側が共通接続されたスイッチ回路と、このスイッチ回路の閉時の出力電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路を介してエミッタ電流とする第７バイポーラトランジスタと、この第７バイポーラトランジスタの前記エミッタ電流に相応する第７バイポーラトランジスタのベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれのベースに入力する第３カレントミラー回路とを備え、第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれの入力電流に対する出力電流を線形とし、前記スイッチ回路にて第２カレントミラー回路の電流を制御して利得を可変するものである。
【００１１】
請求項４に係る発明の可変利得増幅器は、第１入力端子からの高周波信号をベースに入力する第１トランジスタと、第２入力端子からの高周波信号をベースに入力する第２トランジスタと、第１トランジスタのエミッタと第２トランジスタのエミッタとを出力側に接続した第１カレントミラー回路と、第１トランジスタのコレクタ側にエミッタを接続した第３バイポーラトランジスタと、第２トランジスタのコレクタ側にエミッタを接続した第４バイポーラトランジスタと、第１トランジスタのコレクタ側にエミッタを接続した第５トランジスタと、第２トランジスタのコレクタ側にエミッタを接続した第６トランジスタと、第５トランジスタ及び第６トランジスタのベースに定電圧を供給する第１定電圧源と、第３バイポーラトランジスタ、第４バイポーラトランジスタ、第５トランジスタ及び第６トランジスタのそれぞれのコレクタに直流通過型インピーダンス素子を介して基準電位を与える基準電源と、第１入力端子から入力された高周波信号を増幅して第５トランジスタのコレクタから出力する第１出力端子と、第２入力端子から入力された高周波信号を増幅して第６トランジスタのコレクタから出力する第２出力端子と、第４定電流源を入力電流とし、基準電源で駆動する独立出力としたカントミラー多段出力回路の一部の出力回路電流を複数の外部端子を設けて開閉すると共に出力側が共通接続されたスイッチ回路と、このスイッチ回路の閉時の出力電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路を介してエミッタ電流とする第７バイポーラトランジスタと、この第７バイポーラトランジスタの前記エミッタ電流に相応する第７バイポーラトランジスタのベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれのベースに入力する第３カレントミラー回路とを備え、前記外部端子を設けない前記多段出力カレントミラー回路の出力回路電流を第１カレントミラー回路に入力させ、第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれの入力電流に対する出力電流を線形とし、前記スイッチ回路にて第２カレントミラー回路の電流を制御して利得を可変するものである。
【００１２】
請求項５に係る発明の可変利得増幅器は、第１入力端子からの高周波信号をゲートに入力する第８ＦＥＴトランジスタと、第２入力端子からの高周波信号をゲートに入力する第９ＦＥＴトランジスタと、第８ＦＥＴトランジスタ及び第９ＦＥＴトランジスタそれぞれのゲートに抵抗素子を介して第１０ＦＥＴトランジスタのゲートを接続し構成され第８ＦＥＴトランジスタのソース電流と第９ＦＥＴトランジスタのソース電流とを第３定電流源で駆動させる第４カレントミラー回路と、第８ＦＥＴトランジスタのドレイン側にエミッタを接続した第３バイポーラトランジスタと、第９ＦＥＴトランジスタのドレイン側にエミッタを接続した第４バイポーラトランジスタと、第８ＦＥＴトランジスタのドレイン側にエミッタを接続した第５トランジスタと、第９ＦＥＴトランジスタのドレイン側にエミッタを接続した第６トランジスタと、第５トランジスタ及び第６トランジスタのベースに定電圧を供給する第１定電圧源と、第３バイポーラトランジスタ、第４バイポーラトランジスタ、第５トランジスタ及び第６トランジスタのそれぞれのコレクタに直流通過型インピーダンス素子を介して基準電位を与える基準電源と、第１入力端子から入力された高周波信号を増幅して第５トランジスタのコレクタから出力する第１出力端子と、第２入力端子から入力された高周波信号を増幅して第６トランジスタのコレクタから出力する第２出力端子と、第４定電流源を入力電流とし、基準電源で駆動する独立出力としたカレントミラー多段出力回路のそれぞれの出力電流を複数の外部端子を設けてそれぞれ開閉すると共に出力側が共通接続されたスイッチ回路と、このスイッチ回路の閉時の出力電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路を介してエミッタ電流とする第７バイポーラトランジスタと、この第７バイポーラトランジスタの前記エミッタ電流に相応する第７バイポーラトランジスタのベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれのベースに入力する第３カレントミラー回路とを備え、第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれの入力電流に対する出力電流を線形とし、前記スイッチ回路にて第２カレントミラー回路の電流を制御して利得を可変するものである。
【００１３】
請求項６に係る発明の可変利得増幅器は、第１入力端子からの高周波信号をゲートに入力する第８ＦＥＴトランジスタと、第２入力端子からの高周波信号をゲートに入力する第９ＦＥＴトランジスタと、第８ＦＥＴトランジスタ及び第９ＦＥＴトランジスタそれぞれのゲートに抵抗素子を介して第１０ＦＥＴトランジスタのゲートを接続し構成した第４カレントミラー回路と、第８ＦＥＴトランジスタのドレイン側にエミッタを接続した第３バイポーラトランジスタと、第９ＦＥＴトランジスタのドレイン側にエミッタを接続した第４バイポーラトランジスタと、第８ＦＥＴトランジスタのドレイン側にエミッタを接続した第５トランジスタと、第９ＦＥＴトランジスタのドレイン側にエミッタを接続した第６トランジスタと、第５トランジスタ及び第６トランジスタのベースに定電圧を供給する第１定電圧源と、第３バイポーラトランジスタ、第４バイポーラトランジスタ、第５トランジスタ及び第６トランジスタのそれぞれのコレクタに直流通過型インピーダンス素子を介して基準電位を与える基準電源と、第１入力端子から入力された高周波信号を増幅して第５トランジスタのコレクタから出力する第１出力端子と、第２入力端子から入力された高周波信号を増幅して第６トランジスタのコレクタから出力する第２出力端子と、第４定電流源を入力電流とし、基準電源で駆動する独立出力としたカントミラー多段出力回路の一部の出力回路電流を複数の外部端子を設けて開閉すると共に出力側が共通接続されたスイッチ回路と、このスイッチ回路の閉時の出力電流を入力電流とし、この入力電流に比例した電流を第２カレントミラー回路を介してエミッタ電流とする第７バイポーラトランジスタと、この第７バイポーラトランジスタの前記エミッタ電流に相応する第７バイポーラトランジスタのベース電流を入力電流とし、この入力電流に比例した電流を出力電流として第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれのベースに入力する第３カレントミラー回路とを備え、前記外部端子を設けない前記多段出力カレントミラー回路の出力回路電流を第４カレントミラー回路に入力させ、第３バイポーラトランジスタ及び第４バイポーラトランジスタのそれぞれの入力電流に対する出力電流を線形とし、前記スイッチ回路にて第２カレントミラー回路の電流を制御して利得を可変するものである。
【００１４】
請求項７に係る発明の可変利得増幅器は、利得制御信号を入力信号とし、可変利得増幅器内のスイッチ回路を開閉する制御信号を出力信号とするデコーダ回路を前記スイッチ回路の前段に備え、前記利得制御信号をデコーダ回路内の信号変換回路にて前記スイッチ回路を開閉する制御信号に変換し出力して利得を可変する請求項３乃至６のいずれかに記載のものである。
【００１５】
請求項８に係る発明の可変利得増幅器は、利得制御信号を入力信号とし、可変利得増幅器内のスイッチ回路を開閉する制御信号を出力信号とする読み出し専用メモリ（ＲＯＭ）を前記スイッチ回路の前段に備え、前記利得制御信号に対応するＲＯＭ内のデータを前記スイッチ回路を開閉する制御信号として出力して利得を可変する請求項３乃至６のいずれかに記載のものである。
【００１６】
請求項９に係る発明の移相器は、入力した高周波信号を９０度毎に位相を変化させ４分配出力するポリフェイズフィルタと、このポリフェイズフィルタからの出力を０度と１８０度、９０度と２７０度、１８０度と０度、２７０度と９０度の位相差の組み合わせで第１入力端子と第２入力端子に入力する請求項１乃至６のいずれかに記載の４個の可変利得増幅器と、これら可変利得増幅器の各々の第１高周波出力端子を合成した基準移相器出力端子と、各々の第２高周波出力端子を合成した差動移相器出力端子とを具備し、前記可変利得増幅器の利得を制御して位相を可変するものである。
【００１７】
請求項１０に係る発明の移相器は、入力した高周波信号を９０度毎に位相を変化させ４分配出力するポリフェイズフィルタと、このポリフェイズフィルタからの出力を０度と１８０度、９０度と２７０度の組み合わせで１８０度位相切替可能な切替器を通過させてから第１入力端子と第２入力端子に入力する請求項１乃至６のいずれかに記載の２個の可変利得増幅器と、これら可変利得増幅器の各々の第１高周波出力端子を合成した基準移相器出力端子と、各々の第２高周波出力端子を合成した差動移相器出力端子とを具備し、前記切替器による位相切替と前記可変利得増幅器の利得を制御して位相を可変するものである。
【発明の効果】
【００１８】
請求項１に記載の発明によれば、第３バイポーラトランジスタ及び第４バイポーラトランジスタのベース電圧とコレクタ電流の指数特性（非線形特性）的な変動を補正するため、第７バイポーラトランジスタと第２カレントミラー回路及び第３カレントミラー回路を介して第３バイポーラトランジスタ及び第４バイポーラトランジスタのベースに可変可能な第２定電流源の電流に比例する制御電流を印加するので高周波出力信号の任意の振幅設定を可能にし、高精度で移相などを制御する可変利得増幅器を得ることが可能となる。
【００１９】
請求項２に記載の発明によれば、第４カレントミラー回路の出力回路を第１入力端子からの高周波信号を増幅する第８ＦＥＴトランジスタ及び第２入力端子からの高周波信号を増幅する第９ＦＥＴトランジスタが兼ねているため、実施の形態１で示した独立に構成された第１カレントミラー回路を用いないので、小型な可変利得増幅器を得ることが可能となる。
【００２０】
請求項３に記載の発明によれば、第３バイポーラトランジスタ及び第４バイポーラトランジスタのベース電圧とコレクタ電流の指数特性（非線形特性）的な変動を補正するため、第７バイポーラトランジスタと第２カレントミラー回路及び第３カレントミラー回路を介して第３バイポーラトランジスタ及び第４バイポーラトランジスタのベースに可変可能な第２カレントミラー回路の電流に比例する制御電流を印加するので高周波出力信号の任意の振幅設定を可能にし、高精度で移相などを制御する可変利得増幅器を得ることが可能となる。
【００２１】
請求項４に記載の発明によれば、第３バイポーラトランジスタ及び第４バイポーラトランジスタに流れるコレクタ電流を第１カレントミラー回路から供給される電流と同一とすることで、利得設定誤差を小さくした可変利得増幅器を得ることが可能となる。
【００２２】
請求項５に記載の発明によれば、カレントミラー多段出力回路の電流比を適切に設定することで、離散三角関数のような非線形特性を容易に設定する可変利得増幅器を得ることが可能となる。
【００２３】
請求項６に記載の発明によれば、第４カレントミラー回路の基準電流をカレントミラー多段出力回路のそれと同一とすることで利得設定誤差を小さくする可変利得増幅器を得ることが可能となる。
【００２４】
請求項７に記載の発明によれば、利得設定状態の選択をデコーダ回路を用いて外部端子と直結させることで利得制御信号入力数が多い場合でもデジタル変換された出力信号の分解能を高めることができる。
【００２５】
請求項８に記載の発明によれば、必要な振幅設定状態の選択をＲＯＭで行うことで振幅設定がプログラマブル化され可変利得増幅器の設定精度を高めることができる。
【００２６】
請求項９に記載の発明によれば、ベクトル合成型の移相器として、請求項１乃至６に示すいずれかの可変利得増幅器を用いることで簡単な回路構成で高い移相精度の移相器を得ることが可能となる。
【００２７】
請求項１０に記載の発明によれば、ベクトル合成型の移相器として、１８０度位相切替器を設けることで可変利得増幅器を半減し、これに請求項１乃至６に示すいずれかの可変利得増幅器を用いることで小型の移相器を得ることが可能となる。
【図面の簡単な説明】
【００２８】
【図１】この発明の実施の形態１による可変利得増幅器の回路図である。
【図２】この発明の実施の形態２による可変利得増幅器の回路図である。
【図３】この発明の実施の形態３による可変利得増幅器の回路図である。
【図４】この発明の実施の形態４による可変利得増幅器の回路図である。
【図５】この発明の実施の形態５による可変利得増幅器の回路図である。
【図６】この発明の実施の形態６による可変利得増幅器の回路図である。
【図７】この発明の実施の形態７による可変利得増幅器に入力される利得制御信号を説明する回路図である。
【図８】この発明の実施の形態８による可変利得増幅器に入力される利得制御信号を説明する回路図である。
【図９】この発明の実施の形態９によるベクトル合成する移相器の説明図である。
【図１０】この発明の実施の形態９による可変利得増幅器を用いた移相器の説明図である。
【図１１】この発明の実施の形態１０による可変利得増幅器を用いた移相器の説明図である。
【発明を実施するための形態】
【００２９】
実施の形態１．
以下、この発明の実施の形態１について、図を用いて説明する。図１は、この発明の実施の形態１による可変利得増幅器の回路図である。図１において、１は高周波信号を入力する一方の高周波入力端子（第１入力端子）、２は第１入力端子に入力される高周波信号に対する差動信号又は異なる移相信号を入力する他方の高周波入力端子（第２入力端子）、３は第１入力端子１からの高周波信号を増幅する第１トランジスタ、４は第２入力端子２からの高周波信号を増幅する第２トランジスタであり、第１トランジスタ３と第２トランジスタ４とのエミッタ同士は接続される。
【００３０】
５はＦＥＴトランジスタで構成された第１カレントミラー回路であり、出力は第１トランジスタ３及び第２トランジスタ４のエミッタと共通接続される。６は第１カレントミラー回路５を駆動する定電流源（第１定電流源）、７は第１トランジスタ３のコレクタ側にエミッタを接続した第３バイポーラトランジスタ、８は第２トランジスタ４のコレクタ側にエミッタを接続した第４バイポーラトランジスタ、９は第１トランジスタ３のコレクタ側にエミッタを接続した第５トランジスタ、１０は第２トランジスタ４のコレクタ側にエミッタを接続した第６トランジスタ、１１は第５トランジスタ９及び第６トランジスタ１０のベースに定電圧を供給する第１定電圧源、１２は直流の基準電源、１３は第３バイポーラトランジスタ７、第４バイポーラトランジスタ８、第５トランジスタ９、及び第６トランジスタ１０に基準電位を与える抵抗素子又はインダクタなどで構成した直流通過型インピーダンス素子、１４は高周波入力端子１に入力された信号が増幅され、増幅された信号を出力する高周波出力端子（第１高周波出力端子）、１５は高周波入力端子２に入力された信号が増幅され、増幅された信号を出力する高周波出力端子（第２高周波出力端子）である。
【００３１】
１６は第２定電流源、１７は第２定電流源１６からの電流を入力電流とするＦＥＴトランジスタで構成された第２カレントミラー回路、１８は第２カレントミラー回路１７の出力にエミッタを接続し、第２定電流源１６の電流に比例したエミッタ電流とする第７バイポーラトランジスタ、１９は第７バイポーラトランジスタ１８に基準電位を与える抵抗素子、２０は第２定電流源１６又は第７バイポーラトランジスタ１８のエミッタ電流に比例した電流を出力電流として第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のそれぞれのベースに入力する第３カレントミラー回路である。図中、同一符号は、同一又は相当部分を示す。
【００３２】
次に作用について説明する。第１高周波出力端子から出力される出力信号（出力振幅）は第３バイポーラトランジスタ７のコレクタ電流に制御され、第５トランジスタ９のコレクタ電流に比例する。また、第２高周波出力端子から出力される出力信号（出力振幅）は第４バイポーラトランジスタ８のコレクタ電流に制御され、第６トランジスタ１０のコレクタ電流に比例する。第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８を制御するベース電流は、可変可能な第２定電流源１６からの電流を第２カレントミラー回路１７を介して接続された第７バイポーラトランジスタ１８のエミッタの電流を入力電流とし、この入力電流に比例した電流が第３カレントミラー回路２０を介して入力される。
【００３３】
第３カレントミラー回路２０は、第７バイポーラトランジスタ１８のベースにベース電流を供給すると共にこのベース電流に第３カレントミラー回路２０を構成する２個のＦＥＴトランジスタのトランジスタサイズ比で比例した電流を第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８を制御するベース電流として第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のベースに供給する。この場合、第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８と、第７バイポーラトランジスタ１８とはモノリシックで構成し、ベース電流対コレクタ電流の電流特性を揃えることで第２カレントミラー回路１７の入力電流に比例した第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のコレクタ電流を得ることになり、第２カレントミラー回路１７の入力電流対利得特性は、線形性の高い特性となる。
【００３４】
また、第１高周波出力端子１４を第３バイポーラトランジスタ７のコレクタに、第２高周波出力端子１５を第４バイポーラトランジスタ８のコレクタに接続しても、第２カレントミラー回路１７の入力電流対利得特性は、線形性の高い特性となる。
【００３５】
なお、第１トランジスタ３、第２トランジスタ４、第５トランジスタ９、及び第６トランジスタ１０をＦＥＴトランジスタで、第１カレントミラー回路５、第２カレントミラー回路１７、及び第３カレントミラー回路２０をトランジスタで構成しても同じ作用を得る。
【００３６】
以上から実施の形態１によれば、第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のベース電圧とコレクタ電流の指数特性（非線形特性）的な変動を補正するため、第７バイポーラトランジスタ１８と第２カレントミラー回路１７及び第３カレントミラー回路２０を介して第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のベースに可変可能な第２定電流源１６の電流に比例する制御電流を印加するので高周波出力信号の任意の振幅設定を可能にし、高精度で移相などを制御する可変利得増幅器を得ることが可能である。
【００３７】
実施の形態１では、第１トランジスタ３のエミッタと第２トランジスタのエミッタ４とが接続されたエミッタ電流は第１カレントミラー回路５を介して第１定電流源６にて駆動したが、実施の形態２では、第１トランジスタ３と第２トランジスタ４をＦＥＴトランジスタで構成し第１のカレントミラー回路の一部とみなして第１定電流源にて前記ＦＥＴトランジスタのソース電流を駆動する場合について説明する。したがって、第１トランジスタ３、第２トランジスタ４及び第１カレントミラー回路５以外の回路は実施の形態１で説明したものと同一とする。
【００３８】
実施の形態２．
以下、この発明の実施の形態１について、図を用いて説明する。図２は、この発明の実施の形態２による可変利得増幅器の回路図である。図２において、２１は第１入力端子１からの高周波信号を増幅する第８ＦＥＴトランジスタ、２２は第２入力端子２からの高周波信号を増幅する第９ＦＥＴトランジスタである。
【００３９】
２５は第８ＦＥＴトランジスタ及び第９ＦＥＴトランジスタのゲートのそれぞれを抵抗素子２４を介して第１０ＦＥＴトランジスタ２３のゲートに接続すると共に第１０ＦＥＴトランジスタ２３のゲートとドレインとを接続して構成された第４カレントミラー回路であり、２６は第４カレントミラー回路を駆動する定電流源（第３定電流源）である。図中、図１と同一符号は、同一又は相当部分を示す。
【００４０】
次に作用について説明する。第１高周波出力端子１４から出力される出力信号（出力振幅）は第３バイポーラトランジスタ７のコレクタ電流に制御され、第５トランジスタ９のコレクタ電流に比例する。また、第２高周波出力端子１５から出力される出力信号（出力振幅）は第４バイポーラトランジスタ８のコレクタ電流に制御され、第６トランジスタ１０のコレクタ電流に比例する。第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８を制御するベース電流は、可変可能な定電流源１６からの電流を第２カレントミラー回路１７を介して接続された第７バイポーラトランジスタ１８のエミッタの電流を入力電流とし、この入力電流に比例した電流が第３カレントミラー回路２０を介して入力される。
【００４１】
第３カレントミラー回路２０は、第７バイポーラトランジスタ１８のベースにベース電流を供給すると共にこのベース電流に第３カレントミラー回路２０を構成する２個のＦＥＴトランジスタのトランジスタサイズ比で比例した電流を第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８を制御するベース電流として第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のベースに供給する。この場合、第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８と、第７バイポーラトランジスタ１８とはモノリシックで構成し、ベース電流対コレクタ電流の電流特性を揃えることで第２カレントミラー回路１７の入力電流に比例した第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のコレクタ電流を得ることになり、第２カレントミラー回路１７の入力電流対利得特性は、線形性の高い特性となる。
【００４２】
また、第３バイポーラトランジスタ７、第５トランジスタ９に流れるコレクタ電流の合計及び第４バイポーラトランジスタ８、第６トランジスタ１０に流れるコレクタ電流の合計を決定する第４カレントミラー回路２５の出力回路は、第１入力端子１からの高周波信号を増幅する第８ＦＥＴトランジスタ２１及び第２入力端子２からの高周波信号を増幅する第９ＦＥＴトランジスタ２２がその機能を兼ねている。
【００４３】
第１高周波出力端子１４を第３バイポーラトランジスタ７のコレクタに、第２高周波出力端子１５を第４バイポーラトランジスタ８のコレクタに接続しても、第２カレントミラー回路１７の入力電流対利得特性は、線形性の高い特性となる。
【００４４】
なお、第５トランジスタ９及び第６トランジスタ１０をＦＥＴトランジスタで、第２カレントミラー回路１７、第３カレントミラー回路２０、及び第４カレントミラー回路２５をトランジスタで構成しても、同じ作用を得る。
【００４５】
以上から実施の形態２によれば、第４カレントミラー回路２５の出力回路を第１入力端子１からの高周波信号を増幅する第８ＦＥＴトランジスタ２１及び第２入力端子２からの高周波信号を増幅する第９ＦＥＴトランジスタ２２が兼ねているため、実施の形態１で示した独立に構成された第１カレントミラー回路５を用いないので、小型な可変利得増幅器を得ることが可能である。
【００４６】
実施の形態１では、可変可能な第２定電流源１６を用いて第２カレントミラー回路１７に定電流を入力したが、実施の形態３では、定電流をデジタル制御して所望の定電流を用いて利得制御する場合について説明する。したがって、定電流が入力される第２カレントミラー回路１７以降の出力側回路は実施の形態１で説明したものと同一とする。
【００４７】
実施の形態３．
以下、この発明の実施の形態３について、図を用いて説明する。図３は、この発明の実施の形態３による可変利得増幅器の回路図である。図３において、２７はカレントミラー多段出力回路（第５カレントミラー回路）、２８は定電流源（第４定電流源）、２９は複数の制御端子（外部端子）、３０は複数の独立したスイッチ回路である。図中、図１と同一符号は、同一又は相当部分を示す。
【００４８】
次に作用について説明する。第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８を制御するベース電流は、第４定電流源２８からの電流を第２カレントミラー回路１７を介して接続された第７バイポーラトランジスタ１８のエミッタの電流を入力電流とし、この入力電流に比例した電流が第３カレントミラー回路２０を介して入力される。
【００４９】
第３カレントミラー回路２０は、第７バイポーラトランジスタ１８のベースにベース電流を供給すると共にこのベース電流に第３カレントミラー回路２０を構成する２個のＦＥＴトランジスタのトランジスタサイズ比で比例した電流を第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８を制御するベース電流として第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のベースに供給する。この場合、第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８と、第７バイポーラトランジスタ１８とはモノリシックで構成し、ベース電流対コレクタ電流の電流特性を揃えることで第２カレントミラー回路１７の入力電流に比例した第３バイポーラトランジスタ７、第４バイポーラトランジスタ８のコレクタ電流を得ることになり、第２カレントミラー回路１７の入力電流対利得特性は、線形性の高い特性となる。
【００５０】
第２カレントミラー回路１７の入力端子に複数の電流遮断回路（スイッチ回路）３０の出力端子が共通接続され、電流遮断回路３０の各入力端子はカレントミラー多段出力回路（第５カレントミラー回路）２７の独立した出力端子にそれぞれ接続される。
【００５１】
図３ではアナログ型の可変利得増幅器に三角関数等の非線形振幅特性を与えるための回路構成とする。第２カレントミラー回路１７の入力側に第５カレントミラー回路２７を接続し、第５カレントミラー回路２７の出力電流の比率を任意に設定することで、第２カレントミラー回路１７の入力電流を離散的に可変することが可能となる。例えば、第５カレントミラー回路２７の出力比をｓｉｎ（π／２＊ｉ／Ｎ）、（ｉは１、・・・、Ｎ、Ｎは量子化サンプル数）とすると、三角関数的な振幅特性を持つデジタル型可変利得増幅器となる。これをベクトル合成型移相器に採用することで、デジタル的に高精度に移相を制御することが可能な移相器となる。
【００５２】
以上から実施の形態３によれば、第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のベース電圧とコレクタ電流の指数特性（非線形特性）的な変動を補正するため、第７バイポーラトランジスタ１８と第２カレントミラー回路１７及び第３カレントミラー回路２０を介して第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のベースに可変可能な第２カレントミラー回路１７の電流に比例する制御電流を印加するので高周波出力信号の任意の振幅設定を可能にし、高精度で移相などを制御する可変利得増幅器を得ることが可能である。そして電流遮断回路３０の制御端子２９の電圧を制御することで、第２カレントミラー回路１７に流れる電流を離散的に制御する。第５カレントミラー回路２７の電流比を適切に設定することで、例えば離散三角関数のような非線形特性を容易に実現することが可能となる。
【００５３】
実施の形態３では、第４定電流源２８をデジタル制御して第２カレントミラー回路１７に定電流を入力し、デジタル制御された所望の定電流を用いて利得制御する場合について説明したが、実施の形態４ではカレントミラー多段出力回路２７の出力回路に定電流源出力端子を新たに付加して実施の形態１で説明した第１カレントミラー回路５の第１定電流源６を代替する方法について説明する。したがって、定電流が入力される第２カレントミラー回路１７以降の出力側回路は実施の形態３で説明したものと同一とする。
【００５４】
実施の形態４．
以下、この発明の実施の形態４について、図を用いて説明する。図４は、この発明の実施の形態４による可変利得増幅器の回路図である。図４において、３１はカレントミラー多段出力回路（第６カレントミラー回路）、３２はカレントミラー多段出力回路３１の一部であり、定電流源出力を第１カレントミラー回路５の入力に接続するＭＯＳ型ＦＥＴ構成のトランジスタである。図中、図１又は図３と同一符号は、同一又は相当部分を示す。
【００５５】
次に作用について説明する。第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８を制御するベース電流は、制御された第４定電流源２８からの電流を第２カレントミラー回路１７を介して接続された第７バイポーラトランジスタ１８のエミッタの電流を入力電流とし、この入力電流に比例した電流が第３カレントミラー回路２０を介して入力される。
【００５６】
第３カレントミラー回路２０は、第７バイポーラトランジスタ１８のベースにベース電流を供給すると共にこのベース電流に第３カレントミラー回路２０を構成する２個のＦＥＴトランジスタのトランジスタサイズ比で比例した電流を第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８を制御するベース電流として第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のベースに供給する。この場合、第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８と、第７バイポーラトランジスタ１８とはモノリシックで構成し、ベース電流対コレクタ電流の電流特性を揃えることで第２カレントミラー回路１７の入力電流に比例した第３バイポーラトランジスタ７、第４バイポーラトランジスタ８のコレクタ電流を得ることになり、第２カレントミラー回路１７の入力電流対利得特性は、線形性の高い特性となる。
【００５７】
第２カレントミラー回路１７の入力端子に複数の電流遮断回路（スイッチ回路）３０の出力端子が共通接続され、電流遮断回路３０の各入力端子は第６カレントミラー回路３１の独立した出力端子にそれぞれ接続される。
【００５８】
第３バイポーラトランジスタ７、第４バイポーラトランジスタ８、第５トランジスタ９、及び第６トランジスタ１０に流れるコレクタ電流の合計を決定する第１カレントミラー回路５の基準電流はカレントミラー多段出力回路３１からの出力電流となり、可変利得増幅器の利得は第５トランジスタ９及び第６トランジスタ１０のコレクタ電流に比例する。利得を最小に設定する場合には、第５トランジスタ９及び第６トランジスタ１０のコレクタ電流を零とする。
【００５９】
したがって第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８に流れるコレクタ電流を第１カレントミラー回路５から供給される電流と同一とする。この２つの電流値に差が生じると差分が第５トランジスタ９及び第６トランジスタ１０のコレクタ電流となり、利得設定誤差を生じる。第１カレントミラー回路５の基準電流をカレントミラー多段出力回路３１と同一とすることで、利得設定誤差を小さくすることが可能となる。これをベクトル合成型移相器に採用することで、デジタル的に高精度に移相を制御する。
【００６０】
実施の形態２では、可変可能な第２定電流源１６を用いて第２カレントミラー回路１７に定電流を入力したが、実施の形態５では、実施の形態３と同じく、定電流をデジタル制御して所望の定電流を用いて利得制御する場合について説明する。したがって、定電流が入力されるカレントミラー回路１７以降の出力側回路は実施の形態２で説明したものと同一とする。
【００６１】
実施の形態５．
以下、この発明の実施の形態５について、図を用いて説明する。図５は、この発明の実施の形態５による可変利得増幅器の回路図である。図５において、２７はカレントミラー多段出力回路（第５カレントミラー回路）、２８は定電流源（第４定電流源）、２９は複数の制御端子（外部端子）、３０は複数の独立したスイッチ回路である。図中、図２と同一符号は、同一又は相当部分を示す。
【００６２】
次に作用について説明する。実施の形態５は実施の形態３と同じ作用を有し、第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のベース電圧とコレクタ電流の指数特性（非線形特性）的な変動を補正するため、第７バイポーラトランジスタ１８と第２カレントミラー回路１７及び第３カレントミラー回路２０を介して第３バイポーラトランジスタ７及び第４バイポーラトランジスタ８のベースに可変可能な第２カレントミラー回路１７の電流に比例する制御電流を印加するので高周波出力信号の任意の振幅設定を可能にし、高精度で移相などを制御する可変利得増幅器を得ることが可能である。そして電流遮断回路３０の制御端子２９の電圧を制御することで、第２カレントミラー回路１７に流れる電流を離散的に制御する。カレントミラー多段出力回路２７の電流比を適切に設定することで、例えば離散三角関数のような非線形特性を容易に実現することが可能となる。
【００６３】
実施の形態５では、第４定電流源２８をデジタル制御して第２カレントミラー回路１７に定電流を入力し、デジタル制御された所望の定電流を用いて利得制御する場合について説明したが、実施の形態６では、実施の形態４と同じく、カレントミラー多段出力回路２７の出力回路に定電流源出力端子を新たに付加して実施の形態２で説明した第４カレントミラー回路２５の第３定電流源２６を代替する方法について説明する。したがって、定電流が入力される第２カレントミラー回路１７以降の出力側回路は実施の形態５で説明したものと同一とする。
【００６４】
実施の形態６．
以下、この発明の実施の形態６について、図を用いて説明する。図６は、この発明の実施の形態６による可変利得増幅器の回路図である。図６において、３１はカレントミラー多段出力回路（第６カレントミラー回路）、３２はカレントミラー多段出力回路３１の一部であり、定電流源出力を第４カレントミラー回路２５の入力に接続するＭＯＳ型ＦＥＴ構成のトランジスタである。図中、図２又は図５と同一符号は、同一又は相当部分を示す。
【００６５】
次に作用について説明する。実施の形態６は実施の形態４と同じ作用を有し、第３バイポーラトランジスタ７及び第４バイポーラ８に流れるコレクタ電流を第４カレントミラー回路２５から供給される電流と同一とする。この２つの電流値に差が生じると差分が第５トランジスタ９及び第６トランジスタ１０のコレクタ電流となり、利得設定誤差を生じる。第４カレントミラー回路２５の基準電流をカレントミラー多段出力回路３１のそれと同一とすることで利得設定誤差を小さくすることが可能となる。これをベクトル合成型の移相器に適用することで、デジタル的に高精度に移相を制御する。
【００６６】
次に実施の形態３乃至６に示す可変利得増幅器では、外部端子２９から制御信号を電流遮断回路３０に利得制御信号を与えるので、実施の形態７では利得制御信号の入力方法について説明する。
【００６７】
実施の形態７．
以下、この発明の実施の形態７について、図を用いて説明する。図７は、この発明の実施の形態７による可変利得増幅器の回路図である。図７において、４０は実施の形態３乃至６のデジタル型の可変利得増幅器、４１はデコーダ回路である。
【００６８】
次に作用について説明する。デコーダ回路４１は入力した利得制御信号を、デコーダ回路４１内の組み合せ情報にしたがって、可変利得増幅器４０が所定の利得となるように可変利得増幅器４０内の各々の電流遮断回路を開閉する電圧に変換した制御信号として出力する。この制御信号に従って可変利得増幅器４０内の各々電流遮断回路３０が開閉し、可変利得増幅器４０を所定の利得に設定する。
【００６９】
非線形振幅特性を高精度に行うためには、可変利得増幅器４０の制御信号入力数は通常多数必要とするので利得設定状態の選択をデコーダ回路４１を用いて外部端子２９と直結させることで利得制御信号入力数が多い場合でもデジタル変換された出力信号の分解能を高めることができる。
【００７０】
実施の形態７では、可変利得増幅器４０内の電流遮断回路３０の入力側にデコーダ回路４１を接続することで利得制御信号を入力したが、実施の形態８では、デコーダ回路４１に替えて読み出し専用メモリ（ＲＯＭ）を接続することで、利得制御信号を入力する場合について述べる。
【００７１】
実施の形態８．
以下、この発明の実施の形態８について、図を用いて説明する。図８は、この発明の実施の形態８による可変利得増幅器の回路図である。図８において、４０は実施の形態３乃至６のデジタル型の可変利得増幅器、４２は読み出し専用メモリ（ＲＯＭ）である。
【００７２】
次に作用について説明する。ＲＯＭ４２は入力した利得制御信号を受け、ＲＯＭに書き込まれたデータに従い、可変利得増幅器４０が所定の利得となるように可変利得増幅器４０内の各々の電流遮断回路３０を開閉する電圧を制御信号として出力する。この制御信号に従って可変利得増幅器４０内の各々電流遮断回路３０が開閉し、可変利得増幅器４０を所定の利得に設定する。
【００７３】
以上から必要な振幅設定状態の選択をＲＯＭ４２で行うことで振幅設定がプログラマブル化され可変利得増幅器４２の設定精度を高めることができる。
【００７４】
実施の形態１乃至８では、可変利得増幅器について説明したが、次に可変利得増幅器を用いたベクトル合成型の移相器について説明する。ベクトル合成型の移相器では、例えば図９に示すように可変利得増幅器で０度信号と９０度信号との直交信号をベクトル合成することで任意の移相量を制御する。例えば一定振幅で任意の移相φをシフトさせるためには、０度信号と９０度信号をそれぞれｃｏｓφ、ｓｉｎφの振幅に設定する。すなわち、可変利得増幅器の振幅特性を三角関数的に制御することも可能である。
【００７５】
実施の形態９．
以下、この発明の実施の形態９について、図を用いて説明する。図１０は、この発明の実施の形態９による実施の形態１乃至６の可変利得増幅器を用いたベクトル合成型移相器の回路図である。図１０において、４３は実施の形態１乃至６で説明したいずれかの可変利得増幅器、４４はポリフェイズフィルタである。なお、移相器入力端子に対して移相器の出力端子は基準移相器出力端子と差動移相器出力端子とがあるものとする。
【００７６】
次に作用について説明する。ポリフェイズフィルタ４４で９０度毎に位相を変化して４分配された高周波信号は、可変利得増幅器４３にてそれぞれ独立して任意に振幅設定され同相合成され出力する。出力信号は、図９に示すように直交した高周波信号のベクトル合成となるので、可変利得増幅器４３の振幅を任意に設定することにより、出力信号は任意の移相に変化する。さらに、出力信号の振幅が一定になるように、４個の可変利得増幅器での高周波信号の振幅を制御して同相合成することにより、３６０度位相可変のベクトル合成型の移相器を得る。
【００７７】
実施の形態９によれば、ベクトル合成型の移相器として実施の形態１乃至６のいずれかの可変利得増幅器を使用することで、簡単な回路構成で高い移相精度の移相器を実現することが可能となる。
【００７８】
実施の形態９では、４個の可変利得増幅器を用いてベクトル合成型の移相器を構成したが、実施の形態１０では、２個の可変利得増幅器を用いてベクトル合成型の移相器を構成する。よって、可変利得増幅器４３とポリフェイズフィルタ４４は実施の形態９で説明したものと同一とする。
【００７９】
実施の形態１０．
以下、この発明の実施の形態１０について、図を用いて説明する。図１１は、この発明の実施の形態１０による実施の形態１乃至６の可変利得増幅器を用いたベクトル合成型の移相器の回路図である。図１１において、４５は１８０度位相切替器である。図中、図１０と同一符号は、同一又は相当部分を示す。
【００８０】
次に作用について説明する。ポリフェイズフィルタ４４で９０度毎に位相を変化して４分配された高周波信号は、０度／１８０度信号及び９０度／２７０度信号で対を成す差動信号として９０度の位相差をもって２分配され、１８０度位相切替器４５を経由し、可変利得増幅器４３にてそれぞれ独立して任意に振幅設定され同相合成され出力する。出力信号は、図９に示すように直交した高周波信号のベクトル合成となるので、可変利得増幅器４３の振幅を任意に設定することにより、出力信号は任意の位相に変化する。図１１の構成において、２個の１８０度切替器４５の設定が０度／０度である場合、位相変化範囲は、０度から９０度に限られるので、２個の１８０度切替器４５の設定を、０度／０度、０度／１８０度、１８０度／０度、１８０度／１８０度に切替えることにより３６０度位相可変のベクトル合成型の移相器を得る。
【００８１】
実施の形態１０によれば、ベクトル合成型の移相器に１８０度位相切替器を設け、可変利得増幅器を半減し、これに実施の形態１乃至６のいずれかの可変利得増幅器を使用することで小型で高い移相精度の移相器を得ることが可能である。
【符号の説明】
【００８２】
１・・・第１入力端子                ２・・・第２入力端子
３・・・第１トランジスタ            ４・・・第２トランジスタ
５・・・第１カレントミラー回路      ６・・・第１定電流源
７・・・第３バイポーラトランジスタ  ８・・・第４バイポーラトランジスタ
９・・・第５トランジスタ            １０・・・第６トランジスタ
１１・・・定電圧源  １２・・・基準電源  １３・・・直流通過型インピーダンス素子
１４・・・第１高周波出力端子        １５・・・第２高周波出力端子
１６・・・第２定電流源
１７・・・第２カレントミラー回路    １８・・・第７バイポーラトランジスタ
１９・・・抵抗素子                  ２０・・・第３カレントミラー回路
２１・・・第８ＦＥＴトランジスタ    ２２・・・第９ＦＥＴトランジスタ
２３・・・第１０ＦＥＴトランジスタ  ２４・・・抵抗素子
２５・・・第４カレントミラー回路    ２６・・・第３定電流源
２７・・・第５カレントミラー回路（カレントミラー多段出力回路）
２８・・・第４定電流源
２９・・・制御端子（外部端子）      ３０・・・電流遮断回路（スイッチ回路）
３１・・・第６カレントミラー回路（カレントミラー多段出力回路）
３２・・・ＭＯＳ型ＦＥＴ構成のトランジスタ（ＦＥＴトランジスタ）
４０・・・可変利得増幅器    ４１・・・デコーダ回路    ４２・・・ＲＯＭ
４３・・・可変利得増幅器    ４４・・・ポリフェイズフィルタ
４５・・・１８０度位相切替器（切替器）
【図１】
2011010192.tif 000003
【図２】
2011010192.tif 000004
【図３】
2011010192.tif 000005
【図４】
2011010192.tif 000006
【図５】
2011010192.tif 000007
【図６】
2011010192.tif 000008
【図７】
2011010192.tif 000009
【図８】
2011010192.tif 000010
【図９】
2011010192.tif 000011
【図１０】
2011010192.tif 000012
【図１１】
2011010192.tif 000013