(57)【要約】【課題】既にデバイスや配線が形成されている半導体基板に対し、効率良く貫通電極を形成する貫通電極付き半導体デバイスの製造方法を提供する。【解決手段】半導体基板１１の主面に第１のシリコン酸化膜１２を形成し、主面Ａからもう一方の主面側の第１のシリコン酸化膜１２に達する細孔１３を形成し、細孔１３の孔壁に第２のシリコン酸化膜１４を形成し、第１のシリコン酸化膜１２上に第１の金属薄膜１５および第２の金属薄膜１６を形成し、細孔１３の端部における第１のシリコン酸化膜１２を除去し、細孔１３内に導電性物質を充填し貫通電極１７を形成する貫通電極付き半導体基板の製造方法。細孔１３を、ＤＲＩＥ法で形成する。導電性物質を、溶融金属吸引法または印刷法により細孔１３内に充填する。【選択図】図１
2011009781.tif 000002
【特許請求の範囲】
【請求項１】
予めデバイスが形成されている半導体基板の主面同士を配線する貫通電極付き半導体デバイスの製造方法であって、
前記半導体基板の少なくともデバイスが形成されている一方の主面に第１の絶縁層を形成する第１の絶縁層形成工程と、
前記第１の絶縁層形成工程に次いで、前記第１の絶縁層上に金属薄膜を形成する薄膜形成工程と、
前記薄膜形成工程に次いで、前記金属薄膜を露出することなく、前記半導体基板の他方の主面から、前記金属薄膜直下の前記第１の絶縁層に達する細孔を形成する細孔形成工程と、
前記細孔形成工程に次いで、前記細孔の孔壁、前記細孔内の前記第１の絶縁層の裏面および前記半導体基板の他方の主面に第２の絶縁層を形成し、Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法により、前記細孔の端部の第２の絶縁層、および、前記第１の絶縁層を除去して、前記細孔に、前記金属薄膜を露出する際、前記金属薄膜を形成する金属が飛散して、該金属が前記細孔の孔壁面に直接、付着することを防止する第２の絶縁層形成工程と、
前記第２の絶縁層形成工程に次いで、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層を、Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法により除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程と、
前記絶縁層除去工程に次いで、前記細孔内に導電性物質を充填する導電性物質充填工程とを有することを特徴とする貫通電極付き半導体デバイスの製造方法。
【請求項２】
前記絶縁層除去工程において、Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法により、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層を連続して除去することを特徴とする請求項１に記載の貫通電極付き半導体デバイスの製造方法。
【請求項３】
前記第２の絶縁層形成工程において、プラズマＣＶＤ法またはスパッタリング法により、第２の絶縁層を形成することを特徴とする請求項１または２に記載の貫通電極付き半導体デバイスの製造方法。
【請求項４】
前記細孔を、Ｄｅｅｐ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法で形成することを特徴とする請求項１〜３のいずれか１項に記載の貫通電極付き半導体デバイスの製造方法。
【請求項５】
前記金属薄膜を、異なる種類の金属を２層以上積層して形成することを特徴とする請求項１〜４のいずれか１項に記載の貫通電極付き半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスや光デバイスなどの配線、あるいはデバイスを積層接続する際の配線層に利用する貫通電極付き半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
電子デバイスや光デバイスなどの各種デバイスの配線や、デバイスを積層する際の配線層に貫通電極付き半導体基板を用いることがある。
図７は、貫通電極が設けられた貫通電極付き半導体基板の構成の一例を示す概略断面図である。
この貫通電極付き半導体基板は、シリコン基板などからなる半導体基板１と、半導体基板１の表面および半導体基板１を貫通する細孔４の孔壁に形成された絶縁層２と、細孔４内に充填された金属などの導電性物質層からなる貫通電極３とから概略構成されている。
【０００３】
次に、図８を用いて、貫通電極付き半導体基板の製造方法の一例を説明する。
貫通電極付き半導体基板を製造するには、まず、図８（ａ）に示すように、半導体基板１に、半導体基板１を貫通する細孔４を形成する細孔形成工程を行う。
細孔４を形成する方法としては、ＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）に代表されるＤＲＩＥ（Ｄｅｅｐ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法、水酸化カリウム溶液などを用いた異方性エッチング法、マイクロドリルによる機械加工法、光励起電解研磨法などが挙げられる。
次いで、図８（ｂ）に示すように、半導体基板１の表面および細孔４の孔壁に絶縁層２を形成する絶縁層形成工程を行う。
次いで、図８（ｃ）に示すように、溶融金属吸引法、スパッタ法、めっき法、印刷法などにより、金属などの導電性物質を細孔４内に充填して貫通電極３を形成し、貫通電極付き半導体基板を得る。
【０００４】
このようにして得られた貫通電極付き半導体基板は、各種デバイスを作製するための基板として使われたり、あるいは図９に示すように、金属などの導電性物質により配線５を形成し、他のデバイスを積層して配線するための基台（インターポーザ）として利用することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したように、従来の貫通電極付き半導体基板の製造方法では、半導体基板に貫通電極を形成した後、各種デバイスや配線を作製する。そのため、貫通電極を形成する導電性物質の物性に応じて、その後の熱処理温度に制約が生じ、結果として作製できるデバイスや配線が制限されてしまう。
例えば、配線をアルミニウムで形成する場合、シンタリング処理という４００℃程度の熱処理を行うことがあるが、貫通電極が金錫（Ａｕ−Ｓｎ）などの共晶金属や、導電性ペーストで形成されている場合には、この熱処理によって金属の溶融や、導電性ペーストの物性変化が生じるおそれがある。
【０００６】
また、上述した貫通電極付き半導体基板に、電子デバイスを作製する場合、作製プロセスの面から、以下に示す問題がある。
通常、電子デバイスを作製するクリーンルームでは、重金属汚染などの観点から、アルミニウムなど標準的な金属以外の金属を、極力持ち込むのを避けている。貫通電極付き半導体基板にデバイスや配線を作製する作製プロセスは、成膜装置、パターニング装置など、複数の設備を使用するものとなり、汚染防止の観点から望ましくない。貫通電極付き半導体基板やデバイスが汚染されると、その基板はもちろんのこと、設備を介した汚染（クロスコンタミ）により、貫通電極を有しない他の電子デバイスにおいても、特性が劣化するおそれがある。したがって、貫通電極を電子デバイスに適用する際には、貫通電極の形成は、極力最終工程に集約することが望ましい。
【０００７】
また、貫通電極の表面には、通常数μｍ程度の凹凸があるため、作製するデバイスによっては、この凹凸が作製プロセスに影響を及ぼすことがある。例えば、貫通電極付き半導体基板に、スピンコーターによりレジストを塗布する際には、貫通電極の表面に凹凸があると、その近辺では、均一なレジスト塗布が困難となる。
【０００８】
本発明は、前記事情に鑑みてなされたもので、既にデバイスや配線が形成されている半導体基板に対し、効率良く貫通電極を形成する貫通電極付き半導体デバイスの製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の貫通電極付き半導体デバイスの製造方法は、予めデバイスが形成されている半導体基板の主面同士を配線する貫通電極付き半導体デバイスの製造方法であって、前記半導体基板の少なくともデバイスが形成されている一方の主面に第１の絶縁層を形成する第１の絶縁層形成工程と、前記第１の絶縁層形成工程に次いで、前記第１の絶縁層上に金属薄膜を形成する薄膜形成工程と、前記薄膜形成工程に次いで、前記金属薄膜を露出することなく、前記半導体基板の他方の主面から、前記金属薄膜直下の前記第１の絶縁層に達する細孔を形成する細孔形成工程と、前記細孔形成工程に次いで、前記細孔の孔壁、前記細孔内の前記第１の絶縁層の裏面および前記半導体基板の他方の主面に第２の絶縁層を形成し、Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法により、前記細孔の端部の第２の絶縁層、および、前記第１の絶縁層を除去して、前記細孔に、前記金属薄膜を露出する際、前記金属薄膜を形成する金属が飛散して、該金属が前記細孔の孔壁面に直接、付着することを防止する第２の絶縁層形成工程と、前記第２の絶縁層形成工程に次いで、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層を、Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法により除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程と、前記絶縁層除去工程に次いで、前記細孔内に導電性物質を充填する導電性物質充填工程とを有することを特徴とする。
【００１０】
前記絶縁層除去工程において、Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法により、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層を連続して除去することが好ましい。
前記第２の絶縁層形成工程において、プラズマＣＶＤ法またはスパッタリング法により、第２の絶縁層を形成することが好ましい。
【００１１】
前記細孔を、Ｄｅｅｐ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法で形成することが好ましい。
【００１２】
前記金属薄膜を、異なる種類の金属を２層以上積層して形成することが好ましい。
【発明の効果】
【００１３】
以上説明したように、本発明によれば、既に電子デバイスや配線が設けられている半導体基板に対し、効率良く貫通電極を形成することができるから、容易に、貫通電極付き半導体デバイスを製造することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の貫通電極付き半導体基板の製造方法の一実施形態を工程順に示し、半導体基板を貫通電極の延在方向に切断した断面図である。
【図２】貫通電極付き半導体基板を半導体基板上面から眺めた平面図である。
【図３】本発明の貫通電極付き半導体基板の製造方法によって得られた、貫通電極付き半導体基板の構成の一例を示す概略断面図である。
【図４】本発明の貫通電極付き半導体デバイスの製造方法の一実施形態を工程順に示し、半導体デバイスを貫通電極の延在方向に切断した断面図である。
【図５】貫通電極付き半導体デバイスを半導体基板上面から眺めた平面図である。
【図６】本発明の貫通電極付き半導体デバイスの製造方法によって得られた、貫通電極付き半導体デバイスの構成の一例を示す概略断面図である。
【図７】貫通電極が設けられた貫通電極付き半導体基板の構成の一例を示す概略断面図である。
【図８】従来の貫通電極付き半導体基板の製造方法の一例を説明する図である。
【図９】貫通電極が設けられた貫通電極付き半導体基板の構成の他の例を示す概略断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明を詳しく説明する。
本発明の貫通電極付き半導体基板の製造方法の一実施形態について、図１および図２を用いて説明する。
この実施形態では、電子デバイスを積層配線する際の基台（インターポーザ）などとして利用する貫通電極付き半導体基板の製造方法について説明する。
なお、図１は、この実施形態の貫通電極付き半導体基板の製造方法を工程順に示し、半導体基板を貫通電極の延在方向に切断した断面図であり、図２は貫通電極付き半導体基板を半導体基板上面から眺めた平面図である。
【００１６】
この実施形態の貫通電極付き半導体基板では、まず、図１（ａ）に示すように、厚さ３００μｍ程度のシリコン基板からなる半導体基板１１の両主面に、厚さ１μｍ程度の絶縁層である第１のシリコン酸化膜１２を形成する（第１の絶縁層形成工程）。この実施形態では、例えば、温度１０００℃、４時間の熱酸化法により、第１のシリコン酸化膜１２を形成する。
なお、第１のシリコン酸化膜１２を形成する方法は、熱酸化法に限定されるものではなく、シリコン酸化膜の膜厚や所望の用途に応じて、プラズマＣＶＤ法やスパッタリング法などによっても形成することができる。
【００１７】
この実施形態では、半導体基板１１として、シリコン基板を用いることによって、熱酸化などにより、容易に第１のシリコン酸化膜１２からなる絶縁層を形成できる。また、シリコン基板を用いれば、後述のＤｅｅｐ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ（以下、「ＤＲＩＥ」と略すこともある。）法によって、半導体基板１１の面内に精度良く後述の細孔を形成することができる。
また、この第１のシリコン酸化膜１２を形成することにより、後段の工程において形成される金属薄膜と半導体基板１１との間が絶縁される。したがって、この金属薄膜を所望の形状とすることにより、この金属薄膜を半導体基板１１上に設けられる電子デバイスと、貫通電極との間の配線として利用することができる。あるいは、貫通電極付き半導体基板を電子デバイスを積層配線する際の基台として使用する場合、この金属薄膜を配線層としても利用することができる。
さらに、絶縁層として第１のシリコン酸化膜１２を用いることにより、ＤＲＩＥ法によって細孔を形成する際に、第１のシリコン酸化膜１２がエッチングストップ層として働くため、半導体基板１１の面内で均一に細孔を形成することができる。そして、エッチングガスを変えることにより、第１のシリコン酸化膜１２のみを除去することができる。この場合、後述の金属薄膜がエッチングストップ層として働くから、一連の工程で金属薄膜の直下に、所望の細孔を形成することができる。
【００１８】
次いで、図１（ｂ）に示すように、一方の主面Ａにおける貫通電極を形成する箇所の第１のシリコン酸化膜１２を除去する。
次いで、図１（ｃ）に示すように、Ｄｅｅｐ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法によって、半導体基板１１に、一方の主面Ａから他方の主面側に形成された第１のシリコン酸化膜１２に至る細孔１３を形成する（細孔形成工程）。ここで、Ｄｅｅｐ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法とは、エッチングガスとして六フッ化硫黄（ＳＦ６）などを用い、高密度プラズマによるエッチングと、細孔１３の側壁へのパッシベーション成膜を交互に行うことにより（Ｂｏｓｃｈプロセス）、半導体基板１１に深堀りエッチングする方法である。
なお、細孔１３の深さ方向と垂直な断面の形状は、円形、楕円形、三角形、四角形、矩形などいかなる形状であってもよく、その大きさも、所望の貫通電極付き半導体基板の大きさ、導電性（抵抗値）などに応じて適宜設定される。
【００１９】
このように、細孔１３の形成をＤＲＩＥ法によって行えば、細孔１３の微細な加工が容易であり、かつ、使用する半導体基板とエッチングガスを適宜選択することにより、細孔１３および後述の金属薄膜直下の第１のシリコン酸化膜１２の除去を、一連のプロセスで行うことができるから、効率良く所望の細孔１３を形成することができる。
【００２０】
次いで、図１（ｄ）に示すように、細孔１３の孔壁に厚さ１μｍ程度の絶縁層である第２のシリコン酸化膜１４を形成する（第２の絶縁層形成工程）。この実施形態では、例えば、温度１０００℃、４時間の熱酸化法により、第２のシリコン酸化膜１４を形成する。
なお、第２のシリコン酸化膜１４を形成する方法は、熱酸化法に限定されるものではなく、シリコン酸化膜の膜厚や所望の用途に応じて、プラズマＣＶＤ法やスパッタリング法などによっても形成することができる。
このように、細孔１３の孔壁に、第２の絶縁層を形成することにより、後段の工程において、細孔１３内充填される導電性物質と半導体基板１１とが絶縁される。
【００２１】
次いで、図１（ｅ）に示すように、少なくとも細孔１３上の第１のシリコン酸化膜１２上に、第１の金属薄膜１５、およびこれとは異なる素材からなる第２の金属薄膜１６を形成する（薄膜形成工程）。この実施形態では、例えば、スパッタリング法により、第１の金属薄膜１５および第２の金属薄膜１６を形成する。
これら金属薄膜を必要に応じて、適宜の方法でパターニングすることにより、図２（ａ）に示すような貫通電極部２１上の電極パッド２２や、図２（ｂ）に示すような基板２０上の他の電極パッド２３、およびこれらを接続するための配線２４などを形成することができる。この実施形態では、例えば、第１の金属薄膜１５としてアルミニウム−シリコン（Ａｌ−Ｓｉ）薄膜を、第２の金属薄膜１６としてアルミニウム（Ａｌ）薄膜を形成する。
なお、この実施形態では、第１の金属薄膜１５としてアルミニウム−シリコン薄膜を、第２の金属薄膜１６としてアルミニウム薄膜を形成したが、本発明はこれに限定されるものではない。第１の金属薄膜１５は、貫通電極１７との密着性を高めるために、細孔１３内に充填される導電性物質の種類に応じて、金、白金、チタン、銀、銅、ビスマス、錫、ニッケル、クロム、亜鉛などの金属、およびこれらの合金などから選択され、組み合わされて形成することができる。また、第２の金属薄膜１６は、他の半導体基板に設けられる、はんだバンプや、回路パターン（配線）などとの密着性を高めるために、これらの種類に応じて、金、白金、チタン、銀、銅、ビスマス、錫、ニッケル、クロム、亜鉛などの金属、およびこれらの合金などから選択され、組み合わされて形成することができる。また、この実施形態では、半導体基板１１上に形成される金属薄膜を、第１の金属薄膜１５および第２の金属薄膜１６の２層からなるものとしたが、本発明はこれに限定されるものではなく、金属薄膜が異なる種類の金属を３層以上積層して形成されたものであってもよい。
【００２２】
このように、半導体基板１１上に形成される金属薄膜を、異なる種類の金属を２層以上積層して形成すれば、細孔１３内に充填される導電性物質と、金属薄膜との密着性を高めることができるから、貫通電極１７と金属薄膜（ここでは、第１の金属薄膜１５および第２の金属薄膜１６）との間で信頼性の高い電気的接続を実現できる。
【００２３】
次いで、図１（ｆ）に示すように、細孔１３の第１の金属薄膜１５および第２の金属薄膜１６が形成されている側の端部の第１のシリコン酸化膜１２のみを、エッチング処理により除去し、細孔１３内に第１の金属薄膜１５を露出させる（絶縁層除去工程）。この実施形態では、例えば、エッチングガスとして四フッ化炭素（ＣＦ４）を用い、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法を用いるドライエッチング法により、第１のシリコン酸化膜１２のエッチングを行う。
【００２４】
次いで、図１（ｇ）に示すように、溶融金属吸引法または印刷法により、導電性物質を細孔１３内に充填し、貫通電極１７を形成し（導電性物質充填工程）、貫通電極付き半導体基板を得る。
この導電性物質充填工程においては、細孔１３内に導電性物質を充填することにより、第１の金属薄膜１５および第２の金属薄膜１６と、貫通電極１７とが電気的に接続される。
【００２５】
ここで、溶融金属吸引法とは、真空チャンバ内などの減圧環境下で半導体基板を溶融金属浴に浸した後、増圧（例えば、真空度を低くしたり、大気圧とする）することによって、細孔内に溶融金属を充填する方法である。この溶融金属吸引法では、例えば、導電性物質として、金（Ａｕ）８０重量％−錫（Ｓｎ）２０重量％からなる共晶金属を使用する。溶融金属吸引法を用いて、細孔１３内に導電性物質を充填すれば、微細な細孔１３内にも効率良く導電性物質を充填することができる。また、細孔１３内の端部まで導電性物質を充填することができるから、第１の金属薄膜１５および第２の金属薄膜１６と、この導電性物質によって形成される貫通電極１７とが電気的に接続され、貫通電極１７が電極として機能するようになる。
なお、この実施形態では、溶融金属吸引法によって細孔１３内に、導電性物質として、金８０重量％−錫２０重量％からなる共晶金属を充填したが、本発明はこれに限定されるものではない。導電性物質として、異なる組成の金−錫合金や、錫、インジウムなどの金属、または、錫−鉛系、錫基、鉛基、金基、インジウム基、アルミニウム基などのはんだを使用することができる。
【００２６】
印刷法では、例えば、孔版印刷法により、銅（Ｃｕ）ペーストを細孔１３内に充填する。印刷法を用いて、細孔１３内に導電性物質を充填すれば、半導体基板１１または半導体基板１１の積層体の主面の面積が大きくなっても、細孔１３内に均一に、効率良く導電性物質を充填することができる。また、細孔１３内の端部まで導電性物質を充填することができるから、第１の金属薄膜１５および第２の金属薄膜１６と、この導電性物質によって形成される貫通電極１７とが電気的に接続され、貫通電極１７が電極として機能するようになる。
なお、印刷法によって細孔１３内に、導電性物質として、銅ペーストを充填したが、本発明はこれに限定されるものではない。導電性物質として、銀ペースト、カーボンペースト、金−錫ペーストなどの導電性ペーストを使用することができる。
【００２７】
この実施形態で得られた貫通電極付き半導体基板の一方の主面Ａ上には、必要に応じて、図３（ａ）に示すような電極パッド２５や配線２６、または、図３（ｂ）に示すような金属バンプ２７を設けてもよい。
【００２８】
また、この実施形態で得られた貫通電極付き半導体基板は、表裏を貫通電極１７によって電気的に接続できるため、電子デバイスを積層配線する際の基台（インターポーザ）として利用したり、電子デバイス同士を電気的に接続する際の配線層として利用できる。
【００２９】
次に、本発明の貫通電極付き半導体デバイスの製造方法の一実施形態について、図４および図５を用いて説明する。
この実施形態では、既にＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）駆動や制御などの汎用ＩＣあるいは、センサなどのＭＥＭＳデバイスが設けられている半導体基板に対し、効率良く貫通電極を形成する貫通電極付き半導体デバイスの製造方法について説明する。
なお、図４は、この実施形態の貫通電極付き半導体デバイスの製造方法を工程順に示し、半導体デバイスを貫通電極の延在方向に切断した断面図であり、図５は貫通電極付き半導体デバイスを半導体基板上面から眺めた平面図である。
【００３０】
この実施形態の貫通電極付き半導体デバイスの製造方法では、まず、図４（ａ）に示すように、半導体基板３０において、電子デバイス３１が設けられている側の面で、少なくとも貫通電極を形成する箇所に、厚さ１μｍ程度の絶縁層である第１のシリコン酸化膜３２を形成する（第１の絶縁層形成工程）。この実施形態では、例えば、テトラエトキシシラン（ＴＥＯＳ）を原料とするプラズマＣＶＤ法により、第１のシリコン酸化膜３２を形成する。
なお、第１のシリコン酸化膜３２を形成する方法は、ＴＥＯＳを原料とするプラズマＣＶＤ法に限定されるものではなく、原料としてシランガス（ＳｉＨ４）などを用いることができ、また、製膜方法も電子デバイス３１へ与えるダメージなどを考慮して、スパッタリング法や熱酸化法などを適用することができる。
【００３１】
この実施形態では、半導体基板３０として、シリコン基板を用いることによって、プラズマＣＶＤ法などにより、容易に第１のシリコン酸化膜３２からなる絶縁層を形成できる。また、シリコン基板を用いれば、ＤＲＩＥ法によって、半導体基板３０の面内に精度良く後述の細孔を形成することができる。
また、この第１のシリコン酸化膜３２を形成することにより、後段の工程において形成される金属薄膜と半導体基板３０との間が絶縁される。したがって、この金属薄膜を所望の形状とすることにより、この金属薄膜を半導体基板３０上に設けられる電子デバイスと、貫通電極との間の配線として利用することができる。
さらに、絶縁層として第１のシリコン酸化膜３２を用いることにより、ＤＲＩＥ法によって細孔を形成する際に、第１のシリコン酸化膜３２がエッチングストップ層として働くため、半導体基板３０の面内で均一に細孔を形成することができる。そして、エッチングガスを変えることにより、第１のシリコン酸化膜３２のみを除去することができる。この場合、後述の金属薄膜がエッチングストップ層として働くから、一連の工程で金属薄膜の直下に、所望の細孔を形成することができる。
【００３２】
次いで、図４（ｂ）に示すように、少なくとも第１のシリコン酸化膜３２上に、第１の金属薄膜３３、およびこれとは異なる素材からなる第２の金属薄膜３４を形成する（薄膜形成工程）。この実施形態では、例えば、スパッタリング法により、第１の金属薄膜３３および第２の金属薄膜３４を形成する。
これら金属薄膜を必要に応じて、適宜の方法でパターニングすることにより、図５（ａ）に示すような電極パッド３８や、電子デバイス３１との配線３９を形成することができる。この実施形態では、第１の金属薄膜３３としてアルミニウム−シリコン薄膜を、第２の金属薄膜３４としてアルミニウム薄膜を形成する。
また、電極パッド３８と配線３９を同時に形成する。
なお、この実施形態では、第１の金属薄膜３３としてアルミニウム−シリコン薄膜を、第２の金属薄膜３４としてアルミニウム薄膜を形成したが、本発明はこれに限定されるものではない。第１の金属薄膜３３は、貫通電極３７との密着性を高めるために、細孔３５内に充填される導電性物質の種類に応じて、金、白金、チタン、銀、銅、ビスマス、錫、ニッケル、クロム、亜鉛などの金属、およびこれらの合金などから選択され、組み合わされて形成することができる。また、第２の金属薄膜３４は、他の半導体基板に設けられる、はんだバンプや、回路パターン（配線）などとの密着性を高めるために、これらの種類に応じて、金、白金、チタン、銀、銅、ビスマス、錫、ニッケル、クロム、亜鉛などの金属、およびこれらの合金などから選択され、組み合わされて形成することができる。また、この実施形態では、半導体基板３０上に形成される金属薄膜を、第１の金属薄膜３３および第２の金属薄膜３４の２層からなるものとしたが、本発明はこれに限定されるものではなく、金属薄膜が異なる種類の金属を３層以上積層して形成されたものであってもよい。
【００３３】
このように、半導体基板３０上に形成される金属薄膜を、異なる種類の金属を２層以上積層して形成すれば、後述の細孔内に充填される導電性物質と、金属薄膜との密着性を高めることができるから、貫通電極と金属薄膜（ここでは、第１の金属薄膜３３および第２の金属薄膜３４）との間で信頼性の高い電気的接続を実現できる。
なお、通常のＩＣ製造により、既に図４（ｂ）の構造が実現されている場合は、本実施形態は、次の図４（ｃ）で説明する工程から始めることができる。
【００３４】
次いで、図４（ｃ）および図５（ｂ）に示すように、電子デバイス３１や電極パッド３８が形成されている面とは反対の主面Ｂにおける電極パッド３８と重なる位置に、ＤＲＩＥ法によって、半導体基板３０に、主面Ｂから第１のシリコン酸化膜３２に至る細孔３５を形成する（細孔形成工程）。
なお、細孔３５の深さ方向と垂直な断面の形状は、円形、楕円形、三角形、四角形、矩形などいかなる形状であってもよく、その大きさも、所望の貫通電極付き半導体基板の大きさ、導電性（抵抗値）などに応じて適宜設定される。
【００３５】
このように、細孔３５の形成をＤＲＩＥ法によって行えば、細孔３５の微細な加工が容易であり、かつ、使用する半導体基板とエッチングガスを適宜選択することにより、細孔３５および後述の、第１の金属薄膜３３および第２の金属薄膜３４直下の第２のシリコン酸化膜の除去を、一連のプロセスで行うことができるから、効率良く所望の細孔３５を形成することができる。
【００３６】
次いで、図４（ｄ）に示すように、細孔３５の孔壁および半導体基板３０の他方の主面Ｂに、厚さ１μｍ程度の絶縁層である第２のシリコン酸化膜３６を形成する（第２の絶縁層形成工程）。この実施形態では、例えば、テトラエトキシシラン（ＴＥＯＳ）を原料とするプラズマＣＶＤ法により、第２のシリコン酸化膜３６を形成する。
なお、第２のシリコン酸化膜３６を形成する方法は、ＴＥＯＳを原料とするプラズマＣＶＤ法に限定されるものではなく、原料としてシランガス（ＳｉＨ４）などを用いることができ、また、製膜方法も電子デバイス３１へ与えるダメージなどを考慮して、スパッタリング法や熱酸化法などを適用することができる。
【００３７】
次いで、図４（ｅ）に示すように、細孔３５の第１の金属薄膜３３および第２の金属薄膜３４が形成されている側の端部における第２のシリコン酸化膜３６および第１のシリコン酸化膜３２のみを、エッチング処理により除去し、細孔３５内に第１の金属薄膜３３を露出させる（絶縁層除去工程）。細孔３５の端部のシリコン酸化膜のみを除去するには、半導体基板３０の表面のシリコン酸化膜をレジストなどで保護し、異方性エッチングプロセスを適用すればよい。この実施形態では、例えば、エッチングガスとして四フッ化炭素（ＣＦ４）を用い、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法を用いるドライエッチング法により、第１のシリコン酸化膜３２および第２のシリコン酸化膜３６のエッチングを行う。
【００３８】
次いで、図４（ｆ）に示すように、溶融金属吸引法または印刷法により、導電性物質を細孔３５内に充填し、貫通電極３７を形成し（導電性物質充填工程）、貫通電極付き半導体デバイスを得る。
この導電性物質充填工程においては、細孔３５内に導電性物質を充填することにより、第１の金属薄膜３３および第２の金属薄膜３４と、貫通電極３７とが電気的に接続される。
【００３９】
溶融金属吸引法では、例えば、導電性物質として、金８０重量％−錫２０重量％からなる共晶金属を使用する。一方、印刷法では、例えば、孔版印刷法により、銅ペーストを細孔３５内に充填する。溶融金属吸引法を用いて、細孔３５内に導電性物質を充填すれば、微細な細孔３５内にも効率良く導電性物質を充填することができる。また、細孔３５内の端部まで導電性物質を充填することができるから、第１の金属薄膜３３および第２の金属薄膜３４と、この導電性物質によって形成される貫通電極３７とが電気的に接続され、貫通電極３７が電極として機能するようになる。
なお、この実施形態では、溶融金属吸引法によって細孔３５内に、導電性物質として、金８０重量％−錫２０重量％からなる共晶金属を充填したが、本発明はこれに限定されるものではない。導電性物質として、異なる組成の金−錫合金や、錫、インジウムなどの金属、または、錫−鉛系、錫基、鉛基、金基、インジウム基、アルミニウム基などのはんだを使用することができる。
【００４０】
印刷法では、例えば、孔版印刷法により、銅（Ｃｕ）ペーストを細孔３５内に充填する。印刷法を用いて、細孔３５内に導電性物質を充填すれば、半導体基板３０または半導体基板３０の積層体の主面の面積が大きくなっても、細孔３５内に均一に、効率良く導電性物質を充填することができる。また、細孔３５内の端部まで導電性物質を充填することができるから、第１の金属薄膜３３および第２の金属薄膜３４と、この導電性物質によって形成される貫通電極３７とが電気的に接続され、貫通電極３７が電極として機能するようになる。
なお、印刷法によって細孔３５内に、導電性物質として、銅ペーストを充填したが、本発明はこれに限定されるものではない。導電性物質として、銀ペースト、カーボンペースト、金−錫ペーストなどの導電性ペーストを使用することができる。
【００４１】
この実施形態で得られた貫通電極付き半導体デバイスの他方の主面Ｂ上には、必要に応じて、図６（ａ）に示すような電極パッド４０や配線４１、または、図６（ｂ）に示すような金属バンプ４２を設けてもよい。
また、この実施形態で得られた貫通電極付き半導体デバイスは、表裏を貫通電極３５によって電気的に接続できるため、デバイスの積層や素子の小型化を可能とする。
【００４２】
また、この実施形態では、第１の金属薄膜３３または第２の金属薄膜３４をパターニングすることにより、電極パッド３８および配線３９を同時に形成し、電子デバイス３１と貫通電極３７とを電気的に接続したが、本発明はこれに限定されず、例えば、電子デバイス３１と電極パッド３８とを金属ワイヤによるワイヤボンディングで接続することなども可能である。
【符号の説明】
【００４３】
１１,３０・・・半導体基板、１２,３２・・・第１のシリコン酸化膜、１３,３５・・・細孔、１４,３６・・・第２のシリコン酸化膜、１５,３３・・・第１の金属薄膜、１６,３４・・・第２の金属薄膜、１７,３７・・・貫通電極、３１・・・電子デバイス。
【図１】
2011009781.tif 000003
【図２】
2011009781.tif 000004
【図３】
2011009781.tif 000005
【図４】
2011009781.tif 000006
【図５】
2011009781.tif 000007
【図６】
2011009781.tif 000008
【図７】
2011009781.tif 000009
【図８】
2011009781.tif 000010
【図９】
2011009781.tif 000011
【手続補正書】
【提出日】平成22年10月29日(2010.10.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
予めデバイスが形成されている半導体基板の主面同士を配線する貫通電極付き半導体デバイスの製造方法であって、
前記半導体基板の少なくともデバイスが形成されている一方の主面に第１の絶縁層を形成する第１の絶縁層形成工程と、
前記第１の絶縁層形成工程に次いで、前記第１の絶縁層上に金属薄膜を形成する薄膜形成工程と、
前記薄膜形成工程に次いで、前記金属薄膜を露出することなく、前記半導体基板の他方の主面から、前記金属薄膜直下の前記第１の絶縁層に達する細孔を形成する細孔形成工程と、
前記細孔形成工程に次いで、前記細孔の孔壁、前記細孔内の前記第１の絶縁層の裏面および前記半導体基板の他方の主面に第２の絶縁層を形成する第２の絶縁層形成工程と、
前記第２の絶縁層形成工程に次いで、Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法により、前記細孔の孔壁に形成された前記第２の絶縁層を残して、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層のみを連続して除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程と、
前記絶縁層除去工程に次いで、前記細孔内に導電性物質を充填する導電性物質充填工程とを有することを特徴とする貫通電極付き半導体デバイスの製造方法。
【請求項２】
前記第２の絶縁層形成工程において、プラズマＣＶＤ法またはスパッタリング法により、第２の絶縁層を形成することを特徴とする請求項１に記載の貫通電極付き半導体デバイスの製造方法。
【請求項３】
前記細孔を、Ｄｅｅｐ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法で形成することを特徴とする請求項１または２に記載の貫通電極付き半導体デバイスの製造方法。
【請求項４】
前記金属薄膜を、異なる種類の金属を２層以上積層して形成することを特徴とする請求項１〜３のいずれか１項に記載の貫通電極付き半導体デバイスの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の貫通電極付き半導体デバイスの製造方法は、予めデバイスが形成されている半導体基板の主面同士を配線する貫通電極付き半導体デバイスの製造方法であって、前記半導体基板の少なくともデバイスが形成されている一方の主面に第１の絶縁層を形成する第１の絶縁層形成工程と、前記第１の絶縁層形成工程に次いで、前記第１の絶縁層上に金属薄膜を形成する薄膜形成工程と、前記薄膜形成工程に次いで、前記金属薄膜を露出することなく、前記半導体基板の他方の主面から、前記金属薄膜直下の前記第１の絶縁層に達する細孔を形成する細孔形成工程と、前記細孔形成工程に次いで、前記細孔の孔壁、前記細孔内の前記第１の絶縁層の裏面および前記半導体基板の他方の主面に第２の絶縁層を形成する第２の絶縁層形成工程と、前記第２の絶縁層形成工程に次いで、Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法により、前記細孔の孔壁に形成された前記第２の絶縁層を残して、前記細孔の端部の前記第２の絶縁層、および、前記第１の絶縁層のみを連続して除去して、前記細孔に、前記金属薄膜を露出する絶縁層除去工程と、前記絶縁層除去工程に次いで、前記細孔内に導電性物質を充填する導電性物質充填工程とを有することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
前記第２の絶縁層形成工程において、プラズマＣＶＤ法またはスパッタリング法により、第２の絶縁層を形成することが好ましい。