(57)【要約】【課題】同一基板上に複数のゲート絶縁膜を有する半導体装置において、例えばコア部におけるＨＰトランジスタの高速性の確保と、例えばＩ／Ｏトランジスタ及びＬＰトランジスタのゲート耐圧の向上やゲートリーク電流の低減とを両立する。【解決手段】半導体装置は、半導体基板１１上に形成された複数のゲート絶縁膜を備えており、複数のゲート絶縁膜のうち、ＨＰトランジスタ形成領域１Ｃにおける膜厚が最も薄いゲート絶縁膜は、シリコン酸化膜２０よりなり、Ｉ／Ｏトランジスタ形成領域１Ａ及びＬＰトランジスタ形成領域１Ｂにおける残りのゲート絶縁膜は、シリコン酸窒化膜１６、１７よりなる。【選択図】図２
2011009313.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された複数のゲート絶縁膜を備えており、前記複数のゲート絶縁膜のうち最も薄いゲート絶縁膜は、シリコン酸化膜と前記シリコン酸化膜よりも誘電率が高い絶縁膜とが下から順に形成されてなる第１積層膜よりなり、
前記残りのゲート絶縁膜は、シリコン酸窒化膜と前記シリコン酸化膜、前記シリコン酸窒化膜よりも誘電率が高い絶縁膜とが下から順に形成されてなる第２積層膜よりなり、
前記第１積層膜及び前記第２積層膜の上に金属ゲート電極がさらに形成されている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１積層膜及び前記第２積層膜と前記金属ゲート電極との間に形成されたキャップ膜をさらに備えている、半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記金属ゲート電極の上に形成されたポリシリコン電極をさらに備えている、半導体装置。
【請求項４】
請求項１〜３のうちのいずれか１項に記載の半導体装置において、
前記シリコン酸化膜よりも誘電率の高い絶縁膜は、アルミニウム、ランタン、ハフニウム、若しくはジルコニウム系の金属酸化膜、又は、アルミニウム、ランタン、ハフニウム、若しくはジルコニウム系の金属のシリケート膜である、半導体装置。
【請求項５】
請求項１〜４のうちのいずれか１項に記載の半導体装置において、
前記半導体基板は、ハイパフォーマンストランジスタが使用される第１半導体領域と、Ｉ／Ｏトランジスタが使用される第２半導体領域と、ローパワートランジスタが使用される第３の半導体領域とに区画されており、
前記複数のゲート絶縁膜は、前記第１〜第３半導体領域に対応する３つのゲート絶縁膜であり、
前記３つのゲート絶縁膜のうち、前記第１半導体領域に対応するゲート絶縁膜の膜厚は、前記第２半導体領域に対応するゲート絶縁膜の膜厚と前記第３半導体領域に対応するゲート絶縁膜の膜厚よりも薄く、
前記第２半導体領域に対応するゲート絶縁膜の膜厚は、前記第３半導体領域に対応するゲート絶縁膜の膜厚に対して同じ又は大きい、半導体装置。
【請求項６】
半導体基板上に複数のシリコン酸化膜を形成する工程（ａ）と、
前記複数のシリコン酸化膜に窒素を導入して複数のシリコン酸窒化膜を形成する工程（ｂ）と、
前記複数のシリコン酸窒化膜のうち、膜厚が最も薄いシリコン酸窒化膜を除去する工程（ｃ）と、
前記工程（ｃ）において前記膜厚が最も薄いシリコン酸窒化膜が除去された部分に、シリコン酸化膜を形成する工程（ｄ）と、
前記複数のシリコン酸窒化膜のうち前記膜厚が最も薄いシリコン酸窒化膜が除去されて残存するシリコン酸窒化膜と、前記工程（ｄ）にて形成された前記シリコン酸化膜との上に、シリコン酸化膜、シリコン酸窒化膜よりも誘電率が高い絶縁膜を形成する工程（ｅ）と、
前記シリコン酸化膜、シリコン酸窒化膜よりも誘電率が高い絶縁膜の上に、金属ゲート電極を形成する工程（ｆ）をさらに備える、半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記金属ゲート電極の上に、ポリシリコン電極を形成する工程（ｇ）をさらに備える、半導体装置の製造方法。
【請求項８】
請求項６又は７に記載の半導体装置の製造方法において、
前記工程（ｂ）における前記窒素の導入は、プラズマ窒化、又は、一酸化窒素、二酸化窒素、若しくはアンモニアよりなるガスを用いた熱窒化によって行われる、半導体装置の製造方法。
【請求項９】
請求項６〜８のうちのいずれか１項に記載の半導体装置の製造方法において、
前記工程（ｅ）において、前記シリコン酸化膜よりも誘電率が高い絶縁膜の形成は、ＡＬＤ法、ＣＶＤ法、又は、ＰＶＤ法によって行われる、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明に開示の技術は、半導体装置及びその製造方法に関し、特に、複数種類の電源に対応した構造を有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置においては、コア部、つまり、高速の論理演算処理を行う回路が設けられている部分には、高速性を重視したハイパフォーマンストランジスタ（以下、ＨＰトランジスタという）が使用され、そのゲート絶縁膜の膜厚及びしきい値電圧は、他の部分のトランジスタのゲート絶縁膜の膜厚及びしきい値電圧よりも小さく設定されている。このＨＰトランジスタは、ゲート絶縁膜の膜厚が薄くなるほど増加するゲートリーク電流、及びしきい値電圧が小さくなるほど増加するオフ電流を抑えることにより、トランジスタの高速性を決定するオン電流の確保を優先させた構造を有する。
【０００３】
また、Ｉ／Ｏ部、つまり、他の半導体装置との間でデータの入出力を行う回路が設けられている部分には、ゲート耐圧を重視したトランジスタ（以下、Ｉ／Ｏトランジスタという）が使用され、そのゲート絶縁膜の膜厚は、他の部分のトランジスタのゲート絶縁膜の膜厚よりも厚く設定されていると共に、そのしきい値電圧は、コア部のＨＰトランジスタのしきい値電圧よりも高く設定されている。
【０００４】
さらに、ローパワー部、つまり、例えばスタンバイ時の消費電力を抑えるためにリーク電流を可及的に低減する必要がある回路が設けられている部分には、ローパワートランジスタ（ＬＰトランジスタ）が使用され、そのゲート絶縁膜の膜厚は、コア部のゲート絶縁膜の膜厚とＩ／Ｏ部のゲート絶縁膜の膜厚との間の値に設定されている。これにより、ゲートリーク電流を抑えている。
【０００５】
以上のように要求される性能に応じて、同一基板上に数種類のトランジスタが作り分けられているが、それに伴い、同一基板上に膜厚の異なる複数のゲート絶縁膜の作り分けが必要となっている。
【０００６】
一般的に、ゲート絶縁膜として、シリコン酸化膜をプラズマ窒化により窒素を導入したシリコン酸窒化膜が用いられている。同一基板上にそのシリコン酸窒化膜からなる複数のゲート絶縁膜を作り分ける方法は、シリコン酸化膜の除去を繰り返して、複数の厚さを持ったシリコン酸化膜を形成した後、プラズマ窒化処理を行っている。
【０００７】
具体的に、以下に、２種類以上の膜厚を有するシリコン酸窒化膜からなるゲート絶縁膜を同一半導体基板上に備えた従来の半導体装置及びその製造方法について、図面を参照しながら説明する。
【０００８】
まず、図５（ａ）に示すように、シリコン基板１０１に素子分離領域１０２を形成して、シリコン基板１０１上の領域を区画することにより、Ｉ／Ｏトランジスタ形成領域１００Ａ、ＬＰトランジスタ形成領域１００Ｂ、及びＨＰトランジスタ形成領域１００Ｃを形成する。
【０００９】
次に、図５（ｂ）に示すように、シリコン基板１０１に対して熱酸化処理を行うことにより、シリコン基板１０１の表面を酸化する。これにより、Ｉ／Ｏトランジスタ形成領域１００Ａ、ＬＰトランジスタ形成領域１００Ｂ、及びＨＰトランジスタ形成領域１００Ｃに、膜厚が５〜８ｎｍのシリコン酸化膜１０３を形成する。
【００１０】
次に、図５（ｃ）に示すように、フォトリソグラフィー法及びエッチング法を用いて、シリコン酸化膜１０３上に、ＬＰトランジスタ形成領域１００Ｂにおいてシリコン基板１０１の表面を露出する開口部を有するレジストパターン１０４を形成する。続いて、レジストパターン１０４をマスクに用いたエッチングにより、ＬＰトランジスタ形成領域１００Ｂにおけるシリコン酸化膜１０３を除去する。
【００１１】
次に、図５（ｄ）に示すように、レジストパターン１０４を除去した後に、熱酸化処理を行う。これにより、ＬＰトランジスタ形成領域１００Ｂにおけるシリコン基板１０１の表面に、膜厚が２〜５ｎｍのシリコン酸化膜１０５を形成する。
【００１２】
次に、図６（ａ）に示すように、ＨＰトランジスタ形成領域１００Ｃにおけるシリコン基板の表面を露出する開口部を有するレジストパターン１０６を形成する。続いて、レジストパターン１０４をマスクに用いたエッチングにより、ＨＰトランジスタ形成領域１００Ｃにおけるシリコン酸化膜１０３を除去する。
【００１３】
次に、図６（ｂ）に示すように、レジストパターン１０６を除去した後に、熱酸化処理を行う。これにより、ＨＰトランジスタ形成領域１００Ｃにおけるシリコン基板１０１の表面に、膜厚１〜２ｎｍのシリコン酸化膜１０７を形成する。
【００１４】
次に、図６（ｃ）に示すように、シリコン酸化膜１０３、１０５、１０７に対してプラズマ窒化処理を行う。これにより、シリコン酸化膜１０３、１０５、１０７は表面側から窒化され、Ｉ／Ｏトランジスタ形成領域１００Ａにシリコン酸窒化膜１０８、ＬＰトランジスタ形成領域１００Ｂにシリコン酸窒化膜１０９、ＨＰトランジスタ形成領域１００Ｃにシリコン酸窒化膜１１０が形成される。
【００１５】
次に、図６（ｄ）に示すように、シリコン酸窒化膜１０８、１０９、１１０上においてゲートポリシリコン成長を行い、ゲートポリシリコン電極１１２を形成する。
【００１６】
以上により、２種類以上の膜厚を有するゲート絶縁膜を同一基板上に有する半導体装置が製造される。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００２−３６８１２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
ところで、コア部のＨＰトランジスタにおけるゲート絶縁膜の膜厚は、Ｉ／Ｏトランジスタ及びＬＰトランジスタにおけるゲート絶縁膜と比較して一番薄い。このため、プラズマ窒化処理の際、シリコン酸化膜に多量の窒素を導入すると、ＨＰトランジスタ形成領域において、シリコン酸化膜とシリコン基板との界面に多量の窒素が到達することにより、当該界面においてシリコン窒化膜が形成され、ゲート絶縁膜の物理膜厚が増加する。このように、ゲート絶縁膜の物理膜厚の増加が著しくなると、たとえ絶縁膜の誘電率を増加させたとしても、酸化膜換算膜厚が結果的に増加してしまう。また、シリコン酸化膜とシリコン基板との界面には欠陥が多く発生し、キャリア移動度が低下する。その結果、トランジスタの性能が低下する。なお、ここで、酸化膜換算膜厚とは、窒素導入による誘電率の増加を考慮して、酸化膜に換算した場合の膜厚であり、いわゆる電気膜厚のことである。
【００１９】
図７は、プラズマ窒化時間（横軸）とゲート絶縁膜の酸化膜換算膜（縦軸）との関係図である。
【００２０】
図７に示すように、プラズマ窒化処理時間を長くなると、酸化膜と基板との界面に窒素が到達し、領域２ａでは物理膜厚が増加して酸化膜換算膜厚が厚くなる結果、トランジスタの性能が低下する。このため、プラズマ窒化処理時間は、長く設定するのは好ましくなく、ある程度短く設定する必要がある。
【００２１】
一方で、ゲート耐圧又はゲートリーク電流を重視しているＩ／Ｏトランジスタ及びＬＰトランジスタのゲート絶縁膜は、なるべく多量の窒素を導入して誘電率を増加させて、物理膜厚を厚くしながら、酸化膜換算膜厚を減少させることが好ましい。
【００２２】
近年、コア部のＨＰトランジスタでは、更なる高速性の要望に伴い、１ｎｍ前後の極薄のゲート絶縁膜が要求されている。この場合、プラズマ窒化処理を行う前における初期シリコン酸化膜の膜厚が１ｎｍ前後であるため、プラズマ窒化処理による少量の窒素の導入であっても、シリコン酸化膜とシリコン基板との界面に多量の窒素が到達する結果、トランジスタ性能が低下してしまう。
【００２３】
つまり、膜厚が大きいＩ／Ｏトランジスタ及びＬＰトランジスタでは、ゲート絶縁膜のゲート耐圧の向上及びゲートリーク電流の低減のために、多量の窒素を導入したい。しかしながら、そうすると、膜厚が最も小さいＨＰトランジスタのゲート絶縁膜では、シリコン酸化膜と基板との界面に多量の窒素が到達してしまい、ＨＰトランジスタの性能が低下してしまうという問題がある。
【００２４】
これに対し、特許文献１によると、膜厚が最も小さいＨＰトランジスタのゲート絶縁膜の形成において、プラズマ窒化処理を行う前における初期の絶縁膜として、シリコン酸化膜でなく、一酸化窒素を用いた熱酸窒化によって形成したシリコン酸窒化膜を用いている。このようにすることで、プラズマ窒化処理の際の窒素が基板との界面に到達することをシリコン酸窒化膜中の窒素によってブロックするという技術が提案されている。
【００２５】
前記に鑑み、本発明の目的は、同一基板上に複数のゲート絶縁膜を有する半導体装置及びその製造方法において、例えばコア部におけるＨＰトランジスタの高速性の確保と、例えばＩ／Ｏトランジスタ及びＬＰトランジスタのゲート耐圧の向上やゲートリーク電流の低減とを両立することである。また、同一基板上に複数のゲート絶縁膜を有する半導体装置及びその製造方法において、ＨＰトランジスタのゲート絶縁膜の膜厚を１ｎｍ以下とすることが可能な技術を提供することである。
【課題を解決するための手段】
【００２６】
上記の目的を達成するために、本発明は、以下の一例示的半導体装置及びその製造方法を提供する。
【００２７】
半導体装置は、半導体基板上に形成された複数のゲート絶縁膜を備えており、複数のゲート絶縁膜のうち膜厚が最も薄いゲート絶縁膜は、シリコン酸化膜とシリコン酸化膜よりも誘電率が高い絶縁膜とが下から順に形成されてなる第１積層膜よりなり、複数のゲート絶縁膜のうち残りのゲート絶縁膜は、シリコン酸窒化膜とシリコン酸化膜よりも誘電率が高い絶縁膜とが下から順に形成されてなる第２積層膜よりなり、第１積層膜及び第２積層膜の上に金属ゲート電極が形成されている。
【００２８】
上記半導体装置において、第１積層膜及び第２積層膜と金属ゲート電極との間に形成されたキャップ膜をさらに備えていることが好ましい。
【００２９】
上記半導体装置において、金属ゲート電極の上に形成されたポリシリコン電極をさらに備えていることが好ましい。
【００３０】
上記半導体装置において、シリコン酸化膜よりも誘電率の高い絶縁膜は、アルミニウム、ランタン、ハフニウム、若しくはジルコニウム系の金属酸化膜、又は、アルミニウム、ランタン、ハフニウム、若しくはジルコニウム系の金属のシリケート膜であることが好ましい。
【００３１】
上記半導体装置において、半導体基板は、ハイパフォーマンストランジスタが使用される第１半導体領域と、Ｉ／Ｏトランジスタが使用される第２半導体領域と、ローパワートランジスタが使用される第３の半導体領域とに区画されており、複数のゲート絶縁膜は、第１〜第３半導体領域に対応する３つのゲート絶縁膜であり、３つのゲート絶縁膜のうち、第１半導体領域に対応するゲート絶縁膜の膜厚は、第２半導体領域に対応するゲート絶縁膜の膜厚と第３半導体領域に対応するゲート絶縁膜の膜厚よりも薄く、第２半導体領域に対応するゲート絶縁膜の膜厚は、第３半導体領域に対応するゲート絶縁膜の膜厚に対して同じ又は大きいことが好ましい。
【００３２】
半導体装置の製造方法は、半導体基板上に複数のシリコン酸化膜を形成する工程（ａ）と、複数のシリコン酸化膜に窒素を導入して複数のシリコン酸窒化膜を形成する工程（ｂ）と、複数のシリコン酸窒化膜のうち、膜厚が最も薄いシリコン酸窒化膜を除去する工程（ｃ）と、工程（ｃ）において膜厚が最も薄いシリコン酸窒化膜が除去された部分に、シリコン酸化膜を形成する工程（ｄ）と、工程（ｄ）の後に、複数のシリコン酸窒化膜のうち膜厚が最も薄いシリコン酸窒化膜が除去されて残存するシリコン酸窒化膜と、工程（ｄ）にて形成されたシリコン酸化膜との上に、シリコン酸化膜よりも誘電率が高い絶縁膜を形成する工程（ｅ）と、シリコン酸化膜よりも誘電率が高い絶縁膜の上に、金属ゲート電極を形成する工程（ｆ）とを備える。
【００３３】
上記半導体装置の製造方法において、金属ゲート電極の上に、ポリシリコン電極を形成する工程（ｇ）をさらに備えることが好ましい。
【００３４】
上記半導体装置の製造方法において、工程（ｂ）における窒素の導入は、プラズマ窒化、又は、一酸化窒素、二酸化窒素、若しくはアンモニアよりなるガスを用いた熱窒化によって行われることが好ましい。
【００３５】
上記半導体装置の製造方法において、工程（ｅ）において、シリコン酸化膜よりも誘電率が高い絶縁膜の形成は、ＡＬＤ法、ＣＶＤ法、又は、ＰＶＤ法によって行われることが好ましい。
【発明の効果】
【００３６】
上記本発明の例示的半導体装置及びその製造方法によると、同一基板上に複数のゲート絶縁膜を有する半導体装置において、例えばコア部におけるＨＰトランジスタの高速性の確保と、例えばＩ／Ｏトランジスタ及びＬＰトランジスタのゲート耐圧の向上やゲートリーク電流の低減とを両立できる。さらに、例えばコア部のＨＰトランジスタでは、０．５〜２ｎｍという極薄のゲート絶縁膜をプラズマ窒化処理なくシリコン酸化膜のみで実現できるため、コア部におけるＨＰトランジスタの更なる高速化の要望に応える１ｎｍ以下のゲート絶縁膜への対応が可能である。
【図面の簡単な説明】
【００３７】
【図１】図１（ａ）〜（ｄ）は、本発明の第１の例示的実施形態に係る半導体装置の製造方法を工程順に示す工程断面図である。
【図２】図２（ａ）〜（ｄ）は、本発明の第１の例示的実施形態に係る半導体装置の製造方法を工程順に示す工程断面図である。
【図３】図３（ａ）〜（ｅ）は、本発明の第２の例示的実施形態に係る半導体装置の製造方法を工程順に示す工程断面図である。
【図４】図４（ａ）〜（ｄ）は、本発明の第２の例示的実施形態に係る半導体装置の製造方法を工程順に示す工程断面図である。
【図５】図５（ａ）〜（ｄ）は、従来の半導体装置の製造方法を工程順に示す工程断面図である。
【図６】図６（ａ）〜（ｄ）は、従来の半導体装置の製造方法を工程順に示す工程断面図である。
【図７】プラズマ窒化時間とゲート絶縁膜の酸化膜換算膜厚との関係図である。
【発明を実施するための形態】
【００３８】
以下では、図面及び詳細な説明をもって本発明の技術的思想を明確に説明するものであり、当該技術分野におけるいずれの当業者であれば、本発明の好ましい実施例を理解した後に、本発明が開示する技術により、変更及び付加を加えることが可能であり、これは本発明の技術的思想及び範囲を逸脱するものではない。また、本発明の趣旨を逸脱しない限り、下記の複数の実施形態を組み合わせることも可能である。
【００３９】
以下に、本発明の各例示的実施形態に係る２種類以上の膜厚を有するシリコン酸窒化膜からなるゲート絶縁膜を同一半導体基板上に備えた半導体装置及びその製造方法について説明する。
【００４０】
具体的には、一例として、半導体基板上に、コア部、つまり、高速の論理演算処理を行う回路が設けられている部分に、高速性を重視したハイパフォーマンストランジスタ（ＨＰトランジスタ）が使用されるＨＰトランジスタ形成領域（第１半導体領域）、Ｉ／Ｏ部、つまり、他の半導体装置との間でデータの入出力を行う回路が設けられている部分に、ゲート耐圧を重視したトランジスタ（Ｉ／Ｏトランジスタ）が使用されるＩ／Ｏトランジスタ形成領域（第２半導体領域）、及び、ローパワー部、つまり、例えばスタンバイ時の消費電力を抑えるためにリーク電流を可及的に低減する必要がある回路が設けられている部分に、ローパワートランジスタ（ＬＰトランジスタ）が使用されるＬＰトランジスタ形成領域（第３半導体領域）を有する場合を例に挙げて説明する。しかしながら、本発明はこの例に限定されるものではなく、ＨＰトランジスタ形成領域、Ｉ／Ｏトランジスタ形成領域、及び、ＬＰトランジスタ形成領域の各領域毎に、複数種類の膜厚を有するゲート絶縁膜を備える構造に対しても適用可能である。
【００４１】
（第１の実施形態）
以下に、本発明の第１の例示的実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００４２】
まず、図１（ａ）に示すように、シリコン基板１１に素子分離領域１２を形成して、シリコン基板１１上の領域を区画することにより、Ｉ／Ｏトランジスタ形成領域１Ａ、ＬＰトランジスタ形成領域１Ｂ、及びＨＰトランジスタ形成領域１Ｃを形成する。
【００４３】
次に、図１（ｂ）に示すように、シリコン基板１１に対して、ランプ加熱を用いた急速昇降温熱処理装置にて、１０５０℃、１３３３Ｐａ、Ｈ２（水素）１Ｌ／ｍｉｎ、Ｏ２（酸素）１９Ｌ／ｍｉｎの条件下で、熱酸化処理を行うことにより、シリコン基板１１の表面を酸化する。これにより、Ｉ／Ｏトランジスタ形成領域１Ａ、ＬＰトランジスタ形成領域１Ｂ、及びＨＰトランジスタ形成領域１Ｃに、膜厚が５〜８ｎｍのシリコン酸化膜１３を形成する。
【００４４】
次に、図１（ｃ）に示すように、フォトリソグラフィー法及びエッチング法を用いて、シリコン酸化膜１３上に、ＬＰトランジスタ形成領域１Ｂにおいてシリコン基板１１の表面を露出する開口部を有するレジストパターン１４を形成する。続いて、レジストパターン１４をマスクに用いたエッチングにより、ＬＰトランジスタ形成領域１Ｂにおけるシリコン酸化膜１３を除去する。
【００４５】
次に、図１（ｄ）に示すように、レジストパターン１４を除去した後に、ランプ加熱を用いた急速昇降温熱処理装置にて、１０５０℃、１３３３Ｐａ、Ｈ２（水素）１Ｌ／ｍｉｎ、Ｏ２（酸素）１９Ｌ／ｍｉｎの条件下で、熱酸化処理を行う。これにより、ＬＰトランジスタ形成領域１Ｂにおけるシリコン基板１１の表面に、膜厚が２〜５ｎｍのシリコン酸化膜１５を形成する。
【００４６】
次に、図２（ａ）に示すように、シリコン酸化膜１３、１５に対して、パルスプラズマを用いて、ＲＦ２０００Ｗ、２．６７Ｐａ、Ｎ２（窒素）５Ｌ／ｍｉｎ、１８０ｓｅｃの条件下で、プラズマ窒化処理１８を行う。このとき、シリコン酸化膜１３、１５は、表面側から窒化され、Ｉ／Ｏトランジスタ形成領域１Ａ及びＨＰトランジスタ形成領域１Ｃには、シリコン酸窒化膜１６が形成されると共に、ＬＰトランジスタ形成領域１Ｂには、シリコン酸窒化膜１７が形成される。なお、プラズマ窒化処理の代わりに、一酸化窒素、二酸化窒素、若しくはアンモニアよりなるガスを用いた熱窒化を行うこともできる。
【００４７】
次に、図２（ｂ）に示すように、ＨＰトランジスタ形成領域１Ｃにおけるシリコン基板１１の表面を露出する開口部を有するレジストパターン１９を形成する。続いて、レジストパターン１９をマスクに用いたエッチングにより、ＨＰトランジスタ形成領域１Ｃにおけるシリコン酸窒化膜１６を除去する。
【００４８】
次に、図２（ｃ）に示すように、レジストパターン１９を除去した後に、ランプ加熱を用いた急速昇降温熱処理装置にて、８００℃、４００Ｐａ、Ｏ２（酸素）２０Ｌ／ｍｉｎの条件下で、熱酸化処理を行う。これにより、ＨＰトランジスタ形成領域１Ｃにおけるシリコン基板１１の表面に、膜厚０．５ｎｍ〜２ｎｍのシリコン酸化膜２０を形成する。
【００４９】
次に、図２（ｄ）に示すように、シリコン酸窒化膜１６、１７、及びシリコン酸化膜２０上においてゲートポリシリコン成長を行い、ゲートポリシリコン電極２１を形成する。
【００５０】
以上により、本実施形態によると、ゲート絶縁膜の中で膜厚が最も薄いものはシリコン酸化膜からなり、他のゲート絶縁膜はシリコン酸窒化膜からなる、２種類以上の膜厚を有するゲート絶縁膜を同一半導体基板上に有する構造を備えた半導体装置が実現される。
【００５１】
このように、コア部（ＨＰトランジスタ形成領域）における膜厚が最も薄いＨＰトランジスタのゲート絶縁膜は、プラズマ窒化処理が施されていないシリコン酸化膜が用いられている。このため、コア部において、シリコン酸化膜と半導体基板との界面に到達する窒素によって酸化膜換算膜厚の増加及び欠陥の発生を防止できるので、ＨＰトランジスタの性能は低下しない。また、Ｉ／Ｏ部（Ｉ／Ｏトランジスタ形成領域）及びローパワー部（ＬＰトランジスタ形成領域）のゲート絶縁膜をプラズマ窒化処理した後に、コア部のＨＰトランジスタのゲート絶縁膜が形成されるため、膜厚の厚いＩ／Ｏ部及びローパワー部のゲート絶縁膜については、膜厚の最も薄いＨＰトランジスタのゲート絶縁膜に影響を与えることなく、プラズマ窒化処理によって多量の窒素を導入することができる。その結果、Ｉ／Ｏ部及びローパワー部のゲート絶縁膜は、誘電率を増加させると共に物理膜厚を厚くしながら、酸化膜換算膜厚を薄くすることができ、ゲート耐圧の向上及びゲートリーク電流の低減を実現できる。したがって、コア部のＨＰトランジスタの高速性の確保と、Ｉ／Ｏ部及びローパワー部におけるゲート耐圧の向上及びゲートリーク電流の低減とを両立ですることが可能となる。さらに、コア部のＨＰトランジスタでは、０．５〜２ｎｍという極薄のゲート絶縁膜をプラズマ窒化処理なくシリコン酸化膜のみで実現できるため、コア部におけるＨＰトランジスタの更なる高速化の要望に応える１ｎｍ以下のゲート絶縁膜への対応が可能である。
【００５２】
（第２の実施形態）
以下に、本発明の第１の例示的実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００５３】
まず、図３（ａ）に示すように、シリコン基板５１に素子分離領域５２を形成して、シリコン基板５１上の領域を区画することにより、Ｉ／Ｏトランジスタ形成領域５Ａ、ＬＰトランジスタ形成領域５Ｂ、及びＨＰトランジスタ形成領域５Ｃを形成する。
【００５４】
次に、図３（ｂ）に示すように、シリコン基板５１に対して、ランプ加熱を用いた急速昇降温熱処理装置にて、１０５０℃、１３３３Ｐａ、Ｈ２（水素）１Ｌ／ｍｉｎ、Ｏ２（酸素）１９Ｌ／ｍｉｎの条件下で、熱酸化処理を行うことにより、シリコン基板５１の表面を酸化する。これにより、Ｉ／Ｏトランジスタ形成領域５Ａ、ＬＰトランジスタ形成領域５Ｂ、及びＨＰトランジスタ形成領域５Ｃに、膜厚が５〜８ｎｍのシリコン酸化膜５３を形成する。
【００５５】
次に、図３（ｃ）に示すように、フォトリソグラフィー法及びエッチング法を用いて、シリコン酸化膜５３上に、ＬＰトランジスタ形成領域５Ｂにおいてシリコン基板５１の表面を露出する開口部を有するレジストパターン５４を形成する。続いて、レジストパターン５４をマスクに用いたエッチングにより、ＬＰトランジスタ形成領域５Ｂにおけるシリコン酸化膜５３を除去する。
【００５６】
次に、図３（ｄ）に示すように、レジストパターン５４を除去した後に、ランプ加熱を用いた急速昇降温熱処理装置にて、１０５０℃、１３３３Ｐａ、Ｈ２（水素）１Ｌ／ｍｉｎ、Ｏ２（酸素）１９Ｌ／ｍｉｎの条件下で、熱酸化処理を行う。これにより、ＬＰトランジスタ形成領域５Ｂにおけるシリコン基板５１の表面に、膜厚が２〜５ｎｍのシリコン酸化膜５５を形成する。
【００５７】
次に、図３（ｅ）に示すように、シリコン酸化膜５３、５５に対して、パルスプラズマを用いて、ＲＦ２０００Ｗ、２．６７Ｐａ、Ｎ２（窒素）５Ｌ／ｍｉｎ、１８０ｓｅｃの条件下で、プラズマ窒化処理５８を行う。このとき、シリコン酸化膜５３、５５は、表面側から窒化され、Ｉ／Ｏトランジスタ形成領域５Ａ及びＨＰトランジスタ形成領域５Ｃには、シリコン酸窒化膜５６が形成されると共に、ＬＰトランジスタ形成領域５Ｂには、シリコン酸窒化膜５７が形成される。なお、プラズマ窒化処理の代わりに、一酸化窒素、二酸化窒素、若しくはアンモニアよりなるガスを用いた熱窒化を行うこともできる。
【００５８】
次に、図４（ａ）に示すように、ＨＰトランジスタ形成領域５Ｃにおけるシリコン基板５１の表面を露出する開口部を有するレジストパターン５９を形成する。続いて、レジストパターン５９をマスクに用いたエッチングにより、ＨＰトランジスタ形成領域５Ｃにおけるシリコン酸窒化膜５６を除去する。
【００５９】
次に、図４（ｂ）に示すように、レジストパターン５９を除去した後に、ランプ加熱を用いた急速昇降温熱処理装置にて、８００℃、４００Ｐａ、Ｏ２（酸素）２０Ｌ／ｍｉｎの条件下で、熱酸化処理を行う。これにより、ＨＰトランジスタ形成領域１Ｃにおけるシリコン基板１１の表面に、膜厚０．５ｎｍ〜２ｎｍのシリコン酸化膜６０を形成する。
【００６０】
次に、図４（ｃ）に示すように、シリコン酸窒化膜５６、５７、及びシリコン酸化膜６０上に、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、シリコン酸化膜より誘電率の高い絶縁膜である膜厚１〜３ｎｍのＨｆＯ２  膜６１を形成する。なお、シリコン酸化膜よりも誘電率の高い絶縁膜としては、アルミニウム、ランタン、ハフニウム、若しくはジルコニウム系の金属酸化膜、又は、アルミニウム、ランタン、ハフニウム、若しくはジルコニウム系の金属のシリケート膜を用いることができ、ＰＶＤ法又はＣＶＤ法を用いて形成することができる。続いて、ＰＶＤ法により、しきい値を低減するためのキャップ膜として、膜厚０．１〜１ｎｍのＡｌ２Ｏ３  膜６２を形成する。なお、シリコン酸化膜より誘電率の高い絶縁膜としては、ＺｒＯ２  、Ｈｆシリケート、又はＺｒシリケートからなる膜を用いることができる。また、キャップ膜としては、Ｌａ２Ｏ３  からなる膜を用いることができる。
【００６１】
本実施形態では、ゲート絶縁膜として、シリコン酸化膜より誘電率の高い金属酸化膜又は金属シリケート膜を含めて使用しているのは、ＨｆＯ２  膜６２などの誘電率の高い絶縁膜は、物理膜厚を厚くしても、酸化膜換算膜厚がほとんど増加しないため、トランジスタの高速性を保ちつつ、ゲートリーク電流を抑制することができるからである。
【００６２】
一般的に、ＨｆＯ２  膜６２などの金属酸化膜のみでゲート絶縁膜を構成すると、シリコン基板界面に欠陥が多く発生して、トランジスタの性能が低下するため、シリコン酸化膜又はシリコン酸窒化膜との積層構造で使用されることが望ましい。よって、本実施形態では、例として、ＨｆＯ２  膜６２とシリコン酸化膜６０との積層構造（第１積層膜）、ＨｆＯ２  膜６２とシリコン酸窒化膜５６との積層構造（第２積層膜）を採用している。なお、キャップ膜は低いしきい値を得ることを目的に導入されているものである。また、Ｉ／Ｏトランジスタ形成領域１Ａ及びＬＰトランジスタ形成領域１Ｂにおいては、ＨｆＯ２  膜６２を省略した構造とすることもできる。
【００６３】
次に、図４（ｄ）に示すように、Ａｌ２Ｏ３膜６３上に、ＰＶＤ法により、メタルゲート電極として膜厚５〜１５ｎｍのＴｉＮ膜６３を形成し、続いて、ＴｉＮ膜６３上にゲートポリシリコン成長を行い、ゲートポリシリコン電極６４を形成する。
【００６４】
また、上述したようにＨｆＯ２  膜６２などの金属酸化膜をゲート絶縁膜として使用した場合、ゲートポリシリコン電極６４をゲート絶縁膜と直接接触する電極として使用すると、フェルミレベルピニングによりしきい値が固定されて低くすることができない。このため、この場合のゲート絶縁膜と直接接触する電極として、ＴｉＮ膜６３などからなるメタルゲート電極が使用されている。
【００６５】
以上により、本実施形態によると、ゲート絶縁膜の中で膜厚が最も薄いものはシリコン酸化膜からなり、他のゲート絶縁膜はシリコン酸窒化膜からなる、２種類以上の膜厚を有するゲート絶縁膜を同一半導体基板上に有する構造を備えた半導体装置が実現される。
【００６６】
このように、コア部（ＨＰトランジスタ形成領域）における膜厚が最も薄いＨＰトランジスタのゲート絶縁膜は、プラズマ窒化処理が施されていないシリコン酸化膜とシリコン酸化膜よりも誘電率の高い絶縁膜の積層膜が用いられている。このため、コア部において、シリコン酸化膜と半導体基板との界面に到達する窒素によって酸化膜換算膜厚の増加及び欠陥の発生を防止できるので、ＨＰトランジスタの性能は低下しない。また、Ｉ／Ｏ部（Ｉ／Ｏトランジスタ形成領域）及びローパワー部（ＬＰトランジスタ形成領域）のゲート絶縁膜を構成するシリコン酸窒化膜をプラズマ窒化処理により形成した後に、コア部のＨＰトランジスタのゲート絶縁膜を構成するシリコン酸化膜が形成されるため、膜厚の厚いＩ／Ｏ部及びローパワー部のゲート絶縁膜については、膜厚の最も薄いＨＰトランジスタのゲート絶縁膜に影響を与えることなく、プラズマ窒化処理によって多量の窒素を導入することができる。その結果、Ｉ／Ｏ部及びローパワー部のゲート絶縁膜は、誘電率を増加させると共に物理膜厚を厚くしながら、酸化膜換算膜厚を薄くすることができ、ゲート耐圧の向上及びゲートリーク電流の低減を実現できる。したがって、コア部のＨＰトランジスタの高速性の確保と、Ｉ／Ｏ部及びローパワー部におけるゲート耐圧の向上及びゲートリーク電流の低減とを両立することが可能となる。さらに、コア部のＨＰトランジスタでは、ゲート絶縁膜を構成する０．５〜２ｎｍという極薄のシリコン酸化膜をプラズマ窒化処理なく実現できるため、コア部におけるＨＰトランジスタの更なる高速化の要望に応える１ｎｍ以下のゲート絶縁膜への対応が可能である。
【００６７】
また、Ａｌ２Ｏ３  膜６２などのキャップ膜は、金属酸化膜又は金属シリケート膜を拡散させ、シリコン酸化膜との界面でダイポールをつくることでしきい値を変調している。しかし、金属酸化膜又は金属シリケート膜の下方に、シリコン酸化膜ではなく、シリコン酸窒化膜が存在すると、窒素が阻害されてしまい、しきい値を大きく動かすことができない。したがって、低いしきい値が要求されているコア部のＨＰトランジスタにおいては、シリコン酸化膜と金属酸化膜又は金属シリケート膜との積層構造とすることが望ましい。
【００６８】
なお、以上の第１及び第２の実施形態では、Ｉ／Ｏトランジスタ形成領域１Ａ、５Ａにおけるゲート絶縁膜の膜厚が、ＬＰトランジスタ形成領域１Ｂ、５Ｂにおけるゲート絶縁膜の膜厚よりも大きい場合について説明したが、窒素導入方法を調整することにより、Ｉ／Ｏトランジスタ形成領域１Ａ、５Ａ、及びＬＰトランジスタ形成領域１Ｂ、５Ｂのゲート耐圧とＨＰトランジスタ形成領域１Ｃ、５Ｃのトランジスタ性能とのバランスを確保できる範囲で、Ｉ／Ｏトランジスタ形成領域１Ａ、５Ａにおけるゲート絶縁膜の膜厚と、ＬＰトランジスタ形成領域１Ｂ、５Ｂにおけるゲート絶縁膜の膜厚とを同じとしてもよい。その場合には、上記実施形態のように、ＬＰトランジスタ形成領域１Ｂ、５Ｂにおけるシリコン酸化膜を除去する工程の代わりに、Ｉ／Ｏトランジスタ形成領域１Ａ、５Ａにおけるシリコン酸化膜を除去する工程としてもよい。
【産業上の利用可能性】
【００６９】
以上説明したように、本発明は、２種類以上の膜厚を有するゲート絶縁膜を同一半導体基板上に有する構造の半導体装置及びその製造方法にとって有用である。
【符号の説明】
【００７０】
１Ａ、５Ａ  Ｉ／Ｏトランジスタ領域
１Ｂ、５Ｂ  ＬＰトランジスタ領域
１Ｃ、５Ｃ  ＨＰトランジスタ領域
１１、５１  シリコン基板
１２、５２  素子分離領域
１３、５３  シリコン酸化膜
１４、５４  レジストパターン
１５、５５  シリコン酸化膜
１６、１７、５６、５７  シリコン酸窒化膜
１８、５８  プラズマ窒化処理入
１９、５９  レジストパターン
２０、６０  シリコン酸化膜
２１、６４  ゲートポリシリコン電極
６１  ＨｆＯ２ 膜
６２  Ａｌ２Ｏ３ 膜
６３  ＴｉＮ膜
【図１】
2011009313.tif 000003
【図２】
2011009313.tif 000004
【図３】
2011009313.tif 000005
【図４】
2011009313.tif 000006
【図５】
2011009313.tif 000007
【図６】
2011009313.tif 000008
【図７】
2011009313.tif 000009