(57)【要約】【課題】データ線に沿う方向のシェーディングを軽減することができる表示装置を提供する。【解決手段】データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給し、給電線から駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加した状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とを印加する書込み処理を行う。【選択図】  図４
2011154086.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
第１の方向に延びるＭ本の走査線、
第２の方向に延びるＮ本のデータ線、並びに、
第１の方向に延びるＭ本の給電線、
を備えており、
駆動回路は、電界効果トランジスタから成る駆動トランジスタ及び書込みトランジスタを含んでおり、
書込みトランジスタにあっては、一方のソース／ドレイン領域はデータ線に接続されており、ゲート電極は走査線に接続されており、
駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続されており、ゲート電極は書込みトランジスタの他方のソース／ドレイン領域に接続されており、他方のソース／ドレイン領域は発光部に接続されている表示装置の駆動方法であって、
データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給し、
給電線から駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加した状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とを印加する書込み処理を行う表示装置の駆動方法。
【請求項２】
各水平走査期間において、データ線に中間電圧を供給する期間の始期からデータ線に映像信号を供給する期間の終期までの長さは一定である請求項１に記載の表示装置の駆動方法。
【請求項３】
書込み処理において、駆動トランジスタのゲート電極に中間電圧と映像信号とを印加するときに駆動トランジスタに電流が流れることによって、駆動トランジスタの他方のソース／ドレイン領域の電位が変化する請求項１又は請求項２に記載の表示装置の駆動方法。
【請求項４】
駆動回路は、駆動トランジスタの他方のソース／ドレイン領域に接続された一方の電極と、駆動トランジスタのゲート電極に接続された他方の電極とを有する容量部を更に含んでおり、
書込み処理を行なった後、走査線からの走査信号が終了して書込みトランジスタが非導通状態となることによって、書込み処理によって容量部に保持された電圧の値に応じて、駆動トランジスタを介して電流が発光部に流れて発光部が発光する請求項３に記載の表示装置の駆動方法。
【請求項５】
各水平走査期間において、中間電圧に先行して所定の基準電圧をデータ線の一端に供給し、
書込み処理の前に、
走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介してデータ線から駆動トランジスタのゲート電極に基準電圧を印加した状態で、給電線から駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、駆動トランジスタの他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行う請求項１に記載の表示装置の駆動方法。
【請求項６】
閾値電圧キャンセル処理の前に、
基準電圧との差が駆動トランジスタの閾値電圧を超える初期化電圧を給電線から駆動トランジスタの一方のソース／ドレイン領域に印加し、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介してデータ線から駆動トランジスタのゲート電極に基準電圧を印加し、以て、駆動トランジスタのゲート電極の電位と駆動トランジスタの他方のソース／ドレイン領域の電位とを初期化する請求項５に記載の表示装置の駆動方法。
【請求項７】
第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
第１の方向に延びるＭ本の走査線、
第２の方向に延びるＮ本のデータ線、並びに、
第１の方向に延びるＭ本の給電線、
を備えており、
駆動回路は、電界効果トランジスタから成る駆動トランジスタ及び書込みトランジスタを含んでおり、
書込みトランジスタにあっては、一方のソース／ドレイン領域はデータ線に接続されており、ゲート電極は走査線に接続されており、
駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続されており、ゲート電極は書込みトランジスタの他方のソース／ドレイン領域に接続されており、他方のソース／ドレイン領域は発光部に接続されている表示装置であって、
データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する信号出力回路を更に備えており、
給電線から駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加された状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とが印加される表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示装置の駆動方法に関する。より詳しくは、駆動回路及び電流駆動型の発光部を有する表示素子を備えた表示装置と、係る表示装置の駆動方法とに関する。
【背景技術】
【０００２】
電流駆動型の発光部を有する表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス（Electroluminescence）を利用した有機エレクトロルミネッセンス発光部を備えた表示素子は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
【０００３】
液晶表示装置と同様に、電流駆動型の発光部を有する表示素子を備えた表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑になるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される電流駆動型の発光部を有する表示素子にあっては、発光部に加えて、発光部を駆動するための駆動回路を備えている。
【０００４】
特開２００８−２３３６５２号公報（特許文献１）の図２には、発光素子（発光部）ＥＬと、サンプリング用トランジスタ（書込みトランジスタ）Ｔ１と、駆動用トランジスタ（駆動トランジスタ）Ｔ２と、保持容量（容量部）Ｃ１とから構成されている画素回路２が開示されており、また、図１には、走査線ＷＳと、信号線（データ線）ＳＬと、画素回路２とを備えた表示装置が開示されている。
【０００５】
特許文献１には、駆動用トランジスタＴ２の移動度μのばらつきが発光素子ＥＬに流れるドレイン電流Ｉdsに与える影響を補正するために、書き込み期間において駆動用トランジスタＴ２のソースの電位を上昇させることが開示されている。具体的には、駆動用トランジスタＴ２のドレイン側に電源電圧Ｖccを印加した状態で、駆動用トランジスタＴ２のゲートに導通状態のサンプリング用トランジスタＴ１を介して信号線ＳＬから信号電位（映像信号）Ｖsigを駆動用トランジスタＴ２のゲートに印加し、駆動用トランジスタＴ２のソースの電位をΔＶ上昇させることが開示されている（特許文献１の段落番号００２７、図３等）。
【０００６】
更に、特許文献１には、制御信号の波形の鈍りによって走査線ＷＳに沿って書き込み期間の終期にずれが生ずることによって、上述した駆動用トランジスタＴ２のソースの電位の上昇分ΔＶに差が生じ、走査線ＷＳの方向に沿ったシェーディングが発生することが開示されている（特許文献１の段落番号００３２、図１２）。そして、制御信号の波形の鈍りによる書き込み期間の終期のずれを補償するように、各信号線ＳＬ毎に信号電位Ｖsigを供給するタイミングを調整することが開示されている（特許文献１の段落番号００３３乃至００３６、図１３等）。
【０００７】
また、特開２００９−８８７４号公報（特許文献２）にも、特許文献１の画素回路２に相当する画素３と、走査線ＳＣＮと、信号線（データ線）ＳＩＧと、画素３とを備えた表示装置が開示されている（特許文献２の段落番号０００５、図５等）。そして、特許文献１と同様に、駆動トランジスタＴＲ２のドレインに電源電圧Ｖccを印加した状態で、駆動トランジスタＴＲ２のゲートに階調電圧（映像信号）Ｖsigを印加し、駆動トランジスタＴＲ２のソース電圧を上昇させることが開示されている（特許文献２の段落番号００１７、図６等）。
【０００８】
そして、特許文献２には、単に階調電圧Ｖsigを印加して一定期間の書込みを行う場合、階調電圧Ｖsigに応じて駆動トランジスタＴＲ２のソース電圧の上昇に過不足が発生することが開示されており、この問題を解決する方法として、書込みにおいて信号線ＳＩＧに所定の中間電圧Ｖofs2と、階調電圧Ｖsigとを印加することが開示されている（特許文献２の段落番号００１９乃至００２５等）。
【０００９】
更に、特許文献２にも、走査線ＳＣＮを伝播する書込み信号ＷＳの波形が鈍ることによって走査線ＳＣＮの入力端から遠ざかるに従って書込みを行う期間が短くなり、画面横方向（走査線ＳＣＮに沿う方向）にシェーディングが発生することが開示されており、この問題を解決するために、走査線ＳＣＮの入力端から画素までの距離及び階調電圧Ｖsigに応じて信号線ＳＩＧに印加する中間電圧Ｖofs2を可変することが開示されている（特許文献２の段落番号００２６、００３０、図１等）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−２３３６５２号公報
【特許文献２】特開２００９−８８７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
表示装置にあっては、データ線を伝播する映像信号等の波形はデータ線を伝播する長さに応じて鈍る。これに起因してデータ線に沿う方向にシェーディングが発生する場合がある。特許文献１及び特許文献２に示す表示装置にあっては、走査線に沿う方向のシェーディングを軽減することができるが、データ線に沿う方向のシェーディングを軽減することはできない。
【００１２】
従って、本発明の目的は、データ線に沿う方向のシェーディングを軽減することができる表示装置及び表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記の目的を達成するための本発明の表示装置、あるいは、上記の目的を達成するための本発明の表示装置の駆動方法に用いられる表示装置は、
第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
第１の方向に延びるＭ本の走査線、
第２の方向に延びるＮ本のデータ線、並びに、
第１の方向に延びるＭ本の給電線、
を備えており、
駆動回路は、電界効果トランジスタから成る駆動トランジスタ及び書込みトランジスタを含んでおり、
書込みトランジスタにあっては、一方のソース／ドレイン領域はデータ線に接続されており、ゲート電極は走査線に接続されており、
駆動トランジスタにあっては、一方のソース／ドレイン領域は給電線に接続されており、ゲート電極は書込みトランジスタの他方のソース／ドレイン領域に接続されており、他方のソース／ドレイン領域は発光部に接続されている表示装置に関する。
【００１４】
そして、上記の目的を達成するための本発明の表示装置の駆動方法は、
データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給し、
給電線から駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加した状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とを印加する書込み処理を行う表示装置の駆動方法である。
【００１５】
また、上記の目的を達成するための本発明の表示装置は、
データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する信号出力回路を更に備えており、
給電線から駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加された状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とが印加される表示装置である。
【発明の効果】
【００１６】
本発明の表示装置の駆動方法にあっては、データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する。これにより、書込み処理における駆動トランジスタの他方のソース／ドレイン領域の電位の変化量が調整され、データ線に沿う方向のシェーディングを軽減することができる。本発明の表示装置にあっては、上述した信号出力回路を備えているので、給電線から駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加された状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とが印加される際に、駆動トランジスタの他方のソース／ドレイン領域の電位の変化量が調整され、データ線に沿う方向のシェーディングが軽減される。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施例１の表示装置の概念図である。
【図２】図２は、駆動回路を含む表示素子の等価回路図である。
【図３】図３は、表示装置の一部分の模式的な一部断面図である。
【図４】図４は、実施例１の表示装置の駆動方法における表示素子の動作を説明するためのタイミングチャートの模式図である。
【図５】図５は、中間電圧期間と映像信号期間との長さを共に一定とした参考例の表示装置の駆動方法における表示素子の動作を説明するためのタイミングチャートの模式図である。
【図６】図６の（Ａ）乃至（Ｆ）は、表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図７】図７の（Ａ）乃至（Ｆ）は、図６の（Ｆ）に引き続き、表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図８】図８の（Ａ）及び（Ｂ）は、図７の（Ｆ）に引き続き、表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図９】図９は、図５に示す参考例における動作において、全ての表示素子に一定の値の中間電圧及び映像信号を供給し、例えば白表示を行うとしたときの第ｎ列目の表示素子に印加される走査線の信号波形と、第（ｎ，１）番目及び第（ｎ，ｍ）番目の表示素子に印加されるデータ線の信号波形との関係を説明するための図である。
【図１０】図１０は、図４に示す実施例１における動作において、全ての表示素子に一定の値の中間電圧及び映像信号を供給し、例えば白表示を行うとしたときの第ｎ列目の表示素子に印加される走査線の信号波形と、第（ｎ，１）番目及び第（ｎ，ｍ）番目の表示素子に印加されるデータ線の信号波形との関係を説明するための図である。
【図１１】図１１は、図５に示す参考例における動作において、全ての表示素子に一定の値の中間電圧及び映像信号を供給して、例えば黒表示を行うとしたときの第ｎ列目の表示素子に印加される走査線の信号波形と、第（ｎ，１）番目及び第（ｎ，ｍ）番目の表示素子に印加されるデータ線の信号波形との関係を説明するための図である。
【図１２】図１２は、図４に示す実施例１における動作において、全ての表示素子に一定の値の中間電圧及び映像信号を供給して、例えば黒表示を行うとしたときの第ｎ列目の表示素子に印加される走査線の信号波形と、第（ｎ，１）番目及び第（ｎ，ｍ）番目の表示素子に印加されるデータ線の信号波形との関係を説明するための図である。
【図１３】図１３は、変形例の表示装置の駆動方法における表示素子の動作を説明するためのタイミングチャートの模式図である。
【図１４】図１４の（Ａ）乃至（Ｃ）は、表示素子の駆動回路を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。
【図１５】図１５は、駆動回路を含む表示素子の等価回路図である。
【図１６】図１６は、駆動回路を含む表示素子の等価回路図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、実施例に基づき本発明を説明するが、本発明は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本発明の表示装置、及び、本発明の表示装置の駆動方法、全般に関する説明
２．実施例１
【００１９】
［本発明の表示装置、及び、本発明の表示装置の駆動方法、全般に関する説明］
本発明の表示装置の駆動方法にあっては、データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間（以下、単に、中間電圧期間と略称する場合がある）が短くなると共に映像信号を供給する期間（以下、単に、映像信号期間と略称する場合がある）が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する。データ線の一端から表示素子に至る部分のデータ線の長さに応じて、中間電圧期間と映像信号期間の長さをどのように変化させるかは、表示装置の構成等に応じて適宜設定すればよい。例えば、データ線の一端から表示素子に至る部分のデータ線の長さに応じて中間電圧期間と映像信号期間との長さを線形に変化させる構成とすることができる。また、本発明の表示装置において、データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において中間電圧期間が短くなると共に映像信号期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する信号出力回路においても、上述したと同様の構成とすることができる。
【００２０】
本発明の表示装置の駆動方法にあっては、各水平走査期間において、データ線に中間電圧を供給する期間の始期からデータ線に映像信号を供給する期間の終期までの長さは一定である構成とすることができる。尚、中間電圧の供給が終了した後に直ちに映像信号が供給される構成であってもよいし、中間電圧の供給が終了した後に間隔を空けて映像信号が供給される構成であってもよい。更には、中間電圧と映像信号との間に他の電圧あるいは信号が供給されるといった構成であってもよい。また、本発明の表示装置における信号出力回路においても、上述したと同様の構成とすることができる。
【００２１】
上述した好ましい構成を含む本発明の表示装置の駆動方法にあっては、書込み処理において、駆動トランジスタのゲート電極に中間電圧と映像信号とを印加するときに駆動トランジスタに電流が流れることによって、駆動トランジスタの他方のソース／ドレイン領域の電位が変化する構成とすることができる。また、本発明の表示装置において、給電線から駆動電圧が駆動トランジスタの一方のソース／ドレイン領域に印加された状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とが印加される際にも、上述したと同様に駆動トランジスタの他方のソース／ドレイン領域の電位が変化する構成とすることができる。
【００２２】
本発明の表示装置、及び、本発明の表示装置の駆動方法に用いられる表示装置（以下、これらを単に、本発明の表示装置と呼ぶ場合がある）において、中間電圧の値は、表示装置の設計に応じて適宜決定すればよい。例えば、中間電圧の値を映像信号の最大値と最小値の間の所定の一定値とする構成にあっては、書込み処理において、映像信号の値が低いときには駆動トランジスタの他方のソース／ドレイン領域の電位変化を速め、映像信号の値が高いときには駆動トランジスタの他方のソース／ドレイン領域の電位変化を遅くすることができる。これにより、書込み処理における駆動トランジスタの一方のソース／ドレイン領域の電位変化の程度を調整することができる。
【００２３】
あるいは又、中間電圧の値を映像信号の値に応じて設定する構成とすることもできる。例えば、白表示のときの映像信号に対して好適な中間電圧の値と、黒表示のときの映像信号に対して好適な中間電圧の値とが大きく異なるといった場合には、映像信号の値に基づいて中間電圧の値を設定するといった構成とすることができる。映像信号の値と中間電圧の値とを格納したテーブル等を参照して中間電圧の値を設定する構成や、映像信号の値を引数とする関数に基づいて中間電圧の値を設定する構成を例示することができる。
【００２４】
本発明の表示装置において、例えば、駆動トランジスタの一方のソース／ドレイン領域は、給電線に直接接続されていてもよいし、他のトランジスタ等の回路素子を介して接続されていてもよい。駆動回路における他の接続部分においても同様である。換言すれば、駆動回路は、駆動トランジスタ、書込みトランジスタの他に、更に他のトランジスタ等の回路素子を含んでいてもよい。
【００２５】
以上に説明した各種の好ましい構成を含む本発明の表示装置にあっては、駆動回路は、駆動トランジスタの他方のソース／ドレイン領域に接続された一方の電極と、駆動トランジスタのゲート電極に接続された他方の電極とを有する容量部を更に含んでいる構成とすることができる。そして、以上に説明した各種の好ましい構成を含む本発明の表示装置の駆動方法にあっては、書込み処理を行なった後、走査線からの走査信号が終了して書込みトランジスタが非導通状態となることによって、書込み処理によって容量部に保持された電圧の値に応じて、駆動トランジスタを介して電流が発光部に流れて発光部が発光する構成とすることができる。
【００２６】
以上に説明した各種の好ましい構成を含む本発明の表示装置の駆動方法にあっては、各水平走査期間において、中間電圧に先行して所定の基準電圧をデータ線の一端に供給し、書込み処理の前に、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介してデータ線から駆動トランジスタのゲート電極に基準電圧を印加した状態で、給電線から駆動電圧を駆動トランジスタの一方のソース／ドレイン領域に印加し、以て、駆動トランジスタの他方のソース／ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行う構成とすることができる。閾値電圧キャンセル処理を行う回数は、表示装置の設計に応じて適宜設定すればよい。１水平走査期間において閾値電圧キャンセル処理を行う構成であってもよいし、複数の水平走査期間において閾値電圧キャンセル処理を行う構成であってもよい。
【００２７】
閾値電圧キャンセル処理によって、駆動トランジスタの他方のソース／ドレイン領域の電位が基準電圧から駆動トランジスタの閾値電圧を減じた電位に達すると、駆動トランジスタは非導通状態となる。一方、駆動トランジスタの他方のソース／ドレイン領域の電位が基準電圧から駆動トランジスタの閾値電圧を減じた電位に達しない場合には、駆動トランジスタは非導通状態とはならない。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタが非導通状態となることは要しない。
【００２８】
上述した閾値電圧キャンセル処理を行う本発明の表示装置の駆動方法にあっては、閾値電圧キャンセル処理の前に、基準電圧との差が駆動トランジスタの閾値電圧を超える初期化電圧を給電線から駆動トランジスタの一方のソース／ドレイン領域に印加し、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介してデータ線から駆動トランジスタのゲート電極に基準電圧を印加し、以て、駆動トランジスタのゲート電極の電位と駆動トランジスタの他方のソース／ドレイン領域の電位とを初期化する構成とすることができる。
【００２９】
以上に説明した各種の好ましい構成を含む本発明の表示装置及び本発明の表示装置の駆動方法（以下、これらを総称して、単に、本発明と呼ぶ場合がある）にあっては、表示装置は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。例えば、１つの画素は複数の副画素から成る構成、具体的には、１つの画素は、赤色発光副画素、緑色発光副画素、青色発光副画素の３つの副画素から構成されている、カラー表示の構成とすることができる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００３０】
電流駆動型の発光部として、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザ発光部等を挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。カラー表示の平面表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。有機エレクトロルミネッセンス発光部は、所謂上面発光型であってもよいし、下面発光型であってもよい。
【００３１】
表示装置の画素（ピクセル）の値として、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【００３２】
表示装置にあっては、走査線、データ線、給電線等の各種の配線、発光部の構成や構造は、周知の構成や構造とすることができる。例えば、発光部を有機エレクトロルミネッセンス発光部から構成する場合には、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。信号出力回路、後述する電源部及び走査回路等の各種の回路は、周知の回路素子等を用いて構成することができる。
【００３３】
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。ｎチャネル型のトランジスタにあってはＬＤＤ構造（Lightly Doped Drain構造）が形成されていてもよい。場合によっては、ＬＤＤ構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは表示素子の発光時であるので、発光時においてドレイン領域側となる一方のソース／ドレイン領域側にのみＬＤＤ構造を形成した構成とすることもできる。尚、例えば、ｐチャネル型の薄膜トランジスタを用いてもよい。
【００３４】
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部（より具体的には、発光部に備えられたアノード電極等）に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
【００３５】
支持体や後述する基板の構成材料として、高歪点ガラス、ソーダガラス（Ｎａ2Ｏ・ＣａＯ・ＳｉＯ2）、硼珪酸ガラス（Ｎａ2Ｏ・Ｂ2Ｏ3・ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、鉛ガラス（Ｎａ2Ｏ・ＰｂＯ・ＳｉＯ2）等のガラス材料の他、可撓性を有する高分子材料、例えば、ポリエーテルスルホン（ＰＥＳ）やポリイミド、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）に例示される高分子材料を例示することができる。尚、支持体や基板の表面に各種のコーティングが施されていてもよい。支持体と基板の構成材料は、同じであってもよいし異なっていてもよい。可撓性を有するプラスチック材料から成る支持体及び基板を用いれば、可撓性を有する表示装置を構成することができる。
【００３６】
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源側に接続されたソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタが導通状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタが非導通状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。
【００３７】
以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
【実施例１】
【００３８】
実施例１は、本発明の表示装置の駆動方法及び表示装置に関する。
【００３９】
実施例１の表示装置の概念図を図１に示し、駆動回路１１を含む表示素子１０の等価回路図を図２に示す。図１に示すように、実施例１の表示装置は、第１の方向（図においてＸ方向、以下、行方向と呼ぶ場合がある）にＮ個、第１の方向とは異なる第２の方向（図においてＹ方向、以下、列方向と呼ぶ場合がある）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列され、それぞれが駆動回路１１及び電流駆動型の発光部ＥＬＰを有する表示素子１０を備えている。尚、図１においては、３列の表示素子１０を図示しているが、これは、あくまでも例示に過ぎない。
【００４０】
表示装置は、第１の方向に延びるＭ本の走査線ＳＣＬ、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、第１の方向に延びるＭ本の給電線ＰＳ１を備えている。走査線ＳＣＬは、走査回路１０１に接続されており、給電線ＰＳ１は、電源部１００に接続されている。そして、データ線ＤＴＬの一端（図１においては＋Ｙ方向側の端部）は、信号出力回路１０２に接続されている。後述するように、信号出力回路１０２は、各水平走査期間において、所定の中間電圧ＶMidと、映像信号ＶSigとを、データ線ＤＴＬの一端に順次供給する。
【００４１】
表示素子１０の行数はＭであり、各行を構成する表示素子１０の数はＮである。第ｍ行目（但し、ｍ＝１，２・・・，Ｍ）の表示素子１０は、第ｍ番目の走査線ＳＣＬm、及び、第ｍ番目の給電線ＰＳ１mに接続されており、１つの表示素子行ＤＬmを構成する。また、第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子１０は、第ｎ番目のデータ線ＤＴＬnに接続されている。
【００４２】
図２に示すように、駆動回路１１は、電界効果トランジスタから成る駆動トランジスタＴＲD及び書込みトランジスタＴＲWを含んでいる。表示素子１０は、駆動回路１１と、この駆動回路１１に接続された発光部ＥＬＰとが積層された構造を有する。発光部ＥＬＰは有機エレクトロルミネッセンス発光部から成る。駆動トランジスタＴＲDはｎチャネル型のＴＦＴから成る。また、書込みトランジスタＴＲWもｎチャネル型のＴＦＴから成る。尚、例えば書込みトランジスタＴＲWがｐチャネル型のＴＦＴから成る構成とすることもできる。また、駆動回路１１は、更に別のトランジスタを備えていてもよい。
【００４３】
書込みトランジスタＴＲWにあっては、一方のソース／ドレイン領域はデータ線ＤＴＬに接続されており、ゲート電極は走査線ＳＣＬに接続されている。駆動トランジスタＴＲDにあっては、一方のソース／ドレイン領域は給電線ＰＳ１に接続されており、ゲート電極は書込みトランジスタＴＲWの他方のソース／ドレイン領域に接続されており、他方のソース／ドレイン領域は発光部ＥＬＰに接続されている。より具体的には、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰの一端を構成するアノード電極に接続されている。
【００４４】
駆動回路１１は、駆動トランジスタＴＲDの他方のソース／ドレイン領域に接続された一方の電極と、駆動トランジスタＴＲDのゲート電極に接続された他方の電極とを有する容量部Ｃ1を更に含んでいる。
【００４５】
上述したように、駆動トランジスタＴＲDのゲート電極は、書込みトランジスタＴＲWの他方のソース／ドレイン領域と容量部Ｃ1の他方の電極とが接続されており、第１ノードＮＤ1を構成する。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、容量部Ｃ1の一方の電極と発光部ＥＬＰのアノード電極とが接続されており、第２ノードＮＤ2を構成する。
【００４６】
発光部ＥＬＰの他端を構成するカソード電極は、第２の給電線ＰＳ２に接続されている。第２の給電線ＰＳ２は、全ての表示素子１０において共通である。尚、図１においては、給電線ＰＳ２の図示を省略した。
【００４７】
発光部ＥＬＰのカソード電極には、第２の給電線ＰＳ２から、後述する所定の電圧ＶCatが印加される。発光部ＥＬＰの容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００４８】
発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、及び、カソード電極等から成る周知の構成や構造を有する。電源部１００、走査回路１０１、走査線ＳＣＬ、データ線ＤＴＬ、給電線ＰＳ１、及び、第２の給電線ＰＳ２の構成や構造は、周知の構成や構造とすることができる。
【００４９】
ここで、駆動トランジスタＴＲDは、表示素子１０の発光状態においては、飽和領域で動作するように電圧設定されており、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。表示素子１０の発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴＲDの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ  ：実効的な移動度
Ｌ  ：チャネル長
Ｗ  ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００５０】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2    （１）
【００５１】
このドレイン電流Ｉdsが発光部ＥＬＰを流れることで、表示素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、表示素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００５２】
書込みトランジスタＴＲWの導通状態／非導通状態は、書込みトランジスタＴＲWのゲート電極に接続された走査線ＳＣＬからの走査信号、具体的には、走査回路１０１からの走査信号によって制御される。
【００５３】
書込みトランジスタＴＲWの一方のソース／ドレイン領域には、データ線ＤＴＬから、信号出力回路１０２の動作に基づいて種々の電圧や信号が印加される。具体的には、信号出力回路１０２から、後述する中間電圧ＶMidと、発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSigとが供給される。実施例１においては、中間電圧ＶMidは映像信号ＶSigの最小値と最大値との間の値の一定値の電圧に設定した。尚、実施例１にあっては、更に、中間電圧ＶMidに先行して後述する所定の基準電圧ＶOfsが供給される。
【００５４】
図２に示すように、信号出力回路１０２は、基準電圧ＶOfsを生成する基準電圧生成部１０２Ａ、中間電圧ＶMidを生成する中間電圧生成部１０２Ｂ、及び、映像信号ＶSigを生成する映像信号生成部１０２Ｃを備えている。信号出力回路１０２は、更に、基準電圧生成部１０２Ａ、中間電圧生成部１０２Ｂ及び映像信号生成部１０２Ｃをデータ線ＤＴＬに接続するための３つのスイッチＳＷ1，ＳＷ2，ＳＷ3を有する信号切替部１０２Ｄを備えている。尚、信号切替部１０２Ｄはデータ線ＤＴＬ毎に設けられているが、基準電圧生成部１０２Ａ、中間電圧生成部１０２Ｂ及び映像信号生成部１０２Ｃは、図示せぬバッファ回路やラッチ回路を備えており、信号出力回路１０２においてそれぞれ１つずつ設けられている。尚、信号出力回路１０２の構成は例示であり、これに限るものではない。
【００５５】
図１に示すように、データ線ＤＴＬの一端から表示素子行ＤＬmを構成する第ｍ行目の表示素子１０に至る部分のデータ線ＤＴＬの長さＬＹmは、基本的には表示素子１０が属する行の値、即ちｍの値に応じて長くなる。信号出力回路１０２は、例えば図示せぬテーブル等を参照して、水平走査期間において、図２に示す信号切替部１０２ＤにおけるスイッチＳＷ2を導通状態から非導通状態に切り替え、且つ、スイッチＳＷ3を非導通状態から導通状態に切り替えるタイミングを、ｍの値が大きくなるにつれて早めるように制御する。これにより、データ線ＤＴＬの一端から表示素子１０に至る部分のデータ線ＤＴＬの長さが長くなる程、該表示素子１０に対応する水平走査期間において中間電圧期間が短くなると共に映像信号期間が長くなるように、各水平走査期間において、中間電圧ＶMidと映像信号ＶSigとをデータ線ＤＴＬの一端に順次供給することができる。
【００５６】
実施例１にあっては、各水平走査期間において、データ線ＤＴＬに中間電圧ＶMidを供給する期間の始期からデータ線ＤＴＬに映像信号ＶSigを供給する期間の終期までの長さは一定である。また、各水平走査期間において、中間電圧ＶMidに先行して基準電圧ＶOfsをデータ線ＤＴＬの一端に供給する。基準電圧ＶOfsをデータ線ＤＴＬに供給する期間（以下、単に、基準電圧期間と略称する場合がある）の長さも一定である。即ち、各水平走査期間にあっては、図２に示す信号切替部１０２ＤにおけるスイッチＳＷ1が先ず一定期間の間導通状態とされる（スイッチＳＷ2,ＳＷ3は非導通状態）。その後、スイッチＳＷ1が非導通状態とされ、スイッチＳＷ2が導通状態とされた後、スイッチＳＷ2を導通状態から非導通状態に切り替え、且つ、スイッチＳＷ3を非導通状態から導通状態に切り替える。そして、スイッチＳＷ2を導通状態から非導通状態に切り替え、スイッチＳＷ3を非導通状態から導通状態に切り替えるタイミングを、ｍの値が大きくなるにつれて早める。
【００５７】
図３に表示装置の一部分の模式的な一部断面図を示す。駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４０を介して、駆動回路１１を構成するトランジスタＴＲD，ＴＲW及び容量部Ｃ1の上方に形成されている。また、駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図３においては、駆動トランジスタＴＲDのみを図示する。その他のトランジスタは隠れて見えない。
【００５８】
より具体的には、駆動トランジスタＴＲDは、ゲート電極３１、ゲート絶縁層３２、半導体層３３に設けられたソース／ドレイン領域３５，３５、及び、ソース／ドレイン領域３５，３５の間の半導体層３３の部分が該当するチャネル形成領域３４から構成されている。一方、容量部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７から成る。ゲート電極３１、ゲート絶縁層３２の一部、及び、容量部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴＲDの一方のソース／ドレイン領域３５は配線３８（給電線ＰＳ１に対応する）に接続され、他方のソース／ドレイン領域３５は一方の電極３７に接続されている。駆動トランジスタＴＲD及び容量部Ｃ1等は、層間絶縁層４０で覆われており、層間絶縁層４０上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７とアノード電極５１とは、層間絶縁層４０に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９（第２の給電線ＰＳ２に対応する）に接続されている。
【００５９】
図３等に示す表示装置の製造方法を説明する。先ず、支持体２０上に、走査線ＳＣＬ等の各種配線、容量部Ｃ1を構成する電極、半導体層から成るトランジスタ、層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、マトリクス状に配列された発光部ＥＬＰを形成する。そして、上記工程を経た支持体２０と基板２１を対向させ周囲を封止した後、例えば外部の回路との結線を行い、表示装置を得ることができる。
【００６０】
実施例１の表示装置は、複数の表示素子１０（例えば、Ｎ×Ｍ＝１９２０×４８０）を備えている、カラー表示の表示装置である。各表示素子１０は副画素を構成すると共に、複数の副画素から成る群によって１画素を構成し、行方向と列方向とに２次元マトリクス状に画素が配列されている。１画素は、走査線ＳＣＬの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の３種類の副画素から構成されている。
【００６１】
次いで、実施例１の表示装置の駆動方法（以下、単に、実施例１の駆動方法と略称する）について説明する。表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成されている。表示フレームレートをＦＲ（回／秒）とする。第ｍ行目に配列された（Ｎ／３）個の画素（Ｎ個の副画素）のそれぞれを構成する表示素子１０が同時に駆動される。換言すれば、第１の方向に沿って配されたＮ個の表示素子１０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。表示装置を行単位で線順次走査するときの１行当たりの走査期間、より具体的には、１水平走査期間（所謂１Ｈ）は、（１／ＦＲ）×（１／Ｍ）秒未満である。
【００６２】
第ｍ行、第ｎ列目に位置する表示素子１０を、以下、第（ｎ，ｍ）番目の表示素子１０あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。第ｍ行目に配列された各表示素子１０に対応する水平走査期間（以下、第ｍ番目の水平走査期間Ｈmと呼ぶ場合がある）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理及び移動度補正処理）が行われる。尚、書込み処理及び移動度補正処理は、第ｍ番目の水平走査期間Ｈm内に行われる。
【００６３】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。実施例１においては、中間電圧ＶMidは映像信号ＶSigの最小値と最大値との間の一定電圧であるとするが、これに限定されるものではない。
【００６４】
ＶSig  ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・１ボルト（黒表示）〜８ボルト（白表示）
ＶMid  ：中間電圧
・・・４．５ボルト
ＶOfs  ：駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）に印加する基準電圧
・・・０ボルト
ＶCC-H ：発光部ＥＬＰに電流を流すための駆動電圧
・・・２０ボルト
ＶCC-L ：駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の
電位を初期化するための初期化電圧
・・・−１０ボルト
Ｖth   ：駆動トランジスタＴＲDの閾値電圧
・・・３ボルト
ＶCat  ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
【００６５】
実施例１の駆動方法における表示素子１０の動作を説明するためのタイミングチャートを模式的に図４に示す。また、中間電圧期間と映像信号期間との長さを共に一定とした参考例の駆動方法における表示素子１０の動作を説明するためのタイミングチャートを模式的に図５に示す。図４及び図５は、第（ｎ，ｍ）番目の表示素子１０の動作を説明するためのタイミングチャートである。実施例１の駆動方法における駆動回路１１を構成する各トランジスタの導通状態／非導通状態等を模式的に図６の（Ａ）乃至（Ｆ）、図７の（Ａ）乃至（Ｆ）、並びに、図８の（Ａ）及び（Ｂ）に示す。
【００６６】
図４に示すように、各水平走査期間において、信号出力回路１０２から、基準電圧ＶOfs、中間電圧ＶMid及び映像信号ＶSigをデータ線ＤＴＬの一端に順次供給する。より具体的には、現表示フレームにおける第ｍ番目の水平走査期間Ｈmに対応して、データ線ＤＴＬには、基準電圧ＶOfsが印加され、次いで、基準電圧ＶOfsに替えて第（ｎ，ｍ）番目の副画素に対応する映像信号（便宜のため、ＶSig_mと表す。他の映像信号においても同様である。）が印加される。同様に、第（ｍ＋１）番目の水平走査期間Ｈm+1に対応して、データ線ＤＴＬには、基準電圧ＶOfsが印加され、次いで、基準電圧ＶOfsに替えて第（ｎ，ｍ＋１）番目の副画素に対応する映像信号ＶSig_m+1が印加される。
【００６７】
上述したように、各水平走査期間において、中間電圧期間の始期から映像信号期間の終期までの長さは一定である。そして、図４にあっては、信号出力回路１０２は、データ線ＤＴＬの一端から表示素子１０に至る部分のデータ線ＤＴＬの長さが長くなる程、該表示素子１０に対応する水平走査期間において所定の中間電圧ＶMidを供給する期間が短くなると共に映像信号ＶSigを供給する期間が長くなるように、中間電圧ＶMid及び映像信号ＶSigを供給する。これに対し、図５に示す参考例の表示装置の駆動方法にあっては、各水平走査期間において中間電圧期間と映像信号期間の長さが一定となっている他は、図４に示す動作と同様である。
【００６８】
実施例１の駆動方法にあっては、図４に示す［期間−ＴＰ（２）7］において、電源部１００の動作に基づき、給電線ＰＳ１から駆動電圧ＶCC-Hを駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加した状態で、走査回路１０１の動作に基づき、走査線ＳＣＬからの走査信号に基づいて導通状態とされた書込みトランジスタＴＲWを介して、水平走査期間内にデータ線ＤＴＬから駆動トランジスタＴＲDのゲート電極に中間電圧ＶMidと映像信号ＶSigとを印加する書込み処理を行う。
【００６９】
説明の都合上、先ず、第ｍ番目の水平走査期間Ｈmに包含される［期間−ＴＰ（２）5］乃至［期間−ＴＰ（２）7］の動作、及び、［期間−ＴＰ（２）8］の動作について説明する。図４に示す［期間−ＴＰ（２）-1］乃至［期間−ＴＰ（２）8］の動作全般の詳細については、後ほど、図６の（Ａ）乃至図８の（Ｂ）を参照して説明する。
【００７０】
［期間−ＴＰ（２）5］（図４、図７の（Ｂ）及び（Ｃ）参照）
図７の（Ｂ）及び（Ｃ）を参照して後ほど詳しく説明するが、信号出力回路１０２からデータ線ＤＴＬの一端に基準電圧ＶOfsが供給されている。駆動トランジスタＴＲDの他方のソース／ドレイン領域には、給電線ＰＳ１を介して、給電線ＰＳ１から駆動電圧ＶCC-Hが印加されている。［期間−ＴＰ（２）5］の終期において、走査線ＳＣＬからの走査信号に基づいて、書込みトランジスタＴＲWを導通状態から非導通状態とする。第２ノードＮＤ2の電位は（ＶOfs−Ｖth）である。即ち、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、基準電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。
【００７１】
［期間−ＴＰ（２）6］（図４、図７の（Ｄ）参照）
書込みトランジスタＴＲWの非導通状態を維持した状態で、信号出力回路１０２からデータ線ＤＴＬの一端に基準電圧ＶOfsに替えて中間電圧ＶMidが供給される。［期間−ＴＰ（２）5］において駆動トランジスタＴＲDが非導通状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる）。
【００７２】
［期間−ＴＰ（２）7］（図４、図７の（Ｅ）及び（Ｆ）参照）
この［期間−ＴＰ（２）7］において、給電線ＰＳ１から駆動電圧ＶCC-Hを駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加した状態で、走査線ＳＣＬからの走査信号に基づいて導通状態とされた書込みトランジスタＴＲWを介して、水平走査期間内にデータ線ＤＴＬから駆動トランジスタＴＲDのゲート電極に中間電圧ＶMidと映像信号ＶSig_mとを印加する書込み処理を行う。
【００７３】
駆動トランジスタＴＲDの一方のソース／ドレイン領域に給電線ＰＳ１から駆動電圧ＶCC-Hを印加した状態で、駆動トランジスタＴＲDのゲート電極に中間電圧ＶMidが印加され、その後、中間電圧ＶMidに替えて映像信号ＶSig_mが印加される。このため、書込み処理において、駆動トランジスタＴＲDのゲート電極に中間電圧ＶMidと映像信号ＶSig_mとを印加するときに駆動トランジスタＴＲDに電流が流れる。そして、駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位、即ち、第２ノードＮＤ2の電位が変化する。駆動トランジスタＴＲDの移動度μが大きくなる程、第２ノードＮＤ2の電位の変化量も大きくなる。
【００７４】
駆動トランジスタＴＲDのゲート電極に中間電圧ＶMidが印加されているときの第２ノードＮＤ2における電位の上昇量（電位補正値）をΔＶMと表す。また、ゲート電極に映像信号ＶSigが印加されているときの第２ノードＮＤ2における電位の上昇量（電位補正値）をΔＶSと表す。書込み処理後における第２ノードＮＤ2の電位は、（ＶOfs−Ｖth＋ΔＶM＋ΔＶS）となる。
【００７５】
［期間−ＴＰ（２）8］（図４、図８の（Ａ）及び（Ｂ）参照）
この［期間−ＴＰ（２）8］の始期において、走査線ＳＣＬからの走査信号が終了して書込みトランジスタＴＲWが非導通状態となることによって、書込み処理によって容量部Ｃ1に保持された電圧の値に応じて、駆動トランジスタＴＲDを介して電流が発光部ＥＬＰに流れて発光部ＥＬＰが発光する。
【００７６】
表示素子１０にあっては、書込み処理によって容量部Ｃ1に、ＶSig_m−（ＶOfs−Ｖth＋ΔＶM＋ΔＶS）といった電圧が保持されている。この電圧は、駆動トランジスタＴＲDのゲート電極とソース領域との間の電位差Ｖgsに相当するので、駆動トランジスタＴＲDを介して後述する式（５）で与えられるドレイン電流が発光部ＥＬＰに流れて発光部ＥＬＰが発光する。
【００７７】
Ｉds＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶM−ΔＶS）2    （５）
【００７８】
従って、発光部ＥＬＰを流れる電流Ｉdsは、基準電圧ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_mの値から、駆動トランジスタＴＲDの移動度μに起因した電位補正値ΔＶM，ΔＶSの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目を構成する表示素子１０の輝度は、係る電流Ｉdsに対応した値である。
【００７９】
しかも、移動度μの大きな駆動トランジスタＴＲDほど電位補正値ΔＶM，ΔＶSが大きくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig_m−ＶOfs−ΔＶM−ΔＶS）2の値が小さくなる結果、駆動トランジスタＴＲDの移動度μのばらつき（更には、ｋのばらつき）に起因するドレイン電流Ｉdsのばらつきを補正することができる。これにより、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部ＥＬＰの輝度のばらつきを補正することができる。
【００８０】
ここで、第ｎ列目の表示素子１０における、第（ｎ，１）番目及び第（ｎ，ｍ）番目の表示素子１０に伝搬するデータ線ＤＴＬの信号波形について考察する。
【００８１】
図９は、図５に示す参考例における動作において、全ての表示素子１０に一定の値の中間電圧ＶMid及び映像信号ＶSigを供給し、例えば白表示を行うとしたときの第ｎ列目の表示素子１０に印加される走査線ＳＣＬの信号波形と、第（ｎ，１）番目及び第（ｎ，ｍ）番目の表示素子１０に印加されるデータ線ＤＴＬの信号波形との関係を説明するための図である。
【００８２】
一方、図１０は、図４に示す実施例１における動作において、全ての表示素子１０に一定の値の中間電圧ＶMid及び映像信号ＶSigを供給し、例えば白表示を行うとしたときの第ｎ列目の表示素子１０に印加される走査線ＳＣＬの信号波形と、第（ｎ，１）番目及び第（ｎ，ｍ）番目の表示素子１０に印加されるデータ線ＤＴＬの信号波形との関係を説明するための図である。
【００８３】
第ｎ列目の表示素子１０にあっては、走査回路１０１側の走査線ＳＣＬの一端から表示素子１０に至る部分の走査線ＳＣＬの長さは同じである。従って、第ｎ列目の表示素子１０に対応する走査線ＳＣＬの信号波形の形状は、基本的には、行の値ｍに係わらず、第ｎ列目を構成する各表示素子１０に対応する各水平走査期間において同様の形状となる。
【００８４】
一方、第ｎ列目の表示素子１０において、第（ｎ，１）番目及び第（ｎ，ｍ）番目の表示素子１０に伝搬するデータ線ＤＴＬの信号波形の鈍りにあっては、第１行目において最も少なく、ｍの値が大きくなる程大きくなるといった関係にある。
【００８５】
従って、図９に示すように、第（ｎ，ｍ）番目の表示素子１０にあっては、［期間−ＴＰ（２）7］において、中間電圧ＶMidから映像信号ＶSig_mに切り替わる際に、信号波形の鈍りによって映像信号ＶSig_mに満たない信号が書込み処理において印加される期間がある。これにより、上述した電位補正値ΔＶM，ΔＶSのうち、主にΔＶSの値が変化する。表示素子１０を構成する駆動トランジスタＴＲDの移動度μのばらつきにもよるが、通常、ΔＶSの値は第（ｎ，１）番目の表示素子１０において最も大きく、第（ｎ，Ｍ）番目の表示素子１０において最も小さくなる。
【００８６】
そして、上述した式（５）から明らかなように、ΔＶSの値が小さくなると、ドレイン電流Ｉdsの値は増加するので、発光部ＥＬＰの輝度は高くなる。これにより、データ線ＤＴＬの一端から離れる程表示素子１０は明るくなるといった現象が生じ、データ線ＤＴＬの延びる方法にシェーディングが発生する。
【００８７】
これに対し、実施例１にあっては、データ線ＤＴＬの一端から表示素子１０に至る部分のデータ線ＤＴＬの長さが長くなる程、該表示素子１０に対応する水平走査期間において所定の中間電圧ＶMidを供給する期間が短くなると共に映像信号ＶSig_mを供給する期間が長くなるように、各水平走査期間において、中間電圧ＶMidと映像信号ＶSig_mとをデータ線ＤＴＬの一端に順次供給する。
【００８８】
従って、図１０から明らかなように、第（ｎ，１）番目の表示素子１０に中間電圧ＶMidが印加されている期間に対応する期間において、第（ｎ，ｍ）番目の表示素子１０には中間電圧ＶMidと、中間電圧ＶMidを超える信号が期間Δｔmの間印加される。この期間Δｔmの長さは、ｍの値に応じて長くなる。そして、第（ｎ，１）番目の表示素子１０に映像信号ＶSig_1が印加されている期間に対応する期間において、信号波形の鈍りによって映像信号ＶSig_mに満たない信号が書込み処理において印加される期間は短くなる。これにより、上述した電位補正値ΔＶM，ΔＶSはともに増加し、ドレイン電流Ｉdsの値は減少する。これは、データ線ＤＴＬの一端から離れる程表示素子１０は明るくなるといった現象を打ち消すように作用するので、データ線ＤＴＬの延びる方法に発生するシェーディングが軽減される。
【００８９】
上述した例では、例えば白表示を行うとして説明した。例えば黒表示を行う場合であっても、上述したと同様にデータ線ＤＴＬの延びる方法に発生するシェーディングが軽減される。
【００９０】
図１１は、図５に示す参考例における動作において、全ての表示素子１０に一定の値の中間電圧ＶMid及び映像信号ＶSigを供給して、例えば黒表示を行うとしたときの第ｎ列目の表示素子１０に印加される走査線ＳＣＬの信号波形と、第（ｎ，１）番目及び第（ｎ，ｍ）番目の表示素子１０に印加されるデータ線ＤＴＬの信号波形との関係を説明するための図である。
【００９１】
一方、図１２は、図４に示す実施例１における動作において、全ての表示素子１０に一定の値の中間電圧ＶMid及び映像信号ＶSigを供給して、例えば黒表示を行うとしたときの第ｎ列目の表示素子１０に印加される走査線ＳＣＬの信号波形と、第（ｎ，１）番目及び第（ｎ，ｍ）番目の表示素子１０に印加されるデータ線ＤＴＬの信号波形との関係を説明するための図である。
【００９２】
図１１に示すように、第（ｎ，ｍ）番目の表示素子１０にあっては、［期間−ＴＰ（２）7］において、中間電圧ＶMidから映像信号ＶSig_mに切り替わる際に、第（ｎ，１）番目の表示素子１０に映像信号ＶSig_1が印加されている期間に対応する期間において、信号波形の鈍りによって映像信号ＶSig_mを超える信号が印加される。これにより、上述した電位補正値ΔＶM，ΔＶSのうち、主にΔＶSの値が変化する。表示素子１０を構成する駆動トランジスタＴＲDの移動度μのばらつきにもよるが、通常、ΔＶSの値は第１行目の表示素子１０において最も小さく、第Ｍ行目の表示素子１０において最も大きくなる。これにより、データ線ＤＴＬの一端から離れる程表示素子１０は暗くなるといった現象が生じ、データ線ＤＴＬの延びる方法にシェーディングが発生する。
【００９３】
これに対し、実施例１にあっては、図１２から明らかなように、第（ｎ，１）番目の表示素子１０に中間電圧ＶMidが印加されている期間に対応する期間において、第（ｎ，ｍ）番目の表示素子１０には中間電圧ＶMidと、中間電圧ＶMidに満たない電圧が印加される。そして、第（ｎ，１）番目の表示素子１０に映像信号ＶSig_1が印加されている期間に対応する期間において、信号波形の鈍りによって映像信号ＶSig_mを超える信号が書込み処理において印加される期間は短くなる。これにより、上述した電位補正値ΔＶM，ΔＶSはともに減少し、ドレイン電流Ｉdsの値は増加する。これは、データ線ＤＴＬの一端から離れる程表示素子１０は暗くなるといった現象を打ち消すように作用するので、データ線ＤＴＬの延びる方法に発生するシェーディングが軽減される。
【００９４】
次いで、実施例の駆動方法における、第（ｎ，ｍ）番目の表示素子１０の動作の詳細を図４、図６の（Ａ）乃至（Ｆ）、図７の（Ａ）乃至（Ｆ）、並びに、図８の（Ａ）及び（Ｂ）を参照して詳細に説明する。
【００９５】
［期間−ＴＰ（２）-1］（図４、図６の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の表示素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する表示素子１０における発光部ＥＬＰには、後述する式（５’）に基づくドレイン電流Ｉds’が流れており、第（ｎ，ｍ）番目の副画素を構成する表示素子１０の輝度は、係るドレイン電流Ｉds’に対応した値である。ここで、書込みトランジスタＴＲWは非導通状態であり、駆動トランジスタＴＲDは導通状態である。第（ｎ，ｍ）番目の表示素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された表示素子１０の水平走査期間の開始直前まで継続される。
【００９６】
上述したように、各水平走査期間に対応して、データ線ＤＴＬnには、基準電圧ＶOfsと中間電圧ＶMidと映像信号ＶSigとが供給される。しかしながら、書込みトランジスタＴＲWは非導通状態であるので、［期間−ＴＰ（２）-1］においてデータ線ＤＴＬnの電位（電圧）が変化しても、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる）。後述する［期間−ＴＰ（２）0］においても同様である。
【００９７】
図４に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）6］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）7］において、第（ｎ，ｍ）番目の表示素子１０は原則として非発光状態にある。図４に示すように、［期間−ＴＰ（２）5］、［期間−ＴＰ（２）6］及び［期間−ＴＰ（２）7］は第ｍ番目の水平走査期間Ｈmに包含される。
【００９８】
また、［期間−ＴＰ（２）3］及び［期間−ＴＰ（２）5］において、走査線ＳＣＬからの走査信号に基づいて導通状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬnから駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加した状態で、給電線ＰＳ１から駆動電圧ＶCC-Hを駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加し、以て、駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位を基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行う。
【００９９】
実施例１においては、閾値電圧キャンセル処理を複数の水平走査期間、より具体的には、第（ｍ−１）番目の水平走査期間Ｈm-1と第ｍ番目の水平走査期間Ｈmにおいて行うとして説明するが、これに限定するものではない。
【０１００】
また、［期間−ＴＰ（２）1］において、基準電圧ＶOfsとの差が駆動トランジスタＴＲDの閾値電圧を超える初期化電圧ＶCC-Lを給電線ＰＳ１から駆動トランジスタＴＲDの一方のソース／ドレイン領域に印加し、走査線ＳＣＬmからの走査信号に基づいて導通状態とされた書込みトランジスタＴＲWを介してデータ線ＤＴＬnから駆動トランジスタＴＲDのゲート電極に基準電圧ＶOfsを印加し、以て、駆動トランジスタＴＲDのゲート電極の電位と駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位とを初期化する。
【０１０１】
図４において、［期間−ＴＰ（２）1］は、第（ｍ−２）番目の水平走査期間Ｈm-2における基準電圧期間に一致し、［期間−ＴＰ（２）3］は、第（ｍ−１）番目の水平走査期間Ｈm-1における基準電圧期間に一致し、［期間−ＴＰ（２）5］は、第ｍ番目の水平走査期間Ｈmにおける基準電圧期間に一致するとする。
【０１０２】
引き続き、図４等を参照して、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）8］の各期間の動作について説明する。
【０１０３】
［期間−ＴＰ（２）0］（図４、図６の（Ｂ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の始期から、現表示フレームにおける第（ｍ−３）番目の水平走査期間の終期までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の表示素子１０は、原則として非発光状態にある。［期間−ＴＰ（２）0］の始期において、電源部１００から給電線ＰＳ１mに供給する電圧を駆動電圧ＶCC-Hから初期化電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2の電位はＶCC-Lまで低下し、発光部ＥＬＰのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴＲDのゲート電極）の電位も低下する。
【０１０４】
［期間−ＴＰ（２）1］（図４、図６の（Ｃ）参照）
そして、現表示フレームにおける第（ｍ−２）番目の水平走査期間Ｈm-2が開始する。この［期間−ＴＰ（２）1］において、走査線ＳＣＬmをハイレベルとして表示素子１０の書込みトランジスタＴＲWを導通状態とする。信号出力回路１０２からデータ線ＤＴＬnに供給される電圧は基準電圧ＶOfsである。その結果、第１ノードＮＤ1の電位は、ＶOfs（０ボルト）となる。電源部１００の動作に基づき、給電線ＰＳ１mから初期化電圧ＶCC-Lを第２ノードＮＤ2に印加しているので、第２ノードＮＤ2の電位はＶCC-L（−１０ボルト）を保持する。
【０１０５】
第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は１０ボルトであり、駆動トランジスタＴＲDの閾値電圧Ｖthは３ボルトであるので、駆動トランジスタＴＲDは導通状態である。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は−１０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを超えない。これにより、第１ノードＮＤ1の電位及び第２ノードＮＤ2の電位が初期化される。
【０１０６】
［期間−ＴＰ（２）2］（図４、図６の（Ｄ）参照）
この［期間−ＴＰ（２）2］において走査線ＳＣＬmをローレベルとする。表示素子１０の書込みトランジスタＴＲWは非導通状態となる。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、基本的には従前の状態を維持する。
【０１０７】
［期間−ＴＰ（２）3］（図４、図６の（Ｅ）及び（Ｆ）参照）
この［期間−ＴＰ（２）3］において、第１回目の閾値電圧キャンセル処理を行う。走査線ＳＣＬmをハイレベルとし表示素子１０の書込みトランジスタＴＲWを導通状態とする。信号出力回路１０２からデータ線ＤＴＬnに供給される電圧は基準電圧ＶOfsである。第１ノードＮＤ1の電位は、ＶOfs（０ボルト）である。
【０１０８】
次いで、電源部１００から給電線ＰＳ１mに供給される電圧を、電圧ＶCC-Lから駆動電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、第２ノードＮＤ2の電位が上昇する。
【０１０９】
この［期間−ＴＰ（２）3］が充分長ければ、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達し、駆動トランジスタＴＲDは非導通状態となる。即ち、第２ノードＮＤ2の電位が（ＶOfs−Ｖth）に近づき、最終的に（ＶOfs−Ｖth）となる。しかしながら、図４に示す例では、［期間−ＴＰ（２）3］の長さは、第２ノードＮＤ2の電位を充分変化させるには足りない長さであり、［期間−ＴＰ（２）3］の終期において、第２ノードＮＤ2の電位は、ＶCC-L＜Ｖ1＜（ＶOfs−Ｖth）という関係を満たす或る電位Ｖ1に達する。
【０１１０】
［期間−ＴＰ（２）4］（図４、図７の（Ａ）参照）
この［期間−ＴＰ（２）4］においては、走査線ＳＣＬmをローレベルとし、表示素子１０の書込みトランジスタＴＲWは非導通状態となる。その結果、第１ノードＮＤ1は浮遊状態となる。
【０１１１】
電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、第２ノードＮＤ2の電位は、電位Ｖ1から或る電位Ｖ2に上昇する。一方、駆動トランジスタＴＲDのゲート電極は浮遊状態であり、容量部Ｃ1が存在するが故に、ブートストラップ動作が駆動トランジスタＴＲDのゲート電極に生ずる。従って、第１ノードＮＤ1の電位は、第２ノードＮＤ2の電位変化に倣って上昇する。
【０１１２】
次の［期間−ＴＰ（２）5］における動作の前提として、［期間−ＴＰ（２）5］の始期において、第２ノードＮＤ2の電位が（ＶOfs−Ｖth）よりも低いことが必要となる。［期間−ＴＰ（２）4］の長さは、基本的には、Ｖ2＜（ＶOfs-L−Ｖth）の条件を満たすように決定されている。
【０１１３】
［期間−ＴＰ（２）5］（図４、図７の（Ｂ）参照）
この［期間−ＴＰ（２）5］において、第２回目の閾値電圧キャンセル処理を行う。走査線ＳＣＬmからの走査信号に基づいて、表示素子１０の書込みトランジスタＴＲWを導通状態とする。信号出力回路１０２からデータ線ＤＴＬnに供給される電圧は基準電圧ＶOfsである。第１ノードＮＤ1の電位は、ブートストラップ動作によって上昇した電位から、再度ＶOfs（０ボルト）となる。
【０１１４】
ここで、容量部Ｃ1の値を値ｃ1とし、発光部ＥＬＰの容量ＣELの値を値ｃELとする。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の寄生容量の値をｃgsとする。第１ノードＮＤ1と第２ノードＮＤ2との間の容量値を符号ｃAで表せば、ｃA＝ｃ1＋ｃgsである。また、第２ノードＮＤ2と第２の給電線ＰＳ２との間の容量値を符号ｃBと表せば、ｃB＝ｃELである。尚、発光部ＥＬＰの両端に、追加の容量部が並列に接続されている構成であってもよいが、その場合には、ｃBには更に追加の容量部の容量値が加算される。
【０１１５】
第１ノードＮＤ1の電位が変化すると、第１ノードＮＤ1と第２ノードＮＤ2との間の電位も変化する。即ち、第１ノードＮＤ1の電位の変化分に基づく電荷が、第１ノードＮＤ1と第２ノードＮＤ2との間の容量値と、第２ノードＮＤ2と第２の給電線ＰＳ２との間の容量値に応じて、振り分けられる。然るに、値ｃb（＝ｃEL）が、値ｃA（＝ｃ1＋ｃgs）と比較して充分に大きな値であれば、第２ノードＮＤ2の電位の変化は小さい。そして、一般に、発光部ＥＬＰの容量ＣELの値ｃELは、容量部Ｃ1の値ｃ1及び駆動トランジスタＴＲDの寄生容量の値ｃgsよりも大きい。以下、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。尚、図４に示した駆動のタイミングチャートにおいては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。尚、図５においても同様である。
【０１１６】
電源部１００から駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hが印加されているので、基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、第２ノードＮＤ2の電位は、電位Ｖ2から上昇し、基準電圧ＶOfsから駆動トランジスタＴＲDの閾値電圧Ｖthを減じた電位に向かって変化する。そして、駆動トランジスタＴＲDのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴＲDが非導通状態となる。この状態にあっては、第２ノードＮＤ2の電位は、概ね（ＶOfs−Ｖth）である。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１１７】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat）    （２）
【０１１８】
この［期間−ＴＰ（２）5］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、基準電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。［期間−ＴＰ（２）5］の終期において、走査線ＳＣＬmからの走査信号に基づいて、書込みトランジスタＴＲWを導通状態から非導通状態とする。
【０１１９】
［期間−ＴＰ（２）6］（図４、図７の（Ｄ）参照）
書込みトランジスタＴＲWの非導通状態を維持した状態で、信号出力回路１０２からデータ線ＤＴＬnの一端に基準電圧ＶOfsに替えて中間電圧ＶMidが供給される。［期間−ＴＰ（２）5］において駆動トランジスタＴＲDが非導通状態に達しているとすれば、実質上、第１ノードＮＤ1と第２ノードＮＤ2の電位は変化しない（実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる）。尚、［期間−ＴＰ（２）5］で行う閾値電圧キャンセル処理において駆動トランジスタＴＲDが非導通状態に達していない場合には、［期間−ＴＰ（２）6］においてブートストラップ動作が生じ、第１ノードＮＤ1と第２ノードＮＤ2の電位は多少上昇する。
【０１２０】
［期間−ＴＰ（２）7］（図４、図７の（Ｅ）及び（Ｆ）参照）
この［期間−ＴＰ（２）7］において、走査線ＳＣＬmの走査信号に基づいて、表示素子１０の書込みトランジスタＴＲWを導通状態とする。データ線ＤＴＬnから書込みトランジスタＴＲWのゲート電極に中間電圧ＶMidと映像信号ＶSig_mとを印加する。
【０１２１】
上述した書込み処理にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加している状態で、駆動トランジスタＴＲDのゲート電極に中間電圧ＶMidと映像信号ＶSigとを印加する。このため、図４に示すように、表示素子１０にあっては［期間−ＴＰ（２）7］において第２ノードＮＤ2の電位が変化する。この電位の上昇量（図４に示すΔＶM,ΔＶS）は上述した通りである。
【０１２２】
駆動トランジスタＴＲDのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴＲDの他方のソース／ドレイン領域（第２ノードＮＤ2）の電位をＶsとしたとき、上述した第２ノードＮＤ2の電位の上昇を考慮しなければ、Ｖgの値、Ｖsの値は以下のとおりとなる。第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【０１２３】
Ｖg ＝ＶSig_m
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）      （３）
【０１２４】
即ち、駆動トランジスタＴＲDに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_m、駆動トランジスタＴＲDの閾値電圧Ｖth、及び、基準電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１２５】
次いで、上述した第２ノードＮＤ2の電位の上昇（ΔＶM及びΔＶS）について説明する。上述した実施例１の駆動方法にあっては、表示素子１０の駆動トランジスタＴＲDの一方のソース／ドレイン領域に駆動電圧ＶCC-Hを印加している状態で書込み処理を行う。これにより、表示素子１０の駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位を変化させる移動度補正処理が併せて行われる。
【０１２６】
駆動トランジスタＴＲDを薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生ずることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴＲDのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴＲDを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生ずると、表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【０１２７】
上述した駆動方法にあっては、駆動トランジスタＴＲDの一方のソース／ドレイン領域には電源部１００から駆動電圧ＶCC-Hが印加された状態で、駆動トランジスタＴＲDのゲート電極に映像信号ＶSigが印加される。このため、図４に示すように、書込み処理において第２ノードＮＤ2の電位が上昇する。駆動トランジスタＴＲDの移動度μの値が大きい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（即ち、第２ノードＮＤ2の電位）の上昇量（電位補正値）は大きくなる。逆に、駆動トランジスタＴＲDの移動度μの値が小さい場合、駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位の上昇量は小さくなる。ここで、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【０１２８】
Ｖgs≒ＶSig_m−（ＶOfs−Ｖth）−ΔＶM−ΔＶS      （４）
【０１２９】
尚、映像信号ＶSigの書込みを行う走査信号の期間の長さは、表示素子１０や表示装置の設計に応じて決定すればよい。また、このときの駆動トランジスタＴＲDの他方のソース／ドレイン領域における電位（ＶOfs−Ｖth＋ΔＶM＋ΔＶS）が以下の式（２’）を満足するように、走査信号の期間の長さは決定されているとする。
【０１３０】
表示素子１０にあっては、［期間−ＴＰ（２）7］において発光部ＥＬＰが発光することはない。この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【０１３１】
（ＶOfs−Ｖth＋ΔＶM＋ΔＶS）＜（Ｖth-EL＋ＶCat）    （２’）
【０１３２】
［期間−ＴＰ（２）8］（図４、及び、図８の（Ａ）及び（Ｂ）参照）
駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持する。表示素子１０にあっては、書込み処理によって容量部Ｃ1に映像信号ＶSig_mに応じた電圧が保持されている。走査線からの走査信号は終了しているので、書込みトランジスタＴＲWは非導通状態となる。従って、映像信号ＶSig_mの駆動トランジスタＴＲDのゲート電極への印加が停止されることによって、書込み処理によって容量部Ｃ1に保持された電圧の値に応じた電流が駆動トランジスタＴＲDを介して発光部ＥＬＰに流れて発光部ＥＬＰが発光する。
【０１３３】
表示素子１０の動作について、より具体的に説明する。駆動トランジスタＴＲDの一方のソース／ドレイン領域に電源部１００から駆動電圧ＶCC-Hが印加された状態を維持しており、第１ノードＮＤ1は、データ線ＤＴＬnから電気的に切り離されている。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【０１３４】
ここで、上述したとおり、駆動トランジスタＴＲDのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴＲDのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴＲDのゲート電極とソース領域として働く他方のソース／ドレイン領域との間の電位差Ｖgsは、式（４）の値を保持する。
【０１３５】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を超えるので、発光部ＥＬＰは発光を開始する（図７の（Ｆ）参照）。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴＲDのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。
【０１３６】
Ｉds＝ｋ・μ・（ＶSig_m−ＶOfs−ΔＶM−ΔＶS）2    （５）
【０１３７】
従って、発光部ＥＬＰを流れる電流Ｉdsは、基準電圧ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig_mの値から、駆動トランジスタＴＲDの移動度μに起因した電位補正値ΔＶM，ΔＶSの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴＲDの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴＲDの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目を構成する表示素子１０の輝度は、係る電流Ｉdsに対応した値である。
【０１３８】
しかも、移動度μの大きな駆動トランジスタＴＲDほど電位補正値ΔＶM，ΔＶSが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig_m−ＶOfs−ΔＶM−ΔＶS）2の値が小さくなる結果、駆動トランジスタＴＲDの移動度μのばらつき（更には、ｋのばらつき）に起因するドレイン電流Ｉdsのばらつきを補正することができる。これにより、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部ＥＬＰの輝度のばらつきを補正することができる。
【０１３９】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この第（ｍ＋ｍ’−１）番目の水平走査期間の終期は、［期間−ＴＰ（２）-1］の終期に相当する。ここで、「ｍ’」は、１＜ｍ’＜Ｍの関係を満たし、表示装置において所定の値である。換言すれば、発光部ＥＬＰは、［期間−ＴＰ（２）8］の始期から第（ｍ＋ｍ’）番目の水平走査期間Ｈm+m'の直前まで駆動され、この期間が発光期間となる。
【０１４０】
以上、好ましい実施例に基づき本発明を説明したが、本発明はこの実施例に限定されるものではない。実施例において説明した表示装置の構成や構造、表示装置の製造方法の工程、表示装置の駆動方法の工程は例示であり、適宜変更することができる。
【０１４１】
例えば、上述の説明においては、中間電圧期間の後直ちに映像信号期間が始まるとして説明したが、これに限るものではない。例えば、図１３に示すように、中間電圧期間と映像信号期間との間に別の電圧（図１３においては電圧ＶOfs2、例えば０ボルト）がデータ線ＤＴＬに供給されるといった構成であってもよい。図１４の（Ａ）乃至（Ｃ）は、図１３に示す［期間−ＴＰ（２）7］における表示素子１０の駆動回路１１を構成する各トランジスタの導通状態／非導通状態等を模式的に示す図である。この構成にあっては、図１４の（Ｂ）示すように、電圧ＶOfs2がデータ線ＤＴＬから駆動トランジスタＴＲDのゲート電極に印加されているときには駆動トランジスタＴＲDは非導通状態となり、駆動トランジスタＴＲDの他方のソース／ドレイン領域の電位は従前の電位を維持する。
【０１４２】
実施例１においては、駆動トランジスタＴＲDがｎチャネル型であるとして説明した。駆動トランジスタＴＲDをｐチャネル型トランジスタとする場合には、発光部ＥＬＰのアノード電極とカソード電極とを入れ替えた結線をすればよい。尚、この構成にあってはドレイン電流の流れる向きが変わるので、給電線ＰＳ１等に供給される電圧の値等を適宜変更すればよい。
【０１４３】
また、図１５に示すように、表示素子１０を構成する駆動回路１１が、第１ノードＮＤ1に接続されたトランジスタ（第１トランジスタＴＲ1）を備えている構成であってもよい。第１トランジスタＴＲ1においては、一方のソース／ドレイン領域は、基準電圧ＶOfsが印加され、他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されている。第１トランジスタ制御線ＡＺ１を介して第１トランジスタ制御回路１０３からの制御信号が第１トランジスタＴＲ1のゲート電極に印加され、第１トランジスタＴＲ1の導通状態／非導通状態を制御する。これにより、第１ノードＮＤ1の電位を設定することができる。
【０１４４】
更には、表示素子１０を構成する駆動回路１１が、上述した第１トランジスタＴＲ1に加えて別のトランジスタを備えていてもよい。図１６に、第２トランジスタＴＲ2、第３トランジスタＴＲ3を備えた構成を示す。第２トランジスタＴＲ2においては、一方のソース／ドレイン領域は、初期化電圧ＶCC-Lが印加され、他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。第２トランジスタ制御線ＡＺ２を介して第２トランジスタ制御回路１０４からの制御信号が第２トランジスタＴＲ2のゲート電極に印加され、第２トランジスタＴＲ1の導通状態／非導通状態を制御する。これにより、第２ノードＮＤ2の電位を初期化することができる。第３トランジスタＴＲ3は、駆動トランジスタＴＲDの一方のソース／ドレイン領域と電源線ＰＳ１との間に接続されており、第３トランジスタ制御線ＣＬを介して第３トランジスタ制御回路１０５からの制御信号が第３トランジスタＴＲ3のゲート電極に印加される。
【符号の説明】
【０１４５】
ＴＲW・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ、ＴＲ1・・・第１トランジスタ、ＴＲ2・・・第２トランジスタ、ＴＲ3・・・第３トランジスタ、Ｃ1・・・容量部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部、ＣEL・・・発光部ＥＬＰの容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＰＳ１・・・給電線、ＰＳ２・・・第２の給電線、ＡＺ１・・・第１トランジスタ制御線、ＡＺ２・・・第２トランジスタ制御線、ＣＬ・・・第３トランジスタ制御線、ＤＬ・・・表示素子行、１０・・・表示素子、１１・・・駆動回路、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５，３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８・・・配線、３９・・・配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電源部、１０１・・・走査回路、１０２・・・信号出力回路、１０２Ａ・・・基準電圧生成部、１０２Ｂ・・・中間電圧生成部、１０２Ｃ・・・映像信号生成部、１０２Ｄ・・・信号切替部、１０３・・・第１トランジスタ制御回路、１０４・・・第２トランジスタ制御回路、１０５・・・第３トランジスタ制御回路
【図１】
2011154086.tif 000003
【図２】
2011154086.tif 000004
【図３】
2011154086.tif 000005
【図４】
2011154086.tif 000006
【図５】
2011154086.tif 000007
【図６】
2011154086.tif 000008
【図７】
2011154086.tif 000009
【図８】
2011154086.tif 000010
【図９】
2011154086.tif 000011
【図１０】
2011154086.tif 000012
【図１１】
2011154086.tif 000013
【図１２】
2011154086.tif 000014
【図１３】
2011154086.tif 000015
【図１４】
2011154086.tif 000016
【図１５】
2011154086.tif 000017
【図１６】
2011154086.tif 000018