(57)【要約】【課題】透明膜を露光する際に、下地となる電極配線や露光ステージの溝等の存在により露光の光が局所的に強度が変動する反射光となってレジストを露光するため、高精細なパターニングができない。【解決手段】透明膜上に遮光膜を形成する工程と、前記遮光膜上にレジスト層を塗布し、露光を行なってレジストパターンを形成する工程と、前記レジストパターンをマスクとして、前記遮光膜を除去する工程と、前記レジストパターンをマスクとして遮光膜を除去した後、透明膜を除去する工程と、前記レジストパターンを除去する工程と、前記レジストパターン除去後に、透明膜上の遮光膜を除去する工程を含むことを特徴とする。【選択図】図３
2011197259.tif 000002
【特許請求の範囲】
【請求項１】
透明性基板上に透明膜を形成する工程と
前記透明膜上に遮光膜を形成する工程と、
前記遮光膜上にレジスト層を塗布し、露光を行なってレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記遮光膜を除去する工程と、
前記レジストパターンをマスクとして前記遮光膜を除去した後、前記透明膜を除去する工程と、
前記レジストパターンを除去する工程と、
前記レジストパターンを除去した後に、前記透明膜上の前記遮光膜を除去する工程を
含むパターンの形成方法。
【請求項２】
前記透明膜は酸化インジウム、酸化スズ、酸化亜鉛のいずれかを含む透明導電膜であることを特徴とする請求項１に記載のパターンの形成方法。
【請求項３】
前記遮光膜は、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、またはこれらを主成分とする合金、またはシリコンであることを特徴とする請求項１または２に記載のパターンの形成方法。
【請求項４】
前記遮光膜は、ＡｌにＣｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｔのうち少なくとも一つを添加したことを特徴とする請求項１または２に記載のパターンの形成方法。
【請求項５】
薄膜トランジスタが電気的に接続された画素電極を有する表示画素が第１の絶縁性基板上に形成され、かつ各前記薄膜トランジスタを走査選択するゲート配線と画素電極に書き込む信号電位を与えるソース配線とが交わってマトリックス状に形成されてなるＴＦＴアレイ基板と、第２の絶縁性基板である対向基板との間に液晶層が挟持されて前記ＴＦＴアレイ基板と前記対向基板とが貼り合わされてなる液晶表示装置の製造方法であって、
（Ａ）前記第１の絶縁膜上に第１の金属薄膜を成膜した後、第１回目のフォトリソグラフィープロセスで前記第１の金属薄膜をパターニングして、前記ゲート配線と前記ゲート配線と一体のゲート電極とを形成する工程と、
（Ｂ）第１の絶縁膜と半導体能動膜とオーミック低抵抗シリコン膜とを成膜した後、第２回目のフォトリソグラフィープロセスで前記半導体能動膜と前記オーミック低抵抗シリコン膜とをパターニングする工程と、
（Ｃ）第２の金属薄膜を成膜した後、第３回目のフォトリソグラフィープロセスで前記第２の金属薄膜をパターニングしてソース電極およびドレイン電極を形成する工程と、薄膜トランジスタを形成する半導体活性層該当部のオーミック低抵抗シリコン膜を除去して半導体活性層を有する薄膜トランジスタを形成する工程と、
（Ｄ）第２の絶縁膜を成膜したのちに第４回目のフォトリソグラフィープロセスで前記第１の絶縁膜、前記第２の絶縁膜をパターニングして、少なくとも、前記第１の金属薄膜の表面まで貫通する第１のコンタクトホールと、前記第２の金属薄膜の表面まで貫通する第２のコンタクトホールを形成する工程と、
（Ｅ）透明導電膜を成膜後、前記透明導電膜上に遮光膜を形成した後、第５回目のフォトリソグラフィープロセスで前記遮光膜および前記透明導電膜のパターンを形成し、第５回目のフォトリソグラフィープロセスにて塗布したレジストを除去した後、前記透明導電膜上に残存している前記遮光膜を除去して、前記透明導電膜のパターンを形成する工程を
少なくとも含むことを特徴とする液晶表示装置の製造方法。
【請求項６】
前記透明膜は酸化インジウム、酸化スズ、酸化亜鉛のいずれかを含む透明導電膜であることを特徴とする請求項５に記載の液晶表示装置の製造方法。
【請求項７】
前記遮光膜は、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、またはこれらを主成分とする合金、またはシリコンであることを特徴とする請求項５または６に記載の液晶表示装置の製造方法。
【請求項８】
前記遮光膜は、ＡｌにＣｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｔのうち少なくとも一つを添加したことを特徴とする請求項５または６に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、透明電極の寸法変動による表示不良と歩留まりを向上させることができるパターン形成の方法およびそのパターンを備えた液晶表示装置、特に横方向電界方式等の液晶表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、液晶を用いたディスプレイ用電気光学素子はＣＲＴに変わるフラットパネルディスプレイの一つとして、低消費電力や薄型であるという特徴を活かした製品への応用が盛んになされている。液晶を用いたディスプレイ用電気光学素子には、単純マトリックス型液晶表示装置と、ＴＦＴをスイッチング素子として用いるＴＦＴ−ＬＣＤがある。携帯性、表示品位の点でＣＲＴや単純マトリックス型液晶表示装置より優れた特徴をもつＴＦＴ−ＬＣＤがノート型パソコン、液晶テレビなどに広く実用化されている。ＴＦＴ−ＬＣＤでは、一般にＴＦＴアレイ基板と対向基板との間に液晶層が挟持されている。ＴＦＴアレイ基板上にはＴＦＴがアレイ状に形成されている。このようなＴＦＴアレイ基板および対向基板の外側にはそれぞれ偏光板が設けられ、さらに一方の側にはバックライトが設けられている。このような構造によって良好なカラー表示が得られる。
【０００３】
また、これらの表示装置は、高精細化、高開口率化の要求が高まっており、ＴＦＴおよびそれに接続された画素電極、配線などは、従来よりも微細な加工が必要とされている。特に特許文献１に開示されているように、アクティブマトリックス型の液晶表示装置において、液晶に印加する電界の方向を基板に対して平行な方向とする横方向電界方式が、主に超広視野角を得る手法として用いられている。この方式を採用すると、視角方向を変化させた際のコントラストの変化や階調レベルの反転がほとんど無くなることが明らかとなっている。更に開口率を改善するために、横方向電界を生じる櫛歯形状の画素電極に透明導電膜を適用する場合もある。
【０００４】
しかし、櫛歯形状の画素電極に透明導電膜を用いた場合、櫛歯形状の狭いスリットパターンの幅が不均一となり、表示において輝度ムラとして視認される不具合が発生する。この櫛歯形状の狭いスリットパターンの幅が不均一になる原因は、特許文献２、特許文献３に開示されているように、透明導電膜のパターン形成工程における写真製版の露光ステージからの反射光の影響と、基板に既に作りこまれたＴＦＴなどの電子素子や配線からの反射光の影響である。つまり露光ステージ表面上に存在する窪みや溝、または基板上に作り込まれた電極などの影により露光の反射光が不均一となり、それにより形成されたレジストパターンの寸法が変動し、最終的に透明導電膜パターンの寸法不均一へと繋がっている。
【０００５】
前記のパターン寸法不均一性の問題は、高精細化に伴うパターン微細化の流れの中で、僅かな寸法変動が大きな影響となっており、特に横方向電界方式に使用される櫛歯形状の画素電極やマルチドメイン垂直配向（ＭＶＡ）方式の画素電極に形成するスリットなど場合のみならず、高精細化が進んだツイステッドネマチック（ＴＮ）型液晶表示装置の画素電極、透明導電膜を用いた配線などでも問題となっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平８−２５４７１２号公報
【特許文献２】特開２００６−１２６３０７号公報
【特許文献３】特開２００５−３２２８４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
例えば特許文献２によれば、露光ステージ上に存在する窪みや溝のエッジをテーパー形状にすることで、反射光を散乱あるいは分散させる方法が提案されている。しかし、これは反射光を緩和する可能性はあるが、窪みや溝のない部分の反射強度との差を埋めることはできない。とくに基板吸着孔の穴はステージを貫通しているため、ステージ上の他の領域における反射光と明らかに反射強度が異なるので、抜本的な解決になっていない。
【０００８】
一方、例えば特許文献１によれば、透明導電膜上にレジストパターンを形成する前に、基板裏面に遮光膜として、アルミ、モリブデンなどを形成する方法が記載されている。この方法によれば、露光ステージ表面からの反射光の影響を皆無とすることができる。
【０００９】
しかし、基板裏面に遮光膜を形成すること自体が困難である。基板裏面にアルミなどの遮光膜を形成する場合、遮光膜形成前に基板の表裏を反転させる工程が必要となり、製造コストが上昇する。また、基板の表裏反転後、遮光膜形成装置は電子素子を作り込んだ基板表面を直接ハンドリングしながら、基板搬送しなければならないので、静電気や異物付着による歩留まりの低下が避けられない。また遮光膜形成後、基板の表裏反転を実施しなければならないが、基板裏面に形成された遮光膜が搬送用の基板支持ピンやステージに接触するため、それらの磨耗や遮光膜の付着が歩留まり低下の要因となる。
【００１０】
実際、遮光膜として基板裏面にアルミを用いた場合、遮光膜のアルミが基板支持ピンの先端に付着し、その異物が露光ステージへ持ち込まれた場合のレジストパターン不良（露光ステージ上に異物が存在した場合、レジストと露光焦点がずれて、異物がある部分のレジストが感光不足となり、レジストパターンの寸法が変動する）や基板昇降ピン先端に付着したアルミによる基板裏面へのダメージがある。
【００１１】
また、基板裏面に遮光膜を形成した場合、露光ステージ表面からの反射光は抑えられるが、基板裏面の遮光膜から反射光が生じる場合、基板表面に作り込んだ電子素子や配線をなす金属膜による影の影響は回避できない。この状況を図５に示す。図５は、透明膜１４２上にレジストを塗布した状態で、レジスト未感光部１４３とレジスト感光部１４４となすように露光の光１４５、１４６を照射する露光を行っている状況を示したものである。
【００１２】
露光ステージ１４０には溝１５２があるが、図５においては、反射防止膜である金属膜１５１があるおかげで、溝１５２には露光の光が届かず、したがって溝１５２での乱反射による不具合は生じない。ここで、レジスト１４３、１４４には、基板１の裏面に形成された遮光膜１５１からの反射光１４９と、基板上に形成された金属膜１５３からの反射光とが干渉して照射されている。すなわち、本来は露光の光が届かないレジスト未感光部１４３にも露光の光の一部が反射光となって回り込んで露光されてしまう。そのため、金属膜１５１があったにせよ、場所によってレジストに照射される光量や領域が異なってしまい、仕上がり寸法にばらつきが生じてしまう。
【００１３】
本発明の課題は、従来の方法とは異なり、基板表面に遮光膜を形成することにより、露光ステージおよび基板表面に形成した電子素子や配線からの反射光を抑制することで、透明導電膜のパターン寸法均一性を改善し、表示における輝度ムラを皆無にすることを可能とすることである。
【課題を解決するための手段】
【００１４】
本発明は、透明性基板上に透明膜を形成する工程と前記透明膜上に遮光膜を形成する工程と、前記遮光膜上にレジスト層を塗布し、露光を行なってレジストパターンを形成する工程と、前記レジストパターンをマスクとして、前記遮光膜を除去する工程と、前記レジストパターンをマスクとして遮光膜を除去した後、透明膜を除去する工程と、前記レジストパターンを除去する工程と、前記レジストパターン除去後に、透明膜上の遮光膜を除去する工程を含むことを特徴とする。
【発明の効果】
【００１５】
透明導電膜を加工するための露光の際に、露光ステージおよび基板表面に形成した電子素子や配線からの反射光を抑制できるので、透明導電膜のパターン寸法均一性を改善することができる。また、該パターンを備えた液晶表示装置においては、表示における輝度ムラを皆無にすることができる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１にかかるアレイ基板の１画素の平面図である。
【図２】実施の形態１にかかるアレイ基板の１画素の断面図である。
【図３】５回目のフォトリソグラフィープロセスの露光を説明するための断面図である。
【図４】５回目のフォトリソグラフィープロセスの露光後の状況を示す工程断面図である。
【図５】従来例を示した図である。
【発明を実施するための形態】
【００１７】
実施の形態１．
図１に、本発明の実施におけるアレイ基板の１画素の平面図を示す。また、図１中でＢ−Ｂで示された箇所の断面を図２に示す。図１と図２とを参照して、まず、ガラス等からなる基板１上に、導電性薄膜からなるゲート電極２、共通配線３、ゲート配線４が形成されている。さらに、これらを覆うようにして、窒化珪素や酸化珪素等からなるゲート絶縁膜５が形成されている。
【００１８】
ゲート絶縁膜５上に、ゲート絶縁膜５を介してゲート電極２と対向するように、半導体能動膜６とオーミック低抵抗シリコン膜７とが形成されている。また、オーミック低抵抗シリコン膜６を介して半導体能動膜５と接続するように、ソース電極８とドレイン電極９とが形成されている。ここで、ソース電極８と一体となってつながって形成されるソース配線１０もある。
【００１９】
これらを覆うようにして、層間絶縁膜１２がある。層間絶縁膜１２は、画素コンタクト１３と共通コンタクト１４とを有する。さらに、層間絶縁膜１２上には、画素電極１７と共通電極１８とが形成されている。ここで、画素電極１７は、画素コンタクト１３を介してドレイン電極９と接続し、一方で共通電極１８は、共通コンタクト１４を介して共通配線３と接続する。
【００２０】
画素電極１７と共通電極１８は櫛歯形状にパターニングされており、互いの櫛歯が隙間を隔ててかみ合っている。画素電極１７と共通電極１８との間には、基板１の表面と平行な向きに電界Ｃが印加されて液晶が駆動されることにより表示が行われる。
【００２１】
次に、図１、図２で示したアレイ基板の製造方法について説明する。まず、ガラス等の基板１上に第１の金属薄膜を成膜した後、第1回目のフォトリソグラフィープロセスで第１の金属薄膜をパターニングして、ゲート電極２、共通配線３、ゲート配線４を形成する。
【００２２】
第１の金属薄膜の成膜は、たとえば、スパッタ法や蒸着法により行い、クロムやモリブデン等の高融点金属膜や、アルミまたはアルミ合金膜、もしくはそれらの積層膜を連続成膜する。第１の金属薄膜がアルミやアルミ合金の場合は、パターニングの際に、燐酸と硝酸に加えて酢酸等の有機酸を含んだエッチャントを用いるとよい。
【００２３】
次に、ゲート電極２、共通配線３、ゲート配線４を覆うようにして、第１の絶縁膜であるゲート絶縁膜５と半導体能動膜とオーミック低抵抗シリコン膜とを成膜した後、第２回目のフォトリソグラフィープロセスで半導体能動膜６とオーミック低抵抗シリコン膜７とをエッチングによりパターニングする。
【００２４】
ゲート絶縁膜５の成膜は、たとえばＣＶＤ法により２００〜５００ｎｍの厚みを有する窒化珪素膜や酸化珪素膜を堆積してもよい。また、半導体能動膜６とオーミック低抵抗シリコン膜７とは、非晶質もしくは微結晶といった非単結晶シリコン膜をＣＶＤで堆積してもよい。膜厚は、半導体能動膜６が１００〜３００ｎｍで、オーミック低抵抗シリコン膜７が１０〜５０ｎｍとしてもよい。
【００２５】
次に、第２の金属薄膜を成膜した後、第３回目のフォトリソグラフィープロセスで前記第２の金属薄膜をパターニングして、ソース電極８、ドレイン電極９、ソース配線１０を形成する。その後で露出しているオーミック低抵抗シリコン膜７を除去する。
【００２６】
第２の金属薄膜の成膜は、第１の金属薄膜と同様に行えばよい。また、露出しているオーミック低抵抗シリコン膜７を除去する際には、ウエットエッチングやドライエッチングを用いる。もしウエットエッチングを行う場合には、第２の金属薄膜のサイドエッチングが極端に進まないようなエッチング条件を選択するとよい。また、第２の金属薄膜のパターニングとオーミック低抵抗シリコン膜７の除去とを連続的に同じプロセスで行っても良い。
【００２７】
第２の絶縁膜である層間絶縁膜１２を成膜したのちに第４回目のフォトリソグラフィープロセスで第１の絶縁膜、第２の絶縁膜をパターニングする。少なくとも、共通配線３の表面まで貫通する共通コンタクト１４と、ドレイン電極９の表面まで貫通する画素コンタクト１３を形成する。
【００２８】
層間絶縁膜１２の成膜は、ゲート絶縁膜５の成膜と同様に行えばよい。また、コンタクチホールの開口については、ウエットエッチングやドライエッチングを用いるとよい。
【００２９】
次に、層間絶縁膜１２上に非晶質ＩＴＯ膜等の透明導電膜４２を成膜した後に、クロムやモリブデン等の遮光膜４８の成膜を行う。透明導電膜４２は、ＩＺＯ膜でもＩＴＺＯ膜でもよい。また、遮光膜４８は、クロム、モリブデンに限らず、チタン、タンタル、タングステンであってもよく、これらを主成分とした合金であってもよい。また、遮光膜４８は、アルミを母材としてクロム、モリブデン、チタン、タンタル、タングステン、透明導電膜４２よりも腐食電位の高い金属元素、のうち少なくとも一つを添加した合金でもよい。透明導電膜４２よりも腐食電位の高い金属元素としては、鉄、コバルト、ニッケル、白金が挙げられる。また、遮光膜４８は、露光の光を通さずに遮光するため、その膜厚は５０ｎｍ以上堆積するとよい。
【００３０】
成膜後に５回目のフォトリソグラフィープロセスを行う。そして、フォトリソグラフィープロセスの後で、遮光膜４８を全て除去してしまう。ここで、本実施の形態１の中でも特に、遮光膜４８の形成を含むこの一連のプロセスが重要である。そこで、以下に、遮光膜４８の形成を含む一連のプロセスの中でも露光工程に特化した説明をするために状況を一般化した断面図として示した図３を用いて、５回目のフォトリソグラフィープロセスの露光について説明する。
【００３１】
ここで、図３について説明する。露光ステージ４０上には透明絶縁性基板１が載っている。そして、透明絶縁性基板１上には、透明膜４２が形成され、その上層に遮光膜４８が成膜されている。なお、ゲート絶縁膜５や層間絶縁膜１２は、一般に露光の光４６に対して透過性を有する膜であるが、遮光膜４８の効果をわかりやすく説明するため、図３では省略している。
【００３２】
遮光膜４８上に塗布された感光性のレジスト４３、４４に対し、露光マスク４７の開口部を通して露光の光４６が照射されている。ここで、露光の光４６が照射される領域はレジスト感光部４４であり、露光の光４６が照射されない場合は、レジスト未感光部４３である。ここで、遮光膜４８が無い場合を考えてみる。露光の光４６は、遮光膜４８によって遮られることが無いため、透明膜４２を通りぬけることとなる。そのため、前述のように配線や電極を構成する金属膜や露光ステージ上の溝がある場合には、そこで局所的に光の強さが変動する反射光が生じうる。しかし、本発明の実施の形態１においては、感光性レジスト４３、４４の下に遮光膜４８が一様に形成されている。遮光膜４８が一様に形成されているため、遮光膜４８による反射光も一様となり、局所的に変動する反射光は生じない。したがって、前述のような問題は生じないこととなる。
【００３３】
第５のフォトリソグラフィープロセスにおける露光の光の照射が完了した後は、図３以降の工程を示す工程断面図である図４（ａ）に示すように、現像を行うことによりレジスト感光部４４を除去し、レジスト未感光部４３に相当するレジストパターンを形成する。そして、そのレジストパターンをマスクとして、遮光膜４８および透明膜４２を順次エッチング除去する。エッチングは一括で行ってもいいし、各層ごとに行ってもよい。透明膜４２として非晶質のＩＴＯ、ＩＴＺＯ膜を用いる場合には、王水のような強酸を用いる必要が無いので、たとえばシュウ酸のように遮光膜４８のエッチング液で透明膜４２もエッチングできるような液を選定することにより、一括エッチングすることが可能である。
【００３４】
次に、図４（ｂ）のように、レジスト未感光部４３であるレジストパターンを除去した後に、透明膜４２上に残存する遮光膜４８をエッチングする。このエッチングにおいては、遮光膜４８の下地となる透明膜４２がエッチングされないようなエッチング条件を選択する必要がある。
【００３５】
透明膜４２に非晶質のＩＴＯ、ＩＴＺＯ膜を用いた場合、レジストパターンを除去した後にアニールを行うことにより透明膜４２を結晶化させて、遮光膜４８のエッチングの際に透明膜４２がエッチングされにくいようにしてもよい。つまり、透明膜４２として非晶質のＩＴＯ、ＩＴＺＯ膜を成膜した場合に、図４（ａ）においてはまだ非晶質だとすると、弱酸でもエッチングできるので遮光膜４８との一括エッチングを容易に行うことが可能である。その一方で、図４（ｂ）においてアニールにより透明膜４２が結晶化されている場合は、透明膜４２は非晶質の時よりはエッチングされにくい膜となっているので、遮光膜４８をエッチング除去する際のエッチング選択性を向上させる効果がある。なお、この効果を得ようとする場合は、遮光膜４８の成膜以降、第５のフォトリソグラフィープロセスの間、透明膜４２の結晶化温度を超えない温度にプロセス温度を保つ必要がある。特に、遮光膜４８の成膜温度は１７５℃以下であることが望ましい。
【００３６】
本発明の実施の形態１による製造方法によれば、透明膜の露光の際においても、下地のステージ溝や電極配線に影響される局所的な反射光によるばらつきの影響を受けることがない。したがって、透明膜であっても高精細な加工を行うことができる。
【００３７】
このようにして製造されたＴＦＴアレイ基板は、第２の絶縁性基板である対向基板との間に液晶層を挟持させるように貼り合わされ、必要に応じてＴＦＴアレイ基板や対向基板の外側にそれぞれ偏光板を設けたり、バックライトを設けたりされて液晶表示装置が製造される。
【００３８】
なお、本発明の実施の形態１においては、ＴＦＴアレイ基板を製造するのにマスク枚数を５枚要するプロセスを例にとって説明したが、これに限られるものではない。たとえば、公知のハーフトーンマスクを使用することによりマスク枚数を１枚減らして４枚のマスクを用いるプロセスに適用してもよい。具体的には、ゲート絶縁膜５、半導体能動膜６、オーミック低抵抗シリコン膜７の成膜に引き続いて第２の金属薄膜を成膜した後に、第２のフォトリソグラフィープロセスにおいてハーフトーンマスクを用いた多階調の露光と現像を行なった後で、公知のエッチングと、その際に残存する感光性レジストの厚みを減じるアッシング等のプロセスを適宜組合せて行なう公知の技術を用いることにより、半導体能動膜６、オーミック低抵抗シリコン膜７、ソース電極８、ドレイン電極９、ソース配線１０のパターニング形成を行なうとよい。その後は、絶縁膜を形成した後に第３のフォトリソグラフィープロセスにより絶縁膜にコンタクトホール１３、１４を開口し、第４のフォトリソグラフィープロセスにより画素電極１７、共通電極１８をパターニング形成するとよい。
【００３９】
また、本発明の実施の形態においては、露光の光を照射した領域のレジストを現像で除去する例について説明したが、逆に光を照射しなかった領域のレジストが除去されるようなレジストについても適用できる。
【符号の説明】
【００４０】
１、１０１  透明絶縁性基板、２  ゲート電極、３  共通電配線、４  ゲート配線、
５  ゲート絶縁膜、６  半導体能動膜、７  オーミックコンタクト膜、
８  ソース電極、９  ドレイン電極、１０  ソース配線、
１２  層間絶縁膜、１３，１４  コンタクトホール、１７  画素電極、１８  共通電極、４０、１４０  露光ステージ、４２、１４２  透明膜、
４３、１４３  レジスト未感光部、４４、１４４  レジスト感光部、
４５、４６，１４５、１４６  露光の光、
４７、１４７  露光用マスク、４８  遮光膜、
４９、１４９  反射光、１５０  マスク透過光の一部、１５１  反射防止膜、
１５２  露光ステージ溝、１５３  基板上に形成された金属膜
【図１】
2011197259.tif 000003
【図２】
2011197259.tif 000004
【図３】
2011197259.tif 000005
【図４】
2011197259.tif 000006
【図５】
2011197259.tif 000007