(57)【要約】【課題】走査型表示装置制御回路を提供する。【解決手段】本走査型表示装置制御回路は連続するフレームデータを受信し、それに応じて発光ダイオード（ＬＥＤ）表示装置を駆動するのに適している。この走査型表示装置制御回路は、ピン・ポンバッファと、データ記憶制御器と、ライン走査制御器と、表示バッファと、スクランブルド・パルス幅変調（ＰＷＭ）信号生成器とを備え、フレームデータを循環的にかつ繰り返し使用することで、多量のデータを繰り返し送信することを避けることが出来る。従って、データを入力するための帯域幅を大幅に削減することが出来る。また、スクランブルドＰＷＭ信号生成器は長い期間のＰＷＭ信号を複数の短い期間のスクランブルドＰＷＭ信号にスクランブルすることが出来る。従って、データを入力するための帯域幅を変えることなくリフレッシュレートを効率的に上げることが出来る。【選択図】図２
2011076052.tif 000002
【特許請求の範囲】
【請求項１】
連続する複数のフレームデータを受信し、それに応じて発光ダイオード（ＬＥＤ）表示装置を駆動するのに適した走査型表示装置制御回路であって、
第１記憶領域と第２記憶領域とを有するピン・ポンバッファと、
該フレームデータを順番に受信し、該フレームデータを該第１記憶領域又は該第２記憶領域に交互に格納するためのデータ記憶制御器と、
該ピン・ポンバッファに論理的に接続され、該第１記憶領域又は該第２記憶領域から該フレームデータ内の複数のラインデータを読み出すためのライン走査制御器と、
該ライン走査制御器に論理的に接続され、該ラインデータを記憶するための表示バッファと、
該表示バッファと該ライン走査制御器とに論理的に接続され、該ラインデータを読み出し、該ラインデータに応じてスクランブルド・パルス幅変調（ＰＷＭ）信号を生成して、該ＬＥＤ表示装置を駆動するためのスクランブルドＰＷＭ信号生成器と
を備える走査型表示装置制御回路。
【請求項２】
前記ラインデータはＭビットからなり、１走査ライン切替期間の経過後、前記スクランブルドＰＷＭ信号生成器は、別のラインデータを読み出し、該別のラインデータに応じて別のスクランブルドＰＷＭ信号を生成し、該走査ライン切替期間は２Nサイクルであり、このＮは該Ｍより小さい請求項１に記載の走査型表示装置制御回路。
【請求項３】
前記スクランブルドＰＷＭ信号は、主信号と補正信号とを含み、前記スクランブルドＰＷＭ信号生成器は、
第１数値信号を出力するための第１カウンターと、
前記ラインデータの最初で最上位のＮビット（ＭＳＢｓ）を入力するために使用される第１入力端と、該第１数値信号を入力するために使用される第２入力端とを有し、該第１入力端及び該第２入力端の入力に応じて該主信号を出力する第１比較器と、
１サブ期間ごとに出力値が変わる第２数値信号を出力するための第２カウンターと、
該ラインデータの最後で最下位のＬビット（ＬＳＢｓ）を入力するために使用される第３入力端と、該第２数値信号を入力するために使用される該第４入力とを有し、該第３入力端及び該第４入力端の入力に応じて該補正信号を出力する第２比較器と
を備える、請求項２に記載の走査型表示装置制御回路。
【請求項４】
前記スクランブルドＰＷＭ信号生成器は、
乱数信号を出力するための乱数生成器と、
前記ラインデータを入力するために使用される第１入力端と、該乱数信号を入力するために使用される第２入力端とを有し、該第１入力端及び該第２入力端の入力に応じて主信号を出力する第１比較器と
を備える、請求項２に記載の走査型表示装置制御回路。
【請求項５】
前記ラインデータはＭビットからなり、１走査ライン切替期間の経過後、前記スクランブルドＰＷＭ信号生成器は、別のラインデータを読み出し、該別のラインデータに応じて別のスクランブルドＰＷＭ信号を生成し、該走査ライン切替期間は２Nサイクルにデッドタイム期間を加えた期間であり、このＮは該Ｍより小さい請求項１に記載の走査型表示装置制御回路。
【請求項６】
前記ライン走査制御器は外部クロック信号を入力するための外部クロック信号入力ポートを有し、該外部クロック信号の周期は、前記サイクルの長さと前記デッドタイム期間の長さとを制御するために使用される請求項５に記載の走査型表示装置制御回路。
【請求項７】
前記表示バッファは、
前記ライン走査制御器に論理的に接続され、前記第１記憶領域からの前記ラインデータを一時的に記憶するための第１サブレジスタと、
前記ライン走査制御器に論理的に接続され、前記第２記憶領域からの前記ラインデータを一時的に記憶するための第２サブレジスタと、
前記スクランブルドＰＷＭ信号生成器に論理的に接続され、該第１サブレジスタ又は該第２サブレジスタ内の該ラインデータを読み出すための主レジスタと
を備える、請求項１に記載の走査型表示装置制御回路。
【請求項８】
前記ライン走査制御器は指令入力ポートを有し、
該指令入力ポートがフレーム切替指令を受け取ると、前記主レジスタは前記第１サブレジスタから切替えて前記第２サブレジスタからデータを読み出すか、又は該第２サブレジスタから切替えて該第１サブレジスタからデータを読み出す請求項７に記載の走査型表示装置制御回路。
【請求項９】
連続する複数のフレームデータを受信し、それに応じて発光ダイオード（ＬＥＤ）表示装置を駆動するのに適した走査型表示装置制御回路であって、
第１記憶領域と第２記憶領域とを有するピン・ポンバッファと、
該フレームデータを順番に受信し、該フレームデータを該第１記憶領域又は該第２記憶領域に交互に格納するためのデータ記憶制御器と、
該ピン・ポンバッファに論理的に接続され、該第１記憶領域又は該第２記憶領域から交互に該フレームデータ内の複数のラインデータを読み出すためのライン走査制御器と、
該ライン走査制御器に論理的に接続され、該ラインデータを一時的に記憶するための表示バッファと、
該表示バッファ又は該ライン走査制御器に論理的に接続され、該ラインデータを読み出し、該ラインデータに応じてパルス幅変調（ＰＷＭ）信号を生成するＰＷＭ信号生成器と
を備え、
該ラインデータはＭビットからなり、１走査ライン切替期間の経過後、該ＰＷＭ信号生成器は、別のラインデータを読み出し、該別のラインデータに応じて別のＰＷＭ信号を生成し、該走査ライン切替期間は２Nサイクルにデッドタイム期間を加えた期間であり、このＮは該Ｍより小さい走査型表示装置制御回路。
【請求項１０】
前記デッドタイム期間の長さは外部クロック信号によって制御される請求項９に記載の走査型表示装置制御回路。
【請求項１１】
前記ＰＷＭ信号生成器はスクランブルドＰＷＭ信号生成器であり、該スクランブルドＰＷＭ信号生成器はスクランブルドＰＷＭ信号を生成するために使用される請求項９に記載の走査型表示装置制御回路。
【請求項１２】
前記スクランブルドＰＷＭ信号は、主信号と補正信号とを含み、前記スクランブルドＰＷＭ信号生成器は、
第１数値信号を出力するための第１カウンターと、
前記ラインデータの最初で最上位のＮビット（ＭＳＢｓ）を入力するために使用される第１入力端と、該第１数値信号を入力するために使用される第２入力端とを有し、該第１入力端及び該第２入力端の入力に応じて該主信号を出力する第１比較器と、
第２数値信号を出力するための第２カウンターと、
該ラインデータの最後で最下位のＬビット（ＬＳＢｓ）を入力するために使用される第３入力端と、該第２数値信号を入力するために使用される第４入力端とを有し、該第３入力端及び該第４入力端の入力に応じて該補正信号を出力する第２比較器と
を備える、請求項１１に記載の走査型表示装置制御回路。
【請求項１３】
前記スクランブルドＰＷＭ信号生成器は、
乱数信号を出力するための乱数生成器と、
前記ラインデータを入力するために使用される第１入力端と、該乱数信号を入力するために使用される第２入力端とを有し、該第１入力端及び該第２入力端の入力に応じて主信号を出力する第１比較器と
を備える、請求項１１に記載の走査型表示装置制御回路。
【請求項１４】
前記表示バッファは、
前記ライン走査制御器に論理的に接続され、前記第１記憶領域からの前記ラインデータを一時的に記憶するための第１サブレジスタと、
前記ライン走査制御器に論理的に接続され、前記第２記憶領域からの前記ラインデータを一時的に記憶するための第２サブレジスタと、
前記スクランブルドＰＷＭ信号生成器に論理的に接続され、該第１サブレジスタ又は該第２サブレジスタ内の該ラインデータを読み出すための主レジスタと
を備える、請求項１１に記載の走査型表示装置制御回路。
【請求項１５】
前記ライン走査制御器は指令入力ポートを有し、
該指令入力ポートがフレーム切替指令を受け取ると、前記主レジスタは前記第１サブレジスタから切替えて前記第２サブレジスタからデータを読み出すか、又は該第２サブレジスタから切替えて該第１サブレジスタからデータを読み出す請求項１４に記載の走査型表示装置制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路、特に、走査型表示装置制御回路に関する。
【背景技術】
【０００２】
近年、発光ダイオード（ＬＥＤ）を製造するコストは大幅に減少した。そのため、ＬＥＤ表示が屋内競技場、広告掲示板等の様々な場所で広く使用されるようになっている。
【０００３】
通常、ＬＥＤ表示装置は数千個のＬＥＤを表示画素群として使用する。１フレームは異なる輝度を持つ複数の画素によって構成され、多数のフレームが順番に表示され、１つの動画像を構成する。
【０００４】
画素群はそれぞれ制御器によって制御される。入力データに応じて、該制御器はＯＮ信号またはＯＦＦ信号をＬＥＤドライバに送信して、各画素の輝度を制御する。
【０００５】
一般に、動画像は毎秒約６０フレームを切替える。即ち、入力フレームのフレームレートは６０Ｈｚである。フレーム切替周期は非常に短いので、進行する画像を見た時、人は視覚持続現象により進行する画像は連続していると感じる。
【０００６】
また、１フレーム全体を表示するための時間をリフレッシュ時間と呼ぶ。リフレッシュ時間の逆数がリフレッシュレートである。リフレッシュレートが高いほど、ＬＥＤ表示装置のちらつきは少ない（例えば、写真機の高速シャッターを使用して写真を撮る時のように）。
【０００７】
また、多数のＬＥＤドライバが１つのＬＥＤ表示装置に必要とされる。ＬＥＤドライバの数を減らすために、ＬＥＤ表示装置は走査型制御器を採用してもよい。走査型制御器において、多数のＬＥＤは切替器によって時間分割駆動される。従って、同じ１つのＬＥＤドライバが多数のＬＥＤを駆動する。
【０００８】
走査型制御器はＬＥＤドライバの数を節約できるが、１つのＬＥＤドライバが処理するデータ量は倍数的に増加する。即ち、ＬＥＤドライバはより大きな送信帯域幅を必要とする。また、１フレーム全体を表示するためにより多くの時間がかかるので、リフレッシュレートはそれに応じて低下する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従って、本発明は、走査型表示装置のリフレッシュレートを向上させ、ＬＥＤドライバの送信帯域幅を削減することができる走査型表示装置制御回路を提供する。
【課題を解決するための手段】
【００１０】
本発明は、連続する複数のフレームデータを受信し、それに応じて発光ダイオード（ＬＥＤ）表示装置を駆動するのに適した走査型表示装置制御回路を提供する。この走査型表示装置制御回路はピン・ポンバッファと、データ記憶制御器と、ライン走査制御器と、表示バッファと、スクランブルド・パルス幅変調（ＰＷＭ）信号生成器とを備える。
【００１１】
該ピン・ポンバッファは第１記憶領域と第２記憶領域とを有する。該データ記憶制御器は該フレームデータを順番に受信し、該フレームデータを該第１記憶領域又は該第２記憶領域に交互に格納する。該ライン走査制御器は該ピン・ポンバッファに論理的に接続され、該第１記憶領域又は該第２記憶領域から交互に該フレームデータ内のラインデータを読み出すために使用される。該表示バッファは該ライン走査制御器に論理的に接続され、該ラインデータを一時的に記憶するために使用される。
【００１２】
該スクランブルドＰＷＭ信号生成器は該表示バッファと該ライン走査制御器とに論理的に接続され、該ラインデータを読み出し、該ラインデータに応じてスクランブルドＰＷＭ信号を生成して、該ＬＥＤ表示装置を駆動する。
【００１３】
本発明の１つの実施形態では、前記ラインデータはＭビットからなり、１走査ライン切替期間の経過後、前記スクランブルドＰＷＭ信号生成器は、別のラインデータを読み出し、該別のラインデータに応じて別のスクランブルドＰＷＭ信号を生成する。該走査ライン切替期間は２N動作期間であり、このＮは該Ｍより小さい。
【００１４】
本発明の別の実施形態では、前記ラインデータはＭビットからなり、１走査ライン切替期間の経過後、前記スクランブルドＰＷＭ信号生成器は、別のラインデータを読み出し、該別のラインデータに応じて別のスクランブルドＰＷＭ信号を生成する。該走査ライン切替期間は２N動作期間＋デッドタイム期間であり、このＮは該Ｍより小さい。
【００１５】
本発明は、連続する複数のフレームデータを受信し、それに応じてＬＥＤ表示装置を駆動するのに適した別の走査型表示装置制御回路を提供する。この走査型表示装置制御回路はピン・ポンバッファと、データ記憶制御器と、ライン走査制御器と、パルス幅変調（ＰＷＭ）信号生成器とを備える。該ライン走査制御器は、１走査ライン切替期間の経過後、フレームデータの別のラインデータを読み出し、該別のラインデータを該ＰＷＭ信号生成器に送る。該走査ライン切替期間は２N動作期間＋デッドタイム期間である。
【００１６】
走査型表示装置制御回路は、フレームデータを循環的にかつ繰り返し使用することで、多量のデータを繰り返し送信することを避けることが出来る。従って、データを入力するための帯域幅を大幅に削減することが出来る。また、スクランブルドＰＷＭ信号生成器は長い期間のＰＷＭ信号を複数の短い期間のスクランブルドＰＷＭ信号にスクランブルすることが出来る。従って、データを入力するための帯域幅を変えることなくリフレッシュレートを効率的に上げることが出来る。
本発明は下記の詳細な説明からより完全に理解されるであろう。下記の説明は例示だけのためであり、本発明を限定するものではない。
【図面の簡単な説明】
【００１７】
【図１】本発明の走査型ＬＥＤ表示装置の構造図である。
【図２】本発明の第１の実施形態に係るシステムのブロック図である。
【図３Ａ】本発明に係る駆動信号のタイミング図である。
【図３Ｂ】本発明に係る駆動信号のタイミング図である。
【図４Ａ】本発明に係るスクランブルドＰＷＭ信号生成器の第１の実施形態のシステムのブロック図である。
【図４Ｂ】本発明に係るスクランブルドＰＷＭ信号生成器の第２の実施形態のシステムのブロック図である。
【図５Ａ】本発明の図２における動作の概略図である。
【図５Ｂ】本発明の図２における動作の概略図である。
【図５Ｃ】本発明の図２における動作の概略図である。
【図６】本発明の第２の実施形態に係るシステムのブロック図である。
【発明を実施するための形態】
【００１８】
本発明の詳細な特徴と利点を下記の実施形態において説明する。当業者は本発明の内容を容易に理解し、実施することができるであろう。また、本発明の目的と利点は本明細書、請求項、及び図面に開示された内容を参照することで当業者にとって明らかとなるであろう。下記の実施形態は本発明の特徴を更に例示するためのものであり、本発明の範囲はこれらの特徴に限定されない。
【００１９】
図１を参照すると、ＬＥＤ表示装置９０の構造図が示されている。ＬＥＤ表示装置９０は走査型表示画面であり、スイッチ９２と一緒に使用される。例えば、ＬＥＤ表示装置９０上のＬＥＤ群は、第１ラインＬＥＤ、第２ラインＬＥＤ、第３ラインＬＥＤ、・・・、第８ラインＬＥＤに分けられる。スイッチ９２は第１ラインＬＥＤ、第２ラインＬＥＤ、第３ラインＬＥＤ、・・・、第８ラインＬＥＤを循環的にかつ順にオンする。
【００２０】
スイッチ９２が第１ラインＬＥＤをオンすると、走査型表示装置制御回路１０は第１ラインＬＥＤに対応する駆動信号を出力する。同様に、他のラインＬＥＤに対応する駆動信号も出力される。
【００２１】
図２を参照すると、本発明の第１の実施形態に係るシステムのブロック図が示されている。走査型表示装置制御回路１０はピン・ポンバッファ１１と、データ記憶制御器２０と、ライン走査制御器３０と、表示バッファ５０と、スクランブルドＰＷＭ信号生成器６０とを備える。
【００２２】
ピン・ポンバッファ１１は第１記憶領域１２と第２記憶領域１４とを備える。ピン・ポンバッファ１１はデータの書き込み、読み出しを連続して行うことが出来る。データ記憶制御器２０はフレームデータを順番に受信し、該フレームデータを第１記憶領域１２又は第２記憶領域１４に交互に格納するために使用される。
【００２３】
ライン走査制御器３０はピン・ポンバッファ１１に論理的に接続され、第１記憶領域１２又は第２記憶領域１４から交互にフレームデータ内のラインデータを読み出すために使用される。
【００２４】
表示バッファ５０はライン走査制御器３０に論理的に接続され、第１記憶領域１２又は第２記憶領域１４内のフレームデータ内のラインデータを一時的に記憶するために使用される。表示バッファ５０はフリップフロップ又はＳＲＡＭ（スタティック・ランダムアクセスメモリー）であってよい。
【００２５】
スクランブルドＰＷＭ信号生成器６０はライン走査制御器３０と表示バッファ５０とに論理的に接続されている。スクランブルドＰＷＭ信号生成器６０はラインデータを読み出し、そのラインデータに応じてスクランブルドＰＷＭ信号を生成するために使用される。
【００２６】
本発明の詳細な動作方法を下記に例示する。
本実施形態では、フレームデータは階調フレームデータである。即ち、フレームデータに含まれる情報はフレームの階調輝度を表す。階調輝度の値は任意の色の強度を表してよい。階調輝度の値が大きいほど、その色は明るい。一方、階調輝度の値が小さいほど、その色は暗い。例えば、１６ビット階調輝度の場合、階調輝度「６５５３５」は白を表し、階調輝度「０」は黒を表す。
【００２７】
先ず、データ記憶制御器２０は第１フレーム期間の第１フレームデータ（フレーム１）を第１記憶領域１２に格納し、第２フレーム期間の第２フレームデータ（フレーム２）を第２記憶領域１４に格納し、第３フレーム期間の第３フレームデータ（フレーム３）を第１記憶領域１２に格納し、第４フレーム期間の第４フレームデータ（フレーム４）を第２記憶領域１４に格納する。このような順番に従って、フレームデータは第１記憶領域１２又は第２記憶領域１４に連続的に格納される。
【００２８】
第２フレーム期間では、第２フレームデータが第２記憶領域１４に書き込まれるだけでなく、第１フレームデータが第１記憶領域１２から読み出される。第３フレーム期間では、第３フレームデータが第１記憶領域１２に書き込まれるだけでなく、第２フレームデータが第２記憶領域１４から読み出される。連続的で交互の書き込みステップ及び読み出しステップによって、ピン・ポンバッファ１１は読み出しと書き込みとの間に休止期間を作らない。
【００２９】
同じフレーム期間中に、ライン走査制御器３０はフレームデータ内のラインデータを順にかつ循環的に読み出し、読み出したラインデータを表示バッファ５０に送る。各フレームデータは同じ方法で処理されるので、第１フレームデータだけを説明する。例えば、第１フレームデータは８つのラインデータ（第１ラインデータ、第２ラインデータ、第３ラインデータ、・・・、第８ラインデータ）を含む。ライン走査制御器３０は第１ラインデータ、第２ラインデータ、第３ラインデータ、・・・、第８ラインデータの順にラインデータを読み出す。第８ラインデータを読み出した後、ライン走査制御器３０は第１ラインデータを再び読み出す。このような順次循環式に、ライン走査制御器３０はフレームデータの全てのラインデータを読み出し、表示バッファ５０に送る。
【００３０】
表示バッファ５０は第１サブレジスタ５１、第２サブレジスタ５２、及び主レジスタ５３を備える。第１サブレジスタ５１と第２サブレジスタ５２はライン走査制御器３０に論理的に接続され、第１記憶領域１２又は第２記憶領域１４からのラインデータを一時的に記憶するために使用される。主レジスタ５３は第１サブレジスタ５１又は第２サブレジスタ５２内のラインデータを読み出すために使用される。
【００３１】
スクランブルドＰＷＭ信号生成器６０は、長い期間のＰＷＭ信号を複数の短い期間のスクランブルドＰＷＭ信号にスクランブルすることが出来る。例えば、１６ビット階調輝度の場合、各ラインデータのデータの長さは１６ビットである。ラインデータに対応するＰＷＭ信号の表示期間は６５，５３６（２16）サイクルである。スクランブルドＰＷＭ信号生成器６０は６５，５３６サイクルの長さのＰＷＭ信号を複数（例えば６４個）のスクランブルドＰＷＭ信号にスクランブルすることが出来る。言い換えれば、各スクランブルドＰＷＭ信号の表示期間は１，０２４（２10）サイクルである。
【００３２】
ここで、１サイクルはクロック信号の立ち上がりエッジから次のクロック信号の立ち上がりエッジまでの期間と定義でき、また、クロック信号の立ち下がりエッジから次のクロック信号の立ち下がりエッジまでの期間とも定義できる。
【００３３】
スクランブルドＰＷＭ信号生成器６０はスクランブルドＰＷＭ信号をＬＥＤ表示装置９０に送る。１走査ライン切替期間ごとに、ライン走査制御器３０はライン切替えを行う。例えば、ライン走査制御器３０は第１ラインデータを読み出し、これをスクランブルドＰＷＭ信号生成器６０に送り、駆動信号を出力させる。１走査ライン切替期間（１０２４サイクル）経過後、ライン走査制御器３０は第２ラインデータを読み出し、これをスクランブルドＰＷＭ信号生成器６０に送り、駆動信号を出力させる。これらのステップを連続的に繰り返して、ライン走査制御器３０は第１ラインデータ、第２ラインデータ、・・・、第８ラインデータを順に読み出す。第８ラインデータを読み出した後、ライン走査制御器３０は第１ラインデータを再び読み出す。
【００３４】
図３Ａを参照すると、駆動信号のタイミング図が示されている。第１走査ライン切替期間（１０２４サイクル）中に、第１ラインデータがスクランブルドＰＷＭ信号生成器６０に送られ、スクランブルドＰＷＭ信号が生成される。第２走査ライン切替期間、即ち、次の１０２４サイクル中に、第２ラインデータがスクランブルドＰＷＭ信号生成器６０に送られ、スクランブルドＰＷＭ信号が生成される。この動作を繰り返して、第１ラインデータ、第２ラインデータ、・・・、第８ラインデータが順にスクランブルドＰＷＭ信号生成器６０に送られ、スクランブルドＰＷＭ信号が生成される。
【００３５】
８つの走査ライン切替期間後、フレームデータが完全に表示される。これら８つのサブ信号期間の全時間は１サブ期間と呼ばれる。本実施形態では、第１サブ期間の長さは８，１９２（８×１０２４）サイクルであり、一方、従来の方法では、１フレーム全てを表示するために５２４，２８８（８×６５，５３６）サイクルが必要である。本発明の走査型表示装置制御回路１０による１フレーム全てを表示するための時間は、従来の方法の６４分の１である。即ち、走査型表示装置制御回路１０のリフレッシュレートは、従来の方法の６４倍である。
【００３６】
ライン走査型ＬＥＤ表示装置９０では、ゴーストの発生を防止するために、１ラインデータに対応する駆動信号の終了後、デッドタイム期間と呼ばれる休止後に、別のラインデータに対応する駆動信号を送ってもよい。
【００３７】
図３Ｂを参照すると、駆動信号のタイミング図が示されている。第１の１０２４サイクル中に、第１ラインデータがスクランブルドＰＷＭ信号生成器６０に送られ、スクランブルドＰＷＭ信号が生成される。その後、１０２５番目のサイクルでは、走査型表示装置制御回路１０は駆動信号の生成を停止する。１０２５番目のサイクルの長さがデッドタイム期間の長さである。
【００３８】
本発明の１つの実施形態では、ライン走査制御器３０は外部クロック信号入力ポートを有する。この外部クロック信号入力ポートは外部クロック信号を入力するために使用される。外部クロック信号は多数のサブクロック信号からなり、各サブクロック信号の周期は１サイクルに相当する。即ち、外部クロック信号の長さを変えることで、デッドタイム期間の長さを変えることができる。
【００３９】
スクランブルドＰＷＭ信号生成器６０は下記に例示する少なくとも２つの実施形態として実施可能である。
【００４０】
図４ＡはスクランブルドＰＷＭ信号生成器６０の第１の実施形態に係るシステムのブロック図である。スクランブルドＰＷＭ信号生成器６０は第１カウンター４１、第１比較器６１、第２カウンター４２、及び第２比較器６２を備える。
【００４１】
第１カウンター４１は第１数値信号を出力するために使用される。第１数値信号は昇順信号であるのが好ましい。第１比較器６１は第１入力端と第２入力端とを有する。第１入力端はラインデータの最初で最上位のＮビット（ＭＳＢｓ）を入力するために使用され、第２入力端は第１数値信号を入力するために使用される。第１比較器６１は第１入力端及び第２入力端の入力に応じて主信号を出力する。例えば、第１入力端の値が第２入力端の値より大きい時、第１比較器６１は「論理１」信号を出力し、第１入力端の値が第２入力端の値より小さい時、第１比較器６１は「論理０」信号を出力する。「論理１」信号がＬＥＤに送られた時だけ、即ち、ラインデータの最初で最上位のＮビットの値が第１カウンター４１の値より大きい時だけ、ＬＥＤは発光する。
【００４２】
第２カウンター４２は第２数値信号を出力するために使用される。第２比較器６２は第３入力端と第４入力端とを有する。第３入力端はラインデータの最後で最下位のＬビット（ＬＳＢｓ）を入力するために使用され、第４入力端は第２数値信号を入力するために使用される。第２比較器６２は第３入力端及び第４入力端の入力に応じて補正信号を出力する。例えば、第３入力端の値が第４入力端の値より大きい時、第２比較器６２は「論理１」信号を出力し、第３入力端の値が第４入力端の値より小さい時、第２比較器６２は「論理０」信号を出力する。第２数値信号はその出力値を１サブ期間ごとに変える。従って、各ラインのスクランブルドＰＷＭ信号の出力期間の中断点が記録され、同じラインが次回、走査される時、スクランブルドＰＷＭ信号は前回のスクランブルドＰＷＭ信号の出力期間の中断点から出力を再開する。従って、走査の中断によって影響されることなく、ＰＷＭ出力期間を完全に終了することが出来る。第２カウンター４２は順次カウント手順又は等ホップカウント手順を採用できる。等ホップカウント手順はスクランブルドＰＷＭ信号群がより均一に出力されるようにする。
【００４３】
スクランブルドＰＷＭ信号生成器６０から出力されるスクランブルドＰＷＭ信号は、第１比較器６１によって出力される主信号と、第２比較器６２によって出力される補正信号とからなる。即ち、スクランブルドＰＷＭ信号は第１セグメントと第２セグメントとに時間的に分けることが出来る。第１セグメントの信号が主信号であり、第２セグメントの信号が補正信号である。
【００４４】
例えば、１６ビットラインデータの場合、ラインデータの十進値が「６４０５」であると仮定すると、該ラインデータの最初で最上位の１０ビットは十進値「１００」を表し、該ラインデータの最後で最下位の６ビットは十進値「５」を表す。ラインデータは６４個のスクランブルドＰＷＭ信号にスクランブルされ、該各スクランブルドＰＷＭ信号の長さは１０２４サイクルである。該ラインデータの最後で最下位の６ビットは十進値「５」を表しているので、６４個のスクランブルドＰＷＭ信号のうち５個のスクランブルドＰＷＭ信号の補正信号は「１」であり、他の５９個のスクランブルドＰＷＭ信号の補正信号は「０」である。即ち、該５個のスクランブルドＰＷＭ信号のデューティサイクルは１０１／１０２４であり、他の５９個のスクランブルドＰＷＭ信号のデューティサイクルは１００／１０２４である。低周波数成分及び視覚ちらつきを低減するために、第２カウンター４２は等ホップカウント手順を採用して、デューティサイクル１０１／１０２４の該５個のスクランブルドＰＷＭ信号を６４個のスクランブルドＰＷＭ信号中に均一に分布させることが出来る。その実施方法は中華民国特許出願第２００７２９１３３号に記載されている。
【００４５】
図４ＢはスクランブルドＰＷＭ信号生成器６０の第２の実施形態に係るシステムのブロック図である。スクランブルドＰＷＭ信号生成器６０は乱数生成器４３及び第１比較器６１を備える。乱数生成器４３は乱数信号を生成する。第１比較器６１は第１入力端及び第２入力端を有する。第１入力端はラインデータを入力するために使用され、第２入力端は乱数信号を入力するために使用される。第１入力端の値が第２入力端の値より大きい時、第１比較器６１は第１信号を出力し、第１入力端の値が第２入力端の値と等しいかより小さい時、第１比較器６１は第２信号を出力する。例えば、該第１信号は「論理１」信号であり、該第２信号は「論理０」信号である。「論理１」信号がＬＥＤに送られた時だけ、即ち、ラインデータの値が乱数生成器４３よって生成された乱数信号より大きい時だけ、ＬＥＤは発光する。
【００４６】
上記２つの実施形態において、走査ライン切替期間の長さは同じである。ラインフィードはライン走査制御器３０によって実行される。
【００４７】
図５Ａ、図５Ｂ、図５Ｃを参照してＰＷＭ信号を生成するフローを説明する。図５Ａ、図５Ｂ、図５Ｃは図２における動作の概略図である。
【００４８】
図５Ａを参照すると、第１ラインデータが主レジスタ５３に格納され、第２ラインデータが第１サブレジスタ５１に格納されている。この時、スクランブルドＰＷＭ信号生成器６０は主レジスタ５３の値を読み出して、スクランブルドＰＷＭ信号を生成する。
【００４９】
図５Ｂを参照すると、１走査ライン切替期間経過後、図５Ａで第１サブレジスタ５１に格納されていた第２ラインデータが主レジスタ５３に送られ、ライン走査制御器３０は第３ラインデータを第１サブレジスタ５１に送る。
【００５０】
走査型表示装置制御回路１０は、第１ラインデータ、第２ラインデータ、・・・、第８ラインデータの各スクランブルドＰＷＭ信号を順に出力した後、第１ラインデータのスクランブルドＰＷＭ信号を再び出力する。同じフレームデータのラインデータを繰り返し読み出すことで、走査型表示装置制御回路１０は多量のフレームデータを繰り返し送信することを避けることが出来る。従って、データを入力するための帯域幅を大幅に削減することが出来る。
【００５１】
また、ライン走査制御器３０は指令入力ポート（不図示）を有する。この指令入力ポートがフレーム切替指令を受け取ると、主レジスタ５３は第１サブレジスタ５１から切替えて第２サブレジスタ５２からデータを読み出すか、又は第２サブレジスタ５２から切替えて第１サブレジスタ５１からデータを読み出す。図５Ｃを参照すると、第２サブレジスタ５２のラインデータが主レジスタ５３に送られる。図５Ｃにおける動作は図５Ａにおける動作と対称になっている。
【００５２】
２つのレジスタ（第１サブレジスタ５１と第２サブレジスタ５２）を有する構造と、先立ってデータを格納する機構によって、走査型表示装置制御回路１０はフレームデータに対応する駆動信号を中断することなく送信することが出来る。
【００５３】
本発明の１つの実施形態では、ラインデータに複数の値が存在する場合、該複数の値に対応する駆動信号群を並列に出力することが出来る。走査型表示装置制御回路１０は複数の表示バッファ５０と、複数のスクランブルドＰＷＭ信号生成器６０とを備える。
【００５４】
図６を参照すると、本発明の第２の実施形態に係るシステムのブロック図が示されている。走査型表示装置制御回路１０はピン・ポンバッファ１１と、データ記憶制御器２０と、ライン走査制御器３０と、表示バッファ５０と、ＰＷＭ信号生成器６０’とを備える。ＰＷＭ信号生成器６０’は通常のＰＷＭ信号生成器であってもよいし、スクランブルドＰＷＭ信号生成器６０であってもよい。走査型表示装置制御回路１０の動作は第１の実施形態のものと同様であり、説明を繰り返さない。
【００５５】
このように、本発明の走査型表示装置制御回路は、フレームデータを循環的にかつ繰り返し使用することで、多量のデータを繰り返し送信することを避けることが出来る。従って、データを入力するための帯域幅を大幅に削減することが出来る。また、スクランブルドＰＷＭ信号生成器は長い期間のＰＷＭ信号を複数の短い期間のスクランブルドＰＷＭ信号にスクランブルすることが出来る。従って、データを入力するための帯域幅を変えることなくリフレッシュレートを効率的に上げることが出来る。
【符号の説明】
【００５６】
１０  走査型表示装置制御回路
１１  ピン・ポンバッファ
１２  第１記憶領域
１４  第２記憶領域
２０  データ記憶制御器
３０  ライン走査制御器
５０  表示バッファ
６０  スクランブルドＰＷＭ信号生成器
９０  ＬＥＤ表示装置
【図１】
2011076052.tif 000003
【図２】
2011076052.tif 000004
【図３Ａ】
2011076052.tif 000005
【図３Ｂ】
2011076052.tif 000006
【図４Ａ】
2011076052.tif 000007
【図４Ｂ】
2011076052.tif 000008
【図５Ａ】
2011076052.tif 000009
【図５Ｂ】
2011076052.tif 000010
【図５Ｃ】
2011076052.tif 000011
【図６】
2011076052.tif 000012