(57)【要約】【課題】  機器の待機時の消費電力を低減する。【解決手段】  擬似共振コンバータにおいて、出力可変手段により出力電圧が低い電圧に設定された場合、トランスの第一の補助巻線に誘起されるパルス電圧に応じて前記スイッチング素子をオフさせ、トランスの第二の補助巻線に誘起されるパルス電圧を整流及び平滑して出力される直流電圧に基づきタイミング制御手段を動作させる。【選択図】  図１
2011010397.tif 000002
【特許請求の範囲】
【請求項１】
トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング素子と、
前記一次巻線のインダクタンスと前記スイッチング素子のドレインソース間の静電容量による共振動作によって、前記スイッチング素子に供給される共振電圧に基づき前記スイッチング素子をオンさせるようにタイミングを制御するタイミング制御手段と、
出力電圧を設定する出力電圧設定手段とを備え、
前記出力電圧設定手段により前記出力電圧が低い電圧に設定された場合、前記タイミング制御手段は、前記トランスの前記一次巻線と巻方向を異なる第一の補助巻線に誘起されるパルス電圧に応じて前記スイッチング素子をオフさせ、前記トランスの一次巻線と巻方向が同一の第二の補助巻線に誘起されるパルス電圧を整流及び平滑して出力される直流電圧に基づき前記タイミング制御手段が動作することを特徴とするコンバータ。
【請求項２】
前記タイミング制御手段は、前記第一の補助巻線に誘起されるパルス電圧を整流及び平滑して出力される直流電圧と、前記第二の補助巻線に誘起されるパルス電圧を整流及び平滑して出力される直流電圧の高いほうの電圧に基づき動作することを特徴とする請求項１に記載のコンバータ。
【請求項３】
前記タイミング制御手段は、前記第二の補助巻線に誘起されるパルス電圧を整流及び平滑して出力される直流電圧を変圧して得られる直流電圧に基づき動作することを特徴とする請求項１に記載のコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧を変換するコンバータに関する。
【背景技術】
【０００２】
電子機器の電源における電圧変換器として図６に示すような擬似共振コンバータが知られている。図６は擬似共振コンバータをスイッチング電源に適用した場合の回路構成を示している。以下に図６及び図７に基づき回路動作を説明する。
【０００３】
Ｖａｃは、商用交流電圧である。スイッチＳＷ１がオンされると、該ＶａｃはＤ１０１、Ｄ１０２、Ｄ１０３、Ｄ１０４で構成されるダイオードブリッジＤＡ１によって整流され、一次電解コンデンサＣ１によって平滑化され、概略一定の電圧Ｖｈとなる。一方、これと同時に、コントロールモジュールＣＮＴ１に起動抵抗Ｒ４を介して電圧が供給される。ＣＮＴ１は、ＦＥＴ１をオンする。するとトランスＴ１の一次巻線Ｎｐを介して、ＦＥＴ１にドレイン電流Ｉｄが流れる（図７中のｔ０）。
【０００４】
Ｉｄは、電流検出抵抗Ｒ３によって電圧Ｖｉｓに変換され、ＣＮＴ１に供給される。ＣＮＴ１は、Ｖｉｓが予め規定の値になった時点で、ＦＥＴ１をオフする（ｔ１）。
【０００５】
ＦＥＴ１がオフされると、Ｉｄは瞬時に零となる。それまでＦＥＴ１に流れていた一次巻線電流Ｉｐは、一次共振コンデンサＣ２に流入し、Ｃ２を充電する。すると、ＦＥＴ１のドレインソース間の電圧Ｖｄｓは上昇を始める。ＦＥＴ１がオフされた直後、Ｖｄｓの電圧値は大きく跳ね上がる（ｔ２）。この上昇電圧波形は、Ｎｐのインダクタンス（リーケージインダクタンス）としてのＬｐｒと、一次共振コンデンサＣ２の静電容量であるＣｒ１とのＬＣ共振動作（共振現象ともいう）である。その後Ｖｄｓは、概ね一定の電圧Ｖｈ＋Ｖｃｌとなる（ｔ２〜ｔ３）。
【０００６】
トランスＴ１には、一次巻線Ｎｐの他に、二次巻線Ｎｓおよび補助巻線Ｎｎが巻かれている。ＮｓおよびＮｎは、Ｎｐに対して巻方向を異に構成されている（所謂、フライバック結合とよばれる構成）。ＦＥＴ１がオフされて以降（ｔ２〜ｔ３）、ＮｓおよびＮｎには正のパルス電圧が誘起される。Ｎｓに誘起されたパルス電圧は、二次整流ダイオードＤ３および二次平滑コンデンサＣ４によって整流及び平滑され、概ね一定の出力電圧Ｖｏｕｔ−ｈとなる。このとき、Ｄ３の順方向電圧をＶｆｄ３とすると、前述の電圧Ｖｃｌは、Ｖｏｕｔ−ｈを用いて概ね次式（１）で表される。
【０００７】
【数１】
2011010397.tif 000003
【０００８】
一方、Ｎｎに誘起される正のパルス電圧Ｖｎｎｈは、Ｖｏｕｔ−ｈを用いて概ね次式（２）で表される。
【０００９】
【数２】
2011010397.tif 000004
【００１０】
このＶｎｎｈは、ダイオードＤ２とコンデンサＣ３によって整流及び平滑され、ＣＮＴ１に電源電圧Ｖｃｃとして供給される。これ以降、ＣＮＴ１は、このＶｃｃによって動作を続ける。このとき、Ｄ２の順方向電圧をＶｆｄ２とすると、Ｖｃｃは概ね次式（３）で表される。
【００１１】
【数３】
2011010397.tif 000005
【００１２】
Ｎｓに流れる電流Ｉｆは直線的に減少し、やがて零になる（ｔ３）。すると、Ｖｄｓは緩やかに下降を始める（ｔ３〜ｔ４）。この下降電圧波形は、ＬｐとＣｒ１のＬＣ共振現象であり、その周波数ｆ０、周期Ｔ０、初期振幅Ａ０は、概ね次式（４）、（５）、（６）で表される。これ以降、仮にＦＥＴ１を再度オンしなければ、図７のＶｄｓで示されるグラフ中の破線のように、周波数ｆ０でＬＣ共振現象が継続することになる。
【００１３】
【数４】
2011010397.tif 000006
【００１４】
さて、Ｖｄｓは、Ｄ２のアノード電圧Ｖｎｎと相似形となる。Ｖｎｎは、ＣＮＴ１に供給されている。ＣＮＴ１は、Ｖｎｎが零となった時刻（ｔ４）を検出し、ｔ４以降予め規定の時間が経過した後にＦＥＴ１をオンするよう設定される。これを利用して、Ｖｄｓが最も低下した時刻にＦＥＴ１をオンすることで、スイッチング損失や放射ノイズを低減することが、擬似共振コンバータの特徴である。ｔ３からｔ４までの時間、およびｔ４からｔ５までの時間Δｔは概ね、上記ＬＣ共振周期Ｔ０の１／４であり、概ね次式（７）で表される既知の値である。
【００１５】
【数５】
2011010397.tif 000007
【００１６】
したがって、ｔ４から、Δｔ後にＦＥＴ１をオンすることで、ＬＣ共振電圧の最下点でＦＥＴ１をオンすることができる（ｔ５）。図７においては、Ｖｄｓが零を下回り、ＦＥＴ１のボディダイオードＤ１が導通した状態でＦＥＴ１をオンしている。このように、Ｖｄｓが略零の時点でスイッチングを行うことを、一般に『ゼロボルトスイッチング：ＺＶＳ』と呼ぶ。ゼロボルトスイッチングを行うことで、ターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。
【００１７】
ＦＥＴ１がオンされると（ｔ５〜）、再度、トランスＴ１の一次巻線Ｎｐを介して、ＦＥＴ１にドレイン電流Ｉｄが流れはじめる。このとき、ＮｓおよびＮｎには負のパルス電圧が誘起される。Ｎｎに誘起される負のパルス電圧Ｖｎｎｌは、Ｖｈを用いて概ね次式（８）で表される。
【００１８】
【数６】
2011010397.tif 000008
【００１９】
これ以降、上記ｔ０〜ｔ５の動作が繰り返される。以上が擬似共振コンバータの動作である。なお、上記のスイッチング電源における擬似共振コンバータの動作については、例えば、特許文献１に記載されている。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００２−３１５３３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
近年、電子機器の消費電力を低減することが強く求められてきている。上記の擬似共振コンバータを有する電源についても消費電力の低減が要求されている。消費電力の低減のために、電子機器が動作時の通常モードと電子機器が待機時の省電力モード（パワーセーブモードともいう）を設けて、パワーセーブモードにおいて、擬似共振コンバータの出力電圧を低下させることにより、待機時の電力の低減が実施されている。
【００２２】
図８に、出力電圧を低下させて待機時の電力を低減する擬似共振コンバータの一例を示す。図８には、図６の擬似共振コンバータに対してＲａ，Ｒｂ，Ｒｃ，Ｒ８，ＦＥＴ２からなる出力可変回路が追加されている。そして、出力可変回路には、電子機器の制御素子ＣＰＵ１からパワーセーブ信号／ＰＳＡＶＥが供給されている。ＣＰＵ１は／ＰＳＡＶＥ信号を用いて電子機器を通常モードからパワーセーブモードに移行させる。
【００２３】
ＣＰＵ１は、電子機器を通常モードに設定する時には、／ＰＳＡＶＥ信号をＨレベルとし、伝Ｋ子機器をパワーセーブモードに設定する時には、／ＰＳＡＶＥ信号をＬレベルとする。／ＰＳＡＶＥ信号は、ＦＥＴ２に供給されている。通常モード、即ち／ＰＳＡＶＥ信号がＨレベルの場合、ＦＥＴ２はオンし、抵抗Ｒｂと抵抗Ｒｃが並列に接続される。出力電圧を、抵抗Ｒａと、この並列抵抗（Ｒｂ／／Ｒｃ）で分圧した電圧がシャントレギュレータＩＣ１のｒｅｆ端子に供給されることとなる。したがって、シャントレギュレータのリファレンス電圧をＶｒｅｆとすると、通常モードの出力電圧Ｖｏｕｔ−ｈは、概ね次式（９）で表される。
【００２４】
【数７】
2011010397.tif 000009
【００２５】
ただし、（Ｒｂ／／Ｒｃ）は、ＲｂとＲｃの並列抵抗値であり概ね次式（１０）で表される。
【００２６】
【数８】
2011010397.tif 000010
【００２７】
一方、パワーセーブモード、即ち／ＰＳＡＶＥ信号がＬレベルの場合、ＦＥＴ２はオフし、Ｒｃは切り離される。よって、シャントレギュレータＩＣ１のｒｅｆ端子に供給される電圧は、出力電圧をＲａとＲｂで分圧した電圧となる。したがって、パワーセーブモードの出力電圧Ｖｏｕｔ−ｌは、概ね次式（１１）で表される。
【００２８】
【数９】
2011010397.tif 000011
【００２９】
したがって、パワーセーブモードの出力電圧Ｖｏｕｔ−ｌは、通常モードの出力電圧Ｖｏｕｔ−ｈよりも低下することとなる。
【００３０】
さて、通常モードとパワーセーブモードにおける、擬似共振コンバータの動作波形を図９に示す。通常モード時の動作は、図７での説明と同様である。パワーセーブモードにおいて、出力電圧がＶｏｕｔ−ｈからＶｏｕｔ−ｌに低下すると、Ｖｃｌが概ね次式（１２）で表されるように低下する。
【００３１】
【数１０】
2011010397.tif 000012
【００３２】
さらにＦＥＴ１のオフ時、Ｎｎに誘起される正のパルス電圧Ｖｎｎｈが概ね次式（１３）で表されるように低下する。
【００３３】
【数１１】
2011010397.tif 000013
【００３４】
Ｖｎｎｈが低下するため、ＣＮＴ１の電源電圧Ｖｃｃも概ね次式（１４）で表されるように低下することとなる。
【００３５】
【数１２】
2011010397.tif 000014
【００３６】
以上のように、パワーセーブモード時において、出力電圧を低下させることで、ＣＮＴ１の電源電圧Ｖｃｃも低下してしまう。一方で、ＣＮＴ１を安定動作させるためには、電源電圧Ｖｃｃを一定値以上に保たなければならないため、出力電圧の低下量にはおのずと限界が生じる。したがって、パワーセーブモード時の消費電力を充分に低減できないという課題がある。
【００３７】
本発明は、上記の課題を鑑みてなされたものであり、擬似共振コンバータを有する電源を搭載した電子機器において、待機時の消費電力をより低減することを目的とする。
【課題を解決するための手段】
【００３８】
上記課題を解決するための、本発明のコンバータは、トランスの一次巻線を介して供給される電圧をスイッチングするスイッチング素子と、前記一次巻線のインダクタンスと前記スイッチング素子のドレインソース間の静電容量による共振動作によって、前記スイッチング素子に供給される共振電圧に基づき前記スイッチング素子をオンさせるようにタイミングを制御するタイミング制御手段と、出力電圧を設定する出力電圧設定手段とを備え、前記出力電圧設定手段により前記出力電圧が低い電圧に設定された場合、前記タイミング制御手段は、前記トランスの前記一次巻線と巻方向を異なる第一の補助巻線に誘起されるパルス電圧に応じて前記スイッチング素子をオフさせ、前記トランスの一次巻線と巻方向が同一の第二の補助巻線に誘起されるパルス電圧を整流及び平滑して出力される直流電圧に基づき前記タイミング制御手段が動作することを特徴とする。
【発明の効果】
【００３９】
以上説明したように、本発明によれば、機器の待機時の消費電力をより低減することできる。
【図面の簡単な説明】
【００４０】
【図１】実施例１の擬似共振コンバータの回路
【図２】実施例１の擬似共振コンバータの通常モード時の電圧波形
【図３】実施例１の擬似共振コンバータのパワーセーブモード時の電圧波形
【図４】実施例２の擬似共振コンバータの回路
【図５】実施例３の擬似共振コンバータの回路
【図６】従来の擬似共振コンバータの回路
【図７】従来の擬似共振コンバータの動作時の電圧波形
【図８】従来の擬似共振コンバータの通常モード時の電圧波形
【図９】従来の擬似共振コンバータのパワーセーブモード時の電圧波形
【発明を実施するための形態】
【００４１】
上述した課題を解決するための本発明の具体的な構成について、以下の実施例に基づき説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。
【実施例１】
【００４２】
図１は本実施例における擬似共振コンバータの回路構成を示す。図２は、図１の擬似共振コンバータの通常モード時の動作であり、図３は、図１の擬似共振コンバータのパワーセーブモード時の動作を示す。
【００４３】
本実施例では、上記の図８及び図９で説明した擬似共振コンバータに加え、トランスＴ１の第二の補助巻線Ｎｈ、ダイオードＤ４及びコンデンサＣ５からなる整流及び平滑回路を有する。Ｎｈは、トランスＴ１の一次巻線Ｎｐと、巻方向が同一に構成される（所謂、フォワード結合と呼ばれる構成である）。なお、第一の補助巻線はＮｎである。これらＮｈ、Ｄ４、Ｃ５で生成される直流電圧をスイッチング素子であるＦＥＴ１のオンオフのタイミング制御を行うコントロールモジュールＣＮＴ１の電源電圧Ｖｃｃとすることが特徴である。なお上記の図８及び図９で説明した擬似共振コンバータのＮｐのインダクタンスとしと、一次共振コンデンサＣ２の静電容量とのＬＣ共振動作（共振現象ともいう）等は共通であるため同様の個所には、同じ符号を付している。
【００４４】
以下に図１、図２、図３に基づき本実施例の動作を説明する。
図１の擬似共振コンバータは、Ｒａ，Ｒｂ，Ｒｃ，Ｒ８，ＦＥＴ２からなる出力電圧設定回路を有する。出力電圧設定回路には、電子機器（以下、機器という）の制御素子ＣＰＵ１から、パワーセーブ信号／ＰＳＡＶＥが供給されている。ＣＰＵ１は、／ＰＳＡＶＥ信号を用いて機器を通常モードからパワーセーブモードに移行させる。
【００４５】
ＣＰＵ１は、機器を通常モードに設定する時には、／ＰＳＡＶＥ信号をＨレベルとし、機器をパワーセーブモードに設定する時には、／ＰＳＡＶＥ信号をＬレベルとする。この／ＰＳＡＶＥ信号は、ＦＥＴ２に供給されており、通常モード、即ち／ＰＳＡＶＥ信号がＨレベルの場合、ＦＥＴ２はオンし、抵抗Ｒｂと抵抗Ｒｃが並列に接続される。出力電圧を、抵抗Ｒａと、この並列抵抗（Ｒｂ／／Ｒｃ）で分圧した電圧がシャントレギュレータＩＣ１のｒｅｆ端子に供給されることとなる。したがって、シャントレギュレータのリファレンス電圧をＶｒｅｆとすると、通常モードの出力電圧Ｖｏｕｔ−ｈは、概ね次式（１５）で表される。
【００４６】
【数１３】
2011010397.tif 000015
【００４７】
ただし、（Ｒｂ／／Ｒｃ）は、ＲｂとＲｃの並列抵抗値であり、概ね次式（１６）で表される。
【００４８】
【数１４】
2011010397.tif 000016
【００４９】
一方、パワーセーブモード、即ち／ＰＳＡＶＥ信号がＬレベルの場合は、ＦＥＴ２はオフしてＲｃは切り離される。よって、シャントレギュレータＩＣ１のｒｅｆ端子に供給される電圧は、出力電圧をＲａとＲｂで分圧した電圧となる。したがって、パワーセーブモードの出力電圧Ｖｏｕｔ−ｌは、概ね次式（１７）で表される。
【００５０】
【数１５】
2011010397.tif 000017
【００５１】
したがって、パワーセーブモードの出力電圧Ｖｏｕｔ−ｌは、通常モードの出力電圧Ｖｏｕｔ−ｈよりも低下することとなる。
【００５２】
さて、通常モードにおける、擬似共振コンバータの動作波形を図２に示す。ＦＥＴ１がオフされている期間、ＦＥＴ１のドレインソース間の電圧Ｖｄｓは、概ね一定の電圧Ｖｈ＋Ｖｃｌとなる（ｔ１２〜ｔ１３の期間の電圧）。トランスＴ１には、一次巻線Ｎｐの他に、二次巻線Ｎｓ、第一の補助巻線Ｎｎ、第二の補助巻線Ｎｈが巻かれている。ＮｓおよびＮｎは、Ｎｐに対して巻方向を異に構成されている（所謂、フライバック結合と呼ばれる構成）。従って、ＦＥＴ１がオフされて以降（ｔ１２〜ｔ１３の期間）は、ＮｓおよびＮｎには正のパルス電圧が誘起される。一方、Ｎｈは、Ｎｐに対して巻方向を同一に構成されている（所謂、フォワード結合と呼ばれる構成）。従って、ＦＥＴ１がオフされて以降（ｔ１２〜ｔ１３の期間）は、Ｎｈには負のパルス電圧が誘起される。Ｎｓに誘起されたパルス電圧は、二次整流ダイオードＤ３および二次平滑コンデンサＣ４によって整流及び平滑され、概ね一定の出力電圧Ｖｏｕｔ−ｈとなる。このとき、Ｄ３の順方向電圧をＶｆｄ３とすると、前述の電圧Ｖｃｌは、Ｖｏｕｔ−ｈを用いて概ね次式（１８）で表される。
【００５３】
【数１６】
2011010397.tif 000018
【００５４】
また、Ｎｎに誘起される正のパルス電圧Ｖｎｎｈは、Ｖｏｕｔ−ｈを用いて概ね次式（１９）で表される。
【００５５】
【数１７】
2011010397.tif 000019
【００５６】
一方、Ｎｈに誘起される負のパルス電圧Ｖｎｈｌは、Ｖｏｕｔ−ｈを用いて概ね次式（２０）で表される。
【００５７】
【数１８】
2011010397.tif 000020
【００５８】
Ｎｓに流れる電流Ｉｆは直線的に減少し、やがて零になる（ｔ１３）。すると、Ｖｄｓは緩やかに下降を始める（ｔ１２〜ｔ１３の期間）。この下降電圧波形は、ＬｐとＣｒ１のＬＣ共振現象であり、その周波数ｆ０、周期Ｔ０、初期振幅Ａ０は、概ね次式（２１）、（２２）、（２３）で表される。これ以降、仮にＦＥＴ１を再度オンしなければ、図２のＶｄｓで示すグラフ中の破線のように、周波数ｆ０でＬＣ共振現象が継続することとなる。
【００５９】
【数１９】
2011010397.tif 000021
【００６０】
さて、Ｖｄｓは、補助巻線Ｎｎの端子電圧Ｖｎｎと相似形となる。Ｖｎｎは、ＣＮＴ１に供給されている。ＣＮＴ１は、Ｖｎｎが零となった時刻（ｔ１４）を検出し、ｔ１４以降、予め規定の時間が経過した後にＦＥＴ１をオンするよう設定される。これを利用して、Ｖｄｓが最も低下した時刻にＦＥＴ１をオンすることで、スイッチング損失や放射ノイズを低減することが、擬似共振コンバータの特徴である。なお、ｔ１３からｔ１４までの時間、およびｔ１４からｔ１５までの時間Δｔは概ね、上記ＬＣ共振周期Ｔ０の１／４であり、次式（２４）で表される既知の値である。
【００６１】
【数２０】
2011010397.tif 000022
【００６２】
したがって、ｔ１４からΔｔ時間後にＦＥＴ１をオンすることで、ＬＣ共振電圧の最下点でＦＥＴ１をオンすることができる（ｔ１５）。図２においては、Ｖｄｓが零を下回り、ＦＥＴ１のボディダイオードＤ１が導通した状態でＦＥＴ１をオンしている。このように、Ｖｄｓが略零の時点でスイッチングを行うことを、一般にゼロボルトスイッチング（ＺＶＳ：Ｚｅｒｏ  Ｖｏｌｔ  Ｓｗｉｃｈｉｎｇ）と呼ぶ。このゼロボルトスイッチングによりターンオン時のスイッチング損失や放射ノイズを大幅に削減することができる。
ＦＥＴ１がオンされると（ｔ１５〜）、再度、トランスＴ１の一次巻線Ｎｐを介して、ＦＥＴ１にドレイン電流Ｉｄが流れはじめる。このとき、ＮｓおよびＮｎには負のパルス電圧が誘起される。一方、Ｎｈには正のパルス電圧が誘起される。Ｎｎに誘起される負のパルス電圧Ｖｎｎｌは、Ｖｈを用いて概ね次式（２５）で表される。
【００６３】
【数２１】
2011010397.tif 000023
【００６４】
一方、Ｎｈに誘起される正のパルス電圧Ｖｎｈｈは、Ｖｈを用いて概ね次式（２６）で表される。
【００６５】
【数２２】
2011010397.tif 000024
【００６６】
このＶｎｈｈは、ダイオードＤ４とコンデンサＣ５によって整流及び平滑され、ＣＮＴ１に電源電圧Ｖｃｃとして供給される。これ以降、ＣＮＴ１は、このＶｃｃによって動作を続ける。このとき、Ｄ４の順方向電圧をＶｆｄ４とすると、Ｖｃｃは概ね次式（２７）で表される。
【００６７】
【数２３】
2011010397.tif 000025
【００６８】
これ以降、上記ｔ１１〜ｔ１５の動作が繰り返される。
【００６９】
次に、パワーセーブモードにおける、擬似共振コンバータの動作波形を図３に示す。パワーセーブモードにおいて、出力電圧がＶｏｕｔ−ｈからＶｏｕｔ−ｌに低下すると、Ｖｃｌが概ね次式（２８）で表されるように低下する。
【００７０】
【数２４】
2011010397.tif 000026
【００７１】
さらに、ＦＥＴ１のオフ時（ｔ２２〜ｔ２３）、Ｎｎに誘起される正のパルス電圧Ｖｎｎｈが概ね次式２９で表されるように低下する。
【００７２】
【数２５】
2011010397.tif 000027
【００７３】
また、Ｎｈに誘起される負のパルス電圧Ｖｎｈｌは概ね次式３０で表されるように低下する。
【００７４】
【数２６】
2011010397.tif 000028
【００７５】
一方、ＦＥＴのオン時（ｔ２５〜）、Ｎｎに誘起される負のパルス電圧Ｖｎｎｌは、Ｖｈを用いて概ね次式３１で表される。
【００７６】
【数２７】
2011010397.tif 000029
【００７７】
また、Ｎｈに誘起される正のパルス電圧Ｖｎｈｈは、Ｖｈを用いて概ね次式３２で表される。
【００７８】
【数２８】
2011010397.tif 000030
【００７９】
したがって、ＣＮＴ１の電源電圧Ｖｃｃは概ね次式３３で表されることとなる。
【００８０】
【数２９】
2011010397.tif 000031
【００８１】
ここで、式３３からも分かるように、Ｖｃｃは、Ｖｏｕｔ−ｌの値に依存しない。従って、パワーセーブモード時において、出力電圧を低下させても、ＣＮＴ１の電源電圧Ｖｃｃが低下することはない。前記発明が解決しようとする課題の項で説明したような、出力電圧の低下量の限界がなくなることから、パワーセーブモード時に出力電圧を充分に低下させることが可能となり、パワーセーブモード時の消費電力を充分に低減することが可能となる。
【実施例２】
【００８２】
実施例１で説明した図１の構成において、ＣＮＴ１の電源電圧ＶｃｃがＶｏｕｔ−ｌの値に依存しないことを説明した（実施例１における式３３）。一方、式３３からもわかるとおり、Ｖｃｃは、商用交流電源の整流電圧Ｖｈに概ね比例する。従って、例えば、送電系統のトラブル等で商用交流電源の電圧が低下すると、Ｖｃｃも低下し、ＣＮＴ１が安定動作を継続できないという課題がある。本実施例では、商用交流電源の電圧が低下したような場合においても、ＣＮＴ１の安定動作が可能なＶｃｃ電圧を確保することを可能とするものである。
【００８３】
図４に、本発明第二の実施例である擬似共振コンバータを示す。本実施例では、図１で説明した実施例１の擬似共振コンバータに加え、補助巻線ＮｎとＣＮＴ１の間にダイオードＤ５を設け、ダイオードＤ５のカソード端子をＣ５に接続したことが特徴である。なお実施例１と同様の個所には、同じ符号を付し、説明を省略する。
【００８４】
図４の構成において、商用交流電源の電圧が正常範囲内の場合、実施例１で説明したとおり、ＣＮＴ１のＶｃｃとしての直流電圧は、補助巻線Ｎｈの正のパルス電圧を、ダイオードＤ４およびコンデンサＣ５で整流及び平滑して得られる。本実施例ではこの直流電圧を第一の直流電圧とする。
【００８５】
一方、商用交流電源の電圧が正常範囲の値より低下した場合、Ｎｈの正のパルス電圧を整流及び平滑して得られる第一の直流電圧は低下してしまう。そこで、補助巻線Ｎｎの正のパルス電圧をダイオードＤ５およびコンデンサＣ５で整流及び平滑して得られた第二の直流電圧をＶｃｃとしてＣＮＴ１に供給する。つまり、Ｎｈの正パルス電圧に基づく第一の直流電圧とＮｎの正パルス電圧に基づく第二の直流電圧の高いほうをＶｃｃとしている。
【００８６】
なお、Ｎｎの正のパルス電圧Ｖｎｎｈは次式（３４）であらわされる。
【００８７】
【数３０】
2011010397.tif 000032
【００８８】
従って、ダイオードＤ５の順方向電圧をＶｆｄ５とすると、Ｖｃｃは概ね次式（３５）であらわされる。
【００８９】
【数３１】
2011010397.tif 000033
【００９０】
上式３５で表されるとおり、Ｖｃｃは、商用交流電源の整流電圧Ｖｈの値には依存しないから、商用交流電源の電圧が低下によって、Ｖｃｃが低下することはなく、ＣＮＴ１は安定動作を続けることができる。
【００９１】
以上、本実施例によれば、商用交流電源の電圧が低下したような場合においても、ＣＮＴ１の安定動作が可能なＶｃｃ電圧を確保することができる。
【実施例３】
【００９２】
実施例１で説明した図１の構成において、ＣＮＴ１の電源電圧Ｖｃｃは、式３３で表されるとおり、Ｖｏｕｔ−ｌの値に依存しないことを説明した。一方で、式３３からもわかるとおり、Ｖｃｃは、商用交流電源の整流電圧Ｖｈに概ね比例する。従って、例えば、送電系統のトラブル等で商用交流電源の電圧が上昇すると、Ｖｃｃも上昇し、ＣＮＴ１の定格電圧を超えてしまうという課題がある。本実施例では、商用交流電源の電圧が上昇した場合においても、ＣＮＴ１に供給されるＶｃｃ電圧が定格電圧を超えてしまうことを防止すること可能にするものである。
【００９３】
図５に、本実施例の擬似共振コンバータの回路構成を示す。本実施例では、図１で説明した実施例１の擬似共振コンバータに加え、抵抗Ｒ９，ツェナーダイオードＺＤ１，コンデンサＣ６からなる定電圧源を追加したことが特徴である。ツェナーダイオードＺＤ１の降伏電圧は、概略、ＣＮＴ１の定格電圧以下に設定されている。なお、実施例１と同様の個所には、同じ符号を付し、説明を省略する。
【００９４】
図５の構成において、商用交流電源の電圧が正常範囲内の値である場合、つまり、Ｎｈの正のパルス電圧を、Ｄ４およびＣ５で整流及び平滑して生成される直流電圧が、ＣＮＴ１の定格範囲内である場合には、この直流電圧が、抵抗Ｒ９，コンデンサ６を介してＶｃｃとなり、ＣＮＴ１に供給される。
【００９５】
一方で、商用交流電源の電圧が正常範囲より上昇した場合、つまり、Ｎｈの正のパルス電圧をＤ４およびＣ５で整流及び平滑して生成される直流電圧が、ＣＮＴ１の定格範囲より大きい場合、この直流電圧は、抵抗Ｒ９およびツェナーダイオードＺＤ１によってクランプされ、ＣＮＴ１の定格範囲内の直流電圧となる。これがＶｃｃとしてＣＮＴ１に供給される。つまり、直流電圧が大きい場合に、直流電圧を変圧してからＶｃｃとしてＣＮＴ１に供給する。
【００９６】
したがって、商用交流電源の電圧が正常範囲より上昇した場合においても、ＣＮＴ１に供給されるＶｃｃ電圧が定格電圧を超えてしまうことはない。
【００９７】
以上、本実施例では、商用交流電源の電圧が上昇した場合においても、ＣＮＴ１に供給されるＶｃｃ電圧が定格電圧を超えてしまうことを防止することができる。
【符号の説明】
【００９８】
Ｖａｃ  商用電源電圧
ＤＡ１  ダイオードブリッジ
Ｃ１  一次電解コンデンサ
ＦＥＴ１  スイッチングＦＥＴ
ＣＮＴ１  コントロールモジュール
ＰＣ１  フォトカプラ
Ｄ４  ダイオード
Ｃ５  コンデンサ
Ｎｎ、Ｎｈ  補助巻線
／ＰＳＡＶＥ  パワーセーブ信号
ＩＣ１  シャントレギュレータ
【図１】
2011010397.tif 000034
【図２】
2011010397.tif 000035
【図３】
2011010397.tif 000036
【図４】
2011010397.tif 000037
【図５】
2011010397.tif 000038
【図６】
2011010397.tif 000039
【図７】
2011010397.tif 000040
【図８】
2011010397.tif 000041
【図９】
2011010397.tif 000042