(57)【要約】【課題】共振器型発振器のＱ値などの特性を高く維持させた設計をより容易に行えるようにする技術を提供する。【解決手段】静電容量Ｃaの２n倍（ｎは０〜５までの整数）となっている計６個）のコンデンサ２１１ａ〜ｆが並列に接続され、それらコンデンサ２１１ａ〜ｆにはスイッチ２１２ａ〜ｆがそれぞれ直列に接続されている。コンデンサ２１１ａ〜ｆは、静電容量が大きいものほど、インダクタと接続させる配線４０２の長さが短い位置に配置されている。それにより、出力する信号の周波数が低くなるほど、配線４０２の抵抗がＱ値に及ぼす影響を低減させる。【選択図】図４
2011010368.tif 000002
【特許請求の範囲】
【請求項１】
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで最も前記インダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形で前記スイッチのオン／オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
【請求項２】
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで前記インダクタからの配線の長さが短いコンデンサを優先的に選択する形で前記スイッチのオン／オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
【請求項３】
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの前記静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている、
ことを特徴とする同調コンデンサ回路。
【請求項４】
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
途中で２つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする同調コンデンサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタとコンデンサを用いて構成された共振器型発振器に関する。
【背景技術】
【０００２】
無線通信端末装置やＡＶ用機器などの電子機器の大部分は、様々な部分でクロック信号が用いられている。そのクロック信号は、位相雑音と呼ばれる位相のゆらぎが小さいことが望ましく、半導体チップ（基板）で実現できる発振器としては、ＬＣ共振器を用いたもの（共振器型発振器）が知られている。従来の共振器型発振器としては、例えば特許文献１、２に記載されたものが挙げられる。
【０００３】
図１は、ＬＣ共振器を用いた共振器型発振器の基本構成を説明する図である。
その発振器１は、図１に示すように、共振器２、及びその共振器２に電力を供給する利得器１１を備えた構成となっている。共振器２は、インダクタ２１、及び共振器２の共振周波数を可変するための同調コンデンサ回路３を備えた構成となっている。同調コンデンサ回路３は、静電容量の異なる複数のコンデンサ３２（３２ａ〜ｃ）が並列に接続され、それらコンデンサ３２（３２ａ〜ｃ）にはスイッチ３１（３１ａ〜ｃ）がそれぞれ直列に接続されている。各スイッチ３１ａ〜ｃは例えばトランジスタなどのスイッチング素子であり、そのオン／オフ制御を通してインダクタ２１に接続する静電容量を切り換えるようになっている。静電容量の切り換えによって共振器２の共振（発振）周波数を変更（選択）できることから、広帯域化させることが容易である。
【０００４】
ＬＣ共振器は、共振（発振）周波数の選択性（Ｑ値）がリング共振器などと比べて格段に良く、位相雑音も小さい。高いＱ値は、低消費電力化という面でも望ましい。なぜなら、Ｑ値が低いと、共振器に寄生する抵抗成分での電力消費が大きくなり、必要な電力が増加するためである。
【０００５】
共振器のＱ値の設計は、インダクタのＱ値とコンデンサのＱ値との相互から影響を受ける。インダクタ、コンデンサ共に、自己共振周波数と呼ばれる共振周波数を持ち、この周波数付近では特性値は低周波でのその特性値から大きく異なる。このことから、一般に共振器のＱ値の設計は困難とされ、実際に試作したインダクタやコンデンサ、ＶＣＯ回路などを評価した上でサイズを微調するような手法が用いられることが多い。
【０００６】
上述したように、図１に示すような共振器型発振器では、コンデンサ３２が接続されたスイッチ３１のオン／オフ制御によりクロック信号を広帯域で得ることができる。しかし、各コンデンサ３２はそれぞれ異なる特性を有するために、設計は更に困難になるのが実情である。このことから、広帯域化が容易という利点をより生かせられるように、Ｑ値などの特性を高く維持させた設計をより容易に行えるようにすることが強く望まれていた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表２００３−５２１８２７号公報
【特許文献２】特表平１１−５０７１９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、共振器型発振器のＱ値などの特性を高く維持させた設計をより容易に行えるようにする技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１〜第３の態様の共振器型発振器は共に、インダクタとコンデンサを用いて構成された共振現象を利用したものであり、それぞれ以下のような構成となっている。
【００１０】
第１の態様の共振器型発振器は、共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、複数のコンデンサ毎のインダクタと接続させる配線の長さは、静電容量の大きいコンデンサほど短くさせている。
【００１１】
第２の態様の共振器型発振器は、インダクタから延びる配線に接続された、共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、共振周波数を可変するために、複数のコンデンサのなかで最もインダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形でスイッチのオン／オフ制御を行う容量選択手段と、を具備する。
【００１２】
第３の態様の共振器型発振器は、インダクタから延びる配線に接続された、共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、共振周波数を可変するために、複数のコンデンサのなかでインダクタからの配線の長さが短いコンデンサを優先的に選択する形でスイッチのオン／オフ制御を行う容量選択手段と、を具備する。
【００１３】
本発明の第１、及び第２の態様の同調コンデンサ回路は共に、共振器型発振器が出力する信号の周波数を選択するために用いることが可能なものであり、それぞれ以下のような構成となっている。
【００１４】
第１の態様の同調コンデンサ回路は、静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている。
【００１５】
第２の態様の同調コンデンサ回路複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、途中で２つ以上に分岐させている配線と、を備え、複数のコンデンサは、配線の分岐させた後の部分に分けて配置させている。
【発明の効果】
【００１６】
本発明では、スイッチのオン／オフ制御によるコンデンサの選択に伴う配線の抵抗分の影響を低減して、その選択に伴うＱ値の変動を抑える。このため、回路設計上、問題となる程度（レベル）、つまり改善すべき点の程度はより緩和させることができる。この結果、回路設計はより容易となる。また、回路設計上、考慮すべき範囲はより狭めることができ、重要性が低くなる点も生じることとなる。これらも回路設計がより容易となるように作用する。
【００１７】
本発明では、コンデンサの選択に伴う配線の抵抗分の変動を抑える。そのため、その選択に伴ってＱ値が変動するようなことをより抑えることができる。
【００１８】
本発明では、配線の抵抗分をより小さくする。このため、その抵抗分によるＱ値の低下を最小限に抑えることができる。
【００１９】
上述したようなことは何れも、回路設計をより容易となるように作用する。
【図面の簡単な説明】
【００２０】
【図１】ＬＣ共振器を用いた共振器型発振器の基本構成を説明する図である。
【図２】第１の実施の形態による共振器型発振器の回路構成を説明する図である。
【図３】容量選択制御部の実現方法を説明する図である。
【図４】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である。
【図５】従来の同調コンデンサ回路を構成する素子の配置を説明する図である。
【図６】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である（第２の実施の形態）。
【図７】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である（第３の実施の形態）。
【図８】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である（第４の実施の形態）。
【図９】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である（第５の実施の形態）。
【図１０】同調コンデンサ回路を構成する素子の配置、及びそのモデル化を説明する図である（第６の実施の形態）。
【図１１】第６の実施の形態の変形例でのコンデンサ選択のためのオン／オフ制御を説明する図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
＜第１の実施の形態＞
図２は、第１の実施の形態による共振器型発振器（以下「発振器」と略記）の回路構成を説明する図である。
【００２２】
その発振器は、電源電圧ＶＤＤによって動作する。その電源電圧ＶＤＤは、２つのｐチャネル形ＭＯＳ  ＦＥＴ（以下「Ｐトランジスタ」）Ｔ１、Ｔ２のソースに印加されている。各ＰトランジスタＴ１、Ｔ２のゲートは他方のドレインと接続されている。各ＰトランジスタＴ１、Ｔ２のドレイン間には、直列に接続された２つのバラクタＶ１、Ｖ２、インダクタＬ１が接続されている。また、ＰトランジスタＴ１のドレインはｎチャネル形ＭＯＳ  ＦＥＴ（以下「Ｎトランジスタ」）Ｔ３のドレイン、ＮトランジスタＴ４のゲート、及び発振器の共振周波数を可変するための同調コンデンサ回路２１０とそれぞれ接続され、ＰトランジスタＴ２のドレインはＮトランジスタＴ４のドレイン、ＮトランジスタＴ３のゲート、及び発振器の共振周波数を可変するための同調コンデンサ回路２２０とそれぞれ接続されている。発振器の信号も同じこのノードから出力される。２つのバラクタＶ１、Ｖ２間に接続された端子ａは、発振周波数を微調整するための制御端子である。
【００２３】
同調コンデンサ回路２１０は、静電容量の異なる複数（ここでは基準となる静電容量Ｃａの２n倍（ｎは０〜５までの整数）となっている計６個）のコンデンサ２１１（２１１ａ〜ｆ）が並列に接続され、それらコンデンサ２１１（２１１ａ〜ｆ）にはスイッチ２１２（２１２ａ〜ｆ）がそれぞれ直列に接続されている。各スイッチ２１２は、例えばスイッチング素子、より具体的には例えばＮトランジスタである。これは他方の同調コンデンサ回路２２０も同じである。容量選択制御部２３０は、各同調コンデンサ回路２１０各スイッチ３１ａ〜ｃのオン／オフ制御を行い、インダクタＬ１と接続させる静電容量を切り換える。各スイッチ２１２がＮトランジスタであれば、ゲートにＨの信号を入力させることでオンさせる。それによって、コンデンサ２１１とグランド間は通電可能状態となる。各同調コンデンサ回路２１０、２２０は６個のコンデンサ２１１を有していることから、容量選択制御部２３０は６ビットの信号をそれぞれ出力する。各同調コンデンサ回路２１０、２２０は同じ構成であることから、以降は同調コンデンサ回路２１０のみに着目して説明する。
【００２４】
図３は、上記容量選択制御部２３０の実現方法を説明する図である。
容量選択制御部２３０は、スイッチのオン／オフ制御を通して、要求された周波数の信号を出力させるためのものである。その制御部２３０の実現させるために採用可能な方式としては、図３（ａ）に示す直接制御方式、図３（ｂ）に示す論理ゲート制御方式、及び図３（ｃ）に示すＣＰＵ制御方式の３つが主なものである。
【００２５】
図３（ａ）に示す直接制御方式は、周波数指定用に外部から入力されるＮビットの入力信号をビット毎にそれぞれ対応するスイッチに出力するものである。その入力信号がスイッチに出力可能なものであれば、Ｎビットの入力信号はビット毎に対応するスイッチに出力させる構成とすれば良い。従って、図２に示すような同調コンデンサ回路２１０、２２０では、Ｎ＝６以上となる。
【００２６】
図３（ｂ）に示す論理ゲート制御方式は、Ｎビットの入力信号をデコードして、各スイッチに出力すべきＬビットの信号を生成するものである。図２に示すような同調コンデンサ回路２１０、２２０では、Ｌ＝６以上となる。図１０であればＬ＝１０以上となる。Ｎは任意の数で良い。
【００２７】
図３（ｃ）に示すＣＰＵ制御方式は、信号の入出力は論理ゲート方式と変わらない。しかし、様々な選択方法を実現することができる。状況に応じた対応を柔軟に行うことも可能である。
【００２８】
本実施の形態では、広帯域、高性能な発振器の設計がより容易となるように、同調コンデンサ回路２１０におけるコンデンサ２１１の配置を工夫している。次に図４、及び図５を参照して、その配置、及びその配置の工夫により得られる効果について具体的に説明する。
【００２９】
通常、回路の構成は回路図で示される。しかし、回路を構成する素子等の配置は、高密度化や素子間の影響等を含む様々な視点を考慮して決定される。例えば半導体チップ（基板）上に回路を実装する場合には、回路の中心部には他のインダクタやトランジスタといった素子が配置されることが多いため、凸凹の起伏が激しくなるのが普通である。そのようになると、チップの表面は、大きな素子を内側に配置するよりも小さな素子を内側に配置したほうがより効率的に利用できるようになる。このようなことから、回路図は実際の配置（レイアウト）を示していないケースが多いのが実情である。
【００３０】
図４は、同調コンデンサ回路２１０を構成する素子の配置、及びそのモデル化を説明する図である。図４中の４０２は複数のコンデンサ２１１を並列に接続する部分の配線、４０１はその配線４０２と発振器を接続させる部分の配線を示している。それにより、本実施の形態では、静電容量の大きいコンデンサ２１１ほど、インダクタＬ１とを接続する配線の長さが短くなるようにしている。ここでは便宜的に、コンデンサ２１１は２１１ａ〜ｄを付した計４個のみを示している。
【００３１】
交流信号が流れる配線では静電容量分が無視できなくなる。このことから、配線４０１、或いは配線４０２を含む配線に存在する静電容量Ｃｂを持つコンデンサ４０３を考慮する。インダクタＬ１が接続されていることから、配線のインダクタンス分はそれに含まれると想定する。配線４０１の抵抗値はＲａ、配線４０２の抵抗値はＲｂと想定する。各コンデンサ２１１は異なる位置に接続されている。その位置による抵抗値Ｒｂの変化は係数ｋによって模擬する。
【００３２】
コンデンサ２１１の静電容量によってその両端に発生する電圧が変化する。このことから、スイッチ２１２はそれに直列に接続させたコンデンサ２１１の静電容量に応じたものとしている。それにより、静電容量Ｃａのコンデンサ２１１ａに接続させたスイッチ２１２ａの抵抗値をＲｃとすると、例えば静電容量が８（＝２3）×Ｃａのコンデンサ２１１ｄに接続させたスイッチ２１２ｄの抵抗値はＲｃ／８とさせている。
【００３３】
Ｑ値は、以下により求められる。
Ｑ＝１／ωＣＲ      ・・・  （１）
ここで、ωは２πｆ（共振（発振）周波数）で求められる角周波数（ｒａｄ／ｓ）、Ｃは静電容量（Ｆ）、Ｒは抵抗値（Ω）である。
【００３４】
図４に示すようにモデル化した場合、Ｑ値は（１）式を用いて以下のようにして求められる。
Ｑ＝１／ωＣＲ＝１／（ω×（Ｍ・Ｃａ＋Ｃｂ）×（Ｒａ＋ｋ・Ｒｂ＋Ｒｃ／Ｍ））
・・・  （２）
ここで、Ｍはスイッチ２１１をオンさせることで選択されたコンデンサ２１１全ての静電容量を静電容量Ｃａで割って得られる値（ここでは整数）である。
【００３５】
（２）式から明らかなように、全静電容量Ｃ（＝（Ｍ・Ｃａ＋Ｃｂ））はコンデンサ２１１の選択によって自動的に決定される。しかし、ｋ・Ｒｂの値は、選択するコンデンサ２１１によって変化する。係数ｋの値はインダクタＬ１から離れるほど大きくなるから、図４に示す構成では、より静電容量の小さいコンデンサ２１１を選択するほど、全抵抗値Ｒも大きくなる。そのように、変化する方向が全静電容量Ｃと全抵抗値Ｒとで逆となっているため、選択するコンデンサ２１１によってＱ値が変動するとしても、その変動はより抑えられるようになっている。
【００３６】
より小さい静電容量のコンデンサ２１１を選択することは、より高い周波数の信号を発生させることを意味する。このため、Ｑ値の劣化は通常、大きな問題とはならない。
【００３７】
これに対し、図５に示すように、逆に静電容量の大きいコンデンサ２１１ほど、インダクタＬ１とを接続する配線の長さが長くなるように配置すると（特許文献１の図４）、より静電容量の大きいコンデンサ２１１を選択するほど、全抵抗値Ｒも大きくなる。このため、図４に示す構成と比較して、Ｑ値はより低下することになる。
【００３８】
このように、静電容量の異なる複数のコンデンサ２１１は、より静電容量の大きいコンデンサ２１１をインダクタＬ１とより近くなるように、言い換えればインダクタＬ１間に存在する抵抗の値がより小さくなるように配置することにより、コンデンサ２１１の選択に伴うＱ値の変動はより抑えられて補償されることになる。Ｑ値が補償される結果、広帯域に渡って高性能の発振器はより容易に実現できるようになる。
【００３９】
周知のように、コンデンサは自己共振周波数付近で急速に等価的な静電容量が大きくなる。容量が増大すると、（１）式によりＱ値が低下する。しかし、図４に示すような構成を採用することにより、そのようなことへの対応もより容易にできるようになる。自己共振周波数の寄与分がモデルからのずれを発生させて設計を難しくさせるが、その程度は緩和されるため、設計はより容易となる。設計上では、改善すべき程度がより緩和されるということの他に、考慮すべき範囲がより狭まる、或いは重要性が低くなる点が生じる、といった効果が得られる。
【００４０】
＜第２の実施の形態＞
図６は、第２の実施の形態による同調コンデンサ回路２１０を構成する素子の配置、及びそのモデル化を説明する図である。図６を参照して、そのコンデンサ回路２１０の構成について詳細に説明する。
【００４１】
発振器の構成は同調コンデンサ回路２１０（２２０）を除き、基本的に上記第１の実施の形態と同じである。その回路２１０を構成する素子の種類は基本的に同じである。このことから、第１の実施の形態における符号をそのまま用いて、回路２１０に着目する形で説明する。これは以降の実施の形態でも同様とする。図６では、コンデンサ２１１は抜粋して示している。
【００４２】
第２の実施の形態では、図６に示すように複数のコンデンサ２１１は、中央に位置するコンデンサ２１１ａを通る線を考えた場合に、その線を対称の軸として静電容量が線対称となるように配置している。それにより、インダクタＬ１から近いほう（或いは遠いほう）からの静電容量の変化が下に凸の形となっている。（ここに、静電容量の変化が凸の形とはインダクタＬ１から近い方から(或いは遠い方から）対称の軸に向かって静電容量が大から小へと変化することを意味する。)
【００４３】
第１の実施の形態では、コンデンサ２１１の選択は１個のみを対象に行うようになっている。これに対し、第２の実施の形態では、図中、中央に位置するコンデンサ２１１ａは１個のみ選択するが、他のコンデンサ２１１は２個を１組として選択するようになっている。それにより、例えばそのコンデンサ２１１ａの両隣に位置する２個のコンデンサ２１１ａは２個、同時に選択し（全静電容量は２×Ｃａ、２個のスイッチ２１２ａの抵抗値はＲｃ／２、となり、１個のコンデンサ２１１ｂを選択した場合と同じとなる）、それらの外側に位置する２個のコンデンサ２１１ｂも２個、同時に選択するようになっている（全静電容量は２×Ｃａ、２個のスイッチ２１２ａの抵抗値はＲｃ／２、となり、１個のコンデンサ２１１ｃを選択した場合と同じとなる）。容量選択制御部２３０は、そのような選択を行うためのスイッチ２１２のオン／オフ制御を行う。
【００４４】
図６に示すような構成を採用すると、上述したようにして、全静電容量が大きくなるほど、より近いコンデンサ２１１、より遠いコンデンサ２１１を選択するようになる。そのため、選択するコンデンサ２１１に伴う配線４０２分の抵抗値ｋ・Ｒｂ（係数ｋの値）の変動は、第１の実施の形態と比較してより抑えられることになる。その結果、Ｑ値は選択するコンデンサ２１１（全静電容量）に係わらず、より一定とさせることができる。
【００４５】
＜第３の実施の形態＞
図７は、第３の実施の形態による同調コンデンサ回路２１０を構成する素子の配置、及びそのモデル化を説明する図である。図７を参照して、そのコンデンサ回路２１０の構成について詳細に説明する。その図７でもコンデンサ２１１は抜粋して示している。
【００４６】
第３の実施の形態では、図７に示すように複数のコンデンサ２１１は、配線４０２を挟むようにして分けて、その配線４０２の両側に接続させている。そのため、配線４０２は上記第１、及び第２の実施の形態と比較して、より短くすることができる。配線４０２の抵抗値として「ｋ・Ｒｂ／２」と表記したのは、第１の実施の形態からその抵抗値を半分に減らすことができるからである。従って、配線４０２の抵抗分がＱ値に及ぼす影響はより低減される。
【００４７】
第３の実施の形態では、最も静電容量が大きいコンデンサ２１１ｄを除く他のコンデンサ２１１ａ〜ｃはそのコンデンサ２１１ｄとは別の側に接続している。これは、配線４０２の長さをより短くできるようにするためである。その別の側に配置したコンデンサ２１１ａ〜ｃは、静電容量が大きいものほど、インダクタＬ１側となるように配置している。それにより、第１の実施の形態と同様の効果も得られるようにしている。第３の実施の形態における容量選択制御部２３０は、第１の実施の形態と同様に、一個のコンデンサ２１１のみを選択するためのスイッチ２１２のオン／オフ制御を行う。
【００４８】
＜第４の実施の形態＞
図８は、第４の実施の形態による同調コンデンサ回路２１０を構成する素子の配置、及びそのモデル化を説明する図である。図８を参照して、そのコンデンサ回路２１０の構成について詳細に説明する。その図８でもコンデンサ２１１は抜粋して示している。
【００４９】
第４の実施の形態では、図８に示すように、配線４０１として、途中から分岐したものを配置している。それにより、インダクタＬ１側から分岐するまでの部分４０１ａ、分岐した以降の一方の部分４０１ｂ、及び他方の部分４０１ｃ、に分けられるものとなっている。それに伴い、配線４０２は、配線４０２ａ、４０２ｂの２つとなっている。コンデンサ４０３の静電容量はＣｂ’となっている。
【００５０】
図８に示すような配置を採用すると、第３の実施の形態と同様に、配線４０２はより短くできることから、その抵抗分がＱ値に及ぼす影響はより低減させることができる。また、第３の実施の形態と比較して、半導体チップの平坦性をより良くすることができる。しかし、配線４０１の抵抗分はより大きくなる。第４の実施の形態における容量選択制御部２３０は、第３の実施の形態と同じく、一個のコンデンサ２１１のみを選択するためのスイッチ２１２のオン／オフ制御を行う。
【００５１】
＜第５の実施の形態＞
図９は、第５の実施の形態による同調コンデンサ回路２１０を構成する素子の配置、及びそのモデル化を説明する図である。図９を参照して、そのコンデンサ回路２１０の構成について詳細に説明する。その図９でもコンデンサ２１１は抜粋して示している。
【００５２】
第５の実施の形態では、第３の実施の形態と同様に、図９に示すように複数のコンデンサ２１１は配線４０２を挟むようにして分けて配置している。各側では、インダクタＬ１側からの静電容量の変化が下に凸となるように、静電容量の異なる複数のコンデンサ２１１を配置している。図９中に表記した「１」「２」「４」「８」の各数値は、（２）式におけるＭの値に相当し、全静電容量がＭ×Ｃａとなるように選択すべきコンデンサ２１１を数値で表している。このことから、第５の実施の形態における容量選択制御部２３０は、そのような選択を行うためのスイッチ２１２のオン／オフ制御を行う。
【００５３】
「Ｄｕｍｍｙ」と表記したコンデンサ２１１ａ、及びスイッチ２１２（以降「ダミーユニット」と呼ぶ）は、近傍におけるレイアウトの違いによって製造プロセス上、生じる悪影響を抑えるために設けたものである。そのため、選択の対象からは除外される。その悪影響を抑えるためには、図中、破線で示す箇所にもダミーユニットを設けるのが望ましい。これは、他の実施の形態でも同様である。
【００５４】
図９に示すような配置では、配線４０２上に示す点を中心とした点対称となるような形で同じ静電容量のコンデンサ２１１が配置され、同じ静電容量のコンデンサ２１１が選択される。このため、第２の実施の形態と同様に、選択するコンデンサ２１１による配線４０２の抵抗分の変動を抑えることができる。また、その配線４０２の長さ自体、より短くできるため、その抵抗分の影響もより低減させることができる。
【００５５】
なお、本実施の形態では、配線４０２の両側に静電容量の異なる複数のコンデンサ２１１を配置しているが、途中で分岐した配線４０１、或いは４０２を採用することにより、分岐した以降の部分にそれぞれそのような配置を行うようにしても良い。
【００５６】
＜第６の実施の形態＞
図１０は、第６の実施の形態による同調コンデンサ回路２１０を構成する素子の配置、及びそのモデル化を説明する図である。図１０を参照して、そのコンデンサ回路２１０の構成について詳細に説明する。その図１０でもコンデンサ２１１は抜粋して示している。
【００５７】
第６の実施の形態では、図１０に示すように、静電容量が同じ複数のコンデンサ２１１を配線４０２の片側に配置している。その並びの両端には、ダミーユニットを設けている。図１０中に表記した「１」「２」「４」「８」の各数値は、第４の実施の形態と同様に（２）式におけるＭの値に相当し、その数値、及び近傍の矢印により、全静電容量がＭ×Ｃａとなるように選択すべきコンデンサ２１１を示している。このことから、第６の実施の形態における容量選択制御部２３０は、そのような選択を行うためのスイッチ２１２のオン／オフ制御を行う。この第６の実施の形態でも配線４０２の抵抗分の変動が回避、或いは抑えられるため、第２の実施の形態と同様の効果を得ることができる。
【００５８】
図１０に示すような配置とした場合、インダクタＬ１側のコンデンサ２１１を優先的に選択するようにしても良い。例えば容量選択制御部２３０にＮビットの信号が入力し、ダミーユニット分を除くコンデンサ２１１を選択するためにＬビットの信号を出力する場合（図３）、例えばＮビットの入力信号に応じて図１１に示すような内容のＬビットの信号を出力してコンデンサ２１１を選択すれば良い。その図１１ではＬ≧Ｎを想定しており、１〜Ｌまでのシンボルは対応するビットの桁を表している。それにより、ビット毎にその出力値を０、或いは１で表している。１がスイッチ２１２をオンさせるＨの信号を表している。１ビット目の信号はインダクタＬ１に最も近い（接続する配線の抵抗値が最小の）コンデンサ２１１に接続されたスイッチ２１２に入力され、２ビット目の信号はその隣に位置するコンデンサ２１１に接続されたスイッチ２１２に入力される。ビットの桁とコンデンサ２１１の対応関係はそのようなものとなっている。
【００５９】
このような選択を容量選択制御部２３０に行わせた場合、選択によって得る全静電容量に対する配線４０２の抵抗分は最小に抑えることができる。従って、常にＱ値が最適となるようにコンデンサ２１１の選択を行えることとなる。
【００６０】
なお、第６の実施の形態（及びその変形例）では、静電容量の同じ複数のコンデンサ２１１を配線４０２の一方の側のみに配置しているが、第３の実施の形態と同様に、その両側に配置するようにして良い。或いは第４の実施の形態のように、複数のコンデンサ２１１を分けて、それらを並列に接続するようにしても良い。容量選択制御部２３０の実現にＣＰＵ制御方式を採用する場合には、上述したようなコンデンサ２１１を選択するためのオン／オフ制御を可能とさせるプログラムを用意して、可搬性の記録媒体、或いは通信ネットワークを介して配布しても良い。
【００６１】
（付記１）
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサ毎の前記インダクタと接続させる配線の長さは、前記静電容量の大きいコンデンサほど短くさせている、
ことを特徴とする共振器型発振器。
（付記２）
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記インダクタと接続させる配線に沿った前記複数のコンデンサの配置を、該インダクタ側からの前記静電容量の変化が下に凸となる形とさせている、
ことを特徴とする共振器型発振器。
（付記３）
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサは、前記インダクタと接続させる配線を間に挟む形で分けて配置させている、
ことを特徴とする共振器型発振器。
（付記４）
前記配線の少なくとも一方の側に配置された静電容量の異なる複数のコンデンサは、該静電容量の前記インダクタ側からの変化が小さくなる方向とさせている、
ことを特徴とする付記３記載の共振器型発振器。
（付記５）
前記配線の両側に静電容量の異なる複数のコンデンサを配置し、
前記複数のコンデンサは、該インダクタ側からの前記静電容量の変化が下に凸となる形とさせている、
ことを特徴とする付記３記載の共振器型発振器。
（付記６）
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
前記インダクタと接続させた、２つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする共振器型発振器。
（付記７）
前記分岐させた後の部分の少なくとも一つに配置された静電容量の異なる複数のコンデンサは、該静電容量の前記インダクタ側からの変化が小さくなる方向とさせている、
ことを特徴とする付記６記載の共振器型発振器。
（付記８）
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで最も前記インダクタ側に位置するコンデンサを基準にした該インダクタ側からの配線の長さの平均が変動するのを抑える形で前記スイッチのオン／オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
（付記９）
インダクタとコンデンサを用いて構成された共振器型発振器において、
前記インダクタから延びる配線に接続された、前記共振器型発振器の共振周波数を可変するための複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチと、
前記共振周波数を可変するために、前記複数のコンデンサのなかで前記インダクタからの配線の長さが短いコンデンサを優先的に選択する形で前記スイッチのオン／オフ制御を行う容量選択手段と、
を具備することを特徴とする共振器型発振器。
（付記１０）
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
静電容量の異なる複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサを並列に接続する配線に対し、該複数のコンデンサのなかで一方の端に位置するコンデンサからの前記静電容量の変化が下に凸となる形で該複数のコンデンサを接続させている、
ことを特徴とする同調コンデンサ回路。
（付記１１）
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、及び該コンデンサ毎に直列に接続されたスイッチを備え、
前記複数のコンデンサは、該複数のコンデンサを並列に接続する配線を間に挟む形で分けて接続させている、
ことを特徴とする同調コンデンサ回路。
（付記１２）
共振器型発振器が出力する信号の周波数を選択するために用いることが可能な同調コンデンサ回路において、
複数のコンデンサ、該コンデンサ毎に直列に接続されたスイッチと、
途中で２つ以上に分岐させている配線と、を備え、
前記複数のコンデンサは、前記配線の分岐させた後の部分に分けて配置させている、
ことを特徴とする同調コンデンサ回路。
【符号の説明】
【００６２】
２１０、２２０    同調コンデンサ回路
２１１ａ〜ｆ、４０３    コンデンサ
２１２ａ〜ｆ    スイッチ
２３０    容量選択制御部
４０１、４０１ａ〜ｃ、４０２、４０２ａ、４０２ｂ    配線
Ｌ１    インダクタ
Ｔ１〜４    トランジスタ
Ｖ１、Ｖ２    バラクタ
【図１】
2011010368.tif 000003
【図２】
2011010368.tif 000004
【図３】
2011010368.tif 000005
【図１１】
2011010368.tif 000006
【図４】
2011010368.tif 000007
【図５】
2011010368.tif 000008
【図６】
2011010368.tif 000009
【図７】
2011010368.tif 000010
【図８】
2011010368.tif 000011
【図９】
2011010368.tif 000012
【図１０】
2011010368.tif 000013