(57)【要約】【課題】酸化物からなる半導体層における酸素含有率の変動や水分吸着に起因する特性変動を確実に防止可能な、薄膜トランジスタおよびその製造方法を提供する。【解決手段】基板１上に設けられた酸化物からなる酸化物半導体層７と、酸化物半導体層７上に酸化物半導体層７に対して連続成膜された上層絶縁膜９とを備えている。酸化物半導体層７および上層絶縁膜９の外周縁は、酸化物半導体層７に形成されるチャネル領域７ｃｈに対して１３μｍ以上の間隔ｄ１〜ｄ４を保持して配置されている。これにより、外周縁の外側からの酸素の出入りや水分吸着の影響が、チャネル領域７ｃｈに対して影響を及ぼすことを防止する。【選択図】図１
2011009393.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられた酸化物からなる半導体層と、
前記半導体層上に当該半導体層に対して連続成膜された上層絶縁膜とを備え、
前記半導体層および前記上層絶縁膜の外周縁は、当該半導体層に形成されるチャネル領域に対して１３μｍ以上の間隔を保持して配置されている
薄膜トランジスタ。
【請求項２】
前記上層絶縁膜は、酸化膜または窒化膜を用いて構成されている
請求項１に記載の薄膜トランジスタ。
【請求項３】
前記上層絶縁膜には前記チャネル領域を挟む位置に２つの開口窓が設けられ、
前記上層絶縁膜が設けられた前記基板上には、前記開口窓を介して前記半導体層に接続されたソース電極およびドレイン電極が当該開口窓を塞ぐ状態で設けられ、
前記基板と前記半導体層との間には、当該基板側から順に、前記チャネル領域に積層されたゲート電極と、当該ゲート電極を覆うゲート絶縁膜とが設けられている
請求項１または２に記載の薄膜トランジスタ。
【請求項４】
前記ゲート絶縁膜は、酸化膜または窒化膜を用いて構成されている
請求項３に記載の薄膜トランジスタ。
【請求項５】
前記基板と前記半導体層との間には、前記チャネル領域を挟んでソース電極およびドレイン電極が設けられ、
前記上層絶縁膜上には、当該上層絶縁膜をゲート絶縁膜として前記チャネル領域に積層されたゲート電極が設けられている
請求項１または２に記載の薄膜トランジスタ。
【請求項６】
前記基板の表面層は、酸化膜または窒化膜を用いて構成されている
請求項５に記載の薄膜トランジスタ。
【請求項７】
基板上に酸化物からなる半導体層と上層絶縁膜とをこの順に連続して成膜する工程と、
前記半導体層に形成されるチャネル領域に対して１３μｍ以上の間隔を保持して外周縁が位置する形状に、前記上層絶縁膜と前記半導体層とをパターニングする工程とを行なう
薄膜トランジスタの製造方法。
【請求項８】
薄膜トランジスタと、当該薄膜トランジスタに接続された画素電極とを有し、
前記薄膜トランジスタは、
基板上に設けられた酸化物からなる半導体層と、
前記半導体層上に当該半導体層に対して連続成膜された上層絶縁膜とを備え、
前記半導体層および前記上層絶縁膜の外周縁は、当該半導体層に形成されるチャネル領域に対して１３μｍ以上の間隔を保持して配置されている
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物からなる半導体層を用いた薄膜トランジスタ、この薄膜トランジスタの製造方法、およびこの薄膜トランジスタを備えた表示装置に関する。
【背景技術】
【０００２】
近年、薄膜トランジスタのチャネル領域（活性層）に、In-Ga-Zn-Oをはじめとする酸化物からなる半導体層の適用が検討されている。このような半導体層を用いた薄膜トランジスタの信頼性試験（ストレス試験による特性変動の調査）についても多数の報告例があり、酸素との反応や水の吸着によって閾値電圧が変化することが知られている。このため、薄膜トランジスタの信頼性を保つために、酸素含有率の最適値を保持し、水を吸着させない様々なプロセスや構造が提案されている。
【０００３】
例えば、II族酸化物からなる半導体層の上下いずれかにアモルファス状の酸化アルミニウムを積層させることにより、界面の欠陥準位を低減し、トランジスタ特性を向上させること構成が提案されている（下記特許文献１参照）。
【０００４】
また、酸化物半導体と、トンネル効果が生じる膜厚で酸素原子を有する酸化物層間材とを交互に積層した酸化物半導体を活性層として用いることにより、酸化物半導体の酸素欠損を酸化物層間材によって抑制する構成が提案されている（下記特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３９１３７５６号公報
【特許文献２】特開２００７−１２３７０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら半導体層の上下をアモルファス状の酸化アルミニウムで覆った構成であっても、半導体層の端面が露出されていれば、端面からの酸素侵入、酸素脱離、さらには水分吸着が発生する。またパターニングされた半導体層を酸化アルミニウムで完全に覆う構成では、酸化アルミニウムで覆う前の半導体層が大気に暴露される。このため、その時点で酸素侵入、酸素欠損、さらには水分吸着が発生する。したがって、酸素侵入、酸素脱離、さらには水分吸着によって酸化物半導体が変質し、薄膜トランジスタの特性変動を完全に防止することは困難である。しかも、半導体層をパターニングしてから酸化アルミニウムで覆う構成であるため、工程数が多くコスト高の要因となる。
【０００７】
また、酸化物半導体と酸化物層間材とを交互に積層した酸化物半導体を活性層として用いる構成であっても、上記構成と同様に端面からの酸素侵入等は免れず、さらに製造工程数の増加によるコスト高の要因となる。
【０００８】
そこで本発明は、酸化物からなる半導体層における酸素含有率の変動や水分吸着に起因する特性変動を確実に防止可能な、薄膜トランジスタおよびその製造方法を提供すること、さらにはこれを用いた表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
このような目的を達成するための本発明の薄膜トランジスタは、基板上に設けられた酸化物からなる半導体層と、この半導体層に対して連続成膜された上層絶縁膜とを備えている。これらの半導体層および上層絶縁膜の外周縁は、当該半導体層に形成されるチャネル領域に対して１３μｍ以上の間隔を保持して配置されている。
【００１０】
また本発明の薄膜トランジスタの製造方法は、以上の構成の薄膜トランジスタの製造方法であり、先ず、基板上に酸化物からなる半導体層と上層絶縁膜とをこの順に連続して成膜する工程を行う。次に、半導体層に形成されるチャネル領域に対して１３μｍ以上の間隔を保持して外周縁が位置する形状に、これらの上層絶縁膜および半導体層をパターニングする工程を行う。
【００１１】
また本発明はこのような構成の薄膜トランジスタに接続された画素電極を有する表示装置でもある。
【００１２】
以上のような構成では、半導体層上に上層絶縁膜が連続成膜されていることから、半導体層を大気開放すること無く、上層絶縁膜によって半導体層を保護した状態とすることができる。また半導体層および上層絶縁膜の外周縁は、半導体層に形成されるチャネル領域に対して１３μｍ以上の間隔で設けられている。これにより、半導体層の端面を含む露出部を介しての酸素含有率の変動や水分吸着の影響が、チャネル領域にまで及ぶことがなく、トランジスタ特性の経時的な劣化が防止できることが確認された。
【発明の効果】
【００１３】
以上説明した様に、本発明によれば酸化物からなる半導体層の酸素含有率の変動や水分吸着に起因するトランジスタ特性の変動を確実に防止することが可能になるため、酸化物からなる半導体層を備えた薄膜トランジスタの信頼性の向上を図ることができる。また、この薄膜トランジスタに画素電極を接続させた表示装置の信頼性の向上を図ることが可能になる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態のボトムゲート構造の薄膜トランジスタの構成図である。
【図２】第１実施形態の薄膜トランジスタの製造工程図である。
【図３】チャネル領域に対する外周縁の間隔を固定した薄膜トランジスタにおいてのゲート幅に対するしきい値電圧の変化量を示す図である。
【図４】第２実施形態のトップゲート構造の薄膜トランジスタの構成図である。
【図５】第２実施形態の薄膜トランジスタの製造工程図である。
【図６】第３実施形態の表示装置の断面構成図である。
【図７】表示装置の回路構成の一例を示す図である。
【図８】本発明の表示装置を用いたテレビを示す斜視図である。
【図９】本発明の表示装置を用いたデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１０】本発明の表示装置を用いたノート型パーソナルコンピュータを示す斜視図である。
【図１１】本発明の表示装置を用いたビデオカメラを示す斜視図である。
【図１２】本発明の表示装置を用いた携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１５】
以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
１．第１実施形態（ボトムゲート構造の例）
２．第２実施形態（トップゲート構造の例）
３．第３実施形態（薄膜トランジスタを備えた表示装置の例）
４．第４実施形態（電子機器の例）
【００１６】
≪１．第１実施形態≫
＜薄膜トランジスタの構成＞
図１には、第１実施形態の薄膜トランジスタＴｒ1の断面構成図を示す。この図に示す薄膜トランジスタＴｒ１は、酸化物からなる半導体層（酸化物半導体層）を用いたボトムゲート型の薄膜トランジスタＴｒ1であり、次のように構成されている。
【００１７】
すなわち基板１上には、ゲート電極３がパターン形成されており、これを覆う状態でゲート絶縁膜５が設けられている。このゲート絶縁膜５上には、ゲート電極３上に重ねて酸化物からなる半導体層（以下、酸化物半導体層）７、および上層絶縁膜９がこの順に設けられている。上層絶縁膜９には、ゲート電極３を幅方向に挟んで対向する位置に、酸化物半導体層７を露出させる２つの開口窓９ａが設けられている。またさらに上層絶縁膜９までが設けられた基板1上には、ソース電極１１ｓおよびドレイン電極１１ｄが設けられている。これらのソース電極１１ｓおよびドレイン電極１１ｄは、上層絶縁膜９に設けた２つの開口窓９ａを塞ぐと共に、これらの開口窓９ａを介して酸化物半導体層７に接続されている。
【００１８】
以上のような構成の薄膜トランジスタＴｒ１では、酸化物半導体層７においてソース電極１１ｓおよびドレイン電極１１ｄが接続されている部分間、すなわち２つの開口窓９ａ間が、チャネル領域７ｃｈとなる。以下、各構成要素の詳細を、基板１側から順に説明する。
【００１９】
基板１は、表面側の絶縁性が保たれた構成であれば良く、ガラス基板、プラスチック基板、金属箔基板、さらに半導体基板を絶縁膜で覆った基板などが用いられる。以上のような基板１が、プラスチック基板および金属箔基板を絶縁膜で覆った基板であれば、フレキシブルに屈曲させることができる。
【００２０】
ゲート電極３は、特に材料が制限されることはなく、プロセス適合性を有しかつ導電性の良好な材料を用いて構成される。
【００２１】
ゲート絶縁膜５は、例えば酸化シリコン等の酸化膜または窒化シリコン等の窒化膜を用いて構成されていることが好ましい。またゲート絶縁膜５は、例えば酸化アルミニウム（Ａｌ2Ｏ3）のような酸素供給能力を有する酸化物材料を用いて構成されていても良い。
【００２２】
酸化物半導体層７は、例えば非晶質酸化物や多結晶の酸化物、さらにはこれらの混合物からなり、典型的にはＩｎ、Ｚｎ、Ｇａ、Ｏからなる酸化物が用いられる。またこの他にも、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｍｇ、Ｃａ、Ｓｎ、Ｓｂのうち少なくとも一つを含有する酸化物で構成されていても良い。さらに、酸化物内の酸素を安定化させることを目的として、他の元素を含有しても良い。またこの酸化物半導体層７は、必要に応じて積層構造であっても良い。酸化物半導体層７の具体的な構成としては、Ｉｎ−Ｇａ−Ｚｎ−ＯやＩｎ−Ｇａ−Ｏからなる単層チャネル構造、Ｉｎ2Ｏ3、Ｇａ2Ｏ3、ＺｎＯ、ＩＴＯ、ＳｎＯ2、ＴｉＯ2のうち２種以上を用いた積層チャネル構造が例示される。
【００２３】
上層絶縁膜９は、例えば酸化シリコン等の酸化膜または窒化シリコン等の窒化膜を用いて構成されていることが好ましい。このような材質であれば、膜質が緻密であるため、下層の酸化物半導体層７の保護膜となり、酸化物半導体層への水分の浸入や、酸化物半導体層７に対する酸素や他の物質の侵入及び脱離による組成変動を防止することが可能である。またゲート絶縁膜５は、例えば酸化アルミニウム（Ａｌ2Ｏ3）のような酸素供給能力を有する酸化物材料を用いて構成されていても良い。また上層絶縁膜９は、これらの材質を用いた積層膜であっても良い。
【００２４】
特にこの上層絶縁膜９は、酸化物半導体層７に対して連続成膜された層であることが好ましい。この場合、上層絶縁膜９の外周縁は、酸化物半導体層７の外周縁からはみだすことなく設けられた構成になる。ここでは、例えば上層絶縁膜９は酸化物半導体層７と同一に外周縁がパターン形成されていることとする。そして酸化物半導体層７および上層絶縁膜９の外周縁は、酸化物半導体層７に形成されるチャネル領域７ｃｈに対して１３μｍ以上の各間隔ｄ１〜ｄ４を保持して配置されていることが重要である。また、各間隔ｄ１〜ｄ４は、プロセスマージンを加えて１５μｍ以上で有ることが好ましく、さらに特性上の観点から２８μｍ以上であることが好ましい。
【００２５】
尚、ボトムゲート構造においては、チャネル領域７ｃｈにおけるチャネル長Ｌを延設した方向は、ソース電極１１ｓおよびドレイン電極１１ｄによって覆われている。このため、チャネル長Ｌを延設した方向に存在する上層絶縁膜９の外周縁においては、ソース電極１１ｓおよびドレイン電極１１ｄから露出している部分と、チャネル領域７ｃｈとの間隔が１３μｍ以上、好ましくは１５μｍ以上、さらには２８μｍ以上であれば良い。
【００２６】
上層絶縁膜９に設けられた開口窓９ａは、ゲート電極３を幅方向に挟んで対向する位置に配置され、底面に酸化物半導体層７が露出させている。これらの２つの開口窓９ａは、少なくともゲート電極３の延設方向に沿った方向の開口径が等しく、この開口径がチャネル領域７ｃｈのチャネル幅Ｗとなり、これらの開口径の間の距離がチャネル領域７ｃｈのチャネル長Ｌとなる。このチャネル領域７ｃｈは、ゲート電極３上に完全に積層する位置に設けられることが好ましい。
【００２７】
尚、上述したように、ボトムゲート構造においては、チャネル領域７ｃｈにおけるチャネル長Ｌを延設した方向は、ソース電極１１ｓおよびドレイン電極１１ｄによって覆われている。このため、開口窓９ａは、ソース電極１１ｓおよびドレイン電極１１ｄによって覆われている部分において、外周縁方向に開放された形状であっても良い。
【００２８】
ソース電極１１ｓおよびドレイン電極１１ｄは、上層絶縁膜９に設けた２つの開口窓９ａを塞ぐと共に、これらの開口窓９ａを介して酸化物半導体層７に接続され、ゲート電極３を幅方向に挟んで対向する状態で設けられている。ここでソース電極１１ｓおよびドレイン電極１１ｄは、２つの開口窓９ａを完全に塞いで設けられることが重要である。このようなソース電極１１ｓおよびドレイン電極１１ｄは、酸化物半導体層７に対して影響を及ぼすことのない材質を用いて構成されることが好ましい。
【００２９】
＜薄膜トランジスタの製造方法＞
第１実施形態の薄膜トランジスタＴｒ１の製造方法を、図２の工程図に基づいて詳細に説明する。
【００３０】
先ず、図２（１）に示すように、表面が絶縁性の基板１を用意し、この上部にゲート電極３をパターン形成する。次いで、ゲート電極３が形成された基板１上に、上述した酸化物材料を用いて構成されたゲート絶縁膜５を成膜する。
【００３１】
次に、ゲート絶縁膜５上に、酸化物からなる酸化物半導体層７を成膜し、さらに連続して上層絶縁膜９を成膜する。これらの酸化物半導体層７および上層絶縁膜９の連続成膜は、大気開放することなくインサイチュー（in situ）で行うことが好ましい。
【００３２】
酸化物半導体層７は、例えば酸化物半導体層７を構成する元素の組成と成膜条件とを最適化したスパッタリング法によって成膜する。また上層絶縁膜９は、プラズマＣＶＤ法、スパッタリング法、またはＡＬＤ法等によって成膜する。
【００３３】
次に、図２（２）に示すように、上層絶縁膜９と酸化物半導体層７とをパターニングする。ここでは、酸化物半導体層７においてゲート電極３上に積層される位置に形成されるチャネル領域７ｃｈの形成予定部に対して、酸化物半導体層７および上層絶縁膜９の外周縁が１３μｍ以上、好ましくは１５μｍ以上、さらに好ましくは２８μｍ以上の各間隔ｄ１〜ｄ４を保持するようにパターニングを行う。
【００３４】
このようなパターニングは、リソグラフィー法によって上層絶縁膜９上にレジストパターンを形成し、これをマスクにして上層絶縁膜９と酸化物半導体層７とをこの順にエッチングすることによって行う。この際のエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。エッチング終了後には、レジストパターンを除去する。
【００３５】
以上のように上層絶縁膜９と酸化物半導体層７とをパターニングした後の工程は、３００℃以下のプロセス温度で行うこととする。
【００３６】
すなわち、図１に示したように、上層絶縁膜９に２つの開口窓９ａを形成するためのパターニングを行う。レジストパターンをマスクにして上層絶縁膜９をエッチングすることにより、開口窓９ａの形成を行う。ここでは、酸化物半導体層７においてゲート電極３上に重なる位置に、チャネル領域７ｃｈにおけるチャネル長Ｌを規定する所定の間隔を保ち、かつチャネル領域７ｃｈにおけるチャネル幅Ｗを規定する所定の開口径を保って、２つの開口窓９を形成する。
【００３７】
このような開口窓９ａの形成は、リソグラフィー法によって上層絶縁膜上にレジストパターンを形成し、これをマスクにして上層絶縁膜９をエッチングすることによって行う。この際のエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。エッチング終了後には、レジストパターンを除去する。
【００３８】
以上の後には、上層絶縁膜９が形成されたゲート絶縁膜５上に、各開口窓９ａを塞ぐ形状でソース電極９ｓおよびドレイン電極１１ｄをパターン形成する。ここでは、先ず電極材料膜を成膜した後に、レジストパターンをマスクにして電極材料膜をパターンエッチングすることよって行う。電極材料膜のパターンエッチング後には、レジストパターンを除去する。
【００３９】
以上により、図１を用いて説明した構成のボトムゲート構造の薄膜トランジスタＴｒ1を得ることができる。この薄膜トランジスタＴｒ１は、ソース電極９ｓと酸化物半導体層７とが接する開口窓９ａ、ドレイン電極９ｄと酸化物半導体層７とが接する開口窓９ａとの間の酸化物半導体層７部分が、チャネル幅Ｗ,チャネル長Ｌのチャネル領域７ｃｈとなる。そして、このチャネル領域７ｃｈと、上層絶縁膜９の外周縁との間隔ｄ１〜ｄ４が、１３μｍ以上のものとなる。
【００４０】
以上のような第１実施形態の薄膜トランジスタＴｒ１では、酸化物半導体層７上に上層絶縁膜９が連続成膜されていることから、酸化物半導体層７を大気開放すること無く、上層絶縁膜９によって酸化物半導体層７を保護した状態とすることができる。また酸化物半導体層７および上層絶縁膜９の外周縁は、酸化物半導体層７に形成されるチャネル領域７ｃｈに対して１３μｍ以上の間隔で設けられている。これにより、酸化物半導体層７の端面を含む露出部を介しての酸素含有率の変動や水分吸着の影響が、チャネル領域７ｃｈにまで及ぶことがなく、以降に説明するようにトランジスタ特性の経時的な劣化が防止できることが確認された。
【００４１】
図３には、第１実施形態の薄膜トランジスタＴｒ１において、チャネル領域７ｃｈと、チャネル幅Ｗを延設した方向に存在する外周縁との間隔ｄ１，ｄ２を３μｍに固定し、チャネル幅Ｗを変化させた構成でのしきい値電圧の変化量を測定した結果を示す。酸化物半導体層７には、非晶質のＩｎ−Ｇａ−Ｚｎ−Ｏ半導体を用いた。また、チャネル領域７ｃｈと、チャネル長Ｌを延設した方向に存在する外周縁との間隔ｄ３，ｄ４は１．５μｍ、チャネル長Ｌ＝８μｍに固定した。このような薄膜トランジスタＴｒ１に対して、３００℃で２時間アニール処理を施す前後でのしきい値電圧の変化量を測定した。
【００４２】
図３の結果から明らかなように、チャネル幅Ｗが２０μｍ以上ではしきい値電圧の変化量ΔＶｔｈが−０．２５Ｖ以下に抑えられていることが分かる。つまり、２時間のアニール処理においては、上層絶縁膜９から露出している外周縁からの水分の浸入や酸素の出入りによって酸化物半導体層７が影響を受けて変質する。しかしながら、チャネル領域７ｃｈに対する上層絶縁膜９の外周縁の間隔ｄ１，ｄ２＝３μｍにおいて、チャネル幅Ｗが２０μｍ以上であればチャネル領域７ｃｈの全域が変質することはなく、このためしきい値電圧の変化量ΔＶｔｈが小さく抑えられていると考えられる。これから換算すると、チャネル領域７ｃｈに対する上層絶縁膜９の外周縁の間隔ｄ１，ｄ２≧３μｍ＋（２０μｍ／２）＝１３μｍであれば、チャネル領域７ｃｈのほぼ全領域の変質が抑えられると予測される。
【００４３】
また、図３から明らかなように、チャネル幅Ｗが５０μｍ以上ではしきい値電圧の変化量ΔＶｔｈが−０．２０Ｖ以下に抑えられていることが分かる。これから換算すると、チャネル領域７ｃｈに対する上層絶縁膜９の外周縁の間隔ｄ１，ｄ２≧３μｍ＋（５０μｍ／２）＝２８μｍであれば、チャネル領域７ｃｈのほぼ全領域の変質が、さらに確実に抑えられると予測される。
【００４４】
以上説明した様に、第１実施形態によれば、酸化物半導体層７の酸素含有率の変動や水分吸着に起因するトランジスタ特性の変動を確実に防止することが可能になる。このため、酸化物半導体層７を備えた薄膜トランジスタＴｒ１の信頼性の向上を図ることができる。しかも、このような効果は、酸化物半導体層７および上層絶縁膜９の成膜手順と、パターンの寸法設定のみによって奏することが可能であって、工程数およびコストを増加させることもない。
【００４５】
≪２．第２実施形態≫
＜薄膜トランジスタの構成＞
図４には、第２実施形態の薄膜トランジスタＴｒ２の断面構成図を示す。尚、第１実施形態と同一の構成要素には同一の符号を付している。この図に示す薄膜トランジスタＴｒ２は、酸化物からなる半導体層（酸化物半導体層）を用いたトップゲート型の薄膜トランジスタＴｒ２であり、次のように構成されている。
【００４６】
すなわち基板１上には、ソース電極１１ｓおよびドレイン電極１１ｄがパターン形成されており、このソース電極１１ｓおよびドレイン電極１１ｄ間を覆う状態で酸化物からなる半導体層（以下、酸化物半導体層）７、およびゲート絶縁膜５’がこの順に設けられている。ここではゲート絶縁膜５’が、酸化物半導体層７上に設けられた上層絶縁膜となる。このゲート絶縁膜５’上に、ソース電極１１ｓ−ドレイン電極１１ｄ間の上部に重ねてゲート電極３が設けられている。
【００４７】
以上のような構成の薄膜トランジスタＴｒ２では、酸化物半導体層７においてソース電極１１ｓおよびドレイン電極１１ｄで挟まれた部分が、チャネル領域７ｃｈとなる。以下、各構成要素の詳細を、基板１側から順に説明する。
【００４８】
基板１は、表面側の絶縁性が保たれた構成であり、ガラス基板、プラスチック基板、金属箔基板、さらに半導体基板を絶縁膜で覆った基板などが用いられる。以上のような基板１が、プラスチック基板および金属箔基板を絶縁膜で覆った基板であれば、フレキシブルに屈曲させることができる。また、基板１上には酸化物半導体層７が接して設けられるため、基板１の表面層は、例えば酸化シリコン等の酸化膜または窒化シリコン等の窒化膜を用いて構成されていることが好ましい。このような材質であれば、膜質が緻密であるため、この上層に設けられた酸化物半導体層７の保護膜となり、酸化物半導体層７への基板１側からの水分の浸入や、酸化物半導体層７に対する酸素や他の物質の侵入及び脱離による組成変動を防止することが可能である。
【００４９】
ソース電極１１ｓおよびドレイン電極１１ｄは、酸化物半導体層７に対して影響を及ぼすことのない材質を用いて構成されることが好ましい。
【００５０】
酸化物半導体層７は、第１実施形態と同様であって、例えば非晶質酸化物や多結晶の酸化物、さらにはこれらの混合物からなり、典型的にはＩｎ、Ｚｎ、Ｇａ、Ｏからなる酸化物が用いられる。またこの他にも、Ａｌ、Ｇａ、Ｉｎ、Ｚｎ、Ｍｇ、Ｃａ、Ｓｎ、Ｓｂのうち少なくとも一つを含有する酸化物で構成されていても良い。さらに、酸化物内の酸素を安定化させることを目的として、他の元素を含有しても良い。またこの酸化物半導体層７は、必要に応じて積層構造であっても良い。酸化物半導体層７の具体的な構成としては、Ｉｎ−Ｇａ−Ｚｎ−ＯやＩｎ−Ｇａ−Ｏからなる単層チャネル構造、Ｉｎ2Ｏ3、Ｇａ2Ｏ3、ＺｎＯ、ＩＴＯ、ＳｎＯ2、ＴｉＯ2のうち２種以上を用いた積層チャネル構造が例示される。
【００５１】
ゲート絶縁膜５’は、例えば酸化シリコン等の酸化膜または窒化シリコン等の窒化膜を用いて構成されていることが好ましい。このような材質であれば、膜質が緻密であるため、下層の酸化物半導体層７の保護膜となり、酸化物半導体層への水分の浸入や、酸化物半導体層７に対する酸素や他の物質の侵入及び脱離による組成変動を防止することが可能である。またゲート絶縁膜５’は、例えば酸化アルミニウム（Ａｌ2Ｏ3）のような酸素供給能力を有する酸化物材料を用いて構成されていても良い。また上層絶縁膜となるゲート絶縁膜５’は、これらの材質を用いた積層膜であっても良い。
【００５２】
特にこのゲート絶縁膜５’は、酸化物半導体層７上の上層絶縁膜であり、酸化物半導体層７に対して連続成膜された層であることが好ましい。この場合、ゲート絶縁膜５’の外周縁は、酸化物半導体層７の外周縁からはみだすことなく設けられた構成となる。ここでは、例えばゲート絶縁膜５’は酸化物半導体層７と同一に外周縁がパターン形成されていることとする。そして酸化物半導体層７およびゲート絶縁膜５’の外周縁は、酸化物半導体層７に形成されるチャネル領域７ｃｈに対して１３μｍ以上の各間隔ｄ１〜ｄ４を保持して配置されていることが重要である。また、各間隔ｄ１〜ｄ４は、プロセスマージンを加えて１５μｍ以上で有ることが好ましく、さらに特性上の観点から２８μｍ以上であることが好ましい。
【００５３】
尚、トップゲート構造においては、チャネル領域７ｃｈにおけるチャネル幅Ｗを延設した方向は、ゲート電極３によって覆われている。このため、チャネル幅Ｗを延設した方向に存在する上層絶縁膜９の外周縁においては、ゲート電極３から露出している部分と、チャネル領域７ｃｈとの間隔が１３μｍ以上、好ましくは１５μｍ以上、さらに好ましくは２８μｍ以上であれば良い。
【００５４】
ゲート電極３は、特に材料が制限されることはなく、プロセス適合性を有しかつ導電性の良好な材料を用いて構成される。
【００５５】
＜薄膜トランジスタの製造方法＞
第２実施形態の薄膜トランジスタＴｒ２の製造方法を、図５の工程図に基づいて詳細に説明する。
【００５６】
先ず、図５（１）に示すように、表面が絶縁性の基板１を用意し、この上部にソース電極１１ｄおよびドレイン電極１１ｓをパターン形成する。
【００５７】
次いで、図５（２）に示すように、ソース電極１１ｄおよびドレイン電極１１ｓが形成された基板１上に、酸化物からなる酸化物半導体層７を成膜し、さらに連続して上層絶縁膜となるゲート絶縁膜５’を成膜する。これらの酸化物半導体層７およびゲート絶縁膜５’（上層絶縁膜）の連続成膜は、大気開放することなくインサイチュー（in situ）で行うことが好ましい。
【００５８】
酸化物半導体層７は、例えば酸化物半導体層７を構成する元素の組成と成膜条件とを最適化したスパッタリング法によって成膜する。また上層絶縁膜としてのゲート絶縁膜５’は、プラズマＣＶＤ法、スパッタリング法、またはＡＬＤ法等によって成膜する。
【００５９】
次に、図５（３）に示すように、ゲート絶縁膜５’と酸化物半導体層７とをパターニングする。ここでは、酸化物半導体層７においてソース電極１１ｄ−ドレイン電極１１ｓ間となる位置に形成されるチャネル領域７ｃｈの形成予定部に対して、酸化物半導体層７およびゲート絶縁膜５’の外周縁が１３μｍ以上、好ましくは２８μｍ以上の各間隔ｄ１〜ｄ４を保持するようにパターニングを行う。
【００６０】
このようなパターニングは、リソグラフィー法によってゲート絶縁膜５’上にレジストパターンを形成し、これをマスクにしてゲート絶縁膜５’と酸化物半導体層７とをこの順にエッチングすることによって行う。この際のエッチングは、ＲＩＥ(Reactive Ion Etching)法のようなドライエッチング法であっても良いし、ウェットエッチング法であっても良い。エッチング終了後には、レジストパターンを除去する。
【００６１】
以上のように上層絶縁膜としてのゲート絶縁膜５’と酸化物半導体層７とをパターニングした後の工程は、３００℃以下のプロセス温度で行うこととする。
【００６２】
すなわち、図４に示したように、ゲート絶縁膜５’が形成された基板１上に、ソース電極１１ｄ−ドレイン電極１１ｓ間となる位置に形成されるチャネル領域７ｃｈ上に重ねる形状でゲート電極３を形成する。ここでは、先ず電極材料膜を成膜した後に、レジストパターンをマスクにして電極材料膜をパターンエッチングすることよってゲート電極３を形成する。電極材料膜のパターンエッチング後には、レジストパターンを除去する。
【００６３】
以上により、図４を用いて説明した構成のトップゲート構造の薄膜トランジスタＴｒ２を得ることができる。この薄膜トランジスタＴｒ２は、酸化物半導体層７においてソース電極１１ｄ−ドレイン電極１１ｓ間に形成されるチャネル領域７ｃｈと、ゲート絶縁膜５’の外周縁との間隔ｄ１〜ｄ４が、１３μｍ以上のものとなる。
【００６４】
以上のような第２実施形態の薄膜トランジスタＴｒ２では、酸化物半導体層７上に上層絶縁膜としてのゲート絶縁膜５’が連続成膜されていることから、酸化物半導体層７を大気開放すること無く、ゲート絶縁膜５’によって酸化物半導体層７を保護した状態とすることができる。また酸化物半導体層７およびゲート絶縁膜５’の外周縁は、酸化物半導体層７に形成されるチャネル領域７ｃｈに対して１３μｍ以上の間隔で設けられている。これにより、第１実施形態と同様に、酸化物半導体層７の端面を含む露出部を介しての酸素含有率の変動や水分吸着の影響が、チャネル領域７ｃｈにまで及ぶことがなく、トランジスタ特性の経時的な劣化が防止できることが可能である。
【００６５】
この結果、第１実施形態と同様に、酸化物半導体層７の酸素含有率の変動や水分吸着に起因するトランジスタ特性の変動を確実に防止することが可能であり、酸化物半導体層７を備えた薄膜トランジスタＴｒ２の信頼性の向上を図ることができる。しかも、このような効果は、酸化物半導体層７および上層絶縁膜９の成膜手順と、パターンの寸法設定のみによって奏することが可能であって、工程数およびコストを増加させることもない。
【００６６】
≪３．第３実施形態≫
＜液晶表示装置の断面構成＞
図６には、第１実施形態で説明したボトムゲート型の薄膜トランジスタＴｒ１を用いた表示装置２０の２画素分の概略断面図を示す。この図に示す第３実施形態の表示装置２０は、第１実施形態の薄膜トランジスタＴｒ１が設けられた基板１を駆動側基板とし、この駆動側基板１と対向基板３０との間に、液晶層ＬＣを挟持してなる液晶表示装置である。
【００６７】
このうち、駆動側基板１上の構成は次のようである。
【００６８】
駆動側基板１上の各画素ａには、第１実施形態の薄膜トランジスタＴｒ１と共に、これに接続された容量素子Ｃｓが設けられている。容量素子Ｃｓは、薄膜トランジスタＴｒ１のゲート電極３と同一層からなる第１電極３ｃｓと、薄膜トランジスタＴｒ１のドレイン電極１１ｄを延設してなる第２電極１１ｃｓとの間に、ゲート絶縁膜５を挟持してなる。
【００６９】
以上のような薄膜トランジスタＴｒ１および容量素子Ｃｓを覆う状態で、酸化物材料からなる保護絶縁膜１５が設けられ、さらにこの上部に層間絶縁膜２１が設けられている。この層間絶縁膜２１は、例えば平坦化絶縁膜として設けられ、薄膜トランジスタＴｒ１のドレイン電極１１ｄに達する接続孔２１ａを備えている。この層間絶縁膜２１上には、接続孔２１ａを介して容量素子Ｃｓおよび薄膜トランジスタＴｒ１に接続された画素電極２３が配列形成されている。この画素電極２３は、例えば反射材料を用いて構成される。
【００７０】
一方、対向基板３０側の構成は次のようである。
【００７１】
対向基板３０は、光透過性を有する材料で構成され、かつ表面側の絶縁性が保たれていれば特に材質が限定されることはなく、プラスチック基板またはガラス基板、さらには光透過性を有する程度に薄い金属箔基板の表面に絶縁膜を設けて絶縁性とした基板が用いられる。また表示装置２０にフレキシブルな屈曲性が求められる場合には、プラスチック基板や絶縁で覆った膜金属箔基板が好適に用いられる。
【００７２】
対向基板３０において駆動側基板１に向かう面上には、対向電極３１が設けられている。この対向電極３１は、各画素に共通の共通電極であって、ＩＴＯのような光透過性を有する透明電極材料を用いて構成されている。このような対向電極３１は、対向基板３０上にベタ膜状に設けられていて良い。尚ここでの図示は省略したが、基板１の外側には必要に応じてバックライトを設けることとする。
【００７３】
＜液晶表示装置の回路構成＞
図７は、表示装置２０の回路構成の一例を示す図である。
【００７４】
この図に示すように、表示装置２０の駆動側基板１上には、表示領域１ａとその周辺領域１ｂとが設定されている。表示領域１ａには、複数の走査線４１と複数の信号線４３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１ｂには、走査線４１を走査駆動する走査線駆動回路４５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線４３に供給する信号線駆動回路４７とが配置されている。
【００７５】
走査線４１と信号線４３との各交差部に、第１実施形態の薄膜トランジスタＴｒ１と容量素子Ｃｓとで構成された画素回路が設けられている。薄膜トランジスタＴｒ１は、ゲート電極が走査線４１に、ソース電極が信号線４３に接続されている。また薄膜トランジスタＴｒのドレイン電極が、容量素子Ｃｓの第２電極と画素電極２３とに接続されている。また容量素子Ｃｓの第１電極は、コモン配線に接続されている。
【００７６】
そして、走査線駆動回路４５による駆動により、薄膜トランジスタＴｒ１を介して信号線４１から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電圧が画素電極２３に供給される構成となっている。これにより、画素電極２３に電圧に応じて、図６に示した液晶層ＬＣを構成する液晶分子ｍが傾斜して表示光の透過が制御される。
【００７７】
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
【００７８】
このような構成の表示装置２０によれば、第１実施形態で説明した薄膜トランジスタＴｒ１によって画素電極２３が駆動される構成である。この薄膜トランジスタＴｒ１は、第１実施形態で説明したようにトランジスタ特性の劣化が抑えられたものである。このため、この薄膜トランジスタＴｒ１によって画素電極２３が駆動される表示装置２０においての表示特性の長期信頼性の向上を図ることが可能になる。
【００７９】
尚、以上の第３実施形態においては、第１実施形態で説明したボトムゲート構造の薄膜トランジスタＴｒ１を画素電極２３に接続させた構成を説明した。しかしながら、画素電極２３に接続させる薄膜トランジスタは、第２実施形態で説明したトップゲート構造の薄膜トランジスタであっても良く、同様の効果を得ることができる。
【００８０】
また以上の第３実施形態においては、本発明の表示装置として液晶表示装置を示した。しかしながら本発明の表示装置は、第１実施形態および第２実施形態の薄膜トランジスタを設けた表示装置、特にこの薄膜トランジスタによって画素電極を駆動するアクティブマトリックス型の表示装置に広く適用可能である。このような表示装置としては、液晶表示装置に限定されることはなく、発光デバイスとして有機電界発光素子、無機電界発光素子、さらにはＬＥＤ素子を用いた表示装置、さらには電気泳動型の表示装置に適用可能である。また液晶表示装置の構成も、上述した第３実施形態に限定されることはなく、第１実施形態および第２実施形態の薄膜トランジスタによって画素電極が駆動される構成に広く適用可能であり、同様の効果を得ることができる。さらに上述した酸化物半導体層を用いた薄膜トランジスタは光透過性を備えた構成として作製可能であり、透明な基板上に形成することにより光透過性を有する表示装置にも適用可能である。また、プラスチック基板やステンレス基板などの折り曲げ可能な基板上に形成することで自在に屈曲する表示装置、いわゆる「フレキシブルディスプレイ」にも適用可能であり、サラミこれらを組み合わせた「透明フレキシブルディスプレイ」にも適用可能である。
【００８１】
≪４．第４実施形態≫
図８〜１２には、以上説明した本発明に係る表示装置を表示部として用いた電子機器の一例を示す。本発明の表示装置は、電子機器に入力された映像信号、さらに電子機器内で生成した映像信号を表示するあらゆる分野の電子機器における表示部に適用することが可能である。以下に、本発明が適用される電子機器の一例について説明する。
【００８２】
図８は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。
【００８３】
図９は、本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。
【００８４】
図１０は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。 
【００８５】
図１１は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。
【００８６】
図１２は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。
【００８７】
尚、上述した第４実施形態では、本発明の表示装置を備えた電子機器の構成を説明した。しかしながら本発明の電子機器は、第１実施形態および第２実施形態の薄膜トランジスタを設けた電子機器に広く適用可能である。例えば薄膜トランジスタと共に他の素子とで構成される半導体装置として、ＤＲＡＭなどもメモリ用の半導体装置や、受光素子の駆動回路等にも適用可能であり、同様の効果を得ることができる。
【符号の説明】
【００８８】
１…基板、３…ゲート電極、５…ゲート絶縁膜、５’…ゲート絶縁膜（上層絶縁膜）、７…酸化物半導体層（酸化物からなる半導体層）、７ｃｈ…チャネル領域、９…上層絶縁膜、９ａ…開口窓、１１ｓ…ソース電極、１１ｄ…ドレイン電極、２０…表示装置、２３…画素電極、ｄ１，ｄ２，ｄ３，ｄ４…間隔、Ｔｒ１…薄膜トランジスタ（ボトムゲート）、Ｔｒ２…薄膜トランジスタ（トップゲート）
【図１】
2011009393.tif 000003
【図２】
2011009393.tif 000004
【図３】
2011009393.tif 000005
【図４】
2011009393.tif 000006
【図５】
2011009393.tif 000007
【図６】
2011009393.tif 000008
【図７】
2011009393.tif 000009
【図８】
2011009393.tif 000010
【図９】
2011009393.tif 000011
【図１０】
2011009393.tif 000012
【図１１】
2011009393.tif 000013
【図１２】
2011009393.tif 000014