(57)【要約】【課題】受光部を有する表示装置において、素子数を増加させずに受光性能を向上させることが可能な表示装置および電子機器を提供する。【解決手段】表示パネル１０は、各々が発光素子としての有機ＥＬ素子１２を含む複数の画素１１Ｒ，１１Ｇ，１１Ｂ（発光部１１１）と、各々が、受光素子としての受光用トランジスタＴｒ２１および保持容量素子Ｃ１を含む複数の受光部１１２とを有している。受光用トランジスタＴｒ２１および保持容量素子Ｃ１はそれぞれ、ＭＯＳ型構造により形成されている。表示パネル１０上の上部パターン層８３において、受光用トランジスタＴｒ２１および保持容量素子Ｃ１の形成領域に、選択的に開口１１０が設けられている。特に専用の素子を設けることなく、受光用トランジスタＴｒ２１の寄生容量増加に起因して有効に光検出を行えない期間（無効期間）の発生が、減少もしくは回避される。【選択図】図６
2011197772.tif 000002
【特許請求の範囲】
【請求項１】
各々が発光素子を含む複数の画素と、各々が受光素子および第１の保持容量素子を含む複数の受光部と、を有する表示パネルと、
前記画素に対する表示駆動および前記受光部に対する受光駆動をそれぞれ行う駆動部と
を備え、
前記受光素子および前記第１の保持容量素子がそれぞれ、ＭＯＳ型構造により形成され、
前記表示パネル上に、前記受光素子および前記第１の保持容量素子の形成領域にそれぞれ選択的に開口を有する上部パターン層が設けられている
表示装置。
【請求項２】
前記表示パネルは、各受光部に接続された第１の走査線、受光信号線としての第１の信号線、第１の電源線およびゲート線を有し、
各受光部は、前記受光素子として機能する第１のトランジスタと、第２および第３のトランジスタと、前記第１の保持容量素子と、抵抗素子とを含み、
前記第１のトランジスタのゲートが前記ゲート線に接続されると共に、ドレインが前記第１の電源線に接続され、
前記第１のトランジスタのソースが、前記第１の保持容量素子の一端および前記第２のトランジスタのゲートに接続され、
前記第２のトランジスタのドレインが前記第１の電源線に接続されると共に、ソースが前記第３のトランジスタのドレインに接続され、
前記第３のトランジスタのゲートが前記第１の走査線に接続されると共に、ソースが前記第１の信号線および前記抵抗素子の一端に接続され、
前記第１の保持容量素子の他端および前記抵抗素子の他端がそれぞれ、接地電位に設定されている
請求項１に記載の表示装置。
【請求項３】
以下の（１）式を満たすように設定されている
請求項２に記載の表示装置。
（Ｖoff／ＶｇＬ）＝｛ΔＣｇｓ／（ΔＣｇｓ＋ΔＣ１）｝  ……（１）
但し、
Ｖoff：前記ゲート線に対して前記駆動部から印加される前記第１のトランジスタのオフ電圧
ＶｇＬ：前記第２のトランジスタのゲートに対して印加される初期化電圧
ΔＣｇｓ：前記第１のトランジスタのゲート−ソース間の寄生容量における光入射時の容量増加分
ΔＣ１：前記第１の保持容量素子における光入射時の容量増加分
【請求項４】
前記受光部が前記画素ごとに設けられている
請求項１ないし請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記表示パネルは、各画素に接続された第２の走査線、映像信号線としての第２の信号線および第２の電源線を有し、
各画素は、前記発光素子としての有機電界発光素子と、第４および第５のトランジスタと、第２の保持容量素子とを含み、
前記第４のトランジスタのゲートが前記第２の走査線に接続され、
前記第４のトランジスタにおけるドレインおよびソースのうち、一方が前記第２の信号線に接続されると共に、他方が前記第５のトランジスタのゲートおよび前記第２の保持容量素子の一端に接続され、
前記第５のトランジスタにおけるドレインおよびソースのうち、一方が前記第２の電源線に接続されると共に、他方が前記第２の保持容量素子の他端および前記有機電界発光素子のアノードに接続され、
前記有機電界発光素子のカソードが固定電位に設定されている
請求項１ないし請求項３のいずれか１項に記載の表示装置。
【請求項６】
表示装置を備え、
前記表示装置は、
各々が発光素子を含む複数の画素と、各々が受光素子および第１の保持容量素子を含む複数の受光部と、を有する表示パネルと、
前記画素に対する表示駆動および前記受光部に対する受光駆動をそれぞれ行う駆動部と
を備え、
前記受光素子および前記第１の保持容量素子がそれぞれ、ＭＯＳ型構造により形成され、
前記表示パネル上に、前記受光素子および前記第１の保持容量素子の形成領域にそれぞれ選択的に開口を有する上部パターン層が設けられている
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electro Luminescence）素子等の発光素子を用いて構成された表示装置、およびそのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ表示装置では光源（バックライト）が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とが挙げられる。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、後者のアクティブマトリクス方式の開発が盛んに行なわれている。この方式では、画素ごとに配した有機ＥＬ素子に流れる電流を、有機ＥＬ素子ごとに設けた駆動回路内の能動素子（一般にはＴＦＴ（Thin Film Transistor；薄膜トランジスタ））によって制御している。
【０００５】
ところで、このような有機ＥＬ表示装置では、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性が、時間の経過に従って劣化（経時劣化）することが知られている。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動トランジスタに流れる電流値が変化することから、有機ＥＬ素子自身に流れる電流値も変化し、それに応じて発光輝度も変化してしまう。
【０００６】
また、駆動トランジスタの閾値電圧Ｖthや移動度μが経時的に変化したり、製造プロセスのばらつきによって、これら閾値電圧Ｖthや移動度μが画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧Ｖthや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくことになる。そのため、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。
【０００７】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧Ｖthや移動度μが経時変化したり画素回路ごとに異なったりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするための提案がなされている。具体的には、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能と、駆動トランジスタの閾値電圧Ｖthや移動度μの変動に対する補正機能とを組み込んだ表示装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−１６４８９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、上記のような有機ＥＬ表示装置において、表示パネル内に受光素子（光検出素子）を含む回路（受光部）を設けるようにした手法が提案されている。そのような受光部を設けることにより、例えば以下のようなシステムを構築することができる。すなわち、例えば有機ＥＬ素子からの発光光（表示光）を検出して映像信号にフィードバックすることにより、いわゆる焼き付き現象の発生を回避したり、有機ＥＬ素子における発光特性の経時劣化を抑えることができる。また、外光（環境光）を検出して所定の画像解析を行うことにより、有機ＥＬ表示装置をタッチパネルやポインターセンサ等として機能させることができる。
【００１０】
ここで、受光部の受光素子は、一般に、ＭＯＳ（Metal Oxide Semiconductor）型構造のトランジスタ（ＭＯＳ−ＴＦＴなど）を用いて構成されている。具体的には、このトランジスタ上には、平坦化層等を含むパターン層を設けない（パターン層に開口を設ける）ようし、光入射時の光励起を利用してリーク電流を増加させることにより、トランジスタを受光素子として機能させるようになっている。
【００１１】
ところが、このようにして受光用のトランジスタに対して光が入射すると、光励起により半導体層内にチャネル層が形成されることに起因して、ゲート−ソース間の寄生容量が増加し、その結果、受光部における受光性能が劣化してしまうという問題があった。具体的には、有効に光検出を行えない期間が発生するため、低輝度の（光量が小さい）光を検出できなくなったり、あるいは検出できたとしても、その分検出期間（受光期間）が長くなってしまうというものである。
【００１２】
なお、上記特許文献１では、トランジスタにおける寄生容量の増加に対して、専用の素子を設けて所定の電位を書き込むことにより対応している。ただし、この手法を受光部における受光用のトランジスタに採用した場合、素子数が増加するため、製造の際の歩留まりが低下することに加え、素子のレイアウトが困難となってしまう可能性がある。
【００１３】
このようにして従来の手法では、受光部を有する表示装置において、素子数を増加させずに受光性能を向上させる（受光性能の劣化を抑える）ことが困難であったため、改善するための手法の提案が望まれていた。なお、これまで説明した問題は、有機ＥＬ表示装置には限られず、他の種類の発光素子を用いた表示装置においても生じ得るものである。
【００１４】
本発明はかかる問題点に鑑みてなされたもので、その目的は、受光部を有する表示装置において、素子数を増加させずに受光性能を向上させることが可能な表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の表示装置は、各々が発光素子を含む複数の画素と、各々が受光素子および第１の保持容量素子を含む複数の受光部とを有する表示パネルと、画素に対する表示駆動および受光部に対する受光駆動をそれぞれ行う駆動部とを備えたものである。上記受光素子および第１の保持容量素子はそれぞれ、ＭＯＳ型構造により形成されている。また、表示パネル上に、受光素子および第１の保持容量素子の形成領域にそれぞれ選択的に開口を有する上部パターン層が設けられている。
【００１６】
本発明の電子機器は、上記本発明の表示装置を備えたものである。
【００１７】
本発明の表示装置および電子機器では、受光部内の受光素子および第１の保持容量素子がそれぞれＭＯＳ型構造により形成されていると共に、表示パネル上の上部パターン層において、これらの受光素子および第１の保持容量素子の形成領域に選択的に開口が設けられている。これにより、開口を介して受光素子および第１の保持容量素子へそれぞれ光が入射した際に、受光素子の寄生容量における光入射に起因した容量増加による所定の電位変動（減少）が、第１の保持容量素子における光入射に起因した容量増加を利用して低減される。したがって、特に専用の素子を設けることなく、受光素子の寄生容量増加に起因して有効に光検出を行えない期間の発生が、減少もしくは回避される。
【発明の効果】
【００１８】
本発明の表示装置および電子機器によれば、受光部内の受光素子および第１の保持容量素子をそれぞれＭＯＳ型構造により形成すると共に、表示パネル上の上部パターン層において、受光素子および第１の保持容量素子の形成領域に選択的に開口を設けるようにしたので、特に専用の素子を設けることなく、受光素子の寄生容量増加に起因して有効に光検出を行えない期間の発生を減少もしくは回避することができる。よって、受光部を有する表示装置において、素子数を増加させずに受光性能を向上させることが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施の形態に係る表示装置の一例を表すブロック図である。
【図２】図１に示した画素内の発光部および受光部の配置例を表す模式図である。
【図３】図２に示した発光部の構成例を表す回路図である。
【図４】図２に示した受光部の構成例を表す回路図である。
【図５】図４に示した受光用トランジスタおよび保持容量素子の構成例を表す断面図である。
【図６】図１に示した画素内における上部パターン層の開口構造の一例を表す模式図である。
【図７】図６に示した開口構造について説明するための模式断面図である。
【図８】実施の形態に係る表示装置における受光部の動作の一例を表すタイミング波形図である。
【図９】比較例に係る表示装置の画素内における上部パターン層の開口構造を表す模式図である。
【図１０】比較例に係る表示装置における受光部の動作の一例を表すタイミング波形図である。
【図１１】受光用トランジスタにおける寄生容量の増加について説明するための断面図である。
【図１２】比較例に係る受光動作の際の問題点について説明するための回路図である。
【図１３】図４に示した保持容量素子における容量の増加について説明するための断面図である。
【図１４】実施の形態に係る受光動作の詳細を説明するための等価回路図である。
【図１５】実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１６】実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図１７】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１８】適用例３の外観を表す斜視図である。
【図１９】適用例４の外観を表す斜視図である。
【図２０】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（画素ごとに受光部を配置した例）
２．モジュールおよび適用例（電子機器への適用例）
３．変形例
【００２１】
＜実施の形態＞
［表示装置の構成］
図１は、本発明の一実施の形態に係る表示装置１の概略構成をブロック図で表したものである。この表示装置１は、表示パネル１０（表示部）および駆動回路２０を備えている。
【００２２】
（表示パネル１０）
表示パネル１０は、複数の画素１１Ｒ，１１Ｇ，１１Ｂがマトリクス状に配置された画素アレイ部１３を有しており、外部から入力される映像信号２０Ａおよび同期信号２０Ｂに基づいて、アクティブマトリクス駆動により画像表示を行うものである。なお、画素１１Ｒ，１１Ｇ，１１Ｂはそれぞれ、赤（Ｒ），青（Ｂ），緑（Ｇ）の３原色の発光がなされる画素に対応している。
【００２３】
画素アレイ部１３は、行状に配置された複数の走査線ＷＳＬ１（第１の走査線），ＷＳＬ２（第２の走査線）と、列状に配置された複数の信号線ＤＴＬ１（第１の信号線），ＤＴＬ２（第２の信号線）とを有している。この画素アレイ部１３はまた、走査線ＷＳＬ１，ＷＳＬ２に沿って行状に配置された複数の電源線ＤＳＬ１（第１の電源線），ＤＳＬ２（第２の電源線）および複数のゲート線ＧＤＬを有している。これらのうち、走査線ＷＳＬ１と、映像信号線としての信号線ＤＴＬ１と、電源線ＤＳＬ１とはそれぞれ、後述する発光部（発光部１１１）における発光動作の際に用いられるものである。一方、走査線ＷＳＬ２と、受光信号線としての信号線ＤＴＬ２と、電源線ＤＳＬ２と、ゲート線ＧＤＬとはそれぞれ、後述する受光部（受光部１１２）における受光動作（光検出動作）の際に用いられるものである。これらの走査線ＷＳＬ１，ＷＳＬ２、信号線ＤＴＬ１，ＷＳＬ２、電源線ＤＳＬ１，ＷＳＬ２およびゲート線ＧＤＬの一端側はそれぞれ、後述する駆動回路２０に接続されている。また、上記した各画素１１Ｒ，１１Ｇ，１１Ｂは、各走査線ＷＳＬ１，ＷＳＬ２、各電源線ＤＳＬ１，ＤＳＬ２および各ゲート線ＧＤＬと、各信号線ＤＴＬ１，ＤＴＬ２との交差部に対応して、行列状に配置（マトリクス配置）されている。
【００２４】
図２は、画素１１Ｒ，１１Ｇ，１１Ｂの内部構成を模式的に表したものである。画素１１Ｒ，１１Ｇ，１１Ｂはそれぞれ、各色に対応する発光動作を行う発光部１１１と、後述する所定の受光動作を行う受光部１１２とを有している。
【００２５】
（発光部１１１）
図３は、発光部１１１の内部構成（回路構成）の一例を表したものである。発光部１１１内には、有機ＥＬ素子１２（発光素子）および画素回路１４が設けられている。
【００２６】
画素回路１４は、書き込み（サンプリング用）トランジスタＴｒ１１（第４のトランジスタ）、駆動トランジスタＴｒ１２（第５のトランジスタ）および保持容量素子Ｃｓ（第２の保持容量素子）を用いて構成されている。すなわち、この画素回路１４は、いわゆる「２Ｔｒ１Ｃ」の回路構成となっている。書き込みトランジスタＴｒ１１および駆動トランジスタＴｒ１２はそれぞれ、例えば、ｎチャネルＭＯＳ型のＴＦＴにより構成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（いわゆるトップゲート型）であってもよい。
【００２７】
画素回路１４では、書き込みトランジスタＴｒ１１のゲートが走査線ＷＳＬ１に接続され、ドレインが信号線ＤＴＬ１に接続され、ソースが、駆動トランジスタＴｒ１２のゲートおよび保持容量素子Ｃｓの一端に接続されている。駆動トランジスタＴｒ１２のドレインは電源線ＤＳＬ１に接続され、ソースは、保持容量素子Ｃｓの他端および有機ＥＬ素子１２のアノードに接続されている。なお、有機ＥＬ素子１２のカソードは固定電位に設定されており、ここではグランド（接地電位）に設定されている。
【００２８】
（受光部１１２）
図４は、受光部１１２の内部構成（回路構成）の一例を表したものである。受光部１１２内には、受光素子として機能する受光用トランジスタＴｒ２１（第１のトランジスタ）と、トランジスタＴｒ２２（第２のトランジスタ）と、出力用トランジスタＴｒ２３（第３のトランジスタ）と、保持容量素子Ｃ１（第１の保持容量素子）と、抵抗素子Ｒ１とが設けられている。すなわち、この受光部１１２は、いわゆる「３Ｔｒ１Ｃ」の回路構成となっている。これらの素子のうち、受光用トランジスタＴｒ２１および保持容量素子Ｃ１はそれぞれ、後述するように、ＭＯＳ型構造により形成されている。具体的には、ここでは、受光用トランジスタＴｒ２１、トランジスタＴｒ２２および出力用トランジスタＴｒ２３はそれぞれ、ｎチャネルＭＯＳ型のＴＦＴにより構成されている。なお、上記した発光部１１１の画素回路１４の場合と同様に、ＴＦＴの種類は特に限定されるものではない。
【００２９】
この受光部１１２では、受光用トランジスタＴｒ２１のゲートがゲート線ＧＤＬに接続され、ドレインが電源線ＤＳＬ２に接続され、ソースが、保持容量素子Ｃ１の一端およびトランジスタＴｒ２２のゲートに接続されている。トランジスタＴｒ２２のドレインは電源線ＤＳＬ２に接続され、ソースは出力用トランジスタＴｒ２３のドレインに接続されている。出力用トランジスタＴｒ２３のゲートは走査線ＷＳＬ２に接続され、ソースは、信号線ＤＴＬ２および抵抗素子Ｒ１の一端に接続されている。なお、保持容量素子Ｃ１の他端および抵抗素子Ｒ１の他端はそれぞれ、固定電位に設定されており、ここではグランド（接地電位）に設定されている。
【００３０】
図５は、受光部１１２における受光用トランジスタＴｒ２１および保持容量素子Ｃ１の断面構成例を表したものであり、（Ａ）は受光用トランジスタＴｒ２１の断面構成例を、（Ｂ）は保持容量素子Ｃ１の断面構成例をそれぞれ示している。
【００３１】
図５（Ａ）に示したように、受光用トランジスタＴｒ２１では、表示パネル１０全体としての基板８０上に、ゲート電極８１１、ゲート絶縁膜８１２、Ｓｉ（シリコン）膜８１３、エッチングストッパ層としての絶縁膜８１４、ならびにソース電極８１５Ｓおよびドレイン電極８１５Ｄが、この順に形成されている。すなわち、この受光用トランジスタＴｒ２１は、前述したように、ＭＯＳ型構造からなるトランジスタとなっている。基板８０は、例えばＳｉ基板やガラス基板である。ゲート電極８１１は例えばモリブデン（Ｍｏ）等の金属材料からなり、ゲート絶縁膜８１２および絶縁膜８１４はそれぞれ、酸化シリコン（ＳｉＯ）や窒化シリコン（ＳｉＮ）等の絶縁材料からなる。また、Ｓｉ膜８１３は、アモルファス（非晶質）シリコン（ａ−Ｓｉ）、多結晶シリコン（ｐ−Ｓｉ）または微結晶シリコン（μ−Ｓｉ）等からなる。ソース電極８１５Ｓおよびドレイン電極８１５Ｄはそれぞれ、アルミニウム（Ａｌ）等の金属材料からなる。
【００３２】
一方、図５（Ｂ）に示したように、保持容量素子Ｃ１では、基板８０上に、電極８２１、絶縁膜８２２、Ｓｉ膜８２３、絶縁膜８２４および電極８２５がこの順に形成されている。すなわち、この保持容量素子Ｃ１もまた、前述したようにＭＯＳ型構造からなる容量素子となっている。電極８２１は例えばＭｏ等の金属材料からなり、絶縁膜８２２および絶縁膜８２４はそれぞれ、ＳｉＯやＳｉＮ等の絶縁材料からなり、Ｓｉ膜８２３はａ−Ｓｉやｐ−Ｓｉ、μ−Ｓｉ等からなり、電極８２５は、Ａｌ等の金属材料からなる。
【００３３】
ここで本実施の形態では、図６に平面図で模式的に示したように、表示パネル１０上の各画素１１Ｒ，１１Ｇ，１１Ｂでは、各素子形成領域の上方に、以下説明する上部パターン層８３が設けられている。ただし、図中に示したように、受光部１１２内の受光用トランジスタＴｒ２１および保持容量素子Ｃ１の形成領域にはそれぞれ、上部パターン層８３において選択的に開口１１０が形成されている。これにより受光用トランジスタＴｒ２１では、開口１１０を介した光入射時の光励起を利用してリーク電流ＩＬを増加させることができ、受光素子として機能するようになっている。
【００３４】
図７は、このような開口１１０を有する上部パターン層８３等の断面構造を模式的に表したものである。図に示したように、この上部パターン層８３は、基板８０側から順に、平坦化膜８３１、アノード電極８３２、各色の発光層（青色発光層８３３Ｒ、緑色発光層８３３Ｇおよび青色発光層８３３Ｂ）、ウィンドウ層８３４ならびにカソード電極８３５が積層された構造となっている。平坦化膜８３１およびウィンドウ層８３４はそれぞれ、例えばＳｉＯやＳｉＮ等の絶縁材料からなり、アノード電極はＡｌＮｄ等の金属材料からなり、カソード電極８３５はＭｇＡｇ等の金属材料からなる。ここで、基板８０上の受光用トランジスタＴｒ２１および保持容量素子Ｃ１ではそれぞれ、図中に示したように、各色の発光層からの発光光（表示光）Ｌｒ（赤色光），Ｌｇ（緑色光），Ｌｂ（青色光）がそれぞれ、開口１１０を介して画素１１Ｒ，１１Ｇ，１１Ｂごとに個別に入射する。また、それと共に、この開口１１０を介して外光（環境光）ＬＯが共通して入射するようになっている。なお、以下では便宜上、このような発光光Ｌｒ，Ｌｇ，Ｌｂおよび外光ＬＯをまとめて、（受光用トランジスタＴｒ２１および保持容量素子Ｃ１への）入射光Ｌとして説明する。
【００３５】
（駆動回路２０）
図１に示した駆動回路２０は、画素アレイ部１３（表示パネル１０）に対して発光駆動（表示駆動）および受光駆動（光検出駆動）を行うものである。具体的には、画素アレイ部１３における複数の画素１１Ｒ，１１Ｇ，１１Ｂを順次選択しつつ、選択された画素１１Ｒ，１１Ｂ，１１Ｇに対して映像信号２０Ａに基づく映像信号電圧を書き込むことにより、複数の画素１１Ｒ，１１Ｇ，１１Ｂに対する表示駆動を行っている。また、詳細は後述するが、画素１１Ｒ，１１Ｂ，１１Ｇ内の各受光部１１２に対して、受光信号（光検出信号）を取得するため所定の受光駆動を行っている。
【００３６】
この駆動回路２０は、映像信号処理回路２１、タイミング生成回路２２、走査線・電源線駆動回路２３、信号線駆動回路２４、受光駆動回路２５および受光信号読み出し回路２６を有している。これらのうち、映像信号処理回路２１、走査線・電源線駆動回路２３および信号線駆動回路２４はそれぞれ、上記表示駆動を行うための回路である。一方、受光駆動回路２５および受光信号読み出し回路２６はそれぞれ、上記受光駆動を行うための回路である。
【００３７】
映像信号処理回路２１は、外部から入力されるデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号２１Ａを信号線駆動回路２４に出力するものである。この所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００３８】
タイミング生成回路２２は、外部から入力される同期信号２０Ｂに基づいて制御信号２２Ａを生成し出力することにより、表示動作および受光動作がそれぞれ連動して動作するように制御するものである。具体的には、走査線・電源線駆動回路２３および信号線駆動回路２４がそれぞれ連動して表示動作を行うと共に、受光駆動回路２５および受光信号読み出し回路２６がそれぞれ連動して受光駆動を行うように、制御している。
【００３９】
走査線・電源線駆動回路２３は、図示しない走査線駆動回路および電源線駆動回路を有している。
【００４０】
走査線駆動回路は、制御信号２２Ａに従って（同期して）複数の走査線ＷＳＬ１に対して選択パルスを順次印加することにより、複数の画素１１Ｒ，１１Ｇ，１１Ｂを順次選択するものである。具体的には、書き込みトランジスタＴｒ１１をオン状態に設定するときに印加する電圧Ｖon１と、書き込みトランジスタＴｒ１１をオフ状態に設定するときに印加する電圧Ｖoff１とを選択的に出力することにより、上記した選択パルスを生成するようになっている。ここで、電圧Ｖon１は、書き込みトランジスタＴｒ１１のオン電圧以上の値（一定値）となっており、電圧Ｖoff１は、書き込みトランジスタＴｒ１１のオン電圧よりも低い値（一定値）となっている。
【００４１】
電源線駆動回路は、制御信号２２Ａに従って（同期して）、複数の電源線ＤＳＬ１に対して制御パルスを順次印加することにより、各有機ＥＬ素子１２の発光動作および消光動作の制御を行うものである。具体的には、駆動トランジスタＴｒ１２に電流Ｉｄｓを流すときに印加する電圧ＶＨ１と、駆動トランジスタＴｒ１２に電流Ｉｄｓを流さないときに印加する電圧ＶＬ１とを選択的に出力することにより、上記した制御パルスを生成するようになっている。ここで、電圧ＶＬ１は、有機ＥＬ素子１２における閾値電圧Ｖthelおよびカソード電圧Ｖcatを足し合わせた電圧値（Ｖthel＋Ｖcat）よりも低い電圧値（一定値）となるように設定されている。一方、電圧ＶＨ１は、この電圧値（Ｖthel＋Ｖcat）以上の電圧値（一定値）となるように設定されている。
【００４２】
信号線駆動回路２４は、制御信号２２Ａに従って（同期して）、映像信号処理回路２１から入力される映像信号２１Ａに対応するアナログの映像信号を生成し、各信号線ＤＴＬ１に印加するものである。具体的には、この映像信号２１Ａに基づく各色用のアナログの映像信号電圧を、各信号線ＤＴＬ１に対して個別に印加する。これにより、上記走査線駆動回路により選択された画素１１Ｒ，１１Ｂ，１１Ｇに対して、映像信号の書き込みを行うようになっている。
【００４３】
受光駆動回路２５は、制御信号２２Ａに従って（同期して）、複数の走査線ＷＳＬ２、複数の電源線ＤＳＬ２および複数のゲート線ＧＤＬに対してそれぞれ、後述する受光制御用のパルスを順次印加するものである。これにより、各受光部１１２の受光動作（光検出動作）の制御を行うようになっている。具体的には、各走査線ＷＳＬ２に対しては、出力用トランジスタＴｒ２３をオン状態に設定するときに印加する電圧Ｖon２と、出力用トランジスタＴｒ２３をオフ状態に設定するときに印加する電圧Ｖoff２とを選択的に出力することにより、上記パルスを生成している。各電源線ＤＳＬ２に対しては、受光用トランジスタＴｒ２１に後述するリーク電流ＩＬ（図４参照）を流すときに印加する電圧ＶＨ２と、受光用トランジスタＴｒ２１にリーク電流ＩＬを流さないときに印加する電圧ＶＬ２とを選択的に出力することにより、上記パルスを生成している。各ゲート線ＧＤＬに対しては、受光用トランジスタＴｒ２１をオン状態に設定するときに印加する電圧Ｖon３と、受光用トランジスタＴｒ２１をオフ状態に設定するときに印加する電圧Ｖoff３とを選択的に出力することにより、上記パルスを生成している。
【００４４】
受光信号読み出し回路２６は、制御信号２２Ａに従って（同期して）、受光信号線としての複数の信号線ＤＴＬ２から出力される各受光信号（図４中の受光出力電圧Ｖoutに対応）を読み出すための回路である。なお、このようにして得られた各受光信号からなる受光結果は、ここでは例えば図１中に示した制御信号２６Ａとして、映像信号処理回路２１へフィードバックされるようになっている。このようにして、例えば各発光光Ｌｒ，Ｌｇ，Ｌｂの受光結果を反映した制御信号２６Ａを用いて、映像信号処理回路２１において映像信号２０Ａに対する補正処理等を随時行うことにより、いわゆる焼き付き現象の発生を回避したり、有機ＥＬ素子１２における発光特性の経時劣化を抑えることが可能となる。なお、例えば外光ＬＯを検出して所定の画像解析を行うようにした場合には、表示装置１（表示パネル１０）をタッチパネルやポインターセンサ等として機能させることが可能となる。
【００４５】
［表示装置の作用・効果］
（表示動作）
この表示装置１では、図１〜図３に示したように、駆動回路２０が、表示パネル１０（画素アレイ部１３）内の各画素１１Ｒ，１１Ｂ，１１Ｇに対し、映像信号２０Ａおよび同期信号２０Ｂに基づく表示駆動を行う。これにより、各画素１１Ｒ，１１Ｂ，１１Ｇにおける発光部１１１内の有機ＥＬ素子１２へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。その結果、表示パネル１０において、映像信号２０Ａに基づく画像表示がなされる。
【００４６】
具体的には、図３を参照すると、発光部１１１では、以下のようにして映像信号の書き込み動作（表示動作）が行われる。まず、信号線ＤＴＬ１の電圧が映像信号電圧となっており、かつ電源線ＤＳＬ１の電圧が電圧ＶＨ１となっている期間中に、走査線・電源線駆動回路２３が、走査線ＷＳＬ１の電圧を電圧Ｖoff１から電圧Ｖon１に上げる。これにより、書き込みトランジスタＴｒ１１がオン状態となるため、駆動トランジスタＴｒ１２のゲート電位Ｖｇ１２が、このときの信号線ＤＴＬ１の電圧に対応する映像信号電圧へと上昇する。その結果、補助容量素子Ｃｓに対して映像信号電圧が書き込まれ、保持される。
【００４７】
このとき、有機ＥＬ素子１２のアノード電圧は、この段階ではまだ、有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖca（＝接地電位）とを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さく、有機ＥＬ素子１２はカットオフ状態となっている。すなわち、この段階では、有機ＥＬ素子１２のアノード−カソード間には電流が流れない（有機ＥＬ素子１２が発光しない）。したがって、駆動トランジスタＴｒ１２から供給される電流Ｉｄｓは、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）へと流れ、この素子容量が充電される。
【００４８】
次に、信号線ＤＴＬ１および電源線ＤＳＬ１の電圧がそれぞれ、映像信号電圧および電圧ＶＨ１のまま保持されている期間中に、走査線・電源線駆動回路２３が、走査線ＷＳＬ１の電圧を電圧Ｖon１から電圧Ｖoff１へと下げる。これにより、書き込みトランジスタＴｒ１１がオフ状態となるため、駆動トランジスタＴｒ１２のゲートがフローティング状態となる。すると、この駆動トランジスタＴｒ１２のゲート−ソース間電圧Ｖｇｓ１２が一定に保持された状態で、駆動トランジスタＴｒ１２のドレイン−ソース間に電流Ｉｄｓが流れる。その結果、この駆動トランジスタＴｒ１２のソース電位Ｖｓ１２が上昇すると共に、駆動トランジスタＴｒ１２のゲート電位Ｖｇ１２もまた、保持容量素子Ｃｓを介した容量カップリングにより、連動して上昇する。そして、これにより、有機ＥＬ素子１２のアノード電圧が、この有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも大きくなる。よって、有機ＥＬ素子１２のアノード−カソード間には、補助容量素子Ｃｓに保持された映像信号電圧、すなわち駆動トランジスタＴｒ１２におけるゲート−ソース間電圧Ｖｇｓ１２に応じた電流Ｉｄｓが流れ、有機ＥＬ素子１２が所望の輝度で発光する。
【００４９】
次いで、駆動回路２０は、所定の期間が経過したのち、有機ＥＬ素子１２の発光期間を終了させる。具体的には、走査線・電源線駆動回路２３が、電源線ＤＳＬ１の電圧を電圧ＶＨ１から電圧ＶＬ１へと下げる。すると、駆動トランジスタＴｒ１２のソース電位Ｖｓ１２が下降していく。これにより、有機ＥＬ素子１２のアノード電圧が、この有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さくなり、アノード−カソード間に電流Ｉｄｓが流れなくなる。その結果、これ以降は有機ＥＬ素子１２が消光する（消光期間へと移行する）。
【００５０】
なお、その後は、駆動回路２０は、これまで説明した発光動作および消光動作がフレーム期間（１垂直期間、１Ｖ期間）ごとに周期的に繰り返されるように、表示駆動を行う。また、それと共に、駆動回路２０は、例えば１水平期間（１Ｈ期間）ごとに、電源線ＤＳＬ１に印加する制御パルスおよび走査線ＷＳＬ１に印加する選択パルスをそれぞれ、行方向に走査させる。以上のようにして、表示装置１における表示動作（駆動回路２０による表示駆動）が行われる。
【００５１】
（受光動作）
続いて、図１，図４に加えて図８を参照して、受光部１１２における受光動作について説明する。図８は、この受光動作の一例をタイミング波形図で表したものであり、（Ａ）〜（Ｅ）はそれぞれ、電源線ＤＳＬ２、ゲート線ＧＤＬ、走査線ＷＳＬ２、トランジスタＴｒ２２のゲート電位Ｖｇ２２および信号線ＤＴＬ２（受光出力電圧Ｖout）の電圧波形を示している。
【００５２】
駆動回路２０は、表示パネル１０（画素アレイ部１３）内の各画素１１Ｒ，１１Ｂ，１１Ｇに対し、以下のようにして受光駆動を行う。すなわち、まず、タイミングｔ１において、受光駆動回路２５が、電源線ＤＳＬ２の電圧を電圧ＶＨ２から電圧ＶＬ２へと下げる。これにより、受光用トランジスタＴｒ２１にリーク電流ＩＬが流れなくなり、トランジスタＴｒ２２のゲート電位Ｖｇ２２および出力電圧Ｖout（信号線ＤＴＬの電圧）を初期化するための期間（初期化期間）が開始となる。
【００５３】
次に、タイミングｔ２において、受光駆動回路２５は、ゲート線ＧＤＬの電圧をオフ電圧Ｖoff３からオン電圧Ｖon３へと上げる。これにより、受光用トランジスタＴｒ２１がオン状態となるため、保持容量素子Ｃ１の一端側に対して、このときの電源線ＤＳＬ２の電圧（電圧ＶＬ２）が書き込まれ、ゲート電位Ｖｇ２２の初期化が行われる。
【００５４】
次いで、タイミングｔ３において、受光駆動回路２５は、走査線ＷＳＬ２の電圧をオフ電圧Ｖoff２からオン電圧Ｖon２へと上げる。これにより、出力用トランジスタＴｒ２３がオン状態となり、トランジスタＴｒ２２およびこの出力用トランジスタＴｒ２３を介して、このときの電源線ＤＳＬ２の電圧（電圧ＶＬ２）が信号線ＤＴＬへ書き込まれる（受光出力電圧Ｖoutが電圧ＶＬ２となる）。その結果、受光出力電圧Ｖout（信号線ＤＴＬの電圧）の初期化が行われる。
【００５５】
次に、タイミングｔ４において、受光駆動回路２５は、ゲート線ＧＤＬの電圧を再びオン電圧Ｖon３からオフ電圧Ｖoff３へと下げる。これにより、受光用トランジスタＴｒ２１が再びオフ状態となり、その結果、この受光用トランジスタＴｒ２１のゲート−ソース間の寄生容量（後述する寄生容量Ｃｇｓ）による容量カップリングにより、ゲート電位Ｖｇ２２も連動して下降する。また、これに伴い、信号線ＤＴＬ２の電圧（受光出力電圧Ｖout）も下降する。
【００５６】
次いで、タイミングｔ５において、受光駆動回路２５は、電源線ＤＳＬ２の電圧を再び電圧ＶＬ２から電圧ＶＨ２へと上げる。これにより、受光用トランジスタＴｒ２１にリーク電流ＩＬが流れるようになり、ゲート電位Ｖｇ２２および受光出力電圧Ｖｇ（信号線ＤＴＬ２の電圧）がそれぞれ上昇する。このとき、リーク電流ＩＬの大きさは、受光用トランジスタＴｒ２１への入射光Ｌの光量（輝度）に応じたものとなるため、この受光用トランジスタＴｒ２１が受光素子（光検出素子）として機能することになる。すなわち、例えば図８（Ｄ）に示したように、光検出なしのときと比べて光検出ありのときのほうが、ゲート電位Ｖｇ２２が上昇する。また、それに伴い、例えば図８（Ｅ）に示したように、黒出力時（光検出なし）のときと比べて白出力時（光検出あり）のときのほうが、受光出力電圧Ｖｇ（信号線ＤＴＬ２の電圧）も上昇する。
【００５７】
このようにして、このタイミングｔ５から、走査線ＷＳＬ２の電圧がオフ電圧Ｖoff２へと下がるタイミングｔ６までの期間が、受光（光検出）期間Ｔｓとなる。ここで、この受光期間Ｔｓにおけるゲート電位Ｖｇ２２の変化量ΔＶｇ２２は、保持容量素子Ｃ１の容量値をＣ１１とすると、以下の（１）式により表わされる。また、このゲート電位Ｖｇ２２の変化（上昇）に応じて、トランジスタＴｒ２２のソース−ドレイン間を流れる電流Ｉｄｓ２２（以下の（２）式参照）も上昇する。なお、（２）式において、βは所定の定数であり、Ｖｇｓ２２，Ｖth２２はそれぞれ、トランジスタＴｒ２２のゲート−ソース間電圧，閾値電圧を示している。また、このときの受光出力電圧Ｖoutは、抵抗素子Ｒ１の抵抗値をＲ１１とすると、以下の（３）式により表わされる。
ΔＶｇ２２＝（１／Ｃ１１）∫（ＩＬ）ｄｔ        ……（１）
Ｉｄｓ２２＝（β／２）（Ｖｇｓ２２−Ｖth２２）  ……（２）
Ｖout＝Ｉｄｓ２２×Ｒ１１                       ……（３）
【００５８】
なお、その後は、駆動回路２０は、タイミングｔ１〜ｔ５の非受光期間（初期化期間）およびタイミングｔ５〜ｔ６の受光期間Ｔｓがフレーム期間ごとに周期的に繰り返されるように、受光駆動を行う。また、それと共に、駆動回路２０は、例えば１水平期間ごとに、電源線ＤＳＬ２、走査線ＷＳＬ２およびゲート線ＧＤＬに印加する受光制御用のパルスをそれぞれ、行方向に走査させる。以上のようにして、表示装置１における受光動作（駆動回路２０による受光駆動）が行われる。
【００５９】
（特徴的部分の作用）
次に、本実施の形態の表示装置１における特徴的部分の作用について、比較例と比較しつつ詳細に説明する。
【００６０】
（比較例）
図９は、比較例に係る表示装置の画素１０１Ｒ，１０１Ｂ，１０１Ｇ内における上部パターン層１０８の開口構造を模式的に表したものである。この比較例の画素１０１Ｒ，１０１Ｇ，１０１Ｂでは、表示パネル上の各素子形成領域の上方に、図６および図７に示した本実施の形態と同様に、上部パターン層１０８が設けられている。ただし、この比較例では本実施の形態とは異なり、受光部１１２上の上部パターン層１０８において、受光用トランジスタＴｒ２１の形成領域には開口１１０が形成されている一方、保持容量素子Ｃ１の形成領域には開口１１０が形成されていない。このことに起因して、比較例の受光動作では以下の問題が生じる。
【００６１】
図１０は、比較例の受光動作の一例をタイミング波形図で表したものであり、（Ａ）〜（Ｅ）はそれぞれ、電源線ＤＳＬ２、ゲート線ＧＤＬ、走査線ＷＳＬ２、トランジスタＴｒ２２のゲート電位Ｖｇ２２および信号線ＤＴＬ２（受光出力電圧Ｖout）の電圧波形を示している。なお、非受光期間（初期化期間）であるタイミングｔ１０１〜ｔ１０５での動作は、図８に示した本実施の形態のタイミングｔ１〜ｔ５での動作と同様であるため、その説明を省略する。
【００６２】
この受光動作の際、前述したように、受光用トランジスタＴｒ２１に対して開口１１０を介して入射光Ｌが入射し、受光用トランジスタＴｒ２１が受光素子として機能する。このとき、図１１に示したようにして、入射光Ｌが入射していないとき（図１１（Ａ））と比べ、入射光Ｌが入射しているとき（図１１（Ｂ））のほうが、受光用トランジスタＴｒ２１におけるゲート−ソース間の寄生容量Ｃｇｓが増加する。
【００６３】
具体的には、まず図１１（Ａ）に示したように、入射光Ｌが入射していないときには、寄生容量Ｃｇｓは、以下の寄生容量Ｃｇｓ１，Ｃｇｓ２の和により表わされる。ここで、寄生容量Ｃｇｓ１は、ゲート電極８１１、ゲート絶縁膜８１２、Ｓｉ膜８１３およびソース電極８１５Ｓの積層構造において形成されるものである。また、寄生容量Ｃｇｓ２は、ゲート電極８１１、ゲート絶縁膜８１２、Ｓｉ膜８１３、絶縁膜８１４およびソース電極８１５Ｓの積層構造において形成されるものである。
【００６４】
一方、図１１（Ｂ）に示したように、入射光Ｌが入射しているときには、受光用トランジスタＴｒ２１におけるゲート−ソース間の寄生容量が、（Ｃｇｓ＋ΔＣｇｓ）＝（Ｃｇｓ１＋Ｃｇｓ３）へと増加する。すなわち、上記した寄生容量Ｃｇｓ２が以下説明する寄生容量Ｃｇｓ３へと増加する分だけ、ゲート−ソース間の寄生容量が全体としてΔＣｇｓだけ増加する。ここで、この寄生容量Ｃｇｓ３は、ゲート電極８１１、ゲート絶縁膜８１２、Ｓｉ膜８１３、およびこのＳｉ膜８１３内に形成されるチャネル層８１６の積層構造において形成されるものである。このように、入射光Ｌの入射時には、Ｓｉ膜８１３において光励起によりチャネル層８１６が形成されるため、寄生容量Ｃｇｓ２と比べて寄生容量Ｃｇｓ３のほうが誘電体層の厚みが小さくなり、その結果、容量値が増加するのである。
【００６５】
すると、このとき図１２および図１０に示したようにして、比較例の受光動作の際に、受光部１１２における受光性能が劣化してしまうという問題が生じる。ここで、図１２において、（Ａ）は、受光部１１２の一部分の回路構成を示し、（Ｂ），（Ｃ）はそれぞれ、（Ａ）中に示した符号Ｐ１内の等価回路構成（（Ｂ）は入射光Ｌが入射されていないとき、（Ｃ）は入射光Ｌが入射されているとき）を示している。なお、図中の「Ｃ１１」は、保持容量素子Ｃ１の容量値を示している。
【００６６】
まず、図１２（Ｂ），（Ｃ）に示したように、上記した理由により、入射光Ｌの入射時には非入射時と比べ、受光用トランジスタＴｒ２１におけるゲート−ソース間の寄生容量が、Ｃｇｓから（Ｃｇｓ＋ΔＣｇｓ）へと増加する。すると、それに伴ってトランジスタＴｒ２２のゲート電位Ｖｇ２２が、この寄生容量と保持容量素子Ｃ１との間の容量分配に起因して、（Ｖｇ２２−ΔＶ２２）へと減少する。すなわち、入射光Ｌの入射時には、以下の（４）式により表わされるΔＶ２２の分だけ、ゲート電位Ｖｇ２２が減少する。この（４）式により、（Ｖｇ２２−Ｖoff３）＞０、すなわち（Ｖoff３＜Ｖｇ２２）のとき、ΔＶ＞０となるため、ゲート電位Ｖｇ２２がこのΔＶの分だけ減少することが分かる。
ΔＶ＝（Ｖｇ２２−Ｖoff３）×ΔＣｇｓ／（Ｃｇｓ＋Ｃ１１＋ΔＣｇｓ）  ……（４）
【００６７】
すると、例えば図１０（Ｄ），（Ｅ）中の符号Ｐ１０１，Ｐ１０２で示したように、比較例の受光動作では、受光期間Ｔｓ内において、ゲート電位Ｖｇ２２および受光出力電圧Ｖoutが過剰に低下してしまう期間（無効期間：タイミングｔ１０５〜ｔ１０６）が生じる。このような無効期間の発生により、低輝度の（光量が小さい）入射光Ｌを検出できなくなったり、あるいは検出できたとしても、この無効期間の分、有効期間を含む全体の受光期間Ｔｓが長くなってしまう（タイミングｔ１０５〜ｔ１０７の期間）。
【００６８】
このようにして比較例では、入射光Ｌの入射時に非入射時と比べ、受光用トランジスタＴｒ２１におけるゲート−ソース間の寄生容量Ｃｇｓが増加することにより、受光動作の際に、受光部１１２における受光性能が劣化してしまう。
【００６９】
（実施の形態）
これに対して、本実施の形態の表示装置１では、まず図５（Ａ），（Ｂ）に示したように、受光部１１２内の受光用トランジスタＴｒ２１および保持容量素子Ｃ１がそれぞれ、ＭＯＳ型構造により形成されている。そして、図６および図７に示したように、上記比較例（図９）とは異なり、表示パネル１０上の上部パターン層８３において、これらの受光用トランジスタＴｒ２１および保持容量素子Ｃ１の形成領域にそれぞれ、選択的に開口１１０が設けられている。すなわち、本実施の形態では、上部パターン層８３において、比較例と同様の受光用トランジスタＴｒ２１の形成領域に加え、保持容量素子Ｃ１の形成領域においても開口１１０が形成されている。
【００７０】
これにより、本実施の形態では比較例とは異なり、受光動作の際に、受光用トランジスタＴｒ２１に加えて保持容量素子Ｃ１に対しても、開口１１０を介して入射光Ｌが入射する。したがって、図１３に示したように、この保持容量素子Ｃ１においても、入射光Ｌが入射していないとき（図１３（Ａ））と比べ、入射光Ｌが入射しているとき（図１３（Ｂ））のほうが、容量値Ｃ１１が増加する。
【００７１】
具体的には、まず図１３（Ａ）に示したように、入射光Ｌが入射していないときには、保持用容量素子Ｃ１の容量値Ｃ１１は、電極８２１、絶縁膜８２２、Ｓｉ膜８２３、絶縁膜８２４および電極８２５の積層構造により表わされる。一方、図１３（Ｂ）に示したように、入射光Ｌが入射しているときには、この保持容量素子Ｃ１の容量値が、Ｃ１１からＣ１２＝（Ｃ１１＋ΔＣ１）へと増加する（ΔＣ１の分だけ増加する）。このときの容量値Ｃ１２は、電極８２１、絶縁膜８２２、Ｓｉ膜８２３、およびこのＳｉ膜８２３内に形成されるチャネル層８２６の積層構造により表わされる。このように、本実施の形態では保持容量素子Ｃ１がＭＯＳ型構造であることから、前述した受光用トランジスタＴｒ２１の場合と同様に、入射光Ｌの入射時に、Ｓｉ膜８２３において光励起によりチャネル層８２６が形成される。このため、光非入射時と比べて光入射時のほうが誘電体層の厚みが小さくなり、その結果、容量値が増加するのである。
【００７２】
したがって、本実施の形態では、図１２中に示した受光部１１２の一部分における等価回路構成（入射光Ｌの入射時）は、図１４に示したようなる。すなわち、受光用トランジスタＴｒ２１のゲート−ソース間の寄生容量が、Ｃｇｓから（Ｃｇｓ＋ΔＣｇｓ）へと増加すると共に、保持容量素子Ｃ１の容量値が、Ｃ１１からＣ１２＝（Ｃ１１＋ΔＣ１）へと増加する。その結果、この寄生容量と保持容量素子Ｃ１との間の容量分配により、トランジスタＴｒ２２のゲート電位Ｖｇ２２の変動（減少）が、比較例と比べて抑えられる。換言すると、入射光Ｌが入射した際に、受光用トランジスタＴｒ２１の寄生容量Ｃｇｓにおける光入射に起因した容量増加による、トランジスタＴｒ２２のゲート電位Ｖｇｓｓの変動（減少）が、保持容量素子Ｃ１における光入射に起因した容量増加を利用して低減される。したがって、本実施の形態では、特に専用の素子を設けることなく、受光用トランジスタＴｒ２１の寄生容量増加に起因して有効に光検出を行えない期間（図１０中の無効期間）の発生が、減少もしくは回避される。具体的には、図８に示した例では、受光期間Ｔｓ内において、そのような無効期間の発生が回避されている。
【００７３】
また、このとき、本実施の形態では、以下の（５）式を満たすように設定されているのが望ましい。なお、この（５）式において、Ｖｇ２２Ｌは、トランジスタＴｒ２２のゲートに対して印加される初期化電圧を示している。このように設定すれば、ΔＣｇｓが発生しても容量結合により電位が変化することはないことから、上記した光入射時におけるゲート電位Ｖｇ２２の減少が完全に回避されるためである。ここで、右辺の｛ΔＣｇｓ／（ΔＣｇｓ＋ΔＣ１）｝という値は、入射光Ｌの光量（輝度）によって変化しないため、この値を予め測定により求めておき、左辺の電圧比を決定するようにすればよい。
（Ｖoff３／Ｖｇ２２Ｌ）＝｛ΔＣｇｓ／（ΔＣｇｓ＋ΔＣ１）｝  ……（５）
【００７４】
以上のように本実施の形態では、受光部１１２内の受光用トランジスタＴｒ２１および保持容量素子Ｃ１をそれぞれ、ＭＯＳ型構造により形成すると共に、表示パネル１０上の上部パターン層８３において、受光用トランジスタＴｒ２１および保持容量素子Ｃ１の形成領域に選択的に開口１１０を設けるようにしたので、特に専用の素子を設けることなく、受光用トランジスタＴｒ２１の寄生容量増加に起因して有効に光検出を行えない期間（無効期間）の発生を、減少もしくは回避することができる。したがって、例えば、低輝度の（光量が小さい）入射光Ｌを検出できなかったり、あるいは検出できたとしても、その分受光期間（光検出期間）Ｔｓが長くなってしまうことを、抑制もしくは回避することができる。言い換えると、低輝度の入射光Ｌの検出をし易くしたり、受光期間Ｔｓを短くすることができる。以上により、受光部を有する表示装置において、素子数を増加させずに受光性能を向上させることが可能となる。
【００７５】
＜モジュールおよび適用例＞
次に、図１５〜図２０を参照して、上記実施の形態で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００７６】
（モジュール）
表示装置１は、例えば、図１５に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００７７】
（適用例１）
図１６は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が表示装置１により構成されている。
【００７８】
（適用例２）
図１７は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が表示装置１により構成されている。
【００７９】
（適用例３）
図１８は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が表示装置１により構成されている。
【００８０】
（適用例４）
図１９は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が表示装置１により構成されている。
【００８１】
（適用例５）
図２０は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、表示装置１により構成されている。
【００８２】
＜変形例＞
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
【００８３】
例えば、上記実施の形態等では、表示パネル内において受光部が画素ごとに設けられている場合について説明したが、受光部は表示パネル内に設けられていればよく、必ずしも画素ごとに設けられていなくてもよい。
【００８４】
また、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路の構成は、上記実施の形態等で説明したものに限られない。すなわち、画素回路の構成は、上記実施の形態等で説明した「２Ｔｒ１Ｃ」の回路構成には限られず、例えば必要に応じて、容量素子やトランジスタ等を追加したり置き換えたりするようにしてもよい。その場合、画素回路の変更に応じて、上述した走査線・電源線駆動回路および信号線駆動回路の他に、必要な駆動回路を追加するようにしてもよい。また、同様に受光部の回路構成についても、上記実施の形態等で説明した「３Ｔｒ１Ｃ」の回路構成には限られず、例えば必要に応じて、容量素子やトランジスタ等を追加したり置き換えたりするようにしてもよい。
【００８５】
更に、上記実施の形態等では、走査線・電源線駆動回路、信号線駆動回路、受光駆動回路および受光信号読み出し回路における駆動動作をそれぞれ、タイミング生成回路が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線・電源線駆動回路、信号線駆動回路、受光駆動回路および受光信号読み出し回路に対する制御は、ハードウェア（回路）で行われるようにしてもよいし、ソフトウェア（プログラム）で行われるようにしてもよい。
【００８６】
加えて、上記実施の形態等では、画素回路内および受光部内のトランジスタがそれぞれ、ｎチャネルトランジスタ（ｎチャネルＭＯＳ型のＴＦＴ）により形成されている場合について説明したが、この場合には限られない。すなわち、これらのトランジスタがそれぞれ、ｐチャネルトランジスタ（ｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。
【符号の説明】
【００８７】
１…表示装置、１０…表示パネル、１１Ｒ，１１Ｇ，１１Ｂ…画素、１１０…開口、１１１…発光部、１１２…受光部、１２…有機ＥＬ素子、１３…画素アレイ部、１４…画素回路、２０…駆動回路、２０Ａ，２１Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…走査線・電源線駆動回路、２４…信号線駆動回路、２５…受光駆動回路、２６…受光信号読み出し回路、２６Ａ…制御信号、８０…基板、８１１…ゲート電極、８１２…ゲート絶縁膜、８１３…Ｓｉ膜、８１４…絶縁膜、８１５Ｓ…ソース電極、８１５Ｄ…ドレイン電極、８１６…チャネル層、８２１…電極、８２２…絶縁膜、８２３…Ｓｉ膜、８２４…絶縁膜、８２５…電極、８２６…チャネル層、８３…上部パターン層、８３１…平坦化膜、８３２…アノード電極、８３３Ｒ…赤色発光層、８３３Ｇ…緑色発光層、８３３Ｂ…青色発光層、８３４…ウィンドウ層、８３５…カソード電極、ＷＳＬ１，ＷＳＬ２…走査線、ＤＴＬ１，ＤＴＬ２…信号線、ＤＳＬ１，ＤＳＬ２…電源線、ＧＤＬ…ゲート線、Ｔｒ１１…書き込みトランジスタ、Ｔｒ１２…駆動トランジスタ、Ｔｒ２１…受光用トランジスタ、Ｔｒ２２…トランジスタ、Ｔｒ２３…出力用トランジスタ、Ｃｓ，Ｃ１…保持容量素子、Ｒ１…抵抗素子、Ｉｄｓ…電流（発光電流）、Ｖon１，Ｖon２，Ｖon３，Ｖoff１，Ｖoff２，Ｖoff３，ＶＨ１，ＶＨ２，ＶＬ１，ＶＬ２…電圧、Ｖｇ１２，Ｖｇ２２…ゲート電位、Ｖｓ１２…ソース電位、Ｖｇｓ１２…ゲート−ソース間電圧、Ｖout…受光出力電圧、Ｃｇｓ，Ｃｇｓ１〜Ｃｇｓ３…寄生容量、Ｌｒ，Ｌｇ，Ｌｂ…発光光（表示光）、ＬＯ…外光、Ｌ…入射光、ｔ１〜ｔ６…タイミング、Ｔｓ…受光（光検出）期間。
【図１】
2011197772.tif 000003
【図２】
2011197772.tif 000004
【図３】
2011197772.tif 000005
【図４】
2011197772.tif 000006
【図５】
2011197772.tif 000007
【図６】
2011197772.tif 000008
【図７】
2011197772.tif 000009
【図８】
2011197772.tif 000010
【図９】
2011197772.tif 000011
【図１０】
2011197772.tif 000012
【図１１】
2011197772.tif 000013
【図１２】
2011197772.tif 000014
【図１３】
2011197772.tif 000015
【図１４】
2011197772.tif 000016
【図１５】
2011197772.tif 000017
【図１６】
2011197772.tif 000018
【図１７】
2011197772.tif 000019
【図１８】
2011197772.tif 000020
【図１９】
2011197772.tif 000021
【図２０】
2011197772.tif 000022