(57)【要約】【課題】シェーディングを低減することの可能な表示装置およびその駆動方法ならびに電子機器を提供する。【解決手段】一の画素行において、Ｖth補正期間中であって、かつ駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsの補正を開始する時から所定の時間（ΔＴ）だけ離れた期間に、各電源線ＰＳＬに対して、発光時に各電源線ＰＳＬに対して印加される電圧ＶccHと同じ値の波高値のパルス信号Ｐ2が印加される。ΔＴの長さは、Ｖth補正を開始する時点（Ｔ2）での電源線ＤＳＬの終端の電圧の大きさが当該電源線ＤＳＬのローレベルの電圧（ＶccL1）よりも大きくなるように設定される。【選択図】図４
2011154200.tif 000002
【特許請求の範囲】
【請求項１】
行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
各画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有し、
前記駆動部は、前記発光素子が発光している画素行に対応する各第１トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、各電源線に対して所定の電圧を印加する
表示装置。
【請求項２】
前記駆動部は、一の画素行において、当該画素行に含まれる各発光素子が消光したのち、当該画素行に含まれる各発光素子が発光する前であって、かつ前記第１トランジスタのゲート−ソース間電圧の補正を行う前に、前記電源線に対して前記所定の電圧を印加する
請求項１に記載の表示装置。
【請求項３】
前記駆動部は、１フレーム期間において、前記第１トランジスタのゲート−ソース間電圧の補正を画素行ごとに１回ずつ行う
請求項２に記載の表示装置。
【請求項４】
前記駆動部は、各電源線に対して、ローレベルおよびハイレベルの２値の電圧だけを出力する
請求項２または請求項３に記載の表示装置。
【請求項５】
前記駆動部は、一の画素行において、前記電源線に対して前記所定の電圧を印加し終わってから、前記第１トランジスタのゲート−ソース間電圧の補正を開始するまでの第１期間の長さを、前記第１トランジスタのゲート−ソース間電圧の補正を開始する時点での前記電源線の終端の電圧の大きさが当該電源線のローレベルの電圧よりも大きくなるように設定する
請求項４に記載の表示装置。
【請求項６】
行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
各画素を駆動する駆動部と
を備え、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有する
表示装置において、前記発光素子が発光している画素行に対応する各第１トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、前記駆動部から各電源線に対して所定の電圧を印加する
表示装置。
【請求項７】
表示装置を備え、
前記表示装置は、
行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部と、
各画素を駆動する駆動部と
を有し、
各画素は、発光素子および画素回路を有し、
前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記信号線の電圧を前記第１トランジスタに書き込む第２トランジスタとを有し、
前記駆動部は、前記発光素子が発光している画素行に対応する各第１トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、各電源線に対して所定の電圧を印加する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素ごとに配置した発光素子で画像を表示する表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(Electro Luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、有機ＥＬ素子に流れる電流値を制御することで、発色の階調が得られる。
【０００３】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を駆動トランジスタによって制御するものである。
【０００４】
上記の駆動トランジスタでは、閾値電圧Ｖthや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖthや移動度μが画素ごとに異なったりする場合がある。閾値電圧Ｖthや移動度μが画素ごとに異なる場合には、駆動トランジスタに流れる電流値が画素ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。そこで、閾値電圧Ｖthや移動度μの変動に対する補正機能を組み込んだ表示装置が開発されている（例えば、特許文献１参照）。
【０００５】
閾値電圧Ｖthや移動度μの変動に対する補正は、画素ごとに配した画素回路によって行われる。この画素回路は、例えば、図２に示したように、有機ＥＬ素子１１に流れる電流を制御する駆動トランジスタＴｒ1と、信号線ＤＴＬの電圧を駆動トランジスタＴｒ1に書き込む書き込みトランジスタＴｒ2と、保持容量Ｃsとによって構成されており、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。
【０００６】
図１５は、画素回路に印加される電圧波形の一例と、駆動トランジスタのゲート電圧およびソース電圧の変化の一例とを表したものである。図１５（Ａ）には信号線ＤＴＬに、信号電圧Ｖsigと、オフセット電圧Ｖofsが印加されている様子が示されている。図１５（Ｂ）には書込線ＷＳＬに、駆動トランジスタをオンする電圧Ｖonと、駆動トランジスタをオフする電圧Ｖoffが印加されている様子が示されている。図１５（Ｃ）には電源線ＤＳＬに、ハイ電圧ＶccHと、ロー電圧ＶccLが印加されている様子が示されている。さらに、図１５（Ｄ），（Ｅ）には、電源線ＤＳＬ、信号線ＤＴＬおよび書込線ＷＳＬへの電圧印加に応じて、駆動トランジスタＴｒ1のゲート電圧Ｖgおよびソース電圧Ｖsが時々刻々変化している様子が示されている。
【０００７】
図１５から、１Ｈ内に２回、パルス信号Ｐ１が書込線ＷＳＬに印加されており、１回目のパルス信号Ｐ１によって閾値補正が行われ、２回目のパルス信号Ｐ１によって移動度補正と信号書き込みが行われていることがわかる。つまり、図１５において、ＷＳパルスＰ１は、信号書込みだけでなく、駆動トランジスタＴｒ1の閾値補正や移動度補正にも用いられている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、書込線ＷＳＬは表示パネル（図示せず）の水平方向に長く延在している。そのため、書込線ＷＳＬの終端では、例えば、図１６に示したように、書込線ＷＳＬに印加されたパルス信号Ｐ１がなまってしまう。一方で、書込線ＷＳＬにパルス信号Ｐ１を出力することにより、移動度補正と信号書き込みを行う際に、パルス信号Ｐ１の立ち下がり時に、例えば、図１７に示したように、書き込みトランジスタＴｒ2のゲートと、駆動トランジスタＴｒ1のゲートとが寄生容量Ｃwsを介してカップリングする。これにより、図１５に示したように、パルス信号Ｐ１がほとんどなまっていない書込線ＷＳＬの入力端では、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgs1が大きく縮まる。その逆に、図１６に示したように、パルス信号Ｐ１がなまっている書込線ＷＳＬの終端では、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgs2の縮みが相対的に小さくなる。その結果、発光時に、ゲート−ソース間電圧Ｖgs2がゲート−ソース間電圧Ｖgs1よりも大きくなるので、表示パネルにおいて、書込線ＷＳＬの終端に対応する表示領域と、書込線ＷＳＬの入力端に対応する表示領域とで輝度が変わってしまうシェーディングと呼ばれる現象が生じてしまう。
【００１０】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、シェーディングを低減することの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の表示装置は、行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部を備えており、さらに、各画素を駆動する駆動部を備えている。各画素は、発光素子および画素回路を有している。画素回路は、発光素子に流れる電流を制御する第１トランジスタと、信号線の電圧を第１トランジスタに書き込む第２トランジスタとを有している。駆動部は、発光素子が発光している画素行に対応する各第１トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、各電源線に対して所定の電圧を印加するようになっている。
【００１２】
本発明の電子機器は、上記表示装置を備えたものである。
【００１３】
本発明の表示装置の駆動方法は、以下の構成を備えた表示装置において、行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部を備え、さらに、各画素を駆動する駆動部を備えた表示装置において、以下の動作を実行するものである。
（１）発光素子が発光している画素行に対応する各第１トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、各電源線に対して所定の電圧を印加すること。
【００１４】
上記駆動方法が用いられる表示装置は、行状に配置された複数の走査線および複数の電源線と、列状に配置された複数の信号線と、行列状に配置された複数の画素とを含む表示部を備えており、さらに、各画素を駆動する駆動部を備えている。各画素は、発光素子および画素回路を有している。画素回路は、発光素子に流れる電流を制御する第１トランジスタと、信号線の電圧を第１トランジスタに書き込む第２トランジスタとを有している。
【００１５】
本発明の表示装置およびその駆動方法ならびに電子機器では、発光素子が発光している画素行に対応する各第１トランジスタのソース電圧が、当該画素行に対応する走査線の信号入力端側で相対的に低く、当該画素行に対応する走査線の終端側で相対的に高くなるように、各電源線に対して所定の電圧が印加される。これにより、発光素子が発光している画素行に対応する各第１トランジスタのゲート−ソース間電圧の差が小さくなる。
【００１６】
ところで、本発明の表示装置およびその駆動方法ならびに電子機器において、駆動部が、一の画素行において、当該画素行に含まれる各発光素子が消光したのち、当該画素行に含まれる各発光素子が発光する前であって、かつ第１トランジスタのゲート−ソース間電圧の補正を行う前に、各電源線に対して所定の電圧を印加するようにしてもよい。このとき、各電源線に対して所定の電圧を印加する期間が終了すると同時に第１トランジスタのゲート−ソース間電圧の補正を開始するようにしてもよい。また、第１トランジスタのゲート−ソース間電圧の補正を開始する時から所定の時間だけ離れた期間に、各電源線に対して所定の電圧を印加するようにしてもよい。
【００１７】
また、本発明の表示装置およびその駆動方法ならびに電子機器において、駆動部が、一の画素行において、当該画素行に含まれる各発光素子が消光したのち、当該画素行に含まれる各発光素子が発光する前に、第１トランジスタのゲート−ソース間電圧の補正を１フレーム期間中に複数回、実行する場合に、最終回ではない回の補正が終了した後に、各電源線ＰＳＬに対して所定の電圧を印加するようにしてもよい。このとき、最終回ではない回の補正が終了した直後から、最後の補正を開始した直後まで、各電源線に対して所定の電圧を印加するようにしてもよい。
【００１８】
また、本発明の表示装置およびその駆動方法ならびに電子機器において、各電源線に対して印加される所定の電圧の値が、発光時に各電源線に対して印加される電圧の値と同じになっていてもよいし、発光時に各電源線に対して印加される電圧の値と異なっていてもよい。ここで、後者の場合に、各電源線に対して印加される所定の電圧の値が、発光時に各電源線に対して印加される電圧の値と、消光後であってかつ第１トランジスタのゲート−ソース間電圧の補正を行う前に各電源線に対して印加される電圧の値との間の値となっていてもよい。また、後者の場合に、各電源線に対して印加される所定の電圧の値が、消光後であってかつ第１トランジスタのゲート−ソース間電圧の補正を行う前に各電源線に対して印加される電圧の値よりも低い値となっていてもよい。
【発明の効果】
【００１９】
本発明の表示装置およびその駆動方法ならびに電子機器によれば、発光素子が発光している画素行に対応する各第１トランジスタのゲート−ソース間電圧の差が小さくなるようにした。これにより、シェーディングを低減することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施の形態に係る表示装置の一例を表す構成図である。
【図２】図１の画素の内部構成の一例を表す構成図である。
【図３】図１の表示装置の動作の一例について説明するための波形図である。
【図４】図１の表示装置の動作の他の例について説明するための波形図である。
【図５】図１の表示装置の一変形例における動作の一例について説明するための波形図である。
【図６】図５の表示装置における動作の他の例について説明するための波形図である。
【図７】図１の表示装置の他の変形例における動作の一例について説明するための波形図である。
【図８】図７の表示装置における動作の他の例について説明するための波形図である。
【図９】上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１０】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図１１】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１２】適用例３の外観を表す斜視図である。
【図１３】適用例４の外観を表す斜視図である。
【図１４】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１５】従来の表示装置における動作の一例について説明するための波形図である。
【図１６】図１５の表示装置における動作の他の例について説明するための波形図である。
【図１７】図１５の表示装置の画素内の寄生容量について説明するための回路図である。
【発明を実施するための形態】
【００２１】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（図１〜図４）
２．変形例（図５〜図８）
３．モジュールおよび適用例（図９〜図１４）
４．従来例（図１５〜図１７）
【００２２】
＜実施の形態＞
[構成]
図１は、本発明の一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、例えば、表示パネル１０（表示部）と、駆動回路２０（駆動部）とを備えている。
【００２３】
（表示パネル１０）
表示パネル１０は、発光色の互いに異なる３種類の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）が２次元配置された表示領域１０Ａを有している。表示領域１０Ａとは、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂから発せられる光を利用して映像を表示する領域である。有機ＥＬ素子１１Ｒは赤色光を発する有機ＥＬ素子であり、有機ＥＬ素子１１Ｇは緑色光を発する有機ＥＬ素子であり、有機ＥＬ素子１１Ｂは青色光を発する有機ＥＬ素子である。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。
【００２４】
（表示領域１０Ａ）
図２は、表示領域１０Ａ内の回路構成の一例を表したものである。表示領域１０Ａ内には、複数の画素回路１２が個々の有機ＥＬ素子１１と対となって２次元配置されている。なお、本実施の形態では、一対の有機ＥＬ素子１１および画素回路１２が１つの画素１３を構成している。より詳細には、図１に示したように、一対の有機ＥＬ素子１１Ｒおよび画素回路１２が１つの画素１３Ｒ（赤色用の画素）を構成し、一対の有機ＥＬ素子１１Ｇおよび画素回路１２が１つの画素１３Ｇ（緑色用の画素）を構成し、一対の有機ＥＬ素子１１Ｂおよび画素回路１２が１つの画素１３Ｂ（青色用の画素）を構成している。さらに、互いに隣り合う３つの画素１３Ｒ，１３Ｇ，１３Ｂが１つの表示画素１４を構成している。
【００２５】
各画素回路１２は、例えば、有機ＥＬ素子１１に流れる電流を制御する駆動トランジスタＴｒ1（第１トランジスタ）と、信号線ＤＴＬの電圧を駆動トランジスタＴｒ1に書き込む書き込みトランジスタＴｒ2（第２トランジスタ）と、保持容量Ｃsとによって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ1および書き込みトランジスタＴｒ2は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ）により形成されている。駆動トランジスタＴｒ1または書き込みトランジスタＴｒ2は、例えば、ｐチャネルＭＯＳ型のＴＦＴであってもよい。
【００２６】
表示領域１０Ａにおいて、複数の書込線ＷＳＬ（走査線）が行状に配置され、複数の信号線ＤＴＬが列状に配置されている。表示領域１０Ａには、さらに、複数の電源線ＤＳＬ（電源電圧の供給される部材）が書込線ＷＳＬに沿って行状に配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点近傍には、有機ＥＬ素子１１が１つずつ設けられている。各信号線ＤＴＬは、後述の信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ2のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。各走査線ＷＳＬは、後述の書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ2のゲート電極（図示せず）に接続されている。各電源線ＤＳＬは、後述の電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ1のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。書き込みトランジスタＴｒ2のドレイン電極およびソース電極のうち信号線ＤＴＬに非接続の方（図示せず）は、駆動トランジスタＴｒ1のゲート電極（図示せず）と、保持容量Ｃsの一端に接続されている。駆動トランジスタＴｒ1のドレイン電極およびソース電極のうち電源線ＤＳＬに非接続の方（図示せず）と保持容量Ｃsの他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えば、グラウンド線ＧＮＤに接続されている。
【００２７】
（駆動回路２０）
次に、駆動回路２０内の各回路について、図１を参照して説明する。駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、および電源線駆動回路２５を有している。
【００２８】
タイミング生成回路２１は、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、および電源線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。
【００２９】
映像信号処理回路２２は、外部から入力された映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号２２Ａを信号線駆動回路２３に出力するようになっている。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００３０】
信号線駆動回路２３は、制御信号２１Ａの入力に応じて（同期して）、映像信号処理回路２２から入力された映像信号２２Ａ（信号電圧Ｖsig）を各信号線ＤＴＬに印加して、選択対象の画素１３に書き込むものである。なお、書き込みとは、駆動トランジスタＴｒ1のゲートに所定の電圧を印加することを指している。
【００３１】
信号線駆動回路２３は、例えば、シフトレジスタ（図示せず）によって構成されており、画素１３の各列に対応して、１段ごとに信号出力部（図示せず）を備えている。この信号線駆動回路２３は、制御信号２１Ａの入力に応じて（同期して）、各信号線ＤＴＬに対して、２種類の電圧（Ｖofs、Ｖsig）を出力可能となっている。具体的には、信号線駆動回路２３は、各画素１３に接続された信号線ＤＴＬを介して、書込線駆動回路２４により選択された画素１３へ２種類の電圧（Ｖofs、Ｖsig）を順番に供給するようになっている。
【００３２】
ここで、電圧Ｖofsは、有機ＥＬ素子１１の閾値電圧Ｖelよりも低い電圧値となっている。また、Ｖsigは、映像信号２２Ａに対応する電圧値となっている。Ｖsigの最小電圧はＶofsよりも低い電圧値となっており、Ｖsigの最大電圧はＶofsよりも高い電圧値となっている。
【００３３】
書込線駆動回路２４は、例えば、シフトレジスタ（図示せず）によって構成されており、画素１３の各行に対応して、１段ごとに信号出力部（図示せず）を備えている。この書込線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、各書込線ＷＳＬに対して、２種類の電圧（Ｖon、Ｖoff）を出力可能となっている。具体的には、書込線駆動回路２４は、各画素１３に接続された書込線ＷＳＬを介して、駆動対象の画素１３へ２種類の電圧（Ｖon、Ｖoff）を供給し、書き込みトランジスタＴｒ2を制御するようになっている。
【００３４】
ここで、電圧Ｖonは、書き込みトランジスタＴｒ2のオン電圧以上の値となっている。Ｖonは、後述の消光時や閾値補正時に、書込線駆動回路２４から出力される電圧値である。Ｖoffは、書き込みトランジスタＴｒ2のオン電圧よりも低い値となっており、かつ、Ｖonよりも低い値となっている。
【００３５】
電源線駆動回路２５は、例えば、シフトレジスタ（図示せず）によって構成されており、例えば、画素１３の各行（画素行）に対応して、１段ごとに信号出力部（図示せず）を備えている。この電源線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、２種類の電圧（ＶCCH、ＶCCL1）を出力可能となっている。具体的には、電源線駆動回路２５は、各画素１３に接続された電源線ＤＳＬを介して、駆動対象の画素１３へ２種類の電圧（ＶCCH、ＶCCL1）を供給し、有機ＥＬ素子１１の発光および消光を制御するようになっている。
【００３６】
ここで、ＶCCL1は、有機ＥＬ素子１１の閾値電圧Ｖelと、有機ＥＬ素子１１のカソードの電圧Ｖcaとを足し合わせた電圧（Ｖel＋Ｖca）よりも低い電圧値である。また、ＶCCHは、電圧（Ｖel＋Ｖca）以上の電圧値である。
【００３７】
[動作]
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）の一例について説明する。本実施の形態では、駆動トランジスタＴｒ1の閾値電圧Ｖthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１１の発光輝度を一定に保つようにするために、閾値電圧Ｖthや移動度μの変動に対する補正動作が組み込まれている。なお、以下では、Ｖth補正準備期間内に設定されたソース電圧補正期間内の駆動についての説明を、消光から発行までの一連の動作を説明した後に、改めて説明するものとする。
【００３８】
図３は、表示装置１における各種波形の一例を表したものである。具体的には、電源線ＤＳＬに２種類の電圧（ＶCCH、ＶCCL1）が、信号線ＤＴＬに２種類の電圧（Ｖsig、Ｖofs）が、書込線ＷＳＬに２種類の電圧（Ｖon、Ｖoff）が印加されている様子が示されている。さらに、図３には、電源線ＤＳＬ、信号線ＤＴＬおよび書込線ＷＳＬへの電圧印加に応じて、駆動トランジスタＴｒ1のゲート電圧Ｖgおよびソース電圧Ｖsが時々刻々変化している様子が示されている。なお、図３には、信号線ＤＴＬの一例として、書込線駆動回路２４および電源線駆動回路２５の出力端に最も近い信号線ＤＴＬ（１）が例示されている。
【００３９】
（Ｖth補正準備期間）
まず、Ｖth補正の準備を行う。具体的には、書込線ＷＳＬの電圧がＶoffとなっており、信号線ＤＴＬの電圧がＶsigとなっており、電源線ＤＳＬの電圧がＶccHとなっている時（つまり有機ＥＬ素子１１が発光している時）に、電源線駆動回路２５が電源線ＤＳＬの電圧をＶccHからＶccL1に下げる（Ｔ1）。すると、ソース電圧ＶsがＶccL1となり、有機ＥＬ素子１１が消光する。
【００４０】
（最初のＶth補正期間）
次に、Ｖthの補正を行う。具体的には、信号線ＤＴＬの電圧がＶofsとなっている間に、電源線駆動回路２５が電源線ＤＳＬの電圧をＶccL1からＶccHに上げる（Ｔ2）。すると、駆動トランジスタＴr1のドレイン−ソース間に電流Ｉdsが流れ、ソース電圧Ｖsが上昇する。このとき、ソース電圧ＶsがＶofs−Ｖthよりも低い場合（Ｖth補正がまだ完了していない場合）には、駆動トランジスタＴｒ1がカットオフするまで（ゲート−ソース間電圧ＶgsがＶthになるまで）、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdsが流れる。その後、信号線駆動回路２３が信号線ＤＴＬの電圧をＶofsからＶsigに切り替える前に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶonからＶoffに下げる（Ｔ3）。すると、駆動トランジスタＴｒ1のゲートがフローティングとなるので、ゲート−ソース間電圧Ｖgsを信号線ＤＴＬの電圧の大きさに拘わらず一定に維持することができる。
【００４１】
（Ｖth補正休止期間）
Ｖth補正が休止している期間中は、例えば、先のＶth補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。なお、このとき、先のＶth補正を行った行（画素）において、ソース電圧ＶsがＶofs−Ｖthよりも低いので、Ｖth補正休止期間中にも、先のＶth補正を行った行（画素）において、駆動トランジスタＴｒ1のドレイン−ソース間に電流Ｉdsが流れ、ソース電圧Ｖsが上昇し、保持容量Ｃsを介したカップリングによりゲート電圧Ｖgも上昇する。
【００４２】
（書き込み・μ補正期間）
Ｖth補正休止期間が終了した後、書き込みとμ補正を行う。具体的には、信号線ＤＴＬの電圧がＶsigとなっている間に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶoffからＶonに上げ（Ｔ4）、駆動トランジスタＴr1のゲートを信号線ＤＴＬに接続する。すると、駆動トランジスタＴr1のゲート電圧Ｖgが信号線ＤＴＬの電圧Ｖsigとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖelよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉdsは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶsがΔＶだけ上昇し、やがてゲート−ソース間電圧ＶgsがＶsig＋Ｖth−ΔＶとなる。このようにして、書き込みと同時にμ補正が行われる。ここで、駆動トランジスタＴr1の移動度μが大きい程、ΔＶも大きくなるので、ゲート−ソース間電圧Ｖgsを発光前にΔＶだけ小さくすることにより、画素１３ごとの移動度μのばらつきを取り除くことができる。
【００４３】
（発光期間）
最後に、書込線駆動回路２４が書込線ＷＳＬの電圧をＶonからＶoffに下げる（Ｔ5）。すると、駆動トランジスタＴr1のゲートがフローティングとなり、駆動トランジスタＴr1のドレイン−ソース間に電流Ｉdsが流れ、ソース電圧Ｖsが上昇する。その結果、有機ＥＬ素子１１に閾値電圧Ｖel以上の電圧が印加され、有機ＥＬ素子１１が所望の輝度で発光する。
【００４４】
ところで、本実施の形態では、上述のＶth補正準備期間において、駆動トランジスタＴr1のソース電圧Ｖsの調整が行われる。以下に、その調整について詳細に説明する。
【００４５】
（ソース電圧調整期間）
電源線駆動回路２５は、一の画素行において、当該画素行に含まれる各有機ＥＬ素子１１が消光したのち、当該画素行に含まれる各有機ＥＬ素子１１が発光する前であって、かつ駆動トランジスタＴr1のゲート−ソース間電圧Ｖgsの補正（Ｖth補正）を行う前に、各電源線ＤＳＬに対して、所定の電圧パルスＰ2を印加する。具体的には、電源線駆動回路２５は、電源線ＤＳＬの電圧をＶccL1からＶccHに上げ（Ｔ6）、その後、Ｖth補正を開始する時（Ｔ2）よりも手前で電源線ＤＳＬの電圧をＶccHからＶccL1に下げる（Ｔ7）ことにより、上述の電圧パルスＰ2を印加する。つまり、電源線駆動回路２５は、Ｖth補正を開始する時（Ｔ2）から所定の期間だけ離れた所定の期間の間だけ、上述の電圧パルスＰ2を印加する。
【００４６】
ここで、一の画素行において、電源線ＤＳＬに対して所定の電圧パルスＰ2を印加し終わってから、駆動トランジスタＴr1のゲート−ソース間電圧Ｖgsの補正（Ｖth補正）を開始するまでの期間ΔＴ（第１期間）の長さは、駆動トランジスタＴr1のゲート−ソース間電圧Ｖgsの補正（Ｖth補正）を開始する時点（Ｔ2）での電源線ＤＳＬの終端の電圧の大きさが当該電源線ＤＳＬのローレベルの電圧（ＶccL1）よりも大きくなるように設定される。つまり、時刻Ｔ2での電源線ＤＳＬの終端の電圧が、例えば、図４に示したように、電源線ＤＳＬのローレベルの電圧（ＶccL1）よりもΔＶxだけ大きくなるように、期間ΔＴの長さが設定される。ΔＶxは、例えば、１Ｖである。
【００４７】
また、期間ΔＴの長さは、例えば、図４に示したように、Ｖth補正を開始する時点（Ｔ2）において、ゲート電圧Ｖgが、電圧パルスＰ2の印加を開始しようとした時（Ｔ6の直前）の値と完全に同一か、またはほぼ同一となるような大きさとなるように設定されている。さらに、期間ΔＴの長さは、例えば、図４に示したように、Ｖth補正を開始する時点（Ｔ2）において、ソース電圧Ｖsが、電圧パルスＰ2の印加を開始しようとした時（Ｔ6の直前）の値よりもΔＶyだけ大きくなるように設定される。ΔＶyは、例えば、０．１Ｖである。
【００４８】
本実施の形態の表示装置１では、上記のようにして、各画素１３において画素回路１２がオンオフ制御され、各画素１３の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル１０の表示領域１０Ａにおいて画像が表示される。
【００４９】
[効果]
次に、本実施の形態の表示装置１の効果について説明する。
【００５０】
ところで、有機ＥＬ表示装置の駆動方式の一つとして、書込線ＷＳＬに印加するパルスが、信号書込みだけでなく、駆動トランジスタＴｒ1の閾値補正や移動度補正にも用いられる方式が知られている。この方式では、移動度補正と信号書き込みを行う際に、書込線ＷＳＬに印加したパルス信号の立ち下がり時に、例えば、図１７に示したように、書き込みトランジスタＴｒ2のゲートと、駆動トランジスタＴｒ1のゲートとが寄生容量Ｃwsを介してカップリングする。寄生容量Ｃwsの大きさは、パルス信号の立ち下がりの急峻さに依って変化する。そのため、図１５に示したように、パルス信号がほとんどなまっていない書込線ＷＳＬの入力端では、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgs1が大きく縮まる。その逆に、図１６に示したように、パルス信号がなまっている書込線ＷＳＬの終端では、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgs2の縮みが相対的に小さくなる。その結果、発光時に、ゲート−ソース間電圧Ｖgs2がゲート−ソース間電圧Ｖgs1よりも大きくなるので、表示パネルにおいて、書込線ＷＳＬの終端に対応する表示領域と、書込線ＷＳＬの入力端に対応する表示領域とで輝度が変わってしまうシェーディングと呼ばれる現象が生じてしまう。
【００５１】
一方、本実施の形態では、有機ＥＬ素子１１が発光している画素行に対応する各駆動トランジスタＴｒ1のソース電圧Ｖsが、当該画素行に対応する書込線ＷＳＬの信号入力端側で相対的に低く、当該画素行に対応する書込線ＷＳＬの終端側で相対的に高くなるように、各電源線ＰＳＬに対して所定の電圧が印加される。具体的には、一の画素行において、当該画素行に含まれる各有機ＥＬ素子１１が消光したのち、当該画素行に含まれる各有機ＥＬ素子１１が発光する前であって、かつ駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsの補正を行う前に（つまり、Ｖth補正期間中に）、各電源線ＰＳＬに対して所定の電圧が印加される。実際、本実施の形態では、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsの補正を開始する時から所定の時間（ΔＴ）だけ離れた期間に、各電源線ＰＳＬに対して、発光時に各電源線ＰＳＬに対して印加される電圧ＶccHと同じ値の波高値のパルス信号Ｐ2が印加される（図３、図４）。これにより、例えば、図３に示したように、パルス信号Ｐ2がほとんどなまっていない書込線ＷＳＬの入力端では、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgs1が、パルス信号Ｐ2が印加されない駆動方式におけるゲート−ソース間電圧と同一か、またはほぼ同一の値となる。さらに、例えば、図４に示したように、パルス信号Ｐ2がなまっている書込線ＷＳＬの終端では、駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgs2の縮みが、パルス信号Ｐ2が印加されない駆動方式におけるゲート−ソース間電圧よりも相対的に大きくなる。その結果、ゲート−ソース間電圧Ｖgs2が、パルス信号Ｐ2がほとんどなまっていない書込線ＷＳＬの入力端におけるゲート−ソース間電圧Ｖgs1と同一か、またはほぼ同一の値となる。つまり、本実施の形態では、有機ＥＬ素子１１が発光している画素行に対応する各駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsの差がないか、または極めて小さくなっている。したがって、従来の駆動方法と比べて、シェーディングを低減することができる。
【００５２】
また、上記実施の形態では、パルス信号Ｐ2の波高値が発光時に各電源線ＰＳＬに対して印加される電圧ＶccHと同じ値となっていることから、パルス信号Ｐ2を電源線ＰＳＬに供給するために、電源線ＰＳＬに電圧を印加する電源線駆動回路２５から供給する電圧の種類を増やす必要がない。従って、回路設計上のコストを増やすことなく、シェーディングを低減することができる。
【００５３】
＜変形例＞
上記実施の形態では、Ｖth補正期間中であって、かつＶth補正開始時から所定の時間（ΔＴ）だけ離れた期間に、各電源線ＰＳＬに対して、発光時に各電源線ＰＳＬに対して印加される電圧ＶccHと同一か、またはほぼ同一の値の波高値のパルス信号Ｐ2が印加されていた。しかし、パルス信号Ｐ2の波高値は、シェーディングを低減することができる範囲内で、ＶccHと異なっていてもよい。
【００５４】
また、例えば、図５に示したように、上記実施の形態のパルス信号Ｐ2に代わって、Ｖth補正期間中に、ＶccL1よりも低い波高値（ＶccL2）のパルス信号Ｐ3を印加するようにしてもよい。このようにした場合には、例えば、図５に示したように、パルス信号Ｐ3がほとんどなまっていない書込線ＷＳＬの入力端では、駆動トランジスタＴｒ1のソース電圧Ｖsが寄生容量Ｃwsを介したカップリングにより、大きく下がる。その結果、ゲート−ソース間電圧Ｖgs1が、パルス信号Ｐ3が印加されない駆動方式におけるゲート−ソース間電圧よりも大きな値となる。さらに、例えば、図６に示したように、パルス信号Ｐ3がなまっている書込線ＷＳＬの終端では、駆動トランジスタＴｒ1のソース電圧Ｖsが寄生容量Ｃwsを介したカップリングがほとんど生じない。その結果、ゲート−ソース間電圧Ｖgs2が、パルス信号Ｐ3がほとんどなまっていない書込線ＷＳＬの入力端におけるゲート−ソース間電圧Ｖgs1と同一か、またはほぼ同一の値となる。つまり、本変形例では、有機ＥＬ素子１１が発光している画素行に対応する各駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsの差がないか、または極めて小さくなっている。したがって、本変形例においても、従来の駆動方法と比べて、シェーディングを低減することができる。
【００５５】
なお、パルス信号Ｐ3を印加する駆動方法は、１フレーム期間中にＶth補正を行う回数に依らず適用可能である。
【００５６】
また、１フレーム期間中にＶth補正を複数回、行う場合には、以下の駆動方法を採ることも可能である。例えば、図７に示したように、上記実施の形態のパルス信号Ｐ2に代わって、最終回ではない回のＶth補正が終了した後に、各電源線ＰＳＬに対して所定の電圧を印加するようにしてもよい。このとき、最終回ではない回のＶth補正の終了時（Ｔ3）から所定の期間が経過した時（Ｔ8）から、例えば、最後の補正を開始した直後（Ｔ9）まで、各電源線ＰＳＬに対して、ＶccHよりも低く、ＶccL1よりも高い波高値（ＶccL3）のパルス信号Ｐ4を印加するようにしてもよい。このようにした場合には、例えば、図７に示したように、パルス信号Ｐ4がほとんどなまっていない書込線ＷＳＬの入力端では、最終回ではない回のＶth補正の終了時（Ｔ3）から所定の期間が経過した時（Ｔ8）の間において、駆動トランジスタＴｒ1のゲートがフローティング状態となっている。その結果、駆動トランジスタＴｒ1のソース電圧Ｖsが寄生容量Ｃwsを介したカップリングにより、大きく下がるので、ゲート−ソース間電圧Ｖgs1が、パルス信号Ｐ4が印加されない駆動方式におけるゲート−ソース間電圧よりも大きな値となる。さらに、例えば、図８に示したように、パルス信号Ｐ4がなまっている書込線ＷＳＬの終端では、最終回ではない回のＶth補正の終了時（Ｔ3）から所定の期間が経過した時（Ｔ8）の間において、駆動トランジスタＴｒ1のゲートがオンしており、ハイインピーダンス状態態となっている。その結果、駆動トランジスタＴｒ1のソース電圧Ｖsが寄生容量Ｃwsを介したカップリングがほとんど生じないので、ゲート−ソース間電圧Ｖgs2が、パルス信号Ｐ4がほとんどなまっていない書込線ＷＳＬの入力端におけるゲート−ソース間電圧Ｖgs1と同一か、またはほぼ同一の値となる。つまり、本変形例では、有機ＥＬ素子１１が発光している画素行に対応する各駆動トランジスタＴｒ1のゲート−ソース間電圧Ｖgsの差がないか、または極めて小さくなっている。したがって、本変形例においても、従来の駆動方法と比べて、シェーディングを低減することができる。
【００５７】
＜モジュールおよび適用例＞
以下、上記実施の形態で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００５８】
（モジュール）
上記実施の形態の表示装置１は、例えば、図９に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、表示領域１０Ａを封止する封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００５９】
（適用例１）
図１０は、上記実施の形態の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態に係る表示装置１により構成されている。
【００６０】
（適用例２）
図１１は、上記実施の形態の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。
【００６１】
（適用例３）
図１２は、上記実施の形態の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態に係る表示装置１により構成されている。
【００６２】
（適用例４）
図１３は、上記実施の形態の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態に係る表示装置１により構成されている。
【００６３】
（適用例５）
図１４は、上記実施の形態の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態に係る表示装置１により構成されている。
【００６４】
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００６５】
例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１２の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１２に追加してもよい。その場合、画素回路１２の変更に応じて、上述した信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５のほかに、必要な駆動回路を追加してもよい。
【００６６】
また、上記実施の形態等では、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５の駆動をタイミング生成回路２１が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００６７】
また、上記実施の形態等では、画素回路１２が、２Ｔｒ１Ｃの回路構成となっていたが、デュアルゲート型のトランジスタが有機ＥＬ素子１１に直列に接続された回路構成を含んでいるものであれば、２Ｔｒ１Ｃの回路構成以外の回路構成となっていてもよい。
【００６８】
また、上記実施の形態等では、駆動トランジスタＴｒ1，書き込みトランジスタＴｒ2は、ｎチャネルＭＯＳ型の薄膜トランジスタにより形成されている場合が例示されていたが、ｐチャネルトランジスタ（例えばｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。ただし、その場合には、トランジスタＴｒ2のソースおよびドレインのうち電源線ＤＳＬと未接続の方と保持容量Ｃsの他端とを有機ＥＬ素子１１のカソードに接続し、有機ＥＬ素子１１のアノードをＧＮＤなどに接続することが好ましい。
【符号の説明】
【００６９】
１…表示装置、１０…表示パネル、１０Ａ…表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素回路、１３，１３Ｒ，１３Ｇ，１３Ｂ…画素、１４…表示画素、２０…駆動回路、２０Ａ，２２Ａ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…信号線駆動回路、２４…書込線駆動回路、２５…電源線駆動回路、３１…基板、３２…封止用基板、２１０…領域、２２０…ＦＰＣ、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃs…保持容量、Ｃws…寄生容量、ＤＴＬ、ＤＴＬ（１），ＤＴＬ（ｎ）…信号線、Ｉds…電流、ＧＮＤ…グラウンド線、ＤＳＬ…電源線、Ｐ1，Ｐ2，Ｐ3，Ｐ4…パルス信号、Ｔ1〜Ｔ9…時刻、Ｔｒ1…駆動トランジスタ、Ｔｒ2…書き込みトランジスタ、Ｖg…ゲート電圧、Ｖgs，Ｖgs1，Ｖgs2…ゲート−ソース間電圧、Ｖs…ソース電圧、Ｖsig…信号電圧、ＶccL1，ＶccL2，ＶccL3，ＶccH，Ｖoff，Ｖofs，Ｖon，Ｖss，ΔＶ…電圧、Ｖth，Ｖel…閾値電圧、ＷＳＬ…書込線、μ…移動度。
【図１】
2011154200.tif 000003
【図２】
2011154200.tif 000004
【図３】
2011154200.tif 000005
【図４】
2011154200.tif 000006
【図５】
2011154200.tif 000007
【図６】
2011154200.tif 000008
【図７】
2011154200.tif 000009
【図８】
2011154200.tif 000010
【図９】
2011154200.tif 000011
【図１０】
2011154200.tif 000012
【図１１】
2011154200.tif 000013
【図１２】
2011154200.tif 000014
【図１３】
2011154200.tif 000015
【図１４】
2011154200.tif 000016
【図１５】
2011154200.tif 000017
【図１６】
2011154200.tif 000018
【図１７】
2011154200.tif 000019