(57)【要約】【課題】基板に拡散領域を形成するときのマスクパターンを設計するときに、基板に形成された凸状のパターンの位置を考慮して補正を行うことができるようにする。【解決手段】まず、第１パターンを示す第１パターン情報を取得する（ステップＳ１０）。第１パターンは、基板上に形成される凸状のパターンであり、本実施形態ではゲート電極である。次いで、第２パターンを示す第２パターン情報を取得する（ステップＳ２０）。第２パターンは、基板に不純物を注入して拡散領域を形成するときのマスクのパターンであり、本実施形態ではレジストパターンである。次いで、第２パターンの縁から第１パターンの縁までの距離に基づいて、第２パターンの縁の位置を補正するか否かを判断し、判断結果に従って第２パターンの縁の位置を補正する（ステップＳ４０，５０）。【選択図】図１
2011154117.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成され、第１導電型の不純物が導入される第１パターンを示す第１パターン情報を取得する工程と、
前記基板に不純物を注入するときのマスクのパターンである第２パターンを示す第２パターン情報を取得する工程と、
前記第２パターンの縁から前記第１パターンの縁までの距離に基づいて、前記第２パターンの縁の位置を補正するか否かを判断し、判断結果に従って前記第２パターンの縁の位置を補正する工程と、
を備える半導体装置の設計方法。
【請求項２】
請求項１に記載の半導体装置の設計方法において、
前記第２パターンの縁の位置を補正する工程において、前記第２パターンの縁から前記第１パターンの縁までの距離が第１の基準以下の領域を抽出し、抽出した領域において前記第２パターンの縁の位置を補正する半導体装置の設計方法。
【請求項３】
請求項２に記載の半導体装置の設計方法において、
前記第２パターンの縁は、前記第２パターンの外形線であり、
前記第２パターンは、前記基板に第１導電型の不純物を注入するときのマスクのパターンである半導体装置の設計方法。
【請求項４】
請求項３に記載の半導体装置の設計方法において、
前記第２パターンの縁の位置を補正する工程において、前記第２パターンが太くなる方向に前記第２パターンの縁を移動させる半導体装置の設計方法。
【請求項５】
請求項４に記載の半導体装置の設計方法において、
前記第２パターンの幅が第２の基準より細い場合に、前記第２パターンの縁の位置を補正する半導体装置の設計方法。
【請求項６】
請求項２〜５のいずれか一つに記載の半導体装置の設計方法において、
前記基板は、半導体領域と、前記半導体領域を他の領域から分離する素子分離領域とを有しており、
前記第２パターンのうち前記半導体領域を覆う部分に対して、前記補正を行う半導体装置の設計方法。
【請求項７】
請求項２〜６のいずれか一つに記載の半導体装置の設計方法において、
前記半導体装置には、前記第１の基準より小さい値であり、前記第２パターンと前記第１パターンの間に確保すべき間隔である第３の基準が定められている半導体装置の設計方法。
【請求項８】
請求項７に記載の半導体装置の設計方法において、
前記第２パターンの縁の位置を補正する工程において、前記抽出した領域における拡散領域と前記第１パターンの間隔が前記第３の基準以上となるように、前記第２パターンの縁の位置を補正する半導体装置の設計方法。
【請求項９】
請求項１に記載の半導体装置の設計方法において、
前記第２パターンは開口を有しており、
前記第２パターンの縁は、前記開口の外形線であり、
前記第２パターンは、前記基板に第２導電型の不純物を注入するときのマスクのパターンである半導体装置の設計方法。
【請求項１０】
請求項９に記載の半導体装置の設計方法において、
前記第２パターンの縁の位置を補正する工程において、前記開口の幅が第４の基準以下であり、かつ前記第２パターンの縁から前記第１パターンの縁までの距離が、前記第２パターンと前記第１パターンの間に確保すべき間隔である第５の基準より大きい場合に、前記開口が太くなる方向に前記第２パターンの縁を移動させる半導体装置の設計方法。
【請求項１１】
請求項１〜１０のいずれか一つに記載の半導体装置の設計方法において、
前記第２パターンの縁の位置を補正する工程とは別に、前記第２パターンに対してＯＰＣ補正を行い、いずれかの領域において前記第２パターンを細らせる工程を備える半導体装置の設計方法。
【請求項１２】
請求項１〜１１のいずれか一つに記載の半導体装置の設計方法において、
前記第１パターンはゲート電極である半導体装置の設計方法。
【請求項１３】
基板に形成され、第１導電型の不純物が導入される第１パターンを示す第１パターン情報を取得する工程と、
前記基板に不純物を注入するときのマスクのパターンである第２パターンを示す第２パターン情報を取得する工程と、
前記第２パターンの縁から前記第１パターンの縁までの距離に基づいて、前記第２パターンの縁の位置を補正するか否かを判断し、判断結果に従って前記第２パターンの縁の位置を補正する工程と、
補正後の前記第２パターンを投影するためのフォトマスクを製造する工程と、
基板に前記第１パターンを形成する工程と、
前記基板上及び前記第１パターン上にレジスト膜を形成する工程と、
前記フォトマスクを用いて前記レジスト膜を露光し、その後現像することによりレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記基板に不純物イオンを注入する工程と、
を備える半導体装置の製造方法。
【請求項１４】
基板に形成され、第１導電型の不純物が導入される第１パターンを示す第１パターン情報を取得する第１パターン取得部と、
前記基板に不純物を注入するときのマスクのパターンである第２パターンを示す第２パターン情報を取得する第２パターン取得部と、
前記第２パターンの縁から前記第１パターンの縁までの距離に基づいて、前記第２パターンの縁の位置を補正するか否かを判断し、判断結果に従って前記第２パターンの縁の位置を補正する補正処理部と、
を備える半導体設計装置。
【請求項１５】
コンピュータを半導体設計装置として機能させるためのプログラムであって、
コンピュータに、
基板に形成され、第１導電型の不純物が導入される第１パターンを示す第１パターン情報を取得する機能と、
前記基板に不純物を注入するときのマスクのパターンである第２パターンを示す第２パターン情報を取得する機能と、
前記第２パターンの縁から前記第１パターンの縁までの距離に基づいて、前記第２パターンの縁の位置を補正するか否かを判断し、判断結果に従って前記第２パターンの縁の位置を補正する機能と、
を実現させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に凸状のパターン及び拡散層を有する半導体装置の設計方法、半導体装置の製造方法、半導体設計装置、及びプログラムに関する。
【背景技術】
【０００２】
現在は半導体装置の微細化が進んでいる。このため、フォトレジスト膜を露光及び現像する工程において、フォトマスクのパターンをフォトレジスト膜にそのまま転写できなくなっている。そこで、半導体装置のパターンを設計した後、露光及び現像工程における変形を考慮してパターンを補正すること（ＯＰＣ補正）が行われている。このＯＰＣ補正は、例えば同一層においてパターンが近接している部分を抽出し、この部分に対して補正を行うものである。
【０００３】
また特許文献１には、層間絶縁膜より下に位置している基板側回路パターンから露光時の光が反射することにより層間絶縁膜上のフォトレジスト膜のパターンが変形することに対応するために、層間絶縁膜上のフォトレジスト膜のパターンを補正することが開示されている。具体的には、反射光の焦点の位置を、基板側回路パターンによる段差、層間絶縁膜の膜厚、及び基板側回路パターンとなる膜の厚さに基づいて求める。そして焦点を含む所定の領域においてフォトレジスト膜のパターンを補正する。
【０００４】
なお特許文献２には、フォトレジスト膜に開口の粗密があると開口が変形しやすいこと、及び、この変形を抑制するために、回路のパターンが形成されていない領域にもダミーの開口を形成することが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１９１５９６号公報
【特許文献２】特開２００３−１８８１１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記したように、マスクパターンを露光及び現像により形成するとき、実際に形成されるマスクパターンは設計形状からずれることが多い。そこで上記したように一般的にＯＰＣ補正が行われている。しかし本発明者が検討した結果、半導体装置の微細化が進行すると、基板又はその上の構造物（例えばゲート電極）に不純物を注入するためのマスクパターンを設計するとき、第１導電型の不純物が注入される部分からそのマスクパターンまでの距離を考慮してマスクパターンの形状を補正しないと、第２導電型の不純物が注入される領域がマスクパターンからはみ出したり、第１導電型の不純物を注入すべき領域がマスクパターンにより覆われてしまうことが判明した。
【課題を解決するための手段】
【０００７】
本発明によれば、基板に形成され、第１導電型の不純物が導入される第１パターンを示す第１パターン情報を取得する工程と、
前記基板に不純物を注入するときのマスクのパターンである第２パターンを示す第２パターン情報を取得する工程と、
前記第２パターンの縁から前記第１パターンの縁までの距離に基づいて、前記第２パターンの縁の位置を補正するか否かを判断し、判断結果に従って前記第２パターンの縁の位置を補正する工程と、
を備える半導体装置の設計方法が提供される。
【０００８】
本発明によれば、第２パターンの縁から第１パターンの縁までの距離に基づいて、第２パターンの縁の位置を補正するか否かを判断している。このため、第２導電型の不純物が注入される領域がマスクパターンからはみ出したり、第１導電型の不純物を注入すべき領域がマスクパターンにより覆われてしまうことを抑制できる。
【０００９】
本発明によれば、基板に形成され、第１導電型の不純物が導入される第１パターンを示す第１パターン情報を取得する工程と、
前記基板に不純物を注入するときのマスクのパターンである第２パターンを示す第２パターン情報を取得する工程と、
前記第２パターンの縁から前記第１パターンの縁までの距離に基づいて、前記第２パターンの縁の位置を補正するか否かを判断し、判断結果に従って前記第２パターンの縁の位置を補正する工程と、
補正後の前記第２パターンを投影するためのフォトマスクを製造する工程と、
基板に前記第１パターンを形成する工程と、
前記基板上及び前記第１パターン上にレジスト膜を形成する工程と、
前記フォトマスクを用いて前記レジスト膜を露光し、その後現像することによりレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記基板に不純物イオンを注入する工程と、
を備える半導体装置の製造方法が提供される。
【００１０】
本発明によれば、基板に形成され、第１導電型の不純物が導入される第１パターンを示す第１パターン情報を取得する第１パターン取得部と、
前記基板に不純物を注入するときのマスクのパターンである第２パターンを示す第２パターン情報を取得する第２パターン取得部と、
前記第２パターンの縁から前記第１パターンの縁までの距離に基づいて、前記第２パターンの縁の位置を補正するか否かを判断し、判断結果に従って前記第２パターンの縁の位置を補正する補正処理部と、
を備える半導体設計装置が提供される。
【００１１】
本発明によれば、基コンピュータを半導体設計装置として機能させるためのプログラムであって、
コンピュータに、
基板に形成され、第１導電型の不純物が導入される第１パターンを示す第１パターン情報を取得する機能と、
前記基板に不純物を注入するときのマスクのパターンである第２パターンを示す第２パターン情報を取得する機能と、
前記第２パターンの縁から前記第１パターンの縁までの距離に基づいて、前記第２パターンの縁の位置を補正するか否かを判断し、判断結果に従って前記第２パターンの縁の位置を補正する機能と、
を実現させるプログラムが提供される。
【発明の効果】
【００１２】
本発明によれば、第２導電型の不純物が注入される領域がマスクパターンからはみ出したり、第１導電型の不純物を注入すべき領域がマスクパターンにより覆われてしまうことを抑制できる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態に係る半導体装置の設計方法を示すフローチャートである。
【図２】第１の実施形態によって設計される半導体装置の構成を示す平面図である。
【図３】図２のＡ−Ａ´断面図である。
【図４】補正後のレジストパターンの形状を示す平面図である。
【図５】図１に示した処理を行うための半導体設計装置の機能構成を示すブロック図である。
【図６】第２の実施形態によって設計される半導体装置の構成を示す平面図である。
【図７】補正後のレジストパターンの形状を示す平面図である。
【図８】第３の実施形態に係る半導体装置の構成を示す平面図である。
【図９】第４の実施形態に係る半導体装置の設計方法を説明するための平面図である。
【図１０】図９のＡ−Ａ´断面図である。
【図１１】補正後のレジストパターンの形状を示す平面図である。
【図１２】第５の実施形態に係る半導体装置の設計方法を説明するための平面図である。
【図１３】第６の実施形態に係る半導体装置の設計方法を説明するための平面図である。
【図１４】補正後のレジストパターンの形状を示す平面図である。
【図１５】第７の実施形態に係る半導体装置の設計方法を説明するための平面図である。
【図１６】補正後のレジストパターンの形状を示す平面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１５】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の設計方法を示すフローチャートである。この半導体装置の設計方法は、以下の工程を有している。まず、第１パターンを示す第１パターン情報を取得する（ステップＳ１０）。第１パターンは、基板に形成され、第１導電型の不純物が導入される部分のパターンであり、例えば第１導電型の拡散領域及び第１導電型の不純物が注入されるべきゲート電極である。次いで、第２パターンを示す第２パターン情報を取得する（ステップＳ２０）。第２パターンは、基板に不純物を注入するときのマスクのパターンであり、本実施形態ではレジストパターン２００である。次いで、第２パターンの縁から第１パターンの縁までの距離に基づいて、第２パターンの縁の位置を補正するか否かを判断し、判断結果に従って第２パターンの縁の位置を補正する（ステップＳ４０，５０）。以下、図１〜図４を用いて詳細に説明する。
【００１６】
まず、図２の平面図及び図３のＡ−Ａ´断面図を用いて、本実施形態によって設計される半導体装置の構成について説明する。この半導体装置は、基板１００、素子分離領域１１０、拡散領域１２０，１３０、及びゲート電極１４０を備えている。基板１００は例えばシリコン基板などの半導体基板である。素子分離領域１１０は例えばＳＴＩ（Shallow Trench Isolation）構造を有しており、基板１００に形成された溝に酸化シリコン膜などの絶縁膜を埋め込んだ領域である。拡散領域１２０は第１導電型であり、トランジスタのソース及びドレインとなる領域である。ゲート電極１４０は基板１００上に形成された凸状のパターンであり、第１導電型の不純物が注入されるべき部分である。拡散領域１３０は第２導電型であり、例えばゲート電極１４０及び拡散領域１２０を有するトランジスタの基板電位を与える領域であってもよいし、第２導電型のトランジスタのソース及びドレインとなる領域であってもよい。
【００１７】
本図に示す例において、拡散領域１２０及びゲート電極１４０に第１導電型の不純物イオンを注入するとき、拡散領域１３０はレジストパターン２００で覆われている必要がある。一方、拡散領域１３０は拡散領域１２０及びゲート電極１４０と距離が近い。この場合、実際にマスクパターン２００を形成すると、第１導電型の不純物を注入すべき領域であるゲート電極１４０及び拡散領域１２０がマスクパターン２００により覆われてしまったり、第２導電型の不純物を注入すべき領域である拡散領域１３０がマスクパターン２００からはみ出したりする可能性がある。
【００１８】
例えば図２に示す例では、レジストパターン２００の外形線の一部である縁２０２からゲート電極１４０の縁１４２までの距離ｔ１は短くなる。この場合、露光用の光がゲート電極１４０の縁１４２を構成する側面で反射し、レジストパターン２００の縁２０２を構成する側面に入射することがある。レジストパターン２００がポジ型である場合、この反射光が側面に入射すると、図３に示すようにレジストパターン２００の側面に窪み２０３が形成され、レジストパターン２００が細くなってしまう。レジストパターン２００が細くなると、拡散領域１３０がマスクパターン２００からはみ出し、最悪の場合はレジストパターン２００が倒れることがある。この傾向は、レジストパターン２００の幅の設計値が例えば第２の基準より細い場合、特に顕著になる。第２の基準は、例えば露光用の光の波長よりも小さい範囲で設定される。例えば露光用の光源としてＫｒＦを用いる場合、第２の基準は例えば２４０ｎｍ、１５０ｎｍ、又は１３５ｎｍである。
【００１９】
これに対して本実施形態では、距離ｔ１が第１の基準以下である領域を抽出し、この抽出した領域においてレジストパターン２００の縁２０２の位置を補正する。具体的には、図４に示すように、レジストパターン２００が太くなる方向に縁２０２を移動させる。この処理は、例えば、レジストパターン２００の幅の設計値が例えば第２の基準より細い場合に行われてもよい。
【００２０】
またレジストパターン２００は拡散領域１３０を覆っているが、拡散領域１３０は基板１００である。基板１００は素子分離領域１１０と比較して光の反射率が高い。このため、レジストパターン２００のうち拡散領域１３０を覆っている部分は素子分離領域１１０上に位置している部分より細くなりやすい。従って、図４に示した処理は、レジストパターン２００のうち拡散領域１３０を覆っている部分に対して行われる。
【００２１】
次に、図１に示したフローを詳細に説明する。まずゲート電極１４０のパターンを示す第１パターン情報を取得する（ステップＳ１０）。次いで、レジストパターン２００のパターンを示す第２パターン情報を取得する（ステップＳ２０）。
【００２２】
次いで、レジストパターン２００に対してＯＰＣ（Optical Proximity Correction）補正を行う（ステップＳ３０）。このＯＰＣ補正は、例えばレジストパターン２００の一部を細らせる処理である。このような補正が行われる領域は、レジストパターン２００が互いに近接していることに起因して露光時にレジストパターン２００が太くなる領域（図示せず）であり、ステップＳ４０，５０が行われる領域以外のいずれかの領域である。
【００２３】
次いで、レジストパターン２００の縁２０２からゲート電極１４０の縁１４２までの距離ｔ１が第１の基準以下の領域を抽出する（ステップＳ４０）。この処理において、図２及び図３に示したレジストパターン２００の縁２０２を含む領域が抽出される。このとき、レジストパターン２００の幅が第２の基準より細い領域に対してのみ、ステップＳ４０に示した処理を行うのが好ましい。またレジストパターン２００のうち基板１００（たとえば拡散領域１３０）を覆っている領域に対してのみ、ステップＳ４０に示した処理を行うのが好ましい。すなわちレジストパターン２００のうち、幅方向で見たときにいずれの部分も基板１００を覆っていない部分に対しては、ステップＳ４０に示した処理を行わない。
【００２４】
次いで、ステップＳ４０で抽出した領域において、レジストパターン２００が太くなる方向にレジストパターン２００の縁２０２を移動させる（ステップＳ５０）。縁２０２の移動方向は、縁２０２がゲート電極１４０の縁１４２に近づく方向である。一方、レジストパターン２００とゲート電極１４０の間に確保すべき間隔である第３の基準が定められていることがある。この場合、レジストパターン２００の縁２０２からゲート電極１４０の縁１４２までの距離ｔ１が第３の基準以上となることを条件に、レジストパターン２００の縁２０２を移動させる必要がある。これにより、縁２０２を移動させた後においても、縁２０２からゲート電極１４０の縁１４２までの距離ｔ２（図４に図示）が第３の基準以上となる。
【００２５】
その後、ステップＳ５０で補正済みのパターンを有するフォトマスクを作成する。そして、実際に基板１００に素子分離領域１１０、ゲート絶縁膜（図示せず）及びゲート電極１４０を形成する。次いで、基板１００、素子分離領域１１０上、及びゲート電極１４０上にレジスト膜を形成し、上記したフォトマスクを用いてこのレジスト膜を露光する。そしてレジスト膜を現像することにより、レジストパターン２００を形成する。次いで、レジストパターン２００をマスクとして基板１００に第１導電型の不純物イオンを注入する。これにより、拡散領域１２０が形成される。
【００２６】
なおステップＳ３０の後に、レジストパターン２００のうち幅が第２の基準以下の部分について、両端部の幅を、素子分離領域１１０上に位置することを条件にして広げてもよい。このようにすると、レジストパターン２００が倒れにくくなる。この処理は、例えばステップＳ４０，Ｓ５０で行う処理と並行して行われる。
【００２７】
図５は、図１に示した処理を行うための半導体設計装置の機能構成を示すブロック図である。この半導体設計装置は、第１パターン取得部４１０、第２パターン取得部４２０、ＯＰＣ処理部４３０、及び補正処理部４４０を備えている。第１パターン取得部４１０は、図１のステップＳ１０に示した処理を行う。第２パターン取得部４２０は、図１のステップＳ２０に示した処理を行う。ＯＰＣ処理部４３０は、図１のステップＳ３０に示した処理を行う。補正処理部４４０は、図１のステップＳ４０，Ｓ５０に示した処理を行う。
【００２８】
なお、図５において、本発明の本質に関わらない部分の構成については省略している。図５に示した半導体設計装置の各構成要素は、ハードウエア単位の構成ではなく、機能単位のブロックを示している。この半導体設計装置の各構成要素は、任意のコンピュータのＣＰＵ、メモリ、メモリにロードされた本図の構成要素を実現するプログラム、そのプログラムを格納するハードディスクなどの記憶ユニット、ネットワーク接続用インタフェースを中心にハードウエアとソフトウエアの任意の組合せによって実現される。なおこのプログラムは、リムーバブルメディアを介してコンピュータにインストールされてもよい。
【００２９】
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、ゲート電極１４０が近くに位置することによりレジストパターン２００の幅が細くなると想定される場合に、レジストパターン２００の幅が太くなるようにレジストパターン２００を補正することができる。従って、レジストパターン２００の幅が所望の値より細くなることを抑制できる。これにより、例えばレジストパターン２００が倒れることを抑制できる。
【００３０】
（第２の実施形態）
図６及び図７は、第２の実施形態に係る半導体装置の設計方法を説明するための平面図であり、それぞれ第１の実施形態における図２及び図４に相当している。本実施形態では図６に示すように、複数のゲート電極１４０，１４４が互いに平行かつレジストパターン２００の縁２０２に対して交わる方向（例えば直交する方向）に設けられている。そしてゲート電極１４４は、ゲート電極１４０よりもレジストパターン２００の縁２０２の近くまで延伸している。図１のステップＳ５０に示す補正を行う前の状態において、ゲート電極１４４の縁からレジストパターン２００の縁２０２までの距離ｔ３は、レジストパターン２００とゲート電極１４０の間に確保すべき間隔である第３の基準とほぼ等しい。
【００３１】
このような場合、図５に示した半導体設計装置の補正処理部４４０は、図１のステップＳ５０に示した処理において、図７に示すように、レジストパターン２００の縁２０２のうちゲート電極１４４に対向している部分は移動せず、レジストパターン２００の縁２０２のうちゲート電極１４０に対向している部分のみ移動させ、レジストパターン２００の幅を広げる。
【００３２】
本実施形態によっても第１の実施形態と同様の効果を得ることができる。また、レジストパターン２００の縁２０２のうちゲート電極との間隔が第３の基準とほぼ等しい部分については移動させないため、ゲート電極１４４の縁からレジストパターン２００の縁２０２までの距離を、第３の基準以上に維持することができる。
【００３３】
（第３の実施形態）
図８は、第３の実施形態に係る半導体装置の構成を示す平面図である。この半導体装置は、拡散領域１２０が拡散領域１３０の近傍に位置しておらず、ゲート電極１４０がレジストパターン２００の縁２０２と平行に延伸している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。
【００３４】
このような半導体装置を設計する場合においても、第１の実施形態と同様に、図５に示した半導体設計装置を用いて図１に示した処理を行う。これにより、ゲート電極１４０が近くに位置することによりレジストパターン２００の幅が細くなると想定される場合、レジストパターン２００の幅が太くなるようにレジストパターン２００を補正することができる。
【００３５】
（第４の実施形態）
図９は、第４の実施形態に係る半導体装置の設計方法を説明するための平面図であり、図１０は図９のＡ−Ａ´断面図である。本実施形態により設計される半導体装置は第１の実施形態と同様である。そして本実施形態では、拡散領域１３０に第２導電型の不純物イオンを注入するときのレジストパターン２０１の形状に補正を加えている。
【００３６】
レジストパターン２０１は、拡散領域１２０及びゲート電極１４０を覆うと共に、開口２０４を有している。開口２０４は拡散領域１３０を露出するために設けられており、拡散領域１３０上及びその周囲上に設けられている。
【００３７】
開口２０４の幅ｗが狭く、第４の基準以下である場合、レジストパターン２０１となるレジスト膜に露光及び現像を行っても、開口２０４が形成されるべき部分が開口しない可能性がある。このような場合、開口２０４の幅ｗを広げる必要がある。しかし開口２０４の幅ｗを無条件に広げると、開口２０４によってゲート電極１４０の一部が露出してしまう可能性がある。第４の基準は、例えば露光用の光の波長よりも小さい範囲で設定される。例えば露光用の光源としてＫｒＦを用いる場合、第４の基準は例えば２４０ｎｍ、１５０ｎｍ、又は１３５ｎｍである。
【００３８】
そこで本実施形態では、開口２０４の幅ｗが第４の基準以下である場合、開口２０４の外形線のうちゲート電極１４０に対向している部分である縁２０６からゲート電極１４０までの距離ｔ４が、レジストパターン２０１の開口２０４とゲート電極１４０の間に確保すべき間隔である第５の基準以上であるか否かを判断する。そして距離ｔ４が第５の基準以上である場合、図１１に示すように、開口２０４の幅ｗが太くなる方向に縁２０６を移動させる。このとき、縁２０６を移動させた後の状態における縁２０６からゲート電極１４０の縁１４２までの距離ｔ５が第５の基準以上となるようにする。この処理は、図５に示した半導体設計装置の補正処理部４４０によって行われる。またこの処理は、図１のフローチャートにおいてステップＳ４０及びステップＳ５０の代わりに行われる。
【００３９】
本実施形態によれば、レジストパターン２００に形成されるべき開口２０４の幅が小さすぎ、露光及び現像工程において開口２０４が形成されないと想定される場合には、ゲート電極１４０に対して影響を与えない範囲で開口幅を広げることができる。なお本実施形態に示した処理は、第１の実施形態に示した処理と共に行われるのが好ましい。
【００４０】
（第５の実施形態）
図１２は、第５の実施形態に係る半導体装置の設計方法を説明するための平面図である。本実施形態によって設計される半導体装置は、第２の実施形態に示した半導体装置と同様である。そしてレジストパターン２０１の開口２０４の縁２０６の位置を補正する前の状態において、ゲート電極１４４の縁から開口２０４の縁２０６までの距離ｔ６は第４の実施形態に示した第５の基準とほぼ等しい。
【００４１】
このような場合、図５に示した半導体設計装置の補正処理部４４０は、第４の実施形態に示した補正処理において、開口２０４の縁２０６のうちゲート電極１４４に対向している部分は移動せず、縁２０６のうちゲート電極１４０に対向している部分のみ移動させ、開口２０４の幅を広げる。
【００４２】
本実施形態によっても第４の実施形態と同様の効果を得ることができる。また、レジストパターン２００の開口２０４の縁２０６のうちゲート電極との間隔が第５の基準とほぼ等しい部分については移動させないため、ゲート電極１４４の縁から開口２０４の縁２０６までの距離を、第５の基準以上に維持することができる。  
【００４３】
（第６の実施形態）
図１３及び図１４は、第６の実施形態に係る半導体装置の設計方法を説明するための平面図である。本実施形態によって設計される半導体装置では、互いに平行に延伸している３つ以上の凸状のパターン１４６のそれぞれの間に第２導電型の拡散領域１３２が形成されている。凸状のパターン１４６は、例えばダミーのゲート配線であり、第１導電型の不純物イオン及び第２導電型の不純物イオンのいずれが導入されてもよく、また不純物イオンが導入されなくてもよい。
【００４４】
第１導電型の不純物イオンを注入するときのレジストパターン２０５を通常の半導体設計ツールを用いて設計すると、図１３に示すように、レジストパターン２０５は凸状のパターン１４６に重ならないように、複数の拡散領域１３２に対して個別に設けられる。しかしこのようなパターンにおいてレジストパターン２０５の縁から凸状のパターン１４６の縁までの距離ｔ１が短い場合、第１の実施形態において図３を用いて説明した作用により、レジストパターン２０５が細くなることがある。
【００４５】
これに対して本実施形態では、凸状のパターン１４６には不純物イオンが導入されなくてもよいため、図１４に示すように、複数のレジストパターン２０５を一つにまとめる様な補正を行う。すなわち補正後のレジストパターン２０５は、複数の拡散領域１３２、及びこれらの間に位置する凸状のパターン１４６を覆っている。
【００４６】
なおこの補正処理は、図５に示した補正処理部４４０により、例えば図１のステップＳ４０，Ｓ５０の一部として行われる。またこの処理は、第１の実施形態で示した処理及び第４の実施形態で示した処理と共に行われる。
【００４７】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また互いに平行に延伸している３つ以上の凸状のパターン１４６のそれぞれの間に第２導電型の拡散領域１３２が形成されている場合においても、レジストパターン２０５が細くなることを抑制できる。
【００４８】
（第７の実施形態）
図１５及び図１６は、第７の実施形態に係る半導体装置の設計方法を説明するための平面図である。本実施形態により設計される半導体装置は第６の実施形態と同様である。そして本実施形態では、拡散領域１３２に第２導電型の不純物イオンを注入するときのレジストパターン２０７に補正を加えている。
【００４９】
第２導電型の不純物イオンを拡散領域１３２に注入するときのレジストパターン２０７を通常の半導体設計ツールを用いて設計すると、図１５に示すように、レジストパターン２０７には、開口２０８が、凸状のパターン１４６に重ならないように、複数の拡散領域１３２に対して個別に設けられる。このような場合、第４の実施形態と同様に、開口２０８の幅が狭くて第４の基準以下である場合、レジストパターン２０７となるレジスト膜に露光及び現像を行っても、開口２０８が形成されるべき部分が開口しない可能性がある。
【００５０】
これに対して本実施形態では、凸状のパターン１４６には第１導電型の不純物イオン及び第２導電型の不純物イオンのいずれが導入されてもよいため、図１６に示すように、複数の開口２０８を一つにまとめる様な補正を行う。すなわち補正後の開口２０８は、複数の拡散領域１３２とこれらの間に位置する凸状のパターン１４６を内側に含んでいる。
【００５１】
なおこの補正処理は、図５に示した補正処理部４４０により行われる。またこの処理は、第１の実施形態で示した処理、第４の実施形態で示した処理、及び第６の実施形態で示した処理と共に行われる。
【００５２】
本実施形態によっても、第４の実施形態と同様の効果を得ることができる。また互いに平行に延伸している３つ以上の凸状のパターン１４６のそれぞれの間に第２導電型の拡散領域１３２が形成されている場合においても、レジストパターン２０７に開口２０８が形成されるべき領域が開口しないことを抑制できる。
【００５３】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【符号の説明】
【００５４】
１００ 基板
１１０ 素子分離領域
１２０ 拡散領域
１３０ 拡散領域
１３２ 拡散領域
１４０ ゲート電極
１４２ 縁
１４４ ゲート電極
１４６ パターン
２００ レジストパターン
２０１ レジストパターン
２０２ 縁
２０３ 窪み
２０４ 開口
２０５ レジストパターン
２０６ 縁
２０７ レジストパターン
２０８ 開口
４１０ 第１パターン取得部
４２０ 第２パターン取得部
４３０ ＯＰＣ処理部
４４０ 補正処理部
【図１】
2011154117.tif 000003
【図２】
2011154117.tif 000004
【図３】
2011154117.tif 000005
【図４】
2011154117.tif 000006
【図５】
2011154117.tif 000007
【図６】
2011154117.tif 000008
【図７】
2011154117.tif 000009
【図８】
2011154117.tif 000010
【図９】
2011154117.tif 000011
【図１０】
2011154117.tif 000012
【図１１】
2011154117.tif 000013
【図１２】
2011154117.tif 000014
【図１３】
2011154117.tif 000015
【図１４】
2011154117.tif 000016
【図１５】
2011154117.tif 000017
【図１６】
2011154117.tif 000018