(57)【要約】【課題】LSI外部の情報を用いることなく、製品組み込み後にEMI対策が可能である半導体集積回路を提供する。【解決手段】半導体集積回路100は、機能ブロック回路130、140と、スイッチングキャパシタ部150と、を搭載している。スイッチングキャパシタ部150は、電源線110と接地線120との間に設けられたスイッチ151およびデカップリングコンデンサ152を有する。干渉を避けるべき周波数帯域を、任意の周波数ftと任意の周波数帯域幅Δftとを用いて設定する。デカップリングコンデンサ152の容量値Csは、スイッチ151のオンまたはオフが実行された場合に、外部要因との共振周波数frを周波数帯域幅Δft以上シフトさせるように設計する。【選択図】図１
2011009291.tif 000002
【特許請求の範囲】
【請求項１】
複数の機能ブロック回路と、
電源線と接地線との間に設けられたスイッチおよびデカップリングコンデンサを有するスイッチングキャパシタ部と、を搭載した半導体集積回路の設計方法であって、
任意の周波数ftと任意の周波数帯域幅Δftとを用いて干渉を避けるべき周波数帯域を設定し、
前記デカップリングコンデンサの容量値は、前記スイッチのオンまたはオフが実行された場合に、外部要因との共振周波数frを前記周波数帯域幅Δft以上シフトさせるように設計されている
ことを特徴とする半導体集積回路の設計方法。
【請求項２】
請求項1に記載の半導体集積回路の設計方法において、
前記デカップリングコンデンサの容量値Csの下限を、
干渉を避けたい帯域内の任意の周波数ftと、
前記ftから干渉を避けたい帯域の上限または下限までの幅Δftと、
半導体集積回路内の前記デカップリングコンデンサを除いた他の要素による固定容量値Cfと、に基づいて決定する
ことを特徴とする半導体集積回路の設計方法。
【請求項３】
請求項2に記載の半導体集積回路の設計方法において、
前記デカップリングコンデンサの容量値Csは、次の式によって決定する
ことを特徴とする半導体集積回路の設計方法。
2011009291.tif 000014
【請求項４】
請求項2に記載の半導体集積回路の設計方法において、
前記デカップリングコンデンサの容量値Csは、次の式によって決定する
ことを特徴とする半導体集積回路の設計方法。
2011009291.tif 000015
【請求項５】
複数の機能ブロック回路と、
電源線と接地線との間に設けられたスイッチおよびデカップリングコンデンサを有するスイッチングキャパシタ部と、を搭載した半導体集積回路であって、
前記デカップリングコンデンサの容量値Csは、
干渉を避けたい帯域内の任意の周波数ftと、
前記ftから干渉を避けたい帯域の上限または下限までの幅Δftと、
半導体集積回路内の前記デカップリングコンデンサを除いた他の要素による固定容量値Cfと、に基づいて、
前記スイッチのオンまたはオフが実行された場合に、外部要因との共振周波数frを前記周波数帯域幅Δft以上シフトさせるように設計されている
ことを特徴とする半導体集積回路。
【請求項６】
請求項5に記載の半導体集積回路において、
前記デカップリングコンデンサの容量値Csは、次の式によって表される
ことを特徴とする半導体集積回路。
2011009291.tif 000016
【請求項７】
請求項5に記載の半導体集積回路において、
前記デカップリングコンデンサの容量値Csは、次の式によって表される
ことを特徴とする半導体集積回路。
2011009291.tif 000017
【請求項８】
請求項5から請求項7のいずれかに記載の半導体集積回路を組み込んだ製品において、当該半導体集積回路と外部要因との共振周波数frが前記干渉を避けるべき周波数帯域内に生じた場合に、
前記スイッチングキャパシタ部の前記スイッチをONまたはOFFにして共振周波数frをシフトさせる
ことを特徴とする電磁干渉の対策方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計方法、半導体集積回路、電磁干渉の対策方法に関する。
【背景技術】
【０００２】
近年、LSIの高速化や無線通信システムを伴う電子機器の増加により、EMI（Electro Magnetic Interference：電磁干渉）が問題となっている。
図8では、通信機器である第1機器11と第2機器12とが通信しており、その近くに第3機器13がある場合を示している。
通信機器の例としては、PC、携帯電話機、ゲーム機などが挙げられる。
第3機器13は、PCB（printed circuit board）14にLSIチップ15および電源／GNDプレーン16を搭載している。
ここで、第3機器13のLSIチップ15が動作をする際に電流が流れると、電源／GNDプレーン16がアンテナのように機能して電磁放射が生じる場合がある。
【０００３】
図9は、LSIの動作クロック周期（T）に同期する電磁放射の出力例（近傍電磁界など）である。
LSIが起因とされる電磁放射は、主に内部の動作クロック周波数と関係があり、クロックの立ち上がり／立ち下りで発生する電源ノイズが起因となる現象であることが解明されている。ここでは、基本周波数(f=1/T)を中心に偶数次高調波が支配的に出力される現象を示している。例えば、LSI内部の支配的な動作周波数が50MHzの場合、2次高調波（100MHz）をピークに減衰していくような傾向を示す。この場合、1GHz以上の帯域では電磁放射のレベルがかなり小さくなることが予想される。
なお、実際には動作クロックの立ち上がり/立ち下りに必ず発生しない電源ノイズが支配的であるLSIの場合も考えられるので、電磁放射のパターンはこの限りではない。
ここで、LSIチップおよびLSIの外部要因により共振が生じると、図中の点線内部（共振周波数fr付近）に示されるような共振現象による不慮の電磁放射が生じてしまう。
そして、この電磁放射が第1機器11と第2機器12との通信帯域に重なってしまうと、第3機器13からの電磁放射が第1機器11と第2機器12との通信に電磁干渉を引き起こすことになる。
その結果、電磁干渉時には通信のエラーや機器の不具合といった現象が生じる恐れがある。
【０００４】
また、図10では、一つのシステム内に、通信システム17と、LSIチップ15と、電源／GNDプレーン16と、が搭載されている場合を示す図である。
通信システムとしては、Bluetooth、WiFi、その他の無線LANの通信システムが挙げられる。このような場合においても、自身の通信システムに電磁干渉を引き起こすことがある。
【０００５】
飛行機内や医療現場においては、電磁干渉（EMI）によって誘発される機器の誤動作が深刻な問題となる。そのため、電磁干渉（EMI）問題を事前に防ぐため、各国において電子機器に対するEMIの規制基準が設けられている。特に、米国、EU、日本などの先進国では、この規制基準をクリアできないと製品の出荷が禁止される。
【０００６】
上で述べた共振現象によるEMI問題への対策として、LSIを搭載するユーザー側によって、インダクタや容量成分を再設計することでの共振現象を抑制することが挙げられる。
しかし、PCBのインダクタ成分を変更することは機器設計の後戻りとなり、機器設計者の開発工数が増大する。
また、設計時に見積もられるインダクタの解析誤差は大きいことなどから、インダクタ成分によって共振周波数を微調整させるような再設計は難しい。LSI外部の容量成分についても同様である。よって、機器の製造前のできるだけ早い段階でのEMI対策を施すため、LSIユーザー（セットメーカーなど）からLSIベンダーにEMI対策の要求がなされる。
【０００７】
ところが、実際のところ、LSIを搭載した製品の製造後にLSIが起因のEMI問題が発生する場合が多い。製品の設計中にEMI問題の対策を講じようとすると、設計の後戻りなどが起きて工数やコストが増大するため、LSI起因のEMI対策を詳細に行わないで製品の製造を行ってしまうことが多いためであると考えられる。
ここで、LSIベンダー側からEMI対策を施そうとも、LSIベンダーはセットメーカー側からPCBや筐体の詳細な情報を得られない。
これらの背景から、LSIを搭載した機器の製造後であっても、簡単にEMI対策を施すことができる技術が要求されている。
【０００８】
ここで、LSIを搭載した機器の製造後における電源ノイズ対策のために、LSI内部のデカップリング容量を動的に可変とするシステムが提案されている（特許文献1、特許文献2）。
一般的に、LSI内部のデカップリング容量によってノイズを低減させることは広く知られている。
特許文献1では、LSI内部に設置した測定回路によって電源ノイズを測定し、ノイズの状況に応じて制御回路によりデカップリング容量を変動させ、ノイズを抑制するLSIシステムを提案している。
また、特許文献2では、入力信号の周波数ホッピングに合わせてスイッチにより容量値を制御することで共振周波数を変化させる増幅回路が開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開2008-85321号公報
【特許文献２】特開2005-33596号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献1にように、常時ノイズを測定し、デカップリング容量値を調整することができれば、電源回路における共振現象によって不慮のEMI問題が起きた場合に、対策を施すことができる。
しかしながら、このシステムの実現は、チップ面積や消費電力増大の問題がある。
チップ面積増大の理由として、設計時のデカップリング容量が、過大に見積もられることが挙げられる。
常時ノイズを監視し、容量値を増減させるということは、あらかじめ必要以上に大きな面積を有するデカップリング容量を確保しておくということである。よって、デカップリングの設計ターゲットが明確にならず、チップ面積増大の要因ともなってくるのである。
また、デカップリング容量の過大な搭載によりリーク電流が増加し、余分な電力消費につながることも考えられる。
また、ADコンバータなどのアナログ回路によるノイズの測定システムや、ノイズ量の判定や制御のために用いる複雑な回路群をLSIに搭載することもチップ面積増大の要因となる。
なお、アナログ回路は、コアロジック部と同様のプロセス技術での小型化が困難であることも理由の１つである。
これらアナログ回路の常時動作によって、本来のLSI機能以外の部分に電力負荷がかかることにもなる。
【００１１】
昨今では、電子機器の小型化や他機能とのシステム複合化に向け、チップ面積増大への抑制が要求されている。
また、経済産業省が推進する省エネルギー化への指針に基づき、LSIへの低消費電力化への要求も多い。よって、チップ面積や消費電力増大がLSI開発における問題点とされている。これらの問題より、なるべく小さい容量値でデカップリング容量を設計および実装でき、アナログ回路などによる周辺システムも不要であり、かつ電子機器製造後にもEMI対策を施すことができる技術の実現が望ましいのである。
【００１２】
また、特許文献2では自身の回路内に発生するノイズを低減する方法は開示されているが、外部要因との共振が生じた場合のEMI対策については開示されておらず、LSIを搭載した機器のEMI対策には全く適用できない。
【課題を解決するための手段】
【００１３】
本発明の半導体集積回路の設計方法は、
複数の機能ブロック回路と、
電源線と接地線との間に設けられたスイッチおよびデカップリングコンデンサを有するスイッチングキャパシタ部と、を搭載した半導体集積回路の設計方法であって、
任意の周波数ftと任意の周波数帯域幅Δftとを用いて干渉を避けるべき周波数帯域を設定し、
前記デカップリングコンデンサの容量値は、前記スイッチのオンまたはオフが実行された場合に、外部要因との共振周波数frを前記周波数帯域幅Δft以上シフトさせるように設計されている
ことを特徴とする。
【００１４】
本発明の半導体集積回路は、
複数の機能ブロック回路と、
電源線と接地線との間に設けられたスイッチおよびデカップリングコンデンサを有するスイッチングキャパシタ部と、を搭載した半導体集積回路であって、
前記デカップリングコンデンサの容量値Csは、
干渉を避けたい帯域内の任意の周波数ftと、
前記ftから干渉を避けたい帯域の上限または下限までの幅Δftと、
半導体集積回路内の前記デカップリングコンデンサを除いた他の要素による固定容量値Cfと、に基づいて、
前記スイッチのオンまたはオフが実行された場合に、外部要因との共振周波数frを前記周波数帯域幅Δft以上シフトさせるように設計されている
ことを特徴とする。
【００１５】
本発明の電磁干渉対策方法は、
前記半導体集積回路を組み込んだ製品において、
当該半導体集積回路と外部要因との共振周波数frが前記干渉を避けるべき周波数帯域内に生じた場合に、
前記スイッチングキャパシタ部の前記スイッチをONまたはOFFにして共振周波数frをシフトさせる
ことを特徴とする。
【発明の効果】
【００１６】
このような本発明によれば、共振周波数をシフトできるスイッチングキャパシタによるLSIシステムの実現により、電磁放射低減などのEMI対策を行うことができる。
共振周波数をシフトするスイッチングキャパシタの設計にあたっては、干渉を避けるべき周波数帯域というターゲットをあらかじめ明確に設定しておく。さらに、少なくともその周波数帯域幅の分だけ共振周波数frをシフトさせれば電磁干渉を回避できるという設計目標をおく。これにより、必要最小限の容量値を有するデカップリングコンデンサを用いてスイッチングキャパシタ部を設計することができる。
また、この際、LSI外部の情報は不要である。
そして、このような半導体集積回路を組み込んだ製品にEMI問題が生じた場合には、スイッチングキャパシタ部の前記スイッチをONまたはOFFにして共振周波数frをΔfrだけシフトさせることにより、電磁干渉問題を製品製造後に解決することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係るEMI対策を備えた半導体集積回路（LSI）の構成の一例を示す図。
【図２】スイッチングキャパシタを分散配置した場合を示す図。
【図３】EMI対策を説明するため図。
【図４】EMI対策を説明するため図。
【図５】EMI対策を説明するため図。
【図６】LSI設計からEMI対策までの流れを説明する図。
【図７】EMI対策の実施例を示す図。
【図８】背景技術として、他の通信装置に電磁干渉を生じさせる場合を示す図。
【図９】LSIの動作クロック周期（T）に同期する電磁放射の出力例を示す図。
【図１０】自身の通信システムに電磁障害を生じさせる場合を示す図。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施の形態について説明する。
（第1実施形態）
図1は、本発明に係るEMI対策を備えた半導体集積回路（LSI）の構成の一例を示す図である。
図1において、半導体集積回路（LSI）100は、電源線110と接地線120との間に、複数の機能ブロック回路130、140と、スイッチングキャパシタ部150と、を備えている。
機能ブロック回路としては、コアロジック回路130やメモリ回路140など、半導体集積回路100の機能を発揮させるための回路であり、設計要求によって適宜決定されるものである。
【００１９】
スイッチングキャパシタ部150は、スイッチ151と、デカップリングコンデンサ152と、によって構成されている。
図1では、電源線110と接地線120との間においてスイッチ151とデカップリングコンデンサ152とが直列に接続されている。
【００２０】
ここで、スイッチングキャパシタ部150は、スイッチ151とデカップリングコンデンサ152とで構成されるシンプルな構造であればよい。スイッチ151とデカップリングコンデンサ152とを直列に接続するのみならず、並列に接続してもよい。
【００２１】
また、図1では、スイッチングキャパシタ部150が一つのスイッチと一つのデカップリング容量とで構成される場合を例示したが、スイッチングキャパシタ部の配置位置や数は限定されるものではない。
例えば、相対的に大きいインダクタ成分を持つPKG（パッケージ部）の近くにデカップリング容量を設置した方が望ましいため、電源パッドなどの端子に近い位置にスイッチングキャパシタ部を設けることが望ましいが、特にこれに限定されるものではない。
【００２２】
また、スイッチングキャパシタを分散配置し、例えば、図2に示すように、二つに分けてもよい。すなわち、図2では、電源端子の近くに第1スイッチングキャパシタ160を設け、メモリ回路140とコアロジック回路130との間に第2スイッチングキャパシタ170を設けている。
これにより、LSI内の隙間を有効利用することができる。
なお、この場合、第1スイッチングキャパシタ160のコンデンサ162と、第2スイッチングキャパシタ170のコンデンサ172と、の合成容量をデカップリングコンデンサの容量とする。
【００２３】
また、スイッチ151のコントロール端子の構造や配置についても特に制限されるものではない。
コントロール端子がLSI外部に引き出されて、外部の制御回路によってコントロールされるようになっていてもよく、あるいは、コントロール端子を制御する回路がLSI内部に設けられていてもよい。
また、スイッチ151は、通常ONでEMI対策時にOFFにするようにしてもよく、逆に、通常OFFでEMI対策時にONにするようにしてもよく、これらはLSIの設計仕様に応じて適宜選択されるものである。
【００２４】
次に、EMI対策として、デカップリングコンデンサの容量値Csの設計方法について説明する。
図3、図4、図5は、EMI対策を説明するための図である。
図3は、無線通信の使用帯域を示す図である。
無線通信では、各種の規格により、使用される通信帯域が一般的に決められている。そこで、通信によく使用されるチャンネルの周波数帯域を「干渉を避けたい帯域」（図3中の符号200）として設定する。
このとき、干渉を避けたい帯域200は、周波数ftを中心とし、帯域幅Δftをもつものとして設定する。
なお、周波数の中心ftおよび帯域幅Δftは、通信装置の規格等に基づいて任意に決定すればよい。
【００２５】
図4は、LSI 100とPCB等の外部要因との共振周波数frが干渉を避けたい帯域200に重なった状態を示す図である。
LSI 100に電流が流れた際に周囲のPCBとの共振によって電磁放射が生じ、その電磁放射の共振周波数をfrとする。
図4のように電磁放射の共振周波数frが干渉を避けたい帯域「ft±Δft」に重なると、通信に影響を与えてしまう。
【００２６】
そこで、図5に示すように、スイッチングキャパシタ150のスイッチ151をON／OFFさせて、デカップリングコンデンサ152により共振周波数frをシフトさせる。
このとき、共振周波数frのシフト量Δfrが適切な大きさであって、共振周波数が干渉を避けたい帯域200の外に出るようにすれば、EMI対策を実現できる。
【００２７】
そこで、このような共振周波数frのシフト量Δfrを実現するためのデカップリングコンデンサの容量値Csを決定する方法について説明する。
【００２８】
（デカップリングコンデンサの容量値Csの決定方法）
デカップリングコンデンサの容量値Csを決定する方法について説明する。
デカップリングコンデンサを除いたLSIチップ100内のその他の要素による固定容量値をCfとする。
また、LSIチップ100の外部のインダクタをLとする。
このとき、共振周波数frは次の（式1）で表わされる。
【００２９】
2011009291.tif 000003
【００３０】
なお、インダクタ成分はLSI 100内部にも存在するが、外部のインダクタに対して相対的に小さく共振周波数への影響は小さいとし、（式1）には組み込んでいない。
【００３１】
そして、スイッチングキャパシタ150を用いた共振周波数frのシフトΔfrは次の（式2）で表わされる。
【００３２】
2011009291.tif 000004
【００３３】
上記（式2）を変形することにより、以下のように、外部のインダクタLを消去することができる。
【００３４】
2011009291.tif 000005
【００３５】
さらに式変形すると、次のようになる。
【００３６】
2011009291.tif 000006
【００３７】
2011009291.tif 000007
【００３８】
2011009291.tif 000008
【００３９】
ここで、共振周波数frと使用帯域の中心周波数ftとの関係を次の式のように仮定する。
【００４０】
2011009291.tif 000009
【００４１】
さらに、図5にて説明したように、共振周波数frを使用帯域の外にシフトさせるため、次の式が成立することが必要である。
【００４２】
2011009291.tif 000010
【００４３】
なお、（式7）では、デカップリングコンデンサ152の容量Csの最小値を見積もるために共振周波数frが使用帯域の中心周波数ftに近い場合を仮定している。
実際のEMI対策において共振周波数frと使用帯域の中心周波数ftとが等しい場合に限定しているわけではない。
【００４４】
上記（式6）、（式7）より、デカップリングコンデンサ152の容量Csは、使用帯域の中心周波数ft、使用帯域の帯域幅Δft、LSIの固定容量値Cf、を用いて次のように見積もることができる。
【００４５】
2011009291.tif 000011
【００４６】
2011009291.tif 000012
【００４７】
（式10）により、デカップリングコンデンサ152の容量Csは、使用帯域の中心周波数ft、使用帯域の帯域幅Δft、LSI 100の固定容量値Cf、を用いて求められ、外部要因である例えばPCBやPKGなどについての情報は必要ない。
そして、（式9）によって決定した容量値Csを有するデカップリングコンデンサ152をLSI 100に組み込むことにより、製品製造後にLSI起因のEMI対策を行って干渉を避けたい帯域への電磁干渉を回避することができる。
【００４８】
デカップリングコンデンサの容量値として最小値を用いる場合には、（式9）において等号が成立する場合をとればよい。
【００４９】
2011009291.tif 000013
【００５０】
また、周波数のシフト量Δfrにマージンを持たせた設計とする場合には、（式10）で求められる容量値Csに対して10％ないし20％増の容量値を採用すればよい。
これにより、不要に大きなデカップリングコンデンサを用いなくてよいので、LSIの小型化に影響しないようにできる。
【００５１】
次に、図6のフローチャートを参照してLSI設計からEMI対策までの流れを説明する。
まず、求められる仕様を満たすLSIの設計を行う（ST100）。すなわち、必要なコアロジック回路130やメモリ回路140などの配置等を決定していく。
次に、干渉を避けるべき周波数帯域200の情報を把握する（ST110）。
通信規格等を参照して通信に使用される周波数帯域の中心ftおよび帯域幅Δftを把握し、図3にて説明したように干渉を避けるべき周波数帯域を決定する。
【００５２】
次に、デカップリングコンデンサの容量値Csを決定する（ST120）。すなわち、使用帯域の中心周波数ft、使用帯域の帯域幅Δft、LSI 100の固定容量値Cf、を用いて上記（式9）により、デカップリングコンデンサ152の容量値Csを決定する。そして、求めた容量値Csを有するデカップリングコンデンサ152とそのスイッチ151とをLSI 100に搭載するように設計する（ST130）。
【００５３】
このように設計したLSI 100を製造し（ST140）、出荷する。すると、これをLSIユーザーが他の部品と組み合わせて製品を製造する（ST150）。
【００５４】
ここで、LSI起因の電磁干渉が生じた場合には（ST160：YES）、EMI対策を実行する。すなわち、スイッチ151のコントロール端子に制御信号を与えて、スイッチングキャパシタ150をONまたはOFFに切り替える（ST170）。
これにより、共振周波数frをシフトさせて通信使用帯域への電磁干渉を回避させることができる。
【００５５】
（実施例1）
次に、具体的な数値例を適用した実施例1を説明する。
本実施例1では、2.4GHz帯を使用するシステムであって、26MHzの帯域幅（2.471GHzから2.497GHz）を利用する無線LAN規格の通信システムを例にする。
ここで、使用周波数（帯域内の任意の周波数値）ftを2.48GHzと設定する。
これらの周波数に関する情報により、（式8)から、Cs/Cf≒0.021となる。
この比率は、デカップリングコンデンサを除いたLSIチップ内の要素が有する固定容量成分（Cf）に対し、最低限その2％程度の容量値をデカップリングコンデンサの容量値（Cs）として設計しておけばよいことを示している。
【００５６】
具体的に、論理設計やレイアウト設計済みのLSIチップ内部の固定容量値Cfが10nFであったとする。
なお、このLSIチップ内部の固定容量値Cfについては、トランジスタの静止容量、配線間容量やウェル容量などから見積もる既存の技術があり、LSI設計段階において、ある程度の予想ができる。すると、本実施例1では、必要とされるデカップリングコンデンサの容量値Csは0.21nFと決まる。
この容量値Cs=0.21Fを最小値として、スイッチングキャパシタ150をLSI内部に搭載すればよい。
【００５７】
図7は、LSI起因の共振現象によって通信帯域への干渉が起きた場合の対策実施例を示している。
LSI 100を搭載した機器において、共振現象が2.49GHz近辺(想定した使用周波数ft近辺の値の例)で起こった場合、スイッチングキャパシタ150をOFFにする。すなわち、LSI内部の容量値を10.21nFから10nFに変化させることで、共振周波数frを2.51GHzにシフトさせる。
結果として、電磁放射のピークを帯域外に移動させることができる。
ただし、逆に低周波側にシフトさせるといった事象も考えられるため、スイッチングキャパシタの動作パターンはこの限りではない。
【００５８】
なお、上記実施例1は、デカップリングコンデンサの容量値Csを最小限に見積もった実施例であり、周波数のシフト量にマージンを持たせた設計（デカップリング容量Csを3%（0.3nF）に設計するなど）にしておくと、より安全なEMI対策を施すことができる。
【００５９】
以上説明したように、本実施形態によれば、製品製造後においてもLSIとその外部要因による共振現象から起こる不慮のEMI問題を回避することができる。そして、デカップリングコンデンサの容量値Csの設計にあたっては、LSI外部の設計情報（PCBや筐体に関する情報）は不要である。
また、ノイズの測定や容量を調整するといった複雑な回路を搭載する必要が無い。これらによって、チップ面積やLSIの消費電力の増大を防ぐことができる。
【００６０】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
上記説明では、干渉を避けたい帯域200として、周波数ftを中心とし帯域幅Δftをもつものとして設定したが、ftおよびΔftの取り方は干渉を避けたい帯域を特定できる範囲において適宜変更できる。
例えば、共振周波数を常に高周波の方向にシフトさせることを前提とすれば、ftとしては干渉を避けたい帯域内で任意の低い周波数を選択し、Δftとしては前記ftから高周波側の帯域外に出るように幅を設定すればよい。
【００６１】
また、上記の設計方法によるデカップリングコンデンサの容量値Csを決定することや、そのデカップリングコンデンサを有するスイッチングキャパシタ部をLSI内に組み込む設計は、コンピュータによって自動的に実行させてもよい。
この場合、干渉を避けるべき周波数帯域の情報（ft、Δft）の入力を受け付けて、（式9）によりデカップリングコンデンサの容量値Csを算出したうえで、スイッチングキャパシタ部をLSI内に搭載するように設計するプログラムを既知のLSI設計プログラムに付加すればよい。
【符号の説明】
【００６２】
11…第1機器、12…第2機器、13…第3機器、15…LSIチップ、16…電源／GNDプレーン、17…通信システム、100…半導体集積回路（LSI）、110…電源線、120…接地線、130…コアロジック回路、140…メモリ回路、150…スイッチングキャパシタ、151…スイッチ、152…デカップリングコンデンサ、160、170…スイッチングキャパシタ。
【図１】
2011009291.tif 000018
【図２】
2011009291.tif 000019
【図３】
2011009291.tif 000020
【図４】
2011009291.tif 000021
【図５】
2011009291.tif 000022
【図６】
2011009291.tif 000023
【図７】
2011009291.tif 000024
【図８】
2011009291.tif 000025
【図９】
2011009291.tif 000026
【図１０】
2011009291.tif 000027