(57)【要約】【課題】新規なオペアンプの回路を示す。【解決手段】オペアンプの、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間に位相補償容量Ｃｃ２を、つないだことを特徴とするオペアンプ回路を示す。容量値、抵抗値はいずれも使用プロセスにおける、チップ面積の極端な増大につながらない範囲内の値で設定できる。また設計後に事後的に容量、容量と抵抗を追加でき、チップ外部に接続することも出来る。【選択図】図３
2011009800.tif 000002
【特許請求の範囲】
【請求項１】
オペアンプの、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間にＣｃ２を、つないだことを特徴とするオペアンプ。
【請求項２】
オペアンプの、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間にＣｃ２を、つなぐことを特徴とするオペアンプの位相補償方法。
【請求項３】
オペアンプの位相補償端子Ａ（負の入力端子と同じノード）、位相補償端子Ｂ（正の入力端子と同じノード）、位相補償端子Ｃ（出力端子と同じノード）を設け、ＡとＣの間に直列にＲｃ１とＲｃ２を、Ｒｃ２とＲｃ１の間のノードとＢの間にＣｃ１を、Ｂとグラウンドの間にＣｃ２をつないだことを特徴とする、外付けのオペアンプ位相補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】本発明はオペアンプに関し、位相補償回路を接続することで、広帯域で安定動作できるようにすることを目的とする。
【背景技術】
【０００２】オペアンプのＤＣゲインやユニティゲイン周波数、位相余裕などの各指標はトレードオフの関係にある。半導体集積回路のチップ面積や消費電流を考慮したうえで、ゲインや周波数帯域を広げたい場合は、どうしても位相余裕が悪化し、安定動作の面で不安が出る。つまり最悪の場合、発振する危険が出る。【０００３】そこで位相補償を行い、位相余裕を改善する方法が取られる。一般的には２段オペアンプの場合は、１段目の出力と２段目の入力の間に、容量、容量と抵抗を接続する方法が取られる。【０００４】また、出力端子とグラウンド間に、容量または容量と抵抗を接続する方法もある。【０００５】特許文献１や非特許文献１には、２段オペアンプの位相補償回路が開示されているが、１段オペアンプについてはもともと高安定なため、あまり位相補償回路が提案されていない。しかし広帯域での動作を考えた場合、１段オペアンプの性能を出し切って、位相補償したほうが望ましい場合もある。
【特許文献１】特開２００９−５５５４７号公報
【非特許文献１】谷口研二著  ＣＭＯＳアナログ回路入門  ＣＱ出版社  ｐ１８６〜ｐ１８９
【発明の開示】
【発明が解決しようとする課題】
【０００６】１段オペアンプの場合は、１段目の出力と、２段目の入力の間に位相補償をする方法は論理的に採用できない。また出力端子とグラウンド間に位相補償する方法もまだ一般的な設計方法として、確立されていない。【０００７】また多段オペアンプでも、一般的に、回路の外部に容量または容量と抵抗を電源ラインに接続して、ノイズ対策や位相補償を行っている。
【課題を解決するための手段】
【０００８】そこで、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間に位相補償容量Ｃｃ２をつなぐ位相補償回路を提案する。
【発明の効果】
【０００９】オペアンプに新規な位相補償回路をつなげることで、今までにない広帯域のオペアンプを実現できる。【００１０】また、オペアンプ外部に位相補償端子を設けることで、オペアンプの使用状況に応じて、位相補償することもできる。
【発明を実施するための最良の形態】
【００１１】本発明は特許請求の範囲により定義され、実施例に限定されるものではない。したがって、オペアンプの回路の外部であろうと内部であろうと、同様に位相補償でき、また既存の回路に事後的に位相補償を施すことも出来る。さらにあらゆる種類のオペアンプに適用可能である。
【実施例１】
【００１２】ＣＭＯＳプロセスでのシンメトリカルオペアンプを例に、この回路構成の効果を以下に示す。図１の回路で、電源電圧を１．８Ｖ、負荷容量を１０ｐＦとして解析したときの結果を示す。ＡＣ解析の結果、ＤＣゲイン４０．７ｄＢ、位相余裕５．５度、ＧＢＷ６４６ＭＨｚである。そのときの波形を図２に示す。したがってもうちょっと位相余裕が欲しいと考える。【００１３】そこで、図３のように、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間に位相補償容量Ｃｃ２をつなぐ。これはＲｃ１、Ｒｃ２、Ｃｃ１、Ｃｃ２がローパスフィルタの受動素子としてはたらくことで、位相補償できるように構成している。【００１４】この回路のＡＣ解析の結果、ＤＣゲイン４０．０ｄＢ、位相余裕４５．３度、ＧＢＷ５００．９ＭＨｚである。そのときの波形を図４に示す。
【実施例２】
【００１５】図１と同じ回路構成で、位相補償回路をオペアンプの外部に接続した回路を図５に示す。【００１６】提案する回路でＤＣ解析を行なってみると、同相入力電圧範囲が０．２〜１．１５Ｖで、消費電流が５．４ｍＡとなる。そのときの波形を図６に示す。【００１７】パルスを与えて、ＴＲＡＮＳＩＥＮＴ解析を行なってみると、立ち上がりスルーレートは９１．６Ｖ／ｕＳ、立下りスルーレートは１００Ｖ／ｕＳとなり、きれいな波形を示している。そのときの波形を図７に示す。
【産業上の利用可能性】
【００１８】Ｃｃ１とＣｃ２は同じ容量値で、製造プロセスや回路構成にもよるが、数ピコファラドでそれほどの半導体集積回路のチップ面積の増大や、寄生容量の増大にもつながらない。また、Ｒｃ１とＲｃ２の比で、回路の利得が変わってくるが、こちらも製造上実現可能な値となる。したがって効果的な回路構成だといえる
【図面の簡単な説明】
【００１９】
【図１】本発明の前提となる、位相補償の無い回路図。
【図２】図１の回路のＡＣ解析結果の波形。
【図３】本発明の第１の実施の形態にかかる回路図。
【図４】図３の回路のＡＣ解析結果の波形。
【図５】本発明の第２の実施の形態にかかる回路図。
【図６】図１の回路のＤＣ解析結果の波形。
【図７】図１の回路のＴＲＡＮＳＩＥＮＴ解析結果の波形。
【符号の説明】Ｃｃ１・・・位相補償容量１
Ｃｃ２・・・位相補償容量２
Ｒｃ１・・・位相補償抵抗１
Ｒｃ２・・・位相補償抵抗２
Ｖｉｎｎ・・・負の入力端子
Ｖｉｎｐ・・・正の入力端子
Ｖｏｕｔ・・・出力端子
Ａ・・・位相補償端子
Ｂ・・・位相補償端子
Ｃ・・・位相補償端子
【図１】
2011009800.tif 000003
【図２】
2011009800.tif 000004
【図３】
2011009800.tif 000005
【図４】
2011009800.tif 000006
【図５】
2011009800.tif 000007
【図６】
2011009800.tif 000008
【図７】
2011009800.tif 000009
【手続補正書】
【提出日】平成21年11月17日(2009.11.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１段オペアンプの、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間にＣｃ２を、つないだことを特徴とするオペアンプ
【請求項２】
１段オペアンプの、負の入力端子と出力端子の間に、直列にＲｃ１とＲｃ２を、Ｒｃ１とＲｃ２の間のノードと正の入力端子の間にＣｃ１を、正の入力端子とグラウンド端子の間にＣｃ２を、つなぐことを特徴とするオペアンプの位相補償方法。
【請求項３】
１段オペアンプの位相補償端子Ａ（負の入力端子と同じノード）、位相補償端子Ｂ（正の入力端子と同じノード）、位相補償端子Ｃ（出力端子と同じノード）を設け、ＡとＣの間に直列にＲｃ１とＲｃ２を、Ｒｃ２とＲｃ１の間のノードとＢの間にＣｃ１を、Ｂとグラウンドの間にＣｃ２をつないだことを特徴とする、外付けのオペアンプ位相補償回路。