(57)【要約】【課題】ＰＬＣに接続されている複数段のモジュールに対しその動作不良のモジュールを特定し自動検出可能とすることである。【解決手段】ＰＬＣ５０から初段のＰＬＣモジュール５１ａにモジュール検出信号を入力する。次いで、初段ＰＬＣモジュール５１ａを含め各段のＰＬＣモジュール５１ｂ−５１ｄは、前段側からモジュール接続状態を検出するためのモジュール検出信号を入力すると、この入力に応答して前段側に当該ＰＬＣモジュールの接続情報を含むモジュール接続信号を返信する一方、後段側にモジュール検出信号を伝送する。次いで、各段ＰＬＣモジュールは後段側から返信されるモジュール接続信号を前段側に戻す。そして最後に、ＰＬＣは、戻されてくる各段のモジュール接続信号により各段のＰＬＣモジュールの接続状況を認識し、認識したＰＬＣモジュールにリクエスト信号を送信し、この送信したリクエスト信号に応答してアクノリッジ信号を返信しないＰＬＣモジュールを不良モジュールであると検出する。【選択図】図１
2011009998.tif 000002
【特許請求の範囲】
【請求項１】
ＰＬＣに複数段のＰＬＣモジュールをシリアル接続すると共に、ＰＬＣからは各段のＰＬＣモジュールにリクエスト信号を送信し、各段のＰＬＣモジュールはこのリクエスト信号に応答してＰＬＣにアクノリッジ信号を返信し、ＰＬＣはこのアクノリッジ信号の受信によりデータをＰＬＣモジュールとの間のバス上に伝送する信号伝送系内においてＰＬＣモジュールの不良を検出する方式であって、
ＰＬＣから初段のＰＬＣモジュールにモジュール検出信号を入力する第１ステップと、
初段ＰＬＣモジュールを含め各段のＰＬＣモジュールは、前段側（初段ＰＬＣモジュールにおける前段側はＰＬＣ）からモジュール接続状態を検出するためのモジュール検出信号を入力すると、この入力に応答して前段側に当該ＰＬＣモジュールの接続情報を含むモジュール接続信号を返信する一方、後段側にモジュール検出信号を伝送する第２ステップと、
各段ＰＬＣモジュールは後段側から返信されるモジュール接続信号を前段側に戻す第３ステップと、
ＰＬＣは、戻されてくる各段のモジュール検出信号により各段のＰＬＣモジュールの接続状況を認識し、認識したＰＬＣモジュールにリクエスト信号を送信し、この送信したリクエスト信号に応答してアクノリッジ信号を返信しないＰＬＣモジュールを不良モジュールであると検出する第４ステップと、
を含むことを特徴とするＰＬＣモジュール不良検出方式。
【請求項２】
ＰＬＣは、初段のモジュールにモジュール検出信号として所定レベルの信号を送信すると共に、この送信に同期して各段のユニットにこの信号の送信タイミングをラッチさせ、
各段のモジュールは、入力される信号のレベルを変化させて次段のモジュールに伝送させることで、各段のモジュールに、入力される信号のレベルと、上記送信タイミングとから、上記シリアル接続内での自身接続位置を示すＩＤを各段のモジュールに自動割付すると共に、この自動割付したＩＤを含む接続情報を上記モジュール検出信号として前段側に戻す、ことを特徴とする請求項１に記載の方式。
【請求項３】
上記入力される信号のレベルの変化は、レベルが反転する変化である、ことを特徴とする請求項２に記載の方式。
【請求項４】
上記バスを、アドレス信号を２ｍ（ｍは正の整数）ビット構成、データ信号を２ｎ（ｎは正の整数）ビット構成、ｋを２ｍと２ｎの共通約数としたとき、バス幅構成ｋビットのマルチプレックスバスで構成する、ことを特徴とする請求項１ないし３のいずれかに記載の方式。
【請求項５】
上記マルチプレックスバス内において、上記アドレス信号をそのパラレル伝送ビット数をｋビットとして（２ｍ／ｋ）バスサイクルに時分割してシリアル伝送し、上記データ信号をそのパラレル伝送ビット数をｋとして（２ｎ／ｋ）バスサイクルに時分割してシリアル伝送することで、全体では１バスサイクル分のアドレス信号とデータ信号とをマルチプレックスバス上では（２ｍ／ｋ）＋（２ｎ／ｋ）のバスサイクルに時分割して伝送する、ことを特徴とする請求項４に記載の方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラマブルコントローラ（プログラマブルロジックコントローラとも称され、以下ＰＬＣと称する）にシリアル接続された複数のモジュールにおいて、不良モジュールを自動検出する方式に関するものである。
【背景技術】
【０００２】
ＰＬＣはラダープログラムを実行して各種産業機械を制御するものであり、産業分野で広範囲に使用されている。
【０００３】
図５にこうしたＰＬＣを用いた制御システムの一つの構築例を示す。
【０００４】
この制御システムにおいては、ＰＬＣ５０に対してＩ／Ｏモジュール、通信モジュール等の各種のＰＬＣモジュール５１ａ−５１ｄがシリアルに接続されている。これらＰＬＣモジュール５１ａ−５１ｄは増設に応じて、シリアルに接続されていく。ＰＬＣ５０と各段のモジュール５１ａ−５１ｄはリクエスト信号線５２ａ−５２ｄ、アクノリッジ信号線５３ａ−５３ｄ、データバス５４ａ−５４ｄで接続されている。ＰＬＣモジュール５１ａ−５１ｄがＩ／Ｏモジュールである場合、それらにはセンサ等の入力デバイスやアクチュエータ等の出力デバイスが接続され、これらデバイスに制御機械が接続されている。ＰＬＣモジュール５１ａ−５１ｄが通信モジュールである場合、図示略のＰＬＣが有線あるいは無線で接続される。
【０００５】
以上の制御システムにおいて、各段のＰＬＣモジュール５１ａ−５１ｄは、ＰＬＣ５０からのリクエスト信号線５２ａ−５２ｄを介して伝送されるリクエスト信号ＲＥＱに対して、アクノリッジ信号線５３ａ−５３ｄを介してアクノリッジ信号ＡＣＫを返信する。ＰＬＣ５０はこのアクノリッジ信号ＡＣＫを受信すると、データバス５４ａ−５４ｄを介して、ＰＬＣモジュール５１ａ−５１ｄとの間でアドレスやデータ等の送受信を行う。例えばＰＬＣモジュール５１ａ−５１ｄがＩ／Ｏモジュールである場合、ＰＬＣ５０から各Ｉ／Ｏモジュールにラダープログラム実行のコマンドのデータが送信されると、Ｉ／Ｏモジュールはこれに応答してコマンドを実行するために、センサなどの入力デバイスからのデータをＰＬＣ５０に送信したり、ＰＬＣ５０からの制御指令に応答してアクチュエータなどの出力デバイスを制御したりする。
【０００６】
こうした   場合、ＰＬＣ５０とＰＬＣモジュール５１ａ−５１ｄとの間でのデータ送受信には、各段のＰＬＣモジュール５１ａ−５１ｄを識別する必要があり、その識別のため各段のＰＬＣモジュール５１ａ−５１ｄにはＩＤが付されている。ＰＬＣ５０から各段ごとのＰＬＣモジュール５１ａ−５１ｄそれぞれに対応したＩＤを付けてリクエスト信号を送信することで、目的とするＰＬＣモジュール５１ａ−５１ｄにリクエスト信号ＲＥＱを送信する一方、ＰＬＣモジュール５１ａ−５１ｄからＰＬＣ５０にはＩＤを付けてアクノリッジ信号ＡＣＫを送信することでＰＬＣ５０からはどのＰＬＣモジュール５１ａ−５１ｄからのアクノリッジ信号ＡＣＫかを識別できるようにしている。
【０００７】
図５で、ＰＬＣ５０から初段のＰＬＣモジュール５１ａへのリクエスト信号ＲＥＱに対してＩＤ１、次の段のＰＬＣモジュール５１ｂへのリクエスト信号ＲＥＱに対してＩＤ２、その次の段のＰＬＣモジュール５１ｃへのリクエスト信号ＲＥＱに対してＩＤ３、…というようにＩＤを付けてリクエスト信号を送信する。そうすると、初段のモジュール５１ａからはアクノリッジ信号ＡＣＫにＩＤ１が付されて、その次の段のモジュール５１ｂからはアクノリッジ信号ＡＣＫにＩＤ２が付されて、さらにその次の段のモジュール５１ｃからはアクノリッジ信号ＡＣＫにＩＤ３が付されて、…というようにしてＰＬＣにアクノリッジ信号ＡＣＫが返信される。そしてＰＬＣ５０は、ＰＬＣモジュール側からアクノリッジ信号ＡＣＫが返されてこない場合では、そのＰＬＣモジュールは不良であると判定していた。
【０００８】
しかしながら、以上の制御システムでは、ＰＬＣモジュールが接続されていないからアクノリッジ信号ＡＣＫが返されてこないのか、動作不良のためアクノリッジ信号ＡＣＫが返されてこないのかを区別することはできない。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−０２４６７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明により解決すべき課題は、ＰＬＣに接続されている複数段のモジュールのうち、動作不良のモジュールを特定し自動的に検出できるようにすることである。
【課題を解決するための手段】
【００１１】
本発明によるプログラマブルコントローラにおける不良モジュールの自動検出方式は、ＰＬＣに複数段のＰＬＣモジュールをシリアル接続すると共に、ＰＬＣからは各段のＰＬＣモジュールにリクエスト信号を送信し、各段のＰＬＣモジュールはこのリクエスト信号に応答してＰＬＣにアクノリッジ信号を返信し、ＰＬＣはこのアクノリッジ信号の受信によりデータをＰＬＣモジュールとの間のバス上に伝送する信号伝送系内においてＰＬＣモジュールの不良を検出する方式であって、
ＰＬＣから初段のＰＬＣモジュールにモジュール検出信号を入力する第１ステップと、
初段ＰＬＣモジュールを含め各段のＰＬＣモジュールは、前段側（初段ＰＬＣモジュールにおける前段側はＰＬＣ）からモジュール接続状態を検出するためのモジュール検出信号を入力すると、この入力に応答して前段側に当該ＰＬＣモジュールの接続情報を含むモジュール接続信号を返信する一方、後段側にモジュール検出信号を伝送する第２ステップと、
各段ＰＬＣモジュールは後段側から返信されるモジュール検出信号を前段側に戻す第３ステップと、
ＰＬＣは、戻されてくる各段のモジュール検出信号により各段のＰＬＣモジュールの接続状況を認識し、認識したＰＬＣモジュールにリクエスト信号を送信し、この送信したリクエスト信号に応答してアクノリッジ信号を返信しないＰＬＣモジュールを不良モジュールであると検出する第４ステップと、
を含むことを特徴とする。
【００１２】
本発明では、ＰＬＣは信号伝送系内で接続されている複数段のＰＬＣモジュールの接続状況を認識しているので、ＰＬＣモジュールにリクエスト信号を送信し、この送信したリクエスト信号に応答してアクノリッジ信号を返信しないＰＬＣモジュールを不良モジュールであると検出する場合、その検出したＰＬＣモジュールは信号伝送系内に接続されていて、何等かの原因で不良となってアクノリッジ信号を返信できないモジュールであると判断することができる。
【００１３】
本発明において、好ましい態様は、ＰＬＣは、初段のモジュールにモジュール検出信号として所定レベルの信号を送信すると共に、この送信に同期して各段のモジュールにこの信号の送信タイミングをラッチさせ、各段のモジュールは、入力される信号のレベルを変化させて次段のモジュールに伝送させることで、各段のモジュールに、入力される信号のレベルと、上記送信タイミングとから、上記シリアル接続内での自身接続位置を示すＩＤを各段のモジュールに自動割付すると共に、この自動割付したＩＤを含む接続情報を上記モジュール検出信号として前段側に戻す、ことである。
【００１４】
この態様では、ユーザ−はディップスイッチなどで各段のＰＬＣモジュールにわざわざＩＤ設定をして割り付ける必要がなくなり、信号伝送系内でのＰＬＣモジュールの増設作業が極めて効率化する。
【００１５】
この態様において、より好ましくは、上記入力される信号のレベルの変化は、レベルが反転する変化とすることである。
【００１６】
本発明において、別の好ましい態様は、上記バスを、アドレス信号を２ｍ（ｍは正の整数）ビット構成、データ信号を２ｎ（ｎは正の整数）ビット構成、ｋを２ｍと２ｎの共通約数としたとき、バス幅構成ｋビットのマルチプレックスバスで構成する、ことである。
【００１７】
特に、上記マルチプレックスバス内において、上記アドレス信号をそのパラレル伝送ビット数をｋビットとして（２ｍ／ｋ）バスサイクルに時分割してシリアル伝送し、上記データ信号をそのパラレル伝送ビット数をｋとして（２ｎ／ｋ）バスサイクルに時分割してシリアル伝送することで、全体では１バスサイクル分のアドレス信号とデータ信号とをマルチプレックスバス上では（２ｍ／ｋ）＋（２ｎ／ｋ）のバスサイクルに時分割して伝送する、ことが好ましい。
【００１８】
こうした場合、マルチプレックスバスのバス幅がデータ信号とアドレス信号それぞれのビット数の共通約数のビット構成であるので、マルチプレックスバスのバス幅のビット数が極めて小さく済むようになり、従来のようなマルチプレックスバスのバス幅よりもビット数、すなわち、伝送線数が大幅に少なくて済む。その結果、マルチプレックスバスの構成伝送線それぞれの同長配線性が従来よりも高まり、マルチプレックスバス接続距離が伸長したり、またバスクロックが高速化しても、そのことによる動作上への影響も軽減されるようになり、信頼性の高いバスシステムを構築することができる。
【発明の効果】
【００１９】
本発明によれば、ＰＬＣに接続されている複数段のモジュールのうち、動作不良のモジュールを特定し自動的に検出することができる。
【図面の簡単な説明】
【００２０】
【図１】図１は本発明の実施の形態にかかる、ＰＬＣを用いた信号伝送系の概略構成を示す図である。
【図２】図２はアドレス信号とデータ信号との時分割による各サイクルを示す図である。
【図３】図３は図２のアドレス信号とデータ信号との信号伝送系内での伝送のタイミングを示す図である。
【図４】図４は（ａ）に信号伝送系内でのＰＬＣモジュール識別に用いる信号（識別用信号）、（ｂ）にその識別信号のラッチタイミング、（ｃ）に識別用信号のレベル反転状態を示す図である。
【図５】図５は従来例にかかる、ＰＬＣを用いた信号伝送系の概略構成を示す図である。
【発明を実施するための形態】
【００２１】
以下、添付した図面を参照して、本発明の実施の形態に係るプログラマブルコントローラにおける不良モジュールの自動検出方式を説明する。
【００２２】
まず図１を参照して、５０はＰＬＣ、５１ａ−５１ｄは各段のＰＬＣモジュールを示す。ＰＬＣ５０と初段ＰＬＣモジュール５１ａとの間、各段のＰＬＣモジュール５１ａ−５１ｄ間はリクエスト信号線５２ａ−５２ｄ、アクノリッジ信号線５３ａ−５３ｄ、マルチプレックスバス５４ａ−５４ｄ、モジュール検出信号送り線５５ａ−５５ｄ、モジュール検出信号戻し線５６ａ−５６ｄ、ラッチ信号線５７で接続されている。
【００２３】
実施の形態ではＰＬＣモジュール５１ａ−５１ｄは説明の簡略化のため４個で示しているが、複数であれば、それ以下の段数でもそれ以上の段数でも接続することができる。
【００２４】
マルチプレックスバス５４ａ−５４ｄは、アドレス信号ＡＤＤとデータ信号ＤＡＴＡとの伝送に共用する伝送線から構成される。ＰＬＣ５０と各段ＰＬＣモジュール５１ａ−５１ｄの内部回路は図示を略している。
【００２５】
ここで図２を参照してマルチプレックスバス５４ａ−５４ｄ上を伝送する信号を説明すると、アドレス信号ＡＤＤは、合計で６４ビットとなるＡ０−Ａ６３構成の信号であり、第１から第８までの８つのサイクルに時分割されてマルチプレックスバス５４ａ−５４ｄ上を伝送させられる。データ信号ＤＡＴＡは、合計で３２ビットとなるＤ０−Ｄ３１構成の信号であり、第１から第４までの４つのサイクルに時分割されてマルチプレックスバス上を伝送させられる。アドレス信号ＡＤＤは８つに時分割されることにより、第１サイクルはＡ０−Ａ７、第２サイクルはＡ８−Ａ１５、第３サイクルはＡ１６−Ａ２３、第４サイクルはＡ２４−Ａ３１、第５サイクルはＡ３２−Ａ３９、第６サイクルはＡ４０−Ａ４７、第７サイクルはＡ４８−Ａ５５、第８サイクルはＡ５６−Ａ６３で構成される。データ信号ＤＡＴＡは４つに時分割されることで、第１サイクルはＤ０−Ｄ７、第２サイクルはＤ８−Ｄ１５、第３サイクルはＤ１６−Ｄ２３、第４サイクルはＤ２４−Ｄ３１で構成される。
【００２６】
一般化すると、アドレス信号を２ｍ（ｍは正の整数）ビット構成、データ信号を２ｎ（ｎは正の整数）ビット構成、ｋを２ｍと２ｎの共通約数としたとき、マルチプレックスバス５４ａ−５４ｄのバス幅構成をｋビットとすると共に、マルチプレックスバス５４ａ−５４ｄ内においては、２ｍビットのアドレス信号のパラレル伝送ビット数をｋビットとして（２ｍ／ｋ）バスサイクルに時分割してシリアル伝送し、２ｎビットのデータ信号のパラレル伝送ビット数をｋとして（２ｎ／ｋ）バスサイクルに時分割してシリアル伝送することで、全体では１バスサイクル分のアドレス信号とデータ信号とをマルチプレックスバス５４ａ，５４ｂ上では（２ｍ／ｋ）＋（２ｎ／ｋ）のバスサイクルに時分割して伝送させるようになっている。
【００２７】
上記一般式を実施の形態に適用すると、アドレス信号についてはｍ＝３２で２ｍ＝６４ビットであり、データ信号についてはｎ＝１６で２ｎ＝３２ビットであり、マルチプレックスバス５４ａ−５４ｄのバス幅は、６４ビットと３２ビットとの共通約数として例えばｋ＝８として８ビットとなる。そして、アドレス信号は、（２ｍ／ｋ）＝（６４／８）で８サイクルに時分割され、データ信号は、（２ｎ／ｋ）＝（３２／８）で４サイクルに時分割されることになる。そのため、マルチプレックスバス５４ａ−５４ｄ上では全体では８＋４＝１２サイクルに時分割されてアドレス信号とデータ信号とが伝送される。もちろん、上記共通約数はｋ＝８以外にもあり、時分割サイクル数は上記に限定されるものではない。また、アドレス信号やデータ信号のビット構成数も上記以外にあるので、時分割サイクル数はさらに上記に限定されるものではない。
【００２８】
図３を参照して、ＰＬＣ５０は、バスクロックＣＬＫに同期して、リクエスト信号ＲＥＱをリクエスト信号伝送線５２ａ−５２ｄを介してＰＬＣモジュール５１ａ−５１ｄに伝送し、各ＰＬＣモジュール５１ａ−５１ｄは、リクエスト信号ＲＥＱに応答して、アクノリッジ信号伝送線５３ａ−５３ｄを介してＰＬＣ５０にアクノリッジ信号ＡＣＫを返す。ＰＬＣ５０は、６４ビットのアドレス信号ＡＤＤを伝送し、次いで、３２ビットのデータ信号ＤＡＴＡを、８ビットバス幅のマルチプレックスバス５４ａ−５４ｄを介して各ＰＬＣモジュール５１ａ−５１ｄに伝送する。
【００２９】
以上説明したマルチプレックスバスでは、アドレス信号が６４ビット、また、データ信号が３２ビットというように多ビットであっても、それら信号を、バス幅がそれら信号のビット数より共通約数で割った値のビット数からなる構成のマルチプレックスバス上に伝送することができるので、マルチプレックスバスを構成する各伝送線の同長配線性を向上させることができる。マルチプレックスバスを用いて装置を増設してマルチプレックスバスの接続距離が伸長しても、また、マルチプレックスバス上のバスクロックが高速化しても、そのことによる動作上への影響を軽減し、信頼性の高いバス構成を構築できる。
【００３０】
図４を参照して、モジュール検出送り信号線５５ａ−５５ｄ、モジュール検出戻し信号線５６ａ−５６ｄ、ラッチ信号線５７について説明する。この場合、ＰＬＣモジュール５１ａ−５１ｄはＩ／Ｏモジュールと仮定する。
【００３１】
ＰＬＣ５０から各段のＰＬＣモジュール５１ａ−５１ｄにはラッチ信号線５７を介してラッチ信号が入力される。各段のＰＬＣモジュール５１ａ−５１ｄはラッチ信号のラッチタイミングを記憶する。
【００３２】
各段のＰＬＣモジュール５１ａ−５１ｄには図示略の入力デバイスや出力デバイスが接続されている。ＰＬＣ５０から各段のＰＬＣモジュール５１ａ−５１ｄへの制御指令送信や、各段のＰＬＣモジュール５１ａ−５１ｄからＰＬＣ５０へのデータ送信はマルチプレックスバス５４ａ−５４ｄを介して行われる。
【００３３】
ＰＬＣ５０からのモジュール検出信号Ｓ０は初段のＰＬＣモジュール５１ａに対してのみである。それ以降の段であるＰＬＣモジュール５１ｂへのモジュール検出信号Ｓ２…は、前段のＰＬＣモジュールから与えられる。すなわち、第２段のＰＬＣモジュール５１ｂにはその前段である初段のＰＬＣモジュール５１ｂからモジュール検出信号Ｓ１が、第３段のＰＬＣモジュール５１ｃにはその前段である第２段のＰＬＣモジュール５１ｂからモジュール検出信号Ｓ２が、というようにモジュール検出信号Ｓ１,Ｓ２,Ｓ３,Ｓ４が伝送される。
【００３４】
以下、図４（ａ）−（ｃ）を参照して各段のＰＬＣモジュール５１ａ−５１ｄの信号伝送系内でのモジュール検出を説明する。
【００３５】
ＰＬＣ５０は、制御指令送信時またはデータ送信要求時等において初段ＰＬＣモジュール５１ａにモジュール検出信号送り線５５ａを通じて図４（ａ）で示すハイレベルのモジュール検出信号Ｓ１を送信する一方、ラッチ信号線５７にラッチ信号を上記送信に同期したタイミングｔ１で送信する。この制御指令やデータ送信要求にはその目的先のＰＬＣモジュール５１ａ−５１ｄのＩＤを含む。各段のＰＬＣモジュール５１ａ−５１ｄはＰＬＣ５０からのラッチ信号を図４（ｂ）のタイミングｔ１でラッチし、そのタイミングｔ１をラッチ時刻とし、そのラッチ時刻からの遅れ時間を演算する。
【００３６】
ＰＬＣモジュール５１ａは、ＰＬＣ５０に対してシリアル接続内で初段接続位置に接続されるが、この初段の接続位置ではタイミングｔ１で受信したときのモジュール検出信号Ｓ０のレベルがハイレベルであれば、時刻ｔ１で遅れ時間無しでの受信なので、その接続位置のＰＬＣモジュール５１ａは初段のＩＤであると識別することができる。これにより、ＰＬＣ５０に初段の接続位置にＰＬＣモジュール５１ａを接続するだけで、そのＰＬＣモジュール５１ａに初段ＩＤを自動割り付けすることができることとなる。
【００３７】
次に、初段ＰＬＣモジュール５１ａはモジュール検出信号Ｓ１のレベルを図４（ｃ）で示すようにハイレベルからローレベルに反転させ、その反転させた信号をモジュール検出信号Ｓ２としてモジュール検出信号送り線５５ｂに出力する。第２段のＰＬＣモジュール５１ｂは、モジュール検出信号Ｓ２がローレベルであることと、このハイレベルからローレベルに反転するまでに経過した時間、すなわち、図４（ｂ）で示すタイミングｔ１からの遅れ時間Δｔと、により、ＰＬＣ５０から信号伝送系内で第２段目のＰＬＣモジュール５１ｂは、２段目ＩＤを識別することができる。これにより、ＰＬＣ５０に２段目の接続位置にＰＬＣモジュール５１ｂを接続するだけで、そのＰＬＣモジュール５１ｂに２段目ＩＤを自動割り付けすることができることとなる。
【００３８】
次に、ＰＬＣモジュール５１ｂはモジュール検出信号Ｓ２のレベルを図４（ｃ）で示すようにローレベルからハイレベルに反転させ、その反転させた信号をモジュール検出信号Ｓ３としてモジュール検出信号送り線５５ｃに出力する。第３段のＰＬＣモジュール５１ｃは、モジュール検出信号Ｓ３がハイレベルであることと、このハイレベルに変化した時刻の、最初のラッチタイミングｔ１からの遅れ時刻差が２Δｔであることと、により、ＰＬＣモジュール５１ｃは、信号伝送系内で３段目であると識別することができる。これにより、ＰＬＣ５０に３段目の接続位置にＰＬＣモジュール５１ｃを接続するだけで、そのＰＬＣモジュール５１ｃに３段目ＩＤを自動割り付けすることができることとなる。
【００３９】
そして、ＰＬＣモジュール５１ｄはモジュール検出信号Ｓ３のレベルをハイレベルからローレベルに反転させ、その反転させた信号をモジュール検出信号Ｓ４として信号線５５ｄに出力する。ＰＬＣモジュール５１ｄは、モジュール検出信号Ｓ４がローレベルであることと、このローレベルに変化した時刻の、最初のラッチタイミングｔ１からの遅れ時刻差が３Δｔであることと、により、ＰＬＣ５０から信号伝送系内で４段目ＩＤであると識別することができる。これにより、ＰＬＣ５０に４段目ＰＬＣモジュール５１ｄを接続するだけで、そのＰＬＣモジュール５１ｄに４段目ＩＤを自動割り付けすることができることとなる。
【００４０】
そして、各段のＰＬＣモジュール５１ａ−５１ｄは信号伝送系内で自身がＰＬＣ５０から何段目であるかを示す自身ＩＤを上記のように識別することができるようになると共に、制御指令先やデータ送信要求先のＰＬＣモジュールのＩＤと照合して自身ＩＤと一致すれば、その制御指令や送信要求に応答処理する。
【００４１】
以上説明した制御システムにおいて、実施の形態を以下、さらに説明する。この説明では図解の複雑さを避けるためフローチャートを図示していない。
【００４２】
実施の形態では、（ステップｎ１）として、ＰＬＣ５０から初段のＰＬＣモジュール５１ａにモジュール検出信号Ｓ１を入力する。
【００４３】
初段のＰＬＣモジュール５１ａは、（ステップｎ２）として、モジュール検出信号Ｓ１をＰＬＣ５０にモジュール検出信号戻し線５６ａを介して戻す一方で、（ステップｎ３）として、次段である第２段のＰＬＣモジュール５１ｂにモジュール検出信号Ｓ２を伝送する。この場合、ＰＬＣモジュール５１ａは上述したように初段ＩＤを自動割付しているので、ＰＬＣ５０に戻すモジュール検出信号Ｓ１に初段ＩＤを含ませる。
【００４４】
第２段のＰＬＣモジュール５１ｂは、（ステップｎ３）で初段のＰＬＣモジュール５１ａからモジュール検出信号Ｓ２を入力すると、（ステップｎ４）として、このモジュール検出信号Ｓ２を初段のＰＬＣモジュール５１ａにモジュール検出信号戻し線５６ｂを介して戻す一方で、（ステップｎ５）として、次段である第３段のＰＬＣモジュール５１ｃにモジュール検出信号Ｓ３を伝送する。この場合、ＰＬＣモジュール５１ｂは上述したように２段目ＩＤを自動割付しているので、初段ＰＬＣモジュール５１ａに戻すモジュール検出信号Ｓ２に２段目ＩＤを含ませる。このモジュール検出信号Ｓ２を、（ステップｎ６）として、さらに、モジュール検出信号戻し線５６ａを介してＰＬＣ５０に戻される。
【００４５】
第３段のＰＬＣモジュール５１ｃは、（ステップｎ５）で２段目のＰＬＣモジュール５１ｂからモジュール検出信号Ｓ３を入力すると、（ステップｎ７）として、このモジュール検出信号Ｓ３を２段目のＰＬＣモジュール５１ｂにモジュール検出信号戻し線５６ｃを介して戻す一方で、（ステップｎ８）として、次段である第４段のＰＬＣモジュール５１ｄにモジュール検出信号Ｓ４を伝送する。この場合、ＰＬＣモジュール５１ｃは上述したように３段目ＩＤを自動割付しているので、２段目ＰＬＣモジュール５１ｂに戻すモジュール検出信号Ｓ３に３段目ＩＤを含ませる。このモジュール検出信号Ｓ３は、（ステップｎ９）として、さらに、モジュール検出信号戻し線５６ｂ、５６ａを介してＰＬＣ５０に戻される。
【００４６】
第４段のＰＬＣモジュール５１ｄは、（ステップｎ８）で、３段目のＰＬＣモジュール５１ｃからモジュール検出信号Ｓ４を入力すると、（ステップｎ１０）として、このモジュール検出信号Ｓ４を３段目のＰＬＣモジュール５１ｃにモジュール検出信号戻し線５６ｄを介して戻す一方で、（ステップｎ１１）として、次段である図示略の第５段のＰＬＣモジュールにモジュール検出信号Ｓ５を伝送する。この場合、ＰＬＣモジュール５１ｄは上述したように４段目ＩＤを自動割付しているので、３段目ＰＬＣモジュール５１ｃに戻すモジュール検出信号Ｓ４に４段目ＩＤを含ませる。このモジュール検出信号Ｓ４は、（ステップｎ１２）として、さらに、モジュール検出信号戻し線５６ｃ，５６ｂ，５６ａを介してＰＬＣ５０に戻される。
【００４７】
以上において、ＰＬＣ５０は、上記戻されてくるモジュール検出信号Ｓ１−Ｓ４により、（ステップｎ１３）として、信号伝送系には４段のＰＬＣモジュール５１ａ−５１ｄが接続されていることを認識する。そして、ＰＬＣは、（ステップｎ１４）として、戻されてくる各段のモジュール検出信号により各段のＰＬＣモジュールの接続状況を認識し、（ステップｎ１５）として、認識したＰＬＣモジュールにリクエスト信号を送信し、（ステップｎ１６）として、この送信したリクエスト信号に応答してアクノリッジ信号を返信しないＰＬＣモジュールを不良モジュールであると検出する。
【００４８】
以上説明したように本実施の形態では、ＰＬＣ５０は信号伝送系内で接続されている複数段のＰＬＣモジュール５１ａ−５１ｄの接続状況を認識しているので、ＰＬＣモジュール５１ａ−５１ｄにリクエスト信号ＲＥＱを送信し、この送信したリクエスト信号ＲＥＱに応答してアクノリッジ信号ＡＣＫを返信しないＰＬＣモジュールを不良モジュールであると検出するので、検出したＰＬＣモジュールは信号伝送系内に接続されていて、何等かの原因で不良となってアクノリッジ信号を返信できないモジュールであると判断することができる。この結果、ＰＬＣモジュールが接続されていないからアクノリッジ信号ＡＣＫが返されてこないのか、動作不良のためアクノリッジ信号ＡＣＫが返されてこないのかを区別することができるようになる。
【符号の説明】
【００４９】
５０  ＰＬＣ
５１ａ−５１ｄ  ＰＬＣモジュール
５２ａ−５２ｄ  リクエスト信号線
５３ａ−５３ｄ  アクノリッジ信号線
５４ａ−５４ｄ  マルチプレックスバス
５５ａ−５５ｄ  モジュール検出信号送り線
５６ａ−５６ｄ  モジュール検出信号戻し線
５７            ラッチ信号線
【図１】
2011009998.tif 000003
【図２】
2011009998.tif 000004
【図３】
2011009998.tif 000005
【図４】
2011009998.tif 000006
【図５】
2011009998.tif 000007