(57)【要約】      （修正有）【課題】強誘電体キャパシタの分極特性を向上させつつ、ＭｇＯ膜の還元を抑制することが可能な半導体装置及びその製造方法を提供する。【解決手段】半導体装置は、スイッチングトランジスタ３０１と、第１及び第２の拡散層１２１1，１２１2と、層間絶縁膜１３１と、ＭｇＯ膜１４１と、ＭｇＯ膜上に形成された下部電極２１１、強誘電体膜２１２、及び上部電極２１３を含む強誘電体キャパシタ２０１と、上部電極２１３上に形成された第１のプラグ１７１と、第１の拡散層上に形成された第２のプラグ１７２と、第２の拡散層上に形成され、下部電極２１１と第２の拡散層とを電気的に導通させている第３のプラグ１７３とを備え、第３のプラグ１７３は、側面及び底面を形成するバリアメタル層１８１と、バリアメタル層１８１上に形成されたプラグ材層１８２とを含み、バリアメタル層１８１は、ＭｇＯ膜１４１とプラグ材層１８２との間に介在している。【選択図】図１
2011138903.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたスイッチングトランジスタと、
前記基板内に前記トランジスタを挟むよう形成された第１及び第２の拡散層と、
前記トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成されたＭｇＯ（酸化マグネシウム）膜と、
前記ＭｇＯ膜上に順に形成された下部電極、強誘電体膜、及び上部電極を含む強誘電体キャパシタと、
前記上部電極上に形成された第１のプラグと、
前記第１の拡散層上に形成された第２のプラグと、
前記第２の拡散層上に形成され、前記下部電極の側方又は下方に配置されており、前記下部電極と第２の拡散層とを電気的に導通させている第３のプラグとを備え、
前記第３のプラグは、
前記第３のプラグの側面及び底面を形成するバリアメタル層と、
前記バリアメタル層上に形成されたプラグ材層とを含み、
前記バリアメタル層は、前記ＭｇＯ膜と前記プラグ材層との間に介在していることを特徴とする半導体装置。
【請求項２】
基板上に形成されたスイッチングトランジスタと、
前記基板内に前記トランジスタを挟むよう形成された第１及び第２の拡散層と、
前記トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成されたＭｇＯ（酸化マグネシウム）膜と、
前記ＭｇＯ膜上に順に形成された下部電極、強誘電体膜、及び上部電極を含む強誘電体キャパシタと、
前記上部電極上に形成された第１のプラグと、
前記第１の拡散層上に形成された第２のプラグと、
前記第２の拡散層上に形成され、前記下部電極の側方又は下方に配置されており、前記下部電極と第２の拡散層とを電気的に導通させている第３のプラグとを備え、
前記第３のプラグは、メタル材料で形成されていることを特徴とする半導体装置。
【請求項３】
基板上に形成されたスイッチングトランジスタと、
前記基板内に前記トランジスタを挟むよう形成された第１及び第２の拡散層と、
前記トランジスタ上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成されたＭｇＯ（酸化マグネシウム）膜と、
前記ＭｇＯ膜上に順に形成された下部電極、強誘電体膜、及び上部電極を含む強誘電体キャパシタと、
前記トランジスタと前記下部電極との間に形成された第１の配線層と、
前記上部電極の上方に形成された第２の配線層と、
前記上部電極上に形成され、前記上部電極と前記第２の配線層とを電気的に導通させる第１のプラグと、
前記第１の拡散層上に形成され、前記第１の拡散層と前記第１の配線層とを電気的に導通させる第２のプラグと、
前記第２の拡散層上に形成され、前記第２の拡散層と前記第２の配線層とを電気的に導通させる第３のプラグと、
を備えることを特徴とする半導体装置。
【請求項４】
基板上にスイッチングトランジスタを形成し、
前記基板内に前記トランジスタを挟むよう第１及び第２の拡散層を形成し、
前記トランジスタ上に第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜上にＭｇＯ（酸化マグネシウム）膜を形成し、
前記ＭｇＯ膜上に下部電極、強誘電体膜、及び上部電極を順に形成し、前記下部電極、前記強誘電体膜、及び前記上部電極を含む強誘電体キャパシタを形成し、
前記キャパシタ上に第２の層間絶縁膜を形成し、
前記第２の拡散層上における前記下部電極の側方に、前記第１及び第２の層間絶縁膜を貫通するビアホールを形成し、前記ビアホール内に、前記第２の拡散層の上面、前記下部電極の側面、及び前記ＭｇＯ膜の側面を露出させ、
前記ビアホールの側面及び底面にバリアメタル層を形成し、
前記ビアホール内に、前記バリアメタル層を介してプラグ材を埋め込む、
ことを特徴とする半導体装置の製造方法。
【請求項５】
基板上にスイッチングトランジスタを形成し、
前記基板内に前記トランジスタを挟むよう第１及び第２の拡散層を形成し、
前記トランジスタ上に第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜上にＭｇＯ（酸化マグネシウム）膜を形成し、
前記ＭｇＯ膜上に下部電極、強誘電体膜、及び上部電極を順に形成し、前記下部電極、前記強誘電体膜、及び前記上部電極を含む強誘電体キャパシタを形成し、
前記キャパシタ上に第２の層間絶縁膜を形成し、
前記第２の拡散層上における前記下部電極の側方に、前記第１及び第２の層間絶縁膜を貫通するビアホールを形成し、前記ビアホール内に、前記第２の拡散層の上面、前記下部電極の側面、及び前記ＭｇＯ膜の側面を露出させ、
前記ビアホール内に、メタル材料のプラグ材を埋め込む、
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、例えば、強誘電体キャパシタを有する強誘電体記憶装置（ＦｅＲＡＭ）に適用されるものである。
【背景技術】
【０００２】
現在、ＦｅＲＡＭデバイスは、ＲＦＩＤやマイコン等への応用が進んでおり、より一層の性能向上及びコスト削減が望まれている。
【０００３】
ＦｅＲＡＭデバイスでは、強誘電体キャパシタの分極特性を改善することが非常に重要である。分極特性の信頼性を上げるには、強誘電体キャパシタを構成する強誘電体膜の結晶性を上げる必要がある。よって、強誘電体膜の結晶性を上げることが可能な新たな製法及び構造が必要とされる。
【０００４】
特許文献１には、ＣＯＰ（Capacitor on Plug）構造が採用され、キャパシタがポリシリコンプラグ上に形成された半導体素子の例が記載されている。この半導体素子では更に、キャパシタをＭｇＯ（酸化マグネシウム）膜上に形成する構造が採用されている。しかしながら、このような構造では、ポリシリコンがシリコン酸化膜に酸化され、ＭｇＯがＭｇに還元されてしまう可能性がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−１９５３２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、強誘電体キャパシタの分極特性を向上させつつ、ＭｇＯ膜の還元を抑制することが可能な半導体装置及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の一の態様は例えば、基板上に形成されたスイッチングトランジスタと、前記基板内に前記トランジスタを挟むよう形成された第１及び第２の拡散層と、前記トランジスタ上に形成された層間絶縁膜と、前記層間絶縁膜上に形成されたＭｇＯ（酸化マグネシウム）膜と、前記ＭｇＯ膜上に順に形成された下部電極、強誘電体膜、及び上部電極を含む強誘電体キャパシタと、前記上部電極上に形成された第１のプラグと、前記第１の拡散層上に形成された第２のプラグと、前記第２の拡散層上に形成され、前記下部電極の側方又は下方に配置されており、前記下部電極と第２の拡散層とを電気的に導通させている第３のプラグとを備え、前記第３のプラグは、前記第３のプラグの側面及び底面を形成するバリアメタル層と、前記バリアメタル層上に形成されたプラグ材層とを含み、前記バリアメタル層は、前記ＭｇＯ膜と前記プラグ材層との間に介在していることを特徴とする半導体装置である。
【０００８】
本発明の別の態様は例えば、基板上に形成されたスイッチングトランジスタと、前記基板内に前記トランジスタを挟むよう形成された第１及び第２の拡散層と、前記トランジスタ上に形成された層間絶縁膜と、前記層間絶縁膜上に形成されたＭｇＯ（酸化マグネシウム）膜と、前記ＭｇＯ膜上に順に形成された下部電極、強誘電体膜、及び上部電極を含む強誘電体キャパシタと、前記上部電極上に形成された第１のプラグと、前記第１の拡散層上に形成された第２のプラグと、前記第２の拡散層上に形成され、前記下部電極の側方又は下方に配置されており、前記下部電極と第２の拡散層とを電気的に導通させている第３のプラグとを備え、前記第３のプラグは、メタル材料で形成されていることを特徴とする半導体装置である。
【０００９】
本発明の別の態様は例えば、基板上に形成されたスイッチングトランジスタと、前記基板内に前記トランジスタを挟むよう形成された第１及び第２の拡散層と、前記トランジスタ上に形成された層間絶縁膜と、前記層間絶縁膜上に形成されたＭｇＯ（酸化マグネシウム）膜と、前記ＭｇＯ膜上に順に形成された下部電極、強誘電体膜、及び上部電極を含む強誘電体キャパシタと、前記トランジスタと前記下部電極との間に形成された第１の配線層と、前記上部電極の上方に形成された第２の配線層と、前記上部電極上に形成され、前記上部電極と前記第２の配線層とを電気的に導通させる第１のプラグと、前記第１の拡散層上に形成され、前記第１の拡散層と前記第１の配線層とを電気的に導通させる第２のプラグと、前記第２の拡散層上に形成され、前記第２の拡散層と前記第２の配線層とを電気的に導通させる第３のプラグとを備えることを特徴とする半導体装置である。
【００１０】
本発明の別の態様は例えば、基板上にスイッチングトランジスタを形成し、前記基板内に前記トランジスタを挟むよう第１及び第２の拡散層を形成し、前記トランジスタ上に第１の層間絶縁膜を形成し、前記第１の層間絶縁膜上にＭｇＯ（酸化マグネシウム）膜を形成し、前記ＭｇＯ膜上に下部電極、強誘電体膜、及び上部電極を順に形成し、前記下部電極、前記強誘電体膜、及び前記上部電極を含む強誘電体キャパシタを形成し、前記キャパシタ上に第２の層間絶縁膜を形成し、前記第２の拡散層上における前記下部電極の側方に、前記第１及び第２の層間絶縁膜を貫通するビアホールを形成し、前記ビアホール内に、前記第２の拡散層の上面、前記下部電極の側面、及び前記ＭｇＯ膜の側面を露出させ、前記ビアホールの側面及び底面にバリアメタル層を形成し、前記ビアホール内に、前記バリアメタル層を介してプラグ材を埋め込むことを特徴とする半導体装置の製造方法である。
【００１１】
本発明の別の態様は例えば、基板上にスイッチングトランジスタを形成し、前記基板内に前記トランジスタを挟むよう第１及び第２の拡散層を形成し、前記トランジスタ上に第１の層間絶縁膜を形成し、前記第１の層間絶縁膜上にＭｇＯ（酸化マグネシウム）膜を形成し、前記ＭｇＯ膜上に下部電極、強誘電体膜、及び上部電極を順に形成し、前記下部電極、前記強誘電体膜、及び前記上部電極を含む強誘電体キャパシタを形成し、前記キャパシタ上に第２の層間絶縁膜を形成し、前記第２の拡散層上における前記下部電極の側方に、前記第１及び第２の層間絶縁膜を貫通するビアホールを形成し、前記ビアホール内に、前記第２の拡散層の上面、前記下部電極の側面、及び前記ＭｇＯ膜の側面を露出させ、前記ビアホール内に、メタル材料のプラグ材を埋め込むことを特徴とする半導体装置の製造方法である。
【発明の効果】
【００１２】
本発明によれば、強誘電体キャパシタの分極特性を向上させつつ、ＭｇＯ膜の還元を抑制することが可能な半導体装置及びその製造方法を提供することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態の半導体装置の構成を示す側方断面図である。
【図２】強誘電体キャパシタの分極特性について説明するためのグラフである。
【図３】第１実施形態における第１〜第３のプラグの配置を示した平面図である。
【図４】第１実施形態の半導体装置の製造方法を示す側方断面図(1/2)である。
【図５】第１実施形態の半導体装置の製造方法を示す側方断面図(2/2)である。
【図６】第１実施形態の変形例の半導体装置の構成を示す側方断面図である。
【図７】第１実施形態の変形例の半導体装置の構成を示す側方断面図である。
【図８】第２実施形態の半導体装置の構成を示す側方断面図である。
【図９】第２実施形態における第１〜第３のプラグの配置を示した平面図である。
【図１０】第２実施形態の半導体装置の製造方法を示す側方断面図(1/2)である。
【図１１】第２実施形態の半導体装置の製造方法を示す側方断面図(2/2)である。
【図１２】第２実施形態の変形例の半導体装置の構成を示す側方断面図である。
【図１３】第３実施形態の半導体装置の構成を示す側方断面図である。
【図１４】第３実施形態における第１〜第３のプラグの配置を示した平面図である。
【図１５】第３実施形態の半導体装置の製造方法を示す側方断面図(1/2)である。
【図１６】第３実施形態の半導体装置の製造方法を示す側方断面図(2/2)である。
【発明を実施するための形態】
【００１４】
本発明の実施形態を、図面に基づいて説明する。
【００１５】
（第１実施形態）
図１は、第１実施形態の半導体装置の構成を示す側方断面図である。本実施形態では、強誘電体記憶装置（ＦｅＲＡＭ）を代表例として説明を行うが、本実施形態における構造及び製法は、その他のデバイスに対しても有効である。
【００１６】
図１には、スイッチングトランジスタ３０１が示されている。スイッチングトランジスタ３０１は、基板１０１上に順に形成されたゲート絶縁膜３１１とゲート電極３１２とを含んでいる。本実施形態では、基板１０１は、半導体基板、例えば、シリコン基板となっている。また、ゲート絶縁膜３１１は例えばシリコン酸化膜、ゲート電極３１２は例えばポリシリコン層である。
【００１７】
図１には更に、基板１０１上に形成されたＳＴＩ（Shallow Trench Isolation）層１１１と、基板１０１内にトランジスタ３０１を挟むよう形成された拡散層１２１が示されている。拡散層１２１の一方は、ソース拡散層として機能し、他方はドレイン拡散層として機能する。図１では、これら拡散層１２１が、符号１２１1及び１２１2で示されている。拡散層１２１1及び１２１2はそれぞれ、本発明の第１及び第２の拡散層の例である。
【００１８】
図１には更に、基板１０１上にトランジスタ３０１を覆うように形成された第１の層間絶縁膜１３１と、第１の層間絶縁膜１３１上に形成されたＭｇＯ（酸化マグネシウム）膜１４１が示されている。第１の層間絶縁膜１３１は、本発明の層間絶縁膜の例である。本実施形態では、ＭｇＯ膜１４１は、（001）配向を有しており、ＭｇＯ膜１４１の結晶構造は、０．４２１ｎｍの格子定数を有する立方晶及び岩塩構造となっている。
【００１９】
図１には更に、強誘電体キャパシタ２０１が示されている。強誘電体キャパシタ２０１は、ＭｇＯ膜１４１上に順に形成された下部電極２１１、強誘電体膜２１２、及び上部電極２１３を含んでおり、トランジスタ３０１と共にメモリセルを構成している。本実施形態では、ＭｇＯ膜１４１が、（001）配向膜となっているため、下部電極２１１と強誘電体膜２１２も、（001）配向膜となっている。
【００２０】
なお、本実施形態では、下部電極２１１は、厚さ１００ｎｍのＩｒ（イリジウム）膜又はＰｔ（白金）膜となっている。また、強誘電体膜２１２は、厚さ１００ｎｍのＰｂ（ＺｒXＴｉ1-X）Ｏ3膜（ＰＺＴ膜）となっている。また、上部電極２１３は、厚さ１００ｎｍのＩｒＯ2膜となっている。なお、Ｉｒ膜の結晶構造は、０．３８４ｎｍの格子定数を有する面心立方構造となり、Ｐｔ膜の結晶構造は、０．３９２ｎｍの格子定数を有する立方晶及び面心立方構造となる。
【００２１】
図１には更に、第１の層間絶縁膜１３１上にＭｇＯ膜１４１及びキャパシタ２０１を覆うように形成された大気遮断膜１５１と、大気遮断膜１５１上に形成された第２の層間絶縁膜１３２と、第２の層間絶縁膜１３２上に形成された第３の層間絶縁膜１３３が示されている。大気遮断膜１５１は例えば、酸化アルミニウム膜、酸化チタン膜、シリコン酸化膜、ジルコニウム酸化膜、及び酸化シリコンアルミニウム膜の少なくともいずれかを含む絶縁膜である。
【００２２】
以上のように、本実施形態では、強誘電体キャパシタ２０１が、（001）配向膜であるＭｇＯ膜１４１上に形成されている。これにより、本実施形態では、下部電極２１１が（001）配向膜となっており、更には、強誘電体膜２１２も（001）配向膜となっている。これにより、本実施形態では、図２に示すように、強誘電体キャパシタ２０１の分極特性が改善される。
【００２３】
図２は、強誘電体キャパシタ２０１の分極特性について説明するためのグラフである。図２(Ａ)は、従来の強誘電体膜のヒステリシス曲線を示したグラフであり、図２(Ｂ)は、本実施形態の強誘電体膜２１２のヒステリシス曲線を示したグラフである。
【００２４】
本実施形態によれば、第１に、図２(Ａ)及び(Ｂ)にて矢印で示すように、強誘電体膜２１２の分極量が改善される。第２に、図２(Ａ)及び(Ｂ)に示すように、ヒステリシス曲線の角型比が良くなり、強誘電体膜２１２のヒステリシス特性が改善される。このように、本実施形態では、強誘電体キャパシタ２０１をＭｇＯ膜１４１上に形成することで、強誘電体キャパシタ２０１の分極特性を改善することが可能となる。
【００２５】
以下、図１に戻り、本実施形態の半導体装置の構成について更に説明する。
【００２６】
図１には更に、トランジスタ３０１と下部電極２１１との間に形成された第１の配線層１６１が示されている。第１の配線層１６１は、ビット線ＢＬに相当し、拡散層１２１1に電気的に導通されている。第１の配線層１６１は、図１に示すように、第１の層間絶縁膜１３１の下位層１３１1と上位層１３１2との間に形成されている。
【００２７】
図１には更に、上部電極２１３の上方に形成された第２の配線層１６１が示されている。第２の配線層１６２は、プレート線ＰＬに相当し、上部電極２１３に電気的に導通されている。第２の配線層１６２は、図１に示すように、第２の層間絶縁膜１３２と第３の層間絶縁膜１３３との間に形成されている。
【００２８】
図１には更に、第１〜第３のプラグ１７１〜１７３が示されている。これらのプラグの配置については、図３の平面図に示されている。
【００２９】
図３は、第１〜第３のプラグ１７１〜１７３の配置を示した平面図である。図３には、キャパシタ２０１を構成する下部電極２１１、強誘電体膜２１２、上部電極２１３や、トランジスタ３０１を構成するゲート導電膜ＧＣや、第１〜第３のプラグ１７１〜１７３等が示されている。
【００３０】
図１は、図３に示すＸ−Ｘ’線に沿った側方断面図となっている。図３から明らかなように、これらのプラグのうち、第２のプラグ１７２は、本来図１の断面には現れないプラグである。しかしながら、本実施形態では、説明の便宜上、第２のプラグ１７２についても図１に破線で示した。また、第１の配線層１６１も、本来図１の断面には現れない配線層であるため、図１では破線で示されている。なお、後述の図面でも、本来断面に現れないプラグや配線層については、破線で示すことにする。
【００３１】
以下、図１に戻り、第１〜第３のプラグ１７１〜１７３の構造について更に説明する。
【００３２】
第１のプラグ１７１は、上部電極２１３上に形成され、上部電極２１３と第２の配線層１６２とを電気的に導通させている。第１のプラグ１７１は例えば、Ｗ（タングステン）やＡｌ（アルミニウム）やＣｕ（銅）等のメタル材料、又はポリシリコンで形成されている。
【００３３】
また、第２のプラグ１７２は、拡散層１２１1上に形成され、拡散層１２１1と第１の配線層１６１とを電気的に導通させている。第２のプラグ１７２は例えば、Ｗ（タングステン）やＡｌ（アルミニウム）やＣｕ（銅）等のメタル材料、又はポリシリコンで形成されている。
【００３４】
また、第３のプラグ１７３は、拡散層１２１2上に形成され、拡散層１２１2と下部電極２１１とを電気的に導通させている。より詳細には、第３のプラグ１７３は、下部電極２１１の側方に配置されており、下部電極２１１の側面と拡散層１２１2の上面とに接することで、下部電極２１１と拡散層１２１2とを電気的に導通させている（図３も参照）。
【００３５】
本実施形態では、第３のプラグ１７３は、図１に示すように、第３のプラグ１７３の側面及び底面を形成するバリアメタル層１８１と、バリアメタル層１８１上に形成されたプラグ材層１８２とを含んでいる。バリアメタル層１８１は例えば、ＴｉＡｌＮ膜、ＴｉＮ膜、又はＷＮ膜である。また、本実施形態では、プラグ材層１８２は、ポリシリコン層となっている。
【００３６】
そして、本実施形態では、バリアメタル層１８１は、図１に示すように、ＭｇＯ膜１４１の側面と下部電極２１１の側面とに接しており、ＭｇＯ膜１４１の側面とプラグ材層１８２の側面との間に介在している。これにより、本実施形態では、ＭｇＯ膜１４１とプラグ材層１８２がダイレクトに触れない形となっている。
【００３７】
以上のように、本実施形態では、下部電極２１１と拡散層１２１2が、下部電極２１１の側方に配置された第３のプラグ１７３により導通されている。一方、従来のＦｅＲＡＭでは、ＣＯＰ（Capacitor on Plug）構造が採用され、下部電極と拡散層は、下部電極下に配置されたプラグにより導通されることが多い。しかしながら、本実施形態では、下部電極２１１の下部に、絶縁膜であるＭｇＯ膜１４１が配置されるため、ＣＯＰ構造を採用するのが難しい。
【００３８】
そこで、本実施形態では、第３のプラグ１７３は、下部電極２１１の側方に配置され、下部電極２１１の側面と拡散層１２１2の上面とに接することで、下部電極２１１と拡散層１２１2とを導通させる。これにより、本実施形態では、下部電極２１１をＭｇＯ膜１４１上に形成しつつ、下部電極２１１と拡散層１２１2とを容易に導通させることが可能となる。
【００３９】
また、本実施形態では、第３のプラグ１７３を形成する材料として、ポリシリコンが採用されている。そのため、本実施形態では、第３のプラグ１７３を形成するポリシリコンが、シリコン酸化膜に酸化され、ＭｇＯ膜１４１を形成するＭｇＯが、Ｍｇに還元されてしまう可能性がある。
【００４０】
そこで、本実施形態では、第３のプラグ１７３を、バリアメタル層１８１とプラグ材層１８２とで形成し、バリアメタル層１８１を、ＭｇＯ膜１４１とプラグ材層１８２との間に介在させている。これにより、本実施形態では、ＭｇＯ膜１４１とプラグ材層１８２とがダイレクトに触れない形となり、第３のプラグ１７３（プラグ材層１８２）を形成するポリシリコンの酸化と、ＭｇＯ膜１４１を形成するＭｇＯの還元を抑制することが可能となる。
【００４１】
なお、プラグ材層１８２は、ポリシリコン以外の材料で形成しても構わない。本実施形態の第３のプラグ１７３の構造は、例えば、プラグ材層１８２の材料として、ＭｇＯ膜１４１の還元を誘発する材料を使用する場合に有効である。
【００４２】
図４及び図５は、第１実施形態の半導体装置の製造方法を示す側方断面図である。図４及び図５に示す各図は、図１と同様、図３に示すＸ−Ｘ’線に沿った側方断面図となっている。
【００４３】
まず、図４(Ａ)に示すように、基板１０１上にＳＴＩ層１１１を形成する。次に、図４(Ａ)に示すように、基板１０１上に、ゲート絶縁膜３１１、ゲート電極３１２等を含むスイッチングトランジスタ３０１を形成する。次に、図４(Ａ)に示すように、基板１０１内に拡散層１２１を形成する。次に、図４(Ａ)に示すように、基板１０１上に、スイッチングトランジスタ３０１を覆うように、第１の層間絶縁膜１３１の下位層１３１1を堆積し、その後、ＣＭＰ（化学機械研磨）により、下位層１３１1を平坦化する。
【００４４】
次に、図４(Ａ)に示すように、ＰＥＰ（Photo Engraving Process）及びＲＩＥ（Reactive Ion Etching）により、第２のプラグ１７２用のビアホールを形成する。第２のプラグ１７２用のビアホールは、下位層１３１1を貫通し、拡散層１２１1が露出するよう形成される。次に、図４(Ａ)に示すように、ＣＶＤ（化学気相成長）により、下位層１３１1上にプラグ材料を堆積し、第２のプラグ１７２用のビアホールにプラグ材料を埋め込む。次に、ＣＭＰにより当該プラグ材料を平坦化して、図４(Ａ)に示すように、第２のプラグ１７２を形成する。
【００４５】
次に、図４(Ｂ)に示すように、下位層１３１1上に第１の配線層１６１を堆積し、第１の配線層１６１のパターニングを行う。次に、図４(Ｂ)に示すように、下位層１３１1上に、第１の配線層１６１を覆うように、第１の層間絶縁膜１３１の上位層１３１2を堆積し、その後、ＣＭＰにより、上位層１３１2を平坦化する。
【００４６】
次に、図４(Ｂ)に示すように、スパッタ法により、上位層１３１2上に、ＭｇＯ膜１４１を形成するためのＭｇＯ膜４０１を堆積する。ＭｇＯ膜４０１には潮解性（水を吸う性質）があるため、本実施形態では、ＭｇＯ膜４０１を真空中スパッタで形成後、真空装置内でＭｇＯ膜４０１の熱処理を行う。これにより、ＭｇＯ膜４０１は、（001）配向膜へと変化する。
【００４７】
次に、図４(Ｂ)に示すように、スパッタ法により、ＭｇＯ膜４０１上に、下部電極２１１を形成するための下部電極材料４１１と、強誘電体膜２１２を形成するための強誘電体材料４１２と、上部電極２１３を形成するための上部電極材料４１３を順に堆積する。この際、（001）配向膜であるＭｇＯ膜４０１を大気にさらすことなく下部電極材料４１１を堆積することが望ましい。
【００４８】
本実施形態では、下部電極材料４１１はＰｔ膜、強誘電体材料４１２はＰＺＴ膜となっている。本実施形態では、強誘電体材料４１２のスパッタ堆積後、酸素中での６５０℃のＲＴＡ（Rapid Thermal Annealing）熱処理により、強誘電体材料４１２を結晶化する。これにより、強誘電体材料４１２が、（001）配向膜へと変化する。なお、強誘電体材料４１２は、６５０℃の高温スパッタ法で形成してもよい。
【００４９】
また、本実施形態では、強誘電体材料４１２を、６００℃〜６５０℃のＭＯＣＶＤ（有機金属化学気相成長）で形成してもよい。この場合には、下部電極材料４１１としてＩｒ膜を使用することが考えられる。この場合、（001）配向膜であるＭｇＯ膜４０１上に形成される下部電極材料（Ｉｒ膜）４１１は、（001）配向膜となり、（001）配向膜である下部電極材料４１１上に形成される強誘電体材料（ＰＺＴ膜）４１２もまた、（001）配向膜となる。
【００５０】
次に、図４(Ｂ)に示すように、上部電極材料４１３上に、キャパシタ加工用のマスク層４２１を形成する。マスク層４２１は、上部電極材料４１３上にマスク材を堆積し、当該マスク材を、キャパシタ加工用の形状にパターニングすることで形成される。本実施形態では、マスク層４２１は、ハードマスク層でもフォトレジスト層でも構わない。
【００５１】
次に、図４(Ｃ)に示すように、マスク層４２１を利用したＲＩＥにより、ＭｇＯ膜４０１、上部電極材料４１１、強誘電体材料４１２、及び上部電極材料４１３のエッチング加工を行い、下部電極２１１、強誘電体膜２１２、及び上部電極２１３を含む強誘電体キャパシタ２０１を形成すると共に、強誘電体キャパシタ２０１の下部のみにＭｇＯ膜１４１を残存させる。当該ＲＩＥにより、キャパシタ２０１がテーパー形状に加工される。当該エッチング加工用のガスとしては、例えば、アルゴン、塩素、フッ素系ガスを使用する。
【００５２】
上述のように、ＭｇＯ膜４０１（１４１）には潮解性がある。そのため、本実施形態では、キャパシタ２０１のＲＩＥ加工後に、半導体装置を大気に開放する前に、次の工程を行うことが望ましい。  
１）ＭｇＯ膜４０１のＲＩＥ加工
２）Ｏ2プラズマ処理
３）大気遮断膜１５１の堆積
【００５３】
大気遮断膜１５１は、図４(Ｃ)に示すように、第１の層間絶縁膜１３１上に、ＭｇＯ膜１４１及びキャパシタ２０１を覆うよう形成される。これにより、半導体装置の大気解放後において、ＭｇＯ膜１４１が、大気遮断膜１５１により大気から遮断され、大気から保護される。大気遮断膜１５１の例としては、Ａｌ2Ｏ3膜、ＳｉＯ2膜、ＳｉＡｌXＯY膜、ＴｉＯ2膜、ＺｒＯ2膜、又はこれらの膜のうちの１つ以上を含む積層膜が挙げられる。
【００５４】
なお、本実施形態では、基板１０１のＯ2プラズマ処理の代わりに水処理を行っても構わない。この場合、大気遮断膜１５１の堆積は、水処理後すばやく行う。水処理の終了から大気遮断膜１５１の堆積までの時間としては、１時間以内が望ましい。この時間は、ＭｇＯ膜４０１（１４１）の膜質（Ｘ線の半値幅）が良ければ長くすることが可能であり、これにより工程管理がやりやすくなる。
【００５５】
次に、図５(Ａ)に示すように、第１の層間絶縁膜１３１上に、ＭｇＯ膜１４１及びキャパシタ２０１を覆うように、大気遮断膜１５１を介して第２の層間絶縁膜１３２を堆積し、その後、ＣＭＰにより、第２の層間絶縁膜１３２を平坦化する。
【００５６】
次に、図５(Ａ)に示すように、ＰＥＰ及びＲＩＥにより、第３のプラグ１７３用のビアホールを形成する。第３のプラグ１７３用のビアホールは、第２の層間絶縁膜１３２、大気遮断膜１５１、及び第１の層間絶縁膜１３１を貫通するよう形成される。本実施形態では、第３のプラグ１７３用のビアホールは、拡散層１２１2の上面、下部電極２１１の側面、及びＭｇＯ膜１４１の側面が露出するように形成される。
【００５７】
次に、図５(Ａ)に示すように、第２の層間絶縁膜１３２上に、バリアメタル層１８１を堆積する。これにより、第３のプラグ１７３用のビアホールの側面及び底面に、バリアメタル層１８１が形成される。次に、図５(Ａ)に示すように、バリアメタル層１８１上に、第３のプラグ１７３用のプラグ材を堆積する。これにより、第３のプラグ１７３用のビアホール内に、バリアメタル層１８１を介してプラグ材が埋め込まれる。当該プラグ材はここでは、ポリシリコンである。次に、ＣＭＰにより当該プラグ材を平坦化する。これにより、図５(Ａ)に示すように、第３のプラグ１７３用のビアホール内のバリアメタル層１８１上に、プラグ材層１８２が形成される。
【００５８】
次に、図５(Ａ)に示すように、ＰＥＰ及びＲＩＥにより、第１のプラグ１７１用のビアホールを形成する。第１のプラグ１７１用のビアホールは、第２の層間絶縁膜１３２及び大気遮断膜１５１を貫通するよう形成される。本実施形態では、第１のプラグ１７１用のビアホールは、上部電極２１３の上面が露出するように形成される。
【００５９】
次に、図５(Ａ)に示すように、第２の層間絶縁膜１３２上に、第１のプラグ１７１用のプラグ材を堆積する。これにより、第１のプラグ１７１用のビアホール内に、プラグ材が埋め込まれる。次に、ＣＭＰにより当該プラグ材を平坦化する。これにより、図５(Ａ)に示すように、第１のプラグ１７１用のビアホール内に、第１のプラグ１７１が形成される。
【００６０】
なお、本実施形態では、第３のプラグ１７３用のビアホールが、下部電極２１１の側面が露出するよう形成されることに起因して、第３のプラグ１７３の形状が、下部電極２１１の上方から下方にかけてすぼまっている（図５(Ａ)参照）。即ち、第３のプラグ１７３の平面形状が、下部電極２１１の上方から下方にかけて小さくなっている。
【００６１】
次に、図５(Ｂ)に示すように、第２の層間絶縁膜１３２上に第２の配線層１６２を堆積し、第２の配線層１６２のパターニングを行う。次に、図５(Ｂ)に示すように、第２の層間絶縁膜１３２上に、第２の配線層１６２を覆うように、第３の層間絶縁膜１３３を形成する。なお、第２の配線層１６２をダマシン法で形成する場合には、第２の配線層１６２は、第３の層間絶縁膜１３３の形成後に形成される。
【００６２】
このようにして、図５(Ｂ)に示すように、基板１０１上に、強誘電体キャパシタ２０１及びスイッチングトランジスタ３０１が形成され、図１の半導体装置が製造される。
【００６３】
なお、図５(Ｂ)では、第３のプラグ１７３上に第３の層間絶縁膜１３３が形成されているが、セルサイズが許す場合には、第３のプラグ１７３上に第２の配線層１６２を配置してもよい。ただし、この場合には、第２の配線層１６２をパターニングする際に、第１のプラグ１７１上に配置される配線部分と、第３のプラグ１７３上に配置される配線部分とを分断し、これらの配線部分同士を電気的に絶縁する必要がある。
【００６４】
このような構造を有する第２の配線層１６２の例を、図６に示す。図６は、図１の半導体装置の構成の変形例を示す側方断面図である。
【００６５】
図６では、第２の配線層１６２は、第１のプラグ１７１上に配置され、第１のプラグ１７１と電気的に導通された部分１６２1と、第３のプラグ１７３上に配置され、第３のプラグ１７３と電気的に導通された部分１６２2を含んでおり、部分１６２1と部分１６２2は、互いに分断されている。
【００６６】
なお、本実施形態の第３のプラグ１７３は、下部電極２１１と拡散層１２１2とを電気的に導通させる目的で設けられている。よって、第３のプラグ１７３のうち、下部電極２１１の上面よりも上方に位置する部分は、この目的を達成する上では不要である。しかしながら、本実施形態では、第３のプラグ１７３が、強誘電体キャパシタ２０１や第２の層間絶縁膜１３２の形成前ではなく形成後に形成されることに起因して、第３のプラグ１７３の上面の高さは、下部電極２１１の上面より高くなっており、第２の層間絶縁膜１３２の上面とほぼ同じ高さとなっている。
【００６７】
以上のように、本実施形態では、ＭｇＯ膜１４１上に、下部電極２１１、強誘電体膜２１２、及び上部電極２１３を順に形成して、強誘電体キャパシタ２０１を形成する。これにより、本実施形態では、強誘電体キャパシタ２０１の分極特性を改善し、半導体装置の歩留まりを向上させることが可能となる。
【００６８】
また、本実施形態では、下部電極２１１と拡散層１２１2が、下部電極２１１の側方に配置された第３のプラグ１７３により導通される。これにより、本実施形態では、下部電極２１１をＭｇＯ膜１４１上に形成しつつ、下部電極２１１と拡散層１２１2とを比較的容易に導通させることが可能となる。
【００６９】
また、本実施形態では、第３のプラグ１７３を、バリアメタル層１８１とプラグ材層１８２とで形成し、バリアメタル層１８１を、ＭｇＯ膜１４１とプラグ材層１８２との間に介在させる。これにより、本実施形態では、ＭｇＯ膜１４１とプラグ材層１８２とがダイレクトに触れない形となり、プラグ材層１８２の酸化に起因するＭｇＯ膜１４１の還元を抑制することが可能となる。
【００７０】
このように、本実施形態によれば、強誘電体キャパシタ２０１の分極特性を向上させつつ、ＭｇＯ膜１４１の還元を抑制することが可能となる。本実施形態は例えば、プラグ材層１８２の材料として、ＭｇＯ膜１４１の還元を誘発する材料（ポリシリコン等）を使用する場合に有効である。
【００７１】
また、本実施形態では、第３のプラグ１７３が、強誘電体キャパシタ２０１の下部電極２１１の側面に接するよう配置される。これにより、本実施形態では、各メモリセルのサイズを小さくして、半導体装置のチップサイズを縮小し、半導体装置のコストを削減することが可能となる。
【００７２】
なお、本実施形態において、第３のプラグ１７３のプラグ材として、ＭｇＯ膜１４１の還元を誘発しにくい材料を使用する場合には、第３のプラグ１７３は、プラグ材のみで形成しても構わない。このようなプラグ材の例としては、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ｃｕ（銅）等のメタル材料が挙げられる。
【００７３】
このような構造を有する第３のプラグ１７３の例を、図７に示す。図７は、図１の半導体装置の構成の変形例を示す側方断面図である。
【００７４】
図７では、第３のプラグ１７３が、プラグ材層１８３のみで形成されている。プラグ材層１８３はここでは、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ｃｕ（銅）等のメタル材料で形成されている。
【００７５】
図７の半導体装置は、図５(Ａ)の工程において、バリアメタル層１８１及びプラグ材層１８２の埋め込みを、プラグ材層１８３の埋め込みに置き換えることで製造可能である。この場合には、第１及び第３のプラグ１７１，１７３を同じプラグ材で形成することで、これらのプラグ用のビアホールの形成工程を同一の工程とすると共に、これらのビアホールへのプラグ材の埋め込み工程を同一の工程とすることが可能となる。即ち、これらのプラグ用のビアホールを同時に形成すると共に、これらのビアホール内にプラグ材を同時に埋め込むことが可能となる。これにより、本変形例では、第１及び第３のプラグ１７１，１７３の形成工程を短縮することが可能となる。
【００７６】
なお、本変形例では、上部電極２１３の少なくとも最上位層は、Ｐｔ（白金）層等の貴金属層や、ＩｒＯ2層等の貴金属含有層とすることが望ましい。このような上部電極２１３には、第１に、そのエッチングレートが遅くなり、第１のプラグ１７１用のビアホールと、第３のプラグ１７３用のビアホールを同時に形成することが容易になるという利点がある。第２に、キャパシタ２０１のＲＩＥ加工の際に、キャパシタ２０１がテーパー形状に加工されやすくなり、下部電極２１１の側面が露出するよう第３のプラグ１７３用のビアホールを形成するのが容易になるという利点がある。
【００７７】
また、本変形例では、工程短縮の観点から言うと、第１及び第３のプラグ１７１，１７３用のビアホールは、同一の工程により形成することが望ましい。しかしながら、大気遮断膜１５１のＲＩＥエッチングレートが、第１及び第２の層間絶縁膜１３１，１３２のＲＩＥエッチングレートよりも小さい場合（例えば１／４以下の場合）等には、これらビアホールの形成工程は、別工程にしても構わない。
【００７８】
また、本変形例では、ＭｇＯ膜１４１と第３のプラグ１７３（プラグ材層１８３）との間にバリアメタル層を介在させる場合には、プラグ材層１８３を、ポリシリコン層としても構わない。このようなバリアメタル層の例としては、ＴｉＡｌＮ膜、ＴｉＮ膜、ＷＮ膜等が挙げられる。
【００７９】
本変形例によれば、第１実施形態と同様、強誘電体キャパシタ２０１の分極特性を向上させつつ、ＭｇＯ膜１４１の還元を抑制することが可能となる。
【００８０】
以下、本発明の第２及び第３実施形態について説明する。これらの実施形態は、第１実施形態の変形例であり、これらの実施形態については、第１実施形態との相違点を中心に説明する。
【００８１】
（第２実施形態）
図８は、第２実施形態の半導体装置の構成を示す側方断面図である。
【００８２】
第１実施形態（図１）では、第３のプラグ１７３は、下部電極２１１の側方に配置されており、ＭｇＯ膜１４１の側面と下部電極２１１の側面とに接している。
【００８３】
これに対し、第２実施形態（図８）では、第３のプラグ１７３は、下部電極２１１の下方に配置されており、下部電極２１１と接するようＭｇＯ膜１４１を貫通している。これにより、第２実施形態では、下部電極２１１と拡散層１２１2とが、第３のプラグ１７３により電気的に導通されている（図９も参照）。図９は、第２実施形態における第１〜第３のプラグ１７１〜１７３の配置を示した平面図である。
【００８４】
なお、第２実施形態では、第３のプラグ１７３がＭｇＯ膜１４１を貫通しているため、ＭｇＯ膜１４１は、図８に示すように、第３のプラグ１７３を取り囲む内壁面Ｓを有している。内壁面Ｓの詳細については、後述する。
【００８５】
本実施形態では、第３のプラグ１７３は、第１実施形態と同様、図８に示すように、第３のプラグ１７３の側面及び底面を形成するバリアメタル層１８１と、バリアメタル層１８１上に形成されたプラグ材層１８２とを含んでいる。バリアメタル層１８１は例えば、ＴｉＡｌＮ膜、ＴｉＮ膜、又はＷＮ膜である。また、本実施形態のプラグ材層１８２は、第１実施形態と同様、ポリシリコン層となっている。
【００８６】
そして、本実施形態では、バリアメタル層１８１は、図８に示すように、ＭｇＯ膜１４１の内壁面Ｓとプラグ材層１８２の側面との間に介在している。これにより、本実施形態では、ＭｇＯ膜１４１とプラグ材層１８２がダイレクトに触れない形となっている。
【００８７】
以上のように、本実施形態では、従来のＦｅＲＡＭと同様に、ＣＯＰ構造が採用され、下部電極２１１と拡散層１２１2は、下部電極２１１の下部に配置された第３のプラグ１７３により導通されている。しかしながら、本実施形態では、下部電極２１１の下部に、絶縁膜であるＭｇＯ膜１４１が配置されるため、単に第３のプラグ１７３の上部に下部電極２１１を配置するだけでは、下部電極２１１と拡散層１２１2とを導通させることができない。
【００８８】
そこで、本実施形態では、第３のプラグ１７３を、下部電極２１１の下部に配置すると共に、下部電極２１１と接するようＭｇＯ膜１４１を貫通させている。これにより、本実施形態では、下部電極２１１をＭｇＯ膜１４１上に形成しつつ、下部電極２１１と拡散層１２１2とを電気的に導通させることが可能となる。
【００８９】
また、本実施形態では、第３のプラグ１７３を形成する材料として、第１実施形態と同様、ポリシリコンが採用されている。そのため、本実施形態では、第３のプラグ１７３を形成するポリシリコンが、シリコン酸化膜に酸化され、ＭｇＯ膜１４１を形成するＭｇＯが、Ｍｇに還元されてしまう可能性がある。
【００９０】
そこで、本実施形態では、第３のプラグ１７３を、バリアメタル層１８１とプラグ材層１８２とで形成し、バリアメタル層１８１を、ＭｇＯ膜１４１の内壁面Ｓとプラグ材層１８２の側面との間に介在させている。これにより、本実施形態では、ＭｇＯ膜１４１とプラグ材層１８２とがダイレクトに触れない形となり、第３のプラグ１７３（プラグ材層１８２）を形成するポリシリコンの酸化と、ＭｇＯ膜１４１を形成するＭｇＯの還元を抑制することが可能となる。
【００９１】
なお、プラグ材層１８２は、ポリシリコン以外の材料で形成しても構わない。本実施形態では例えば、バリアメタル層１８１をＴｉＮ層とし、プラグ材層１８２をＷ層としても構わない。本実施形態の第３のプラグ１７３の構造は、例えば、プラグ材層１８２の材料として、ＭｇＯ膜１４１の還元を誘発する材料を使用する場合に有効である。
【００９２】
また、本実施形態では、下部電極２１１は、ＭｇＯ膜１４１上に順に形成された第１の電極層２１１1と第２の電極層２１１2とを含んでいる。そして、第３のプラグ１７３は、第２の電極層２１１2と接するよう、ＭｇＯ膜１４１と第１の電極層２１１1とを貫通している。本実施形態では、第１及び第２の電極層２１１1及び２１１2は、共にＩｒ膜、または共にＰｔ膜となっている。後述するように、第１の電極層２１１1は、第３のプラグ１７３の形成前に形成され、第２の電極層２１１2は、第３のプラグ１７３の形成後に形成される。
【００９３】
図１０及び図１１は、第２実施形態の半導体装置の製造方法を示す側方断面図である。
【００９４】
図１０(Ａ)に示す工程は、図４(Ａ)に示す工程と同様に行う。また、図１０(Ｂ)に示す工程は、ＭｇＯ膜４０１の堆積及び熱処理までは、図４(Ｂ)に示す工程と同様に行う。
【００９５】
次に、本実施形態では、図１０(Ｂ)に示すように、スパッタ法により、ＭｇＯ膜４０１上に、下部電極材料４１１のうちの第１の電極層４１１1を堆積する。この際、（001）配向膜であるＭｇＯ膜４０１を大気にさらすことなく第１の電極層４１１1を堆積することが望ましい。第１の電極層４１１1は、図８に示す第１の電極層２１１1に対応している。
【００９６】
次に、図１０(Ｂ)に示すように、ＰＥＰ及びＲＩＥにより、第３のプラグ１７３用のビアホールを形成する。第３のプラグ１７３用のビアホールは、第１の電極層４１１1、ＭｇＯ膜４０１、及び第１の層間絶縁膜１３１を貫通し、拡散層１２１2が露出するよう形成される。
【００９７】
次に、図１０(Ｂ)に示すように、第１の電極層４１１1上に、バリアメタル層１８１を堆積する。これにより、第３のプラグ１７３用のビアホールの側面及び底面に、バリアメタル層１８１が形成される。次に、図１０(Ｂ)に示すように、バリアメタル層１８１上に、第３のプラグ１７３用のプラグ材を堆積する。これにより、第３のプラグ１７３用のビアホール内に、バリアメタル層１８１を介してプラグ材が埋め込まれる。当該プラグ材はここでは、ポリシリコンである。次に、ＣＭＰにより当該プラグ材を平坦化する。これにより、図１０(Ｂ)に示すように、第３のプラグ１７３用のビアホール内のバリアメタル層１８１上に、プラグ材層１８２が形成される。
【００９８】
次に、図１０(Ｃ)に示すように、スパッタ法により、第１の電極層４１１1上に、下部電極材料４１１のうちの第２の電極層４１１2、強誘電体材料４１２、及び上部電極材料４１３を順に堆積する。第２の電極層４１１2は、図８に示す第２の電極層２１１2に対応している。
【００９９】
本実施形態では、下部電極材料４１１の第１及び第２の電極層４１１1，４１１2は共にＰｔ膜、強誘電体材料４１２はＰＺＴ膜となっている。本実施形態では、強誘電体材料４１２のスパッタ堆積後、酸素中での６５０℃のＲＴＡ熱処理により、強誘電体材料４１２を結晶化する。これにより、強誘電体材料４１２が、（001）配向膜へと変化する。なお、強誘電体材料４１２は、６５０℃の高温スパッタ法で形成してもよい。
【０１００】
また、本実施形態では、強誘電体材料４１２を、６００℃〜６５０℃のＭＯＣＶＤで形成してもよい。この場合には、第１及び第２の電極層４１１1，４１１2としてＩｒ膜を使用することが考えられる。この場合、（001）配向膜であるＭｇＯ膜４０１上に形成される第１及び第２の電極層（Ｉｒ膜）４１１1，４１１2は、（001）配向膜となり、（001）配向膜である第１及び第２の電極層４１１1，４１１2上に形成される強誘電体材料（ＰＺＴ膜）４１２もまた、（001）配向膜となる。
【０１０１】
次に、図１０(Ｃ)に示すように、上部電極材料４１３上に、キャパシタ加工用のマスク層４２１を形成する。第１実施形態と同様である。
【０１０２】
図１１(Ａ)〜(Ｃ)に示す工程は、図４(Ｃ)〜図５(Ｂ)に示す工程と同様に行う。ただし、これらの工程中では、第３のプラグ１７３の形成は不要である。
【０１０３】
このようにして、図１１(Ｃ)に示すように、基板１０１上に、強誘電体キャパシタ２０１及びスイッチングトランジスタ３０１が形成され、図８の半導体装置が製造される。
【０１０４】
以上のように、本実施形態によれば、第１実施形態と同様、強誘電体キャパシタ２０１の分極特性を向上させつつ、ＭｇＯ膜１４１の還元を抑制することが可能となる。このような効果を、第１実施形態では、第３のプラグ１７３を下部電極２１１の側方に配置することで実現するのに対し、本実施形態では、第３のプラグ１７３を下部電極２１１の下方に配置することで実現する。本実施形態は例えば、プラグ材層１８２の材料として、ＭｇＯ膜１４１の還元を誘発する材料（ポリシリコン等）を使用する場合に有効である。
【０１０５】
また、本実施形態では、第３のプラグ１７３が、強誘電体キャパシタ２０１の下部電極２１１の下方に配置される。これにより、本実施形態では、各メモリセルのサイズを第１実施形態よりも更に小さくして、半導体装置のチップサイズを縮小し、半導体装置のコストを削減することが可能となる。
【０１０６】
なお、本実施形態の下部電極２１１は、第３のプラグ１７３の形成前に形成される第１の電極層２１１1と、第３のプラグ１７３の形成後に形成される第２の電極層２１１2とを含んでいるが、下部電極２１１は、第３のプラグ１７３の形成後に形成される第２の電極層２１１2のみで形成しても構わない。この場合、第２の電極層２１１2は、ＭｇＯ膜１４１上に形成されたバリアメタル層と、当該バリアメタル層上に形成された電極層とで形成しても構わない。
【０１０７】
また、本実施形態において、第３のプラグ１７３のプラグ材として、ＭｇＯ膜１４１の還元を誘発しにくい材料を使用する場合には、第３のプラグ１７３は、プラグ材のみで形成しても構わない。このようなプラグ材の例としては、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ｃｕ（銅）等のメタル材料が挙げられる。
【０１０８】
このような構造を有する第３のプラグ１７３の例を、図１２に示す。図１２は、図８の半導体装置の構成の変形例を示す側方断面図である。
【０１０９】
図１２では、第３のプラグ１７３が、プラグ材層１８３のみで形成されている。プラグ材層１８３はここでは、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ｃｕ（銅）等のメタル材料で形成されている。また、プラグ層１８３は例えば、ＴｉＮ層としても構わない。図１２の半導体装置は、図１０(Ｂ)の工程において、バリアメタル層１８１及びプラグ材層１８２の埋め込みを、プラグ材層１８３の埋め込みに置き換えることで製造可能である。
【０１１０】
なお、本変形例では、ＭｇＯ膜１４１と第３のプラグ１７３（プラグ材層１８３）との間にバリアメタル層を介在させる場合には、プラグ材層１８３を、ポリシリコン層としても構わない。このようなバリアメタル層の例としては、ＴｉＡｌＮ膜、ＴｉＮ膜、ＷＮ膜等が挙げられる。
【０１１１】
本変形例によれば、第２実施形態と同様、強誘電体キャパシタ２０１の分極特性を向上させつつ、ＭｇＯ膜１４１の還元を抑制することが可能となる。
【０１１２】
（第３実施形態）
図１３は、第３実施形態の半導体装置の構成を示す側方断面図である。
【０１１３】
第１及び第２実施形態（図１，図８）では、強誘電体キャパシタ２０１とスイッチングトランジスタ３０１は、ビット線ＢＬに相当する第１の配線層１６１と、プレート線ＰＬに相当する第２の配線層１６２との間に直列接続されている。そして、ビット線ＢＬは、第２のプラグ１７２を介して拡散層１２１1に導通され、プレート線ＰＬは、第１のプラグ１７１を介して上部電極２１３に導通されており、下部電極２１１と拡散層１２１2は、第３のプラグ１７３により互いに導通されている。
【０１１４】
一方、第３実施形態（図１３）では、強誘電体キャパシタ２０１とスイッチングトランジスタ３０１は、ビット線ＢＬに相当する第１の配線層１６１と、プレート線ＰＬとして機能する下部電極２１１との間に直列接続されている。そして、ビット線ＢＬは、第２のプラグ１７２を介して拡散層１２１1に導通されており、上部電極２１３と拡散層１２１2は、第２の配線層１６２、第１のプラグ１７１、及び第３のプラグ１７３により互いに導通されている（図１４も参照）。図１４は、第３実施形態における第１〜第３のプラグ１７１〜１７３の配置を示した平面図である。
【０１１５】
本実施形態では、第１及び第２の配線層１６１，１６２や、第１〜第３のプラグ１７１〜１７３は、次のように配置されている。
【０１１６】
第１の配線層１６１は、トランジスタ３０１と下部電極２１１との間に配置され、第２の配線層１６２は、上部電極２１３の上方に形成されている（図１３）。また、第１のプラグ１７１は、上部電極２１３上に形成され、上部電極２１３と第２の配線層１６２とを電気的に導通させている。また、第２のプラグ１７２は、拡散層１２１1上に形成され、拡散層１２１1と第１の配線層１６１とを電気的に導通させている。また、第３のプラグ１７３は、拡散層１２１2上に形成され、拡散層１２１2と第２の配線層１６２とを電気的に導通させている。
【０１１７】
ここで、本実施形態と従来のＦｅＲＡＭとの比較を行う。
【０１１８】
上述のように、従来のＦｅＲＡＭでは、ＣＯＰ構造が採用され、下部電極と拡散層は、下部電極下に配置されたプラグにより導通されることが多い。しかしながら、本実施形態では、下部電極２１１の下部に、絶縁膜であるＭｇＯ膜１４１が配置されるため、ＣＯＰ構造を採用するのが難しい。
【０１１９】
そこで、本実施形態では、下部電極２１１と拡散層１２１2とを導通させる構造ではなく、上部電極２１３と拡散層１２１2とを導通させる構造を採用する。これにより、本実施形態では、ＣＯＰ構造を採用する必要がなくなる。
【０１２０】
そして、本実施形態では、上部電極２１３と拡散層１２１2を、図１３に示すように、第２の配線層１６２、第１のプラグ１７１、及び第３のプラグ１７３により導通させる。これにより、本実施形態では、下部電極２１１をＭｇＯ膜１４１上に形成しつつ、キャパシタ２０１と拡散層１２１2とを容易に導通させることが可能となる。
【０１２１】
また、本実施形態では、第３のプラグ１７３は、ＭｇＯ膜１４１に接触させる必要がない。そのため、本実施形態によれば、第３のプラグ１７３のプラグ材が、ＭｇＯ膜１４１の還元を誘発する材料である場合であっても、第３のプラグ１７３に起因するＭｇＯ膜１４１の還元を、バリアメタル層なしで抑制することが可能となる。
【０１２２】
なお、本実施形態では、第３のプラグ１７３のプラグ材は、ポリシリコンでもメタル材でも構わない。また、本実施形態の第３のプラグ１７３は、バリアメタル層を含んでいても含んでいなくても構わない。
【０１２３】
ただし、本実施形態では、第３のプラグ１７３のプラグ材は、第１のプラグ１７１のプラグ材と同じ材料とすることが望ましい。これにより、本実施形態では、第１及び第３のプラグ１７１，１７３用のプラグ材の埋め込み工程や、これらのプラグ用のビアホールの形成工程を、同一の工程とすることが可能となる。
【０１２４】
図１５及び図１６は、第３実施形態の半導体装置の製造方法を示す側方断面図である。
【０１２５】
図１５(Ａ)〜図１６(Ｂ)に示す工程は、図４(Ａ)〜図５(Ｂ)に示す工程と同様に行うことが可能である。ただし、図１６(Ａ)の工程において、第３のプラグ１７３用のビアホールは、ＭｇＯ膜１４１の側面が露出するように形成する必要はない。また、図１６(Ｂ)の工程において、第２の配線層１６２は、第１のプラグ１７１と第３のプラグ１７３とを導通させる配線部分が形成されるようパターニングされる。
【０１２６】
このようにして、図１６(Ｂ)に示すように、基板１０１上に、強誘電体キャパシタ２０１及びスイッチングトランジスタ３０１が形成され、図１３の半導体装置が製造される。
【０１２７】
なお、本実施形態では、上述のように、第１の配線層１６１がビット線ＢＬとして機能し、下部電極２１１がプレート線ＰＬとして機能する。図１３に示すように、ビット線ＢＬは、Ｘ−Ｘ’線（図１４参照）に平行な方向に伸びるように配置され、プレート線ＰＬは、Ｘ−Ｘ’線に垂直な方向に伸びるように配置される。
【０１２８】
以上のように、本実施形態によれば、第１，第２実施形態と同様、強誘電体キャパシタ２０１の分極特性を向上させつつ、ＭｇＯ膜１４１の還元を抑制することが可能となる。このような効果を、第１，第２実施形態では、強誘電体キャパシタ２０１とスイッチングトランジスタ３０１を、第１の配線層１６１と第２の配線層１６２との間に直列接続することで実現するのに対し、本実施形態では、強誘電体キャパシタ２０１とスイッチングトランジスタ３０１を、第１の配線層１６１と下部電極２１１との間に直列接続することで実現する。よって、本実施形態によれば、第３のプラグ１７３をＭｇＯ膜１４１に接触させる必要がなくなる。よって、本実施形態では、第３のプラグ１７３のプラグ材は、ポリシリコンでもメタル材でも構わない。また、本実施形態の第３のプラグ１７３は、バリアメタル層を含んでいても含んでいなくても構わない。
【０１２９】
以上、本発明の具体的な態様の例を、第１から第３実施形態により説明したが、本発明は、これらの実施形態に限定されるものではない。
【符号の説明】
【０１３０】
１０１  基板
１１１  ＳＴＩ層
１２１  拡散層
１３１  第１の層間絶縁膜
１３２  第２の層間絶縁膜
１３３  第３の層間絶縁膜
１４１  ＭｇＯ膜
１５１  大気遮断膜
１６１  第１の配線層
１６２  第２の配線層
１７１  第１のプラグ
１７２  第２のプラグ
１７３  第３のプラグ
１８１  バリアメタル層
１８２  プラグ材層
１８３  プラグ材層
２０１  強誘電体キャパシタ
２１１  下部電極
２１２  強誘電体膜
２１３  上部電極
３０１  スイッチングトランジスタ
３１１  ゲート絶縁膜
３１２  ゲート電極
４０１  ＭｇＯ膜
４１１  下部電極材料
４１２  強誘電体材料
４１３  上部電極材料
４２１  マスク層
【図１】
2011138903.tif 000003
【図２】
2011138903.tif 000004
【図３】
2011138903.tif 000005
【図４】
2011138903.tif 000006
【図５】
2011138903.tif 000007
【図６】
2011138903.tif 000008
【図７】
2011138903.tif 000009
【図８】
2011138903.tif 000010
【図９】
2011138903.tif 000011
【図１０】
2011138903.tif 000012
【図１１】
2011138903.tif 000013
【図１２】
2011138903.tif 000014
【図１３】
2011138903.tif 000015
【図１４】
2011138903.tif 000016
【図１５】
2011138903.tif 000017
【図１６】
2011138903.tif 000018