(57)【要約】【課題】動画表示における画像の不連続性を解消しながら、ほとんど更新されない画像についてはデータ転送頻度を抑制できる表示コントローラを提供する。【解決手段】この表示コントローラは、画像データ及び該画像データによって表される画像の画素領域を表すパラメータを入力する第１のインタフェースと、第１及び第２の領域を有するメモリと、予め指定された指定領域を表すパラメータを格納するレジスタと、第１のインタフェースに入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に、画像データを第１及び第２の領域に交互に書き込み、該画素領域が指定領域外である場合に、画像データを第１及び第２の領域に並列的に書き込む画像データライト回路と、画像データを第１及び第２の領域から交互に読み出す第２のインタフェースとを含む。【選択図】図１
2011075698.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルに画像を表示させる表示コントローラであって、
画像データ及び該画像データによって表される画像の画素領域を表すパラメータを外部から入力する第１のインタフェースと、
画像データを格納する第１の領域及び第２の領域を有するメモリと、
予め指定された指定領域を表すパラメータを格納するレジスタと、
前記第１のインタフェースに入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に、前記第１のインタフェースに入力された画像データを前記メモリの第１の領域の一部と第２の領域の一部とに１つのフレーム毎に交互に書き込み、該画素領域が指定領域外である場合に、前記第１のインタフェースに入力された画像データを前記メモリの第１の領域の一部と第２の領域の一部とに並列的に書き込む画像データライト回路と、
画像データを前記メモリの第１の領域と第２の領域とから少なくとも１つのフレーム毎に交互に読み出して、画像データを表示パネルに供給する第２のインタフェースと、
を具備する表示コントローラ。
【請求項２】
前記画像データライト回路が、
前記第１のインタフェースに入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に第１の比較結果を出力し、該画素領域が指定領域内でない場合に第２の比較結果を出力する比較器と、
前記比較器が第１の比較結果を出力する場合に、前記第１のインタフェースに入力された画像データを前記メモリの第１の領域の一部と第２の領域の一部とに１つのフレーム毎に交互に書き込み、前記比較器が第２の比較結果を出力する場合に、前記第１のインタフェースに入力された画像データを前記メモリの第１の領域の一部に書き込むメインライトパスコントローラと、
前記比較器が第２の比較結果を出力する場合に、前記第１のインタフェースに入力された画像データを前記メモリの第２の領域の一部に書き込むサブライトパスコントローラと、
を含む、請求項１記載の表示コントローラ。
【請求項３】
前記比較器が第２の比較結果を出力する場合に、前記メインライトパスコントローラが、前記第１のインタフェースに入力された画像データを前記メモリの第１の領域の一部に書き込み、同時に、前記サブライトパスコントローラが、前記第１のインタフェースに入力された画像データを前記メモリの第２の領域の一部に書き込む、請求項２記載の表示コントローラ。
【請求項４】
表示パネルに画像を表示させる表示コントローラであって、
画像データ及び該画像データによって表される画像の画素領域を表すパラメータを外部から入力する第１のインタフェースと、
画像データを格納する第１の領域及び第２の領域を有するメモリと、
予め指定された指定領域を表すパラメータを格納するレジスタと、
前記第１のインタフェースに入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に、前記第１のインタフェースに入力された画像データを前記メモリの第１の領域の一部と第２の領域の一部とに１つのフレーム毎に交互に書き込み、該画素領域が指定領域外である場合に、前記第１のインタフェースに入力された画像データを前記メモリの第１の領域の一部に書き込む画像データライト回路と、
指定領域の画像を表す画像データを前記メモリの第１の領域の一部と第２の領域の一部とから少なくとも１つのフレーム毎に交互に読み出すと共に、指定領域以外の領域の画像を表す画像データを前記メモリの第１の領域の一部から読み出して、画像データを表示パネルに供給する第２のインタフェースと、
を具備する表示コントローラ。
【請求項５】
前記画像データライト回路が、
前記第１のインタフェースに入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に第１の比較結果を出力し、該画素領域が指定領域内でない場合に第２の比較結果を出力する比較器と、
前記比較器が第１の比較結果を出力する場合に、前記第１のインタフェースに入力された画像データを前記メモリの第１の領域の一部と第２の領域の一部とに１つのフレーム毎に交互に書き込み、前記比較器が第２の比較結果を出力する場合に、前記第１のインタフェースに入力された画像データを前記メモリの第１の領域の一部に書き込むメインライトパスコントローラと、
を含む、請求項４記載の表示コントローラ。
【請求項６】
前記比較器が、前記第１のインタフェースに入力されたパラメータによって表される画素領域の位置及びサイズを、予め指定された指定領域の位置及びサイズと比較する、請求項２又は５記載の表示コントローラ。
【請求項７】
請求項１〜６のいずれか１項記載の表示コントローラを具備する電子機器。
【請求項８】
画像データを格納する第１の領域及び第２の領域を有するメモリを用いて、表示パネルに画像を表示させる画像表示方法であって、
画像データ及び該画像データによって表される画像の画素領域を表すパラメータを外部から入力するステップ（ａ）と、
ステップ（ａ）において入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に、ステップ（ａ）において入力された画像データを前記メモリの第１の領域の一部と第２の領域の一部とに１つのフレーム毎に交互に書き込み、該画素領域が指定領域外である場合に、ステップ（ａ）において入力された画像データを前記メモリの第１の領域の一部と第２の領域の一部とに並列的に書き込むステップ（ｂ）と、
画像データを前記メモリの第１の領域と第２の領域とから少なくとも１つのフレーム毎に交互に読み出して、画像データを表示パネルに供給するステップ（ｃ）と、
を具備する画像表示方法。
【請求項９】
画像データを格納する第１の領域及び第２の領域を有するメモリを用いて、表示パネルに画像を表示させる画像表示方法であって、
画像データ及び該画像データによって表される画像の画素領域を表すパラメータを外部から入力するステップ（ａ）と、
ステップ（ａ）において入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に、ステップ（ａ）において入力された画像データを前記メモリの第１の領域の一部と第２の領域の一部とに１つのフレーム毎に交互に書き込み、該画素領域が指定領域外である場合に、ステップ（ａ）において入力された画像データを前記メモリの第１の領域の一部に書き込むステップ（ｂ）と、
指定領域の画像を表す画像データを前記メモリの第１の領域の一部と第２の領域の一部とから少なくとも１つのフレーム毎に交互に読み出すと共に、指定領域以外の領域の画像を表す画像データを前記メモリの第１の領域の一部から読み出して、画像データを表示パネルに供給するステップ（ｃ）と、
を具備する画像表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話や携帯用のＯＡ機器等の電子機器において、ＬＣＤ（Liquid Crystal Display：液晶表示）パネル、プラズマ表示パネル、及び、有機ＥＬ（Electro-Luminescence：エレクトロルミネッセンス）表示パネル等の表示パネルを制御する表示コントローラに関する。さらに、本発明は、そのような表示コントローラを用いた電子機器及び画像表示方法等に関する。
【背景技術】
【０００２】
携帯電話や携帯用のＯＡ機器等の電子機器においては、ホストＣＰＵから出力される画像データをメモリに一旦格納し、メモリに格納されている画像データを用いて表示パネルに画像を表示させる表示コントローラが用いられている。そのような表示コントローラにおいて、２フレーム分の画像データを格納するための領域（領域Ａ及び領域Ｂ）をメモリ内に確保し、ホストＣＰＵから出力される画像データを１つのフレーム毎に領域Ａと領域Ｂとに交互に書き込み、領域Ａと領域Ｂとの内で、画像データの書き込みが行われていない方の領域から画像データを交互に読み出して表示パネルに出力する方式が知られている。このような方式は、一般に、ダブルバッファ方式と呼ばれており、動画のように頻繁に更新が行われる画像を表示する際に有効である。
【０００３】
ダブルバッファ方式によれば、メモリから画像データが読み出されている間に、次の１フレーム分の画像データをメモリに書き込むことができるので、１フレーム分の画像データを格納するための領域しか有さないシングルバッファ方式のメモリを用いる場合と比較して、画像の更新を高速で行うことができる。
【０００４】
また、シングルバッファ方式のメモリにおいて画像データの書き込みと読み出しとを同時に行う場合には、画像データの書き込み位置が画像データの読み出し位置を追い越す際や、画像データの読み出し位置が画像データの書き込み位置を追い越す際に、画像の不連続性が発生するが、ダブルバッファ方式によれば、そのような画像の不連続性が解消される。従って、動画のように頻繁に更新が行われる画像を表示するために、ダブルバッファ方式を用いることが望まれている。
【０００５】
しかしながら、例えば、携帯電話において、アンテナマークや電池マーク等の画像については、ホストＣＰＵは、本来、更新の必要がある時のみ画像データを転送する。従来のダブルバッファ方式においては、ホストＣＰＵから転送される１フレーム分の画像データが、メモリの領域Ａと領域Ｂとの内の一方にしか書き込まれないので、領域Ａと領域Ｂとから画像データを交互に読み出して表示パネルに出力すると、アンテナマークや電池マーク等の画像が点滅して表示されてしまうという不具合が生じる。
【０００６】
そのような不具合を解消するために、１フレームの画面における全ての画像データをダブルバッファすることが行われている。即ち、１フレームの画面における一部の領域のみに動画が表示され、他の領域にはほとんど更新されない画像が表示される場合においても、１フレームの画面における全ての画像データが頻繁にメモリに書き込まれる。そのために、データ転送頻度が高くなり、消費電力が増加してしまう。
【０００７】
関連する技術として、特許文献１には、表示処理の速さと表示画面の美しさとのバランスを考慮し、ユーザビリティに優れた画面更新処理を行うことができる携帯電話機が開示されている。この携帯電話機は、入力した更新データを一時的に蓄えてから出力するフレームバッファを複数用いて画面更新処理を行う携帯電話機であって、更新データにおける更新範囲を算出する算出手段と、更新データを入力するフレームバッファを切り替え可能な入力側切替手段と、更新データを出力するフレームバッファを切り替え可能な出力側切替手段とを備え、算出手段により算出された更新範囲が所定値以上であった場合に、入力側切替手段は、出力側切替手段が出力しているフレームバッファとは異なるフレームバッファに接続して更新データを入力し、出力側切替手段は、この更新データの入力が完了するのに基づいて、フレームバッファを入力側切替手段が入力しているフレームバッファに接続して更新データを出力する。
【０００８】
特許文献１によれば、画面更新処理の際に、表示画面の更新範囲に基づいて、シングルバッファ方式又はダブルバッファ方式を選択して表示処理を行うことができるものの、更新データにおける更新範囲を算出する必要がある。実施形態によれば、画面更新範囲の面積が所定値以上であるか否かによってシングルバッファ方式又はダブルバッファ方式が選択されるので、動画とほとんど更新されない画像とを正確に判別できるとは限らない。
【０００９】
また、特許文献２には、更新された部分を含む物理的に連続する領域を、定められた時間毎に合成処理することによって、システム性能の向上を実現することができる表示データ合成装置が開示されている。この表示データ合成装置は、表示データを画面に表示する表示装置に表示データを転送する装置であって、表示装置の画面に表示可能な２つ以上の画像レイヤ分の画像データを記憶する画像データ記憶手段と、画像データ記憶手段に画像データを描画する描画手段と、画像データ記憶手段に記憶されている各画像データの更新を検知する更新検知手段と、更新検知手段によって１つ以上の画像データに対しての更新が検知された場合に、更新が検知された各画像レイヤ内のそれぞれの連続更新領域を検知する連続更新領域検知手段と、連続更新領域が表示装置の画面の座標上において和集合となる領域に相当する、物理アドレスにおいて連続する領域を合成領域として、２つ以上の画像データの合成領域を合成する合成手段と、合成手段により合成された合成データを表示データとして表示装置に転送する合成データ転送手段とを備える。
【００１０】
特許文献２によれば、動画を表す画像データとほとんど更新されない画像を表す画像データとを複数の画像レイヤに分離して格納することにより、それぞれの画像に適合する更新を行うことができるものの、複数の画像レイヤを格納するためにメモリの容量が増加してしまうという問題点がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−９４０５号公報（第３、６頁、図２）
【特許文献２】特開２００５−２７５０３６号公報（第５頁、図７）
【発明の概要】
【発明が解決しようとする課題】
【００１２】
そこで、上記の点に鑑み、本発明の幾つかの態様は、ダブルバッファ方式によって動画表示における画像の不連続性を解消しながら、ほとんど更新されない画像についてはデータ転送頻度を抑制して消費電力を低減することができる表示コントローラ、及び、そのような表示コントローラを用いた電子機器及び画像表示方法を提供できる。
【課題を解決するための手段】
【００１３】
以上の課題を解決するため、本発明の第１の観点に係る表示コントローラは、表示パネルに画像を表示させる表示コントローラであって、画像データ及び該画像データによって表される画像の画素領域を表すパラメータを外部から入力する第１のインタフェースと、画像データを格納する第１の領域及び第２の領域を有するメモリと、予め指定された指定領域を表すパラメータを格納するレジスタと、第１のインタフェースに入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に、第１のインタフェースに入力された画像データをメモリの第１の領域の一部と第２の領域の一部とに１つのフレーム毎に交互に書き込み、該画素領域が指定領域外である場合に、第１のインタフェースに入力された画像データをメモリの第１の領域の一部と第２の領域の一部とに並列的に書き込む画像データライト回路と、画像データをメモリの第１の領域と第２の領域とから少なくとも１つのフレーム毎に交互に読み出して、画像データを表示パネルに供給する第２のインタフェースとを具備する。
【００１４】
ここで、画像データライト回路が、第１のインタフェースに入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に第１の比較結果を出力し、該画素領域が指定領域内でない場合に第２の比較結果を出力する比較器と、比較器が第１の比較結果を出力する場合に、第１のインタフェースに入力された画像データをメモリの第１の領域の一部と第２の領域の一部とに１つのフレーム毎に交互に書き込み、比較器が第２の比較結果を出力する場合に、第１のインタフェースに入力された画像データをメモリの第１の領域の一部に書き込むメインライトパスコントローラと、比較器が第２の比較結果を出力する場合に、第１のインタフェースに入力された画像データをメモリの第２の領域の一部に書き込むサブライトパスコントローラとを含むようにしても良い。
【００１５】
さらに、比較器が第２の比較結果を出力する場合に、メインライトパスコントローラが、第１のインタフェースに入力された画像データをメモリの第１の領域の一部に書き込み、同時に、サブライトパスコントローラが、第１のインタフェースに入力された画像データをメモリの第２の領域の一部に書き込むようにしても良い。
【００１６】
また、本発明の第２の観点に係る表示コントローラは、表示パネルに画像を表示させる表示コントローラであって、画像データ及び該画像データによって表される画像の画素領域を表すパラメータを外部から入力する第１のインタフェースと、画像データを格納する第１の領域及び第２の領域を有するメモリと、予め指定された指定領域を表すパラメータを格納するレジスタと、第１のインタフェースに入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に、第１のインタフェースに入力された画像データをメモリの第１の領域の一部と第２の領域の一部とに１つのフレーム毎に交互に書き込み、該画素領域が指定領域外である場合に、第１のインタフェースに入力された画像データをメモリの第１の領域の一部に書き込む画像データライト回路と、指定領域の画像を表す画像データをメモリの第１の領域の一部と第２の領域の一部とから少なくとも１つのフレーム毎に交互に読み出すと共に、指定領域以外の領域の画像を表す画像データをメモリの第１の領域の一部から読み出して、画像データを表示パネルに供給する第２のインタフェースとを具備する。
【００１７】
ここで、画像データライト回路が、第１のインタフェースに入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に第１の比較結果を出力し、該画素領域が指定領域内でない場合に第２の比較結果を出力する比較器と、比較器が第１の比較結果を出力する場合に、第１のインタフェースに入力された画像データをメモリの第１の領域の一部と第２の領域の一部とに１つのフレーム毎に交互に書き込み、比較器が第２の比較結果を出力する場合に、第１のインタフェースに入力された画像データをメモリの第１の領域の一部に書き込むメインライトパスコントローラとを含むようにしても良い。
【００１８】
以上において、比較器が、第１のインタフェースに入力されたパラメータによって表される画素領域の位置及びサイズを、予め指定された指定領域の位置及びサイズと比較するようにしても良い。
本発明に係る電子機器は、上記何れかの表示パネルインタフェースを具備する。
【００１９】
本発明の第１の観点に係る画像表示方法は、画像データを格納する第１の領域及び第２の領域を有するメモリを用いて、表示パネルに画像を表示させる画像表示方法であって、画像データ及び該画像データによって表される画像の画素領域を表すパラメータを外部から入力するステップ（ａ）と、ステップ（ａ）において入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に、ステップ（ａ）において入力された画像データをメモリの第１の領域の一部と第２の領域の一部とに１つのフレーム毎に交互に書き込み、該画素領域が指定領域外である場合に、ステップ（ａ）において入力された画像データをメモリの第１の領域の一部と第２の領域の一部とに並列的に書き込むステップ（ｂ）と、画像データをメモリの第１の領域と第２の領域とから少なくとも１つのフレーム毎に交互に読み出して、画像データを表示パネルに供給するステップ（ｃ）とを具備する。
【００２０】
また、本発明の第２の観点に係る画像表示方法は、画像データを格納する第１の領域及び第２の領域を有するメモリを用いて、表示パネルに画像を表示させる画像表示方法であって、画像データ及び該画像データによって表される画像の画素領域を表すパラメータを外部から入力するステップ（ａ）と、ステップ（ａ）において入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合に、ステップ（ａ）において入力された画像データをメモリの第１の領域の一部と第２の領域の一部とに１つのフレーム毎に交互に書き込み、該画素領域が指定領域外である場合に、ステップ（ａ）において入力された画像データをメモリの第１の領域の一部に書き込むステップ（ｂ）と、指定領域の画像を表す画像データをメモリの第１の領域の一部と第２の領域の一部とから少なくとも１つのフレーム毎に交互に読み出すと共に、指定領域以外の領域の画像を表す画像データをメモリの第１の領域の一部から読み出して、画像データを表示パネルに供給するステップ（ｃ）とを具備する。
【発明の効果】
【００２１】
本発明の第１の観点によれば、外部から入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合にダブルバッファ動作を行い、該画素領域が指定領域外である場合に画像データをメモリの第１の領域の一部と第２の領域の一部とに並列的に書き込み、画像データをメモリの第１の領域と第２の領域とから少なくとも１つのフレーム毎に交互に読み出すことにより、ダブルバッファ方式によって動画表示における画像の不連続性を解消しながら、ほとんど更新されない画像についてはデータ転送頻度を抑制して消費電力を低減することができる。
【００２２】
また、本発明の第２の観点によれば、外部から入力されたパラメータによって表される画素領域を予め指定された指定領域と比較して、該画素領域が指定領域内である場合にダブルバッファ動作を行い、該画素領域が指定領域外である場合に画像データをメモリの第１の領域の一部に書き込み、指定領域の画像を表す画像データをメモリの第１の領域の一部と第２の領域の一部とから少なくとも１つのフレーム毎に交互に読み出すと共に、指定領域以外の領域の画像を表す画像データをメモリの第１の領域の一部から読み出すことにより、ダブルバッファ方式によって動画表示における画像の不連続性を解消しながら、ほとんど更新されない画像についてはデータ転送頻度を抑制して消費電力を低減することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施形態に係る電子機器の回路構成を示すブロック図。
【図２】図１に示すメモリにおける記憶領域の割り当てを説明するための図。
【図３】画像データの書き込みタイミングと読み出しタイミングとの関係を示す図。
【図４】本発明の第２の実施形態に係る電子機器の回路構成を示すブロック図。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る表示コントローラを用いる電子機器の回路構成を示すブロック図である。この電子機器は、携帯電話や携帯用のＯＡ機器等の電子機器であるが、図１においては、画像表示に関する部分のみが示されている。
【００２５】
図１に示すように、この電子機器は、テレビジョン放送を受信して画像データを出力するチューナ１０と、画像表示に関する制御を行うホストＣＰＵ２０と、本発明の第１の実施形態に係る表示コントローラ３０と、表示コントローラ３０にクロック信号ＣＬＫを供給する発振回路４０と、表示コントローラ３０から供給される画像データ及び同期信号等に基づいて画像を表示する表示パネル５０とを含んでいる。表示パネル５０は、ＬＣＤパネル、プラズマ表示パネル、又は、有機ＥＬ表示パネル等である。
【００２６】
表示コントローラ３０は、ホストインタフェース３１と、画像データライト回路３２と、メモリ３６と、表示パネルインタフェース３７と、レジスタ３８とを含んでいる。画像データライト回路３２は、メインライトパスコントローラ３３と、サブライトパスコントローラ３４と、比較器３５とを含んでいる。
【００２７】
本実施形態においては、メモリ３６が、ダブルバッファ動作を行うために、１フレーム分の画像データを格納する領域Ａと、１フレーム分の画像データを格納する領域Ｂとを有している。また、通常のダブルバッファ動作を行うダブルバッファモードの他に、表示パネル５０に表示される画像における一部の領域（ダブルバッファ・パーシャル・アップデイト領域）のみについてメモリ３６のダブルバッファ動作を行うことが可能なダブルバッファ・パーシャル・アップデイトモードが設けられている。ここで、ダブルバッファ・パーシャル・アップデイト領域は、動画のように頻繁に更新が行われる画像を表示するために予め指定される領域であり、以下においては「指定領域」ともいう。
【００２８】
ダブルバッファ・パーシャル・アップデイトモードにおいて、表示コントローラ３０は、ダブルバッファ・パーシャル・アップデイト・イネーブル信号（以下においては、単に「イネーブル信号」という）が「１」に活性化されているときに、ダブルバッファ・パーシャル・アップデイト領域のみについてメモリ３６のダブルバッファ動作を行い（ダブルバッファ・パーシャル・アップデイト動作）、イネーブル信号が「０」に非活性化されているときに、メモリ３６の領域Ａと領域Ｂとに同一の画像データを書き込む。
【００２９】
ホストＣＰＵ２０は、モード設定信号によって、表示コントローラ３０をダブルバッファ・パーシャル・アップデイトモード又はダブルバッファモードに設定し、ダブルバッファ・パーシャル・アップデイトモードにおいて、イネーブル信号によって、表示コントローラ３０の動作を切り換える。ホストＣＰＵ２０は、各種の設定値を設定するための制御信号ＣＮＴをホストインタフェース３１に出力する。
【００３０】
また、ホストＣＰＵ２０は、例えば、チューナ１０がテレビジョン放送を受信して出力する画像データを入力し、また、アンテナマークや電池マーク等の各種の表示マークを表す画像データを生成して、テレビジョン放送の動画と表示マークの画像とを同時に表示パネル５０に表示させるために、それらの画像を表す画像データＤＡＴＡを、ホストインタフェース３１に出力する。
【００３１】
ホストインタフェース３１は、ホストＣＰＵ２０から入力される制御信号ＣＮＴに従って、各種の設定値をレジスタ３８に格納する。モード設定信号及びイネーブル信号も、設定値としてレジスタ３８に格納される。また、ホストインタフェース３１は、ホストＣＰＵ２０から入力される画像データＤＡＴＡを、画像データライト回路３２のメインライトパスコントローラ３３及びサブライトパスコントローラ３４に出力する。
【００３２】
イネーブル信号が「０」である場合には、画像データライト回路３２のメインライトパスコントローラ３３及びサブライトパスコントローラ３４が、１フレーム分の画像データをメモリ３６の領域Ａと領域Ｂとに同時に書き込むことにより、１フレーム分の画像データを更新する。
【００３３】
ダブルバッファ・パーシャル・アップデイト動作を行うために、メモリ３６の領域Ａ及び領域Ｂにおいて、動画のように頻繁に更新が行われる画像を表す画像データが格納される領域（メモリにおける指定領域）が、表示パネル５０に表示される画像における指定領域に対応して予め指定される。画像における指定領域を表す指定領域パラメータは、ホストＣＰＵ２０が制御信号を用いてレジスタ３８に設定しても良いし、表示コントローラ３０の製造時にレジスタ３８内の不揮発性メモリ又はＲＡＭに設定しても良い。指定領域パラメータは、例えば、指定領域の位置及びサイズを表している。
【００３４】
ダブルバッファ・パーシャル・アップデイト動作を行う際に、ホストＣＰＵ２０は、画像データＤＡＴＡと共に、画像データＤＡＴＡによって表される画像の画素領域を表す画素領域パラメータＰＡＲＡを、ホストインタフェース３１に出力する。画素領域パラメータＰＡＲＡは、例えば、画素領域の位置及びサイズを表している。
【００３５】
ホストインタフェース３１は、ホストＣＰＵ２０から入力された画像データＤＡＴＡ及び画素領域パラメータＰＡＲＡを、画像データライト回路３２のメインライトパスコントローラ３３及びサブライトパスコントローラ３４に出力し、画素領域パラメータＰＡＲＡをレジスタ３８に格納する。
【００３６】
画像データライト回路３２の比較器３５は、ホストＣＰＵ２０からホストインタフェース３１に入力された画素領域パラメータＰＡＲＡによって表される画素領域を、レジスタ３８に格納されている指定領域パラメータによって表される指定領域と比較して、比較結果を表すダブルバッファ・オン信号ＤＢＯＮを出力する。画素領域が指定領域内である場合には、ダブルバッファ・オン信号ＤＢＯＮが「１」（ハイレベル）とされ、画素領域が指定領域外である場合には、ダブルバッファ・オン信号ＤＢＯＮが「０」（ローレベル）とされる。なお、画素領域が指定領域と等しい場合にも、画素領域が指定領域内であるとして、ダブルバッファ・オン信号ＤＢＯＮが「１」（ハイレベル）とされる。
【００３７】
イネーブル信号が「１」であり、かつ、ダブルバッファ・オン信号ＤＢＯＮが「１」である場合には、画像データライト回路３２のメインライトパスコントローラ３３が、指定領域内の画像（動画等）を表す画像データＤＡＴＡ１を、メモリ３６の領域Ａの一部と領域Ｂの一部とに１つのフレーム毎に交互に書き込む（図１における破線）。これにより、メモリ３６の領域Ａ及び領域Ｂに格納されている画像データが部分的に更新され、画像データＤＡＴＡ１については、メモリ３６のダブルバッファ動作が行われる。ここで、画像データライト回路３２は、指定領域内の画像を表す画像データが書き込まれている領域が領域Ａであるか領域Ｂであるかを表すＡ／Ｂ選択信号を生成し、Ａ／Ｂ選択信号を表示パネルインタフェース３７に出力する。なお、ダブルバッファモードにおいては、１フレーム分の画像データの全てについて、ダブルバッファ動作が行われる。
【００３８】
一方、イネーブル信号が「１」であり、かつ、ダブルバッファ・オン信号ＤＢＯＮが「０」である場合には、画像データライト回路３２のメインライトパスコントローラ３３及びサブライトパスコントローラ３４が、指定領域外の画像（アンテナマークや電池マーク等）を表す画像データＤＡＴＡ２を、メモリ３６の領域Ａの一部と領域Ｂの一部とに並列的に（例えば、同時に）書き込む。これにより、メモリ３６の領域Ａ及び領域Ｂに格納されている画像データが部分的に更新される。従って、ホストＣＰＵ２０は、アンテナマークや電池マーク等の画像を更新するときだけ画像データＤＡＴＡ２を表示コントローラ３０に送信すれば良いので、データ転送頻度を抑制して消費電力を低減することができる。
【００３９】
表示パネルインタフェース３７は、画像データリード回路を兼ねており、発振回路４０から供給されるクロック信号ＣＬＫに基づいて、水平同期信号及び垂直同期信号等を生成すると共に、垂直同期信号に同期して、画像データをメモリ３６の領域Ａと領域Ｂとから少なくとも１つのフレーム毎に交互に読み出す（図１における破線）。ここで、表示パネルインタフェース３７は、Ａ／Ｂ選択信号に基づいて、メモリ３６の領域Ａと領域Ｂとの内で、画像データの書き込みが行われていない方の領域から画像データを読み出す。
【００４０】
さらに、表示パネルインタフェース３７は、読み出された画像データを水平同期信号及び垂直同期信号等と共に表示パネル５０に供給する。これにより、表示パネル５０において、画像データＤＡＴＡ１によって表される動画等と画像データＤＡＴＡ２によって表されるアンテナマーク又は電池マーク等とを含む画像が表示される。
【００４１】
図２は、図１に示す表示コントローラのメモリにおける記憶領域の割り当てを説明するための図である。図２に示すように、メモリ３６は、ダブルバッファ動作を行うために、１フレーム分の画像データを格納する領域Ａと、１フレーム分の画像データを格納する領域Ｂとを有している。領域Ａにおいて、ＭＳＡ１はメモリ領域の先頭アドレスを表しており、ＭＡＯは１ラインにおけるメモリ領域のサイズ（バイト数）を表しており、ＭＶＳはメモリ領域のライン数を表している。また、領域Ｂにおいて、ＭＳＡ２はメモリ領域の先頭アドレスを表しており、ＭＡＯは１ラインにおけるメモリ領域のサイズ（バイト数）を表しており、ＭＶＳはメモリ領域のライン数を表している。
【００４２】
メモリ３６の領域Ａ及び領域Ｂにおいて、指定領域６１ａ及び指定領域６１ｂがそれぞれ指定されている。指定領域６１ａ及び指定領域６１ｂの指定は、例えば、指定領域の先頭位置（ＰＸＳＰ、ＰＹＳＰ）、及び、指定領域のサイズ（ＰＩＨＳ、ＰＩＶＳ）を、レジスタ３８に設定することにより行われる。
【００４３】
一方、ホストＣＰＵ２０からホストインタフェース３１に入力されたパラメータＰＡＲＡによって表される画素領域６２ａ及び画素領域６２ｂは、例えば、画素領域の先頭位置（ＸＳＰ、ＹＳＰ）、及び、画素領域のサイズ（ＩＨＳ、ＩＶＳ）によって表される。以上において、指定領域又は画素領域の先頭位置及びサイズは、画素（ピクセル）単位で表すことができる。
【００４４】
画像データライト回路３２の比較器３５は、ホストＣＰＵ２０からホストインタフェース３１に入力された画素領域パラメータＰＡＲＡによって表される画素領域の位置及びサイズを、レジスタ３８に格納されている指定領域パラメータによって表される指定領域の位置及びサイズと比較して、画素領域が指定領域内であるか否かを判定する。例えば、以下の条件（１）〜（４）が満たされる場合に、画素領域が指定領域内であると判定され、それ以外の場合に、画素領域が指定領域外であると判定される。
ＸＳＰ≧ＰＸＳＰ  ・・・（１）
ＹＳＰ≧ＰＹＳＰ  ・・・（２）
ＸＳＰ＋ＩＨＳ≦ＰＸＳＰ＋ＰＩＨＳ  ・・・（３）
ＹＳＰ＋ＩＶＳ≦ＰＹＳＰ＋ＰＩＶＳ  ・・・（４）
【００４５】
図３は、図１に示す表示コントローラにおける画像データの書き込みタイミングと読み出しタイミングとの関係を示す図である。図３に示すように、画像データライト回路３２は、指定領域内の画像を表す画像データの書き込みを、メモリ３６の領域Ａと領域Ｂとに対して、１つのフレーム毎に交互に行う。画像データライト回路３２は、指定領域内の画像を表す画像データが書き込まれている領域が領域Ａであるか領域Ｂであるかを表すＡ／Ｂ選択信号を生成し、Ａ／Ｂ選択信号を表示パネルインタフェース３７に出力する。表示パネルインタフェース３７は、Ａ／Ｂ選択信号に基づいて、メモリ３６の領域Ａと領域Ｂとの内で、画像データの書き込みが行われていない方の領域から画像データを読み出す。
【００４６】
図３においては、画像データの読み出し速度が画像データの書き込み速度よりも大きい場合が示されている。その場合には、メモリ３６の領域Ａから１フレーム分の画像データが複数回読み出された後に、メモリ３６の領域Ｂから１フレーム分の画像データが複数回読み出され、そのような動作が繰り返される。即ち、メモリ３６の領域Ａと領域Ｂとから、複数のフレーム毎に交互に画像データが読み出される。
【００４７】
一方、画像データの読み出し速度が画像データの書き込み速度と等しい場合には、メモリ３６の領域Ａから１フレーム分の画像データが１回読み出された後に、メモリ３６の領域Ｂから１フレーム分の画像データが１回読み出され、そのような動作が繰り返される。即ち、メモリ３６の領域Ａと領域Ｂとから、１つのフレーム毎に交互に画像データが読み出される。
【００４８】
次に、図１に示す表示コントローラがダブルバッファ・パーシャル・アップデイトモードにおいて実施する画像表示方法について説明する。
まず、第１のステップにおいて、ホストＣＰＵ２０は、イネーブル信号を「０」に非活性化して、１フレーム分の画像データをホストインタフェース３１に出力し、画像データライト回路３２は、１フレーム分の画像データをメモリ３６の領域Ａと領域Ｂとに並列的に書き込む。これにより、メモリ３６の領域Ａと領域Ｂとの両方に、同じ画像データが格納される。
【００４９】
第２のステップにおいて、ホストＣＰＵ２０は、画像において、動画のように頻繁に画像更新が行われる領域を指定領域として指定する。指定領域の指定は、例えば、指定領域の先頭位置（ＰＸＳＰ、ＰＹＳＰ）及びサイズ（ＰＩＨＳ、ＰＩＶＳ）を表すパラメータを、レジスタ３８に設定することにより行われる。
【００５０】
第３のステップにおいて、ホストＣＰＵ２０は、イネーブル信号を「１」に活性化して、画像データＤＡＴＡと共に、画像データＤＡＴＡによって表される画像が表示される画素領域を表す画素領域パラメータＰＡＲＡを、ホストインタフェース３１に出力する。パラメータＰＡＲＡは、例えば、画素領域の先頭位置（ＸＳＰ、ＹＳＰ）及びサイズ（ＩＨＳ、ＩＶＳ）を表している。ホストインタフェース３１は、画像データＤＡＴＡ及び画素領域パラメータＰＡＲＡを、ホストＣＰＵ２０から入力する。
【００５１】
第４のステップにおいて、画像データライト回路３２の比較器３５が、第３のステップにおいてホストＣＰＵ２０からホストインタフェース３１に入力された画素領域パラメータＰＡＲＡによって表される画素領域を、レジスタ３８に格納されている指定領域パラメータによって表される指定領域と比較する。
【００５２】
画素領域が指定領域内である場合には、画像データライト回路３２のメインライトパスコントローラ３３が、指定領域内の画像（動画等）を表す画像データＤＡＴＡ１を、メモリ３６の領域Ａの一部と領域Ｂの一部とに１つのフレーム毎に交互に書き込む。これにより、画像データＤＡＴＡ１については、メモリ３６のダブルバッファ動作が行われる。
【００５３】
画素領域が指定領域外である場合には、画像データライト回路３２のメインライトパスコントローラ３３及びサブライトパスコントローラ３４が、指定領域外の画像（アンテナマークや電池マーク等）を表す画像データＤＡＴＡ２を、メモリ３６の領域Ａの一部と領域Ｂの一部とに並列的に書き込む。
【００５４】
第５のステップにおいて、表示パネルインタフェース３７が、垂直同期信号に同期して、画像データをメモリ３６の領域Ａと領域Ｂとから少なくとも１つのフレーム毎に交互に読み出す。ここで、表示パネルインタフェース３７は、Ａ／Ｂ選択信号に基づいて、メモリ３６の領域Ａと領域Ｂとの内で、画像データの書き込みが行われていない方の領域から画像データを読み出す。
【００５５】
表示パネルインタフェース３７は、読み出された画像データを水平同期信号及び垂直同期信号等と共に表示パネル５０に供給する。これにより、表示パネル５０において、画像データＤＡＴＡ１によって表される動画等と画像データＤＡＴＡ２によって表されるアンテナマーク又は電池マーク等とを含む画像が表示される。
【００５６】
次に、本発明の第２の実施形態について説明する。
図４は、本発明の第２の実施形態に係る表示コントローラを用いる電子機器の回路構成を示すブロック図である。第２の実施形態に係る表示コントローラ３０ａにおいては、画像データライト回路３２ａによる画像データの書き込み動作と、表示パネルインタフェース３７ａによる画像データの読み出し動作とが、第１の実施形態におけるのと異なっており、その他の点に関しては、第１の実施形態と同様である。
【００５７】
イネーブル信号が「０」である場合には、画像データライト回路３２ａのメインライトパスコントローラ３３ａ及びサブライトパスコントローラ３４ａが、１フレーム分の画像データをメモリ３６の領域Ａと領域Ｂとに同時に書き込むことにより、１フレーム分の画像データを更新する。
【００５８】
ダブルバッファ・パーシャル・アップデイト動作を行う際に、画像データライト回路３２ａの比較器３５は、ホストＣＰＵ２０からホストインタフェース３１に入力された画素領域パラメータＰＡＲＡによって表される画素領域を、レジスタ３８に格納されている指定領域パラメータによって表される指定領域と比較して、比較結果を表すダブルバッファ・オン信号ＤＢＯＮを出力する。画素領域が指定領域内である場合には、ダブルバッファ・オン信号ＤＢＯＮが「１」（ハイレベル）とされ、画素領域が指定領域外である場合には、ダブルバッファ・オン信号ＤＢＯＮが「０」（ローレベル）とされる。
【００５９】
イネーブル信号が「１」であり、かつ、ダブルバッファ・オン信号ＤＢＯＮが「１」である場合には、画像データライト回路３２ａのメインライトパスコントローラ３３ａが、指定領域内の画像（動画等）を表す画像データＤＡＴＡ１を、メモリ３６の領域Ａの一部と領域Ｂの一部とに１つのフレーム毎に交互に書き込む（図４における破線）。これにより、メモリ３６の領域Ａ及び領域Ｂに格納されている画像データが部分的に更新され、画像データＤＡＴＡ１については、メモリ３６のダブルバッファ動作が行われる。ここで、画像データライト回路３２ａは、指定領域内の画像を表す画像データが書き込まれている領域が領域Ａであるか領域Ｂであるかを表すＡ／Ｂ選択信号を生成し、Ａ／Ｂ選択信号を表示パネルインタフェース３７に出力する。なお、ダブルバッファモードにおいては、１フレーム分の画像データの全てについて、ダブルバッファ動作が行われる。
【００６０】
一方、イネーブル信号が「１」であり、かつ、ダブルバッファ・オン信号ＤＢＯＮが「０」である場合には、画像データライト回路３２ａのメインライトパスコントローラ３３ａが、指定領域外の画像（アンテナマークや電池マーク等）を表す画像データＤＡＴＡ２を、メモリ３６の領域Ａの一部に書き込む。これにより、メモリ３６の領域Ａに格納されている画像データが部分的に更新される。
【００６１】
表示パネルインタフェース３７ａは、画像データリード回路を兼ねており、発振回路４０から供給されるクロック信号ＣＬＫに基づいて、水平同期信号及び垂直同期信号等を生成すると共に、垂直同期信号に同期して、指定領域の画像を表す画像データをメモリ３６の領域Ａの一部と領域Ｂの一部とから少なくとも１つのフレーム毎に交互に読み出す（図４における破線）。ここで、表示パネルインタフェース３７ａは、Ａ／Ｂ選択信号に基づいて、メモリ３６の領域Ａと領域Ｂとの内で、画像データの書き込みが行われていない方の領域から画像データを読み出す。また、表示パネルインタフェース３７ａは、指定領域以外の領域の画像を表す画像データをメモリ３６の領域Ａの一部から読み出す。従って、ホストＣＰＵ２０は、アンテナマークや電池マーク等の画像を更新するときだけ画像データＤＡＴＡ２を表示コントローラ３０に送信すれば良いので、データ転送頻度を抑制して消費電力を低減することができる。
【００６２】
さらに、表示パネルインタフェース３７ａは、読み出された画像データを水平同期信号及び垂直同期信号等と共に表示パネル５０に供給する。これにより、表示パネル５０において、画像データＤＡＴＡ１によって表される動画等と画像データＤＡＴＡ２によって表されるアンテナマーク又は電池マーク等とを含む画像が表示される。
【００６３】
次に、図４に示す表示コントローラがダブルバッファ・パーシャル・アップデイトモードにおいて実施する画像表示方法について説明する。
まず、第１のステップにおいて、ホストＣＰＵ２０は、イネーブル信号を「０」に非活性化して、１フレーム分の画像データをホストインタフェース３１に出力し、画像データライト回路３２ａは、１フレーム分の画像データをメモリ３６の領域Ａと領域Ｂとに並列的に書き込む。これにより、メモリ３６の領域Ａと領域Ｂとの両方に、同じ画像データが格納される。
【００６４】
第２のステップにおいて、ホストＣＰＵ２０は、画像において、動画のように頻繁に画像更新が行われる領域を指定領域として指定する。指定領域の指定は、例えば、指定領域の先頭位置（ＰＸＳＰ、ＰＹＳＰ）及びサイズ（ＰＩＨＳ、ＰＩＶＳ）を表すパラメータを、レジスタ３８に設定することにより行われる。
【００６５】
第３のステップにおいて、ホストＣＰＵ２０は、イネーブル信号を「１」に活性化して、画像データＤＡＴＡと共に、画像データＤＡＴＡによって表される画像が表示される画素領域を表す画素領域パラメータＰＡＲＡを、ホストインタフェース３１に出力する。パラメータＰＡＲＡは、例えば、画素領域の先頭位置（ＸＳＰ、ＹＳＰ）及びサイズ（ＩＨＳ、ＩＶＳ）を表している。ホストインタフェース３１は、画像データＤＡＴＡ及び画素領域パラメータＰＡＲＡを、ホストＣＰＵ２０から入力する。
【００６６】
第４のステップにおいて、画像データライト回路３２ａの比較器３５が、第３のステップにおいてホストＣＰＵ２０からホストインタフェース３１に入力された画素領域パラメータＰＡＲＡによって表される画素領域を、レジスタ３８に格納されている指定領域パラメータによって表される指定領域と比較する。
【００６７】
画素領域が指定領域内である場合には、画像データライト回路３２ａのメインライトパスコントローラ３３ａが、指定領域内の画像（動画等）を表す画像データＤＡＴＡ１を、メモリ３６の領域Ａの一部と領域Ｂの一部とに１つのフレーム毎に交互に書き込む。これにより、画像データＤＡＴＡ１については、メモリ３６のダブルバッファ動作が行われる。
【００６８】
画素領域が指定領域外である場合には、画像データライト回路３２ａのメインライトパスコントローラ３３ａが、指定領域外の画像（アンテナマークや電池マーク等）を表す画像データＤＡＴＡ２を、メモリ３６の領域Ａの一部に書き込む。
【００６９】
第５のステップにおいて、表示パネルインタフェース３７ａが、垂直同期信号に同期して、指定領域の画像を表す画像データをメモリ３６の領域Ａの一部と領域Ｂの一部とから少なくとも１つのフレーム毎に交互に読み出す（図４における破線）。ここで、表示パネルインタフェース３７ａは、Ａ／Ｂ選択信号に基づいて、メモリ３６の領域Ａと領域Ｂとの内で、画像データの書き込みが行われていない方の領域から画像データを読み出す。また、表示パネルインタフェース３７ａは、垂直同期信号に同期して、指定領域以外の領域の画像を表す画像データをメモリ３６の領域Ａの一部から読み出す。
【００７０】
表示パネルインタフェース３７ａは、読み出された画像データを水平同期信号及び垂直同期信号等と共に表示パネル５０に供給する。これにより、表示パネル５０において、画像データＤＡＴＡ１によって表される動画等と画像データＤＡＴＡ２によって表されるアンテナマーク又は電池マーク等とを含む画像が表示される。
【符号の説明】
【００７１】
１０  チューナ、  ２０  ホストＣＰＵ、  ３０、３０ａ  表示コントローラ、  ３１  ホストインタフェース、  ３２、３２ａ  画像データライト回路、  ３３、３３ａ  メインライトパスコントローラ、  ３４、３４ａ  サブライトパスコントローラ、  ３５  比較器、  ３６  メモリ、  ３７、３７ａ  表示パネルインタフェース、  ３８  レジスタ、  ４０  発振回路、  ５０  表示パネル
【図１】
2011075698.tif 000003
【図２】
2011075698.tif 000004
【図３】
2011075698.tif 000005
【図４】
2011075698.tif 000006