(57)【要約】【課題】  基準電圧発生回路の消費電流および回路面積を同時に抑える。【解決手段】  第１導電型の第１および第２のトランジスタと、一端が前記第１のトランジスタのベースに接続され、他端が前記第１のトランジスタのコレクタおよび前記第２のトランジスタのベースに接続された第１の抵抗と、一端が前記第１および第２のトランジスタのエミッタに接続された第２の抵抗と、前記第１の抵抗の一端および前記第２のトランジスタのコレクタに第１の電流を供給する第１のカレントミラー回路と、を有し、前記第１の抵抗の一端から、前記第１および第２のトランジスタのｐｎ接合のバンドギャップ電圧に応じた所定の基準電圧を出力する。【選択図】  図１
2011090508.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１および第２のトランジスタと、
一端が前記第１のトランジスタのベースに接続され、他端が前記第１のトランジスタのコレクタおよび前記第２のトランジスタのベースに接続された第１の抵抗と、
一端が前記第１および第２のトランジスタのエミッタに接続された第２の抵抗と、
前記第１の抵抗の一端および前記第２のトランジスタのコレクタに第１の電流を供給する第１のカレントミラー回路と、
を有し、
前記第１の抵抗の一端から、前記第１および第２のトランジスタのｐｎ接合のバンドギャップ電圧に応じた所定の基準電圧を出力することを特徴とする基準電圧発生回路。
【請求項２】
請求項１に記載の基準電圧発生回路と、
制御信号に応じて前記第１のカレントミラー回路への電源供給を開始または停止する第２導電型の第３のトランジスタを含む制御回路と、
を備えることを特徴とする基準電源回路。
【請求項３】
請求項１に記載の基準電圧発生回路と、
コレクタおよびエミッタがそれぞれ前記第２のトランジスタのコレクタおよびエミッタに接続された第１導電型の第４のトランジスタを含む起動回路と、
を備え、
前記第４のトランジスタは、オンの間前記第１のカレントミラー回路から前記第２のトランジスタのコレクタへの電流経路に前記基準電圧発生回路を起動するための起動電流を供給し、前記第１のカレントミラー回路から前記第１の電流が供給されることによってオフとなることを特徴とする基準電源回路。
【請求項４】
前記第１のトランジスタと第２のカレントミラー回路を構成し、コレクタから前記第１の電流に応じた第２の電流を出力する第１導電型の第５のトランジスタを含む基準電流生成回路をさらに備えることを特徴とする請求項２に記載の基準電源回路。
【請求項５】
前記基準電流生成回路は、
前記第１のトランジスタと第３のカレントミラー回路を構成し、コレクタから前記第１の電流を出力する第１導電型の第６のトランジスタと、
前記第６のトランジスタのコレクタから前記第１の電流が入力され、前記第１の電流に応じた第３の電流を出力する第４のカレントミラー回路と、
をさらに含むことを特徴とする請求項４に記載の基準電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧発生回路および基準電源回路に関する。
【背景技術】
【０００２】
半導体集積回路などに用いられる電圧源や電流源としては、ダイオードやトランジスタのｐｎ接合のバンドギャップ電圧を利用するバンドギャップ回路を含むものが一般に知られている。例えば、特許文献１の図４では、一対のトランジスタのベース・エミッタ間電圧の差を利用して基準電圧を出力する基準電圧発生回路が開示されている。
【０００３】
ここで、一般的な基準電圧発生回路を備え、電圧源および電流源として用いられる基準電源回路の構成の一例を図２に示す。  
図２に示されている基準電源回路１ｂは、基準電圧発生回路１０ｂから基準電圧Ｖｒｅｆを出力し、基準電圧Ｖｒｅｆは、
Ｖｒｅｆ＝Ｉ１・Ｒ２ｂ＋Ｖｂｅ１１
＝（Ｒ２ｂ／Ｒ１）・（ｋ・Ｔ／ｑ）・ｌｎ（Ｎ）＋Ｖｂｅ１１
と表すことができる。なお、ｋ（≒１．３８×１０−２３Ｊ／Ｋ）はボルツマン定数、Ｔは絶対温度、ｑ（≒１．６０×１０−１９Ｃ）は電気素量（素電荷）、ＮはトランジスタＱ２のサイズ（エミッタ面積）とトランジスタＱ１のサイズとの比、Ｖｂｅ１１はトランジスタＱ１１のベース・エミッタ間電圧である。
【０００４】
基準電流生成回路１３ｂは、トランジスタＱ９とカレントミラー回路を構成するトランジスタＱ８のコレクタから、トランジスタＱ９のコレクタ電流Ｉ１に応じた基準電流Ｉｒｅｆ１を出力する。さらに、トランジスタＱ９とカレントミラー回路を構成するトランジスタＱ７と、トランジスタＱ６およびＱ５で構成されるカレントミラー回路とを用いて、基準電流Ｉｒｅｆ２を出力する。
【０００５】
起動回路１２ｂは、基準電圧発生回路１０ｂへの電源の供給開始時には、トランジスタＱ４およびＱ１５がオンとなることによって、トランジスタＱ２のベースに基準電圧発生回路１０ｂを起動するための起動電流を供給する。また、基準電圧発生回路１０ｂが起動した後には、トランジスタＱ１４がオンとなることによって、トランジスタＱ４およびＱ１５をオフする。
【０００６】
制御回路１１は、制御信号ＥＮに応じてトランジスタＱ１６がオンまたはオフとなることによって、トランジスタＱ３をオンまたはオフし、起動回路１２ｂ、基準電圧発生回路１０ｂ、および基準電流生成回路１３ｂへの電源供給を開始または停止する。
【０００７】
このようにして、トランジスタのｐｎ接合のバンドギャップ電圧に応じた基準電圧Ｖｒｅｆを発生し、さらに、カレントミラー回路を用いて基準電流Ｉｒｅｆ１およびＩｒｅｆ２を出力することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−７５６４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、基準電源回路１ｂにおいて、基準電圧発生回路１０ｂおよび起動回路１２ｂの消費電流を抑えるためには、抵抗Ｒ１、Ｒ２ｂ、およびＲ３ないしＲ５の抵抗値を大きくする必要がある。そのため、消費電流と回路面積とのトレードオフが問題となる。また、当該トレードオフの問題は、特に基準電源回路１ｂを集積回路として構成する場合に顕著となる。
【００１０】
また、集積回路では、製造工程を簡略化するため、一般に、ＮＰＮトランジスタ（Ｑ１など）は、縦型（バーティカル）トランジスタとして形成され、ＰＮＰトランジスタ（Ｑ３など）は、横型（ラテラル）トランジスタとして形成される。しかしながら、制御回路１１は、横型ＰＮＰトランジスタであるトランジスタＱ３を飽和領域で使用し、スイッチとして用いるため、トランジスタＱ３の寄生トランジスタを介して、比較的大きなリーク電流がサブストレート（基板）に流れることとなる。そのため、トランジスタＱ３のコレクタから起動回路１２ｂ、基準電圧発生回路１０ｂ、および基準電流生成回路１３ｂに供給される電流が増加するほど、当該リーク電流も増加し、消費電流が大きくなってしまう。
【課題を解決するための手段】
【００１１】
前述した課題を解決する主たる本発明は、第１導電型の第１および第２のトランジスタと、一端が前記第１のトランジスタのベースに接続され、他端が前記第１のトランジスタのコレクタおよび前記第２のトランジスタのベースに接続された第１の抵抗と、一端が前記第１および第２のトランジスタのエミッタに接続された第２の抵抗と、前記第１の抵抗の一端および前記第２のトランジスタのコレクタに第１の電流を供給する第１のカレントミラー回路と、を有し、前記第１の抵抗の一端から、前記第１および第２のトランジスタのｐｎ接合のバンドギャップ電圧に応じた所定の基準電圧を出力することを特徴とする基準電圧発生回路である。
【００１２】
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。
【発明の効果】
【００１３】
本発明によれば、基準電圧発生回路の消費電流および回路面積を同時に抑えることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態における基準電圧発生回路を備えた基準電源回路の構成を示す回路ブロック図である。
【図２】一般的な基準電圧発生回路を備えた基準電源回路の構成の一例を示す回路ブロック図である。
【発明を実施するための形態】
【００１５】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１６】
＝＝＝基準電源回路の構成＝＝＝
以下、図１を参照して、本発明の一実施形態における基準電圧発生回路を備えた基準電源回路の構成について説明する。  
図１に示されている基準電源回路１ａは、基準電圧発生回路１０ａ、制御回路１１、起動回路１２ａ、および基準電流生成回路１３ａを含み、端子２１ないし２６を備えた集積回路として構成されている。なお、本実施形態において、ＮＰＮトランジスタは、いずれも縦型トランジスタとして形成され、ＰＮＰトランジスタは、いずれも横型トランジスタとして形成されているものとする。
【００１７】
基準電圧発生回路１０ａは、例えばＮＰＮトランジスタＱ１、Ｑ２、ＰＮＰトランジスタＱ９、Ｑ１０、および抵抗Ｒ１、Ｒ２ａを含んで構成されている。なお、（第２の）トランジスタＱ２のサイズは、（第１の）トランジスタＱ１のサイズのＮ倍となっている。また、トランジスタＱ１０のサイズは、トランジスタＱ９のサイズと略等しい。
【００１８】
ダイオード接続されたトランジスタＱ９のエミッタは、後述するトランジスタＱ３のコレクタに接続され、コレクタは、トランジスタＱ２のコレクタに接続されている。また、トランジスタＱ２のエミッタは、（第２の）抵抗Ｒ２ａの一端に接続され、抵抗Ｒ２ａの他端は、端子２２を介してグランド電位に接続されている。
【００１９】
トランジスタＱ１０は、トランジスタＱ９と第１のカレントミラー回路を構成し、トランジスタＱ１０のコレクタは、（第１の）抵抗Ｒ１の一端に接続されている。また、抵抗Ｒ１の他端は、トランジスタＱ１のコレクタおよびトランジスタＱ２のベースに接続されている。さらに、トランジスタＱ１のベースは、抵抗Ｒ１の一端に接続され、当該抵抗Ｒ１の一端からは、端子２４を介して基準電圧Ｖｒｅｆが出力されている。そして、トランジスタＱ１のエミッタは、抵抗Ｒ２ａの一端に接続されている。
【００２０】
制御回路１１は、例えばＰＮＰトランジスタＱ３、ＮＰＮトランジスタＱ１６、および抵抗Ｒ６ないしＲ９を含んで構成されている。
【００２１】
（第３の）トランジスタＱ３のエミッタは、端子２１を介して電源電位ＶＣＣに接続され、トランジスタＱ３のベース・エミッタ間には、抵抗Ｒ６が接続されている。また、抵抗Ｒ７の一端は、トランジスタＱ３のベースに接続され、他端は、トランジスタＱ１６のコレクタに接続されている。さらに、トランジスタＱ１６のエミッタは、端子２２を介してグランド電位に接続され、トランジスタＱ１６のベース・エミッタ間には、抵抗Ｒ８およびＲ９が直列に接続されている。そして、抵抗Ｒ８およびＲ９の接続点には、端子２３を介して制御信号ＥＮが入力されている。
【００２２】
起動回路１２ａは、例えばＮＰＮトランジスタＱ４、Ｑ１４、および抵抗Ｒ４を含んで構成されている。
【００２３】
（第４の）トランジスタＱ４のコレクタおよびエミッタは、それぞれトランジスタＱ２のコレクタおよびエミッタに接続されている。また、抵抗Ｒ４の一端は、トランジスタＱ３のコレクタに接続され、他端は、トランジスタＱ４のベースに接続されている。さらに、ダイオード接続されたトランジスタＱ１４のコレクタは、トランジスタＱ４のベースに接続され、エミッタは、端子２２を介してグランド電位に接続されている。
【００２４】
基準電流生成回路１３ａは、例えばトランジスタＱ５ないしＱ８を含んで構成されている。なお、（第５の）トランジスタＱ５のサイズは、トランジスタＱ１のサイズのＭ倍となっており、（第６の）トランジスタＱ６のサイズは、トランジスタＱ１のサイズと略等しい。また、トランジスタＱ８のサイズは、トランジスタＱ７のサイズのＭ倍となっている。
【００２５】
トランジスタＱ５は、トランジスタＱ１と第２のカレントミラー回路を構成し、トランジスタＱ５のコレクタからは、端子２６を介して基準電流Ｉｒｅｆ２が出力されている。また、トランジスタＱ６は、トランジスタＱ１と第３のカレントミラー回路を構成し、トランジスタＱ６のコレクタは、ダイオード接続されたトランジスタＱ７のコレクタに接続されている。さらに、トランジスタＱ７のエミッタは、端子２１を介して電源電位ＶＣＣに接続されている。そして、トランジスタＱ８は、トランジスタＱ７と第４のカレントミラー回路を構成し、トランジスタＱ８のコレクタからは、端子２５を介して基準電流Ｉｒｅｆ１が出力されている。
【００２６】
＝＝＝基準電源回路の動作＝＝＝
次に、本実施形態における基準電源回路の動作について説明する。なお、基準電源回路１ａの各トランジスタのベース電流は、電流Ｉ１に対して十分に小さいものとする。また、制御信号ＥＮの電位は、例えば、ハイ・レベルの場合に電源電位ＶＣＣと等しくなり、ロー・レベルの場合にグランド電位と等しくなるものとする。
【００２７】
制御信号ＥＮがロー・レベルの場合、制御回路１１は、トランジスタＱ１６がオフとなっているため、プルアップ抵抗Ｒ６によってトランジスタＱ３がオフとなり、基準電圧発生回路１０ａおよび起動回路１２ａへの電源供給を停止している。一方、制御信号ＥＮがハイ・レベルとなると、制御回路１１は、トランジスタＱ１６がオンとなるため、抵抗Ｒ７に向かって流出するベース電流によってトランジスタＱ３がオンとなり、基準電圧発生回路１０ａおよび起動回路１２ａへの電源供給を開始する。
【００２８】
ところで、基準電圧発生回路１０ａは、トランジスタＱ１、Ｑ２、Ｑ９、およびＱ１０がループ状に接続されており、各トランジスタのベースがいずれも当該ループ内で接続されている。そのため、基準電圧発生回路１０ａへの電源の供給開始時の各トランジスタのバイアスは不確定であり、トランジスタＱ３がオンとなっても、いずれのトランジスタにも電流が流れず、基準電圧発生回路１０ａが起動しない場合もあり得る。
【００２９】
この場合、起動回路１２ａは、トランジスタＱ３のコレクタから抵抗Ｒ４を介して流入するベース電流によってトランジスタＱ４がオンとなる。また、トランジスタＱ４がオンとなると、トランジスタＱ４のコレクタには、トランジスタＱ９およびＱ１０のベースからシンク電流（吸い込み電流）が流入する。そして、当該シンク電流が起動電流として機能し、トランジスタＱ９およびＱ１０のコレクタ電流Ｉ１（第１の電流）が流れ始め、基準電圧発生回路１０ａが起動する。
【００３０】
一方、基準電圧発生回路１０ａが起動し、電流Ｉ１が流れ始めると、抵抗Ｒ２ａの一端の電位Ｖ０が上昇するため、トランジスタＱ４はオフとなる。また、トランジスタＱ４がオフとなると、トランジスタＱ９のコレクタ電流Ｉ１は、トランジスタＱ４のコレクタに流入しなくなり、すべてトランジスタＱ２のコレクタに供給されるようになる。そして、基準電圧発生回路１０ａは、抵抗Ｒ１の一端から、トランジスタＱ１およびＱ２のｐｎ接合のバンドギャップ電圧に応じた基準電圧Ｖｒｅｆを出力する。
【００３１】
前述したように、トランジスタＱ５は、トランジスタＱ１とカレントミラー回路を構成し、サイズがトランジスタＱ１のＭ倍となっているため、トランジスタＱ５のコレクタ電流Ｉ２（第２の電流）は、
Ｉ２＝Ｍ・Ｉ１
と表すことができる。そして、基準電流生成回路１３ａは、当該電流Ｉ２を基準電流Ｉｒｅｆ２として出力する。
【００３２】
また、トランジスタＱ６は、トランジスタＱ１とカレントミラー回路を構成し、サイズがトランジスタＱ１と略等しいため、トランジスタＱ６およびＱ７のコレクタ電流は、電流Ｉ１と略等しくなる。さらに、トランジスタＱ８は、トランジスタＱ７とカレントミラー回路を構成し、サイズがトランジスタＱ７のＭ倍となっているため、トランジスタＱ８のコレクタ電流Ｉ３（第３の電流）は、
Ｉ３＝Ｍ・Ｉ１
と表すことができる。そして、基準電流生成回路１３ａは、当該電流Ｉ３を基準電流Ｉｒｅｆ１として出力する。
【００３３】
このようにして、基準電圧発生回路１０ａは、第１のカレントミラー回路からトランジスタＱ１およびＱ２に電流Ｉ１を供給し、トランジスタＱ１およびＱ２のｐｎ接合のバンドギャップ電圧に応じた基準電圧Ｖｒｅｆを出力することができる。また、基準電流生成回路１３ａは、トランジスタＱ１を含む第２のカレントミラー回路を用いて、電流Ｉ１に応じたシンク電流である基準電流Ｉｒｅｆ２を出力することができる。さらに、基準電流生成回路１３ａは、第３および第４のカレントミラー回路を用いて、電流Ｉ１に応じたソース電流（吐き出し電流）である基準電流Ｉｒｅｆ１を出力することができる。
【００３４】
ここで、抵抗Ｒ１の一端および他端の電位をそれぞれＶ１およびＶ２とすると、電流Ｉ１は、
Ｉ１＝（Ｖ１−Ｖ２）／Ｒ１
と表すことができる。また、トランジスタＱ１およびＱ２のエミッタ電流をそれぞれＩｅ１およびＩｅ２とすると、トランジスタＱ１およびＱ２のそれぞれのベース・エミッタ間電圧Ｖｂｅ１およびＶｂｅ２は、
Ｖｂｅ１＝Ｖ１−Ｖ０＝（ｋ・Ｔ／ｑ）・ｌｎ（Ｉｅ１／Ｉｓ）、
Ｖｂｅ２＝Ｖ２−Ｖ０＝（ｋ・Ｔ／ｑ）・ｌｎ（Ｉｅ２／Ｉｓ）
で与えられることが知られている。なお、ＩｓはトランジスタＱ１およびＱ２の飽和電流である。
【００３５】
前述したように、トランジスタＱ２は、サイズがトランジスタＱ１のＮ倍となっているため、上記エミッタ電流Ｉｅ１およびＩｅ２の関係は、
Ｉｅ１＝Ｎ・Ｉｅ２
となる。したがって、抵抗Ｒ２ａに流れる電流Ｉｒ２ａは、
Ｉｒ２ａ＝Ｉ１×３＋Ｉ２＝（３＋Ｍ）・Ｉ１
と表すことができ、基準電圧Ｖｒｅｆは、
Ｖｒｅｆ＝Ｖ０＋Ｖｂｅ１
＝Ｉｒ２ａ・Ｒ２ａ＋Ｖｂｅ１
＝（３＋Ｍ）・（Ｒ２ａ／Ｒ１）・（ｋ・Ｔ／ｑ）・ｌｎ（Ｎ）＋Ｖｂｅ１
となる。
【００３６】
ここで、Ｖ０の温度係数ｃ０は、
ｃ０＝（３＋Ｍ）・（Ｒ２ａ／Ｒ１）・（ｋ／ｑ）・ｌｎ（Ｎ）＞０
となり、Ｖｂｅ１の温度係数ｃ１は、一般に負の値であるため、これらの温度係数を相殺することができる。一例として、ｃ１＝−２ｍＶ／℃である場合、同じ温度特性を持つ抵抗Ｒ１およびＲ２ａを用いて、ｃ０＝＋２ｍＶ／℃となるように各抵抗値を設定することによって、基準電圧Ｖｒｅｆの温度係数を０とすることができる。
【００３７】
なお、前述したように、図２に示した基準電源回路１ｂの基準電圧Ｖｒｅｆは、
Ｖｒｅｆ＝Ｉ１・Ｒ２ｂ＋Ｖｂｅ１１
となる。したがって、Ｖｂｅ１＝Ｖｂｅ１１の場合には、本実施形態の基準電源回路１ａで用いる抵抗Ｒ２ａの抵抗値を、基準電源回路１ｂで用いる抵抗Ｒ２ｂの抵抗値に対して、
Ｒ２ａ／Ｒ２ｂ＝Ｉ１／Ｉｒ２ａ＝１／（３＋Ｍ）
とすることができ、回路面積を抑えることができる。また、基準電源回路１ａの基準電圧発生回路１０ａおよび起動回路１２ａは、基準電源回路１ｂの基準電圧発生回路１０ｂおよび起動回路１２ｂに対して、素子数が削減され、消費電流および回路面積を抑えることができる。
【００３８】
さらに、基準電源回路１ｂにおいて、制御回路１１のトランジスタＱ３のコレクタから供給される電流Ｉｑ３ｂは、
Ｉｑ３ｂ＝Ｉ１×５＋Ｉ３＋Ｉｒ４＝（５＋Ｍ）・Ｉ１＋Ｉｒ４
となる。なお、Ｉｒ４は、抵抗Ｒ４に流れる電流である。一方、基準電源回路１ａにおいて、制御回路１１のトランジスタＱ３のコレクタから供給される電流Ｉｑ３ａは、
Ｉｑ３ａ＝Ｉ１×２＋Ｉｒ４
となる。したがって、基準電源回路１ａでは、基準電源回路１ｂに対して、サブストレートに流れるリーク電流を減少させ、消費電流を抑えることができる。
【００３９】
前述したように、基準電圧発生回路１０ａにおいて、抵抗Ｒ１の一端をトランジスタＱ１のベースに接続し、他端をトランジスタＱ１のコレクタおよびトランジスタＱ２のベースに接続し、抵抗Ｒ２ａの一端をトランジスタＱ１およびＱ２のエミッタに接続し、そして、抵抗Ｒ１の一端から基準電圧Ｖｒｅｆを出力することによって、抵抗Ｒ２ａの抵抗値を小さくするとともに、素子数を削減し、消費電流および回路面積を同時に抑えることができる。
【００４０】
また、基準電源回路１ａにおいて、制御回路１１は、制御信号ＥＮに応じてトランジスタＱ３のコレクタから基準電圧発生回路１０ａへの電源供給を開始または停止することによって、一般に横型ＰＮＰトランジスタとして形成されるトランジスタＱ３の寄生トランジスタを介してサブストレートに流れるリーク電流を減少させ、消費電流をさらに抑えることができる。
【００４１】
また、起動回路１２ａは、トランジスタＱ４のコレクタおよびエミッタをそれぞれトランジスタＱ２のコレクタおよびエミッタに接続し、トランジスタＱ４のコレクタから基準電圧発生回路１０ａを起動するための起動電流を供給することによって、素子数を削減し、消費電流および回路面積をさらに抑えることができる。さらに、起動回路１２ａを制御回路１１とともに用いることによって、サブストレートに流れるリーク電流も減少させ、消費電流をさらに抑えることができる。
【００４２】
また、基準電圧発生回路１３ａは、トランジスタＱ１を含む第２のカレントミラー回路を用いて、電流Ｉ１に応じたシンク電流である基準電流Ｉｒｅｆ２を出力することによって、サブストレートに流れるリーク電流を減少させ、消費電流をさらに抑えることができる。
【００４３】
また、基準電圧発生回路１３ａは、さらに第３および第４のカレントミラー回路を用いることによって、電流Ｉ１に応じたソース電流である基準電流Ｉｒｅｆ１も出力することができる。
【００４４】
なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。
【００４５】
上記実施形態では、第１導電型のトランジスタをＮＰＮトランジスタとし、第２導電型のトランジスタをＰＮＰトランジスタとした場合について説明したが、これに限定されるものではない。図１に示した基準電源回路１ａに対して、第１導電型のトランジスタをＰＮＰトランジスタとし、第２導電型のトランジスタをＮＰＮトランジスタとし、電源電位ＶＣＣおよびグランド電位の極性を反転させた構成とすることもできる。なお、前述したように、横型トランジスタとして形成されるのは、一般にＰＮＰトランジスタであるため、図１に示した基準電源回路１ａの構成は、サブストレートへのリーク電流を減少させるのに好適である。
【符号の説明】
【００４６】
１ａ、１ｂ  基準電源回路
１０ａ、１０ｂ  基準電圧発生回路
Ｑ１、Ｑ２、Ｑ１１  ＮＰＮトランジスタ
Ｑ９、Ｑ１０、Ｑ１２  ＰＮＰトランジスタ
Ｒ１、Ｒ２ａ、Ｒ２ｂ  抵抗
１１        制御回路
Ｑ３        ＰＮＰトランジスタ
Ｑ１６      ＮＰＮトランジスタ
Ｒ６、Ｒ７、Ｒ８、Ｒ９  抵抗
１２ａ、１２ｂ  起動回路
Ｑ４、Ｑ１４  ＮＰＮトランジスタ
Ｑ１３、Ｑ１５  ＰＮＰトランジスタ
Ｒ３、Ｒ４、Ｒ５  抵抗
１３ａ、１３ｂ  基準電流生成回路
Ｑ５、Ｑ６  ＮＰＮトランジスタ
Ｑ７、Ｑ８  ＰＮＰトランジスタ
【図１】
2011090508.tif 000003
【図２】
2011090508.tif 000004