(57)【要約】【課題】簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができるスイッチング装置を提供する。【解決手段】モータ制御装置を構成するインバータ回路は、平滑コンデンサと、ＦＥＴと、スナバ回路とを備えている。スナバ回路は、コンデンサによって構成されている。スナバ回路１０２を構成するコンデンサ１０２ａの一方の接続点ａ１から平滑コンデンサ１００を経てコンデンサ１０２ａの他方の接続点ａ２に至る経路ｒ１のインダクタンスＬｒ１が、直列接続されたＦＥＴ１０１ａ、１０１ｄ、及び、コンデンサ１０２ａによって形成される経路ｒ２のインダクタンスＬｒ２の１０倍となるような位置に、コンデンサ１０２ａが接続されている。これにより、従来のように、リカバリー電流を抑える回路を別途設ける必要がなく、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。【選択図】図２
2011177005.tif 000002
【特許請求の範囲】
【請求項１】
フリーホイールダイオードを有し、直列接続された半導体スイッチング素子と、
直流電源に並列接続されるとともに、直列接続された前記半導体スイッチング素子に並列接続され、前記直流電源の出力を平滑して直列接続された前記半導体スイッチング素子に供給する平滑コンデンサと、
直列接続された前記半導体スイッチング素子に並列接続されるスナバ回路と、
を備えたスイッチング装置において、
前記スナバ回路の一方の接続点から前記平滑コンデンサを経て前記スナバ回路の他方の接続点に至る第１経路のインダクタンスが、直列接続された前記半導体スイッチング素子及び前記スナバ回路によって形成される第２経路のインダクタンスの１０倍以上であることを特徴とするスイッチング装置。
【請求項２】
前記第１経路のインダクタンスは、前記平滑コンデンサ及び配線の浮遊インダクタンスであり、
前記第２経路のインダクタンスは、直列接続された前記半導体スイッチング素子、前記スナバ回路及び配線の浮遊インダクタンスであることを特徴とする請求項１に記載のスイッチング装置。
【請求項３】
前記第１経路にコイルを有し、
前記第１経路のインダクタンスは、前記平滑コンデンサ及び配線の浮遊インダクタンス、並びに、前記コイルのインダクタンスであり、
前記第２経路のインダクタンスは、直列接続された前記半導体スイッチング素子、前記スナバ回路及び配線の浮遊インダクタンスであることを特徴とする請求項１に記載のスイッチング装置。
【請求項４】
前記スナバ回路は、コンデンサ、又は、直列接続されたコンデンサ及び抵抗であることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング装置。
【請求項５】
前記スナバ回路は、直列接続される整流素子及びコンデンサと、
前記整流素子に並列接続される抵抗と、
からなることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング装置。
【請求項６】
前記スナバ回路は、直列接続される第１抵抗、整流素子及びコンデンサと、
前記整流素子に並列接続される第２抵抗と、
からなることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング装置。
【請求項７】
前記スナバ回路は、直列接続される第１抵抗、整流素子及びコンデンサと、
直列接続された前記第１抵抗及び前記整流素子に並列接続される第２抵抗と、
からなることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング装置。
【請求項８】
前記第１抵抗は、前記整流素子の内部抵抗であることを特徴とする請求項７に記載のスイッチング装置。
【請求項９】
前記整流素子は、ダイオードであることを特徴とする請求項５〜８のいずれか１項に記載のスイッチング装置。
【請求項１０】
前記整流素子は、シリコンカーバイドのショットキーバリアダイオードであることを特徴とする請求項９に記載のスイッチング装置。
【請求項１１】
前記整流素子は、シリコンカーバイドの接合障壁型ショットキーバリアダイオードであることを特徴とする請求項９に記載のスイッチング装置。
【請求項１２】
前記第２経路のインダクタンスは、１０ｎＨ以下であることを特徴とする請求項１〜１１のいずれか１項に記載のスイッチング装置。
【請求項１３】
車両に搭載され、前記直流電源の電力を変換する電力変換装置に用いられることを特徴とする請求項１〜１２のいずれか１項に記載のスイッチング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直列接続された半導体スイッチング素子を備えたスイッチング装置に関する。
【背景技術】
【０００２】
従来、直列接続された半導体スイッチング素子を備えたスイッチング装置として、例えば特許文献１に開示されている電力変換装置がある。図１７に示すように、この電力変換装置は、直列接続された２つのトランジスタＴｒ１、Ｔｒ２を備えている。一方のトランジスタＴｒ１のコレクタは直流電源ＶＤＣの正極端子に、他方のトランジスタＴｒ２のエミッタは直流電源ＶＤＣの負極端子にそれぞれ接続されている。また、この電力変換装置は、トランジスタＴｒ１、Ｔｒ２がオフする際に、配線の浮遊インダクタンスＬ１によって発生し、トランジスタＴｒ１、Ｔｒ２に加わるサージ電圧を抑えるため、スナバ回路を備えている。スナバ回路は、定電圧ダイオードＺＤ１、ＺＤ２と、充放電スナバ用コンデンサＣ１、Ｃ２と、クランプスナバ用コンデンサＣ３とから構成されている。定電圧ダイオードＺＤ１、ＺＤ２と充放電スナバ用コンデンサＣ１、Ｃ２は、それぞれ直列接続されている。直列接続された定電圧ダイオードＺＤ１、ＺＤ２と充放電スナバ用コンデンサＣ１、Ｃ２は、トランジスタＴｒ１、Ｔｒ２にそれぞれ並列接続されている。クランプスナバ用コンデンサＣ３の一端は、高電位側のトランジスタＴｒ１に接続された、定電圧ダイオードＺＤ１と充放電スナバ用コンデンサＣ１の直列接続点に接続されている。また、他端は、低電位側のトランジスタＴｒ２のエミッタに接続されている。これにより、トランジスタＴｒ１、Ｔｒ２に加わるサージ電圧を抑えることができる。 
【０００３】
ところで、トランジスタＴｒ１、Ｔｒ２は、コレクタとエミッタの間に逆並列接続されるフリーホイールダイオードＤ１、Ｄ２をそれぞれ備えている。ダイオードＤ１、Ｄ２は、逆方向電圧が印加された直後に逆方向電流であるリカバリー電流が流れるという特性を有している。そのため、高電位側のトランジスタＴｒ１がオンする際、低電位側のトランジスタＴｒ２に接続されたフリーホイールダイオードＤ２のリカバリー電流が、高電位側のトランジスタＴｒ１に流れることとなる。また、低電位側のトランジスタＴｒ２がオンする際も、高電位側のトランジスタＴｒ１に接続されたフリーホイールダイオードＤ１のリカバリー電流が、低電位側のトランジスタＴｒ２に流れることとなる。従って、トランジスタＴｒ１、Ｔｒ２において、リカバリー電流に伴う損失が発生してしまうという問題があった。
【０００４】
従来、リカバリー電流を抑えることができる回路として、例えば特許文献２に開示されている回路がある。図１８に示すように、この回路は、可飽和リアクトルＬと、コンデンサＣと、抵抗Ｒとによって構成されている。可飽和リアクトルＬは、ダイオードＤに直列接続されている。コンデンサＣと抵抗Ｒは、直列接続されている。直列接続されたコンデンサＣと抵抗Ｒは、直列接続されたダイオードＤと可飽和リアクトルＬに並列接続されている。これにより、ダイオードＤのリカバリー電流を吸収して抑えることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第２７５４４１１号公報
【特許文献２】特開平１０−２６２３７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
リカバリー電流に伴う損失を抑える目的で、前述した電力変換装置に、前述したリカバリー電流を抑えることができる回路を適用した場合、フリーホイールダイオードに、可飽和リアクトル、コンデンサ及び抵抗からなる回路をそれぞれ設けなければならず、構成が複雑になる。そのため、コストが上昇してしまうという問題があった。
【０００７】
本発明はこのような事情に鑑みてなされたものであり、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができるスイッチング装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
そこで、本発明者は、この課題を解決すべく鋭意研究し試行錯誤を重ねた結果、簡素なスナバ回路とその接続位置を調整することで、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えられることを思いつき、本発明を完成するに至った。
【０００９】
すなわち、請求項１に記載のスイッチング装置は、フリーホイールダイオードを有し、直列接続された半導体スイッチング素子と、直流電源に並列接続されるとともに、直列接続された半導体スイッチング素子に並列接続され、直流電源の出力を平滑して直列接続された半導体スイッチング素子に供給する平滑コンデンサと、直列接続された半導体スイッチング素子に並列接続されるスナバ回路と、を備えたスイッチング装置において、スナバ回路の一方の接続点から平滑コンデンサを経てスナバ回路の他方の接続点に至る第１経路のインダクタンスが、直列接続された半導体スイッチング素子及びスナバ回路によって形成される第２経路のインダクタンスの１０倍以上であることを特徴とする。
【００１０】
この構成によれば、スナバ回路によってサージ電圧を抑えることができる。また、スナバ回路の接続位置を調整することにより、リカバリー電流を抑えることができる。そのため、従来のように、リカバリー電流を抑える回路を別途設ける必要がなく、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【００１１】
請求項２に記載のスイッチング装置は、第１経路のインダクタンスは、平滑コンデンサ及び配線の浮遊インダクタンスであり、第２経路のインダクタンスは、直列接続された半導体スイッチング素子、スナバ回路及び配線の浮遊インダクタンスであることを特徴とする。この構成によれば、浮遊インダクタンスを利用することにより、より簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【００１２】
請求項３に記載のスイッチング装置は、第１経路にコイルを有し、第１経路のインダクタンスは、平滑コンデンサ及び配線の浮遊インダクタンス、並びに、コイルのインダクタンスであり、第２経路のインダクタンスは、直列接続された半導体スイッチング素子、スナバ回路及び配線の浮遊インダクタンスであることを特徴とする。この構成によれば、第１経路のインダクタンスを、確実に、第２経路のインダクタンスの１０倍以上にすることができる。
【００１３】
請求項４に記載のスイッチング装置は、スナバ回路は、コンデンサ、又は、直列接続されたコンデンサ及び抵抗であることを特徴とする。この構成によれば、サージ電圧を確実に抑えつつ、半導体スイッチング素子の損失の一部を、スナバ回路を構成する抵抗に負担させることで、半導体スイッチング素子の損失をさらに抑えることができる。
【００１４】
請求項５に記載のスイッチング装置は、スナバ回路は、直列接続される整流素子及びコンデンサと、整流素子に並列接続される抵抗と、からなることを特徴とする。この構成によれば、スナバ回路に加わる電圧が上昇する際には、整流素子がオンしてスナバ回路の抵抗値が小さくなる。そのため、サージ電圧を低減することができる。従って、半導体スイッチング素子のスイッチング速度を高速化することができ、損失を低減できる。また、スナバ回路に加わる電圧が低下する際には、整流素子がオンしないため、スナバ回路の抵抗値が大きくなる。そのため、第１経路のインダクタンスが存在することで、ターンオン中の電圧を低減できる。従って、半導体スイッチング素子のスイッチング速度を高速化しても、リカバリー電流と損失を低減できる。
【００１５】
請求項６に記載のスイッチング装置は、スナバ回路は、直列接続される第１抵抗、整流素子及びコンデンサと、整流素子に並列接続される第２抵抗と、からなることを特徴とする。この構成によれば、半導体スイッチング素子のスイッチング速度を高速化することができ、損失を低減できる。また、半導体スイッチング素子のスイッチング速度を高速化しても、リカバリー電流と損失を低減できる。さらに、直流電圧の共振が問題となる場合においても対応することができる。
【００１６】
請求項７に記載のスイッチング装置は、スナバ回路は、直列接続される第１抵抗、整流素子及びコンデンサと、直列接続された第１抵抗及び整流素子に並列接続される第２抵抗と、からなることを特徴とする。この構成によれば、半導体スイッチング素子のスイッチング速度を高速化することができ、損失を低減できる。また、半導体スイッチング素子のスイッチング速度を高速化しても、リカバリー電流と損失を低減できる。さらに、直流電圧の共振が問題となる場合においても対応することができる。
【００１７】
請求項８に記載のスイッチング装置は、第１抵抗は、整流素子の内部抵抗であることを特徴とする。この構成によれば、構成を簡素化することができる。
【００１８】
請求項９に記載のスイッチング装置は、整流素子は、ダイオードであることを特徴とする。この構成によれば、整流機能を確実に果たすことができる。
【００１９】
請求項１０に記載のスイッチング装置は、整流素子は、シリコンカーバイドのショットキーバリアダイオードであることを特徴とする。この構成によれば、サージ電圧とリカバリー電流に伴う損失をさらに低減することができる。
【００２０】
請求項１１に記載のスイッチング装置は、整流素子は、シリコンカーバイドの接合障壁型ショットキーバリアダイオードであることを特徴とする。この構成によれば、サージ電圧とリカバリー電流に伴う損失をさらに低減することができる。
【００２１】
請求項１２に記載のスイッチング装置は、 第２経路のインダクタンスは、１０ｎＨ以下であることを特徴とする。この構成によれば、サージ電圧は、第２経路のインダクタンスの大きさに依存する。第２経路のインダクタンスを１０ｎＨ以下に抑えることで、サージ電圧を確実に抑えることができる。
【００２２】
請求項１３に記載のスイッチング装置は、車両に搭載され、直流電源の電力を変換する電力変換装置に用いられることを特徴とする。この構成によれば、車両に搭載され、直流電源の電力を変換する電力変換装置において、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【００２３】
なお、第１及び第２経路、並びに、第１及び第２抵抗は、経路及び抵抗を区別するために便宜的に導入したものである。
【図面の簡単な説明】
【００２４】
【図１】第１実施形態におけるモータ制御装置の回路図である。
【図２】図１におけるスナバ回路の接続について説明するための説明図である。
【図３】比較例としてのＦＥＴの電圧、電流及び損失を示すシミュレーション結果のグラフである。
【図４】第１実施形態におけるＦＥＴの電圧、電流及び損失を示すシミュレーション結果のグラフである。
【図５】経路ｒ１のインダクタンスＬｒ１と経路ｒ２のインダクタンスＬｒ２の比とリカバリー電流に伴うＦＥＴ損失の関係に関するシミュレーション結果のグラフである。
【図６】第２実施形態におけるモータ制御装置の回路図である。
【図７】図６におけるスナバ回路の接続について説明するための説明図である。
【図８】第２実施形態におけるＦＥＴの電圧、電流、並びに、ＦＥＴ及び抵抗の損失を示すシミュレーション結果のグラフである。
【図９】第３実施形態におけるモータ制御装置の回路図である。
【図１０】図９におけるスナバ回路の接続について説明するための説明図である。
【図１１】比較例としてのＦＥＴの電圧、電流及び損失を示すシミュレーション結果のグラフである。
【図１２】第３実施形態におけるＦＥＴの電圧、電流及び損失を示すシミュレーション結果のグラフである。
【図１３】第４実施形態におけるモータ制御装置の回路図である。
【図１４】図１３におけるスナバ回路の接続について説明するための説明図である。
【図１５】第５実施形態におけるモータ制御装置の回路図である。
【図１６】図１５におけるスナバ回路の接続について説明するための説明図である。
【図１７】従来の電力変換回路の回路図である。
【図１８】従来のリカバリー電流を抑えることができる回路の回路図である。
【発明を実施するための形態】
【００２５】
次に実施形態を挙げ、本発明をより詳しく説明する。本実施形態では、本発明に係るスイッチング装置を、車両に搭載されたモータ制御装置に適用した例を示す。
【００２６】
（第１実施形態）
まず、図１及び図２を参照してモータ制御装置の構成について説明する。ここで、図１は、第１実施形態におけるモータ制御装置の回路図である。図２は、図１におけるスナバ回路の接続について説明するための説明図である。
【００２７】
図１に示す３相交流モータＭ１は、車両に搭載され、３相交流電圧が供給されることで駆動力を発生する機器である。
【００２８】
モータ制御装置１（電力変換装置）は、車両に搭載され、バッテリＢ１（直流電源）の出力する直流電圧を３相交流電圧に変換して、３相交流モータＭ１に供給する装置である。つまり、直流電力を交流電力に変換して３相交流モータに供給する装置である。モータ制御装置１は、インバータ回路１０と、駆動回路１１と、制御回路１２とを備えている。
【００２９】
インバータ回路１０（スイッチング装置）は、バッテリＢ１の出力する直流電圧を３相交流電圧に変換する回路である。インバータ回路１０は、平滑コンデンサ１００と、ＦＥＴ１０１ａ〜１０１ｆ（半導体スイッチング素子）と、スナバ回路１０２とを備えている。
【００３０】
平滑コンデンサ１００は、バッテリＢ１の出力する直流電圧を平滑するための、容量が１００μＦ〜２０００μＦの素子である。平滑コンデンサ１００の一端はバッテリＢ１の正極端子に、他端はバッテリＢ１の負極端子にそれぞれ接続されている。
【００３１】
ＦＥＴ１０１ａ〜１０１ｆは、オン、オフすることで直流電圧を３相交流電圧に変換するための素子である。ＦＥＴ１０１ａ〜１０１ｆは、ドレインとソースの間に逆並列接続されるフリーホイールダイオード１０１ｇ〜１０１ｌを備えている。具体的には、フリーホイールダイオード１０１ｇ〜１０１ｌのカソードがＦＥＴ１０１ａ〜１０１ｆのソースに、アノードがドレインにそれぞれ接続されている。ＦＥＴ１０１ａ、１０１ｄ、ＦＥＴ１０１ｂ、１０１ｅ及びＦＥＴ１０１ｃ、１０１ｆは、それぞれ直列接続されている。具体的には、ＦＥＴ１０１ａ〜１０１ｃのソースが、ＦＥＴ１０１ｄ〜１０１ｆのドレインにそれぞれ接続されている。直列接続された３組のＦＥＴ１０１ａ、１０１ｄ、ＦＥＴ１０１ｂ、１０１ｅ及びＦＥＴ１０１ｃ、１０１ｆは、並列接続されている。ＦＥＴ１０１ａ〜１０１ｃのドレインは平滑コンデンサ１００の一端に、ＦＥＴ１０１ｄ〜１０１ｆのソースは平滑コンデンサ１００の他端にそれぞれ接続されている。ＦＥＴ１０１ａ〜１０１ｆのゲートは、駆動回路１１に接続されている。また、直列接続されたＦＥＴ１０１ａ、１０１ｄ、ＦＥＴ１０１ｂ、１０１ｅ及びＦＥＴ１０１ｃ、１０１ｆの直列接続点は、３相交流モータＭ１にそれぞれ接続されている。
【００３２】
スナバ回路１０２は、ＦＥＴ１０１ａ〜１０１ｆがオフする際に、配線の浮遊インダクタンスによって発生し、ＦＥＴ１０１ａ〜１０１ｆに加わるサージ電圧を抑えるための回路である。スナバ回路１０２は、容量が０．０１μＦ〜５μＦのコンデンサ１０２ａ〜１０２ｃによって構成されている。
【００３３】
コンデンサ１０２ａは、直列接続されたＦＥＴ１０１ａ、１０１ｄに並列接続されている。具体的には、図２に示すように、コンデンサ１０２ａの一方の接続点ａ１から平滑コンデンサ１００を経てコンデンサ１０２ａの他方の接続点ａ２に至る経路ｒ１（第１経路）のインダクタンスＬｒ１が、直列接続されたＦＥＴ１０１ａ、１０１ｄ、及び、コンデンサ１０２ａによって形成される経路ｒ２（第２経路）のインダクタンスＬｒ２の１０倍となるような位置に接続されている。具体的には、経路ｒ１のインダクタンスＬｒ１が２０ｎＨ〜２００ｎＨ、経路ｒ２のインダクタンスＬｒ２が２ｎＨ〜１０ｎＨ（１０ｎＨ以下）であり、経路ｒ１のインダクタンスＬｒ１が、経路ｒ２のインダクタンスＬｒ２の１０倍となるような位置に接続されている。ここで、インダクタンスＬｒ１とは、平滑コンデンサ１００及び配線の浮遊インダクタンスを含む、経路ｒ１の全インダクタンスのことである。また、経路ｒ２のインダクタンスＬｒ２とは、ＦＥＴ１０１ａ、１０１ｄ、コンデンサ１０２ａ及び配線の浮遊インダクタンスを含む、経路ｒ２の全インダクタンスのことである。
【００３４】
図１に示すように、コンデンサ１０２ｂは、直列接続されたＦＥＴ１０１ｂ、１０１ｅに並列接続されている。具体的には、コンデンサ１０２ｂの一方の接続点から平滑コンデンサ１００を経てコンデンサ１０２ｂの他方の接続点に至る経路（第１経路）のインダクタンスが、直列接続されたＦＥＴ１０１ｂ、１０１ｅ、及び、コンデンサ１０２ｂによって形成される経路（第２経路）のインダクタンスの１０倍となるような位置に接続されている。
【００３５】
コンデンサ１０２ｃは、直列接続されたＦＥＴ１０１ｃ、１０１ｆに、並列接続されている。具体的には、コンデンサ１０２ｃの一方の接続点から平滑コンデンサ１００を経てコンデンサ１０２ｃの他方の接続点に至る経路（第１経路）のインダクタンスが、直列接続されたＦＥＴ１０１ｃ、１０１ｆ、及び、コンデンサ１０２ｃによって形成される経路（第２経路）のインダクタンスの１０倍となるような位置に接続されている。
【００３６】
駆動回路１１は、制御回路１２から入力される駆動信号に基づいてＦＥＴ１０１ａ〜１０１ｆをオン、オフする回路である。駆動回路１１は、ＦＥＴ１０１ａ〜１０１ｆのゲートにそれぞれ接続されている。
【００３７】
制御回路１２は、外部から入力される指令に基づいて、ＦＥＴ１０１ａ〜１０１ｆのオン、オフを制御するための駆動信号を出力する回路である。制御回路１２は、駆動回路１１に接続されている。
【００３８】
次に、図１〜図４を参照してモータ制御装置の動作について説明する。ここで、図３は、比較例としてのＦＥＴをオンする際の電圧、電流及び損失を示すシミュレーション結果のグラフである。図４は、第１実施形態におけるＦＥＴをオンする際の電圧、電流及び損失を示すシミュレーション結果のグラフである。なお、ＦＥＴの損失とは、ＦＥＴのドレイン−ソース間電圧×ドレイン電流のことである。
【００３９】
図１において、制御回路１２は、外部から入力される指令に基づいてＦＥＴ１０１ａ〜１０１ｆのオン、オフを制御するための駆動信号を出力する。駆動回路１１は、制御回路１２から入力される駆動信号に基づいてＦＥＴ１０１ａ〜１０１ｆをオン、オフする。これにより、平滑コンデンサ１００によって平滑されたバッテリＢ１の出力する直流電圧が、３相交流電圧に変換され、３相交流モータＭ１に供給される。
【００４０】
ところで、ＦＥＴ１０１ａがオンする際、ＦＥＴ１０１ｄに接続されたフリーホイールダイオード１０１ｊのリカバリー電流が、ＦＥＴ１０１ａに流れることとなる。例えば、図２に示す経路ｒ１のインダクタンスＬｒ１が、経路ｒ２のインダクタンスＬｒ２と同一となるような位置に、スナバ回路１０２が接続されていた場合、図３（ａ）及び（ｂ）に示すようなリカバリー電流、及び、リカバリー電流に伴う損失を発生する。しかし、図２に示すように、モータ制御装置１のスナバ回路１０２は、経路ｒ１のインダクタンスＬｒ１が、経路ｒ２のインダクタンスＬｒ２の１０倍となるような位置に接続されている。そのため、図４（ａ）に示すように、図３（ａ）に比べ、リカバリー電流を抑えることができる。それに伴って、図４（ｂ）に示すように、図３（ｂ）に比べ、リカバリー電流に伴う損失を抑えることができる。
【００４１】
次に、効果について説明する。第１実施形態によれば、スナバ回路１０２によってサージ電圧を抑えることができる。また、スナバ回路１０２の接続位置を調整することにより、リカバリー電流を抑えることができる。そのため、従来のように、リカバリー電流を抑える回路を別途設ける必要がなく、車両に搭載され、バッテリＢ１の電力を変換して３相交流モータＭ１に供給するモータ制御装置１において、簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【００４２】
また、第１実施形態によれば、経路ｒ１のインダクタンスＬｒ１は、平滑コンデンサ１００及び配線の浮遊インダクタンスであり、経路ｒ２のインダクタンスＬｒ２は、直列接続されたＦＥＴ１０１ａ、１０１ｄ、スナバ回路１０２を構成するコンデンサ１０２ａ及び配線の浮遊インダクタンスである。つまり、浮遊インダクタンスを利用するため、各経路のインダクタンスを調整するコイルを別途設ける必要がない。そのため、より簡素な構成で、サージ電圧を抑えつつ、リカバリー電流に伴う損失を抑えることができる。
【００４３】
さらに、第１実施形態によれば、コンデンサ１０２ａ〜１０２ｃによって構成されるスナバ回路１０２によってサージ電圧を確実に抑えることができる。
【００４４】
加えて、第１実施形態によれば、サージ電圧は、経路ｒ２のインダクタンスＬｒ２の大きさに依存する。例えば、半導体スイッチング装置の浮遊インダクタンスは、ＹＡＭＡＨＡ  ＭＯＴＯＲ  ＴＥＣＨＮＩＣＡＬ  ＲＥＶＩＥＷ  ２００３−４  Ｎｏ．３７や、特許第３５１９２２７号公報に記載されているように、数十ｎＨ程度である。スナバ回路の接続位置を工夫し、経路ｒ２のインダクタンスＬｒ２を１０ｎＨ以下に抑えることで、サージ電圧を確実に抑えることができる。
【００４５】
なお、第１実施形態では、経路ｒ１のインダクタンスＬｒ１が、経路ｒ２のインダクタンスＬｒ２の１０倍となるような位置に、スナバ回路１０２が接続されている例を挙げているが、これに限られるものではない。図５は、経路ｒ１のインダクタンスＬｒ１と経路ｒ２のインダクタンスＬｒ２の比とリカバリー電流に伴うＦＥＴ損失の関係に関するシミュレーション結果のグラフである。具体的には、負荷電流が２０Ａと４０Ａ、Ｌｒ２が５ｎＨ、Ｌｒ１が５ｎＨ〜３００ｎＨの場合における、Ｌｒ１とＬｒ２の比に対するリカバリー電流に伴うＦＥＴの損失特性を示すシミュレーション結果のグラフである。なお、ＦＥＴの損失とは、ＦＥＴのドレイン−ソース間電圧×ドレイン電流の時間平均値のことである。
【００４６】
図５に示すように、経路ｒ１のインダクタンスＬｒ１が経路ｒ２のインダクタンスＬｒ２の５倍になると、リカバリー電流に伴うＦＥＴ損失の減少の仕方が変化を始め、１０倍になると、ＦＥＴ損失の減少の仕方が緩やかになり、１５倍以上になると、ＦＥＴ損失の減少がほぼ飽和する。このことから明らかなように、経路ｒ１のインダクタンスＬｒ１が経路ｒ２のインダクタンスＬｒ２の１０倍以上となるような位置にスナバ回路１０２が接続されていれば、リカバリー電流に伴うＦＥＴ損失を充分に抑えることができる。さらに、１５倍以上となるような位置にスナバ回路１０２が接続されていれば、リカバリー電流に伴うＦＥＴ損失をより確実に抑えることができる。
【００４７】
また、第１実施形態では、経路ｒ１のインダクタンスＬｒ１が、平滑コンデンサ１００及び配線の浮遊インダクタンスである例を挙げているが、これに限られるものではない。経路ｒ１にコイルを設けてもよい。この場合、経路ｒ１のインダクタンスＬｒ１は、平滑コンデンサ１００及び配線の浮遊インダクタンス、並びに、コイルのインダクタンスとなる。経路ｒ１のインダクタンスＬｒ１が経路ｒ２のインダクタンスＬｒ２の１０倍以上となるように、経路ｒ１に設けられるコイルのインダクタンスが設定されていればよい。経路ｒ１のインダクタンスＬｒ１を、確実に、経路ｒ２のインダクタンスＬｒ２の１０倍以上にすることができる。
【００４８】
さらに、第１実施形態では、直列接続されたＦＥＴを３組並列接続して構成されるインバータ回路の例を挙げているが、これに限られるものではない。直列接続されたＦＥＴを１組備えるコンバータ回路、２組備えるＨブリッジ回路に適用してもよい。また、ＦＥＴに限らず、フリーホイールダイオードを有するバイポーラトランジスタやＩＧＢＴによって構成される回路に適用してもよい。この場合においても、サージ電圧を抑えつつ、フリーホイールダイオードのリカバリー電流に伴う損失を抑えることができる。
【００４９】
（第２実施形態）
次に、第２実施形態のモータ制御装置について説明する。第２実施形態のモータ制御装置は、第１実施形態のモータ制御装置に対して、スナバ回路の構成を変更したものである。
【００５０】
図６及び図７を参照してモータ制御装置の構成について説明する。ここで、図６は第２実施形態におけるモータ制御装置の回路図である。図７は、図６におけるスナバ回路の接続について説明するための説明図である。ここでは、第１実施形態のモータ制御装置との相違部分であるスナバ回路について説明し、共通する部分については必要とされる箇所以外説明を省略する。
【００５１】
図６に示すように、モータ制御装置２は、インバータ回路２０（スイッチング装置）と、駆動回路２１と、制御回路２２とを備えている。駆動回路２１及び制御回路２２は、第１実施形態の駆動回路１１及び制御回路１２と同一構成である。
【００５２】
インバータ回路２０は、平滑コンデンサ２００と、ＦＥＴ２０１ａ〜２０１ｆ（半導体スイッチング素子）と、スナバ回路２０２とを備えている。平滑コンデンサ２００及びＦＥＴ２０１ａ〜２０１ｆは、第１実施形態の平滑コンデンサ１００及びＦＥＴ１０１ａ〜１０１ｆと同一構成である。
【００５３】
スナバ回路２０２は、コンデンサ２０２ａ〜２０２ｃと、抵抗２０２ｄ〜２０２ｆとを備えている。コンデンサ２０２ａ〜２０２ｃと抵抗２０２ｄ〜２０２ｆは、直列接続されている。
【００５４】
直列接続されたコンデンサ２０２ａ及び抵抗２０２ｄは、直列接続されたＦＥＴ２０１ａ、２０１ｄに並列接続されている。具体的には、図７に示すように、コンデンサ２０２ａの接続点ａ２１から平滑コンデンサ２００を経て抵抗２０２ｄの接続点ａ２２に至る経路ｒ２１（第１経路）のインダクタンスＬｒ２１が、直列接続されたＦＥＴ２０１ａ、２０１ｄ、並びに、直列接続されたコンデンサ２０２ａ及び抵抗２０２ｄによって形成される経路ｒ２２（第２経路）のインダクタンスＬｒ２２の１０倍となるような位置に接続されている。
【００５５】
図６に示すように、直列接続されたコンデンサ２０２ｂ及び抵抗２０２ｅは、直列接続されたＦＥＴ２０１ｂ、２０１ｅに並列接続されている。具体的には、コンデンサ２０２ｂの接続点から平滑コンデンサ２００を経て抵抗２０２ｅの接続点に至る経路（第１経路）のインダクタンスが、直列接続されたＦＥＴ２０１ｂ、２０１ｅ、並びに、直列接続されたコンデンサ２０２ｂ及び抵抗２０２ｅによって形成される経路（第２経路）のインダクタンスの１０倍となるような位置に接続されている。
【００５６】
直列接続されたコンデンサ２０２ｃ及び抵抗２０２ｆは、直列接続されたＦＥＴ２０１ｃ、２０１ｆに並列接続されている。具体的には、コンデンサ２０２ｃの接続点から平滑コンデンサ２００を経て抵抗２０２ｆの接続点に至る経路（第１経路）のインダクタンスが、直列接続されたＦＥＴ２０１ｃ、２０１ｆ、並びに、直列接続されたコンデンサ２０２ｃ及び抵抗２０２ｆによって形成される経路（第２経路）のインダクタンスの１０倍となるような位置に接続されている。
【００５７】
動作については、第１実施形態のモータ制御装置１と同一であるため説明を省略する。図８を参照してＦＥＴ等の損失について説明する。ここで、図８は、第２実施形態におけるＦＥＴをオンする際の電圧、電流、並びに、ＦＥＴ及び抵抗の損失を示すシミュレーション結果である。なお、ＦＥＴの損失とは、ＦＥＴのドレイン−ソース間電圧×ドレイン電流のことである。
第１実施形態のモータ制御装置１に対して、スナバ回路の抵抗にて損失が発生することとなるが、これにより、ＦＥＴの損失の一部を抵抗に負担させ、ＦＥＴで発生する損失を軽減する効果を得ることができる。そのため、図８に示すように、第１実施形態と同様に、リカバリー電流に伴う損失を抑えることができる。
【００５８】
次に、効果について説明する。第２実施形態によれば、スナバ回路２０２を構成する部品点数は増加するものの、第１実施形態と同様に、サージ電圧とリカバリー電流に伴う損失を抑えることができる。また、スナバ回路２０２を構成する抵抗２０２ｄ〜２０２ｆに、ＦＥＴの損失の一部を負担させることで、ＦＥＴの損失を抑えることができる。そのため、安価なＦＥＴを用いることができるようになり、モータ制御装置のコストを低減できる。
【００５９】
（第３実施形態）
次に、第３実施形態のモータ制御装置について説明する。第３実施形態のモータ制御装置は、第１実施形態のモータ制御装置に対して、スナバ回路の構成を変更したものである。
【００６０】
図９及び図１０を参照してモータ制御装置の構成について説明する。ここで、図９は第３実施形態におけるモータ制御装置の回路図である。図１０は、図９におけるスナバ回路の接続について説明するための説明図である。ここでは、第１実施形態のモータ制御装置との相違部分であるスナバ回路について説明し、共通する部分については必要とされる箇所以外説明を省略する。
【００６１】
図９に示すように、モータ制御装置３は、インバータ回路３０と、駆動回路３１と、制御回路３２とを備えている。駆動回路３１及び制御回路３２は、第１実施形態の駆動回路１１及び制御回路１２と同一構成である。
【００６２】
インバータ回路３０は、平滑コンデンサ３００と、ＦＥＴ３０１ａ〜３０１ｆ（半導体スイッチング素子）と、スナバ回路３０２とを備えている。平滑コンデンサ３００及びＦＥＴ３０１ａ〜３０１ｆは、第１実施形態の平滑コンデンサ１００及びＦＥＴ１０１ａ〜１０１ｆと同一構成である。
【００６３】
スナバ回路３０２は、ダイオード３０２ａ〜３０２ｃ（整流素子）と、コンデンサ３０２ｄ〜３０２ｆと、抵抗３０２ｇ〜３０２ｉとを備えている。ダイオード３０２ａ〜３０２ｃは、シリコンカーバイド（ＳｉＣ）のショットキーバリアダイオード、又は、シリコンカーバイド（ＳｉＣ）の接合障壁型ショットキーバリアダイオードである。ダイオード３０２ａ〜３０２ｃとコンデンサ３０２ｄ〜３０２ｆは直列接続されている。抵抗３０２ｇ〜３０２ｉは、ダイオード３０２ａ〜３０２ｃに並列接続されている。
【００６４】
直列接続されたダイオード３０２ａ及びコンデンサ３０２ｄと、ダイオード３０２ａに並列接続された抵抗３０２ｇとからなるスナバ回路３０２は、直列接続されたＦＥＴ３０１ａ、３０１ｄに並列接続されている。具体的には、図１０に示すように、ダイオード３０２ａの接続点ａ３１から平滑コンデンサ３００を経てコンデンサ３０２ｄの接続点ａ３２に至る経路ｒ３１（第１経路）のインダクタンスＬｒ３１が、直列接続されたＦＥＴ３０１ａ、３０１ｄ、並びに、直列接続されたダイオード３０２ａ及びコンデンサ３０２ｄと、ダイオード３０２ａに並列接続される抵抗３０２ｇとからなるスナバ回路３０２によって形成される経路ｒ３２（第２経路）のインダクタンスＬｒ３２の１０倍となるような位置に接続されている。
【００６５】
図９に示すように、直列接続されたダイオード３０２ｂ及びコンデンサ３０２ｅと、ダイオード３０２ｂに並列接続された抵抗３０２ｈとからなるスナバ回路３０２は、直列接続されたＦＥＴ３０１ｂ、３０１ｅに並列接続されている。具体的には、ダイオード３０２ｂの接続点から平滑コンデンサ３００を経てコンデンサ３０２ｅの接続点に至る経路（第１経路）のインダクタンスが、直列接続されたＦＥＴ３０１ｂ、３０１ｅ、並びに、直列接続されたダイオード３０２ｂ及びコンデンサ３０２ｅと、ダイオード３０２ｂに並列接続される抵抗３０２ｈとからなるスナバ回路３０２によって形成される経路（第２経路）のインダクタンスの１０倍となるような位置に接続されている。
【００６６】
直列接続されたダイオード３０２ｃ及びコンデンサ３０２ｆと、ダイオード３０２ｃに並列接続された抵抗３０２ｉとからなるスナバ回路３０２は、直列接続されたＦＥＴ３０１ｃ、３０１ｆに並列接続されている。具体的には、ダイオード３０２ｃの接続点から平滑コンデンサ３００を経てコンデンサ３０２ｆの接続点に至る経路（第１経路）のインダクタンスが、直列接続されたＦＥＴ３０１ｃ、３０１ｆ、並びに、直列接続されたダイオード３０２ｃ及びコンデンサ３０２ｆと、ダイオード３０２ｃに並列接続される抵抗３０２ｉとからなるスナバ回路３０２によって形成される経路（第２経路）のインダクタンスの１０倍となるような位置に接続されている。
【００６７】
動作については、第１実施形態のモータ制御装置１と同一であるため説明を省略する。図９〜図１２を参照してＦＥＴ等の損失について説明する。ここで、図１１は、比較例としてのＦＥＴの電圧、電流及び損失を示すシミュレーション結果のグラフである。図１２は、第３実施形態におけるＦＥＴをオンする際の電圧、電流及び損失を示すシミュレーション結果のグラフである。なお、ＦＥＴの損失とは、ＦＥＴのドレイン−ソース間電圧×ドレイン電流のことである。
【００６８】
図９においてＦＥＴ３０１ａがオンする際、ＦＥＴ３０１ｄに接続されたフリーホイールダイオード３０１ｊのリカバリー電流が、ＦＥＴ３０１ａに流れることとなる。例えば、図１０に示す経路ｒ１のインダクタンスＬｒ１が、経路ｒ２のインダクタンスＬｒ２と同一となるような位置に、スナバ回路３０２が接続されていた場合、図１１（ａ）及び（ｂ）に示すようなリカバリー電流、及び、リカバリー電流に伴う損失を発生する。しかし、図１０に示すように、モータ制御装置１のスナバ回路１０２は、経路ｒ１のインダクタンスＬｒ１が、経路ｒ２のインダクタンスＬｒ２の１０倍となるような位置に接続されている。そのため、図１２（ａ）に示すように、図１１（ａ）に比べ、リカバリー電流を抑えることができる。それに伴って、図１２（ｂ）に示すように、図１１（ｂ）に比べ、リカバリー電流に伴う損失を抑えることができる。
【００６９】
次に、効果について説明する。第３実施形態によれば、スナバ回路３０２に加わる電圧が上昇する際には、ダイオード３０２ａ〜３０２ｃがオンしてスナバ回路３０２の抵抗値が小さくなる。そのため、サージ電圧を低減することができる。従って、ＦＥＴ３０１ａ〜３０１ｆのスイッチング速度を高速化することができ、損失を低減できる。また、スナバ回路３０２に加わる電圧が低下する際には、ダイオード３０２ａ〜３０２ｃがオンしないため、スナバ回路３０２の抵抗値が大きくなる。そのため、経路ｒ１のインダクタンスＬｒ１が存在することで、ターンオン中の電圧を低減できる。従って、ＦＥＴ３０１ａ〜３０１ｆのスイッチング速度を高速化しても、リカバリー電流と損失を低減できる。
【００７０】
第３実施形態によれば、ダイオード３０２ａ〜３０２ｃは、シリコンカーバイド（ＳｉＣ）のショットキーバリアダイオード、又は、シリコンカーバイド（ＳｉＣ）の接合障壁型ショットキーバリアダイオードである。そのため、サージ電圧とリカバリー電流に伴う損失をさらに低減することができる。
【００７１】
（第４実施形態）
次に、第４実施形態のモータ制御装置について説明する。第４実施形態のモータ制御装置は、第１実施形態のモータ制御装置に対して、スナバ回路の構成を変更したものである。
【００７２】
図１３及び図１４を参照してモータ制御装置の構成について説明する。ここで、図１３は第４実施形態におけるモータ制御装置の回路図である。図１４は、図１３におけるスナバ回路の接続について説明するための説明図である。ここでは、第１実施形態のモータ制御装置との相違部分であるスナバ回路について説明し、共通する部分については必要とされる箇所以外説明を省略する。
【００７３】
図１３に示すように、モータ制御装置４は、インバータ回路４０と、駆動回路４１と、
制御回路４２とを備えている。駆動回路４１及び制御回路４２は、第１実施形態の駆動回路１１及び制御回路１２と同一構成である。
【００７４】
インバータ回路４０は、平滑コンデンサ４００と、ＦＥＴ４０１ａ〜４０１ｆ（半導体スイッチング素子）と、スナバ回路４０２とを備えている。平滑コンデンサ４００及びＦＥＴ４０１ａ〜４０１ｆは、第１実施形態の平滑コンデンサ１００及びＦＥＴ１０１ａ〜１０１ｆと同一構成である。
【００７５】
スナバ回路４０２は、抵抗と４０２ａ〜４０２ｃ（第１抵抗）、ダイオード４０２ｄ〜４０２ｆ（整流素子）と、コンデンサ４０２ｇ〜４０２ｉと、抵抗４０２ｊ〜４０２ｌ（第２抵抗）とを備えている。ダイオード４０２ｄ〜４０２ｆは、シリコンカーバイド（ＳｉＣ）のショットキーバリアダイオード、又は、シリコンカーバイド（ＳｉＣ）の接合障壁型ショットキーバリアダイオードである。抵抗４０２ａ〜４０２ｃとダイオード４０２ｄ〜４０２ｆとコンデンサ４０２ｇ〜４０２ｉは直列接続されている。抵抗４０２ｊ〜４０２ｌは、ダイオード４０２ｄ〜４０２ｆに並列接続されている。
【００７６】
直列接続された抵抗４０２ａ、ダイオード４０２ｄ及びコンデンサ４０２ｇと、ダイオード４０２ｄに並列接続された抵抗４０２ｊとからなるスナバ回路４０２は、直列接続されたＦＥＴ４０１ａ、４０１ｄに並列接続されている。具体的には、図１４に示すように、抵抗４０２ａの接続点ａ４１から平滑コンデンサ４００を経てコンデンサ４０２ｇの接続点ａ４２に至る経路ｒ４１（第１経路）のインダクタンスＬｒ４１が、直列接続されたＦＥＴ４０１ａ、４０１ｄ、並びに、直列接続された抵抗４０２ａ、ダイオード４０２ｄ及びコンデンサ４０２ｇと、ダイオード４０２ｄに並列接続される抵抗４０２ｊとからなるスナバ回路４０２によって形成される経路ｒ４２（第２経路）のインダクタンスＬｒ４２の１０倍となるような位置に接続されている。
【００７７】
図１３に示すように、直列接続された抵抗４０２ｂ、ダイオード４０２ｅ及びコンデンサ４０２ｈと、ダイオード４０２ｅに並列接続された抵抗４０２ｋとからなるスナバ回路４０２は、直列接続されたＦＥＴ４０１ｂ、４０１ｅに並列接続されている。具体的には、抵抗４０２ｂの接続点から平滑コンデンサ４００を経てコンデンサ４０２ｈの接続点に至る経路（第１経路）のインダクタンスが、直列接続されたＦＥＴ４０１ｂ、４０１ｅ、並びに、直列接続された抵抗４０２ｂ、ダイオード４０２ｅ及びコンデンサ４０２ｈと、ダイオード４０２ｅに並列接続される抵抗４０２ｋとからなるスナバ回路４０２によって形成される経路（第２経路）のインダクタンスの１０倍となるような位置に接続されている。
【００７８】
直列接続された抵抗４０２ｃ、ダイオード４０２ｆ及びコンデンサ４０２ｉと、ダイオード４０２ｆに並列接続された抵抗４０２ｌとからなるスナバ回路４０２は、直列接続されたＦＥＴ４０１ｃ、４０１ｆに並列接続されている。具体的には、抵抗４０２ｃの接続点から平滑コンデンサ４００を経てコンデンサ４０２ｉの接続点に至る経路（第１経路）のインダクタンスが、直列接続されたＦＥＴ４０１ｃ、４０１ｆ、並びに、直列接続された抵抗４０２ｃ、ダイオード４０２ｆ及びコンデンサ４０２ｉと、ダイオード４０２ｆに並列接続される抵抗４０２ｌとからなるスナバ回路４０２によって形成される経路（第２経路）のインダクタンスの１０倍となるような位置に接続されている。
【００７９】
動作については、第１実施形態のモータ制御装置１と同一であるため説明を省略する。
【００８０】
次に、効果について説明する。第４実施形態によれば、第３実施形態と同様の効果を得ることができる。また、直流電圧の共振が問題となる場合においても対応することができる。
【００８１】
（第５実施形態）
次に、第５実施形態のモータ制御装置について説明する。第５実施形態のモータ制御装置は、第１実施形態のモータ制御装置に対して、スナバ回路の構成を変更したものである。
【００８２】
図１５及び図１６を参照してモータ制御装置の構成について説明する。ここで、図１５は第５実施形態におけるモータ制御装置の回路図である。図１６は、図１５におけるスナバ回路の接続について説明するための説明図である。ここでは、第１実施形態のモータ制御装置との相違部分であるスナバ回路について説明し、共通する部分については必要とされる箇所以外説明を省略する。
【００８３】
図１５に示すように、モータ制御装置５は、インバータ回路５０と、駆動回路５１と、制御回路５２とを備えている。駆動回路５１及び制御回路５２は、第１実施形態の駆動回路１１及び制御回路１２と同一構成である。
【００８４】
インバータ回路５０は、平滑コンデンサ５００と、ＦＥＴ５０１ａ〜５０１ｆ（半導体スイッチング素子）と、スナバ回路５０２とを備えている。平滑コンデンサ５００及びＦＥＴ５０１ａ〜５０１ｆは、第１実施形態の平滑コンデンサ１００及びＦＥＴ１０１ａ〜１０１ｆと同一構成である。
【００８５】
スナバ回路５０２は、抵抗５０２ａ〜５０２ｃ（第１抵抗）と、ダイオード５０２ｄ〜５０２ｆ（整流素子）と、コンデンサ５０２ｇ〜５０２ｉと、抵抗５０２ｊ〜５０２ｌ（第２抵抗）とを備えている。抵抗５０２ａ〜５２０ｃは、ダイオード５０２ｄ〜５０２ｆの内部抵抗である。ダイオード５０２ｄ〜５０２ｆは、シリコンカーバイド（ＳｉＣ）のショットキーバリアダイオード、又は、シリコンカーバイド（ＳｉＣ）の接合障壁型ショットキーバリアダイオードである。抵抗５０２ａ〜５０２ｃとダイオード５０２ｄ〜５０２ｆとコンデンサ５０２ｇ〜５０２ｉは直列接続されている。抵抗５０２ｊ〜５０２ｌは、直列接続された抵抗５０２ａ〜５０２ｃ及びダイオード５０２ｄ〜５０２ｆに並列接続されている。
【００８６】
直列接続された抵抗５０２ａ、ダイオード５０２ｄ及びコンデンサ５０２ｇと、直列接続された抵抗５０２ａ及びダイオード５０２ｄに並列接続される抵抗５０２ｊとからなるスナバ回路５０２は、直列接続されたＦＥＴ５０１ａ、５０１ｄに並列接続されている。具体的には、図１６に示すように、抵抗５０２ａの接続点ａ５１から平滑コンデンサ５００を経てコンデンサ５０２ｇの接続点ａ５２に至る経路ｒ５１（第１経路）のインダクタンスＬｒ５１が、直列接続されたＦＥＴ５０１ａ、５０１ｄ、並びに、直列接続された抵抗５０２ａ、ダイオード５０２ｄ及びコンデンサ５０２ｇと、直列接続された抵抗５０２ａ及びダイオード５０２ｄに並列接続される抵抗５０２ｊとからなるスナバ回路５０２によって形成される経路ｒ５２（第２経路）のインダクタンスＬｒ５２の１０倍となるような位置に接続されている。
【００８７】
図１５に示すように、直列接続された抵抗５０２ｂ、ダイオード５０２ｅ及びコンデンサ５０２ｈと、直列接続された抵抗５０２ｂ及びダイオード５０２ｅに並列接続される抵抗５０２ｋとからなるスナバ回路５０２は、直列接続されたＦＥＴ５０１ｂ、５０１ｅに並列接続されている。具体的には、抵抗５０２ｂの接続点から平滑コンデンサ５００を経てコンデンサ５０２ｈの接続点に至る経路（第１経路）のインダクタンスが、直列接続されたＦＥＴ５０１ｂ、５０１ｅ、並びに、直列接続された抵抗５０２ｂ、ダイオード５０２ｅ及びコンデンサ５０２ｈと、直列接続された抵抗５０２ｂ及びダイオード５０２ｅに並列接続される抵抗５０２ｋとからなるスナバ回路５０２によって形成される経路（第２経路）のインダクタンスの１０倍となるような位置に接続されている。
【００８８】
直列接続された抵抗５０２ｃ、ダイオード５０２ｆ及びコンデンサ５０２ｉと、直列接続された抵抗５０２ｃ及びダイオード５０２ｆに並列接続される抵抗５０２ｌとからなるスナバ回路５０２は、直列接続されたＦＥＴ５０１ｃ、５０１ｆに並列接続されている。具体的には、抵抗５０２ｃの接続点から平滑コンデンサ５００を経てコンデンサ５０２ｉの接続点に至る経路（第１経路）のインダクタンスが、直列接続されたＦＥＴ５０１ｃ、５０１ｆ、並びに、直列接続された抵抗５０２ｃ、ダイオード５０２ｆ及びコンデンサ５０２ｉと、直列接続された抵抗５０２ｃ及びダイオード５０２ｆに並列接続される抵抗５０２ｌとからなるスナバ回路５０２によって形成される経路（第２経路）のインダクタンスの１０倍となるような位置に接続されている。
【００８９】
動作については、第１実施形態のモータ制御装置１と同一であるため説明を省略する。
【００９０】
次に、効果について説明する。第５実施形態によれば、第３実施形態と同様の効果を得ることができる。また、直流電圧の共振が問題となる場合においても対応することができる。
【００９１】
第５実施形態によれば、抵抗５０２ａ〜５２０ｃは、ダイオード５０２ｄ〜５０２ｆの内部抵抗である。そのため、構成を簡素化することができる。
【符号の説明】
【００９２】
１〜５・・・モータ制御装置（電力変換装置）、１０、２０、３０、４０、５０・・・インバータ回路（スイッチング装置）、１００、２００、３００、４００、５００・・・平滑コンデンサ、１０１ａ〜１０１ｆ、２０１ａ〜２０１ｆ、３０１ａ〜３０１ｆ、４０１ａ〜４０１ｆ、５０１ａ〜５０１ｆ・・・ＦＥＴ（半導体スイッチング素子）、１０１ｇ〜１０１ｌ、２０１ｇ〜２０１ｌ、３０１ｇ〜３０１ｌ、４０１ｇ〜４０１ｌ、５０１ｇ〜５０１ｌ・・・フリーホイールダイオード、１０２、２０２、３０２、４０２、５０２・・・スナバ回路、１０２ａ〜１０２ｃ、２０２ａ〜２０２ｃ、３０２ｄ〜３０２ｆ、４０２ｇ〜４０２ｉ、５０２ｇ〜５０２ｉ・・・コンデンサ、２０２ｄ〜２０２ｆ、３０２ｇ〜３０２ｉ・・・抵抗、３０２ａ〜３０２ｃ、４０２ｄ〜４０２ｆ、５０２ｄ〜５０２ｆ・・・ダイオード（整流素子）、４０２ａ〜４０２ｃ、５０２ａ〜５０２ｃ・・・抵抗（第１抵抗）、４０２ｊ〜４０２ｌ、５０２ｊ〜５０２ｌ・・・抵抗（第２抵抗）、１１、２１、３１、４１、５１・・・駆動回路、１２、２２、３２、４２、５２・・・制御回路、Ｂ１〜Ｂ５・・・バッテリ、Ｍ１〜Ｍ５・・・３相交流モータ
【図１】
2011177005.tif 000003
【図２】
2011177005.tif 000004
【図３】
2011177005.tif 000005
【図４】
2011177005.tif 000006
【図５】
2011177005.tif 000007
【図６】
2011177005.tif 000008
【図７】
2011177005.tif 000009
【図８】
2011177005.tif 000010
【図９】
2011177005.tif 000011
【図１０】
2011177005.tif 000012
【図１１】
2011177005.tif 000013
【図１２】
2011177005.tif 000014
【図１３】
2011177005.tif 000015
【図１４】
2011177005.tif 000016
【図１５】
2011177005.tif 000017
【図１６】
2011177005.tif 000018
【図１７】
2011177005.tif 000019
【図１８】
2011177005.tif 000020