(57)【要約】【課題】基板上に複数の半導体チップが積層された多段積層構造を有する半導体装置において、基板と半導体チップとを接続する配線について半導体チップの積層方向における短縮化が可能な半導体装置及びその製造方法を提供する。【解決手段】半導体装置は実装基板１０を備え、この実装基板１０の実装面と、能動面とは反対側の面とを対向させて実装された下段チップ２０と、この下段チップ２０の能動面に、能動面を対向させて実装された上段チップ３０とを備える。さらに、実装基板１０の実装面と、下段チップ２０との段差を緩和する傾斜面を有したスロープ部４０が、下段チップ２０の外周の少なくとも一部に設けられている。加えて、実装基板１０と上段チップ３０とを接続する上段用配線５１が、スロープ部４０の傾斜面を介して敷設される。【選択図】図２
2011009653.tif 000002
【特許請求の範囲】
【請求項１】
第１の能動面を有し、該第１の能動面の反対側となる接合面が基板の実装面に接合された第１の半導体チップと、
前記第１の能動面に対向する第２の能動面を有し、前記第１の半導体チップに積層された第２の半導体チップと、
前記第１の能動面と前記実装面との段差を緩和するかたちの傾斜面を有し、前記第１の半導体チップの外周の少なくとも一部にて前記段差を埋めるスロープ部と、
前記スロープ部の傾斜面を介して前記実装面と前記第１の能動面との間に敷設されて、前記第２の能動面が有する第１のバンプに前記第１の能動面上で接続される第１の配線とを備えた半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１の能動面が有する電極と前記第２の能動面に設けられた第２のバンプとを接続する第２の配線を備えた
ことを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第２の能動面と前記第１の能動面との間にアンダーフィル材が充填されている
ことを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置において、
前記基板に積層された前記第１の半導体チップと前記第２の半導体チップとが樹脂によって覆われている
ことを特徴とする半導体装置。
【請求項５】
第１の半導体チップがその能動面の反対側となる接合面を基板の実装面に接合させて前記第１の半導体チップと前記基板とを接合する工程と、
前記第１の能動面と前記実装面との段差を緩和するかたちの傾斜面を有したスロープ部を形成して前記第１の半導体チップの外周の少なくとも一部にて前記段差を埋める工程と、
前記スロープ部の傾斜面を介して前記実装面と前記第１の能動面とが液滴により結ばれるかたちに、配線材料を含んだ複数の液滴を吐出し、前記複数の液滴を硬化させることにより、前記実装面と前記第１の能動面との間にこれらを結ぶ第１の配線を敷設する工程と、
第２の半導体チップをその第２の能動面を前記第１の能動面に対向させつつ、前記第２の能動面の備える第１のバンプを、前記第１の能動面上の前記第１の配線に接続させるように、前記第１の半導体チップに積層する工程と、
を備えた半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置及びその製造方法、特に、基板上に複数の半導体チップが積層された多段積層構造を有する半導体装置及びこうした半導体装置を製造する方法に関する。
【背景技術】
【０００２】
従来、例えば特許文献１、特にその図４に記載のように、配線が形成された基板である例えばプリント配線板等に複数の半導体チップが積層された多段積層構造を有する半導体装置が知られている。こうした構成によれば、半導体装置の実装面積を上記基板の面積とほぼ同一のものとしつつも、複数の半導体チップを積層することにより素子を形成することの可能な面積を増大させられる。すなわち、半導体装置の小型化と高密度集積化との両立を図ることが可能になる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２８１５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記文献に記載の半導体装置では、基板上面に第１の半導体チップ（下段チップ）はその能動面が上面となるように積層されている。またこの下段チップは、これに形成された素子や配線も含めた下段チップの厚さよりも厚い絶縁層にてその全体が覆われているとともに、この絶縁層の上面に第２の半導体チップ（上段チップ）が、これも能動面が上面となるように積層されている。そのため、上記基板と上段チップとが電気的に接続される上では、若しくは、下段チップと上段チップとが同じく電気的に接続される上では、下段チップと上段チップとの間に設けられた上記絶縁層に貫通孔が設けられてこれに導電性の材料が充填されてなる配線が必須の構成となる。
【０００５】
換言すれば、こうした従来の技術では、上述のような積層構造、つまり下段チップの能動面と上段チップの能動面とが半導体チップの積層方向にて半導体チップの厚さ以上に大きく離間する構造が採用されているため、基板と上段チップとを接続する配線は、基板と下段チップとを接続する配線と比較して、その配線長が上記積層方向に長くならざるを得ない。単に能動面の面方向にのみ配線長が長くなる構成であれば、配線材料の配置が平面的に変更された構成と同様の構成であるため、こうした配線の機械的及び電気的な特性も担保されやすい。だが、能動面の法線方向である積層方向にその配線長が長くなる構成となれば、本来平面方向に配置されるべき配線材料が能動面の法線方向にも積み上げられることになり、通常こうした構造では、単なる平面的な配線と比較して、配線材料の密度が空間的に不均一にならざるを得ず、結局のところ、配線の機械的及び電気的な特性が損なわれる虞がある。
【０００６】
この発明は、上記実情に鑑みてなされたものであり、その目的は、基板上に複数の半導体チップが積層された多段積層構造を有する半導体装置において、基板と半導体チップとを接続する配線について半導体チップの積層方向における短縮化が可能な半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
この半導体装置は、第１の能動面を有し、該第１の能動面の反対側となる接合面が基板
の実装面に接合された第１の半導体チップと、前記第１の能動面に対向する第２の能動面を有し、前記第１の半導体チップに積層された第２の半導体チップと、前記第１の能動面と前記実装面との段差を緩和するかたちの傾斜面を有し、前記第１の半導体チップの外周の少なくとも一部にて前記段差を埋めるスロープ部と、前記スロープ部の傾斜面を介して前記実装面と前記第１の能動面との間に敷設されて、前記第２の能動面が有する第１のバンプに前記第１の能動面上で接続される第１の配線とを備える。
【０００８】
上記構成によれば、第２の半導体チップの能動面が第１の半導体チップと対向する、いわゆるフェイスダウンの状態にて、該第２の半導体チップが第１の半導体チップに積層されている。そのため、基板と第２の半導体チップとを接続する第１の配線は、スロープ部の上面を介して、第１の半導体チップの上面に形成可能になる。そのため、第２の半導体チップの能動面と反対側の面が、第１の半導体チップと対向する、いわゆるフェイスアップの状態にて該第２の半導体チップを積層した従来の構成と比較して、上記第１の配線の長さを半導体チップの積層方向において短縮できる。
【０００９】
この半導体装置は、前記第１の能動面が有する電極と前記第２の能動面に設けられた第２のバンプとを接続する第２の配線を備えたものである。
上記構成によれば、第２の半導体チップの能動面が、第１の半導体チップと対向する、いわゆるフェイスダウンの状態にて該第２の半導体チップを積層するようにしているため、第１の能動面が有する電極と第２の能動面が有する第２のバンプとを接続することができるようになる。これにより、第２の半導体チップの能動面と反対側の面が、第１の半導体チップと対向する、いわゆるフェイスアップの状態にて該第２の半導体チップを積層した従来の構成と比較して、上記第２の配線の長さを半導体チップの積層方向において短縮できる。
【００１０】
この半導体装置では、前記第２の能動面と前記第１の能動面との間にアンダーフィル材が充填されている。
上記構成によれば、第２の半導体チップと接続される配線との接続部分が、アンダーフィル材にて覆われているため、接続部分の間隙への水分等の侵入が回避でき、該接続部分の腐食を防止することが可能になる。
【００１１】
この半導体装置では、前記基板に積層された前記第１の半導体チップと前記第２の半導体チップとが樹脂によって覆われている。
上記構成によれば、前記第１の半導体チップと前記第２の半導体チップとが樹脂によって覆われているため、これら第１及び第２の半導体チップにおける電気的接続部分の全てが、上記樹脂により水分等の腐食物から保護されることとなる。また、これら第１及び第２の半導体チップに形成された素子についても、上記接続部分と同様、樹脂により腐食物から保護されることとなるため、半導体装置としての耐腐食性が向上されるようになる。
【００１２】
この半導体装置の製造方法は、第１の半導体チップがその能動面の反対側となる接合面を基板の実装面に接合させて前記第１の半導体チップと前記基板とを接合する工程と、前記第１の能動面と前記実装面との段差を緩和するかたちの傾斜面を有したスロープ部を形成して前記第１の半導体チップの外周の少なくとも一部にて前記段差を埋める工程と、前記スロープ部の傾斜面を介して前記実装面と前記第１の能動面とが液滴により結ばれるかたちに、配線材料を含んだ複数の液滴を吐出し、前記複数の液滴を硬化させることにより、前記実装面と前記第１の能動面との間にこれらを結ぶ第１の配線を敷設する工程と、第２の半導体チップをその第２の能動面を前記第１の能動面に対向させつつ、前記第２の能動面の備える第１のバンプを、前記第１の能動面上の前記第１の配線に接続させるように、前記第１の半導体チップに積層する工程と、を備えたものである。
【００１３】
上記製造方法では、第２の半導体チップの能動面が、第１の半導体チップと対向する、いわゆるフェイスダウンの状態にて該第２の半導体チップを積層するようにしている。そのため、第１の半導体チップの外周のみに上記スロープ部を形成した後に、基板と第２の半導体チップとを接続する第１の配線を形成することが可能になる。これにより、第２の半導体チップの能動面と反対側の面が、第１の半導体チップと対向する、いわゆるフェイスアップの状態にて該第２の半導体チップを積層した従来の構成と比較して、半導体チップの積層方向における上記第１の配線の長さが短縮可能になる。そのうえ、第２の半導体チップの能動面と反対側の面が、第１の半導体チップと対向する、いわゆるフェイスアップの状態にて該第２の半導体チップを積層する従来の製造方法と比較して、スロープ部の形成及び第１の配線の形成に係る工程が削減可能になり、より簡易な製法で上述するような半導体装置が製造可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る半導体装置における一実施の形態の平面構造を示す平面図。
【図２】図１のＡ−Ａ線における同半導体装置の断面構造を示す断面図。
【図３】（ａ）（ｂ）（ｃ）同半導体装置の製造工程を示す製造工程図。
【図４】（ａ）（ｂ）変形例の断面構造を示す断面図。
【発明を実施するための形態】
【００１５】
以下に、本発明に係る半導体装置を具現化した一実施の形態について、図１〜図３を参照して説明する。
図１は、この半導体装置の平面構造を示すとともに、図２は、図１のＡ−Ａ線における同半導体装置の断面構造を示している。これら図１、図２に示されるように、半導体装置の備える実装基板１０の主面（図２における上面）には、４つの基板電極パッド１１が同主面の一辺に沿って一列に並ぶかたちにて敷設されている。以下では、これら基板電極パッド１１が配列される方向を列方向とし、また実装面にて同列方向に対し直交する方向を行方向とする。
【００１６】
上記実装基板１０の主面、すなわち実装面には、半導体基板２２と該半導体基板２２の主面（図２における上面）に積層された絶縁層２３とを有する第１の半導体チップとしての下段チップ２０が、実装基板１０が有する４つの基板電極パッド１１を実装面上に露出させるように実装されている。この下段チップ２０の主面には、表面が露出された状態の４つの下段電極パッド２１が列方向に沿って一列に埋設されている。こうした構成からなる下段チップ２０は、その下段電極パッド２１の形成面である能動面（第１の能動面）に対して反対側となる面が上記実装面に対向する状態、いわゆるフェイスアップの状態にて実装されている。
【００１７】
上記下段チップ２０の能動面には、半導体基板３２と該半導体基板３２の主面（図２における下面）に積層された絶縁層３３とを有する第２の半導体チップとしての上段チップ３０が、上記下段チップ２０が有する４つの下段電極パッド２１を下段チップ２０の能動面上に露出させるように実装されている。この上段チップ３０の主面には、表面が露出された状態の４つの上段電極パッド３１がこれも列方向に沿って一列に埋設されている。こうした構成からなる上段チップ３０は、その上段電極パッド３１の形成面である能動面（第２の能動面）が上記下段チップ２０の能動面に対向する状態、いわゆるフェイスダウンの状態にて実装されている。
【００１８】
こうした実装構造にあっては、実装基板１０の実装面と下段チップ２０の能動面との間に、これら面の高低差としての段差が生じることになる。この段差が生じる領域にあって、特に実装基板１０が有する基板電極パッド１１と下段チップ２０が有する下段電極パッド２１との間には、上記段差を緩和するスロープ部４０が敷設されている。つまり、基板
電極パッド１１と下段電極パッド２１との間には、下段チップ２０側が最も厚く、基板電極パッド１１側が最も薄くなるように、上記下段チップ２０の能動面から実装面にかけて連続的な傾斜を有するスロープ部４０が敷設されている。
【００１９】
実装基板１０が有する４つの基板電極パッド１１のうち、列方向の中央側に敷設された２つの基板電極パッド１１の各々からは、実装面と上記スロープ部４０の傾斜面とを介して、下段チップ２０の能動面上へ延びる２本の下段用配線５０が行方向に沿って敷設されている。これら２本の下段用配線５０は、それぞれ下段チップ２０の能動面上に敷設された４つの下段電極パッド２１のうち、列方向の両端に敷設された２つの下段電極パッド２１に接続されている。そして実装基板１０が有する基板電極パッド１１とこれに対応する下段電極パッド２１とがこれら２本の下段用配線５０によって接続されることにより、実装基板１０と下段チップ２０とが電気的に接続される。
【００２０】
加えて、上記実装基板１０が有する４つの基板電極パッド１１のうち、列方向の両端に敷設された２つの基板電極パッド１１の各々からは、上記下段用配線５０と同様に実装面と上記スロープ部４０の傾斜面とを介して、下段チップ２０の能動面と上段チップ３０の能動面との間隙まで延びる２本の上段用配線５１がこれも行方向に沿って敷設されている。これら２本の上段用配線５１は、それぞれ上段チップ３０の能動面上に敷設された４つの上段電極パッド３１のうち、列方向の両端に敷設された２つの上段電極パッド３１にそれが有するバンプ電極３４を介して接続されている。そして、実装基板１０が有する２つの基板電極パッド１１とこれに対応する上段電極パッド３１とがこれら２本の上段用配線５１によって接続されることにより、実装基板１０と上段チップ３０とが電気的に接続される。
【００２１】
さらに、上記下段チップ２０が有する４つの下段電極パッド２１のうち、その配列方向の中央側に敷設された２つの下段電極パッド２１の各々からは、下段チップ２０の能動面に沿って下段チップ２０と上段チップ３０との間隙へ延びる２本のチップ間配線５２が、これもまた行方向に沿って敷設されている。これら２本のチップ間配線５２は、それぞれ上段チップ３０の能動面上に敷設された４つの上段電極パッド３１のうち、その列方向の中央側に敷設された２つの上段電極パッド３１にそれが有するバンプ電極３４を介して接続されている。そして、下段電極パッド２１とこれに対応する上段電極パッド３１とがこれら２本のチップ間配線５２によって接続されることにより、下段チップ２０と上段チップ３０とが電気的に接続される。
【００２２】
こうした実装構造によればまず、上段チップ３０の能動面が下段チップ２０と対向する、いわゆるフェイスダウンの状態にて、上段チップ３０が下段チップ２０に積層されている。そのため半導体チップの積層方向においては、下段チップ２０の能動面と上段チップ３０の能動面との間の距離がバンプ電極３４の厚さ分だけになる。つまり上段チップ３０の能動面と反対側の面が下段チップ２０と対向する、いわゆるフェイスアップの状態にて上段チップ３０が積層される従来の構成と比較して、下段チップ２０の能動面と上段チップ３０の能動面との間の距離が十分に短縮されることになる。それゆえ実装基板１０と上段チップ３０とを接続する配線５１においては、その半導体チップの積層方向における長さが短縮されることになる。
【００２３】
そのうえ上述する実装構造によれば、実装基板１０から延びる上段用配線５１がこうしたバンプ電極３４を介して上段チップ３０に接続されている。そのため実装基板１０に接続された上段用配線５１は、下段用配線５０と同じく、下段チップ２０の能動面に積層されさえすれば、上段チップ３０との接続が可能になる。それゆえ上段用配線５１やチップ間配線５２は、下段チップ２０の能動面から半導体チップの積層方向へ敢えてその配線長を長くする必要もなく、その結果、半導体チップの積層方向における長さがさらに短縮可
能になる。
【００２４】
また、上記フェイスアップの状態にて上段チップ３０が積層される構成としては、例えば、上記スロープ部４０の他に、下段チップ２０の能動面と上段チップ３０の能動面との高低差としての段差を緩和するスロープ部が敷設された構成も考えられる。こうした構成では、実装基板１０と上段チップ３０とを接続する配線５１、すなわち上段用配線５１は、実装基板１０の実装面、スロープ部４０の傾斜面、下段チップ２０の能動面、及び上段チップ３０の能動面の能動面に加え、下段チップ２０と上段チップ３０との各々の能動面の段差に設けられたスロープ部の傾斜面にも敷設されることになる。さらに、下段チップ２０と上段チップ３０とを接続する配線５２、すなわちチップ間配線５２についてはこれも、下段チップ２０の能動面及び上段チップ３０の能動面に加え、上記下段チップ２０と上段チップ３０との各々の能動面の段差に設けられたスロープ部の傾斜面にも敷設されることになる。
【００２５】
これに対し、上述する実装構造によれば、下段チップ２０の能動面と上段チップ３０の能動面との段差にスロープ部を設ける必要がなくなるため、上記上段用配線５１とチップ間配線５２とのいずれにしろ、スロープ部の傾斜面に相当する分の配線、換言すれば、平面方向におけるスロープ部の幅に相当する分の配線を敷設する必要もなくなる。故に、上記例示した構成と比較して、上段用配線５１及びチップ間配線５２の平面方向での長さを短縮することが可能となる。
【００２６】
次に、こうした半導体装置を製造する工程を、図３を参照して説明する。なお、この図３には、この製造工程を通じて製造された先の図１に示す半導体装置の同図１のＡ−Ａ線における断面構造に相当する、各製造工程での断面構造が示されている。
【００２７】
この図３は、本実施の形態の半導体装置の製造方法を用いて上記半導体装置を製造する工程を示している。図３（ａ）に示されるように、この製造方法ではまず、金又はアルミニウム等の金属からなる基板電極パッド１１を有する基板、例えば、ガラス基板等のいわゆるリジット基板や、ポリイミドフィルムやポリエステルフィルム等のいわゆるフレキシブル基板が実装基板１０として形成される。そして、半導体材料からなる半導体基板２２の主面に、下段電極パッド２１と、この下段電極パッド２１を囲う絶縁層２３とが形成された下段チップ２０が、この下段電極パッド２１の形成面、すなわち能動面とは反対側の接合面が上記実装基板１０に向けられた方式、いわゆるフェイスアップ方式により実装される。なお、この下段チップ２０が備える絶縁層２３は、その形成材料として、例えばポリアミド系樹脂、エポキシ樹脂、あるいはフッ素系樹脂等、絶縁性を有する樹脂材料を適宜採用可能である。
【００２８】
このように実装基板１０に下段チップ２０が実装されると、実装基板１０の実装面と下段チップ２０の能動面との間に段差が生じる。そこで、特に、上記基板電極パッド１１と下段電極パッド２１とを接続する下段用配線５０、あるいは基板電極パッド１１と上段電極パッド３１とを接続する上段用配線５１が敷設される側の段差が緩和されるべく、下段チップ２０側が最も厚くなるように、上記実装面から下段チップ２０の能動面にかけて連続的な勾配を有するスロープ部４０が形成される。より詳細には、このスロープ部４０の形成材料を含む液滴、例えばポリアミド系樹脂等の樹脂材料を含む樹脂インクが、該スロープ部４０の形成領域に向けて、周知の液滴吐出装置６０から吐出される。このとき、液滴吐出装置６０から吐出される上記形成材料の量が、スロープ部４０の形成領域において下段チップ２０側にて最も多く、且つ基板電極パッド１１側で最も少なくなるように、その吐出量が連続的に変更されることによって、上述のようなスロープ部４０が形成される。なお、下段チップ２０の下段電極パッド２１及び絶縁層２３についても、これらを形成する材料を上記液滴吐出装置６０から吐出することにより形成するようにしてもよい。
【００２９】
そして、図３（ｂ）に示されるように、液滴吐出装置６０により、下段用配線５０の形成材料を含む液滴、例えば、銀の微粒子を含む銀インクが、上記スロープ部４０の傾斜面を介して、実装基板１０の基板電極パッド１１と、下段チップ２０の下段電極パッド２１とを接続する下段用配線５０の敷設領域、つまり実装面及び下段チップ２０の能動面に吐出される。このとき、上記実装面及び下段チップ２０の能動面には、これら基板電極パッド１１と下段電極パッド２１とを接続するための下段用配線５０の敷設領域だけでなく、基板電極パッド１１と上段電極パッド３１とを接続するための上段用配線５１の敷設領域、さらには下段電極パッド２１と上段電極パッド３１とを接続するためのチップ間配線５２の敷設領域も仮想的に区画されている。それゆえ、これら下段用配線５０の敷設領域、上段用配線５１の敷設領域、及びチップ間配線５２の敷設領域の各々に対し、同一の吐出工程にて、上記配線５０，５１，５２を形成する材料が吐出可能になる。つまり、こうした製造方法にあっては、実装基板１０と下段チップ２０とを接続する下段用配線５０、実装基板１０と上段チップ３０とを接続する上段用配線５１、及び下段チップ２０と上段チップ３０とを接続するチップ間配線５２の全てを形成する材料が、単一の工程にて吐出可能となる。
【００３０】
一方、例えば、下段チップ２０の能動面に上段チップ３０の能動面とは反対側の面が対向する、フェイスアップ方式にて上段チップ３０が実装される半導体装置、すなわち従来構成の半導体装置では、上述する各配線が異なる平面上に形成されることになるため、必然的に、上記配線５０，５１，５２を形成する材料を各別の工程にて吐出しなければならない。してみれば、本実施の形態に係る半導体装置を製造する方法と比較して、その製造に係る工程数が多いものとならざるを得ない。それゆえ、上述する製造方法によれば、半導体装置の製造過程において、その工程数の削減、及びその工程内容の簡易化を図ることが可能となる。
【００３１】
また、例えば、フェイスアップの状態にて上段チップ３０が実装されるものの、上記従来の半導体装置とは異なる構成、すなわち上述のように、実装基板１０の実装面と下段チップ２０の能動面との段差に敷設されたスロープ部４０に加え、同下段チップ２０の能動面と上段チップ３０との段差にもスロープ部が敷設された構成においても、上記配線５０，５１，５２を単一の工程にて吐出することが可能ではある。しかしながらこの場合、下段チップの電極パッド２１を上記下段チップ２０の能動面と上段チップ３０の能動面との段差に敷設されるスロープ部の形成位置には配設することができない、あるいは、該スロープ部の敷設面積を下段チップ２０の能動面上に確保する必要がある等々、当該半導体装置を設計する上での制約を免れ得ない。
【００３２】
この点、本実施の形態に係る半導体装置によれば、こうした設計に伴う制約なしに、換言すれば、設計に係る自由度が高く担保された状態で、上記配線５０，５１，５２を単一の工程にて吐出することが可能である。
【００３３】
上述する吐出工程にて各配線の敷設領域に吐出された液滴は、それに含まれる液状成分の一部が加熱等の蒸発により乾燥される。その後、半導体基板３２の上面に、金又はアルミニウム等の金属からなる上段電極パッド３１と、この上段電極パッド３１の表面を露出させるとともに、これを埋設するように樹脂材料を用いて形成された絶縁層３３とを備える半導体チップが上段チップ３０として形成される。次いで上段電極パッド３１上に、これも金又はアルミニウム等の金属からなるバンプ電極３４が形成される。ちなみに、この上段チップ３０の備える上段電極パッド３１及び絶縁層３３についても、上記下段チップ２０の基板電極パッド１１及び絶縁層３３と同様、液滴吐出装置６０からこれらの形成材料を吐出して形成するようにしてもよい。
【００３４】
そして、図３（ｃ）に示されるように、この上段チップ３０の能動面が下段チップ２０の能動面に対向する方式、すなわち、フェイスダウン方式により、乾燥された配線の形成材料と上記バンプ電極３４とが、上段用配線５１の敷設領域とチップ間配線５２の敷設領域とにおいて圧接される。なお、上段チップ３０の能動面に設けられた上段電極パッド３１と、上記上段用配線５１あるいはチップ間配線５２とを接続するバンプ電極３４は、予め上段電極パッド３１上に設けられるようにした。これ以外にも、同バンプ電極３４は、下段チップ２０の能動面に吐出された配線材料上における、上記上段電極パッド３１に対応する位置に設けられるようにしてもよい。
【００３５】
このように、上段チップ３０がフェイスダウン方式にて下段チップ２０に搭載されると、上段チップ３０が搭載された実装基板１０に加熱処理が施され、これにより配線の形成材料が焼成されて各配線５０,５１,５２が形成されるとともに、バンプ電極３４と各配線５１，５２とが接合される。このとき、各配線５０,５１,５２の焼成工程と、各配線５１,５２とバンプ電極３４との接合工程とが単一の工程にて実現可能となる。それゆえ、上
述する製造方法によれば、フェイスダウン方式によりバンプ電極３４と各配線５１,５２
との接合工程が必要となるものの、こうした接合工程が配線の焼成工程時に実現可能となるため、上記接合工程に起因する工程数の増加、及びその工程内容の複雑化を抑えることが可能となる。
【００３６】
以上説明したように、本実施の形態に係る半導体装置及びその製造方法によれば、以下に列挙する効果が得られるようになる。
（１）上段チップ３０の能動面が、下段チップ２０と対向する状態、いわゆるフェイスダウンの状態にて、該上段チップ３０が下段チップ２０に実装される。これにより、実装基板１０と上段チップ３０とを接続する上段用配線５１が、実装基板１０の実装面からスロープ部４０の傾斜面を介して下段チップ２０の能動面に敷設可能になる。すなわち、上段チップ３０の能動面と反対側の面が、下段チップ２０と対向する状態、いわゆるフェイスアップの状態にて該上段チップが積層される構成と比較して、半導体チップの積層方向における上記上段用配線５１の長さが短縮可能になるとともに、同上段用配線５１の配置される空間が縮小可能になり、ひいては、半導体装置としての薄型化が可能になる。
【００３７】
なお、フェイスアップ状態にて上段チップが積層される場合あっても、例えば以下のような構成であれば、上段用配線５１の配置される空間が縮小可能とも考えられる。つまり、下段チップ及び上段チップがその厚み方向に貫通する貫通孔を備えて、これらの貫通孔を介した配線により上段用配線が構成されれば、こうした上段用配線の配置される空間が縮小可能になる。
【００３８】
だが、このような構成ではまず、下段チップの貫通孔と上段チップの貫通孔とが略同軸上に穿設される必要がある。ここで、半導体チップ自体が薄いものであれば、このような構成も可能であるが、半導体チップが厚いものとなれば、こうした貫通孔自体が形成され難くなる。そのうえ、貫通孔内に形成される配線は、下段チップの貫通孔内で下段チップと電気的に絶縁されていなければならず、結局のところ、下段チップ自体の構造が極めて複雑なものとなってしまう。これに対して、上述する構成によれば、各半導体チップに対するその厚さ方向の加工が一切不要となり、半導体チップ自体の構造を大幅に変更する必要もない。
【００３９】
そのうえ、実装基板１０の実装面と下段チップ２０の能動面との間にこれらを結ぶ上段用配線５１を敷設した後に、その下段チップ２０に上段チップ３０が積層されることから、上段用配線５１を形成する際には、それの障害となる物が少なくなる。そのため、上記貫通孔内に上段用配線を形成する場合に比べれば、上段用配線５１を形成する際の加工が容易にもなる。また下段チップ２０の外周にスロープ部４０を敷設する場合であれ、上記
貫通孔を設ける場合に比べれば、より簡便な加工によりそれが実現可能である。
【００４０】
（２）また、上記フェイスダウン方式を用いた実装構造によれば、下段チップ２０の能動面が有する下段電極パッド２１と、上段チップ３０の能動面が有する上段電極パッド３１上に設けられたバンプ電極３４とを接続することができるようになる。すなわち、上述のフェイスアップ方式を用いた実装構造と比較して、半導体チップの積層方向における上記チップ間配線５２の長さが短縮可能になるとともに、同チップ間配線５２を配置する空間が縮小可能になる。
【００４１】
（３）加えて、上記フェイスアップの状態にて上段チップ３０が積層される構成としては上述のように、下段チップ２０の能動面と上段チップ３０の能動面との段差にもスロープ部が敷設された構成も考えられる。こうした構成では、上段用配線５１は実装基板１０の実装面、スロープ部４０の傾斜面、下段チップ２０の能動面、及び上段チップ３０の能動面の能動面に加え、上記下段チップ２０と上段チップ３０との各々の能動面の段差に設けられたスロープ部の傾斜面にも敷設されることになる。さらに、チップ間配線５２についてはこれも、下段チップ２０の能動面及び上段チップ３０の能動面に加え、上記下段チップ２０と上段チップ３０との各々の能動面の段差に設けられたスロープ部の傾斜面にも敷設されることになる。
【００４２】
これに対し、本実施の形態に係る半導体装置の実装構造によれば、下段チップ２０の能動面と上段チップ３０の能動面との段差にスロープ部を設ける必要がなくなるため、上記上段用配線５１とチップ間配線５２とのいずれにしろ、スロープ部の傾斜面に相当する分の配線、換言すれば、平面方向におけるスロープ部の幅に相当する分の配線を敷設する必要もなくなる。故に、上記例示した構成と比較して、上段用配線５１及びチップ間配線５２の平面方向での長さを短縮することが可能となる。
【００４３】
（４）さらに、上記フェイスダウン方式を用いた実装構造によれば、実装基板１０と下段チップ２０とを接続する下段用配線５０、実装基板１０と上段チップ３０とを接続する上段用配線５１、及び下段チップ２０と上段チップ３０とを接続するチップ間配線５２の全てが、同一の吐出工程にて形成可能である。すなわち、従来のフェイスアップ方式による半導体装置の製造方法、換言すれば、上記配線５０，５１，５２を各別の工程にて形成せざるを得ない製法と比較して、半導体装置の製造工程に関し、工程数の削減、及びその工程内容の簡易化が実現可能になる。
【００４４】
（５）また、フェイスアップの状態にて上段チップ３０が実装されて且つ、実装基板１０の実装面と下段チップ２０の能動面との段差に敷設されたスロープ部４０に加え、同下段チップ２０の能動面と上段チップ３０との段差にもスロープ部が敷設された構成においても、上記配線５０，５１，５２を単一の工程にて吐出することが可能ではある。しかしながらこの場合、下段チップの電極パッド２１を上記下段チップ２０の能動面と上段チップ３０の能動面との段差に敷設されるスロープ部の形成位置には配設することができない、あるいは、該スロープ部の敷設面積を下段チップ２０の能動面上に確保する必要がある等々、当該半導体装置を設計する上での制約を免れ得ない。
【００４５】
この点、本実施の形態に係る半導体装置によれば、こうした設計に伴う制約なしに、換言すれば設計に係る自由度が高く担保された状態で、上記配線５０，５１，５２を単一の工程にて吐出することが可能である。
【００４６】
（６）しかも、上段用配線５１及びチップ間配線５２が、半導体チップの積層方向に沿って立設されるような構造を必要としないため、実装基板の実装面や下段チップの能動面等の平面に配線加工を施す技術、つまりインクジェット法が該配線の形成方法として適用
可能になる。それゆえ上段用配線５１及びチップ間配線５２の形状やサイズが液滴の単位で制御可能になるため、これら配線５１，５２の微細化が可能になることは当然のこと、複雑な形状の配線をも容易に形成可能になり、電極パッドや半導体チップのレイアウトに対して、その制約が軽減可能にもなる。
【００４７】
なお、上記実施の形態は、これを適宜変更した以下の態様にて実行することも可能である。
・上記半導体装置において、図４（ａ）に示されるように、下段チップ２０の上面に形成された各配線５１，５２と、バンプ電極３４との接続部位に、エポキシ樹脂等の樹脂材料からなるアンダーフィル材７０を充填するようにしてもよい。これにより、上記（１）〜（６）の効果に加えて、
（７）下段チップ２０の能動面に設けられた各配線５１，５２とバンプ電極３４との接続部分での間隙、すなわち下段チップ２０と上段チップ３０との間隙への水分等の侵入が回避可能になり、接続部分の腐食を防止することが可能になる。
【００４８】
といった効果を得ることができるようになる。
・また、上記半導体装置において、図４（ｂ）に示されるように、実装基板１０に実装された下段チップ２０及び上段チップ３０の全体を、エポキシ樹脂、あるいはシリコーン樹脂等からなるモールド樹脂７１により覆うようにしてもよい。これにより、上記（１）〜（６）の効果に加えて、
（８）これら下段チップ２０及び上段チップ３０における電気的接続部分の全てが、モールド樹脂７１により水分等の腐食物から保護されることとなる。しかも、これら下段チップ２０及び上段チップ３０に形成されたチップ間配線５２や素子等についても、上記接続部分と同様、モールド樹脂７１により腐食物から保護されることになるため、半導体装置としての耐腐食性が向上する。
【００４９】
といった効果が得られるようになる。
・また、先の図４（ａ）に示される構成と、図４（ｂ）に示される構成とを組み合わせた構成、つまり、下段チップ２０の上面に形成された拡配線５１，５２と、バンプ電極３４との接続部位に上記アンダーフィル材７０を充填して且つ、下段チップ２０及び上段チップ３０の全体を上記モールド樹脂７１により覆う構成としてもよい。
【００５０】
・実装基板１０の実装面と下段チップ２０の能動面との高低差である段差を埋めるスロープ部４０を、下段チップ２０の外周における一部分、すなわち、同外周における、実装基板１０の基板電極パッド１１と下段チップ２０の下段電極パッド２１とが形成される側にのみ設けるようにした。これに限らず、下段チップ２０の外周に渡りスロープ部４０を設けるようにしてもよい。
【００５１】
・実装基板１０の基板電極パッド１１と上段チップ３０の上段電極パッド３１とを接続する上段用配線５１だけでなく、実装基板１０と下段チップ２０とを電気的に接続する下段用配線５０、及び下段チップ２０と上段チップ３０とを電気的に接続するチップ間配線５２が設けられた構成とした。これに限らず、少なくとも上記上段用配線５１を備える半導体装置であれば、上記（１）に準ずる効果を得ることはできる。
【符号の説明】
【００５２】
１０…実装基板、１１，２１，３１…電極パッド、２０…第１の半導体チップ、２２，３２…半導体基板、２３，３３…絶縁層、３０…第２の半導体チップ、３４…バンプ電極、４０…スロープ部、５０，５１，５２…配線、６０…液滴吐出装置、７０…アンダーフィル材、７１…モールド樹脂。
【図１】
2011009653.tif 000003
【図２】
2011009653.tif 000004
【図３】
2011009653.tif 000005
【図４】
2011009653.tif 000006