(57)【要約】【課題】試験装置のテスタコントローラが、各試験モジュールからデータを受け取ってから、次のリード命令を発行すると、多数の試験モジュールからデータを読み出す場合に、時間がかかる。【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を伝送する複数の試験モジュールと、試験モジュールが格納したデータを、２以上の試験モジュールについて一括して読み出すグループリード命令を出力する試験制御部と、グループリード命令に応じて、２以上の試験モジュールからデータを読み出し、一括して試験制御部に通知する制御インターフェイス部とを備える試験装置および当該試験装置に係る試験方法を提供する。【選択図】図１
2011154026.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で信号を伝送する複数の試験モジュールと、
試験モジュールが格納したデータを、２以上の前記試験モジュールについて一括して読み出すグループリード命令を出力する試験制御部と、
前記グループリード命令に応じて、前記２以上の試験モジュールからデータを読み出し、一括して前記試験制御部に通知する制御インターフェイス部と
を備える試験装置。
【請求項２】
前記試験制御部は、前記グループリード命令により読み出されるべきデータの個数の期待値を前記制御インターフェイス部に設定し、
前記制御インターフェイス部は、前記グループリード命令に応じて前記試験モジュールから受け取ったデータの個数が前記期待値と一致した場合に、前記試験モジュールから受け取ったデータを一括して前記試験制御部に通知する
請求項１に記載の試験装置。
【請求項３】
前記制御インターフェイス部は、前記グループリード命令を前記複数の試験モジュールに一括して送信し、
それぞれの前記試験モジュールは、前記グループリード命令により指定されている場合に、格納しているデータを前記制御インターフェイス部に送信する
請求項２に記載の試験装置。
【請求項４】
前記制御インターフェイス部は、それぞれの前記試験モジュールから受け取ったデータの論理和または論理積を前記試験制御部に通知する
請求項２または３に記載の試験装置。
【請求項５】
前記制御インターフェイス部は、
それぞれの前記試験モジュールからデータを受け取る毎に、既に受け取っているデータとの論理和または論理積を演算する論理演算部と、
前記論理演算部が演算した演算結果を記憶するデータ記憶部と、
それぞれの前記試験モジュールから受けとったデータの個数が前記期待値と一致したときに、前記データ記憶部が記憶しているデータ値を、前記試験制御部に通知させるカウンタと
を有する請求項２から４のいずれか一項に記載の試験装置。
【請求項６】
前記試験制御部は、前記グループリード命令を他の命令から区別するタグ情報を含む前記グループリード命令を出力し、
それぞれの前記試験モジュールは、前記グループリード命令に応じて読み出したデータに、前記タグ情報を付して前記制御インターフェイスに出力し、
前記データ記憶部は、前記タグ情報毎に異なるアドレスに前記演算結果を記憶し、
前記論理演算部は、それぞれの前記試験モジュールから受け取ったデータと、当該データに付された前記タグ情報に対応する前記データ記憶部のアドレスに記憶された前記演算結果との論理和または論理積を演算し、新たな演算結果を前記データ記憶部の当該アドレスに記憶する
請求項５に記載の試験装置。
【請求項７】
前記試験制御部は、前記論理演算部に論理和または論理積のいずれを演算させるかを指定する命令コードを更に含む前記グループリード命令を出力し、
それぞれの前記試験モジュールは、前記グループリード命令に応じて読み出したデータに、前記命令コードを付して前記制御インターフェイスに出力し、
前記論理演算部は、それぞれの前記試験モジュールから受け取ったデータに付された前記命令コードに応じて、当該データと前記データ記憶部が記憶した前記演算結果との論理和または論理積のいずれかを演算する
請求項５または６に記載の試験装置。
【請求項８】
それぞれの前記試験モジュールは、受け取った前記グループリード命令により指定されていない場合において、当該グループリード命令の前記命令コードが論理和演算を指定している場合には、論理値１を読み出しデータとして出力し、当該グループリード命令の前記命令コードが論理積演算を指定している場合には、論理値０を読み出しデータとして出力する
請求項７に記載の試験装置。
【請求項９】
前記試験装置は、第１の前記被試験デバイスおよび第２の前記被試験デバイスを並行して試験し、
少なくとも１つの前記試験モジュールは、
前記第１の被試験デバイスとの間で信号を伝送する１以上の第１の試験部と、
前記第２の被試験デバイスとの間で信号を伝送する１以上の第２の試験部と
を有し、
前記試験制御部は、前記第１の被試験デバイスまたは前記第２の被試験デバイスのいずれかを指定した前記グループリード命令を出力し、
それぞれの前記試験モジュールは、前記グループリード命令で指定される前記被試験デバイスに対応する１以上の試験部が格納したデータを一括して前記制御インターフェイス部に送信する
請求項１から８のいずれか一項に記載の試験装置。
【請求項１０】
それぞれの前記試験モジュールは、前記グループリード命令で指定される前記被試験デバイスに対応する１以上の前記試験部が格納したデータの論理和または論理積を、前記制御インターフェイス部に送信する
請求項９に記載の試験装置。
【請求項１１】
前記試験制御部は、いずれかの前記試験モジュールを指定してデータを読み出す個別リード命令を、２以上の前記試験モジュールに対して連続して出力し、
前記制御インターフェイス部は、それぞれの前記個別リード命令に応じて、前記２以上の試験モジュールからデータを読み出し、一括して前記試験制御部に通知する
請求項１から１０のいずれか一項に記載の試験装置。
【請求項１２】
前記試験制御部は、連続して出力される前記個別リード命令により読み出されるべきデータの個数の期待値を前記制御インターフェイス部に設定し、
前記制御インターフェイス部は、前記個別リード命令に応じて前記試験モジュールから受け取ったデータの個数が前記期待値と一致した場合に、前記試験モジュールから受け取ったデータを一括して前記試験制御部に通知する
請求項１１に記載の試験装置。
【請求項１３】
被試験デバイスとの間で信号を伝送する複数の試験モジュールを用いて前記被試験デバイスを試験する試験方法であって、
試験モジュールが格納したデータを、２以上の前記試験モジュールについて一括して読み出すグループリード命令を、試験制御部に出力させる命令出力段階と、
前記グループリード命令に応じて、前記２以上の試験モジュールからデータを読み出し、一括して前記試験制御部に通知する読出段階と
を備える試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置および試験方法に関する。
【背景技術】
【０００２】
半導体回路等の被試験デバイスを試験する試験装置として、複数の試験モジュール、テスタバス、および、テスタコントローラを備える装置が知られている（例えば特許文献１参照）。テスタコントローラは、テスタバスを介して複数の試験モジュールを制御して、被試験デバイスを試験する。
【０００３】
特許文献１  特開平９−８９９９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
テスタコントローラは、各試験モジュールが記憶したデータを読み出すことで、試験モジュールの状態、および、被試験デバイスの試験結果等の情報を取得する。従来のテスタコントローラは、各試験モジュールからデータを受け取ってから、次の試験モジュールからデータを読み出すリード命令を発行している。このため、多数の試験モジュールからデータを読み出す場合に、時間がかかってしまう。
【課題を解決するための手段】
【０００５】
本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を伝送する複数の試験モジュールと、試験モジュールが格納したデータを、２以上の試験モジュールについて一括して読み出すグループリード命令を出力する試験制御部と、グループリード命令に応じて、２以上の試験モジュールからデータを読み出し、一括して試験制御部に通知する制御インターフェイス部とを備える試験装置を提供する。
【０００６】
本発明の第２の態様においては、被試験デバイスとの間で信号を伝送する複数の試験モジュールを用いて被試験デバイスを試験する試験方法であって、試験モジュールが格納したデータを、２以上の試験モジュールについて一括して読み出すグループリード命令を、試験制御部に出力させる命令出力段階と、グループリード命令に応じて、２以上の試験モジュールからデータを読み出し、一括して試験制御部に通知する読出段階とを備える試験方法を提供する。
【０００７】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００８】
【図１】試験装置１００の機能構成を複数の被試験デバイス（ＤＵＴ）１０とともに示す。
【図２】試験制御部１３２の動作例を示す図である。
【図３】制御インターフェイス部１３４の一部の構成例を示す図である。
【図４】制御インターフェイス部１３４の一部の他の構成例を示す図である。
【図５Ａ】試験制御部１３２が出力する命令のデータ構造例を示す。
【図５Ｂ】試験モジュール１２０が出力する応答データのデータ構造例を示す。
【図６】制御インターフェイス部１３４の詳細な構造の一例を示す。
【図７】試験部２１０および被試験デバイス１０の接続例を示す図である。
【図８】試験制御部１３２の他の動作例を説明する。
【図９】試験モジュール１２０の構成例を示す図である。
【図１０】試験モジュール１２０間で同期パケットを伝送する場合の、パケット伝送経路の一例を示す。
【図１１】試験部２１０の構成の一例を示す。
【発明を実施するための形態】
【０００９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１０】
図１は、試験装置１００の機能構成を複数の被試験デバイス（ＤＵＴ）１０とともに示す。試験装置１００は、少なくとも１つの被試験デバイス１０を試験する。即ち、試験装置１００は、１つの被試験デバイス１０を試験するものであっても、複数の被試験デバイス１０を並行して試験するものであってもよい。
【００１１】
試験装置１００は、システム制御部１１０と、複数の試験モジュール１２０と、複数のサイト制御部１３０と、バス１４０とを備える。システム制御部１１０は、複数のサイト制御部１３０と接続され、当該試験装置１００の全体を制御する。システム制御部１１０と複数のサイト制御部１３０との間は、一例として、汎用または専用の高速シリアルバス等により接続される。
【００１２】
それぞれのサイト制御部１３０は、１または複数の被試験デバイス１０に対応付けられる。それぞれのサイト制御部１３０は、対応する被試験デバイス１０に接続された１または複数の試験モジュール１２０を制御して、対応する被試験デバイス１０の試験を制御する。
【００１３】
それぞれのサイト制御部１３０は、システム制御部１１０から与えられる制御命令および試験プログラム等に応じて、対応する試験モジュール１２０を制御する。即ち、それぞれのサイト制御部１３０は、１または複数の試験部２１０をリソースとして用いて、対応する被試験デバイス１０の試験を制御する。バス１４０は、サイト制御部１３０および１または複数の試験モジュール１２０の間を接続する。
【００１４】
なお、サイト制御部１３０は、試験モジュール１２０に含まれる試験部２１０毎に、試験モジュール１２０を制御してもよい。例えば、１つの試験モジュール１２０に含まれる試験部２１０の一部が第１の被試験デバイス１０に接続され、他の試験部２１０が第２の被試験デバイス１０に接続される場合、第１のサイト制御部１３０が、第１の被試験デバイス１０に対応する試験部２１０を制御し、第２のサイト制御部１３０が、第２の被試験デバイス１０に対応する試験部２１０を制御してよい。つまり、1つの試験モジュール１２０に含まれる複数の試験部２１０は、グループ毎に異なるサイト制御部１３０により制御されてよい。
【００１５】
試験モジュール１２０は、対応する被試験デバイス１０との間で信号を伝送する。それぞれの試験モジュール１２０は、複数の試験部２１０を有する。それぞれの試験部２１０は、当該試験装置１００の試験対象である全ての被試験デバイス１０のうちのいずれか１つの被試験デバイス１０の端子に接続される。そして、複数の試験部２１０のそれぞれは、接続された被試験デバイス１０との間で信号を伝送して当該被試験デバイス１０を試験する。
【００１６】
例えば試験モジュール１２０は、所定の論理パターンを有する試験信号を被試験デバイス１０に供給し、当該試験信号に応じた被試験デバイス１０の動作結果を示す信号を受け取ってよい。なお、それぞれの試験モジュール１２０は、1つずつ異なる基板に設けられてよい。同一の試験モジュール１２０に設けられる複数の試験部２１０は、共通のインターフェイスを介してバス１４０と接続される。
【００１７】
ここで、当該インターフェイスは、対応するそれぞれの試験部２１０が、いずれのサイト制御部１３０による制御を受けるかを、試験部２１０毎に独立に設定することができる。例えば当該インターフェイスは、バス１４０から受け取る命令を、複数の試験部２１０のうち、当該命令において指定される試験部２１０に対してのみ通知してよい。
【００１８】
このように試験装置１００は、一の試験モジュール１２０が有する複数の試験部２１０が制御を受けるサイト制御部１３０を、それぞれ独立に任意に設定することができる。これにより、試験装置１００によれば、試験モジュール１２０内のリソースを効率良く用いて試験することができる。
【００１９】
それぞれのサイト制御部１３０は、試験制御部１３２および制御インターフェイス部１３４を有する。試験制御部１３２は、被試験デバイス１０の試験を制御するためのプログラムを実行し、実行結果に応じた命令を発行する。試験制御部１３２は、当該命令を通知すべき試験モジュール１２０を指定する情報を含む命令を発行する。
【００２０】
例えば試験制御部１３２は、被試験デバイス１０を指定する情報を含む命令を発行してよい。それぞれの試験モジュール１２０のインターフェイスは、自己に属する試験部２１０が、当該命令において指定される被試験デバイス１０に接続している場合に、当該命令が自己を指定していると判定してよい。
【００２１】
また、試験制御部１３２は、当該命令を通知すべき試験部２１０を指定する情報を含む命令を発行してもよい。それぞれの試験モジュール１２０のインターフェイスは、自己に属する試験部２１０が、当該命令において指定される場合に、当該命令が自己を指定していると判定してよい。それぞれの試験モジュール１２０は、当該命令を、指定される試験部２１０に通知する。
【００２２】
試験制御部１３２は、データを読み出すリード命令、データを書き込むライト命令、および、その他の命令を発行してよい。試験制御部１３２は、プロセッサ、メモリ等を有してよい。
【００２３】
制御インターフェイス部１３４は、試験制御部１３２の制御に応じてサイト制御部１３０およびバス１４０の間の通信を処理する。例えば、制御インターフェイス部１３４は、試験制御部１３２から受け取った命令を、当該命令に対応する試験モジュール１２０に送信してよく、全ての試験モジュール１２０に送信してもよい。また、制御インターフェイス部１３４は、それぞれの試験モジュール１２０から受けとったデータを、試験制御部１３２に送信する。
【００２４】
また、試験制御部１３２は、試験モジュール１２０が格納したデータを、２以上の試験モジュール１２０について一括して読み出すグループリード命令を発行する。試験制御部１３２は、当該グループリード命令において、試験モジュール１２０を指定してよく、試験部２１０を指定してよく、また、被試験デバイス１０を指定してもよい。
【００２５】
制御インターフェイス部１３４は、当該グループリード命令に対応する試験モジュール１２０からデータを読み出す。例えば制御インターフェイス部１３４は、バス１４０に接続された全ての試験モジュール１２０に、当該グループリード命令を通知してよい。それぞれの試験モジュール１２０は、受け取ったグループリード命令において自己が指定されている場合に、当該グループリード命令を、対応する試験部２１０に通知する。
【００２６】
グループリード命令で指定された試験モジュール１２０は、グループリード命令で指定されるアドレス、レジスタ等に格納したデータを、バス１４０に出力する。このとき、試験モジュール１２０は、当該グループリード命令に対する応答データである旨を示す情報を、当該応答データに添付する。例えば試験モジュール１２０は、当該グループリード命令を、他の命令から識別するタグ情報を、当該応答データに添付してよい。
【００２７】
当該応答データは、例えばそれぞれの試験モジュール１２０が待ち状態であるか否か等のような、試験モジュール１２０の状態を示すデータであってよい。また、当該応答データは、被試験デバイス１０の良否判定結果等のような、試験結果を示すデータであってもよい。
【００２８】
それぞれの制御インターフェイス部１３４は、バス１４０を介して、試験モジュール１２０の応答データを受け取る。そして、自己が送信したグループリード命令に対応する応答データ以外の応答データを廃棄してよい。制御インターフェイス部１３４は、当該グループリード命令で指定される全ての試験モジュール１２０から応答データを受け取った場合に、これらの応答データを一括して試験制御部１３２に通知する。制御インターフェイス部１３４は、これらの応答データの論理和または論理積を試験制御部１３２に通知してよい。
【００２９】
このような構成により、試験制御部１３２は、２以上の試験モジュール１２０を一括して指定し、一括してデータを読み出すことができる。このため、試験モジュール１２０の状態、試験結果等を効率よく取得することができる。
【００３０】
試験制御部１３２は、一括して読み出した応答データに基づいて、複数の試験モジュール１２０を制御してよい。例えば試験制御部１３２は、指定した試験モジュール１２０が全て待ち状態となった場合に、これらの試験モジュール１２０に、次の試験を開始させるトリガ信号を供給してよい。また、試験制御部１３２は、指定した試験モジュール１２０における試験結果に応じた試験項目を、各試験モジュール１２０に実行させてよい。
【００３１】
図２は、試験制御部１３２の動作例を示す図である。本例では、試験制御部１３２が、試験モジュール１２０を１つずつ指定してデータを読み出すシングルリード命令を発行する場合と、上述したグループリード命令を発行する場合とを説明する。図２において記号Ｃは、試験制御部１３２がリード命令を発行する期間を示し、記号Ｄは、試験制御部１３２が応答データを受信する期間を示し、記号Ｐは、試験制御部１３２においてデータを処理する期間を示す。
【００３２】
シングルリード命令により複数の試験モジュール１２０からデータを読み出す場合、試験制御部１３２は、１つの試験モジュール１２０から応答データを受信してから、次の試験モジュール１２０に対するシングルリード命令を発行する。このため、試験モジュール１２０の個数に比例して、シングルリード命令の実行時間が長くなってしまう。
【００３３】
これに対し、グループリード命令により複数の試験モジュール１２０からデータを読み出す場合、試験制御部１３２は、複数の試験モジュール１２０を一括して指定するグループリード命令を発行する。そして、制御インターフェイス部１３４に蓄積された応答データを一括して受け取る。このため、シングルリード命令よりも短い時間で、複数の試験モジュール１２０からデータを読み出すことができる。
【００３４】
図３は、制御インターフェイス部１３４の一部の構成例を示す図である。本例では、制御インターフェイス部１３４の構成のうち、グループリード命令に応じて読み出した応答データを処理する構成を説明し、他の構成の説明は省略する。本例の制御インターフェイス部１３４は、カウンタ１３５およびデータ記憶部１３６を有する。
【００３５】
カウンタ１３５およびデータ記憶部１３６は、バス１４０からグループリード命令に対応する応答データを受け取る。カウンタ１３５は、受け取った応答データの個数を計数する。また、カウンタ１３５には、対応する試験制御部１３２が発行したグループリード命令により読み出されるべきデータの個数の期待値が予め設定される。
【００３６】
例えば、応答データを試験モジュール１２０毎に受け取る場合、カウンタ１３５には、グループリード命令により指定される試験モジュール１２０の数が、当該期待値として設定される。また、応答データを試験部２１０毎に受け取る場合、カウンタ１３５には、グループリード命令により指定される試験部２１０の数が、当該期待値として設定される。カウンタ１３５は、計数値が期待値と一致した場合に、計数値をリセットするとともに、その旨をデータ記憶部１３６に通知する。
【００３７】
データ記憶部１３６は、受け取った応答データを蓄積する。また、データ記憶部１３６は、カウンタ１３５の計数値が期待値と一致した旨の通知を受けた場合に、蓄積した応答データを一括して試験制御部１３２に送信する。このとき、データ記憶部１３６は、送信した応答データを、記憶領域から削除する。
【００３８】
このような構成により、試験制御部１３２は、複数の試験モジュール１２０または複数の試験部２１０の応答データを、一括して読み出すことができる。また、対応するグループリード命令に対応して受け取った応答データの個数を計数することで、制御インターフェイス部１３４は、応答データがいずれの試験モジュール１２０からのデータであるかを認識せずに、指定した複数の試験モジュール１２０からのデータ読み出しが完了したことを検出することができる。
【００３９】
図４は、制御インターフェイス部１３４の一部の他の構成例を示す図である。本例の制御インターフェイス部１３４は、図３に示した制御インターフェイス部１３４の構成に加え、論理演算部１３７を更に備える。本例の制御インターフェイス部１３４は、それぞれの試験モジュール１２０から受け取った応答データの論理和または論理積を試験制御部１３２に通知する。カウンタ１３５は、図３に関連して説明したカウンタ１３５と同一の機能を有する。
【００４０】
論理演算部１３７は、それぞれの試験モジュール１２０から応答データを受け取る毎に、既に受け取っているデータとの論理和または論理積を演算する。例えば、試験制御部１３２は、それぞれの試験モジュール１２０が待ち状態のときに論理値１を示す応答データを読み出す命令を発行してよい。試験制御部１３２は、指定した全ての試験モジュール１２０が待ち状態になったか否かを判定してよい。この場合、論理演算部１３７は、それぞれの応答データの論理積を演算する。
【００４１】
また、試験制御部１３２は、被試験デバイス１０の試験結果がフェイルのときに論理値１を示す応答データを読み出す命令を発行してよい。試験制御部１３２は、指定した試験モジュール１２０のうちの少なくとも１つにおいて、被試験デバイス１０のフェイルが検出されたか否かを判定してよい。この場合、論理演算部１３７は、それぞれの応答データの論理和を演算する。
【００４２】
データ記憶部１３６は、論理演算部１３７の演算結果を記憶する。そして、論理演算部１３７は、新たな応答データを受け取る毎に、データ記憶部１３６からデータを読み出して、当該応答データと論理演算し、演算結果をデータ記憶部１３６に格納する。
【００４３】
カウンタ１３５は、計数値が期待値と一致した場合に、データ記憶部１３６が記憶しているデータ値を、試験制御部１３２に送信させる。データを送信した後、データ記憶部１３６は、格納データを初期値に設定してよい。
【００４４】
このような構成により、複数の試験モジュール１２０からの応答データを、少ない伝送量で試験制御部１３２に送信できる。また、試験制御部１３２において実行されるべき論理演算を、制御インターフェイス部１３４において実行するので、試験制御部１３２の処理負荷を低減することができる。
【００４５】
図５Ａは、試験制御部１３２が出力する命令のデータ構造例を示す。試験制御部１３２は、命令コード領域ＣＯＭ、タグ情報領域ＴＡＧ、モジュール指定データ領域、制御部指定データ領域、および、アドレス領域Ａｄを含むデータ構造の命令を出力する。
【００４６】
命令コード領域ＣＯＭには、当該命令が、予め定められた複数種類の命令のうち、いずれの種類の命令であるかを示す情報が格納される。制御インターフェイス部１３４および試験モジュール１２０は、試験制御部１３２から受け取った命令における命令コード領域ＣＯＭを参照することで、当該命令がグループリード命令であるか否かを判別してよい。また、命令コード領域ＣＯＭは、当該グループリード命令が、論理演算部１３７における論理和または論理積のいずれの演算を要求する命令であるかを示す情報が格納されてよい。
【００４７】
タグ情報領域ＴＡＧには、当該命令を他の命令から区別する情報が格納される。例えばタグ情報領域ＴＡＧには、対応する試験制御部１３２が何番目に出力した命令かを示す情報が格納されてよい。
【００４８】
モジュール指定データ領域には、当該命令を実行すべき試験モジュール１２０を指定する情報が格納される。例えばモジュール指定データ領域は、試験モジュール１２０が接続されるバス１４０のポート番号を格納してよい。モジュール指定データ領域には、当該命令を実行すべき試験部２１０を指定する情報が格納されてもよい。また、当該命令がグループリード命令の場合、モジュール指定データ領域には、複数の試験モジュール１２０または複数の試験部２１０のグループを指定する情報が格納される。
【００４９】
制御部指定データ領域には、当該命令を出力した試験制御部１３２を識別する情報が格納される。例えば制御部指定データ領域は、試験制御部１３２が接続されるバス１４０のポート番号を格納してよい。バス１４０は、モジュール指定データおよび制御部指定データを参照して、それぞれのデータをいずれの試験制御部１３２または試験モジュール１２０に伝送するかを制御する。
【００５０】
アドレス領域Ａｄには、試験モジュール１２０または試験部２１０内のアドレスを指定する情報が格納される。例えば、当該命令がリード命令の場合、試験モジュール１２０または試験部２１０は、当該アドレスのデータを読み出して、バス１４０に送信する。
【００５１】
それぞれの試験モジュール１２０は、バス１４０から受け取った命令における命令コード領域ＣＯＭがグループリード命令であり、且つ、モジュール指定データ領域において自己が指定されている場合に、当該命令におけるアドレス領域Ａｄで指定されるアドレスのデータを読み出す。それぞれの試験モジュール１２０は、読み出したデータを当該命令に追加した応答データをバス１４０に出力する。
【００５２】
図５Ｂは、試験モジュール１２０が出力する応答データのデータ構造例を示す。応答データのデータ構造は、図５Ａに示した命令データ構造に、読み出しデータ領域Ｄａｔａが追加された構造である。試験モジュール１２０は、読み出したデータを、当該領域に格納して出力する。
【００５３】
図６は、制御インターフェイス部１３４の詳細な構造の一例を示す。制御インターフェイス部１３４は、カウンタ１３５、データ記憶部１３６、論理演算部１３７、データレジスタ１７０、カウントレジスタ１７２、デコーダ１７４、リセット部１７６、一致検出回路１７８、ＦＩＦＯ１８０、タイマ１８２、および、ＦＩＦＯ制御部１８４を有する。カウンタ１３５、データ記憶部１３６、論理演算部１３７は、図４において同一の符号を付して説明した構成要素と同一の機能を有する。
【００５４】
本例のデータ記憶部１３６は、アドレス領域およびデータ領域を有する。アドレス領域における各アドレスは、データ領域におけるいずれかの記憶領域に対応する。データ記憶部１３６は、指定されるアドレス領域内のアドレスに対応するデータ領域にデータを記憶する。
【００５５】
データ記憶部１３６は、複数のグループリード命令を処理可能なように、複数の記憶領域を有してよい。データ記憶部１３６は、応答データに含まれるタグ情報ＴＡＧ毎に、異なるアドレスに演算結果を記憶する。
【００５６】
本例のカウンタ１３５は、加算部１３５−１およびカウント値レジスタ１３５−２を有する。カウント値レジスタ１３５−２は、カウンタ１３５の計数値を記憶する。加算部１３５−１は、新たな応答データを受け取った場合に、カウント値レジスタ１３５−２が記憶した値を読み出し、当該値に１を加算してカウント値レジスタ１３５−２に新たに書き込む。
【００５７】
データレジスタ１７０は、制御インターフェイス部１３４が受け取った、グループリード命令に対する応答データを記憶する。データレジスタ１７０は、複数の応答データを記憶できる領域を有してよい。データレジスタ１７０は、記憶した応答データのうち、論理演算部１３７による処理が終了したデータを削除する。また、データレジスタ１７０は、新たに受け取った応答データを、空いている記憶領域に記憶する。
【００５８】
デコーダ１７４は、データレジスタ１７０が記憶した応答データの命令コード領域ＣＯＭを参照して、当該グループリード命令が、論理演算部１３７における論理和または論理積のいずれの演算を指定するかを判別する。デコーダ１７４は、当該命令が論理和を指定する場合に論理値０を出力し、当該命令が論理積を指定する場合に論理値１を出力する。
【００５９】
論理演算部１３７は、データレジスタ１７０が記憶した応答データに含まれる読み出しデータＤａｔａと、当該応答データに付されたタグ情報ＴＡＧに対応するデータ記憶部１３６のアドレスに記憶された演算結果との論理和または論理積を演算する。また論理演算部１３７は、新たな演算結果をデータ記憶部１３６の当該アドレスに記憶する。
【００６０】
データ記憶部１３６は、データレジスタ１７０が記憶した応答データに含まれるタグ情報ＴＡＧに対応するアドレスに記憶した演算結果を、論理演算部１３７に出力する。データ記憶部１３６から演算結果を読み出すアドレスは、当該応答データに含まれるタグ情報ＴＡＧおよびアドレスＡｄにより指定されてもよい。
【００６１】
本例の論理演算部１３７は、論理和演算部１６０、論理積演算部１６４、論理積回路１６２および論理和回路１６６を有する。論理和演算部１６０は、データレジスタ１７０から読み出したデータＤａｔａと、データ記憶部１３６から読み出した演算結果との論理和を出力する。論理積回路１６２は、論理和演算部１６０が出力する論理値と、デコーダ１７４が出力する論理値を反転した値との論理積を出力する。つまり、論理積回路１６２は、命令コードＣＯＭが論理和を指定する場合に、論理和演算部１６０が出力する論理値を通過させ、命令コードＣＯＭが論理積を指定する場合、論理値０を出力する。
【００６２】
論理積演算部１６４は、データレジスタ１７０から読み出したデータＤａｔａ、データ記憶部１３６から読み出した演算結果、および、デコーダ１７４が出力する論理値の論理積を出力する。つまり論理積演算部１６４は、命令コードＣＯＭが論理和を指定する場合に論理値０を出力し、命令コードＣＯＭが論理積を指定する場合にデータＤａｔａおよび演算結果の論理積を出力する。
【００６３】
論理和回路１６６は、論理積回路１６２および論理積演算部１６４が出力する論理値の論理和を、データ記憶部１３６の対応するアドレスに書き込む。このような構成により、論理演算部１３７は、命令コードＣＯＭにより指定される演算を行う。
【００６４】
カウントレジスタ１７２は、グループリード命令により読み出されるべきデータの個数の期待値が予め設定される。また、カウントレジスタ１７２は、当該グループリード命令が供給される試験モジュール１２０または試験部２１０の総数に応じた期待値が設定されてもよい。
【００６５】
つまり、試験制御部１３２は、全ての試験モジュール１２０および試験部２１０が応答データを出力した場合に、制御インターフェイス部１３４が受け取る応答データの数を、カウントレジスタ１７２に設定してよい。この場合、それぞれの試験モジュール１２０は、受け取ったグループリード命令により自己が指定されていない場合において、当該グループリード命令の命令コードＣＯＭが論理和演算を指定している場合には、論理値１を読み出しデータとした応答データを出力する。
【００６６】
また、それぞれの試験モジュール１２０は、受け取ったグループリード命令により自己が指定されていない場合において、当該グループリード命令の命令コードＣＯＭが論理積演算を指定している場合には、論理値０を読み出しデータとした応答データを出力する。このような制御により、カウントレジスタ１７２に容易に期待値を設定できる。
【００６７】
一致検出回路１７８は、加算部１３５−１が出力するカウント値と、カウントレジスタ１７２に設定された期待値とが一致したか否かを検出する。一致検出回路１７８は、これらの値が一致した場合に、ＦＩＦＯ制御部１８４にその旨を通知する。
【００６８】
ＦＩＦＯ制御部１８４は、一致検出回路１７８から一致が通知された場合に、当該グループリード命令に対応する演算結果を、データ記憶部１３６からＦＩＦＯ１８０に転送させる。また、ＦＩＦＯ制御部１８４は、試験制御部１３２に、当該グループリード命令に対応する演算が終了した旨の終了通知を発行する。
【００６９】
ＦＩＦＯ制御部１８４は、ＦＩＦＯ１８０に、当該グループリード命令におけるタグ情報ＴＡＧに対応するデータ記憶部１３６のアドレスから演算結果を読み出させてよい。また、ＦＩＦＯ制御部１８４は、当該グループリード命令におけるタグ情報ＴＡＧを、終了通知とあわせて試験制御部１３２に通知してよい。
【００７０】
試験制御部１３２は、当該通知に応じて、ＦＩＦＯ１８０から演算結果を読み出す。このような構成により、複数の試験モジュール１２０からの応答データを、少ない伝送量で試験制御部１３２に送信できる。また、試験制御部１３２の処理負荷を低減することができる。
【００７１】
また、ＦＩＦＯ１８０は、シングルリード命令に応じた応答データを、バス１４０から直接受け取ってよい。つまり、シングルリード命令に応じた応答データは、データレジスタ１７０等を介さずに、試験制御部１３２に伝送される。
【００７２】
リセット部１７６は、試験制御部１３２からの指示に応じて、カウンタ１３５およびデータ記憶部１３６が記憶したデータ等を初期値にリセットする。試験制御部１３２は、新たなグループリード命令を発行する場合に、当該グループ命令に対応するカウンタ１３５およびデータ記憶部１３６の各記憶領域をリセットさせる信号を、リセット部１７６に供給する。
【００７３】
タイマ１８２は、試験制御部１３２が新たなグループリード命令を発行してから、所定の期間が経過した場合に、タイムアウト処理を行う。タイマ１８２には、試験制御部１３２から、新たなグループリード命令を発行した旨が通知される。タイマ１８２は、当該通知を受けてから所定の期間が経過した場合に、ＦＩＦＯ制御部１８４に、当該グループリード命令に対する処理がタイムアウトした旨を通知する。
【００７４】
ＦＩＦＯ制御部１８４は、タイムアウト通知を受けた場合において、当該グループリード命令に対する終了通知を試験制御部１３２に通知していない場合に、当該グループリード命令に対応する現在までの演算結果を、データ記憶部１３６からＦＩＦＯ１８０に転送させる。ＦＩＦＯ制御部１８４は、当該グループリード命令に対する処理がタイムアウトした旨を試験制御部１３２に通知する。試験制御部１３２は、当該通知に応じて、演算結果をＦＩＦＯ１８０から読み出す。
【００７５】
図７は、試験部２１０および被試験デバイス１０の接続例を示す図である。本例において、第１の試験モジュール１２０−１は、第１の被試験デバイス１０−１との間で信号を伝送する１以上の第１の試験部２１０−１と、第２の被試験デバイス１０−２との間で信号を伝送する１以上の第２の試験部２１０−２とを有する。
【００７６】
試験制御部１３２が、いずれかの被試験デバイス１０を指定したグループリード命令を出力する場合、それぞれの試験モジュール１２０は、当該グループリード命令で指定される被試験デバイス１０に対応する１以上の試験部２１０が格納したデータを一括して送信する。例えば、第２の被試験デバイス１０−２を指定したグループリード命令を受け取った場合、第１の試験モジュール１２０−１は、複数の試験部２１０のうち、第２の試験部２１０−２が格納したデータを一括して送信する。
【００７７】
ここで、一括して送信とは、各試験部２１０が格納したデータの論理和または論理積を送信する処理を指してよい。それぞれの試験モジュール１２０は、グループリード命令において指定された試験部２１０から読み出したデータの論理和または論理積をバス１４０に送信する論理演算部１２２を有してよい。このように、試験モジュール１２０の内部において、複数の試験部２１０の応答データの論理和または論理積を演算することで、サイト制御部１３０における処理負荷を低減することができる。
【００７８】
図８は、試験制御部１３２の他の動作例を説明する。本例では、ポスティッドリード命令を発行する場合の試験制御部１３２の動作を説明する。ポスティッド命令とは、いずれかの試験モジュール１２０を指定して応答データを読み出す個別リード命令を、それぞれの試験モジュール１２０からの応答データの読み出しの完了を待たずに、複数の試験モジュール１２０に対して連続して出力する命令を指す。ポスティッド命令は、グループリード命令の一例である。
【００７９】
図８に示すように、シングルリード命令を実行する場合、それぞれの試験モジュール１２０からの応答データＤの読み出し完了を待って、次の試験モジュール１２０を指定した個別リード命令Ｃを発行する。これに対し、ポスティッドリード命令では、試験制御部１３２は、それぞれの試験モジュール１２０を指定する個別リード命令を、連続してバス１４０に出力する。
【００８０】
制御インターフェイス部１３４は、それぞれの個別リード命令に応じた応答データを順次する。このとき、制御インターフェイス部１３４は、ポスティッドリード命令で順次指定された複数の試験モジュール１２０の全てから応答データを受信するまで、試験制御部１３２に応答データを送信しなくともよい。制御インターフェイス部１３４は、指定された全ての試験モジュール１２０から応答データを受信した場合に、これらの応答データを一括して試験制御部１３２に送信してよい。
【００８１】
制御インターフェイス部１３４は、図３または図４に関連して説明したいずれかの構成を用いて、応答データを処理してよい。例えば、カウンタ１３５には、ポスティッドリード命令により指定される試験モジュール１２０の個数が期待値として設定される。
【００８２】
カウンタ１３５は、ポスティッドリード命令に応じて試験モジュール１２０から受け取ったデータの個数が、設定された期待値と一致した場合に、試験モジュール１２０から受け取ったデータを一括して試験制御部１３２に送信する。このような制御により、試験制御部１３２は、個別の応答データの受信を待たずに試験プログラムを実行できる。
【００８３】
図９は、試験モジュール１２０の構成例を示す図である。試験モジュール１２０は、複数の試験部２１０、モジュール制御部２２０、および、モジュールインターフェイス部２３０を有する。
【００８４】
モジュール制御部２２０は、複数の試験部２１０のそれぞれを、複数のサイト制御部１３０のうち、いずれの被試験デバイス１０（またはサイト制御部１３０）に対応付けるかの設定を記憶する。本例においては、モジュール制御部２２０は、複数の試験部２１０のそれぞれについて、対応付けられた被試験デバイス１０を識別する識別番号を記憶する。
【００８５】
また、モジュール制御部２２０は、それぞれの試験部２１０を制御する制御データを記憶する。このようなデータおよび設定は、試験に先立って例えば試験制御部１３２により書き込まれる。
【００８６】
モジュールインターフェイス部２３０は、複数の試験部２１０に接続される。さらに、モジュールインターフェイス部２３０は、バス１４０を介して複数のサイト制御部１３０との間で、リード命令、応答データ等を送受信する。
【００８７】
モジュールインターフェイス部２３０は、いずれかの被試験デバイス１０を指定したグループリード命令を受け取った場合、それぞれの試験部２１０が、当該被試験デバイス１０に対応するか否かを、モジュール制御部２２０に問い合わせる。当該被試験デバイス１０に対応する試験部２１０が存在する場合、モジュールインターフェイス部２３０は、当該試験部２１０に当該グループリード命令を送信する。
【００８８】
また、それぞれの試験モジュール１２０は、試験制御部１３２を介さずに、他の試験モジュール１２０との間で信号を伝送してよい。この場合、モジュール制御部２２０が、他の試験モジュール１２０のモジュール制御部２２０との間で信号を伝送する。
【００８９】
より具体的には、モジュール制御部２２０は、他の試験モジュール１２０を指定した信号を、バス１４０に送信する。他の試験モジュール１２０のモジュール制御部２２０は、バス１４０を介して、当該信号を受け取ってよい。
【００９０】
また、それぞれのモジュール制御部２２０は、対応する試験部２１０と、他の試験モジュール１２０における試験部２１０とを同期して動作させるべく、同期パケットをバス１４０に送信してよい。より具体的には、それぞれのモジュール制御部２２０は、対応する試験部２１０が所定の待ち状態となった場合に、同期パケットを生成する。
【００９１】
制御インターフェイス部１３４は、受け取った同期パケットを、バス１４０を介して、全ての試験モジュール１２０に送信してよい。なお、制御インターフェイス部１３４は、モジュール制御部２２０から受け取った同期パケットを、同一のサイト制御部１３０に対応する全ての試験モジュール１２０に送信してよい。
【００９２】
図１０は、試験モジュール１２０間で同期パケットを伝送する場合の、パケット伝送経路の一例を示す。一つの試験モジュール１２０が送信した同期パケットは、バス１４０を介して、対応する制御インターフェイス部１３４に受信される。つまり、モジュール制御部２２０は、対応するサイト制御部１３０に、同期パケットを送信する。
【００９３】
制御インターフェイス部１３４は、受信した信号が同期パケットの場合に、対応する全ての試験モジュール１２０を指定して、当該同期パケットをバス１４０に送信する。それぞれのモジュール制御部２２０は、システム制御部１１０等により予め設定される所定の個数の同期パケットを、バス１４０から受信した場合に、同期して動作すべき全ての試験モジュール１２０が待ち状態となったと判定する。
【００９４】
なお、各モジュール制御部２２０は、自己が送信した同期パケットも受け取る。このため、受信すべき同期パケットの個数として、自己を含む試験モジュール１２０の個数が、それぞれのモジュール制御部２２０に設定される。
【００９５】
そして、モジュール制御部２２０は、対応する試験部２１０に対して、次の試験項目を実行させる。より具体的には、それぞれのモジュール制御部２２０は、所定の個数の同期パケットを受け取った場合に、次に生成すべき試験信号を試験部２１０に生成させ、被試験デバイス１０に供給させる。
【００９６】
このような制御により、それぞれの試験項目の実行時間が、それぞれの試験モジュール１２０で異なる場合であっても、複数の試験モジュール１２０を試験項目毎に同期して動作させることができる。また、同期動作において、試験制御部１３２を介さないので、試験制御部１３２の処理負荷を低減することができる。
【００９７】
図１１は、試験部２１０の構成の一例を示す。なお、試験部２１０は、このような構成に限らず、他の構成であってもよい。試験部２１０は、一例として、送信側ブロック１２と、受信側ブロック１４とを備える。試験部２１０は、送信側ブロック１２または受信側ブロック１４の一方のみを備える構成であってもよい。
【００９８】
送信側ブロック１２は、パケットリストにより指定された順序でパケットを被試験デバイス１０に送信する。受信側ブロック１４は、被試験デバイス１０からパケットを受信して、パケットリストに指定されたパケットと受信したパケットと比較して、被試験デバイス１０の良否を判定する。
【００９９】
まず、送信側ブロック１２について説明する。送信側ブロック１２は、パケットリスト記憶部２０と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、データ変換部３４と、送信部３６とを含む。パケットリスト記憶部２０は、供給された複数のパケットリストを記憶する。
【０１００】
パケットリスト処理部２２は、パケットリスト記憶部２０に記憶された複数のパケットリストのうち外部から指定されたパケットリストを実行して、被試験デバイス１０と通信する各パケットを順次指定する。パケットリスト処理部２２は、一例として、外部から受信したアドレスからパケットリストを実行して、被試験デバイス１０に送信するパケットを順次指定する。
【０１０１】
パケットリスト処理部２２は、一例として、指定したパケットを発生するための命令列が記憶されたパケット命令列記憶部２４上のアドレスを指定する。更に、パケットリスト処理部２２は、一例として、被試験デバイス１０との間で通信するパケットについて、パケットデータ列記憶部２６内における当該パケットに含まれるデータ列のアドレス（例えばデータ列の先頭アドレス）を指定する。
【０１０２】
このようにパケットリスト処理部２２は、パケットを発生させるための命令列のアドレスと、当該パケットに含まれるデータ列のアドレスを個別に指定する。なお、この場合において、パケットリスト中において、２以上のパケットに対して共通する命令列またはデータ列が指定されている場合に、パケットリスト処理部２２は、当該２以上のパケットについて同一の命令列のアドレスまたは同一のデータ列のアドレスを指定してもよい。
【０１０３】
パケット命令列記憶部２４は、複数種類のパケットのそれぞれを発生するための命令列を、パケットの種類毎に記憶する。パケット命令列記憶部２４は、一例として、ライトパケットを発生するための命令列、リードパケットを発生するための命令列、および、アイドルパケットを発生するための命令列等を記憶する。
【０１０４】
パケットデータ列記憶部２６は、複数種類のパケットのそれぞれに含まれるデータ列を、パケットの種類毎に記憶する。パケットデータ列記憶部２６は、一例として、ライトパケットに含まれるデータ列、リードパケットに含まれるデータ列、および、アイドルパケットに含まれるデータ列等を含んでよい。また、パケットデータ列記憶部２６は、一例として、パケット毎に変更される個別データ、および、パケットの種類毎に共通の共通データを別個の記憶領域に区別して記憶してもよい。
【０１０５】
更に、送信側のパケットデータ列記憶部２６は、受信側ブロック１４内のデータ変換部３４から、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データを受け取る。そして、送信側のパケットデータ列記憶部２６は、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データを記憶する。
【０１０６】
下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列、即ち、パケットリスト処理部２２によりアドレスが指定された命令列をパケット命令列記憶部２４から読み出して、読み出した命令列に含まれる各命令を順次に実行する。更に、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットのデータ列、即ち、パケットリスト処理部２２によりアドレスが指定されたデータ列を、命令列の実行に従って順次にパケットデータ列記憶部２６から出力させて、被試験デバイス１０との間の試験に用いる試験データ列を生成する。
【０１０７】
また、下位シーケンサ２８は、命令の実行毎に、読み出した個別データおよび共通データに対して指定した処理（演算またはデータ変換）を施すことを指示する制御データをデータ処理部３２およびデータ変換部３４に与える。これにより、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における、指定されたデータ部分を、読み出したデータに対して指定した処理を施したデータとすることができる。
【０１０８】
また、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列の実行が完了したことに応じて、終了通知をパケットリスト処理部２２に与えてよい。これにより、パケットリスト処理部２２は、下位シーケンサ２８による命令列の実行の進行に応じて、順次にパケットを指定することができる。
【０１０９】
また、送信側ブロック１２が有する送信側の下位シーケンサ２８は、送信部３６に対して、被試験デバイス１０に対して送信する信号のエッジタイミングを指定する。下位シーケンサ２８は、一例として、送信部３６に対してタイミング信号を与えて、パケット毎にエッジタイミングを制御する。
【０１１０】
また、送信側の下位シーケンサ２８は、受信側ブロック１４が有する受信側の下位シーケンサ２８と通信を行う。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８とハンドシェイクを行って、受信側の下位シーケンサ２８と同期して命令列を実行することができる。
【０１１１】
送信側の下位シーケンサ２８は、一例として、予め指定されたパケットの試験データ列を被試験デバイス１０に送信したことを受信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８に、送信側の下位シーケンサ２８からの通知を受けるまでの間、受信したデータ列の良否判定を禁止させることができる。
【０１１２】
また、送信側の下位シーケンサ２８は、一例として、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成する。これにより、送信側の下位シーケンサ２８は、所定のパケットを被試験デバイス１０から受信した後に、予め指定されたパケットを被試験デバイス１０に送信することができる。
【０１１３】
データ処理部３２は、パケットデータ列記憶部２６からパケットリスト処理部２２により指定されたパケットのデータ列を読み出して、被試験デバイス１０の試験に用いる試験データ列を生成する。この場合において、送信側のデータ処理部３２は、被試験デバイス１０に対して送信するパケットに応じた試験データ列中に、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データに応じた値を含めてよい。
【０１１４】
例えば、送信側のデータ処理部３２は、送信側のパケットデータ列記憶部２６からデータを読み出して、被試験デバイス１０に対して送信するパケットのデータ列における予め指定された部分を受信データに応じた値（例えば受信データそのままの値または受信データに何らかの処理を施した値）とした試験データ列を生成する。このような送信側のデータ処理部３２は、被試験デバイス１０から受信したパケットに含まれていた受信データに応じた値を、パケットに含めて送信することができる。
【０１１５】
データ変換部３４は、下位シーケンサ２８から指定されたタイミングにおいて、データ処理部３２から出力した試験データ列をデータ変換する。データ変換部３４は、一例として、試験データ列に対して予め設定されたテーブル等により８ｂ−１０ｂ変換等を行う。更に、データ変換部３４は、一例として、試験データ列に対してスクランブル処理を行ってもよい。そして、データ変換部３４は、変換したデータ列を出力する。送信部３６は、データ変換部３４が生成した試験データ列を、被試験デバイス１０に対して送信する。
【０１１６】
つぎに、受信側ブロック１４について説明する。受信側ブロック１４は、送信側ブロック１２と略同一の構成および機能を有するので、受信側ブロック１４については、送信側ブロック１２の相違点について説明をする。
【０１１７】
受信側ブロック１４は、パケットリスト記憶部２０と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、データ変換部３４と、受信部８２と、判定部８４とを含む。受信部８２は、被試験デバイス１０からパケットのデータ列を受信する。
【０１１８】
受信側のデータ変換部３４は、受信側の下位シーケンサ２８から指定されたタイミングにおいて、受信部８２により受信されたデータ列をデータ変換する。受信側のデータ変換部３４は、一例として、受信したデータ列に対して予め設定されたテーブル等により８ｂ−１０ｂ変換等を行う。更に、受信側のデータ変換部３４は、一例として、受信したデータ列に対してデスクランブル処理を行ってもよい。
【０１１９】
そして、受信側のデータ変換部３４は、変換したデータ列を判定部８４へ供給する。また、受信側のデータ変換部３４は、変換したデータ列を、受信側のパケットデータ列記憶部２６または送信側のパケットデータ列記憶部２６の少なくとも一方に供給してもよい。
【０１２０】
受信側のパケットリスト処理部２２は、外部から指定されたパケットリストを実行して、被試験デバイス１０から受信されると期待されるパケットを順次指定する。また、受信側のデータ処理部３２は、生成した試験データ列を判定部８４に供給する。
【０１２１】
受信側の下位シーケンサ２８は、被試験デバイス１０から出力が期待されるパケットのデータ列を、試験データ列として受信側のパケットデータ列記憶部２６から出力させる。また、受信側の下位シーケンサ２８は、受信部８２に対して、被試験デバイス１０から出力された信号のデータ値を取り込むストローブタイミングを指定する。
【０１２２】
判定部８４は、受信側のデータ処理部３２から試験データ列を受け取るとともに、受信側のデータ変換部３４から受信したデータ列を受け取る。判定部８４は、受信したデータ列を試験データ列と比較した結果に基づいて、被試験デバイス１０との間の通信の良否を判定する。判定部８４は、一例として、受信部８２が受信したデータ列と試験データ列とが一致するか否かを比較する論理比較部と、比較結果を記憶するフェイルメモリとを含む。また、判定部８４は、一例として、受信部８２が受信したデータ列が指定されたデータ列と一致したことを受信側の下位シーケンサ２８に通知してもよい。
【０１２３】
また、受信側の下位シーケンサ２８は、送信側の下位シーケンサ２８と通信を行う。これにより、受信側の下位シーケンサ２８は、送信側の下位シーケンサ２８とハンドシェイクを行って、送信側の下位シーケンサ２８と同期して命令列を実行することができる。
【０１２４】
受信側の下位シーケンサ２８は、一例として、当該受信側の下位シーケンサ２８が生成した試験データ列と一致するデータ列を受信したことを送信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成することができる。
【０１２５】
また、受信側の下位シーケンサ２８は、一例として、送信側の下位シーケンサ２８から、予め指定されたパケットの試験データ列を被試験デバイス１０に送信したことの通知を受けるまでの間、判定部８４による受信部８２が受信したデータ列の良否判定を禁止する。これにより、受信側の下位シーケンサ２８は、所定のパケットを被試験デバイス１０へ送信した後に、当該所定のパケットに応じた応答が被試験デバイス１０から出力されたか否かを判定することができる。
【０１２６】
受信側のパケットデータ列記憶部２６は、受信側ブロック１４側のデータ変換部３４から受信部８２が受信したパケットに含まれる受信データを受け取る。そして、受信側のパケットデータ列記憶部２６は、受信部８２が受信したパケットに含まれる受信データを記憶する。
【０１２７】
更に、受信側のデータ処理部３２は、被試験デバイス１０から出力が期待されるパケットに含まれる試験データ列に、受信部８２が既に受信したパケットに含まれる受信データに応じた値を含める。例えば、受信側のデータ処理部３２は、受信側のパケットデータ列記憶部２６からデータを読み出して、被試験デバイス１０からの受信を期待するパケットのデータ列における予め指定された部分を、受信データに応じた値（例えば受信データそのままの値又は何らかの処理を施した値）とした試験データ列を生成する。
【０１２８】
例えば、受信側のデータ処理部３２は、被試験デバイス１０から受信すべき第２のパケットに応じた試験データ列中に、受信部８２が既に受信した第１のパケットに含まれる受信データに応じた値を含めてよい。これにより、受信側のデータ処理部３２によれば、例えば、被試験デバイス１０から受信したパケットに含まれるＩＤ等を参照して、次以降のパケットに含まれるべきＩＤが正しいか否かを判定することができる。
【０１２９】
以上のように、本実施形態に係る試験装置１００によれば、受信したパケットに含まれる受信データに応じた値を次以降のパケット内に含める処理を、被試験デバイス１０に比較的に近い位置で行うことができる。これにより、試験装置１００によれば、被試験デバイス１０とのやり取りの応答を高速にすることができる。
【０１３０】
また、試験装置１００は、比較的に動作周波数の高い演算処理ユニット等により実現されたデータ処理部３２を備えることが好ましい。これにより、試験装置１００は、受信したパケットに含まれるデータから、次以降のパケットに含めるデータを生成する処理を高速に行うことができる。
【０１３１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【０１３２】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【０１３３】
１０  被試験デバイス、１２  送信側ブロック、１４  受信側ブロック、２０  パケットリスト記憶部、２２  パケットリスト処理部、２４  パケット命令列記憶部、２６  パケットデータ列記憶部、２８  下位シーケンサ、３２  データ処理部、３４  データ変換部、３６  送信部、８２  受信部、８４  判定部、１００  試験装置、１１０  システム制御部、１２０  試験モジュール、１２２  論理演算部、１３０  サイト制御部、１３２  試験制御部、１３４  制御インターフェイス部、１３５  カウンタ、１３６  データ記憶部、１３７  論理演算部、１４０  バス、１６０  論理和演算部、１６２  論理積回路、１６４  論理積演算部、１６６  論理和回路、１７０  データレジスタ、１７２  カウントレジスタ、１７４  デコーダ、１７６  リセット部、１７８  一致検出回路、１８０  ＦＩＦＯ、１８２  タイマ、１８４  ＦＩＦＯ制御部、２１０  試験部、２２０  モジュール制御部、２３０  モジュールインターフェイス部
【図１】
2011154026.tif 000003
【図２】
2011154026.tif 000004
【図３】
2011154026.tif 000005
【図４】
2011154026.tif 000006
【図５Ａ】
2011154026.tif 000007
【図５Ｂ】
2011154026.tif 000008
【図６】
2011154026.tif 000009
【図７】
2011154026.tif 000010
【図８】
2011154026.tif 000011
【図９】
2011154026.tif 000012
【図１０】
2011154026.tif 000013
【図１１】
2011154026.tif 000014