(57)【要約】【課題】複数の相の信号により補助容量バスラインが駆動される液晶表示装置において、タイミングコントローラからの出力信号線の本数を削減して、装置構成の簡略化を図る。【解決手段】表示装置は、１つの表示絵素が補助容量を備えた複数の副絵素に分割され、副絵素の補助容量に異なる電圧の補助容量駆動信号を印加して、各複絵素の輝度を異ならせる。表示装置のタイミングコントローラＬＳＩ１は、補助容量駆動信号を生成するための補助容量データ信号を出力する。この補助容量データ信号は、映像信号の水平期間単位で切り替わる信号であって、この補助容量データ信号は、複数相の補助容量駆動信号を生成するためのデータが多重シリアライズされる。これによりタイミングコントローラＬＳＩ１からＣＳドライバーＩＣ３への信号線は、データとクロックの２つの信号線でよくなる。【選択図】図１
2011197353.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示絵素を備え、１つの表示絵素が、それぞれ補助容量を備えた複数の副絵素に分割され、前記副絵素が備えるそれぞれの前記補助容量に異なる電圧の補助容量駆動信号を印加することで、各複絵素の輝度を異ならせるようにした表示装置において、
前記補助容量駆動信号を生成するための補助容量データ信号を出力するタイミングコントローラを有し、前記補助容量データ信号は、映像信号の水平期間単位で切り替わる信号であって、複数相の補助容量駆動信号を生成するためのデータが多重シリアライズされて出力される信号であることを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、前記補助容量データ信号は、前記複数相の補助容量駆動信号の各相の遅延制御を行うための遅延制御信号を含むことを特徴とする表示装置。
【請求項３】
複数の表示絵素を備え、１つの表示絵素が、それぞれ補助容量を備えた複数の副絵素に分割され、前記副絵素が備えるそれぞれの前記補助容量に異なる電圧の補助容量駆動信号を印加することで、各複絵素の輝度を異ならせるようにした表示装置の駆動方法において、
表示装置が有するタイミングコントローラから前記補助容量駆動信号を生成するための補助容量データ信号を出力する際に、前記タイミングコントローラが、前記補助容量データ信号を映像信号の水平期間単位で切り替わる信号とし、前記補助容量データ信号として、複数相の補助容量駆動信号を生成するためのデータを多重シリアライズして出力することを特徴とする表示装置の駆動方法。
【請求項４】
請求項３に記載の表示装置の駆動方法において、前記補助容量データ信号に、前記複数相の補助容量駆動信号の各相の遅延制御を行うための遅延制御信号を含ませることを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の駆動方法に関し、より詳細には、複数の補助容量幹配線から補助容量バスラインに補助容量電圧を印加し、マルチ絵素駆動方式により絵素を駆動する表示装置とその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置におけるγ特性の視野角依存性を改善する手法として、マルチ絵素駆動方式がある。マルチ絵素駆動方式は、輝度の異なる２つ以上の副絵素によって１つの絵素を構成することにより、視野角特性すなわちγ特性の視野角依存性を改善するものである。
【０００３】
図４は、マルチ絵素駆動方式の液晶表示装置の構成例を示す図である。液晶表示装置の液晶パネルが備えるそれぞれの絵素Ｐは、２つの副絵素ｓｐ１、ｓｐ２に分割されている。副絵素ｓｐ１は、ＴＦＴ１０ａおよび補助容量１１ａを備えている。また、副絵素ｓｐ２は、同様にＴＦＴ１０ｂおよび補助容量１１ｂを備えている。
【０００４】
ＴＦＴ１０ａおよびＴＦＴ１０ｂのそれぞれのゲート電極は、互いに共通のゲートバスラインＧＬに接続され、それぞれのソース電極は互いに共通のソースバスラインＳＬに接続されている。また、補助容量１１ａは、副絵素ｓｐ１の副絵素電極と補助容量バスラインＣｓＬ１との間に形成されている。同様に補助容量１１ｂは、副絵素ｓｐ２の副絵素電極と補助容量バスラインＣｓＬ２との間に形成されている。
【０００５】
補助容量バスラインＣｓＬ１は、ゲートバスラインＧＬとの間に副絵素ｓｐ１の領域を挟んでゲートバスラインＧＬと平行に延びるように設けられている。同様に補助容量バスラインＣｓＬ２は、ゲートバスラインＧＬとの間に副絵素ｓｐ２の領域を挟んでゲートバスラインＧＬと平行に延びるように設けられている。
【０００６】
また、絵素Ｐの補助容量バスラインＣｓＬ１は、その補助容量バスラインＣｓＬ１を挟んでその絵素Ｐに隣接する他の絵素Ｐの副絵素ｓｐ２が補助容量１１ｂを形成するための補助容量バスラインＣｓＬ２を兼ねている。同様に、絵素Ｐの補助容量バスラインＣｓＬ２は、その補助容量バスラインＣｓＬ２を挟んでその絵素Ｐに隣接する更に他の絵素Ｐの副絵素ｓｐ１が補助容量１１ａを形成するための補助容量バスラインＣｓＬ１を兼ねている。
【０００７】
連続して配置されたｎ本の補助容量バスラインＣｓＬ１，ＣｓＬ２・・・のそれぞれには、個別の補助容量電圧が印加される。同一の絵素Ｐ内の副絵素Ｓｐ１，Ｓｐ２に対応する補助容量バスラインＣｓＬ１，ＣｓＬ２における補助容量電圧Ｖｃｓは、同じレベル変化タイミングおよび同じ周期で振動する２値レベルからなる波形を有している。そして、この対をなす補助容量電圧Ｖｃｓは、奇数ライン間で位相が徐々にずれた状態に設定されている。その対の数はｎ／２である。この補助容量電圧を印加するための信号を補助容量（ＣＳ）駆動信号とする。
【０００８】
奇数ラインのゲートバスラインＧＬに印加されるゲートパルスＶｇは、補助容量電圧Ｖｃｓの一定期間にパルス期間を有するとともに、補助容量電圧Ｖｃｓの立ち上がりまたは立ち下がりのタイミングにパルス期間の終了タイミングを有する。
これにより、まず奇数ラインの絵素Ｐにデータ信号が書き込まれ、データ信号の書き込み後における補助容量電圧Ｖｃｓの変化により、同じデータ信号が書き込まれた絵素Ｐの２つの副絵素ｓｐ１，ｓｐ２の絵素電極電位に、ゲートバスラインＧＬと絵素電極との間の容量を介した引き込み（feed through）現象によって異なる電位変位量ΔＶが加算される。従って、当該副絵素ｓｐ１，ｓｐ２同士で輝度が異なることとなり、補助容量電圧Ｖｃｓの１フレーム期間を通した液晶印加電圧の実効値による平均輝度は、絵素Ｐ全体のγ特性を広い視野角範囲で適正なものとする。
【０００９】
奇数ラインの走査の後に偶数ラインの走査が行われ、その際の同じ絵素Ｐに属する副絵素ｓｐ１，ｓｐ２に印加される補助容量電圧Ｖｃｓは、奇数ラインのように同じレベル変化タイミングを有するようには対をなしていないが、ゲートパルス終了後の最初の絵素電極の電位変化としては奇数ラインと同様のものが得られるので、やはりγ特性の改善が行われる。
【００１０】
上記の補助容量電圧Ｖｃｓの波形および走査の仕方は一例であり、副絵素ｓｐ１，ｓｐ２間で互いに異なる補助容量電圧Ｖｃｓの電圧変化によって輝度を異ならせて、絵素Ｐ全体のγ特性を改善するところがマルチ絵素方式の主要な技術である。
【００１１】
例えば、特許文献１には、マルチ絵素駆動方式により液晶表示装置のγ特性の視野角依存性を改善するための技術が開示されている。ここでは、画素のそれぞれが、それぞれの液晶層に互いに異なる電圧を印加することができる第１副画素および第２副画素を有している。そして第１副画素および第２副画素のそれぞれの液晶層に印加される実効電圧をＶ１およびＶ２とし、実効電圧差ΔＶ１２＝Ｖ１−Ｖ２とすると、少なくとも０＜ｇｋ≦ｎ−１の範囲において、ΔＶ１２（ｇｋ）＞０（ボルト）であり、かつ、ΔＶ１２（ｇｋ）≧ΔＶ１２（ｇｋ＋１）の関係を満足させるようにしている。
【００１２】
また、特許文献２に開示された液晶表示装置では、水平走査期間補正値設定回路において、極性反転ラインの画素形成部の表示画像を示す映像信号Ｄａ１とその次の行の画素形成部の表示画像を示す映像信号Ｄａ２とが比較され、水平走査期間の長さを補正するための信号幅補正値αが生成される。このとき、極性が反転するときの駆動用映像信号の目標電圧と極性が維持されるときの駆動用映像信号の目標電圧の差に拘わらず画素形成部の充電率が一定になるように、信号幅補正値αが設定される。そして、信号幅補正値αに基づいてソース出力制御信号Ｃｓとゲート出力制御信号Ｃｇが生成され、そのソース出力制御信号Ｃｓとゲート出力制御信号Ｃｇとに基づいて走査信号と駆動用映像信号とが生成される。これにより画素形成部間の充電率の違いに起因する表示品位の低下を防止するようにしている。
【００１３】
特許文献３には、複数のデータ線をブロック化して、まとめて画像信号をサンプリングする相展開駆動をするときのブロックゴーストを低減するための技術が開示されている。ここでは、着目ブロックを選択したときに直前ブロックから変化して階調レベルの平均値と、直前ブロックを選択したときに着目ブロックよりも２つ前のブロックから変化した階調レベルの平均値とを加算して補正データＤｂを求める。この際、前者の平均値を後者の平均値よりも大きく重み付けする。そして、着目ブロックに属する各画素の映像データＶｄ１ｄ〜Ｖｄ６ｄにそれぞれ補正データＤｂを加算して、補正済みの映像データＶｄ１ｅ〜Ｖｄ６ｅとするとともに、アナログ変換、極性反転を施して電気光学パネルの画像信号線に供給するようにしている。
【００１４】
さらに特許文献４に記載された液晶表示装置は、ライン反転駆動方法を採用しつつ、比較的簡単な構成でフリッカを低減させることを目的としている。液晶表示装置の制御回路１、デジタル信号のｎビットの入力データを受け、ある１Ｈ期間はこの入力データに対応した電圧を、基準電圧を基に液晶パネルに供給するように水平ドライバーを制御する。更に、制御回路は、この入力データの各ビットを夫々反転させることにより、極性反転した階調値を生成し、次の１Ｈ期間では、こうして生成した階調値に対応した電圧を上記基準電圧を元に液晶パネルに供給させる。この場合に、制御回路が階調表示に用いる階調−γ補正電圧特性は、最上位階調と最下位階調との中心の階調で点対称の関係となっている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００４−６２１４６号公報
【特許文献２】特開２００５−１５６６６１号公報
【特許文献３】国際公開ＷＯ２００５／０７３９５３号公報
【特許文献４】特開２００２−２３６４７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
図５は、複数の電圧変換回路を用いた補助容量配線の構成例を説明するための図である。上記のようなマルチ絵素駆動方式の液晶表示装置においては、液晶パネル２の表示領域を駆動するために図示しないゲートドライバ基板を用いることが一般的である。液晶パネル２の画素の補助容量バスラインは、複数の補助容量（ＣＳ）幹配線４１に接続され、補助容量電圧Ｖｃｓは、そのＣＳ幹配線を介して供給される。
【００１７】
図６は、ＣＳ幹配線と各補助容量バスラインの構成例を説明するための図である。この例では、１２本のＣＳ幹配線（１〜１２）が補助容量バスライン（ＣＳライン）に接続される。この例では、１画素はＲＧＢの３絵素からなり、１つの絵素は２つの副絵素からなっている。
【００１８】
補助容量電圧Ｖｃｓは幹配線を介して供給されるので、複数のＣＳ幹配線のうち、異なるＣＳ配線には異なる補助容量電圧Ｖｃｓが印加されるようになっている。この場合、１２本のＣＳ幹配線からなるＣＳ幹配線群には、ＣＳ幹配線の本数分の相数を有する補助容量電圧Ｖｃｓが複数（この場合１２個）の電圧変換回路６から液晶パネル２のソース基板に供給される。ここでは、ゲートバスライン毎にゲートドライバのＯＮタイミングが異なるため、それぞれのオンタイミングに合わせるために、異なるＣＳ幹配線には異なるＶｃｓが印加される。ＣＳ幹配線は、その数が多い方が適切なタイミングを設定することができるが、数を多くしていくと額縁と言われる画面のアクティブエリア以外の領域が増えてしまうため、例えば１２本のような相数となっている。
【００１９】
図７は、２値の補助容量（ＣＳ）駆動信号を用いる場合の波形の一例を説明するための図で、電源変換回路６から液晶パネル２に入力されるＣＳ駆動信号を示すものである。図７に示すように、連続して配置されたｎ本の補助容量バスラインＣｓＬ１，ＣｓＬ２・・・のそれぞれには、個別の補助容量電圧が印加される。同一の絵素Ｐ内の副絵素Ｓｐ１，Ｓｐ２に対応する補助容量バスラインＣｓＬ１，ＣｓＬ２における補助容量電圧Ｖｃｓは、同じレベル変化タイミングおよび同じ周期で振動する２値レベル（この例では５Ｖ，７Ｖ）からなる波形を有している。１つのゲートラインＧＬの両側に配置された副絵素により明絵素と暗絵素を構成するためである。１つの絵素の左右に配置された絵素は、ドット反転駆動により極性が逆になるため、それぞれ暗絵素の左右が明絵素となり、明絵素の左右が暗絵素となる。そして、この対をなす補助容量電圧Ｖｃｓは、ゲートラインＧＬの奇数ラインごとに、位相が徐々にずれた状態に設定されている。
【００２０】
上記のように、従来のＣＳ幹配線を用いたマルチ絵素駆動方式の液晶表示装置では、電圧変換回路６から液晶パネル２のソース基板に補助容量電圧のアナログ信号を出力する段階で、ＣＳ幹配線４１が多数必要となる。また、タイミングコントローラＬＳＩ１から電圧変換回路６にデジタル信号を送るＣＳ幹配線４１も多数必要となる。具体的にはＣＳ信号の相数分だけＣＳ幹配線４１による信号線が必要となる。
【００２１】
図８は、ＣＳドライバーＩＣを用いてＣＳ駆動信号を生成するための構成例を説明する図である。ここでは、タイミングコントローラＬＳＩ１から、アナログ信号を出力するＣＳドライバーＩＣ３に対してデジタル信号を送る。このデジタル信号は、ＣＳドライバーＩＣ３でＣＳ駆動信号を生成するための信号である。この段階で過渡応答特性を改善するために、例えば４値の信号を用いたオーバードライブ駆動が行われる。
【００２２】
ソースバスラインＳＬには、補助容量が１ライン分接続される。例えばＦＨＤ（フルハイビジョン）の液晶パネルでは、１９２０ドット、絵素（サブピクセル）に直すと５７６０ドット分の補助容量が接続され、負荷が大きく、矩形波を入力しても波形が鈍ってしまう。また、液晶パネル２に表示するフレーム周波数も近年では６０Ｈｚから１２０Ｈｚ、さらに２４０Ｈｚと上がってきており、ＣＳ駆動信号波形の同一値におけるパルス期間が短くなって信号が鈍り、この鈍りの影響で補助容量が充電不足になり、実質的に補助容量を充電する時間が短くなっているのと同等である。
【００２３】
このような波形の鈍りを極力少なくするために、波形の立ち上がりの部分に２値のときよりも高い電圧をかけ、また波形の立下りの部分に２値のときよりも低い電圧をかけることで過渡応答特性を改善するようにしたオーバードライブ駆動が用いられる。
図９に通常の２値によるＣＳ駆動信号の入力波形と鈍った波形例を示し、図１０に４値のオーバードライブ駆動によるＣＳ駆動信号の入力波形と鈍った波形例を示す。
【００２４】
図１１は、ＣＳドライバーＩＣを用いて４値の信号で駆動する場合のインターフェース波形の一例を示す図で、タイミングコントローラＬＳＩ１からＣＳドライバーＩＣ３に出力されるデジタル信号の波形を示すものである。ここでは、２値用信号を従来通りとして、さらにオーバーシュート部分を示す信号を割り当てる。例えば、２値用の信号ＣＳＤ１に対して、オーバーシュート部分を示す４値用の信号ＣＳＤ１´を割り当てる。
【００２５】
図１２は、４値信号を用いる場合のＣＳ駆動信号の一例を説明するための図である。４値信号の場合にも同様に、同一の絵素Ｐ内の副絵素Ｓｐ１，Ｓｐ２に対応する補助容量バスラインＣｓＬ１，ＣｓＬ２における補助容量電圧Ｖｃｓは、同じレベル変化タイミングおよび同じ周期で振動する４値レベルからなる波形を有している。そして、対をなす補助容量電圧Ｖｃｓは、ゲートラインの奇数ラインごとに位相が徐々にずれた状態に設定される。
【００２６】
例えば、４値の電圧を４Ｖ、５Ｖ、７Ｖ、８Ｖとし、ＶＣＯＭ（センター値）を６Ｖとすると、図１１のデジタル信号において、２値を表すビットが“０”でオーバーシュート部分のビットが“０”の場合には５Ｖ、２値を表すビットが“０”でオーバーシュート部分のビットが“１”の場合には４Ｖ、２値を表すビットが“１”でオーバーシュート部分のビットが“０”の場合には７Ｖ、２値を表すビットが“１”でオーバーシュート部分のビットが“１”の場合には８Ｖの信号となる。
【００２７】
１２本の相数のＣＳ駆動信号を必要とする液晶パネルを前提に考えるとき、オーバードライブ駆動を行う場合、液晶パネル２に対するインターフェースにおいては、液晶パネル２に入力される信号がアナログ信号であるため、その信号線は１２本でよい。しかしながら、タイミングコントローラＬＳＩ１とＣＳドライバーＩＣ３との間でデジタル信号を送る場合には、４値の信号が必要となる。従って、オーバードライブ駆動を行う場合には、タイミングコントローラＬＳＩ１とＣＳドライバーＩＣ３との間の信号線は合計２４本必要となる。この場合、２値の信号線が１２本、オーバードライブ駆動を行うための信号線が１２本必要となる。
【００２８】
しかし、この２４本で送信すべき信号のうちには極性が異なる信号が含まれるため、ＣＳドライバーＩＣ３に極性反転回路を設けることにより極性が異なる２つの信号を１つの信号にまとめることができる。図１１の例では、２値信号ＣＳＤ１とＣＳＤ２は極性のみが異なる信号であり、ＣＳドライバーＩＣ３の回路で極性を反転すればよいため、タイミングコントローラＬＳＩ１からＣＳドライバーＩＣ３に送るときには、その一方を省略することができる。
【００２９】
また、オーバードライブを示す４値信号ＣＳＤ１´とＣＳＤ２´は、２値波形の立ち上がりの時のパルス幅と立ち下がりの時のパルス幅が全く同じであれば同じ波形になるので、共用することによって一方を省略することができる。しかしながらこの場合にも、タイミングコントローラＬＳＩ１からＣＳドライバーＩＣ３への信号線としては、２値の信号を送信する６本の信号線と、４値の信号を送信する６本の信号線の合計１２本のデジタル信号線が必要となる。
【００３０】
上記のように、２値によるＣＳ駆動を行う場合であっても、またオーバードライブによる４値の駆動を行う場合であっても、駆動信号を送信する信号線は多数必要となる。
デジタルＬＳＩのコストを左右するのはチップ面積であり、このチップ面積を左右するのはロジックゲート数とＬＳＩの周囲に置かれたバッファの数である。すなわちＰＩＮ数が大きく影響する。デジタルＬＳＩのＰＩＮ数が多いと、チップ面積に制約が生じてコストダウンの妨げとなるという課題が生じる。
【００３１】
本発明は、上記従来の問題点に鑑みなされたものであり、複数の相の信号により補助容量バスラインが駆動される液晶表示装置であって、タイミングコントローラからの出力信号線の本数を削減して、装置構成の簡略化を図るようにした液晶表示装置、及び液晶表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００３２】
本発明は上記課題を解決するために、本発明の第１の技術手段は、複数の表示絵素を備え、１つの表示絵素が、それぞれ補助容量を備えた複数の副絵素に分割され、前記副絵素が備えるそれぞれの前記補助容量に異なる電圧の補助容量駆動信号を印加することで、各複絵素の輝度を異ならせるようにした表示装置において、前記補助容量駆動信号を生成するための補助容量データ信号を出力するタイミングコントローラを有し、前記補助容量データ信号は、映像信号の水平期間単位で切り替わる信号であって、複数相の補助容量駆動信号を生成するためのデータが多重シリアライズされて出力される信号であることを特徴としたものである。
【００３３】
第２の技術手段は、第１の技術手段において、前記補助容量データ信号は、前記複数相の補助容量駆動信号の各相の遅延制御を行うための遅延制御信号を含むことを特徴としたものである。
【００３４】
第３の技術手段は、複数の表示絵素を備え、１つの表示絵素が、それぞれ補助容量を備えた複数の副絵素に分割され、前記副絵素が備えるそれぞれの前記補助容量に異なる電圧の補助容量駆動信号を印加することで、各複絵素の輝度を異ならせるようにした表示装置の駆動方法において、表示装置が有するタイミングコントローラから前記補助容量駆動信号を生成するための補助容量データ信号を出力する際に、前記タイミングコントローラが、前記補助容量データ信号を映像信号の水平期間単位で切り替わる信号とし、前記補助容量データ信号として、複数相の補助容量駆動信号を生成するためのデータを多重シリアライズして出力することを特徴としたものである。
【００３５】
第４の技術手段は、第３の技術手段において、前記補助容量データ信号に、複数相の補助容量駆動信号の各相の遅延制御を行うための遅延制御信号を含ませることを特徴としたものである。
【発明の効果】
【００３６】
本発明によれば、複数の相の信号により補助容量バスラインが駆動される液晶表示装置であって、タイミングコントローラからの出力信号線の本数を削減して、装置構成の簡略化を図るようにした液晶表示装置、及び液晶表示装置の駆動方法を提供することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明に係る液晶表示装置の一実施形態を説明するための図である。
【図２】ソース基板上にＣＳドライバーＩＣを配置したときの構成例を示す図である。
【図３】データとクロックとをシリアライズするときに必要なパケットの構成例を説明するための図である。
【図４】マルチ絵素駆動方式の液晶表示装置の構成例を示す図である。
【図５】複数の電圧変換回路を用いた補助容量配線の構成例を説明するための図である。
【図６】ＣＳ幹配線と各補助容量バスラインの構成例を説明するための図である。
【図７】２値のＣＳ駆動信号を用いる場合の波形の一例を説明するための図である。
【図８】ＣＳドライバーＩＣを用いてＣＳ駆動信号を生成するための構成例を説明する図である。
【図９】通常の２値によるＣＳ駆動信号の入力波形と鈍った波形例を示す図である。
【図１０】４値のオーバードライブ駆動によるＣＳ駆動信号の入力波形と鈍った波形例を示す図である。
【図１１】ＣＳドライバーＩＣを用いて４値の信号で駆動する場合のインターフェース波形の一例を示す図である。
【図１２】４値信号を用いる場合のＣＳ駆動信号の一例を説明するための図である。
【発明を実施するための形態】
【００３８】
マルチ絵素駆動方式の液晶表示装置においては、補助容量（ＣＳ）を駆動するためのＣＳ駆動信号は水平期間単位で切り替わる信号であり、画像信号に比べて速くないことから、本発明に係る実施形態では、このＣＳ駆動信号をＣＳドライバーＩＣで生成するためにタイミングコントローラＬＳＩから出力するデータ信号（補助容量データ信号）を多重にシリアライズすることにより、タイミングコントローラＬＳＩからＣＳドライバーＩＣへの信号本数を大幅に削減することを可能にした。このとき上記の補助容量データ信号を伝送する手段としてパケット（フレームとも呼ばれる）に分割する手法を用いる。また同時に補助容量データ信号を多重してシリアライズするときに、各相の遅延制御信号をパケットとして送ることでタイミングの微調整を行うことを可能にした。
【００３９】
本発明に係る実施形態によれば、タイミングコントローラＬＳＩとＣＳドライバーＩＣとの間の信号線の接続本数を大幅に削減することが可能となり、ＰＩＮ数の削減によりタイミングコントローラＬＳＩおよび基板全体のコストダウンを実現することができる。また、ＣＳ駆動信号のタイミングが各相で細かく調整できるようになり、均一で良好な画質の表示装置を得ることができる。
【００４０】
図１は、本発明に係る液晶表示装置の一実施形態を説明するための図で、液晶表示装置の液晶パネルを駆動するためのタイミングコントローラと液晶パネルとの間でＣＳ駆動信号を送信するための信号線の構成例を示すものである。
タイミングコントローラＬＳＩ（Ｔ−ＣＯＮ）１は、その前段に置かれている図示しない信号処理ＬＳＩから送られてくるＬＶＤＳなどの信号の水平同期信号と垂直同期信号とから所望のタイミング信号を作り、ＣＳドライバーＩＣ（ＣＳ−ＩＣ）３や液晶パネル２のソース基板２１に送っている。従来では、タイミングコントローラＬＳＩ１からＣＳドライバーＩＣ３には１２本の信号線でＣＳ駆動信号を生成するためのデータ（補助容量データ信号）を送っていたが、本発明に係る実施形態では、タイミングコントローラＬＳＩ１からＣＳドライバーＩＣ３へは、クロックを送る信号線４ａとデータを送る信号線４ｂとの２本の信号線を接続する。
【００４１】
ＣＳドライバーＩＣ３から液晶パネル２の片側のソース基板２１に対しては、１２本のＣＳ駆動信号をアナログの電圧信号として出力する。このとき左右のソース基板２１に出力する１対の信号は、１つの液晶パネル２を左右から駆動するために同一の信号とする。ここではソース基板２１が２つある場合を想定しているが、液晶パネル２のパネルサイズに応じて片側のソース基板２１だけで駆動できる場合には、ソース基板２１は片側のみに設けるものとする。また、ゲートドライバ２３は、液晶パネル２の両側に配置するものとしたが、これも液晶パネル２のパネルサイズ等によっては片側のみに設けられたものであってもよい。
【００４２】
また、ＣＳドライバーＩＣ３は、タイミングコントローラＬＳＩ１の基板、もしくはソース基板２１のいずれかに配置することもできる。図２は、ソース基板２１上にＣＳドライバーＩＣ３を配置したときの構成例を示している。
図１及び図２に示す構成のいずれであっても、タイミングコントローラＬＳＩ１からＣＳドライバーＩＣ３に対してシリアライズされたデータとクロックを伝送する。この場合のデータは、ＣＳドライバーＩＣ３でＣＳ駆動信号を生成するためのデータである。
【００４３】
図３は、データとクロックとをシリアライズするときに必要なパケットの構成例を説明するための図である。
データとクロックとをシリアライズすると、データの開始点及び終了点、及びどのデータを示しているかなどを表すパケット数を決めるプロトコルが必要となる。そして、タイミングコントローラＬＳＩ１とＣＳドライバーＩＣ３の両方がこのプロトコルを準拠した回路になっていることが必要である。
【００４４】
データとクロックとをシリアライズするためには、固有のスタートフラグと、各データが何パケットあるかを設定するパケットとが必要となる。従って、シリアライズしたデータは、スタートフラグを送るパケットと、各データのパケット数が設定されたパケットと、各相の遅延を制御するためのパケットと、各相のデータを送るパケットと、固有のエンドフラグからなるパケットとから構成する。そして、このパケット群を映像信号の１水平期間中伝送する。各相のデータは、ＣＳドライバーＩＣ３でアナログのＣＳ駆動信号に変換され、ソース基板に出力されるデータである。
【００４５】
このとき、シリアライズしたデータの符号化方式としては、例えば、８ビットパラレルデータをシリアル化するために一般的に使われる８Ｂ１０Ｂを用いることができる。また、独自の符号化方式を適用することもできる。
８Ｂ１０Ｂの場合には、同じデータが連続して出力されないように符号が選ばれていて、データにクロックを埋め込むことができる。例えば、８ビットのデータに１０ビットの符号を割り当てて送信する。８Ｂ１０Ｂを利用したときには、データとクロックを送信するための信号線は１本のみに減らすことができる。
【００４６】
しかしながら、この場合には、クロックを再生する回路などを別途設ける必要があるため、本発明に係る実施形態では、回路削減のために、クロックとデータとをそれぞれ送信する２本の信号線を用いている。
また、データの符号化方式として８Ｂ１０Ｂを利用することなく独自方式の符号化方式を用いる場合にも、各データの単位は８Ｂｉｔとしてデータ伝送する。ここではスタートフラグとエンドフラグは他のデータとは違う固有の符号列にしないと誤作動してしまうため、これらのＢｉｔ数を入力のデータよりも増やす必要がある。ここでは、データの伝送単位が８Ｂｉｔであるため、スタートフラグとエンドフラグには、９Ｂｉｔまたは１０Ｂｉｔ等の固有な信号を割り当てる必要がある。例えば、これらスタートフラグとエンドフラグに１０Ｂｉｔを割り当てるようにする。
【００４７】
本実施形態では、伝送するＣＳ駆動信号の相数は１２本であるが、この場合、１つの信号線で伝送するＣＳ駆動信号は正極性と負極性を含む。従ってタイミングコントローラＬＳＩ１からＣＳドライバーＩＣ３に出力する補助容量データ信号としては、６本分の相数があればよい。
このとき、ＣＳ幹配線とＣＳバスラインの負荷の影響で信号が鈍ってしまことを防ぐために、信号の変化を速くするためのオーバードライブ駆動を用いることができる。この場合、最低限６本分の相数の追加が必要で、合計１２本分の相数のデータ伝送が１ライン期間に必要となる。この相数はＣＳ幹配線の設計に依存するものであり、本発明に係る実施形態では、いかなる相数をとったときでも対応することができる。
【００４８】
図３に示したように、データとクロックとがシリアライズされた信号は、スタートフラグを送るパケットと、各データのパケット数が設定されたパケットと、各相の遅延を制御するためのパケットと、各相のＣＳデータを送るパケットと、固有のエンドフラグからなるパケットとから構成され、このパケット群が１水平期間中伝送される。これを受信する側の回路、つまりＣＤドライバーＩＣ３では、スタートフラグを監視し、スタートフラグを検出した後に、その後送信されるデータのパケット数を示すパケットを受信する。そして、各ＣＳデータの遅延等の設定データのパケットを受信する。ＣＳデータは、ＣＳ駆動のためのアナログ電圧信号を生成するための２値または４値、もしくはその両方のデジタルデータである。
【００４９】
この後、ＣＳドライバーＩＣ３は、送信されたパケット数の２値のＣＳデータを受信し、次のパケットで送信されたパケット数の４値のＣＳデータを受信し、最後にエンドフラグからなるパケットを受信する。２値のＣＳデータと４値のＣＳデータとが存在する理由として、２値のＣＳデータのみを使用する場合もあるため、いずれのデータにも対応できるような互換性を持たせるためにこのようなデータ構成としている。
【００５０】
ＣＳドライバーＩＣ３は、受信したエンドフラグのパケットを基準とし、クロック信号を用いて遅延設定データにより指定された遅延分だけ遅延させ、各相のＣＳデータを補助容量電圧として変換したアナログ電圧を出力する。このアナログ電圧により、フィードスルー効果によりマルチ絵素駆動を行うことができ、液晶パネル２の視野角を改善することができる。
【００５１】
上記のような構成により、本発明に係る実施形態では、タイミングコントローラＬＳＩ１とＣＳドライバーＩＣ３との信号線の接続本数を大幅に削減することが可能となり、ＰＩＮ数の削減によりタイミングコントローラＬＳＩおよび基板全体のコストダウンをすることができる。また、シリアライズした信号を送るときに、各相の遅延制御信号を送ることで、ＣＳ駆動のタイミングを各相で細かく調整することでき、これにより均一で良好な画質を得ることができるようになる。
【産業上の利用可能性】
【００５２】
本発明は、液晶テレビジョン装置に適用することができる。
【符号の説明】
【００５３】
１…制御回路、２…液晶パネル、３…ＣＳドライバーＩＣ、４ａ…信号線、４ｂ…信号線、５ａ…補助容量、５ｂ…補助容量、６…電圧変換回路、１０ａ…ＴＦＴ、１０ｂ…ＴＦＴ、１１ａ…補助容量、１１ｂ…補助容量、２１…ソース基板、２３…ゲートドライバ、４１…ＣＳ幹配線。
【図１】
2011197353.tif 000003
【図２】
2011197353.tif 000004
【図３】
2011197353.tif 000005
【図４】
2011197353.tif 000006
【図５】
2011197353.tif 000007
【図６】
2011197353.tif 000008
【図７】
2011197353.tif 000009
【図８】
2011197353.tif 000010
【図９】
2011197353.tif 000011
【図１０】
2011197353.tif 000012
【図１１】
2011197353.tif 000013
【図１２】
2011197353.tif 000014