(57)【要約】【課題】貫通電極を有する半導体装置において貫通電極の信頼性を向上させることができる半導体装置を提供する。【解決手段】シリコン基板１０の第１主面上に形成された絶縁膜２５と、第１主面上の絶縁膜２５内に形成され、導電膜からなりその導電膜の少なくとも１部に導電膜が存在しない空き領域を有する電極パッド２６Ｂと、第１主面に対向する第２主面上に形成されたハンダボール１８と、シリコン基板１０の第２主面側から空けられ電極パッド２６Ｂまで達した貫通孔内に形成され、電極パッド２６Ｂとハンダボール１８とを電気的に接続する貫通電極とを備える。電極パッド２６Ｂが有する空き領域には絶縁膜２５が存在し、空き領域に存在する絶縁膜２５と電極パッド２６Ｂとの貫通電極側の段差が電極パッド２６Ｂの厚さ以下である。【選択図】図２
2011009645.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１の主面上に形成された第１絶縁膜と、
前記第１の主面上の前記第１絶縁膜内に形成され、導電膜からなりその導電膜の少なくとも１部に前記導電膜が存在しない空き領域を有する電極パッドと、
前記半導体基板の前記第１の主面に対向する第２の主面上に形成された外部接続端子と、
前記半導体基板の前記第２の主面側から空けられ前記電極パッドまで達した貫通孔内に形成され、前記電極パッドと前記外部接続端子とを電気的に接続する貫通電極とを具備し、
前記電極パッドが有する前記空き領域には前記第１絶縁膜が存在し、前記空き領域に存在する前記第１絶縁膜と前記電極パッドとの貫通電極側の段差が前記電極パッドの厚さ以下であることを特徴とする半導体装置。
【請求項２】
前記半導体基板の第１の主面に対して垂直な方向において、前記半導体基板と前記電極パッドとの間の前記第１絶縁膜内に形成され、前記電極パッドに対応する位置に配置された、前記半導体基板に対してエッチング選択比が小さく、前記第１絶縁膜に対してエッチング選択比が大きいダミー膜をさらに具備することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体基板の第１の主面に対して垂直な方向において、前記電極パッドが有する前記空き領域に対応する前記半導体基板内に形成され、前記半導体基板に対してエッチング選択比が大きく、前記第１絶縁膜に対してエッチング選択比が小さい第２絶縁膜をさらに具備することを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記半導体基板の前記第１の主面に形成された撮像素子と、
前記撮像素子に対応するように、前記撮像素子上に配置されたカラーフィルタと、
前記カラーフィルタ上に配置されたマイクロレンズと、
をさらに具備することを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
半導体基板の第１の主面上にダミー膜を形成する工程と、
前記ダミー膜上及び前記半導体基板上に第１絶縁膜を形成する工程と、
前記第１絶縁膜をエッチングして、前記ダミー膜上の前記ダミー膜に対応する前記第１絶縁膜内に溝パターンを形成する工程と、
前記第１絶縁膜に形成された前記溝パターン内に電極パッドを形成する工程と、
前記第１絶縁膜上及び前記電極パッド上に第２絶縁膜を形成する工程と、
前記半導体基板の前記第１の主面に対向する第２の主面側から前記半導体基板及び前記ダミー膜をエッチングし、貫通孔を形成する工程と、
前記貫通孔内に第３絶縁膜を形成する工程と、
前記第２の主面側から前記貫通孔底部の前記第３絶縁膜及び前記第１絶縁膜をエッチングし、前記電極パッドを露出すると共に、前記電極パッド間に存在する前記第１絶縁膜と前記電極パッドとの段差を前記電極パッドの厚さ以下にする工程と、
前記電極パッドの半導体基板側の面上及び前記貫通孔内に貫通電極を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、例えば貫通電極を用いた固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、携帯電話の小型化が進むのに伴い、搭載されるカメラモジュールに対しても小型化の要求が強くなっている。その要求を満たすため、貫通電極技術の適用や、センサーチップの高集積化が計られてきた。
【０００３】
例えば、カメラモジュールにおいては、貫通電極を用いて撮像用半導体素子の裏面側に再配線を行い、ハンダボール端子を形成することで、従来のワイヤーボンディングを使用する場合よりも小型化することができる（例えば、特許文献１参照）。
【０００４】
この場合、貫通電極が接続する電極パッド部分は、平坦であることが望まれる。撮像素子が形成される半導体基板の第１の主面側から見た場合、貫通電極が接続する電極パッドは長方形ないし正方形のベタ膜となる。半導体基板の第２の主面側から電極パッドまで貫通孔を開口し、その後、電極パッド上及び貫通孔内に貫通電極が形成される。
【０００５】
一方、センサーチップの高集積化が進むにつれて、ＬＳＩの配線抵抗を減少させる目的で銅（Ｃｕ）配線が用いられるようになってきた。Ｃｕはハロゲン化物の蒸気圧が低く、ドライエッチングが困難であるため、Ａｌ配線のように全面に金属膜を形成した後に、ＲＩＥ((Reactive Ion Etching:反応性イオンエッチング)により配線形状に加工するというプロセスが使えない。このため、Ｃｕ配線は埋め込み配線が前提となり、ＣＭＰ(Chemical Mechanical Polishing)技術で加工する必要がある。しかし、電極パッドのようにサイズの大きいＣｕパターンにＣＭＰを行うと、Ｃｕパターン内で研磨量に違いが生じ、ディッシングを引き起こしてしまう。
【０００６】
そこで、Ｃｕで形成された電極パッドに貫通電極を接続する場合、電極パッドはＣｕが存在しない空き領域が一定間隔で配列されたパターンとなっている。貫通電極を電極パッドまで貫通させるために、シリコン基板のエッチングを行い、その後、電極パッドの裏側の層間絶縁膜をエッチングする。
【０００７】
ウェハ面内全域においてエッチング量の差をなくし、電極パッドまで確実に穴を開けるために、計算上の時間より長い時間、エッチングを行う（オーバーエッチング）。電極パッドは網目状や棒状のような空き領域を有するパターンとなっているため、電極パッド間の空き領域に存在する酸化膜が必要以上にエッチングされ、電極パッド部分と酸化膜部分との間に大きな段差が形成されてしまう。
【０００８】
その後、貫通電極を形成するため、貫通孔内にバリアメタルとシードＣｕをスパッタし、Ｃｕを電解めっきにより形成する際、電極パッド部分と酸化膜部分との間に大きな段差があると、バリアメタル及びシードＣｕが充分形成されず、Ｃｕをめっきした時にボイドが発生してしまう。このように、電極パッド間にボイドが発生すると、貫通電極の信頼性が劣化してしまうという問題がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−３２６９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、貫通電極を有する半導体装置において貫通電極の信頼性を向上させることができる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【００１１】
本発明の一実施態様の半導体装置は、半導体基板の第１の主面上に形成された第１絶縁膜と、前記第１の主面上の前記第１絶縁膜内に形成され、導電膜からなりその導電膜の少なくとも１部に前記導電膜が存在しない空き領域を有する電極パッドと、前記半導体基板の前記第１の主面に対向する第２の主面上に形成された外部接続端子と、前記半導体基板の前記第２の主面側から空けられ前記電極パッドまで達した貫通孔内に形成され、前記電極パッドと前記外部接続端子とを電気的に接続する貫通電極とを具備し、前記電極パッドが有する前記空き領域には前記第１絶縁膜が存在し、前記空き領域に存在する前記第１絶縁膜と前記電極パッドとの貫通電極側の段差が前記電極パッドの厚さ以下であることを特徴とする。
【００１２】
本発明の他の実施態様の半導体装置の製造方法は、半導体基板の第１の主面上にダミー膜を形成する工程と、前記ダミー膜上及び前記半導体基板上に第１絶縁膜を形成する工程と、前記第１絶縁膜をエッチングして、前記ダミー膜上の前記ダミー膜に対応する前記第１絶縁膜内に溝パターンを形成する工程と、前記第１絶縁膜に形成された前記溝パターン内に電極パッドを形成する工程と、前記第１絶縁膜上及び前記電極パッド上に第２絶縁膜を形成する工程と、前記半導体基板の前記第１の主面に対向する第２の主面側から前記半導体基板及び前記ダミー膜をエッチングし、貫通孔を形成する工程と、前記貫通孔内に第３絶縁膜を形成する工程と、前記第２の主面側から前記貫通孔底部の前記第３絶縁膜及び前記第１絶縁膜をエッチングし、前記電極パッドを露出すると共に、前記電極パッド間に存在する前記第１絶縁膜と前記電極パッドとの段差を前記電極パッドの厚さ以下にする工程と、前記電極パッドの半導体基板側の面上及び前記貫通孔内に貫通電極を形成する工程とを具備することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、貫通電極を有する半導体装置において貫通電極の信頼性を向上させることができる半導体装置及びその製造方法を提供する。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態のカメラモジュールの構成を示す断面図である。
【図２】第１実施形態のカメラモジュールにおける貫通電極とその近傍を拡大した断面図である。
【図３】第１実施形態のカメラモジュールにおける電極パッドの平面図である。
【図４】第１実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図５】第１実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図６】第１実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図７】第１実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図８】第１実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図９】第１実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図１０】第１実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図１１】第１実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図１２】比較例としての貫通孔形成時における電極パッドの断面図である。
【図１３】本発明の第２実施形態のカメラモジュールにおける貫通電極とその近傍を拡大した断面図である。
【図１４】第２実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図１５】第２実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図１６】第２実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図１７】第２実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図１８】第２実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図１９】第２実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図２０】第２実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図２１】第２実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図２２】本発明の第３実施形態のカメラモジュールにおける貫通電極とその近傍を拡大した断面図である。
【図２３】第３実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図２４】第３実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図２５】第３実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図２６】第３実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図２７】第３実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図２８】第３実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【図２９】第３実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、添付した図面を参照して本発明による実施形態の半導体装置及びその製造方法を説明する。ここでは、半導体装置として固体撮像装置、例えばカメラモジュールを例に取る。なお、本発明は以下で示される実施形態に限定されず、異なるさまざまな形態で具現される。
【００１６】
［第１実施形態］
まず、本発明の第１実施形態のカメラモジュールについて説明する。
【００１７】
図１は、第１実施形態のカメラモジュールの構成を示す断面図である。撮像素子（図示せず）が形成されたシリコン半導体基板（撮像素子チップ）１０の第１主面上には、接着剤１１を介して光透過性支持基板（透明基板）、例えばガラス基板１２が形成されている。ガラス基板１２上には、接着剤１３を介してＩＲ（赤外線）カットフィルタ１４が配置されている。さらに、ＩＲカットフィルタ１４上には、接着剤１５を介して撮像レンズ１６を含むレンズホルダー１７が配置されている。
【００１８】
また、シリコン基板１０の、第１主面に対向する第２主面上には、外部接続端子（電極）、例えばハンダボール１８が形成されている。シリコン基板１０およびガラス基板１２の周囲には、遮光兼電磁シールド１９が配置されている。この遮光兼電磁シールド１９は、接着剤２０でレンズホルダー１７に接着されている。このような構造により、カメラモジュール１００が形成されている。
【００１９】
カメラモジュール１００は、例えば、樹脂あるいはセラミックからなる実装基板２００上にハンダボール１８を介して直接実装(ＣＯＢ: Chip On Board)される。
【００２０】
次に、図１におけるシリコン半導体基板１０に形成される貫通電極の断面構造を詳細に説明する。
【００２１】
図２は、第１実施形態のカメラモジュールのシリコン半導体基板に形成される貫通電極とその近傍を拡大した断面図である。カメラモジュールは、撮像素子２１が形成された撮像画素部と、この撮像画素部から出力された信号を処理する周辺回路部とを有する。
【００２２】
カメラモジュールの撮像画素部は、以下のような構成を有する。
【００２３】
シリコン半導体基板１０の第１主面には、素子分離絶縁膜（例えば、ＳＴＩ(Shallow Trench Isolation)）２２Ａと、素子分離絶縁膜２２Ａにて分離された素子領域が配置されている。素子領域には、フォトダイオード及びトランジスタを含む撮像素子２１が形成されている。
【００２４】
撮像素子２１が形成された第１主面上にはゲート絶縁膜（例えば、シリコン酸化膜）２３が形成され、ゲート絶縁膜２３上にはゲート電極２４Ａが形成されている。ゲート電極２４Ａは、導電膜、例えばポリシリコン膜から形成される。
【００２５】
ゲート電極２４Ａ上及びゲート絶縁膜２３上には、層間絶縁膜（例えば、シリコン酸化膜）２５が形成されている。層間絶縁膜２５内には第１配線層（例えば、Ｃｕ層）２６Ａが形成され、層間絶縁膜２５上及び第１配線層２６Ａ上には層間絶縁膜（例えば、シリコン酸化膜）２７が形成されている。さらに、層間絶縁膜２７中には、第２配線層２８Ａ及び第３配線層２９Ａが形成されている。
【００２６】
また、層間絶縁膜２７上及び第３配線層２９Ａ上にはベース層３０が形成されている。ベース層３０上には、撮像素子２１に対応するようにカラーフィルタ３１がそれぞれ配置されている。
【００２７】
カラーフィルタ３１上にはオーバーコート３２が形成され、オーバーコート３２上には撮像素子２１（またはカラーフィルタ３１）に対応するようにマイクロレンズ３３がそれぞれ形成されている。さらに、マイクロレンズ３３上は空洞３４となり、この空洞３４上には光透過性支持基板（透明基板）、例えばガラス基板１２が配置されている。
【００２８】
カメラモジュールの周辺回路部には、以下のような貫通電極及び電極パッドが形成されている。シリコン半導体基板１０の第１主面上には層間絶縁膜２５が形成され、層間絶縁膜２５内には第１電極パッド２６Ｂが形成されている。第１電極パッド２６Ｂは、メタルなどの導電材料、例えば銅（Ｃｕ）から形成され、そのＣｕパターン内にＣｕが存在しない空き領域を有している。詳述すると、図３に示すように、シリコン基板１０の第１主面に対して垂直な方向から見たとき、すなわち上方から見たとき、第１電極パッド２６Ｂ内には空き領域が行列状に所定間隔を空けて複数配列されており、空き領域には層間絶縁膜（シリコン酸化膜）２５が配置されている。この第１電極パッド２６Ｂは、第１配線層２６Ａと同一の材料からなり、同一の工程で形成される。
【００２９】
また、シリコン基板１０の第２主面から第１主面までシリコン基板１０を貫通する貫通孔が空けられ、さらに貫通孔は第１電極パッド２６Ｂの表面まで達する。貫通孔の側面上及び第２主面上には、絶縁膜（例えば、シリコン酸化膜）３５が形成されている。さらに、貫通孔の内面上及び第２主面上、すなわち第１電極パッド２６Ｂの貫通孔側の面上、第１電極パッド２６Ｂ間の絶縁膜２５の貫通孔側の面上、及び絶縁膜３５上には、貫通電極を構成するバリアメタル３６及びＣｕ膜３７が形成されている。
【００３０】
また、貫通電極近傍のシリコン基板１０の第１主面上には、ゲート絶縁膜（シリコン酸化膜）２３が形成され、ゲート絶縁膜２３上にはダミー膜としてのポリシリコン膜２４Ｂが形成されている。このポリシリコン膜２４Ｂは、ゲート電極２４Ａと同一の材料からなり、同一の工程で形成される。
【００３１】
ポリシリコン膜２４Ｂ上及びゲート絶縁膜２３上には、層間絶縁膜（シリコン酸化膜）２５が形成されている。層間絶縁膜２５内には、第１電極パッド２６Ｂが形成されている。この第１電極パッド２６Ｂは、第１配線層２６Ａと同一の材料からなり、同一の工程で形成される。
【００３２】
ポリシリコン膜２４Ｂは、シリコン基板１０の第１主面に対して垂直な方向において、第１電極パッド２６Ｂに対応する位置に配置されており、第１電極パッド２６Ｂと同一パターンまたは第１電極パッド２６Ｂより小さいパターンからなる。ポリシリコン膜２４Ｂは、シリコン基板１０と同じエッチング特性を有する膜からなり、ここではポリシリコン膜２４Ｂとシリコン基板１０は共にシリコンを有する膜からなる。さらに、ポリシリコン膜２４Ｂは、シリコン基板１０に対してエッチング選択比が小さく、層間絶縁膜（シリコン酸化膜）２５に対してエッチング選択比が大きいというエッチング特性を有する。
【００３３】
また、Ｃｕ膜３７上、及び第２主面の絶縁膜３５上には保護膜、例えばソルダーレジスト３８が形成されている。さらに、第２主面上において、Ｃｕ膜３７上のソルダーレジスト３８の一部が開口され、露出したＣｕ膜３７上には、外部接続端子、例えばハンダボール１８が形成されている。
【００３４】
以上のような構造により、貫通孔に形成されたバリアメタル３６及びＣｕ膜３７からなる貫通電極は、外部に接続されるハンダボール１８と、第１電極パッド２６Ｂあるいは周辺回路、撮像素子２１とを電気的に接続している。
【００３５】
なお、ソルダーレジスト３８は、例えばフェノール系樹脂、あるいはポリイミド系樹脂、アミン系樹脂などからなる。ハンダボール１８には、例えばＳｎ−Ｐｂ(共晶)、あるいは９５Ｐｂ−Ｓｎ(高鉛高融点半田)、Ｐｂフリー半田として、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ−Ｃｕなどが用いられる。
【００３６】
また、第１電極パッド２６Ｂ上には、層間絶縁膜２７を介して第２電極パッド２９Ｂが形成されている。この第２電極パッド２９Ｂは、第３配線層２９Ａと同一の材料からなり、同一の工程で形成される。第１電極パッド２６Ｂと第２電極パッド２９Ｂ間の層間絶縁膜２７内には、これら電極間を電気的に接続するコンタクトプラグ３９及び第２配線層２８Ｂが形成されている。例えば、第２電極パッド２９Ｂは、コンタクトプラグ３９及び第２配線層２８Ｂを介して、電圧の印加及び信号の読み出しなどに使用される。特に、ダイソートテスト時には、第２電極パッド２９Ｂにテスト用針が当てられる。
【００３７】
さらに、第２電極パッド２９Ｂ上には、ベース層３０が形成されている。ベース層３０上には保護層４０が形成され、保護層４０上にはオーバーコート３２が形成されている。第２電極パッド２９Ｂ上に配置された、これらベース層２７、保護層４０、及びオーバーコート３２が開口されて、パッド開口部４１が形成されている。
【００３８】
オーバーコート３２上及び第２電極パッド２９Ｂ上には、接着剤１１を介してガラス基板１２が形成されている。接着剤１１はパターニングされており、撮像素子２１上（またはマイクロレンズ３０上）には配置されていない。
【００３９】
第１実施形態では、貫通電極が接続される電極パッドが、網目状または棒状などの空き領域を有するパターンになっており、空き領域内には絶縁膜が埋め込まれている。ポリシリコン膜は、空き領域を有する電極パッドと同一パターンを有し、シリコン基板面に対して垂直な方向で同一の位置に形成されている。
【００４０】
図２に示したように、貫通電極が形成される面において、電極パッド２６Ｂ間の空き領域に存在する絶縁膜２５と電極パッド２６Ｂとによって生じる段差が低減されている。このため、これら電極パッド２６Ｂ及び絶縁膜２５の貫通孔側の面上に貫通電極を形成する際、ボイドなどを生じさせることなく、バリアメタル３６及びＣｕ膜３７を形成することができる。これにより、シリコン基板に形成される貫通電極の信頼性を高めることができる。
【００４１】
次に、第１実施形態のカメラモジュールにおける貫通電極の製造方法について説明する。
【００４２】
図４〜図１１は、第１実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【００４３】
図４に示すように、シリコン半導体基板１０上にゲート酸化膜（例えば、シリコン酸化膜）２３を例えば熱酸化法により形成する。さらに、ゲート絶縁膜２３上にポリシリコン膜を例えば減圧ＣＶＤ法(Low Pressure-Chemical Vapor Deposition：減圧化学的気相成長法)で成膜する。そして、フォトリソグラフィ法によりダミー膜としてのポリシリコン膜２４Ｂを形成する。その後、ポリシリコン膜２４Ｂ上及びゲート絶縁膜２３上に層間絶縁膜（例えば、シリコン酸化膜）２５を形成し、ポリシリコン膜２４Ｂ間を層間絶縁膜２５で埋める。
【００４４】
ここで、電極パッド２６Ｂにアルミニウム（Ａｌ）より比抵抗が低いＣｕを用いる場合、ディッシングを防ぎ平坦性を確保するために、図３に示したように、電極パッド２６ＢはＣｕが存在しない領域（空き領域）を有するように、埋め込み配線法（ダマシン法）により形成する。なお、本発明の実施形態では、空き領域を有する電極パッドがＣｕからなる場合を示すが、電極パッドに用いる材料はＣｕに限定されず、その他の材料を用いた場合も適用できる。
【００４５】
図５に示すように、層間絶縁膜２５をエッチングし、Ｃｕを埋め込むための溝配線パターンを形成する。続いて、Ｃｕの密着性を向上させるために、溝配線パターンにバリアメタルを真空中でスパッタ法により形成し、さらにＣｕめっき膜を形成するためのシードＣｕを連続してスパッタ法により成膜する。そして、シードＣｕ上にＣｕをめっきにより埋め込み、ＣＭＰにより層間絶縁膜２５表面に成膜されたＣｕの余剰分を除去する。以上により、図６に示すように、層間絶縁膜２５内に電極パッド２６Ｂを形成する。このとき、シリコン基板１０の第１主面に対して垂直な方向において、電極パッド２６Ｂとポリシリコン膜２４Ｂとは、互いに対応する位置に配置されている。電極パッド２６Ｂは、ポリシリコン膜２４Ｂと同一パターンまたはポリシリコン膜２４Ｂより大きいパターンで形成される。なお、バリアメタルとしては、タンタル（Ｔａ）あるいはチタン（Ｔｉ）を用いる。
【００４６】
その後、図６に示すように、電極パッド２６Ｂ上及び層間絶縁膜２５上に、層間絶縁膜（例えば、シリコン酸化膜）２７を形成する。この層間絶縁膜２７の形成と共に、層間絶縁膜２７内にコンタクトプラグ３９、第２配線層２８Ｂ、及び第２電極パッド２９Ｂを形成する。さらに、層間絶縁膜２７上及び第２電極パッド２９Ｂ上に、ベース層３０、保護層４０、及びオーバーコート３２を形成する。続いて、第２電極パッド２９Ｂ上に形成された、これらベース層２７、保護層４０、及びオーバーコート３２を開口して、パッド開口部４１を形成する。
【００４７】
この後の工程では、シリコン半導体基板１０に第２主面側から貫通孔を開口し、第２主面上に配線及び外部接続端子を形成する。以下にこれらの工程を述べる。
【００４８】
まず、エッジトリミングによってシリコン基板１０の端を加工する。次に、シリコン基板１０上に接着剤を塗布し、露光及び現像を行って接着剤１１を形成する。そして、接着剤１１によりシリコン基板１０とガラス基板１２とを貼り合せることにより、シリコン基板１０を強化する。
【００４９】
次に、ガラス基板１２に保護テープ（図示しない）を貼り付ける。そして、第２主面側からシリコン基板１０を研削し、さらにＣＭＰを用いてシリコン基板１０を研磨して、シリコン基板１０を薄くする。その後、ガラス基板１２から保護テープを剥離する。以上の工程により、シリコン基板１０の厚さを１００μｍ程度の薄さに仕上げる。このようにして、シリコン基板１０を薄くし、貫通孔の開口を容易にする。
【００５０】
次に、シリコン基板１０の第２主面上に、レジストを塗布し、露光及び現像を行って、貫通孔を形成するためのレジストパターンを形成する。そして、図７に示すように、シリコン基板１０を第２主面側からＲＩＥ法によりエッチングし、貫通孔４２を形成する。このとき、シリコンを含むシリコン基板１０及びポリシリコン膜２４Ｂと、酸化膜からなるゲート酸化膜２３及び層間絶縁膜２５とのエッチング選択比（エッチングレート比）は１００程度あり、ポリシリコン膜２４Ｂとゲート酸化膜２３が削られたところでシリコンのエッチングが止まる。その後、アッシングとウェットエッチングによりレジストパターンを除去する。
【００５１】
さらに、図８に示すように、貫通孔４２の内面上及び第２主面上にＣＶＤ法により絶縁膜（例えば、シリコン酸化膜）３５を形成する。これにより、電極パッド２６Ｂ間の空き領域に残ったシリコン酸化膜の電極パッド面からの厚さ１０１は、電極パッド２６Ｂ下に残ったシリコン酸化膜の厚さ１０２よりも厚くなる。
【００５２】
その後、貫通孔底部のシリコン酸化膜、すなわち電極パッド２６Ｂの貫通孔側のシリコン酸化膜２５、３５をＲＩＥ法によりエッチングする。図９に、エッチング途中の状態を示す。この時点では、電極パッド２６Ｂ間のシリコン酸化膜２５が、電極パッド２６Ｂの貫通孔側の面上より多く残る。
【００５３】
ここで、シリコン基板１０の面内分布によるシリコン酸化膜のエッチング量のばらつきを軽減させるために、シリコン酸化膜２５のオーバーエッチングを行う。このオーバーエッチングにより、図１０に示すように、電極パッド２６Ｂ間の空き領域に存在するシリコン酸化膜２５は、電極パッド２６Ｂの厚さの範囲内まで後退する、すなわち電極パッド２６Ｂの上面（ガラス基板側の面）と下面（貫通孔側の面）の間までエッチングされる。なおここでは、電極パッド２６Ｂ間のシリコン酸化膜が電極パッド２６Ｂの上面と下面の間までエッチングされた例を示したが、このシリコン酸化膜は電極パッド２６Ｂの上面と同じ位置にあってもよいし、電極パッド２６Ｂの下面より貫通孔側にあってもよい。これにより、電極パッド２６Ｂ間の空き領域に存在する層間絶縁膜（シリコン酸化膜）２５と電極パッド２６Ｂとの段差を電極パッド２６Ｂの厚さ以下にする。
【００５４】
以上述べたように、貫通孔４２底部のシリコン酸化膜のエッチング時に、電極パッド２６Ｂ間のシリコン酸化膜を厚めに残しておくことで、図１２に示すように、電極パッド２６Ｂ間の空き領域に存在するシリコン酸化膜がガラス基板側に深くエッチングされるのを防ぐことができる。これにより、図１０に示したように、電極パッド２６Ｂ間の空き領域に存在するシリコン酸化膜と電極パッド２６Ｂとの段差を低減することが可能である。
【００５５】
その後、図１１に示すように、電極パッド２６Ｂのシリコン基板側の面上、貫通孔の内面上、及び第２主面上にスパッタ法によりバリアメタル３６を形成する。続いて、Ｃｕめっき用のレジストパターンをフォトリソグラフィ法により形成する。そして、バリアメタル３６上にシードＣｕを形成し、さらにＣｕめっきを行い、バリアメタル３６上にＣｕ膜３７を形成する。これにより、貫通孔底部の平坦性が確保できる。
【００５６】
このようにして、電極パッド２６Ｂとシリコン酸化膜２５間の段差を減少させることにより、バリアメタル３６及びシードＣｕのスパッタ法による成膜が容易となる。これにより、その後のＣｕめっき工程において、ボイドを生じることなくＣｕ膜３７を形成することができる。
【００５７】
次に、シリコン基板１０の第２主面上にソルダーレジスト３８を塗布し、露光及び現像を行い、さらに熱処理を行ってソルダーレジスト３８を固めることにより樹脂封止を行う。さらに、Ｃｕ膜３７上のソルダーレジスト３８の一部を開口し、露出したＣｕ膜３７上に外部接続端子、例えばハンダボール１８を形成する。
【００５８】
以上の製造工程により、シリコン基板１０に貫通電極が形成される。この貫通電極によって電極パッド２６Ｂとハンダボール１８間が電気的に接続される。
【００５９】
その後、ダイシングによって、ウェハからシリコン半導体基板（撮像素子チップ）１０ごとに切り離し、モジュールパッケージに焦点を調節してレンズホルダー１７をチップ１０上に搭載する。さらに、シールド１９でチップ１０下面とモジュール外形を固定する。そして、製造されたカメラモジュールの画像試験を行い、カメラモジュールの完成となる。
【００６０】
第１実施形態では、パターンが形成されていない空き領域を有する電極パッドを備えた構造であっても、電極パッドに接続される貫通電極にボイドを発生させることなく、信頼性の高い貫通電極を形成することができる。これにより、撮像素子チップ自身の大きさで実現されたカメラモジュール（半導体パッケージ）が形成でき、より微細化されたウェハーレベルのカメラモジュールを提供することができる。
【００６１】
また、空き領域を有する電極パッドを用いることにより、比抵抗の低いＣｕ配線においても、ディッシングを防ぎ平坦性を確保するためのメタル埋め込み配線を行うことが可能となり、より微細化された半導体装置の製造工程に対応することができる。本発明の実施形態は、空き領域を有する電極パッドに貫通電極を接続する場合に有用であり、配線材料には限定されない。これにより、接続先のパッド材料及び構造に依存せず、所望の電気特性を有する貫通電極を形成することができる。
【００６２】
［第２実施形態］
次に、本発明の第２実施形態のカメラモジュールについて説明する。
【００６３】
図１３は、第２実施形態のカメラモジュールのシリコン半導体基板に形成される貫通電極とその近傍を拡大した断面図である。
【００６４】
この第２実施形態では、貫通電極が形成される電極パッド２６Ｂ下のシリコン半導体基板１０内に素子分離絶縁膜（ＳＴＩ）２２Ｂを形成する。ＳＴＩ２２Ｂは、シリコン基板１０の第１主面に対して垂直な方向において、電極パッド２６Ｂ間の空き領域に対応する位置に配置されている。ＳＴＩ２２Ｂは、電極パッド２６Ｂ間の空き領域と同一パターンまたは空き領域より大きいパターンで形成される。
【００６５】
空き領域下のシリコン基板１０内にＳＴＩ２２Ｂを形成しておくことにより、貫通孔のエッチング時にシリコン基板１０がエッチングされた時点で、空き領域の層間絶縁膜（シリコン酸化膜）２５の厚さが、電極パッド２６Ｂ下の層間絶縁膜（シリコン酸化膜）２５の厚さよりも厚く残るようにする。これにより、貫通孔のエッチング時に、空き領域のシリコン酸化膜が電極パッド２６Ｂを越えて深くエッチングされるのを防ぐことができ、電極パッド２６Ｂと空き領域のシリコン酸化膜との段差を低減することができる。
【００６６】
このため、貫通電極を形成した後は、図１３に示すように、貫通電極近傍の電極パッド２６Ｂ間の空き領域下のシリコン基板１０内にＳＴＩ２２Ｂが配置されている。なお、この実施形態では、第１電極パッド２６Ｂ下にポリシリコン膜２４Ｂは形成されていない。その他の構成は第１実施形態と同様である。
【００６７】
前述した構造を有する第２実施形態のカメラモジュールでは、第１実施形態と同様に、電極パッドに接続される貫通電極にボイドを発生させることなく、信頼性の高い貫通電極を形成することができる。
【００６８】
次に、第２実施形態のカメラモジュールにおける貫通電極の製造方法について説明する。図１４〜図２１は、第２実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【００６９】
図１４に示すように、シリコン半導体基板１０内にＳＴＩ（例えば、シリコン酸化膜）２２Ｂを形成する。詳述すると、シリコン基板１０に浅い溝を形成し、続いてシリコン基板１０上にシリコン酸化膜を堆積する。そして、シリコン基板１０上の余分なシリコン酸化膜をＣＭＰで研磨して、浅い溝内にＳＴＩ２２Ｂを形成する。
【００７０】
その後、ＳＴＩ２２Ｂ上及びシリコン基板１０上に層間絶縁膜（例えば、シリコン酸化膜）２５を形成する。
【００７１】
次に、第１実施形態と同様に、空き領域を有する電極パッド２６Ｂを埋め込み配線法により形成する。なお、第２実施形態でも、空き領域を有する電極パッドがＣｕからなる場合を示すが、電極パッドに用いる材料はＣｕに限定されず、その他の材料を用いた場合も適用できる。
【００７２】
図１５に示すように、層間絶縁膜２５をエッチングし、Ｃｕを埋め込むための溝配線パターンを形成する。続いて、Ｃｕの密着性を向上させるために、溝配線パターンにバリアメタルを真空中でスパッタ法により形成し、さらにＣｕめっき膜を形成するためのシードＣｕを連続してスパッタ法により成膜する。そして、シードＣｕ上にＣｕをめっきにより埋め込み、ＣＭＰにより層間絶縁膜２５表面に成膜されたＣｕの余剰分を除去する。以上により、図１６に示すように、層間絶縁膜２５内に電極パッド２６Ｂを形成する。このとき、シリコン基板１０の第１主面に対して垂直な方向において、電極パッド２６Ｂ間の空き領域とＳＴＩ２２Ｂとは、互いに対応する位置に配置されている。電極パッド２６Ｂ間の空き領域は、ＳＴＩ２２Ｂと同一パターンまたはＳＴＩ２２Ｂより小さいパターンで形成される。
【００７３】
その後、電極パッド２６Ｂ上及び層間絶縁膜２５上に、層間絶縁膜（例えば、シリコン酸化膜）２７を形成する工程から、パッド開口部４１を形成する工程までは第１実施形態と同様である。
【００７４】
この後の工程では、シリコン半導体基板１０に第２主面側から貫通孔を開口し、第２主面上に配線及び外部接続端子を形成する。以下にこれらの工程を述べる。
【００７５】
まず、貫通孔の開口を容易にするために、シリコン基板１０を薄くする工程は第１実施形態と同様である。
【００７６】
次に、シリコン基板１０の第２主面上に、レジストを塗布し、露光及び現像を行って、貫通孔を形成するためのレジストパターンを形成する。そして、図１７に示すように、シリコン基板１０を第２主面側からＲＩＥ法によりエッチングし、貫通孔４２を形成する。このとき、シリコンを含むシリコン基板１０と、酸化膜からなるＳＴＩ２２Ｂ及び層間絶縁膜２５とのエッチング選択比（エッチングレート比）は１００程度あり、シリコン基板１０が削られたところでシリコンのエッチングが止まる。その後、アッシングとウェットエッチングによりレジストパターンを除去する。
【００７７】
さらに、図１８に示すように、貫通孔４２の内面上及び第２主面上にＣＶＤ法により絶縁膜（例えば、シリコン酸化膜）３５を形成する。これにより、電極パッド２６Ｂ間の空き領域に残ったシリコン酸化膜の電極パッド面からの厚さ２０１は、電極パッド２６Ｂ下に残ったシリコン酸化膜の厚さ２０２よりも厚くなる。
【００７８】
その後、貫通孔底部のシリコン酸化膜、すなわち電極パッド２６Ｂの貫通孔側のシリコン酸化膜２５、３５をＲＩＥ法によりエッチングする。図１９に、エッチング途中の状態を示す。この時点では、電極パッド２６Ｂ間のシリコン酸化膜２５が、電極パッド２６Ｂの貫通孔側の面上より多く残る。
【００７９】
ここで、シリコン基板１０の面内分布によるシリコン酸化膜のエッチング量のばらつきを軽減させるために、シリコン酸化膜２５のオーバーエッチングを行う。このオーバーエッチングにより、図２０に示すように、電極パッド２６Ｂ間の空き領域に存在するシリコン酸化膜２５は、電極パッド２６Ｂの厚さの範囲内まで後退する、すなわち電極パッド２６Ｂの上面（ガラス基板側の面）と下面（貫通孔側の面）の間までエッチングされる。なおここでは、電極パッド２６Ｂ間のシリコン酸化膜が電極パッド２６Ｂの上面と下面の間までエッチングされた例を示したが、このシリコン酸化膜は電極パッド２６Ｂの上面と同じ位置にあってもよいし、電極パッド２６Ｂの下面より貫通孔側にあってもよい。これにより、電極パッド２６Ｂ間の空き領域に存在する層間絶縁膜（シリコン酸化膜）２５と電極パッド２６Ｂとの段差を電極パッド２６Ｂの厚さ以下にする。
【００８０】
以上述べたように、貫通孔４２底部のシリコン酸化膜のエッチング時に、電極パッド２６Ｂ間のシリコン酸化膜を厚めに残しておくことで、電極パッド２６Ｂ間の空き領域に存在するシリコン酸化膜がガラス基板側に深くエッチングされるのを防ぐことができる。これにより、図２０に示したように、電極パッド２６Ｂ間の空き領域に存在するシリコン酸化膜と電極パッド２６Ｂとの段差を低減することが可能である。
【００８１】
その後、図２１に示すように、電極パッド２６Ｂのシリコン基板側の面上、貫通孔の内面上、及び第２主面上にバリアメタル３６を形成する。さらに、バリアメタル３６上にＣｕ膜３７を形成する。これにより、貫通孔底部の平坦性が確保できる。
【００８２】
このようにして、電極パッド２６Ｂとシリコン酸化膜２５間の段差を減少させることにより、バリアメタル３６及びシードＣｕのスパッタ法による成膜が容易となる。これにより、その後のＣｕめっき工程において、ボイドを生じることなくＣｕ膜３７を形成することができる。
【００８３】
その後、ソルダーレジスト３８の形成工程から、図１３に示したカメラモジュールの完成までの工程は、第１実施形態と同様である。
【００８４】
第２実施形態では、パターンが形成されていない空き領域を有する電極パッドを備えた構造であっても、電極パッドに接続される貫通電極にボイドを発生させることなく、信頼性の高い貫通電極を形成することができる。
【００８５】
以上説明したようにこの第２実施形態によれば、電極パッド２６Ｂ間の空き領域の直下のシリコン基板１０内にＳＴＩ２２Ｂを形成しておくことにより、貫通孔のエッチングにおいて、空き領域に存在するシリコン酸化膜と電極パッド２６Ｂとの段差を低減することができる。これにより、信頼性の高い貫通電極を形成することが可能である。その他の効果は、第１実施形態と同様である。
【００８６】
［第３実施形態］
次に、本発明の第３実施形態のカメラモジュールについて説明する。
【００８７】
図２２は、第３実施形態のカメラモジュールのシリコン半導体基板に形成される貫通電極とその近傍を拡大した断面図である。
【００８８】
この第３実施形態では、電極パッド２６Ｂ下のシリコン基板１０上にダミー膜としての導電膜、例えばポリシリコン膜２４Ｂを形成すると共に、電極パッド２６Ｂ間の空き領域下のシリコン基板１０内にＳＴＩ２２Ｂを形成する。
【００８９】
ポリシリコン膜２４Ｂは、シリコン基板１０の第１主面に対して垂直な方向において、電極パッド２６Ｂに対応する位置に配置されている。ポリシリコン膜２４Ｂは、電極パッド２６Ｂと同一パターンまたは電極パッド２６Ｂより小さいパターンで形成される。
【００９０】
ＳＴＩ２２Ｂは、シリコン基板１０の第１主面に対して垂直な方向において、電極パッド２６Ｂ間の空き領域に対応する位置に配置されている。ＳＴＩ２２Ｂは、電極パッド２６Ｂ間の空き領域と同一パターンまたは空き領域より大きいパターンで形成される。
【００９１】
電極パッド２６Ｂ下のシリコン基板１０上にポリシリコン膜２４Ｂを形成し、空き領域下のシリコン基板１０内にＳＴＩ２２Ｂを形成しておくことにより、貫通孔のエッチング時にシリコン基板１０及びポリシリコン膜２４Ｂがエッチングされた時点で、空き領域の層間絶縁膜（シリコン酸化膜）２５及びＳＴＩ（シリコン酸化膜）２２Ｂの厚さが、電極パッド２６Ｂ下の層間絶縁膜（シリコン酸化膜）２５の厚さよりも厚く残るようにする。これにより、貫通孔のエッチング時に、空き領域のシリコン酸化膜が電極パッド２６Ｂを越えて深くエッチングされるのを防ぐことができ、電極パッド２６Ｂと空き領域のシリコン酸化膜との段差を低減することができる。
【００９２】
このため、貫通電極を形成した後は、図２２に示すように、貫通電極近傍の電極パッド２６Ｂ下のシリコン基板１０上にポリシリコン膜２４Ｂが配置され、電極パッド２６Ｂ間の空き領域下のシリコン基板１０内にＳＴＩ２２Ｂが配置されている。その他の構成は第１実施形態と同様である。
【００９３】
前述した構造を有する第３実施形態のカメラモジュールでは、第１，第２実施形態と同様に、電極パッドに接続される貫通電極にボイドを発生させることなく、信頼性の高い貫通電極を形成することができる。さらに、第３実施形態では、ポリシリコン膜２４ＢとＳＴＩ２２Ｂの両方を形成しているため、第１，第２実施形態よりさらに電極パッド２６Ｂと空き領域のシリコン酸化膜との段差を低減でき、信頼性の高い貫通電極を形成することができる。その他の効果は、第１実施形態と同様である。
【００９４】
次に、第３実施形態のカメラモジュールにおける貫通電極の製造方法について説明する。図２３〜図２９は、第３実施形態のカメラモジュールにおける貫通電極の製造方法を示す断面図である。
【００９５】
図２３に示すように、シリコン半導体基板１０内にＳＴＩ（例えば、シリコン酸化膜）２２Ｂを形成する。次に、シリコン基板１０上にゲート酸化膜２３を例えば熱酸化法により形成する。さらに、ゲート絶縁膜２３上にフォトリソグラフィ法によりダミー膜としてのポリシリコン膜２４Ｂを形成する。
【００９６】
その後、ポリシリコン膜２４Ｂ上及びゲート絶縁膜２３上に層間絶縁膜（例えば、シリコン酸化膜）２５を形成する。
【００９７】
次に、第１実施形態と同様に、空き領域を有する電極パッド２６Ｂを埋め込み配線法により形成する。図２４に示すように、層間絶縁膜２５内に電極パッド２６Ｂを形成する。なお、第３実施形態でも、空き領域を有する電極パッドがＣｕからなる場合を示すが、電極パッドに用いる材料はＣｕに限定されず、その他の材料を用いた場合も適用できる。
【００９８】
ここで、シリコン基板１０の第１主面に対して垂直な方向において、電極パッド２６Ｂとポリシリコン膜２４Ｂとは、互いに対応する位置に配置されている。電極パッド２６Ｂは、ポリシリコン膜２４Ｂと同一パターンまたはポリシリコン膜２４Ｂより大きいパターンで形成される。さらに、シリコン基板１０の第１主面に対して垂直な方向において、電極パッド２６Ｂ間の空き領域とＳＴＩ２２Ｂとは、互いに対応する位置に配置されている。電極パッド２６Ｂ間の空き領域は、ＳＴＩ２２Ｂと同一パターンまたはＳＴＩ２２Ｂより小さいパターンで形成される。
【００９９】
その後、電極パッド２６Ｂ上及び層間絶縁膜２５上に、層間絶縁膜（例えば、シリコン酸化膜）２７を形成する工程から、パッド開口部４１を形成する工程までは第１実施形態と同様である。
【０１００】
この後の工程では、シリコン半導体基板１０に第２主面側から貫通孔を開口し、第２主面上に配線及び外部接続端子を形成する。以下にこれらの工程を述べる。
【０１０１】
まず、貫通孔の開口を容易にするために、シリコン基板１０を薄くする工程は第１実施形態と同様である。
【０１０２】
次に、シリコン基板１０の第２主面上に、レジストを塗布し、露光及び現像を行って、貫通孔を形成するためのレジストパターンを形成する。そして、図２５に示すように、シリコン基板１０を第２主面側からＲＩＥ法によりエッチングし、貫通孔４２を形成する。このとき、シリコンを含むシリコン基板１０及びポリシリコン膜２４Ｂと、酸化膜からなるＳＴＩ２２Ｂ及び層間絶縁膜２５とのエッチング選択比（エッチングレート比）は１００程度あり、シリコン基板１０及びポリシリコン膜２４Ｂが削られたところでシリコンのエッチングが止まる。その後、アッシングとウェットエッチングによりレジストパターンを除去する。
【０１０３】
さらに、図２６に示すように、貫通孔４２の内面上及び第２主面上にＣＶＤ法により絶縁膜（例えば、シリコン酸化膜）３５を形成する。これにより、電極パッド２６Ｂ間の空き領域に残ったシリコン酸化膜の電極パッド面からの厚さ３０１は、電極パッド２６Ｂ下に残ったシリコン酸化膜の厚さ３０２よりも厚くなる。
【０１０４】
その後、貫通孔底部のシリコン酸化膜、すなわち電極パッド２６Ｂの貫通孔側のシリコン酸化膜２５、３５をＲＩＥ法によりエッチングする。図２７に、エッチング途中の状態を示す。この時点では、電極パッド２６Ｂ間のシリコン酸化膜２５が、電極パッド２６Ｂの貫通孔側の面上より多く残る。
【０１０５】
ここで、シリコン基板１０の面内分布によるシリコン酸化膜のエッチング量のばらつきを軽減させるために、シリコン酸化膜２５のオーバーエッチングを行う。このオーバーエッチングにより、図２８に示すように、電極パッド２６Ｂ間の空き領域に存在するシリコン酸化膜２５は、電極パッド２６Ｂの厚さの範囲内まで後退する、すなわち電極パッド２６Ｂの上面（ガラス基板側の面）と下面（貫通孔側の面）の間までエッチングされる。なおここでは、電極パッド２６Ｂ間のシリコン酸化膜が電極パッド２６Ｂの上面と下面の間までエッチングされた例を示したが、このシリコン酸化膜は電極パッド２６Ｂの上面と同じ位置にあってもよいし、電極パッド２６Ｂの下面より貫通孔側にあってもよい。これにより、電極パッド２６Ｂ間の空き領域に存在する層間絶縁膜（シリコン酸化膜）２５と電極パッド２６Ｂとの段差を電極パッド２６Ｂの厚さ以下にする。
【０１０６】
以上述べたように、貫通孔４２底部のシリコン酸化膜のエッチング時に、電極パッド２６Ｂ間のシリコン酸化膜を厚めに残しておくことで、電極パッド２６Ｂ間の空き領域に存在するシリコン酸化膜がガラス基板側に深くエッチングされるのを防ぐことができる。これにより、図２８に示したように、電極パッド２６Ｂ間の空き領域に存在するシリコン酸化膜と電極パッド２６Ｂとの段差を低減することが可能である。
【０１０７】
その後、図２９に示すように、電極パッド２６Ｂのシリコン基板側の面上、貫通孔の内面上、及び第２主面上にバリアメタル３６を形成する。さらに、バリアメタル３６上にＣｕ膜３７を形成する。これにより、貫通孔底部の平坦性が確保できる。
【０１０８】
このようにして、電極パッド２６Ｂとシリコン酸化膜２５間の段差を減少させることにより、バリアメタル３６及びシードＣｕのスパッタ法による成膜が容易となる。これにより、その後のＣｕめっき工程において、ボイドを生じることなくＣｕ膜３７を形成することができる。
【０１０９】
その後、ソルダーレジスト３８の形成工程から、図２２に示したカメラモジュールの完成までの工程は、第１実施形態と同様である。
【０１１０】
第３実施形態では、パターンが形成されていない空き領域を有する電極パッドを備えた構造であっても、電極パッドに接続される貫通電極にボイドを発生させることなく、信頼性の高い貫通電極を形成することができる。さらに、第３実施形態は、空き領域に存在するシリコン酸化膜と電極パッド２６Ｂとの段差が最小限になるようにシリコン酸化膜の厚さを最適化することができる。これにより、第３実施形態は、第１，第２実施形態よりも、さらに電極パッド２６Ｂ間の空き領域に存在するシリコン酸化膜と電極パッド２６Ｂとの段差を低減することができる。
【０１１１】
以上説明したようにこの第３実施形態によれば、電極パッド２６Ｂの直下の絶縁膜内にポリシリコン膜２４Ｂを形成し、空き領域の直下のシリコン基板１０内にＳＴＩ２２Ｂを形成しておくことにより、貫通孔のエッチングにおいて、空き領域に存在するシリコン酸化膜と電極パッド２６Ｂとの段差が最小限になるように、シリコン酸化膜の厚さを最適化する。これにより、信頼性の高い貫通電極を形成することが可能である。その他の効果は、第１実施形態と同様である。
【０１１２】
なお、各実施形態では、前述したように、ポリシリコン膜２４Ｂが電極パッド２６Ｂと同一パターンで形成される例を示したが、これに限定されるわけではなく、ポリシリコン膜２４Ｂが電極パッド２６Ｂより小さいパターンで形成されていてもよい。また、ＳＴＩ２２Ｂが電極パッド２６Ｂ間の空き領域と同一パターンで形成される例を示したが、これに限定されるわけではなく、ＳＴＩ２２Ｂが電極パッド２６Ｂ間の空き領域より大きいパターンで形成されていてもよい。
【０１１３】
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【符号の説明】
【０１１４】
１０…シリコン半導体基板（撮像素子チップ）、１１…接着剤、１２…光透過性支持基板（透明基板）、１３…接着剤、１４…ＩＲ（赤外線）カットフィルタ、１５…接着剤、１６…撮像レンズ、１７…レンズホルダー、１８…ハンダボール、１９…遮光兼電磁シールド、２０…接着剤、２１…撮像素子、２２Ａ，２２Ｂ…素子分離絶縁膜（例えば、シリコン酸化膜）、２３…ゲート絶縁膜、２４Ａ…ゲート電極（例えば、ポリシリコン膜）、２４Ｂ…ポリシリコン膜、２５…層間絶縁膜（例えば、シリコン酸化膜）、２６Ａ…第１配線層（例えば、Ｃｕ層）、２６Ｂ…第１電極パッド、２７…層間絶縁膜、２８Ａ，２８Ｂ…第２配線層、２９Ａ…第３配線層、２９Ｂ…第２電極パッド、３０…ベース層、３１…カラーフィルタ、３２…オーバーコート、３３…マイクロレンズ、３４…空洞、３５…絶縁膜、３６…バリアメタル、３７…Ｃｕ膜、３８…ソルダーレジスト、３９…コンタクトプラグ、４０…保護層、４１…パッド開口部、４２…貫通孔、１００…カメラモジュール、２００…実装基板。
【図１】
2011009645.tif 000003
【図２】
2011009645.tif 000004
【図３】
2011009645.tif 000005
【図４】
2011009645.tif 000006
【図５】
2011009645.tif 000007
【図６】
2011009645.tif 000008
【図７】
2011009645.tif 000009
【図８】
2011009645.tif 000010
【図９】
2011009645.tif 000011
【図１０】
2011009645.tif 000012
【図１１】
2011009645.tif 000013
【図１２】
2011009645.tif 000014
【図１３】
2011009645.tif 000015
【図１４】
2011009645.tif 000016
【図１５】
2011009645.tif 000017
【図１６】
2011009645.tif 000018
【図１７】
2011009645.tif 000019
【図１８】
2011009645.tif 000020
【図１９】
2011009645.tif 000021
【図２０】
2011009645.tif 000022
【図２１】
2011009645.tif 000023
【図２２】
2011009645.tif 000024
【図２３】
2011009645.tif 000025
【図２４】
2011009645.tif 000026
【図２５】
2011009645.tif 000027
【図２６】
2011009645.tif 000028
【図２７】
2011009645.tif 000029
【図２８】
2011009645.tif 000030
【図２９】
2011009645.tif 000031