(57)【要約】【課題】使用するＡＰＤ等の特性を特別に揃えることなく光子受信器の高速化を可能にするパルスノイズ除去方法およびそれを用いた光子検出回路を提供する。【解決手段】タイミング生成回路７１は、受光素子２に逆バイアスパルス電圧を印加するタイミング信号を生成し、電源回路１はタイミング信号に従って受光素子２に逆バイアスパルス電圧を印加し、減算器６３は受光素子２の最新の出力電流信号から予め取り出された受光素子２の出力電流信号を減算することでノイズを除去する。【選択図】図４
2011075577.tif 000002
【特許請求の範囲】
【請求項１】
受光素子に流れる電流に基づいて光子の入射を検出する回路において、
前記受光素子に逆バイアスパルス電圧を印加するタイミング信号を生成するタイミング生成手段と、
前記逆バイアスパルス印加タイミング信号に従って前記受光素子に逆バイアスパルス電圧を印加する電圧印加手段と、
前記受光素子の最新の出力電流信号から、予め取り出された前記受光素子の出力電流信号を減算する減算手段と、
を有することを特徴とする光子検出回路。
【請求項２】
前記受光素子の出力電流信号を前記逆バイアスパルスの所定回数分だけ平均化する平均化手段を更に有し、前記平均化手段の平均化出力を前記予め取り出された前記受光素子の出力電流信号とすることを特徴とする請求項１に記載の光子検出回路。
【請求項３】
前記出力電流信号は離散データ列に変換されてから前記平均化手段および前記減算手段に入力することを特徴とする請求項２に記載の光子検出回路。
【請求項４】
前記受光素子はアバランシェフォトダイオード（ＡＰＤ）であり、前記パルスノイズは前記ＡＰＤの寄生容量に起因する前記逆バイアスパルス電圧の微分信号であることを特徴とする請求項１−３のいずれか１項に記載の光子検出回路。
【請求項５】
受光素子に流れる電流に基づいて光子の入射を検出する回路におけるノイズ除去方法において、
前記受光素子に逆バイアスパルス電圧を印加するタイミング信号を生成し、
前記逆バイアスパルス印加タイミング信号に従って前記受光素子に逆バイアスパルス電圧を印加し、
前記受光素子の最新の出力電流信号から、予め取り出された前記受光素子の出力電流信号を減算する、
ことを特徴とするノイズ除去方法。
【請求項６】
前記受光素子の出力電流信号を前記逆バイアスパルスの所定回数分だけ平均化し、当該平均化出力を前記予め取り出された前記受光素子の出力電流信号とすることを特徴とする請求項５に記載のノイズ除去方法。
【請求項７】
前記出力電流信号は離散データ列に変換されてから平均化され、当該平均化された信号が前記最新の出力電流信号から減算されることを特徴とする請求項６に記載のノイズ除去方法。
【請求項８】
前記受光素子はアバランシェフォトダイオード（ＡＰＤ）であり、前記パルスノイズは前記ＡＰＤの寄生容量に起因する前記逆バイアスパルス電圧の微分信号であることを特徴とする請求項５−７のいずれか１項に記載のノイズ除去方法。
【請求項９】
コンピュータに、逆バイアスパルスを印加した受光素子に流れる電流に基づいて光子の入射を検出する回路におけるノイズの除去を実行させるためのプログラムにおいて、
前記受光素子の出力電流信号からノイズ除去用信号を予め取り出すノイズ除去用信号生成手段と、
前記受光素子の最新の出力電流信号から前記ノイズ除去用信号を減算する減算手段と、
をそれぞれコンピュータに実現するためのステップを有することを特徴とするプログラム。
【請求項１０】
前記ノイズ除去用信号生成手段は、前記受光素子の出力電流信号を前記逆バイアスパルスの所定回数分だけ平均化することで前記ノイズ除去用信号を生成する平均化手段からなることを特徴とする請求項９に記載のプログラム。
【請求項１１】
請求項１ないし４のいずれかに記載の光子検出回路を有する光子受信器。
【請求項１２】
請求項１ないし４のいずれかに記載の光子検出回路を有する量子暗号通信の光子受信器。
【請求項１３】
請求項１ないし４のいずれかに記載の光子検出回路を有する光計測器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光子受信器に係り、特に受光素子に周期的に印加されるパルスバイアスに起因するパルスノイズを除去するノイズ除去方法およびそれを用いた光子検出回路に関する。
【背景技術】
【０００２】
光子受信器において、単一光子を検出する素子としては、一般にアバランシェフォトダイオード（以下ＡＰＤと記す。）が用いられている。ＡＰＤに対してそのブレークダウン電圧(ＶＢｄ)以上の逆バイアス電圧を印加し、ＡＰＤの増倍率を極めて大きくすることで光子１個から生成する光電流を十分に大きな信号振幅まで増幅し、外部回路で処理可能にするのが基本的な光子受信技術である。
【０００３】
周知のように、ＶＢｄ以上の逆バイアス電圧を印加したＡＰＤは、光子信号かダークノイズかに依らず、一旦ブレークダウンして増倍電流が流れるとブレークダウン状態が継続する。そこで、一般には、光子がＡＰＤへ到達するタイミングに同期するように、定期的にＶＢｄ以上の逆バイアス電圧をパルス状に印加している。この逆バイアスパルス印加方式を用いることで、周期が規定され、明らかに光子信号が到達しない時間には、逆バイアス電圧がＶＢｄ以下になり、ブレークダウン状態を、停止させることができる。
【０００４】
しかしながら、パルス状の逆バイアス電圧をＡＰＤに印加すると、ＡＰＤ素子の寄生容量と逆パルスバイアスの電圧の時間変化とに従った微分波形の信号が出力される。この微分波形信号が出力されると、後段の信号識別処理回路がこれを信号と誤って識別し、最終的な信号の誤り率を劣化させる原因となる。そこでパルスノイズ対策がいくつか提案されている。
【０００５】
たとえば、Ｋｏｓａｋａ等（非特許文献１）によれば、２個のＡＰＤに対して同時に逆バイアスパルスを印加することで同じ形状の微分波形が出力されることに着目し、ハイブリッド結合器を用いた差分回路でこれら微分波形の出力を相殺する除去方式が提案されている。
【０００６】
また、Ivan Prochazka（非特許文献２）によれば、ＡＰＤの寄生容量に相当するコンデンサを並列に配置し、同一のパルスバイアスを印加することで同等のパルスノイズ波形を作成し、差分回路により微分波形を除去している（Ｆｉｇ．２参照）。
【０００７】
このように、差分回路を用いることでパルスバイアスの微分波形をノイズとして誤識別することなく、ＡＰＤからの光電流の信号出力だけを後段の信号識別処理回路で識別処理することができる。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】H. Kosaka et al. "Single-photon interference experiment over 100km for quantum cryptography system using balanced gated-mode photon detector" ELECTRONICS LETTERS 7th August 2003, Vol.39, No.16, p 1200)
【非特許文献２】Ivan Prochazka "Peltier-cooled and actively quenched operation of InGaAs/InP avalanche photodiodes as photon counters at a 1.55-μm wavelength" (APPLIED OPTICS /Vol. 40, No. 33 /20 November 2001, pp. 6012-6018)
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来のパルスノイズ除去方法では、ハイブリッド結合器やオペアンプなどの差分回路を必要とするために高速化が困難であった。ハイブリッド結合器は複数のコイルを用いた回路であり、その物理的な構造と製作精度から、高速化、広帯域化が困難である。例えば、パルス幅１ナノ秒の逆バイアスパルスを用いた光子受信回路の場合には、ＡＰＤからの出力信号のパルス幅もほぼ１ナノ秒となり、これは約１ＧＨｚ程度の信号帯域を必要とする。
【００１０】
ハイブリッド結合器を用いた回路方式に限らず、オペアンプなどの電子回路を用いた回路方式においても、高速化の問題が同様に存在する。光子検出で必要とされる差分回路の処理は電子回路の場合には同相モード処理であり、同相モード処理は一般的な高速回路設計手法において帯域の上昇に従い劣化する傾向があるからである。市販されているオペアンプでは、一般的にデータシート中の同相成分除去比(CMRR: Common-mode Rejection Ratio)として記載されている。
【００１１】
また、上記従来のパルスノイズ除去方法では、ハイブリッド結合器やオペアンプなどの差分回路を用いて信号波形のアナログ的な減算を行いパルスノイズの除去を行っている。したがって、２個のＡＰＤから出力されるパルスノイズの形状が等しいことが前提となり、２個一組のＡＰＤ素子の特性を揃える必要がある。回路に使用するＡＰＤおよび周辺回路の特性が異なるとパルスノイズを完全に除去できなくなるからである。
【００１２】
このような特性の差としては、たとえば、ＡＰＤ素子の寄生容量の違いによるパルスノイズの振幅の差、量子効率の差、印加する逆バイアスパルスの振幅の差、電気回路実装に起因するものとしてアンプの非線形性、利得・損失の差、信号の反射による波形の乱れの差、などがある。このような原因により、２個のＡＰＤから出力されるパルスノイズ波形に差異が発生することは十分にあり得る。この差異を解消するには、ＡＰＤの素子特性を揃えるための選別作業が必要となり、また実装の高精度化も必要となるため、コスト増加と歩留まりの悪化要因となる。
【００１３】
本発明の目的は、光子受信器の高速化を可能にする新規なパルスノイズ除去方法およびそれを用いた光子検出回路を提供することにある。
【００１４】
本発明の他の目的は、使用するＡＰＤ等の特性を特別に揃えることなく有効なパルスノイズ除去が可能となる方法および光子検出回路を提供することにある。
【課題を解決するための手段】
【００１５】
本発明者等は、光子検出に関する次の２つの特性に着目した。
【００１６】
特性１）パルスノイズの波形は、常にほぼ同一の形状であり、そのタイミングは受信器にとって明かであるから、後段でパルスノイズのマスク処理が可能である。逆バイアスパルスの印加するタイミングは受信器内部で保持するタイミングであるから、パルスノイズが発生するタイミングも受信器にとっては既知である。
【００１７】
また、パルスノイズの平均的な波形形状は、次の２つの理由により急激に変化しない。第１に、光子信号あるいはダークノイズに起因する信号の発生確率が実用上は非常に小さいために、無信号のパルスノイズが大半である。第２に、パルスノイズの形状は光子検出器を構成する各素子の経時劣化と温度変化にのみ依存するため、回路の動作周期と比較して十分に遅い。
【００１８】
特性２）光子信号の受信頻度に比べてダークノイズの発生頻度は比較的少ない。これは、ＡＰＤ素子の温度を下げることでダークノイズの発生する確率を制御することができるからである。例えば、現実的な量子暗号通信システムにおいては、ＡＰＤで光子信号を受信する頻度は１０％であるが、ＡＰＤを冷却することで光子受信した信号中のダークノイズ発生率は１％以下という、完全とは言えなくとも十分に低い確率に制御可能である。
【００１９】
これらの特性に着目することで、上記従来の課題を次の手段により解決した。
【００２０】
本発明の第１の側面によれば、受光素子に流れる電流に基づいて光子の入射を検出する回路において、前記受光素子に逆バイアスパルス電圧を印加するタイミング信号を生成するタイミング生成手段と、前記逆バイアスパルス印加タイミング信号に従って前記受光素子に逆バイアスパルス電圧を印加する電圧印加手段と、前記受光素子の最新の出力電流信号から、予め取り出された前記受光素子の出力電流信号を減算する減算手段と、を有することを特徴とする。
【００２１】
本発明の第２の側面によるノイズ除去方法は、前記受光素子に逆バイアスパルス電圧を印加するタイミング信号を生成し、前記逆バイアスパルス印加タイミング信号に従って前記受光素子に逆バイアスパルス電圧を印加し、前記受光素子の最新の出力電流信号から、予め取り出された前記受光素子の出力電流信号を減算する、を有することを特徴とする。
【発明の効果】
【００２２】
また、本発明の第１および第２の側面によれば、光子信号あるいはダークノイズに起因する信号の発生確率が実用上は非常に小さいために無信号のパルスノイズが大半であることを利用して、受光素子の出力電流信号を予め取り出しておき、最新の出力電流信号から減算することでノイズを除去する。
【００２３】
したがって、コイルやオペアンプを用いた差分回路を用いることなく、したがって特性の個体差のないＡＰＤを選別することなく、パルスノイズを有効かつ高速に除去することができる。言い換えれば、光子受信器の高速化と、ＡＰＤ素子特性の特に寄生容量および寄生インダクタンスの不均一および電気回路実装に起因する不均一の許容とが実現される。
【図面の簡単な説明】
【００２４】
【図１】図１は本発明に用いられる光子受信回路の概略的構成を示すブロック図である。
【図２】光子受信回路の信号処理回路の一例を示すブロック図である。
【図３】ノイズマスク処理を説明するために光子検出回路の主な信号の波形を模式的に示したタイムチャートである。
【図４】本発明の一実施例による光子受信回路の構成を示すブロック図である。
【図５】本実施例による平均化処理を用いたパルスノイズ除去方法を説明するための信号波形の模式図である。
【図６】本実施例の変形例を示すブロック図である。
【図７】本発明を適用した２個のＡＰＤを有する光子受信器のブロック図である。
【発明を実施するための形態】
【００２５】
１．光子受信回路
（回路構成）
図１は本発明に用いられる光子受信回路の概略的構成を示すブロック図である。電源回路１、ＡＰＤ２および電流電圧変換回路３に加えて、サンプリング回路４、信号処理回路６、基準クロック発生回路７０およびタイミング生成回路７１が設けられている。
【００２６】
電源回路１は逆バイアス電圧ｓ４を生成してＡＰＤ素子２に印加する。この逆バイアス電圧は、ＡＰＤのブレークダウン電圧ＶＢｄ以下の直流成分と、ＶＢｄ以上の逆バイアスパルス成分とからなる。逆バイアスパルス成分は、タイミング生成回路７１から与えられた逆バイアスパルスタイミング信号ｓ２０に同期して生成される。
【００２７】
逆バイアスパルス成分がＡＰＤ２に印加されているタイミングで、光子がＡＰＤ２の受光面に入射すると、生成された光電子によるアバランシェ（電子雪崩）効果による増倍され、電流ｓ５として出力される。ただし、光子が入射しないときでも、ダークノイズとして電流ｓ５が出力されており、これらの出力電流ｓ５には上述したように逆バイアスパルスによるパルスノイズが含まれている。
【００２８】
出力電流ｓ５は、電流電圧変換回路３により電圧信号（以下、出力電流信号ｓ５１という。）に変換され、サンプリング回路４へ出力される。電流電圧変換回路３として、ここではトランスインピーダンスアンプ（以下ＴＩＡ）を用いる。
【００２９】
サンプリング回路４は、基準クロックｓ１に従って、出力電流信号ｓ５１を振幅方向に対して２レベル以上のサンプリング粒度でサンプリングし、離散的な出力電流信号ｓ６を信号処理回路６へ出力する。サンプリング回路４は、２値で識別するサンプリングであってもよいし、アナログ−デジタル（ＡＤ）変換を用いた多値サンプリングでもあってもよい。ここでは、ＡＤ変換器（ＡＤＣ）を用いる。
【００３０】
信号処理回路６は、後述するように、逆バイアスパルスタイミング信号ｓ２０を利用して離散的な出力電流信号ｓ６からパルスノイズを除去する信号処理を行う。信号処理回路６の動作も基準クロックｓ１に従って行われる。
【００３１】
サンプリング回路４および信号処理回路６が従う基準クロックｓ１は、基準クロック７０により生成され、逆バイアスパルスタイミング信号ｓ２０や出力電流信号ｓ５１に比べて十分な時間精度を有する高速クロック信号である。
【００３２】
（信号処理回路）
図２は光子受信回路の信号処理回路６の内部をより詳細に記載したブロック図である。ただし、ここではパルスノイズのマスク処理に関係する構成のみを示している。
【００３３】
信号処理回路６は離散値信号処理系であり、その全体的な動作はカウンタによってタイミングが取られている。カウンタは、基準クロックｓ１に従ってカウント動作し、逆バイアスパルスタイミング信号ｓ２０によってリセットされる。すなわち、カウンタは逆バイアスパルスタイミングｓ２０に同期して動作する。
【００３４】
タイミング生成回路７１から入力する逆バイアスパルスタイミング信号ｓ２０は、サンプリング回路４１によって離散的なタイミング信号に変換される。このサンプリング回路４１も、サンプリング回路４と同様に、２値で識別するサンプリングであってもよいし、アナログ−デジタル（ＡＤ）変換を用いた多値サンプリングでもあってもよい。ただし、逆バイアスパルスタイミング信号ｓ２０は、出力電流信号ｓ５１とは異なり、２値信号であるから、サンプリング回路４１も２値でサンプリングする方が適している。サンプリング回路４１のサンプリング動作もカウンタからの基準クロックｓ１に従って行われる。
【００３５】
サンプリングされた逆バイアスパルスタイミング信号はパルスノイズを除去するためのマスクを生成するマスク生成部６１に入力する。このパルスノイズマスク信号は、例えば、サンプリングされた逆バイアスパルスタイミング信号の立ち上がりから立ち下がりまでの系列をマスクの時間幅に相当するクロック数だけ遅延させ、遅延のない系列と遅延した系列との排他的論理和（ＸＯＲ）を計算することで生成することができる。
【００３６】
生成されたパルスノイズマスク信号ｓ８は、遅延回路５１により離散的な出力電流信号ｓ６と位相を合わせてパルスノイズ除去回路６２に入力する。なお、遅延回路５１はパルスノイズマスク信号および離散的な出力電流信号ｓ６の位相を合わせるために設けられたものであるから、逆に離散的な出力電流信号ｓ６の方が早い位相関係であれば、遅延回路５１は離散的な出力電流信号ｓ６の経路に挿入すればよい。
【００３７】
パルスノイズ除去回路６２は、離散的な出力電流信号ｓ６のパルスノイズの時間領域に対してパルスノイズマスク信号を用いてマスク処理を行い、パルスノイズを除去する。パルスノイズ除去は、例えば論理積（ＡＮＤ）のような簡単な処理で実現可能である。ここでは、両信号のＡＮＤによりパルスノイズ除去を行っている。
【００３８】
パルスノイズが除去された離散的出力電流信号ｓ６１は信号識別変換回路６８によって離散データ系列から連続的な電圧信号に変換され、光子受信信号ｓ９として出力する。信号識別変換回路６８はサンプリング回路４の逆変換であり、ここではデジタル−アナログ変換（ＤＡＣ）である。
【００３９】
なお、後段の処理のためにクロック信号を併走させることも可能である。すなわち、サンプリング回路４１によってサンプリングされた逆バイアスパルスタイミング信号に対して、パルスノイズが除去された離散的出力電流信号ｓ６１と整合するように遅延調整し、信号識別変換回路６９を介してクロック信号ｓ９１を生成する。
【００４０】
またサンプリング回路４および４１でサンプリングしたデータは、メモリなど記憶媒体を経由してから信号処理してもよい。
【００４１】
（ノイズマスク処理）
図３はノイズマスク処理を説明するために、光子検出回路の主な信号の波形を模式的に示したタイムチャートである。まず、基準クロックｓ１に基づいて、タイミング生成回路７１が逆バイアスパルスタイミング信号ｓ２０を生成し、それに従って電源回路１は逆バイアス信号ｓ４をＡＰＤ２へ印加する。逆バイアス信号ｓ４は、電源回路１内部の回路遅延により、タイミング信号ｓ２０から若干遅延している。
【００４２】
図３における出力電流信号ｓ５１は、逆バイアスパルスｓ４がＡＰＤ２に印加されている時に光子が矢印のタイミングでＡＰＤに到達したものとする。すなわち、出力電流信号ｓ５１は、逆バイアスパルスｓ４の立ち上がりで、微分波形としての細いパルスが現れ、暫くして矢印のタイミングで光子入射によるブレークダウンによる正の振幅が続き、最後に、逆バイアスパルスの停止による振幅低下と、その立ち下がりに伴う微分波形による負の振幅が現れている。
【００４３】
この出力電流信号ｓ５１をサンプリング回路４でサンプリングした信号が離散的な出力電流信号ｓ６である。ここでは、サンプリングにより、黒丸で表した離散的なデータ系列になり、サンプリングによる遅延が現れている。
【００４４】
次に、サンプリング回路４１により逆バイアスパルスタイミング信号ｓ２０がサンプリングされ、マスク生成部６１によりパルスノイズマスク信号ｓ８が生成される。ここでは、サンプリングされた逆バイアスパルスタイミング信号ｓ２０を遅延させて排他的論理和ＸＯＲを取ることで、パルスノイズマスク信号ｓ８はマスクすべき時間領域が０、通過させるべき時間領域が１に設定される。
【００４５】
パルスノイズ除去回路６２により離散的な出力電流信号ｓ６とパルスノイズマスク信号ｓ８との論理積を取ることで、マスク処理が完了し、パルスノイズをマスクされた離散的な出力電流信号ｓ６１が得られる。これを、論理識別し、離散データ系列から連続的な電圧信号に変換して光子受信信号ｓ９が出力される。
【００４６】
上述したように、ＡＰＤ２に逆バイアスパルスを印加するタイミングを示す逆バイアスパルスタイミング信号ｓ２０からパルスノイズマスク信号を生成し、それを用いることで光電流信号からパルスノイズ部分除去する。したがって、コイルやオペアンプを用いた差分回路を用いることなく、パルスノイズを有効かつ高速に除去することができる。さらに、パルスノイズマスク信号は逆バイアスパルスタイミング信号ｓ２０の時間幅の変更に従って変化するので、パルスノイズの時間位置に対応する調整も容易になる。
【００４７】
２．一実施例
図４は本発明の一実施例による光子受信回路の構成を示すブロック図である。本実施例によれば、信号処理回路６内に平均化処理部６４および減算回路６３を設け、カウンタの周期に従って離散的な出力電流信号ｓ６の平均値を求め、今回出力された離散的な出力電流信号ｓ６から平均値を減算する。この平均化処理によってカウンタの周期に従ったパルスノイズの平均的波形を取り出すことができ、減算処理によりパルスノイズを出力電流信号から除去することができる。なお、その他の構成および動作は図２と同様であるから同一参照符号を付して説明は省略する。
【００４８】
図４において、平均化処理部６４は、基準クロック信号ｓ１に従ったクロックで動作し逆バイアスタイミング信号ｓ２０でリセットされるカウンタに従って動作し、離散的な一連の出力電流信号ｓ６の系列を平均化する。このときの平均化は、ある有限の複数の波形を平均化するものである。
【００４９】
平均化された出力電流信号ｓ６ａと今回出力された離散的な出力電流信号ｓ６とが遅延回路で位相整合され、減算回路６３にてパルスノイズの消去が行われる。遅延回路の遅延量は、平均化処理に必要な時間に相当する量でもよく、あるいは、１周期前までの離散的な出力電流信号ｓ６の平均化信号に整合させる遅延量に設定してもよい。
【００５０】
またサンプリング回路４でサンプリングしたデータは、メモリなど記憶媒体を経由してから後段の信号処理を行ってもよい。
【００５１】
なお、平均化処理と同時に、出力信号に対するクロック信号ｓ９１を生成することもできる。クロック信号ｓ９１の位相は、後段の回路からの要求により、光子受信信号ｓ９に対して、ある特定の位相範囲に調整されている必要がある。
【００５２】
図５は、本実施例による平均化処理を用いたパルスノイズ除去方法を説明するための信号波形の模式図である。ここでは説明の都合上、現在よりｊ周期前の離散化出力電流信号をｓ６（ｊ）と表し、ｓ６（０）を最新の離散化出力電流信号、ｓ６（ｎ）を平均処理に関係する最も古いｎ周期前の離散化出力電流信号とする。
【００５３】
最新の離散化出力電流信号ｓ６（０）を基準として、平均化処理部６４は、１回前の離散化出力電流信号ｓ６（１）から連続したｎ回前の離散化出力電流信号ｓ６（ｎ）までの波形を平均化して、平均波形（ＡＶＧ）を求める。上述したように離散化出力電流信号には常にパルスノイズが含まれているために、平均波形（ＡＶＧ）はこのパルスノイズを反映した波形となっている。したがって、最新の離散化出力電流信号ｓ６（０）からこの平均波形（ＡＶＧ）を減算（Ｓｕｂｔｒａｃｔ）することにより最新波形の信号からパルスノイズを消去することができる。
【００５４】
この連続ｎ回の離散化出力電流信号ｓ６（１）〜ｓ６（ｎ）の中には、到達した光子の受信波形ｓ６（ｉ）も含まれる可能性がある。しかしながら、周知のように、光子送信器から送信される光子は、伝搬の過程において伝送媒体の損失により確率的に消滅するために、光子受信器に到達する確率は非常に低くなる。ＡＰＤから出力される信号パルスとしてみると、そのマーク率は通常の光受信器に比べて格段に低い。実用的な伝送媒体の損失を仮定すると、たとえばＡＰＤ出力信号のマーク率は１０％〜１％程度と非常に低い値ともなり得る。このように、全タイムスロットに対する光子の受信およびダークノイズ発生の割合は非常に低いために、ｎ回の平均処理によって信号波形やダークノイズ波形が平均波形に影響を及ぼす量を非常に小さく設定することは十分に可能である。
【００５５】
また、到達した光子の受信波形ｓ６（ｉ）には、ｓ６（ｉ−１）〜ｓ６（ｉ−１＋ｎ）の同じくｎ回の波形の平均を求めているのであるから、離散化出力電流信号ｓ６（ｉ）からそれまでの平均波形を減算することで、パルスノイズが除去された信号波形の検出が可能となる。なお、この光子受信信号を検出した場合には、その離散的出力電流信号ｓ６（ｉ）を以後の平均化処理に使用しないことも可能である。
【００５６】
なお、平均化処理と同時に生成されるクロック信号ｓ９１は、逆バイアスパルスタイミング信号ｓ２０に従属する信号であるため、図５で説明したように信号処理回路６の内部のカウンタから適切に調整された遅延を通過させるか、あるいは、図６に示すように逆バイアスパルスタイミング信号ｓ２０から同様に生成することが適当である。
【００５７】
図６は本実施例の変形例を示すブロック図である。クロック信号ｓ９１は、逆バイアスパルスタイミング信号ｓ２０を遅延し、信号識別変換回路６９を通して生成されてもよい。
【００５８】
以上述べたように、本実施例による光子受信回路は、出力電流信号の平均化処理により生成された平均波形がパルスノイズ波形をほぼ反映していることを利用して、平均化処理により推定したパルスノイズを出力電流信号から除去する。したがって、コイルやオペアンプを用いた差分回路を用いることなく、パルスノイズを有効かつ高速に除去することができる。
【００５９】
３．適用例
上述した実施例による光子検出回路は、２個のＡＰＤの各々に独立に適用することが可能であり、ＡＰＤの特性や、その電気回路実装に差異があっても、相互の影響を受けることなく個別に処理することが可能である。
【００６０】
図７は本発明を適用した２個のＡＰＤを有する光子受信器のブロック図である。ここでは、２個のＡＰＤ２ａ、２ｂのそれぞれについて図１と同様の回路が構成されている。したがって、図１と同様のブロックには同じ参照番号にａおよびｂを付加して示し詳細な説明は省略する。
【００６１】
このように、各ＡＰＤの出力処理の流れでパルスノイズの除去を行うため、従来、バラントランスで実現していた波形のアナログ的な差分で障害となったＡＰＤの特性の差に依存する問題が無くなる。すなわち、２個のＡＰＤをペアで使用することに起因する高速性の制限、選別や歩留まりの低下を排除することができる。
【産業上の利用可能性】
【００６２】
本発明による光子検出回路は、量子暗号通信の光子受信器に適用される他に、光通信全般や光計測の光子受信器にも適用可能である。
【符号の説明】
【００６３】
１  電源回路
２  アバランシェフォトダイオード（ＡＰＤ）
３  電流電圧変換回路（ＴＩＡ）
４  サンプリング回路
４１  サンプリング回路
６  信号処理回路
６１  マスク生成部（ＸＯＲ）
６２  パルスノイズ除去部
６８，６９  信号識別変換部
６４  平均化処理部
６３  減算回路
【図１】
2011075577.tif 000003
【図２】
2011075577.tif 000004
【図３】
2011075577.tif 000005
【図４】
2011075577.tif 000006
【図５】
2011075577.tif 000007
【図６】
2011075577.tif 000008
【図７】
2011075577.tif 000009