(57)【要約】【課題】十分な復調能力を有する復調回路を提供することを課題の一とする。または、十分な復調能力を有する復調回路を用いたＲＦＩＤタグを提供することを課題の一とする。【解決手段】復調回路に用いられるトランジスタの一部に、逆方向電流を十分に小さくすることができる材料、例えば、ワイドギャップ半導体である酸化物半導体材料を用いる。トランジスタの逆方向電流を十分に小さくすることができる半導体材料を用いることで、振幅の大きな電磁波を受ける場合であっても、十分な復調能力を確保することができる。【選択図】図１
2011193452.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、第３の容量素子と、第１の抵抗素子と、第２の抵抗素子と、を有し、
前記第１のトランジスタのゲート端子と、前記第１のトランジスタのドレイン端子と、前記第２のトランジスタのソース端子と、前記第１の容量素子の一方の端子と、は電気的に接続され、
前記第２のトランジスタのゲート端子と、前記第２のトランジスタのドレイン端子と、前記第２の容量素子の一方の端子と、前記第３の容量素子の一方の端子と、前記第１の抵抗素子の一方の端子と、は電気的に接続され、
前記第１のトランジスタのソース端子と、前記第２の容量素子の他方の端子と、前記第１の抵抗素子の他方の端子と、前記第２の抵抗素子の一方の端子と、は電気的に接続され、
前記第３の容量素子の他方の端子と、前記第２の抵抗素子の他方の端子とは電気的に接続され、
前記第１のトランジスタのチャネル形成領域および前記第２のトランジスタのチャネル形成領域は、酸化物半導体を用いて構成された復調回路。
【請求項２】
前記第２のトランジスタのゲート端子と、前記第２のトランジスタのドレイン端子と、前記第２の容量素子の一方の端子と、前記第３の容量素子の一方の端子と、前記第１の抵抗素子の一方の端子と、が電気的に接続されているノードに、基準電位が与えられる請求項１に記載の復調回路。
【請求項３】
第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、第３の容量素子と、第１の抵抗素子と、第２の抵抗素子と、を有し、
前記第２のトランジスタのゲート端子と、前記第２のトランジスタのドレイン端子と、前記第１のトランジスタのソース端子と、前記第１の容量素子の一方の端子と、は電気的に接続され、
前記第２のトランジスタのソース端子と、前記第２の容量素子の一方の端子と、前記第３の容量素子の一方の端子と、前記第１の抵抗素子の一方の端子と、は電気的に接続され、
前記第１のトランジスタのゲート端子と、前記第１のトランジスタのドレイン端子と、前記第２の容量素子の他方の端子と、前記第１の抵抗素子の他方の端子と、前記第２の抵抗素子の一方の端子と、は電気的に接続され、
前記第３の容量素子の他方の端子と、前記第２の抵抗素子の他方の端子とは電気的に接続され、
前記第１のトランジスタのチャネル形成領域および前記第２のトランジスタのチャネル形成領域は、酸化物半導体を用いて構成された復調回路。
【請求項４】
前記第２のトランジスタのソース端子と、前記第２の容量素子の一方の端子と、前記第３の容量素子の一方の端子と、前記第１の抵抗素子の一方の端子と、が電気的に接続されているノードに、基準電位が与えられる請求項３に記載の復調回路。
【請求項５】
請求項１乃至４のいずれか一に記載の復調回路を有するＲＦＩＤタグ。
【発明の詳細な説明】
【技術分野】
【０００１】
開示する発明は、復調回路およびこれを利用したＲＦＩＤタグに関する。
【背景技術】
【０００２】
近年、非接触でデータの送受信が可能な半導体装置の開発が盛んである。このような半導体装置は、特に、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグ、無線チップ、トランスポンダなどと呼ばれる。
【０００３】
上述のＲＦＩＤタグと、通信器との間におけるデータの授受は、一般に、送信側の装置（例えば通信器）が変調した搬送波を送信し、当該搬送波を受信側の装置（例えばＲＦＩＤタグ）が復調することで行われる。
【０００４】
なお、搬送波を変調する方式の一つに、振幅変調方式（ＡＳＫ（Ａｍｐｌｉｔｕｄｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調方式）がある。ＡＳＫ変調方式は、搬送波の振幅に差を生じさせ、この振幅の差を変調信号とすることにより情報を伝達する方式である。
【０００５】
上述のように変調された搬送波からデータを取り出すために、ＲＦＩＤタグには復調回路が設けられる。復調回路としては、例えば、ゲート端子とドレイン端子（またはソース端子）とを接続したトランジスタの整流作用を用いるものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１８２６８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、電磁波のエネルギーは、電磁波が放射される地点から観測地点までの距離の二乗に反比例する。つまり、通信器とＲＦＩＤタグの距離が遠いほど、ＲＦＩＤタグが受ける電磁波のエネルギーは小さくなり、通信器とＲＦＩＤタグの距離が近いほど、ＲＦＩＤタグが受ける電磁波のエネルギーは大きくなる。
【０００８】
上述のように、通信器とＲＦＩＤタグの距離が近いほどＲＦＩＤタグが受ける電磁波のエネルギーは大きくなるから、通常、通信機とＲＦＩＤタグの距離が近い場合には、供給される電力の点では有利になる。しかし、例えば、ゲート端子とドレイン端子（またはソース端子）とを接続したトランジスタの整流作用を利用する特許文献１に開示の復調回路を用いたＲＦＩＤタグでは、振幅の大きな電磁波を受けると当該トランジスタに逆方向の電流が生じて十分な整流作用を得ることができなくなってしまう。つまり、十分な復調を行うことが困難になる。
【０００９】
上述の問題に鑑み、開示する発明の一態様では、十分な復調能力を有する復調回路を提供することを課題の一とする。または、十分な復調能力を有する復調回路を用いたＲＦＩＤタグを提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
開示する発明では、復調回路に用いられるゲート端子とドレイン端子（またはソース端子）とを接続したトランジスタに、逆方向電流を十分に小さくすることができる材料、例えば、ワイドギャップ半導体である酸化物半導体材料を用いる。ゲート端子とドレイン端子（またはソース端子）とを接続したトランジスタの逆方向電流を十分に小さくすることができる半導体材料を用いることで、振幅の大きな電磁波を受ける場合であっても、十分な復調能力を確保することができる。
【００１１】
より具体的には、例えば次のような構成を採用することができる。
【００１２】
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、第３の容量素子と、第１の抵抗素子と、第２の抵抗素子と、を有し、第１のトランジスタのゲート端子と、第１のトランジスタのドレイン端子（またはソース端子）と、第２のトランジスタのソース端子（またはドレイン端子）と、第１の容量素子の一方の端子と、は電気的に接続され、第２のトランジスタのゲート端子と、第２のトランジスタのドレイン端子（またはソース端子）と、第２の容量素子の一方の端子と、第３の容量素子の一方の端子と、第１の抵抗素子の一方の端子と、は電気的に接続され、第１のトランジスタのソース端子（またはドレイン端子）と、第２の容量素子の他方の端子と、第１の抵抗素子の他方の端子と、第２の抵抗素子の一方の端子と、は電気的に接続され、第３の容量素子の他方の端子と、第２の抵抗素子の他方の端子とは電気的に接続され、第１のトランジスタのチャネル形成領域および第２のトランジスタのチャネル形成領域は、酸化物半導体を用いて構成された復調回路である。
【００１３】
なお、上記復調回路においては、第２のトランジスタのゲート端子と、第２のトランジスタのドレイン端子（またはソース端子）と、第２の容量素子の一方の端子と、第３の容量素子の一方の端子と、第１の抵抗素子の一方の端子と、が電気的に接続されているノードに、基準電位が与えられることがある。
【００１４】
本発明の別の一態様は、第１のトランジスタと、第２のトランジスタと、第１の容量素子と、第２の容量素子と、第３の容量素子と、第１の抵抗素子と、第２の抵抗素子と、を有し、第２のトランジスタのゲート端子と、第２のトランジスタのドレイン端子（またはソース端子）と、第１のトランジスタのソース端子（またはドレイン端子）と、第１の容量素子の一方の端子と、は電気的に接続され、第２のトランジスタのソース端子（またはドレイン端子）と、第２の容量素子の一方の端子と、第３の容量素子の一方の端子と、第１の抵抗素子の一方の端子と、は電気的に接続され、第１のトランジスタのゲート端子と、第１のトランジスタのドレイン端子（またはソース端子）と、第２の容量素子の他方の端子と、第１の抵抗素子の他方の端子と、第２の抵抗素子の一方の端子と、は電気的に接続され、第３の容量素子の他方の端子と、第２の抵抗素子の他方の端子とは電気的に接続され、第１のトランジスタのチャネル形成領域および第２のトランジスタのチャネル形成領域は、酸化物半導体を用いて構成された復調回路である。
【００１５】
なお、上記復調回路においては、第２のトランジスタのソース端子（またはドレイン端子）と、第２の容量素子の一方の端子と、第３の容量素子の一方の端子と、第１の抵抗素子の一方の端子と、が電気的に接続されているノードに、基準電位が与えられる場合がある。
【００１６】
また、上記復調回路を用いることにより、優れた特性のＲＦＩＤタグが得られる。
【００１７】
なお、上記において、酸化物半導体を用いてトランジスタを構成することがあるが、開示する発明はこれに限定されない。酸化物半導体と同等の逆電流特性が実現できる材料、例えば、炭化シリコンをはじめとするワイドギャップ材料（より具体的には、例えば、エネルギーギャップＥｇが３ｅＶより大きい半導体材料）などを適用しても良い。
【００１８】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
【００１９】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【００２０】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２１】
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
【００２２】
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【発明の効果】
【００２３】
ゲート端子とドレイン端子（またはソース端子）とを接続したトランジスタに酸化物半導体を用いることで逆方向電流が十分に小さくなるため、これを用いることにより、復調回路の能力を十分に高めることが可能である。このため、通信機とＲＦＩＤタグの距離が近い場合などであっても、良好なデータ送受信を行うことが可能になる。
【００２４】
このように、酸化物半導体を用いたトランジスタ（より広義には、逆方向電流を十分に抑制することが可能なトランジスタ）を復調回路の一部に用いることで、優れた特性の復調回路が実現される。または、当該復調回路により、優れた特性のＲＦＩＤタグが実現される。
【図面の簡単な説明】
【００２５】
【図１】半導体装置の回路図。
【図２】半導体装置の動作を説明する図。
【図３】半導体装置の動作を説明する図。
【図４】ＲＦＩＤタグの構成例を示す図。
【図５】トランジスタの構成例を示す図。
【図６】トランジスタの作製方法の例を示す図。
【発明を実施するための形態】
【００２６】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２７】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２８】
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００２９】
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置の回路構成などについて、図１乃至図３を参照して説明する。なお、回路図においては、酸化物半導体を用いたトランジスタであることを示すために、ＯＳの符号を併せて付す場合がある。
【００３０】
〈回路構成〉
はじめに、開示する発明の一態様に係る半導体装置の回路構成および各構成要素の機能について、図１を参照して説明する。
【００３１】
図１（Ａ）に、開示する発明の復調回路の一例を示す。当該復調回路は、第１のトランジスタＴ１と、第２のトランジスタＴ２と、第１の容量素子Ｃ１と、第２の容量素子Ｃ２と、第３の容量素子Ｃ３と、第１の抵抗素子Ｒ１と、第２の抵抗素子Ｒ２と、を有する。
【００３２】
ここで、第１のトランジスタＴ１のゲート端子と、第１のトランジスタＴ１のドレイン端子（またはソース端子）と、第２のトランジスタＴ２のソース端子（またはドレイン端子）と、第１の容量素子Ｃ１の一方の端子と、は電気的に接続されている。また、第２のトランジスタＴ２のゲート端子と、第２のトランジスタＴ２のドレイン端子（またはソース端子）と、第２の容量素子Ｃ２の一方の端子と、第３の容量素子Ｃ３の一方の端子と、第１の抵抗素子Ｒ１の一方の端子と、は電気的に接続されている。また、第１のトランジスタＴ１のソース端子（またはドレイン端子）と、第２の容量素子Ｃ２の他方の端子と、第１の抵抗素子Ｒ１の他方の端子と、第２の抵抗素子Ｒ２の一方の端子と、は電気的に接続されている。また、第３の容量素子Ｃ３の他方の端子と、第２の抵抗素子Ｒ２の他方の端子とは電気的に接続されている。なお、第１の容量素子Ｃ１の他方の端子は入力端子ＩＮとして機能し、第３の容量素子Ｃ３の他方の端子と、第２の抵抗素子Ｒ２の他方の端子とが電気的に接続されているノードは、出力端子ＯＵＴとして機能する。
【００３３】
なお、図１（Ａ）に示す復調回路においては、通常、第２のトランジスタＴ２のゲート端子と、第２のトランジスタＴ２のドレイン端子（またはソース端子）と、第２の容量素子Ｃ２の一方の端子と、第３の容量素子Ｃ３の一方の端子と、第１の抵抗素子Ｒ１の一方の端子と、が電気的に接続されているノードＧＮＤに、基準電位ＶＧＮＤが与えられる。
【００３４】
また、図１（Ａ）に示す復調回路において、第１のトランジスタＴ１のチャネル形成領域および第２のトランジスタＴ２のチャネル形成領域は、逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体を用いて構成される。これにより、トランジスタのソース端子とドレイン端子の間に逆方向の大電圧が印加される状況でも、十分な整流作用を得ることができる。つまり、十分な復調能力を有する復調回路が実現する。
【００３５】
図１（Ｂ）に、開示する発明の復調回路の別の一例を示す。当該復調回路の構成要素は、図１（Ａ）に示す復調回路の構成要素と同様である。つまり、当該復調回路は、第１のトランジスタＴ１と、第２のトランジスタＴ２と、第１の容量素子Ｃ１と、第２の容量素子Ｃ２と、第３の容量素子Ｃ３と、第１の抵抗素子Ｒ１と、第２の抵抗素子Ｒ２と、を有する。
【００３６】
ただし、図１（Ｂ）に示す復調回路は、構成要素の接続関係が図１（Ａ）に示す復調回路とは一部異なっている。
【００３７】
具体的には、第２のトランジスタＴ２のゲート端子と、第２のトランジスタＴ２のドレイン端子（またはソース端子）と、第１のトランジスタＴ１のソース端子（またはドレイン端子）と、第１の容量素子Ｃ１の一方の端子と、は電気的に接続されている。また、第２のトランジスタＴ２のソース端子（またはドレイン端子）と、第２の容量素子Ｃ２の一方の端子と、第３の容量素子Ｃ３の一方の端子と、第１の抵抗素子Ｒ１の一方の端子と、は電気的に接続されている。また、第１のトランジスタＴ１のゲート端子と、第１のトランジスタＴ１のドレイン端子（またはソース端子）と、第２の容量素子Ｃ２の他方の端子と、第１の抵抗素子Ｒ１の他方の端子と、第２の抵抗素子Ｒ２の一方の端子と、は電気的に接続されている。なお、第１の容量素子Ｃ１の他方の端子は入力端子ＩＮとして機能し、第３の容量素子Ｃ３の他方の端子と、第２の抵抗素子Ｒ２の他方の端子とが電気的に接続されているノードは、出力端子ＯＵＴとして機能する。
【００３８】
なお、図１（Ｂ）に示す復調回路においては、通常、第２のトランジスタＴ２のソース端子（またはドレイン端子）と、第２の容量素子Ｃ２の一方の端子と、第３の容量素子Ｃ３の一方の端子と、第１の抵抗素子Ｒ１の一方の端子と、が電気的に接続されているノードＧＮＤに、基準電位ＶＧＮＤが与えられる。
【００３９】
また、図１（Ｂ）に示す復調回路において、第１のトランジスタＴ１のチャネル形成領域および第２のトランジスタＴ２のチャネル形成領域は、逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体を用いて構成される。これにより、トランジスタのソース端子とドレイン端子の間に逆方向の大電圧が印加される状況でも、十分な整流作用を得ることができる。つまり、十分な復調能力を有する復調回路が実現する。
【００４０】
なお、図１（Ａ）及び図１（Ｂ）に示す復調回路において、第１の容量素子Ｃ１は、波形の振幅の中心（基準ライン）を補正する機能を有する。また、第２の容量素子Ｃ２は、波形を平滑にする機能を有する。また、第１の抵抗素子Ｒ１は、Ａ点に流れる電流を一定に保つ機能を有する。
【００４１】
第１の抵抗素子Ｒ１の抵抗値は、第２の容量素子Ｃ２の静電容量の大きさに応じて決定される。第１の抵抗素子Ｒ１の抵抗値が小さ過ぎると、搬送波によって得られる信号の振幅が小さくなってしまう。一方、第１の抵抗素子Ｒ１の抵抗値が大きすぎると第２のトランジスタＴ２の降伏現象が生じ、正常に動作しないことになる。
【００４２】
また、第２の抵抗素子Ｒ２と、第３の容量素子Ｃ３は、高周波成分を除去するローパスフィルタとして機能する。
【００４３】
〈復調回路の特徴〉
次に、図１（Ａ）及び図１（Ｂ）に示す復調回路の特徴について、図２及び図３を参照して説明する。
【００４４】
まず、従来の復調回路によって得られる復調信号について、図２を参照して説明する。図２（Ａ）には、復調回路に入力される搬送波を示す。当該搬送波は最小電位と最大電位との電位差Ｖｐｐが２Ｖ（つまり、振幅がＶ）であり、また、当該搬送波には２ΔＶの変調がかけられている。
【００４５】
当該搬送波を復調すると、「理想的な状況」では、最小電位と最大電位との電位差Ｖｐｐ’が２Ｖ’、変調が２ΔＶ’の包絡線（エンベロープ）で表現される信号が得られる。ここで、「理想的な状況」とは、復調回路中の整流作用を示すトランジスタに逆方向の電流が生じない場合、すなわち、トランジスタの入力側の電位と出力側の電位とが線形の関係にある場合であって、十分な整流作用を得ることができる場合を言う。
【００４６】
上述のような「理想的な状況」では、復調回路の入力電位差ＶＩＮ（搬送波の最小電位と最大電位との電位差）と復調回路の出力電位差ＶＯＵＴとの関係は、図２（Ｃ）における直線Ａおよび直線Ｂのようになる。ここで、直線Ａは無変調時の復調回路の入力電位差ＶＩＮと復調回路の出力電位差ＶＯＵＴとの関係を表し、直線Ｂは変調時の復調回路の入力電位差ＶＩＮと復調回路の出力電位差ＶＯＵＴとの関係を表す。つまり、直線ＡにおいてＶＩＮがＶｐｐである場合と、直線ＢにおいてＶＩＮがＶｐｐである場合との差が、出力される信号における変調部分の電位差（２ΔＶ’）に相当する。
【００４７】
復調回路の出力端子ＯＵＴ側には各種回路が接続されており、上述の出力される信号を利用して様々な動作を行う。このため、出力される信号には、最小電位と最大電位との電位差Ｖｐｐ’に対し、変調部分の電位差が十分かつ一定の比率を有することが必要になる。
【００４８】
しかしながら、従来の復調回路では、入力電位差ＶＩＮが大きくなると整流作用を示すトランジスタに逆方向の大電流が発生し、整流作用が低下する。このため、復調回路の入力に対する復調回路の出力は線形とならず、十分かつ一定の強度比を有する信号を出力することができなくなってしまう。すなわち、入力の包絡線に対して出力の信号が非対応となる（図２（Ａ）および図２（Ｂ）参照）。
【００４９】
ここで、従来の復調回路における入力電位差ＶＩＮと出力電位差ＶＯＵＴとの関係は、図２（Ｃ）における線Ｃおよび線Ｄで表される。図２（Ｃ）から、理想的な状況における信号の電位差Ｖｐｐ’と比較して、従来の復調回路における信号の電位差Ｖｐｐ’’は小さくなり、変調部分の電位差も２ΔＶ’から２ΔＶ’’へと小さくなることが理解できる。また、入力電位差ＶＩＮと出力電位差ＶＯＵＴとが非線形となることにより、出力される信号の最小電位と最大電位との電位差と、変調部分の電位差との比率が、入力電位差ＶＩＮの大きさに依存して変動することが理解される。
【００５０】
一方で、開示する発明の一態様にかかる復調回路では、整流作用を示すトランジスタに、逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体を用いている。このため、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形にして、十分に「理想的な状況」に近づけることが可能になる（図３（Ａ）および図３（Ｂ）参照）。
【００５１】
なお、ゲート端子とドレイン端子（またはソース端子）とを接続したトランジスタの整流特性を図３（Ｃ）に示す。図において、破線１０１は従来のトランジスタ（例えばシリコンを用いたトランジスタ）の整流特性であり、実線１０３は逆方向電流を十分に抑制することが可能な材料を用いたトランジスタ（例えば酸化物半導体を用いたトランジスタ）の整流特性である。図３（Ｃ）より、従来のトランジスタ、および逆方向電流を十分に抑制することが可能な材料を用いたトランジスタのいずれにおいても、順方向の電圧が加わる場合の特性は良好であることが分かる。また、従来のトランジスタでは、逆方向の電圧が加わる場合に特性が悪化するのに対して、逆方向電流を十分に抑制することが可能な材料を用いたトランジスタでは、逆方向の電圧が加わる場合であっても特性は良好であることが分かる。このように、逆方向の大電圧が印加される場合においても、逆方向の電流を生じないトランジスタを用いることにより、十分な復調能力を有する復調回路を実現することができる。
【００５２】
（実施の形態２）
本実施の形態では、上記実施の形態で述べた復調回路の適用例であるＲＦＩＤタグについて、図４を参照して説明する。
【００５３】
本実施の形態におけるＲＦＩＤタグは、内部に記憶回路を有し、記憶回路に必要な情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦＩＤタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには極めて高い信頼性が要求される。
【００５４】
ＲＦＩＤタグの構成について図４を用いて説明する。図４は、ＲＦＩＤタグの構成を示すブロック図である。
【００５５】
図４に示すようにＲＦＩＤタグ３００は、通信器３０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ３０２から送信される無線信号３０３を受信するアンテナ３０４を有する。またＲＦＩＤタグ３００は、整流回路３０５、定電圧回路３０６、復調回路３０７、変調回路３０８、論理回路３０９、記憶回路３１０、ＲＯＭ３１１により構成されている。なお、復調回路３０７は、上記実施の形態と同様に、トランジスタの一部に逆方向電流を十分に抑制することが可能な材料、例えば、酸化物半導体、が用いられた構成となる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。本実施の形態に示すＲＦＩＤタグ３００は、そのいずれの方式に用いることも可能である。
【００５６】
次に各回路の構成について説明する。アンテナ３０４は、通信器３０１に接続されたアンテナ３０２との間で無線信号３０３の送受信を行うためのものである。また、整流回路３０５は、アンテナ３０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段に設けられた容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路３０５の入力側または出力側には、リミッタ回路を設けてもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
【００５７】
定電圧回路３０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路３０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路３０９のリセット信号を生成するための回路である。
【００５８】
復調回路３０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。当該復調回路３０７には、上記実施の形態に示す復調回路を適用することができる。また、変調回路３０８は、アンテナ３０４より出力するデータに応じて変調をおこなうための回路である。
【００５９】
論理回路３０９は復調信号を解析し、処理を行うための回路である。記憶回路３１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ３１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
【００６０】
なお、上述の各回路は、必要に応じて、適宜、取捨することができる。
【００６１】
本実施の形態では、上記実施の形態で説明した復調回路をＲＦＩＤタグ３００に搭載している。そのため、ＲＦＩＤタグ３００と通信器３０１との距離が近く、入力される信号の強度が大きいような状況においても、十分な復調能力を発揮することができる。これにより、データ送受信時のエラーを低減することが可能である。つまり、データ送受信に関する信頼性が高いＲＦＩＤタグ３００を実現することができる。
【００６２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【００６３】
（実施の形態３）
本実施の形態では、上記実施の形態で述べた復調回路に適用できるトランジスタの例につき、図５を参照して説明する。なお、トランジスタの構造は特に限定されず、例えば、トップゲート構造またはボトムゲート構造の、スタガ型またはプレーナ型など、適当な構造を採用することができる。また、トランジスタはチャネル形成領域を一つ有するシングルゲート構造でも、二つ有するダブルゲート構造であっても、三つ有するトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい。
【００６４】
図５（Ａ）乃至図５（Ｄ）には、トランジスタの断面構造の例を示す。図５（Ａ）乃至図５（Ｄ）に示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、簡単なプロセス、低温のプロセスで、高い移動度と低いオフ電流が実現できることといえる。
【００６５】
図５（Ａ）に示すトランジスタ４１０は、ボトムゲート構造のトランジスタの一例であり、逆スタガ型トランジスタともいう。
【００６６】
トランジスタ４１０は、絶縁表面を有する基板４００上の、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、トランジスタ４１０を覆い、酸化物半導体層４０３に接する絶縁層４０７が設けられている。絶縁層４０７上にはさらに保護絶縁層４０９が形成されている。
【００６７】
図５（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一例であり、逆スタガ型トランジスタともいう。
【００６８】
トランジスタ４２０は、絶縁表面を有する基板４００上の、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、チャネル保護層として機能する絶縁層４２７、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、トランジスタ４２０を覆う保護絶縁層４０９が設けられている。
【００６９】
図５（Ｃ）に示すトランジスタ４３０は、ボトムゲート型のトランジスタの一例である。トランジスタ４３０は、絶縁表面を有する基板４００上の、ゲート電極層４０１、ゲート絶縁層４０２、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び酸化物半導体層４０３を含む。また、トランジスタ４３０を覆い、酸化物半導体層４０３に接する絶縁層４０７が設けられている。絶縁層４０７上にはさらに保護絶縁層４０９が形成されている。
【００７０】
トランジスタ４３０においては、ゲート絶縁層４０２は基板４００及びゲート電極層４０１上に接して設けられ、また、ゲート絶縁層４０２上には、ソース電極層４０５ａ、ドレイン電極層４０５ｂが接して設けられている。そして、ゲート絶縁層４０２、及びソース電極層４０５ａ、ドレイン電極層４０５ｂ上に酸化物半導体層４０３が設けられている。
【００７１】
図５（Ｄ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの一例である。トランジスタ４４０は、絶縁表面を有する基板４００上の、絶縁層４３７、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂ、ゲート絶縁層４０２、ゲート電極層４０１を含む。そして、ソース電極層４０５ａ、ドレイン電極層４０５ｂにそれぞれ配線層４３６ａ、配線層４３６ｂが接して設けられている。
【００７２】
本実施の形態では、上述のとおり、半導体層として酸化物半導体層４０３を用いる。酸化物半導体層４０３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などがある。また、上記酸化物半導体にＳｉＯ２を添加してもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００７３】
また、酸化物半導体層４０３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物半導体を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００７４】
酸化物半導体層４０３を用いたトランジスタ４１０、トランジスタ４２０、トランジスタ４３０、トランジスタ４４０は、逆方向電流を十分に小さくすることが可能である。よって、これを復調回路に用いることで、十分な復調能力を有する復調回路が実現される。
【００７５】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はない。例えば、液晶表示装置などに用いられるガラス基板や、石英基板などを用いることができる。また、シリコンウェハ上に絶縁層を形成した基板などを用いても良い。
【００７６】
ボトムゲート構造のトランジスタ４１０、トランジスタ４２０、トランジスタ４３０において、下地となる絶縁層を基板とゲート電極層の間に設けてもよい。当該絶縁層は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜により形成することができる。
【００７７】
ゲート電極層４０１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、その構造は、単層構造としても良いし、積層構造としても良い。
【００７８】
ゲート絶縁層４０２は、プラズマＣＶＤ法やスパッタリング法などを用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜などから選ばれた一又は複数の膜により形成することができる。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層としてスパッタリング法により膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成して、ゲート絶縁層（例えば合計膜厚２００ｎｍ）とすることができる。
【００７９】
ソース電極層４０５ａ、ドレイン電極層４０５ｂは、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。例えば、アルミニウムや銅などの金属層と、チタン、モリブデン、タングステンなどの高融点金属層との積層構造とすることができる。ヒロックやウィスカーの発生を防止する元素（シリコン、ネオジム、スカンジウムなど）が添加されたアルミニウム材料を用いることで耐熱性を向上させても良い。
【００８０】
また、ソース電極層４０５ａ、ドレイン電極層４０５ｂ（これと同じ層で形成される配線層を含む）となる導電膜として、導電性の金属酸化物膜を用いても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたもの、などを用いることができる。
【００８１】
ソース電極層４０５ａ、ドレイン電極層４０５ｂに接する配線層４３６ａ、配線層４３６ｂについては、ソース電極層４０５ａ、ドレイン電極層４０５ｂと同様の材料を用いて形成することができる。
【００８２】
絶縁層４０７、絶縁層４２７、絶縁層４３７としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
【００８３】
保護絶縁層４０９としては、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
【００８４】
また、保護絶縁層４０９上には、トランジスタ起因の表面凹凸を低減するための平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【００８５】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【００８６】
（実施の形態４）
本実施の形態では、酸化物半導体層を含むトランジスタ、およびその作製方法の一例を、図６を用いて詳細に説明する。
【００８７】
図６（Ａ）乃至（Ｅ）は、トランジスタの作製工程にかかる断面図である。なお、ここで示すトランジスタ５１０は、図５（Ａ）に示すトランジスタ４１０と同様の逆スタガ型トランジスタである。
【００８８】
本実施の形態の半導体層に用いる酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによりＩ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化物半導体としたものである。
【００８９】
なお、高純度化された酸化物半導体中ではキャリアが極めて少なく、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満となる。また、このようにキャリアが少ないことで、オフ状態における電流（オフ電流）は十分に小さくなる。
【００９０】
具体的には、上述の酸化物半導体層を具備するトランジスタでは、室温（２５℃）におけるチャネル幅１μｍあたりのオフ電流密度を、トランジスタのチャネル長Ｌが１０μｍ、トランジスタのソース−ドレイン間の電圧が３Ｖの条件において、１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、さらには１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下にすることが可能である。
【００９１】
また、高純度化された酸化物半導体層を具備するトランジスタ５１０は、オン電流の温度依存性がほとんど見られず、オフ電流も非常に小さいままである。
【００９２】
以下、図６（Ａ）乃至（Ｅ）を用い、基板５０５上にトランジスタ５１０を作製する工程を説明する。
【００９３】
まず、絶縁表面を有する基板５０５上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層５１１を形成する。なお、当該フォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【００９４】
絶縁表面を有する基板５０５には、上記実施の形態における基板４００と同様の基板を用いることができる。本実施の形態では基板５０５としてガラス基板を用いる。
【００９５】
なお、下地となる絶縁層を基板５０５とゲート電極層５１１との間に設けてもよい。当該絶縁層には、基板５０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などから選ばれた一または複数の膜により形成することができる。
【００９６】
また、ゲート電極層５１１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、その構造は、単層構造としても良いし、積層構造としても良い。
【００９７】
次いで、ゲート電極層５１１上にゲート絶縁層５０７を形成する。ゲート絶縁層５０７は、プラズマＣＶＤ法やスパッタリング法などを用いて形成することができる。また、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜などから選ばれた一又は複数の膜により形成することができる。
【００９８】
なお、ゲート絶縁層５０７、酸化物半導体膜５３０に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜５３０の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層５１１が形成された基板５０５、またはゲート絶縁層５０７までが形成された基板５０５を予備加熱し、基板５０５が吸着している水素、水分などの不純物を脱離させることが好ましい。また、予備加熱室に設ける排気手段は、クライオポンプとすることが好ましい。また、当該予備加熱は、ソース電極層５１５ａ及びドレイン電極層５１５ｂまで形成した基板５０５に対して行っても良い。なお、この予備加熱の処理は省略することもできる。
【００９９】
次いで、ゲート絶縁層５０７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下の酸化物半導体膜５３０を形成する（図６（Ａ）参照）。
【０１００】
酸化物半導体膜５３０には、上記実施の形態に示した四元系金属酸化物、三元系金属酸化物、二元系金属酸化物、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。
【０１０１】
酸化物半導体膜５３０をスパッタ法で作製するためのターゲットとしては、特に、Ｉｎ：Ｇａ：Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）の組成式で表されるものを用いるのが好適である。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］（ｘ＝１、ｙ＝１）、（すなわち、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）の組成比を有するターゲットなどを用いることができる。また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］（ｘ＝１、ｙ＝０．５）の組成比を有するターゲットや、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］（ｘ＝１、ｙ＝２）の組成比を有するターゲットや、Ｉｎ：Ｇａ：Ｚｎ＝１：０：１［ａｔｏｍ比］（ｘ＝０、ｙ＝１）の組成比を有するターゲットを用いることもできる。
【０１０２】
本実施の形態では、非晶質構造の酸化物半導体層を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いるスパッタ法により形成することとする。
【０１０３】
金属酸化物ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上とする。相対密度の高い金属酸化物ターゲットを用いることにより、緻密な構造の酸化物半導体層を形成することが可能である。
【０１０４】
酸化物半導体膜５３０の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度１ｐｐｍ以下（望ましくは濃度１０ｐｐｂ以下）にまで除去された高純度ガス雰囲気を用いるのが好適である。
【０１０５】
酸化物半導体膜５３０の形成の際には、例えば、減圧状態に保持された処理室内に被処理物を保持し、被処理物の温度が１００℃以上５５０℃未満、好ましくは２００℃以上４００℃以下となるように被処理物を熱してもよい。または、酸化物半導体膜５３０の形成の際の被処理物の温度は、室温（１５℃乃至３５℃）としてもよい。そして、処理室内の水分を除去しつつ、水素や水などが除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜５３０を形成する。被処理物を熱しながら酸化物半導体膜５３０を形成することにより、酸化物半導体層に含まれる不純物を低減することができる。また、スパッタによる損傷を軽減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気することで、処理室から水素や水などを除去することができるため、酸化物半導体膜５３０中の不純物濃度を低減できる。
【０１０６】
酸化物半導体膜５３０の形成条件としては、例えば、被処理物とターゲットの間との距離が１７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素１００％）雰囲気、またはアルゴン（アルゴン１００％）雰囲気、または酸素とアルゴンの混合雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると、ごみ（成膜時に形成される粉状の物質など）を低減でき、膜厚分布も均一となるため好ましい。酸化物半導体膜５３０の厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下、より好ましくは１ｎｍ以上１０ｎｍ以下とする。このような厚さの酸化物半導体膜５３０を用いることで、微細化に伴う短チャネル効果を抑制することが可能である。ただし、適用する酸化物半導体材料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択することもできる。
【０１０７】
なお、酸化物半導体膜５３０をスパッタ法により形成する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、形成表面（例えばゲート絶縁層５０７の表面）の付着物を除去するのが好適である。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処理物付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによる雰囲気を適用してもよい。
【０１０８】
次いで、酸化物半導体膜５３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。なお、当該フォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１０９】
なお、ゲート絶縁層５０７にコンタクトホールを形成する場合、その工程は酸化物半導体膜５３０の加工と同時に行うことができる。
【０１１０】
酸化物半導体膜５３０のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜５３０のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸とを混合させた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１１１】
その後、酸化物半導体層に対して、熱処理（第１の熱処理）を行い、酸化物半導体層５３１を得る（図６（Ｂ）参照）。この第１の熱処理によって酸化物半導体層中の過剰な水素（水や水酸基を含む）を除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。第１の熱処理の温度は、例えば、３００℃以上５５０℃未満、または４００℃以上５００℃以下とする。
【０１１２】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせず、水や水素の混入が生じないようにする。
【０１１３】
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置とは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置とは、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１１４】
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。
【０１１５】
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【０１１６】
いずれにしても、第１の熱処理によって不純物を低減し、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することができる。
【０１１７】
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や、脱水素化処理は、酸化物半導体膜５３０の形成後、島状の酸化物半導体層に加工する前において行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
【０１１８】
なお、第１の加熱処理は、上記以外に、ソース電極層及びドレイン電極層を形成した後、ソース電極層及びドレイン電極層上に絶縁層を形成した後、などのタイミングにおいて行うことができる。
【０１１９】
次いで、ゲート絶縁層５０７、及び酸化物半導体層５３１上に、ソース電極層及びドレイン電極層（これと同じ膜から形成される配線を含む）となる導電膜を形成する。ソース電極層、及びドレイン電極層に用いる導電膜としては、上記実施の形態において示した材料を用いることができる。
【０１２０】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層５１５ａ、ドレイン電極層５１５ｂを形成した後、レジストマスクを除去する（図６（Ｃ）参照）。
【０１２１】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるとよい。なお、トランジスタのチャネル長（Ｌ）は、ソース電極層とドレイン電極層の間隔によって決定される。このため、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタの作製に用いるマスク形成時の露光には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を、１０ｎｍ以上１０００ｎｍ（１μｍ）以下とすることも可能であり、回路の動作速度を高めることが可能である。また、微細化によって、半導体装置の消費電力を低減することも可能である。
【０１２２】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成されたレジストマスクは異なる厚さの領域を有し、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工するための複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。これにより、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１２３】
なお、導電膜のエッチングの際には、酸化物半導体層５３１がエッチングにより分断されることのないように、エッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層５３１を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に、酸化物半導体層５３１の一部がエッチングされ溝部（凹部）が形成されることもある。
【０１２４】
導電膜のエッチングには、ウェットエッチング、ドライエッチングのいずれを用いても良い。なお、素子の微細化という観点からはドライエッチングを用いるのが好適である。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。本実施の形態では、導電膜としてチタン膜を用い、酸化物半導体層５３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いているため、例えばウェットエッチングを適用する場合には、エッチャントとして過水アンモニア水（アンモニア、水、過酸化水素水の混合液）を用いることができる。
【０１２５】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した水素や水などを除去するのが望ましい。当該プラズマ処理を行う場合、大気に触れない条件で、保護絶縁膜となる絶縁層５１６を形成する。
【０１２６】
絶縁層５１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層５１６に水や水素等の不純物を混入させない方法を用いて形成することが望ましい。絶縁層５１６に水素が含まれると、その水素の酸化物半導体層への侵入や、水素による酸化物半導体層中の酸素の引き抜きなどが生じ、酸化物半導体層のバックチャネルが低抵抗化（ｎ型化）して寄生チャネルが形成されるおそれがあるからである。また、絶縁層５１６には、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いるのが望ましい。
【０１２７】
本実施の形態では、絶縁層５１６として膜厚２００ｎｍの酸化シリコン膜を、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温（２５℃）以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。
【０１２８】
酸化物半導体膜５３０の成膜時と同様に、絶縁層５１６の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜することにより、絶縁層５１６に含まれる不純物の濃度を低減できる。また、絶縁層５１６の成膜室内の残留水分を除去するための排気手段として、ターボポンプにコールドトラップを加えたものを用いても良い。
【０１２９】
絶縁層５１６の成膜に用いるスパッタガスは、水素や水などの不純物が除去された高純度ガスであることが望ましい。
【０１３０】
次いで、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱処理を行う。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下とする。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、絶縁層５１６から酸化物半導体層５３１への酸素の供給により、該酸化物半導体層５３１の酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することもできる。
【０１３１】
なお、本実施の形態では、絶縁層５１６の形成後に第２の熱処理を行っているが、第２の熱処理のタイミングはこれに限定されない。例えば、第１の熱処理に続けて第２の熱処理を行っても良いし、第１の熱処理に第２の熱処理を兼ねさせても良い。
【０１３２】
上述のように、第１の熱処理および第２の熱処理によって、酸化物半導体層５３１を、その主成分以外の不純物が極力含まれないように高純度化し、Ｉ型（真性）化することができる。
【０１３３】
以上の工程でトランジスタ５１０が形成される（図６（Ｄ）参照）。
【０１３４】
なお、絶縁層５１６上には、さらに保護絶縁層５０６を形成するのが望ましい（図６（Ｅ）参照）。保護絶縁層５０６は、水素や水などの、外部からの侵入を防止する。保護絶縁層５０６としては、例えば、窒化シリコン膜、窒化アルミニウム膜などを用いることができる。成膜方法は特に限定されないが、ＲＦスパッタ法は量産性がよいため、保護絶縁層５０６の成膜方法として適している。
【０１３５】
なお、保護絶縁層５０６の形成後には、さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下の条件で、熱処理を行ってもよい。
【０１３６】
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタを用いることにより、逆方向電流を十分に小さくすることが可能である。よって、これを復調回路に用いることで、十分な復調能力を有する復調回路が実現される。
【０１３７】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【符号の説明】
【０１３８】
Ｔ１    第１のトランジスタ
Ｔ２    第２のトランジスタ
Ｃ１    第１の容量素子
Ｃ２    第２の容量素子
Ｃ３    第３の容量素子
Ｒ１    第１の抵抗素子
Ｒ２    第２の抵抗素子
１０１    破線
１０３    実線
３００    ＲＦＩＤタグ
３０１    通信器
３０２    アンテナ
３０３    無線信号
３０４    アンテナ
３０５    整流回路
３０６    定電圧回路
３０７    復調回路
３０８    変調回路
３０９    論理回路
３１０    記憶回路
３１１    ＲＯＭ
４００    基板
４０１    ゲート電極層
４０２    ゲート絶縁層
４０３    酸化物半導体層
４０５ａ    ソース電極層
４０５ｂ    ドレイン電極層
４０７    絶縁層
４０９    保護絶縁層
４１０    トランジスタ
４２０    トランジスタ
４２７    絶縁層
４３０    トランジスタ
４３６ａ    配線層
４３６ｂ    配線層
４３７    絶縁層
４４０    トランジスタ
５０５    基板
５０６    保護絶縁層
５０７    ゲート絶縁層
５１０    トランジスタ
５１１    ゲート電極層
５１５ａ    ソース電極層
５１５ｂ    ドレイン電極層
５１６    絶縁層
５３０    酸化物半導体膜
５３１    酸化物半導体層
【図１】
2011193452.tif 000003
【図２】
2011193452.tif 000004
【図３】
2011193452.tif 000005
【図４】
2011193452.tif 000006
【図５】
2011193452.tif 000007
【図６】
2011193452.tif 000008