(57)【要約】【課題】定常動作時における冷陰極管へのストレスを低減させることができ、しかもノイズの発生を最小限に抑えて、インバータ部の内部の制御部を有効に活用する。【解決手段】冷陰極管を定電流駆動させるためのインバータ部１は、冷陰極管を流れる電流を電流検出信号として出力する電流検出部１４と、電流検出信号に応じたデューティ比によるスイッチング信号を出力する制御部１１と、冷陰極管への電力供給を行なうために、制御部１１からのスイッチング信号を受けてスイッチング動作するスイッチ回路７と、スイッチング信号のデューティ比が設定値以上になると、デューティ比検出信号を出力するデューティ比判定回路１８を備えたデューティ比検出部１６と、前記デューティ比検出信号を受けて、スイッチング信号のデューティ比が低下するようにスイッチング信号の周波数をシフトさせる周波数設定部２２と、を備えている。【選択図】図１
2011138652.tif 000002
【特許請求の範囲】
【請求項１】
冷陰極管を定電流駆動させるインバータ部に、
前記冷陰極管を流れる電流を電流検出信号として出力する電流検出部と、
前記電流検出信号に応じたデューティ比によるスイッチング信号を出力する制御部と、
前記冷陰極管への電力供給を行なうために、前記スイッチング信号を受けてスイッチング動作するスイッチ回路と、
前記スイッチング信号のデューティ比が設定値以上になると、デューティ比検出信号を出力するデューティ比検出部と、
前記デューティ比検出信号を受けて、前記デューティ比が低下するように前記スイッチング信号の周波数をシフトさせる周波数設定部と、を備えたことを特徴とするバックライト電源装置。
【請求項２】
前記デューティ比検出部は、少なくともデューティ比判定部とバッファとを備え、
前記制御部からのスイッチング信号は前記バッファを介して前記デューティ比判定部に入力することを特徴とする請求項１記載のバックライト電源装置。
【請求項３】
前記デューティ比検出部は、前記スイッチング信号のオン時間に応じた電位を生成する積分回路を備え、この電位から前記スイッチング信号のデューティ比が前記設定値以上であるか否かを判定するように構成したことを特徴とする請求項１または２記載のバックライト電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バックライトユニットに使用される冷陰極管を点灯駆動させるためのバックライト電源装置に関し、特に冷陰極管に流れる電流の波高率を好適なものにするバックライト電源装置に関する。
【背景技術】
【０００２】
この種のバックライト電源装置として、冷陰極管を点灯させるインバータ部と、そのインバータ部に直流電圧を供給する直流電源部とを組み合わせた構成が、一般的に知られている。インバータ部にはスイッチング素子が内蔵され、冷陰極管を流れる電流（管電流）を検出して、スイッチング素子のデューティ比（スイッチング周期に対するオン時間の比率）を制御することで、管電流の安定化を図っている。
【０００３】
ところで、上述した従来のバックライト電源装置では、インバータ部への入力電圧や、冷陰極管の温度特性や、冷陰極管の劣化を想定して、定常動作時におけるスイッチング素子のデューティ比はかなり低い（約２５％）ものとなる。インバータ部の最適状態は、デューティ比を最大値（理想的には５０％）で動作させたときに得られるとされているが、定常動作時にデューティ比が小さいと、インバータ部から冷陰極管に与えられる管電流の波高率が低下して、冷陰極管へのストレスが大きくなる問題があった。また、予めデューティ比を高く設定しておくと、冷陰極管の劣化等によりデューティ比が広がりすぎ、インバータ部を制御するための制御部がシャットダウンしてしまう危険性があった。
【０００４】
このような問題に対して、特許文献１には、インバータ部のスイッチング素子を無制御にして、最適な一定のデューティ比で動作させる一方で、前記管電流の検出信号をインバータの制御部ではなく、インバータ部の前段にある直流電源部へフィードバックして、直流電源部の出力電圧を制御することにより、管電流の安定化を図るようにしたバックライト電源装置が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６４７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上記従来技術では次のような問題があった。
【０００７】
管電流の検出信号を直流電源部にフィードバックするため、インバータ部における制御部の動作が無駄になり、直流電源部に新たな制御部を設ける必要がある。
【０００８】
フィードバックラインが長いために、ノイズの発生が懸念される。
【０００９】
直流電源部とインバータ部の双方にインターフェースが必要となり、加えてそのインターフェースを同時に設計しなければならない。
【００１０】
本発明は上記問題点に着目してなされたもので、定常動作時における冷陰極管へのストレスを低減させることができ、しかもノイズの発生を最小限に抑えて、インバータ部の内部に設けた制御部を有効に活用できるバックライト電源装置を提供することを、その目的とする。
【課題を解決するための手段】
【００１１】
本発明のバックライト電源装置は、上記目的を達成するために、冷陰極管を定電流駆動させるインバータ部に、前記冷陰極管を流れる電流を電流検出信号として前記制御部に出力する電流検出部と、前記電流検出信号に応じたデューティ比によるスイッチング信号を出力する制御部と、前記冷陰極管への電力供給を行なうために、前記スイッチング信号を受けてスイッチング動作するスイッチ回路と、前記スイッチング信号のデューティ比が設定値以上になると、デューティ比検出信号を出力するデューティ比検出部と、前記デューティ比検出信号を受けて、前記デューティ比が低下するように前記スイッチング信号の周波数をシフトさせる周波数設定部と、を備えて構成される。
【００１２】
この場合、前記デューティ比検出部は、少なくともデューティ比判定部とバッファとを備え、前記制御部からのスイッチング信号は前記バッファを介して前記デューティ比判定部に入力する構成をさらに備えてもよい。
【００１３】
また、前記デューティ比検出部が、前記スイッチング信号のオン時間に応じた電位を生成する積分回路を備え、この電位から前記スイッチング信号のデューティ比が前記設定値以上であるか否かを判定するように構成してもよい。
【発明の効果】
【００１４】
本発明のバックライト電源装置によれば、冷陰極管の劣化などに伴い、スイッチング信号のデューティ比が次第に広がり、デューティ比検出回路の設定値以上に達すると、周波数設定部がスイッチング信号の周波数をシフトさせることができる。そのため、スイッチング信号のデューティ比を絞って、引き続き冷陰極管に効率よく所望の管電流を供給できる。また、スイッチング信号の周波数がシフトするまでの定常動作時には、従来よりもスイッチング信号のデューティ比を大きく設定できることから、定常動作時に冷陰極管を流れる電流の波高率が改善され、冷陰極管のストレスを低減させることができる。
【００１５】
また、インバータ部の内部に電流検出信号のフィードバックラインを配置できるため、ノイズの発生を最小限に抑えることができる上に、インバータ部の外部に別な制御部を設けることなく、インターフェースの設計を最小限に止めて、インバータ部の内部に設けた制御部を有効に活用できる。
【００１６】
また本発明では、バッファによりデューティ比判定部からの影響を受けることなく、制御部からスイッチ回路に対してスイッチング信号を出力することができ、インバータ部として望ましい電流を冷陰極管に供給できる。
【００１７】
さらに本発明では、デューティ比検出部に積分回路を組み込むことで、スイッチング信号のオン時間に応じた電位を生成でき、その電位からスイッチング信号のデューティ比が設定値以上であるか否かを判定することが可能になる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施例を示すバックライト電源装置のブロック構成図である。
【図２】同上、図１に示す制御部および周波数設定部の回路図である。
【図３】同上、スイッチング信号のデューティ比が４０％である場合の各部の波形図である。
【図４】同上、スイッチング信号のデューティ比が４５％を超えた場合の各部の波形図である。
【図５】同上、スイッチング信号の周波数と、インバータ回路のゲインとの関係を示すグラフである。
【図６】同上、スイッチング信号の周波数とデューティ比との関係を示すグラフである。
【図７】同上、スイッチング信号のデューティ比と管電流の波高率との関係を示すグラフである。
【発明を実施するための形態】
【００１９】
図１は、本発明で提案するバックライト電源装置の全体構成を示すものである。同図において、バックライト電源装置は前述のように、バックライトユニットに使用される複数の冷陰極管（図示せず）に定電流を供給する他励式のインバータ部１と、このインバータ部１を駆動する直流電源部２とを具備する。
【００２０】
直流電源部２は、交流電源３からの交流入力を直流入力に変換して、インバータ部１に供給する構成を有する。但し、引用文献１のようにインバータ部１への出力電圧を制御する制御部は内蔵されておらず、また後述する管電流検出回路１５から出力される管電流検出信号のフィードバックラインは設けられていない。ここでの直流電源部２は、交流電源３からの交流入力電圧に応じた直流出力電圧が、そのままインバータ部１に供給される構成であればよい。
【００２１】
インバータ部１は、直流電源部２の直流出力で駆動され、一乃至複数の冷陰極管に点灯のための電流を供給する構成である。直流電源部２の直流出力は、入力部５を介して一乃至複数のスイッチング素子６を有するスイッチ回路７に入力され、スイッチング素子６のスイッチング動作により所望周波数の交流に変換してインバータトランス８の一次巻線８Ａに印加される。インバータトランス８の一次巻線８Ａと二次巻線８Ｂとは電気的に絶縁されており、その二次巻線８Ｂから共振コンデンサ９などを介して、冷陰極管に電流が供給されるようになっている。
【００２２】
前記スイッチング素子６は、例えばバイポーラトランジスタやＭＯＳＦＥＴ（電界効果トランジスタ）などの制御端子付き半導体素子で構成され、その制御端子には制御部１１からのスイッチング信号が供給される。これにより、スイッチ回路７を構成するスイッチング素子６のスイッチング動作は、制御部１１で制御される。当該スイッチ回路７は、ハーフブリッジ回路の他、フルブリッジ回路や、アクティブクランプ回路なども適用できる。
【００２３】
インバータ部１には、冷陰極管を流れる電流（管電流）に応じた管電流検出信号を生成する電流検出部１４として、管電流検出回路１５が組み込まれると共に、制御部１１から出力するスイッチング信号のデューティ比を検出するデューティ比検出部１６として、バッファ１７と、デューティ比判定回路１８と、ラッチ回路１９が組み込まれる。
【００２４】
管電流検出回路１５は、冷陰極管を流れる電流を管電流検出信号として制御部１１に出力するもので、ここでの管電流検出信号のフィードバックラインは、何れもインバータ部１内に設けられた管電流検出回路１５と制御部１１との間に接続される。したがって、フィードバックラインをインバータ部１から外部の直流電源部２へ引き回す必要がなく、ノイズの発生を最小限に抑えることが可能になる。
【００２５】
制御部１１は、管電流検出回路１５からの管電流検出信号と基準値との誤差を増幅し、その増幅結果に基づくオン時間幅を有するパルス状のスイッチング信号を生成して、スイッチ回路７のスイッチング素子６に出力するものである。これによりインバータ部１は、その内部で管電流検出信号に基づきスイッチング素子６のオン時間幅を制御して、管電流の安定化を図っている。
【００２６】
またここでの制御部１１は、管電流の波高率が低下しないように、定常動作時においてスイッチング素子６のデューティ比が理想値である５０％にできるだけ近づくように、スイッチング信号のオン時間幅が予め設定されている。但し、スイッチ回路７は一般的に、直流電圧ラインと接地ラインとの間に２つのスイッチング素子６を直列接続したブリッジ構成を有するので、各スイッチング素子６のデューティ比が５０％を超えると、双方のスイッチング素子６が同時オンになる期間が発生し、直流電圧ラインと接地ラインとの間に好ましくない貫通電流が流れる。そこで制御部１１には、貫通電流防止のために、スイッチング信号のデューティ比が５０％以上になったら、スイッチング信号の出力を強制的に停止してインバータ部１をシャットダウンさせる保護動作部（図示せず）が組み込まれている。
【００２７】
本実施例では、冷陰極管の劣化などに伴い、スイッチング信号のデューティ比が徐々に広がっても、インバータ部１のシャットダウン機能が動作するデューティ比値の直前でこれを検出し、スイッチング信号の周波数をインバータ部１の二次共振周波数に近づけてシフトさせ、スイッチング信号のデューティ比を狭める構成を、インバータ部１の内部に周波数設定部２２として備えている。図２は、その機能を実現する回路の一例を示したもので、これは前記デューティ比検出部１６を構成するバッファ１７，デューティ比判定回路１８，およびラッチ回路１９の他に、制御部１１に相当する制御用ＩＣ２１の周波数設定端子ＲＴと接地ラインとの間に接続される周波数設定部２２により構成される。
【００２８】
図２において、バッファ１７はデューティ比判定回路１８の入力側に接続されるもので、制御用ＩＣ２１の出力端子ＯＵＴから出力されるスイッチング信号は、バッファ１７を通してデューティ比判定回路１８の入力ライン上の点Ａに出力される。スイッチ回路７にも出力されるスイッチング信号は、バッファ１７の入力端子に入力されるので、これ以降の回路の影響を受けずに済むように、バッファ１７が設けられている。
【００２９】
またデューティ比判定回路１８は、前記入力ラインにＰＮＰ型トランジスタ３１のベースを接続し、基準電圧Ｖrefラインにトランジスタ３１のエミッタと抵抗３２，３３の各一端を接続し、トランジスタ３１のコレクタに抵抗３４の一端とＮＰＮ型トランジスタ３５のベースを接続し、抵抗３２の他端にトランジスタ３５のコレクタとコンデンサ３６の一端とコンパレータ３７の非反転入力端子を接続し、コンパレータ３７の反転入力端子に基準電源３８の正極を接続し、抵抗３４，コンデンサ３６の他端，トランジスタ３５のエミッタ，および基準電源３８の負極を何れも接地し、コンパレータ３７の出力端子に出力ラインを接続して、ここに抵抗３３の他端とラッチ回路１９を接続して構成される。これにより、スイッチング信号のオン時間幅に応じて、積分回路を構成する抵抗３２とコンデンサ３６の接続点Ｃの電位が上昇し、この接続点Ｃの電位が基準電源３８で定めた基準電位以上になると、コンパレータ３７の出力電位が反転して、デューティ比が所定値に広がった旨のデューティ比検出信号を、後段の周波数設定部２２に出力する構成となっている。
【００３０】
ラッチ回路１９は、デューティ比判定回路１８から前記デューティ比検出信号が出力されると、スイッチング信号がその後でオフの電圧レベルに移行して、前記抵抗３２とコンデンサ３６の接続点Ｃの電位が低下しても、その検出信号を周波数設定部２２に出力させ続けるものである。
【００３１】
周波数設定部２２は、制御用ＩＣ２１の周波数設定端子ＲＴと接地ラインとの間に、スイッチ素子であるＭＯＳＦＥＴ４１と抵抗４２の直列回路と、抵抗４３とを並列に接続して構成される。
【００３２】
上記各構成において、バッファ１７，デューティ比判定回路１８，ラッチ回路１９，および周波数設定部２２は、何れも同等の機能が発揮できれば、内部の回路構成は特に限定しない。例えば、トランジスタ３１，３５は別なスイッチ素子であるＭＯＳＦＥＴなどに置き換えることができるし、ＭＯＳＦＥＴ４１をトランジスタに置き換えてもよい。さらに、スイッチング信号の電圧レベルが変化するのに応じて、コンデンサ３６を充放電する回路構成は、実施例に示すトランジスタ３１，３５と抵抗３２，３４とによる充放電回路３９以外のものであっても構わない。
【００３３】
次に、上記構成についてその作用を説明する。交流電源３からの交流入力を直流電源部２に印加すると、当該直流電源部２からインバータ部１に無制御で直流出力が供給され、インバータ部１が駆動する。インバータ部１の内部では、制御部１１からスイッチ回路７に与えられるスイッチング信号によって、スイッチング素子６がスイッチング動作し、直流電源部２からの直流出力がトランス８の一次巻線８Ａに断続的に印加される。それにより、トランス８の二次巻線８Ｂから共振コンデンサ９などを介して、負荷である冷陰極管に電流が供給され、当該冷陰極管が点灯する。
【００３４】
インバータ部１の内部では、冷陰極管を流れる電流が管電流検出回路１５で管電流検出信号として検出され、その管電流検出信号を受けた制御部１１が、管電流に応じたオン時間幅ひいてはデューティ比を有するパルス状のスイッチング信号を生成し、スイッチ回路７およびバッファ１７に出力する。この場合、冷陰極管が経年劣化すると、同じ管電流値を得るのに必要なスイッチング信号のデューティ比が徐々に広がってくる。制御部１１は、冷陰極管の初期状態において、その冷陰極管に所望の管電流を流すのに、理想値であって且つシャットダウン機能が動作する５０％よりも若干低い例えば４０％に、スイッチング信号のデューティ比を設定する。
【００３５】
一方、前記スイッチング信号は、バッファ１７を通してデューティ比判定回路１８の入力ライン上の点Ａに出力される。スイッチング信号がバッファ１７の入力端子へ入力されることから、スイッチング信号はバッファ１７の後段に設けた回路（デューティ比判定回路１８など）の影響を受けることなく、バッファ１７の出力端子からデューティ比判定回路１８を構成するトランジスタ３１のベースにオン・オフ信号として出力される。そして、当該デューティ比判定回路１８において、オン・オフ信号がＨｉ（高電位レベル）になるとトランジスタ３１はオフし、それによりトランジスタ３５のベースすなわちＢ点の電位をＬｏ（低電位レベル）にして、トランジスタ３５をオフにする一方で、オン・オフ信号がＬｏになるとトランジスタ３１はオンし、それによりＢ点の電位をＨｉにして、トランジスタ３５をオンにする。
【００３６】
オン・オフ信号がＬｏレベルの期間、すなわちスイッチング信号のオフ期間中は、トランジスタ３５がオンするので、コンデンサ３６に蓄えられた電荷はトランジスタ３５を通して接地ラインに放電し、コンデンサ３６の両端間電位すなわち点Ｃの電位は０Ｖとなる。
【００３７】
それに対して、オン・オフ信号がＨｉレベルの期間、すなわちスイッチング信号のオン期間中は、トランジスタ３５がオフするので、基準電圧Ｖrefが抵抗３２およびコンデンサ３６からなる積分回路に印加されて、コンデンサ３６が充電され、点Ｃの電位は０Ｖから徐々に上昇し、オン時間が長くなる程高くなる。
【００３８】
点Ｃの電位は、コンパレータ３７の入力端子に接続した基準電源３８の基準電位と比較される。ここで、前記抵抗３２とコンデンサ３６とによる時定数、および／または基準電源３８の基準電位によって定めた設定値よりも、点Ｃの電位が高くなると、コンパレータ３７の出力端子がＬｏレベルからＨｉレベルに反転し、スイッチング信号のデューティ比が所定値の例えば４５％を超えた旨のデューティ比検出信号を、デューティ比判定回路１８から周波数設定部２２に出力する。またラッチ回路１９は、コンパレータ３７の出力端子から前記デューティ比検出信号が出力されると、スイッチング信号がオフ期間になっても、そのデューティ比検出信号が連続して周波数設定部２２に出力されるように保持する。
【００３９】
前記コンパレータ３７の出力端子における電位レベルが反転すると、周波数設定部２２を構成するＭＯＳＦＥＴ４１はオンし、制御用ＩＣ２１の周波数設定端子ＲＴに接続する周波数設定抵抗は、それまでの抵抗４３単独のものから、抵抗４２，４３の合成抵抗となり、周波数設定端子ＲＴを流れる電流値が変わって、スイッチング信号の周波数が変化する。これにより、スイッチング信号の周波数はインバータ部１の共振周波数に近づき、インバータ部１としてのゲインを大きくして、スイッチング信号のデューティ比を低下させることで、制御用ＩＣ２１に備えたシャットダウン機能が働くのを防ぐことができる。
【００４０】
こうして、冷陰極管の劣化などによって、スイッチング信号のデューティ比が広がったとしても、制御用ＩＣ２１によるシャットダウンを排除して、予めスイッチング信号のデューティ比を大きく設定することが可能になる。そのため、管電流の波高率はその分だけ改善され、冷陰極管へのストレスを低減させることが可能になる。
【００４１】
図３は、上記一連の動作において、スイッチング信号のデューティ比が４０％の場合の各部の波形を示したものである。同図において、下段は点Ａの電圧波形、中段は点Ｃの電圧波形と基準電源３８の基準電位を示している。さらに、上段は点Ｄの電圧波形である。
【００４２】
点Ａにおけるオン・オフ信号のデューティ比は、そのオン・オフ信号の一周期Ｔに対するオン時間Ｔｏｎの割合（Ｔｏｎ／Ｔ）で定義され、これはスイッチング信号のデューティ比と等価である。図３では、オン・オフ信号のデューティ比が４０％であり、オン時間Ｔｏｎ中において、０Ｖから上昇する点Ｃの電位が基準電源３８の基準電位には達しない。したがって、点ＤはＬｏレベルである０Ｖのまま反転せず、制御用ＩＣ２１は抵抗４３で定めた周波数のスイッチング信号を出力して、定常動作を継続する。
【００４３】
図４は、スイッチング信号のデューティ比が４５％を超えた場合の各部の波形を示したものである。同図において、下段は点Ａの電圧波形、中段は点Ｃの電圧波形と基準電源３８の基準電位を示している。さらに、上段は点Ｄの電圧波形である。
【００４４】
図４では、オン・オフ信号のデューティ比が４５％を超えており、オン時間Ｔｏｎ中において、０Ｖから上昇する点Ｃの電位が基準電源３８の基準電位よりも高くなる。こうなると、点ＤはＬｏレベルからＨｉレベルに反転して、制御用ＩＣ２１は抵抗４２，４３で定めた周波数のスイッチング信号を出力するようになり、スイッチング信号の周波数がシフトする。その時、ラッチ回路１９により点Ｃの電位が基準電源３８の基準電位よりも常に高くなるように設定され、点Ｄの電位はＨｉレベルのまま保持される。
【００４５】
図５は、スイッチング信号の周波数と、インバータ回路１のゲインとの関係を示したものである。デューティ比判定回路１８が検出信号を出力していない定常時において、スイッチング信号の周波数は約４０ｋＨｚであり（動作点Ａ）、デューティ比判定回路１８がデューティ比検出信号を出力すると、スイッチング信号の周波数は高くなって、二次共振周波数により近い約５０ｋＨｚにシフトする（動作点Ｂ）。スイッチング信号の周波数が上方にシフトすると、インバータ部におけるゲインは高くなり、同じ管電流を流すのに必要なスイッチング信号のデューティ比はそれまでよりも狭く済む。
【００４６】
図６は、同じ管電流を出力するのに必要なスイッチング信号の周波数とデューティ比との関係を示したものである。この図にも示すように、インバータ回路１の二次共振周波数（約６５ｋＨｚ）において、スイッチング信号のデューティ比は最も狭いものとなる。
【００４７】
図７は、スイッチング信号のデューティ比と管電流の波高率との関係を示したものである。同図からも明らかなように、スイッチング信号のデューティ比と管電流の波高率とは密接な関係にある。ここでは、実効値に対する最大値の比である波高率が約１．４１である場合に、管電流は正弦波状となって冷陰極管へのストレスが最も低減される。
【００４８】
管電流の波高率を約１．４１に近づけて良好に保つには、定常動作時においてスイッチング信号のデューティ比を大きくしなければならない。従来は、冷陰極管のばらつきや劣化時を考慮して、スイッチング信号のデューティ比を狭く設定せざるを得なかった。しかし本実施例では、インバータ回路１の内部にデューティ比検出部１６と周波数設定部２２を導入することで、定常動作時においてスイッチング信号のデューティ比を大きく設定できる。これにより、定常動作時における管電流の波高率が改善され、冷陰極管のストレスを低減させることが期待できる。
【００４９】
また、スイッチング信号のデューティ比が次第に広がって、予め設定した規定値以上（例えば、４５％以上）に達すると、これをデューティ比検出部１６が検出して、スイッチング信号の周波数をシフトさせることができる。そのため、スイッチング信号のデューティ比を絞って、引き続き冷陰極管に効率よく所望の管電流を供給することが可能になる。
【００５０】
以上のように本実施例は、冷陰極管を定電流駆動させるためのインバータ部１に、その冷陰極管を流れる電流を電流検出信号として出力する電流検出部１４と、電流検出信号に応じたデューティ比によるスイッチング信号を出力すると共に、そのデューティ比が所定値を超えるとスイッチング信号の出力を停止するシャットダウン機能を備えた制御部１１と、冷陰極管への電力供給を行なうために、制御部１１からのスイッチング信号を受けてスイッチング動作するスイッチ回路７と、スイッチング信号のデューティ比が、前記シャットダウン機能の動作する直前の設定値以上になると、デューティ比検出信号を出力するデューティ比判定部としてのデューティ比判定回路１８を含むデューティ比検出部１６と、前記デューティ比検出信号を受けて、スイッチング信号のデューティ比が低下するようにスイッチング信号の周波数をシフトさせる周波数設定部２２と、を備えて構成される。
【００５１】
この場合、冷陰極管の劣化などに伴い、スイッチング信号のデューティ比が次第に広がり、デューティ比判定回路１８の設定値以上に達すると、周波数設定部２２がスイッチング信号の周波数をシフトさせることができる。そのため、スイッチング信号のデューティ比を絞って、引き続き冷陰極管に効率よく所望の管電流を供給できる。また、スイッチング信号の周波数がシフトするまでの定常動作時には、従来よりもスイッチング信号のデューティ比を大きく設定できることから、定常動作時に冷陰極管を流れる電流の波高率が改善され、冷陰極管のストレスを低減させることができる。
【００５２】
また、インバータ部１の内部に電流検出信号のフィードバックラインを配置できるため、ノイズの発生を最小限に抑えることができる上に、インバータ部１の外部に別な制御部を設けることなく、インターフェースの設計を最小限に止めて、インバータ部１の内部に設けた制御部１１を有効に活用できる。
【００５３】
これにより、定常動作時における冷陰極管へのストレスを低減させることができ、しかもノイズの発生を最小限に抑えて、インバータ部１の内部に設けた制御部１１を有効に活用できるバックライト電源装置を提供することが可能になる。
【００５４】
また本実施例のデューティ比検出部１６は、少なくともデューティ比判定回路１８とバッファ１７とを備え、制御部１１からのスイッチング信号がバッファ１７を介してデューティ比判定回路１８に入力するような構成をさらに備えている。
【００５５】
このようにすると、バッファ１７によりデューティ比判定回路１８からの影響を受けることなく、制御部１１からスイッチ回路７に対してスイッチング信号を出力することができ、インバータ部１として望ましい電流を冷陰極管に供給できる。
【００５６】
さらに、本実施例におけるデューティ比検出部１６のデューティ比判定回路１８は、スイッチング信号のオン時間に応じた電位を生成する積分回路として、抵抗３２とコンデンサ３６とを備え、この積分回路で生成したコンデンサ３６の電位から、スイッチング信号のデューティ比が設定値以上であるか否かを判定するように構成している。
【００５７】
このようにすると、デューティ比判定回路１８に積分回路を組み込むことで、スイッチング信号のオン時間に応じた電位を生成でき、その電位からスイッチング信号のデューティ比が設定値以上であるか否かを判定することが可能になる。
【００５８】
なお本発明は、上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。
【符号の説明】
【００５９】
１  インバータ部
７  スイッチ回路
１１  制御部
１４  電流検出部
１６  デューティ比検出部
１７  バッファ
１８  デューティ比判定回路（デューティ比判定部）
２２  周波数設定部
３２  抵抗（積分回路）
３６  コンデンサ（積分回路）
【図１】
2011138652.tif 000003
【図２】
2011138652.tif 000004
【図３】
2011138652.tif 000005
【図４】
2011138652.tif 000006
【図５】
2011138652.tif 000007
【図６】
2011138652.tif 000008
【図７】
2011138652.tif 000009