(57)【要約】【課題】各ＤＲＡＭの使用状況に応じて適切にリフレッシュ動作を実行する。【解決手段】リフレッシュ動作を必要とする複数のＤＲＡＭと、前記各ＤＲＡＭをセルフリフレッシュに移行させるまでの個別の移行時間を記憶する記憶手段と、前記ＤＲＡＭに対するアクセスを監視する監視手段と、前記移行時間内にアクセスが発生しないＤＲＡＭに対しては、作動クロックの供給停止を伴うセルフリフレッシュを実行させるメモリー制御手段と、を有する。【選択図】図１
2011090434.tif 000002
【特許請求の範囲】
【請求項１】
リフレッシュ動作を必要とする複数のＤＲＡＭと、
前記各ＤＲＡＭをセルフリフレッシュに移行させるまでの個別の移行時間を記憶する記憶手段と、
前記ＤＲＡＭに対するアクセスを監視する監視手段と、
前記移行時間内にアクセスが発生しないＤＲＡＭに対しては、作動クロックの供給停止を伴うセルフリフレッシュを実行させるメモリー制御手段と、を有することを特徴とする画像処理コントローラー。
【請求項２】
前記複数のＤＲＡＭはセルフリフレッシュに移行する移行時間が異なることを特徴とする請求項１に記載の画像処理コントローラー。
【請求項３】
前記メモリー制御手段は、前記移行時間が長いＤＲＡＭにアクセス頻度が高いデータを記憶させることを特徴とする請求項１又は請求項２のいずれかに記載の画像処理コントローラー。
【請求項４】
前記メモリー制御手段は、各ＤＲＡＭのアクセス頻度に応じて移行時間を変更することを特徴とする請求項１から請求項３のいずれか一項に記載の画像処理コントローラー。
【請求項５】
前記メモリー制御手段は、全てのＤＲＡＭがセルフリフレッシュに移行した場合は、当該画像処理コントローラーを省電力モードに移行させることを特徴とする請求項１から請求項４のいずれか一項に記載の画像処理コントローラー。
【請求項６】
当該画像処理コントローラーは、画像を形成する印刷装置に実装されることを特徴とする請求項１から請求項５のいずれか一項に記載の画像処理コントローラー。
【請求項７】
当該画像処理コントローラーは、スキャナー部を備えた画像読取り装置に実装されることを特徴とする請求項１から請求項５のいずれか一項に記載の画像処理コントローラー。
【請求項８】
当該画像処理コントローラーは、画像を形成する印刷部とスキャナー部を備えた画像読取り部とを有する複合機に実装されることを特徴とする請求項１から請求項５のいずれか一項に記載の画像処理コントローラー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リフレッシュ動作を必要とするメモリーを備える画像処理コントローラーに関する。
【背景技術】
【０００２】
従来、印刷装置やスキャナー等の画像形成装置には入力データに対して所定の処理を施すための画像処理コントローラーが実装されている。また、この画像処理コントローラーは複数のＤＲＡＭを備えており、各ＤＲＡＭに展開されたデータ又はプログラムをもとに入力データに対して様々な処理を施す。
【０００３】
ＤＲＡＭは、記憶内容を保っておくために所定期間でデータを再書込み（リフレッシュ）する必要がある。このリフレッシュ動作は、所定期間の経過後、又はＤＲＡＭに対して所定期間アクセスが行われない場合に実行され、記憶内容を長期に渡って保っておくことが可能となる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−４４２２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
画像処理コントローラーが複数のＤＲＡＭを備え、アクセスが行われない時間（以下、移行時間と記載する。）に応じてリフレッシュ動作を実行する場合、アクセス頻度が高いＤＲＡＭに対しては、移行期間を長く取る必要があるが、アクセス頻度が高いＤＲＡＭをもとに移行期間を一括して設定すると、アクセス頻度が低いＤＲＡＭにおいては待ち時間が発生し、適切なリフレッシュ動作を実行できない場合があった。
【０００６】
本発明は、上記課題にかんがみてなされたもので、各ＤＲＡＭの使用状況に応じて適切にリフレッシュ動作を実行することが可能な画像処理コントローラーの提供を目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、リフレッシュ動作を必要とする複数のＤＲＡＭと、前記各ＤＲＡＭをセルフリフレッシュに移行させるまでの個別の移行時間を記憶する記憶手段と、前記ＤＲＡＭに対するアクセスを監視する監視手段と、前記移行時間内にアクセスが発生しないＤＲＡＭに対しては、作動クロックの供給停止を伴うセルフリフレッシュを実行させるメモリー制御手段と、を有する構成としてある。
【０００８】
上記のように構成された発明では、リフレッシュ動作を必要とする複数のＤＲＡＭを備える画像処理コントローラーにおいて、監視手段は、記憶手段に記憶された個別の移行時間をもとにＤＲＡＭに対するアクセスを監視しており、メモリー制御手段は、移行時間内にアクセスが発生しないＤＲＡＭに対しては、作動クロックの供給停止を伴うセルフリフレッシュを実行させる。ここで、アクセス頻度が高いＤＲＡＭに対しては、記憶手段に記憶される移行時間を長くし、アクセス頻度が低いＤＲＡＭに対しては、記憶される移行時間を短くすることで、ＤＲＡＭにおける使用状況を個別に設定することが可能となる。
そのため、各ＤＲＡＭに設定された移行時間に応じてＤＲＡＭはセルフリフレッシュに移行するため、各ＤＲＡＭの使用状況に応じて適切にリフレッシュ動作を実行することが可能となる。また、このセルフリフレッシュは作動クロックの供給停止を伴うため、消費電力を低減しつつリフレッシュ動作を実行することができる。
【０００９】
また、各ＤＲＡＭに設定される移行時間としては様々な設定を行なうことが可能である。その一例として、前記複数のＤＲＡＭはセルフリフレッシュに移行する移行時間が異なる構成としてもよい。
上記のように構成された発明では、各ＤＲＡＭに応じて移行時間を変化させることでよりＤＲＡＭの使用状況に応じた移行時間を設定することができる。
【００１０】
そして、ＤＲＡＭにデータを記憶させる方法の一例として、前記メモリー制御手段は、前記移行時間が長いＤＲＡＭにアクセス頻度が高いデータを記憶させる構成としてもよい。  上記のように構成された発明では、アクセス頻度が高いＤＲＡＭにアクセス頻度が高いデータを集約して記憶することで、他のＤＲＡＭのアクセス頻度が低くなりセルフリフレッシュに移行させやすくすることが可能となる。
【００１１】
さらに、移行時間の設定方法の一例として、前記メモリー制御手段は、各ＤＲＡＭのアクセス頻度に応じて移行時間を変更する構成としてもよい。
上記のように構成された発明では、実際のＤＲＡＭの使用状況に応じた移行時間を設定でき、より適切にリフレッシュ動作を実行することが可能となる。
【００１２】
そして、前記メモリー制御手段は、全てのＤＲＡＭがセルフリフレッシュに移行した場合は、当該画像処理コントローラーを省電力モードに移行させる構成としてもよい。
上記のように構成された発明では、全てのＤＲＡＭがセルフリフレッシュに移行した場合を省電力モードに移行するための条件とすることで、電力消費量をより低減することが可能となる。
【００１３】
また、画像処理コントローラーが実装される製品としては、様々な製品を想定しうるが、その一例として、当該画像処理コントローラーは、画像を形成する印刷装置に実装されてもよいし、スキャナー部を備えた画像読取り装置に実装されてもよいし、画像を形成する印刷部とスキャナー部を備えた画像読取り部とを有する複合機に実装されてもよい。
【図面の簡単な説明】
【００１４】
【図１】印刷装置１０の構成を説明するためのブロック構成図である。
【図２】ＡＳＩＣ９０の機能を説明するためのブロック構成図である。
【図３】時間テーブルＴを説明するためのイメージ図である。
【図４】画像処理コントローラー１００により実行されるリフレッシュ動作を説明する状態転移図である。
【図５】各ＤＲＡＭに対するアクセス要求と、タイマー７２が計測する時間、及びセルフリフレッシュとの関係を説明する図である。
【図６】第２の実施形態にかかる第１メモリーコントローラー８３がデータのアクセス頻度に応じて展開先のＤＲＡＭを振り分ける処理を説明するフローチャートである。
【図７】本発明にかかる画像処理コントローラー１００が実装される読取り装置２０を示すブロック構成図である。
【発明を実施するための形態】
【００１５】
以下、下記の順序に従って本発明の実施形態を説明する。
（１）第１の実施形態：
（２）第２の実施形態：
（３）第３の実施形態：
（４）その他の実施形態：
【００１６】
（１）第１の実施形態：
以下、図を参照して、この発明に係る画像処理コントローラーを具体化した第１の実施形態について説明する。なお、この第１の実施形態では、画像処理コントローラーは印刷装置の一部として使用される。
【００１７】
図１は、印刷装置１０の構成を説明するためのブロック構成図である。印刷装置１０は、画像処理コントローラー１００と、ＣＰＵ９１と、印刷エンジン９２と、入力ＩＦ９３と、を備えて構成されている。また、画像処理コントローラー１００は、ＡＳＩＣ９０と、ＤＲＡＭ１〜ｎと、を備えて構成されている。ここで、ＡＳＩＣ９０は、ＣＰＵ９１、ＤＲＡＭ１〜ｎ、印刷エンジン９２、及び入力ＩＦ９３とバスを介して接続されている。なお、本実施形態では、ＡＳＩＣ９０の外部にＣＰＵ９１が接続される構成であるが、ＡＳＩＣ９０の内部にＣＰＵ９１が実装される構成としてもよい。
【００１８】
ＣＰＵ９１は、印刷装置１０における駆動を制御する。例えば、ＣＰＵ９１は、入力ＩＦ９３を通じて入力されたデータをもとにＡＳＩＣ９０に画像処理を実行させ、処理後のデータをもとに印刷エンジン９２に印刷処理を実行させる。
【００１９】
ＤＲＡＭ１〜ｎは、印刷装置１０を駆動させるための各種データが記憶されている。このデータは印刷装置１０の電源投入時において図示しないＲＯＭからダウンロードされる。また、ＤＲＡＭ１〜ｎは、ＡＳＩＣ９０とメモリーバスを介して接続されており、ＣＰＵ９１からのアクセス要求によりＡＳＩＣ９０から出力される制御信号において、ＤＲＡＭ１〜ｎのアクセス対象のアドレス、及びコマンドが特定され、アクセスが実行される。
【００２０】
さらに、ＤＲＡＭ１〜ｎは、記憶内容の保持のためにリフレッシュ動作を必要とする。このリフレッシュ動作は、ＳＤＲＡＭ１〜ｎに対してアクセス要求があった後に実行されるＣＢＲリフレッシュと、ＳＤＲＡＭ１〜ｎに対して所定時間アクセス要求がない場合に実行されるセルフリフレッシュとで構成される。ここで、セルフリフレッシュは、その実行時においてＳＤＲＡＭに対して内部クロックの供給を停止するため、ＣＢＲリフレッシュより消費電力が低くなる。なお、ＳＤＲＡＭ１〜ｎとしては、リフレッシュ動作が必要なものであれば特に限定されず、一例として、「Synchronous ＳＤＲＡＭ」や「Rambus ＳＤＲＡＭ」などである。以下、ＳＤＲＡＭをもとに説明を行う。
【００２１】
ＡＳＩＣ９０は、ＳＤＲＡＭ１〜ｎにアクセスし、参照したデータに対して所定の処理を実行する。そのため、ＡＳＩＣ９０は、ＣＰＵ９１と接続するためのＣＰＵ＿Ｉ／Ｆ８１と、入力データに対して所定の処理を施すための画像処理回路８２と、ＳＤＲＡＭ１〜ｎにアクセスするための第１メモリーコントローラー８３及び第２メモリーコントローラー８４と、を備えて構成されている。また、ＡＳＩＣ９０を構成する各部はバスを介して接続されており、互いにデータを通信可能である。
【００２２】
図２は、ＡＳＩＣ９０の機能を説明するためのブロック構成図である。第１メモリーコントローラー８３は、入力ＩＦ９３、ＣＰＵ＿Ｉ／Ｆ８１、及び画像処理回路８２と接続されており、ＣＰＵ９１からのアクセス要求を受信して、ＤＲＡＭ１〜ｎへのアクセスを制御する。また、第１メモリーコントローラー８３は、各ＳＤＲＡＭ１〜ｎがリフレッシュ動作へ移行するまでの時間を記憶する時間テーブルＴを記憶するメモリーと７１と、ＳＤＲＡＭ１〜ｎへのアクセス要求が入力するまでの時間をカウントするタイマー７２と、タイマー７２が計時した時間情報をもとにＳＤＲＡＭ１〜ｎの移行時間を監視する監視部（監視手段）７３と、各ＳＤＲＡＭ１〜ｎへのアクセス及びリフレッシュ動作を制御するためのメモリー制御部（メモリー制御手段）７４と、を備えている。
【００２３】
図３は、時間テーブルＴを説明するためのイメージ図である。図３に示すように、時間テーブルＴには、ＳＤＲＡＭ１〜ｎと、各ＳＤＲＡＭ１〜ｎの移行時間とが対応付けて記憶されている。上記したようにＳＤＲＡＭ１〜ｎは、アクセス要求が所定時間なされない場合にセルフリフレッシュを実行するため、この移行時間は、アクセス要求がされない時間を規定するものである。なお、第１の実施形態では、移行時間はＳＤＲＡＭ１〜ｎの使用に応じて予め設定された個別の時間が設定されている。即ち、アクセス頻度が高いＳＤＲＡＭに対しては移行時間が長く設定され、アクセス頻度が低いＳＤＲＡＭに対しては移行時間が短く設定されている。
【００２４】
第２メモリーコントローラー８４は、第１メモリーコントローラー８３とバスを介して接続され、ＳＤＲＡＭ１〜ｎとメモリーバスを介してそれぞれ接続されている。第２メモリーコントローラー８４は、第１メモリーコントローラー８３のメモリー制御部７４から出力されるリフレッシュ信号を受信し、各ＳＤＲＡＭ１〜ｎに対してリフレッシュ動作を実行させる。第２メモリーコントローラー８４は、ＳＤＲＡＭ１〜ｎにクロックを供給するクロックジェネレーター６１と、第１メモリーコントローラー８３から出力される制御信号に応じてアクセス対象、又はリフレッシュ動作の対象となるＳＤＲＡＭ１〜ｎを選択するためのセレクター６２と、を備えて構成されている。
【００２５】
印刷エンジン９２は、ＡＳＩＣ９０の画像処理回路８２により所定の処理が施されたデータをもとに画像を形成する。印刷エンジン９２は、例えば、感光体に潜像を形成する光学系や、トナーが備えるシアン、マゼンダ、イエロー、ブラックの各色を感光体に定着させる定着器、更には、用紙に対して定着された各色を転写する転写ローラー等により構成されている。以下、このような構成の印刷装置１０におけるリフレッシュ動作を説明する。
【００２６】
図４は、画像処理コントローラー１００により実行されるリフレッシュ動作を説明する状態転移図である。印刷装置１０の主電源が投入され所定期間が過ぎたアイドル状態（ステップＳ１）では、ＣＰＵ９１から第１メモリーコントローラー８３に対してアクセス要求がないため、各ＳＤＲＡＭ１〜ｎはリフレッシュ動作に移行しない。
【００２７】
ＣＰＵ９１からＳＤＲＡＭ１に対してアクセス要求が出されると（ステップＳ２）、ＳＤＲＡＭ１はアクセス状態に移行する（ステップＳ３）。具体的には、ＣＰＵ＿Ｉ／Ｆ８１を介してＣＰＵ９１からアクセス要求を受信した第１メモリーコントローラー８３は、第２メモリーコントローラー８４に対してコマンド（リード／ライトアクセス）を出力する。このリード／ライトアクセスには、ＣＰＵ９１がアクセスを要求するアドレスが指定されており、第２メモリーコントローラー８４は、このアドレスを備えるＳＤＲＡＭに対してリード／ライトアクセスを出力する。その後、第２メモリーコントローラー８４は、アクセスの種別（リードｏｒライト）に応じて対応するアドレスを備えるＳＤＲＡＭに対してアクセスを実行する。以下、その一例として、ＳＤＲＡＭ１におけるセルフリフレッシュをもとに説明を行う。
【００２８】
ＳＤＲＡＭ１に対するアクセスが終了すると、第１メモリーコントローラー８３は、ＳＤＲＡＭ１に対してＣＢＲリフレッシュを実行させる（ステップＳ４）。即ち、第１メモリーコントローラー８３のメモリー制御部７４は、ＣＢＲリフレッシュ信号を第２メモリーコントローラー８４に出力する。第２メモリーコントローラー８４はこのＣＢＲリフレッシュ信号を受信し、対応するＳＤＲＡＭ１に対してＣＢＲリフレッシュを実行させる。このとき、第２メモリーコントローラー８４のクロックジェネレーター６１は、図示しない外部クロックから供給されるクロック信号（例えば、第１メモリーコントローラー８３から出力されるクロック周期を１／ｎしたクロック）により内部クロックを生成し、対応するＳＤＲＡＭに対してこの内部クロックに同期したＣＢＲリフレッシュを実行させる。
【００２９】
また、第１メモリーコントローラー８３の監視部７３は、タイマー７２が計時する時間情報に応じてＣＰＵ９１からのアクセス要求が入力されるまでの時間（移行時間）をカウントしており、このカウント時間が時間テーブルＴに記憶された移行時間を上回る場合は（ステップＳ５）、対応するＳＤＲＡＭに対してセルフリフレッシュを実行させる（ステップＳ６）。上記したように、時間テーブルＴには、各ＳＤＲＡＭ１〜ｎに応じた移行時間が設定されており、第１メモリーコントローラー８３の監視部７３は、タイマー７２が計測する時間情報に応じて、各ＳＤＲＡＭ１〜ｎの時間を監視している。
【００３０】
図５は、各ＳＤＲＡＭに対するアクセス要求と、タイマー７２が計測する時間、及びセルフリフレッシュとの関係を説明する図である。以下、ＳＤＲＡＭ１の移行時間を１０クロック、ＳＤＲＡＭ２の移行時間を２０クロック、ＳＤＲＡＭｎの移行時間５クロックとして説明を行う。図５に示すように、ＳＤＲＡＭ１に対しては、タイマー７２が０〜４クロックを計測した後、ＣＰＵ９１からアクセス要求が入力された場合は、アクセス要求がなされない時間が時間テーブルＴに記憶された移行時間に達しないため、ＳＤＲＡＭ１はセルフリフレッシュを実行しない。
【００３１】
一方、タイマー７２の計測時間が１０クロックに達した場合は、ＳＤＲＡＭ１に対するアクセス要求がなされない時間が時間テーブルＴに記憶された移行時間に達しているため、ＡＳＩＣ９０はＳＤＲＡＭ１をセルフリフレッシュに移行させる。このとき、第１メモリーコントローラー８３のメモリー制御部７４は、ＳＤＲＡＭ１に対するセルフリフレッシュ信号を第２メモリーコントローラー８４に出力する。そのため、第２メモリーコントローラー８４は、このセルフリフレッシュ信号を受信し、セレクター６２によりセルフリフレッシュを実行するＳＤＲＡＭとしてＳＤＲＡＭ１を選択する。また、このとき、クロックジェネレーター６１は、外部クロック信号を受信するも内部クロックをセレクター６２に送信しない。そのため、ＳＤＲＡＭ１は内部クロックに同期することなくセルフリフレッシュを実行することとなる（ステップＳ６）。
なお、同様にＳＤＲＡＭ２では移行時間が２０クロックに達した場合に初めてセルフリフレッシュに移行し、ＳＤＲＡＭｎでは移行時間が５クロックに達した場合に初めてセルフリフレッシュに移行している。
【００３２】
その後、ＣＰＵ９１からＳＤＲＡＭ１に対してアクセス要求がなされた場合は（ステップＳ７）、第１及び第２のメモリーコントローラーは、ＳＤＲＡＭ１セルフリフレッシュを停止させ、アイドル状態に移行させる（ステップＳ１）。
【００３３】
以上説明したように、アクセス頻度が高いＤＲＡＭに対しては移行時間を長くし、アクセス頻度が低いＤＲＡＭに対しては移行時間を短くすることで、ＤＲＡＭにおける使用状況を個別に設定すればよく、各ＤＲＡＭの使用状況に応じて適切にリフレッシュ動作を実行することが可能となる。また、このセルフリフレッシュは作動クロックの供給停止を伴うため、消費電力を低減しつつリフレッシュ動作を実行することができる。以上、第１の実施形態を説明した。
【００３４】
＝＝＝変形例＝＝＝
上記した第１の実施形態にかかる印刷装置１０の構成に加えて、全てのＳＤＲＡＭ１〜ｎがセルフリフレッシュ動作に移行した場合は、画像処理コントローラー１００を待機モードに移行させる構成としてもよい。即ち、全てのＳＤＲＡＭ１〜ｎがセルフリフレッシュに移行するということは、所定時間ＳＤＲＡＭ１〜ｎにアクセス要求がなされない状態であるため、画像処理コントローラー１００を電力消費が少ない待機モードに移行させても問題はない。印刷装置１０においてＳＤＲＡＭ１〜ｎにおけるセルフリフレッシュを待機モードへの移行条件とすることで、印刷装置１０の動作に影響を与えることなく消費電力をより低減することが可能となる。
【００３５】
（２）第２の実施形態：
ＳＤＲＡＭへのアクセス頻度は、ＳＤＲＡＭに記憶されたデータの使用頻度に応じて変化する。例えば、ＳＤＲＡＭ１に展開されたデータが印刷装置１０における印刷処理において必ず実行されるプログラムである場合は、ＳＤＲＡＭ１に対するアクセス頻度は高くなる。そのため、第１の実施形態にかかる印刷装置１０において、アクセス頻度が高いデータを所定のＳＤＲＡＭに集中して振り分けることで、他のＳＤＲＡＭのアクセス頻度を低下させ、セルフリフレッシュ動作を実行させ易くすることが可能となる。以下、第２の実施形態にかかる印刷装置１０を説明する。
【００３６】
図６は、第２の実施形態にかかる第１メモリーコントローラー８３がデータのアクセス頻度に応じて展開先のＳＤＲＡＭを振り分ける処理を説明するフローチャートである。なお、図６に示すフローチャートでは、データをアクセス頻度の異なるＳＤＲＡＭ１〜３に振り分ける処理を説明する。また、ＳＤＲＡＭ１〜３のアクセス頻度は、時間テーブルＴに記憶された移行時間に応じて、ＳＤＲＡＭ１、ＳＤＲＡＭ２、ＳＤＲＡＭ３の順に低くなるものとする。
【００３７】
図６のステップＳ１１では、第１メモリーコントローラー８３は、ＳＤＲＡＭ１〜３のアクセス頻度を判断する。その一例として、メモリー制御部７４は、ＳＤＲＡＭ１〜３のアクセス頻度を時間テーブルＴに記憶された移行時間をもとに判断を行う。
【００３８】
ステップＳ１２では、第１メモリーコントローラー８３は、ＳＤＲＡＭ１〜３に展開するデータのアクセス頻度が「最も高い」データが存在するか否かを判断する。その一例として、第１メモリーコントローラー８３には各データのアクセス頻度が予め記憶されており、データの入力毎に判断を行う。第２の実施形態では、印刷時に読み書きするデータや、図示しないＲＯＭからダウンロードされるプログラムをアクセス頻度が最も高いデータとして設定する。即ち、印刷装置１０がＰＤＬ言語によりビットマップデータを生成する場合は、このビットマップデータを生成するために使用される参照値やプログラムをアクセス頻度が最も高いデータとして設定する。又、印刷装置１０がホストベース方式である場合は、同様に、印刷処理のために参照されるデータ及びプログラムをアクセス頻度が最も高いデータとして設定することとなる。
【００３９】
ステップＳ１３では、第１メモリーコントローラー８３は第２メモリーコントローラー８４に対してアクセス頻度が「最も高い」と判断したデータをＳＤＲＡＭ１に記憶させる。そのため、ＳＤＲＡＭ１には、ステップＳ１２で最もアクセス頻度が「最も高い」と判断されたプログラムが記憶される。
【００４０】
ステップＳ１４では、第１メモリーコントローラー８３はアクセス頻度が「中」のデータが存在するか否かを判断する。ここで、アクセス頻度が「中」とは、ステップＳ１２で判断するアクセス頻度より低いものであり、予め設定された値である。その後、ステップＳ１５では、第１メモリーコントローラー８３は第２メモリーコントローラー８４に対してアクセス頻度が「中」と判断したデータをＳＤＲＡＭ２に記憶させる。
【００４１】
そして、ステップＳ１６では、第１メモリーコントローラー８３は残りのデータをＳＤＲＡＭ３に記憶させる。ＳＤＲＡＭ３に記憶されるデータは、ステップＳ１４で判断するアクセス頻度より低いものとなる。
【００４２】
上記一連の処理において、ＳＤＲＡＭ１〜３には、それぞれアクセス頻度に応じたデータが振り分けられて記憶される。そのため、ＳＤＲＡＭ１に対してはアクセスが集中するものの、ＳＤＲＡＭ２，３，及び他のＳＤＲＡＭ４〜Ｎにおいては、順にアクセス頻度が低くなるため、セルフリフレッシュを実行させ易くすることができる。なお、アクセス頻度が高くなるＳＤＲＡＭ１においても、図３に示すようにアクセス毎にＣＢＲリフレッシュは実行されるため、ＳＤＲＡＭ１に記憶されたデータを損なうことはない。以上第２の実施形態を説明した。
【００４３】
（３）第３の実施形態：
上記第１及び第２の実施形態にかかる印刷装置１０では、ＳＤＲＡＭ１〜ｎにかかる移行時間は固定値であったが、移行時間をＳＤＲＡＭの使用状況に応じて可変としてもよい。即ち、第１メモリーコントローラー８３はＳＤＲＡＭ１〜ｎのアクセス回数を集計し、この集計結果に応じて、時間テーブルＴに記憶された各移行時間を更新する。具体的には、メモリー制御部７４は、アクセス回数が多いＳＤＲＡＭに対しては移行時間を長くし、アクセス回数が少ないＳＤＲＡＭに対しては移行時間を短くする。上記した第３の実施形態にかかる構成を第１及び第２の実施形態にかかる構成と組み合わせることで、ＳＤＲＡＭ１〜ｎの実際の使用状況に応じて移行時間を設定することが可能となるため、より適切にリフレッシュ動作を実行させることが可能となる。
【００４４】
（４）その他の実施形態：
画像処理コントローラー１００が実装される製品としては、印刷装置に限定されない。図７は、本発明にかかる画像処理コントローラー１００が実装される読取り装置２０を示すブロック構成図である。図７に示す読み取り装置２０では、スキャナー部を備えるスキャナーエンジン２１がＡＳＩＣ９０に接続されて構成されており、その機能は上記した第１〜第３の実施形態と同様である。
さらに、画像処理コントローラー１００が実装される製品としては、読取り装置２０と印刷装置１０を備える複合機であってもよい。
【００４５】
また、第１メモリーコントローラー８３が実行する処理は、ＣＰＵ９１と図示しないＲＯＭに記憶されたプログラムにより実行させる構成であってもよい。
【００４６】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。即ち、上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること、上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること、上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること、は本発明の一実施例として開示されるものである。
【符号の説明】
【００４７】
１０…印刷装置、２０…読取り装置、２１…スキャナーエンジン、６１…クロックジェネレーター、６２…セレクター、７１…メモリー、７２…タイマー、７３…監視部、７４…メモリー制御部、８１…ＣＰＵ＿Ｉ／Ｆ、８２…画像処理回路、８３…第１メモリーコントローラー、８４…第２メモリーコントローラー、９１…ＣＰＵ、９２…印刷エンジン、９３…入力ＩＦ、１００…画像処理コントローラー
【図１】
2011090434.tif 000003
【図２】
2011090434.tif 000004
【図３】
2011090434.tif 000005
【図４】
2011090434.tif 000006
【図５】
2011090434.tif 000007
【図６】
2011090434.tif 000008
【図７】
2011090434.tif 000009