(57)【要約】      （修正有）【課題】下層導電層の表面を十分保護することができ、信頼性が高く、配線容量が小さなデュアルダマシン配線を有する半導体装置の製造方法を提供する。【解決手段】導電性領域１１を有する下地と１０、下地の表面を覆う絶縁性エッチストッパ膜１２と、絶縁性エッチストッパ膜上に形成された層間絶縁膜と、層間絶縁膜表面から第１の深さで形成された配線用溝と、配線用溝底面から導電性領域に達する接続用孔と、配線用溝および接続用孔を埋め込んで形成されたデュアルダマシン配線である。層間絶縁膜が配線用溝の側面および底面を包む第１種の絶縁層１５と、第１種の絶縁層よりも下に配置され、第１種の絶縁層とエッチング特性の異なる第２種の絶縁層５６とを含む。接続用孔は、断面で見た時に第１種の絶縁層内で傾斜し、上方に向かって次第に開口が増大する部分を有する。【選択図】図２
2011009770.tif 000002
【特許請求の範囲】
【請求項１】
表面に導電性領域を有する下地と、
前記下地の表面を覆う絶縁膜と、
前記絶縁膜上に形成された層間絶縁膜と、
前記層間絶縁膜表面から第１の深さで形成された配線用溝と、
前記配線用溝底面から、前記層間絶縁膜の残りの厚さおよび前記絶縁膜を貫通し、前記導電性領域に達する接続用孔と、
前記配線用溝および前記接続用孔を埋め込んで形成された配線と、
を有し、
前記層間絶縁膜が、前記配線用溝の側面および底面を包む第１種の絶縁層と、前記第１種の絶縁層よりも下に配置され、第１種の絶縁層とエッチング特性の異なる第２種の絶縁層とを含み、
前記接続用孔は、断面で見た時に前記第１種の絶縁層内で傾斜し、上方に向かって次第に開口が増大する部分を有する半導体装置。
【請求項２】
前記接続用孔は、前記第１種の絶縁膜の上方に向けて断面積が徐々に増加する上部と、前記上部より下に接続され前記配線の底面に到達する下部とを有する請求項１記載の半導体装置。
【請求項３】
前記第２種の絶縁膜は前記第１種の絶縁膜より厚いことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記層間絶縁膜が、さらに前記第２種の絶縁層の下に配置され、第２種の絶縁層とエッチング特性の異なる第３種の絶縁層を含む請求項１または２記載の半導体装置。
【請求項５】
前記接続用孔は、前記第２種の絶縁層の途中から上方に向って次第に断面積が増大する部分を有する請求項４記載の半導体装置。
【請求項６】
前記第２種の絶縁層が、前記第１種の絶縁層のエッチング時にエッチストッパとして機能し得る層であることを特徴とする請求項４または５記載の半導体装置。
【請求項７】
前記第３種の絶縁層が、前記第１の深さより小さい厚さを有する請求項４〜６のいずれか１項記載の半導体装置。
【請求項８】
前記第２種の絶縁層が前記絶縁膜上に配置されており、前記第１の深さより小さい厚さを有する請求項１または２記載の半導体装置。
【請求項９】
前記絶縁膜と前記第２種の絶縁層が同じ膜の種類から構成されていることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【０００２】
本明細書において、エッチストッパとは、あるエッチングにおいてエッチング対象物のエッチレートに対して１／５以下のエッチレートを示しうるものを言う。また、あるエッチングにおいてエッチング対象物のエッチレートに対して、約１／２〜約２のエッチレートを示す場合、類似のエッチレートを有すると言う。
【背景技術】
【０００３】
半導体装置においては、ますます集積度の向上が要求されている。従来の配線は、Ａｌ、Ｗなどで形成していた。絶縁層上にＡｌ配線層やＷ配線層を形成した後、その上にレジストパターン等のエッチングマスクを形成し、配線層をパターニングし、絶縁層で埋め込むことによって配線を形成していた。集積度の向上と共に、配線の幅を減少し、配線間間隔を減少することが要求される。このような微細化に伴い、配線間容量は増加する。また、配線の断面積を減少すると、抵抗増加につながる。容量の増加や抵抗の増加は、配線における信号伝達速度を低下させ、動作速度向上の障害となる。
【０００４】
配線抵抗低減のために、従来のＡｌやＷに比べ抵抗率の低いＣｕを用いた配線が採用されるようになった。Ｃｕは、エッチングによってパターニングすることが困難なため、Ｃｕ配線形成のためには、絶縁層表面部に配線用溝を形成し、この配線用溝内に配線層を埋め込み、絶縁層表面上の余分の配線層を化学機械研磨（ＣＭＰ）によって除去するダマシン配線プロセスが用いられる。
【０００５】
配線層間の接続のためには、配線層間をビア導電体で接続する必要がある。ダマシンプロセスとしては、ビア孔を形成し、ビア導電体で埋め戻した後、配線用溝を形成し配線を埋め込むシングルダマシンプロセスと、ビア孔と配線用溝を作成した後、同時にビア孔と配線用溝に配線材料を埋め戻すデュアルダマシンプロセスとがある。工程の簡略化の観点からは、デュアルダマシンプロセスが優れている。
【０００６】
デュアルダマシンプロセスにもビア孔を先に形成し、その後配線溝を形成する先ビア方式と、配線用溝を形成した後、ビア孔を形成する後ビア方式が知られている。下層との接続の確実性の点からは、先ビア方式が優れていると考えられる。
【０００７】
以下、図１３、１４を参照し、先ビア方式のデュアルダマシンプロセスの例を説明する。
【０００８】
図１３（Ａ）に示すように、導電性領域１１１を有する下地１１０の表面上に、ＳｉＮなどの第１エッチストッパ層１１２を成膜する。下地は、半導体基板でも、その上に形成した絶縁層でもよい。導電性領域１１１は、半導体領域でも、配線でもよい。導電性領域１１１がＣｕ配線である場合には、Ｃｕ配線の表面は極めて酸化されやすいため、エッチストッパ層が必要である。
【０００９】
第１エッチストッパ層１１２の上に、第１層間絶縁膜１１３をシリコン酸化物などにより形成する。第１層間絶縁膜１１３の上に、配線用溝形成の際のエッチストッパとして機能する第２エッチストッパ層１１４を成膜する。第２エッチストッパ層１１４の上に、配線用溝を形成する絶縁層となる第２層間絶縁膜１１５を形成し、その上にレジスト層パターニングの際の反射防止機能を有するＳｉＮ膜等の絶縁性反射防止膜１１６を形成する。
【００１０】
図１３（Ｂ）に示すように、絶縁性反射防止膜１１６の上にレジスト層を形成し、露光現像してレジストパターンＰＲ１を作成する。レジストパターンＰＲ１は、ビア孔に対応する開口１０１を有する。
【００１１】
レジストパターンＰＲ１をエッチングマスクとし、反射防止膜１１６、第２層間絶縁膜１１５、第２エッチストッパ層１１４、第１層間絶縁膜１１３を異方的にエッチングする。このようにして、レジストパターンＰＲ１の開口１０１に対応したビア孔１０２が形成される。オーバーエッチングを行なうと、第１エッチストッパ層１１２も若干エッチングされる。場合により、第１エッチストッパ層１１２が消滅し、下地の導電性領域１１１がダメージを受けることがある。その後レジストパターンＰＲ１は除去する。
【００１２】
図１３（Ｃ）に示すように、反射防止膜１１６上にレジスト層を形成し、露光現像して第２のレジストパターンＰＲ２を形成する。レジストパターンＰＲ２は、ビア孔１０２を含む領域に配線用溝に対応する開口１０３を有する。
【００１３】
図１３（Ｄ）に示すように、レジストパターンＰＲ２をエッチングマスクとして用い、反射防止膜１１６、第２層間絶縁膜１１５のエッチングを行なう。第２エッチストッパ層１１４は、このエッチングに対するエッチストッパとして機能する。
【００１４】
なお、図１３（Ｄ）のプロセスの際、第１エッチストッパ層１１２の膜質、厚さが不充分であると、エッチング中に第１エッチストッパ層１１２がエッチされ、下地の導電性領域１１１表面がダメージを受けることがある。
【００１５】
図１４（Ｅ）に示すように、第２のレジストパターンＰＲ２を酸素プラズマによるアッシングにより除去する。第１のエッチストッパ層１１２が十分残っていない場合、このアッシング工程において酸素プラズマが、導電性領域１１１の表面にダメージを与えることがある。
【００１６】
図１４（Ｆ）に示すように、反射防止膜１１６、配線用溝底面に露出した第２エッチストッパ層１１４、ビア孔内に露出した第１エッチストッパ層１１２を異方性エッチングで除去する。その後、デュアルダマシン配線１６０を形成する。
【００１７】
上述の例は、配線用溝のエッチングの際、第２エッチストッパ層１１４を用い、配線用溝のエッチングを第２エッチストッパ層で停止させている。従って、配線用溝底面にはエッチストッパ層１１４が残る。露出している第２エッチストッパ層を除去しても、デュアルダマシン配線１６０の配線部側面が第２エッチストッパ層１１４と接触する。
【００１８】
エッチストッパ機能を有する絶縁層は、一般的に誘電率が高く、配線用溝側面にエッチストッパ層が存在すると、配線間容量の増大につながる。そこで、配線用溝エッチング用の第２エッチストッパ層を用いないプロセスが提案されている。
【００１９】
図１４（Ｇ）に示すように、下地１１０上にエッチストッパ層１１２、層間絶縁膜１１３を形成した後、その表面に反射防止膜１１６を形成する。反射防止膜１１６の上にレジストパターンを形成し、前述の例と同様にエッチストッパ層１１２に達するビア孔１０２を形成する。その後配線用溝を形成するためのレジストパターンＰＲ２を形成する。
【００２０】
図１４（Ｈ）に示すように、レジストパターンＰＲ２をマスクとし、反射防止膜１１６をエッチングした後、第１層間絶縁膜１１３の所定厚さをコントロールエッチングする。エッチストッパ層を用いないので、エッチング時間の制御によりエッチング深さを制御する。このようにして、ビア孔１０２に連続した配線用溝１０４を形成する。なお、エッチストッパ層を用いないため、ビア孔肩部がエッチングされ、ビア孔の断面積は上方に向かって徐々に増加する形状となる。
【００２１】
なおこの例においても、ビア孔１０２のエッチングや配線用溝１０４のエッチングの際、第１エッチストッパ層１１２がエッチングされたりすると、その下の導電領域１１１がダメージを受けることがある。
【００２２】
このように、先ビア方式のデュアルダマシンプロセスにおいては、ビア孔底部に形成されたエッチストッパ層が損傷を受け、エッチストッパ層下部の導電領域にダメージを受けることがある。
【００２３】
ビア孔下方の導電性領域がダメージを受けにくくするために、ビア孔に詰め物を埋め込むプロセスが提案されている。
【００２４】
図１５は、配線用溝のエッチングにエッチストッパ層を利用し、ビア孔に詰め物を入れるプロセスの例を示す。導電性領域１１１を有する下地１１０の上に、第１エッチストッパ層１１２、第１層間絶縁膜１１３、第２エッチストッパ層１１４、第２層間絶縁膜１１５、反射防止膜１１６が積層される。レジストパターンを用いて第１エッチストッパ層１１２に達するビア孔１０２が形成される。
【００２５】
このビア孔１０２の下方部分に、エッチングの際保護物となる詰め物１５５が埋め込まれる。反射防止膜１１６の上に、配線用溝形成のための開口１０３を有するレジストパターンＰＲ２が形成される。
【００２６】
図１５（Ｂ）に示すように、レジストパターンＰＲ２をエッチングマスクとし、反射防止膜１１６.第２層間絶縁膜１１５を異方的にエッチングする。ビア孔１０２下方の第１エッチストッパ層１１２は詰め物１５５で覆われているため、エッチングから保護されている。
【００２７】
図１５（Ｃ）に示すように、レジストパターンＰＲ２をアッシングで除去する。詰め物１５５が有機物で形成してある場合、アッシングで同時に除去することが出来る。なお、詰め物１５５とレジストパターンＰＲ２を別々の除去工程で除去することも可能である。
【００２８】
第１エッチストッパ層１１２は、配線用溝のエッチングから保護されているため、アッシングを受けてもその下の導電性領域１１１がダメージを受けることが少ない。
【００２９】
図１５（Ｄ）に示すように、第２層間絶縁膜１１５上の反射防止膜１１６、配線用溝底面に露出した第２エッチストッパ層１１４、ビア孔内に露出した第１エッチストッパ層１１２をエッチングで除去する。このようにして、配線用溝、ビア孔が下地中の導電性領域１１１と接続された状態で形成される。
【００３０】
図１５（Ｅ）に示すように、配線層を形成し、第２層間絶縁膜１１５表面上の部分をＣＭＰで除去することにより、ビア孔および配線用溝を埋め込むデュアルダマシン配線１６０が形成される。
【発明の概要】
【発明が解決しようとする課題】
【００３１】
以上説明したように、従来のデュアルダマシン工程によれば、デュアルダマシン配線の下に配置される導電性領域の表面を十分保護し、信頼性の高い配線構造を形成することが必ずしも容易でなかった。
【００３２】
本発明の目的は、下層導電層の表面を十分保護することができ、信頼性の高いデュアルダマシン配線を有する半導体装置の製造方法を提供することである。
【００３３】
本発明の他の目的は、このようなデュアルダマシンプロセスを用いるのに適した構造を有する半導体装置を提供することである。
【課題を解決するための手段】
【００３４】
本発明の１観点によれば、
表面に導電性領域を有する下地と、
前記下地の表面を覆う絶縁膜と、
前記絶縁膜上に形成された層間絶縁膜と、
前記層間絶縁膜表面から第１の深さで形成された配線用溝と、
前記配線用溝底面から、前記層間絶縁膜の残りの厚さおよび前記絶縁膜を貫通し、前記導電性領域に達する接続用孔と、
前記配線用溝および前記接続用孔を埋め込んで形成された配線と、
を有し、
前記層間絶縁膜が、前記配線用溝の側面および底面を包む第１種の絶縁層と、前記第１種の絶縁層よりも下に配置され、第１種の絶縁層とエッチング特性の異なる第２種の絶縁層とを含み、
前記接続用孔は、断面で見た時に前記第１種の絶縁層内で傾斜し、上方に向かって次第に開口が増大する部分を有する半導体装置
が提供される。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施例を説明するための半導体基板の断面図である。
【図２】本発明の他の実施例を説明するための半導体基板の断面図である。
【図３】本発明の他の実施例を説明するための半導体基板の断面図である。
【図４】本発明の他の実施例を説明するための半導体基板の断面図である。
【図５】図４と共に他の実施例を説明するための半導体基板の断面図である。
【図６】本発明の他の実施例を説明するための半導体基板の断面図である。
【図７】本発明の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図８】図４〜図７の実施例において、マスクの位置合わせずれが生じたときに生じ得る問題を説明するための平面図および断面図である。
【図９】本発明の他の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図１０】図９と共に本発明の他の実施例による半導体基板の製造方法を説明するための半導体基板の断面図である。
【図１１】本発明の他の実施例による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図１２】本発明の実施例により製造される半導体集積回路装置の構成例を概略的に示す断面図である。
【図１３】従来の技術による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図１４】従来の技術による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図１５】従来の技術による半導体装置の製造方法を説明するための半導体基板の断面図である。
【図１６】半導体装置の製造方法についての考察を説明するための半導体基板の断面図である。
【図１７】従来技術による配線の製造工程についての考察を説明するための半導体基板の断面図である。
【図１８】従来技術による配線の製造工程についての考察を説明するための半導体基板の断面図である。
【図１９】従来技術による配線の製造工程についての考察を説明するための半導体基板の断面図である。
【図２０】従来技術による異常エッチングや下地ダメージの発生についての考察を説明するための半導体基板の断面図である。
【図２１】従来技術による異常エッチングや下地ダメージの発生についての考察を説明するための半導体基板の断面図である。
【発明を実施するための形態】
【００３６】
本発明者らは従来技術の問題点について、より詳細に考察した。図１５に示すプロセスにおいて、第１エッチストッパ層１１２を十分保護しようとすると、詰め物１５５を厚く形成する必要がある。ところが、ビア孔１０２の高さを制限しようとすると、詰め物１５５の高さも制限されることになる。
【００３７】
詰物１５５の高さを低くすると、配線用溝のエッチングの際、詰め物が無くなり、ビア孔底面に露出した第１エッチストッパ層１１２がダメージを受けることがある。第１エッチストッパ層がダメージを受けないように詰め物１５５の高さを高くすると、配線用溝エッチングの際に詰め物１５５が第２エッチストッパ層１１４よりも上に突出し、シャドーイングと呼ばれる現象が生じる。
【００３８】
このシャドーイングが生じると、詰め物１５５の側壁部にエッチング残さが残る。ビア開口部やその周辺の配線用溝にエッチング残さが残ると、その後のＣｕなどの金属埋め込み工程で不良が発生し易くなる。
【００３９】
図１６は、配線用溝底面にエッチストッパ層を配置しない場合の詰め物を用いたデュアルダマシンプロセスの例を示す。
【００４０】
図１６（Ａ）に示すように、導電性領域１１１を有する下地１１０の上に、エッチストッパ層１１２、層間絶縁膜１１３、反射防止膜１１６が積層されている。レジストパターンを用いてビア孔１０２を形成した後、ビア孔下部に詰め物１５５を形成する。その後反射防止膜１１６表面上に配線用溝形成用のレジストパターンＰＲ２を形成する。
【００４１】
図１６（Ｂ）に示すように、レジストパターンＰＲ２をエッチングマスクとし、反射防止膜１１６、層間絶縁膜１１３の部分的エッチングを行なう。この際、ビア孔下部には詰め物１５５が形成されており、その下のエッチストッパ層１１２は、エッチングから保護されている。
【００４２】
しかし、詰め物１５５は、その周囲の層間絶縁膜１１３とはエッチング特性が異なる。このため、詰め物１５５がマスクとなり、シャドーイングと呼ばれる現象が生じる。すなわち、詰め物１５５の側部に深い切れ込みが形成され易い。また、切れ込みは詰め物１５５の側壁から離れていくように形成され、詰め物１５５周囲の層間絶縁膜には、鋭い突出部が形成される。この現象を、以下異常エッチングと呼ぶことがある。
【００４３】
図１６（Ｃ）に示すように、配線用溝をエッチングした後、レジストパターンＰＲ２をアッシングにより除去する。詰め物１５５が有機物で形成されている場合は、アッシングにより詰め物１５５も同時に除去される。なお、ビア孔上部には、シャドーイングにより生じた突出部や深い切れ込み部が形成されている。
【００４４】
図１６（Ｄ）に示すように、層間絶縁膜１１３表面上の反射防止膜１１６およびビア孔内に露出したエッチストッパ層１１２のエッチングを行なう。
【００４５】
図１６（Ｅ）に示すように、配線用溝およびビア孔内にデュアルダマシン配線１６０の埋め込みを行なう。しかしながら、ビア孔周辺に鋭い突出部や深い切れ込みが形成されているため、配線１６０形成の際に、ボイドが発生し易い。ボイドが生じると、下層配線１１１と上層配線１６０の電気的接続が不充分となり易い。
【００４６】
本発明者らは、なぜ図１６に示すような異常エッチングや下地導電体のダメージが生じるかを考察した。考察の内容を図１７、図１８、図１９を参照して説明する。
【００４７】
図１７（Ａ）に示すように、導電性領域１１１を有する下地１１０の表面上に、エッチストッパ層１１２、層間絶縁膜１１３を形成した後、反射防止膜１１６を積層する。反射防止膜１１６の上にレジストマスクを形成し、ビア孔をエッチストッパ層１１２表面まで形成する。その後、ビア孔形成に用いたレジストパターンを除去し、配線溝形成用のレジストパターンＰＲ２を作成する。その後、ビア孔内に詰め物１５５を形成する。ここで、図１７（Ａ）においては詰め物１５５を高さ６００ｎｍ形成する。
【００４８】
図１８（Ａ）においては、詰め物１５５を高さ４００ｎｍ形成する。又、図１９（Ａ）においては、詰め物１５５を高さ２００ｎｍ形成する。その他の条件は、図１７（Ａ）と同様である。このように、詰め物の高さが異なる場合、配線用溝をエッチングして行く工程において、どのような変化が現れるかを考察する。
【００４９】
図１７（Ｂ），図１８（Ｂ）、図１９（Ｂ）は、それぞれ配線用溝を形成するため、層間絶縁膜１１３を深さ４００ｎｍエッチングした状態を示す。層間絶縁膜１１３のエッチング共に、詰め物１５５もエッチされるが、ビア孔内の詰め物１５５は残っている。ビア孔の上縁部（肩部）は、斜めにエッチングされる。
【００５０】
図１７（Ｃ）、図１８（Ｃ）、図１９（Ｃ）は、配線用溝を深さ６００ｎｍエッチングした状態を示す。詰め物１５５が２００ｎｍ形成されていた図１９（Ｃ）の場合、配線溝のエッチングにより詰め物１５５が消滅している。従って、さらにエッチングを進めるとビア孔下のエッチストッパ層１１２がエッチングの影響を受ける。
【００５１】
図１７（Ｄ）、図１８（Ｄ）、図１９（Ｄ）は、配線用溝を深さ８００ｎｍエッチした状態を示す。図１９（Ｄ）においては、エッチストッパ層１１２がエッチされ、さらに下地内の導電性領域１１１がエッチされてしまう。従って、このような状態でデュアルダマシン配線を形成しても、配線の電気的特性は保証されず、信頼性の低い配線となってしまう。
【００５２】
図１７（Ｄ）においては、詰め物１５５は十分残っているが、詰め物１５５の表面がエッチングされた肩部のエッチ表面よりも上に突出する形状となり、異常エッチングが発生している。
【００５３】
図１８（Ｄ）においては、エッチングされた肩の領域が詰め物１５５表面に達し、エッチング残さが生じる状態となっている。現在は異常エッチングが生じていなくてもやがて異常エッチングが生じる状態である。
【００５４】
ここで定量的考察を行なう。図１７（Ａ），（Ｃ）に示すように、層間絶縁膜１１３の厚さをh、詰め物１５５の高さをｚ、溝エッチングの深さをｙ、ビア孔肩部の最大深さをｘ、詰め物１５５の残り高さをｚ'とする。詰め物の膜減り量はΔｚ＝ｚ−ｚ'である。層間絶縁膜のエッチレートに対する詰め物のエッチレートの比をｂとする。
【００５５】
詰め物の膜減り量は、Δｚ＝ｙ／ｂと表せる。従って、ｚ'＝ｚ−Δｚ＝ｚ−（ｙ／ｂ）となる。肩部のエッチング深さｘを、ｘ＝｛１＋（１／１．４）｝ｙとする。すると、エッチング残さがでない条件は、ｈ−ｘ＝ｈ−｛１＋（１／１．４）｝ｙ＞ｚ'＝ｚ−（ｙ／ｂ）となる。ビア底を保護するために必要な詰め物の高さは、ｚ＞（ｙ／ｂ）である。エッチング深さｙを大きくすると、ｚも大きくしなくてはならないが、ｚを大きくするとエッチング残さがでやすくなる。
【００５６】
このように、層間絶縁膜中にエッチストッパ層を設けないコントロールエッチングにおいては、配線用溝のエッチング深さが深くなる程異常エッチングが生じ易くなる。詰め物の高さを低くすれば、異常エッチングは生じないが、エッチストッパ層がダメージを受け、さらに下地の導電性領域がダメージを受ける危険性が高くなる。厚い配線を形成するために深い配線溝を形成する時が問題である。
【００５７】
図１７、１８、１９に示した例においては、エッチング深さ４００ｎｍまでは障害が生じなくても、エッチング深さ８００ｎｍでは良好な結果を得ることができない。一般的に５００ｎｍ以上深い溝エッチングを行なおうとすると問題が生じる。
【００５８】
以下、図面を参照して本発明の実施例を説明する。
【００５９】
図１（Ａ）に示すように、導電性領域１１を有する下地１０の上に、ＳｉＮ等で形成された第１エッチストッパ層１２、弗素含有シリコン酸化物（ＦＳＧ）等で形成された第１層間絶縁膜１３、窒化シリコン（ＳｉＮ）等で形成された第２エッチストッパ層１４、弗素含有酸化物等で形成された第２層間絶縁膜１５、ＳｉＮ等で形成された絶縁性反射防止膜１６を積層する。
【００６０】
ＦＳＧは、通常の酸化シリコンより低い誘電率を有する。弗素の含有量等により、誘電率を可変制御することもできる。窒化シリコンは、酸化シリコンのエッチングに対して極めて低いエッチレートとすることができ、エッチストッパとすることができるが、誘電率は酸化シリコンの誘電率よりも高い。
【００６１】
これらの積層は、化学気相堆積（ＣＶＤ）によって形成することができる。第１エッチストッパ層１２、第２エッチストッパ層１４は、例えばＳｉＮ膜によって形成する。第１層間絶縁膜１３は、例えば弗素含有シリコン酸化物によって形成する。第２層間絶縁膜１５は、例えば第１層間絶縁膜１３よりも厚い弗素含有シリコン酸化物によって形成する。反射防止膜１６は、例えばＳｉＮ膜によって形成する。
【００６２】
この積層構造は、図１５（Ａ）に示したものと同様であるが、図１５（Ａ）と較べると第２エッチストッパ層１４がより下地１０に近い位置に配置されている。すなわち、第１層間絶縁膜１３が薄く、第２層間絶縁膜１５が厚く形成されている。配線用溝は、第２層間絶縁膜１５の上部にコントロールエッチングで形成される。
【００６３】
反射防止膜１６上にレジストパターンを形成し、第１エッチストッパ層１２に達するビア孔ＨＰを形成する。その後レジストパターンは除去し、ビア孔ＨＰの下部に有機物の保護詰め物５５を形成する。保護詰め物５５は、例えば感光材を除去したレジスト材料で形成する。詰め物５５の高さは、現像液による詰め物の除去を時間制御することにより行なうことが出来る。詰め物５５の上面は、第２エッチストッパ層１４の上面よりも上に位置されないことが好ましい。
【００６４】
反射防止膜１６の上に、配線用溝の形状を有する開口ＷＡを形成したレジストパターンＰＲ２を形成する。
【００６５】
図１（Ｂ）に示すように、開口ＷＡを有するレジストパターンＰＲ２をマスクとし、反射防止膜１６をエッチングした後、第２層間絶縁膜１５のコントロールエッチングを行なう。エッチャントガスとしては、例えば、ＣＦを含むガスとＯ2を含むガスとの混合ガスを用いる。
【００６６】
エッチング深さは、第２層間絶縁膜１５の中間までの深さに選択する。このようにして、第２層間絶縁膜１５に、配線用溝ＷＧが形成される。配線用溝ＷＧの側面および底面は、誘電率の低い第２層間絶縁膜１５で画定されており、第２エッチストッパ層１４は配線用溝底面より下方に配置されている。
【００６７】
第２エッチストッパ層１４は、配線用溝のエッチングにおいてはエッチストッパ層として機能していない。しかし、ビア孔ＨＰ内の詰物５５の周囲を囲み、肩部のエッチングを抑制し、異常エッチングの発生を防止している。
【００６８】
配線用溝のエッチングの後、アッシングを行なう。
【００６９】
図１（Ｃ）に示すように、アッシングによってレジストパターンＰＲ２および有機物の保護詰め物５５が除去される。
【００７０】
図１（Ｄ）に示すように、例えばＣＨＦ3＋Ｏ2をエッチングガスとして用い、反射防止膜１６および第１エッチストッパ層１２のシリコン窒化膜をエッチングする。
【００７１】
図１（Ｅ）に示すように、配線用溝およびビア孔内にデュアルダマシン配線６０を形成する。デュアルダマシン配線６０は、例えばＴａＮをスパッタしてバリア層を形成した後、Ｃｕのシード層、Ｃｕの主配線層を形成する。Ｃｕ層の形成は、例えばメッキにより行なうことができる。第２層間絶縁膜１５上面上に堆積したバリア層、シード層、主配線層は、ＣＭＰ等により除去する。
【００７２】
本実施例によれば、詰め物５５の上面は、ＳｉＮで形成された第２エッチストッパ層１４の上面以下の高さに位置しているため、配線用溝のエッチングにおいてビア孔周囲の異常エッチングが抑制される。このため、配線用溝に連続するビア孔の形状が滑らかとなり、バリア層が配線溝、ビア孔の内面に良く付着し、その後のバリア層形成、主配線層形成を良好に行なうことができる。
【００７３】
第２エッチストッパ層１４は、比較的高い誘電率を有するが、この第２エッチストッパ層１４は主配線層よりも下に位置している。従って、配線間容量の増大は抑制される。ビア孔は基板面内でわずかに分布するのみであり、第２エッチストッパ層が配線溝側壁と接する場合と較べ、付随容量に与える影響は小さい。
【００７４】
なお、図１（Ｄ）に示す第１エッチストッパ層１２のエッチング工程において、第２層間絶縁膜がエッチングされることもある。
【００７５】
図１（Ｆ）は、図１（Ｄ）に示す第１エッチストッパ層１２のエッチング工程において配線用溝底面の第２層間絶縁膜１５がエッチングされ、第２エッチストッパ層１４が露出された場合を示す。第２エッチストッパ層１４が露出することにより、配線の付随容量は若干増加する。しかし、導電性領域１１表面のダメージを防止し、かつ異常エッチングを防止する効果は保たれる。
【００７６】
なお、第２のエッチストッパ層１４をどの高さに形成するのが好ましいかを以下補足的に説明する。第２のエッチストッパ層１４を省略した状態の層間絶縁膜の厚さを例えば１５００ｎｍとする。この層間絶縁膜に配線用溝として深さ８００ｎｍの溝を形成する場合を考察する。保護用詰め物の高さは６００ｎｍとする。
【００７７】
図２０（ＡＡ）は、第２のエッチストッパ層１４を用いないで深さ８００ｎｍの溝を形成した場合の断面構造を概略的に示す。ビア孔近傍において肩部のエッチングが進み、詰め物５５の周囲に異常エッチングが生じている。
【００７８】
図２０（ＢＡ）は、レジストパターンＰＲ２及び詰め物５５を除去した状態を示す。層間絶縁膜はビア孔周辺において鋭い突起と切れ込みを有し、その後のデュアルダマシン配線の形成を困難にする。
【００７９】
図２０（ＡＢ）は、エッチストッパ層を層間絶縁膜の下から２００ｎｍの位置に配置した場合を示す。この場合にも、ビア孔周辺の肩部のエッチングは進行し、詰め物５５の表面がエッチング表面よりも上に突出し、その周囲で異常エッチングが生じている。
【００８０】
図２０（ＢＢ）は、レジストパターンＰＲ２を除去した状態を示す。ビア周辺の層間絶縁膜は鋭い突起と深い切れ込みを有している。
【００８１】
図２０（ＡＣ）、（ＢＣ）は、第２のエッチストッパ層１４を層間絶縁膜の底面から高さ約４００ｎｍの位置に配置した場合を示す。肩部のエッチングは、第２のエッチストッパ層１４でストップされ、ビア孔の下部に詰め物５５が残留している。
【００８２】
図２０（ＢＣ）に示すように、レジストパターンＰＲ２を除去すると、ビア孔周辺で緩やかな傾きの肩部を有するデュアルダマシン配線溝が形成されている。
【００８３】
図２０（ＡＤ）、（ＢＤ）は、第２のエッチストッパ層１４を層間絶縁膜底面から高さ約６００ｎｍの位置に配置した場合を示す。ビア孔周辺の肩部のエッチングが進行し、第２のエッチストッパ層１４が露出すると、肩部のエッチングはそれ以後ほぼ進行しない状態となる。
【００８４】
図２０（ＢＤ）に示すように、レジストパターンＰＲ２を除去すると、ほぼ平坦な平面を有する配線用溝と周囲に異常エッチングが生じていないビア孔が得られる。このように、ビア孔周辺で肩部のエッチングが進行し、エッチストッパ層が露出した時点で詰め物の上面の高さが肩部の最も低い位置よりもさらに下部に配置するようにすれば、異常エッチングを効率的に防止し、良好な形状を得ることができる。
【００８５】
図１の実施例においては、層間絶縁膜を３層の積層構造で形成した。層間絶縁膜の構成をより簡略化することもできる。
【００８６】
図２は、層間絶縁膜を２層の積層構造で形成する場合を示す。図２（A）に示すように、導電性領域１１を有する下地１０の上に、エッチストッパ層１２、プラズマＳｉＯ2等で形成された第１層間絶縁膜５６、弗素含有シリコン酸化物等で形成された第２層間絶縁膜１５、ＳｉＮ等で形成された反射防止膜１６を積層する。
【００８７】
第１層間絶縁膜５６、第２層間絶縁膜１５は、類似のエッチレートを有するが、第１層間絶縁膜のエッチレートは低く、第２層間絶縁膜のエッチレートは高い。
【００８８】
第２層間絶縁膜１５の厚さは、その後形成する配線用溝の深さよりも厚く選ぶ。また、第２エッチストッパ層が存在しないので、第１層間絶縁膜５６は厚めに形成することが好ましい。たとえば、第２層間絶縁膜１５よりも第１層間絶縁膜５６を厚くする。
【００８９】
図１の実施例と同様、反射防止膜１６の上にレジストパターンを形成し、反射防止膜１６、第２層間絶縁膜１５、第１層間絶縁膜５６の異方性エッチングを行ない、ビア孔ＨＰを形成する。その後レジストパターンは除去し、ビア孔ＨＰの底部に有機化合物の保護詰め物５５を形成する。保護詰め物５５は、第１の実施例と同様であり、第１層間絶縁膜５６表面よりも低い高さまで形成する。第１層間絶縁膜５６、第２層間絶縁膜１５は、類似のエッチレートを有する。
【００９０】
反射防止膜１６の上に、配線用溝のパターンに対応する開口ＷＡを有するレジストパターンＰＲ２を形成する。
【００９１】
図２（Ｂ）に示すように、開口ＷＡを有するレジストパターンＰＲ２をエッチングマスクとし、反射防止膜１６、第２層間絶縁膜１５のエッチングを行なう。第２層間絶縁膜１５のエッチングは、コントロールエッチングとし、時間制御によりエッチ深さを制御する。第２層間絶縁膜１５の一部厚さが残った状態でエッチングを停止させる。このようにして、第２層間絶縁膜１５に配線用溝ＷＧが形成される。
【００９２】
保護詰め物５５は、第２層間絶縁膜１５よりもエッチングレートの低い第１層間絶縁膜５６に囲まれているため、配線用溝のエッチング時に保護詰め物５５周囲に異常エッチングのおこる可能性は少ない。
【００９３】
図２（Ｃ）に示すように、レジストパターンＰＲ２、保護詰め物５５をアッシングにより除去する。
【００９４】
図２（Ｄ）に示すように、第２層間絶縁膜１５上面上の反射防止膜１６、ビア孔底部のエッチストッパ層１２のＳｉＮ膜をエッチングにより除去する。
【００９５】
図２（Ｅ）に示すように、配線用溝およびビア孔内にデュアルダマシン配線６０を形成する。これらの工程は、第１の実施例と同様である。
【００９６】
図２に示した実施例において、第１層間絶縁膜５６、第２層間絶縁膜１５の厚さをどのように選べば良いかをより具体的に説明する。第２層間絶縁膜、第１層間絶縁膜の和である層間絶縁膜の高さを１５００ｎｍとし、配線用溝の深さを８００ｎｍとする。又、ビア孔内への保護用詰め物の高さを約５００ｎｍとする。
【００９７】
図２１（ＡＡ）、（ＢＡ）は、１層の層間絶縁膜１５で層間絶縁膜を形成した場合を示す。この場合、ビア孔周辺のエッチングが進行し、詰め物５５の周辺に異常エッチングが生じてしまう。レジストパターンＰＲ２を除去した状態では、図２１（ＢＡ）に示すように、ビア孔周辺に鋭い突起と深い切れ込みが生じている。
【００９８】
図２１（ＡＢ）、（ＢＢ）は、下方に配置する第１層間絶縁膜５６の厚さを約２００ｎｍ（第２層間絶縁膜１５の厚さは１３００ｎｍ）とした場合を示す。この場合、ビア孔周辺の肩部のエッチングが進行し、第１層間絶縁膜５６が露出する時点で異常エッチングが発生している。
【００９９】
図２１（ＡＣ）は、第１層間絶縁膜５６の高さを約４００ｎｍとした場合を示す。ビア孔周辺の肩部のエッチングが進行し、第１層間絶縁膜５５が露出すると、その後肩部のエッチングの進行は緩やかになる。エッチング終了後、レジストパターンＰＲ２を除去した状態では、図２１（ＢＣ）に示すように、第１層間絶縁膜５５の主要部分ではほぼ垂直な側壁を有し、上部で緩やかな傾きの肩部を有するビア孔が得られる。
【０１００】
図２１（ＡＣ）、（ＢＤ）は、第１層間絶縁膜５５の高さを約６００ｎｍとした場合を示す。この場合には、図２１（ＡＣ）よりも早いタイミングで第１層間絶縁膜５５が露出し、その後第１層間絶縁膜４４のエッチングは緩やかに進行するため、肩部のエッチング量はより小さくなる。図２１（ＢＤ）に示すように、レジストパターンＰＲ２を除去した状態では、ほぼ垂直な側壁を有するビア孔主要部とその上部においてわずかに傾斜する肩部を有するデュアルダマシン配線用溝が得られる。
【０１０１】
このように、詰め物５５の表面は、エッチングを抑制する層の上表面よりも下の位置に配置されている場合に良好なエッチング形状を実現することが可能となる。
【０１０２】
本実施例においては、誘電率の高いＳｉＮなどの第２エッチストッパ層を用いないため、配線間容量を低減すると共に、ビア孔間の容量増大も抑制することができる。
【０１０３】
図２（Ｆ）は、図２（Ｄ）に示す第１エッチストッパ層１２のエッチング工程において、配線用溝底面の第２層間絶縁膜１５がエッチングされ、第１層間絶縁膜５６が露出した場合を示す。配線用溝がさらに第１層間絶縁膜中に入り込む場合もある。第１層間絶縁膜５６が露出することにより、配線の付随容量は若干増加する。しかし、導電性領域１１表面のダメージを防止し、かつ異常エッチングを防止する効果は保たれる。
【０１０４】
第２の実施例においては、下部層間絶縁膜をプラズマＳｉＯ2膜で形成した。プラズマＳｉＯ2膜は、エッチレートが低いが、誘電率はＳｉＮより低いものの、余り低くない。上下配線層間の容量をさらに低減するためには、誘電率の更に低い材料を使用することが望まれる。
【０１０５】
図３は、異常エッチング防止用のプラズマＳｉＯ2膜の厚さを制限し、その上下を弗素含有シリコン酸化膜で挟んだ層間絶縁膜を用いる構成を示す。図３（Ａ）に示すように、導電性領域１１を有する下地１０の上に、ＳｉＮ等で形成されたエッチストップ層１２.弗素含有シリコン酸化膜で形成された第１層間絶縁膜１３、プラズマＳｉＯ2膜で形成されたエッチング抑制絶縁層５４、弗素含有シリコン酸化膜で形成された第２層間絶縁膜１５、ＳｉＮ等で形成された反射防止膜１６を積層する。
【０１０６】
第１層間絶縁膜１３、第２層間絶縁膜１５、エッチング抑制絶縁膜５４は、保護詰め物と類似のエッチレートを有するが、第１層間絶縁膜１３、第２層間絶縁膜１５のエッチレートは高く、エッチング抑制絶縁膜５４のエッチレートは低い。
【０１０７】
図３（Ａ）の構成は、図２（Ａ）の構成における第１層間絶縁膜５６を、第１層間絶縁膜１３とエッチング抑制絶縁膜５４との積層で置き換えた構成に対応する。
【０１０８】
反射防止膜１６上にレジストパターンを形成し、ビア孔ＨＰを形成する。その後レジストパターンを除去し、ビア孔ＨＰ下部に有機化合物の保護詰め物５５を形成する。保護詰め物５５の上面は、エッチング抑制絶縁膜５４の上面よりも上に出ず、かつエッチング抑制絶縁膜５４に取り囲まれるように配置する。
【０１０９】
反射防止膜１６表面上に、配線溝形成用開口ＷＡを有するレジストパターンＰＲ２を形成する。
【０１１０】
図３（Ｂ）に示すように、レジストパターンＰＲ２をエッチングマスクとし、反射防止膜１６をエッチングした後、第２層間絶縁膜１５のコントロールエッチングを行う。第２層間絶縁膜１５のコントロールエッチングは、第２層間絶縁膜の一部厚さが残るように設定する。
【０１１１】
この時、ビア孔周囲の肩部において、エッチングが進行するが、その下にエッチレートの低い絶縁層５４が配置されているため、肩部分のエッチングは絶縁層５４で抑制され、保護詰め物５５周囲の異常エッチングは抑制される。
【０１１２】
図３（Ｃ）に示すように、レジストパターンＰＲ２、保護詰め物５５をアッシングにより除去する。
【０１１３】
図３（Ｄ）に示すように、第２層間絶縁膜１５表面上の反射防止膜１６、ビア孔底部のエッチストッパ層１２をエッチング除去する。このようにして、異常エッチングを抑制しつつ、配線用溝およびビア孔を形成することができる。
【０１１４】
図３（Ｅ）に示すように、配線用溝およびビア孔内にデュアルダマシン配線６０を形成する。この工程は、上述の実施例と同様である。
【０１１５】
図３（Ｆ）は、図３（Ｄ）に示す第１エッチストッパ層１２のエッチング工程において、配線用溝底面の第２層間絶縁膜１５がエッチングされ、エッチング抑制絶縁層５４が露出した場合を示す。配線用溝がさらにエッチング抑制絶縁層中に入り込む場合もある。エッチング抑制絶縁層５４が露出することにより、配線の付随容量は若干増加する。しかし、導電性領域１１表面のダメージを防止し、かつ異常エッチングを防止する効果は保たれる。
【０１１６】
上述の実施例においては、下地導電領域表面のダメージを防止するために、ビア孔の下部に詰め物を設けた。以下、詰め物を使用せずにビア孔下方の導電性領域表面をダメージから保護する実施例を説明する。
【０１１７】
図４および図５は、本発明の他の実施例による半導体装置の製造方法を示す。
【０１１８】
図４（Ａ）に示すように、銅配線などの導電性領域１１を有する下地１０の表面上に、第１エッチストッパ層１２、第１層間絶縁膜１３、第２エッチストッパ層１４、第２層間絶縁膜１５、反射防止膜１６の積層を形成する。これらの積層は、化学気相堆積（ＣＶＤ）によって形成することができる。
【０１１９】
第１エッチストッパ層１２、第２エッチストッパ層１４は、例えば厚さ約５０ｎｍのＳｉＮ膜によって形成する。第１層間絶縁膜１３は、例えば厚さ３００ｎｍの弗素含有シリコン酸化物によって形成する。第２層間絶縁膜１５は、第１層間絶縁膜１３よりも厚い、例えば厚さ９００ｎｍの弗素含有シリコン酸化物によって形成する。反射防止膜１６は、例えば厚さ５０ｎｍのＳｉＮ膜によって形成する。反射防止膜１６の表面上にレジスト膜を塗布し、露光、現像することによってビア孔用の開口ＨＡを有するレジストパターンＰＲ１を形成する。
【０１２０】
図４（Ｂ）に示すように、レジストパターンＰＲ１をエッチングマスクとし、反射防止膜１６、第２層間絶縁膜１５、第２エッチストッパ層１４をエッチングする。このエッチングにおいて、ＳｉＮ膜１６、１４に対しては弗素を含有するガスをエッチャントとして用い、弗素含有シリコン酸化物で形成された第２層間絶縁膜に対しては例えばＣＦを含むガスとＯ2を含むガスの混合ガスをエッチャントして用いる。このエッチングにより形成されたビア孔ＨＰの下部には、第１層間絶縁膜１３が露出する。
【０１２１】
図４（Ｃ）に示すように、アッシングによりレジストパターンＰＲ１を除去する。なお、図４（Ｂ）、（Ｃ）の工程において、下地導電領域１１は、第１エッチストッパ層１２、第１層間絶縁膜１３で覆われているため、エッチングおよびアッシングによりダメージを受けることから防止されている。
【０１２２】
図４（Ｄ）に示すように、反射防止膜１６上にレジスト層を塗布し、露光、現像することにより配線用開口ＷＡを有するレジストパターンＰＲ２を形成する。
【０１２３】
図５（Ｅ）に示すように、レジストパターンＰＲ２をエッチングマスクとし、反射防止膜１６をエッチングした後、第２層間絶縁膜１５のコントロールエッチングを行なう。第２層間絶縁膜１５のエッチング深さｄ１は、第１層間絶縁膜１３の厚さｄ２よりも大きな値とする。
【０１２４】
このように設定することにより、配線用溝ＷＧをエッチングする間に、ビア孔下方の第１層間絶縁膜１３は完全にエッチングされ、第１エッチストッパ層１２が露出する。第１エッチストッパ層１２のエッチレートは、第２層間絶縁膜１５のエッチレートよりも十分低くすることができ、配線用溝のエッチングによっても第１エッチストッパ１２が充分な厚さで残っており、その下の導電性領域がダメージを受けることは容易に防止される。
【０１２５】
図５（Ｆ）に示すように、アッシングによりレジストパターンＰＲ２を除去する。このアッシングにおいても、下地１０内の導電性領域１１表面は、第１エッチストッパ層１２によって覆われており、アッシングよりダメージを受けることから防止される。
【０１２６】
図５（Ｇ）に示すように、第２層間絶縁膜１５上の反射防止膜１６およびビア孔内に露出した第１エッチストッパ層１２をエッチングで除去する。第１エッチストッパ層１２が除去され、導電性領域１１を露出するビア孔ＨＰＡが形成される。
【０１２７】
図５（Ｈ）に示すように、配線用溝ＷＧおよびビア孔ＨＰＡ内面上にバリア層１９、主配線層２０を埋め込んでデュアルダマシン配線を形成する。なお、第２層間絶縁膜１５上に堆積したバリア層、主配線層は、ＣＭＰなどによって除去する。
【０１２８】
本実施例においては、図４（Ｂ）で作成するビア孔ＨＰは、導電性領域１１表面を覆うエッチストッパ層１２まで到達せず、その上に形成された第１層間絶縁膜１３表面で留まっている。このため、その後行なわれる配線溝形成用エッチングにおいて、第１エッチストッパ層１２が充分な厚さで残り、導電性領域がダメージを受けることが容易に防止される。
【０１２９】
なお、第１層間絶縁膜１３の厚さは、配線用溝形成用のエッチングにおいて完全にエッチされる厚さに選択する。例えば、配線用溝ＷＧの第２層間絶縁膜内における深さｄ１を５００ｎｍとし、第１層間絶縁膜１３の厚さｄ２を３００ｎｍとする。
【０１３０】
第２層間絶縁膜に配線溝ＷＧを形成するエッチングのエッチレート比を層間絶縁膜１３、１５：エッチストッパ層１２＝１２：１に選択する場合、第１層間絶縁膜１３がエッチされた段階で配線用溝は約３００ｎｍエッチされている。残り２００ｎｍのエッチングを行なう際、第１エッチストッパ層１２は２００／１２＝１６．６ｎｍエッチングされることになる。第１エッチストッパ層１２は、厚さ約５０ｎｍ形成されているため、第１エッチストッパ層１２は充分な厚さ残り、導電性領域がダメージを受けることは容易に防止される。
【０１３１】
又、先に形成したビア孔ＨＰには、詰め物が設けられておらず、配線用溝のエッチングにおいてビア孔周辺に異常エッチングが生じることが防止される。
【０１３２】
図４、図５に示した実施例においては、層間絶縁膜中にエッチストッパ層を配置した構成を用いた。必ずしもエッチストッパ層を用いなくても、同様の効果を上げることが可能である。
【０１３３】
図６は、本発明の他の実施例による半導体装置の製造方法を示す断面図である。
【０１３４】
図６（Ａ）に示すように、下地１０表面上に第１エッチストッパ層１２を形成した後、プラズマＳｉＯ2膜１７を厚さ約２００ｎｍ形成する。このプラズマＳｉＯ2層１７の上に、弗素含有シリコン酸化物で形成された第２層間絶縁膜１５を厚さ約１０００ｎｍ形成する。第２層間絶縁膜１５上には、反射防止膜１６を厚さ約５０ｎｍ形成する。
【０１３５】
この構成においては、図４（Ａ）に示す構成における第１層間絶縁膜１３と第２エッチストッパ層１４との積層がプラズマＳｉＯ2膜で形成された第１層間絶縁膜１７に置換された構成となっている。
【０１３６】
ビア孔形成用開口ＨＡを有するレジストパターンＰＲ１を反射防止膜１６上に形成し、反射防止膜１６、第２層間絶縁膜１５のエッチングを行なう。このエッチングにおいては、エッチストッパ層が存在しないため、第１層間絶縁膜１７表面は若干オーバーエッチされる。
【０１３７】
第１層間絶縁膜のエッチレートを、第２層間絶縁膜のエッチレートよりも低い値に設定することにより、オーバーエッチ量は抑制される。例えば、第２層間絶縁膜１５をＣＦを含むガス、Ｏ2を含むガスの混合ガスをエッチャントしてエッチングする場合、第２層間絶縁膜１５と第１層間絶縁膜１７に対するエッチレートは、第２層間絶縁膜：第１層間絶縁膜＝２：１に設定することができる。
【０１３８】
第２層間絶縁膜１５に対するエッチングにおいて、約１５０ｎｍ相当のオーバーエッチを行なった場合、第１層間絶縁膜１７の表面は深さ約７５ｎｍエッチされることになる。この場合、第１層間絶縁膜１７は、約１２５ｎｍの厚さ残る。従って、第１エッチストッパ層１２は全くエッチングされず、その下に配置された導電性領域１１がダメージを受けることはほぼ完璧に防止される。
【０１３９】
ビア孔ＨＰの形成後、レジストパターンＰＲ１はアッシングで除去する。このアッシングにおいても、下地１０内の導電性領域１１がダメージを受けることはほぼ完璧に防止される。
【０１４０】
図６（Ｂ）に示すように、反射防止膜１６上に配線用溝をエッチングするための開口ＷＡを有するレジストパターンＰＲ２を形成する。
【０１４１】
図６（Ｃ）に示すように、レジストパターンＰＲ２をエッチングマスクとし、第２層間絶縁膜１５に配線用溝ＷＧを形成すると共に、ビア孔底面下の第１層間絶縁膜１７を除去するエッチングを行なう。このエッチングは、第１層間絶縁膜１７を完全に除去した後、オーバーエッチングが行なわれるように設定する。
【０１４２】
すなわち、第１層間絶縁膜１７の厚さｄ３は、第２層間絶縁膜１５中に深さｄ１の配線用溝ＷＧをエッチングする時完全にエッチングされる値に設定する。第１層間絶縁膜１７と第２層間絶縁膜１５のエッチレートが異なる場合は、当然エッチレートによる重み付けを行なう。
【０１４３】
上述の厚さを用いた場合、厚さ１２５ｎｍの第１層間絶縁膜１７をエッチングする間に、第２層間絶縁膜１５は深さ約２５０ｎｍエッチングされる。配線用溝の深さｄ１を５００ｎｍに設定した場合、第２層間絶縁膜１５に対しては、残り約２５０ｎｍ分のエッチングが行なわれる。エッチレート比を、第２層間絶縁膜１５：エッチストッパ膜１２＝１２：１に設定する場合、第１エッチストッパ層は２５０／１２＝２０．８ｎｍエッチングされることになる。エッチストッパ層１２はこのエッチングによっても充分残存し、導電性領域がダメージを受けることはほぼ完璧に防止できる。
【０１４４】
その後アッシングを行なってレジストパターンＰＲ２を除去する。
【０１４５】
図６（Ｄ）に示すように、シリコン窒化膜に対するエッチングを行ない、第２層間絶縁膜上の反射防止膜１６、導電性領域上のエッチストッパ層１２を除去する。その後、図５（Ｈ）に示す工程と同様の工程を行ない、シード層、バリア層、主配線層を形成し、デュアルダマシン配線を完成する。
【０１４６】
図３の実施例同様、上下配線層の付随容量を更に低減することもできる。図７（Ａ）、（Ｂ）は、上下配線層の付随容量を更に低減する実施例を示す。
【０１４７】
図７（Ａ）において、層間絶縁膜は、下から弗素含有シリコン酸化膜１３、プラズマ酸化膜１７、弗素含有シリコン酸化膜１５で形成されている。弗素含有シリコン酸化膜１３の誘電率は低く、容量低減に有効である。図６（Ａ）〜（Ｄ）同様の工程を行うことにより、図７（Ｂ）の構造を得る。
【０１４８】
なお、上述の実施例においては、ビア孔用開口は、配線溝用開口の領域内に配置されることを前提としている。このためには、位置合わせ余裕をみこんでパターンを設計する必要がある。位置合わせ余裕が小さくなった場合、位置合わせずれによりビア孔パターンと配線溝用パターンがずれる場合が生じ得る。
【０１４９】
図８（Ａ）は、ビア孔用開口ＨＰと配線溝用開口ＷＡに位置合わせずれを生じた場合を示す。この場合、配線溝用開口ＷＡに含まれていないビア孔領域には、レジストが残されることになる。
【０１５０】
図８（Ｂ）は、配線溝用開口ＷＡの光近接効果により、配線溝用開口ＷＡが後退した場合、ビア孔用開口ＨＰの一部が配線溝用開口ＷＡに覆われなくなった場合を示す。この場合も、ビア孔用開口ＨＰの一部は配線用溝用開口ＷＡに覆われず、その領域のレジストは除去されず、残ることになる。
【０１５１】
図８（Ｃ）は、このような位置合わせずれ又はパターンの光近接効果による後退により、ビア孔用開口の一部が配線溝用開口に覆われなくなった場合の配線溝用エッチングを行なうレジストパターンＰＲ２の形状を概略的に示す。配線溝用開口ＷＡは、ビア孔ＨＰの一部から外部に向って延在する。ビア孔ＨＰの一部領域には、レジストパターンＰＲ２が入り込んでいる。
【０１５２】
図８（Ｃ）に示した構成においては、配線溝用開口ＨＰが第１層間絶縁膜１３表面まで達しているが、ビア孔の断面積が減少している。
【０１５３】
図８（Ｄ）は、位置合わせずれがさらに大きくなった場合に生じ得る現象を示す。この場合には、配線溝用エッチングのエッチングマスクとなるレジストパターンＰＲ２の開口は、ビア孔ＨＰの深さ方向の一部にしか到達せず、ビア孔ＨＰの下部においてはビア孔全面がレジストによって覆われている。この場合、配線溝用エッチングを行なっても、ビア孔下方の第１層間絶縁膜１３は全くエッチされないことにもなる。
【０１５４】
このように、ビア孔ＨＰと配線溝用開口ＷＡが位置合わせずれを生じた場合に、ビア導電体のコンタクト不良が生じ得る。以下、このような位置合わせずれが生じた場合にも、ビア孔を確実に下地導電領域表面に達するようにする実施例を説明する。
【０１５５】
図９、図１０は、本発明の他の実施例による半導体装置の製造方法を説明する断面図である。
【０１５６】
図９（Ａ）において、導電性領域１１を有する下地１０表面上に、第1エッチストッパ層１２、第１層間絶縁膜１３、第２エッチストッパ層１４、第２層間絶縁膜１５、ハードマスク層１８を積層する。
【０１５７】
第１エッチストッパ層１２、第２エッチストッパ層１４は、例えば厚さ５０ｎｍのＳｉＮ膜によって形成する。第１層間絶縁膜は、例えば厚さ約３００ｎｍの弗素含有シリコン酸化膜によって形成する。第２層間絶縁膜１５は、例えば厚さ９００ｎｍの弗素含有シリコン酸化膜によって形成する。ハードマスク層１８は、例えば厚さ１００ｎｍのＴｉＮなどのメタル層によって形成する。
【０１５８】
ハードマスク層１８の上にレジスト膜を塗布し、露光、現像してビア孔用開口ＨＡを有するレジストパターンＰＲ１を形成する。レジストパターンＰＲ１をエッチングマスクとして用い、ハードマスク層１８をエッチングした後、第２層間絶縁膜１５のエッチングを行う。
【０１５９】
ハードマスク層１８のエッチングは、例えばＣｌを含むガスをエッチャントとした異方性プラズマエッチングで行なう。第２層間絶縁膜１５のエッチングは、ＣＦを含むガスとＯ2を含むガスの混合ガスをエッチャントとした異方性プラズマエッチングにより行なう。このエッチングにおいて、弗素含有酸化膜１５とＳｉＮ膜１４に対するエッチレートは、たとえば弗素含有シリコン酸化膜１５：ＳｉＮ膜１４＝１２：１に設定される。
【０１６０】
なお、第２層間絶縁膜１５に対するエッチングは、ハードマスク層１８をマスクとしても行なうことができる。この場合、レジストパターンＰＲ１は第２層間絶縁膜エッチング前に除去しても良い。
【０１６１】
第２層間絶縁膜１５のエッチングを行なった後、第２エッチストッパ層１４のエッチングを行なう。このエッチングにおいて、レジストパターンＰＲ１はマスクとして残存しても、その前に除去しても良い。レジストパターンＰＲ１が残っている場合は、その後アッシング等により除去する。
【０１６２】
図９（Ｂ）に示すように、ハードマスク層１８の上に、配線溝形成用レジストパターンＰＲ２を形成する。レジストパターンＰＲ２の開口ＷＡは、ビア孔ＨＰを完全に含まなくても良い。
【０１６３】
図９（Ｃ）に示すように、レジストパターンＰＲ２をマスクとし、ハードマスク１８のエッチングを行なう。このエッチングにおいて、ビア孔ＨＰの一部はレジストで覆われているが、配線用溝形成領域のハードマスク層１８のエッチングには支障がない。
【０１６４】
図９（Ｄ）に示すように、レジストパターンＰＲ２を除去する。ビア孔ＨＰ内に入り込んでいたレジストは除去され、ビア孔ＨＰ全体が露出する。又、第２層間絶縁膜１５上のハードマスク層１８は、ビア孔ＨＰ上部および配線用溝形成領域を含む開口ＷＡを有する。
【０１６５】
図１０（Ｅ）に示すように、ハードマスク層１８をエッチングマスクとし、第２層間絶縁膜１５のコントロールエッチングを行なうと共に、第１層間絶縁膜１３をエッチングする。このエッチングは、第１層間絶縁膜１３を完全にエッチングした後、オーバーエッチングが行われるように設定される。
【０１６６】
このエッチングにおいては、第１および第２層間絶縁膜１３、１５に対するエッチレートが、第１エッチストッパ層１２に対するエッチレートよりも十分大きい条件で行なうことができる。例えば、上述のようにＣＦを含むガスと、Ｏ2を含むガスの混合ガスをエッチャントとして用い、エッチレート比を１２：１で行なうことができる。このエッチングにおいて、第１エッチストッパ層１２は充分な厚さで残り、その下の導電性領域１１のダメージを防止する。
【０１６７】
図１０（Ｆ）に示すように、ビア孔ＨＰ底部に露出した第１エッチストッパ層１２をエッチングし、導電領域１１を露出するビア孔ＨＰＡを形成する。
【０１６８】
図１０（Ｇ）に示すように、ハードマスク１８および配線用溝、ビア孔上にバリアメタル層１９および主配線層２０を形成する。バリアメタル層１９は、例えば厚さ約２５ｎｍのＴｉＮ層で形成できる。主配線層２０は、例えば銅層で形成できる。バリアメタル層、主配線層は、スパッタリング、メッキなどにより形成することができる。
【０１６９】
図１０（Ｈ）に示すように、第２層間絶縁膜１５上に形成された主配線層２０、バリアメタル層１９、ハードマスク層１８をＣＭＰ等により除去し、平坦な表面を形成する。
【０１７０】
本実施例によれば、配線溝用エッチングは、ビア孔用開口と配線溝用開口とを足し合わせた形状のハードマスクに転写されたパターンをエッチングマスクとして行なわれる。配線溝用マスクがビア孔用マスクに対し位置合わせずれを生じても、ビア孔内に入り込んでいたレジストは除去された後、エッチングが行なわれるため、ビア孔形成が損なわれることが防止される。
【０１７１】
本実施例における層間絶縁膜の積層構造は、図４、図５に示す層間絶縁膜下部にエッチストッパ層を有する構成を用いた。同様の製造プロセスがエッチストッパ層を用いない図６、７の層間絶縁膜を用いるプロセスに対しても適用できる。
【０１７２】
図１１は、本発明の実施例による半導体装置の製造方法を示す断面図である。
【０１７３】
図１１（Ａ）に示すように、導電性領域１１を有する下地１０表面上に、エッチストッパ層１２、第１層間絶縁膜１７、第２層間絶縁膜１５、ハードマスク層１６を積層する。エッチストッパ層１２は、例えば厚さ５０ｎｍのＳｉＮ膜で形成する。第１層間絶縁膜１７は、例えば屈折率ｎ＝１．５、厚さ約２００ｎｍのＳｉＯ2膜によって形成する。第２層間絶縁膜１５は、例えば厚さ１０００ｎｍの弗素含有シリコン酸化膜によって形成する。ハードマスク層１６は、例えば厚さ１００ｎｍのＴｉＮ膜によって形成する。
【０１７４】
ハードマスク層１６の上に、ビア孔パターンを有する開口ＨＡを有するレジストパターンＰＲ１を形成する。
【０１７５】
レジストパターンＰＲ１をエッチングマスクとして用い、ハードマスク層１６をＣｌを含むエッチャントガスでエッチングした後、第２層間絶縁膜１５をＣＦを含むガスとＯ2を含むガスの混合ガスをエッチャントガスとする異方性プラズマエッチングによりエッチングする。その後レジストパターンＰＲ１は除去する。
【０１７６】
図１１（Ｂ）に示すように、ハードマスク層１６の表面上に配線溝パターンの開口ＷＡを有するレジストパターンＰＲ２を形成する。このレジストパターンＰＲ２をエッチングマスクとし、ハードマスク層１６のエッチングを行なう。なお、レジストパターンＰＲ２は、位置合わせずれによりビア孔内に入り込んだ形状であるが、ビア孔に連続した配線溝用開口がハードマスク層１６に形成される。
【０１７７】
図１１（Ｃ）に示すように、レジストパターンＰＲ２を除去する。ビア孔内部に入り込んでいたレジストは除去され、ビア孔全体が露出する。ハードマスク層１６をエッチングマスクとし、第２層間絶縁膜１５のコントロールエッチングを行なう。このコントロールエッチングと同時に、ビア孔下部に残存する第１層間絶縁膜１７がエッチングされ、第１エッチストッパ層１２が露出する。
【０１７８】
このようにして、配線用溝とそれに接続したビア孔がマスクの位置合わせずれにもかかわらず形成される。その後、前述の実施例同様、バリア層、主配線層を形成し、ＣＭＰ等により第２層間絶縁膜上の金属層を除去する。図９から１１に示した実施例によれば、マスク合わせ余裕を大きくとることができ、確実な接続孔の形成が行え、より電気的に良好な特性を示す配線構造を形成することができる。配線をより高密度に配置することができる。
【０１７９】
以上説明した実施例においては、１つのデュアルダマシン配線を形成した。実際の半導体装置においては、多層の配線層を形成し、各配線層において複数のデュアルダマシン構造を形成する。
【０１８０】
図１２は、半導体集積回路装置の構成例を示す断面図である。シリコン基板１０の表面には、シャロートレンチアイソレーションにより素子分離領域ＳＴＩが形成され、活性領域が画定されている。図に示す構造においては、１つの活性領域内にｎチャネルＭＯＳトランジスタｎ‐ＭＯＳが形成され、他の活性領域内にｐチャネルＭＯＳトランジスタｐ‐ＭＯＳが形成されている。
【０１８１】
各トランジスタは、基板表面上に絶縁ゲート電極構造を有し、ゲート電極の両側の基板内にｎ型又はｐ型のソース／ドレイン領域１１が形成されている。これらのソース／ドレイン領域は、前述の実施例における導電性領域である。
【０１８２】
シリコン基板１０表面上に第１エッチストッパ層１２、第１層間絶縁膜１３、第２エッチストッパ層１４、第２層間絶縁膜１５の積層が形成され、バリア層１９、主配線層２０のデュアルダマシン配線構造が形成されている。これらのデュアルダマシン配線も、その上方に形成される配線に対しては前述の実施例における導電性領域となる。
【０１８３】
図においては、両端の導電性領域１１上にそれぞれ引き出し配線構造が形成され、中央の２つの導電領域１１上に相互を接続する他の配線構造が形成されている。すなわち、図に示す２つのＭＯＳトランジスタは、コンプリメンタリＭＯＳ（ＣＭＯＳ）トランジスタを構成している。
【０１８４】
以上説明した第１配線層の上に、第３エッチストッパ層２２、第３層間絶縁膜２３、第４エッチストッパ層２４、第４層間絶縁膜２５の積層が形成され、この積層内にバリア層２９、主配線層３０のデュアルダマシン配線構造が形成されている。
【０１８５】
さらに上層には、第５エッチストッパ層３２、第５層間絶縁膜３３、第６エッチストッパ層３４、第６層間絶縁膜３５が積層され、この積層内にバリアメタル層３９、主配線層４０のデュアルダマシン配線構造が形成されている。
【０１８６】
さらに上層には、第７エッチストッパ層４２、第７層間絶縁膜４３、第８エッチストッパ層４４、第８層間絶縁膜４５の積層が形成され、この積層内にバリアメタル層４９、主配線層５０のデュアルダマシン配線構造が形成されている。このデュアルダマシン配線構造の表面を覆って、保護膜５２が形成されている。
【０１８７】
これらのデュアルダマシン配線も、前述の実施例のデュアルダマシン配線に相当する。このように、多層配線構造をデュアルダマシン配線構造を用いて形成することにより、高集積度で付随容量が小さく、配線抵抗の小さい配線構造を形成することができる。
【０１８８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えばエッチストップ層として、シリコン窒化膜の他、シリコン酸化窒化膜、シリコンカーバイド（ＳｉＣ，ＳｉＣ：Ｈ）等を用いてもよい。エッチレートの異なる膜は、組成、密度、成長方法（ＣＶＤ，蒸着、スパッタリング）、成長温度の異なるシリコン酸化膜、弗素、燐、ボロン等添加物の含有量の異なる添加物含有シリコン酸化膜、水素シルセスキオキサン（ＨＳＱ），テトラエトキシシリケート（ＴＥＯＳ）など原料の異なるシリコン酸化膜、シリコン窒化膜、シリコン酸化窒化膜、シロキサン結合を有する無機化合物膜、有機化合物膜等から選択する事ができる。デュアルダマシン配線は、金属または金属化合物で形成できる。金属としては、金、銀、白金、銅、アルミニウム、タングステン、チタン、タンタル、モリブデン等、またはこれらの合金を用いることができる。金属化合物としては、チタンナイトライド、タンタルナイトライド、タングステンナイトライド、またはモリブデンナイトライド等を用いることができる。
【０１８９】
その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。厚い、例えば５００ｎｍ以上の厚さの配線層に対してのみ、上述のデュアルダマシン配線を採用し、薄い、例えば厚さ５００ｎｍ未満の配線層に対しては、従来のデュアルダマシン配線層を採用してもよい。１つの形態としては、下層配線は、図１３〜２１に示した従来型の配線で形成し、上層配線は、図１〜１１に示した実施例による配線で形成する。
【０１９０】
なお、本発明に関し、以下を開示する。
【０１９１】
（付記１） 表面に導電性領域を有する下地と、前記下地の表面を覆う絶縁性エッチストッパ膜と、前記絶縁性エッチストッパ膜上に形成された層間絶縁膜と、前記層間絶縁膜表面から第１の深さで形成された配線用溝と、前記配線用溝底面から、前記層間絶縁膜の残りの厚さおよび前記絶縁性エッチストッパ膜を貫通し、前記導電性領域に達する接続用孔と、前記配線用溝および前記接続用孔を埋め込んで形成されたデュアルダマシン配線と、を有し、前記層間絶縁膜が前記配線用溝の側面および底面を包む第１種の絶縁層と、前記第１種の絶縁層よりも下に配置され、第１種の絶縁層とエッチング特性の異なる第２種の絶縁層とを含む半導体装置。
【０１９２】
（付記２） 前記接続孔は、前記第１種の絶縁層内で上方に向って次第に断面積が増大する部分を有する付記１記載の半導体装置。
【０１９３】
（付記３） 前記層間絶縁層が、さらに前記第２種の絶縁層の下に配置され、第２種の絶縁層とエッチング特性の異なる第３種の絶縁層を含む付記１または２記載の半導体装置。
【０１９４】
（付記４） 前記接続孔は、前記第２種の絶縁層の途中から上方に向って次第に断面積が増大する部分を有する付記３記載の半導体装置。
【０１９５】
（付記５） 前記第２種の絶縁層が、前記第１種の絶縁層のエッチング時にエッチストッパとして機能し得る層であり、前記接続用孔は前記第２種の絶縁層下部から前記導電性領域表面まで実質的に同一の断面形状を有する付記３または４記載の半導体装置。
【０１９６】
（付記６） 前記第３種の絶縁層が、前記第１の深さより小さい厚さを有する付記３〜５のいずれか１項記載の半導体装置。
【０１９７】
（付記７） 前記第２種の絶縁層が前記絶縁性エッチストッパ膜上に配置されており、前記第１の深さより小さい厚さを有する付記１または２記載の半導体装置。
【０１９８】
（付記８） 表面に導電性領域を有する下地上に絶縁性エッチストッパ膜を形成する工程と、前記絶縁性エッチストッパ膜上に、第１種の絶縁膜とその下に配置され、第１種の絶縁膜とエッチング特性の異なる第２種の絶縁膜とを含む層間絶縁膜を形成する工程と、前記層間絶縁膜の表面から、前記層間絶縁膜を貫通し、前記絶縁性エッチストッパ膜に達する接続用孔を形成する工程と、前記接続孔内に、前記第２種の絶縁膜の表面より下の高さまで有機物の保護詰物を形成する工程と、前記接続孔と重複させ、前記層間絶縁膜表面から第１種の絶縁膜中第１の深さまで配線用溝を形成する工程と、前記保護詰物を除去する工程と、前記絶縁性エッチングストッパ膜を除去し、導電性領域を有する下地までの接続用孔を貫通させる工程と、前記配線用溝および前記接続用孔を埋め込んでデュアルダマシン配線を形成する工程と、を有する半導体装置の製造方法。
【０１９９】
（付記９） 前記層間絶縁層が、さらに前記第２種の絶縁層の下に配置され、第２種の絶縁層とエッチング特性の異なる第３種の絶縁層を含む付記８記載の半導体装置の製造方法。
【０２００】
（付記１０） 前記第２種の絶縁膜は、前記第１種および第３種の絶縁膜よりエッチレートが低い付記９記載の半導体装置の製造方法。
【０２０１】
（付記１１） 前記第２種の絶縁膜が他のエッチストッパ層とその下に配置された下層絶縁膜とを有し、前記接続用孔を形成する工程が、前記第１種の絶縁膜および他のエッチストッパ膜とその下に配置された下層絶縁膜を有する第２種絶縁膜を貫通し、前記エッチストッパ膜に達する接続用孔を形成する工程である付記８記載の半導体装置の製造方法。
【０２０２】
（付記１２） 表面に導電性領域を有する下地上に絶縁性エッチストッパ膜を形成する工程と、前記絶縁性エッチストッパ膜上に、第１種の絶縁膜とその下に配置され、第１種の絶縁膜とエッチング特性の異なる第２種の絶縁膜とを含む層間絶縁膜を形成する工程と、前記層間絶縁膜の表面から、前記第１種の絶縁膜を貫通し、前記第２種の絶縁膜に達する接続用孔を形成する第１エッチング工程と、前記接続孔と重複させ、前記層間絶縁膜表面から第１種の絶縁膜中第１の深さまで配線用溝を形成するとともに、前記接続孔下の残りの層間絶縁膜を除去する第２エッチング工程と、前記絶縁性エッチングストッパ膜を除去し、導電性領域を有する下地までの接続用孔を貫通させる工程と、前記配線用溝および前記接続用孔を埋め込んでデュアルダマシン配線を形成する工程と、を有する半導体装置の製造方法。
【０２０３】
（付記１３） 前記第２のエッチング工程が、前記第２種の絶縁膜をエッチングして前記エッチストッパ膜を露出する工程と、露出したエッチストッパ膜をエッチングする工程とを含む付記１２記載の半導体装置の製造方法。
【０２０４】
（付記１４） 前記第２種の絶縁膜が、他のエッチストッパ膜とその下に配置された下層絶縁膜とを有し、前記第１エッチング工程はマスクを用いて、前記第１種の絶縁膜をエッチングする工程と、その後露出した他のエッチストッパ膜をエッチングする工程とを含み、前記第２のエッチング工程が、マスクを用いて前記接続孔下の前記下層絶縁膜をエッチングする工程と露出した前記エッチストッパ膜をエッチングする工程とを含む付記１２記載の半導体装置の製造方法。
【０２０５】
（付記１５） 前記層間絶縁膜を形成する工程が、前記層間絶縁膜の上にハードマスク層も形成し、前記第１エッチング工程が前記ハードマスク層の上に第１レジストマスクを形成する工程を含み、前記第２エッチング工程が前記ハードマスク層上に第２レジストマスクを形成し、前記ハードマスク層をエッチングする工程と、その後第２レジストマスクを除去し、ハードマスク層をエッチングマスクとして用いて、エッチングを行なう工程とを含む付記１２〜１４のいずれか１項に記載の半導体装置の製造方法。
【０２０６】
（付記１６） 表面に導電性領域を有する下地上に絶縁性エッチストッパ膜を形成する工程と、前記絶縁性エッチストッパ膜上に、下から第１種の絶縁膜と第２種の絶縁膜と第３種の絶縁膜とを含み、第２種の絶縁膜は、第１種および第３種の絶縁膜とエッチング特性の異なる層間絶縁膜を形成する工程と、前記層間膜表面から、前記第３種絶縁膜、第２種絶縁膜、第１種絶縁膜を貫通し、前記絶縁性エッチストッパ膜に達する接続用孔を形成する第１エッチング工程と、前記接続孔内に前記第１種の絶縁膜表面より高く、前記第２種の絶縁膜表面より低い高さまで有機物の保護詰物を形成する工程と、前記接続孔と重複させ、前記層間絶縁膜表面から第３種の絶縁膜中第１の深さまで配線用溝を形成する第２エッチング工程と、前記保護詰物を除去し、前記接続用孔内に前記絶縁性エッチストッパ膜を露出させる工程と、露出した前記エッチストッパ膜をエッチングする第３エッチング工程と、前記配線用溝および前記接続孔を埋め込んでデュアルダマシン配線を形成する工程と、を有する半導体装置の製造方法。
【０２０７】
（付記１７） 表面に導電性領域を有する下地上に絶縁性エッチストッパ膜を形成する工程と、前記絶縁性エッチストッパ膜上に、下から第１種の絶縁膜と第２種の絶縁膜と第３種の絶縁膜とを含み、第２種の絶縁膜は第１種および第３種の絶縁膜とエッチング特性の異なる層間絶縁膜を形成する工程と、前記層間絶縁膜の表面から、前記第３種の絶縁膜を貫通し、前記第２種の絶縁膜に達する接続用孔を形成する第１エッチング工程と、前記接続孔底面に露出した第２種の絶縁膜をエッチングする第２エッチング工程と、前記接続孔と重複させ、前記層間絶縁膜表面から第３種の絶縁膜中第１の深さで配線用溝を形成するとともに、前記接続孔下の第１種の絶縁膜をエッチングして前記エッチストッパ膜を露出する第３エッチング工程と、露出した前記エッチストッパ膜をエッチングする第４エッチング工程と前記配線用溝および前記接続用孔を埋め込んでデュアルダマシン配線を形成する工程と、を有する半導体装置の製造方法。
【０２０８】
（付記１８） 前記層間絶縁膜を形成する工程が、前記層間絶縁膜の上にハードマスク層も形成し、前記第１エッチング工程が前記ハードマスク層の上に第１レジストマスクを形成する工程と、前記第１レジストマスクをエッチングマスクとして用い、ハードマスク層をエッチングする工程とを含み、前記第３エッチング工程が前記ハードマスク層上に第２レジストマスクを形成し、前記第２レジストマスクをエッチングマスクとして用い、前記ハードマスク層をエッチングする工程と、その後第２レジストマスクを除去し、ハードマスク層をエッチングマスクとして用いて、エッチングを行なう工程とを含む付記１７に記載の半導体装置の製造方法。
【０２０９】
上述の実施例によれば、好適なデュアルダマシン配線構造を有する半導体装置が提供される。
【符号の説明】
【０２１０】
１０ 下地
１１ 導電性領域
１２、１４ エッチストッパ層
１３、１５ 層間絶縁膜
１６ 反射防止膜
１８ ハードマスク層
１９ バリアメタル層
２０ 主配線層
【図１】
2011009770.tif 000003
【図２】
2011009770.tif 000004
【図３】
2011009770.tif 000005
【図４】
2011009770.tif 000006
【図５】
2011009770.tif 000007
【図６】
2011009770.tif 000008
【図７】
2011009770.tif 000009
【図８】
2011009770.tif 000010
【図９】
2011009770.tif 000011
【図１０】
2011009770.tif 000012
【図１１】
2011009770.tif 000013
【図１２】
2011009770.tif 000014
【図１３】
2011009770.tif 000015
【図１４】
2011009770.tif 000016
【図１５】
2011009770.tif 000017
【図１６】
2011009770.tif 000018
【図１７】
2011009770.tif 000019
【図１８】
2011009770.tif 000020
【図１９】
2011009770.tif 000021
【図２０】
2011009770.tif 000022
【図２１】
2011009770.tif 000023