(57)【要約】【課題】  半導体装置及びその製造方法に関し、バリアメタルの絶縁膜及びＣｕに対する密着性と、Ｃｕ拡散防止とを両立する。【解決手段】  絶縁膜に設けた凹部の側壁にシール絶縁膜を形成し、シール絶縁膜の内側に順にシール絶縁膜との密着性が優れている第１の導電性バリア層、Ｃｕ拡散阻止能力が高い第２の導電性バリア層、及び、Ｃｕ系埋込電極との密着性が優れている第３の導電性バリア層の３層構造のバリア層を介してＣｕ系埋込電極を設ける。【選択図】          図１
2011009642.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜と、
前記絶縁膜に設けられた凹部と、
前記凹部の側壁に形成されたシール絶縁膜と、
前記凹部内であって、前記シール絶縁膜の内側に順に設けられた第１の導電性バリア層、第２の導電性バリア層、及び、第３の導電性バリア層を介して形成されたＣｕ系埋込電極を設けた半導体装置であって、
前記第３の導電性バリア層は、前記第２の導電性バリア層よりＣｕ系埋込電極との密着性が優れており、
前記第２の導電性バリア層は、前記第３の導電性バリア層よりＣｕ拡散阻止能力が高く、且つ、
前記第１の導電性バリア層は、前記第２の導電性バリア層より前記側壁をシールする絶縁膜との密着性が優れている
ことを特徴とする半導体装置。
【請求項２】
前記第１の導電性バリア層が、酸化ルテニウムであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２の導電性バリア層が、窒素を含む非晶質性のルテニウムであることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第３の導電性バリア層が、窒素を含まない結晶性のルテニウムであることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
絶縁膜に凹部を形成する工程と、
前記凹部の側壁にシール絶縁膜を形成する工程と、
前記凹部内であって前記シール絶縁膜の内側に第１の導電性バリア層を成膜する工程と、
前記第１の導電性バリア層上に前記第１の導電性バリア層よりＣｕ拡散阻止能力が高い第２の導電性バリア層を成膜する工程と、
前記第２の導電性バリア層上に前記第２の導電性バリア層よりＣｕに対する密着性が優れる第３の導電性バリア層を成膜する工程と、
前記第３の導電性バリア層上に前記凹部を埋め込むようにＣｕ系電極材料を堆積する工程と、
前記Ｃｕ系電極材料と、前記第３の導電性バリア層と、前記第２の導電性バリア層と、前記第１の導電性バリア層とを前記凹部を形成した絶縁膜の表面が露出するまで化学機械研磨を行って研磨する工程と
を有し、前記第１の導電性バリア層は、前記第２の導電性バリア層より前記シール絶縁膜との密着性が優れていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関するものであり、例えば、埋込配線を形成する際のバリア層の構成に関するものである。
【背景技術】
【０００２】
近年、半導体装置の電極材料或いは配線材料として、アルミニウムが広く用いられてきた。しかし、近年の半導体装置の微細化や処理の高速化の要求に伴い、電極や配線をアルミニウムで対応することが困難になってきている。そのため、エレクトロマイグレーションに強く、比抵抗がアルミニウムより小さな銅を利用する試みが進められている。
【０００３】
一方、半導体装置の高速化のためには、電極及び配線の低抵抗化とともに、信号遅延の要因となる寄生容量を低減するために層間絶縁膜の低誘電率化が必要になる。このような絶縁膜としてｋ値の低い所謂ｌｏｗ−ｋ材料が適用されている。
【０００４】
しかし、Ｌｏｗ−ｋ材料は一般には空孔を有することでｋ値を下げているため、空孔があるが故に、配線材料であるメタルがＬｏｗ−ｋ材料に拡散し易いという問題がある。そのため、ダマシン構造を有する銅多層配線において、Ｌｏｗ−ｋ材料からなる層間絶縁膜に設けた配線用トレンチの側壁を絶縁膜でシールしている（例えば、特許文献１参照）。
【０００５】
また、銅埋込配線の微細化にともなう配線抵抗値の上昇の回避、ならびに銅の領域周辺に酸化ルテニウム等の金属酸化膜層を形成することで、ＴＤＤＢ（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｅａｒｋｄｏｗｎ：経時破壊）寿命の長寿命化等の配線信頼性を確保している（例えば、特許文献２参照）。
【０００６】
特に、銅はＳｉ−Ｏを含む絶縁膜に対し拡散し易く、拡散を防ぐためにバリアメタル層が銅成膜前に配線ならびにビアホール側壁に成膜されている。バリアメタル層としては、一般にはＴａ、Ｔｉ、ＴａＮ等が用いられているが、Ｃｕよりも抵抗値が高いという特徴を持つ。例えば、銅の比抵抗値が１．７×１０-6Ω・ｃｍであるのに対して、Ｔａは１５×１０-6Ω・ｃｍ、Ｔｉは８０×１０-6Ω・ｃｍである。
【０００７】
配線の微細化が進むにつれ、配線抵抗に占めるバリアメタル膜に抵抗値の占める割合が高くなるため、銅ならびにバリアメタルのトータルの抵抗値が上昇する問題が発生する。例えば、ＩＴＲＳ２００６（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｏｆ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ  ２００６  Ｅｄｉｔｉｏｎ）が示すテクノロジーロードマップによれば、ｈｐ（ｈａｒｆ  ｐｉｔｃｈ）３２ｎｍ世代（配線ピッチ６４ｎｍ）の銅配線の比抵抗値は４．８３×１０-6Ω・ｃｍとされている。
【０００８】
また、配線のＴＤＤＢ寿命信頼性を確保するためには、Ｃｕ界面における密着を向上させることが効果的である。例えば、結晶性のＲｕは比抵抗が低くＣｕとの密着性が良好なバリアメタルとして知られている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００５−２３６２８５号公報
【特許文献２】特開２００８−１５９７２０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、結晶性Ｒｕの場合には結晶性が故に結晶欠陥を通してＣｕが外部に拡散してしまうという問題がある。そこで、Ｃｕの外部拡散し難い材料として窒素を含む非晶質のＲｕを下地として成膜することで、Ｃｕの拡散を回避することができる。
【００１１】
しかし、このような非晶質のＲｕは側壁の絶縁膜との密着性が低いために、ＣＭＰ処理の時にせん断応力により、剥れが発生するという問題がある。一方、上述の酸化ルテニウムは絶縁膜との密着性が良好であるが、ポーラス絶縁膜と直接接すると膜中の水分の影響でポーラス絶縁膜に拡散するという問題がある。
【００１２】
したがって、本発明は、バリアメタルの絶縁膜及びＣｕに対する密着性と、Ｃｕ拡散防止とを両立することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一観点からは、絶縁膜と、前記絶縁膜に設けられた凹部と、前記凹部の側壁に形成されたシール絶縁膜と、前記凹部内であって、前記シール絶縁膜の内側に順に設けられた第１の導電性バリア層、第２の導電性バリア層、及び、第３の導電性バリア層を介して形成されたＣｕ系埋込電極を設けた半導体装置であって、前記第３の導電性バリア層は、前記第２の導電性バリア層よりＣｕ系埋込電極との密着性が優れており、前記第２の導電性バリア層は、前記第３の導電性バリア層よりＣｕ拡散阻止能力が高く、且つ、前記第１の導電性バリア層は、前記第２の導電性バリア層より前記側壁をシールする絶縁膜との密着性が優れていることを特徴とする半導体装置が提供される。
【００１４】
また、本発明の別の観点からは、絶縁膜に凹部を形成する工程と、前記凹部の側壁にシール絶縁膜を形成する工程と、前記凹部内であって前記シール絶縁膜の内側に第１の導電性バリア層を成膜する工程と、前記第１の導電性バリア層上に前記第１の導電性バリア層よりＣｕ拡散阻止能力が高い第２の導電性バリア層を成膜する工程と、前記第２の導電性バリア層上に前記第２の導電性バリア層よりＣｕに対する密着性が優れる第３の導電性バリア層を成膜する工程と、前記第３の導電性バリア層上に前記凹部を埋め込むようにＣｕ系電極材料を堆積する工程と、前記Ｃｕ系電極材料と、前記第３の導電性バリア層と、前記第２の導電性バリア層と、前記第１の導電性バリア層とを前記凹部を形成した絶縁膜の表面が露出するまで化学機械研磨を行って研磨する工程とを有し、前記第１の導電性バリア層は、前記第２の導電性バリア層より前記シール絶縁膜との密着性が優れていることを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１５】
開示の半導体装置及びその製造方法によれば、バリアメタルを３層構造にしているのでバリアメタルの絶縁膜及びＣｕに対する密着性と、Ｃｕ拡散防止とを両立することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態の配線構造の概念的断面図である。
【図２】本発明の実施の形態の配線構造の形成工程の途中までの説明図である。
【図３】本発明の実施の形態の配線構造の形成工程の図２以降の途中までの説明図である。
【図４】本発明の実施の形態の配線構造の形成工程の図３以降の途中までの説明図である。
【図５】本発明の実施の形態の配線構造の形成工程の図４以降の説明図である。
【図６】本発明におけるエレクトロマイグレーション試験パターンの概略的断面図である。
【図７】本発明及び実施例１の半導体装置の概略的断面図である。
【発明を実施するための形態】
【００１７】
ここで、図１乃至図６を参照して、本発明の実施の形態を説明する。図１は本発明の実施の形態の配線構造の概念的断面図である。プラグ２を埋め込んだ下地絶縁膜１上に形成した層間絶縁膜３に凹部を形成し、凹部の側壁をシール用の絶縁膜４でシールし、第１のバリアメタル膜５乃至第３のバリアメタル膜７を介してＣｕ配線８を埋め込んだものである。
【００１８】
このような層間絶縁膜３としては所謂Ｌｏｗ−ｋ材料が好適であり、例えば、絶縁材料として、例えば、Ｂｌａｃｋ  Ｄｉａｍｏｎｄ（ＡＭＡＴ社製商品名）、Ｃｏｒａｌ（ノベラスシステム社製商品名）或いはＡｕｒｏｌａＵＫＬ（ＡＳＭ社製商品名）等が挙げられる。
【００１９】
また、凹部の側壁をシールする絶縁膜４としては、シリコンカーバイド、シリコンオキシカーバイド、シリコンナイトライド、シリコンオキシナイトライド、シリコンオキサイド等の内、１種以上が用いられている。なお、バリア性の観点からシリコンオキシカーバイドがより好適である。
【００２０】
また、第１のバリアメタル膜５としては、凹部の側壁をシールする絶縁膜４との密着性が良好な材料が望ましく、例えば、酸化ルテニウムが好適である。この酸化ルテニウムを成膜する場合には、酸素を含む雰囲気中、例えば、酸素雰囲気中でルテニウムを物理気相堆積法、例えば、スパッタリング法を用いて成膜すれば良い。
【００２１】
また、第２のバリアメタル膜としては、酸化ルテニウムより絶縁膜４との密着性は劣るが、Ｃｕ拡散阻止能力の高い窒素を０．５ａｔｏｍ％〜１５．０ａｔｏｍ％含有する非晶質のＲｕが好適である。この非晶質のＲｕを成膜する場合には、窒素を含む雰囲気中、例えば、窒素雰囲気中でルテニウムを物理気相堆積法、例えば、スパッタリング法を用いて成膜すれば良い。
【００２２】
また、第３のバリアメタル膜としては、非晶質のＲｕよりＣｕ拡散阻止能力は劣るが、Ｃｕとの密着性が良好な結晶性のＲｕが好適である。この結晶性のＲｕを成膜する場合には、窒素及び酸素を含まない雰囲気中、例えば、真空中でルテニウムを物理気相堆積法、例えば、スパッタリング法を用いて成膜すれば良い。なお、Ｃｕ配線８は純粋なＣｕである必要はなく、エレクトロマイグレーション耐性を高めるために、３．０重量％以下のＡｌ或いはＳｉを添加しても良い。
【００２３】
次に、図２乃至図５を参照して、本発明の実施の形態の配線構造の形成工程を説明する。まず、図２（ａ）に示すように、ＰＳＧ（リンガラス）等からなる下地絶縁膜１１にＷ等からなるプラグ１２を埋め込んだのち、エッチングストッパー膜１３、層間絶縁膜１４、及び、キャップ膜１５を順次堆積する。この場合のエッチングストッパー膜１３は、例えば、比誘電率３．６のシリコンオキシカーバイド（ＳｉＯＣ）を用い、厚さは１０ｎｍ〜４０ｎｍとする。
【００２４】
また、層間絶縁膜１４としては、ｋ値が２．６以下の低誘電率絶縁材料からなるポーラスＬｏｗ−ｋ材料であるＣＶＤ系のＳｉＯＣ膜が好適である。このような、材料としては、上述のＢｌａｃｋ  Ｄｉａｍｏｎｄ（ＡＭＡＴ社製商品名）、Ｃｏｒａｌ（ノベラスシステム社製商品名）或いはＡｕｒｏｌａＵＫＬ（ＡＳＭ社製商品名）等が挙げられる。なお、厚さは、６０ｎｍ〜１２０ｎｍとする。また、キャップ膜１５としては、ＳｉＯ２が好適であり、厚さは、３０ｎｍ〜７０ｎｍとする。
【００２５】
次いで、図２（ｂ）に示すように、レジストパターン（図示を省略）をマスクとしてエッチングを施すことによって、キャップ膜１５乃至エッチングストッパー膜１３を順次エッチングして配線用凹部１６を形成する。
【００２６】
次いで、図２（ｃ）に示すように、厚さが、例えば、３ｎｍのシール絶縁膜１７を堆積させる。この場合のシール絶縁膜１７としては、シリコンカーバイド、シリコンオキシカーバイド、シリコンナイトライド、シリコンオキシナイトライド、シリコンオキサイド等を用いる。
【００２７】
次いで、図３（ｄ）に示すように、ドライエッチングによってキャップ膜１５の表面と配線用凹部１６の底面に堆積したシール絶縁膜１７を除去して、配線用凹部１６の側壁にのみシール絶縁膜１７を残存させる。
【００２８】
次いで、図３（ｅ）に示すように、配線用凹部１６の内面を厚さが０．５ｎｍ〜１０ｎｍの酸化物バリア膜１８で被覆する。この場合の酸化物バリア膜１８は、酸素雰囲気中でＲｕをスパッタリングして形成した酸化ルテニウム膜がシール絶縁膜１７との密着性の観点から好適である。
【００２９】
次いで、図３（ｆ）に示すように、酸化物バリア膜１８の表面を厚さが２ｎｍ〜１０ｎｍの非晶質バリアメタル膜１９で被覆する。この場合の非晶質バリアメタル膜１９は、窒素雰囲気中でＲｕをスパッタリングすることによって形成した窒素を含有する非晶質ルテニウム膜がＣｕ拡散阻止能力の観点から好適である。
【００３０】
次いで、図４（ｇ）に示すように、非晶質バリアメタル膜１９の表面を厚さが３ｎｍ〜１０ｎｍの結晶性バリアメタル膜２０で被覆する。この場合の結晶性バリアメタル膜２０は、真空中でＲｕをスパッタリングすることによって形成した結晶性ルテニウム膜がＣｕとの密着性の観点から好適である。
【００３１】
次いで、図４（ｈ）に示すように、結晶性バリアメタル膜２０の表面上に無電解メッキ法によって厚さが、例えば、３０ｎｍのＣｕめっきシード層２１を形成する。シード層はストッパを用いて形成しても差し支えない。その場合、バリアメタル層を形成後、連続で真空中で成膜されることが望ましい。次いで、電解めっき法を用いて凹部を完全に埋め込むようにＣｕめっき膜２２を成膜する。
【００３２】
次いで、図５（ｉ）に示すように、ＣＭＰ処理を施すことによって、キャップ膜１５が露出するまで研磨することによって平坦化してＣｕ埋込配線２３を形成する。このＣＭＰ工程において、相対的に硬い結晶性バリアメタル膜２０及び非晶質バリアメタル膜１９を研磨する際に、例えば、２．５ｐｓｉ程度の高圧研磨を行う。
【００３３】
一方、相対的に脆い酸化物バリア膜１８を研磨する際には、研磨後の配線表面におけるスクラッチ発生を抑制するために、酸またはアルカリ性スラリーで１ｐｓｉ程度の低圧研磨を行う。スクラッチの発生を抑制することによって、ＴＤＤＢ試験時におけるリークパスの無い配線を形成することが可能になる。なお、バリア膜研磨の際、研磨残りを回避する点から、２０ｎｍ〜４０ｎｍ程度の削り込みを行う。
【００３４】
次いで、平坦化を行った後、表面を酸性またはアルカリ性の溶液で表面を洗浄することにより、研磨後の残留メタルを除去することが望ましい。この場合の洗浄後の配線表面における絶縁膜部のメタル濃度が５×１０11ａｔｏｍ／ｃｍ2 以下になるまで洗浄することが望ましい。なお、表面の研磨残渣等の異物を除去するために二流体スプレー等で処理を行っても差し支えない。
【００３５】
次いで、図５（ｊ）に示すように、平坦化された表面上に、再び、厚さが、例えば、３０ｎｍのシリコンオキシカーバイド等からなるエッチングストッパー膜２４を形成する。以降は、層間絶縁膜及びキャップ膜の堆積工程、配線用凹部或いはビアホールの形成工程、シール絶縁膜の形成工程、多層バリア層の形成工程、Ｃｕの堆積工程、平坦化工程を必要とする多層構造の積層数に応じて順次行う。
【００３６】
このように、本発明の実施の形態においては、配線用凹部の側壁をシール絶縁膜で被覆したのち、３層構造のバリア層を設けているので、バリア層の層間絶縁膜及びＣｕに対する密着性と、Ｃｕ拡散防止とを両立することが可能となる。また、バリア層の層間絶縁膜及びＣｕに対する密着性が良好であるので、ＣＭＰ処理においてせん断応力による剥離が生ずることがない。
【００３７】
この実施の形態の配線構造について、幅／スペース＝７０ｎｍ／７０ｎｍで長さが１ｍｍの櫛歯パターンを用いて、１５０℃の温度において３０Ｖの電圧を印加してＴＤＤＢ試験を行った。その結果、試験時間１００時間で１００チップ中不良発生は０個であったのに対し、バリアメタルとして結晶性ルテニウムのみを成膜した場合、不良発生は９０個であった。
【００３８】
次に、エレクトロマイグレーション耐性試験を行った。図６は本発明におけるエレクトロマイグレーション試験パターンの概略的断面図であり、１層目Ｃｕ埋込配線４１及び２層目Ｃｕ埋込配線４３はそれぞれ幅７０ｎｍ、厚さ１００ｎｍ、長さ２００μｍとした。また、ビア４２は直径７０ｎｍ、高さ１００μｍとした。
【００３９】
この図６に示すエレクトロマイグレーション評価用パターンを用いて、３００℃の温度において、０．２ｍＡの電流を流して試験を行った。その結果、試験時間５０時間で１００チップ中不良発生は０個であったのに対し、バリアメタルとして結晶性ルテニウムのみを成膜した場合不良発生は８４個であった。
【００４０】
また、効果を確認するために比較例１乃至比較例３を作製して本発明の実施の形態と同様の条件でＴＤＤＢ試験及びエレクトロマイグレーション耐性試験を行った。
比較例１はシール絶縁膜を形成せずに、配線用凹部の側壁に酸化ルテニウムのみを成膜した構造とした。ＴＤＤＢ試験においては、試験時間１００時間で１００チップ中不良発生は１００個であった。また、エレクトロマイグレーション耐性試験においては、試験時間５０時間で１００チップ中不良発生は２０個であった。
【００４１】
また、比較例２はバリア膜として酸化ルテニウムのみを成膜した構造とした。ＴＤＤＢ試験においては、試験時間１００時間で１００チップ中不良発生は２０個であった。また、エレクトロマイグレーション耐性試験においては、試験時間５０時間で１００チップ中不良発生は１００個であった。
【００４２】
また、比較例３はバリア膜として非晶質ルテニウムのみを成膜した構造とした。ＴＤＤＢ試験においては、試験時間１００時間で１００チップ中不良発生は１００個であった。また、エレクトロマイグレーション耐性試験においては、試験時間５０時間で１００チップ中不良発生は１００個であった。
【００４３】
このように、本発明の実施の形態においては３層構造のバリア層を用いており、酸化物バリア層はＲｕ単体或いは窒素含有Ｒｕと比べて、絶縁膜と密着性が良好であるため、ＳｉＯＣ等の絶縁膜と非晶質バリアメタル膜との間の密着層として機能する。
【００４４】
また、酸化物バリア膜は非晶質バリアメタル膜とシール絶縁膜とに挟まれた構造となるため、外部ならびにＣｕ埋込配線側にＲｕが拡散することがない。更に非晶質バリアメタル成膜時に発生するトレンチ側壁に対するメタル打ち込みを緩和することができる。また、非晶質バリアメタル膜上に結晶性バリアメタル膜を成膜することで、Ｃｕ埋込配線との密着性の良好なバリアメタル層を形成することができる。
【実施例１】
【００４５】
以上を前提として、次に、図７を参照して本発明の実施例１の半導体装置の製造工程を説明する。図３は、本発明の実施例１による製造方法で作製した半導体装置の概略的断面図であり、まず、例えば、直径が３００ｍｍのシリコン基板５１の表面にシャロートレンチアイソレーション（ＳＴＩ）による素子分離絶縁膜５２を形成し、この素子分離絶縁膜５２で囲まれた活性領域内に、ＭＯＳＦＥＴ５３を形成する。
【００４６】
このＭＯＳＦＥＴ５３は、ゲート絶縁膜５４、ゲート電極５５、ソース領域５７、及び、ドレイン領域５８で構成される。ゲート電極５５の側壁にはサイドウォール５６が設けられており、ソース領域５７及びドレイン領域５８のゲート電極寄りにはエクテンション領域が形成されている。
【００４７】
次いで、例えば、ＣＶＤ法を用いて全面にリンガラス（ＰＳＧ）からなる厚さ１．５μｍの層間絶縁膜５９を堆積させたのち、層間絶縁膜５９を貫通するとともにソース領域５７及びドレイン領域５８に達する２本のビアホールを形成する。このビアホール内にＣＭＰ法を用いてＴｉＮ膜を介してタングステン（Ｗ）からなる導電性プラグ６０，６１で充填する。
【００４８】
次いで、例えば、原料ガスとしてテトラメチルシランならびに炭酸ガスを用いたＣＶＤにより、層間絶縁膜５９上にエッチングストッパーとなる比誘電率が３．６のＳｉＯＣ膜６２を形成する。成膜条件は、下記の通りである。
テトラメチルシランの流量：５００ｓｃｃｍ
炭酸ガスの流量：１５０ｓｃｃｍ
圧力：約６００Ｐａ（４．５Ｔｏｒｒ）
１３．５６ＭＨｚのＲＦ電力：６００Ｗ
４００ｋＨｚのＲＦ電力：１０Ｗ
基板温度：４００℃
とした。
なお、ＲＦ電力を投入するための平行平板電極の面積は、シリコン基板５１の面積とほぼ等しい。
【００４９】
次いで、ＳｉＯＣ膜６２上に、例えば、ｋ値２．６以下の低誘電率絶縁材料、例えば、ポーラスＬｏｗ−ｋ材料であるＢｌａｃｋ  Ｄｉａｍｏｎｄ（ＡＭＡＴ社製商品名）を成膜して厚さが、例えば、１００ｎｍのポーラスシリカ膜６３を形成する。次いで、全面に厚さが、例えば、６０ｎｍのＳｉＯ２キャップ膜６４を成膜する。
【００５０】
次いで、配線用トレンチの内面が厚さ３ｎｍのＳｉＯＣ膜で覆ったのち、ドライエッチングによって配線用トレンチの底面とＳｉＯ２キャップ膜６４の表面に堆積したＳｉＯＣ膜を除去して配線用トレンチの側壁を覆うシール絶縁膜６６を形成する。
【００５１】
次いで、スパッタリング法を用いて配線用トレンチの内面に厚さが１ｎｍの酸化Ｒｕ膜６７、厚さが３ｎｍの窒素を含む非晶質Ｒｕ膜６８、及び、厚さが５ｎｍの窒素を含まない結晶性Ｒｕ膜６９を順次成膜して３層構造のバリア膜６５を形成する。
【００５２】
次いで、無電解めっき法により厚さが３０ｎｍのＣｕめっきシード層７１を形成したのち、電解めっき法によりＣｕめっき膜７２を形成する。次いで、ＳｉＯ２キャップ膜６４が露出するまでＣＭＰ処理を行ってＣｕ埋込配線７０を形成する。
【００５３】
次いで、全面に再びエッチングストッパーとなる厚さが、例えば、３０ｎｍＳｉＯＣ膜７３、厚さが、例えば、１５０ｎｍのポーラスシリカ膜７４、ミドルストッパーとなる厚さが、例えば、３０ｎｍのＳｉＯＣ膜７５、厚さが、例えば、１５０ｎｍのポーラスシリカ膜７６、及び、厚さが、例えば、１００ｎｍのＳｉＯ２キャップ膜７７を順次堆積する。
【００５４】
次いで、ＳｉＯ２キャップ膜７７乃至ＳｉＯＣ膜７５に配線用トレンチを形成するとともに、ポーラスシリカ膜７４及びＳｉＯＣ膜７３にＣｕ埋込配線７０に達するビアホールを形成する。
【００５５】
次いで、スパッタリング法を用いて配線用トレンチ及びビアホールの内面に厚さが１ｎｍの酸化Ｒｕ膜、厚さが３ｎｍの窒素を含む非晶質Ｒｕ膜、及び、厚さが５ｎｍの窒素を含まない結晶性Ｒｕ膜を順次成膜して３層構造のバリア膜７８を形成する。
【００５６】
次いで、無電解めっき法により厚さが３０ｎｍのＣｕめっきシード層を形成したのち、電解めっき法によりＣｕめっき膜を形成する。次いで、ＳｉＯ２キャップ膜７７が露出するまでＣＭＰ処理を行ってＣｕ埋込配線８０及びＣｕプラグ７９を形成する。
【００５７】
次いで、必要とする多層配線構造の数に応じてデュアルダマシン工程を繰り返したのち、最も上のＣｕ埋込配線８１を含む配線層の上に、再びエッチングストッパーとなる厚さが、例えば、３０ｎｍＳｉＯＣ膜８２、及び、厚さが、例えば、１５０ｎｍのポーラスシリカ膜８３を形成する。
【００５８】
次いで、ポーラスシリカ膜８３及びＳｉＯＣ膜８２を貫通するとともにＣｕ埋込配線８１に達するビアホールを形成したのち、ＴｉＮ膜を介してＷを埋め込んでＣＭＰ処理することによってＷプラグ８４を形成する。
【００５９】
次いで、ポーラスシリカ膜８３の上にＷプラグ８４に接続されるアルミニウムからなるパッド８５を形成したのち、パッド８５及びポーラスシリカ膜８３をＳｉＮ保護膜８６で覆う。最後にＳｉＮ保護膜８６にパッド８５の表面を露出させる開口を形成することによって、本発明の実施例１の半導体装置の基本構成が完成する。
【００６０】
なお、上記の実施例の説明においては、Ｃｕ埋込配線７０はバリア膜６５を介してＷプラグ６１と接続されている。しかし、バリア膜６５の成膜時のスパッタ条件を調整することにより、配線用トレンチの底部にバリア膜６５が堆積しない条件でバリア膜６５を成膜しても良い。その結果、Ｃｕ埋込配線７０とＷプラグ６１との間には比較的高抵抗なバリア膜６５が存在しないので、直列抵抗がより低くなる。
【００６１】
ここで、実施例１を含む本発明の実施の形態に関して、以下の付記を開示する。
（付記１）  絶縁膜と、前記絶縁膜に設けられた凹部と、前記凹部の側壁に形成されたシール絶縁膜と、前記凹部内であって、前記シール絶縁膜の内側に順に設けられた第１の導電性バリア層、第２の導電性バリア層、及び、第３の導電性バリア層を介して形成されたＣｕ系埋込電極を設けた半導体装置であって、前記第３の導電性バリア層は、前記第２の導電性バリア層よりＣｕ系埋込電極との密着性が優れており、前記第２の導電性バリア層は、前記第３の導電性バリア層よりＣｕ拡散阻止能力が高く、且つ、前記第１の導電性バリア層は、前記第２の導電性バリア層より前記側壁をシールする絶縁膜との密着性が優れていることを特徴とする半導体装置。
（付記２）  前記シール絶縁膜は、シリコンカーバイド、シリコンオキシカーバイド、シリコンナイトライド、シリコンオキシナイトライド、シリコンオキサイドのうちのいずれかであることを特徴とする付記１に記載の半導体装置。
（付記３）  前記第１の導電性バリア層が、酸化ルテニウムであることを特徴とする付記１または付記２に記載の半導体装置。
（付記４）  前記第２の導電性バリア層が、窒素を含む非晶質性のルテニウムであることを特徴とする付記１乃至付記３のいずれか１に記載の半導体装置。
（付記５）  前記第３の導電性バリア層が、窒素を含まない結晶性のルテニウムであることを特徴とする付記１乃至付記４のいずれか１に記載の半導体装置。
（付記６）  前記Ｃｕ系埋込電極を埋め込んだ前記絶縁膜の前記Ｃｕ系埋込電極の上面と同じ高さの位置の表面のメタル濃度が、５×１０11ａｔｏｍ／ｃｍ2 以下であることを特徴とする付記１乃至付記５のいずれか１に記載の半導体装置。
（付記７）  絶縁膜に凹部を形成する工程と、前記凹部の側壁にシール絶縁膜を形成する工程と、前記凹部内であって前記シール絶縁膜の内側に第１の導電性バリア層を成膜する工程と、前記第１の導電性バリア層上に前記第１の導電性バリア層よりＣｕ拡散阻止能力が高い第２の導電性バリア層を成膜する工程と、前記第２の導電性バリア層上に前記第２の導電性バリア層よりＣｕに対する密着性が優れる第３の導電性バリア層を成膜する工程と、前記第３の導電性バリア層上に前記凹部を埋め込むようにＣｕ系電極材料を堆積する工程と、前記Ｃｕ系電極材料と、前記第３の導電性バリア層と、前記第２の導電性バリア層と、前記第１の導電性バリア層とを前記凹部を形成した絶縁膜の表面が露出するまで化学機械研磨を行って研磨する工程とを有し、前記第１の導電性バリア層は、前記第２の導電性バリア層より前記シール絶縁膜との密着性が優れていることを特徴とする半導体装置の製造方法。
（付記８）  前記平坦化する工程の後に、前記露出した絶縁膜の表面のメタル濃度が、５×１０11ａｔｏｍ／ｃｍ2 以下になるまで、酸性またはアルカリ性の溶液で前記露出した絶縁膜の表面を洗浄する工程を有することを特徴とする付記７に記載の半導体装置の製造方法。
（付記９）  前記第１の導電性バリア層の成膜工程が、酸素を含む雰囲気中でルテニウムを物理気相堆積法により成膜する工程であることを特徴とする付記７または付記８に記載の半導体装置の製造方法。
（付記１０）  前記第２の導電性バリア層の成膜工程が、窒素を含む雰囲気中でルテニウムを物理気相堆積法により成膜する工程であることを特徴とする付記７乃至付記９のいずれか１に記載の半導体装置の製造方法。
（付記１１）  前記第３の導電性バリア層の成膜工程が、窒素及び窒素を含まない雰囲気中でルテニウムを物理気相堆積法により成膜する工程であることを特徴とする付記７乃至付記１０のいずれか１に記載の半導体装置の製造方法。
【符号の説明】
【００６２】
１  下地絶縁膜
２  プラグ
３  層間絶縁膜
４  絶縁膜
５  第１のバリアメタル膜
６  第２のバリアメタル膜
７  第３のバリアメタル膜
８  Ｃｕ配線
１１  下地絶縁膜
１２  プラグ
１３  エッチングストッパー膜
１４  層間絶縁膜
１５  キャップ膜
１６  配線用凹部
１７  シール絶縁膜
１８  酸化物バリア膜
１９  非晶質バリアメタル膜
２０  結晶性バリアメタル膜
２１  Ｃｕめっきシード層
２２  Ｃｕめっき膜
２３  Ｃｕ埋込配線
２４  エッチングストッパー膜
４１  １層目Ｃｕ埋込配線
４２  ビア
４３  ２層目Ｃｕ埋込配線
５１  シリコン基板
５２  素子分離絶縁膜
５３  ＭＯＳＦＥＴ
５４  ゲート絶縁膜
５５  ゲート電極
５６  サイドウォール
５７  ソース領域
５８  ドレイン領域
５９  層間絶縁膜
６０，６１，８４  Ｗプラグ
６２，７３，７５，８２  ＳｉＯＣ膜
６３，７４，７６，８３  ポーラスシリカ膜
６４，７７  ＳｉＯ２キャップ膜
６５，７８  バリア膜
６６  シール絶縁膜
６７  酸化Ｒｕ膜
６８  非晶質Ｒｕ膜
６９  結晶性Ｒｕ膜
７０，８０，８１  Ｃｕ埋込配線
７１  Ｃｕめっきシード層
７２  Ｃｕめっき膜
７９  Ｃｕプラグ
８５  Ａｌパッド
８６  ＳｉＮ保護膜
【図１】
2011009642.tif 000003
【図２】
2011009642.tif 000004
【図３】
2011009642.tif 000005
【図４】
2011009642.tif 000006
【図５】
2011009642.tif 000007
【図６】
2011009642.tif 000008
【図７】
2011009642.tif 000009