(57)【要約】【課題】センサチップの検出精度の向上を図ることのできる半導体物理量センサを得る。【解決手段】半導体を用いた物理量センサチップ２をパッケージ４内に実装する半導体物理量センサ１において、物理量センサチップ２の一端側にセンサ本体部２０を配置するとともに、他端側に支持部３０を設け、当該支持部３０のみがパッケージ４に実装されるようにした。【選択図】図２
2011075485.tif 000002
【特許請求の範囲】
【請求項１】
半導体を用いた物理量センサチップをパッケージ内に実装する半導体物理量センサにおいて、
前記物理量センサチップの一端側にセンサ本体部を配置するとともに、他端側に支持部を設け、当該支持部のみを前記パッケージ内に実装することを特徴とする半導体物理量センサ。
【請求項２】
前記支持部は、前記センサ本体部の錘部が形成される半導体層の延在部に形成されていることを特徴とする請求項１に記載の半導体物理量センサ。
【請求項３】
前記パッケージの前記センサ本体部と対向する部位を、前記錘部の前記物理量センサチップの厚さ方向への移動を規制するストッパとしたことを特徴とする請求項２に記載の半導体物理量センサ。
【請求項４】
前記支持部に、前記物理量センサチップの出力信号を信号処理する信号処理チップが一体に設けられていることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体物理量センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体物理量センサに関する。
【背景技術】
【０００２】
従来、半導体物理量センサとして、加速度等の物理量を検出するセンサチップをインターポーザを介して基板に実装したものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２５０７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、かかる従来の技術では、センサチップを接着剤を介してインターポーザに実装している。そのため、実装したセンサチップと接着剤との熱膨張係数の差によってセンサチップに応力が加わり、センサチップの検出軸がずれて検出精度が低下してしまうおそれがあった。
【０００５】
そこで、本発明は、センサチップの検出精度の向上を図ることのできる半導体物理量センサを得ることを目的とする。
【課題を解決するための手段】
【０００６】
請求項１の発明にあっては、半導体を用いた物理量センサチップをパッケージ内に実装する半導体物理量センサにおいて、前記物理量センサチップの一端側にセンサ本体部を配置するとともに、他端側に支持部を設け、当該支持部のみを前記パッケージ内に実装することを特徴とする。
【０００７】
請求項２の発明にあっては、請求項１に記載の半導体物理量センサにおいて、前記支持部は、前記センサ本体部の錘部が形成される半導体層の延在部に形成されていることを特徴とする。
【０００８】
請求項３の発明にあっては、請求項２に記載の半導体物理量センサにおいて、前記パッケージの前記センサ本体部と対向する部位を、前記錘部の前記物理量センサチップの厚さ方向への移動を規制するストッパとしたことを特徴とする。
【０００９】
請求項４の発明にあっては、請求項１〜３のうちいずれか１項に記載の半導体物理量センサにおいて、前記支持部に、前記物理量センサチップの出力信号を信号処理する信号処理チップが一体に設けられていることを特徴とする。
【発明の効果】
【００１０】
請求項１の発明によれば、物理量センサチップの一端側にセンサ本体部を配置するとともに、他端側に支持部を設け、当該支持部のみをパッケージ内に実装したため、センサ本体部がパッケージに固定されるのを防止できる。そのため、熱膨張などによりパッケージに変形が生じた際に、実装したセンサチップと接着剤やパッケージとの熱膨張係数の差によってセンサ本体部に応力が加わるのが抑制され、センサ本体部の検出軸がずれてしまうのを抑制することができる。その結果、センサチップの検出精度の向上を図ることができる。
【００１１】
請求項２の発明によれば、支持部を、センサ本体部の錘部が形成される半導体層の延在部に形成したため、パッケージに実装される支持部の剛性を低下させることができる。これにより、パッケージの変形を支持部によってより効率良く吸収することができるため、センサチップの検出精度が低下してしまうのをより一層抑制することができる。
【００１２】
請求項３の発明によれば、パッケージのセンサ本体部と対向する部位を、錘部の物理量センサチップの厚さ方向への移動を規制するストッパとしたため、センサ本体部のパッケージ側に保護層等を設ける必要がなくなる。その結果、センサ本体部の質量を軽減することができるとともに、センサチップの構造を簡素化することができる。また、半導体物理量センサの厚さを薄くすることができる。
【００１３】
請求項４の発明によれば、支持部に物理量センサチップの出力信号を信号処理する信号処理チップを一体に設けたため、半導体物理量センサ全体の小型化を図ることができる。また、センサチップの実装と同時に信号処理チップがパッケージに実装されるため、組み付け性の効率化を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の第１実施形態にかかる半導体物理量センサを示す分解斜視図である。
【図２】図２は、本発明の第１実施形態にかかる半導体物理量センサを示す図であって、（ａ）は平面図、（ｂ）は断面図である。
【図３】図３は、本発明の第１実施形態にかかる物理量センサチップを示す図であって、（ａ）は側面図、（ｂ）は平面図である。
【図４】図４は、本発明の第２実施形態にかかる半導体物理量センサを示す図であって、（ａ）は平面図、（ｂ）は断面図である。
【図５】図５は、本発明の第３実施形態にかかる半導体物理量センサを示す図であって、（ａ）は平面図、（ｂ）は断面図である。
【図６】図６は、本発明の第４実施形態にかかる半導体物理量センサを示す図であって、（ａ）は平面図、（ｂ）は断面図である。
【図７】図７は、本発明の第５実施形態にかかる半導体物理量センサを示す図であって、（ａ）は平面図、（ｂ）は断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。以下では、半導体物理量センサとして、静電容量式の加速度センサを例示する。なお、以下の複数の実施形態には、同様の構成要素が含まれている。よって、以下では、それら同様の構成要素には共通の符号を付与するとともに、重複する説明を省略する。
【００１６】
（第１実施形態）
本実施形態にかかる加速度センサ１は、図１に示すように、半導体を用いて形成され、加速度（物理量）を検知するセンサチップ（物理量センサチップ）２と、センサチップ２の出力信号を信号処理するＩＣチップ（信号処理チップ）３と、センサチップ２およびＩＣチップ３を後述する上段面４ｂに実装するパッケージ４と、当該パッケージ４を封止するリッド５と、を備えている。
【００１７】
センサチップ２は、図２（ａ）に示すように、平面視で長方形状に形成されている。そして、センサチップ２の一端側（図２中左側）に、センサ本体部２０を配置するとともに、他端側（図２中右側）に支持部３０を設けている。
【００１８】
このセンサチップ２は、本実施形態では、図３（ａ）に示すように、半導体素子ディバイスを形成したシリコン基板（半導体層）２Ａの両面を、保護層となるガラス基板２Ｂ、２Ｃで挟み込み、それらシリコン基板２Ａとガラス基板２Ｂ、２Ｃとを例えば陽極接合等により一体に結合することで形成されている。すなわち本実施形態では、センサ本体部２０および支持部３０がともに３層構造をしている。
【００１９】
シリコン基板２Ａの一端側（図３中左側）には、図３（ｂ）に示すように、シリコン基板２Ａに公知の半導体プロセスにより間隙を形成することで、周縁部に形成される枠部２１、固定電極体２２、可動電極体となる錘部２３、ばね部２４および当該ばね部２４を介して錘部２３を支持する支持部２５が形成されている。そして、シリコン基板２Ａとガラス基板２Ｂおよびガラス基板２Ｃとの接合面には比較的浅いギャップがそれぞれ形成されており、シリコン基板２Ａ各部の絶縁性や錘部２３の動作性の確保が図られている。なお、錘部２３の厚さ方向（図３（ａ）における上下方向）の大きな移動は、ガラス基板２Ｂおよびガラス基板２Ｃによって規制される。
【００２０】
本実施形態では、ばね部２４を錘部２３と支持部２５に連結することで、ばね部２４に支持部２５に対して錘部２３を弾性的に可動支持するバネ要素としての機能を与えている。さらに、錘部２３に対し、バネ要素としてのばね部２４に接続された支持部２５により支持される質量要素（マス）としての機能を与え、これらバネ要素と質量要素とによってバネ−マス系を構成している。そして、質量要素としての錘部２３の位置変位による錘部２３、固定電極体２２間の静電容量値の変化を検出し、検出された静電容量値の変化に基づきセンサチップ２に加えられた加速度を検知するようになっている。
【００２１】
具体的には、この静電容量値の変化は、錘部２３、固定電極体２２にそれぞれ形成された複数の櫛歯状可動電極２６、櫛歯状固定電極２７からなる検出部２８、２９によって検出される。
【００２２】
例えば、図３（ｂ）に示すＸ方向に加速度が与えられると、櫛歯状可動電極２６がＸ方向に変位し、検出部２８の櫛歯状可動電極２６、櫛歯状固定電極２７で検出される静電容量値と、検出部２９の櫛歯状可動電極２６、櫛歯状固定電極２７で検出される静電容量値に差が生じる。そして、このようにして生じた静電容量値の差からＸ方向の加速度を検出している。
【００２３】
ＩＣチップ３は、シリコン基板を用いて形成されており、図１および図２（ａ）に示すように、平面視で正方形状に形成されている。このＩＣチップ３には、センサチップ２の出力信号を増幅する増幅回路、センサの感度やオフセット電圧およびそれらの温度特性を補正する温度補償回路、ノイズを除去するノイズ除去回路などが集積化されている。そして、これらの回路を動作させることでセンサチップ２の出力信号がＩＣチップ３によって信号処理される。このＩＣチップ３としては、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）などを用ることができる。
【００２４】
パッケージ４は、本実施形態では、セラミック基板を積層することにより形成されており、上方に開口部４ｃを有する箱状をしている。そして、パッケージ４の内部底面には下段面４ａと、センサチップ２およびＩＣチップ３を実装する上段面４ｂと、が形成されている。なお、実装されたセンサチップ２とＩＣチップ３とがリード線Ｌ２を介して電気的に接続されるとともに、ＩＣチップ３がパッケージ４の内壁に設けられた端子台部４ｄとリード線Ｌ１を介して電気的に接続されている。
【００２５】
リッド５は、パッケージ４を封止するものであり、センサチップ２をパッケージ４に実装するとともに、ＩＣチップ３をパッケージ４に実装した後に、パッケージ４の開口部４ｃをリッド５によって封止することで、加速度センサ１が形成される。このようにして形成された加速度センサ１は、パッケージ４に形成された図示せぬ端子を介してプリント基板（図示せず）に実装される。
【００２６】
ここで、本実施形態では、上述したように、センサ本体部２０をセンサチップ２の一端側に寄せて配置するとともに、他端側に支持部３０を設けている。そして、センサチップ２をパッケージ４に実装する際には、支持部３０のみをパッケージ４内に実装している。
【００２７】
具体的には、センサ本体部２０を下段面４ａの上方領域に配置した状態で、支持部３０を、シリコーン系接着剤や銀ペーストなどの接着剤によって上段面４ｂに実装し、センサ本体部２０となるセンサチップ２の一端側を自由端部としている。このとき、センサチップ２は、当該センサチップ２の全体の重心が上段面４ｂ上に位置するように配置されている。また、本実施形態では、上段面４ｂには、上述したＩＣチップ３が併置されている。
【００２８】
以上の本実施形態によれば、センサチップ（物理量センサチップ）２の一端側にセンサ本体部２０を配置するとともに、他端側に支持部３０を設け、当該支持部３０のみをパッケージ４内に実装したため、センサ本体部２０がパッケージ４に固定されるのを防止できる。そのため、熱膨張などによりパッケージ４に変形が生じた際に、実装したセンサチップ２と接着剤やパッケージ４との熱膨張係数の差によってセンサ本体部２０に応力が加わるのが抑制され、センサ本体部２０の検出軸がずれてしまうのを抑制することができる。その結果、センサチップ２の検出精度の向上を図ることができる。
【００２９】
また、センサチップ２が支持部３０を介して直接パッケージ４に実装されるので、センサチップ２とパッケージ４との間に台座等の緩衝部材を介在させる必要がなくなる。そのため、加速度センサ１をより小型化できるとともに、部品点数の削減によりコストダウンを図ることができるようになる。
【００３０】
（第２実施形態）
本実施形態にかかる加速度センサ１Ａは、基本的に上記第１実施形態と同様に構成されており、支持部３０のみをパッケージ４内に実装している。
【００３１】
ここで、本実施形態が上記第１実施形態と主に異なる点は、図４に示すように、センサチップ２の支持部３０が、センサ本体部２０の錘部２３が形成されるシリコン基板（半導体層）２Ａの延在部に形成されていることにある。このセンサチップ２は、センサチップ２の支持部３０となる部分のガラス基板２Ｂおよびガラス基板２Ｃを除去することで形成することができる。なお、ガラス基板２Ｂおよびガラス基板２Ｃを予めセンサ本体部２０を覆う大きさに形成し、これらガラス基板２Ｂおよびガラス基板２Ｃをセンサ本体部２０の両側に接合させることでも、本実施形態にかかるセンサチップ２を形成することができる。
【００３２】
このように、シリコン基板（半導体層）２Ａの延在部に支持部３０を設けることで、図３に示すように、センサチップ２の支持部３０をパッケージ４の上段面４ｂに実装した際には、シリコン基板２Ａが直接上段面４ｂに接着されることになる。
【００３３】
以上の本実施形態によっても、上記第１実施形態と同様の作用、効果を奏することができる。
【００３４】
また、本実施形態によれば、支持部３０を、センサ本体部２０の錘部２３が形成されるシリコン基板（半導体層）２Ａの延在部に形成したため、シリコン基板２Ａが直接パッケージ４に実装されるようになる。そのため、パッケージ４に実装される支持部３０の剛性を低下させることができる。これにより、パッケージ４の変形を支持部３０によってより効率良く吸収することができるため、センサチップ２の検出精度が低下してしまうのをより一層抑制することができる。
【００３５】
（第３実施形態）
本実施形態にかかる加速度センサ１Ｂは、基本的に上記第２実施形態と同様に構成されており、支持部３０のみをパッケージ４内に実装している。
【００３６】
ここで、本実施形態が上記第２実施形態と主に異なる点は、図５に示すように、支持部３０（シリコン基板（半導体層）２Ａの延在部）に、センサチップ２の出力信号を信号処理するＩＣチップ３を一体に組み込んだことにある。
【００３７】
したがって、本実施形態にかかるセンサチップ２をパッケージ４に搭載する際には、支持部３０をパッケージ４の上段面４ｂに実装するだけで、ＩＣチップ３も同時に上段面４ｂに実装されることになる。
【００３８】
以上の本実施形態によっても、上記第２実施形態と同様の作用、効果を奏することができる。
【００３９】
また、本実施形態によれば、支持部３０（シリコン基板（半導体層）２Ａの延在部）に、センサチップ２の出力信号を信号処理するＩＣチップ３を一体に設けたため、加速度センサ（半導体物理量センサ）１Ｂ全体の小型化を図ることができる。また、センサチップ２の実装と同時にＩＣチップ３がパッケージ４に実装されるため、組み付け性の効率化を図ることができる。
【００４０】
（第４実施形態）
本実施形態にかかる加速度センサ１Ｃは、基本的に上記第３実施形態と同様に構成されており、支持部３０のみをパッケージ４内に実装している。
【００４１】
ここで、本実施形態が上記第３実施形態と主に異なる点は、図６に示すように、下段面（パッケージ４のセンサ本体部２０と対向する部位）４ａを、錘部２３のセンサチップ２の厚さ方向への移動を規制するストッパ４１としたことにある。
【００４２】
具体的には、本実施形態では、センサ本体部２０の上面側にのみガラス基板２Ｂが接合されており、センサ本体部２０の下面側には、ガラス基板が接合されていない。そして、センサ本体部２０と下段面４ａとの間の隙間δは、下段面４ａによって錘部２３の僅かの変位を規制できる程度の寸法となるように設定している。
【００４３】
以上の本実施形態によっても、上記第３実施形態と同様の作用、効果を奏することができる。
【００４４】
また、本実施形態によれば、下段面（パッケージ４のセンサ本体部２０と対向する部位）４ａを、錘部２３のセンサチップ２の厚さ方向への移動を規制するストッパ４１としたため、センサ本体部２０のパッケージ４側にガラス基板（保護層）等を設ける必要がなくなる。その結果、センサ本体部２０の質量を軽減することができるとともに、センサチップ２の構造を簡素化することができる。また、加速度センサ（半導体物理量センサ）１Ｃの厚さを薄くすることができるようになる。
【００４５】
なお、本実施形態では、センサチップ２として、上記第３実施形態と同様、センサチップ２の支持部３０にＩＣチップ３を一体に組み込んだものを例示したが、これに限ることなく、上記第２実施形態と同様、ＩＣチップ３を支持部３０とは別体に設けた場合にあっても本実施形態を適用することができる。
【００４６】
（第５実施形態）
本実施形態にかかる加速度センサ１Ｄは、基本的に上記第１実施形態と同様に構成されており、支持部３０のみをパッケージ４内に実装している。
【００４７】
ここで、本実施形態が上記第１実施形態と主に異なる点は、図７に示すように、センサチップ２をシリコン基板２Ａのみで形成したことにある。
【００４８】
この場合にあっても、センサチップ２にはセンサ本体部２０と支持部３０とが設けられている。なお、本実施形態では、支持部３０とＩＣチップ３とが別体に設けられた場合を例示するが、上記第３実施形態と同様に支持部３０にＩＣチップ３を一体に組み込むこともできる。
【００４９】
以上の本実施形態によっても、上記第２実施形態と同様の作用、効果を奏することができる。
【００５０】
また、本実施形態によれば、センサチップ２をシリコン基板２Ａのみで形成したため、センサチップ２の軽量化を図りつつ、その構造をより簡素化することができる。
【００５１】
なお、本実施形態では、上記第４実施形態と同様に、センサ本体部２０の錘部２３が下段面４ａ方向に変位するのをパッケージ４の下段面４ａで規制することができるようにしている。また、図示省略したが、錘部２３の下段面４ａとは反対方向には、当該錘部２３の反対方向の変位を規制するための構造が設けられることはいうまでもない。
【００５２】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態には限定されず、種々の変形が可能である。
【００５３】
例えば、上記各実施形態では、物理量センサチップとして、水平方向の加速度を検知する１軸加速度センサを例示したが、これに限らず、垂直方向（センサチップの厚さ方向）の加速度を検知する加速度センサや、２軸加速度センサや３軸加速度センサを用いることも可能である。
【００５４】
また、物理量センサチップのセンサ本体部の層構造と支持部の層構造は上記各実施形態で例示したものに限らず、様々な組み合わせをとることができる。
【００５５】
さらに、物理量センサチップに形成される枠部、固定電極体、可動電極体、ばね部および支持部の形状や配置も適宜に設計することが可能である。
【００５６】
また、上記各実施形態では、物理量センサチップとして加速度センサを例示したが、物理量センサチップは、これに限らず、加速度以外の物理量を検出するものであってもよい。
【００５７】
また、上記各実施形態では、半導体物理量センサとして、静電容量式の加速度センサを例示したが、ピエゾ抵抗型やガス温度分布型の半導体物理量センサを用いても本発明を実施することができる。
【００５８】
また、センサ本体部や支持部、パッケージ、その他細部のスペック（形状、大きさ、レイアウト等）も適宜に変更可能である。
【符号の説明】
【００５９】
１、１Ａ、１Ｂ、１Ｃ、１Ｄ  加速度センサ（半導体物理量センサ）
２  センサチップ（物理量センサチップ）
２Ａ  シリコン基板（半導体層）
３  ＩＣチップ（信号処理チップ）
４  パッケージ
２０  センサ本体部
２３  錘部
３０  支持部
４１  ストッパ
【図１】
2011075485.tif 000003
【図２】
2011075485.tif 000004
【図３】
2011075485.tif 000005
【図４】
2011075485.tif 000006
【図５】
2011075485.tif 000007
【図６】
2011075485.tif 000008
【図７】
2011075485.tif 000009