(57)【要約】【課題】印加すべき電圧に応じたデジタル情報を一旦アナログの制御電圧に変換してから各部にその制御電圧に対応する電圧を印加する画像形成装置において、上記制御電圧の異常を検出して対処可能とすること。【解決手段】ＣＰＵ５０が出力するデジタル情報は、Ｄ／Ａコンバータ５１によりアナログの制御電圧に変換され、ＣＨＧ高圧回路５３，ＤＥＶ高圧回路５４，ＴＲＣＣ高圧回路５５，ＤＣＬＮ高圧回路５６を介してＣＨＧ出力，ＤＥＶ出力，ＴＲＣＣ出力，ＤＣＬＮ出力として帯電器，現像ローラ，転写ローラ，ドラムクリーナに印加される。Ｄ／Ａコンバータ５１にて変換された制御電圧は、マルチプレクサ５８を介してＣＰＵ５０に入力され、上記デジタル情報と比較され、これによって、上記デジタル情報が制御電圧に変換される過程でノイズ等による異常が生じたことが検出される。【選択図】図２
2011008166.tif 000002
【特許請求の範囲】
【請求項１】
複数の電圧印加部を備え、その各電圧印加部に個々に電圧が印加されることにより、被記録媒体に画像を形成する画像形成手段と、
上記各電圧印加部に印加すべき電圧値に応じたデジタル情報を、上記各電圧印加部毎に個々に出力するデジタル情報出力手段と、
上記デジタル情報出力手段から出力された各デジタル情報を個々に制御電圧に変換し、該各制御電圧に対応する電圧を上記電圧印加部毎に出力する制御電圧変換出力手段と、
上記各デジタル情報に対応して上記制御電圧変換出力手段によって変換された上記各制御電圧を検出する制御電圧検出手段と、
上記デジタル情報出力手段が出力した上記各デジタル情報と、上記制御電圧検出手段によって検出された上記各制御電圧とを順次比較し、上記各制御電圧の異常を個々に判断する異常判断手段と、
上記異常判断手段がいずれかの上記制御電圧の異常を判断したとき、上記デジタル情報出力手段を介してその制御電圧に対応する上記デジタル情報の再出力を行うデジタル情報再出力手段と、
を備えたことを特徴とする画像形成装置。
【請求項２】
上記異常判断手段がいずれかの上記制御電圧の異常を判断したとき、その制御電圧に変換される上記デジタル情報を上記デジタル情報出力手段が出力する頻度を上昇させる頻度変更手段を、
更に備えたことを特徴とする請求項１記載の画像形成装置。
【請求項３】
上記頻度変更手段は、上記デジタル情報出力手段が上記各デジタル情報を出力する順序を変更することにより、上記異常が判断された制御電圧に変換される上記デジタル情報が出力される順番が、他の上記制御電圧に変換される上記デジタル情報が出力される順番よりも頻繁に巡るようにすることを特徴とする請求項２記載の画像形成装置。
【請求項４】
上記画像形成手段による画像の形成中に上記異常判断手段がいずれかの上記制御電圧の異常を判断したとき、上記画像形成手段による上記画像の形成を再度実行させる画像再形成手段を、
更に備えたことを特徴とする請求項１〜３のいずれかに記載の画像形成装置。
【請求項５】
上記制御電圧変換出力手段によって変換された上記各制御電圧を個々に記憶する記憶手段を、
更に備え、
上記制御電圧変換出力手段は、上記各デジタル情報を順次、上記各制御電圧に変換し、
上記異常判断手段は、上記制御電圧変換出力手段が１つのデジタル情報を当該１つの制御電圧に変換後、次のデジタル情報を当該次の制御電圧に変換するまでの間に、上記記憶手段に記憶された上記１つの制御電圧とは異なる制御電圧の異常を判断することを特徴とする請求項１〜４のいずれかに記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被記録媒体に画像を形成する画像形成手段を備えた画像形成装置に関し、詳しくは、その画像形成手段が、電圧を印加される複数の電圧印加部を備え、各電圧印加部に個々に印加される電圧が制御可能な画像形成装置に関する。
【背景技術】
【０００２】
従来より、電子写真方式等の各種方式で被記録媒体に画像を形成する画像形成装置では、プリンタエンジン等の画像形成手段の各部にバイアス電圧を印加している。このバイアス電圧は、適切な値に制御されなければならないが、電源や制御系に異常が生じるとそのバイアス電圧を正確に制御することができない。そこで、画像形成装置において、フィードバックされたバイアス電圧のＡ／Ｄ変換値とＰＷＭ信号とを比較して、電源故障等の異常を判断する装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−３１６７４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、上記Ｄ／Ａ変換を行うＤ／Ａコンバータはノイズに比較的弱く、Ｄ／Ａ変換されたアナログ電圧等に異常が生じてもそれを検出するのは難しい。一方、上記特許文献１では、Ｄ／Ａ変換される前のＰＷＭ信号と最終的に各部に印加されるバイアス電圧とを比較しているので、どこで異常が生じたかを正確に特定することができない。このため、特許文献１の装置では、Ｄ／Ａ変換されたアナログ電圧がノイズ等によって異常値となったことを検出することはできない。
【０００５】
そこで、本発明は、印加すべき電圧に応じたデジタル情報を一旦アナログの制御電圧に変換してから各部にその制御電圧に対応する電圧を印加する画像形成装置において、上記制御電圧の異常を検出して対処可能とすることを目的としてなされた。
【課題を解決するための手段】
【０００６】
上記目的を達するためになされた本発明の画像形成装置は、複数の電圧印加部を備え、その各電圧印加部に個々に電圧が印加されることにより、被記録媒体に画像を形成する画像形成手段と、上記各電圧印加部に印加すべき電圧値に応じたデジタル情報を、上記各電圧印加部毎に個々に出力するデジタル情報出力手段と、上記デジタル情報出力手段から出力された各デジタル情報を個々に制御電圧に変換し、該各制御電圧に対応する電圧を上記電圧印加部毎に出力する制御電圧変換出力手段と、上記各デジタル情報に対応して上記制御電圧変換出力手段によって変換された上記各制御電圧を検出する制御電圧検出手段と、上記デジタル情報出力手段が出力した上記各デジタル情報と、上記制御電圧検出手段によって検出された上記各制御電圧とを順次比較し、上記各制御電圧の異常を個々に判断する異常判断手段と、上記異常判断手段がいずれかの上記制御電圧の異常を判断したとき、上記デジタル情報出力手段を介してその制御電圧に対応する上記デジタル情報の再出力を行うデジタル情報再出力手段と、を備えたことを特徴としている。
【０００７】
このように構成された本発明の画像形成装置では、画像形成手段は、自身が備えた複数の電圧印加部に個々に電圧が印加されることにより、被記録媒体に画像を形成する。デジタル情報出力手段は、上記各電圧印加部に印加すべき電圧値に応じたデジタル情報を、上記各電圧印加部毎に個々に出力し、制御電圧変換出力手段は、上記デジタル情報出力手段から出力された各デジタル情報を一旦個々に例えばアナログの制御電圧に変換して、その各制御電圧に対応する電圧を上記電圧印加部毎に出力する。これによって、各電圧印加部には、各々に対して出力された上記各デジタル情報に応じた電圧が個々に印加される。
【０００８】
また、異常判断手段は、上記デジタル情報出力手段が出力した上記各デジタル情報と、その各デジタル情報に対応して上記制御電圧変換出力手段によって変換され、制御電圧検出手段によって検出された上記各制御電圧とを順次比較し、上記各制御電圧の異常を個々に判断する。これによって、デジタル情報が制御電圧に変換される過程でノイズ等による異常が生じたことを、良好に判断することができる。そして、上記異常判断手段がいずれかの上記制御電圧の異常を判断したとき、デジタル情報再出力手段は、上記デジタル情報出力手段を介してその制御電圧に対応する上記デジタル情報の再出力を行う。すると、デジタル情報の再出力がなされることによって上記制御電圧を正常値に戻すことができ、延いては、上記各電圧印加部に印加される電圧を正確に制御することができる。
【０００９】
なお、本発明は以下の構成に限定されるものではないが、上記異常判断手段がいずれかの上記制御電圧の異常を判断したとき、その制御電圧に変換される上記デジタル情報を上記デジタル情報出力手段が出力する頻度を上昇させる頻度変更手段を、更に備えてもよい。この場合、異常判断手段によって異常が判断された制御電圧に変換されるデジタル情報の出力頻度を上昇させることで、その制御電圧の異常に対して迅速に対応することができる。
【００１０】
そして、この場合、上記頻度変更手段は、上記各デジタル情報出力手段が上記デジタル情報を出力する順序を変更することにより、上記異常が判断された制御電圧に変換される上記デジタル情報が出力される順番が、他の上記制御電圧に変換される上記デジタル情報が出力される順番よりも頻繁に巡るようにしてもよい。
【００１１】
また、上記いずれかの発明において、上記画像形成手段による画像の形成中に上記異常判断手段がいずれかの上記制御電圧の異常を判断したとき、上記画像形成手段による上記画像の形成を再度実行させる画像再形成手段を、更に備えてもよい。この場合、上記制御電圧の異常によって異常な画像が形成された場合にも、その画像の形成を自動的に再度実行させることができる。なお、例えば画像の品質にあまり影響を与えない制御電圧等、一部の制御電圧の異常時には画像再形成手段は画像形成を再度実行しなくてもよい。
【００１２】
また、上記いずれかの発明において、上記制御電圧変換出力手段によって変換された上記各制御電圧を個々に記憶する記憶手段を、更に備え、上記制御電圧変換出力手段は、上記各デジタル情報を順次、上記各制御電圧に変換し、上記異常判断手段は、上記制御電圧変換出力手段が１つのデジタル情報を当該１つの制御電圧に変換後、次のデジタル情報を当該次の制御電圧に変換するまでの間に、上記記憶手段に記憶された上記１つの制御電圧とは異なる制御電圧の異常を判断してもよい。
【００１３】
この場合、各デジタル情報を各制御電圧に変換する処理の間に、異常判断手段によって異常が判断されるため、制御電圧の異常が判断されたときの処理負荷を最小限にしつつ、上記各電圧印加部に印加される電圧を正確に制御することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明が適用されたレーザプリンタの構成を概略的に表す説明図である。
【図２】そのレーザプリンタの電気制御部の構成を表すブロック図である。
【図３】その電気制御部で実行される画像形成時処理を表すフローチャートである。
【図４】その画像形成時処理の高圧制御を詳細に表すフローチャートである。
【図５】上記画像形成時処理のＤＡＣ読込制御を詳細に表すフローチャートである。
【図６】上記画像形成時処理の変形例を表すフローチャートである。
【図７】上記画像形成時処理の他の変形例を表すフローチャートである。
【図８】その画像形成時処理のモード変更処理を詳細に表すフローチャートである。
【発明を実施するための形態】
【００１５】
［レーザプリンタの構成］
次に、本発明の実施の形態を図面と共に説明する。図１は、本発明が適用された画像形成装置としてのレーザプリンタ１の構成を概略的に表す説明図である。図１に示すように、本実施の形態のレーザプリンタ１は、被記録媒体の一例としての用紙Ｐに電子写真方式によって画像を形成する画像形成手段の一例としての画像形成部１０を備えている。
【００１６】
画像形成部１０は、感光体ドラム１１と転写ローラ１２との間に用紙Ｐを挟んで矢印方向に搬送する間に、その用紙Ｐにトナー像を形成するものである。感光体ドラム１１は、ドラム本体が接地されると共に、その表面に正帯電性の感光層が形成されており、レーザプリンタ１に、図１における反時計方向に回転可能に支持されている。
【００１７】
また、感光体ドラム１１の外周には、帯電器１３，レーザスキャナユニット１４，及び現像ユニット１５が、転写ローラ１２との対向部から感光体ドラム１１の回転方向に沿って順次配設されている。帯電器１３は、帯電用ワイヤ１３Ａに高電圧が印加されることでコロナ放電を発生させてグリッド１３Ｂを介して当該電圧を検出する正帯電用のスコロトロン型帯電器であり、感光体ドラム１１の表面を一様に正極性に帯電させるように構成されている。レーザスキャナユニット１４は、外部より入力される画像データに応じたレーザ光Ｌを光源（図示せず）から出射し、ポリゴンモータにより回転駆動されるポリゴンミラー（図示せず）の鏡面などによりレーザ光Ｌを走査して、感光体ドラム１１の表面へ照射する。
【００１８】
また、現像ユニット１５は、感光体ドラム１１との対向部に現像ローラ１６を備えている。そして、この現像ユニット１５は、現像ユニット１５の内部に収容された正帯電性の非磁性１成分重合トナー（図示せず）を図示省略した周知の供給ローラ，層厚規制ブレード等によって摩擦帯電させながら、現像ローラ１６を介して感光体ドラム１１の表面まで供給するものである。
【００１９】
このため、感光体ドラム１１の表面は、その感光体ドラム１１の回転に伴って、先ず、帯電器１３により一様に正帯電された後、レーザスキャナユニット１４からのレーザ光Ｌの高速走査により露光され、画像データに応じた静電潜像が形成される。
【００２０】
次いで、現像ユニット１５より、正帯電されているトナーが感光体ドラム１１に供給されると、そのトナーは、感光体ドラム１１の表面上に形成された静電潜像、すなわち、一様に正帯電されている感光体ドラム１１の表面のうち、レーザ光Ｌによって露光され電位が下がっている露光部分に供給され、選択的に担持されることによって可視像化され、これによってトナー像が形成される。
【００２１】
転写ローラ１２は、レーザプリンタ１に図１において時計方向に回転可能に支持されている。この転写ローラ１２は、金属製のローラ軸に、イオン導電性のゴム材料からなるローラが被覆されており、転写時には、転写バイアス（転写順バイアス）が印加されるように構成されている。そのため、感光体ドラム１１の表面上に担持された上記トナー像は、用紙Ｐが感光体ドラム１１と転写ローラ１２との間を通る間に、用紙Ｐに転写される。なお、転写ローラ１２と帯電器１３との間に配設される感光体ドラム１１表面にはドラムクリーナ１７が配置されており、感光体ドラム１１の表面に残留したトナーや埃はこのドラムクリーナ１７によって静電気的に吸着される。また、上記トナー像転写後の用紙Ｐは、加熱ローラ２１と加圧ローラ２２とを備えた定着器２０へ搬送され、上記トナー像が熱定着される。
【００２２】
［電気制御部の構成］
次に、図２は、前述の帯電器１３，現像ローラ１６，転写ローラ１２，ドラムクリーナ１７等（それぞれ電圧印加部の一例に相当）の各部にバイアス電圧を印加する電気制御部の構成を表すブロック図である。図２に示すように、この電気制御部は、上記各部に印加すべき電圧値に応じたデジタル情報（クロック信号やシリアルデータであってもよい）を出力するデジタル情報出力手段の一例としてのＣＰＵ５０を備えている。このＣＰＵ５０から出力された各デジタル情報は、Ｄ／Ａコンバータ５１をコントロールし、そのＤ／Ａコンバータ５１は０〜５Ｖのアナログの制御電圧を出力する。その制御電圧は、上記デジタル情報の制御対象に対応するＣＨＧ（帯電）高圧回路５３，ＤＥＶ（現像）高圧回路５４，ＴＲＣＣ（転写）高圧回路５５，ＤＣＬＮ（ドラムクリーニング）高圧回路５６に、それぞれ入力される。なお、Ｄ／Ａコンバータ５１と各高圧回路５３〜５６とが制御電圧変換出力手段の一例に相当する。
【００２３】
ＣＨＧ高圧回路５３は、Ｄ／Ａコンバータ５１から入力される制御電圧に対応した高電圧（ＣＨＧ出力）を、帯電器１３の帯電用ワイヤ１３Ａに印加（出力）する。ＤＥＶ高圧回路５４は、Ｄ／Ａコンバータ５１から入力される制御電圧に対応した高電圧（ＤＥＶ出力）を、現像ローラ１６に印加（出力）する。ＴＲＣＣ高圧回路５５は、Ｄ／Ａコンバータ５１から入力される制御電圧に対応した高電圧（ＴＲＣＣ出力）を、転写ローラ１２に印加（出力）する。ＤＣＬＮ高圧回路５６は、Ｄ／Ａコンバータ５１から入力される制御電圧に対応した高電圧（ＤＣＬＮ出力）を、ドラムクリーナ１７に印加（出力）する。なお、このように０〜５Ｖの制御電圧に応じた高電圧を出力する回路は周知であるので、上記各高電圧回路５３〜５６の構成の詳細な説明は割愛する。
【００２４】
Ｄ／Ａコンバータ５１から各高圧回路５３〜５６に入力される制御電圧は、マルチプレクサ５８を介してＣＰＵ５０のＡ／Ｄ入力ポートに入力される。すると、上記各制御電圧は、ＣＰＵ５０に内蔵されたＡ／Ｄコンバータ５０Ｃ（制御電圧検出手段の一例に相当）により個々にデジタル化され、後述の処理に利用される。また、上記ＤＥＶ出力，ＴＲＣＣ出力，ＤＣＬＮ出力はＤＥＶ検出回路６４，ＴＲＣＣ検出回路６５，ＤＣＬＮ検出回路６６によってそれぞれ検出され、ＧＲＩＤ検出回路６３が検出するグリッド１３Ｂの電圧（ＧＲＩＤ入力）と共にマルチプレクサ６１に入力されている。但し、ＴＲＣＣ検出回路６５は、ＴＲＣＣ出力の電流値に対応した電圧をマルチプレクサ６１に入力する。
【００２５】
マルチプレクサ６１は、それらの各入力電圧をＣＰＵ５０のもう１つのＡ／Ｄ入力ポートに入力し、ＣＰＵ５０に内蔵されたＡ／Ｄコンバータ５０Ｄはそれらの入力を個々にデジタル化する。なお、マルチプレクサ６１から入力された電圧は、ＣＰＵ５０にてデジタル値に変換された後、そのＣＰＵ５０に内蔵された記憶手段の一例としてのＲＡＭ５０Ｂに一旦記憶される。
【００２６】
［電気制御部における処理］
次に、画像形成部１０による画像形成時に、ＣＰＵ５０が内蔵されたＲＯＭ５０Ａに記憶されたプログラムに基づいて実行する画像形成時処理を、図３のフローチャートを用いて説明する。なお、上記画像形成時には、この処理と並行して、レーザスキャナユニット１４等の制御が実行される。また、この処理は、画像形成時以外にも、クリーニング時やパッチマークの形成時（カラープリンタの場合）など、必要に応じて適宜実行される。
【００２７】
図３に示すように、この処理では、先ず、Ｓ１（Ｓはステップを表す：以下同様）にて、前述のＤＥＶ出力，ＴＲＣＣ出力，ＤＣＬＮ出力，ＧＲＩＤ入力の上限値及び下限値がそれぞれ設定され、更に制御モードがＣＨＧに設定される。続くＳ２では、制御モードがＣＨＧであるか否かが判断され、最初は制御モードがＣＨＧであるので（Ｓ２：Ｙ）、処理はＳ３へ移行する。Ｓ３では、ＣＨＧ出力の印加タイミングであるか否かが判断され、印加タイミングである場合は（Ｓ３：Ｙ）、続くＳ４にて次のようなＣＨＧ高圧制御が実行される。
【００２８】
図４は、このＣＨＧ高圧制御を詳細に表すフローチャートである。なお、このＣＨＧ高圧制御（Ｓ４）は、後述のＤＥＶ高圧制御（Ｓ１４），ＴＲＣＣ高圧制御（Ｓ２４），ＤＣＬＮ高圧制御（Ｓ３４）とほぼ同様であるので、図４のフローチャートは一般化された表記とした。図４に示すように、この処理では、先ず、Ｓ４１にて、ＧＲＩＤ検出回路６３が検出するグリッド１３Ｂの電圧がマルチプレクサ６１から入力され、ＣＰＵ５０のＡ／Ｄコンバータ５０Ｄを介してデジタル化された値がＦＢ電圧として読み込まれる。
【００２９】
続くＳ４２では、その読み込まれたＦＢ電圧がＳ１にて設定された目標下限値よりも小さいか否かが判断される。ＦＢ電圧が目標下限値よりも小さい場合は（Ｓ４２：Ｙ）、処理はＳ４３へ移行し、ＤＡ設定値（Ｄ／Ａコンバータ５１に出力される上記デジタル情報で、ＣＨＧ出力に係る場合ＣＨＧ＿ＤＡ設定値ともいう：他の制御モードも同様）が、ΔＤＡ高い値に再設定される。続くＳ４５では、再設定されたＤＡ設定値でＤＡ書込みがなされる。すなわち、当該ＤＡ設定値がデジタル情報としてＤ／Ａコンバータ５１へ出力される。
【００３０】
一方、ＦＢ電圧が目標下限値以上の場合は（Ｓ４２：Ｎ）、処理はＳ４７へ移行し、そのＦＢ電圧がＳ１にて設定された目標上限値よりも大きいか否かが判断される。ＦＢ電圧が目標上限値以下の場合はそのまま（Ｓ４７：Ｎ）、ＦＢ電圧が目標上限値より大きい場合は（Ｓ４７：Ｙ）、Ｓ４８にてＤＡ設定値がΔＤＡ低い値に再設定された後、処理は前述のＳ４５へ移行する。このようにして、ＦＢ電圧が目標下限値と目標上限値との間に入るように、ＤＡ設定値が調整される。なお、上記ΔＤＡは、ＣＨＧ，ＤＥＶ，ＴＲＣＣ，ＤＣＬＮのそれぞれに対応して予め設定された固定値である。
【００３１】
図３へ戻って、一方、ＣＨＧ印加タイミングでない場合は（Ｓ３：Ｎ）、ＣＨＧ＿ＤＡ設定値として０がＤ／Ａコンバータ５１へ出力される。そして、Ｓ４またはＳ５によりＣＨＧ＿ＤＡ設定値が出力されると、処理はＳ６へ移行し、次のようなＴＲＣＣ＿ＤＡＣ読込制御が実行される。
【００３２】
図５は、このＴＲＣＣ＿ＤＡＣ読込制御を詳細に表すフローチャートである。なお、このＴＲＣＣ＿ＤＡＣ読込制御（Ｓ６）は、後述のＤＣＬＮ＿ＤＡＣ読込制御（Ｓ１６），ＣＨＧ＿ＤＡＣ読込制御（Ｓ２６），ＤＥＶ＿ＤＡＣ読込制御（Ｓ３６）とほぼ同様であるので、図５のフローチャートは一般化された表記とした。
【００３３】
図５に示すように、この処理では、先ず、Ｓ６１にてＤＡＣ電圧、すなわち、Ｄ／Ａコンバータ５１から出力された直近の上記制御電圧（この場合、ＴＲＣＣ高圧回路５５に出力された電圧）がマルチプレクサ５８を介して読み込まれ、ＣＰＵ５０に内蔵されたＡ／Ｄコンバータ５０Ｃによってデジタル化されたデジタル情報ＤＡＣ＿ＶがＳ６２にて求められる。なお、Ｄ／Ａコンバータ５１とＡ／Ｄコンバータ５０Ｃとが同じビット数で変換を行うならば、Ａ／Ｄコンバータ５０Ｃから求めた値とＤ／Ａコンバータ５１へ出力した値とをそのまま比較することができる。
【００３４】
更に続くＳ６３（異常判断手段の一例）では、そのデジタル値ＤＡＣ＿Ｖが、上記制御電圧を出力すべくＣＰＵ５０から出力された直近のデジタル情報（この場合、後述のＳ２４またはＳ２５で出力されたＴＲＣＣ＿ＤＡ設定値）と比較される。そして、ＤＡＣ＿ＶがＤＡＣ設定値に対して±２×ΔＤＡの範囲に入っていれば（Ｓ６３：Ｎ）、処理はそのまま図３のＳ７へ移行し、ＤＡＣ＿Ｖが上記範囲に入っていない場合は（Ｓ６３：Ｙ）、Ｓ６４にて次のような処理がなされた後、処理は図３のＳ７へ移行する。
【００３５】
すなわち、Ｓ６４では、ＤＡ設定値の再書き込み、すなわち、その処理の直近に出力されている当該ＤＡ設定値（この場合ＴＲＣＣ＿ＤＡ設定値）が全く同じ値でデジタル情報として再出力される（デジタル情報再出力手段の一例としての処理）。また、このＳ６４では、電源投入時に０にリセットされる４つの書換フラグ（ＤＥＶ書換フラグ，ＣＨＧ書換フラグ，ＴＲＣＣ書換フラグ，ＤＣＬＮ書換フラグ）のうち当該ＤＡ設定値に対応するもの（この場合ＴＲＣＣ書換フラグ）が１にセットされる。
【００３６】
図３へ戻って、Ｓ７では、制御モードがＤＥＶに設定され、Ｓ８にて１ｍｓ待機がなされた後、画像形成が終了して上記各種電圧の印加の必要期間が終了したか否かが判断される（Ｓ９）。印加の必要期間が終了していない場合は（Ｓ９：Ｎ）、処理は前述のＳ２へ移行し、制御モードがＣＨＧであるか否かが判断される。
【００３７】
今回は、Ｓ７にて制御モードがＤＥＶに設定されているので（Ｓ２：Ｎ）、処理はＳ１２へ移行し、制御モードがＤＥＶに設定されているか否かが判断される。制御モードはＤＥＶであるので（Ｓ１２：Ｙ）、処理はＳ１３へ移行し、ＤＥＶ出力の印加タイミングであるか否かが判断される。制御モードがＣＨＧの場合と同様に、印加タイミングである場合は（Ｓ１３：Ｙ）、Ｓ１４にてＦＢ電圧（ＤＥＶ出力）が目標下限値と目標上限値との間に入るように調整されたＤＥＶ＿ＤＡ設定値が、印加タイミングでない場合は（Ｓ１３：Ｎ）、Ｓ１５にてＤＥＶ＿ＤＡ設定値として０が、それぞれＤ／Ａコンバータ５１へ出力されて、処理はＳ１６へ移行する。Ｓ１６では、ＤＣＬＮ高圧回路５６に出力された直近の制御電圧に対して前述のＳ６と同様のＤＡＣ読込制御が実行され、続くＳ１７にて制御モードがＴＲＣＣに設定された後、処理は前述のＳ８へ移行する。
【００３８】
そして、各種電圧の印加の必要期間が終了していない場合は（Ｓ９：Ｎ）、処理は前述のＳ２へ移行する。今回は、Ｓ１７にて制御モードがＴＲＣＣに設定されているので、前述のＳ２，Ｓ１２で否定判断されて、処理はＳ２２へ移行し、制御モードがＴＲＣＣに設定されているか否かが判断される。制御モードはＴＲＣＣであるので（Ｓ２２：Ｙ）、処理はＳ２３へ移行し、ＴＲＣＣ出力の印加タイミングであるか否かが判断される。上記のように、印加タイミングである場合は（Ｓ２３：Ｙ）、Ｓ２４にてＦＢ電圧（ＴＲＣＣ出力）が目標下限値と目標上限値との間に入るように調整されたＴＲＣＣ＿ＤＡ設定値が、印加タイミングでない場合は（Ｓ２３：Ｎ）、Ｓ２５にてＴＲＣＣ＿ＤＡ設定値として０が、それぞれＤ／Ａコンバータ５１へ出力されて、処理はＳ２６へ移行する。Ｓ２６では、ＣＨＧ高圧回路５３に出力された直近の制御電圧に対して前述のＳ６と同様のＤＡＣ読込制御が実行され、続くＳ２７にて制御モードがＤＣＬＮに設定された後、処理は前述のＳ８へ移行する。
【００３９】
そして、各種電圧の印加の必要期間が終了していない場合は（Ｓ９：Ｎ）、処理は前述のＳ２へ移行する。今回は、Ｓ２７にて制御モードがＤＣＬＮに設定されており、前述のＳ２，Ｓ１２，Ｓ２２で否定判断されるので、制御モードはＤＣＬＮであると判断され、処理はＳ３３へ移行してＤＣＬＮ出力の印加タイミングであるか否かが判断される。
【００４０】
上記のように、印加タイミングである場合は（Ｓ３３：Ｙ）、Ｓ３４にてＦＢ電圧（ＤＣＬＮ出力）が目標下限値と目標上限値との間に入るように調整されたＤＣＬＮ＿ＤＡ設定値が、印加タイミングでない場合は（Ｓ３３：Ｎ）、Ｓ３５にてＤＣＬＮ＿ＤＡ設定値として０が、それぞれＤ／Ａコンバータ５１へ出力されて、処理はＳ３６へ移行する。Ｓ３６では、ＤＥＶ高圧回路５４に出力された直近の制御電圧に対して前述のＳ６と同様のＤＡＣ読込制御が実行され、続くＳ３７にて制御モードがＣＨＧに設定された後、処理は前述のＳ８へ移行する。
【００４１】
以下、同様に、ＣＨＧ→ＤＥＶ→ＴＲＣＣ→ＤＣＬＮ→ＣＨＧ…と制御モードを循環的に変更しながら、前述の処理が繰り返される。そして、各種電圧の印加の必要期間が終了すると（Ｓ９：Ｙ）、本処理が一旦終了する。
【００４２】
［本実施の形態の効果］
このように、本実施の形態では、ＣＰＵ５０から出力された直近のデジタル情報と、そのデジタル情報に対応してＤ／Ａコンバータ５１から出力された制御電圧とを比較して各制御電圧の異常を個々に判断している（Ｓ６１〜Ｓ６３）。このため、上記デジタル情報が制御電圧に変換される過程でノイズ等による異常が生じたことを、良好に判断することができる。そして、両者の誤差が所定値２×ΔＤＡよりも大きい場合は（Ｓ６３：Ｙ）、異常と判断して上記デジタル情報の再出力を行っている（Ｓ６４）。このため、デジタル情報の再出力がなされることによって上記制御電圧を正常値に戻すことができ、延いては、上記各部に印加される電圧を正確に制御することができる。また、Ｓ６４にてセットされた書換フラグは、各種エラー処理やメンテナンスに応用することができる。
【００４３】
また、上記実施の形態では、その時点でデジタル情報が出力されてそのデジタル情報から変換される制御電圧とは異なる制御モードに応じた制御電圧の異常を判断しているので、次のような更に効果が生じる。
【００４４】
本実施の形態では、複数の制御モードＣＨＧ、ＤＥＶ、ＴＲＣＣ、ＴＣＬＮと制御モードを循環的に変更している。そして、デジタル情報を出力して制御電圧に変換するタイミング（Ｓ４、Ｓ１４、Ｓ２４、Ｓ３４）と制御電圧の異常を判断するタイミング（Ｓ２６、Ｓ３６、Ｓ６、Ｓ１６）とが異なっている。具体的には、Ｓ４とＳ１４におけるＤＡ設定値の書き込み（Ｓ４５）との間に、制御電圧の異常が判断されたときにＤＡ設定値を再書き込みを行う処理（Ｓ６４）がなされる。そのため、制御電圧の異常が判断されたときのＣＰＵ５０の負担を最小限にしつつ、制御電圧の異常を修正することができる。
【００４５】
［他の実施の形態］
なお、本発明は上記実施の形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の形態で実施することができる。例えば、Ｓ６４では、直近に出力されている当該ＤＡ設定値が全く同じ値でデジタル情報として再出力されるが、必ずしも全く同じ値のデジタル情報である必要はない。例えば、±２×ΔＤＡの範囲から外れた方向に＋ΔＤＡまたは−ΔＤＡしたデジタル情報が再出力されてもよい。また、Ｄ／Ａコンバータ５１は、各高圧回路５３〜５６毎に個々に設けてもよい。
【００４６】
更に、前述のように異常検出時にセットされる書換フラグは、種々の制御に応用可能であるが、例えば、次のように、特定の書換フラグが１にセットされている場合に再印字命令を出力して上記画像形成を最初からやり直すようにしてもよい。
【００４７】
図６は、その制御に対応した画像形成時処理を表すフローチャートである。なお、この画像形成時処理は、各種電圧の印加の必要期間が終了して前述のＳ９にて肯定判断されるまでの処理は図３と同様であるので、図６には相違点のみ図示した。以下、この相違点について説明する。
【００４８】
図６に示すように、各種電圧の印加の必要期間が終了すると（Ｓ９：Ｙ）、Ｓ９８にて、ＤＥＶ書換フラグ，ＣＨＧ書換フラグ，ＴＲＣＣ書換フラグのいずれかが１にセットされているか否かが判断される。そして、上記書換フラグがいずれもセットされていない場合は（Ｓ９８：Ｎ）、そのまま処理は一旦終了し、いずれかがセットされている場合は（Ｓ９８：Ｙ）、画像再形成手段の一例としてのＳ９９にて再印字命令が発行された後、処理が一旦終了する。この再印字命令に応じて、上記画像形成が最初からやり直される。
【００４９】
この場合、上記制御電圧の異常によって異常な画像が形成された場合にも、その画像の形成を自動的に再度実行させることができる。なお、ＤＣＬＮ出力は画像の品質にあまり影響を与えないので、その制御電圧の異常の有無はＳ９８における判断対象とされておらず、ＤＣＬＮ出力が異常であっても画像形成がやり直されることはない。
【００５０】
また、制御電圧の異常が検出されて書換フラグが１にセットされた制御モードに対しては、その制御モードの実行頻度が高くなるような制御を実行してもよい。図７は、そのような制御に対応した画像形成時処理を表すフローチャートである。なお、この処理は、ＤＡ設定値がデジタル情報として出力されるまでの処理、すなわち、Ｓ１からＳ４，Ｓ５，Ｓ１４，Ｓ１５，Ｓ２４，Ｓ２５，Ｓ３４，Ｓ３５のいずれかに至るまでの処理は、図３と同様であるので、同じ符号を付して説明を省略する。
【００５１】
以下、相違点について説明する。図７に示すように、Ｓ４，Ｓ５，Ｓ１４，Ｓ１５，Ｓ２４，Ｓ２５，Ｓ３４，Ｓ３５のいずれかでＤＡ設定値がデジタル情報として出力されると、処理はＳ６００へ移行し、４つの各制御電圧に対するＤＡＣ読込制御（図５参照）が順次実行される。続くＳ７００では、次のようなモード変更処理が実行される。図８は、そのモード変更処理を詳細に表すフローチャートである。
【００５２】
図８に示すように、この処理では、先ず、Ｓ７０１にて、いずれかの書換フラグが１にセットされているか（書換ありか）否かが判断される。いずれの書換フラグも１にセットされていない場合は（Ｓ７０１：Ｎ）、処理はＳ７０２へ移行し、通常の制御モード順が選択されて、処理はＳ７０３へ移行する。ここで、本実施の形態では、次の表１に示すように、通常，ＣＨＧ優先，ＤＥＶ優先，ＴＲＣＣ優先，ＤＣＬＮ優先の４種の制御モード順が設定されている。表１に示すように、通常の制御モード順では、前述の実施の形態と同様の順序で制御モードが変更される。
【００５３】
【表１】
2011008166.tif 000003
Ｓ７０３では、その時点で選択されている制御モード順に従って、制御モードが次の制御モードに変更される。続くＳ７０４では、現時点（Ｓ７０３による変更後）の制御モードが、表１に規定する３番で、かつ、優先チャンネル（優先される制御モード）であるか否かが判断される。通常の制御モードでは、優先チャンネル自体が存在しないので、Ｓ７０４では否定判断がなされ、Ｓ７０５にて１ｍｓ待機がなされた後、処理は上記実施の形態と同様のＳ９（図７）へ移行する。すなわち、いずれの書換フラグも１にセットされていない場合は（Ｓ７０１：Ｎ）、Ｓ６００にて各制御電圧に対するＤＡＣ読込制御が実行される点を除いて、上記実施の形態と同様の制御が実行される。
【００５４】
一方、いずれかの書換フラグが１にセットされている場合は（Ｓ７０１：Ｙ）、処理はＳ７１１へ移行し、ＤＥＶ書換フラグが１にセットされているか否かが判断され、ＤＥＶ書換フラグがセットされている場合は（Ｓ７１１：Ｙ）、処理はＳ７１２へ移行する。Ｓ７１２ではＤＥＶ優先の制御モード順が選択され、続くＳ７１３ではＤＥＶ＿ＤＡ設定値に加減算されるΔＤＡ（以下、ΔＤＡ（ＤＥＶ）という：他の制御モードも同様）が規定値の２分の１の値に設定されて、処理は前述のＳ７０３へ移行する。
【００５５】
ここで、表１に示すように、ＤＥＶ優先の制御モード順では、３番としてＴＲＣＣとＤＥＶとが設定されており、Ｓ７０３では、制御モードはＤＥＶ→ＣＨＧ→ＴＲＣＣ→ＤＥＶ→ＤＣＬＮの順で変更される。しかしながら、Ｓ７０３による変更後の制御モードの順番が３番でかつ優先チャンネル（この場合ＤＥＶ）の場合は（Ｓ７０４：Ｙ）、Ｓ７０５による１ｍｓの待機がなされずにそのままＳ９へ処理が移行する。このため、全体としての制御周期をあまり変更することなく、ＤＥＶの制御モードがそれまでの２倍の頻度で実行されるようになる。このため、Ｓ７１３では、ΔＤＡ（ＤＥＶ）を２分の１の値とすることにより、ＤＥＶ＿ＤＡ設定値が過剰に変動するのを抑制している。なお、Ｓ７１３の処理は、何度も重ねて実行される必要はなく、既にΔＤＡ（ＤＥＶ）が規定値の２分の１の値に設定されている場合は、再びＳ７１３へ処理が移行してもその値が維持される。
【００５６】
いずれかの書換フラグが１にセットされており（Ｓ７０１：Ｙ）、ＤＥＶ書換フラグがセットされていない場合は（Ｓ７１１：Ｎ）、処理はＳ７２１へ移行し、ＣＨＧ書換フラグが１にセットされているか否かが判断される。ＣＨＧ書換フラグがセットされている場合は（Ｓ７２１：Ｙ）、ＤＥＶの場合と同様、Ｓ７２２にてＣＨＧ優先の制御モード順が選択され、Ｓ７２３にてΔＤＡ（ＣＨＧ）が規定値の２分の１の値に再設定されて、処理は前述のＳ７０３へ移行する。すると、ＤＥＶの場合と同様に、全体としての制御周期をあまり変更することなく、ＣＨＧの制御モードがそれまでの２倍の頻度で実行されるようになる。
【００５７】
また、いずれかの書換フラグが１にセットされており（Ｓ７０１：Ｙ）、ＤＥＶ書換フラグもＣＨＧ書換フラグもセットされていない場合は（Ｓ７１１：Ｎ，Ｓ７２１：Ｎ）、処理はＳ７３１へ移行し、ＴＲＣＣ書換フラグが１にセットされているか否かが判断される。ＴＲＣＣ書換フラグがセットされている場合は（Ｓ７３１：Ｙ）、ＤＥＶの場合と同様、Ｓ７３２にてＴＲＣＣ優先の制御モード順が選択され、Ｓ７３３にてΔＤＡ（ＴＲＣＣ）が規定値の２分の１の値に再設定されて、処理は前述のＳ７０３へ移行する。すると、ＤＥＶの場合と同様に、全体としての制御周期をあまり変更することなく、ＴＲＣＣの制御モードがそれまでの２倍の頻度で実行されるようになる。
【００５８】
更に、いずれかの書換フラグが１にセットされており（Ｓ７０１：Ｙ）、ＤＥＶ書換フラグもＣＨＧ書換フラグもＴＲＣＣ書換フラグもセットされていない場合は（Ｓ７１１：Ｎ，Ｓ７２１：Ｎ，Ｓ７３１：Ｎ）、ＤＣＬＮ書換フラグが１にセットされている場合である。そこで、その場合、Ｓ７４２にてＤＣＬＮ優先の制御モード順が選択され、Ｓ７４３にてΔＤＡ（ＤＣＬＮ）が規定値の２分の１の値に再設定されて、処理は前述のＳ７０３へ移行する。すると、ＤＥＶの場合と同様に、全体としての制御周期をあまり変更することなく、ＤＣＬＮの制御モードがそれまでの２倍の頻度で実行されるようになる。なお、上記処理において、Ｓ７１２，Ｓ７２２，Ｓ７３２，Ｓ７４２が頻度変更手段に相当する。
【００５９】
本実施の形態では、制御電圧の異常が検出されて書換フラグが１にセットされた制御モードに対しては、その制御モードの実行頻度が高くなり、ＤＡ設定値の出力頻度も高くなるので、その制御電圧の異常に対して迅速に対応することができる。
【００６０】
また、本実施の形態では、複数の書換フラグが１にセットされていた場合、ＤＥＶ，ＣＨＧ，ＴＲＣＣ，ＤＣＬＮの順で最も上位の制御モードのみの実行頻度が２倍にされる。上記制御モードの順は、その制御モードの出力が上記上下限値の範囲から外れた場合に画像品質に与える影響の大きい順である。このため、本実施の形態では、複数の制御電圧に異常が検出された場合は画像品質に与える影響の大きい制御モードの実行頻度を優先的に高くすることができ、上記制御電圧の異常によって画像品質が低下するのを一層良好に抑制することができる。
【００６１】
更に、本実施の形態でも、図６に示したように任意または特定のいずれかの書換フラグが１にセットされていた場合に再印字命令を発行してもよく、その場合、上記制御モードの実行頻度の変更は画像形成がやり直されるときになされてもよい。
【符号の説明】
【００６２】
１…レーザプリンタ        １０…画像形成部                １１…感光体ドラム
１２…転写ローラ          １３…帯電器                    １３Ａ…帯電用ワイヤ
１３Ｂ…グリッド          １４…レーザスキャナユニット    １６…現像ローラ
１７…ドラムクリーナ      ５０…ＣＰＵ                    ５０Ａ…ＲＯＭ
５０Ｂ…ＲＡＭ            ５１…Ｄ／Ａコンバータ          ５３…ＣＨＧ高圧回路
５４…ＤＥＶ高圧回路      ５５…ＴＲＣＣ高圧回路          ５６…ＤＣＬＮ高圧回路
６３…ＧＲＩＤ検出回路    ６４…ＤＥＶ検出回路            ６５…ＴＲＣＣ検出回路
６６…ＤＣＬＮ検出回路    Ｌ…レーザ光                    Ｐ…用紙
【図１】
2011008166.tif 000004
【図２】
2011008166.tif 000005
【図３】
2011008166.tif 000006
【図４】
2011008166.tif 000007
【図５】
2011008166.tif 000008
【図６】
2011008166.tif 000009
【図７】
2011008166.tif 000010
【図８】
2011008166.tif 000011