(57)【要約】【課題】光結合デバイスの実装体積や実装構造上の制約のより少ない状態で、検査コストが低減できるようにする。【解決手段】ウエハ段階までの製造工程を経た素子について、ウエハ段階検査を行う。まず、複数の光集積回路チップが形成されたウエハ１２１において、検査対象となる光集積回路チップ１２２の上に光ファイバ１０８の光入出射端を近設し、光集積回路チップ１２２内部より光導波路部コア１４４からなる光導波路を導波してきた光信号１５１を、回折格子部１４３よりなるグレーティングカプラで反射させて光ファイバ１０８に光結合させる。このようにして光ファイバ１０８に光結合した信号光を用い、光集積回路チップ１２２における光ＩＣの特性検査が行える。なお、光ＩＣ部は、必要に応じ、通電用プローブによる電気信号の供給が行われて駆動されている。【選択図】  図１Ｇ
2011107384.tif 000002
【特許請求の範囲】
【請求項１】
ウエハ上に形成された複数の光素子の光学特性をウエハ段階で検査する工程と、
前記ウエハを分割して前記複数の光素子を個別素子とする工程と、
前記個別素子を実装する工程と、
実装された前記個別素子と外部光回路との間を光学的に接続する工程と
を少なくとも含む光結合デバイスの製造方法であって、
前記光素子は、前記ウエハより離れる方向としての前記ウエハの上方に信号光の進行方向を変更する第１光路変更部と、この第１光路変更部で変更された信号光を反射する反射部と、この反射部で反射した信号光の進行方向を前記光素子の基板平面方向に変更する第２光変更部とを少なくとも備え、
ウエハ段階での光特性の検査は、前記反射部を前記光素子に形成する前に行い、前記第１光路変更部および前記第２光変更部の少なくとも１つに、前記ウエハ上方より入射した試験用信号光により行う、もしくは、前記光素子から出射された試験用信号光をウエハ上方で受光することにより行う
ことを特徴とする光結合デバイスの製造方法。
【請求項２】
請求項１記載の光結合デバイスの製造方法において、
前記反射部の形成は、前記光素子を個別素子とする前に行う
ことを特徴とする光結合デバイスの製造方法。
【請求項３】
請求項１記載の光結合デバイスの製造方法において、
前記反射部の形成は、前記光素子を個別素子とした後に行う
ことを特徴とする光結合デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光結合デバイスの製造方法に関する。
【背景技術】
【０００２】
近年、高精細化なシリコン（Ｓｉ）のプロセス技術をベースとした光通信用素子の製造技術、いわゆるシリコンフォトニクス技術の開発が盛んになっている。シリコンフォトニクスでは、Ｓｉ光導波路を用いており、光変調器、光スイッチなどの要素部品を駆動用のＩＣと集積化することが可能である。このため、シリコンフォトニクスでは、光ＩＣチップやモジュールの低コスト化を図ることが可能である。この光ＩＣチップの実現のための重要なポイントの１つとして、Ｓｉ光導波路と光ファイバなどの外部光回路との低コストな光結合手段の実現が挙げられる。
【０００３】
このような光結合の実現方法としては、第１に、グレーティングカプラを用いる方法がある（非特許文献１、および２参照）。グレーティングカプラは、Ｓｉ光導波路からの光を、グレーティング（回折格子）により、導波路が形成されている基板の上方に回折させ、光ファイバなどと光結合させるデバイスである。グレーティングカプラは、基板の上方に光が出射される光学構成であるため、グレーティングカプラを光結合手段として有する光ＩＣは、これらを形成しているウエハ段階で、光を光ＩＣに導入しての素子特性の検査が実施できるという特徴がある。このようなウエハ段階での検査が可能である点は、特に集積度の大きい光ＩＣにおいては大きなメリットである。
【０００４】
また、光結合を実現する技術としては、第２に、スポットサイズ変換器による直接光結合構造がある（非特許文献３参照）。この技術では、Ｓｉ光導波路の幅を徐々に変化させたスポットサイズ変換器構造により、光ファイバとの光モードフィールドの整合性を高めたのちに、光ＩＣチップ端部において光ファイバとの直接光結合を実施している。このスポットサイズ変換器を用いた光結合では、光ファイバの取り出し面が光ＩＣの基板平面と同一の方向である。このため、実装時の光ＩＣチップの上面側の構造に対するレイアウト上の制約がなく、モジュールの低背化や光ＩＣチップ上面からの放熱経路の確保ができるという特徴がある。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Cary Gunn,"CMOS PhotonicsTM -- SOI Learns a New Trick",IEEE Int. SOI Conf., pp.7-13, 2005.
【非特許文献２】A.Narasimha, et al. , "A 40-Gb/s QSFP Optoelectronic Transceiver in a 0.13μm  CMOS Silicon-on-Insulator Technology", OMK7, OFC2008
【非特許文献３】T. Tsuchizawa et al., "Microphotonics Devices Based on Silicon Microfarication Technology", IEEE Journal of Selected Topics in Quantum Electronics, Vol.11, No.1, pp.232-239, 2005.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した光結合の技術では、次に示すような問題がある。
【０００７】
まず、グレーティングカップラでは、モジュールの実装レイアウト上の制約が大きいというデメリットがある。このことを、図４を用いて説明する。図４は、グレーティングカップラを用いた光ＩＣのモジュール構造を模式的に表した断面図である。このモジュールでは、光ＩＣチップ４０１の上に、支持体４０２により支持されたＬＤパッケージ４０３および支持体４０４に支持された光ファイバ４０５を備える。
【０００８】
ＬＤパッケージ４０３とＬＤパッケージ４０３とを光結合させる信号光４１１およびＬＤパッケージ４０３と光ファイバ４０５とを光結合させる信号光４１２は、各々光ＩＣチップ４０１の平面に対して斜めに入出射している。言い換えると、信号光４１１および信号光４１２は、光ＩＣチップ４０１の平面に対し、９０°より小さい入出射角度とされている。このため、この光ＩＣモジュールでは、光ＩＣチップ４０１の上方に光結合用のスペースを設ける必要があり、実装体積の増加を招き、また、光ＩＣチップ４０１の上面にヒートシンクを設けて放熱経路を確保することが困難になるなどの問題がある。
【０００９】
一方、スポットサイズ変換器を用いる技術では、光ファイバの取り出し面が光ＩＣチップ実装面と同一方向であるためレイアウト上の制約はない。しかしながら、グレーティングカプラを用いる技術のような、ウエハ段階での光学特性検査が不可能であるという問題がある。
【００１０】
以上のことより、光ＩＣチップと外部光回路との光結合に関して、ウエハ段階での光学特性検査による検査コストの低減が可能であり、加えて、実装体積や実装構造上の制約のより少ない光結合デバイスが求められている。
【００１１】
本発明は、以上のような問題点を解消するためになされたものであり、光結合デバイスの実装体積や実装構造上の制約のより少ない状態で、検査コストが低減できるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る光結合デバイスの製造方法は、ウエハ上に形成された複数の光素子の光学特性をウエハ段階で検査する工程と、ウエハを分割して複数の光素子を個別素子とする工程と、個別素子を実装する工程と、実装された個別素子と外部光回路との間を光学的に接続する工程とを少なくとも含み、光素子は、ウエハより離れる方向としてのウエハの上方に信号光の進行方向を変更する第１光路変更部と、この第１光路変更部で変更された信号光を反射する反射部と、この反射部で反射した信号光の進行方向を光素子の基板平面方向に変更する第２光変更部とを少なくとも備え、ウエハ段階での光特性の検査は、反射部を光素子に形成する前に行い、第１光路変更部および第２光変更部の少なくとも１つに、ウエハ上方より入射した試験用信号光により行う、もしくは、前記光素子から出射された試験用信号光をウエハ上方で受光することにより行う。
【発明の効果】
【００１３】
以上説明したように、本発明によれば、ウエハ段階での光特性の検査は、反射部を光素子に形成する前に行い、第１光路変更部および第２光変更部の少なくとも１つに、ウエハ上方より入射した試験用信号光により行うようにしたので、光結合デバイスの実装体積や実装構造上の制約のより少ない状態で、検査コストが低減できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１４】
【図１Ａ】本発明の実施の形態における光結合デバイスの製造方法を説明する工程図である。
【図１Ｂ】本発明の実施の形態における光結合デバイスの製造方法を説明する工程図である。
【図１Ｃ】本発明の実施の形態における光結合デバイスの製造方法を説明する工程図である。
【図１Ｄ】本発明の実施の形態における光結合デバイスの製造方法を説明する工程図である。
【図１Ｅ】本発明の実施の形態における光結合デバイスの製造方法を説明する工程図である。
【図１Ｆ】本発明の実施の形態における光結合デバイスの製造方法を説明する工程図である。
【図１Ｇ】本発明の実施の形態における光結合デバイスの製造方法を説明する工程図である。
【図１Ｈ】本発明の実施の形態における光結合デバイスの製造方法を説明する工程図である。
【図１Ｉ】本発明の実施の形態における光結合デバイスの製造方法を説明する工程図である。
【図１Ｊ】本発明の実施の形態における光結合デバイスの製造方法を説明する工程図である。
【図１Ｋ】本発明の実施の形態における光結合デバイスの製造方法を説明する工程図である。
【図２】光結合デバイスにおける光結合の状態を説明するための平面図である。
【図３】光結合デバイスの構成例を説明する斜視図である。
【図４】グレーティングカップラを用いた光結合デバイスの構成例を示す構成図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図を参照して説明する。図１Ａ〜図１Ｋは、本発明の実施の形態における光結合デバイスの製造方法を説明する工程図である。以下では、光結合デバイスを備える光集積回路（光ＩＣ）の製造を例に説明する。
【００１６】
はじめに、図１Ａに示すように、ＳＯＩ（Silicon on Insulator）構造の基板１０１を用意する。基板１０１は高抵抗シリコンからなる基体上に、厚さ２μｍのＳｉＯ2からなる層厚２μｍの埋め込み絶縁層１０２、シリコンからなる層厚２００ｎｍの表面シリコン層１０３を備えている。埋め込み絶縁層１０２が下部クラッド層となり、表面シリコン層１０３がコア層となる。
【００１７】
次に、表面シリコン層１０３をパターニングすることで、図１Ｂおよび図１Ｃに示すように、コア層１０４を形成する。図１Ｃは平面図であり、図１Ｂは、図１Ｃのｂｂ’線における断面を模式的に示している。コア層１０４は、後述するスポットサイズ変換部となる光入出射部コア１４１、および後述するグレーティングカップラとなる回折格子部１４２，回折格子部１４３，および光導波路部コア１４４を含んでいる。
【００１８】
コア層１０４の形成では、まず、回折格子部１４２，１４３以外の、光入出射部コア１４１および光導波路部コア１４４などの光導波構造となる部分を先に形成する。これらの形成（パターニング）は、よく知られたフォトリソグラフィー技術およびドライエッチング技術を用い、表面シリコン層１０３を埋め込み絶縁層１０２に到達するまでエッチングすることで形成すればよい。例えば、光入出射部コア１４１および光導波路部コア１４４などの光導波構造となるコア層１０４の断面形状は、例えば、幅４００ｎｍ、高さ（厚さ）２００ｎｍ程度とすればよい。なお、光導波路部コア１４４に続く図示しない光集積回路部のコアも、これらと同時に作製すればよい。
【００１９】
次に、コア層１０４の回折格子部１４２，１４３を形成する。これらの形成でも、よく知られたフォトリソグラフィー技術およびドライエッチング技術を用いればよい。ここで、回折格子部１４２，１４３の形成では、表面シリコン層１０３を厚さ方向に１００ｎｍ程度の深さまでエッチングして溝を形成することで、埋め込み絶縁層１０２の表面上に、厚さ１００ｎｍの部分と厚さ２００ｎｍの部分とからなる回折格子部１４２，１４３が形成できる。従って、回折格子部１４２，１４３は、深さ１００ｎｍの円弧形状の複数の溝部が、対象とする信号光の波長に対応して設定された所定の間隔で、同心円上に配列された構造となっている。
【００２０】
また、回折格子部１４２は、光入出射部コア１４１との接続部を起点とした扇形状とし、また、平面的な領域の寸法は、２０×２０μｍ2程度であればよい。まあ、グレーティングは、周期が１μｍ程度であり、集光機能を持つように設計された集光型グレーティングカップラとされていればよい。これは、回折格子部１４３も同様である。また、これらの配置および形状は、回折格子部１４２と回折格子部１４３との間で、後述する反射層による反射を介して最大の光結合効率が得られるよう、光学的な設計により決定されていればよい。
【００２１】
次に、図１Ｄに示すように、コア層１０４を形成した埋め込み絶縁層１０２の上に、コア層１０４を埋め込むように上部クラッド層１０５を形成する。例えば、公知の化学気相堆積（ＣＶＤ）法やＲＦスパッタ法などにより、ＳｉＯ2を堆積することで形成できる。なお、上部クラッド層１０５を形成する前に、光導波路部コア１４４に続く図示しない光集積回路部の他の構成についても作製しておく。また、上部クラッド層１０５を形成した後に、光導波路部コア１４４に続く図示しない光集積回路部に接続する電気的な配線や端子などを形成する。これらのことにより、光集積回路の基本的な構成が、ウエハ段階で完成する。
【００２２】
次に、図１Ｅに示すように、光入出射部コア１４１の入出射端側に、基板１０１の表面が露出する開口部１０６を形成する。次いで、図１Ｆに示すように、開口部１０６の露出した基板１０１に、Ｖ溝１０７を形成する。Ｖ溝１０７は、光入出射部コア１４１に光結合する光ファイバを嵌合して固定する部分となる。
【００２３】
開口部１０６は、上部クラッド層１０５の上に、公知のリソグラフィー技術によりマスクパターンを形成し、このマスクパターンをマスクとして上部クラッド層１０５および埋め込み絶縁層１０２をドライエッチングすることで形成すればよい。ここで、この領域に配置する光ファイバの断面形状（円形）に適応するように、上層となる上部クラッド層１０５の方が、下層となる埋め込み絶縁層１０２に比較して、幅広となるように形成するとよい。ここで、上述した幅は、光導波方向に対して垂直な方向長さである。
【００２４】
また、Ｖ溝１０７は、例えば、ＫＯＨなどのアルカリ溶液（例えば液温７０℃）を用いたウエットエッチングにより、基板１０１を異方性エッチングすることで形成することができる。このようなウエットエッチングによれば、断面がＶ字状の形状が事項整合的に形成される。
【００２５】
以上の工程によって、ウエハ段階検査までの製造工程を終了する。
【００２６】
次に、上述したウエハ段階までの製造工程を経た素子について、図１Ｇ，図１Ｈに示すように、ウエハ段階検査を行う。まず、複数の光集積回路チップが形成されたウエハ１２１において、検査対象となる光集積回路チップ１２２の上に光ファイバ１０８の光入出射端を近設し、光集積回路チップ１２２内部より光導波路部コア１４４からなる光導波路を導波してきた光信号１５１を、回折格子部１４３よりなるグレーティングカプラで反射させて光ファイバ１０８に光結合させる。このようにして光ファイバ１０８に光結合した信号光１５１を用い、光集積回路チップ１２２における光ＩＣ（不図示）の特性検査が行える。なお、図示していない光ＩＣ部は、必要に応じ、通電用プローブによる電気信号の供給が行われて駆動されている。
【００２７】
次に、ウエハ段階の検査を経た素子はダイシングされ、個別の光集積回路チップとなり、実装段階において、図１Ｉに示すように、光ファイバ１０９がＶ溝１０７に固定される。なお、実装されて光ファイバ１０９が固定された後に、別途、実装後の検査工程が行われているようにしてもよい。例えば、上述同様に、光集積回路チップの内部からの光信号を、回折格子部１４３よりなるグレーティングカプラで反射させて光ファイバ１０８に光結合させ、この光信号を用いて特性検査を行うようにしてもよい。また、光ファイバ１０８からの信号光を回折格子部１４２よりなるグレーティングカプラに光結合させ、この光結合した信号光を光入出射部コア１４１からなる光入出射導波路に導波させて光ファイバ１０９に光結合させることで、光ファイバ１０９に接続する外部光回路との光接続性を検査するようにしてもよい。
【００２８】
次に、図１Ｊ，図１Ｋに示すように、光入出射部コア１４１および回折格子部１４３にまたがる反射領域に、透明材料からなるミラー支持層１１０を形成し、ミラー支持層１１０の上に反射部となる反射層１１１を形成する。ミラー支持層１１０は、例えば、板厚０．５ｍｍ、幅４ｍｍ、長さ１ｍｍ程度の板状のガラスから構成することができる。また、このガラス板に層厚５００ｎｍのＴｉ層および層厚１５００ｎｍのＡｕ層を、この順に真空蒸着することで、反射層１１１とすることができる。ミラー支持層１１０は、例えば、透明接着剤により上部クラッド層１０５の上に接着固定すればよい。
【００２９】
このように製造された光集積回路チップの光結合デバイスにおいては、まず、光集積回路チップの内部より光導波路部コア１４４からなる光導波路を導波してきた光信号２０１は、回折格子部１４３よりなるグレーティングカプラで反射し、反射した光信号２０２は、ミラー支持層１１０を透過して反射層１１１に入射する。この状態を図１Ｊおよび図２に示す。図２は、光集積回路チップの光結合デバイスの部分を示す平面図であり、上部クラッド層１０５，ミラー支持層１１０，反射層１１１を省略して示している。
【００３０】
反射層１１１に入射した光信号２０２は、反射層１１１で反射し、反射層１１１で反射した光信号２０３は、回折格子部１４２よりなるグレーティングカプラに光結合する。このようにして光結合した信号光２０４は、光入出射部コア１４１よりなるスポットサイズ変換部を導波し、スポットサイズが変換されて光ファイバ１０９に光結合する。この状態を図１Ｋおよび図２に示す。また、上述した反対の経路で、光ファイバ１０９から入射される光信号を、光導波路部コア１４４よりなる光導波路に導入することができる。ここで、上述したグレーティングカップラは、集光機能を有していることが、光結合効率向上の観点で好ましい。
【００３１】
なお、光入出射部コア１４１は、光ファイバ１０９が接続される光入出射端に近づくほど、先細りの形状となっており、よく知られているように、導波する光信号のスポットサイズを、光ファイバ１０９に効率よく光結合するスポットサイズにまで拡大させることができる。例えば、上述した先細りの形状は、典型的には、先端の幅１００ｎｍ以下、長さ２００〜３００μｍ程度で、光ファイバ１０９への結合部に向けて、光入出射部コア１４１の幅が徐々に細くなる横テーパ構造となっていればよい。この導波路構造において、
回折格子部１４２よりなるグレーティングカプラに入射した光信号は、上記テーパ構造の部分で徐々に光入出射部コア１４１に結合されるため、テーパ長が数百μｍ程度あれば９０％以上の光を、この光導波路に結合させることができる。
【００３２】
なお、図３に示すように、ウエハより切り出すことで分割した光ＩＣチップ３０１には、複数の光ファイバ１０９を接続することができる。
【００３３】
上述した上述した製造方法により製造される光結合デバイスを用いた光集積回路によれば、光ファイバ１０９の取り出し方向が、光集積回路が形成される基板１０１の平面と同一平面内にあるため、最終的な光モジュールの低背化や、光ＩＣ上部への冷却機構の搭載などが容易に実現できる。
【００３４】
また、上述した光結合デバイスでは、反射層１１１を配置し固定する際に、基板１０１の平面方向において、反射層１１１の精密な配置合わせが不要となる。反射層１１１は、反射する領域が、２つのグレーティングカプラが形成されている光通過領域を覆っていればよく、反射層１１１は、基板平面方向における高い位置精度が必要ない。このため、反射層１１１の形成工程が、光集積回路チップの実装完了に至る全工程中の後方工程で行われる場合においても、実装における作業の負荷を懸念する必要は生じない。
【００３５】
一方で、反射層１１１は、反射面と基板１０１平面との距離は平行度に関しては、比較的高い精度が必要とされる。しかしながら、上述したように、コア層１０４，上部クラッド層１０５などの製造は、シリコンを用いた半導体プロセスを用いており、高い精度で平坦性を確保することが可能である。このため、高い平行度などについては、ミラー支持層１１０の寸法精度を高くすることで容易に実現可能である。例えば、ミラー支持層１１０の典型的に要求される厚さ精度は±２０μｍ以下、平行度は１°以下であり、これは既存の加工精度で達成可能である。
【００３６】
以上に説明したように、本実施の形態によれば、光ＩＣチップと外部光回路との光結合に関し、実装体積や実装構造上の制約のより少ない端面結合形の構造でありながら、ウエハ段階での光学特性検査が可能であるため検査コストの低減が図られる。
【００３７】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。
【００３８】
例えば、基板の種類は上記に限定されるものではなく、本発明の趣旨である、ウエハ段階検査と実装構造の簡易化が達成されるという目的を逸脱しない限り、様々なものを用いることができる。例えば、シリカガラス基板、ＧａＡｓ，ＩｎＰ、ＧａＮをはじめとする化合物半導体基板、ＬｉＮＯ3などの非線形光学材料、ダイヤモンド、ＡｌＮ、ＺｎＯ、サファイヤなどが用いられていてもよい。
【００３９】
また、コアやクラッドなどの導波路を構成する材料は、シリコンおよび酸化シリコンに限定されるものではなく、いかなる材料で形成されてあってもよい。例えば、例えばシリカガラス基板、ＧａＡｓ，ＩｎＰ、ＧａＮをはじめとする化合物半導体基板、ＬｉＮＯ3などの非線形光学材料、ダイヤモンド、ＡｌＮ、ＺｎＯ、サファイヤなどが用いられていてもよい。また導波路の形態もチャネル導波路に限定されるものではなく、リッジ導波路やリブ導波路、拡散型導波路などであってもよい。
【００４０】
また、グレーティングカプラを構成する回折格子部１４２，１４３は、この部分への光入射方向に対して逆方向に回折する平面形状となっているが、これに限るものではない。グレーティングカップラの設計により、例えば同一直線上で上記２つのグレーティングカップラが向かいあった構造など、他のレイアウトが選択されてもよい。
【００４１】
さらに上記２つのグレーティングカップラにおける、上方に信号光を回折させるための構造は、この目的が達成できる限り、上述した実施形態の様態に制限されるものではない。例えば、上方に光を回折させるために、上部クラッド層１０５の厚さや屈折率を変更してもよく、また、回折格子部１４２，１４３を含めたコア層１０４の断面形状が基板１０１の垂直方向に対して非対称であってもよい。
【００４２】
さらに、回折格子部１４２，１４３は、コア層１０４とは異なる、他の層に形成されていてもよい。例えば、上部クラッド層１０５に形成されていてもよいし、別途形成した他の層に形成されていてもよい。
【００４３】
なお、本発明において、コア層１０４からなる導波路からの信号光を、基板１０１のより離れる方向の上方に光路変換する手段として集光型グレーティングカップラを用いているが、平面ミラー、凹面ミラーなど、他の手段が用いられていてもよく、また反射体とレンズ体が別々に形成されていてもよい。
【００４４】
また、ミラー支持層は、ガラスに限るものではなく、用いる信号光に対して透明な半導体、樹脂材などで形成してもよい。また、板状の部材に限らず、樹脂などによる透明シートが用いられていていてもよく、さらに該透明シートにおけるミラー形成面と逆の面に粘着剤があらかじめ塗布された粘着シート状のものでもよい。また、反射層は、Ｔｉ，Ａｕに限るものではなく、Ｐｔなどの他の金属でもよい。また、ＴｉＯ2，ＳｉＯ2，ＳｉＮなどの誘電体材料による高反射膜を反射層として用いるようにしてもよい。
【００４５】
また、グレーティングカップラと反射層の反射面と平行度や距離の制御が、ミラー支持層の寸法によって行うようにしてもよい。また、ミラー支持層以外の構造として、グレーティングカップラと反射面の平行度や距離の制御を行うための柱状の支持体が、信号光の通過部以外の場所に配置し、これら支持体によりミラー部分を指示する構成としてもよい。さらに、反射部は、光結合デバイスを含む光チップが実装されるパッケージの蓋の内側に形成されたものであってもよい。さらに、光ファイバとあらかじめ一体に形成された部品として、実装部品点数の削減を図っても良い。
【００４６】
また、光ファイバには、典型的には通常のシングルモードファイバ（モードフィールド径１０μｍ程度）を用いればよい。また、光ファイバの外形寸法、材料、コア径などは、様々な形態を用いることが可能であり、光結合デバイスの光導波路とのモード整合性を向上するために、コア径を小さくした高屈折率光ファイバや、中空構造を内部に有するＨｏｌｅｙファイバやフォトニック結晶ファイバなどを用いてもよい。
【００４７】
さらに、光ＩＣの外部との光結合を行う目的に合致する範囲において、上記光ファイバ以外のものが用いられていてもよい。例えば、ポリマー光導波路のフィルムが用いられていても良い。また、前述のように、ポリマー光導波路のフィルムが用いられる場合においても、該ポリマー光導波路のフィルムをミラーとあらかじめ一体形成された構造体として実装部品点数の削減を図ってもよい。
【符号の説明】
【００４８】
１０１…基板、１０２…埋め込み絶縁層、１０３…表面シリコン層、１０４…コア層、１０５…上部クラッド層、１０６…開口部、１０７…Ｖ溝、１０８…光ファイバ、１０９…光ファイバ、１１０…ミラー支持層、１１１…反射層、１４１…光入出射部コア、１４２…回折格子部、１４３…回折格子部、１４４…光導波路部コア。
【図１Ａ】
2011107384.tif 000003
【図１Ｂ】
2011107384.tif 000004
【図１Ｃ】
2011107384.tif 000005
【図１Ｄ】
2011107384.tif 000006
【図１Ｅ】
2011107384.tif 000007
【図１Ｆ】
2011107384.tif 000008
【図１Ｇ】
2011107384.tif 000009
【図１Ｈ】
2011107384.tif 000010
【図１Ｉ】
2011107384.tif 000011
【図１Ｊ】
2011107384.tif 000012
【図１Ｋ】
2011107384.tif 000013
【図２】
2011107384.tif 000014
【図３】
2011107384.tif 000015
【図４】
2011107384.tif 000016