(57)【要約】【課題】ｏｆｆ電流が低下している薄膜トランジスタを提供する。【解決手段】基板１上に形成されたゲート電極２と、ゲート電極２を覆うように形成されたシリコン窒化膜３と、シリコン窒化膜３上に形成された微結晶シリコンからなる微結晶Ｓｉ半導体層４と、微結晶Ｓｉ半導体層４に接して形成されているソース電極５およびドレイン電極６とを備えており、微結晶Ｓｉ半導体層４のゲート電極２と重畳する領域にチャネル領域１１が形成されており、チャネル領域１１の微結晶シリコンに対して水素プラズマ処理が施されている。【選択図】図１
2011114082.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、該ゲート電極を覆うように形成されたゲート絶縁層と、該ゲート絶縁層上に形成された結晶性シリコンからなる半導体層と、該半導体層に接して形成されているソース電極およびドレイン電極とを備えており、
上記半導体層の上記ゲート電極と重畳する領域にチャネル領域が形成されており、該チャネル領域の上記結晶性シリコンに対して水素プラズマ処理が施されていることを特徴とする薄膜トランジスタ。
【請求項２】
上記半導体層は、上記チャネル領域を有する水素プラズマ処理が施された結晶性シリコン層上に、水素プラズマ処理が施されていない結晶性シリコン層が積層されている構成であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
上記半導体層は、上記半導体層の一部を形成した後に、該半導体層の一部のうち上記ゲート電極と重畳する領域に対して水素プラズマ処理を施し、上記水素プラズマ処理を施した後に、形成された上記半導体層の一部の上部に、上記半導体層の残りの部分を形成することにより作製された半導体層であることを特徴とする請求項１または２に記載の薄膜トランジスタ。
【請求項４】
上記結晶性シリコンが微結晶シリコンであることを特徴とする請求項１〜３の何れか１項に記載の薄膜トランジスタ。
【請求項５】
基板上に形成されたゲート電極と、該ゲート電極を覆うように形成されたゲート絶縁層と、該ゲート絶縁層上に形成された結晶性シリコンからなる半導体層と、該半導体層に接して形成されたソース電極およびドレイン電極とを備えている薄膜トランジスタの製造方法において、
上記半導体層の一部を形成した後に、該半導体層の一部のうち上記ゲート電極と重畳する領域に対して水素プラズマ処理を施し、
上記水素プラズマ処理を施した後に、形成された上記半導体層の一部の上部に、上記半導体層の残りの部分を形成することにより上記半導体層を作製することを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタおよびその製造方法に関し、詳細には微結晶シリコン薄膜トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタは、アクティブ型液晶表示装置およびイメージセンサなどの駆動回路に用いられるようになっている。しかしながらシリコン薄膜トランジスタでは、マイナスバイアス時にチャネルに電流が流れる、いわゆるオフリーク電流の発生や、優れたしきい値電圧と初期特性との両立が困難といった問題が生じている。そのため、これらの問題を解消または低減する技術が開発されてきている。
【０００３】
例えば特許文献１においては、チャネル層が非晶質シリコン層と結晶性シリコン層との積層構造からなる薄膜トランジスタが開示されている。図１２は、特許文献１に記載された薄膜トランジスタの構成を示した図である。図１２に示すように、従来の薄膜トランジスタ２００は、基板２０１上に、ソース層２０５およびドレイン層２０６と、チャネル層２０４と、ゲート絶縁膜２０３と、ゲート電極２０２とを備えている。さらに、チャネル層２０４は、非晶質シリコン層２０４ｂと、非晶質シリコン層２０４ｂとゲート絶縁膜２０３との間に挟持された結晶性シリコン層２０４ａとの積層構造からなる。薄膜トランジスタ２００によれば、水素含有量の少ない結晶性シリコン層２０４ａによって信頼性の向上が図られ、水素含有量の多い非晶質シリコン層２０４ｂによってオフリーク電流の低減が図られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１６７０５１号公報（平成１７年６月２３日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、従来の薄膜トランジスタ２００は、非晶質シリコン層２０４ｂと結晶性のシリコン層とを積層し、水素含有量の少ない結晶性のシリコン層によって信頼性の向上を図り、水素含有量の多い非晶質シリコン層によってオフリーク電流の低減を図るものである。そのため、互いに異なる２つのシリコン層を形成する必要があり、薄膜トランジスタ形成の工程が複雑となってしまう。また、直接に結晶性のシリコン層の改質を図ったものではない。さらに、非晶質シリコンによる半導体層の形成には大量のシランガスが必要であり、結果としてコストが高くなってしまう。一方、半導体層のチャネル領域が微結晶シリコンであった場合には、ｏｆｆ電流が高くなってしまうという問題が生じていた。
【０００６】
そこで、本発明は上記の問題点に鑑みてなされたものであり、その目的は、薄膜トランジスタの結晶性シリコン層の膜質改善を図ることにより、非晶質シリコン層を用いずに、特性に優れた薄膜トランジスタを提供することにある。
【課題を解決するための手段】
【０００７】
水素プラズマ処理が施されていない結晶性シリコンでは、いずれの原子とも結合していない不対電子、すなわちダングリングボンドがシリコンに多数形成されていると考えられる。本発明者は、ダングリングボンドとして残る未結合手が存在すると、バンドギャップ内にアクセプタ準位が形成され、アクセプタ準位の存在によりｏｆｆ電流が生じ易くなることを見出した。
【０００８】
そこで、本発明者は、チャネル領域の結晶性シリコンに積極的に水素プラズマ処理を施したところ、上記課題を解決できる薄膜トランジスタが得られることを見出し、本発明を完成させるに至った。
【０００９】
すなわち、本発明に係る薄膜トランジスタは、上記課題を解決するために、基板上に形成されたゲート電極と、該ゲート電極を覆うように形成されたゲート絶縁層と、該ゲート絶縁層上に形成された結晶性シリコンからなる半導体層と、該半導体層に接して形成されているソース電極およびドレイン電極とを備えており、上記半導体層の上記ゲート電極と重畳する領域にチャネル領域が形成されており、該チャネル領域の上記結晶性シリコンに対して水素プラズマ処理が施されている構成を有するものである。
【００１０】
なおこの場合に、上記半導体層は、上記チャネル領域を有する水素プラズマ処理が施された結晶性シリコン層上に、水素プラズマ処理が施されていない結晶性シリコン層が積層されている構成であることが好ましい。
【００１１】
上記構成を有する本発明に係る薄膜トランジスタによれば、チャネル領域は結晶性シリコンからなり、この結晶性シリコンに対して水素プラズマ処理が施されている。そのため、ダングリングボンドとして存在していたシリコンの未結合手が水素ラジカルと反応し、未結合手が水素終端された状態となっている。ダングリングボンドが減少しているため、アクセプタ準位も減少することになる。これにより、アクセプタ準位を介したｏｆｆ電流が低下する。このように、本発明に係る薄膜トランジスタでは、チャネル領域の結晶性シリコンに対して水素プラズマ処理が施されていることによって、チャネル領域における結晶性シリコン層の膜質改善が図られている。したがって、上記構成によれば、非晶質シリコンを用いなくても、ｏｆｆ電流が低下した薄膜トランジスタを提供することができる。
【００１２】
また、本発明に係る薄膜トランジスタにおいて、上記半導体層は、上記半導体層の一部を形成した後に、該半導体層の一部のうち上記ゲート電極と重畳する領域に対して水素プラズマ処理を施し、上記水素プラズマ処理を施した後に、形成された上記半導体層の一部の上部に、上記半導体層の残りの部分を形成することにより作製された半導体層であることが好ましい。
【００１３】
半導体層を形成する過程でチャネル領域に積極的に水素プラズマ処理を行った薄膜トランジスタは、単一半導体層を成膜してから水素プラズマ処理を行う場合と比較し、その特性に優れた薄膜トランジスタとなる。上述の薄膜トランジスタは、チャネル領域に積極的に水素プラズマ処理を行うことによって得られるため、特性に優れた薄膜トランジスタを提供することができる。
【００１４】
また、本発明に係る薄膜トランジスタにおいて、上記結晶性シリコンが微結晶シリコンであることが好ましい。
【００１５】
微結晶シリコンはキャリア移動度が大きいため、上記構成によれば、電界効果移動度などの電気特性がさらに向上した薄膜トランジスタを提供できる。
【００１６】
本発明に係る薄膜トランジスタの製造方法は、上記課題を解決するために、基板上に形成されたゲート電極と、該ゲート電極を覆うように形成されたゲート絶縁層と、該ゲート絶縁層上に形成された結晶性シリコンからなる半導体層と、該半導体層に接して形成されたソース電極およびドレイン電極とを備えている薄膜トランジスタの製造方法において、上記半導体層の一部を形成した後に、該半導体層の一部のうち上記ゲート電極と重畳する領域に対して水素プラズマ処理を施し、上記水素プラズマ処理を施した後に、形成された上記半導体層の一部の上部に、上記半導体層の残りの部分を形成することにより上記半導体層を作製する構成である。
【００１７】
上記構成によれば、半導体層を成膜していく過程において、半導体層のゲート電極と重畳する領域、すなわちチャネル領域となる領域に対して連続的に水素プラズマ処理を施した上で半導体層全体を形成することができる。これにより、製造に係る時間を短縮および、薄膜トランジスタの特性の向上を実現できる。
【００１８】
なお、半導体層を微結晶シリコン膜とした場合には、ガス使用量の削減も達成できる。
結晶性シリコンからなる半導体層に対して水素プラズマ処理が施されるため、上述のように結晶性シリコンの膜質が改善し、非晶質シリコンを用いずとも、ｏｆｆ電流が低下した薄膜トランジスタを製造することができる。
【発明の効果】
【００１９】
以上のように、本発明に係る薄膜トランジスタは、結晶性シリコンからなる半導体層を有しており、半導体層のゲート電極と重畳する領域にチャネル領域が形成されており、半導体層の該チャネル領域に対して水素プラズマ処理が施されている。そのため、半導体層の膜質改善が図られており、チャネル領域が結晶性シリコン層からなる薄膜トランジスタにおいて、ｏｆｆ電流を低下させることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の一形態に係る薄膜トランジスタの概略構成を示す模式図である。
【図２】プラズマＣＶＤにより作製した微結晶シリコンのＡＦＭ観察結果を示す図である。
【図３】図２に示す微結晶シリコンのラマン測定の結果を示す図である。
【図４】プラズマＣＶＤにより作製した微結晶シリコンの薄膜Ｘ線回折の測定結果を示す図である。
【図５】Ｓｉが未結合手を含む場合における、エネルギー準位の計算に用いる分子モデルを表す図である。
【図６】図５に示した分子モデルを用いて計算したエネルギー準位を示す図である。
【図７】Ｓｉが未結合手を含まない場合における、エネルギー準位の計算に用いる分子モデルを表す図である。
【図８】図７に示した分子モデルを用いて計算したエネルギー準位を示す図である。
【図９】従来の薄膜トランジスタを表す図であり、（ａ）は、従来の薄膜トランジスタの概略構成を示す模式図であり、（ｂ）はキャリアの状態を模式的に表した図である。
【図１０】薄膜トランジスタのトランジスタ特性を示した図であり、（ａ）は本発明に係る薄膜トランジスタの特性を示しており、（ｂ）は従来の薄膜トランジスタの特性を示している。
【図１１】本発明の実施の別の形態に係る薄膜トランジスタの概略構成を示す模式図である。
【図１２】従来の別の薄膜トランジスタの概略構成を示す図である。
【発明を実施するための形態】
【００２１】
本発明の一実施形態について、図１〜図１１に基づいて説明すれば以下の通りである。
【００２２】
〔薄膜トランジスタ〕
図１は、本実施の形態に係る薄膜トランジスタの概略構成を示す模式断面図である。図１に示すように、薄膜トランジスタ１０は、透明なガラス等によって形成される基板１と、基板１上にパターン形成されたゲート電極２と、ゲート電極２を覆うように基板１上に形成されたシリコン窒化膜（ゲート絶縁層）３と、ゲート電極２と重畳するように、シリコン窒化膜３上に形成された微結晶Ｓｉ半導体層（半導体層）４と、微結晶Ｓｉ半導体層４と接するように形成されたソース電極５およびドレイン電極６とを備えている。微結晶Ｓｉ半導体層４において、ソース電極５とドレイン電極６とに挟まれた領域は、チャネル領域１１となっており、チャネル領域１１には、水素プラズマ処理（図中のＨ）が施されている。図１に示されるように、薄膜トランジスタ１０のチャネル領域１１は微結晶Ｓｉからなる半導体層（微結晶Ｓｉ半導体層）によって形成されている。
【００２３】
薄膜トランジスタ１０は、チャネル領域１１を形成する半導体層が微結晶シリコンの層であり、チャネル領域１１に水素プラズマ処理が施されていればよく、他の構成は、従来公知のものを利用できる。本実施の形態では、各電極はＴｉにより形成されており、ゲート絶縁層としてシリコン窒化膜を使用しているが、これらに限定されるものではない。図１に示すように、チャネル領域では非晶質Ｓｉ層を利用していない。
【００２４】
また、薄膜トランジスタは、上述の構成を備えていればよく、さらに別の構成を含むものであってもよい。
【００２５】
例えば、図１１は、本発明に係る薄膜トランジスタの別の実施の形態を表した図である。図１１に示すように、薄膜トランジスタ１０’は、図１に示す薄膜トランジスタ１０と異なり、微結晶Ｓｉ半導体層４上にエッチストッパー８が形成されており、ソース・ドレイン電極５、６と、微結晶Ｓｉ半導体層４との間には、ｎ＋Ｓｉ半導体層７が形成されている。ｎ＋Ｓｉ半導体層７におけるシリコンは、微結晶ＳｉおよびアモルファスＳｉのいずれであってもよく、これらを混合したものであってもよい。なお、図１１に示すように、ｎ＋Ｓｉ半導体層７が形成されている場合であっても、チャネル領域１１を形成する半導体層は、微結晶Ｓｉ半導体層４の層である。
【００２６】
（微結晶Ｓｉ半導体層の構造）
微結晶Ｓｉ半導体層４の構造について図２〜図４を参照して説明する。
【００２７】
シリコン（Ｓｉ）の微結晶は、下記式（１）〜（３）
Ｓｉ−Ｈ４＋Ｈ２＋Ｓｉ−Ｈ４ → Ｓｉ−Ｈ４＋Ｈ＊＋Ｈ＊＋Ｓｉ−Ｈ４  ・・（１）
Ｓｉ−Ｈ４＋Ｈ＊＋Ｈ＊＋Ｓｉ−Ｈ４→ Ｓｉ−Ｈ３＋Ｈ２＋Ｈ２＋Ｓｉ−Ｈ３  ・・（２）
Ｓｉ−Ｈ３＋Ｈ２＋Ｈ２＋Ｓｉ−Ｈ３→ Ｈ３−Ｓｉ−Ｓｉ−Ｈ３＋２Ｈ２  ・・（３）
の反応が連鎖的に起こることによって形成されると考えられている。またこの反応により、ダイヤモンド構造のシリコンの微結晶が形成されると考えられている。
【００２８】
上記式（１）〜（３）の反応について詳述すると、７００Ｐａ以上のプラズマ化学的気相成長（ＰＥＣＶＤ：plasma enhancement-chemical vapor deposition）（プラズマＣＶＤ）の圧力の高い領域において、シラン（ＳｉＨ４）および水素（Ｈ２）のガスの混合を行う。このとき、Ｈ２ガス流量／ＳｉＨ４ガス流量の比は１００倍以上とする。圧力が高いＣＶＤ領域のプラズマにより、Ｈ２が分解し、式（１）に示すように、水素ラジカル（Ｈ＊）が生成される。生成された水素ラジカルと、シランのＳｉ−Ｈ結合のＨとが反応することによって、水素ラジカルがシランから水素原子を奪い、式（２）に示すように、Ｈ２が生成される。一方、シランでは水素原子が奪われることにより、いずれの原子とも結合していない未結合手がＳｉに生じる。未結合手は、結合に関与していない電子（不対電子）によって構成されている。次いで、式（３）に示すように、異なるＳｉの未結合手どうしがＳｉ−Ｓｉ結合を形成する。これらの反応が繰り返されることにより、微結晶化が進むと考えられる。
【００２９】
このとき、Ｓｉの未結合手が、他のＳｉの未結合手と結合を起こさなければ、いわゆるダングリングボンドとなる。なお、次式
Ｓｉ- ＋Ｈ＊ → Ｓｉ−Ｈ
に示されるように、未結合手が都合よく水素ラジカルと反応することができれば、この未結合手は水素終端される。
【００３０】
以上から、水素プラズマ処理が施されていない微結晶シリコン層においては、Ｓｉ−Ｓｉ結合またはＳｉ−Ｈ結合できずにいるダングリングボンドが数多く存在すると考えられる。一方、薄膜トランジスタ１０では、微結晶シリコン形成後に、チャネル領域１１に水素プラズマ処理を施すことにより、未結合手を水素ラジカルと反応させて水素終端させているため、チャネル領域１１における未結合手の数が大幅に低減していると考えられる。
【００３１】
７００Ｐａ以上のプラズマＣＶＤによって作製した微結晶シリコンを用いて、種々の測定を実施した。
【００３２】
まず、この微結晶シリコンの粒径を原子間力顕微鏡（ＡＦＭ）により測定した。図２は、７００Ｐａ以上のプラズマＣＶＤによって作製した５００Åの微結晶シリコンにおける、ＡＦＭによる観察結果を示す図である。図２に示されるように、この微結晶シリコンでは、最小粒径がおよそ１０ｎｍの微粒子の形状となっている。
【００３３】
次に、微結晶シリコンの結晶性のラマン効果を観測した。図３は、７００Ｐａ以上のプラズマＣＶＤによって作製した５００Åの微結晶シリコンにおける、ラマン測定の結果を示すスペクトル図である。図３に示されるように、この微結晶シリコンでは、いくつかのピークが観察される。なお、５００ｃｍ−１以上のピークは特に結晶性の強い構造からのラマン散乱光である。すなわち、上述の微結晶シリコンは、結晶性の強い構造を有している。ここで、「結晶性が強い」とは、結晶構造の規則性が高いことをいう。
【００３４】
次いで、薄膜Ｘ線回折法により、微結晶シリコンの結晶子サイズを測定した。図４は、７００Ｐａ以上のプラズマＣＶＤによって作製した１０００Åの微結晶シリコンにおける測定結果を示すスペクトル図である。図４に示されるように、この微結晶シリコンでは、シリコンのダイヤモンド構造の（１１１）（２２０）および（３００）面からの回折ピークが得られた。図４に示される結果から計算された結晶子サイズは５．７ｎｍであり、結晶格子は０．５４３ｎｍである。
【００３５】
以上、図２〜図４の示される結果により、７００Ｐａ以上のプラズマＣＶＤによって作製した微結晶シリコンは、結晶サイズがおよそ５ｎｍであり、この結晶が最小微粒子サイズ１０ｎｍ以上のＳｉ微粒子に分散した形態となっていると考えられる。
【００３６】
（微結晶Ｓｉ半導体層における電子のエネルギー準位）
微結晶Ｓｉ半導体層４における電子のエネルギー準位について図５〜図８を参照して説明する。
【００３７】
まず、水素プラズマ処理が施される前の微結晶Ｓｉ半導体層４の状態の場合、すなわちＳｉが未結合手を有する場合に、結合の電子がどのような電子のエネルギー準位をとるかについて説明する。
【００３８】
図５は、電子のエネルギー準位を計算するための分子のモデルを表す図である。本来Ｓｉは４本の結合手を有するため、Ｓｉ１およびＳｉ２ともに４つの原子と共有結合させなければならない。しかしここでは、未結合手に対応させるために、それぞれＨとの結合を１つずつなくした。また、Ｓｉ−Ｓｉ結合の間にＯとの結合を形成させた。
【００３９】
図６は、図５に示すモデルを用いた分子軌道計算によって得られた、結合電子のエネルギー準位を示す図である。図中の実線で示されるエネルギー準位には、電子が２つずつ占有されている。図中の破線は、電子は空ではあるが結合軌道をとり得るエネルギー準位を示している。
【００４０】
一般的に半導体では、電子が占有された価電子帯と、結合軌道はとり得るが電子は空である伝導帯との間に、バンドギャップが形成される。また、不純物半導体では、ドーピングによって、バンドギャップ内、価電子帯の上端近くに空のアクセプタ準位が形成されたり、伝導帯の下端近くに空のドナー準位が形成されたりする。図５中の右図は、図５中の左に示した図のバンドギャップ付近の拡大図である。図５のモデルの場合、図６に示されるように、バンドギャップ内、価電子帯の上端近くに、アクセプタ準位が形成されている。
【００４１】
次に、水素プラズマ処理が施された微結晶Ｓｉ半導体層４の場合、すなわちＳｉが未結合手を含まない場合に、結合の電子がどのような電子のエネルギー準位をとるかについて説明する。
【００４２】
図７は、電子のエネルギー準位を計算するための分子のモデルを表す図である。図７に示すモデルでは、Ｓｉの数を３つに増やしている。図５に示すモデルと異なり、全てのＳｉは４つの原子と共有結合している。本来Ｏは、２つのＳｉと結合するものである。しかし本モデルでは、Ｏの電子の１つを軌道を外した形態にして、３つのＳｉと結合しているようなモデルにした。
【００４３】
図８は、図７に示すモデルを用いた分子軌道計算によって得られた、結合電子のエネルギー準位を示す図である。実線で示すエネルギー準位（図中、ドナー準位と示した準位は除く）には、電子が２つずつ占有されている。また、バンドギャップ内には、占有電子が１個のドナー準位が形成されている。
【００４４】
図６および図８に示した計算結果から、図５に示されるような未結合手がある分子においては、価電子帯の近くにアクセプタ準位が形成され、電子が移動し易い状態となっている。一方、図７に示されるような未結合手がない分子では、価電子帯の近くにアクセプタ準位は形成されず、電子が移動し易い状態は生じていない。なお、図７のモデルにおいてもＳｉはＯと結合しているため、図５のモデルにおいてアクセプタ準位が生じるのは、ＳｉがＯと結合しているためではなく、Ｓｉに未結合手があるためであるということが分かる。なお、Ｏは周期律表において、Ｓｉより軌道最外郭電子が多い族に属し、ドナー準位を形成する。
【００４５】
（ｏｆｆ電流発生の原理）
Ｓｉの未結合手の存在によって形成されるアクセプタ準位を介した、ｏｆｆ電流の発生原理について図９を参照して説明する。
【００４６】
図９は、従来の薄膜トランジスタの概略構成を示した図である。図９（ａ）に示される薄膜トランジスタ１１０は、基板１０１上にゲート電極１０２が形成されており、さらにゲート電極１０２を覆うようにシリコン窒化膜１０３が形成されている。シリコン窒化膜上のゲート電極１０２と重畳する領域には、微結晶Ｓｉ半導体層１０４が形成されており、その両脇にソース電極１０５およびドレイン電極１０６が形成されている。薄膜トランジスタ１１０において、微結晶Ｓｉ半導体層１０４のチャネル領域１１１には、水素プラズマ処理は施されていない。そのため、薄膜トランジスタ１１０における微結晶Ｓｉ半導体層１０４には、未結合手が多く含まれていると考えられる。したがって、微結晶Ｓｉ半導体層１０４の価電子帯の上端近くには、アクセプタ準位が存在すると考えられる。
【００４７】
図９（ｂ）は、薄膜トランジスタ１１０のｏｆｆ状態における、微結晶Ｓｉ半導体層１０４中のキャリアの状態を示した模式図である。薄膜トランジスタ１１０のｏｆｆ状態では、ゲート電極１０２にはマイナスの電位が印加される。マイナスの電位が印加されると、チャネル領域１１１に存在する電子には、チャネル領域１１１から遠ざけられる力が働き、一方、プラスの電荷をもつ正孔には、チャネル領域１１１に近づけられる力が働く。このとき、伝導帯１２２と価電子帯１２１との間の、価電子帯１２１近くにアクセプタ準位１２３があると、電子は、容易に、チャネル領域１１１から遠い位置の微結晶Ｓｉのアクセプタ準位１２３に移動する。このとき、空になった価電子帯１２１内の軌道はプラスの電荷をもつ正孔となる。
【００４８】
アクセプタ準位１２３の存在によって形成された電子および正孔は、ソース電極１０５およびドレイン電極１０６の電極間の電位差にしたがって移動する。例えば図９（ａ）に示すように、微結晶Ｓｉ半導体層１０４の価電子帯内に生じた正孔は、負の電位を有するソース電極１０５側に移動し、アクセプタ準位１２３に移った電子は、正の電位を有するドレイン電極１０６側に移動する。これにより電流が生じることになる。すなわち、たとえ薄膜トランジスタ１１０の状態が、そのゲート電圧がマイナスであるｏｆｆ状態であっても、１．０Ｅ−１２Ａ以上のｏｆｆ電流が発生することになる。
【００４９】
なお、薄膜トランジスタ１１０のｏｎ状態においても、このアクセプタ準位１２３が電子のトラップ準位となる。これにより、薄膜トランジスタ１１０においてキャリア移動度の向上が阻害される。
【００５０】
一方、図１に示される薄膜トランジスタ１０では、微結晶Ｓｉ半導体層４に水素プラズマ処理が施されており、未結合手が水素終端されているため、薄膜トランジスタ１１０と異なり、微結晶Ｓｉ半導体層４の価電子帯付近にはアクセプタ準位が生じていない。そのため、上述のようなアクセプタ準位を介して生じる電子および正孔は存在せず、これらによる電流も生じない。そのため、ｏｆｆ電流の発生を大幅に低減できる。
【００５１】
（ｏｆｆ電流の測定）
次に、水素プラズマ処理による微結晶Ｓｉ半導体層の膜質改善の効果について、図１０を参照して説明する。
【００５２】
図１０は、薄膜トランジスタ１０および比較対照の薄膜トランジスタ１１０を用いて、実際にｏｆｆ電流を測定した結果を示す図である。
【００５３】
図１０（ａ）は、薄膜トランジスタ１０の通常のトランジスタ特性、および顕微鏡光源をＯＮにして光応答を起こさせたときのトランジスタ特性を示している。図１０（ａ）に示されるように、顕微鏡光源をＯＮにせず、光応答をさせないときの薄膜トランジスタ１０のｏｆｆ電流は、最小で１．０Ｅ−１３Ａ以下となっている。また、顕微鏡光源をＯＮにして、光応答させた状態でも、ｏｆｆ電流の最小値は１．０Ｅ−１２Ａ以下となっている。
【００５４】
図１０（ｂ）は、チャネル領域に対して水素プラズマ処理をおこなっていない従来の薄膜トランジスタ１１０における、通常のトランジスタ特性、および顕微鏡光源をＯＮにして光応答を起こさせたときのトランジスタ特性を示している。なお、チャネル領域１１１に対して水素プラズマ処理が施されていない点を除いては、薄膜トランジスタ１０と同じ構成である。図１０（ｂ）に示されるように、従来の薄膜トランジスタ１１０では、顕微鏡光源をＯＮにせず、光応答をさせないときの薄膜トランジスタのｏｆｆ電流は、最小で１．０Ｅ−１２Ａ以下であり、薄膜トランジスタ１０の場合に比して大きくなっていた。なお、今回用いた比較対照用の薄膜トランジスタ１１０では、ｏｆｆ電流は最小で１．０Ｅ−１２Ａ以下であったが、１．０Ｅ−１２Ａ以上となるのが通常である。また、図１０（ｂ）に示されるように、顕微鏡光源をＯＮにして光応答させた状態では、ｏｆｆ電流はさらに増大する。
【００５５】
以上のように、チャネル領域に水素プラズマ処理が施されている薄膜トランジスタ１０では、水素プラズマ処理が施されていない従来の薄膜トランジスタ１１０に比して、ｏｆｆ電流が低下していることが示された。さらに、光照射時であっても、ｏｆｆ電流の低下を実現している。
【００５６】
さらに、薄膜トランジスタ１０および比較対照用の薄膜トランジスタ１１０について、顕微鏡光源をＯＮにして光応答させた状態での、キャリア移動度を測定した。薄膜トランジスタ１１０のキャリア移動度が０．５０ｃｍ２／Ｖ・ｓであったのに対し、薄膜トランジスタ１０のキャリア移動度は０．８０ｃｍ２／Ｖ・ｓであった。
【００５７】
以上のように、チャネル領域に水素プラズマ処理が施されている薄膜トランジスタ１０では、水素プラズマ処理が施されていない従来の薄膜トランジスタ１１０に比して、キャリアの移動度が向上していることもまた示された。
【００５８】
〔薄膜トランジスタの製造方法〕
本実施の形態では、薄膜トランジスタ１０’を製造する方法を例にして、薄膜トランジスタの製造方法について説明するが、本発明に係る薄膜トランジスタの製造方法は、基板上に形成されたゲート電極と、該ゲート電極を覆うように形成されたゲート絶縁層と、該ゲート絶縁層上に形成された結晶性シリコンからなる半導体層と、該半導体層に接して形成されたソース電極およびドレイン電極とを備えている薄膜トランジスタの製造方法において、上記半導体層の一部を形成した後に、該半導体層の一部のうち上記ゲート電極と重畳する領域に対して水素プラズマ処理を施し、上記水素プラズマ処理を施した後に、上記半導体層の一部の上部に、上記半導体層の残りの部分を形成するものである。なお、各電極およびシリコン窒化膜は、従来公知の方法により形成することが可能である。
【００５９】
まず、基板１上に、スパッタ装置を用いてレート０．５ｎｍ／ｓ程度にて、膜厚１００ｎｍのＴｉ膜を成膜する。次いで、ゲートフォトレジストを用いてゲート電極２をパターニングする。
【００６０】
ゲート電極２を形成した後、シリコン窒化膜３、微結晶Ｓｉ半導体層４、およびエッチストッパー８となるシリコン窒化膜を、それぞれ膜厚３５０ｎｍ、５０ｎｍ、および１５０ｎｍとなるように、プラズマＣＶＤ法により連続して形成する。
【００６１】
微結晶Ｓｉ半導体層４の形成は、流量２ｓｃｃｍのＳｉおよび流量４５０ｓｃｃｍのＨ２による混合ガスを用い、パワー１７５Ｗおよびレート０．３ｎｍ／ｓにて行う。まず初めに１５ｎｍの微結晶Ｓｉ膜を形成する。次いで、この微結晶シリコンの形成時と同一のＨ２流量、圧力およびパワーにより、シラン流量を０にした条件で６０秒の水素プラズマ処理を行う。その後に、さらに３５ｎｍの微結晶Ｓｉ膜を形成することにより、５０ｎｍの微結晶Ｓｉ半導体層４を形成する。
【００６２】
微結晶Ｓｉ半導体層４上に形成されたシリコン窒化膜に対して、フォトリソグラフィ、およびＢＨＦによるエッチングを行い、エッチストッパー８を形成する。
【００６３】
微結晶Ｓｉ半導体層４と接するように、膜厚５０ｎｍのｎ＋アモルファスＳｉ膜であるｎ＋Ｓｉ半導体層７を、プラズマＣＶＤ法にて成膜する。
【００６４】
次いで、ｎ＋Ｓｉ半導体層７上に、スパッタ装置を用いてレート０．５ｎｍ／ｓ、２００℃にて、膜厚１５０ｎｍのＴｉ膜を成膜する。成膜したＴｉ膜に対して、フォトリソグラフィ、およびメタルエッチングを行うことにより、ソース電極５およびドレイン電極６のパターニングを行う。これにより、チャネル領域１１が形成される。
【００６５】
ソース・ドレイン電極５、６を形成した後、ｎ＋Ｓｉ半導体層７をドライエッチングする。
【００６６】
さらに、微結晶Ｓｉ半導体層４に対してドライエッチングを行いパターン形成を行う。
【００６７】
以上によって、チャネルを形成する半導体層が微結晶シリコン層のみによって形成されており、微結晶シリコン層に水素プラズマ処理が施されている薄膜トランジスタ１０’が形成される。
【００６８】
なお、上記の方法によれば、微結晶シリコン膜の成膜に関し、同一成膜速度によって非晶質シリコン膜を成膜する場合と比較し、シラン流量を１／３０程度に下げることができる。したがって、シリコン膜の成膜において、シランガスの使用量を大幅に削減でき、これにより、製造コストを低減させることができる。
【００６９】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００７０】
本発明は、薄膜トランジスタを用いる機器に利用でき、アクティブ型液晶表示装置およびイメージセンサ等の駆動回路に特に好適に利用することができる。
【符号の説明】
【００７１】
１    基板
２    ゲート電極
３    シリコン窒化膜（ゲート絶縁層）
４    微結晶Ｓｉ半導体層（半導体層）
５    ソース電極
６    ドレイン電極
７    ｎ＋Ｓｉ半導体層
８    エッチストッパー
１０    薄膜トランジスタ
１１    チャネル領域
【図１】
2011114082.tif 000003
【図３】
2011114082.tif 000004
【図４】
2011114082.tif 000005
【図５】
2011114082.tif 000006
【図６】
2011114082.tif 000007
【図７】
2011114082.tif 000008
【図８】
2011114082.tif 000009
【図９】
2011114082.tif 000010
【図１０】
2011114082.tif 000011
【図１１】
2011114082.tif 000012
【図１２】
2011114082.tif 000013
【図２】
2011114082.tif 000014