(57)【要約】【課題】イオンエネルギー分布の制御に加えて正イオンによるチャージアップの緩和を行うことで、加工形状の制御をさらに高精度に行うことができる半導体装置の製造方法及び半導体製造装置を提供する。【解決手段】半導体製造装置としてのプラズマ処理装置１０は、チャンバー１１と、チャンバー１１に設けられ、半導体ウエハＷが配置されるウエハ設置電極１２と、ウエハ設置電極１２に対向するようにチャンバー１１内に設けられた対向電極１３と、ウエハ設置電極１２に高周波電圧を印加する高周波電源１４と、ウエハ設置電極１２に高周波電圧と重畳するように負の第１のＤＣパルス電圧Ｖ１を印加する第１のＤＣパルス電源１７Ａと、第１のＤＣパルス電圧Ｖ１のオフ期間に、対向電極１３に負の第２のＤＣパルス電圧Ｖ２を印加する第２のＤＣパルス電源１７Ｂとを備える。【選択図】図１
2011211168.tif 000002
【特許請求の範囲】
【請求項１】
真空容器内に互いに対向するように配置された第１及び第２の電極のうち、前記第１の電極上に半導体基板を配置する工程と、
前記第１の電極に高周波電圧と負の第１のパルス電圧とを重畳して印加する工程と、
前記第１のパルス電圧のオフ期間に前記第２の電極に負の第２のパルス電圧を印加する工程と、
前記第１及び第２の電極間に形成されたプラズマによって前記半導体基板又は前記半導体基板上の部材を処理する工程とを含む半導体装置の製造方法。
【請求項２】
前記第２のパルス電圧を印加する工程は、前記第１のパルス電圧のオフ期間よりも短いパルス幅の前記第２のパルス電圧を印加する請求項１に記載された半導体装置の製造方法。
【請求項３】
前記第２のパルス電圧を印加する工程は、前記第２のパルス電圧をバースト波として印加する請求項１又は２に記載された半導体装置の製造方法。
【請求項４】
前記第２のパルス電圧を印加する工程は、前記第２の電極に負の前記第２のパルス電圧を印加するとともに、前記第１の電極に正のパルス電圧を印加する請求項１〜３のいずれか１項に記載された半導体装置の製造方法。
【請求項５】
真空容器と、
前記真空容器内に設けられ、処理すべき半導体基板が配置される第１の電極と、
前記第１の電極に対向するように前記真空容器内に設けられた第２の電極と、
前記第１の電極に高周波電圧を印加する高周波電源と、
前記第１の電極に前記高周波電圧と重畳するように負の第１のパルス電圧を印加し、前記第１および第２の電極間に形成されたプラズマによって前記半導体基板又は前記半導体基板上の部材を加工する第１のパルス電源と、
前記第１のパルス電圧のオフ期間に、前記第２の電極に負の第２のパルス電圧を印加する第２のパルス電源とを備えた半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマによって半導体基板や半導体基板上の部材を処理する半導体装置の製造方法及び半導体製造装置に関する。
【背景技術】
【０００２】
近時、半導体デバイスの高性能化，高集積化及び微細化が急速に進んでいる。半導体デバイスの高集積化のためには、微細加工技術，エピタキシャル成長技術，パッケージング技術等の向上が必要となるが、中でも微細加工技術の比重が高く、高アスペクト比や最小線幅の狭小化等の加工精度の向上が強く求められている。
【０００３】
このような半導体デバイスの微細加工技術の１つとして、高いエッチングレートで異方性微細加工が可能な反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）が知られている。一般的にＲＩＥでは、雰囲気調整が可能なチャンバー内に一対の電極を所定間隔で対向配置し、一方の電極に基板を保持させ、電極に高周波電力（ＲＦ電力）を供給して電極間にプラズマを生成させる。
【０００４】
ＲＩＥは、このとき基板に生じる自己バイアス電圧とプラズマポテンシャルの差の電位によってプラズマ中の正イオンが加速されて基板に入射し衝突する物理的エッチング（スパッタリング）と、活性な中性ラジカルによる化学的エッチングの複合作用を利用する。
プラズマポテンシャルは自己バイアス電圧よりも相対的に小さいために、基板に入射する正イオンのエネルギー制御は自己バイアス電圧を制御することによって行われている。電極電位はＲＦ電圧に対応して周期的に変化するため、イオンエネルギーも周期的に変化する。そして、イオンエネルギーはＲＦ電圧の周波数に依存して分散し、ＲＦ電圧の周波数が低いほどイオンエネルギーの分散は大きくなることが知られている。イオンエネルギーに分散が生じると、高エネルギーの正イオンは肩削りを誘発して加工形状を悪化させ、一方、低エネルギーの正イオンは基板加工に寄与せずまたは異方性劣化に伴い加工形状を悪化させるおそれがある。
【０００５】
そこで、プラズマを生成、維持するためのＲＦ電力とイオンエネルギーを制御するためのＲＦ電力の２つ以上の異なる周波数のＲＦ電力を用いる技術が提案されている（例えば、特許文献１参照。）。
【０００６】
しかしながら、このような従来技術では、低い周波数に起因するイオンエネルギーの分散が大きく、この分散を加工精度の向上のために必要とされる範囲に十分に狭帯域化させることは困難である。また、低い方の周波数を高くすることでイオンエネルギーの分散を小さくすることができるが、所望されるイオンエネルギーを得ることが困難になるという問題がある。
【０００７】
一方、ウエハ設置電極に５０ＭＨｚ以上の周波数の高周波電力と負のＤＣパルス電圧を重畳して印加することによりイオンエネルギーの分散を小さく抑える技術が提案されている（例えば、特許文献２参照。）。
【０００８】
この技術では、ウエハ設置電極に印加される電圧波形はサイン波ではなく矩形波となるため、イオンエネルギー分布はエネルギー幅が狭く任意で制御された一つのエネルギー帯を用いることで加工形状を制御している。このように高精度にエネルギー分布を制御することにより高精度な加工が実現される。その一方で、イオンエネルギーを高精度に制御した場合であっても、正イオンは加速されて試料に垂直入射するため微細パターンの底面まで達するのに対して電子は加速されず試料に等方的に入射するため微細パターンではマスクに遮られて底面まで到達することができない（電子シェーディング）ため、微細パターンの側面が負にチャージアップし底面が正にチャージアップするという現象が生じる。このようなチャージアップが起きると、イオン曲がりによる加工形状悪化、エッチングストップ、またチャージ電圧によるデバイスへのダメージを誘発する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−２３４３３１号公報
【特許文献２】特開２００８−８５２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従って、本発明の目的は、イオンエネルギー分布の制御に加えて正イオンによるチャージアップの緩和を行うことで、加工形状の制御をさらに高精度に行うことができる半導体装置の製造方法及び半導体製造装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一態様は、上記目的を達成するため、真空容器内に互いに対向するように配置された第１及び第２の電極のうち、前記第１の電極上に半導体基板を配置する工程と、前記第１の電極に高周波電圧と負の第１のパルス電圧とを重畳して印加する工程と、前記第１のパルス電圧のオフ期間に前記第２の電極に負の第２のパルス電圧を印加する工程と、前記第１及び第２の電極間に形成されたプラズマによって前記半導体基板又は前記半導体基板上の部材を処理する工程とを含む半導体装置の製造方法を提供する。
【００１２】
また、本発明の他の態様は、上記目的を達成するため、真空容器と、前記真空容器内に設けられ、処理すべき半導体基板が配置される第１の電極と、前記第１の電極に対向するように前記真空容器内に設けられた第２の電極と、前記第１の電極に高周波電圧を印加する高周波電源と、前記第１の電極に前記高周波電圧と重畳するように負の第１のパルス電圧を印加し、前記第１および第２の電極間に形成されたプラズマによって前記半導体基板又は前記半導体基板上の部材を加工する第１のパルス電源と、前記第１のパルス電圧のオフ期間に、前記第２の電極に負の第２のパルス電圧を印加する第２のパルス電源とを備えた半導体製造装置を提供する。
【発明の効果】
【００１３】
本発明によれば、イオンエネルギー分布の制御に加えて正イオンによるチャージアップの緩和を行うことで、加工形状の制御をさらに高精度に行うことができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本発明の第１の実施の形態に係る半導体製造装置としてのプラズマ処理装置の概略の構成を示す図である。
【図２】図２は、第１の実施の形態に係るプラズマ処理装置の電圧波形を示す図である。
【図３】図３（ａ）は、電極と半導体ウエハとの位置関係を示す図、図３（ｂ）は、電極間の電位分布を示す図である。
【図４】図４（ａ）は、微小幅の溝のチャージアップの様子を示す断面図、図４（ｂ）、図４（ｃ）は、微小幅の溝の底部の電荷を緩和する様子を示す断面図である。
【図５】図５は、本発明の第２の実施の形態に係るプラズマ処理装置の概略の構成を示す図である。
【図６】図６は、本発明の第３の実施の形態に係るプラズマ処理装置の電圧波形を示す図である。
【発明を実施するための形態】
【００１５】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る半導体製造装置としてのプラズマ処理装置の概略の構成を示す図である。
【００１６】
このプラズマ処理装置１０は、内部を真空に保持可能なチャンバー（真空容器）１１を有し、このチャンバー１１内に互いに対向するようにウエハ設置電極（第１の電極）１２及び対向電極（第２の電極）１３を配置し、それらの電極１２、１３間に生成されたプラズマ１１０によってウエハ設置電極１２上に保持された半導体ウエハ（半導体基板）Ｗ、又は半導体ウエハＷ上の絶縁膜、半導体膜等の部材を処理する、いわゆる平行平板型プラズマ処理装置である。ここで、「処理」には、エッチングによる加工の他、膜形成、イオン注入、表面改質等も含まれる。
【００１７】
また、プラズマ処理装置１０は、ウエハ設置電極１２に整合器１５及びハイパスフィルタ（ＨＰＦ）１６を介して高周波電圧を印加する高周波電源１４と、ウエハ設置電極１２にローパスフィルタ（ＬＰＦ）１８Ａを介して負の第１のＤＣパルス電圧（第１のパルス電圧）Ｖ１を印加する第１のＤＣパルス電源１７Ａと、対向電極１３にローパスフィルタ（ＬＰＦ）１８Ｂを介して負の第２のＤＣパルス電圧（第２のパルス電圧）Ｖ２を印加する第２のＤＣパルス電源１７Ｂと、第１及び第２のＤＣパルス電源１７Ａ、１７Ｂに第１及び第２のトリガ信号Ｓ１、Ｓ２を出力する制御回路１９と、チャンバー１１内に半導体ウエハＷの処理に必要なガスを供給するガス供給部２０と、真空ポンプ等によりチャンバー１１内を排気するガス排気部２１とを備える。
【００１８】
高周波電源１４は、５０ＭＨｚ〜１５０ＭＨｚの高周波数の電圧、例えば１００ＭＨｚ、４０Ｖの高周波電圧（ＲＦ電圧）を生成し、ウエハ設置電極１２に印加するように構成されている。ウエハ設置電極１２に高周波電圧を印加することで、電極１２、１３間にプラズマ１１０が生成され、高周波電圧の周波数によってプラズマ密度が決まる。
【００１９】
第１のＤＣパルス電源１７Ａは、５００ｋＨｚ〜３ＭＨｚの周波数、−１００〜−２５００Ｖの負の第１のＤＣパルス電圧Ｖ１、例えば１ＭＨｚ、−５００Ｖを生成し、この第１のＤＣパルス電圧Ｖ１を高周波電源１４からの高周波電圧に重畳してウエハ設置電極１２に印加するように構成されている。高周波電圧に第１のＤＣパルス電圧Ｖ１を重畳することで、プラズマ１１０中の正イオンが半導体ウエハＷに入射するエネルギーの制御が可能になる。
【００２０】
第２のＤＣパルス電源１７Ｂは、５００ｋＨｚ〜３ＭＨｚの周波数、−１００〜−１０００Ｖの負の第２のＤＣパルス電圧Ｖ２、例えば１ＭＨｚ、−３００Ｖを生成し、対向電極１３に印加するように構成されている。プラズマ１１０中の正イオンが半導体ウエハＷに照射してエッチングを行うことで、パターンの底部が正にチャージアップする場合がある。第２のＤＣパルス電圧Ｖ２のパルス幅、電圧値等を制御することで、プラズマ１１０と対向電極１３間のイオンシースに生じる電位差を任意に制御することができ、これにより正イオンによるパターンの底部のチャージアップを緩和することができる。チャージアップの緩和の詳細については、本実施の形態の動作で説明する。
【００２１】
第２のＤＣパルス電圧Ｖ２を印加するタイミングでは、対向電極１３の電位よりもウエハ設置電極１２の電位が高くなる値であればよく、対向電極１３に負の第２のパルス電圧Ｖ２を印加するとともに、ウエハ設置電極１２に正のパルス電圧を印加してもよい。例えば、対向電極１３に−２００Ｖを印加し、ウエハ設置電極１２に＋１００Ｖを印加してもよい。
【００２２】
第２のパルス電圧Ｖ２のパルス幅及び電圧値は、例えばアスペスト比に応じて定めることができ、アスペスト比が大きい程、パルス幅を大きくし、又は電圧値を小さくしてもよい。例えば、アスペクト比が７である場合、第２のパルス電圧Ｖ２のパルス幅を２００ｎｓに設定して、電圧値を−３００Ｖに設定しても良い。また、例えば、アスペクト比が１０である場合、そのパルス幅を３００ｎｓに設定して、電圧値を−５００Ｖに設定しても良い。
【００２３】
整合器１５は、高周波電源１４とプラズマ１１０とのインピーダンス整合を取る。
ハイパスフィルタ１６は、高周波電源１４からの高周波電圧を通過させるとともに、第１及び第２のＤＣパルス電源１７Ａ、１７Ｂからのパルス電圧が高周波電源１４に流入するのを遮断する。
【００２４】
ローパスフィルタ１８Ａ、１８Ｂは、ＤＣパルス電源１７Ａ、１７ＢからのＤＣパルス電圧を通過させるとともに、高周波電源１４からの高周波電圧がＤＣパルス電源１７Ａ、１７Ｂに流入するのを遮断する。
【００２５】
制御回路１９は、ＣＰＵ、ＣＰＵの制御プログラムやデータが格納されたメモリ、インタフェース回路等を有して構成されている。また、制御回路１９は、第１のＤＣパルス電源１７Ａに第１のトリガ信号Ｓ１を出力して第１のＤＣパルス電圧Ｖ１の出力タイミングを制御するとともに、第１のＤＣパルス電圧Ｖ１のオフ期間に、当該オフ期間よりも短いパルス幅の第２のＤＣパルス電圧Ｖ２が対向電極１３に印加されるように、第２のＤＣパルス電源１７Ｂに第２のトリガ信号Ｓ２を出力して第２のＤＣパルス電圧Ｖ２の出力タイミングを制御する。
【００２６】
ガス供給部２０は、チャンバー１１内に半導体ウエハＷの処理に必要な、例えばＣＦ４、Ｃ４Ｆ８、Ｃｌ２、ＨＢｒ、Ｏ２、Ａｒ、Ｎ２、Ｈ２等のガスを供給する。
【００２７】
（本実施の形態の動作）
次に、本実施の形態に係るプラズマ処理装置１０の動作を図面を参照して説明する。以下の動作では、半導体ウエハＷ又は半導体ウエハＷ上の絶縁体を加工する場合について説明する。
【００２８】
図２は、電圧波形を示す図である。図３（ａ）は、電極と半導体ウエハとの位置関係を示す図、図３（ｂ）は、電極間の電位分布を示す図である。図４（ａ）は、微小幅の溝のチャージアップの様子を示す断面図、図４（ｂ）、（ｃ）は、微小幅の溝の底部の電荷を緩和する様子を示す断面図である。
【００２９】
ガス供給部２０から半導体ウエハＷ又は半導体ウエハＷ上の絶縁体の加工に必要なＣ４Ｆ８等のエッチングガスをチャンバー１１内に供給するともに、ガス排気部２１によってチャンバー１１内を排気し、チャンバー１１内を所定の真空度（例えば、数Ｐａ）に保つ。
【００３０】
続いて、高周波電源１４は、高周波電圧をウエハ設置電極１２に印加する。制御回路１９は、図２に示すように、第２のＤＣパルス電圧Ｖ２のパルス幅Ｂが第１のＤＣパルス電圧Ｖ１のオフ期間Ａよりも短くなるようにトリガ信号Ｓ１、Ｓ２を出力する。第１のＤＣパルス電源１７Ａは、制御回路１９からの第１のトリガ信号Ｓ１に同期して負の第１のＤＣパルス電圧Ｖ１、例えば１ＭＨｚ、−５００Ｖをウエハ設置電極１２に印加する。第２のＤＣパルス電源１７Ｂは、制御回路１９からの第２のトリガ信号Ｓ２に同期して負の第２のＤＣパルス電圧Ｖ２、例えば１ＭＨｚ、−３００Ｖを対向電極１３に印加する。ウエハ設置電極１２には、高周波電圧に第１のＤＣパルス電圧Ｖ１が重畳した電圧が印加される。
【００３１】
（１）ウエハ設置電極１２への第１のＤＣパルス電圧Ｖ１の印加タイミング
ウエハ設置電極１２への高周波電圧と第１のＤＣパルス電圧Ｖ１の印加により、ウエハ設置電極１２と対向電極１３との間にプラズマ１１０が形成され、ガスがイオン化する。また、ウエハ設置電極１２及び対向電極１３の表面近傍には、それぞれ正イオンが集合した状態のイオンシース（ion sheath：空間電荷層）１１１ａ、１１１ｂが形成される。
【００３２】
ウエハ設置電極１２に第１のＤＣパルス電圧Ｖ１を印加するタイミングでは、図３（ｂ）の実線（０Ｖ、＋４０Ｖ、−５００Ｖを含む電位分布）において、プラズマ１１０中の正イオン１１２がウエハ設置電極１２側のイオンシース１１１ｂにおける電位差によって加速され、半導体ウエハＷ又は半導体ウエハＷ上の絶縁体に衝突してエッチングが行われる。
【００３３】
そして、半導体ウエハＷ上の酸化膜、窒化膜等の絶縁体に溝又は穴を形成する場合、ウエハ設置電極１２に第１のＤＣパルス電圧Ｖ１を印加するタイミングでは、図４（ａ）に示すように、微小幅の溝３０の側面３１が負にチャージアップし、底部３２が電子不足により正にチャージアップする場合がある。このようなチャージアップが起きると、図４（ａ）の破線で示すように、溝３０に入射した正イオン１１２に曲がりが生じたり、あるいは減速されたりして、これにより加工形状の悪化、エッチングストップ、チャージ電圧によるデバイスへのダメージ等を誘発する。
【００３４】
（２）対向電極１３への第２のＤＣパルス電圧Ｖ２の印加タイミング
対向電極１３に第２のＤＣパルス電圧Ｖ２を印加するタイミングでは、図３（ｂ）の破線（−３００Ｖ、＋４０Ｖ、０Ｖを含む電位分布）において、正イオン１１２が対向電極１３側のイオンシース１１１ａにおける電位差によって加速され、対向電極１３に衝突し、対向電極１３から二次電子１３０が発生する。その二次電子１３０は、対向電極１３側のイオンシース１１１ａにおける電位差によって加速された後、電位＋４０Ｖのプラズマ１１０を通過し、異方的に半導体ウエハＷに向かって移動し、図４（ｂ）に示すように、半導体ウエハＷ上の絶縁体表面上の溝３０の底部３２へと入射する。
【００３５】
図４（ｂ）に示すように、溝３０の底部３２に電子１３０が入射されることにより、図４（ｃ）に示すように、溝３０の側面３１の負のチャージアップおよび底部３２の正のチャージアップが緩和され、加工形状の悪化、エッチングストップ、チャージ電圧によるデバイスへのダメージ等が抑制される。なお、溝３０全体が絶縁体の場合だけでなく、底部３２が絶縁体の場合も同様に底部３２の正イオンによるチャージアップを緩和することができる。ここで、「正イオンによるチャージアップの緩和」には、正のチャージアップが弱まるだけでなく、解消される場合も含まれる。
【００３６】
上記のプラズマ処理装置１０によって半導体ウエハＷを加工する場合は、例えば素子分離溝等の凹部が形成され、半導体ウエハＷ上の絶縁体を加工する場合は、例えばコンタクトホール等の凹部が形成される。
【００３７】
（第１の実施の形態の効果）
以上説明した第１の実施の形態によれば、正イオンによるエッチングによって溝、ホール等の凹部のパターンの底部に生じる正のチャージアップを緩和させることができ、これにより加工精度の向上を図ることができる。
【００３８】
また、第１のパルス電圧のオフ期間Ａに第２のパルス電圧を印加することにより、第１のパルス電圧のオン期間に第２のパルス電圧を印加する場合と比べて、電子が減速されることが回避され、効率的にパターン底部へ電子を供給することが可能となる。なお、第２のＤＣパルス電圧Ｖ２のパルス幅Ｂが第１のＤＣパルス電圧Ｖ１のオフ期間Ａと等しいか、長くてもよい。
【００３９】
さらに、高周波電圧にパルス電圧を重畳してイオンエネルギー分布を狭帯化しているので、イオンエネルギーを制御することで、肩削りによる加工形状の悪化等を抑制することができる。
【００４０】
［第２の実施の形態］
図５は、本発明の第２の実施の形態に係るプラズマ処理装置の概略の構成を示す図である。
【００４１】
第２の実施の形態は、第１の実施の形態の第１及び第２のＤＣパルス電源１７Ａ，１７Ｂの代わりに単一のＤＣパルス電源１７Ｃを用いたものである。
【００４２】
第２の実施の形態に係るプラズマ処理装置１は、第１の実施の形態と同様に、チャンバー１１、ウエハ設置電極１２、対向電極１３、高周波電源１４、整合器１５及びハイパスフィルタ（ＨＰＦ）１６、ガス供給部２０及びガス排気部２１を有し、さらに、負の第１および第２のＤＣパルス電圧を出力するＤＣパルス電源１７Ｃと、ＤＣパルス電源１７Ｃからの負の第１のＤＣパルス電圧をローパスフィルタ（ＬＰＦ）１８Ａを介してウエハ設置電極１２に印加し、又はＤＣパルス電源１７Ｃからの負の第２のＤＣパルス電圧をローパスフィルタ（ＬＰＦ）１８Ｂを介して対向電極１３に印加するようにスイッチング制御を行うスイッチング回路２２とを有する。
【００４３】
ＤＣパルス電源１７Ｃは、５００ｋＨｚ〜３ＭＨｚの周波数、−１００〜−２５００Ｖの負の第１および第２のＤＣパルス電圧、例えば１ＭＨｚ、−５００Ｖを生成し、スイッチング回路２２によるスイッチング制御によりウエハ設置電極１２又は対向電極１３に印加するように構成されている。
【００４４】
スイッチング回路２２は、ＤＣパルス電圧をウエハ設置電極１２及び対向電極１３に印加するタイミングが、第１の実施の形態と同様となるようにスイッチング制御を行う。但し、本実施の形態では、対向電極１３に印加するＤＣパルス電圧は、ウエハ設置電極１２に印加するＤＣパルス電圧と同じ値となる。
【００４５】
本実施の形態によれば、プラズマ形成用のＤＣパルス電源とチャージアップ緩和用のＤＣパルス電源を共通化することができる。
【００４６】
［第３の実施の形態］
図６は、本発明の第３の実施の形態に係るプラズマ処理装置の電圧波形を示す図である。本実施の形態は、第１の実施の形態の第２のＤＣパルス電源１７Ｂをバースト波として負のＤＣパルス電圧を出力するようにしたものであり、他は第１の実施の形態と同様に構成されている。
【００４７】
この第３の実施の形態によれば、バースト波として対向電極１３に印加した時間に応じて半導体ウエハＷ表面の正イオンによるチャージアップを緩和することができる。これにより効率的に二次電子が対向電極から放出され、半導体ウエハＷのチャージアップの低減効果が向上する。また、バースト波としない第１及び第２の実施の形態と場合と比べて二次電子の発生量が減り、対向電極１３の消耗を減らすことができる。
【００４８】
本発明は、上記各実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々な変形実施が可能である。
【符号の説明】
【００４９】
１０…プラズマ処理装置、１１…チャンバー（真空容器）、１２…ウエハ設置電極（第１の電極）、１３…対向電極（第２の電極）、１４…高周波電源、１５…整合器、１７Ａ…第１のＤＣパルス電源、１７Ｂ…第２のＤＣパルス電源、１９…制御回路、１１０…プラズマ、１１１ａ、１１１ｂ…イオンシース、１１２…正イオン、Ｖ１…第１のＤＣパルス電圧（第１のパルス電圧）、Ｖ２…第２のＤＣパルス電圧（第２のパルス電圧）、Ｓ１…第１のトリガ信号、Ｓ２…第２のトリガ信号、Ｗ…半導体ウエハ（半導体基板）
【図１】
2011211168.tif 000003
【図２】
2011211168.tif 000004
【図３】
2011211168.tif 000005
【図４】
2011211168.tif 000006
【図５】
2011211168.tif 000007
【図６】
2011211168.tif 000008