(57)【要約】【課題】内部でのクラックや剥離の発生が抑制された薄膜コンデンサを提供する。【解決手段】本実施形態に係る薄膜コンデンサ１００では、Ｎｉを主成分とする内部電極３，５，７，９が積層方向に貫通する貫通孔Ｈを有すると共に、この貫通孔Ｈの少なくとも一部の面積が０．１９〜７．０μｍ２であって、且つ主面に対する貫通孔Ｈの面積の割合が０．０５〜５％の範囲である内部電極３，５，７，９の主面全体の面積に対する貫通孔Ｈの面積が上記の範囲であることによって、内部電極３，５，７，９と誘電体層２，４，６，８，１０との界面での剥離やクラックの発生が抑制され、この結果、歩留まりが向上される。【選択図】図１
2011114312.tif 000002
【特許請求の範囲】
【請求項１】
下地電極と、
前記下地電極上に積層された二つ以上の誘電体層と、
前記誘電体層の間に積層されＮｉを主成分とする電極と、
を備える薄膜コンデンサであって、
前記電極は積層方向に貫通する貫通孔を有し、
少なくとも一部の前記貫通孔の面積は、０．１９〜７．０μｍ２であり、
前記貫通孔を含む前記内部電極の主面全体の面積に対する前記貫通孔の面積の割合は０．０５〜５％である
ことを特徴とする薄膜コンデンサ。
【請求項２】
全ての前記貫通孔の面積は０．１９〜７．０μｍ２である請求項１記載の薄膜コンデンサ。
【請求項３】
前記貫通孔は中空である請求項１又は２記載の薄膜コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜コンデンサに関する。
【背景技術】
【０００２】
電子機器の小型化に伴い、電子機器内に用いられる電子部品に対しても小型化及び高機能化への要求が強くなっている。これに伴い、薄膜技術により下地基板の上部に積層する誘電体層や内部電極層を１層あたり数百ｎｍ以下まで薄層化した薄膜積層コンデンサが用いられるようになり、その構成や製造方法が種々検討されている（例えば、特許文献１，２参照）。そして、近年では、特許文献３のように、静電容量と耐圧を維持しながら体積が大幅に縮小された多層薄膜キャパシタが提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭５６−１４４５２３号公報
【特許文献２】特開平１１−２６２９０号公報
【特許文献３】特表２００９−５１２１７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、多層の薄膜コンデンサは内部の誘電体層や内部電極層においてクラックや剥離が発生しやすいため、十分な歩留まりを得ることが困難である。
【０００５】
本発明は上記を鑑みてなされたものであり、内部でのクラックや剥離の発生が抑制された薄膜コンデンサを提供することを目的とする。
【課題を解決するための手段】
【０００６】
発明者が鋭意研究を重ねた結果、多層の薄膜コンデンサの内部でのクラック発生には、内部電極層の表面の形状が大きく影響していることが見出された。
【０００７】
すなわち、本発明に係る薄膜コンデンサは、下地電極と、下地電極上に積層された二つ以上の誘電体層と、誘電体層の間に積層されＮｉを主成分とする電極と、を備える薄膜コンデンサであって、電極は積層方向に貫通する貫通孔を有し、少なくとも一部の貫通孔の面積は、０．１９〜７．０μｍ２であり、貫通孔を含む電極の主面全体の面積に対する貫通孔の面積の割合は０．０５〜５％であることを特徴とする。
【０００８】
上記の薄膜コンデンサのように、誘電体層の間に積層されたＮｉを主成分とする電極が積層方向に貫通する貫通孔を有すると共に、この貫通孔の少なくとも一部の面積が上記の範囲であり、且つ、電極の主面全体の面積に対する貫通孔の面積が上記の範囲であることによって、電極と誘電体層との界面での剥離やクラックの発生が抑制され、この結果、歩留まりが向上される。
【０００９】
ここで、全ての貫通孔の面積は０．１９〜７．０μｍ２である態様が好ましい。このように、全ての貫通孔の面積が上記の範囲とされることで、薄膜コンデンサ内部での剥離やクラックの発生がさらに抑制される。
【００１０】
また、貫通孔は中空である態様が好ましい。貫通孔を中空とすることで、剥離やクラックの発生がさらに抑制され、歩留まりのさらなる向上を達成することができる。
【発明の効果】
【００１１】
本発明によれば、内部でのクラックや剥離の発生が抑制された薄膜コンデンサが提供される。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る薄膜コンデンサの概略断面図である。
【図２】薄膜コンデンサの内部電極を説明する斜視図である。
【図３】図１に示す薄膜コンデンサの製造方法を示す概略断面図である。
【図４】図１に示す薄膜コンデンサの製造方法を示す概略断面図である。
【図５】光学顕微鏡による誘電体層の上面からの画像である。
【図６】ＳＥＭによる誘電体層の断面の画像である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
【００１４】
まず、本実施形態に係る薄膜コンデンサ１００について説明する。本実施形態に係る薄膜コンデンサ１００は、図１に示すように、薄膜コンデンサ１００は、下地電極１と、下地電極１上に積層された五層の誘電体層２，４，６，８，１０と、誘電体層２と誘電体層４との間に積層された内部電極３と、誘電体層４と誘電体層６との間に積層された内部電極５と、誘電体層６と誘電体層８との間に積層された内部電極７と、誘電体層８と誘電体層１０との間に積層された内部電極９と、誘電体層２，４，６，８，１０及び内部電極３，５，７，９を挟んで下地電極１の反対側に積層された上部電極１１と、を備える。なお、以下では、下地電極１、誘電体層２、内部電極３、誘電体層４、というように下地電極から上部電極１１に向けて誘電体層と内部電極とが順次重なる方向を「積層方向」と記す。
【００１５】
薄膜コンデンサ１００は、誘電体層２，４，６，８，１０、内部電極３，５，７，９、及び上部電極１１を挟んで下地電極１の反対側に、一対の端子電極１４，１５を備える。一対の端子電極１４，１５のうち一方の端子電極１４は、下地電極１及び内部電極５，９と電気的に接続されている。また、他方の端子電極１５は、内部電極２，６，１０と電気的に接続されている。また、一対の端子電極１４、１５は互いに電気的に絶縁されている。また、薄膜コンデンサ１００は、下地電極１、誘電体層２，４，６，８，１０、内部電極３，５，７，９及び上部電極１１から構成される積層体と、一対の端子電極１４，１５との間を満たす絶縁性のカバー層１２を備える。さらに、薄膜コンデンサ１００は、端子電極１４，１５とカバー層１２との間を覆う絶縁性保護層１３を備える。以下、薄膜コンデンサ１００を構成する各部について説明する。
【００１６】
下地電極１は導電性材料から形成される。具体的には、下地電極１を形成する導電性材料としては、主成分としてニッケル（Ｎｉ）や白金（Ｐｔ）を含有する合金が好ましく、特に、主成分としてＮｉを含有する合金が好適に用いられる。下地電極１を構成するＮｉの純度は高いほど好ましく、９９．９９重量％以上であることが好ましい。なお、下地電極１に微量の不純物が含まれていても良い。主成分としてＮｉを含有する合金からなる下地電極１に含まれ得る不純物としては、例えば、鉄（Ｆｅ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ケイ素（Ｓｉ）又はクロム（Ｃｒ）、バナジウム（Ｖ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セシウム（Ｃｅ）等の遷移金属元素あるいは希土類元素等、塩素（Ｃｌ）、硫黄（Ｓ）、リン（Ｐ）等が挙げられる。これらの不純物が、後述する薄膜コンデンサの製造方法における焼成工程において、下地電極１から誘電体膜へ拡散すると、下地電極の上に形成される誘電体層の組成にずれを生じさせたり、誘電体膜の結晶化及び結晶粒成長を阻害して微細構造を変化させたりして、得られる誘電体層の絶縁抵抗を低下させる傾向がある。なお、誘電体層の組成のずれ又は微細構造の変化は、薄膜コンデンサ１００の静電容量の大容量化を阻害する可能性がある。
【００１７】
下地電極１の厚さは、５〜１００μｍであることが好ましく、２０〜７０μｍであることがより好ましく、３０μｍ程度であることがさらに好ましい。下地電極１の厚さが薄過ぎる場合、薄膜コンデンサ１００の製造時に下地電極１をハンドリンクし難くなる傾向があり、下地電極１の厚さが厚過ぎる場合、リーク電流を抑制する効果が小さくなる傾向がある。なお、下地電極１の面積は、例えば、１×０．５ｍｍ２程度である。また、上述の下地電極１は金属箔からなることが好ましく、基板と電極とを兼用している。このように、本実施形態に係る下地電極１は基板としても兼用する構成であることが最も好ましいが、Ｓｉやアルミナなどからなる基板と、金属膜からなる電極とからなる基板／電極膜構造を下地電極１として用いても良い。
【００１８】
誘電体層２，４，６，８，１０は、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１−ＸＳｒＸ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１−ＸＣａＸ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒＸＴｉ１−Ｘ）Ｏ３等のペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等に代表されるビスマス層状化合物、（Ｓｒ１−ＸＢａＸ）Ｎｂ２Ｏ６、ＰｂＮｂ２Ｏ６等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、ＡサイトとＢサイトの比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしても良い。なお、誘電体層２，４，６，８，１０の特性制御のため、誘電体層２，４，６，８，１０に適宜、副成分として添加物質が含有されていてもよい。
【００１９】
誘電体層２，４，６，８，１０の各厚さは、例えば、１０〜１０００ｎｍである。また、誘電体層２，４，６，８，１０の各面積は、例えば、０．９×０．５ｍｍ２程度である。
【００２０】
上述の誘電体層２，４，６，８，１０に挟まれて設けられる内部電極３，５，７，９は主成分としてニッケル（Ｎｉ）を含有する導電性材料により形成される。この内部電極３，５，７，９には、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）及び銀（Ａｇ）からなる群より選ばれる少なくとも一種（以下、「添加元素」と記す。）が含有されていてもよい。内部電極３，５，７，９が添加元素を含有することによって内部電極３，５，７，９の貫通孔の大きさや数を調整することができる。なお、内部電極３，５，７，９は複数種の添加元素を含有してもよい。
【００２１】
上部電極１１はＮｉを主成分として含有する合金からなることが好ましい。なお、上部電極１１には微量の不純物が含まれていても良い。上部電極１１に含まれ得る不純物としては、例えば、鉄（Ｆｅ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ケイ素（Ｓｉ）又はクロム（Ｃｒ）、バナジウム（Ｖ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セシウム（Ｃｅ）等の遷移金属元素あるいは希土類元素等、塩素（Ｃｌ）、硫黄（Ｓ）、リン（Ｐ）等が挙げられる。なお、上部電極１１として、Ｎｉを主成分として含有する合金のほかに、Ｓｉ半導体やディスプレイパネル等の配線で用いられるＡｌ、Ｃｕ、Ｗ、Ｃｒ、Ｔａ、Ｎｂ等のほか、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ｔｉ、Ｍｎ及びＡｇ等も用いることもできる。
【００２２】
内部電極３，５，７，９及び上部電極１１の厚さは、例えば、１０〜３０００ｎｍ程度である。また、内部電極３，５，７，９及び上部電極１１の面積は、例えば、０．９×０．４ｍｍ２程度である。
【００２３】
なお、誘電体層２は、図１に示す薄膜コンデンサ１００の断面において途切れているが、積層方向に垂直な面内において連続している。同様に、誘電体層４，６，８，１０、内部電極３，５，７，９及び上部電極１１も、それぞれ積層方向に垂直な面内において連続している。
【００２４】
端子電極１４，１５は、例えばＣｕ等の導電性材料から構成される。
【００２５】
また、カバー層１２は、誘電体層２，４，６，８，１０と同じ材料からなることが好ましい。すなわち、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１−ＸＳｒＸ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１−ＸＣａＸ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒＸＴｉ１−Ｘ）Ｏ３等のペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等に代表されるビスマス層状化合物、（Ｓｒ１−ＸＢａＸ）Ｎｂ２Ｏ６、ＰｂＮｂ２Ｏ６等に代表されるタングステンブロンズ型強誘電体材料等が好適に用いられる。誘電体層２，４，６，８，１０と同じ材料によりカバー層１２を形成することにより、カバー層１２に接する他の層（特に誘電体層１０等）との間で応力が発生することを抑制することができることから、静電容量の増加やリーク電流の抑制という効果が奏される。なお、カバー層１２の材料は上記に限定されず、例えば、ＳｉＯ２、アルミナ、ＳｉＮ（シリコンナイトライド）等の絶縁材料を用いることもできる。なお、本実施形態の薄膜コンデンサ１００では、誘電体層２，４，６，８，１０と同じ材料からなるカバー層が上部電極１１の上側を覆うように設けられている。したがって、上部電極１１も内部電極３，５，７，９と同様に２層の誘電体層によって挟まれた構造とされている。
【００２６】
ここで、上部電極１１が主成分としてニッケル（Ｎｉ）を含有する導電性材料により形成されている場合、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）及び銀（Ａｇ）からなる群より選ばれる少なくとも一種の添加元素が含有されていてもよい。上部電極１１が添加元素を含有することによって上部電極１１の貫通孔の大きさと数を調整することができる。なお、上部電極１１は複数種の添加元素を含有してもよい。このように、本実施形態では、カバー層１２が誘電体層２，４，６，８，１０と同じ材料からなることから、カバー層１２は、誘電体として、容量に寄与しないが、構造的には誘電体層と同様であり、カバー層１２は、誘電体層として見なすこととする。すなわち、本実施形態の薄膜コンデンサ１００における上部電極１１は、誘電体層の間に積層され、Ｎｉを主成分とする電極となる。
【００２７】
また、端子電極１４，１５とカバー層１２との間に設けられる絶縁性保護層１３は、例えばポリイミド等により構成される。絶縁性保護層１３でカバー層を覆うことにより、カバー層と端子電極１４，１５との間のリーク電流が抑制される。なお、リーク電流の点から端子電極１４，１５とカバー層１２との間に絶縁性保護層１３を設けることが好ましいが、絶縁性保護層１３を設けなくてもよい。
【００２８】
ここで、本実施形態に係る薄膜コンデンサ１００の内部電極３，５，７，９及び上部電極１１には、それぞれ図２に示すように積層方向に貫通する貫通孔Ｈを複数有する。なお、図２は、内部電極３，５，７，９及び上部電極１１のうち、内部電極９を示したものであり、その一部を模式的に示したものである。この貫通孔Ｈのうち、少なくとも一部の面積は、０．１９〜７．０μｍ２であるが、複数の貫通孔Ｈの全てが上記の範囲であることが好ましい。また、内部電極３，５，７，９及び上部電極１１それぞれの主面全体の面積に対する貫通孔Ｈの面積の割合は０．０５〜５％である。なお、貫通孔Ｈが円形であるとすると、孔径が０．５〜３．０μｍの場合にその面積が０．１９〜７．０μｍ２となる。
【００２９】
このように、内部電極３，５，７，９及び上部電極１１に貫通孔Ｈが設けられていることで、電極の上下を挟む誘電体層（本実施形態の薄膜コンデンサ１００ではカバー層も含まれる）と電極との間の応力が貫通孔Ｈにより緩和され、この界面での剥離やクラックが抑制されることから、製造時の歩留まりが向上する。また、この貫通孔Ｈは内部が中空とされている、すなわち、上下を挟む誘電体層によってこの貫通孔Ｈが塞がれていないことが好ましい。このように貫通孔Ｈが中空であることで、上記の剥離やクラックの抑制効果が向上し、歩留まりがさらに向上する。なお、電極は複数層ある内部電極の全てが貫通孔Ｈを有さなくても上記の効果は達成されるが、内部電極の全てが貫通孔Ｈを有する場合のほうが、剥離やクラックの抑制の効果が高められる。
【００３０】
次に、本実施形態の薄膜コンデンサ１００の製造方法について、図３，４を参照しながら説明する。図３は及び図４は、図１に示す薄膜コンデンサ１００に係る製造方法を示す概略断面図である。本実施形態の薄膜コンデンサ１００は、下地電極上に誘電体膜と内部電極層とが交互に積層され、最上位にカバー層が積層された積層体を形成する工程と、焼成工程と、端子電極の形成・接続工程と、を含んで構成される。
【００３１】
最初に、積層体を形成する工程について説明する。まず、金属箔からなる下地電極１を準備する。この金属箔は必要に応じてその表面が研磨される。この研磨はＣＭＰ（Chemical Mechanical Polishing）、電解研磨、バフ研磨等の方法により行うことができる。次に、この下地電極１の上に誘電体膜２ａを形成する。この誘電体膜２ａの組成は、完成後の薄膜コンデンサ１００が備える誘電体層２と同様とすればよい。また、誘電体膜２ａの形成方法としては、スパッタリング法、蒸着法等に代表されるＰＶＤ（Physical Vapor Deposition）法のほか、ＣＶＤ（Chemical Vapor Deposition）法やＣＳＤ（Chemical Solution Deposition）法等の成膜技術を用いることができるが、スパッタリング法がより好ましい方法である。
【００３２】
次に、誘電体膜２ａの表面にＮｉを主成分として含有する内部電極層３ａを形成する。内部電極層３ａの組成は、完成後の薄膜コンデンサ１００が備える内部電極３と同様とすればよい。ここで、マスクを用いながらパターン形成をすることにより、図３に示すパターンの内部電極層３ａが形成される。また、内部電極層３ａの形成方法としては、スパッタリングが好ましく、ガス圧０．８Ｐａ以下の条件下でのスパッタリングが特に好ましい。
【００３３】
次に、内部電極層３ａの表面に誘電体膜４ａを形成する。この上に、さらに、内部電極層５ａ、誘電体膜６ａ、内部電極層７ａ、誘電体膜８ａ、内部電極層９ａ、誘電体膜１０ａを形成する。誘電体膜及び内部電極層の組成及び形成方法は、上記の誘電体膜２ａ及び内部電極層３ａと同様とされる。
【００３４】
次に、誘電体膜１０ａの表面に、Ｎｉからなる上部電極層１１ａを形成する。ここでもマスクを用いながらパターン形成をすることにより、図３に示すパターンの上部電極層１１ａが形成される。なお、上部電極層１１ａの形成方法としては、ＤＣスパッタリング等が挙げられる。さらに、この誘電体膜１０ａ及び上部電極層１１ａの表面を覆うようにカバー膜１２ａを形成する。これにより、下地電極１の上に、誘電体膜２ａ、内部電極層３ａ、誘電体膜４ａ、内部電極層５ａ、誘電体膜６ａ、内部電極層７ａ、誘電体膜８ａ、内部電極層９ａ、誘電体膜１０ａ、上部電極層１１ａ及びカバー膜１２ａを順次積層してなる積層体１００Ａが得られる。ここで形成されるカバー膜１２ａは、誘電体膜２ａ，４ａ，６ａ，８ａ，１０ａと同じ組成を有する材料であることが好まく、カバー膜１２ａの形成方法は誘電体膜の形成方法と同様とされる。
【００３５】
その後、この積層体１００Ａを焼成する。焼成時の温度は７００〜９００℃とされる。この温度範囲で焼成することで、誘電体膜２ａ，４ａ，６ａ，８ａ，１０ａが焼結（結晶化）し、且つ、内部電極層３ａ，５ａ，７ａ，９ａ及び上部電極層１１ａにおいて、少なくとも一部の面積が０．１９〜７．０μｍ２であって主面に対する面積の割合は０．０５〜５％の範囲の貫通孔が形成される。なお、焼成時の温度を７００℃以下にすると、上記の範囲よりも小さい面積を有する貫通孔のみ形成され、９００℃以上にすると、上記の範囲よりも大きい面積を有する貫通孔のみ形成される。また、焼成時間は５分〜２時間程度とすればよい。また、焼成時の雰囲気は、特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気の何れでも良いが、酸素分圧を１．０×１０−１７〜１．０×１０−１４ａｔｍの範囲とする。酸素分圧が１．０×１０−１４ａｔｍより大きい場合、内部電極の主面に対する貫通孔Ｈの割合が０．０５％より小さくなり、１．０×１０−１７ａｔｍより小さい場合、貫通孔Ｈの割合が５％より大きくなる。上記の条件で焼成を行うことにより、誘電体層２，４，６，８，１０及び内部電極３，５，７，９、上部電極１１及びカバー層１２が形成される。
【００３６】
次に、焼成後の積層体に対して、端子電極の形成・接続を行う。具体的には、図４の積層体１００Ｂに示すように、カバー層１２及びその下部の誘電体層２，４，６，８，１０の一部を除去する。このカバー層１２及び誘電体層２，４，６，８，１０の除去はウェットエッチング又はドライエッチング等によって行われる。そして、この積層体１００Ｂの誘電体層２，４，６，８，１０及びカバー層１２のうち外部に露出する領域を覆うようにポリイミド等の絶縁性保護層１３を設けた後、一対の端子電極１４，１５を形成する。一方の端子電極１４は、下地電極１及び内部電極５，９とビアを介して電気的に接続させ、他方の端子電極１５は、内部電極３，７及び上部電極１１とビアを介して電気的に接続させる。さらに、端子電極１４，１５が取り付けられた積層体に対してアニール処理を施す。アニール処理は、減圧雰囲気下であり、且つ温度が２００〜４００℃である雰囲気下で行えばよい。ここで、減圧雰囲気とは、１気圧（＝１０１３２５Ｐａ）より低い圧力を有する雰囲気を意味する。アニール処理を行うことにより、電気特性を安定化することができる。これにより、図１に示す本実施形態に係る薄膜コンデンサ１００が得られる。
【００３７】
以上のように、本実施形態に係る薄膜コンデンサ１００では、Ｎｉを主成分とする内部電極３，５，７，９が積層方向に貫通する貫通孔Ｈを有すると共に、この貫通孔Ｈの少なくとも一部の面積が０．１９〜７．０μｍ２であって、且つ主面に対する貫通孔Ｈの面積の割合が０．０５〜５％の範囲である内部電極３，５，７，９の主面全体の面積に対する貫通孔Ｈの面積が上記の範囲であることによって、内部電極３，５，７，９と誘電体層２，４，６，８，１０との界面での剥離やクラックの発生が抑制され、この結果、歩留まりが向上される。また、上記の薄膜コンデンサ１００では、上部電極１１もＮｉからなり、且つ、その上部が誘電体層と同様の材料からなるカバー層によって覆われ、さらにこの上部電極１１も貫通孔Ｈを備えるため、内部電極３，５，７，９と同様に、誘電体層１０及びカバー層１２との界面での剥離やクラックの発生が抑制されるという効果を奏する。
【００３８】
また、全ての貫通孔Ｈの面積が０．１９〜７．０μｍ２とされた場合には、薄膜コンデンサ１００の内部での剥離やクラックの発生がさらに抑制される。
【００３９】
さらに、薄膜コンデンサ１００の内部電極３，５，７，９に設けられた貫通孔Ｈは中空であることで、剥離やクラックの発生がさらに抑制され、歩留まりのさらなる向上を達成することができる。
【００４０】
以上、本発明の実施形態について説明したが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。
【００４１】
例えば、上記実施形態では、下地電極１の上部に積層された複数の誘電体層２，４，６，８，１０及びカバー層１２は一度にまとめて焼成される態様について説明しているが、焼成を何度も行う（各誘電体層毎に行う）態様であってもよい。この場合、内部電極３，５，７，９及び上部電極１１は、それぞれその上下が誘電体層に挟まれた状態で焼成条件を調整することで、内部に貫通孔Ｈが設けられる。
【００４２】
また、上記実施形態では、誘電体膜２ａ，４ａ，６ａ，８ａ，１０ａを形成し、焼成した後に、ウェットエッチング等によってパターニング形成をする方法について説明したが、パターニングと誘電体膜の形成とを同時に行う方法を用いてもよい。
【００４３】
また、上記実施形態では、下地電極１の上部に内部電極３，５，７，９が４層設けられた構成について説明しているが、内部電極の数は特に限定されない。内部電極の数が変更された場合、端子電極１４，１５と電極との電気的な接続は適宜変更される。
【００４４】
また、上記実施形態の薄膜コンデンサ１００に設けられたカバー層１２及び絶縁性保護層１３は必須ではない。
【００４５】
また、本実施形態のように上部電極の上面が誘電体材料からなるカバー層に覆われている場合に限って、本発明は下地電極と上部電極とのみからなる１層の薄膜コンデンサにも適用できる。カバー層に覆われた上部電極は積層方向に積層された２層の誘電体層によって挟まれている。したがって、上記実施形態で示した焼成条件で焼成した場合には、この上部電極に貫通孔が形成されるため、剥離やクラックを抑制するという本発明の効果が奏される。
【実施例】
【００４６】
以下、実施例及び比較例に基づき本発明をさらに具体的に説明するが、本発明は以下の実施例に何ら限定されるものではない。
【００４７】
（実施例１）
実施例１として、図１に示す薄膜コンデンサ１００を以下の方法により作製した。まず、図３に示すように、５０μｍ厚のＮｉ箔の表面を鏡面状に研磨して下地電極１とした。次に、ＢａＴｉＯ３をターゲットとしたスパッタリングによって、研磨されたＮｉ箔の表面に誘電体膜２ａとなるＢａＴｉＯ３膜を成膜した。なお、誘電体膜２ａの形成時のスパッタリングでは、Ｎｉ箔の温度を２５０℃に保持した。ＢａＴｉＯ３膜の厚さは３００ｎｍとした。
【００４８】
次に、主成分としてＮｉをターゲットとしたスパッタリングによって、ＢａＴｉＯ３膜の表面に内部電極層３ａとしてＮｉ層をパターン形成した。この内部電極層３ａの厚さは２００ｎｍとした。さらに、上記の誘電体膜２ａの形成と内部電極層３ａの形成と同様の作業を繰り返し、下地電極１、誘電体膜２ａ、内部電極層３ａ、誘電体膜４ａ、内部電極層５ａ、誘電体膜６ａ、内部電極層７ａ、誘電体膜８ａ、内部電極層９ａ、誘電体膜１０ａ、上部電極層１１ａ、からなる積層体を形成した。次に、ＢａＴｉＯ３をターゲットとしたスパッタリングによって、さらにカバー層１２としてＢａＴｉＯ３膜を成膜した。これにより図３に示す積層体１００Ａを得た。
【００４９】
次に、酸素分圧を５．８×１０−１５ａｔｍに調整した雰囲気中で積層体１００Ａを８００℃で１時間焼成し、ＢａＴｉＯ３膜からなる誘電体膜２ａ、４ａ、６ａ、８ａ、１０ａ、及びカバー膜１２ａを結晶化させた。
【００５０】
ここで、焼成後の電極の状況を確認する目的から、この焼成後の積層体を上面（焼成後のカバー層１２側）から光学顕微鏡で観察した。カバー層１２は透明であるから、光学顕微鏡により、最上層の上部電極１１の内部の穴を観察することができる。この結果、図５に示すような画像が得られ、観察の結果、面積が０．７８５μｍ２（真円に換算して孔径が１μｍ）の貫通孔Ｈが見られた。また、貫通孔Ｈの個数は、上部電極１１の主面０．０１ｍｍ２あたり１００個であり、主面において貫通孔Ｈが設けられていない領域の割合（被覆率）は９９．２％であった。すなわち、主面の面積に対する貫通孔Ｈの面積の割合は、０．８％であった。また、この貫通孔Ｈの部分を断面ＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）により観察した。この結果を図６に示す（なお、図６の画像は、本発明に係る薄膜コンデンサのうち積層最小構造での構成、すなわち、２層の誘電体層の間に挟まれたＮｉ電極である）。図６に示すように、貫通孔Ｈは膜厚２００ｎｍの上部電極１１を貫通していて、この貫通孔Ｈの中には誘電体材料が無く、中空であることが確認された。この中空構造は、積層数が増加した多層構造の薄膜コンデンサでも図６と同様に観察された。
【００５１】
次に、焼成後の積層体のＢａＴｉＯ３からなるカバー層１２及び複数の誘電体層２，４，６，８，１０をウェットエッチングすることによって、カバー層１２の上面に、内部電極５、９及び下地電極１を接続するための開口と、内部電極３，７及び上部電極１１に通じる開口と、をそれぞれ形成し、図４に示す積層体１００Ｂを作製した。カバー層１２と複数の誘電体層２，４，６，８，１０のウェットエッチングでは、フォトレジストとして東京応化社製ＯＦＰＲ−８００を用い、エッチング液として塩酸＋フッ化アンモニウム水溶液を用いた。その後、下地電極１、誘電体層２、内部電極３、誘電体層４、内部電極５、誘電体層６、内部電極７、誘電体層８、内部電極９、誘電体層１０、上部電極１１、及びカバー層１２の表面を覆うようにポリイミドからなる絶縁性保護層１３を設けた後、スパッタリングによって、Ｃｕからなる一対の端子電極１４，１５を形成して、１００５サイズの薄膜コンデンサを得た。なお、一方の端子電極１４は、カバー層１２に形成された開口を通じて、内部電極５、９及び下地電極１と電気的に接続させ、他方の端子電極１５は、カバー層１２に形成された穴を通じて、内部電極３、７及び上部電極１１を電気的に接続させた。さらに、安定化するため、真空雰囲気中でこの薄膜コンデンサを３１０℃でアニール処理し、実施例１に係る薄膜コンデンサ１００を得た。
【００５２】
（実施例２〜１１）
積層体１００Ａの焼成時の条件（焼成温度、酸素分圧）、内部電極３，５，７，９及び上部電極１１の組成、内部電極３，５，７，９及び上部電極１１形成時のガス圧、内部電極３，５，７，９及び上部電極１１の膜厚、の少なくとも一つを変更した以外は、実施例１と同様の方法によって、実施例２〜１１に係る薄膜コンデンサ１００を作製した。
【００５３】
なお、実施例１と同様に、焼成後の積層体（図３の積層体１００Ａを焼成したもの）を上部から光学顕微鏡で観察し、貫通孔の面積、真円に換算した場合の貫通孔の孔径、主面０．０１ｍｍ２あたりの貫通孔の個数、及び主面における貫通孔の面積の割合を測定した。
【００５４】
（比較例１〜９）
積層体１００Ａの焼成時の条件（焼成温度、酸素分圧）、内部電極３，５，７，９及び上部電極１１の組成、内部電極３，５，７，９及び上部電極１１形成時のガス圧、内部電極３，５，７，９及び上部電極１１の膜厚、の少なくとも一つを変更した以外は、実施例１と同様の方法によって、比較例１〜９に係る薄膜コンデンサ１００を作製した。なお、比較例５では、内部電極３，５，７，９及び上部電極１１をスパッタリングではなく蒸着法を用いて形成した。
【００５５】
そして、実施例１と同様に、焼成後の積層体（図３の積層体１００Ａを焼成したもの）を上部から光学顕微鏡で観察し、貫通孔の面積、真円に換算した場合の貫通孔の孔径、主面０．０１ｍｍ２あたりの貫通孔の個数、及び主面における貫通孔の面積の割合を測定した。
【００５６】
ただし、比較例１，３，４では、焼成後の積層体にクラックが多数発生したため、薄膜コンデンサ１００の作製に係る工程（開口の形成、端子電極の接続及びアニール処理）を進めることができなかった。また、比較例２，５では、焼成後の積層体に剥離が多数発生したため、薄膜コンデンサ１００の作製に係る工程（開口の形成、端子電極の接続及びアニール処理）を進めることができなかった。
【００５７】
上記の実施例１〜１１及び比較例１〜９の製造条件を、表１に示す。
【００５８】
【表１】
2011114312.tif 000003
【００５９】
（評価）
上記の実施例１〜１１及び比較例１〜９に係る薄膜コンデンサの歩留まりと、焼成後の積層体における貫通孔の面積、真円に換算した場合の貫通孔の孔径、主面０．０１ｍｍ２あたりの貫通孔の個数、及び最上位の電極である上部電極の主面における貫通孔の面積の割合を表２に示す。なお、実施例１０では、貫通孔が中空ではなく、上下の誘電体層が貫通孔の内部に入り込んでいることが確認された。また、実施例１１では、上部電極において、面積が大きな貫通孔と面積が小さな貫通孔とが混在していたため、面積が大きなものと面積が小さなものとを区別して示し、主面の面積に対する貫通孔の面積割合については、その合計を併せて示した。また、上述のように、比較例１〜５は、焼成後の積層体から薄膜コンデンサを作製することが困難であったため、不良率を０％としている。また、比較例１，４では、焼成後の積層体に貫通孔が全く形成されていなかったため、貫通孔に係る全ての結果を０としている。また、比較例１〜９に係る薄膜コンデンサでは、剥離又はクラックのいずれかが発生したため、その結果についても併せて表２に示す。
【００６０】
【表２】
2011114312.tif 000004
【００６１】
以上の結果から、貫通孔の少なくとも一部の面積が０．１９〜７．０μｍ２であって、且つ主面に対する貫通孔の面積の割合が０．０５〜５％の範囲である場合には、クラックや剥離の発生が抑制され、高い歩留まりが得られることが確認された。
【符号の説明】
【００６２】
１…下地電極、２，４，６，８，１０…誘電体層、３，５，７，９…内部電極、１１…上部電極、１２…カバー層、１３…絶縁性保護層、１４，１５…端子電極、１００…薄膜コンデンサ、Ｈ…貫通孔。
【図１】
2011114312.tif 000005
【図２】
2011114312.tif 000006
【図３】
2011114312.tif 000007
【図４】
2011114312.tif 000008
【図５】
2011114312.tif 000009
【図６】
2011114312.tif 000010