(57)【要約】【課題】デイジーチェーン接続された構成のパフォーマンスをより向上させる。【解決手段】画像処理ボード４０は、カラー画像処理プロセッサであって、ユーザの設定に応じて、使用される場合と使用されない場合とがある。画像処理ボード４０が使用されない場合、マルチプレクサ・デマルチプレクサ３４を入出力インターフェイス３６側に切り替えて、システムコントローラ２０と画像処理ボード３０との間の通信のリンク幅を１６とする【選択図】図１
2011211375.tif 000002
【特許請求の範囲】
【請求項１】
第１処理部の入出力ポートが第２処理部のターゲット入出力ポートにデイジーチェーン接続され、該第２処理部のホスト入出力ポートに第３処理部のターゲット入出力ポートがデイジーチェーン接続された情報処理装置において、
該第２処理部はプロセッサ、通信インターフェイス及び切替回路を備え、該第２処理部の該ターゲット入出力ポートは第１及び第２の入出力ポートからなり、該第１入出力ポートは該通信インターフェイスを介して該プロセッサと結合され、該第２入出力ポートは、該切替回路を介し選択的に該通信インターフェイス又は該第２処理部のホスト入出力ポートに接続される、
ことを特徴とする情報処理装置。
【請求項２】
該第２処理部の該プロセッサは、該第２処理部の該ターゲット入出力ポートを介して該第１処理部から受信した制御コマンドに基づき該切替回路を選択制御する、
ことを特徴とする請求項１に記載の情報処理装置。
【請求項３】
該第１処理部は、入力手段を備え、該入力手段を介して入力された情報に基づいて該制御コマンドを決定する、
ことを特徴とする請求項２に記載の情報処理装置。
【請求項４】
請求項１乃至３のいずれか１つに記載の情報処理装置を備えたことを特徴とする画像形成装置。
【請求項５】
該第１処理部はシステムコントローラであり、該第２及び第３処理部はそれぞれ第１及び第２の画像処理部である、
ことを特徴とする請求項４に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の処理部がデイジーチェーン接続された情報処理装置及びこれを用いた画像形成装置に関する。
【背景技術】
【０００２】
例えば画像形成装置のシステムコントローラに、それぞれＡＳＩＣが搭載された複数の画像処理カードを接続する場合、これらをデイジーチェーン接続することにより、システムコントローラの１つのソケットに複数のカードを結合できるので、拡張が容易であるとともに全体のハードウェア構成を簡単化することができる（下記特許文献１）。
【０００３】
この場合、システムコントローラに第１の基板を接続し、この第１の基板に第２の基板をカスケード接続し、第１の基板と第２の基板とを同時に動作させることにより、システムのパフォーマンスを向上させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−０９８５７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、条件によっては第１の基板のみを動作させればよい場合があり、この場合にも第２の基板のための信号経路を有効にしておくと、第１の基板がこの経路を使用することができず、全体のパフォーマンスが低下する。
【０００６】
本発明の目的は、このような問題点に鑑み、デイジーチェーン接続された構成のパフォーマンスをより向上させることが可能な情報処理装置及びこれを用いた画像形成装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様では、第１処理部の入出力ポートが第２処理部のターゲット入出力ポートにデイジーチェーン接続され、該第２処理部のホスト入出力ポートに第３処理部のターゲット入出力ポートがデイジーチェーン接続された情報処理装置において、
該第２処理部はプロセッサ、通信インターフェイス及び切替回路を備え、該第２処理部の該ターゲット入出力ポートは第１及び第２の入出力ポートからなり、該第１入出力ポートは該通信インターフェイスを介して該プロセッサと結合され、該第２入出力ポートは、該切替回路を介し選択的に該通信インターフェイス又は該第２処理部のホスト入出力ポートに接続される。
【発明の効果】
【０００８】
上記態様の構成によれば、第２処理部のターゲット入出力ポートの第２入出力ポートが切替回路を介し選択的に通信インターフェイス又は該第２処理部のホスト入出力ポートに接続されるので、第３処理部を使用しない場合には該第２処理部のターゲット入出力ポートを第１処理部との間の通信のみに使用することができ、情報処理装置全体のパフォーマンスが向上するという効果を奏する。
【０００９】
本発明の他の目的、特徴的な構成及び効果は、以下の説明を特許請求の範囲及び図面の記載と関係づけて読むことにより明らかになる。 
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係る情報処理装置を示す概略ブロック図である。
【図２】図１中の操作パネルを操作して各種設定をした後、スタート釦を押下するこれによりシステムコントローラのＣＰＵで開始される処理を示す概略フローチャートである。
【図３】図２のステップＳ０を説明するための条件テーブルを示す図である。
【実施例１】
【００１１】
以下、図面を参照して本発明の実施例１を説明する。
【００１２】
図１は、情報処理装置１０を示す概略ブロック図である。以下では、この情報処理装置１０が画像形成装置に用いられる場合を説明する。
【００１３】
情報処理装置１０では、システムコントローラ２０に画像処理ボード３０と４０とが、デイジーチェーン接続されている。この接続の通信インタフェースは、配線数を少なくするためシリアルインタフェースであって、例えばＰＣＩｅ（PCI Express）、ＩＥＥＥ１３９４（the Institute of Electrical and Electronic Engineers）、ＵＳＢ（UniversalSerialBus）又はＬＡＮ（Local Area Network）などのインターフェイスであり、データ、コマンド、制御などのパケットの通信が行われる。
【００１４】
システムコントローラ２０のホストポート２１及び２２がそれぞれケーブルＣ１及びＣ２を介して画像処理ボード３０のターゲットポート３１及び３２にそれぞれ接続され、画像処理ボード３０のホストポート３３がケーブルＣ３を介して画像処理ボード４０のターゲットポート４１に接続されている。例えば、ケーブルＣ１、Ｃ２及びＣ３のいずれも８レーンであり、各レーンが送信チャンネルと受信チャンネルとを有する全２重通信である。
【００１５】
システムコントローラ２０では、ホストポート２１及び２２が、入出力インターフェイス２６及びパラレルバスＢ１を介してＣＰＵ２７及びメモリ２８に接続されている。入出力インターフェイス２６は、ＣＰＵ２７で処理された並列データを、シリアルデータに変換するとともに通信インターフェイス規格に従い信号を変換して、ホストポート２１及び２２に出力し、ホストポート２１及び２２から受信したシリアル信号を、この通信インターフェイス規格に従い元のパラレルデータに戻して、ＣＰＵ２７に供給するためのものである。操作パネル２９は、指示入力及び表示用であり、インターフェイスを備え、パラレルバスＢ１を介してＣＰＵ２７に接続されている。
【００１６】
メモリ２８は、プログラム及びデータが格納された揮発性メモリと、ワークエリア用の不揮発性メモリとを備えている。
【００１７】
図１では記載がないが、システムコントローラ２０に更にＤＭＡＣ（Direct Memory Access Controller）を備え、ＣＰＵ２７を介さずにメモリ２８と入出力インターフェイス２６との間でデータを転送するように構成してもよい。この点は、画像処理ボード３０及び４０についても同様である。
【００１８】
画像処理ボード３０では、ターゲットポート３１が、一方ではマルチプレクサ・デマルチプレクサ３４を介して入出力インターフェイス３６に接続され、他方ではマルチプレクサ・デマルチプレクサ３４及びバッファゲート３５を介してホストポート３３に接続され、ターゲットポート３２が直接入出力インターフェイス３６に接続されている。入出力インターフェイス３６は、パラレルバスＢ２を介してＭＰＵ３７及びメモリ３８に接続されている。ＭＰＵ３７及びメモリ３８は、例えば、ＡＳＩＣ３９で構成され、ＭＰＵ３７は画像処理プロセッサである。
【００１９】
マルチプレクサ・デマルチプレクサ３４は、ターゲットポート３１の送信チャンネルに接続されたマルチプレクサと、ターゲットポート３１の受信チャンネルに接続されたデマルチプレクサとを備えている。ＭＰＵ３７は、入出力インターフェイス３６を介してマルチプレクサ・デマルチプレクサ３４の制御入力端に制御信号を供給することにより、マルチプレクサ・デマルチプレクサ３４の信号経路をバッファゲート３５側又は入出力インターフェイス３６側へ択一的に選択制御（マルチプレクサとデマルチプレクサの両方を連動して選択制御）する。
【００２０】
メモリ３８は、プログラム及びデータが格納された揮発性メモリと、ワークエリア用の不揮発性メモリとを備えている。
【００２１】
画像処理ボード４０では、ターゲットポート４１が、入出力インターフェイス４６及びパラレルバスＢ３を介してＭＰＵ４７及びメモリ４８に接続されている。ＭＰＵ４７及びメモリ４８は、例えば、ＡＳＩＣ４９で構成され、ＭＰＵ４７は画像処理プロセッサである。
【００２２】
メモリ４８は、プログラム及びデータが格納された揮発性メモリと、ワークエリア用の不揮発性メモリとを備えている。
【００２３】
入出力インターフェイス３６及び４６はいずれも、入出力インターフェイス２６と同様に構成されている。ＭＰＵ３７及びＭＰＵ４７はより具体的には、データ圧縮・伸長プロセッサ、画像回転・伸縮プロセッサ、ＲＩＰ（Raster Image Processer）、カラー画像処理プロセッサなどのいずれかである。
【００２４】
例えば、画像処理ボード３０は、データ圧縮・伸長プロセッサであって、コピー、プリント、ファクシミリ送信の何れの機能をユーザが選択しても使用され、一方、画像処理ボード４０は、カラー画像処理プロセッサであって、ユーザの設定に応じて、使用される場合と使用されない場合とがある。画像処理ボード４０が使用されない場合にもマルチプレクサ・デマルチプレクサ３４の経路をバッファゲート３５側に固定しておくと、全体としてのパフォーマンスが低下する。
【００２５】
そこで、このような場合には、マルチプレクサ・デマルチプレクサ３４を入出力インターフェイス３６側に切り替えて、システムコントローラ２０と画像処理ボード３０との間の通信のリンク幅を１６とすることにより、情報処理装置１０のパフォーマンスを向上させる。
【００２６】
ユーザは、操作パネル２９を操作して１つの機能、例えばコピーを選択し、操作パネル２９を操作して、この機能に関する既定の設定値に対し各種設定を上書きした後、操作パネル２９上のスタート釦を押下する。これにより、メモリ２８内の上記プログラムに対応した図２に示す処理が開始される。以下、括弧内は図中のステップ識別符号である。
【００２７】
（Ｓ０）ＣＰＵ２７は、上記設定（機能の選択と、選択した機能における各種設定）に基づき、図３に示すような、メモリ２８の上記不揮発性メモリに予め書き込まれている条件テーブルを参照して、マルチプレクサ・デマルチプレクサ３４の上記制御信号に対応した切替制御コマンドを定める。
【００２８】
図３では、条件１が成立し、条件３と６とが成立し、又は、条件２と４と６とが成立ている場合に、マルチプレクサ・デマルチプレクサ３４の切替が入出力インターフェイス３６側であり、その他の場合にはマルチプレクサ・デマルチプレクサ３４の切替がバッファゲート３５側であることを示している。
【００２９】
（Ｓ１）入出力インターフェイス３６側であればステップＳ２へ進み、バッファゲート３５側であればステップＳ４へ進む。
【００３０】
（Ｓ２）ＣＰＵ２７は、パラレルバスＢ１、入出力インターフェイス２６及びホストポート２１を介して、入出力インターフェイス３６側への切替制御コマンドのパケットを画像処理ボード３０に送信する。
【００３１】
画像処理ボード３０では、ターゲットポート３２、入出力インターフェイス３６及びパラレルバスＢ２を介して、ＭＰＵ３７がこの切替制御コマンドを受信し、ＭＰＵ３７はこれに応答して、入出力インターフェイス３６を介しマルチプレクサ・デマルチプレクサ３４の制御入力端に、入出力インターフェイス３６側への切替制御信号を供給する。ＭＰＵ３７は、入出力インターフェイス３６及びターゲットポート３２を介しシステムコントローラ２０へ、この切替が終了したことを通知する。ＣＰＵ２７は、この通知に応答して、ステップＳ３へ進む。
【００３２】
（Ｓ３）ＣＰＵ２７は、メモリ２８内のデータを直接又はこれを処理した後に、入出力インターフェイス２６を介してホストポート２１及び２２に処理コマンド及び処理対象データのパケットを供給する。これにより、リンク幅１６でデータがシステムコントローラ２０へ高速転送される。
【００３３】
画像処理ボード３０では、このデータがターゲットポート３１及び３２を介して入出力インターフェイス３６に供給され、ＭＰＵ３７は、入出力インターフェイス３６で並列化されたデータを受け取って、メモリ３８に格納した後にこのデータを処理し、又は、このデータを処理した後にメモリ３８に書き込む。画像処理ボード３０は直接又は上述のＤＭＡＣを介して、処理結果をシステムコントローラ２０へ送信し、ＣＰＵ２７はこれを受け取ってメモリ２８に格納する。
【００３４】
（Ｓ４）ＣＰＵ２７は、パラレルバスＢ１、入出力インターフェイス２６及びホストポート２１を介して、入出力インターフェイス３６側への切替制御コマンドのパケットを画像処理ボード３０に送信する。
【００３５】
画像処理ボード３０では、ターゲットポート３２、入出力インターフェイス３６及びパラレルバスＢ２を介して、ＭＰＵ３７がこの切替制御コマンドを受信し、ＭＰＵ３７はこれに応答して、入出力インターフェイス３６を介しマルチプレクサ・デマルチプレクサ３４の制御入力端に、バッファゲート３５側への切替制御信号を供給する。ＭＰＵ３７は、入出力インターフェイス３６及びターゲットポート３２を介しシステムコントローラ２０へ、この切替が終了したことを通知する。ＣＰＵ２７は、この通知に応答して、ステップＳ５へ進む。
【００３６】
（Ｓ５）ＣＰＵ２７は、メモリ２８内のデータを直接又はこれを処理した後に、入出力インターフェイス２６を介しホストポート２１に、画像処理ボード３０に対する処理コマンド及び処理対象データのパケットを供給するとともに、入出力インターフェイス２６を介しホストポート２２に、画像処理ボード４０に対する処理コマンド及び処理対象データのパケットを供給する。これにより、リンク幅８でデータが画像処理ボード３０へ転送されると共に、リンク幅８でデータが画像処理ボード３０を介し４０へ転送される。
【００３７】
画像処理ボード３０では、このデータがターゲットポート３２を介して入出力インターフェイス３６に供給され、画像処理ボード４０では、ターゲットポート４１を介して入出力インターフェイス４６に供給される。ＭＰＵ３７は、入出力インターフェイス３６で並列化されたデータを受け取って、メモリ３８に格納した後にこのデータを処理し、又は、このデータを処理した後にメモリ３８に書き込む。画像処理ボード３０は直接又は上述のＤＭＡＣを介して、処理結果をシステムコントローラ２０へ送信し、ＣＰＵ２７はこれを受け取ってメモリ２８に格納する。同様に、ＭＰＵ４７は、入出力インターフェイス４６で並列化されたデータを受け取って、メモリ４８に格納した後にこのデータを処理し、又は、このデータを処理した後にメモリ４８に書き込む。画像処理ボード４０は直接又は上述のＤＭＡＣを介して、処理結果をシステムコントローラ２０へ送信し、ＣＰＵ２７はこれを受け取ってメモリ２８に格納する。
【００３８】
以上において、本発明の好適な実施例を説明したが、本発明には他にも種々の変形例が含まれ、各構成要素の機能を実現する他の構成を用いたもの、当業者であればこれらの構成又は機能から想到するであろう他の構成も、本発明に含まれる。
【００３９】
例えば、情報処理装置１０は、画像形成装置以外にも適用可能である。
【符号の説明】
【００４０】
１０  情報処理装置
２０  システムコントローラ
２１、２２、３３  ホストポート
２６、３６、４６  入出力インターフェイス
２７  ＣＰＵ
２８、３８、４８  メモリ
２９  操作パネル
３０、４０  画像処理ボード
３１、３２、４１  ターゲットポート
３４  マルチプレクサ・デマルチプレクサ
３５  バッファゲート
３７、４７  ＭＰＵ
３９、４９  ＡＳＩＣ
Ｂ１〜Ｂ３  パラレルバス
Ｃ１〜Ｃ３  ケーブル
【図１】
2011211375.tif 000003
【図２】
2011211375.tif 000004
【図３】
2011211375.tif 000005