(57)【要約】【課題】高速なサンプリング信号を用いることなく、測距の距離分解能を向上させる。【解決手段】受信系統において、スペクトラム拡散変調信号が空間に送信された時刻である第１時刻（Ｔｒ）を得て、スペクトラム拡散変調信号の同期ポイントから第２時刻（Ｄｓ）を得て、第１時刻においてクリアされ、クロック信号でカウントアップされ、第２時刻においてカウントアップが停止されるメインカウンタ１６３と、少なくとも第２時刻でラッチしてｋ個の１ビットの信号を得る、クロック位相器１６４からクロックが供給されるサブカウンタ１６２と、を備える、超広帯域無線通信測距装置とした。【選択図】図９
2011211346.tif 000002
【特許請求の範囲】
【請求項１】
空間に送信されて被測距物を経て電波伝搬するスペクトラム拡散変調信号を受信する受信部と、
上記スペクトラム拡散変調信号が空間に送信された時刻である第１時刻を得る送信タイミング発生器と、
上記受信部から得られるスペクトラム拡散変調信号の同期ポイントから第２時刻を得る同期ポイント検出器と、
上記第１時刻と上記第２時刻との時間間隔をデジタル処理によって検出する時間間隔検出手段と、
上記時間間隔に基づいて上記被測距物から上記受信部までの電波の到達時間を求める到達時間検出部と、
上記到達時間に光速を積算して上記被測距物と上記受信部との間の距離を演算する演算手段と、を備え、
上記時間間隔検出手段は、第１時間検出部と、第２時間検出部と、上記第１時間検出部で得られた第１時間間隔と上記第２時間検出部で得られた第２時間間隔とを合成する合成部と、を具備し、
上記第１時間検出部は、
上記第１時刻においてクリアされ、所定周期の第１クロック信号でカウントアップされ、上記第２時刻においてカウントアップが停止されてｍビットのバイナリーデータをカウント値として出力するカウンタを有してなる上位ビット生成器を有し、
上記第２時間検出部は、
２の冪乗の数ｋに基づき、上記第１クロック信号を基準として、（１８０度／ｋ）ずつ位相をずらしたｋ個のクロック信号である、第１クロック信号ないし第ｋクロック信号を発生させるクロック位相器と、
上記第１クロック信号ないし上記第ｋクロック信号の各々を、少なくとも上記第２時刻でラッチしてｋ個の１ビットの信号を得るラッチ回路と、
上記ラッチ回路で得られたｋ個の１ビットの信号から、上記第１クロック信号が上記カウンタをカウントアップする時刻と上記第２時刻との間の時間が短いほど、小さな値となる（ｋ−１）ビットのバイナリーデータを形成する下位ビット生成器と、を有し、
上記合成部は、
上記上位ビット生成器から得られる上記ｍビットを上位ビットとし、上記ラッチ回路から得られる上記（ｋ−１）ビットを下位ビットとして、（ｍ＋ｎ）ビットのバイナリーデータを出力する、
超広帯域無線通信測距装置。
【請求項２】
上記スペクトラム拡散変調信号は、可変長符号で形成され、
上記第２時間検出部のラッチ回路は、
上記可変長符号とされる上記スペクトラム拡散変調信号の反転エッジの発生時に上記ｋ個の１ビットの信号を得る、
請求項１に記載の超広帯域無線通信測距装置。
【請求項３】
上記スペクトラム拡散変調信号は、可変長符号で形成され、
上記第２時間検出部は、メモリを有し、
上記メモリに上記可変長符号のエッジが反転する時刻に得られる、上記ｋ個の１ビットの信号を時系列に従って順次、記憶させ、
上記メモリに記憶された複数組の上記ｋ個の１ビットの信号の中から発生頻度が高いｋ個の１ビットの信号を選択して、上記下位ビット生成器に対して出力する、
請求項１または請求項２に記載の超広帯域無線通信測距装置。
【請求項４】
上記スペクトラム拡散変調信号は、可変長符号で形成され、
上記第２時間検出部は、メモリを有し、
上記メモリに上記可変長符号のエッジが反転する時刻に得られる、上記ｋ個の１ビットの信号を時系列に従って順次、記憶させ、
上記メモリに記憶された複数組の上記ｋ個の１ビットの信号をビットごとに平均して、四捨五入して得たｋ個の１ビットの信号を選択して、上記下位ビット生成器に対して出力する、
請求項１または請求項２に記載の超広帯域無線通信測距装置。
【請求項５】
さらに、
スペクトラム拡散変調信号を送信する送信部を具備し、
上記第１時刻を上記送信部から得る、
請求項１に記載の超広帯域無線通信測距装置。
【請求項６】
受信部が、空間に送信されて被測距物を経て電波伝搬するスペクトラム拡散変調信号を受信し、上記スペクトラム拡散変調信号が空間に送信された時刻である第１時刻を得て、
同期ポイント検出器が、上記受信部から得られるスペクトラム拡散変調信号の同期ポイントから第２時刻を得て、
第１時間検出部のカウンタが、
上記第１時刻においてクリアされ、所定周期の第１クロック信号でカウントアップされ、上記第２時刻においてカウントアップが停止されてｍビットのバイナリーデータをカウント値として出力し、
第２時間検出部が、
２の冪乗の数ｋに基づき、上記第１クロック信号を基準として、（１８０度／ｋ）ずつ位相をずらしたｋ個のクロック信号である、第１クロック信号ないし第ｋクロック信号を発生させ、上記第１クロック信号ないし上記第ｋクロック信号の各々を、少なくとも上記第２時刻でラッチしてｋ個の１ビットの信号を得て、上記ラッチ回路で得られたｋ個の１ビットの信号から、上記第１クロック信号が上記カウンタをカウントアップする時刻と上記第２時刻との間の時間が短いほど、小さな値となる（ｋ−１）ビットのバイナリーデータを形成し、
合成部が、
上記ｍビットを上位ビットとし、上記（ｋ−１）ビットを下位ビットとして、（ｍ＋ｎ）ビットのバイナリーデータを出力して、
演算手段が、上記（ｍ＋ｎ）ビットのバイナリーデータに基づいて上記被測距物と上記受信部との間の距離を演算する、
測距方法。
【請求項７】
第１時刻と第２時刻との時間間隔をデジタル処理によって検出する時間間隔検出装置であって、
該時間間隔検出装置は、第１時間検出部と、第２時間検出部と、上記第１時間検出部で得られた第１時間間隔と上記第２時間検出部で得られた第２時間間隔とを合成する合成部と、を備え、
上記第１時間検出部は、
上記第１時刻においてクリアされ、所定周期の第１クロック信号でカウントアップされ、上記第２時刻においてカウントアップが停止されてｍビットのバイナリーデータをカウント値として出力するカウンタを有する上位ビット生成器を具備し、
上記第２時間検出部は、
２の冪乗の数ｋに基づき、上記第１クロック信号を基準として、（１８０度／ｋ）ずつ位相をずらしたｋ個のクロック信号である、第１クロック信号ないし第ｋクロック信号を発生させるクロック位相器と、
上記第１クロック信号ないし上記第ｋクロック信号の各々を、少なくとも上記第２時刻でラッチしてｋ個の１ビットの信号を得るラッチ回路と、
上記ラッチ回路で得られたｋ個の１ビットの信号から、上記第１クロック信号が上記カウンタをカウントアップする時刻と上記第２時刻との間の時間が短いほど小さな値となる（ｋ−１）ビットのバイナリーデータを形成する下位ビット生成器と、を具備し、
上記合成部は、
上記上位ビット生成器から得られる上記ｍビットを上位ビットとし、上記ラッチ回路から得られる上記（ｋ−１）ビットを下位ビットとして、（ｍ＋ｎ）ビットのバイナリーデータを出力する、
時間間隔検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超広帯域無線通信を用いた超広帯域無線通信測距装置、超広帯域無線通信を用いた測距方法、超広帯域無線通信測距装置に用いるに好適なる時間間隔検出装置に関するものである。
【背景技術】
【０００２】
スペクトラム拡散変調信号による無線通信（より広くは、超広帯域無線通信）を用いて、距離を測定する測距技術が提案されている。例えば、非特許文献１には、スペクトラム拡散変調信号を用いる無線通信は、電波伝搬に要する時間を正確に算出できることから、測距に用いることができることが記載されている。特許文献１には、スペクトラム拡散のためにＰＮ符号を用い、測距データを検出するに際しては、高速なサンプリング信号でサンプリングして差分信号を得て検出することが記載されている。特許文献２には、自局から他局へ第１のスペクトラム拡散変調信号を送信し、他局ではこの第１のスペクトラム拡散変調信号を受信した時刻と第２のスペクトラム拡散変調信号を送信した時刻との差の時間を、この第２のスペクトラム拡散変調信号に含ませて、自局は、この第２のスペクトラム拡散変調信号を受信して、自局と他局との距離を測定する技術が記載されている。特許文献３には、測距の精度をより高めるために、チャープ方式を用いる技術が記載されている。
【０００３】
しかし、非特許文献１、特許文献１〜特許文献３に記載されたいずれの技術においても、測距における距離の分解能（距離分解能）を向上させるためには、高速なサンプリング信号を用いなければ、その目的を達することができなかった。そして、高速なサンプリング信号を用いるためには回路構成が複雑となり、装置も高価なものとなった。また、高速なサンプリング信号を用いるための高速処理に耐える素子の提供が困難であった。このような理由から、現実的に得られるサンプリング信号の速度には限界があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２３４０７２号公報
【特許文献２】特開２００１−１８３４４７号公報
【特許文献３】特開２００９−１７０９６８号公報
【非特許文献】
【０００５】
【非特許文献１】山内雪路著  「スペクトラム拡散通信」  東京電気大学出版局  １９９４年１１月２０日第１版発行
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上述の問題点に鑑み、本発明の解決しようとする課題は、高速なサンプリング信号を用いることなく、測距の距離分解能を向上させることができる、超広帯域無線通信測距装置、超広帯域無線通信を用いた測距方法を提供することである。また、このような超広帯域無線通信測距装置に用いるに好適なる時間間隔検出装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の超広帯域無線通信測距装置は、空間に送信されて被測距物を経て電波伝搬するスペクトラム拡散変調信号を受信する受信部と、上記スペクトラム拡散変調信号が空間に送信された時刻である第１時刻を得る送信タイミング発生器と、上記受信部から得られるスペクトラム拡散変調信号の同期ポイントから第２時刻を得る同期ポイント検出器と、上記第１時刻と上記第２時刻との時間間隔をデジタル処理によって検出する時間間隔検出手段と、上記時間間隔に基づいて上記被測距物から上記受信部までの電波の到達時間を求める到達時間検出部と、上記到達時間に光速を積算して上記被測距物と上記受信部との間の距離を演算する演算手段と、を備え、上記時間間隔検出手段は、第１時間検出部と、第２時間検出部と、上記第１時間検出部で得られた第１時間間隔と上記第２時間検出部で得られた第２時間間隔とを合成する合成部と、を具備し、上記第１時間検出部は、上記第１時刻においてクリアされ、所定周期の第１クロック信号でカウントアップされ、上記第２時刻においてカウントアップが停止されてｍビットのバイナリーデータをカウント値として出力するカウンタを有してなる上位ビット生成器を有し、上記第２時間検出部は、２の冪乗の数ｋに基づき、上記第１クロック信号を基準として、（１８０度／ｋ）ずつ位相をずらしたｋ個のクロック信号である、第１クロック信号ないし第ｋクロック信号を発生させるクロック位相器と、上記第１クロック信号ないし上記第ｋクロック信号の各々を、少なくとも上記第２時刻でラッチしてｋ個の１ビットの信号を得るラッチ回路と、上記ラッチ回路で得られたｋ個の１ビットの信号から、上記第１クロック信号が上記カウンタをカウントアップする時刻と上記第２時刻との間の時間が短いほど小さな値となる（ｋ−１）ビットのバイナリーデータを形成する下位ビット生成器と、を有し、上記合成部は、上記上位ビット生成器から得られる上記ｍビットを上位ビットとし、上記ラッチ回路から得られる上記（ｋ−１）ビットを下位ビットとして、（ｍ＋ｎ）ビットのバイナリーデータを出力する、ものである。
【０００８】
本発明の測距方法は、受信部が、空間に送信されて被測距物を経て電波伝搬するスペクトラム拡散変調信号を受信し、上記スペクトラム拡散変調信号が空間に送信された時刻である第１時刻を得て、同期ポイント検出器が、上記受信部から得られるスペクトラム拡散変調信号の同期ポイントから第２時刻を得て、第１時間検出部のカウンタが、上記第１時刻においてクリアされ、所定周期の第１クロック信号でカウントアップされ、上記第２時刻においてカウントアップが停止されてｍビットのバイナリーデータをカウント値として出力し、第２時間検出部が、２の冪乗の数ｋに基づき、上記第１クロック信号を基準として、（１８０度／ｋ）ずつ位相をずらしたｋ個のクロック信号である、第１クロック信号ないし第ｋクロック信号を発生させ、上記第１クロック信号ないし上記第ｋクロック信号の各々を、少なくとも上記第２時刻でラッチしてｋ個の１ビットの信号を得て、上記ラッチ回路で得られたｋ個の１ビットの信号から、上記第１クロック信号が上記カウンタをカウントアップする時刻と上記第２時刻との間の時間が短いほど小さな値となる（ｋ−１）ビットのバイナリーデータを形成し、合成部が、上記ｍビットを上位ビットとし、上記（ｋ−１）ビットを下位ビットとして、（ｍ＋ｎ）ビットのバイナリーデータを出力して、演算手段が、上記（ｍ＋ｎ）ビットのバイナリーデータに基づいて上記被測距物と上記受信部との間の距離を演算する、ものである。
【０００９】
本発明の時間間隔検出装置は、第１時刻と第２時刻との時間間隔をデジタル処理によって検出する時間間隔検出装置であって、該時間間隔検出装置は、第１時間検出部と、第２時間検出部と、上記第１時間検出部で得られた第１時間間隔と上記第２時間検出部で得られた第２時間間隔とを合成する合成部と、を備え、上記第１時間検出部は、上記第１時刻においてクリアされ、所定周期の第１クロック信号でカウントアップされ、上記第２時刻においてカウントアップが停止されてｍビットのバイナリーデータをカウント値として出力するカウンタを有する上位ビット生成器を具備し、上記第２時間検出部は、２の冪乗の数ｋに基づき、上記第１クロック信号を基準として、（１８０度／ｋ）ずつ位相をずらしたｋ個のクロック信号である、第１クロック信号ないし第ｋクロック信号を発生させるクロック位相器と、上記第１クロック信号ないし上記第ｋクロック信号の各々を、少なくとも上記第２時刻でラッチしてｋ個の１ビットの信号を得るラッチ回路と、上記ラッチ回路で得られたｋ個の１ビットの信号から、上記第１クロック信号が上記カウンタをカウントアップする時刻と上記第２時刻との間の時間が短いほど小さな値となる（ｋ−１）ビットのバイナリーデータを形成する下位ビット生成器と、を具備し、上記合成部は、上記上位ビット生成器から得られる上記ｍビットを上位ビットとし、上記ラッチ回路から得られる上記（ｋ−１）ビットを下位ビットとして、（ｍ＋ｎ）ビットのバイナリーデータを出力する、ものである。
【発明の効果】
【００１０】
本発明の超広帯域無線通信測距装置、超広帯域無線通信を用いた測距方法によれば、高速なサンプリング信号を用いることなく、高速処理に耐える素子を用いることなく、測距の距離分解能を向上させることができ、さらに、装置価格を廉価なものとできる。また、本発明の時間間隔検出装置によれば、高速なサンプリング信号を用いることなく、このような目的を達する超広帯域無線通信測距装置の提供ができる。
【図面の簡単な説明】
【００１１】
【図１】超広帯域無線による測距の原理を示す図である。
【図２】超広帯域無線による測距の３つの方式を示す図である。
【図３】実施形態の超広帯域無線通信測距装置のブロック図である。
【図４】実施形態のフレームフォーマットを示す図である。
【図５】実施形態のフレームフォーマットと測距との関係を示す図である。
【図６】実施形態のベースバンドデータ、ＰＮ系列、スペクトラム拡散変調信号の各々を示す図である。
【図７】従来における、同期ポイントに該当するエッジの検出の手法を模式的に示す図である
【図８】実施形態の同期ポイント検出の手法の原理をタイムチャートで示す図である。
【図９】実施形態の受信処理ブロックの到達時間計測手段として機能する部分のブロック図を示す図である。
【図１０】実施形態の要部を具体的な実施例によって示す図である。
【図１１】実施形態の要部であるサブカウンタの別の実施例を示す図である。
【図１２】実施例のサブカウンタの動作をタイムチャートで示す図である。
【図１３】スペクトラム拡散変調信号にノイズが含まれる場合を模式的に示す図である。
【図１４】実施形態の多数決処理、平均値処理の機能を有するサブカウンタのブロック図を示す図である。
【図１５】クロック位相器からのクロック信号とは別のクロック信号でメインカウンタを動作させる実施例の回路を示す図である。
【図１６】図１５に示す実施例の回路における、スペクトラム拡散変調信号と、クロック信号との関係を示すタイムチャートである。
【発明を実施するための形態】
【００１２】
実施形態の超広帯域無線通信測距装置、実施形態の測距方法、実施形態の時間間隔検出装置では、時間間隔の検出の技術に特徴を有している。
【００１３】
実施形態の時間間隔の検出の技術では、第１時刻と第２時刻との時間間隔をデジタル処理によって検出するものであり、第１時間検出部で得られた時間分解能が粗い第１時間間隔と第２時間検出部で得られた時間分解能が細かい第２時間間隔とを合成するようにしている。
【００１４】
第１時間検出部は、第１時刻においてクリアされ、所定周期の第１クロック信号でカウントアップされ、第２時刻においてカウントアップが停止されてｍビットのバイナリーデータをカウント値として出力するカウンタを有する上位ビット生成器を具備している。第２時間検出部は、２の冪乗の数ｋに基づき、第１クロック信号を基準として、（１８０度／ｋ）ずつ位相をずらしたｋ個のクロック信号である、第１クロック信号ないし第ｋクロック信号を発生させるクロック位相器と、第１クロック信号ないし第ｋクロック信号の各々を、少なくとも第２時刻でラッチしてｋ個の１ビットの信号を得るラッチ回路と、ラッチ回路で得られたｋ個の１ビットの信号から、第１クロック信号がカウンタをカウントアップする時刻と第２時刻との間の時間が短いほど、小さな値となる（ｋ−１）ビットのバイナリーデータを形成する下位ビット生成器と、を具備している。合成部は、上位ビット生成器から得られるｍビットを上位ビットとし、ラッチ回路から得られる（ｋ−１）ビットを下位ビットとして、（ｍ＋ｎ）ビットのバイナリーデータを出力するものである。
【００１５】
（無線による測距の原理）
実施形態の超広帯域無線通信測距装置の説明に先立ち、図１、図２を参照して、無線測距の原理について簡単に説明をする。
【００１６】
図１は無線による測距の原理を示す図である。無線による距離の測定、すなわち、測距、は、送信機ＴＸから送信したデータを受信機ＲＸで受信するまでの時間である到達時間Δｔ（単位Ｓｅｃ：秒）を計測し、到達時間Δｔに電磁波の伝播速度（光速）を掛けることによって距離を測定するものである。ここで、光速は、約３０万キロメートル／毎秒である。
【００１７】
図２は無線による測距の３つの方式を示す図である。測距の方式には、大別すると、図２（ａ）に示す反射型測距と、図２（ｂ）に示す一方向型測距と、図２（ｃ）に示す双方向型測距と、がある。反射型測距では、送信機ＴＸと受信機ＲＸとを同一クロック信号で制御することによって、送信機ＴＸからデータを送信する時刻と受信機ＲＸでデータを受信する時刻とが正確に検出できる。また、送信機ＴＸと受信機ＲＸとで、アンテナを共用することによって、送信機ＴＸと受信機ＲＸの位置が異なることによる距離の修正も必要がないという利点がある。ここで送信機ＴＸと受信機ＲＸを一体として送受信機として構成するのが一般的である。しかしながら、距離を測定する対象物（被測距物）が電磁波を反射しない物質で形成されている場合には測距が困難である。
【００１８】
一方向型測距では、被測距物が電磁波を反射しない物質で形成されている場合でも受信機ＲＸを備えることによって、測距が可能である利点がある。しかしながら、送信機ＴＸと受信機ＲＸとの両方の内部に双方で同一時刻を得ることができる絶対時刻発生器を設ける必要があり、基準時刻の精度が、大きく測距の精度を支配することとなる。
【００１９】
双方向型測距では、図２（ａ）に示すと同様の構成を有するようにされた、一組の送信機ＴＸおよび受信機ＲＸ（符号（１）を付した第１の送受信機）と、他の一組の送信機ＴＸおよび受信機ＲＸ（符号（２）を付した第２の送受信機）と、で形成される。第１の送受信機の送信機ＴＸ（第１の送信機ＴＸ）からデータを送信し、第２の送受信機の受信機ＲＸ（第２の受信機ＲＸ）でデータを受信する。そして、第２の受信機ＲＸでデータを受信した後に再び、第２の送受信機の送信機ＴＸ（第２の送信機ＴＸ）から第２の受信機ＲＸで受信した時刻を含むデータを送信し、第１の送受信機の受信機ＲＸ（第１の受信機ＲＸ）でデータを受信する。第１の送信機ＴＸからデータを送信した時刻と、第１の受信機ＲＸでデータを受信した時刻との差の時間から、第２の受信機ＲＸでデータを受信して第２の送信機ＴＸからデータを送信するまでの時刻を引き算して得られる時間に基づき測距をする。このようにすれば、距離を測定する対象物（被測距物）が電磁波を反射しない物質で形成されている場合にも測距が可能である。
【００２０】
以下に述べる実施形態の、超広帯域無線通信測距装置、超広帯域無線通信を用いた測距方法は、反射型測距、一方向型測距、双方向型測距のいずれの方式であっても適用することが可能である。
【００２１】
次に、測距における距離分解能について簡単に説明をする。距離分解能とは、測距において、どれだけ、距離を細かく測定できるかの指標である。ここで、距離分解能は、送受信されるデータの転送速度に依存している。データの転送速度が遅い場合には、データの区切りを高速に判別することができず、結果として、良好な距離分解能を得ることができないことになるからである。
【００２２】
背景技術の測距装置では、データの転送速度を高くするに好適なる通信方式として、超広帯域無線通信方式を用いている。また、データの到達時間Δｔ（図１を参照）を正確に測定するために、クロック周波数を高くするようにしている。ここで、数式（１）で表されるようにして、測距距離ΔＬ（単位ｍ：メータ）が求まる。
【００２３】
ΔＬ＝３０×１０7×Δｔ  （１）
【００２４】
到達時間Δｔの分解能を時間分解能δｔとし、測距距離ΔＬの距離分解能を距離分解能δＬとすると、数式（２）で表すように、時間分解能δｔは直接に距離分解能δＬと関係する。ここで、時間分解能δｔとは、どれだけ、短い時間を測定できるかの指標である。
【００２５】
δＬ＝３０×１０7×δｔ  （２）
【００２６】
ここで、到達時間Δｔの計測は、デジタルカウンタでカウントアップする手法が一般的であるので、時間分解能δｔは、直ちに、カウンタのクロック周波数ＦC（単位Ｈｚ：ヘルツ）の逆数である周期が小さくなるほど、向上する。クロック周波数ＦCと距離分解能δＬとの関係は数式（３）で表される。
【００２７】
δＬ＝３０×１０7／ＦC  （３）
【００２８】
数式（３）から、例えば、クロック周波数ＦCが１００ＭＨｚ（メガ・ヘルツ）である場合には、距離分解能δＬは３ｍとなる。従って、距離分解能δＬとして、０．３ｍを得たい場合には、クロック周波数ＦCとしては、１ＧＨｚ（ギガ・ヘルツ）が必要とされる。
【００２９】
ここで、再び本実施形態について述べる、実施形態の技術では、このような従来技術とは大きく異なる。実施形態の、超広帯域無線通信測距装置、超広帯域無線通信を用いた測距方法では、距離分解能はクロック周波数ではなく、用いるクロック信号の数に依存する。実施形態においては、例えば、クロック周波数ＦCが１００ＭＨｚである場合においても、例えば、クロック周波数ＦCが１ＧＨｚである場合と同様の距離分解能を得ることもできるものである。
【００３０】
（超広帯域無線通信測距装置の概要）
図３は、実施形態の超広帯域無線通信測距装置のブロック図を示す図である。図３に示す超広帯域無線通信測距装置１は、アンテナ２０に接続される、送信系統と受信系統とを備えており、装置全体の制御を制御部（ＣＰＵ（シーピーユー）：中央演算装置）１９で行っている。超広帯域無線通信測距装置１は、測距の機能のみならず、他の超広帯域無線通信測距装置と通信をする機能を備えるようにしても良い。実施形態の説明においては、測距機能に係る部分についてのみ説明を行い、通信機能に係る部分の説明は省略する。なお、実施形態の超広帯域無線通信測距装置１の送信系統は図１、図２で示す送信機ＴＸに対応し、実施形態の超広帯域無線通信測距装置１の受信系統は図１、図２で示す受信機ＲＸに対応する。
【００３１】
送信系統は、送信部１１、送信処理ブロック１２、データ変換部１３、バッファー１４、およびＣＰＵ１９を有して形成されている。ＣＰＵ１９は、超広帯域無線通信測距装置１を使用する使用者とのインターフェイスであるユーザーインターフェイス（ユーザＩ／Ｆ）と接続される。ＣＰＵ１９は、ユーザーＩ／Ｆを介して使用者からの原データをバッファー１４に送出する。バッファー１４は、適宜なタイミングで原データをデータ変換部１３に送出する。データ変換部１３は、バッファー１４からの原データに基づき所定のデータフォーマットに基づいたベースバンドデータを発生するエンコードの処理を行う。送信処理ブロック１２は、ベースバンドデータに対してスペクトラム拡散変調を施す処理を行う。送信部１１は電力増幅部と周波数変換部とを有し、送信処理ブロック１２で発生されたスペクトラム拡散変調信号に周波数変換を施すことによって、さらに、高い周波数に変換し、例えば、３．３ＧＨｚの高周波をアンテナ２０に送出する。
【００３２】
送信処理ブロック１２は送信タイミング発生器１２１を有しており、送信タイミング発生器１２１は計測開始トリガー信号Ｔｒを発生させる。なお、一方向型測距では、互いに分離された送信系統と受信系統との各々において、同一の時刻を両者に知らせるために、絶対時間基準を発生する２つの絶対時刻発生器が送信タイミング発生器１２１として、送信系統と受信系統の両者で独立して用いられる。そして、受信系統では、予めの取り決めに従った時刻に送信系統から発生されるスペクトラム拡散変調信号の送信時刻（第１時刻）を受信部に設けられた送信タイミング発生器１２１で検出することができる。
【００３３】
受信系統は、受信部１５、受信処理ブロック１６、データ変換部１７、バッファー１８、およびＣＰＵ１９を有して形成されている。受信部１５はアンテナ２０からの得られる高周波信号を同調増幅して、３．３ＧＨｚの高周波をベースバンド帯域のスペクトラム拡散変調信号に周波数変換して、受信処理ブロック１６に対して出力する。受信処理ブロック１６は、スペクトラム拡散変調信号からベースバンドデータを再生する処理を行う。データ変換部１３は、ベースバンドデータから原データを得るデコードの処理を行う。バッファー１４は、原データをバッファー１８に蓄え、ＣＰＵ１９が指定する所定のタイミングでＣＰＵ１９に送出する。ＣＰＵ１９はユーザーＩ／Ｆを介して、使用者が原データを使用することができるようにする。
【００３４】
上述した原データとしては、測定装置からの測定データ、音声データ、映像データ、をはじめとする種々のデータを用いることができる。
【００３５】
図４は、データ変換部１３、データ変換部１７で処理されるベースバンドデータの１フレームのデータフォーマット（フレームフォーマット）を示す図である。プリアンブルは、フレームシンク（ＦＬＭ）に先立つ引き込み用の領域であり、プリアンブル１（Ｐ１）およびプリアンブル２（Ｐ２）から成っている。プリアンブル１（Ｐ１）、プリアンブル２（Ｐ２）、フレームシンク（ＦＬＭ）は、それらの各々が８ビットで構成されている。フレームシンクはフレーム同期を得るための信号であり、ユニークパターンとされ、他の領域から識別可能とされている。つまり、フレームシンクは、１フレーム内の各データの位置を特定する役目を果す。
【００３６】
プリアンブルとフレームシンクとを合わせて２４ビットのデータとされている。データ１（Ｄ１）およびデータ２（Ｄ２）は、ユーザーＩ／Ｆを介してやり取りされる原データをブロックコードとしたものである。データ１（Ｄ１）およびデータ２（Ｄ２）は、各々所定ビットで構成されている。エンドコード（ＥＮＤ）は、１フレームの最後を示すデータであり、８ビットで構成されている。
【００３７】
送信系統においては、バッファー１４からデータ１（Ｄ１）およびデータ２（Ｄ２）が供給され、データ変換部１３で、プリアンブル１（Ｐ１）、プリアンブル２（Ｐ２）、フレームシンク（ＦＬＭ）、エンドコード（ＥＮＤ）を付加するエンコードの処理がされる。そして、図４に示すフレームフォーマットに従いエンコードされたベースバンドデータは送信処理ブロック１２へ送出される。ここで、ユーザーＩ／Ｆから入力される原データを構成する、データ１（Ｄ１）およびデータ２（Ｄ２）が連続時系列データである場合には、ＣＰＵ１９とバッファー１８とを介してデータ変換部１３へのデータ出力のタイミングの調整がなされる。
【００３８】
受信系統においては、図４に示すフレームフォーマットに従ったベースバンドデータが受信処理ブロック１６からデータ変換部１７に対して出力される。データ変換部１７で、プリアンブル１（Ｐ１）、プリアンブル２（Ｐ２）、フレームシンク（ＦＬＭ）、エンドコード（ＥＮＤ）を除き、データ１（Ｄ１）およびデータ２（Ｄ２）のみがバッファー１８に対して供給される。ここで、原データを構成する、データ１（Ｄ１）およびデータ２（Ｄ２）が連続時系列データである場合には、バッファー１８とＣＰＵ１９とを介して連続時系列データとしてユーザーＩ／Ｆに出力される。また、受信処理ブロック１６は、後述する同期ポイントの検出時刻（第２時刻）を検出することができる。
【００３９】
図５は、図４に示すフレームフォーマットと測距との関係（測距同期タイミング）を示す図である。図５の上段の、符号ＴＸを付して示す信号は、送信処理ブロック１２から出力されて送信部１１に入力される信号である。また、図５の中段の、符号ＲＸを付して示す信号は、受信部１５から出力されて受信処理ブロック１６に入力される信号である。図５の下段は測距のためのカウンタであるメインカウンタのカウント値を示すものである。図５の横軸は時間である。
【００４０】
実施形態の送信処理ブロック１２でのスペクトラム拡散変調は、ＰＮ系列（擬似乱数系列：Ｐｓｅｕｄｏｒａｎｄｏｍ  Ｎｏｉｓｅ系列）を乗算する直接拡散（ＤＳ）が用いられる。また、実施形態の受信処理ブロック１６でのスペクトラム逆拡散変調は、送信時に用いたと同じ、ＰＮ系列が用いられる。ここで、ベースバンドデータの１ビット区間は、ＰＮ系列の７チップ区間に対応するようにされているので、ベースバンドデータの、プリアンブル１（Ｐ１）、プリアンブル２（Ｐ２）およびフレームシンク（ＦＬＭ）の連続する２４ビットの区間は、１６８チップを有するようにされている。
【００４１】
図５を参照して、このような、フレームフォーマットを有する信号を用いた測距について、より、詳細に説明をする。
【００４２】
送信処理ブロック１２で発生されたスペクトラム拡散変調信号の１フレームの先頭に配されたプリアンブル１（Ｐ１）の先頭が送出される時刻（第１時刻）からメインカウンタのカウントをスタートさせる。そして、反射型測距、一方向型測距、双方向型測距を問わず、空間を伝播した後の電波を受信し、受信処理ブロック１６で、フレームシンク（ＦＬＭ）の終わりを同期ポイントとして検出して、同期ポイントの検出時刻（第２時刻）にメインカウンタのカウントアップを停止させる。現実問題として、受信処理ブロック１６における内部処理時間Ｏｔが発生するので、メインカウンタが停止するのは内部処理時間Ｏｔが経過した後である。なお、一方向型測距においては、メインカウンタのカウント開始の時刻（第１時刻）は、送信側と受信側の両者が認識できる共通の絶対時間を発生する絶対時刻発生器（送信タイミング発生器）が受信系統に配され、これによって定められる。
【００４３】
ここで、プリアンブル１（Ｐ１）、プリアンブル２（Ｐ２）およびフレームシンク（ＦＬＭ）の連続する２４ビットの区間に対応する時間であるデータ転送時間Ｄｔと、内部処理時間Ｏｔとの各時間は既知であり、受信系統、実際にはＣＰＵ１９の内部にこの時間が記憶されている。フレームシンク（ＦＬＭ）の終わりを同期ポイントとして検出するのは、フレームシンク（ＦＬＭ）であることを検出終了した時点で、１フレーム中の位置が特定できるからである。送信処理ブロック１２から受信処理ブロック１６に電波を介して信号が到達するまでの時間は、以下の数式（４）で表される。また、到達時間Δｔから、すでに述べた数式（１）に示すようにして、測距距離ΔＬを求めることができる。ここで、送信部１１、受信部１５における時間遅れは、短時間であるので考慮していない。しかしながら、送信部１１、受信部１５における時間遅れが無視できない場合には、これを数式（４）の右辺から減じて、さらに、測距の分解能を良好なものとすることができる。
【００４４】
Δｔ＝Ｔ−Ｄｔ−Ｏｔ  （４）
【００４５】
図５を参照すれば、明らかなように、このようにして到達時間Δｔを計測して測距を行うと、符号ＴＸを付す送信信号と、符号ＲＸを付す受信信号と、が一体構成されている同一の装置からのものとされる場合には、プリアンブル１（Ｐ１）の先頭は、計測開始トリガー信号Ｔｒ（図３を参照）によって容易に検知することができる。よって、反射型測距および双方向測距においては、計測開始トリガー信号Ｔｒをカウント開始のトリガー（第１時刻）として有効に活用することができる。
【００４６】
図６は、直接拡散方式における、ベースバンドデータ、ＰＮ系列、スペクトラム拡散変調信号の各々を示す図である。ＰＮ系列は符号長が１チップを単位として変化する可変長符号である。また符合長の最大長さが拘束されている可変長拘束符号（ランレングスリミッテッドコード）である。例えば、図６に示す１ビット区間の例では、１０１００１１の７チップの情報を有している。また、ベースバンドデータは符号長が1ビットを単位として変化する符号である。ここで、1ビット区間は、複数個のチップ区間で構成されている。結果として、スペクトラム拡散変調信号は、１チップを単位として、１、０が反転するまでの長さ（反転長）が変化する可変長拘束符号とされている。そして、スペクトラム拡散変調信号は０の並びの個数、または、１の並びの個数、すなわち、信号の立上エッジ、信号の立下エッジに情報を有している。
【００４７】
このような可変長拘束符号においては、同期ポイントが存在するエッジ情報の検出精度がそのまま時間分解能と関係することとなる。そして、図５に示す到達時間Δｔの時間分解能δｔを小さくするためには、スペクトラム拡散変調信号のエッジ位置にある同期ポイントを正確に検出する必要がある。時間Ｔｄ（図６を参照）だけエッジ位置の検出時間の誤りがあれば、そのまま、距離分解能δＬに影響があることは先にのべた通りである。ここで、送信処理ブロック１２では、自らタイミングを管理しているのでスペクトラム拡散変調信号のエッジ位置を正確に管理できる。一方、受信処理ブロック１６に入力されるスペクトラム拡散変調信号のエッジ位置は、測距される距離に応じて変化するのであるから、無限に小さい周期のクロック信号でカウントしない限り、時間Ｔｄを０とすることはできない。
【００４８】
このように、無限に小さい周期のクロック信号、すなわち、無限に高い周波数のクロック信号でメインカウンタを動作させれば、時間分解能δｔ＝０となり、距離分解能δＬ＝０となり、測距距離ΔＬは正確に検出されることとなる。すなわち、距離分解能δＬを可能な限り小さくするためには、可能な限り高い周波数のクロック信号を用いれば良いこととなる。しかしながら、上述したように、高い周波数のクロック信号、例えば、１ＧＨｚのクロック信号で動作するハードウエアを実現することは困難である。以下どのようにして、時間分解能を向上させるかについて具体的に説明をする。
【００４９】
（実施形態の到達時間計測回路の原理）
実施形態の超広帯域無線通信測距装置の要部である、到達時間計測回路の原理について説明をする。この到達時間計測回路は、到達時間Δｔを計測するものである。到達時間Δｔは、図４、図５に示すフォーマットを有する信号を少なくとも１フレーム分を送信系統から送出し、これを受信系統で受信することによって行うことができる。ここで、受信系統においては、フレームシンクをデコードして、同期ポイントを検出できる。ここで、図４、図５に示すフォーマットは１フレーム完結フォーマットであるので、測距の目的を達するためには、少なくとも１フレーム分のデータを送信すれば十分である。実施形態のエッジ検出回路に与えられた命題は、より低いクロック周波数で、スペクトラム拡散変調信号の同期ポイントのエッジの位置をより正確に検出し、より小さい時間分解能δｔを得ることができる回路を構成することである。なお、時系列連続データを送信する場合には、複数のフレームが連続して送信されるが、この場合には、マルチパスの影響が生じ、被測距物が極めて大きな送度を有して移動する事態が生じない限り、受信系統で検出する同期ポイントは、一定の時間間隔で発生することとなる。
【００５０】
図７は、従来技術における、同期ポイントに該当する反転エッジ（同期ポイントのエッジと省略する）の検出の手法を模式的に示す図である。図７を参照して、従来のエッジの位置の検出の技術を簡単に説明する。従来は、受信されるスペクトラム拡散変調信号の同期ポイント（図５を参照）を検出するまでクロック信号の毎回の、例えば、立上エッジのタイミングにおいてメインカウンタ（図５を参照）でカウントしている。そして、このメインカウンタでのカウント値のみを測距に用いている。
【００５１】
ここで、送信されるスペクトラム拡散変調信号のプリアンブル１（Ｐ１）の先頭、および同期ポイント（図５を参照）はクロック信号の立上エッジと一致している。また、送信されるスペクトラム拡散変調信号のプリアンブル１（Ｐ１）の先頭でカウンタのカウント値はクリア（０にセット）される。一方、電波の伝播経路の長さに応じた伝播時間遅れを伴うことにより、受信されるスペクトラム拡散変調信号の同期ポイントは、クロック信号の立上エッジに対して位相が非同期である。ここで位相が非同期とは、同期ポイントのエッジとクロック信号のエッジとが同時刻に検知される保障がないという意味である。そのために、従来のエッジ検出技術によれば、同期ポイントのエッジとクロック信号のエッジの位相差分は誤差が生じ、その分、時間分解能が低下したこととなる。
【００５２】
図７を用いて具体的に、従来方式における分解能について説明をする。図７には、スペクトラム拡散変調信号Ｓ1、スペクトラム拡散変調信号Ｓ2の２つの異なる位相の信号を示している。スペクトラム拡散変調信号Ｓ1、スペクトラム拡散変調信号Ｓ2のいずれかが、受信部１５から受信処理ブロック１６に入力されるものとして、両者を対比して説明をする。スペクトラム拡散変調信号Ｓ1、スペクトラム拡散変調信号Ｓ2は、クロック信号φの立上エッジでカウントされる。符合Ｑを付した信号が１である時点がカウントアップの時点を示す。また、丸印を付したエッジがフレームシンクの最後尾のエッジである同期ポイントである。送信系統からは、スペクトラム拡散変調信号のプリアンブル１（Ｐ１）の先頭が送信される時刻にクロック信号φの０番目の立上エッジが発生し、また、同期ポイントのエッジとクロック信号のエッジとが同期状態の信号が送信される。
【００５３】
図７に対比のために示したスペクトラム拡散変調信号Ｓ1については、その同期ポイントは、クロック信号φのｊ番目の立上エッジ（ｊ番目のクロックと省略する、以下同様）の直後に来る。したがって、ｊ番目のクロックは、この同期ポイントを検出することができず、（ｊ＋１）番目のクロックがエッジの反転を検出してカウントの停止をする。そして、カウンタには（ｊ＋１）という値が保持される。
【００５４】
一方、スペクトラム拡散変調信号Ｓ2については、スペクトラム拡散変調信号Ｓ2の同期ポイントは、（ｊ＋１）番目のクロックの直前に来るので、ｊ＋１番目のクロックで、この同期ポイントを検出してカウント停止をする。そして、そして、カウンタには（ｊ＋１）という値が保持される。
【００５５】
このようにして、スペクトラム拡散変調信号Ｓ1についてのメインカウンタのカウント値は（ｊ＋１）を示し、スペクトラム拡散変調信号Ｓ2についてのメインカウンタのカウント値も（ｊ＋１）を示す。このように、両者の到達時間が、時間差ＴCを有していても、メインカウンタのカウント値は（ｊ＋１）と同一値となる。つまり、従来の方法によれば、時間は、ＴC単位で切上の処理がなされ、実際の時間よりも、長い時間として時間Ｔ（図５を参照）が検出されることとなる。その結果、時間分解能δｔは、数式（５）で表されることとなる。
【００５６】
δｔ＝ＴC    （５）
【００５７】
ここで、時間分解能δｔ＝ＴCであるとは、カウントによって生じる時間の誤差の最大値である時間誤差最大値δｍａｘ＝ＴCとなることを言うものである。
【００５８】
図８は、実施形態のエッジ検出（同期ポイント検出を含む）の手法の原理をタイムチャートで示す図である。図８には、クロック信号φ0を０°（度）として、４５°、９０°、１３５°と、異なる４個のクロック信号である、クロック信号φ0〜クロック信号φ3が示されている。ここで、各クロック信号の１の期間の長さと、０の期間の長さとは同一とされている。スペクトラム拡散変調信号Ｓ3〜スペクトラム拡散変調信号Ｓ10は、そのいずれかが、受信部１５から受信処理ブロック１６に入力されるものとして対比されている。矢印を付した立上エッジが受信された同期ポイントであるとして、クロック信号の周期ＴCを０〜７の符号を付した８つの領域に分割して説明する。
【００５９】
表１は、ラッチ後信号Ｑ0〜ラッチ後信号Ｑ3を示す表である。ラッチ後信号Ｑ0〜ラッチ後信号Ｑ3は、図８に示すように、スペクトラム拡散変調信号の同期ポイントでクロック信号φ0〜クロック信号φ3の各々をラッチしたものである。表１の枡内には、スペクトラム拡散変調信号Ｓ3〜スペクトラム拡散変調信号Ｓ10の各々の同期ポイントにおいて、クロック信号φ0〜クロック信号φ3の各々をラッチした場合の、ラッチ後信号Ｑ0〜ラッチ後信号Ｑ3の１、０の極性の各々が記載されている。ここで、１はクロック信号φ0〜クロック信号φ3の各々が図８に示すハイレベルである状態、０はクロック信号φ0〜クロック信号φ3の各々が図８に示すローレベルである状態に対応する。
【００６０】
【表１】
2011211346.tif 000003
【００６１】
表１を参照すれば、実施形態においては、スペクトラム拡散変調信号の同期ポイント検出の時間分解能を向上できることが理解される。つまり、実施形態では、同期ポイントのエッジとクロック信号のエッジの位相差分も計測の対象として分解能を向上させているのである。例えば。クロック信号φ0をラッチして検出されるラッチ後信号Ｑ0が１、クロック信号φ1をラッチして検出されるラッチ後信号Ｑ1が０、クロック信号φ2をラッチして検出されるラッチ後信号Ｑ2が０、クロック信号φ3をラッチして検出されるラッチ後信号Ｑ0が０、である場合には、矢印を付したエッジに同期ポイントを有するスペクトラム拡散変調信号Ｓ3であることが検出される。そして、表１を参照すれば、ラッチ後信号Ｑ0〜ラッチ後信号Ｑ3の各状態が１、または、０のいずれであるかによって、その他のスペクトラム拡散変調信号Ｓ4〜スペクトラム拡散変調信号Ｓ10についても、クロック信号が１個の場合よりも小さい時間分解能を有して同期ポイントの検出が行えることが理解される。
【００６２】
ここで、ラッチ後信号Ｑ0〜ラッチ後信号Ｑ3の取りうる状態の数について述べる。取りうる状態の数は、原理的には、クロック信号の数ｋ＝４であるので、２k＝２4＝１６である。しかしながら、各クロック信号は、周期ＴCを有し、時間ＴC／２で極性が反転するという拘束があるために、クロック信号の周期ＴC／４ごとの離散時間に対して４個の連続した１、４個の連続した０を有することが加重条件となる。よって、取りうる状態の数、すなわち、１周期ＴCを分割できる数は、数式（６）で表される。そして、時間分解能δｔは数式（７）で表される。
【００６３】
取りうる状態の数＝２×４    （６）
δｔ＝ＴC／（２×４）  （７）
【００６４】
ここで、時間分解能δｔ＝ＴC／（２×４）であるとは、位相差によって検出する時間の誤差の最大値である時間誤差最大値δｍａｘ＝ＴC／（２×４）となることを言うものである。一般式で、クロック信号の数と時間分解能との関係について以下に説明をする。位相が順次、等間隔に１８０／ｋ（度）ずつずれたクロック信号の数を整数ｋとし、周期ＴC／ｋごとの離散時間に対してｋ個の連続した１、または、０を有するという加重条件を加味すると、整数ｋと整数ｎとの関係は、数式（８）で表される。数式（８）をｎについて解けば、数式（９）を得ることができる。また、数式（８）をｋについて解けば、数式（１０）を得ることができる。このときの、時間分解能は、時間分解能ＴC／（２n）で表される。
【００６５】
２n＝２×ｋ          （８）
ｎ＝Ｌｏｇ（２×ｋ）／Ｌｏｇ（２）        （９）
ｋ＝２n-1          （１０）
【００６６】
よって、クロック信号の数ｋ＝４の場合は、１周期を分割できる数は２×ｋ＝８となり、ｎ＝３、すなわち、３ビットで表せる数となる。他のクロック信号の数については、例えば、クロック信号の数ｋ＝２の場合は、１周期を分割できる数は２×ｋ＝４となり、ｎ＝２、すなわち、２ビットで表せる数となる。また、クロック信号の数ｋ＝８の場合は、１周期を分割できる数は２×ｋ＝１６となり、ｎ＝４、すなわち、４ビットで表せる数となる。ここで、当然に、クロック信号の数ｋ＝５の場合にも上式は適用できる。クロック信号の数ｋ＝５の場合には、１周期を分割できる数は２×ｋ＝１０となり、クロック信号の数が１個の場合に比べて１０倍、時間分解能を向上させることができる。しかしながら、この場合には、１０は２の冪乗で表すことができないのでデジタル処理に適しておらず、後述する、上位ビットと下位ビットの加算の演算を用いて測距の処理に用いるに適当ではない。
【００６７】
つまり、数式（８）において、ｎの数が整数となるように、クロック信号の数ｋを選んでおくのが望ましく、ｋ＝２、４、８、１６、３２・・・と、２の冪乗となる数が望ましい。
【００６８】
（実施形態の到達時間計測回路のブロック図）
図９は、受信処理ブロック１６（図３を参照）における、到達時間計測手段として機能する到達時間計測回路を中心とするブロック図を示す図である。図９を参照して実施形態の到達時間計測回路を中心とするブロック図について説明をする。受信処理ブロック１６は、データのデコード（復号）に係る部分も含まれるが、この部分についての説明は省略する。
【００６９】
受信処理ブロック１６の到達時間計測回路は、相関器１６１、サブカウンタ１６２、メインカウンタ１６３、クロック位相器１６４、データ同期器１６５、合成器１６８を主要なる構成部として形成されている。相関器１６１、メインカウンタ１６３、クロック位相器１６４、データ同期器１６５、は、周期ＴCを一定周期とするクロック信号に同期して動作する同期処理がなされる。一方、サブカウンタ１６２は、スペクトラム拡散変調信号Ｓに同期して動作し、クロック信号には非同期で動作する非同期処理がなされる。同期処理のクロック信号の周波数は、例えば、１００ＭＨｚとされている。合成器１６８の構成については、後述する。
【００７０】
スペクトラム拡散変調信号Ｓは、サブカウンタ１６２と相関器１６１に入力される。相関器１６１は、送信に際して用いられたのと同一のＰＮ系列を発生させてスペクトラム拡散変調信号Ｓからベースバンドデータを再生する。データ同期器１６５は、フレームシンク（ＦＬＭ）からフレーム同期のための、同期ポイントで発生する同期ポイント信号ＤSを検出する。同期ポイント信号ＤSは、上述したように、測距に用いられるとともに、ベースバンドデータの位置基準（時間基準）として用いられる。例えば、データ１（Ｄ１）、データ２（Ｄ２）、の位置検出に用いられる。そして、データ同期器１６５を経たベースバンド信号からデータ領域である、データ１（Ｄ１）、データ２（Ｄ２）が抜き出され、内部処理、すなわち、データのデコードの処理が行われるようになされている。
【００７１】
メインカウンタ１６３は、クロック信号に同期してカウントの動作を行う。このメインカウンタの動作は、図７を参照して説明をした従来のメインカウンタの動作と同様である。メインカウンタ１６３は、送信タイミング発生器１２１（図３を参照）から出力される、計測開始トリガー信号Ｔｒが入力されるとカウントを開始（第１時刻）し、同期ポイント信号ＤSが入力されるとカウントを停止するが、上述したように、現実のカウント停止の時間（第２時刻）は最大で時間ＴC遅れる。このカウント結果にクロック信号の周期を掛けた時間が、時間Ｔ（図５を参照）である。ここで、メインカウンタ１６３で計測した時間Ｔの時間分解能の値は、数式（５）で表されるように時間分解能ＴCとなる。
【００７２】
メインカウンタ１６３で検出した時間Ｔから、数式（４）に基づき、到達時間Δｔの粗い量（切上げられた、時間分解能ＴC単位の量）を求めることが可能となる。ここで、内部処理時間Ｏｔ（図５を参照）は、データ同期器１６５においてフレームシンクを検出するのに必要な時間である。また、データ転送時間Ｄｔ（図５を参照）は、プリアンブル１（Ｐ１）の先頭からフレームシンク（ＦＬＭ）の終わりまでの時間である。
【００７３】
サブカウンタ１６２は、図８に示す原理に基づき、クロック信号の周期ＴCよりも短い時間を計測して、到達時間Δｔの細かい量（切上げにより捨てられた量）を求めるためのものである。
【００７４】
サブカウンタ１６２は、クロック位相器１６４からの複数個の位相が異なるクロック信号を、スペクトラム拡散変調信号Ｓのエッジのタイミング（スペクトラム拡散変調信号Ｓの反転のタイミング）でラッチする作用を行う。そして、この複数個の各クロック信号のラッチされたレベルに基づき、周期ＴCよりも短い時間を計測する。サブカウンタ１６２では、メインカウンタ１６３では検出できない時間Ｔよりも短い時間ｔを検出して時間分解能を、数式（７）で表せる、時間分解能ＴC／（２×ｋ）まで向上させる。
【００７５】
つまり、メインカウンタ１６３で計測した時間Ｔと、サブカウンタ１６２で計測した時間ｔと、を用いることによって以下の数式（１１）によって、到達時間Δｔを求め、時間分解能ＴC／（２×ｋ）を有する測距が可能となる。ここで、（Ｔ−ＴC）＋ｔの演算をおこなう理由は、メインカウンタ１６３での処理では、時間の切上げ処理が行われるからこれを補正して、時間分解能を向上するためである。この演算はＣＰＵ１９で行われる。なお、予め、時間Ｏｔに切上によって生じる誤差の時間ＴCを予め含ませるようにしておいても良い。数式（１１）から、さらに、測距距離ΔＬを求める数式（１２）を得ることができる。
【００７６】
Δｔ＝（Ｔ−ＴC）＋ｔ−Ｄｔ−Ｏｔ    （１１）
ΔＬ＝３０×１０7×｛（Ｔ−ＴC）＋ｔ−Ｄｔ−Ｏｔ｝    （１２）
【００７７】
（実施例）
図１０は、実施形態の要部を具体的な実施例によって示す図である。
【００７８】
到達時間Δｔの上位ｍビットは、上位ビット生成器として機能するメインカウンタ１６３から得られる。メインカウンタ１６３は計測開始トリガー信号Ｔｒが入力されるごとにリセットされ、同期ポイント（図５を参照）が検出されるごとに、合成器１６８に時間Ｔ（図５を参照）に相当するｍビットのバイナリーデータで表すカウント値を取り込むようにしている。合成器１６８にｍビットのバイナリーデータを取り込むタイミングは、ノア（ＮＯＲ）ゲート１６５ｂの出力信号である同期ポイント信号ＤSによって制御される。
【００７９】
フレームシンクパターン発生器１６５ａには、予め定められているユニークパターンが保存されている。ユニークパターンと、時系列のベースバンドデータのパターンとが一致するときに、ＮＯＲゲート１６５ｂは、同期ポイント信号ＤSを発生する。１ビットのシフトレジスタ１７１1〜シフトレジスタ１７１nは、フレームシンクを形成するビット数と同数が直列に接続されており、クロック信号φ0によってビットシフトの動作をする。イクスクルーシブオア（ＥＸＯＲ）は、ベースバンドデータとフレームシンクとの１ビットごとの一致を検出するものである。
【００８０】
サブカウンタ１６２は、フリップフロップ１６２ａ〜フリップフロップ１６２ｄの４個のディフリップフロップ（ＤＦＦ）を有している。フリップフロップ１６２ａのディ入力端子（Ｄ入力端子）にはクロック信号φ0（図８を参照）が入力され、フリップフロップ１６２ｂのＤ入力端子にはクロック信号φ1（図８を参照）が入力され、フリップフロップ１６２ｃのＤ入力端子にはクロック信号φ2（図８を参照）が入力され、フリップフロップ１６２ｄのＤ入力端子にはクロック信号φ3（図８を参照）が入力されている。すべてのフリップフロップのクロック端子（ＣＫ端子）には、エッジ検出器１７４から得られるスペクトラム拡散変調信号Ｓの極性が反転する時刻（反転エッジの生じる時刻）を知らせるためのタイミング信号が入力されている。なお、フリップフロップ１６２ａ〜フリップフロップ１６２ｄのＣＫ端子には、直接にスペクトラム拡散変調信号Ｓを入力して、立上エッジ、または、立下エッジのどちらか一方のエッジのみをトリガーとして用い、クロック信号φ0〜クロック信号φ3の１、または、０の状態をラッチするようにしても良い。この場合には、エッジ検出器１７４は必要とはされない。
【００８１】
下位ビット生成器１６６には、フリップフロップ１６２ａの出力端子（Ｑ端子）〜フリップフロップ１６２ｄの出力端子（Ｑ端子）の各々から出力される、１、または、０の出力が、４ビットのデータとして入力される。そして、下位ビット生成器１６６からは、３ビットのバイナリーデータが出力される。一般的に述べると、下位ビット生成器１６６は、クロック信号の数ｋに等しい数のディフリップフロップからのｋ個の入力信号が入力され、数式（９）で与えられるｎビットのバイナリーデータが出力される。
【００８２】
表２は、フリップフロップ１６２ａの出力端子（Ｑ端子）〜フリップフロップ１６２ｄの出力端子（Ｑ端子）の各々から出力されるｋ個のデータ（この場合は４個のデータＱ0〜データＱ3）に対する、ｎビット（この場合は３ビット）のバイナリーデータを対応させた表である。表２の左側の欄は、ｎビットデータの各々に対応する時間であり、上段から順に、０、（ＴC／２n）、２×（ＴC／２n）、〜７×（ＴC／２n）となっている。なお、表１に示すテーブルが下位ビット生成器１６６に設けられている。
【００８３】
【表２】
2011211346.tif 000004
【００８４】
合成器１６８は、メインカウンタ１６３からの上位ｍビットのバイナリーデータと下位ビット生成器１６６からの下位ｎビットのバイナリーデータとを合成して、ｍ＋ｎビットのデータをＣＰＵ１９に出力する。このとき、メインカウンタ１６３からのｍビットのバイナリーデータの値には、上述したように、切上げによって、最大で１エルエスビー（１ＬＳＢ：Ｌｅａｓｔ  ｓｉｇｎｉｆｉｃａｎｔ  ｂｉｔ）分の誤差が生じている。この誤差に相当する、下位ビット生成器１６６からの下位ｎビットを連結して、合成器１６８から出力する。
【００８５】
なお、メインカウンタ１６３のｍビットと下位ビット生成器１６６のｎビットを加算する演算は、合成器１６８で行うことなく、ＣＰＵ１９で行うようにしても良い。また、上述したように切上げによって、ｍビットのバイナリーデータの値が１ＬＳＢ分大きくなっているが、この補正はどの段階で行うようにしても良い。例えば、メインカウンタ１６３で、最初のクロック信号を無視して実質的に、−１をカウント初期値とするようにしても良く、後述する合成器１６８で補正をするようにしても良く、さらには、上述したように、ＣＰＵ１９で補正をするようにしても良い。
【００８６】
なお、下位ｎビットは、スペクトラム拡散変調信号Ｓの反転エッジのタイミングで、検出する信号であが、同期ポイントエッジのみを利用するようにしても良く、図１０に示すように、同期ポイントエッジを含み、すべての反転エッジを利用するようにしても良い。一方、上位ｍビットは、ベースバンドデータをクロック同期して検出する信号であり、さらにフレームシンク検出用のシフトレジスタによる遅延も存在している。そして、時系列データであるスペクトラム拡散変調信号Ｓをサンプルするポイントが、上位ビットの検出におけると、下位ビットの検出におけるとでは、異なり、両者のフォーマット上の反転エッジの検出位置にはずれが生じている。
【００８７】
しかしながら、送信系統から送信されるスペクトラム拡散変調信号は、クロック信号に同期しており、受信系統でも同一のクロック信号が関与して同期ポイントが検出される。つまり、送信処理、受信処理のいずれもが、同一の水晶発振子からの基準信号をもとに行われている。ここで、水晶発振子の発振精度は、±５０ｐｐｍ〜±１００ｐｐｍ（１ｐｐｍ＝１×１０-6）の範囲と高く、両者（上位ビット検出の時刻、下位ビット検出の時刻）の検出時間差が測距の距離分解能に及ぼす影響はほとんどない。よって、実施形態のエッジ検出方法は十分な精度を有することが理解される。
【００８８】
特に、反射型測距（図２（ａ）を参照）においては、同一のクロック信号以外には、送信処理と受信処理に関与しないので、水晶発振子の発振精度が距離分解能に与える影響は、さらに、少ない。また、被測定物と超広帯域無線通信測距装置との間の距離が変化する場合においても、通常の車輌速度程度の速度を有して距離が時間に応じて変化する場合には、両者間の検出時間差が測距の距離分解能に及ぼす影響はほとんどない。よって、反射型測距において、実施形態のエッジ検出方法は十分な精度を有することが理解される。
【００８９】
また、詳細は省略するが、図２（ｃ）に示す双方向型測距において、送信側と受信側とで異なる水晶発振子を用いる場合においても、２つの水晶発振子の周波数の誤差が、±５０ｐｐｍ〜±１００ｐｐｍの範囲に収まる場合には、測距の距離分解能に及ぼす影響はほとんどない。なお、図２（ｂ）に示す一方向型測距においては、送信機ＴＸと受信機ＲＸとの両方で用いる絶対時刻のずれが無視できるのであれば、この絶対時刻によって校正したクロック信号を送信機ＴＸと受信機ＲＸとで共に用いることによって測距の距離分解能に及ぼす影響はほとんどない。よって、双方向型測距および一方向型測距においても、実施形態のエッジ検出方法は十分な精度を有することが理解される。
【００９０】
ＣＰＵ１９では、数式（１２）に基づき、以下の演算を行い、測距距離ΔＬを得る。カウント値（ｍ＋ｎ）は、上述したように、上位ビットのＬＳＢに補正を加え、上位ｍビットと下位ｎビットとを連結した後の値である。
【００９１】
ΔＬ＝３０×１０7×［｛カウント値（ｍ＋ｎ）／２n｝×ＴC−Ｄｔ−Ｏｔ］  （１３）
【００９２】
上述した図１０に示すハードウエア構成は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）によって、実現することができる。この場合において、例えば、クロック信号の周波数が１００ＭＨｚであり、４つの位相が異なるクロック信号を用いる場合には、８００ＭＨｚのクロック信号を用いたのと等価である。クロック信号の周波数が１００ＭＨｚであるときに得られる距離分解能が３ｍであるのに対して、４つの位相が異なるクロック信号を用いることによって、距離分解能が０．３７５ｍに向上する。なお、位相が異なるクロック信号を発生させるには遅延素子を用いるが、ＦＰＧＡ内のＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）を用いても良く、プロパゲーションディレー量が管理されたゲート回路を用いるようにしても良い。
【００９３】
要するに、実施形態の超広帯域無線通信測距装置は、以下の特徴を有している。
【００９４】
空間に送信されて被測距物を経て電波伝搬するスペクトラム拡散変調信号を受信する受信部と、スペクトラム拡散変調信号が空間に送信された時刻である第１時刻（例えば、プリアンブルの先頭の送信時刻）を知らせる送信タイミング発生器と、受信部から得られるスペクトラム拡散変調信号の同期ポイントから第２時刻（例えば、フレームシンク終了時刻）を得る同期ポイント検出器（例えば、データ同期器）と、第１時刻と第２時刻との時間間隔をデジタル処理によって検出する時間間隔検出手段と、時間間隔に基づいて被測距物から受信部までの電波の到達時間を求める到達時間検出部（例えば、ＣＰＵ）と、到達時間に光速を積算して被測距物と受信部との間の距離を演算する演算手段（例えば、ＣＰＵ）と、を備えている。
【００９５】
そして、時間間隔検出手段は、第１時間検出部（例えば、上位ビット生成器）と、第２時間検出部（例えば、下位ビット生成器）と、第１時間検出部で得られた第１時間間隔と第２時間検出部で得られた第２時間間隔とを合成する合成部（例えば、合成器）と、を備えている。第１時間検出部は、第１時刻においてクリアされ、所定周期の第１クロック信号でカウントアップされ、第２時刻においてカウントアップが停止されてｍビットのバイナリーデータをカウント値として出力するカウンタを有する上位ビット生成器を具備している。ここで、第１クロック信号の周期である所定周期は、例えば、装置を動作させる基準となる、最も周期の短い繰り返し信号であるシステムクロックの周期である。
【００９６】
第２時間検出部は、２の冪乗の数ｋに基づき、１クロック信号を基準として、（１８０度／ｋ）ずつ位相をずらしたｋ個のクロック信号である、第１クロック信号ないし第ｋクロック信号を発生させるクロック位相器と、第１クロック信号ないし第ｋクロック信号の各々を、少なくとも第２時刻でラッチしてｋ個の１ビットの信号を得るラッチ回路（例えば、サブカウンタ）と、ラッチ回路で得られたｋ個の１ビットの信号から、第１クロック信号がカウンタをカウントアップする時刻と第２時刻との間の時間が短いほど小さな値となる（ｋ−１）ビットのバイナリーデータを形成する下位ビット生成器と、を具備している。
【００９７】
合成部（例えば、合成器）は、上位ビット生成器から得られるｍビットを上位ビットとし、ラッチ回路から得られる（ｋ−１）ビットを下位ビットとして、（ｍ＋ｎ）ビットのバイナリーデータを出力するものである。
【００９８】
上述した、実施例のサブカウンタ１６２では、スペクトラム拡散変調信号Ｓの同期ポイントの反転エッジをトリガーとして、クロック信号φ0〜クロック信号φ3の１、または、０の状態をトリガー時点でラッチするようにした。しかしながら、下位ｎビットのバイナリーデータを発生させるサブカウンタは、スペクトラム拡散変調信号Ｓの同期ポイントの反転エッジと、クロック信号のエッジとの相対関係を検出するものである。より具体的には、クロック信号の１周期内の位相量と検出している。しかしながら、この相対関係を検出するものであれば、サブカウンタとしての機能を果すことができ、上述の実施例に限るものではない。
【００９９】
図１１は、実施形態の要部であるサブカウンタの別の実施例を示す図である。サブカウンタ２６２は、８個のディフリップフロップ（ＤＦＦ）を有している。８個のディフリップフロップの各々のクロック端子には、クロック信号φ0〜クロック信号φ7が入力されている。クロック信号φ0〜クロック信号φ7は、クロック位相器２６４で発生される相互に位相が４５度異なるクロックである。８個のディフリップフロップの各々のディ入力端子には、スペクトラム拡散変調信号Ｓが印加されている。そして、８個のディフリップフロップの各々の出力端子からは、出力信号Ｑ0〜出力信号Ｑ7が出力される。下位ビット生成器２６６は、出力信号Ｑ0〜出力信号Ｑ7の８ビットの信号から３ビットのバイナリーデータを生成する。
【０１００】
図１２は、サブカウンタ２６２の動作をタイムチャートで示す図である。図１２は図８に対応するもので、スペクトラム拡散変調信号Ｓ3〜スペクトラム拡散変調信号Ｓ10の各々を検出する場合における概念を示す図である。
【０１０１】
表３は、フリップフロップの出力端子（Ｑ端子）の各々から出力される８個のデータＱ0〜データＱ7に対する、ｎビット（この場合は３ビット）のバイナリーデータを対応させた表である。表３の左側のＳ3〜Ｓ10の欄は、図１２に示すスペクトラム拡散変調信号Ｓ3〜スペクトラム拡散変調信号Ｓ10の各々を意味している。
【０１０２】
【表３】
2011211346.tif 000005
【０１０３】
この表３をテーブルとして、下位ビット生成器２６６において用いることによって、８ビットの信号を３ビットのバイナリーデータに変換することができる。つまり、図１０に示す回路におけるクロック位相器１６４、サブカウンタ１６２を、図１１に示すクロック位相器２６４、サブカウンタ２６２に置き換えることによって、同様の分解能を得るようにすることができる。図８に示す回路に比べて、クロック信号の数は２倍となるが、インバータ回路によって半数のクロック信号を発生させることができる。
【０１０４】
（実施形態の変形例）
図１３、図１４、表４、表５を参照して、実施形態の変形例について説明をする。
【０１０５】
通信障害（ノイズ、マルチパス等）によって、クロック周期から外れる信号が発生した場合に、非同期処理を行うサブカウンタ１６２（図９を参照）において、誤動作が生じることがある。実施形態の変形例は、このような誤動作を防止するものである。
【０１０６】
図１３は、スペクトラム拡散変調信号Ｓにノイズが含まれる場合を模式的に示す図である。
【０１０７】
表３は、図１３に示されるスペクトラム拡散変調信号Ｓのノイズのエッジ（ｐ番目のエッジと（ｐ＋１）番目のエッジ）の近傍の立上エッジ、立下エッジの位置と、４個のフリップフロップ（図１０を参照）の出力端子からの、出力信号Ｑ0〜出力信号Ｑ3との関係を示す表である。
【０１０８】
【表４】
2011211346.tif 000006
【０１０９】
表４に示すように、本来のエッジに対応する出力信号Ｑ0〜出力信号Ｑ3の値は、１０００である。一方、ノイズによってラッチされたｐ番目に対応する出力信号Ｑ0〜出力信号Ｑ3の値は、０１１１である。また、ノイズによってラッチされた（ｐ＋１）番目に対応する出力信号Ｑ0〜出力信号Ｑ3の値は、００１１である。
【０１１０】
表５は、図１３に図示しない範囲を含む、スペクトラム拡散変調信号Ｓから検出されるノイズのエッジを含め、これらの近傍の立上エッジ、立下エッジの位置と、４個のフリップフロップ（図１０を参照）の出力端子からの、出力信号Ｑ0〜出力信号Ｑ3との関係を示す表である。また、現在のエッジの位置の出力信号Ｑ0〜出力信号Ｑ3と、それより前の４個のエッジの位置の出力信号Ｑ0〜出力信号Ｑ3との５個において、多数決を取ったエッジの位置の出力信号Ｑ0〜出力信号Ｑ3である。
【０１１１】
【表５】
2011211346.tif 000007
【０１１２】
表５から解るように、このようにして、それ以前の複数個のエッジの位置の出力信号Ｑ0〜出力信号Ｑ3に基づいて、ノイズを排除することが可能となる。ノイズを排除するためのアルゴリズムは、ノイズであるか否かを判定される当該エッジより以前の複数個のエッジの多数決処理（発生頻度処理）のみならず、当該エッジよりも遅れてくるエッジを多数決処理の対象とすることができる。
【０１１３】
また、多数決処理によるのみならず、時系列の出力信号Ｑ0を複数個加算して、加算個数で除して平均値を求め、四捨五入をして、０、または、１のいずれとなるかを決するようにして、他の出力信号Ｑ1〜出力信号Ｑ3についても同様に、平均値を求めた後に四捨五入を行い、ノイズを除去するようにしても良い。このような平均値処理を採用することもできる。そして、多数決処理、平均値処理の結果に基づき、ノイズ、マルチパス等により生じた他の部分と異なるエッジのデータを、他の部分のデータに置き換えて、下位ビットについての測距の誤りが生じないようにできる。
【０１１４】
具体的には、図１０に示す合成器１６８にサブカウンタ３６２は接続され、同期ポイント信号ＤSに同期して、サブカウンタ３６２での演算結果は合成器１６８に取り込まれる。ここで、ノイズ除去器３６６ｃを備えない場合には、同期ポイント信号ＤSが出力された時点で、表５に示すエッジＰの時点のスペクトラム拡散変調信号Ｓがラッチ回路３６６ａに取り込まれていたとすると、誤った位相差に基づく情報を合成器１６８に取り込んでしまうこととなる。しかしながら、ノイズ除去器３６６ｃを備える場合には、スペクトラム拡散変調信号Ｓのエッジごとに、ノイズであるか否かを検出しているので、ノイズによって検出される位相差信号は排除されており、下位ｎビットの情報がノイズで誤りを生ずることはない。
【０１１５】
図１４は、上述した多数決処理、平均値処理の機能を有するサブカウンタであるサブカウンタ３６２のブロック図を示す図である。ラッチ回路３６６ａは、図１０に示すと同様にディフリップフロップ回路を有している。ラッチ回路３６６ａからのクロック数と等しい複数個の信号（例えば、Ｑ1〜Ｑ3）は、ラッチ時刻ごとに、メモリ３６６ｂ（例えば、４ビット幅のリング状シフトレジスタ）に順次、保存される。例えば、ｐで示す記憶位置の信号が処理対象信号である場合には、それ以前の信号（（ｐ−４）で示す位置の信号〜（ｐ−１）で示す位置の信号）、または、それ以降の信号（ｐ＋１）で示す位置の信号〜（ｐ＋４）で示す位置の信号）、もしくは、それ以前とそれ以降の信号が、ノイズの除去の目的で使用できる。
【０１１６】
ノイズ除去器３６６ｃは、上述した、多数決処理、または、平均値処理によって、ノイズを除去する。下位ビット生成器３６６ｄは、ノイズ除去後の信号について、変換テーブルを用いて、ｎビットのデータを形成する。なお、ノイズ除去器３６６ｃで行う処理は、複数個の信号（例えば、Ｑ1〜Ｑ3）を処理する段階で行うのみならず、ｎビットデータに変換した後に行うようにしても良い。例えば、（ｍ＋ｎ）ビットのバイナリーデータをＣＰＵ１９に取り込んだ後、ＣＰＵ１９での演算処理によってノイズを除去するようにしても良い。
【０１１７】
（実施形態の別の変形例）
図１５、図１６を参照して別の変形例の説明をする。図１０に示す回路では、メインカウンタ１６３とサブカウンタ１６２ａには同一のクロック信号φ0が入力されている。そのために、サブカウンタ１６２のフリップフロップのクロック端子ＣＫにスペクトラム拡散変調信号Ｓのエッジとクロック信号φ0のエッジが一致する場合には、サブカウンタ１６２で００００（バイナリーでは、１１１）がラッチされながら、同時にメインカウンタ１６３でもカウントアップされ、誤計測が生じるおそれがある。
【０１１８】
図１５は、クロック位相器１６４からのクロック信号とは別のクロック信号でメインカウンタ１６３を動作させる回路を示す図である。図１５に示すように、遅延素子Ｄｄを用いて、メインカウンタ１６３のクロック信号φ0'は、クロック信号φ0に対して遅れるようにする。このようにすれば、サブカウンタ１６２で００００が発生するときにメインカウンタ１６３のカウントアップが行われることとなり、誤った時間計測をすることがない。図１６は、図１５に示す回路における、スペクトラム拡散変調信号Ｓと、クロック信号φ0'およびクロック信号φ0〜 クロック信号φ3との関係を示すタイムチャートである。
【０１１９】
以上に説明した実施形態、実施例を組み合わせて、新たな実施形態とすることも当然可能であり、また、本発明は、上述した実施形態に限られないことも当然である。
【符号の説明】
【０１２０】
１  超広帯域無線通信測距装置、  １１  送信部、  １２  送信処理ブロック、  １３  データ変換部、  １４  バッファー、  １５  受信部、  １６  受信処理ブロック、  １７  データ変換部、  １８  バッファー、  ２０  アンテナ、  １２１  送信タイミング発生器、  １６１  相関器、  １６２  サブカウンタ、  １６２ａ〜１６２ｄ  ディフリップフロップ（ＤＦＦ）、  １６３  メインカウンタ、  １６４  クロック位相器、  １６５  データ同期器、  １６５ａ  フレームシンクパターン発生器、  １６５ｂ  ノアゲート、  １６６  下位ビット生成器、  １６８  合成器、  １７１1〜１７１n  シフトレジスタ、  １７４  エッジ検出器、  ２６２  サブカウンタ、  ２６４  クロック位相器、  ２６６  下位ビット生成器、  ３６２  サブカウンタ、  ３６６ａ  ラッチ回路、  ３６６ｂ  メモリ、  ３６６ｃ  ノイズ除去器、  ３６６ｄ  下位ビット生成器、  Ｄ１、Ｄ２  データ、  ＤS  同期ポイント信号、  Ｄｔ  データ転送時間、  ＥＮＤ  エンドコード、  ＦＬＭ  フレームシンク、  Ｏｔ  内部処理時間、  Ｐ１、Ｐ２  プリアンブル、  Ｑ0〜Ｑ7  ラッチ後信号（出力信号、データ）、  ＲＸ  受信機、  Ｓ  スペクトラム拡散変調信号、  Ｓ1〜Ｓ10  スペクトラム拡散変調信号、  ＴＸ  送信機、  Ｔｒ  計測開始トリガー信号、  ΔＬ  測距距離、  Δｔ  到達時間、  δＬ  距離分解能、  δｔ  時間分解能、  φ  クロック信号、  φ0〜φ7  クロック信号
【図１】
2011211346.tif 000008
【図２】
2011211346.tif 000009
【図３】
2011211346.tif 000010
【図４】
2011211346.tif 000011
【図５】
2011211346.tif 000012
【図６】
2011211346.tif 000013
【図７】
2011211346.tif 000014
【図８】
2011211346.tif 000015
【図９】
2011211346.tif 000016
【図１０】
2011211346.tif 000017
【図１１】
2011211346.tif 000018
【図１２】
2011211346.tif 000019
【図１３】
2011211346.tif 000020
【図１４】
2011211346.tif 000021
【図１５】
2011211346.tif 000022
【図１６】
2011211346.tif 000023