(57)【要約】【課題】駆動回路の消費電力を抑制したディザ処理が可能なディスプレイパネルの階調表示方法を提供する。【解決手段】複数の画素を複数の画素行および複数の画素列が形成されるように行列状に配置したディスプレイパネルにおいて、第１の階調を表示する画素と第２の階調を表示する画素とをディザパターンに従い配列するディザ処理を施して、第１の階調と第２の階調との間の階調を表示する階調表示方法であって、１つの画素列に含まれる第１の階調を表示する画素の比率を階調混合比とするとき、ディザ処理を用いて表示する階調のそれぞれに対して、隣接する画素列の階調混合比の差が異なる複数のディザパターンを用いてディザ処理を行うことを特徴とする。【選択図】図８
2011123391.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を複数の画素行および複数の画素列が形成されるように行列状に配置したディスプレイパネルにおいて、第１の階調を表示する画素と第２の階調を表示する画素とをディザパターンに従い配列するディザ処理を施して、前記第１の階調と前記第２の階調との間の階調を表示する階調表示方法であって、
１つの画素列に含まれる前記第１の階調を表示する画素の比率を階調混合比とするとき、前記ディザ処理を用いて表示する階調のそれぞれに対して、隣接する画素列の前記階調混合比の差が異なる複数のディザパターンを用いてディザ処理を行うことを特徴とするディスプレイパネルの階調表示方法。
【請求項２】
前記第１の階調と前記第２の階調との中間の階調に対して用いる複数の前記ディザパターンは、
少なくとも、前記第１の階調を表示する画素と前記第２の階調を表示する画素とを市松状に配列する市松状ディザパターンと、前記第１の階調を表示する画素からなる画素列と前記第２の階調を表示する画素からなる画素列とを縞状に配列する縞状ディザパターンとを含むことを特徴とする請求項１に記載のディスプレイパネルの階調表示方法。
【請求項３】
前記第１の階調と前記第２の階調との中間の階調に対して用いる複数の前記ディザパターンは、前記市松状ディザパターンから画素行を複数選択し、選択した画素行の画素を行方向に１画素分移動して作成されるディザパターンを含むことを特徴とする請求項１に記載のディスプレイパネルの階調表示方法。
【請求項４】
前記第１の階調と前記第２の階調との間の階調を表示するために用いるディザパターンは、
表示画面を、Ｎ（Ｎは自然数）個の画素の集合からなる画素ブロックに分割し、前記画素ブロックのｎ画素（ｎ＝１、２、・・・、Ｎ−１）で第１の階調「ａ」を表示し、（Ｎ−ｎ）画素で第２の階調「ｂ」を表示して、前記第１の階調「ａ」と前記第２の階調「ｂ」との間の階調「（ｎａ＋（Ｎ−ｎ）ｂ）／Ｎ」を表示するディザパターンを含み、
前記階調「（ｎａ＋（Ｎ−ｎ）ｂ）／Ｎ」を表示するディザパターンから画素行を複数選択し、選択した画素行の画素を行方向に１画素分移動して作成できるディザパターンをさらに含むことを特徴とする請求項１に記載のディスプレイパネルの階調表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル等のディスプレイパネルの階調表示方法に関する。
【背景技術】
【０００２】
ディスプレイパネルとして代表的なプラズマディスプレイパネルは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。前面基板には１対の走査電極と維持電極とからなる表示電極対が互いに平行に複数対形成され、背面基板にはデータ電極が平行に複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面基板と背面基板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との交差する部分に放電セルが形成される。
【０００３】
プラズマディスプレイパネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドで構成した上で、放電セルを発光させるサブフィールドの組合せによって階調表示を行う方法が一般的である。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、走査電極に走査パルスを印加するとともにデータ電極に選択的に書込みパルスを印加して放電セルで書込み放電を発生させ壁電荷を形成する書込み動作を行う。そして維持期間では表示電極対に交互に維持パルスを印加し、書込み放電を発生させた放電セルで維持放電を発生させて発光させることにより画像を表示する。
【０００４】
このようなサブフィールド法を用いて多階調表示を行うディスプレイパネルでは、擬似輪郭が現れ画質を劣化させることが知られている。このような擬似輪郭は特に動画表示中に現れやすく動画擬似輪郭と呼ばれることもある。そこでこの擬似輪郭を抑制する方法として、例えば特許文献１には、ディスプレイパネルの各画素が実際に表示する階調を擬似輪郭の発生しない階調のみとし、それ以外の階調は画像信号にディザ処理を用いて表示する方法が提案されている。
【０００５】
しかしディザ処理を行うと、発光する画素と発光しない画素とが隣接する確率が高くなり、データ電極を駆動する駆動回路の消費電力が大きくなるという問題があった。
【０００６】
この問題を解決する方法として、例えば特許文献２には、隣り合う複数の表示電極対と１つのデータ電極との交差する位置に形成される複数の放電セルに同一のディザ要素を有するディザパターンを用いてディザ処理を行う方法が開示されている。また特許文献３には、書込み動作の順序を順次書込み動作と飛越書込み動作のいずれかに切り換えることにより駆動回路の消費電力を抑制する方法が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−０８８４０４号公報
【特許文献２】特開２００９−０８６４０７号公報
【特許文献３】特開２００９−１８０９７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献２に記載の方法を用いて抑制できる消費電力には限界があり、市松状のディザパターンを用いてディザ処理を行う場合に比較して消費電力を半分以下に抑えることは難しかった。また特許文献３に記載の方法は、市松状のディザパターンを用いてディザ処理を行う場合には有効であるが、表示画像によってはむしろ消費電力が増加する場合があった。また順次書込み動作と飛越書込み動作の切り換えに応じて画像信号を並べ替える必要があり、信号処理が複雑になるといった課題もあった。
【０００９】
本発明はこれらの課題に鑑みなされたものであり、駆動回路の消費電力を抑制したディザ処理が可能なディスプレイパネルの階調表示方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために本発明は、複数の画素を複数の画素行および複数の画素列が形成されるように行列状に配置したディスプレイパネルにおいて、第１の階調を表示する画素と第２の階調を表示する画素とをディザパターンに従い配列するディザ処理を施して第１の階調と第２の階調との間の階調を表示する階調表示方法であって、１つの画素列に含まれる第１の階調を表示する画素の比率を階調混合比とするとき、ディザ処理を用いて表示する階調のそれぞれに対して、隣接する画素列の階調混合比の差が異なる複数のディザパターンを用いてディザ処理を行うことを特徴とする。この方法により、駆動回路の消費電力を抑制したディザ処理が可能なディスプレイパネルの階調表示方法を提供することができる。
【００１１】
また本発明のディスプレイパネルの階調表示方法の第１の階調と第２の階調との中間の階調に対して用いる複数のディザパターンは、少なくとも、第１の階調を表示する画素と第２の階調を表示する画素とを市松状に配列する市松状ディザパターンと、第１の階調を表示する画素からなる画素列と第２の階調を表示する画素からなる画素列とを縞状に配列する縞状ディザパターンとを含むことが望ましい。
【００１２】
また本発明のディスプレイパネルの階調表示方法の第１の階調と第２の階調との中間の階調に対して用いる複数のディザパターンは、市松状ディザパターンから画素行を複数選択し、選択した画素行の画素を行方向に１画素分移動して作成されるディザパターンを含むことが望ましい。
【００１３】
また本発明のディスプレイパネルの階調表示方法の第１の階調と第２の階調との間の階調を表示するために用いるディザパターンは、表示画面を、Ｎ（Ｎは自然数）個の画素の集合からなる画素ブロックに分割し、画素ブロックのｎ画素（ｎ＝１、２、・・・、Ｎ−１）で第１の階調「ａ」を表示し、（Ｎ−ｎ）画素で第２の階調「ｂ」を表示して、第１の階調「ａ」と第２の階調「ｂ」との間の階調「（ｎａ＋（Ｎ−ｎ）ｂ）／Ｎ」を表示するディザパターンを含み、階調「（ｎａ＋（Ｎ−ｎ）ｂ）／Ｎ」を表示するディザパターンから画素行を複数選択し、選択した画素行の画素を行方向に１画素分移動して作成できるディザパターンをさらに含んでもよい。
【発明の効果】
【００１４】
本発明によれば、駆動回路の消費電力を抑制したディザ処理が可能なディスプレイパネルの階調表示方法を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１におけるパネルの分解斜視図である。
【図２】同パネルの電極配列図である。
【図３】同パネルの各電極に印加する駆動電圧波形を示す図である。
【図４】本発明の実施の形態１におけるプラズマディスプレイ装置のコーディングを示す図である。
【図５Ａ】同プラズマディスプレイ装置の市松状ディザパターンを示す図である。
【図５Ｂ】同プラズマディスプレイ装置の縦縞状ディザパターンを示す図である。
【図６】同プラズマディスプレイ装置の回路ブロック図である。
【図７】同プラズマディスプレイ装置の画像信号処理回路の回路ブロック図である。
【図８】本発明の実施の形態２におけるプラズマディスプレイ装置のディザパターンを示す図である。
【図９】本発明の実施の形態３におけるプラズマディスプレイ装置のディザパターンを示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態におけるディスプレイパネルの階調表示方法について、プラズマディスプレイパネル（以下、「パネル」と略記する）およびそれを用いたプラズマディスプレイ装置を例に、図面を用いて説明する。
【００１７】
（実施の形態１）
図１は、本発明の実施の形態１におけるパネル１０の分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色に発光する蛍光体層３５Ｒ、緑色に発光する蛍光体層３５Ｇおよび青色に発光する蛍光体層３５Ｂが設けられている。
【００１８】
これらの前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。ここで、赤色に発光する蛍光体層が設けられた放電セル、緑色に発光する蛍光体層が設けられた放電セル、青色に発光する蛍光体層が設けられた放電セルが１組で１つの画素を構成している。そしてこれらの放電セルが放電、発光することにより画像が表示される。
【００１９】
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００２０】
図２は、本発明の実施の形態１におけるパネル１０の電極配列図である。パネル１０には、行方向に長い複数本の走査電極２２および同数本の維持電極２３が配列され、列方向に長い複数本のデータ電極３２が配列されている。例えば走査電極２２および維持電極２３はそれぞれ７６８本であり、データ電極は４０００本である。そして、１対の走査電極２２および維持電極２３からなる表示電極対２４と１本のデータ電極３２とが交差する位置に放電セルが形成されている。こうして複数の放電セルは、複数の画素行および複数の画素列が形成されるように行列状に配置されている。
【００２１】
このように配列された電極間には電極間容量が存在する。例えば１本のデータ電極３２に注目すると、対向する複数本の走査電極２２および維持電極２３との間に容量が存在し、隣接するデータ電極３２との間にも容量が存在する。このようにデータ電極３２は駆動回路から見ると容量性の負荷である。
【００２２】
次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。本実施の形態においては、１フィールドを１０のサブフィールド（ＳＦ１、ＳＦ２、・・・、ＳＦ９、ＳＦ１０）に分割し、各サブフィールドはそれぞれ（１、２、３、６、１１、１８、３０、４４、６０、８１）の輝度重みをもつものとして説明する。しかし、本発明は、サブフィールド数、輝度重みが上記に限定されるものではない。
【００２３】
各サブフィールドは初期化期間、書込み期間、維持期間を有する。図３は、本発明の実施の形態１におけるパネル１０の各電極に印加する駆動電圧波形を示す図である。図３には３つのサブフィールドＳＦ１〜ＳＦ３に対する駆動電圧波形を示しているが、他のサブフィールドにおける駆動電圧波形もほぼ同様である。
【００２４】
サブフィールドＳＦ１の初期化期間では、データ電極３２および維持電極２３に電圧０（Ｖ）を印加するとともに、走査電極２２に電圧Ｖｉ１から電圧Ｖｉ２に向かって緩やかに上昇するランプ電圧を印加する。その後、維持電極２３に電圧Ｖｅ１を印加するとともに、走査電極２２に電圧Ｖｉ３から電圧Ｖｉ４に向かって緩やかに下降するランプ電圧を印加する。すると各放電セルで微弱な初期化放電が発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。
【００２５】
なお、初期化期間の動作としては、サブフィールドＳＦ２の初期化期間に示したように、走査電極２２に対して緩やかに下降するランプ電圧を印加するだけでもよい。
【００２６】
続く書込み期間では、維持電極２３に電圧Ｖｅ２を、走査電極２２に電圧Ｖｃを、データ電極３２に電圧０（Ｖ）をそれぞれ印加する。次に、１行目の走査電極２２に走査パルス電圧Ｖａを印加するとともに、発光すべき放電セルに対応するデータ電極３２に書込みパルス電圧Ｖｄを印加する。すると走査パルス電圧Ｖａと書込みパルス電圧Ｖｄとが同時に印加された１行目の放電セルでは書込み放電が発生し、放電セルの走査電極２２上および維持電極２３上に壁電荷を蓄積する書込み動作が行われる。
【００２７】
次に、２行目の走査電極２２に走査パルス電圧Ｖａを印加するとともに、発光すべき放電セルに対応するデータ電極３２に書込みパルス電圧Ｖｄを印加する。すると走査パルス電圧Ｖａと書込みパルス電圧Ｖｄとが同時に印加された２行目の放電セルでは書込み放電が発生して書込み動作が行われる。以上の書込み動作を全ての行の放電セルに至るまで順次繰り返し、発光すべき放電セルに対して選択的に書込み放電を発生させ壁電荷を形成する。
【００２８】
なお上述したように、各データ電極３２は容量性の負荷である。したがって書込み期間において、各データ電極に印加する電圧を電圧０（Ｖ）から書込みパルス電圧Ｖｄへ、あるいは書込みパルス電圧Ｖｄから電圧０（Ｖ）へ切り換える毎にこの容量を充放電しなければならない。そしてその充放電の回数が多いと、後述するデータ電極駆動回路の消費電力も多くなる。
【００２９】
続く維持期間では、維持電極２３に電圧０（Ｖ）を印加する。そして走査電極２２に維持パルス電圧Ｖｓを印加する。すると、書込み放電を起こした放電セルでは維持放電が起こり発光する。
【００３０】
次に、走査電極２２に電圧０（Ｖ）を印加するとともに、維持電極２３に維持パルス電圧Ｖｓを印加する。すると維持放電を起こした放電セルでは再び維持放電が起こり発光する。以降、輝度重みに応じた維持パルスを走査電極２２と維持電極２３とに交互に印加して、放電セルを発光させる。
【００３１】
そして、維持期間の最後には電圧Ｖｒに向かって緩やかに上昇するランプ電圧を走査電極２２に印加して、データ電極３２上の正の壁電圧を残したまま、走査電極２２上および維持電極２３上の壁電圧を弱める。こうして維持期間における維持動作が終了する。
【００３２】
続くサブフィールドＳＦ２〜ＳＦ１０においても維持パルス数を除いてサブフィールドＳＦ１と同様の動作を行う。このようにして、あらかじめ輝度重みの定められた複数のサブフィールドで１フィールド期間を構成し、放電セルを発光させるサブフィールドを組合せて階調を表示している。
【００３３】
次に、階調を表示する方法について説明する。本実施の形態においては、１フィールドをあらかじめ輝度重みの定められた複数のサブフィールドで構成するとともに、サブフィールドの任意の組合せによる発光パターンの中から複数の発光パターンを選択して実際の画像表示に用いている。この実際の画像表示に用いる階調に対するサブフィールドの発光パターンを「コーディング」と称する。
【００３４】
図４は、本発明の実施の形態１におけるプラズマディスプレイ装置のコーディングを示す図である。図４において、表示用階調と記した欄の数値は実際の画像表示に用いる階調の値を示し、その右側にはその階調を表示する際に各サブフィールドで放電セルを発光させるか否かを示している。ここで「０」は非発光、「１」は発光を示している。例えば、階調「２」を表示するためには、サブフィールドＳＦ２でのみ放電セルを発光させればよく、階調「９」を表示するためには、サブフィールドＳＦ１、サブフィールドＳＦ２およびサブフィールドＳＦ４で放電セルを発光させればよい。なお、階調「３」を表示する場合には、サブフィールドＳＦ１およびサブフィールドＳＦ２で放電セルを発光させる方法と、サブフィールドＳＦ３のみ発光させる方法とがあるが、このように複数の組合せが可能である場合には、できるだけ輝度重みの小さいサブフィールドで発光させる組合せを選択する。すなわち、サブフィールドＳＦ１およびサブフィールドＳＦ２で放電セルを発光させる。
【００３５】
擬似輪郭は、隣接する画素間の階調の差がわずかであるにもかかわらず発光させるサブフィールドのパターンの差が大きいところで発生しやすい。そのため本実施の形態においては実際の画像表示に用いる階調を、発光させるサブフィールドのパターンの差が大きくならない階調に制限している。
【００３６】
このようなコーディングを用いることで擬似輪郭を抑制することができる。しかしながら図４に示したコーディングでは、例えば階調「７」、「８」、「１３」、「１４」、「１５」、「１６」、「１８」、「１９」、・・・等が表示できない。このように表示に用いる階調を制限すると階調表示能力が低下する。そこで本実施の形態においては、画像信号にディザ処理を施して、表示できる階調を擬似的に増やすことで階調表示能力を補っている。
【００３７】
次にディザ処理について説明する。本実施の形態においては、第１の階調を表示する画素と第２の階調を表示する画素とをディザパターンに従い配列するディザ処理を施して、第１の階調と第２の階調との間の階調を表示している。図５Ａおよび図５Ｂは、本発明の実施の形態１におけるプラズマディスプレイ装置のディザ処理に用いるディザパターンを示す図であり、図５Ａは、第１の階調「ａ」を表示する画素と第２の階調「ｂ」を表示する画素とを市松状に配列する市松状ディザパターンを示し、図５Ｂは、第１の階調「ａ」を表示する画素からなる画素列と第２の階調「ｂ」を表示する画素からなる画素列とを縞状に配列する縞状ディザパターン（図５Ｂでは縦縞状となるので、以下「縦縞状ディザパターン」と略記する）を示している。ここで、黒い矩形は第１の階調「ａ」を表示する画素を示し、白い矩形は第２の階調「ｂ」を表示する画素を示している。市松状ディザパターンおよび縦縞状ディザパターンのいずれを用いても擬似的に同じ階調「（ａ＋ｂ）／２」を表示することができる。
【００３８】
市松状ディザパターンは、１つの画素列に含まれる第１の階調「ａ」を表示する画素の数と第２の階調「ｂ」を表示する画素の数とが等しい。同じことであるが、１つの画素列に含まれる第１の階調「ａ」を表示する画素の比率を階調混合比とすると、市松状ディザパターンは、すべての画素列の階調混合比は等しく、その値は「１／２」である。したがって市松状ディザパターンでは、隣接する画素列の階調混合比の差が「０」である。そして隣接する画素列の階調混合比の差が「０」あるいは小さいということは、いずれの画素列においても、ディザ処理を用いて表示する階調で決まる比率あるいはそれに近い比率で、階調「ａ」と階調「ｂ」とを表示しなければならないことを示している。
【００３９】
一方、縦縞状ディザパターンは、１つの画素列には第１の階調「ａ」のみが含まれ、それに隣接する画素列には第２の階調「ｂ」のみが含まれる。そのため第１の階調「ａ」が含まれる画素列の階調混合比は「１」となり、第２の階調「ｂ」が含まれる画素列の階調混合比は「０」となる。このように縦縞状ディザパターンでは、隣接する画素列の階調混合比の差が「１」である。そして隣接する画素列の階調混合比の差が「１」あるいは大きいということは、一方の画素列では階調「ａ」を優先的に表示し、他方の画素列では階調「ｂ」を優先的に表示すればよいことを示している。
【００４０】
一般に、市松状のパターンは縞状のパターンに比べて目に付きにくい。そのため市松状ディザパターンを用いると、縦縞状ディザパターンを用いるよりも品質の高いディザ処理を行うことができる。しかしながら市松状ディザパターンは隣接する画素列の階調混合比の差が「０」であり、いずれの画素列においても、階調「ａ」と階調「ｂ」とを表示しなければならない。そのため、該当するサブフィールドの書込み期間において容量性の負荷であるデータ電極に電圧Ｖｄと電圧０（Ｖ）とを交互に印加しなければならず、データ電極駆動回路の消費電力は大きくなる。
【００４１】
一方、縦縞状ディザパターンを用いてディザ処理を行うと、もとの画像信号にはなかった縦縞が視認されて画像表示品質がやや損なわれる。しかし縦縞状ディザパターンは隣接する画素列の階調混合比の差が「１」であり、一方の画素列では階調「ａ」を表示し、他方の画素列では階調「ｂ」を表示すればよい。すなわち、該当するサブフィールドの書込み期間においてデータ電極に電圧Ｖｄまたは電圧０（Ｖ）のいずれか一方を印加すればよいので、データ電極駆動回路の消費電力は非常に小さくなる。
【００４２】
このように本実施の形態においては、ディザ処理を用いて表示する階調「（ａ＋ｂ）／２」に対して、隣接する画素列の階調混合比の差が異なる２つのディザパターンを用いてディザ処理を行っている。
【００４３】
本実施の形態においては、赤の画像信号、緑の画像信号、青の画像信号のうち、高い階調を表示する画像信号に対しては、その階調を表示する複数のディザパターンの中から、隣接する画素列の階調混合比の差が小さいディザパターンを選択してディザ処理を行い、低い階調を表示する画像信号に対しては、その階調を表示する複数のディザパターンの中から、隣接する画素列の階調混合比の差が大きいディザパターンを選択してディザ処理を行っている。これにより、表示する階調が高い色の画像信号に対しては、画像表示品質の優れた市松状ディザパターンを用いてディザ処理を行い、それ以外の色の画像信号については縦縞状ディザパターンを用いてディザ処理を行う。こうしてデータ電極駆動回路の消費電力を抑制しつつ画像表示品質のよいディザ処理を行っている。
【００４４】
図６は、本発明の実施の形態１におけるプラズマディスプレイ装置４０の回路ブロック図である。プラズマディスプレイ装置４０はパネル１０と駆動回路とを備え、駆動回路は、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
【００４５】
画像信号処理回路４１は、赤の画像信号、緑の画像信号、青の画像信号を入力し、それぞれの画像信号に対してディザ処理を施すとともに、サブフィールドのそれぞれにおける発光・非発光をデジタル信号のそれぞれのビットの「１」、「０」に対応させた赤の画像データ、緑の画像データ、青の画像データを出力する。
【００４６】
データ電極駆動回路４２は、複数本のデータ電極３２のそれぞれに書込みパルス電圧Ｖｄまたは電圧０（Ｖ）を印加するための複数個のスイッチ回路４９を備えている。そして画像信号処理回路４１から出力された各色の画像データを各データ電極３２に対応する書込みパルスに変換し、各データ電極３２に印加する。
【００４７】
タイミング発生回路４５は水平同期信号、垂直同期信号をもとにして各回路の動作を制御する各種のタイミング信号を発生し、それぞれの回路へ供給する。走査電極駆動回路４３はタイミング信号に基づいて各走査電極２２に印加する駆動電圧波形を発生する。維持電極駆動回路４４はタイミング信号に基づいて維持電極２３に印加する駆動電圧波形を発生する。
【００４８】
図７は、本発明の実施の形態１におけるプラズマディスプレイ装置４０の画像信号処理回路４１の回路ブロック図である。画像信号処理回路４１は、最大値選択回路５１、Ｒ信号処理回路５２Ｒ、Ｇ信号処理回路５２ＧおよびＢ信号処理回路５２Ｂを備えている。最大値選択回路５１は、赤の画像信号、緑の画像信号、青の画像信号のうちの最大値を画素毎に選択して最大画像信号を出力する。
【００４９】
Ｒ信号処理回路５２Ｒは、除算回路６１Ｒ、ディザパターン選択回路６２Ｒ、ディザ処理回路６３Ｒ、ＳＦ変換回路６４Ｒを有する。除算回路６１Ｒは、赤の画像信号を最大画像信号で除して赤の画像信号の相対値を出力する。ディザパターン選択回路６２Ｒは、赤の画像信号の相対値が「１」であれば隣接する画素列の階調混合比の差が小さい市松状ディザパターンを選択し、赤の画像信号の相対値が「１」未満であれば隣接する画素列の階調混合比の差が大きい縦縞状ディザパターンを選択する。ディザ処理回路６３Ｒは、ディザパターン選択回路６２Ｒが選択したディザパターンを用いて赤の画像信号にディザ処理を施す。ディザ処理は、例えば特許文献１に記載されている回路を用いて実現することができる。ＳＦ変換回路６４Ｒは、ディザ処理を施された赤の画像信号を入力して赤の画像データを出力する。このような変換回路は、例えばＲＯＭ等を用いた変換テーブルで構成することができる。
【００５０】
このようにしてＲ信号処理回路５２Ｒは、赤の画像信号と最大画像信号とを入力し、赤の画像信号に対してディザ処理を施すとともに、サブフィールドのそれぞれにおける発光・非発光をデジタル信号のそれぞれのビットの「１」、「０」に対応させた赤の画像データを出力する。
【００５１】
Ｇ信号処理回路５２ＧもＲ信号処理回路５２Ｒと同様の構成であり、緑の画像信号と最大画像信号とを入力し、緑の画像信号に対してディザ処理を施すとともに緑の画像データを出力する。Ｂ信号処理回路５２Ｂも同様に、青の画像信号と最大画像信号とを入力し、青の画像信号に対してディザ処理を施すとともに青の画像データを出力する。
【００５２】
なお、本実施の形態によれば、赤の画像信号と緑の画像信号と青の画像信号とが等しい場合には、全ての画像信号に対して市松状ディザパターンを選択してディザ処理を施すことになり、データ電極駆動回路４２の消費電力が大きくなってしまう。このような消費電力の増加を防ぐために、複数の画像信号が等しくなった場合には、視感度の最も高い色（緑）の画像信号に対して市松状ディザパターンを選択し、視感度の低い他の色（赤、青）の画像信号に対して縦縞状ディザパターンを選択する構成としてもよい。また画像信号に基づきデータ電極駆動回路４２の電力を予測する電力予測回路を設け、予測した電力が所定の閾値を超える場合には、縦縞状ディザパターンを選択する構成としてもよい。
【００５３】
また本実施の形態においては、階調「ａ」と階調「ｂ」との間の階調「（ａ＋ｂ）／２」を表示する２つのディザパターンを用いた階調表示方法について説明した。しかし本発明はこれに限定されるものではない。階調「ａ」と階調「ｂ」との間の複数の階調を表示し、かつ同じ階調に対して複数のディザパターンを用いてディザ処理を行ってもよい。以下にその一例について説明する。
【００５４】
（実施の形態２）
図８は、本発明の実施の形態２におけるプラズマディスプレイ装置のディザ処理に用いるディザパターンを示す図であり、黒い矩形は階調「ａ」を表示する画素を示し、白い矩形は階調「ｂ」を表示する画素を示している。図８には、階調「ａ」と階調「ｂ」との間の３つの階調「（３ａ＋ｂ）／４」、「（ａ＋ｂ）／２」、「（ａ＋３ｂ）／４」と、それぞれの階調を表示するパターンＡ、パターンＢ、パターンＣの３つずつ、合計９個のディザパターンを示している。
【００５５】
階調「（３ａ＋ｂ）／４」を表示するディザパターンに対しては、パターンＡ、パターンＢ、パターンＣのいずれのパターンを用いても、データ電極駆動回路４２の消費電力はほぼ等しい。また画像表示品質についても大差がない。階調「（ａ＋３ｂ）／４」を表示する３つのディザパターンに対しても同様に、消費電力、画像表示品質ともに大差がない。しかし階調「（ａ＋ｂ）／２」を表示するディザパターンに対しては３つのパターンで大きな差が生じる。
【００５６】
階調「（ａ＋ｂ）／２」を表示する場合、パターンＡと記した市松状ディザパターンは、実施の形態１で説明したように、隣接する２つの画素列の階調混合比はともに「１／２」であり、隣接する画素列の階調混合比の差は「０」である。そのため市松状ディザパターンを用いてディザ処理を行うと、画像表示品質は優れるもののデータ電極の消費電力は非常に大きくなる。一方、パターンＣと記した縦縞状ディザパターンは、隣接する２つの画素列の階調混合比は「１」および「０」であり、隣接する画素列の階調混合比の差は「１」である。そのため縦縞状ディザパターンを用いてディザ処理を行うと、画像表示品質はパターンＡより劣るもののデータ電極の消費電力は非常に小さくなる。
【００５７】
そして図８に示したパターンＢは、パターンＡとパターンＣとの間の特性をもつ。すなわち隣接する２つの画素列の階調混合比は「３／４」および「１／４」であり、隣接する画素列の階調混合比の差は「１／２」である。そのためパターンＢと記したディザパターンを用いてディザ処理を行うと、データ電極の消費電力はパターンＡよりも小さいがパターンＣよりも大きく、画像表示品質はパターンＡよりも劣るがパターンＣよりも優れている。
【００５８】
このように本実施の形態においては、隣接する画素列の階調混合比の差が異なる３つのディザパターンを用いてディザ処理を行っている。
【００５９】
次に図８に示したディザパターンの作成方法について説明する。階調「ａ」と階調「ｂ」を用いて階調「ａ」と階調「ｂ」との間の３つの階調を表示する場合は、まず４つの画素をもつ画素ブロックを考える。本実施の形態においては２行２列の４つの画素からなる画素ブロックである。この画素ブロックを隙間なく重なりなく並べて表示画面を構成する。本実施の形態においては２行２列の画素ブロックを縦横に並べて表示画面を構成した。
【００６０】
まず図８においてパターンＡと示した３つのディザパターンを作成する。各画素ブロックの画素のうち３つを階調「ａ」他の１つを階調「ｂ」とする。こうして階調「（３ａ＋ｂ）／４」を表示するディザパターンを作成した。次に各画素ブロックの画素のうち階調「ａ」の画素１つを階調「ｂ」に置き換えて、各画素ブロックの２つの画素を階調「ａ」残りの２つの画素を階調「ｂ」とする。このときディザパターンが市松状となるように置き換える。こうして階調「（ａ＋ｂ）／２」を表示するディザパターンを作成した。次に各画素ブロックの画素のうち階調「ａ」の画素１つを階調「ｂ」に置き換えて、各画素ブロックの１つの画素を階調「ａ」残りの３つの画素を階調「ｂ」とする。こうして階調「（ａ＋３ｂ）／４」を表示するディザパターンを作成した。
【００６１】
次に図８においてパターンＢと示した３つのディザパターンを作成する。パターンＢは、パターンＡのディザパターンから、行方向に画素が並んだ画素行を複数選択し、選択した画素行の画素を行方向に１画素分に移動して作成できるディザパターンである。本実施の形態においては、パターンＡと示した３つのディザパターンのそれぞれの１行目、５行目、・・・、の画素行を選択し、それらの画素行を１画素分横に移動して、パターンＢと示した３つのディザパターンを作成した。
【００６２】
次に図８においてパターンＣと示した３つのディザパターンを作成する。パターンＣは、パターンＡのディザパターンのうち２行毎の画素行を１画素分横方向へ移動することで作成できる。本実施の形態においては、パターンＢと示した３つのディザパターンのそれぞれのさらに３行目、７行目、・・・、の画素行を１画素分横に移動して、パターンＣと示した３つのディザパターンを作成した。
【００６３】
なお上記のディザパターンの作成方法は一例を示したものであり、１つのディザパターンに対して、例えば１つの画素行を横方向へ移動させる代わりに、２つの画素行を入れ替えることによっても、同様のディザパターンを作成することができる。また１つの画素行の左右に隣接する画素を入れ替えても同様のディザパターンを作成することができる。
【００６４】
実施の形態２における画像信号処理回路４１の回路ブロックは、図７に示した実施の形態１における回路ブロック図と同様である。ただし実施の形態２におけるＲ信号処理回路５２Ｒのディザパターン選択回路６２Ｒは、赤の相対値が「１」であればパターンＡと記したディザパターンを選択し、赤の相対値が「０．５」以上「１」未満であればパターンＢと記したディザパターンを選択し、赤の相対値が「０．５」未満であればパターンＣと記したディザパターンを選択する。Ｇ信号処理回路５２Ｇのディザパターン選択回路、Ｂ信号処理回路５２Ｂのディザパターン選択回路についても同様である。
【００６５】
（実施の形態３）
実施の形態３は、第１の階調「ａ」と第２の階調「ｂ」との間の（Ｎ−１）個の階調「（ｎａ＋（Ｎ−ｎ）ｂ）／Ｎ」（ｎ＝１、２、・・・、Ｎ−１）を、ディザ処理を用いて表示する階調表示方法であり、それぞれの階調に対してＭ個のディザパターンを含む階調表示方法である。以下に、Ｎ＝８、Ｍ＝９とした場合の例について説明する。
【００６６】
図９は、本発明の実施の形態３におけるプラズマディスプレイ装置４０のディザ処理に用いるディザパターンを示す図であり、黒い矩形は階調「ａ」を表示する画素を示し、白い矩形は階調「ｂ」を表示する画素を示している。図９には、階調「ａ」と階調「ｂ」との間のＮ−１＝７個の階調「（７ａ＋ｂ）／８」、「（３ａ＋ｂ）／４」、「（５ａ＋３ｂ）／８」、「（ａ＋ｂ）／２」、「（３ａ＋５ｂ）／８」、「（ａ＋３ｂ）／４」、「（ａ＋７ｂ）／８」と、それぞれの階調を表示するＭ＝９個ずつのディザパターンの、合計６３個のディザパターンを示している。
【００６７】
ここで、パターンＡと記したディザパターンは隣接する画素列の階調混合比の差が最も小さいディザパターンである。そして、パターンＢ、パターンＣ、・・・の順に大きくなり、パターンＩは隣接する画素列の階調混合比の差が最も大きいディザパターンである。
【００６８】
実際、階調「（ａ＋ｂ）／２」を表示するディザパターンでは、隣接する２つの画素列の階調混合比の差は、パターンＡと記した市松状ディザパターンでは「０」であり、パターンＢと記したディザパターンでは「１／８」であり、パターンＣと記したディザパターンでは「１／４」であり、パターンＤと記したディザパターンでは「３／８」であり、パターンＥと記したディザパターンでは「１／２」であり、パターンＦと記したディザパターンでは「５／８」であり、パターンＧと記したディザパターンでは「３／４」であり、パターンＨと記したディザパターンでは「７／８」であり、パターンＩと記したディザパターンでは「１」である。
【００６９】
階調「（７ａ＋ｂ）／８」を表示するディザパターンに対しては、パターンＡ〜Ｉのいずれのパターンを用いても、データ電極駆動回路４２の消費電力はほぼ等しい。また画像表示品質についても大差がない。階調「（ａ＋７ｂ）／８」を表示する９個のディザパターンに対しても同様に、消費電力、画像表示品質ともに大差がない。しかしそれ以外の階調については、パターンＡを用いると消費電力は最も大きく、図９の右側に示したパターンを用いるほど消費電力が小さくなり、パターンＩを用いると消費電力は最も小さくなる。
【００７０】
一方、図９の右側に示したパターンを用いるほど縦縞状のパターンが目につくので、図９の左側に示したパターンほど、ディザ処理後の画像表示品質は優れている。このように、パターンＡを用いてディザ処理を行うと画像表示品質は優れるもののデータ電極駆動回路４２の消費電力は大きくなる。一方、パターンＩを用いてディザ処理を行うと画像表示品質は劣るものの消費電力は小さくなる。そして、パターンＢ〜Ｈは、パターンＡとパターンＩとの間の特性をもつ。すなわち消費電力は図９の右側に示したパターンほど小さく、画像表示品質は図９の左側に示したパターンほど優れている。
【００７１】
次に図９に示したディザパターンの作成方法について説明する。階調「ａ」と階調「ｂ」を用いて階調「ａ」と階調「ｂ」との間の（Ｎ−１）個の階調を表示する場合は、まず、表示画面をＮ個の画素の集合からなる画素ブロックに分割し、画素ブロックのｎ画素（ｎ＝１、２、・・・、Ｎ−１）で第１の階調「ａ」を表示し、残りの（Ｎ−ｎ）画素で第２の階調「ｂ」を表示して、第１の階調「ａ」と第２の階調「ｂ」との間の階調「（ｎａ＋（Ｎ−ｎ）ｂ）／Ｎ」を表示するディザパターンを作成する。次に、階調「（ｎａ＋（Ｎ−ｎ）ｂ）／Ｎ」のそれぞれに対し、その階調を表示するディザパターンから画素行を複数選択し、選択した画素行の画素を行方向に１画素分移動してディザパターン作成する。こうして１つの階調あたりＭ個のディザパターンを作成する。
【００７２】
本実施の形態においては、Ｎ＝８、Ｍ＝９であるので、まず８個の画素をもつ画素ブロックを考え、この画素ブロックを隙間なく重なりなく並べて表示画面を構成する。
【００７３】
まずパターンＡと示した７個のディザパターンを作成する。画素ブロックの８個の画素のうち７個を階調「ａ」、他を階調「ｂ」とする。こうして階調「（７ａ＋ｂ）／８」を表示するディザパターンを作成した。次に画素ブロックの階調「ａ」の１つを階調「ｂ」に置き換えることにより、階調「（３ａ＋ｂ）／４」を表示するディザパターンを作成した。
【００７４】
以降同様に、画素ブロックの階調「ａ」の１つを階調「ｂ」に順次置き換えることにより、階調「（５ａ＋３ｂ）／８」、「（ａ＋ｂ）／２」、「（３ａ＋５ｂ）／８」、「（ａ＋３ｂ）／４」、「（ａ＋７ｂ）／８」を表示するディザパターンを順次作成した。ただし画素ブロックの４つを階調「ａ」、残りの４つを階調「ｂ」としたディザパターンが市松状ディザパターンとなるように置き換える。こうして、パターンＡと示した７個のディザパターンを作成した。
【００７５】
次にパターンＢと示した７個のディザパターンを作成する。パターンＢは、パターンＡのディザパターンから、画素行を複数選択し、選択した画素行の画素を行方向に１画素分移動して作成できるディザパターンである。本実施の形態においては、パターンＡのディザパターンのうち２Ｎ行（１６行）毎の画素行、例えば２行目、１８行目、・・・、の画素行を１画素分横に移動して、パターンＢと記した７個のディザパターンを作成した。
【００７６】
次にパターンＣと示した７個のディザパターンを作成する。パターンＣは、パターンＡのディザパターンのうち、パターンＢで選択した１６行毎のパターンを１画素分横に移動し、さらに別の１６行毎のパターンを１画素分横に移動することで作成できる。本実施の形態においては、パターンＡと示した７個のディザパターンのそれぞれの２行目、１８行目、・・・、および８行目、２４行目、・・・、の画素行を１画素分横に移動して、パターンＣと示した７個のディザパターンを作成した。
【００７７】
以降同様に、１６行毎の画素行を選択してそれを１画素分横に移動する動作を順次繰り返して、パターンＤ〜Ｉを作成した。ただし１画素分横に移動する画素行は全て偶数番目の画素行であるか、全て奇数番目の画素行でなければならない。
【００７８】
このように、第１の階調「ａ」と第２の階調「ｂ」との間の階調を表示する複数のディザパターンにおいて、同じ階調を表示する複数のディザパターンは、その階調を表示する１つのディザパターンの奇数番目または偶数番目のいずれかの画素行を１画素分横に移動して作成できるディザパターンである。
【００７９】
実施の形態３における画像信号処理回路４１の回路ブロックは、図７に示した実施の形態１における回路ブロック図と同様である。ただし実施の形態３におけるＲ信号処理回路５２Ｒのディザパターン選択回路６２Ｒは、赤の相対値が「１」であればパターンＡと記したディザパターンを選択し、赤の相対値が小さくなるほど図８に示した左側のディザパターンを選択し、赤の相対値が所定の閾値「０．５」以下であればパターンＩと記したディザパターンを選択する。Ｇ信号処理回路５２Ｇのディザパターン選択回路、Ｂ信号処理回路５２Ｂのディザパターン選択回路についても同様である。
【００８０】
こうして本実施の形態においては、赤の画像信号、緑の画像信号、青の画像信号のうち、最も高い階調を表示する画像信号に対しては、その階調を表示する複数のディザパターンの中から、隣接する画素列の階調混合比の差が最も小さいディザパターンを選択してディザ処理を行い、最も高い階調で除した相対値が所定の閾値以下となる階調を表示する画像信号に対しては、その階調を表示する複数のディザパターンの中から、隣接する画素列の階調混合比の差が最も大きいディザパターンを選択してディザ処理を行う。
【００８１】
なお、実施の形態１〜３において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
【産業上の利用可能性】
【００８２】
本発明は、駆動回路の消費電力を抑制したディザ処理が可能であり、ディスプレイパネルの階調法事方法として有用である。
【符号の説明】
【００８３】
１０    パネル
２２    走査電極
２３    維持電極
２４    表示電極対
３２    データ電極
３５Ｒ    赤色に発光する蛍光体層
３５Ｇ    緑色に発光する蛍光体層
３５Ｂ    青色に発光する蛍光体層
４０    プラズマディスプレイ装置
４１    画像信号処理回路
４２    データ電極駆動回路
４３    走査電極駆動回路
４４    維持電極駆動回路
４５    タイミング発生回路
４９    スイッチ回路
５１    最大値選択回路
５２Ｒ    Ｒ信号処理回路
５２Ｇ    Ｇ信号処理回路
５２Ｂ    Ｂ信号処理回路
６１Ｒ    除算回路
６２Ｒ    ディザパターン選択回路
６３Ｒ    ディザ処理回路
６４Ｒ    ＳＦ変換回路
【図１】
2011123391.tif 000003
【図２】
2011123391.tif 000004
【図３】
2011123391.tif 000005
【図４】
2011123391.tif 000006
【図５Ａ】
2011123391.tif 000007
【図５Ｂ】
2011123391.tif 000008
【図６】
2011123391.tif 000009
【図７】
2011123391.tif 000010
【図８】
2011123391.tif 000011
【図９】
2011123391.tif 000012