(57)【要約】【課題】低誘電率膜配線積層部をレーザビームで切断する際に半導体基板の主面に凹凸が生じ、以降の工程において短絡などが発生するのを防止する。【解決手段】半導体ウエハ１上に形成された低誘電率膜配線積層部６上における切断領域Ｃを含むその周辺に第１のフォトレジスト４２および第２のフォトレジスト４３を積層する。第２のフォトレジスト４３に開口部４３ａおよび開口部４３ｂを形成する。第２のフォトレジスト４３の開口部４３ａ内に外部接続用電極２０を形成し、第１のフォトレジスト４２に開口部４３ｂに対応する開口部４２ａを形成する。第１のフォトレジスト４２の開口部４２ａを介してレーザビームを照射して、開口部４２ａに対応する領域の低誘電率膜配線積層部６を除去する。【選択図】      図１４
2011211040.tif 000002
【特許請求の範囲】
【請求項１】
低誘電率膜配線積層部、絶縁膜、配線が順に設けられた半導体ウエハの切断領域に沿って、前記低誘電率膜配線積層部にレーザ光を照射し、前記低誘電率膜配線積層部を除去することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、前記低誘電率膜配線積層部は、低誘電率膜と内部配線とが積層されていることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、前記配線上に外部接続用電極が形成されていることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１または３に記載の半導体装置の製造方法において、
前記配線形成部に開口部を有する第１のフォトレジストを形成し、
前記配線のランド上及び切断領域に沿う部分に開口部を有する第２のフォトレジストを形成し、
前記配線のランド上に外部接続用電極を形成し、
前記切断領域に沿う部分の前記第１のフォトレジストを除去し、
前記切断領域に沿う部分の前記低誘電率膜配線積層部にレーザ光を照射して前記低誘電率膜配線積層部の周囲の部分を除去し、
前記第１及び第２のフォトレジストを除去し、
低誘電率膜配線積層部、絶縁膜、配線が順に設けられた前記半導体ウエハ上に封止膜を形成し、
前記切断領域における、前記封止膜および前記半導体ウエハを切断して、前記低誘電率膜配線積層部の周囲側面および前記外部接続用電極間に封止膜が形成された複数の半導体装置を得ることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１に記載の半導体装置の製造方法において、前記絶縁膜は、前記低誘電率膜配線積層部上に無機絶縁膜を形成し、前記無機絶縁膜上に有機絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、前記上部配線は、第１のフォトレジストが形成されていない領域における前記下部配線上に前記上部配線を電解めっきにより形成した後、前記第１のフォトレジストの内部ガスを脱気する脱ガス処理を行うことを特徴とする半導体装置の製造方法。
【請求項７】
請求項４に記載の半導体装置の製造方法において、前記第１のフォトレジストはポジ型のフォトレジストからなり、前記第２のフォトレジストはネガ型のフォトレジストからなることを特徴とする半導体装置の製造方法。
【請求項８】
請求項４に記載の半導体装置の製造方法において、前記封止膜および前記半導体ウエハの切断は、前記封止膜および前記半導体ウエハを、前記低誘電率膜配線積層部を除去する幅よりも狭い幅で除去することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路が形成された半導体ウエハ上に外部接続用電極およびこの外部接続用電極間に充填される封止膜を形成して、ダイシングすることにより、外形サイズをダイシング時の半導体チップのサイズとする半導体装置を得る方法が知られている。この方法により形成される半導体装置は、封止膜を有しながら、半導体チップのサイズと同一となることから、ＣＳＰ（Chip Size Package）といわれる。あるいは、半導体ウエハ状態でパッケージされることからＷＬＰ（Wafer Level Package）とも言われる。
【０００３】
上記の半導体装置において、半導体基板の主面に形成される集積回路の層間絶縁膜として低誘電率（Ｌｏｗ−ｋ）材料を用いた低誘電率膜配線積層構造を採用したものが知られている。低誘電率材料の層間絶縁膜を用いると寄生容量が小さくなるため、駆動の高速化が可能となる。
しかし、低誘電率絶縁膜は、中空構造を有するポーラス型に代表されるように機械強度が小さく、半導体ウエハをダイシングする際、切断部近傍が崩落してしまう。
このため、低誘電率絶縁膜の除去を、ブレードを用いずにレーザビームを照射して行い、除去後に、低誘電率の周囲側面を封止膜で覆う方法が採用されている（例えば、特許文献１参照）。
【０００４】
特許文献１には、半導体ウエハ上に形成された低誘電率絶縁膜の周囲（ダイシングストリートに対応する領域）にレーザビームを照射して除去した後、配線および外部接続用電極を形成し、その後、封止膜を形成して半導体ウエハをダイシングする方法が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９―２３１７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
先行文献１に記載された方法は、レーザビームを照射して低誘電率絶縁膜の周囲を除去した後、配線および外部接続用電極を形成する。この場合、レーザビームは、低誘電率膜のみでなく、その下面の半導体ウエハにも照射され、その主面をも除去する。このため、半導体ウエハのレーザビームが照射された領域の主面には凹凸のレーザビーム痕跡が形成される。
凹凸のレーザビーム痕跡が形成された後に下地金属層等の導電体を形成する場合には、ダイシングストリートに対応する領域の下地金属層の皮膜性（ステップカバレッジ）が低下して、上層配線形成用のメッキレジスト膜にクラックが発生する。または、柱状電極形成用のメッキレジスト膜がダイシングストリートに対応する領域の凹凸部に食い込むため、柱状電極形成用のメッキレジスト膜の剥離性が低下して残渣が発生し、残渣下の下地金属層が残ってしまうという問題があった。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明に係る半導体装置の製造方法は、低誘電率膜配線積層部、絶縁膜、配線が順に設けられた半導体ウエハの切断領域に沿って、前記低誘電率膜配線積層部にレーザ光を照射し、前記低誘電率膜配線積層部を除去することを特徴とする。
請求項２に記載の発明に係る半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法において、前記低誘電率膜配線積層部は、低誘電率膜と内部配線とが積層されていることを特徴とする。
請求項３に記載の発明に係る半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法において、前記配線上に外部接続用電極が形成されていることを特徴とする。
請求項４に記載の発明に係る半導体装置の製造方法は、請求項１または３に記載の半導体装置の製造方法において、前記配線形成部に開口部を有する第１のフォトレジストを形成し、前記配線のランド上及び切断領域に沿う部分に開口部を有する第２のフォトレジストを形成し、前記配線のランド上に外部接続用電極を形成し、前記切断領域に沿う部分の前記第１のフォトレジストを除去し、前記切断領域に沿う部分の前記低誘電率膜配線積層部にレーザ光を照射して前記低誘電率膜配線積層部の周囲の部分を除去し、前記第１及び第２のフォトレジストを除去し、低誘電率膜配線積層部、絶縁膜、配線が順に設けられた前記半導体ウエハ上に封止膜を形成し、前記切断領域における、前記封止膜および前記半導体ウエハを切断して、前記低誘電率膜配線積層部の周囲側面および前記外部接続用電極間に封止膜が形成された複数の半導体装置を得ることを特徴とする。
請求項５に記載の発明に係る半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法において、前記絶縁膜は、前記低誘電率膜配線積層部上に無機絶縁膜を形成し、前記無機絶縁膜上に有機絶縁膜を形成することを特徴とする。
請求項６に記載の発明に係る半導体装置の製造方法は、請求項１に記載の半導体装置の製造方法において、前記上部配線は、第１のフォトレジストが形成されていない領域における前記下部配線上に前記上部配線を電解めっきにより形成した後、前記第１のフォトレジストの内部ガスを脱気する脱ガス処理を行うことを特徴とする。
請求項７に記載の発明に係る半導体装置の製造方法は、請求項４に記載の半導体装置の製造方法において、前記第１のフォトレジストはポジ型のフォトレジストからなり、前記第２のフォトレジストはネガ型のフォトレジストからなることを特徴とする。
請求項８に記載の発明に係る半導体装置の製造方法は、請求項４に記載の半導体装置の製造方法において、前記封止膜および前記半導体ウエハの切断は、前記封止膜および前記半導体ウエハを、前記低誘電率膜配線積層部を除去する幅よりも狭い幅で除去することを特徴とする。
【発明の効果】
【０００８】
この発明によれば、外部接続用電極などの導電体を形成した後に低誘電率膜の周囲を除去するので、導電体を形成する際、半導体基板の主面に発生する凹凸の影響を受けることがなく、歩留まりを向上することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】この発明の半導体装置の製造方法により製造された一例を示す半導体装置の拡大断面図。
【図２】図１に図示された半導体装置を得る前の半導体ウエハの平面図。
【図３】図２の領域Ａの拡大平面図。
【図４】図１に図示された半導体装置の製造方法に関し、最初の工程を説明するための拡大断面図。
【図５】図４に続く工程を説明するための拡大断面図。
【図６】図５に続く工程を説明するための拡大断面図。
【図７】図６に続く工程を説明するための拡大断面図。
【図８】図７に続く工程を説明するための拡大断面図。
【図９】図８に続く工程を説明するための拡大断面図。
【図１０】図９に続く工程を説明するための拡大断面図。
【図１１】図１０に続く工程を説明するための拡大断面図。
【図１２】図１１に続く工程を説明するための拡大断面図。
【図１３】図１２に続く工程を説明するための拡大断面図。
【図１４】図１３に続く工程を説明するための拡大断面図。
【図１５】図１４に続く工程を説明するための拡大断面図。
【図１６】図１５に続く工程を説明するための拡大断面図。
【図１７】図１６に続く工程を説明するための拡大断面図。
【発明を実施するための形態】
【００１０】
以下、この発明の半導体装置の製造方法について説明をする。
図１はこの発明の半導体装置の製造方法により形成された半導体装置１０の一例を示す拡大断面図である。図２は、ダイシングラインで切断することによって半導体装置１０を得る前の半導体ウエハ１の平面図を示す。半導体装置１０は、半導体ウエハ１上に行方向および列方向に、マトリクス状に配列されて形成される。半導体装置１０は、後述する最終工程、すなわち、半田ボールを形成した後、半導体ウエハ１をダイシングライン２で切断することにより、同時に多数個が得られる。
【００１１】
図３は、図２に二点鎖線で図示された領域Ａ、すなわち、一対の行方向のダイシングライン２と一対の列方向のダイシングライン２により囲まれた領域内の拡大平面図を示す。
領域Ａ内には、四つの側辺の各側辺に沿って接続パッド３が配列され、接続パッド３が配列された領域の内側には多数の外部接続用電極２０が配列されている。外部接続用電極２０は、通常は、領域Ａの周側辺から中心に向かう環状に配列されるが、これとは異なるように配列されることもある。
【００１２】
各外部接続用電極２０と接続パッド３とは配線１５により接続されている。図示はしないが、各配線１５は、外部接続用電極２０に対応する部分に、外部接続用電極２０の直径とほぼ同一サイズか、僅かに大きいサイズのランドを有しており、各外部接続用電極２０は、配線１５のランド上に形成される。
以下、図１を参照して半導体装置１０の詳細について説明をするが、図面の明確化のため、図１においては、領域Ａ内の各側辺近傍にそれぞれ１個の外部接続用電極２０が形成されているものとして説明する。
【００１３】
半導体装置１０は、例えば、シリコン基板などの半導体基板１１を有する。半導体基板１１の主面（上面）側には、図示はしないが、トランジスタ、抵抗、コンデンサなどの回路素子を有する集積回路素子形成領域１１ａが形成されている。集積回路素子形成領域１１ａ上には、低誘電率（Ｌｏｗ−ｋ）膜４および内部配線５が交互に積層された低誘電率膜配線積層部６が形成されている。低誘電率膜配線積層部６の内部配線５は、集積回路素子形成領域１１ａ内に形成された集積回路素子に接続されており、銅またはアルミニウム等の金属薄膜で形成されている。半導体基板１１の主面における低誘電率膜配線積層部６の周囲は、凹凸面１２ａとなっている。この凹凸面１２ａは、後述する、レーザビーム照射の痕跡である。
低誘電率膜４は、比誘電率が３．０以下の誘電体で形成されている。誘電体材料としては、Ｓｉ−Ｏ結合とＳｉ−Ｈ結合を有するポリシロキサン系材料（ＨＳＱ：Hydrogen silsesquioxane、比誘電率３．０）、Ｓｉ−Ｏ結合とＳｉ−ＣＨ3 結合を有するポリシロキサン系材料（ＭＳＱ：Methyl silsesquioxane、比誘電率２．７〜２．９）、炭素添加酸化シリコン（ＳｉＯＣ：Carbon doped silicon oxide、比誘電率２．７〜２．９）、有機ポリマー系のＬｏｗ−ｋ材料等が挙げられ、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。
【００１４】
有機ポリマー系のＬｏｗ−ｋ材料としては、Dow Chemical社製の「ＳｉＬＫ（比誘電率２．６）」、Honeywell Electronic Materials社製の「ＦＬＡＲＥ（比誘電率２．８）」等が挙げられる。ここで、ガラス転移温度が４００℃以上であるということは、後述する製造工程における温度に十分に耐え得るようにするためである。なお、上記各材料のポーラス型も用いることができる。
【００１５】
また、低誘電率膜４の材料としては、以上のほかに、通常の状態における比誘電率が３．０よりも大きいが、ポーラス型とすることにより、比誘電率が３．０以下でガラス転移温度が４００℃以上であるものを用いることができる。例えば、フッ素添加酸化シリコン（ＦＳＧ：Fluorinated Silicate Glass、比誘電率３．５〜３．７）、ボロン添加酸化シリコン（ＢＳＧ：Boron-doped Silicate Glass、比誘電率３．５）、酸化シリコン（比誘電率４．０〜４．２）である。
【００１６】
低誘電率膜配線積層部６において、各層の内部配線５は層間で互いに接続されている。最下層の内部配線５の一端部は、最下層の低誘電率膜４に設けられた開口部を介してパッド部５ａに接続されている。パッド部５ａは、上述した如く、集積回路素子形成領域１１ａ内に形成された回路素子に接続されている。最下層の内部配線５よりも上層に位置する内部配線５の中にも、直接、集積回路素子形成領域１１ａ内に形成された回路素子に接続されているものもある。最上層の内部配線５は、接続パッド３を有する。接続パッド３は、図３に図示されるように半導体装置１０の四辺の各辺に沿って配列されている。
【００１７】
低誘電率膜配線積層部６の最上層の低誘電率膜４および内部配線５上には、第１の絶縁膜８が形成されている。第１の絶縁膜８は、酸化シリコン、窒化シリコンなどの無機材料で形成されている。第１の絶縁膜８は、平面視で、低誘電率膜配線積層部６の外形サイズと同一であり、第１の絶縁膜８と低誘電率膜配線積層部６の周側端部の位置は一致している。第１の絶縁膜８には、低誘電率膜配線積層部６の最上層の内部配線５の接続パッド３を露出する開口部が形成されている。
【００１８】
第１の絶縁膜８上に第２の絶縁膜１２が形成されている。第２の絶縁膜１２は、ポリイミド系樹脂、ＰＢＯ（Poly-p-phenylene-benzo-bis-oxazole；ポリパラフェニレンベンゾビスオキサゾール）系樹脂等の有機樹脂材料によって形成されている。第２の絶縁膜１２にも、接続パッド３を露出する開口部が形成されている。第２の絶縁膜１２は、平面視で、第１の絶縁膜８より小さいサイズに形成され、第１の絶縁膜８の周側縁部は第２の絶縁膜１２の周側端部から露出している。
【００１９】
第２の絶縁膜１２上には、一端側が第２の絶縁膜１２の開口部および第１の絶縁膜８の開口部を介して接続パッド３に接続された一端を有する配線１５が形成されている。配線１５は下部配線１３と下部配線１３上に形成された上部配線１４の二層積層構造を有する。
下部配線１３および上部配線１４は、銅系金属により形成することができる。配線１５は、二層積層構造に限らず、三層以上の積層構造とすることもできる。その場合には、例えば、チタン（Ｔｉ）、タングステン（Ｗ）またはチタンとタングステンの合金などからなる金属層を１層以上介在させる。
【００２０】
上部配線１４はランド１４ａを有し、このランド１４ａ上には、外部接続用電極２０が形成されている。外部接続用電極２０は平坦な上面２０ａを有し、例えば、直径４０〜１００μｍ、高さ４０〜８０μｍの円柱形状を有し、銅系金属などで形成されている。
半導体基板１１上の全領域を覆って、例えば、ポリイミド系樹脂またはエポキシ系樹脂からなる封止膜１６が形成されている。すなわち、封止膜１６は、第２の絶縁膜１２上および低誘電率膜配線積層部６の周囲における半導体基板１１上に形成されており、低誘電率膜配線積層部６の周側端部および第１の絶縁膜８の周側端部を覆っている。封止膜１６は第２の絶縁膜１２上における外部接続用電極２０の間に形成されている。また、封止膜１６は、第１の絶縁膜８の周側縁部の上面および第２の絶縁膜１２の周側端部を覆っている。
【００２１】
外部接続用電極２０の上面２０ａは封止膜１６の上面１６ａとほぼ同一平面となっているか、わずかに低く形成されている。外部接続用電極２０の上面２０ａには半田ボール３５が接合されている。半田ボール３５は、外部接続用電極２０の外形（直径）より大きい外形（直径）を有している。
【００２２】
以下、図４〜図１８を参照して図１に図示される本発明の半導体装置１０の製造方法の一実施形態を説明する。
先ず、図４に図示されるように、主面上に、低誘電率膜配線積層部６および第１の絶縁膜８が形成された半導体ウエハ（半導体基板）１を準備する。半導体ウエハ１は、分離部Ｓで離間された複数の半導体装置形成領域ＤＡを有し、各半導体装置形成領域ＤＡの主面には、トランジスタ、抵抗、コンデンサなどの回路素子が形成された半導体素子形成領域１１ａが形成されている。
【００２３】
低誘電率膜配線積層部６は、低誘電率膜４および内部配線５が交互に積層されて形成されており、分離部Ｓ上を含む半導体ウエハ１の全面に亘って形成されている。低誘電率膜配線積層部６の内部配線５は、前述した如く、パッド部５ａを介して、あるいは、直接、半導体素子形成領域１１ａに形成された回路素子に接続されている。低誘電率膜配線積層部６上には、第１の絶縁膜８が形成されている。第１の絶縁膜８は、半導体装置形成領域ＤＡ上に対応して形成されており、分離部Ｓ内には延出されていない。各半導体装置形成領域ＤＡ内の第１の絶縁膜８は、低誘電率膜配線積層部６の最上層の内部配線５の接続パッド３を露出する開口部８ａを有する。第１の絶縁膜８は、酸化シリコン、窒化シリコンなどをＣＶＤ（Chemical Vapor Deposition）法により低誘電率膜配線積層部６上全面に成膜し、フォトリソグラフィ技術を用いて、分離部Ｓおよび接続パッド３に対応する領域を除去して形成することができる。
なお、二点鎖線で示す領域Ｃは、後述する半導体ウエハ１の切断領域であり、分離部Ｓは切断領域Ｃより幅広い領域を有する。
【００２４】
次に、図５に図示されるように、第２の絶縁膜１２を形成するため、ポリイミド系樹脂またはＰＢＯ系樹脂等の有機樹脂を、第１の絶縁膜８上、接続パッド３上および分離部Ｓに対応する低誘電率膜配線積層部６上にべた状に塗布する。塗布の方法は、スピンコーティング法、スクリーン印刷法、スキャン塗布法等、適宜な方法を用いることができる。
次に、図６に図示されるように、第２の絶縁膜１２に、フォトリソグラフィ技術によって接続パッド３を露出する開口部１２ａを形成する。第２の絶縁膜１２の開口部１２ａは、平面視で、第１の絶縁膜８の開口部８ａと同じサイズを有し、その周側端部の位置が第１の絶縁膜８の開口部８ａの周側端部の位置に一致している。但し、第２の絶縁膜１２の開口部１２ａの平面サイズは第１の絶縁膜８の開口部８ａより大きくしたり、小さくしたりしてもよい。
【００２５】
次に、図７に図示されるように、第２の絶縁膜１２上および分離部Ｓに対応する低誘電率配線積層部６上に下部配線１３を形成するための金属膜１３Ａを形成する。金属膜１３Ａは、例えば、銅系金属からなり、スパッタ法または無電解めっき法により成膜される。金属膜１３Ａを多層に積層してもよい。多層に積層する場合には、銅系金属の下層にチタン、タングステンあるいはチタンとタングステンの合金などの金属を成膜する。金属膜１３Ａは、第２の絶縁膜１２の開口部１２ａ内壁面、第１の絶縁膜８の開口部８ａの内壁面および低誘電率膜配線積層部６の最上層の内部配線５の接続パッド３上に形成される。また、金属膜１３Ａは、第２の絶縁膜１２の周側端部から露出する第１の絶縁膜８の周側縁部にも付着される。
【００２６】
次に、金属膜１３Ａ上全面に、ポジ型のフォトレジストをべた状に塗布する。このフォトレジストを、形成しようとする配線１５のパターン形状の光透過部を有する露光用マスクを用いて露光する。そして、現像することにより、配線１５が形成される領域以外の領域に未露光のフォトレジストからなる第１のフォトレジスト４１、４２を形成する。この状態が図８に図示されている。第１のフォトレジスト４２は、分離部Ｓに対応する低誘電率配線積層部６上、その周縁部の第１の絶縁膜８上および第２の絶縁膜１２上に設けられた金属膜１３Ａ上を覆っている。
【００２７】
次に、金属膜１３Ａを電流路として電解めっきを行い、第１のフォトレジスト４１、４２から露出された金属膜１３Ａの領域に上部配線１４を形成する。この状態を図９に図示する。上部配線１４は、後の工程で外部接続用電極２０が形成されるランド１４ａを有する。
この後、通常は、第１のフォトレジスト４１、４２を剥離するが、本発明の実施形態では、この状態では第１のフォトレジスト４１、４２を剥離することなく、このままの状態で外部接続用電極２０の形成を行う。しかし、未露光のフォトレジストマスクに光を照射すると反応によってガスが発生する。このガスは次の工程で貼着されるフォトレジストシートとの界面に気泡を発生する原因となる。このため、外部接続用電極２０を形成する前工程として、図１０に図示されるように、第１のフォトレジスト４１、４２に予め紫外光を照射して脱ガス処理を行う。
【００２８】
次に、上部配線１４上および第１のフォトレジスト４１、４２上にネガ型のフォトレジストシートを貼着する。このフォトレジストシートを、外部接続用電極２０の形状および低誘電率膜配線積層部６の切断される領域の形状を有する遮光部が形成され、他の領域が光透過性を有する露光用マスクを用いて露光し、現像する。これにより、図１１に図示されるように、形成しようとする外部接続用電極２０に対応する形状を有する開口部（電極形成用開口部）４３ａおよび低誘電率膜配線積層部６の切断される領域に対応する形状を有する開口部（積層部除去用開口部）４３ｂを有する第２のフォトレジスト４３が形成される。上部配線１４のランド１４ａは第２のフォトレジスト４３の開口部４３ａから露出される。第２のフォトレジスト４３の開口部４３ｂのサイズは、平面視で、分離部Ｓより小さく切断領域Ｃよりも大きいサイズを有する。
【００２９】
次に、図１２に図示するように、金属膜１３Ａを電流路として電解めっきを行い、第２のフォトレジスト４３の開口部４３ａ内に外部接続用電極２０を形成する。この場合、分離部Ｓに対応する金属膜１３Ａ上には第１のフォトレジスト４２が形成されているので第２のフォトレジスト４３の開口部４３ｂ内にめっきは形成されない。
【００３０】
次に、第２のフォトレジスト４３の開口部４３ｂを介して第２のフォトレジスト４３の開口部４３ｂに対応する領域の第１のフォトレジスト４２を除去する。第１のフォトレジスト４２の現像は、現像液に浸漬するかまたは現像液を散布する。現像すると、図１３に図示するように、第２のフォトレジスト４３の開口部４３ｂに対応する第１のフォトレジスト４２の領域に開口部４２ａが形成され、この開口部４２ａに対応する金属膜１３Ａが露出する。
【００３１】
次に、図１４に図示するように、レーザビームを照射して第１のフォトレジスト４２の開口部４２ａに対応する領域の金属膜１３Ａおよび低誘電率配線積層部６を除去する。低誘電率配線積層部６は、レーザビームの照射によって半導体ウエハ１の主面側の表層部が除去される。この際、半導体ウエハ１から除去された微粉が周囲に飛散するが、周囲は第１のフォトレジスト４２および第２のフォトレジスト４３により覆われているので、導体ウエハ１から飛散した微粉が、半導体ウエハ１上の回路素子や絶縁層に付着することはない。
【００３２】
次に、第２のフォトレジスト４３および第１のフォトレジスト４２を剥離すると、図１５に図示される状態となる。この状態では、半導体ウエハ１上に形成された低誘電率配線積層部６および金属膜１３Ａは、切断領域Ｃよりも広く、分離部Ｓよりも狭い幅で除去されている。
【００３３】
次に、上部配線１４をマスクとして、金属膜１３Ａをウエットエッチングにより除去する。これにより、図１６に図示されるように下部配線１３および上部配線１４からなる配線１５が形成される。
【００３４】
次に、封止膜１６を形成する。封止膜１６は、第２の絶縁膜１２上に、一旦、外部接続用電極２０の上面２０ａを覆うように厚く形成する。そして、外部接続用電極２０の上面２０ａが露出されるまで封止膜１６の上部を研削する。外部接続用電極２０の上面が凹凸面である場合には、封止膜１６と共に外部接続用電極２０の上面を研削して、封止膜１６ａの上面１６ａと外部接続用電極２０の上面２０ａとを同一平面とする。この研削工程において、外部接続用電極２０の上面２０ａにダレが形成される場合には、このダレと共に外部接続用電極２０の上面をエッチングにより除去する。この加工を行う場合には、外部接続用電極２０の上面２０ａは、封止膜１６の上面１６ａより僅かに低くなる。
【００３５】
次に、外部接続用電極２０の上面２０ａ上にフラックス層を印刷法等により形成する（図示せず）。そして、このフラックス層上に半田ボール３５を搭載し、リフロー炉に装入してリフロー処理を行う。このリフロー処理により、半田ボール３５が外部接続用電極２０の上面２０ａに接合される。
この状態を図１７に図示する。
この後、ダイシングブレードを用いて、切断領域Ｃにおいて、封止膜１６および半導体ウエハ１を切断すると、図１に図示される半導体装置１０が多数個得られる。
【００３６】
本発明の半導体装置の製造方法によれば、配線１５および外部接続用電極２０を形成した後、半導体ウエハ１上に形成された低誘電率膜配線積層部６を形成する。このため、レーザビームの照射によって、低誘電率膜配線積層部６の主面に凹凸が形成されても、半導体装置を構成する導電体の短絡などの不具合が生じることはない。また、レーザビームを照射する際、低誘電率膜配線積層部６の周囲は、第２のフォトレジスト４３および第１のフォトレジスト４２により覆われているので、半導体ウエハ１から飛散した微粉が周囲の回路素子上に付着することはない。また、上部配線１４を形成するためのポジ型の第１のフォトレジスト４１、４２を剥離せず、ネガ型の第２のフォトレジスト４３を用いて外部接続用電極２０を形成するので、工程数が減少し、生産効率がよい。
【００３７】
なお、上記実施形態では、外部接続用電極２０は、上部配線１４のランド１４ａ上に形成する構造として説明をした。しかし、第２の絶縁膜１２上にランド１４ａのみを設け、外部接続用電極２０を、直接、ランド１４ａ上に形成するようにしてもよい。
【００３８】
第１の絶縁膜１３および第２の絶縁膜１４を単層とすることもできる。単層とする場合、酸化シリコン等の無機材料からなる樹脂、またはポリイミド系樹脂、ＰＢＯ樹脂などの有機樹脂を用いて、スピンコート法、スクリーン印刷法などにより形成する。
【００３９】
配線１５は第１の配線１３および第２の配線１４の二層積層構造の他、三層積層構造とすることができることは記載したが、スパッタ法あるいは無電解めっき法で形成することにより単層とすることもできる。
【００４０】
外部接続用電極２０上に半田ボール３５を搭載した状態で切断する場合で説明したが、半田ボール３５は、半導体ウエハ１を切断して個々の半導体装置に分離した状態で、外部接続用電極２０上に接合するようにしてもよい。あるいは、半田ボール３５を半導体装置が接続される回路基板の端子上に形成してもよい。
【００４１】
金属膜１３Ａ上にパターニングしたポジ型の第１のフォトレジスト４１、４２を剥離せず、ネガ型のフォトレジストシートを貼着した場合で説明したが、第１のフォトレジスト４１、４２を剥離した後、フォトレジストシートを貼着するようにしてもよい。この場合、フォトレジストシートが第１の絶縁膜８および第２の絶縁膜１２の表面の凹凸に追随しないようであれば、液状のフォトレジストを用いるようにしてもよい。
【００４２】
その他、本発明の半導体装置の製造方法は発明の趣旨の範囲内において、種々、変形して構成することが可能であり、要は、低誘電率膜配線積層部、絶縁膜、配線が順に設けられた半導体ウエハの切断領域に沿って、前記低誘電率膜配線積層部にレーザ光を照射し、前記低誘電率膜配線積層部を除去する方法であればよい。
【符号の説明】
【００４３】
Ａ      領域
ＤＡ    半導体装置形成領域
Ｓ      分離部
Ｃ      切断領域
１      半導体ウエハ（半導体基板）
２      ダイシングライン
３      接続パッド
４      低誘電率膜
５      内部配線
６      低誘電率膜配線積層部
８      第１の絶縁膜
１０    半導体装置
１１    半導体基板
１１ａ  半導体素子形成領域
１２    第２の絶縁膜
１３    下部配線
１３Ａ  金属膜
１４    上部配線
１４ａ  ランド
１５    配線
１６    封止膜
４１、４２  第１のフォトレジスト
４３    第２のフォトレジスト
【図１】
2011211040.tif 000003
【図２】
2011211040.tif 000004
【図３】
2011211040.tif 000005
【図４】
2011211040.tif 000006
【図５】
2011211040.tif 000007
【図６】
2011211040.tif 000008
【図７】
2011211040.tif 000009
【図８】
2011211040.tif 000010
【図９】
2011211040.tif 000011
【図１０】
2011211040.tif 000012
【図１１】
2011211040.tif 000013
【図１２】
2011211040.tif 000014
【図１３】
2011211040.tif 000015
【図１４】
2011211040.tif 000016
【図１５】
2011211040.tif 000017
【図１６】
2011211040.tif 000018
【図１７】
2011211040.tif 000019