(57)【要約】【課題】複数の出力部を並列接続して出力電流を増加させる構成の電圧出力装置では、各出力部の出力電流を均一化するために、出力側に抵抗を挿入しなければならない。このため、この抵抗によって電力損失が増加し、また発熱が発生するという課題があった。また、急激な負荷変動に対応するために出力側に抵抗を挿入することがあるが、この抵抗によって電力損失や発熱が発生するという課題があった。本発明はこのような課題を解決することを目的にする。【解決手段】各出力部内に出力電流を検出する電流検出部を設け、この電流検出部の出力と入力信号を加算して、電流が増加すると出力電圧が低下するようにした。また、全出力部内の電流検出部の出力信号を加算し、この加算信号を各出力部の入力信号供給するアンプに帰還するようにした。電流検出部に用いる抵抗は抵抗値が小さいものを用いることができるので、電力損失や発熱を増加させることなく出力電流を均一化でき、かつ負荷変動に対処する出力抵抗を模擬できる。【選択図】図１
2011004147.tif 000002
【特許請求の範囲】
【請求項１】
電圧信号が入力される第１のアンプと、
前記第１のアンプの出力信号が入力され
その出力電流に関連する信号、および前記第１のアンプの出力信号が入力され、これらの信号を加算して出力する加算部と、
前記加算部の出力電流を測定し、この測定した電流信号を前記加算部に出力する電流検出部と、
を具備し、その出力端子が共通接続される、少なくとも２つの出力部と、
を具備したことを特徴とする電圧出力装置。
【請求項２】
前記電流検出部の出力信号が入力され、これらの信号を加算して前記第１のアンプの入力側に出力するバッファアンプを具備したことを特徴とする請求項１に記載の電圧出力装置。
【請求項３】
前記バッファアンプの出力端子と前記第１のアンプの入力端子との間に配置された可変抵抗を具備したことを特徴とする請求項２に記載の電圧出力装置。
【請求項４】
前記バッファアンプの帰還抵抗として可変抵抗を用いたことを特徴とする請求項２若しくは請求項３に記載の電圧出力装置。
【請求項５】
前記加算部は、入力された２つの信号を加算する加算器と、この加算器の出力が入力される第２のアンプで構成されることを特徴とする請求項１乃至請求項４いずれかに記載の電圧出力装置。
【請求項６】
前記電流検出部は、検出する電流が流れる抵抗と、この抵抗両端の電圧が入力される差動増幅器で構成されることを特徴とする請求項１乃至請求項５いずれかに記載の電圧出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧が一定で大電流を出力する用途に用いる電圧出力装置において、特に電力損失および発熱を小さくすることができる電圧出力装置に関するものである。
【背景技術】
【０００２】
図２に、負荷に所定の電圧を印加する電圧出力装置の構成を示す。ＤＡ変換器１０の出力電圧は抵抗１１を介してアンプ１２の反転入力端子に入力される。このアンプ１２の反転入力端子と出力端子との間にはコンデンサ１３が接続され、非反転入力端子は共通電位点に接続される。
【０００３】
１４ａ〜１４ｎは出力部であり、それぞれアンプ１５とこのアンプ１５の出力端子にその一端が接続された抵抗１６で構成される。出力部１４ａ〜１４ｎ内のアンプ１５には、アンプ１２の出力電圧が入力される。
【０００４】
出力部１４ａ〜１４ｎ内の抵抗１５の他端は互いに接続され、その接続点の電圧は電圧出力端子１７から負荷に出力されると共に、抵抗１９を介してアンプ１２に帰還される。このため、正確な電圧を負荷に印加することができる。
【０００５】
このような構成において、あるアンプ１５の出力電流が大きくなると、このアンプ１５に接続される抵抗の電圧降下が増加して出力電流を下げる方向に働く。このため、全てのアンプ１５の出力電流は均一化される。
【０００６】
このような電圧出力装置は、出力部１４ａ〜１４ｎの個数を増加させることにより、負荷に出力できる最大電流を増加させることができるという特徴がある。
【０００７】
特許文献１には、被測定デバイスに異常が発生した場合でも、出力部の電力損失の増加を抑制することができる電圧印加試験装置の発明が記載されている。以下、図３を用いてこの発明の概要を説明する。
【０００８】
設定電圧Ｖｉｎは演算増幅器２０に入力され、この演算増幅器２０の出力電圧は被測定デバイス２１に印加される。被測定デバイス２１の電圧Ｖｏは演算増幅器２０に帰還されるので、正確な電圧を被測定デバイス２１に印加することができる。被測定デバイス２１に流入する電流は抵抗２２で検出され、演算増幅器２３で電流信号Ｖｍに変換される。
【０００９】
設定電圧Ｖｉｎと被測定デバイス２１の電圧Ｖｏは演算増幅器２４に入力され、その差電圧Ｖａが演算される。この差電圧Ｖａと電流信号Ｖｍは演算増幅器２５で加算、反転され、クランプ回路２６に入力される。
【００１０】
クランプ回路２６は、入力された演算増幅器２５の出力電圧から被測定デバイス２１に流れる電流が設定値以上であるか、あるいは被測定デバイス２１の電圧Ｖｏが設定電圧Ｖｉｎと大きく異なるかどうかを判定し、演算増幅器２０の入力側に電流を流してその出力電圧を低下させる。
【００１１】
特許文献２には、試験対象が短絡しても各部の損傷を回避することができる試験装置の発明が記載されている。以下、図４に基づいてこの発明の概要を説明する。
【００１２】
図４において、差動増幅回路３０には電圧Ｖｒｅｆが入力される。この差動増幅回路３０の出力電圧は、電流検出部３１、テストヘッド３２を介して試験対象３３に出力される。試験対象３３の電圧はテストヘッド３２、差動増幅回路３４を介して差動増幅回路３０に帰還される。保護回路３５は電流検出部３１の出力側と差動増幅回路３４の入力側との間に接続され、テストヘッド３２等に故障が発生しても、帰還ループがオープンにならないようにする。
【００１３】
テストヘッド３２は、差動増幅回路３０の出力を切り替えて試験対象３３に出力するスイッチ３２ａ、試験対象３３の電圧を切り替えて差動増幅回路３４に出力するスイッチ３２ｂ、およびスイッチ３２ａ、３２ｂに接続される電流制限回路３２ｃ、３２ｄで構成される。
【００１４】
電流制限回路３２ｃ、３２ｄは、インダクタとこのインダクタに並列接続されるダイオードと抵抗の直列回路で構成される。試験対象３３が短絡して電流が急激に変化すると、電流制限回路３２ｃ、３２ｄはこの急激な変化を緩和して徐々に増加するようにする。
【００１５】
特許文献３には、応答性を悪化させることなく、強度変化が大きい信号を増幅することができる信号増幅装置の発明が記載されている。図５を用いてこの発明の概要を説明する。
【００１６】
図５において、入力信号Ｖｉｎは反転バッファ４０で反転され、アンプ４１に入力される。このアンプ４１の利得は、抵抗４２および電界効果トランジスタ４３によって制御される。アンプ４１の出力は反転バッファ４４で反転され、検査対象に出力される。
【００１７】
入力信号Ｖｉｎはクランプ回路４６に入力される。クランプ回路４６は、基準電圧発生回路４５が出力する基準電圧で入力された信号をクランプして出力する。クランプ回路４６の出力はオフセット回路４７でマイナス方向にオフセットされ、反転ゲイン回路４８で反転、増幅されて電界効果トランジスタ４３のゲートに印加される。
【００１８】
入力信号Ｖｉｎが、基準電圧発生回路４５が発生する基準電圧より小さいと、反転ゲイン回路４８の出力は最大になり、入力信号Ｖｉｎが大きくなるに従って小さくなる。電解効果トランジスタ４３はこの反転ゲイン回路４８の出力によって制御されるので、アンプ４１の利得は入力信号Ｖｉｎの大きさに従って適正な値に制御される。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００６−３２９８８７号公報
【特許文献２】特開２００４−７７１６６号公報
【特許文献３】特開２００６−３３００３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、図２の電圧出力装置は、出力部１４ａ〜１４ｎの出力電流を均一化するためには、各出力部内の抵抗１５の値をある程度大きくしなければならない。そのため、この抵抗１５による電力損失や発熱が大きくなるという課題があった。出力部１４ａ〜１４ｎの出力電流が大きくなる程この課題は顕著になるので、大電流を出力しなければならない用途での使用が制限されるという課題もあった。
【００２１】
また、大電流を出力する電圧出力装置では、急激な負荷変動に対応するために意図的に出力側に抵抗を挿入することがあるが、このような場合に対応することができないという課題もあった。
【００２２】
特許文献１に記載された発明は、被試験半導体２１に起因する電力損失の増加を抑制することはできるが、構成が複雑であるという課題があった。また、特許文献２に記載された発明は、構成は比較的簡単であるが、過渡的な変動しか抑制することができないという課題があった。
【００２３】
特許文献３に記載された発明は入力信号Ｖｉｎの大きさに応じてアンプ４１の利得を変えるものであり、用途が異なる。この発明を利用して負荷変動に対応することも可能であるが、やはり構成が複雑になってしまうという課題があった。
【００２４】
本発明の目的は、電力損失や発熱が小さく、かつ各出力部の出力電流を均一化でき、さらに出力抵抗を模擬することができる電圧出力装置を実現することにある。
【課題を解決するための手段】
【００２５】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
電圧信号が入力される第１のアンプと、
前記第１のアンプの出力信号が入力され
その出力電流に関連する信号、および前記第１のアンプの出力信号が入力され、これらの信号を加算して出力する加算部と、
前記加算部の出力電流を測定し、この測定した電流信号を前記加算部に出力する電流検出部と、
を具備し、その出力端子が共通接続される、少なくとも２つの出力部と、
を具備したものである。電力損失や発熱を抑え、かつ各出力部の出力電流を均一化できる。
【００２６】
請求項２記載の発明は、請求項１に記載の発明において、
前記電流検出部の出力信号が入力され、これらの信号を加算して前記第１のアンプの入力側に出力するバッファアンプを具備したものである。電力損失や発熱を発生させることなく、出力抵抗を模擬できる。
【００２７】
請求項３記載の発明は、請求項２に記載の発明において、
前記バッファアンプの出力端子と前記第１のアンプの入力端子との間に配置された可変抵抗を具備したものである。この可変抵抗を調整することにより、模擬的な出力抵抗の抵抗値を可変できる。
【００２８】
請求項４記載の発明は、請求項２若しくは請求項３に記載の発明において、
前記バッファアンプの帰還抵抗として可変抵抗を用いたものである。この可変抵抗を調整することにより、模擬的な出力抵抗の抵抗値を可変できる。
【００２９】
請求項５記載の発明は、請求項１乃至請求項４いずれかに記載の発明において、
前記加算部を、入力された２つの信号を加算する加算器と、この加算器の出力が入力される第２のアンプで構成したものである。加算器の構成を簡単にできる。
【００３０】
請求項６記載の発明は、請求項１乃至請求項５いずれかに記載の発明において、
前記電流検出部を、検出する電流が流れる抵抗と、この抵抗両端の電圧が入力される差動増幅器で構成したものである。構成を簡単にできる。
【発明の効果】
【００３１】
本発明によれば以下のような効果がある。
請求項１、２、３、４、５，および６の発明によれば、第１のアンプの出力信号が入力される複数の出力部を並列接続し、各出力部は出力電流を検出する電流検出部を具備し、入力信号とこの電流検出部の出力信号を加算部で加算するようにした。
【００３２】
電流検出部に抵抗値が低い抵抗を用いることができるので、大きな電力損失や発熱を発生させることなく、全出力部の出力電流を均一化することができるという効果がある。
【００３３】
また、全ての電流検出部の出力信号を加算して前記第１のアンプの入力側に出力することにより、出力電流が増加すると出力電圧を低下させるようにすることができる。このため、電力損失や発熱を発生させることなく、出力抵抗を模擬することができるという効果もある。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施例を示した構成図である。
【図２】従来の電圧出力装置の構成図である。
【図３】従来の電圧印加試験装置の構成図である。
【図４】従来の試験装置の構成図である。
【図５】従来の信号増幅装置の構成図である。
【発明を実施するための形態】
【００３５】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る電圧出力装置の一実施例を示した構成図である。なお、図２と同じ要素には同一符号を付し、説明を省略する。
【００３６】
図１において、ＤＡ変換器１０の出力は抵抗１１を介してアンプ１２に入力される。５０ａ、５０ｂ〜５０ｎは出力部であり、アンプ１２の出力が入力される。出力部５０ａ、５０ｂ〜５０ｎの出力端子は電圧出力端子５６で共通接続され、この電圧出力端子５６の電圧は抵抗１９を介してアンプ１２に帰還される。出力部５０ａ、５０ｂ〜５０ｎはＮ（Ｎ＞１）個用いられる。アンプ１２は第１のアンプに相当する。
【００３７】
出力部５０ａ、５０ｂ〜５０ｎは同じ構成を具備し、アンプ１２の出力が入力される加算器５１、この加算器５１の出力が入力されるアンプ５２、このアンプ５２の出力電流が流れる経路に配置される抵抗５３、この抵抗５３の両端電圧が入力される差動増幅器５４で構成される。この差動増幅器５４の出力は加算器５１に入力される。抵抗５３の、アンプ５２が接続されていない側が、出力部５０ａ、５０ｂ〜５０ｎの出力端子である。なお、アンプ５２は第２のアンプに相当する。
【００３８】
加算器５１は、アンプ１２の出力と差動増幅器５４の出力を加算し、アンプ５２に出力する。加算器５１とアンプ５２で加算部を構成している。
【００３９】
出力部５０ａ、５０ｂ〜５０ｎ内の差動増幅器５４の出力電圧は、それぞれ抵抗５５ａ、５５ｂ〜５５ｎを介してバッファアンプ５７の反転入力端子に入力される。このバッファアンプ５７の非反転入力端子は共通電位点に接続され、その反転入力端子と出力端子との間には抵抗５８が接続される。バッファアンプ５７の出力は、可変抵抗５９を介してアンプ１２に入力される。
【００４０】
次に、この実施例の動作を説明する。抵抗５３の両端電圧はアンプ５２の出力電流に比例する。従って、差動増幅器５４の出力電圧は、アンプ５２の出力電流に比例する。抵抗５３と差動増幅器５４で、電流検出部を構成している。
【００４１】
アンプ５２から電圧出力端子５６に向かって電流が流出するとする。差動増幅器の反転入力端子は抵抗５３のアンプ５２側、非反転入力端子は抵抗５３の反対側に接続されているので、差動増幅器５４の出力電圧はマイナスになり、かつ電流が大きくなるほどその絶対値は大きくなる。
【００４２】
アンプ１２の出力電圧と差動増幅器５４の出力電圧は加算器５１で加算されるので、アンプ５２の出力電流が増加するとアンプ５２の入力電圧は小さくなり、その出力電圧が低下して出力電流は減少する。アンプ５２の出力電流が小さくなると差動増幅器５４の出力電圧は大きくなり、アンプ５２の出力電流は増加する。このように、各出力部内でローカルに出力電流信号をフィードバックするので、アンプ５２の出力電流、すなわち出力部の出力電流は電圧出力端子５６に接続される負荷に応じて一定値に保たれる。
【００４３】
出力部５０ａ、５０ｂ〜５０ｎの全てが上記のように動作するので、出力部５０ａ、５０ｂ〜５０ｎの出力電流は同じ値になる。抵抗５３の抵抗値は、電流信号を生成する大きさであればよいので、小さな抵抗値を用いることができる。従って、抵抗５３に起因する電力損失および発熱は小さな値になる。
【００４４】
差動増幅器５４の出力電圧は、抵抗５５ａ、５５ｂ〜５５ｎを介してバッファアンプ５７の反転入力端子に入力されるので、このバッファアンプ５７の出力電圧は、出力部５０ａ、５０ｂ〜５０ｎの出力電流を加算した値に比例する。
【００４５】
ＤＡ変換器の出力電圧はアンプ１２でその極性が反転される。差動増幅器５４の出力電圧、すなわち電流信号はアンプ５２の出力電圧とは逆極性で変化し、かつこの電流信号はバッファアンプ５７で極性が反転される。
【００４６】
従って、バッファアンプ５７の出力電圧は、ＤＡ変換器１０の出力電圧とは逆極性になる。ＤＡ変換器１０の出力電圧とバッファアンプ５７の出力電圧は加算されてアンプ１２に入力される。このため、出力部５０ａ、５０ｂ〜５０ｎの出力電流の加算値、すなわち電圧出力端子５６に流れる電流が増加すると電圧出力端子５６の電圧が低下する。
【００４７】
このため、電圧出力端子５６に流れる電流が流れる経路に出力抵抗を挿入したのと同じ効果が得られる。実際に出力抵抗を挿入していないので、抵抗による電力損失および発熱が発生することはない。この模擬的な出力抵抗により、負荷の急激な変動に対処することができる。
【００４８】
この模擬出力抵抗の値は、可変抵抗５９を調整することによって可変することができる。また、抵抗５８の値を変えるとバッファアンプ５７の利得が変化してその出力電圧が変化するので、可変抵抗５９を変える代わりに、抵抗５８の抵抗値を変えるようにしてもよい。また、抵抗５８と５９の両方に可変抵抗を用い、抵抗値を調整できるようにしてもよい。
【００４９】
なお、この実施例では、加算器５１とアンプ５２を用いて、アンプ１２の出力電圧に電流信号を加算するようにしたが、加算器５１とアンプ５２の代わりに、差動増幅器を用いて加算増幅器を構成するようにしてもよい。
【００５０】
また、本実施例では加算器５１を使用したが、差動増幅器５４の入力を逆にしてその出力の極性を反転し、加算器５１の代わりに減算器を用いることもできる。加算器を用いるか、減算器を用いるかは入力信号の極性に応じて適宜選択することができるので、加算器には減算器が含まれる。
【００５１】
また、この実施例では出力部５０ａ、５０ｂ〜５０ｎの出力電流を均一化する構成と、バッファアンプ５７を用いて模擬的な出力抵抗を挿入する構成の２つの構成を用いたが、バッファアンプ５７を用いないようにすることもできる。この場合、出力抵抗を模擬する効果は得られないが、各出力部の出力電流を均一化する効果は得られる。
【符号の説明】
【００５２】
１０  ＤＡ変換器
１１、１９、５３、５５ａ〜５５ｎ、５８  抵抗
１２、５２  アンプ
５０ａ、５０ｂ〜５０ｎ  出力部
５１  加算器
５４  差動増幅器
５６  電圧出力端子
５７  バッファアンプ
５９  可変抵抗
【図１】
2011004147.tif 000003
【図２】
2011004147.tif 000004
【図３】
2011004147.tif 000005
【図４】
2011004147.tif 000006
【図５】
2011004147.tif 000007