(57)【要約】【課題】高精度の厚さの窒化物半導体層を含む半導体素子の製造方法を提供する。【解決手段】基板上に、＋ｃ面を主面とするＧａＮなどからなる半導体膜２０Ａを形成する工程と、その半導体膜２０Ａの＋ｃ面における一部領域を選択的に掘り下げ、溝２９を形成する工程と、溝２９を埋めるように金属層３８を形成する工程と、金属層３８が露出するまで半導体層２０の−ｃ面を全体に亘って研磨し、その厚さ方向の一部を除去する工程とを含む。これにより、溝２９の深さに対応した所定の厚さを有する半導体層２０が得られる。【選択図】図５
2011211097.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、＋ｃ面を主面とする窒化ガリウム（ＧａＮ）層を形成する工程と、
前記ＧａＮ層の＋ｃ面における一部領域を選択的に掘り下げ、溝を形成する工程と、
前記溝を埋めるように金属層を形成する工程と、
前記基板と前記ＧａＮ層とを分離したのち、前記金属層が露出するまで前記ＧａＮ層の−ｃ面を全体に亘って研磨し、その厚さ方向の一部を除去する工程と
を含む半導体素子の製造方法。
【請求項２】
前記金属層が露出した時点で前記ＧａＮ層の−ｃ面の研磨を停止する請求項１記載の半導体素子の製造方法。
【請求項３】
前記基板として＋ｃ面を主面とするサファイア基板を用い、
前記サファイア基板の＋ｃ面上においてエピタキシャル成長させることにより前記ＧａＮ層を形成する
請求項１記載の半導体素子の製造方法。
【請求項４】
水酸化カリウム（ＫＯＨ）を含む研磨液を用いた化学機械研磨（ＣＭＰ）法により、前記ＧａＮ層の−ｃ面を研磨する請求項１記載の半導体素子の製造方法。
【請求項５】
レーザアブレーション法により前記基板と前記ＧａＮ層との分離をおこなう請求項１記載の半導体素子の製造方法。
【請求項６】
前記金属層を、銅（Ｃｕ）を用いて形成する請求項１記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は窒化ガリウム（ＧａＮ）からなる半導体層を含む半導体素子の製造方法に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）などの窒化物半導体は、発光ダイオード（ＬＥＤ；Light Emitting Diode）等の半導体発光素子や、高温動作が可能な高速トランジスタ等の半導体素子への応用が実用化されている。
【０００３】
このような窒化物半導体を用いた半導体素子を製造するにあたっては、例えばサファイア基板などの母材基板の上に、窒化物半導体層を所定の厚さとなるように成長させたのち、その窒化物半導体層と母材基板との界面を剥離することにより、窒化物半導体基板を得るようにしている。例えば、窒化物半導体層と母材基板との界面に所定の強度のレーザ光を照射し、そのレーザ光の照射箇所を局所的に加熱し昇華させることで両者の剥離がなされる。このようなレーザ光照射による昇華作用を利用することにより、効率的な半導体素子の製造が可能となる。
【０００４】
ところが、このようなレーザ光による窒化物半導体層と母材基板との分離を行う際には、その過程において両者のうちレーザ光が照射されている部分のみが剥離し、他の部分が接合したままの状態が存在することとなる。このため、両者の接合部分に応力集中が生じ、窒化物半導体層の表面にクラック（亀裂）が生じてしまう可能性が高い。
【０００５】
このようなクラックが発生した表面層は、いわゆる損傷層（あるいはダメージ層）と呼ばれる。損傷層の存在は物理的な強度や特性の劣化を招くだけでなく、半導体素子の製造工程中における汚れや不純物などの付着を引き起こしかねない。また、半導体発光素子を製造する場合、窒化物半導体層には電極を取り付ける必要がある。その窒化物半導体層の表面層が損傷層である場合には電極の接触抵抗が増大する傾向にある。さらに、そのような電極の加工のために表面の損傷層に対してドライエッチング加工を行なう場合にはピラーと呼ばれる微細柱状構造物が発生するという問題が生ずる。
【０００６】
そこで、本出願人は、窒化物半導体層を成長させたのち、化学機械研磨（ＣＭＰ；Chemical Mechanical Polishing）処理を行うことにより前述のような損傷層を除去する技術を既に開発している（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−８６３８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、窒化物半導体層がＧａＮ層である場合、そのＣＭＰ処理を行うと＋ｃ面よりも−ｃ面においてより高い研磨レートが得られる。このため、ＧａＮ層における研磨容易面は−ｃ面ということができる。しかしながら、ＧａＮ層の−ｃ面に対してＣＭＰ処理を行うと、研磨レートが高いことも影響し、所定の位置でＣＭＰ処理を確実に停止することが困難であった。よって、所定の厚さのＧａＮ層を得ることが困難であった。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、高精度の厚さを有する窒化物半導体層を含む半導体素子を効率的に作製するための、半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の半導体素子の製造方法は、基板上に、＋ｃ面を主面とするＧａＮ層を形成する工程と、そのＧａＮ層の＋ｃ面における一部領域を選択的に掘り下げ、溝を形成する工程と、その溝を埋めるように金属層を形成する工程と、基板とＧａＮ層とを分離したのち、金属層が露出するまでＧａＮ層の−ｃ面を全体に亘って研磨し、その厚さ方向の一部を除去する工程とを含むものである。ここで、ＩＩＩ−Ｖ族化合物半導体であるＧａＮ層の結晶構造は六方晶系のウルツァイト構造もしくはジンクブレンド構造であり、ｃ軸と直交する平面で劈開したとき、＋ｃ軸側の面（＋ｃ面）はガリウム（Ｇａ）原子が並んだ結晶面となり、−ｃ軸側の面（−ｃ面）は窒素（Ｎ）原子が並んだ結晶面となる。
【００１１】
本発明の半導体素子の製造方法では、ＧａＮ層の＋ｃ面における溝を埋めるように金属層を形成したのち、ＧａＮ層の−ｃ面を全体に亘って研磨し、その厚さ方向の一部を除去するようにした。これにより、溝の底部に充填された金属層が露出した時点で研磨レートが大幅に低下するので、研磨処理を過剰に進行させずに停止することが容易となる。あるいは、電気抵抗の変化を検出しながら研磨処理を行い、金属層が露出した際の電気抵抗の急激な変化が生じた時点で研磨処理を停止するようにしてもよい。いずれにおいても、溝の深さに応じた厚さのＧａＮ層が残存することとなる。
【発明の効果】
【００１２】
本発明の半導体素子の製造方法によれば、ＧａＮ層の＋ｃ面における溝を埋めるように金属層を形成したのち、ＧａＮ層における＋ｃ面と反対側の−ｃ面の研磨を進行させるようにしたので、金属層が露出した時点で速やかに研磨を停止することができる。その結果、高精度の厚さを有するＧａＮ層を容易かつ効率的に作製することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施の形態としての発光ダイオードの断面図である。
【図２】図２に示した発光ダイオードの製造方法における一工程を表す断面図である。
【図３】図２に続く一工程を表す断面図である。
【図４】図３に続く一工程を表す断面図である。
【図５】図４に続く一工程を表す断面図である。
【図６】図５に続く一工程を表す断面図である。
【図７】図７に続く一工程を表す断面図である。
【図８】図７に続く一工程を表す断面図である。
【図９】本発明の実施例における、研磨時のＧａＮ層の経時変化を表す特性図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１５】
［発光ダイオードの構成］
図１は、本発明の一実施の形態としての発光ダイオード（ＬＥＤ）の断面構造を表したものである。なお、図１は、模式的に表したものであり、実際の寸法、形状とは異なっている。
【００１６】
この発光ダイオードは、窒化物系ＩＩＩ−Ｖ族化合物半導体を含む半導体層２０と、ｐ側電極３０と、ｎ側電極３５とを備えたものである。半導体層２０は、ＧａＮ層２２、ｎ型コンタクト層２３、ｎ型クラッド層２４、活性層２５、ｐ型クラッド層２６およびｐ型コンタクト層２７をこの順に積層して構成される積層体である。ｐ側電極３０は、ｐ型コンタクト層２７の表面に設けられており、ｎ側電極３５は、ＧａＮ層２２の表面に設けられている。ｐ側電極３０は、その一部が導電性の接続層３３と接続されている。この接続層３３は、外部電源からｐ側電極３０に電流を供給するための経路となる。接続層３３は、接着層４１（ここでは図示せず）を介して支持基板５０と接着されている。この発光ダイオードは、活性層２５からの光が、ｎ型コンタクト層２３およびｎ型クラッド層２４から構成されるｎ型半導体層を介して射出される形式（いわゆるボトム・エミッション型）の半導体発光素子である。
【００１７】
なお、ここでいう窒化物系ＩＩＩ−Ｖ族化合物半導体とは、ガリウム（Ｇａ）と窒素（Ｎ）とを含んだ窒化ガリウム系化合物のことであり、例えばＧａＮ，ＡｌＧａＮ（窒化アルミニウム・ガリウム），あるいはＡｌＧａＩｎＮ（窒化アルミニウム・ガリウム・インジウム）などが挙げられる。これらは、必要に応じてＳｉ（シリコン），Ｇｅ（ゲルマニウム），Ｏ（酸素），Ｓｅ（セレン）などのＩＶ族およびＶＩ族元素からなるｎ型不純物、または、Ｍｇ（マグネシウム），Ｚｎ（亜鉛），Ｃ（炭素）などのＩＩ族およびＩＶ族元素からなるｐ型不純物を含有している。
【００１８】
ＧａＮ層２２は、例えば、厚さが０．５μｍのアンドープのＧａＮにより構成され、サファイアのｃ面上にＥＬＯ（Epitaxial Lateral Overgrowth）技術などの横方向結晶成長技術を用いて成長させることにより形成されるものである。ｎ型コンタクト層２３は、例えば、厚さが４．０μｍのｎ型ＧａＮにより、ｎ型クラッド層２４は、例えば、厚さが１．０μｍのｎ型ＡｌＧａＮによりそれぞれ構成される。
【００１９】
活性層２５は、例えば、厚さが３．５ｎｍのアンドープＩｎx Ｇａ1-x Ｎ井戸層（０＜ｘ＜１）と厚さが７．０ｎｍのアンドープＩｎy Ｇａ1-y Ｎ障壁層（０＜ｙ＜１）とを一組としてこれを３組積層してなる多重量子井戸構造を有する。この活性層２５はその面内方向の中心領域に、注入された電子と正孔の再結合により光子が発生する発光領域２５Ａを有する。ｐ型クラッド層２６は、例えば、厚さが０．５μｍのｐ型ＡｌＧａＮにより構成される。ｐ型コンタクト層２７は、例えば、厚さが０．１μｍのｐ型ＧａＮにより構成され、ｐ型クラッド層２６よりも高いｐ型不純物濃度を有する。
【００２０】
ｐ型コンタクト層２７の上面の一部には、光反射層３１が設けられている。光反射層３１は、無電界めっき法により形成されためっき膜である保護層３２によって完全に覆われている。保護層３２は、例えばニッケル（Ｎｉ），銅（Ｃｕ），パラジウム（Ｐｄ），金（Ａｕ）および錫（Ｓｎ）のうちの１種、またはそれらの元素を２種以上含む合金によって構成される。
【００２１】
なお、ｐ型コンタクト層２７と光反射層３１との間には、例えば、パラジウム（Ｐｄ），ニッケル（Ｎｉ），白金（Ｐｔ）およびロジウム（Ｒｈ）などの遷移金属、あるいはそれらの遷移金属に銀（Ａｇ）を添加した材料からなる金属層を挿入するようにしてもよい。この金属層を設けることにより、ｐ型コンタクト層２７と光反射層３１との機械的な密着性を向上させたり、電気的な接触性を向上させたりするなどの効果が期待できる。
【００２２】
光反射層３１は、金属的性質を有する物質、例えば銀（Ａｇ）もしくはその合金により構成され、例えば３０ｎｍ以上２００ｎｍ以下の厚さを有している。銀合金としては、銀に、白金（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、銅（Ｃｕ）、インジウム（Ｉｎ）およびガリウム（Ｇａ）の少なくとも１つの物質を添加して構成されたものが挙げられる。より具体的には、光反射層３１は、銀９８％，パラジウム１％，銅１％を含有する、いわゆるＡＰＣ合金である。
【００２３】
純銀および銀合金は、極めて大きな反射率を有する。これにより、光反射層３１は活性層２５の発光領域２５Ａから発せられる発光光のうち、射出窓であるＧａＮ層２２とは反対側に向かう光をＧａＮ層２２へ向けて反射する機能を発揮する。また、光反射層３１は、金属層３２Ａ（後出）および保護層３２と共にｐ側電極３０を構成しており、接続層３３と電気的に接続されている。そのため、光反射層３１は、ｐ型コンタクト層２７との電気的な接触性が高いことも要求される。
【００２４】
光反射層３１の上面には、金属層３２Ａが設けられている。この金属層３２Ａは、保護層３２を無電界めっき法により形成する際のめっき下地層（めっきシード層）として機能するものである。金属層３２Ａの構成材料は、例えばニッケルまたはニッケル合金である。
【００２５】
なお、半導体層２０およびｐ側電極３０を覆うように金属層３８が形成されている。但し、金属層３８と半導体層２０の端面との間には絶縁層３７が設けられており、金属層３８はｐ側電極３０の保護層３２のみと接している。
【００２６】
［発光ダイオードの製造方法］
次に、このような構成を備えた発光ダイオードの製造方法の一例について、図２から図８を参照しつつ詳細に説明する。図２〜図８は、いずれも、製造過程における発光ダイオードの断面構成を表すものである。ここでは、複数の発光ダイオードを一括形成する場合を例示して説明する。
【００２７】
最初に、図２（Ａ）に示したように、基板１０として例えばｃ面（面方位｛０００１｝）を主面とするサファイアを用意したのち、そのｃ面上に、バッファ層１１を介して、ＧａＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体からなる半導体膜２０Ａを、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ：有機金属気相成長）法により全面に亘って形成する。バッファ層１１もまた、ＭＯＣＶＤ法によりサファイアのｃ面上において低温成長させることにより形成されるものであり、例えば、厚さが３０ｎｍのアンドープのＧａＮにより構成される。この際、ＧａＮ系化合物半導体の原料としては、例えば、トリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩｎ）、アンモニア (ＮＨ3)を用い、ドナー不純物の原料としては、例えば、シラン（ＳｉＨ4 ）を用い、アクセプタ不純物の原料としては、例えばビス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ3 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス＝シクロペンタジエニルマグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。
【００２８】
詳細には、まず基板１０の表面（ｃ面）を、例えばサーマルクリーニングにより清浄する。続いて、清浄された基板１０上に、例えばＭＯＣＶＤ法により例えば５００℃程度の温度でバッファ層１１を低温成長させたのち、例えばＥＬＯなどの横方向結晶成長技術により例えば１０００℃の成長温度でＧａＮ層２２を成長させる。
【００２９】
次に、ＧａＮ層２２上に、例えばＭＯＣＶＤ法により、ｎ型コンタクト層２３，ｎ型クラッド層２４，活性層２５，ｐ型クラッド層２６およびｐ型コンタクト層２７を順次成長させる。ここで、インジウム（Ｉｎ）を含まない層であるｎ型コンタクト層２３，ｎ型クラッド層２４，ｐ型クラッド層２６およびｐ型コンタクト層２７の成長温度は例えば１０００℃程度とし、インジウム（Ｉｎ）を含む層である活性層２５の成長温度は例えば７００℃以上８００℃以下とする。このようにして半導体層２０を結晶成長させたのち、例えば６００℃以上７００℃以下の温度で数十分間加熱して、ｐ型クラッド層２６およびｐ型コンタクト層２７中のアクセプタ不純物を活性化させる。
【００３０】
次に、ｐ型コンタクト層２７上に、所定形状のレジストパターン４０を形成する。こののち、図２（Ｂ）に示したように、このレジストパターン４０をマスクとして、例えば塩素系ガスを用いたＲＩＥ(Reactive Ion Etching:反応性イオンエッチング) 法により、半導体膜２０Ａの露出部をバッファ層１１に達するまで掘り下げることにより、溝２９によって隔てられた複数の半導体層２０を形成する。
【００３１】
次に、図３（Ａ）に示したように、レジストパターン４０を除去したのち、ｐ型コンタクト層２７上に、例えばスパッタ法により光反射層３１と金属層３２Ａとを順に積層する。
【００３２】
金属層３２Ａを形成したのち、図３（Ｂ）に示したように、その金属層３２Ａをめっき下地層として利用した無電解めっき法により、光反射層３１を完全に覆うように保護層３２を形成する。これにより、ｐ側電極３０が得られる。このとき、ｐ型コンタクト層２７の上面（ｐ型クラッド層２６と反対側の面）、光反射層３１の端面、および金属層３２Ａの表面が少なくともめっき浴に浸漬するようにする。そうすることで、金属層３２Ａの表面だけでなく、金属層３２Ａの周囲領域におけるｐ型コンタクト層２７の表面においてもめっき成長が生じる。すなわち、ここでは、金属層３２Ａ、光反射層３１およびｐ型コンタクト層２７のうちの少なくとも１つを基点としてめっき成長が生じる。その結果、光反射層３１および金属層３２Ａの周囲を覆う緻密かつ強固な保護層３２が形成される。ここで、金属層３２Ａの厚さおよび構成材料の組成のうちの少なくとも一方を変化させることにより、金属層３２Ａおよび光反射層３１の表面電位、および、それらの表面電位によって変化するｐ型クラッド層２６の電位を調整することが望ましい。これにより、めっき浴中での電気化学的な反応性を制御し、めっき膜である保護層３２の形成領域（広がり）を調整することができるからである。特に、ｐ型クラッド層２６の電位は、ｐ型クラッド層２６自体の内部抵抗の大きさに応じて、金属層３２Ａから遠ざかれば遠ざかるほどそのめっき浴中での自然電位に収束していく。この電位の勾配を制御することにより、保護層３２の形成領域（広がり）の調整が可能である。なお、図３（Ａ），３（Ｂ）では、光反射層３１の上面全体を覆うように金属層３２Ａを設ける例を示したが、光反射層３１の上面の一部のみを覆うように金属層３２Ａを形成してもよい。このように金属層３２Ａの表面積を変化させることによっても電気化学反応の反応性を制御することができるので、所望の平面形状および断面形状を有する保護層３２が得られる。
【００３３】
そののち、半導体層２０およびバッファ層１１の露出部分を全て覆い、かつｐ側電極３０の少なくとも一部を露出させるように、選択的に絶縁層３７を形成する。ここでは、全体を覆うようにレジストを塗布することで絶縁膜を形成する。そののち、必要に応じて加熱処理（ベーキング）を行い、さらにフォトリソグラフィ技術を用いて保護層３２の上面の一部が露出するように上記絶縁膜を選択的に除去することで絶縁層３７を得る。
【００３４】
次に、図４（Ａ）に示したように、全体を覆うように、例えば銅（Ｃｕ）などからなる金属層３８を形成する。なお、金属層３８としては、銅のほかにチタン（Ｔｉ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），金（Ａｕ），クロム（Ｃｒ）などを用いることが可能である。
【００３５】
さらに、全体を覆うようにレジストなどを塗布することにより絶縁膜３９Ａを形成する。この際、隣り合う半導体層２０を隔てる溝２９を完全に充填し、かつ、自らの上面が平坦となるように十分な厚さで絶縁膜３９Ａを形成するとよい。そののち、必要に応じて加熱処理（ベーキング）を行ったのち、図４（Ｂ）に示したように、フォトリソグラフィ技術を用いて保護層３２の上面の一部が露出するように絶縁膜３９Ａを選択的に除去し、絶縁層３９を形成する。
【００３６】
続いて、例えば電気めっき法などにより銅（Ｃｕ）などからなるめっき膜を形成したのちパターニングすることにより、図５に示したようにｐ側電極３０と接続された接続層３３を形成する。こののち、接続層３３を覆い、かつその周囲埋めるように接着層４１を形成し、この接着層４１を介してサファイアなどからなる支持基板５０を接続層３３に貼り合わせる。
【００３７】
こののち、基板１０の裏面側から、例えばエキシマレーザを全面に亘って照射する。これによりレーザ・アブレーションを生じさせ、基板１０とバッファ層１１との界面を剥離させることにより両者を分離する。レーザ・アブレーションとは、レーザを照射されたバッファ層１１の一部が局所的に加熱されて昇華することにより、基板１０とバッファ層１１とが剥離する現象である。この際、剥離したバッファ層１１の表面には損傷層が生じることとなる。
【００３８】
このため、図６に示したように、バッファ層１１の−ｃ面を化学機械研磨（ＣＭＰ；Chemical Mechanical Polishing）法により研磨することにより、損傷層を確実に除去する。そのまま積層方向にＣＭＰを進行させるとバッファ層１１は全て除去され、研磨面には半導体層２０の底面、および溝２９の底部に位置する絶縁層３７が現れる。
【００３９】
さらにＣＭＰを進行させると溝２９の底面を埋める絶縁層３７が除去され、図７に示したように、研磨面は金属層３８に達することとなる。このように金属層３８が露出すると、金属層３８が露出する前と比較して研磨レートが大幅に低下する。よって、その変化を検出することにより所定の位置で精度良く研磨停止をすることができる。
【００４０】
ＣＭＰ法は、具体的には、ＳｉＯ2 （コロイダルシリカ）、ＣｅＯ2 、Ａｌ2Ｏ3 、ＭｎＯ2 等の研磨剤粒子を水酸化カリウム（ＫＯＨ）等の電解質、過酸化水素等の酸化剤、硝酸、弗酸、バッファード弗酸等の無機酸、カルボン酸等の有機酸、無機または有機アルカリ剤、有機系分散剤や界面活性剤等の薬剤を含む水中に分散させて得られる分散体を研磨液（ＣＭＰスラリー）として用いて研磨するものであり、通常は、ポリウレタン等からなる研磨パッドを用いて研磨する。このようなＣＭＰ法によれば、通常の研磨と異なり、化学的作用と機械的な作用が協働して、加工面に加工変質層を作らずに表面を削ることができる。そのうえ、ＣＭＰ法で用いる研磨剤粒子は、研磨面との接触界面を局部的に温度上昇させて化学反応を進行させたり、その反応生成物を研磨剤粒子の表面に吸着させて研磨を進行させたりすることができる。通常の研磨では、研磨剤粒子の機械的な作用により微小なマイクロクラック層が形成されて損傷部が発生してしまうおそれがある。これに対し、ＣＭＰ法を用いるようにすれば、微小なマイクロクラック層を発生させることなく研磨を行うことができる。したがって、のちの工程で電極などを形成する場合に、研磨面における接触抵抗の増加を抑制するのに有利となる。
【００４１】
さらに、ＣＭＰ処理により露出した半導体層２０におけるｐ側電極３０と反対側の面を覆うように、蒸着法などによりチタン（Ｔｉ）層、白金（Ｐｔ）層、および金（Ａｕ）層を順に積層したのち、所定形状となるようにパターニングすることによりｎ側電極３５を形成する（図８参照）。
【００４２】
最後に、半導体層２０ごとに分割するなどの所定の工程を経ることにより、本実施の形態の発光ダイオードが製造される。
【００４３】
このようにして製造された発光ダイオードでは、ｐ側電極３０およびｎ側電極３５に電流が供給されると、電流が活性層２５の発光領域２５Ａに注入され、これにより電子と正孔の再結合による発光が生じる。この発光領域２５Ａで生じた発光光のうち射出窓であるＧａＮ層２２へ直接向かう光Ｌ１は基板１０を透過して外部に射出され、ＧａＮ層２２とは反対側に向かう光Ｌ２，Ｌ３は光反射層３１によってＧａＮ層２２へ向けて反射されたのち、半導体層２０を透過して外部に射出される（図１参照）。
【００４４】
このとき、光Ｌ２，Ｌ３は極めて大きな反射率を有する銀（Ａｇ）を含んで構成された光反射層３１で反射されるので、光反射層３１が銀（Ａｇ）を含まない場合と比べて反射率や光抽出効率がより大きくなる。
【００４５】
［本実施の形態の作用・効果］
このように、本実施の形態では、バッファ層１１の上に溝２９によって隔てられたＧａＮなどからなる半導体層２０を複数形成したのち、その溝２９の底面を覆い、かつ、かつ半導体層２０の＋ｃ面と接するように金属層３８を形成した。そののち、半導体層２０の−ｃ面の側からＣＭＰを行い、バッファ層１１の全てと、半導体層２０の厚さ方向の一部とを除去するようにした。これにより、溝２９の底部に形成された金属層３８が研磨面に露出した時点で研磨レートが大幅に低下するので、ＣＭＰを過剰に進行させずに所定位置で停止することが容易となる。
【００４６】
この現象については、以下のように考えられる。まず、半導体層２０を構成するＧａＮは、内部分極などにより結晶場を有している。このため、金属層３８が研磨面に露出する前の段階では、半導体層２０におけるｐ側電極３０と接する側の面（＋ｃ面）、ならびにそれと導通するｐ側電極３０および金属層３８は、比較的貴な電位を有することとなる。一方、半導体層２０におけるｐ側電極３０と反対側の面（研磨される側の面，すなわち−ｃ面）は、比較的卑な電位を有することとなる。この状況では、＋ｃ面と−ｃ面との表面電位に差が生じていることから、ＣＭＰに用いる研磨液による−ｃ面での腐食が進行しやすい。ところが、ＣＭＰが進行して金属層３８が研磨面に露出すると、ＣＭＰ処理装置の研磨パッドと金属層３８との接触により研磨面と金属層３８とが等電位となる。すなわち、＋ｃ面と−ｃ面との表面電位が等しくなり、研磨液による−ｃ面での腐食が生じにくくなる。その結果、研磨レートが大幅に低下するものと考えられる。
【００４７】
また、本実施の形態では、電気抵抗の変化を検出しながら研磨処理を行い、金属層３８が研磨面に露出した際の電気抵抗の急激な変化が生じた時点で研磨処理を確実に停止することもできる。いずれにおいても、溝２９の深さに応じた厚さの半導体層２０が残存することとなる。すなわち、半導体膜２０Ａの＋ｃ面を掘り下げて形成した溝２９を埋めるように金属層３８を形成したのち、半導体層２０における−ｃ面の研磨を進行させるようにしたので、金属層３８が露出した時点で速やかに研磨を停止することができる。その結果、高精度の厚さを有する半導体層２０を容易かつ効率的に作製することができる。その結果、所望の性能を発揮する高信頼性の発光ダイオードを実現することができる。
【００４８】
なお、本実施の形態では、溝２９を形成するにあたり、半導体膜２０Ａの一部領域をバッファ層１１に達するまで掘り下げるようにしたが、厚み方向の途中まで掘り下げ、半導体膜２０Ａの一部を残すようにしてもよい。その場合にも、溝２９の底面を覆い、かつ半導体膜２０Ａの＋ｃ面と接するように金属層３８を形成しておけば、半導体膜２０Ａの＋ｃ面側からの研磨を、金属層３８が研磨面に露出した時点で正確に停止することができる。同時に、半導体膜２０Ａは、複数の半導体層２０に分離されることとなる。
【実施例】
【００４９】
本発明の実施例について詳細に説明する。
【００５０】
（実施例）
実施例として、上記実施の形態の説明に従い、図１の発光ダイオードを作製した。ここでは、まず、基板１０としてｃ面を主面とするサファイアを用意したのち、そのｃ面上に、ＭＯＣＶＤ法により５００℃で成長させ、厚さが３０ｎｍのアンドープのＧａＮからなるバッファ層１１を形成した。そののち、バッファ層１１の上に、アンドープのＧａＮをＥＬＯ技術により１０００℃で成長させ、厚さ０．５μｍのＧａＮ層２２を形成した。さらに、ＧａＮ層２２上に、ＭＯＣＶＤ法を用いて、ｎ型コンタクト層２３，ｎ型クラッド層２４，活性層２５，ｐ型クラッド層２６およびｐ型コンタクト層２７を順次成長させ、半導体膜２０Ａを得た。ここで、ｎ型コンタクト層２３，ｎ型クラッド層２４，ｐ型クラッド層２６およびｐ型コンタクト層２７の成長温度は１０００℃程度とし、活性層２５の成長温度は、緑色については７２０℃とし、青色については７８０℃とした。ｎ型コンタクト層２３は、厚さが４．０μｍのｎ型ＧａＮによって構成し、ｎ型クラッド層２４は、厚さが１．０μｍのｎ型ＡｌＧａＮによって構成した。活性層２５は、厚さが３．５ｎｍのアンドープＩｎx Ｇａ1-x Ｎ井戸層（０＜ｘ＜１）と厚さが７．０ｎｍのアンドープＩｎy Ｇａ1-y Ｎ障壁層（０＜ｙ＜１）とを一組としてこれを３組積層してなる多重量子井戸構造とした。ｐ型クラッド層２６は、厚さが０．５μｍのｐ型ＡｌＧａＮにより構成し、ｐ型コンタクト層２７は、厚さが０．１μｍの、ｐ型クラッド層２６よりも高いｐ型不純物濃度を有するｐ型ＧａＮにより構成した。
【００５１】
次に、ｐ側電極３０を所定位置に形成したのち、ＲＩＥ法を用いて半導体膜２０Ａを選択的にＧａＮ層２２に到達するまで掘り下げることで凸部２８および溝２９を形成した。そののち、全体を覆うように銅を用いて金属層３８を形成した。ここで、溝２９の深さを２．１μｍとした。すなわち、半導体層２０の厚さの目標値を２．１μｍとした。
【００５２】
続いて、基板１０をバッファ層１１から剥離させたのち、バッファ層１１およびＧａＮ層の−ｃ面を全体に亘って研磨した。その際、研磨時間（経過時間）と膜厚の変化との関係を調査した。その結果を図９に示す。図９では、横軸が研磨時間（分）を表し、縦軸が残存する半導体層２０（半導体膜２０Ａ）の膜厚を表す。なお、研磨液としては、水酸化カリウム（ＫＯＨ）を含むものを用い、研磨レートは０．０７μｍ／ｍｉｎ．とした。
【００５３】
（比較例）
金属層３８の代わりに、ビスフェノールフルオレンエポキシアクリレート酸付加物およびプロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）を主成分とする樹脂（新日鐵化学株式会社製「ＶＰＡ１００」）によって凸部２８および溝２９を覆うようにしたことを除き、他は同様にして比較例としての発光ダイオードを作製した。
【００５４】
図９に示したように、実施例（□で表示した曲線）では、半導体層２０の厚さが目標値とする２．１μｍに近づくほど研磨レートが低下し、２．１μｍに到達した時点（溝２９を埋める金属層３８が露出した時点）でほとんど研磨が進行しなくなった。これに対し、比較例（●で表示した曲線）では、半導体層２０の厚さが目標値とする２．１μｍに到達した時点（溝２９を埋める樹脂が露出した時点）で研磨レートがやや低下するものの、その後も研磨は進行し続けてしまった。
【００５５】
このように、本実施例によれば、所望の厚さを有する半導体層（ＧａＮ層）が容易に作製可能であることが確認できた。
【００５６】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記した実施の形態において説明した態様に限定されず、種々の変形が可能である。例えば、上記実施の形態では、半導体素子として発光ダイオードを例示して説明するようにしたが、本発明の半導体素子は、ＧａＮ層を有するトランジスタ等の他のデバイスをも含む概念である。
【符号の説明】
【００５７】
１０…基板、１１…バッファ層、２０Ａ…半導体膜、２０…半導体層、２２…ＧａＮ層、２３…ｎ型コンタクト層、２４…ｎ型クラッド層、２５…活性層、２５Ａ…発光領域、２６…ｐ型クラッド層、２７…ｐ型コンタクト層、２８…凸部、２９…溝、３０…ｐ側電極、３１…光反射層、３２Ａ…金属層、３２…保護層、３３…接続層、３５…ｎ側電極、３６…ｎ側バンプ部、３７…絶縁層、３８…金属層、３９…絶縁層、４０…レジストパターン、４１…接着層、５０…支持基板、Ｌ１，Ｌ２，Ｌ３…光。
【図１】
2011211097.tif 000003
【図２】
2011211097.tif 000004
【図３】
2011211097.tif 000005
【図４】
2011211097.tif 000006
【図５】
2011211097.tif 000007
【図６】
2011211097.tif 000008
【図７】
2011211097.tif 000009
【図８】
2011211097.tif 000010
【図９】
2011211097.tif 000011