(57)【要約】【課題】ＭＥＭＳ分野に適したＳＯＩ基板を提供する。【解決手段】  Ｓｉ基板と、前記Ｓｉ基板の一主面上に配置されたＳｉＯ２層と、前記ＳｉＯ２層上に配置され、前記Ｓｉ基板と前記ＳｉＯ２層との密着強度に比べ、前記ＳｉＯ２層との密着強度が小さいと共に、前記Ｓｉ基板に比べて厚みの小さいＳｉ層と、を含むＳＯＩ基板である。これにより、ＭＥＭＳ分野に適応したときに生産性を高めることができる。【選択図】  図１
2011114282.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ基板と、
前記Ｓｉ基板の一主面上に配置されたＳｉＯ２層と、
前記ＳｉＯ２層上に配置され、前記Ｓｉ基板と前記ＳｉＯ２層との密着強度に比べ、前記ＳｉＯ２層との密着強度が小さく、かつ、前記Ｓｉ基板に比べて厚みの小さいＳｉ層と、を含むＳＯＩ基板。
【請求項２】
前記ＳｉＯ２層と前記Ｓｉ層との間に、Ｎａを含む中間層を有する請求項１記載のＳＯＩ基板。
【請求項３】
Ｓｉ単結晶基板を熱酸化させることで、前記Ｓｉ単結晶基板の一主面上にＳｉＯ２層を形成するとともに、前記Ｓｉ単結晶基板のうち前記ＳｉＯ２層を除く領域をＳｉ基板とする第１工程と、
前記ＳｉＯ２層とＳｉ層とを対向配置して、前記熱酸化時の熱処理温度に比べ低い温度で加熱することで、前記ＳｉＯ２層と前記Ｓｉ層とを貼りあわせる第２工程と、を有するＳＯＩ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ基板およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、ハンドル層としてのＳｉ，絶縁層としてのＳｉＯ２，デバイス層としてのＳｉがこの順に積層されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板の用途が、ＬＳＩやＣＰＵ等の半導体分野に加えてＭＥＭＳ分野にも広がっている（例えば特許文献１参照）。
【０００３】
一般的にＭＥＭＳ分野においては、貼り合わせ法、すなわち、ハンドル層１０１となるＳｉ基板に絶縁層１０２となるＳｉＯ２層を形成した後、デバイス層１０３となる別のＳｉ基板とＳｉＯ２層とを高温（約１０００℃）で接合することにより製造されるＳＯＩ基板が用いられる。図３は、このようなＳＯＩ基板を用いて可動部を有するＭＥＭＳデバイスを作製する場合の製造方法を示す断面図である。具体的には、Ａ部において、デバイス層１０３直下の絶縁層１０２を除去することにより、Ａ部におけるデバイス層１０３が可動部となるようなＭＥＭＳデバイスである。
【０００４】
まず、図３（ａ）に示すように、Ａ部の周囲のデバイス層に貫通孔２００を形成する。次に、図３（ｂ）〜（ｅ）に示すように、貫通孔２００を通じて絶縁層１０２にＨＦ（フッ酸）溶液またはＨＦ蒸気を接触させてエッチングすることで、Ａ部におけるデバイス層１０３直下の絶縁層１０２を全て除去してエッチングを終了することでＭＥＭＳデバイスを製造できる。
【０００５】
なお、一般に、ハンドル層１０１−絶縁層１０２間の密着強度と、絶縁層１０２−デバイス層１０３間の密着強度とはほぼ等しいため、絶縁層１０２のエッチングは等方的に進行する。すなわち、エッチングは絶縁層１０２の厚み方向および平面方向（図の左右方向）に等方的に進む。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２８３３９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような従来のＳＯＩ基板を用いた場合には、この絶縁層１０２の除去速度（エッチングレート）が低いため、長時間の処理が必要となり、ＭＥＭＳデバイスの生産性が低くなるという問題点があった。このような問題点は、可動部の面積が大きくなるとさらに顕著となる。
【０００８】
本発明は、以上のような従来の技術における問題点を解決すべく案出されたものであり、その目的は、ＭＥＭＳ分野に用いるのに適したＳＯＩ基板およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のＳＯＩ基板は、Ｓｉ基板と、前記Ｓｉ基板の一主面上に配置されたＳｉＯ２層と、前記ＳｉＯ２層上に配置され、前記Ｓｉ基板と前記ＳｉＯ２層との密着強度に比べ、前記ＳｉＯ２層との密着強度が小さく、かつ、前記Ｓｉ基板に比べて厚みの小さいＳｉ層と、を含むものである。
【００１０】
また、本発明のＳＯＩ基板の製造方法は、Ｓｉ単結晶基板を熱酸化させることで、前記Ｓｉ単結晶基板の一主面上にＳｉＯ２層を形成するとともに、前記Ｓｉ単結晶基板のうち前記ＳｉＯ２層を除く領域をＳｉ基板とする第１工程と、前記ＳｉＯ２層とＳｉ層とを対向配置して、前記熱酸化時の熱処理温度に比べ低い温度で加熱することで、前記ＳｉＯ２層と前記Ｓｉ層とを貼りあわせる第２工程と、を有するものである。
【発明の効果】
【００１１】
本発明のＳＯＩ基板によれば、Ｓｉ基板とＳｉＯ２層との密着強度に比べ、ＳｉＯ２層とＳｉ層との密着強度が小さいことから、ＳｉＯ２層とＳｉ層との界面においてエッチングレートが高くなり、所望の部位において生産性よくＳｉ層をＳｉＯ２層から分離することができ、分離した界面からもエッチングを進めることができる。このため、所望の領域のＳｉＯ２層のみを他の部位に比べてエッチングレートを高めて処理することができるので、ＭＥＭＳ分野に用いるのに適したものとなる。
【００１２】
本発明のＳＯＩ基板の製造方法によれば、Ｓｉ基板とＳｉＯ２層との密着強度に比べ、ＳｉＯ２層とＳｉ層との密着強度を小さくすることができるので、ＭＥＭＳ分野に用いるのに適したものを製造することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明のＳＯＩ基板の一例を示す断面図である。
【図２】（ａ）〜（ｄ）はそれぞれ、図１に示すＳＯＩ基板を用いてＭＥＭＳデバイスを製造する各工程を示す断面図である。
【図３】（ａ）〜（ｅ）はそれぞれ、従来のＳＯＩ基板を用いてＭＥＭＳデバイスを製造する各工程を示す断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明のＳＯＩ基板について、図面を参照しつつ詳細に説明する。なお、図面において同様の箇所には同一の符号を付し、重複する説明を省略する。
【００１５】
図１は本発明のＳＯＩ基板の実施の形態の一例を示す断面図である。図１において、１はハンドル層となるＳｉ基板、２は絶縁層となるＳｉＯ２層、３はデバイス層となるＳｉ層である。
【００１６】
Ｓｉ基板１は、ＳＯＩ基板の支部部となるものであり、一般的に単結晶Ｓｉを研磨し形成される。
【００１７】
ＳｉＯ２層２は、Ｓｉ基板１上に形成され、単結晶Ｓｉを研磨した後に、その表面を熱酸化させて形成したり、イオン注入により形成したりする。このように、Ｓｉ基板１と一体的に形成されることで、Ｓｉ基板１とＳｉＯ２層２との密着強度は高くなる。
【００１８】
Ｓｉ層３は、ＳｉＯ２層２上に、Ｓｉ基板１とＳｉＯ２層２との密着強度に比べ、ＳｉＯ２層２とＳｉ層３との密着強度が小さくなるように形成される。例えば、別の単結晶Ｓｉ基板を貼り合わせるときに、熱処理温度や熱処理時間，貼り合わせ圧力等を調節すればよい。
【００１９】
Ｓｉ層３を熱処理により貼り合わせるためには、加熱により、貼り合わせる面同士の表面にそれぞれ形成されたＯＨ基から水分子を形成し、Ｓｉと酸素分子とを結合させることにより実現される。このため、貼り合わせ温度は、このような反応を進行させることができる温度であれば特に限定されない。例えば、ＳｉＯ２層２を形成するための熱酸化温度を１０００℃〜１３００℃としたときに、貼り合わせ温度を７００℃程度とすればよい。熱処理温度を上げ、熱処理時間を長く、貼り合わせ圧力を高く設定すれば、密着力は向上するので、所望の密着強度に合わせて、上述の反応が進行する範囲の貼り合せ温度と、処理時間，圧力を調整する。
【００２０】
このようにＳｉ基板１，ＳｉＯ２層２，Ｓｉ層３を順次積層することで本実施形態のＳＯＩ基板が構成される。
【００２１】
なお、従来のＳＯＩ基板は、貼り合わせにより形成する場合には、ＳｉＯ２層２を形成するための熱酸化温度と同程度の熱処理を行っており、Ｓｉ基板１とＳｉＯ２層２との密着強度と、ＳｉＯ２層２とＳｉ層３との密着強度とは同等であった。他にも、Ｓｉ基板に酸素を表面から離間した深さ位置に酸素濃度のピークを有するように打ち込み、熱処理を行なうことでＳＯＩ基板を作製する手法があるが、この方法でも、Ｓｉ基板１とＳｉＯ２層２との密着強度と、ＳｉＯ２層２とＳｉ層３との密着強度とは同等であった。
【００２２】
上述のような本実施形態で説明したＳＯＩ基板をＭＥＭＳ分野に適用する場合について、図２を用いて説明する。図２は、図１に示すＳＯＩ基板を用いて可動部を有するＭＥＭＳデバイスを作製する場合の製造方法を示す断面図である。具体的には、Ａ部において、Ｓｉ層３直下のＳｉＯ２層２を除去することにより、Ａ部におけるＳｉ層３が可動部となるようなＭＥＭＳデバイスである。
【００２３】
まず、図２（ａ）に示すように、Ａ部の周囲のデバイス層（Ｓｉ層３）に貫通孔２０を形成する。貫通孔２０は、ＫＯＨ（水酸化カリウム），ＴＭＡＨ（４メチル水酸化アンモニウム）等のウエットエッチング、またはＲＩＥによるドライエッチングにより形成される。
【００２４】
次に、図２（ｂ）〜（ｄ）に示すように、貫通孔２０を通じてＨＦ（フッ酸）溶液またはＨＦ蒸気を導入し、ＳｉＯ２層２をエッチングする。そして、図２（ｄ）に示すように、Ａ部におけるＳｉ層３直下のＳｉＯ２層２を全て除去してエッチングを終了することでＭＥＭＳデバイスを製造できる。
【００２５】
ここで、ＳｉＯ２層２は厚み方向および平面方向（図の左右方向）にエッチングが進行するが、図１に示すＳＯＩ基板では、Ｓｉ基板１とＳｉＯ２層２との密着強度よりも、ＳｉＯ２層２とＳｉ層３との密着強度を小さくしていることから、ＳｉＯ２層２とＳｉ層３との界面での左右方向におけるエッチングの進行が選択的に進む。その結果、Ａ部直下のＳｉＯ２層２とＳｉ層３とを迅速に分離することができ、それにより、Ａ部直下において選択的にＳｉＯ２層２がエッチャントと接触する面積を広げることができる。なお、Ａ部直下には周囲から（図の左右両方向から）エッチャントが浸入するため、Ａ部直下のみにおいて選択的にＳｉＯ２層２とＳｉ層３とを分離することができる。そして、ＳｉＯ２層２のうちＳｉ層３と分離した面にもエッチャントが接触するため、所望の部位のエッチングレートのみを向上させることができる。このため、同じ面積のＡ部を可動部とする工程にかかる処理時間を、図３に示すような従来の等方的なエッチングに比べ、飛躍的に短くすることができる。以上のように、図１に示すＳＯＩ基板を用いてＭＥＭＳデバイスを製造することでＭＥＭＳデバイスの生産性を高くすることができる。すなわち、ＭＥＭＳ分野に用いるのに適したＳＯＩ基板となる。
【００２６】
さらに、図３に示すように、従来のＳＯＩ基板においては、エッチングが等方的に進行するため、除去したいＡ部直下の絶縁層１０２のみでなく、固定部となるＢ部直下の絶縁層１０２（図３（ｅ）のｂ領域）も同じスピードで除去されるため、固定部の面積を大きくとる必要があり、ＭＥＭＳデバイス装置の大型化を招くという問題点もあった。これに対して、図１に示すＳＯＩ基板によれば、上述の通り、Ａ部直下において選択的にＳｉＯ２層２がエッチャントと接触する面積を広げることで、Ａ部直下の領域のＳｉＯ２層２のみのエッチング速度を向上させることができる。これにより、Ａ部の周囲にある固定部となるＢ部直下のＳｉＯ２層２（図２（ｄ）のｂ領域）の除去を大幅に減らすことができるので、固定部Ｂに必要な面積を小さくすることができ、ＭＥＭＳデバイスの小型化を可能とすることができる。
【００２７】
このように、図１に示すＳＯＩ基板をＭＥＭＳ分野に適したものとすることができる。
【００２８】
なお、本発明の構造は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を加えることができる。
【００２９】
例えば、図１においては、ＳｉＯ２層２とＳｉ層３との接着強度を、貼り合わせ時の製造条件で調整したが、ＳｉＯ２層２とＳｉ層３との間に中間層を設けることで調整してもよい。
【００３０】
例えば、Ｎａを含む中間層を設けた場合には、ＳｉＯ２層２とＳｉ層３との貼り合わせを、上述の熱処理による直接接合に比べて低温で処理可能な陽極接合を用いることができるので、一体的に形成されたＳｉ基板１とＳｉ層３との接着強度に比べてＳｉＯ２層２とＳｉ層３との接着強度を小さくなるように調整できる。
【００３１】
このような中間層は、例えば、熱酸化によりＳｉＯ２層２を形成した後に、スパッタ装置によりＮａを含むホウケイ酸ガラス（例えばパイレックス（商標）ガラス）をスパッタで蒸着することで形成できる。これにより、この中間層に含まれるＮａの存在により、例えば熱処理温度を４００℃で行なう陽極接合が可能となる。
【００３２】
また、ＳｉＯ２層２およびＳｉ層３の貼り合せ面にプラズマを照射し、ＯＨ基を活性化させた状態で、両者を貼り合わせることで、室温での貼り合わせが可能となる。この場合も、一体的に形成されたＳｉ基板１とＳｉ層３との接着強度に比べてＳｉＯ２層２とＳｉ層３との接着強度を小さくなるように調整できる。
【００３３】
なお、Ｓｉ基板１とＳｉＯ２層２との密着強度と、ＳｉＯ２層２とＳｉ層３との密着強度は、直接引き剥がすことで測定する、通常の引張り試験で確認することができる。すなわち、引張り試験機でチャッキングできるステンレス鋼などの部材に、Ｓｉ基板１の裏面を接着することで実現できる。
【００３４】
次に、本発明のＳＯＩ基板の製造方法について説明する。
【００３５】
（第１工程）
Ｓｉ単基板を熱酸化させることで、Ｓｉ単基板の一主面上にＳｉＯ２層２を形成する。なお、Ｓｉ単結晶基板のうち、ＳｉＯ２層２を除く部分をＳｉ基板１とする。熱酸化は、例えば酸素雰囲気で１０００℃程度すればよい。なお、この工程における熱処理時間は、ＳｉＯ２層２の膜厚により調整する。
【００３６】
（第２工程）
ＳｉＯ２層２とＳｉ層３とを対向配置して、熱酸化時の熱処理温度に比べ低い温度で加熱することで貼りあわせる。例えば、熱酸化を１０００℃で行った場合には、７００℃で１０分〜６０分間両者を接触させればよい。
【００３７】
Ｓｉ層３は、Ｓｉ基板１よりも厚みが小さいものを接触させて接合してもよいし、厚いＳｉ層を接合した後にＳｉＯ２層２と接触していない側の面を研磨するなどして厚みを調整してもよい。
【実施例】
【００３８】
次に、図１に示すＳＯＩ基板の実施例を説明する。
【００３９】
まず、厚み５００μｍのＳｉ基板１上に、熱酸化にてＳｉＯ２層２を厚み１μｍ成膜した。なお、熱酸化処理の温度は１０５０℃，処理時間は５時間とした。次に、ＳｉＯ２層２に、厚み２００μｍの別のＳｉ基板を接触させて７５０℃で２０分間処理を行うことで両者を貼り合わせたのち、厚み２０μｍまで研磨を行ない、Ｓｉ層３とした。これにより、図１に示すＳＯＩ基板を形成した。
【００４０】
次に、Ｓｉ層３上にマスクを形成し、通常のフォトリソグラフィ手法により、所望の形状にパターニングを行った。次に、ＲＩＥ装置により、Ｓｉ層３のエッチングを行い、貫通孔２０を形成しＳｉＯ２層２を露出させた。次に、ＨＦ蒸気によるエッチングを行ない、所望の領域のＳｉＯ２層２を除去して、図２に示すようなＭＥＭＳデバイスを形成した。
【００４１】
上述のような、本実施例のＳＯＩ基板を用いた場合には、３０分の加工時間で、幅２０μｍの可動部を、直下のＳｉＯ２層２を除去することで、形成することができた。これに対し、従来のＳＯＩ基板を用いて同様の加工を行った場合には３時間を要した。これにより、本実施例のＳＯＩ基板を用いることにより、所望の領域におけるＳｉＯ２層２の除去を短時間で実現できることを確認した。
【符号の説明】
【００４２】
１  Ｓｉ基板
２  ＳｉＯ２層
３  Ｓｉ層
【図１】
2011114282.tif 000003
【図２】
2011114282.tif 000004
【図３】
2011114282.tif 000005