(57)【要約】【課題】固定パターンノイズの除去に有用な技術を提供する。【解決手段】光電変換部をそれぞれ含む複数の画素が配列された画素配列と、前記画素配列に接続された複数の信号線と、前記画素配列から前記信号線を介して伝達された信号をそれぞれ増幅する複数の列アンプとを備え、前記列アンプは、第１入力端子と、第１出力端子と、第２入力端子および第２出力端子を有する増幅器と、前記第２入力端子と前記第１出力端子との間に配された帰還容量と、前記第１入力端子に接続された電極および前記第２入力端子に接続された電極を含む入力容量と、前記第２入力端子と前記第２出力端子との間に配された第１スイッチと、前記第１出力端子と前記第２出力端子との間に配された第２スイッチと、参照電圧端子と前記第１出力端子との間に配された第３スイッチとを有する。【選択図】図４
2011004390.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部をそれぞれ含む複数の画素が配列された画素配列と、前記画素配列に接続された複数の信号線と、前記画素配列から前記信号線を介して伝達された信号をそれぞれ増幅する複数の列アンプと、を備えた撮像装置であって、
前記列アンプは、
第１入力端子と、
第１出力端子と、
第２入力端子および第２出力端子を有する増幅器と、
前記第２入力端子と前記第１出力端子との間に配された帰還容量と、
前記第１入力端子に接続された電極および前記第２入力端子に接続された電極を含む入力容量と、
前記第２入力端子と前記第２出力端子との間に配された第１スイッチと、
前記第１出力端子と前記第２出力端子との間に配された第２スイッチと、
参照電圧端子と前記第１出力端子との間に配された第３スイッチとを有する、
ことを特徴とする撮像装置。
【請求項２】
前記増幅器はソース接地増幅回路を含んで構成されることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記増幅器は、前記第２入力端子としての反転入力端子と、前記参照電圧端子に接続された非反転入力端子と、前記第２出力端子とを含む演算増幅器と、
を含む、
ことを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記列アンプは、第１期間において、前記参照電圧端子が前記第１出力端子に接続されるとともに前記第２出力端子が前記第２入力端子に接続された第１状態になっており、前記第１期間より後の第２期間及び前記第２期間より後の第３期間において、前記第２出力端子が前記第１出力端子に接続された第２状態になっており、
前記列アンプは、前記第２期間において、第１信号を生成し、前記第３期間において、前記画素配列から出力され前記信号線を介して伝達された信号を増幅することにより、前記増幅した信号と前記第１信号とを含む第２信号を生成する
ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記列アンプは、前記第１期間において前記増幅器の前記第２出力端子から出力された信号を前記第２期間において前記増幅器のオープンループゲインに応じて圧縮することにより、前記第２期間に前記第１信号を生成する
ことを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記列アンプは、前記第１期間に、前記第１スイッチおよび前記第３スイッチがオンするとともに前記第２スイッチがオフすることにより前記第１状態になっており、前記第２期間に、前記第１スイッチおよび前記第３スイッチがオフするとともに前記第２スイッチがオンすることにより前記第２状態になっている
ことを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記第２スイッチは、ＣＭＯＳスイッチである
ことを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
【請求項８】
前記第１信号を保持する第１保持部と、
前記第２信号を保持する第２保持部と、
をさらに備え、
前記第１期間に、前記第１保持部が前記第１信号を保持し、前記第２期間に、前記第２保持部が前記第２信号を保持し、前記第３期間に、前記第１保持部により保持された前記第１信号が出力されるとともに前記第２保持部により保持された前記第２信号が出力される
ことを特徴とする請求項４に記載の撮像装置。
【請求項９】
請求項１乃至８のいずれか１項に記載の撮像装置と、
前記撮像装置の撮像面へ像を形成する光学系と、
前記撮像装置から出力された信号を処理して画像データを生成する信号処理部と、
を備えたことを特徴とする撮像システム。
【請求項１０】
光電変換部をそれぞれ含む複数の画素が配列された画素配列と、前記画素配列に接続された複数の信号線と、前記画素配列から前記信号線を介して伝達された信号をそれぞれ増幅する複数の列アンプと、前記複数の列アンプから複数の信号が順次に転送される出力アンプとを有する撮像装置の駆動方法であって、
前記列アンプは、
第１入力端子と、
第１出力端子と、
第２入力端子および第２出力端子を有する増幅器と、
前記第２入力端子と前記第１出力端子との間に配された帰還容量と、
前記第１入力端子に接続された電極および前記第２入力端子に接続された電極を含む入力容量と、
前記第２入力端子と前記第２出力端子との間に配された第１スイッチと、
前記第１出力端子と前記第２出力端子との間に配された第２スイッチと、
参照電圧端子と前記第１出力端子との間に配された第３スイッチとを有し、
前記駆動方法は、
前記参照電圧端子を前記第１出力端子に接続するとともに前記第２出力端子を前記第２入力端子に接続するステップと、
前記第２出力端子を前記第１出力端子に接続することにより第１信号を生成するステップと、
前記画素配列から前記信号線を介して伝達された信号を増幅することにより、前記増幅した信号と前記第１信号とを含む第２信号を生成するするステップと、
を含むことを特徴とする撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システム、及び撮像装置の駆動方法に関する。
【背景技術】
【０００２】
特許文献１には、複数の画素が２次元状に配列された画素配列における各列の画素から出力された信号を各列のゲインアンプ４１で増幅することが記載されている。ＭＯＳスイッチ５４が導通している時に、ゲインアンプ４１は電圧フォロワとして動作し、反転入力部４８が初期化される。供給端子４５に印加しているパルスに同期したパルスを供給端子５８に印加することによって、出力部５１の電位を、非反転入力部４７の電位にゲインアンプ４１のオフセット電圧を上乗せしたものとし、容量２３にゲインアンプ４１のオフセットを蓄積する。次に、パルス端子１４に印加しているパルスをハイレベルにすることで、フォトダイオード２で生成された光信号を、転送用ＭＯＳトランジスタ４を通してＭＯＳトランジスタ３のゲートに転送する。ここで、ＭＯＳトランジスタ３のゲートに転送した光信号には、画素１の電位のリセット時に発生したノイズ信号が重畳される。
【０００３】
引き続き、パルス供給端子３８にハイレベルのパルスを印加すると、ゲインアンプ４１に、ノイズ信号が重畳された光信号に基づく増幅信号が入力されることになる。このとき、ＭＯＳスイッチ５４が非道通であるので、この入力信号は電圧帰還型の演算増幅器（オペアンプ）として動作し、容量５５、５６の容量分割比で決まるゲイン倍に増幅される。このため、容量２４にはゲインアンプの出力信号に、ゲインアンプ４１のオフセットレベルが重畳された信号が蓄積される。容量５５、５６の値をそれぞれＣ１、Ｃ２とすると、（Ｃ１＋Ｃ２）／Ｃ２がゲインとなる。
【０００４】
水平走査回路３４が駆動されれば、第１列選択出力線３５−１、第２列選択出力線３５−２に出力されているパルス信号が順次ハイレベルとなる。容量２３、２４に蓄積された信号は、それぞれＭＯＳトランジスタ２９、３０を通して水平出力線２７、２８に出力される。水平出力線２７、２８に導かれた各信号は差動アンプ３９に入力され、差分が演算され、出力端子４０から光信号に基づく増幅信号が出力される。これにより、特許文献１によれば、ゲインアンプ４１のオフセットは差動アンプ３９によって除去されるとしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−０５１９８９号公報
【特許文献２】特開２００３−１９８９４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年ますます撮像装置に要求される性能も高度化しており、多画素化は開発における不可欠な課題とされている。撮像装置において多画素化を行う場合は、画素サイズの縮小を余儀なくされる。一般的な撮像装置においては、列に対応した読み出しのための回路を有するため、画素サイズの縮小に伴い読み出し回路の狭ピッチ化も必要となる。
【０００７】
本発明者は、現在主流の画素ピッチ１μｍ〜３μｍ程度の撮像装置において、ゲインアンプのオフセットが差動アンプによって十分に除去しきれないレベルにあることを見出した。ゲインアンプのオフセットを差動アンプによって十分に除去しきれないと、固定パターンノイズが残存した画像信号を出力することになるので、それにより得られる画像の画質の劣化をもたらす。
【０００８】
また、ゲインアンプのオフセットを撮像装置の後段で除去する場合であっても、ゲインアンプのオフセットのレベルが大きいと、ゲインアンプのオフセットを十分に除去しきれない可能性がある。この場合も、固定パターンノイズが残存した画像信号を出力することになるので、それにより得られる画像の画質が劣化する。
【０００９】
本発明は、固定パターンノイズの除去に有用な技術を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の１つの側面は、撮像装置に係り、前記撮像装置は、光電変換部をそれぞれ含む複数の画素が配列された画素配列と、前記画素配列に接続された複数の信号線と、前記画素配列から前記信号線を介して伝達された信号をそれぞれ増幅する複数の列アンプとを備え、前記列アンプは、第１入力端子と、第１出力端子と、第２入力端子および第２出力端子を有する増幅器と、前記第２入力端子と前記第１出力端子との間に配された帰還容量と、前記第１入力端子に接続された電極および前記第２入力端子に接続された電極を含む入力容量と、前記第２入力端子と前記第２出力端子との間に配された第１スイッチと、前記第１出力端子と前記第２出力端子との間に配された第２スイッチと、参照電圧端子と前記第１出力端子との間に配された第３スイッチとを有する。
【発明の効果】
【００１１】
本発明によれば、固定パターンノイズの除去に有用な技術が提供される。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係る撮像装置の構成を示す図。
【図２】第１実施形態における画素の構成を示す図。
【図３】第１実施形態における列アンプの構成を示す図。
【図４】第１実施形態に係る撮像装置の動作を示すタイミングチャート。
【図５】第１実施形態に係る撮像装置を適用した撮像システムの構成図。
【図６】第２実施形態における列アンプの構成を示す図。
【図７】反転増幅器のバリエーションを示す図。
【発明を実施するための形態】
【００１３】
（第１実施形態）
本発明の第１実施形態に係る撮像装置１００を、図１〜図４を用いて説明する。図１は、第１実施形態に係る撮像装置１００の構成を示す図である。撮像装置１００は、画素配列ＰＡ、複数の信号線１０３（図１には１つの信号線１０３のみ図示されている）、垂直走査回路１１５、複数の列増幅部ＣＡ（図１には１つの列増幅部ＣＡのみが図示されている）、水平走査回路１１６、及び出力アンプ１１４を備える。画素配列ＰＡでは、複数の画素Ｐ１１，・・・，Ｐ１ｊ，・・・，Ｐｎｊ，・・・，Ｐｍｊ，・・・，Ｐｍｋが１次元状又は２次元状に配列されている。図１では、複数の画素が２次元状に配列された画素配列ＰＡの構成が例示されている。画素Ｐ１１は、図２に示すように、光電変換部２０１、転送部２０２、電荷電圧変換部２０３、リセット部２０４、出力部２０５、及び選択部２０６を含む。なお、図２は、本発明の実施形態における画素Ｐ１１の構成を示す図である。ここでは、画素Ｐ１１の構成を中心に説明するが、他の画素の構成も画素Ｐ１１の構成と同様である。
【００１４】
光電変換部２０１は、入射する光に応じた電荷を発生させる。光電変換部２０１は、例えば、フォトダイオードである。転送部２０２は、光電変換部２０１で発生した電荷を電荷電圧変換部２０３へ転送する。転送部２０２は、例えば、転送トランジスタであり、垂直走査回路１１５からアクティブレベルの転送制御信号ｐｔｘがゲートに供給された際にオンすることにより、光電変換部２０１で発生した電荷を電荷電圧変換部２０３へ転送する。電荷電圧変換部２０３は、転送された電荷を電圧に変換する。電荷電圧変換部２０３は、例えば、フローティングディフュージョンである。リセット部２０４は、電荷電圧変換部２０３をリセットする。リセット部２０４は、例えば、リセットトランジスタであり、垂直走査回路１１５からアクティブレベルのリセット制御信号ｐｒｅｓがゲートに供給された際にオンすることにより、電荷電圧変換部２０３をリセットする。
【００１５】
出力部２０５は、電荷電圧変換部２０３の電圧に応じた信号を信号線１０３へ出力する。出力部２０５は、例えば、増幅トランジスタであり、信号線１０３に接続された電流源負荷１０４とともにソースフォロワ動作を行うことにより、電荷電圧変換部２０３の電圧に応じた信号を信号線１０３へ出力する。出力部２０５は、リセット部２０４により電荷電圧変換部２０３がリセットされた状態で電荷電圧変換部２０３の電圧に応じたノイズ信号を信号線１０３へ出力する。出力部２０５はまた、転送部２０２により光電変換部２０１で発生した電荷が電荷電圧変換部２０３へ転送された状態で電荷電圧変換部２０３の電圧に応じた光信号を信号線１０３へ出力する。選択部２０６は、画素Ｐ１１を選択状態／非選択状態にする。選択部２０６は、例えば、選択トランジスタであり、垂直走査回路１１５からアクティブレベルの選択制御信号ｐｓｅｌがゲートに供給された際にオンすることにより、画素Ｐ１１を選択状態にする。選択部２０６は、垂直走査回路１１５からノンアクティブレベルの選択制御信号ｐｓｅｌがゲートに供給された際にオフすることにより、画素Ｐ１１を非選択状態にする。複数の信号線１０３は、画素配列ＰＡにおける複数列の画素に接続されている。例えば、図１に示された信号線１０３には、第ｊ列の画素Ｐ１ｊ，・・・，Ｐｎｊ，・・・，Ｐｍｊが接続されている。
【００１６】
垂直走査回路１１５は、画素配列ＰＡにおける複数の行を垂直方向に走査するように画素配列ＰＡにおける信号を読み出すべき読み出し行を選択し、読み出し行の画素（読み出し画素）から信号が信号線１０３へ出力されるように駆動する。複数の列増幅部ＣＡは、読み出し行における複数列の画素から出力された信号を複数の信号線１０３を介して受ける。複数の列増幅部ＣＡは、画素配列ＰＡにおける複数列に対応している。各列増幅部ＣＡは、読み出し画素を選択するための選択期間ＳＰ（図４参照）において、読み出し画素から信号線１０３へ異なるタイミングで出力されたノイズ信号と光信号とをそれぞれ受ける。各列増幅部ＣＡは、ノイズ信号と光信号との差分信号を求め、求めた差分信号を増幅して出力アンプ１１４へ転送する。具体的には、各列増幅部ＣＡは、列アンプ１０５及び保持回路ＨＣを含みうる。列アンプ１０５は、図３に示すように、第１入力端子Ｚと、第１出力端子Ｙと、演算増幅器３０１と、帰還容量３０３と、第１スイッチ３０４と、第２スイッチ３０５と、第３スイッチとを含みうる。演算増幅器３０１は、反転入力端子（第２入力端子）３０１１と、非反転入力端子３０１２と、出力端子（第２出力端子）３０１３とを含む。非反転入力端子３０１２には、参照電圧Ｖｒｅｆが供給される参照電圧端子に接続されている。帰還容量３０３は、第１電極３０３１と第２電極３０３２とを含む。
【００１７】
各列増幅部ＣＡでは、列アンプ１０５が、選択期間ＳＰにおける第１期間Ｔ１（図４参照）において第１状態になっている。第１状態は、演算増幅器３０１の非反転入力端子３０１２が帰還容量３０３の第１電極３０３１に接続されるとともに演算増幅器３０１の出力端子３０１３がその反転入力端子３０１１と帰還容量３０３の第２電極３０３２とに接続された状態である。これにより、演算増幅器３０１の出力端子３０１３から演算増幅器３０１のオフセットと参照電圧Ｖｒｅｆとを含む信号が出力される。帰還容量３０３の第１電極３０３１には、演算増幅器３０１のオフセットと参照電圧Ｖｒｅｆとを含む信号が入力される。帰還容量３０３の第２電極３０３２には、参照電圧Ｖｒｅｆが供給される参照電圧端子が接続されている。すなわち、列アンプ１０５では、帰還容量３０３が、第２電極３０３２の参照電圧Ｖｒｅｆを基準として演算増幅器３０１のオフセットを蓄積する。
【００１８】
列アンプ１０５は、選択期間ＳＰにおける第１期間Ｔ１より後の第２期間Ｔ２において、第２状態になっている。第２状態は、演算増幅器３０１の出力端子３０１３が帰還容量３０３の第１電極３０３１に接続されるとともに演算増幅器３０１の反転入力端子３０１１が帰還容量３０３の第２電極３０３２に接続された状態である。これにより、帰還容量３０３の第１電極３０３１には、演算増幅器３０１のオフセットと参照電圧Ｖｒｅｆとを含む信号が保持される。帰還容量３０３の第２電極３０３２には、演算増幅器３０１のオフセットのＫ倍（Ｋ≠１かつＫ≒１）と参照電圧Ｖｒｅｆとを含む信号が入力される。これにより、列アンプ１０５は、演算増幅器３０１の反転入力端子３０１１にそのオフセットの（１−Ｋ）倍の信号が帰還されるので、第１期間に出力された演算増幅器３０１のオフセットよりも低減されたオフセットを含む第１信号を生成する。具体的には、列アンプ１０５は、第１期間Ｔ１に演算増幅器３０１の出力端子３０１３から出力された信号すなわち演算増幅器３０１のオフセットを第２期間Ｔ２に演算増幅器のオープンループゲインＧに応じて圧縮する。これにより、列アンプ１０５は、第２期間Ｔ２において第１信号を生成する。さらに具体的には、列アンプ１０５は、演算増幅器３０１のオープンループゲインＧに応じて、演算増幅器３０１のオフセットを１／（１＋Ｇ）倍に圧縮することにより、第１信号を演算増幅器３０１の出力端子３０１３から出力する。第１信号は、低減されたオフセットと参照電圧Ｖｒｅｆとを含む信号になる。低減されたオフセットは、演算増幅器３０１のオフセットを１／（１＋Ｇ）倍に圧縮した信号になる。第１信号は、例えば、Ｎ信号である。列アンプ１０５は、生成した第１信号を保持回路ＨＣへ供給する。保持回路ＨＣは、供給された第１信号を一時的に保持する。
【００１９】
列アンプ１０５は、選択期間ＳＰにおける第２期間Ｔ２より後の第３期間Ｔ３において、読み出し画素から出力され信号線１０３を介して伝達された信号すなわちノイズ信号と光信号との差分信号を求める。列アンプ１０５は、差分信号を増幅することにより、増幅した差分信号と第１信号とを含む第２信号を生成する。第２信号は、例えば、Ｓ信号である。列アンプ１０５は、生成した第２信号を保持回路ＨＣへ供給する。保持回路ＨＣは、供給された第２信号を一時的に保持する。
【００２０】
なお、列アンプ１０５は、第２期間Ｔ２に、ノイズ信号を増幅することにより、増幅したノイズ信号と上記の低減されたオフセットとを含む信号を第１信号として生成しても良い。列アンプ１０５は、第３期間Ｔ３に、光信号を増幅することにより、増幅した光信号と第１信号とを含む信号を第２信号として生成しても良い。この場合、ノイズ信号と光信号との差分をとる処理は出力アンプ１１４により行われることになる。
【００２１】
各列増幅部ＣＡでは、保持回路ＨＣが、選択期間ＳＰより後の（読み出し行に対する）水平走査期間ＨＴにおいて、第１信号及び第２信号をそれぞれ出力アンプ１１４へ転送する。例えば、保持回路ＨＣは、保持している第１信号を水平出力線１１２へ転送する動作と保持している第２信号を水平出力線１１３へ転送する動作とを並行して行うことにより、第１信号と第２信号とを並行して出力アンプ１１４へ転送する。なお、複数列の保持回路ＨＣと出力アンプ１１４とは、１つの水平出力線で接続されていてもよい。この場合、例えば、保持回路ＨＣは、保持している第１信号と第２信号とを水平出力線へ異なるタイミングで転送することにより、第１信号と第２信号とを異なるタイミングで出力アンプ１１４へ転送する。水平走査回路１１６は、複数列の保持回路ＨＣを水平方向に走査することにより、複数列の保持回路ＨＣに保持された複数列の信号（第１信号及び第２信号）が順次に水平出力線を介して出力アンプ１１４へ転送されるようにする。出力アンプ１１４には、複数の増幅部ＣＡから複数の信号が水平信号線（１１２，１１３）経由で順次に転送される。出力アンプ１１４は、転送された各列の信号（第１信号及び第２信号）に基づいて画像信号を生成して出力する。すなわち、出力アンプ１１４は、第１信号と第２信号との差分をとるＣＤＳ処理を行うことにより、画像信号を生成して後段（例えば、図５に示す撮像信号処理回路９５）へ出力する。ここで、ＣＤＳは、Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇの略である。なお、出力アンプ１１４は、後段（例えば、図５に示す撮像信号処理回路９５）で差分がとられるＣＤＳ処理が行われることにより画像信号が生成されるように、第１信号と第２信号とをそれぞれ増幅して出力してもよい。
【００２２】
このように、本実施形態によれば、第１期間Ｔ１に演算増幅器３０１から出力されたオフセットを第２期間Ｔ２に圧縮する。第１期間Ｔ１に出力された演算増幅器３０１のオフセットよりも低減されたオフセットを含む第１信号を生成する。そして、増幅された差分信号と第１信号とを含む第２信号を生成する。さらに、第１信号と第２信号とが出力アンプ１１４に転送される。すなわち、出力アンプ１１４へ転送される信号における演算増幅器３０１のオフセットのレベルが第１期間Ｔ１に出力されていたレベルから低減されているので、演算増幅器３０１のオフセットを出力アンプ１１４によって十分に除去することができる。あるいは、演算増幅器３０１のオフセットを出力アンプ１１４の後段（例えば、図５に示す撮像信号処理回路９５）によって十分に除去することができる。したがって、固定パターンノイズが除去された画像信号を得ることができる。
【００２３】
次に、各列アンプ１０５の詳細構成を、図３を用いて説明する。図３は、本発明の実施形態における列アンプ１０５の構成を示す図である。列アンプ１０５は、演算増幅器３０１、入力容量３０２、帰還容量３０３、第１スイッチ３０４、第２スイッチ３０５、及び第３スイッチ３０６を含む。演算増幅器３０１は、反転入力端子（第２入力端子）３０１１、非反転入力端子３０１２、出力端子（第２出力端子）３０１３を含む。非反転入力端子３０１２には、参照電圧Ｖｒｅｆが供給されている。入力容量３０２は、第３電極３０２３及び第４電極３０２４を含む。第３電極３０２３には、信号線１０３と列アンプ１０５の入力端子Ｚとを介してノイズ信号又は光信号が入力される。第４電極３０２４は、演算増幅器３０１の反転入力端子３０１１に接続されている。帰還容量３０３は、第１電極３０３１及び第２電極３０３２を含む。
【００２４】
第１スイッチ３０４は、演算増幅器３０１の反転入力端子３０１１と出力端子３０１３との間に配されている。第１スイッチ３０４は、例えば、ＭＯＳトランジスタであり、垂直走査回路１１５又はタイミング発生部９８（図５参照）からアクティブレベルの制御信号ｐｃがゲートに供給された際にオンする。これにより、第１スイッチ３０４は、演算増幅器３０１の反転入力端子３０１１と出力端子３０１３とを接続する。
【００２５】
第２スイッチ３０５は、第１電極３０３１と演算増幅器３０１の出力端子３０１３との間に配されている。第２スイッチ３０５は、例えば、ＣＭＯＳスイッチ（ＣＭＯＳ構成のトランジスタ対）であり、垂直走査回路１１５又はタイミング発生部９８（図５参照）からアクティブレベルの制御信号ｐｅ及びｐｅ＿ｂがゲートに供給された際にオンする。このとき、第１電極３０３１が演算増幅器３０１の出力端子３０１３に接続されるとともに第２電極３０３２が演算増幅器３０１の反転入力端子３０１１に接続された状態が形成される。また、第２スイッチ３０５は、オンした際に、演算増幅器３０１の出力端子３０１３から出力された信号を列アンプ１０５の出力端子Ｙへ供給する。
【００２６】
第３スイッチ３０６は、第１電極３０３１と演算増幅器３０１の非反転入力端子３０１２との間に配されている。第３スイッチ３０６は、例えば、ＭＯＳトランジスタであり、垂直走査回路１１５又はタイミング発生部９８（図５参照）からアクティブレベルの制御信号ｐｃがゲートに供給された際にオンする。これにより、第１電極３０３１が演算増幅器３０１の非反転入力端子３０１２に接続されるとともに第２電極３０３２が演算増幅器３０１の反転入力端子３０１１に接続された状態が形成される。第３スイッチ３０６は、オンした際に、参照電圧Ｖｒｅｆを第１電極３０３１及び列アンプ１０５の出力端子Ｙへ供給する。なお、第２スイッチ３０５に加えて、第１スイッチ３０４及び第３スイッチ３０６の少なくとも一方がＣＭＯＳスイッチであってもよい。
【００２７】
次に、各列の保持回路ＨＣの構成を、図１を用いて説明する。保持回路ＨＣは、第１保持部１１及び第２保持部１２を含む。第１保持部１１は、スイッチＮ１０６、保持容量Ｎ１０８、及び転送スイッチＮ１１０を含む。第２保持部１２は、スイッチＳ１０７、保持容量Ｓ１０９、及び転送スイッチＳ１１１を含む。第１保持部１１は、第１信号（Ｎ信号）を保持する。具体的には、第１保持部１１では、スイッチＮ１０６が、オンした際に、列アンプ１０５の出力端子Ｙから出力された第１信号（Ｎ信号）を保持容量Ｎ１０８へ転送する。スイッチＮ１０６は、例えば、ＣＭＯＳスイッチであり、垂直走査回路１１５又はタイミング発生部９８（図５参照）からアクティブレベルの制御信号ｐｎ及びｐｎ＿ｂがゲートに供給された際にオンする。これにより、スイッチＮ１０６は、列アンプ１０５の出力端子Ｙから出力された第１信号（Ｎ信号）を保持容量Ｎ１０８へ転送する。その後、スイッチＮ１０６は、オフする。これにより、保持容量Ｎ１０８は、転送された第１信号を保持する。さらに、転送スイッチＮ１１０は、オンした際に、保持容量Ｎ１０８により保持された第１信号を水平出力線１１２へ転送する。
【００２８】
第１保持部１１は、第２信号（Ｓ信号）を保持する。具体的には、第２保持部１２では、スイッチＳ１０７が、オンした際に、列アンプ１０５の出力端子Ｙから出力された第２信号（Ｓ信号）を保持容量Ｓ１０９へ転送する。スイッチＳ１０７は、例えば、ＣＭＯＳスイッチであり、垂直走査回路１１５又はタイミング発生部９８（図５参照）からアクティブレベルの制御信号ｐｓ及びｐｓ＿ｂがゲートに供給された際にオンする。これにより、スイッチＳ１０７は、列アンプ１０５の出力端子Ｙから出力された第２信号（Ｓ信号）を保持容量Ｓ１０９へ転送する。その後、スイッチＳ１０７は、オフする。これにより、保持容量Ｓ１０９は、転送された第２信号を保持する。さらに、転送スイッチＳ１１１は、オンした際に、保持容量Ｓ１０９により保持された第２信号を水平出力線１１３へ転送する。
【００２９】
次に、本発明の実施形態に係る撮像装置１００の動作を、図４を用いて説明する。図４は、本発明の実施形態に係る撮像装置１００の動作を示すタイミングチャートである。図４では、例えば、垂直走査回路１１５がｎ行目の画素へ供給する信号であることを信号名の後に（ｎ）を付加することで示し、垂直走査回路１１５がｎ＋１行目の画素へ供給する信号であることを信号名の後に（ｎ＋１）を付加することで示している。また、図４に示す制御信号ｐｃ，ｐｅ，ｐｎ，ｐｓは、図１又は図３に示す制御信号ｐｃ，ｐｅ，ｐｎ，ｐｓに対応したものである。図４に示す制御信号ｐｅ，ｐｎ，ｐｓを論理的に反転させた信号は、図１又は図３に示す制御信号ｐｅ＿ｂ，ｐｎ＿ｂ，ｐｓ＿ｂに対応したものである。図４に示す制御信号ｐｅ，ｐｎ，ｐｓは、垂直走査回路１１５又はタイミング発生部９８（図５参照）から対応する素子へ供給される信号である。
【００３０】
時刻ｔ１において、リセット制御信号ｐｒｅｓ（ｎ）がアクティブレベルからノンアクティブレベルとなり、ｎ行目の画素におけるリセット部（リセットトランジスタ）２０４がオフする。これにより、ｎ行目の画素における電荷電圧変換部２０３のリセット動作が完了する。
【００３１】
時刻ｔ２において、選択制御信号ｐｓｅｌ（ｎ）がアクティブレベルとなり、ｎ行目の画素における選択部（選択トランジスタ）２０６がオンする。これにより、ｎ行目の画素が選択状態になり、ｎ行目（読み出し行）の画素（読み出し画素）を選択するための選択期間ＳＰが開始する。そして、ｎ行目の画素における出力部２０５は、リセット部２０４により電荷電圧変換部２０３がリセットされた状態で電荷電圧変換部２０３の電圧に応じたノイズ信号を信号線１０３へ出力する。
【００３２】
時刻ｔ３において、制御信号ｐｃがアクティブレベルとなるが、制御信号ｐｅはノンアクティブレベルのままである。これにより、各列の増幅部ＣＡは、第１スイッチ３０４及び第３スイッチ３０６がオンするとともに第２スイッチ３０５がオフすることにより、第１状態に切り替える。このとき、演算増幅器３０１の反転入力端子３０１１と出力端子３０１３とが短絡されノイズ信号が参照電圧Ｖｒｅｆにクランプされる。演算増幅器３０１の出力端子３０１３の電圧は、ノイズ信号に対応する参照電圧Ｖｒｅｆに演算増幅器３０１のオフセットＶｏｆｆが加わった電圧となる。演算増幅器３０１の出力端子３０１３の電圧Ｖｘは数式（１）にようにかける。
【００３３】
Ｖｘ  ＝  Ｖｒｅｆ  ＋  Ｖｏｆｆ  ・・・・・（１）
一方、列アンプ１０５の出力端子Ｙの電圧は、第３スイッチ３０６を介して参照電圧Ｖｒｅｆにリセットされる。列アンプ１０５の出力端子Ｙの電圧Ｖｙ０は数式（２）のようにかける。
【００３４】
Ｖｙ０  ＝  Ｖｒｅｆ  ・・・・・（２）
第１期間Ｔ１は、このタイミングで開始する。
【００３５】
時刻ｔ４において、制御信号ｐｃがノンアクティブレベルになる。これにより、各列の増幅部ＣＡは、第１状態から、第１スイッチ３０４、第２スイッチ３０５、及び第３スイッチ３０６がいずれもオフすることにより、第３状態に切り替える。第１期間Ｔ１は、このタイミングで終了する。また、第２期間Ｔ２は、このタイミングで開始する。
【００３６】
時刻ｔ５において、制御信号ｐｅがアクティブレベルになる。これにより、各列の増幅部ＣＡは、第３状態から、第１スイッチ３０４及び第３スイッチ３０６がオフするとともに第２スイッチ３０５がオンすることにより、第２状態に切り替える。このとき、演算増幅器３０１の出力端子３０１３と列アンプ１０５の出力端子Ｙとが短絡される。このときの列アンプ１０５の出力端子Ｙの電圧Ｖｙ１をＶｏｕｔとすると、数式（３）のようにかける。
【００３７】
Ｖｙ１  ＝  Ｖｏｕｔ  ・・・・・（３）
このときの出力端子Ｙの電圧変化量ΔＶｙは数式（２）、（３）を用いることにより、数式（４）のようにかける。
【００３８】
ΔＶｙ  ＝  Ｖｙ１  −  Ｖｙ０
＝  Ｖｏｕｔ  −  Ｖｒｅｆ  ・・・・・（４）
一方、列アンプ１０５の出力端子Ｙの電圧変化量ΔＶｙは帰還容量３０３を介して演算増幅器３０１の反転入力端子に伝播する。このため、演算増幅器３０１の出力端子３０１３の電圧は、電圧変化量ΔＶｙに対して演算増幅器３０１のオープンループゲイン（＝Ｇ）倍された量だけ変化することになる。演算増幅器３０１の出力端子３０１３と列アンプ１０５の出力端子Ｙとが短絡されているので、数式（５）のようにかける。
【００３９】
Ｖｘ  −  Ｇ×ΔＶｙ  ＝  Ｖｏｕｔ  ・・・・・（５）
数式（１）、（４）、（５）より、列アンプ１０５の出力端子Ｙの電圧Ｖｏｕｔは数式（６）のようになり、オフセットＶｏｆｆは１／（１＋Ｇ）倍に圧縮される。
【００４０】
Ｖｏｕｔ  ＝  Ｖｒｅｆ  ＋  Ｖｏｆｆ／（１＋Ｇ）  ・・・・・（６）
時刻ｔ６において、制御信号ｐｎがアクティブレベルになる。これに応じて、スイッチＮ１０６は、オンすることにより、列アンプ１０５の出力端子Ｙの電圧Ｖｏｕｔを第１信号（Ｎ信号）として保持容量Ｎ１０８へ転送する。
【００４１】
時刻ｔ７において、制御信号ｐｎがノンアクティブレベルとなる。これに応じて、スイッチＮ１０６は、オフする。これにより、保持容量Ｎ１０８は、第１信号を保持する。第２期間Ｔ２は、このタイミングで終了する。
【００４２】
時刻ｔ８において、転送制御信号ｐｔｘ（ｎ）がアクティブレベルになり、ｎ行目の画素における転送部（転送トランジスタ）２０４がオンする。これにより、ｎ行目の画素における転送部２０２は、光電変換部２０１で発生した電荷を電荷電圧変換部２０３へ転送する。第３期間Ｔ３は、このタイミングで開始する。
【００４３】
時刻ｔ９において、転送制御信号ｐｔｘ（ｎ）がノンアクティブレベルになり、ｎ行目の画素における転送部（転送トランジスタ）２０４がオフする。これにより、ｎ行目の画素における電荷電圧変換部２０３への電荷の転送動作が完了する。これに応じて、ｎ行目の画素における出力部２０５は、転送部２０２により光電変換部２０１で発生した電荷が電荷電圧変換部２０３へ転送された状態で電荷電圧変換部２０３の電圧に応じた光信号を信号線１０３へ出力する。このとき、制御信号ｐｃがノンアクティブレベルであり、かつ、制御信号ｐｅがアクティブレベルである。このため、各列の増幅部ＣＡは、第１スイッチ３０４及び第３スイッチ３０６がオフするとともに第２スイッチ３０５がオンすることにより第２状態に切り替えている。これにより、各列の増幅部ＣＡでは、クランプ動作を行うことによりノイズ信号と光信号との差分信号を求め、求めた差分信号を増幅することにより第２信号（Ｓ信号）を生成する。
【００４４】
時刻ｔ１０において、制御信号ｐｓがアクティブレベルになる。これに応じて、スイッチＳ１０７は、オンすることにより、列アンプ１０５の出力端子Ｙの電圧Ｖｏｕｔを第２信号（Ｓ信号）として保持容量Ｓ１０９へ転送する。
【００４５】
時刻ｔ１１において、制御信号ｐｓがノンアクティブレベルとなる。これに応じて、スイッチＳ１０７は、オフする。これにより、保持容量Ｓ１０９は、第２信号を保持する。第３期間Ｔ３は、このタイミングで終了する。
【００４６】
その後、ｎ行目（読み出し行）に対する選択期間ＳＰが終了する。ｎ行目（読み出し行）に対する選択期間ＳＰが終了した後に、ｎ行目（読み出し行）に対する水平走査期間ＨＴが開始する。水平走査回路１１６は、水平走査期間ＨＴに、複数列の保持回路ＨＣを水平方向に走査することにより、複数列の保持回路ＨＣに保持された複数列の信号（第１信号及び第２信号）が順次に水平出力線を介して出力アンプ１１４へ転送されるようにする。出力アンプ１１４は、転送された各列の信号（第１信号及び第２信号）に基づいて画像信号を生成して出力する。すなわち、出力アンプ１１４は、第１信号と第２信号との差分ととるＣＤＳ処理を行うことにより、画像信号を生成して後段（例えば、図５に示す撮像信号処理回路９５）へ出力する。
【００４７】
ここで、仮に、第１信号を出力アンプへ転送せず、第２信号を出力アンプへ転送し、出力アンプ又はその後段が第２信号に基づいて画像信号を生成する場合を考える。この場合、特許文献２に詳しく説明されるように、水平出力線は、半導体基板上に設けられており、半導体基板とも容量結合している。水平出力線に信号が読み出されるタイミングでは入力端子はハイインピーダンスの状態であり、容量結合による外乱ノイズの影響を受けやすい。このような外乱ノイズの影響は半導体チップのなかでも特に撮像装置で顕著に表れる問題である。なぜなら、撮像装置のチップが他の半導体チップと比較して大きくなりがちであり、それに伴い、水平信号線は、長くなり、そのため半導体基板との容量結合が大きくなるからである。例えば、スチルカメラ用の撮像装置の場合、ＡＰＳ−Ｃサイズ、ＡＰＳ−Ｈサイズ、３５ｍｍフルサイズの光学フォーマットのものなどをはじめとして、総じてチップサイズが大きくなっている。このような場合、第２信号を水平出力線経由で出力アンプへ転送する過程で第２信号に外乱ノイズが混入すると、出力アンプ又はその後段により第２信号に基づいて生成された画像信号が外乱ノイズを多く含んだものとなる。この場合、画像信号により得られる画像の画質が劣化する。
【００４８】
それに対して、本実施形態では、第１期間Ｔ１に演算増幅器３０１から出力されたオフセットを第２期間Ｔ２に圧縮することにより生成した第１信号と、増幅された差分信号と第１信号とを含む第２信号とをそれぞれ保持する。その後、第１信号及び第２信号をそれぞれ出力アンプへ転送している。このとき、第１信号と第２信号とをそれぞれ水平出力線経由で出力アンプへ転送する過程で、第１信号と第２信号とには同等レベルの外乱ノイズが混入する。これにより、出力アンプ又はその後段は、第１信号と第２信号との差分をとることにより、演算増幅器３０１のオフセットが除去され、かつ、外乱ノイズの影響が除去された画像信号を生成することができる。
【００４９】
以上のように、本実施形態によれば、列アンプのオフセットが低減され、かつ、撮像装置で顕著に表れる外乱ノイズの影響が除去された高画質な画像を得ることができる。
【００５０】
次に、本発明の撮像装置を適用した撮像システムの一例を図５に示す。撮像システム９０は、図５に示すように、主として、光学系、撮像装置１００及び信号処理部を備える。光学系は、主として、シャッター９１、レンズ９２及び絞り９３を備える。信号処理部は、主として、撮像信号処理回路９５、Ａ／Ｄ変換器９６、画像信号処理部９７、メモリ部８７、外部Ｉ／Ｆ部８９、タイミング発生部９８、全体制御・演算部９９、記録媒体８８及び記録媒体制御Ｉ／Ｆ部９４を備える。なお、信号処理部は、記録媒体８８を備えなくても良い。
【００５１】
シャッター９１は、光路上においてレンズ９２の手前に設けられ、露出を制御する。レンズ９２は、入射した光を屈折させて、撮像装置１００の画素配列（撮像面）に被写体の像を形成する。絞り９３は、光路上においてレンズ９２と撮像装置１００との間に設けられ、レンズ９２を通過後に撮像装置１００へ導かれる光の量を調節する。撮像装置１００は、画素配列に形成された被写体の像を画像信号に変換する。撮像装置１００は、その画像信号を画素配列から読み出して出力する。撮像信号処理回路９５は、撮像装置１００に接続されており、撮像装置１００から出力された画像信号を処理する。Ａ／Ｄ変換器９６は、撮像信号処理回路９５に接続されており、撮像信号処理回路９５から出力された処理後の画像信号（アナログ信号）を画像信号（デジタル信号）へ変換する。
【００５２】
画像信号処理部９７は、Ａ／Ｄ変換器９６に接続されており、Ａ／Ｄ変換器９６から出力された画像信号（デジタル信号）に各種の補正等の演算処理を行い、画像データを生成する。この画像データは、メモリ部８７、外部Ｉ／Ｆ部８９、全体制御・演算部９９及び記録媒体制御Ｉ／Ｆ部９４などへ供給される。メモリ部８７は、画像信号処理部９７に接続されており、画像信号処理部９７から出力された画像データを記憶する。外部Ｉ／Ｆ部８９は、画像信号処理部９７に接続されている。これにより、画像信号処理部９７から出力された画像データを、外部Ｉ／Ｆ部８９を介して外部の機器（パソコン等）へ転送する。タイミング発生部９８は、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７に接続されている。これにより、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７へタイミング信号を供給する。そして、撮像装置１００、撮像信号処理回路９５、Ａ／Ｄ変換器９６及び画像信号処理部９７がタイミング信号に同期して動作する。全体制御・演算部９９は、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４に接続されており、タイミング発生部９８、画像信号処理部９７及び記録媒体制御Ｉ／Ｆ部９４を全体的に制御する。記録媒体８８は、記録媒体制御Ｉ／Ｆ部９４に取り外し可能に接続されている。これにより、画像信号処理部９７から出力された画像データを、記録媒体制御Ｉ／Ｆ部９４を介して記録媒体８８へ記録する。以上の構成により、撮像装置１００において良好な画像信号が得られれば、良好な画像（画像データ）を得ることができる。
【００５３】
（第２実施形態）
次に第２実施形態に関して説明する。第１実施形態においては、列アンプ１０５として演算増幅器を用いる例に関して説明を行なった。本実施形態においては演算増幅器の代わりに反転増幅器、特にソース接地回路を用いた例に関して説明する。
【００５４】
図６は、本発明の第２実施形態の列アンプ１０５を示している。図６において、第１実施形態と同一の機能を有する部分には同様の符号を付し詳細な説明は省略する。第１実施形態と異なる点は、ＶＲＥＦを供給するためのスイッチ（第３スイッチ）６０６が設けられている点、および、増幅器が演算増幅器３０１から反転増幅器６０１となった点である。反転増幅器６０１は、入力端子（第２入力端子）３０１１’と、（第２出力端子）３０１３とを含む。反転増幅器６０１のバリエーションを図７を参照して説明する。これらはいずれもソース接地増幅回路を含んでいる。ソース接地増幅回路は、演算増幅器と異なり、入力端子を１つのみ有する。また、ソース接地増幅回路には、参照電圧Ｖｒｅｆが供給されるノードも存在しない。  まず、図７（ａ）に示す反転増幅器の例について説明する。図７（ａ）において、Ｍ１はｎチャネルＭＯＳトランジスタ、Ｒｌｏａｄは増幅器の負荷となる抵抗素子、ＩＮ、ＯＵＴはそれぞれ反転増幅器の入力端子（第２入力端子）と出力端子（第２出力端子）である。反転増幅器の入力端子ＩＮと出力端子ＯＵＴを短絡した場合、それぞれの電圧値ＶＩＮ及びＶＯＵＴは、ｎチャネルＭＯＳトランジスタＭ１のしきい値電圧に依存した電圧値となる（ここではＶＩＮ＝ＶＯＵＴ）。第１実施形態で示した演算増幅器の場合と同様に、ソース接地増幅回路のオフセットをゲイン圧縮することが可能となる。
【００５５】
図７（ｂ）に示す反転増幅器について説明する。図７（ｂ）に示す反転増幅器は、図７（ａ）に示す反転増幅器とは、その負荷が定電流源Ｉｌｏａｄになっている点のみ異なる。図７（ｂ）に示す反転増幅器においても、反転増幅器の入力端子ＩＮと出力端子ＯＵＴを短絡した場合、それぞれの電圧値ＶＩＮ及びＶＯＵＴはｎチャネルＭＯＳトランジスタＭ１のしきい値電圧に依存した電圧値となる（ここではＶＩＮ＝ＶＯＵＴ）。図７（ａ）に示す反転増幅器では出力端子ＯＵＴの電圧値ＶＯＵＴに依存して増幅器の消費電流が変化するが、図７（ｂ）に示す反転増幅器では出力電圧による消費電流の変動が小さい。
【００５６】
図７（ｃ）に示す反転増幅器は、図７（ｂ）に示す反転増幅器の特性を改善したものである。図７（ｃ）において、Ｍ２はｎチャネルＭＯＳトランジスタである。図７（ｃ）に示す反転増幅器は、図７（ｂ）に示す反転増幅器とは、ｎチャネルＭＯＳトランジスタＭ２が追加されている点で異なる。ｎチャネルＭＯＳトランジスタＭ２は、一般的にゲート接地と呼ばれるものであり、そのゲート電圧ＶＢを適切に設計することにより増幅器のオープンループゲインを大きくできる。このような回路構成においても、入力端子ＩＮと出力端子ＯＵＴとの短絡時の動作点が適切になるよう設計されていれば、本発明に適用可能である。
【００５７】
図７（ｄ）は、図７（ｂ）に示す反転増幅器における定電流負荷をｐチャネルＭＯＳトランジスタで構成した例を示している。図７（ｄ）において、Ｍ３〜Ｍ６は、ｐチャネルＭＯＳトランジスタである。ｐチャネルＭＯＳトランジスタＭ３およびＭ５は、カレントミラー回路を構成しており、Ｍ４およびＭ６は負荷の特性を改善するためのゲート接地回路である。図７（ｃ）に示す反転増幅器は、バイアス部７１０とソース接地増幅部７２０とを含む。バイアス部７１０は、定電流源と抵抗素子とにより、Ｍ３およびＭ５のゲート電圧と、Ｍ４およびＭ６のゲート電圧とを決定する。ソース接地増幅部７２０は、ｎチャネルＭＯＳトランジスタＭ１をソース接地トランジスタとし、ｐチャネルＭＯＳトランジスタＭ５，Ｍ６を反転増幅器における定電流負荷として動作する。
【００５８】
以上の例は、すべてｎチャネルＭＯＳトランジスタをソース接地トランジスタとして構成したものであるが、ｐチャネルＭＯＳトランジスタで構成したソース接地回路も同様に適用可能である。
【図１】
2011004390.tif 000003
【図２】
2011004390.tif 000004
【図３】
2011004390.tif 000005
【図４】
2011004390.tif 000006
【図５】
2011004390.tif 000007
【図６】
2011004390.tif 000008
【図７】
2011004390.tif 000009