(57)【要約】【課題】ループ帯域より高い周波数のジッタを印加する。【解決手段】指定された位相の出力信号を発生する信号発生装置であって、所定周期の基準信号と出力信号との位相差に応じた制御信号を出力する位相差検出部と、制御信号の高域成分を除去するループフィルタと、ループフィルタにより高域成分が除去された制御信号に応じた周波数の周期信号を発生する発振部と、指定された位相分、周期信号に対して位相がシフトされた出力信号を出力する位相シフト部と、を備える信号発生装置を提供する。【選択図】図１
2011024201.tif 000002
【特許請求の範囲】
【請求項１】
指定された位相の出力信号を発生する信号発生装置であって、
所定周期の基準信号と前記出力信号との位相差に応じた制御信号を出力する位相差検出部と、
制御信号に応じた周波数の周期信号を発生する発振部と、
指定された位相分、前記周期信号に対して位相がシフトされた前記出力信号を出力する位相シフト部と、
を備える信号発生装置。
【請求項２】
前記制御信号の高域成分を除去するループフィルタを更に備え、
前記発振部は、前記ループフィルタにより高域成分が除去された制御信号に応じた周波数の周期信号を発生する
請求項１に記載の信号発生装置。
【請求項３】
前記位相シフト部は、
指定された位相のコサイン値に応じたＩ成分信号を出力するＩ側信号出力部と、
前記指定された位相のサイン値に応じたＱ成分信号を出力するＱ側信号出力部と、
前記周期信号を前記Ｉ成分信号および前記Ｑ成分信号により直交変調する直交変調器と、
を有する請求項２に記載の信号発生装置。
【請求項４】
前記直交変調器は、
前記周期信号を、当該周期信号と同位相のサイン信号および当該周期信号から位相が９０度遅れたコサイン信号に分離する分離部と、
前記サイン信号に前記Ｉ成分信号を乗じるＩ側乗算器と、
前記コサイン信号に前記Ｑ成分信号を乗じるＱ側乗算器と、
前記Ｉ側乗算器から出力された信号と前記Ｑ側乗算器から出力された信号とを加算した信号を、前記出力信号として出力する変調器内加算器と、
を有する請求項３に記載の信号発生装置。
【請求項５】
シフトすべき位相の指定を受け、指定された位相に含まれる前記ループフィルタの遮断周波数より高い成分を、前記位相シフト部に与える位相入力部
を更に備える請求項２から４の何れかに記載の信号発生装置。
【請求項６】
与えられた位相に応じた位相信号を出力するシフト用信号出力部と、
前記位相信号を、前記位相差検出部から出力された前記制御信号に加算して前記ループフィルタに与える加算部と、
を更に備え、
前記位相入力部は、指定された位相に含まれる前記ループフィルタの遮断周波数以下の成分を、前記シフト用信号出力部に与える
を更に備える請求項５に記載の信号発生装置。
【請求項７】
前記位相入力部は、前記出力信号に変調すべきジッタに応じて変化する位相の指定を受ける
請求項６に記載の信号発生装置。
【請求項８】
被試験デバイスを試験する試験装置であって、
請求項１から７の何れかに記載の信号発生装置と、
前記信号発生装置から出力された信号に基づき、前記被試験デバイスに与える試験信号の波形を成形する波形成形部と、
を備える試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号発生装置および試験装置に関する。
【背景技術】
【０００２】
特許文献１には、ＶＣＯに与える制御電圧にジッタに応じた電圧を加算するＰＬＬ回路が記載されている。このようなＰＬＬ回路は、ジッタを印加したクロック信号を発生することができる。
特許文献１  特開２００６−４１６４０号
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、ＶＣＯには低周波数の電圧しか与えられないので、このようなＰＬＬ回路は、高い周波数のジッタを印加することができなかった。従って、このようなＰＬＬ回路では、例えば、ループ帯域より高い周波数のジッタを印加することができなかった。
【０００４】
また、ＰＬＬ回路の後段にジッタ印加回路を設けた場合、ＰＬＬ回路のループ帯域より高い周波数のジッタを、クロック信号に印加することができる。しかし、ＰＬＬ回路の後段にジッタ印加回路を設けると、ジッタ印加回路自体の伝播遅延特性が問題となってしまう。
【０００５】
例えば、通信インターフェイス等のジッタ耐性試験では、ジッタを印加した試験信号を被試験デバイスに与えて、被試験デバイスの動作を試験する。このような試験では、正確なタイミングで被試験デバイスに試験信号を与えるために、クロック信号の周波数に関わらず、クロック発生回路の伝播遅延時間が固定であることが好ましい。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の第１の態様においては、指定された位相の出力信号を発生する信号発生装置であって、所定周期の基準信号と前記出力信号との位相差に応じた制御信号を出力する位相差検出部と、制御信号に応じた周波数の周期信号を発生する発振部と、指定された位相分、前記周期信号に対して位相がシフトされた前記出力信号を出力する位相シフト部と、を備える信号発生装置、および、試験装置を提供する。
【０００７】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態に係る信号発生装置１０の構成を示す。
【図２】図２は、本実施形態に係る位相シフト部３０の構成を示す。
【図３】図３は、本実施形態に係る直交変調器４０の構成を示す。
【図４】図４は、本実施形態の変形例に係る信号発生装置１０の構成を示す。
【図５】図５は、本実施形態に係る試験装置１００の構成を被試験デバイス３００とともに示す。
【発明を実施するための形態】
【０００９】
以下、発明の実施の形態を通じて本発明の（一）側面を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１０】
図１は、本実施形態に係る信号発生装置１０の構成を示す。本実施形態に係る信号発生装置１０は、外部から位相の指定を受けて、指定された位相の出力信号を発生する。本例においては、信号発生装置１０は、印加すべきジッタに応じて変化する位相の指定を受けて、ジッタが印加された周期信号を出力信号として出力する。
【００１１】
信号発生装置１０は、基準信号発生部２０と、分周部２２と、位相差検出部２４と、ループフィルタ２６と、発振部２８と、位相シフト部３０とを備える。基準信号発生部２０は、所定周期の基準信号を発生する。基準信号発生部２０は、一例として、クロック発生器であってよい。
【００１２】
分周部２２は、当該信号発生装置１０の出力信号の周期を分周する。分周部２２は、一例として、当該信号発生装置１０の出力信号の周期を、１／Ｎに分周する。なお、Ｎは、例えば１以上の値であってよい。
【００１３】
位相差検出部２４は、基準信号発生部２０から発生された所定周期の基準信号と、分周部２２により分周された出力信号との位相差に応じた制御信号を出力する。位相差検出部２４は、一例として、位相差に応じた電圧の制御信号を出力する。
【００１４】
ループフィルタ２６は、位相差検出部２４から出力された制御信号の高域成分を除去する。ループフィルタ２６は、ローパスフィルタであってよい。そして、ループフィルタ２６は、高域成分を除去した制御信号を発振部２８に与える。
【００１５】
発振部２８は、ループフィルタ２６により高域成分が除去された制御信号に応じた周波数の周期信号を発生する。発振部２８は、一例として、与えられた制御信号の電圧に応じて、発生する周期信号の周波数を変化させる電圧制御発振器（ＶＣＯ）であってよい。
【００１６】
位相シフト部３０は、指定された位相分、周期信号に対して位相がシフトされた出力信号を出力する。本例においては、位相シフト部３０は、出力信号に印加すべきジッタに応じて変化する位相の指定を受けて、ジッタに応じて変化する位相分、周期信号の位相をシフトする。これにより、位相シフト部３０は、ジッタを印加した周期信号を出力することができる。そして、位相シフト部３０は、ジッタを印加した周期信号を、出力信号として出力する。
【００１７】
このような信号発生装置１０は、基準信号発生部２０から出力された基準信号に対して位相が同期した出力信号を出力することができる。また、このような信号発生装置１０は、発振部２８の後段において位相をシフトさせるので、ループフィルタ２６の遮断周波数より高い周波数で、出力信号の位相を変化させることができる。従って、このような信号発生装置１０は、ループフィルタ２６の遮断周波数より高い周波数のジッタを、周期信号に印加することができる。
【００１８】
また、信号発生装置１０の入出力間の伝播遅延量は、一般的なＰＬＬの構成においては、分周部２２の経路の遅延量により定まる。従って、信号発生装置１０は、入出力間の伝播遅延量を、出力信号の周波数および位相シフト部３０の伝播遅延特性に関わらず固定の値にすることができる。
【００１９】
図２は、本実施形態に係る位相シフト部３０の構成を示す。位相シフト部３０は、演算部３２と、Ｉ側信号出力部３４と、Ｑ側信号出力部３６と、直交変調器４０とを備える。
【００２０】
演算部３２は、外部から位相が指定される。演算部３２は、指定された位相のコサイン値およびサイン値を出力する。
【００２１】
Ｉ側信号出力部３４は、指定された位相のコサイン値に応じたＩ成分信号を出力する。Ｉ側信号出力部３４は、一例として、指定された位相のコサイン値に比例する電圧または電力のアナログのＩ成分信号を出力する。Ｉ側信号出力部３４は、一例として、指定された位相のコサイン値を、デジタル／アナログ変換するＤＡ変換器であってよい。
【００２２】
Ｑ側信号出力部３６は、指定された位相のサイン値に応じたＱ成分信号を出力する。Ｑ側信号出力部３６は、一例として、指定された位相のサイン値に比例する振幅または電力のアナログのＱ成分信号を出力する。Ｑ側信号出力部３６は、一例として、指定された位相のサイン値を、デジタル／アナログ変換するＤＡ変換器であってよい。
【００２３】
直交変調器４０は、発振部２８から与えられた周期信号を、Ｉ成分信号およびＱ成分信号により直交変調する。より詳しくは、直交変調器４０は、周期信号と同一周期のサイン信号にＩ成分信号を振幅変調し、サイン信号から９０度位相が遅れたコサイン信号にＱ成分信号を振幅変調する。そして、直交変調器４０は、Ｉ成分信号が振幅変調されたサイン信号と、Ｑ成分信号が振幅変調されたコサイン信号とを加算した出力信号を生成する。なお、直交変調器４０の構成の詳細は、図３において更に説明する。
【００２４】
なお、位相シフト部３０は、一例として、外部からの位相の指定に代えて、外部からコサイン値およびサイン値が直接与えられる構成であってもよい。この場合、位相シフト部３０は、演算部３２を有さず、Ｉ側信号出力部３４が外部からコサイン値を受け取り、Ｑ側信号出力部３６が外部からサイン値を受け取る。
【００２５】
また、演算部３２は、一例として、外部から遅延時間を受け取る構成であってもよい。この場合、演算部３２は、周期信号の周期を受け取って、外部から受け取った遅延時間に対応する周期信号の位相を算出する。そして、演算部３２は、算出した位相のコサイン値およびサイン値を算出する。
【００２６】
図３は、本実施形態に係る直交変調器４０の構成を示す。直交変調器４０は、分離部４２と、Ｉ側乗算器４４と、Ｑ側乗算器４６と、変調器内加算器４８とを有する。
【００２７】
分離部４２は、周期信号を、当該周期信号と同一周期のサイン信号、および、サイン信号から位相が９０度遅れたコサイン信号に分離する。分離部４２は、どのような回路であってもよく、例えばポリフェーズフィルタであってもよいし、２倍の周期のクロックを分周して位相が９０度ずれた２つの信号を生成する回路であってもよい。
【００２８】
Ｉ側乗算器４４は、サイン信号に、Ｉ側信号出力部３４から出力されたＩ成分信号を乗じる。Ｑ側乗算器４６は、コサイン信号に、Ｑ側信号出力部３６から出力されたＱ成分信号を乗じる。変調器内加算器４８は、Ｉ側乗算器４４から出力された信号とＱ側乗算器４６から出力された信号とを加算した信号を、出力信号として出力する。
【００２９】
ここで、周期信号の角周波数を"ω"、Ｉ成分信号を"ｉ"およびＱ成分信号を"ｑ"とする。この場合、出力信号は、Ｙ（ｔ）は、下記の式（１）により表される。
【００３０】
Ｙ（ｔ）＝ｉ×ｓｉｎ（ωｔ）＋ｑ×ｃｏｓ（ωｔ）    …（１）
【００３１】
また、外部から指定される位相を"θ"とする。この場合、Ｉ成分信号（ｉ）は、Ｉ×ｃｏｓ（θ）となり、Ｑ成分信号（Ｑ）は、Ｑ×ｓｉｎ（θ）となる。従って、出力信号Ｙ（ｔ）は、下記の式（１´）により表される。
【００３２】
Ｙ（ｔ）＝Ｉ×ｃｏｓ（θ）×ｓｉｎ（ωｔ）＋Ｑ×ｓｉｎ（θ）×ｃｏｓ（ωｔ）…（１´）
【００３３】
式（１´）を変形すると、出力信号Ｙ（ｔ）は、下記の式（２）により表される。
Ｙ（ｔ）＝Ａ×ｓｉｎ（ωｔ＋θ）    …（２）
なお、式（２）において、Ａは、√（Ｉ２＋Ｑ２）を表す。
【００３４】
このように信号発生装置１０は、周期信号の位相を、指定された位相分シフトした出力信号を出力することができる。更に、例えば、直交変調器４０は、数ＧＨｚといった非常に高速な周期信号を直交変調することができる。従って、当該信号発生装置１０を半導体試験装置等の遅延装置として用いた場合、信号発生装置１０は、短い時間単位で、遅延量を変化させることができる。
【００３５】
なお、分離部４２から出力されたサイン信号およびコサイン信号がリミッティングアンプ等によりレベルが制限された矩形波のクロック信号である場合、Ｉ側乗算器４４およびＱ側乗算器４６は、与えられたＩ成分信号およびＱ成分信号のレベルに応じた階段状の信号を出力する。そこで、このような場合、信号発生装置１０は、変調器内加算器４８の後段に波形シェイピング用のローパスフィルタを更に備えて、出力信号の高周波成分を除去する構成であってよい。
【００３６】
図４は、本実施形態の変形例に係る信号発生装置１０の構成を示す。本変形例に係る信号発生装置１０は、図１に示す本実施形態に係る信号発生装置１０と略同一の構成および機能を採るので、本実施形態に係る信号発生装置１０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。
【００３７】
本実施形態の変形例に係る信号発生装置１０は、位相入力部５２と、シフト用信号出力部５４と、加算部５６とを更に備える。位相入力部５２は、シフトすべき位相の指定を、外部から受ける。本例においては、位相入力部５２は、出力信号に印加すべきジッタに応じて変化する位相の指定を受ける。
【００３８】
位相入力部５２は、指定された位相を、ループフィルタ２６の遮断周波数以下の成分とループフィルタ２６の遮断周波数より高い成分とに分離する。そして、位相入力部５２は、指定された位相に含まれるループフィルタ２６の遮断周波数以下の成分を、シフト用信号出力部５４に与える。更に、位相入力部５２は、指定された位相に含まれるループフィルタ２６の遮断周波数より高い成分を、位相シフト部３０に与える。
【００３９】
シフト用信号出力部５４は、与えられた位相に応じた位相信号を出力する。シフト用信号出力部５４は、一例として、与えられた位相に応じた電圧または電力のアナログの位相信号を出力する。本例においては、シフト用信号出力部５４は、与えられた位相に応じた電流の位相信号を出力するＤＡ変換器である。
【００４０】
加算部５６は、シフト用信号出力部５４から出力された位相信号を、位相差検出部２４から出力された制御信号に加算してループフィルタ２６に与える。本例においては、位相差検出部２４は、位相差に応じた電流の制御信号を出力する。そして、本例においては、加算部５６は、シフト用信号出力部５４から出力された位相信号および位相差検出部２４から出力された制御信号を電流加算する。ループフィルタ２６は、位相差検出部２４から制御信号を受け取ることに代えて、加算部５６から制御信号を受け取る。
【００４１】
位相シフト部３０は、発振部２８から出力された周期信号の位相を、位相入力部５２から与えられた位相分シフトする。そして、発振部２８は、位相をシフトした周期信号を、出力信号として出力する。
【００４２】
このような変形例に係る信号発生装置１０によれば、印加すべきジッタにおけるループフィルタ２６の遮断周波数以下の成分をループフィルタ２６の前段において印加し、ループフィルタ２６の遮断周波数より高い成分を発振部２８の後段において印加する。これにより、変形例に係る信号発生装置１０によれば、広帯域のジッタを周期信号に印加することができる。
【００４３】
なお、ループフィルタ２６は、外部の制御装置等からの制御により、印加するジッタの周波数に応じて遮断周波数が変更される構成であってもよい。これにより、信号発生装置１０は、位相シフト部３０によりジッタを印加する場合には、印加されるジッタの帯域を、確実にループ帯域外とすることができる。また、信号発生装置１０は、シフト用信号出力部５４によりジッタを印加する場合には、印加されるジッタの帯域を確実にループ帯域内とすることができる。
【００４４】
図５は、本実施形態に係る試験装置１００の構成を被試験デバイス３００とともに示す。本実施形態に係る試験装置１００は、被試験デバイス３００を試験する。本実施形態に係る試験装置１００は、信号発生装置１０と、波形成形部１０２と、出力部１０４と、入力部１０６と、判定部１０８とを備える。
【００４５】
信号発生装置１０は、ジッタが印加された所定周期の信号を発生する。ここで、信号発生装置１０は、図１から図４を参照して説明した本実施形態に係る信号発生装置１０と同一の構成である。
【００４６】
波形成形部１０２は、信号発生装置１０から出力されたジッタが印加された所定周期の信号に基づき、被試験デバイス３００に与える試験信号の波形を成形する。より詳しくは、波形成形部１０２は、信号発生装置１０から出力された信号のタイミングにおいて、パターン発生器より指定されたパターンの波形を成形する。出力部１０４は、波形成形部１０２により成形された波形の信号を、試験信号として被試験デバイス３００に供給する。
【００４７】
入力部１０６は、被試験デバイス３００から出力された応答信号を入力する。より詳しくは、入力部１０６は、ストローブタイミングにおいて、被試験デバイス３００から出力された応答信号の論理値を取得する。なお、入力部１０６は、信号発生装置１０から出力されたジッタが印加された信号のタイミングにおいて、応答信号の論理値を取得してもよい。判定部１０８は、入力部１０６により入力した応答信号の値を、パターン発生器により指定された期待値と比較して、被試験デバイス３００の良否を判定する。
【００４８】
このような試験装置１００は、ジッタが印加された試験信号を被試験デバイス３００に与えて、被試験デバイス３００のジッタ耐性試験等を行うことができる。さらに、被試験デバイス３００に与える試験信号の周期に関わらず信号発生装置１０の伝播遅延量が一定であるので、試験装置１００は、被試験デバイス３００に対する試験信号の印加タイミングを精度良く制御することができる。また、試験装置１００は、信号発生装置１０からループ帯域より高いジッタが印加された周期信号を発生できるので、被試験デバイス３００に対して多様な試験を行うことができる。
【００４９】
以上、本発明の（一）側面を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５０】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００５１】
１０  信号発生装置、２０  基準信号発生部、２２  分周部、２４  位相差検出部、２６  ループフィルタ、２８  発振部、３０  位相シフト部、３２  演算部、３４  Ｉ側信号出力部、３６  Ｑ側信号出力部、４０  直交変調器、４２  分離部、４４  Ｉ側乗算器、４６  Ｑ側乗算器、４８  変調器内加算器、５２  位相入力部、５４  シフト用信号出力部、５６  加算部、１００  試験装置、１０２  波形成形部、１０４  出力部、１０６  入力部、１０８  判定部、３００  被試験デバイス
【図１】
2011024201.tif 000003
【図２】
2011024201.tif 000004
【図３】
2011024201.tif 000005
【図４】
2011024201.tif 000006
【図５】
2011024201.tif 000007