(57)【要約】【課題】電気泳動表示装置において、高品位な表示を行うと共に消費電力を抑制する。【解決手段】電気泳動表示装置は、表示部（３）に表示されている第１画像を第２画像へと書き換える際に、（i）第１画像についての第１階調を表示する画素と第２階調を表示する画素とのうち画素数が多い方の画素である多数階調画素に設けられたラッチ回路（２５）に供給された画像信号と、第２画像についての多数階調画素に設けられたラッチ回路に供給される画像信号との画像信号電位が互いに異なるように、画像信号供給手段（２４０、７０）を制御すると共に、（ii）第１階調を表示すべき画素に設けられた画素電極（２１）に第１階調電位が供給されると共に第２階調を表示すべき画素に設けられた画素電極に第２階調電位が供給されるように、制御電位供給手段（２３０）を制御する制御手段（１０）を備える。【選択図】図６
2011107216.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する画素電極及び共通電極間に電気泳動素子が夫々設けられた複数の画素からなる表示部を備えた電気泳動表示装置であって、
前記画素毎に設けられ、第１画像信号電位及び第２画像信号電位のいずれか一方の画像信号電位を有する画像信号が供給されるラッチ回路と、該ラッチ回路に供給された画像信号に応じて、第１及び第２制御線のいずれか一方の制御線を択一的に選択して、該一方の制御線を前記画像電極に電気的に接続するスイッチ回路とを夫々含んでなる複数の画素回路と、
第１階調及び該第１階調と異なる第２階調を有する画像データに基づいて、前記第１階調を表示すべき画素に設けられた前記ラッチ回路と前記第２階調を表示すべき画素に設けられた前記ラッチ回路とに互いに異なる画像信号電位を有する前記画像信号が供給されるように、前記画像信号を前記複数の画素の各々の前記ラッチ回路に供給する画像信号供給手段と、
前記第１階調に対応する第１階調電位及び前記第２階調に対応する第２階調電位のうち一方の階調電位を第１制御電位として前記第１制御線に供給すると共に、前記第１及び第２階調電位のうち前記一方の階調電位と異なる他方の階調電位を第２制御電位として前記第２制御線に供給する制御電位供給手段と、
前記表示部に表示されている第１画像を第２画像へと書き換える際に、（i）前記第１画像についての前記第１階調を表示する画素と前記第２階調を表示する画素とのうち画素数が多い方の画素である多数階調画素に設けられた前記ラッチ回路に供給された画像信号と、前記第２画像についての前記多数階調画素に設けられた前記ラッチ回路に供給される画像信号との画像信号電位が互いに異なるように、前記画像信号供給手段を制御すると共に、（ii）前記複数の画素のうち前記第１階調を表示すべき画素に設けられた前記画素電極に前記第１階調電位が供給されると共に前記複数の画素のうち前記第２階調を表示すべき画素に設けられた前記画素電極に前記第２階調電位が供給されるように、前記制御電位供給手段を制御する制御手段と
を備えることを特徴とする電気泳動表示装置。
【請求項２】
前記第１及び第２制御線は、前記表示部が分割されてなる複数の分割表示部毎に設けられ、
前記スイッチ回路は、前記複数の分割表示部のうち当該スイッチ回路が含まれる分割表示部に設けられた前記第１及び第２制御線のいずれか一方を前記画素電極に電気的に接続し、
前記制御手段は、前記複数の分割表示部の各々について、前記第１画像についての前記多数階調画素に設けられた前記ラッチ回路に供給された画像信号と、前記第２画像についての前記多数階調画素に設けられた前記ラッチ回路に供給される画像信号との画像信号電位が互いに異なるように、前記画像信号供給手段を制御する
ことを特徴とする請求項１に記載の電気泳動表示装置。
【請求項３】
互いに対向する画素電極及び共通電極間に電気泳動素子が夫々設けられた複数の画素からなる表示部を備えた電気泳動表示装置であって、前記画素毎に設けられ、第１画像信号電位及び第２画像信号電位のいずれか一方の画像信号電位を有する画像信号が供給されるラッチ回路と、該ラッチ回路に供給された画像信号に応じて、第１及び第２制御線のいずれか一方の制御線を択一的に選択して、該一方の制御線を前記画像電極に電気的に接続するスイッチ回路とを夫々含んでなる複数の画素回路と、第１階調及び該第１階調と異なる第２階調を有する画像データに基づいて、前記第１階調を表示すべき画素に設けられた前記ラッチ回路と前記第２階調を表示すべき画素に設けられた前記ラッチ回路とに互いに異なる画像信号電位を有する前記画像信号が供給されるように、前記画像信号を前記複数の画素の各々の前記ラッチ回路に供給する画像信号供給手段と、前記第１階調に対応する第１階調電位及び前記第２階調に対応する第２階調電位のうち一方の階調電位を第１制御電位として前記第１制御線に供給すると共に、前記第１及び第２階調電位のうち前記一方の階調電位と異なる他方の階調電位を第２制御電位として前記第２制御線に供給する制御電位供給手段とを備える電気泳動表示装置を駆動する電気泳動表示装置の駆動方法であって、
前記表示部に表示されている第１画像を第２画像へと書き換える際に、（i）前記第１画像についての前記第１階調を表示する画素と前記第２階調を表示する画素とのうち画素数が多い方の画素である多数階調画素に設けられた前記ラッチ回路に供給された画像信号と、前記第２画像についての前記多数階調画素に設けられた前記ラッチ回路に供給される画像信号との画像信号電位が互いに異なるように、前記画像信号供給手段を制御すると共に、（ii）前記複数の画素のうち前記第１階調を表示すべき画素に設けられた前記画素電極に前記第１階調電位が供給されると共に前記複数の画素のうち前記第２階調を表示すべき画素に設けられた前記画素電極に前記第２階調電位が供給されるように、前記制御電位供給手段を制御する制御工程を含むことを特徴とする電気泳動表示装置の駆動方法。
【請求項４】
請求項１又は２に記載の電気泳動表示装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置及びその駆動方法並びに電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気泳動表示装置は、複数の画素によって次のように表示を行う表示部を有する。各画素では、画素スイッチング素子を介してメモリー回路に画像データに基づく画像信号を書き込んだ後、書き込まれた画像信号に応じた電位により画素電極が駆動され、共通電極との間に電位差が生じる。これによって、画素電極及び共通電極間の電気泳動素子に含まれる電気泳動粒子を、画素電極側或いは共通電極側に移動させることにより表示を行う。メモリー回路の構成としてはキャパシターを含む構成や２つのＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバーター回路からなるラッチ回路を含む構成が知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２６８８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
メモリー回路が上述したようなラッチ回路を含んで構成される場合、ラッチ回路が画像信号を保持している期間中、ラッチ回路を構成するＰチャネル型トランジスター或いはＮチャネル型トランジスターのゲートには一定の電圧が印加され続ける。このため、ＢＴ（Bias Temperature）ストレスによってトランジスターの特性が劣化してしまうおそれがある。具体的には、ラッチ回路を構成するＰチャネル型トランジスターでは、閾値電圧のエンハンスメント化が生じ、オン電流が低下してしまうおそれがある。このため、ラッチ回路によって画像信号を保持することが困難になってしまうおそれがあるという技術的問題点がある。また、ラッチ回路を構成するＮチャネル型トランジスターでは、閾値電圧のデプレッション化が生じ、オフリーク電流が増大してしまうおそれがある。このため、ラッチ回路の消費電力が増大してしまうおそれがあるという技術的問題点がある。
【０００５】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えば、高品位な表示を行うことが可能であると共に消費電力を抑制可能な電気泳動表示装置及びその駆動方法、並びにこのような電気泳動表示装置を備える電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の電気泳動表示装置は上記課題を解決するために、互いに対向する画素電極及び共通電極間に電気泳動素子が夫々設けられた複数の画素からなる表示部を備えた電気泳動表示装置であって、前記画素毎に設けられ、第１画像信号電位及び第２画像信号電位のいずれか一方の画像信号電位を有する画像信号が供給されるラッチ回路と、該ラッチ回路に供給された画像信号に応じて、第１及び第２制御線のいずれか一方の制御線を択一的に選択して、該一方の制御線を前記画像電極に電気的に接続するスイッチ回路とを夫々含んでなる複数の画素回路と、第１階調及び該第１階調と異なる第２階調を有する画像データに基づいて、前記第１階調を表示すべき画素に設けられた前記ラッチ回路と前記第２階調を表示すべき画素に設けられた前記ラッチ回路とに互いに異なる画像信号電位を有する前記画像信号が供給されるように、前記画像信号を前記複数の画素の各々の前記ラッチ回路に供給する画像信号供給手段と、前記第１階調に対応する第１階調電位及び前記第２階調に対応する第２階調電位のうち一方の階調電位を第１制御電位として前記第１制御線に供給すると共に、前記第１及び第２階調電位のうち前記一方の階調電位と異なる他方の階調電位を第２制御電位として前記第２制御線に供給する制御電位供給手段と、前記表示部に表示されている第１画像を第２画像へと書き換える際に、（i）前記第１画像についての前記第１階調を表示する画素と前記第２階調を表示する画素とのうち画素数が多い方の画素である多数階調画素に設けられた前記ラッチ回路に供給された画像信号と、前記第２画像についての前記多数階調画素に設けられた前記ラッチ回路に供給される画像信号との画像信号電位が互いに異なるように、前記画像信号供給手段を制御すると共に、（ii）前記複数の画素のうち前記第１階調を表示すべき画素に設けられた前記画素電極に前記第１階調電位が供給されると共に前記複数の画素のうち前記第２階調を表示すべき画素に設けられた前記画素電極に前記第２階調電位が供給されるように、前記制御電位供給手段を制御する制御手段とを備える。
【０００７】
本発明の電気泳動表示装置によれば、その動作時には、表示部に含まれる複数の画素の各々における画素電極及び共通電極の電位差に基づく電圧が電気泳動素子に印加される。これにより、電気泳動素子に含まれる電気泳動粒子を画素電極及び共通電極間で移動させることで、表示部に画像が表示される。
【０００８】
各画素には、画像データに応じた電位を画素電極に供給するための画素回路が設けられている。画素回路は、ラッチ回路及びスイッチ回路を含んでなる。
【０００９】
ラッチ回路は、例えば２つのＣＭＯＳインバーター回路からなり、画像信号供給手段によって供給される画像信号を保持することが可能に構成される。ラッチ回路は、当該ラッチ回路が設けられた画素が表示すべき階調を一時的に記憶するメモリー回路として機能する。
【００１０】
スイッチ回路は、ラッチ回路に供給された画像信号に応じて（即ち、ラッチ回路に供給された画像信号が第１及び第２画像信号電位のいずれの画像信号電位を有するかに応じて）、第１及び第２制御線のいずれか一方の制御線を画像電極に電気的に接続する。例えば、スイッチ回路は、ラッチ回路に第１画像信号電位を有する画像信号が供給された場合には、第１制御線を画素電極に電気的に接続し、ラッチ回路に第２画像信号電位を有する画像信号が供給された場合には、第２制御線を画素電極に電気的に接続する。
【００１１】
本発明では特に、制御手段は、表示部に表示されている第１画像を第２画像へと書き換える際（即ち、表示部に表示されている画像を第１画像から第２画像へと更新する際）に、第１画像についての多数階調画素に設けられたラッチ回路に供給された画像信号と、第２画像についての多数階調画素に設けられたラッチ回路に供給される画像信号との画像信号電位が互いに異なるように、画像信号供給手段を制御する。ここで本発明に係る「多数階調画素」とは、一の画像について、第１階調を表示する画素と第２階調を表示する画素とのうち画素数が多い方の画素を意味し、例えば、一の画像のうち第１階調を表示する画素が第２階調を表示する画素よりも多い場合には、第１階調を表示する画素が多数階調画素であり、一の画像のうち第２階調を表示する画素が第１階調を表示する画素よりも多い場合には、第２階調を表示する画素が多数階調画素である。表示部に表示する画像が第１及び第２階調からなる２階調画像である場合には、多数階調画素の画素数は、表示部を構成する複数の画素の画素数の半分（即ち、５０％）以上となる。
【００１２】
即ち、制御手段は、第１画像についての多数階調画素に設けられたラッチ回路に第１画像信号電位を有する画像信号が供給された場合には、第２画像についての多数階調画素に設けられたラッチ回路に第２画像信号電位を有する画像信号が供給されるように、且つ、第１画像についての多数階調画素に設けられたラッチ回路に第２画像信号電位を有する画像信号が供給された場合には、第２画像についての多数階調画素に設けられたラッチ回路に第１画像信号電位が供給されるように、画像信号供給手段を制御する。
【００１３】
よって、表示部に表示されている第１画像を第２画像へと書き換える際に、複数の画素にそれぞれ１つずつ設けられた複数のラッチ回路のうち、画像の書き換え前後で供給される画像信号の画像信号電位が同じとなるラッチ回路の数を低減できる。従って、ラッチ回路を構成するトランジスターのゲートに一定の電圧が印加され続けることを抑制でき、ラッチ回路を構成するトランジスターの特性が劣化してしまうことを抑制できる。具体的には、ラッチ回路を構成するＰチャネル型トランジスターにおける、閾値電圧のエンハンスメント化に起因するオン電流の低下を抑制できる。更に、ラッチ回路を構成するＮチャネル型トランジスターにおける閾値電圧のデプレッション化に起因するオフリーク電流の増大を抑制できる。これらの結果、高品位な表示を行うことができると共に、当該電気泳動表示装置の消費電力を抑制できる。
【００１４】
更に、制御手段は、複数の画素のうち第１階調を表示すべき画素に設けられた画素電極に第１階調電位が供給されると共に複数の画素のうち第２階調を表示すべき画素に設けられた画素電極に第２階調電位が供給されるように、制御電位供給手段を制御する。よって、画像データに基づく画像を表示部に確実に表示することができる。
【００１５】
以上説明したように、本発明に係る電気泳動表示装置によれば、高品位な表示を行うことができると共に消費電力を抑制できる。
【００１６】
本発明の電気泳動表示装置の一態様では、前記第１及び第２制御線は、前記表示部が分割されてなる複数の分割表示部毎に設けられ、前記スイッチ回路は、前記複数の分割表示部のうち当該スイッチ回路が含まれる分割表示部に設けられた前記第１及び第２制御線のいずれか一方を前記画素電極に電気的に接続し、前記制御手段は、前記複数の分割表示部の各々について、前記第１画像についての前記多数階調画素に設けられた前記ラッチ回路に供給された画像信号と、前記第２画像についての前記多数階調画素に設けられた前記ラッチ回路に供給される画像信号との画像信号電位が互いに異なるように、前記画像信号供給手段を制御する。
【００１７】
この態様によれば、表示部に表示されている第１画像を第２画像へと書き換える際に、複数の画素にそれぞれ１つずつ設けられた複数のラッチ回路のうち、画像の書き換え前後で供給される画像信号の画像信号電位が同じとなるラッチ回路の数をより確実に低減できる。従って、より一層高品位な表示を行うことができると共に消費電力をより一層抑制できる。
【００１８】
本発明に係る電気泳動表示装置の駆動方法は上記課題を解決するために、互いに対向する画素電極及び共通電極間に電気泳動素子が夫々設けられた複数の画素からなる表示部を備えた電気泳動表示装置であって、前記画素毎に設けられ、第１画像信号電位及び第２画像信号電位のいずれか一方の画像信号電位を有する画像信号が供給されるラッチ回路と、該ラッチ回路に供給された画像信号に応じて、第１及び第２制御線のいずれか一方の制御線を択一的に選択して、該一方の制御線を前記画像電極に電気的に接続するスイッチ回路とを夫々含んでなる複数の画素回路と、第１階調及び該第１階調と異なる第２階調を有する画像データに基づいて、前記第１階調を表示すべき画素に設けられた前記ラッチ回路と前記第２階調を表示すべき画素に設けられた前記ラッチ回路とに互いに異なる画像信号電位を有する前記画像信号が供給されるように、前記画像信号を前記複数の画素の各々の前記ラッチ回路に供給する画像信号供給手段と、前記第１階調に対応する第１階調電位及び前記第２階調に対応する第２階調電位のうち一方の階調電位を第１制御電位として前記第１制御線に供給すると共に、前記第１及び第２階調電位のうち前記一方の階調電位と異なる他方の階調電位を第２制御電位として前記第２制御線に供給する制御電位供給手段とを備える電気泳動表示装置を駆動する電気泳動表示装置の駆動方法であって、前記表示部に表示されている第１画像を第２画像へと書き換える際に、（i）前記第１画像についての前記第１階調を表示する画素と前記第２階調を表示する画素とのうち画素数が多い方の画素である多数階調画素に設けられた前記ラッチ回路に供給された画像信号と、前記第２画像についての前記多数階調画素に設けられた前記ラッチ回路に供給される画像信号との画像信号電位が互いに異なるように、前記画像信号供給手段を制御すると共に、（ii）前記複数の画素のうち前記第１階調を表示すべき画素に設けられた前記画素電極に前記第１階調電位が供給されると共に前記複数の画素のうち前記第２階調を表示すべき画素に設けられた前記画素電極に前記第２階調電位が供給されるように、前記制御電位供給手段を制御する制御工程を含む。
【００１９】
本発明に係る電気泳動表示装置の駆動方法によれば、上述した本発明の電気泳動表示装置と同様に、高品位な表示を行うことができると共に消費電力を抑制できる。
【００２０】
尚、上述した本発明の電気泳動表示装置に係る各種態様と同様の各種態様を、本発明に係る電気泳動表示装置の駆動方法にも適宜適用可能である。
【００２１】
本発明の電子機器は上記課題を解決するために、上述した本発明に係る電気泳動表示装置（但し、その各種態様を含む）を備える。
【００２２】
本発明の電子機器によれば、上述した本発明の電気泳動表示装置を具備してなるので、低消費電力で高品位な表示を行うことが可能な、例えば、腕時計、電子ペーパー、電子ノート、携帯電話、携帯用オーディオ機器などの各種電子機器を実現できる。
【００２３】
本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。
【図面の簡単な説明】
【００２４】
【図１】第１実施形態に係る電気泳動表示装置の全体構成を示すブロック図である。
【図２】第１実施形態に係る電気泳動表示装置の画素の電気的な構成を示す等価回路図である。
【図３】第１実施形態に係る電気泳動表示装置の表示部の部分断面図である。
【図４】書き換え前の画像と書き換え後の画像の一例を示す平面図である。
【図５】第１実施形態に係る電気泳動表示装置の駆動方法を説明するための概念図である。
【図６】第１実施形態に係る電気泳動表示装置の駆動方法を示すフローチャートである。
【図７】比較例に係る電気泳動表示装置の駆動方法を説明するための概念図である。
【図８】第２実施形態に係る電気泳動表示装置の構成を示すブロック図である。
【図９】書き換え前の画像と書き換え後の画像の他の例を示す平面図である。
【図１０】第２実施形態に係る電気泳動表示装置の駆動方法を説明するための概念図である。
【図１１】電気泳動表示装置を適用した電子機器の一例たる電子ペーパーの構成を示す斜視図である。
【図１２】電気泳動表示装置を適用した電子機器の一例たる電子ノートの構成を示す斜視図である。
【発明を実施するための形態】
【００２５】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気泳動表示装置の一例であるアクティブマトリクス駆動方式の電気泳動表示装置を例にとる。
【００２６】
＜第１実施形態＞
第１実施形態に係る電気泳動表示装置について、図１から図６を参照して説明する。
【００２７】
先ず、本実施形態に係る電気泳動表示装置の全体構成について、図１及び図２を参照して説明する。
【００２８】
図１は、本実施形態に係る電気泳動表示装置の全体構成を示すブロック図である。
【００２９】
図１において、本実施形態に係る電気泳動表示装置１は、表示部３と、コントローラー１０と、走査線駆動回路６０と、データ線駆動回路７０と、電源回路２１０と、共通電位供給回路２２０と、制御電位供給回路２３０と、画像信号生成回路２４０とを備えている。
【００３０】
表示部３には、ｍ行×ｎ列分の画素２０がマトリクス状（二次元平面的）に配列されている。また、表示部３には、ｍ本の走査線４０（即ち、走査線Ｙ１、Ｙ２、…、Ｙｍ）と、ｎ本のデータ線５０（即ち、データ線Ｘ１、Ｘ２、…、Ｘｎ）とが互いに交差するように設けられている。具体的には、ｍ本の走査線４０は、行方向（即ち、Ｘ方向）に延在し、ｎ本のデータ線５０は、列方向（即ち、Ｙ方向）に延在している。ｍ本の走査線４０とｎ本のデータ線５０との交差に対応して画素２０が配置されている。
【００３１】
コントローラー１０は、本発明に係る「制御手段」の一例であり、走査線駆動回路６０、データ線駆動回路７０、電源回路２１０、共通電位供給回路２２０、制御電位供給回路２３０及び画像信号生成回路２４０の動作を制御する。コントローラー１０は、例えば、クロック信号、スタートパルス等のタイミング信号を各回路に供給する。コントローラー１０は、メモリー１１を有している。メモリー１１は、後述する多数階調画素の画像信号電位を記憶することが可能に構成された例えばＲＡＭ（Random Access Memory）等の記憶装置である。
【００３２】
走査線駆動回路６０は、コントローラー１０から供給されるタイミング信号に基づいて、走査線Ｙ１、Ｙ２、…、Ｙｍの各々に走査信号をパルス的に順次供給する。
【００３３】
データ線駆動回路７０は、コントローラー１０から供給されるタイミング信号に基づいて、画像信号生成回路２４０から供給される画像信号をデータ線Ｘ１、Ｘ２、…、Ｘｎに供給する。尚、データ線駆動回路７０は、画像信号生成回路２４０と共に、本発明に係る「画像信号供給手段」の一例として機能する。
【００３４】
画像信号生成回路２４０は、コントローラー１０の制御下で、画像データに基づいて画像信号を生成し、この生成した画像信号をデータ線駆動回路７０に供給する。画像信号は、高電位レベル（以下「ハイレベル」という。例えば５Ｖ）又は低電位レベル（以下「ローレベル」という。例えば０Ｖ）の２値的なレベルをとる。言い換えれば、画像信号の電位（即ち、画像信号電位）は、ハイレベル又はローレベルをとる。尚、高電位レベル（即ち、ハイレベル）は本発明に係る「第１画像信号電位」の一例であり、低電位レベル（即ち、ローレベル）は本発明に係る「第２画像信号電位」の一例である。
【００３５】
電源回路２１０は、高電位電源線９１に高電位電源電位Ｖｄｄを供給し、低電位電源線９２に低電位電源電位Ｖｓｓを供給する。尚、ここでは図示を省略するが、高電位電源線９１及び低電位電源線９２の各々は、電気的なスイッチを介して電源回路２１０に電気的に接続されている。
【００３６】
共通電位供給回路２２０は、共通電位線９３に共通電位Ｖｃｏｍを供給する。尚、ここでは図示を省略するが、共通電位線９３は、電気的なスイッチを介して共通電位供給回路２２０に電気的に接続されている。
【００３７】
制御電位供給回路２３０は、第１制御線９４に第１制御電位Ｓ１を供給し、第２制御線９５に第２制御電位Ｓ２を供給する。制御電位供給回路２３０は、コントローラー１０の制御下で、第１制御電位Ｓ１として高電位ＶＨ又は低電位ＶＬを第１制御線９４に供給し、第２制御電位Ｓ２として高電位ＶＨ又は低電位ＶＬを第２制御線９５に供給する。高電位ＶＨは、基準電位に対して低電位ＶＬを極性反転させた電位である。尚、ここでは図示を省略するが、高電位電源線９１、低電位電源線９２、第１制御線９４及び第２制御線９５の各々は、電気的なスイッチを介して制御電位供給回路２３０に電気的に接続されている。また、高電位ＶＨは本発明に係る「第１階調電位」の一例であり、本発明に係る「第１階調」の一例である「黒色」に対応する電位である（即ち、高電位ＶＨが画素電極２１に供給されることで、この画素電極２１が設けられた画素２０において黒色が表示される）。低電位ＶＬは本発明に係る「第２階調電位」の一例であり、本発明に係る「第２階調」の一例である「白色」に対応する電位である（即ち、低電位ＶＬが画素電極２１に供給されることで、この画素電極２１が設けられた画素２０において白色が表示される）。
【００３８】
尚、後に詳細に説明するが、本実施形態では特に、コントローラー１０は、表示部３に表示されている画像を書き換える際に、書き換え前の画像についての多数階調画素に供給された画像信号と、書き換え後の画像についての多数階調画素に供給される画像信号との画像信号電位が互いに異なるように、画像信号生成回路２４０及びデータ線駆動回路７０を制御すると共に、複数の画素２０のうち黒色を表示すべき画素２０に設けられた画素電極２１に高電位ＶＨが供給されると共に複数の画素２０のうち白色を表示すべき画素２０に設けられた画素電極２１に低電位ＶＬが供給されるように、制御信号供給回路２３０を制御する。
【００３９】
尚、コントローラー１０、走査線駆動回路６０、データ線駆動回路７０、電源回路２１０、共通電位供給回路２２０、制御電位供給回路２３０及び画像信号生成回路２４０には、各種の信号が入出力されるが、本実施形態と特に関係のないものについては説明を省略する。
【００４０】
図２は、画素の電気的な構成を示す等価回路図である。
【００４１】
図２において、画素２０は、画素スイッチング用トランジスター２４と、ラッチ回路２５と、スイッチ回路１１０と、画素電極２１と、共通電極２２と、電気泳動素子２３とを備えている。尚、画素スイッチング用トランジスター２４、ラッチ回路２５及びスイッチ回路１１０が本発明に係る「画素回路」の一例を構成する。
【００４２】
画素スイッチング用トランジスター２４は、例えばＮ型トランジスターで構成されている。画素スイッチング用トランジスター２４は、そのゲートが走査線４０に電気的に接続されており、そのソースがデータ線５０に電気的に接続されており、そのドレインがラッチ回路２５の入力端子Ｎ１に電気的に接続されている。画素スイッチング用トランジスター２４は、データ線駆動回路７０（図１参照）からデータ線５０を介して供給される画像信号を、走査線駆動回路６０（図１参照）から走査線４０を介してパルス的に供給される走査信号に応じたタイミングで、ラッチ回路２５の入力端子Ｎ１に出力する。
【００４３】
ラッチ回路２５は、インバーター回路２５ａ及び２５ｂを有している。
【００４４】
インバーター回路２５ａ及び２５ｂは、互いの入力端子に他方の出力端子が電気的に接続されたループ構造を有している。即ち、インバーター回路２５ａの入力端子とインバーター回路２５ｂの出力端子とが互いに電気的に接続され、インバーター回路２５ｂの入力端子とインバーター回路２５ａの出力端子とが互いに電気的に接続されている。インバーター回路２５ａの入力端子が、ラッチ回路２５の入力端子Ｎ１として構成されており、インバーター回路２５ａの出力端子が、ラッチ回路２５の出力端子Ｎ２として構成されている。
【００４５】
インバーター回路２５ａは、Ｎ型トランジスター２５ａ１及びＰ型トランジスター２５ａ２を有するＣＭＯＳインバーター回路である。Ｎ型トランジスター２５ａ１及びＰ型トランジスター２５ａ２のゲートは、ラッチ回路２５の入力端子Ｎ１に電気的に接続されている。Ｎ型トランジスター２５ａ１のソースは、低電位電源電位Ｖｓｓが供給される低電位電源線９２に電気的に接続されている。Ｐ型トランジスター２５ａ２のソースは、高電位電源電位Ｖｄｄが供給される高電位電源線９１に電気的に接続されている。Ｎ型トランジスター２５ａ１及びＰ型トランジスター２５ａ２のドレインは、ラッチ回路２５の出力端子Ｎ２に電気的に接続されている。
【００４６】
インバーター回路２５ｂは、Ｎ型トランジスター２５ｂ１及びＰ型トランジスター２５ｂ２を有するＣＭＯＳインバーター回路である。Ｎ型トランジスター２５ｂ１及びＰ型トランジスター２５ｂ２のゲートは、ラッチ回路２５の出力端子Ｎ２に電気的に接続されている。Ｎ型トランジスター２５ｂ１のソースは、低電位電源電位Ｖｓｓが供給される低電位電源線９２に電気的に接続されている。Ｐ型トランジスター２５ｂ２のソースは、高電位電源電位Ｖｄｄが供給される高電位電源線９１に電気的に接続されている。Ｎ型トランジスター２５ｂ１及びＰ型トランジスター２５ｂ２のドレインは、ラッチ回路２５の入力端子Ｎ１に電気的に接続されている。
【００４７】
ラッチ回路２５は、その入力端子Ｎ１にハイレベルの画像信号が入力されると、その出力端子Ｎ２から低電位電源電位Ｖｓｓを出力し、その入力端子Ｎ１にローレベルの画像信号が入力されると、その出力端子Ｎ２から高電位電源電位Ｖｄｄを出力する。即ち、ラッチ回路２５は、入力された画像信号がハイレベルであるかローレベルであるかに応じて、低電位電源電位Ｖｓｓ又は高電位電源電位Ｖｄｄを出力する。言い換えれば、ラッチ回路２５は、入力された画像信号を、低電位電源電位Ｖｓｓ又は高電位電源電位Ｖｄｄとして記憶可能に構成されている。
【００４８】
高電位電源線９１及び低電位電源線９２は、電源回路２１０からそれぞれ高電位電源電位Ｖｄｄ及び低電位電源電位Ｖｓｓが供給可能に構成されている。高電位電源線９１は、スイッチ９１ｓを介して電源回路２１０に電気的に接続されており、低電位電源線９２は、スイッチ９２ｓを介して電源回路２１０に電気的に接続されている。スイッチ９１ｓ及び９２ｓは、コントローラー１０によってオン状態とオフ状態とが切り替えられるように構成されている。スイッチ９１ｓがオン状態とされることで、高電位電源線９１と電源回路２１０とが電気的に接続され、スイッチ９１ｓがオフ状態とされることで、高電位電源線９１は電気的に切断されたハイインピーダンス状態とされる。スイッチ９２ｓがオン状態とされることで、低電位電源線９２と電源回路２１０とが電気的に接続され、スイッチ９２ｓがオフ状態とされることで、低電位電源線９２は電気的に切断されたハイインピーダンス状態とされる。
【００４９】
スイッチ回路１１０は、第１のトランスミッションゲート１１１及び第２のトランスミッションゲート１１２を備えている。
【００５０】
第１のトランスミッションゲート１１１は、Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎを備えている。Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎのソースは、第１制御線９４に電気的に接続されている。Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎのドレインは、画素電極２１に電気的に接続されている。Ｐ型トランジスター１１１ｐのゲートは、ラッチ回路２５の入力端子Ｎ１に電気的に接続されており、Ｎ型トランジスター１１１ｎのゲートは、ラッチ回路２５の出力端子Ｎ２に電気的に接続されている。
【００５１】
第２のトランスミッションゲート１１２は、Ｐ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎを備えている。Ｐ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎのソースは、第２制御線９５に電気的に接続されている。Ｐ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎのドレインは、画素電極２１に電気的に接続されている。Ｐ型トランジスター１１２ｐのゲートは、ラッチ回路２５の出力端子Ｎ２に電気的に接続されており、Ｎ型トランジスター１１２ｎのゲートは、ラッチ回路２５の入力端子Ｎ１に電気的に接続されている。
【００５２】
スイッチ回路１１０は、ラッチ回路２５に入力される画像信号に応じて、第１制御線９４及び第２制御線９５のいずれか一方の制御線を択一的に選択して、その一方の制御線を画素電極２１に電気的に接続する。
【００５３】
具体的には、ラッチ回路２５の入力端子Ｎ１にハイレベルの画像信号が入力されると、ラッチ回路２５からＮ型トランジスター１１１ｎ及びＰ型トランジスター１１２ｐのゲートに低電位電源電位Ｖｓｓが出力されると共に、Ｐ型トランジスター１１１ｐ及びＮ型トランジスター１１２ｎのゲートに高電位電源電位Ｖｄｄが出力されることにより、第２のトランスミッションゲート１１２を構成するＰ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎのみがオン状態となり、第１のトランスミッションゲート１１１を構成するＰ型トランジスター１１１ｐ及びＮ型トランジスター１１１ｎはオフ状態となる。一方、ラッチ回路２５の入力端子Ｎ１にローレベルの画像信号が入力されると、ラッチ回路２５からＮ型トランジスター１１１ｎ及びＰ型トランジスター１１２ｐのゲートに高電位電源電位Ｖｄｄが出力されると共に、Ｐ型トランジスタ１１１ｐ及びＮ型トランジスタ１１２ｎのゲートに低電位電源電位Ｖｓｓが出力されることにより、第１のトランスミッションゲート１１１を構成するＰ型トランジスタ１１１ｐ及びＮ型トランジスタ１１１ｎのみがオン状態となり、第２のトランスミッションゲート１１２を構成するＰ型トランジスター１１２ｐ及びＮ型トランジスター１１２ｎはオフ状態となる。つまり、ラッチ回路２５の入力端子Ｎ１にハイレベルの画像信号が入力された場合には、第２のトランスミッションゲート１１２のみがオン状態となり、一方、ラッチ回路２５の入力端子Ｎ１にローレベルの画像信号が入力された場合には、第１のトランスミッションゲート１１１のみがオン状態となる。
【００５４】
第１制御線９４及び第２制御線９５は、制御電位供給回路２３０からそれぞれ第１制御電位Ｓ１及び第２制御電位Ｓ２が供給可能に構成されている。第１制御線９４は、スイッチ９４ｓを介して制御電位供給回路２３０に電気的に接続されており、第２制御線９５は、スイッチ９５ｓを介して制御電位供給回路２３０に電気的に接続されている。スイッチ９４ｓ及び９５ｓは、コントローラー１０によってオン状態とオフ状態とが切り替えられるように構成されている。スイッチ９４ｓがオン状態とされることで、第１制御線９４と制御電位供給回路２３０とが電気的に接続され、スイッチ９４ｓがオフ状態とされることで、第１制御線９４は電気的に切断されたハイインピーダンス状態とされる。スイッチ９５ｓがオン状態とされることで、第２制御線９５と制御電位供給回路２３０とが電気的に接続され、スイッチ９５ｓがオフ状態とされることで、第２制御線９５は電気的に切断されたハイインピーダンス状態とされる。
【００５５】
複数の画素２０の各々の画素電極２１は、スイッチ回路１１０によって画像信号に応じて択一的に選択された制御線９４又は９５に電気的に接続される。その際、複数の画素２０の各々の画素電極２１は、スイッチ９４ｓ又は９５ｓのオンオフ状態に応じて、制御電位供給回路２３０から第１制御電位Ｓ１又は第２制御電位Ｓ２が供給される、或いはハイインピーダンス状態とされる。
【００５６】
より具体的には、ローレベルの画像信号が供給される画素２０については、第１のトランスミッションゲート１１１のみがオン状態となり、その画素２０の画素電極２１は、第１制御線９４に電気的に接続され、スイッチ９４ｓのオンオフ状態に応じて電源回路２１０から第１制御電位Ｓ１が供給され、又は、ハイインピーダンス状態とされる。一方、ハイレベルの画像信号が供給される画素２０については、第２のトランスミッションゲート１１２のみがオン状態となり、その画素２０の画素電極２１は、第２制御線９５に電気的に接続され、スイッチ９５ｓのオンオフ状態に応じて電源回路２１０から第２制御電位Ｓ２が供給され、又は、ハイインピーダンス状態とされる。
【００５７】
画素電極２１は、電気泳動素子２３を介して共通電極２２と互いに対向するように配置されている。
【００５８】
共通電極２２は、共通電位Ｖｃｏｍが供給される共通電位線９３に電気的に接続されている。共通電位線９３は、共通電位供給回路２２０から共通電位Ｖｃｏｍが供給可能に構成されている。共通電位線９３は、スイッチ９３ｓを介して共通電位供給回路２２０に電気的に接続されている。スイッチ９３ｓは、コントローラー１０によってオン状態とオフ状態とが切り替えられるように構成されている。スイッチ９３ｓがオン状態とされることで、共通電位線９３と共通電位供給回路２２０とが電気的に接続され、スイッチ９３ｓがオフ状態とされることで、共通電位線９３は電気的に切断されたハイインピーダンス状態とされる。
【００５９】
電気泳動素子２３は、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセルから構成されている。
【００６０】
次に、本実施形態に係る電気泳動表示装置の表示部の具体的な構成について、図３を参照して説明する。
【００６１】
図３は、本実施形態に係る電気泳動表示装置の表示部の部分断面図である。
【００６２】
図３において、表示部３は、素子基板２８と対向基板２９との間に電気泳動素子２３が挟持される構成となっている。尚、本実施形態では、対向基板２９側に画像を表示することを前提として説明する。
【００６３】
素子基板２８は、例えばガラスやプラスチック等からなる基板である。素子基板２８上には、ここでは図示を省略するが、図２を参照して上述した画素スイッチング用トランジスター２４、ラッチ回路２５、スイッチ回路１１０、走査線４０、データ線５０、高電位電源線９１、低電位電源線９２、共通電位線９３、第１制御線９４、第２制御線９５等が作り込まれた積層構造が形成されている。この積層構造の上層側に複数の画素電極２１がマトリクス状に設けられている。
【００６４】
対向基板２９は、例えばガラスやプラスチック等からなる透明な基板である。対向基板２９における素子基板２８との対向面上には、共通電極２２が複数の画素電極９ａと対向してベタ状に形成されている。共通電極２２は、例えばマグネシウム銀（ＭｇＡｇ）、インジウム・スズ酸化物（ＩＴＯ）、インジウム・亜鉛酸化物（ＩＺＯ）等の透明導電材料から形成されている。
【００６５】
電気泳動素子２３は、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセル８０から構成されており、例えば樹脂等からなるバインダー３０及び接着層３１によって素子基板２８及び対向基板２９間で固定されている。尚、本実施形態に係る電気泳動表示装置１は、製造プロセスにおいて、電気泳動素子２３が予め対向基板２９側にバインダー３０によって固定されてなる電気泳動シートが、別途製造された、画素電極２１等が形成された素子基板２８側に接着層３１によって接着されている。
【００６６】
マイクロカプセル８０は、画素電極２１及び共通電極２２間に挟持され、１つの画素２０内に（言い換えれば、１つの画素電極２１に対して）１つ又は複数配置されている。
【００６７】
マイクロカプセル８０は、被膜の内部に分散媒と、電気泳動粒子である複数の白色粒子及び複数の黒色粒子とが封入されてなる。マイクロカプセル８０は、例えば、５０ｕｍ程度の粒径を有する球状に形成されている。
【００６８】
被膜は、マイクロカプセル８０の外殻として機能し、ポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアガム等の透光性を有する高分子樹脂から形成されている。
【００６９】
分散媒は、白色粒子及び黒色粒子をマイクロカプセル８０内（言い換えれば、被膜内）に分散させる媒質である。分散媒としては、水や、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ペンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロヘキサン、メチルシクロヘキサン等の脂環式炭化水素、ベンゼン、トルエンや、キシレン、ヘキシルベンゼン、へブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１、２−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩やその他の油類を単独で又は混合して用いることができる。また、分散媒８１には、界面活性剤が配合されてもよい。
【００７０】
白色粒子は、例えば、二酸化チタン、亜鉛華（酸化亜鉛）、三酸化アンチモン等の白色顔料からなる粒子（高分子或いはコロイド）であり、例えば負に帯電されている。
【００７１】
黒色粒子は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子或いはコロイド）であり、例えば正に帯電されている。
【００７２】
このため、白色粒子及び黒色粒子は、画素電極２１と共通電極２２との間の電位差によって発生する電場によって、分散媒中を移動することができる。
【００７３】
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。
【００７４】
図３において、画素電極２１と共通電極２２との間に、相対的に共通電極２２の電位が高くなるように電圧が印加された場合には、正に帯電された黒色粒子はクーロン力によってマイクロカプセル８０内で画素電極２１側に引き寄せられると共に、負に帯電された白色粒子はクーロン力によってマイクロカプセル８０内で共通電極２２側に引き寄せられる。この結果、マイクロカプセル８０内の表示面側（即ち、共通電極２２側）に白色粒子が集まることで、表示部３の表示面にこの白色粒子の色（即ち、白色）を表示することができる。逆に、画素電極２１と共通電極２２との間に、相対的に画素電極２１の電位が高くなるように電圧が印加された場合には、負に帯電された白色粒子がクーロン力によって画素電極２１側に引き寄せられると共に、正に帯電された黒色粒子はクーロン力によって共通電極２２側に引き寄せられる。この結果、マイクロカプセル８０の表示面側に黒色粒子が集まることで、表示部３の表示面にこの黒色粒子の色（即ち、黒色）を表示することができる。
【００７５】
即ち、本実施形態では、画素電極２１に高電位ＶＨが供給されることで、この画素電極２１が設けられた画素２０において黒色が表示され、画素電極２１に低電位ＶＬが供給されることで、この画素電極２１が設けられた画素２０において白色が表示される。
【００７６】
更に、画素電極２１及び共通電極２２間における白色粒子及び黒色粒子の分布状態によって、白色と黒色との中間階調である、ライトグレー、グレー、ダークグレー等の灰色を表示することができる。また、白色粒子、黒色粒子に用いる顔料を、例えば赤色、緑色、青色等の顔料に代えることによって、赤色、緑色、青色等のカラー表示を行うことができる。
【００７７】
尚、電気泳動素子２３は、正に帯電した粒子又は負に帯電した粒子の一方のみを含む構成であってもよい。この場合には、粒子が観察側に移動した際には粒子の色が、また粒子が背面側（観察側とは逆側）に移動した際には溶媒の色が、それぞれ表示色として視認される。また、電気泳動素子２３は、一対の基板間に配置された隔壁によって区画された各領域に、溶媒と電気泳動粒子とが配置された構成であってもよい。
【００７８】
次に、上述した電気泳動表示装置の駆動方法について、図４から図６を参照して説明する。
【００７９】
図４は、書き換え前の画像と書き換え後の画像の一例を示す平面図である。
【００８０】
以下では、図４に示すように、表示部３（図１参照）に表示される画像が、画像Ｐ１から画像Ｐ２に書き換えられる場合を例にとりながら、上述した電気泳動表示装置１の駆動方法について説明する。尚、画像Ｐ１及びＰ２の各々は、黒色及び白色の２階調からなる２階調画像である。
【００８１】
書き換え前の画像である画像Ｐ１は、白色の画像領域Ｐ１ｒｗと黒色の画像領域Ｐ１ｒｂとを有しており、白色の画像領域Ｐ１ｒｗは、黒色の画像領域Ｐ１ｒｂよりも広い。よって、表示部３に画像Ｐ１を表示する際には、表示部３を構成する複数の画素２０のうち、白色の画像領域Ｐ１ｒｗに対応する位置に配置されており白色を表示する画素２０の画素数は、黒色の画像領域Ｐ１ｒｂに対応する位置に配置されており黒色を表示する画素２０の画素数よりも多い。
【００８２】
書き換え後の画像である画像Ｐ２は、白色の画像領域Ｐ２ｒｗと黒色の画像領域Ｐ２ｒｂとを有しており、白色の画像領域Ｐ２ｒｗは、黒色の画像領域Ｐ２ｒｂよりも広い。よって、表示部３に画像Ｐ２を表示する際には、表示部３を構成する複数の画素２０のうち、白色の画像領域Ｐ２ｒｗに対応する位置に配置されており白色を表示する画素２０の画素数は、黒色の画像領域Ｐ２ｒｂに対応する位置に配置されており黒色を表示する画素２０の画素数よりも多い。
【００８３】
図５は、本実施形態に係る電気泳動表示装置の駆動方法を説明するための概念図であり、書き換え前の画像Ｐ１を表示する際に各画素２０のラッチ回路２５に供給された画像信号電位、及び書き換え後の画像Ｐ２を表示する際に各画素２０のラッチ回路２５に供給される画像信号電位の一例を示している。
【００８４】
以下では、図５に示すように、書き換え前の画像Ｐ１を表示する際に、白色を表示する画素２０（即ち、画像Ｐ１の白色の画像領域Ｐ１ｒｗに対応する位置に配置されている画素２０）のラッチ回路２５には、ハイレベル（図中「Ｈｉ」）の画像信号が供給され、黒色を表示する画素２０（即ち、画像Ｐ１の黒色の画像領域Ｐ１ｒｂに対応する位置に配置されている画素２０）のラッチ回路２５には、ローレベル（図中「Ｌｏ」）の画像信号が供給された場合を例にとり説明する。尚、この場合には、白色の画像領域Ｐ１ｒｗに対応する位置に配置されており白色を表示すべき画素２０の画素電極２１は、スイッチ回路１１０によって第２制御線９５に電気的に接続され、黒色の画像領域Ｐ１ｒｂに対応する位置に配置されており黒色を表示する画素２０の画素電極２１は、スイッチ回路１１０によって第１制御線９４に電気的に接続される。更に、制御電位供給回路２３０から、第１制御線９４には第１制御電位Ｓ１として高電位ＶＨ（即ち、黒色に対応する電位）が供給され、第２制御線９５には第２制御電位Ｓ２として低電位ＶＬ（即ち、白色に対応する電位）が供給される。これにより、書き換え前の画像Ｐ１が表示される。
【００８５】
図６は、本実施形態に係る電気泳動表示装置の駆動方法を示すフローチャートである。図６では、表示部３に表示されている画像を書き換える際の駆動方法の流れを示している。
【００８６】
図６において、表示部３に表示されている画像を書き換える際には、先ず、前回の画像（即ち、書き換え前の画像）の多数階調画素の画像信号電位がハイレベル（即ち「Ｈｉ」）であるか否かがコントローラー１０によって判定される（ステップＳ１０）。即ち、書き換え前の画像について、黒色を表示する画素２０と白色を表示する画素２０とのうち画素数が多い方の画素である多数階調画素に設けられているラッチ回路２５にハイレベルの画像信号が供給されたか否かがコントローラー１０によって判定される。具体的には、書き換え前の画像の多数階調画素の画像信号電位はメモリー１１に記憶されており、コントローラー１０は、メモリー１１に記憶された多数階調画素の画像信号電位を参照することにより、書き換え前の画像の多数階調画素の画像信号電位がハイレベルであるか否かを判定する。図４及び図５に示す例では、書き換え前の画像Ｐ１については、黒色を表示する画素２０の画素数よりも白色を表示する画素２０の画素数の方が多いので、多数階調画素は白色を表示する画素２０であり、多数階調画素に設けられたラッチ回路２５にはハイレベルの画像信号が供給されている。よって、図４及び図５に示す例では、書き換え前の画像Ｐ１の多数階調画素の画像信号電位がハイレベルであると判定される。
【００８７】
前回の画像の多数階調画素の画像信号電位がハイレベルであると判定された場合には（ステップＳ１０：Ｙｅｓ）、次の画像（即ち、書き換え後の画像）の多数階調画素の画像信号電位がコントローラー１０によってローレベル（Ｌｏ）に決定される（ステップＳ２０）。即ち、コントローラー１０は、書き換え後の画像についての多数階調画素にはローレベルの画像信号を供給することに決定する。具体的には、コントローラー１０は、書き換え後の画像について白色を表示すべき画素２０の画素数よりも黒色を表示すべき画素２０の画素数が多い場合には、書き換え後の画像についての多数階調画素である黒色を表示すべき画素２０のラッチ回路２５にローレベルの画像信号を供給すると共に、白色を表示すべき画素２０のラッチ回路２５にハイレベルの画像信号を供給することに決定し、一方、書き換え後の画像について黒色を表示すべき画素２０の画素数よりも白色を表示すべき画素２０の画素数が多い場合には、書き換え後の画像についての多数階調画素である白色を表示すべき画素２０のラッチ回路２５にローレベルの画像信号を供給すると共に、黒色を表示すべき画素２０のラッチ回路２５にハイレベルの画像信号を供給することに決定する。画像信号生成回路２４０は、この決定に対応する画像信号を生成する。図４及び図５に示す例では、次の画像の多数階調画素の画像信号電位がローレベル（Ｌｏ）に決定される。
【００８８】
このように次の画像の多数階調画素の画像信号電位がローレベルに決定された後には（即ち、ステップＳ２０の後には）、多数階調画素の画像信号電位がローレベルであることがメモリー１１に記録される（ステップＳ４０）。更に、次の画像の多数階調が黒色であるか否かがコントローラー１０によって判定される（ステップＳ６０）。即ち、書き換え後の画像について、黒色を表示すべき画素２０の画素数が白色を表示すべき画素２０の画素数よりも多いか否かがコントローラー１０によって判定される。具体的には、コントローラー１０は、次の画像に係る画像データに基づいて、黒色を表示すべき画素の画素数と白色を表示すべき画素の画素数とを比較することにより、次の画像の多数階調が黒色であるか否かを判定する。図４及び図５に示す例では、書き換え後の画像Ｐ２については、白色の画像領域Ｐ２ｒｗｙが黒色の画像領域Ｐ２ｒｂよりも広く、黒色を表示する画素２０の画素数よりも白色を表示する画素２０の画素数の方が多いので、多数階調は白色であるため（言い換えれば、多数階調画素は白色を表示する画素２０であるため）、多数階調は黒色ではないと判定される。
【００８９】
一方、前回の画像の多数階調画素の画像信号電位がハイレベルでない（即ち、ローレベルである）と判定された場合には（ステップＳ１０：Ｎｏ）、次の画像の多数階調画素の画像信号電位がコントローラー１０によってハイレベル（Ｈｉ）に決定される（ステップＳ３０）。即ち、コントローラー１０は、書き換え後の画像についての多数階調画素にはハイレベルの画像信号を供給することに決定する。具体的には、コントローラー１０は、書き換え後の画像について白色を表示すべき画素２０の画素数よりも黒色を表示すべき画素２０の画素数が多い場合には、書き換え後の画像についての多数階調画素である黒色を表示すべき画素２０のラッチ回路２５にハイレベルの画像信号を供給すると共に、白色を表示すべき画素２０のラッチ回路２５にローレベルの画像信号を供給することに決定し、一方、書き換え後の画像について黒色を表示すべき画素２０の画素数よりも白色を表示すべき画素２０の画素数が多い場合には、書き換え後の画像についての多数階調画素である白色を表示すべき画素２０のラッチ回路２５にハイレベルの画像信号を供給すると共に、黒色を表示すべき画素２０のラッチ回路２５にローレベルの画像信号を供給することに決定する。画像信号生成回路２４０は、この決定に対応する画像信号を生成する。
【００９０】
このように次の画像の多数階調画素の画像信号電位がハイレベルに決定された後には（即ち、ステップＳ３０の後には）、多数階調画素の画像信号電位がハイレベルであることがメモリー１１に記録される（ステップＳ５０）。更に、次の画像の多数階調が黒色であるか否かがコントローラー１０によって判定される（ステップＳ７０）。即ち、書き換え後の画像について、白色を表示すべき画素２０の画素数が黒色を表示すべき画素２０の画素数よりも多いか否かがコントローラー１０によって判定される。具体的には、コントローラー１０は、次の画像に係る画像データに基づいて、黒を表示すべき画素の画素数と白を表示すべき画素の画素数とを比較することにより、次の画像の多数階調が白であるか否かを判定する。
【００９１】
ステップＳ６０において次の画像の多数階調が黒色であると判定された場合（ステップＳ６０：Ｙｅｓ）、又はステップＳ７０において次の画像の多数階調が白色であると判定された場合（ステップ７０：Ｎｏ）には、コントローラ１０によって、第１制御電位Ｓ１が高電位ＶＨに設定されると共に、第２制御電位Ｓ２が低電位ＶＬに設定される（ステップＳ８０）。即ち、コントローラー１０は、書き換え後の画像を表示する際、制御電位供給回路２３０を制御することによって、多数階調画素が所定の階調となるように、第１制御電位Ｓ１及び第２制御電位Ｓ２をそれぞれ高電位ＶＨ及び低電位ＶＬに設定する。
【００９２】
このようにすれば、ステップＳ２０及びＳ６０を経由し、かつ書き換え後の画像の多数階調が黒色である場合には、ローレベルの画像信号電位が供給されている多数階調画素においては、画素電極２１には第１制御電位Ｓ１が供給されるため、画素電極２１は高電位ＶＨとなって黒表示となる。また、ハイレベルの画像信号電位が供給されている少数階調画素においては、画素電極２１には第２制御電位Ｓ２が供給されるため、画素電極２１は低電位ＶＬとなって白表示となる。このように、多数階調画素にローレベルの画像信号電位が供給された状態で、多数階調を黒色とすることができる。
【００９３】
一方、ステップＳ３０及びＳ７０を経由し、かつ書き換え後の画像の多数階調が白色である場合には、ハイレベルの画像信号電位が供給されている多数階調画素においては、画素電極２１には第２制御電位Ｓ２が供給されるため、画素電極２１は高電位ＶＬとなって白表示となる。また、ローレベルの画像信号電位が供給されている少数階調画素においては、画素電極２１には第１制御電位Ｓ１が供給されるため、画素電極２１は低電位ＶＨとなって黒表示となる。このように、多数階調画素にハイレベルの画像信号電位が供給された状態で、多数階調を白色とすることができる。よって、書き換え後の画像を表示部３に確実に表示することができる。
【００９４】
他方、ステップＳ６０において次の画像の多数階調が白色であると判定された場合（ステップＳ６０：Ｎｏ）、又はステップＳ７０において次の画像の多数階調が黒色であると判定された場合（ステップ７０：Ｙｅｓ）には、コントローラ１０によって、第１制御電位Ｓ１が低電位ＶＬに設定されると共に、第２制御電位Ｓ２が高電位ＶＨに設定される（ステップＳ９０）。即ち、コントローラー１０は、書き換え後の画像を表示する際、制御電位供給回路２３０を制御することによって、多数階調画素が所定の階調となるように、第１制御電位Ｓ１及び第２制御電位Ｓ２をそれぞれ低電位ＶＬ及び高電位ＶＨに設定する。
【００９５】
このようにすれば、ステップＳ２０及びＳ６０を経由し、かつ書き換え後の画像の多数階調が白色である場合には、ローレベルの画像信号電位が供給されている多数階調画素においては、画素電極２１には第１制御電位Ｓ１が供給されるため、画素電極２１は高電位ＶＬとなって白表示となる。また、ハイレベルの画像信号電位が供給されている少数階調画素においては、画素電極２１には第２制御電位Ｓ２が供給されるため、画素電極２１は低電位ＶＨとなって黒表示となる。このように、多数階調画素にローレベルの画像信号電位が供給された状態で、多数階調を白色とすることができる。
【００９６】
一方、ステップＳ３０及びＳ７０を経由し、かつ書き換え後の画像の多数階調が黒色である場合には、ハイレベルの画像信号電位が供給されている多数階調画素においては、画素電極２１には第２制御電位Ｓ２が供給されるため、画素電極２１は高電位ＶＨとなって黒表示となる。また、ローレベルの画像信号電位が供給されている少数階調画素においては、画素電極２１には第１制御電位Ｓ１が供給されるため、画素電極２１は低電位ＶＬとなって白表示となる。このように、多数階調画素にハイレベルの画像信号電位が供給された状態で、多数階調を黒色とすることができる。よって、書き換え後の画像を表示部３に確実に表示することができる。図４及び図５に示す例では、書き換え後の画像Ｐ２については、上述したように多数階調は白色であると判定され（ステップＳ６０：Ｎｏ）、第１制御電位Ｓ１が低電位ＶＬに設定されると共に、第２制御電位Ｓ２が高電位ＶＨに設定される（ステップＳ９０）。図４及び図５に示す例では、上述したように次の画像の多数階調画素の画像信号電位がローレベルに決定されるので（ステップＳ２０）、多数階調画素である白色を表示すべき画素２０の画素電極２１はスイッチ回路１１０によって第１制御線９４に電気的に接続される。よって、第１制御線９４に供給される第１制御電位Ｓ１が低電位ＶＬに設定されることで、白色を表示すべき画素２０において白色を確実に表示することができる。また、この際、黒色を表示すべき画素２０の画素電極２１はスイッチ回路１１０によって第２制御線９５に電気的に接続される。よって、第２制御線９５に供給される第２制御電位Ｓ２が高電位ＶＨに設定されることで、黒色を表示すべき画素２０において黒色を確実に表示することができる。
【００９７】
第１制御電位Ｓ１及び第２制御電位Ｓ１が低電位ＶＬ又は高電位ＶＨにそれぞれ設定された後には（ステップＳ８０又はステップＳ９０の後には）、次の画像の画像信号が各画素２０に転送される（ステップＳ１００）。即ち、ステップＳ２０に係る処理によって次の画像の多数階調画素の画像信号電位がローレベルに決定されており、多数階調が黒色である場合には（ステップＳ６０：Ｙｅｓ）、多数階調画素である黒色を表示すべき画素２０にローレベルの画像信号が供給され、且つ、白色を表示すべき画素２０にハイレベルの画像信号が供給される。また、ステップＳ２０に係る処理によって次の画像の多数階調画素の画像信号電位がローレベルに決定されており、多数階調が白色である場合には（ステップＳ６０：Ｎｏ）、多数階調画素である白色を表示すべき画素２０にローレベルの画像信号が供給され、且つ、黒色を表示すべき画素２０にハイレベルの画像信号が供給される。また、ステップＳ３０に係る処理によって次の画像の多数階調画素の画像信号電位がハイレベルに決定されており、多数階調が黒色である場合には（ステップＳ７０：Ｙｅｓ）、多数階調画素である黒色を表示すべき画素２０にハイレベルの画像信号が供給され、且つ、白色を表示すべき画素２０にローレベルの画像信号が供給される。また、ステップＳ３０に係る処理によって次の画像の多数階調画素の画像信号電位がハイレベルに決定されており、多数階調が白色である場合には（ステップＳ７０：Ｎｏ）、多数階調画素である白色を表示すべき画素２０にハイレベルの画像信号が供給され、且つ、黒色を表示すべき画素２０にローレベルの画像信号が供給される。図４及び図５に示す例では、画像Ｐ２についての多数階調画素である白色を表示すべき画素２０（即ち、白色の画像領域Ｐ２ｒｗに対応する位置に配置されており白色を表示すべき画素２０）にローレベルの画像信号が供給され、且つ、黒色を表示すべき画素２０（即ち、黒色の画像領域Ｐ２ｒｂに対応する位置に配置されており黒色を表示すべき画素２０）にハイレベルの画像信号が供給される。
【００９８】
次の画像の画像信号が各画素２０に転送された後に（ステップＳ１００の後に）、表示切替が行われる（ステップＳ１１０）。即ち、次の画像の画像信号が各画素２０に転送された後に、第１制御電位Ｓ１又は第２制御電位Ｓ２が各画素２０の画素電極２１に供給されることで、表示部３に表示される画像が書き換えられる。
【００９９】
このような本実施形態に係る電気泳動表示装置の駆動方法によれば、表示部３に表示されている画像を書き換える際に、画素２０毎に１つずつ設けられた複数のラッチ回路２５（図２参照）のうち、画像の書き換え前後で供給される画像信号の画像信号電位が同じとなるラッチ回路２５の数を低減できる。従って、ラッチ回路２５を構成するＰ型トランジスター２５ａ２及び２５ｂ２やＮ型トランジスター２５ａ１及び２５ｂ１の各々のゲートに画像信号電位に応じた一定の電圧が印加され続けることを抑制でき、これらトランジスター２５ａ２、２５ｂ２、２５ａ１及び２５ｂ１の特性が劣化してしまうことを抑制できる。具体的には、Ｐ型トランジスター２５ａ２及び２５ｂ２における、閾値電圧のエンハンスメント化に起因するオン電流の低下を抑制できる。更に、Ｎ型トランジスター２５ａ１及び２５ｂ１における閾値電圧のデプレッション化に起因するオフリーク電流の増大を抑制できる。これらの結果、高品位な表示を行うことができると共に、当該電気泳動表示装置１の消費電力を抑制できる。
【０１００】
ここで、本実施形態に係る電気泳動表示装置の駆動方法について、図４から図６に加えて図７を参照して説明を加える。
【０１０１】
図５に示すように、本実施形態に係る電気泳動表示装置の駆動方法によれば、表示部３に表示されている画像Ｐ１を画像Ｐ２へと書き換える際に、画像Ｐ１についての多数階調画素（即ち、白色を表示する画素２０、つまり、白色の画像領域Ｐ１ｒｗに対応する位置に配置されている画素２０）に設けられたラッチ回路２５に供給された画像信号と、画像Ｐ２についての多数階調画素（即ち、白色を表示する画素２０、つまり、白色の画像領域Ｐ２ｒｗに対応する位置に配置されている画素２０）に設けられたラッチ回路２５に供給される画像信号との画像信号電位が互いに異なるように、画像信号が各ラッチ回路２５に供給される。このため、表示部３を構成する複数の画素２０のうち、白色の画像領域Ｐ２ｒｗ１に対応する位置に配置されている画素２０、及び黒色の画像領域Ｐ２ｒｂ２に対応する位置に配置されている画素２０の各々のラッチ回路２５に供給される画像信号の画像信号電位は、画像の書き換えの前後において異なる。また、表示部３を構成する複数の画素２０のうち、白色の画像領域Ｐ２ｒｗ２に対応する位置に配置されている画素２０、及び黒色の画像領域Ｐ２ｒｂ１に対応する位置に配置されている画素２０の各々のラッチ回路２５に供給される画像信号の画像信号電位は、画像の書き換えの前後において同じである。ここで、本実施形態では特に、画像Ｐ１についての多数階調画素に供給された画像信号と、画像Ｐ２についての多数階調画素に供給される画像信号との画像信号電位が互いに異なるように、画像信号が各画素２０に供給されるので、画像の書き換えの前後においてラッチ回路２５に供給される画像信号の画像信号電位が異なる画素の数を比較的多くすることができる。即ち、図５に示す例のように、画像の書き換えの前後においてラッチ回路２５に供給される画像信号の画像信号電位が異なる白色の画像領域Ｐ２ｒｗ１及び黒色の画像領域Ｐ２ｒｂ２の各々に位置する画素２０の画素数の総和は、画像の書き換えの前後においてラッチ回路２５に供給される画像信号の画像信号電位が同じである白色の画像領域Ｐ２ｒｗ２及び黒色の画像領域Ｐ２ｒｂ１の各々に位置する画素２０の画素数の総和よりも多くなる。
【０１０２】
図７は、比較例における、書き換え前の画像Ｐ１を表示する際に各画素２０のラッチ回路２５に供給された画像信号電位、及び書き換え後の画像Ｐ２を表示する際に各画素２０のラッチ回路２５に供給される画像信号電位の一例を示している。
【０１０３】
比較例に係る駆動方法によれば、白色を表示すべき画素２０には必ずハイレベルの画像信号が供給され、黒色を表示すべき画素２０には必ずローレベルの画像信号が供給されると共に、第１制御電位Ｓ１が高電位ＶＨで一定に設定され、第２制御電位Ｓ２が低電位ＶＬで一定に設定される。これにより、白色を表示すべき画素２０の画素電極２１は、スイッチ回路１１０によって第２制御線９５に電気的に接続され、低電位ＶＬが供給されると共に、黒色を表示すべき画素２０の画素電極２１は、スイッチ回路１１０によって第１制御線９４に電気的に接続され、高電位ＶＨが供給される。この結果、白色を表示すべき画素２０において白色が表示され、黒色を表示すべき画素２０において黒色が表示される。
【０１０４】
図７において、このような比較例に係る駆動方法によれば、表示部３を構成する複数の画素２０のうち、白色の画像領域Ｐ２ｒｗ２に対応する位置に配置されている画素２０、及び黒色の画像領域Ｐ２ｒｂ１に対応する位置に配置されている画素２０の各々のラッチ回路２５に供給される画像信号の画像信号電位は、画像の書き換えの前後において異なるが、白色の画像領域Ｐ２ｒｗ１に対応する位置に配置されている画素２０、及び黒色の画像領域Ｐ２ｒｂ２に対応する位置に配置されている画素２０の各々のラッチ回路２５に供給される画像信号の画像信号電位は、画像の書き換えの前後において同じである。
【０１０５】
このため、画像の書き換えの前後において似た画像を表示する場合（つまり、画像Ｐ１と画像Ｐ２とが似ている場合）には、表示部３を構成する複数の画素２０のうち比較的多くの画素２０のラッチ回路２５に供給される画像信号の画像信号電位が、画像の書き換えの前後で変化しない（即ち一定となる）。よって、ラッチ回路２５を構成するトランジスター２５ａ２、２５ｂ２、２５ａ１及び２５ｂ１の特性が劣化してしまうおそれがある。
【０１０６】
しかるに本実施形態によれば、画像の書き換えの前後において似た画像を表示する場合であっても、画像の書き換えの前後においてラッチ回路２５に供給される画像信号の画像信号電位が異なる画素の数を比較的多くすることができるので、ラッチ回路２５を構成するトランジスター２５ａ２、２５ｂ２、２５ａ１及び２５ｂ１の特性が劣化してしまうことを抑制できる。
【０１０７】
以上説明したように、本実施形態に係る電気泳動表示装置１によれば、高品位な表示を行うことができると共に消費電力を抑制できる。
【０１０８】
＜第２実施形態＞
第２実施形態に係る電気泳動表示装置について、図８から図１０を参照して説明する。
【０１０９】
図８は、第２実施形態に係る電気泳動表示装置の構成を示すブロック図である。尚、図８では、第２実施形態に係る電気泳動表示装置の構成のうち、上述した第１実施形態に係る電気泳動表示装置の構成と異なる構成を主に図示し、上述した第１実施形態に係る電気泳動表示装置の構成と同様の構成については、図示を省略している。
【０１１０】
図８において、第２実施形態に係る電気泳動表示装置１ｂは、上述した第１実施形態における第１制御線９４及び第２制御線９５に代えて、第１制御線９４ａ、９４ｂ、９４ｃ及び９４ｄ並びに第２制御線９５ａ、９５ｂ、９５ｃ及び９５ｄを備える点で上述した第１実施形態に係る電気泳動表示装置１と異なり、その他の点については、上述した第１実施形態と概ね同様に構成されている。
【０１１１】
第２実施形態に係る電気泳動表示装置１ｂでは、制御電位供給回路２３０（図１参照）からの第１制御電位Ｓ１及び第２制御電位Ｓ２をそれぞれ供給するための第１制御線及び第２制御線が、表示部３を分割してなる４つの分割表示部３ａ、３ｂ、３ｃ及び３ｄ毎に設けられている。即ち、第２実施形態に係る電気泳動表示装置１ｂは、分割表示部３ａに対して第１制御線９４ａ及び第２制御線９５ａを備え、分割表示部３ｂに対して第１制御線９４ｂ及び第２制御線９５ｂを備え、分割表示部３ｃに対して第１制御線９４ｃ及び第２制御線９５ｃを備え、分割表示部３ｄに対して第１制御線９４ｄ及び第２制御線９５ｄを備えている。
【０１１２】
第１制御線９４ａ及び第２制御線９５ａは、制御電位供給回路２３０からそれぞれ第１制御電位Ｓ１及び第２制御電位Ｓ２が供給可能に構成されている。第１制御線９４ｂ及び第２制御線９５ｂは、制御電位供給回路２３０からそれぞれ第１制御電位Ｓ１及び第２制御電位Ｓ２が供給可能に構成されている。第１制御線９４ｃ及び第２制御線９５ｃは、制御電位供給回路２３０からそれぞれ第１制御電位Ｓ１及び第２制御電位Ｓ２が供給可能に構成されている。第１制御線９４ｄ及び第２制御線９５ｄは、制御電位供給回路２３０からそれぞれ第１制御電位Ｓ１及び第２制御電位Ｓ２が供給可能に構成されている。制御電位供給回路２３０は、第１制御線９４ａ、第１制御線９４ｂ、第１制御線９４ｃ及び第１制御線９４ｄの各々に供給する第１制御電位Ｓ１を、個別に（即ち、第１制御線毎に）、高電位ＶＨ又は低電位ＶＬに設定することが可能に構成されている。また、制御電位供給回路２３０は、第２制御線９５ａ、第２制御線９５ｂ、第２制御線９５ｃ及び第２制御線９５ｄの各々に対して供給する第２制御電位Ｓ２を、個別に（即ち、第２制御線毎に）、高電位ＶＨ又は低電位ＶＬに設定することが可能に構成されている。
【０１１３】
本実施形態では特に、コントローラー１０（図１参照）は、４つの分割表示部３ａ、３ｂ、３ｃ及び３ｄの各々について、書き換え前の画像についての多数階調画素に設けられたラッチ回路２５（図２参照）に供給された画像信号と、書き換え後の画像についての多数階調画素に設けられたラッチ回路２５に供給される画像信号との画像信号電位が互いに異なるように、画像信号生成回路２４０及びデータ線駆動回路７０（図１参照）を制御する。更に、コントローラー１０は、複数の画素２０のうち黒色を表示すべき画素２０に設けられた画素電極２１に高電位ＶＨが供給されると共に複数の画素２０のうち白色を表示すべき画素２０に設けられた画素電極２１に低電位ＶＬが供給されるように、制御信号供給回路２３０を制御する。ここで、分割表示部３ａを構成する画素２０の画素電極２１には、第１制御線９４ａ又は第２制御線９５ａを介して低電位ＶＬ又は高電位ＶＨが供給され、分割表示部３ｂを構成する画素２０の画素電極２１には、第１制御線９４ｂ又は第２制御線９５ｂを介して低電位ＶＬ又は高電位ＶＨが供給され、分割表示部３ｃを構成する画素２０の画素電極２１には、第１制御線９４ｃ又は第２制御線９５ｃを介して低電位ＶＬ又は高電位ＶＨが供給され、分割表示部３ｄを構成する画素２０の画素電極２１には、第１制御線９４ｄ又は第２制御線９５ｄを介して低電位ＶＬ又は高電位ＶＨが供給される。
【０１１４】
即ち、本実施形態では特に、４つの分割表示部３ａ、３ｂ、３ｃ及び３ｄの各々を、上述した第１実施形態に係る駆動方法と同様の駆動方法によって駆動する。
【０１１５】
よって、表示部３に表示されている画像を書き換える際に、複数の画素２０にそれぞれ１つずつ設けられた複数のラッチ回路２５のうち、画像の書き換え前後で供給される画像信号の画像信号電位が同じとなるラッチ回路２５の数をより確実に低減できる。従って、より一層高品位な表示を行うことができると共に消費電力をより一層抑制できる。
【０１１６】
ここで、本実施形態に係る電気泳動表示装置の駆動方法について、図９及び図１０を参照して説明を加える。
【０１１７】
図９は、書き換え前の画像と書き換え後の画像の他の例を示す平面図である。
【０１１８】
以下では、図９に示すように、表示部３（図１参照）に表示される画像が、画像Ｐ３から画像Ｐ４に書き換えられる場合を例にとり、上述した電気泳動表示装置１ｂの駆動方法について説明する。尚、画像Ｐ３及びＰ４の各々は、黒色及び白色の２階調からなる２階調画像である。
【０１１９】
書き換え前の画像である画像Ｐ３は、白色の画像領域Ｐ３ｒｗと黒色の画像領域Ｐ３ｒｂとを有しており、白色の画像領域Ｐ３ｒｗと黒色の画像領域Ｐ３ｒｂとは互いに同じ広さを有している。より具体的には、白色の画像領域Ｐ３ｒｗは、画像Ｐ３の上側半分に相当し、黒色の画像領域Ｐ３ｒｂは、画像Ｐ３の下側半分に相当する。このような画像Ｐ３については、多数階調画素は定まらない。
【０１２０】
書き換え後の画像である画像Ｐ４は、白色の画像領域Ｐ４ｒｗと黒色の画像領域Ｐ４ｒｂとを有しており、白色の画像領域Ｐ４ｒｗと黒色の画像領域Ｐ４ｒｂとは互いに同じ広さを有している。より具体的には、白色の画像領域Ｐ４ｒｗは、画像Ｐ４の左側半分に相当し、黒色の画像領域Ｐ４ｒｂは、画像Ｐ４の下側半分に相当する。このような画像Ｐ４については、多数階調画素は定まらない。
【０１２１】
図１０は、本実施形態に係る電気泳動表示装置の駆動方法を説明するための概念図であり、書き換え前の画像Ｐ３を表示する際に各画素２０のラッチ回路２５に供給された画像信号電位、及び書き換え後の画像Ｐ４を表示する際に各画素２０のラッチ回路２５に供給される画像信号電位の一例を示している。
【０１２２】
以下では、図１０に示すように、書き換え前の画像Ｐ３を表示する際に、白色を表示する画素２０（即ち、画像Ｐ３の白色の画像領域Ｐ３ｒｗに対応する位置に配置されている画素２０、言い換えれば、図８に示した分割表示部３ａを構成する画素２０及び分割表示部３ｂを構成する画素２０）のラッチ回路２５には、ハイレベル（図中「Ｈｉ」）の画像信号が供給され、黒色を表示する画素２０（即ち、画像Ｐ３の黒色の画像領域Ｐ３ｒｂに対応する位置に配置されている画素２０、言い換えれば、図８に示した分割表示部３ｃを構成する画素２０及び分割表示部３ｄを構成する画素２０）のラッチ回路２５には、ローレベル（図中「Ｌｏ」）の画像信号が供給された場合を例にとり説明する。
【０１２３】
本実施形態では特に、上述したように、４つの分割表示部３ａ、３ｂ、３ｃ及び３ｄの各々について、書き換え前の画像についての多数階調画素に設けられたラッチ回路２５（図２参照）に供給された画像信号と、書き換え後の画像についての多数階調画素に設けられたラッチ回路２５に供給される画像信号との画像信号電位が互いに異なるように、画像信号生成回路２４０及びデータ線駆動回路７０（図１参照）を制御する。ここで、画像Ｐ３について、分割表示部３ａについての多数階調画素は白色を表示している画素２０であり、分割表示部３ｂについての多数階調画素は白色を表示している画素２０であり、分割表示部３ｃについての多数階調画素は黒色を表示している画素２０であり、分割表示部３ｄについての多数階調画素は黒色を表示している画素２０である。一方、画像Ｐ４について、分割表示部３ａについての多数階調画素は白色を表示すべき画素２０であり、分割表示部３ｂについての多数階調画素は黒色を表示すべき画素２０であり、分割表示部３ｃについての多数階調画素は白色を表示すべき画素２０であり、分割表示部３ｄについての多数階調画素は黒色を表示すべき画素２０である。よって、本実施形態に係る駆動方法によれば、分割表示部３ａを構成する画素２０のラッチ回路２５に供給される画像信号の画像信号電位は、ハイレベルからローレベルに変化し、分割表示部３ｂを構成する画素２０のラッチ回路２５に供給される画像信号の画像信号電位は、ハイレベルからローレベルに変化し、分割表示部３ｃを構成する画素２０のラッチ回路２５に供給される画像信号の画像信号電位は、ローレベルからハイレベルに変化し、分割表示部３ｄを構成する画素２０のラッチ回路２５に供給される画像信号の画像信号電位は、ローレベルからハイレベルに変化する。即ち、本実施形態に係る駆動方法によれば、表示部３に表示される画像を画像Ｐ３から画像Ｐ４に書き換える際、表示部３を構成する全ての画素２０のラッチ回路２５に供給される画像信号の画像信号電位を、画像の書き換えの前後で異なるようにすることができる。従って、表示部３を構成する画素２０のラッチ回路２５を構成するトランジスター２５ａ２、２５ｂ２、２５ａ１及び２５ｂ１の特性が劣化してしまうことを確実に抑制できる。
【０１２４】
＜電子機器＞
次に、上述した電気泳動表示装置を適用した電子機器について、図１１及び図１２を参照して説明する。以下では、上述した電気泳動表示装置を電子ペーパー及び電子ノートに適用した場合を例にとる。
【０１２５】
図１１は、電子ペーパー１４００の構成を示す斜視図である。
【０１２６】
図１１に示すように、電子ペーパー１４００は、上述した実施形態に係る電気泳動表示装置を表示部１４０１として備えている。電子ペーパー１４００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１４０２を備えて構成されている。
【０１２７】
図１２は、電子ノート１５００の構成を示す斜視図である。
【０１２８】
図１２に示すように、電子ノート１５００は、図１１で示した電子ペーパー１４００が複数枚束ねられ、カバー１５０１に挟まれているものである。カバー１５０１は、例えば外部の装置から送られる表示データを入力するための表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【０１２９】
上述した電子ペーパー１４００及び電子ノート１５００は、上述した実施形態に係る電気泳動表示装置を備えるので、消費電力が小さく、高品質な画像表示を行うことが可能である。
【０１３０】
尚、これらの他に、腕時計、携帯電話、携帯用オーディオ機器などの電子機器の表示部に、上述した本実施形態に係る電気泳動表示装置を適用することができる。
【０１３１】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気泳動表示装置及びその駆動方法、並びに該電気泳動表示装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【０１３２】
３…表示部、３ａ、３ｂ、３ｃ、３ｄ…分割表示部、１０…コントローラー、１１…メモリー、２０…画素、２１…画素電極、２２…共通電極、２３…電気泳動素子、２４…画素スイッチング用トランジスター、２５…ラッチ回路、２５ａ１、２５ｂ１…Ｎ型トランジスター、２５ａ２、２５ｂ２…Ｐ型トランジスター、６０…走査線駆動回路、７０…データ線駆動回路、９４、９４ａ、９４ｂ、９４ｃ、９４ｄ…第１制御線、９５、９５ａ、９５ｂ、９５ｃ、９５ｄ…第２制御線、１１０…スイッチ回路、２１０…電源回路、２２０…共通電位供給回路、２３０…制御電位供給回路、２４０…画像信号生成回路
【図１】
2011107216.tif 000003
【図２】
2011107216.tif 000004
【図３】
2011107216.tif 000005
【図４】
2011107216.tif 000006
【図５】
2011107216.tif 000007
【図６】
2011107216.tif 000008
【図７】
2011107216.tif 000009
【図８】
2011107216.tif 000010
【図９】
2011107216.tif 000011
【図１０】
2011107216.tif 000012
【図１１】
2011107216.tif 000013
【図１２】
2011107216.tif 000014