(57)【要約】【課題】ＤＭＡＣ連動で生じる可能性のある無駄なリクエストの発行を抑制する。【解決手段】書き込みＤＭＡＣ１１１と読み出しＤＭＡＣ１１２は連動してメモリアクセスする。ライトリクエスト受信カウンタ１１５３は、書き込みＤＭＡＣ１１１によるライトリクエストのデータ量（ライトリクエスト数）を計算し、読み出しＤＭＡＣ１１２に通知する。好ましくは、同時にライトリクエストの受領通知（Ａｃｋ通知）もともに通知する。サイズ比較部１１６がライトリクエストのデータ量と、受信したＡｃｋ通知に基づくリクエストが成立したライトリクエストのデータ量とを比較。一致した場合に、リクエスト発行制御部１１８が読み出しＤＭＡＣ１１２のメモリアクセスを実行する制御を行う。【選択図】図４
2011123796.tif 000002
【特許請求の範囲】
【請求項１】
第１のダイレクトメモリアクセスコントローラと、
該第１のダイレクトメモリアクセスコントローラに連動してメモリアクセスする第２のダイレクトメモリアクセスコントローラと、
前記第１のダイレクトメモリアクセスコントローラがメモリアクセスを実行しようとしたデータ量である第１のデータ量を計算し、前記第２のダイレクトメモリアクセスコントローラに前記第１のデータ量を通知するリクエスト受信カウンタと、
を有し、
前記第２のダイレクトメモリアクセスコントローラは、前記第１のデータ量と、前記第１のダイレクトメモリアクセスコントローラがメモリアクセスを実行しようとした結果、成功したデータのデータ量である第２のデータ量とを比較するサイズ比較手段と、
比較の結果、前記第１のデータ量及び前記第２のデータ量が一致した場合に、前記第２のダイレクトメモリアクセスコントローラのメモリアクセスを実行する制御を行うリクエスト発行制御手段と、
を備えることを特徴とする、データ転送装置。
【請求項２】
前記リクエスト受信カウンタは、前記第１のダイレクトメモリアクセスコントローラがメモリアクセスを実行しようとした結果の成否に関する通知信号を受信し、該受信のたびに前記第１のデータ量とともに前記通知信号を前記第２のダイレクトメモリアクセスコントローラに通知し、
前記サイズ比較手段は、前記通知信号に基づいて、前記第２のデータ量を量ることを特徴とする、請求項１記載のデータ転送装置。
【請求項３】
前記サイズ比較手段は、前記第１のダイレクトメモリアクセスコントローラから前記第１のダイレクトメモリアクセスコントローラが実行しようとしたメモリアクセスのデータ量の通知を受け、該通知に基づき自動的に、前記第１のデータ量と前記第２のデータ量との比較をすることを特徴とする、請求項１又は２記載のデータ転送装置。
【請求項４】
所望のダイレクトメモリアクセスコントローラからのメモリアクセスを選別して前記リクエスト受信カウンタに通知するＤＭＡＣ情報受信手段を有することを特徴とする、請求項１から３のいずれか１項記載のデータ転送装置。
【請求項５】
データの伝送路としてＰＣＩ−Ｅｘｐｒｅｓｓを用いることを特徴とする、請求項１から４のいずれか１項記載のデータ転送装置。
【請求項６】
第１のダイレクトメモリアクセスコントローラと、
該第１のダイレクトメモリアクセスコントローラに連動してメモリアクセスする第２のダイレクトメモリアクセスコントローラと、を用いるデータ転送方法であって、
前記第１のダイレクトメモリアクセスコントローラがメモリアクセスを実行しようとしたデータ量である第１のデータ量を計算する工程と、
前記第２のダイレクトメモリアクセスコントローラに前記第１のデータ量を通知する工程と、
前記第１のデータ量と、前記第１のダイレクトメモリアクセスコントローラがメモリアクセスを実行しようとした結果、成功したデータのデータ量である第２のデータ量とを比較する工程と、
比較の結果、前記第１のデータ量及び前記第２のデータ量が一致した場合に、前記第２のダイレクトメモリアクセスコントローラのメモリアクセスを実行する制御を行う工程と、
を含むことを特徴とする、データ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送装置及び方法に関し、特に、ＤＭＡＣ連動で生じる可能性のある無駄なリクエストの発行を抑制する技術に関する。
【背景技術】
【０００２】
画像データ等のデジタルデータのデータ転送の技術分野においては、ＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）方式が広く知られている。ＤＭＡは、専用チップや制御回路等のＤＭＡコントローラ（以下、「ＤＭＡＣ」という）を介して周辺装置とメモリ間でデジタルデータの送受を行う。ＣＰＵ（中央演算装置）を介さずにデータ転送を行うことで、システム全体として処理負荷の軽減や処理速度の向上を図る。
【０００３】
ＤＭＡ方式の応用的な技術として、ＤＭＡＣ連動という技術が知られている（例えば、特許文献１）。ＤＭＡＣ連動は、例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  ＩＣ）上で、複数のＤＭＡＣを用いて、あるデータをメモリから第１のＤＭＡＣを使って読み出したのち、所定の処理を行い、処理後のデータを第２のＤＭＡＣを使ってメモリに書き戻すような、複数のＤＭＡＣを連動させて動作させる技術である。ＤＭＡＣ連動は、メインメモリの使用容量の削減、及び、ソフトウェアプログラムによる制御の簡略化が目的である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１には、ＤＭＡＣ連動するシステムにおいて、メモリアクセス量の整合を取る必要があるようなＤＭＡＣ同士の連動の場合の調停方法に関する技術が記載されている。しかしながら、ＤＭＡＣ連動時におけるライトデータ転送が確実に終了したか確認してからリードするような連動までは考慮されておらず、再送などが発生した場合は性能低下に結びつく可能性がある。
【０００５】
再送などが発生するケースは、ＤＭＡＣが利用する伝送路上で何らかの原因により先行するＤＭＡＣのリクエストが失敗したにもかかわらず、後続するＤＭＡＣがＤＭＡＣ連動により自動リクエスト発行することで起きる。後続するＤＭＡＣが発行したリクエストは無駄なプロトコルとなり、再送が必要となる。
【０００６】
ソフトウェアプログラムでＤＭＡＣ連動する際は、ディスクリプタで設定された領域にライトされたことを確認してからリードを行うため、上記のような無駄なプロトコルが発生しない。しかしながら、データサイズで連動する場合は、後続するＤＭＡＣが有するリクエストの発行条件に合致するか否かの判断のみでリクエストが発行されるため、上記のような問題が生じる。
【０００７】
無駄なリクエストの発行があると、再送に掛かる時間が増大する。その結果、生産性の低下を招く。また、ＰＣＩ−Ｅｘｐｒｅｓｓ規格のように、再送にリトライバッファを用いる場合は、そのリトライバッファが無駄なリクエストで占有されてしまう。これに対応するためのリトライバッファの容量が増大する。
【０００８】
本発明はこのような実情に鑑みてなされたものである。その目的とするところは、複数のダイレクトメモリアクセスコントローラが連動してメモリアクセスするデータ転送装置において、無駄なリクエストの発行を抑制することができるデータ転送装置及び方法を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、第１の態様として、第１のダイレクトメモリアクセスコントローラと、該第１のダイレクトメモリアクセスコントローラに連動してメモリアクセスする第２のダイレクトメモリアクセスコントローラと、前記第１のダイレクトメモリアクセスコントローラがメモリアクセスを実行しようとしたデータ量である第１のデータ量を計算し、前記第２のダイレクトメモリアクセスコントローラに前記第１のデータ量を通知するリクエスト受信カウンタと、を有し、前記第２のダイレクトメモリアクセスコントローラは、前記第１のデータ量と、前記第１のダイレクトメモリアクセスコントローラがメモリアクセスを実行しようとした結果、成功したデータのデータ量である第２のデータ量とを比較するサイズ比較手段と、比較の結果、前記第１のデータ量及び前記第２のデータ量が一致した場合に、前記第２のダイレクトメモリアクセスコントローラのメモリアクセスを実行する制御を行うリクエスト発行制御手段と、を備えることを特徴とする、データ転送装置を提供する。
【００１０】
また、上記目的を達成するために、本発明は、第２の態様として、第１のダイレクトメモリアクセスコントローラと、該第１のダイレクトメモリアクセスコントローラに連動してメモリアクセスする第２のダイレクトメモリアクセスコントローラと、を用いるデータ転送方法であって、前記第１のダイレクトメモリアクセスコントローラがメモリアクセスを実行しようとしたデータ量である第１のデータ量を計算する工程と、前記第２のダイレクトメモリアクセスコントローラに前記第１のデータ量を通知する工程と、前記第１のデータ量と、前記第１のダイレクトメモリアクセスコントローラがメモリアクセスを実行しようとした結果、成功したデータのデータ量である第２のデータ量とを比較する工程と、比較の結果、前記第１のデータ量及び前記第２のデータ量が一致した場合に、前記第２のダイレクトメモリアクセスコントローラのメモリアクセスを実行する制御を行う工程と、を含むことを特徴とする、データ転送方法を提供する。
【発明の効果】
【００１１】
本発明によれば、複数のダイレクトメモリアクセスコントローラが連動してメモリアクセスするデータ転送装置において、無駄なリクエストの発行を抑制することができるデータ転送装置及び方法を提供することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明による実施形態のハードウェア構成例を示す構成図である。
【図２】本実施形態におけるＤＭＡＣ連動の概略を説明する説明図である。
【図３】本実施形態によって解決される課題を説明するための説明図である。
【図４】本実施形態の主要部の構成図である。
【図５】本実施形態のサイズ比較部１１６の処理動作の流れを示すフローチャートである。
【発明を実施するための形態】
【００１３】
図１は、本発明による実施形態のハードウェア構成例を示す構成図である。本実施形態は、いわゆるＭＦＰや複合機として知られる画像形成装置に本発明を適用した実施形態である。画像形成装置１００は、第１ＡＳＩＣ１０１、第２ＡＳＩＣ１０２、第３ＡＳＩＣ１０３、ＣＰＵ１０４、メモリ１０５、スキャナ１０６、プロッタ１０７、ＨＤＤ１０８を備える。
【００１４】
スキャナ１０６は、例えばフラットベッドスキャナやオートドキュメントフィーダなどの画像読取装置であり、第１ＡＳＩＣ１０１の制御によって駆動する。第１ＡＳＩＣ１０１は、スキャナ画像処理用ＡＳＩＣである。第２ＡＳＩＣ１０２は、スキャナ１０６を用いて読み取った画像を圧縮して圧縮データを作成したり、プロッタ１０７を用いて出力する画像を圧縮して圧縮データを作成したりする。ＨＤＤ１０８は、ハードディスクドライブであり、スキャナ１０６を用いて読み取った画像の圧縮データやプロッタ１０７を用いて出力する画像の圧縮データを格納しておく二次記憶装置である。
【００１５】
ＣＰＵ１０４は、画像形成装置１００全体の制御を行うコントローラとして機能する中央演算装置である。メモリ１０５は、各種データ加工用の作業メモリとして機能する一次記憶装置である。第３ＡＳＩＣ１０３は、プロッタ１０７を用いて出力する画像の圧縮データを伸長させたり、解像度を変換したり、階調処理を施したりする。プロッタ１０７は、例えば電子写真方式やインクジェット方式などの画像形成装置であり、第３ＡＳＩＣ１０３の制御によって駆動する。
【００１６】
第１ＡＳＩＣ１０１と第２ＡＳＩＣ１０２の間、第２ＡＳＩＣ１０２とＣＰＵ１０４の間、及び、ＣＰＵ１０４と第３ＡＳＩＣ１０３の間のインターフェースは、ＰＣＩ−Ｅｘｐｒｅｓｓである。ＰＣＩ−Ｅｘｐｒｅｓｓにおけるデータ転送は、仕様により、１つのリクエスト（パケット）において、受信側からの受領通知が送信側へ帰ってくるプロトコルとなっている。
【００１７】
受領通知は、“Ａｃｋ”と“Ｎａｋ”の２値がある。Ａｃｋが帰ってきた場合は、データ転送が正常に行われたことを示す。一方、Ｎａｋの場合は、データ転送に異常があったことを示し、送信側に再送を促すプロトコルとなっている。また、Ａｃｋ及びＮａｋは、１リクエストに対して毎回発行されるものではなく、ＰＣＩ−Ｅｘｐｒｅｓｓの規格上で推奨されている発行間隔に基づいて発行される。
【００１８】
第１ＡＳＩＣ１０１と第２ＡＳＩＣ１０２の間、第２ＡＳＩＣ１０２とＣＰＵ１０４の間、及び、ＣＰＵ１０４と第３ＡＳＩＣ１０３の間のデータ転送は、ダイレクトメモリアクセス（以下、「ＤＭＡ」という）方式によって行われる。さらに、これらのデータ転送は、図２に示すようなＤＭＡコントローラの連動（以下、「ＤＭＡＣ連動」という）を伴う。
【００１９】
図２は、本実施形態におけるＤＭＡＣ連動の概略を説明する説明図である。図２では、例として、第２ＡＳＩＣ１０２とＣＰＵ１０４の間のＤＭＡによるデータ転送及びＤＭＡＣ連動を示している。つまり、ＤＭＡＣ側の装置が第２ＡＳＩＣ１０２でなくともよく、記憶装置側の装置がＣＰＵ１０４でなくともよい。図示のように、第２ＡＳＩＣ１０２は、書き込みＤＭＡＣ１１１、読み出しＤＭＡＣ１１２、調停部１１３、ＰＣＩ−Ｅｘｐｒｅｓｓインターフェース１１４を備える。ＣＰＵ１０４は、ＰＣＩ−Ｅｘｐｒｅｓｓインターフェース１１５を備える。調停部１１３は、転送データの伝送路であるバス（本実施形態においては、ＰＣＩ−Ｅｘｐｒｅｓｓ）の利用を調停するバスアービタである。図２を用いてＤＭＡＣ連動について説明する。
【００２０】
ＤＭＡＣ連動においては、書き込みＤＭＡＣ１１１からメモリ１０５にデータ（本実施形態においては画像データ）をライトし、そのライトデータが一定量を超えたら読み出しＤＭＡＣ１１２がメモリ１０５よりデータを読み出すという、複数のＤＭＡＣが連動した一連の制御を行う。図２の例では例えば、スキャナ１０６から入力されたデータを書き込みＤＭＡＣ１１１がメモリ１０５にライトし、そのライトデータを読み出しＤＭＡＣ１１２が読み出して、不図示の画像処理手段が画像処理した後、再度、書き込みＤＭＡＣ１１１がメモリ１０５に書き込むという制御となる。
【００２１】
図２のような構成においては、ＤＭＡＣ連動時に書き込みＤＭＡＣ１１１が調停部１１３へのデータ転送が完了した時点で読み出しＤＭＡＣ１１２にデータサイズの通知（サイズ通知）を行う。読み出しＤＭＡＣ１１２がメモリ１０５からライトデータをリードする際に、読み出しＤＭＡＣ１１２は、書き込みＤＭＡＣ１１１が所望のデータサイズのデータをメモリ１０５にライトしたことを受けて、そのサイズが一定量を超えたらリードリクエストを発行する。
【００２２】
ところが、調停部１１３の先でＰＣＩ−Ｅｘｐｒｅｓｓを介してデータ転送を行う際に、ＰＣＩ−Ｅｘｐｒｅｓｓ上で通信エラーが発生することもあり、その場合には、読み出しＤＭＡＣ１１２からのリードリクエストのリクエスト転送が無駄なプロトコルとなる。このことを図３を用いて説明する。図３は、本実施形態によって解決される課題を説明するための説明図である。
【００２３】
図３において、書き込みＤＭＡＣ１１１が画像データをライトしており、そのライトしたデータサイズを読み出しＤＭＡＣ１１２に渡す。読み出しＤＭＡＣ１１２は、リードリクエストを発行する条件を有しており、書き込みＤＭＡＣ１１１から渡されるデータサイズとその条件をサイズ比較部１１６にて比較する。比較の結果、データサイズがリードリクエストの発行条件に合致したら、読み出しＤＭＡＣ１１２は、リードリクエストを発行する。
【００２４】
各ＤＭＡＣが発行するリクエストは、リクエスト受信側、つまり記憶装置側でリクエストバッファに順次格納される。ここで、書き込みＤＭＡＣ１１１が発行するライトリクエストを発行順にＷｎとし、読み出しＤＭＡＣ１１２が発行するリードリクエストを発行順にＲｎとする（ただし、ｎは自然数であり、発行の順番を示す）。図３に示す例においては、サイズ比較部１１６の比較に用いるリードリクエストの発行条件が、Ｗ１からＷ３までのライトリクエストにより転送されたデータのサイズであることを条件とする。読み出しＤＭＡＣ１１２は、ライトデータがＷ１〜Ｗ３分積み上がったらリードリクエストを順次発行する。
【００２５】
ところで、本実施形態が採用するＰＣＩ−Ｅｘｐｒｅｓｓにおけるデータ転送は、図１の説明の最後の部分でも触れたとおり、リクエスト受信側からの受領通知（Ａｃｋ  ｏｒ  Ｎａｋ）が１リクエストに対して毎回発行されるものではなく、規格上推奨されている発行間隔に基づいて発行される。しかしながら、複数のＤＭＡＣが連動するＤＭＡＣ連動においては、書き込みＤＭＡＣ１１１がライトリクエストを発行して転送しようとしたデータのサイズを読み出しＤＭＡＣ１１２に逐次渡すことによって、連動して自動的にリードリクエストが発行される。そのため、データ転送に何らかの異常がありリクエスト受信側でデータの受領ができなかったときでも自動的に次のＤＭＡＣの処理が始まってしまう場合があり、発行されたパケットが無駄になるという問題が生じる。
【００２６】
図３では、この問題が生じた例として、Ｗ２リクエスト（パケット）に対して、受領不成立通知（Ｎａｋ）が発行された場合を示している。図示のように、受信側でＷ２のデータ転送が不成立となり、Ｎａｋ（Ｗ２）を返すが、それよりも前にＲ１とＲ２のリクエストも発行されている。この場合、Ｗ２以降のリクエストは受信側で破棄され、全て再送が必要となる。したがって、Ｒ１、Ｒ２のプロトコルは無駄となる。
【００２７】
なお、ソフトウェアプログラムで連動する際は、ディスクリプタで設定された領域にライトされたことを確認してからリードを行うため、上記のような無駄なプロトコルが発生しない。しかしながら、データサイズで連動する場合は、読み出しＤＭＡＣ１１２のリードリクエストの発行条件のみでリードリクエストが発行されるため、上記のような問題が生じる。
【００２８】
上記のような問題を解決するための構成として、本実施形態は、図４に示すような構成を備える。図４は、本実施形態の主要部の構成図である。図４は、図２同様、第２ＡＳＩＣ１０２とＣＰＵ１０４の間のＤＭＡによるデータ転送及びＤＭＡＣ連動を示している。図２に示したリクエスト受信側のＰＣＩ−Ｅｘｐｒｅｓｓインターフェース１１５は、図４に示すエンドポイントコントローラ部１１５１を備える。また、書き込みＤＭＡＣ１１１は、ライトサイズ保持部１１７を備える。読み出しＤＭＡＣ１１２は、サイズ比較部１１６とリクエスト発行制御部１１７を備える。
【００２９】
ライトサイズ保持部１１７は、書き込みＤＭＡＣ１１１がライトしたサイズ（すなわち、転送済みライトデータのデータサイズ）を保持し、かつ、読み出しＤＭＡＣ１１２にそのサイズを通知する。
【００３０】
サイズ比較部１１６は、通知されたライトサイズと設定された連動条件（リードリクエスト発行条件）を比較し、その連動条件に合致した場合、その通知されたライトサイズから、発行済みライトリクエスト数を計算する。また、エンドポイントコントローラ部１１５１から送信されるＡｃｋ通知に基づいて、Ａｃｋ通知を受信したライトリクエスト数を計算し、発行済みライトリクエスト数とＡｃｋ通知を受信したライトリクエスト数とを比較する。次に、比較結果に基づいてリードリクエスト発行許可を出す。
【００３１】
ここで、発行済みライトリクエスト数の計算は、“データサイズ／ＰａｙＬｏａｄサイズ＝発行済みライトリクエスト数”となる。ＰａｙＬｏａｄサイズは、システムにおいて一意に決定されるものであり、そのシステムにおいて変更されることはない。
【００３２】
エンドポイントコントローラ部１１５１は、ＤＭＡＣ情報受信部１１５２、ライトリクエスト受信カウンタ１１５３、論理層ブロック１１５４を備える。調停部１１３より受信したリクエストは、ＰＣＩ−Ｅｘｐｒｅｓｓの論理層ブロック１１５４に渡されて転送等の処理が行われる。一般に、ＤＭＡＣから送信されるリクエストにはタグ情報が付加されている。タグ情報は、ＤＭＡＣ情報受信部１１５２にも通知される。
【００３３】
ＤＭＡＣ情報受信部１１５２は、所望のＤＭＡＣからのリクエストがあった際（本例においては“書き込みＤＭＡＣ１１１”である）に、ライトリクエスト受信カウンタ１１５３に通知する。所望のＤＭＡＣであるか否かの判別は、ＤＭＡＣより発行されるタグ情報を利用する。図４においては説明の便宜のため、リクエスト受信側にリクエストを最初に送信するＤＭＡＣが書き込みＤＭＡＣ１１１のみであるように単純化しているが、実際はこれ以外のＤＭＡＣからのアクセスもあるので、所望のＤＭＡＣからのアクセス数をカウントする必要がある。
【００３４】
ライトリクエスト受信カウンタ１１５３は、ＤＭＡＣ情報受信部１１５２より、所望のＤＭＡＣからのリクエスト受信の通知が来た際に、そのリクエスト数をカウントする。また、論理層ブロック１１５４よりＡｃｋ通知を受信した際に、そのときのカウンタ情報（本例においては“ライトリクエスト数”である）を受信したＡｃｋ通知とともに、読み出しＤＭＡＣ１１２へ通知する。
【００３５】
このようにして通知されたＡｃｋ通知と、ライトリクエスト受信カウンタ１１５３がカウントしたカウンタ情報とに基づいて、サイズ比較部１１６にて実行される処理動作の流れについて、図５を参照して説明する。図５は、本実施形態のサイズ比較部１１６の処理動作の流れを示すフローチャートである。図５の各ステップの動作主体はサイズ比較部１１６である。
【００３６】
サイズ比較部１１６は、ライトサイズ保持部１１７よりライトサイズを逐次通知されるので、ライトサイズの更新があるか否かを判断することができる。書き込みＤＭＡＣ１１１によりライトサイズが更新されると（ステップＳ１０１／Ｙｅｓ）、リードリクエスト発行条件に合致しているか否かを判断する（ステップＳ１０２）。合致しない場合は（ステップＳ１０２／Ｎｏ）、ライトサイズの更新を再度待つ。合致する場合は（ステップＳ１０２／Ｙｅｓ）、ライトしたサイズがＡｃｋ通知を受信したリクエスト数と一致するかを判定する（ステップＳ１０３）。
【００３７】
発行済みライトリクエスト数は、上述のように、ライトリクエスト受信カウンタ１１５３がカウントし、Ａｃｋ通知受信のたびにサイズ比較部１１６に通知する。Ａｃｋ通知を受信したリクエスト数は、サイズ比較部１１６がその通知された回数を計数することで得られる。
【００３８】
ステップＳ１０３の判定の結果、一致する場合は、サイズ比較部１１６は、リクエスト発行制御部１１８を用いてリードリクエストを発行する（ステップＳ１０４）。一致しない場合は、Ａｃｋ通知を受信したリクエスト数が一致するまでＷａｉｔする。
【００３９】
上述した本実施形態によれば、第１のダイレクトメモリアクセスコントローラと、これに連動してメモリアクセスする第２のダイレクトメモリアクセスコントローラとを備えるデータ転送装置において、第１のダイレクトメモリアクセスコントローラによるデータ転送が完了したことを確認した後、第２のダイレクトメモリアクセスコントローラによるメモリアクセスのリクエストを発行するので、無駄なリクエストの発行及びプロトコルの発生を防ぐことが可能になると言える。また、その結果、再送に要する時間を抑制し、生産性の低下を防止できる。また、無駄な再送リクエストに対応するためのリトライバッファの容量を削減できる。
【符号の説明】
【００４０】
１００    画像形成装置
１１１    書き込みＤＭＡＣ
１１２    読み出しＤＭＡＣ
１１３    調停部
１１４，１１５    ＰＣＩ−Ｅｘｐｒｅｓｓインターフェース
１１６    サイズ比較部
１１７    ライトサイズ保持部
１１８    リクエスト発行制御部
１１５１    エンドポイントコントローラ部
１１５２    ＤＭＡＣ情報受信部
１１５３    ライトリクエスト受信カウンタ
１１５４    論理層ブロック
【先行技術文献】
【特許文献】
【００４１】
【特許文献１】特開２００１−２１５５６１号公報
【図１】
2011123796.tif 000003
【図２】
2011123796.tif 000004
【図３】
2011123796.tif 000005
【図４】
2011123796.tif 000006
【図５】
2011123796.tif 000007