(57)【要約】 【課題】ＢＯＴ装置及びこれを含むテストシステムを提供すること。【解決手段】ＢＯＴ装置は信号処理ブロック、出力選択ブロック及び信号制御ブロックを含む。信号処理ブロックは外部から印加されるテスト信号を複製して複製された複数のテスト信号それぞれをテスト対象デバイスにそれぞれ印加し、テスト対象デバイスからそれぞれ受信されたテスト結果信号に基づいた複数の判定信号を提供する。出力選択ブロックは出力モード選択信号に答えて複数の判定信号を併合するか、または順次に最終判定信号として提供する。信号制御ブロックはテスト信号を信号処理ブロックに提供するか、または最終判定信号を外部に提供する。【選択図】図１
2011107132.tif 000002
【特許請求の範囲】
【請求項１】
外部から印加されるテスト信号を複製して複製された複数のテスト信号それぞれをチャンネルを通じて、テスト対象デバイスにそれぞれ印加し、前記テスト対象デバイスからそれぞれ受信されたテスト結果信号に基づいた複数の判定信号を提供する信号処理ブロックと、
出力モード選択信号に応答して前記複数の判定信号を併合するか、または順次に最終判定信号として提供する出力選択ブロックと、
第１スイッチング制御信号に応答して前記テスト信号を前記信号処理ブロックに提供するか、または前記最終判定信号を外部に提供する信号制御ブロックを含むＢＯＴ（ＢＯＴ； ｂｕｉｌｔ−ｏｆｆ ｔｅｓｔ）装置。
【請求項２】
前記信号処理ブロックは複数の信号処理部を含み、
前記複数の信号処理部それぞれは、
前記テスト信号を複製して前記複製されたテスト信号を提供するバッファと、
第２スイッチング制御信号が第１レベルの場合、前記複製されたテスト信号を前記テスト対象デバイスに提供するリレーと、
前記第２スイッチング制御信号が第２レベルの場合、前記該当テスト結果信号を基準レベルと比較して、結果信号を提供する比較回路と、
前記判定信号を保存して出力するレジスタと、を含むことを特徴とする請求項１に記載のＢＯＴ装置。
【請求項３】
前記バッファは第１電源電圧と第２電源電圧を印加され、
前記複製されたテスト信号のレベルは前記第１電源電圧と第２電源電圧によって可変されることを特徴とする請求項２に記載のＢＯＴ装置。
【請求項４】
前記レジスタに保存された前記判定信号は前記複数のテスト対象デバイスに対するテストが完了した後に、前記出力選択ブロックに提供されることを特徴とする請求項２に記載のＢＯＴ装置。
【請求項５】
前記比較回路は第３電源電圧と前記第４電源電圧を印加され、
前記結果信号のレベルは前記第３電源電圧と前記第４電源電圧によって可変されることを特徴とする請求項２に記載のＢＯＴ装置。
【請求項６】
前記比較回路は前記テスト結果信号と前記基準レベルが相互に同じ場合にテストパスを示す前記判定信号を提供することを特徴とする請求項５に記載のＢＯＴ装置。
【請求項７】
前記比較回路は前記テスト結果信号と前記基準レベルが相互に異なる場合にテストフェイルを示す前記判定信号を提供することを特徴とする請求項５に記載のＢＯＴ装置。
【請求項８】
前記出力選択ブロックは、
前記出力モード選択信号が第１レベルの場合には前記複数の判定信号を併合して前記最終判定信号として提供し、
前記出力モード選択信号が第２レベルの場合には前記複数の判定信号を順次に前記最終判定信号として提供することを特徴とする請求項１に記載のＢＯＴ装置。
【請求項９】
前記出力選択ブロックは、
前記複数の判定信号を印加され論理和演算する併合回路と、
選択信号に応答して前記複数の判定信号を一つずつ選択して順次に出力するマルチプレクサと、
前記選択信号を生成するカウンタと、
前記出力モード選択信号が第１レベルの場合には前記併合回路の出力と接続され、前記出力モード選択信号が第２レベルの場合には前記マルチプレクサの出力と接続されるリレーと、を含むことを特徴とする請求項８に記載のＢＯＴ装置。
【請求項１０】
前記併合回路は前記複数の判定信号のうち少なくとも一つがハイレベルを示す場合、テストフェイルを示すハイレベルの併合された最終判定信号を提供するＯＲゲートで構成されることを特徴とする請求項９に記載のＢＯＴ装置。
【請求項１１】
前記併合回路は前記複数の判定信号のうち少なくとも一つがローレベルを示す場合、テストフェイルを示すローレベルの併合された最終判定信号を提供するＡＮＤゲートで構成されることを特徴とする請求項９に記載のＢＯＴ装置。
【請求項１２】
前記出力選択ブロックは、
前記出力モード選択信号によって選択的に活性化して前記複数の判定信号を印加され論理和演算する併合回路と、
前記出力モード選択信号によって選択的に活性化し、選択信号に応答して前記複数の判定信号を一つずつ選択して順次に出力するマルチプレクサと、
前記出力モード選択信号によって選択的に活性化して前記選択信号を生成するカウンタと、を含むことを特徴とする請求項８に記載のＢＯＴ装置。
【請求項１３】
前記出力モード選択信号が前記第１レベルの場合には前記併合回路がイネーブルされ、
前記出力モード選択信号が第２レベルの場合には前記マルチプレクサ及び前記カウンタがイネーブルされることを特徴とする請求項１２に記載のＢＯＴ装置。
【請求項１４】
複数のテストパラメータそれぞれと関連した複数のテスト信号を提供するテスト装置と、
前記複数のテスト信号を複製して複数のチャンネルを通じて複数のテスト対象デバイスに提供し、前記複数のテスト対象デバイスから提供される複数のテスト結果信号に基づいた複数の最終判定信号を前記テスト装置に提供するＢＯＴ（ＢＯＴ； ｂｕｉｌｔ−ｏｆｆ ｔｅｓｔ）モジュールと、
前記複数のチャンネルを通じて前記ＢＴＯモジュールと接続され、前記複数のテスト対象デバイスが搭載されるテストボードと、を含むことを特徴とするテストシステム。
【請求項１５】
前記テスト装置は、
前記複数のテスト信号をそれぞれ生成し、前記複数の最終判定信号をそれぞれ受信する複数の信号生成回路を含み、
前記複数の信号生成回路それぞれは、
テストパターン信号を生成するテストパターン生成器と、
前記テストパターン信号をバッファリングして、前記テスト信号を提供するバッファと、
第１スイッチング制御信号が第１レベルの場合に、前記テスト信号を前記ＢＴＯモジュールに提供する第１リレーと、
前記第１スイッチング制御信号が第２レベルの場合に前記該当最終判定信号を基準レベルと比較して、最終結果信号として提供する比較回路と、を含むことを特徴とする請求項１４に記載のテストシステム。
【請求項１６】
前記ＢＴＯモジュールは複数のＢＴＯユニットを含み、
前記複数のＢＴＯユニットそれぞれは、
前記複数のテスト信号のうち該当テスト信号を複製して複製された複数のテスト信号それぞれをテスト対象デバイスに印加して、前記複数のテスト結果信号のうち同じテスト対象デバイスから提供されるテスト結果信号に基づいた複数の判定信号を提供する信号処理ブロックと、
出力モード選択信号に応答して前記複数の判定信号のうち前記複数のパラメータにそれぞれ関連した判定信号を併合するか、または順次に最終判定信号として提供する出力選択ブロックと、
第２スイッチング制御信号に応答して前記該当テスト信号を前記信号処理ブロックに提供するか、または前記最終判定信号を前記比較回路に提供する信号制御ブロックと、を含むことを特徴とする請求項１４に記載のテストシステム。
【請求項１７】
前記複数のテスト結果信号に対するパス／フェイル判断は同時に遂行されることを特徴とする請求項１６に記載のテストシステム。
【請求項１８】
前記ＢＴＯモジュールは前記テストボード上に搭載されることを特徴とする請求項１４に記載のテストシステム。
【請求項１９】
前記ＢＴＯモジュールは前記テスト装置上に搭載されることを特徴とする請求項１４に記載のテストシステム。
【請求項２０】
多重の（ｍｕｌｔｉｐｌｅ）半導体装置をテストする装置として、
それぞれのチャンネルを通じて複数の半導体装置に接続する信号処理器と、
スイッチング制御信号に応答して、前記複数の半導体装置それぞれによって処理される共通テスト信号を前記信号処理器に選択的に提供するか、または前記複数の半導体装置それぞれによって処理された前記共通テスト信号に基づいて最終判定信号を外部に提供する信号制御器と、
出力モード選択信号に応答して前記最終判定信号を前記信号制御器に提供する出力選択器を含み、
前記最終判定信号は、テスト結果信号の一つずつの順、または、前記テスト結果信号の併合として、前記半導体装置のうち少なくとも一つのテスト失敗を示し、
前記テスト結果信号それぞれは、前記共通のテスト信号を処理した各半導体装置からのテスト結果信号と基準レベルを比較した結果に基づいたことを特徴とする多重（ｍｕｌｔｉｐｌｅ）半導体装置をテストする装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するもので、より詳細には半導体メモリ装置のテストに関する。
【背景技術】
【０００２】
ＡＴＥ（ａｕｔｏｍａｔｉｃ ｔｅｓｔ ｅｑｕｉｐｍｅｎｔ）は半導体デバイスのテストに使われ、テスト対象である半導体デバイスの性能をテストするべきであるため、半導体デバイスの性能に適するモデルを使う。半導体デバイスの性能が高速化し、その機能が多様化するに伴い新しい設備を使うべきであるが、既存の保有中の設備を使う技術としてＢＯＴ（ｂｕｉｌｔ−ｏｆｆ ｔｅｓｔ）技術を使うことになる。しかし、既存のＢＯＴ技術はテストカバレッジ減少やテストタイム増加のような色々な問題点を有する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１４５２６６号公報
【特許文献２】特開２００８−２２４５８５号公報
【特許文献３】特開平１１−２３７４３３号公報
【特許文献４】韓国特許出願公開第２００６-００４８３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
これに伴い、本発明の一目的はテストタイムを増加させずにテストカバレッジを増加させることができるＢＯＴ装置を提供するところにある。
【０００５】
本発明の他の目的は前記ＢＯＴ装置を含むテストシステムを提供するところにある。
【課題を解決するための手段】
【０００６】
前記本発明の一目的を達成するために本発明の一実施形態に係るＢＴＯ装置は信号処理ブロック、出力選択ブロック及び信号制御ブロックを含む。前記信号処理ブロックは外部から印加されるテスト信号を複製して複製された複数のテスト信号それぞれをチャンネルを通じて、テスト対象デバイスにそれぞれ印加し、前記テスト対象デバイスからそれぞれ受信されたテスト結果信号に基づいた複数の判定信号を提供する。前記出力選択ブロックは出力モード選択信号に応答して前記複数の判定信号を併合するか、または順次に最終判定信号として提供する。前記信号制御ブロックは第１スイッチング制御信号に応答して前記テスト信号を前記信号処理ブロックに提供するか、または前記最終判定信号を外部に提供する。
【０００７】
実施形態において、前記信号処理ブロックは複数の信号処理部を含み、前記複数の信号処理部それぞれは、前記テスト信号を複製して前記複製されたテスト信号を提供するバッファ、第２スイッチング制御信号が第１レベルの場合、前記複製されたテスト信号を前記テスト対象デバイスに提供するリレー、前記第２スイッチング制御信号が第２レベルの場合、前記該当テスト結果信号を基準レベルと比較して、結果信号を提供する比較回路、及び前記判定信号を保存して出力するレジスタを含むことができる。
【０００８】
前記バッファは第１電源電圧と第２電源電圧を印加され、前記複製されたテスト信号のレベルは前記第１電源電圧と第２電源電圧によって可変される。
【０００９】
前記レジスタに保存された前記判定信号は前記複数のテスト対象デバイスに対するテストが完了した後に、前記出力選択ブロックに提供されることができる。
【００１０】
前記比較回路は第３電源電圧と前記第４電源電圧を印加され、前記結果信号のレベルは前記第３電源電圧と前記第４電源電圧によって可変される。 
【００１１】
前記比較回路は前記テスト結果信号と前記基準レベルが相互に同じ場合にテストフェイルを示す前記判定信号を提供することができる。 
【００１２】
前記比較回路は前記テスト結果信号と前記基準レベルが相互に異なる場合にテストフェイルを示す前記判定信号を提供することができる。
【００１３】
実施形態において、前記出力選択ブロックは前記出力モード選択信号が第１レベルの場合には前記複数の判定信号を併合して前記最終判定信号として提供し、前記出力モード選択信号が第２レベルの場合には前記複数の判定信号を順次に前記最終判定信号として提供することができる。
【００１４】
一実施形態において、前記出力選択ブロックは前記複数の判定信号を印加され論理和演算する併合回路、選択信号に応答して前記複数の判定信号を一つずつ選択して順次に出力するマルチプレクサ、前記選択信号を生成するカウンタ、及び前記出力モード選択信号が第１レベルの場合には前記併合回路の出力と接続され、前記出力モード選択信号が第２レベルの場合は前記マルチプレクサの出力と接続されるリレーを含むことができる。
【００１５】
前記併合回路は、前記複数の判定信号のうち少なくとも一つがハイレベルを示す場合、テストフェイルを示すハイレベルの併合された最終判定信号を提供するＯＲゲートで構成されることができる。 
【００１６】
また、前記併合回路は、前記複数の判定信号のうち少なくとも一つがローレベルを示す場合、テストフェイルを示すローレベルの併合された最終判定信号を提供するＡＮＤゲートで構成されることができる。 
【００１７】
他の実施形態において、前記出力選択ブロックは前記出力モード選択信号によって選択的に活性化して前記複数の判定信号を印加され論理和演算する併合回路、前記出力モード選択信号によって選択的に活性化し、選択信号に応答して前記複数の判定信号を一つずつ選択して順次に出力するマルチプレクサ、及び前記出力モード選択信号によって選択的に活性化して前記選択信号を生成するカウンタを含むことができる。前記出力モード選択信号が前記第１レベルの場合には前記併合回路がイネーブルされ、前記出力モード選択信号が第２レベルの場合には前記マルチプレクサ及び前記カウンタがイネーブルされる。
【００１８】
本発明の他の目的を達成するための本発明の一実施形態に係るテストシステムはテスト装置、ＢＴＯモジュール及びテストボードを含む。前記テスト装置は複数のテストパラメータにそれぞれ関連した複数のテスト信号を提供する。前記ＢＴＯモジュールは前記複数のテスト信号を複製して複数のチャンネルを通じて複数のテスト対象デバイスに提供し、前記複数のテスト対象デバイスから提供される複数のテスト結果信号に基づいた複数の最終判定信号を前記テスト装置に提供する。前記テストボードは前記複数のチャンネルを通じて前記ＢＴＯモジュールと接続され、前記複数のテスト対象デバイスが搭載される。
【００１９】
実施形態において、前記テスト装置は前記複数のテスト信号をそれぞれ生成し、前記複数の最終判定信号をそれぞれ受信する複数の信号生成回路を含むことができる。前記複数の信号生成回路それぞれはテストパターン信号を生成するテストパターン生成器、前記テストパターン信号をバッファリングして、前記テスト信号として提供するバッファ、及び第１スイッチング制御信号が第１レベルの場合に、前記テスト信号を前記ＢＴＯモジュールに提供する第１リレー、及び前記第１スイッチング制御信号が第２レベルの場合に前記該当最終判定信号を基準レベルと比較して、最終結果信号として提供する比較回路を含むことができる。 
【００２０】
実施形態において、前記ＢＴＯモジュールは複数のＢＴＯユニットを含むことができる。前記複数のＢＴＯユニットそれぞれは前記複数のテスト信号のうち該当テスト信号を複製して複製された複数のテスト信号それぞれをテスト対象デバイスに印加して、前記複数のテスト結果信号のうち同じテスト対象デバイスから提供されるテスト結果信号に基づいた複数の判定信号を提供する信号処理ブロック、出力モード選択信号に応答して前記複数の判定信号のうち前記複数のパラメータにそれぞれ関連した判定信号を併合するか、または順次に最終判定信号として提供する出力選択ブロック、及び第２スイッチング制御信号に応答して前記該当テスト信号を前記信号処理ブロックに提供するか、または前記最終判定信号を前記比較回路に提供する信号制御ブロックを含むことができる。
【００２１】
前記複数のテスト結果信号に対するパス／フェイル判断は同時に遂行されることができる。
【００２２】
実施形態において、前記ＢＴＯモジュールは前記テストボード上に搭載されてもよい。
【００２３】
実施形態において、前記ＢＴＯモジュールは前記テスト装置上に搭載されてもよい。
【００２４】
本発明の他の目的を達成するための多重の（ｍｕｌｔｉｐｌｅ）半導体装置をテストする装置は信号処理器、信号制御器及び出力選択器を含む。前記信号処理器はそれぞれのチャンネルを通じて複数の半導体装置に接続する。前記信号制御器はスイッチング制御信号に応答して、前記複数の半導体装置それぞれによって処理される共通テスト信号を前記信号処理器に選択的に提供するか、または前記複数の半導体装置それぞれによって処理された前記共通テスト信号に基づいて最終判定信号を外部に提供する。前記出力選択器は出力モード選択信号に応答して前記最終判定信号を前記信号制御器に提供する。前記最終判定信号は、テスト結果信号の一つずつの順、または、前記テスト結果信号の併合として、前記半導体装置のうち少なくとも一つのテスト失敗を示す。前記テスト結果信号それぞれは、前記共通のテスト信号を処理した各半導体装置からのテスト結果信号と基準レベルを比較した結果に基づく。
【発明の効果】
【００２５】
本発明によると、限定されたテスト信号を複製して複製された複数のテスト信号をテスト対象デバイスに印加し、テスト対象デバイスからのテスト結果信号に対して同時にパス／フェイル判定することができ、かつ、最終テスト完了後に、最終判定信号だけをテスト装置に伝送するため、テスト対象デバイスの数が増加してもテスト時間を減少させることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態に係るＢＯＴ（ＢＯＴ； ｂｕｉｌｔ−ｏｆｆ ｔｅｓｔ）装置の構成を示すブロック図である。
【図２】本発明の一実施形態に係る図１の信号処理ブロックを示すブロック図である。
【図３】本発明の一実施形態に係る図２の比較回路の構成を示す。
【図４】本発明の一実施形態に係る図２の比較回路の構成を示す。
【図５】それぞれ図３と図４の場合にテスト結果信号と基準レベルの組合せによる判定信号を示す表である。
【図６】それぞれ図３と図４の場合にテスト結果信号と基準レベルの組合せによる判定信号を示す表である。
【図７】図１の出力選択ブロックの構成を示す回路図である。
【図８】本発明の一実施形態に係る図７の併合回路の構成を示す。
【図９】本発明の一実施形態に係る図７の併合回路の構成を示す。
【図１０】本発明の一実施形態に係るＢＯＴ装置の動作を示すタイミング図である。
【図１１】本発明の一実施形態に係るＢＯＴ装置の動作を示すタイミング図である。
【図１２】本発明の一実施形態に係るＢＯＴ装置の動作を示すタイミング図である。
【図１３】本発明の一実施形態に係るＢＯＴ装置の動作を示すタイミング図である。
【図１４】本発明の一実施形態に係るテストシステムを示すブロック図である。
【図１５】本発明の一実施形態に係る図１４のテスト装置の構成を示す。
【図１６】図１４のＢＯＴモジュールの構成を示す。
【図１７】図１５のＢＯＴユニットに含まれる信号処理ブロックの構成を示す。
【発明を実施するための形態】
【００２７】
本明細書で開示する本発明の実施形態に対して、特定の構造的又は機能的説明は単に本発明の実施形態を説明するための目的で例示したものであり、本発明の実施形態は多様な形態で実施され、本明細書で説明した実施形態に限定されるものと解釈してはならない。
【００２８】
本発明は、多様な変更を加えることができ、様々な形態を有することができるが、特定の実施形態を図面に例示して本明細書で詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、或いは代替物を含むものとして理解せねばならない。
【００２９】
第１、第２などの用語は多様な構成要素を説明するために使用することができるが、これらの構成要素は用語によって限定されてはならない。用語は１つの構成要素を他の構成要素から区別する目的として使用することができる。例えば、本発明の権利範囲から逸脱せずに第１構成要素は第２構成要素と命名することができ、同様に第２構成要素も第１構成要素と命名することができる。
【００３０】
ある構成要素が他の構成要素に「接続され」る、又は「接続されて」いると言及した場合には、その他の構成要素に直接的に接続されたり、又は接続されていたりすることもあるが、中間に他の構成要素が存在することもあると理解すべきである。反面、ある構成要素が他の構成要素に「直接接続され」る、又は「直接接続されて」いると言及した場合には、中間に他の構成要素が存在しないことと理解すべきである。構成要素の間の関係を説明する他の表現、即ち「〜間に」と「すぐに〜間に」、又は「〜に隣接する」と「〜に直接隣接する」等も同じように解釈すべきである。
【００３１】
本明細書で使用する用語は単に特定の実施形態を説明するために使用するものであり、本発明を限定しようとする意図ではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、「含む」又は「有する」等の用語は明細書上に記載した特徴、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを指定しようとするものであって、１つ又はそれ以上の他の特徴や数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものなどの存在、又は付加の可能性を、予め排除しないことと理解すべきである。
【００３２】
また、特に定義しない限り、技術的或いは科学的用語を含み、ここで使用する全ての用語は、本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解されることと同一な意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有することと理解すべきであり、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。
【００３３】
以下、図面を参照しながらより詳細に説明する。図面上の同じ構成要素に対しては同じ参照符号を使用し、同じ構成要素に対して重複する説明は省略する。
【００３４】
図１は本発明の一実施形態に係るＢＴＯ（ＢＯＴ；ｂｕｉｌｔ−ｏｆｆ ｔｅｓｔ）装置の構成を示すブロック図である。図１には説明の便宜のために複数のテスト対象デバイス（ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ；ＤＵＴ，３１〜３４）が共に示されている。
【００３５】
図１を参照すると、ＢＴＯ装置１０は信号処理ブロック１００、出力選択ブロック２００及び信号制御ブロック２０を含む。
【００３６】
信号制御ブロック２０はリレー２１を含み構成され、リレー２１は第１スイッチング制御信号ＳＣＳ１の論理レベルによって信号処理ブロック１００に接続されるか、または出力選択ブロック２００に接続される。例えば、第１スイッチング制御信号ＳＣＳ１が第１レベル（ハイレベル)の場合にはリレー２１は信号処理ブロック１００に接続されて、外部のテスター（ＥＸＴＥＲＮＡＬ ＴＲＳＴＥＲ）から提供されるテスト信号ＴＳを信号処理ブロック１００に提供することができる。また、第１スイッチング制御信号ＳＣＳ１が第２レベル（ローレベル）の場合にはリレー２１は出力選択ブロック２００に接続されて最終判定信号ＦＤＳを外部に提供することができる。第１スイッチング制御信号ＳＣＳ１の論理レベルは、第１レベルと第２レベルが相互に変わる場合にも同じ説明がリレー２１に適用されることができる。
【００３７】
信号処理ブロック１００はテスト信号ＴＳを受信し、受信されたテスト信号ＴＳを複製して複製された複数のテスト信号ＤＴＳをそれぞれのチャンネルＣＨ１〜ＣＨ４を通じて複数のテスト対象デバイス３１〜３４それぞれに提供する。また、信号処理ブロック１００は複数のテスト対象デバイス３１〜３４から提供されるテスト結果信号ＴＲＳ１〜ＴＲＳ４を受信し、受信されたテスト結果信号ＴＲＳ１〜ＴＲＳ４に基づいて複数の判定信号ＤＳ１〜ＤＳ４を出力選択ブロック２００に提供する。信号処理ブロック１００の詳細な構成と動作に対しては図２を参照して後述する。
【００３８】
出力選択ブロック２００は出力モード選択信号ＯＭＳＳのレベルによって複数の判定信号ＤＳ１〜ＤＳ４を併合して最終判定信号ＦＤＳとして提供するか、または複数の判定信号ＤＳ１〜ＤＳ４を順次に最終判定信号ＦＤＳとして提供する。出力選択ブロック２００の詳細な構成と動作に対しては図４を参照して後述する。
【００３９】
図２は本発明の一実施形態に係る図１の信号処理ブロックを示すブロック図である。図２においても説明の便宜のために複数のテスト対象デバイス３１〜３４を共に示す。 
【００４０】
図２を参照すると、信号処理ブロック１００は複数の信号処理部１１０〜１４０を含む。信号処理部１１０〜１４０はそれぞれのチャンネルＣＨ１〜ＣＨ４を通じてテスト対象デバイス３１〜３４に接続される。また、図２では信号処理部１１０の構成だけ詳細に示し、信号処理部１２０、１３０、１４０の構成は省略した。また、図２では信号処理ブロック１００が四つの信号処理部１１０〜１４０を含むこととして示したが、信号処理部の数は制限がない。即ち、分岐個数に制約なくテスト信号ＴＳ１を拡張することが可能である。
【００４１】
信号処理部１１０はバッファ１１１、リレー１１２、比較回路１１３及びレジスタ１１４を含む。
【００４２】
バッファ１１１はテスト信号ＴＳをバッファリング（または、複製）して複製されたテスト信号ＤＴＳを提供する。バッファ１１１は第１電源電圧ＶＩＨと第２電源電圧ＶＩＬを印加されて動作し、第1電源電圧ＶＩＨは第２電源電圧ＶＩＬよりレベルが高い。第１電源電圧ＶＩＨと第２電源電圧ＶＩＬの電圧レベルは外部で設定可能であるため、複製されたテスト信号ＤＴＳの電圧レベルを第１電源電圧ＶＩＨと第２電源電圧ＶＩＬで調節することができる。即ち、テスト信号ＴＳの電圧レベルが適合でない場合、第１電源電圧ＶＩＨと第２電源電圧ＶＩＬを調節して複製されたテスト信号ＤＴＳの電圧レベルを程よく調節することができる。リレー１１２は第２スイッチング制御信号ＳＣＳ２が第１レベル（例えばハイレベル）の場合、複製されたテスト信号ＤＴＳをテスト対象デバイス３１に提供する。 
【００４３】
比較回路１１３はタップＴＡＰ１でチャンネルＣＨ１を通じてテスト対象デバイス３１に接続される。比較回路１１３は第２スイッチング制御信号ＳＣＳ２が第２レベル（例えばローレベル）の場合、テスト対象デバイス３１から提供されるテスト結果信号ＴＲＳ１を基準レベルＲＥＦと比較し、その比較結果を示す判定信号ＤＳ１をレジスタ１１４に提供する。比較回路１１３は第３電源電圧ＶＯＨと第４電源電圧ＶＯＬを印加されて動作し、第３電源電圧ＶＯＨは第4電源電圧ＶＯＬよりレベルが高い。第３電源電圧ＶＯＨと第４電源電圧ＶＯＬのレベルは外部で設定可能であるため、判定信号ＤＳ１の電圧レベルを第３電源電圧ＶＯＨと第４電源電圧ＶＯＬで調節することができる。即ち、判定信号ＤＳ１の電圧レベルが適合でない場合、電源電圧ＶＯＨと第４電源電圧ＶＯＬで調節して判定信号ＤＳ１の電圧レベルを程よく調節することができる。 
【００４４】
レジスタ１１４は判定信号ＤＳ１を保存し、レジスタ制御信号ＲＣＳの制御にしたがって保存された判定信号ＤＳ１を出力選択ブロック２００に提供する。
【００４５】
図２では信号処理部１１０の構成と動作に対し説明したが、残りの信号処理部１２０〜１４０の構成と動作も信号処理部１００の構成と動作と殆ど同じなので、これについての詳細な説明は省略する。信号処理部１２０はテスト結果信号ＴＲＳ２を受信して信号処理部１１０と殆ど同じ動作を遂行して判定信号ＤＳ２を出力選択ブロック２００に提供する。信号処理部１３０はテスト結果信号ＴＲＳ３を受信して信号処理部１１０と殆ど同じ動作を遂行して判定信号ＤＳ３を出力選択ブロック２００に提供する。信号処理部１４０はテスト結果信号ＴＲＳ４を受信して信号処理部１１０と殆ど同じ動作を遂行して判定信号ＤＳ４を出力選択ブロック２００に提供する。即ち、信号処理ブロック１００の信号処理部（１１０，１２０，１３０，１４０）では複数のテスト対象デバイス３１〜３４から提供されるテスト結果信号ＴＲＳ１〜ＴＲＳ４に対するパス／フェイル判定を同時に遂行することになる。 
【００４６】
図３及び図４は本発明の一実施形態に係る図２の比較回路の構成を示す。
【００４７】
図３は比較回路１１３ａが排他的ＯＲゲート１１５で構成される場合を示す。図３のように比較回路１１３ａが排他的ＯＲゲート１１５で構成される場合には、テスト結果信号ＴＲＳ１と基準レベルＲＥＦが相互に同じ場合にはローレベルの判定信号ＤＳ１が出力されて、テスト結果信号ＴＲＳ１と基準レベルＲＥＦが相異なる場合にはハイレベルの判定信号ＤＳ１が出力される。従って、判定信号ＤＳ１がハイレベルであれば、テストフェイルを示し、判定信号ＤＳ１がローレベルであれば、テストパスを示すということがわかる。ここで基準レベルＲＥＦはテスト信号ＴＳと同じレベルを有するように外部で設定可能である。
【００４８】
図４は比較回路１１３ｂが排他的ＮＯＲゲート１１６で構成される場合である。図４のように比較回路１１３ｂが排他的ＮＯＲゲート１１６で構成される場合には、テスト結果信号ＴＲＳ１と基準レベルが相互に同じ場合には、ハイレベルの判定信号ＤＳ１が出力され、テスト結果信号ＴＲＳ１と基準レベルが相異なる場合には、ローレベルの判定信号ＤＳ１が出力される。即ち、判定信号ＤＳ１がローレベルであれば、テストフェイルを示し、判定信号ＤＳ１がハイレベルであれば、テストパスを示すということがわかる。ここで、基準レベルＲＥＦはテスト信号ＴＳと同じレベルを有するように外部で設定可能である。
【００４９】
図５と図６はそれぞれ図３と図４の場合にテスト結果信号と基準レベルの組合せによる判定信号を示す表である。
【００５０】
図５及び図６を参照すると、テストフェイルを示す判定信号ＤＳのレベルが図３と図４の場合と相異なるということがわかる。
【００５１】
図７は図１の出力選択ブロック２００の構成を示す回路図である。
【００５２】
図７を参照すると、出力選択ブロック２００は併合回路２１０、マルチプレクサ２２０、カウンタ２３０及びリレー２４０を含み構成されることができる。 
【００５３】
併合回路２１０は判定信号ＤＳ１〜ＤＳ４を併合して併合された最終判定信号ＦＤＳＭを提供する。マルチプレクサ２２０はカウンタＳ２３０から提供される選択信号ＳＳに応答して判定信号ＤＳ１〜ＤＳ４を一つずつ選択して逐次最終判定信号ＦＤＳＳとして出力する。選択信号ＳＳは順次に増加したり減少することができる。即ち、選択信号ＳＳが順次に増加する場合には、判定信号ＤＳ１〜ＤＳ４のうち選択された判定信号から増加する順に出力されることができ、選択信号ＳＳが順次に減少する場合には判定信号ＤＳ１〜ＤＳ４のうち選択された判定信号から減少する順に出力されることができる。例えば判定信号ＤＳ１〜ＤＳ４のうち判定信号ＤＳ１が選択され、選択信号ＳＳが順次に増加する場合には、ＤＳ１、ＤＳ２、ＤＳ３、ＤＳ４の順に出力されることができる。例えば、判定信号ＤＳ１〜ＤＳ４のうち判定信号ＤＳ１が選択され、選択信号ＳＳが順次に減少する場合には、ＤＳ１、ＤＳ４、ＤＳ３、ＤＳ２の順に出力されることができる。
【００５４】
リレー２４０は出力モード選択信号ＯＭＳＳの論理レベルによって併合回路２１０の出力に接続されるか、またはマルチプレクサ２２０の出力に接続される。例えば、出力モード選択信号ＯＭＳＳが第１レベル（ハイレベル）の場合には、リレー２４０は併合回路２１０の出力に接続されて併合された最終判定信号ＦＤＳＭが最終判定信号ＦＤＳとして提供される。例えば、出力モード選択信号ＯＭＳＳが第２レベル（ローレベル）の場合には、リレー２４０は、マルチプレクサ２２０の出力に接続されて逐次最終判定信号ＦＤＳＳが最終判定信号ＦＤＳとして提供される。ここで、出力モード選択信号ＯＭＳＳのレベルは例示的であり、出力モード選択信号ＯＭＳＳの第１レベルと第２レベルが相互に変わっても同じ説明がリレー２４０に適用されることができる。
【００５５】
他の実施形態では出力モード選択信号ＯＭＳＳは併合回路２１０、マルチプレクサ２２０及びカウンタ２３０にも印加されることができる。この場合に出力モード選択信号ＯＭＳＳが第１レベルの場合、併合回路２１０は活性化してマルチプレクサ２２０及びカウンタ２３０は非活性化されることができる。従って、出力モード選択信号ＯＭＳＳが第１レベルの場合には併合された最終判定信号ＦＤＳＭが最終判定信号ＦＤＳとして提供される。また、出力モード選択信号ＯＭＳＳが第２レベルの場合、併合回路２１０は非活性化されてマルチプレクサ２２０及びカウンタ２３０は活性化することができる。従って、出力モード選択信号ＯＭＳＳが第２レベルの場合には逐次最終判定信号ＦＤＳＳが最終判定信号ＦＤＳとして提供される。即ち、出力モード選択信号ＯＭＳＳは併合回路２１０、マルチプレクサ２２０及びカウンタ２３０にも印加される場合には、リレー２４０を具備しなくても、出力モード選択信号ＯＭＳＳに伴い併合された最終判定信号ＦＤＳＭまたは、逐次最終判定信号ＦＤＳＳを図１のリレー２１に提供することができる。 
【００５６】
併合回路２１０は色々な論理ゲートで構成されることができる。
【００５７】
図８及び図９は本発明の一実施形態に係る図７の併合回路２１０の構成を示す。
【００５８】
図８を参照すると、併合回路２１０はＯＲゲート２１１で構成される。図８のＯＲゲート２１１は図３の排他的ＯＲゲート１１５と共に図１のＢＯＴ装置１０に含まれることができる。この場合に、判定信号ＤＳ１〜ＤＳ２のうち一つでもテストフェイル（ハイレベル）を示すと、併合された最終判定信号ＦＤＳＭはハイレベルになりテストフェイルを示す。
【００５９】
図９を参照すると、併合回路２１０はＡＮＤゲート２１２で構成されることができる。図９のＡＮＤゲート２１２は図４の排他的ＮＯＲゲート１１６と共に図１のＢＯＴ装置１０に含まれることができる。この場合に判定信号ＤＳ１〜ＤＳ２のうち一つでもテストフェイル（ローレベル）を示すと、併合された最終判定信号ＦＤＳＭはローレベルになりテストフェイルを示す。
【００６０】
図１０〜図１３は本発明の一実施形態に係るＢＴＯ装置の動作を示すタイミング図である。
【００６１】
図１〜１３を参照して、ＢＴＯ装置１０の動作を詳細に説明する。 
【００６２】
図１０〜図１３でテスト信号ＴＳは便宜のために単一パルス信号で示されているが、テスト信号ＴＳはパルス熱信号を含む色々なテストパターン信号が可能である。また、図１０及び図１１では、比較回路１１３が図３の排他的ＯＲゲート１１５で構成され、併合回路２１０が図８のＯＲゲート２１１で構成された場合を説明する。
【００６３】
図１０を参照すると、時間Ｔ１で第１スイッチング制御信号ＳＣＳ１と第２スイッチング制御信号ＳＣＳ２がハイレベルになり、リレー２１は信号処理ブロック１００に接続されて、リレー１１２はテスト対象デバイス３１に接続される。
【００６４】
時間Ｔ２でテスト信号ＴＳ１がバッファ１１１に印加されて複製され、時間Ｔ３に複製されたテスト信号ＤＴＳ１がテスト対象デバイス３１に印加される。ここで、第１スイッチング制御信号ＳＣＳ１はテスト信号ＴＳ１がバッファ１１１に印加されるのに十分な時間ほどハイレベルを維持し、第２スイッチング制御信号ＳＣＳ２は複製されたテスト信号ＤＴＳ１がテスト対象デバイス３１に印加されるのに十分な時間ほどハイレベルを維持する。
【００６５】
時間Ｔ４でテスト結果信号ＴＲＳ１〜ＴＲＳ４がそれぞれ信号処理ブロック１１０〜１４０に印加される。ここで、テスト結果信号ＴＲＳ１〜ＴＲＳ４は全部ハイレベルを示す。時間Ｔ５に出力モード選択信号ＯＭＳＳ１がハイレベルになり、リレー２４０は併合回路２４０の出力に接続される。時間Ｔ６に判定信号ＤＳ１〜ＤＳ４が出力選択ブロック２００に印加される。ここで、判定信号ＤＳ１〜ＤＳ２はテストパスを示すローレベルである。即ち、時間Ｔ７に判定信号ＤＳ１〜ＤＳ４が併合されて、ローレベルの併合された最終判定信号ＦＤＳ１が最終判定信号ＦＤＳとしてリレー２４０から提供される。この際、時間Ｔ５に出力モード選択信号ＯＭＳＳ１がローレベルの場合、リレー２４０がマルチプレクサ２２０の出力に接続される。即ち、時間Ｔ７に判定信号ＤＳ１〜ＤＳ４は順次に出力されて逐次最終判定信号ＦＤＳ２が最終判定信号ＦＤＳとしてリレー２４０から提供される。 
【００６６】
図１１を参照すると、時間Ｔ４にテスト結果信号ＴＲＳ２がテストフェイルを示すローレベルで、判定信号ＤＳ２がテストフェイルを示すハイレベルの場合である。即ち、時間Ｔ７にテストフェイルを示すハイレベルの併合された最終判定信号ＦＤＳ１が最終判定信号ＦＤＳとしてリレー２４０から提供される。この際、時間Ｔ５に出力モード選択信号ＯＭＳＳ１がローレベルの場合、リレー２４０がマルチプレクサ２２０の出力に接続される。従って、時間Ｔ７に判定信号ＤＳ１〜ＤＳ４は順次に出力されて逐次最終判定信号ＦＤＳ２が最終判定信号ＦＤＳとしてリレー２４０から提供される。
【００６７】
図１２及び図１３では比較回路１１３が図４の排他的ＮＯＲゲート１１６で構成され、併合回路２１０が図９のＡＮＤゲート２１２で構成された場合を説明する。
【００６８】
図１２を参照すると、時間Ｔ３でテスト結果信号ＴＲＳ１〜ＴＲＳ４は全部ハイレベルを示す。時間Ｔ５に出力モード選択信号ＯＭＳＳ１がハイレベルになり、リレー２４０は併合回路２４０の出力に接続される。ここで、判定信号ＤＳ１〜ＤＳ２はテストパスを示すハイレベルである。即ち、時間Ｔ７に判定信号ＤＳ１〜ＤＳ４が併合されてハイレベルの併合された最終判定信号ＦＤＳ１が最終判定信号ＦＤＳとしてリレー２４０から提供される。  
【００６９】
図１３を参照すると、時間Ｔ４にテスト結果信号ＴＲＳ２がテストフェイルを示すローレベルで、判定信号ＤＳ２がテストフェイルを示すローレベルの場合である。即ち、時間Ｔ７にテストフェイルを示すローレベルの併合された最終判定信号ＦＤＳ１が最終判定信号ＦＤＳとしてリレー２４０から提供される。この際、時間Ｔ５に出力モード選択信号ＯＭＳＳ１がローレベルの場合、リレー２４０がマルチプレクサ２２０の出力に接続される。即ち、時間Ｔ７に判定信号ＤＳ１〜ＤＳ４は順次に出力されて逐次最終判定信号ＦＤＳ２が最終判定信号ＦＤＳとしてリレー２４０から提供される。
【００７０】
図１４は本発明の一実施形態に係るテストシステムを示すブロック図である。
【００７１】
図１４を参照すると、テストシステム３００はテスト装置４００、ＢＴＯモジュール４５０、及び複数のテスト対象デバイス４６１〜４６４が搭載されたテストボード４６０を含み構成されることができる。ここで、テスト対象デバイス４６１〜４６４はメモリデバイスであってもよいが、これに限定されない。
【００７２】
ここでテスト装置４００はＡＴＥ（ａｕｔｏｍａｔｉｃ ｔｅｓｔ ｅｑｕｉｐｍｅｎｔ）であってもよい。テスト装置４００はＢＴＯモジュール４５０に複数のテスト信号ＴＳ１〜ＴＳ４を提供し、かつ複数のテスト信号ＴＳ１〜ＴＳ４それぞれは複数のテストパラメータそれぞれと関連する。ここで、テスト信号ＴＳ１はデータＤＱと関連したテスト信号であってもよく、テスト信号ＴＳ２はデータストロボ信号ＤＱｓと関連したテスト信号であってもよく、テスト信号ＴＳ３はコマンド／アドレスと関連したテスト信号であってもよく、テスト信号ＴＳ４はクロック信号ＣＫと関連したテスト信号であってもよい。テスト装置４００の詳細な構成と動作については図１５を参照して後述する。
【００７３】
ＢＴＯモジュール４５０は、複数のテスト信号ＴＳ１〜ＴＳ４それぞれを複製して複製されたテスト信号ＤＴＳ１〜ＤＴＳ４を、チャンネルＣＨ１〜ＣＨ４を通じてそれぞれ複数のテスト対象デバイス４６１〜４６４それぞれに提供する。ＢＴＯモジュール４５０は、複数のテスト対象デバイス４６１〜４６４から提供される複数のテスト結果信号（ＴＲＳ１１〜ＴＲＳ１４、ＴＲＳ２１〜ＴＲＳ２４、ＴＲＳ３１〜ＴＲＳ３４、ＴＲＳ４１〜ＴＲＳ４４）をチャンネルＣＨ１〜ＣＨ４を通じて受信し、複数のテスト結果信号（ＴＲＳ１１〜ＴＲＳ１４、ＴＲＳ２１〜ＴＲＳ２４、ＴＲＳ３１〜ＴＲＳ３４、ＴＲＳ４１〜ＴＲＳ４４）に基づいた複数の最終判定信号ＦＤＳ１〜ＦＤＳ４をテスト装置４００に提供する。また、ＢＴＯモジュール４５０は複数のＢＴＯユニット（５００、６００、７００、８００）を含み構成される。ＢＴＯモジュール４５０及び複数のＢＴＯユニット（５００、６００、７００、８００）の詳細な構成と動作については図１６を参照して後述する。
【００７４】
図１５は本発明の一実施形態に係る図１４のテスト装置の構成を示す。
【００７５】
図１５を参照すれば、テスト装置４００は複数の信号発生回路（４１０、４２０、４３０、４４０）を含む。 
【００７６】
信号発生回路４１０はテストパターン生成器４１１、バッファ４１２、リレー４１３及び比較回路４１４を含み構成される。テストパターン生成器４１１はテストパターン信号ＴＰＳ１を生成する。ここで、テストパターン信号ＴＰＳ１はデータＤＱと関連した信号であってもよい。バッファ４１２はテストパターン信号ＴＰＳ１をバッファリングしてテスト信号ＴＳ１を提供する。リレー４１３は第１スイッチング制御信号ＳＣＳ１が第１レベル（ハイレベル）の場合にテスト信号ＴＳ１をＢＴＯモジュール４５０に提供する。比較回路４１４は第１スイッチング制御信号ＳＣＳ１が第２レベル（ローレベル）の場合に最終判定信号ＦＤＳ１を基準レベルＲＥＦＴ１と比較して最終結果信号ＦＲＳ１を提供する。ここで最終判定信号ＦＤＳ１もデータＤＱと関連した信号であってもよい。
【００７７】
信号発生回路４２０はテストパターン生成器４２１、バッファ４２２、第１リレー４２３及び比較回路４２４を含み構成される。テストパターン生成器４２１はテストパターン信号ＴＰＳ２を生成する。ここで、テストパターン信号ＴＰＳ３はデータストロボＤＱsと関連した信号であってもよい。バッファ４２２はテストパターン信号ＴＰＳ３をバッファリングテスト信号ＴＳ２として提供する。リレー４２３は第１スイッチング制御信号ＳＣＳ１が第１レベル（ハイレベル）の場合にテスト信号ＴＳ２をＢＴＯモジュール４５０に提供する。比較回路４２４は第１スイッチング制御信号ＳＣＳ１が第２レベル（ローレベル）の場合に最終判定信号ＦＤＳ２を基準レベルＲＥＦＴ２と比較して最終結果信号ＦＲＳ２を提供する。ここで、最終判定信号ＦＤＳ２もデータストロボＤＱsと関連した信号であってもよい。
【００７８】
信号発生回路４３０はテストパターン生成器４３１、バッファ４３２、第１リレー４３３及び比較回路４３４を含み構成される。テストパターン生成器４３１はテストパターン信号ＴＰＳ３を生成する。ここで、テストパターン信号ＴＰＳ３はコマンド／アドレスと関連した信号であってもよい。バッファ４３２は、テストパターン信号ＴＰＳ３をバッファリングテスト信号ＴＳ３として提供する。リレー４３３は、第１スイッチング制御信号ＳＣＳ１が第１レベル（ハイレベル）の場合にテスト信号ＴＳ３をＢＴＯモジュール４５０に提供する。比較回路４３４は、第１スイッチング制御信号ＳＣＳ１が第２レベル（ローレベル）の場合に最終判定信号ＦＤＳ３を基準レベルＲＥＦＴ３と比較して最終結果信号ＦＲＳ３を提供する。ここで、最終判定信号ＦＤＳ３もコマンド／アドレスと関連した信号であってもよい。 
【００７９】
信号発生回路４４０はテストパターン生成器４４１、バッファ４４２、第１リレー４４３及び比較回路４４４を含み構成される。テストパターン生成器４４１はテストパターン信号ＴＰＳ４を生成する。ここで、テストパターン信号ＴＰＳ４はクロック信号ＣＫと関連した信号であってもよい。バッファ４４２はテストパターン信号ＴＰＳ４をバッファリングテスト信号ＴＳ４として提供する。リレー４４３は、第１スイッチング制御信号ＳＣＳ１が第１レベル（ハイレベル）の場合にテスト信号ＴＳ４をＢＴＯモジュール４５０に提供する。比較回路４４４は、第１スイッチング制御信号ＳＣＳ１が第２レベル（ローレベル）の場合に最終判定信号ＦＤＳ４を基準レベルＲＥＦＴ４と比較して最終結果信号ＦＲＳ４を提供する。ここで、最終判定信号ＦＤＳ４もクロック信号ＣＫと関連した信号であってもよい。
【００８０】
図１６は図１４のＢＴＯモジュール４５０の構成を示す。
【００８１】
図１６を参照すれば、ＢＴＯモジュール４５０は複数のＢＴＯユニット（５００、６００、７００、８００）を含む。
【００８２】
ＢＴＯユニット５００は第２リレー５１１を含む信号制御ブロック５１０、信号処理ブロック５２０及び出力選択ブロック５３０を含むことができる。信号処理ブロック５２０はテスト信号ＴＳ１を複製して複製された複数のテスト信号ＤＴＳ１それぞれをテスト対象デバイス４６１〜４６４それぞれに提供する。また、信号処理ブロック５２０はテスト対象デバイス４６１から提供されるテスト結果信号ＴＲＳ１１、ＴＲＳ１２、ＴＲＳ１３、ＴＲＳ１４を受信し、受信されたテスト結果信号ＴＲＳ１１、ＴＲＳ１２、ＴＲＳ１３、ＴＲＳ１４に基づいた複数の判定信号ＤＳ１１、ＤＳ１２、ＤＳ１３、ＤＳ１４を提供する。出力選択ブロック５３０は複数の判定信号（ＤＳ１１〜ＤＳ１４、ＤＳ２１〜ＤＳ２４、ＤＳ３１〜ＤＳ３４、ＤＳ４１〜ＤＳ４４）のうち一つのテストパラメータ（例えばデータＤＱ）と関連した判定信号（ＤＳ１１、ＤＳ２１、ＤＳ３１、ＤＳ４１）を併合するか、または順次に最終判定信号ＦＤＳ１として提供する。信号制御ブロック５１０は、第２スイッチング制御信号ＳＣＳ２に応答してテスト信号ＴＳ１を信号を信号処理ブロック５２０に提供するか、または最終判定信号ＦＤＳ１を図１５の比較回路４１４に提供する。第２スイッチング制御信号ＳＣＳ２が第１レベル（ハイレベル）の場合はテスト信号ＴＳ１が信号処理ブロック５２０に提供され、第２スイッチング制御信号ＳＣＳ２が第２レベル（ローレベル）の場合は最終判定信号ＦＤＳ１が図１５の比較回路４１４に提供される。
【００８３】
ＢＴＯユニット６００は第２リレー６１１を含む信号制御ブロック６１０、信号処理ブロック６２０及び出力選択ブロック６３０を含むことができる。信号処理ブロック６２０はテスト信号ＴＳ２を複製して複製された複数のテスト信号ＤＴＳ２それぞれをテスト対象デバイス４６１〜４６４それぞれに提供する。また、信号処理ブロック６２０はテスト対象デバイス４６２から提供されるテスト結果信号（ＴＲＳ２１、ＴＲＳ２２、ＴＲＳ２３、ＴＲＳ２４）を受信し、受信されたテスト結果信号（ＴＲＳ２１、ＴＲＳ２２、ＴＲＳ２３、ＴＲＳ２４）に基づいた複数の判定信号ＤＳ２１、ＤＳ２２、ＤＳ２３、ＤＳ２４を提供する。出力選択ブロック６３０は、複数の判定信号（ＤＳ１１〜ＤＳ１４、ＤＳ２１〜ＤＳ２４、ＤＳ３１〜ＤＳ３４、ＤＳ４１〜ＤＳ４４）のうち一つのテストパラメータ（例えばデータストロボＤＱs）と関連した判定信号（ＤＳ１２、ＤＳ２２、ＤＳ３２、ＤＳ４２）を併合するか、または順次に最終判定信号ＦＤＳ２として提供する。信号制御ブロック６１０は、第２スイッチング制御信号ＳＣＳ２に応答してテスト信号ＴＳ２を信号処理ブロック６２０に提供するか、または最終判定信号ＦＤＳ２を図１５の比較回路４２４に提供する。第２スイッチング制御信号ＳＣＳ２が第１レベル（ハイレベル）の場合はテスト信号ＴＳ２が信号処理ブロック６２０に提供され、第２スイッチング制御信号ＳＣＳ２が第２レベル（ローレベル）の場合は最終判定信号ＦＤＳ２が図１５の比較回路４２４に提供される。 
【００８４】
ＢＴＯユニット７００は第２リレー７１１を含む信号制御ブロック７１、信号処理ブロック７２０及び出力選択ブロック７３０を含むことができる。信号処理ブロック７２０はテスト信号ＴＳ３を複製して複製された複数のテスト信号ＤＴＳ３それぞれをテスト対象デバイス４６１〜４６４それぞれに提供する。また、信号処理ブロック７２０はテスト対象デバイス４６３から提供されるテスト結果信号ＴＲＳ３１、ＴＲＳ３２、ＴＲＳ３３、ＴＲＳ３４を受信し、受信されたテスト結果信号（ＴＲＳ３１、ＴＲＳ３２、ＴＲＳ３３、ＴＲＳ３４）に基づいた複数の判定信号（ＤＳ３１、ＤＳ３２、ＤＳ３３、ＤＳ３４）を提供する。出力選択ブロック７３０は複数の判定信号（ＤＳ１１〜ＤＳ１４、ＤＳ２１〜ＤＳ２４、ＤＳ３１〜ＤＳ３４、ＤＳ４１〜ＤＳ４４）のうち一つのテストパラメータ（例えばコマンド／アドレス）と関連した判定信号（ＤＳ１３、ＤＳ２３、ＤＳ３３、ＤＳ４３）を併合するか、または順次に最終判定信号ＦＤＳ３として提供する。信号制御ブロック７１０は、第２スイッチング制御信号ＳＣＳ２に応答してテスト信号ＴＳ３を信号処理ブロック７２０に提供するか、または最終判定信号ＦＤＳ３を図１５の比較回路４３４に提供する。第２スイッチング制御信号ＳＣＳ２が第１レベル（ハイレベル）の場合は、テスト信号ＴＳ３が信号処理ブロック７２０に提供され、第２スイッチング制御信号ＳＣＳ２が第２レベル（ローレベル）の場合は最終判定信号ＦＤＳ３が図１５の比較回路４３４に提供される。
【００８５】
ＢＴＯユニット８００は第２リレー８１１を含む信号制御ブロック８１０、信号処理ブロック８２０及び出力選択ブロック８３０を含むことができる。信号処理ブロック８２０はテスト信号ＴＳ４を複製して複製された複数のテスト信号ＤＴＳ４それぞれをテスト対象デバイス４６１〜４６４それぞれに提供する。また、信号処理ブロック８２０はテスト対象デバイス４６４から提供されるテスト結果信号ＴＲＳ４１、ＴＲＳ４２、ＴＲＳ４３、ＴＲＳ４４を受信し、受信されたテスト結果信号ＴＲＳ４１、ＴＲＳ４２、ＴＲＳ４３、ＴＲＳ４４に基づいた複数の判定信号ＤＳ４１、ＤＳ４２、ＤＳ４３、ＤＳ４４を提供する。出力選択ブロック８３０は複数の判定信号（ＤＳ１１〜ＤＳ１４、ＤＳ２１〜ＤＳ２４、ＤＳ３１〜ＤＳ３４、ＤＳ４１〜ＤＳ４４）のうち一つのテストパラメート（例えばクロック信号ＣＫ)と関連した判定信号（ＤＳ１４、ＤＳ２４、ＤＳ３４、ＤＳ４４）を併合するか、または順次に最終判定信号ＦＤＳ４として提供する。信号制御ブロック８１０は第２スイッチング制御信号ＳＣＳ２に応答してテスト信号ＴＳ４を信号処理ブロック８２０に提供するか、または最終判定信号ＦＤＳ４を図１５の比較回路４４４に提供する。第２スイッチング制御信号ＳＣＳ２が第１レベル（ハイレベル）の場合はテスト信号ＴＳ４が信号処理ブロック８３０に提供され、第２スイッチング制御信号ＳＣＳ２が第２レベル（ローレベル）の場合は最終判定信号ＦＤＳ４が図１５の比較回路４４４に提供される。  
【００８６】
図１７は図１５のＢＴＯユニット５００に含まれる信号処理ブロック５２０の構成を示す。
【００８７】
図１７を参照すれば、信号処理ブロック５２０は複数の信号処理部（５５０、５６０、５７０、５８０）を含む。図１７では信号処理部５５０の構成だけを詳細に示し、信号処理部（５６０、５７０、５８０、５９０）の構成は省略する。
【００８８】
信号処理部５５０はバッファ５５１、リレー５５２、比較回路５５３及びレジスタ５５４を含む。バッファ５５１はテスト信号ＴＳ１をバッファリング（または、複製）して複製されたテスト信号ＤＴＳ１を提供する。
【００８９】
バッファ５５１は第１電源電圧ＶＩＨと第２電源電圧ＶＩＬを印加され動作し、第１電源電圧ＶＩＨは第２電源電圧ＶＩＬよりレベルが高い。第１電源電圧ＶＩＨと第２電源電圧ＶＩＬの電圧レベルは外部で設定可能であるため、複製されたテスト信号ＤＴＳ１の電圧レベルを第１電源電圧ＶＩＨと第２電源電圧ＶＩＬで調節することができる。即ち、テスト信号ＴＳ１の電圧レベルが適合でない場合、第１電源電圧ＶＩＨと第２電源電圧ＶＩＬを調節して複製されたテスト信号ＤＴＳ１の電圧レベルを程よく調節することができる。リレー５５２は第３スイッチング制御信号ＳＣＳ３が第１レベル（例えばハイレベル）の場合、複製されたテスト信号ＤＴＳ１をテスト対象デバイス４６１に提供する。 
【００９０】
比較回路５５３は第３スイッチング制御信号ＳＣＳ３が第２レベル（例えばローレベル）の場合、テスト結果信号ＴＲＳ１１を基準レベルＲＥＦ１と比較し、その比較結果を示す判定信号ＤＳ１１をレジスタ５５４に提供する。比較回路５５３は第３電源電圧ＶＯＨと第４電源電圧ＶＯＬを印加され動作して、第３電源電圧ＶＯＨは第4電源電圧ＶＯＬよりレベルが高い。第３電源電圧ＶＯＨと第４電源電圧ＶＯＬのレベルは外部で設定可能であるため、判定信号ＤＳ１１の電圧レベルを３電源電圧ＶＯＨと第４電源電圧ＶＯＬで調節することができる。即ち、判定信号ＤＳ１１の電圧レベルが適合でない場合、電源電圧ＶＯＨと第４電源電圧ＶＯＬで調節して判定信号ＤＳ１１の電圧レベルを程よく調節することができる。
【００９１】
レジスタ５５４は判定信号ＤＳ１１を保存していてレジスタ制御信号ＲＣＳの制御にしたがって保存された判定信号ＤＳ１１を図１６の出力選択ブロック５３０に提供する。 
【００９２】
図１７では信号処理部５５０の構成と動作について説明したが、残りの信号処理部（５６０、５７０、５８０）の構成と動作も信号処理部５５０の構成と動作と殆ど同一なので、これについての詳細な説明は省略する。信号処理部５６０は、テスト対象デバイス４６１から提供されるテスト結果信号ＴＲＳ１２を受信して、信号処理部５５０と殆ど同じ動作を遂行して判定信号ＤＳ１２を出力選択ブロック５３０に提供する。ここで、テスト結果信号ＴＲＳ１２は、信号処理ブロック６２０から提供された複製されたテスト信号ＤＴＳ２がテスト対象デバイス４６１に提供されてその結果を示す信号である。信号処理部５７０は、テスト対象デバイス４６１から提供されるテスト結果信号ＴＲＳ１３を受信して、信号処理部１１０と殆ど同じ動作を遂行して判定信号ＤＳ１３を出力選択ブロック５３０に提供する。ここで、テスト結果信号ＴＲＳ１３は、信号処理ブロック７２０から提供された複製されたテスト信号ＤＴＳ３がテスト対象デバイス４６１に提供されてその結果を示す信号である。信号処理部５８０は、テスト対象デバイス４６１から提供されるテスト結果信号ＴＲＳ１４を受信して、信号処理部５５０と殆ど同じ動作を遂行して判定信号ＤＳ１４を出力選択ブロック５３０に提供する。ここで、テスト結果信号ＴＲＳ１４は、信号処理ブロック８２０から提供された複製されたテスト信号ＤＴＳ３がテスト対象デバイス４６１に提供されてその結果を示す信号である。 
【００９３】
信号処理部５２０は一つのテストパラメータ（例えばデータＤＱ）に対するテスト信号ＴＳを複数個複製して、複製されたテスト信号ＤＴＳ１を相異なるテスト対象デバイス４６１〜４６４に提供する。また、信号処理部５２０は一つのテスト対象デバイス４６１から相異なるテストパラメータに対するテスト結果信号ＴＲＳ１〜ＴＲＳ４を受信してテスト結果信号ＴＲＳ１〜ＴＲＳ４のパス／フェイル可否を判断して相異なるテストパラメータに対する判定信号ＤＳ１１〜ＤＳ１４を提供する。図１６の選択ブロック（５３０、６３０、７３０、８３０）は、それぞれ同じテストパラメータに対する相異なるテスト対象デバイスの判定信号を併合するか、または順次に最終判定信号として提供する。
【００９４】
図１４のＢＴＯモジュール４５０はテスト装置４００とテストボード４６０の間でインターフェイスとして動作する。このようなＢＴＯモジュール４５０はテスト装置４００に搭載されてもよく、また、テストボード４６０に搭載されてもよい。
【産業上の利用可能性】
【００９５】
本発明によると、限定されたテスト信号を複製して複製された複数のテスト信号をテスト対象デバイスに印加し、テスト対象デバイスからのテスト結果信号に対して同時にパス／フェイル判定することができ、かつ、最終テスト完了後に、最終判定信号だけをテスト装置に伝送するので、テスト対象デバイスの数が増加してもテスト時間を減少させることができる。また、本発明によるＢＴＯ装置は既存のテスト装置と既存のテストボードの間でインターフェイスとして動作するので、高価なテスト装置をそのまま使うことができるため、テスト装置に対する費用を増加させず性能向上及び同時測定可能なテストデバイスの数を増加させることができる。即ち、メモリ装置のテスト分野に幅広く適用されることができる。
【００９６】
前記本発明の望ましい実施形態を参照して説明したが、該当技術分野で通常の知識を持った者であるなら、下記の特許請求範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させることができるとのことを理解することができる。
【符号の説明】
【００９７】
１０  ＢＴＯ（ＢＯＴ； ｂｕｉｌｔ−ｏｆｆ ｔｅｓｔ）装置
２０  信号制御ブロック
２１  リレー
３１〜３４  テスト対象デバイス（ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ；ＤＵＴ）
１００  信号処理ブロック
２００  出力選択ブロック
【図１】
2011107132.tif 000003
【図２】
2011107132.tif 000004
【図３】
2011107132.tif 000005
【図４】
2011107132.tif 000006
【図５】
2011107132.tif 000007
【図６】
2011107132.tif 000008
【図７】
2011107132.tif 000009
【図８】
2011107132.tif 000010
【図９】
2011107132.tif 000011
【図１０】
2011107132.tif 000012
【図１１】
2011107132.tif 000013
【図１２】
2011107132.tif 000014
【図１３】
2011107132.tif 000015
【図１４】
2011107132.tif 000016
【図１５】
2011107132.tif 000017
【図１６】
2011107132.tif 000018
【図１７】
2011107132.tif 000019