(57)【要約】【課題】  半導体装置において、欠陥を減少させ、静電気放電に対する保護能力を高める。【解決手段】  上面１２Ａおよび上面１２Ａに配置された複数のバンプ３０を備えた基板１であって、バンプ３０の各々が、上面１２Ａに対して実質的に平行な頂面３２および頂面３２と上面１２Ａとの間の複数の壁面３４を有するものである基板１２、および基板１２上に配置されたエピタキシャル層であって、基板１２の上面１２Ａおよびバンプ３０の壁面３４に実質的に同じ結晶方位を有するエピタキシャル層を備える。また、別の態様において、エピタキシャル層は、基板１２上に配置され、実質的に単一の結晶方位を有し、実質的に空隙なく、基板１２の上面１２Ａおよびバンプ３０の壁面３４を被覆するものであってよい。【選択図】図３
2011211145.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置において、
上面および該上面に配置された複数のバンプを備えた基板であって、前記バンプの各々が、前記上面に対して実質的に平行な頂面および該頂面と前記上面との間の複数の壁面を有するものである基板、および
前記基板上に配置されたエピタキシャル層であって、該基板の上面および前記バンプの壁面に実質的に同じ結晶方位を有するエピタキシャル層、
を備えた半導体装置。
【請求項２】
半導体装置において、
上面および該上面に配置された複数のバンプを備えた基板であって、前記バンプの各々が、前記上面に対して実質的に平行な頂面および該頂面と前記上面との間の複数の壁面を有するものである基板、および
前記基板上に配置されたエピタキシャル層であって、実質的に単一の結晶方位を有し、実質的に空隙なく、前記基板の上面および前記バンプの壁面を被覆するエピタキシャル層、
を備えた半導体装置。
【請求項３】
前記バンプの各々が、前記頂面と前記壁面との間に挟まれた複数の傾斜面を含み、該傾斜面の各々が前記壁面の内の２つの間にあり、前記エピタキシャル層が、前記バンプの壁面と傾斜面に同じ結晶方位を有することを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記傾斜面および前記壁面が異なる傾斜角を有することを特徴とする請求項３記載の半導体装置。
【請求項５】
前記傾斜面が前記壁面に接触し、前記傾斜面と前記壁面との間の傾斜角が９０度および１８０度の間であることを特徴とする請求項３記載の半導体装置。
【請求項６】
前記壁面が弧状であることを特徴とする請求項３記載の半導体装置。
【請求項７】
前記バンプの壁面上の前記エピタキシャル層の回折画像が、前記基板の回折画像と一致することを特徴とする請求項１または２記載の半導体装置。
【請求項８】
前記頂面がＣ面であることを特徴とする請求項１または２記載の半導体装置。
【請求項９】
前記バンプが前記上面に周期的に配列されていることを特徴とする請求項１または２記載の半導体装置。
【請求項１０】
前記バンプが、複数の奇数列と複数の偶数列で配列され、該偶数列のバンプの各々が、該奇数列のバンプの隣接する対の間にある間隔で配列されていることを特徴とする請求項１または２記載の半導体装置。
【請求項１１】
前記バンプの高さが０．５および５マイクロメートルの間であることを特徴とする請求項１または２記載の半導体装置。
【請求項１２】
隣接する２つの前記バンプの間の間隔が０．５および１０マイクロメートルの間であることを特徴とする請求項１または２記載の半導体装置。
【請求項１３】
前記バンプの幅が０．５および５マイクロメートルの間であることを特徴とする請求項１または２記載の半導体装置。
【請求項１４】
前記エピタキシャル層上に配置された発光構造をさらに備えることを特徴とする請求項１または２記載の半導体装置。
【請求項１５】
前記バンプが、前記発光構造からの光を散乱および／または分散させるように構成されていることを特徴とする請求項１４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より詳しくは、欠陥密度を減少させ、静電気放電（ＥＳＤ）に対する保護能力を高めるように、パターンニングされた基板のバンプ（複数の結晶方位を有する）上に実質的に単一の結晶方位を有するエピタキシャル層を備えた半導体装置に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）などの半導体装置が、信号機、車両の電子機器、ＬＣＤバックライト、および全般照明に広く使用されてきた。発光ダイオードにおいて、ｎ型半導体層、発光領域およびｐ型半導体層が基板上に成長せしめられて重層構造を形成し、電極がｐ型半導体層とｎ型半導体層の上に形成されている。光は、半導体層を通って発光領域に注入された電子と正孔の再結合により発せられ、次いで、その光は、ｐ型半導体層上の光透過電極を通して、または基板から放出される。可視光発光ダイオードの調製に使用される材料としては、緑色、黄色、オレンジまたは赤色の発光ダイオードに関するＡｌＧａＩｎＰ、青色または紫外光発光ダイオードに関するＧａＮなどのＩＩＩ−Ｖ化合物が挙げられ、ＧａＮ発光ダイオードはサファイア基板上に形成される。しかしながら、従来の発光ダイオードにおいて、サファイア基板とこのサファイア基板上に形成された窒化ガリウム層との間の格子不整合は比較的程度が大きく、活性層の転位密度の減少において躍進を遂げるのは難しい。
【０００３】
特許文献１には、外部量子効率の高い発光装置が開示されている。発光装置において高い外部量子効率を安定に確保するために、基板の表面部分に発光領域において発せられた光を散乱または分散させるために、少なくとも１つの凹部および／または突出部分が形成される。この凹部および／または突出部分は、結晶欠陥が半導体層に生じるのを防ぐ形状を有する。
【０００４】
特許文献２には、パターンニングされた表面を有する基板であって、かつ複数の間隔の置かれたキャビティが形成された基板と、その基板のパターンニングされた表面上に形成されたエピタキシャル層であって、この基板のパターンニングされた表面と接触した別のパターンニングされた表面を有し、かつこのエピタキシャル層のパターンニングされた表面から突出し、前記キャビティ内にそれぞれ受け入れられる複数の凸部が形成されたエピタキシャル層とを備えた発光装置が開示されている。凸部の各々は、形状が多角形であり、複数の頂点を画成する。各凸部の頂点は、凸部の各々と、キャビティのそれぞれの１つのキャビティ画成壁との間に複数の閉じた細孔を形成するように、キャビティのそれぞれの１つのキャビティ画成壁と接触する。
【０００５】
特許文献３には、表面と複数の円柱状光学結晶を有する基板、第１の種類のドーピング半導体層、第１の電極、発光層、第２の種類のドーピング半導体層、および第２の電極を備えた発光ダイオード構造が開示されている。この第１の種類のドーピング半導体層は基板上に形成されて、複数の光学結晶を被覆する。発光層、第２の種類のドーピング半導体層および第２の電極は、順々に、第１の種類のドーピング半導体層の一部分に形成される。第１の電極は、発光層に被覆されずに、第１の種類のドーピング半導体層の他の部分に形成される。光学結晶を備えたこの基板は、第１の種類のドーピング半導体層のエピタキシャル品質を改善し、発光ダイオード構造の発光効率を著しく向上させるように、発光ダイオード構造から垂直に発せられる光のエネルギーを増加させることができる。
【０００６】
ウゥー(Wuu)等は、４１０ｎｍ辺りにピーク発光波長を有する近紫外窒化物系発光ダイオード（ＬＥＤ）を開示している（非特許文献１）。パターンニングされたサファイア基板（ＰＳＳ）ＬＥＤの電界発光強度は、従来のＬＥＤの強度よりも６３％大きいことが分かった。２０ｍＡの順電流で動作する典型的なランプ形状のＰＳＳ  ＬＥＤについて、出力と外部量子効率は、それぞれ、１０．４ｍＷおよび１４．１％であると予測された。光強度の改善は、貫通転位の減少およびＰＳＳを用いた水平方向の光取り出し効率の増加によるものであろう。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】台湾国特許第５６１６３２号明細書
【特許文献２】台湾国特許第２３６７７３号明細書
【特許文献３】台湾国特許第２５３７７１号明細書
【非特許文献】
【０００８】
【非特許文献１】"Enhanced Output Power of Near-Ultraviolet InGaN-GaN LEDs Grown on Patterned Sapphire Substrates," IEEE PHOTONICS TECHNOLOGY LETTERS, VOL. 17, NO. 2, FEBRUARY 2005
【発明の概要】
【課題を解決するための手段】
【０００９】
本発明の態様の１つは、欠陥を減少させ、静電気放電に対する保護能力を高めるための、パターンニングされた基板上に実質的に単一の結晶方位を有するエピタキシャル層を備えた電子装置または発光装置などの半導体装置を提供する。
【００１０】
本発明のこの態様による半導体装置は、基板、およびこの基板上に配置されたエピタキシャル層を備えている。本発明の実施の形態の１つにおいて、基板は、上面と、この上面に配置された複数のバンプとを備え、これらバンプの各々は、上面に対して実質的に平行な頂面と、上面と頂面との間の複数の壁面とを有する。本発明の実施の形態の１つにおいて、エピタキシャル層は、欠陥密度を減少させ、静電気放電に対する保護能力を高めるために、基板の上面およびバンプの壁面に同じ結晶方位を有する。
【００１１】
本発明の別の態様は、基板と、この基板上に配置されたエピタキシャル層を備えた半導体装置を提供する。本発明の実施の形態の１つにおいて、基板は、上面と、この上面に配置された複数のバンプとを備え、これらバンプの各々は、上面に対して実質的に平行な頂面と、上面と頂面との間の複数の壁面とを有する。本発明の実施の形態の１つにおいて、エピタキシャル層は、実質的に単一の結晶方位を有し、欠陥密度を減少させ、静電気放電に対する保護能力を高めるために、基板の上面およびバンプの壁面を被覆する。
【００１２】
前述のものは、以下の本発明の詳細な説明がよりよく理解されるように、本発明の特徴および技術的利点をむしろ広く要点をまとめて述べたものである。本発明の追加の特徴および利点は、以下に記載されており、本発明の特許請求の範囲の主題を形成する。開示された概念および特定の実施の形態は、本発明の同じ目的を実施するための他の構造またはプロセスを改変または設計するための根拠として容易に利用してよいことが当業者には等界されるであろう。そのような同等の構成は、添付の特許請求の範囲に述べられた本発明の精神および範囲から逸脱しないことが当業者に理解されるであろう。
【００１３】
本発明の目的および利点は、以下の説明を読み、添付の図面を参照した際に明らかになるであろう。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施の形態による半導体装置の平面図
【図２】図１の線１−１に沿った断面図
【図３】本発明の第１の実施の形態による基板の平面図
【図４】本発明の第１の実施の形態による基板の走査型電子顕微鏡画像
【図５】図５Ａは本発明の実施の形態の１つによる半導体装置の透過型電子顕微鏡画像；図５Ｂは図５Ａの観察区域を示す概略図；図５Ｃ〜５Ｆは本発明の実施の形態の１つによる半導体装置のある領域でのナノビーム回折画像
【図６】図６Ａは本発明の比較の実施の形態の１つによる半導体装置の透過型電子顕微鏡画像；図６Ｂ〜６Ｅは本発明の比較の実施の形態の１つによる半導体装置のナノビーム回折画像
【図７】従来技術で製造されたエピタキシャル層の表面形状の画像
【図８】従来技術で製造されたエピタキシャル層の表面形状の画像
【図９】本発明で製造されたエピタキシャル層の表面形状の画像
【図１０】本発明で製造されたエピタキシャル層の表面形状の画像
【発明を実施するための形態】
【００１５】
従来技術の問題を解決して発光効率を高めるべく、本願発明者は、パターンニングされたサファイヤ基板を発光ダイオードのエピタキシャル基板として用いて、発光構造により発生した光束をパターンニングされたサファイヤ基板のバンプの最上面、斜面および壁面にて異なる角度で反射／回折させることで、発光構造により発生した光束がこの半導体発光装置の内部で繰り返して反射することを大幅に低減し、よってこの光束がその発光構造自身により吸収されて減衰し消滅するのを回避して、光取り出し効率を高めた、発明名称「SEMICONDUCTOR LIGHT-EMITTING DEVICE」（米国特許出願第１２／３２７３６７号明細書参照）を開示している。その全文を引用する方式で本文中に組み入れる。
【００１６】
しかしながら、パターンニングされたサファイヤ基板のバンプの最上面、斜面および壁面の結晶方位（orientation）は異なるとともにエピタキシャル成長に供されることにより、異なる結晶方位で成長した結晶粒子は接触して膜層を形成するに際して、結晶方位が異なることから、空洞状の欠陥（図１６に示す）が形成されてしまうことを回避できない。したがって、後続のエピタキシャル成長による発光構造内部にも空洞状の欠陥（図１７に示す）が形成されてしまい、つまりは発光構造内部の欠陥密度が増加することで半導体装置における静電気放電（ＥＳＤ）に対する保護能力も低下してしまう。このパターンニングされた基板（複数の結晶方位を有する）にて派生的に欠陥密度が増加してしまう問題を解決すべく、本願発明者はエピタキシャル成長工程の前に、パターンニングされた基板上に予め熱処理工程を施しておき、後続のエピタキシャル成長工程では特定面方向のみエピタキシャル層を成長させ、その他の面方向ではエピタキシャル層を成長させないようにした。このようにエピタキシャル層は結晶方位が実質的に単一方向となり、結晶成長方向が異なる結晶粒子が欠陥を形成する問題を解決している。詳細は下記のとおりである。
【００１７】
図１は、本発明の第１の実施の形態による半導体装置１０の平面図であり、図２は、図１の線１−１に沿った断面図である。本発明の実施の形態の１つにおいて、半導体装置１０は、複数のバンプ３０を有する基板１２、基板１２上に配置されたバッファ層１３、バッファ層１３上に配置されたｎ型半導体層１４、ｎ型半導体層１４上に配置された発光構造１６、発光構造１６上に配置されたｐ型半導体層１８、ｐ型半導体層１８上に配置された接触層２０、接触層２０上に配置された透明導電層２２、ｎ型半導体層１４上に配置された第１の電極２４、および透明導電層２２上に配置された第２の電極２６を備えている。
【００１８】
図３は、本発明の第１の実施の形態による基板１２の平面図であり、図４は、本発明の第１の実施の形態による基板１２の走査型電子顕微鏡画像である。本発明の実施の形態の１つにおいて、基板１２は上面１２Ａを有し、この上面１２Ａ上にはバンプ３０が周期的に配置されている。本発明の実施の形態の１つにおいて、バンプ３０は、複数の奇数列と複数の偶数列に配列され、偶数列のバンプ３０の各々は、奇数列のバンプ３０の隣接する対の間に、ある間隔で配列されている。本発明の実施の形態の１つにおいて、バンプ３０の高さは０．５および５マイクロメートルの間であり、隣接する２つのバンプ３０の間の間隔は０．５および１０マイクロメートルの間であり、バンプ３０の幅は０．５および５マイクロメートルの間である。
【００１９】
本発明の実施の形態の１つにおいて、各バンプ３０は、頂面３２、３つの壁面３４、および頂面３２と壁面３４との間に挟まれた３つの傾斜面３６を有し、傾斜面３６の各々は、壁面３４の内の２つの間にある。バンプ３０の壁面３４および傾斜面３６は異なる傾斜角を有する。傾斜角とは、上面１２Ａと壁面３４（または傾斜面３６）との間の角度である。壁面３４および傾斜面３６は連結されており、傾斜面３６と壁面３４との間の傾斜角は９０および１８０度の間である。その上、バンプ３０は、３つの角を持つベース面３８を有し、これらの角の接続は弧状であり、すなわち、壁面３４は弧状である。
【００２０】
図５Ａは、透過型電子顕微鏡（ＴＥＭ）画像であり、図５Ｂは、図５Ａの観察区域を示す概略図であり、図５Ｃから５Ｆは、本発明の実施の形態の１つによる半導体装置１０の異なる領域でのナノビーム回折（ＮＢＤ）画像である。本発明の実施の形態の１つにおいて、基板はサファイア基板であり、ｎ型エピタキシャル層１４は窒化ガリウム（ＧａＮ）層であり、熱処理プロセスが、壁面３４が結晶成長に実質的に適さないように、バッファ層１３をエピタキシャルプロセスにより成長させる前に所定の温度で実施される。本発明の実施の形態の１つにおいて、熱処理プロセスは、約２００トールで３分間に亘り１０３０℃および１０５０℃の間で行われることが好ましく、必要に応じて、結晶成長に適した表面を形成するように、上面１２Ａおよび頂面３２上のダングリング・ボンドを除去するのに対し、バンプ３０の壁面３４は、そのダングリング・ボンドによりまだ占められており、結晶成長に適していない。添付の特許請求の範囲に定義されるように本発明の精神および範囲から逸脱せずに、表面条件を変えるための種の添加または熱処理プロセスの温度、圧力および期間の様々な変更を行うことができるのが理解されよう。
【００２１】
その結果、エピタキシャル層１３は、基板１２の上面１２Ａおよび頂面３２から成長し、次いで、バンプ３０の壁面まで延在し、よって、エピタキシャル層１３は、図５Ｄおよび５Ｅに示すように、基板１２の上面１２Ａとバンプ３０の壁面３４に実質的に同じ結晶方位を有する。本発明の実施の形態の１つにおいて、エピタキシャル層１３は、エピタキシャル層１３の内側に空隙が実質的に埋め込まれずに、基板１２の上面１２Ａとバンプ３０の壁面３４を実質的に被覆する。特に、バンプ３０の壁面３４上のエピタキシャル層１３の回折画像は、図５Ｆに示すように、基板１２の回折画像と一致する。その結果、エピタキシャル層１３とその上の層の欠陥密度を減少させることができ、半導体装置１０は、減少した欠陥密度のために静電気放電に対する保護能力が向上している。
【００２２】
図６Ａは、透過型電子顕微鏡画像であり、図６Ｂから６Ｅは、本発明の比較の実施の形態の１つによる、バッファ層１３を成長させる前に１０５０℃より高い温度で熱処理プロセスにより形成した半導体装置のナノビーム回折画像である。この熱処理プロセスにより、基板１２の上面１２Ａとバンプ３０の壁面３４と頂面３２が結晶成長に適するように、これらの面のダングリング・ボンドを除去し、エピタキシャル層１３は、基板１２の上面１２Ａおよびバンプ３０の壁面３４のいずれからも成長できる。その結果、エピタキシャル層１３は、図６Ｃおよび６Ｄに示されるように、基板１２の上面１２Ａとバンプ３０の壁面３４上に異なる結晶方位を有し、基板１２上に調製されたエピタキシャル層は、壁面と上面との間の界面に欠陥を本質的に有する。特に、バンプの壁面上のエピタキシャル層の回折画像は、図６Ｅに示されるように、基板の回折画像とは一致しない。その結果、バッファ層の上の層において欠陥密度が増加し、半導体装置は、増加した欠陥密度のために静電気放電に対する保護能力が不十分である。
【００２３】
本発明の実施の形態の１つにおいて、基板１２は、サファイア、シリコン、または炭化ケイ素などの透明絶縁材料を含み；バッファ層１３、ｎ型半導体層１４、発光構造１６およびｐ型半導体層１８は、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮ、ＧａＰ、およびＧａＡｓＰからなる群より選択されるＩＩＩ−Ｖ材料を含んでよく；接触層２０は、ＡｌＧａＮ、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮ、ＧａＰ、またはＧａＡｓＰなどのＩＩＩ−Ｖ材料を含み；透明導電層２２は、酸化インジウム、酸化スズまたは酸化インジウムスズを含み；発光構造１６は、ｎ型半導体層１４上のｐクラッド層とｎクラッド層との間に挟まれた量子井戸または多重量子井戸を含んでよい。その上、ｎ型半導体層１４、発光構造１６およびｐ型半導体層１８は、ＺｎＣｄＳｅ、ＺｎＭｇＳｅ、ＺｎＢａＳｅ、ＺｎＢｅＳｅ、ＺｎＣａＳｅ、ＺｎＳｒＳｅ、ＺｎＣｄＳＳｅ、ＺｎＭｇＳＳｅ、ＺｎＣｄＴｅ、ＺｎＭｇＴｅ、ＺｎＢａＴｅ、ＺｎＢｅＴｅ、ＺｎＣａＴｅ、ＺｎＳｒＴｅ、ＺｎＣｄＳＴｅおよびＺｎＭｇＳＴｅからなる群より選択されるＩＩ−ＶＩ材料を含んでもよい。特に、このエピタキシャル装置は、基板１２上にこれらの層を調製するのに使用できる。
【００２４】
本発明の実施の形態の１つにおいて、頂面３２は、基板１２の上面１２Ａに対して実質的に平行なＣ面（０，０，１）である。バンプ３０の調製は、基板の一部分を被覆する複数のパターンを有するマスクを形成し、エッチングプロセスを行って、マスクにより被覆されていない基板の一部分を除去して、パターンの下にバンプ３０を形成する各工程を含んでよい。本発明の実施の形態の１つにおいて、このエッチングプロセスは、リン酸を含むエッチング液を用いたウェットエッチングプロセスである。
【００２５】
図７および図８は従来技術で製造されたエピタキシャル層の表面形状の画像である。従来技術では図４の基板を用いて、エピタキシャル成長工程を行ってバッファ層１３を成長させる前に、壁面３４が実質的にエピタキシャル成長に適さなくするために予め所定温度で熱処理工程を施すことをしていないため、Ｃ面（０，０，１）にエピタキシャル層が成長する以外に、例えば図７に示すバッファ層１３の表面形状の画像のように、その他の面方向でもエピタキシャル層が成長してしまう。従来技術ではエピタキシャル製造工程で複数の結晶成長方向でエピタキシャル層の成長を許容しているため、図８に示すｐ型半導体層１８の表面形状の画像のように、エピタキシャル成長工程が完了した半導体装置の表面形状を倍率５，０００倍で拡大したときに空洞状の欠陥がはっきりと現れている。
【００２６】
図９および図１０は本発明で製造されたエピタキシャル層の表面形状の画像である。本発明は同様に図４の基板を用いているものの、エピタキシャル成長工程でバッファ層１３を成長させる前に、壁面３４が実質的にエピタキシャル成長に適さなくするために予め所定温度で熱処理工程を施しているため、エピタキシャル成長工程でＣ面（０，０，１）にのみエピタキシャル層が成長しており、例えば図９に示すバッファ層１３の表面形状の画像のように、その他の面方向にはエピタキシャル層は成長していない。本発明ではエピタキシャル層が単一方向のみで成長するようにエピタキシャル成長工程を調節することで、欠陥の発生を効果的に低減しているため、図１０に示すｐ型半導体層１８の表面形状の画像のように、表面形状の画像を５０，０００倍で拡大したとしても、顕著な空洞状の欠陥が観察されることはない。
【００２７】
本発明の開示およびその利点を詳しく記載してきたが、添付の特許請求の範囲により定義された本発明の精神および範囲から逸脱せずに、様々な変更、置換および改変を行えることが理解されよう。例えば、先に論じられたプロセスの多くは、異なる方法論により実施しても、他のプロセスにより置き換えられても、もしくはその組合せであっても差し支えない。
【００２８】
さらに、本発明の範囲は、本明細書に記載されたプロセス、装置、製造、物質の組成、手段、方法および工程の特定の実施の形態に制限されることを意図したものではない。ここに記載された対応する実施の形態と実質的に同じ機能を果たす、または実質的に同じ結果を達成する、既存の、または後に開発される、プロセス、装置、製造、物質の組成、手段、方法、または工程を、本開示にしたがって利用してもよいことが、当業者にはこの開示から明らかであろう。したがって、添付の特許請求の範囲は、そのようなプロセス、装置、製造、物質の組成、手段、方法、または工程をその範囲に含めることを意図している。
【符号の説明】
【００２９】
１０    半導体装置
１２    基板
１３    バッファ層
１４    ｎ型半導体層またはエピタキシャル層
１６    発光構造
１８    ｐ型半導体層またはエピタキシャル層
２０    接触層
２２    透明導電層
２４    第１の電極
２６    第２の電極
３０    バンプ
３２    頂面
３４    壁面
３６    傾斜面
【図１】
2011211145.tif 000003
【図２】
2011211145.tif 000004
【図３】
2011211145.tif 000005
【図４】
2011211145.tif 000006
【図５】
2011211145.tif 000007
【図６】
2011211145.tif 000008
【図７】
2011211145.tif 000009
【図８】
2011211145.tif 000010
【図９】
2011211145.tif 000011
【図１０】
2011211145.tif 000012