(57)【要約】【課題】画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることを可能にする。【解決手段】表示パネル７０を構成する基板として、折り曲げ可能な基板、例えば、ステンレス基板やプラスチック基板を用いる。そして、画素アレイ部３０を基板本体部７０Ａに搭載し、画素アレイ部３０の周辺の少なくとも１辺において折り曲げられて表示裏面側に位置する基板端部７０B，７０C，７０Dに周辺回路部８０A，８０B，８０Cを配置する。これにより、周辺回路部８０A，８０B，８０Cの機能を制限することなく、表示パネル７０の更なる狭額縁化を図る。【選択図】図２
2011209405.tif 000002
【特許請求の範囲】
【請求項１】
折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも１辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と
を備える表示装置。
【請求項２】
前記画素アレイ部と前記周辺回路部とを電気的に接続する配線部の各配線は、前記画素アレイ部と前記周辺回路部との間の折り曲げ部において同一幅で形成されている
請求項１に記載の表示装置。
【請求項３】
前記画素アレイ部と前記周辺回路部とを電気的に接続する配線部の各配線は、前記画素アレイ部と前記周辺回路部との間の折り曲げ部において同一間隔で形成されている
請求項１または請求項２に記載の表示装置。
【請求項４】
前記基板は絶縁性基板であり、
前記画素アレイ部と前記周辺回路部とを電気的に接続する配線部の各配線は、前記絶縁性基板の上に直接形成されている
請求項１または乃至請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記基板は導電性基板であり、
前記画素アレイ部と前記周辺回路部とを電気的に接続する配線部の各配線は、前記導電性基板の上に絶縁膜を介して形成された下層配線の上に形成されている
請求項１または乃至請求項３のいずれか１項に記載の表示装置。
【請求項６】
折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも１辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と
を備える表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び電子機器に関し、特に、電気光学素子を含む画素が行列状（マトリクス状）に２次元配置されてなる表示装置及び当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素（画素回路）が行列状に配置されてなる平面型（フラットパネル型）の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス(Electroluminescence；ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
画素の発光素子として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子は、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。但し、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けられる能動素子、例えば、絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１表示フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
アクティブマトリクス方式により駆動される、電流駆動型の電気光学素子を含む画素回路にあっては、電気光学素子に加えて、当該電気光学素子を駆動するための駆動回路を備えている。この駆動回路として、電流駆動型の電気光学素子である有機ＥＬ素子２１を駆動トランジスタ２２、書込みトランジスタ２３、及び、保持容量２４を有する構成の画素回路が知られている（例えば、特許文献１を参照）。
【０００７】
特許文献１には、単位画素２０bが多数されてなる画素アレイ部３０が搭載された表示パネル７０上に、周辺回路部（４０，５０，６０）が搭載された有機ＥＬ表示装置１０Bが記載されている（特許文献１の段落番号００２７、図１、及び、図１０等を参照）。
【０００８】
また、特許文献１には、同一の単位画素２０bを構成する上下２行に属する４つのサブピクセル２０W，２０R，２０G，２０Bに対して、１本の電源供給線３２（３２-1〜３２-m）を共通化することが記載されている。特許文献１には更に、１本の電源供給線３２を共通化することにより、書込み走査回路４０について回路規模を削減できるために、表示パネル７０の狭額縁化を図ることができる旨が記載されている（特許文献１の段落番号０１３６等を参照）。ここで、「額縁」とは、表示パネル７０上の画素アレイ部３０の周囲の画像表示に寄与しない領域部分を言う。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−１０３８６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように、画素アレイ部の各画素を駆動する周辺回路部を構成する回路素子数や配線数を削減し、周辺回路部の回路規模を縮小することにより、表示パネルの狭額縁化を図ることができる。しかしながら、周辺回路部を構成する回路素子数や配線数の削減による回路規模の縮小化には限界があるため、表示パネルの狭額縁化にも限界が生ずる。そして、表示パネルの更なる狭額縁化の要求に応えるには、周辺回路部の機能を制限することで、周辺回路部の回路規模の縮小化を図らざるを得ない場合がある。
【００１１】
そこで、本発明は、画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることが可能な表示装置及び当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明による表示装置は、
折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも１辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と
を備える。
【００１３】
上記構成の表示装置において、基板が画素アレイ部の周辺の少なくとも１辺において折り曲げられることで、その折り曲げられた基板端部の分だけ、画素アレイ部の周囲の画像表示に寄与しない領域部分、即ち、額縁を縮小化できる。このとき、周辺回路部は、画素アレイ部とは、折り曲げ部を介して同じ基板上に位置する。従って、周辺回路部と画素アレイ部との間に端子等のコンタクト部が介在しなくても、周辺回路部と画素アレイ部との間を電気的に接続できる。また、基板端部については、画素アレイ部が搭載される基板本体の大きさの範囲内であればその大きさが制限されることはない。従って、基板端部に配置される周辺回路部の規模、ひいては当該周辺回路部の機能が制限されることもない。
【発明の効果】
【００１４】
本発明によれば、折り曲げ可能な基板を用い、画素アレイ部の周辺の少なくとも１辺において折り曲げられた基板端部に周辺回路部を配置することで、当該周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る表示装置の表示パネルの構造の概略を示す正面図である。
【図２】実施形態に係る表示装置の表示パネルを示す断面図であり、（Ａ）は表示パネルの折り曲げ前の断面図を、（Ｂ）は表示パネルの折り曲げ後の断面図をそれぞれ示している。
【図３】表示装置の表示パネルの他の構造の概略を示す正面図である。
【図４】実施形態に係る表示パネルにおける折り曲げ部に位置する配線部の層構造１を示す断面図である。
【図５】実施形態に係る表示パネルにおける折り曲げ部に位置する配線部の層構造２を示す断面図である。
【図６】配線部の各配線のレイアウトを示す配線パターン図である。
【図７】本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図８】本発明が適用される有機ＥＬ表示装置の画素の回路構成の一例を示す回路図である。
【図９】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図１０】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図１１】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図１２】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明に供する特性図である。
【図１３】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図１４】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖsigと駆動トランジスタのドレイン−ソース間電流Ｉdsとの関係の説明に供する特性図である。
【図１５】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図１６】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図１７】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図１８】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図１９】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１６】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．実施形態に関する説明
２．本発明が適用される有機ＥＬ表示装置
２−１．システム構成
２−２．基本的な回路動作
３．変形例
４．電子機器 
【００１７】
＜１．実施形態に関する説明＞
［パネル構造］
図１は、本発明の一実施形態に係る表示装置の表示パネルの構造の概略を示す正面図である。図２に、一実施形態に係る表示装置の表示パネルの断面図を示す。図２において、（Ａ）は表示パネルの折り曲げ前の断面図を、（Ｂ）は表示パネルの折り曲げ後の断面図をそれぞれ示している。
【００１８】
本実施形態に係る表示装置１０は、表示パネル７０を構成する基板として、折り曲げ可能な基板を用いている点を最大の特徴としている。折り曲げ可能な基板としては、金属基板（金属の薄板）や、プラスチック基板等の周知の基板を用いることができる。金属基板としては、例えば、耐腐食性の観点からするとステンレス基板を用いるのが好ましい。また、絶縁性の観点からすると、金属基板よりもプラスチック基板の方が好ましい。ステンレス基板やプラスチック基板等の薄板は、周知の折り曲げ治具（冶具）を用いることで、容易に折り曲げることができる。
【００１９】
表示パネル７０は、基板本体部７０Aと、基板周縁部の例えば４辺で裏面側に折り曲げられた４つの基板端部７０B〜７０Eとから構成されている。図１では、４つの基板端部７０B〜７０Eのうち、基板本体部７０Aの左右両側の基板端部７０B，７０C、及び、下側の基板端部７０Dについて一点鎖線にて模式的に図示している。尚、上側の基板端部７０Eについては図示を省略している。
【００２０】
表示パネル７０の基板本体部７０Aにはほぼ全面に亘って、電気光学素子、例えば、自発光型の電気光学素子を含む画素２０が行列状に２次元配列されてなる画素アレイ部３０が設けられている。ここで、自発光型の電気光学素子としては、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などが広く知られている。これら自発光型の電気光学素子は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子である。
【００２１】
一方、基板本体部７０Aの左右両側の基板端部７０B，７０C、及び、下側の基板端部７０Dには、画素アレイ部３０の各画素２０を駆動する周辺回路部８０A〜８０Cが設けられている。そして、図２に示すように、周辺回路部８０A〜８０Cは、画素アレイ部３０に対して配線部８１の各配線を介して電気的に接続される。周辺回路部８０A〜８０Cの具体例や、配線部８１の各配線の詳細については後述する。
【００２２】
表示パネル７０の製造に当っては、先ず、図２（Ａ）に示すように、平板状の折り曲げ可能な基板（７０A〜７０D）に対して、画素アレイ部３０の各画素２０を形成するとともに、周辺回路部８０A〜８０Cの各回路素子を形成する。更に、画素アレイ部３０と周辺回路部８０A〜８０Cとを電気的に接続するための配線部８１の各配線を形成する（配線する）。
【００２３】
このように、画素アレイ部３０、周辺回路部８０A〜８０C、及び、配線部８１が形成された、平板状の状態にある表示パネル７０について、例えば図２（Ａ）に示すように、配線部８１の裏側に配置した折り曲げ治具８２を始点として折り曲げる作業を行う。この折り曲げ作業により、図２（Ｂ）に示すように、折り曲げられた、周辺回路部８０A，８０B（８０C）を搭載した基板端部７０B，７０C（７０D）は、基板本体部７０Aの裏側、即ち、表示面と反対側（表示裏面側）に位置することになる。
【００２４】
従って、表示パネル７０において、画素アレイ部３０の周辺の額縁としては、配線部８１の一部が存在するだけとなるため、表示パネル７０の狭額縁化を図ることができる。すなわち、画素アレイ部３０の周辺の、画像表示に寄与しない余分な領域を必要最小限に抑えることができる。
【００２５】
しかも、画素アレイ部３０と周辺回路部８０A〜８０Cとの間は、折り曲げられた状態にあるものの、一枚の基板上に形成された配線部８１の各配線によって電気的に接続される。これにより、例えば、基板本体部７０Aに対してフレキシブルケーブル等を用いて外部基板を接続する場合のような、端子等のコンタクト部を設ける必要がなく、従って、コンタクト部を設けるための領域を確保する必要が無いため、表示パネル７０のより狭額縁化を図ることができる。
【００２６】
また、基板端部７０B，７０C（７０D）ついては、画素アレイ部３０が搭載される基板本体部７０Aの大きさの範囲内であればその大きさが制限されることはない。従って、基板端部７０B，７０C（７０D）に配置される周辺回路部８０A，８０B（８０C）の回路規模、ひいては、当該周辺回路部８０A，８０B（８０C）の機能が制限されることもない。
【００２７】
本実施形態では、表示パネル７０について、画素アレイ部３０の周辺部の４辺で折り曲げ、そのうちの３つの基板端部７０B，７０C，７０Dに対して周辺回路部８０A，８０B，８０Cを搭載する場合を例に挙げたが、このパネル構造に限定されるものではない。例えば、図３に示すように、周辺回路部８０A，８０B，８０Cを搭載する、画素アレイ部３０の周辺部の３辺だけ折り曲げるようにしても良い。このとき、折り曲げられずに残った基板部分７０Eは、額縁の大半を占める余白部分となるため、４辺で折り曲げる方が好ましいと言うことができる。また、４辺、３辺の折り曲げに限らず、画素アレイ部３０の周辺部の少なくとも１辺を折り曲げることにより、全く折り曲げない場合に比べて狭額縁化の効果を得ることができる。
【００２８】
上述したように、表示パネル７０を構成する基板として、折り曲げ可能な基板を用いるようにする。そして、画素アレイ部３０の周辺の少なくとも１辺にて折り曲げられた基板端部７０B，７０C，７０Dに周辺回路部８０A，８０B，８０Cを配置することで、額縁サイズの制約にとらわれることなく、周辺回路部８０A，８０B，８０Cとして様々な機能を持った回路を搭載することが可能になる。従って、周辺回路部８０A，８０B，８０Cの機能を制限することなく、表示パネル７０の更なる狭額縁化を図ることができる。特に、画素アレイ部３０の周辺部の４辺で折り曲げるようにすることで、実質的に額縁をほぼ無くし、表示パネル７０の表示面全面を表示エリアにした表示装置を実現できる。
【００２９】
ところで、画素アレイ部３０と周辺回路部８０A，８０B，８０Cとの間の配線部８１で基板を折り曲げるには、その折り曲げ部に位置する配線部８１での配線の断線やショートに対する対策を講じる必要がある。以下に、断線やショートに対する対策を講じた折り曲げ部の層構造の具体的な実施例について説明する。
【００３０】
（配線部の層構造１）
図４は、折り曲げ部に位置する配線部の層構造１を示す断面図である。この層構造１では、表示パネル７０を構成する基板として、プラスチック基板等の絶縁性基板７１を用いる場合を前提としている。絶縁性基板７１を用いて表示パネル７０を構成する場合には、配線部８１については、絶縁性基板７１上に直接各配線８１Aを形成するようにすると良い。すなわち、画素アレイ部３０や周辺回路部８０A，８０B，８０Cの各配線については、基板上に絶縁膜７２を介して形成することになるが、配線部８１については、絶縁膜７２を省くようにする。
【００３１】
このように、配線部８１の各配線８１Aについては、絶縁性基板７１上に直接形成することで、絶縁膜７２が存在しない分だけ配線部８１の厚みを薄くすることができる。これにより、絶縁性基板７１を配線部８１で折り曲げる際に、厚みが薄い分だけ容易に折り曲げることができることとなる。
【００３２】
（配線部の層構造２）
図５は、折り曲げ部に位置する配線部の層構造２を示す断面図である。この層構造２では、表示パネル７０を構成する基板として、ステンレス基板等の導電性基板７３を用いる場合を前提としている。導電性基板７３を用いて表示パネル７０を構成する場合には、当該導電性基板７３上に絶縁膜７４を形成し、その上に下層配線８１Bを形成し、その上に配線部８１の各配線８１Aを形成するようにする。
【００３３】
導電性基板７３を用いる場合には、当然のことながら、導電性基板７３と配線部８１の各配線８１Aとの間に絶縁膜７４を介在させる必要がある。このとき、絶縁膜７４の上に下層配線８１Bを形成しておくことで、画素アレイ部３０や周辺回路部８０A，８０B，８０Cの絶縁膜７２を除去する工程において、配線部８１の絶縁膜７４が除去されるのを下層配線８１Bによって阻止することができる。
【００３４】
すなわち、絶縁膜７２上に形成される下層配線８１Bは、画素アレイ部３０や周辺回路部８０A，８０B，８０Cの絶縁膜７２を除去する際に、絶縁膜７２が一緒に除去されてしまうのを阻止する作用をなす。この下層配線８１Bが存在することにより、導電性基板７３と配線部８１の各配線８１Aとの間に絶縁膜７４を確実に介在させることができるために、配線部８１の各配線８１Aが導電性基板７３とショートするのを未然に防止することができる。
【００３５】
（配線部の各配線のレイアウト）
ところで、表示パネル７０において、画素アレイ部３０と周辺回路部８０A，８０B，８０Cとの間の折り曲げ部に位置する配線部８１では、複数本の配線が並走することになる。このとき、レイアウトの制限によっては、折り曲げ部において配線パターンを屈曲させる必要が生ずる場合がある。
【００３６】
このように、並走する配線パターンを折り曲げ部で屈曲させる場合、図６（Ａ）に示すように、ばらばらの配線幅（例えば、ｗ1／ｗ2）、配線間隔（例えば、ｐ1／ｐ2）でレイアウトしてしまうと、折り曲げた場合に、一箇所の配線パターンに力がかかってしまう。そして、これが断線の原因となる。そこで、図６（Ｂ）に示すように、配線部８１の各配線を、折り曲げ部において配線幅、配線間隔が均一になるように形成する。
【００３７】
このように、折り曲げ部において同一幅（ｗ0）、同一間隔（ｐ0）になるように配線部８１の各配線を形成することで、並走する複数本の配線パターンを折り曲げ部において屈曲させる場合であっても、基板を折り曲げる際に配線個々に加わる力を分散させることができる。これにより、基板を折り曲げる際に、配線部８１の各配線の断線を回避することができるため、信頼性の高い表示パネル７０を形成することができる。
【００３８】
尚、ここでは、折り曲げ部において同一幅（ｗ0）、同一間隔（ｐ0）の両条件を満足する場合を例に挙げたが、これに限られるものではない。すなわち、同一幅（ｗ0）、同一間隔（ｐ0）のいずか一方の条件を満足する構成を採った場合にも、それ相応の効果を得ることができる。
【００３９】
＜２．本発明が適用される有機ＥＬ表示装置＞
折り曲げ可能な基板を用いて表示パネルを構成可能な表示装置は、例えば、画素２０の電気光学素子として、自発光型の発光素子を用いるフラットパネル型（平面型）の表示装置である。以下に、自発光型の発光素子として有機ＥＬ素子を用いた有機ＥＬ表示装置について説明する。
【００４０】
［２−１．システム構成］
図７は、本発明が適用されるアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【００４１】
図７に示すように、本適用例に係る有機ＥＬ表示装置１０Aは、有機ＥＬ素子を含む複数の画素２０と、当該画素２０が行列状に２次元配列されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された周辺回路部とを有する構成となっている。周辺回路部は、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。
【００４２】
ここで、有機ＥＬ表示装置１０Aがカラー表示対応の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素の各々が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。
【００４３】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００４４】
画素アレイ部３０は、先述した実施形態における画素アレイ部３０に相当し、折り曲げ可能な基板、即ち、先述した実施形態の基板本体部７０A上に形成される。画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１-1〜３１-mと電源供給線３２-1〜３２-mとが画素行毎に配線されている。更に、列方向（画素列の画素の配列方向）に沿って信号線３３-1〜３３-nが画素列毎に配線されている。
【００４５】
ここで、走査線３１-1〜３１-m、電源供給線３２-1〜３２-m、及び、信号線３３-1〜３３-nは、先述した実施形態における配線部８１の各配線に相当する。また、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０は、先述した実施形態における周辺回路部８０A，８０B，８０Cに相当する。
【００４６】
走査線３１-1〜３１-mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２-1〜３２-mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３-1〜３３-nは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００４７】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際し、走査線３１-1〜３１-mに対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００４８】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２-1〜３２-mに供給する。後述するように、電源電位ＤＳのＶccp／Ｖiniの切替えにより、画素２０の発光／非発光の制御が行なわれる。
【００４９】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正処理の際に用いられる。
【００５０】
信号出力回路６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３-1〜３３-nを介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００５１】
上述したように、画素アレイ部３０、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０を搭載した表示パネル７０は、折り曲げ可能な基板からなり、画素アレイ部３０の周辺における一点鎖線で示す部分で折り曲げられる。これにより、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０の各機能を制限することなく、表示パネル７０の狭額縁化を図ることができる。書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０の各機能については後述する。
【００５２】
（画素回路）
図８は、画素（画素回路）２０の具体的な回路構成を示す回路図である。
【００５３】
図８に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１と、当該有機ＥＬ素子２１に電流を流すことによって有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（所謂、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００５４】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、及び、保持容量２４を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００５５】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２-1〜３２-m）に接続されている。
【００５６】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３-1〜３３-n）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１-1〜３１-m）に接続されている。
【００５７】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００５８】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００５９】
尚、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２及び書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。
【００６０】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofsをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００６１】
駆動トランジスタ２２は、電源供給線３２（３２-1〜３２-m）の電位ＤＳが第１電源電位Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００６２】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００６３】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００６４】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖccp，Ｖiniのうち、第１電源電位Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖiniは、基準電圧Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００６５】
［２−２．基本的な回路動作］
次に、上記構成の有機ＥＬ表示装置１０Aの基本的な回路動作について、図９のタイミング波形図を基に図１０及び図１１の動作説明図を用いて説明する。尚、図１０及び図１１の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１の等価容量２５についても図示している。
【００６６】
図９のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。
【００６７】
（前表示フレームの発光期間）
図９のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccpにあり、また、書込みトランジスタ２３が非導通状態にある。
【００６８】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図１０（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００６９】
（閾値補正準備期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図１０（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖccpから、信号線３３の基準電圧Ｖofsに対してＶofs−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖiniに切り替わる。
【００７０】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位ＶiniをＶini＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖiniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００７１】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図１０（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電圧Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofsよりも十分に低い電位Ｖiniにある。
【００７２】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖiniとなる。ここで、Ｖofs−Ｖiniが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖofs−Ｖini＞Ｖthなる電位関係に設定する必要がある。
【００７３】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofsに固定し、ソース電位Ｖsを低電位Ｖiniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電圧Ｖofs及び低電位Ｖiniが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００７４】
（閾値補正期間）
次に、時刻ｔ13で、図１０（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００７５】
ここでは、便宜上、駆動トランジスタ２２のゲート電極の初期化電位Ｖofsを基準とし、当該初期化電位Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００７６】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００７７】
次に、時刻ｔ14で走査線３１の電位ＷＳが低電位側に遷移することで、図１１（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００７８】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、図１１（Ｂ）に示すように、信号線３３の電位が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、走査線３１の電位ＷＳが高電位側に遷移することで、図１１（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングして画素２０内に書き込む。
【００７９】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigとなる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００８０】
このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は有機ＥＬ素子２１の等価容量２５に流れ込み、当該等価容量２５の充電が開始される。
【００８１】
有機ＥＬ素子２１の等価容量２５が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００８２】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶとなる。
【００８３】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００８４】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００８５】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００８６】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
【００８７】
（発光期間）
次に、時刻ｔ17で走査線３１の電位ＷＳが低電位側に遷移することで、図１１（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００８８】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。
【００８９】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００９０】
そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００９１】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶで一定に保持される。そして、時刻ｔ１８で信号線３３の電位が映像信号の信号電圧Ｖsigから基準電圧Ｖofsに切り替わる。
【００９２】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ6−ｔ7の期間において並行して実行される。
【００９３】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して複数回閾値補正処理を実行する、所謂分割閾値補正を行う駆動法を採ることも可能である。
【００９４】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。
【００９５】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2           ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００９６】
図１２に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。
【００９７】
この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理を行わないと、閾値電圧ＶthがＶth1のとき、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【００９８】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【００９９】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofs−ΔＶ）2     ……（２）
【０１００】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【０１０１】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図１３に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【０１０２】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofs）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【０１０３】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図１３に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【０１０４】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【０１０５】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【０１０６】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【０１０７】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに負帰還をかける処理が移動度補正処理となる。
【０１０８】
ここで、図８に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電圧Ｖsigと駆動トランジスタ２２のドレイン−ソース間電流Ｉdsとの関係について図１４を用いて説明する。
【０１０９】
図１４において、（Ａ）は閾値補正及び移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正及び移動度補正を共に行った場合をそれぞれ示している。図１４（Ａ）に示すように、閾値補正及び移動度補正を共に行わない場合には、閾値電圧Ｖth及び移動度μの画素Ａ，Ｂ毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素Ａ，Ｂ間で大きな差が生じることになる。
【０１１０】
これに対し、閾値補正のみを行った場合は、図１４（Ｂ）に示すように、ドレイン−ソース間電流Ｉdsのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂ毎のばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉdsの差は残る。そして、閾値補正及び移動度補正を共に行うことで、図１４（Ｃ）に示すように、閾値電圧Ｖth及び移動度μの画素Ａ，Ｂ毎のばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉdsの差をほぼ無くすことができる。従って、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【０１１１】
また、図８に示した画素２０は、閾値補正及び移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
【０１１２】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電位Ｖsが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖgsを一定に維持することができる。従って、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
【０１１３】
＜３．変形例＞
上記適用例では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１１４】
＜４．電子機器＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図１５〜図１９に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
【０１１５】
このように、あらゆる分野の電子機器において、その表示装置として、本発明による表示装置を用いることができる。先述した実施形態の説明から明らかなように、本発明による表示装置は、画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることができる。従って、各種の電子機器において、その表示装置として、本発明による表示装置を用いることで、画質を維持しつつ表示装置のコンパクト化を図ることができる。
【０１１６】
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１１７】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１１８】
図１５は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作製される。
【０１１９】
図１６は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１２０】
図１７は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１２１】
図１８は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１２２】
図１９は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。
【符号の説明】
【０１２３】
１０…表示装置、１０A…有機ＥＬ表示装置、２０…画素、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、７０A…基板本体部、７０B，７０C，７０D…基板端部、７１…絶縁性基板、７２，７４…絶縁膜、７３…導電性基板、８１…配線部、８０（８０A，８０B，８０C）…周辺回路部、
【図１】
2011209405.tif 000003
【図２】
2011209405.tif 000004
【図３】
2011209405.tif 000005
【図４】
2011209405.tif 000006
【図５】
2011209405.tif 000007
【図６】
2011209405.tif 000008
【図７】
2011209405.tif 000009
【図８】
2011209405.tif 000010
【図９】
2011209405.tif 000011
【図１０】
2011209405.tif 000012
【図１１】
2011209405.tif 000013
【図１２】
2011209405.tif 000014
【図１３】
2011209405.tif 000015
【図１４】
2011209405.tif 000016
【図１５】
2011209405.tif 000017
【図１６】
2011209405.tif 000018
【図１７】
2011209405.tif 000019
【図１８】
2011209405.tif 000020
【図１９】
2011209405.tif 000021