(57)【要約】【課題】低混色、高感度、低残像、低暗電流、低ノイズ、高画素密度の固体撮像装置を実現する。【解決手段】固体撮像装置の各画素１０は、第１の半導体層１と、第２の半導体層２と、第２の半導体層２の上部側面領域にその上面とは接しないように形成された第３の半導体層５ａ，５ｂおよび第４の半導体層６ａ，６ｂと、第２の半導体層２の下部側面領域に形成されたゲート導体層４ａ，４ｂと、絶縁膜３ａ，３ｂを介して第４の半導体層６ａ，６ｂの側面に形成された導体電極７ａ，７ｂと、第２の半導体層２の上面に形成された第５の半導体層８とを備え、少なくとも第３の半導体層５ａ，５ｂと、第２の半導体層２の上部領域と、第４の半導体層６ａ，６ｂと、第５の半導体層８とは島状形状内に形成されている。また、第４の半導体層６ａ，６ｂの表面にホールを蓄積させるように導体電極７ａ，７ｂに所定の電圧が印加される。【選択図】図１Ａ
2011211161.tif 000002
【特許請求の範囲】
【請求項１】
１個または複数の画素を有する固体撮像装置であって、
前記画素のそれぞれが、
基板上に形成された第１の半導体層と、
該第１の半導体層上に形成された第２の半導体層と、
該第２の半導体層の上部側面領域に、該第２の半導体層の上面から離れて形成された第４の半導体層と、
該第４の半導体層の内側面と前記第２の半導体層との間に、該第２の半導体層の上面から離れて形成された第３の半導体層と、
少なくとも前記第２の半導体層の側面と前記第４の半導体層の外側面とに形成された第１の絶縁膜と、
前記第２の半導体層の側面のうち前記第３の半導体層が形成されていない下部側面に前記第１の絶縁膜を介して形成されたゲート導体層と、
前記第１の絶縁膜を介して前記第４の半導体層の外側面に形成された導体電極と、
前記第３の半導体層および前記第４の半導体層とは接しないように前記第２の半導体層の上面に形成された第５の半導体層と、
を有し、
少なくとも前記第３の半導体層と、前記第２の半導体層のうち前記第３の半導体層が形成された上部領域と、前記第４の半導体層と、前記第５の半導体層とは、島状形状内に形成され、
前記第３の半導体層と該第３の半導体層近傍の前記第２の半導体層とはダイオードを形成し、
前記第１の半導体層近傍の前記第２の半導体層および前記第５の半導体層のいずれか一方をドレインとし、他方をソースとし、前記ダイオードをゲートとする接合トランジスタが形成され、
前記第１の半導体層をドレインとし、前記第３の半導体層をソースとし、前記ゲート導体層をゲートとする電界効果トランジスタが形成され、
電磁エネルギー波の照射によって前記画素内に発生した信号電荷を前記ダイオードに蓄積させる手段と、
前記ダイオードに蓄積された信号電荷の量に応じて変化する、前記接合トランジスタに流れる電流を測定することにより、該信号電荷の量を測定する、信号読み出し手段と、
前記電界効果トランジスタの前記ゲート導体層にオン電圧を印加して、前記第１の半導体層と前記第３の半導体層との間の前記第２の半導体層を含む領域にチャネルを形成することにより、前記ダイオードに蓄積された信号電荷を前記第１の半導体層に除去するリセット手段と、
を備え、
前記ダイオードに蓄積される信号電荷と反対極性の電荷を前記第４の半導体層に蓄積させるように、前記導体電極に電圧を印加する、
ことを特徴とする固体撮像装置。
【請求項２】
前記第２の半導体層は、前記第１の半導体層と反対導電型又は実質的に真正型であり、
前記第３の半導体層は、前記第１の半導体層と同じ導電型であり、
前記第４の半導体層は、前記第１の半導体層と反対導電型であり、
前記第５の半導体層は、前記第１の半導体層と反対導電型である、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
隣接する前記画素の前記導体電極同士を、前記ゲート導体層の近傍で接続し、かつ遮光性の導電性材料から構成される配線導体層をさらに備える、ことを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記配線導体層が、前記複数の画素の全ての前記導体電極同士を接続している、ことを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記ゲート導体層を覆って形成された第２の絶縁膜をさらに備え、
前記導体電極が、該第２の絶縁膜を介して、少なくとも前記ゲート導体層の一部と重なるように形成されている、ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項６】
隣接する前記画素の前記導体電極間、隣接する前記画素の前記ゲート導体層間、または隣接する前記画素の前記導体電極間および該隣接する画素の前記ゲート導体層間に埋め込まれ、かつ遮光性の導電性材料から構成される埋め込み導体層をさらに備える、ことを特徴とする請求項１または２に記載の固体撮像装置。
【請求項７】
前記第３の半導体層と前記第４の半導体層と前記導体電極とは、前記第５の半導体層から前記第１の半導体層に向かう方向において、該第３の半導体層の上端と該第４の半導体層の上端と該導体電極の上端との位置がほぼ一致するように形成され、または
前記第３の半導体層と前記第４の半導体層と前記導体電極とは、前記第５の半導体層から前記第１の半導体層に向かう方向において、該第３の半導体層の上端が該導体電極の上端よりも該第５の半導体層から離れ、該第４の半導体層の上端が該第３の半導体層の上端と該導体電極の上端との間に位置するように形成されている、
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記リセット手段は、前記導体電極に電圧を印加し、前記第５の半導体層の電位、信号電荷が前記ダイオードに蓄積されていないときの前記第３の半導体層内の最も深い電位、前記電界効果トランジスタの前記ゲート導体層にオン電圧が印加されたときの前記第２の半導体層のチャネル電位、前記第１の半導体層の電位の順番に深くなるように電位関係を設定する、ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
【請求項９】
前記信号読み出し手段は、前記ダイオードの空乏層が、前記ダイオードに信号電荷が蓄積されていない時に前記第２の半導体層の前記上部領域全体を占有するように、前記導体電極に電圧を印加する、ことを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、低混色、高感度、低残像、低暗電流、低ノイズ、および高画素密度化を可能にする固体撮像装置に関する。
【背景技術】
【０００２】
現在、ＣＣＤおよびＣＭＯＳ固体撮像装置はビデオカメラ、ステールカメラなどに広く用いられている。そして、固体撮像装置の高解像度化および高感度化などの性能向上が常に求められている。これに対し、固体撮像装置の高解像度化を実現するために画素高密度化による技術革新が行われてきた。また、固体撮像装置の高感度化を実現するために、集光効率向上、低ノイズ化、低暗電流化、そのほか残像低減などによる技術革新が行われてきた。
【０００３】
以下に、従来の固体撮像装置の動作について説明する（例えば、非特許文献１を参照）。図１８（ａ）に、このＣＭＯＳ固体撮像装置の１画素構成図を、図１８（ｂ）に、図１８（ａ）中のＡ−Ａ’線に沿った信号電荷５０蓄積時における電位分布を示す。なお、図１８（ｂ）では、区別のため、蓄積した電荷をハッチングで示す。この１画素は照射光５２により発生した信号電荷５０を蓄積するためのＰ型半導体基板５３とシリコン酸化膜（ＳｉＯ２膜）５４ａとフォトゲートＰＧ導体層とよりなる信号電荷蓄積部と、これに繋がった転送ゲートＴＧと、転送ゲートＴＧ電極下チャネル５５に繋がった浮遊ダイオードＦＤと、浮遊ダイオードＦＤに接続されたゲートＡＧを有する増幅ＭＯＳトランジスタ５６と、増幅ＭＯＳトランジスタ５６に繋がった選択ゲート（ＳＧ）ＭＯＳトランジスタ５７と、浮遊ダイオードＦＤに接続されたＳｉＯ２膜５４ｂ上に設けられたリセットゲートＲＧとリセットドレインＲＤダイオードとを有するリセットＭＯＳトランジスタ５８とから構成される。リセットＭＯＳトランジスタ５８のリセットドレインＲＤと増幅ＭＯＳトランジスタ５６のドレインとは電圧Ｖｄｄの電源線に接続されている。そして、選択ゲート（ＳＧ）ＭＯＳトランジスタ５７のソースは信号線５９に接続されている。
【０００４】
照射された光（照射光）５２はフォトゲートＰＧを通過してＰ型半導体基板５３に入射する。これにより発生した信号電荷５０（この場合は電子）は、フォトゲートＰＧに所定の電圧を印加することによってＰ型半導体基板５３表面に形成された電位井戸５１に蓄積される。この蓄積信号電荷５０は転送ゲートＴＧ電極にオン電圧が印加されることにより、浮遊ダイオードＦＤに転送される。これにより、浮遊ダイオードＦＤの電位が信号電荷５０の量に応じて変化する。同時に浮遊ダイオードＦＤに繋がった増幅ＭＯＳトランジスタ５６のゲート電圧が信号電荷５０の量に応じて変化する。選択ゲート（ＳＧ）ＭＯＳトランジスタ５７の選択ゲートＳＧにオン電圧が印加されると信号線５９に増幅ＭＯＳトランジスタ５６のゲートＡＧ電圧に応じた信号電流が流れ、出力として読み出される。
【０００５】
他の固体撮像装置として、前述の図１８（ａ）および図１８（ｂ）に示したフォトゲートＰＧを用いた信号電荷蓄積構造とは異なり、信号電荷の蓄積をフォトダイオードＰＤで行うフォトダイオード構造がある（例えば、特許文献１、非特許文献２を参照）。このようなフォトダイオード構造として、例えば、フォトダイオードＰＤ表面に設けられたＰ＋層と、さらにこのＰ＋層に接続され且つ画素間を電気的に分離するためにグランド電位に固定（ピンニング）されているチャネルスッパＰ＋層とを備える構造（ピンド・フォトダイオード：ｐｉｎｎｅｄ  ｐｈｏｔｏｄｉｏｄｅ）がある。
【０００６】
さらに他の固体撮像装置として、図１９に示すように、１つの島状半導体６０に１画素を構成するものがある（例えば、特許文献２を参照）。この画素においては、基板上に信号線Ｎ＋層６１が形成されている。また、信号線Ｎ＋層６１に繋がった島状半導体６０の外周部にＰ型半導体層６２、絶縁膜６３ａ，６３ｂ、ゲート導体層６４ａ，６４ｂよりなるＭＯＳトランジスタが形成されている。さらに、このＭＯＳトランジスタに繋がって、光照射によって発生する電荷を蓄積するフォトダイオードが島状半導体６０の外周部に形成されている。このフォトダイオードは、Ｐ型半導体層６２とＮ型半導体層６５ａ,６５ｂとから構成される。また、このフォトダイオードで囲まれたＰ型半導体６２をチャネルとし、このフォトダイオードをゲートとし、フォトダイオード上に形成され画素選択線６７ａ，６７ｂに繋がったＰ＋層６６と信号線Ｎ＋層６１近傍のＰ型半導体層６２をソースとドレインにした増幅接合トランジスタが形成されている。
この固体撮像装置の基本動作は、光照射により発生した信号電荷（この場合は電子）をフォトダイオードに蓄積する信号電荷蓄積動作と、信号線Ｎ＋層６１近傍のＰ型半導体層６２とＰ＋層６６との間に流れるソース・ドレイン電流を、前述の蓄積信号電荷に応じたフォトダイオード電圧によるゲート電圧により変調し、この変調された電流を信号電流として読み出す信号読み出し動作と、この信号読み出し動作後、フォトダイオードに蓄積されている信号電荷をＭＯＳトランジスタのゲート導体層６４ａ，６４ｂにオン電圧を印加して信号線Ｎ＋層６１に除去するリセット動作よりなる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−２４４８１８号公報
【特許文献２】国際公開第２００９／０３４６２３号
【非特許文献】
【０００８】
【非特許文献１】Sunetra K. Mendis, Sabrina E. Kemeny and Eric R. Fossum : “A 128×128 CMOS Active Pixel Image Sensor for Highly Integrated Imaging Systems”, IEDM93, Digest Papers, 22.6.1.pp.583-586 (1993)
【非特許文献２】R.M.Guidash, T.H.Lee, P.P.K.Lee, D.H.Sackett, C.I.Drowley, M.S.Swenson, L.Arbaugh, R.Hollstein, F.Shapiro, and S.Domer :”A 0.6um CMOS Pinned Photodiode Color Imager Technology”, IEDM Digest Papers, pp.927-929 (1997)
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１８（ａ）に示した従来のＣＭＯＳ固体撮像装置においては、光５２がフォトゲートＰＧ導体層の上から入射する。フォトゲートＰＧ導体層には、例えば、不純物ドープされた薄い膜厚の多結晶シリコン（多結晶Ｓｉ）が使われる。しかし、このような構造では、入射した光５２の内の青色波長光の一部が多結晶Ｓｉ層で吸収されることを避けることができない。加えて、フォトゲートＰＧがＰ型半導体基板５３表面の信号電荷蓄積部の上を覆って形成されているため、信号電荷蓄積部の電位を直接、増幅ＭＯＳトランジスタ５６のゲートＡＧに接続できない。そのため、転送ゲートＴＧ電極と浮遊ダイオードＦＤを設けて、信号蓄積部の電位井戸５１に蓄積した信号電荷５０を、一旦、浮遊ダイオードＦＤに移し、この浮遊ダイオードＦＤの電位を増幅用ＭＯＳトランジスタ５６のゲートＡＧに与えている。このため、転送ゲートＴＧ電極と浮遊ダイオードＦＤとが画素領域において必要となる。このような領域の付加が、従来のＣＭＯＳ固体撮像装置の画素高密度化を損なう原因になっている。
【００１０】
特許文献１および非特許文献２に記載されたピンド・フォトダイオード構造を有する固体撮像装置においては、前述したフォトゲートＰＧ構造のような青波長光感度低下の問題が無い。また、フォトダイオードＰＤの表面がグランド電位に固定されることにより、信号電荷を浮遊ダイオードＦＤに転送するときの信号電荷不完全転送により発生する残像、ｋＴＣノイズといわれるノイズ発生を防止することができる。さらに、フォトダイオードＰＤ表面のＰ＋層にホールを蓄積しており、このホールはＳｉＯ２−Ｓｉ界面準位より熱的に励起される電子と再結合して、電子の信号電荷５０への混入を防止している。これにより、暗電流を低減することができる。しかしながら、前述のフォトゲートＰＧ構造と同じく、信号電荷を蓄積するフォトダイオードＰＤの表面がＰ＋層で覆われているために、信号電荷が蓄積されているフォトダイオード電位を直接、増幅用ＭＯＳトランジスタのゲートに接続できない。このため、フォトゲートＰＧを用いた信号電荷蓄積構造と同様に、転送ゲートＴＧ電極と浮遊ダイオードＦＤ領域が必要になり、ＣＭＯＳ固体撮像装置の画素高密度化を阻害する原因になっている。
【００１１】
図１９に示すように、島状半導体６０から構成される画素を備える固体撮像装置の画素構造においては、上述のピンド・フォトダイオード構造の固体撮像装置のような画素間を電気的に分離するためのチャネルストッパＰ＋層はない。その代わりに、画素間は、島状半導体６０間の絶縁層（または空気層）６８ａ，６８ｂにより分離されている。そのため、このピンド・フォトダイオード構造のようなＮ型半導体層（フォトダイオードＮ層）６５ａ，６５ｂ表面を０Ｖに固定（ピンニング）するＰ＋層を有していない。このため、本固体撮像装置おいては、前述のように、残像が発生し、またｋＴＣノイズおよび暗電流が高いという問題がある。これに対し、例えばＰ＋層とＮ型半導体層６５ａ，６５ｂと間に、０Ｖの外部配線に繋がったグランドＰ＋層を設け、さらにＮ型半導体層６５ａ，６５ｂ上にこのグランドＰ＋層と繋がったＰ＋層を設けると、チャネルストッパＰ＋層、これに繋がるコンタクトホール、および金属配線等の形成が新たに必要になる。これにより、画素構造が複雑になり、製造工程も増えることによって固体撮像装置の画素高密度化を損なう問題がある。
【００１２】
上述した固体撮像装置においては、図１９に示した画素６０が２次元状に配列されている。この場合、光は、Ｐ＋層６６側から入射する。この光の中には、Ｐ＋層６６に斜め方向からの入射する光（入射光）６９ａがある。入射光６９ａの一部は、入射した画素を通過して隣接画素へと入射する。この隣接画素へと入射した光（漏洩光）６９ｂにより隣接画素で信号電荷が発生する。これにより、白黒固体撮像装置においては、解像度低下が生じる。また、カラー固体撮像装置においては、例えば赤色信号画素に入射した赤色光の一部が、隣接する緑色信号画素に入射して信号電荷を発生する。これにより、混色と言われる画質低下が生じる。
【００１３】
本発明は、上記の事情を鑑みてなされたものであり、低混色、高感度、低残像、低暗電流、低ノイズ、および高画素密度の固体撮像装置を実現することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の固体撮像装置は、１個または複数の画素を有する固体撮像装置であって、前記画素のそれぞれが、基板上に形成された第１の半導体層と、該第１の半導体層上に形成された第２の半導体層と、該第２の半導体層の上部側面領域に、該第２の半導体層の上面から離れて形成された第４の半導体層と、該第４の半導体層の内側面と前記第２の半導体層との間に、該第２の半導体層の上面から離れて形成された第３の半導体層と、少なくとも前記第２の半導体層の側面と前記第４の半導体層の外側面とに形成された第１の絶縁膜と、前記第２の半導体層の側面のうち前記第３の半導体層が形成されていない下部側面に前記第１の絶縁膜を介して形成されたゲート導体層と、前記第１の絶縁膜を介して前記第４の半導体層の外側面に形成された導体電極と、前記第３の半導体層および前記第４の半導体層とは接しないように前記第２の半導体層の上面に形成された第５の半導体層と、を有し、少なくとも前記第３の半導体層と、前記第２の半導体層のうち前記第３の半導体層が形成された上部領域と、前記第４の半導体層と、前記第５の半導体層とは、島状形状内に形成され、前記第３の半導体層と該第３の半導体層近傍の前記第２の半導体層とはダイオードを形成し、前記第１の半導体層近傍の前記第２の半導体層および前記第５の半導体層のいずれか一方をドレインとし、他方をソースとし、前記ダイオードをゲートとする接合トランジスタが形成され、前記第１の半導体層をドレインとし、前記第３の半導体層をソースとし、前記ゲート導体層をゲートとする電界効果トランジスタが形成され、電磁エネルギー波の照射によって前記画素内に発生した信号電荷を前記ダイオードに蓄積させる手段と、前記ダイオードに蓄積された信号電荷の量に応じて変化する、前記接合トランジスタに流れる電流を測定することにより、該信号電荷の量を測定する、信号読み出し手段と、前記電界効果トランジスタの前記ゲート導体層にオン電圧を印加して、前記第１の半導体層と前記第３の半導体層との間の前記第２の半導体層を含む領域にチャネルを形成することにより、前記ダイオードに蓄積された信号電荷を前記第１の半導体層に除去するリセット手段と、を備え、前記ダイオードに蓄積される信号電荷と反対極性の電荷を前記第４の半導体層に蓄積させるように、前記導体電極に電圧を印加する、ことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、低混色、高感度、低残像、低暗電流、低ノイズ、および高画素密度の固体撮像装置を提供することができる。
【図面の簡単な説明】
【００１６】
【図１Ａ】本発明の第１の実施形態に係る固体撮像装置の画素構造図である。
【図１Ｂ】本発明の第１の実施形態の変形例に係る固体撮像装置の画素構造図である。
【図２】第１の実施形態に係る固体撮像装置の回路構成図の一例である。
【図３】第１の実施形態に係る固体撮像装置を説明するための画素構造図と電位分布図である。
【図４】本発明の第２の実施形態に係る固体撮像装置を説明するための画素構造図である。
【図５】本発明の第３の実施形態に係る固体撮像装置を説明するための画素構造図である。
【図６】本発明の第４の実施形態に係る固体撮像装置を説明するための画素構造の一部の拡大図である。
【図７】第４の実施形態に係る固体撮像装置の製造方法を説明するための図である。
【図８】第４の実施形態に係る固体撮像装置の製造方法を説明するための図である。
【図９】第４の実施形態に係る固体撮像装置の製造方法を説明するための図である。
【図１０】第４の実施形態に係る固体撮像装置の製造方法を説明するための図である。
【図１１】第４の実施形態に係る固体撮像装置の製造方法を説明するための図である。
【図１２】第４の実施形態に係る固体撮像装置の製造方法を説明するための図である。
【図１３】第４の実施形態に係る固体撮像装置の製造方法を説明するための図である。
【図１４】第４の実施形態に係る固体撮像装置の製造方法を説明するための図である。
【図１５】第４の実施形態に係る固体撮像装置の製造方法を説明するための図である。
【図１６】本発明の第５の実施形態に係る固体撮像装置の画素構造の一部の拡大図である。
【図１７】本発明の第６の実施形態に係る固体撮像装置を説明するための画素構造図である。
【図１８】第１の従来の固体撮像装置を説明するための画素構造図と電位分布図である。
【図１９】第２の従来の固体撮像装置を説明するための画素構造図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態を図１Ａ〜図１７を参照しながら説明する。
【００１８】
（本発明の第１の実施形態）
図１Ａ、図１Ｂに本発明の第１の実施形態に係る固体撮像装置１００の画素１０の構造を示す。
【００１９】
図１Ａにおいて、各画素１０には、基板上に第１の走査方向に繋がる配線ＸＬに接続された、第１の半導体層Ｎ＋層１が形成されている。第１の半導体層Ｎ＋層１上には、第１の半導体層Ｎ＋層１と反対導電型の第２の半導体層Ｐ層２が形成されている。第２の半導体層Ｐ層２の上部側面領域には、第２の半導体層Ｐ層２を囲むように、第１の半導体層Ｎ＋層１と同じ導電型の第３の半導体層Ｎ層５ａ，５ｂが形成されている。なお、第３の半導体層Ｎ層５ａ，５ｂは、第２の半導体層Ｐ層２の上面とは接しないように設けられている。第３の半導体層Ｎ層５ａ，５ｂと、第３の半導体層Ｎ層５ａ，５ｂ近傍の第２の半導体層Ｐ層２の領域とは、光、Ｘ線および電子線等の電磁エネルギー波の照射により発生した信号電荷を蓄積するフォトダイオード１１２を構成している。
さらに、フォトダイオード１１２の表面には、フォトダイオード１１２の外周部を囲むように、第１の半導体層Ｎ＋層１と反対導電型の第４の半導体層Ｐ＋層６ａ，６ｂが形成されている。なお、第４の半導体層Ｐ＋層６ａ，６ｂも、第２の半導体層Ｐ層２の上面とは接しないように設けられている。
第２の半導体層Ｐ層２の側面と第４の半導体層Ｐ＋層６ａ，６ｂの外側面とを覆うように絶縁膜（ＳｉＯ２膜）３ａ，３ｂが形成されている。この絶縁膜３ａ，３ｂを介して、第４の半導体層Ｐ＋層６ａ，６ｂの側面に導体電極７ａ，７ｂが形成されている。
第２の半導体層Ｐ層２の下部側面には、絶縁膜３ａ，３ｂを介してゲート導体層４ａ，４ｂが形成されている。なお、ゲート導体層４ａ，４ｂは、金属膜または十分に厚い高濃度不純物多結晶Ｓｉなどの遮光性の材料によって形成されている。絶縁膜３ａ，３ｂとゲート導体層４ａ，４ｂとは、第２の半導体層Ｐ層２の下部領域をチャネルとするＭＯＳトランジスタ１１１を構成している。
第２の半導体層Ｐ層２の上面に、第２の半導体層Ｐ層２と同導電型の第５の半導体層Ｐ＋層８が形成されている。なお、第５の半導体層Ｐ＋層８は、第３の半導体層Ｎ層５ａ，５ｂおよび第４の半導体層Ｐ＋層６ａ，６ｂとは離隔して設けられている。また、第５の半導体層Ｐ＋層８は、第１の走査方向と直交した方向に繋がる配線ＹＬに接続されている。
【００２０】
第１の半導体層Ｎ＋層１近傍の第２の半導体層Ｐ層２と第５の半導体層Ｐ＋層８とをドレインとソースとし、フォトダイオード１１２をゲートとする接合トランジスタが形成されている。さらに、フォトダイオード１１２が形成されている第２の半導体層Ｐ層２の上部領域と、第３の半導体層Ｎ層５ａ，５ｂと、第４の半導体層Ｐ＋層６ａ，６ｂと、第５の半導体層Ｐ＋層８とは、島状形状内に形成されている。なお、本実施形態においては、配線ＸＬは信号線であり、配線ＹＬは画素選択線であるが、配線ＸＬが画素選択線で、配線ＹＬが信号線であってもよい。
【００２１】
このような画素１０の構造においては、フォトダイオード１１２上の導体電極７ａ，７ｂが、島状半導体の側面に形成されるため、第５の半導体層Ｐ＋層８から、入射光１２ａが直接フォトダイオード領域に照射される。これにより、本実施形態に係る固体撮像装置１００においては、図１８（ａ）に示すような従来の固体撮像装置で生じる青波長光感度の低下は起こらない。さらに、導体電極７ａ，７ｂは、金属膜または十分に厚い高濃度不純物多結晶Ｓｉなどの遮光性の材料によって形成されている。これにより、第５の半導体層Ｐ＋層８からフォトダイオード領域に入射された入射光１２ａは、導体電極７ａ，７ｂにおいて吸収または反射される。また、導体電極７ａ，７ｂがフォトダイオード１１２の外周部を囲んで形成されているので、入射光１２ａと導体電極７ａ，７ｂにおいて反射された反射光１２ｃとが、隣接画素に漏洩することが防止され、この入射光１２ａおよび反射光１２ｃは、共に有効に信号電荷として寄与できる。これにより、本固体撮像装置１００においては、混色および解像度低下を抑制することができる。
【００２２】
図１Ａに示した固体撮像装置において、第２の半導体層は、Ｐ型導電型半導体からなるＰ層２である。このＰ型導電型半導体からなるＰ層２に代えて、図１Ｂに示すように、第２の半導体層が、実質的な真正型の半導体からなるｉ層２ｉであってもよい。真正型の半導体は、不純物が混入しないように製造されるが、実際には不可避的に極微量の不純物を含む。このｉ層２ｉを構成する実質的な真正型の半導体層は、固体撮像装置１００としての機能を阻害しない程度であれば、微量のアクセプタ或いはドナー不純物を含んでいても構わない。こうした構成によれば、第３の半導体層Ｎ層５ａ，５ｂと第２の半導体層ｉ層２ｉとはダイオードを形成できる。また、第５の半導体層Ｐ＋層８と信号線Ｎ＋層１との間に十分な電圧が印加されると、前記第５の半導体層Ｐ＋層８の正孔（ホール）は、第２の半導体層ｉ層２ｉの内部に生じた電位勾配によって、信号線Ｎ＋層１に向かって流れる。このようにして、第２の半導体層ｉ層２ｉは、接合トランジスタのチャネルとしても機能する。
【００２３】
図２に本実施形態に係る固体撮像装置１００の回路構成例を示す。固体撮像装置１００は、２次元のマトリクス状に配列された複数の画素１０ａ〜１０ｄと、垂直走査回路２０１と、水平走査回路２０２と、リセット回路２０３と、画素選択線ＹＬ１，ＹＬ２と、信号線ＸＬ１，ＸＬ２と、リセット線ＲＳＬと、信号線ＭＯＳトランジスタＴｒ１，Ｔｒ２と、相関二重サンプリング（ＣＤＳ）出力回路２０４とを主に備えている。本実施形態においては、画素１０ａ〜１０ｄが２行２列に配列された場合について説明するが、本発明に係る固体撮像装置は、これに限定されるものではない。
【００２４】
図２に示すように、各画素１０ａ〜１０ｄに画素選択信号を入力する垂直走査回路２０１が、画素選択線ＹＬ１，ＹＬ２を介して行毎に各画素１０ａ〜１０ｄに接続されている。各画素１０ａ〜１０ｄはまた、列毎に信号線ＸＬ１，ＸＬ２を介してＣＤＳ出力回路２０４に接続されている。各信号線ＸＬ１，ＸＬ２に配置された信号線ＭＯＳトランジスタＴｒ１，Ｔｒ２のゲート電極は、このゲート電極に信号線選択信号を入力する水平走査回路２０２に接続されている。信号線ＸＬ１，ＸＬ２はまた、切替スイッチ部ＳＷ１，ＳＷ２に接続されている。また、リセット動作のためのＭＯＳトランジスタのゲート導体層４ａ，４ｂは、リセット線ＲＳＬを介して、ゲート導体層４ａ，４ｂにリセット信号を入力するリセット回路２０３に接続されている。さらに、画素１０ａ〜１０ｄのフォトダイオード１１２上の導体電極７ａ，７ｂは、外部電圧Ｖｐｇに繋がっている。本回路構成の動作により、各画素１０ａ〜１０ｄの信号電流が逐次ＣＤＳ出力回路２０４から読み出される。
【００２５】
次に、図１Ａ〜図３を参照しながら、本実施形態に係る固体撮像装置１００の基本動作について説明する。なお、図３（ａ）の電位分布図においては、区別のため、蓄積した信号電荷をハッチングで示す。
本装置の基本動作は、信号電荷蓄積動作と、信号読み出し動作と、リセット動作と、から構成される。
【００２６】
信号電荷蓄積動作においては、光、Ｘ線または電子線などの電磁エネルギー波の照射により発生した信号電荷をフォトダイオード１１２に蓄積する。
信号読み出し動作においては、第５の半導体層Ｐ＋層８と第１の半導体層Ｎ＋層１近傍の第２の半導体層Ｐ層２との間に流れる電流を測定することにより、フォトダイオード１１２に蓄積された信号電荷を測定する。フォトダイオード１１２を増幅用接合トランジスタのゲートとすると、第１の半導体層Ｎ＋層１近傍の第２の半導体層Ｐ層２と第５の半導体層Ｐ＋層８との間に流れる電流は、フォトダイオード１１２に蓄積された信号電荷に応じて変化する。そのため、この電流を測定することにより、蓄積された信号電荷量を読み出すことができる。
リセット動作においては、ＭＯＳトランジスタ１１１のゲート導体層４ａ，４ｂにオン電圧を印加してフォトダイオード１１２に蓄積した信号電荷を第１の半導体層Ｎ＋層１に流して除去する。
【００２７】
図３（ａ）に信号電荷蓄積動作期間における図１Ａ中のＡ−Ａ’線に沿った電位分布図を示す。ΦＰＲは、信号電荷が蓄積されていないときの第３の半導体層Ｎ層５ａ，５ｂ内の最も深い電位である。
信号電荷蓄積動作期間において、第４の半導体層Ｐ＋層６ａ，６ｂの電位がグランド電位または、グランド電位近くの電位になるように、導体電極７ａ，７ｂの電圧Ｖｐｇを設定する。例えば、Ｖｐｇ＝０Ｖ，信号線ＸＬの電圧ＶＸＬＲ＝０Ｖ，画素選択線ＹＬの電圧ＶＹＬＲ＝０Ｖに設定することができる。これにより、図３（ａ）に示すような電位分布になり、第３の半導体層Ｎ層５ａ，５ｂの領域に、ハッチングで示すように信号電荷が蓄積する。
また、第４の半導体層Ｐ＋層６ａ，６ｂの電位がグランド電位またはグランド電位近くの電位に設定されることにより、第４の半導体層Ｐ＋層６ａ，６ｂには多くのホール３０が蓄積される。このホール３０は、第４の半導体層Ｐ＋層６ａ，６ｂと第５の半導体層Ｐ＋層８との間にある第２の半導体層Ｐ層２から供給される。絶縁膜３ａ，３ｂと第４の半導体層Ｐ＋層６ａ，６ｂとの界面のトラップ順位から熱的に発生し、暗電流の原因となる電子は、第４の半導体層Ｐ＋層６ａ，６ｂに蓄積されたホール３０と再結合して消滅する。これにより、暗電流の発生を防止することができる。
【００２８】
暗電流を抑制するために、例えば、第５の半導体層Ｐ＋層８と第４の半導体層Ｐ＋層６ａ，６ｂとを接続して、第４の半導体層Ｐ＋層６ａ，６ｂの電位をグランド電位に設定することもできる。しかしながら、その場合、第４の半導体層Ｐ＋層６ａ，６ｂが常にグランド電位に固定されているわけではないので、撮像動作において変動する第５の半導体層Ｐ＋層８の電位の影響を受けやすくなる。それに対し、本実施形態に係る固体撮像装置１００においては、第４の半導体層Ｐ＋層６ａ，６ｂの電位が導体電極７ａ，７ｂにより設定されるため、第５の半導体層Ｐ＋層８の電位変動によって生じ得るノイズ等による画像特性の低下を防止することができる。
【００２９】
図３（ｂ）は、信号読み出し動作期間における、フォトダイオード１１２に信号電荷が蓄積されていないときの画素構造図であり、その場合におけるフォトダイオード１１２の空乏層９（９ａ，９ｂ）を破線で示している。本実施形態において、フォトダイオード１１２に信号電荷が蓄積されていない場合、フォトダイオード１１２の空乏層９ａ，９ｂは、第２の半導体層Ｐ層２のうちフォトダイオード１１２が形成される上部領域の一部に形成されている。フォトダイオード１１２に信号電荷が蓄積されると、図３（ｃ）に示すように、空乏層９ａ，９ｂの幅が減少し、第２の半導体層Ｐ層２に形成される増幅用接合トランジスタのチャネル幅が増大する。信号読み出し動作期間において、増幅用接合トランジスタのチャネル幅、即ち、蓄積信号電荷量に応じた電流がこのチャネルに流れる。
信号読み出し動作においても、第４の半導体層Ｐ＋層６ａ，６ｂの電位がほぼグランド電位になるように、導体電極７ａ，７ｂの電圧を設定することができるので、第４の半導体層Ｐ＋層６ａ，６ｂの表面にホール３０を蓄積させることができる。これにより、ＭＯＳトランジスタ１１１のゲート導体層４ａ，４ｂの電圧変動によるフォトダイオード電位への影響が小さくなり、本実施形態に係る固体撮像装置１００は安定に動作することができる。
【００３０】
図３（ｄ）にリセット動作期間における図１Ａ中のＢ−Ｂ’線に沿った電位分布図を示す。リセット動作期間において、第５の半導体層Ｐ＋層８の電位ＶＹＬＲ、信号電荷が蓄積されていないときの第３の半導体層Ｎ層５ａ，５ｂ内の最も深い電位Φｐｍ、ＭＯＳトランジスタのゲート導体層４ａ，４ｂにオン電圧が印加されたときの第２の半導体層Ｐ層２のＭＯＳトランジスタ１１１のチャネル電位Φｒｇ、第１の半導体層Ｎ＋層１の電位ＶＸＬＲの順番で深くなるように、信号線ＸＬの電圧ＶＸＬＲ、画素選択線ＹＬの電圧ＶＹＬＲ、および導体電極７ａ，７ｂの電圧Ｖｐｇを設定する。このような電位関係によって、フォトダイオード１１２に蓄積されている信号電荷は、フォトダイオード１１２に残存することなく第１の半導体層Ｎ＋層１に除去される。そのため、残像の発生が防止され、さらに、信号電荷が信号線ＸＬに転送された後にはリセットＭＯＳトランジスタ１１１のチャネルに流れる電流がないことによりｋＴＣノイズの発生が防止される。また、第３の半導体層Ｎ層５ａ，５ｂの電位Φｐｍは、導体電極７ａ，７ｂの電圧Ｖｐｇにより制御され得る。そのため、リセット動作期間において最も深い第１の半導体層Ｎ＋層１の電位ＶＸＬＲが浅くなるように、第３の半導体層Ｎ層５ａ，５ｂの電位Φｐｍを設定することができる。これにより、固体撮像装置１００の駆動電圧を低くすることができる。
【００３１】
（第２の実施形態）
図４に本発明の第２の実施形態に係る固体撮像装置１００ａを説明するための、隣接した２画素１０ｅ，１０ｆの画素断面図を示す。なお、第１の実施形態に係る固体撮像装置１００と同一部分には同一の数字を付す。また区別のため、画素１０ｅに含まれる部分にはａａおよびａｂを、画素１０ｆに含まれる部分にはｂａおよびｂｂを付す。第１の実施形態との違いは、画素１０ｅ，１０ｆの導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂがゲート導体層４ａａ，４ａｂ，４ｂａ，４ｂｂの近傍で繋がっていることである。本実施形態においては、導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂと、隣接した画素の導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂ同士を接続する配線導体層１３ａ〜１３ｃと、から画素選択線が構成される。なお、本実施形態において、導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂと配線導体層１３ａ〜１３ｃとは、一体に形成されている。
【００３２】
導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂおよび配線導体層１３ａ〜１３ｃは、金属膜または十分に厚い高濃度不純物多結晶Ｓｉなどの遮光性の材料によって形成されている。そのため、例えば、画素１０ａの第５の半導体層Ｐ＋層８ａに入射した光（入射光）１２ａは、導体電極７ａｂ，７ｂａおよび配線導体層１３ｂにより反射される。この反射された光（反射光）１２ｃは画素１０ｅで有効な信号電荷を発生させる。そして、図４に点線矢印で示すような隣接画素１０ｆへの漏洩光１２ｂは生じない。さらに、導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂがゲート導体層４ａａ，４ａｂ，４ｂａ，４ｂｂの近傍で繋がっていることによって、画素間隙１１ａ，１１ｂ，１１ｃに入射した光（画素間隙への漏洩光）１４は、図４に示すように、配線導体層１３ａ〜１３ｃによって反射または吸収される。そのため、光１４が、画素１０ｅ，１０ｆの底部に到達する間にゲート電極４ａａ，４ａｂ，４ｂａ，４ｂｂと導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂとの間隙などの光学路から画素１０ｅ，１０ｆの第２の半導体層Ｐ層２ａ，２ｂに侵入することを防止できる。これにより、混色の発生および解像度の低下を防止することができる。
【００３３】
図４では導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂが、図面で示された方向（図面に対し水平な方向）に配列された画素１０ｅ，１０ｆ同士を接続している場合について示しているが、図面に対し垂直方向に配列された画素同士を接続してもよい。この場合においても、同様に混色の発生および解像度低下を防止することができる。
さらに、図２に示すように、本実施形態に係る固体撮像装置１００ａの感光領域にある全画素１０ａ〜１０ｄの導体電極７ａ，７ｂを接続して、一つの外部電圧Ｖｐｇに接続することができる。この場合、感光領域の画素間隙１１ａ〜１１ｃ全面を覆うように導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂおよび配線導体層１３ａ〜１３ｃが形成されるので、画素間隙１１ａ〜１１ｃに入射した光が第２の半導体層Ｐ層２ａ，２ｂに入射することをほぼ完全に防止することができる。
【００３４】
（第３の実施形態）
図５に本発明の第３の実施形態に係る固体撮像装置１００ｂを説明するための２画素１０ｅ，１０ｆの画素断面図を示す。なお、第２の実施形態に係る固体撮像装置１００ａと同一部分には同一符号を付す。第２の実施形態に係る固体撮像装置１００ａにおいては、導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂがゲート導体層４ａａ，４ａｂ，４ｂａ，４ｂｂの近傍で繋がっている。これに対し、本実施形態に係る固体撮像装置１００ｂにおいては、各画素１０ｅ，１０ｆの画素間隙１１ａ〜１１ｃのうち、導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂの間およびゲート導体層４ａａ，４ａｂ，４ｂａ，４ｂｂの間の両方、またはどちらかの一方に埋め込み導体層１５ａ〜１５ｃ，１６ａ〜１６ｃを埋め込んでいる。図５は、両方に埋め込み導体層１５ａ〜１５ｃ，１６ａ〜１６ｃを埋め込んだ場合について示している。この場合、導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂとゲート導体層４ａａ，４ａｂ，４ｂａ，４ｂｂとの配線方向が同じである。なお、両者の配線が直交した方向に取り出されている場合には、図５において、導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂおよび導体ゲート層４ａａ，４ａｂ，４ｂａ，４ｂｂのいずれか一方にのみ埋め込み導体層１５ａ〜１５ｃ，１６ａ〜１６ｃが示される。
【００３５】
埋め込み導体層１５ａ〜１５ｃ，１６ａ〜１６ｃは、金属膜または十分に厚い高濃度不純物多結晶Ｓｉなどの遮光性の材料によって形成されている。そのため、例えば、画素１０ｅの第５の半導体層Ｐ＋層８ａに入射した光１２ａは、ゲート導体層４ａｂ，４ｂａおよび導体電極７ａｂ，７ｂａにおいて反射される。この反射された光（反射光）１２ｃは画素１０ｅで有効な信号電荷を発生させる。また、入射光１２ａおよび反射光１２ｃが、ゲート導体層４ａａ，４ａｂ，４ｂａ，４ｂｂと導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂとの間隙から漏洩しても、漏洩した光は、埋め込み導体層１５ａ〜１５ｃ，１６ａ〜１６ｃによって反射または吸収される。そのため、入射光１２ａおよび反射光１２ｃが、隣接画素１０ｅ，１０ｆの第２の半導体層Ｐ層２ａ，２ｂに侵入することをより効果的に防止することができる。これにより、解像度の低下、または混色の発生をより効果的に防止することができる。
【００３６】
（第４の実施形態）
図６に本発明の第４の実施形態に係る固体撮像装置１００ｃを説明するための画素構造を示す。なお、第２の実施形態に係る固体撮像装置１００ａと同一部分には同一符号を付す。本図は、第２の半導体層Ｐ層２ａ，２ｂ、ゲート導体層４ａｂ，４ｂａ、第３の半導体層Ｎ層５ａｂ，５ｂａ、第４の半導体層Ｐ＋層６ａｂ，６ｂａ、導体電極７ａｂ，７ｂａ、および第５の半導体層Ｐ＋層８ａ，８ｂを含む領域を拡大した画素断面図である。ここで、導電電極７ａｂ，７ｂａは、配線導体層１３ｂを介して互いに接続されている。第２の実施形態に係る固体撮像装置１００ａとの違いは、ゲート導体層４ａｂ，４ｂａを覆うように設けられた絶縁膜１７ａｂ，１７ｂａを介して、導体電極７ａｂ，７ｂａが、少なくともゲート導体層４ａｂ，４ｂａの一部と重なって形成されている点である。
【００３７】
本固体撮像装置１００ｃにおいては、ゲート導体層４ａｂ，４ｂａと導体電極７ａｂ，７ｂａとの間に隙間がないため、この隙間からの光の漏洩が起こらない。そのため、隣接画素への光漏洩をより効果的に防止することができる。
【００３８】
本実施形態においては、導体電極７ａｂ，７ｂａ同士が繋がっている場合について説明したが、第１の実施形態に係る固体撮像装置１００のように導体電極７ａ，７ｂ同士が繋がっていない場合であっても、導体電極７ａ，７ｂがゲート導体層４ａ，４ｂと重なるように形成されることにより、上記と同様に、隣接画素への光漏洩をより効果的に防止することができる。
【００３９】
次に、第４の実施形態に係る固体撮像装置１００ｃの製造方法について、図７〜図１５を参照しながら、説明する。
【００４０】
まず、図７に示すように、シリコン（ＳｉＯ２）基板上に、Ｐ型シリコン層３０１、シリコン窒化膜３０２およびシリコン酸化膜３０３を堆積する。その後、エッチング等により、図８に示すように、島状半導体層３０４ａ，３０４ｂを形成する。次に、例えば、酸素雰囲気中で基板を加熱して、シリコン表面を酸化することによりシリコン酸化膜３０５を形成する。次にポリシリコンを堆積し、エッチバックすることにより、図９に示すようにサイドウォール状のポリシリコン膜３０６を形成する。
【００４１】
次に、イオン注入法などによりＰ型シリコン層３０１にリン等を注入することで第１の半導体層Ｎ＋層１ａ，１ｂを形成する。その後、ポリシリコン膜３０６およびシリコン酸化膜３０５を剥離する。次に、シリコン酸化膜層３０７を形成し、ゲート酸化によりゲート酸化膜３０８を形成し、図１０に示すように、モノシラン（ＳｉＨ４）の熱分解によるＣＶＤ法でポリシリコン膜３０９を堆積する。次に、ポリシリコン膜３０９上のゲート導体層４ａａ，４ａｂ，４ｂａ，４ｂｂを定義する領域上にシリコン酸化膜（ＳｉＯ２膜）３１０を形成する。次に、ＳｉＯ２膜３１０若しくはレジスト膜をマスクにしてゲート導体層４ａａ，４ａｂ，４ｂａ，４ｂｂ以外のポリシリコン膜３０９をエッチングして除去し、図１１に示すように、ゲート導体層４ａａ，４ａｂ，４ｂａ，４ｂｂを形成する。その後、ＳｉＯ２膜３１０を除去し、ゲート導体層４ａａ，４ａｂ，４ｂａ，４ｂｂのポリシリコンを酸化して、絶縁膜１７ａａ，１７ａｂ，１７ｂａ，１７ｂｂを形成する。
【００４２】
次に、リン等をイオン注入法などによりＰ型シリコン層３０１に注入し、第３の半導体層Ｎ層５ａａ，５ａｂ，５ｂａ，５ｂｂを形成する。さらにボロン等をイオン注入法などにより第３の半導体層Ｎ層５ａａ，５ａｂ，５ｂａ，５ｂｂに注入し、図１２に示すように、第４の半導体層Ｐ＋層６ａａ，６ａｂ，６ｂａ，６ｂｂを形成する。その後、シリコン窒化膜３０２を剥離する。次に、酸化シリコン又は窒化シリコンを堆積し、平坦化およびエッチバックすることにより、シリコン酸化膜３１１ａを形成する。露出している半導体層を酸化して、シリコン酸化膜３１２を形成し、ボロン等を注入することにより、図１３に示すように、第５の半導体層Ｐ＋層８ａ，８ｂを形成する。その後、シリコン酸化膜３１２を剥離し、図１４に示すように、導体電極７ａｂ，７ｂａとゲート導体層４ａｂ，４ｂａとが重なる部分の深さまでシリコン酸化膜３１１ａをエッチングして除去し、シリコン酸化膜３１１ｂを形成する。次に、ゲート導体層４ａａ，４ａｂ，４ｂａ，４ｂｂのポリシリコンを酸化する。その後、基板全面に金属膜を真空蒸着、スパッタリング等により形成し、これをパターニングすることにより、図１５に示すように、導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂと、導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂ同士を接続する配線導体層１３ａ〜１３ｃと、を形成することができる。
このような工程により、第４の実施形態に係る固体撮像装置１００ｃの画素構造が得られる。
【００４３】
（第５の実施形態）
図１６（ａ）を参照しながら、本発明の第５の実施形態に係る固体撮像装置１００ｄについて説明する。本図は、図１に示す画素１０の一部分を拡大したものである。
第５の半導体層Ｐ＋層８から第１の半導体層Ｎ＋層１に向かう方向において、導体電極７ａ，７ｂの電極上端２０ａ，２０ｂ、第４の半導体層Ｐ＋層６ａ，６ｂのＰ＋層上端１９ａ，１９ｂ、第３の半導体層Ｎ層５ａ，５ｂのＮ層上端１８ａ，１８ｂの順に第５の半導体層Ｐ＋層８から離れて形成されている。
【００４４】
導体電極７ａ，７ｂの電極上端２０ａ，２０ｂと第４の半導体層Ｐ＋層６ａ，６ｂのＰ＋層上端１９ａ，１９ｂとの間にある第２の半導体層Ｐ層２の表面領域２１ａ，２１ｂの電位は導体電極７ａ，７ｂに印加される電圧により制御される。これにより、第４の半導体層Ｐ＋層６ａ，６ｂの電位は、撮像動作期間において電圧変化する第５の半導体層Ｐ＋層８の電圧からの影響を受け難くなる。そのため、導体電極７ａ，７ｂに印加する電圧により、安定して第４の半導体層Ｐ＋層６ａ，６ｂの電位を設定することができる。
【００４５】
さらに、第３の半導体層Ｎ層５ａ，５ｂのＮ層上端１８ａ，１８ｂが、第４の半導体層Ｐ＋層６ａ，６ｂのＰ＋層上端１９ａ，１９ｂよりも第２の半導体層Ｐ層２の上面から離れて設けられているので、第４の半導体層Ｐ＋層６ａ，６ｂが第２の半導体層Ｐ層２と接する面積が増加する。このため、第２の半導体層Ｐ層２から第４の半導体層Ｐ＋層６ａ，６ｂにホール３０が安定して供給される。本実施形態においては、フォトダイオードに蓄積される信号電荷が電子であるため、その反対極性の電荷であるホールが供給される。これにより、暗電流の発生を安定して防止することができる。
【００４６】
また、図１６（ｂ）に示すように、第４の半導体層Ｐ＋層６ａ，６ｂのＰ＋層上端１９ａ，１９ｂと第３の半導体層Ｎ層５ａ，５ｂのＮ層上端１８ａ，１８ｂとの位置が一致していてもよい。このような構成においても、第２の半導体層Ｐ層２から第４の半導体層Ｐ＋層６ａ，６ｂにホールが供給されるので、暗電流の発生を防止することができる。
【００４７】
（第６の実施形態）
図１７（ａ）〜図１７（ｃ）に本発明の第６の実施形態に係る固体撮像装置１００ｅを説明するための画素１０の構造を示す。なお、第１の実施形態に係る固体撮像装置１００と同一部分には同一符号を付す。
【００４８】
図１７（ａ）に示すように、信号読み出し動作期間において、フォトダイオード１１２に信号電荷が蓄積されていないときにフォトダイオード１１２の空乏層９ｃが、第２の半導体層Ｐ層２のうちフォトダイオード１１２が形成される上部領域を占有している。このようなフォトダイオード１１２の空乏層９ｃの状態は、第３の半導体層Ｎ層５ａ，５ｂおよび第２の半導体層Ｐ層２の層厚、不純物濃度などを適宜調整し、さらにフォトダイオード１１２上の導体電極７ａ，７ｂに印加する電圧を適宜設定することにより形成され得る。
空乏層９ｃが、第２の半導体層Ｐ層２の上部領域を占有している場合には、増幅用接合トランジスタの第５の半導体層Ｐ＋層８と第１の半導体層Ｎ＋層１近傍の第２の半導体層Ｐ層２との間に電流を流すためのチャネルは形成されていない。
【００４９】
フォトダイオード１１２に信号電荷が蓄積されていると、信号読み出し動作期間では、図１７（ｂ）に示すようにフォトダイオード１１２の空乏層９ａ，９ｂ幅が減少し、第２の半導体層Ｐ層２に増幅用接合トランジスタのチャネルが形成されて、蓄積信号電荷に応じた電流がこのチャネルに流れる。
【００５０】
図１７（ｃ）は、信号電荷蓄積動作期間において、フォトダイオード１１２に信号電荷が蓄積されていないときの空乏層９ｃを記入した画素構造図である。信号電荷蓄積動作期間においては、通常、例えば第１の半導体層Ｎ＋層１の電圧ＶＸＬＲ＝０Ｖ、第５の半導体層Ｐ＋層８の電圧ＶＹＬＲ＝０Ｖ、外部電圧Ｖｐｇ＝０Ｖに設定する。
【００５１】
図１７（ｃ）に示すように、信号電荷蓄積動作期間において、信号電荷が蓄積されていないときには、空乏層９ｃが第２の半導体層Ｐ層２の上部領域を占有して形成されている。空乏層９ｃが第２の半導体層Ｐ層２を占有していないと、空乏層９ｃがない第２の半導体層Ｐ層２において発生した信号電荷は拡散して、第５の半導体層Ｐ＋層８または第１の半導体層Ｎ＋層１に到達する。これにより第２の半導体層Ｐ層２で発生した信号電荷は、信号として無効になる。これに対して、空乏層９ｃが第２の半導体層Ｐ層２の上部領域を占めることにより信号電荷は有効にフォトダイオード１１２に蓄積される。特に照射光量の少ない状態において、発生する信号電荷を効果的にフォトダイオード１１２に捕獲し、蓄積することができる。
【００５２】
また、信号電荷蓄積動作期間において、信号電荷が蓄積されていないときは、増幅用接合トランジスタのチャネルがピンチオフされているので、例えば、画素選択線への飛び込みノイズにより、第５の半導体層Ｐ＋層８からホールが第２の半導体層Ｐ層２に注入されようとしても、空乏層９ｃによりこのようなホール注入が防止される。
【００５３】
このように、信号読み出し動作期間および信号電荷蓄積動作期間において、フォトダイオード１１２に信号電荷が蓄積されていないときにフォトダイオード１１２の空乏層９ｃが第２の半導体層Ｐ層２の上部領域を占有するように形成されることによって、良好な低照度特性を有する固体撮像装置を提供することができる。
【００５４】
上記第１〜第６の実施形態においては、第１の半導体層がＮ＋層である場合について説明を行ったが、第１の半導体層をＰ＋層にして、同様に第２の半導体層をＮ層、第３の半導体層をＰ層、フォトダイオード表面の第４半導体層をＮ＋層、第５半導体層をＮ＋層と、半導体層の極性を逆にした固体撮像装置においても同様の作用効果を得ることができる。その場合、信号電荷として、フォトダイオードにホールが蓄積されるので、導体電極の電圧Ｖｐｇは、第４の半導体層の表面に電子を蓄積するように設定される。
【００５５】
また、上記第１、第２、第４〜第６の実施形態においては、第１の半導体層Ｎ＋層１に繋がった配線と第５の半導体層Ｐ＋層８に繋がった配線の配置方向が直交している場合について説明したが、第１の半導体層Ｎ＋層１がリセット動作における信号電荷除去用ドレイン専用として用いる場合は、直交している必要はない。
【００５６】
上記第１〜第６の実施形態において、１個の画素、または２個の画素を用いて説明を行ったが、画素が１次元または２次元状に複数、配置されていてもよい。
【００５７】
また、上記第１〜第６の実施形態における画素配置は、１次元画素配置では直線状、ジグザグなど、２次元画素配置では直線格子状、ハニカム状などであってよいが、これに限定されるものではない。
【００５８】
本発明に係る固体撮像装置においては、少なくともダイオードと、第４の半導体層Ｐ＋層６ａ，６ｂと、第５の半導体層Ｐ＋層８とが島状形状内に形成されているが、この島状半導体は、円柱、６角形、または他の形状であってよい。
【００５９】
上記第２〜第４の実施形態においては、導体電極７ａａ，７ａｂ，７ｂａ，７ｂｂ、導体層１３ａ〜１３ｃ、埋め込み導体層１５ａ〜１５ｃ，１６〜１６ｃを材料として区別していたが、同じ材料であっても同様の効果を得ることは言うまでもない。
【００６０】
また、上記第１〜第６の実施形態においては、光照射により画素内で信号電荷を発生する固体撮像装置について説明したが、可視光、紫外線、赤外線、Ｘ線、放射線、電子線などの電磁エネルギー波の照射により画素に信号電荷が発生するものにも本発明が適用されることは言うまでもない。
【００６１】
また、上記第１〜第６の実施形態においては、ＭＯＳトランジスタは第２の半導体層Ｐ層２をチャネルとしているが、例えば、イオン注入などにより、第２の半導体層Ｐ層２の領域に不純物を注入することによって、チャネルを形成してもよい。
【００６２】
また、第１の半導体層１は、基板上において、画素間で連続して形成されてもよいし、画素毎に形成されてもよい。画素毎に第１の半導体層１が形成される場合、第１の半導体層１は互いに、他の金属配線によって接続され得る。また、第１の半導体層１と第２の半導体層２とは、全面で接触（接合）する必要はなく、一部で接触していてもよい。さらに、第１の半導体層１の一部を他の半導体層に置換する等してもよい。
【００６３】
また、上記第１〜第６の実施形態においては、ＭＯＳトランジスタのゲート導体層４ａ，４ｂおよび導体電極７ａ，７ｂなどが単一材料から構成される場合について説明したが、例えば、金属層、多結晶シリコン層などの複数の層から構成されてもよい。
【００６４】
また、上記第１〜第６の実施形態に係る固体撮像装置において、導体電極７ａ，７ｂに印加する電圧Ｖｐｇは、信号電荷蓄積動作期間、信号読み出し動作期間およびリセット動作期間の全期間にわたってほぼ同一であってもよいし、第４の半導体層Ｐ＋層６ａ，６ｂに第２の半導体層Ｐ層２からホールを供給し、蓄積することができれば、電圧Ｖｐｇを変動させてもよい。
【００６５】
また、上記第１〜第６の実施形態においては、第５の半導体層Ｐ＋層８から第１の半導体層Ｎ層１に向かう方向に、第４の半導体層Ｐ＋層６ａ，６ｂのＰ＋層上端１９ａ，１９ｂと導体電極７ａ，７ｂの電極上端２０ａ，２０ｂの位置が揃っている場合、およびＰ＋層上端１９ａ，１９ｂが電極上端２０ａ，２０ｂよりも第５の半導体層８から離れている場合について説明した。しかしながら、第４の半導体層Ｐ＋層６ａ，６ｂと第５の半導体層Ｐ＋層８とが第２の半導体層Ｐ層２によって離隔されていれば、第２の半導体層Ｐ層２から第４の半導体層Ｐ＋層６ａ，６ｂにホールが供給されるので、電極上端２０ａ，２０ｂがＰ＋層上端１９ａ，１９ｂよりも第５の半導体層Ｐ＋層８から離れていてもよい。
【符号の説明】
【００６６】
１，１ａ，１ｂ  第１の半導体層Ｎ＋層
２，２ａ，２ｂ  第２の半導体層Ｐ層
３ａ，３ｂ，３ａａ，３ａｂ，３ｂａ，３ｂｂ，６３ａ，６３ｂ  絶縁膜（ＳｉＯ２膜）
４ａ，４ｂ，４ａａ，４ａｂ，４ｂａ，４ｂｂ，６４ａ，６４ｂ  ゲート導体層
５ａ，５ｂ，５ａａ，５ａｂ，５ｂａ，５ｂｂ  第３の半導体層Ｎ層
６ａ，６ｂ，６ａａ，６ａｂ，６ｂａ，６ｂｂ  第４の半導体層Ｐ＋層
７ａ，７ｂ，７ａａ，７ａｂ，７ｂａ，７ｂｂ  導体電極
８，８ａ，８ｂ  第５の半導体層Ｐ＋層
９，９ａ〜９ｃ  空乏層
１０，１０ａ〜１０ｆ  画素
１１ａ〜１１ｃ  画素間隙
１２ａ，６９ａ  入射光（光）
１２ｂ，６９ｂ  漏洩光（光）
１２ｃ  反射光
１３ａ〜１３ｃ  配線導体層
１４  画素間隙への漏洩光
１５ａ〜１５ｃ，１６ａ〜１６ｃ  埋め込み導体層
１７ａａ，１７ａｂ，１７ｂａ，１７ｂｂ  絶縁膜
１８ａ，１８ｂ  Ｎ層上端
１９ａ，１９ｂ  Ｐ＋層上端
２０ａ，２０ｂ  電極上端
２１ａ，２１ｂ  第２の半導体層Ｐ層２の表面領域
３０  ホール
５０  信号電荷
５１  信号電荷蓄積部の電位井戸
５２  照射光（光）
５３  Ｐ型半導体基板
５４ａ，５４ｂ  シリコン酸化膜（ＳｉＯ２膜）
５５  転送ゲート電極下チャネル
５６  増幅ＭＯＳトランジスタ
５７  選択ゲートＭＯＳトランジスタ
５８  リセットＭＯＳトランジスタ
５９  信号線
６０  島状半導体（画素）
６１  信号線Ｎ＋層
６２  Ｐ型半導体層
６５ａ，６５ｂ  Ｎ型半導体層
６６  Ｐ＋層
６７ａ，６７ｂ  画素選択線
６８ａ，６８ｂ  絶縁層
１００，１００ａ〜１００ｅ  固体撮像装置
１１１  ＭＯＳトランジスタ
１１２  フォトダイオード
２０１  垂直走査回路
２０２  水平走査回路
２０３  リセット回路
２０４  相関二重サンプリング（ＣＤＳ）出力回路
３０１  Ｐ型シリコン層
３０２  シリコン窒化膜
３０３，３１０，３１１ａ，３１１ｂ，３１２  シリコン酸化膜（ＳｉＯ２膜）
３０４ａ，３０４ｂ  島状半導体層
３０５  シリコン酸化膜
３０６，３０９  ポリシリコン膜
３０７  シリコン酸化膜層
３０８  ゲート酸化膜
ＸＬ１，ＸＬ２  信号線
ＹＬ１，ＹＬ２  画素選択線
ＲＳＬ  リセット線
Ｔｒ１，Ｔｒ２  信号線ＭＯＳトランジスタ
ＳＷ１，ＳＷ２  切替スイッチ
【図１Ａ】
2011211161.tif 000003
【図１Ｂ】
2011211161.tif 000004
【図２】
2011211161.tif 000005
【図３】
2011211161.tif 000006
【図４】
2011211161.tif 000007
【図５】
2011211161.tif 000008
【図６】
2011211161.tif 000009
【図７】
2011211161.tif 000010
【図８】
2011211161.tif 000011
【図９】
2011211161.tif 000012
【図１０】
2011211161.tif 000013
【図１１】
2011211161.tif 000014
【図１２】
2011211161.tif 000015
【図１３】
2011211161.tif 000016
【図１４】
2011211161.tif 000017
【図１５】
2011211161.tif 000018
【図１６】
2011211161.tif 000019
【図１７】
2011211161.tif 000020
【図１８】
2011211161.tif 000021
【図１９】
2011211161.tif 000022