(57)【要約】【課題】画素回路及びそれを利用した有機発光ダイオード（ＯＬＥＤ）ディスプレイを提供する。【解決手段】ＯＬＥＤと、一側端子が第１電源に接続され、他側端子が第１ノードに接続されたストレージキャパシタＣｓｔと、ゲート電極が第１走査線に接続され、第１電極が第１ノードに接続され、第２電極がＯＬＥＤのアノード電極に接続された第３トランジスタＴ３と、ゲート電極が第１走査線に接続され、第１電極がデータ線に接続され、第２電極が第２ノードに接続された第２トランジスタＴ２と、ゲート電極が発光制御線に接続され、第１電極が第１電源に接続され、第２電極が第２ノードに接続された第４トランジスタＴ４と、ゲート電極が第１ノードに接続され、第１電極が第２ノードに接続され、第２電極がＯＬＥＤのアノード電極に接続された第１トランジスタＴ１と、を備え、第１走査線から第１走査信号のパルス幅の制御を通じて第１ノードの電圧を調節することによって、前記ＯＬＥＤに伝えられる電流を制御する。【選択図】図４
2011107685.tif 000002
【特許請求の範囲】
【請求項１】
有機発光ダイオード（ＯＬＥＤ）と、
一側端子が第１電源に接続され、他側端子が第１ノードに接続されたストレージキャパシタと、
ゲート電極が第１走査線に接続され、第１電極が前記第１ノードに接続され、第２電極が前記ＯＬＥＤのアノード電極に接続された第３トランジスタと、
ゲート電極が前記第１走査線に接続され、第１電極がデータ線に接続され、第２電極が第２ノードに接続された第２トランジスタと、
ゲート電極が発光制御線に接続され、第１電極が前記第１電源に接続され、第２電極が前記第２ノードに接続された第４トランジスタと、
ゲート電極が前記第１ノードに接続され、第１電極が前記第２ノードに接続され、第２電極が前記ＯＬＥＤのアノード電極に接続された第１トランジスタと、を備え、
前記第１走査線から第１走査信号のパルス幅の制御を通じて前記第１ノードの電圧を調節することによって、前記ＯＬＥＤに伝えられる電流を制御することを特徴とする画素回路。
【請求項２】
前記第２トランジスタは、
前記第１走査信号に応答して、前記データ線からデータ信号を前記第２ノードに伝達することを特徴とする請求項１に記載の画素回路。
【請求項３】
前記第３トランジスタは、
前記第１走査線から第１走査信号に応答して、前記第１トランジスタをダイオードに連結させることを特徴とする請求項１または２に記載の画素回路。
【請求項４】
前記第４トランジスタは、
前記発光制御線から発光制御信号に応答して、前記第１電源電圧を前記第２ノードに伝達することを特徴とする請求項１から３のいずれかに記載の画素回路。
【請求項５】
前記第１走査信号のパルス幅は、前記発光制御信号のパルス幅より狭いことを特徴とする請求項４に記載の画素回路。
【請求項６】
ゲート電極と第１電極とが第２走査線に共通接続され、第２電極が前記第１ノードに接続された第５トランジスタをさらに備えることを特徴とする請求項１から５のいずれかに記載の画素回路。
【請求項７】
ゲート電極が前記発光制御線に接続され、前記第１トランジスタと前記ＯＬＥＤとの間に接続された第６トランジスタをさらに備えることを特徴とする請求項６に記載の画素回路。
【請求項８】
前記第１ないし第６トランジスタは、ＰＭＯＳトランジスタであることを特徴とする請求項７に記載の画素回路。
【請求項９】
走査線に走査信号を供給する第１走査駆動部と、
発光制御線に発光信号を供給する第２走査駆動部と、
データ線にデータ信号を供給するデータ駆動部と、
前記走査線、発光制御線及びデータ線が交差する位置に配された画素回路と、
前記それぞれの画素回路の発光輝度を制御するために、前記第１走査駆動部を制御する輝度制御信号を生成する輝度制御信号生成部と、を備え、
前記それぞれの画素回路は、
ＯＬＥＤと、
一側端子が第１電源に接続され、他側端子が第１ノードに接続されたストレージキャパシタと、
ゲート電極が第１走査線に接続され、第１電極が前記第１ノードに接続され、第２電極が前記ＯＬＥＤのアノード電極に接続された第３トランジスタと、
ゲート電極が第１走査線に接続され、第１電極がデータ線に接続され、第２電極が第２ノードに接続された第２トランジスタと、
ゲート電極が発光制御線に接続され、第１電極が前記第１電源に接続され、第２電極が前記第２ノードに接続された第４トランジスタと、
ゲート電極が前記第１ノードに接続され、第１電極が前記第２ノードに接続され、第２電極が前記ＯＬＥＤのアノード電極に接続された第１トランジスタと、を備えることを特徴とするＯＬＥＤディスプレイ。
【請求項１０】
前記第１走査線から、第１走査信号のパルス幅制御を通じて前記第１ノードの電圧を調節することによって、前記ＯＬＥＤに伝えられる電流を制御することを特徴とする請求項９に記載のＯＬＥＤディスプレイ。
【請求項１１】
前記第１走査駆動部は、
前記輝度制御信号に対応する幅を持つ走査信号を生成し、前記生成した走査信号を前記走査線に供給することを特徴とする請求項１０に記載のＯＬＥＤディスプレイ。
【請求項１２】
前記第２トランジスタは、
前記第１走査信号に応答して、前記データ線からデータ信号を前記第２ノードに伝達し、
前記第３トランジスタは、
前記第１走査線から第１走査信号に応答して、前記第１トランジスタをダイオードに連結させ、
前記第４トランジスタは、
前記発光制御線から発光制御信号に応答して、前記第１電源の電圧を前記第２ノードに伝達することを特徴とする請求項１０または１１に記載のＯＬＥＤディスプレイ。
【請求項１３】
前記第１走査信号のパルス幅は、前記発光制御信号のパルス幅より狭いことを特徴とする請求項１２に記載のＯＬＥＤディスプレイ。
【請求項１４】
ゲート電極と第１電極とが前記第２走査線に共通接続され、第２電極が前記第１ノードに接続された第５トランジスタと、
ゲート電極が前記発光制御線に接続され、前記第１トランジスタと前記ＯＬＥＤとの間に接続された第６トランジスタと、をさらに備え、
前記第５トランジスタは、
前記第２走査線から第２走査信号に応答して、前記第１ノードを初期化させることを特徴とする請求項１２または１３に記載のＯＬＥＤディスプレイ。
【請求項１５】
前記第１ないし第６トランジスタは、ＰＭＯＳトランジスタであることを特徴とする請求項１４に記載のＯＬＥＤディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路及び有機発光ダイオードディスプレイに関する。
【背景技術】
【０００２】
陰極線管表示装置（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ：ＣＲＴ）の短所を克服したＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などの平板表示装置が開発された。これらの表示装置のうちでも、特に、発光効率、輝度及び視野角に優れ、かつ応答速度の速い有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、以下’ＯＬＥＤ’という）ディスプレイが、次世代ディスプレイとして注目されている。例えば、下記特許文献１に記載されている有機発光ダイオードを用いたディスプレイがある。
【０００３】
これらのＯＬＥＤディスプレイは、電子と正孔との再結合によって光を発生させるＯＬＥＤを利用して画像を表示する。これらのＯＬＥＤディスプレイは、速い応答速度を持つと同時に低い消費電力で駆動できるという長所がある。
【０００４】
一般的に、ＯＬＥＤディスプレイ、特に、能動型ＯＬＥＤ（ＡＭＯＬＥＤ）ディスプレイの場合、パネルの電力消耗の低減のためにＯＬＥＤの発光時間を調節して、ディスプレイの電力を調節するＡＣＬ（Ａｕｔｏｍａｔｉｃ Ｃｕｒｒｅｎｔ Ｌｉｍｉｔ）機能を使用している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００７−５１８１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一実施形態は、画素回路及びそれを利用したＯＬＥＤディスプレイに係り、走査信号のタイミング制御を通じてＯＬＥＤに伝達される電流を制限できて、ディスプレイパネル構造に関係なくＡＣＬ具現が可能であり、フレーム単位ではない画素単位の具現が可能な画素回路及びそれを利用したＯＬＥＤディスプレイを提供することである。
【課題を解決するための手段】
【０００７】
前記技術的課題を解決するための、本発明の一実施形態による画素回路は、ＯＬＥＤと、一側端子が第１電源に接続され、他側端子が第１ノードに接続されたストレージキャパシタと、ゲート電極が第１走査線に接続され、第１電極が前記第１ノードに接続され、第２電極が前記ＯＬＥＤのアノード電極に接続された第３トランジスタと、ゲート電極が前記第１走査線に接続され、第１電極がデータ線に接続され、第２電極が第２ノードに接続された第２トランジスタと、ゲート電極が発光制御線に接続され、第１電極が前記第１電源に接続され、第２電極が前記第２ノードに接続された第４トランジスタと、ゲート電極が前記第１ノードに接続され、第１電極が前記第２ノードに接続され、第２電極が前記ＯＬＥＤのアノード電極に接続された第１トランジスタと、を備え、前記第１走査線から第１走査信号のパルス幅の制御を通じて前記第１ノードの電圧を調節することによって、前記ＯＬＥＤに伝えられる電流を制御することを特徴とする。
【０００８】
望ましくは、前記第２トランジスタは、前記第１走査信号に応答して、前記データ線からデータ信号を前記第２ノードに伝達することを特徴とする。
【０００９】
望ましくは、前記第３トランジスタは、前記第１走査線から第１走査信号に応答して、前記第１トランジスタをダイオードに連結させることを特徴とする。
【００１０】
望ましくは、前記第４トランジスタは、前記発光制御線から発光制御信号に応答して、前記第１電源電圧を前記第２ノードに伝達することを特徴とする。
【００１１】
望ましくは、前記第１走査信号のパルス幅は、前記発光制御信号のパルス幅より狭いことを特徴とする。
【００１２】
望ましくは、前記画素回路は、ゲート電極と第１電極とが第２走査線に共通接続され、第２電極が前記第１ノードに接続された第５トランジスタをさらに備えることを特徴とする。
【００１３】
望ましくは、前記画素回路は、ゲート電極が前記発光制御線に接続され、前記第１トランジスタと前記ＯＬＥＤとの間に接続された第６トランジスタをさらに備えることを特徴とする。
【００１４】
望ましくは、前記第１ないし第６トランジスタは、ＰＭＯＳトランジスタであることを特徴とする。
【００１５】
前記他の技術的課題を解決するための、本発明の他の実施形態によるＯＬＥＤディスプレイは、走査線に走査信号を供給する第１走査駆動部と、発光制御線に発光信号を供給する第２走査駆動部と、データ線にデータ信号を供給するデータ駆動部と、前記走査線、発光制御線及びデータ線が交差する位置に配された画素回路と、前記それぞれの画素回路の発光輝度を制御するために、前記第１走査駆動部を制御する輝度制御信号を生成する輝度制御信号生成部と、を備え、前記それぞれの画素回路は、ＯＬＥＤと、一側端子が第１電源に接続され、他側端子が第１ノードに接続されたストレージキャパシタと、ゲート電極が第１走査線に接続され、第１電極が前記第１ノードに接続され、第２電極が前記ＯＬＥＤのアノード電極に接続された第３トランジスタと、ゲート電極が第１走査線に接続され、第１電極がデータ線に接続され、第２電極が第２ノードに接続された第２トランジスタと、ゲート電極が発光制御線に接続され、第１電極が前記第１電源に接続され、第２電極が前記第２ノードに接続された第４トランジスタと、ゲート電極が前記第１ノードに接続され、第１電極が前記第２ノードに接続され、第２電極が前記ＯＬＥＤのアノード電極に接続された第１トランジスタと、を備えることを特徴とする。
【００１６】
望ましくは、前記第１走査線から、第１走査信号のパルス幅制御を通じて前記第１ノードの電圧を調節することによって、前記ＯＬＥＤに伝えられる電流を制御することを特徴とする。
【００１７】
望ましくは、前記第１走査駆動部は、前記輝度制御信号に対応する幅を持つ走査信号を生成し、前記生成した走査信号を前記走査線に供給することを特徴とする。
【００１８】
望ましくは、前記第２トランジスタは、前記第１走査信号に応答して、前記データ線からデータ信号を前記第２ノードに伝達し、前記第３トランジスタは、前記第１走査線から第１走査信号に応答して、前記第１トランジスタをダイオードに連結させ、前記第４トランジスタは、前記発光制御線から発光制御信号に応答して、前記第１電源の電圧を前記第２ノードに伝達することを特徴とする。
【００１９】
望ましくは、前記第１走査信号のパルス幅は、前記発光制御信号のパルス幅より狭いことを特徴とする。
【００２０】
望ましくは、前記それぞれの画素回路は、ゲート電極と第１電極とが前記第２走査線に共通接続され、第２電極が前記第１ノードに接続された第５トランジスタと、ゲート電極が前記発光制御線に接続され、前記第１トランジスタと前記ＯＬＥＤとの間に接続された第６トランジスタと、をさらに備え、前記第５トランジスタは、前記第２走査線から第２走査信号に応答して、前記第１ノードを初期化させることを特徴とする。
【００２１】
望ましくは、前記第１ないし第６トランジスタは、ＰＭＯＳトランジスタであることを特徴とする。
【発明の効果】
【００２２】
本発明の一側面によれば、走査信号のタイミング制御だけでＯＬＥＤに伝達される電流を制御でき、ディスプレイパネルの構造、ＣＭＯＳまたはＰＭＯＳと関係なくＡＣＬ具現が可能であり、過度なＡＣＬ具現時に発生しうるフリッカー現象を除去でき、スイッチングトランジスタのオン／オフ・ストレスによる有機物の寿命の短縮を回避できる。
【００２３】
また、ＡＣＬのフレーム単位ではない画素単位の具現が可能である。
【図面の簡単な説明】
【００２４】
【図１】ＯＬＥＤの概念図である。
【図２】電圧駆動方式の一側面を示す画素回路の回路図である。
【図３】本発明の一実施形態によるＯＬＥＤディスプレイの一例を示す概念図である。
【図４】図３に示された画素回路の一実施形態を示す回路図である。
【図５】図４に示された画素回路のタイミング図である。
【図６】図４に示された画素回路の他の実施形態を示す回路図である。
【図７】図６に示された画素回路のタイミング図である。
【図８Ａ】図６に示された画素回路の駆動過程を説明するための図面である。
【図８Ｂ】図６に示された画素回路の駆動過程を説明するための図面である。
【図８Ｃ】図６に示された画素回路の駆動過程を説明するための図面である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施形態を、添付図面を参照して詳細に説明する。添付図面を参照して説明するに当って、同一または対応する構成要素には同じ図面番号を付与し、これについての重複する説明は省略する。
【００２６】
一般的にＯＬＥＤディスプレイは、蛍光性有機化合物を電気的に励起させて発光させる表示装置であって、行列形態に配列された複数の有機発光セルを電圧駆動あるいは電流駆動して映像を表現できるようになっている。これらの有機発光セルはダイオード特性があってＯＬＥＤと呼ばれる。
【００２７】
図１は、ＯＬＥＤの概念図である。
【００２８】
図面を参照すれば、ＯＬＥＤは、アノード（ＩＴＯ）、有機薄膜、カソード電極層（金属）の構造を持つ。有機薄膜は、電子と正孔との均衡を良くして発光効率を向上させるために、発光層（ｅｍｉｔｔｉｎｇ ｌａｙｅｒ、ＥＭＬ）、電子輸送層（ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ、ＥＴＬ）及び正孔輸送層（ｈｏｌｅ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ、ＨＴＬ）を備える。それ以外にも、有機薄膜は正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｎｇ Ｌａｙｅｒ、ＨＩＬ）または電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｎｇ Ｌａｙｅｒ、ＥＩＬ）をさらに備えることができる。
【００２９】
このような有機発光セルを駆動する方式には、単純マトリックス（ｐａｓｓｉｖｅ ｍａｔｒｉｘ）方式と薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）またはＭＯＳＦＥＴを利用した能動駆動（ａｃｔｉｖｅ ｍａｔｒｉｘ）方式とがある。単純マトリックス方式は、正極と負極とを直交するように形成し、かつラインを選択して駆動する方式である。能動駆動方式は、ＴＦＴを各ＩＴＯ（Ｉｎｄｕｍ Ｔｉｎ Ｏｘｉｄｅ）画素電極に連結し、ＴＦＴのゲートに連結されたキャパシタ容量により維持された電圧によって駆動する方式である。このような能動駆動方式の中には電圧駆動方式がある。電圧駆動方式は、キャパシタに電圧を書き込んで維持させるために印加される信号が電圧の形態となっている。
【００３０】
図２は、電圧駆動方式の一側面を示す画素回路の回路図である。
【００３１】
図２を参照すれば、選択走査線Ｓｎの選択信号によりスイッチングトランジスタＭ２がターンオンされて、前記ターンオンにより、データ線Ｄｍからのデータ電圧が駆動トランジスタＭ１のゲート端に伝達され、データ電圧と電圧源ＶＤＤとの電位差が駆動トランジスタＭ１のゲートとソースとの間に連結されたキャパシタＣｓｔに保存される。前記電位差により駆動電流ＩＯＬＥＤがＯＬＥＤに流れて、ＯＬＥＤが発光する。この時、印加されるデータ電圧の電圧レベルによって所定の明暗階調表示が可能になる。
【００３２】
一般的に、ＡＭＯＬＥＤディスプレイの場合、パネルの電力消耗の低減のために、ＯＬＥＤの発光時間を調節してディスプレイの電力を調節するＡＣＬ機能を使用している。これは、ディスプレイドライバＩＣで、画面表示データによって発光時間を調節できるパルスを生成してこれをパネルに印加し、パネルでは、これを各ライン別に伝播してＡＣＬを具現している。パネルでは、ドライバＩＣで生成された発光時間の調節のためのパルスの伝播のためにシフトレジスターロジックが必要であり、これはＣＭＯＳタイプの形態で具現される。しかし、工程時間及びコストダウンのために、ＣＭＯＳに比べて有利なＰＭＯＳパネルが要求されている勢いであり、ＰＭＯＳのみで構成されたパネルを使用する場合、前述したＡＣＬ具現のためのロジック具現が複雑になり、ＰＭＯＳ特性上、スイッチオン区間で電流消耗が急激に増大してＡＣＬ支援が不可能になる。また、ＡＭＯＬＥＤのような自発光素子では、瞬間的なピーク電流の低減のためにＡＣＬ機能を必ず必要としている。
【００３３】
図３は、本発明によるＯＬＥＤディスプレイ３００の一例を示す概念図である。
【００３４】
図３を参照して説明すれば、本発明によるＯＬＥＤディスプレイ３００は、画素部３１０、第１走査駆動部３０２、第２走査駆動部３０４、データ駆動部３０６、電源駆動部３０８及び輝度制御信号生成部３１２を備える。
【００３５】
画素部３１０は、ＯＬＥＤ（図示せず）をそれぞれ備えるｎ×ｍ個の画素回路Ｐと、行方向に形成されて走査信号を伝達するｎ個の走査線Ｓ１，Ｓ２，…，Ｓｎ、列方向に形成されてデータ信号を伝達するｍ個のデータ線Ｄ１，Ｄ２，…，Ｄｍ、行方向に形成されて発光制御信号を伝達するｎ個の発光制御線Ｅ２，Ｅ３，…，Ｅｎ＋１、及び電源を伝達するｍ個の第１電源線（図示せず）と第２電源線（図示せず）とを備える。
【００３６】
画素部３１０は、走査信号、データ信号、発光制御信号及び第１電源ＥＬＶＤＤと第２電源ＥＬＶＳＳとにより、ＯＬＥＤ（図示せず）を発光させて画像を表示する。
【００３７】
第１走査駆動部３０２は、走査線Ｓ１，Ｓ２，…，Ｓｎと接続されて画素部３１０に走査信号を印加する。ここで、第１走査駆動部３０２は、輝度制御信号生成部３１２から提供された輝度制御信号によって走査信号のパルス幅を調節する。
【００３８】
第２走査駆動部３０４は、発光制御線Ｅ２，Ｅ３，…，Ｅｎ＋１と接続されて画素部３１０に発光信号を印加する。
【００３９】
データ駆動部３０６は、データ線Ｄ１，Ｄ２，…，Ｄｍと接続されて画素部３１０にデータ信号を印加する。この時、データ駆動部３０６は、プログラミング期間中に複数の画素回路Ｐにデータ信号を供給する。
【００４０】
電源駆動部３０８は、各画素回路に第１電源ＥＬＶＤＤ及び第２電源ＥＬＶＳＳを印加する。
【００４１】
輝度制御信号生成部３１２は、輝度制御信号を生成して第１走査駆動部３０２に提供する。ここで、輝度制御信号生成部３１２は、ＯＬＥＤに供給される電流量を制限する必要がある時、輝度制御信号を生成して第１走査駆動部３０２に提供する。例えば、周辺光の輝度を感知する別途の光センサー（図示せず）を通じて、周辺光の輝度が明るい場合、ＯＬＥＤの電流感知センサー（図示せず）を通じて瞬間的なピーク電流が流れる場合、これを制限するための輝度制御信号を生成する。
【００４２】
図４は、本発明の一実施形態による画素回路を示す図面である。図４では、説明の便宜のため、第Ｎ走査線Ｓ［ｎ］、第Ｎ発光制御線ＥＭ［ｎ］、第Ｍデータ線Ｄ［ｍ］と接続された画素回路を図示する。
【００４３】
ＯＬＥＤのアノード電極は第３トランジスタのソース電極に接続され、カソード電極は第２電源ＥＬＶＳＳに接続される。ＯＬＥＤは、第１トランジスタＴ１、すなわち、駆動トランジスタを通じて供給される電流量に対応して所定輝度の光を生成する。
【００４４】
ストレージキャパシタＣｓｔの一側端子は第１電源ＥＬＶＤＤに接続され、他側端子は第１ノードＮ１に接続される。ストレージキャパシタＣｓｔは、データ書き込み区間中に第１ノードＮ１の電圧を充電する。
【００４５】
第３トランジスタＴ３のゲート電極は第１走査線Ｓ［ｎ］に接続され、第１電極が第１ノードＮ１に接続され、第２電極がＯＬＥＤのアノード電極に接続される。第３トランジスタＴ３のゲート電極に、第１走査線Ｓ［ｎ］から第１走査信号、すなわち、ローレベルの信号が印加される時、ターンオンされて第１トランジスタＴ１のゲートとソース電極とをダイオードに連結させる。
【００４６】
第１トランジスタＴ１のゲート電極は第１ノードＮ１に接続され、ドレイン電極が第２ノードＮ２に接続され、ソース電極がＯＬＥＤのアノード電極に接続される。第１トランジスタＴ１のゲート電極とソース電極との電圧差により、ＯＬＥＤに流れる電流が決定される。
【００４７】
第２トランジスタＴ２のゲート電極は第１走査線Ｓ［ｎ］に接続され、第１電極がデータ線Ｄ［ｍ］に接続され、第２電極が第２ノードＮ２に接続される。第２トランジスタＴ２のゲート電極に、第１走査線Ｓ［ｎ］から第１走査信号、すなわち、ローレベルの信号が印加される時、ターンオンされて第２ノードＮ２にデータ信号を伝達する。ここで、第１走査信号により第１及び第３トランジスタが同時にターンオンされて、データ信号が第１及び第３トランジスタを経由する経路に伝えられ、ストレージキャパシタＣｓｔには、第１電源ＥＬＶＤＤと第１ノードＮ１との間の電圧が保存される。ここで、第１ノードＮ１の電圧Ｖｃは、次の数式１のように定義される。
【００４８】
【数１】
2011107685.tif 000003
【００４９】
ここで、Ｖｃは、時間ｔｗｒ中に第１トランジスタＴ１のゲート電極、すなわち、第１ノードの充電電圧であり、Ｖｉは、第１ノードの初期電圧であり、Ｒは、データ信号経路上の全体抵抗であり、Ｃは、ストレージキャパシタＣｓｔのキャパシタンスである。特にｔｗｒは、データ書き込み時間を意味する。データ書き込み時間は、第１走査信号、すなわち、第１走査線Ｓ［ｎ］から第１走査信号のローレベルパルス幅によって決定される。ここで、初期電圧Ｖｉは一定であると仮定し、結局ｔｗｒを調節することによって第１トランジスタＴ１のゲート電圧Ｖｃを制御できる。
【００５０】
第４トランジスタＴ４のゲート電極は発光制御線ＥＭ［ｎ］に接続され、第１電極が第１電源ＥＬＶＤＤに接続され、第２電極が第２ノードＮ２に接続される。第４トランジスタＴ４は、発光制御線ＥＭ［ｎ］から発光制御信号、すなわち、ローレベルの信号が印加される時にターンオンされて、第１トランジスタＴ１のドレイン電極に第１電源電圧ＥＬＶＤＤを印加する。発光制御信号がローレベルである場合、第２及び第３トランジスタ（Ｔ２及びＴ３）のゲート電極にそれぞれ印加される第１走査信号Ｓ［ｎ］がハイレベルであるため、第２及び第３トランジスタ（Ｔ２及びＴ３）はターンオフされ、ＯＬＥＤに供給される電流ＩＯＬＥＤは次の数式２の通りである。
【００５１】
【数２】
2011107685.tif 000004
【００５２】
ここで、Ｋは、駆動トランジスタの移動度及び寄生容量により決定される定数値であり、Ｖｇｓは、駆動トランジスタのゲートとソース電極間の電圧差、Ｖｔｈは、駆動トランジスタ間のしきい電圧である。結局ＩＯＬＥＤは、前記数式２によって決定される。すなわち、データ書き込み時間ｔｗｒを長くすれば（すなわち、第１走査信号のパルス幅を広くすれば）、ゲート電圧Ｖｃが小さくなるので、ＯＬＥＤに流れる電流ＩＯＬＥＤが小さくなって輝度が低下し、データ書き込み時間を短くすれば（すなわち、第１走査信号のパルス幅を狭くすれば）、ゲート電圧Ｖｃが大きくなってＯＬＥＤに流れる電流が大きくなるので、輝度が上昇する。したがって、第１走査信号のパルス幅を制御することによって、ＯＬＥＤに流れる電流の大きさを制限できる。
【００５３】
本発明の一実施形態で、スイッチングトランジスタＴ２ないしＴ４、及び駆動トランジスタＴ１はいずれもＰＭＯＳトランジスタで具現される。ＰＭＯＳトランジスタは、ＰタイプのＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒを意味し、制御信号のレベル状態がローレベルならばターンオンされ、ハイレベルならばターンオフされる。
【００５４】
図４を参照して説明した画素回路の駆動過程を、図５のタイミング図を参照して説明する。
【００５５】
図５を参照すれば、第１区間はデータ書き込み区間であって、データ信号をストレージキャパシタＣｓｔに書き込むために、第１走査信号Ｓ［ｎ］がローレベルになる。次いで、第２区間は発光区間であって、発光信号Ｅ［ｎ］がローレベルになる。
【００５６】
図４及び図５を共に参照して、それぞれの区間でのトランジスタのスイッチング動作及び駆動動作を詳細に説明する。
【００５７】
第１区間で、第１走査信号Ｓ［ｎ］がローレベルに印加されれば、第２及び３トランジスタ（Ｔ２及びＴ３）がターンオンされて、データ線Ｄ［ｍ］からデータ信号が第１ノードＮ１に印加され、ストレージキャパシタＣｓｔに第１ノードＮ１の電圧が保存される。
【００５８】
第２区間で、発光制御信号ＥＭ［ｎ］がローレベルに印加されれば、第４トランジスタＴ４がターンオンされて、第１電源ＥＬＶＤＤが第１トランジスタＴ１に印加される。そして、ＯＬＥＤに流れる電流ＩＯＬＥＤは、前記数式１及び２を通じて決定される。
【００５９】
したがって、本発明の一実施形態による画素回路は、走査信号のパルス幅を制御することによってＯＬＥＤに流れる電流を調節できる。
【００６０】
走査信号によってデータ信号を印加するスイッチングトランジスタの場合、画素単位の数μＳのデータ書き込み時間だけを必要とするため、漏れ電流が大きくなる問題点を解決できる。また、ストレージキャパシタに充電される電圧を経時的に制御するため、ＲＧＢガンマ電圧を直接変更した時に発生するカラーシフト問題を解決できる。またＡＣＬを発光時間のオン／オフで調節するものではないため、オン／オフ・ストレスによる有機発光物質の寿命短縮を抑制できるという長所がある。
【００６１】
図６は、図４に図示された画素回路の他の実施形態を示す回路図である。図４に図示された画素回路との差異点は、第５トランジスタＴ５及び第６トランジスタＴ６が追加され、第Ｎ−１走査線Ｓ［ｎ−１］がさらに追加されている点である。
【００６２】
図６を参照すれば、第５トランジスタＴ５のゲート電極と第１電極とは第２走査線Ｓ［ｎ−１］に共通接続され、第２電極は第１ノードＮ１に接続される。第５トランジスタＴ５は第２走査線から第２走査信号、すなわち、ローレベルの信号が印加されれば、ターンオンされて第１ノードＮ１を初期化させる。すなわち、第１トランジスタＴ１のゲート電極及びストレージキャパシタＣｓｔを初期化させる。
【００６３】
第６トランジスタＴ６のゲート電極は発光制御線ＥＭ［ｎ］に接続され、第１トランジスタＴ１とＯＬＥＤとの間に接続される。第６トランジスタＴ６は、発光制御線ＥＭ［ｎ］から発光制御信号、すなわち、ローレベルの信号が印加されれば、ターンオンされて第１トランジスタＴ１から出力された電流をＯＬＥＤに伝達する。
【００６４】
図７は、図６に図示された画素回路のタイミング図であり、図８Ａないし図８Ｃは、図６に図示された画素回路の駆動過程を説明するための図面である。
【００６５】
図７及び図８Ａを参照すれば、第１区間で、第２走査信号Ｓ［ｎ−１］がローレベルで印加されれば、第５トランジスタＴ５がターンオンされて第１ノードＮ１を初期化させる。ここで、第１走査信号Ｓ［ｎ］と発光制御信号ＥＭ［ｎ］とはハイレベルであるため、第２、３、４、６トランジスタはターンオフされた状態であり、第２走査信号が第１ノードＮ１に伝達される。
【００６６】
図７及び図８Ｂを参照すれば、第２区間で、第１走査信号Ｓ［ｎ］がローレベルで印加されれば、第２及び第３トランジスタ（Ｔ２及びＴ３）がターンオンされて、データ線Ｄ［ｍ］からデータ信号が第２ノードＮ２を通じて第１トランジスタＴ１と第３トランジスタＴ３とを通じて第１ノードＮ１に伝達される。ここで、第２走査信号Ｓ［ｎ−１］と発光制御信号ＥＭ［ｎ］とはハイレベルであるため、第４、５、６トランジスタはターンオフされた状態であり、第１走査信号が第１ノードＮ１に伝達される。したがって、ストレージキャパシタＣｓｔに第１ノードＮ１の電圧が充電される。第１ノードＮ１の電圧Ｖｃは前記数式１と共に、データ書き込み時間、すなわち第１走査信号のローレベルのパルス幅によって決定される。
【００６７】
図７及び図８Ｃを参照すれば、第３区間で、発光制御信号ＥＭ［ｎ］がローレベルで印加されれば、第４及び６トランジスタ（Ｔ４及びＴ６）がターンオンされて第１電源ＥＬＶＤＤが第１トランジスタＴ１に印加される。そして、ＯＬＥＤに流れる電流ＩＯＬＥＤは、第１ノードＮ１の電圧Ｖｃによって決定される。前記数式１及び２を参照して前述したように、ＯＬＥＤに流れる電流ＩＯＬＥＤは第１ノードＮ１の電圧Ｖｃによって決定されるが、ここで、電圧Ｖｃは、第１走査信号Ｓ［ｎ］のパルス幅によって調節される。
【００６８】
以上、図７及び図８Ａないし図８Ｃを参照して、本発明の一実施形態による変形実施形態を説明したが、駆動方法及び動作は前述した通りである。
【００６９】
これまで本発明について望ましい実施形態を中心に説明した。当業者ならば、本発明の本質的な特性から逸脱しない範囲内で変形された形態で本発明を具現できるということを理解できるであろう。したがって、前記実施形態は限定的な観点ではなく説明的な観点で考慮されねばならない。本発明の範囲は前述した説明ではなく特許請求の範囲に示されており、それと同等な範囲内にあるあらゆる差異点は本発明に含まれていると解釈されねばならない。
【符号の説明】
【００７０】
３００  有機発光表示装置、
３０２  第１走査駆動部、
３０４  第２走査駆動部、
３０６  データ駆動部、
３０８  電源駆動部、
３１０  画素部、
３１２  輝度制御信号生成部。
【図１】
2011107685.tif 000005
【図２】
2011107685.tif 000006
【図３】
2011107685.tif 000007
【図４】
2011107685.tif 000008
【図５】
2011107685.tif 000009
【図６】
2011107685.tif 000010
【図７】
2011107685.tif 000011
【図８Ａ】
2011107685.tif 000012
【図８Ｂ】
2011107685.tif 000013
【図８Ｃ】
2011107685.tif 000014