(57)【要約】【課題】表示装置が特定の領域において頻繁に表示が変化する映像を表示する場合であっても、高品質な映像の表示及び消費電力の低減の両立を可能とすること。【解決手段】コントローラがデータ信号のみならず行書き換え制御信号及び列書き換え制御信号を出力する。なお、行書き換え制御信号は、第１の走査線に対する選択信号の供給を選択する信号であり、列書き換え制御信号は、第２の走査線に対する選択信号及び信号線に対するデータ信号の供給を選択する信号である。このように、コントローラが行書き換え制御信号及び列書き換え制御信号を出力することで、マトリクス状に配列された複数の画素に対するデータ信号の書き換えを画素毎に選択することが可能になる。その結果、表示装置が特定の領域において頻繁に表示が変化する映像の表示を行う場合であっても、高品質な映像の表示及び消費電力の低減を両立させることが可能になる。【選択図】図１
2011209713.tif 000002
【特許請求の範囲】
【請求項１】
連続する２フレームの画像を形成するためのデータ信号を比較してマトリクス状に配列された複数の画素のそれぞれにおける差分を検出し、同一行に配列された第１の画素乃至第ｎの画素（ｎは、２以上の自然数）の少なくとも一において前記差分が検出されるか否かを示す行書き換え制御信号、及び第ｋの画素（ｋは、１以上ｎ以下の自然数）において前記差分が検出されるか否かを示す列書き換え制御信号を出力するコントローラと、
前記行書き換え制御信号に応じて選択信号が供給されるか否かが選択される、前記第１の画素乃至前記第ｎの画素に電気的に接続された第１の走査線と、
前記列書き換え制御信号に応じて選択信号が供給されるか否かが選択される、前記第ｋの画素と同一列に配列された複数の画素の全てに電気的に接続された第２の走査線と、
前記列書き換え制御信号に応じて前記データ信号が供給されるか否かが選択される、前記第ｋの画素と同一列に配列された複数の画素の全てに電気的に接続された信号線と、を有し、
前記第ｋの画素は、
ゲートが前記第１の走査線に電気的に接続され、ソース及びドレインの一方が前記信号線に電気的に接続された第１のトランジスタと、
ゲートが前記第２の走査線に電気的に接続され、ソース及びドレインの一方が前記第１のトランジスタのソース及びドレインの他方に電気的に接続された第２のトランジスタと、を有する表示装置。
【請求項２】
請求項１において、
第１の走査線駆動用第１のサンプリング期間において複数の出力端子から選択信号を順次出力する第１の走査線駆動用シフトレジスタと、
選択信号が入力される際に供給される前記行書き換え制御信号を保持し、且つ前記第１の走査線駆動用第１のサンプリング期間に続く垂直帰線期間において前記行書き換え制御信号を出力する第１の走査線駆動用第１のラッチと、
前記第１の走査線駆動用第１のラッチから入力される前記行書き換え制御信号を保持し、且つ前記垂直帰線期間及び前記垂直帰線期間に続く第１の走査線駆動用第２のサンプリング期間において前記行書き換え制御信号を出力する第１の走査線駆動用第２のラッチと、
前記第１の走査線駆動用第２のラッチから入力される前記行書き換え制御信号に応じて、前記第１の走査線駆動用第２のサンプリング期間に含まれる１水平走査期間において、前記第１の走査線に対して選択信号を供給するか否かを選択するバッファと、を有する表示装置。
【請求項３】
請求項１において、
複数の出力端子から選択信号を順次出力する第１の走査線駆動用シフトレジスタと、
第１の入力端子が前記第１の走査線駆動用シフトレジスタの複数の出力端子のいずれか一に電気的に接続され、第２の入力端子が前記行書き換え制御信号を供給する配線に電気的に接続され、出力端子が前記第１の走査線に電気的に接続されるＡＮＤゲートと、を有する表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
信号線及び第２の走査線駆動用第１のサンプリング期間において複数の出力端子から選択信号を順次出力する信号線及び第２の走査線駆動用シフトレジスタと、
選択信号が入力される際に供給される前記列書き換え制御信号を保持し、且つ前記信号線及び第２の走査線駆動用第１のサンプリング期間に続く水平帰線期間において前記列書き換え制御信号を出力する信号線及び第２の走査線駆動用第１のラッチと、
前記信号線及び第２の走査線駆動用第１のラッチから出力される前記列書き換え制御信号を保持し、且つ前記水平帰線期間及び前記水平帰線期間に続く信号線及び第２の走査線駆動用第２のサンプリング期間を有する１水平走査期間において前記列書き換え制御信号を前記第２の走査線に出力する信号線及び第２の走査線駆動用第２のラッチと、
選択信号が入力される際に供給される前記データ信号を保持し、且つ前記水平帰線期間において前記データ信号を出力する信号線及び第２の走査線駆動用第３のラッチと、
前記信号線及び第２の走査線駆動用第３のラッチから出力される前記データ信号を保持し、且つ前記１水平走査期間において前記データ信号を出力する信号線及び第２の走査線駆動用第４のラッチと、
前記信号線及び第２の走査線駆動用第４のラッチから出力される前記データ信号をアナログデータ信号へと変換するデジタルアナログ変換回路と、
前記列書き換え制御信号に応じて、前記１水平走査期間において前記アナログデータ信号を前記信号線に対して供給するか否かを選択するアナログバッファと、を有する表示装置。
【請求項５】
請求項１乃至請求項３のいずれか一項において、
複数の出力端子から選択信号を順次出力する信号線及び第２の走査線駆動用シフトレジスタと、
第１の入力端子が前記信号線及び第２の走査線駆動用シフトレジスタの複数の出力端子のいずれか一に電気的に接続され、第２の入力端子が前記列書き換え制御信号を供給する配線に電気的に接続され、出力端子が前記第２の走査線に電気的に接続されるＡＮＤゲートと、
選択信号が入力される際に供給される前記データ信号を保持し、且つ前記データ信号を出力する信号線及び第２の走査線駆動用ラッチと、
前記信号線及び第２の走査線駆動用ラッチから出力される前記データ信号をアナログデータ信号へと変換するデジタルアナログ変換回路と、
前記ＡＮＤゲートの出力信号に応じて、前記デジタルアナログ変換回路から入力される前記アナログデータ信号を前記信号線に対して供給するか否かを選択するアナログバッファと、を有する表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記コントローラが、
複数フレームの画像を形成するためのデータ信号を記憶するフレームメモリと、
前記フレームメモリに記憶された連続する２フレームの画像を形成するためのデータ信号を比較し、前記差分を検出する比較回路と、
前記比較回路において前記差分が検出された画素の座標を記憶する座標メモリと、
前記フレームメモリから前記データ信号を読み出し前記信号線及び第２の走査線駆動回路へと出力するデータ信号読み出し回路と、
前記座標メモリが記憶する座標情報を基に前記列書き換え制御信号及び前記行書き換え制御信号を生成し、前記列書き換え制御信号を前記信号線及び第２の走査線駆動回路へと出力し、前記行書き換え制御信号を前記第１の走査線駆動回路へと出力する書き換え信号生成回路と、を有する表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一項において、
前記第１のトランジスタ及び第２のトランジスタが、酸化物半導体層を具備するトランジスタである表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。特に、アクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
マトリクス状に配列された複数の画素を有するアクティブマトリクス型の表示装置が普及している。一般的には、当該画素は、トランジスタと、該トランジスタのゲートに電気的に接続される走査線と、該トランジスタのソース及びドレインの一方に電気的に接続される信号線とを有する。さらに、当該表示装置は、当該走査線の電位及び当該信号線の電位を制御するコントローラを有し、当該コントローラによって各画素へのデータ信号の供給が制御される。
【０００３】
近年では、地球環境への関心が高まり、低消費電力型の表示装置の開発が注目されている。例えば、特許文献１では、表示装置の表示の書き換え頻度を低減することで消費電力を低減する技術が開示されている。特許文献１で開示される表示装置の具体的な構成について以下に述べる。
【０００４】
特許文献１で開示される表示装置では、１画面を走査する走査期間と、該走査期間に続き且つ該走査期間よりも長い休止期間とが設けられている。そして、当該休止期間において、走査線の電位を非選択信号の電位に固定すると共に、（１）信号線の電位を固定電位とする、（２）信号線の電位を固定電位とした後に浮遊状態とする、又は（３）信号線にデータ信号の周波数以下の交流の駆動信号を与えるなどの技術が開示されている。これにより、休止期間における信号線の電位の変動に伴う電力の消費を低減している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１８２６１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１で開示される表示装置では、マトリクス状に配列された複数の画素のそれぞれにおいて、データ信号の書き換え頻度は同一である。そのため、特定の領域において頻繁に表示が変化する映像に対しては、特許文献１で開示される表示装置は適さない。すなわち、頻繁に表示が変化する領域において高品質な映像を表示するためには、上記の休止期間を短期化して頻繁にデータ信号を書き換える必要がある。その際、その他の領域（比較的表示が変化しない領域）においてもデータ信号が頻繁に書き換えられる。これにより、特許文献１で開示される表示装置が従来の表示装置に対して有する利点（消費電力の低減）が希釈されることになる。
【０００７】
そこで、本発明の一態様は、表示装置が特定の領域において頻繁に表示が変化する映像を表示する場合であっても、高品質な映像の表示及び消費電力の低減の両立を可能とすることを課題の一とする。
【課題を解決するための手段】
【０００８】
上述した課題は、データ信号の書き換え頻度を特定領域毎（例えば、画素毎）に制御することによって解決することが可能である。
【０００９】
すなわち、本発明の一態様は、連続する２フレームの画像を形成するためのデータ信号を比較してマトリクス状に配列された複数の画素のそれぞれにおける差分を検出し、同一行に配列された第１の画素乃至第ｎの画素（ｎは、２以上の自然数）の少なくとも一において差分が検出されるか否かを示す行書き換え制御信号、及び第ｋの画素（ｋは、１以上ｎ以下の自然数）において差分が検出されるか否かを示す列書き換え制御信号を出力するコントローラと、行書き換え制御信号に応じて選択信号が供給されるか否かが選択される、第１の画素乃至第ｎの画素に電気的に接続された第１の走査線と、列書き換え制御信号に応じて選択信号が供給されるか否かが選択される、第ｋの画素と同一列に配列された複数の画素の全てに電気的に接続された第２の走査線と、列書き換え制御信号に応じてデータ信号が供給されるか否かが選択される、第ｋの画素と同一列に配列された複数の画素の全てに電気的に接続された信号線と、を有し、第ｋの画素は、ゲートが第１の走査線に電気的に接続され、ソース及びドレインの一方が信号線に電気的に接続された第１のトランジスタと、ゲートが第２の走査線に電気的に接続され、ソース及びドレインの一方が第１のトランジスタのソース及びドレインの他方に電気的に接続された第２のトランジスタと、を有する表示装置である。
【発明の効果】
【００１０】
本発明の一態様の表示装置は、データ信号のみならず行書き換え制御信号及び列書き換え制御信号を出力するコントローラを有する。なお、行書き換え制御信号は、第１の走査線に対する選択信号の供給を選択する信号であり、列書き換え制御信号は、第２の走査線に対する選択信号及び信号線に対するデータ信号の供給を選択する信号である。このように、コントローラが行書き換え制御信号及び列書き換え制御信号を出力することで、マトリクス状に配列された複数の画素に対するデータ信号の書き換えを画素毎に選択することが可能になる。その結果、表示装置が特定の領域において頻繁に表示が変化する映像の表示を行う場合であっても、高品質な映像の表示及び消費電力の低減を両立させることが可能になる。
【図面の簡単な説明】
【００１１】
【図１】（Ａ）表示装置の一例を示す図、（Ｂ）画素の一例を示す回路図。
【図２】（Ａ）第１の走査線駆動回路の一例を示す図、（Ｂ）信号線及び第２の走査線駆動回路の一例を示す図。
【図３】第１の走査線駆動回路の動作の一例を示す図。
【図４】信号線及び第２の走査線駆動回路の動作の一例を示す図。
【図５】コントローラの一例を示す図。
【図６】コントローラの動作の一例を示す図。
【図７】（Ａ）第１の走査線駆動回路の一例を示す図、（Ｂ）信号線及び第２の走査線駆動回路の一例を示す図。
【図８】（Ａ）表示装置の一例を示す図、（Ｂ）信号線駆動回路の一例を示す図、（Ｃ）第２の走査線駆動回路の一例を示す図。
【図９】トランジスタの一例を示す断面図。
【図１０】トランジスタの特性を示す図。
【図１１】トランジスタの特性評価用回路図。
【図１２】トランジスタの特性評価用タイミングチャート。
【図１３】トランジスタの特性を示す図。
【図１４】トランジスタの特性を示す図。
【図１５】トランジスタの特性を示す図。
【図１６】（Ａ）〜（Ｃ）トランジスタの一例を示す断面図。
【図１７】（Ａ）〜（Ｄ）トランジスタの製造工程の一例を示す断面図。
【図１８】（Ａ）〜（Ｆ）電子機器の一例を示す図。
【発明を実施するための形態】
【００１２】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１３】
（アクティブマトリクス型の表示装置の一例）
はじめに、アクティブマトリクス型の表示装置の一例について図１を参照して説明する。
【００１４】
図１（Ａ）は、アクティブマトリクス型の表示装置の構成例を示す図である。図１（Ａ）に示す表示装置は、画素部１０と、第１の走査線駆動回路１１と、信号線及び第２の走査線駆動回路１２と、コントローラ１３と、各々が平行又は略平行に配列され、且つ第１の走査線駆動回路１１によって電位が制御される複数の第１の走査線１４と、各々が平行又は略平行に配列され、且つ信号線及び第２の走査線駆動回路１２によって電位が制御される複数の信号線１５と、各々が平行又は略平行に配列され、且つ信号線及び第２の走査線駆動回路１２によって電位が制御される複数の第２の走査線１６と、を有する。さらに、画素部１０は、マトリクス状に配列された複数の画素１７を有する。なお、複数の第１の走査線１４の各々は、マトリクス状に配列された複数の画素１７のうち、いずれかの行に配列された複数の画素１７に電気的に接続され、複数の信号線１５の各々及び複数の第２の走査線１６の各々は、マトリクス状に配列された複数の画素１７のうち、いずれかの列に配列された複数の画素１７に電気的に接続される。また、第１の走査線駆動回路１１には、コントローラ１３から第１の走査線駆動用スタート信号、第１の走査線駆動用クロック信号、行書き換え制御信号などの信号、及び高電源電位（Ｖｄｄ）、低電源電位（Ｖｓｓ）などの駆動用電源が入力される。また、信号線及び第２の走査線駆動回路１２には、コントローラ１３から信号線及び第２の走査線駆動用スタート信号、信号線及び第２の走査線駆動用クロック信号、列書き換え制御信号、データ信号などの信号、及び高電源電位（Ｖｄｄ）、低電源電位（Ｖｓｓ）などの駆動用電源が入力される。
【００１５】
図１（Ｂ）は、図１（Ａ）に示す表示装置が有する画素１７の回路図の一例を示す図である。図１（Ｂ）に示す画素１７は、ゲートが第１の走査線１４に電気的に接続され、ソース及びドレインの一方が信号線１５に電気的に接続されたトランジスタ２０と、ゲートが第２の走査線１６に電気的に接続され、ソース及びドレインの一方がトランジスタ２０のソース及びドレインの他方に電気的に接続されたトランジスタ２１と、一方の電極がトランジスタ２１のソース及びドレインの他方に電気的に接続され、他方の電極が共通電位（Ｖｃｏｍ）を供給する配線（共通電位線ともいう）に電気的に接続された容量素子２２と、一方の電極（画素電極ともいう）がトランジスタ２１のソース及びドレインの他方並びに容量素子２２の一方の電極に電気的に接続され、他方の電極（対向電極ともいう）が対向電位を供給する配線に電気的に接続された液晶素子２３と、を有する。なお、トランジスタ２０、２１は、ｎチャネル型のトランジスタである。また、共通電位（Ｖｃｏｍ）と対向電位を同一の電位とすることが可能である。
【００１６】
（アクティブマトリクス型の表示装置の動作の一例）
次いで、上述した表示装置の動作の一例について説明する。
【００１７】
まず、コントローラ１３に画素部１０において画像を形成するためのデータ信号が連続的に入力される。コントローラ１３は、入力されたデータ信号のうち、連続する２フレームの画像を形成するためのデータ信号を比較して、マトリクス状に配列された複数の画素１７のそれぞれにおける差分を検出する。さらに、コントローラ１３は、検出された差分を基に行書き換え制御信号及び列書き換え制御信号を生成する。
【００１８】
行書き換え制御信号は、画素部１０において同一行に配列された複数の画素１７の少なくとも一において差分が検出されるか否かを示す信号であり、列書き換え制御信号は、各画素１７において差分が検出されるか否かを示す信号である。すなわち、行書き換え制御信号及び列書き換え制御信号は、共に２値の信号である。また、信号の周波数は、列書き換え制御信号の方が行書き換え制御信号よりも高い。具体的には、行書き換え制御信号は、１水平走査期間（１ゲート選択期間ともいう）毎に信号が変化し得る信号であり、列書き換え制御信号は、当該１水平走査期間に含まれる信号線１５が選択される期間（画素１７にデータ信号が入力される期間）毎に信号が変化し得る信号である。なお、以下においては、便宜上「同一行に配列された複数の画素１７の少なくとも一において差分を検出した」場合の行書き換え制御信号をハイレベルの信号と呼び、「同一行に配列された複数の画素１７のいずれにおいても差分を検出しない」場合の行書き換え制御信号をロウレベルの信号と呼ぶこととする。同様に、「各画素１７において差分を検出した」場合の列書き換え制御信号をハイレベルの信号と呼び、「各画素１７において差分を検出しない」場合の列書き換え制御信号をロウレベルの信号と呼ぶこととする。
【００１９】
第１の走査線駆動回路１１は、複数の第１の走査線１４に対して、順次選択信号を供給する機能を有する。ただし、第１の走査線駆動回路１１には、行書き換え制御信号が入力される。行書き換え制御信号は、第１の走査線駆動回路１１が第１の走査線１４に選択信号を供給するか否かを選択する信号である。具体的には、第１の走査線１４が選択される期間（１水平走査期間）において、行書き換え制御信号がハイレベルの信号であれば、第１の走査線１４に選択信号が供給され、ロウレベルの信号であれば、複数の第１の走査線１４に非選択信号が供給される。なお、ここで、選択信号とは、トランジスタ２０をオン状態とする信号であり、非選択信号とは、トランジスタ２０をオフ状態とする信号である。
【００２０】
信号線及び第２の走査線駆動回路１２は、複数の信号線１５に対して、順次データ信号を供給し、且つ複数の第２の走査線１６に対して、順次選択信号を供給する機能を有する。ただし、信号線及び第２の走査線駆動回路１２には、列書き換え制御信号が入力される。列書き換え制御信号は、信号線及び第２の走査線駆動回路１２が、信号線１５にデータ信号を供給するか否か、及び第２の走査線１６に選択信号を供給するか否かを選択する信号である。具体的には、信号線１５及び第２の走査線１６が選択される期間において、列書き換え制御信号がハイレベルの信号であれば、信号線１５にデータ信号が供給され、且つ第２の走査線１６に選択信号が供給される。一方、ロウレベルの信号であれば、信号線１５にデータ信号が供給されず、且つ第２の走査線１６に非選択信号が供給される。なお、ここで、「信号線１５にデータ信号が供給されない」とは、信号線１５に固定電位若しくは特定の交流電圧が供給される、又は信号線１５がフローティング状態となることを指すこととする。
【００２１】
以上のように、上述した表示装置においては、コントローラ１３から行書き換え制御信号及び列書き換え制御信号を出力することで、マトリクス状に配列された複数の画素１７に対するデータ信号の書き換えを画素毎に選択することが可能になる。その結果、特定の領域において頻繁に表示が変化する映像の表示を行う場合であっても、高品質な映像の表示及び消費電力の低減を両立させることが可能になる。
【００２２】
（第１の走査線駆動回路１１の構成例）
次いで、上述した表示装置が有する第１の走査線駆動回路１１の構成例について図２（Ａ）を参照して説明する。図２（Ａ）に示す第１の走査線駆動回路１１は、複数の出力端子を有するシフトレジスタ１１０と、入力端子が行書き換え制御信号を供給する配線に電気的に接続されたラッチ１１１と、入力端子がラッチ１１１の出力端子に電気的に接続されたラッチ１１２と、入力端子がシフトレジスタ１１０の複数の出力端子のいずれかに電気的に接続され、出力端子が複数の第１の走査線１４のいずれかに電気的に接続されたバッファ１１３とを有する。
【００２３】
シフトレジスタ１１０は、外部から入力される第１の走査線駆動用スタート信号をきっかけとして、複数の出力端子から順次選択信号を供給する機能を有する。
【００２４】
ラッチ１１１は、シフトレジスタ１１０の複数の出力端子のいずれかに電気的に接続され、該出力端子から選択信号が供給される期間における行書き換え制御信号（２値の信号のいずれか（ハイレベルの信号又はロウレベルの信号））を保持し、且つ該行書き換え制御信号を出力する機能を有する。
【００２５】
ラッチ１１２は、ゲートラッチ信号を供給する配線に電気的に接続され、該ゲートラッチ信号から転送信号が供給される期間におけるラッチ１１１の出力信号（２値の信号のいずれか（ハイレベルの信号又はロウレベルの信号））を保持し、且つ該信号を出力する機能を有する。なお、ゲートラッチ信号とは、ラッチ１１１が保持する信号のラッチ１１２への転送を行うか否かを示す信号である。すなわち、ゲートラッチ信号は、２値の信号（転送信号及び非転送信号）によって構成される。ここでは、該ゲートラッチ信号は、シフトレジスタ１１０が順次選択信号を供給する期間（サンプリング期間）において、非転送信号を示し、連続する２つのサンプリング期間の間の期間（垂直帰線期間）において転送信号を示す信号であるとする。
【００２６】
バッファ１１３は、ラッチ１１２の出力信号（２値の信号のいずれか（ハイレベルの信号又はロウレベルの信号））に応じて、第１の走査線１４へ供給する信号をシフトレジスタ１１０の出力信号と非選択信号から選択する機能を有する。具体的には、ラッチ１１２の出力信号が、ハイレベルの信号であればシフトレジスタ１１０の出力信号を、ロウレベルの信号であれば非選択信号を、第１の走査線１４に供給する機能を有する。
【００２７】
（第１の走査線駆動回路１１の動作の一例）
上述した第１の走査線駆動回路１１の動作の一例について、図３を参照して以下に説明する。
【００２８】
まず、サンプリング期間（Ｔ１）において、シフトレジスタ１１０の複数の出力端子から順次選択信号が出力される。この際に、期間ｔ１において選択信号を出力する出力端子に電気的に接続されたラッチ１１１は、期間ｔ１における行書き換え制御信号を保持し、且つ該行書き換え制御信号を出力する。なお、ここでは、期間ｔ１における行書き換え制御信号は、ハイレベルの信号である。
【００２９】
次いで、垂直帰線期間（Ｔ２）において、ラッチ１１２に転送信号が入力される。これにより、ラッチ１１２は、ラッチ１１１の出力信号（期間ｔ１における行書き換え制御信号＝ハイレベルの信号）を保持し、且つ該信号を出力する。さらに、ラッチ１１２の出力信号は、バッファ１１３に入力される。これにより、バッファ１１３の出力信号は、期間ｔ１において選択信号を出力した出力端子の出力信号となる。
【００３０】
次いで、サンプリング期間（Ｔ３）において、サンプリング期間（Ｔ１）と同様にシフトレジスタ１１０の複数の出力端子から順次選択信号が出力される。この際に、上述したラッチ１１１（期間ｔ１において選択信号を出力する出力端子に電気的に接続されたラッチ１１１）に期間ｔ２において選択信号が入力される。そのため、ラッチ１１１は、期間ｔ２における行書き換え制御信号を保持し、且つ該行書き換え制御信号を出力する。なお、ここでは、期間ｔ２における行書き換え制御信号は、ロウレベルの信号である。また、サンプリング期間（Ｔ３）において、ラッチ１１２は、垂直帰線期間（Ｔ２）における出力信号を維持する。そのため、サンプリング期間（Ｔ３）におけるバッファ１１３の出力信号は、期間ｔ１、ｔ２において選択信号を出力した出力端子の出力信号となる。すなわち、バッファ１１３は、期間ｔ２において選択信号を第１の走査線１４に供給する。
【００３１】
次いで、垂直帰線期間（Ｔ４）において、垂直帰線期間（Ｔ２）と同様にラッチ１１２に転送信号が入力される。これにより、ラッチ１１２は、ラッチ１１１の出力信号（期間ｔ２における行書き換え制御信号＝ロウレベルの信号）を保持し、且つ該信号を出力する。さらに、ラッチ１１２の出力信号は、バッファ１１３に入力される。これにより、バッファ１１３の出力信号は、非選択信号となる。
【００３２】
次いで、サンプリング期間（Ｔ５）において、サンプリング期間（Ｔ１）、（Ｔ３）と同様にシフトレジスタ１１０の複数の出力端子から順次選択信号が出力される。この際に、上述したラッチ１１１（期間ｔ１、ｔ２において選択信号を出力する出力端子に電気的に接続されたラッチ１１１）に期間ｔ３において選択信号が入力される。そのため、当該ラッチ１１１は、期間ｔ３における行書き換え制御信号を保持し、且つ該行書き換え制御信号を出力する。なお、ここでは、期間ｔ３における行書き換え制御信号は、ハイレベルの信号である。また、サンプリング期間（Ｔ５）において、ラッチ１１２は、垂直帰線期間（Ｔ４）における出力信号を維持する。そのため、サンプリング期間（Ｔ５）におけるバッファ１１３の出力信号は、非選択信号となる。すなわち、バッファ１１３は、サンプリング期間（Ｔ５）に渡って、第１の走査線１４に非選択信号を供給する。
【００３３】
上述したような動作を行うことで、第１の走査線駆動回路１１は、行書き換え制御信号に応じて、第１の走査線１４に選択信号を供給するか否かを選択することが可能である。なお、上述した表示装置の動作においては、期間ｔ１、ｔ２、ｔ３のそれぞれが１水平走査期間となり、垂直帰線期間及び該垂直帰線期間に続くサンプリング期間が１フレーム期間となる。
【００３４】
（信号線及び第２の走査線駆動回路１２の構成例）
次いで、上述した表示装置が有する信号線及び第２の走査線駆動回路１２の構成例について、図２（Ｂ）を参照して説明する。図２（Ｂ）に示す信号線及び第２の走査線駆動回路１２は、複数の出力端子を有するシフトレジスタ１２０と、入力端子が列書き換え制御信号を供給する配線に電気的に接続されたラッチ１２１と、入力端子がラッチ１２１の出力端子に電気的に接続され、出力端子が複数の第２の走査線１６のいずれかに電気的に接続されたラッチ１２２と、入力端子がデータ信号を供給する配線に電気的に接続されたラッチ１２３と、入力端子がラッチ１２３の出力端子に電気的に接続されたラッチ１２４と、入力端子がラッチ１２４の出力端子に電気的に接続されたデジタルアナログ変換回路（ＤＡＣ）１２５と、入力端子がデジタルアナログ変換回路（ＤＡＣ）１２５の出力端子に電気的に接続され、出力端子が複数の信号線１５のいずれかに電気的に接続されたアナログバッファ１２６とを有する。
【００３５】
シフトレジスタ１２０は、外部から入力される、信号線及び第２の走査線駆動用スタート信号をきっかけとして、複数の出力端子から順次選択信号を供給する機能を有する。
【００３６】
ラッチ１２１は、シフトレジスタ１２０の複数の出力端子のいずれかに電気的に接続され、該出力端子から選択信号が供給される期間における列書き換え制御信号（２値の信号のいずれか（ハイレベルの信号又はロウレベルの信号））を保持し、且つ該列書き換え制御信号を出力する機能を有する。
【００３７】
ラッチ１２２は、ソースラッチ信号を供給する配線に電気的に接続され、該ソースラッチ信号から転送信号が供給される期間におけるラッチ１２１の出力信号（２値の信号のいずれか（ハイレベルの信号又はロウレベルの信号））を保持し、且つ該信号を出力する機能を有する。なお、ソースラッチ信号とは、ラッチ１２１が保持する信号のラッチ１２２への転送を行うか否かを示す信号である。すなわち、ソースラッチ信号は、２値の信号（転送信号及び非転送信号）によって構成される。ここでは、該ソースラッチ信号は、シフトレジスタ１２０が順次選択信号を供給する期間（サンプリング期間）において、非転送信号を示し、連続する２つのサンプリング期間の間の期間（水平帰線期間）において転送信号を示す信号であるとする。また、ラッチ１２２の出力信号は、複数の第２の走査線１６のいずれかを介して画素１７に設けられたトランジスタ２１のゲートに供給されるため、水平帰線期間においてラッチ１２１からハイレベルの信号が入力される際には、トランジスタ２１をオン状態とする信号（選択信号）を出力し、水平帰線期間においてラッチ１２１からロウレベルの信号が入力される際には、トランジスタ２１をオフ状態とする信号（非選択信号）を出力するように設計する必要がある。
【００３８】
ラッチ１２３は、シフトレジスタ１２０の複数の出力端子のいずれかに電気的に接続され、該出力端子から選択信号が供給される期間におけるデータ信号を保持し、且つ該データ信号を出力する機能を有する。なお、該データ信号は、多値のデジタル信号である。
【００３９】
ラッチ１２４は、ソースラッチ信号を供給する配線に電気的に接続され、該ソースラッチ信号から転送信号が供給される期間におけるラッチ１２３の出力信号（多値の信号のいずれか）を保持し、且つ該信号を出力する機能を有する。
【００４０】
デジタルアナログ変換回路（ＤＡＣ）１２５は、ラッチ１２４から入力されるデータ信号をデジタル信号からアナログ信号へと変換し、出力する機能を有する。
【００４１】
アナログバッファ１２６は、ラッチ１２２の出力信号（２値の信号のいずれか（ハイレベルの信号又はロウレベルの信号））に応じて、信号線１５へのデータ信号（アナログデータ信号）を供給するか否かを選択する機能を有する。具体的には、ラッチ１２２の出力信号が、ハイレベルの信号であれば、データ信号（アナログデータ信号）を信号線１５に供給し、ロウレベルの信号であれば、データ信号（アナログデータ信号）を信号線１５に供給しない機能を有する。
【００４２】
（信号線及び第２の走査線駆動回路１２の動作の一例）
上述した信号線及び第２の走査線駆動回路１２の動作の一例について、図４を参照して以下に説明する。
【００４３】
まず、サンプリング期間（Ｔａ）において、シフトレジスタ１２０の複数の出力端子から順次選択信号が出力される。この際に、期間ｔａにおいて選択信号を出力する出力端子に電気的に接続されたラッチ１２１は、期間ｔａにおける列書き換え制御信号を保持し、且つ該列書き換え制御信号を出力する。なお、ここでは、期間ｔａにおける列書き換え制御信号は、ハイレベルの信号である。また、期間ｔａにおいて選択信号を出力する出力端子に電気的に接続されたラッチ１２３は、多値によって構成されるデータ信号（ＤＡＴＡ（Ｄ）−１）に含まれる期間ｔａにおける特定のデータ信号（ｄａｔａ（Ｄ）−１）を保持し、且つ該データ信号（ｄａｔａ（Ｄ）−１）を出力する。
【００４４】
次いで、水平帰線期間（Ｔｂ）において、ラッチ１２２、ラッチ１２４に転送信号が入力される。これにより、ラッチ１２２は、ラッチ１２１の出力信号（期間ｔａにおける列書き換え制御信号＝ハイレベルの信号）を保持し、且つ該信号を出力する。当該ラッチ１２２の出力信号は、複数の第２の走査線１６のいずれかを介して画素１７に設けられたトランジスタ２１のゲートに供給され、トランジスタ２１がオン状態となる。また、ラッチ１２４は、ラッチ１２３の出力信号（期間ｔａにおけるデータ信号（ｄａｔａ（Ｄ）−１）を保持し、且つ該信号を出力する。ラッチ１２４の出力信号は、デジタルアナログ変換回路（ＤＡＣ）１２５に入力される。これにより、デジタルアナログ変換回路（ＤＡＣ）１２５は、アナログのデータ信号（ｄａｔａ（Ａ）−１）を出力する。デジタルアナログ変換回路（ＤＡＣ）１２５の出力信号は、アナログバッファ１２６に入力される。さらに、アナログバッファ１２６には、ラッチ１２２の出力信号（期間ｔａにおける列書き換え制御信号＝ハイレベルの信号）が入力される。これにより、アナログバッファ１２６の出力信号は、アナログのデータ信号（ｄａｔａ（Ａ）−１）となる。
【００４５】
次いで、サンプリング期間（Ｔｃ）において、サンプリング期間（Ｔａ）と同様にシフトレジスタ１２０の複数の出力端子から順次選択信号が出力される。この際に、上述したラッチ１２１（期間ｔａにおいて選択信号を出力する出力端子に電気的に接続されたラッチ１２１）は、期間ｔｂにおける列書き換え制御信号を保持し、且つ該列書き換え制御信号を出力する。なお、ここでは、期間ｔｂにおける列書き換え制御信号は、ロウレベルの信号である。また、サンプリング期間（Ｔｃ）において、上述したラッチ１２３（期間ｔａにおいて選択信号を出力する出力端子に電気的に接続されたラッチ１２３）は、多値によって構成されるデータ信号（ＤＡＴＡ（Ｄ）−２）に含まれる期間ｔｂにおけるデータ信号（ｄａｔａ（Ｄ）−２）を保持し、且つ該データ信号（ｄａｔａ（Ｄ）−２）を出力する。また、サンプリング期間（Ｔｃ）において、ラッチ１２２、１２４は、水平帰線期間（Ｔｂ）における出力信号を維持する。そのため、サンプリング期間（Ｔｃ）における上述したトランジスタ２１（ラッチ１２２の出力信号が、ゲートに供給されるトランジスタ２１）は、オン状態を維持し、且つアナログバッファ１２６の出力信号は、アナログのデータ信号（ｄａｔａ（Ａ）−１）を維持する。すなわち、アナログバッファ１２６は、サンプリング期間（Ｔｃ）に渡って、アナログのデータ信号（ｄａｔａ（Ａ）−１）を信号線１５に供給する。
【００４６】
次いで、水平帰線期間（Ｔｄ）において、水平帰線期間（Ｔｂ）と同様にラッチ１２２、ラッチ１２４に転送信号が入力される。これにより、ラッチ１２２は、ラッチ１２１の出力信号（期間ｔｂにおける列書き換え制御信号＝ロウレベルの信号）を保持し、且つ該信号を出力する。さらに、当該ラッチ１２２の出力信号は、複数の第２の走査線１６のいずれかを介して画素１７に設けられたトランジスタ２１のゲートに供給され、トランジスタ２１がオフ状態となる。また、ラッチ１２４は、ラッチ１２３の出力信号（期間ｔｂにおけるデータ信号（ｄａｔａ（Ｄ）−２）を保持し、且つ該信号を出力する。ラッチ１２４の出力信号は、デジタルアナログ変換回路（ＤＡＣ）１２５に入力される。これにより、デジタルアナログ変換回路（ＤＡＣ）１２５は、アナログのデータ信号（ｄａｔａ（Ａ）−２）を出力する。デジタルアナログ変換回路（ＤＡＣ）１２５の出力信号は、アナログバッファ１２６に入力される。ただし、アナログバッファ１２６には、ラッチ１２２の出力信号（期間ｔａにおける列書き換え制御信号＝ロウレベルの信号）が入力される。そのため、信号線１５には、アナログのデータ信号（ｄａｔａ（Ａ）−２）が供給されない。
【００４７】
次いで、サンプリング期間（Ｔｅ）において、サンプリング期間（Ｔａ）、（Ｔｃ）と同様にシフトレジスタ１２０の複数の出力端子から順次選択信号が出力される。この際に、上述したラッチ１２１（期間ｔａ、ｔｂにおいて選択信号を出力する出力端子に電気的に接続されたラッチ１２１）に期間ｔｃにおいて選択信号が入力される。そのため、当該ラッチ１２１は、期間ｔｃにおける列書き換え制御信号を保持し、且つ該列書き換え制御信号を出力する。なお、ここでは、期間ｔｃにおける列書き換え制御信号は、ハイレベルの信号である。また、サンプリング期間（Ｔｅ）において、上述したラッチ１２３（期間ｔａ、ｔｂにおいて選択信号を出力する出力端子に電気的に接続されたラッチ１２３）は、多値によって構成されるデータ信号（ＤＡＴＡ（Ｄ）−３）に含まれる期間ｔｃにおけるデータ信号（ｄａｔａ（Ｄ）−３）を保持し、且つ該データ信号（ｄａｔａ（Ｄ）−３）を出力する。また、サンプリング期間（Ｔｅ）において、ラッチ１２２、１２４は、水平帰線期間（Ｔｄ）における出力信号を維持する。そのため、サンプリング期間（Ｔｅ）における上述したトランジスタ２１（ラッチ１２２の出力信号が、ゲートに供給されるトランジスタ２１）は、オフ状態を維持し、且つ信号線１５にアナログのデータ信号（ｄａｔａ（Ａ）−２）が供給されない状態が維持される。
【００４８】
上述したような動作を行うことで、信号線及び第２の走査線駆動回路１２は、列書き換え制御信号に応じて、信号線１５にデータ信号を供給するか否か及び第２の走査線１６に選択信号を供給するか否かを選択することが可能である。なお、上述した表示装置の動作においては、水平帰線期間及び該水平帰線期間に続くサンプリング期間が１水平走査期間となる。
【００４９】
（コントローラ１３の構成例）
次いで、上述した表示装置が有するコントローラ１３の構成例について図５を参照して説明する。図５に示すコントローラ１３は、外部から入力される複数フレームの画像を形成するためのデータ信号を記憶するフレームメモリ１３１と、フレームメモリ１３１に記憶された連続する２フレームの画像を形成するためのデータ信号を比較し、差分を検出する比較回路１３２と、比較回路１３２において差分が検出された画素の座標を記憶する座標メモリ１３３と、フレームメモリ１３１からデータ信号を読み出し信号線及び第２の走査線駆動回路１２へと出力するデータ信号読み出し回路１３４と、座標メモリ１３３が記憶する座標情報を基に列書き換え制御信号及び行書き換え制御信号を生成し、前者を信号線及び第２の走査線駆動回路１２へと出力し、後者を第１の走査線駆動回路１１へと出力する書き換え信号生成回路１３５とを有する。
【００５０】
（コントローラ１３の動作の一例）
上述したコントローラ１３の動作の一例について、図６を参照して以下に説明する。
【００５１】
まず、外部から第１フレームの画像を形成するためのデータ信号がコントローラ１３に入力される第１フレーム期間において、フレームメモリ１３１が当該第１フレームの画像を形成するためのデータ信号を記憶する。
【００５２】
次いで、外部から第２フレームの画像を形成するためのデータ信号がコントローラ１３に入力される第２フレーム期間において、フレームメモリ１３１が当該第２フレームの画像を形成するためのデータ信号を記憶する。
【００５３】
次いで、外部から第３フレームの画像を形成するためのデータ信号がコントローラ１３に入力される第３フレーム期間において、フレームメモリ１３１が当該第３フレームの画像を形成するためのデータ信号を記憶する。また、比較回路１３２がフレームメモリ１３１に記憶された第１フレームの画像を形成するためのデータ信号と第２フレームの画像を形成するためのデータ信号の比較を行い、差分を検出する。さらに、座標メモリ１３３が第１フレームの画像を形成するためのデータ信号と第２フレームの画像を形成するためのデータ信号の間で差分が検出された画素の座標を記憶する。
【００５４】
次いで、外部から第４フレームの画像を形成するためのデータ信号がコントローラ１３に入力される第４フレーム期間において、フレームメモリ１３１が当該第４フレームの画像を形成するためのデータ信号を記憶する。また、比較回路１３２がフレームメモリ１３１に記憶された第２フレームの画像を形成するためのデータ信号と第３フレームの画像を形成するためのデータ信号の比較を行い、差分を検出する。さらに、座標メモリ１３３が第２フレームの画像を形成するためのデータ信号と第３フレームの画像を形成するためのデータ信号の間で差分が検出された画素の座標を記憶する。また、データ信号読み出し回路１３４がフレームメモリ１３１に記憶された第１フレームの画像を形成するためのデータ信号を読み出し、且つ当該第１フレームの画像を形成するためのデータ信号を信号線及び第２の走査線駆動回路１２へと出力する。また、書き換え信号生成回路１３５が座標メモリ１３３に記憶された座標情報を基に、第１フレームの画像と第２フレームの画像の書き換え時における行書き換え制御信号を生成し、且つ当該行書き換え制御信号を第１の走査線駆動回路１１へと出力する。なお、当該期間において、画素部１０には、第１フレームの画像が表示される。
【００５５】
次いで、外部から第５フレームの画像を形成するためのデータ信号がコントローラ１３に入力される第５フレーム期間において、フレームメモリ１３１が当該第５フレームの画像を形成するためのデータ信号を記憶する。また、比較回路１３２がフレームメモリ１３１に記憶された第３フレームの画像を形成するためのデータ信号と第４フレームの画像を形成するためのデータ信号の比較を行い、差分を検出する。さらに、座標メモリ１３３が第３フレームの画像を形成するためのデータ信号と第４フレームの画像を形成するためのデータ信号の間で差分が検出された画素の座標を記憶する。また、データ信号読み出し回路１３４がフレームメモリ１３１に記憶された第２フレームの画像を形成するためのデータ信号を読み出し、且つ当該第２フレームの画像を形成するためのデータ信号を信号線及び第２の走査線駆動回路１２へと出力する。また、書き換え信号生成回路１３５が座標メモリ１３３に記憶された座標情報を基に、第２フレームの画像と第３フレームの画像の書き換え時における行書き換え制御信号、及び第１フレームの画像と第２フレームの画像の書き換え時における列書き換え制御信号を生成し、且つ当該行書き換え制御信号を第１の走査線駆動回路１１へと出力し、当該列書き換え制御信号を信号線及び第２の走査線駆動回路１２へと出力する。なお、当該期間において、画素部１０には、第２フレームの画像が表示される。
【００５６】
以下、前段落で述べた動作を順次行うことによって、画素部１０において画像を順次表示することが可能である。
【００５７】
以上のように、上述した表示装置においては、コントローラ１３から行書き換え制御信号及び列書き換え制御信号を出力することで、マトリクス状に配列された複数の画素１７に対するデータ信号の書き換えを行うか否かを画素毎に選択することが可能になる。その結果、表示装置が特定の領域において頻繁に表示が変化する映像の表示を行う場合であっても、高品質な映像の表示及び消費電力の低減を両立させることが可能になる。
【００５８】
（アクティブマトリクス型の表示装置の変形例）
上述した構成を有する表示装置は、本発明の一態様であり、当該表示装置と異なる点を有する表示装置も本発明には含まれる。
【００５９】
例えば、上述した表示装置においては、第１の走査線駆動回路１１がシフトレジスタ１１０と、ラッチ１１１と、ラッチ１１２と、バッファ１１３とを有する構成（図２（Ａ）参照）について示したが、第１の走査線駆動回路１１がシフトレジスタ１１０と、第１の入力端子がシフトレジスタ１１０の複数の出力端子のいずれかに電気的に接続され、第２の入力端子が行書き換え制御信号を供給する配線に電気的に接続され、出力端子が複数の第１の走査線１４のいずれかに電気的に接続されたＡＮＤゲート１１５とを有する構成（図７（Ａ）参照）とすることも可能である。図７（Ａ）に示す第１の走査線駆動回路１１においては、シフトレジスタ１１０の出力信号のタイミングと、行書き換え制御信号のタイミングを同期させることで、第１の走査線１４に選択信号を供給するか否かを選択することが可能である。なお、図７（Ａ）に示す第１の走査線駆動回路１１を有する表示装置においては、画素部１０における画像の表示タイミングを図６に示したタイミングから１フレーム期間分早くする、又は、行書き換え制御信号が第１の走査線駆動回路１１に入力されるタイミングを図６に示したタイミングから１フレーム期間分遅らせる必要がある。なお、前者については、画素部１０における表示を１フレーム期間早くするために、データ信号読み出し回路１３４のデータ信号の出力タイミング及び書き換え信号生成回路１３５の列書き換え制御信号の出力タイミングも１フレーム期間早くする必要がある。前者について具体的に述べると、図６に示す第１フレームのデータ信号が、第３フレーム期間において信号線及び第２の走査線駆動回路１２に入力され、且つ第１フレームのデータ信号に基づく画像と第２フレームのデータ信号に基づく画像の書き換え時における列書き換え制御信号が、第４フレーム期間において信号線及び第２の走査線駆動回路１２に入力される必要がある。同様に、後者について具体的に述べると、図６に示す第１フレームのデータ信号に基づく画像と第２フレームのデータ信号に基づく画像の書き換え時における行書き換え制御信号が、第５フレーム期間において第１の走査線駆動回路１１に入力される必要がある。
【００６０】
また、上述した表示装置においては、信号線及び第２の走査線駆動回路１２がシフトレジスタ１２０と、ラッチ１２１、１２２、１２３、１２４と、デジタルアナログ変換回路（ＤＡＣ）１２５と、アナログバッファ１２６とを有する構成（図２（Ｂ）参照）について示したが、信号線及び第２の走査線駆動回路１２がシフトレジスタ１２０と、第１の入力端子がシフトレジスタ１２０の複数の出力端子のいずれかに電気的に接続され、第２の入力端子が列書き換え制御信号を供給する配線に電気的に接続され、出力端子が複数の第２の走査線１６のいずれかに電気的に接続されたＡＮＤゲート１２７と、入力端子がデータ信号を供給する配線に電気的に接続されたラッチ１２８と、入力端子がラッチ１２８の出力端子に電気的に接続されたデジタルアナログ変換回路（ＤＡＣ）１２９と、入力端子がデジタルアナログ変換回路（ＤＡＣ）１２９の出力端子に電気的に接続され、出力端子が複数の信号線１５のいずれかに電気的に接続されたアナログバッファ１３０とを有する構成（図７（Ｂ）参照）とすることも可能である。なお、図７（Ｂ）に示す信号線及び第２の走査線駆動回路１２において、ラッチ１２８は、シフトレジスタ１２０の複数の出力端子のいずれかに電気的に接続され、該出力端子から選択信号が供給される期間におけるデータ信号を保持し、且つ該データ信号を出力する機能を有する。デジタルアナログ変換回路（ＤＡＣ）１２９は、ラッチ１２８から入力されるデータ信号をデジタル信号からアナログ信号へと変換し、出力する機能を有する。アナログバッファ１３０は、ＡＮＤゲート１２７の出力信号（２値の信号のいずれか（ハイレベルの信号又はロウレベルの信号））に応じて、信号線１５へデータ信号（アナログデータ信号）を供給するか否かを選択する機能を有する。具体的には、ＡＮＤゲート１２７の出力信号が、ハイレベルの信号であれば、データ信号（アナログデータ信号）を信号線１５に供給し、ロウレベルの信号であれば、データ信号（アナログデータ信号）を信号線１５に供給しない機能を有する。
【００６１】
また、上述した表示装置においては、複数の信号線１５及び複数の第２の走査線１６が信号線及び第２の走査線駆動回路１２によって駆動される構成（図１（Ａ）、図２（Ｂ）参照）について示したが、複数の信号線１５と、複数の第２の走査線１６とが異なる駆動回路によって駆動される構成（図８（Ａ）参照）とすることも可能である。図８（Ａ）に示す表示装置は、図１（Ａ）に示す表示装置が有する信号線及び第２の走査線駆動回路１２を、信号線駆動回路１８及び第２の走査線駆動回路１９に置換した表示装置である。例えば、図８（Ａ）に示す信号線駆動回路１８は、複数の出力端子を有する信号線駆動用シフトレジスタ１８０と、ラッチ１２３、１２４と、デジタルアナログ変換回路（ＤＡＣ）１２５と、アナログバッファ１２６とを有する構成（図８（Ｂ）参照）とすることができ、第２の走査線駆動回路１９は、複数の出力端子を有する第２の走査線駆動用シフトレジスタ１９０と、ラッチ１２１、１２２とを有する構成（図８（Ｃ）参照）とすることができる。なお、信号線駆動用シフトレジスタ１８０は、外部から入力される信号線駆動用スタート信号をきっかけとして、複数の出力端子から順次選択信号を供給する機能を有し、第２の走査線駆動用シフトレジスタ１９０は、外部から入力される第２の走査線駆動用スタート信号をきっかけとして、複数の出力端子から順次選択信号を供給する機能を有する。
【００６２】
（画素１７に設けられるトランジスタ２０、２１の一例）
次いで、上述した表示装置の各画素に設けられるトランジスタ２０、２１の一例について図９を参照して説明する。具体的には、酸化物半導体層を具備するトランジスタについて示す。当該トランジスタは、当該酸化物半導体層を高純度化することで、オフ電流を極めて少なくすることが可能である（以下に詳述する）。そのため、特定の画素に対して長期間データ信号が入力されない可能性がある本明細書で開示される表示装置の各画素に設けられるトランジスタ２０、２１として好ましいトランジスタである。
【００６３】
図９に示すトランジスタ２１１は、絶縁表面を有する基板２２０上に設けられたゲート層２２１と、ゲート層２２１上に設けられたゲート絶縁層２２２と、ゲート絶縁層２２２上に設けられた酸化物半導体層２２３と、酸化物半導体層２２３上に設けられたソース層２２４ａ及びドレイン層２２４ｂとを有する。また、図９に示すトランジスタ２１１においては、トランジスタ２１１を覆い、酸化物半導体層２２３に接する絶縁層２２５と、絶縁層２２５上に設けられた保護絶縁層２２６とが形成されている。
【００６４】
図９に示すトランジスタ２１１は、上記の通り、半導体層として酸化物半導体層２２３を具備する。酸化物半導体層２２３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、または単元系金属酸化物であるＩｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００６５】
また、酸化物半導体層２２３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどを選択することができる。
【００６６】
上述した酸化物半導体は、電気的特性変動を抑止するため、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を意図的に排除することで高純度化し、電気的にＩ型（真性）化された酸化物半導体である。
【００６７】
よって酸化物半導体中の水素は少なければ少ないほどよい。また、高純度化された酸化物半導体層中には水素や酸素欠損等に由来するキャリアが極めて少なく（ゼロに近い）、キャリア密度は１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満である。即ち、酸化物半導体層の水素や酸素欠損等に由来するキャリア密度を限りなくゼロに近くする。酸化物半導体層中に水素や酸素欠損等に由来するキャリアが極めて少ないため、トランジスタがオフ状態のときのリーク電流（オフ電流）を少なくすることができる。また、水素や酸素欠損等に由来する不純物準位が少ないことにより、光照射、温度変化、バイアス印加等による電気特性の変動及び劣化を少なくすることができる。なお、オフ電流は少なければ少ないほど好ましい。上記酸化物半導体を半導体層として用いたトランジスタは、チャネル幅（ｗ）１μｍあたりの電流値が１００ｚＡ（ゼプトアンペア）以下、好ましくは１０ｚＡ以下、更に好ましくは１ｚＡ以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、トランジスタの電気的特性がこれら要因の影響を受けない。
【００６８】
このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された酸化物半導体をチャネル形成領域に用いたトランジスタは、オフ電流を極めて小さくすることができる。つまり、トランジスタの非導通状態において、酸化物半導体層は絶縁体とみなせて回路設計を行うことができる。一方で、酸化物半導体層は、トランジスタの導通状態においては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込むことができる。
【００６９】
絶縁表面を有する基板２２０として使用することができる基板に大きな制限はない。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００７０】
トランジスタ２１１において、下地膜となる絶縁膜を基板２２０とゲート層２２１の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００７１】
ゲート層２２１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００７２】
ゲート絶縁層２２２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層することができる。
【００７３】
ソース層２２４ａ、ドレイン層２２４ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
【００７４】
また、ソース層２２４ａ、ドレイン層２２４ｂ（これらと同じ層で形成される配線層を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００７５】
絶縁層２２５は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
【００７６】
保護絶縁層２２６は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
【００７７】
また、保護絶縁層２２６上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【００７８】
（トランジスタのオフ電流について）
次いで、高純度化された酸化物半導体層を具備するトランジスタのオフ電流を求めた結果について説明する。
【００７９】
まず、高純度化された酸化物半導体層を具備するトランジスタのオフ電流が十分に小さいことを考慮して、チャネル幅Ｗが１ｍと十分に大きいトランジスタを用意してオフ電流の測定を行った。チャネル幅Ｗが１ｍのトランジスタのオフ電流を測定した結果を図１０に示す。図１０において、横軸はゲート電圧ＶＧ、縦軸はドレイン電流ＩＤである。ドレイン電圧ＶＤが＋１Ｖまたは＋１０Ｖの場合、ゲート電圧ＶＧが−５Ｖから−２０Ｖの範囲では、トランジスタのオフ電流は、検出限界である１×１０−１２Ａ以下であることがわかった。また、トランジスタのオフ電流（ここでは、チャネル幅１μｍあたりの値）は１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下となることがわかった。
【００８０】
次に、高純度化された酸化物半導体層を具備するトランジスタのオフ電流をさらに正確に求めた結果について説明する。上述したように、高純度化された酸化物半導体層を具備するトランジスタのオフ電流は、測定器の検出限界である１×１０−１２Ａ以下であることがわかった。そこで、特性評価用素子を作製し、より正確なオフ電流の値（上記測定における測定器の検出限界以下の値）を求めた結果について説明する。
【００８１】
はじめに、電流測定方法に用いた特性評価用素子について、図１１を参照して説明する。
【００８２】
図１１に示す特性評価用素子は、測定系８００が３つ並列に接続されている。測定系８００は、容量素子８０２、トランジスタ８０４、トランジスタ８０５、トランジスタ８０６、トランジスタ８０８を有する。トランジスタ８０４、トランジスタ８０８には、高純度化された酸化物半導体層を具備するトランジスタを適用した。
【００８３】
測定系８００において、トランジスタ８０４のソース及びドレインの一方と、容量素子８０２の一方の端子と、トランジスタ８０５のソース及びドレインの一方は、電源（Ｖ２を与える電源）に接続されている。また、トランジスタ８０４のソース及びドレインの他方と、トランジスタ８０８のソース及びドレインの一方と、容量素子８０２の他方の端子と、トランジスタ８０５のゲートとは、電気的に接続されている。また、トランジスタ８０８のソース及びドレインの他方と、トランジスタ８０６のソース及びドレインの一方と、トランジスタ８０６のゲートとは、電源（Ｖ１を与える電源）に電気的に接続されている。また、トランジスタ８０５のソース及びドレインの他方と、トランジスタ８０６のソース及びドレインの他方とは、出力端子に電気的に接続されている。
【００８４】
なお、トランジスタ８０４のゲートには、トランジスタ８０４のオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ２が供給され、トランジスタ８０８のゲートには、トランジスタ８０８のオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ１が供給される。また、出力端子からは電位Ｖｏｕｔが出力される。
【００８５】
次に、上記の特性評価用素子を用いた電流測定方法について説明する。
【００８６】
まず、オフ電流を測定するために電位差を付与する初期期間の概略について説明する。初期期間においては、トランジスタ８０８のゲートに、トランジスタ８０８をオン状態とする電位Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０４のソース及びドレインの他方と電気的に接続されるノード（つまり、トランジスタ８０８のソース及びドレインの一方、容量素子８０２の他方の端子、及びトランジスタ８０５のゲートに電気的に接続されるノード）であるノードＡに電位Ｖ１を与える。ここで、電位Ｖ１は、例えば高電位とする。また、トランジスタ８０４はオフ状態としておく。
【００８７】
その後、トランジスタ８０８のゲートに、トランジスタ８０８をオフ状態とする電位Ｖｅｘｔ＿ｂ１を入力して、トランジスタ８０８をオフ状態とする。トランジスタ８０８をオフ状態とした後に、電位Ｖ１を低電位とする。ここでも、トランジスタ８０４はオフ状態としておく。また、電位Ｖ２は電位Ｖ１と同じ電位とする。以上により、初期期間が終了する。初期期間が終了した状態では、ノードＡとトランジスタ８０４のソース及びドレインの一方との間に電位差が生じ、また、ノードＡとトランジスタ８０８のソース及びドレインの他方との間に電位差が生じることになるため、トランジスタ８０４及びトランジスタ８０８には僅かに電荷が流れる。つまり、オフ電流が発生する。
【００８８】
次に、オフ電流の測定期間の概略について説明する。測定期間においては、トランジスタ８０４のソース及びドレインの一方の電位（Ｖ２）、並びにトランジスタ８０８のソース及びドレインの他方の電位（Ｖ１）は低電位に固定しておく。一方で、測定期間中は、上記ノードＡの電位は固定しない（フローティング状態とする）。これにより、トランジスタ８０４、トランジスタ８０８に電荷が流れ、時間の経過と共にノードＡに保持される電荷量が変動する。そして、ノードＡに保持される電荷量の変動に伴って、ノードＡの電位が変動する。つまり、出力端子の出力電位Ｖｏｕｔも変動する。
【００８９】
上記電位差を付与する初期期間、および、その後の測定期間における各電位の関係の詳細（タイミングチャート）を図１２に示す。
【００９０】
初期期間において、まず、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオン状態となるような電位（高電位）とする。これによって、ノードＡの電位はＶ２すなわち低電位（ＶＳＳ）となる。なお、ノードＡに低電位（ＶＳＳ）を与えるのは必須ではない。その後、電位Ｖｅｘｔ＿ｂ２を、トランジスタ８０４がオフ状態となるような電位（低電位）として、トランジスタ８０４をオフ状態とする。そして、次に、電位Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオン状態となるような電位（高電位）とする。これによって、ノードＡの電位はＶ１、すなわち高電位（ＶＤＤ）となる。その後、Ｖｅｘｔ＿ｂ１を、トランジスタ８０８がオフ状態となるような電位とする。これによって、ノードＡがフローティング状態となり、初期期間が終了する。
【００９１】
その後の測定期間においては、電位Ｖ１及び電位Ｖ２を、ノードＡに電荷が流れ込む、またはノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ１及び電位Ｖ２を低電位（ＶＳＳ）とする。ただし、出力電位Ｖｏｕｔを測定するタイミングにおいては、出力回路を動作させる必要が生じるため、一時的にＶ１を高電位（ＶＤＤ）とすることがある。なお、Ｖ１を高電位（ＶＤＤ）とする期間は、測定に影響を与えない程度の短期間とする。
【００９２】
上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードＡに保持される電荷量が変動し、これに従ってノードＡの電位が変動する。これは、トランジスタ８０５のゲートの電位が変動することを意味するから、時間の経過と共に、出力端子の出力電位Ｖｏｕｔの電位も変化することとなる。
【００９３】
得られた出力電位Ｖｏｕｔから、オフ電流を算出する方法について、以下に説明する。
【００９４】
オフ電流の算出に先だって、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔとの関係を求めておく。これにより、出力電位ＶｏｕｔからノードＡの電位ＶＡを求めることができる。上述の関係から、ノードＡの電位ＶＡは、出力電位Ｖｏｕｔの関数として次式のように表すことができる。
【００９５】
【数１】
2011209713.tif 000003
【００９６】
また、ノードＡの電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、定数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容量ＣＡは、容量素子８０２の容量と他の容量の和である。
【００９７】
【数２】
2011209713.tif 000004
【００９８】
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（またはノードＡから流れ出す電荷）の時間微分であるから、ノードＡの電流ＩＡは次式のように表される。
【００９９】
【数３】
2011209713.tif 000005
【０１００】
このように、ノードＡに接続される容量ＣＡと、出力端子の出力電位Ｖｏｕｔから、ノードＡの電流ＩＡを求めることができる。
【０１０１】
以上に示す方法により、オフ状態においてトランジスタのソースとドレイン間を流れるリーク電流（オフ電流）を測定することができる。
【０１０２】
ここでは、チャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝５０μｍの、高純度化された酸化物半導体層を具備するトランジスタ８０４、高純度化された酸化物半導体層を具備するトランジスタ８０８を作製した。また、並列された各測定系８００において、容量素子８０２の各容量値を、１００ｆＦ、１ｐＦ、３ｐＦとした。
【０１０３】
なお、上述した測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間においては、電位Ｖ１を原則としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅｃの期間だけＶＤＤとしてＶｏｕｔを測定した。また、素子に流れる電流Ｉの算出に用いられるΔｔは、約３００００ｓｅｃとした。
【０１０４】
図１３に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。図１３より、時間の経過にしたがって、電位が変化している様子が確認できる。
【０１０５】
図１４には、上記電流測定によって算出された室温（２５℃）におけるオフ電流を示す。なお、図１４は、トランジスタ８０４又はトランジスタ８０８のソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１４から、ソース−ドレイン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かった。また、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１０ｚＡ／μｍ以下であることが分かった。なお、１ｚＡは１０−２１Ａを表す。
【０１０６】
さらに、上記電流測定によって算出された８５℃の温度環境下におけるオフ電流について図１５に示す。図１５は、８５℃の温度環境下におけるトランジスタ８０４又はトランジスタ８０８のソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１５から、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１００ｚＡ／μｍ以下であることが分かった。
【０１０７】
以上により、高純度化された酸化物半導体層を具備するトランジスタでは、オフ電流が十分に小さくなることが確認された。
【０１０８】
（画素１７に設けられるトランジスタ２０、２１の変形例）
また、上述した表示装置においては、各画素に設けられるトランジスタ２０、２１として、チャネルエッチ型と呼ばれるボトムゲート構造のトランジスタ２１１を適用する構成（図９参照）について示したが、トランジスタ２０、２１は当該構成に限定されない。例えば、図１６（Ａ）〜（Ｃ）に示すトランジスタを適用することが可能である。
【０１０９】
図１６（Ａ）に示すトランジスタ５１０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つである。
【０１１０】
トランジスタ５１０は、絶縁表面を有する基板２２０上に、ゲート層２２１、ゲート絶縁層２２２、酸化物半導体層２２３、酸化物半導体層２２３のチャネル形成領域を覆うチャネル保護層として機能する絶縁層５１１、ソース層２２４ａ、及びドレイン層２２４ｂを含む。また、ソース層２２４ａ、ドレイン層２２４ｂ、及び絶縁層５１１を覆い、保護絶縁層２２６が形成されている。
【０１１１】
図１６（Ｂ）示すトランジスタ５２０はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板２２０上に、ゲート層２２１、ゲート絶縁層２２２、ソース層２２４ａ、ドレイン層２２４ｂ、及び酸化物半導体層２２３を含む。また、ソース層２２４ａ及びドレイン層２２４ｂを覆い、酸化物半導体層２２３に接する絶縁層２２５が設けられている。絶縁層２２５上にはさらに保護絶縁層２２６が形成されている。
【０１１２】
トランジスタ５２０においては、ゲート絶縁層２２２は基板２２０及びゲート層２２１上に接して設けられ、ゲート絶縁層２２２上にソース層２２４ａ、ドレイン層２２４ｂが接して設けられている。そして、ゲート絶縁層２２２、及びソース層２２４ａ、ドレイン層２２４ｂ上に酸化物半導体層２２３が設けられている。
【０１１３】
図１６（Ｃ）に示すトランジスタ５３０は、トップゲート構造のトランジスタの一つである。トランジスタ５３０は、絶縁表面を有する基板２２０上に、絶縁層５３１、酸化物半導体層２２３、ソース層２２４ａ、及びドレイン層２２４ｂ、ゲート絶縁層２２２、ゲート層２２１を含み、ソース層２２４ａ、ドレイン層２２４ｂにそれぞれ配線層５３２ａ、配線層５３２ｂが接して設けられ電気的に接続している。
【０１１４】
なお、絶縁層５１１、５３１は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。また、配線層５３２ａ、配線層５３２ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
【０１１５】
（画素１７に設けられるトランジスタ２０、２１の作製工程の一例）
以下では、本明細書で開示される表示装置の各画素に設けられるトランジスタ２０、２１の作製工程の一例について説明する。具体的には、ボトムゲート構造の１種であるチャネルエッチ型のトランジスタ４１０の作製工程について図１７を参照して説明する。なお、図１７（Ｄ）には、シングルゲート構造のトランジスタを示すが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタとすることができる。
【０１１６】
以下、図１７（Ａ）〜（Ｄ）を参照して、基板４００上にトランジスタ４１０を作製する工程について説明する。
【０１１７】
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート層４１１を形成する。なお、当該工程において用いられるレジストマスクは、インクジェット法によって形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減することができる。
【０１１８】
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。
【０１１９】
下地層となる絶縁層を基板４００とゲート層４１１の間に設けてもよい。下地層は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【０１２０】
また、ゲート層４１１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０１２１】
例えば、ゲート層４１１の２層の積層構造としては、アルミニウム層上にモリブデン層を積層した２層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層を積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した３層構造とすることが好ましい。
【０１２２】
次いで、ゲート層４１１上にゲート絶縁層４０２を形成する。
【０１２３】
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アルミニウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、シラン（ＳｉＨ４）、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形成すればよい。また、ゲート絶縁層４０２として酸化ハフニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯｘ）等のＨｉｇｈ−ｋ材料を用いることもできる。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層とを積層して形成する。
【０１２４】
ここでは、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸化窒化シリコン層を形成する。
【０１２５】
また、ゲート絶縁層４０２として、高密度プラズマ装置を用い、酸化窒化シリコン層の形成を行ってもよい。ここで高密度プラズマ装置とは、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて、絶縁層の成膜を行う。
【０１２６】
チャンバーに材料ガスとしてシラン（ＳｉＨ４）、亜酸化窒素（Ｎ２Ｏ）、及び希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表面を有する基板上に絶縁層を形成する。その後、シラン（ＳｉＨ４）の供給を停止し、大気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスを導入して絶縁層表面にプラズマ処理を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスを導入して絶縁層表面に行われるプラズマ処理は、絶縁層の成膜より後に行う。上記プロセス順序を経た絶縁層は、膜厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁層である。
【０１２７】
ゲート絶縁層４０２の形成の際、チャンバーに導入するシラン（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）の流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
【０１２８】
また、高密度プラズマ装置により得られた絶縁層は、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁層は、薄い膜の厚みを精密に制御することができる。
【０１２９】
上記プロセス順序を経た絶縁層は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁層とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合において、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高密度プラズマ装置で得られる絶縁層は緻密な膜と言える。
【０１３０】
なお、後の工程でＩ型化又は実質的にＩ型化される酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。従ってμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ装置は、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層が密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できることが重要である。
【０１３１】
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４３０を形成する。なお、酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着している粉状物質（パーティクル、ゴミともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０１３２】
酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。ここでは、酸化物半導体膜４３０として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図１７（Ａ）に相当する。また、酸化物半導体膜４３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素の混合雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物半導体膜４３０に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまうのを抑制することもできる。
【０１３３】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【０１３４】
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい。ここでは、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ］の組成比を有する金属酸化物ターゲットを用いることもできる。
【０１３５】
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法とＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。
【０１３６】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【０１３７】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
【０１３８】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【０１３９】
次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、当該工程において用いられるレジストマスクは、インクジェット法によって形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１４０】
なお、ここでの酸化物半導体膜４３０のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【０１４１】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化シリコン（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１４２】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１４３】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１４４】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１４５】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１４６】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１を得る（図１７（Ｂ）参照）。
【０１４７】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１４８】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０１４９】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１５０】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜４３０に対して行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、第２のフォトリソグラフィ工程を行う。
【０１５１】
酸化物半導体層に対する脱水化または脱水素化の加熱処理は、酸化物半導体層の形成後、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極層及びドレイン電極層上に保護絶縁膜を形成した後、のいずれで行っても良い。
【０１５２】
また、ゲート絶縁層４０２に開口部を形成する場合、その工程は酸化物半導体膜４３０に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
【０１５３】
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に、金属導電膜を形成する。金属導電膜はスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、上述した元素を成分とする合金、又は上述した元素を組み合わせた合金等が挙げられる。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、イットリウム（Ｙ）のいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、銅又は銅を主成分とする膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、窒化タンタル膜又は窒化銅膜上に銅膜を積層する２層構造、チタン膜上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する３層構造などが挙げられる。また、アルミニウム（Ａｌ）に、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒化膜を用いてもよい。
【０１５４】
金属導電膜後に加熱処理を行う場合には、この加熱処理に耐えうる耐熱性を金属導電膜に持たせることが好ましい。
【０１５５】
第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース層４１５ａ、ドレイン層４１５ｂを形成した後、レジストマスクを除去する（図１７（Ｃ）参照）。
【０１５６】
なお、金属導電膜のエッチングの際に、酸化物半導体層４３１は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１５７】
ここでは、金属導電膜としてチタン膜を用いる。また、酸化物半導体層４３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いたので、両者のエッチングの際の選択比を考慮して、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０１５８】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、当該工程において用いるレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１５９】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１６０】
次いで、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）、またはアルゴン（Ａｒ）などのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０１６１】
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層４１６を形成する。
【０１６２】
酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。酸化物絶縁層４１６に水素が含まれると、その水素が酸化物半導体層へ侵入して酸化物半導体層４３１のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成される恐れがある。よって、酸化物絶縁層４１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０１６３】
ここでは、酸化物絶縁層４１６として膜厚２００ｎｍの酸化シリコン膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、ここでは１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。
【０１６４】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が酸化物絶縁層４１６と接した状態で加熱される。これにより、酸化物半導体層の一部（チャネル形成領域）に酸素が供給される。
【０１６５】
以上の工程を経ることによって、酸化物半導体層に極めて抵抗の高い領域と比較的抵抗の低い領域を自己整合的に形成できる。すなわち、上記のように酸化物半導体層に対して脱水化または脱水素化のための加熱処理（第１の加熱処理）を行うが、その際、酸素欠損が生じて酸化物半導体層は導電性が高くなる。その後、ソース層４１５ａおよびドレイン層４１５ｂ、さらには酸化物絶縁層４１６を形成後、第２の加熱処理をおこなうと、酸化物半導体層のうち、酸化物絶縁層４１６に接した部分（チャネル形成領域４１３）には酸素が供給されて、酸素欠損が解消され、Ｉ型もしくは実質的にＩ型となる。一方、酸化物半導体層のうち、ソース層４１５ａおよびドレイン層４１５ｂに接していた部分には、そのような酸素の供給はないので、酸素欠損は解消されず、比較的抵抗の低い状態が維持される。これらの部分は、トランジスタにおいて、ソース領域やドレイン領域として機能する。すなわち、ソース層４１５ａに重なるソース領域４１４ａと、ドレイン層４１５ｂに重なるドレイン領域４１４ｂとが自己整合的に形成される。以上の工程でトランジスタ４１０が形成される。
【０１６６】
８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物（水素等）が酸化物半導体に存在していると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、酸化物半導体の不純物、特に水素や水等を極力除去し、上述の高密度プラズマＣＶＤ装置を用いて緻密で絶縁耐圧の高い高品質な絶縁膜を形成し、酸化物半導体との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジスタを得ることができる。
【０１６７】
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。ここでは１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素をとりこむことができる。
【０１６８】
なお、ドレイン層４１５ｂと重畳した酸化物半導体層においてドレイン領域４１４ｂを形成することにより、トランジスタの信頼性の向上を図ることができる。具体的には、ドレイン領域４１４ｂを形成することで、ドレイン層４１５ｂからドレイン領域４１４ｂ、チャネル形成領域４１３にかけて、導電性を段階的に変化させうるような構造とすることができる。
【０１６９】
また、酸化物半導体層におけるソース領域又はドレイン領域は、酸化物半導体層の膜厚が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層の膜厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソース層又はドレイン層と接する領域及びその近傍が低抵抗化しソース領域又はドレイン領域が形成され、酸化物半導体層においてゲート絶縁層に近い領域はＩ型とすることもできる。
【０１７０】
酸化物絶縁層４１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、酸化窒化アルミニウムなどを用いる。ここでは、保護絶縁層として保護絶縁層４０３を、窒化シリコン膜を用いて形成する（図１７（Ｄ）参照）。
【０１７１】
（表示装置を搭載した各種電子機器について）
以下では、本明細書で開示される表示装置を搭載した電子機器の例について図１８を参照して説明する。
【０１７２】
図１８（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。
【０１７３】
図１８（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。
【０１７４】
図１８（Ｃ）は、電子ペーパーの一例として、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。
【０１７５】
筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１８（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図１８（Ｃ）では表示部２２２７）に画像を表示することができる。
【０１７６】
また、図１８（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。
【０１７７】
また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１７８】
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。
【０１７９】
図１８（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４１は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。
【０１８０】
表示パネル２２４２はタッチパネル機能を備えており、図１８（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。
【０１８１】
表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図１８（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０１８２】
外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０１８３】
図１８（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２６５、バッテリー２２６６などによって構成されている。
【０１８４】
図１８（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。
【０１８５】
テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。
【０１８６】
なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。
【符号の説明】
【０１８７】
１０        画素部
１１        第１の走査線駆動回路
１２        信号線及び第２の走査線駆動回路
１３        コントローラ
１４        第１の走査線
１５        信号線
１６        第２の走査線
１７        画素
１８        信号線駆動回路
１９        第２の走査線駆動回路
２０        トランジスタ
２１        トランジスタ
２２        容量素子
２３        液晶素子
１１０      シフトレジスタ
１１１      ラッチ
１１２      ラッチ
１１３      バッファ
１１５      ＡＮＤゲート
１２０      シフトレジスタ
１２１      ラッチ
１２２      ラッチ
１２３      ラッチ
１２４      ラッチ
１２５      デジタルアナログ変換回路（ＤＡＣ）
１２６      アナログバッファ
１２７      ＡＮＤゲート
１２８      ラッチ
１２９      デジタルアナログ変換回路（ＤＡＣ）
１３０      アナログバッファ
１３１      フレームメモリ
１３２      比較回路
１３３      座標メモリ
１３４      データ信号読み出し回路
１３５      書き換え信号生成回路
１８０      信号線駆動用シフトレジスタ
１９０      第２の走査線駆動用シフトレジスタ
２１１      トランジスタ
２２０      基板
２２１      ゲート層
２２２      ゲート絶縁層
２２３      酸化物半導体層
２２４ａ    ソース層
２２４ｂ    ドレイン層
２２５      絶縁層
２２６      保護絶縁層
４００      基板
４０２      ゲート絶縁層
４０３      保護絶縁層
４１０      トランジスタ
４１１      ゲート層
４１３      チャネル形成領域
４１４ａ    ソース領域
４１４ｂ    ドレイン領域
４１５ａ    ソース層
４１５ｂ    ドレイン層
４１６      酸化物絶縁層
４３０      酸化物半導体膜
４３１      酸化物半導体層
５１０      トランジスタ
５１１      絶縁層
５２０      トランジスタ
５３０      トランジスタ
５３１      絶縁層
５３２ａ    配線層
５３２ｂ    配線層
８００      測定系
８０２      容量素子
８０４      トランジスタ
８０５      トランジスタ
８０６      トランジスタ
８０８      トランジスタ
２２０１    本体
２２０２    筐体
２２０３    表示部
２２０４    キーボード
２２１１    本体
２２１２    スタイラス
２２１３    表示部
２２１４    操作ボタン
２２１５    外部インターフェイス
２２２０    電子書籍
２２２１    筐体
２２２３    筐体
２２２５    表示部
２２２７    表示部
２２３１    電源
２２３３    操作キー
２２３５    スピーカー
２２３７    軸部
２２４０    筐体
２２４１    筐体
２２４２    表示パネル
２２４３    スピーカー
２２４４    マイクロフォン
２２４５    操作キー
２２４６    ポインティングデバイス
２２４７    カメラ用レンズ
２２４８    外部接続端子
２２４９    太陽電池セル
２２５０    外部メモリスロット
２２６１    本体
２２６３    接眼部
２２６４    操作スイッチ
２２６５    表示部（Ｂ）
２２６６    バッテリー
２２６７    表示部（Ａ）
２２７０    テレビジョン装置
２２７１    筐体
２２７３    表示部
２２７５    スタンド
２２７７    表示部
２２７９    操作キー
２２８０    リモコン操作機
【図１】
2011209713.tif 000006
【図２】
2011209713.tif 000007
【図３】
2011209713.tif 000008
【図４】
2011209713.tif 000009
【図５】
2011209713.tif 000010
【図６】
2011209713.tif 000011
【図７】
2011209713.tif 000012
【図８】
2011209713.tif 000013
【図９】
2011209713.tif 000014
【図１０】
2011209713.tif 000015
【図１１】
2011209713.tif 000016
【図１２】
2011209713.tif 000017
【図１３】
2011209713.tif 000018
【図１４】
2011209713.tif 000019
【図１５】
2011209713.tif 000020
【図１６】
2011209713.tif 000021
【図１７】
2011209713.tif 000022
【図１８】
2011209713.tif 000023