(57)【要約】【課題】低消費電力・低ノイズの電源回路及び無線機器を提供する。【解決手段】入力電源電圧を第１の電圧に降圧して出力するＤＣ−ＤＣコンバータと、前記ＤＣ−ＤＣコンバータの出力に接続され第２の電圧を出力する出力トランジスタと、前記入力電源電圧で動作し、前記出力トランジスタを制御する第１の制御回路と、を有し、前記ＤＣ−ＤＣコンバータの出力を前記第２の電圧に降圧して出力するシリーズレギュレータと、を備えたことを特徴とする電源回路が提供される。【選択図】図１
2011024373.tif 000002
【特許請求の範囲】
【請求項１】
入力電源電圧を第１の電圧に降圧して出力するＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータの出力に接続され第２の電圧を出力する出力トランジスタと、前記入力電源電圧で動作し、前記出力トランジスタを制御する第１の制御回路と、を有し、前記ＤＣ−ＤＣコンバータの出力を前記第２の電圧に降圧して出力するシリーズレギュレータと、
を備えたことを特徴とする電源回路。
【請求項２】
前記第２の電圧を検出する電圧検出回路をさらに備え、
前記ＤＣ−ＤＣコンバータは、
前記入力電源に一端が接続された第１のスイッチ素子と、
前記第１のスイッチ素子の他端と接地との間に接続されたダイオードと、
第３の電圧と、前記第１の電圧を分圧した電圧とを比較して、少なくとも前記第１のスイッチ素子を制御する第２の制御回路と、
を有し、
前記電圧検出回路の出力により、前記第３の電圧または前記第１の電圧を分圧する分圧比を変化させることにより前記第１の電圧を変化させることを特徴とする請求項１記載の電源回路。
【請求項３】
前記ＤＣ−ＤＣコンバータは、ソフトスタート回路をさらに有し、
前記入力電源を入力したとき、前記第１の電圧は第１の時間で、前記第２の電圧は第２の時間で、それぞれ立上がることを特徴とする請求項１または２に記載の電源回路。
【請求項４】
前記第１の制御回路または前記第２の制御回路は、第４の電圧を出力する基準電圧発生回路をさらに有し、前記第４の電圧または前記第４の電圧を分圧した電圧を前記第３の電圧とすることを特徴とする請求項２または３に記載の電源回路。
【請求項５】
アンテナ端子と、
前記アンテナ端子に前記第２の電圧を出力する請求項１〜４のいずれか１つに記載の電源回路と、
前記アンテナ端子から入力される無線信号を受信する受信回路と、
前記電源回路及び前記受信回路に電源を供給し制御する電源制御回路と、
を備えたことを特徴とする受信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路及び受信機器に関する。
【背景技術】
【０００２】
電子機器を低消費電力化するため、電源回路には高効率化の要求があり、スイッチング方式のＤＣ−ＤＣコンバータは、小型・高効率の電源として用いられている。しかし、出力にスイッチングによるリプル電圧が重畳し、ノイズが大きい。
【０００３】
一方、高機能・高性能化するため、電源回路には小型化・低ノイズ化の要求があり、シリーズレギュレータは、低ノイズの電源として用いられている。また、ＤＣ−ＤＣコンバータの内部の電源回路として用いられる（例えば、特許文献１参照）。
さらに、高効率・低ノイズの電源として、ＤＣ−ＤＣコンバータの出力にシリーズレギュレータを縦続接続した構成の電源回路も用いられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１５１３２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＤＣ−ＤＣコンバータの出力にシリーズレギュレータを縦続接続することにより、小型化・高効率化・低ノイズ化が図れる。しかし、シリーズレギュレータを動作させるためには、シリーズレギュレータの入出力に一定の電圧差が必要であり、消費電力が大きくなるという問題がある。
【０００６】
本発明は、低消費電力・低ノイズの電源回路及び受信機器を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、入力電源電圧を第１の電圧に降圧して出力するＤＣ−ＤＣコンバータと、前記ＤＣ−ＤＣコンバータの出力に接続され第２の電圧を出力する出力トランジスタと、前記入力電源電圧で動作し、前記出力トランジスタを制御する第１の制御回路と、を有し、前記ＤＣ−ＤＣコンバータの出力を前記第２の電圧に降圧して出力するシリーズレギュレータと、を備えたことを特徴とする電源回路が提供される。
【０００８】
また、本発明の他の一態様によれば、アンテナ端子と、前記アンテナ端子に前記第２の電圧を出力する電源回路と、前記アンテナ端子から入力される無線信号を受信する受信回路と、前記電源回路及び前記受信回路に電源を供給し制御する電源制御回路と、を備えたことを特徴とする受信機器が提供される。
【発明の効果】
【０００９】
本発明によれば、低消費電力・低ノイズの電源回路及び受信機器が提供される。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る電源回路の構成を例示するブロック図である。
【図２】本発明の実施形態に係る電源回路の構成を例示する回路図である。
【図３】本発明の実施形態に係る電源回路の他の構成を例示する回路図である。
【図４】本発明の実施形態に係る電源回路の他の構成を例示する回路図である。
【図５】本発明の他の実施形態に係る受信機器の構成を例示するブロック図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図面を参照して詳細に説明する。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、本願明細書においては、電圧の高低は、電圧の絶対値について用い、降圧とは、電圧の絶対値を小さくすることをいう。さらに、信号の論理値を正論理で表し、真すなわちハイレベルを”１”で、偽すなわちローレベルを”０”で表す。
【００１２】
図１は、本発明の実施形態に係る電源回路の構成を例示するブロック図である。
図１に表したように、本実施例の電源回路６０は、ＤＣ−ＤＣコンバータ１０と、シリーズレギュレータ３０とを備える。そして、これらを同じ半導体基板に形成して１チップ化した構造、または複数のチップに形成して１つのパッケージ体としてパッケージングした構造を備える。
【００１３】
ＤＣ−ＤＣコンバータ１０は、入力電源Ｖｉｎの電圧を第１の電圧に降圧して出力するスイッチング方式の降圧型ＤＣ−ＤＣコンバータである。
【００１４】
シリーズレギュレータ３０は、出力トランジスタ４２と、第１の制御回路４１とを有する。
出力トランジスタ４２は、ＤＣ−ＤＣコンバータ１０の出力Ｖｄに接続され、第１の電圧を入力し第２の電圧を出力する。第１の制御回路４１は、出力トランジスタ４２を制御する。ここで、第１の制御回路４１は、入力電源Ｖｉｎの電圧で動作するため、第１の電圧で動作する場合より高電圧で出力トランジスタ４２を制御することができる。
【００１５】
このように、本実施例の電源回路６０においては、入力電源Ｖｉｎの電圧がＤＣ−ＤＣコンバータ１０により第１の電圧に降圧され、さらにシリーズレギュレータ３０により第２の電圧に降圧される。
ＤＣ−ＤＣコンバータ１０の出力Ｖｄには、スイッチングによるリプル電圧が重畳し、そのまま電子回路の電源として用いるとノイズ発生の原因となる。ノイズは、例えば、ＢＳチューナなど微弱な信号を扱う受信機器において問題になる。シリーズレギュレータ３０は、ＤＣ−ＤＣコンバータの出力Ｖｄを入力して、リプル電圧を減衰させ、ノイズを低減する。
【００１６】
リプル減衰量を大きく確保するためには、出力トランジスタ４２での電圧降下、すなわち、第１の電圧と第２の電圧との差を十分に取る必要がある。しかし、出力トランジスタ４２の電圧降下を大きくとると、効率が低下し、発熱が増加する。
そのため、ＤＣ−ＤＣコンバータ１０の出力Ｖｄの第１の電圧は、シリーズレギュレータ３０の出力Ｖｏの第２の電圧より大きい必要はあるが、なるべくシリーズレギュレータ３０の出力Ｖｏの第２の電圧に近い電圧に設定することが望ましい。
【００１７】
そこで、本実施例の電源回路６０においては、シリーズレギュレータ３０の第１の制御回路４１は入力電源Ｖｉｎの電圧で動作する構成としている。
これにより、出力トランジスタ４２のバイアスは、ＤＣ−ＤＣコンバータ１０の出力Ｖｄのリプル電圧の影響を受けず、第１の制御回路４１は、第１の電圧で動作する場合より高電圧で出力トランジスタ４２を制御することができる。また、第１の電圧と第２の電圧との電圧差を、出力トランジスタ４２が定電流特性となる最低の入出力電圧差にすることができる。
【００１８】
従って、出力トランジスタ４２の電圧降下を抑制し、シリーズレギュレータ３０の損失を少なくし、かつリプル減衰量を大きくとることができる。このように、本実施例の電源回路６０によれば、低消費電力・低ノイズの電源回路を提供することができる。
【００１９】
さらに回路図を用いて詳細に説明する。
図２は、本発明の実施形態に係る電源回路の構成を例示する回路図である。
図２に表したように、本具体例の電源回路６０ａは、ＤＣ−ＤＣコンバータ１０ａとシリーズレギュレータ３０ａとを備える。
【００２０】
電源回路６０ａにおいては、ＤＣ−ＤＣコンバータ１０ａとして、チョッパ型の降圧ＤＣ−ＤＣコンバータを用いている。また、シリーズレギュレータ３０ａとして、出力トランジスタ４２ａを第１の制御回路４１ａで制御する構成を例示している。
以下、各部について説明する。
【００２１】
ＤＣ−ＤＣコンバータ１０ａは、第１のスイッチ素子Ｑ１１、ダイオードＤ１、コイルＬ１、分圧抵抗Ｒ１１、Ｒ１２、キャパシタＣ１０、第２の制御回路２１ａを有する。
また、第２の制御回路２１ａは、三角波発生回路１２、コンパレータ１３、誤差増幅器１４及び否定（ｎｏｔ）回路１５を有する。なお、本実施例においては、シリーズレギュレータ３０ａが基準電圧発生回路Ｅ４１を有する構成を例示し、基準電圧発生回路Ｅ４１の出力電圧である第４の電圧を誤差増幅器１４に第３の電圧として入力している。
【００２２】
誤差増幅器１４は、第３の電圧と、第１の電圧を分圧抵抗Ｒ１１、Ｒ１２により分圧した電圧との電圧差、すなわち誤差を増幅し、誤差電圧として出力する。
コンパレータ１３は、三角波発生回路１２の出力と、誤差増幅器１４の出力（誤差電圧）とを比較する。三角波発生回路１２の出力の方が大きいとき”０”を出力し、小さいとき”１”を出力する。
【００２３】
三角波発生回路１２は、三角波を発生する回路で、誤差電圧を時間に変換する。
すなわち、三角波は一定の増加率で時間とともに増加する信号である。コンパレータ１３で、三角波と誤差電圧とを比較することにより、三角波の電圧が誤差電圧より大きくなったときに、コンパレータ１３の出力が反転する。
【００２４】
従って、コンパレータ１３の出力は、誤差電圧の大きさに対応してデューティー比が変化するＰＷＭ信号となる。ＤＣ−ＤＣコンバータ１０から出力される第１の電圧が小さいほど、誤差電圧は大きく、デューティー比が大きくなる（”１”の期間が長くなる）。
【００２５】
コンパレータ１３の出力は、否定回路１５に入力され、否定回路１５は、第１のスイッチ素子Ｑ１１を駆動する。
第１の電圧が小さいほど第１のスイッチ素子Ｑ１１のオンする期間が長くなり、コイルＬ１にエネルギーを蓄積し、第１の電圧が上昇する。また、第１の電圧が大きいときは、第１のスイッチ素子Ｑ１１のオフする期間が長くなり、コイルＬ１に蓄積されたエネルギーによりダイオードＤ１を回生電流が流れ、第１の電圧は降下する。
【００２６】
このように、チョッパ型のＤＣ−ＤＣコンバータ１０ａは、コイルＬ１に流れる電流をスイッチングする第１のスイッチ素子Ｑ１１のオン期間を、第２の制御回路２１ａで制御することにより、出力電圧を一定に保つものである。
ＤＣ−ＤＣコンバータ１０ａの出力Ｖｄは、キャパシタＣ１０により平滑化され、シリーズレギュレータ３０ａの出力トランジスタ４２ａのドレインに接続される。
【００２７】
なお、ＤＣ−ＤＣコンバータ１０ａにおいては、三角波発生回路１２を用いる電圧モード制御の構成を例示しているが、本発明はこれに限定されない。スイッチ方式のＤＣ−ＤＣコンバータであればよく、例えば、電流モード制御でもよい。
また、ＤＣ−ＤＣコンバータ１０ａにおいては、第１のスイッチ素子Ｑ１１は、ｐ型ＭＯＳＦＥＴであるため、論理を合わせるために、否定回路１５を挿入している。しかし、コンパレータ１３の入力を反対にして否定回路１５を省略してもよい。また、第１のスイッチ素子Ｑ１１は、ｎ型ＭＯＳＦＥＴを用いてもよい。
【００２８】
さらに、ダイオードＤ１と並列に第２のスイッチ素子を設け、同期整流型のＤＣ−ＤＣコンバータとしてもよい。この場合、ダイオードＤ１は、第２のスイッチ素子の寄生ダイオードを用いることができる。このとき、第２のスイッチ素子は、コンパレータ１３の出力により制御される。すなわち、第２の制御回路２１ａは、少なくとも第１のスイッチ素子Ｑ１１を制御し、さらに第２のスイッチ素子を制御してもよい。
【００２９】
シリーズレギュレータ３０ａは、第１の制御回路４１ａ、出力トランジスタ４２ａ、分圧抵抗Ｒ１、Ｒ２、キャパシタＣ１を有する。
また、第１の制御回路４１ａは、トランジスタＱ４１〜Ｑ４５、抵抗Ｒ４１、電流発生回路Ｉ４１、基準電圧発生回路Ｅ４１を有する。
【００３０】
ここで、トランジスタＱ４１〜Ｑ４５、抵抗Ｒ４１、電流発生回路Ｉ４１は誤差増幅器を構成する。基準電圧発生回路Ｅ４１が出力する第３の電圧と、第２の電圧を分圧回路Ｒ１、Ｒ２により分圧した電圧との差、すなわち誤差を増幅して誤差電圧として出力する。この誤差電圧により、出力電圧、すなわち第２の電圧が一定となるように出力トランジスタ４２ａを制御する。
【００３１】
なお、電源回路６０ａにおいては、ＤＣ−ＤＣコンバータ１０ａの部分回路１１ａとシリーズレギュレータ３０ａの部分回路３１ａと、を同じ半導体基板に形成して１チップ化した構造、または複数のチップに形成して１つのパッケージ体としてパッケージングした構造とすることができる。
【００３２】
ここで、部分回路１１ａは、ＤＣ−ＤＣコンバータ１０ａの内でダイオードＤ１、コイルＬ１、分圧抵抗Ｒ１１、Ｒ１２、キャパシタＣ１０を除いた部分の回路である。また、部分回路３１ａは、シリーズレギュレータ３０ａの内で分圧抵抗Ｒ１、Ｒ２、キャパシタＣ１を除いた部分の回路である。
【００３３】
また、シリーズレギュレータ３０ａにおいては、誤差増幅器として、トランジスタＱ４１、Ｑ４２の差動増幅器と、トランジスタＱ４５との二段構成を用いた場合を例示している。しかし、本発明はこれに限定されるものではなく、第３の電圧と、第２の電圧または第２の電圧を分圧した電圧との差を増幅して、出力トランジスタ４２ａを制御できればよい。
【００３４】
また、シリーズレギュレータ３０ａにおいては、出力トランジスタ４２ａがｎ型ＭＯＳＦＥＴの場合を例示してるが、ｐ型ＭＯＳＦＥＴでもよい。さらに、出力トランジスタ４２ａ、トランジスタＱ４１〜Ｑ４５は、バイポーラトランジスタでもよい。
【００３５】
ＤＣ−ＤＣコンバータ１０ａの出力電圧、すなわち第１の電圧は、シリーズレギュレータ３０ａの出力電圧、すなわち第２の電圧より大きい必要がある。しかし、第１の電圧は、第２の電圧となるべく近い電圧に設定する事により、シリーズレギュレータ３０ａの出力トランジスタ４２ａに発生する損失が小さくなり、効率が向上し発熱が減少する。
【００３６】
しかし、第１の電圧をあまり第２の電圧と近くすると、シリーズレギュレータ３０ａのリップル減衰性能が悪化する。シリーズレギュレータ３０ａの第１の制御回路４１ａを、ＤＣ−ＤＣコンバータ１０ａの入力電圧、すなわち入力電源Ｖｉｎの電圧で動作させている。そのため、出力トランジスタ４２ａのバイアスは、ＤＣ−ＤＣコンバータのリップルの影響を受けず、第１の制御回路４１ａは、第１の電圧で動作する場合より高電圧で出力トランジスタ４２ａを制御することができる。また、出力トランジスタ４２ａが定電流特性になる最低の入出力電圧差で動作させることができる。これにより、出力トランジスタ４２ａの電圧降下を抑制してシリーズレギュレータ３０ａの損失を少なくし、リップル減衰量を大きくとることが可能となる。
【００３７】
なお、上記のとおり、本具体例においては、シリーズレギュレータ３０ａが第４の電圧を発生する基準電圧発生回路Ｅ４１を有する構成を例示している。しかし、本発明はこれに限定されるものではなく、ＤＣ−ＤＣコンバータ１０ａが基準電圧発生回路Ｅ４１を有する構成としてもよい。また、ＤＣ−ＤＣコンバータ１０ａとシリーズレギュレータ３０ａとは、それぞれ基準電圧発生回路を有してもよい。さらに、基準電圧発生回路を設けずに、第３の電圧を外部から入力する構成としてもよい。
【００３８】
ところで、ＤＣ−ＤＣコンバータ１０ａの出力Ｖｄの第１の電圧が固定されていると、シリーズレギュレータ３０ａの出力Ｖｏの第２の電圧を変化させたとき、シリーズレギュレータ３０ａの電圧降下、すなわち出力トランジスタ４２ａの電圧降下も変化する。
【００３９】
上記のとおり、効率、発熱の点からは、ＤＣ−ＤＣコンバータ１０ａの出力Ｖｄの第１の電圧は、シリーズレギュレータ３０ａの出力Ｖｏの第２の電圧より大きい必要はあるが、なるべくシリーズレギュレータ３０ａの出力Ｖｏの第２の電圧に近い電圧に設定することが望ましい。
【００４０】
図３は、本発明の実施形態に係る電源回路の他の構成を例示する回路図である。
図３に表したように、本具体例の電源回路６０ｂは、ＤＣ−ＤＣコンバータ１０ｂ、シリーズレギュレータ３０ｂ及び第２の電圧を検出する電圧検出回路５０を備える。
【００４１】
電圧検出回路５０は、コンパレータ５１、分圧抵抗Ｒ５１、Ｒ５２を有する。
電圧検出回路５０においては、シリーズレギュレータ３０ｂの出力Ｖｏの電圧、すなわち第２の電圧を抵抗Ｒ５１、Ｒ５２により分圧して、コンパレータ５１の正入力端に入力する。また、基準電圧発生回路Ｅ４１の出力電圧である第４の電圧を、コンパレータ５１の負入力端に入力する。これにより、第２の電圧の大小に応じて、コンパレータ５１は、負または正の電圧を出力して、第２の電圧の大小を検出することができる。
【００４２】
また、シリーズレギュレータ３０ｂは、シリーズレギュレータ３０ａの分圧抵抗Ｒ２を、分圧抵抗Ｒ２ａ、Ｒ２ｂ及びスイッチＳ１に置き換えた構成になっている。
制御入力Ｃｔｌに”０”または”１”を入力することにより、スイッチＳ１がオンまたはオフに変化し、分圧抵抗Ｒ２ａ、Ｒ２ｂの合成の抵抗値が変化する。
【００４３】
このように、シリーズレギュレータ３０ｂは、出力Ｖｏの電圧、すなわち第２の電圧が可変となっている。これ以外については、シリーズレギュレータ３０ａと同様である。なお、シリーズレギュレータ３０ｂにおいては、スイッチＳ１により第２の電圧を変化させる構成を例示しているが、本発明はこれに限定されない。分圧抵抗Ｒ１、Ｒ２ａ、Ｒ２ｂの抵抗値を変化させてもよく、また基準電圧である第４の電圧を変化させてもよい。
【００４４】
ＤＣ−ＤＣコンバータ１０ｂは、誤差増幅器１４への第３の電圧の入力をスイッチＳ１１により可変とした点がＤＣ−ＤＣコンバータ１０ａと異なる。すなわち、ＤＣ−ＤＣコンバータ１０ｂにおいては、誤差増幅器１４への第３の電圧の入力を、基準電圧発生回路Ｅ４１の電圧、すなわち第４の電圧と、第４の電圧を分圧抵抗Ｒ１３、Ｒ１４で分圧した電圧と、をスイッチＳ１１で選択して入力する構成としている。
【００４５】
スイッチＳ１１は、電圧検出回路５０の出力で制御される。
従って、制御入力Ｃｔｌに”０”または”１”を入力することにより、シリーズレギュレータ３０ｂの第２の電圧が変化し、その大小に応じて、ＤＣ−ＤＣコンバータ１０ｂの出力の電圧、第１の電圧も変化する。
【００４６】
シリーズレギュレータ３０ｂの出力Ｖｏの第２の電圧を、制御入力Ｃｔｌにより変化させると、シリーズレギュレータ３０ｂの入出力電圧差、すなわち第１の電圧と第２の電圧との電圧差が変化する。この入出力電圧差が小さくなりすぎると、出力の第２の電圧が不足したり、リップルが増大したりする。入出力電圧差が大きくなりすぎると、シリーズレギュレータ３０ｂの電力損失が大きくなり、効率が悪化し発熱が増大する。
【００４７】
本具体例の電源回路６０ｂにおいては、シリーズレギュレータ３０ｂの出力Ｖｏの第２の電圧、または第２の電圧を分圧した電圧と、基準電圧の第３の電圧とを比較した結果により、ＤＣ−ＤＣコンバータの出力Ｖｄの第１の電圧を切り換えている。これにより、シリーズレギュレータ３０ｂの第２の電圧を切り換えても、シリーズレギュレータ３０ｂの入出力電圧差、すなわち出力トランジスタ４２ａの電圧降下を抑制して一定の範囲に制御することができ、シリーズレギュレータ３０ｂの電力損失を一定に抑えながら、安定な第２の電圧と、リップル減衰量を確保することが可能となる。
【００４８】
なお、本具体例においては、誤差増幅器１４への第３の電圧の入力をスイッチＳ１１により変化させることにより、第１の電圧を変化する構成を例示している。しかし、本発明はこれに限定されるものではなく、シリーズレギュレータ３０ｂと同様に、分圧抵抗Ｒ１１、Ｒ１２の分圧比を変化させてもよい。すなわち、基準電圧発生回路Ｅ４１の第４の電圧を第３の電圧として入力し、分圧抵抗Ｒ１２の抵抗値をスイッチにより変化させる構成とすることもできる。
【００４９】
さらに、シリーズレギュレータ３０ｂを、基準電圧発生回路Ｅ４１の第４の電圧を変化させる構成とした場合は、シリーズレギュレータ３０ｂの第２の電圧を変化させると同時にＤＣ−ＤＣコンバータの第１の電圧も変化することになる。
【００５０】
図４は、本発明の実施形態に係る電源回路の他の構成を例示する回路図である。
図４に表したように、本具体例の電源回路６０ｃは、ＤＣ−ＤＣコンバータ１０ｃが、ソフトスタート回路２２を有し、誤差増幅器１４を誤差増幅器１４ａに置き換えた点が電源回路６０ａと異なる。
【００５１】
ソフトスタート回路２２は、電流発生回路Ｉ２２と、キャパシタＣ２２を有する。
電流発生回路Ｉ２２は、キャパシタＣ２２に電流を流し充電する。キャパシタＣ２２の電圧は、誤差増幅器１４ａの正入力端の１つに入力される。ここで、誤差増幅器１４ａは、２つの正入力端と１つの負入力端を有する。１つの正入力端及び負入力端については、誤差増幅器１４と同様であり、それぞれ第３の電圧及び第１の電圧を分圧した電圧が入力される。
【００５２】
誤差増幅器１４ａは、２つの正入力端のそれぞれに入力される第３の電圧と、キャパシタＣ２２の電圧との最小値から、負入力端に入力される第１の電圧を分圧した電圧との誤差を増幅する。
【００５３】
入力電源Ｖｉｎが印加されたとき、電流発生回路Ｉ２２の電流により、キャパシタＣ２２の電圧はゼロから入力電源電圧まで増加していく。そのため、キャパシタＣ２２の電圧が第３の電圧より小さい期間は、キャパシタＣ２２の電圧を基準としてＤＣ−ＤＣコンバータ１０ｃの第１の電圧が制御される。第１の電圧は、ゼロからキャパシタＣ２２の電圧により定まる所定の電圧まで増加して一定となる。従って、第１の電圧は、キャパシタＣ２２の電圧の増加とともに増加する。
【００５４】
第１の電圧の増加する割合は、電流発生回路Ｉ２２の電流と、キャパシタＣ２２の静電容量により定まる。第１の時間にキャパシタＣ２２の電圧が第３の電圧と等しくなったとき、ＤＣ−ＤＣコンバータ１０ｃの第１の電圧は、第３の電圧により定まる所定の電圧で一定となる。
【００５５】
ＤＣ−ＤＣコンバータ１０ｃの出力Ｖｄは、シリーズレギュレータ３０ａに入力される。この出力Ｖｓにより動作するシリーズレギュレータ３０ａの第２の電圧も、第３の電圧により定まる所定の電圧に達するまで、第１の電圧と同様にゼロから増加していく。
【００５６】
第２の時間に、シリーズレギュレータ３０ａの第２の電圧が所定の電圧に達する。ＤＣ−ＤＣコンバータ１０ｃの第１の電圧は、第２の電圧より大きいため、第２の時間の後も第１の電圧は増加する。そして第１の時間で所定の電圧に達し、その後所定の電圧を保持する。
このように、入力電源Ｖｉｎを印加した場合、第１の電圧及び第２の電圧は、ソフトスタート回路２２により、ゼロから所定の電圧まで立上がる。
【００５７】
また、第１の電圧及び第２の電圧が立上がるとき、第１の制御回路４１ａは、安定な入力電源Ｖｉｎの電圧により動作する。そのため、シリーズレギュレータ３０ａの第１の制御回路４１ａは、安定に動作する。
【００５８】
すなわち、第１の制御回路４１ａがＤＣ−ＤＣコンバータ１０ｃの出力Ｖｏで動作する場合は、入力電源Ｖｉｎ印加時に、第１の制御回路４１ａの動作する電圧も徐々に増加するため、第１の制御回路４１ａの動作が不安定になるおそれがある。
これに対して、本具体例においては、第１の制御回路４１ａが、入力電源Ｖｉｎで動作するため、入力電源Ｖｉｎの印加時に、動作が不安定になるおそれがない。
【００５９】
図５は、本発明の他の実施形態に係る受信機器の構成を例示するブロック図である。
図５に表したように、本実施例の受信機器８０は、アンテナ端子Ａｎｔ、電源回路６０、受信回路８１、電源制御回路８２を備える。
【００６０】
電源回路６０の入力電源Ｖｉｎは電源制御回路８２の出力に接続され、電源回路６０の出力Ｖｏは、アンテナ端子Ａｎｔに接続されている。またアンテナ端子Ａｎｔから入力される信号は、受信回路８１に入力される。電源制御回路８２は、受信回路８１にも電源を供給し、受信回路８１を制御する。
【００６１】
また、外部にアンテナユニット９０が接続される。アンテナユニット９０は、アンテナ９１、コンバータブロック９２を有する。
コンバータブロック９２は、電源回路６０の出力Ｖｏを電源として動作する。アンテナ９１から受信した無線信号を周波数変換し、ＲＦ信号としてアンテナ端子Ａｎｔに出力する。
アンテナ端子Ａｎｔから入力したＲＦ信号は、受信回路８１で復調される。
【００６２】
アンテナユニット９０は、微弱な無線信号を受信するため、低ノイズの電源を必要とする。また、受信機器８０の低消費電力化のため、電源には高効率が要求される。
電源回路６０は、上記のとおり低消費電力・低ノイズであり、受信機器に用いることができる。例えば、ＢＳ信号、ＣＳ信号を受信するＢＳチューナ、ＣＳチューナに用いることができる。
【００６３】
なお、受信機器８０においては、電源回路６０を用いた構成を例示しているが、他の電源回路６０ａ〜６０ｃを用いることもできる。電源回路６０ｂを用いた場合の電源回路の制御入力は、例えば電源制御回路８２により制御することができる。
【００６４】
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、電源回路及び受信機器を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
【００６５】
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００６６】
その他、本発明の実施形態として上述した電源回路及び受信機器を基にして、当業者が適宜設計変更して実施し得る全ての電源回路及び受信機器も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【００６７】
１０、１０ａ〜１０ｃ  ＤＣ−ＤＣコンバータ
１２  三角波発生回路
１３  コンパレータ
１４、１４ａ  誤差増幅器
１５  否定（ｎｏｔ）回路
２１ａ  第２の制御回路
２２  ソフトスタート回路
３０、３０ａ〜３０ｂ  シリーズレギュレータ
４１、４１ａ  第１の制御回路
４２、４２ａ  出力トランジスタ
５０  電圧検出回路
５１  コンパレータ
６０、６０ａ〜６０ｃ  電源回路
８０  受信機器
８１  受信回路
８２  電源制御回路
９０  アンテナユニット
９１  アンテナ
９２  コンバータブロック
Ａｎｔ  アンテナ端子
Ｃ１、Ｃ１０、Ｃ２２  キャパシタ
Ｃｔｌ  制御入力
Ｄ１  ダイオード
Ｅ４１  基準電圧発生回路（第４の電圧）
Ｉ２２、Ｉ４１  電流発生回路
Ｌ１  コイル
Ｒ１、Ｒ２、Ｒ２ａ、Ｒ２ｂ、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ５１、Ｒ５２  分圧抵抗
Ｒ４１  抵抗
Ｑ１１  第１のスイッチ素子
Ｑ４１〜Ｑ４５  トランジスタ
Ｓ１、Ｓ１１  スイッチ
Ｖｉｎ  入力電源
Ｖｄ  ＤＣ−ＤＣコンバータの出力（第１の電圧）
Ｖｏ  シリーズレギュレータの出力（第２の電圧）
【図１】
2011024373.tif 000003
【図２】
2011024373.tif 000004
【図３】
2011024373.tif 000005
【図４】
2011024373.tif 000006
【図５】
2011024373.tif 000007