(57)【要約】【課題】低消費電力化および高速化の双方が可能な積分回路および光検出装置を提供する。【解決手段】光検出装置１は、フォトダイオードＰＤおよび積分回路１０を備える。積分回路１０は、増幅回路２０，容量素子Ｃ，第１スイッチＳＷ１および第２スイッチＳＷ２を含む。第２スイッチＳＷ２は、基準電位Ｖrefが入力される基準電位入力端子と増幅回路２０の反転入力端子側の容量素子Ｃの端子との間に設けられ、第２リセット信号Reset２のレベルに応じて開閉動作し、容量素子の端子に基準電位Ｖrefを印加することができる。【選択図】図１
2011004327.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子，第２入力端子および出力端子を有する増幅回路と、
前記増幅回路の前記第１入力端子と前記出力端子との間に設けられた容量素子と、
前記増幅回路の前記第１入力端子と前記出力端子との間に前記容量素子に対して並列的に設けられた第１スイッチと、
基準電位が入力される基準電位入力端子と前記増幅回路の前記第１入力端子側の前記容量素子の端子との間に設けられ、前記容量素子の端子に前記基準電位を印加する第２スイッチと、
を備えることを特徴とする積分回路。
【請求項２】
請求項１に記載の積分回路と、
入射光量に応じた量の電荷を発生し、その発生した電荷を前記積分回路の前記増幅回路の前記第１入力端子に入力させるフォトダイオードと、
ことを特徴とする光検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力した電荷を蓄積して蓄積電荷量に応じた電圧値を出力する積分回路、および、この積分回路とフォトダイオードとを含む光検出装置に関するものである。
【背景技術】
【０００２】
光検出装置として、フォトダイオードと積分回路とを含むものが知られている（例えば特許文献１を参照）。この積分回路は、第１入力端子と第２入力端子と出力端子とを有する増幅回路と、この増幅回路の第１入力端子と出力端子との間に設けられ互いに並列的に接続された容量素子およびスイッチと、を有している。この光検出装置では、積分回路のスイッチが閉じることにより、積分回路の容量素子が放電されて、積分回路から出力される電圧値が初期化される。積分回路のスイッチが開いているときには、フォトダイオードで発生した電荷が積分回路の容量素子に蓄積されて、その蓄積電荷量に応じた電圧値が積分回路から出力される。また、光検出装置は、複数のフォトダイオードが１次元状または２次元状に配列された構成とされることで、１次元状または２次元状の光像を取得することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０６−１０５０６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光検出装置は、配列されるフォトダイオードの個数の増大が要求され、また、これに伴い高速化および低消費電力化も要求されている。しかし、光検出装置に含まれる積分回路の消費電力を低減しようとすると、増幅回路の駆動能力が低下するので、積分回路のスイッチが閉じることにより積分回路の出力電圧値が初期化されるのに要する時間が長くなる。すなわち、従来では低消費電力化と高速化との両立は困難であった。
【０００５】
本発明は、上記問題点を解消する為になされたものであり、低消費電力化および高速化の双方が可能な積分回路および光検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る積分回路は、(1) 第１入力端子，第２入力端子および出力端子を有する増幅回路と、(2) 増幅回路の第１入力端子と出力端子との間に設けられた容量素子と、(3) 増幅回路の第１入力端子と出力端子との間に容量素子に対して並列的に設けられた第１スイッチと、(4) 基準電位が入力される基準電位入力端子と増幅回路の第１入力端子側の容量素子の端子との間に設けられ、容量素子の端子に基準電位を印加する第２スイッチとを備えることを特徴とする。なお、増幅回路の第１入力端子および第２入力端子のうち、一方は反転入力端子であり、他方は非反転入力端子である。
【０００７】
本発明に係る光検出装置は、(1) 上記の本発明に係る積分回路と、(2) 入射光量に応じた量の電荷を発生し、その発生した電荷を積分回路の増幅回路の第１入力端子に入力させるフォトダイオードと、を備えることを特徴とする。
【０００８】
本発明では、積分回路において第1スイッチが閉じて容量素子が放電され積分回路の出力電圧値が初期化される際に、第２スイッチも閉じて、容量素子の端子に基準電位が印加される。これにより、積分回路の容量素子が早く放電される。
【発明の効果】
【０００９】
本発明によれば、低消費電力化および高速化の双方が可能となる。
【図面の簡単な説明】
【００１０】
【図１】本実施形態に係る光検出装置１の構成を示す図である。
【図２】本実施形態に係る光検出装置１の動作を説明する図である。
【図３】本実施形態に係る光検出装置１の動作を説明する図である。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１２】
図１は、本実施形態に係る光検出装置１の構成を示す図である。この図に示される光検出装置１は、フォトダイオードＰＤおよび積分回路１０を備える。積分回路１０は、増幅回路２０，容量素子Ｃ，第１スイッチＳＷ１および第２スイッチＳＷ２を含む。
【００１３】
増幅回路２０は、反転入力端子，非反転入力端子および出力端子を有する。容量素子Ｃは、増幅回路２０の反転入力端子と出力端子との間に設けられている。第１スイッチＳＷ１は、増幅回路２０の反転入力端子と出力端子との間に容量素子Ｃに対して並列的に設けられていて、第１リセット信号Reset１のレベルに応じて開閉動作する。増幅回路２０の非反転入力端子は接地電位に接続される。増幅回路２０の非反転入力端子は、固定された電位であれば、接地電位に限らず、例えば０.１Ｖ等でもかまわない。
【００１４】
第２スイッチＳＷ２は、基準電位Ｖrefが入力される基準電位入力端子と増幅回路２０の反転入力端子側の容量素子Ｃの端子との間に設けられ、第２リセット信号Reset２のレベルに応じて開閉動作し、容量素子Ｃの端子に基準電位Ｖrefを印加することができる。この基準電位Ｖrefは接地電位でもよい。
【００１５】
フォトダイオードＰＤは、カソード端子およびアノード端子を有し、入射光量に応じた量の電荷を発生する。フォトダイオードＰＤのカソード端子は増幅回路２０の反転入力端子に接続される。フォトダイオードＰＤのアノード端子は接地電位に接続される。
【００１６】
本実施形態に係る光検出装置１は、第１スイッチＳＷ１および第２スイッチＳＷ２それぞれの開閉動作を制御する制御部を備えており、この制御部による制御により以下のように動作をする。図２は、本実施形態に係る光検出装置１の動作を説明する図である。この図には、上から順に、第１スイッチＳＷ１の開閉状態，第２スイッチＳＷ２の開閉状態および光検出装置１の出力電圧値Ｖoutが示されている。
【００１７】
時刻ｔ１前には、第１スイッチＳＷ１は閉じており、容量素子Ｃは放電され、光検出装置１の出力電圧値Ｖoutは初期値とされている。また、時刻ｔ１前には、第２スイッチＳＷ２は開いている。時刻ｔ１に、第１スイッチＳＷ１は閉状態から開状態に転じる。
【００１８】
時刻ｔ１から時刻ｔ２まで期間、第１スイッチＳＷ１および第２スイッチＳＷ２それぞれは開いている。この期間、積分回路１０は、フォトダイオードＰＤで発生した電荷を反転入力端子に入力し、その入力した電荷を容量素子Ｃに蓄積して、その蓄積電荷量に応じた電圧値Ｖoutを出力する。したがって、時間の経過とともに光検出装置１の出力電圧値Ｖoutは漸増する。
【００１９】
時刻ｔ２に、第１スイッチＳＷ１および第２スイッチＳＷ２それぞれは開状態から閉状態に転じる。時刻ｔ２以降、容量素子Ｃは放電されていき、光検出装置１の出力電圧値Ｖoutは初期値とされる。その後の時刻ｔ３に、第２スイッチＳＷ２は開状態に転じる。
【００２０】
図２中で、時刻ｔ２以降の光検出装置１の出力電圧値Ｖoutは、本実施形態については実線で示され、比較例については破線で示されている。比較例では、第２スイッチＳＷ２は設けられていない。
【００２１】
シミュレーションによると、第２スイッチＳＷ２が設けられていない比較例では、時刻ｔ２以降の光検出装置の出力電圧値Ｖoutが初期値に達するまでに要する時間は約３.８μsecであった。これに対して、第２スイッチＳＷ２が設けられている本実施形態では、時刻ｔ２以降の光検出装置１の出力電圧値Ｖoutが初期値に達するまでに要する時間は、比較例の場合より短かった。
【００２２】
このように、本実施形態では、時刻ｔ２に第１スイッチＳＷ１が閉状態に転じるとともに第２スイッチＳＷ２も閉状態に転じることにより、出力電圧値Ｖoutが初期値に達するまでに要する時間が短縮され、高速化が可能となる。
【００２３】
本実施形態において初期化が高速となるのは以下の理由による。すなわち、時刻ｔ２に第１スイッチＳＷ１が閉状態に転じるとともに第２スイッチＳＷ２も閉状態に転じると、時刻ｔ２前までに容量素子Ｃに蓄積されていた電荷は第２スイッチＳＷ２を経ても流れるので、容量素子Ｃが早く放電される。一般に低消費電力化を図ろうとすると高速化が困難であるが、本実施形態では、第２スイッチＳＷ２を設けたことにより、低消費電力化および高速化の双方が可能となる。
【００２４】
図３は、本実施形態に係る光検出装置１の動作を説明する図である。ここでは、第２スイッチＳＷ２が閉状態である期間（図２中の時刻ｔ２から時刻ｔ３までの期間）の長さτを各値として行ったシミュレーションの結果を示す。本実施形態では、時間τの間に出力電圧値Ｖoutが初期値に近い値まで達するように時間τを設定することで、比較例の場合より初期化に要する時間を約２.５μsecだけ短縮することができることが判る。
【符号の説明】
【００２５】
１…光検出装置、１０…積分回路、２０…増幅回路、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、Ｃ…容量素子、ＰＤ…フォトダイオード。
【図１】
2011004327.tif 000003
【図２】
2011004327.tif 000004
【図３】
2011004327.tif 000005