(57)【要約】【課題】走査期間が短くなっても良好に閾値補正処理及び映像信号の書込み処理を行うことを可能とし、輝度の均一性に優れた表示画像を得る。【解決手段】発光／非発光の制御が可能な画素構成を有し、画素行群を構成する複数の画素行の走査期間において、各画素行に対して閾値補正処理を画素行単位で行い、次いで、信号書込み処理を複数の画素行の数だけ順次行う駆動法（ハイフレームレートの駆動法）を採る表示装置を駆動対象とする。そして、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの待ち時間に応じて、各画素行の発光期間の長さ（発光時間）を増やすように当該発光期間の長さの制御を行うようにする。【選択図】図１６
2011209615.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子、及び、当該電気光学素子を駆動する駆動トランジスタを含む画素が行列状に２次元配列されてなる画素アレイ部と、
前記画素アレイ部の各画素行を複数の画素行群に分け、各画素行群を構成する複数の画素行の走査期間において、
前記画素行群を構成する各画素行に対して、前記駆動トランジスタのゲート電極に基準電圧を印加すると共に、一方のソース／ドレイン電極に駆動電圧を印加し、他方のソース／ドレイン電極の電位を前記基準電圧から前記駆動トランジスタの閾値電圧を減じた電位に向かって変化させる閾値補正処理を画素行単位で行い、次いで、
前記画素行群を構成する各画素行の前記駆動トランジスタのゲート電極に対して映像信号を書き込む信号書込み処理を前記複数の画素行の数だけ順次行う駆動部と
を備え、
前記駆動部は、
前記画素行群を構成する複数の画素行において、前記閾値補正処理の終了から前記信号書込み処理が開始されるまでの時間に応じて、各画素行の発光期間の長さを増やすように当該発光期間の長さを制御する表示装置。
【請求項２】
前記駆動部は、前記画素行群を構成する複数の画素行において、前記信号書込み処理を行う画素行の順に、当該画素行の発光期間の長さを制御する請求項１に記載の表示装置。
【請求項３】
前記駆動部は、前記電気光学素子からのリーク電流による前記駆動トランジスタの他方のソース／ドレイン電極の電位の上昇量に応じて、前記発光期間の長さを決定する請求項１または請求項２記載の表示装置。
【請求項４】
前記駆動部は、前記画素行群を構成する複数の画素行に対して、各発光期間の長さを異ならせる請求項１乃至請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記駆動部は、前記画素行群を構成する複数の画素行に対して、前記閾値補正処理を同時に行う請求項１乃至請求項４のいずれか１項に記載の表示装置。
【請求項６】
前記駆動部は、前記信号書込み処理を実行する１水平期間を含む複数の水平期間に亘って前記閾値補正処理を複数回実行する請求項１乃至請求項５のいずれか１項に記載の表示装置。
【請求項７】
前記駆動部は、複数回の前記閾値補正処理のうち、最終の閾値補正処理の終了から前記信号書込み処理が開始されるまでの時間に応じて前記発光期間の長さを制御する請求項６に記載の表示装置。
【請求項８】
前記駆動部は、前記駆動トランジスタの一方のソース／ドレイン電極に印加する駆動電圧として、第１の電位と当該第１の電圧よりも低い第２の電位とで切り替え可能な電源電位を供給するとともに、当該電源電位の第１の電圧から第２の電位への切り替えタイミングで前記発光期間の長さを制御する請求項１乃至請求項７のいずれか１項に記載の表示装置。
【請求項９】
前記駆動部は、複数回の前記閾値補正処理のうち、１回目の閾値補正処理の開始を前記電源電位の第２の電圧から第１の電位への切り替えタイミングで決定する請求項８に記載の表示装置。
【請求項１０】
前記画素は、前記駆動トランジスタのゲート電極に対して映像信号と所定の基準電圧とを選択的に書き込む書込みトランジスタを更に含み、
前記駆動部は、前記１回目の閾値補正処理の終了を、前記書込みトランジスタが導通状態から非導通状態になるタイミングで決定する請求項９に記載の表示装置。
【請求項１１】
前記駆動部は、複数回の前記閾値補正処理のうち、２回目以降の閾値補正処理の開始及び終了を、前記書込みトランジスタが非導通状態から導通状態になるタイミング、及び、導通状態から非導通状態になるタイミングで決定する請求項１０に記載の表示装置。
【請求項１２】
前記画素は、前記駆動トランジスタに対して直列に接続されて前記電気光学素子の発光／非発光を制御する発光制御トランジスタを更に含み、
前記駆動部は、前記発光制御トランジスタが導通状態から非導通状態になるタイミングで請求項１乃至請求項７のいずれか１項に記載の表示装置。
【請求項１３】
電気光学素子、及び、当該電気光学素子を駆動する駆動トランジスタを含む画素が行列状に２次元配列されてなる画素アレイ部を備え、
前記画素アレイ部の各画素行を複数の画素行群に分け、各画素行群を構成する複数の画素行の走査期間において、
前記画素行群を構成する各画素行に対して、前記駆動トランジスタのゲート電極に基準電圧を印加すると共に、一方のソース／ドレイン電極に駆動電圧を印加し、他方のソース／ドレイン電極の電位を前記基準電圧から前記駆動トランジスタの閾値電圧を減じた電位に向かって変化させる閾値補正処理を画素行単位で行い、次いで、
前記画素行群を構成する各画素行の前記駆動トランジスタのゲート電極に対して映像信号を書き込む信号書込み処理を前記複数の画素行の数だけ順次行う表示装置の駆動にあって、
前記画素行群を構成する複数の画素行において、前記映像信号の書込み処理を行う画素行の順に、その画素行の発光時間を増やすように当該発光時間を制御する表示装置の駆動方法。
【請求項１４】
電気光学素子、及び、当該電気光学素子を駆動する駆動トランジスタを含む画素が行列状に２次元配列されてなる画素アレイ部と、
前記画素アレイ部の各画素行を複数の画素行群に分け、各画素行群を構成する複数の画素行の走査期間において、
前記画素行群を構成する各画素行に対して、前記駆動トランジスタのゲート電極に基準電圧を印加すると共に、一方のソース／ドレイン電極に駆動電圧を印加し、他方のソース／ドレイン電極の電位を前記基準電圧から前記駆動トランジスタの閾値電圧を減じた電位に向かって変化させる閾値補正処理を画素行単位で行い、次いで、
前記画素行群を構成する各画素行の前記駆動トランジスタのゲート電極に対して映像信号を書き込む信号書込み処理を前記複数の画素行の数だけ順次行う駆動部と
を備え、
前記駆動部は、
前記画素行群を構成する複数の画素行において、前記映像信号の書込み処理を行う画素行の順に、その画素行の発光時間を増やすように当該発光時間を制御する
表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、表示装置の駆動方法、及び、電子機器に関し、特に、電気光学素子を含む画素が行列状（マトリクス状）に２次元配置されてなる平面型の表示装置、当該表示装置の駆動方法、及び、当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素（画素回路）が行列状に配置されてなる平面型（フラットパネル型）の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス(Electroluminescence；ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
画素の発光素子として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子は、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。但し、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１表示フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
アクティブマトリクス方式により駆動される、電流駆動型の電気光学素子を含む画素回路にあっては、電気光学素子に加えて、当該電気光学素子を駆動するための駆動回路を備えている。この駆動回路として、発光素子（電気光学素子に相当）ＥＬと、サンプリング用トランジスタＴ1と、駆動用トランジスタＴ2と、保持容量Ｃ1とを有する構成の画素回路が知られている（例えば、特許文献１を参照）。
【０００７】
特許文献１には、駆動用トランジスタＴ2の閾値電圧Ｖthのばらつきが発光素子ＥＬに流れるドレイン電流Ｉdsに与える影響をキャンセルするために、１水平走査期間において閾値補正動作と信号電圧の書込み動作を行うことが開示されている。特許文献１には更に、表示装置の高精細化等によって１水平走査期間（１Ｈ）が短くなると、１水平走査期間において閾値補正動作と信号電圧の書込み動作を行うことが困難となることが開示されている（特許文献１の段落００１１等を参照）。
【０００８】
特許文献１に記載の従来技術では、複数の走査線の各々に割り当てられている走査期間を合わせて第１期間及び第２期間を含む合成走査期間としている。そして、第１期間で、複数の走査線に一斉に制御信号を出力して一斉に閾値補正動作を実行し、第２期間で、該複数の走査線に順次制御信号を出力して、順次、信号電圧の書込み動作を実行するようにしている（特許文献１の段落００１２等を参照）。
【０００９】
特許文献１の図１４には、２水平走査期間（２Ｈ）を合成した場合の動作が示されている。第１期間において２本の走査線（Ｎライン及び（Ｎ＋１）ライン）に一斉に制御信号Ｐ1を出力して、一斉に閾値補正動作を実行する。続いて、第２期間に２本の走査線に、順次、制御信号Ｐ2を出力して、順次、信号電圧の書込み動作を実行する。
【００１０】
入力信号は第１期間では基準電圧Ｖofsであり、第２期間の前半は信号電圧Ｖsig1であり、後半は信号電圧Ｖsig2である。Ｎライン目のサンプリング用トランジスタＴ１（Ｎ）は制御信号Ｐ2に応じて導通状態となり、信号電圧Ｖsig1をサンプリングする。続いて、（Ｎ＋１）ライン目のサンプリング用トランジスタＴ1（Ｎ＋１）が制御信号Ｐ2に応じて導通状態となり、信号電圧Ｖsig2をサンプリングする（特許文献１の段落００３８等を参照）。
【００１１】
閾値補正動作にあっては、特許文献１の図７に示すように、導通状態とされたサンプリング用トランジスタＴ1を介して、駆動用トランジスタＴ2のゲート電極に基準電圧Ｖofsを印加し、駆動用トランジスタＴ2のドレイン電極に第１電位Ｖccを印加する。駆動用トランジスタＴ2のソース電位は時間と共に上昇して、駆動用トランジスタＴ2はカットオフし（非導通状態となり）、ソース電位は（Ｖofs−Ｖth）となる（特許文献１の図８、及び、段落００２８等を参照）。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−１２２３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
特許文献１の図１４に示す動作にあっては、Ｎライン目の制御信号Ｐ1の立ち下がりから制御信号Ｐ2の立ち上がりまでの期間において、Ｎライン目のサンプリング用トランジスタＴ1（Ｎ）は非導通状態である。また、（Ｎ＋１）ライン目の制御信号Ｐ1の立ち下がりから制御信号Ｐ2の立ち上がりまでの期間において、（Ｎ＋１）ライン目のサンプリング用トランジスタＴ1（Ｎ＋１）も非導通状態である。
【００１４】
理想的には、制御信号Ｐ1の立ち下がりから制御信号Ｐ2の立ち上がりまでの期間において、駆動用トランジスタＴ2のソース電位は（Ｖofs−Ｖth）を維持する。しかしながら、実際には、制御信号Ｐ1の立ち下がりから制御信号Ｐ2の立ち上がりまでの期間において、発光素子ＥＬや駆動用トランジスタＴ2にはリーク電流等が流れる。その結果、駆動用トランジスタＴ2のソース電位は、閾値補正動作によって設定した電位から徐々に変化する。この変化の程度は、制御信号Ｐ1の立ち下がりから制御信号Ｐ2の立ち上がりまでの期間が長くなる程、大きくなる。
【００１５】
従って、制御信号Ｐ1の立ち下がりから制御信号Ｐ2の立ち上がりまでの期間が長くなる程、駆動用トランジスタＴ2のソース電位が、閾値補正動作によって設定した電位からずれた状態で信号電圧の書込み動作が行われる。そして、特許文献１の図１４に示す動作にあっては、Ｎライン目の制御信号Ｐ1の立ち下がりから制御信号Ｐ2の立ち上がりまでの期間よりも、（Ｎ＋１）ライン目の制御信号Ｐ1の立ち下がりから制御信号Ｐ2の立ち上がりまでの期間が長い。これにより、たとえ同じ値の信号電圧の書込みを行ったとしても、Ｎライン目と（Ｎ＋１）ライン目とで、信号電圧の書込みの後に発光素子ＥＬに流れる電流には差が生じ、表示装置の輝度の均一性が低下する。
【００１６】
従って、本発明の目的は、走査期間が短くなっても良好に閾値補正処理及び映像信号の書込み処理を行うことができ、輝度の均一性に優れた表示装置、表示装置の駆動方法、及び、電子機器を提供することにある。
【課題を解決するための手段】
【００１７】
上記の目的を達成するために、本発明は、
電気光学素子、及び、当該電気光学素子を駆動する駆動トランジスタを含む画素が行列状に２次元配列されてなる画素アレイ部を備え、
前記画素アレイ部の各画素行を複数の画素行群に分け、各画素行群を構成する複数の画素行の走査期間において、
前記画素行群を構成する各画素に対して、前記駆動トランジスタのゲート電極に基準電圧を印加すると共に、一方のソース／ドレイン電極に駆動電圧を印加し、他方のソース／ドレイン電極の電位を前記基準電圧から前記駆動トランジスタの閾値電圧を減じた電位に向かって変化させる閾値補正処理を画素行単位で行い、次いで、
前記画素行群を構成する各画素の前記駆動トランジスタのゲート電極に対して映像信号を書き込む書込み処理を前記複数の画素行の数だけ順次行う表示装置において、
前記画素行群を構成する複数の画素行において、前記閾値補正処理の終了から前記信号書込み処理が開始されるまでの時間に応じて、各画素行の発光期間の長さを増やすように当該発光期間の長さを制御する
構成を採っている。
【００１８】
上記の構成を採る表示装置において、電気光学素子からのリーク電流に起因する駆動トランジスタの他方のソース／ドレイン電極の電位の変動量は、リーク電流のリーク量とリーク時間によって決定される。そこで、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの時間に応じて、各画素行の発光期間の長さを増やす（延ばす）ように当該発光期間の長さを制御すると、駆動トランジスタに電流が流れる時間が長くなる。これにより、駆動トランジスタの他方のソース／ドレイン電極の電位の画素行間で発生する電位差が抑えられるために、電気光学素子からのリーク電流によって駆動トランジスタの他方のソース／ドレイン電極の電位が変化しても、その変化の程度は各画素行において略同様となる。従って、駆動トランジスタの他方のソース／ドレイン領域の電位変化に伴う輝度変化の程度も画素行群を構成する各画素行において略同様となるので、相対的な輝度変化が視認され難くなる。
【発明の効果】
【００１９】
本発明によれば、駆動トランジスタの他方のソース／ドレイン電極の電位変化に伴う輝度変化の程度が画素行群を構成する各画素行において略同様となり、相対的な輝度変化が視認され難くなるため、表示される画像の輝度の均一性を改善することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】本発明が適用される有機ＥＬ表示装置の画素の回路構成の一例を示す回路図である。
【図３】画素の断面構造の一例を示す断面図である。
【図４】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図５】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図６】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図７】分割閾値補正の駆動法についての説明に供するタイミング波形図である。
【図８】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明に供する特性図である。
【図９】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図１０】閾値補正、移動度補正の有無による映像信号の信号電圧Ｖsigと駆動トランジスタのドレイン・ソース間電流Ｉdsとの関係の説明に供する特性図である。
【図１１】配線抵抗や配線容量によって信号波形の立ち上がり、立ち下がりが鈍る様子を示す波形図である。
【図１２】複数の水平期間内における複数の画素行を単位とする駆動法が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図１３】従来例に係る駆動方法についての説明に供するタイミング波形図である。
【図１４】３つの画素行によって１つの画素行群が構成される場合における、閾値補正処理の終了から信号書込み処理の開始までのＥＬリークによるソース電位Ｖsの差についての説明に供するタイミング波形図である。
【図１５】図１４の一点鎖線の楕円部分を拡大して示すタイミング波形図である。
【図１６】実施例に係る駆動方法についての説明に供するタイミング波形図である。
【図１７】電源供給走査回路の構成の一例を示すブロック図である。
【図１８】画素の回路構成の他の例を示す回路図である。
【図１９】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図２０】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図２１】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２２】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図２３】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００２１】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。尚、説明は以下の順序で行う。
１．本発明が適用される有機ＥＬ表示装置
１−１．システム構成
１−２．基本的な回路動作
１−３．複数の水平期間内における複数の画素行を単位とする駆動法
２．実施形態に係る有機ＥＬ装置の説明
２−１．実施例に係る駆動方法
２−２．電源供給走査回路の構成例
３．変形例
４．適用例（電子機器）
【００２２】
＜１．本発明が適用される有機ＥＬ表示装置＞
［１−１．システム構成］
図１は、本発明が適用されるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。
【００２３】
アクティブマトリクス型表示装置は、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタにより制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ（薄膜トランジスタ）が用いられる。
【００２４】
ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。
【００２５】
図１に示すように、本適用例に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０と、当該画素２０が行列状に２次元配列されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。
【００２６】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素の各々が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。
【００２７】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２８】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１-1〜３１-mと電源供給線３２-1〜３２-mとが画素行毎に配線されている。更に、列方向（画素列の画素の配列方向）に沿って信号線３３-1〜３３-nが画素列毎に配線されている。
【００２９】
走査線３１-1〜３１-mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２-1〜３２-mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３-1〜３３-nは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００３０】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、図１に示すように、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。
【００３１】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際し、走査線３１-1〜３１-mに対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００３２】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２-1〜３２-mに供給する。後述するように、電源電位ＤＳのＶccp／Ｖiniの切替えにより、画素２０の発光／非発光の制御が行なわれる。
【００３３】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正処理の際に用いられる。
【００３４】
信号出力回路６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３-1〜３３-nを介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００３５】
（画素回路）
図２は、画素（画素回路）２０の具体的な回路構成を示す回路図である。
【００３６】
図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１と、当該有機ＥＬ素子２１に電流を流すことによって有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（所謂、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００３７】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、及び、保持容量２４を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００３８】
尚、駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いて形成することができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０の低コスト化を図ることが可能になる。また、駆動トランジスタ２２及び書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるために低コスト化に寄与できる。
【００３９】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２-1〜３２-m）に接続されている。
【００４０】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３-1〜３３-n）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１-1〜３１-m）に接続されている。
【００４１】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００４２】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００４３】
尚、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２及び書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。
【００４４】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofsをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００４５】
駆動トランジスタ２２は、電源供給線３２（３２-1〜３２-m）の電位ＤＳが第１電源電位Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４６】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４７】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００４８】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖccp，Ｖiniのうち、第１電源電位Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖiniは、基準電圧Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００４９】
（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、ガラス基板２０１上には、駆動トランジスタ２２等を含む駆動回路が形成されている。そして、画素２０は、ガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３及びウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。
【００５０】
有機ＥＬ素子２１は、アノード電極２０５と、有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２０６と、カソード電極２０７とから構成されている。アノード電極２０５は、ウインド絶縁膜２０４の凹部２０４Ａの底部に形成された金属等からなる。有機層２０６は、アノード電極２０５上に形成されている。カソード電極２０７は、有機層２０６上に全画素共通に形成された透明導電膜等からなる。
【００５１】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３及び電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。
【００５２】
駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２の両側に設けられたソース／ドレイン領域２２３，２２４と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。
【００５３】
そして、図３に示すように、ガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３及びウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成された後は、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合される。この封止基板２０９によって有機ＥＬ素子２１が封止されることにより表示パネル７０が形成される。
【００５４】
［１−２．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図４のタイミング波形図を基に図５及び図６の動作説明図を用いて説明する。尚、図５及び図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１の等価容量２５についても図示している。
【００５５】
図４のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。
【００５６】
（前表示フレームの発光期間）
図４のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccpにあり、また、書込みトランジスタ２３が非導通状態にある。
【００５７】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図５（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００５８】
（閾値補正準備期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図５（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖccpから、信号線３３の基準電圧Ｖofsに対してＶofs−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖiniに切り替わる。
【００５９】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位ＶiniをＶini＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖiniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００６０】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図５（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電圧Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofsよりも十分に低い電位Ｖiniにある。
【００６１】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖiniとなる。ここで、Ｖofs−Ｖiniが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖofs−Ｖini＞Ｖthなる電位関係に設定する必要がある。
【００６２】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofsに固定し、ソース電位Ｖsを低電位Ｖiniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電圧Ｖofs及び低電位Ｖiniが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００６３】
（閾値補正期間）
次に、時刻ｔ13で、図５（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００６４】
ここでは、便宜上、駆動トランジスタ２２のゲート電極の初期化電位Ｖofsを基準とし、当該初期化電位Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００６５】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００６６】
次に、時刻ｔ14で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００６７】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、図６（Ｂ）に示すように、信号線３３の電位が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングして画素２０内に書き込む。
【００６８】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigとなる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【００６９】
このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は有機ＥＬ素子２１の等価容量２５に流れ込み、当該等価容量２５の充電が開始される。
【００７０】
有機ＥＬ素子２１の等価容量２５が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００７１】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶとなる。
【００７２】
すなわち、駆動トランジスタ２２のソース電位Ｖsの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００７３】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【００７４】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００７５】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。
【００７６】
（発光期間）
次に、時刻ｔ17で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００７７】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。
【００７８】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００７９】
そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００８０】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶで一定に保持される。そして、時刻ｔ18で信号線３３の電位が映像信号の信号電圧Ｖsigから基準電圧Ｖofsに切り替わる。
【００８１】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ6−ｔ7の期間において並行して実行される。
【００８２】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して複数回閾値補正処理を実行する、所謂分割閾値補正を行う駆動法を採ることも可能である。
【００８３】
図７に、一例として、ｉ行目において３Ｈ期間に亘って閾値補正処理を３回実行する場合のタイミング波形と、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの波形を示す。図７には、垂直同期信号Ｖsync及び水平同期信号Ｈsyncについても併せて示している。
【００８４】
図７のタイミング波形図において、Ｔ1は閾値補正準備期間を示し、この閾値補正準備の処理は移動度補正及び信号書込み処理が行われる１Ｈ期間の３Ｈ前の１Ｈ期間において実行される。次の１Ｈの期間Ｔ2では１回目の閾値補正処理が実行され、更に次の１Ｈの期間Ｔ３では２回目の閾値補正処理が実行される。そして、閾値補正準備が行われる１Ｈ期間から３Ｈ目の期間Ｔ4で３回目（本例では、最終）の閾値補正処理が実行され、同じ１Ｈ期間内の期間Ｔ5で移動度補正及び信号書込みの各処理が並行して実行される。
【００８５】
尚、１回目の閾値補正期間Ｔ2の開始は、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpへ遷移する（立ち上がる）タイミングで決定される。また、１回目の閾値補正期間Ｔ2の終了は、走査線３１の電位ＷＳの低電位側への遷移タイミングで決定される。２回目以降、即ち２回目、３回目の閾値補正期間Ｔ3，Ｔ4の開始及び終了は、走査線３１の電位ＷＳの高電位側への遷移タイミング、及び、低電位側への遷移タイミングで決定される。
【００８６】
この分割閾値補正の駆動法を採用することにより、高精細化に伴う多画素化によって１水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。
【００８７】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2           ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【００８８】
図８に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。
【００８９】
この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理を行わないと、閾値電圧ＶthがＶth1のとき、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【００９０】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【００９１】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofs−ΔＶ）2     ……（２）
【００９２】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００９３】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図９に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００９４】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofs）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【００９５】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図９に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【００９６】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【００９７】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【００９８】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【００９９】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに負帰還をかける処理が移動度補正処理となる。
【０１００】
ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電圧Ｖsigと駆動トランジスタ２２のドレイン−ソース間電流Ｉdsとの関係について図１０を用いて説明する。
【０１０１】
図１０において、（Ａ）は閾値補正及び移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正及び移動度補正を共に行った場合をそれぞれ示している。図１０（Ａ）に示すように、閾値補正及び移動度補正を共に行わない場合には、閾値電圧Ｖth及び移動度μの画素Ａ，Ｂ毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素Ａ，Ｂ間で大きな差が生じることになる。
【０１０２】
これに対し、閾値補正のみを行った場合は、図１０（Ｂ）に示すように、ドレイン−ソース間電流Ｉdsのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂ毎のばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉdsの差は残る。そして、閾値補正及び移動度補正を共に行うことで、図１０（Ｃ）に示すように、閾値電圧Ｖth及び移動度μの画素Ａ，Ｂ毎のばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉdsの差をほぼ無くすことができる。従って、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。
【０１０３】
また、図２に示した画素２０は、閾値補正及び移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。
【０１０４】
すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電位Ｖsが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖgsを一定に維持することができる。従って、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。
【０１０５】
［１−３．複数の水平期間内における複数の画素行を単位とする駆動法］
ところで、表示装置の高画質化を考える場合、一般的に、通常６０Ｈｚのフレームレートを高速化して動画応答性を上げる駆動法が考えられる。しかし、単純にフレームレートを高速化することはできない。例えば、通常６０Ｈｚのフレームレートでブランキング期間が４５水平期間（水平走査期間）あったとすると、フルＨＤ（１９２０×１０８０ｐｉｘ）の１水平期間が１４．８μｓｅｃ程度であるが、１２０Ｈｚのフレームレートとなれば半分の７．４μｓｅｃ程度となる。
【０１０６】
この短縮された１水平期間内に駆動トランジスタ２２の閾値補正処理と信号書込み処理を行わなければならない。しかし、信号電圧Ｖsigの書込みに要する時間を短縮することはできない。従って、閾値補正処理に要する時間（閾値補正期間の長さ）を半分に短縮せざるを得ない。閾値補正期間の長さを半減すると、閾値補正処理が中途半端な状態で終わってしまう。
【０１０７】
しかも、実際の信号、例えば、走査線３１の電位（書込み走査信号）ＷＳや、信号線３３の電位（Ｖsig／Ｖofs）は、図１１に示すように、走査線３１や信号線３３の配線抵抗や配線容量により信号波形の立ち上がり、立ち下がりが鈍ってしまう。図１１の波形図において、実線は書込み走査回路４０や信号出力回路６０の近傍の信号波形を示し、点線は書込み走査回路４０や信号出力回路６０から離れた部位の信号波形を示している。
【０１０８】
このように、走査線３１や信号線３３の配線抵抗や配線容量により信号波形の立ち上がり、立ち下がりが鈍ると、特に、書込み走査信号ＷＳの波形で決まる閾値補正期間や信号書込み期間の長さが短くなる方向にばらつく。その結果、閾値補正処理や信号書込み処理が中途半端な状態で終了することになるため、画質が低下することになる。
【０１０９】
このような不具合を解消するために、先述した特許文献１に開示されているように、複数の画素行を単位として複数の水平期間（水平走査期間）内に閾値補正や信号書込みの各処理を行う駆動法（所謂、ハイフレームレートの駆動法）が採られている。
【０１１０】
（システム構成）
この複数の水平期間内における複数の画素行を単位とする駆動法（ハイフレームレートの駆動法）が適用される有機ＥＬ表示装置１０Aの構成の概略を図１２に示す。
【０１１１】
図１２において、画素２０の行数はｍであり、各行を構成する画素２０の数（列数）はｎである。第ｉ行目（但し、ｉ＝１，２，・・・，ｍ）の画素２０は、第ｉ番目の走査線３１-i、及び、第ｉ番目の電源供給線３２-iに接続されており、１つの画素行を構成する。また、第ｊ列目（但し、ｊ＝１，２，・・・，ｎ）の画素２０は、第ｊ列目の信号線３３-jに接続されている。
【０１１２】
本例に係る有機ＥＬ表示装置１０Aは、ｍ×ｎ個の２次元マトリクス状に配列された画素（副画素）から構成されている。フレームレートをＦＲ（回／秒）とする。第ｉ行目に配列されたｎ個の画素（副画素）２０が同時に駆動される。換言すれば、１つの画素行ＤＬを構成するｎ個の画素２０にあっては、その発光／非発光のタイミングは、それらが属する画素行単位で制御される。第１行から第ｍ行までの画素２０を行毎に走査する全時間をｍで除した時間を単位時間ｔ0と表す。上述したように、単位時間ｔ0は、有機ＥＬ表示装置１０Aを行単位で線順次走査するときの１行当たりの走査期間、より具体的には、１水平走査期間／１水平期間（所謂、１Ｈ）の時間長に相当する。単位時間ｔ0は、（１／ＦＲ）×（１／ｍ）秒未満である。
【０１１３】
以下の説明にあっては、便宜のため、ｍ行の画素２０を隣接する画素行ＤＬから成る複数の画素行群に分け、各画素行群を構成する複数の画素行ＤＬの数Ｑは、全ての画素行群において同じ値であるとする。また、書込み処理を、Ｑ回、順次行う際には、画素行群を構成する画素行の配置の順に応じて行うものとする。図１２には、一例として、Ｑ＝５である場合を示している。画素行群の数をＰと表せば、この場合には、Ｐ＝ｍ／５である。
【０１１４】
第１番目の画素行群ＬＧ1は、画素行ＤＬ1乃至画素行ＤＬ5から構成されており、第２番目の表示素子行群ＬＧ2は、画素行ＤＬ6乃至画素行ＤＬ10から構成されている。第Ｐ番目の画素行群ＬＧpは、表示素子行ＤＬm-4乃至表示素子行ＤＬmら構成されている（図１２においては、画素行ＤＬ６乃至画素行ＤＬ10、画素行ＤＬm-4乃至画素行ＤＬm-2の図示は省略されている）。尚、Ｑ＝５はあくまで例示に過ぎない。
【０１１５】
（従来例に係る駆動方法）
上述した有機ＥＬ表示装置１０Aにおいては、５つの画素行ＤＬを単位として画素行群ＬＧを構成している。以下では、簡単のために、３つの画素行ＤＬi，ＤＬi+1，ＤＬi+2を単位として複数の水平期間内に閾値補正や信号書込みの各処理を行う従来例に係る駆動方法について、図１３のタイミング波形図を用いて説明する。
【０１１６】
ここでは、１つの画素行群を構成する画素行の数が３、即ち、３つの画素行によって１つの画素行群が構成される場合を例に挙げて説明するが、３つの画素行に限られるものではなく、２つ以上の画素行であれば同様のことが言える。
【０１１７】
３つの画素行ＤＬi，ＤＬi+1，ＤＬi+2を含む画素行群において、例えば９水平期間（９Ｈ）に３つの画素行ＤＬi，ＤＬi+1，ＤＬi+2について、各２回の閾値補正と各１回の信号書込みの処理を行う場合を例に挙げて説明する。
【０１１８】
具体的には、最初の１Ｈ目と次の２Ｈの２水平期間に亘る閾値補正準備期間Ｔ1で先述した閾値補正のための準備の処理を行う。次に、４Ｈ目、５Ｈ目の２水平期間に亘る閾値補正期間Ｔ2で１回目の閾値補正処理を行う。そして、ブートストラップ動作の期間（ブートストラップ期間）Ｔ3を経過した後の７Ｈ目、８Ｈ目の２水平期間に亘る閾値補正期間Ｔ4で２回目、即ち、信号書込み直前の閾値補正処理を行う。
【０１１９】
３つの画素行ＤＬi，ＤＬi+1，ＤＬi+2について、同時に、１回目の閾値補正処理、ブートストラップ動作、及び、２回目の閾値補正処理を行った後、３つの画素行ＤＬi，ＤＬi+1，ＤＬi+2について、順番に、信号書込み処理を実行する。具体的には、先ず、２回目の閾値補正処理が終わった８Ｈ目の水平期間の後半の信号書込み期間Ｔ5において、画素行ＤＬiについて信号電圧Ｖsig[i]の書込みを行う。
【０１２０】
続いて、９Ｈ目の水平期間の前半の信号書込み期間Ｔ6において、画素行ＤＬi+1について信号電圧Ｖsig[i+1]の書込みを行い、次いで、９Ｈ目の水平期間の後半の信号書込み期間Ｔ7において、画素行ＤＬi+2について信号電圧Ｖsig[i+2]の書込みを行う。先述した、図４に基づく基本的な動作説明から明らかなように、３つの画素行ＤＬi，ＤＬi+1，ＤＬi+2では各信号書込み処理が終了すると発光期間に入る。
【０１２１】
そして、３つの画素行ＤＬi，ＤＬi+1，ＤＬi+2の各発光期間は、電源供給線３２の電位ＤＳ[i]，ＤＳ[i+1]，ＤＳ[i+2]が高電位Ｖccpから低電位Ｖiniに切り替わることによって終了する。すなわち、３つの画素行ＤＬi，ＤＬi+1，ＤＬi+2の各発光期間は、信号書込み処理のタイミングに対応した、時刻ｔ1，ｔ2，ｔ3の各タイミングで終了する。このとき、３つの画素行ＤＬi，ＤＬi+1，ＤＬi+2の各発光期間の各長さは、画素行ＤＬi，ＤＬi+1，ＤＬi+2間で同じとなる。
【０１２２】
しかしながら、複数の水平期間内において、複数の画素行を単位として閾値補正処理を同時に実行し、しかる後、信号書込み処理を行うと、図１４に示すように、最終の閾値補正処理から信号書込み処理が開始までの時間が、画素行群を構成する複数の画素行間で異なる。一方、最終の閾値補正処理から信号書込み処理までの期間において、有機ＥＬ素子２１には少なからずリーク電流（ＥＬリーク電流）が流れ、これに伴って、駆動トランジスタ２２のソース電位Ｖsが上昇する。
【０１２３】
このとき、最終の閾値補正処理から信号書込み処理までの時間が複数の画素行間で異なると、後に信号電圧Ｖsigを書き込む画素行ほど駆動トランジスタ２２のソース電位Ｖsの上昇量が大きくなる。その結果、駆動トランジスタ２２のソース電位Ｖsは、閾値補正動作によって設定した電位から変化する。この変化の程度は、図１５に示すように、後に信号電圧Ｖsigを書き込む画素行ほど、即ち、最終の閾値補正処理から信号書込み処理までの期間が長くなる程大きくなる。図１５には、図１４の一点鎖線の楕円部分を拡大して示している。
【０１２４】
従って、最終の閾値補正から信号書込みまでの期間が長くなる程、駆動トランジスタ２２のソース電位Ｖsが、閾値補正動作によって設定した電位からずれた状態で信号電圧Ｖsigの書込み動作が行われる。これにより、駆動トランジスタ２２の信号書込み前のゲート−ソース間電圧Ｖgsに、同一の画素行群を構成する複数の画素行間で差が生じる。従って、たとえ同じ値の信号電圧Ｖsigの書込みを行ったとしても、信号電圧Ｖsigの書込みの後に有機ＥＬ素子２１に流れる電流に複数の画素行間で差が生じ、表示画像に輝度差となって現れるために表示装置の輝度の均一性の低下を招く。
【０１２５】
＜２．実施形態に係る有機ＥＬ表示装置の説明＞
実施形態に係る有機ＥＬ表示装置は、図１２に示すシステム構成を採ることを前提としている。すなわち、実施形態に係る有機ＥＬ表示装置は、画素アレイ部３０の各画素行を複数の画素行群に分け、各画素行群を構成する複数の画素行について、複数の水平期間内で閾値補正や信号書込みの各処理を実行する構成となっている。
【０１２６】
ここで、画素行群を構成する複数の画素行は、隣接して配置されていてもよいし、複数の画素行の全てあるいはその一部は離間して配置されている構成であってもよい。有機ＥＬ表示装置における制御の容易性といった観点等からは、複数の画素行は、隣接して配置されている構成が好ましい。
【０１２７】
画素行群を構成する画素行の数（行数）Ｑは、画素アレイ部３０の各画素２０の行数ｍの数パーセント程度を上限の目安として、有機ＥＬ表示装置の設計等に応じて適宜設定すればよい。Ｑの最小値は２であるが、閾値補正（閾値キャンセル）処理を行う期間を充分長く確保する観点からは、Ｑの値が或る程度大きいことが好ましい。ｍの値にもよるが、Ｑの値として、３乃至２５、好ましくは、４乃至２０、より好ましくは、５乃至１５を例示することができる。
【０１２８】
また、画素行群を構成する画素行の数Ｑの値は、各画素行群において同じ値であってもよいし、一部の画素行群において値が異なっていてもよい。例えば、ｍ行の画素を複数の画素行群に均等に分けると剰余が発生するとき、剰余分を適宜画素行群に振り分けた構成とすればよい。有機ＥＬ表示装置における制御の容易性といった観点等からは、画素行群を構成する画素行の数Ｑの値は、各画素行群において同じ値である構成が好ましい。尚、場合によっては、全ての画素行群において値が異なっていてもよい。
【０１２９】
また、画素行を構成するｎ個の画素に対して、映像信号の信号電圧Ｖsigを駆動トランジスタ２２のゲート電極に書き込む（印加する）信号書込み処理を、Ｑ回、順次行う際には、画素行群を構成する複数の画素行の配置の順に応じて行うことが便宜である。但し、これに限られるものではない。信号書込み処理を行う順番は、有機ＥＬ表示装置の設計等に応じて適宜設定することができる。
【０１３０】
このようにして構成される、本実施形態に係る有機ＥＬ表示装置は、画素行群を構成する複数の画素行の走査期間において、画素行群を構成する各画素に対して、先ず、閾値補正処理を画素行単位で同時に（同タイミングで）実行する。次いで、画素行群を構成する各画素の駆動トランジスタ２２のゲート電極に対して信号電圧Ｖsigを書き込む処理を、画素行群を構成する画素行の数Ｑだけ順次行う。
【０１３１】
ここで、閾値補正処理を画素行単位で同時に行い、次いで、信号書込み処理をＱ回順次行う処理は、図１２に示す書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０による駆動制御の下に実行される。すなわち、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０は、画素アレイ部３０の各画素（副画素）２０を駆動する駆動部を構成している。
【０１３２】
そして、当該駆動部による駆動の下に、本実施形態に係る有機ＥＬ表示装置、及び、その駆動方法は、次の点について特徴としている。すなわち、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの時間（所謂、待ち時間）に応じて、各画素行の発光期間の長さを増やす（延ばす／追加する）ように当該発光期間の長さを制御する構成を採ることを特徴としている。
【０１３３】
最終閾値補正処理の終了から信号書込み処理の開始までに、画素行群を構成する複数の画素行間で時間差が生じると、有機ＥＬ素子２１からのリーク電流によって各画素行の駆動トランジスタ２２のソース電位Ｖsが、閾値補正処理にて設定した電位から変化する。このことについては前にも述べた通りである（図１４及び図１５の説明箇所を参照）。
【０１３４】
この有機ＥＬ素子２１からのリーク電流に起因する駆動トランジスタ２２のソース電位Ｖsの画素行間での電位差は、有機ＥＬ素子２１からのリーク電流のリーク量とリーク時間によって決定される。また、リーク電流があるときの、駆動トランジスタ２２のソース電位Ｖsは、閾値補正処理を同時に行う画素行群（グループ）が違う場合でも、走査の順番、即ち、信号書込みを行う順番が同じ画素行であれば等しい電位にある。
【０１３５】
例えば、ｉ行目乃至ｉ＋２行目の３つの画素行を１つの画素行群、ｉ＋３行目乃至ｉ＋５行目の３つの画素行を次の画素行群としたとき、ｉ行目とｉ＋３行目の各画素行の駆動トランジスタ２２のソース電位Ｖｓが等しい。更に、ｉ＋１行目とｉ＋４行目の各画素行の駆動トランジスタ２２のソース電位Ｖs、及び、ｉ＋２行目とｉ＋５行目の各画素行の駆動トランジスタ２２のソース電位Ｖsがそれぞれ等しい、ということになる。
【０１３６】
この点に鑑み、本実施形態に係る有機ＥＬ表示装置では、画素行群を構成する複数の画素行において、信号電圧Ｖsigの書込み処理が行われる画素行毎に、その画素行の発光期間の長さ（発光時間）を制御するようにする。具体的には、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの待ち時間に応じて、各画素行の発光期間の長さを増やすように当該発光期間の長さの制御を行うようにする。
【０１３７】
より具体的には、画素行群を構成する複数の画素行において、信号電圧Ｖsigの書込み処理が行われる画素行の順に、その画素行の発光期間の長さを増やす（追加する）ように当該発光期間の長さを制御するようにする。因みに、従来例に係る駆動方法の場合は、画素行群を構成する複数の画素行の各発光期間の長さ（発光時間）は同じであった。
【０１３８】
前にも述べたように、有機ＥＬ素子２１からのリーク電流に起因する駆動トランジスタ２２のソース電位Ｖsの変動量は、当該リーク電流のリーク量とリーク時間によって決定される。そこで、画素行群を構成する複数の画素行において、信号書込みが行われる画素行の順に、その画素行の発光期間の長さを増やす制御を行う。
【０１３９】
このことは、最終閾値補正処理の終了から信号書込み処理を開始するまでの時間に対応して、各画素行の発光期間の長さを延ばすことに相当する。これにより、駆動トランジスタ２２に電流が流れる時間が長くなるために、画素行間で発生する、リーク電流に起因する駆動トランジスタ２２のソース電位Ｖsの電位差を抑えることができる。
【０１４０】
すなわち、信号書込み処理が行われる画素行の順に各画素行の発光期間の長さが延びることで、リーク電流に起因する駆動トランジスタ２２のソース電位Ｖsの変化の程度が各画素行において略同程度となる。従って、駆動トランジスタ２２のソース電位Ｖsの電位変化に伴う輝度変化の程度も画素行群を構成する各画素行において略同様となるので、相対的な輝度変化が視認され難くなる。結果として、表示される画像の輝度の均一性を改善することができる。
【０１４１】
以下に、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの待ち時間に応じて、各画素行の発光期間の長さを増やすように当該発光期間の長さを制御するための具体的な実施例について説明する。
【０１４２】
［２−１．実施例に係る駆動方法］
先述した、図４に基づく基本的な動作説明から明らかなように、各画素行における各画素２０の発光は、電源供給走査回路５０から電源供給線３２に供給される電源電位ＤＳが、高電位Ｖccpから低電位Ｖiniに切り替わる遷移タイミングで終了する。すなわち、各画素２０の発光期間の長さ（発光時間）は、電源供給走査回路５０による制御の下に決めることができる。
【０１４３】
従って、本実施例においては、電源供給走査回路５０が、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの待ち時間に応じて（対応して）、各画素行の発光期間の長さを増やすように当該発光期間の長さを制御することになる。
【０１４４】
ここでは、１つの画素行群を構成する画素行の数Ｑが３、即ち、３つの画素行によって１つの画素行群が構成される場合を例に挙げて説明するが、３つの画素行に限られるものではなく、２つ以上の画素行であれば同様に適用可能である。
【０１４５】
図１６は、実施例に係る駆動方法についての説明に供するタイミング波形図である。図１３のタイミング波形図との対応から明らかなように、従来例に係る駆動方法の場合、時刻ｔ１，ｔ２，ｔ３の各タイミングでｉ行目、ｉ＋１行目、ｉ＋２行目の各発光期間が終了していた。
【０１４６】
これに対し、実施例に係る駆動方法では、ｉ行目については、基準となるので発光期間の制御は行わない。ｉ＋１行目については、ｉ行目の発光時間よりもＴ[i+1]の時間だけ長い時間が経過した時刻、即ち、従来例に係る駆動方法の場合のｉ＋１行目の発光期間の終了時刻ｔ2からＴ[i+1]の時間が経過した時刻ｔ2´で、電源電位ＤＳを高電位Ｖccpから低電位Ｖiniに切り替える。これにより、ｉ＋１行目の発光時間（発光期間の長さ）は、ｉ行目の発光時間よりもＴ[i+1]の時間だけ長くなる。
【０１４７】
また同様に、ｉ＋２行目についても、ｉ行目の発光時間よりもＴ[i+1]の時間だけ長い時間が経過した時刻、即ち、従来例に係る駆動方法の場合のｉ＋２行目の発光期間の終了時刻ｔ3からＴ[i+2]の時間が経過した時刻ｔ3´で、電源電位ＤＳを高電位Ｖccpから低電位Ｖiniに切り替える。これにより、ｉ＋１行目の発光時間は、ｉ行目の発光時間よりもＴ[i+2]の時間だけ長くなる。
【０１４８】
このとき、従来例に係る駆動方法の場合の発光時間に対して追加する発光時間Ｔ[i+1]，Ｔ[i+2]は、有機ＥＬ素子２１からのリーク電流によるそれぞれの駆動トランジスタ２２のソース電位Ｖｓの上昇量によって決定される。従って、必ず、“Ｔ[i+2]＞Ｔ[i+1]”の大小関係となるように決定される。すなわち、画素行群を構成する複数の画素行において、信号電圧Ｖsigの書込み処理が行われる画素行の順番に、その画素行の発光時間を増やす（延長する）ように当該発光時間の制御が行われる。
【０１４９】
以上説明した、本実施例に係る駆動方法は、画素行群を構成する複数の画素行の走査期間において、画素行群を構成する各画素行に対して閾値補正処理を画素行単位で行い、次いで、信号書込み処理を複数の画素行の数だけ順次行う表示装置を駆動対象としている。そして、画素行群を構成する複数の画素行において、信号電圧Ｖsigの書込み処理が行われる画素行の順に、画素行の発光時間を増やすように当該発光時間を制御することで、輝度ムラのない一様な表示画面を提供することができる。
【０１５０】
すなわち、当該制御によって信号書込み処理の開始までの待ち時間の時間差によって生じる、有機ＥＬ素子２１からのリーク電流に起因して画素行間で発生する駆動トランジスタ２２のソース電位Ｖsの電位差を抑えることができる。従って、駆動トランジスタ２２のソース電位Ｖsの電位変化に伴う輝度変化の程度も画素行群を構成する各画素行において略同様となる。これにより、リーク電流に起因するスジ状の輝度差の発生を抑えることができるため、表示される画像の輝度の均一性を改善することができる。
【０１５１】
［２−２．電源供給走査回路の構成例］
次に、実施例に係る駆動方法を実行するための駆動部となる、電源供給走査回路５０の具体的な構成例について説明する。
【０１５２】
図１７は、電源供給走査回路５０の構成の一例を示すブロック図である。ここでは、１つの画素行群を構成する画素行の数Ｑが３の場合の構成例について説明する。Ｑ＝３に対応して、電源供給走査回路５０は、３系統のシフトレジスタ５０A，５０B，５０Cとバッファ群とによって構成されている。
【０１５３】
第１系統のシフトレジスタ５０Aは、画素アレイ部３０の１行目、４行目、・・・の各画素行に対応して配置されたレジスタＡ-O，Ａ-1，・・・が縦続接続されてなり、制御パルスＤＳ_Aに応答して電源電位ＤＳ[0]，ＤＳ[3]，・・・を順次出力する。
【０１５４】
第２系統のシフトレジスタ５０Bは、画素アレイ部３０の２行目、５行目、・・・の各画素行に対応して配置されたレジスタＢ-O，Ｂ-1，・・・が縦続接続されてなり、制御パルスＤＳ_Bに応答して電源電位ＤＳ[1]，ＤＳ[4]，・・・を順次出力する。
【０１５５】
第３系統のシフトレジスタ５０Cは、画素アレイ部３０の３行目、６行目、・・・の各画素行に対応して配置されたレジスタＣ-O，Ｃ-1，・・・が縦続接続されてなり、制御パルスＤＳ_Cに応答して電源電位ＤＳ[2]，ＤＳ[5]，・・・を順次出力する。
【０１５６】
シフトレジスタ５０A，５０B，５０Cに与えられる制御パルスＤＳ_A，ＤＳ_B，ＤＳ_Cは、タイミングジェネレータ８１から出力される。タイミングジェネレータ８１は、３つの画素行を単位とする、３系統のシフトレジスタ５０A，５０B，５０Cの適当な走査タイミングに対応して制御パルスＤＳ_A，ＤＳ_B，ＤＳ_Cの各々をシフトレジスタ５０Ａ，５０Ｂ，５０Ｃに与える。
【０１５７】
３つの画素行を単位としてシフトレジスタ５０A，５０B，５０Cから出力される、電源電位ＤＳ[0]〜ＤＳ[2]，ＤＳ[3]〜ＤＳ[5]，・・・の遷移タイミングは、制御パルスＤＳ_A，ＤＳ_B，ＤＳ_CによってクロックパルスＣＬＫに同期して制御される。そして、３つの画素行の各発光期間は、図１３に示すように、電源電位ＤＳの高電位Ｖccpから低電位Ｖiniへの遷移タイミング、即ち、時刻ｔ1，ｔ2，ｔ3の各タイミングで終了する。
【０１５８】
但し、図１３で説明した従来例に係る駆動方法の場合は、電源電位ＤＳの高電位Ｖccpから低電位Ｖiniへの遷移タイミングは、信号書込み処理のタイミングに対応して設定されてした。そして、３つの画素行の各発光期間は、信号書込み処理のタイミングから、当該タイミングに対応した時刻ｔ1，ｔ2，ｔ3までの期間となっていた。従って、従来例に係る駆動方法の場合は、３つの画素行の各発光期間の長さは同じとなっていた。
【０１５９】
一方、本実施例に係る駆動方法は、画素行群を構成する複数の画素行において、閾値補正処理の終了から信号書込み処理が開始されるまでの待ち時間に応じて（対応して）、各画素行の発光時間を増やすように当該発光時間を制御する構成を採る。そして、先述したように、この発光時間（発光期間の長さ）の制御を、電源供給走査回路５０が担うことになる。
【０１６０】
具体的には、図１６のタイミング波形図を基に説明したように、ｉ行目の発光時間を基準とし、ｉ＋１行目については、ｉ行目の発光時間よりもＴ[i+1]の時間だけ長い時間が経過した時刻ｔ2´で電源電位ＤＳを高電位Ｖccpから低電位Ｖiniに遷移させる。ｉ＋２行目については、ｉ行目の発光時間よりもＴ[i+1]の時間だけ長い時間が経過した時刻ｔ3´で、電源電位ＤＳを高電位Ｖccpから低電位Ｖiniに遷移させる。
【０１６１】
この電源電位ＤＳの高電位Ｖccpから低電位Ｖiniに遷移タイミングは、タイミングジェネレータ８１からシフトレジスタ５０A，５０B，５０Cに対して与えられる制御パルスＤＳ_A，ＤＳ_B，ＤＳ_Cのタイミングによって決定される。また、制御パルスＤＳ_A，ＤＳ_B，ＤＳ_Cのタイミングは、タイミングジェネレータ８１において、時間設定部８２からの設定情報に基づいて決められる。
【０１６２】
先述したように、従来例に係る駆動方法の場合の発光時間に対して追加する発光時間Ｔ[i+1]，Ｔ[i+2]は、有機ＥＬ素子２１からのリーク電流によるそれぞれの駆動トランジスタ２２のソース電位Ｖsの上昇量によって決定される。従って、時間設定部８２には予め、有機ＥＬ素子２１からのリーク電流によるそれぞれの駆動トランジスタ２２のソース電位Ｖsの上昇量に基づいて設定された情報が格納される。そして、タイミングジェネレータ８１は、時間設定部８２の格納情報に基づいて、追加する発光時間Ｔ[i+1]，Ｔ[i+2]に対応した電源電位ＤＳの遷移タイミングを決定することになる。
【０１６３】
＜３．変形例＞
上記実施形態では、有機ＥＬ素子２１の駆動回路が、基本的に、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタからなる画素構成の場合を例に挙げて説明したが、本発明はこの画素構成のものに限られるものではない。他の画素構成の一例について以下に説明する。
【０１６４】
図１８は、画素の回路構成の他の例を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。
【０１６５】
図１８に示すように、本例に係る画素２０Aは、有機ＥＬ素子２１の駆動トランジスタとして、ソース電極が電源Ｖddに接続されたＰチャネル型のトランジスタ２５を用いている。また、駆動トランジスタ２５のドレイン電極と有機ＥＬ素子２１のアノード電極との間に、例えばＮチャネル型のトランジスタ２６を接続し、当該トランジスタ２６を有機ＥＬ素子２１の発光／非発光を制御する発光制御トランジスタとして用いている。この回路構成の場合には、保持容量２４は、駆動トランジスタ２５のゲート電極と電源Ｖddとの間に接続されることになる。
【０１６６】
先述した実施形態に係る画素２０の場合には、電源供給走査回路５０から駆動トランジスタ２２のドレイン電極に供給される電源電位ＤＳの高電位Ｖccpから低電位Ｖiniへの遷移タイミングで、発光時間（発光期間の長さ）の制御を行うとしている。これに対し、本例に係る画素２０Aの場合には、発光制御トランジスタ２６が発光制御信号に応答して導通状態から非導通状態になるタイミングで発光時間の制御を行うことになる。
【０１６７】
すなわち、本発明は、有機ＥＬ素子２１の発光／非発光の制御が可能な画素構成であれはその構成は問わない。そして、発光／非発光の制御が可能な画素構成を有し、画素行群を構成する複数の画素行の走査期間において、各画素行に対して閾値補正処理を画素行単位で行い、次いで、信号書込み処理を複数の画素行の数だけ順次行う表示装置全般に対して本発明は適用可能である。
【０１６８】
また、上記実施形態では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子など、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１６９】
＜４．適用例＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図１９〜図２３に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
【０１７０】
このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、各種の電子機器における表示画像の画質を改善できる。すなわち、先述した実施形態の説明から明らかなように、本発明による表示装置は、画素行群を構成する複数の画素行の走査期間において、各画素行に対して閾値補正処理を画素行単位で行い、次いで、信号書込み処理を複数の画素行の数だけ順次行う駆動において、リーク電流に起因するスジ状の輝度差の発生を抑えることができる。従って、各種の電子機器において、表示される画像の輝度の均一性を改善することができる。
【０１７１】
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１７２】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１７３】
図１９は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０１７４】
図２０は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１７５】
図２１は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１７６】
図２２は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１７７】
図２３は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。
【符号の説明】
【０１７８】
１０，１０A…有機ＥＬ表示装置、２０，２０A…画素、２１…有機ＥＬ素子、２２，２５…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、２６…発光制御トランジスタ、３０…画素アレイ部、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、８１…タイミングジェネレータ、８２…時間設定部
【図１】
2011209615.tif 000003
【図２】
2011209615.tif 000004
【図３】
2011209615.tif 000005
【図４】
2011209615.tif 000006
【図５】
2011209615.tif 000007
【図６】
2011209615.tif 000008
【図７】
2011209615.tif 000009
【図８】
2011209615.tif 000010
【図９】
2011209615.tif 000011
【図１０】
2011209615.tif 000012
【図１１】
2011209615.tif 000013
【図１２】
2011209615.tif 000014
【図１３】
2011209615.tif 000015
【図１４】
2011209615.tif 000016
【図１５】
2011209615.tif 000017
【図１６】
2011209615.tif 000018
【図１７】
2011209615.tif 000019
【図１８】
2011209615.tif 000020
【図１９】
2011209615.tif 000021
【図２０】
2011209615.tif 000022
【図２１】
2011209615.tif 000023
【図２２】
2011209615.tif 000024
【図２３】
2011209615.tif 000025