(57)【要約】【課題】ウォッチドッグタイマーによりＣＰＵをリセットするに際して、モジュールを必要に応じてリセットして、システムの制御上の安全性を高める。【解決手段】制御プログラムを実行するものでシステム異常時にシステム異常パルスを出力するウォッチドッグタイマー機能を有するＣＰＵ７と、モジュール２に強制リセット信号を出力するリセット回路９と、システム異常をエラー表示として表示する動作状態表示装置１１と、を備え、ＣＰＵ７は、システム暴走時にはリセット回路を駆動制御することでモジュールを強制リセットする一方、画像表示装置を制御してシステム異常状況を画像で表示する。【選択図】図１
2011008496.tif 000002
【特許請求の範囲】
【請求項１】
プログラマブルコントローラ本体と、このプログラマブルコントローラ本体により制御される１ないし複数のモジュールとを用いたシステムにおいて、
当該プログラマブルコントローラ本体は、
モジュールを制御するプログラムを実行するもので、ウォッチドッグタイマー機能を有するＣＰＵと、
モジュールに強制リセット信号を出力するリセット回路と、
システム異常状況を画像表示する画像表示装置と、を備え、
ＣＰＵは、ウォッチドッグタイマー機能によりシステム異常を検出した時には上記リセット回路を制御して上記モジュールを強制リセットする一方、上記画像表示装置を制御してシステム異常箇所を画像表示する、ことを特徴とするシステム異常の表示方式。
【請求項２】
システム異常を音声報知する音声報知装置を備え、ＣＰＵは、システム異常時には音声報知装置を制御してシステム異常個所を音声報知させる、ことを特徴とする請求項１に記載の方式。
【請求項３】
上記ＣＰＵは、ウォッチドッグタイマー機能によりシステム異常検出時には上記リセット回路にシステム異常パルスを出力し、かつ、シーケンス制御状態に応じていずれかのモジュールをリセットするか否かを決めるモジュールリセット決定信号を出力し、
上記リセット回路は、上記ＣＰＵからのモジュールリセット決定信号に応じて上記モジュールをリセットする、
ことを特徴とする請求項１または２に記載の方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プログラマブルコントローラシステムの分野において、当該システムの異常時にその異常個所を画像で表示する方式に関するものである。
【背景技術】
【０００２】
プログラマブルコントローラは、ユーザによりラダー言語で記述されて作成されたラダープログラム（制御プログラム）を実行してそれに接続された各種機械や装置等の制御機器をシーケンス制御するようになっている。プログラマブルコントローラは、制御機器の状態に対応したスイッチやセンサ等の入力機器のＯＮ／ＯＦＦ情報を入力し、制御プログラムに沿って論理演算を実行すると共に、得られた演算結果に従い、リレー，バルブ，アクチュエータ等の出力機器に対し、ＯＮ／ＯＦＦ情報の信号を出力することで制御機器の制御を実行するようになっている。そして、このプログラマブルコントローラでは、プログラムメモリに制御プログラムを格納すると共にＣＰＵによりこの制御プログラム上の命令をフェッチさせて実行させることで、センサ等の入力機器からの入力信号に基づいてアクチュエータ等の出力機器に出力信号を出力して制御対象をシーケンス制御することが行われている。
【０００３】
このようなプログラマブルコントローラシステムにおいては、ＣＰＵ、メモリ、等を内蔵したプログラマブルコントローラ本体を有し、メモリには上記制御機器を制御するための制御プログラムを格納し、ＣＰＵにより制御プログラムを実行することで、プログラマブルコントローラ本体に接続された各種モジュールを制御することができるようになっている。
【０００４】
モジュールにはＩ／Ｏモジュール、通信モジュール等がある。Ｉ／Ｏモジュールは入力機器、出力機器が接続され、これら機器とプログラマブルコントローラ本体との間で信号を入・出力するようになっている。
【０００５】
プログラマブルコントローラ本体では、制御プログラムの誤動作などにより例えば予め定められた時間内に処理が終了しないなどの異常が発生した際には、制御プログラムの実行を停止させる必要があり、このため、ＣＰＵモジュール内に、ＣＰＵ動作監視のため、ウォッチドッグタイマーを設けることが考えられる。
【０００６】
ウォッチドッグタイマーは、プログラマブルコントローラシステム上で動作している制御プログラムに定期的に信号を送らせ、一定周期を経過してもウォッチドッグタイマーに信号を送らなかった場合、制御プログラムにバグなどがあってＣＰＵが暴走（システム暴走）するなどのシステム異常状態にあると判断し、ＣＰＵに強制リセットをかけることで、プログラム動作を停止したり、再起動したりする。なお、システム暴走をウォッチドッグタイマーで監視する従来技術としては、例えば下記特許文献１を挙げることができる。
【０００７】
上記のように、ＣＰＵが強制リセットされる態様としてはＣＰＵ暴走によるプログラム動作の異常以外にも例えば電源瞬停等がある。そのため、システムユーザからは、ＣＰＵが強制リセットされても、その原因がシステム異常なのかどうかが判らない。そして、ＣＰＵ再起動により制御が再開されると、再度、システム暴走状態で機能モジュールのうち特にＩ／Ｏモジュールを介して制御機器が異常制御されてしまう可能性が高い。このようなシステム制御は好ましくない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−３２３６３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明により解決すべき課題は、ウォッチドッグタイマーによりシステム暴走が検出された際に、モジュールを必要に応じてリセットをかけることができるようにして、システム暴走でリセットされ、システム制御再開に際してのシステムの制御上の安全性を高めることである。
【００１０】
本発明により解決すべき他の課題は、システム異常の箇所を表示できるようにして、メンテナンスをより適確、迅速に行えるようにし、システム制御再開に際してのシステムの制御上の安全性をより高めることである。
【課題を解決するための手段】
【００１１】
本発明によるシステム異常の表示方式は、プログラマブルコントローラ本体と、このプログラマブルコントローラ本体により制御される１ないし複数のモジュールとを用いたシステムにおいて、当該プログラマブルコントローラ本体は、モジュールを制御するプログラムを実行するもので、ウォッチドッグタイマー機能を有するＣＰＵと、モジュールに強制リセット信号を出力するリセット回路と、システム異常状況を画像表示する画像表示装置と、を備え、ＣＰＵは、ウォッチドッグタイマー機能によりシステム異常を検出した時には上記リセット回路を制御して上記モジュールを強制リセットする一方、上記画像表示装置を制御してシステム異常箇所を画像表示する、ことを特徴とするものである。
【００１２】
画像表示は液晶による画像表示に限定されず、ＥＬによる画像表示、プラズマによる画像表示、その他の画像表示にも適用することができる。
【００１３】
モジュールは、その呼称になんら限定されるものではなく、装置、ユニット、デバイス、等、すべてに適用することができる。
【００１４】
また、プログラマブルコントローラの意義に関して、プログラマブルロジックコントローラ、シーケンサ等、その名称に限定されるものではなく、また、上記ＣＰＵを内蔵したプログラマブルコントローラ本体とモジュールとが別々である場合、一体の場合、いずれも含む。
【００１５】
本発明では、システム異常にはリセット回路によりモジュールを強制リセットするようにしたので、ＣＰＵ再起動により制御が再開される場合、制御機器を安全に制御することができるようになり、システム制御上、好ましい。
【００１６】
そして本発明では、画像表示装置により、システム異常箇所を画像表示するので、ユーザはシステム異常からシステムを復旧させるためのメンテナンスを容易に実施することができ、システムの安全制御により好ましい結果となる。
【００１７】
本発明において、好ましい態様は、システム異常個所を音声報知する音声報知装置を備え、ＣＰＵは、システム異常時には音声報知装置を制御してシステム異常個所を音声で報知させる、ことである。
【００１８】
本発明において、好ましい態様は、上記ＣＰＵは、ウォッチドッグタイマー機能によりシステム異常検出時には上記リセット回路にシステム異常パルスを出力し、かつ、シーケンス制御状態に応じてモジュールをリセットするか否かを決めるモジュールリセット決定信号を出力し、上記リセット回路は、上記ＣＰＵからのモジュールリセット決定信号に応じて上記モジュールをリセットすることである。
【００１９】
この態様では、システム異常時におけるシーケンス制御の状態により、モジュールのリセットを選択することができるので、不必要にモジュールをリセットすることもなくなり、シーケンス制御をより適確に行うことができるようになる。
【発明の効果】
【００２０】
本発明によれば、システム異常時にシステム制御上の安全性をより高めることができる。
【図面の簡単な説明】
【００２１】
【図１】図１は本発明の実施の形態にかかるプログラマブルコントローラシステムの概略構成を示す図である。
【図２】図２はプログラマブルコントローラ本体内のＣＰＵの機能ブロック構成を示す図である。
【図３】図３はプログラマブルコントローラの外観を示す図である。
【図４】図４はプログラマブルコントローラの側面パネルを外した状態を示す図である。
【図５】図５はプログラマブルコントローラ本体に内蔵する回路基板を示す図である。
【図６】図６はプログラマブルコントローラのシステム異常時の処理フローチャートを示す図である。
【発明を実施するための形態】
【００２２】
以下、添付した図面を参照して、本発明の実施の形態に係るプログラマブルコントローラシステムの異常時における表示方式を説明する。
【００２３】
図１は同システムの概略構成を示す。同図を参照して、このプログラマブルコントローラシステムは、制御プログラムを実行するＣＰＵを含むプログラマブルコントローラ本体１と、当該プログラマブルコントローラ本体に接続されている複数のモジュール２と、制御ターゲット３と、を備える。このプログラマブルコントローラ本体１と、モジュール２とを含めて全体をプログラマブルコントローラと称する。モジュール２は例えばＩ／Ｏモジュール、通信モジュール、等の各種インテリジェント機能を有するモジュールである。実施の形態では、このモジュール２は、Ｉ／Ｏモジュールとする。このＩ／Ｏモジュール２には制御ターゲット３が接続される。制御ターゲット３は、内部に図示略の入力機器、出力機器を含むと共に、制御対象である機械、設備を含む。プログラマブルコントローラ本体１と、Ｉ／Ｏモジュール２とは、バス４で接続されている。制御プログラムは、ラダープログラムであるが、これに限定されない。
【００２４】
プログラマブルコントローラ本体１は、制御プログラムを格納するプログラムメモリ５、ワークメモリ６、システム全体の制御を司るＣＰＵ７、Ｉ／Ｏインターフェース８、リセット回路９、画像表示装置１０、動作状態表示装置１１、音声報知装置１２、および異常個所メモリ１３を具備する。
【００２５】
プログラムメモリ５は、ラダープログラム、システム制御プログラム、各種のアプリケーションプログラム等を格納することができる。このアプリケーションプログラムの１つが、実施の形態の強制リセットを行うための強制リセットプログラムである。また、もう１つのアプリケーションプログラムが、システム異常時にその異常個所を分析するための異常個所分析プログラムである。さらには、画像表示のためのプログラム、音声報知のためのプログラム等が格納されている。
【００２６】
ワークメモリ６はＣＰＵ７がそのワークに用いるメモリである。Ｉ／Ｏインターフェース８は、ＣＰＵ７とＩ／Ｏモジュール２とのインターフェースを行う。
【００２７】
ＣＰＵ７は、図２で機能的にそのブロック構成を示すように、ラダープログラム実行／異常監視部７ａ、ウォッチドッグタイマー部７ｂ、およびモジュールリセット決定信号出力部７ｃ、を有する。
【００２８】
ラダープログラム実行／異常監視部７ａでは、プログラムメモリ５に格納するラダープログラムを実行する。ラダープログラム実行／異常監視部７ａは、ラダープログラムに従い、Ｉ／Ｏインターフェース８を介して、制御ターゲット３との間で、入力機器から制御機器の制御状況に関連する入力信号を入力処理し、制御機器を制御する出力信号を出力処理する。この場合、ラダープログラム実行／異常監視部７ａは、ワークメモリ６をそのワークに用いる。
【００２９】
ウォッチドッグタイマー部７ｂでは、ラダープログラム実行／異常監視部７ａによるラダープログラム実行開始と共に、ウォッチドッグタイマー監視を開始させる。ウォッチドッグタイマー部７ｂは、ラダープログラム実行／異常監視部７ａのラダープログラム実行に異常があるかどうかを監視するため、ラダープログラム実行／異常監視部７ａから定期的に監視信号を送らせる。ラダープログラム実行／異常監視部７ａから一定周期を経過してもウォッチドッグタイマー部７ｂに監視信号が送られてこなかった場合、ウォッチドッグタイマー部７ｂは、制御プログラムにバグなどがあって、ラダープログラム実行／異常監視部７ａが暴走（ＣＰＵ暴走、システム暴走）するなどのシステム異常状態にあると判断して、システム異常パルスを端子ＷＤＴからリセット回路９に出力する。リセット回路９からはＣＰＵ７の端子ＲＳＴを介してラダープログラム実行／異常監視部７ａにリセット信号が入力され、これにより、ラダープログラム実行／異常監視部７ａは、ラダープログラムの実行をリセットする。
【００３０】
そして、ウォッチドッグタイマー部７ｂは、その判断結果をモジュールリセット決定信号出力部７ｃにも出力する。モジュールリセット決定信号出力部７ｃは、その判断結果の入力に応答して、モジュールリセット決定信号を端子ＭＷＤＴからリセット回路９に出力する。このモジュールリセット決定信号は、Ｉ／Ｏモジュール２を強制リセットするか否かを選択し、そのいずれか一方に決める信号である。
【００３１】
リセット回路９は、システム異常パルスを保持する保持回路９ａと、Ｉ／Ｏモジュール２に強制リセット信号を出力する強制リセット信号出力回路９ｂと、を備える。保持回路９ａには、ＣＰＵ７のシステム異常パルス信号出力端子ＷＤＴからシステム異常パルスを入力することができるようになっている。保持回路９ａは、このシステム異常パルスの入力に応答してリセット信号を出力するようになっている。このリセット信号はＣＰＵ７のリセット信号入力端子ＲＳＴに入力され、ＣＰＵ７はリセットされる。また、このリセット信号は、強制リセット信号出力回路９ｂに入力される。
【００３２】
強制リセット信号出力回路９ｂは、保持回路９ａからリセット信号を入力すると共に、ＣＰＵ７の出力端子ＭＷＤＴから、Ｉ／Ｏモジュール２を強制リセットするか否かを決定するモジュールリセット決定信号を入力する。強制リセット信号出力回路９ｂは、例えばＩ／Ｏモジュール２を強制リセットするという内容のモジュールリセット決定信号がＣＰＵ７から入力されると、Ｉ／Ｏモジュール２にはそれを強制リセットするリセット信号を出力する。これによりＩ／Ｏモジュール２は強制リセットされる。このリセット信号は、図面上は、バス４を介して、強制リセット信号出力回路９ｂからＩ／Ｏモジュール２に入力されるようになっているが、図示略のリセット信号線により、強制リセット信号出力回路９ｂとＩ／Ｏモジュール２とを接続し、このリセット信号線を介して、強制リセット信号出力回路９ｂからＩ／Ｏモジュール２に入力することができる。
【００３３】
以上から本実施の形態では、プログラマブルコントローラ本体１のＣＰＵ７からシステム異常パルスが出力された場合、リセット回路９は、ＣＰＵ７からのモジュールリセット決定信号に応じてモジュール２を強制リセットするかどうかを決定する。制御ターゲット３内の機器制御状態から、Ｉ／Ｏモジュール２を強制リセットする必要が無い場合は、ＣＰＵ７はＩ／Ｏモジュール２を強制リセットしない信号をリセット回路９に出力し、Ｉ／Ｏモジュール２を強制リセットしない。一方、機器制御状態からＩ／Ｏモジュール２を強制リセットする必要がある場合、Ｉ／Ｏモジュール２を強制リセットする信号をリセット回路９に出力して、Ｉ／Ｏモジュール２を強制リセットする。このことにより、本実施の形態では、ユーザが、システム異常により、ＣＰＵ７を強制リセットし、次に、ＣＰＵ再起動により制御が再開される場合、機器を安全に制御することができるようになる。
【００３４】
画像表示装置１０は、表示コントローラ１０ａと液晶表示パネル１０ｂとを含む。動作状態表示装置１１は、電源投入状態（ＰＯＷＥＲ）表示ＬＥＤ１１ａ、エラー（ＥＲＲ）表示ＬＥＤ１１ｂ、運転（ＲＵＮ）表示ＬＥＤ１１ｃ、停止（ＳＴＯＰ）表示ＬＥＤ１１ｄで構成される。音声報知装置１２は、音声合成ＩＣ１２ａ、音声アンプ１２ｂおよびスピーカ１２ｃで構成される。
【００３５】
そして、実施の形態では、図３で示すようにプログラマブルコントローラ本体１の正面パネル１ａに、動作状態表示部１１の各ＬＥＤ１１ａ−１１ｄと、音声報知装置１２のスピーカ１２ｃと、が設けられている。
【００３６】
また、図４で示すように側面パネル１ｂを外すと、画像表示装置１０の液晶表示パネル１０ｂが回路基板１ｃ上に装備された状態で現れる。
【００３７】
図５で示すように回路基板１ｃには、ＣＰＵ７に対応する回路部品１ｄ、その周辺回路部品１ｅ等が装着されている。液晶表示パネル１０ｂには、具体的に異常個所が例えば「システム異常、ＣＰＵ周辺」と表示されている。ユーザは、動作状態表示部１１のエラー（ＥＲＲ）表示ＬＥＤ１１ｂが図３で示すように点灯していると、プログラマブルコントローラ本体１の内部回路の何処かに異常があるので、図４で示すように側面パネル１ｂを外し、図５で示す液晶表示パネル１０ｂの表示内容から、例えばＣＰＵ７の周辺回路部品１ｅに異常があることが判り、そのメンテナンスをすることができる。この場合、ＣＰＵ７は、画像表示プログラムに従い、異常個所メモリ１３に記憶されている異常個所データを読み込み、画像表示装置１０の表示コントローラ１０ａを制御して液晶表示パネル１０ｂにその異常個所を表示することができるようになっている。ＣＰＵ７は、ウォッチドッグタイマー機能により、シーケンス制御している段階で、システム異常発生を検出した時、異常個所メモリ１３に、そのシステム異常発生タイミング時点での回路、装置等のデータを記憶制御する。そして、異常個所分析プログラムを実行して、上記タイミングでＣＰＵ７の周辺回路１ｅがその異常個所である場合、画像表示プログラムに従い、液晶表示パネル１０ｂにそのことを表示させる。
【００３８】
図６で示すように、ＣＰＵ７において、そのラダープログラム実行／異常監視部７ａは、システム異常により、リセット回路９からリセット入力されてリセットされ、次いで、割り込みが入力されると、動作状態表示装置１１のエラー（ＥＲＲ）表示ＬＥＤ１１ｂを発光駆動してエラー表示させると共に、異常個所分析プログラムを走らせ、異常個所を分析する。そして異常個所を特定できたときに、画像表示プログラムにより、液晶表示パネル１０ｂにその異常個所を表示し、かつ、音声報知プログラムにより、音声報知装置１２を駆動して、その異常個所を音声で報知する。
【００３９】
この場合、ユーザは、液晶表示パネル１０ｂにその異常個所を表示するか、音声報知装置１２を駆動して、その異常個所を音声で報知するかを選択することができる。
【００４０】
以上説明したように、本実施の形態では、システム異常検出時にはリセット回路９により、シーケンス制御の状態からＩ／Ｏモジュール２を強制リセットするようにしたので、ＣＰＵ再起動により制御が再開される場合、制御ターゲット３内の機器を安全に制御することができるようになり、システム制御上、好ましい。また、実施の形態では、画像表示装置１０により、システム異常箇所を画像表示するので、ユーザはシステム異常からシステムを復旧させるためのメンテナンスを容易に実施することができ、システムの安全制御により好ましい結果となる。
【符号の説明】
【００４１】
１  プログラマブルコントローラ本体
５  プログラムメモリ
６  ワークメモリ
７  ＣＰＵ
９  リセット回路
１０  画像表示装置
１１  動作状態表示装置
１２  音声報知装置
２  Ｉ／Ｏモジュール
３  制御ターゲット
４  バス
【図１】
2011008496.tif 000003
【図２】
2011008496.tif 000004
【図３】
2011008496.tif 000005
【図４】
2011008496.tif 000006
【図５】
2011008496.tif 000007
【図６】
2011008496.tif 000008