(57)【要約】【課題】コストの増加・部品点数増加を抑えた高効率のマルチフェーズコンバータ回路を提供することを目的とする。【解決手段】複数の昇圧コンバータそれぞれのＩＧＢＴの接続点の間に設けられるコンデンサと、複数の昇圧コンバータのリアクトルに流れる電流がそれぞれ目標値になるように、複数の昇圧コンバータそれぞれのＩＧＢＴを交互にオン、オフし、力行時、各リアクトルに流れる電流の下限値がそれぞれ負になるまで上アームのＩＧＢＴのターンオフを禁止するとともに、回生時、各リアクトルに流れる電流の上限値がそれぞれ正になるまで下アームのＩＧＢＴのターンオフを禁止する。【選択図】図１
2011114918.tif 000002
【特許請求の範囲】
【請求項１】
互いに直列接続され、出力側の第１のコンデンサと並列接続される第１及び第２のスイッチング素子と、前記第１のスイッチング素子に逆並列接続される第１のダイオードと、前記第２のスイッチング素子に逆並列接続される第２のダイオードと、前記第１及び第２のスイッチング素子の接続点に一端が接続されるリアクトルとを含むコンバータを複数備え、各前記リアクトルの他端同士が互いに接続されるマルチフェーズコンバータ回路であって、
前記複数のコンバータにおける第１及び第２のスイッチング素子の接続点の間に設けられる第２のコンデンサと、
前記複数のコンバータのリアクトルに流れる電流がそれぞれ目標値になるように、前記複数のコンバータのそれぞれの第１及び第２のスイッチング素子を交互にオン、オフし、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が正になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以下になるまで前記第１のスイッチング素子のターンオフを禁止するとともに、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が負になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以上になるまで前記第２のスイッチング素子のターンオフを禁止する制御回路と、
を備えるマルチフェーズコンバータ回路。
【請求項２】
互いに直列接続され、出力側の第１のコンデンサと並列接続される第１及び第２のスイッチング素子と、前記第１のスイッチング素子に逆並列接続される第１のダイオードと、前記第２のスイッチング素子に逆並列接続される第２のダイオードと、前記第１及び第２のスイッチング素子の接続点に一端が接続されるリアクトルとを含むコンバータを複数備え、各前記リアクトルの他端同士が互いに接続されるマルチフェーズコンバータ回路であって、
前記複数のコンバータにおける第１及び第２のスイッチング素子の一方若しくは両方に並列に設けられる第２のコンデンサと、
前記複数のコンバータのリアクトルに流れる電流がそれぞれ目標値になるように、前記複数のコンバータのそれぞれの第１及び第２のスイッチング素子を交互にオン、オフし、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が正になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以下になるまで前記第１のスイッチング素子のターンオフを禁止するとともに、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が負になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以上になるまで前記第２のスイッチング素子のターンオフを禁止する制御回路と、
を備えるマルチフェーズコンバータ回路。
【請求項３】
請求項１又は請求項２に記載のマルチフェーズコンバータ回路であって、
前記制御回路は、前記第１及び第２のスイッチング素子が交互に１回ずつオン、オフするときの制御周期の開始時刻を、前記複数のコンバータにおいて互いにずらす
ことを特徴とするマルチフェーズコンバータ回路。
【請求項４】
請求項１〜３の何れか１項に記載のマルチフェーズコンバータ回路であって、
前記制御回路は、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が正になる時、前記各リアクトルに流れる電流がそれぞれ負の値の閾値以下になると前記第１のスイッチング素子をターンオフさせるとともに、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が負になる時、前記各リアクトルに流れる電流がそれぞれ正の値の閾値以上になると前記第２のスイッチング素子をターンオフさせる  ことを特徴とするマルチフェーズコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のコンバータを備えるマルチフェーズコンバータ回路に関する。
【背景技術】
【０００２】
図９は、従来のマルチフェーズコンバータ回路を示す図である。
図９に示すマルチフェーズコンバータ回路９０は、負荷９１に並列に接続される出力側のコンデンサ９２と、それぞれ電源９３とコンデンサ９２との間に設けられる昇圧コンバータ９４、９５と、昇圧コンバータ９４、９５のそれぞれの動作を制御する制御回路９６とを備えて構成されている。
【０００３】
昇圧コンバータ９４は、互いに直列接続され、コンデンサ９２に並列接続されるＩＧＢＴ９７、９８と、ＩＧＢＴ９７に逆並列接続されたダイオード９９と、ＩＧＢＴ９８に逆並列接続されたダイオード１００と、ＩＧＢＴ９７、９８の接続点と電源９３との間に設けられるリアクトル１０１と、リアクトル１０１に流れる電流を検出する電流センサ１０２とを備えて構成されている。
【０００４】
昇圧コンバータ９５は、互いに直列接続され、コンデンサ９２に並列接続されるＩＧＢＴ１０３、１０４と、ＩＧＢＴ１０３に逆並列接続されたダイオード１０５と、ＩＧＢＴ１０４に逆並列接続されたダイオード１０６と、ＩＧＢＴ１０３、１０４の接続点と電源９３との間に設けられるリアクトル１０７と、リアクトル１０７に流れる電流を検出する電流センサ１０８とを備えて構成されている。
【０００５】
制御回路９６は、リアクトル１０１、１０７に流れる各電流の合計値が目標値Ｉｒｅｆになるように、ＩＧＢＴ９７、９８を交互にオン、オフさせると共に、ＩＧＢＴ１０３、１０４を交互にオン、オフさせる。ＩＧＢＴ９７がオフ、ＩＧＢＴ９８がオンすると、電源９３からの電力がリアクトル１０１に蓄積される。次に、ＩＧＢＴ９７がオン、ＩＧＢＴ９８がオフすると、リアクトル１０１の誘導起電力によりコンデンサ９２にかかる電圧が上昇する。同様に、ＩＧＢＴ１０３、１０４を交互にオン、オフさせると、コンデンサ９２にかかる電圧が上昇する。この動作が繰り返されることにより、電源９３の電圧が上記目標値Ｉｒｅｆに対応する所定電圧に昇圧されて負荷９１に出力される。
【０００６】
上記マルチフェーズコンバータ回路９０では、回路内に流れる電流をリアクトル１０１とリアクトル１０７にそれぞれ分散させることができるので、リアクトル１０１、１０７で発生する損失を低減することができる。
【０００７】
しかしながら、上記マルチフェーズコンバータ回路９０は、ＩＧＢＴ９７、９８、１０３、１０４のスイッチング損失が大きいという問題がある。例えば、図１０に示すように、ＩＧＢＴのターンオフ時、ＩＧＢＴに流れていた電流が急峻に下がらないためスイッチング損失が発生してしまう。また、ＩＧＢＴのターンオン時、ＩＧＢＴにかかっていた電圧が急峻に下がらないため、スイッチング損失が発生してしまう。
【０００８】
そこで、ＩＧＢＴをソフトスイッチングさせるために、ＩＧＢＴにコンデンサを並列接続するとともに、ＩＧＢＴに転流補助コンデンサやリアクトルを介して転流スイッチを接続し、その転流スイッチをオン、オフすることで転流補助コンデンサを充放電させるものがある（例えば、特許文献１又は特許文献２参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−０２８８７８号公報
【特許文献２】特開２００７−２２８７８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述のように、転流補助コンデンサや転流スイッチを用いたマルチフェーズコンバータ回路では、ソフトスイッチングのために多くの部品を必要とするため、その分コストが増加してしまうという問題がある。
【００１１】
そこで、本発明は、コストの増加と部品点数増加を抑えた高効率のマルチフェーズコンバータ回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明のマルチフェーズコンバータ回路は、互いに直列接続され、出力側の第１のコンデンサと並列接続される第１及び第２のスイッチング素子と、前記第１のスイッチング素子に逆並列接続される第１のダイオードと、前記第２のスイッチング素子に逆並列接続される第２のダイオードと、前記第１及び第２のスイッチング素子の接続点に一端が接続されるリアクトルを含むコンバータを複数備え、各前記リアクトルの他端同士が互いに接続されるマルチフェーズコンバータ回路であって、前記複数の昇圧コンバータにおける第１及び第２のスイッチング素子の接続点の間に設けられる第２のコンデンサと、前記複数のコンバータのリアクトルに流れる電流がそれぞれ目標値になるように、前記複数のコンバータのそれぞれの第１及び第２のスイッチング素子を交互にオン、オフし、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が正になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以下になるまで前記第１のスイッチング素子のターンオフを禁止するとともに、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が負になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以上になるまで前記第２のスイッチング素子のターンオフを禁止する制御回路とを備える。
【００１３】
また、本発明のマルチフェーズコンバータ回路は、互いに直列接続され、出力側の第１のコンデンサと並列接続される第１及び第２のスイッチング素子と、前記第１のスイッチング素子に逆並列接続される第１のダイオードと、前記第２のスイッチング素子に逆並列接続される第２のダイオードと、前記第１及び第２のスイッチング素子の接続点に一端が接続されるリアクトルとを含むコンバータを複数備え、各前記リアクトルの他端同士が互いに接続されるマルチフェーズコンバータ回路であって、前記複数のコンバータにおける第１及び第２のスイッチング素子の一方若しくは両方に並列に設けられる第２のコンデンサと、前記複数のコンバータのリアクトルに流れる電流がそれぞれ目標値になるように、前記複数のコンバータのそれぞれの第１及び第２のスイッチング素子を交互にオン、オフし、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が正になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以下になるまで前記第１のスイッチング素子のターンオフを禁止するとともに、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が負になる制御モード時、前記各リアクトルに流れる電流がそれぞれゼロ以上になるまで前記第２のスイッチング素子のターンオフを禁止する制御回路とを備える。
【００１４】
このように、第２のコンデンサを備えているため、各リアクトルからリアクトルの他端に向かって流れる総電流が正になる制御モード時、第２のスイッチング素子がターンオフしてデッドタイムになると、リアクトルからの電流が第２のコンデンサに流れて第２のコンデンサが充電され、各リアクトルからリアクトルの他端に向かって流れる総電流が負になる制御モード時、第１のスイッチング素子がターンオフしてデッドタイムになると、リアクトルからの電流により第２のコンデンサが放電される。また、各リアクトルからリアクトルの他端に向かって流れる総電流が正になる制御モード時、リアクトルに流れる電流がゼロ以下になるまで第１のスイッチング素子のターンオフを禁止し、各リアクトルからリアクトルの他端に向かって流れる総電流が負になる制御モード時、リアクトルに流れる電流がゼロ以上になるまで第２のスイッチング素子のターンオフを禁止しているため、各リアクトルからリアクトルの他端に向かって流れる総電流が正になる制御モード時、第１のスイッチング素子がターンオフしてデッドタイムになると、リアクトルに流れる電流により第２のコンデンサが放電され、各リアクトルからリアクトルの他端に向かって流れる総電流が正になる制御モード時、第２のスイッチング素子がターンオフしてデッドタイムになると、リアクトルに流れる電流が第２のコンデンサに流れて第２のコンデンサが充電される。このように、スイッチング素子のターンオフ時、第２のコンデンサが充放電されるため、スイッチング素子のターンオフ時にスイッチング素子にかかる電圧の上昇速度を第２のコンデンサの充放電速度と同じにすることができる。これにより、第２のコンデンサの充放電速度を調整することにより、スイッチング素子のターンオフ時の電圧上昇速度を抑制することができるので、スイッチング素子のターンオフ時のスイッチング損失を低減することができる。
【００１５】
また、第２のスイッチング素子ターンオフ後のデッドタイムにおいて第２のコンデンサの充電が終了すると、第２のスイッチング素子にかかる電圧が出力電圧と同じになり、第１のスイッチング素子にかかる電圧がゼロになるため、第１のスイッチング素子に逆並列接続される第１のダイオードに電流が流れる。そのため、第１のスイッチング素子のターンオン時、第１のスイッチング素子にかかる電圧及び第１のスイッチング素子に流れる電流を共にゼロにすることができる。また、第１のスイッチング素子ターンオフ後のデッドタイムにおいて第２のコンデンサの放電が終了すると、第２のスイッチング素子にかかる電圧がゼロになるため、第２のスイッチング素子に逆並列接続される第２のダイオードに電流が流れる。そのため、第２のスイッチング素子のターンオフ時、第２のスイッチング素子にかかる電圧及び第２のスイッチング素子に流れる電流を共にゼロにすることができる。このように、スイッチング素子がターンオンする際、スイッチング素子にかかる電圧及びスイッチング素子に流れる電流を共にゼロにすることができるため、スイッチング素子のターンオン時のスイッチング損失をなくすことができる。
【００１６】
従って、本発明のマルチフェーズコンバータ回路では、回路内に流れる電流を各リアクトルにそれぞれ分散させることができるので、リアクトルに発生する損失を低減することができる。また、上述したように、スイッチング素子のターンオン時及びターンオフ時のスイッチング損失を低減することができる。これにより、高効率で各昇圧コンバータを動作させることができる。
【００１７】
また、第２のコンデンサを備えるだけでよいため、コストの増加を抑えることができる。
また、前記制御回路は、前記第１及び第２のスイッチング素子が交互に１回ずつオン、オフするときの制御周期の開始時刻を、前記複数のコンバータにおいて互いにずらすように構成してもよい。
【００１８】
これにより、各リアクトルに流れる電流のリップルが互いに打ち消し合うため、電源や第１のコンデンサに流れる電流のリップルを低減することができる。
また、前記制御回路は、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が正になる時、前記各リアクトルに流れる電流がそれぞれ負の値の閾値以下になると前記第１のスイッチング素子をターンオフさせるとともに、前記各リアクトルから前記リアクトルの他端に向かって流れる総電流が負になる時、前記各リアクトルに流れる電流がそれぞれ正の値の閾値以上になると前記第２のスイッチング素子をターンオフさせるよう。
【発明の効果】
【００１９】
本発明によれば、コストの増加を抑え、かつ、高効率なマルチフェーズコンバータ回路を実現することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態のマルチフェーズコンバータ回路を示す図である。
【図２】本実施形態のマルチフェーズコンバータ回路における力行時及び回生時の動作制御を説明するための図である。
【図３】本実施形態のマルチフェーズコンバータ回路の動作を説明するための図である。
【図４】本実施形態のマルチフェーズコンバータ回路内の電圧や電流のタイミングチャートを示す図である。
【図５】本実施形態のマルチフェーズコンバータ回路におけるＩＧＢＴのターンオン時又はターンオフ時のスイッチング損失を示す図である。
【図６】本実施形態のマルチフェーズコンバータ回路におけるリアクトルや電源に流れる電流を示す図である。
【図７】本発明の他の実施形態のマルチフェーズコンバータ回路を示す図である。
【図８】本発明の他の実施形態のマルチフェーズコンバータ回路を示す図である。
【図９】従来のマルチフェーズコンバータ回路を示す図である。
【図１０】従来のマルチフェーズコンバータ回路におけるＩＧＢＴのターンオン時又はターンオフ時のスイッチング損失を示す図である。
【発明を実施するための形態】
【００２１】
図１は、本発明の実施形態のマルチフェーズコンバータ回路を示す図である。なお、図９に示す構成と同じ構成要素には同じ符号を付している。
図１に示すマルチフェーズコンバータ回路１は、負荷９１に接続される出力側のコンデンサ９２（第１のコンデンサ）と、それぞれ電源９３とコンデンサ９２との間に設けられる昇圧コンバータ９４、９５（複数のコンバータ）と、コンデンサ２（第２のコンデンサ）と、昇圧コンバータ９４、９５の動作を制御する制御回路３とを備えて構成されている。
【００２２】
昇圧コンバータ９４は、互いに直列接続され、コンデンサ９２に並列接続されるＩＧＢＴ９７（第１のスイッチング素子）及びＩＧＢＴ９８（第２のスイッチング素子）と、ＩＧＢＴ９７に逆並列接続されたダイオード９９（第１のダイオード）と、ＩＧＢＴ９８に逆並列接続されたダイオード１００（第２のダイオード）と、ＩＧＢＴ９７、９８の接続点と電源９３との間に設けられるリアクトル１０１と、リアクトル１０１に流れる電流（以下、電流Ｉ１とする）を検出する電流センサ１０２とを備えて構成されている。
【００２３】
昇圧コンバータ９５は、互いに直列接続され、コンデンサ９２に並列接続されるＩＧＢＴ１０３（第１のスイッチング素子）及びＩＧＢＴ１０４（第２のスイッチング素子）と、ＩＧＢＴ１０３に逆並列接続されたダイオード１０５（第１のダイオード）と、ＩＧＢＴ１０４に逆並列接続されたダイオード１０６（第２のダイオード）と、ＩＧＢＴ１０３、１０４の接続点と電源９３との間に設けられるリアクトル１０７と、リアクトル１０７に流れる電流（以下、電流Ｉ２とする）を検出する電流センサ１０８とを備えて構成されている。
【００２４】
なお、上記ＩＧＢＴの代わりに、バイポーラトランジスタやＭＯＳＦＥＴにダイオードが逆並列接続されたものを採用してもよい。
コンデンサ２は、ＩＧＢＴ９７、９８の接続点と、ＩＧＢＴ１０３、１０４の接続点との間に設けられている。
【００２５】
制御回路３は、電流Ｉ１の平均値が目標値Ｉｒｅｆの１／２になるように、ＩＧＢＴ９７、９８を交互にオン、オフさせる制御部４と、電流Ｉ２の平均値が目標値Ｉｒｅｆの１／２になるように、ＩＧＢＴ１０３、１０４を交互にオン、オフさせる制御部５とを備えている。ＩＧＢＴ９７がオフ、ＩＧＢＴ９８がオンすると、電源９３からの電力がリアクトル１０１に蓄積される。次に、ＩＧＢＴ９７がオン、ＩＧＢＴ９８がオフすると、リアクトル１０１の誘導起電力によりコンデンサ９２にかかる電圧が上昇する。同様に、ＩＧＢＴ１０３、１０４を交互にオン、オフさせると、コンデンサ９２にかかる電圧が上昇する。この動作を繰り返すことにより、電源９３の電圧を目標値Ｉｒｅｆに対応する所定電圧に昇圧させて負荷９１に出力する。
【００２６】
制御部４、５は、それぞれ、Ａ／Ｄ変換部６と、増幅部７、８と、減算部９と、ＰＩ制御部１０と、ＰＷＭ生成部１１と、インバータ１２と、デッドタイム生成部１３、１４と、コンパレータ１５、１６と、ＡＮＤ回路１７、１８と、ＯＲ回路１９、２０とを備えている。
【００２７】
Ａ／Ｄ変換部６は、電流Ｉ１又は電流Ｉ２をデジタル値に変換する。
増幅部７は、外部から入力される目標値Ｉｒｅｆを１／２にする。
増幅部８は、外部から入力される閾値Ｉｓｈ（正の値の閾値）を閾値−Ｉｓｈ（負の値の閾値）にする。
【００２８】
減算部９は、増幅部７の出力値からＡ／Ｄ変換部６の出力値を減算する。
ＰＩ制御部１０は、減算部９の出力値に対してＰＩ制御演算を行う。例えば、ＰＩ制御部１０は、減算部９の出力値がゼロになるような指令値、すなわち、電流Ｉ１又は電流Ｉ２が目標値Ｉｒｅｆの１／２になるような指令値を演算し、その指令値をＰＷＭ生成部１１に出力する。
【００２９】
ＰＷＭ生成部１１は、ＰＩ制御部１０から出力される指令値に基づいてＰＷＭ信号を生成する。例えば、ＰＷＭ生成部１１は、ＰＩ制御部１０からの指令値と基準三角波とを比較し、指令値が基準三角波よりも大きいときハイレベルのＰＷＭ信号を出力し、指令値が基準三角波よりも小さいときローレベルのＰＷＭ信号を出力する。
【００３０】
インバータ１２は、ＰＷＭ生成部１１から出力されるＰＷＭ信号を反転する。
デッドタイム生成部１３は、インバータ１２から出力されるＰＷＭ信号に所定デッドタイム（ＩＧＢＴ９７、９８が共にオフになる時間、又は、ＩＧＢＴ１０３、１０４が共にオフになる時間）を設ける。例えば、デッドタイム生成部１３は、所定時間、インバータ１２から出力されるＰＷＭ信号の反転信号の立ち上がりタイミングを遅延させる。
【００３１】
デッドタイム生成部１４は、ＰＷＭ生成部１１から出力されるＰＷＭ信号に上記所定デッドタイムを設ける。例えば、デッドタイム生成部１４は、所定時間、ＰＷＭ生成部１１から出力されるＰＷＭ信号の立ち上がりタイミングを遅延させる。
【００３２】
制御部４のコンパレータ１５は、電流Ｉ１が閾値−Ｉｓｈよりも大きいとき、ハイレベルの信号を出力し、電流Ｉ１が閾値−Ｉｓｈ以下のとき、ローレベルの信号を出力する。また、制御部４のコンパレータ１６は、電流Ｉ１が閾値Ｉｓｈよりも小さいとき、ハイレベルの信号を出力し、電流Ｉ１が閾値Ｉｓｈ以上のとき、ローレベルの信号を出力する。
【００３３】
制御部５のコンパレータ１５は、電流Ｉ２が閾値−Ｉｓｈよりも大きいとき、ハイレベルの信号を出力し、電流Ｉ２が閾値−Ｉｓｈ以下のとき、ローレベルの信号を出力する。また、制御部５のコンパレータ１６は、電流Ｉ２が閾値Ｉｓｈよりも小さいとき、ハイレベルの信号を出力し、電流Ｉ２が閾値Ｉｓｈ以上のとき、ローレベルの信号を出力する。
【００３４】
ＡＮＤ回路１７は、コンパレータ１５の出力とＯＲ回路１９の出力とが共にハイレベルのとき、ハイレベルの信号を出力し、コンパレータ１５の出力とＯＲ回路１９の出力の少なくとも一方がローレベルのとき、ローレベルの信号を出力する。
【００３５】
ＡＮＤ回路１８は、コンパレータ１６の出力とＯＲ回路２０の出力とが共にハイレベルのとき、ハイレベルの信号を出力し、コンパレータ１６の出力とＯＲ回路２０の出力の少なくとも一方がローレベルのとき、ローレベルの信号を出力する。
【００３６】
制御部４のＯＲ回路１９は、ＡＮＤ回路１７の出力とデッドタイム生成部１３から出力されるＰＷＭ信号（反転信号）の少なくとも一方がハイレベルのとき、ハイレベルの信号をＩＧＢＴ９７のゲートに出力し、どちらもローレベルのとき、ローレベルの信号をＩＧＢＴ９７のゲートに出力する。また、制御部４のＯＲ回路２０は、ＡＮＤ回路１８の出力とデッドタイム生成部１４から出力されるＰＷＭ信号の少なくとも一方がハイレベルのとき、ハイレベルの信号をＩＧＢＴ９８のゲートに出力し、どちらもローレベルのとき、ローレベルの信号をＩＧＢＴ９８のゲートに出力する。
【００３７】
制御部５のＯＲ回路１９は、ＡＮＤ回路１７の出力とデッドタイム生成部１３から出力されるＰＷＭ信号（反転信号）の少なくとも一方がハイレベルのとき、ハイレベルの信号をＩＧＢＴ１０３のゲートに出力し、どちらもローレベルのとき、ローレベルの信号をＩＧＢＴ１０３のゲートに出力する。また、制御部５のＯＲ回路２０は、ＡＮＤ回路１８の出力とデッドタイム生成部１４から出力されるＰＷＭ信号の少なくとも一方がハイレベルのとき、ハイレベルの信号をＩＧＢＴ１０４のゲートに出力し、どちらもローレベルのとき、ローレベルの信号をＩＧＢＴ１０４のゲートに出力する。
【００３８】
すなわち、コンパレータ１５、ＡＮＤ回路１７、及びＯＲ回路１９により、電源９３に流れる平均電流が正になる力行（リアクトル１０１、１０７からリアクトル１０１、１０７の他端（リアクトル１０１、１０７の接続点）に向かって流れる総電流が正になる制御モード）時、デッドタイム生成部１３からＯＲ回路１９へローレベルのＰＷＭ信号（反転信号）が出力されたとしても、電流Ｉ１又は電流Ｉ２が閾値−Ｉｓｈ以下になってコンパレータ１５からＡＮＤ回路１７へ出力される信号がハイレベルからローレベルに変化しＡＮＤ回路１７からＯＲ回路１９へ出力される信号がハイレベルからローレベルに変化するまで、ＯＲ回路１９からハイレベルの信号が出力され続ける。そのため、図２（ａ）に示すように、力行時、電流Ｉ１が閾値−Ｉｓｈ以下になるまでＩＧＢＴ９７のターンオフが禁止される。また、力行時、電流Ｉ２が閾値−Ｉｓｈ以下になるまでＩＧＢＴ１０３のターンオフが禁止される。
【００３９】
また、コンパレータ１６、ＡＮＤ回路１８、及びＯＲ回路２０により、電源９３に流れる平均電流が負になる回生（リアクトル１０１、１０７からリアクトル１０１、１０７の他端（リアクトル１０１、１０７の接続点）に向かって流れる総電流が負になる制御モード）時、デッドタイム生成部１４からＯＲ回路２０へローレベルのＰＷＭ信号が出力されたとしても、電流Ｉ１又は電流Ｉ２が閾値Ｉｓｈ以上になってコンパレータ１６からＡＮＤ回路１８へ出力される信号がハイレベルからローレベルに変化しＡＮＤ回路１８からＯＲ回路２０へ出力される信号がハイレベルからローレベルに変化するまで、ＯＲ回路２０からハイレベルの信号が出力され続ける。そのため、図２（ｂ）に示すように、回生時、電流Ｉ１が閾値Ｉｓｈ以上になるまでＩＧＢＴ９８のターンオフが禁止される。また、回生時、電流Ｉ２が閾値Ｉｓｈ以上になるまでＩＧＢＴ１０４のターンオフが禁止される。
【００４０】
なお、Ａ／Ｄ変換部６、増幅部７、８、減算部９、ＰＩ制御部１０、ＰＷＭ生成部１１、インバータ１２、デッドタイム生成部１３、１４をソフトウェアで構成し、コンパレータ１５、１６、ＡＮＤ回路１７、１８、及びＯＲ回路１９、２０をハードウェアで構成してもよい。
【００４１】
次に、本実施形態のマルチフェーズコンバータ回路１の動作を説明する。
図３（ａ）〜図３（ｈ）は、本実施形態のマルチフェーズコンバータ回路１の動作を説明するための図である。なお、コンデンサ２の容量は、コンデンサ２の充放電にかかる時間が、ＩＧＢＴ９７、９８又はＩＧＢＴ１０３、１０４のデッドタイムよりも短くなるように設定されているものとする。また、初期状態では、ＩＧＢＴ９７がオン、ＩＧＢＴ９８がオフ、ＩＧＢＴ１０３がオフ、ＩＧＢＴ１０４がオンしており、電流Ｉ１が負方向（ＩＧＢＴ９７、９８の接続点から電源９３への向き）に、電流Ｉ２が正方向（電源９３からＩＧＢＴ１０３、１０４の接続点への向き）に流れているものとし、コンデンサ２、９２がそれぞれＶｏ［Ｖ］に充電されているものとする。また、電源９３の出力電圧は、Ｖｂ［Ｖ］とする。
【００４２】
図４は、力行時における各ＩＧＢＴのオン、オフのタイミングチャート並びに各ＩＧＢＴなどの電圧及び電流のタイミングチャートを示す図である。
まず、負方向の電流Ｉ１が閾値−Ｉｓｈ以下になると、制御部４のコンパレータ１５から出力される信号がハイレベルからローレベルになる。そのため、制御部４からＩＧＢＴ９７のゲートに出力される信号がハイレベルからローレベルになり、ＩＧＢＴ９７がターンオフする。このとき、ＩＧＢＴ９８がオフ、ＩＢＧＴ１０３がオフ、ＩＧＢＴ１０４がオンである。以下、ＩＧＢＴ９７がターンオフした後の状態を「モード１」とする。「モード１」では、図３（ａ）に示すように、負方向の電流Ｉ１により、コンデンサ２の正の電極に蓄積されていた電荷、すなわち、図３（ａ）の極性（＋、−）に一致する極性の電荷が放出され、図４に示すようにコンデンサ２にかかる電圧Ｖｃが徐々にＶｏからゼロに完全に下降する。そして、このコンデンサ２の放電に伴ってＩＧＢＴ９８にかかる電圧が徐々にＶｏからゼロに完全に下降し、ＩＧＢＴ９７にかかる電圧が徐々にゼロからＶｏに上昇する。例えば、図９に示す従来のマルチフェーズコンバータ回路９０におけるＩＧＢＴ９７のターンオフ時にＩＧＢＴ９７にかかる電圧の上昇速度と比較して、その上昇速度をよりゆるやかにするためにコンデンサ２が追加されることによって、図５に示すように、ＩＧＢＴ９７のターンオフ時において、ＩＧＢＴ９７にかかる電圧の上昇速度を抑制することができる。これにより、図９に示す従来のマルチフェーズコンバータ回路９０に比べて、ＩＧＢＴ９７のターンオフ時に発生するスイッチング損失を低減することができる。なお、「モード１」において、コンデンサ２の放電が終了してＩＧＢＴ９８にかかる電圧がゼロになると、ダイオード１００に電流（図３（ａ）の破線矢印が示す電流）が流れる。
【００４３】
次に、制御部４のデッドタイム生成部１４から出力される信号がローレベルからハイレベルになると、ＩＧＢＴ９８がターンオンする。このとき、ＩＧＢＴ９７がオフ、ＩＧＢＴ１０３がオフ、ＩＧＢＴ１０４がオンである。以下、ＩＧＢＴ９８がターンオンした後の状態を「モード２」とする。「モード２」では、ＩＧＢＴ９８がターンオンしても、図３（ｂ）に示すようにダイオード１００が導通しているため、図４に示すようにＩＧＢＴ９８にはすぐに電流が流れ込まない。また、ＩＧＢＴ９８のターンオン時、コンデンサ２の放電が終了しているため、上述したようにＩＧＢＴ９８にかかる電圧はゼロである。これにより、図５に示すようにＩＧＢＴ９８のターンオン時、ＩＧＢＴ９８にかかる電圧やＩＧＢＴ９８に流れる電流はゼロである。そのため、ＩＧＢＴ９８のターンオン時、ＩＧＢＴ９８のスイッチング損失を発生させないようにすることができる。なお、ＩＧＢＴ９８がオンした後、ダイオード１００に流れる電流が徐々に減少していき、電流Ｉ１が負方向から正方向（電源９３からＩＧＢＴ９７、９８の接続点への向き）になると、ＩＧＢＴ９８に電流が流れ始める。
【００４４】
次に、制御部５のデッドタイム生成部１４から出力される信号がハイレベルからローレベルになると、ＩＧＢＴ１０４がターンオフする。このとき、ＩＧＢＴ９７がオフ、ＩＧＢＴ９８がオン、ＩＧＢＴ１０３がオフである。以下、ＩＧＢＴ１０４がターンオフした後の状態を「モード３」とする。「モード３」では、図３（ｃ）に示すように、正方向の電流Ｉ２により、コンデンサ２に、図３（ｃ）の極性（＋、−）と反対極性の電荷が蓄積され、図４に示すようにコンデンサ２にかかる電圧Ｖｃが徐々にゼロから−Ｖｏに下降する。そして、このコンデンサ２の充電によってＩＧＢＴ１０４にかかる電圧が徐々にゼロからＶｏに上昇し、ＩＧＢＴ１０３にかかる電圧が徐々にＶｏからゼロに完全に下降する。図９に示す従来のマルチフェーズコンバータ回路９０におけるＩＧＢＴ１０４のターンオフ時にＩＧＢＴ１０４にかかる電圧の上昇速度と比較して、その上昇速度をよりゆるやかにするためにコンデンサ２が追加されることによって、図５に示すように、ＩＧＢＴ１０４のターンオフ時において、ＩＧＢＴ１０４にかかる電圧の上昇速度を抑制することができる。これにより、図９に示す従来のマルチフェーズコンバータ回路９０に比べて、ＩＧＢＴ１０４のターンオフ時に発生するスイッチング損失を低減することができる。なお、「モード３」において、コンデンサ２の充電が終了しＩＧＢＴ１０３にかかる電圧がゼロになると、ダイオード１０５に電流（図３（ｃ）の破線矢印が示す電流）が流れる。
【００４５】
次に、制御部５のデッドタイム生成部１３から出力される信号がローレベルからハイレベルになると、ＩＧＢＴ１０３がターンオンする。このとき、ＩＧＢＴ９７がオフ、ＩＧＢＴ９８がオン、ＩＧＢＴ１０４がオフである。以下、ＩＧＢＴ１０３がターンオンした後の状態を「モード４」とする。「モード４」では、ＩＧＢＴ１０３がターンオンしても、図３（ｄ）に示すようにダイオード１０５が導通しているため、図４に示すようにＩＧＢＴ１０３にはすぐに電流が流れ込まない。また、ＩＧＢＴ１０３のターンオン時、コンデンサ２の充電が終了しているため、上述したようにＩＧＢＴ１０３にかかる電圧はゼロである。これにより、図５に示すようにＩＧＢＴ１０３のターンオン時、ＩＧＢＴ１０３にかかる電圧やＩＧＢＴ１０３に流れる電流はゼロである。そのため、ＩＧＢＴ１０３のターンオン時、ＩＧＢＴ１０３のスイッチング損失を発生させないようにすることができる。なお、ＩＧＢＴ１０３がオンしているとき、ダイオード１０５に流れる電流が徐々に減少していき、電流Ｉ２が正方向から負方向（ＩＧＢＴ１０３、１０４の接続点から電源９３への向き）になると、ＩＧＢＴ１０３に電流が流れ始める。
【００４６】
次に、負方向の電流Ｉ２が閾値−Ｉｓｈ以下になると、制御部５のコンパレータ１５から出力される信号がハイレベルからローレベルになる。そのため、制御部５からＩＧＢＴ１０３のゲートに出力される信号がハイレベルからローレベルになり、ＩＧＢＴ１０３がターンオフする。このとき、ＩＧＢＴ９７がオフ、ＩＢＧＴ９８がオン、ＩＧＢＴ１０４がオフである。以下、ＩＧＢＴ１０３がターンオフした後の状態を「モード５」とする。「モード５」では、図３（ｅ）に示すように、負方向の電流Ｉ２により、コンデンサ２の負の電極に蓄積されていた電荷、すなわち、図３（ｅ）の極性（＋、−）に一致する極性の電荷が放出され、図４に示すようにコンデンサ２にかかる電圧Ｖｃが徐々に−Ｖｏからゼロに完全に上昇する。そして、このコンデンサ２の放電に伴ってＩＧＢＴ１０４にかかる電圧が徐々にＶｏからゼロに完全に下降し、ＩＧＢＴ１０３にかかる電圧が徐々にゼロからＶｏに上昇する。図９に示す従来のマルチフェーズコンバータ回路９０におけるＩＧＢＴ１０３のターンオフ時にＩＧＢＴ１０３にかかる電圧の上昇速度と比較して、その上昇速度をよりゆるやかにするためにコンデンサ２が追加されることによって、図５に示すように、ＩＧＢＴ１０３のターンオフ時において、ＩＧＢＴ１０３にかかる電圧の上昇速度を抑制することができる。これにより、図９に示す従来のマルチフェーズコンバータ回路９０に比べて、ＩＧＢＴ１０３のターンオフ時に発生するスイッチング損失を低減することができる。なお、「モード５」において、コンデンサ２の放電が終了してＩＧＢＴ１０４にかかる電圧がゼロになると、ダイオード１０６に電流（図３（ｅ）の破線矢印が示す電流）が流れる。
【００４７】
次に、制御部５のデッドタイム生成部１４から出力される信号がローレベルからハイレベルになると、ＩＧＢＴ１０４がターンオンする。このとき、ＩＧＢＴ９７がオフ、ＩＧＢＴ９８がオン、ＩＧＢＴ１０３がオフである。以下、ＩＧＢＴ１０４がターンオンした後の状態を「モード６」とする。「モード６」では、ＩＧＢＴ１０４がターンオンしても、図３（ｆ）に示すようにダイオード１０６が導通しているため、図４に示すようにＩＧＢＴ１０４にはすぐに電流が流れ込まない。また、ＩＧＢＴ１０４のターンオン時、コンデンサ２の放電が終了しているため、上述したようにＩＧＢＴ１０４にかかる電圧はゼロである。これにより、図５に示すようにＩＧＢＴ１０４のターンオン時、ＩＧＢＴ１０４にかかる電圧やＩＧＢＴ１０４に流れる電流はゼロである。そのため、ＩＧＢＴ１０４のターンオン時、ＩＧＢＴ１０４のスイッチング損失を発生させないようにすることができる。なお、ＩＧＢＴ１０４がオンした後、ダイオード１０６に流れる電流が徐々に減少していき、電流Ｉ２が負方向から正方向になると、ＩＧＢＴ１０４に電流が流れ始める。
【００４８】
次に、制御部４のデッドタイム生成部１４から出力される信号がハイレベルからローレベルになると、ＩＧＢＴ９８がターンオフする。このとき、ＩＧＢＴ９７がオフ、ＩＧＢＴ１０３がオフ、ＩＧＢＴ１０４がオンである。以下、ＩＧＢＴ９８がターンオフした後の状態を「モード７」とする。「モード７」では、図３（ｇ）に示すように、正方向の電流Ｉ１により、コンデンサ２に、図３（ｇ）の極性（＋、−）と同じ極性の電荷が蓄積され、図４に示すようにコンデンサ２にかかる電圧Ｖｃが徐々にゼロからＶｏに上昇する。そして、このコンデンサ２の充電に伴ってＩＧＢＴ９８にかかる電圧が徐々にゼロからＶｏに上昇し、ＩＧＢＴ９７にかかる電圧が徐々にＶｏからゼロに完全に下降する。図９に示す従来のマルチフェーズコンバータ回路９０におけるＩＧＢＴ９８のターンオフ時にＩＧＢＴ９８にかかる電圧の上昇速度と比較して、その上昇速度をよりゆるやかにするためにコンデンサ２が追加されることによって、図５に示すように、ＩＧＢＴ９８のターンオフ時において、ＩＧＢＴ９８にかかる電圧の上昇速度を抑制することができる。これにより、図９に示す従来のマルチフェーズコンバータ回路９０に比べて、ＩＧＢＴ９８のターンオフ時に発生するスイッチング損失を低減することができる。なお、「モード７」において、コンデンサ２の充電が終了してＩＧＢＴ９７にかかる電圧がゼロになると、ダイオード９９に電流（図３（ｇ）の破線矢印が示す電流）が流れる。
【００４９】
次に、制御部４のデッドタイム生成部１３から出力される信号がローレベルからハイレベルになると、ＩＧＢＴ９７がターンオンする。このとき、ＩＧＢＴ９８がオフ、ＩＧＢＴ１０３がオフ、ＩＧＢＴ１０４がオンである。以下、ＩＧＢＴ９７がターンオンした後の状態を「モード８」とする。「モード８」では、ＩＧＢＴ９７がターンオンしても、図３（ｈ）に示すようにダイオード９９が導通しているため、図４に示すようにＩＧＢＴ９７にはすぐに電流が流れ込まない。また、ＩＧＢＴ９７のターンオン時、コンデンサ２の充電が終了しているため、上述したようにＩＧＢＴ９７にかかる電圧はゼロである。これにより、図５に示すようにＩＧＢＴ９７のターンオン時、ＩＧＢ９７にかかる電圧やＩＧＢＴ９７に流れる電流はゼロである。そのため、ＩＧＢＴ９７のターンオン時、ＩＧＢＴ９７のスイッチング損失を発生させないようにすることができる。なお、ＩＧＢＴ９７がオンしているとき、ダイオード９９に流れる電流が徐々に減少していき、電流Ｉ１が正方向から負方向になると、ＩＧＢＴ９７に電流が流れ始める。
【００５０】
そして、再び「モード８」から「モード１」に移行し、「モード１」〜「モード８」が繰り返される。
このように、本実施形態のマルチフェーズコンバータ回路１では、回路内に流れる電流をリアクトル１０１、１０７に分散させることができるので、リアクトル１０１、１０７に発生する損失を低減することができる。
【００５１】
また、本実施形態のマルチフェーズコンバータ回路１では、ＩＧＢＴ９７、９８がオン、オフする制御周期と、ＩＧＢＴ１０３、１０４がオン、オフする制御周期とを互いにずらすことにより電流Ｉ１のリップル成分と電流Ｉ２のリップル成分とが互いに打ち消し合うため、電源９３に流れる電流Ｌｂやコンデンサ９２に流れる電流のリップル成分を低減することができる。例えば、ＩＧＢＴ９７、９８がオン、オフする制御周期を、ＩＧＢＴ１０３、１０４がオン、オフする制御周期に対して、１／２ずらす場合では、図６に示すように、電流Ｉ１のリップル成分と電流Ｉ２のリップル成分とが最も多く互いに打ち消し合い、電流Ｉｂのリップル成分やコンデンサ９２に流れる電流のリップル成分を最も低減することができる。
【００５２】
また、本実施形態のマルチフェーズコンバータ回路１では、コンデンサ２を備えているため、力行時、下アームのＩＧＢＴ９８又はＩＧＢＴ１０４がターンオフしてデッドタイムになると、電流Ｉ１又は電流Ｉ２がコンデンサ２に流れてコンデンサ２が充電され、回生時、上アームのＩＧＢＴ９７又はＩＧＢＴ１０３がターンオフしてデッドタイムになると、電流Ｉ１又は電流Ｉ２によりコンデンサ２が放電される。また、力行時、電流Ｉ１、Ｉ２の下限値が負になるまでＩＧＢＴ９７、１０３のターンオフを禁止し、回生時、電流Ｉ１、Ｉ２の上限値が正になるまでＩＧＢＴ９８、１０４のターンオフを禁止しているため、力行時、上アームのＩＧＢＴ９７又はＩＧＢＴ１０３がターンオフしてデッドタイムになると、電流Ｉ１又は電流Ｉ２によりコンデンサ２が放電され、回生時、下アームのＩＧＢＴ９８又はＩＧＢＴ１０４がターンオフしてデッドタイムになると、電流Ｉ１又は電流Ｉ２がコンデンサ２に流れてコンデンサ２が充電される。このように、ＩＧＢＴのターンオフ時、コンデンサ２が充放電されるため、ＩＧＢＴのターンオフ時にＩＧＢＴにかかる電圧の上昇速度をコンデンサ２の充放電速度と同じにすることができる。これにより、コンデンサ２の充放電速度を調整することにより、ＩＧＢＴのターンオフ時の電圧上昇速度を抑制することができるので、ＩＧＢＴのターンオフ時のスイッチング損失を低減することができる。
【００５３】
また、本実施形態のマルチフェーズコンバータ回路１では、下アームのＩＧＢＴ９８又はＩＧＢＴ１０４のターンオフ後のデッドタイムにおいてコンデンサ２の充電が終了すると、下アームのＩＧＢＴ９８又はＩＧＢＴ１０４にかかる電圧が出力電圧Ｖｏと同じになり、上アームのＩＧＢＴ９７又はＩＧＢＴ１０３にかかる電圧がゼロになるため、上アームのＩＧＢＴ９７又はＩＧＢＴ１０３に逆並列接続されるダイオード９９又はダイオード１０５に電流が流れる。そのため、上アームのＩＧＢＴ９７又はＩＧＢＴ１０３のターンオン時、上アームのＩＧＢＴ９７又はＩＧＢＴ１０３にかかる電圧及び上アームのＩＧＢＴ９７又はＩＧＢＴ１０３に流れる電流を共にゼロにすることができる。また、上アームのＩＧＢＴ９７又はＩＧＢＴ１０３のターンオフ後のデッドタイムにおいてコンデンサ２の放電が終了すると、下アームのＩＧＢＴ９８又はＩＧＢＴ１０４にかかる電圧がゼロになるため、下アームのＩＧＢＴ９８又はＩＧＢＴ１０４に逆並列接続されるダイオード１００又はダイオード１０６に電流が流れる。そのため、下アームのＩＧＢＴ９８又はＩＧＢＴ１０４のターンオン時、下アームのＩＧＢＴ９８又はＩＧＢＴ１０４にかかる電圧及び下アームのＩＧＢＴ９８又はＩＧＢＴ１０４に流れる電流を共にゼロにすることができる。このように、ＩＧＢＴがターンオンする際、ＩＧＢＴにかかる電圧及びＩＧＢＴに流れる電流を共にゼロにすることができるため、ＩＧＢＴのターンオン時のスイッチング損失を低減することができる。
【００５４】
従って、本実施形態のマルチフェーズコンバータ回路１では、リアクトル１０１、１０７に発生する損失を低減し、電流Ｉｂのリップル成分やコンデンサ９２に流れる電流のリップル成分を低減することができ、ＩＧＢＴのターンオン時及びターンオフ時のスイッチング損失を低減することができるため、高効率で昇圧コンバータ９４、９５を動作させることができる。
【００５５】
また、本実施形態のマルチフェーズコンバータ回路１では、追加部品としてコンデンサ２のみを備えているため、部品点数増加とコスト増加を抑えることができる。
また、本実施形態のマルチフェーズコンバータ回路１では、ＩＧＢＴのスイッチング損失を低減することができるため、ＩＧＢＴを小型化することができ、回路全体のコストを抑えることができる。
【００５６】
なお、上述の実施形態のマルチフェーズコンバータ回路１は、ＩＧＢＴのスイッチング損失を低減するためのコンデンサ２をＩＧＢＴ９７、９８の接続点とＩＧＢＴ１０３、１０４の接続点との間に設ける構成であるが、コンデンサ２をＩＧＢＴ９７、９８、１０３、１０４にそれぞれ並列に接続してもよい。
【００５７】
図７は、コンデンサ２をＩＧＢＴ９７、９８、１０３、１０４にそれぞれ並列接続した場合のマルチフェーズコンバータ回路１を示す図である。なお、図１に示す構成要素と同じ構成要素には同じ符号を付している。また、図７に示すマルチフェーズコンバータ回路１の動作は、図１に示すマルチフェーズコンバータ回路１の動作と同じであるため説明を省略する。また、ＩＧＢＴ９７、９８のどちらか一方にコンデンサ２を並列接続するとともに、ＩＧＢＴ１０３、１０４のどちらか一方にコンデンサ２を並列接続するように構成してもよい。
【００５８】
このように構成しても、図１に示すマルチフェーズコンバータ回路１と同様に、スイッチング損失を低減し、高効率で昇圧コンバータ９４、９５を動作させることができる。また、このように構成する場合、ＩＧＢＴ９７、９８の接続点とＩＧＢＴ１０３、１０４の接続点とがコンデンサ２を介して互いに接続されないため、一方の昇圧コンバータのＩＧＢＴのターンオフ時に発生する、他方の昇圧コンバータのＩＧＢＴに流れる電流の瞬間的な持ち上がり又は落ち込みをなくすことができる。
【００５９】
また、上述の実施形態のマルチフェーズコンバータ回路１は、昇圧コンバータを２つ備える構成であるが、３つ以上備える構成としてもよい。例えば、図８に示すように、昇圧コンバータを３つ備えてマルチフェーズコンバータ回路１を構成してもよい。図８に示すマルチフェーズコンバータ回路１では、昇圧コンバータ９４、９５の他に、さらに昇圧コンバータ１０９を備えている。昇圧コンバータ１０９は、互いに直列接続され、コンデンサ９２に並列接続されるＩＧＢＴ１１０（第１のスイッチング素子）及びＩＧＢＴ１１１（第２のスイッチング素子）と、ＩＧＢＴ１１０に逆並列接続されたダイオード１１２（第１のダイオード）と、ＩＧＢＴ１１１に逆並列接続されたダイオード１１３（第２のダイオード）と、ＩＧＢＴ１１０、１１１の接続点と電源９３との間に設けられるリアクトル１１４と、リアクトル１１４に流れる電流を検出する電流センサ１１５とを備えて構成されている。そして、ＩＧＢＴ１０３、１０４の接続点と、ＩＧＢＴ１１０、１１１の接続点との間にコンデンサ２１が設けられている。なお、コンデンサ２１は、ＩＧＢＴ９７、９８の接続点と、ＩＧＢＴ１１０、１１１の接続点との間に設けられてもよい。
【００６０】
図８に示すマルチフェーズコンバータ回路１の動作は、図１や図７に示すマルチフェーズコンバータ回路１の動作と同様に、力行時、リアクトル１０１に流れる電流Ｉ１、リアクトル１０７に流れる電流Ｉ２、及びリアクトル１１４に流れる電流Ｉ３のそれぞれの下限値が負になるまでＩＧＢＴ９７、１０３、１１０のターンオフを禁止し、回生時、電流Ｉ１〜Ｉ３のそれぞれの上限値が正になるまでＩＧＢＴ９８、１０４、１１１のターンオフを禁止する。これにより、図１や図７に示すマルチフェーズコンバータ回路１と同様に、スイッチング損失を低減し、高効率で昇圧コンバータ９４、９５、１０９を動作させることができる。
【００６１】
また、上述の実施形態のマルチフェーズコンバータ回路１は、閾値Ｉｓｈ、−Ｉｓｈにより、ＩＧＢＴのターンオフを禁止するタイミングを調整する構成であるが、タイマを使用して、ＩＧＢＴのターンオフを禁止するタイミングを調整するように構成してもよい。
【符号の説明】
【００６２】
１  マルチフェーズコンバータ回路
２  コンデンサ
３  制御回路
４、５  制御部
６  Ａ／Ｄ変換部
７、８  増幅部
９  減算部
１０  ＰＩ制御部
１１  ＰＷＭ生成部
１２  インバータ
１３、１４  デッドタイム生成部
１５、１６  コンパレータ
１７、１８  ＡＮＤ回路
１９、２０  ＯＲ回路
２１  コンデンサ
９０  マルチフェーズコンバータ回路
９１  負荷
９２  コンデンサ
９３  電源
９４、９５、１０９  昇圧コンバータ
９６  制御回路
９７、９８、１０３、１０４、１１０、１１１  ＩＧＢＴ
９９、１００、１０５、１０６、１１２、１１３  ダイオード
１０１、１０７、１１４  リアクトル
１０２、１０８、１１５  電流センサ
【図１】
2011114918.tif 000003
【図２】
2011114918.tif 000004
【図３】
2011114918.tif 000005
【図７】
2011114918.tif 000006
【図８】
2011114918.tif 000007
【図９】
2011114918.tif 000008
【図４】
2011114918.tif 000009
【図５】
2011114918.tif 000010
【図６】
2011114918.tif 000011
【図１０】
2011114918.tif 000012