(57)【要約】【課題】アナログ回路を含む複数の試験回路を同期して動作させる試験装置。【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスを試験する複数の試験モジュールと、複数の試験モジュールのそれぞれに接続されて、複数の試験モジュールを同期させる同期モジュールと、を備え、同期モジュールは、被試験デバイスとの間でデジタル信号を授受するデジタルモジュールから受け取った同期信号に基づいて、被試験デバイスのアナログ試験を行うアナログモジュールを前記デジタルモジュールに同期させる試験装置を提供する。【選択図】図１
2011059112.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスを試験する複数の試験モジュールと、
前記複数の試験モジュールのそれぞれに接続されて、前記複数の試験モジュールを同期させる同期モジュールと、
を備え、
前記同期モジュールは、前記被試験デバイスとの間でデジタル信号を授受する前期試験モジュールであるデジタルモジュールから受け取った同期信号に基づいて、前記被試験デバイスのアナログ試験を行う前期試験モジュールであるアナログモジュールを前記デジタルモジュールに同期させる
試験装置。
【請求項２】
前記同期モジュールは、
前記複数の試験モジュールのうちの少なくとも１つから受信した各同期信号を集約して集約同期信号を生成する集約部と、
集約同期信号に応じた動作を指示する制御信号を、制御対象の前記試験モジュールに対して分配する分配部と、
を有し、
前記デジタルモジュールから受け取った同期信号を集約した前記集約同期信号に応じた制御信号を前記アナログモジュールに対して送信して、前記アナログモジュールを前記デジタルモジュールに同期させる
請求項１に記載の試験装置。
【請求項３】
前記集約部は、少なくとも１つの前記試験モジュールのそれぞれから受信した前記同期信号をＡＮＤ条件およびＯＲ条件を含む条件のうち設定に応じた条件により集約する請求項２に記載の試験装置。
【請求項４】
前記デジタルモジュールは、当該試験装置のクロックを基準として同期して動作して、当該試験装置のクロックを基準として生成したクロック信号を前記同期信号として前記同期モジュールへと送信し、
前記同期モジュールは、前記クロック信号を、前記アナログモジュールへと送信し、
前記アナログモジュールは、内部で発生した内部クロックを基準として動作し、前記同期モジュールを介して受け取った前記クロック信号により前記内部クロックの位相を調整する
請求項２または３に記載の試験装置。
【請求項５】
前記デジタルモジュールは、前記被試験デバイスのアナログ試験のタイミングを示すトリガ信号を前記同期信号として前記同期モジュールへと送信し、
前記同期モジュールは、前記トリガ信号を、前記アナログモジュールへと送信し、
前記アナログモジュールは、前記トリガ信号を基準として前記アナログ試験を行う
請求項２から４のいずれかに記載の試験装置。
【請求項６】
前記アナログモジュールは、前記被試験デバイスのアナログ試験において予め定められた状態となったことを示すトリガ信号を前記同期モジュールへと送信し、
前記同期モジュールは、前記トリガ信号を、前記デジタルモジュールへと送信し、
前記デジタルモジュールは、前記トリガ信号を基準として前記被試験デバイスの試験を行う
請求項２から５のいずれかに記載の試験装置。
【請求項７】
前記分配部は、
制御対象の前記試験モジュールが前記デジタルモジュールの場合に、パケット形式の前記制御信号を送信し、
制御対象の前記試験モジュールが前記アナログモジュールの場合に、パルス形式の前記制御信号を送信する
請求項２から６のいずれかに記載の試験装置。
【請求項８】
被試験デバイスを試験する試験方法であって、
前記被試験デバイスを試験する複数の試験段階と、
前記複数の試験段階のそれぞれに、前記複数の試験段階を同期させる同期段階と、
を備え、
前記同期段階は、前記被試験デバイスとの間でデジタル信号を授受するデジタルモジュールから受け取った同期信号に基づいて、前記被試験デバイスのアナログ試験を行うアナログモジュールを前記デジタルモジュールに同期させる
試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置および試験方法に関する。
【背景技術】
【０００２】
半導体チップ等の被試験デバイスを試験する装置として、同期して動作する複数の試験回路を備える試験装置が知られている（例えば、特許文献１および２参照）。
特許文献１  国際公開第２００３／０６２８４３号パンフレット
特許文献２  特開２００７−５２０２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
試験装置に備わる複数の試験回路は、予め与えられるプログラム、シーケンス等に応じて動作する。試験装置は、これらのプログラム等の実行を、同期して開始、停止等することで、それぞれの試験回路を同期して動作させている。
【０００４】
しかし、多様な試験を実行する場合、各試験回路におけるプログラムの実行開始のタイミングを同期させるだけでは十分でない場合がある。例えばプログラムの実行中に、所定の試験回路においてフェイルを検出したことを条件として、次のステップを同期して実行したい場合も考えられる。また、アナログ回路による試験を含めた多様な試験を実行する場合、上記の同期動作を、アナログ回路を含めて実行させることが求められる。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスを試験する複数の試験モジュールと、複数の試験モジュールのそれぞれに接続されて、複数の試験モジュールを同期させる同期モジュールと、を備え、同期モジュールは、被試験デバイスとの間でデジタル信号を授受するデジタルモジュールから受け取った同期信号に基づいて、被試験デバイスのアナログ試験を行うアナログモジュールを前記デジタルモジュールに同期させる試験装置、および、当該試験装置に係る試験方法を提供する。
【０００６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００７】
【図１】本実施形態に係る試験装置１００の構成例をＤＵＴ１０と共に示す。
【図２】本実施形態に係る試験装置１００の同期モジュール１５０および試験モジュール１６０の構成例を示す。
【図３】本実施形態に係る同期モジュール１５０の集約部２００および分配部２１０の構成例を示す。
【図４】本実施形態に係る試験装置１００の動作例のタイミングチャートを示す。
【図５】本実施形態に係る試験装置１００の動作フローを示す。
【図６】本実施形態に係る試験モジュール１６０であるデジタルモジュールの構成の一例を示す。
【図７】本実施形態に係る送信側ブロック１２および受信側ブロック１４の構成の一例を示す。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、本実施形態に係る試験装置１００の構成例をＤＵＴ１０と共に示す。試験装置１００は、アナログ回路、デジタル回路、アナログ／デジタル混載回路、メモリ、およびシステム・オン・チップ（ＳＯＣ）等の少なくとも１つのＤＵＴ（被試験デバイス）１０を試験する。本例の試験装置１００は、アナログ試験を実行する試験モジュールを含む複数の試験モジュール１６０を、意図したタイミングで同期して動作させることで、ＤＵＴ１０を試験する。また、試験装置１００は、複数の同期モジュール１５０を用いて、試験モジュール１６０を任意のタイミングで同期して動作させることで、ＤＵＴ１０を試験する。
【００１０】
試験装置１００は、複数のＤＵＴ１０を個別に試験してもよく、これに代えて複数のＤＵＴ１０を並行して試験してよい。試験装置１００は、システム制御部１１０と、ハブ１２０と、試験制御部１３０と、バス１４０と、同期モジュール１５０と、試験モジュール１６０と、接続部１７０とを備える。
【００１１】
システム制御部１１０は、試験装置１００の全体を制御する。例えばシステム制御部１１０は、使用者等から与えられるプログラム、指示等に応じて、試験制御部１３０、同期モジュール１５０、および試験モジュール１６０を制御する。より具体的には、システム制御部１１０は、ワークステーション等の外部のコンピュータおよび記憶装置等から試験に用いるプログラムを取得して、または、ユーザからの入力によりプログラムを取得して、試験制御部１３０の動作を制御してよい。システム制御部１１０は、試験に応じた制御命令および／またはプログラムを、ハブ１２０を介して対応する試験制御部１３０に送信してよい。
【００１２】
ハブ１２０は、システム制御部１１０と少なくとも１以上の試験制御部１３０とを通信可能に接続する。ハブ１２０は、汎用のまたは専用の高速シリアルバス等を介して中継してよく、汎用の高速シリアルバスとしては、一例として、Ethernet（登録商標）、ＵＳＢ、Serial RapidIO等を用いてよい。
【００１３】
試験制御部１３０は、試験制御プログラムを実行して、同期モジュール１５０および試験モジュール１６０を制御してＤＵＴ１０を試験する。試験制御部１３０は、システム制御部１１０から与えられる制御命令および／またはプログラム等に応じて、同期モジュール１５０および試験モジュール１６０を制御してよい。より具体的には、試験制御部１３０は、試験に応じて、同期モジュール１５０および試験モジュール１６０の動作を制御する制御命令を生成してよい。試験制御部１３０は、それぞれのＤＵＴ１０の試験等の目的で、試験装置１００内に複数備わってよく、それぞれの試験制御部１３０は単独で複数の試験を実行してよい。
【００１４】
試験制御部１３０は、１または複数のＤＵＴの試験を実行してよい。試験制御部１３０は、バス１４０を介して、少なくとも１以上の同期モジュール１５０および少なくとも１以上の試験モジュール１６０とそれぞれデータのやり取りを実行してよい。試験制御部１３０は、それぞれの試験モジュール１６０に、試験に応じた所定の試験プログラム、データパターン等を予め格納してよい。
【００１５】
バス１４０は、試験制御部１３０、同期モジュール１５０、および試験モジュール１６０を通信可能に接続する。バス１４０は、複数の試験を適切なモジュールの数で実行する目的で、試験に応じた同期モジュール１５０および試験モジュール１６０の接続を設定してよい。バス１４０は、複数のバススイッチによって、試験に対応する同期モジュール１５０および試験モジュール１６０の接続を切り換えてよい。
【００１６】
同期モジュール１５０は、複数の試験モジュール１６０のそれぞれに接続されて、複数の試験モジュール１６０を同期させる。同期モジュール１５０は、試験装置１００内に２以上備わってよく、それぞれがマスターおよびスレーブの関係で同期してよい。それぞれの同期モジュール１５０は、同期に用いる信号を直接やり取りして同期してよい。同期モジュール１５０は、テストヘッドのモジュールコネクタに対して、試験モジュール１６０と共に搭載されてよい。
【００１７】
試験モジュール１６０は、試験制御部１３０の制御信号に基づき、ＤＵＴ１０を試験する。試験装置１００は、実行すべき複数の試験項目に応じて複数の種類の試験モジュール１６０を搭載してよい。複数の試験モジュール１６０の一部は、ＤＵＴ１０に対してデジタル信号を授受してデジタル試験を実行するデジタルモジュールであってよく、また、ＤＵＴ１０に対してアナログ信号を授受してアナログ試験を実行するアナログモジュールであってよい。
【００１８】
また、それぞれの試験モジュール１６０は、試験装置１００と着脱できてよい。また、試験モジュール１６０は、試験装置１００に同期したクロックで動作するモジュールであってよい。これに代えて試験モジュール１６０は、ＤＵＴ１０または内部で別に作った他のクロックで動作するモジュールであってよい。試験モジュール１６０は、接続部１７０を介してＤＵＴ１０と試験信号を授受する。接続部１７０は、一例として、マザーボード、パフォーマンスボード、およびソケットを含む。
【００１９】
図２は、本実施形態に係る試験装置１００の同期モジュール１５０および試験モジュール１６０の構成例を示す。本例は、試験装置１００内に１つの同期モジュール１５０と、２つのデジタル試験を実行する試験モジュール１６０ｄと、１つのアナログ試験を実行する試験モジュール１６０ａとが備わる場合を示しており、この場合の同期要求の集約と分配の手順の例を以下に説明する。
【００２０】
デジタル試験を実行する試験モジュール１６０ｄは、それぞれが１または複数のデジタル試験部２３６を搭載して、２以上のデジタル試験部２３６のそれぞれからの同期要求をマルチプレクスして送信する。ここで試験モジュール１６０ｄは、それぞれのデジタル試験部２３６における試験において、フェイルが生じた場合、試験が開始された場合、および／または試験が終了した場合に同期要求を送信してよい。試験モジュール１６０ｄは、デマルチプレクサ２３２と、マルチプレクサ２３４と、デジタル試験部２３６と、端子２３８を有するデジタルモジュールでよい。
【００２１】
デマルチプレクサ２３２は、同期モジュール１５０からの同期要求を受け取り、対応するデジタル試験部２３６に同期要求を送信する。デジタル試験部２３６は、少なくとも１つのＤＵＴ１０のインターフェースの少なくとも一部を、複数の端子２３８を介して試験する。デジタル試験部２３６は、与えられる試験プログラムに応じて動作して、ＤＵＴ１０を試験する。
【００２２】
例えばデジタル試験部２３６は、与えられる試験プログラムに含まれるそれぞれの命令を順次実行して、各命令に応じた動作を実行する。例えば試験プログラムには、予め与えられる複数のデータパターンを、どのような順序で出力するかを示すシーケンスが含まれてよい。デジタル試験部２３６は、当該シーケンスに応じて、それぞれのデータパターンを順番に出力するシーケンサを有してよい。
【００２３】
当該データパターンは、ＤＵＴ１０の各ピンに与えるべき論理値を１ビットずつ指定するビット単位パターンであってよく、ＤＵＴ１０の各ピンに与えるべき論理値を所定の複数ビットずつ指定する複数ビット単位パターンであってもよい。また、当該データパターンは、ＤＵＴ１０の各ピンに与えるべき論理値を、所定の試験機能を実現するために複数サイクルに渡って指定するパケット単位パターンであってもよい。
【００２４】
また、デジタル試験部２３６は、ＤＵＴ１０から受け取った信号と、期待値とを比較することで、ＤＵＴ１０の良否を判定してよい。デジタル試験部２３６は、当該期待値についても、ＤＵＴ１０に与えるべきパターンと同様の処理で生成する。マルチプレクサ２３４は、接続しているデジタル試験部２３６からの同期信号をマルチプレクスして同期モジュール１５０に送信する。
【００２５】
アナログ試験を実行する試験モジュール１６０ａは、１または複数のアナログ試験部２４６を搭載して、それぞれのアナログ試験部２４６からの同期要求をデジタル信号に変換した後にマルチプレクスして送信する。ここで試験モジュール１６０ａは、それぞれのアナログ試験部２４６における試験において、フェイルが生じた場合、試験が開始された場合、および／または試験が終了した場合に同期要求を送信してよい。試験モジュール１６０ａは、デマルチプレクサ２４２と、マルチプレクサ２４４と、アナログ試験部２４６と、端子２４８を有するアナログモジュールでよい。
【００２６】
デマルチプレクサ２４２は、同期モジュール１５０からの制御信号であるデジタル信号を受け取り、対応するアナログ試験部２４６にパルス等の制御信号を送信する。アナログ試験部２４６は、少なくとも１つのＤＵＴ１０のインターフェースの少なくとも一部を、複数の端子２３８を介して試験する。
【００２７】
例えばアナログ試験部２４６は、アナログ試験部２４６の内部で作ったクロックに応じた動作で、ＤＵＴ１０を試験してよい。アナログ試験部２４６は、同期モジュール１５０からのパルス等のトリガ信号に応じて試験動作を開始してよい。アナログ試験部２４６は、ＤＵＴ１０へ所定のアナログ信号を送信して、ＤＵＴ１０のアナログ波形、電圧、電流等を測定して記憶してよい。アナログ試験部２４６は、ＤＵＴ１０の測定結果からＤＵＴ１０の良否を判定してよい。また、アナログ試験部２４６は、試験制御部１３０の制御信号に基づき、記憶したアナログ測定値を試験制御部１３０に出力してもよい。
【００２８】
当該アナログ信号は、ＤＵＴ１０の各ピンに与えるべき電圧値および／または電流値等を指定するＤＣ信号であってよく、ＤＵＴ１０の各ピンに与えるべき所定の波形または所定の周波数を持つ周期信号等であってもよい。また、当該アナログ信号は、ＤＵＴ１０の各ピンに与えるべき電圧値、電流値、波高値および／または周波数等を、所定の範囲内で予め設定されたアナログ信号であってもよい。
【００２９】
また、アナログ試験部２４６は、ＤＵＴ１０の所定のピンが出力するアナログ値を測定してよい。当該アナログ値は、電圧値、電流値、波高値、および／または周波数であってよい。アナログ試験部２４６は、測定したアナログ値と、期待値および／または期待値の範囲とを比較することで、ＤＵＴ１０の良否を判定してよい。マルチプレクサ２４４は、接続しているアナログ試験部２４６からのトリガ信号等をマルチプレクスして同期モジュール１５０に送信する。
【００３０】
それぞれのデジタル試験部２３６および／またはアナログ試験部２４６は、試験プログラムに基づいてそれぞれ個別の試験を実行してもよく、これに代えて、２以上のデジタル試験部２３６および／またはアナログ試験部２４６は、試験プログラムに基づいて同期して動作して１つ以上のＤＵＴ１０のデジタル入出力およびアナログ入出力に対して１つの試験を実行してもよい。この場合２以上の試験部は、試験装置１００が所定の試験を実行するにあたり、予め同期して動作するドメインとして設定されてよい。
【００３１】
デジタル試験部２３６および／またはアナログ試験部２４６は、同期モジュール１５０からの同期要求を受け取ったことに応じて、ＤＵＴ１０の試験を開始してよい。デジタル試験部２３６および／またはアナログ試験部２４６は、所定の試験を終了したことに基づき、同期要求を同期モジュール１５０に送信してよい。この場合、各試験部は、同期モジュール１５０からの次の同期要求を受け取るまで動作を停止またはアイドリング状態にしてよい。
【００３２】
同期モジュール１５０は、ＤＵＴ１０との間でデジタル信号を授受する試験モジュール１６０であるデジタルモジュールから受け取った同期信号に基づいて、ＤＵＴ１０のアナログ試験を行う試験モジュール１６０であるアナログモジュールをデジタルモジュールに同期させる。ここで同期モジュール１５０は、複数のデジタル試験部２３６およびアナログ試験部２４６のうち少なくとも１つの試験部をそれぞれ含む複数のドメインのそれぞれについて、それぞれのドメインに含まれる少なくとも１つの試験部を同期させてよい。
【００３３】
試験装置１００は、１つの試験項目を実行するにあたり、少なくとも１以上の試験部をドメインとして設定してよく、この場合、同期モジュール１５０は、ドメイン単位で同期を取ってよい。同期モジュール１５０は、集約部２００と、分配部２１０と、設定記憶部２２０とを有する。
【００３４】
集約部２００は、複数の試験モジュール１６０のうちの少なくとも１つから受信した各同期信号を集約して集約同期信号を生成する。集約部２００は、少なくとも１つの試験モジュール１６０のそれぞれから受信した同期信号をＡＮＤ条件およびＯＲ条件を含む条件のうち設定に応じた条件により集約してよい。ここで集約部２００は、同期モジュールに接続された試験モジュール１６０内にある複数の試験部からの同期要求を、ドメイン毎に集約してよい。集約部２００は、ドメイン単位で集約した同期要求を、分配部２１０に送信する。
【００３５】
分配部２１０は、集約同期信号に応じた動作を指示する制御信号を、制御対象の試験モジュール１６０に対して分配する。分配部２１０は、デジタルモジュールおよび／またはアナログモジュールから受け取った同期信号を集約した集約同期信号に応じた制御信号を、デジタルモジュールおよび／アナログモジュールに対して送信して、デジタルモジュールおよび／アナログモジュールを同期させてよい。
【００３６】
分配部２１０は、制御対象の試験モジュール１６０がデジタルモジュールの場合に、パケット形式またはパルス形式の制御信号を送信してよく、制御対象の試験モジュール１６０がアナログモジュールの場合に、パルス形式の制御信号を送信してよい。これにより、試験装置１００は、アナログ試験用およびデジタル試験用の試験モジュール１６０を混在させて搭載させることができる。
【００３７】
設定記憶部２２０は、同期モジュール１５０内に設定可能な２以上のドメインの設定を記憶する。設定記憶部２２０は、デジタル試験部２３６および／またはアナログ試験部２４６の多様な組み合わせを、ドメインとして記憶してよい。また、集約部２００は、設定記憶部２２０が記憶したドメインの情報に基づき、同期要求を集約してよい。また、分配部２１０は、設定記憶部２２０が記憶したドメインの情報に基づき、同期要求を分配してよい。ドメインの情報である試験部の組み合わせは、試験制御部１３０が指定してよく、また、それぞれの試験部が、試験制御部１３０から与えられる試験プログラムに応じて指定してもよい。
【００３８】
ここで、試験モジュール１６０であるデジタルモジュールは、当該試験装置１００のクロックを基準として同期して動作して、当該試験装置１００のクロックを基準として生成したクロック信号を同期信号として同期モジュール１５０へと送信してよい。また、同期モジュール１５０は、受信したクロック信号を、試験モジュール１６０であるアナログモジュールへと送信する。アナログモジュールは、内部で発生した内部クロックを基準として動作し、同期モジュール１５０を介して受け取ったクロック信号により内部クロックの位相を調整してもよい。これによって、試験モジュール１６０であるデジタルモジュールおよびアナログモジュールは、試験装置１００のクロックと略同期して試験動作することができる。
【００３９】
これに代えて、デジタルモジュールは、ＤＵＴ１０のアナログ試験のタイミングを示すトリガ信号を同期信号として、同期モジュール１５０へと送信して、同期モジュール１５０は、受信したトリガ信号を、試験モジュール１６０であるアナログモジュールへと送信し、アナログモジュールは、トリガ信号を基準としてアナログ試験の開始および終了等を実行してよい。デジタルモジュールが当該試験装置１００のクロックを基準として同期して動作していることから、デジタルモジュールのトリガ信号を基準としてアナログ試験を実行すれば、デジタルモジュールおよびアナログモジュールは、試験装置１００のクロックと略同期して試験動作することができる。
【００４０】
また、アナログモジュールは、ＤＵＴ１０のアナログ試験において予め定められた状態となったことを示すトリガ信号を同期モジュール１５０へと送信し、同期モジュール１５０は、トリガ信号を、デジタルモジュールへと送信し、デジタルモジュールは、トリガ信号を基準としてＤＵＴ１０の試験を実行してよい。ここでアナログモジュールは、測定値が所定の値になったこと、測定が終了したこと、または測定準備ができたこと等に基づき、トリガ信号を同期モジュール１５０へ送信してよい。
【００４１】
アナログモジュールは、トリガ信号としてパルス等を同期モジュール１５０へと送信してよい。これに代えて、アナログモジュールは、アナログモジュール内で作ったクロック信号を、同期モジュール１５０へと送信してよい。
【００４２】
同期モジュール１５０は、当該試験装置１００のクロックを基準として同期して動作しつつトリガ信号を受信して、デジタルモジュールへ送信する。したがってデジタルモジュールは、試験装置１００のクロックを基準として同期して動作しつつ、トリガ信号を基準としてＤＵＴ１０の試験を実行できる。ここで、同期モジュール１５０と複数の試験モジュール１６０との間でやり取りされる同期信号および制御信号は、デジタルモジュールにおいてはパケットおよびパルス等でよく、アナログモジュールにおいてはパルス等でよい。
【００４３】
図３は、本実施形態に係る同期モジュール１５０の集約部２００および分配部２１０の構成例を示す。集約部２００は、同期要求受信部３００と、デマルチプレクス部３１０と、集約部のセグメント３２０と、ドメイン選択部３３０と、ローカル演算部３４０とを含む。
【００４４】
同期要求受信部３００は、各試験モジュール１６０と接続されている。各試験モジュール１６０は、自モジュール内の各試験部からの同期要求を、時分割によりマルチプレクスして、同期要求受信部３００に送信する。同期要求受信部３００は、受信した同期要求をデマルチプレクス部３１０に送信する。
【００４５】
デマルチプレクス部３１０は、試験モジュール１６０によりマルチプレクスされた同期要求をデマルチプレクスして、試験モジュール１６０内のそれぞれの試験部からの同期要求を出力する。デマルチプレクス部３１０は、それぞれの試験部からの同期要求を対応するそれぞれの信号ラインに出力するので、デマルチプレクス部３１０がそれぞれの信号ラインに出力する同期要求は、同期要求の最小単位となるセグメント３２０毎の同期要求として扱われ、各試験部がそれぞれ出力した同期要求と一致する。
【００４６】
ドメイン選択部３３０は、デマルチプレクス部３１０が出力した複数のセグメント３２０を、ドメイン毎に集約して演算部３４０に送信する。ドメイン選択部３３０は、設定記憶部２２０に記憶されたドメインの情報に基づいて、複数のセグメント３２０をドメイン毎に集約してよい。ドメインの情報は、一例として、ドメイン毎に各セグメント３２０が当該ドメインに属するかどうかを示すビットマップであってよい。
【００４７】
演算部３４０は、ドメイン毎に集約されたセグメント３２０毎の同期要求を、ドメイン毎に演算する。例えば、演算部３４０は、ドメイン内のそれぞれのデジタル試験部２３６および／またはアナログ試験部２４６からの同期要求を、設定に応じてＡＮＤ条件およびＯＲ条件のいずれかにより集約してよい。
【００４８】
ここで、一例として、演算部３４０がＡＮＤ条件で集約した場合、当該ドメイン内の全ての試験部が同期要求を送信したことに基づいて、演算部３４０は分配部２１０に同期要求を送信する。この場合、例えばドメイン内の試験部の試験が全て終了したことに基づいて同期要求を送信して、次の試験項目を実行させたい場合等に用いてよい。
【００４９】
また、一例として、演算部３４０がＯＲ条件で集約した場合、当該ドメイン内の１つ以上の試験部が同期要求を送信したことに基づいて、演算部３４０は分配部２１０に同期要求を送信する。この場合、例えばドメイン内の試験部の試験が１つでもフェイルになったことに基づいて同期要求を送信して、次の試験項目を実行させたい場合等に用いてよい。
【００５０】
また、一例として、演算部３４０がドメイン内の１以上のデジタル試験部２３６についてＡＮＤ条件で集約した場合、当該ドメイン内の１以上のデジタル試験部２３６が同期要求を送信したことに基づいて、演算部３４０は分配部２１０に同期要求を送信する。この場合、例えばドメイン内の１以上のデジタル試験部２３６の試験が終了したことに基づいて同期要求を送信して、ドメイン内の他のデジタル試験部２３６による試験および／またはアナログ試験部２４６によるアナログ試験を実行させたい場合等に用いてよい。
【００５１】
また、一例として、演算部３４０がドメイン内の１以上のアナログ試験部２４６についてＡＮＤ条件で集約した場合、当該ドメイン内の１以上のアナログ試験部２４６が同期要求を送信したことに基づいて、演算部３４０は分配部２１０に同期要求を送信する。この場合、例えばドメイン内の１以上のアナログ試験部２４６の試験が終了したことに基づいて同期要求を送信して、ドメイン内の他のアナログ試験部２４６によるアナログ試験および／またはデジタル試験部２３６の試験を実行させたい場合等に用いてよい。
【００５２】
分配部２１０は、セグメント選択部３７０と、分配部のセグメント３７５と、マルチプレクス部３８０と、同期要求送信部３９０とを含む。セグメント選択部３７０は、集約部２００が送信したドメイン毎に集約した同期要求を受信して、それぞれ試験モジュール１６０に対応するセグメント３７５を選択して同期要求を試験モジュール１６０に出力してよい。
【００５３】
この場合、セグメント選択部３７０は、全ての試験モジュール１６０に対応するセグメント３７５に同期要求を出力してもよく、これに代えて、予め定められた試験モジュール１６０に対応するセグメント３７５に同期要求を出力してもよい。セグメント選択部３７０は、設定記憶部２２０に記憶されたドメインの情報に基づき、分配部のセグメント３７５を選択してよい。
【００５４】
マルチプレクス部３８０は、集約した同期要求を試験モジュール１６０毎にマルチプレクスする。マルチプレクス部３８０は、試験モジュール１６０毎に同期要求を時分割によりマルチプレクスして、同期要求送信部３９０に送信する。同期要求送信部３９０は、マルチプレクス部３８０によりマルチプレクスされた同期要求を対応する試験モジュール１６０に送信する。
【００５５】
以上の構成例のように、試験装置１００は、複数の試験部から送信される同期要求をドメイン毎に集約してから、同期要求を試験モジュール１６０毎に分配して各試験モジュール１６０にそれぞれ送信する。これによって試験装置１００は、試験プログラムに応じた様々な試験部の組み合わせで構成された複数のドメイン毎に、複数の試験部の動作を同期させる。
【００５６】
図４は、本実施形態に係る試験装置１００の動作例のタイミングチャートを示す。本例では、３つの試験部である２３６ａ、２３６ｄ、および２４６ａを有するドメインを同期させて動作させる例を説明するが、他の例では、試験装置１００は、異なる数の試験部をドメインとして同期させてよい。また、本例では、デジタル試験部２３６ａ、２３６ｄの試験実行が終了したことに基づき、アナログ試験部２４６ａの試験を実行する例を説明する。
【００５７】
試験制御部１３０は、試験部である２３６ａ、２３６ｄ、および２４６ａをドメインと指定する。この場合、ドメインの情報を同期モジュール１５０内の設定記憶部２２０にそれぞれ記憶してよい。同様に、試験制御部１３０は、ドメイン内のデジタル試験が終了したことに基づいてアナログ試験を実行する目的で、演算部３４０の演算方法を設定して設定記憶部２２０に記憶してよい。試験制御部１３０は、それぞれの試験部に、予め試験プログラムおよびデータパターンを格納してよい。
【００５８】
同期モジュール１５０は、接続されている試験モジュール１６０内の意図した試験部に対して、試験プログラムの実行を開始させるスタート信号（Ｓｔａｒｔ）を同期して供給する。例えば、同期モジュール１５０は、デジタル試験部２３６ａおよび２３６ｄに対して、試験プログラムの実行を開始させるスタート信号（Ｓｔａｒｔ）を同期して供給する。デジタル試験部２３６ａおよび２３６ｄは、当該スタート信号に応じて試験プログラムの実行を開始する（Ｒｕｎ）。それぞれの試験プログラムは、複数の試験ブロックが含まれてよい。
【００５９】
デジタル試験部２３６ａおよび２３６ｄは、試験プログラムの実行中に予め定められた条件を満たした場合に、同期待ち状態（Ｗａｉｔ）に移行する。例えばそれぞれの試験部は、それぞれの試験ブロックの実行が終了したときに同期待ち状態（Ｗａｉｔ）に移行する。それぞれの試験ブロックの実行は、ＤＵＴ１０から所定の条件を満たす結果が得られた場合に終了してよい。
【００６０】
このように、対応する試験プログラムの実行中に同期待ち状態（Ｗａｉｔ）になる場合、それぞれの試験部は、同期モジュール１５０に同期要求である同期待ちコマンドを通知する。それぞれの試験部は、同期待ちコマンドを同期モジュール１５０に通知してから、同期待ち状態（Ｗａｉｔ）に移行することが好ましい。また、それぞれの試験部は、当該同期待ち状態が解除された場合に、次の試験ブロックの実行を開始する（Ｒｕｎ）。
【００６１】
同期モジュール１５０は、ドメイン内の複数の試験部のうち、所定の１以上の試験部の全てから同期待ちコマンドを受け取ったか否かを検出する。ここで、所定の１以上の試験部がいずれの試験部を指すかは、同期モジュール１５０に予め通知される。例えば、いずれかの試験部が実行する試験ブロック中に、当該所定の１以上の試験部を同期モジュール１５０に通知する命令が含まれてよい。本例では、所定の１以上の試験部が、２個のデジタル試験部２３６ａおよび２３６ｄを指す場合に相当する。
【００６２】
同期モジュール１５０は、２個のデジタル試験部２３６ａおよび２３６ｄから同期待ちコマンドを受け取ったことを条件として、アナログ試験部２４６ａに対して、同期待ち状態を解除する同期信号を同期して供給する。即ち、同期モジュール１５０は、デジタル試験部２３６ａおよび２３６ｄからの同期要求を、ドメイン選択部３３０で選択して演算部３４０に送信して、演算部３４０内においてＡＮＤ条件で集約する。同期モジュール１５０は、集約した同期要求をセグメント選択部３７０に送信して、セグメント選択部３７０はアナログ試験部２４６ａに対応するセグメント３７５を選択して同期要求を送信する。その結果、同期モジュール１５０は、同期要求送信部３９０を介してアナログ試験部２４６ａに同期要求を送信する。
【００６３】
アナログ試験部２４６ａは、パルス等の同期要求を受け取ったことに応じてＤＵＴ１０の試験を開始する。アナログ試験部２４６ａは、試験実行を終了させると、同期待ち状態（Ｗａｉｔ）に移行して、同期モジュール１５０に同期待ちを通知する。同期モジュール１５０は、デジタル試験部２３６ａおよび２３６ｄの同期要求の集約結果と、アナログ試験部２４６ａの同期要求とを集約させる。図中の例では、集約に用いる演算はＡＮＤ条件でよく、同期モジュール１５０は、デジタル試験部２３６ａ、２３６ｄ、およびアナログ試験部２４６ａの同期要求の集約結果を、デジタル試験部２３６ａおよび２３６ｄに送信する。
【００６４】
デジタル試験部２３６ａおよび２３６ｄは、同期モジュール１５０より同期要求の集約結果を受信したことに基づき、次の試験プログラムの実行を開始する（Ｒｕｎ）。以上のように、本例の同期モジュール１５０は、ドメイン内の所定の試験部から同期要求を受け取ったことを条件として、所定の試験部に対して同期信号を同期して供給する。
【００６５】
ここで、所定の試験部の試験実行が終了した場合に、いずれの試験部の試験を開始するかは、同期モジュール１５０に予め通知される。例えば、試験制御部１３０が試験プログラムに応じて同期モジュール１５０に通知してよく、これに代えて、試験制御部１３０は設定記憶部２２０に予めドメインの情報として記憶させてよい。
【００６６】
また、同期モジュール１５０は、最後に通知された同期要求を受け取ってから、所定の期間（Ｌａｔｅｎｃｙ）経過後に、所定の試験部に対して同期信号を同期して供給する。当該期間（Ｌａｔｅｎｃｙ）は、同期モジュール１５０に対して同期待ちコマンドを通知すべき試験部の個数によらず一定であることが好ましい。同期信号を同期して受け取ったそれぞれの試験部は、次の試験ブロックの実行を、同期して開始する。
【００６７】
このような制御を繰り返すことで、それぞれの試験部は、それぞれの試験ブロックの実行を同期して開始することができる。なお、それぞれの試験部が同期して実行すべき試験ブロックの内容、実行時間は、異なってよい。例えば、それぞれの試験部が同期して実行すべき試験ブロックは、互いに異なる構成の命令群を有してよく、互いに異なる命令数の命令群を有してよい。本例の試験装置１００は、試験プログラムの実行中に、各試験部の動作を同期させることができるので、それぞれの試験部が実行時間の異なる試験ブロックを実行しても、試験ブロック毎に各試験部の動作を容易に同期させることができる。
【００６８】
図５は、本実施形態に係る試験装置１００の動作フローを示す。試験装置１００は、試験に用いるパラメータ等の初期設定を実行する（Ｓ５００）。例えば、試験装置１００は、試験プログラムに応じたドメインの情報を設定してよい。また、試験装置１００は、試験プログラムに応じた演算部３４０の演算内容を設定してよい。また、試験装置１００は、ドメインに含まれる試験部の構成に基づき、ドメイン選択部３３０およびセグメント選択部３７０の選択条件を設定してよい。
【００６９】
試験装置１００は、試験プログラムに応じた試験部による試験を開始させる（Ｓ５１０）。試験制御部１３０は、試験プログラムに応じて、ドメイン単位で試験を実行してよい。本例において、試験装置１００は、デジタル試験部２３６ａおよび２３６ｄによる試験を開始させる。
【００７０】
試験装置１００は、各ドメインによる試験実行を、逐次的に処理させても並列処理させてもよい。ステップＳ５２０からステップＳ５６０は、各ドメインに対する並列処理を実行することを表しており、これに代えて逐次的な処理を実行する場合、ステップＳ５２０からステップＳ５６０は各ドメインに対するループ処理となる。
【００７１】
本例において、同期モジュール１５０は、演算部３４０の演算として最初に、デジタル試験部２３６ａおよび２３６ｄのＡＮＤとする。即ち、本例の同期モジュール１５０は、ドメイン内のデジタル試験部２３６ａおよび２３６ｄの試験実行が終了したことに基づき、次の試験実行の同期動作を開始する。したがって、同期モジュール１５０は、ドメインに含まれているデジタル試験部２３６ａおよび２３６ｄの同期要求が通知されているかどうかを判断する（Ｓ５３０）。同期モジュール１５０は、デジタル試験部２３６ａおよび２３６ｄの同期要求が通知されるまで、通知待ちのステップＳ５４０と通知確認のステップＳ５３０を繰り返す。
【００７２】
同期モジュール１５０は、ドメインに含まれるデジタル試験部２３６ａおよび２３６ｄの同期要求が通知された場合、次の試験項目であるアナログ試験部２４６ａの試験項目を実行させる（Ｓ５５０）。即ち、同期モジュール１５０は、デジタル試験部２３６ａおよび２３６ｄの同期要求をＡＮＤ条件で集約させて、集約させた同期要求をアナログ試験部２４６ａに送信する。
【００７３】
また、同期モジュール１５０は、集約させた同期要求をアナログ試験部２４６ａに送信したことに応じて、演算部３４０の演算をデジタル試験部２３６ａ、２３６ｄ、およびアナログ試験部２４６ａのＡＮＤ条件とする。同様に、同期モジュール１５０は、集約させた同期要求をアナログ試験部２４６ａに送信したことに応じて、セグメント選択部３７０の選択部の選択設定をデジタル試験部２３６ａおよび２３６ｄに変更する。
【００７４】
同期モジュール１５０は、アナログ試験部２４６ａの試験が終了したかどうかを確認して（Ｓ５６０）、同期要求が通知されるまで、通知待ちのステップＳ５７０と通知確認のステップＳ５６０を繰り返す。同期モジュール１５０は、アナログ試験部２４６ａの同期要求が通知された場合、次の試験項目を実行させる。即ち、同期モジュール１５０は、デジタル試験部２３６ａ、２３６ｄ、およびアナログ試験部２４６ａの同期要求をＡＮＤ条件で集約させて、集約させた同期要求をデジタル試験部２３６ａおよび２３６ｄに送信する。
【００７５】
また、同期モジュール１５０は、集約させた同期要求をデジタル試験部２３６ａおよび２３６ｄに送信したことに応じて、演算部３４０の演算をデジタル試験部２３６ａおよび２３６ｄのＡＮＤ条件とする。同様に、同期モジュール１５０は、集約させた同期要求をデジタル試験部２３６ａおよび２３６ｄに送信したことに応じて、セグメント選択部３７０の選択部の選択設定をアナログ試験部２４６ａに変更する。
【００７６】
このように、同期モジュール１５０は、当該ドメインの試験実行が試験プログラムに応じて終了するまで、ステップＳ５２０からステップＳ５８０を繰り返す。試験制御部１３０は、各ドメインの試験実行がそれぞれ終了した場合、全ての試験が終了したことを確認する（Ｓ５９０）。試験制御部１３０は、試験プログラムに基づき、他の試験項目があればステップＳ５２０からステップＳ５８０を繰り返して試験を続行させる。ここで試験制御部１３０は、試験プログラムに応じて、ドメインを再構成して試験を実行してよい。
【００７７】
また、試験装置１００は、複数の試験制御部１３０によって試験を実行する場合、それぞれの試験制御部１３０の試験実行は並列処理をしてもよく、同じ試験部の試験実行処理が重なった場合は逐次処理に変更してもよい。この場合、試験装置１００は、ドメインの構成情報によって、同一の試験部が複数のドメインに設定されているかどうかに基づいて、並列処理をするか逐次処理をするかを判断してよい。試験装置１００は、試験制御部１３０による全ての試験実行が終了したことに基づき、試験を終了させてよい。
【００７８】
以上の本実施形態に係る試験装置１００によれば、デジタル試験部２３６および／またはアナログ試験部２４６を含む複数の試験部による複数の試験を、ドメイン単位で構成してドメイン毎に同期して実行させることができる。また、１つの試験プログラムを実行中に、複数回同期を取ることができる。
【００７９】
図６は、本実施形態に係る試験モジュール１６０であるデジタルモジュールの構成の一例を示す。試験モジュール１６０は、試験プログラムに従ってＤＵＴ１０との間でパケットを通信して、ＤＵＴ１０を試験する。
【００８０】
試験モジュール１６０は、一例として、複数の送信側ブロック１２と、複数の受信側ブロック１４と、演算処理部１６と、複数のフロー制御部１８とを備える。本例においては、試験モジュール１６０は、１２８個の送信側ブロック１２と、１２８個の受信側ブロック１４と、１個の演算処理部１６と、８個のフロー制御部１８とを備える。
【００８１】
複数の送信側ブロック１２のそれぞれおよび複数の受信側ブロック１４のそれぞれは、ＤＵＴ１０の何れかの端子と接続される。複数の送信側ブロック１２のそれぞれは、何れか一の受信側ブロック１４と対応付けられる。互いに対応付けられた送信側ブロック１２および受信側ブロック１４のそれぞれは、複数のフロー制御部１８のうちの何れかに対応する。本例においては、８個のフロー制御部１８のそれぞれには、互いに対応付けられた８個の送信側ブロック１２および８個の受信側ブロック１４が対応付けられる。
【００８２】
一対の送信側ブロック１２および受信側ブロック１４は、ＤＵＴ１０との間で通信する一連のパケットを含む複数のパケットリストを記憶する。そして、一対の送信側ブロック１２および受信側ブロック１４は、対応するフロー制御部１８により指定されたパケットリストに含まれる一連のパケットを、ＤＵＴ１０との間で順次に通信する。
【００８３】
演算処理部１６は、試験プログラムに含まれる演算式を処理する。演算処理部１６は、一例として、複数のフロー制御部１８のそれぞれから演算式の引数を受け取り、受け取った引数に基づき演算式を演算し、演算結果を対応するフロー制御部１８に与える。
【００８４】
フロー制御部１８は、試験プログラムの実行フローに基づいて、対応付けられた送信側ブロック１２および受信側ブロック１４のそれぞれに対して、実行すべきパケットリストの順序を指定する。フロー制御部１８は、一例として、試験プログラム中における、分岐命令およびサブルーチン呼出命令等を実行し、これらの命令の実行結果に応じて、対応する送信側ブロック１２および受信側ブロック１４に対して次に実行すべきパケットリストを指定する。
【００８５】
また、フロー制御部１８は、一例として、対応する送信側ブロック１２および受信側ブロック１４からＤＵＴ１０との間の通信結果を受け取り、受け取った通信結果を演算式の引数として演算処理部１６へ転送する。また、フロー制御部１８は、演算処理部１６から演算式の演算結果を受け取り、受け取った演算結果に応じて、対応する送信側ブロック１２および受信側ブロック１４に対して次に実行すべきパケットリストを指定する。
【００８６】
このような試験装置１００は、上位側の演算処理部１６に試験プログラム中の演算式を実行させ、下位側のフロー制御部１８、送信側ブロック１２および受信側ブロック１４にフロー制御を実行させる。これにより、試験装置１００によれば、上位側の演算処理部１６を演算能力の高いプロセッサにより実現して変数を集中管理させ、下位側のフロー制御部１８、送信側ブロック１２および受信側ブロック１４を動作周波数の高いプロセッサまたはシーケンサにより実現して、全体として効率の良いシステムを構築することができる。
【００８７】
また、このような試験装置１００は、ＤＵＴ１０との間で同一のパケットを複数回通信する場合、共通のデータを複数回指定してデータ列を生成することができる。これにより、ＤＵＴ１０によれば、内部に格納するデータ量を小さくすることができる。
【００８８】
図７は、本実施形態に係る送信側ブロック１２および受信側ブロック１４の構成の一例を示す。送信側ブロック１２は、パケットリストにより指定された順序でパケットをＤＵＴ１０に送信する。受信側ブロック１４は、ＤＵＴ１０からパケットを受信して、パケットリストに指定されたパケットと受信したパケットと比較して、ＤＵＴ１０の良否を判定する。
【００８９】
まず、送信側ブロック１２について説明する。送信側ブロック１２は、パケットリスト記憶部２０と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、データ変換部３４と、送信部３６とを含む。パケットリスト記憶部２０は、供給された複数のパケットリストを記憶する。
【００９０】
パケットリスト処理部２２は、パケットリスト記憶部２０に記憶された複数のパケットリストのうちフロー制御部１８により指定されたパケットリストを実行して、ＤＵＴ１０と通信する各パケットを順次指定する。パケットリスト処理部２２は、一例として、フロー制御部１８から受信したアドレスからパケットリストを実行して、ＤＵＴ１０に送信するパケットを順次指定する。
【００９１】
パケットリスト処理部２２は、一例として、指定したパケットを発生するための命令列が記憶されたパケット命令列記憶部２４上のアドレスを指定する。更に、パケットリスト処理部２２は、一例として、ＤＵＴ１０との間で通信するパケットについて、パケットデータ列記憶部２６内における当該パケットに含まれるデータ列のアドレス（例えばデータ列の先頭アドレス）を指定する。
【００９２】
このようにパケットリスト処理部２２は、パケットを発生させるための命令列のアドレスと、当該パケットに含まれるデータ列のアドレスを個別に指定する。なお、この場合において、パケットリスト中において、２以上のパケットに対して共通する命令列またはデータ列が指定されている場合に、パケットリスト処理部２２は、当該２以上のパケットについて同一の命令列のアドレスまたは同一のデータ列のアドレスを指定してもよい。
【００９３】
パケット命令列記憶部２４は、複数種類のパケットのそれぞれを発生するための命令列を、パケットの種類毎に記憶する。パケット命令列記憶部２４は、一例として、ライトパケットを発生するための命令列、リードパケットを発生するための命令列、および、アイドルパケットを発生するための命令列等を記憶する。
【００９４】
パケットデータ列記憶部２６は、複数種類のパケットのそれぞれに含まれるデータ列を、パケットの種類毎に記憶する。パケットデータ列記憶部２６は、一例として、ライトパケットに含まれるデータ列、リードパケットに含まれるデータ列、および、アイドルパケットに含まれるデータ列等を含んでよい。また、パケットデータ列記憶部２６は、一例として、パケット毎に変更される個別データ、および、パケットの種類毎に共通の共通データを別個の記憶領域に区別して記憶してもよい。
【００９５】
更に、送信側のパケットデータ列記憶部２６は、受信側ブロック１４内のデータ変換部３４から、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データを受け取る。そして、送信側のパケットデータ列記憶部２６は、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データを記憶する。
【００９６】
下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列、即ち、パケットリスト処理部２２によりアドレスが指定された命令列をパケット命令列記憶部２４から読み出して、読み出した命令列に含まれる各命令を順次に実行する。更に、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットのデータ列、即ち、パケットリスト処理部２２によりアドレスが指定されたデータ列を、命令列の実行に従って順次にパケットデータ列記憶部２６から出力させて、ＤＵＴ１０との間の試験に用いる試験データ列を生成する。
【００９７】
また、下位シーケンサ２８は、命令の実行毎に、読み出した個別データおよび共通データに対して指定した処理（演算またはデータ変換）を施すことを指示する制御データをデータ処理部３２およびデータ変換部３４に与える。これにより、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における、指定されたデータ部分を、読み出したデータに対して指定した処理を施したデータとすることができる。
【００９８】
また、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列の実行が完了したことに応じて、終了通知をパケットリスト処理部２２に与えてよい。これにより、パケットリスト処理部２２は、下位シーケンサ２８による命令列の実行の進行に応じて、順次にパケットを指定することができる。
【００９９】
また、送信側ブロック１２が有する送信側の下位シーケンサ２８は、送信部３６に対して、ＤＵＴ１０に対して送信する信号のエッジタイミングを指定する。下位シーケンサ２８は、一例として、送信部３６に対してタイミング信号を与えて、パケット毎にエッジタイミングを制御する。
【０１００】
また、送信側の下位シーケンサ２８は、受信側ブロック１４が有する受信側の下位シーケンサ２８と通信を行う。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８とハンドシェイクを行って、受信側の下位シーケンサ２８と同期して命令列を実行することができる。
【０１０１】
送信側の下位シーケンサ２８は、一例として、予め指定されたパケットの試験データ列をＤＵＴ１０に送信したことを受信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８に、送信側の下位シーケンサ２８からの通知を受けるまでの間、受信したデータ列の良否判定を禁止させることができる。
【０１０２】
また、送信側の下位シーケンサ２８は、一例として、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成する。これにより、送信側の下位シーケンサ２８は、所定のパケットをＤＵＴ１０から受信した後に、予め指定されたパケットをＤＵＴ１０に送信することができる。
【０１０３】
データ処理部３２は、パケットデータ列記憶部２６からパケットリスト処理部２２により指定されたパケットのデータ列を読み出して、ＤＵＴ１０の試験に用いる試験データ列を生成する。この場合において、送信側のデータ処理部３２は、ＤＵＴ１０に対して送信するパケットに応じた試験データ列中に、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データに応じた値を含めてよい。
【０１０４】
例えば、送信側のデータ処理部３２は、送信側のパケットデータ列記憶部２６からデータを読み出して、ＤＵＴ１０に対して送信するパケットのデータ列における予め指定された部分を受信データに応じた値（例えば受信データそのままの値または受信データに何らかの処理を施した値）とした試験データ列を生成する。このような送信側のデータ処理部３２は、ＤＵＴ１０から受信したパケットに含まれていた受信データに応じた値を、パケットに含めて送信することができる。
【０１０５】
データ変換部３４は、下位シーケンサ２８から指定されたタイミングにおいて、データ処理部３２から出力した試験データ列をデータ変換する。データ変換部３４は、一例として、試験データ列に対して予め設定されたテーブル等により８ｂ−１０ｂ変換等を行う。更に、データ変換部３４は、一例として、試験データ列に対してスクランブル処理を行ってもよい。そして、データ変換部３４は、変換したデータ列を出力する。
【０１０６】
送信部３６は、データ変換部３４が生成した試験データ列を、ＤＵＴ１０に対して送信する。
【０１０７】
つぎに、受信側ブロック１４について説明する。受信側ブロック１４は、送信側ブロック１２と略同一の構成および機能を有するので、受信側ブロック１４については、送信側ブロック１２の相違点について説明をする。
【０１０８】
受信側ブロック１４は、パケットリスト記憶部２０と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、データ変換部３４と、受信部８２と、判定部８４とを含む。受信部８２は、ＤＵＴ１０からパケットのデータ列を受信する。
【０１０９】
受信側のデータ変換部３４は、受信側の下位シーケンサ２８から指定されたタイミングにおいて、受信部８２により受信されたデータ列をデータ変換する。受信側のデータ変換部３４は、一例として、受信したデータ列に対して予め設定されたテーブル等により８ｂ−１０ｂ変換等を行う。更に、受信側のデータ変換部３４は、一例として、受信したデータ列に対してデスクランブル処理を行ってもよい。
【０１１０】
そして、受信側のデータ変換部３４は、変換したデータ列を判定部８４へ供給する。また、受信側のデータ変換部３４は、変換したデータ列を、受信側のパケットデータ列記憶部２６または送信側のパケットデータ列記憶部２６の少なくとも一方に供給してもよい。
【０１１１】
受信側のパケットリスト処理部２２は、フロー制御部１８により指定されたパケットリストを実行して、ＤＵＴ１０から受信されると期待されるパケットを順次指定する。また、受信側のデータ処理部３２は、生成した試験データ列を判定部８４に供給する。
【０１１２】
受信側の下位シーケンサ２８は、ＤＵＴ１０から出力が期待されるパケットのデータ列を、試験データ列として受信側のパケットデータ列記憶部２６から出力させる。また、受信側の下位シーケンサ２８は、受信部８２に対して、ＤＵＴ１０から出力された信号のデータ値を取り込むストローブタイミングを指定する。
【０１１３】
判定部８４は、受信側のデータ処理部３２から試験データ列を受け取るとともに、受信側のデータ変換部３４から受信したデータ列を受け取る。判定部８４は、受信したデータ列を試験データ列と比較した結果に基づいて、ＤＵＴ１０との間の通信の良否を判定する。判定部８４は、一例として、受信部８２が受信したデータ列と試験データ列とが一致するか否かを比較する論理比較部と、比較結果を記憶するフェイルメモリとを含む。また、判定部８４は、一例として、受信部８２が受信したデータ列が指定されたデータ列と一致したことを受信側の下位シーケンサ２８に通知してもよい。
【０１１４】
また、受信側の下位シーケンサ２８は、送信側の下位シーケンサ２８と通信を行う。これにより、受信側の下位シーケンサ２８は、送信側の下位シーケンサ２８とハンドシェイクを行って、送信側の下位シーケンサ２８と同期して命令列を実行することができる。
【０１１５】
受信側の下位シーケンサ２８は、一例として、当該受信側の下位シーケンサ２８が生成した試験データ列と一致するデータ列を受信したことを送信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成することができる。
【０１１６】
また、受信側の下位シーケンサ２８は、一例として、送信側の下位シーケンサ２８から、予め指定されたパケットの試験データ列をＤＵＴ１０に送信したことの通知を受けるまでの間、判定部８４による受信部８２が受信したデータ列の良否判定を禁止する。これにより、受信側の下位シーケンサ２８は、所定のパケットをＤＵＴ１０へ送信した後に、当該所定のパケットに応じた応答がＤＵＴ１０から出力されたか否かを判定することができる。
【０１１７】
受信側のパケットデータ列記憶部２６は、受信側ブロック１４側のデータ変換部３４から受信部８２が受信したパケットに含まれる受信データを受け取る。そして、受信側のパケットデータ列記憶部２６は、受信部８２が受信したパケットに含まれる受信データを記憶する。
【０１１８】
更に、受信側のデータ処理部３２は、ＤＵＴ１０から出力が期待されるパケットに含まれる試験データ列に、受信部８２が既に受信したパケットに含まれる受信データに応じた値を含める。例えば、受信側のデータ処理部３２は、受信側のパケットデータ列記憶部２６からデータを読み出して、ＤＵＴ１０からの受信を期待するパケットのデータ列における予め指定された部分を、受信データに応じた値（例えば受信データそのままの値又は何らかの処理を施した値）とした試験データ列を生成する。
【０１１９】
例えば、受信側のデータ処理部３２は、ＤＵＴ１０から受信すべき第２のパケットに応じた試験データ列中に、受信部８２が既に受信した第１のパケットに含まれる受信データに応じた値を含めてよい。これにより、受信側のデータ処理部３２によれば、例えば、ＤＵＴ１０から受信したパケットに含まれるＩＤ等を参照して、次以降のパケットに含まれるべきＩＤが正しいか否かを判定することができる。
【０１２０】
以上のように、本実施形態に係る試験装置１００によれば、受信したパケットに含まれる受信データに応じた値を次以降のパケット内に含める処理を、ＤＵＴ１０に比較的に近い位置で行うことができる。これにより、試験装置１００によれば、ＤＵＴ１０とのやり取りの応答を高速にすることができる。
【０１２１】
また、試験装置１００は、比較的に動作周波数の高い演算処理ユニット等により実現されたデータ処理部３２を備えることが好ましい。これにより、試験装置１００は、受信したパケットに含まれるデータから、次以降のパケットに含めるデータを生成する処理を高速に行うことができる。
【０１２２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【０１２３】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【０１２４】
１０  ＤＵＴ、１２  送信側ブロック、１４  受信側ブロック、１６  演算処理部、１８  フロー制御部、２０  パケットリスト記憶部、２２  パケットリスト処理部、２４  パケット命令列記憶部、２６  パケットデータ列記憶部、２８  下位シーケンサ、３２  データ処理部、３４  データ変換部、３６  送信部、８２  受信部、８４  判定部、１００  試験装置、１１０  システム制御部、１２０  ハブ、１３０  試験制御部、１４０  バス、１５０  同期モジュール、１６０  試験モジュール、１７０  接続部、２００  集約部、２１０  分配部、２２０  設定記憶部、２３２  デマルチプレクサ、２３４  マルチプレクサ、２３６  デジタル試験部、２３８  端子、２４２  デマルチプレクサ、２４４  マルチプレクサ、２４６  アナログ試験部、２４８  端子、３００  同期要求受信部、３１０  デマルチプレクス部、３２０  セグメント、３３０  ドメイン選択部、３４０  演算部、３７０  セグメント選択部、３７５  セグメント、３８０  マルチプレクス部、３９０  同期要求送信部
【図１】
2011059112.tif 000003
【図２】
2011059112.tif 000004
【図３】
2011059112.tif 000005
【図４】
2011059112.tif 000006
【図５】
2011059112.tif 000007
【図６】
2011059112.tif 000008
【図７】
2011059112.tif 000009
【手続補正書】
【提出日】平成22年12月2日(2010.12.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスを試験する複数の試験モジュールと、
前記複数の試験モジュールのそれぞれに接続されて、前記複数の試験モジュールを同期させる同期モジュールと、
を備え、
前記同期モジュールは、前記被試験デバイスとの間でデジタル信号を授受する前記試験モジュールであるデジタルモジュールから受け取った同期信号に基づいて、前記被試験デバイスのアナログ試験を行う前記試験モジュールであるアナログモジュールを前記デジタルモジュールに同期させ、
前記デジタルモジュールは、前記被試験デバイスのアナログ試験のタイミングを示すトリガ信号を前記同期信号として前記同期モジュールへと送信し、
前記同期モジュールは、前記トリガ信号を、前記アナログモジュールへと送信し、
前記アナログモジュールは、前記トリガ信号を基準として前記アナログ試験を行う
試験装置。
【請求項２】
前記同期モジュールは、
前記複数の試験モジュールのうちの少なくとも１つから受信した各同期信号を集約して集約同期信号を生成する集約部と、
集約同期信号に応じた動作を指示する制御信号を、制御対象の前記試験モジュールに対して分配する分配部と、
を有し、
前記デジタルモジュールから受け取った同期信号を集約した前記集約同期信号に応じた制御信号を前記アナログモジュールに対して送信して、前記アナログモジュールを前記デジタルモジュールに同期させる
請求項１に記載の試験装置。
【請求項３】
前記集約部は、少なくとも１つの前記試験モジュールのそれぞれから受信した前記同期信号をＡＮＤ条件およびＯＲ条件を含む条件のうち設定に応じた条件により集約する請求項２に記載の試験装置。
【請求項４】
前記デジタルモジュールは、当該試験装置のクロックを基準として同期して動作して、当該試験装置のクロックを基準として生成したクロック信号を前記同期信号として前記同期モジュールへと送信し、
前記同期モジュールは、前記クロック信号を、前記アナログモジュールへと送信し、
前記アナログモジュールは、内部で発生した内部クロックを基準として動作し、前記同期モジュールを介して受け取った前記クロック信号により前記内部クロックの位相を調整する
請求項２または３に記載の試験装置。
【請求項５】
前記アナログモジュールは、前記被試験デバイスのアナログ試験において予め定められた状態となったことを示すトリガ信号を前記同期モジュールへと送信し、
前記同期モジュールは、前記トリガ信号を、前記デジタルモジュールへと送信し、
前記デジタルモジュールは、前記トリガ信号を基準として前記被試験デバイスの試験を行う
請求項２から４のいずれかに記載の試験装置。
【請求項６】
前記分配部は、
制御対象の前記試験モジュールが前記デジタルモジュールの場合に、パケット形式の前記制御信号を送信し、
制御対象の前記試験モジュールが前記アナログモジュールの場合に、パルス形式の前記制御信号を送信する
請求項２から５のいずれかに記載の試験装置。
【請求項７】
被試験デバイスを試験する試験方法であって、
前記被試験デバイスを試験する複数の試験段階と、
前記複数の試験段階のそれぞれに、前記複数の試験段階を同期させる同期段階と、
を備え、
前記同期段階は、前記被試験デバイスとの間でデジタル信号を授受するデジタルモジュールから受け取った同期信号に基づいて、前記被試験デバイスのアナログ試験を行うアナログモジュールを前記デジタルモジュールに同期させ、
前記デジタルモジュールは、前記被試験デバイスのアナログ試験のタイミングを示すトリガ信号を前記同期信号として前記同期段階へと送信し、
前記同期段階は、前記トリガ信号を、前記アナログモジュールへと送信し、
前記アナログモジュールは、前記トリガ信号を基準として前記アナログ試験を行う
試験方法。