(57)【要約】      （修正有）【課題】チップに内蔵した状態において入力信号の動作に影響を与えない雑音発生回路を提供する。【解決手段】雑音発生回路は、信号線２０と、信号線と固定電位との間を結合する雑音源回路１８とを含み、雑音源回路は、抵抗１２と、抵抗に直列に接続されるスイッチ素子１１と、スイッチ素子に並列に接続される第１のインダクタ１３とを含む。【選択図】図１
2011211592.tif 000002
【特許請求の範囲】
【請求項１】
信号線と、
前記信号線と固定電位との間を結合する雑音源回路と
を含み、前記雑音源回路は、
抵抗と、
前記抵抗に直列に接続されるスイッチ素子と、
前記スイッチ素子に並列に接続される第１のインダクタと
を含むことを特徴とする雑音発生回路。
【請求項２】
前記雑音源回路は、
前記信号線と前記固定電位端との間を結合する第２のインダクタと、
前記第２のインダクタと誘導結合される第３のインダクタと
を更に含み、前記抵抗、前記スイッチ素子、及び前記第１のインダクタからなる回路部分が前記第３のインダクタに直列に接続され、前記回路部分と前記第３のインダクタとを含む回路により前記固定電位と電圧印加端子との間を結合することを特徴とする請求項１記載の雑音発生回路。
【請求項３】
開放状態の前記スイッチ素子の容量と前記インダクタとが、前記信号線を伝搬する所定の周波数帯域の信号を共振周波数とする共振回路に含まれることを特徴とする請求項１又は２記載の雑音発生回路。
【請求項４】
前記スイッチ素子はダイオード素子又はトランジスタ素子であることを特徴とする請求項１乃至３何れか一項記載の雑音発生回路。
【請求項５】
前記雑音源回路と直列に接続されるチョークインダクタを更に含むことを特徴とする請求項１乃至４何れか一項記載の雑音発生回路。
【請求項６】
信号線と、
前記信号線と固定電位との間を結合する雑音源回路と、
前記信号線の信号を入力とする増幅器と、
前記増幅器の出力の電力を検出する電力検出回路と
を含み、前記雑音源回路は、
抵抗と、
前記抵抗に直列に接続されるスイッチ素子と、
前記スイッチ素子に並列に接続されるインダクタと
を含むことを特徴とする受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、雑音発生回路及び受信回路に関する。
【背景技術】
【０００２】
無線受信回路において評価すべき性能指標の１つに雑音指数がある。雑音指数ＮＦ（Noise Figure）は、増幅器の入力の信号対雑音比Ｓｉ／Ｎｉと増幅器の出力の信号対雑音比Ｓｏ／Ｎｏとの比率として定義される。即ち、雑音指数ＮＦ＝（Ｓｉ／Ｎｉ）／Ｓｏ／Ｎｏである。増幅器の内部において雑音が発生するので、出力の信号対雑音比は入力の信号対雑音比よりも小さくなってしまう。ここでＳｏ／Ｓｉが増幅器の利得Ｇとなるので、雑音指数ＮＦは利得Ｇを用いてＮｏ／（ＧＮｉ）と表わすことができる。これにより、増幅器の入力として所定の電力の雑音を印加し、増幅器の出力の電力を測定すれば、雑音指数を求めることができる。
【０００３】
一般に、受信回路等の雑音指数を測定するためには、受信回路の外部入力端子に雑音発生器を接続して、雑音発生器により発生した雑音を受信回路に印加する。このような測定方法では、雑音指数を評価するために、外部雑音発生器、コンタクトプローブ、外部試験装置等が必要になる。受信回路が対象とする無線信号が高い周波数である場合、高周波信号用の高価なコンタクトプローブや外部試験装置が必要になり、チップの出荷試験コストの増大につながる。
【０００４】
上記の点を鑑みて、雑音発生回路をチップ内に内蔵することが考えられる。増幅器の入力端に接続しておく内蔵の雑音発生回路としては、抵抗素子とスイッチ素子とを直列に接続したものを用いることができる。雑音指数の測定時には、スイッチ素子をオンにして抵抗素子に電圧を印加し電流を流すことにより熱雑音を発生させ、この熱雑音を増幅器に印加すればよい。この場合の入力雑音電力Ｎｉは、ｋをボルツマン定数、Ｔを導体の絶対温度、Ｂを帯域幅として、Ｎｉ＝ｋＴＢとなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２４６９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
受信回路の通常の通信動作時には、受信信号が雑音発生回路の抵抗素子に流れてしまわないように、上記スイッチ素子をオフ状態にして抵抗素子を入力信号経路から切り離す。このスイッチ素子としては一般にトランジスタやダイオード等が用いられる。しかしながら、オフ状態のトランジスタやダイオードは容量として作用してしまう。受信した入力信号が高い周波数であるほど、より大きな電流がオフ状態のスイッチ素子を介して流れてしまうことになり、受信信号のエネルギーが損なわれてしまう。その結果、受信回路の受信利得が低下してしまう。
【課題を解決するための手段】
【０００７】
発明の一観点によれば、信号線と、前記信号線と固定電位との間を結合する雑音源回路とを含み、前記雑音源回路は、抵抗と、前記抵抗に直列に接続されるスイッチ素子と、前記スイッチ素子に並列に接続される第１のインダクタとを含む雑音発生回路が提供される。
【０００８】
発明の別の一観点によれば、信号線と、前記信号線と固定電位との間を結合する雑音源回路と、前記信号線の信号を入力とする増幅器と、前記増幅器の出力の電力を検出する電力検出回路とを含み、前記雑音源回路は、抵抗と、前記抵抗に直列に接続されるスイッチ素子と、前記スイッチ素子に並列に接続されるインダクタとを含む受信回路が提供される。
【発明の効果】
【０００９】
本願開示の少なくとも１つの実施例によれば、チップに内蔵した状態において入力信号の動作に影響を与えない雑音発生回路、及びそのような雑音発生回路を内蔵した受信回路を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、チップ内蔵型の雑音発生回路の構成の第１の実施例を示す図である。
【図２】図２は、ダイオードとインダクタとの並列接続の動作について説明するための図である。
【図３】図３は、チップ内蔵型の雑音発生回路の構成の第２の実施例を示す図である。
【図４】図４は、図３の回路の雑音指数測定時の動作を示す図である。
【図５】図５は、図３の回路のＲＦ信号入力時の動作を示す図である。
【図６】図６は、負荷側が開放状態となったときのトランスフォーマの特性を説明するための図である。
【図７】図７は、図３に示す回路の変形例を示す図である。
【図８】図８は、受信回路の構成の一例を示す図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１２】
図１は、チップ内蔵型の雑音発生回路の構成の第１の実施例を示す図である。図１に示す雑音発生回路は、信号線２０、ダイオード１１、抵抗素子１２、インダクタ１３、及びチョークインダクタ１４を含む。ダイオード１１、抵抗素子１２、及びインダクタ１３を含む回路部分が雑音源回路１８であり、この雑音源回路１８が、信号線２０とグランド電位（固定電位）との間を結合する。ダイオード１１はスイッチ素子として機能し、抵抗素子１２に直列に接続される。またインダクタ１３は、スイッチ素子として機能するダイオード１１に並列に接続される。
【００１３】
図１の雑音発生回路を無線受信回路等に適用した例の場合、ＲＦ入力端子１０に印加される入力ＲＦ（Radio Frequency）信号は、ＲＦ入力端子１０と容量２０との間を接続する信号線２０、及び容量２１を介して低雑音増幅器２２に入力される。低雑音増幅器２２により、入力ＲＦ（Radio Frequency）信号を増幅する。この低雑音増幅器２２の雑音指数を測定するために、低雑音増幅器２２の入力側に上述の雑音発生回路を設ける。
【００１４】
雑音指数測定時には、端子Ｖｄｉｏに電源電圧（例えば３．３Ｖ）を印加する。電源電圧の印加により、スイッチ素子として機能するダイオード１１がオンし、電流が抵抗素子１２を通って流れる。抵抗素子１２により熱雑音が発生し、この熱雑音が低雑音増幅器２２に印加される。後述するようにして低雑音増幅器２２の出力の雑音電力を測定することで、低雑音増幅器２２の雑音指数を測定することができる。
【００１５】
無線受信回路として動作してＲＦ入力端子１０に信号入力がある場合には、端子Ｖｄｉｏは例えばグランド電位に接続しておく。チョークインダクタ１４は、高周波である入力信号の周波数帯域においては、開放状態に近い状態となり、信号成分が電源電位側に漏れるのを防ぐ。またこの時、ダイオード１１には閾値以下の電圧しか印加されないために、スイッチ素子であるダイオード１１はオフ状態となっている。なおダイオード１１は必要に応じて複数個を縦積み（直列に接続）することにより、所望の閾値電圧を有するスイッチ素子を構成することができる。
【００１６】
ダイオード１１がオフ状態であるとき、ダイオード１１はジャンクション容量Ｃの容量値を有する容量素子と等価となる。従って、インダクタ１３が設けられていないとすると、入力信号の周波数が高いほどダイオード１１のインピーダンスが小さくなり、信号線２０からグランド電位への信号電流の損失が大きくなってしまう。しかしながら図１の雑音源回路にはインダクタ１３がダイオード１１と並列に接続されており、並列共振回路を構成している。即ち、開放状態のスイッチ素子の容量（オフ状態のダイオード１１の容量）とインダクタ１３との並列接続において、信号線２０を伝搬する所定の周波数帯域の信号が共振周波数となるように、インダクタ１３のインダクタンスを選択してある。例えばこの周波数帯域の中心周波数が共振周波数となるようにインダクタ１３のインダクタンスを選択してよい。或いは、例えばキャリア周波数が共振周波数となるようにインダクタ１３のインダクタンスを選択してよい。並列共振回路のインピーダンスは、共振周波数において値が理想的には無限大となるシャープなピークを有する。即ち、共振周波数で動作する並列共振回路においては、無限大に近い電流が回路中をループ状に流れることにより回路両端に大きな電圧を生成しながらも、回路の外部との間で流入及び流出する電流は殆どゼロとなり、開放状態を実現する。これにより、ＲＦ入力信号の電流が信号線２０からグランド電位に流れてしまうのを防ぐことができる。
【００１７】
図２は、ダイオード１１とインダクタ１３との並列接続の動作について説明するための図である。図２（ａ）には、ダイオード１１とインダクタ１３との並列接続回路のＲＦ信号入力動作時の等化回路を示す。上記説明したように、ＲＦ信号入力動作時には、ダイオード１１とインダクタ１３との並列接続回路は、容量ＣとインダクタンスＬとを有する並列共振回路として動作する。従って、並列共振回路は、共振周波数を含むＲＦ信号入力の周波数帯域においてインピーダンスが大きな略開放状態となり、ＲＦ信号入力の電力損失を防ぐことができる。また図２（ｂ）には、ダイオード１１とインダクタ１３との並列接続回路の雑音指数測定時の等化回路を示す。上記説明したように、雑音指数測定時にはダイオード１１がオンして導通状態となることにより、図２（ｂ）に示すような短絡状態の回路となる。これにより電流が抵抗素子１２を通って流れ、抵抗素子１２により発生した熱雑音を低雑音増幅器２２に印加することができる。
【００１８】
なお上記の構成例では、スイッチ素子としてダイオード１１を用いたが、この例に限定されるものではない。スイッチ素子として、例えばトランジスタを用い、トランジスタの制御端子（例えばゲート端子）に適宜制御信号を印加して、スイッチ素子のオン及びオフを制御してもよい。
【００１９】
図３は、チップ内蔵型の雑音発生回路の構成の第２の実施例を示す図である。図３において、図１と同一又は対応する構成要素は同一の番号で参照し、その説明は適宜省略する。図３に示す雑音発生回路は、信号線２０、ダイオード１１、抵抗素子１２、インダクタ１３、チョークインダクタ１４、及びトランスフォーマを構成するインダクタ３１及び３２を含む。ダイオード１１、抵抗素子１２、インダクタ１３、並びにインダクタ３１及び３２を含む回路部分が雑音源回路であり、この雑音源回路が、信号線２０とグランド電位との間を結合する。ダイオード１１はスイッチ素子として機能し、抵抗素子１２に直列に接続される。インダクタ１３は、スイッチ素子として機能するダイオード１１に並列に接続される。インダクタ３１は、信号線２０とグランド電位との間を結合する。インダクタ３２はインダクタ３１と誘導結合され、インダクタ３１及び３２でトランスフォーマを構成する。抵抗素子１２、ダイオード１１、及びインダクタ１３からなる回路部分がインダクタ３２に直列に接続され、当該回路部分とインダクタ３２とを含む回路によりグランド電位と電圧印加端子Ｖｄｉｏとの間を結合する。なお雑音源回路と直列に接続されるチョークインダクタ１４が設けられているが、このチョークインダクタ１４は必ずしも必要な回路ではない。但し、以下に説明する並列共振回路による共振周波数近傍での開放状態が十分でない場合には、チョークインダクタ１４が設けられていることが好ましい。
【００２０】
ダイオード１１とインダクタ１３との並列接続回路は、信号線２０を伝搬する所定の周波数帯域の信号が共振周波数となる並列共振回路を構成している。即ち、開放状態のスイッチ素子の容量（オフ状態のダイオード１１の容量）とインダクタ１３との並列接続において、信号線２０を伝搬する所定の周波数帯域の信号が共振周波数となるように、インダクタ１３のインダクタンスを選択してある。この並列接続回路の動作は図２（ａ）及び（ｂ）に示したとおりである。ＲＦ信号入力動作時には、ダイオード１１とインダクタ１３との並列接続回路は、容量ＣとインダクタンスＬとを有する並列共振回路として動作する。従って、並列接続回路は、共振周波数を含むＲＦ信号入力の周波数帯域においてインピーダンスが大きな略開放状態となる。また雑音指数測定時にはダイオード１１がオンして導通状態となることにより、並列接続回路は、図２（ｂ）に示すような短絡状態の回路となる。
【００２１】
図４は、図３の回路の雑音指数測定時の動作を示す図である。雑音指数測定時には、電圧印加端子Ｖｄｉｏには、電源電圧（例えば３．３Ｖ）を印加する。電源電圧の印加によりスイッチ素子として機能するダイオード（図３のダイオード１１）が短絡状態となるので、電流が抵抗素子１２を通って流れる。抵抗素子１２により熱雑音４１が発生し、この熱雑音４１がインダクタ３１及び３２からなるトランスフォーマを介して熱雑音４２として信号線２０側に発生し、この熱雑音４２が低雑音増幅器２２に印加される。この低雑音増幅器２２の出力の雑音電力を測定することで、低雑音増幅器２２の雑音指数を測定することができる。
【００２２】
図５は、図３の回路のＲＦ信号入力時の動作を示す図である。ＲＦ信号入力時には、電圧印加端子Ｖｄｉｏは、例えばグランド電位に接続する。このとき、ＲＦ信号５１がＲＦ入力端子１０から印加されるが、このＲＦ信号５１の周波数に対して図３のダイオード１１及びインダクタ１３からなる並列共振回路は略開放状態となる。これが図５において開放状態５５として示してある。ＲＦ信号入力時にはインダクタ３２に起電力が発生するので、仮にインダクタ１３が設けられていない場合、ダイオード１１の容量を介して、グランドに接続された電圧印加端子Ｖｄｉｏからインダクタ３２側のグランドまでループ電流が流れてしまう。また仮に電圧印加端子Ｖｄｉｏを開放状態（何れの電位にも接続しない浮遊状態）としても、外部端子である電圧印加端子Ｖｄｉｏまでの経路には寄生容量３５が存在し、この寄生容量３５を介してループ電流が流れてしまう。そこで、図３に示す回路構成では、ダイオード１１及びインダクタ１３からなる並列共振回路を設けることで、図５に示すような開放状態５５を実現している。これにより、ループ電流が流れることを防いでいる。
【００２３】
図６は、負荷側が開放状態となったときのトランスフォーマの特性を説明するための図である。図６において、１次側のコイルの自己インダクタンスがＬ１、２次側のコイルの自己インダクタンスがＬ２として示されている。また１次側に流れる電流がｉ１とし、２次側に流れる電流がｉ２である。また１次コイルと２次コイルとの間の相互インダクタンスがＭである。このとき、１次側の入力電圧をｖ１は、
ｖ１＝ｊωＬ１・ｉ１＋ｊωＭ・ｉ２
となる。従って、１次側コイルの入力端子からみたインピーダンスＺ１は以下の式で表わされる。
【００２４】
Ｚ１＝ｖ１／ｉ１＝ｊωＬ１＋ｊωＭ・ｉ２／ｉ１
なお相互インダクタンスＭは、結合係数をＫとしてＫ・（Ｌ１・Ｌ２）１／２と表わされる。
【００２５】
ここで、トランスフォーマの２次側が開放状態の場合（即ち図６の負荷ＺＬが無限大の場合）、誘導電流ｉ２がゼロとなるので、１次側からみたインピーダンスＺ１は、
Ｚ１＝ｊωＬ１
となる。即ち、２次側が開放状態の場合には、１次側のコイルのみが単体で設けられている場合と等価な状態となる。
【００２６】
従って、図５に示すＲＦ信号入力時には、信号線２０にインダクタ３１単体がシャントインダクタ（グランドに接続されるインダクタ）として設けられている構成と等価な状態となる。インダクタ３１として十分に大きなインダクタンスを有するものを設けておけば、高周波である入力信号５１の周波数帯域においては、開放状態に近い状態となり、信号成分がグランド電位側に漏れるのを防ぐことができる。
【００２７】
また図５に示す回路において、インダクタ３１は、ＥＳＤ（Electrostatic Discharge）保護回路としても動作する。即ち、インダクタ３１は、静電気放電による破壊を防ぐために、チップの端子１０に正又は負の高電圧であるＥＳＤ５２が印加されたときに、電荷をグランドに逃がす経路を提供する。このように静電気のエネルギーをグランドに逃がすことで半導体素子を保護することができる。チップ端子１０への静電気放電により生成されるＥＳＤ５２は、ＲＦ信号５１の周波数と比較して低い周波数側に大部分のエネルギーが分布している。従って、インダクタ３１は、ＲＦ信号５１に対しては開放状態に近い状態を提供するが、ＥＳＤ５２に対しては十分にエネルギーを逃がす放電経路を提供することができる。
【００２８】
図７は、図３に示す回路の変形例を示す図である。図７において、図３と同一の構成要素は同一の番号で参照し、その説明は省略する。図７においては、ダイオード１１の代りにスイッチ素子としてＭＯＳトランジスタ１１Ａが設けられている点が異なる。例えばＰＭＯＳトランジスタを用いた場合、雑音指数測定時にはゲート端子にＬＯＷの電圧を印加して、スイッチ素子をＯＮ状態する。ＲＦ信号入力時には、ゲート端子にＨＩＧＨの電圧を印加して、スイッチ素子をＯＦＦ状態する。この場合も、ソース及びドレインの間に寄生容量が見えるので、インダクタ１３を並列に設けて十分な開放状態とすることが好ましい。
【００２９】
図８は、受信回路の構成の一例を示す図である。図８の受信回路は、低雑音増幅器２２、雑音源回路１００、ミキサ１０１、発振器１０３、増幅器１０２、及びパワー検出器１０４を含む。ＲＦ入力端子１０から入力されたＲＦ信号を低雑音増幅器２２により増幅する。増幅後のＲＦ信号に、発振器１０３で生成されたローカル周波数信号をミキサ１０１により掛け合わせることで、中間周波数信号ＩＦへの周波数変換を行なう。この中間周波数信号ＩＦを増幅器１０２により増幅してから、ＩＦ出力として次段の処理回路等に供給する。このような受信回路において、低雑音増幅器２２の入力側に雑音源回路１００を設ける。この雑音源回路１００は、図１、図３、又は図７に示したような前述の雑音源回路である。雑音指数測定時には、雑音源回路１００により生成した雑音を低雑音増幅器２２に印加し、低雑音増幅器２２の雑音出力の電力をパワー検出器１０４で検出する。そして、パワー検出器１０４で検出した雑音出力電力を示す値を、受信回路外部に出力する。この雑音出力電力を示す値に基づいて、低雑音増幅器２２の雑音指数を決定することができる。
【００３０】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【００３１】
１１  ダイオード
１２  抵抗素子
１３  インダクタ
１４  チョークインダクタ
２０  信号線
２１  容量
２２  低雑音増幅器
３１  インダクタ
３２  インダクタ
【図１】
2011211592.tif 000003
【図２】
2011211592.tif 000004
【図３】
2011211592.tif 000005
【図４】
2011211592.tif 000006
【図５】
2011211592.tif 000007
【図６】
2011211592.tif 000008
【図７】
2011211592.tif 000009
【図８】
2011211592.tif 000010