(57)【要約】【課題】従来のインバータ装置のＰＷＭパルス制御装置では、故障時にパルス未出力による故障であるかの判別が不可能であった為、故障時の故障箇所特定が困難であった。また、故障時にエラー信号を出力してから、パルスを停止する為、エラー信号が出力されない不良を起した場合にパルスを停止できない。【解決手段】最小パルス監視記憶部１９と最小パルス監視カウンタ２０を設け、最小パルスを出力することで、比較器１６からパルス出力されていない場合に、これを検知する。また、フィードバック検出部１８を設けて検知したパルス出力からエラー信号を出力する。更に、エラー出力をＰＷＭパルスの出力段でＡＮＤ論理２４を取る事でエラー出力と同時にパルスを停止する。【選択図】図１
2011004562.tif 000002
【特許請求の範囲】
【請求項１】
記憶部にセットされた設定値とＰＷＭ波形信号とを比較している比較器と、
前記比較器の出力波形の立ち上がりに同期してパルス波形を出力する最小パルス監視カウンタと、
前記比較器の出力波形と、前記最小パルス監視カウンタの出力波形とを比較するＡＮＤ回路と前記ＡＮＤ回路の出力とＰＷＭ波形とを比較し異常を検出するフィードバック検出部と任意の時間フィードバック検出部出力がない場合に異常と見なし、エラー信号を出力する異常検出カウンタと異常検出記憶部と異常時エラー出力部と、前記異常時エラー出力部のエラー出力と前記比較器からの出力ＰＷＭ信号を異常パルス出力停止部によって比較するパルス制御装置において、
前記最小パルス監視カウンタを設ける事により、前記比較器の出力波形と前記比較器の出力波形の立ち上がりに同期して常にパルス波形を出力する前記最小パルス監視カウンタの出力を前記ＡＮＤ回路で比較し、前記フィードバック検出部において一定期間パルス出力がない場合に異常検知し、前述の異常検出カウンタと異常検出記憶部と前記異常時エラー出力部によって、エラー出力され、前記異常時エラー出力部からのエラー出力が’Ｌ’レベルの時に、前記異常パルス出力停止部によりＰＷＭ信号を即座に停止することを特徴とする電力変換装置のパルス制御装置。
【請求項２】
ＰＷＭ信号波形生成手段としては、タイマにてＰＷＭ信号波形を外部より取り込み記憶部にて設定された通流率とを比較器にて比較してＰＷＭ信号波形を作成することを特徴とする請求項１に記載のパルス制御装置。
【請求項３】
監視手段は、比較器からの出力波形を監視し、前記比較器からの出力を、フィードバック検出部でパルス波形と比較し、異常検出カウンタと最小パルス監視記憶部に設定された値に対して異常と判断した場合に、上位の処理装置に報知すると同時にパルス出力を停止する手段を備えたことを特徴とする請求項１に記載のパルス制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス制御装置においてＰＷＭパルス出力がない場合にその異常を検知し、エラー信号を出力するものである。
【背景技術】
【０００２】
インバータ制御装置に用いられている、第３図の従来例のパルス制御装置構成図では、最長オールオフ期間監視カウンタ８と最短オールオフ期間監視カウンタ９によって、ある任意の時間範囲内にＰＷＭ信号パルスが正常範囲内でない事を検出した回数を以上検出カウンタ１２によりカウントアップし、カウント値が任意の回数に達した時、エラー信号を出力するように構成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１６９５７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来例の技術は異常発生時にエラー検出後、エラー信号をＣＰＵへ送り出力パルスを即座に停止する仕組みであるが、マイコン内部のＣＰＵとエラー検出回路間に何らかの異常ありＣＰＵへエラー検出信号が送られない場合、或いはエラー検出が出来なかった場合等に、パルスを即座に停止出来なくなる。
【０００５】
解決しようとする問題点は、パルス制御器からＰＷＭパルス信号が出力されず故障が発生した場合、故障検出後にエラー信号をＣＰＵへ送りパルス出力を即座に停止する仕組みにおいて、故障検出からＣＰＵへ異常信号が送信されないとパルス出力が停止されない点である。
【０００６】
本発明は上記点に着目し、異常検出時にエラー信号を出力すると同時にパルス出力も停止するよう動作するパルス制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電力変換装置のＰＷＭパルス制御装置は、記憶部にセットされた設定値とＰＷＭ波形信号とを比較している比較器と、前記比較器の出力波形の立ち上がりに同期してパルス波形を出力する最小パルス監視カウンタと、前記比較器の出力波形と、前記最小パルス監視カウンタの出力波形とを比較するＡＮＤ回路と前記ＡＮＤ回路の出力とＰＷＭ波形とを比較し異常を検出するフィードバック検出部と任意の時間フィードバック検出部出力がない場合に異常と見なし、エラー信号を出力する異常検出カウンタと異常検出記憶部と異常時エラー出力部と、前記異常時エラー出力部のエラー出力と前記比較器からの出力ＰＷＭ信号を異常パルス出力停止部によって比較するパルス制御装置において、前記最小パルス監視カウンタを設ける事により、前記比較器の出力波形と前記比較器の出力波形の立ち上がりに同期して常にパルス波形を出力する前記最小パルス監視カウンタの出力を前記ＡＮＤ回路で比較し、前記フィードバック検出部において一定期間パルス出力がない場合に異常検知し、前述の異常検出カウンタと異常検出記憶部と前記異常時エラー出力部によって、エラー出力され、前記異常時エラー出力部からのエラー出力が’Ｌ’レベルの時に、前記異常パルス出力停止部によりＰＷＭ信号を即座に停止することを特徴とする。
【０００８】
また、本発明のパルス制御装置では、ＰＷＭ信号波形生成手段としては、タイマにてＰＷＭ信号波形を外部より取り込み記憶部にて設定された通流率とを比較器にて比較してＰＷＭ信号波形を作成することを特徴とする。
【０００９】
また、本発明のパルス制御装置では、監視手段は、比較器からの出力波形を監視し、前記比較器からの出力を、フィードバック検出部でパルス波形と比較し、異常検出カウンタと最小パルス監視記憶部に設定された値に対して異常と判断した場合に、上位の処理装置に報知すると同時にパルス出力を停止する手段を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、比較器より出力されたＰＷＭ信号パルス波形の立ち上がり時に同期して出力される、前記最小パルス出力部からの最小パルス波形によりＰＷＭ信号パルス波形が出力されない場合に、即座に異常を検知して、フィードバック検出部、異常検出カウンタ、異常検出記憶部、ＡＮＤ回路にてエラー信号を上位の処理装置に報知するため、稀に発生する異常を即座に検知し、エラー信号として上位の処理部に報知し、同時にパルス出力を停止することが可能になる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施例のパルス制御装置構成図である。
【図２】図２は、本発明の実施例のパルス制御装置異常検出回路のタイミングチャートである。
【図３】図３は、従来のパルス制御装置構成図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図面を参照して説明する。
【実施例】
【００１３】
図１は、本発明の実施例のパルス制御装置構成図である。  本発明を適用した図１において、パルス制御装置構成図において、マイコン内に最小パルス監視カウンタ２０、とフィードバック検出部１８及び異常検出カウンタ２２、異常出力部２３を設け、ＰＷＭパルス信号が出力されない場合、前記異常検出カウンタ２２より異常を検出し、即座に前記異常出力部２３からパルスを出力することで、速やかに異常を報知することを可能とする。更に、この異常出力部２３からの出力が‘Ｌ’レベルの場合にはＡＮＤ回路２４によりパルス出力を停止する仕組みを可能とする。
【００１４】
また、ＰＷＭ信号波形生成手段としては、タイマ１４にてＰＷＭ信号波形を外部より取り込み記憶部１５にて設定された通流率とを比較器１６にて比較してＰＷＭ信号波形を作成する。
【００１５】
また、監視手段は、比較器１６からの出力波形を監視し、前記の比較器１６からの出力を、フィードバック検出部１８でパルス波形と比較し、異常検出カウンタ２２と最小パルス監視記憶部１９に設定された値に対して異常と判断した場合に、上位の処理装置に報知すると同時にパルス出力を停止する手段を備えている。
【００１６】
図２は、本発明の実施例のパルス制御装置異常検出回路のタイミングチャートである。
図２において、ａは最小パルス監視カウンタ２０の出力、ｂは比較器１６の出力、ｃはＡＮＤ回路２４の出力、ｄはフィードバック検出部１８の出力を示している。最小パルス監視カウンタ２０の出力が一定周期で出力されるのに対し、異常時に、ＡＮＤ回路２４がＰＷＭ信号のパルス出力を出力が停止してエラー信号が出力される。
【００１７】
実施例のパルス制御装置は、前記比較器より出力されたＰＷＭ信号パルス波形の立ち上がり時に同期して出力される、前記最小パルス出力部からの最小パルス波形によりＰＷＭ信号パルス波形が出力されない場合に、即座に異常を検知して、前記フィードバック検出部１８、前記異常検出カウンタ２２、異常検出記憶部２１、ＡＮＤ回路２３にてエラー信号を上位の処理装置に報知する。この為、稀に発生する異常を即座に検知し、エラー信号として上位の処理部に報知し、同時にパルス出力を停止することが可能になる。
【符号の説明】
【００１８】
１  タイマ
２  通隆律記憶部
３  比較器
４  ＡＮＤ回路
５  ＡＮＤ回路
６  ＡＮＤ回路
７  最長オールオフ期間監視記憶部
８  最長オールオフ期間監視カウンタ
９  最短オールオフ期間監視カウンタ
１０  最短オールオフ期間監視記憶部
１１  異常検出記憶部
１２  異常検出カウンタ
１３  ＡＮＤ回路
１５  記憶部
１６  比較器
１７  ＡＮＤ回路
１８  フィードバック検出部
１９  最小パルス監視記憶部
２０  最小パルス監視カウンタ
２１  異常検出記憶部
２２  異常検出カウンタ
２３  ＡＮＤ回路
２４  ＮＡＮＤ回路
【図１】
2011004562.tif 000003
【図２】
2011004562.tif 000004
【図３】
2011004562.tif 000005