(57)【要約】【課題】インバータの制御タイミング毎に導通幅を決定して出力制御を行い加工対象物の加工を行うインバータ制御加工装置において、インバータ駆動の導通幅に急激な変化が発生した場合に、トランスの偏磁が発生し、過大電流が１次側のスイッチング素子に通電され、１次側のスイッチング素子が破損に至るといった課題があった。【解決手段】急激に導通幅が変化した次回の周期の導通幅の動作を監視し、偏磁発生がないようにその導通幅に制限を与えることで、トランス電流値のバランスをとることが可能となり、１次側のスイッチング素子の破損を防ぐことができる。【選択図】図２
2011114963.tif 000002
【特許請求の範囲】
【請求項１】
インバータの制御タイミング毎に導通幅を決定して出力制御を行うインバータ制御方法であって、
ある第１の制御タイミングにおいて出力目標に基づいた導通幅を今回予定導通幅として演算するステップと、
前記第１の制御タイミングの１つ前の制御タイミングでインバータ制御に用いられた導通幅である前回導通幅から前記第１の制御タイミングの２つ前の制御タイミングでインバータ制御に用いられた導通幅である前々回導通幅を減じて差分値を求め前記差分値の絶対値と正負符号を求めるステップと、
前記差分値の絶対値と予め設定された所定閾値とを比較するステップと、
前記差分値の絶対値が前記所定閾値より大きい場合に、前記前回導通幅から前記前々回導通幅を減じた差分値の正負符号と前記今回予定導通幅から前記前回導通幅を減じた差分値の正負符号とを比較するステップと、
前記前回導通幅から前記前々回導通幅を減じた差分値の正負符号と前記今回予定導通幅から前記前回導通幅を減じた差分値の正負符号とが異なる場合には、前記前回導通幅を
前記第１の制御タイミングのインバータ制御に用いられる導通幅とし、前記前回導通幅から前記前々回導通幅を減じた差分値の正負符号と前記今回予定導通幅から前記前回導通幅を減じた差分値の正負符号とが同じ場合には、前記今回予定導通幅を前記第１の制御タイミングのインバータ制御に用いられる導通幅とするステップを備えたインバータ制御方法。
【請求項２】
インバータの制御タイミング毎に導通幅を決定して出力制御を行い、加工対象物の加工を行うインバータ制御加工装置であって、
入力された電力を整流する１次整流部と、
前記１次整流部の出力を平滑する平滑コンデンサと、
スイッチング素子で構成され前記平滑コンデンサにより平滑された電力を交流に変換するインバータ部と、
前記インバータ部の出力を変圧するトランスと、
前記トランスの出力を整流する２次整流部と、
前記インバータ制御加工装置の出力電流を検出する電流検出部と、
前記インバータ制御加工装置の出力電圧を検出する電圧検出部と、
前記インバータ部のスイッチング素子に駆動信号を出力する駆動制御部と、
前記電流検出部の出力および／または前記電圧検出部の出力と出力制御の目標値に基づいて前記インバータ部のスイッチング素子の導通幅を求めて第１の制御タイミングにおける今回予定導通幅である今回導通幅予定値として出力する出力制御部と、
前記出力制御部の出力を入力して前記駆動制御部に導通幅を出力する導通幅制限制御部を備え、
前記導通幅制限制御部は、
前記第１の制御タイミングの１つ前の制御タイミングで前記駆動出力部に出力した導通幅の前回導通幅を前回導通幅記憶値として記憶する前回導通幅記憶部と、
前記第１の制御タイミングの２つ前の制御タイミングで前記駆動出力部に出力した導通幅の前々回導通幅を前々回導通幅記憶値として記憶する前々回導通幅記憶部と、
前記前回導通幅記憶部に記憶されている前回導通幅記憶値から前記前々回導通幅記憶部に記憶されている前々回導通幅記憶値を減じた差分値の絶対値に対する閾値となる所定閾値を設定するための所定閾値設定部と、
前記前々回導通幅記憶値と前記前回導通幅記憶値と前記今回導通幅予定値と前記所定閾値に基づいて前記出力制御部から入力した前記今回導通幅予定値を制限して前記駆動制御部に出力するか否かを判定して導通幅の制限を指示する導通幅制限信号を出力する導通幅制限検出部と、
前記導通幅制限信号に基づいて前記前回導通幅記憶値と前記今回導通幅予定値のいずれを前記駆動制御部に出力するかを切り替える
導通幅切替部を備え、
前記導通幅制限検出部は、
前記前回導通幅記憶値から前記前々回導通幅記憶値を減じた差分値の絶対値が前記所定閾値より大きく、かつ、前記前回導通幅記憶値から前記前々回導通幅記憶値を減じた結果の正負符号と前記今回導通幅予定値から前記前回導通幅記憶値減じた結果の正負符号とが異なる場合には導通幅の制限を指示する導通幅制限信号を出力し、この場合と異なる場合には導通幅の制限を指示しない導通幅制限信号を出力し、
前記導通幅切替部は、
導通幅制限信号が導通幅の制限を指示するものである場合には前記前回導通幅記憶値を前記駆動制御部に出力し、導通幅制限信号が導通幅の制限を指示するものでない場合には前記今回導通幅予定値を前記駆動制御部に出力するインバータ制御加工装置。
【請求項３】
トランスの巻数比は、１次巻数と２次巻数の比が４対１以下である
請求項２記載のインバータ制御加工装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ制御を用いてアーク溶接やプラズマ切断等の加工を行うインバータ制御加工装置およびインバータ制御に関するものである。
【背景技術】
【０００２】
近年、スパッタの低減やビード概観の向上を図るため、多様な溶接電流の波形制御方法が提案されている。波形制御方法によっては、急激な電流出力の変化が必要となる。その実現のため、高いインバータ周期（例えば、１００ｋＨｚ等）で動作するインバータ制御加工装置が実現されている。
【０００３】
急激な電流指令変化に対して、インバータ制御加工装置が応答すると、インバータ駆動の導通幅に急激な変化が生じる。すると、トランス電流値の正逆のバランスが崩れ、トランスが偏磁を発生し、過大電流が１次側のスイッチング素子に通電され、１次側のスイッチング素子が破損に至る場合があった。
【０００４】
偏磁を防止する対策としては、インバータの正逆導通の１周期中の導通幅を、サンプルホールド回路を用いて固定することで、１周期中のトランス電流値をバランスし、偏磁が発生することのない安定した制御を行う技術が知られている（例えば、特許文献１参照）。
【０００５】
図３と図４を用いて、従来から慣用されている偏磁防止制御の動作に関して説明する。
【０００６】
図３は、従来のインバータ制御加工装置の一例である溶接装置の概略構成を示す図である。図４は、従来のインバータ制御における導通幅の時間変化とトランス電流の時間変化を示す図である。
【０００７】
図３のように構成された溶接装置について、図４を用いてその動作を説明する。なお、インバータ制御加工装置の一例である短絡とアークを繰り返して溶接を行う消耗電極式アーク溶接装置について説明する。
【０００８】
図３において、１は１次整流で部であり、２は平滑コンデンサであり、３はインバータ部であり、４はトランスであり、５は２次整流部であり、６は電流検出部であり、７は電圧検出部であり、８は出力制御部であり、９は駆動制御部であり、１６は導通幅制限制御部である。また、インバータ部３は、第１のスイッチング素子ＴＲ１、第２のスイッチング素子ＴＲ２と、第３のスイッチング素子ＴＲ３と、第４のスイッチング素子ＴＲ４を備えている。なお、１００１は溶接装置を示している。
【０００９】
また、図３において、２０は母材であり、２１はトーチであり、２２は消耗性の電極であり、２３は外部機器である。
【００１０】
図３において、配電盤等の外部機器２３から給電される商用電源入力（２００Ｖ等）は、ダイオード等で構成される１次整流部１で整流され、電解コンデンサ等で構成される平滑コンデンサ２により直流電圧に変換される。そして、インバータ部３のインバータ駆動により、トランス４にトランス電流ｉを通電し、溶接に適した高周波交流に変換される。
【００１１】
インバータ部３は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等で構成される第１から第４のスイッチング素子ＴＲ１からＴＲ４により構成される。そして、これらのスイッチング素子は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）およびドライバ等で構成される駆動制御部９により、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｅ  Ｍｏｄｕｌａｔｉｏｎ）動作やフェーズシフト動作により駆動され、インバータ動作を行う。
【００１２】
そして、ダイオード等で構成される２次整流部５により整流され、トーチ２１の内部に設けられた図示しない給電チップを介して、消耗電極ワイヤである電極２２にプラス出力が給電され、電極２２の先端とマイナス給電された母材２０との間でアークを発生させて溶接を行う。
【００１３】
また、ＣＴ（Ｃｕｒｒｅｎｔ  Ｔｒａｎｓｆｏｒｍｅｒ）等で構成される電流検出部６は、溶接電流を検出する。電極２２と母材２０の間の電圧を測定する電圧検出部７は、溶接電圧を検出する。
【００１４】
ＣＰＵやＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）およびＡＤＣ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）等で構成される出力制御部８は、電流検出部６と電圧検出部７の出力を入力し、インバータの制御タイミング（インバータのスイッチング動作タイミング）に同期して、短絡中の短絡溶接制御やアーク中のアーク溶接制御といった溶接に適した出力指令を作成し、出力目標に基づいて電流フィードバックおよび／または電圧フィードバック演算を行い、インバータ部３のスイッチング素子ＴＲ１からＴＲ４の導通幅を算出し、今回導通幅予定値として出力する。
【００１５】
ＣＰＵやＤＳＰで構成される導通幅制限制御部１６は、出力制御部８の出力を入力して駆動制御部９に導通幅を出力する。
【００１６】
ＣＰＵやＤＳＰやサンプルホールド回路で構成される従来の導通幅制限制御部１６は、今回導通幅予定値をインバータの正逆導通の１周期（インバータ制御タイミング２回分）中保持し、１周期毎に保持値を更新する。
【００１７】
次に、図４を用いて、図３に示す溶接装置の動作について説明する。
【００１８】
図４は、従来のインバータ制御における導通幅の時間変化とトランス電流の時間変化を示す図である。図４（ａ）は、導通幅の時間変化を示している。図４（ｂ）は、トランス電流値ｉの時間変化を示している。なお、図４において、ｔ１からｔ１２は、各々時刻を示している。
【００１９】
図４（ａ）において、演算上の導通幅の目標値である出力制御部８が出力する今回導通幅予定値の時間変化を○印（白丸，予定値）により示している。また、導通幅制限制御部１６がインバータ部３を制御する駆動制御部９に出力する今回導通幅の時間変化を●印（黒丸，確定値）により示している。
【００２０】
図４（ａ）において、例えば、時刻ｔ３における今回導通幅の確定方法について説明する。従来の制御方法では、時刻ｔ２と時刻ｔ３の導通幅は同じ値となるように制御される。そのため、時刻ｔ３の今回導通幅予定値が、図４（ａ）の時刻ｔ３に示す○印の値のように更新されても、時刻ｔ３の今回導通幅は、図４（ａ）の時刻ｔ３に示す●印の値のように、図４（ａ）の時刻ｔ２の●印の値と同値となり、時刻ｔ３に○印で示す今回導通幅予定値とは異なる値となる。
【００２１】
このように、時刻ｔ２の導通幅と時刻ｔ３の導通幅は、必ず対で同じ値になる。これにより、正逆導通の１周期中のトランス電流値はバランスが取れ、偏磁が発生することのない安定した制御が可能となる。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開昭６０−０７６２７８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
しかし、従来のインバータ制御加工装置では、インバータ制御の正逆１周期中の導通幅が同値に固定されることで、出力応答が遅くなり、制御性能が悪くなるといった課題がある。
【００２４】
そして、制御性能を上げるためにインバータ制御毎に導通幅を更新すると、インバータ駆動の導通幅に急激な変化が発生し、この場合、トランス電流値の正逆のバランスが崩れ、トランスが偏磁を発生し、過大電流が１次側のスイッチング素子に通電され、ＩＧＢＴ等の１次側のスイッチング素子が破損に至るといった問題が生じる。
【００２５】
本発明は、溶接出力制御の制御を急激に行ってもトランスの偏磁が発生しないことで、ＩＧＢＴやＭＯＳＦＥＴ等の出力制御素子の破壊を抑制し、かつ、高速な溶接電力制御を可能とすることで良好な溶接性能が得ることができるインバータ制御方法およびインバータ制御装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
上記課題を解決するために、本発明のインバータ制御方法は、インバータの制御タイミング毎に導通幅を決定して出力制御を行うインバータ制御方法であって、ある第１の制御タイミングにおいて出力目標に基づいた導通幅を今回予定導通幅として演算するステップと、前記第１の制御タイミングの１つ前の制御タイミングでインバータ制御に用いられた導通幅である前回導通幅から前記第１の制御タイミングの２つ前の制御タイミングでインバータ制御に用いられた導通幅である前々回導通幅を減じて差分値を求め前記差分値の絶対値と正負符号を求めるステップと、前記差分値の絶対値と予め設定された所定閾値とを比較するステップと、前記差分値の絶対値が前記所定閾値より大きい場合に、前記前回導通幅から前記前々回導通幅を減じた差分値の正負符号と前記今回予定導通幅から前記前回導通幅を減じた差分値の正負符号とを比較するステップと、前記前回導通幅から前記前々回導通幅を減じた差分値の正負符号と前記今回予定導通幅から前記前回導通幅を減じた差分値の正負符号とが異なる場合には、前記前回導通幅を前記第１の制御タイミングのインバータ制御に用いられる導通幅とし、前記前回導通幅から前記前々回導通幅を減じた差分値の正負符号と前記今回予定導通幅から前記前回導通幅を減じた差分値の正負符号とが同じ場合には、前記今回予定導通幅を前記第１の制御タイミングのインバータ制御に用いられる導通幅とするステップを備えたものである。
【００２７】
また、本発明のインバータ制御加工装置は、インバータの制御タイミング毎に導通幅を決定して出力制御を行い、加工対象物の加工を行うインバータ制御加工装置であって、入力された電力を整流する１次整流部と、前記１次整流部の出力を平滑する平滑コンデンサと、スイッチング素子で構成され前記平滑コンデンサにより平滑された電力を交流に変換するインバータ部と、前記インバータ部の出力を変圧するトランスと、前記トランスの出力を整流する２次整流部と、前記インバータ制御加工装置の出力電流を検出する電流検出部と、前記インバータ制御加工装置の出力電圧を検出する電圧検出部と、前記インバータ部のスイッチング素子に駆動信号を出力する駆動制御部と、前記電流検出部の出力および／または前記電圧検出部の出力と出力制御の目標値に基づいて前記インバータ部のスイッチング素子の導通幅を求めて第１の制御タイミングにおける今回予定導通幅である今回導通幅予定値として出力する出力制御部と、前記出力制御部の出力を入力して前記駆動制御部に導通幅を出力する導通幅制限制御部を備え、前記導通幅制限制御部は、前記第１の制御タイミングの１つ前の制御タイミングで前記駆動出力部に出力した導通幅の前回導通幅を前回導通幅記憶値として記憶する前回導通幅記憶部と、前記第１の制御タイミングの２つ前の制御タイミングで前記駆動出力部に出力した導通幅の前々回導通幅を前々回導通幅記憶値として記憶する前々回導通幅記憶部と、前記前回導通幅記憶部に記憶されている前回導通幅記憶値から前記前々回導通幅記憶部に記憶されている前々回導通幅記憶値を減じた差分値の絶対値に対する閾値となる所定閾値を設定するための所定閾値設定部と、前記前々回導通幅記憶値と前記前回導通幅記憶値と前記今回導通幅予定値と前記所定閾値に基づいて前記出力制御部から入力した前記今回導通幅予定値を制限して前記駆動制御部に出力するか否かを判定して導通幅の制限を指示する導通幅制限信号を出力する導通幅制限検出部と、前記導通幅制限信号に基づいて前記前回導通幅記憶値と前記今回導通幅予定値のいずれを前記駆動制御部に出力するかを切り替える導通幅切替部を備え、前記導通幅制限検出部は、前記前回導通幅記憶値から前記前々回導通幅記憶値を減じた差分値の絶対値が前記所定閾値より大きく、かつ、前記前回導通幅記憶値から前記前々回導通幅記憶値を減じた結果の正負符号と前記今回導通幅予定値から前記前回導通幅記憶値減じた結果の正負符号とが異なる場合には導通幅の制限を指示する導通幅制限信号を出力し、この場合と異なる場合には導通幅の制限を指示しない導通幅制限信号を出力し、前記導通幅切替部は、導通幅制限信号が導通幅の制限を指示するものである場合には前記前回導通幅記憶値を前記駆動制御部に出力し、導通幅制限信号が導通幅の制限を指示するものでない場合には前記今回導通幅予定値を前記駆動制御部に出力するものである。
【００２８】
また、本発明のインバータ制御加工装置は、上記に加えて、トランスの巻数比は、１次巻数と２次巻数の比が４対１以下としたものである。
【発明の効果】
【００２９】
以上のように、本発明によれば、溶接出力制御の制御を急激に行ってもトランスの偏磁を抑制することで、ＩＧＢＴやＭＯＳＦＥＴ等の出力制御素子の破壊を抑制し、かつ、高速な溶接電力制御を可能とすることで良好な溶接性能を得ることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態１におけるインバータ制御加工装置の概略構成を示す図
【図２】（ａ）本発明の実施の形態１における導通幅の時間変化を示す図（ｂ）本発明の実施の形態１におけるトランス電流の時間変化を示す図（ｃ）本発明の実施の形態１における導通幅の差分値の時間変化を示す図（ｄ）本発明の実施の形態１における導通幅の差分値の絶対値の時間変化を示す図（ｅ）本発明の実施の形態１における導通幅制御信号の時間変化を示す図
【図３】従来のインバータ制御加工装置の概略構成を示す図
【図４】（ａ）従来のインバータ制御におけるスイッチング素子の導通幅の時間変化を示す図（ｂ）従来のインバータ制御におけるトランス電流の時間変化を示す図
【発明を実施するための形態】
【００３１】
（実施の形態１）
本実施の形態について、図１と図２を用いて説明する。
【００３２】
図１は、本実施の形態におけるインバータ制御加工装置の概略構成を示す図である。図２は導通幅等の時間変化を示す図である。図２（ａ）は導通幅の時間変化を示し、図２（ｂ）はトランス電流の時間変化を示し、図２（ｃ）は導通幅の差分値の時間変化を示し、図２（ｄ）は導通幅の差分値の絶対値の時間変化を示し、図２（ｅ）は導通幅制御信号の時間変化を示している。
【００３３】
以下、インバータ制御加工装置の一例として、短絡とアークを繰り返して溶接を行う消耗電極式アーク溶接装置について説明する。そして、図１に示すインバータ制御加工装置の動作について、図２を用いて説明する。
【００３４】
図１において、１は１次整流部であり、２は平滑コンデンサであり、３はインバータ部であり、４はトランスであり、５は２次整流部であり、６は電流検出部であり、７は電圧検出部であり、８は出力制御部であり、９は駆動制御部であり、１５は導通幅制限制御部である。
【００３５】
なお、導通幅制限制御部１５は、導通幅切替部１０と、導通幅制限検出部１１と、前回導通幅記憶部１２と、前々回導通幅記憶部１３と、所定閾値設定部１４を備えている。
【００３６】
また、インバータ部３は、第１のスイッチング素子ＴＲ１と、第２のスイッチング素子ＴＲ２と、第３のスイッチング素子ＴＲ３と、第４のスイッチング素子ＴＲ４を備えている。
【００３７】
なお、ｉは、トランス電流を示しており、１０１は、溶接装置を示している。
【００３８】
また、出力制御部８の出力や、前回導通幅記憶部１２の記憶内容や、前々回導通幅記憶部１３の記憶内容等は、制御タイミング毎に更新されるものである。
【００３９】
また、図１において、２０は母材であり、２１はトーチであり、２２は消耗性の電極であり、２３は外部機器である。
【００４０】
図１において、配電盤等の外部機器２３から給電される商用電源入力（２００Ｖ等）は、ダイオード等で構成される１次整流部１で整流され、電解コンデンサ等で構成される平滑コンデンサ２により直流電圧に変換される。そして、インバータ部３のインバータ駆動により、トランス４にトランス電流ｉを通電し、溶接に適した高周波交流に変換される。
【００４１】
インバータ部３は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）等で構成される第１から第４のスイッチング素子ＴＲ１からＴＲ４により構成される。そして、これらのスイッチング素子は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やドライバ等で構成される駆動制御部９によって、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｅ  Ｍｏｄｕｌａｔｉｏｎ）動作やフェーズシフト動作等により駆動され、インバータ動作を行う。
【００４２】
そして、トランス４が出力する高周波交流出力は、ダイオード等で構成される２次整流部５により整流され、トーチ２１の内部に設けられた図示しない給電チップを介して消耗電極ワイヤである電極２２にプラス出力が給電され、電極２２の先端とマイナス給電された母材２０との間でアークを発生させて溶接を行う。
【００４３】
ＣＴ（Ｃｕｒｒｅｎｔ  Ｔｒａｎｓｆｏｒｍｅｒ）等で構成される電流検出部６は、溶接電流を検出する。電極２２と母材２０の間の電圧を測定する電圧検出部７は、溶接電圧を検出する。
【００４４】
ＣＰＵやＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）およびＡＤＣ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）等で構成される出力制御部８は、電流検出部６および／または電圧検出部７の出力を入力し、インバータの制御タイミング（例えば１００ｋＨｚ）に同期して、短絡中の短絡溶接制御やアーク中のアーク溶接制御といった溶接に適した出力指令を作成し、出力目標に基づいて電流フィードバックおよび／または電圧フィードバックおよび／または電力フィードバック演算を行い、インバータ部３のスイッチング素子ＴＲ１からＴＲ４の導通幅を算出し、今回導通幅予定値として出力する。
【００４５】
そして、ＣＰＵやＤＳＰで構成される導通幅制限制御部１５は、出力制御部８の出力を入力して駆動制御部９に導通幅を出力する。なお、出力する導通幅についての詳細は後述する。また、導通幅制限制御部１５は、ＣＰＵやＤＳＰで構成される導通幅切替部１０とＣＰＵやＤＳＰで構成される導通幅制限検出部１１と、ＣＰＵやＤＳＰで構成される前回導通幅記憶部１２と、ＣＰＵやＤＳＰで構成される前々回導通幅記憶部１３と、ＣＰＵやＤＳＰで構成される所定閾値設定部１４とで構成される。
【００４６】
また、前回導通幅記憶部１２は、或る第１の制御タイミングの１つ前の制御タイミングで駆動出力部９に出力した導通幅を記憶し、前回導通幅記憶値として出力する。前々回導通幅記憶部１３は、前記或る第１の制御タイミングの２つ前の制御タイミングで駆動出力部９に出力した導通幅を記憶し、前々回導通幅記憶値として出力する。なお、前回導通幅記憶部１２の記憶内容と前々回導通幅記憶部１３は、制御タイミング毎に更新される。
【００４７】
所定閾値設定部１４は、前回導通幅記憶部１２に記憶されている前回導通幅記憶値から前々回導通幅記憶部１３に記憶されている前々回導通幅記憶値を減じた差分値の絶対値に対する閾値となる所定閾値Ｓ１（例えば最大導通幅の３０％の導通幅等）を設定するためのものである。
【００４８】
導通幅制限検出部１１は、前々回導通幅記憶値と前回導通幅記憶値と今回導通幅予定値と所定閾値Ｓ１を入力する。そして、前回導通幅記憶値から前々回導通幅記憶値を減じた差分値の絶対値が所定閾値Ｓ１より大きく、かつ、前回導通幅記憶値から前々回導通幅記憶値を減じた結果の正負符号と今回導通幅予定値から前回導通幅記憶値を減じた結果の正負符号とが異なる場合には、導通幅の制限を指示する導通幅制限信号（オン）を出力し、この場合と異なる場合には、導通幅の制限を指示しない導通幅制限信号（オフ）を出力するものである。
【００４９】
導通幅切替部１０は、導通幅制限検出部１１が出力する導通幅制限信号に基づいて、導通幅制限信号が導通幅の制限を指示するものである場合（オンの場合）には、前回導通幅記憶値を駆動制御部９に出力する。一方、導通幅制限信号が導通幅の制限を指示するものでない場合（オフの場合）には、今回導通幅予定値を駆動制御部９に出力するものである。
【００５０】
次に、図２を用いて、溶接装置１０１の動作について説明する。図２は制御タイミング毎の導通幅等の時間変化を示す図である。
【００５１】
図２（ａ）は、導通幅の時間変化を示している。図２（ｂ）は、トランス電流値ｉの時間変化を示している。図２（ｃ）は、導通幅の差分値の時間変化を示している。図２（ｄ）は、導通幅の差分値の絶対値の時間変化を示しており、Ｓ１は導通幅の差分値の絶対値に対する所定閾値を示している。図２（ｅ）は、導通幅制御信号の時間変化を示している。なお、図２において、ｔ１からｔ１２は制御タイミングの時刻を示している。
【００５２】
図２（ａ）は、或る時刻の或る制御タイミングである第１の制御タイミングにおける出力制御部８が出力する今回導通幅予定値の時間変化（各タイミングにおける予定値）を、○印（白丸，予定値）で示している。さらに、導通幅切替部１０が駆動制御部９に出力する今回導通幅の時間変化（各タイミングにおける確定値）を、●印（黒丸，確定値）で示している。なお、○印を●印よりも大きく記載している。
【００５３】
図２（ｂ）は、各時刻におけるトランス電流値ｉの時間変化を示している。
【００５４】
図２（ｃ）は、出力制御部８が出力した今回導通幅予定値（予定値）から前回導通幅記憶部１２に記憶されている前回導通幅記憶値を減じた差分値の時間変化を○印（白丸）で示している。また、導通幅切替部１０が駆動制御部９に出力した今回導通幅（確定値）から前回導通幅記憶値を減じた差分値の時間変化を●印（黒丸）で示している。
【００５５】
図２（ｄ）は、今回導通幅と前回導通幅記憶値の差分値の絶対値の時間変化を●印（黒丸）で示している。
【００５６】
ここで、例えば、時刻ｔ４を或る第１の制御タイミングとした場合ついて説明する。
【００５７】
導通幅制限検出部１１は、前回導通幅記憶値（図２（ａ）に示す時刻ｔ３における●印の値）から前々回導通幅記憶値（図２（ａ）に示す時刻ｔ２における●印の値）を減算した差分値（図２（ｃ）に示す時刻ｔ３における●印の値）を算出する。
【００５８】
そして、導通幅制限検出部１１は、この差分値の絶対値（図２（ｄ）に示す時刻ｔ３における●印の値）が、所定閾値設定部１４で設定された所定閾値Ｓ１より大きく、かつ、今回導通幅予定値（図２（ａ）に示す時刻ｔ４における○印の値）から前回導通幅記憶値（図２（ａ）に示す時刻ｔ３における●印の値）を減算した差分値（図２（ｃ）に示す時刻ｔ４における○印の値）の正負符号（＋値）と、前回導通幅記憶値（図２（ａ）に示す時刻ｔ３における●印の値）から前々回導通幅記憶値（図２（ａ）に示す時刻ｔ２おける●印の値）を減算した差分値（図２（ｃ）に示す時刻ｔ３における●印の値）の正負符号（−値）と、を算出して比較し、正負符号同士が異なる場合には、図２（ｅ）における時刻ｔ４に示すように、導通幅制限信号をオンにして出力する。そして、後述するように、この信号により駆動制御部９に出力する導通幅に制限を与える。
【００５９】
この制限の結果、図２（ａ）に示すように、時刻ｔ４における今回導通幅（図２（ａ）に示す時刻ｔ４における●印の値）は、前回の導通幅（図２（ａ）に示す時刻ｔ３における●印の値）と同じ値になるように制限される。
【００６０】
なお、図２（ｂ）では、模式的に、トランス電流値ｉを導通幅に比例した出力として示している。
【００６１】
また、図２（ａ）に示すように、時刻ｔ３と時刻ｔ４における今回導通幅が同値となることにより、図２（ｂ）に示すように、時刻ｔ３と時刻ｔ４のトランス電流値ｉはバランスがとれ、偏磁が発生し難い状況となる。
【００６２】
なお、トランス４は、１次巻数と２次巻数の比が４対１以下であるトランスでもよい。
【００６３】
また、トランス４のコアの材料は、電磁鋼板でもよく、あるいはフェライト等でもよい。
【００６４】
また、インバータ周期は、５０Ｈｚ程度のものでもよい。
【００６５】
また、所定閾値設定部１４で設定する所定閾値Ｓ１は、前回導通幅の例えば３０％の値となるように、インバータ周期に同期して更新される値でもよい。
【００６６】
以上のように、本実施の形態によれば、次の周期の導通幅予定値を監視し、大きく導通幅が変化して偏磁が発生しやすい場合には、その導通幅を制限することでトランス電流値のバランスをとる。これにより、トランス４が磁気飽和状態（偏磁）となることを防ぐことができ、スイッチング素子ＴＲ１からＴＲ４に過大な電流が流れて破壊に至ることを防止することができる。
【００６７】
なお、本実施の形態では、消耗電極式短絡溶接について説明したが、ＴＩＧ溶接機やプラズマ切断機に適用しても同様の効果を実現することができる。
【産業上の利用可能性】
【００６８】
以上のように、本発明は、溶接出力制御の制御を急激に行ってもトランスの偏磁が抑制され、ＩＧＢＴやＭＯＳＦＥＴ等の出力制御素子の破壊を抑制し、かつ、高速な溶接電力制御を行うことが可能となることで良好な溶接結果を得ることができ、消耗電極式アーク溶接施工を行う例えば自動車業界といった特に高品質の溶接性能を重視している業界におけるインバータ制御方法およびインバータ制御加工装置として産業上有用である。
【符号の説明】
【００６９】
１      １次整流部
２      平滑コンデンサ
３      インバータ部
４      トランス
５      ２次整流部
６      電流検出部
７      電圧検出部
８      出力制御部
９      駆動制御部
１０    導通幅切替部
１１    導通幅制限検出部
１２    前回導通幅記憶部
１３    前々回導通幅記憶部
１４    所定閾値設定部
１５    導通幅制限制御部
１６    導通幅制限制御部
２０    母材
２１    トーチ
２２    電極
２３    外部機器
１０１  溶接装置
１００１  溶接装置
ＴＲ１  第１のスイッチング素子
ＴＲ２  第２のスイッチング素子
ＴＲ３  第３のスイッチング素子
ＴＲ４  第４のスイッチング素子
ｉ      トランス電流値
Ｓ１    所定閾値
ｔｎ    時刻
【図１】
2011114963.tif 000003
【図２】
2011114963.tif 000004
【図３】
2011114963.tif 000005
【図４】
2011114963.tif 000006