(57)【要約】【課題】例えばアクティブマトリクス基板等の半導体装置用基板の製造方法において、省資源及び低コストの要請に対応しつつ基板におけるたわみを抑制すると共に、ＴＦＴにおける光リーク電流の発生を低減する。【解決手段】半導体装置用基板の製造方法は、基板（１０）上に、チャネル領域を有するように半導体層（３０ａ）を形成する工程と、基板上に、半導体層に電気的に接続されるように第１の導電膜（８）を形成する工程と、第１の導電膜より上層側に、基板上におけるコンタクトホール（４０）が形成されるべき一の領域を除く他の領域に絶縁材料を塗布することにより、層間絶縁膜（３３）及びコンタクトホールを形成する工程と、層間絶縁膜より上層側に、コンタクトホールを埋めるように且つチャネル領域に基板上で平面的に見て少なくとも部分的に重なるように第２の導電膜（９）を形成する工程とを含む。【選択図】図５
2011107576.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、チャネル領域を有する半導体層と、該半導体層に電気的に接続された第１の導電膜と、前記半導体層及び前記第１の導電膜より上層側に層間絶縁膜を介して配置されると共に、該層間絶縁膜を貫通するコンタクトホールを介して前記第１の導電膜に電気的に接続された第２の導電膜とを備える半導体装置用基板を製造する半導体装置用基板の製造方法であって、
前記基板上に、前記チャネル領域を有するように前記半導体層を形成する工程と、
前記基板上に、前記半導体層に電気的に接続されるように前記第１の導電膜を形成する工程と、
前記第１の導電膜より上層側に、前記基板上における前記コンタクトホールが形成されるべき一の領域を除く他の領域に絶縁材料を塗布することにより、前記層間絶縁膜及び前記コンタクトホールを形成する工程と、
前記層間絶縁膜より上層側に、前記コンタクトホールを埋めるように且つ前記チャネル領域に前記基板上で平面的に見て少なくとも部分的に重なるように前記第２の導電膜を形成する工程と
を含むことを特徴とする半導体装置用基板の製造方法。
【請求項２】
前記第２の導電膜を形成する工程は、前記第２の導電膜を遮光性材料から形成することを特徴とする請求項１に記載の半導体装置用基板の製造方法。
【請求項３】
前記半導体層を形成する工程は、前記半導体層を、前記基板上の表示領域における複数の画素の各々に形成し、
前記第２の導電膜を形成する工程は、前記第２の導電膜を、前記画素毎に設けられた画素電極として形成する
ことを特徴とする請求項１又は２に記載の半導体装置用基板の製造方法。
【請求項４】
請求項１から請求項３のいずれか一項に記載の半導体装置用基板の製造方法によって製造されたことを特徴とする半導体装置用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置用基板の製造方法、及び半導体装置用基板の技術分野に関する。
【背景技術】
【０００２】
この種の半導体装置用基板の一例として、例えばアクティブマトリクス駆動方式の電気泳動表示装置等の表示装置に用いられ、基板上に、画素電極と、この画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング素子としての薄膜トランジスター（ＴＦＴ：Thin Film Transistor）とを備えてなるアクティブマトリクス基板がある。以上の構成要素は、基板上に積層構造をなして形成される。各構成要素は層間絶縁膜によって各層に分け隔てられて配置されると共に、層間絶縁膜に形成されたコンタクトホール（或いは「スルーホール」とも呼ばれる）を介して適宜電気的に接続される（例えば特許文献１及び２参照）。
【０００３】
このようなコンタクトホールは、典型的には、例えば特許文献１に開示されているように、基板の全面に形成された絶縁膜を部分的にエッチングによって開孔することにより形成される。また、例えば特許文献２には、パターニングされた層間絶縁膜間の隙間をコンタクトホールとして利用する技術が開示されている。また、例えば特許文献３には、層間絶縁膜を印刷法によって形成する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１０３５８４号公報
【特許文献２】特開２００６−１７３６１６号公報
【特許文献３】特開２００９−３８３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、コンタクトホールを形成するために、基板の全面に亘って層間絶縁膜を形成すると、その形成過程において層間絶縁膜内に発生する応力により基板にたわみが生じてしまうおそれがあるという技術的問題がある。また、パターニングを行う際に基板の全面に形成された絶縁膜の一部が排除されて無駄になってしまうため、省資源及び低コストの要請に反するという技術的問題点もある。更に、上述したようなアクティブマトリクス基板では、画素スイッチング素子としてのＴＦＴが光に曝されると、光リーク電流が生じることによって、コントラストが低下するなど、表示品質が低下してしまうおそれがあるという技術的問題点もある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、例えばアクティブマトリクス基板等の半導体装置用基板の製造方法であって、省資源及び低コストの要請に対応しつつ基板におけるたわみを抑制可能であると共に、ＴＦＴにおける光リーク電流の発生を低減可能な半導体装置用基板の製造方法、及び半導体装置用基板を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置用基板の製造方法は上記課題を解決するために、基板上に、チャネル領域を有する半導体層と、該半導体層に電気的に接続された第１の導電膜と、前記半導体層及び前記第１の導電膜より上層側に層間絶縁膜を介して配置されると共に、該層間絶縁膜を貫通するコンタクトホールを介して前記第１の導電膜に電気的に接続された第２の導電膜とを備える半導体装置用基板を製造する半導体装置用基板の製造方法であって、前記基板上に、前記チャネル領域を有するように前記半導体層を形成する工程と、前記基板上に、前記半導体層に電気的に接続されるように前記第１の導電膜を形成する工程と、前記第１の導電膜より上層側に、前記基板上における前記コンタクトホールが形成されるべき一の領域を除く他の領域に絶縁材料を塗布することにより、前記層間絶縁膜及び前記コンタクトホールを形成する工程と、前記層間絶縁膜より上層側に、前記コンタクトホールを埋めるように且つ前記チャネル領域に前記基板上で平面的に見て少なくとも部分的に重なるように前記第２の導電膜を形成する工程とを含む。
【０００８】
本発明に係る半導体装置用基板の製造方法によって製造される半導体装置用基板は、例えば、電気泳動表示装置等の表示装置に用いられる、基板上の表示領域における複数の画素の各々に画素スイッチング素子としてのＴＦＴが設けられるアクティブマトリクス基板であり、基板上に例えばＴＦＴを構成する半導体層を典型的には複数備える。例えば、基板上にゲート電極が、半導体層のチャネル領域にゲート絶縁膜を介して対向するように、半導体層の上層側或いは下層側に配置されることによりＴＦＴが構成される。第１の導電膜は、基板上において、半導体層に電気的に接続されるように形成されている。尚、第１の導電膜は半導体層に電気的に接続されている限りにおいて、半導体層に直接的に接続されていてもよいし、中継層等を介して間接的に接続されていてもよい。第２の導電膜は、半導体層及び第１の導電膜より上層側に層間絶縁膜を介して配置されている。層間絶縁膜は、半導体層及び第１の導電膜と、第２導電膜との間に介在している。第２の導電膜は、該層間絶縁膜を貫通するコンタクトホールを介して第１の導電膜に電気的に接続されている。
【０００９】
本発明に係る半導体装置用基板の製造方法によれば、先ず、基板上に半導体層及び第１の導電膜を形成する。次に、半導体層及び第１の導電膜より上層側に、基板上におけるコンタクトホールが形成されるべき一の領域を除く他の領域に絶縁材料を塗布することにより、層間絶縁膜及びコンタクトホールを形成する。ここで、「塗布することにより形成する」とは、例えばインクジェット法等の塗布法によって形成されることを意味する。塗布法としては、例えば、スクリーン印刷、オフセット印刷、グラビア印刷等の各種印刷方法や、絶縁膜を特定の領域内に部分的に形成可能なバーコート法、スプレー法等のウエット法、製膜ガスを特定の領域に照射する方法など、特定の領域に部分的に製膜可能な各種手法を用いてもよい。即ち、最終的に基板上の一領域に直接的に形成可能な方法である限りにおいて、何ら限定されない。
【００１０】
本発明では特に、層間絶縁膜は、半導体層に第１の導電膜を介して電気的に接続される第２の導電膜との位置関係によって特定される、コンタクトホールが形成されるべき一の領域を除く他の領域に形成される。つまり、基板上におけるコンタクトホールが形成されるべき一の領域を除く他の領域に絶縁材料を塗布することによって、当該一の領域のみが開口した形状を有する層間絶縁膜を形成する。このような開口した領域は、導電性の材料で埋めることによって上層側に形成された他の導電膜に電気的に接続させることが可能であるため、実質的にコンタクトホールとして機能する。よって、本発明によれば、第１及び第２の導電膜間を電気的に絶縁する層間絶縁膜を形成すると同時に、コンタクトホールの形成も可能となる。
【００１１】
ここで、例えば層間絶縁膜をエッチングによって開孔することによりコンタクトホールを形成する場合、一度、基板の全体に層間絶縁膜を形成した後に、層間絶縁膜の一部をエッチンングにより除去する。そのため、この場合には、本発明のように絶縁膜を塗布することにより層間絶縁膜及びコンタクトホールを形成する場合に比べて、製造工程における工程数が増加してしまい、製造コストの増大につながってしまう。また、この場合、エッチングによって層間絶縁膜にコンタクトホールを形成する際、コンタクトホールが形成される領域から排除される層間絶縁膜が無駄になってしまい、製造コストが増大してしまう。しかるに本発明によれば、このような無駄となる材料が存在しないため、層間絶縁膜及びコンタクトホールを形成するために必要となる絶縁材料の量を極力抑えることができる。その結果、省資源及び低コストの要請に対応した半導体装置用基板を製造することができる。更には、基板の全体に亘って層間絶縁膜を形成することがないので、基板に生じるたわみを抑制することができる。
【００１２】
また、本発明に係る半導体装置用基板の製造方法によれば、層間絶縁膜より上層側に、コンタクトホールを埋めるように第２の導電膜を形成する。つまり、第２の導電膜がコンタクトホールを介して第１の導電膜に電気的に接続されるように、第２導電膜の一部をコンタクトホール内に第１の導電膜に至るまで形成する。
【００１３】
本発明では特に、第２の導電膜は、チャネル領域に基板上で平面的に見て少なくとも部分的に重なるように形成される。第２の導電膜は、半導体層より上層側に形成されているため、このようにチャネル領域に少なくとも部分的に重なるように形成することによって、第２の導電膜より上側から半導体層のチャネル領域に向かって入射しようとする光を遮光することができる。よって、例えば、半導体層が構成するＴＦＴにおける光リーク電流の発生を抑制することができる。
【００１４】
尚、光リーク電流の発生をより効果的に抑制するためには、チャネル領域のみならず、基板上における半導体層が形成された領域を含む極力広い領域に亘って第２の導電膜を形成するとよい。例えば、半導体層より十分に広い領域に亘って第２の導電膜を形成すると、チャネル領域のみならず半導体層全体に対し、上層側から入射しようとする光だけでなく、斜め横方向から入射しようとする光に対しても遮光することができるため、より効果的である。
【００１５】
以上説明したように、本発明に係る半導体装置用基板の製造方法によれば、省資源及び低コストの要請に対応しつつ基板におけるたわみを抑制することができると共に、半導体層が構成するＴＦＴにおける光リーク電流の発生を低減することができる。
【００１６】
本発明の半導体装置用基板の製造方法の一態様では、前記第２の導電膜を形成する工程は、前記第２の導電膜を遮光性材料から形成する。
【００１７】
この態様によれば、第２の導電膜は、例えばアルミニウム等の光透過率の比較的小さい遮光性材料から形成される。第２の導電膜は、基板上で平面的に見て、チャネル領域に少なくとも部分的に重なるように形成されるため、第２の導電膜より上側から半導体層のチャネル領域に向かって入射しようとする光を良好に遮光することができる。例えば、上述のアクティブマトリクス基板を製造する場合に適用すると、画素スイッチング用のＴＦＴを構成する半導体層を良好に遮光することができ、光リーク電流の発生による画素電極の電位保持特性の低下を、効果的に抑制或いは防止することができる。
【００１８】
本発明の半導体装置用基板の製造方法の他の態様では、前記半導体層を形成する工程は、前記半導体層を、前記基板上の表示領域における複数の画素の各々に形成し、前記第２の導電膜を形成する工程は、前記第２の導電膜を、前記画素毎に設けられた画素電極として形成する。
【００１９】
この態様によれば、基板上に、画素電極と、この画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング素子としてのＴＦＴとを備えてなるアクティブマトリクス基板を製造することができる。第２の導電膜は画素毎に設けられた画素電極として形成され、基板上で平面的に見て、チャネル領域に少なくとも部分的に重なるように形成されるため、チャネル領域に向かって上層側から入射しようとする光を良好に遮光することができる。その結果、ＴＦＴにおける光リーク電流の発生による画素電極の電位保持特性の低下を、効果的に抑制或いは防止することができる。
【００２０】
本発明の半導体装置用基板は上記課題を解決するために、上述した本発明に係る半導体装置用基板の製造方法（但し、各種態様を含む）によって製造される。
【００２１】
本発明の半導体装置用基板によれば、上述した本発明に係る半導体装置用基板の製造方法によって製造されるので、省資源及び低コストの要請に対応しつつ基板におけるたわみを抑制することができると共に、半導体層が構成するＴＦＴにおける光リーク電流の発生を低減することができる。
【００２２】
本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。
【図面の簡単な説明】
【００２３】
【図１】本実施形態に係る電気泳動表示パネルの全体構成を示すブロック図である。
【図２】本実施形態に係る電気泳動表示パネルの画素の回路図である。
【図３】本実施形態に係る電気泳動表示パネルの表示部における画素の拡大平面図である。
【図４】図３のＡ−Ａ’線断面図である。
【図５】本実施形態に係るアクティブマトリクス基板の製造方法を示す工程断面図である。
【発明を実施するための形態】
【００２４】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の半導体装置用基板の一例であるアクティブマトリクス基板を備えるアクティブマトリクス駆動方式の電気泳動表示パネルを例にとる。
【００２５】
＜電気泳動表示パネル＞
本実施形態に係る電気泳動表示パネルについて、図１から図４を参照して説明する。
【００２６】
先ず、本実施形態に係る電気泳動表示パネルの全体構成について、図１及び図２を参照して説明する。
【００２７】
図１は、本実施形態に係る電気泳動表示パネルの全体構成を示すブロック図である。
【００２８】
図１において、本実施形態に係る電気泳動表示パネル１は、ｍ行×ｎ列分の画素２０がマトリクス状（二次元平面的）に配列された表示部１０ａを有する。表示部１０ａには、ｍ本の走査線１１（即ち、走査線Ｙ１、Ｙ２、…、Ｙｍ）と、ｎ本のデータ線６（即ち、データ線Ｘ１、Ｘ２、…、Ｘｎ）とが互いに交差するように設けられている。ｍ本の走査線１１は、行方向（即ち、Ｘ方向）に延在し、ｎ本のデータ線６は、列方向（即ち、Ｙ方向）に延在している。画素６０は、ｍ本の走査線１１とｎ本のデータ線６との交差に対応するように配置されている。
【００２９】
電気泳動表示パネル１は、これらの画素６０を駆動するために必要な走査信号及び画像信号を供給するための走査線駆動回路１０４及びデータ線駆動回路１０１を備える。
【００３０】
走査線駆動回路１０４は、走査線Ｙ１、Ｙ２、…、Ｙｍの各々に走査信号をパルス的に順次供給する。一方、データ線駆動回路１０１は、走査線駆動回路１０４からの走査信号の供給タイミングに同期するように、データ線Ｘ１、Ｘ２、…、Ｘｎに画像信号を供給する。画像信号は、高電位レベル（以下「ハイレベル」という。例えば５Ｖ）又は低電位レベル（以下「ローレベル」という。例えば０Ｖ）の２値的なレベルをとる。
【００３１】
尚、本実施形態では、走査線駆動回路１０４及びデータ線駆動回路１０１を電気泳動表示パネルに内蔵する形態を採っているが、ＣＯＦ（chip on film）等に貼り付けられた外付けのＩＣとして、外部に設けられていてもよい。
【００３２】
図２は、本実施形態に係る電気泳動表示パネル１の表示部１０ａにおける一の画素６０の回路図である。
【００３３】
図２において、画素６０は、互いに対向するように配置された一対の基板（即ち、後述する素子基板及び対向基板）の表面に夫々形成された画素電極９及び対向電極２１間に電気泳動素子５０が挟持されることによって、諧調表示を行うことが可能なように構成されている。
【００３４】
ここで、電気泳動素子５０は、電気泳動粒子を夫々含んでなる複数のマイクロカプセルから構成されている。マイクロカプセルは、例えば、被膜の内部に分散媒と、複数の白色粒子と、複数の黒色粒子とが封入されてなる。被膜は、マイクロカプセルの外殻として機能し、ポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアゴム等の透光性を有する高分子樹脂から形成されている。分散媒は、白色粒子及び黒色粒子をマイクロカプセル内（言い換えれば、被膜内）に分散させる媒質であり、例えば、水や、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ペンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロヘキサン、メチルシクロヘキサン等の脂環式炭化水素、ベンゼン、トルエンや、キシレン、ヘキシルベンゼン、へブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１、２−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩やその他の油類を単独で又は混合して用いることができる。また、分散媒には、界面活性剤が配合されてもよい。白色粒子は、例えば、二酸化チタン、亜鉛華（酸化亜鉛）、三酸化アンチモン等の白色顔料からなる粒子（高分子或いはコロイド）であり、例えば負に帯電されている。黒色粒子は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子或いはコロイド）であり、例えば正に帯電されている。このため、白色粒子及び黒色粒子は、画素電極９と対向電極２１との間の電位差によって発生する電場によって、分散媒中を移動することができる。
【００３５】
尚、これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。
【００３６】
画素６０の各々は、画素スイッチング用のＴＦＴ３０と、保持容量７０とを備えている。
【００３７】
ＴＦＴ３０は、そのゲートが走査線１１に電気的に接続されており、そのソースがデータ線６に電気的に接続されており、そのドレインが画素電極９に接続されている。ＴＦＴ３０は、データ線駆動回路１０１（図１参照）からデータ線６を介して供給される画像信号を、走査線駆動回路１０４（図１参照）から走査線１１を介してパルス的に供給される走査信号に応じたタイミングで、画素電極９に出力する。
【００３８】
保持容量７０は、一対の電極（具体的には、図４を参照して後述する容量電極７１及び中継層８）間に、容量絶縁膜７２が挟持されることによって構築されている。ここで、一対の電極のうち一方の電極（具体的には、後述する中継層８）はＴＦＴ３０のドレイン及び画素電極９に電気的に接続されており、他方の電極（具体的には後述する容量電極７１）は所定の電位に保持された共通電位線３００に電気的に接続されている。ここで、共通電位線３００の電位は、一定値であってもよいし、一定又は不定の周期で変動してもよい。このように、画素６０に対して並列に保持容量７０を設けることによって、画素電極９の画像信号に対する保持特性を向上させることができる。尚、保持容量７０がなくとも画素の保持特性を十分確保することが可能な場合には、保持容量７０を設けなくともよい。
【００３９】
次に、本実施形態に係る電気泳動表示パネル１の表示部１０ａの具体的な構成について、図３及び図４を参照して説明する。
【００４０】
図３は、本実施形態に係る電気泳動表示パネル１の表示部１０ａにおける画素６０の拡大平面図である。図４は、図３のＡ−Ａ’線断面図である。尚、図３及び図４では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００４１】
図４において、素子基板１０は本発明に係る「基板」の一例であり、厚さ０．５ｍｍのＰＥＴからなる素子基板１０上にはＴＦＴ３０が形成されている。ＴＦＴ３０は、素子基板１０上で平面的に見て、Ｘ方向に延在するように形成された走査線１１と、Ｙ方向に延在するように形成されたデータ線６との交差に対応するように、画素６０（図２参照）毎に配置されている。ＴＦＴ３０は、厚さ５０ｎｍのペンタセンからなる半導体層３０ａ、厚さ２００ｎｍのＡｌからなるゲート電極３０ｂ及び３００ｎｍのポリイミドからなるゲート絶縁膜３０ｃから構築されている。尚、本実施形態におけるＴＦＴ３０は、下層側から順にゲート電極３０ｂ、ゲート絶縁膜３０ｃ及び半導体層３０ａが積層されてなる、所謂ボトムゲート型のＴＦＴである。尚、半導体層３０ａは本発明に係る「半導体層」の一例である。
【００４２】
ゲート電極３０ｂは、ゲート絶縁膜３０ｃを介して、半導体層３０ａのチャネル領域３０ａ２に対向するように形成されている。図３に示すように、ゲート電極３０ｂは素子基板１０上に形成された走査線１１の一部として形成されている。本実施形態では、主にＸ方向に沿って形成された走査線１１のうち、素子基板１０上において平面的に見た場合に半導体層３０ａに重なる一の領域において、Ｙ方向に部分的に突出するように形成された走査線１１の部分がゲート電極３０ｂとして機能する。
【００４３】
ゲート電極３０ｂの上層側には、ゲート絶縁膜３０ｃが形成される。
【００４４】
半導体層３０ａは、ゲート絶縁膜３０ｃの上に形成されている。半導体層３０ａは、ソース領域３０ａ１、チャネル領域３０ａ２及びドレイン領域３０ａ３を有しており、チャネル領域３０ａ２は、ゲート絶縁膜３０ｃを介してゲート電極３０ｂに対向するように設けられている。尚、半導体層３０ａにおいて、ソース領域３０ａ１及びチャネル領域３０ａ２間、若しくはチャネル領域３０ａ２及びドレイン領域３０ａ３間にＬＤＤ（Lightly Doped Drain）領域が形成されてもよい。半導体層がペンタセンのような有機半導体や酸化物半導体の場合はソース領域３０ａ１、ドレイン領域３０ａ３に不純物を導入しなくともオーミックコンタクトが取れ、良好なＴＦＴ特性が得られる事が知られており、不純物のドーピングを行うことなく、ソース、ドレイン領域３０ａ１、３０ａ３が形成できる。
【００４５】
また、素子基板１０上には、走査線１１が形成されている。走査線１１の上層側には、層間絶縁膜３１を介してデータ線６が形成されている。データ線６は、その一部が半導体層３０ａのソース領域３０ａ１に電気的に接続されている。
【００４６】
２００ｎｍのＡｕからなる中継層８は、その一部が半導体層３０ａのドレイン領域３０ａ３に電気的に接続されている。中継層８は、他の一部が、上層側の層間絶縁膜３３に形成されたコンタクトホール４０を介して、画素電極９に電気的に接続されている。尚、中継層８は本発明に係る「第１の導電膜」の一例であり、厚さ１μｍのアクリルからなる層間絶縁膜３３は本発明に係る「層間絶縁膜」の一例であり、コンタクトホール４０は、本発明に係る「コンタクトホール」の一例である。このように、ゲート電極３０ｂに走査信号が供給されるタイミング（即ち、ＴＦＴ３０がオン状態にされるタイミング）で、ソース領域３０ａ１に供給された画像信号がドレイン領域３０ａ３から出力されることによって、中継層８を介して画素電極９に画像信号が印加されるように積層構造が形成されている。尚、画素電極９は、本発明に係る「第２の導電膜」の一例である。
【００４７】
本実施形態では特に、画素電極９は、素子基板１０上で平面的に見て、チャネル領域３０ａ２を含む半導体層３０ａに重なる領域より広い領域に亘って形成されている。仮に、半導体層３０ａが光に曝されると、光リーク電流の発生によって画素電極９の電位保持特性が低下してしまうおそれがある。本実施形態では、このように光リーク電流の増加を引き起こしやすいチャネル領域３０ａを含む半導体層３０ａ全体に対して重なるように、画素電極９を形成しているため、半導体層３０ａにおける光リーク電流の発生を効果的に抑制することができる。
【００４８】
尚、本実施形態では、半導体層３０ａより十分に広い領域に亘って画素電極９が形成されているので、半導体層３０ａ全体に対し、上層側から入射しようとする光だけでなく、斜め横方向から入射しようとする光に対しても良好に遮光することができる。
【００４９】
コンタクトホール４０は、層間絶縁膜３３の開口部３５として形成されている。つまり、コンタクトホール４０はその他の領域に層間絶縁膜３３を塗布法によって形成することによってできた開口部３５である。尚、層間絶縁膜３３及びコンタクトホール４０の形成方法については後に詳述する。
【００５０】
尚、図３において層間絶縁膜３３はコンタクトホール４０を除く素子基板１０の表面全体に形成されている。図３では特に、コンタクトホール４０の縁部を実線４０’として示している。
【００５１】
また、中継層８は、容量絶縁膜７２を介して下層側に形成された容量電極７１と共に、保持容量７０を形成する。容量電極７１は共通電位線３００（図２参照）に電気的に接続されることによって所定の電位に保持されている。これにより、ＴＦＴ３０の保持特性を効果的に向上させることができる。
【００５２】
＜製造方法＞
上述した実施形態に係る電気泳動表示パネルが備えるアクティブマトリクス基板の製造方法について、図５を参照して説明する。尚、本実施形態に係るアクティブマトリクス基板は、上述したように、素子基板１０及び該素子基板１０上の積層構造からなる。
【００５３】
図５は、第１実施形態に係るアクティブマトリクス基板の製造方法の一例を、順を追って示す工程断面図である。
【００５４】
まず、素子基板１０として、厚さ０．５ｍｍのＰＥＴ(ポリエチレンテレフタレート)を材料として形成されたフィルム基板を用意する。尚、素子基板１０の材料として、例えば、ＰＥＳ（ポリエーテルスルホン）、ポリエーテルイミド、ポリエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ＰＣ（ポリカーボネート）、芳香族ポリエステル（液晶ポリマー）、ＴＡＣ（セルローストリアセレート）及びＣＡＰ（セルロースアセテートポロピオネート）等を採用することにより、有機絶縁基板を素子基板１０として用いてもよい。特に素子基板１０として有機絶縁基板を採用した場合、電気泳動表示パネルの軽量化や、フレキシビリティの向上に貢献することができるため、好ましい。また、ガラス、シリコン及び金属薄版等の無機絶縁基板を素子基板１０として用いてもよい。
【００５５】
尚、素子基板１０の表面上には下地膜を形成してもよい。下地膜の材料としては、例えば、ポリイミド等の有機絶縁材料やシリコン窒化膜等の無機性材料を採用するとよい。このように下地膜を形成すると、素子基板１０の表面に存在する凹凸を平坦化することができる共に、素子基板１０からの出ガスや、外部から素子基板１０を通過して侵入しようとするガス及び水分等を効果的に遮断することができるため、上層側に良質な積層構造を形成することができるようになる。
【００５６】
次に、図５（ａ）に示すように、素子基板１０上に厚さ２００ｎｍのＡｌからなる走査線１１、ゲート電極３０ｂ及び容量電極７１をそれぞれ形成する。走査線１１、ゲート電極３０ｂ及び容量電極７１は、例えば、素子基板１０の表面全体に亘って形成された一の導電膜をエッチング等によってパターニングすることによって、同一機会に形成するとよい。この場合、走査線１１、ゲート電極３０ｂおよび容量電極７１を共通の工程で形成することができるので、工程数の削減によって製造コストの削減に貢献することが可能となる。
【００５７】
走査線１１、ゲート電極３０ｂ及び容量電極７１の材料としては、例えば、金、銅及びアルミニウム等並びにそれらの合金などの金属材料であってもよいし、カーボンナノチューブ、グラフェン、ＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料であってもよい。本実施形態では、ゲート電極３０ｂの膜厚は、５ｎｍから５０μｍ程度になるように形成されている。
【００５８】
尚、走査線１１、ゲート電極３０ｂ及び容量電極７１は、層間絶縁膜３３、例えばインクジェット法等の塗布法によって形成してもよい。この場合、パターニングによって形成される場合のように形成過程において排除されることによって無駄になる材料が生じないため、省資源及び低コストに貢献できる。
【００５９】
続いて、図５（ｂ）に示すように、走査線１１上に層間絶縁膜３１、ゲート電極３０ｂ上に厚さ３００ｎｍのポリイミドからなるゲート絶縁膜３０ｃ、容量電極７１上に同じく厚さ３００ｎｍのポリイミドからなる容量絶縁膜７２を形成する。図３に示すようにゲート絶縁膜３０ｃと層間絶縁膜３１とは１つの連続した膜となっている。ここで、層間絶縁膜３１、ゲート絶縁膜３０ｃ及び容量絶縁膜７２は、例えば、素子基板１０の表面全体に亘って形成された一の絶縁膜をエッチング等によってパターニングすることによって、同一機会に形成してもよい。この場合、層間絶縁膜３１、ゲート絶縁膜３０ｃ及び容量絶縁膜７２を共通の工程で形成することができるので、工程数の削減によって製造コストの削減に貢献することが可能となる。
【００６０】
層間絶縁膜３１、ゲート絶縁膜３０ｃ及び容量絶縁膜７２の材料としては、例えば、ポリビニルアセテート、ポリメチルメタクリレート、ポリスチレン、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン、フッ素系ポリマー或いはポリイソブチレンに代表されるポリオレフィン系ポリマー及びＰＶＰ（Poly-4-vinylphenol）−ＯＴＳ（octadecyltrichlorosilane）並びにこれらの共重合体や、感光性樹脂等の有機絶縁材料や、酸化シリコン及び窒化シリコン等の無機材料を採用してもよい。
【００６１】
尚、ゲート絶縁膜３０ｃ、層間絶縁膜３１は、上層側に形成される半導体層３０ａ、中継層８、データ線６と、下層側に形成されるゲート電極３０ｂ、走査線１１、容量電極７１とが電気的にショートすることを防止するため、素子基板１０上で平面的に見て、ゲート電極３０ｂより広い領域に亘って形成されている。
【００６２】
尚、層間絶縁膜３１、ゲート絶縁膜３０ｃ及び容量絶縁膜７２は、例えば、後述する層間絶縁膜３３と同様に、例えばインクジェット法等の塗布法によって形成してもよい。この場合、パターニングによって形成される場合のように形成過程において排除されることによって無駄になる材料が生じないため、省資源及び低コストに貢献できる。更に、層間絶縁膜３１、ゲート絶縁膜３０ｃ及び容量絶縁膜７２の材料及び膜厚等を個別に設定しても良い。この場合は３つの絶縁膜は独立の層となる。
【００６３】
次に、図５（ｃ）に示すように、ゲート絶縁膜３０ｃ上に厚さ５０ｎｍのペンタセンからなる半導体層３０ａを形成する。ここで、半導体層３０ａは、ゲート絶縁膜３０ｃが形成された後、連続して形成されるとよい。つまり、ゲート絶縁膜３０ｃが形成された後、他の工程を間に介在させずに、極力間の時間をおかずに半導体層３０ａを形成するとよい。このように半導体層３０ａを形成することにより、ゲート絶縁膜３０ｃ及び半導体層３０ａ間の接触領域に、不純物による汚染や物理的化学的なダメージを負うことを防止することができ、高性能なＴＦＴ３０を形成することができる。
【００６４】
半導体層３０ａは、ペンタセンを材料として形成されている。尚、半導体層３０ａの他の材料として、ナフタレン、アントラセン、テトラセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン等又はこれらの誘導体のような低分子の有機半導体材料や、ポリーＮ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ（ｐ−フェニレンビニレン）、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレンービチオフェン共重合体、フルオレンーアリールアミン共重合体又はこれらの誘導体のような高分子の有機半導体材料や、これらのうち１種又は２種以上の組み合わせを採用してもよい。また、ＩＧＺＯ、ＺｎＯ、ＴｉＯ２、ＡｌＺｎＳｎＯ等の酸化物半導体や、シリコン等の無機半導体を、半導体層３０ａの材料として採用してもよい。
【００６５】
次に、図５（ｄ）に示すように、半導体層３０ａのソース領域３０ａ１に電気的に接続されるように厚さ２００ｎｍのＡｕからなるデータ線６を形成すると共に、半導体層３０ａのドレイン領域３０ａ３に電気的に接続されるように中継層８を形成する。本実施形態では、例えば、素子基板１０の表面全体に亘って形成された一の導電膜をエッチング等によってパターニングすることによって、データ線６及び走査線１１は同一機会に形成される。この場合、データ線６及び走査線１１を共通の工程で形成することができるので、工程数の削減によって製造コストの削減に貢献することが可能となる。データ線６、中継層８に用いられる材料はゲート電極３０ｂと同じものを用いてもよい。
【００６６】
続いて、図５（e）に示すように、データ線６及び中継層８よりも上層側に厚さ１μｍのアクリルからなる層間絶縁膜３３を形成する。この際、本実施形態では特に、層間絶縁膜３３を、素子基板１０上で平面的に見て、開口部３５において中継層８が露出するように、塗布法により形成する。つまり、後述する画素電極９が中継層８に電気的に接続するためのコンタクトホール４０に相当する空間が残存するように、その周辺領域に絶縁材料を塗布することにより、層間絶縁膜３３を形成する。層間絶縁膜３３の材料はゲート絶縁膜３３と同じものを用いても良い。またその膜厚は１００ｎｍから１０μｍまでのものを用いても良い。
【００６７】
本実施形態では特に、層間絶縁膜３３は塗布法の一種であるインクジェット法によって形成される。尚、層間絶縁膜３３の形成方法としては、例えば、スクリーン印刷、オフセット印刷、グラビア印刷等の各種印刷方法や、絶縁膜を特定の領域内に部分的に形成可能なバーコート法、スプレー法等のウエット法、製膜ガスを特定の領域に照射する方法など、特定の領域に部分的に製膜可能な各種手法を用いてもよい。
【００６８】
続いて、図５（ｆ）に示すように、層間絶縁膜３３の上層側に、画素電極９を例えばアルミニウム等の遮光性材料から形成する。この際、画素電極９を層間絶縁膜３３の開口部３５を埋めるように形成する。これにより、画素電極９は開口部３５の底に位置する中継層８に電気的に接続される。この際、更に、画素電極９を、素子基板１０上で平面的に見て、チャネル領域３０ａ２を含む半導体層３０ａより広い領域に亘って形成する。このように画素電極９を形成することによって、画素電極９の上層側或いは斜め横方向から半導体層３０ａに向かって入射しようとする入射光を遮光することができる。その結果、半導体層３０ａにおける光リーク電流の発生を効果的に抑制することが可能となる。
【００６９】
本実施形態では特に、上述したように、画素電極９が例えばアルミニウム等の遮光性材料から形成されるので、半導体層３０ａを良好に遮光することができる。尚、画素電極９は、例えばＩＴＯ（Indium Tin Oxide）等から形成されてもよい。画素電極９は遮光性を有すればゲート電極３０ｂと同じ材料を用いても良い。
【００７０】
本実施形態に記載した膜厚は一例であり、他の値としても良い。
【００７１】
以上説明した各工程を経ることによって、素子基板１０上に積層構造を形成することで、上述のアクティブマトリクス基板を製造することができる。
【００７２】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う半導体装置用基板の製造方法、及び半導体装置用基板もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【００７３】
６…データ線、８…中継層、１０…素子基板、１１…走査線、３０…ＴＦＴ、３１、３２、３３、３４…層間絶縁膜、３５…開口部、４０…コンタクトホール、７０…保持容量、７１…容量電極、７２…容量絶縁膜
【図１】
2011107576.tif 000003
【図２】
2011107576.tif 000004
【図３】
2011107576.tif 000005
【図４】
2011107576.tif 000006
【図５】
2011107576.tif 000007