(57)【要約】【課題】画素サイズの微細化に伴う飽和信号量のばらつきを抑制できる固体撮像装置を提供する。【解決手段】画素共有単位がアレイ状に配列された画素部と、画素共有単位の各転送トランジスタの転送ゲート電極に接続されて、上面から見て水平方向に延長しかつ垂直方向に並行して配列された転送配線３５〜３８を有する。さらに、上面から見て画素共有単位内の所要の転送配線に隣接して、転送配線と並行して配列された並行配線５７〜６０を有する。そして、並行配線に、転送ゲート電極の電位変動を抑制する電圧が供給される。【選択図】図１
2011114324.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換部に転送トランジスタを除く他の１つの画素トランジスタ群を共有させた画素共有単位がアレイ状に配列された画素部と、
前記画素共有単位の各転送トランジスタの転送ゲート電極に接続されて、上面から見て水平方向に延長しかつ垂直方向に並行して配列された転送配線と、
上面から見て前記画素共有単位内の所要の転送配線に隣接して、前記転送配線と並行して配列された並列配線と
を有し、
前記並列配線に、転送ゲート電極の電位変動を抑制する電圧が供給される
固体撮像装置。
【請求項２】
前記画素共有単位が、２×２ｎ画素（ｎは正の整数）共有で構成され、
前記並行配線は、前記画素共有単位内の複数の転送配線の最外転送配線に隣接して配列され、
少なくとも一方の並列配線にパルス電圧が供給される
請求項１記載の固体撮像装置。
【請求項３】
各転送トランジスタの前記転送配線が、同じ層のメタル層または上下隣接する層のメタル層で形成され、
前記並行配線が、前記転送配線と同じ層のメタル層または前記転送配線の上下いずれかに隣接する層のメタル層で形成される
請求項１または２記載の固体撮像装置。
【請求項４】
上面から見て、前記転送配線間及び前記転送配線と前記並行配線間に配列され水平方向に延長するシールド配線を有し、
前記シールド配線の電位が一定電位あるいはフローティング電位である
請求項１乃至３のいずれかに記載の固体撮像装置。
【請求項５】
前記最外側転送配線の外側に、異なる層のメタル層で形成された２つの並行配線を有し、
前記２つの並行配線の一方にパルス電圧が供給され、他方に一定電圧が供給される
請求項１乃至４のいずれかに記載の固体撮像装置。
【請求項６】
前記最外側転送配線に隣接して配列され、転送配線と同じ層のメタル層で形成されてパルス電圧が供給される並行配線と、
前記転送配線及び前記並行配線とは異なる層のメタル層で形成されて前記転送配線及び前記並行配線を横切るように垂直方向に配列された他の配線と
を有する
請求項２記載の固体撮像装置。
【請求項７】
上面からみて、前記転送配線間及び前記転送配線と前記並行配線間に配列され水平方向に延長するシールド配線を有し、
前記シールド配線の電位が固定電位あるいはフローティング電位である
請求項６記載の固体撮像装置。
【請求項８】
前記画素共有単位が２×２画素共有で構成され、
垂直方向に隣接する２画素の転送ゲート電極が共通電極で形成され、
前記垂直方向に隣接する２画素の転送配線の間にシールド配線が形成され、
前記シールド配線に一定電圧またはパルス電圧が供給される
請求項１記載の固体撮像装置。
【請求項９】
前記画素共有単位が、画素を垂直方向に配列した４画素共有あるいは２画素共有で構成され、
転送配線間にシールド配線が配列され、
前記シールド配線に一定電圧またはパルス電圧が供給される
請求項１記載の固体撮像装置。
【請求項１０】
前記少なくとも１本の転送配線が前記光電変換部上を通って配列される
請求項１乃至９のいずれかに記載された固体撮像装置。
【請求項１１】
上面から見て、少なくとも１本の転送配線が水平方向に配列される光電変換部上を通るように配列され、
複数層の配線を有する配線層が光入射面と反対側に形成されて裏面照射型に構成された
請求項１乃至１０のいずれかに記載の固体撮像装置。
【請求項１２】
複数層の配線を有する配線層が光入射面側に形成されて表面照射型に構成された
請求項１乃至１０のいずれかに記載の固体撮像装置。
【請求項１３】
光電変換部と画素トランジスタとからなる単位画素がアレイ状に配列された画素部と、
各単位画素の前記画素トランジスタを構成する転送トランジスタの転送ゲート電極に接続されて、上面から見て水平方向に延長しかつ垂直方向に並行して配列された転送配線と、
最外側転送配線に隣接して上面から見て前記転送配線と並行して配列された並列配線と
を有し、
少なくとも一方の並列配線にパルス電圧が供給される
固体撮像装置。
【請求項１４】
上面から見て、転送配線間及び前記転送配線と前記並行配線間に配列され水平方向に延長するシールド配線を有し、
前記シールド配線の電位が一定電位あるいはフローティング電位である
請求項１３記載の固体撮像装置。
【請求項１５】
固体撮像装置と、
前記固体撮像装置のフォトダイオードに入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路と
を備え、
前記固体撮像装置は、請求項１乃至１４のいずれかに記載された固体撮像装置で構成される
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、及びこの固体撮像装置を備えたカメラ等に適用される電子機器に関する。
【背景技術】
【０００２】
固体撮像装置として、ＣＭＯＳ固体撮像装置が知られている。ＣＭＯＳ固体撮像装置は、電源電圧が低く、低消費電力のため、デジタルスチルカメラ、デジタルビデオカメラ、さらにカメラ付き携帯電話などの各種携帯端末機器、等に使用されている。
【０００３】
ＣＭＯＳ固体撮像装置は、光電変換部であるフォトダイオードと複数の画素トランジスタからなる画素が複数、規則性をもって２次元アレイ状に配列された画素部と、画素部の周辺に配置された周辺回路部とを有して構成される。
【０００４】
従来の表面照射型ＣＭＯＳ固体撮像装置は、光学的な観点から画素部に設けられた配線を光電変換部であるフォトダイオード上になるべく配置しないように、配線と配線の間隔を最小デザインルールで規定した間隔にして構成するのが一般的である。
【０００５】
表面照射型ＣＭＯＳ固体撮像装置では、一般的に蓄積時間が長い場合や入射光量が大きい場合に、フォトダイオードでの蓄積電荷がフォトダイオードの容量を超えてオーバーフローし、ブルーミングと呼ばれる現象が発生し、画質劣化の一因となっていた。そのため、縦型オーバーフローと呼ばれる基板側に電荷を逃がす構造にして、ブルーミング防止に対処している。すなわち、転送ゲートがオフになっている状況で、ポテンシャルが低い電位となるように設計し、飽和信号量Ｑｓの低下を防ぐと共に、先の転送ゲートの電位変動に対してほとんど影響しないように設計し、飽和信号量のばらつきを回避している。
【０００６】
また、最近は裏面照射型ＣＭＯＳ固体撮像装置が注目されている（特許文献１、２参照）。裏面照射型ＣＭＯＳ固体撮像装置では、光入射が配線を配置した側とは反対側の基板裏面になることで、画素部の配線はフォトダイオード上にも配置することが可能になり、レイアウト自由度が飛躍的に向上する。画素サイズの微細化に伴い、複数のフォトダイオードに転送トランジスタを除く他の１つの画素トランジスタ群を共有させた画素共有方式のＣＭＯＳ体撮像装置も知られている（特許文献３、４参照）。
【０００７】
画素サイズが１．５μｍ程度までは画素共有方式によって配線と配線の間隔をそれほど密にせずともレイアウトすることが可能である。また、裏面照射型ＣＭＯＳ固体撮像装置では、ブルーミング対策として、横型オーバーフローを形成することが一般的である。横型オーバーフローは、転送ゲート下からフローティングディフージョン部を通じて電荷を逃がすようにしている。裏面照射型ＣＭＯＳ固体撮像装置では、横型オーバーフロー構造の影響で転送ゲートの電位変動に対して不利である。しかし、画素サイズが大きいときには転送配線間の間隔を比較的大きくとれることや、画素開口率が最大にはならないが転送配線間の間隔をとりやすい共有方式を採用することで転送配線間のカップリングを比較的小さくし、上記問題を回避してきた。すなわち、画素サイズが大きいと配線間隔が密になることがないので、転送配線間のカップリングによる転送ゲートの電位変動で信号をロスするという問題が生じない。また、画素共有方式を転送配線間が密にならないように縦4画素で共有することで、転送ゲートの電位変動による信号ロスの問題が生じない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−１１５９９４号公報
【特許文献２】特開２００３−３１７８５号公報
【特許文献３】特開２００８−２９４２１８号公報
【特許文献４】特開２００９−１３５３１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
例えば１μｍ程度以下に画素サイズの微細化が進むと、裏面照射型ＣＭＯＳ固体撮像装置では、画素部での配線の配置自由度が高いと言っても、隣接配線同士の間隔が相対的にデザインルールで規定される間隔に近いものになってくる。また、画素サイズの微細化によりフォトダイオードの開口率を最大化するために、横２×縦２ｎ（ｎ＝１、２、・・）画素共有単位を用いるようになると、必然的に配線を密集させなければならなくなり、隣接配線同士の間隔が小さくなる。
【００１０】
このように隣接配線同士の間隔が小さくなると、配線間の容量結合が無視できなくなる。特に、転送ゲートにパルス電圧を供給する転送配線では、他の配線の影響で転送ゲートのオフ時電圧が変動すると、転送ゲート下のシリコン内のポテンシャルが変動する。このポテンシャル変動で、フォトダイオードに蓄積されている電荷がフローティングディフージョン部（ＦＤ）に漏れ出してしまい、飽和信号量（Ｑｓ）が変化したり、各フォトダイオード間の飽和信号量のばらつきが大きくなる等の可能性がある。そのため、飽和信号量の仕様を低く設定せざるを得なくなり撮像特性上の問題となる。
【００１１】
特に、裏面照射型ＣＭＯＳ固体撮像装置の場合、前述のように構造上の問題で横型オーバーフロー型にする必要がある。すなわち、意図的に転送ゲートがオフ状態でも転送ゲート下のポテンシャルを表面照射型ＣＭＯＳ固体撮像装置と比較しても相対的に高い電位にして、オーバーフローし易いようにやや転送ゲート下を開き気味にする必要がある。そのため、転送ゲート電圧の変動に対してシリコン内のポテンシャル変動は、表面照射型ＣＭＯＳ固体撮像装置のそれと比較しても大きくなる。結果として、飽和信号量の低下や容量結合の影響の受け方次第では飽和信号量のばらつきが大きくなるという問題がある。
【００１２】
本発明は、上述の点に鑑み、画素サイズの微細化に伴う飽和信号量のばらつきを抑制できる固体撮像装置を提供するものである。
本発明は、かかる固体撮像装置を備えたカメラなどに適用される電子機器を提供するものである。
【課題を解決するための手段】
【００１３】
本発明に係る固体撮像装置は、複数の光電変換部に転送トランジスタを除く他の１つの画素トランジスタ群を共有させた画素共有単位がアレイ状に配列された画素部を有する。画素部では、画素共有単位の各転送トランジスタの転送ゲート電極に接続されて、上面から見て水平方向に延長しかつ垂直方向に並行して配列された転送配線を有する。さらに、上面から見て画素共有単位内の所要の転送配線に隣接して、転送配線と並行して配列された並列配線を有する。そして、並列配線に、転送ゲート電極の電位変動を抑制する電圧が供給される。この電圧としては、パルス電圧あるいは一定電圧とするのが好ましい。
【００１４】
本発明の固体撮像装置では、転送配線に隣接して転送配線の電位変動を抑制する電圧を供給する並行配線を有するので、各転送配線間の容量結合の影響が低減し、画素駆動時の転送ゲート電極の電位変動が抑制される。
【００１５】
本発明に係る固体撮像装置は、光電変換部と画素トランジスタとからなる単位画素がアレイ状に配列された画素部を有する。画素部では、各単位画素の画素トランジスタを構成する転送トランジスタが転送ゲート電極に接続されて、上面から見て水平方向に延長しかつ垂直方向に並行して配列された転送配線を有する。さらに、最外側転送配線に隣接して上面から見て転送配線と並行して配列された並列配線を有し、少なくとも一方の並列配線にパルス電圧が供給される。
【００１６】
本発明の固体撮像装置では、最外側転送配線に隣接して並行配線が配列され、少なくとも一方の並行配線にパルス電圧が供給されるので、各転送配線間の結合容量が同等になり、画素駆動時の転送ゲート電極の電位変動が抑制される。
【００１７】
本発明に係る電子機器は、固体撮像装置と、固体撮像装置のフォトダイオードに入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路とを備える。固体撮像装置は、上記の本発明の固体撮像装置で構成される。画素駆動時の転送ゲート電極の電位変動が抑制される。
【００１８】
本発明の電子機器では、上記本発明の固体撮像装置を備えるので、画素駆動時の転送ゲート電極の電位変動が抑制される。
【発明の効果】
【００１９】
本発明に係る固体撮像装置によれば、画素駆動時の転送ゲート電極の電位変動が抑制されるので、画素サイズの微細化に伴う飽和信号量のばらつきを抑制することができる。
【００２０】
本発明に係る電子機器によれば、固体撮像装置において、画素駆動時の転送ゲート電極の電位変動が抑制されるので、画素サイズの微細化に伴う飽和信号量のばらつきを抑制することができる。従って、画質が向上した高品質の電子機器を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る固体撮像装置の第１実施の形態を示す要部の概略構成図である。
【図２】第１実施の形態のさらに詳細に示した要部の概略構成図である。
【図３】本発明に係る固体撮像装置の第２実施の形態を示す要部の概略構成図である。
【図４】本発明に係る固体撮像装置の第３実施の形態を示す要部の概略構成図である。
【図５】本発明に係る固体撮像装置の第４実施の形態を示す要部の概略構成図である。
【図６】本発明に係る固体撮像装置の第５実施の形態を示す要部の概略構成図である。
【図７】本発明に係る固体撮像装置の第６実施の形態を示す要部の概略構成図である
【図８】本発明に係る固体撮像装置に適用されるＣＭＯＳ固体撮像装置の一例を示す概略構成図である。
【図９】単位画素の一例を示す等価回路図である。
【図１０】単位画素の他の例を示す等価回路図である。
【図１１】画素共有単位の例を示す等価回路図である。
【図１２】本発明の第７実施の形態に係る電子機器を示す要部の概略構成図である。
【発明を実施するための形態】
【００２２】
以下、発明を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．ＣＭＯＳ固体撮像装置の概略構成例
２．第１実施の形態（固体撮像装置の構成例）
３．第２実施の形態（固体撮像装置の構成例）
４．第３実施の形態（固体撮像装置の構成例）
５．第４実施の形態（固体撮像装置の構成例）
６．第５実施の形態（固体撮像装置の構成例）
７．第６実施の形態（固体撮像装置の構成例）
８．第７実施の形態（電子機器の構成例）
【００２３】
＜１．ＣＭＯＳ固体撮像装置の概略構成例＞
図８に、本発明の各実施の形態に適用されるＣＭＯＳ固体撮像装置の一例の概略構成を示す。本例の固体撮像装置１は、図８に示すように、半導体基板１１例えばシリコン基板に光電変換部を含む複数の画素２が規則的に２次元アレイ状に配列された画素部（いわゆる撮像領域）３と、周辺回路部とを有して構成される。画素２としては、１つの光電変換部と複数の画素トランジスタからなる単位画素を適用することができる。また、画素２としては、複数の光電変換部に転送トランジスタ除く他の１つの画素トランジスタ群を共有させたいわゆる画素共有の構造を適用することができる。複数の画素トランジスタは、後述するように、転送トランジスタ、リセットトランジスタ、増幅トランジスタの３トランジスタ、あるいは選択トランジスタを追加した４トランジスタで構成することができる。
【００２４】
周辺回路部は、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８などを有して構成される。
【００２５】
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置の内部情報などのデータを出力する。すなわち、制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基いて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力する。
【００２６】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素を駆動するためのパルスを供給し、行単位で画素を駆動する。すなわち、垂直駆動回路４は、画素部３の各画素２を行単位で順次垂直方向に選択走する。そして、垂直信号線９を通して各画素２の光電変換素子となる例えばフォトダイオードにおいて受光量に応じて生成した信号電荷に基く画素信号をカラム信号処理回路５に供給する。
【００２７】
カラム信号処理回路５は、画素２の例えば列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのＣＤＳや、信号増幅、ＡＤ変換等の信号処理を行う。カラム信号処理回路５の出力段には水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００２８】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００２９】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１２は、外部と信号のやりとりをする。
【００３０】
図９に、単位画素の一例の等価回路を示す。本例に係る単位画素２１は、破線で囲まれた光電変換部となるフォトダイオードＰＤと、３つの画素トランジスタとから構成される。３つの画素トランジスタは、転送トランジスタＴｒ１、リセットトランジスタＴｒ２及び増幅トランジスタＴｒ３から構成される。ここでは、これら画素トランジスタＴｒ１〜Ｔｒ３として、例えばｎチャネルのＭＯＳトランジスタが用いられる。
【００３１】
フォトダイオードＰＤは、転送トランジスタＴｒ１に接続される。転送トランジスタＴｒ１は、フローティングディフージョン部ＦＤを介してリセットトランジスタＴｒ２に接続される。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（ここでは、電子）は、転送トランジスタＴｒ１のゲートに転送配線１４を通して転送パルスφＴＲＧが与えられることによってフローティングディフージョン部ＦＤへ転送される。
【００３２】
フローティングディフージョン部ＦＤは、増幅トランジスタＴｒ３のゲートに接続される。ここでは、リセットトランジスタＴｒ２のソース（転送トランジスタＴｒ１のドレイン）がフローティングディフージョン部ＦＤとして構成される。フォトダイオードＰＤからフローティングディフージョン部ＦＤへの信号電荷の転送に先立って、リセットゲートにリセット配線１５を通してリセットパルスφＲＳＴが与えられることによってフローティングディフージョン部ＦＤの電位がリセットされる。
【００３３】
増幅トランジスタＴｒ３のソースが垂直信号線９に接続される。画素の選択・非選択の区別はフローティングディフージョン部ＦＤの電位によってなされる。増幅トランジスタＴｒ３は、リセットトランジスタＴｒ２によってリセットした後のフローティングディフージョン部ＦＤの電位をリセットレベルとして垂直信号線９に出力する。さらに増幅トランジスタＴｒ３は、転送トランジスタＴｒ１によって信号電荷を転送した後のフローティングディフージョン部ＦＤの電位を信号レベルとして垂直信号線９に出力する。
【００３４】
図１０に、単位画素の他の例の等価回路を示す。本例に係る単位画素２２は、光電変換部となるフォトダイオードＰＤと、４つの画素トランジスタとから構成される。４つの画素トランジスタは、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３および選択トランジスタＴｒ４から構成される。ここでは、これら画素トランジスタＴｒ１〜Ｔｒ４として、例えばｎチャネルのＭＯＳトランジスタが用いてられる。
【００３５】
フォトダイオードＰＤは、転送トランジスタＴｒ１に接続される。転送トランジスタＴｒ１は、フローティングディフージョン部ＦＤを介してリセットトランジスタＴｒ２に接続される。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（ここでは、電子）は、転送トランジスタＴｒ１のゲートに転送配線１４を通して転送パルスφＴＲＧが与えられることによってフローティングディフージョン部ＦＤに転送される。
【００３６】
フローティングディフージョン部ＦＤは、増幅トランジスタＴｒ３のゲートに接続される。フォトダイオードＰＤからフローティングディフージョン部ＦＤへの信号電荷の転送に先立って、リセットゲートにリセット配線１５を通してリセットパルスφＲＳＴが与えられることによってフローティングディフージョン部ＦＤの電位がリセットされる。
【００３７】
増幅トランジスタＴｒ３のソースが、選択トランジスタＴｒ４のドレインに接続され、選択トランジスタのソースが垂直信号線９に接続される。選択トランジスタＴｒ４のゲートに選択配線１６を通して選択パルスφＳＥＬが与えられることによってオン状態となり、画素が選択される。増幅トランジスタＴｒ３は、リセットトランジスタＴｒ２によってリセットした後のフローティングディフージョン部ＦＤの電位をリセットレベルとして選択トランジスタＴｒ４を介して垂直信号線９に出力する。さらに増幅トランジスタＴｒ３は、転送トランジスタＴｒ１によって信号電荷を転送した後のフローティングディフージョン部ＦＤの電位を信号レベルとして選択トランジスタＴｒ４を介して垂直信号線９に出力する。なお、選択トランジスタ１１５を、増幅トランジスタＴｒ３のドレイン側に接続した構成を採ることも可能である。このときは、増幅トランジスタＴｒ３のソースが垂直信号線９に接続される。
【００３８】
図１１に、複数画素共有の等価回路を示す。図１１では、２画素共有単位２３、４画素共有単位２４、８画素共有単位２５をそれぞれ示している。例えば、２画素共有単位２３は、２つの光電変換部となるフォトダイオードＰＤ１、ＰＤ２に、転送トランジスタＴｒ１１、Ｔｒ１２をのぞく他の１つの画素トランジスタ群を共有させて構成される。即ち、２画素共有単位２３は、２つのフォトダイオードＰＤと、２つの転送トランジスタＴｒ１１及びＴｒ１２と、各１つのフローティングディフージョンＦＤ、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４とにより構成される。なお、選択トランジスタを省略する構成もある。各フォトダイオードＰＤ１、ＰＤ２にそれぞれに対応して転送トランジスタＴｒ１１、Ｔｒ１２が接続される。各転送トランジスタＴｒ１１、Ｔｒ１２が、共有するフローティングディフージョン部ＦＤを介してリセットトランジスタＴｒ２に接続され、フローティングディフージョン部ＦＤが増幅トランジスタＴｒ３のゲートに接続される。増幅トランジスタＴｒ３のソースは、選択トランジスタＴｒ４のドレインに接続される。選択トランジスタＴｒ４のソースは垂直信号線９に接続される。各転送トランジスタＴｒ１１、Ｔｒ１２のゲートに、それぞれ転送配線３１、３２を通して転送パルスφＴＧ１、φＴＧ２が印加される。リセットトランジスタＴｒ２のゲートに、リセット配線１５を通してリセットパルスφＲＳＴが印加される。選択トランジスタＴｒ４のゲートに、選択配線１６を通して選択パルスφＳＥＬが印加される。
【００３９】
４画素共有単位２４は、２画素共有単位２３の回路構成にさらに２つのフォトダイオードＰＤ３、ＰＤ４と、２つの転送トランジスタＴｒ１３、Ｔｒ１４を追加して構成される。すなわち、計４つのフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］に対応する４つの転送トランジスタＴｒ１１〜Ｔｒ１４が接続され、各転送トランジスタＴｒ１１〜Ｔｒ１４のソースがフローティングディフージョン部ＦＤに共通に接続される。
【００４０】
８画素共有単位２５は、４画素共有単位２４の回路構成にさらに４つのフォトダイオードＰＤ５〜ＰＤ８と、４つの転送トランジスタＴｒ１５〜Ｔｒ１８を追加して構成される。すなわち、計８つのフォトダイオードＰＤ［ＰＤ１〜ＰＤ８］に対応する８つの転送トランジスタＴｒ１１〜Ｔｒ１８が接続され、各転送トランジスタＴｒ１１〜Ｔｒ１８のソースがフローティングディフージョン部ＦＤに共通に接続される。
【００４１】
図９、図１０、図１１のいずれの場合も、リセットトランジスタ及び増幅トランジスタのドレイン端子ｔ１及びｔ２にはある電圧が供給されるが、共通／非共通、一定（固定）電圧、パルス駆動による電圧供給か、方法は問わない。通常は、ドレイン端子ｔ１、ｔ２に電源ＶＤＤが接続される。２系統の電源とすることもできる。すなわち、リセットトランジスタと増幅トランジスタのドレインを共通にするか、あるいは非共通（それぞれ独立）とすることもできる。独立した場合はそれぞれ異なる電源電圧に設定することも可能である。また、いずれも電源電圧を想定しているので通常は一定（固定）電圧であるが、駆動時のみ高い電圧をいれるようなパルス駆動としても問題はない。
【００４２】
本発明の基本的な考え方について説明する。ＣＭＯＳ固体撮像装置では、飽和信号量の減少を避けるために、転送ゲートの電位変動に起因するシリコン内のポテンシャルの変動を抑制することが考えられるが、実現するのは非常に難しい。すなわち、現実的には配線間の容量結合が少なからず存在するので、上記ポテンシャル変動の抑制が困難である。また、裏面照射型ＣＭＯＳ固体撮像装置では、画質劣化に対して横型オーバーフローを形成することが必須であり、転送ゲートがオフ時に表面照射型ＣＭＯＳ固体撮像装置と比較して相対的に低い電位を保つことも現実的に厳しい。
【００４３】
飽和信号量のばらつきを抑制するために、転送ゲートの電位変動を均一にすることができれば、転送ゲート下のシリコン内ポテンシャルの変動も同じになり、飽和信号量のばらつきはなくなる。転送ゲートの電位変動を均一にするためには、画素部における配線配置という視点からの対応が必要になる。そこで、画素部における配線の配置を工夫することで転送配線と他配線との結合容量を均一化することができれば、転送配線の電位変動が各転送ゲートで同じになり、飽和信号量のばらつきを抑制することが可能になる。本発明は、このような考えを基に、飽和信号量のばらつきを抑制できるＣＭＯＳ固体撮像装置を構成するものである。
【００４４】
本発明では、上述の構成を有する画素が２次元アレイ状に配列されている全ての固体撮像装置に対して実施可能である。特に画素共有のＣＭＯＳ固体撮像装置に適用して好適である。  また、本発明では、裏面照射型ＣＭＯＳ固体撮像装置に適用して好適である。
【００４５】
＜２．第１実施の形態＞
［固体撮像装置の構成例］
図１に、本発明に係る固体撮像装置の第１実施の形態を示す。本実施の形態は、４画素、８画素、あるいは横２×縦２ｎ（ｎは正の整数、すなわちｎ＝１、２、３、・・）画素の画素共有単位を２次元アレイ状に配列した裏面照射型ＣＭＯＳ固体撮像装置に適用できる。これらの画素共有単位は、共有画素数にかかわらず、横２×縦２の計４画素が１単位となるため、図１は、この横２×縦２の計４画素の１単位を用いて説明する。
【００４６】
第１実施の形態に係る固体撮像装置は、８画素共有単位を２次元アレイ状に配列した裏面照射型ＣＭＯＳ固体撮像装置に適用した場合である。第１実施の形態に係る固体撮像装置４１は、図１に示すように、８画素のフォトダイオードＰＤ［ＰＤ１〜ＰＤ８］を配列した８画素共有単位４２が２次元アレイ状に配列されて画素部が構成される。裏面照射型ＣＭＯＳ固体撮像装置４１では、通常のように、半導体基板の表面側に画素トランジスタが形成され、その上方に層間絶縁膜を介してメタル層による複数層の配線を配置した配線層が形成される。半導体基板の裏面側にカラーフィルタ層及びオンチップレンズが形成され、基板裏面側から光入射される。すなわち、裏面照射型は、配線層が光入射面と反対側に形成された構成を有する。
【００４７】
８画素共有単位４２は、横２×縦２の計４つのフォトダイオードＰＤに対して１つのフローティングディフージョン部ＦＤを共有する構成が、縦に２組配列される。すなわち、横２×縦２の計４画素を１単位とする第１構成部４３と第２構成部４４が縦方向に配置される。
【００４８】
上側の１構成部４３は、４つのフォトダイオードＰＤ１〜ＰＤ４と、この４つのフォトダイオードＰＤ１〜ＰＤ４に対して４つの転送ゲート電極４６１〜４６４と、１つの第１フローティングディフージョン部ＦＤ１を有して構成される。各フォトダイオードＰＤ１〜ＰＤ４と、第１フローティングディフージョン部ＦＤ１と、各転送ゲート電極４６１〜４６４とにより、転送トランジスタＴｒ１１〜Ｔｒ１４が構成される。フローティングディフージョン部ＦＤ１は、４つのフォトダイオードＰＤ１〜ＰＤ４に囲まれた中央部に配置され、各転送ゲート電極４６１〜４６４は、各フォトダイオードＰＤ１〜ＰＤ４のコーナ部に対応する位置に配置される。
【００４９】
下側の第２構成部４４は、４つのフォトダイオードＰＤ５〜ＰＤ８と、この４つのフォトダイオードＰＤ５〜ＰＤ８に対して４つの転送ゲート電極４６５〜４６８と、１つの第２フローティングディフージョン部ＦＤ２を有して構成される。各フォトダイオードＰＤ５〜ＰＤ８と、第２フローティングディフージョン部ＦＤ２と、各転送ゲート電極４６５〜４６８とにより、転送トランジスタＴｒ１５〜Ｔｒ１８が構成される。フローティングディフージョン部ＦＤ２は、４つのフォトダイオードＰＤ５〜ＰＤ８に囲まれた中央部に配置され、各転送ゲート電極４６５〜４６８は、各フォトダイオードＰＤ５〜ＰＤ８のコーナ部に対応する位置に配置される。
【００５０】
第１構成部４３と第２構成部４４との間に選択トランジスタＴｒ４及び増幅トランジスタＴｒ３が配置される。下側の第２構成部４４の下側にリセットトランジスタＴｒ２が配置される。選択トランジスタＴｒ４は、一対のソース／ドレイン領域４７及び４８と、選択ゲート電極５１を有して構成される。増幅トランジスタＴｒ３は、一対のソース／ドレイン領域４８及び４９と、増幅ゲート電極５２を有して構成される。リセットトランジスタＴｒ２は、一対のソース／ドレイン領域５３及び５４と、リセットゲート電極５５を有して構成される。上記各ゲート電極は、例えばポリシリコン膜で形成される。第１フローティングディフージョン部ＦＤ１と第２フローティングディフージョン部ＦＤ２は、共に増幅トランジスタＴｒ３の増幅ゲート電極５２及びリセットトランジスタＴｒ２のソース領域に接続される。
【００５１】
本実施の形態の特徴的構成を、図１の破線で囲う下側の第２構成部４４と、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４を有する（横２×縦２）画素について説明する。上側の第１構成部４３においてもほぼ同様の構成となる。
【００５２】
上面から見て各転送ゲート電極４６５〜４６８に電気的に接続された転送配線３５〜３８が、画素部の水平方向に延長し、かつ垂直方向に並行するように、所要の間隔をもって配列される。例えば、４本の転送配線３５〜３８のうち、少なくとも１本の転送配線がフォトダイオードＰＤの中心付近を横切るように並行して配置される。本例では、フォトダイオードＰＤの中心付近を転送配線３５、３８が横切るようになす。このときに、４本の転送配線３５〜３８は、線幅と配線間の間隔がそれぞれ同一であることが好ましいが、必ずしも同一にする必要はない。４本の転送配線３５〜３８は、後述する同一層内あるいは異なる層のメタル層を用いて上面から見て並走することが必要である。
【００５３】
最外側転送配線３５、３８の外側には、これに隣接して上面から見て転送配線３５，３８と並行する後述の並行配線が配列される、少なくとも一方の並行配線がパルス電圧を供給する配線とされる。本例では、最外転送配線３５及び３８に対して、それぞれ２本の並行配線５７、５９及び５８、６０が配置される。例えば、読み出しが下側の転送配線３８から順に上側の転送配線３５に向かって行われる場合は、少なくとも一方の並行配線、すなわち下側の最外転送配線３８側の並行配線５８、６０のいずれか１本の並行配線にパルス電圧が供給される。逆に、読み出しが上側の転送配線３５から順に下側の転送配線３８に向かって行われる場合は、少なくとも一方の並行配線、すなわち上側の最外転送配線３５側の並行配線５７、５８のいずれか１本の並行配線にパルス電圧が供給される。一方の最外転送配線側の１本の並行配線にパルス電圧を供給するだけで十分である。両最外転送配線側のそれぞれの１本宛ての並行配線、すなわち２本の並行配線に同時にパルス電圧を供給するような構成にした場合には、変動が大きくなるので逆に好ましくない。例えば、転送配線３７は、転送配線３８からしか影響を受けないので、同程度の影響を転送配線３８が受けるようになることが好ましい。並行配線は、転送配線３５〜３８と同じ層のメタル層で形成するか、互いに上下隣接する層のメタル層で形成することができる。
【００５４】
本例では、最外側転送配線３５、３８の外側に、上面から見て転送配線３５、３８と並行するように、並行配線５７〜６０が配列される。すなわち、転送配線３５の外側に並行配線５７及び５９が配列され、転送配線３８の外側に並行配線５８及び６０が配列される。
【００５５】
並行配線５７は、増幅トランジスタＴｒ３及び選択トランジスタＴｒ４上に沿って配列される。並行配線５９は、並行配線５７と転送配線３５との間に配列される。並行配線５８は、リセットトランジスタＴｒ２上に沿って配列され、並行配線６０は、並行配線５８と転送配線３８との間に配列される。
【００５６】
例えば、転送配線３５〜３８と、及び平行配線５７及び５８は、同一の層のメタル層で形成され、並行配線５９及び６０は、転送配線３５〜３８、並行配線５７及び５８のメタル層の上または下に隣接する層のメタル層で形成される。
【００５７】
また、４本の転送配線３５〜３８については、上下隣接する２層のメタル層に分けて互いに並走するように形成することもできる。このときは、上面から見て４本の転送配線が並走する。
【００５８】
さらに他の例として、４本の転送配線３５〜３８については、上下隣接する２層のメタル層で分けて、上下の転送配線が重なるように並行して形成することもできる。最新の先端プロセスでは、層間の厚みが薄くなり、同一層内の配線間の間隔に近い厚みとすることも可能であり、各転送配線３５〜３８の相互間の距離を揃えることが可能となる。従って、この場合も、４つの転送配線３５〜３８の配線間の結合容量を均一にすることができる。
【００５９】
並行配線５７、５８、５９、６０には、一定電圧またはパルス電圧が与えられる。一定電圧としては、例えば電源電圧またはグランド電圧とすることができる。パルス電圧としては、転送パルス以外のパルス電圧、例えばリセットパスル、選択パスルとすることができる。
【００６０】
例えば、並行配線５７、５９の場合、並行配線５７にパルス電圧を与え、並行配線５９に一定電圧を与える。逆に、並行配線５７に一定電圧を与え、並行配線５９にパルス電圧を与える。並行配線５８、６０の場合、並行配線５８にパルス電圧を与え、並行配線６０に一定電圧を与える。逆に、並行配線５８に一定電圧を与え、並行配線６０にパルス電圧を与える。
【００６１】
具体例としては、パルス電圧をリセットパルス電圧、選択パルス電圧とし、一定電圧を電源電圧とすることができる。すなわち、上側の並行配線５９を選択ゲート電極５１に接続する選択配線とし、その外側の並行配線５７を電源配線とし、下側の並行配線６０をリセットゲート電極５５に接続するリセット配線とし、その外側の並行配線５８を電源配線とすることができる。あるいは、その逆に、上側の並行配線５９を電源配線とし、その外側の並行配線５７を選択配線とし、下側の並行配線６０を電源配線とし、その外側の並行配線５８をリセット配線とすることができる。図１の例では、２系統の電源を用いるので、転送配線３５〜３８の両外側の並行配線５７、５８または５９、６０に供給される一定電圧は、それぞれの電源電圧となる。
【００６２】
本実施の形態では、各転送配線３５〜３８とその隣接する配線との間の結合容量が同じになるように、転送配線３５〜３８及びその外側のパルス電圧を供給する並行配線５９、６０または５７、５８の各間隔が実質的に同じになるように配置することが好ましい。例えば、並行配線５９、６０にパルス電圧が供給される場合、並行配線５９、５８にパルス電圧が供給される場合のいずれに対しても、各隣接する配線間隔は、実質的に等間隔となるように形成することが好ましい。
【００６３】
図２を用いて、第１実施の形態をより詳しく説明する。図２は、２組の８画素共有単位４２を垂直方向に配列した構成を示す。図示の例では、並行配線５９を選択パルスφＳＥＬ供給の選択配線とし、並行配線６０をリセットパルスφＲＳＴ供給のリセット配線とし、並行配線５７、５８を電源電圧供給の電源配線とした場合である。以下、各並行配線を選択配線５９、リセット配線６０、電源配線５９、５８という。
【００６４】
本例では、８画素共有単位４２内において、選択配線５９が電源配線となる並行配線５７を挟んで両側に並行に配置される。２本の選択配線５９は互いに電気的に接続される。また、下側の電源配線５８の外側に、フォトダイオードＰＤ、画素トランジスタが形成される半導体ウェル領域に安定したウェルコンタクト電圧、すなわちグランド電圧を供給するためのグランド配線６１が配列される。図２においては、転送配線３１〜３８がそれぞれ対応する転送トランジスタＴｒ１１〜Ｔｒ１８（符号は図１参照）の各転送ゲート電極４６１〜４６８（符号は図１参照）に電気的に接続される。
【００６５】
上述した第１実施の形態に係る固体撮像装置によれば、転送配線３５〜３８が並行して配列され、最外側転送配線３５、３８に隣接するように並行配線５７，５９及び５８、６０が配列される。そして、並行配線５９と６０、あるいは５７と５８をパルス配線とするとき、転送配線３５〜３８は最外側転送配線３５，３８を含めて全てパルス配線が至近距離に存在する。従って、画素駆動時に全ての転送配線３５〜３８は容量結合で同等の電位変動となり、画素間の飽和信号量のばらつきを抑制することができる。すなわち、画素サイズを微細化していっても、転送ゲート電極の電位変動を抑制でき、転送ゲート下のシリコン内ポテンシャル変動を抑えることができ、画素間の飽和信号量のばらつきを抑えることができる。このため、飽和信号量の仕様を高く設定することができ、画素特性（飽和信号量）を上げることができる。
任意にしている配線間隔をデザインルール内で変更できるので、この配線間隔を変化させることで微調整することが可能になる。
【００６６】
並行配線のうちのいずれか一方の並行配線５７又は５９、あるいは５８又は６０をパルス電圧供給の配線とするときも、各転送配線３５〜３８での隣接配線間の結合容量が均一化され、転送ゲート電極の電位変動を抑制することができる。従って、画素サイズを微細化していっても、転送ゲート下のシリコン内ポテンシャル変動を抑えることができ、画素間の飽和信号量のばらつきを抑えることができる。
【００６７】
少なくとも一方の並行配線をパルス電圧供給線とすることの効果を説明する。４本並走する転送配線３５〜３８は、最外転送配線を除いて１本の隣接転送配線から影響を受ける。そのため、最外転送配線もパルス電圧が供給される１本の隣接並行配線から影響受けることで、他の転送配線と同様の影響を受けるようになり好ましい。配線の間隔で制御できる面もあり、両最外転送配線に隣接する２本の並行配線ともにパルス電圧供給配線としても、電位変動を均一化することは不可能ではない。ただし、両方とも一定電圧であると電位変動が起きず、例えば転送配線３５〜３７と、転送配線３８では電位変動が異なるため、飽和信号量のばらつきが生じる。
一方、一定電圧を供給する並行配線があることで、最外配線の電位変動量を均一化しやすくなる。2本のうち1本の並行配線がパルス配線であると、最外転送配線３８は1本のパルス配線から影響を受け、中にある例えば転送配線３５〜３７と同程度の影響を受け易い。しかし、2本ともパルス配線であると1本はかなり間隔をあける必要がある。そうしないと最外転送配線の電位変動が大きくなり、飽和信号量のばらつき抑制にはなりにくくなる。
【００６８】
上面から見て、転送配線を水平方向に少なくとも１本、本例では転送配線３５、３８をフォトダイオードＰＤ上、好ましくはフォトダイオードＰＤの中心付近を通るように配置することにより、転送配線３５〜３８の間隔を広くとることができる。転送配線間の間隔を広くした分、配線間の容量結合の影響を低減でき、さらに電荷蓄積時のゲート下のポテンシャ変動を抑制することができ、飽和信号量のばらつきを抑制することができる。特に、裏面照射型ＣＭＯＳ固体撮像装置に適用して好適である。
【００６９】
＜３．第２実施の形態＞
［固体撮像装置の構成例］
図３に、本発明に係る固体撮像装置の第２実施の形態を示す。本実施の形態は、４画素、８画素、あるいは横２×縦２ｎ（ｎは正の整数、すなわちｎ＝１、２、３、・・）画素の画素共有単位を２次元アレイ状に配列した裏面照射型ＣＭＯＳ固体撮像装置に適用できる。これらの画素共有単位は、共有画素数にかかわらず、横２×縦２の計４画素が１単位となるため、図３は、図１と同様に、この横２×縦２の計４画素の１単位を用いて説明する。
【００７０】
第２実施の形態に係る固体撮像装置は、８画素共有単位を２次元アレイ状に配列した裏面照射型ＣＭＯＳ固体撮像装置に適用した場合である。第２実施の形態に係る固体撮像装置７１は、図１の第１実施の形態に係る固体撮像装置４１において、さらに転送配線３５〜３８の配線間と、最外側転送配線３５、３８とこれらに隣接する並行配線５９、６０との間にシールド配線６３を挿入して構成される。このシールド配線６３は、電源電圧またはグランド電圧に固定することが望ましいが、電位的にフローティングでもよい。シールド配線６３は、転送配線３５〜３８と同層のメタル層で形成することが望ましが、転送配線となるメタル層に隣接する上又は下のメタル層で形成することも可能である。このシールド配線６３は、転送配線３５〜３８同士あるいは最外側転送配線３５，３８と隣接する並行配線、例えば並行配線５９、６０との直接的な容量結合を排除するための配線となる。
【００７１】
その他の構成は、図１、図２を用いて説明した第１実施の形態と同様であるので、図１と対応する部分には同一符号を付して重複説明を省略する。
【００７２】
第２実施の形態に係る固体撮像装置７１によれば、転送配線３５〜３８の配線間と、最外側転送配線３５、３８とこれらに隣接する並行配線５９、６０との間に、シールド配線６３が挿入されることにより、転送配線間同士の直接的な容量結合が排除される。これによって、画素駆動時に全ての転送配線３５〜３８での電位変動が抑制され、画素間の飽和信号量のばらつきを抑制することができる。この固体撮像装置７１では、図１で説明した、最外側転送配線３５、３８に隣接して並行配線によるパルス配線を配置したことによる効果と相俟って、さらなる飽和信号量のばらつきが抑制される。従って、画素サイズを微細化していっても、転送ゲート下のシリコン内ポテンシャル変動を抑えることができ、画素間の飽和信号量のばらつきを抑えることができる。このため、飽和信号量の仕様を高く設定することができ、画素特性を上げることができる。
ただし、デザインルール的にシールド配線の挿入が困難であったり、無理に間隔を最小幅にしてシールド配線を挿入しても製造上の歩留りの観点で効果が得られない場合には、シールド配線は挿入しない。
【００７３】
＜４．第３実施の形態＞
［固体撮像装置の構成例］
図４に、本発明に係る固体撮像装置の第３実施の形態を示す。本実施の形態は、４画素、８画素、あるいは横２×縦２ｎ（ｎは正の整数、すなわちｎ＝１、２、３、・・）画素の画素共有単位を２次元アレイ状に配列した裏面照射型ＣＭＯＳ固体撮像装置に適用できる。これらの画素共有単位は、共有画素数にかかわらず、横２×縦２の計４画素が１単位となるため、図４は、図１と同様に、この横２×縦２の計４画素の１単位を用いて説明する。
【００７４】
第３実施の形態に係る固体撮像装置７３は、８画素共有単位を２次元アレイ状に配列した裏面照射型ＣＭＯＳ固体撮像装置に適用した場合である。第３実施の形態に係る固体撮像装置７３は、４本の転送配線３５〜３８と、最外側転送配線３５，３８に隣接するパルス電圧が供給される並行配線５７、５８が同じ層のメタル層で形成されて構成される。すなわち、本実施の形態の固体撮像装置７３では、図１の第１実施の形態に係る固体撮像装置４１において、並行配線５９，６０が省略される。
【００７５】
そして、例えば、並行配線５７は、選択トランジスタＴｒ４の選択ゲート電極５１に接続して選択パルスφＳＥＬを供給する選択配線とする。並行配線５８は、リセットトランジスタＴｒ２のリセットゲート電極５５に接続してリセットパルスφＲＳＴを供給するリセット配線とする。さらに、上面から見て転送配線３５〜３８を横切るように、他のメタル層による垂直方向に延長する配線、例えば垂直信号線６４が形成される。このとき、垂直信号線６４は、全ての転送配線３５〜３８と同一線幅で交差するように形成される。
【００７６】
その他の構成は、図１を用いて説明した第１実施の形態と同様であるので、図１と対応する部分には同一符号を付して重複説明を省略する。
【００７７】
第３実施の形態に係る固体撮像装置７３によれば、最外側転送配線３５，３８の外側にパルス電圧を供給する並行配線５７、５８が形成されるので、画素駆動時に全ての転送配線３５〜３８は、同じ容量結合により同等の電位変動となる。従って、転送ゲート電極の電位変動を抑制し、転送ゲート下のシリコン内ポテンシャル変動を抑え、画素間の飽和信号量のばらつきを抑制することができる。また、垂直方向に延長する例えば垂直信号線６４が配置されても、この垂直信号線６４は全てに転送配線３５〜３８と同一線幅で交差されるので、垂直信号線の電位の影響は全ての転送配線に対して同じとなり、大きな問題とならない。
【００７８】
＜５．第４実施の形態＞
［固体撮像装置の構成例］
図５に、本発明に係る固体撮像装置の第４実施の形態を示す。本実施の形態は、４画素、８画素、あるいは横２×縦２ｎ（ｎは正の整数、すなわちｎ＝１、２、３、・・）画素の画素共有単位を２次元アレイ状に配列した裏面照射型ＣＭＯＳ固体撮像装置に適用できる。これらの画素共有単位は、共有画素数にかかわらず、横２×縦２の計４画素が１単位となるため、図５は、図４と同様に、この横２×縦２の計４画素の１単位を用いて説明する。
【００７９】
第４実施の形態に係る固体撮像装置７５は、８画素共有単位４２を２次元アレイ状に配列した裏面照射型ＣＭＯＳ固体撮像装置に適用した場合である。第４実施の形態に係る固体撮像装置７５は、図４の第３実施の形態に係る固体撮像装置７３において、さらに転送配線３５〜３８の配線間と、最外側転送配線３５、３８とこれらに隣接する並行配線５７、５８との間にシールド配線６３を挿入して構成される。このシールド配線６３は、電源電圧またはグランド電圧に固定することが望ましいが、電位的にフローティングでもよい。シールド配線６３は、転送配線３５〜３８と同層のメタル層で形成することが望ましが、転送配線となるメタル層に隣接する上層又は下層のメタル層で形成することも可能である。このシールド配線６３は、転送配線３５〜３８同士あるいは最外側転送配線３５，３８と隣接する並行配線、例えば並行配線５９、６０との直接的な容量結合を排除するための配線となる。
【００８０】
その他の構成は、第３実施の形態で説明したと同様であるので、図４と対応する部分には同一符号を付して重複説明を省略する。
【００８１】
第４実施の形態に係る固体撮像装置７５によれば、転送配線３５〜３８の配線間と、最外側転送配線３５、３８とこれらに隣接する並行配線５７、５８との間に、シールド配線６３が挿入されることにより、転送配線間同士の直接的な容量結合が排除される。これによって、画素駆動時に全ての転送配線３５〜３８での電位変動が抑制され、画素間の飽和信号量のばらつきを抑制することができる。
この固体撮像装置７５では、図４で説明した、最外側転送配線３５、３８に隣接して並行配線５７、５８によるパルス配線を配置したことによる効果と相俟って、さらなる飽和信号量のばらつきが抑制される。従って、画素サイズを微細化していっても、転送ゲート下のシリコン内ポテンシャル変動を抑えることができ、画素間の飽和信号量のばらつきを抑えることができる。このため、飽和信号量の仕様を高く設定することができ、画素特性を上げることができる。
【００８２】
＜６．第５実施の形態＞
［固体撮像装置の構成例］
図６に、本発明に係る固体撮像装置の第５実施の形態を示す。第５実施の形態に係る固体撮像装置７７は、横２×縦２画素とした４画素共有単位を２次元アレイ状に配列した裏面照射型ＣＭＯＳ固体撮像装置に適用した場合である。第５実施の形態に係る固体撮像装置７７は、４画素のフォトダイオードＰＤＰ［ＰＤ１〜ＰＤ４］を配列した４画素共有単位７８が２次元アレイ状に配列されて画素部が構成される。
【００８３】
本例の４画素共有単位７８は、破線Ａで囲われた領域である。４画素共有単位７８は、横２×縦２の計４つのフォトダイオードＰＤを有する。横に配列された２つのフォトダイオードＰＤ１とＰＤ２は、共通の第１フローティングディフージョン部ＦＤａに接続され、横に配列された２つのフォトダイオードＰＤ３とＰＤ４は、共通の第２フローティングディフージョン部ＦＤｂに接続される。
【００８４】
一方、垂直方向に隣接する４画素共有単位７８間で、縦方向に隣接する２画素のフォトダイオードを跨ぐように共通の転送ゲート電極が形成される。すなわち、４画素共有単位７８内のフォトダイオードＰＤ１と、上側に隣接する４画素共有単位７８のフォトダイオードＰＤ３との２つのフォトダイオードを跨ぐように共通の第１転送ゲート電極８１が形成される。４画素共有単位７８内のフォトダイオードＰＤ２と、上側に隣接する４画素共有単位７８のフォトダイオードＰＤ４との２つのフォトダイオードを跨ぐように共通の第２転送ゲート電極８２が形成される。４画素共有単位７８内のフォトダイオードＰＤ３と、下側に隣接する４画素共有単位７８のフォトダイオードＰＤ１との２つのフォトダイオードを跨ぐように共通の第３転送ゲート電極８３が形成される。４画素共有単位７８内のフォトダイオードＰＤ４と、下側に隣接する４画素共有単位７８のフォトダイオードＰＤ２との２つのフォトダイオードを跨ぐように共通の第４転送ゲート電極８１が形成される。これによって、４つのフォトダイオードＰＤ１〜ＰＤ４にそれぞれ接続された４つの転送トランジスタＴｒ１１〜Ｔｒ１４が構成される。
【００８５】
本例の４画素共有単位７８は、図示しないが、４つのフォトダイオードＰＤが、１つのリセットトランジスタＴｒ２，増幅トランジスタＴｒ３、選択トランジスタＴｒ４を共有している。これらのリセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４は、種々のレイアウトが考えられる。
【００８６】
本実施の形態では、上面から見て、４画素共有単位７８内において、２本の転送配線７９及び８０が水平方向に延長し、かつ垂直方向に並行するように配列される。１本の転送配線７９は、例えば第１転送ゲート電極８１に接続され、他の１本の転送配線８０は、例えば第４転送ゲート電極８２に接続される。上側に隣接する４画素共有単位７８の転送配線８０が第２転送ゲート電極８２に接続される。下側に隣接する４画素共有単位７８の転送配線７９が第３転送ゲート電極８３に接続される。
【００８７】
転送ゲート電極が２画素に跨って形成されるため、転送配線が少なくて済む。このとき２本の転送配線７９及び８０が並走するので、少なくとも１本の転送配線はフォトダイオードＰＤ上、好ましくはフォトダイオードＰＤの中央付近を通るように水平方向に配置される。本例では２本の転送配線７９及び８０がフォトダイオードＰＤ上を通って配置される。
【００８８】
垂直方向に隣接する４画素共有単位７８間の２本の転送配線７９及び８０の間には、シールド配線８６が並行して配置される。また、４画素共有単位７８内の垂直方向に隣り合うフォトダイオードＰＤ間に転送配線７９及び８０と並行する並行配線８５が配置される。
【００８９】
シールド配線８６は、電源電圧またはグランド電圧による一定電圧を供給配線とすることができる。あるいは転送配線７９及び８０が２本で一組のため、シールド配線８６は、パルス電圧を供給するパスル配線とすることもできる。  このとき、シールド配線８６以外の隣接する並行配線８５はパルス配線同士か、一定電圧を供給する配線同士とする。
【００９０】
並行配線８５は、固定電圧を供給する配線、またはパルス電圧を供給するパルス配線とすることができる。固定電圧は、電源電圧またはグランド電圧である。シールド配線８６と並行配線８５に供給する電圧の組み合わせは、次の組み合わせが可能である。シールド配線８６又は並行配線８５の一方がパルス配線で他方が一定電圧とすることができる。シールド配線８６と並行配線８５の両方ともパルス電圧とすることができる。シールド配線８６と並行配線８５の両方とも一定電圧とすることができる。ここでのパルス配線は、上例と同様に、リセットトランジスタ、選択トランジスタに必要なパルスを供給すリセット配線、選択配線である。
上下の並行配線８５は、同じ種類の電圧（パルス電圧、固定電圧）を供給する配線であることが必要である。例えば、転送配線７９に注目すると、転送配線７９は、少なからず並行配線８５から容量的に何らかの影響を受ける。それは上下の並行配線８５と上下の転送配線７９について言える。上下の並行配線８５のうち一方がパルス電圧、他方が一定電圧となると、転送配線７９から見た並行配線８５は周期的に見て異なった配線になる。それを避けるために上下の並行配線８５は同じ種類の電圧（パルス電圧又は一定電圧）を供給する配線である必要がある。
【００９１】
第５実施の形態の固体撮像装置７７では、次のようにして各画素の電荷が読み出される。フォトダイオードＰＤ１〜ＰＤ４が順に読み出されるとして、まず共有単位内の転送配線７９にパルス電圧が入りフォトダイオードＰＤ１から電荷がフローティングディフージョン部ＦＤに転送される。このとき上側の共有単位７８のフォトダイオードＰＤ３も同時に読みだされる。共有単位７８を含む上下共有単位の選択トランジスタがタイミングをずらしてオンし、フォトダイオードＰＧ１と上側共有単位のフォトダイオードＰＤ３が順に読み出される。続いてフォトダイオードＰＤ２を読み出すために、上側共有単位内にある転送配線８０がオンし、フォトダイオードＰＤ２の電荷をフローティングディフージョン部ＦＤに転送する。このとき、上側共有単位のフォトダイオードＰＤ４も同時に電荷転送され、フォトダイオードＰＤ１のときと同様に選択トランジスタのタイミングをずらし、フォトダイオードＰＤ２と上側共有単位のフォトダイオードＰＤ４を読み出す。共有単位７８内のフォトダイオードＰＤ３．ＰＤ４についても同様に読み出す。
【００９２】
第５実施の形態に係る固体撮像装置７７によれば、垂直方向に隣り合う４画素共有単位７８間の転送配線７９及び８０の間に、一定電圧のシールド配線８６が挿入されるので、転送配線間の結合容量を低減することができる。これによって、画素駆動時に全ての転送配線での電位変動が抑制され、シリコン内のポテンシャル変動を抑え、画素間の飽和信号量のばらつきを抑制することができる。
【００９３】
シールド配線８６をパルス配線とするときも、転送配線７９、８０における隣接配線間の容量結合の変動を抑えることができ、画素間の飽和信号量のばらつきを抑制することができる。シールド配線８６を挿入しない構成としたときにも、転送配線７９及び８０間の間隔を拡げ、転送配線７９及び８０がフォトダイオードＰＤ上を通るようにし、並行配線８５に一定電圧あるいはパルス電圧を供給する。これにより、容量結合の影響を低減し、画素間の飽和信号量のばらつきを抑制することができる。
【００９４】
＜７．第６実施の形態＞
［固体撮像装置の構成例］
図７に、本発明に係る固体撮像装置の第６実施の形態を示す。本実施の形態は、縦方向に４画素を配列した４画素共有単位、あるいは縦方向に２画素を配列した２画素共有単位を２次元アレイ状に配列した裏面照射型ＣＭＯＳ固体撮像装置に適用した場合である。これらの画素共有単位は、２画素の共有が周期的に配列されるため、横１×縦２の計２画素の１単位を用いて説明する。
【００９５】
図７において、破線８７が横１×縦４の計４画素による４画素共有単位を示し、破線８８が横１×縦２の計２画素による２画素共有単位を示す。第６実施の形態では、４画素共有単位８７を２次元アレイ状に配列して固体撮像装置８９が構成され、また２画素共有単位８８を２次元アレイ状に配列して固体撮像装置９０が構成される。
【００９６】
第６実施の形態に係る２画素共有の固体撮像装置８９は、２画素共有単位８８内に、垂直方向に２画素を構成する２つのフォトダイオードＰＤ［ＰＤ１、ＰＤ２］と、共有する１つのフローティングディフージョン部ＦＤを有する。また、転送ゲート電極９１、９２を有する第１、第２の転送トランジスタＴｒ１１，Ｔｒ１２と、図示しないが、１つのリセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４を有する。
【００９７】
固体撮像装置８９では、転送ゲート電極９１及び９２にそれぞれ接続する転送配線９５及び９６が水平方向に延長し、かつ垂直方向に並行して配列される。転送配線９５及び９６は、少なくとも一方の転送配線９５または９６がフォトダイオードＰＤ上、好ましくはフォトダイオードＰＤの中央付近を通るように、配列される。本例では２本の転送配線９５及び９６がフォトダイオードＰＤ１、Ｐｄ２の中央付近を通るように配列される。
【００９８】
本実施の形態では、特に、上面から見て、２本の転送配線９５及び９６の間に水平方向に延長するシールド配線９７が配列されると共に、２本の転送配線９５、９６の外側に転送配線９５、９６に並行する並行配線９８及び９９が配列される。シールド配線９７は、電源電圧あるいはグランド電圧による一定電圧を供給する配線とすることができる。シールド配線９７及び並行配線９８、９９は、転送配線９５、９６と同じ層のメタル層で形成することができる。もしくは、シールド配線９７及び並行配線９８、９９は、転送配線９５、９６のメタル層の上層または下層のメタル層で形成することも可能である。
【００９９】
あるいは、シールド配線９７は、パルス電圧を供給するパルス配線とすることもできる。このとき、シールド配線９７以外の隣接配線、すなわち並行配線９８、９９は、パルス配線同士か、一定電圧を供給する配線同士とする。
【０１００】
また、シールド配線９７を挿入せず、転送配線９５及び９６間の間隔を拡げ、両転送配線９５、９６をフォトダイオードＰＤ上に通し、並行配線９８及び９９をパルス配線もしくは一定電圧を供給する配線として構成することもできる。
【０１０１】
第６実施の形態に係る２画素共有の固体撮像装置９０によれば、２本の転送配線９５及び９６の間に、一定電圧のシールド配線９７が挿入されるときは、転送配線９５及び９６間同士の直接的な容量結合を排除することができる。これによって、画素駆動時の全ての転送配線９３、９４での電極に変動が抑制され、シリコン内のポテンシャル変動を抑え、画素間の飽和信号量のばらつきを抑制することができる。
【０１０２】
シールド配線９７をパルス配線とするときも、転送配線９５、９６における隣接配線間の容量結合の変動を抑えることができ、画素間の飽和信号量のばらつきを抑制することができる。シールド配線９７を挿入しない構成としたときにも、転送配線９５及び９６間の間隔を拡げ、転送配線９５及び９６がフォトダイオードＰＤ上を通るようにし、並行配線９８、９９に一定電圧あるいはパルス電圧を供給する。これにより、容量結合の影響を低減し、画素間の飽和信号量のばらつきを抑制することができる。
【０１０３】
第６実施の形態に係る４画素共有の固体撮像装置８９は、４画素共有単位８７内に、垂直方向に４画素を構成する４つのフォトダイオードＰＤ［ＰＤ１〜ＰＤ４］と、共有する２つのフローティングディフージョン部ＦＤを有する。また、転送ゲート電極９１、９２９３，９４を有する第１〜第４の転送トランジスタＴｒ１〜Ｔｒ１４と、図示しないが、１つのリセットトランジスタＴｒ２、増幅トランジスタＴｒ３、選択トランジスタＴｒ４を有する。
【０１０４】
本実施の形態では、図示しないが、同様に上記の転送配線９５、９６、シールド配線９７、並行配線９９が上側の２画素に配列される。
【０１０５】
第６実施の形態に係る４画素共有の固体撮像装置８９によれば、上記の固体撮像装置９０と同様の作用により、画素間の飽和信号量のばらつきを抑制することができる。
【０１０６】
上例の固体撮像装置では、信号電荷を電子としたが、信号電荷をホールとした固体撮像装置にも適用できる。その場合には、各半導体領域の導電型を逆導電型として構成される。
【０１０７】
上例では、本発明を画素共有のＣＭＯＳ固体撮像装置に適用したが、その他、単位画素を２次元アレイ状に配列したＣＭＯＳ固体撮像装置にも同様に適用することができる。
【０１０８】
上例では、本発明を裏面照射型ＣＭＯＳ固体撮像装置に適用したが、表面照射型ＣＭＯＳ固体撮像装置にも適用することができる。
【０１０９】
本発明は、ベイヤ配列のカラーフィルタを有するＣＭＯＳ固体撮像装置、画素を斜め配列したハニカム配列のカラーフィルタを有するＣＭＯＳ固体撮像装置にも適用できる。この場合も転送配線、並行配線、シールド配線は、水平方向に延長するように配置される。
【０１１０】
＜８．第７実施の形態＞
［電子機器の構成例］
上述の本発明に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器、などの電子機器に適用することができる。
【０１１１】
図１２に、本発明に係る電子機器の一例としてカメラに適用した第７実施の形態を示す。本実施の形態に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。本実施も形態のカメラ１１１は、固体撮像装置１１２と、固体撮像装置１１２の受光センサ部に入射光を導く光学系１１３と、シャッタ装置１１４を有する。さらに、カメラ１１１は、固体撮像装置１１２を駆動する駆動回路１１５と、固体撮像装置１１２の出力信号を処理する信号処理回路１１６とを有する。
【０１１２】
固体撮像装置１１２は、上述した各実施の形態のＣＭＯＳ固体撮像装置のいずれかが適用される。固体撮像装置１１２は、特に、画素共有の裏面照射型ＣＭＯＳ固体撮像装置を適用することが望ましい。光学系（光学レンズ）１１３は、被写体からの像光（入射光）を固体撮像装置１１２の撮像面上に結像させる。これにより、固体撮像装置１１２内に、一定期間信号電荷が蓄積される。光学系１１３は、複数の光学レンズから構成された光学レンズ系としてもよい。シャッタ装置１１４は、固体撮像装置１１２への光照射期間及び遮光期間を制御する。駆動回路１１５は、固体撮像装置１１２の転送動作及びシャッタ装置１４のシャッタ動作を制御する駆動信号を供給する。駆動回路１１５から供給される駆動信号（タイミング信号）により、固体撮像装置１１２の信号転送を行う。信号処理回路１１６は、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、或いは、モニタに出力される。
【０１１３】
第７実施の形態に係るカメラなどの電子機器によれば、固体撮像装置１１２において、画素サイズの微細化に伴う飽和信号量のばらつきを抑制することができる。従って、画質が向上した高品質の電子機器を提供することができる。
【符号の説明】
【０１１４】
４１・・固体撮像装置、ＰＤ［ＰＤ１〜ＰＤ４］・・フォトダイオード、ＦＤ１、ＦＤ２・・フローティングディフージョン部、Ｔｒ１１〜Ｔｒ１４，Ｔｒ２〜Ｔｒ４・・画素トランジスタ、４６１〜４６８・・転送ゲート電極、３５〜３８・・転送配線、５７〜６０・・並行配線
【図１】
2011114324.tif 000003
【図２】
2011114324.tif 000004
【図３】
2011114324.tif 000005
【図４】
2011114324.tif 000006
【図５】
2011114324.tif 000007
【図６】
2011114324.tif 000008
【図７】
2011114324.tif 000009
【図８】
2011114324.tif 000010
【図９】
2011114324.tif 000011
【図１０】
2011114324.tif 000012
【図１１】
2011114324.tif 000013
【図１２】
2011114324.tif 000014