(57)【要約】【課題】画質劣化を招来することなく、映像信号を符号化する際の符号量を削減することのできる符号化装置を実現する。【解決手段】本発明の符号化装置１は、映像信号＃１のフィールドパターンを検出する検出部１１と、映像信号＃１を２４Ｈｚのプログレッシブ信号＃２に変換する変換部１２と、２４Ｈｚのプログレッシブ信号＃２を符号化する符号化部１３とを備えている。変換部１２は、映像信号＃１を２４Ｈｚのプログレッシブ信号＃２に変換する変換アルゴリズムを、検出部１１により検出されたフィールドパターンに応じて切り替える。【選択図】図１
2011004137.tif 000002
【特許請求の範囲】
【請求項１】
映像信号のフレームパターン又はフィールドパターンを検出する検出手段と、
上記映像信号を２４Ｈｚのプログレッシブ信号に変換する変換手段と、
上記２４Ｈｚのプログレッシブ信号を符号化する符号化手段と、を備えており、
上記変換手段は、上記映像信号を２４Ｈｚのプログレッシブ信号に変換する変換アルゴリズムを、上記検出手段により検出されたフレームパターン又はフィールドパターンに応じて切り替える、
ことを特徴とする符号化装置。
【請求項２】
上記映像信号は、インターレース信号であり、
上記変換手段は、上記映像信号をプログレッシブ信号に変換するＩＰ変換手段と、上記プログレッシブ信号のフレームレートを２４Ｈｚに変換するフレームレート変換手段とを含んでおり、
上記ＩＰ変換手段は、上記検出手段により検出されたフィールドパターンに応じてＩＰ変換アルゴリズムを切り替え、上記フレームレート変換手段は、上記検出手段により検出されたフィールドパターンに応じてフレームレート変換アルゴリズムを切り替える、
ことを特徴とする請求項１に記載の符号化装置。
【請求項３】
上記変換手段は、上記映像信号をＩＰ変換することなく、上記映像信号を２４Ｈｚのプログレッシブ信号に変換する、
ことを特徴とする請求項１に記載の符号化装置。
【請求項４】
上記変換手段は、上記映像信号をＩＰ変換することにより得られた第１のプログレッシブ信号、又は、該第１のプログレッシブ信号のフレームレートを変換することにより得られた第２のプログレッシブ信号に含まれるフレームを抽出することによって、２４Ｈｚのプログレッシブ信号を生成する、
ことを特徴とする請求項１に記載の符号化装置。
【請求項５】
上記第２のプログレッシブ信号の周波数は２４Ｈｚ×ｎＨｚである（ｎは２以上の整数）、
ことを特徴とする請求項４に記載の符号化装置。
【請求項６】
上記符号化手段は、上記変換手段が上記第１又は上記第２のプログレッシブ信号から抽出したフレームのうち、上記２４Ｈｚのプログレッシブ信号に同期しないフレームを、そのズレを示すフラグとともに符号化する、
ことを特徴とする請求項４に記載の符号化装置。
【請求項７】
請求項１から６までの何れか１項に記載の符号化装置を備えた記録装置であって、上記符号化装置が上記映像信号を符号化することによって得られた符号化データを記録媒体に記録することを特徴とする記録装置。
【請求項８】
請求項４から６までの何れか１項に記載の符号化装置を備えた表示装置であって、上記符号化装置により生成された上記第２のプログレッシブ信号に基づいて、上記映像信号により表される映像を表示するよう表示部を制御する、
ことを特徴とする表示装置。
【請求項９】
請求項６に記載の符号化装置を備えた表示装置であって、上記符号化装置により生成された符号化データを上記フラグを参照して復号する復号手段を備えている、
ことを特徴とする表示装置。
【請求項１０】
符号化装置が映像信号を符号化する符号化方法であって、
上記映像信号のフレームパターン又はフィールドパターンを検出する検出ステップと、
上記映像信号を２４Ｈｚのプログレッシブ信号に変換する変換ステップと、
上記２４Ｈｚのプログレッシブ信号を符号化する符号化ステップと、を含んでおり、
上記変換ステップにおいて上記映像信号を２４Ｈｚのプログレッシブ信号に変換する変換アルゴリズムを、上記検出ステップにおいて検出されたフレームパターン又はフィールドパターンに応じて切り替える、ことを特徴とする符号化方法。
【請求項１１】
コンピュータを請求項１から６までの何れか１項に記載の符号化装置として動作させるためのプログラムであって、上記コンピュータを上記符号化装置が備えている各手段として機能させるプログラム。
【請求項１２】
請求項１１に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号を符号化する符号化装置および符号化方法に関する。また、そのような符号化装置を備えた記録装置および表示装置に関する。さらに、そのような符号化装置としてコンピュータを動作せるプログラムに関する。
【背景技術】
【０００２】
地上波デジタル放送の普及などに伴い、高解像度で大容量の映像データが広く用いられるようになっている。このような大容量の映像データを記録するためには、大容量の記録媒体が必要となる。これに呼応すべく、ＢＤ（Blu-ray Disc）などの大容量記録媒体も普及しはじめているが、その記録容量が有限であることには変わりはない。このため、大容量の映像データを符号化する際に符号量を削減する技術の重要性が増している。
【０００３】
例えば、特許文献１には、３：２プルダウン信号（２４Ｈｚのプログレッシブ信号を６０Ｈｚのインターレース信号化したもの）を２４Ｈｚのプログレッシブ信号として符号化する技術が開示されている。これにより、６０Ｈｚのインターレース信号を符号化する場合と比べて、符号化すべきデータ量を４／５に低減することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−３２２２６５（公開日：１９９５年１２月８日）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の技術は、専ら３：２プルダウン信号を符号化する際の符号量を削減するためのものであり、３：２プルダウン信号以外の映像信号に適用できないという問題があった。この問題について、もう少し詳しく説明すれば以下のとおりである。
【０００６】
すなわち、特許文献１において符号化の対象となる６０Ｈｚのインターレース信号は、さまざまな由来をもち、その由来に応じた冗長性を有している。例えば、２４Ｈｚのプログレッシブ信号を３：２プルダウン処理（テレシネ変換）することによって得られた３：２プルダウン信号と、３０Ｈｚのプログレッシブ信号を２：２プルダウン処理することによって得られた２：２プルダウン信号とでは、フィールドパターン（同一内容のフィールドが出現するパターン）が異なる。したがって、３：２プルダウン信号を少ない符号量で符号化するアルゴリズムを２：２プルダウン信号の符号化に適用することはできない（無理やりに適用すれば、著しい画質劣化を生じる）。逆に、２：２プルダウン信号を少ない符号量で符号化するアルゴリズムを３：２プルダウン信号の符号化に適用することもできない。また、これらのアルゴリズムを、冗長性を有さないビデオ信号の符号化に適用することもできない。
【０００７】
本発明は、上記の課題に鑑みてなされたものであり、その目的は、画質劣化を招来することなく、様々な由来をもつ映像信号を符号化する際の符号量を削減することにある。
【課題を解決するための手段】
【０００８】
本発明に係る符号化装置は、上記課題を解決するために、映像信号のフレームパターン又はフィールドパターンを検出する検出手段と、上記映像信号を２４Ｈｚのプログレッシブ信号に変換する変換手段と、上記２４Ｈｚのプログレッシブ信号を符号化する符号化手段と、を備えており、上記変換手段は、上記映像信号を２４Ｈｚのプログレッシブ信号に変換する変換アルゴリズムを、上記検出手段により検出されたフレームパターン又はフィールドパターンに応じて切り替える、ことを特徴としている。
【０００９】
また、本発明に係る符号化方法は、上記課題を解決するために、符号化装置が映像信号を符号化する符号化方法であって、上記映像信号のフレームパターン又はフィールドパターンを検出する検出ステップと、上記映像信号を２４Ｈｚのプログレッシブ信号に変換する変換ステップと、上記２４Ｈｚのプログレッシブ信号を符号化する符号化ステップと、を含んでおり、上記変換ステップにおいて上記映像信号を２４Ｈｚのプログレッシブ信号に変換する変換アルゴリズムを、上記検出ステップにおいて検出されたフレームパターン又はフィールドパターンに応じて切り替える、ことを特徴としている。
【００１０】
上記の構成によれば、上記映像信号のフレームパターン又はフィールドパターンに応じたアルゴリズムを用いて、上記映像信号を２４Ｈｚのプログレッシブ信号に変換して符号化することができる。したがって、上記映像信号の由来によらず、画質劣化を招来することなく、上記映像信号を符号化する際の符号量を削減できるという効果を奏する。例えば、上記映像信号が６０Ｈｚのインターレース信号の場合には、符号化すべきデータ量を４／５に低減することができ、上記映像信号が１２０Ｈｚのインターレース信号の場合には、符号化すべきデータ量を２／５に低減することができるので、上記映像信号を符号化する際の符号量を削減することができる。
【００１１】
しかも、２４Ｈｚのプログレッシブ信号は、広く普及しているフィルム形式に相当し、高い汎用性をもっている。そして、２４Ｈｚのプログレッシブ信号を滑らかに再生するフィルムデジャダ技術が普及しているため、各種再生装置で映像を滑らかに再生することができるという、２４Ｈｚ以外のプログレッシブ信号に変換して符号化した場合には得られない効果を奏する。
【００１２】
本発明に係る符号化装置において、上記映像信号がインターレース信号の場合、上記変換手段は、上記映像信号をプログレッシブ信号に変換するＩＰ変換手段と、上記プログレッシブ信号のフレームレートを２４Ｈｚに変換するフレームレート変換手段とを含んでおり、上記ＩＰ変換手段は、上記検出手段により検出されたフィールドパターンに応じてＩＰ変換アルゴリズムを切り替え、上記フレームレート変換手段は、上記検出手段により検出されたフィールドパターンに応じてフレームレート変換アルゴリズムを切り替える、構成とすることができる。
【００１３】
また、本発明に係る符号化装置において、上記映像信号がプログレッシブ信号である場合、または、上記フレームレート変換手段がフィールド信号単位の処理ができる場合、上記変換手段は、上記映像信号をＩＰ変換することなく、上記映像信号を２４Ｈｚのプログレッシブ信号に変換する、構成とすることができる。
【００１４】
また、本発明に係る符号化装置において、上記変換手段は、上記映像信号をＩＰ変換することにより得られた第１のプログレッシブ信号、又は、該第１のプログレッシブ信号のフレームレートを変換することにより得られた第２のプログレッシブ信号に含まれるフレームを抽出することによって、２４Ｈｚのプログレッシブ信号を生成する、構成とすることができる。
【００１５】
また、本発明に係る符号化装置において、上記第２のプログレッシブ信号の周波数は２４Ｈｚ×ｎＨｚである（ｎは２以上の整数）、ことが好ましい。
【００１６】
また、本発明に係る符号化装置において、上記符号化手段は、上記変換手段が上記第１又は上記第２のプログレッシブ信号から抽出したフレームのうち、上記２４Ｈｚのプログレッシブ信号に同期しないフレームを、そのズレを示すフラグとともに符号化する、ことが好ましい。
【００１７】
上記課題を解決するために、本発明に係る記録装置は、上記符号化装置を備えた記録装置であって、上記符号化装置が上記映像信号を符号化することによって得られた符号化データを記録媒体に記録することを特徴とする。
【００１８】
上記の構成によれば、上記映像信号の由来によらず、画質劣化を招来することなく、上記映像信号を符号化する際の符号量を削減することができる。このため、上記記録媒体を効率的に利用することができる。
【００１９】
上記課題を解決するために、本発明に係る表示装置は、上記符号化装置を備えた表示装置であって、上記符号化装置により生成された上記第２のプログレッシブ信号に基づいて、上記映像信号により表される映像を表示するよう表示部を制御する、ことを特徴としている。
【００２０】
上記の構成によれば、上記映像信号の由来によらず、画質劣化を招来することなく、上記映像信号を符号化する際の符号量を削減することができる。しかも、上記表示部に滑らかな映像を表示する目的で使用される各手段が、上記映像信号を効率的に符号化する目的でも使用されているので、より少ない構成要素で滑らかな映像表示と効率的な符号化とを同時に実現することができる。
【００２１】
本発明に係る符号化装置は、コンピュータによって実現してもよい。この場合、コンピュータを上記各手段として動作させることにより、上記符号化装置をコンピュータにおいて実現するプログラム、および、そのプログラムを記録したコンピュータ読み取り可能な記録媒体も、本発明の範疇に入る。
【発明の効果】
【００２２】
本発明に係る符号化装置は、以上のように、映像信号のフレームパターン又はフィールドパターンを検出する検出手段と、上記映像信号を２４Ｈｚのプログレッシブ信号に変換する変換手段と、上記２４Ｈｚのプログレッシブ信号を符号化する符号化手段と、を備えており、上記変換手段は、上記映像信号を２４Ｈｚのプログレッシブ信号に変換する変換アルゴリズムを、上記検出手段により検出されたフレームパターン又はフィールドパターンに応じて切り替える、ことを特徴としている。
【００２３】
また、本発明に係る符号化方法は、以上のように、上記映像信号のフレームパターン又はフィールドパターンを検出する検出ステップと、上記映像信号を２４Ｈｚのプログレッシブ信号に変換する変換ステップと、上記２４Ｈｚのプログレッシブ信号を符号化する符号化ステップと、を含んでおり、上記変換ステップにおいて上記映像信号を２４Ｈｚのプログレッシブ信号に変換する変換アルゴリズムを、上記検出ステップにおいて検出されたフィールドパターンに応じて切り替える、ことを特徴としている。
【００２４】
これにより、画質劣化を招来することなく、映像信号を符号化する際の符号量を削減することができるという効果を奏する。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施形態を示すものであり、符号化装置の構成を示したブロック図である。
【図２】本発明の第１の実施形態を示すものであり、３：２プルダウン信号に対するＩＰ変換アルゴリズムを示した図である。
【図３】本発明の第１の実施形態を示すものであり、２：２プルダウン信号に対するＩＰ変換アルゴリズムを示した図である。
【図４】本発明の第１の実施形態を示すものであり、ビデオ信号に対するＩＰ変換アルゴリズムを示した図である。
【図５】本発明の第１の実施形態を示すものであり、３：２プルダウン信号に対するフレームレート変換アルゴリズムを示した図である。
【図６】本発明の第１の実施形態を示すものであり、２：２プルダウン信号に対するフレームレート変換アルゴリズムを示した図である。
【図７】本発明の第１の実施形態を示すものであり、ビデオ信号に対するフレームレート変換アルゴリズムを示した図である。
【図８】本発明の第２の実施形態を示すものであり、符号化装置の構成を示したブロック図である。
【図９】本発明の第２の実施形態を示すものであり、３：２プルダウン信号に対する変換アルゴリズムを示した図である。
【図１０】本発明の第２の実施形態を示すものであり、２：２プルダウン信号に対する変換アルゴリズムを示した図である。
【図１１】本発明の第２の実施形態を示すものであり、ビデオ信号に対する変換アルゴリズムを示した図である。
【図１２】本発明の第３の実施形態を示すものであり、符号化装置の構成を示したブロック図である。
【図１３】本発明の第３の実施形態を示すものであり、２４Ｈｚのプログレッシブ信号の抽出方法を示す図である。
【図１４】本発明の第３の実施形態を示すものであり、２４Ｈｚのプログレッシブ信号の他の抽出方法を示す図である。
【発明を実施するための形態】
【００２６】
〔実施形態１〕
本発明の第１の実施形態について、図面に基づいて説明すれば以下のとおりである。
【００２７】
（符号化装置の構成）
まず、本実施形態に係る符号化装置１の構成について、図１を参照して説明する。図１は、符号化装置１のブロック図である。符号化装置１は、映像信号＃１を符号化することによって、符号化データ＃３を生成するための装置であり、図１に示したように、検出部（検出手段）１１と、変換部（変換手段）１２と、符号化部（符号化手段）１３とを備えている。本実施形態においては、映像信号＃１として、６０Ｈｚのインターレース信号を想定する。
【００２８】
検出部１１は、映像信号＃１のフィールドパターンを検出するための手段である。具体的には、映像信号＃１が２４Ｈｚのプログレッシブ信号に由来するもの（２４Ｈｚのプログレッシブ信号をテレシネ変換（３：２プルダウン処理）により６０Ｈｚのインターレース信号化したものなどであり、以下ではこれを「３：２プルダウン信号」とも呼称する）であるときに現れるフィールドパターンと、映像信号＃１が３０Ｈｚのプログレッシブ信号に由来するもの（２：２プルダウン処理により生成されるものであり、以下ではこれを「２：２プルダウン信号」とも呼称する）であるときに現れるフィールドパターンとを検出する。
【００２９】
変換部１２は、映像信号＃１を２４Ｈｚのプログレッシブ信号＃２に変換するための手段である。本実施形態においては、ＩＰ変換部（ＩＰ変換手段）１２１と、フレームレート変換部（フレームレート変換手段）１２２とにより構成されている。変換部１２において特徴的な点は、映像信号＃１を２４Ｈｚのプログレッシブ信号＃２に変換する変換アルゴリズムを、検出部１１にて検出されたフィールドパターンに応じて切り替える点である。
【００３０】
ＩＰ変換部１２１は、検出部１１にて検出されたフィールドパターンに応じたＩＰ変換アルゴリズムを用いて、映像信号＃１をプログレッシブ信号＃４にＩＰ変換するための手段である。ここで、ＩＰ変換とは、インターレース信号を、そのフィールド周波数と同じフレーム周波数のプログレッシブ信号に変換することを指す。本実施形態においては、映像信号＃１が６０Ｈｚのインターレース信号であるため、得られるプログレッシブ信号＃４は６０Ｈｚのプログレッシブ信号となる。
【００３１】
また、フレームレート変換部１２２は、検出部１１にて検出されたフィールドパターンに応じたフレームレート変換アルゴリズムを用いて、プログレッシブ信号＃４のフレームレートを変換するための手段である。本実施形態においては、６０Ｈｚのプログレッシブ信号＃４のフレームレートを２４Ｈｚに低下させる。
【００３２】
なお、ＩＰ変換部１２１が映像信号＃１をプログレッシブ信号＃４にＩＰ変換するＩＰ変換アルゴリズム、および、フレームレート変換部１２２がプログレッシブ信号＃４のフレームレートを２４Ｈｚに変換するフレームレート変換アルゴリズムについては、参照する図面を代えて後述する。
【００３３】
符号化部１３は、２４Ｈｚのプログレッシブ信号＃２を符号化することによって、符号化データ＃３を生成するための手段である。符号化部１３によって生成される符号化データ＃３としては、例えば、ＭＰＥＧ２データなどが挙げられる。符号化部１３によって生成された符号化データ＃３は、ハードディスクや光ディスクなどの記録媒体に記録される。
【００３４】
なお、２４Ｈｚのプログレッシブ信号＃２を符号化するためのアルゴリズムについては、公知のアルゴリズムを利用すればよい。公知のアルゴリズムのうち、どのアルゴリズムを利用するかは問わないが、例えば、「ＡＲＩＢ−ＳＴＤ−Ｂ３２  第１部  付属  第５章」に記載の方法で符号化することによって、記録媒体に記録された符号化データ＃３の汎用性を高めることができる。
【００３５】
（ＩＰ変換アルゴリズム）
次に、ＩＰ変換部１２１が映像信号＃１をプログレッシブ信号＃４にＩＰ変換するアルゴリズムについて、図２〜図４を参照して説明する。
【００３６】
図２は、映像信号＃１が３：２プルダウン信号であるときに、映像信号＃１をプログレッシブ信号＃４にＩＰ変換するアルゴリズムを示す図である。
【００３７】
３：２プルダウン信号においては、図２の上段に示したように、Ａｔ、Ａｂ、Ａｔ、Ｂｂ、Ｂｔ、Ｃｂ、Ｃｔ、Ｃｂ、Ｄｔ、Ｄｂというフィールドパターンが周期的に繰り返される。ここで、フィールドＡｔは、２４Ｈｚのプログレッシブ信号に含まれるフレームＡのトップフィールドを表し、フィールドＡｂは、同フレームＡのボトムフィールドを表す（他のフレームも同様）。
【００３８】
検出部１１がＡｔ、Ａｂ、Ａｔ、Ｂｂ、Ｂｔ、Ｃｂ、Ｃｔ、Ｃｂ、Ｄｔ、Ｄｂというフィールドパターンを検出すると、ＩＰ変換部１２１は、図２の下段に示したように、これら１０のフィールドから、１０のフレームＡｔ＋Ａｂ、Ａｔ＋Ａｂ、Ａｔ＋Ａｂ、Ｂｔ＋Ｂｂ、Ｂｔ＋Ｂｂ、Ｃｔ＋Ｃｂ、Ｃｔ＋Ｃｂ、Ｃｔ＋Ｃｂ、Ｄｔ＋Ｄｂ、Ｄｔ＋Ｄｂを生成する。ここで、Ａｔ＋Ａｂは、フィールドＡｔとフィールドＡｂとを合成して得られるフレームを表す（他のフレームも同様）。そして、ＩＰ変換部１２１は、生成した１０のフレームを１／６０秒間隔で出力することによって、６０Ｈｚのプログレッシブ信号＃４を得る。
【００３９】
なお、上記フィールドパターンのうち、１番目のフィールドと３番目のフィールドが同一であるため、検出部１１は、１番目のフィールドＡｔと２番目のフィールドＡｂとを合成することによって、１番目から３番目までのフレームＡｔ＋Ａｂを生成するように構成してもよいし、２番目のフィールドＡｂと３番目のフィールドＡｔとを合成することによって、１番目から３番目までのフレームＡｔ＋Ａｂを生成するように構成してもよい。
【００４０】
また、上記フィールドパターンのうち、６番目のフィールドと８番目のフィールドとが同一なので、検出部１１は、６番目のフィールドＣｂと７番目のフィールドＣｔとを合成することによって、６番目から８番目までのフレームＣｔ＋Ｃｂを生成するように構成してもよいし、７番目のフィールドＣｔと８番目のフィールドＣｂとを合成することによって、６番目から８番目までのフレームＣｔ＋Ｃｂを生成するように構成してもよい。
【００４１】
図３は、映像信号＃１が２：２プルダウン信号であるときに、映像信号＃１をプログレッシブ信号＃４にＩＰ変換するアルゴリズムを示す図である。
【００４２】
３０Ｈｚのプログレッシブ信号に由来する映像信号＃１においては、図３の上段に示したように、Ａｔ、Ａｂ、Ｂｔ、Ｂｂ、Ｃｔ、Ｃｂ、Ｄｔ、Ｄｂ、Ｅｔ、Ｅｂというフィールドパターンが周期的に繰り返される。ここで、フィールドＡｔは、３０Ｈｚのプログレッシブ信号に含まれるフレームＡのトップフィールドを表し、フィールドＡｂは、同フレームＡのボトムフィールドを表す（他のフィールドも同様）。
【００４３】
検出部１１がＡｔ、Ａｂ、Ｂｔ、Ｂｂ、Ｃｔ、Ｃｂ、Ｄｔ、Ｄｂ、Ｅｔ、Ｅｂというフィールドパターンを検出すると、ＩＰ変換部１２１は、図３の下段に示したように、これら１０のフィールドから、１０のフレームＡｔ＋Ａｂ、Ａｔ＋Ａｂ、Ｂｔ＋Ｂｂ、Ｂｔ＋Ｂｂ、Ｃｔ＋Ｃｂ、Ｃｔ＋Ｃｂ、Ｄｔ＋Ｄｂ、Ｄｔ＋Ｄｂ、Ｅｔ＋Ｅｂ、Ｅｔ＋Ｅｂを生成する。ここで、Ａｔ＋Ａｂは、フィールドＡｔとフィールドＡｂとを合成して得られるフレームを表す（他のフレームも同様）。そして、ＩＰ変換部１２１は、生成した１０のフレームを１／６０秒間隔で出力することによって、６０Ｈｚのプログレッシブ信号＃４を得る。
【００４４】
図４は、映像信号＃１が上述した何れのフィールドパターンも有さないビデオ信号であるときに、映像信号＃１をプログレッシブ信号＃４にＩＰ変換するアルゴリズムを示す図である。
【００４５】
検出部１１が上述したフィールドパターンを検出しなかったとき、ＩＰ変換部１２１は、図４の下段に示したように、映像信号＃１に含まれているフィールドＦｔ（０／６０）、Ｆｂ（１／６０）、Ｆｔ（２／６０）、Ｆｂ（３／６０）、…から、映像信号＃１に含まれていないフィールドＦｂ（０／６０）、Ｆｔ（１／６０）、Ｆｂ（２／６０）、Ｆｔ（３／６０）、…を生成する。そして、互いに対になるフィールドどうしを合成することによって、フレームＦ（０／６０）＝Ｆｔ（０／６０）＋Ｆｂ（０／６０）、Ｆ（１／６０）＝Ｆｔ（１／６０）＋Ｆｂ（１／６０）、Ｆ（２／６０）＝Ｆｔ（２／６０）＋Ｆｂ（２／６０）、Ｆ（３／６０）＝Ｆｔ（３／６０）＋Ｆｂ（３／６０）、…を生成する。そして、生成したフレームＦ（０／６０）、Ｆ（１／６０）、Ｆ（２／６０）、Ｆ（３／６０）、…を１／６０秒間隔で出力することによって、６０Ｈｚのプログレッシブ信号＃４を得る。
【００４６】
なお、ＩＰ変換部１２１は、映像信号＃１に含まれていないフィールドＦｂ（０／６０）、Ｆｔ（１／６０）、Ｆｂ（２／６０）、Ｆｔ（３／６０）、…を、フレーム内補間によって生成するように構成してもよいし、フレーム間補間によって生成するように構成してもよいし、フレーム内補間とフレーム間補間とを併用することによって生成するように構成してもよい。
【００４７】
ここで、フレーム内補間とは、映像信号＃１に含まれていないボトムフィールドＦｂ（ｎ／６０）を、対をなすトップフィールドＦｔ（ｎ／６０）から生成し、映像信号＃１に含まれていないトップフィールドＦｔ（ｍ／６０）を、対をなすボトムフィールドＦｂ（ｍ／６０）から生成することを指す。また、フレーム間補間とは、映像信号＃１に含まれていないボトムフィールドＦｂ（ｎ／６０）を、隣接するボトムフィールドＦｂ（［ｎ−１］／６０）およびＦｂ（［ｎ＋１］／６０）から生成し、映像信号＃１に含まれていないトップフィールドＦｔ（ｍ／６０）を、隣接するトップフィールドＦｔ（［ｍ−１］／６０）およびＦｔ（［ｍ＋１］／６０）から生成することを指す。また、フレーム内補間とフレーム間補間とを併用するとは、フレーム内補間を用いて生成したフィールドと、フレーム間補間を用いて生成したフィールドとを、所定の割合で加算することによって、最終的なフィールドを生成することを指す。
【００４８】
（フレームレート変換アルゴリズム）
次に、フレームレート変換部１２２がプログレッシブ信号＃４のフレームレートを６０Ｈｚから２４Ｈｚに変換するフレームレート変換アルゴリズムについて、図５〜図７を参照して説明する。
【００４９】
図５は、検出部１１がＡｔ、Ａｂ、Ａｔ、Ｂｂ、Ｂｔ、Ｃｂ、Ｃｔ、Ｃｂ、Ｄｔ、Ｄｂというフィールドパターン（３：２プルダウン信号のフィールドパターン）を検出したときにプログレッシブ信号＃４のフレームレートを６０Ｈｚから２４Ｈｚに変換するアルゴリズムを示す図である。
【００５０】
フレームレート変換部１２２は、ＩＰ変換部１２１により生成される１０のフレームＡｔ＋Ａｂ、Ａｔ＋Ａｂ、Ａｔ＋Ａｂ、Ｂｔ＋Ｂｂ、Ｂｔ＋Ｂｂ、Ｃｔ＋Ｃｂ、Ｃｔ＋Ｃｂ、Ｃｔ＋Ｃｂ、Ｄｔ＋Ｄｂ、Ｄｔ＋Ｄｂから、４つのフレームＡｔ＋Ａｔ（１〜３番目のフレームの何れか）、Ｂｔ＋Ｂｂ（４〜５番目のフレームの何れか）、Ｃｔ＋Ｃｂ（６〜８番目のフレームの何れか）、Ｄｔ＋Ｄｂ（９〜１０番目のフレームの何れか）を抽出する。そして、抽出した４つのフレームを１／２４秒間隔で出力することによって、２４Ｈｚのプログレッシブ信号＃２を得る。
【００５１】
図６は、検出部１１がＡｔ、Ａｂ、Ｂｔ、Ｂｂ、Ｃｔ、Ｃｂ、Ｄｔ、Ｄｂ、Ｅｔ、Ｅｂというフィールドパターン（２：２プルダウン信号のフィールドパターン）を検出したときに、プログレッシブ信号＃４のフレームレートを６０Ｈｚから２４Ｈｚに変換するアルゴリズムを示す図である。
【００５２】
フレームレート変換部１２２は、ＩＰ変換部１２１により生成される１０のフレームＡｔ＋Ａｂ、Ａｔ＋Ａｂ、Ｂｔ＋Ｂｂ、Ｂｔ＋Ｂｂ、Ｃｔ＋Ｃｂ、Ｃｔ＋Ｃｂ、Ｄｔ＋Ｄｂ、Ｄｔ＋Ｄｂ、Ｅｔ＋Ｅｂ、Ｅｔ＋Ｅｂから、４つのフレームＡｔ＋Ａｂ、Ｂ’ｔ＋Ｂ’ｂ、Ｃ’ｔ＋Ｃ’ｂ、Ｄ’ｔ＋Ｄ’ｂを生成／抽出する。ここで、フレームＢ´ｔ＋Ｂ´ｂは、６０Ｈｚのプログレッシブ信号＃４に含まれるフレームＢｔ＋ＢｂおよびＣｔ＋Ｃｂから、動きベクトルを使って生成した内挿フレームを表し、フレームＣ´ｔ＋Ｃ´ｂは、６０Ｈｚのプログレッシブ信号＃４に含まれるフレームＣｔ＋ＣｂおよびＤｔ＋Ｄｂから、動きベクトルを使って生成した内挿フレームを表し、フレームＤ´ｔ＋Ｄ´ｂは、６０Ｈｚのプログレッシブ信号＃４に含まれるフレームＤｔ＋ＤｂおよびＥｔ＋Ｅｂから、動きベクトルを使って生成した内挿フレームを表す。そして、生成／抽出した４つのフレームを１／２４秒間隔で出力することによって、２４Ｈｚのプログレッシブ信号＃２を得る。
【００５３】
図７は、検出部１１が上述したフィールドパターンを検出しなかったときにプログレッシブ信号＃４のフレームレートを６０Ｈｚから２４Ｈｚに変換するアルゴリズムを示す図である。
【００５４】
フレームレート変換部１２２は、ＩＰ変換部１２１により生成されるフレームＦ（０／６０）、Ｆ（１／６０）、Ｆ（２／６０）、Ｆ（３／６０）、…から、フレームＦ（０／２４）＝Ｆ（０／６０）、Ｆ（１／２４）＝Ｆ（２／６０）＋Ｆ（３／６０）、Ｆ（２／２４）＝Ｆ（５／６０）、Ｆ（３／２４）＝Ｆ（７／６０）＋Ｆ（８／６０）を抽出／生成する。ここで、フレームＦ（２／６０）＋Ｆ（３／６０）は、６０Ｈｚのプログレッシブ信号＃４にフレームに含まれるフレームＦ（２／６０）およびＦ（３／６０）から、動きベクトルを使って生成した内挿フレームを表し、フレームＦ（７／６０）＋Ｆ（８／６０）は、６０Ｈｚのプログレッシブ信号＃４にフレームに含まれるフレームＦ（７／６０）およびＦ（８／６０）から、動きベクトルを使って生成した内挿フレームを表す。そして、フレームレート変換部１２２は、抽出／生成したフレームＦ（０／２４）、Ｆ（１／２４）、Ｆ（２／２４）、Ｆ（３／２４）、…を１／２４秒間隔で出力することによって、２４Ｈｚのプログレッシブ信号＃２を得る。
【００５５】
なお、本実施形態においては、映像信号＃１の周波数として６０Ｈｚを想定したが、本発明はこれに限定されるものではなく、例えば、映像信号＃１の周波数を５０Ｈｚとしてもよい。この場合、プログレッシブ信号＃４の周波数も５０Ｈｚとなり、フレームレート変換部１２２は、プログレッシブ信号＃４のフレームレートを５０Ｈｚから２４Ｈｚに変換することになる。
【００５６】
また、本実施形態においては、映像信号＃１がインターレース信号であることを想定したが、映像信号＃１はプログレッシブ信号であってもよい。例えば、映像信号＃１が６０Ｈｚのプログレッシブ信号である場合、ＩＰ変換部１２１を省略し、映像信号＃１をフレームレート変換部１２２に直接入力する構成を採用すればよい。この場合、検出部１１は、映像信号＃１が２４Ｈｚのプログレッシブ信号に由来するものであるときに現れるフレームパターンと、映像信号＃１が３０Ｈｚのプログレッシブ信号に由来するものであるときに現れるフレームパターンとを検出し、フレームレート変換部１２２は、検出部１１により検出されたフレームパターンに応じて、映像信号＃１のフレームレートを２４Ｈｚに変換するフレームレート変換アルゴリズムを切り替えることになる。なお、プログレッシブ信号であっても、その由来に応じた特有の冗長性（同一フレームの繰り返し）をもっているため、特有のフレームパターン（同一内容のフレームの出現パタン）が現れる点は、インターレース信号と何ら代わるところはない。
【００５７】
（符号化装置１を備えた記録装置）
なお、本実施形態に係る符号化装置１に、符号化データ＃３を記録媒体に記録するための記録手段を付加することによって、記録装置を構成することができる。この記録手段としては、例えば、光ディスクに符号化データ＃３を記録する光ディスクドライブ装置や、磁器ディスクに符号化データ＃３を記録するハードディスクドライブ装置などを挙げることができる。つまり、ＢＤレコーダやＤＶＤレコーダなどの光ディスクレコーダ装置や、ハードディスクレコーダ装置などを構成することができる。
【００５８】
〔実施形態２〕
本発明の第２の実施形態について、図面に基づいて説明すれば以下のとおりである。
【００５９】
（符号化装置の構成）
まず、本実施形態に係る符号化装置１´の構成について、図８を参照して説明する。図８は、符号化装置１´のブロック図である。
【００６０】
符号化装置１´は、映像信号＃１のフィールドパターンを検出する検出部（検出手段）１１と、検出部１１にて検出されたフィールドパターンに応じたアルゴリズムを用いて、映像信号＃１を２４Ｈｚのプログレッシブ信号＃２に変換する変換部（変換手段）１２と、２４Ｈｚのプログレッシブ信号＃２を符号化することによって、符号化データ＃３を生成する符号化部（符号化手段）１３とを備えている。これらの構成は、第１の実施形態に係る符号化装置１と同様である。
【００６１】
本実施形態に係る符号化装置１´が、第１の実施形態に係る符号化装置１と異なる点は、ＩＰ変換を行うことなく、変換部１２が映像信号＃１を２４Ｈｚのプログレッシブ信号＃２に変換する点である。そこで、以下では、変換部１２が６０Ｈｚのインターレース信号を２４Ｈｚのプログレッシブ信号にする変換アルゴリズムについて説明する。
【００６２】
（変換アルゴリズム）
図９は、検出部１１がＡｔ、Ａｂ、Ａｔ、Ｂｂ、Ｂｔ、Ｃｂ、Ｃｔ、Ｃｂ、Ｄｔ、Ｄｂというフィールドパターン（３：２プルダウン信号のフィールドパターン）を検出したときに、映像信号＃１を２４Ｈｚのプログレッシブ信号＃２にフレームレート変換するためのアルゴリズムを示す図である。
【００６３】
検出部１１がＡｔ、Ａｂ、Ａｔ、Ｂｂ、Ｂｔ、Ｃｂ、Ｃｔ、Ｃｂ、Ｄｔ、Ｄｂというフィールドパターンを検出すると、変換部１２は、図９の下段に示したように、これら１０のフィールドから、４つフレームＡｔ＋Ａｂ、Ｂｔ＋Ｂｂ、Ｃｔ＋Ｃｂ、Ｄｔ＋Ｄｂを生成する。そして、生成した４つのフレームを１／２４秒間隔で出力することによって、２４Ｈｚのプログレッシブ信号＃２を得る。
【００６４】
図１０は、検出部１１がＡｔ、Ａｂ、Ｂｔ、Ｂｂ、Ｃｔ、Ｃｂ、Ｄｔ、Ｄｂ、Ｅｔ、Ｅｂというフィールドパターン（２：２プルダウン信号のフィールドパターン）を検出したときに、映像信号＃１を２４Ｈｚのプログレッシブ信号＃２にフレームレート変換するためのアルゴリズムを示す図である。
【００６５】
検出部１１がＡｔ、Ａｂ、Ｂｔ、Ｂｂ、Ｃｔ、Ｃｂ、Ｄｔ、Ｄｂ、Ｅｔ、Ｅｂというフィールドパターンを検出すると、変換部１２は、図１０の下段に示したように、これら１０のフィールドから、４つフレームＡｔ＋Ａｂ、Ｂ´ｔ＋Ｂ´ｂ、Ｃ´ｔ＋Ｃ´ｂ、Ｄ´ｔ＋Ｄ´ｂを生成する。ここで、フィールドＢ´ｔは、フィールドＢｔとフィールドＣｔとから動きベクトルを求めて生成した内挿フィールドを表し、フィールドＢ´ｂは、フィールドＢｂとフィールドＣｂとから動きベクトルを求めて生成した内挿フィールドを表し（他のフィールドも同様）、フレームＢ´ｔ＋Ｂ´ｂは、フィールドＢ´ｔとフィールドＢ´ｂとを合成することによって得られたフレームを表す（他のフレームも同様）。そして、変換部１２は、生成した４つのフレームを１／２４秒間隔で出力することによって、２４Ｈｚのプログレッシブ信号＃２を得る。
【００６６】
図１１は、検出部１１が上述したフィールドパターンを検出しなかったときに、すなわち映像信号＃１がビデオ信号であるときに、映像信号＃１を２４Ｈｚのプログレッシブ信号＃２にフレームレート変換するためのアルゴリズムを示す図である。
【００６７】
検出部１１が上述したいずれのフィールドパターンも検出しなかったときに、変換部１２は、図１１の下段に示すように、映像信号＃１に含まれているフィールドＦｔ（０／６０）、Ｆｂ（１／６０）、Ｆｔ（２／６０）、Ｆｂ（３／６０）、…から、フレームＦ（０／２４）＝Ｆｔ（０／６０）＋Ｆｂ（０／６０）、Ｆ（１／２４）＝Ｆｔ（１／２４）＋Ｆｂ（１／２４）、Ｆ（２／２４）＝Ｆｔ（２／２４）＋Ｆｂ（２／２４）、Ｆ（３／２４）＝Ｆｔ（３／２４）＋Ｆｂ（３／２４）、…を生成する。ここで、フレームＦｔ（ｎ／６０）＋Ｆｂ（ｎ／６０）は、トップフィールドＦｔ（ｎ／６０）とボトムフィールドＦｂ（ｎ／６０）とを合成したフレームを表す。また、映像信号＃１に含まれていないフィールドについては、上述したフレーム内補間またはフレーム間補間により生成したフィールド、もしくは動きベクトルを求めて生成した内挿フィールドを意味する。
【００６８】
例えば、映像信号＃１に含まれていないボトムフィールドＦｂ（０／２４）は、映像信号＃１に含まれているトップフィールドＦｔ（０／２４）＝Ｆｔ（０／６０）からフレーム内補間により生成することもできるし、映像信号＃１に含まれているフィールドＦｂ（−１／６０）およびＦｂ（１／６０）からフレーム間補間によって生成することもできる。また、映像信号＃１に含まれていないトップフィールドＦｔ（１／２４）は、映像信号＃１に含まれているトップフィールドＦｔ（２／６０）およびＦｔ（３／６０）から動きベクトルを求めて生成することができる。同様に、映像信号＃１に含まれていないボトムフィールドＦｂ（１／２４）は、映像信号＃１に含まれているボトムフィールドＦｂ（２／６０）およびＦｂ（３／６０）から動きベクトルを求めて生成することができる。
【００６９】
なお、本実施形態においても、映像信号＃１の周波数として６０Ｈｚを想定したが、本発明はこれに限定されるものではなく、例えば、映像信号＃１の周波数を５０Ｈｚとしてもよい。
【００７０】
（符号化装置１´を備えた記録装置）
なお、本実施形態に係る符号化装置１´に、符号化データ＃３を記録媒体に記録するための記録手段を付加することによって、記録装置を構成することができる。この記録手段としては、例えば、光ディスクに符号化データ＃３を記録する光ディスクドライブ装置や、磁器ディスクに符号化データ＃３を記録するハードディスクドライブ装置などを挙げることができる。つまり、ＢＤレコーダやＤＶＤレコーダなどの光ディスクレコーダ装置や、ハードディスクレコーダ装置などを構成することができる。
【００７１】
〔実施形態３〕
本発明の第３の実施形態について、図面に基づいて説明すれば以下のとおりである。
【００７２】
（テレビの構成）
まず、本実施形態に係るテレビジョン受像機（以下、「テレビ」と略記）３の構成について、図１２を参照して説明する。図１２は、テレビ３のブロック図である。テレビ３は、インターレース信号により表される映像を、ＬＣＤフレームレート（特定周波数）のプログレッシブ信号により駆動されるＬＣＤ（表示部）に表示する表示装置であり、ビデオデコーダ（復号手段）３１と、検出部（検出手段）３２と、ＩＰ変換部（ＩＰ変換手段）３３と、画質補正部３４と、フレームレート変換部（フレームレート変換手段）３５と、ＬＣＤコントローラ３６（駆動手段）と、ＬＣＤ（表示部）３７と、抽出部（抽出手段）３８と、符号化部（符号化手段）３９とを備えている。
【００７３】
ビデオデコーダ３１は、与えられた符号化データ＃ａをデコードすることによって、６０Ｈｚのインターレース信号＃ｂを得る。ビデオデコーダ３１に与えられる符号化データ＃ａとしては、チューナにて受信した符号化データや、入力端子を介して外部から入力された符号化データなどが想定される。検出部３２は、６０Ｈｚのインターレース信号＃ｂのフィールドパターンを検出する。ＩＰ変換部３３は、検出部３２にて検出されたフィールドパターンに応じたＩＰ変換アルゴリズムを用いて、６０Ｈｚのインターレース信号＃ｂを６０Ｈｚのプログレッシブ信号＃ｃにＩＰ変換する。画質補正部３４は、プログレッシブ信号＃ｃに対してエッジ強調などの画質補正を行なう。フレームレート変換部３５は、画質補正済のプログレッシブ信号＃ｄのフレームレートを、６０ＨｚからＬＣＤフレームレート（本実施形態においては１２０Ｈｚとする）に上昇させる。ＬＣＤコントローラ３６は、ＬＣＤフレームレートのプログレッシブ信号＃ｅに基づいてＬＣＤ３７を駆動する。
【００７４】
そして、抽出部３８は、ＬＣＤフレームレートのプログレッシブ信号＃ｅから抽出したフレームを用いて、２４Ｈｚのプログレッシブ信号＃ｇを生成する。具体的には、図１３に示したように、ＬＣＤフレームレートのプログレッシブ信号＃ｅにおける連続する５枚のフレームを１周期とみて、各周期の先頭のフレームを抽出することによって２４Ｈｚのプログレッシブ信号＃ｇを得る。そして、符号化部３９がプログレッシブ信号＃ｇを符号化することによって、符号化データを生成する。
【００７５】
なお、ここでは、ＬＣＤフレームレートを１２０Ｈｚとしたが、ＬＣＤフレームレートが２４の倍数であれば、これと同様の方法により２４Ｈｚのプログレッシブ信号＃ｇを得ることができる。例えば、ＬＣＤフレームレートが１４４Ｈｚであれば、ＬＣＤフレームレートのプログレッシブ信号＃ｅにおける連続する６枚のフレームを１周期とみて、各周期の先頭フレームを抽出することによって２４Ｈｚのプログレッシブ信号＃ｇを得ることができる。ＬＣＤフレームレートが２４０Ｈｚであれば、ＬＣＤフレームレートのプログレッシブ信号＃ｅにおける連続する１０枚のフレームを１周期とみて、各周期の先頭フレームを抽出することによって２４Ｈｚのプログレッシブ信号＃ｇを得ることができる。
【００７６】
また、ここでは、抽出部３８が、ＬＣＤフレームレートのプログレッシブ信号＃ｅから抽出したフレームを用いて、２４Ｈｚのプログレッシブ信号＃ｇを生成するものとしたが、画質補正済のプログレッシブ信号＃ｄから抽出したフレームを用いて、２４Ｈｚのプログレッシブ信号＃ｇを生成するように変形してもよい。
【００７７】
この場合、抽出部３８は、図１４に示したように、画質補正済のプログレッシブ信号＃ｄにおける連続する１０枚のフレームを１周期とみて、例えば、１枚目（フレーム番号：０）、４枚目（フレーム番号：３）、６枚目（フレーム番号：５）、９枚目（フレーム番号：８）のフレームを抽出することによって、２４Ｈｚのプログレッシブ信号＃ｇを得ることができる。
【００７８】
ただし、１枚目および６枚目のフレームは、２４Ｈｚに同期するものの、４枚目および９枚目のフレームは２４Ｈｚに同期しない（１／１２０秒ずれる）。このため、復号装置がこのズレを考慮した復号（動きベクトルを用いた内挿フレームの生成など）を行なえるよう、４枚目および９枚目のフレームが１／１２０秒のずれを伴うフレームであることを示すフラグを、符号化データに含めるとよい。また、このような符号化データを復号できるよう、ビデオデコーダ（復号手段）３１に、フラグを参照して符号化データを復号する機能を付加してもよい。
【００７９】
〔付記事項〕
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【００８０】
また、上述した符号化装置１および１´に含まれる各ブロックは、ハードウェアロジックによって構成してもよいし、次のようにＣＰＵを用いてソフトウェアによって実現してもよい。
【００８１】
すなわち、符号化装置１および１´は、各機能を実現するプログラムの命令を実行するＣＰＵ（central processing unit）、上記プログラムを格納したＲＯＭ（read only memory）、上記プログラムを展開するＲＡＭ（random access memory）、上記プログラムおよび各種データを格納するメモリ等の記憶装置（記録媒体）などを備えている。そして、本発明の目的は、上述した機能を実現するソフトウェアであるプログラムのプログラムコード（実行形式プログラム、中間コードプログラム、ソースプログラム）をコンピュータで読み取り可能に記録した記録媒体を符号化装置１および１´に供給し、符号化装置１および１´がその記録媒体に記録されているプログラムコードを読み出し実行することによっても達成可能である。
【００８２】
上記記録媒体としては、例えば、磁気テープやカセットテープ等のテープ系、フロッピー（登録商標）ディスク／ハードディスク等の磁気ディスクやＣＤ−ＲＯＭ／ＭＯ／ＭＤ／ＤＶＤ／ＣＤ−Ｒ等の光ディスクを含むディスク系、ＩＣカード（メモリカードを含む）／光カード等のカード系、あるいはマスクＲＯＭ／ＥＰＲＯＭ／ＥＥＰＲＯＭ／フラッシュＲＯＭ等の半導体メモリ系などを用いることができる。
【００８３】
また、符号化装置１および１´を通信ネットワークと接続可能に構成し、上記プログラムコードを通信ネットワークを介して符号化装置１および１´に供給するようにしてもよい。この通信ネットワークとしては、とくに限定されず、例えば、インターネット、イントラネット、エキストラネット、ＬＡＮ、ＩＳＤＮ、ＶＡＮ、ＣＡＴＶ通信網、仮想専用網（virtual private network）、電話回線網、移動体通信網、衛星通信網等が利用可能である。また、通信ネットワークを構成する伝送媒体としては、とくに限定されず、例えば、ＩＥＥＥ１３９４、ＵＳＢ、電力線搬送、ケーブルＴＶ回線、電話線、ＡＤＳＬ回線等の有線でも、ＩｒＤＡやリモコンのような赤外線、Ｂｌｕｅｔｏｏｔｈ（登録商標）、８０２．１１無線、ＨＤＲ、携帯電話網、衛星回線、地上波デジタル網等の無線でも利用可能である。なお、本発明は、上記プログラムコードが電子的な伝送で具現化された、搬送波に埋め込まれたコンピュータデータ信号の形態でも実現され得る。
【産業上の利用可能性】
【００８４】
本発明は、様々な由来をもつインターレース信号を符号化する符号化装置に広く適用することができる。また、光ディスクレコーダやハードディスクレコーダなどの記録装置や、テレビジョン受像機などの表示装置などに取り分け好適に利用することができる。
【符号の説明】
【００８５】
１、１´      符号化装置
１１              検出部（検出手段）
１２              変換部（変換手段）
１２１                ＩＰ変換部（ＩＰ変換手段）
１２２                フレームレート変換部（フレームレート変換手段）
１３              符号化部（符号化手段）
３            テレビ（表示装置）
【図１】
2011004137.tif 000003
【図２】
2011004137.tif 000004
【図３】
2011004137.tif 000005
【図４】
2011004137.tif 000006
【図５】
2011004137.tif 000007
【図６】
2011004137.tif 000008
【図７】
2011004137.tif 000009
【図８】
2011004137.tif 000010
【図９】
2011004137.tif 000011
【図１０】
2011004137.tif 000012
【図１１】
2011004137.tif 000013
【図１２】
2011004137.tif 000014
【図１３】
2011004137.tif 000015
【図１４】
2011004137.tif 000016