(57)【要約】【課題】単一入力多出力であって一部出力のみをミュートすることができる低廉な出力ミュート機能付き信号増幅回路を提供する。【解決手段】１個の入力端子１と、１個の入力端子１に供給される信号が入力されるＮ（Ｎは２以上の自然数）個の演算増幅器ＯＰ１と、Ｎ個の演算増幅器ＯＰ１それぞれから出力される増幅信号が１対１対応で供給されるＮ個の出力端子２と、Ｎ個の演算増幅器ＯＰ１の内の（Ｎ−１）個の演算増幅器の基準電位を、所定のマイナス電位（−Ｖｃ）にするか否かを切り換える１個のＮＰＮトランジスタＱ１とを備え、１個のＮＰＮトランジスタＱ１が所定のマイナス電位（−Ｖｃ）を選択しているときは、前記（Ｎ−１）個の演算増幅器に対応する（Ｎ−１）系統が出力ミュートになる出力ミュート機能付き信号増幅回路。【選択図】図１
2011211294.tif 000002
【特許請求の範囲】
【請求項１】
１個の入力端子と、
前記１個の入力端子に供給される信号が入力されるＮ（Ｎは２以上の自然数）個の演算増幅器と、
前記Ｎ個の演算増幅器それぞれから出力される増幅信号が１対１対応で供給されるＮ個の出力端子と、
前記Ｎ個の演算増幅器の内のｋ（ｋは１以上（Ｎ−１）以下の自然数）個の演算増幅器の基準電位を、所定のプラス電位または所定のマイナス電位にするか否かを切り換える１個の切換手段とを備え、
前記１個の切換手段が所定のプラス電位または所定のマイナス電位を選択しているときは、前記ｋ個の演算増幅器に対応するｋ系統が出力ミュートになることを特徴とする出力ミュート機能付き信号増幅回路。
【請求項２】
前記１個の入力端子に供給される信号が前記Ｎ個の演算増幅器の反転入力端子に入力され、
前記Ｎ個の演算増幅器それぞれにおいて演算増幅器の反転入力端子と演算増幅器の出力端子とが抵抗を介して接続され、
前記１個の切換手段が前記ｋ個の演算増幅器の非反転入力端子に接続される請求項１に記載の出力ミュート機能付き信号増幅回路。
【請求項３】
高周波成分が前記ｋ個の演算増幅器の非反転入力端子に供給されることを抑圧するｋ個の高周波抑圧部を備え、
前記ｋ個の高周波抑圧部が１対１対応で前記ｋ個の演算増幅器の非反転入力端子に接続される請求項２に記載の出力ミュート機能付き信号増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単一入力多出力であって一部出力のみをミュートすることができる出力ミュート機能付き信号増幅回路に関する。なお、ミュートとは、一般的に無音を意味するが、本明細書においては信号の種類を問わず信号の遮断を意味するものとする。
【背景技術】
【０００２】
例えば、ケーブルテレビシステムでの音声告知サービスを利用するための告知端末において、単一入力多出力であって一部出力のみをミュートすることができる出力ミュート機能付き信号増幅回路が設けられることがある。
【０００３】
このような出力ミュート機能付き信号増幅回路の従来例を図６に示す。図６に示す出力ミュート機能付き信号増幅回路は、Ｎ（Ｎは２以上の自然数）個の演算増幅器ＯＰ１と、Ｎ個の直流阻止用コンデンサＣ１と、Ｎ個の抵抗Ｒ１と、Ｎ個の帰還抵抗Ｒ２と、Ｎ個の抵抗Ｒ３と、（Ｎ−１）個のＮＰＮトランジスタＱ２と、（Ｎ−１）個の抵抗Ｒ４と、入力端子１と、Ｎ個の出力端子２と、ミュート制御端子３とを備えている。
【０００４】
入力端子１にはＮ個の直流阻止用コンデンサＣ１の一端が共通接続されている。各直流阻止用コンデンサＣ１の他端は各抵抗Ｒ１を介して各演算増幅器ＯＰ１の反転入力端子に接続されている。また、各演算増幅器ＯＰ１の反転入力端子と出力端子とは各抵抗Ｒ２を介して接続されており、各演算増幅器ＯＰ１の非反転入力端子は各抵抗Ｒ３を介してグランド電位に接続されており、各演算増幅器ＯＰ１の出力端子は各出力端子２に接続されている。そして、各演算増幅器ＯＰ１（ただし、Ｎ個中の１個は除く）の出力端子に各ＮＰＮトランジスタＱ２のコレクタが接続されており、各ＮＰＮトランジスタＱ２のエミッタがグランド電位に接続されており、各ＮＰＮトランジスタＱ２のベースが各抵抗Ｒ４を介してミュート制御端子３に接続されている。
【０００５】
このような構成によると、ミュート制御端子３にＬｏｗレベルの信号が供給されている場合は、入力端子１に供給される信号が増幅されてＮ個の出力端子２すなわちＮ系統から出力され、ミュート制御端子３にＨｉｇｈレベルの信号が供給されている場合は、各ＮＰＮトランジスタＱ２がオンになるため、（Ｎ−１）個の出力端子２すなわち（Ｎ−１）系統が出力ミュートになり、入力端子１に供給される信号を増幅した信号が残りの１個の出力端子２すなわち残りの１系統からのみ出力される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−５１９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図６に示す従来の出力ミュート機能付き信号増幅回路では、出力端子２から出力される信号のレベルが高い場合、ミュート制御端子３にＬｏｗレベルの信号を供給して各ＮＰＮトランジスタＱ２をオフ状態にしても、信号の一部がＮＰＮトランジスタＱ２を経由してグランド電位側に漏れ出し、出力端子２から出力される信号に歪みが発生するおそれがあった。
【０００８】
各ＮＰＮトランジスタＱ２を、上記問題の発生を防止することができる専用部品にすることで、上記問題の発生を防止することができる。しかしながら、そのような対策を講じた場合、ＮＰＮトランジスタＱ２の部品コストが高くなってしまい、結果として、出力ミュート機能付き信号増幅回路の価格が高くなってしまう。
【０００９】
また、特許文献１に開示されている出力ミュート用の回路も各系統に設ける必要があるため、低コスト化を図ることができない。
【００１０】
また、全系統を一括して出力ミュートする場合には、各系統に分岐する手前に１個のスイッチ等を設けるだけで出力ミュートを実現することができるため、低コスト化を図ることができる。しかしながら、このような構成は、全系統を一括して出力ミュートするので、単一入力多出力であって一部出力のみをミュートする出力ミュート機能付き信号増幅回路に適用することができない。
【００１１】
本発明は、上記の状況に鑑み、単一入力多出力であって一部出力のみをミュートすることができる低廉な出力ミュート機能付き信号増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために本発明に係る出力ミュート機能付き信号増幅回路は、１個の入力端子と、前記１個の入力端子に供給される信号が入力されるＮ（Ｎは２以上の自然数）個の演算増幅器と、前記Ｎ個の演算増幅器それぞれから出力される増幅信号が１対１対応で供給されるＮ個の出力端子と、前記Ｎ個の演算増幅器の内のｋ（ｋは１以上（Ｎ−１）以下の自然数）個の演算増幅器の基準電位を、所定のプラス電位または所定のマイナス電位にするか否かを切り換える１個の切換手段とを備え、前記１個の切換手段が所定のプラス電位または所定のマイナス電位を選択しているときは、前記ｋ個の演算増幅器に対応するｋ系統が出力ミュートになる構成とする。
【００１３】
このような構成によると、単一入力多出力であって一部出力のみをミュートすることができる出力ミュート機能付き信号増幅回路を実現することができる。
【００１４】
また、このような構成によると、出力ミュートが可能である前記ｋ系統で前記切換手段を１個しか必要とせず、さらに、前記ｋ個の演算増幅器の基準電位の切り替えによって出力ミュートを実現していることから、前記１個の切換手段を汎用部品にしても、前記ｋ系統の出力信号レベルが高い場合に前記ｋ系統の出力信号に歪みが発生しないので、前記切換手段に汎用部品を用いることができる。これにより、低コスト化を図ることができる。
【００１５】
上記構成の出力ミュート機能付き信号増幅回路において、例えば、前記１個の入力端子に供給される信号が前記Ｎ個の演算増幅器の反転入力端子に入力され、前記Ｎ個の演算増幅器それぞれにおいて演算増幅器の反転入力端子と演算増幅器の出力端子とが抵抗を介して接続され、前記１個の切換手段が前記ｋ個の演算増幅器の非反転入力端子に接続されるようにするとよい。
【００１６】
また、前記１個の切換手段が選択を切り換える際に前記ｋ系統の出力にノイズが発生することを抑制する観点から、上記いずれかの構成の出力ミュート機能付き信号増幅回路において、高周波成分が前記ｋ個の演算増幅器の非反転入力端子に供給されることを抑圧するｋ個の高周波抑圧部を備え、前記ｋ個の高周波抑圧部が１対１対応で前記ｋ個の演算増幅器の非反転入力端子に接続されることが好ましい。
【発明の効果】
【００１７】
本発明に係る出力ミュート機能付き信号増幅回路によると、単一入力多出力であって一部出力のみをミュートすることができる出力ミュート機能付き信号増幅回路を実現することができる。
【００１８】
また、本発明に係る出力ミュート機能付き信号増幅回路によると、出力ミュートが可能である複数の系統で切換手段を１個しか必要とせず、さらに、出力ミュートが可能である複数の系統に対応する複数の演算増幅器の基準電位の切り替えによって出力ミュートを実現していることから、１個の切換手段を汎用部品にしても、前記複数の系統の出力信号レベルが高い場合に前記複数の系統の出力信号に歪みが発生しないので、前記切換手段に汎用部品を用いることができる。これにより、低コスト化を図ることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係る出力ミュート機能付き信号増幅回路の構成を示す図である。
【図２】本発明の第２実施形態に係る出力ミュート機能付き信号増幅回路の構成を示す図である。
【図３】本発明の第３実施形態に係る出力ミュート機能付き信号増幅回路の構成を示す図である。
【図４】本発明の第４実施形態に係る出力ミュート機能付き信号増幅回路の構成を示す図である。
【図５】切換回路の構成を示す図である。
【図６】単一入力多出力であって一部出力のみをミュートすることができる出力ミュート機能付き信号増幅回路の従来例を示す図である。
【発明を実施するための形態】
【００２０】
本発明の実施形態について図面を参照して以下に説明する。
【００２１】
＜第１実施形態＞
まず、本発明の第１実施形態について説明する。本発明の第１実施形態に係る出力ミュート機能付き信号増幅回路の構成を図１に示す。
【００２２】
図１に示す本発明の第１実施形態に係る出力ミュート機能付き信号増幅回路は、Ｎ（Ｎは２以上の自然数）個の演算増幅器ＯＰ１と、Ｎ個の直流阻止用コンデンサＣ１と、Ｎ個の抵抗Ｒ１と、Ｎ個の帰還抵抗Ｒ２と、Ｎ個の抵抗Ｒ３と、切換手段、例えば１個のＮＰＮトランジスタＱ１と、１個の入力端子１と、Ｎ個の出力端子２と、１個のミュート制御端子３とを備えている。
【００２３】
入力端子１にはＮ個の直流阻止用コンデンサＣ１の一端が共通接続されている。各直流阻止用コンデンサＣ１の他端は各抵抗Ｒ１を介して各演算増幅器ＯＰ１の反転入力端子に接続されている。また、各演算増幅器ＯＰ１の反転入力端子と出力端子とは各抵抗Ｒ２を介して接続されており、各演算増幅器ＯＰ１の非反転入力端子は各抵抗Ｒ３を介してグランド電位に接続されており、各演算増幅器ＯＰ１の出力端子は各出力端子２に接続されている。そして、各演算増幅器ＯＰ１（ただし、Ｎ個中の１個は除く）の非反転入力端子にＮＰＮトランジスタＱ１のコレクタが接続されており、ＮＰＮトランジスタＱ１のエミッタが所定のマイナス電位（−Ｖｃ）に接続されており、ＮＰＮトランジスタＱ１のベースがミュート制御端子３に接続されている。
【００２４】
このような構成によると、ミュート制御端子３にＬｏｗレベルの信号が供給されている場合は、入力端子１に供給される信号が増幅されてＮ個の出力端子２すなわちＮ系統から出力され、ミュート制御端子３にＨｉｇｈレベルの信号が供給されている場合は、ＮＰＮトランジスタＱ１がオンになって各演算増幅器ＯＰ１（ただし、Ｎ個中の１個は除く）の非反転入力端子の電位（基準電位）が所定のマイナス電位（−Ｖｃ）となり各演算増幅器ＯＰ１（ただし、Ｎ個中の１個は除く）から出力される信号がマイナス側に振り切ってしまうため、（Ｎ−１）個の出力端子２すなわち（Ｎ−１）系統が見かけ上出力ミュートになり、入力端子１に供給される信号を増幅した信号が残りの１個の出力端子２すなわち残りの１系統からのみ出力される。
【００２５】
図１に示す本発明の第１実施形態に係る出力ミュート機能付き信号増幅回路では、演算増幅器ＯＰ１の基準電位の切り替えによって出力ミュートを実現しているため、ＮＰＮトランジスタＱ１を汎用部品にしても、出力端子２から出力される信号のレベルが高い場合に出力端子２から出力される信号に歪みが発生しない。
【００２６】
上述の通り、図１に示す本発明の第１実施形態に係る出力ミュート機能付き信号増幅回路では、出力ミュートが可能である（Ｎ−１）系統でＮＰＮトランジスタＱ１を１個しか必要とせず、さらに、ＮＰＮトランジスタＱ１に汎用部品を用いることができるので、低コスト化を図ることができる。
【００２７】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。本発明の第２実施形態に係る出力ミュート機能付き信号増幅回路の構成を図２に示す。なお、図２において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００２８】
図２に示す本発明の第２実施形態に係る出力ミュート機能付き信号増幅回路は、図１に示す本発明の第１実施形態に係る出力ミュート機能付き信号増幅回路に（Ｎ−１）個の高周波抑圧部例えばコンデンサＣ２を追加した構成である。
【００２９】
各演算増幅器ＯＰ１（ただし、Ｎ個中の１個は除く）の非反転入力端子に各コンデンサＣ２の一端が接続されており、各コンデンサＣ２の他端がグランド電位に接続されている。
【００３０】
このような構成によると、図１に示す本発明の第１実施形態に係る出力ミュート機能付き信号増幅回路と同様の効果を奏するとともに、コンデンサＣ２及び抵抗Ｒ３からなるＣＲ回路により、ミュート制御端子３に供給される信号のレベルが切り替わったときに（Ｎ−１）個の出力端子２すなわち（Ｎ−１）系統から出力される信号にノイズが発生することを抑制することができる。
【００３１】
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。本発明の第３実施形態に係る出力ミュート機能付き信号増幅回路の構成を図３に示す。なお、図３において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００３２】
図３に示す本発明の第３実施形態に係る出力ミュート機能付き信号増幅回路は、図１に示す本発明の第１実施形態に係る出力ミュート機能付き信号増幅回路のＮＰＮトランジスタＱ１をＰＮＰトランジスタＱ１’に置換した構成である。
【００３３】
各演算増幅器ＯＰ１（ただし、Ｎ個中の１個は除く）の非反転入力端子にＰＮＰトランジスタＱ１’のコレクタが接続されており、ＰＮＰトランジスタＱ１’のエミッタが所定のプラス電位（Ｖｃ）に接続されており、ＰＮＰトランジスタＱ１’のベースがミュート制御端子３に接続されている。
【００３４】
図３に示す構成によると、ミュート制御端子３にＨｉｇｈレベルの信号が供給されている場合は、入力端子１に供給される信号が増幅されてＮ個の出力端子２すなわちＮ系統から出力され、ミュート制御端子３にＬｏｗレベルの信号が供給されている場合は、ＰＮＰトランジスタＱ１’がオンになって各演算増幅器ＯＰ１（ただし、Ｎ個中の１個は除く）の非反転入力端子の電位（基準電位）が所定のプラス電位（Ｖｃ）となり各演算増幅器ＯＰ１（ただし、Ｎ個中の１個は除く）から出力される信号がプラス側に振り切ってしまうため、（Ｎ−１）個の出力端子２すなわち（Ｎ−１）系統が見かけ上出力ミュートになり、入力端子１に供給される信号を増幅した信号が残りの１個の出力端子２すなわち残りの１系統からのみ出力される。
【００３５】
図３に示す本発明の第３実施形態に係る出力ミュート機能付き信号増幅回路では、演算増幅器ＯＰ１の基準電位の切り替えによって出力ミュートを実現しているため、ＰＮＰトランジスタＱ１’を汎用部品にしても、出力端子２から出力される信号のレベルが高い場合に出力端子２から出力される信号に歪みが発生しない。
【００３６】
上述の通り、図３に示す本発明の第３実施形態に係る出力ミュート機能付き信号増幅回路では、出力ミュートが可能である（Ｎ−１）系統でＰＮＰトランジスタＱ１’を１個しか必要とせず、さらに、ＰＮＰトランジスタＱ１’に汎用部品を用いることができるので、低コスト化を図ることができる。
【００３７】
＜第４実施形態＞
最後に、本発明の第４実施形態について説明する。本発明の第４実施形態に係る出力ミュート機能付き信号増幅回路の構成を図４に示す。なお、図４において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。また、本実施形態では、Ｎは３以上の自然数である。
【００３８】
図４に示す本発明の第４実施形態に係る出力ミュート機能付き信号増幅回路は、図１に示す本発明の第１実施形態に係る出力ミュート機能付き信号増幅回路に１個のＮＰＮトランジスタＱ２と１個の抵抗Ｒ４とを追加した構成である。
【００３９】
非反転入力端子にＮＰＮトランジスタＱ１のコレクタが接続されている（Ｎ−１）個の演算増幅器ＯＰ１中の或る１個の演算増幅器ＯＰ１の出力端子にＮＰＮトランジスタＱ２のコレクタが接続されており、ＮＰＮトランジスタＱ２のエミッタがグランド電位に接続されており、ＮＰＮトランジスタＱ２のベースが抵抗Ｒ４を介してミュート制御端子３に接続されている。
【００４０】
図４に示す構成によると、図１に示す本発明の第１実施形態に係る出力ミュート機能付き信号増幅回路と同様の効果を奏するとともに、出力ミュートの可能な或る１系統では、ミュート制御端子３にＨｉｇｈレベルの信号が供給されている場合にＮＰＮトランジスタＱ１とＮＰＮトランジスタＱ２の双方によって出力ミュートが実行されるので、出力ミュートがより確実となる。したがって、本実施形態は、例えば、出力ミュートの可能な或る１系統が出力ミュートの可能な他の系統（（Ｎ−２）系統）よりも出力レベルが高く設定されている場合などに好適である。
【００４１】
＜変形例等＞
以上、本発明に係る実施形態について説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えて実行することができる。
【００４２】
例えば、上述した実施形態では、出力ミュートの不可能な系統が１つであったが、出力ミュートの不可能な系統を複数にしてもよい。
【００４３】
また、上述した実施形態で用いているＮＰＮトランジスタＱ１やＰＮＰトランジスタＱ１’を他の切換手段に置換してもよい。例えば、図５に示すように、ＮＰＮトランジスタＱ１を、フォトカプラＰＣ１及びＮＰＮトランジスタＱ３を有する切換回路（切換手段の一例）４に置換することができる。
【００４４】
また、上述した各実施形態及び上記の各変形例の内容は、矛盾がない限り、任意に組み合わせて実施することが可能である。
【符号の説明】
【００４５】
１  入力端子
２  出力端子
３  ミュート制御端子
４  切換回路
Ｃ１  直流阻止用コンデンサ
ＣＰ１  フォトカプラ
ＯＰ１  演算増幅器
Ｑ１、Ｑ２、Ｑ３  ＮＰＮトランジスタ
Ｑ１’  ＰＮＰトランジスタ
Ｒ１、Ｒ３、Ｒ４  抵抗
Ｒ２  帰還抵抗
【図１】
2011211294.tif 000003
【図２】
2011211294.tif 000004
【図３】
2011211294.tif 000005
【図４】
2011211294.tif 000006
【図５】
2011211294.tif 000007
【図６】
2011211294.tif 000008