(57)【要約】【課題】複数の試験モジュールの試験を同期させる。【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスを試験する複数の試験モジュールと、複数の試験モジュールのそれぞれに接続されて、複数の試験モジュールを同期させる同期モジュールと、複数の試験モジュールおよび同期モジュールに接続されて、複数の試験モジュールおよび同期モジュールを制御する試験制御部と、を備え、同期モジュールは、複数の試験モジュールのそれぞれから、当該試験モジュールの状態を示す状態信号を受信する受信部と、受信部が受信した各状態信号を集約して集約状態信号を生成する集約部と、集約状態信号に応じた動作を指示する制御信号を複数の試験モジュールに対して送信する送信部と、を有する試験装置を提供する。【選択図】図１
2011059109.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスを試験する複数の試験モジュールと、
前記複数の試験モジュールのそれぞれに接続されて、前記複数の試験モジュールを同期させる同期モジュールと、
前記複数の試験モジュールおよび前記同期モジュールに接続されて、前記複数の試験モジュールおよび前記同期モジュールを制御する試験制御部と、
を備え、
前記同期モジュールは、
前記複数の試験モジュールのそれぞれから、当該試験モジュールの状態を示す状態信号を受信する受信部と、
前記受信部が受信した各状態信号を集約して集約状態信号を生成する集約部と、
前記集約状態信号に応じた動作を指示する制御信号を前記複数の試験モジュールに対して送信する送信部と、
を有する試験装置。
【請求項２】
前記受信部は、前記複数の試験モジュールのそれぞれから、当該試験モジュールがレディ状態となったことを示すレディ信号を受信し、
前記集約部は、前記複数の試験モジュールの全てから前記レディ信号を受信したことを条件として、前記複数の試験モジュールがレディ状態となったことを示す集約レディ信号を生成し、
前記送信部は、集約レディ信号が生成されたことに応じて、試験開始を指示する試験開始信号を前記複数の試験モジュールのそれぞれに対して送信する
請求項１に記載の試験装置。
【請求項３】
前記受信部は、前記複数の試験モジュールのそれぞれから、当該試験モジュールにおいて試験のフェイルが発生したことを示すフェイル信号を受信し、
前記集約部は、前記複数の試験モジュールのうちの少なくとも１つの試験モジュールから前記フェイル信号を受信したことを条件として、試験がフェイルしたことを示す集約フェイル信号を生成し、
前記送信部は、集約フェイル信号が生成されたことに応じて、試験の停止を指示する試験停止信号を前記複数の試験モジュールのそれぞれに対して送信する
請求項１または２に記載の試験装置。
【請求項４】
前記送信部は、前記複数の試験モジュールのそれぞれが有する制御用レジスタに対する書き込みを指示する前記制御信号を送信する請求項１から３の何れかに記載の試験装置。
【請求項５】
前記送信部は、少なくとも１つの試験モジュールに対して、当該試験モジュールの状態を示す状態レジスタの読出を指示する読出要求を送信し、
前記受信部は、前記少なくとも１つの試験モジュールから、前記読出要求に対する読出応答として前記状態信号を受信する
請求項４に記載の試験装置。
【請求項６】
前記同期モジュールは、プロセッサおよびメモリを含み、前記メモリに格納された同期用プログラムを実行する同期制御部を有し、
前記同期制御部は、予め設定された集約状態信号に応じた同期用プログラムを実行して、実行結果に応じた動作を指示する制御信号を前記送信部により前記複数の試験モジュールへと送信させる
請求項１から５の何れかに記載の試験装置。
【請求項７】
前記集約部は、予め設定された集約状態信号を生成したことに応じて、前記同期制御部に割り込み、
割り込みを受けた前記同期制御部は、割り込みの要因となった集約状態信号に応じた同期用プログラムを実行する
請求項６に記載の試験装置。
【請求項８】
請求項１から７の何れかに記載の試験装置に備えられる同期モジュール。
【請求項９】
被試験デバイスを試験する試験装置の同期方法であって、
前記試験装置は、
前記被試験デバイスを試験する複数の試験モジュールと、
前記複数の試験モジュールのそれぞれに接続されて、前記複数の試験モジュールを同期させる同期モジュールと、
前記複数の試験モジュールおよび前記同期モジュールに接続されて、前記複数の試験モジュールおよび前記同期モジュールを制御する試験制御部と、
を備え、
前記同期モジュールが、前記複数の試験モジュールのそれぞれから、当該試験モジュールの状態を示す状態信号を受信し、
前記同期モジュールが、受信された各状態信号を集約して集約状態信号を生成し、
前記同期モジュールが、前記集約状態信号に応じた動作を指示する制御信号を前記複数の試験モジュールに対して送信する
同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
試験装置、同期モジュールおよび同期方法に関する。
【背景技術】
【０００２】
半導体チップ等の被試験デバイスを試験する装置として、複数の試験回路を備える試験装置が知られている（例えば、特許文献１および２参照）。この場合、複数の試験回路は、同期して動作することが好ましい。
【０００３】
特許文献１  国際公開第２００３／０６２８４３号パンフレット
特許文献２  特開２００７−５２０２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
試験装置に備わる複数の試験回路は、予め与えられるプログラム、シーケンス等に応じて動作する。試験装置は、これらのプログラム等の実行を、同期して開始することで、それぞれの試験回路を同期して動作させている。
【０００５】
しかし、多様な試験を実行する場合、各試験回路におけるプログラムの実行開始のタイミングを同期させるだけでは十分でない場合がある。例えばプログラムの実行中に、所定の試験回路の全てが待ち状態となったことを条件として、次のステップを同期して実行したい場合も考えられる。
【０００６】
このとき、各試験回路において、待ち状態となるまでに実行すべきプログラムの実行時間が同一となるように、各プログラムを設計すれば、プログラムの実行開始のタイミングを同期させることで、それ以降の試験を同期して実行することもできる。しかし、このようなプログラムを設計することは、手間がかかってしまう。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様においては、  被試験デバイスを試験する試験装置であって、前記被試験デバイスを試験する複数の試験モジュールと、前記複数の試験モジュールのそれぞれに接続されて、前記複数の試験モジュールを同期させる同期モジュールと、前記複数の試験モジュールおよび前記同期モジュールに接続されて、前記複数の試験モジュールおよび前記同期モジュールを制御する試験制御部と、を備え、前記同期モジュールは、前記複数の試験モジュールのそれぞれから、当該試験モジュールの状態を示す状態信号を受信する受信部と、前記受信部が受信した各状態信号を集約して集約状態信号を生成する集約部と、前記集約状態信号に応じた動作を指示する制御信号を前記複数の試験モジュールに対して送信する送信部と、を有する試験装置を提供する。また、この試験装置に関連する同期モジュールおよび同期方法を提供する。
【０００８】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態に係る試験装置１００の構成を被試験デバイス１０とともに示す。
【図２】図２は、本実施形態に係る同期モジュール１５０の機能構成を示す。
【図３】図３は、本実施形態に係る同期モジュール１５０の処理フローの第１例を示す。
【図４】図４は、本実施形態に係る同期モジュール１５０の処理フローの第２例を示す。
【図５】図５は、本実施形態に係る同期モジュール１５０の処理フローの第３例を示す。
【図６】図６は、本実施形態に係る試験モジュール１６０の構成の一例を示す。
【図７】図７は、本実施形態に係る送信側ブロック１２および受信側ブロック１４の構成の一例を示す。
【発明を実施するための形態】
【００１０】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１１】
図１は、本実施形態に係る試験装置１００の構成を被試験デバイス（ＤＵＴ）１０とともに示す。試験装置１００は、被試験デバイス１０を試験する。試験装置１００は、システム制御部１１０と、ハブ１２０と、試験制御部１３０と、バス１４０と、同期モジュール１５０と、複数の試験モジュール１６０とを備える。
【００１２】
システム制御部１１０は、当該試験装置１００の全体を制御する。ハブ１２０は、システム制御部１１０と試験制御部１３０との間の通信を中継する。ハブ１２０は、一例として、汎用のまたは専用の高速シリアルバス等であってよい。
【００１３】
試験制御部１３０は、複数の試験モジュール１６０および同期モジュール１５０に接続されて、複数の試験モジュール１６０および同期モジュール１５０を制御する。より具体的には、試験制御部１３０は、システム制御部１１０から与えられる制御命令および試験プログラム等に応じて、同期モジュール１５０および試験モジュール１６０を制御して、被試験デバイス１０の試験を実行させる。バス１４０は、試験制御部１３０と、同期モジュール１５０および試験モジュール１６０との間を電気的に接続する。
【００１４】
同期モジュール１５０は、複数の試験モジュール１６０のそれぞれに接続されて、複数の試験モジュール１６０を同期させる。同期モジュール１５０は、一例として、複数の試験モジュール１６０の全てが予め設定された状態となったことに応じて、複数の試験モジュール１６０のそれぞれに予め設定された動作を指示する制御信号を送信する。また、同期モジュール１５０は、一例として、複数の試験モジュール１６０のうちの少なくとも１つが予め設定された状態となったことに応じて、複数の試験モジュール１６０のそれぞれに予め設定された動作を指示する制御信号を送信する。
【００１５】
また、同期モジュール１５０は、一例として、複数の試験モジュール１６０の全てが予め設定された状態になったことまたは複数の試験モジュール１６０のうち少なくとも１つの試験モジュール１６０が予め設定された状態になったことに応じて、予め定められたプログラムを実行する。そして、同期モジュール１５０は、プログラムの実行結果に応じた動作を指示する制御信号を、複数の試験モジュール１６０のそれぞれに送信する。
【００１６】
複数の試験モジュール１６０のそれぞれは、試験プログラムを実行するプロセッサまたはシーケンサ等を有する。複数の試験モジュール１６０のそれぞれは、試験プログラムにより指定される信号を被試験デバイス１０と送受信して、被試験デバイス１０を試験する。複数の試験モジュール１６０のそれぞれは、一例として、被試験デバイス１０との間でパケットを通信して、被試験デバイス１０を試験してもよい。
【００１７】
また、複数の試験モジュール１６０のそれぞれは、試験において予め設定された状態になったことに応じて、当該予め設定された状態となったことを示す状態信号を同期モジュール１５０へ送信する。また、複数の試験モジュール１６０のそれぞれは、動作を指示する制御信号を同期モジュール１５０から受信したことに応じて、当該制御信号に示された動作を実行する。
【００１８】
同期モジュール１５０および複数の試験モジュール１６０は、試験装置１００のテストヘッド内に装填される基板であってよい。また、同期モジュール１５０と複数の試験モジュール１６０のそれぞれとの間は、ケーブルにより接続されてもよいし、被試験デバイス１０が装着されるパフォーマンスボードに形成された配線により接続されてもよい。
【００１９】
図２は、本実施形態に係る同期モジュール１５０の機能構成を示す。同期モジュール１５０は、受信部２１０と、集約部２２０と、送信部２３０と、同期制御部２４０とを有する。
【００２０】
受信部２１０は、複数の試験モジュール１６０のそれぞれから、当該試験モジュール１６０の状態を示す状態信号を受信する。受信部２１０は、一例として、状態信号として、当該試験モジュール１６０の状態を示すコマンドを受信する。
【００２１】
集約部２２０は、受信部２１０が受信した各状態信号を集約して集約状態信号を生成する。集約部２２０は、一例として、受信部２１０が複数の試験モジュール１６０の全てから予め設定された状態信号を受信したことを条件として、集約状態信号を生成する。また、集約部２２０は、一例として、受信部２１０が複数の試験モジュール１６０のうちの何れか１つの試験モジュール１６０から予め設定された状態信号を受信したことを条件として、集約状態信号を生成する。
【００２２】
また、集約部２２０は、一例として、状態信号に示された状態毎に集約状態信号を生成する。集約部２２０は、一例として、コマンドに示された内容毎に、集約状態信号を生成する。
【００２３】
また、集約部２２０は、予め設定された集約状態信号を生成したことに応じて、同期制御部２４０に割り込む。集約部２２０は、一例として、予め設定された内容のコマンドに対応する集約状態信号を生成したことに応じて、同期制御部２４０に割込信号を与える。
【００２４】
送信部２３０は、集約部２２０により集約状態信号が生成されたことに応じて、集約状態信号に応じた動作を指示する制御信号を複数の試験モジュール１６０に対して送信する。送信部２３０は、一例として、複数の試験モジュール１６０に対して、予め設定された動作の開始を指示する制御信号を送信する。また、送信部２３０は、一例として、複数の試験モジュール１６０に対して、予め設定された動作の停止を指示する制御信号を送信する。
【００２５】
同期制御部２４０は、プロセッサおよびメモリを含む。同期制御部２４０は、予め設定された集約状態信号を生成したことに応じて集約部２２０から割り込みを受ける。割り込みを受けた同期制御部２４０のプロセッサは、メモリに格納された、割り込みの要因となった集約状態信号に応じた同期用プログラムを読み出して、実行する。そして、同期制御部２４０は、実行結果に応じた動作を指示する制御信号を送信部２３０により複数の試験モジュール１６０へと送信させる。
【００２６】
以上のような同期モジュール１５０は、複数の試験モジュール１６０のそれぞれの状態に応じて、複数の試験モジュール１６０のそれぞれに制御信号を送信するので、複数の試験モジュール１６０を同期させることができる。例えば、同期モジュール１５０は、複数の試験モジュール１６０の全てが予め設定された状態となったことを条件に、複数の試験モジュール１６０に対して予め設定した動作を開始させたり、複数の試験モジュール１６０の動作を停止させたりすることができる。
【００２７】
また、例えば、同期モジュール１５０は、何れか１つの試験モジュール１６０が予め設定された状態となったことを条件に、複数の試験モジュール１６０に対して予め設定された動作を開始させたり、複数の試験モジュール１６０の動作を停止させたりすることができる。また、例えば、同期モジュール１５０は、複数の試験モジュール１６０の全てが所定の状態となったことまたは何れか１つの試験モジュール１６０が所定の状態となったことを条件に、設定された同期用プログラムを実行することもできる。
【００２８】
また、同期モジュール１５０は、複数の試験モジュール１６０をグループ毎に分割し、分割したグループ毎に同期制御を行ってもよい。
【００２９】
また、同期モジュール１５０の送信部２３０は、一例として、複数の試験モジュール１６０のそれぞれが有する制御用レジスタに対する書き込みを指示する制御信号を送信してもよい。これにより、同期モジュール１５０は、試験モジュール１６０内のプロセッサに対して制御信号を与えることができる。
【００３０】
また、同期モジュール１５０の送信部２３０は、一例として、少なくとも１つの試験モジュール１６０に対して、当該試験モジュール１６０の状態を示す状態レジスタの読出を指示する読出要求を送信してもよい。そして、同期モジュール１５０の受信部２１０は、少なくとも１つの試験モジュール１６０から、読出要求に対する読出応答として状態信号を受信してもよい。これにより、同期モジュール１５０は、試験モジュール１６０内のプロセッサから状態信号を受け取ることができる。
【００３１】
図３は、本実施形態に係る同期モジュール１５０の処理フローの第１例を示す。複数の試験モジュール１６０のそれぞれは、一例として、動作開始の準備が完了した状態（レディー状態）となったことに応じて、当該試験モジュール１６０がレディ状態となったことを示すレディ信号を状態信号の１つとして同期モジュール１５０に送信する。
【００３２】
この場合、同期モジュール１５０の受信部２１０は、複数の試験モジュール１６０のそれぞれからレディ信号を受信する。受信部２１０がレディ信号を受信すると、まず、集約部２２０は、複数の試験モジュール１６０の全てからレディ信号を受信したか否かを判断する（Ｓ１１）。集約部２２０は、複数の試験モジュール１６０の全てからレディ信号を受信していない場合には（Ｓ１１のＮｏ）、受信部２１０が次のレディ信号を受信するまで、ステップＳ１１において処理を待機する。
【００３３】
集約部２２０は、複数の試験モジュール１６０の全てからレディ信号を受信したことを条件として（Ｓ１２のＹｅｓ）、複数の試験モジュール１６０がレディ状態となったことを示す集約レディ信号を、集約状態信号の１つとして生成する（Ｓ１２）。続いて、送信部２３０は、集約レディ信号が生成されたことに応じて、試験開始を指示する試験開始信号を複数の試験モジュール１６０のそれぞれに対して送信する（Ｓ１３）。
【００３４】
そして、複数の試験モジュール１６０のそれぞれは、同期モジュール１５０から試験開始信号を受信すると、予め設定された試験を開始する。例えば、複数の試験モジュール１６０のそれぞれは、同期モジュール１５０から試験開始信号を受信すると、予め設定されたパターンまたはパケットを被試験デバイス１０に送信する。これにより、試験装置１００は、試験プログラムによって複雑なタイミング制御をすることなく、複数の試験モジュール１６０による試験を同期して開始させることができる。
【００３５】
図４は、本実施形態に係る同期モジュール１５０の処理フローの第２例を示す。複数の試験モジュール１６０のそれぞれは、一例として、試験においてフェイルが発生したことに応じて、当該試験モジュール１６０において試験のフェイルが発生したことを示すフェイル信号を状態信号の１つとして同期モジュール１５０に送信する。
【００３６】
この場合、同期モジュール１５０の受信部２１０は、複数の試験モジュール１６０のそれぞれからフェイル信号を受信する。まず、集約部２２０は、複数の試験モジュール１６０のうちの少なくとも１つの試験モジュール１６０からフェイル信号を受信したか否かを判断する（Ｓ２１）。集約部２２０は、複数の試験モジュール１６０の何れの試験モジュール１６０からもフェイル信号を受信していない場合には（Ｓ２１のＮｏ）、ステップＳ２１において処理を待機する。
【００３７】
集約部２２０は、複数の試験モジュール１６０の少なくとも１つからフェイル信号を受信したことを条件として（Ｓ２２のＹｅｓ）、試験がフェイルしたことを示す集約フェイル信号を、集約状態信号の１つとして生成する（Ｓ２２）。続いて、送信部２３０は、集約フェイル信号が生成されたことに応じて、試験の停止を指示する試験停止信号を複数の試験モジュール１６０のそれぞれに対して送信する（Ｓ２３）。
【００３８】
そして、複数の試験モジュール１６０のそれぞれは、同期モジュール１５０から試験停止信号を受信すると、実行中の試験を停止する。これにより、試験装置１００は、試験プログラムによって複雑なタイミング制御をすることなく、複数の試験モジュール１６０による試験を同期して停止させることができる。
【００３９】
図５は、本実施形態に係る同期モジュール１５０の処理フローの第３例を示す。複数の試験モジュール１６０のそれぞれは、一例として、予め設定された所定の状態となったことに応じて、当該所定の状態となったことを示す状態信号を同期モジュール１５０に送信する。
【００４０】
同期モジュール１５０の受信部２１０は、複数の試験モジュール１６０のそれぞれから予め設定された状態信号を受信する。まず、集約部２２０は、複数の試験モジュール１６０の全てまたは少なくとも１つから、予め設定された状態信号を受信したか否かを判断する（Ｓ３１）。集約部２２０は、複数の試験モジュール１６０の全てまたは少なくとも１つから、予め設定された状態信号を受信していない場合には（Ｓ３１のＮｏ）、ステップＳ３１において処理を待機する。
【００４１】
集約部２２０は、複数の試験モジュール１６０の全てまたは少なくとも１つから、予め設定された状態信号を受信したことを条件として（Ｓ３２のＹｅｓ）、予め設定された状態信号を集約した集約状態信号を生成する（Ｓ３２）。続いて、集約部２２０は、予め設定された集約状態信号が生成されたことに応じて、同期制御部２４０に割込信号を与える。
【００４２】
同期制御部２４０は、割込信号を受けると、予め設定された集約状態信号に応じた同期プログラムを実行する（Ｓ３３）。そして、同期制御部２４０は、同期プログラムの実行結果に応じた動作の指示を示す制御信号を、複数の試験モジュール１６０のそれぞれに対して送信する（Ｓ３４）。
【００４３】
そして、複数の試験モジュール１６０のそれぞれは、同期モジュール１５０から制御信号を受信すると、当該制御信号に示された動作を行う。これにより、試験装置１００は、複雑なタイミング制御をすることなく、共通のプログラムを同期して実行することができる。
【００４４】
図６は、本実施形態に係る試験モジュール１６０の構成の一例を示す。試験モジュール１６０は、試験プログラムに従って被試験デバイス１０との間でパケットを通信して、被試験デバイス１０を試験する。
【００４５】
試験モジュール１６０は、一例として、複数の送信側ブロック１２と、複数の受信側ブロック１４と、演算処理部１６と、複数のフロー制御部１８とを備える。本例においては、試験モジュール１６０は、１２８個の送信側ブロック１２と、１２８個の受信側ブロック１４と、１個の演算処理部１６と、８個のフロー制御部１８とを備える。
【００４６】
複数の送信側ブロック１２のそれぞれおよび複数の受信側ブロック１４のそれぞれは、被試験デバイス１０の何れかの端子と接続される。複数の送信側ブロック１２のそれぞれは、何れか一の受信側ブロック１４と対応付けられる。互いに対応付けられた送信側ブロック１２および受信側ブロック１４のそれぞれは、複数のフロー制御部１８のうちの何れかに対応する。本例においては、８個のフロー制御部１８のそれぞれには、互いに対応付けられた８個の送信側ブロック１２および８個の受信側ブロック１４が対応付けられる。
【００４７】
一対の送信側ブロック１２および受信側ブロック１４は、被試験デバイス１０との間で通信する一連のパケットを含む複数のパケットリストを記憶する。そして、一対の送信側ブロック１２および受信側ブロック１４は、対応するフロー制御部１８により指定されたパケットリストに含まれる一連のパケットを、被試験デバイス１０との間で順次に通信する。
【００４８】
演算処理部１６は、試験プログラムに含まれる演算式を処理する。演算処理部１６は、一例として、複数のフロー制御部１８のそれぞれから演算式の引数を受け取り、受け取った引数に基づき演算式を演算し、演算結果を対応するフロー制御部１８に与える。
【００４９】
フロー制御部１８は、試験プログラムの実行フローに基づいて、対応付けられた送信側ブロック１２および受信側ブロック１４のそれぞれに対して、実行すべきパケットリストの順序を指定する。フロー制御部１８は、一例として、試験プログラム中における、分岐命令およびサブルーチン呼出命令等を実行し、これらの命令の実行結果に応じて、対応する送信側ブロック１２および受信側ブロック１４に対して次に実行すべきパケットリストを指定する。
【００５０】
また、フロー制御部１８は、一例として、対応する送信側ブロック１２および受信側ブロック１４から被試験デバイス１０との間の通信結果を受け取り、受け取った通信結果を演算式の引数として演算処理部１６へ転送する。また、フロー制御部１８は、演算処理部１６から演算式の演算結果を受け取り、受け取った演算結果に応じて、対応する送信側ブロック１２および受信側ブロック１４に対して次に実行すべきパケットリストを指定する。
【００５１】
このような試験装置１００は、上位側の演算処理部１６に試験プログラム中の演算式を実行させ、下位側のフロー制御部１８、送信側ブロック１２および受信側ブロック１４にフロー制御を実行させる。これにより、試験装置１００によれば、上位側の演算処理部１６を演算能力の高いプロセッサにより実現して変数を集中管理させ、下位側のフロー制御部１８、送信側ブロック１２および受信側ブロック１４を動作周波数の高いプロセッサまたはシーケンサにより実現して、全体として効率の良いシステムを構築することができる。
【００５２】
また、このような試験装置１００は、被試験デバイス１０との間で同一のパケットを複数回通信する場合、共通のデータを複数回指定してデータ列を生成することができる。これにより、被試験デバイス１０によれば、内部に格納するデータ量を小さくすることができる。
【００５３】
図７は、本実施形態に係る送信側ブロック１２および受信側ブロック１４の構成の一例を示す。送信側ブロック１２は、パケットリストにより指定された順序でパケットを被試験デバイス１０に送信する。受信側ブロック１４は、被試験デバイス１０からパケットを受信して、パケットリストに指定されたパケットと受信したパケットと比較して、被試験デバイス１０の良否を判定する。
【００５４】
まず、送信側ブロック１２について説明する。送信側ブロック１２は、パケットリスト記憶部２０と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、データ変換部３４と、送信部３６とを含む。パケットリスト記憶部２０は、供給された複数のパケットリストを記憶する。
【００５５】
パケットリスト処理部２２は、パケットリスト記憶部２０に記憶された複数のパケットリストのうちフロー制御部１８により指定されたパケットリストを実行して、被試験デバイス１０と通信する各パケットを順次指定する。パケットリスト処理部２２は、一例として、フロー制御部１８から受信したアドレスからパケットリストを実行して、被試験デバイス１０に送信するパケットを順次指定する。
【００５６】
パケットリスト処理部２２は、一例として、指定したパケットを発生するための命令列が記憶されたパケット命令列記憶部２４上のアドレスを指定する。更に、パケットリスト処理部２２は、一例として、被試験デバイス１０との間で通信するパケットについて、パケットデータ列記憶部２６内における当該パケットに含まれるデータ列のアドレス（例えばデータ列の先頭アドレス）を指定する。
【００５７】
このようにパケットリスト処理部２２は、パケットを発生させるための命令列のアドレスと、当該パケットに含まれるデータ列のアドレスを個別に指定する。なお、この場合において、パケットリスト中において、２以上のパケットに対して共通する命令列またはデータ列が指定されている場合に、パケットリスト処理部２２は、当該２以上のパケットについて同一の命令列のアドレスまたは同一のデータ列のアドレスを指定してもよい。
【００５８】
パケット命令列記憶部２４は、複数種類のパケットのそれぞれを発生するための命令列を、パケットの種類毎に記憶する。パケット命令列記憶部２４は、一例として、ライトパケットを発生するための命令列、リードパケットを発生するための命令列、および、アイドルパケットを発生するための命令列等を記憶する。
【００５９】
パケットデータ列記憶部２６は、複数種類のパケットのそれぞれに含まれるデータ列を、パケットの種類毎に記憶する。パケットデータ列記憶部２６は、一例として、ライトパケットに含まれるデータ列、リードパケットに含まれるデータ列、および、アイドルパケットに含まれるデータ列等を含んでよい。また、パケットデータ列記憶部２６は、一例として、パケット毎に変更される個別データ、および、パケットの種類毎に共通の共通データを別個の記憶領域に区別して記憶してもよい。
【００６０】
更に、送信側のパケットデータ列記憶部２６は、受信側ブロック１４内のデータ変換部３４から、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データを受け取る。そして、送信側のパケットデータ列記憶部２６は、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データを記憶する。
【００６１】
下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列、即ち、パケットリスト処理部２２によりアドレスが指定された命令列をパケット命令列記憶部２４から読み出して、読み出した命令列に含まれる各命令を順次に実行する。更に、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットのデータ列、即ち、パケットリスト処理部２２によりアドレスが指定されたデータ列を、命令列の実行に従って順次にパケットデータ列記憶部２６から出力させて、被試験デバイス１０との間の試験に用いる試験データ列を生成する。
【００６２】
また、下位シーケンサ２８は、命令の実行毎に、読み出した個別データおよび共通データに対して指定した処理（演算またはデータ変換）を施すことを指示する制御データをデータ処理部３２およびデータ変換部３４に与える。これにより、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における、指定されたデータ部分を、読み出したデータに対して指定した処理を施したデータとすることができる。
【００６３】
また、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列の実行が完了したことに応じて、終了通知をパケットリスト処理部２２に与えてよい。これにより、パケットリスト処理部２２は、下位シーケンサ２８による命令列の実行の進行に応じて、順次にパケットを指定することができる。
【００６４】
また、送信側ブロック１２が有する送信側の下位シーケンサ２８は、送信部３６に対して、被試験デバイス１０に対して送信する信号のエッジタイミングを指定する。下位シーケンサ２８は、一例として、送信部３６に対してタイミング信号を与えて、パケット毎にエッジタイミングを制御する。
【００６５】
また、送信側の下位シーケンサ２８は、受信側ブロック１４が有する受信側の下位シーケンサ２８と通信を行う。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８とハンドシェイクを行って、受信側の下位シーケンサ２８と同期して命令列を実行することができる。
【００６６】
送信側の下位シーケンサ２８は、一例として、予め指定されたパケットの試験データ列を被試験デバイス１０に送信したことを受信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８に、送信側の下位シーケンサ２８からの通知を受けるまでの間、受信したデータ列の良否判定を禁止させることができる。
【００６７】
また、送信側の下位シーケンサ２８は、一例として、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成する。これにより、送信側の下位シーケンサ２８は、所定のパケットを被試験デバイス１０から受信した後に、予め指定されたパケットを被試験デバイス１０に送信することができる。
【００６８】
データ処理部３２は、パケットデータ列記憶部２６からパケットリスト処理部２２により指定されたパケットのデータ列を読み出して、被試験デバイス１０の試験に用いる試験データ列を生成する。この場合において、送信側のデータ処理部３２は、被試験デバイス１０に対して送信するパケットに応じた試験データ列中に、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データに応じた値を含めてよい。
【００６９】
例えば、送信側のデータ処理部３２は、送信側のパケットデータ列記憶部２６からデータを読み出して、被試験デバイス１０に対して送信するパケットのデータ列における予め指定された部分を受信データに応じた値（例えば受信データそのままの値または受信データに何らかの処理を施した値）とした試験データ列を生成する。このような送信側のデータ処理部３２は、被試験デバイス１０から受信したパケットに含まれていた受信データに応じた値を、パケットに含めて送信することができる。
【００７０】
データ変換部３４は、下位シーケンサ２８から指定されたタイミングにおいて、データ処理部３２から出力した試験データ列をデータ変換する。データ変換部３４は、一例として、試験データ列に対して予め設定されたテーブル等により８ｂ−１０ｂ変換等を行う。更に、データ変換部３４は、一例として、試験データ列に対してスクランブル処理を行ってもよい。そして、データ変換部３４は、変換したデータ列を出力する。
【００７１】
送信部３６は、データ変換部３４が生成した試験データ列を、被試験デバイス１０に対して送信する。
【００７２】
つぎに、受信側ブロック１４について説明する。受信側ブロック１４は、送信側ブロック１２と略同一の構成および機能を有するので、受信側ブロック１４については、送信側ブロック１２の相違点について説明をする。
【００７３】
受信側ブロック１４は、パケットリスト記憶部２０と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、データ変換部３４と、受信部８２と、判定部８４とを含む。受信部８２は、被試験デバイス１０からパケットのデータ列を受信する。
【００７４】
受信側のデータ変換部３４は、受信側の下位シーケンサ２８から指定されたタイミングにおいて、受信部８２により受信されたデータ列をデータ変換する。受信側のデータ変換部３４は、一例として、受信したデータ列に対して予め設定されたテーブル等により８ｂ−１０ｂ変換等を行う。更に、受信側のデータ変換部３４は、一例として、受信したデータ列に対してデスクランブル処理を行ってもよい。
【００７５】
そして、受信側のデータ変換部３４は、変換したデータ列を判定部８４へ供給する。また、受信側のデータ変換部３４は、変換したデータ列を、受信側のパケットデータ列記憶部２６または送信側のパケットデータ列記憶部２６の少なくとも一方に供給してもよい。
【００７６】
受信側のパケットリスト処理部２２は、フロー制御部１８により指定されたパケットリストを実行して、被試験デバイス１０から受信されると期待されるパケットを順次指定する。また、受信側のデータ処理部３２は、生成した試験データ列を判定部８４に供給する。
【００７７】
受信側の下位シーケンサ２８は、被試験デバイス１０から出力が期待されるパケットのデータ列を、試験データ列として受信側のパケットデータ列記憶部２６から出力させる。また、受信側の下位シーケンサ２８は、受信部８２に対して、被試験デバイス１０から出力された信号のデータ値を取り込むストローブタイミングを指定する。
【００７８】
判定部８４は、受信側のデータ処理部３２から試験データ列を受け取るとともに、受信側のデータ変換部３４から受信したデータ列を受け取る。判定部８４は、受信したデータ列を試験データ列と比較した結果に基づいて、被試験デバイス１０との間の通信の良否を判定する。判定部８４は、一例として、受信部８２が受信したデータ列と試験データ列とが一致するか否かを比較する論理比較部と、比較結果を記憶するフェイルメモリとを含む。また、判定部８４は、一例として、受信部８２が受信したデータ列が指定されたデータ列と一致したことを受信側の下位シーケンサ２８に通知してもよい。
【００７９】
また、受信側の下位シーケンサ２８は、送信側の下位シーケンサ２８と通信を行う。これにより、受信側の下位シーケンサ２８は、送信側の下位シーケンサ２８とハンドシェイクを行って、送信側の下位シーケンサ２８と同期して命令列を実行することができる。
【００８０】
受信側の下位シーケンサ２８は、一例として、当該受信側の下位シーケンサ２８が生成した試験データ列と一致するデータ列を受信したことを送信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成することができる。
【００８１】
また、受信側の下位シーケンサ２８は、一例として、送信側の下位シーケンサ２８から、予め指定されたパケットの試験データ列を被試験デバイス１０に送信したことの通知を受けるまでの間、判定部８４による受信部８２が受信したデータ列の良否判定を禁止する。これにより、受信側の下位シーケンサ２８は、所定のパケットを被試験デバイス１０へ送信した後に、当該所定のパケットに応じた応答が被試験デバイス１０から出力されたか否かを判定することができる。
【００８２】
受信側のパケットデータ列記憶部２６は、受信側ブロック１４側のデータ変換部３４から受信部８２が受信したパケットに含まれる受信データを受け取る。そして、受信側のパケットデータ列記憶部２６は、受信部８２が受信したパケットに含まれる受信データを記憶する。
【００８３】
更に、受信側のデータ処理部３２は、被試験デバイス１０から出力が期待されるパケットに含まれる試験データ列に、受信部８２が既に受信したパケットに含まれる受信データに応じた値を含める。例えば、受信側のデータ処理部３２は、受信側のパケットデータ列記憶部２６からデータを読み出して、被試験デバイス１０からの受信を期待するパケットのデータ列における予め指定された部分を、受信データに応じた値（例えば受信データそのままの値又は何らかの処理を施した値）とした試験データ列を生成する。
【００８４】
例えば、受信側のデータ処理部３２は、被試験デバイス１０から受信すべき第２のパケットに応じた試験データ列中に、受信部８２が既に受信した第１のパケットに含まれる受信データに応じた値を含めてよい。これにより、受信側のデータ処理部３２によれば、例えば、被試験デバイス１０から受信したパケットに含まれるＩＤ等を参照して、次以降のパケットに含まれるべきＩＤが正しいか否かを判定することができる。
【００８５】
以上のように、本実施形態に係る試験装置１００によれば、受信したパケットに含まれる受信データに応じた値を次以降のパケット内に含める処理を、被試験デバイス１０に比較的に近い位置で行うことができる。これにより、試験装置１００によれば、被試験デバイス１０とのやり取りの応答を高速にすることができる。
【００８６】
また、試験装置１００は、比較的に動作周波数の高い演算処理ユニット等により実現されたデータ処理部３２を備えることが好ましい。これにより、試験装置１００は、受信したパケットに含まれるデータから、次以降のパケットに含めるデータを生成する処理を高速に行うことができる。
【００８７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００８８】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００８９】
１００  試験装置、１０  被試験デバイス、１１０  システム制御部、１２０  ハブ、１３０  試験制御部、１４０  バス、１５０  同期モジュール、１６０  試験モジュール、２１０  受信部、２２０  集約部、２３０  送信部、２４０  同期制御部、１２  送信側ブロック、１４  受信側ブロック、１６  演算処理部、１８  フロー制御部、２０  パケットリスト記憶部、２２  パケットリスト処理部、２４  パケット命令列記憶部、２６  パケットデータ列記憶部、２８  下位シーケンサ、３２  データ処理部、３４  データ変換部、３６  送信部、８２  受信部、８４  判定部
【図１】
2011059109.tif 000003
【図２】
2011059109.tif 000004
【図３】
2011059109.tif 000005
【図４】
2011059109.tif 000006
【図５】
2011059109.tif 000007
【図６】
2011059109.tif 000008
【図７】
2011059109.tif 000009
【手続補正書】
【提出日】平成22年12月2日(2010.12.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスを試験する複数の試験モジュールと、
前記複数の試験モジュールのそれぞれに接続されて、前記複数の試験モジュールを同期させる同期モジュールと、
前記複数の試験モジュールおよび前記同期モジュールに接続されて、前記複数の試験モジュールおよび前記同期モジュールを制御する試験制御部と、
を備え、
前記同期モジュールは、
前記複数の試験モジュールのそれぞれから、試験モジュールの状態を示す状態信号を受信する受信部と、
前記受信部が受信した各状態信号を集約して集約状態信号を生成する集約部と、
前記集約状態信号に応じた動作を指示する制御信号を前記複数の試験モジュールに対して送信する送信部とを有し、
前記試験モジュールは、
パケットを前記被試験デバイスに送信する送信側ブロックと、
前記被試験デバイスからパケットを受信する受信側ブロックとを有し、
前記送信側ブロックは、前記受信側ブロックから、前記送信側ブロックで生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成し送信する、
試験装置。
【請求項２】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスを試験する複数の試験モジュールと、
前記複数の試験モジュールのそれぞれに接続されて、前記複数の試験モジュールを同期させる同期モジュールと、
前記複数の試験モジュールおよび前記同期モジュールに接続されて、前記複数の試験モジュールおよび前記同期モジュールを制御する試験制御部と、
を備え、
前記同期モジュールは、
前記複数の試験モジュールのそれぞれから、試験モジュールの状態を示す状態信号を受信する受信部と、
前記受信部が受信した各状態信号を集約して集約状態信号を生成する集約部と、
前記集約状態信号に応じた動作を指示する制御信号を前記複数の試験モジュールに対して送信する送信部とを有し、
前記試験モジュールは、
パケットを前記被試験デバイスに送信する送信側ブロックと、
前記被試験デバイスからパケットを受信する受信側ブロックとを有し、
前記送信側ブロックは、前記受信側ブロックが受信したパケットに含まれる受信データに応じた値を、送信するパケットの試験データ列中に含める、
試験装置。
【請求項３】
前記試験モジュールは、
試験プログラムに含まれる演算式を処理する演算処理部と、
前記試験プログラムの実行フローに基づいて、対応付けられた送信側ブロックおよび受信側ブロックのそれぞれに対して、実行すべきパケットリストの順序を指定するフロー制御部とを更に有する、
請求項１または２に記載の試験装置。
【請求項４】
前記受信部は、前記複数の試験モジュールのそれぞれから、当該試験モジュールがレディ状態となったことを示すレディ信号を受信し、
前記集約部は、前記複数の試験モジュールの全てから前記レディ信号を受信したことを条件として、前記複数の試験モジュールがレディ状態となったことを示す集約レディ信号を生成し、
前記送信部は、集約レディ信号が生成されたことに応じて、試験開始を指示する試験開始信号を前記複数の試験モジュールのそれぞれに対して送信する
請求項１から３のいずれか１項に記載の試験装置。
【請求項５】
前記受信部は、前記複数の試験モジュールのそれぞれから、当該試験モジュールにおいて試験のフェイルが発生したことを示すフェイル信号を受信し、
前記集約部は、前記複数の試験モジュールのうちの少なくとも１つの試験モジュールから前記フェイル信号を受信したことを条件として、試験がフェイルしたことを示す集約フェイル信号を生成し、
前記送信部は、集約フェイル信号が生成されたことに応じて、試験の停止を指示する試験停止信号を前記複数の試験モジュールのそれぞれに対して送信する
請求項１から４のいずれか１項に記載の試験装置。
【請求項６】
前記送信部は、前記複数の試験モジュールのそれぞれが有する制御用レジスタに対する書き込みを指示する前記制御信号を送信する請求項１から５の何れか１項に記載の試験装置。
【請求項７】
前記送信部は、少なくとも１つの試験モジュールに対して、当該試験モジュールの状態を示す状態レジスタの読出を指示する読出要求を送信し、
前記受信部は、前記少なくとも１つの試験モジュールから、前記読出要求に対する読出応答として前記状態信号を受信する
請求項６に記載の試験装置。
【請求項８】
前記同期モジュールは、プロセッサおよびメモリを含み、前記メモリに格納された同期用プログラムを実行する同期制御部を有し、
前記同期制御部は、予め設定された集約状態信号に応じた同期用プログラムを実行して、実行結果に応じた動作を指示する制御信号を前記送信部により前記複数の試験モジュールへと送信させる
請求項１から７の何れか１項に記載の試験装置。
【請求項９】
前記集約部は、予め設定された集約状態信号を生成したことに応じて、前記同期制御部に割り込み、
割り込みを受けた前記同期制御部は、割り込みの要因となった集約状態信号に応じた同期用プログラムを実行する
請求項８に記載の試験装置。
【請求項１０】
請求項１から９の何れか１項に記載の試験装置に備えられる同期モジュール。
【請求項１１】
被試験デバイスを試験する試験装置の同期方法であって、
前記試験装置は、
前記被試験デバイスを試験する複数の試験モジュールと、
前記複数の試験モジュールのそれぞれに接続されて、前記複数の試験モジュールを同期させる同期モジュールと、
前記複数の試験モジュールおよび前記同期モジュールに接続されて、前記複数の試験モジュールおよび前記同期モジュールを制御する試験制御部と、
を備え、
前記同期モジュールが、前記複数の試験モジュールのそれぞれから、試験モジュールの状態を示す状態信号を受信し、
前記同期モジュールが、受信された各状態信号を集約して集約状態信号を生成し、
前記同期モジュールが、前記集約状態信号に応じた動作を指示する制御信号を前記複数の試験モジュールに対して送信し、
前記試験モジュールは、
パケットを前記被試験デバイスに送信する送信側ブロックと、
前記被試験デバイスからパケットを受信する受信側ブロックとを有し、
前記送信側ブロックは、前記受信側ブロックから、前記送信側ブロックで生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成し送信する、
同期方法。
【請求項１２】
被試験デバイスを試験する試験装置の同期方法であって、
前記試験装置は、
前記被試験デバイスを試験する複数の試験モジュールと、
前記複数の試験モジュールのそれぞれに接続されて、前記複数の試験モジュールを同期させる同期モジュールと、
前記複数の試験モジュールおよび前記同期モジュールに接続されて、前記複数の試験モジュールおよび前記同期モジュールを制御する試験制御部と、
を備え、
前記同期モジュールが、前記複数の試験モジュールのそれぞれから、試験モジュールの状態を示す状態信号を受信し、
前記同期モジュールが、受信された各状態信号を集約して集約状態信号を生成し、
前記同期モジュールが、前記集約状態信号に応じた動作を指示する制御信号を前記複数の試験モジュールに対して送信し、
前記試験モジュールは、
パケットを前記被試験デバイスに送信する送信側ブロックと、
前記被試験デバイスからパケットを受信する受信側ブロックとを有し、
前記送信側ブロックは、前記受信側ブロックが受信したパケットに含まれる受信データに応じた値を、送信するパケットの試験データ列中に含める、
同期方法。