(57)【要約】【課題】特性インピーダンスを最適化する多数のセグメントを有する一体型リードサスペンションを有する磁気記録ディスクドライブを提供する。【解決手段】磁気記録ディスクドライブにおける一体型リードサスペンション（ＩＬＳ）は、各々が自らの特性インピーダンスを有する多数の相互接続されたセグメントで形成された、可撓ケーブルとジンバルとの間のＩＬＳの伝送線部を有する。いずれの２つのセグメント間のインターフェイスにおいても、伝送線の導電性トレースの幅が変化している。固定長セグメントのインピーダンスにおける変化は、そのトレース幅における変化の関数である。セグメントの数およびそれらの特性インピーダンス値は、書き込みドライバから書き込みヘッドまでの実質的に平坦な群遅延を有する最大の周波数帯域幅を発生させるように選択される。【選択図】図４
2011123988.tif 000002
【特許請求の範囲】
【請求項１】
ソース電圧Ｖｓを有する書き込みドライバ回路と書き込みヘッドとを有する磁気記録ディスクドライブにおける、前記書き込みドライバ回路を前記書き込みヘッドに電気的に接続するための一体型リードサスペンションであって、
前記書き込みドライバ回路に接続するための、固定の特性インピーダンスを有する可撓ケーブル部と、
前記書き込みヘッドに接続するための、固定の特性インピーダンスを有するジンバル部と、
前記可撓ケーブル部と前記ジンバル部とを接続し、Ｎ個のセグメント（Ｎは２以上の整数）を有する伝送線とを有し、
前記Ｎ個のセグメントの各々は、特性インピーダンスを有する一体型リードサスペンション。
【請求項２】
前記Ｎ個のセグメントは、同じ長さを有する請求項１に記載の一体型リードサスペンション。
【請求項３】
前記Ｎ個のセグメントは、異なる長さを有する請求項１に記載の一体型リードサスペンション。
【請求項４】
前記伝送線は複数の導電性トレースを備え、
第１のセグメントの前記トレースの幅は、前記第１のセグメントに接続された第２のセグメントの前記トレースの幅と異なる請求項１に記載の一体型リードサスペンション。
【請求項５】
各セグメントの前記トレースの幅は、前記各セグメントに接続されたセグメントの前記トレースの幅と異なる請求項４に記載の一体型リードサスペンション。
【請求項６】
前記書き込みドライバ回路から前記書き込みヘッドへの信号は、低周波数と高周波数との間の所定の周波数帯域幅において伝送され、
前記Ｎ個のセグメントの前記特性インピーダンスにより、前記所定の周波数帯域幅にわたる周波数における前記書き込みドライバ回路から前記書き込みヘッドへの前記信号について平坦な群遅延が得られ、
前記平坦な群遅延とは、前記所定の周波数帯域幅にわたる前記群遅延が、前記低周波数における前記群遅延の所定のパーセンテージを超えて逸脱しない請求項１に記載の一体型リードサスペンション。
【請求項７】
前記所定の周波数帯域幅は、約０．１ＧＨｚ〜３．０ＧＨｚであり、
前記所定の周波数帯域幅にわたる前記群遅延は、０．１ＧＨｚにおける前記群遅延の１０パーセント以下である請求項６に記載の一体型リードサスペンション。
【請求項８】
磁気記録ディスクドライブにおける書き込みドライバ回路を書き込みヘッドに電気的に接続するための一体型リードサスペンションであって、
前記書き込みドライバ回路に接続するための、固定の特性インピーダンスを有する可撓ケーブル部と、
前記書き込みヘッドに接続するための、固定の特性インピーダンスを有するジンバル部と、
前記可撓ケーブル部と前記ジンバル部とを接続する複数の導電性トレースと、各々が特性インピーダンスを有するＮ個のセグメント（Ｎは２以上の整数）とを有し、前記各々のセグメントの前記トレースの幅は、前記各々のセグメントに接続された前記セグメントの前記トレースの幅と異なる伝送線とを備え、
前記書き込みドライバ回路から前記書き込みヘッドへの信号は、低周波数と高周波数との間の所定の周波数帯域幅において伝送され、前記Ｎ個のセグメントの前記特性インピーダンスにより、前記所定の周波数帯域幅にわたる周波数における前記書き込みドライバ回路から前記書き込みヘッドへの前記信号について平坦な群遅延が得られ、前記平坦な群遅延とは、前記所定の周波数帯域幅にわたる前記群遅延が、前記低周波数における前記群遅延の所定のパーセンテージ以内である一体型リードサスペンション。
【請求項９】
前記所定の周波数帯域幅は約０．１ＧＨｚ〜３．０ＧＨｚであり、
前記所定の周波数帯域幅にわたる前記群遅延は、０．１ＧＨｚにおける前記群遅延の１０パーセント以内である請求項８に記載の一体型リードサスペンション。
【請求項１０】
磁気記録ディスクドライブの書き込みドライバ回路を前記磁気記録ディスクドライブの誘導書き込みヘッドに電気的に接続する一体型リードサスペンションの特性インピーダンスを最適化するための方法であって、ソース電圧Ｖｓの前記書き込みドライバ回路から抵抗器Ｒｈに表される損失を有する前記誘導書き込みヘッドへの信号は、所定の周波数帯域幅において伝送され、前記一体型リードサスペンションは、前記書き込みドライバ回路に接続された固定の特性インピーダンスを有する可撓ケーブル部と、前記書き込みヘッドに接続された固定の特性インピーダンスを有するジンバル部と、前記可撓ケーブル部と前記ジンバル部とを接続する固定長伝送線とを含み、
前記方法は、
各整数Ｎ＝２〜Ｎ＝Ｋ（Ｋは３以上の整数）について、平坦な群遅延を有する最大の周波数帯域幅が得られるＮ個のセグメントの各々の特性インピーダンスＺ０１〜Ｚ０Ｎの組を決定するステップと、
前記最大の周波数帯域幅が得られるＮの値を選択するステップとを含む方法。
【請求項１１】
前記Ｎ個のセグメントについて前記周波数帯域幅が得られる特性インピーダンスの前記組を決定するステップは、Ｋ＝Ｎ＋１個のセグメントについての前記周波数帯域幅がＮ個のセグメントについての前記周波数帯域幅未満であるときに前記決定を終了させるステップを含む請求項１０に記載の方法。
【請求項１２】
前記Ｎ個のセグメントについて前記周波数帯域幅が得られる特性インピーダンスの前記組を決定するステップは、Ｋが所定の限界値に等しいときに前記決定を終了させるステップを含む請求項１０に記載の方法。
【請求項１３】
前記書き込みドライバ回路からの前記信号についての前記所定の周波数帯域幅は、約０．１ＧＨｚ〜３．０ＧＨｚであり、
前記平坦な群遅延とは、前記群遅延が、０．１ＧＨｚにおける前記群遅延の１０パーセント以内である請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、磁気記録ハードディスクドライブ（ＨＤＤ）における読み書き回路を読み書きヘッドに接続するための一体型リードサスペンション（Integrated Lead Suspension:ＩＬＳ）に関し、より詳細には、最適な特性インピーダンスを有するＩＬＳに関する。
【背景技術】
【０００２】
磁気記録ＨＤＤにおいて、読み書きヘッドは、回転ディスクの上方の薄い空気膜上に乗る空気軸受スライダ上に形成されている。スライダは、端部にジンバルを有する屈曲部で構成された機械的サスペンションにより、ディスクドライブのアクチュエータアームに接続されている。スライダは、ディスクが回転する際に空気軸受上でのわずかな移動を可能にするジンバルに取り付けられている。
【０００３】
読み書き回路、典型的には読み取りプリアンプ／書き込みドライバモジュールまたはチップから、可撓ケーブルおよびサスペンションを通じて、スライダ上の読み取りおよび書き込み要素への電気的接続が要求される。機械的接続と電気的接続とを一体化したサスペンションは、一体型リードサスペンション（ＩＬＳ）と呼ばれ、可撓ケーブルとジンバルとの間に接続される。典型的なＩＬＳは、ステンレス鋼などの導電性金属基板、ポリイミドなどの絶縁誘電体層、および誘電体層上にパターン化された導電性銅線またはトレースの、一般に可撓性積層体である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７，４１７，８１８Ｂ２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
書き込みドライバ回路は、正負の書き込み信号（＋Ｗおよび−Ｗ）の各々について、ＩＬＳに単一点入力を提供するのが典型的である。書き込みドライバ回路は、ＩＬＳを通じて書き込み要素またはヘッドに電流を供給する。書き込みドライバ回路の電源電圧および書き込みヘッドを通じた電流の性能は、ＩＬＳの特性インピーダンスに依存する。書き込みドライバ回路には、幅広い周波数帯域の信号を供給することが要求され、これには、ＩＬＳの特性インピーダンスを最適化することが要求される。しかし、ＩＬＳの設計において、最適な特性インピーダンスの達成を困難にする物理的制約が存在する。例えば、可撓ケーブルおよびジンバルは、ともに好ましくない値の固定インピーダンスを有するかもしれず、ＩＬＳは、固定長を有するかもしれず、これらにより、ＩＬＳの特性インピーダンスを最適化することが困難になる。その上、ＩＬＳに沿うパッドおよびバイアにおける容量性負荷により、書き込みドライバ回路から書き込みヘッドに伝送される広帯域信号に無視できない集中外乱が加えられ得る。
【０００６】
最適な特性インピーダンスを有するＩＬＳを有するＨＤＤ、および様々な物理的制約下で広帯域信号の品位のために最適な特性インピーダンスを有するようにＩＬＳを設計するための方法が必要とされている。
【課題を解決するための手段】
【０００７】
本発明は、磁気記録ディスクドライブにおける一体型リードサスペンション（ＩＬＳ）であって、可撓ケーブルとジンバルとの間のＩＬＳの伝送線部が固定長を有し、各々が自らの特性インピーダンスを有する多数の相互接続されたセグメントで構成されている、ＩＬＳに関する。いずれの２つのセグメント間のインターフェイスにおいても、導電性トレースの幅が変化している。固定長セグメントのインピーダンスにおける変化は、そのトレース幅における変化の関数である。セグメントの数およびそれらの特性インピーダンス値は、書き込みドライバから書き込みヘッドまでの実質的に平坦な群遅延を有する最大の帯域幅を発生させるように選択される。
【０００８】
本発明の性質および利点をより深く理解するため、下記の詳細な説明を添付の図面とともに参照すべきである。
【図面の簡単な説明】
【０００９】
【図１】ハードディスクドライブのヘッド／ディスクアセンブリ（ＨＤＡ）の上面図であり、従来技術による電気トレース相互接続アレイを有する一体型リードサスペンション（ＩＬＳ）を示す。
【図２Ａ】従来技術による可撓ケーブルパッド部とジンバル部との間の伝送線を示すＩＬＳの平面図である。
【図２Ｂ】図２ＡにおけるＩＬＳの断面２Ｂ−２Ｂを通る拡大断面図であり、その積層構成を示す。
【図２Ｃ】図２ＡにおけるＩＬＳの断面２Ｃ−２Ｃを通る拡大断面図であり、ＩＬＳにおける窓または間隙を示す。
【図３】差分信号モードを表す概略図であり、従来技術による書き込みドライバ回路と書き込みヘッドとの間の相互接続へのインピーダンス寄与を示し、特性インピーダンスＺ０を有するＩＬＳの伝送線の固定長伸長部を示す。
【図４】差分信号モードを表す概略図であり、本発明による書き込みドライバ回路と書き込みヘッドとの間の相互接続へのインピーダンス寄与を示し、各々がその特性インピーダンスを有する多数の伝送線セグメントを有するＩＬＳの固定長伝送線を示す。
【図５】本発明による窓付き金属バックプレーン上の２つの伝送線セグメント間のインターフェイスを示す。
【図６】本発明による多セグメント伝送線に最適化された総特性インピーダンスを提供するため、ＩＬＳの伝送線の固定長伸長部における伝送線セグメントの数およびそれらの特性インピーダンスを選択するための方法を示すフローチャートである。
【図７】本発明による多セグメント伝送線を有する相互接続についての群遅延グラフの例を示す。
【発明を実施するための形態】
【００１０】
図１は、ハードディスクドライブ１０のヘッド／ディスクアセンブリ（ＨＤＡ）の上面図である。ハードディスクドライブ１０は、読み書きヘッド２９に接続された導電性相互接続トレースまたは線のアレイ３２を有する一体型リードサスペンション（ＩＬＳ）または屈曲部３０を有する少なくとも１つの負荷ビームアセンブリ２０を有する。負荷ビームアセンブリ２０は、Ｅブロック２４に接続された剛性アーム２２に取り付けられている。ディスクドライブ１０は、ディスクのスタック（上部ディスク１６を含む）を支持するスピンドル１４を支持する剛性ベース１２を含む。スピンドル１４は、湾曲した矢印１７により示す方向にディスクを回転させるためのスピンドルモータ（不図示）により回転させられる。また、ディスクドライブ１０は、ピボット点４１においてベース１２に回転可能に装着された回転アクチュエータアセンブリ４０を含む。アクチュエータアセンブリ４０は、ベース１２に固定された磁石アセンブリ４２とボイスコイル４３とを含むボイスコイルモータ（ＶＣＭ）アクチュエータである。制御回路（不図示）により通電されると、ボイスコイル４３は移動し、それにより、Ｅブロック２４を取り付けられたアーム２２および負荷ビームアセンブリ２０とともに回転させて、ヘッド２９をディスク上のデータトラックに対して位置決めする。トレース相互接続アレイ３２は、一端において読み書きヘッド２９に接続されるとともに、その他端において、Ｅブロック２４の側面に固定された電気モジュールまたはチップ５０に収容された読み書き回路に接続されている。チップ５０は、読み取りプリアンプ／書き込みドライバ回路を含む。
【００１１】
図２Ａは、ジンバル部５１と可撓ケーブルパッド部５２との間の伝送線セグメント３１を示すＩＬＳ３０の平面図である。ＩＬＳ３０は、導電性基板、絶縁誘電体層、電気トレースまたは線のための導電性層、およびオプションの絶縁誘電体カバー層の３層で構成される積層体である。ジンバル部５１は、読み書きヘッド２９（図１）を収容するスライダ（不図示）を支持し、スライダ上のパッドに電気的に接続するためのパッド５５に至る導電性トレース５３を有する。ＩＬＳ３０は、ジンバル部５１上のトレース５３に接続された電気的接続端部３４を有する。可撓ケーブルパッド部５２は、チップ５０（図１）に電気的に接続された複数の電気的接続パッド（パッド５４、５６等）を有する。ＩＬＳ３０は、可撓ケーブルパッド部５２上のパッド５４、５６に接続された電気的接続端部３６を有する。可撓ケーブルパッド部５２とジンバル部５１との間でＩＬＳ３０の本体または伝送線セグメント３１に沿って、複数の交互配置された導電性トレースまたは線３２が互いにほぼ平行に延在している。線３２は、チップ５０における書き込みドライバを、ジンバル端部５１に接続されたスライダ上の書き込みヘッドに接続する。
【００１２】
図２Ｂおよび図２Ｃは、第１の組の線７１、７３、７５、７７と第２の組の線７２、７４、７６、７８としてグループ化された線３２のトレース相互接続アレイを示す伝送線セグメント３１の断面図である。線７１〜７８は、銅で形成されるのが典型的であり、交互配置された状態の差分書き込み信号（＋Ｗおよび−Ｗ）を搬送するものとして図示されている。また、ＩＬＳ３０は、チップ５０における読み取りプリアンプを、ジンバル端部５１に接続されたスライダ上の読み取りヘッドに接続する導電性トレースまたは線５７（図２Ａ）を含む。
【００１３】
図２Ｂは、図２Ａにおける伝送線セグメント３１の断面２Ｂ−２Ｂを通る拡大断面図であり、その積層構成を示す。伝送線セグメント３１は、ほぼ平面の支持部材６０、複数の交互配置された導電性トレースまたは線（第１の組における線７１、７３、７５、７７および第２の組における線７２、７４、７６、７８等）、およびオプションの絶縁誘電体カバー層６６を含む。線７１〜７８は、交互配置された状態の差分書き込み信号（＋Ｗおよび−Ｗ）を搬送する。支持部材６０は、ステンレス鋼などの金属で形成されるのが典型的な導電性ベースまたは基板６２、およびポリイミドなどの誘電体材料で形成されたトレース７１〜７８と基板６２との間の絶縁層６４を含む。支持基板６２は、厚さ約１８ミクロンであるのが典型的で、絶縁誘電体層６４は、厚さ約１０ミクロンであるのが典型的である。また、オプションの誘電体カバー層６６は、ポリイミドで、線７１〜７８の上部に約１５ミクロンの厚さに形成されるのが典型的である。
【００１４】
また、図２Ａに示すように、伝送線セグメント３１は、積層体の基板６２において複数の窓または間隙３３を含む。この様子を、図２Ａの断面２Ｃ−２Ｃの断面図である図２Ｃに示す。間隙においては、誘電体層６４の下方にステンレス鋼が存在しない。間隙により、導電性基板６２により引き起こされる信号損失が低減される。交互配置された導電性トレース、導電性基板６２、および窓または間隙３３により、伝送線セグメント３１の相互接続特性インピーダンスＺ０のより幅広い調整が可能になる。
【００１５】
図３は、書き込みドライバ回路と書き込みヘッドとの間の相互接続へのインピーダンス寄与を示す概略図である。書き込みドライバ回路は、ソース抵抗Ｒｓおよびソース電圧Ｖｓを有し、誘導書き込みヘッドは、その抵抗損失および磁気損失を有効な負荷抵抗器Ｒｈに集中させた状態で有する。書き込みドライバ回路は、典型的には０．１ＧＨｚから３．０ＧＨｚまでの、将来のより高データレートのハードディスクドライブシステムにおいてはそれ以上の関連する周波数成分を有する、広帯域信号を供給することが要求される。書き込みドライバ回路は、ＩＬＳ３０の可撓ケーブルパッド部５２に接続された可撓ケーブルに接続されている。相互接続のこれらの部分は、ほぼ固定されたＺａ１〜Ｚａ３として表されるインピーダンスを付与し、総インピーダンスを最適化するために変更することはできない。パッド（パッド５６（図２Ａ）等）に起因する寄生容量ＣｐａｄおよびＩＬＳのセクション３１における交互配置されたトレースへのバイアに起因する寄生容量Ｃｖｉａは、集中成分として表している。同様に、書き込みヘッドは、ＩＬＳ３０のジンバル部５１に接続されている。相互接続のこの部分は、ほぼ固定されたＺｂ１として表されるインピーダンスを付与し、総インピーダンスを最適化するために変更することはできない。セクション３１における交互配置されたトレースへのバイアに起因する寄生容量Ｃｖｉａは、Ｚｂ１に寄与する。
【００１６】
従って、図３の従来技術の相互接続では、伝送線３１のみが、その特性インピーダンスＺ０を広帯域信号の伝送に最適化可能である。しかし、伝送線３１は固定長を有する。伝送線３１のこの伸長部が長いほど、書き込みドライバから書き込みヘッドへの相互接続の全体的性能に対するこの伸長部の影響が大きくなり得る。平坦な群遅延を有する所望される周波数帯域幅の信号の伝送を確保するため、特性インピーダンスＺ０を最適化すべきである。群遅延とは、信号が伝送線を通過するのに要する時間変化率の尺度である。群遅延は、周波数、伝送線の長さ、および相互接続に沿うインピーダンスの関数である。群遅延は、ＨＤＤにおいて用いられる典型的な伝送長についてはピコ秒単位で測定されるのが典型的である。
【００１７】
本明細書で用いる実質的に平坦な群遅延とは、広周波数帯域信号のすべての周波数における群遅延が、ベース群遅延値（通常、対象となる最低周波数における群遅延とされる）からいくらかの許容逸脱範囲内であることを意味する。例えば、０．１ＧＨｚ〜３．０ＧＨｚの周波数帯域幅について、実質的に平坦な群遅延とは、すべての周波数についての群遅延が、低周波数（すなわち０．１ＧＨｚ）についての群遅延の特定のパーセンテージ（例えば１、５、または１０パーセント）以内（または用いられる特定の書き込みドライバ信号の要件によっては別の値）である、というものであってもよい。
【００１８】
書き込みドライバから書き込みヘッドへの信号品質を向上させるための従来技術の方法は、全信号経路を構成する様々な部分の影響を等化することに焦点を当てていた。これらの方法は、可撓ケーブルおよびジンバル部の特性インピーダンスを調整するステップを含んでいた。しかし、これらの領域における物理的制限のため、製造における大きな変更なく達成可能なインピーダンス値の点で調整は制限されていた。加えて、ＣｐａｄおよびＣｖｉａの静電容量値は、例えばトレースをそれぞれのコンデンサ領域において幅広くすることによりトレースにより多くの金属を加えることにより、意図的に余分な静電容量で増大されていた。
【００１９】
本発明では、伝送線３１が、各セグメントが自らの特性インピーダンスを有する多セグメント伝送線１３１に置換されている。書き込み電流オーバーシュートパルスを調整する目的の多セグメント伝送線は、（特許文献１）に記載されている。要求されるオーバーシュートを達成するため、書き込みドライバに接続された第１のセグメントは、書き込みドライバのインピーダンスＺＷＤと整合するインピーダンスＺ０１を有することが要求され、第１のセグメントから書き込みヘッドに接続されたセグメントまでの各連続セグメントは、連続的に小さくなるインピーダンスを有することが要求される。
【００２０】
本発明では、後述するように、多数のセグメントについて最適な特性インピーダンスを見出す方法が従来技術と大きく異なるが、単一の特性インピーダンスを有する伝送線（図３）の伸長部は、多セグメント伝送線（図４）においてすべてのセグメントが同じ特性インピーダンスを有するという特殊な場合であることが認識されよう。
【００２１】
図４は、本発明による書き込みドライバ回路と書き込みヘッドとの間の相互接続への個々の伝送線セグメントのインピーダンス寄与を示す概略図である。図４において、ＩＬＳ１３０は、特性インピーダンスＺ０１〜Ｚ０７をそれぞれ有する７つのセグメント（１３１−１〜１３１−７）を有する伝送線１３１を有する。
【００２２】
しかし、本発明は、特定のセグメント数に限定されない。いずれの２つのセグメント間のインターフェイスにおいても、トレースの幅が変化している。この様子を図５に示し、かかる図は、窓３３上でなされたトレース幅ｄ１を有するセグメント１３１−１とトレース幅ｄ２を有するセグメント１３１−２との間の典型的なインターフェイスを示す。固定長セグメントのインピーダンスにおける変化は、そのトレース幅における変化の関数である。従って、１３１−２がｄ１よりも大きいｄ２を有する場合、Ｚ０２はＺ０１よりも小さい（Ｚ０１およびＺ０２はそれぞれ１３１−１および１３１−２を含む伝送線セグメントの特性インピーダンス）。
【００２３】
本発明において、セグメントの数およびそれらの特性インピーダンス値は、書き込みドライバから書き込みヘッドまでの実質的に平坦な群遅延を有する最大の帯域幅を発生させるように選択される。書き込みヘッドモデルにおける抵抗器Ｒｈが、書き込みドライバからの信号を送達する必要がある負荷要素である。
【００２４】
伝送線セグメントの数およびそれらの特性インピーダンスを系統的に選択して、書き込みドライバから抵抗器Ｒｈまでの実質的に平坦な群遅延を有する最大の帯域幅を提供するための方法を、図６のフローチャートに関して説明する。本方法は、インピーダンス、帯域幅、および群遅延の計算を行う市販のソフトウェア（Ａｐｐｌｉｅｄ  Ｗａｖｅ  Ｒｅｓｅａｒｃｈ社のＭｉｃｒｏｗａｖｅ  Ｏｆｆｉｃｅ（登録商標）等）を使用して行うことが可能である。
【００２５】
まず、ブロック３００において、Ｖｓ、Ｒｓ、およびＲｈの値、ならびに可撓ケーブルおよび可撓ケーブルパッド部５２およびジンバル部５１への接続についてのインピーダンスＺａ１〜Ｚａ３の値を設定する。また、Ｃｐａｄの値、Ｃｖｉａの値、ならびにＣｐａｒおよびＬｈについての値を設定する。これらの値は、特定の書き込みドライバ、ヘッド、および可撓ケーブルの設計から既知であるか、または計算される。次いで、ブロック３０５において、伝送線１３１の全長に対する単一セグメント（Ｎ＝１）の伝送線について最適な特性インピーダンスＺ０を計算する。これは、平坦な群遅延を有する最大の周波数帯域幅が得られるＺ０の値である。達成される最大の帯域幅（Ｎ＝１に対するＢＷ（Ｎ））を保存する。
【００２６】
次に、ブロック３１０において、セグメント数を１だけ増加させる（Ｎ＝Ｎ＋１）。
【００２７】
ブロック３１５において、［Ｚ０１〜Ｚ０Ｎ］に対する値の組から、実質的に平坦な群遅延を有する最大の帯域幅を発生させる組を検索する。最適なインピーダンス値［Ｚ０１〜Ｚ０Ｎ］の組を見出すために用い得る多くの最適化アルゴリズムおよびストラテジ（最急降下法、シンプレックス法、および試行錯誤等を含む）が存在する。例えば、Ｎが２以上であるＮの各値について、１回目の試行では、実質的に同じ長さを有するＮ個のセグメントを選択し、値［Ｚ０１〜Ｚ０Ｎ］を計算可能である。後続の試行では、異なる長さのＮ個のセグメントを選択可能である。実質的に平坦な群遅延を有する最大の帯域幅を発生させる組［Ｚ０１〜Ｚ０Ｎ］を見出し、保存する。今回のセグメント数で得られる最大の帯域幅も保存する。
【００２８】
ブロック３２０において、ＢＷｍａｘ（Ｎ）をＢＷｍａｘ（Ｎ−１）に対してテストする。ＢＷｍａｘ（Ｎ）が先に算出されたＢＷｍａｘ（Ｎ−１）よりも大きければ（ブロック３２０の出力におけるＹＥＳ）、ブロック３１０に戻り、セグメント数を１だけインクリメントして処理を継続する。ＢＷｍａｘ（Ｎ）が先に算出されたＢＷｍａｘ（Ｎ−１）以下であれば（ブロック３２０の出力におけるＮＯ）、これは、テスト対象のＮ−１個のセグメントの場合に最大の周波数帯域幅（ＢＷｍａｘ）となる最良の結果が達成されたことを示し、値［Ｚ０１〜Ｚ０（Ｎ−１）］ｍａｘを抽出し、Ｎ−１個のセグメントについての特性インピーダンス値として用いる（ブロック３２５）。Ｋ＝Ｎ＋１において正常終了（ブロック３２０の出力におけるＮＯ）となる。
【００２９】
しかし、セグメント数に実用的限界値を設定して処理を終了させ、その時点における最良の結果をその設計についての最良の結果として用いることが可能である。セグメント数に対するこの限界値は、伝送線セグメントについて利用可能な全長および最終的な設計において用いられる信号の最大の関連する周波数（伝送線におけるより小さい波長）の関数として設定可能である。これは、波長の小部分（１／１０または１／２０）よりも小さい長さでは、伝送線セグメントに対する伝送線の影響は無視できるためである。
【００３０】
図６の方法は、インピーダンス値の数および最適な組を選択するための１つのアルゴリズムに過ぎない。本方法を変形することが可能である。利用可能な全長と伝送対象信号の最大の関連する周波数とから使用可能な最小伝送線セグメント長を決定可能であるため、試行対象セグメントの最大数を決定可能である。従って、１からこの最大数までのすべてのセグメント数をテストして、最良の解を見出すことが可能である。その上、値［Ｚ０１〜Ｚ０Ｎ］の組を試行する実際のアルゴリズムは、数値最適化問題を解決するために用いられるいずれのアルゴリズムとすることも可能である。
【００３１】
また、アルゴリズムが実質的に同じ特性インピーダンスを有する２つ以上の連続した伝送線のセグメントを見出したときは必ず、これらのセグメントが、その同じ特性インピーダンスを有する伝送線の単一の伸長部であると認識されるように、本方法を変更可能である。かかる認識により、最終的な設計は、不均等な長さのセグメントを有するようになる。また、テスト対象の特性インピーダンス値は、製造可能な値の範囲に制限可能である。
【００３２】
図７は、本発明による多セグメント伝送線を有する相互接続についての群遅延グラフの例を示す。伝送線は、３５ｍｍの固定長を有していた。図６のフローチャートにおける方法により、セグメント長が等しく、各々５ｍｍの長さを有する７つのセグメント（Ｎ＝７）が選択された。図６のフローチャートにおける方法の使用により決定されるＺ０１〜Ｚ０７の値は、それぞれ７９、３８、７９、３８、８０、４０、および８４Ωであった。伝送線を設計する際、インピーダンスＺ０１〜Ｚ０７の個々の値は、図５に示すように、各個々のセグメントについてトレースの幅を適正に設計することにより得られる。この結果、図７に示すように、平坦な群遅延を有する最大の周波数帯域幅は、概ね０．１ＧＨｚ〜６．１ＧＨｚであった。
【００３３】
本発明を好ましい実施形態を参照して特に図示し、説明したが、本発明の要旨を逸脱することなく形態および詳細における様々な変更を行ってもよいことが当業者には理解されよう。そのため、開示された発明は、例示的なものにすぎず、添付の請求項において特定される範囲にのみ限定されるものと考えられるべきである。
【符号の説明】
【００３４】
１０  ハードディスクドライブ
１２  ベース
１４  スピンドル
１６  ディスク
２０  負荷ビームアセンブリ
２２  アーム
２４  Ｅブロック
２９  読み書きヘッド
３０、１３０  一体型リードサスペンション
３１、１３１  伝送線セグメント
３２  トレースインターコネクトアレイ
３３  窓
３４、３６  電気的接続端部
４０  アクチュエータアセンブリ
４１  ピボット点
４２  磁石アセンブリ
４３  ボイスコイル
５０  チップ
５１  ジンバル部
５２  可撓ケーブルパッド部
５３、５７  導電性トレース
５４、５５、５６  パッド
６０  支持部材
６２  基板
６４  誘電体層
６６  絶縁誘電体カバー層
７１、７２、７３、７４、７５、７６、７７、７８  線
１３１−１、１３１−２、１３１−３、１３１−４、１３１−５、１３１−６、１３１−７  セグメント
Ｃｐａｄ、Ｃｖｉａ  寄生容量
ｄ１、ｄ２  トレース幅
Ｒｈ  負荷抵抗器
Ｒｓ  ソース抵抗
Ｖｓ  ソース電圧
Ｚａ１、Ｚａ２、Ｚａ３、Ｚｂ１、Ｚ０１、Ｚ０２、Ｚ０３、Ｚ０４、Ｚ０５、Ｚ０６、Ｚ０７  インピーダンス。
【図１】
2011123988.tif 000003
【図２Ａ】
2011123988.tif 000004
【図２Ｂ】
2011123988.tif 000005
【図２Ｃ】
2011123988.tif 000006
【図３】
2011123988.tif 000007
【図４】
2011123988.tif 000008
【図５】
2011123988.tif 000009
【図６】
2011123988.tif 000010
【図７】
2011123988.tif 000011