(57)【要約】【課題】高透過率化が可能であり、表示品位の良好な液晶表示装置を提供することを目的とする。【解決手段】帯状の第１主電極部と、前記第１主電極部の一端部に接続され前記第１主電極部とは異なる方向に延在した第１副電極部とを有する画素電極を備えた第１基板と、前記第１基板に対向配置され、前記第１主電極部と略平行な帯状に形成され前記第１主電極部との間に横電界を形成するように配置された第２主電極部を有する対向電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置。【選択図】      図３
2011209454.tif 000002
【特許請求の範囲】
【請求項１】
帯状の第１主電極部と、前記第１主電極部の一端部に接続され前記第１主電極部とは異なる方向に延在した第１副電極部とを有する画素電極を備えた第１基板と、
前記第１基板に対向配置され、前記第１主電極部と略平行な帯状に形成され前記第１主電極部との間に横電界を形成するように配置された第２主電極部を有する対向電極を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。
【請求項２】
前記第１副電極部は、前記第１主電極部とでＴ字型もしくはＹ字型を成す形状であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
さらに、前記第１基板は、第１方向に沿って延在した第１補助容量線及び第２補助容量線を備え、
前記画素電極は、前記第１補助容量線の上方に位置し且つ前記第１主電極部の他端部に接続された容量部を有し、
前記第１副電極部が前記第２補助容量線の上方に位置することを特徴とする請求項１の液晶表示装置。
【請求項４】
さらに、前記第１基板は、第１方向に沿って延在したゲート配線と、第１方向に直交する第２方向に沿って延在し前記画素電極を挟む両側に位置するソース配線と、を備え、
前記第２主電極部は、前記ソース配線のそれぞれの上方に位置することを特徴とする請求項１の液晶表示装置。
【請求項５】
前記画素電極は、前記第１主電極部の他端部に接続された容量部を有し、
前記対向電極は、第１方向に延在し且つ前記容量部の上方に位置するとともに前記第２主電極部に接続された第２副電極部を有することを特徴とする請求項４に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている（例えば、特許文献１参照。）
このＩＰＳやＦＦＳモードなどの横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と共通電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。また、アレイ基板及び対向基板のそれぞれの外面には、互いに偏光軸方向が直交するように配置された偏光板が配置されている。このような偏光板の配置により、例えば電圧無印加時に黒色画面を表示し、映像信号に対応した電圧を画素電極に印加することにより徐々に透過率（変調率）が増加して白色画面を表示する。このような液晶表示装置では、液晶分子が基板主面とほぼ平行な平面内で回転するため、透過光の入射方向に対して偏光状態が大きく影響しないので、視野角依存性は小さく、広い視野角特性を有するといった特徴がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１３１７８０号公報
【特許文献２】特開２００５−３８０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この発明の目的は、高透過率化が可能であり、表示品位の良好な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
この発明の一態様によれば、
帯状の第１主電極部と、前記第１主電極部の一端部に接続され前記第１主電極部とは異なる方向に延在した第１副電極部とを有する画素電極を備えた第１基板と、前記第１基板に対向配置され、前記第１主電極部と略平行な帯状に形成され前記第１主電極部との間に横電界を形成するように配置された第２主電極部を有する対向電極を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【発明の効果】
【０００６】
この発明によれば、高透過率化が可能であり、表示品位の良好な液晶表示装置を提供できる。
【図面の簡単な説明】
【０００７】
【図１】図１は、この発明の一実施の形態における液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図３】図３は、図２に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。
【図４】図４は、図３に示した画素をＡ−Ｂ線で切断した液晶表示パネルの断面構造を概略的に示す図である。
【図５】図５は、本実施形態の液晶表示パネルにおける画素の主要部を図示した概略平面図である。
【図６】図６は、本実施形態の変形例の液晶表示パネルにおける画素の主要部を図示した概略平面図である。
【発明を実施するための形態】
【０００８】
以下、本発明の一態様について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【０００９】
図１は、本実施形態における液晶表示装置の構成を模式的に示す図である。
【００１０】
すなわち、液晶表示装置１は、アクティブマトリクスタイプの液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブル配線基板３、液晶表示パネルＬＰＮを照明するバックライト４などを備えている。
【００１１】
液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１２】
バックライト４は、図示した例では、アレイ基板ＡＲの背面側に配置されている。このようなバックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００１３】
図２は、図１に示した液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１４】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｎ本の補助容量線Ｃ（Ｃ１〜Ｃｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、第１方向であるＸ方向に沿ってそれぞれ延在している。また、ゲート配線Ｇ及び補助容量線Ｃは、第１方向に直交する第２方向であるＹ方向に沿って交互に並列配置されている。ソース配線Ｓは、ゲート配線Ｇ及び補助容量線Ｃと交差するＹ方向に沿ってそれぞれ延在している。また、ソース配線Ｓは、Ｘ方向に沿って並列配置されている。つまり、ゲート配線Ｇ及び補助容量線Ｃと、ソース配線Ｓとは、略直交している。
【００１５】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１６】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、対向電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥとの間に形成される。
【００１７】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成される一方で対向電極ＣＥが対向基板ＣＴに形成された構成であり、これらの画素電極ＰＥと対向電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。画素電極ＰＥと対向電極ＣＥとの間に形成される電界は、アレイ基板ＡＲの主面あるいは対向基板ＣＴの主面にほぼ平行な横電界である。
【００１８】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個のスイッチング素子ＳＷが形成されている。
【００１９】
画素電極ＰＥは、スイッチング素子ＳＷに電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個の画素電極ＰＥが形成されている。対向電極ＣＥは、例えばコモン電位であり、液晶層ＬＱを介して複数の画素電極ＰＥに対して共通に形成されている。この対向電極ＣＥは、図示しない導電部材を介して、アレイ基板ＡＲに形成された給電部ＶＳと電気的に接続されている。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００２０】
図３は、図２に示したアレイ基板ＡＲにおける画素ＰＸの構造を対向基板ＣＴの側から見た概略平面図である。
【００２１】
ゲート配線Ｇ１、補助容量線Ｃ１及びＣ２は、それぞれＸ方向に延在している。ソース配線Ｓ１及びＳ２は、画素電極ＰＥを挟む両側に位置し、それぞれＹ方向に延在している。図示した例では、補助容量線Ｃ１と補助容量線Ｃ２との間にゲート配線Ｇ１が位置しており、補助容量線Ｃ１及びＣ２とソース配線Ｓ１及びＳ２とが成すマス目が画素ＰＸの開口部に相当する。
【００２２】
スイッチング素子ＳＷは、ゲート配線Ｇとソース配線Ｓとの交差部近傍に配置されている。このスイッチング素子ＳＷは、半導体層ＳＣを備えている。この半導体層ＳＣは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。
【００２３】
スイッチング素子ＳＷのゲート電極ＷＧは、半導体層ＳＣの上方に位置し、ゲート配線Ｇ１に電気的に接続されている。なお、図示した例では、ゲート電極ＷＧは、ゲート配線Ｇ１と一体的に形成されている。スイッチング素子ＳＷのソース電極ＷＳは、ソース配線Ｓ１に電気的に接続されている。なお、図示した例では、ソース電極ＷＳは、ソース配線Ｓ１と一体的に形成されている。スイッチング素子ＳＷのドレイン電極ＷＤは、補助容量線Ｃ１の上方に延在している。
【００２４】
画素電極ＰＥは、第１主電極部Ｐ１、第１副電極部Ｐ２、及び、容量部Ｐ３を有している。なお、図示した例では、画素ＰＸに配置された画素電極ＰＥ及びこの画素ＰＸのＹ方向（図中の下側）に隣接する画素電極ＰＥ２の一部のみが図示されているが、図示を省略した他の画素についても同一形状の画素電極が配置されている。
【００２５】
すなわち、第１主電極部Ｐ１は、Ｙ方向に直線的に延在した帯状に形成されている。この第１主電極部Ｐ１は、ソース配線Ｓ１とソース配線Ｓ２との間の略中央に位置している。第１副電極部Ｐ２は、第１主電極部Ｐ１の一端部に接続され、第１主電極部Ｐ１とは異なる方向に延在している。図示した例では、第１副電極部Ｐ２は、Ｘ方向に直線的に延在しており、第１主電極部Ｐ１とでＴ字型をなしている。容量部Ｐ３は、第１主電極部Ｐ１の他端部に接続され、略四角形状に形成されている。容量部Ｐ３のＸ方向に沿った長さは、第１副電極部Ｐ２のＸ方向に沿った長さよりも短い。
【００２６】
容量部Ｐ３は、図示しない絶縁膜を介して補助容量線Ｃ１の上方に位置している。この容量部Ｐ３は、補助容量線Ｃ１の上方に延在したドレイン電極ＷＤと電気的に接続されている。これにより、画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続される。また、画素電極ＰＥと補助容量線Ｃ１との間に保持容量Ｃｓが形成される。
【００２７】
第１副電極部Ｐ２は、図示しない絶縁膜を介して補助容量線Ｃ２の上方に位置している。なお、この補助容量線Ｃ２の上方には、図示した画素ＰＸに対してＹ方向下側に隣接した画素電極ＰＥ２の容量部Ｐ３３も位置している。第１副電極部Ｐ２は、容量部Ｐ３３から離間しているが、容量部Ｐ３３と向かい合っている。
【００２８】
図４は、図３に示した画素ＰＸをＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【００２９】
すなわち、アレイ基板ＡＲは、ガラス板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内面（すなわち液晶層ＬＱに対向する面）にスイッチング素子ＳＷを備えている。ここに示したスイッチング素子ＳＷは、トップゲート型の薄膜トランジスタである。
【００３０】
スイッチング素子ＳＷの半導体層ＳＣは、第１絶縁基板１０の上に形成されている。半導体層ＳＣは、チャネル領域ＳＣＣを挟んだ両側にそれぞれソース領域ＳＣＳ及びドレイン領域ＳＣＤを有している。なお、第１絶縁基板１０と半導体層ＳＣとの間には、絶縁膜であるアンダーコート層が介在していても良い。半導体層ＳＣは、ゲート絶縁膜１１によって覆われている。また、ゲート絶縁膜１１は、第１絶縁基板１０の上にも配置されている。
【００３１】
ゲート電極ＷＧは、ゲート絶縁膜１１の上に形成され、半導体層ＳＣのチャネル領域ＳＣＣの上方に位置している。補助容量線Ｃ１は、ゲート絶縁膜１１の上に形成されている。これらのゲート電極ＷＧ及び補助容量線Ｃ１は、図示しないゲート配線Ｇや補助容量線Ｃ２などとともに同一材料を用いて同一工程で形成可能である。
【００３２】
ゲート電極ＷＧ及び補助容量線Ｃ１は、第１層間絶縁膜１２によって覆われている。また、この第１層間絶縁膜１２は、ゲート絶縁膜１１の上にも配置されている。これらのゲート絶縁膜１１及び第１層間絶縁膜１２は、例えば、酸化シリコン及び窒化シリコンなどの無機系材料によって形成されている。
【００３３】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第１層間絶縁膜１２の上に形成されている。ソース電極ＷＳは、ソース配線Ｓ１の一部である。また、この図においては、第１層間絶縁膜１２の上に形成されたソース配線Ｓ２も図示されている。これらのソース電極ＷＳ、ドレイン電極ＷＤ、ソース配線Ｓ１及びＳ２は、同一材料を用いて同一工程で形成可能である。
【００３４】
ソース電極ＷＳは、ゲート絶縁膜１１及び第１層間絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣのソース領域ＳＣＳにコンタクトしている。ドレイン電極ＷＤは、ゲート絶縁膜１１及び第１層間絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣのドレイン領域ＳＣＤにコンタクトしている。また、このドレイン電極ＷＤは、補助容量線Ｃ１の上方に延在している。これらのゲート電極ＷＧ、ソース電極ＷＳ、及び、ドレイン電極ＷＤは、例えば、モリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。
【００３５】
このような構成のスイッチング素子ＳＷは、第２層間絶縁膜１３によって覆われている。つまり、ソース電極ＷＳ、ドレイン電極ＷＤ、ソース配線Ｓ１及びＳ２は、第２層間絶縁膜１３によって覆われている。また、この第２層間絶縁膜１３は、第１層間絶縁膜１２の上にも配置されている。この第２層間絶縁膜１３は、例えば、紫外線硬化型樹脂や熱硬化型樹脂などの各種有機材料によって形成されている。
【００３６】
画素電極ＰＥは、第２層間絶縁膜１３の上に形成さている。図示した例では、画素電極ＰＥの容量部Ｐ３は、補助容量線Ｃ１の上方に位置し、第２層間絶縁膜１３を貫通するコンタクトホールを介してドレイン電極ＷＤに接続されている。このような画素電極ＰＥは、光透過性を有する導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００３７】
画素電極ＰＥは、第１配向膜１４によって覆われている。この第１配向膜１４は、第２層間絶縁膜１３の上にも配置され、アレイ基板ＡＲの液晶層ＬＱに接する面に設けられている。この第１配向膜１４は、水平配向性を示す材料によって形成されており、ラビング処理されている。
【００３８】
一方、対向基板ＣＴは、ガラス板などの光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０の内面（すなわち液晶層ＬＱに対向する面）に、カラーフィルタ層２１、対向電極ＣＥなどを備えている。
【００３９】
カラーフィルタ層２１は、第２絶縁基板２０の上に形成されている。このカラーフィルタ層２１は、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。詳述しないが、赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。
【００４０】
対向電極ＣＥは、カラーフィルタ層２１の上に形成されている。この対向電極ＣＥは、画素電極ＰＥとの間に横電界を形成するように配置されている。図示した例では、対向電極ＣＥは、ソース配線Ｓ１及びＳ２の上方に位置している。このような対向電極ＣＥは、ＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
【００４１】
対向電極ＣＥの表面は、第２配向膜２２によって覆われている。この第２配向膜２２は、カラーフィルタ層３１の上にも配置され、対向基板ＣＴの液晶層ＬＱに接する面に設けられている。この第２配向膜２２は、第１配向膜１４と同様に水平配向性を示す材料によって形成されており、ラビング処理されている。
【００４２】
なお、この対向基板ＣＴにおいて、カラーフィルタ層２１と対向電極ＣＥ及び第２配向膜２２との間には、カラーフィルタ層２１の表面の凹凸を平坦化するオーバーコート層が配置されていても良い。
【００４３】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、それぞれの第１配向膜１４及び第２配向膜２２が対向するように配置されている。このとき、アレイ基板ＡＲの第１配向膜１４と対向基板ＣＴの第２配向膜２２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のギャップ、例えば３〜７μｍのセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。
【００４４】
液晶層ＬＱは、上述したセルギャップに封入されている。すなわち、液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶材料によって構成されている。
【００４５】
液晶表示パネルＬＰＮの一方の外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面には、第１偏光板ＰＬ１が接着剤などにより貼付されている。また、液晶表示パネルＬＰＮの他方の外面、つまり、対向基板ＣＴを構成する第２絶縁基板２０の外面には、第２偏光板ＰＬ２が接着剤などにより貼付されている。
【００４６】
本実施形態においては、第１偏光板ＰＬ１の吸収軸と、第２偏光板ＰＬ２の吸収軸とが直交する位置関係にあり、直線偏光を選択的に透過して画像を表示する直線偏光モードを採用している。
【００４７】
図５は、本実施形態の液晶表示パネルＬＰＮにおける画素ＰＸの主要部を図示した概略平面図である。
【００４８】
画素電極ＰＥは、上述した通り、２本のソース配線ここではソース配線Ｓ１及びＳ２の間に位置し、第１主電極部Ｐ１、第１副電極部Ｐ２、及び、容量部Ｐ３を有している。第１副電極部Ｐ２の図中の下側には、隣接する画素電極ＰＥ２の容量部Ｐ３３が位置している。
【００４９】
対向電極ＣＥは、第１主電極部Ｐ１と略平行な帯状に形成された第２主電極部ＣＥ１を有している。この第２主電極部ＣＥ１は、第１主電極部Ｐ１との間に横電界を形成するように配置されており、Ｙ方向に延在し、しかも、ソース配線Ｓ１及びＳ２の上方に位置している。また、この対向電極ＣＥは、第２主電極部ＣＥ１に接続された第２副電極部ＣＥ２を有している。この第２副電極部ＣＥ２は、Ｘ方向に延在し、しかも、画素電極ＰＥの容量部Ｐ３の上方に位置している。
【００５０】
図示を省略するが、画素電極ＰＥを覆う第１配向膜及び対向電極ＣＥを覆う第２配向膜がラビング処理されているため、液晶分子は、第１配向膜及び第２配向膜との相互作用により、Ｘ−Ｙ平面内において所定の方位、例えば、Ｙ方向と平行な方位に配向されている。
【００５１】
このように、画素電極ＰＥと対向電極ＣＥとの間に電位差が形成されていない状態での液晶分子の配向方位を初期配向方位と称する。本実施形態では、液晶分子が初期配向方位に配向している状態では、バックライト４から液晶表示パネルＬＰＮに向けて照射された光が第２偏光板ＰＬ２を透過できず、黒画面を形成するノーマリーブラックモードを実現している。
【００５２】
画素電極ＰＥと対向電極ＣＥとの間に電位差が形成された場合、Ｘ−Ｙ平面に平行な横電界が形成される。特に、第１主電極部Ｐ１と第２主電極部ＣＥ１との間には、Ｘ方向に略平行な横電界ＥＦ１が形成される。このとき、液晶分子は、主として横電界ＥＦ１の影響により、初期配向方位とは異なる方位に配向する。このような状態では、バックライト４から液晶表示パネルＬＰＮに向けて照射された光が第２偏光板ＰＬ２を透過し、白画面が表示される。
【００５３】
本実施形態において、ライン反転駆動が適用された場合には、対向電極ＣＥの電位に対して画素電極ＰＥに印加される電圧の極性と、これに隣接する画素電極ＰＥ２に印加される電圧の極性とは互いに逆極性となる。例えば、対向電極ＣＥの電位を０Ｖとし、画素電極ＰＥに印加される電圧が＋５Ｖであり、画素電極ＰＥ２に印加される電圧が−５Ｖである場合、画素電極ＰＥと画素電極ＰＥ２との間の電位差によって強い横電界ＥＦ２が形成される。この横電界ＥＦ２の方位は、画素電極ＰＥの画素電極ＰＥ２に向かい合う部分の形状、及び、画素電極ＰＥ２の画素電極ＰＥに向かい合う部分の形状の影響を受ける。
【００５４】
画素電極ＰＥが第１副電極部Ｐ２を有していない場合、第１主電極部Ｐ１の一端部Ｐ１Ａが画素電極ＰＥ２の容量部Ｐ３３と向かい合う。このとき、一端部Ｐ１ＡのＸ方向に沿った長さは、容量部Ｐ３３のＸ方向に沿った長さよりも短い。このため、一端部Ｐ１Ａと容量部Ｐ３３とが向かい合う部分では、Ｙ方向に略平行な横電界ＥＦ２が形成される一方で、第１主電極部Ｐ１と第２主電極部ＣＥ１との間にＸ方向に略平行な横電界ＥＦ１が形成される。
【００５５】
第１主電極部Ｐ１の一端部Ｐ１Ａの周辺の領域Ａでは、横電界の方位が横電界ＥＦ１の方位から横電界ＥＦ２の方位に連続的に変化する。このため、領域Ａに位置する液晶分子の配向状態も、これらの横電界の影響を受けて連続的に変化している。直線偏光モードを採用した液晶表示パネルＬＰＮにおいては、Ｘ−Ｙ平面内において、第１偏光板ＰＬ１及び第２偏光板ＰＬ２の吸収軸と略平行な方向に配向した液晶分子の存在によって暗線が発生し、領域Ａにおいても暗線が発生する。このため、透過率の低下を招く。
【００５６】
本実施形態によれば、画素電極ＰＥが第１主電極部Ｐ１の一端部Ｐ１Ａに接続された第１副電極部Ｐ２を有している。この第１副電極部Ｐ２は、容量部Ｐ３３と向かい合う。図示した例では、第１副電極部Ｐ２は、第１主電極部Ｐ１とでＴ字型をなしている。
【００５７】
このため、第１副電極部Ｐ２と容量部Ｐ３３とが向かい合う部分では、Ｙ方向に略平行な横電界ＥＦ２が形成される一方で、第１副電極部Ｐ２と第２主電極部ＣＥ１との間にＸ方向に略平行な横電界ＥＦ３が形成される。これにより、領域Ａでは、横電界ＥＦ１によって配向制御された液晶分子が支配的となり、暗線の発生を抑制することができる。このため、画素電極ＰＥが第１副電極部Ｐ２を有していない場合と比較して、透過率を向上することが可能となる。
【００５８】
なお、暗線が発生する領域は、第１副電極部Ｐ２及び容量部Ｐ３３が位置する図示しない補助容量線Ｃ２の上にシフトする。補助容量線は、元々遮光性の導電材料によって形成されているため、暗線が補助容量線上にシフトしたとしても、画素ＰＸの透過率にはほとんど影響を与えない。
【００５９】
また、本実施形態によれば、第１副電極部Ｐ２のＸ方向に沿った長さは、容量部Ｐ３３のＸ方向に沿った長さよりも長い。このため、横電界ＥＦ２の影響をシールドする効果が高まり、暗線の発生をより抑制することが可能となる。
【００６０】
画素電極ＰＥと対向電極ＣＥとの間に電位差が形成された状態であっても、第１主電極部Ｐ１や第２主電極部ＣＥ１に重なる領域の液晶分子は、表示に寄与する方位に配向しない場合が多い。本実施形態においては、第２主電極部ＣＥ１は、ソース配線Ｓ１及びＳ２の上方（つまりソース配線Ｓ１及びＳ２と向かい合う位置）に位置している。ソース配線Ｓは、元々遮光性の導電材料によって形成されているため、第２主電極部ＣＥ１に重なる領域の液晶分子が表示に寄与しない方位に配向したとしても、画素ＰＸの透過率にはほとんど影響を与えない。むしろ、第２主電極部ＣＥ１がソース配線Ｓ１及びＳ２よりも第１主電極部Ｐ１側に配置された場合と比較すると、画素ＰＸの透過率は向上する。図示した例の場合、ソース配線Ｓ１及びＳ２と第１主電極部Ｐ１との間の領域が画素ＰＸの開口部となり、表示に寄与する、つまり、透過率に寄与する領域となる。
【００６１】
また、第２主電極部ＣＥ１をソース配線Ｓ１及びＳ２の上方に配置することによって、第１主電極部Ｐ１と第２主電極部ＣＥ１との間の距離を拡大することが可能となり、より水平に近い横電界ＥＦ１を形成することが可能となる。このため、従来の構成であるＩＰＳモード等の利点である広視野角化も維持される。
【００６２】
なお、アレイ基板ＡＲと対向基板ＣＴとの合わせずれが生じた際に、第１主電極部Ｐ１を挟んだ両側の第２主電極部ＣＥ１との距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素ＰＸに共通に生じるため、画素ＰＸ間での電界分布に相違はなく、画像の表示に影響を及ぼさない。
【００６３】
対向電極ＣＥが第２副電極部ＣＥ２を有していない場合、第１主電極部Ｐ１の他端部Ｐ１Ｂの周辺の領域Ｂにおいて、液晶分子の配向乱れなどにより、暗線が発生し、透過率の低下を招く。
【００６４】
本実施形態によれば、対向電極ＣＥが容量部Ｐ３の直上に位置する第２副電極部ＣＥ２を有しているため、容量部Ｐ３と第２副電極部ＣＥ２との間に形成された縦電界と、第１主電極部Ｐ１と第２主電極部ＣＥ１との間に形成された横電界ＥＦ１とが相互に作用し、液晶分子の配向乱れを緩和し、暗線の発生を抑制することができる。このため、対向電極ＣＥが第２副電極部ＣＥ２を有していない場合と比較して、透過率を向上することが可能となる。
【００６５】
以下に、実施例及び比較例１及び２について説明する。
【００６６】
≪実施例≫
アレイ基板ＡＲに形成された画素電極ＰＥは、隣接する２本のソース配線Ｓの間の中央部に形成した第１主電極部Ｐ１と、第１主電極部Ｐ１の一端部に形成した第１副電極部Ｐ２と、第１主電極部Ｐ１の他端部に形成した容量部Ｐ３と、を有している。第１主電極部Ｐ１のＸ方向に沿った幅を１０μｍとした。対向基板ＣＴに形成された対向電極ＣＥは、第１主電極部Ｐ１と平行かつソース配線Ｓの直上に形成した第２主電極部ＣＥ１と、容量部Ｐ３の直上に形成した第２副電極部ＣＥ２と、を有している。第２主電極部ＣＥ１のＸ方向に沿った幅を１０μｍとした。
【００６７】
アレイ基板ＡＲの表面には第１配向膜１４を形成した。また、対向基板ＣＴの表面には第１配向膜２２を形成した。これらの第１配向膜１４及び第２配向膜２２は、水平配向性を有する材料を７０ｎｍの厚さで塗布した後に、ラビング処理することによって形成した。
【００６８】
アレイ基板ＡＲと対向基板ＣＴとの間のセルギャップを４．０μｍとし、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせた。これらのアレイ基板ＡＲと対向基板ＣＴとの間には、メルク社製ポジ型液晶を注入して画素ピッチ５０μｍの液晶表示パネルＬＰＮを作製した。この実施例は、図５に示した例に相当する。
【００６９】
（比較例１）
この比較例１では、画素電極ＰＥが第１副電極部を有しておらず、しかも、対向電極ＣＥが第２副電極を有していない。それ以外については、上記した実施例と同様にして液晶表示パネルを作製した。
【００７０】
（比較例２）
この比較例２では、対向電極ＣＥが第２副電極を有していない。それ以外については、上記した実施例と同様にして液晶表示パネルを作製した。
【００７１】
上記した実施例、比較例１及び比較例２のそれぞれの液晶表示パネルについて、画素電極ＰＥと対向電極ＣＥとの間に同一の電位差を与えたときの透過率を測定した。比較例１の液晶表示パネルで得られた透過率を１としたとき、比較例２の液晶表示パネルで得られた透過率は１．２であるが、実施例の液晶表示パネルＬＰＮで得られた透過率は１．４であり、実施例によれば高透過率化を実現できることが確認された。
【００７２】
したがって、高透過率化が可能であり、表示品位の良好な液晶表示装置を提供することができる。
【００７３】
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【００７４】
例えば、画素電極ＰＥの形状は、図５などに示した例に限らない。図６に示した例では、画素電極ＰＥは、Ｘ方向及びＹ方向のいずれとも異なる方向に延在し且つ第１主電極部Ｐ１の一端部に接続された第１副電極部Ｐ２を有している。この第１副電極部Ｐ２は、第１主電極部Ｐ１とでＹ字型を成す形状である。
【００７５】
また、図６に示した例では、画素電極ＰＥは、第１主電極部Ｐ１の他端部に接続された容量部Ｐ３を有している。この容量部Ｐ３は、第１副電極部Ｐ２と向かい合い、八角形状に形成されている。
【００７６】
このような図６に示した例の画素電極ＰＥを適用した場合であっても、上記した例と同様に高透過率化が可能となる。
【符号の説明】
【００７７】
ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＰＥ…画素電極
Ｐ１…第１主電極部  Ｐ２…第１副電極部  Ｐ３…容量部
ＣＥ…対向電極
ＣＥ１…第２主電極部ＣＥ２…第２副電極部
Ｓ…ソース配線
Ｇ…ゲート配線
Ｃ…補助容量線
【図１】
2011209454.tif 000003
【図２】
2011209454.tif 000004
【図３】
2011209454.tif 000005
【図４】
2011209454.tif 000006
【図５】
2011209454.tif 000007
【図６】
2011209454.tif 000008