(57)【要約】【課題】列増幅回路の出力電圧が安定するまでの時間を短縮する。【解決手段】本発明に係る固体撮像装置１００は、行列状に配置された複数の画素回路１１１と、複数の垂直信号線１０３と、複数のスイッチトランジスタ１１４と、スイッチトランジスタ１１４を介して垂直信号線１０３に接続される複数の列増幅部１１５とを備える。複数の画素回路１１１の各々は、信号電荷を蓄積するフォトダイオードＰＤ１と、フローティングディフュージョンＦＤ１と、フォトダイオードＰＤ１とフローティングディフュージョンＦＤ１との間に接続された転送トランジスタＮＭ１と、増幅トランジスタＮＭ３とを備える。また、固体撮像装置１００は、さらに、フォトダイオードＰＤ１からフローティングディフュージョンＦＤ１に信号電荷を転送する転送期間においてスイッチトランジスタ１１４をオフする制御部１１０を備える。【選択図】図２
2011114731.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像装置であって、
行列状に配置され、入射光の強度に応じた信号電圧を出力する複数の画素回路と、
列毎に１つ設けられ、対応する列に配置された複数の画素回路により前記信号電圧が出力される複数の垂直信号線と、
列毎に１つ設けられ、対応する列に設けられた前記垂直信号線に接続される複数のスイッチ部と、
列毎に１つ設けられ、対応する列に設けられた前記スイッチ部を介して前記垂直信号線に接続され、前記垂直信号線に出力された前記信号電圧を増幅する複数の列増幅部とを備え、
前記複数の画素回路の各々は、
入射光の強度に応じた信号電荷を蓄積する受光部と、
フローティングディフュージョンと、
前記受光部と前記フローティングディフュージョンとの間に接続された転送トランジスタと、
前記フローティングディフュージョンの電圧に応じた前記信号電圧を前記垂直信号線に出力する増幅トランジスタとを備え、
前記固体撮像装置は、さらに、
前記受光部から前記フローティングディフュージョンに信号電荷を転送する転送期間において前記スイッチ部をオフする制御部を備える
固体撮像装置。
【請求項２】
前記制御部は、前記転送期間より後の第１出力期間において、前記転送トランジスタをオフするとともに、前記スイッチ部をオンする
請求項１記載の固体撮像装置。
【請求項３】
前記制御部は、前記転送期間の直後の期間である第２出力期間において、前記転送トランジスタをオフするとともに、前記スイッチ部をオフし、
前記第１出力期間は、前記第２出力期間の直後の期間である
請求項２記載の固体撮像装置。
【請求項４】
前記スイッチ部はＭＯＳトランジスタである
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記ＭＯＳトランジスタのゲートアスペクト比は、前記増幅トランジスタのゲートアスペクト比以下である
請求項４記載の固体撮像装置。
【請求項６】
前記固体撮像装置は、さらに、
列毎に１つ設けられ、対応する列に設けられた前記垂直信号線に定電圧を供給する複数の電圧供給回路を備え、
前記制御部は、前記転送期間において、前記電圧供給回路に前記垂直信号線へ前記定電圧を供給させる
請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記電圧供給回路は、ソース端子及びドレイン端子の一方に前記定電圧が印加され、前記ソース端子及び前記ドレイン端子の他方が前記垂直信号線に接続されるＭＯＳトランジスタを含む
請求項６記載の固体撮像装置。
【請求項８】
請求項１〜７のいずれか１項に記載の固体撮像装置を備える
撮像装置。
【請求項９】
行列状に配置され、入射光の強度に応じた信号電圧を出力する複数の画素回路と、
列毎に１つ設けられ、対応する列に配置された複数の画素回路により前記信号電圧が出力される複数の垂直信号線と、
列毎に１つ設けられ、対応する列に設けられた前記垂直信号線に接続される複数のスイッチ部と、
列毎に１つ設けられ、対応する列に設けられた前記スイッチ部を介して前記垂直信号線に接続され、前記垂直信号線に出力された前記信号電圧を増幅する複数の列増幅部とを備える固体撮像装置の駆動方法であって、
前記複数の画素回路の各々は、
入射光の強度に応じた信号電荷を蓄積する受光部と、
フローティングディフュージョンと、
前記受光部と前記フローティングディフュージョンとの間に接続された転送トランジスタと、
前記フローティングディフュージョンの電圧に応じた前記信号電圧を前記垂直信号線に出力する増幅トランジスタとを備え、
前記固体撮像装置の駆動方法は、
前記受光部から前記フローティングディフュージョンに信号電荷を転送する転送期間において前記スイッチ部をオフする
固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、その駆動方法及び撮像装置に関し、特に、列増幅回路を備える固体撮像装置に関する。
【背景技術】
【０００２】
近年、ＣＣＤ（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ−Ｄｅｖｉｃｅ）センサに代わる固体撮像装置としてＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）センサが主流になりつつある。
【０００３】
一般的なＣＣＤセンサは、行列状に配置された画素に受光素子であるＰＤ（フォトダイオード）とＣＣＤ転送路とを備える。ＰＤは、入射光に応じて信号電荷を生成及び蓄積する。ＣＣＤ転送路はこの信号電荷を、複数の高電圧からなる転送パルスに応じて垂直及び水平方向に転送する。この転送された電荷Ｑは、センサ出力端に設けられたＦＤＡ（フローティングディフュージョンアンプ）でＱ−Ｖ（電荷−電圧）変換されたうえで出力される。
【０００４】
これに対し一般的なＭＯＳセンサは、行列状に配置された画素が、受光素子であるＰＤと、電荷−電圧変換するＦＤＡとをそれぞれ備える。これにより、ＭＯＳセンサは、入射光に応じてＰＤが生成及び蓄積した信号電荷を、画素毎にＱ−Ｖ変換する。また、変換された信号は、単一電源で構成された出力回路を通って出力される。
【０００５】
ここで、近年、ＭＯＳセンサが主流になってきた理由は、ＣＣＤセンサでは複数の高電圧からなる転送パルスを用いて信号を読み出すのに対し、ＭＯＳセンサではこのように単一電源で信号を読み出すことができるためである。これにより、ＭＯＳセンサはＣＣＤセンサに比べて、消費電力を抑えることができる。
【０００６】
また、ＭＯＳセンサは、ＣＣＤセンサのように特殊な製造プロセスを必要としない。これにより、ＭＯＳセンサは、アナログ回路とデジタル回路とを同一チップ内に配置できるので、映像信号の処理を１チップで容易に実現できる。
【０００７】
例えば、このようなＭＯＳセンサとして特許文献１記載の技術が知られている。
【０００８】
図１０は、特許文献１記載の固体撮像装置の構成を示すブロック図である。
【０００９】
図１０に示す読み出し回路４００は、各列に配置され、画素から垂直信号線（画素出力線４３０）に出力されるリセット電圧及び信号電圧を読み出し、それぞれ列増幅回路（列アンプ４０１）で増幅した電圧を、スイッチトランジスタ及び容量からなる列ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ−Ｄｏｕｂｌｅ−Ｓａｍｐｌｉｎｇ:相関２重サンプリング）回路に保持する。
【００１０】
読み出し回路４００で保持された画素信号は、差動アンプ４２０を介して、出力される。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−４２６７７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１記載の固体撮像装置では、画素内の転送トランジスタの立ち上がり期間にゲート−ＦＤ（フローティングディフュージョン）間の寄生容量によりＦＤの電圧が一時的に上昇する。これにより、垂直信号線の電圧も上昇することにより、列増幅回路の出力電圧も変動する。よって、特許文献１記載の固体撮像装置は、列増幅回路の出力電圧が安定するまでに時間を要するという課題を有している。
【００１３】
そこで、本発明は、列増幅回路の出力電圧が安定するまでの時間を短縮できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の一形態に係る固体撮像装置は、固体撮像装置であって、行列状に配置され、入射光の強度に応じた信号電圧を出力する複数の画素回路と、列毎に１つ設けられ、対応する列に配置された複数の画素回路により前記信号電圧が出力される複数の垂直信号線と、列毎に１つ設けられ、対応する列に設けられた前記垂直信号線に接続される複数のスイッチ部と、列毎に１つ設けられ、対応する列に設けられた前記スイッチ部を介して前記垂直信号線に接続され、前記垂直信号線に出力された前記信号電圧を増幅する複数の列増幅部とを備え、前記複数の画素回路の各々は、入射光の強度に応じた信号電荷を蓄積する受光部と、フローティングディフュージョンと、前記受光部と前記フローティングディフュージョンとの間に接続された転送トランジスタと、前記フローティングディフュージョンの電圧に応じた前記信号電圧を前記垂直信号線に出力する増幅トランジスタとを備え、前記固体撮像装置は、さらに、前記受光部から前記フローティングディフュージョンに信号電荷を転送する転送期間において前記スイッチ部をオフする制御部を備える。
【００１５】
また、前記制御部は、前記転送期間より後の第１出力期間において、前記転送トランジスタをオフするとともに、前記スイッチ部をオンしてもよい。
【００１６】
また、前記制御部は、前記転送期間の直後の期間である第２出力期間において、前記転送トランジスタをオフするとともに、前記スイッチ部をオフし、前記第１出力期間は、前記第２出力期間の直後の期間であってもよい。
【００１７】
また、前記スイッチ部はＭＯＳトランジスタであってもよい。
【００１８】
また、前記ＭＯＳトランジスタのゲートアスペクト比は、前記増幅トランジスタのゲートアスペクト比以下であってもよい。
【００１９】
また、前記固体撮像装置は、さらに、列毎に１つ設けられ、対応する列に設けられた前記垂直信号線に定電圧を供給する複数の電圧供給回路を備え、前記制御部は、前記転送期間において、前記電圧供給回路に前記垂直信号線へ前記定電圧を供給させてもよい。
【００２０】
また、前記電圧供給回路は、ソース端子及びドレイン端子の一方に前記定電圧が印加され、前記ソース端子及び前記ドレイン端子の他方が前記垂直信号線に接続されるＭＯＳトランジスタを含んでもよい。
【発明の効果】
【００２１】
以上より、本発明は、列増幅回路の出力電圧が安定するまでの時間を短縮できる固体撮像装置を提供できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態に係る固体撮像装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係る画素回路及び列増幅部の構成を示す回路図である。
【図３】本発明の第１の実施形態に係る固体撮像装置の動作を示すタイミングチャートである。
【図４】本発明の第１の実施形態の比較例に係る固体撮像装置の動作を示すタイミングチャートである。
【図５】本発明の第２の実施形態に係る画素回路及び列増幅部の構成を示す回路図である。
【図６】本発明の第２の実施形態に係る固体撮像装置の動作を示すタイミングチャートである。
【図７】本発明の第２の実施形態の比較例に係る固体撮像装置の動作を示すタイミングチャートである。
【図８】本発明の実施形態の変形例に係る固体撮像装置の構成を示すブロック図である。
【図９】本発明の第３の実施形態に係る撮像装置の構成を示す図である。
【図１０】従来技術の固体撮像装置を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明に係る固体撮像装置の実施形態について、図面を参照しながら詳細に説明する。
【００２４】
（第１の実施形態）
本発明の第１の実施形態に係る固体撮像装置は、垂直信号線と列増幅回路との間に接続されたスイッチ回路を備える。さらに、本発明の第１の実施形態に係る固体撮像装置は、受光部からフローティングディフュージョンに信号電荷を転送する転送期間において、このスイッチ回路をオフする。これにより、本発明の第１の実施形態に係る固体撮像装置は、転送期間に生じるフローティングディフュージョンの電圧変動に起因する垂直信号線の電圧変動を列増幅回路に伝達させない。これにより、本発明の第１の実施形態に係る固体撮像装置は、列増幅回路の出力電圧が、画素信号を増幅した電圧と逆方向に変化してしまうことを防止できる。よって、本発明の一形態に係る固体撮像装置は、列増幅回路の出力電圧が安定するまでの時間を短縮できる。
【００２５】
まず、本発明の第１の実施形態に係る固体撮像装置の全体構成を説明する。
【００２６】
図１は、本発明の第１の実施形態に係るＭＯＳ型の固体撮像装置１００の構成を示すブロック図である。
【００２７】
図１に示す固体撮像装置１００は、画素アレイ１０１と、垂直走査回路１０２と、複数の垂直信号線１０３と、スイッチ回路１０４と、列増幅回路１０５と、列ＣＤＳ回路１０６と、水平走査回路１０７と、水平共通信号線１０８と、出力アンプ回路１０９と、制御部１１０と、複数の列電流源１１２とを備える。
【００２８】
画素アレイ１０１は、行列状に配置された複数の画素回路（画素セル）１１１を備える。各画素回路１１１は、入射光の強度に応じた信号電圧を出力する。また、各画素回路１１１は、リセット状態においてリセット電圧を出力する。
【００２９】
垂直走査回路１０２は、行単位で画素回路１１１を選択する。
【００３０】
各垂直信号線１０３は、画素回路１１１の列に対応して設けられる。また、垂直信号線１０３は、各列の画素回路１１１に共通に接続され、対応する列に配置された画素回路１１１により出力された信号電圧を列方向に伝達する。
【００３１】
スイッチ回路１０４は、複数のスイッチトランジスタ１１４を含む。各スイッチトランジスタ１１４は、例えばｎ型ＭＯＳトランジスタであり、各列に対応して設けられている。また、各スイッチトランジスタ１１４は、対応する列の垂直信号線１０３に接続されている。
【００３２】
列増幅回路１０５は、複数の列増幅部１１５を含む。各列増幅部１１５は、各列に対応して設けられている。また、各列増幅部１１５は、対応する列の垂直信号線１０３にスイッチトランジスタ１１４を介して接続されている。この列増幅部１１５は、対応する列に配置された複数の画素回路１１１により出力された信号電圧を反転増幅する。なお、列増幅部１１５は、信号電圧及びリセット電圧を非反転増幅してもよい。
【００３３】
列ＣＤＳ回路１０６は、複数の列ＣＤＳ部１１６を含む。各列ＣＤＳ部１１６は、各列に対応して設けられている。また、各列ＣＤＳ部１１６は、対応する列に配置された列増幅部１１５に接続されている。この列ＣＤＳ部１１６は、列増幅部１１５により増幅された信号に相関二重サンプリング処理を行ったうえで保持する。具体的には、列ＣＤＳ部１１６は、列増幅部１１５により増幅されたリセット電圧と信号電圧との差分に相当する電圧を出力信号として保持する。
【００３４】
水平走査回路１０７は、選択信号を用いて、複数の列ＣＤＳ部１１６に保持される出力信号を水平共通信号線１０８に順次読み出す。
【００３５】
水平共通信号線１０８は、出力アンプ回路１０９に接続されている。
【００３６】
出力アンプ回路１０９は、水平共通信号線１０８に読み出された出力信号を増幅し、増幅した信号を固体撮像装置１００の外部へ出力する。
【００３７】
各列電流源１１２は、各列に対応して設けられている。また、各列電流源１１２は、対応する列に配置された垂直信号線１０３に接続されている。
【００３８】
制御部１１０は、垂直走査回路１０２、スイッチ回路１０４、列増幅回路１０５、列ＣＤＳ回路１０６及び水平走査回路１０７の動作を制御する。
【００３９】
次に、本実施形態に係る固体撮像装置１００の詳細な構成を説明する。
【００４０】
なお、以下では、説明の簡略化のため、１列分の回路構成について説明する。
【００４１】
図２は、本実施形態に係る画素回路１１１、スイッチトランジスタ１１４、及び列増幅部１１５の詳細な構成を示す回路図である。
【００４２】
図２に示すように、画素回路１１１は、フォトダイオードＰＤ１と、フローティングディフュージョンＦＤ１と、転送トランジスタＮＭ１と、リセットトランジスタＮＭ２と、増幅トランジスタＮＭ３とを備える。
【００４３】
フォトダイオードＰＤ１は、入射光の強度に応じた信号電荷を生成し、生成した信号電荷を蓄積する受光部である。
【００４４】
フローティングディフュージョンＦＤ１は、フォトダイオードＰＤ１から転送された信号電荷を蓄積する。これにより、フローティングディフュージョンＦＤ１は、信号電荷を電圧に変換する。
【００４５】
転送トランジスタＮＭ１は、フォトダイオードＰＤ１に蓄積された信号電荷をフローティングディフュージョンＦＤ１に転送する。具体的には、転送トランジスタＮＭ１は、フォトダイオードＰＤ１とフローティングディフュージョンＦＤ１との間に接続されている。また、転送トランジスタＮＭ１のゲート端子は転送信号線ＴＲに接続される。
【００４６】
リセットトランジスタＮＭ２は、フローティングディフュージョンＦＤ１の電圧を電源信号線ＶＰＩＸの電圧にリセットする。具体的には、リセットトランジスタＮＭ２は、フローティングディフュージョンＦＤ１と電源信号線ＶＰＩＸとの間に接続されている。また、リセットトランジスタＮＭ２のゲート端子はリセット信号線ＲＳに接続されている。
【００４７】
増幅トランジスタＮＭ３は、フローティングディフュージョンＦＤ１の電圧に応じた信号電圧又はリセット電圧を垂直信号線１０３に出力する。具体的には、増幅トランジスタＮＭ３は、垂直信号線１０３と電源信号線ＶＰＩＸとの間に接続されている。また、増幅トランジスタＮＭ３のゲート端子はフローティングディフュージョンＦＤ１に接続されている。
【００４８】
列電流源１１２は、電流源トランジスタＮＭ４を含む。電流源トランジスタＮＭ４は、垂直信号線１０３と接地電位線との間に接続される。また、電流源トランジスタＮＭ４のゲート端子は制御信号線ＬＧＣＥＬＬに接続されている。
【００４９】
この電流源トランジスタＮＭ４と、増幅トランジスタＮＭ３と共にソースフォロア回路を形成する。このソースフォロア回路は、フォトダイオードＰＤ１からフローティングディフュージョンＦＤ１に転送された信号電荷に応じた信号電圧を垂直信号線１０３に出力する。
【００５０】
また、垂直信号線１０３には、スイッチトランジスタ１１４の一端が接続されている。また、スイッチトランジスタ１１４の他端には列増幅部１１５が接続されている。
【００５１】
列増幅部１１５は、スイッチトランジスタ１１４を介して入力された信号を増幅し、増幅した信号を出力端子ＡＭＰＯＵＴに出力する。この列増幅部１１５は、入力容量Ｃｉｎ１と、帰還容量Ｃｆｂ１と、ソース接地増幅トランジスタＮＭ５と、電流源トランジスタＰＭ１と、クランプトランジスタＮＭ６とを含む。
【００５２】
入力容量Ｃｉｎ１は、一端がスイッチトランジスタ１１４の他端に接続されている。
【００５３】
帰還容量Ｃｆｂ１は、一端が入力容量Ｃｉｎ１の他端に接続され、他端が出力端子ＡＭＰＯＵＴに接続されている。
【００５４】
ソース接地増幅トランジスタＮＭ５は、ゲート端子が入力容量Ｃｉｎ１の他端に接続されており、ソース端子が接地電位線に接続されており、ドレイン端子が出力端子ＡＭＰＯＵＴに接続されている。
【００５５】
電流源トランジスタＰＭ１は、ゲート端子が電圧線ＶＬＯＡＤに接続されており、ソース端子が電源電圧線に接続されており、ドレイン端子が出力端子ＡＭＰＯＵＴに接続されている。
【００５６】
クランプトランジスタＮＭ６は、例えば、ｎ型ＭＯＳトランジスタであり、入力容量Ｃｉｎ１の他端と出力端子ＡＭＰＯＵＴとの間に接続されている。また、クランプトランジスタＮＭ６は、ゲート端子が制御信号線ＣＬに接続されている。
【００５７】
このように、本実施形態に係る固体撮像装置１００は、垂直信号線１０３と列ＣＤＳ部１１６との間に画素信号を増幅する列増幅部１１５を設ける。これにより、固体撮像装置１００は、列ＣＤＳ部１１６で用いているクランプトランジスタのＶｔｈ（閾値電圧）ばらつき、及びゲート−ソース間寄生容量の列毎のばらつきに起因する、列毎のＦＰＮ（固定パターンノイズ）の発生を抑制できる。よって、固体撮像装置１００は、ＦＰＮに起因する縦線状のノイズの発生を防ぐことができる。
【００５８】
また、本実施形態に係る固体撮像装置１００は、列毎に列増幅部１１５を設けて画素信号を増幅することで、列ＣＤＳ部１１６で発生するＦＰＮに対し、信号成分を大きくすることができる。これにより、固体撮像装置１００は、高Ｓ／Ｎを実現することができる。
【００５９】
なお、図１及び図２では、単位セル（画素回路１１１）が、受光部、転送トランジスタ、フローティングディフュージョン、リセットトランジスタ及び増幅トランジスタをそれぞれ１つ有する構造である、所謂一画素一セル構造を例に説明したが、単位セルは、複数の受光部及び転送トランジスタを含み、さらに、フローティングディフュージョン、リセットトランジスタ及び増幅トランジスタのいずれか、又は、全てを単位セル内で共有する構造である、所謂多画素一セル構造であってもよい。
【００６０】
また、固体撮像装置１００の構成には、受光部が半導体基板の表面、すなわち、トランジスタのゲート電極及び配線と同じ面側に形成される構造を用いることができる。さらに、固体撮像装置１００の構成には、受光部が半導体基板の裏面側（トランジスタのゲート電極及び配線が形成される面と逆の面）に形成される、いわゆる、裏面照射型イメージセンサ（裏面照射型固体撮像装置）の構造を用いてもよい。
【００６１】
次に、本実施形態に係る画素回路１１１と列増幅部１１５の動作を図３のタイミングチャートを用いて説明する。なお、図３に示すＲＳ、ＴＲ、ＣＬ、ＳＨ、ＦＤ、ＳＦＯＵＴ及びＡＭＰＯＵＴは、それぞれ、リセット信号線ＲＳ、転送信号線ＴＲ、制御信号線ＣＬ、制御信号線ＳＨ、フローティングディフュージョンＦＤ１、垂直信号線１０３、及び出力端子ＡＭＰＯＵＴの電圧を示す。また、リセット信号線ＲＳ及び転送信号線ＴＲの電圧は、垂直走査回路１０２を介して、制御部１１０により制御される。また、制御信号線ＣＬ及び制御信号線ＳＨの電圧は、制御部１１０により制御される。
【００６２】
まず、期間ｔ１〜ｔ２において、制御部１１０は、リセット信号線ＲＳをハイレベルにすることにより、画素回路１１１内のフローティングディフュージョンＦＤ１を電源信号線ＶＰＩＸの電圧にリセットする。これにより、期間ｔ１〜ｔ４において、画素回路１１１は、リセット電圧を垂直信号線１０３に出力する。
【００６３】
また、時刻ｔ１のタイミングで、制御部１１０は、制御信号線ＣＬをハイレベルにすることにより、列増幅部１１５のクランプトランジスタＮＭ６をオンする。これにより、列増幅部１１５をリセットする。また、時刻ｔ３のタイミングで、制御部１１０は、制御信号線ＣＬをローレベルにすることにより、クランプトランジスタＮＭ６のリセットを解除する。
【００６４】
また、期間ｔ１〜ｔ４において、制御部１１０は、制御信号線ＳＨをハイレベルにすることにより、スイッチトランジスタ１１４をオンする。これにより、リセットが解除された後の時刻ｔ３〜ｔ４の期間において、列増幅部のリセット電圧が出力端子ＡＭＰＯＵＴに出力される。
【００６５】
その後、期間ｔ４〜ｔ５において、制御部１１０は、転送信号線ＴＲをハイレベルにすることにより、転送トランジスタＮＭ１をオンする。これにより、フォトダイオードＰＤ１に蓄積された信号電荷がフローティングディフュージョンＦＤ１に転送される。この時刻ｔ４のタイミングで転送トランジスタＮＭ１のゲート−ＦＤ間寄生容量により、フローティングディフュージョンＦＤ１の電圧が上昇する。これにより、垂直信号線１０３の電圧が上昇する。この時刻ｔ４において、制御部１１０は、制御信号線ＳＨの電圧をローレベルにすることにより、スイッチトランジスタ１１４をオフする。これにより、制御部１１０は、垂直信号線１０３の電圧の変動が列増幅部１１５に伝達しないように制御する。
【００６６】
その後、時刻ｔ５において、制御部１１０は、転送信号線ＴＲをローレベルにすることにより、転送トランジスタＮＭ１をオフする。これにより、入射光の強度に応じた信号電圧が垂直信号線１０３に出力される。
【００６７】
次に、時刻ｔ６において、制御部１１０は、制御信号線ＳＨの電圧をハイレベルにすることにより、スイッチトランジスタ１１４をオンする。これにより、列増幅部１１５は、垂直信号線１０３に出力されている信号電圧を反転増幅した出力電圧を出力端子ＡＭＰＯＵＴに出力する。
【００６８】
ここで、比較のために、スイッチトランジスタ１１４がない場合のソースフォロア回路（垂直信号線１０３）と列増幅部１１５の動作を、図４のタイミングチャートを用いて説明する。
【００６９】
上述したように、期間ｔ４〜ｔ５において、転送トランジスタＮＭ１のゲート−ＦＤ間寄生容量により、フローティングディフュージョンＦＤ１の電圧が上昇する。これにより、垂直信号線１０３の電圧ＳＦＯＵＴも上昇してしまう。この電圧ＳＦＯＵＴの上昇は、列増幅部１１５に伝達する。これにより、出力端子ＡＭＰＯＵＴの電圧が低下する。
【００７０】
このように、期間ｔ４〜ｔ５において、垂直信号線１０３の電圧変動が実際の画素信号と逆方向に変化してしまうため、出力端子ＡＭＰＯＵＴの電圧も実際の画素信号と逆方向に変化してしまう。これにより、出力端子ＡＭＰＯＵＴの電圧が実際の信号レベルに安定するまでに長い時間が必要となる。
【００７１】
一方、本実施形態のようにスイッチトランジスタ１１４を設け、期間ｔ４〜ｔ５の転送期間においてスイッチトランジスタ１１４をオフすることにより、この出力端子ＡＭＰＯＵＴの電圧が実際の画素信号と逆方向に変化してしまうことを防止できる。
【００７２】
さらに、図４に示す例では、図３に示す例に比べ、時刻ｔ５の直後において、垂直信号線１０３の電圧ＳＦＯＵＴが実際の信号レベルに安定するまでの時間が長い。これは、スイッチトランジスタ１１４がない場合には、列増幅部１１５の入力容量Ｃｉｎ１が垂直信号線１０３に接続されているため、垂直信号線１０３の負荷容量が大きいためである。このように、スイッチトランジスタ１１４がない場合、入力容量Ｃｉｎ１に充電した電荷を放電する時間が必要なため、電圧ＳＦＯＵＴが安定するまでに長い時間がかかる。
【００７３】
一方、スイッチトランジスタ１１４を設け、期間ｔ５〜ｔ６において、このスイッチトランジスタ１１４をオフすることにより、入力容量Ｃｉｎ１の影響を低減できる。
【００７４】
このように、本発明の第１の実施形態に係る固体撮像装置１００は、垂直信号線１０３の電圧変動に起因する列増幅部１１５の応答速度の劣化を抑制できる。これにより、固体撮像装置１００は、出力端子ＡＭＰＯＵＴの電圧が安定するまでの時間を短縮できる。
【００７５】
以上より、本発明の第１の実施形態に係る固体撮像装置１００は、信号転送期間に、垂直信号線１０３と列増幅部１１５との間に設けたスイッチトランジスタ１１４をオフする。これにより、固体撮像装置１００は、垂直信号線１０３の電圧が安定するまでの時間を短縮するとともに、この垂直信号線１０３の電圧変動を後段の列増幅部１１５に伝達させないことが可能である。これらにより、固体撮像装置１００は、出力端子ＡＭＰＯＵＴの電圧が安定するまでの時間を短縮できる。これにより、固体撮像装置１００は、縦線状のノイズを抑制することができる。
【００７６】
また、固体撮像装置１００は、スイッチトランジスタ１１４により、画素ソースフォロア回路の出力抵抗を増加させることができる。これにより、固体撮像装置１００は、画素ソースフォロア回路の周波数帯域を狭くすることができるので、ランダムノイズを低減することが可能である。また、このように、画素ソースフォロア回路の周波数帯域を狭くするためには、スイッチトランジスタ１１４のゲートアスペクト比（ゲート幅Ｗ／ゲート長Ｌ）が、増幅トランジスタＮＭ３のゲートアスペクト比以下であることが好ましい。
【００７７】
なお、本実施形態における画素回路１１１は、行選択トランジスタを備えていないが、行選択トランジスタを備える場合でも、同様の効果を得ることができる。
【００７８】
また、本実施形態における列増幅部１１５は、複数の容量とソース接地増幅回路とで構成しているが、列増幅部１１５をソース接地増幅回路のみで構成した場合、又は複数の容量と差動増幅回路とで構成した場合でも、同様の効果を得ることができる。
【００７９】
（第２の実施形態）
本発明は、画素の特性改善のため、垂直信号線１０３を電源電圧へのプルアップする回路を備える回路構成に対しても有効である。本発明の第２の実施形態では、このようなプルアップ回路を備える固体撮像装置に本発明を適用した場合について説明する。
【００８０】
なお、以下では、上述した第１の実施形態との相違点を主に説明し、重複する説明は省略する。
【００８１】
図５は、本発明の第２の実施形態に係る画素回路１１１、スイッチトランジスタ１１４、及び列増幅部１１５の詳細な構成を示す回路図である。なお、図２と同様の要素には同一の符号を付している。
【００８２】
図５に示すように、本発明の第２の実施形態に係る固体撮像装置は、図２に示す構成に加え、さらに、電圧供給回路２０１を備える。
【００８３】
この電圧供給回路２０１は、列毎に設けられ、対応する列の垂直信号線１０３に接続される。また、電圧供給回路２０１は、対応する列の垂直信号線１０３に電源信号線ＶＰＩＸの電圧を供給する。
【００８４】
この電圧供給回路２０１は、プルアップトランジスタＰＭ１２を含む。
【００８５】
プルアップトランジスタＰＭ１２は、電源信号線ＶＰＩＸと、垂直信号線１０３との間に接続されている。また、プルアップトランジスタＰＭ１２のゲート端子には、制御信号線ＦＤＵＰが接続されている。
【００８６】
以下、本発明の第２の実施形態に係る画素回路１１１及び列増幅部１１５の動作を図６のタイミングチャートを用いて説明する。なお、図６に示すＦＤＵＰは、制御信号線ＦＤＵＰの電圧を示す。また、制御信号線ＦＤＵＰの電圧は、制御部１１０により制御される。
【００８７】
図３に示す動作に加え、制御部１１０は、期間ｔ４〜ｔ５の転送期間において、制御信号線ＦＤＵＰをローレベルにすることにより、プルアップトランジスタＰＭ１２をオンする。これにより、垂直信号線１０３の電圧が電源信号線ＶＰＩＸの電圧にプルアップされる。
【００８８】
図７は、比較のための図であり、スイッチトランジスタ１１４がない場合の画素回路１１１と列増幅部１１５の動作を示すタイミングチャートである。
【００８９】
図６及び図７に示すように、上述した第１の実施形態と同様に、第２の実施形態に係る固体撮像装置は、垂直信号線１０３の電圧変動に起因する列増幅部１１５の応答速度の劣化を抑制することが可能である。
【００９０】
さらに、図４に示す例では、図３に示す例に比べ、時刻ｔ５の直後において、垂直信号線１０３の電圧ＳＦＯＵＴが実際の信号レベルに安定するまでの時間が長い。これは、スイッチトランジスタ１１４がない場合には、列増幅部１１５の入力容量Ｃｉｎ１が垂直信号線１０３に接続されているため、垂直信号線１０３の負荷容量が大きいためである。このように、スイッチトランジスタ１１４がない場合、プルアップ動作において入力容量Ｃｉｎ１に充電した電荷を放電する時間が必要なため、電圧ＳＦＯＵＴが安定するまでに長い時間がかかる。
【００９１】
一方、スイッチトランジスタ１１４を設け、期間ｔ５〜ｔ６において、このスイッチトランジスタ１１４をオフすることにより、入力容量Ｃｉｎ１の影響を低減できる。
【００９２】
さらに、図４と図７とを比較した場合、図７ではプルアップ動作を行うことにより、期間ｔ４〜ｔ５における垂直信号線１０３の電圧変動がより大きくなる。これにより、出力端子ＡＭＰＯＵＴの電圧変動も大きくなる。また、時刻ｔ５以降において、プルアップ動作において入力容量Ｃｉｎ１に充電した電荷を放電する時間が必要なため、電圧ＳＦＯＵＴが安定するまでにより長い時間がかかる。
【００９３】
このような場合でも、本実施形態のようにスイッチトランジスタ１１４を設け、期間ｔ４〜ｔ５においてスイッチトランジスタ１１４をオフすることにより、出力端子ＡＭＰＯＵＴの電圧が実際の画素信号と逆方向に変化してしまうことを防止できる。また、期間ｔ５〜ｔ６において、スイッチトランジスタ１１４をオフすることにより、入力容量Ｃｉｎ１の影響を低減できる。これらにより、固体撮像装置１００は、出力端子ＡＭＰＯＵＴの電圧が安定するまでの時間を短縮できる。
【００９４】
なお、本実施形態における画素回路１１１は、行選択トランジスタを備えていないが、行選択トランジスタを備える場合でも、同様の効果を得ることができる。
【００９５】
また、本実施形態における列増幅部１１５は、複数の容量とソース接地増幅回路とで構成されているが、列増幅部１１５をソース接地増幅回路のみで構成した場合、又は複数の容量と差動増幅回路とで構成した場合でも、同様の効果を得ることができる。
【００９６】
また、本実施形態における電圧供給回路２０１は、垂直信号線１０３を電源電圧へプルアップする構成となっているが、垂直信号線１０３をグランド（接地電位）又はバイアス電圧（任意の定電圧）にリセットする構成でも、同様の効果を得ることができる。
【００９７】
また、最近のＭＯＳセンサでは、列ＣＤＳ回路の代わりにカラムＡＤＣ回路（アナログ−デジタル変換器）を内蔵するものもある。これは従来のアナログ出力の構成と比較して、ＡＤ変換の際に画素回路１１１及び列増幅部１１５で発生するＦＰＮも除去することができるというメリットがある。また、カラムＡＤＣ回路を備えるＭＯＳセンサは、画素信号を読み出した直後に、読み出した画素信号をデジタル信号に変換できるため、列ＣＤＳ回路及び出力アンプ回路などの出力回路で発生するノイズを抑制できる。また、カラムＡＤＣ回路を備えるＭＯＳセンサは、デジタル信号処理をチップ内で行うことができるというメリットがある。
【００９８】
本発明は、このようにカラムＡＤＣを内蔵しているチップに搭載しても、同様の効果を得ることができる。
【００９９】
図８は、本発明を、カラムＡＤＣを備える固体撮像装置に適用した固体撮像装置１００Ａの構成を示すブロック図である。なお、図１と同様の要素には、同一の符号を付している。
【０１００】
図８に示す固体撮像装置１００Ａは、図１に示す固体撮像装置１００に対して、列ＣＤＳ回路１０６と、水平走査回路１０７と、水平共通信号線１０８と、出力アンプ回路１０９との代わりに、カラムＡＤＣ回路２１１と、デジタルメモリ２１３と、シフトレジスタ２１４とを備える。
【０１０１】
カラムＡＤＣ回路２１１は、列毎に設けられた複数のカラムＡＤＣ２１２を備える。
【０１０２】
カラムＡＤＣ２１２は、対応する列に設けられた列増幅部１１５により増幅された信号をデジタル信号に変換する。
【０１０３】
デジタルメモリ２１３は、複数のカラムＡＤＣ２１２により変換されたデジタル信号を保持する。
【０１０４】
シフトレジスタ２１４は、デジタルメモリ２１３に保持されるデジタル信号を水平方向に転送するとともに、固体撮像装置１００Ａの外部にシリアル出力する。
【０１０５】
（第３の実施形態）
本発明の第３の実施形態では、上述した固体撮像装置１００を備える撮像装置（カメラシステム）について説明する。
【０１０６】
図９は、本発明の第３の実施形態に係る撮像装置１２０の構成を示す図である。
【０１０７】
図９に示す撮像装置１２０は、外光を集光する光学部材（レンズ）１２１と、本発明の第１又は第２の実施形態に係るＭＯＳ型の固体撮像装置１００と、固体撮像装置１００内の回路の動作タイミングを制御するタイミング制御部１２３と、画像信号処理部１２４とを備えている。
【０１０８】
固体撮像装置１００は、光学部材１２１を通って入射した光を画像信号に変換して出力する。
【０１０９】
画像信号処理部１２４は、固体撮像装置１００から出力された画像信号を処理し、処理した画像信号を表示装置などの外部機器に出力する。
【０１１０】
例えば、固体撮像装置１００と画像信号処理部１２４とは同一半導体チップ上に形成されている。なお、固体撮像装置１００と画像信号処理部１２４とは、互いに別々の半導体チップ上に形成されてもよい。
【０１１１】
固体撮像装置１００は、上述したように、入射した光を電圧信号に変換する画素アレイ１０１と、画素アレイ１０１から出力された信号を処理する信号処理部１３２と、信号処理部１３２から出力された信号を画像信号として出力する出力回路１３３とを備える。なお、信号処理部１３２は、上述したスイッチ回路１０４、列増幅回路１０５、及び列ＣＤＳ回路１０６に相当する。また、出力回路１３３は、上述した出力アンプ回路１０９に相当する。
【０１１２】
画像信号処理部１２４は、出力回路１３３からの画像信号を受ける相関二重サンプリング回路（ＣＤＳ回路１３４）と、ＡＧＣ（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）１３５と、ＡＤＣ（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）１３６と、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）１３７とを備える。
【０１１３】
すなわち、本実施形態の撮像装置１２０は、応答速度の劣化を抑制することができる固体撮像装置１００を備えることにより、高速な撮像装置を実現できる。
【０１１４】
言い換えると、本発明は、列増幅回路の出力電圧が安定するまでの時間を短縮できる撮像装置を提供できる。また、撮像装置１２０は、信号転送期間に、前記垂直信号線に設けたスイッチトランジスタをオフすることで、垂直信号線の電圧が安定するまでの時間を短縮するとともに、この垂直信号線の電圧変動を後段の列増幅回路に伝達させないことが可能である。これにより、撮像装置１２０は、回路の応答速度の劣化を抑制することができ、縦線状のノイズを抑制することができる。
【０１１５】
また、撮像装置１２０は、スイッチトランジスタにより、画素ソースフォロア回路の出力抵抗を増加させることができるため、画素ソースフォロア回路の周波数帯域を狭くすることができ、ランダムノイズを低減することが可能である。
【０１１６】
（まとめ）
以上より、本発明の第１から第３の実施形態に係る固体撮像装置は、行列状に配置され、入射光の強度に応じた信号電圧を出力する複数の画素回路１１１と、列毎に１つ設けられ、対応する列に配置された複数の画素回路により信号電圧が出力される複数の垂直信号線１０３と、列毎に１つ設けられ、対応する列に設けられた垂直信号線に接続される複数のスイッチ部（スイッチトランジスタ１１４）と、列毎に１つ設けられ、対応する列に設けられたスイッチ部を介して垂直信号線に接続され、垂直信号線に出力された信号電圧を増幅する複数の列増幅部１１５とを備え、複数の画素回路の各々は、入射光の強度に応じた信号電荷を蓄積する受光部（ＰＤ１）と、フローティングディフュージョン（ＦＤ１）と、受光部とフローティングディフュージョンとの間に接続された転送トランジスタ（ＮＭ１）と、フローティングディフュージョンの電圧に応じた信号電圧を垂直信号線に出力する増幅トランジスタ（ＮＭ３）とを備え、固体撮像装置は、さらに、受光部からフローティングディフュージョンに信号電荷を転送する転送期間（ｔ４〜ｔ５）においてスイッチ部をオフする制御部１１０を備えている。
【０１１７】
これにより、本発明の一形態に係る固体撮像装置は、転送期間に生じるフローティングディフュージョンの電圧変動に起因する垂直信号線の電圧変動を列増幅部に伝達させない。これにより、本発明の一形態に係る固体撮像装置は、列増幅部の出力電圧が、画素信号を増幅した電圧と逆方向に変化してしまうことを防止できる。よって、本発明の一形態に係る固体撮像装置は、列増幅部の出力電圧が安定するまでの時間を短縮できる。
【０１１８】
さらに、制御部は、転送期間より後の第１出力期間（ｔ６〜）において、転送トランジスタをオフするとともに、スイッチ部をオンする。これにより、本発明の一形態に係る固体撮像装置は、第１出力期間に列増幅部が信号電圧を増幅した出力電圧を安定して出力するまでの時間を短縮できる。
【０１１９】
また、制御部は、転送期間の直後の期間である第２出力期間（ｔ５〜ｔ６）において、転送トランジスタをオフするとともに、スイッチ部をオフし、第１出力期間は、第２出力期間の直後の期間である。このように、本発明の一形態に係る固体撮像装置は、第２出力期間にスイッチ部をオフすることにより、第２出力期間における垂直信号線の負荷容量を低減できる。これにより、本発明の一形態に係る固体撮像装置は、垂直信号線の電圧が安定するまでの時間を短縮できるので、結果として、列増幅部の出力電圧が安定するまでの期間を短縮できる。
【０１２０】
また、スイッチ部はＭＯＳトランジスタであり、ＭＯＳトランジスタのゲートアスペクト比は、増幅トランジスタのゲートアスペクト比以下である。これにより、本発明の一形態に係る固体撮像装置は、画素ソースフォロア回路の出力抵抗を増加させることができる。よって、本発明の一形態に係る固体撮像装置は、画素ソースフォロア回路の周波数帯域を狭くすることができるので、ランダムノイズの発生を低減できる。
【０１２１】
また、本発明の一形態に係る固体撮像装置は、さらに、列毎に１つ設けられ、対応する列に設けられた垂直信号線に定電圧を供給する複数の電圧供給回路２０１を備え、制御部は、転送期間において、電圧供給回路に垂直信号線へ定電圧を供給させる。これにより、本発明の一形態に係る固体撮像装置は、画素の特性改善のために、電圧供給回路（例えば、プルアップ回路）を備える場合においても、列増幅回路の出力電圧が安定するまでの時間を短縮できる。
【０１２２】
また、電圧供給回路は、ソース端子及びドレイン端子の一方に定電圧が印加され、ソース端子及びドレイン端子の他方が垂直信号線に接続されるＭＯＳトランジスタ（ＰＭ１２）を含む。
【０１２３】
なお、本発明は、このような固体撮像装置として実現できるだけでなく、固体撮像装置に含まれる特徴的な手段をステップとする固体撮像装置の駆動方法又は制御方法として実現したり、そのような特徴的なステップをコンピュータに実行させるプログラムとして実現したりすることもできる。
【０１２４】
さらに、本発明は、このような固体撮像装置の機能の一部又は全てを実現する半導体集積回路（ＬＳＩ）として実現したり、このような固体撮像装置を備える撮像装置（カメラ）として実現したり、このような固体撮像装置を含むカメラシステムとして実現したりできる。
【０１２５】
また、上記第１〜第３の実施形態に係る固体撮像装置及び撮像装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又はすべてを含むように１チップ化されてもよい。
【０１２６】
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【０１２７】
また、本発明の第１〜第３の実施形態に係る、固体撮像装置及び撮像装置の機能の一部又は全てを、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。
【０１２８】
さらに、本発明は上記プログラムであってもよいし、上記プログラムが記録された記録媒体であってもよい。また、上記プログラムは、インターネット等の伝送媒体を介して流通させることができるのは言うまでもない。
【０１２９】
また、上記第１〜第３の実施形態に係る、固体撮像装置、撮像装置及びこれらの変形例の機能のうち少なくとも一部を組み合わせてもよい。
【０１３０】
また、上記で用いた数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。さらに、上で示した回路の構成は本発明を具体的に説明するために例示するものであり、異なる構成の回路により同等の入出力関係を実現することも可能である。また、トランジスタ等のｎ型及びｐ型等は、本発明を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
【０１３１】
また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、バイポーラトランジスタ等の他のトランジスタを用いてもよい。
【０１３２】
更に、本発明の主旨を逸脱しない限り、本実施形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
【産業上の利用可能性】
【０１３３】
本発明は、固体撮像装置に適用できる。また、本発明は、固体撮像装置を備えるデジタルスチルカメラ、デジタルビデオカメラ及び携帯電話機器等に適用できる。
【符号の説明】
【０１３４】
１００、１００Ａ    固体撮像装置
１０１    画素アレイ
１０２    垂直走査回路
１０３    垂直信号線
１０４    スイッチ回路
１０５    列増幅回路
１０６    列ＣＤＳ回路
１０７    水平走査回路
１０８    水平共通信号線
１０９    出力アンプ回路
１１０    制御部
１１１    画素回路
１１２    列電流源
１１４    スイッチトランジスタ
１１５    列増幅部
１１６    列ＣＤＳ部
１２０    撮像装置
１２１    光学部材
１２３    タイミング制御部
１２４    画像信号処理部
１３２    信号処理部
１３３    出力回路
１３４    ＣＤＳ回路
１３５    ＡＧＣ
１３６    ＡＤＣ
１３７    ＤＳＰ
２０１    電圧供給回路
２１１    カラムＡＤＣ回路
２１２    カラムＡＤＣ
２１３    デジタルメモリ
２１４    シフトレジスタ
４００    読み出し回路
４０１    列アンプ
４２０    差動アンプ
４３０    画素出力線
ＡＭＰＯＵＴ    出力端子
Ｃｆｂ１    帰還容量
Ｃｉｎ１    入力容量
ＣＬ、ＦＤＵＰ、ＬＧＣＥＬＬ、ＳＨ    制御信号線
ＦＤ１    フローティングディフュージョン
ＮＭ１    転送トランジスタ
ＮＭ２    リセットトランジスタ
ＮＭ３    増幅トランジスタ
ＮＭ４、ＰＭ１    電流源トランジスタ
ＮＭ５    ソース接地増幅トランジスタ
ＮＭ６    クランプトランジスタ
ＰＤ１    フォトダイオード
ＰＭ１２    プルアップトランジスタ
ＲＳ    リセット信号線
ＳＦＯＵＴ    電圧
ＴＲ    転送信号線
ＶＬＯＡＤ    電圧線
ＶＰＩＸ    電源信号線
【図１】
2011114731.tif 000003
【図２】
2011114731.tif 000004
【図３】
2011114731.tif 000005
【図４】
2011114731.tif 000006
【図５】
2011114731.tif 000007
【図６】
2011114731.tif 000008
【図７】
2011114731.tif 000009
【図８】
2011114731.tif 000010
【図９】
2011114731.tif 000011
【図１０】
2011114731.tif 000012