(57)【要約】【課題】内部にバンドギャップ電圧を生成することなく、バンドギャップ電圧より低く、かつバンドギャップ温度特性を有する基準電圧を発生する基準電圧発生回路を提供する。【解決手段】接合型素子の順方向電圧をそれに比例する第１の電流に電流変換する第１の比例電流生成回路と、電流密度を変えた一対の接合型素子の順方向電圧の差をそれに比例する第２の電流に電流変換する第２の比例電流生成回路と、第１の電流と第２の電流との差をそれに比例する第１の電圧に電圧変換する電流電圧変換回路と、接合型素子の順方向電圧から第１の電圧を減じた電圧を基準電圧として出力するバッファ回路とを備える。【選択図】  図１
2011123605.tif 000002
【特許請求の範囲】
【請求項１】
接合型素子の順方向電圧をそれに比例する第１の電流に電流変換する第１の比例電流生成回路と、
電流密度を変えた一対の接合型素子の順方向電圧の差をそれに比例する第２の電流に電流変換する第２の比例電流生成回路と、
前記第１の電流と前記第２の電流との差をそれに比例する第１の電圧に電圧変換する電流電圧変換回路と、
前記接合型素子の順方向電圧から前記第１の電圧を減じた電圧を基準電圧として出力するバッファ回路と、を具備したことを特徴とする基準電圧発生回路。
【請求項２】
第１のバイポーラトランジスタのベース・エミッタ間に接続された第１の抵抗素子に流れる電流を第１のカレントミラー回路を介して取り出すことにより第１の電流を得る第１の比例電流生成回路と、
電流密度を変えた一対のバイポーラトランジスタの一方のバイポーラトランジスタのエミッタに直列接続された第２の抵抗素子に、前記一対のバイポーラトランジスタのベース・エミッタ間の順方向電圧の差に基いて流れる電流を第２のカレントミラー回路を介して取り出すことにより第２の電流を得る第２の比例電流生成回路と、
前記第１の電流と前記第２の電流との差を第３の抵抗素子に流すことにより第１の電圧を得る電流電圧変換回路と、
前記第１のバイポーラトランジスタに流れる第３の電流を第３のカレントミラー回路を介して取り出し、これを第２のバイポーラトランジスタのコレクタ電流として流し、前記第１の電流と前記第２の電流の合流点をベースに接続することにより、ベース・エミッタ間に前記第１のバイポーラトランジスタの順方向電圧と等しい電圧を生成し、この順方向電圧から前記第１の電圧を減じた電圧を基準電圧として出力するバッファ回路と、を具備したことを特徴とする基準電圧発生回路。
【請求項３】
第１の差動増幅段の一方の入力端子に第１の接合型素子を、他方の入力端子に第１の抵抗素子を接続し、前記第１の抵抗素子に流れる電流を第１のカレントミラー回路を介して取り出すことにより第１の電流を得る第１の比例電流生成回路と、
電流密度を変えた一対のバイポーラトランジスタの一方のバイポーラトランジスタのエミッタに直列接続された第２の抵抗素子に、前記一対のバイポーラトランジスタのベース・エミッタ間電圧の順方向電圧の差に基いて流れる電流を第２のカレントミラー回路を介して取り出すことにより第２の電流を得る第２の比例電流生成回路と、
前記第１の電流と前記第２の電流との差を第３の抵抗素子に流すことにより第１の電圧を得る電流電圧変換回路と、
第２の差動増幅段の一方の入力端子に前記第１の接合型素子の一端を、他方の入力端子に前記第１の電流と前記第２の電流の合流点を接続することにより、前記他方の入力端子に前記第１の接合型素子の順方向電圧と等しい電圧を生成し、この順方向電圧から前記第１の電圧を減じた電圧を基準電圧として出力するバッファ回路と、を具備したことを特徴とする基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基準電圧発生回路に係り、特に温度特性の小さいバンドギャップ型の基準電圧発生回路に関する。
【背景技術】
【０００２】
従来より温度特性の小さい基準電圧発生回路としてバンドギャップ回路が広く使用されている。バンドギャップ基準電圧は最低約１．２Ｖであり、これを回路内部に生成し、これを基に温度依存性が良好な所望の電圧を得る。バンドギャップ基準電圧と異なる電圧を出力するレギュレータはこれを基準電圧とし、非反転増幅型エラーアンプで基準電圧以上の電圧を、あるいはこれを抵抗分割などの手法で減圧してバッファ型エラーアンプで基準電圧以下の電圧を供給する。
【０００３】
図４はこのようにして構成された従来のバンドギャップ電圧以下の電圧を供給することができるレギュレータ回路の基本構成を示す図である。図４に示すレギュレータ回路は、バンドギャップ電圧生成部１０とアッテネータ２０とバッファ３０とから構成され、出力Ｖｏｕｔとしてバンドギャップ電圧と異なる電圧が出力される。バンドギャップ電圧生成部１０は公知のＶＴ比例電流生成回路１と、その出力部に直列に接続された抵抗２（Ｒ２）と、接合型素子３とから構成されている。ＶＴ比例電流生成回路１は電流密度を変えた一対の接合型素子の順方向電圧の差をそれに比例する電流に変換するものである。電流密度の比をＮとし、電流密度を変えた一対の接合型素子の一方に直列接続された抵抗Ｒ１に流れる電流はＶＴｌｎＮ／Ｒ１となる。
【０００４】
そしてこの電流が抵抗Ｒ２と接合型素子３とを通って流れることによりアッテネータ２０を構成する非反転型増幅器４の非反転入力端での電圧ＶＢＧは（１）式に示すようになる。
【０００５】
【数１】
2011123605.tif 000003
【０００６】
ここで、ＶＴ＝ｋＴ／ｑであり、ｋはボルツマン定数を、ｑは単位電荷、Ｔは絶対温度である。ここで温度に対して安定な電圧を発生させるために両辺を温度Ｔで微分し、左辺が０になるように抵抗Ｒ１，Ｒ２の定数を選択すれば定電圧が得られる。このようにして得られる定電圧は通常約１．２５Ｖ（バンドギャップ電圧）となる。
【０００７】
ここで、バンドギャップ電圧以下の電圧を取り出すためにアッテネータ２０が用いられる。アッテネータ２０は、非反転型増幅器４とその出力端に直列に接続された抵抗５（Ｒａ）及び抵抗６（Ｒｂ）により構成される。抵抗５と抵抗６との分割比によりバンドギャップ電圧ＶＢＧよりも低い電圧が得られ、バッファ３０を構成する非反転型増幅器７により取り出すことによりバンドギャップ電圧より低い基準電圧Ｖｏｕｔを得ることができる。
【０００８】
このような従来の基準電圧発生回路では、バンドギャップ電圧を生成するための電源電圧としてバンドギャップ電圧よりも高い電源電圧が必要とされる。半導体集積回路では、微細プロセス化に伴いデバイスの耐圧が下がり、供給可能な電源電圧も１．５Ｖ以下に下がってきている。このため従来の約１．２５Ｖ近傍の電圧が発生するバンドギャップ型基準電圧発生回路では低電圧での動作が困難となる。
【０００９】
さらに、電池電圧の使用範囲も高々１．３Ｖ程度までとなってきており、このような低電圧の電池電圧を使って従来のような約１．２５Ｖ近傍のバンドギャップ電圧を発生させることは不可能となる。バンドギャップ電圧以下の温度補償された定電圧を発生させるための回路は種々提案されており、特許文献１にはこのような回路の一例が開示されている。
【００１０】
特許文献１に開示された回路では、基準電圧発生回路の出力再生部を構成する接合型負荷素子と抵抗の直列経路に並列に抵抗を接続することにより、温度補償と電源電圧補償された、バンドギャップ電圧以下の基準電圧を発生させるようにしている。しかし特許文献１に開示されている回路では、接合型負荷素子と抵抗の直列経路に並列に接続する抵抗の値をかなり高くしなければならず、抵抗を大きくすると半導体集積回路の占有面積が大きくなるという問題がある。また特許文献１に開示されている回路では、発生した基準電圧によるバッファリング能力が不足しているという問題がある。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−２０６６３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は上述した問題点に鑑みてなされたもので、回路面積を大きくすることなく、しかもバッファリング能力を有し、バンドギャップ電圧以下の基準電圧を発生することのできる基準電圧発生回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の基準電圧発生回路は、接合型素子の順方向電圧をそれに比例する第１の電流に電流変換する第１の比例電流生成回路と、電流密度を変えた一対の接合型素子の順方向電圧の差をそれに比例する第２の電流に電流変換する第２の比例電流生成回路と、前記第１の電流と前記第２の電流との差をそれに比例する第１の電圧に電圧変換する電流電圧変換回路と、前記接合型素子の順方向電圧から前記第１の電圧を減じた電圧を基準電圧として出力するバッファ回路と、を具備したことを特徴とする。
【００１４】
また、本発明の基準電圧発生回路は、第１のバイポーラトランジスタのベース・エミッタ間に接続された第１の抵抗素子に流れる電流を第１のカレントミラー回路を介して取り出すことにより第１の電流を得る第１の比例電流生成回路と、電流密度を変えた一対のバイポーラトランジスタの一方のバイポーラトランジスタのエミッタに直列接続された第２の抵抗素子に、前記一対のバイポーラトランジスタのベース・エミッタ間の順方向電圧の差に基いて流れる電流を第２のカレントミラー回路を介して取り出すことにより第２の電流を得る第２の比例電流生成回路と、前記第１の電流と前記第２の電流との差を第３の抵抗素子に流すことにより第１の電圧を得る電流電圧変換回路と、前記第１のバイポーラトランジスタに流れる第３の電流を第３のカレントミラー回路を介して取り出し、これを第２のバイポーラトランジスタのコレクタ電流として流し、前記第１の電流と前記第２の電流の合流点をベースに接続することにより、ベース・エミッタ間に前記第１のバイポーラトランジスタの順方向電圧と等しい電圧を生成し、この順方向電圧から前記第１の電圧を減じた電圧を基準電圧として出力するバッファ回路と、を具備したことを特徴とする。
【００１５】
さらに、本発明の基準電圧発生回路は、第１の差動増幅段の一方の入力端子に第１の接合型素子を、他方の入力端子に第１の抵抗素子を接続し、前記第１の抵抗素子に流れる電流を第１のカレントミラー回路を介して取り出すことにより第１の電流を得る第１の比例電流生成回路と、電流密度を変えた一対のバイポーラトランジスタの一方のバイポーラトランジスタのエミッタに直列接続された第２の抵抗素子に、前記一対のバイポーラトランジスタのベース・エミッタ間電圧の順方向電圧の差に基いて流れる電流を第２のカレントミラー回路を介して取り出すことにより第２の電流を得る第２の比例電流生成回路と、前記第１の電流と前記第２の電流との差を第３の抵抗素子に流すことにより第１の電圧を得る電流電圧変換回路と、第２の差動増幅段の一方の入力端子に前記第１の接合型素子の一端を、他方の入力端子に前記第１の電流と前記第２の電流の合流点を接続することにより、前記他方の入力端子に前記第１の接合型素子の順方向電圧と等しい電圧を生成し、この順方向電圧から前記第１の電圧を減じた電圧を基準電圧として出力するバッファ回路と、を具備したことを特徴とする。
【発明の効果】
【００１６】
本発明では、内部にバンドギャップ電圧を生成することなくバンドギャップ電圧より低く、かつバンドギャップの温度特性を有する電圧を基準電圧として出力することができる。このためバンドギャップ電圧の制約がなく、したがって、電源電圧が回路の最低動作温度に低下するまで動作可能である。本発明の基準電圧発生回路は使用する製造プロセスにもよるが、ＭＯＳトランジスタのスレッショルド電圧によっては１．０Ｖの電源電圧でそれ以下の基準電圧の発生も可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明の基本回路構成を示す図。
【図２】本発明の一実施例に係る基準電圧発生回路の回路図。
【図３】本発明の他の実施例による基準電圧発生回路の回路図。
【図４】従来の基準電圧発生回路の基本回路構成を示す図。
【発明を実施するための形態】
【００１８】
以下、図１乃至図３を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明による基準電圧発生回路の基本回路構成を示す図である。
本発明の基準電圧発生回路は、接合型素子の順方向電圧をそれに比例する第１の電流Ｉ１に電流変換するＶＢＥ比例電流生成回路１００と、電流密度を変えた一対の接合型素子の順方向電圧の差をそれに比例する第２の電流Ｉ２に電流変換するＶＴ比例電流生成回路２００と、第１の電流Ｉ１と第２の電流Ｉ２との差Ｉ３をそれに比例する第１の電圧Ｖ１に電圧変換する電流電圧変換回路３００と、接合型素子５００の順方向電圧ＶＢＥから第１の電圧Ｖ１を減じた電圧を基準電圧ＶＯＵＴとして出力するバッファ回路４００とから構成されている。
【００１９】
ＶＢＥ比例電流生成回路１００は接合型素子、例えばダイオードの順方向電圧やバイポーラトランジスタのベース・エミッタ間電圧をそれに比例する電流に電流変換する回路であり、接合型素子の順方向電圧をＶＢＥとし、それに直列接続された抵抗をＲ２とするとＶＢＥ／Ｒ２が第１の電流Ｉ１として出力される。ＶＴ比例電流生成回路２００は、電流密度を変えた一対の接合型素子の順方向電圧の差、例えば２つのトランジスタのエミッタ面積の比を変え、一方のエミッタに接続された抵抗の値をＲ１とし、エミッタ面積比をＮとすると、第２の電流Ｉ２はＶＴｌｎＮ／Ｒ１で表される。
【００２０】
バッファ回路４００は、例えば、差動型演算増幅器で構成され、一方の入力端子と出力端子との間に電流電圧変換回路３００を構成する抵抗Ｒ３を接続する。また他方の入力端子には接合型素子５００が接続され、順方向電圧ＶＢＥが印加される。なおこの接合型素子５００には所定の電流が供給される。
【００２１】
このような回路構成において、ＶＢＥ比例電流Ｉ１とＶＴ比例電流Ｉ２との差電流Ｉ３が抵抗Ｒ３に流れ、その結果、第１の電圧Ｖ１と出力電圧Ｖｏｕｔとは、（２）式及び（３）式で表わされる。
【００２２】
【数２】
2011123605.tif 000004
【００２３】
【数３】
2011123605.tif 000005
【００２４】
ここで抵抗Ｒ１の値を所定の値に定めておく。（３）式の右辺の左括弧内はバンドギャップ電圧にかかる係数Ｇ（＜１）となり、右括弧内のＲ３／（１−Ｒ３／Ｒ２）を右括弧内が常温でピークが得られるバンドギャップ型温度特性となる値Ａに設定すると、Ｒ３＝ＧＡ、Ｒ２＝ＧＡ／（１−Ｇ）となる。
このように抵抗Ｒ２と抵抗Ｒ３の値を定めることにより基準電圧Ｖｏｕｔとしてバンドギャップ型温度特性を有し、バンドギャップ電圧未満の任意の電圧を出力する定電圧回路を得ることができる。
【００２５】
図２は、ＢｉＣＭＯＳプロセスを用いて構成した基準電圧発生回路の一例を示す回路図である。
図１に示すＶＢＥ比例電流生成回路１００は図２においては回路１００ａに対応している。ここで回路１００ａは、ＰＭＯＳトランジスタＭＳ１，ＭＳ２，ＭＳ４，ＭＳ５とＮＭＯＳトランジスタＭＳ３及びバイポーラＮＰＮトランジスタＱＳ１及び抵抗Ｒ２により構成されている。なお、トランジスタＭＳ３のゲートに接続された容量Ｃ１は回路１００ａの発振防止用である。
【００２６】
トランジスタＭＳ１とＭＳ５とはカレントミラーを構成しており、最終的にＶＢＥ比例電流ＶＢＥ／Ｒ２はトランジスタＭＳ５のドレインから出力される。また図１のＶＴ比例電流生成回路２００は、図２では回路２００ａ−１と回路２００ａ−２とに対応する。回路２００ａ−１内のバイポーラトランジスタＱＢ１とＱＢ２とはそこに流れる電流の電流密度が異なっている。トランジスタＱＢ２のエミッタ面積はトランジスタＱＢ１のエミッタ面積のＮ倍となっている。トランジスタＱＢ２のエミッタに抵抗Ｒ１が直列接続されている。この抵抗Ｒ１に流れる電流はＶＴ比例電流となり、ＶＴｌｎＮ／Ｒ１の値を有する。
【００２７】
すなわち、図２の回路において、ＶＴ比例電流生成回路はＰＭＯＳトランジスタＭＢ１，ＭＢ２と電流密度を変えた一対のバイポーラトランジスタＱＢ１とＱＢ２及び抵抗Ｒ１とで構成される。そして、ＶＴ比例電流は、ＭＯＳトランジスタＭＢ２との間でカレントミラーを構成する回路２００ａ−２内のＭＯＳトランジスタＭＢ３のドレインから取り出され、さらにカレントミラーを構成するＮＭＯＳトランジスタＭＭ１とＭＭ２とを介して取り出される。これらの電流の差分が両電流の合流点Ｐから抵抗Ｒ３で構成される電流電圧変換回路３００ａに流れる。
【００２８】
一方、ＶＢＥ比例電流生成回路を構成する回路１００ａ中のバイポーラトランジスタＱＳ１に流れる電流は、トランジスタＭＳ４とカレントミラーを構成するトランジスタＭＡ４のドレインより取り出され、バッファ回路の入力段に位置するバイポーラトランジスタＱＡ１のコレクタ電流として供給される。そして、このバイポーラトランジスタＱＡ１のベースにＶＢＥ比例電流とＶＴ比例電流の合流点Ｐを接続する。このように構成することにより、バイポーラトランジスタＱＡ１によるベース電流の誤差電流はトランジスタＱＳ１のベース電流によって相殺される。
【００２９】
バッファ回路４００ａは、ＰＭＯＳトランジスタＭＡ１，ＭＡ２，ＭＡ４、ＮＭＯＳトランジスタＭＡ３、バイポーラトランジスタＱＡ１、定電流源ＩＡ１から構成されている。なお、抵抗Ｒ３の両端に接続されている容量Ｃ２はバッファ回路４００ａの発振防止用である。なお、ＶＢＥ比例電流はトランジスタＭＳ１とＭＳ２のミラー比を変えることにより変更することも可能である。
【００３０】
図３は、ＣＭＯＳプロセスを使用した場合の本発明の他の実施例による基準電圧発生回路である。
図１のＶＢＥ比例電流生成回路１００は、図３においては回路１００ｂ−１と回路１００ｂ−２とに対応し、ＶＴ比例電流生成回路２００は回路２００ｂ−１と回路２００ｂ−２とに対応している。また、電流電圧変換回路３００は回路３００ｂに、バッファ回路４００は回路４００ｂに対応している。
【００３１】
すなわち、図３の回路においては、ＶＢＥ比例電流生成回路はＭＯＳトランジスタＭＳ１〜ＭＳ６、ＰＮＰトランジスタＱＳ１、抵抗Ｒ２及び定電流源ＩＳ１で構成され、トランジスタＭＳ５とミラーリングされたトランジスタＭＳ７から出力される。なお、トランジスタＭＳ５のゲート・ドレイン間に接続された容量Ｃ１は回路１００ｂ−１の発振防止用である。ＶＢＥ比例電流はトランジスタＭＳ１とＭＳ２のミラー比を変えることにより変更することも可能である。
【００３２】
また、ＶＴ比例電流生成回路は、トランジスタＭＢ１〜ＭＢ１０、ＰＮＰバイポーラトランジスタＱＢ１，ＱＢ２、及びＱＢ２のエミッタに接続された抵抗Ｒ１と、定電流源ＩＢ１とで構成される。なお、トランジスタＱＢ１とＱＢ２との電流密度比はＮである。抵抗Ｒ１に流れるＶＴ比例電流は、最終的にカレントミラーを構成するトランジスタＭＢ１０，ＭＢ９，ＭＢ８，ＭＢ１１及びＭＭ１，ＭＭ２を介して最終的にＭＭ２から出力される。ＶＢＥ比例電流とＶＴ比例電流との差電流は両電流の合流点Ｐから抵抗Ｒ３に流れる。
【００３３】
図３におけるバッファ回路４００ｂは、トランジスタＭＡ１〜ＭＡ９、定電流源ＩＡ１〜ＩＡ４によって構成される。抵抗Ｒ３の両端に接続されている容量Ｃ２は、バッファ回路４００ｂの発振防止用である。図３の回路においては、トランジスタＭＡ４とＭＡ５とは差動増幅段を構成しており、一方の入力端子であるトランジスタＭＡ５のゲートはＶＢＥ比例電流生成回路１００ｂ−１のトランジスタＱＳ１のエミッタに接続されており、他方の入力端子であるトランジスタＭＡ４のゲートはＶＢＥ比例電流とＶＴ比例電流との合流点Ｐに接続されている。
【００３４】
このような接続をすることにより、合流点Ｐの電位、すなわちトランジスタＭＡ４のゲートの電位は、トランジスタＱＳ１のベース・エミッタ間の順方向電圧と等しい電圧となる。なお、図３の回路では、ＶＢＥ比例電流生成回路１００ｂ−１においてトランジスタＭＳ１とＭＳ２からなる差動増幅段を使用し、ＶＢＥ比例電流生成回路２００ｂ−１においてもトランジスタＭＢ１とＭＢ２とからなる差動増幅段を使用している。
なお、図２及び図３に示される回路の特徴は、電源電圧ＶＣＣがバンドギャップ電圧(約１．２Ｖ)以下でも動作する点にある。すなわち、図２及び図３に示す回路では、図４に示すような従来の回路と異なり内部にバンドギャップ電圧が生成されることがないため、電源電圧の下限は純粋に内部回路の最低動作電源電圧で決定される。
【符号の説明】
【００３５】
１００  ＶＢＥ比例電流生成回路
２００  ＶＴ比例電流生成回路
３００  電流電圧変換回路
４００  バッファ回路
【図１】
2011123605.tif 000006
【図２】
2011123605.tif 000007
【図３】
2011123605.tif 000008
【図４】
2011123605.tif 000009