(57)【要約】【課題】回生電流による電力損失を低減することが可能な電力変換装置を提供する。【解決手段】直流電圧源(VBUS)に直列接続される一対の主スイッチング素子(Q1とQ2，Q3とQ4，Q5とQ6)からなるアーム回路が複数並列に接続され、アーム回路に接続された負荷に交流電力を供給する電力変換装置であって、主スイッチング素子(Q1〜Q6)のそれぞれに逆並列接続された還流ダイオードを有しており、それぞれのアーム回路を構成する一対のスイッチング素子同士の接続点に第１補助スイッチング素子(Q12,Q13,Q14)の一端が接続され、それぞれの第１補助スイッチング素子(Q12,Q13,Q14)の他端は、第２補助スイッチング素子(Q11)の一端に共通接続され、該第２補助スイッチング素子(Q11)の他端は、直流電圧源(VBUS)よりも低電圧の補助電圧源(Vdd)の正極側に接続されている。【選択図】図１
2011211865.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源(VBUS)に直列接続される一対の主スイッチング素子(Q1とQ2,Q3とQ4，Q5とQ6)からなるアーム回路が複数並列に接続され、前記アーム回路に接続された負荷に交流電力を供給する電力変換装置であって、前記主スイッチング素子（Q1〜Q6）のそれぞれに逆並列接続された還流ダイオードを有しており、それぞれの前記アーム回路を構成する一対のスイッチング素子同士の接続点に第１補助スイッチング素子(Q12,Q13,Q14)の一端が接続され、それぞれの前記第１補助スイッチング素子(Q12,Q13,Q14)の他端は、第２補助スイッチング素子(Q11)の一端に共通接続され、該第２補助スイッチング素子(Q11)の他端は、前記直流電圧源(VBUS)よりも低電圧の補助電圧源(Vdd)の正極側に接続されていることを特徴とする電力変換装置。
【請求項２】
少なくとも第１及び第２のアーム回路を備え、前記第１のアーム回路のハイ側の主スイッチング素子(Q1)と前記第２のアーム回路のロー側の主スイッチング素子(Q4)とがオン状態である通電状態から遷移したデッドタイム期間内に、少なくとも、前記第１のアーム回路に接続された前記第１補助スイッチング素子(Q12)と、前記第２のアーム回路に接続された前記第１補助スイッチング素子(Q13)と、前記第２補助スイッチング素子(Q11)とがオン状態となり、回生電流の少なくとも一部が、前記第１のアーム回路に接続された前記第１補助スイッチング素子(Q13)と、前記第２のアーム回路に接続された前記第１補助スイッチング素子(Q12)とを含む電流経路に沿って流れることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
第３のアーム回路をさらに備えており、前記第１のアーム回路のハイ側の主スイッチング素子(Q1)と前記第２のアーム回路のロー側の主スイッチング素子(Q4)とがオン状態である通電状態は、さらに前記第３のアーム回路のハイ側またはロー側のいずれか一方の主スイッチング素子(Q5,Q6)がオン状態である通電状態を含み、回生電流の少なくとも一部が、前記第３のアーム回路のハイ側またはロー側のいずれか一方の主スイッチング素子(Q5,Q6)を含む電流経路に沿って流れることを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記第１のアーム回路のハイ側の主スイッチング素子(Q1)と前記第２のアーム回路のロー側の主スイッチング素子(Q4)とがオン状態である通電状態から開始されるスイッチオフ動作を構成する一連の段階は、前記第２のアーム回路に一端が接続された前記第１補助スイッチング素子(Q13)をオンする第１段階、前記第２のアーム回路のロー側の主スイッチング素子(Q4)をオフする第２段階、前記第２補助スイッチング(Q11)素子をオンする第３段階、前記第１のアーム回路のハイ側の主スイッチング素子(Q1)をオフする第４段階、及び、前記第１のアーム回路に一端が接続された前記第１補助スイッチング素子(Q12)をオンする第５段階を含むことを特徴とする請求項２または３に記載の電力変換装置。
【請求項５】
前記第３のアーム回路のハイ側の主スイッチング素子(Q5)がさらにオン状態である前記通電状態から開始され、前記一連の段階を実行する間、前記第３のアーム回路のハイ側の主スイッチング素子(Q5)が常にオン状態であるスイッチオフ動作をさらに備えることを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記第３のアーム回路のロー側の主スイッチング素子(Q6)がさらにオン状態である前記通常状態から開始され、前記第１段階に、前記第３のアーム回路に一端が接続された前記第１補助スイッチング素子(Q14)をオンすることが含まれ、前記第２段階に、前記第３のアーム回路のロー側の主スイッチング素子(Q6)をオフすることが含まれるスイッチオフ動作をさらに備えることを特徴とする請求項４または５に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関し、特に、直流電力を交流電力に変換して負荷に供給するインバータ装置の低損失化に関する。
【背景技術】
【０００２】
従来、モータ等の負荷を駆動する電力変換装置において、スイッチング素子に逆並列接続される還流ダイオードの逆回復時の電流損失に着目し、低損失化を図る技術が提案されている（例えば、特許文献１参照）。
【０００３】
特許文献１に記載された電力変換回路は、直流電圧源に直列接続される一対のスイッチング素子からなるアーム回路のスイッチグ素子に対し、その寄生ダイオード（還流ダイオード）に順方向電流が流れている状態において、上記直流電圧源の電圧が印加される前に、その電圧よりも低い電圧を印加して寄生ダイオードを予め逆回復させることによって、寄生ダイオードの逆回復時の電流損失の低減を図るものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１４７９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されたような電力変換装置は、スイッチング素子に逆並列接続される還流ダイオードの逆回復電流による損失の発生のみに着目したものであって、デッドタイム期間内に回生電流が還流ダイオードの順方向電流として流れることによって発生する順方向損失については、何ら考慮されていない。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、回生電流による電力損失を低減することが可能な電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以下の発明の態様は、本発明の構成を例示するものであり、本発明の多様な構成の理解を容易にするために、項別けして説明するものである。各項は、本発明の技術的範囲を限定するものではなく、発明を実施するための最良の形態を参酌しつつ、各項の構成要素の一部を置換し、削除し、又は、さらに他の構成要素を付加したものについても、本願発明の技術的範囲に含まれ得るものである。
【０００８】
（１）直流電圧源(VBUS)に直列接続される一対の主スイッチング素子(Q1とQ2,Q3とQ4，Q5とQ6)からなるアーム回路が複数並列に接続され、前記アーム回路に接続された負荷に交流電力を供給する電力変換装置であって、前記主スイッチング素子（Q1〜Q6）のそれぞれに逆並列接続された還流ダイオードを有しており、それぞれの前記アーム回路を構成する一対のスイッチング素子同士の接続点に第１補助スイッチング素子(Q12,Q13,Q14)の一端が接続され、それぞれの前記第１補助スイッチング素子(Q12,Q13,Q14)の他端は、第２補助スイッチング素子(Q11)の一端に共通接続され、該第２補助スイッチング素子(Q12,Q13,Q14)の他端は、前記直流電圧源(VBUS)よりも低電圧の補助電圧源(Vdd)の正極側に接続されていることを特徴とする電力変換装置（請求項１）。
【０００９】
本項に記載の電力変換装置は、それぞれのアーム回路を構成する一対のスイッチング素子同士の接続点に第１補助スイッチング素子(Q12,Q13,Q14)の一端が接続され、それぞれの第１補助スイッチング素子(Q12,Q13,Q14)の他端は、第２補助スイッチング素子(Q11)の一端に共通接続され、第２補助スイッチング素子(Q11)の他端は、直流電圧源(VBUS)よりも低電圧の補助電圧源(Vdd)の正極側に接続されている構成により、第１補助スイッチング素子(Q12,Q13,Q14)と第２補助スイッチング素子(Q11)とを組み合わせて主スイッチング素子（Q1〜Q6）と連動して動作させることによって、主スイッチング素子（Q1〜Q6）がオフ状態となるデッドタイム期間において、還流ダイオードを含まない回生電流の電流経路を形成することができる。これによって、デッドタイム期間内の回生電流による電力損失を特に大容量の負荷において大幅に低減することが可能となる。
【００１０】
（２）（１）項に記載の電力変換装置において、少なくとも第１及び第２のアーム回路を備え、前記第１のアーム回路のハイ側の主スイッチング素子(Q1)と前記第２のアーム回路のロー側の主スイッチング素子(Q4)とがオン状態である通電状態から遷移したデッドタイム期間内に、少なくとも、前記第１のアーム回路に接続された前記第１補助スイッチング素子(Q12)と、前記第２のアーム回路に接続された前記第１補助スイッチング素子(Q13)と、前記第２補助スイッチング素子(Q11)とがオン状態となり、回生電流の少なくとも一部が、前記第１のアーム回路に接続された前記第１補助スイッチング素子(Q13)と、前記第２のアーム回路に接続された前記第１補助スイッチング素子(Q12)とを含む電流経路に沿って流れることを特徴とする電力変換装置（請求項２）。
【００１１】
（３）（２）項に記載の電力変換装置において、第３のアーム回路をさらに備えており、前記第１のアーム回路のハイ側の主スイッチング素子(Q1)と前記第２のアーム回路のロー側の主スイッチング素子(Q4)とがオン状態である通電状態は、さらに前記第３のアーム回路のハイ側またはロー側のいずれか一方の主スイッチング素子(Q5,Q6)がオン状態である通電状態を含み、回生電流の少なくとも一部が、前記第３のアーム回路のハイ側またはロー側のいずれか一方の主スイッチング素子(Q5,Q6)を含む電流経路に沿って流れることを特徴とする電力変換装置（請求項３）。
【００１２】
（４）（２）または（３）項に記載の電力変換装置において、前記第１のアーム回路のハイ側の主スイッチング素子(Q1)と前記第２のアーム回路のロー側の主スイッチング素子(Q4)とがオン状態である通電状態から開始されるスイッチオフ動作を構成する一連の段階は、前記第２のアーム回路に一端が接続された前記第１補助スイッチング素子(Q13)をオンする第１段階、前記第２のアーム回路のロー側の主スイッチング素子(Q4)をオフする第２段階、前記第２補助スイッチング(Q11)素子をオンする第３段階、前記第１のアーム回路のハイ側の主スイッチング素子(Q1)をオフする第４段階、及び、前記第１のアーム回路に一端が接続された前記第１補助スイッチング素子(Q12)をオンする第５段階を含むことを特徴とする電力変換装置（請求項４）。
【００１３】
（５）（４）項に記載の電力変換装置において、前記第３のアーム回路のハイ側の主スイッチング素子(Q5)がさらにオン状態である前記通電状態から開始され、前記一連の段階を実行する間、前記第３のアーム回路のハイ側の主スイッチング素子(Q5)が常にオン状態であるスイッチオフ動作をさらに備えることを特徴とする電力変換装置（請求項５）。
【００１４】
（６）（４）または（５）項に記載の電力変換装置において、前記第３のアーム回路のロー側の主スイッチング素子(Q6)がさらにオン状態である前記通常状態から開始され、前記第１段階に、前記第３のアーム回路に一端が接続された前記第１補助スイッチング素子(Q14)をオンすることが含まれ、前記第２段階に、前記第３のアーム回路のロー側の主スイッチング素子(Q6)をオフすることが含まれるスイッチオフ動作をさらに備えることを特徴とする電力変換装置（請求項６）。
【発明の効果】
【００１５】
本発明に係る電力変換装置は、以上のように構成したため、ハイ側及びロー側の主スイッチング素子の両方がオフ状態となるデッドタイム期間内に、負荷のインダクタンスにより発生する回生電流を流すための、還流ダイオードを含まない電流経路を形成することが可能となり、これによって、回生電流による電力損失を大幅に低減し、電力変換装置の効率を改善することが可能となる。さらに、本発明に係る電力変換装置では、デッドタイム期間の出力電流波形の歪みを改善することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態における電力変換装置を示す回路構成図である。
【図２】図１に示す電力変換装置で発生する回生電流のパターンを示す模式図であり、（ａ）は合流型のパターン、（ｂ）は分流型のパターンを示す図である。
【図３】図１に示す電力変換装置における主スイッチング素子及び第１、第２補助スイッチング素子の動作シーケンスを示す図であり、（ａ）はスイッチオフ動作、（ｂ）はスイッチ再オン動作、（ｃ）ロー側スイッチ変更動作、（ｄ）はハイ側スイッチ変更動作を示す図である。
【図４】（ａ）〜（ｆ）は、図１に示す電流変換装置において、回生電流のない通電状態からのスイッチオフ動作の各段階を示す電流状態図である。
【図５】（ａ）〜（ｆ）は、図１に示す電流変換装置において、分流型の回生電流を有する通電状態からのスイッチオフ動作の各段階を示す電流状態図である。
【図６】（ａ）〜（ｆ）は、図１に示す電流変換装置において、合流型の回生電流を有する通電状態からのスイッチオフ動作の各段階を示す電流状態図である。
【図７】（ａ）〜（ｅ）は、図１に示す電流変換装置において、主スイッチング素子を通る回生電流のないデッドタイム期間後のスイッチ再オン動作の各段階を示す電流状態図である。
【図８】（ａ）〜（ｅ）は、図１に示す電流変換装置において、分流型の回生電流を有するデットタイム期間後のスイッチ再オン動作の各段階を示す電流状態図である。
【図９】（ａ）〜（ｅ）は、図１に示す電流変換装置において、合流型の回生電流を有するデットタイム期間後のスイッチ再オン動作の各段階を示す電流状態図である。
【図１０】（ａ）〜（ｆ）は、図１に示す電流変換装置において、主スイッチング素子を通る回生電流のないデッドタイム期間後のロー側スイッチ変更動作の各段階を示す電流状態図である。
【図１１】（ａ）〜（ｆ）は、図１に示す電流変換装置において、分流型の回生電流を有するデットタイム期間後のロー側スイッチ変更動作の各段階を示す電流状態図である。
【図１２】（ａ）〜（ｆ）は、図１に示す電流変換装置において、合流型の回生電流を有するデットタイム期間後のロー側スイッチ変更動作の各段階を示す電流状態図である。
【図１３】（ａ）〜（ｅ）は、図１に示す電流変換装置において、主スイッチング素子を通る回生電流のないデッドタイム期間後のハイ側スイッチ変更動作の各段階を示す電流状態図である。
【図１４】（ａ）〜（ｅ）は、図１に示す電流変換装置において、分流型の回生電流を有するデットタイム期間後のハイ側スイッチ変更動作の各段階を示す電流状態図である。
【図１５】（ａ）〜（ｅ）は、図１に示す電流変換装置において、合流型の回生電流を有するデットタイム期間後のハイ側スイッチ変更動作の各段階を示す電流状態図である。
【図１６】本発明の第２の実施形態における電力変換装置を示す回路構成図である。
【図１７】図１６に示す電力変換装置における主スイッチング素子及び第１、第２補助スイッチング素子のスイッチオフ動作及びスイッチ再オン動作の動作シーケンスを示す図である。
【図１８】（ａ）〜（ｆ）は、図１６に示す電流変換装置において、回生電流のない通電状態からのスイッチオフ動作の各段階を示す電流状態図である。
【図１９】（ａ）〜（ｆ）は、図１６に示す電流変換装置において、回生電流を有する通電状態からのスイッチオフ動作の各段階を示す電流状態図である。
【図２０】（ａ）〜（ｆ）は、図１６に示す電流変換装置において、順方向の回生電流を有するデッドタイム期間後のスイッチ再オン動作の各段階を示す電流状態図である。
【図２１】（ａ）〜（ｆ）は、図１６に示す電流変換装置において、逆方向の回生電流を有するデッドタイム期間後のスイッチ再オン動作の各段階を示す電流状態図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態を添付図面に基づいて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態における電力変換装置を示す回路構成図である。図１に示す電力変換装置は、所謂三相インバータ装置として構成されており、直流電圧源ＶＢＵＳに直列接続される一対の主スイッチング素子（Ｑ１とＱ２，Ｑ３とＱ４，Ｑ５とＱ６）からなるアーム回路が３つ並列に接続され、これらのアーム回路には負荷として三相モータ（図１には、インダクタンスＬ１、Ｌ２、Ｌ３として示されている）が接続されている。
【００１８】
本実施形態において、主スイッチング素子（Ｑ１〜Ｑ６）は、ＮチャネルＭＯＳＦＥＴからなり、主スイッチング素子Ｑ１、Ｑ３、Ｑ５は、そのドレインが直流電圧源ＶＢＵＳの正極側に接続されてハイ（Ｈｉｇｈ）側の主スイッチング素子を構成し、主スイッチング素子Ｑ２、Ｑ４、Ｑ６は、そのソースが直流電圧源ＶＢＵＳの負極側に接続されてロー（Ｌｏｗ）側の主スイッチング素子を構成しており、３つのアーム回路は、それぞれ、ハイ側の主スイッチング素子Ｑ１、Ｑ３、Ｑ５のソースとロー側の主スイッチング素子Ｑ２、Ｑ４、Ｑ６のドレインを接続してなるアーム回路（Ｑ１，Ｑ２）、（Ｑ３，Ｑ４）、（Ｑ５，Ｑ６）からなるものである。
【００１９】
さらに、各アーム回路（Ｑ１，Ｑ２）、（Ｑ３，Ｑ４）、（Ｑ５，Ｑ６）を構成する主スイッチング素子同士の接続点には、同様にＮチャネルＭＯＳＦＥＴからなる第１補助スイッチング素子Ｑ１２、Ｑ１３、Ｑ１４のドレインがそれぞれ接続されており、各第１補助スイッチング素子Ｑ１２、Ｑ１３、Ｑ１４のソースは、同様にＮチャネルＭＯＳＦＥＴからなる第２補助スイッチング素子Ｑ１１のソースに共通接続されている。そして、第２補助スイッチング素子Ｑ１１のドレインは、補助電圧源Ｖｄｄの正極側に接続され、補助電圧源Ｖｄｄの負極側は、直流電圧源ＶＢＵＳの負極側と共通接続されている。ここで、補助電圧源Ｖｄｄの電圧は、直流電圧源ＶＢＵＳの電圧よりも低いものである。
【００２０】
周知のように、ＮチャンネルＭＯＳＦＥＴには、ドレイン−ソース間に逆並列接続されたボディダイオードが内蔵されており、主スイッチング素子Ｑ１〜Ｑ６に内蔵されボディダイオードは、一般に、還流ダイオードとして機能する（図１参照）。
【００２１】
次に、図２〜図１５を参照して、以上のように構成された電力変換装置の動作について、具体的に説明する。尚、以下において、アーム回路（Ｑ１，Ｑ２）を第１のアーム回路、アーム回路（Ｑ３，Ｑ４）を第２のアーム回路、アーム回路（Ｑ５，Ｑ６）を第３のアーム回路といい、第１のアーム回路のハイ側の主スイッチング素子Ｑ１と、第２のアーム回路のロー側の主スイッチング素子Ｑ４がオン状態である電流相の通電状態を基本の状態として説明するが、本発明に係る電力変換装置の動作は、いずれのアーム回路（Ｑ１，Ｑ２）、（Ｑ３，Ｑ４）、（Ｑ５，Ｑ６）を第１〜第３のアーム回路として選択するか、及び、いずれの電流相の通電状態を基本の状態として選択するかは、単に説明の便宜上のものであって、本発明の係る電力変換装置の動作がこれらの選択に依存しないことは、当業者には容易に理解されるものである。
また、本発明に係る電力変換装置において、第１補助スイッチング素子Ｑ１２〜Ｑ１４、及び、第２補助スイッチング素子Ｑ１１のスイッチング動作は、以下に説明するように、主スイッチング素子Ｑ１〜Ｑ６のスイッチング動作に同期して動作するものであるため、その制御において、既存のスイッチング信号を用いることができる。
【００２２】
まず、本実施形態における電力変換装置において、第１のアーム回路のハイ側の主スイッチング素子Ｑ１と、第２のアーム回路のロー側の主スイッチング素子Ｑ４がオン状態である電流相の通電状態には、回生電流がない場合と、以前の電流相の通電状態からの切替に伴う回生電流がある場合とが存在する。そして、このような回生電流のパターンには、大別して、図２（ａ）、（ｂ）に示すような２つのパターンが存在する。図２（ａ）、（ｂ）には、直流電圧源ＶＢＵＳからの駆動電流が実線で、回生電流が破線でそれぞれ示されており、本明細書では、図２（ａ）に示す回生電流のパターンを合流型、図２（ｂ）に示す回生電流のパターンを分流型と呼ぶ。
【００２３】
以上の前提の下に、まず、図３（ａ）及び図４〜図６を参照して、第１のアーム回路のハイ側の主スイッチング素子Ｑ１と、第２のアーム回路のロー側の主スイッチング素子Ｑ４がオン状態である通電状態から、これらの両方の主スイッチング素子Ｑ１、Ｑ４がオフ状態であるデッドタイム期間に遷移する、スイッチオフ動作について説明する。
【００２４】
ここで、図３（ａ）は、各主スイッチング素子Ｑ１〜Ｑ６、第１補助スイッチング素子Ｑ１２〜Ｑ１４、第２補助スイッチング素子Ｑ１１のスイッチオフ動作の動作シーケンスを示す図である。
図３（ａ）中の各行において、ハッチング部分は、対応するスイッチング素子のオン状態を示しており、さらに、各行内を３段に細分化する各段のうちの最上段（横線によるハッチング部を含む行）が図４に対応する動作シーケンス、中間段（斜線によるハッチング部を含む行）が図５に対応する動作シーケンス、最下段（縦線によるハッチング部を含む行）が図６に対応する動作シーケンスをそれぞれ示している。そして、図３（ａ）中の第０列〜第５列は、それぞれ、図４〜図６の（ａ）〜（ｆ）（Ｓｔａｔｅ（０）〜Ｓｔａｔｅ（５））に対応する。
また、図４〜図６に示す電流状態図は、第１のアーム回路のハイ側の主スイッチング素子Ｑ１と、第２のアーム回路のロー側の主スイッチング素子Ｑ４がオン状態である電流相の通電状態において、図４は、回生電流がない場合、図５は、分流型の回生電流がある場合、図６は、合流型の回生電流がある場合に、それぞれ相当する。
【００２５】
図３（ａ）（の各行を細分する最上段）及び図４を参照して、回生電流のない通電状態からのスイッチオフ動作シーケンスを説明すると、次の通りである。
まず、初期状態は、図３（ａ）の第０列に示すように、第１のアーム回路のハイ側の主スイッチング素子Ｑ１と、第２のアーム回路のロー側の主スイッチング素子Ｑ４がオン状態であり、その他の主スイッチング素子Ｑ２、Ｑ３、Ｑ５、Ｑ６、及び第１、第２補助スイッチング素子Ｑ１２〜Ｑ１４、Ｑ１１はすべてオフ状態である。図４（ａ）（Ｓｔａｔｅ（０））に示すように、この状態では、直流電源ＶＢＵＳから、主スイッチング素子Ｑ１、Ｑ４を通じて、通常の駆動電流（図４中、実線で示されており、以下の電流状態図でも同様である。また、この電流を主経路電流ともいう）が流れている。
次いで、第２のアーム回路（Ｑ３，Ｑ４）（すなわち、初期状態においてロー側の主スイッチング素子Ｑ４がオン状態であったアーム回路）に接続された第１補助スイッチング素子Ｑ１３をオンする（図３（ａ）の第１列）。図４（ｂ）（Ｓｔａｔｅ（１））に示すように、この段階で電流経路に変化はない。
次いで、第２のアーム回路（Ｑ３，Ｑ４）のロー側の主スイッチング素子Ｑ４をオフする（図３（ａ）の第２列）。この状態では、図４（ｃ）（Ｓｔａｔｅ（２））に示すように、主経路電流は、第１補助スイッチング素子Ｑ１３、第２補助スイッチング素子Ｑ１１のボディダイオード、補助電源Ｖｄｄを通じて流れるようになる。
次いで、第２補助スイッチング素子Ｑ１１をオンする（図３（ａ）の第３列）。図４（ｄ）（Ｓｔａｔｅ（３））に示すように、この状態で電流経路に変化はない。但し、第２補助スイッチング素子Ｑ１１内部で、ボディダイオードではなく、ソース−ドレイン間を通じて電流が流れるようになる。
次いで、第１のアーム回路（Ｑ１，Ｑ２）のハイ側の主スイッチング素子Ｑ１をオフする（図３（ａ）の第４列）。図４（ｅ）（Ｓｔａｔｅ（４））に示すように、この状態で主経路電流はなくなり、第１のアーム回路（Ｑ１，Ｑ２）に接続された第１補助スイッチング素子Ｑ１２のボディダイオード、及び、第２のアーム回路（Ｑ３，Ｑ４）に接続された第１補助スイッチング素子Ｑ１３を通じて回生電流（図４中、破線で示されており、以下の電流状態図でも同様である）が流れ始める。
次いで、第１のアーム回路（Ｑ１，Ｑ２）（すなわち、初期状態においてハイ側の主スイッチング素子Ｑ１がオン状態であったアーム回路）に接続された第１補助スイッチング素子Ｑ１２をオンする（図３（ａ）の第５列）。図４（ｆ）（Ｓｔａｔｅ（５））に示すように、この段階で電流経路に変化はない。但し、第１補助スイッチング素子Ｑ１２の内部で、ボディダイオードではなく、ソース−ドレイン間を通じて電流が流れるようになる。
【００２６】
次に、図３（ａ）（の各行を細分する中間段）及び図５を参照して、分流型の回生電流を有する通電状態からのスイッチオフ動作の各段階を説明する。但し、このスイッチオフ動作は、基本的に、図４を参照して説明した動作と共通であるため、以下では、その相違点について説明する。
まず、この動作シーケンスの初期状態は、図３（ａ）の第０列に示すように、第１のアーム回路のハイ側の主スイッチング素子Ｑ１と、第２のアーム回路のロー側の主スイッチング素子Ｑ４とともに、第３のアーム回路のハイ側のスイッチング素子Ｑ５がオン状態であり、その他の主スイッチング素子Ｑ２、Ｑ３、Ｑ６、及び第１、第２補助スイッチング素子Ｑ１２〜Ｑ１４、Ｑ１１はすべてオフ状態である。図５（ａ）（Ｓｔａｔｅ（０））に示すように、この状態では、直流電源ＶＢＵＳから、主スイッチング素子Ｑ１、Ｑ４を通じて、主経路電流が流れていることに加えて、主スイッチング素子Ｑ１及び主スイッチング素子Ｑ５を通じて、（分流型の）回生電流が流れている。この回生電流は、以前の通電状態からの電流相の切替に伴って発生するものであり、主スイッチング素子Ｑ５は、後述するように、この回生電流を流すために、電流相を切り替えるスイッチオン動作においてオン状態とされたものである。
そして、このスイッチオフ動作のシーケンスでは、全段階を通じて、主スイッチング素子Ｑ５は、オン状態とされる。
また、図５（ｅ）（Ｓｔａｔｅ（４））に示すように、初期状態に存在した回生電流は、第１のアーム回路（Ｑ１，Ｑ２）のハイ側の主スイッチング素子Ｑ１がオフされると、直流電圧源ＶＢＵＳ、補助電圧源Ｖｄｄ、第２補助スイッチング素子Ｑ１１を通じて流れることになる。
【００２７】
次に、図３（ａ）（の各行を細分する最下段）及び図６を参照して、合流型の回生電流を有する通電状態からのスイッチオフ動作の各段階を説明する。但し、このスイッチオフ動作は、基本的に、図４を参照して説明した動作と共通であるため、以下では、その相違点について説明する。
まず、この動作シーケンスの初期状態は、図３（ａ）の第０列に示すように、第１のアーム回路のハイ側の主スイッチング素子Ｑ１と、第２のアーム回路のロー側の主スイッチング素子Ｑ４とともに、第３のアーム回路のロー側のスイッチング素子Ｑ６がオン状態であり、その他の主スイッチング素子Ｑ２、Ｑ３、Ｑ５、及び第１、第２補助スイッチング素子Ｑ１２〜Ｑ１４、Ｑ１１はすべてオフ状態である。図６（ａ）（Ｓｔａｔｅ（０））に示すように、この状態では、直流電源ＶＢＵＳから、主スイッチング素子Ｑ１、Ｑ４を通じて、主経路電流が流れていることに加えて、主スイッチング素子Ｑ４及び主スイッチング素子Ｑ６を通じて、（合流型の）回生電流が流れている。この回生電流は、以前の通電状態からの電流相の切替に伴って発生するものであり、主スイッチング素子Ｑ６は、後述するように、この回生電流を流すために、電流相を切り替えるスイッチオン動作においてオン状態とされたものである。
そして、このスイッチオフ動作のシーケンスでは、図３（ａ）の第０列に示す段階において、第２のアーム回路（Ｑ３，Ｑ４）（すなわち、初期状態においてロー側の主スイッチング素子Ｑ４がオン状態であったアーム回路）に接続された第１補助スイッチング素子Ｑ１３とともに、第３のアーム回路（Ｑ５，Ｑ６）に接続された第１補助スイッチング素子Ｑ１４をオンし、さらに、図３（ａ）の第２列に示す段階において、第２のアーム回路（Ｑ３，Ｑ４）のロー側の主スイッチング素子Ｑ４をオフするとともに、第３のアーム回路（Ｑ５，Ｑ６）のロー側の主スイッチング素子Ｑ６もオフするものである。
これによって、初期状態に存在した回生電流は、図６（ｃ）（Ｓｔａｔｅ（２））に示すように、２つの第１補助スイッチＱ１３、Ｑ１４を通じて流れることになる。
【００２８】
このように、図４（ｆ）（Ｓｔａｔｅ（５））、図５（ｆ）（Ｓｔａｔｅ（５））、図６（ｆ）（Ｓｔａｔｅ（５））に示す状態が、スイッチオフ動作の最終状態、すなわちデッドタイム期間における電流状態である。そして、本実施形態における電流変換装置では、回生電流は、それぞれ、２つの第１補助スイッチング素子Ｑ１２、Ｑ１３（図４（ｆ））、２つの第１補助スイッチング素子Ｑ１２、Ｑ１３と第２補助スイッチング素子Ｑ１１（図５（ｆ））、３つの第１補助スイッチング素子Ｑ１２、Ｑ１３、Ｑ１４（図６（ｆ））を通じて流れ、いずれの場合についても、主スイッチング素子Ｑ１〜Ｑ６のボディダイオードを通じて流れることはない。
これによって、デッドタイム期間において、従来の電力変換回路で発生していた回生電流による主スイッチング素子Ｑ１〜Ｑ６の順方向損失をなくし、電力損失を、第１、第２補助スイッチング素子Ｑ１２〜Ｑ１４、Ｑ１１のオン抵抗による損失程度にまで低減することが可能になる。
【００２９】
次に、本実施形態における電力変換回路の動作シーケンスのうち、デッドタイム期間から再び通電状態とするためのスイッチオン動作の好ましい例を説明する。このようなスイッチオン動作は、デッドタイム期間になる前と同じ電流相の通電状態を形成するスイッチ再オン動作（図３（ｂ））、デッドタイム期間になる前から電流相を切り替えるためにロー側の主スイッチング素子を変更するロー側スイッチ変更動作（図３（ｃ））、及び、デッドタイム期間になる前と電流相を切り替えるためにハイ側の主スイッチング素子を変更するハイ側スイッチ変更動作（図３（ｄ））に分けられる。
【００３０】
まず、図３（ｂ）及び図７〜図９を参照して、スイッチ再オン動作を説明する。尚、図３（ｂ）の詳細と図７〜図９との対応関係は、上述した図３（ａ）の詳細と図４〜図６との対応関係と同様のものである。
図３（ｂ）（の各行を細分する最上段）及び図７を参照して、主スイッチング素子を通る回生電流のないデッドタイム期間後のスイッチ再オン動作シーケンスを説明すると、次の通りである。
まず、初期状態は、図３（ｂ）の第０列に示すように、２つの第１補助スイッチング素子Ｑ１２、Ｑ１３、及び、第２補助スイッチング素子Ｑ１１がオン状態であり、すべての主スイッチング素子Ｑ１〜Ｑ６、及び、残りの第１補助スイッチング素子Ｑ１４はオフ状態である。図７（ａ）（Ｓｔａｔｅ（０））に示すように、この状態は、図４（ｆ）に示す状態に相当する。
次いで、第１のアーム回路（Ｑ１，Ｑ２）に接続された第１補助スイッチング素子Ｑ１２と、第２補助スイッチング素子Ｑ１１をオフする（図３（ｂ）の第１列）。図７（ｂ）（Ｓｔａｔｅ（１））に示すように、この段階で回生電流の電流経路に変化はない。但し、回生電流は、第１補助スイッチング素子Ｑ１２の内部において、ソース−ドレイン間ではなく、ボディダイオードを通じて流れるようになる。
次いで、第１のアーム回路（Ｑ１,Ｑ２）のハイ側の主スイッチング素子Ｑ１をオンする（図３（ｂ）の第２列）。図７（ｃ）（Ｓｔａｔｅ（２））に示すように、この状態において、直流電圧源ＶＢＵＳから、主スイッチング素子Ｑ１、第１補助スイッチング素子Ｑ１３、第２補助スイッチング素子Ｑ１１、補助電源Ｖｄｄを通じて流れる主経路電流が発生し、回生電流はなくなる。
次いで、第２のアーム回路（Ｑ３，Ｑ４）のロー側の主スイッチング素子Ｑ４をオンする（図３（ｂ）の第３列）。図７（ｄ）（Ｓｔａｔｅ（３））に示すように、この状態において、主経路電流は、主スイッチング素子Ｑ１、Ｑ４を通じて流れるようになり、デッドタイム期間に入る前と同じ電流相の電流経路が再形成される。
次いで、第２のアーム回路（Ｑ３，Ｑ４）に接続された第１補助スイッチング素子Ｑ１３をオフする。図７（ｅ）（Ｓｔａｔｅ（４））に示すように、この状態は、図４（ａ）に示す状態に相当する。
【００３１】
次に、図３（ｂ）（の各行を細分する中間段）及び図８を参照して、分流型の回生電流を有するデッドタイム期間後のスイッチ再オン動作を説明する。但し、このスイッチ再オン動作は、基本的に、図７を参照して説明した動作と共通であるため、以下では、その相違点について説明する。
まず、この動作シーケンスの初期状態は、図３（ｂ）の第０列に示すように、２つの第１補助スイッチング素子Ｑ１２、Ｑ１３及び第２補助スイッチング素子Ｑ１１とともに、第３のアーム回路（Ｑ５，Ｑ６）のハイ側の主スイッチング素子Ｑ５もオン状態であり、他の主スイッチング素子Ｑ１〜Ｑ４、Ｑ６、及び、残りの第１補助スイッチング素子Ｑ１４はオフ状態である。図８（ａ）（Ｓｔａｔｅ（０））に示すように、この状態は、図５（ｆ）に示す状態に相当する。
そして、このスイッチ再オン動作のシーケンスでは、全段階を通じて、主スイッチング素子Ｑ５は、オン状態とされる。
また、図８（ｃ）（Ｓｔａｔｅ（２））に示すように、第１のアーム回路（Ｑ１,Ｑ２）のハイ側の主スイッチング素子Ｑ１をオン（図３（ｂ）の第２列）し、直流電圧源ＶＢＵＳから、主スイッチング素子Ｑ１、第１補助スイッチング素子Ｑ１３、第２補助スイッチング素子Ｑ１１、補助電源Ｖｄｄを通じて流れる主経路電流が発生すると、回生電流は、主スイッチング素子Ｑ１、Ｑ５を通じて、ハイ側のみで回生されるようになる。
図８（ｅ）（Ｓｔａｔｅ（４））に示すように、この状態は、図５（ａ）に示す状態に相当する。
【００３２】
次に、図３（ｂ）（の各行を細分する最下段）及び図９を参照して、合流型の回生電流を有するデッドタイム期間後のスイッチ再オン動作を説明する。但し、このスイッチ再オン動作は、基本的に、図７を参照して説明した動作と共通であるため、以下では、その相違点について説明する。
まず、この動作シーケンスの初期状態は、図３（ｂ）の第０列に示すように、３つの第１補助スイッチング素子Ｑ１２、Ｑ１３、Ｑ１４と、第２補助スイッチング素子Ｑ１１がオン状態であり、すべての主スイッチング素子Ｑ１〜Ｑ６はオフ状態である。図９（ａ）（Ｓｔａｔｅ（０））に示すように、この状態は、図６（ｆ）に示す状態に相当する。
そして、このスイッチ再オン動作のシーケンスでは、図３（ｂ）の第３列に示す段階において、第２のアーム回路（Ｑ３，Ｑ４）のロー側の主スイッチング素子Ｑ４をオンするとともに、第３のアーム回路（Ｑ５，Ｑ６）のロー側の主スイッチング素子Ｑ６をオンし、図３（ｂ）の第４列に示す段階において、第２のアーム回路（Ｑ３，Ｑ４）に接続された第１補助スイッチング素子Ｑ１３をオフするとともに、第３のアーム回路（Ｑ５，Ｑ６）に接続された第１補助スイッチング素子Ｑ１４をオフする。
また、図９（ｃ）（Ｓｔａｔｅ（２））に示すように、第１のアーム回路（Ｑ１,Ｑ２）のハイ側の主スイッチング素子Ｑ１をオン（図３（ｂ）の第２列）し、直流電圧源ＶＢＵＳから、主スイッチング素子Ｑ１、第１補助スイッチング素子Ｑ１３、第２補助スイッチング素子Ｑ１１、補助電源Ｖｄｄを通じて流れる主経路電流が発生すると、回生電流は、第１補助スイッチング素子Ｑ１３、Ｑ１４を通じて、ロー側のみで回生されるようになり、図９（ｅ）（Ｓｔａｔｅ（４））に示すように、第１補助スイッチング素子Ｑ１３、Ｑ１４をオフすると（図３（ｂ）の第４列）、スイッチング素子Ｑ４、Ｑ６を通じて流れるようになる。図９（ｅ）（Ｓｔａｔｅ（４））に示す状態は、図６（ａ）に示す状態に相当する。
【００３３】
次に、図３（ｃ）及び図１０〜図１３を参照して、ロー側スイッチ変更動作を説明する。尚、図３（ｃ）の詳細と図１０〜図１３との対応関係は、上述した図３（ａ）の詳細と図４〜図６との対応関係と同様のものである。
図３（ｃ）（の各行を細分する最上段）及び図１０を参照して、主スイッチング素子を通る回生電流のないデッドタイム期間後のロー側スイッチ変更動作シーケンスを説明すると、次の通りである。
まず、初期状態は、図３（ｃ）の第０列に示すように、２つの第１補助スイッチング素子Ｑ１２、Ｑ１３、及び、第２補助スイッチング素子Ｑ１１がオン状態であり、すべての主スイッチング素子Ｑ１〜Ｑ６、及び、残りの第１補助スイッチング素子Ｑ１４はオフ状態である。図１０（ａ）（Ｓｔａｔｅ（０））に示すように、この状態は、図４（ｆ）に示す状態に相当する。
次いで、第１のアーム回路（Ｑ１，Ｑ２）に接続された第１補助スイッチング素子Ｑ１２と、第２補助スイッチング素子Ｑ１１をオフする（図３（ｃ）の第１列）。図１０（ｂ）（Ｓｔａｔｅ（１））に示すように、この段階で回生電流の電流経路に変化はない。但し、回生電流は、第１補助スイッチング素子Ｑ１２の内部において、ソース−ドレイン間ではなく、ボディダイオードを通じて流れるようになる。
次いで、第１のアーム回路（Ｑ１,Ｑ２）のハイ側の主スイッチング素子Ｑ１をオンする（図３（ｃ）の第２列）。図１０（ｃ）（Ｓｔａｔｅ（２））に示すように、この状態において、直流電圧源ＶＢＵＳから、主スイッチング素子Ｑ１、第１補助スイッチング素子Ｑ１３、第２補助スイッチング素子Ｑ１１、補助電源Ｖｄｄを通じて流れる主経路電流が発生し、初期状態に存在していた回生電流はなくなる。
次いで、第２のアーム回路（Ｑ３，Ｑ４）に接続された第１補助スイッチング素子Ｑ１３をオフする（図３（ｃ）の第３列）。図１０（ｄ）（Ｓｔａｔｅ（３））に示すように、この状態において、電流相の切替に伴う回生電流が新たに発生し、主スイッチング素子Ｑ１と、主スイッチング素子Ｑ３のボディダイオードを通じて流れる。
次いで、この回生電流を流すために、第２のアーム回路（Ｑ３，Ｑ４）のハイ側の主スイッチング素子Ｑ３をオンする。図１０（ｅ）に示すように、この段階で回生電流の電流経路に変化はない。但し、主スイッチング素子Ｑ３の内部において、回生電流は、ボディダイオードではなく、ソース−ドレイン間を通じて流れるようになる。
次いで、第３のアーム回路（Ｑ５，Ｑ６）のロー側の主スイッチング素子Ｑ６をオンする（図３（ｄ）の第４列）。図１０（ｅ）に示すように、この状態において、第１のアーム回路（Ｑ１，Ｑ２）のハイ側の主スイッチング素子Ｑ１と、第３のアーム回路（Ｑ５，Ｑ６）のロー側の主スイッチング素子Ｑ６とを通じて、以前とは異なる電流相の主経路電流が流れるとともに、主スイッチング素子Ｑ１、Ｑ３を通じて、電流相の切替に伴う分流型の回生電流が流れる。
【００３４】
次に、図３（ｃ）（の各行を細分する中間段）及び図１１を参照して、分流型の回生電流を有するデッドタイム期間後のロー側スイッチ変更動作を説明する。但し、このロー側スイッチ変更動作は、基本的に、図１０を参照して説明した動作と共通であるため、以下では、その相違点について説明する。
まず、この動作シーケンスの初期状態は、図３（ｃ）の第０列に示すように、２つの第１補助スイッチング素子Ｑ１２、Ｑ１３及び第２補助スイッチング素子Ｑ１１とともに、第３のアーム回路（Ｑ５，Ｑ６）のハイ側の主スイッチング素子Ｑ５もオン状態であり、他の主スイッチング素子Ｑ１〜Ｑ４、Ｑ６、及び、残りの第１補助スイッチング素子Ｑ１４はオフ状態である。図１１（ａ）（Ｓｔａｔｅ（０））に示すように、この状態は、図５（ｆ）に示す状態に相当する。
このロー側スイッチ変更動作では、図１１（ｃ）（Ｓｔａｔｅ（２））に示すように、第１のアーム回路（Ｑ１,Ｑ２）のハイ側の主スイッチング素子Ｑ１をオンし（図３（ｃ）の第２列）、直流電圧源ＶＢＵＳから、主スイッチング素子Ｑ１、第１補助スイッチング素子Ｑ１３、第２補助スイッチング素子Ｑ１１、補助電源Ｖｄｄを通じて流れる主経路電流が発生しても、主スイッチング素子Ｑ１、Ｑ５を通じて流れる回生電流は残留する。
そして、図３（ｃ）の第３列に示す段階において、第２のアーム回路（Ｑ３，Ｑ４）に接続された第１補助スイッチング素子Ｑ１３をオフするとともに、第３のアーム回路（Ｑ５，Ｑ６）のハイ側の主スイッチング素子Ｑ５をオフすることによって、第３のアーム回路（Ｑ５，Ｑ６）のロー側の主スイッチング素子Ｑ６をオンした場合（図３（ｄ）の第４列）、図１０（ｅ）に示すように、第１のアーム回路（Ｑ１，Ｑ２）のハイ側の主スイッチング素子Ｑ１と、第３のアーム回路（Ｑ５，Ｑ６）のロー側の主スイッチング素子Ｑ６とを通じて、以前とは異なる電流相の主経路電流が流れるとともに、初期状態に存在していた回生電流はなくなり、主スイッチング素子Ｑ１、Ｑ３を通じて、電流相の切替に伴う分流型の回生電流が流れることになる。
【００３５】
次に、図３（ｃ）（の各行を細分する最下段）及び図１２を参照して、合流型の回生電流を有するデッドタイム期間後のロー側スイッチ変更動作を説明する。但し、このロー側スイッチ変更動作は、基本的に、図１０を参照して説明した動作と共通であるため、以下では、その相違点について説明する。
まず、この動作シーケンスの初期状態は、図３（ｃ）の第０列に示すように、３つの第１補助スイッチング素子Ｑ１２、Ｑ１３、Ｑ１４と、第２補助スイッチング素子Ｑ１１がオン状態であり、すべての主スイッチング素子Ｑ１〜Ｑ６はオフ状態である。図９（ａ）（Ｓｔａｔｅ（０））に示すように、この状態は、図６（ｆ）に示す状態に相当する。
このロー側スイッチ変更動作では、図１２（ｃ）（Ｓｔａｔｅ（２））に示すように、第１のアーム回路（Ｑ１,Ｑ２）のハイ側の主スイッチング素子Ｑ１をオンし（図３（ｃ）の第２列）、直流電圧源ＶＢＵＳから、主スイッチング素子Ｑ１、第１補助スイッチング素子Ｑ１３、第２補助スイッチング素子Ｑ１１、補助電源Ｖｄｄを通じて流れる主経路電流が発生しても、第１補助スイッチング素子Ｑ１３、Ｑ１４を通じて流れる回生電流は残留する。
また、このロー側スイッチ変更動作では、第２のアーム回路（Ｑ３，Ｑ４）に接続された第１補助スイッチング素子Ｑ１３をオフする（図３（ｃ）の第３列）ことによって、図１２（ｄ）（Ｓｔａｔｅ（３））に示すように、主スイッチング素子Ｑ３のボディダイオード、直流電圧源ＶＢＵＳ、及び主スイッチング素子Ｑ６のボディダイオードを通じて流れる回生電流が新たに発生する。
そして、このロー側スイッチ変更動作では、図３（ｃ）の第４列に示す段階において、第２のアーム回路（Ｑ３，Ｑ４）のハイ側の主スイッチング素子Ｑ３をオンにすることなく、第３のアーム回路（Ｑ５，Ｑ６）のロー側の主スイッチング素子Ｑ６をオンにする。図１２（ｅ）に示すように、この状態において、第１のアーム回路（Ｑ１，Ｑ２）のハイ側の主スイッチング素子Ｑ１と、第３のアーム回路（Ｑ５，Ｑ６）のロー側の主スイッチング素子Ｑ６とを通じた、以前とは異なる電流相の主経路電流の電流経路が形成され、また、初期状態に存在していた回生電流はなくなる。但し、図１２（ｄ）（Ｓｔａｔｅ（３））に示す状態で新たに発生した回生電流と、この主経路電流は相殺し合うため、主経路電流は、この回生電流が弱まるにつれて徐々に流れ始める。
図１２（ｆ）は、その後、回生電流が流れ切った後の状態（この段階で各スイッチング素子のオン・オフ状態に変更はない）を示すものであり、第１のアーム回路（Ｑ１，Ｑ２）のハイ側の主スイッチング素子Ｑ１と、第３のアーム回路（Ｑ５，Ｑ６）のロー側の主スイッチング素子Ｑ６とを通じた、以前とは異なる電流相の主経路電流が流れる。
【００３６】
次に、図３（ｄ）及び図１３〜図１５を参照して、ハイ側スイッチ変更動作を説明する。尚、図３（ｄ）の詳細と図１３〜図１５との対応関係は、上述した図３（ａ）の詳細と図４〜図６との対応関係と同様のものである。
図３（ｄ）（の各行を細分する最上段）及び図１３を参照して、主スイッチング素子を通る回生電流のないデッドタイム期間後のハイ側スイッチ変更動作シーケンスを説明すると、次の通りである。
まず、初期状態は、図３（ｄ）の第０列に示すように、２つの第１補助スイッチング素子Ｑ１２、Ｑ１３、及び、第２補助スイッチング素子Ｑ１１がオン状態であり、すべての主スイッチング素子Ｑ１〜Ｑ６、及び、残りの第１補助スイッチング素子Ｑ１４はオフ状態である。図１３（ａ）（Ｓｔａｔｅ（０））に示すように、この状態は、図４（ｆ）に示す状態に相当する。
次いで、第２補助スイッチング素子Ｑ１１をオフする（図３（ｄ）の第１列）。図１３（ｂ）（Ｓｔａｔｅ（１））に示すように、この段階で回生電流の電流経路に変化はない。
次いで、第３のアーム回路（Ｑ５,Ｑ６）のハイ側の主スイッチング素子Ｑ５をオンする（図３（ｄ）の第２列）。図１３（ｃ）（Ｓｔａｔｅ（２））に示すように、この状態において、直流電圧源ＶＢＵＳから、主スイッチング素子Ｑ５、第１補助スイッチング素子Ｑ１３、第２補助スイッチング素子Ｑ１１、補助電源Ｖｄｄを通じて流れる主経路電流が発生する。また、初期状態に存在していた回生電流は残留する。
次いで、第２のアーム回路（Ｑ３，Ｑ４）のロー側の主スイッチング素子Ｑ４をオンするとともに、回生電流を流すために、第１のアーム回路（Ｑ１，Ｑ２）のロー側の主スイッチング素子Ｑ２をオンする（図３（ｄ）の第３列）。図１３（ｄ）（Ｓｔａｔｅ（３））に示すように、この状態において、主経路電流は、直流電圧源ＶＢＵＳから、主スイッチング素子Ｑ５及び主スイッチング素子Ｑ４を通じて流れるようになり、以前とは異なる電流相の主経路が形成される。
次いで、第１のアーム回路（Ｑ１，Ｑ２）に接続された第１補助スイッチング素子Ｑ１２、及び、第２のアーム回路（Ｑ３，Ｑ４）に接続された第１補助スイッチング素子Ｑ１３をオフする（図３（ｄ）の第４列）。図１３（ｅ）（Ｓｔａｔｅ（４））に示すように、この状態において、主経路電流に変化はなく、また、回生電流は、電流相の切替に伴う合流型の回生電流として、主スイッチング素子Ｑ２、Ｑ４を通じてロー側のみで回生されることになる。
【００３７】
次に、図３（ｄ）（の各行を細分する中間段）及び図１４を参照して、分流型の回生電流を有するデッドタイム期間後のハイ側スイッチ変更動作を説明する。但し、このハイ側スイッチ変更動作は、基本的に、図１３を参照して説明した動作と共通であるため、以下では、その相違点について説明する。
まず、この動作シーケンスの初期状態は、図３（ｄ）の第０列に示すように、２つの第１補助スイッチング素子Ｑ１２、Ｑ１３及び第２補助スイッチング素子Ｑ１１とともに、第３のアーム回路（Ｑ５，Ｑ６）のハイ側の主スイッチング素子Ｑ５もオン状態であり、他の主スイッチング素子Ｑ１〜Ｑ４、Ｑ６、及び、残りの第１補助スイッチング素子Ｑ１４はオフ状態である。図１４（ａ）（Ｓｔａｔｅ（０））に示すように、この状態は、図５（ｆ）に示す状態に相当する。そして、このハイ側スイッチ変更動作シーケンスでは、全段階を通じて、主スイッチング素子Ｑ５は、オン状態とされる。
次いで、第２補助スイッチング素子Ｑ１１をオフする（図３（ｄ）の第１列）と、図１４（ｂ）（Ｓｔａｔｅ（１））に示すように、初期状態に存在していた回生電流のうち、主スイッチング素子Ｑ５、直流電圧源ＶＢＵＳ、補助電圧源Ｖｄｄ、第２補助スイッチング素子Ｑ１１、及び、第１補助スイッチング素子Ｑ１２を通じて流れていた回生電流が、主スイッチング素子Ｑ５、直流電圧源ＶＢＵＳ、主スイッチング素子Ｑ２のボディダイオードを通じて流れるようになる。
図３（ｄ）の第２列に示す段階では、各スイッチング素子の状態に変化はない。
次いで、第２のアーム回路（Ｑ３，Ｑ４）のロー側の主スイッチング素子Ｑ４をオンするとともに、回生電流を流すために、第１のアーム回路（Ｑ１，Ｑ２）のロー側の主スイッチング素子Ｑ２をオンする（図３（ｄ）の第３列）。図１４（ｄ）（Ｓｔａｔｅ（３））に示すように、この状態において、直流電圧源ＶＢＵＳから、主スイッチング素子Ｑ５及び主スイッチング素子Ｑ４を通じて流れる、以前とは異なる電流相の主経路が形成される。但し、この主経路電流は、主スイッチング素子Ｑ５、直流電圧源ＶＢＵＳ、主スイッチング素子Ｑ２のボディダイオードを通じて流れる回生電流と相殺し合うため、この回生電流が弱まるにつれて徐々に流れ始める。
次いで、第１のアーム回路（Ｑ１，Ｑ２）に接続された第１補助スイッチング素子Ｑ１２、及び、第２のアーム回路（Ｑ３，Ｑ４）に接続された第１補助スイッチング素子Ｑ１３をオフすると（図３（ｄ）の第４列）、図１４（ｅ）（Ｓｔａｔｅ（４））に示すように、初期状態に存在していた回生電流のうち、第１補助スイッチング素子Ｑ１２、Ｑ１３を通じて流れていた回生電流は、電流相の切替に伴う合流型の回生電流として、主スイッチング素子Ｑ２、Ｑ４を通じてロー側のみで回生されることになる。また、図１４（ｅ）は、主経路電流については、それと相殺し合う回生電流が流れ切った後の状態を示すものである。
【００３８】
次に、図３（ｄ）（の各行を細分する最下段）及び図１５を参照して、合流型の回生電流を有するデッドタイム期間後のハイ側スイッチ変更動作を説明する。但し、このハイ側スイッチ変更動作は、基本的に、図１３を参照して説明した動作と共通であるため、以下では、その相違点について説明する。
まず、この動作シーケンスの初期状態は、図３（ｄ）の第０列に示すように、３つの第１補助スイッチング素子Ｑ１２、Ｑ１３、Ｑ１４と、第２補助スイッチング素子Ｑ１１がオン状態であり、すべての主スイッチング素子Ｑ１〜Ｑ６はオフ状態である。図１５（ａ）（Ｓｔａｔｅ（０））に示すように、この状態は、図６（ｆ）に示す状態に相当する。
そして、このハイ側スイッチ変更動作では、図３（ｄ）の第１列に示す段階において、第２補助スイッチング素子Ｑ１１とともに、第３のアーム回路（Ｑ５、Ｑ６）に接続された第１補助スイッチング素子Ｑ１４をオフする。図１５（ｂ）に示すように、この段階で回生電流の電流経路に変化はないが、第１補助スイッチング素子Ｑ１４の内部において、ソース−ドレイン間ではなく、ボディダイオードを通じて流れるようになる。
そして、このハイ側スイッチ変更動作では、図３（ｄ）の第２列に示す段階において、第３のアーム回路（Ｑ５,Ｑ６）のハイ側の主スイッチング素子Ｑ５をオンすると、図１５（ｃ）（Ｓｔａｔｅ（２））に示すように、直流電圧源ＶＢＵＳから、主スイッチング素子Ｑ５、第１補助スイッチング素子Ｑ１３、第２補助スイッチング素子Ｑ１１、補助電源Ｖｄｄを通じて流れる主経路電流が発生し、また、初期状態に存在していた回生電流のうち、第１補助スイッチＱ１３、Ｑ１４を通じて流れていた回生電流はなくなり、第１補助スイッチＱ１２、Ｑ１３を通じて流れていた回生電流は残留する。
さらに、図３（ｄ）の第３列に示す段階において、第２のアーム回路（Ｑ３，Ｑ４）のロー側の主スイッチング素子Ｑ４をオンするとともに、回生電流を流すために、第１のアーム回路（Ｑ１，Ｑ２）のロー側の主スイッチング素子Ｑ２をオンすると、図１５（ｄ）（Ｓｔａｔｅ（３））に示すように、主経路電流は、直流電圧源ＶＢＵＳから、主スイッチング素子Ｑ５及び主スイッチング素子Ｑ４を通じて流れるようになり、以前とは異なる電流相の主経路が形成される。
【００３９】
（第２の実施形態）
図１６は、本発明の第２の実施形態における電力変換装置を示す回路構成図である。図２に示す電力変換装置は、所謂フルブリッジ型のインバータ装置として構成されており、直流電圧源ＶＢＵＳに直列接続される一対の主スイッチング素子（Ｑ１とＱ２，Ｑ３とＱ４）からなるアーム回路が２つ並列に接続され、これらのアーム回路には負荷として単相モータ（図１６には、インダクタンスＬ１として示されている）が接続されている。
【００４０】
本実施形態において、主スイッチング素子（Ｑ１〜Ｑ４）は、ＮチャネルＭＯＳＦＥＴからなり、主スイッチング素子Ｑ１、Ｑ３は、そのドレインが直流電圧源ＶＢＵＳの正極側に接続されてハイ（Ｈｉｇｈ）側の主スイッチング素子を構成し、主スイッチング素子Ｑ２、Ｑ４は、そのソースが直流電圧源ＶＢＵＳの負極側に接続されてロー（Ｌｏｗ）側の主スイッチング素子を構成しており、２つのアーム回路は、それぞれ、ハイ側の主スイッチング素子Ｑ１、Ｑ３のソースとロー側の主スイッチング素子Ｑ２、Ｑ４のドレインを接続してなるアーム回路（Ｑ１，Ｑ２）、（Ｑ３，Ｑ４）からなるものである。
【００４１】
さらに、各アーム回路（Ｑ１，Ｑ２）、（Ｑ３，Ｑ４）を構成する主スイッチング素子同士の接続点には、同様にＮチャネルＭＯＳＦＥＴからなる第１補助スイッチング素子Ｑ１２、Ｑ１３のドレインがそれぞれ接続されており、各第１補助スイッチング素子Ｑ１２、Ｑ１３のソースは、同様にＮチャネルＭＯＳＦＥＴからなる第２補助スイッチング素子Ｑ１１のソースに共通接続されている。そして、第２補助スイッチング素子Ｑ１１のドレインは、補助電圧源Ｖｄｄの正極側に接続され、補助電圧源Ｖｄｄの負極側は、直流電圧源ＶＢＵＳの負極側と共通接続されている。ここで、補助電圧源Ｖｄｄの電圧は、直流電圧源ＶＢＵＳの電圧よりも低いものである。
【００４２】
次に、図１７〜図２１を参照して、以上のように構成された電力変換装置の動作について、具体的に説明する。尚、以下において、アーム回路（Ｑ１，Ｑ２）を第１のアーム回路、アーム回路（Ｑ３，Ｑ４）を第２のアーム回路といい、第１のアーム回路のハイ側の主スイッチング素子Ｑ１と、第２のアーム回路のロー側の主スイッチング素子Ｑ４がオン状態である電流相の通電状態を基本の状態として説明する。但し、本発明に係る電力変換装置の動作は、いずれのアーム回路（Ｑ１，Ｑ２）、（Ｑ３，Ｑ４）を第１及び第２のアーム回路として選択するか、及び、いずれの電流相の通電状態を基本の状態として選択するかは、単に説明の便宜上のものであって、本発明の係る電力変換装置の動作がこれらの選択に依存しないことは、上述した第１の実施形態と同様である。
【００４３】
以上の前提の下に、第１のアーム回路のハイ側の主スイッチング素子Ｑ１と、第２のアーム回路のロー側の主スイッチング素子Ｑ４がオン状態である通電状態から、これらの両方の主スイッチング素子Ｑ１、Ｑ４がオフ状態であるデッドタイム期間に遷移するスイッチオフ動作、及び、デッドタイム期間からデッドタイム期間になる前と同じ電流相の通電状態を形成するスイッチ再オン動作について説明する。
【００４４】
ここで、図１７は、各主スイッチング素子Ｑ１〜Ｑ４、第１補助スイッチング素子Ｑ１２〜Ｑ１３、第２補助スイッチング素子Ｑ１１のスイッチオフ動作及びスイッチ再オン動作の動作シーケンスを示す図である。
図１７中の各行において、ハッチング部分は、対応するスイッチング素子のオン状態を示しており、さらに、各行内を２段に細分化する各段のうちの上段（横線によるハッチング部を含む行）が図１８及び図２０に対応する動作シーケンス、下段（斜線によるハッチング部を含む行）が図１９及び図２１に対応する動作シーケンをそれぞれ示している。そして、図１７中のスイッチオフ動作の第０列〜第５列は、それぞれ、図１８及び図１９の（ａ）〜（ｆ）（Ｓｔａｔｅ（０）〜Ｓｔａｔｅ（５））に対応し、スイッチ再オン動作の第０列〜第５列は、それぞれ、図２０及び図２１の（ａ）〜（ｆ）（Ｓｔａｔｅ（０）〜Ｓｔａｔｅ（５））に対応する。
また、図１８及び図１９に示す電流状態図は、図１８が、回生電流がない通電状態からのスイッチオフ動作、図１９が、回生電流を有する通電状態からの通電状態からのスイッチオフ動作に対応する。図２０及び図２１に示す電流状態図は、それぞれ異なる方向の回生電流を有するデッドタイム期間からのスイッチ再オン動作を示し、以下の説明では、便宜上、図２０（ａ）の回生電流を順方向、図２１（ａ）の回生電流を逆方向という。
【００４５】
図１７（の各行を細分する上段）及び図１８を参照して、回生電流のない通電状態からのスイッチオフ動作シーケンスを説明すると、次の通りである。
まず、初期状態は、図１７のスイッチオフ動作の第０列に示すように、第１のアーム回路のハイ側の主スイッチング素子Ｑ１と、第２のアーム回路のロー側の主スイッチング素子Ｑ４がオン状態であり、その他の主スイッチング素子Ｑ２、Ｑ３、及び第１、第２補助スイッチング素子Ｑ１２〜Ｑ１３、Ｑ１１はすべてオフ状態である。図１８（ａ）（Ｓｔａｔｅ（０））に示すように、この状態では、直流電源ＶＢＵＳから、主スイッチング素子Ｑ１、Ｑ４を通じて、通常の駆動電流（図１８中、実線で示されている。以下、主経路電流ともいう）が流れている。
次いで、第２のアーム回路（Ｑ３，Ｑ４）（すなわち、初期状態においてロー側の主スイッチング素子Ｑ４がオン状態であったアーム回路）に接続された第１補助スイッチング素子Ｑ１３をオンする（図１７のスイッチオフ動作の第１列）。図１８（ｂ）（Ｓｔａｔｅ（１））に示すように、この段階で電流経路に変化はない。
次いで、第２のアーム回路（Ｑ３，Ｑ４）のロー側の主スイッチング素子Ｑ４をオフする（図１７のスイッチオフ動作の第２列）。この状態では、図１８（ｃ）（Ｓｔａｔｅ（２））に示すように、第１補助スイッチング素子Ｑ１３、第２補助スイッチング素子Ｑ１１のボディダイオード、補助電源Ｖｄｄを通じて流れるようになる。
次いで、第１のアーム回路（Ｑ１，Ｑ２）のハイ側の主スイッチング素子Ｑ１をオフする（図１７のスイッチオフ動作の第３列）。図１８（ｄ）（Ｓｔａｔｅ（３）に示すように、この状態で主経路電流はなくなり、第１のアーム回路（Ｑ１，Ｑ２）に接続された第１補助スイッチング素子Ｑ１２のボディダイオード、及び、第２のアーム回路（Ｑ３，Ｑ４）に接続された第１補助スイッチング素子Ｑ１３を通じて回生電流が流れ始める。
次いで、第１のアーム回路（Ｑ１，Ｑ２）（すなわち、初期状態においてハイ側の主スイッチング素子Ｑ１がオン状態であったアーム回路）に接続された第１補助スイッチング素子Ｑ１２をオンする（図１７のスイッチオフ動作の第４列）。図１８（ｅ）（Ｓｔａｔｅ（４））に示すように、この段階で電流経路に変化はない。但し、第１補助スイッチング素子Ｑ１２の内部で、ボディダイオードではなく、ソース−ドレイン間を通じて電流が流れるようになる。
次いで、第２補助スイッチング素子Ｑ１１をオンする（図１７のスイッチオフ動作の第５列）。図１８（ｆ）（Ｓｔａｔｅ（５））に示すように、この段階で電流経路に変化はない。
【００４６】
次に、図１７（の各行を細分する下段）及び図１９を参照して、回生電流を有する通電状態からのスイッチオフ動作の各段階を説明する。
まず、この動作シーケンスの初期状態は、図１７のスイッチオフ動作の第０列に示すように、第１のアーム回路のハイ側の主スイッチング素子Ｑ１と、第２のアーム回路のロー側の主スイッチング素子Ｑ４がオン状態であり、その他の主スイッチング素子Ｑ２、Ｑ３、及び第１、第２補助スイッチング素子Ｑ１２〜Ｑ１３、Ｑ１１はすべてオフ状態である。図１９（ａ）（Ｓｔａｔｅ（０））に示すように、この状態では、主スイッチング素子Ｑ１、Ｑ４を通じて、直流電源ＶＢＵＳに対して逆方向に回生電流が流れている。
次いで、第２のアーム回路（Ｑ３，Ｑ４）（すなわち、初期状態においてロー側の主スイッチング素子Ｑ４がオン状態であったアーム回路）に接続された第１補助スイッチング素子Ｑ１３をオンする（図１７のスイッチオフ動作の第１列）。図１９（ｂ）（Ｓｔａｔｅ（１））に示すように、この段階で電流経路に変化はない。
次いで、第１のアーム回路（Ｑ１，Ｑ２）のハイ側の主スイッチング素子Ｑ１をオフする（図１７のスイッチオフ動作の第２列）。図１９（ｃ）（Ｓｔａｔｅ（２））に示すように、この状態において、回生電流は、主スイッチング素子Ｑ４、及び、主スイッチング素子Ｑ１のボディダイオードを通じて流れるようになる。
次いで、第１のアーム回路（Ｑ１，Ｑ２）に接続された第１補助スイッチング素子Ｑ１２をオンする（図１７のスイッチオフ動作の第３列）。図１９（ｄ）（Ｓｔａｔｅ（３））に示すように、この状態において、回生電流は、第１補助スイッチング素子Ｑ１２、Ｑ１３を通じて流れるようになる。
次いで、第２のアーム回路（Ｑ３，Ｑ４）のロー側の主スイッチング素子Ｑ４をオフする（図１７のスイッチオフ動作の第５列）。この段階で電流経路に変化はない。
次いで、第２補助スイッチング素子Ｑ１１をオンする（図１７のスイッチオフ動作の第５列）。図１９（ｆ）（Ｓｔａｔｅ（５））に示すように、この段階で電流経路に変化はない。
【００４７】
このように、図１８（ｆ）（Ｓｔａｔｅ（５））及び図１９（ｆ）（Ｓｔａｔｅ（５））に示す状態が、スイッチオフ動作の最終状態、すなわちデッドタイム期間における電流状態である。そして、本実施形態における電流変換装置において、回生電流は、いずれの場合についても、２つの第１補助スイッチング素子Ｑ１２、Ｑ１３を通じて流れ、主スイッチング素子Ｑ１〜Ｑ４のボディダイオードを通じて流れることはない。
これによって、上述した第１の実施形態における電流変換装置と同様に、デッドタイム期間において、従来の電力変換回路で発生していた回生電流による主スイッチング素子Ｑ１〜Ｑ４の順方向損失をなくし、電力損失を、第１補助スイッチング素子Ｑ１２、Ｑ１３のオン抵抗による損失程度にまで低減することが可能になる。
【００４８】
さらに、図２０に示すスイッチ再オン動作は、図１７のスイッチ再オン動作に示すように、図１８（ｆ）に示す状態を初期状態（すなわち、図２０（ａ）に示す状態）として、スイッチオフ動作の逆のシーケンスを実行するものである。また、図２１に示すスイッチ再オン動作は、図１７のスイッチ再オン動作に示すように、図１９（ｆ）に示す状態を初期状態（すなわち、図２１（ａ）に示す状態）として、図１９に示すスイッチオフ動作の逆のシーケンスを実行するものである。
【符号の説明】
【００４９】
Ｑ１〜Ｑ６：主スイッチング素子、Ｑ１１：第２補助スイッチング素子、Ｑ１２〜Ｑ１４：第１補助スイッチング素子、Ｌ１〜Ｌ３：負荷、ＶＢＵＳ:直流電圧源、Ｖｄｄ：補助電圧源
【図１】
2011211865.tif 000003
【図２】
2011211865.tif 000004
【図３】
2011211865.tif 000005
【図４】
2011211865.tif 000006
【図５】
2011211865.tif 000007
【図６】
2011211865.tif 000008
【図７】
2011211865.tif 000009
【図８】
2011211865.tif 000010
【図９】
2011211865.tif 000011
【図１０】
2011211865.tif 000012
【図１１】
2011211865.tif 000013
【図１２】
2011211865.tif 000014
【図１３】
2011211865.tif 000015
【図１４】
2011211865.tif 000016
【図１５】
2011211865.tif 000017
【図１６】
2011211865.tif 000018
【図１７】
2011211865.tif 000019
【図１８】
2011211865.tif 000020
【図１９】
2011211865.tif 000021
【図２０】
2011211865.tif 000022
【図２１】
2011211865.tif 000023