(57)【要約】【課題】連結回路パターンにキャパシタセンサーが非接触式で設置されて、接触圧力による誤測定の頻度を減らし、測定時間を節減する基板の回路パターン欠陥検査装置及び検査方法を提供する。【解決手段】基板の検査対象回路パターン１０６に接触して電圧を入力するためのピンプローブ１０１；検査対象回路パターン１０６と電気的に連結される連結回路パターン１０７に非接触方式で対向する膜電極１０３を備え、連結回路パターン１０７から膜電極１０３に作用する静電引力による電極間の変位によって発生する静電容量及び静電容量変化を感知するためのキャパシタセンサー１０２；及びキャパシタセンサー１０２に連結され、キャパシタセンサー１０２から入力される膜電極１０３の変位による静電容量を測定するための静電容量測定部１０４を含む。【選択図】図２
2011107118.tif 000002
【特許請求の範囲】
【請求項１】
基板の検査対象回路パターンに接触して電圧を入力するためのピンプローブ；
前記検査対象回路パターンと電気的に連結される連結回路パターンに非接触方式で対向する膜電極を備え、前記連結回路パターンから前記膜電極に作用する静電引力による電極間の変位によって発生する静電容量及び静電容量変化を感知するためのキャパシタセンサー；及び
前記キャパシタセンサーに連結され、前記キャパシタセンサーから入力される膜電極の変位による静電容量を測定するための静電容量測定部；
を含むことを特徴とする基板の回路パターン欠陥検査装置。
【請求項２】
前記ピンプローブを介して、前記検査対象回路パターンに電圧を印加する電圧源をさらに含むことを特徴とする請求項１に記載の基板の回路パターン欠陥検査装置。
【請求項３】
前記キャパシタセンサーの前記膜電極が、前記基板の前記検査対象回路パターンと前記連結回路パターンが電気的に連結された場合、前記連結回路パターンに向かって静電引力による変位が発生することを特徴とする請求項１に記載の基板の回路パターン欠陥検査装置。
【請求項４】
前記基板が、プリント基板または半導体ウェハーであることを特徴とする請求項１に記載の基板の回路パターン欠陥検査装置。
【請求項５】
前記キャパシタセンサーの前記膜電極が、前記基板の前記連結回路パターンと同一の大きさを有することを特徴とする請求項１に記載の基板の回路パターン欠陥検査装置。
【請求項６】
（Ａ）基板の検査対象回路パターンに接触して電圧を入力するためのピンプローブを準備する段階；
（Ｂ）キャパシタセンサーに備えられた膜電極が前記検査対象回路パターンと電気的に連結される連結回路パターンに非接触方式で対向するように前記基板に前記キャパシタセンサーを位置させる段階；及び
（Ｃ）前記基板の前記検査対象回路パターンに前記ピンプローブを介して電圧を入力し、前記キャパシタセンサーから感知される膜電極の変位による静電容量を測定する段階；
を含むことを特徴とする基板の回路パターン欠陥検査方法。
【請求項７】
（Ｄ）前記測定された静電容量の差から前記基板の回路パターン欠陥有無を判別する段階；
をさらに含むことを特徴とする請求項６に記載の基板の回路パターン欠陥検査方法。
【請求項８】
前記キャパシタセンサーのキャパシタのそれぞれが、前記膜電極と前記連結回路パターンとからなった二つの導体板、及び前記膜電極と前記連結回路パターン間の空気層からなった誘電体を含むことを特徴とする請求項６に記載の基板の回路パターン欠陥検査方法。
【請求項９】
前記（Ｃ）段階で、前記キャパシタセンサーの前記膜電極が、前記基板の前記検査対象回路パターンと前記連結回路パターンが電気的に連結された場合、前記連結回路パターンに向かって静電引力による変位が発生することを特徴とする請求項６に記載の基板の回路パターン欠陥検査方法。
【請求項１０】
前記基板が、プリント基板または半導体ウェハーであることを特徴とする請求項６に記載の基板の回路パターン欠陥検査方法。
【請求項１１】
前記基板の前記検査対象回路パターンと前記連結回路パターンが、ビアを介して連結されることを特徴とする請求項６に記載の基板の回路パターン欠陥検査方法。
【請求項１２】
前記キャパシタセンサーの前記膜電極が、前記連結回路パターンと同一の大きさを有することを特徴とする請求項６に記載の基板の回路パターン欠陥検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板の回路パターン欠陥検査装置及び検査方法に関する。
【背景技術】
【０００２】
最近、電子産業の発達につれて電子部品の高機能化に対する要求が急増している。よって、基板製造の際、電気的特性の検査法も高精度化、高速化、低費用化が要求されている。一方、高信頼性の高速測定に対する要求は高いが、その測定方法に対する効果的な方法が不在であるため、現在は接触式プローブ方式に進んでいる。
【０００３】
図１は、従来技術による接触式ピンプローブ方式の回路パターン欠陥検査装置の断面図である。以下、図１に基づいて従来の回路パターン欠陥検査装置及び検査方法を説明する。
【０００４】
従来の回路パターン欠陥検査装置は、二つのピンプローブ（Ｐｉｎ Ｐｒｏｂｅ）１１、１２、電圧源１３、及び電流計１４を含む。
【０００５】
第１ピンプローブ１１は、基板１５の検査対象回路パターン１６に接触するように設置され、電圧源１３から受けた電圧を検査対象回路パターン１６に入力する。よって、第１ピンプローブ１１の円錐部は、検査対象回路パターン１６と連結され、円錐部の反対側では、電圧源１３と導線を介して連結される。
【０００６】
第２ピンプローブ１２は、検査対象回路パターン１６との電気的連結状態を検査しようとする連結回路パターン１７に接触するように設置される。よって、第２ピンプローブ１２の円錐部は、連結回路パターン１７と連結され、円錐部の反対側には、第２ピンプローブ１２の導線が連結される。
【０００７】
電流計１４は、閉回路に流れる電流を測定する部材で、第１ピンプローブ１１及び第２ピンプローブ１２と連結される導線に直列で設置される。
【０００８】
従来の回路パターン欠陥検査方法は、次の通りである。
【０００９】
検査対象回路パターン１６と連結回路パターン１７が正常に連結された場合、電圧源１３から順番に第１ピンプローブ１１、検査対象回路パターン１６、連結回路パターン１７、第２ピンプローブ１２に電流が流れることになる。前記電流を電流計１４で測定し、オームの法則である以下の式１に代入することで、全抵抗値を測定することができる。
【００１０】
【数１】
2011107118.tif 000003
【００１１】
理論的には、検査対象回路パターン１６と連結回路パターン１７が正常に連結された場合、抵抗値が０にならなければならないが、導線及びピンプローブ１１、１２そのものの抵抗が存在するので、抵抗値が０にならなくて、相対的に小さな抵抗値になる。
【００１２】
反対に、検査対象回路パターン１６と連結回路パターン１７が正常に連結されない場合、閉回路に電流が流れなくなるので、抵抗値は無限大になる。
【００１３】
したがって、前記抵抗値を比較して、回路パターンの欠陥有無を検査することができる。
【００１４】
しかし、前記のように、検査対象回路パターン１６と連結回路パターン１７に共に接触式ピンプローブ１１、１２を使用する場合、回路パターンが正常に連結されない場合にも、前記ピンプローブ１１、１２の接触圧力によって、回路パターンが正常に連結されたように測定可能である。すなわち、誤測定が生じる場合が多くなる問題点があった。
【００１５】
また、すべての単位回路パターンにピンプローブ１１、１２を接触するため、測定時間が増加する問題点があった。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
したがって、本発明は、前記のような従来技術の問題点を解決するためになされたもので、本発明の目的は、連結回路パターンに非接触式でキャパシタセンサーを設置して、誤測定の頻度を減少させる基板の回路パターン欠陥検査装置及び検査方法を提供することである。
【００１７】
また、本発明の他の目的は、連結回路パターンに非接触式でキャパシタセンサーを設置して、測定時間を節減する基板の回路パターン欠陥検査装置及び検査方法を提供することである。
【課題を解決するための手段】
【００１８】
前記課題を解決するために、本発明の一面によれば、基板の検査対象回路パターンに接触して電圧を入力するためのピンプローブ；前記検査対象回路パターンと電気的に連結される連結回路パターンに非接触方式で対向する膜電極を備え、前記連結回路パターンから前記膜電極に作用する静電引力による電極間の変位によって発生する静電容量及び静電容量変化を感知するためのキャパシタセンサー；及び前記キャパシタセンサーに連結され、前記キャパシタセンサーから入力される膜電極の変位による静電容量を測定するための静電容量測定部；を含むことを特徴とする基板の回路パターン欠陥検査装置が提供される。
【００１９】
回路パターン欠陥検査装置は、前記ピンプローブを介して前記検査対象回路パターンに電圧を印加する電圧源をさらに含むことが好ましい。
【００２０】
前記キャパシタセンサーの前記膜電極は、前記基板の前記検査対象回路パターンと前記連結回路パターンが電気的に連結された場合、前記連結回路パターンに向かって静電引力による変位が発生することが好ましい。
【００２１】
前記基板は、プリント基板または半導体ウェハーであってもよい。
【００２２】
前記キャパシタセンサーの前記膜電極は、前記基板の前記連結回路パターンと同一の大きさを有することが好ましい。
【００２３】
前記課題を解決するために、本発明の他の面によれば、（Ａ）基板の検査対象回路パターンに接触して電圧を入力するためのピンプローブを準備する段階；（Ｂ）キャパシタセンサーに備えられた膜電極が前記検査対象回路パターンと電気的に連結される連結回路パターンに非接触方式で対向するように前記基板に前記キャパシタセンサーを位置させる段階；及び（Ｃ）前記基板の前記検査対象回路パターンに前記ピンプローブを介して電圧を入力し、前記キャパシタセンサーから感知される膜電極の変位による静電容量を測定する段階；を含むことを特徴とする基板の回路パターン欠陥検査方法が提供される。
【００２４】
前記方法は、（Ｄ）前記測定された静電容量の差から前記基板の回路パターン欠陥有無を判別する段階をさらに含むことが好ましい。
【００２５】
前記キャパシタセンサーのキャパシタのそれぞれは、前記膜電極と前記連結回路パターンとからなった二つの導体板、及び前記膜電極と前記連結回路パターン間の空気層からなった誘電体を含むことが好ましい。
【００２６】
前記（Ｃ）段階で、前記キャパシタセンサーの前記膜電極は、前記基板の前記検査対象回路パターンと前記連結回路パターンが電気的に連結された場合、前記連結回路パターンに向かって静電引力による変位が発生することが好ましい。
【００２７】
前記基板は、プリント基板または半導体ウェハーであってもよい。
【００２８】
前記基板の前記検査対象回路パターンと前記連結回路パターンは、ビアを介して連結されることが好ましい。
【００２９】
前記キャパシタセンサーの前記膜電極は、前記連結回路パターンと同一の大きさを有することが好ましい。
【００３０】
本発明の特徴及び利点は、添付図面に基づいた以降の詳細な説明からより明らかになるであろう。
【００３１】
本発明の詳細な説明に先立ち、本明細書及び請求範囲に使用された用語や単語は、通常的で辞書的な意味に解釈されてはいけなく、発明者がその自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されなければならない。
【発明の効果】
【００３２】
本発明による基板の回路パターン欠陥検査装置及び検査方法は、連結回路パターンに非接触式でキャパシタセンサーを設置して回路パターンの欠陥有無を測定することにより、ピンプローブの接触圧力による誤測定の頻度（電極浮き上がり防止現象）が減少する利点がある。
【００３３】
また、本発明によれば、連結回路パターンにキャパシタセンサーが非接触式で設置されて、単位連結回路パターンにピンプローブを接触させる必要がないので、測定時間が節減される利点がある。
【００３４】
更に、本発明によれば、ピンプローブを検査対象回路パターンにだけ使用するので、消耗品の費用を節減する利点がある。
【００３５】
そして、本発明によれば、キャパシタセンサーの膜電極と連結回路パターンの大きさを同一に形成して、膜電極と連結回路パターン間の電位差を最大に大きくすることができ、それによってクーロン力が増加して膜電極の変位が著しくなるので、高信号レベルの正確な測定が可能な利点がある。
【００３６】
また、本発明によれば、繰り返し検査の際、すべての回路パターンに対して同じ条件で検査することができ、繰り返し再現性及び測定信頼度を向上させる利点がある。
【図面の簡単な説明】
【００３７】
【図１】従来技術によるピンプローブを利用する回路パターン欠陥検査装置の断面図である。
【図２】本発明の好適な実施例による基板の回路パターン欠陥検査装置の断面図である。
【図３】本発明の好適な実施例による、検査回路連結回路パターンが正常に連結された場合、基板の回路パターン欠陥検査装置の断面図である。
【図４】本発明の好適な実施例による、検査回路連結回路パターンが連結されない場合、基板の回路パターン欠陥検査装置の断面図である。
【発明を実施するための形態】
【００３８】
本発明の目的、特定の利点及び新規の特徴は、添付図面を参照する以下の詳細な説明及び好適な実施例から一層明らかに理解可能であろう。本明細書において、各図面の構成要素に参照番号を付け加えるにあたり、同じ構成要素がたとえ他の図面に図示されていても、できるだけ同じ符号を付けることにする。また、ここに使用される用語はある構成要素を他の構成要素と区別するためにだけ使用されるものである。また、本発明の説明において、関連の公知技術についての具体的な説明が本発明の要旨を不要にあいまいにすることができると判断される場合、その詳細な説明は省略する。
【実施例】
【００３９】
以下、添付図面に基づいて、本発明の好適な実施例を詳細に説明する。
【００４０】
（基板の回路パターン欠陥検査装置の構造）
図２は、本発明による基板の回路パターン欠陥検査装置１００の断面図である。以下、同図を参照して本発明による基板の回路パターン欠陥検査装置１００について説明する。
【００４１】
図２に示すように、本発明による基板の回路パターン欠陥検査装置１００は、電圧を入力するピンプローブ１０１、膜電極１０３を備えるキャパシタセンサー１０２、及び静電容量を測定する測定部１０４で構成される。
【００４２】
ピンプローブ１０１は、基板１０５の検査対象回路パターン１０６に接触し、外部から受けた電圧を検査対象回路パターン１０６に入力して電位差を発生させる役目をする。
【００４３】
ピンプローブ１０１は、超小型のピン型構造を持ち、外部から受けた電圧を基板１０５の検査対象回路パターン１０６に入力するために導電体で構成される。また、ピンプローブ１０１自体による電気抵抗を最小化するために、電気抵抗が低く表面強度は、高い金属、例えば金またはロジウムのような高価の貴金属で表面をメッキする。
【００４４】
ピンプローブ１０１の形状は、円柱状で、特に、基板１０５の検査対象回路パターン１０６と接触する部分は微細回路パターンに対応して円錐状に形成される。ただ、ピンプローブ１０１の断面の形状は、円形に限定されるものではなく、三角形、四角形などの多角形に形成されることもできる。
【００４５】
ピンプローブ１０１の円錐部は、基板１０５の検査対象回路パターン１０６上に接触し、円錐部の反対側には導線が連結されて外部の電圧源１０８に連結される。
【００４６】
キャパシタセンサー１０２は、膜電極１０３を備え、膜電極１０３に作用する静電引力による変位有無を感知するためのもので、特に、連結回路パターン１０７に非接触方式で対向するように設置される。
【００４７】
また、キャパシタセンサー１０２のキャパシタは、膜電極１０３でなった第１金属板、検査対象回路パターン１０６と電気的連結状態を検査しようとする連結回路パターン１０７とからなった第２金属板、及び膜電極１０３と連結回路パターン１０７の間の空気層１１０でなった誘電体で構成される。
【００４８】
膜電極１０３は、金属でなる薄膜であるか、あるいは他の基板上に金属被膜が塗布された膜を含むもので、連結回路パターン１０７に非接触方式で対向するように形成される。検査対象回路パターン１０６と連結回路パターン１０７が正常に連結された場合、膜電極１０３は静電引力の作用によって連結回路パターン１０７に向かって曲がることになる。すなわち、膜電極１０３の変位が発生する。
【００４９】
一方、キャパシタセンサー１０２が連結回路パターン１０７に非接触方式で設置されて、連結回路パターン１０７に接触圧力を加えないので、従来の接触式による電極浮き上がり防止現象が発生しなく、電極浮き上がり防止現象による誤測定の可能性が低くなり、単位回路パターンに接触する必要がなくて微細回路パターンにも正確な測定が可能である。
【００５０】
測定部１０４は、膜電極１０３の変位有無を、キャパシタセンサー１０２から受けて膜電極１０３の変位による静電容量の変化を測定する部分で、キャパシタセンサー１０２に連結される。具体的な静電容量測定方式は、以下に基板の回路パターン欠陥検査方法で詳細に説明する。
【００５１】
基板１０５は、本発明による基板の回路パターン欠陥検査装置１００の構成要素ではなくて検査物に相当するもので、検査対象回路パターン１０６、連結回路パターン１０７、及び絶縁層で構成され、プリント基板ではなくて半導体ウェハーを含む。
【００５２】
前記のように、ピンプローブ１０１、キャパシタセンサー１０２、及び測定部１０４が、図２に示す基板の回路パターン欠陥検査装置を構成する。
【００５３】
（基板の回路パターン欠陥検査方法）
図３は、検査対象回路パターン１０６と連結回路パターン１０７が連結されるとき、本発明による基板の回路パターン欠陥検査装置１００の断面図、図４は、検査対象回路パターン１０６と連結回路パターン１０７が連結されないとき、本発明による基板の回路パターン欠陥検査装置１００の断面図である。以下、これら図を参照して本発明による基板の回路パターン欠陥検査方法について説明する。
【００５４】
まず、基板１０５の検査対象回路パターン１０６に接触して電圧を入力するためのピンプローブ１０１を準備する。この際、ピンプローブ１０１の円錐部は、検査対象回路パターン１０６に接触させ、円錐部の反対側は電圧源１０８と導線を介して連結する。
【００５５】
ついで、キャパシタセンサー１０２に備えられた膜電極１０３が連結回路パターン１０７に非接触方式で対向するようにキャパシタセンサー１０２を設置する。
【００５６】
ついで、ピンプローブ１０１を介して検査対象回路パターン１０６に電圧を入力する。
【００５７】
この際、検査対象回路パターン１０６と連結回路パターン１０７が正常に連結された場合、ピンプローブ１０１によって入力された電圧が連結回路パターン１０７まで伝達され、これにより連結回路パターン１０７と膜電極１０３の間で電位差が発生し、前記電位差によって連結回路パターン１０７と膜電極１０３の間クーロン力（ｃｏｕｌｏｍｂ ｆｏｒｃｅ）が発生することにより、膜電極１０３は連結回路パターン１０７側に曲がることになる。すなわち、電位差によって膜電極１０３の変位が発生する。
【００５８】
一方、検査対象回路パターン１０６と連結回路パターン１０７が連結されない場合、膜電極１０３と連結回路パターン１０７の間に電位差がないから、膜電極１０３は連結回路パターン１０７に向かって曲がらなくて元の形状を維持する。すなわち、膜電極１０３の変位が発生しない。
【００５９】
この際、連結回路パターン１０７と膜電極１０３の間の電位差によるクーロン力を大きくするために、膜電極１０３の大きさは連結回路パターン１０７の大きさと同一であることが好ましい。
【００６０】
ついで、キャパシタセンサー１０２から感知される膜電極１０３の変位による静電容量を測定する。
【００６１】
具体的に、図３のように、検査対象回路パターン１０６と連結回路パターン１０７が正常に連結された場合、電位差によるクーロン力によって膜電極１０３は連結回路パターン１０７に向かって曲がり（すなわち、変位が発生）、これにより、連結回路パターン１０７と膜電極１０３間の距離は、小さくなる。
【００６２】
ここで、キャパシタ静電容量は、以下の式２で示され、キャパシタの第１金属板である膜電極１０３と第２金属板である連結回路パターン１０７間の距離（ｄ）が小さくなるので、静電容量Ｃ１の値が大きくなる。
【００６３】
【数２】
2011107118.tif 000004
【００６４】
反対に、図４のように、検査対象回路パターン１０６と連結回路パターン１０７が連結されない場合、連結回路パターン１０７と膜電極１０３間の距離（ｄ）の変化がないので、静電容量Ｃ２の値は、変化なしに維持され、相対的にＣ１よりは小さな値を持つ。
【００６５】
ついで、測定された静電容量の差から基板の回路パターン欠陥有無を判別する。測定された静電容量Ｃ値がＣ１である場合には検査対象回路パターン１０６と連結回路パターン１０７が正常に連結されたものであり、静電容量Ｃ値がＣ２である場合には検査対象回路パターン１０６と連結回路パターン１０７が連結されないものと判断することができる。
【００６６】
一方、本発明による基板の回路パターン欠陥検査装置１００及び検査方法は、検査対象回路パターン１０６と連結回路パターン１０７がビア１０９を介して連結された場合に効果が一層向上する。
【００６７】
具体的に説明すれば、一般に、検査対象回路パターン１０６に相当する、基板１０５の上部に形成される回路パターンは、下部に形成される回路パターンに比べて数が少ないため、つまり回路密度が小さいため、ピンプローブ１０１の接触による問題点が発生する可能性が低いが、連結回路パターン１０７に相当する、下部に形成される回路パターンは、密度が高いため、ピンプローブ１０１の接触による問題点が発生する可能性が高い。
【００６８】
したがって、本発明による基板の回路パターン欠陥検査装置１００及び検査方法を利用する場合、上部にはピンプローブ１０１の接触式で、下部にはキャパシタセンサー１０２の非接触式で利用するので、電極浮き上がり防止現象または誤測定のような接触式による問題を減らすことができる。
【００６９】
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのもので、本発明による基板の回路パターン欠陥検査装置及び検査方法は、これに限定されず、本発明の技術的思想内で当該分野の通常の知識を持った者によって多様な変形及び改良が可能であろう。本発明の単純な変形ないし変更はいずれも本発明の範疇内に属するもので、本発明の具体的な保護範囲は特許請求範囲によって明らかに決まるであろう。
【産業上の利用可能性】
【００７０】
本発明は、回路パターン欠陥の検査に適用可能である。
【符号の説明】
【００７１】
１０１    ピンプローブ
１０２    キャパシタセンサー
１０３    膜電極
１０４    測定部（静電容量測定部）
１０５    基板
１０６    検査対象回路パターン
１０７    連結回路パターン
１０８    電圧源
１０９    ビア
１１０    空気層
【図１】
2011107118.tif 000005
【図２】
2011107118.tif 000006
【図３】
2011107118.tif 000007
【図４】
2011107118.tif 000008