(57)【要約】【課題】ＭＥＭＳデバイスの複数個同時エレクトレット化によるエレクトレット化処理時間の短縮、および隣接するエレクトレット化対象以外のチップへのイオン照射による着電量ばらつきを抑制し、感度変化を低減させること。【解決手段】エレクトレット化工程において電荷遮蔽治具を用いることにより、針状電極から照射されるイオンがエレクトレット対象以外のチップへ侵入することを抑制できるため、複数個同時に誘電体膜のエレクトレット化を行っても着電量ばらつきを低減させることができ、ＭＥＭＳデバイスの感度変化を抑制することができる。【選択図】図１
2011004314.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極を有する第１の膜と、前記第１の膜と所定の間隔を設け設置される第２の電極を有する第２の膜と、前記第２の膜上に設置される誘電体膜とを有するＭＥＭＳデバイスにおいて、前記誘電体膜をエレクトレット化するエレクトレット化方法であって、
エレクトレット化を行う前記ＭＥＭＳデバイスを複数配置する工程と、
前記複数のＭＥＭＳデバイスの上方に、電気的に接地された電荷遮蔽治具を配置する工程と、
前記電荷遮蔽治具の上方で、コロナ放電によりイオンを発生させる工程と、
前記発生したイオンを前記複数のＭＥＭＳデバイスの誘電体膜に供給し、前記誘電体膜を複数同時にエレクトレット化する工程とを有するエレクトレット化方法。
【請求項２】
前記複数の誘電体膜をはさむ前記第１の膜と前記第２の膜との間に電位差を設ける工程をさらに有し、
前記誘電体膜のエレクトレット量の調整を、前記電位差の調整により行う請求項１に記載のエレクトレット化方法。
【請求項３】
第１の電極を有する第１の膜と、前記第１の膜と所定の間隔を設け設置される第２の電極を有する第２の膜と、前記第２の膜上に設置される誘電体膜とを有するＭＥＭＳデバイスにおいて、前記誘電体膜をエレクトレット化するエレクトレット装置であって、
エレクトレット化の対象となる前記ＭＥＭＳデバイスの上方に配置され、電気的に接地された電荷遮蔽治具と、
前記ＭＥＭＳデバイスの誘電体膜をはさむ前記第１の膜と前記第２の膜に電位差を設ける電圧器と、
前記電荷遮蔽治具の上方に配置され、コロナ放電によりイオンを発生させる電極を有するエレクトレット装置。
【請求項４】
前記電極は針状電極である請求項３に記載のエレクトレット装置。
【請求項５】
ＭＥＭＳデバイスの誘電体膜をエレクトレット化する工程で用いる電荷遮蔽治具であって、箱型形状または有底筒状の形状を有し、底部に複数の孔を有する電荷遮蔽治具。
【請求項６】
前記複数の孔より外側の形状を下側に凸型にした請求項５記載の電荷遮蔽治具。
【請求項７】
前記孔の大きさは、前記誘電体膜の面積の８０％以上、チップ面積以下であり、前記孔の形状は、前記誘電体膜の形状と相似形状、または平面視で前記誘電体膜を囲む形状とした請求項５または６に記載の電荷遮蔽治具。
【請求項８】
前記コロナ放電により照射されるイオンによる帯電を防ぐため、アース接地される請求項５〜７のいずれかに記載の電荷遮蔽治具。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳデバイスのエレクトレット化方法およびエレクトレット化装置に係り、特に１回のコロナ放電で複数チップの誘電体膜にエレクトレット化させる方法およびそれにおけるＭＥＭＳデバイスの特性ばらつき抑制方法に関する。
【背景技術】
【０００２】
近年、半導体プロセス技術を用いて、シリコン基板を加工することで、製造されるＭＥＭＳ（微小電気機械システム）デバイスが注目されている。その中にあって、エレクトレット方式ＭＥＭＳデバイスは、コンデンサの容量変化を電気信号として検出するとともに、誘電体膜に電荷をチャージして半永久的な分極を持つエレクトレット膜を形成することで、コンデンサの直流バイアスを不要としたデバイスである。エレクトレット膜は、誘電体膜に電荷を注入して固定することで形成され、注入された電荷によって発生する電界によりコンデンサの両極に電位差が生ずる。なお、誘電体膜に電荷を注入して固定することを、エレクトレット化といい、固定された電荷の量を着電量という。
【０００３】
ＭＥＭＳマイクロホンにおけるエレクトレット化は、シリコン基板を微細加工することで形成されるＭＥＭＳマイク用チップを、実装基板上に実装した状態、あるいは個片化したＭＥＭＳマイク用チップ単体の状態で行われる。
【０００４】
特許文献１では、一つの針状電極あるいはワイヤ電極により、一つのＭＥＭＳマイク用チップに対して、少なくとも一回のコロナ放電を行うことにより、誘電体膜のエレクトレット化を行っている。
【０００５】
特許文献２では、高精度エレクトレット化方法として、コンデンサマイクロホンの誘電体膜を接地電位にし、固定電極を接地電位と異なる電位にした状態で、固定電極の上方においてコロナ放電を行うことにより、誘電体膜のエレクトレット化を行っている。
【０００６】
図６に示すのは、針状電極を用いてコロナ放電を生じさせ、誘電体膜をエレクトレット化する特許文献２に開示された装置の概要図である。
【０００７】
図６の装置では、着電用固定治具８１上に設置された一つのシリコンＭＥＭＳチップ４３に対し、一つの針状電極５１を用いたコロナ放電によりイオンを照射してエレクトレット化を行っている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２００６／１３２１９３号
【特許文献２】特開２００７−２９４８５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
高効率のエレクトレット化を行うため、量産工程においては、エレクトレット化の前後の工程でアニール処理を施す場合があるが、適切な処理時間内にアニール処理を行わないとエレクトレット化された誘電体膜の電荷が抜けてしまうことが分かっている。特に、ウエハレベルにおけるエレクトレット化は、チップの小型化に伴うチップ数増加により、誘電体膜のエレクトレット化工程において長時間を要することが懸念されており、安定したエレクトレット化を実現させるため、エレクトレット化工程の時間短縮が求められている。
【００１０】
しかしながら、時間短縮のために複数のチップを一度にエレクトレット化しようとすると、コロナ放電により照射されたイオンが、エレクトレット対象のチップに隣接した、エレクトレット対象外のチップに対しても照射され、誘電体膜中のエレクトレット量（着電量）がばらつき、これが原因となってチップごとの特性がばらついてしまうという問題があった。
【００１１】
本発明は、前記実情に鑑みてなされたもので、１回のコロナ放電で複数チップの誘電体膜にエレクトレット化させつつ、着電量ばらつきに伴う特性変化を抑制し、特性ばらつきの少ないＭＥＭＳデバイスを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明にかかるエレクトレット化方法は、第１の電極を有する第１の膜と、前記第１の膜と所定の間隔を設け設置される第２の電極を有する第２の膜と、前記第２の膜上に設置される誘電体膜とを有するＭＥＭＳデバイスにおいて、前記誘電体膜をエレクトレット化するエレクトレット化方法であって、エレクトレット化を行う前記ＭＥＭＳデバイスを複数配置する工程と、前記複数のＭＥＭＳデバイスの上方に、電気的に接地された電荷遮蔽治具を配置する工程と、前記電荷遮蔽治具の上方で、コロナ放電によりイオンを発生させる工程と、前記発生したイオンを前記複数のＭＥＭＳデバイスの誘電体膜に供給し、前記誘電体膜を複数同時にエレクトレット化する工程とを有するものである。
【００１３】
また、本発明にかかるエレクトレット化装置は、第１の電極を有する第１の膜と、前記第１の膜と所定の間隔を設け設置される第２の電極を有する第２の膜と、前記第２の膜上に設置される誘電体膜とを有するＭＥＭＳデバイスにおいて、前記誘電体膜をエレクトレット化するエレクトレット装置であって、エレクトレット化の対象となる前記ＭＥＭＳデバイスの上方に配置され、電気的に接地された電荷遮蔽治具と、前記ＭＥＭＳデバイスの誘電体膜をはさむ前記第１の膜と前記第２の膜に電位差を設ける電圧器と、前記電荷遮蔽治具の上方に配置され、コロナ放電によりイオンを発生させる電極とを有するものである。
【発明の効果】
【００１４】
電荷遮蔽治具を設けることにより、コロナ放電により発生したイオンがエレクトレット化対象以外のチップに照射されることを防止するため、１回のコロナ放電により複数チップの誘電体膜を同時にエレクトレット化しつつ、誘電体膜中の着電量のばらつきを低減させることができ、チップごとの特性ばらつきを抑制させることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態１におけるエレクトレット装置の概略図
【図２】（ａ）本発明の実施形態１における着電カバーの平面図（ｂ）図２（ａ）のＡ−Ａ断面における着電カバーとＭＥＭＳチップの位置関係を示す構造外略図（ｃ）本発明の実施形態１におけるＭＥＭＳチップの平面図
【図３】シリコンＭＥＭＳチップの断面構造を示す概略図
【図４】シリコンＭＥＭＳチップの実装状態における断面構造を示す概略図
【図５】（ａ）本発明の実施形態２における着電カバーの平面図（ｂ）図２（ａ）のＡ−Ａ断面における着電カバーとＭＥＭＳチップの位置関係を示す構造外略図（ｃ）本発明の実施形態２におけるＭＥＭＳチップの平面図
【図６】従来例のエレクトレット装置を示す概略図
【発明を実施するための形態】
【００１６】
以下に、図を用いて本発明の実施の形態を説明する。なお、本発明はこれら実施の形態に何ら限定されるものではなく、その要旨を逸脱しない範囲において、種々なる態様で実施しうる。
【００１７】
（実施の形態１）
エレクトレット化工程について説明する前に、図３を参照しながらＭＥＭＳマイクの基本構成とチップ形成工程について簡単に説明する。
【００１８】
＜ＭＥＭＳマイクの基本構成＞
図３において、ＭＥＭＳチップ１は、ＭＥＭＳマイク素子がシリコン基板上に形成されたものであり、半導体プロセスのＭＥＭＳ（微小電気機械システム）技術によって作成される。シリコン基板には、貫通エッチング処理によって背気室１２が形成されており、シリコン基板の残存部分により台座部１１が形成されている。
【００１９】
台座部１１の上には、絶縁体を介して、導電性のポリシリコンで形成された振動膜１３と、振動膜１３の上に形成されエレクトレット化の対象となる誘電体膜１９と、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）などの絶縁材１６を介して振動膜１３と対向するように固定膜１４が形成されている。
【００２０】
誘電体膜１９は、シリコン窒化膜とシリコン酸化膜を積層して形成されており、固定膜１４は、導電性のポリシリコンと、シリコン酸化膜またはシリコン窒化膜とを積層して形成されており、複数の固定膜音孔１４ａを有している。
【００２１】
尚、誘電体膜は、シリコン酸化膜が露出しないように、シリコン酸化膜の上面、側面及び下面の全面がシリコン窒化膜で覆われるような構造であるか、シリコン酸化膜の上面、側面の全面がシリコン窒化膜で覆われ、シリコン酸化膜の下面全面が導電性のポリシリコンなどの振動電極で覆われていることが好ましい。また、誘電体膜を含めて振動膜と考えることも可能である。
【００２２】
ＭＥＭＳチップ１は、電極１３ｂと電極１４ｂを有しており、電極１３ｂは、引き出し配線によって振動膜１３と電気的に接続されており、電極１４ｂは、引き出し配線によって固定膜１４と電気的に接続されている。
【００２３】
振動膜１３と固定膜１４との間には、微細な（例えば、１０μｍ以下）ギャップ１５が形成されており、振動膜１３と固定膜１４とギャップ１５によりコンデンサの機能を果たす。
【００２４】
なお、振動膜１２は、絶縁膜と導電性のポリシリコンの積層膜でも構わないし、導電性のポリシリコン単層でも構わない。また、振動電極として機能するような導体膜であれば、導電性のポリシリコン以外の導体膜であってもよい。また、固定膜１３は、絶縁膜と導電性のポリシリコンの積層膜でも構わないし、導電性のポリシリコン単層でも構わない。また、固定電極として機能するような導体膜であれば、導電性のポリシリコン以外の導体膜であってもよい。
【００２５】
また、振動膜１２と固定膜１３はギャップを介して対向することで一対のコンデンサとして機能するため、固定膜１３の上に、ギャップを介して振動膜１２が形成されていてもよい。
【００２６】
＜チップ形成工程＞
ＭＥＭＳチップ１の形成工程は、まず、シリコン基板上に振動膜１３を形成し、振動膜１３上に誘電体膜１９を形成し、その上に犠牲膜を形成する。その後、犠牲膜の上に固定膜１４を形成し、固定膜１４に固定膜音孔１４ａを形成する。その後、シリコン基板に貫通エッチング処理を行うことで背気室１２および台座部１１を形成する。その後、固定膜音孔１４ａを通して犠牲膜をエッチングすることにより振動膜１３と固定膜１４の間にギャップを形成し、犠牲膜の残存部分が絶縁材１６となる。その後、誘電体膜１９にエレクトレット化を施し、レーザー照射によりシリコン基板を分割して、ＭＥＭＳチップ１を形成する。なお、レーザー照射による分割後に、エレクトレット化を行ってもよい。
【００２７】
＜エレクトレット化工程＞
本実施形態のエレクトレット化工程では、図１に示すように、複数のＭＥＭＳチップ１に対して、１つの針状電極６を用いた１回のコロナ放電によりイオンを照射してエレクトレット化を行う。
【００２８】
なお、ここで配置される複数のＭＥＭＳチップは、ＭＥＭＳチップが分割される前のウェハレベル（ウェハに複数のＭＥＭＳチップが形成されている状態）で配置されていてもよい。
【００２９】
複数のＭＥＭＳチップ１の上方に着電カバー（電荷遮蔽治具）８を配置し、その上に針状電極６を位置させる。ＭＥＭＳチップ１から着電カバー８の底面までの距離はおおよそ１〜２ｍｍであり、着電カバー８の底面から針状電極６までの距離はおおよそ１０〜１５ｍｍである。
【００３０】
針状電極６には、コロナ放電を生じさせるための高電圧電源７が接続されている。高電圧電源７は例えば５〜１０ｋＶ程度の高電圧を針状電極６に印加する。
【００３１】
図２に示すように、着電カバー８は下側に凸とした（底面と側壁を有し上方に開口した）箱型形状であり、底面に複数の孔８１を有している。着電カバー８の材質は導電性物質とし、アースに接続されている。これは、照射されるイオンによって着電カバー８が帯電すると、孔８１から供給されるイオン量がばらつく原因となるからである。
【００３２】
針状電極６のコロナ放電により照射されるイオンは、孔８１を経由してエレクトレット化の対象となるＭＥＭＳチップ（以下、「エレクトレット化対象チップ１ａ」とする）の誘電体膜に供給される。エレクトレット化対象チップ１ａの一つに対し、一つの孔８１が対応する。孔８１の径は、着電カバー８の下に設置したＭＥＭＳチップ１の誘電体膜１９と同一のサイズおよび形状としている。
【００３３】
エレクトレット化工程において、接地された接地用ピン９１が電極１３ｂに接続され、可変電圧器９に接続された電圧印加用ピン９２が電極１４ｂに接続されている。すなわち、ＭＥＭＳチップ１の振動膜１３は接地されており、固定膜１４は接地電位と異なる所定電位に設定されている。この状態で、針状電極６によるコロナ放電によって生じたイオンを照射すると、振動膜１３と固定膜１４との間に電位差が生じているため、コロナ放電によって生じたイオンが、着電カバーの孔８１および固定膜音孔１４ａを経由して誘電体膜１９に引き付けられる。
【００３４】
誘電体膜１９が徐々にエレクトレット化され、その電位（エレクトレット電位）が大きくなっていき、最終的には振動膜１３上の誘電体膜１９表面の電位と固定膜１４の電位とが等しくなる。
【００３５】
誘電体膜１９の電位と固定膜１４の電位とが等しくなると、イオンは誘電体膜１９まで照射されなくなるため、誘電体膜１９は、エレクトレット電位が固定膜１４に印加した電位と等しくなるまでエレクトレット化されることになる。そのため、エレクトレット化の条件と、着電による誘電体膜１９の電位との関係を事前に調べることなく、誘電体膜を目的の着電量に精度よくエレクトレット化することができる。
【００３６】
エレクトレット化対象チップ１ａのエレクトレット化が完了すると、チップを移動させ、次のエレクトレット化対象チップ１ａが図１のごとく配置され、順次エレクトレット化を行う。
【００３７】
本実施形態の着電カバー８を設けることにより、エレクトレット化対象チップ１ａの誘電体膜のみに孔８１を経由してイオンが照射され、エレクトレット化の対象外であるＭＥＭＳチップ（以下、「エレクトレット化対象外チップ１ｂ」とする）へのイオンの侵入経路が遮蔽される。これにより、エレクトレット化対象外チップ１ｂへのイオン照射が防止され、着電量のばらつきを低減することができる。
【００３８】
また、着電カバー８を用いることにより、同時にエレクトレット化の対象となった複数のエレクトレット化対象チップ１ａ間においても、着電量のばらつきが低減されていることがわかった。これは、着電カバー８をアース接続することによって着電カバー８の帯電が防止され、さらに着電カバー８の形状を下側に凸の（底面と側壁を有し上方に開口した）箱型形状としたことによって、複数の孔８１から供給されるイオン量が各孔ごとにばらつくことなく、均一化される作用を有しているからであると推測される。
【００３９】
すなわち、針状電極より照射されるイオンは、
１）針状電極とＭＥＭＳチップ間に発生する電界によって引き込まれるイオン
（＝誘電体膜のエレクトレット化）
２）着電カバーに照射され、アースへ流れるイオン
に分かれ、結果として複数の孔８１から供給されるイオン量が各孔ごとにばらつくことなく、均一化される作用を有していると考えられる。
【００４０】
なお、着電カバー８の形状は箱型形状に限られるものではなく、底面と側壁を有し上方に開口した形状であれば任意の形状を採用できる。例えば有底筒状の形状でも差し支えない。
【００４１】
＜実装および配線＞
図４は、エレクトレット型シリコンＭＥＭＳチップを用いたマイクロホンモジュールの実装構造（シールドケース封入後の構造）の一例を示す断面図である。なお、図４において、図３と共通する部分には同じ符号を付すことにより、重複する説明を省略する。
【００４２】
図４に示すように、プラスチック又はセラミックよりなる実装基板３上に、ＭＥＭＳチップ１と信号処理部２が実装されている。
【００４３】
信号処理部２は、各種の信号処理およびアンプの機能を有しており、例えばＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）やＬＳＩなどにより構成される。
【００４４】
実装基板３の裏面には接地パターン３１、マイク信号出力パターン３２、電源パターン３３が配置されている。コンデンサの一極をなす振動膜１３は、電極１３ｂおよびボンディングワイヤ１８ｂを介して信号処理部２に電気的に接続されている。また、信号処理部２は、ボンディングワイヤ１８ｃ、１８ｄ、１８ｅを介して、それぞれ実装基板３上の配線パターン３０ｂ、３０ｃ、３０ｄに電気的に接続されている。コンデンサの他極をなす固定膜１４は、電極１４ｂおよびボンディングワイヤ１８ａを介して、実装基板３上の配線パターン３０ａに電気的に接続されている。
【００４５】
また、各配線パターンは、実装基板３の内部の配線を介して、配線パターン３０ａ、３０ｂは接地パターン３１と、配線パターン３０ｃはマイク信号出力パターン３２と、配線パターン３０ｄは電源パターン３３と、それぞれ電気的に接続されている。
【００４６】
本実施形態における電極とボンディングワイヤの接合は、超音波を用いたワイヤボンディング工法などを用いて電気的に接続している。ワイヤの材料は、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｕなどを用いることができる。
【００４７】
シールドケース４は、誘電体膜１９のエレクトレット化処理が済んだ後に、実装基板３上に取り付けられる。このシールドケース４には、音波を導く音孔としての広い開口部４１が設けられている。
【００４８】
シールドケース４と実装基板３とを接合する接合材５０、およびＭＥＭＳチップ１と実装基板３とを接合する接合材５１は、それぞれシールドケース４の周囲およびＭＥＭＳチップ１の台座部１１の周囲に途切れなく接合され、硬化・固定されている。これにより音漏れを防止し、音源からの音が開口部４１、固定膜音孔１４ａ以外の箇所から進入するのを防止するように構成されている。
【００４９】
なお、信号処理部２は、熱硬化性の導電性接着剤などを用いてフリップチップボンディング工法（上下反転させて実装）により直接基板へ配線することも可能である。この工法によればワイヤ配線等の組み立て工数を削減することができ、材料、組み立てコストを削減することができる。
【００５０】
以上説明したように、本実施形態によれば、シリコン基板をマイクロ加工して形成されるＭＥＭＳマイクロホンにおいて、目的の着電量に誘電体膜１９を高精度に複数同時エレクトレット化し、着電カバー８を針状電極６とＭＥＭＳチップ１との間に設置することで、エレクトレット化対象外チップ１ｂの誘電体膜へのイオンの侵入を抑制することができ、誘電体膜の着電量ばらつきを抑制することが可能となる。
【００５１】
（実施の形態２）
図５は、本発明の実施の形態２の着電カバー（電荷遮蔽治具）を示す図である。
【００５２】
図５の着電カバーは、図２に示した着電カバーと同様、１回のコロナ放電により照射されるイオンを複数個のＭＥＭＳチップ１の誘電体膜１９にチャージするエレクトレット化工程において使用するものである。
【００５３】
図５に示すとおり、ＭＥＭＳチップ１の形状はひし型、誘電体膜１９の形状は六角形を採用している。着電カバー８の孔８１は、ひし型のＭＥＭＳチップ１の位置に対応して配置されている。
【００５４】
また、孔８１の形状は、エレクトレット化対象チップ１ａに隣接するエレクトレット化対象外チップ１ｂへのイオンの進入を低減させるため、誘電体膜１９の面積に対して１１０％の面積を有する円形状とした。その結果、孔８１の大きさと形状は、平面視で孔８１がエレクトレット化対象チップ１ａの誘電体膜１９を囲む大きさおよび形状になっている。
【００５５】
以上のように、ＭＥＭＳチップ１や誘電体膜１９においていかなる形状が採用されても、着電カバー８の孔８１の位置を適切に配置し、孔８１の大きさと形状を適切に設定することにより、本発明の実施が可能となる。
【００５６】
なお、着電カバーの孔８１の大きさについては、誘電体膜の面積の８０％以上、チップ面積以下の範囲で設定することが好ましい。誘電体膜の面積の８０％より小さくなると誘電体膜全体に効率よいイオンが均一に供給することが困難となり、チップ面積より大きくなると隣接するチップにまでイオンが供給されてしまい、着電量ばらつきの原因となるからである。
【００５７】
また、着電カバーの孔８１の形状については、誘電体膜の形状と相似形状、または平面視で誘電体膜を囲む（誘電体膜を内側に含む）形状とすることが好ましい。その他の形状を採用すると、誘電体膜１９の全面に均一にイオン供給することが困難となる可能性があるからである。
【００５８】
なお、本発明の実施形態１、２では、一例としてエレクトレット化対象チップ１ａおよび着電カバー８の孔８１の個数を４個で表記したが、一回のエレクトレット化工程におけるエレクトレット化対象チップの数は設備に応じて変更が可能であり、それに応じて着電カバー８の孔８１の個数を適宜設定して差し支えない。
【００５９】
さらに、本発明の実施形態１、２では、シリコンマイクロホンにおけるエレクトレット化方法、エレクトレット化装置、電荷遮蔽治具について説明してきたが、ＭＥＭＳ発電機やＭＥＭＳセンサといった様々なエレクトレットを用いたＭＥＭＳデバイスにも適用可能である。
【００６０】
さらに、本発明の実施形態１、２では、振動膜の上に誘電体が形成されている場合を示したが、誘電体膜が振動膜と固定膜の間に形成されていればよい。例えば、振動膜が下側、固定膜が上側に形成されている場合、固定膜の下に誘電体膜が形成されていてもよい。尚、コロナ放電が行われる側から遠い膜が接地電位となり、他方の膜が接地電位と異なる所定電位であることが好ましいため、この場合も振動膜が接地され、固定膜が接地電位と異なる所定電位に設定されることとなる。
【００６１】
従って、２つの膜（第１の電極を有する第１の膜及び第２の電極を有する第２の膜）の間に誘電体膜が形成されているようなＭＥＭＳデバイスの場合に本発明は有効であることが分かる。このことは、シリコンマイクロホンに限らず、ＭＥＭＳ発電機やＭＥＭＳセンサといった様々なエレクトレットを用いたＭＥＭＳデバイスに共通することである。
【００６２】
さらに、本発明の実施形態１、２では、コロナ放電によりマイナスイオンを照射してエレクトレット化を行う場合を例に説明したが、コロナ放電によりプラスイオンを照射してエレクトレット化を行うことも可能である。
【産業上の利用可能性】
【００６３】
本発明のエレクトレット化装置およびエレクトレット化方法は、一回のイオン照射で複数の誘電体膜をエレクトレット化することができ、誘電体膜の着電量ばらつきを抑制することができることから、ＭＥＭＳマイクロホンその他のＭＥＭＳデバイスにおける安定したエレクトレット化に適用可能である。
【符号の説明】
【００６４】
１    シリコンＭＥＭＳチップ
１１    台座部
１２    背気室
１３    振動膜
１３ｂ    電極
１４    固定膜
１４ａ    固定膜音孔
１４ｂ    電極
１５    ギャップ
１６    絶縁材
１８    (１８ａ〜１８ｅ) ワイヤ配線
１９    誘電体膜
２    信号処理部
２０    電極パッド
３    実装基板
３０  （３０ａ〜３０ｄ）配線パターン
３１    接地パターン
３２    マイク信号出力パターン
３３    電源パターン
４    シールドケース
４１    開口部
５０，５１    接合剤
６    針状電極
７    高電圧電源
８    着電カバー
８１    孔
９    可変電圧器
９１    接地用ピン
９２    電圧印加用ピン
【図１】
2011004314.tif 000003
【図２】
2011004314.tif 000004
【図３】
2011004314.tif 000005
【図４】
2011004314.tif 000006
【図５】
2011004314.tif 000007
【図６】
2011004314.tif 000008