(57)【要約】      （修正有）【課題】シンクチップクランプ電圧を定電流回路において定電流特性が得られない接地電圧以下に設定することを可能とし、ビデオ入力の振幅を拡大することができる回路と方法の提供する。【解決手段】映像信号をクランプ容量１０２を介して入力端子に入力し、前記入力端子電圧をシンクチップクランプ電圧と比較するコンパレータ１０５と、クランプ容量とコンパレータの入力端子の接続点と、第１の電源ＶＤＤ間に接続され、前記コンパレータの出力パルスにより制御される第１の電流源１０４と、前記コンパレータの出力パルスの活性化期間が終了後、所定の遅延時間経過後、少なくとも１つのパルスを発生するパルス発生回路１０６と、クランプ容量とコンパレータの入力端子の接続点と、第２の電源ＧＮＤ間に接続され、パルス発生回路の出力パルスにより制御される第２の電流源回路１０３と、を備え、コンパレータの入力端子電圧がシンクチップクランプ出力とされる。【選択図】図１
2011004071.tif 000002
【特許請求の範囲】
【請求項１】
映像信号をクランプ容量を介して入力端子に入力し、前記入力端子電圧を所定のシンクチップクランプ電圧と比較し、比較結果を出力するコンパレータと、
前記クランプ容量と前記コンパレータの入力端子の接続点と、第１の電源間に接続され、前記コンパレータの出力パルスにより制御される第１の電流源と、
前記コンパレータの出力パルスの活性化期間が終了した後、所定の遅延時間経過後、少なくとも１つのパルスを発生するパルス発生回路と、
前記クランプ容量と前記コンパレータの入力端子の接続点と、第２の電源間に接続され、前記パルス発生回路の出力パルスにより制御される第２の電流源と、
を備え、前記コンパレータの入力端子電圧がシンクチップクランプ出力とされる、ことを特徴とするシンクチップクランプ回路。
【請求項２】
前記パルス発生回路からの前記パルスが活性化期間中、前記第２の電流源がオンし、
前記パルスが非活性化期間中、前記第２の電流源はオフする、ことを特徴とする請求項１記載のシンクチップクランプ回路。
【請求項３】
前記パルス発生回路は、１水平期間内において、前記コンパレータの出力パルスの活性化期間が終了したのち、所定の時間経過後、時間軸上で互いに離間した複数のパルスを出力する、ことを特徴とする請求項１又は２記載のシンクチップクランプ回路。
【請求項４】
前記コンパレータは、前記映像信号波形の同期期間部分で活性化した出力パルスを出力し、前記コンパレータの前記出力パルスの活性化期間の間、前記第１の電流源がオンし、前記コンパレータの前記出力パルスの非活性化期間の間、前記第１の電流源はオフする、ことを特徴とする請求項１乃至３のいずれか１項に記載のシンクチップクランプ回路。
【請求項５】
前記第２の電流源は定電流源回路からなる、ことを特徴とする請求項１乃至４のいずれか１項に記載のシンクチップクランプ回路。
【請求項６】
前記定電流源回路は、ソースが前記第２の電源に接続され、ドレインが前記クランプ容量と前記コンパレータの入力端子の接続点に接続され、ゲートが前記パルス発生回路の出力に接続されたＭＯＳトランジスタを含む、ことを特徴とする請求項５記載のシンクチップクランプ回路。
【請求項７】
前記コンパレータの出力パルスの活性化期間をＴ１、前記パルス発生回路からのパルスの個数をＮ（Ｎは１又は２以上の所定の整数）、前記パルスの活性化期間をＴ２、前記第１の電流源の電流をＩ１、第２の電流源の電流をＩ２としたとき、Ｉ１×Ｔ１＝Ｎ×Ｉ２×Ｔ２の関係が成り立つ、ことを特徴とする請求項１又は２記載のシンクチップクランプ回路。
【請求項８】
映像信号をクランプ容量を介してコンパレータ入力に入力し、前記コンパレータで前記入力端子電圧を所定のシンクチップクランプ電圧と比較し、
前記クランプ容量と前記コンパレータの入力端子の接続点と、第１の電源間に接続された第１の電流源は前記コンパレータの出力パルスにより制御され、
前記コンパレータの出力パルスの活性化期間が終了した後、所定の遅延時間経過後、パルス発生回路により、少なくとも１つのパルスを発生し、
前記クランプ容量と前記コンパレータの入力端子の接続点と、第２の電源間に接続される第２の電流源を、前記パルス発生回路の出力パルスにより制御し、
前記コンパレータ入力電圧がシンクチップクランプ出力とされる、ことを特徴とするシンクチップクランプ方法。
【請求項９】
前記パルス発生回路からの前記パルスが活性化期間中、前記第２の電流源がオンし、
前記パルスが非活性化期間中、前記第２の電流源はオフする、ことを特徴とする請求項８記載のシンクチップクランプ方法。
【請求項１０】
前記パルス発生回路は、１水平期間内において、前記出力パルスの活性化期間が終了したのち、所定の時間経過後、時間軸上で互いに離間した複数のパルスを出力する、ことを特徴とする請求項８又は９記載のシンクチップクランプ方法。
【請求項１１】
前記コンパレータは、前記映像信号波形の同期期間部分で出力パルスを活性化して、前記出力パルスの活性化期間の間、前記第１の電流源がオンし、前記コンパレータの前記出力パルスの非活性化期間の間、前記第１の電流源はオフする、ことを特徴とする請求項８乃至１０のいずれか１項に記載のシンクチップクランプ方法。
【請求項１２】
前記コンパレータの出力パルスの活性化期間をＴ１、前記パルス発生回路からのパルスの個数をＮ（Ｎは１又は２以上の所定の整数）、前記パルスの活性化期間をＴ２、前記第１の電流源の電流をＩ１、第２の電流源の電流をＩ２としたとき、Ｉ１×Ｔ１＝Ｎ×Ｉ２×Ｔ２の関係が成り立つ、ことを特徴とする請求項８又は９記載のシンクチップクランプ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビセット等のアナログビデオ信号を扱う機器に用いられるシンクチップクランプ回路と方法に関する。
【背景技術】
【０００２】
テレビセットなどのアナログビデオ信号処理回路においては、アナログビデオ信号（複合映像信号：コンポジットビデオ信号）の処理が正しく行えるように、入力部において、アナログビデオ信号に重畳する直流電圧を適切な値にするよう調整する必要がある。そのため、アナログビデオ信号処理回路の入力部では、アナログビデオ信号にもともと重畳していた直流電圧をクランプ容量によりカットした後、シンクチップクランプ回路により、再度、重畳する直流電圧を適切な値に調整することが行われている。
【０００３】
図５は、シンクチップクランプ回路の典型的な構成の一例を示す図である（関連技術の説明のため、本発明者が作成した）。図５に示す構成においては、アナログビデオ入力端子（映像信号入力端子）１０１は、クランプ容量１０２の一端に接続され、クランプ容量１０２の他端はコンパレータ１０５の入力端子に接続される。さらに、コンパレータ１０５の入力端子と電源ＶＤＤ間には、電流源１０４が接続され、コンパレータ１０５の入力端子と接地（ＧＮＤ）間には、定電流回路１０３が接続されている。コンパレータ１０５の入力端子からシンクチップクランプ出力１０７が取り出される。電流源１０４は、コンパレータ１０５の出力によって電流出力がオン・オフ可御される。電流源１０４はクランプ容量１０２を充電し、定電流回路１０３はクランプ容量１０２を放電する。コンパレータ１０５は差動回路から構成される電圧比較回路よりなり、反転入力端子を図５のコンパレータ１０５の入力端子とし、クランプ容量１０２、電流源１０４、定電流回路１０３の接続点に接続され、非反転入力端子には、シンクチップクランプ電圧Ｅ１（不図示）が入力され、反転入力端子電圧が非反転入力端子電圧よりも低いとき、例えばＨｉｇｈ電位を出力し、反転入力端子電圧が非反転入力端子電圧以上のとき、Ｌｏｗ電位を出力する。なお、図５の構成は、例えば特許文献１の図３の構成に対応しており、図５のクランプ容量１０２、コンパレータ１０５、電流源１０４、定電流回路１０３は、特許文献１の図３の入力カップリングコンデンサ５、差動増幅回路２、ダイオード３、電流源（放電電流）６に対応し、シンクチップクランプ電圧Ｅ１は、特許文献１の図３のＶｃに、それぞれ概略対応している。
【０００４】
図６は、図５のシンクチップクランプ回路の各部の動作波形を示す図である（関連技術の説明のため、本発明者が作成した）。図６（ａ）のアナログビデオ入力２０１（図５の端子１０１の波形）は、同期信号部分２０２と輝度信号部分２０３を含んでいる。
【０００５】
図５のコンパレータ１０５は、図６（ａ）のアナログビデオ入力２０１を受けるクランプ容量１０２の端子電圧を入力し、この端子電圧をシンクチップクランプ電圧Ｅ１と比較し、シンクチップクランプ電圧Ｅ１よりも下がると、パルスを出力して、電流源１０４をオンさせ、クランプ容量１０２を充電し、シンクチップクランプ出力１０７がシンクチップクランプ電圧Ｅ１よりも低くならないようにする。すなわち、アナログビデオ入力２０１の同期信号部分２０２に相当する期間のパルスをコンパレータ出力２０６（図６（ｃ））として電流源１０４へ出力し、電流源１０４は、１水平走査期間Ｔｈ内の同期信号部分２０２に相当する期間Ｔ１において、電流値Ｉ１の電流を電流源出力２０８として、コンパレータ１０５の入力へ帰還する。
【０００６】
定電流回路１０３は、電流値がＩ４の定電流を、定電流回路出力２０９として、コンパレータ１０５の入力へ供給し、クランプ容量１０２を放電する。
【０００７】
このように、電流源１０４の出力として帰還される電流源出力２０８（図６（ｄ））は、コンパレータ１０５の入力に接続されたクランプ容量１０２への充電を行い、定電流回路１０３の出力である定電流回路出力２０９（図６（ｅ））は、コンパレータ１０５の入力に接続されたクランプ容量１０２の放電を行う。これにより、クランプ容量１０２で平滑化されて、ほぼ一定の直流電圧を生成する。
【０００８】
クランプ容量１０２で生成された直流電圧は、クランプ容量１０２を介して与えられるアナログビデオ入力１０１に重畳されて、シンクチップクランプ出力２０４として出力される。
【０００９】
シンクチップクランプ出力２０４の同期信号部分２０２の電圧は、コンパレータ１０５により制御される電流源１０４の出力である電流源出力２０８の出力電流の値Ｉ１により、シンクチップクランプ電圧Ｅ１と等しくなるように調整される。
【００１０】
このとき、１水平走査期間Ｔｈ内において、クランプ容量１０２を充電する電流源１０４の出力と、クランプ容量１０２を放電する定電流回路１０３の出力から供給される電荷とは等しくなるので、電流源１０４の出力電流Ｉ１は、その出力パルスの幅Ｔ１、定電流回路１０３の出力電流値Ｉ４、および、１水平走査期間Ｔｈにより、下記の式が成り立つように帰還される。
【００１１】
Ｉ１＝Ｉ４×Ｔｈ／Ｔ１                                  （１）
【００１２】
図７は、図５の定電流回路１０３の回路構成の一例を示す図である。図７を参照すると、定電流回路１０３は、ソースが接地され、ゲート・ソース間に定電圧ＶＧが印加されるＮチャネルＭＯＳトランジスタＭ１からなり、そのドレインが、図５のコンパレータ１０５の入力端子とクランプ容量１０２と電流源１０４の接続点（したがって、シンクチップクランプ出力１０７）に接続されている。ＮチャネルＭＯＳトランジスタＭ１のドレイン電流が定電流Ｉ４として出力され、クランプ容量１０２を放電する。ＮチャネルＭＯＳトランジスタＭ１のゲートに印加される定電圧ＶＧは不図示の定電圧源回路（バイアス回路）から供給される。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平７−４６４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
以下に本発明による関連技術の分析を与える。
【００１５】
図８は、図７の定電流回路１０３のＮチャネルＭＯＳトランジスタＭ１の動作点を示す図である。ＮチャネルＭＯＳトランジスタＭ１のドレイン電流Ｉ４はドレイン・ソース間電圧が低下し０Ｖに近づく領域では一定の値とはならず、低下する。このことは、ドレイン・ソース間電圧が０Ｖに近づく領域では、定電流回路１０３の出力の特性が低い抵抗値となることを示す。この領域（ドレイン・ソース間電圧が０Ｖに近づく領域）では、クランプ容量１０２と定電流回路１０３の出力抵抗が等価的にハイパスフィルタを形成し、シンクチップクランプ出力１０７の波形に歪を生ずることになる。
【００１６】
そこで、これ（歪の発生）を避けるために、図７の定電流回路１０３のＮチャネルＭＯＳトランジスタＭ１のドレイン・ソース間に印加されるシンクチップクランプ電圧Ｅ１は、図８に示すように、ドレイン電流が値Ｉ４でほぼ一定となる値に設定される。
【００１７】
このように、図５のシンクチップクランプ回路では、定電流回路１０３としてドレインを出力としたＮチャネルＭＯＳトランジスタＭ１を用いているため、ＮチャネルＭＯＳトランジスタＭ１のドレイン・ソース間電圧を、ドレイン電流が定電流特性を示す値に設定する必要がある。すなわち、ＮチャネルＭＯＳトランジスタＭ１のドレイン・ソース間電圧が最低となるシンクチップクランプ電圧Ｅ１は、接地電位よりも高い値に設定する必要がある。
【００１８】
このため、シンクチップクランプが受けられるアナログビデオ入力の振幅は、シンクチップクランプ電圧Ｅ１の値の分だけ減少することになり、特に、１．０Ｖ以下の低い電源電圧で動作させる場合には、アナログビデオ入力の標準的な振幅である１．０Ｖｐｐの信号を受けることは困難である。
【課題を解決するための手段】
【００１９】
本発明は、上記問題点の１つ又は複数を解決しようとするものであり、概略以下の構成とされる。
【００２０】
本発明によれば、映像信号をクランプ容量を介して入力端子に入力、前記入力端子電圧を所定のシンクチップクランプ電圧と比較し、比較結果を出力するコンパレータと、前記クランプ容量と前記コンパレータの入力端子の接続点と、第１の電源間に接続され、前記コンパレータの出力パルスにより制御される第１の電流源と、前記コンパレータの出力パルスの活性化期間が終了した後、所定の遅延時間経過後、少なくとも１つのパルスを発生するパルス発生回路と、前記クランプ容量と前記コンパレータの入力端子の接続点と、第２の電源間に接続され、前記パルス発生回路の出力パルスにより制御される第２の電流源と、を備えたシンクチップクランプ回路が提供される。
【００２１】
本発明によれば、映像信号をクランプ容量を介してコンパレータ入力に入力し、前記コンパレータで前記入力端子電圧を所定のシンクチップクランプ電圧と比較し、
前記クランプ容量と前記コンパレータの入力端子の接続点と、第１の電源間に接続された第１の電流源は前記コンパレータの出力パルスにより制御され、
前記コンパレータの出力パルスの活性化期間が終了した後、所定の遅延時間経過後、パルス発生回路により、少なくとも１つのパルスを発生し、
前記クランプ容量と前記コンパレータの入力端子の接続点と、第２の電源間に接続される第２の電流源を、前記パルス発生回路の出力パルスにより制御するシンクチップクランプ方法が提供される。
【発明の効果】
【００２２】
本発明によれば、シンクチップクランプ電圧を、定電流回路において定電流特性が得られない接地電圧以下に設定することを可能とし、シンクチップクランプが受けられるアナログビデオ入力の振幅を拡大することができる。本発明によれば、例えば１．０Ｖ以下の低電源電圧で動作時に、シンクチップクランプが受けられるアナログビデオ入力の振幅を１．０Ｖｐｐとすることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施の形態のシンクチップクランプ回路の構成を示す図である。
【図２】本発明の第１の実施の形態のシンクチップクランプ回路の動作を説明のためのタイミング波形図である。
【図３】本発明の第２の実施の形態のシンクチップクランプ回路の動作を説明するためのタイミング波形図である。
【図４】本発明の第１、第２の実施の形態のシンクチップクランプ回路を比較して説明するためのタイミング波形図である。
【図５】シンクチップクランプ回路の典型的な構成を示す図である。
【図６】図５シンクチップクランプ回路の動作説明のための波形図である。
【図７】図１、図５のシンクチップクランプ回路の定電流回路の回路構成の一例を示す図である。
【図８】図７の定電流回路の動作特性の一例を示す図である。
【発明を実施するための形態】
【００２４】
本発明によれば、アナログビデオ入力（入力映像信号）をクランプ容量を介して入力端子に受け、該入力端子電圧をシンクチップクランプ電圧と比較して出力するコンパレータと、コンパレータ出力で制御され電流をコンパレータ入力へ帰還する電流源と、コンパレータ出力パルスの後縁エッジから遅延したパルスを発生するパルス発生回路と、パルス発生回路出力により制御され、定電流をコンパレータ入力に出力する定電流回路とを備え、コンパレータの該入力端子電圧（定電流源回路の出力電圧）がシンクチップクランプ電圧まで低下する期間の定電流出力を０として、定電流回路の出力抵抗を高い値に維持できるようにしている。このため、シンクチップクランプ電圧を接地電位以下に設定した場合にも、クランプ容量と定電流回路の出力抵抗からなる等価的なハイパスフィルタによって生ずる、アナログビデオ入力波形の歪の発生を回避できる。これにより、シンクチップクランプ電圧を接地電位以下に設定することができ、シンクチップクランプが受けられるアナログビデオ信号の振幅を拡大することができる。
【００２５】
＜第１の実施の形態＞
本発明の実施の形態について説明する。図１は、本発明の第１の実施の形態のシンクチップクランプ回路の構成を示す図である。なお、図１において、図５と同一の要素には、同一の参照符号を付し、重複を回避するため、同一部分の説明は適宜省略する。
【００２６】
図１を参照すると、本発明の第１の実施の形態のシンクチップクランプ回路は、図１の構成に、さらに、コンパレータ１０５の出力を受ける第１のパルス発生回路１０６と、第１のパルス発生回路１０６の出力を受けて定電流を出力する定電流回路１０３を備えている。定電流回路１０３は例えば図７の構成とされ、ＮチャネルＭＯＳトランジスタＭ１のゲートに第１のパルス発生回路１０６の出力が接続される。
【００２７】
次に、本実施形態のシンクチップクランプ回路の動作について説明する。図２は、図１に示した第１の実施の形態の各部の動作波形を示す図である。
【００２８】
アナログビデオ入力２０１は、同期信号部分２０２と輝度信号部分２０３を含んでいる。
【００２９】
コンパレータ１０５は、クランプ容量１０２を介して受けたアナログビデオ入力２０１とシンクチップクランプ電圧Ｅ１を比較して、同期信号部分２０２に相当する期間のパルス（例えばＨｉｇｈパルス）を、コンパレータ出力２０６として、電流源１０４、および、第１のパルス発生回路１０６に出力する。
【００３０】
電流源１０４は、１水平走査期間Ｔｈ内の同期信号部分２０２に相当する期間Ｔ１において、電流値Ｉ１の電流を電流源出力２０８としてコンパレータ１０５の入力へ帰還する。
【００３１】
第１のパルス発生回路１０６は、例えばコンパレータ出力２０６のパルスの後縁エッジ（立下り）から遅延時間Ｔｄだけ遅れて立ち上がるパルス（ワンショットパルス）を発生して、定電流回路１０３に出力する。第１のパルス発生回路１０６は、コンパレータ１０５から出力されるパルスを入力し時間Ｔｄ遅延させ、該パルスをＴｄ遅延させた信号のＨｉｇｈからＬｏｗへの遷移時点から所定パルス幅のワンショットパルス（Ｈｉｇｈパルス）を生成する。
【００３２】
定電流回路１０３は、第１のパルス発生回路１０６の出力であるパルス発生回路出力２０７のパルスに対応して、時間幅Ｔ２で電流値Ｉ２の定電流パルスを、コンパレータ１０５の入力に出力し、パルス発生回路出力２０７の出力パルスが出力されない期間は、定電流回路出力２０９の出力電流を０にする。
【００３３】
電流源１０４の出力として帰還される電流源出力２０８と、定電流回路１０３の出力である定電流回路出力２０９は、コンパレータ１０５の入力に接続されたクランプ容量１０２への充放電を行い、クランプ容量１０２で平滑化されてほぼ一定の直流電圧を生成する。
【００３４】
クランプ容量１０２で生成された直流電圧は、クランプ容量１０２を介して与えられるアナログビデオ入力波形２０１に重畳されて、シンクチップクランプ出力２０４として出力される。
【００３５】
シンクチップクランプ出力２０４の同期信号部分の電圧は、コンパレータ１０５により制御される電流源１０４の出力である電流源出力２０８の出力電流の値Ｉ１により、シンクチップクランプ電圧Ｅ１と等しくなるように調整される。
【００３６】
このとき、１水平走査期間Ｔｈ内において、クランプ容量１０２を充電する電流源１０４の出力と、クランプ容量１０２を放電する定電流回路１０３の出力から供給される電荷は、等しくなるので、電流源１０４の出力電流Ｉ１は、電流源１０４出力電流パルスの幅Ｔ１、および、定電流回路１０３の出力電流値Ｉ２とその出力パルス幅Ｔ２により、下記の式が成り立つように帰還される。
【００３７】
Ｉ１＝Ｉ２×Ｔ２／Ｔ１            （２）
【００３８】
定電流回路１０３は、第１のパルス発生回路１０６のパルス発生回路出力２０７により、アナログビデオ入力２０１の同期信号部分２０２に相当する期間においては、出力電流を０にするよう制御される。アナログビデオ入力２０１の同期信号部分２０２に相当する期間においては、第１のパルス発生回路１０６のパルス発生回路出力２０７がＬｏｗレベルであるため、定電流回路１０３を構成するＮチャネルＭＯＳトランジスタＭ１（図７参照）のゲート・ソース間電圧は０Ｖとされ、ＮチャネルＭＯＳトランジスタＭ１はオフ状態とされる。定電流回路１０３を構成するＮチャネルＭＯＳトランジスタ（図７のＭ１）は、ドレイン・ソース間電圧が０Ｖに近づくアナログビデオ入力波形２０１の同期信号部分２０２においてドレイン電流が０、つまり、カットオフされるので、定電流回路１０３の出力抵抗は実質的に無限大となり（出力抵抗＝ドレイン・ソース間電圧／ドレイン電流、ドレイン電流が０で出力抵抗は無限大）、常に高い抵抗値に保つことができる。
【００３９】
本発明の第１の実施の形態のシンクチップクランプ回路においては、コンパレータ出力１０５によりパルスを発生する第１のパルス発生回路１０６と、第１のパルス発生回路１０６により制御されコンパレータ１０５の入力に帰還する定電流回路１０３を備え、第１のパルス発生回路１０６の出力パルスをコンパレータ１０５の出力パルスより遅延させることにより、定電流回路１０３の出力が、シンクチップクランプ電圧付近の値となる期間において、定電流回路１０３の動作を停止させる。このようにすることで、アナログビデオ入力の振幅を拡大するために、シンクチップクランプ電圧を０Ｖ付近、または、負の電圧に設定した場合においても、定電流回路１０３の出力抵抗を高い値に維持することができ、クランプ容量１０２と定電流回路１０３の出力抵抗からなる等価的なハイパスフィルタによって生ずる、アナログビデオ入力波形の歪の発生を回避できる。
【００４０】
＜第２の実施の形態＞
次に、本発明の第２実施の形態のシンクチップクランプ回路について説明する。本発明の第２の実施の形態にかかるシンクチップクランプは、第１の実施の形態における第１のパルス発生回路１０６を、コンパレータ１０５の出力を受けて、コンパレータ１０５の出力パルスの立下りから遅延時間Ｔｄだけ遅れて立ち上がるＮ個のパルス列を発生するパルス発生回路に置き換えたものである。図３は、本発明の第２の実施の形態のシンクチップクランプ回路の動作波形を示す図である。
【００４１】
パルス発生回路出力２０７は、コンパレータ出力２０６の立下りから遅延時間Ｔｄ遅れて、１水平走査期間Ｔｈ内の残りの期間内に、Ｎ個のパルス列（図３（ｄ））を発生して、定電流回路１０３に出力する。図１の第１のパルス発生回路１０６は、前記第１の実施の形態では、コンパレータ１０５から出力されるパルスの立下りから遅延時間Ｔｄ遅れてワンショットパルス（図２（ｄ）参照）を出力したが、本実施例では、コンパレータ１０５から出力されるパルスの立下りから遅延時間Ｔｄ遅れて活性化され、所定期間の間、Ｎ個の連続パルスからなるパルス列を生成するパルス列発生回路として構成されている。
【００４２】
定電流回路１０３は、パルス発生回路出力２０７のパルス（図３（ｄ））に対応して、幅Ｔ３で電流値Ｉ３のＮ個の定電流パルスをコンパレータ１０５の入力に出力し、パルス発生回路出力２０７の出力パルスがない期間は、定電流回路出力２０９の出力電流を０にする。
【００４３】
電流源１０４の出力として帰還される電流源出力２０８（図３（ｅ））と、定電流回路１０３の出力である定電流回路出力２０９（図３（ｆ））は、コンパレータ１０５の入力に接続されたクランプ容量１０２への充放電を行い、クランプ容量１０２で平滑化されてほぼ一定の直流電圧を生成する。クランプ容量１０２で生成した直流電圧は、クランプ容量を介して与えられるアナログビデオ入力波形２０１に重畳されて、シンクチップクランプ出力２０４として出力される。
【００４４】
シンクチップクランプ出力２０４の同期信号部分２０２の電圧は、コンパレータ１０５により制御される電流源１０４の出力である電流源出力２０８の出力電流の値Ｉ１により、シンクチップクランプ電圧Ｅ１と等しくなるように調整される。
【００４５】
このとき、１水平走査期間Ｔｈ内において、クランプ容量を充電する電流源１０４の出力と、クランプ容量１０２を放電する定電流回路１０３の出力から供給される電荷は、等しくなるので、電流源１０４の出力電流Ｉ１は、その出力パルスの幅Ｔ１、および、定電流回路１０３の出力電流値Ｉ３、出力パルス幅Ｔ３（パルス発生回路出力２０７のパルス幅と等しい）、およびパルスの数Ｎについて、以下の式が成り立つように帰還される。
【００４６】
Ｉ１＝Ｎ×Ｉ３×Ｔ３／Ｔ１            （３）
【００４７】
定電流回路１０３は、パルス発生回路出力２０７により、アナログビデオ入力２０１の同期信号部分２０２に相当する期間においては、出力電流を０にするよう制御される。定電流回路１０３を構成するＮチャネルＭＯＳトランジスタＭ１（図７参照）は、ドレイン・ソース間電圧が０Ｖに近づくアナログビデオ入力波形２０１の同期信号部分２０２において、ドレイン電流が０、つまりカットオフされるので、定電流回路１０３の出力抵抗は実質的に無限大となり、常に高い抵抗値に保つことができる。
【００４８】
以上のことから、本発明の第２の実施の形態のシンクチップクランプ回路においても、アナログビデオ入力の振幅を拡大するために、シンクチップクランプ電圧を０Ｖ付近、または、負の電圧に設定した場合においても、定電流回路１０３の出力抵抗を高い値に維持することができ、クランプ容量と定電流回路の出力抵抗からなる等価的なハイパスフィルタによって生ずる、アナログビデオ入力波形（シンクチップクランプ出力波形）の歪の発生を回避できる。
【００４９】
図４は、本発明の第１、第２の実施の形態のシンクチップクランプ回路における、シンクチップクランプ出力波形を示す図である。
【００５０】
図４において、４０１は、前記第１の実施の形態のシンクチップクランプ出力波形であり、４０２は、前記第２の実施の形態のシンクチップクランプ出力波形である。
【００５１】
本発明の第２の実施の形態のシンクチップクランプでは、パルス発生回路は、コンパレータの出力パルスの立下りから、遅延時間Ｔｄだけ遅れて立ち上がる、Ｎ個のパルス列を発生する構成とされている。このため、本発明の第２の実施の形態では、前記第１の実施の形態のシンクチップクランプ出力波形４０１において生じる、クランプ容量１０２の放電に伴う輝度信号部分の電圧の変動を、シンクチップクランプ出力波形４０２のように、輝度信号部分の全体に分散できる。これにより、シンクチップクランプ出力における、定電流回路１０３によるクランプ容量１０２の放電動作による電位変動を、目立ちにくくすることができる。
【００５２】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００５３】
１０１  アナログビデオ入力
１０２  クランプ容量
１０３  定電流回路
１０４  電流源
１０５  コンパレータ
１０６  パルス発生回路
１０７  シンクチップクランプ出力
２０１  アナログビデオ入力波形
２０２  同期信号部分
２０３  輝度信号部分
２０４  シンクチップクランプ出力波形
２０５  接地電位
２０６  コンパレータ出力
２０７  パルス発生回路出力
２０８  電流源出力
２０９  定電流回路出力
４０１  実施の形態１におけるシンクチップクランプ出力波形
４０２  実施の形態２におけるシンクチップクランプ出力波形
Ｔｄ  遅延時間
Ｔ１  電流源出力のパルス幅
Ｉ１  電流源出力の電流値
Ｔ２  定電流回路出力のパルス幅
Ｉ２  定電流回路出力の電流値
Ｔ３  定電流回路出力のパルス幅
Ｉ３  定電流回路出力の電流値
Ｔｈ  １水平走査期間
Ｉ４  定電流回路出力の電流値
Ｎ  パルス発生回路のパルスの数
ＶＤＤ  電源
Ｅ１  シンクチップクランプ電圧
Ｍ１  ＮチャネルＭＯＳトランジスタ
ＶＧ  ゲート・ソース間電圧
【図１】
2011004071.tif 000003
【図２】
2011004071.tif 000004
【図３】
2011004071.tif 000005
【図４】
2011004071.tif 000006
【図５】
2011004071.tif 000007
【図６】
2011004071.tif 000008
【図７】
2011004071.tif 000009
【図８】
2011004071.tif 000010