(57)【要約】【課題】消費電力を低減しつつ、同極性の画素の連続数が少なくなるように駆動可能であり、画像データに応じた電位の出力順序を画像データの入力順から変更する必要がない液晶表示装置を提供する。【解決手段】液晶表示パネル２の奇数行の画素電極２１は、画素電極の左側に配置されたソースラインに接続される。また、偶数行の画素電極２１は、画素電極の右側に配置されたソースラインに接続される。電位設定部１１は、各電位出力端Ｄ１〜Ｄｎから、コモン電極電位ＶＣＯＭより高い電位とＶＣＯＭより低い電位とを電位出力端の配置順に交互に出力する。また、選択期間毎に、ＶＣＯＭより高い電位出力とＶＣＯＭより低い電位出力とを切り替える。スイッチ部１２は、入力端Ｉｋを出力端Ｏｋ，Ｏｋ＋１のいずれに接続させるのかを、選択期間毎に切り替える。【選択図】図１
2011107679.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス方式の液晶表示パネルと、
前記液晶表示パネルを駆動する駆動装置とを備え、
前記液晶表示パネルは、
コモン電極と、
マトリクス状に配置された複数の画素電極と、
画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインとを備え、
画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続され、
前記駆動装置は、
入力された画素値に応じた電位を出力する電位出力端を複数個有し、コモン電極電位より高い電位とコモン電極電位より低い電位とを電位出力端の配置順に交互に出力するように各電位出力端から電位を出力する電位出力手段と、
複数の入力端と、前記複数の入力端より１個多いスイッチ出力端とを有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、入力端数をｎとし、ｋを１からｎまでの各値としたときに、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるスイッチ手段とを備え、
前記液晶表示パネルの各ソースラインはスイッチ手段の対応するスイッチ出力端に接続され、
電位出力手段は、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、個々の電位出力端におけるコモン電極電位より高い電位の出力とコモン電極電位より低い電位の出力とを切り替え、
スイッチ手段は、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、各入力端に接続させるスイッチ出力端を切り替え、
電位出力手段は、１行の選択期間内で、各電位出力端から、それぞれの電位出力端に対応する画素値に応じた電位の出力を継続する
ことを特徴とする液晶表示装置。
【請求項２】
電位出力手段の個々の電位出力端の電位をコモン電極電位より高くするか低くするかを制御する第１制御信号と、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるかを指示する第２制御信号を出力する制御手段を備え、
電位出力手段は、第１制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替え、
スイッチ手段は、第２制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のどちらに接続させるのかを切り替え、
制御手段は、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、第１制御信号および第２制御信号のレベルを切り替える
請求項１に記載の液晶表示装置。
【請求項３】
制御手段は、
第１制御信号をハイレベルにしたときに第２制御信号もハイレベルとし、第１制御信号をローレベルにしたときに第２制御信号もローレベルとする制御信号出力態様と、第１制御信号をローレベルにしたときに第２制御信号をハイレベルとし、第１制御信号をハイレベルにしたときに第２制御信号をローレベルとする制御信号出力態様とをフレーム毎に切り替える
請求項２に記載の液晶表示装置。
【請求項４】
制御手段は、選択期間の切り替え時に、電位出力手段の電位出力端からの出力をハイインピーダンス状態とし、前記電位出力端の出力がハイインピーダンス状態となっている間に、第２制御信号のレベルを切り替える
請求項２または請求項３に記載の液晶表示装置。
【請求項５】
電位出力手段の個々の電位出力端の電位をコモン電極電位より高くするか低くするかを制御する第１制御信号を出力し、フレームの開始を電位出力手段に通知する制御手段を備え、
電位出力手段は、
入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるかを指示する第２制御信号を出力し、
第１制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替え、
スイッチ手段は、第２制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のどちらに接続させるのかを切り替え、
制御手段は、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、第１制御信号のレベルを切り替え、
電位出力手段は、フレームの開始を通知された場合に、第２制御信号を制御することによって入力端Ｉｋをスイッチ出力端Ｏｋに接続させ、その後、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、第２制御信号のレベルを切り替える
請求項１に記載の液晶表示装置。
【請求項６】
制御手段は、第２制御信号がハイレベルになるときに第１制御信号をハイレベルにし、第２制御信号がローレベルになるときに第１制御信号をローレベルにする制御信号出力態様と、第２制御信号がハイレベルになるときに第１制御信号をローレベルにし、第２制御信号がローレベルになるときに第１制御信号をハイレベルにする制御信号出力態様とをフレーム毎に切り替える
請求項５に記載の液晶表示装置。
【請求項７】
制御手段は、選択期間の切り替え時に、電位出力手段の電位出力端からの出力をハイインピーダンス状態とし、
電位出力手段は、前記電位出力端からの出力がハイインピーダンス状態となっているときに、第２制御信号のレベルを切り替える
請求項５または請求項６に記載の液晶表示装置。
【請求項８】
画素電極の１行毎に一つのグループとし、奇数番目の行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目の行の画素電極は、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続される
請求項１から請求項７のうちのいずれか１項に記載の液晶表示装置。
【請求項９】
駆動装置を複数備え、
各駆動装置のスイッチ手段が並べて配置され、
隣り合う２つのスイッチ手段における左側のスイッチ手段の右端のスイッチ出力端と右側のスイッチ手段の左端のスイッチ出力端は、共通のソースラインに接続される
請求項１から請求項８のうちのいずれか１項に記載の液晶表示装置。
【請求項１０】
電位出力手段は、垂直帰線期間中に、各電位出力端の出力電位を、電位出力端から出力される最大電位と最小電位の間の電位に設定する
請求項１から請求項９のうちのいずれか１項に記載の液晶表示装置。
【請求項１１】
電位出力手段は、垂直帰線期間中に、隣り合う２つずつの電位出力端の組で電位出力端同士を短絡させる
請求項１から請求項１０のうちのいずれか１項に記載の液晶表示装置。
【請求項１２】
液晶パネルは、行毎に同じ並びでＲ，Ｇ，Ｂの画素を配置する
請求項１から請求項１１のうちのいずれか１項に記載の液晶表示装置。
【請求項１３】
液晶パネルは、所定数の連続する行で、行毎に異なる並びでＲ，Ｇ，Ｂの画素を配置し、前記所定数の連続する行のＲ、Ｇ、Ｂの配置パターンを繰り返す
請求項１から請求項１１のうちのいずれか１項に記載の液晶表示装置。
【請求項１４】
液晶パネルは、個々の行毎に、Ｒ，Ｇ，Ｂのいずれか１種類の画素のみを配置する
請求項１から請求項１１のうちのいずれか１項に記載の液晶表示装置。
【請求項１５】
アクティブマトリクス方式の液晶表示パネルと、
前記液晶表示パネルを駆動する駆動装置とを備え、
前記液晶表示パネルは、
コモン電極と、
マトリクス状に配置された複数の画素電極と、
画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインとを備え、
画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続され、
前記駆動装置は、
１行分の各画素値に応じた各データが入力され、入力されたデータをアナログ電圧に変換し、変換後の電位を出力するＤ−Ａコンバータであって、当該Ｄ−Ａコンバータに入力される第１制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し、左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し、左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替えるＤ−Ａコンバータと、
画素電極の左側のソースラインを用いて画素電極の電位を設定するのか、画素電極の右側のソースラインを用いて画素電極の電位を設定するのかを切り替えるためのスイッチ手段であって、駆動対象となる画素列の数をｍとすると、ｍ個の入力端と、ｍ＋１個のスイッチ出力端を有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、ｋを１からｍまでの各値としたときに、当該スイッチ手段に入力される第２制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋに接続させるのか、入力端Ｉｋをスイッチ出力端Ｏｋ＋１に接続させるのかを切り替えるスイッチ手段とを有する
ことを特徴とする液晶表示装置。
【請求項１６】
前記駆動装置にボルテージフォロワをさらに有し、
前記第２制御信号がハイレベルであるかローレベルであるかに応じて、前記ボルテージフォロワの左端の電位出力端からの出力をハイインピーダンス状態とするか、前記ボルテージフォロワの右端の電位出力端からの出力をハイインピーダンス状態とする
請求項１５に記載の液晶表示装置。
【請求項１７】
駆動装置を複数備え、
隣り合う２つの駆動装置の左側の駆動装置の右端の電位出力端と右側の駆動装置の左端の電位出力端は、共通のソースラインに接続される
請求項１５に記載の液晶表示装置。
【請求項１８】
Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値を同時に読み込み、保持する第１ラッチ手段と、
前記第１ラッチ手段に対して、Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタと、
前記第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段と、
ｍ＋１個のデータ入力端とｍ＋１個のデータ出力端を有し、前記データ入力端から入力されたデータに対してレベルシフトを行い前記データ出力端から出力するレベルシフト手段と、
ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、前記電位入力端から入力された電位と等電位の電位を前記電位出力端から出力するボルテージフォロワとを備え、
前記第２ラッチ手段は、１行分のｍ個の画素の画素値に応じたデータを出力するｍ個のデータ出力端を有し、
Ｄ−Ａコンバータは、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、
前記第２ラッチ手段のデータ出力端は、スイッチ手段の入力端と一対一に接続され、
前記スイッチ手段のスイッチ出力端は、前記レベルシフト手段のデータ入力端と一対一に接続され、
前記レベルシフト手段のデータ出力端は、前記Ｄ−Ａコンバータのデータ入力端と一対一に接続され、
前記Ｄ−Ａコンバータの電位出力端は、前記ボルテージフォロワの電位入力端と一対一に接続され、
前記ボルテージフォロワの電位出力端は、液晶表示パネルのソースラインに接続され、
第１制御信号のレベルは、フレーム毎に交互に切り替えられ、
第２制御信号のレベルは、グループに属する各行が全て選択される毎に、交互に切り替えられる
請求項１５に記載の液晶表示装置。
【請求項１９】
Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値を同時に読み込み、保持する第１ラッチ手段と、
前記第１ラッチ手段に対して、Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタと、
前記第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段と、
ｍ個のデータ入力端とｍ個のデータ出力端を有し、前記データ入力端から入力されたデータに対してレベルシフトを行い前記データ出力端から出力するレベルシフト手段と、
ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、前記電位入力端から入力された電位と等電位の電位を前記電位出力端から出力するボルテージフォロワとを備え、
前記第２ラッチ手段は、１行分のｍ個の画素の画素値に応じたデータを出力するｍ個のデータ出力端を有し、
Ｄ−Ａコンバータは、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、
前記第２ラッチ手段のデータ出力端は、前記レベルシフト手段のデータ入力端と一対一に接続され、
前記レベルシフト手段のデータ出力端は、スイッチ手段の入力端と一対一に接続され、
前記スイッチ手段のスイッチ出力端は、前記Ｄ−Ａコンバータのデータ入力端と一対一に接続され、
前記Ｄ−Ａコンバータの電位出力端は、前記ボルテージフォロワの電位入力端に接続され、
前記ボルテージフォロワの電位出力端は、液晶表示パネルのソースラインに接続され、
第１制御信号のレベルは、フレーム毎に交互に切り替えられ、
第２制御信号のレベルは、グループに属する各行が全て選択される毎に、交互に切り替えられる
請求項１５に記載の液晶表示装置。
【請求項２０】
Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値を同時に読み込み、保持する第１ラッチ手段と、
前記第１ラッチ手段に対して、Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタと、
前記第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段と、
ｍ個のデータ入力端とｍ個のデータ出力端を有し、前記データ入力端から入力されたデータに対してレベルシフトを行い前記データ出力端から出力するレベルシフト手段と、
ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、前記電位入力端から入力された電位と等電位の電位を前記電位出力端から出力するボルテージフォロワとを備え、
前記第２ラッチ手段は、１行分のｍ個の画素の画素値に応じたデータを出力するｍ個のデータ出力端を有し、
Ｄ−Ａコンバータは、ｍ個のデータ入力端と、ｍ個の電位出力端とを有し、
前記第２ラッチ手段のデータ出力端は、前記レベルシフト手段のデータ入力端と一対一に接続され、
前記レベルシフト手段のデータ出力端は、前記Ｄ−Ａコンバータのデータ入力端と一対一に接続され、
前記Ｄ−Ａコンバータの電位出力端は、スイッチ手段の入力端と一対一に接続され、
前記スイッチ手段のスイッチ出力端は、前記ボルテージフォロワの電位入力端と一対一に接続され、
前記ボルテージフォロワの電位出力端は、液晶表示パネルのソースラインに接続され、
第１制御信号および第２制御信号のレベルは、グループに属する各行が全て選択される毎に、交互に切り替えられ、
一のフレーム内で、第２制御信号がハイレベルのときに第１制御信号もハイレベルとなり、第２制御信号がローレベルのときに第１制御信号もハイレベルとなり、前記一のフレームの次のフレームでは、第２制御信号がハイレベルのときに第１制御信号はローレベルとなり、第２制御信号がローレベルのときに第１制御信号はハイレベルとなる
請求項１５に記載の液晶表示装置。
【請求項２１】
Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値を同時に読み込み、保持する第１ラッチ手段と、
前記第１ラッチ手段に対して、Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタと、
前記第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段と、
ｍ＋１個のデータ入力端とｍ＋１個のデータ出力端を有し、前記データ入力端から入力されたデータに対してレベルシフトを行い前記データ出力端から出力するレベルシフト手段と、
ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、前記電位入力端から入力された電位と等電位の電位を前記電位出力端から出力するボルテージフォロワとを備え、
前記第１ラッチ手段は、前記第２ラッチ手段に画素値を読み込ませるための画素値出力端をｍ個有し、
前記第２ラッチ手段は、前記第１ラッチ手段から画素値を読み込むためのｍ＋１個のデータ読み込み端子と、１行分の画素の画素値に応じたデータを出力するためのｍ＋１個のデータ出力端とを有し、
Ｄ−Ａコンバータは、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、
前記第１ラッチ手段の画素値出力端は、スイッチ手段の入力端と一対一に接続され、
前記スイッチ手段のスイッチ出力端は、前記第２ラッチ手段のデータ読み込み端子と一対一に接続され、
前記第２ラッチ手段のデータ出力端は、前記レベルシフト手段のデータ入力端と一対一に接続され、
前記レベルシフト手段のデータ出力端は、前記Ｄ−Ａコンバータのデータ入力端と一対一に接続され、
前記Ｄ−Ａコンバータの電位出力端は、前記ボルテージフォロワの電位入力端と一対一に接続され、
前記ボルテージフォロワの電位出力端は、液晶表示パネルのソースラインに接続され、
第１制御信号のレベルは、フレーム毎に交互に切り替えられ、
第２制御信号のレベルは、グループに属する各行が全て選択される毎に、交互に切り替えられる
請求項１５に記載の液晶表示装置。
【請求項２２】
駆動対象となる画素列の数ｍは３の倍数であり、
画素値の読み込みを指示するデータ読み込み指示信号の入力端と、前記入力端にデータ読み込み指示信号が入力されると一画素分の画素値を読み込む画素値読み込み端子と、前記画素値の出力端子とを有するラッチ回路がｍ＋１個並べて配置された第１ラッチ手段と、
ｍ／３個のデータ読み込み指示信号の信号出力端を有し、各信号出力端からデータ読み込み指示信号を順次出力するシフトレジスタと、
シフトレジスタの左からｉ番目の信号出力端をＣｉとし、ｉを１からｍ／３までの各値としたときに、第２制御信号がハイレベルならば、信号出力端Ｃｉを、第１ラッチ手段の３・ｉ−２番目、３・ｉ−１番目および３・ｉ番目のラッチ回路の入力端に接続させ、第２制御信号がローレベルならば、信号出力端Ｃｉを、第１ラッチ手段の３・ｉ−１番目、３・ｉ番目および３・ｉ＋１番目のラッチ回路の入力端に接続させるシフトレジスタ出力切り替え手段と、
前記第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段と、
ｍ＋１個のデータ入力端とｍ＋１個のデータ出力端を有し、前記データ入力端から入力されたデータに対してレベルシフトを行い前記データ出力端から出力するレベルシフト手段と、
ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、前記電位入力端から入力された電位と等電位の電位を前記電位出力端から出力するボルテージフォロワとを備え、
スイッチ手段のｍ個の入力端は、Ｒの画素値を転送するデータ配線、Ｇの画素値を転送するデータ配線、Ｂの画素値を転送するデータ配線に接続され、
前記スイッチ手段のスイッチ出力端は、前記第１ラッチ手段内の各ラッチ回路の画素値読み込み端子と一対一に接続され、
前記第２ラッチ手段は、前記第１ラッチ手段から画素値を読み込むためのｍ＋１個のデータ読み込み端子と、１行分の画素の画素値に応じたデータを出力するためのｍ＋１個のデータ出力端とを有し、
Ｄ−Ａコンバータは、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、
前記第１ラッチ手段内の各ラッチ回路の出力端子は、前記第２ラッチ手段のデータ読み込み端子と一対一に接続され、
前記第２ラッチ手段のデータ出力端は、前記レベルシフト手段のデータ入力端と一対一に接続され、
前記レベルシフト手段のデータ出力端は、前記Ｄ−Ａコンバータのデータ入力端と一対一に接続され、
前記Ｄ−Ａコンバータの電位出力端は、前記ボルテージフォロワの電位入力端と一対一に接続され、
前記ボルテージフォロワの電位出力端は、液晶表示パネルのソースラインに接続され、
第１制御信号のレベルは、フレーム毎に交互に切り替えられ、
第２制御信号のレベルは、フレーム開始時にハイレベルとされた後、グループに属する各行が全て選択される毎に交互に切り替えられ、
シフトレジスタ出力切り替え手段およびスイッチ手段は、電源投入後の第１フレームで第２制御信号が生成されるまでの間、第２制御信号がハイレベルであるときと同じ状態を維持する
請求項１５に記載の液晶表示装置。
【請求項２３】
画素値の読み込みを指示するデータ読み込み指示信号の入力端をｍ＋１個有し、データ読み込み指示信号が入力されたときに、当該データ読み込み指示信号が入力された入力端に応じた一画素分の画素値を読み込み、保持する第１ラッチ手段と、
ｍ個のデータ読み込み指示信号の信号出力端を有し、各信号出力端からデータ読み込み指示信号を順次出力するシフトレジスタと、
前記第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段と、
ｍ＋１個のデータ入力端とｍ＋１個のデータ出力端を有し、前記データ入力端から入力されたデータに対してレベルシフトを行い前記データ出力端から出力するレベルシフト手段と、
ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、前記電位入力端から入力された電位と等電位の電位を前記電位出力端から出力するボルテージフォロワとを備え、
前記第１ラッチ手段は、前記第２ラッチ手段に画素値を読み込ませるための画素値出力端をｍ＋１個有し、
第２ラッチ手段は、前記第１ラッチ手段から画素値を読み込むためのｍ＋１個のデータ読み込み端子と、１行分の画素の画素値に応じたデータを出力するためのｍ＋１個のデータ出力端とを有し、
Ｄ−Ａコンバータは、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、
前記シフトレジスタの信号出力端は、スイッチ手段の入力端と一対一に接続され、
前記スイッチ手段のスイッチ出力端は、第１ラッチ手段の入力端と一対一に接続され、
前記第１ラッチ手段の画素値出力端は、第２ラッチ手段のデータ読み込み端子と一対一に接続され、
前記第２ラッチ手段のデータ出力端は、前記レベルシフト手段のデータ入力端と一対一に接続され、
前記レベルシフト手段のデータ出力端は、前記Ｄ−Ａコンバータのデータ入力端と一対一に接続され、
前記Ｄ−Ａコンバータの電位出力端は、前記ボルテージフォロワの電位入力端と一対一に接続され、
前記ボルテージフォロワの電位出力端は、液晶表示パネルのソースラインに接続され、
第１制御信号のレベルは、フレーム毎に交互に切り替えられ、
第２制御信号のレベルは、フレーム開始時にハイレベルとされた後、グループに属する各行が全て選択される毎に交互に切り替えられ、
前記スイッチ手段は、電源投入後の第１フレームで第２制御信号が生成されるまでの間、第２制御信号がハイレベルであるときと同じ状態を維持する
請求項１５に記載の液晶表示装置。
【請求項２４】
一画素毎に画素値を読み込み、保持する第１ラッチ手段と、
前記第１ラッチ手段に対して、一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタと、
前記第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段と、
ｍ＋１個のデータ入力端とｍ＋１個のデータ出力端を有し、前記データ入力端から入力されたデータに対してレベルシフトを行い前記データ出力端から出力するレベルシフト手段と、
ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、前記電位入力端から入力された電位と等電位の電位を前記電位出力端から出力するボルテージフォロワとを備え、
前記第１ラッチ手段は、前記第２ラッチ手段に画素値を読み込ませるための画素値出力端をｍ個有し、
前記第２ラッチ手段は、前記第１ラッチ手段から画素値を読み込むためのｍ＋１個のデータ読み込み端子と、１行分の画素の画素値に応じたデータを出力するためのｍ＋１個のデータ出力端とを有し、
Ｄ−Ａコンバータは、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、
前記第１ラッチ手段の画素値出力端は、スイッチ手段の入力端と一対一に接続され、
前記スイッチ手段のスイッチ出力端は、前記第２ラッチ手段のデータ読み込み端子と一対一に接続され、
前記第２ラッチ手段のデータ出力端は、前記レベルシフト手段のデータ入力端と一対一に接続され、
前記レベルシフト手段のデータ出力端は、前記Ｄ−Ａコンバータのデータ入力端と一対一に接続され、
前記Ｄ−Ａコンバータの電位出力端は、前記ボルテージフォロワの電位入力端と一対一に接続され、
前記ボルテージフォロワの電位出力端は、液晶表示パネルのソースラインに接続され、
第１制御信号のレベルは、フレーム毎に交互に切り替えられ、
第２制御信号のレベルは、グループに属する各行が全て選択される毎に、交互に切り替えられる
請求項１５に記載の液晶表示装置。
【請求項２５】
一画素毎に画素値を読み込み、保持する第１ラッチ手段と、
前記第１ラッチ手段に対して、一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタと、
前記第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段と、
ｍ＋１個のデータ入力端とｍ＋１個のデータ出力端を有し、前記データ入力端から入力されたデータに対してレベルシフトを行い前記データ出力端から出力するレベルシフト手段と、
ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、前記電位入力端から入力された電位と等電位の電位を前記電位出力端から出力するボルテージフォロワとを備え、
前記第２ラッチ手段は、１行分のｍ個の画素の画素値に応じたデータを出力するｍ個のデータ出力端を有し、
Ｄ−Ａコンバータは、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、
前記第２ラッチ手段のデータ出力端は、スイッチ手段の入力端と一対一に接続され、
前記スイッチ手段のスイッチ出力端は、前記レベルシフト手段のデータ入力端と一対一に接続され、
前記レベルシフト手段のデータ出力端は、前記Ｄ−Ａコンバータのデータ入力端と一対一に接続され、
前記Ｄ−Ａコンバータの電位出力端は、前記ボルテージフォロワの電位入力端と一対一に接続され、
前記ボルテージフォロワの電位出力端は、液晶表示パネルのソースラインに接続され、
第１制御信号のレベルは、フレーム毎に交互に切り替えられ、
第２制御信号のレベルは、グループに属する各行が全て選択される毎に、交互に切り替えられる
請求項１５に記載の液晶表示装置。
【請求項２６】
一画素毎に画素値を読み込み、保持する第１ラッチ手段と、
前記第１ラッチ手段に対して、一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタと、
前記第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段と、
ｍ個のデータ入力端とｍ個のデータ出力端を有し、前記データ入力端から入力されたデータに対してレベルシフトを行い前記データ出力端から出力するレベルシフト手段と、
ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、前記電位入力端から入力された電位と等電位の電位を前記電位出力端から出力するボルテージフォロワとを備え、
前記第２ラッチ手段は、１行分のｍ個の画素の画素値に応じたデータを出力するｍ個のデータ出力端を有し、
Ｄ−Ａコンバータは、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、
前記第２ラッチ手段のデータ出力端は、前記レベルシフト手段のデータ入力端と一対一に接続され、
前記レベルシフト手段のデータ出力端は、スイッチ手段の入力端と一対一に接続され、
前記スイッチ手段のスイッチ出力端は、前記Ｄ−Ａコンバータのデータ入力端と一対一に接続され、
前記Ｄ−Ａコンバータの電位出力端は、前記ボルテージフォロワの電位入力端と一対一に接続され、
前記ボルテージフォロワの電位出力端は、液晶表示パネルのソースラインに接続され、
第１制御信号のレベルは、フレーム毎に交互に切り替えられ、
第２制御信号のレベルは、グループに属する各行が全て選択される毎に、交互に切り替えられる
請求項１５に記載の液晶表示装置。
【請求項２７】
一画素毎に画素値を読み込み、保持する第１ラッチ手段と、
前記第１ラッチ手段に対して、一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタと、
前記第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段と、
ｍ個のデータ入力端とｍ個のデータ出力端を有し、前記データ入力端から入力されたデータに対してレベルシフトを行い前記データ出力端から出力するレベルシフト手段と、
ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、前記電位入力端から入力された電位と等電位の電位を前記電位出力端から出力するボルテージフォロワとを備え、
前記第２ラッチ手段は、１行分のｍ個の画素の画素値に応じたデータを出力するｍ個のデータ出力端を有し、
Ｄ−Ａコンバータは、ｍ個のデータ入力端と、ｍ個の電位出力端とを有し、
前記第２ラッチ手段のデータ出力端は、前記レベルシフト手段のデータ入力端と一対一に接続され、
前記レベルシフト手段のデータ出力端は、前記Ｄ−Ａコンバータのデータ入力端と一対一に接続され、
前記Ｄ−Ａコンバータの電位出力端は、スイッチ手段の入力端と一対一に接続され、
前記スイッチ手段のスイッチ出力端は、前記ボルテージフォロワの電位入力端と一対一に接続され、
前記ボルテージフォロワの電位出力端は、液晶表示パネルのソースラインに接続され、
第１制御信号および第２制御信号のレベルは、グループに属する各行が全て選択される毎に、交互に切り替えられ、
一のフレーム内で、第２制御信号がハイレベルのときに第１制御信号もハイレベルとなり、第２制御信号がローレベルのときに第１制御信号もハイレベルとなり、前記一のフレームの次のフレームでは、第２制御信号がハイレベルのときに第１制御信号はローレベルとなり、第２制御信号がローレベルのときに第１制御信号はハイレベルとなる
請求項１５に記載の液晶表示装置。
【請求項２８】
コモン電極と、マトリクス状に配置された複数の画素電極と、画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインとを備え、画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極が、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極が、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続される液晶表示パネルの駆動装置であって、
入力された画素値に応じた電位を出力する電位出力端を複数個有し、コモン電極電位より高い電位とコモン電極電位より低い電位とを電位出力端の配置順に交互に出力するように各電位出力端から電位を出力する電位出力手段と、
複数の入力端と、前記複数の入力端より１個多いスイッチ出力端とを有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、入力端数をｎとし、ｋを１からｎまでの各値としたときに、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるスイッチ手段とを備え、
電位出力手段は、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、個々の電位出力端におけるコモン電極電位より高い電位の出力とコモン電極電位より低い電位の出力とを切り替え、
スイッチ手段は、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、各入力端に接続させるスイッチ出力端を切り替え、
電位出力手段は、１行の選択期間内で、各電位出力端から、それぞれの電位出力端に対応する画素値に応じた電位の出力を継続する
ことを特徴とする液晶表示パネルの駆動装置。
【請求項２９】
電位出力手段の個々の電位出力端の電位をコモン電極電位より高くするか低くするかを制御する第１制御信号と、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるかを指示する第２制御信号を出力する制御手段を備え、
電位出力手段は、第１制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替え、
スイッチ手段は、第２制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のどちらに接続させるのかを切り替え、
制御手段は、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、第１制御信号および第２制御信号のレベルを切り替える
請求項２８に記載の液晶表示パネルの駆動装置。
【請求項３０】
コモン電極と、マトリクス状に配置された複数の画素電極と、画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインとを備え、画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極が、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極が、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続される液晶表示パネルの駆動装置であって、
１行分の各画素値に応じた各データが入力され、入力されたデータをアナログ電圧に変換し、変換後の電位を出力するＤ−Ａコンバータであって、当該Ｄ−Ａコンバータに入力される第１制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し、左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し、左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替えるＤ−Ａコンバータと、
画素電極の左側のソースラインを用いて画素電極の電位を設定するのか、画素電極の右側のソースラインを用いて画素電極の電位を設定するのかを切り替えるためのスイッチ手段であって、駆動対象となる画素列の数をｍとすると、ｍ個の入力端と、ｍ＋１個のスイッチ出力端を有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、ｋを１からｍまでの各値としたときに、当該スイッチ手段に入力される第２制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋに接続させるのか、入力端Ｉｋをスイッチ出力端Ｏｋ＋１に接続させるのかを切り替えるスイッチ手段とを備える
ことを特徴とする液晶表示装置の駆動装置。
【請求項３１】
ボルテージフォロワをさらに備え、
前記第２制御信号がハイレベルであるかローレベルであるかに応じて、前記ボルテージフォロワの左端の電位出力端からの出力をハイインピーダンス状態とするか、前期ボルテージフォロワの右端の電位出力端からの出力をハイインピーダンス状態とする
請求項３０に記載の液晶表示装置の駆動装置。
【請求項３２】
コモン電極と、
マトリクス状に配置された複数の画素電極と、
画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインと、
電位が入力される複数の入力端と、前記複数の入力端より１個多いスイッチ出力端とを有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、入力端数をｎとし、ｋを１からｎまでの各値としたときに、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるスイッチ手段とを備え、
画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続され、
各ソースラインはスイッチ手段の対応するスイッチ出力端に接続され、
スイッチ手段は、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、各入力端に接続させるスイッチ出力端を切り替える
ことを特徴とする液晶表示パネル。
【請求項３３】
コモン電極と、
マトリクス状に配置された複数の画素電極と、
画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインと、
画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続され、
前記ソースラインのうち左から奇数番目の特定のソースラインは、異なる駆動装置につながる２つの分岐部を有する
ことを特徴とする液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、液晶表示パネルの駆動装置および液晶表示パネルに関し、特に、アクティブマトリクス方式の液晶表示装置、液晶表示パネルの駆動装置および液晶表示パネルに関する。
【背景技術】
【０００２】
アクティブマトリクス方式の液晶表示装置は、コモン電極と、複数の画素電極との間に液晶を挟持する。そして、各画素電極にはＴＦＴ（Thin Film Transistor）等のアクティブ素子が設けられ、アクティブ素子を用いて、画素電極にソース配線の電圧を設定するか否かを制御できる。
【０００３】
コモン電極は所定の電位に設定され、各画素電極は、表示画像の各画素値に応じた電位に設定される。ここで、コモン電極の電位よりも画素電極の電位の方が高い状態を正極性と記す。また、コモン電極の電位よりも画素電極の電位の方が低い状態を負極性と記す。
【０００４】
図３９は、コモン電極の電位と、各極性で画素を白色や黒色に設定する電位の例を示す説明図である。ここでは、ノーマリホワイトの場合を例にして説明する。コモン電極の電位をＶＣＯＭと記す。図３９に示すＶｐｂ，Ｖｐｗ，ＶＣＯＭ，Ｖｎｗ，Ｖｎｂは、それぞれ電位を表し、Ｖｎｂ＜Ｖｎｗ＜ＶＣＯＭ＜Ｖｐｗ＜Ｖｐｂとなっている。正極性で画素を黒色表示にする場合は、その画素に接続されるソースラインの電位をＶｐｂに設定し、正極性で画素を白色表示にする場合は、その画素に接続されるソースラインの電位をＶｐｗに設定すればよい。また、正極性で画素を中間調表示に設定する場合、その画素に接続されるソースラインの電位をＶｐｗより高くＶｐｂより低い電位に設定すればよい。また、負極性で画素を黒色表示にする場合は、その画素に接続されるソースラインの電位をＶｎｂに設定し、負極性で画素を白色表示にする場合は、その画素に接続されるソースラインの電位をＶｎｗに設定すればよい。また、負極性で画素を中間調表示に設定する場合、その画素に接続されるソースラインの電位をＶｎｗより低くＶｎｂより高い電位に設定すればよい。
【０００５】
アクティブマトリクス方式の液晶表示装置では、クロストーク防止のために、同極性の画素が連続して並ぶことが少なくなるように駆動することが好ましい。図４０は、一般的な液晶表示装置を示す説明図である。図４０に示すように画素電極５０が、マトリクス状に配置され、個々の画素電極には、ＴＦＴ５１が設けられる。図４０において、赤色表示用画素には「Ｒ」と記し、緑色表示用画素には「Ｇ」と記し、青色表示用画素には「Ｂ」と記している。
【０００６】
図４０に示すように、各ソースラインＳ１〜Ｓｎの電位を設定するソースドライバ６０が設けられ、ソースドライバ６０の出力端Ｄ１〜Ｄｎに、各ソースラインが接続される。図４０に示す例では、各ＴＦＴ５１は画素電極５０の左側に設けられ、画素電極５０の左側に存在するソースラインに接続される。また、画素の行毎にゲートラインＧ１，Ｇ２，Ｇ３，・・・が設けられ、各ゲートラインは、その行の各画素電極のＴＦＴ５１に接続される。ゲートラインが順次選択され、選択行のＴＦＴ５１が、画素電極５０とソースラインとを導通状態にする。この結果、選択行の画素電極５０が、画素電極の左側に存在するソースラインと等電位に制御される。また、非選択行のＴＦＴ５１は、画素電極５０とソースラインとを非導通状態にする。ゲートラインが順次選択され、ソースドライバ６０が各ソースラインの電位を選択行の各画素の画素値に応じた電位に設定することで、画像データに応じた画像が表示される。
【０００７】
図４０に示す一般的な液晶表示装置において、ソースドライバ６０は、例えば、以下のようにして、隣接する画素同士の極性が異なるように制御する。ソースドライバ６０は、ある１つのフレームにおいて、奇数番目の行のゲートラインの選択時には、奇数番目の列のソースラインＳ１，Ｓ３，Ｓ５，・・・の電位を、コモン電極（図示略）の電位ＶＣＯＭよりも高い電位に設定し、偶数番目の列のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位を、ＶＣＯＭよりも低い電位に設定する。また、ソースドライバ６０は、偶数番目の行のゲートラインの選択時には、奇数番目の列のソースラインＳ１，Ｓ３，Ｓ５，・・・の電位を、ＶＣＯＭよりも低い電位に設定し、偶数番目の列のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位を、ＶＣＯＭよりも高い電位を設定する。この結果、図４０に示すように、隣接する画素が交互に正極性、負極性になるように制御される。なお、図４０において、「＋」は正極性を表し、「−」は負極性を表す。
【０００８】
さらに、ソースドライバ６０は、フレームの切り替わり毎に、個々の画素の極性を反転させるように、ソースラインの電位を切り替える。すなわち、上記のフレームの次のフレームでは、ソースドライバ６０は、奇数番目の行のゲートラインの選択時には、奇数番目の列のソースラインの電位をＶＣＯＭよりも低い電位に設定し、偶数番目の列のソースラインの電位をＶＣＯＭよりも高い電位に設定する。また、ソースドライバ６０は、偶数番目の行のゲートラインの選択時には、奇数番目の列のソースラインの電位をＶＣＯＭよりも高い電位に設定し、偶数番目の列のソースラインの電位をＶＣＯＭよりも低い電位を設定する。この結果、各画素の極性は、図４０に示す各画素の極性とは逆になる。
【０００９】
この駆動方法では、選択行が切り替わる毎に、個々のソースラインの電位をＶＣＯＭより高い電位からＶＣＯＭより低い電位に変化させたり、あるいは、ＶＣＯＭより低い電位からＶＣＯＭより高い電位に変化させたりする。そのため、消費電力が大きくなってしまう。特に、液晶表示パネルの消費電力は、選択行切り替え時のソースラインの電位差の二乗に比例するので、ソースラインの電位切り替え回数が多いことにより、消費電力が大きくなる。
【００１０】
消費電力を抑えつつ、隣接する画素同士の極性が異なるように制御可能な液晶表示装置が提案されている（特許文献１参照）。特許文献１に記載された液晶表示装置では、奇数行のゲートラインに接続するＴＦＴは、ソースラインの左側に形成され、偶数行のゲートラインに接続するＴＦＴは、ソースラインの右側に形成される。この構成により、選択期間毎に、ソースラインの電位がＶＣＯＭより高い電位からＶＣＯＭより低い電位に変化したり、ＶＣＯＭより低い電位からＶＣＯＭより高い電位に変化したりすることを防いでいる。
【００１１】
また、特許文献１に記載された液晶表示装置は、ＴＦＴに接続させるソースラインを切り替える分配トランジスタを備え、１行の選択期間内で、ドライバサーキットの出力を、複数のソースラインに切り替える。例えば、ドライバサーキットの出力端のうちの一つが、１行の選択期間内で、１番左のソースライン、左から３番目のソースライン、左から５番目のソースライン等のように順次切り替えられ、同様に、他の出力端も、その選択期間内で、左から２番目のソースライン、左から４番目のソースライン、左から６番目のソースライン等のように順次切り替えられる。
【００１２】
また、特許文献２には、シリアルに入力される画像データをサンプリングしラッチする際のサンプリングタイミングを１水平走査期間毎に切り替える液晶表示装置が記載されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００９−１８１１００号公報（段落０００８−００１８、図１−６）
【特許文献２】特開２００６−７１８９１号公報（第１ページ）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
特許文献１に記載された液晶表示装置では、ドライバサーキットの出力端のうちの一つが、１行の選択期間内で、１番左のソースライン、左から３番目のソースライン、左から５番目のソースライン等のように順次切り替えられ、同様に、他の出力端も、その選択期間内で、左から２番目のソースライン、左から４番目のソースライン、左から６番目のソースライン等のように順次切り替えられる。そのため、入力された各画素のデータの順番を切り替えて出力しなければならない。図４１は、特許文献１に記載の液晶表示装置の駆動方法におけるデータ順序の切り替えを示す説明図である。なお、各行の画素が、それぞれ、Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，・・・の順に並んでいるものとする。
【００１５】
例えば、１行目の各画素のデータとして、図４１（ａ）に示すように、（Ｒ１，Ｇ１，Ｂ１），（Ｒ２，Ｇ２，Ｂ２），・・・という順に各画素のデータが入力されたとする。隣接する画素同士の極性が交互に切り替わるように電位が設定されるので、Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，・・・に応じて、出力電位Ｒ１＋，Ｇ１−，Ｂ１＋，Ｒ２−，Ｇ２＋，Ｂ２−，・・・が定められたとする（図４１（ｂ）参照）。なお、＋は、ＶＣＯＭより高い電位であることを表し、−はＶＣＯＭより低い電位であることを表す。
【００１６】
特許文献１に記載された液晶表示装置のドライバサーキットの出力端の一つは、１行目の選択期間内で、まずＲ１＋を出力し、このときその出力端は、１番左のソースラインに接続される。次に、その選択期間内で、Ｂ１＋を出力し、左から３番目のソースラインに接続される。さらに、その選択期間内で、Ｇ２＋を出力し、左から５番目のソースラインに接続される。従って、この出力端は、１選択期間内で、図４１（ｃ）に示すように、Ｒ１＋，Ｂ１＋，Ｇ２＋，・・・という順に出力することになる。また、別の出力端は、１行目の選択期間内で、まず、Ｇ１−を出力し、このときその出力端は、左から２番目のソースラインに接続される。次に、その選択期間内で、Ｒ２−を出力し、左から４番目のソースラインに接続される。さらに、その選択期間内で、Ｂ２−を出力し、左から６番目のソースラインに接続される。従って、この出力端は、１選択期間内で、図４１（ｄ）に示すように、Ｇ１−，Ｒ２−，Ｂ２−，・・・という順に出力することになる。従って、信号の出力順は、Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２，・・・という入力順に対応したものではなく、ドライバサーキット内で出力順を変更しなければならない。よって、データ順序の切り替えのためデータ出力制御が複雑になってしまう。
【００１７】
また、個々の出力端が１選択期間内に複数の画素電極の電位を設定しなければならないため、中型や大型の液晶表示パネルのように、画素数が多い場合には、各画素電極に対して必要な電位を設定できない場合が生じるおそれがある。
【００１８】
そこで、本発明は、消費電力を低減しつつ、同極性の画素の連続数が少なくなるように駆動可能であり、画像データに応じた電位の出力順序を画像データの入力順から変更する必要がない液晶表示装置、および、その液晶表示装置に適用される液晶表示パネルの駆動装置、液晶表示パネルを提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明による液晶表示装置は、アクティブマトリクス方式の液晶表示パネルと、液晶表示パネルを駆動する駆動装置（例えば、駆動装置１）とを備え、液晶表示パネルが、コモン電極と、マトリクス状に配置された複数の画素電極と、画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインとを備え、画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側（例えば、左側）のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側とは反対側（例えば、右側）のソースラインに接続され、駆動装置が、入力された画素値に応じた電位を出力する電位出力端を複数個有し、コモン電極電位より高い電位とコモン電極電位より低い電位とを電位出力端の配置順に交互に出力するように各電位出力端から電位を出力する電位出力手段（例えば、電位設定部１１）と、複数の入力端と、複数の入力端より１個多いスイッチ出力端とを有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、入力端数をｎとし、ｋを１からｎまでの各値としたときに、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるスイッチ手段（例えば、スイッチ部１２）とを備え、液晶表示パネルの各ソースラインはスイッチ手段の対応するスイッチ出力端に接続され、電位出力手段は、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、個々の電位出力端におけるコモン電極電位より高い電位の出力とコモン電極電位より低い電位の出力とを切り替え、スイッチ手段は、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、各入力端に接続させるスイッチ出力端を切り替え、電位出力手段は、１行の選択期間内で、各電位出力端から、それぞれの電位出力端に対応する画素値に応じた電位の出力を継続することを特徴とする。
【００２０】
例えば、電位出力手段の個々の電位出力端の電位をコモン電極電位より高くするか低くするかを制御する第１制御信号（例えば、ＰＯＬ１）と、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるかを指示する第２制御信号（例えば、ＰＯＬ２）を出力する制御手段（例えば、制御部３，３ａ）を備え、電位出力手段が、第１制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替え、スイッチ手段が、第２制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のどちらに接続させるのかを切り替え、制御手段が、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、第１制御信号および第２制御信号のレベルを切り替える構成であってもよい。
【００２１】
また、例えば、制御手段が、第１制御信号をハイレベルにしたときに第２制御信号もハイレベルとし、第１制御信号をローレベルにしたときに第２制御信号もローレベルとする制御信号出力態様と、第１制御信号をローレベルにしたときに第２制御信号をハイレベルとし、第１制御信号をハイレベルにしたときに第２制御信号をローレベルとする制御信号出力態様とをフレーム毎に切り替える構成であってもよい。
【００２２】
また、例えば、制御手段が、選択期間の切り替え時に、電位出力手段の電位出力端からの出力をハイインピーダンス状態とし、電位出力端の出力がハイインピーダンス状態となっている間に、第２制御信号のレベルを切り替える構成であってもよい。
【００２３】
また、例えば、電位出力手段の個々の電位出力端の電位をコモン電極電位より高くするか低くするかを制御する第１制御信号を出力し、フレームの開始を電位出力手段に通知する制御手段を備え、電位出力手段が、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるかを指示する第２制御信号を出力し、第１制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替え、スイッチ手段が、第２制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のどちらに接続させるのかを切り替え、制御手段が、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、第１制御信号のレベルを切り替え、電位出力手段が、フレームの開始を通知された場合に、第２制御信号を制御することによって入力端Ｉｋをスイッチ出力端Ｏｋに接続させ、その後、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、第２制御信号のレベルを切り替える構成であってもよい。
【００２４】
また、例えば、制御手段が、第２制御信号がハイレベルになるときに第１制御信号をハイレベルにし、第２制御信号がローレベルになるときに第１制御信号をローレベルにする制御信号出力態様と、第２制御信号がハイレベルになるときに第１制御信号をローレベルにし、第２制御信号がローレベルになるときに第１制御信号をハイレベルにする制御信号出力態様とをフレーム毎に切り替える構成であってもよい。
【００２５】
また、例えば、制御手段が、選択期間の切り替え時に、電位出力手段の電位出力端からの出力をハイインピーダンス状態とし、電位出力手段が、電位出力端からの出力がハイインピーダンス状態となっているときに、第２制御信号のレベルを切り替える構成であってもよい。
【００２６】
また、例えば、画素電極の１行毎に一つのグループとし、奇数番目の行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目の行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側とは反対側のソースラインに接続される構成であってもよい。
【００２７】
また、例えば、駆動装置を複数備え、各駆動装置のスイッチ手段が並べて配置され、隣り合う２つのスイッチ手段における左側のスイッチ手段の右端のスイッチ出力端と右側のスイッチ手段の左端のスイッチ出力端は、共通のソースライン（例えば、図２２に例示するソースラインＳｎ＋１）に接続される構成であってもよい。
【００２８】
また、例えば、電位出力手段が、垂直帰線期間中に、各電位出力端の出力電位を、電位出力端から出力される最大電位と最小電位の間の電位に設定する構成であってもよい。
【００２９】
例えば、電位出力手段が、垂直帰線期間中に、隣り合う２つずつの電位出力端の組で電位出力端同士を短絡させる構成であってもよい。
【００３０】
また、例えば、液晶パネルが、行毎に同じ並びでＲ，Ｇ，Ｂの画素を配置する構成であってもよい。
【００３１】
また、例えば、液晶パネルが、所定数の連続する行で、行毎に異なる並びでＲ，Ｇ，Ｂの画素を配置し、所定数の連続する行のＲ、Ｇ、Ｂの配置パターンを繰り返す構成であってもよい。
【００３２】
また、例えば、液晶パネルが、個々の行毎に、Ｒ，Ｇ，Ｂのいずれか１種類の画素のみを配置する構成であってもよい。また、例えば液晶パネルがＲＧＢの
並びではなく、ＲＧＢＷの並びであってもよい。
【００３３】
また、本発明による液晶表示装置は、アクティブマトリクス方式の液晶表示パネルと、液晶表示パネルを駆動する駆動装置とを備え、液晶表示パネルが、コモン電極と、マトリクス状に配置された複数の画素電極と、画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインとを備え、画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうちその所定の側とは反対側のソースラインに接続され、駆動装置が、１行分の各画素値に応じた各データが入力され、入力されたデータをアナログ電圧に変換し、変換後の電位を出力するＤ−Ａコンバータであって、当該Ｄ−Ａコンバータに入力される第１制御信号（例えば、ＰＯＬ１）がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し、左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し、左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替えるＤ−Ａコンバータと、画素電極の左側のソースラインを用いて画素電極の電位を設定するのか、画素電極の右側のソースラインを用いて画素電極の電位を設定するのかを切り替えるためのスイッチ手段であって、駆動対象となる画素列の数をｍとすると、ｍ個の入力端と、ｍ＋１個のスイッチ出力端を有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、ｋを１からｍまでの各値としたときに、当該スイッチ手段に入力される第２制御信号（例えば、ＰＯＬ２）がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋに接続させるのか、入力端Ｉｋをスイッチ出力端Ｏｋ＋１に接続させるのかを切り替えるスイッチ手段とを有することを特徴とする。
【００３４】
また、前記駆動装置にボルテージフォロワをさらに有し、前記第２制御信号がハイレベルであるかローレベルであるかに応じて、前記ボルテージフォロワの左端の電位出力端からの出力をハイインピーダンス状態とするか、前記ボルテージフォロワの右端の電位出力端からの出力をハイインピーダンス状態とする構成であってもよい。
【００３５】
また、駆動装置を複数備え、隣り合う２つの駆動装置の左側の駆動装置の右端の電位出力端と右側の駆動装置の左端の電位出力端が、共通のソースラインに接続される構成であってもよい。
【００３６】
また、Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値を同時に読み込み、保持する第１ラッチ手段（例えば、第６の実施の形態におけるＲ用、Ｇ用、Ｂ用の第１ラッチ部３２）と、第１ラッチ手段に対して、Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタ（例えば、第６の実施の形態におけるシフトレジスタ３１）と、第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段（例えば、第６の実施の形態におけるＲ用、Ｇ用、Ｂ用の第２ラッチ部３３）と、ｍ＋１個のデータ入力端とｍ＋１個のデータ出力端を有し、そのデータ入力端から入力されたデータに対してレベルシフトを行いデータ出力端から出力するレベルシフト手段（例えば、第６の実施の形態におけるレベルシフタ３５）と、ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、その電位入力端から入力された電位と等電位の電位を電位出力端から出力するボルテージフォロワ（例えば、第６の実施の形態におけるボルテージフォロワ３７）とを備え、第２ラッチ手段が、１行分のｍ個の画素の画素値に応じたデータを出力するｍ個のデータ出力端を有し、Ｄ−Ａコンバータが、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、第２ラッチ手段のデータ出力端が、スイッチ手段の入力端と一対一に接続され、スイッチ手段のスイッチ出力端が、レベルシフト手段のデータ入力端と一対一に接続され、レベルシフト手段のデータ出力端が、Ｄ−Ａコンバータのデータ入力端と一対一に接続され、Ｄ−Ａコンバータの電位出力端が、ボルテージフォロワの電位入力端と一対一に接続され、ボルテージフォロワの電位出力端が、液晶表示パネルのソースラインに接続され、第１制御信号のレベルが、フレーム毎に交互に切り替えられ、第２制御信号のレベルが、グループに属する各行が全て選択される毎に、交互に切り替えられる構成であってもよい。
【００３７】
また、Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値を同時に読み込み、保持する第１ラッチ手段（例えば、第７の実施の形態におけるＲ用、Ｇ用、Ｂ用の第１ラッチ部３２）と、第１ラッチ手段に対して、Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタ（例えば、第７の実施の形態におけるシフトレジスタ３１）と、第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段（例えば、第７の実施の形態におけるＲ用、Ｇ用、Ｂ用の第２ラッチ部３３）と、ｍ個のデータ入力端とｍ個のデータ出力端を有し、そのデータ入力端から入力されたデータに対してレベルシフトを行いデータ出力端から出力するレベルシフト手段（例えば、第７の実施の形態におけるＲ用、Ｇ用、Ｂ用のレベルシフタ４５）と、ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、その電位入力端から入力された電位と等電位の電位を電位出力端から出力するボルテージフォロワ（例えば、第７の実施の形態におけるボルテージフォロワ３７）とを備え、第２ラッチ手段が、１行分のｍ個の画素の画素値に応じたデータを出力するｍ個のデータ出力端を有し、Ｄ−Ａコンバータが、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、第２ラッチ手段のデータ出力端が、レベルシフト手段のデータ入力端と一対一に接続され、レベルシフト手段のデータ出力端が、スイッチ手段の入力端と一対一に接続され、スイッチ手段のスイッチ出力端が、Ｄ−Ａコンバータのデータ入力端と一対一に接続され、Ｄ−Ａコンバータの電位出力端が、ボルテージフォロワの電位入力端に接続され、ボルテージフォロワの電位出力端が、液晶表示パネルのソースラインに接続され、第１制御信号のレベルが、フレーム毎に交互に切り替えられ、第２制御信号のレベルが、グループに属する各行が全て選択される毎に、交互に切り替えられる構成であってもよい。
【００３８】
また、Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値を同時に読み込み、保持する第１ラッチ手段（例えば、第８の実施の形態におけるＲ用、Ｇ用、Ｂ用の第１ラッチ部３２）と、第１ラッチ手段に対して、Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタ（例えば、第８の実施の形態におけるシフトレジスタ３１）と、第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段（例えば、第８の実施の形態におけるＲ用、Ｇ用、Ｂ用の第２ラッチ部３３）と、ｍ個のデータ入力端とｍ個のデータ出力端を有し、そのデータ入力端から入力されたデータに対してレベルシフトを行いデータ出力端から出力するレベルシフト手段（例えば、第８の実施の形態におけるＲ用、Ｇ用、Ｂ用のレベルシフタ４５）と、ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、その電位入力端から入力された電位と等電位の電位を電位出力端から出力するボルテージフォロワ（例えば、第８の実施の形態におけるボルテージフォロワ３７）とを備え、第２ラッチ手段が、１行分のｍ個の画素の画素値に応じたデータを出力するｍ個のデータ出力端を有し、Ｄ−Ａコンバータが、ｍ個のデータ入力端と、ｍ個の電位出力端とを有し、第２ラッチ手段のデータ出力端が、レベルシフト手段のデータ入力端と一対一に接続され、レベルシフト手段のデータ出力端が、Ｄ−Ａコンバータのデータ入力端と一対一に接続され、Ｄ−Ａコンバータの電位出力端が、スイッチ手段の入力端と一対一に接続され、スイッチ手段のスイッチ出力端が、ボルテージフォロワの電位入力端と一対一に接続され、ボルテージフォロワの電位出力端が、液晶表示パネルのソースラインに接続され、第１制御信号および第２制御信号のレベルが、グループに属する各行が全て選択される毎に、交互に切り替えられ、一のフレーム内で、第２制御信号がハイレベルのときに第１制御信号もハイレベルとなり、第２制御信号がローレベルのときに第１制御信号もハイレベルとなり、前記一のフレームの次のフレームでは、第２制御信号がハイレベルのときに第１制御信号はローレベルとなり、第２制御信号がローレベルのときに第１制御信号はハイレベルとなる構成であってもよい。
【００３９】
また、Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値を同時に読み込み、保持する第１ラッチ手段（例えば、第９の実施の形態における第１ラッチ部６３）と、第１ラッチ手段に対して、Ｒ，Ｇ，Ｂそれぞれの一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタ（例えば、第９の実施の形態におけるシフトレジスタ３１）と、第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段（例えば、第９の実施の形態における第２ラッチ部４３）と、ｍ＋１個のデータ入力端とｍ＋１個のデータ出力端を有し、そのデータ入力端から入力されたデータに対してレベルシフトを行いデータ出力端から出力するレベルシフト手段（例えば、第９の実施の形態におけるレベルシフタ３５）と、ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、その電位入力端から入力された電位と等電位の電位を電位出力端から出力するボルテージフォロワ（例えば、第９の実施の形態におけるボルテージフォロワ３７）とを備え、第１ラッチ手段が、第２ラッチ手段に画素値を読み込ませるための画素値出力端をｍ個有し、第２ラッチ手段が、第１ラッチ手段から画素値を読み込むためのｍ＋１個のデータ読み込み端子と、１行分の画素の画素値に応じたデータを出力するためのｍ＋１個のデータ出力端とを有し、Ｄ−Ａコンバータが、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、第１ラッチ手段の画素値出力端が、スイッチ手段の入力端と一対一に接続され、スイッチ手段のスイッチ出力端が、第２ラッチ手段のデータ読み込み端子と一対一に接続され、第２ラッチ手段のデータ出力端が、レベルシフト手段のデータ入力端と一対一に接続され、レベルシフト手段のデータ出力端が、Ｄ−Ａコンバータのデータ入力端と一対一に接続され、Ｄ−Ａコンバータの電位出力端が、ボルテージフォロワの電位入力端と一対一に接続され、ボルテージフォロワの電位出力端が、液晶表示パネルのソースラインに接続され、第１制御信号のレベルが、フレーム毎に交互に切り替えられ、第２制御信号のレベルが、グループに属する各行が全て選択される毎に、交互に切り替えられる構成であってもよい。
【００４０】
また、駆動対象となる画素列の数ｍは３の倍数であり、画素値の読み込みを指示するデータ読み込み指示信号の入力端（例えば、ＬＳ）と、入力端にデータ読み込み指示信号が入力されると一画素分の画素値を読み込む画素値読み込み端子（例えば、Ｄ）と、画素値の出力端子（例えば、Ｑ）とを有するラッチ回路（例えば、第１０の実施の形態におけるラッチ回路６１）がｍ＋１個並べて配置された第１ラッチ手段（例えば、第１０の実施の形態における第１ラッチ部６６）と、ｍ／３個のデータ読み込み指示信号の信号出力端を有し、各信号出力端からデータ読み込み指示信号を順次出力するシフトレジスタ（例えば、第１０の実施の形態におけるシフトレジスタ３１）と、シフトレジスタの左からｉ番目の信号出力端をＣｉとし、ｉを１からｍ／３までの各値としたときに、第２制御信号がハイレベルならば、信号出力端Ｃｉを、第１ラッチ手段の３・ｉ−２番目、３・ｉ−１番目および３・ｉ番目のラッチ回路の入力端に接続させ、第２制御信号がローレベルならば、信号出力端Ｃｉを、第１ラッチ手段の３・ｉ−１番目、３・ｉ番目および３・ｉ＋１番目のラッチ回路の入力端に接続させるシフトレジスタ出力切り替え手段（例えば、第１０の実施の形態におけるシフトレジスタ出力切り替え部６５）と、第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段（例えば、第１０の実施の形態における第２ラッチ部４３）と、ｍ＋１個のデータ入力端とｍ＋１個のデータ出力端を有し、そのデータ入力端から入力されたデータに対してレベルシフトを行いデータ出力端から出力するレベルシフト手段（例えば、第１０の実施の形態におけるレベルシフタ３５）と、ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、その電位入力端から入力された電位と等電位の電位を電位出力端から出力するボルテージフォロワ（例えば、第１０の実施の形態におけるボルテージフォロワ３７）とを備え、スイッチ手段のｍ個の入力端が、Ｒの画素値を転送するデータ配線、Ｇの画素値を転送するデータ配線、Ｂの画素値を転送するデータ配線に接続され、スイッチ手段のスイッチ出力端が、第１ラッチ手段内の各ラッチ回路の画素値読み込み端子と一対一に接続され、第２ラッチ手段が、第１ラッチ手段から画素値を読み込むためのｍ＋１個のデータ読み込み端子と、１行分の画素の画素値に応じたデータを出力するためのｍ＋１個のデータ出力端とを有し、Ｄ−Ａコンバータが、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、第１ラッチ手段内の各ラッチ回路の出力端子が、第２ラッチ手段のデータ読み込み端子と一対一に接続され、第２ラッチ手段のデータ出力手端が、レベルシフト手段のデータ入力端と一対一に接続され、レベルシフト手段のデータ出力端が、Ｄ−Ａコンバータのデータ入力端と一対一に接続され、Ｄ−Ａコンバータの電位出力端が、ボルテージフォロワの電位入力端と一対一に接続され、ボルテージフォロワの電位出力端が、液晶表示パネルのソースラインに接続され、第１制御信号のレベルが、フレーム毎に交互に切り替えられ、第２制御信号のレベルが、フレーム開始時にハイレベルとされた後、グループに属する各行が全て選択される毎に交互に切り替えられ、シフトレジスタ出力切り替え手段およびスイッチ手段が、電源投入後の第１フレームで第２制御信号が生成されるまでの間、第２制御信号がハイレベルであるときと同じ状態を維持する構成であってもよい。
【００４１】
また、画素値の読み込みを指示するデータ読み込み指示信号の入力端をｍ＋１個有し、データ読み込み指示信号が入力されたときに、当該データ読み込み指示信号が入力された入力端に応じた一画素分の画素値を読み込み、保持する第１ラッチ手段（例えば、第１１の実施の形態における第１ラッチ部６６）と、ｍ個のデータ読み込み指示信号の信号出力端を有し、各信号出力端からデータ読み込み指示信号を順次出力するシフトレジスタ（例えば、第１１の実施の形態におけるシフトレジスタ８１）と、第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段（例えば、第１１の実施の形態における第２ラッチ部４３）と、ｍ＋１個のデータ入力端とｍ＋１個のデータ出力端を有し、そのデータ入力端から入力されたデータに対してレベルシフトを行いデータ出力端から出力するレベルシフト手段（例えば、第１１の実施の形態におけるレベルシフタ３５）と、ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、その電位入力端から入力された電位と等電位の電位を電位出力端から出力するボルテージフォロワ（例えば、第１１の実施の形態におけるボルテージフォロワ３７）とを備え、第１ラッチ手段が、第２ラッチ手段に画素値を読み込ませるための画素値出力端をｍ＋１個有し、第２ラッチ手段が、第１ラッチ手段から画素値を読み込むためのｍ＋１個のデータ読み込み端子と、１行分の画素の画素値に応じたデータを出力するためのｍ＋１個のデータ出力端とを有し、Ｄ−Ａコンバータが、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、シフトレジスタの信号出力端は、スイッチ手段の入力端と一対一に接続され、スイッチ手段のスイッチ出力端が、第１ラッチ手段の入力端と一対一に接続され、第１ラッチ手段の画素値出力端が、第２ラッチ手段のデータ読み込み端子と一対一に接続され、第２ラッチ手段のデータ出力端が、レベルシフト手段のデータ入力端と一対一に接続され、レベルシフト手段のデータ出力端が、Ｄ−Ａコンバータのデータ入力端と一対一に接続され、Ｄ−Ａコンバータの電位出力端が、ボルテージフォロワの電位入力端と一対一に接続され、ボルテージフォロワの電位出力端が、液晶表示パネルのソースラインに接続され、第１制御信号のレベルが、フレーム毎に交互に切り替えられ、第２制御信号のレベルが、フレーム開始時にハイレベルとされた後、グループに属する各行が全て選択される毎に交互に切り替えられ、スイッチ手段は、電源投入後の第１フレームで第２制御信号が生成されるまでの間、第２制御信号がハイレベルであるときと同じ状態を維持する構成であってもよい。
【００４２】
また、一画素毎に画素値を読み込み、保持する第１ラッチ手段（例えば、第１２の実施の形態における第１ラッチ部６６）と、第１ラッチ手段に対して、一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタ（例えば、第１２の実施の形態におけるシフトレジスタ８１）と、第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段（例えば、第１２の実施の形態における第２ラッチ部４３）と、ｍ＋１個のデータ入力端とｍ＋１個のデータ出力端を有し、データ入力端から入力されたデータに対してレベルシフトを行いデータ出力端から出力するレベルシフト手段（例えば、第１２の実施の形態におけるレベルシフタ３５）と、ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、その電位入力端から入力された電位と等電位の電位を電位出力端から出力するボルテージフォロワ（例えば、第１２の実施の形態におけるボルテージフォロワ３７）とを備え、第１ラッチ手段が、第２ラッチ手段に画素値を読み込ませるための画素値出力端をｍ個有し、第２ラッチ手段が、第１ラッチ手段から画素値を読み込むためのｍ＋１個のデータ読み込み端子と、１行分の画素の画素値に応じたデータを出力するためのｍ＋１個のデータ出力端とを有し、Ｄ−Ａコンバータが、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、第１ラッチ手段の画素値出力端が、スイッチ手段の入力端と一対一に接続され、スイッチ手段のスイッチ出力端が、第２ラッチ手段のデータ読み込み端子と一対一に接続され、第２ラッチ手段のデータ出力端が、レベルシフト手段のデータ入力端と一対一に接続され、レベルシフト手段のデータ出力端が、Ｄ−Ａコンバータのデータ入力端と一対一に接続され、Ｄ−Ａコンバータの電位出力端が、ボルテージフォロワの電位入力端と一対一に接続され、ボルテージフォロワの電位出力端が、液晶表示パネルのソースラインに接続され、第１制御信号のレベルが、フレーム毎に交互に切り替えられ、第２制御信号のレベルが、グループに属する各行が全て選択される毎に、交互に切り替えられる構成であってもよい。
【００４３】
また、一画素毎に画素値を読み込み、保持する第１ラッチ手段（例えば、第１３の実施の形態における第１ラッチ部６６）と、第１ラッチ手段に対して、一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタ（例えば、第１３の実施の形態におけるシフトレジスタ８１）と、第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段（例えば、第１３の実施の形態における第２ラッチ部４３）と、ｍ＋１個のデータ入力端とｍ＋１個のデータ出力端を有し、そのデータ入力端から入力されたデータに対してレベルシフトを行いデータ出力端から出力するレベルシフト手段（例えば、第１３の実施の形態におけるレベルシフタ３５）と、ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、その電位入力端から入力された電位と等電位の電位を電位出力端から出力するボルテージフォロワ（例えば、第１３の実施の形態におけるボルテージフォロワ３７）とを備え、第２ラッチ手段が、１行分のｍ個の画素の画素値に応じたデータを出力するｍ個のデータ出力端を有し、Ｄ−Ａコンバータが、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、第２ラッチ手段のデータ出力端が、スイッチ手段の入力端と一対一に接続され、スイッチ手段のスイッチ出力端が、レベルシフト手段のデータ入力端と一対一に接続され、レベルシフト手段のデータ出力端が、Ｄ−Ａコンバータのデータ入力端と一対一に接続され、Ｄ−Ａコンバータの電位出力端が、ボルテージフォロワの電位入力端と一対一に接続され、ボルテージフォロワの電位出力端が、液晶表示パネルのソースラインに接続され、第１制御信号のレベルが、フレーム毎に交互に切り替えられ、第２制御信号のレベルが、グループに属する各行が全て選択される毎に、交互に切り替えられる構成であってもよい。
【００４４】
また、一画素毎に画素値を読み込み、保持する第１ラッチ手段（例えば、第１４の実施の形態における第１ラッチ部６６）と、第１ラッチ手段に対して、一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタ（例えば、第１４の実施の形態におけるシフトレジスタ８１）と、第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段（例えば、第１４の実施の形態における第２ラッチ部４３）と、ｍ個のデータ入力端とｍ個のデータ出力端を有し、そのデータ入力端から入力されたデータに対してレベルシフトを行いデータ出力端から出力するレベルシフト手段（例えば、第１４の実施の形態におけるレベルシフタ３５）と、ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、その電位入力端から入力された電位と等電位の電位を電位出力端から出力するボルテージフォロワ（例えば、第１４の実施の形態におけるボルテージフォロワ３７）とを備え、第２ラッチ手段が、１行分のｍ個の画素の画素値に応じたデータを出力するｍ個のデータ出力端を有し、Ｄ−Ａコンバータが、ｍ＋１個のデータ入力端と、ｍ＋１個の電位出力端とを有し、第２ラッチ手段のデータ出力端が、レベルシフト手段のデータ入力端と一対一に接続され、レベルシフト手段のデータ出力端が、スイッチ手段の入力端と一対一に接続され、スイッチ手段のスイッチ出力端が、Ｄ−Ａコンバータのデータ入力端と一対一に接続され、Ｄ−Ａコンバータの電位出力端が、ボルテージフォロワの電位入力端と一対一に接続され、ボルテージフォロワの電位出力端が、液晶表示パネルのソースラインに接続され、第１制御信号のレベルが、フレーム毎に交互に切り替えられ、第２制御信号のレベルが、グループに属する各行が全て選択される毎に、交互に切り替えられる構成であってもよい。
【００４５】
また、一画素毎に画素値を読み込み、保持する第１ラッチ手段（例えば、第１５の実施の形態における第１ラッチ部６６）と、第１ラッチ手段に対して、一画素分の画素値の読み込みを指示するデータ読み込み指示信号を順次出力するシフトレジスタ（例えば、第１５の実施の形態におけるシフトレジスタ８１）と、第１ラッチ手段から、１行分のｍ個の画素の画素値をまとめて読み込み、各画素値に応じたデータを出力する第２ラッチ手段（例えば、第１５の実施の形態における第２ラッチ部４３）と、ｍ個のデータ入力端とｍ個のデータ出力端を有し、そのデータ入力端から入力されたデータに対してレベルシフトを行いデータ出力端から出力するレベルシフト手段と、ｍ＋１個の電位入力端とｍ＋１個の電位出力端を有し、その電位入力端から入力された電位と等電位の電位を電位出力端から出力するボルテージフォロワ（例えば、第１５の実施の形態におけるボルテージフォロワ３７）とを備え、第２ラッチ手段が、１行分のｍ個の画素の画素値に応じたデータを出力するｍ個のデータ出力端を有し、Ｄ−Ａコンバータが、ｍ個のデータ入力端と、ｍ個の電位出力端とを有し、第２ラッチ手段のデータ出力端が、レベルシフト手段のデータ入力端と一対一に接続され、レベルシフト手段のデータ出力端が、Ｄ−Ａコンバータのデータ入力端と一対一に接続され、Ｄ−Ａコンバータの電位出力端が、スイッチ手段の入力端と一対一に接続され、スイッチ手段のスイッチ出力端が、ボルテージフォロワの電位入力端と一対一に接続され、ボルテージフォロワの電位出力端が、液晶表示パネルのソースラインに接続され、第１制御信号および第２制御信号のレベルが、グループに属する各行が全て選択される毎に、交互に切り替えられ、一のフレーム内で、第２制御信号がハイレベルのときに第１制御信号もハイレベルとなり、第２制御信号がローレベルのときに第１制御信号もハイレベルとなり、前記一のフレームの次のフレームでは、第２制御信号がハイレベルのときに第１制御信号はローレベルとなり、第２制御信号がローレベルのときに第１制御信号はハイレベルとなる構成であってもよい。
【００４６】
また、本発明による液晶表示パネルの駆動装置は、コモン電極と、マトリクス状に配置された複数の画素電極と、画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインとを備え、画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極が、その画素電極の両側に存在するソースラインのうち所定の側（例えば、左側）のソースラインに接続され、偶数番目のグループの各行の画素電極が、その画素電極の両側に存在するソースラインのうち所定の側とは反対側（例えば、右側）のソースラインに接続される液晶表示パネルの駆動装置であって、入力された画素値に応じた電位を出力する電位出力端を複数個有し、コモン電極電位より高い電位とコモン電極電位より低い電位とを電位出力端の配置順に交互に出力するように各電位出力端から電位を出力する電位出力手段（例えば、電位設定部１１）と、複数の入力端と、複数の入力端より１個多いスイッチ出力端とを有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、入力端数をｎとし、ｋを１からｎまでの各値としたときに、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるスイッチ手段（例えば、スイッチ部１２）とを備え、電位出力手段が、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、個々の電位出力端におけるコモン電極電位より高い電位の出力とコモン電極電位より低い電位の出力とを切り替え、スイッチ手段が、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、各入力端に接続させるスイッチ出力端を切り替え、電位出力手段が、１行の選択期間内で、各電位出力端から、それぞれの電位出力端に対応する画素値に応じた電位の出力を継続することを特徴とする。
【００４７】
本発明による液晶表示パネルの駆動装置は、例えば、電位出力手段の個々の電位出力端の電位をコモン電極電位より高くするか低くするかを制御する第１制御信号（例えば、ＰＯＬ１）と、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるかを指示する第２制御信号（例えば、ＰＯＬ２）を出力する制御手段（例えば、制御部３，３ａ）を備え、電位出力手段が、第１制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替え、スイッチ手段が、第２制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のどちらに接続させるのかを切り替え、制御手段が、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、第１制御信号および第２制御信号のレベルを切り替える構成であってもよい。
【００４８】
また、本発明による液晶表示パネルの駆動装置は、コモン電極と、マトリクス状に配置された複数の画素電極と、画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインとを備え、画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極が、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極が、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続される液晶表示パネルの駆動装置であって、１行分の各画素値に応じた各データが入力され、入力されたデータをアナログ電圧に変換し、変換後の電位を出力するＤ−Ａコンバータであって、当該Ｄ−Ａコンバータに入力される第１制御信号がハイレベルであるかローレベルであるかに応じて、左から奇数番目の電位出力端からコモン電極電位より高い電位を出力し、左から偶数番目の電位出力端からコモン電極電位より低い電位を出力するのか、左から奇数番目の電位出力端からコモン電極電位より低い電位を出力し、左から偶数番目の電位出力端からコモン電極電位より高い電位を出力するのかを切り替えるＤ−Ａコンバータと、画素電極の左側のソースラインを用いて画素電極の電位を設定するのか、画素電極の右側のソースラインを用いて画素電極の電位を設定するのかを切り替えるためのスイッチ手段であって、駆動対象となる画素列の数をｍとすると、ｍ個の入力端と、ｍ＋１個のスイッチ出力端を有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、ｋを１からｍまでの各値としたときに、当該スイッチ手段に入力される第２制御信号がハイレベルであるかローレベルであるかに応じて、入力端Ｉｋをスイッチ出力端Ｏｋに接続させるのか、入力端Ｉｋをスイッチ出力端Ｏｋ＋１に接続させるのかを切り替えるスイッチ手段とを備えることを特徴とする。
【００４９】
また、ボルテージフォロワをさらに備え、前記第２制御信号がハイレベルであるかローレベルであるかに応じて、前記ボルテージフォロワの左端の電位出力端からの出力をハイインピーダンス状態とするか、前期ボルテージフォロワの右端の電位出力端からの出力をハイインピーダンス状態とする構成であってもよい。
【００５０】
また、本発明による液晶表示パネルは、コモン電極と、マトリクス状に配置された複数の画素電極と、画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインと、電位が入力される複数の入力端と、複数の入力端より１個多いスイッチ出力端とを有し、左からｋ番目の入力端をＩｋとし、左からｋ番目およびｋ＋１番目のスイッチ出力端をそれぞれＯｋ，Ｏｋ＋１とし、入力端数をｎとし、ｋを１からｎまでの各値としたときに、入力端Ｉｋをスイッチ出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるスイッチ手段（例えば、スイッチ部１２）とを備え、画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側（例えば、左側）のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側とは反対側（例えば、右側）のソースラインに接続され、各ソースラインはスイッチ手段の対応するスイッチ出力端に接続され、スイッチ手段が、奇数番目のグループの各行を１行ずつ選択する期間と、偶数番目のグループの各行を１行ずつ選択する期間とで、各入力端に接続させるスイッチ出力端を切り替えることを特徴とする。
【００５１】
また、本発明による液晶表示パネルは、コモン電極と、マトリクス状に配置された複数の画素電極と、画素電極の各列の左側および画素電極の右端の列の右側に設けられるソースラインと、画素電極の行を１行毎に、または、連続する複数行毎に１つのグループとした場合に、奇数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち所定の側のソースラインに接続され、偶数番目のグループの各行の画素電極は、その画素電極の両側に存在するソースラインのうち前記所定の側とは反対側のソースラインに接続され、前記ソースラインのうち左から奇数番目の特定のソースラインは、異なる駆動装置につながる２つの分岐部を有することを特徴とする。
【発明の効果】
【００５２】
本発明によれば、消費電力を低減しつつ、同極性の画素の連続数が少なくなるように液晶表示パネルを駆動することができ、また、画像データに応じた電位の出力順序を画像データの入力順から変更せずに液晶表示パネルを駆動することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施の形態の液晶表示装置の例を示す説明図。
【図２】電位設定部が１行分のデータを順に取り込むタイミングを示すタイミングチャート。
【図３】ＳＴＢの変化を示す説明図。
【図４】スイッチ部を模式的に示した模式図。
【図５】画素電極とソースラインおよびゲートラインとの接続例を示す説明図。
【図６】ＳＴＶ，ＣＰＶの例を示す説明図。
【図７】フレーム開始時におけるＰＯＬ２のタイミング設定を示す説明図
【図８】ＳＴＢ，ＰＯＬ１，ＰＯＬ２とスイッチ部の出力端の電位との関係を示す説明図。
【図９】電位設定部の電位出力端とスイッチ部の出力端とソースラインとの対応関係を示す説明図。
【図１０】電位設定部の電位出力端とスイッチ部の出力端とソースラインとの対応関係を示す説明図。
【図１１】各画素の極性状態の一例を示す説明図。
【図１２】ＳＴＢ，ＰＯＬ１，ＰＯＬ２とスイッチ部の出力端の電位との関係を示す説明図。
【図１３】電位設定部の電位出力端とスイッチ部の出力端とソースラインとの対応関係を示す説明図。
【図１４】電位設定部の電位出力端とスイッチ部の出力端とソースラインとの対応関係を示す説明図。
【図１５】各画素の極性状態の一例を示す説明図。
【図１６】電位設定部がＰＯＬ２を生成する態様を示す説明図。
【図１７】本発明の第２の実施の形態の液晶表示装置の例を示す説明図。
【図１８】第２の実施の形態でのＳＴＢ，ＰＯＬ１，ＰＯＬ２の出力例を示す説明図。
【図１９】第２の実施の形態での各画素の極性状態の一例を示す説明図。
【図２０】第２の実施の形態でのＳＴＢ，ＰＯＬ１，ＰＯＬ２の出力例を示す説明図。
【図２１】第２の実施の形態での各画素の極性状態の一例を示す説明図。
【図２２】本発明の第３の実施の形態の液晶表示装置の例を示す説明図。
【図２３】第３の実施の形態でのスイッチ部の状態の一例を示す説明図。
【図２４】本発明の第４の実施の形態の液晶表示装置の例を示す説明図。
【図２５】本発明の第５の実施の形態の液晶表示装置の例を示す説明図。
【図２６】第５の実施の形態と第１の実施の形態とのソースラインおよびゲートラインの総数の比較の一例を示す説明図である。
【図２７】本発明の第６の実施の形態の液晶表示装置の例を示す説明図である。
【図２８】第６の実施の形態におけるＰＯＬ１，ＰＯＬ２の変化の例を示す説明図である。
【図２９】本発明の第７の実施の形態の液晶表示装置の例を示す説明図である。
【図３０】本発明の第８の実施の形態の液晶表示装置の例を示す説明図である。
【図３１】第８の実施の形態におけるＰＯＬ１，ＰＯＬ２の変化の例を示す説明図である。
【図３２】本発明の第９の実施の形態の液晶表示装置の例を示す説明図である。
【図３３】本発明の第１０の実施の形態の液晶表示装置の例を示す説明図である。
【図３４】本発明の第１１の実施の形態の液晶表示装置の例を示す説明図である。
【図３５】本発明の第１２の実施の形態の液晶表示装置の例を示す説明図である。
【図３６】本発明の第１３の実施の形態の液晶表示装置の例を示す説明図である。
【図３７】本発明の第１４の実施の形態の液晶表示装置の例を示す説明図である。
【図３８】本発明の第１５の実施の形態の液晶表示装置の例を示す説明図である。
【図３９】コモン電極の電位および各極性で画素を白色や黒色に設定する電位の例を示す説明図。
【図４０】一般的な液晶表示装置を示す説明図。
【図４１】特許文献１に記載の液晶表示装置の駆動方法におけるデータ順序の切り替えを示す説明図。
【発明を実施するための形態】
【００５４】
以下、本発明の実施の形態を図面を参照して説明する。
【００５５】
［実施の形態１］
図１は、本発明の第１の実施の形態の液晶表示装置の例を示す説明図である。本発明の液晶表示装置は、駆動装置１と、アクティブマトリクス方式の液晶表示パネル２と、制御部３と、電源部４とを備える。
【００５６】
電源部４は、駆動装置１（具体的には後述の電位設定部１１）に電圧Ｖ０〜Ｖ８，Ｖ９〜Ｖ１７を供給する。Ｖ０〜Ｖ８は、コモン電極（図１において図示略）の電位ＶＣＯＭより高い電圧であり、Ｖ９〜Ｖ１７はＶＣＯＭより低い電圧である。ここでは、Ｖ１７＜Ｖ１６＜・・・＜Ｖ９＜ＶＣＯＭ＜Ｖ８＜Ｖ７＜・・・＜Ｖ０であるとする。本例では、正極性の表示のための電圧として電源部４がＶ０〜Ｖ８を供給する場合を例にして説明する。電位設定部１１は、これを分圧して、例えば、正極性における６４階調の表示を行う。また、同様に、負極性の表示のための電圧として電源部４がＶ９〜Ｖ１７を供給する場合を例にして説明する。電位設定部１１は、これを分圧して、例えば、負極性における６４階調の表示を行う。ただし、電源部４が正極性、負極性の表示のために供給する電圧はそれぞれ９種類に限定されず、また、階調数も６４階調に限定されない。
【００５７】
駆動装置１は、液晶表示パネル２に設けられたソースラインＳ１〜Ｓｎ＋１の電位を制御する。駆動装置１は、電位設定部１１と、スイッチ部１２とを備える。
【００５８】
電位設定部１１は、制御部３の制御に従って、画像データを取り込み、画像データが示す画素値に応じた電位を出力する。電位設定部１１の電位出力端の数をｎ個とし、それぞれをＤ１〜Ｄｎで表す。
【００５９】
また、液晶表示パネル２の各行において、各画素は、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の順に繰り返し並んでいて、１行分の画素に対応する画像データは、左側の画素に応じたデータ（画素値）から順に電位設定部１１に入力される。図２は、電位設定部１１が１行分のデータを順に取り込むタイミングを示すタイミングチャートである。電位設定部１１は、制御部３から入力される制御信号ＳＣＬＫに従って、画像１行分のデータを左側の画素のデータから順に取り込む。ＳＣＬＫは、電位設定部１１に対する画像取り込みを指示する制御信号である。電位設定部１１は、ＳＣＬＫの立ち上がりエッジで、３画素分の画像データを取り込む。図２に示すように、最初のＳＣＬＫの立ち上がりエッジで、電位設定部１１は、１行分の画像データにおける１番左の画素値Ｒ１、左から２番目の画素値Ｇ１、および左から３番目の画素値Ｂ１を取り込み、電位設定部１１が備えるレジスタ（図示略）に記憶させる。次のＳＣＬＫの立ち上がりエッジで、電位設定部１１は、左から４番目の画素値Ｒ２、左から５番目の画素値Ｇ２、および左から６番目の画素値Ｂ２を取り込み、同様にレジスタに記憶させる。同様の動作を繰り返し、電位設定部１１は、画像１行分のデータをレジスタに記憶させる。このＳＣＬＫは、電位設定部１１に対する画像取り込みを指示する制御信号である。また、上記のように、データがＲＧＢ並列に入力される入力態様の他に、ＲＧＢ信号がシリアルに入力され、制御部３からのクロック信号に従い電位設定部１１がシリアルにデータをラッチすることにより、１行分のデータを記憶する入力態様であってもよい。所謂、ＲＧＢインタフェース、ＲＳＤＳインタフェース、ＣＰＵインタフェース等、インタフェースによらず、１行のデータはＲＧＢの並びで保存される。
【００６０】
電位設定部１１は、この１行分のデータの取り込みを、制御部３の制御に従い、１行分の選択期間内に行い、次の選択期間で、１行分の各データに応じた電位を電位出力端Ｄ１〜Ｄｎから出力する。電位設定部１１は、制御部３に入力される制御信号ＳＴＢに従って電位出力を行う。ＳＴＢは、各行の選択期間を指定する制御信号である。図３は、ＳＴＢの変化を示す説明図である。ＳＴＢの立ち下がりエッジから立ち上がりエッジまでが、液晶表示パネル２における１行の選択期間である。制御部３は、この選択期間内に、画像１行分のデータの取り込みを指示するＳＣＬＫ（図２参照）を出力し、電位設定部１１は、１行分のデータをレジスタに記憶させる。そして、電位設定部１１は、ＳＴＢの立ち上がりエッジで、レジスタに記憶させた１行分のデータを、電位設定部１１が備えるラッチ部（図示略）に転送する。このとき、電位設定部１１は、１行分の各画素のデータの並びを変更することなく、ラッチ部に転送する。従って、左端の電位出力端Ｄ１に対応するラッチ部には、左端の画素の画素値が転送される。他の画素のラッチ部に関しても同様である。電位設定部１１は、ＳＴＢの立ち下がりエッジで、ラッチ部に記憶させた１行分の各画素の画素値に応じて、電位出力端Ｄ１〜Ｄｎから電位を出力する。電位設定部１１は、１選択期間内で、一つの電位出力端からは、その電位出力端に対応するラッチ部に記憶された画素値に応じた電位のみを出力するので、１選択期間内で他の画素値に応じた電位に出力電位が切り替えられることはない。
【００６１】
このように、順次入力された１行分の画素のデータの並びに応じて、各電位出力端Ｄ１〜Ｄｎから対応する画素の画素値に応じた電位が出力される。
【００６２】
また、電位設定部１１は、制御部３から入力される制御信号ＰＯＬ１に応じて、各電位出力端Ｄ１〜Ｄｎから出力する電位を、ＶＣＯＭより高い電位か、またはＶＣＯＭより低い電位に制御する。ＰＯＬ１は、電位設定部１１の個々の電位出力端の電位をＶＣＯＭより高くするか低くするかを制御する制御信号である。制御部３は、１フレーム内で、選択期間毎にＰＯＬ１のレベルをハイレベル、ローレベルに交互に切り替える。なお、１フレームは、第１行から最終行までの線順次選択（線順次走査）に要する期間である。
【００６３】
電位設定部１１は、ＰＯＬ１がハイレベルの時には、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより高い電位（Ｖ０〜Ｖ８や、Ｖ０〜Ｖ８に基づいて分圧によって得た電位）とし、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより低い電位（Ｖ９〜Ｖ１７や、Ｖ９〜Ｖ１７に基づいて分圧によって得た電位）とする。以下、Ｖ０〜Ｖ８や、Ｖ０〜Ｖ８に基づいて分圧によって得た電位を、「Ｖ０〜Ｖ８等」と記す。同様に、Ｖ９〜Ｖ１７や、Ｖ９〜Ｖ１７に基づいて分圧によって得た電位を、「Ｖ９〜Ｖ１７等」と記す。また、電位設定部１１は、ＰＯＬ１がローレベルの時には、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより低い電位（Ｖ９〜Ｖ１７等）とし、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより高い電位（Ｖ０〜Ｖ８等）とする。Ｖ０〜Ｖ８等、および、Ｖ９〜Ｖ１７等のいずれの電位を出力するかは、電位出力端に対応するラッチ部に記憶された画素値に応じて決定する。
【００６４】
スイッチ部１２は、電位設定部１１の電位出力端と同数の入力端と、その入力端数よりも１つ多いスイッチ出力端とを備える。すなわち、スイッチ部１２は、ｎ個の入力端Ｉ１〜Ｉｎと、ｎ＋１個のスイッチ出力端Ｏ１〜Ｏｎ＋１とを備える。以下、スイッチ出力端を単に出力端と記す。
【００６５】
各入力端Ｉ１〜Ｉｎは、電位設定部１１の電位出力端Ｄ１〜Ｄｎと一対一に対応し、個々に対応する電位出力端に接続される。例えば、Ｉ１は、Ｄ１に接続される。他の入力端に関しても同様である。
【００６６】
また、ｎ個の入力端のうちの任意の入力端をＩｋとすると（ただし、１≦ｋ≦ｎ）、入力端Ｉｋは、対応する電位出力端（Ｄｋとする。）から入力される電位を、出力端Ｏｋ，Ｏｋ＋１のいずれかから出力する。具体的には、入力端Ｉｋは、第１トランジスタ１３の第１端子に接続され、その第１トランジスタ１３の第２端子が出力端Ｏｋに接続される。同様に、入力端Ｉｋは、第２トランジスタ１４の第１端子に接続され、その第２トランジスタ１４の第２端子が出力端Ｏｋ＋１に接続される。第１トランジスタ１３および第２トランジスタ１４は、いずれも、第１端子、第２端子の他に、第３端子を備え、第３端子にハイレベルの信号（電圧）が入力されると、第１端子と第２端子との間を導通状態とし、第３端子にローレベルの信号（電圧）が入力されると、第１端子と第２端子と間を非導通状態とする。
【００６７】
また、各第１トランジスタ１３の第３端子には、制御部３から制御信号ＰＯＬ２が入力される。さらに、スイッチ部１２は、信号反転部１５を備える。信号反転部１５には、制御部３からＰＯＬ２が入力される。信号反転部１５は、入力されたＰＯＬ２がハイレベルであればローレベルに反転し、入力されたＰＯＬ２がローレベルであればハイレベルに反転する。そして、信号反転部１５は、反転後のＰＯＬ２を各第２トランジスタ１４の第３端子に入力する。
【００６８】
従って、制御部３が出力したＰＯＬ２がハイレベルである場合、各第１トランジスタ１３の第３端子にはハイレベルのＰＯＬ２が入力され、各第２トランジスタ１４の第３端子にはローレベルのＰＯＬ２が入力される。その結果、各入力端Ｉｋは、出力端Ｏｋと導通状態になり、出力端Ｏｋ＋１とは非導通状態になる。よって、電位設定部１１の電位出力端Ｄｋから出力される電位は、スイッチ部１２の出力端Ｏｋから出力される。
【００６９】
一方、制御部３が出力したＰＯＬ２がローレベルである場合、各第１トランジスタ１３の第３端子にはローレベルのＰＯＬ２が入力され、各第２トランジスタ１４の第３端子にはハイレベルのＰＯＬ２が入力される。その結果、各入力端Ｉｋは、出力端Ｏｋと非導通状態になり、出力端Ｏｋ＋１とは導通状態になる。よって、電位設定部１１の電位出力端Ｄｋから出力される電位は、スイッチ部１２の出力端Ｏｋ＋１から出力される。
【００７０】
すなわち、ＰＯＬ２は、入力端Ｉｋを出力端Ｏｋ，Ｏｋ＋１のいずれかに接続させるかを制御する制御信号である。
【００７１】
なお、スイッチ部１２は、模式的に図４のように表すこともできる。図４では、制御部３が出力したＰＯＬ２がハイレベルであり、各入力端Ｉｋが出力端Ｏｋと接続されている場合を示している。以下、スイッチ部１２を、図４に例示するように模式化して示す場合がある。
【００７２】
図１に示す液晶表示パネル２は、マトリクス状に配置された複数の画素電極２１と、コモン電極（図１において図示略）との間に液晶（図示略）を挟持し、液晶を、画素電極２１とコモン電極との電位差に応じた状態に変化させ、画像を表示する。液晶表示パネル２は、１対の基板（図示略）を備え、一方の基板上にマトリクス状に配置された複数の画素電極２１を有し、他方の基板上にコモン電極を有する。画素電極２１群とコモン電極とが対向するように２枚の基板が配置され、その基板間に液晶は注入される。
【００７３】
既に説明したように、液晶表示パネル２の各行において、各画素は、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の順に繰り返し並ぶ。図１において、赤色表示用画素には「Ｒ」と記し、緑色表示用画素には「Ｇ」と記し、青色表示用画素には「Ｂ」と記している。
【００７４】
液晶表示パネル２は、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。すなわち、ソースラインの数は、画素電極の列の数よりも１多い。また、隣り合うソースライン間に１列分の画素電極が配置されることになる。本例では、画素電極の列数がｎ列であり、ソースラインの本数がｎ＋１である場合を示す。各ソースラインをＳ１〜Ｓｎ＋１と表す。
【００７５】
個々のソースラインは、それぞれスイッチ部１２の一つの出力端に対応し、ソースラインの並びの順に従って、対応するスイッチ部１２の出力端に接続される。
【００７６】
また、各画素電極２１には、アクティブ素子２２が設けられる。以下の説明では、アクティブ素子２２がＴＦＴ（Thin Film Transistor）である場合を例にして説明するが、ＴＦＴ以外のアクティブ素子が各画素電極２１に設けられていてもよい。
【００７７】
奇数番目の行の各画素電極２１では、ＴＦＴ２２は、画素電極２１の左側に設けられ、画素電極２１とその左側のソースラインと接続させる。一方、偶数行目の行の各画素電極２１では、ＴＦＴ２２は、画素電極２１の右側に設けられ、画素電極２１とその右側のソースラインとを接続させる（図１参照）。
【００７８】
ただし、ここでは便宜的に、奇数行目のＴＦＴを画素電極の左側に設け、偶数行目のＴＦＴを画素電極の右側に設ける場合を例示したが、奇数行目の画素電極が左側のソースラインに接続され、偶数行目の画素電極が右側のソースラインに接続されさえすれば、ＴＦＴの位置自体は任意でよい。
【００７９】
なお、各ＴＦＴ２２は、例えば、そのソースをソースラインに接続され、ドレインを画素電極２１に接続される。
【００８０】
また、液晶表示パネル２は、マトリクス状に配置された画素電極の個々の行毎に、ゲートラインＧ１，Ｇ２，Ｇ３，・・・を備える。図１では、４行目以降のゲートラインの図示を省略している。ゲートラインは、対応する行の各画素電極２１に設けられたＴＦＴ２２のゲートに接続される。例えば、図１に示すゲートラインＧ１は、１行目の各画素電極のＴＦＴ２２のゲートに接続される。
【００８１】
図５は、画素電極とソースラインおよびゲートラインとの接続例を示す説明図である。図５では、画素電極２１がｉ行目のゲートラインＧｉに接続され、また、画素電極２１の左側に存在するソースラインＳｋに接続される場合を例にする。ＴＦＴ２２のゲート２２ａはゲートラインＧｉに接続される。また、ＴＦＴ２２は、ソース２２ｃをソースラインＳｋに接続され、ドレイン２２ｂを画素電極２１に接続される。図５では、画素電極２１が左側のソースラインに接続される場合を例示したが、画素電極２１が右側のソースラインに接続される場合には、例えば、ＴＦＴ２２を画素電極２１の右側に配置して、図５に示す場合と同様に接続すればよい。
【００８２】
なお、画像表示装置は、各ゲートラインの電位を設定するゲートドライバ（図示略）を備える。ゲートドライバは、ゲートラインを１本ずつ線順次選択し、選択したゲートラインを選択時電位に設定し、選択していないゲートラインを非選択時電位に設定する。従って、各行は１行ずつ選択される。駆動装置１が、ゲートドライバとしての機能を備えていてもよい。
【００８３】
なお、制御部３は、ゲートドライバに、１フレームの開始を指示するための制御信号（以下、ＳＴＶと記す。）と、選択行の切り替えを指示する制御信号（ゲート用クロック。以下、ＣＰＶと記す。）とを入力する。図６は、ＳＴＶ，ＣＰＶの例を示す説明図である。ＣＰＶの立ち上がりエッジからＣＰＶの次の立ち上がりエッジまでがＣＰＶの周期であり、１本のゲートラインに選択時電位を設定する期間である。また、制御部３は、１フレームの開始時に、ＳＴＶをハイレベルにし、他の期間ではＳＴＶをローレベルにする。すなわち、制御部３は、ＳＴＶをハイレベルにすることでフレームの開始を通知する。ゲートドライバは、ＳＴＶがハイレベルになっているときに、ＣＰＶの立ち上がりエッジを検出すると、第１行のゲートラインを選択時電位に設定し、他の行のゲートラインを非選択時電位に設定する。以降、ゲートドライバは、ＣＰＶの立ち上がりエッジを検出する毎に、選択時電位に設定する行を順番に切り替えていく。
【００８４】
各ＴＦＴ２２は、ゲートの電位が選択時電位に設定されると、ドレインとソースとを導通状態にし、ゲートの電位が非選択時電位に設定されると、ドレインとソースとを非導通状態にする。従って、選択行の各画素電極は、ＴＦＴを介して接続されているソースラインと等電位となる。また、選択されていない行の各画素電極は、ソースラインと非導通状態になる。
【００８５】
図５に示す例では、ゲートラインＧｉが選択され、ゲート２２ａが選択時電位に設定されると、ドレイン２２ｂとソース２２ｃとが導通状態となり、画素電極２１がソースラインＳｋと等電位になる。そして、コモン電極３０の電位ＶＣＯＭと画素電極２１の電位との電位差に応じて、画素電極２１とコモン電極３０との間の液晶の状態が規定され、この画素における表示状態が定まる。
【００８６】
液晶表示パネル２に設けられる各アクティブ素子２２には、例えば、アモルファスシリコンが適用される。また、各アクティブ素子２２を含め駆動装置１には、例えば、低温ポリシリコンを適用してもよい。
【００８７】
制御部３は、電位設定部１１にＰＯＬ１，ＳＣＬＫ，ＳＴＢを入力し、スイッチ部１２にＰＯＬ２を入力することにより、駆動装置１を制御する。
【００８８】
制御部３は、ＳＴＢで選択期間を規定し、電位設定部１１はＳＣＬＫを利用して１行分のデータをレジスタに取り込ませる。そして、制御部３は、ＳＴＢを立ち上げることで、電位設定部１１に取り込み済みの１行分のデータをラッチ部（図示略）に転送させる。さらに、ＳＴＢを立ち下げることで、ラッチ部に転送された１行分のデータに応じた各電位を電位設定部１１に各電位出力端Ｄ１〜Ｄｎから出力させる。
【００８９】
また、制御部３は、選択期間毎にＰＯＬ１，ＰＯＬ２のそれぞれのレベルを、ハイレベル、ローレベルに交互に切り替える。
【００９０】
ただし、制御部３は、奇数行選択時のＰＯＬ１のレベルおよび偶数行選択時のＰＯＬ１のレベルを、フレーム毎に交互に切り替える。例えば、あるフレームで、制御部３が、奇数行選択時にＰＯＬ１をハイレベルにして、偶数行選択時にＰＯＬ１をローレベルにしたとする。次のフレームでは、制御部３は、奇数行選択時にＰＯＬ１をローレベルにして、偶数行選択時にＰＯＬ１をハイレベルにする。このように制御部３は、フレーム毎にＰＯＬ１のレベルの設定態様を切り替える。
【００９１】
さらに、制御部３は、フレームに依らず、奇数行選択時にはＰＯＬ２のレベルをハイレベルにし、偶数行選択時にはＰＯＬ２のレベルをローレベルにする。
【００９２】
フレーム開始時には奇数行である第１行が選択されるので、制御部３は、フレーム開始時にＰＯＬ２のレベルをハイレベルにする必要がある。制御部３は、ゲートドライバに入力するＳＴＶ（図６参照）をハイレベルにしている期間内におけるＳＴＢの立ち上がりエッジおよびＳＴＢの立ち下がりエッジに基づいて、ＰＯＬ２のレベルをハイレベルにすればよい。図７は、フレーム開始時におけるＰＯＬ２のタイミング設定を示す説明図である。図７において、破線で示した部分は、図６と同様である。また、後述するように、制御部３は、ＳＴＢがハイレベルになっている期間中、電位設定部１１の電位出力端Ｄ１〜Ｄｎの出力をハイインピーダンス状態とする。図７では、電位設定部１１の電位出力端Ｄ１〜Ｄｎの出力をハイインピーダンス状態としている期間を黒色で示している。制御部３は、ＳＴＶをハイレベルとしているときに、ＣＰＶに合わせてＳＴＢをハイレベルにしたならば、ＳＴＢをハイレベルにしている期間中に、ＰＯＬ２のレベルをローレベルからハイレベルに切り替えればよい（図７参照）。その後、制御部３は、例えば画素電極の行を一行ごとのグループとした場合、ＳＴＢがハイレベルになる毎に、ＰＯＬ２のレベルを交互に切り替えればよい。
【００９３】
次に、動作について説明する。
図８は、制御部３が出力する制御信号ＳＴＢ，ＰＯＬ１，ＰＯＬ２と、スイッチ部１２の出力端の電位との関係を示す説明図である。ここでは、制御部３が奇数行選択時にＰＯＬ１をハイレベルとし偶数行選択時にＰＯＬ１をローレベルとするフレームを例にして説明する。
【００９４】
制御部３は、フレーム内で最初のＳＴＢ立ち上げを行う。また、制御部３は、第１行（奇数行）の選択期間における制御として、ＳＴＢの立ち上げに併せて、ＰＯＬ１，ＰＯＬ２もハイレベルに立ち上げる。図８では、ＳＴＢの立ち上がりエッジの直前にＰＯＬ１を変化させ、ＳＴＢの立ち上がりエッジと立ち下がりエッジとの間でＰＯＬ２を変化させる場合を例示している。なお、ＰＯＬ１，ＰＯＬ２が各選択期間に対応するように変化させれば、ＰＯＬ１の変化のタイミングは図８に示す場合に限定されない。ただし、ＰＯＬ２に関しては、電位設定部出力が行の前後の極性を持たない期間（Ｈｉｇｈ−ｚ）を設定し、この期間において変化させる。すなわち、制御部３は、電位設定部１１における電位出力端Ｄ１〜Ｄｎの出力がハイインピーダンスとなる期間を設け、ＰＯＬ２に関しては、その期間内でレベルを切り替える。例えば、制御部３は、ＳＴＢの立ち上がりエッジから立ち下がりエッジまでの期間をＨｉｇｈ−ｚと設定して（すなわち、電位設定部出力をハイインピーダンス状態として）、この期間でＰＯＬ２を変化させる。この点は、後述の図１２に関しても同様である。
【００９５】
図９は、ＰＯＬ１，ＰＯＬ２がハイレベル時の、電位設定部１１の電位出力端とスイッチ部１２の出力端とソースラインとの対応関係を示す説明図である。図９において、「＋」はＶＣＯＭより高い電位であることを表し、「−」はＶＣＯＭより低い電位であることを表している。後述の図１０、図１３、図１４においても同様である。
【００９６】
電位設定部１１は、ＳＴＢが立ち上がると、その時点でレジスタ（図示略）に記憶させていた１行分のデータ（第１行のデータ）をラッチ部（図示略）に転送する。このとき、電位設定部１１は、データの取り込み順に従って、データをラッチ部に転送する。すなわち、最初に入力した１番左の画素のデータは、一番左の電位出力端Ｄ１に対応するラッチ部に転送し、左から２番目の画素のデータは、左から２番目の電位出力端Ｄ２に対応するラッチ部に転送する。他の画素のデータに関しても同様である。
【００９７】
ＳＴＢが立ち下がると、電位設定部１１は、ラッチ部に記憶された第１行の各画素のデータに応じた電位（Ｖ０〜Ｖ８等のいずれか、または、Ｖ９〜Ｖ１７等のいずれか）を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。このとき、ＰＯＬ１がハイレベルであるので、電位設定部１１は、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより高い電位（Ｖ０〜Ｖ８等のいずれか）とする。Ｖ０〜Ｖ８等のいずれの電位を出力するかは、左から奇数番目の各画素の画素値に応じて決定すればよい。また、ＰＯＬ１がハイレベルであるので、電位設定部１１は、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより低い電位（Ｖ９〜Ｖ１７等のいずれか）とする。Ｖ９〜Ｖ１７等のいずれの電位を出力するかは、左から偶数番目の各画素の画素値に応じて決定すればよい。
【００９８】
以上のように、ＰＯＬ１がハイレベルであることにより、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位はＶＣＯＭより高くなり、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位はＶＣＯＭより低くなる。
【００９９】
また、ラッチ部に記憶されたデータは、第１行のデータの入力順に並んでおり、電位出力部１１は、そのデータの並びを変更することなく、各電位出力端Ｄ１〜Ｄｎから対応するデータに応じた電位を出力する。
【０１００】
また、ＳＴＢの立ち下がり時において、ＰＯＬ２はハイレベルになっている。従って、スイッチ部１２における左から奇数番目の入力端（Ｉ（２ｊ−１）と記す）は、それぞれ、左から奇数番目の出力端（Ｏ（２ｊ−１）と記す）と導通状態となる。従って、スイッチ部１２における左から奇数番目の出力端は、電位設定部１１における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部１２の出力端Ｏ１，Ｏ３，Ｏ５，・・・は、電位出力端Ｄ１，Ｄ３，Ｄ５，・・・と等しい電位を出力する（図９参照）。
【０１０１】
よって、第１行選択時において、左から奇数番目の各出力端Ｏ（２ｊ−１）は、ＶＣＯＭより高い電位を出力し、左から奇数番目のソースラインＳ１，Ｓ３，Ｓ５，・・・の電位は、ＶＣＯＭより高い電位となる（図８、図９参照）。
【０１０２】
また、ＰＯＬ２がハイレベルになっているので、スイッチ部１２における左から偶数番目の入力端（Ｉ（２ｊ）と記す）は、それぞれ、左から偶数番目の出力端（Ｏ（２ｊ）と記す）と導通状態となる。従って、スイッチ部１２における左から偶数番目の出力端は、電位設定部１１における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部１２の出力端Ｏ２，Ｏ４，Ｏ６，・・・は、電位出力端Ｄ２，Ｄ４，Ｄ６と等しい電位を出力する（図９参照）。
【０１０３】
よって、第１行選択時において、左から偶数番目の各出力端Ｏ（２ｊ）は、ＶＣＯＭより低い電位を出力し、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位は、ＶＣＯＭより低い電位となる（図８、図９参照）。
【０１０４】
以上のように、第１行選択時において、左から奇数番目のソースラインはＶＣＯＭより高い電位となり、左から偶数番目のソースラインはＶＣＯＭより低い電位となる。
【０１０５】
また、第１行（奇数行）の個々の画素電極２１は、それぞれ左側に存在するソースラインに接続されている。従って、第１行の各画素電極２１は、左側のソースラインと等電位になる。例えば、第１行の左端の画素電極は、ソースラインＳ１と等電位になる。
【０１０６】
電位設定部１１は、選択期間の間、各電位出力端の出力電位を、別の画素のデータに応じた電位に変更することはなく、選択期間の間、電位の出力状態を変更せずに維持する。
【０１０７】
次に、制御部３が、ＳＴＢを再度立ち上げる。また、制御部３は、第２行（偶数行）の選択期間における制御として、ＳＴＢの立ち上げに併せて、ＰＯＬ１，ＰＯＬ２をハイレベルからローレベルに変化させる（図８参照）。
【０１０８】
図１０は、ＰＯＬ１，ＰＯＬ２がローレベル時の、電位設定部１１の電位出力端とスイッチ部１２の出力端とソースラインとの対応関係を示す説明図である。
【０１０９】
電位設定部１１は、ＳＴＢが立ち上がると、その時点でレジスタ（図示略）に記憶させていた１行分のデータ（第２行のデータ）をラッチ部（図示略）に転送する。この動作は、１行目の選択時と同様である。
【０１１０】
ＳＴＢが立ち下がると、電位設定部１１は、ラッチ部に記憶された第２行の各画素のデータに応じた電位（Ｖ０〜Ｖ８等のいずれか、または、Ｖ９〜Ｖ１７等のいずれか）を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。このとき、ＰＯＬ１がローレベルであるので、電位設定部１１は、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより低い電位（Ｖ９〜Ｖ１７等のいずれか）とする。Ｖ９〜Ｖ１７等のいずれの電位を出力するかは、左から奇数番目の各画素の画素値に応じて決定すればよい。また、ＰＯＬ１がローレベルであるので、電位設定部１１は、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより高い電位（Ｖ０〜Ｖ８等のいずれか）とする。Ｖ０〜Ｖ８等のいずれの電位を出力するかは、左から偶数番目の各画素の画素値に応じて決定すればよい。
【０１１１】
以上のように、ＰＯＬ１がローレベルであることにより、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位はＶＣＯＭより低くなり、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位はＶＣＯＭより高くなる。
【０１１２】
また、ラッチ部に記憶されたデータは、第２行のデータの入力順に並んでおり、電位出力部１１は、そのデータの並びを変更することなく、各電位出力端Ｄ１〜Ｄｎから対応するデータに応じた電位を出力する。
【０１１３】
また、ＳＴＢの立ち下がり時において、ＰＯＬ２はローレベルになっている。従って、スイッチ部１２における左から奇数番目の入力端Ｉ（２ｊ−１）は、それぞれ、左から偶数番目の出力端Ｏ（２ｊ）と導通状態になる。従って、スイッチ部１２における左から偶数番目の出力端は、電位設定部１１における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部１２の出力端Ｏ２，Ｏ４，Ｏ６，・・・は、電位出力端Ｄ１，Ｄ３，Ｄ５，・・・と等しい電位を出力する（図１０参照）。
【０１１４】
よって、第２行選択時において、左から偶数番目の各出力端Ｏ（２ｊ）は、ＶＣＯＭより低い電位を出力し、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位は、ＶＣＯＭより低い電位となる（図８、図１０参照）。
【０１１５】
また、ＰＯＬ２がローレベルになっているので、スイッチ部１２における左から偶数番目の入力端Ｉ（２ｊ）は、それぞれ、左から奇数番目の出力端と導通状態になる。従って、スイッチ部１２における左から奇数番目の出力端は、電位設定部１１における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部１２の出力端Ｏ３，Ｏ５，・・・は、電位出力端Ｄ２，Ｄ４，・・・と等しい電位を出力する（図１０参照）。
【０１１６】
よって、第２行選択時において、スイッチ部１２における左から奇数番目の各出力端は、ＶＣＯＭより高い電位を出力し、左から奇数番目のソースラインＳ３，Ｓ５，・・・の電位は、ＶＣＯＭより高い電位となる（図８、図１０参照）。なお、このとき、偶数行選択時であるので、ソースラインＳ１は、画素電極の電位設定に用いられない。
【０１１７】
以上のように、第２行選択時において、左から奇数番目のソースラインはＶＣＯＭより高い電位となり、左から偶数番目のソースラインはＶＣＯＭより低い電位となる。
【０１１８】
また、第２行（偶数行）の個々の画素電極２１は、それぞれ右側に存在するソースラインに接続されている。従って、第２行の各画素電極２１は、右側のソースラインと等電位になる。例えば、第２行の左端の画素電極は、ソースライン２と等電位となる。
【０１１９】
以上の説明から分かるように、選択行が切りかわっても、左から奇数番目のソースラインはＶＣＯＭより高い電位のままであり、左から偶数番目のソースラインはＶＣＯＭより低い電位のままである。
【０１２０】
以降、このフレーム内では、奇数行選択時には、上述の第１行選択時と同様の動作を行い、偶数行選択時には、上述の第２行選択時と同様の動作を行う。
【０１２１】
従って、このフレームにおいて、左から奇数番目のソースライン（図１で実線で示したソースライン）は、ＶＣＯＭより高い電位で維持される。また、左から偶数番目のソースライン（図１で破線で示したソースライン）は、ＶＣＯＭより低い電位で維持される。このため、消費電力を低減することができる。
【０１２２】
このフレームの動作の結果、各画素の極性は、図１１のようになる。すなわち、奇数行目では、正極性、負極性、正極性、負極性、・・・となり、偶数行目では、負極性、正極性、負極性、正極性、・・・となり、隣接する画素同士で、極性が異なる。図１内で示した＋，−は、このときの極性を表している。
【０１２３】
次のフレームでは、制御部３は、最初の選択期間でＰＯＬ１をローレベルとし、以降、選択期間毎にＰＯＬ１のレベルを切り替える。他の動作に関しては、前述のフレームにおける動作と同様である。図１２は、この場合における制御信号ＳＴＢ，ＰＯＬ１，ＰＯＬ２と、スイッチ部１２の出力端の電位との関係を示す説明図である。
【０１２４】
制御部３は、フレーム内で最初のＳＴＢ立ち上げを行う。また、制御部３は、第１行（奇数行）の選択期間における制御として、ＳＴＢの立ち上げに併せて、ＰＯＬ１をローレベルにする。また、ＰＯＬ２に関しては、前のフレームと同様に、ハイレベルに立ち上げる（図１２参照）。
【０１２５】
図１３は、ＰＯＬ１がローレベルでＰＯＬ２がハイレベルのときの、電位設定部１１の電位出力端とスイッチ部１２の出力端とソースラインとの対応関係を示す説明図である。
【０１２６】
電位設定部１１は、ＳＴＢが立ち上がると、その時点でレジスタ（図示略）に記憶させていた１行分のデータ（第１行のデータ）をラッチ部（図示略）に転送する。この動作は、前のフレームで説明した動作と同様である。
【０１２７】
ＳＴＢが立ち下がると、電位設定部１１は、ラッチ部に記憶された第１行の各画素のデータに応じた電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。このとき、ＰＯＬ１はローレベルであるので、電位設定部１１は、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより低い電位（Ｖ９〜Ｖ１７等のいずれか）とする。Ｖ９〜Ｖ１７等のいずれの電位を出力するかは、左から奇数番目の各画素の画素値に応じて決定すればよい。また、ＰＯＬ１がローレベルであるので、電位設定部１１は、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより高い電位（Ｖ０〜Ｖ８等のいずれか）とする。Ｖ０〜Ｖ８等のいずれの電位を出力するかは、左から偶数番目の各画素の画素値に応じて決定すればよい。
【０１２８】
以上のように、ＰＯＬ１がローレベルであることにより、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位はＶＣＯＭより低くなり、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位はＶＣＯＭより高くなる。
【０１２９】
また、ラッチ部に記憶されたデータは、第１行のデータの入力順に並んでおり、電位出力部１１は、そのデータの並びを変更することなく、各電位出力端Ｄ１〜Ｄｎから対応するデータに応じた電位を出力する。この点は、前のフレームと同様である。
【０１３０】
また、ＳＴＢの立ち下がり時において、ＰＯＬ２はハイレベルになっている。従って、スイッチ部１２における左から奇数番目の入力端Ｉ（２ｊ−１）は、それぞれ、左から奇数番目の出力端Ｏ（２ｊ−１）と導通状態となる。従って、スイッチ部１２における左から奇数番目の出力端は、電位設定部１１における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部１２の出力端Ｏ１，Ｏ３，Ｏ５，・・・は、電位出力端Ｄ１，Ｄ３，Ｄ５，・・・と等しい電位を出力する（図１３参照）。
【０１３１】
よって、第１行選択時において、左から奇数番目の各出力端Ｏ（２ｊ−１）は、ＶＣＯＭより低い電位を出力し、左から奇数番目のソースラインＳ１，Ｓ３，Ｓ５，・・・の電位は、ＶＣＯＭより低い電位となる（図１２、図１３参照）。
【０１３２】
また、ＰＯＬ２がハイレベルになっているので、スイッチ部１２における左から偶数番目の入力端Ｉ（２ｊ）は、それぞれ、左から偶数番目の出力端Ｏ（２ｊ）と導通状態になる。従って、スイッチ部１２における左から偶数番目の出力端は、電位設定部１１における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部１２の出力端Ｏ２，Ｏ４，Ｏ６，・・・は、電位出力端Ｄ２，Ｄ４，Ｄ６と等しい電位を出力する（図１３参照）。
【０１３３】
よって、第１行選択時において、左から偶数番目の各出力端Ｏ（２ｊ）は、ＶＣＯＭより高い電位を出力し、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位は、ＶＣＯＭより高い電位となる（図１２、図１３参照）。
【０１３４】
以上のように、第１行選択時において、左から奇数番目のソースラインはＶＣＯＭより低い電位となり、左から偶数番目のソースラインはＶＣＯＭより高い電位となる。
【０１３５】
また、第１行（奇数行）の個々の画素電極２１は、それぞれ左側に存在するソースラインに接続されている。従って、第１行の各画素電極２１は、左側のソースラインと等電位になる。
【０１３６】
次に、制御部３が、ＳＴＢを再度立ち上げる。また、制御部３は、第２行（偶数行）の選択期間における制御として、ＳＴＢの立ち上げに併せて、ＰＯＬ１をローレベルからハイレベルに変化させ、ＰＯＬ２をハイレベルからローレベルに変化させる（図１２参照）。
【０１３７】
図１４は、ＰＯＬ１がハイレベルでＰＯＬ２がローレベルのときの、電位設定部１１の電位出力端とスイッチ部１２の出力端とソースラインとの対応関係を示す説明図である。
【０１３８】
電位設定部１１は、ＳＴＢが立ち上がると、その時点でレジスタ（図示略）に記憶させていた１行分のデータ（第２行のデータ）をラッチ部（図示略）に転送する。
【０１３９】
ＳＴＢが立ち下がると、電位設定部１１は、ラッチ部に記憶された第２行の各画素のデータに応じた電位を、各画素に対応する電位出力端Ｄ１〜Ｄｎに出力する。このとき、ＰＯＬ１がハイレベルであるので、電位設定部１１は、左から奇数番目の各電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位をＶＣＯＭより高い電位（Ｖ０〜Ｖ８等のいずれか）とする。Ｖ０〜Ｖ８等のいずれの電位を出力するかは、左から奇数番目の各画素の画素値に応じて決定すればよい。また、ＰＯＬ１がハイレベルであるので、電位設定部１１は、左から偶数番目の各電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位をＶＣＯＭより低い電位（Ｖ９〜Ｖ１７等のいずれか）とする。Ｖ９〜Ｖ１７等のいずれの電位を出力するかは、左から偶数番目の各画素の画素値に応じて決定すればよい。
【０１４０】
以上のように、ＰＯＬ１がハイレベルであることにより、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・の出力電位はＶＣＯＭより高くなり、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・の出力電位はＶＣＯＭより低くなる。
【０１４１】
また、ラッチ部に記憶されたデータは、第２行のデータの入力順に並んでおり、電位出力部１１は、そのデータの並びを変更することなく、各電位出力端Ｄ１〜Ｄｎから対応するデータに応じた電位を出力する。
【０１４２】
また、ＳＴＢの立ち下がり時において、ＰＯＬ２はローレベルになっている。従って、スイッチ部１２における左から奇数番目の入力端Ｉ（２ｊ−１）は、それぞれ、左から偶数番目の出力端Ｏ（２ｊ）と導通状態になる。従って、スイッチ部１２における左から偶数番目の出力端は、電位設定部１１における左から奇数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部１２の出力端Ｏ２，Ｏ４，Ｏ６，・・・は、電位出力端Ｄ１，Ｄ３，Ｄ５，・・・と等しい電位を出力する（図１４参照）。
【０１４３】
よって、第２行選択時において、左から偶数番目の各出力端Ｏ（２ｊ）は、ＶＣＯＭより高い電位を出力し、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・の電位は、ＶＣＯＭより高い電位となる（図１２、図１４参照）。
【０１４４】
また、ＰＯＬ２がローレベルになっているので、スイッチ部１２における左から偶数番目の入力端Ｉ（２ｊ）は、それぞれ、左から奇数番目の出力端と導通状態になる。従って、スイッチ部１２における左から奇数番目の出力端は、電位設定部１１における左から偶数番目の電位出力端と等しい電位を出力する。具体的には、スイッチ部１２の出力端Ｏ３，Ｏ５，・・・は、電位出力端Ｄ２，Ｄ４，・・・と等しい電位を出力する（図１４参照）。
【０１４５】
よって、第２行選択時において、スイッチ部１２における左から奇数番目の各出力端は、ＶＣＯＭより低い電位を出力し、左から奇数番目のソースラインＳ３，Ｓ５，・・・の電位は、ＶＣＯＭより低い電位となる（図１２、図１４参照）。なお、このとき、偶数行選択時であるので、ソースラインＳ１は、画素電極の電位設定に用いられない。
【０１４６】
以上のように、第２行選択時において、左から奇数番目のソースラインはＶＣＯＭより低い電位となり、左から偶数番目のソースラインはＶＣＯＭより高い電位となる。
【０１４７】
また、第２行（偶数行）の個々の画素電極２１は、それぞれ右側に存在するソースラインに接続されている。従って、第２行の各画素電極２１は、右側のソースラインと等電位になる。
【０１４８】
以上の説明からわかるように、本フレームにおいて、選択行が切りかわっても、左から奇数番目のソースラインはＶＣＯＭより低い電位のままであり、左から偶数番目のソースラインはＶＣＯＭより高い電位のままである。
【０１４９】
以降、このフレーム内では、奇数行選択時には、上述の第１行選択時と同様の動作を行い、偶数行選択時には、上述の第２行選択時と同様の動作を行う。
【０１５０】
従って、このフレームにおいて、左から奇数番目のソースラインは、ＶＣＯＭより低い電位で維持される。また、左から偶数番目のソースラインは、ＶＣＯＭより高い電位で維持される。このため、消費電力を低減することができる。
【０１５１】
このフレームの動作の結果、各画素の極性は、図１５のようになる。すなわち、奇数行目では、負極性、正極性、負極性、正極性、・・・となり、偶数行目では、正極性、負極性、正極性、負極性、・・・となり、隣接する画素同士で、極性が異なる。
【０１５２】
以降、図８で例示したフレームの動作と、図１２で例示したフレームの動作とを交互に繰り返す。図１１と図１５との比較からわかるように、同一画素の極性をフレーム毎に反転することができる。
【０１５３】
第１の実施の形態によれば、フレーム内で、個々のソースラインの電位は、ＶＣＯＭより高い電位のまま、あるいは、ＶＣＯＭより低い電位のまま保たれる。よって、消費電力を低減しつつ、同じ極性の画素の連続数が少なくなるようにして（第１の実施の形態では、隣り合う画素が互いに異なる極性になるようにして）液晶表示パネルを駆動することができる。
【０１５４】
また、画素電極は、行毎に、どちら側のソースラインに接続されるかが定められている。そして、スイッチ部１２は、電位設定部１１の出力端を、画素電極に接続されるソースラインに連なる出力端に接続させる。そして、選択期間内で、電位設定部１１の出力端に関する接続状態の変更を行わない。従って、入力された１行分のデータ内に含まれる各画素のデータの順番を変更することなく、そのままラッチ部に転送し、各画素のデータに応じた電位を出力することができる。
【０１５５】
また、選択期間内で、電位設定部１１の出力端に関する接続状態の変更を行わないので、ソースラインを所望の電位に設定するための時間を選択期間内で十分に確保できる。従って、ゲートラインの数（表示パネルの規模）により、ソースラインを所望の電位に設定できないという問題が生じることはない。
【０１５６】
また、消費電力を低減することができるので、駆動装置１の発熱を抑えることができる。例えば、倍速駆動や、４倍速駆動等の方法で液晶表示パネル２を駆動したとしても、発熱を抑えることができる。
【０１５７】
また、上記の説明では、制御部３が駆動装置１のスイッチ部１２にＰＯＬ２を入力する場合を説明した。制御部３がＰＯＬ２を生成するのではなく、電位設定部１１がＰＯＬ２を生成し、そのＰＯＬ２をスイッチ部１２に入力する構成であってもよい。図１６は、電位設定部１１がＰＯＬ２を生成する態様を示す説明図である。この場合、制御部３は、ＳＴＶをゲートドライバ（図示略）だけでなく、電位設定部１１にも入力する。これにより、電位設定部１１は、フレームの開始を判断することができる。電位設定部１１は、生成したＰＯＬ２をスイッチ部１２に入力する。電位設定部１１は、制御部３から入力されるＳＴＶがハイレベルとなっている期間中に、制御部３から入力されるＳＴＢがハイレベルになったならば、そのＳＴＢがハイレベルになっている期間中に、ＰＯＬ２のレベルをローレベルからハイレベルに切り替えればよい（図１６参照）。なお、ＳＴＢがハイレベルになっている期間中、電位出力端Ｄ１〜Ｄｎの出力はハイインピーダンス状態である。その後、電位設定部１１は、ＳＴＢがハイレベルになる毎に、ＰＯＬ２のレベルを交互に切り替えればよい。ＰＯＬ２の生成元が電位設定部１１であるという点と、電位設定部１１にＳＴＶが入力される点の他は、既に説明した動作と同様である。この場合にも、制御部３は、ＰＯＬ２がハイレベルになるときにＰＯＬ１をハイレベルにし、ＰＯＬ２がローレベルになるときにＰＯＬ１をローレベルにする制御信号出力態様と、ＰＯＬ２がハイレベルになるときにＰＯＬ１をローレベルにし、ＰＯＬ２がローレベルになるときにＰＯＬ１をハイレベルにする制御信号出力態様とをフレーム毎に切り替えていることになる。
【０１５８】
さらに、ＴＡＢ基板あるいはＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）対応のドライバＩＣの仕様によっては１チップ内の出力数が設定で選べるものもある。例えば、４８０ピン出力のドライバＩＣには設定により４０２ピンの出力に切り替えることが可能なものがある。この場合、使用しない７８本はドライバＩＣの中央部付近に設定される。
【０１５９】
［実施の形態２］
第１の実施の形態では、奇数行の画素電極を左側のソースラインに接続させ、偶数行の画素電極を右側のソースラインに接続させる場合を示した。第２の実施の形態では、連続する複数の行を一つのグループとし、奇数番目のグループ内の各行の画素電極を左側のソースラインに接続させ、偶数番目のグループ内の各行の画素電極を右側のソースラインに接続させる。
【０１６０】
図１７は、本発明の第２の実施の形態の液晶表示装置の例を示す説明図である。第１の実施の形態と同様の構成要素については、図１と同一の符号を付し、詳細な説明を省略する。第２の実施の形態の液晶表示装置は、駆動装置１と、液晶表示パネル２ａと、制御部３ａと、電源部４とを備える。
【０１６１】
液晶表示パネル２ａは、マトリクス状に配置された複数の画素電極２１と、コモン電極（図１において図示略）との間に液晶（図示略）を挟持する。液晶表示パネル２ａの各行において、各画素は、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の順に繰り返し並ぶ。
【０１６２】
液晶表示パネル２ａは、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。すなわち、ソースラインの数は、画素電極の列の数よりも１多い。また、隣り合うソースライン間に１列分の画素電極が配置されることになる。個々のソースラインＳ１〜Ｓｎ＋１は、それぞれスイッチ部１２の一つの出力端に対応し、ソースラインの並びの順に従って、対応するスイッチ部１２の出力端に接続される。
【０１６３】
また、各画素電極２１には、アクティブ素子２２が設けられ、各画素電極２１は、アクティブ素子２２を介して、ソースラインに接続される。以上の点は、第１の実施の形態における液晶表示パネル２と同様である。また、第１の実施の形態と同様に、アクティブ素子２２がＴＦＴである場合を例にする。
【０１６４】
第２の実施の形態では、画素電極２１のそれぞれの行を、連続する複数行毎に１つのグループとする。図１７では、連続する２つの行を１つのグループとする場合を示している。ただし、１つのグループとする行数は、２行とは限らず、例えば、連続する３行毎あるいは４行毎に１つのグループとしてもよい。１つのグループとする行数は、画素電極２１の行数をＮとした場合、Ｎ−１以下であればよい。
【０１６５】
以下の説明では、連続する２行毎に１グループとする場合を例にする。よって、画素電極２１の第１行および第２行が１番目のグループとなり、第３行および第４行が２番目のグループとなる。以降の行も同様にグループに分けられる。
【０１６６】
そして、奇数番目のグループ内の各行の各画素電極２１は、ＴＦＴ２２を介して左側のソースラインに接続される。奇数番目のグループでは、ＴＦＴ２２は、例えば、画素電極２１の左側に設けられる。ただし、ＴＦＴ２２の配置位置は、この位置に限定されず、任意でよい。
【０１６７】
偶数番目のグループ内の各行の各画素電極２１は、ＴＦＴ２２を介して右側のソースラインに接続される。偶数番目のグループでは、ＴＦＴ２２は、例えば、画素電極２１の右側に設けられる。ただし、上記の場合と同様に、ＴＦＴの配置位置は、この位置に限定されず、任意でよい。
【０１６８】
電源部４と、駆動装置１（電位設定部１１およびスイッチ部１２）の動作は、第１の実施の形態と同様である。ただし、制御部３ａのＰＯＬ１、ＰＯＬ２の出力態様は第１の実施の形態と異なるので、電位設定部１１およびスイッチ部１２は、制御部３ａから入力されるＰＯＬ１，ＰＯＬ２に従って動作する。
【０１６９】
また、第２の実施の形態の液晶表示装置も、第１の実施の形態と同様に、各ゲートラインの電位を設定するゲートドライバ（図示略）を備える。ゲートドライバは、ゲートラインを１本ずつ線順次選択し、選択したゲートラインを選択時電位に設定し、選択していないゲートラインを非選択時電位に設定する。従って、各グループ内のそれぞれの行が１行ずつ選択される。駆動装置１が、ゲートドライバとしての機能を備えていてもよい。
【０１７０】
制御部３ａは、ＰＯＬ１，ＰＯＬ２，ＳＣＬＫ，ＳＴＢを出力することにより、電位設定部１１およびスイッチ部１２を制御する。
【０１７１】
ＳＣＬＫおよびＳＴＢの出力態様は、第１の実施の形態と同様である。すなわち、制御部３は、ＳＴＢで選択期間を規定し、電位設定部１１はＳＣＬＫを利用して１行分のデータをレジスタに取り込ませる。そして、制御部３は、ＳＴＢを立ち上げることで、電位設定部１１に取り込み済みの１行分のデータをラッチ部（図示略）に転送させる。さらに、ＳＴＢを立ち下げることで、ラッチ部に転送された１行分のデータに応じた各電位を電位設定部１１に各電位出力端Ｄ１〜Ｄｎから出力させる。
【０１７２】
第２の実施の形態では、制御部３ａは、１フレーム内で、グループ毎にＰＯＬ１，ＰＯＬ２のレベルをハイレベル、ローレベルに交互に切り替える。
【０１７３】
ただし、制御部３ａは、奇数番目のグループの各行が１行ずつ選択されるときのＰＯＬ１のレベルおよび偶数番目のグループの各行が１行ずつ選択されるときのＰＯＬ１のレベルを、フレーム毎に交互に切り替える。例えば、あるフレームで、制御部３ａが、奇数番目のグループの各行が１行ずつ選択されるときにＰＯＬ１をハイレベルにして、偶数番目のグループの各行が１行ずつ選択されるときにＰＯＬ１をローレベルにしたとする。次のフレームでは、制御部３ａは、奇数番目のグループの各行が１行ずつ選択されるときにＰＯＬ１をローレベルにして、偶数番目のグループの各行が１行ずつ選択されるときにＰＯＬ１のレベルをハイレベルにする。
【０１７４】
さらに、制御部３ａは、フレームに依らず、奇数番目のグループの各行が１行ずつ選択されるときにＰＯＬ２のレベルをハイレベルにして、偶数番目のグループの各行が１行ずつ選択されるときにＰＯＬ２のレベルをローレベルにする。
【０１７５】
本実施の形態においても、制御部３は、ＳＴＶ（図６参照）をハイレベルとしているときに、ＣＰＶに合わせてＳＴＢをハイレベルにしたならば、ＳＴＢをハイレベルにしている期間中に、ＰＯＬ２のレベルをローレベルからハイレベルに切り替えればよい。その後、制御部３は、グループを構成する行の数をｇとすると、ｇ回後のＳＴＢがハイレベルになる期間でＰＯＬ２のレベルを切り替えることを繰り返していけばよい。
【０１７６】
次に、動作について説明する。
まず、奇数番目のグループの各行を１行ずつ選択する期間（以下、便宜的に、奇数番目のグループの選択期間と記す）でＰＯＬ１をハイレベルにして、偶数番目のグループの各行を１行ずつ選択する期間（以下、便宜的に、偶数番目のグループの選択期間と記す）でＰＯＬ１をローレベルにするフレームについて説明する。図１８は、このフレームにおけるＳＴＢ，ＰＯＬ１，ＰＯＬ２の出力例を示す説明図である。
【０１７７】
奇数番目のグループの選択期間では、制御部３ａは、ＰＯＬ１，ＰＯＬ２をそれぞれハイレベルに設定する（図１８参照）。従って、奇数番目のグループの選択期間内で、各行が順次選択されているときの動作は、第１の実施の形態において、制御部３がＰＯＬ１，ＰＯＬ２をともにハイレベルにする選択期間での動作と同様である。従って、図９に示す場合と同様に、電位設定部１１の左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からはＶＣＯＭより高い電位が出力され、スイッチ部１２は、左から奇数番目の出力端Ｏ１，Ｏ３，Ｏ５，・・・からその電位を出力する。また、電位設定部１１の左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・からはＶＣＯＭより低い電位が出力され、スイッチ部１２は、左から偶数番目の出力端Ｏ２，Ｏ４，Ｏ６，・・・からその電位を出力する。従って、左から奇数番目のソースラインはＶＣＯＭより高い電位となり、左から偶数番目のソースラインはＶＣＯＭよりも低い電位となる。
【０１７８】
また、偶数番目のグループの選択期間では、制御部３ａは、ＰＯＬ１，ＰＯＬ２をそれぞれローレベルに設定する（図１８参照）。従って、偶数番目の選択期間内で各行が順次選択されているときの動作は、第１の実施の形態において、制御部３がＰＯＬ１，ＰＯＬ２をともにローレベルにする選択期間での動作と同様である。従って、図１０に示す場合と同様に、電位設定部１１の左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からはＶＣＯＭより低い電位が出力され、スイッチ部１２は、左から偶数番目の出力端Ｏ２，Ｏ４，Ｏ６，・・・からその電位を出力する。また、電位設定部１１の左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・からはＶＣＯＭより高い電位が出力され、スイッチ部１２は、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・からその電位を出力する。従って、左から奇数番目のソースラインはＶＣＯＭより高い電位となり、左から偶数番目のソースラインはＶＣＯＭよりも低い電位となる。
【０１７９】
よって、このフレーム内では、各ソースラインは、ＶＣＯＭより高い電位、あるいはＶＣＯＭより低い電位で維持される。
【０１８０】
以上のフレームの動作の結果、各画素の極性は、図１９に示すようになる。すなわち、奇数番目のグループの各行では、正極性、負極性、正極性、負極性、・・・となり、偶数番目のグループの各行では、負極性、正極性、負極性、正極性、・・・となる。図１７内で示した＋，−は、このときの極性を表している。
【０１８１】
次に、奇数番目のグループの選択期間でＰＯＬ１をローレベルにして、偶数番目のグループの選択期間でＰＯＬ１をハイレベルにするフレームについて説明する。図２０は、このフレームにおけるＳＴＢ，ＰＯＬ１，ＰＯＬ２の出力例を示す説明図である。
【０１８２】
奇数番目のグループの選択期間では、制御部３ａは、ＰＯＬ１をローレベルにして、ＰＯＬ２をハイレベルに設定する（図２０参照）。従って、奇数番目のグループの選択期間内で各行が順次選択されているときの動作は、第１の実施の形態において、制御部３がＰＯＬ１をローレベルとしＰＯＬ２をハイレベルとする選択期間での動作と同様である。従って、図１３に示す場合と同様に、電位設定部１１の左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からはＶＣＯＭより低い電位が出力され、スイッチ部１２は、左から奇数番目の出力端Ｏ１，Ｏ２，Ｏ３，・・・からその電位を出力する。また、電位設定部１１の左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・からはＶＣＯＭより高い電位が出力され、スイッチ部１２は、左から偶数番目の出力端Ｏ２，Ｏ４，Ｏ６，・・・からその電位を出力する。従って、左から奇数番目のソースラインはＶＣＯＭより低い電位となり、左から偶数番目のソースラインはＶＣＯＭよりも高い電位となる。
【０１８３】
また、偶数番目のグループの選択期間では、制御部３ａは、ＰＯＬ１をハイレベルにして、ＰＯＬ２をローレベルに設定する（図２０参照）。従って、偶数番目の選択期間内で各行が順次選択されているときの動作は、第１の実施の形態において、制御部３がＰＯＬ１をハイレベルとしＰＯＬ２をローレベルとする選択期間での動作と同様である。従って、図１４に示す場合と同様に、電位設定部１１の左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からはＶＣＯＭより高い電位が出力され、スイッチ部１２は、左から偶数番目の出力端Ｏ２，Ｏ４，Ｏ６，・・・からその電位を出力する。また、電位設定部１１の左から偶数番目の電位出力端Ｄ２，Ｄ４，・・・からはＶＣＯＭより低い電位が出力され、スイッチ部１２は、左から奇数番目の電位出力端Ｄ３，Ｄ５，・・・からその電位を出力する。従って、左から奇数番目のソースラインはＶＣＯＭより低い電位となり、左から偶数番目のソースラインはＶＣＯＭよりも高い電位となる。
【０１８４】
よって、このフレーム内でも、各ソースラインは、ＶＣＯＭより高い電位、あるいはＶＣＯＭより低い電位で維持される。
【０１８５】
以上のフレームの動作の結果、各画素の極性は、図２１に示すようになる。すなわち、奇数番目のグループの各行では、負極性、正極性、負極性、正極性、・・・となり、偶数番目のグループの各行では、正極性、負極性、正極性、負極性、・・・となる。図１９と図２１との比較からわかるように、同一画素の極性をフレーム毎に反転することができる。
【０１８６】
第２の実施の形態は、連続する行をグループ化し、同じグループ内に属する縦方向の画素の極性が同極性で連続する点以外は、第１の実施の形態と同様である。よって、第２の実施の形態でも、第１の実施の形態と同様の効果が得られる。ただし、第１の実施の形態の方が、隣接する画素同士の極性を全て異なるようにしている点で好ましい。
【０１８７】
第２の実施の形態においても、制御部３がＰＯＬ２を生成するのではなく、電位設定部１１がＰＯＬ２を生成して、スイッチ部１２に入力してもよい。この場合、第１の実施の形態で説明したように、制御部３は、ＳＴＶをゲートドライバ（図示略）だけでなく、電位設定部１１にも入力する。電位設定部１１は、制御部３から入力されるＳＴＶがハイレベルとなっている期間中に、制御部３から入力されるＳＴＢがハイレベルになったならば、そのＳＴＢがハイレベルになっている期間中に、ＰＯＬ２のレベルをローレベルからハイレベルに切り替えればよい。その後、電位設定部１１は、グループを構成する行の数をｇとすると、ｇ回後のＳＴＢがハイレベルになる期間で、ＰＯＬ２のレベルを切り替えることを繰り返していけばよい。ＰＯＬ２の生成元が電位設定部１１であるという点と、電位設定部１１にＳＴＶが入力される点の他は、既に説明した動作と同様である。
【０１８８】
なお、第１の実施の形態は、第２の実施の形態における個々のグループに属する行を１行だけとした場合に相当する。従って、第１の実施の形態は、第２の実施の形態の態様の１つということができる。
【０１８９】
また、第２の実施の形態では、奇数番目のグループの各画素を左側のソースラインに接続させ、偶数番目のグループの各画素を右側のソースラインに接続させる場合を例に説明したが、奇数番目のグループの各画素を右側のソースラインに接続させ、偶数番目のグループの各画素を左側のソースラインに接続させる構成であってもよい。この場合、制御部３ａは、この構成に合わせて、ＰＯＬ１，ＰＯＬ２を出力すればよい。
【０１９０】
同様に、第１の実施の形態において、奇数番目の行の各画素を右側のソースラインに接続させ、偶数番目の行の各画素を左側のソースラインに接続させる構成であってもよい。この場合、制御部３は、この構成に合わせてＰＯＬ１，ＰＯＬ２を出力すればよい。このことは、後述の各実施の形態でも同様である。
【０１９１】
［実施の形態３］
図２２は、本発明の第３の実施の形態の液晶表示装置の例を示す説明図である。第１の実施の形態と同様の構成要素については、図１と同一の符号を付し、詳細な説明を省略する。なお、解像度によっては最初あるいは最終段の駆動装置は駆動装置の出力ピンのすべてを使用しない場合にも適用可能である。また、ＴＡＢ基板あるいはＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）対応のドライバＩＣの仕様によっては１チップ内の出力数が設定で選べるものもある。例えば、４８０ピン出力のドライバＩＣには設定により４０２ピンの出力に切り替えることが可能なものがある。この場合、使用しない７２本はドライバＩＣの中央部付近に設定される。このようなドライバＩＣにおいても、本実施の形態と同様に、１チップ内に駆動装置が２個存在するものとして処理することが可能である。
【０１９２】
第３の実施の形態の液晶表示装置は、複数の駆動装置１ａ、１ｂと、液晶表示パネル２ｂと、制御部３と、電源部４とを備える。ここでは、２つの駆動装置１ａ，１ｂを備える場合を例にして説明するが、３つ以上の駆動装置を備えていてもよい。
【０１９３】
駆動装置１ａ，１ｂは、第１の実施の形態における駆動装置１と同様の構成であり、それぞれ、電位設定部１１と、スイッチ部１２とを備える。なお、図２２では、各スイッチ部１２を、図４に例示する場合と同様に、簡略化して模式的に表している。
【０１９４】
駆動装置１ａ，１ｂが備える電位設定部１１は、いずれもｎ個の電位出力端Ｄ１〜Ｄｎを備える。そして、第１の実施の形態と同様に、電位設定部１１は、入力されるＰＯＬ１に応じて、ＶＣＯＭより高い電位と、ＶＣＯＭより低い電位とを電位出力端毎に交互に出力する。左側の駆動装置１ａの電位設定部１１の右端の電位出力端Ｄｎの電位と、右側の駆動装置１ｂの電位設定部１１の左端の電位出力端Ｄ１の電位とに関しても、一方の出力電位がＶＣＯＭより高いときには、他方の出力電位がＶＣＯＭより低くなるようにする。このためには、各電位設定部１１の電位出力端の数ｎを偶数にすればよい。また、Ｒ，Ｇ，Ｂを一組とするため、各電位設定部１１の電位出力端の数ｎは、３の倍数である必要もある。よって、本実施の形態では、個々の電位設定部１１の電位出力端の数ｎは、６の倍数であるものとする。
【０１９５】
ＰＯＬ１，ＳＣＬＫ，ＳＴＢに従って各電位設定部１１が行う動作は、第１の実施の形態と同様である。
【０１９６】
また、左側の駆動装置１ａは、画像の１行分のデータのうち、前半部分の処理を分担し、右側の駆動装置１ｂは、その１行分のデータのうち、後半部分の処理を分担する。すなわち、駆動装置１ａの電位設定部１１は、１行分のデータの前半部分をＳＣＬＫに従って順次取り込む。また、駆動装置１ｂの電位設定部１１は、１行分のデータの前半部分をＳＣＬＫに従って順次取り込む。
【０１９７】
各駆動装置１ａ，１ｂが備えるスイッチ部１２は、第１の実施の形態におけるスイッチ部１２と同様であり、ｎ個の入力端Ｉ１〜Ｉｎと、ｎ＋１個の出力端Ｏ１〜Ｏｎ＋１を備える。ＰＯＬ２に従って各スイッチ部１２が行う動作は、第１の実施の形態と同様である。
【０１９８】
液晶表示パネル２ｂは、マトリクス状に配置された複数の画素電極２１と、コモン電極（図１において図示略）との間に液晶（図示略）を挟持する。液晶表示パネル２ｂの各行において、各画素は、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の順に繰り返し並ぶ。
【０１９９】
液晶表示パネル２ｂは、画素電極の各列の左側にそれぞれソースラインを備えるとともに、１番右側の画素列の右側にもソースラインを備える。すなわち、ソースラインの数は、画素電極の列の数よりも１多い。また、隣り合うソースライン間に１列分の画素電極が配置されることになる。以上の点は、第１の実施の形態と同様である。
【０２００】
ただし、本実施の形態では、画素電極の列数は、１つの電位設定部１１の電位出力端の数ｎよりも多い。ここでは、画素電極の列数が２ｎである場合を例にする。この場合、ソースラインの数は、２ｎ＋１本となり、左側のソースラインからＳ１〜Ｓ（２ｎ＋１）と記す。
【０２０１】
左から１本目からｎ本目までのソースラインＳ１〜Ｓｎは、それぞれ左側の駆動装置１ａのスイッチ部１２の出力端Ｏ１〜Ｏｎに対応し、ソースラインの並びの順に出力端Ｏ１〜Ｏｎに接続される。左からｎ＋１本目のソースラインＳｎ＋１は、左側のスイッチ部１２の右端の出力端Ｏｎ＋１と、右側のスイッチ部の左端の出力端Ｏ１とに接続される。具体的には、図２２に示すように、左からｎ＋１本目のソースラインＳｎ＋１は分岐部４１，４２を備える。そして、分岐部４１が左側のスイッチ部１２の右端の出力端Ｏｎ＋１に接続され、分岐部４２が右側のスイッチ部の左端の出力端Ｏ１に接続される。
【０２０２】
左からｎ＋２本目以降のソースラインＳｎ＋２〜Ｓ（２ｎ＋１）は、それぞれ右側の駆動装置１ｂのスイッチ部１２の出力端Ｏ２〜Ｏｎ＋１に対応し、ソースラインの並びの順に出力端Ｏ２〜Ｏｎ＋１に接続される。
【０２０３】
このように、スイッチ部１２が複数並んで存在する場合、左側のスイッチ部１２の右端の出力端Ｏｎ＋１と、右側のスイッチ部１２の左端の出力端Ｏ１とは、同一のソースラインに接続され、他の出力端は、ソースラインの並び順に１本のソースラインに接続される。
【０２０４】
なお、図２２では、２つのスイッチ部１２に接続されるソースラインＳｎ＋１を便宜的に他のソースラインよりも太く図示しているが、各ソースラインＳ１〜Ｓ（２ｎ＋１）はいずれも同じ太さである。
【０２０５】
また、各画素電極２１には、アクティブ素子２２が設けられ、各画素電極２１は、アクティブ素子２２を介して、ソースラインに接続される。また、奇数行目の画素電極２１は、左側のソースラインに接続され、偶数行目の画素電極２１は右側のソースラインに接続される。この点は、第１の実施の形態における液晶表示パネル２と同様である。また、第１の実施の形態と同様に、アクティブ素子２２がＴＦＴである場合を例にする。
【０２０６】
制御部３は、制御信号ＰＯＬ１，ＳＣＬＫ，ＳＴＢを各電位設定部１１に出力する。ＰＯＬ１，ＳＣＬＫ，ＳＴＢの出力態様は、第１の実施の形態と同様である。ただし、同時に複数の電位設定部１１に出力する点が、第１の実施の形態と異なる。
【０２０７】
また、制御部３は、ＰＯＬ２を各スイッチ部１２に同時に出力する。ＰＯＬ２の出力態様も第１の実施の形態と同様である。ただし、同時に複数のスイッチ部１２に出力する点が、第１の実施の形態と異なる。
【０２０８】
次に、動作について説明する。
まず、制御部３が奇数行選択時にＰＯＬ１をハイレベルとし偶数行選択時にＰＯＬ１をローレベルとするフレームに関して説明する。
【０２０９】
奇数行選択時には、制御部３は、各電位設定部１１に出力するＰＯＬ１をハイレベルとする。従って、各電位設定部１１は、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からＶＣＯＭより高い電位を出力し、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・からＶＣＯＭより低い電位を出力する。また、このとき、制御部３は、各スイッチ部１２に出力するＰＯＬ２をハイレベルとする。従って、図２２に示すように、各スイッチ部１２の入力端Ｉ１〜Ｉｎは、出力端Ｏ１〜Ｏｎと導通状態となる。
【０２１０】
この結果、左から奇数番目のソースラインＳ１，Ｓ３，Ｓ５・・・はＶＣＯＭより高い電位となり、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・はＶＣＯＭより低い電位となる。そして、選択行（奇数行目）の各画素電極２１は、左側のソースラインと等電位に設定される。
【０２１１】
偶数行選択時には、制御部３は、各電位設定部１１に出力するＰＯＬ１をローレベルとする。従って、各電位設定部１１は、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からＶＣＯＭより低い電位を出力し、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・からＶＣＯＭより高い電位を出力する。また、このとき、制御部３は、各スイッチ部１２に出力するＰＯＬ２をローレベルとする。このときの各スイッチ部１２の状態を図２３に示す。ＰＯＬ２がローレベルであるので、図２３に示すように各スイッチ部１２の入力端Ｉ１〜Ｉｎは、出力端Ｏ２〜Ｏｎ＋１と導通状態になる。
【０２１２】
この結果、左から奇数番目のソースラインＳ３，Ｓ５，・・・はＶＣＯＭより高い電位となり、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・は、ＶＣＯＭより低い電位となる。そして、選択行（偶数行目）の各画素電極２１は、右側のソースラインと等電位に設定される。
【０２１３】
よって、このフレーム内では、左から奇数番目のソースラインは、ＶＣＯＭより高い電位に維持され、左から偶数番目のソースラインは、ＶＣＯＭより低い電位に維持される。このフレームでの各画素の極性は、図１１に示す場合と同様である。
【０２１４】
次に、制御部３が奇数行選択時にＰＯＬ１をローレベルとし偶数行選択時にＰＯＬ１をハイレベルとするフレームに関して説明する。
【０２１５】
奇数行選択時には、制御部３は、各電位設定部１１に出力するＰＯＬ１をローレベルとする。従って、各電位設定部１１は、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からＶＣＯＭより低い電位を出力し、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・からＶＣＯＭより高い電位を出力する。また、このとき、制御部３は、各スイッチ部１２に出力するＰＯＬ２をハイレベルとする。従って、図２２に示すように、各スイッチ部１２の入力端Ｉ１〜Ｉｎは、出力端Ｏ１〜Ｏｎと導通状態となる。
【０２１６】
この結果、左から奇数番目のソースラインＳ１，Ｓ３，Ｓ５・・・はＶＣＯＭより低い電位となり、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・はＶＣＯＭより高い電位となる。そして、そして、選択行（奇数行目）の各画素電極２１は、左側のソースラインと等電位に設定される。
【０２１７】
偶数行選択時には、制御部３は、各電位設定部１１に出力するＰＯＬ１をハイレベルとする。従って、各電位設定部１１は、左から奇数番目の電位出力端Ｄ１，Ｄ３，Ｄ５，・・・からＶＣＯＭより高い電位を出力し、左から偶数番目の電位出力端Ｄ２，Ｄ４，Ｄ６，・・・からＶＣＯＭより低い電位を出力する。また、このとき、制御部３は、各スイッチ部１２に出力するＰＯＬ２をローレベルとする。ＰＯＬ２がローレベルであるので、図２３に示すように各スイッチ部１２の入力端Ｉ１〜Ｉｎは、出力端Ｏ２〜Ｏｎ＋１と導通状態になる。
【０２１８】
この結果、左から奇数番目のソースラインＳ３，Ｓ５，・・・はＶＣＯＭより低い電位となり、左から偶数番目のソースラインＳ２，Ｓ４，Ｓ６，・・・は、ＶＣＯＭより高い電位となる。そして、選択行（偶数行目）の各画素電極２１は、右側のソースラインと等電位に設定される。
【０２１９】
よって、このフレーム内では、左から奇数番目のソースラインは、ＶＣＯＭより低い電位に維持され、左から偶数番目のソースラインは、ＶＣＯＭより高い電位に維持される。このフレームでの各画素の極性は、図１１に示す場合と同様である。このフレームでの各画素の極性は、図１５に示す場合と同様である。
【０２２０】
第３の実施の形態においても、個々の駆動装置１ａ，１ｂの動作は、第１の実施の形態と同様であり、また、フレーム内で各ソースラインを、ＶＣＯＭより高い電位またはＶＣＯＭより低い電位に維持することができる。よって、第１の実施の形態と同様の効果を得ることができる。
【０２２１】
第３の実施の形態に、第２の実施の形態を適用してもよい。すなわち、画素電極２１の連続する行をグループにまとめ、奇数番目のグループの各行の画素電極を左側のソース配線に接続させ、偶数番目のグループの各行の画素電極を右側のソース配線に接続させる構成であってもよい。このとき、制御部３は、第２の実施の形態と同様にＰＯＬ１，ＰＯＬ２を出力すればよい。
【０２２２】
［実施の形態４］
図２４は、本発明の第４の実施の形態の液晶表示装置の例を示す説明図である。第１の実施の形態と同様の構成要素については、図１と同一の符号を付し、詳細な説明を省略する。
【０２２３】
第４の実施の形態の液晶表示装置は、駆動装置１と、液晶表示パネル２ｃと、制御部３と、電源部４とを備える。駆動装置１は、電位設定部１１とスイッチ部１２とを備える。制御部３、電源部４、駆動装置１（電位設定部１１およびスイッチ部１２）の動作は、第１の実施の形態と同様である。
【０２２４】
液晶表示パネル２ｃは、第１の実施の形態における液晶表示パネル２と同様の構成であるが、赤色表示用画素（Ｒ）、緑色表示用画素（Ｇ）、青色表示用画素（Ｂ）の配置が、第１の実施の形態と異なる。
【０２２５】
第１の実施の形態と比較すると、第１の実施の形態における液晶表示パネル２では、いずれの行でも、Ｒ，Ｇ，Ｂの並び方が同じであり、個々の画素の列に着目すると、列単位では同じ色の画素となる（図１参照）。
【０２２６】
これに対し、第４の実施の形態では、連続する３行において、それぞれＲ，Ｇ，Ｂの配置が異なる。図２４に示す例では、第３ｋ＋１行では、左側からＲ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，・・・の順に画素が並ぶ。第３ｋ＋２行では、左からＧ，Ｂ，Ｒ，Ｇ，Ｂ，Ｒ，・・・の順に画素が並ぶ。そして、第３ｋ行では、左からＢ，Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，・・・の順に画素が並ぶ。なお、ここで、ｋは、０以上の整数である。この結果、個々の列の中にも、それぞれ、Ｒ，Ｇ，Ｂの画素が存在する。液晶表示パネル２ｃに関し、その他の点については、第１の実施の形態の液晶表示パネル２と同様である。
【０２２７】
駆動装置１の電位設定部１１に画像データを入力する場合、液晶表示パネル２ｃにおけるＲＧＢの配置に応じた画像データを入力すればよい。例えば、第１行のデータとして、１番左のＲの画素のデータ、左から２番目のＧの画素のデータ、左から３番目のＢの画素のデータ、・・・の順に１行分のデータを入力すればよい。また、第２行のデータとして、１番左のＧの画素のデータ、左から２番目のＢの画素のデータ、左から３番目のＲの画素のデータ、・・・の順に１行分のデータを入力すればよい。また、第２行のデータとして、１番左のＢの画素のデータ、左から２番目のＲの画素のデータ、左から３番目のＧの画素のデータ、・・・の順に１行分のデータを入力すればよい。
【０２２８】
ただし、入力される１行分のデータを電位設定部１１が取り込む動作は、第１の実施の形態と同じである。すなわち、液晶表示パネル２ｃの配置に応じた画像データを用意して駆動装置１に入力すればよく、制御部３、駆動装置１、電源部４の動作自体は、第１の実施の形態と同一である。
【０２２９】
第４の実施の形態は、液晶表示パネルのＲＧＢの配置が第１の実施の形態と異なるだけであるので、第４の実施の形態でも、第１の実施の形態と同様の効果が得られる。なお、液晶表示パネル２ｃにおけるＲ，Ｇ，Ｂの配置は、図２４に示す配置に限定されず、他の配置であってもよい。
【０２３０】
［実施の形態５］
図２５は、本発明の第５の実施の形態の液晶表示装置の例を示す説明図である。第１の実施の形態と同様の構成要素については、図１と同一の符号を付し、詳細な説明を省略する。
【０２３１】
第５の実施の形態の液晶表示装置は、駆動装置１と、液晶表示パネル２ｄと、制御部３と、電源部４とを備える。駆動装置１は、電位設定部１１とスイッチ部１２とを備える。制御部３、電源部４、駆動装置１（電位設定部１１およびスイッチ部１２）の動作は、第１の実施の形態と同様である。
【０２３２】
液晶表示パネル２ｄは、第１の実施の形態における液晶表示パネル２と同様の構成であるが、赤色表示用画素（Ｒ）、緑色表示用画素（Ｇ）、青色表示用画素（Ｂ）の配置が、第１の実施の形態と異なる。
【０２３３】
第５の実施の形態の液晶表示パネル２ｄは、１行内の画素の色を同じ色とする。図２５に示す例では、第３ｋ＋１行では、Ｒの画素が順に並ぶ。第３ｋ＋２行では、Ｇの画素が順に並ぶ。そして、第３ｋ＋３行では、Ｂの画素が順位並ぶ。なお、ここで、ｋは、０以上の整数である。液晶表示パネル２ｃに関し、その他の点については、第１の実施の形態の液晶表示パネル２と同様である。
【０２３４】
駆動装置１の電位設定部１１に画像データを入力する場合、液晶表示パネル２ｄにおけるＲＧＢの配置に応じた画像データを入力すればよい。例えば、第１行のデータとして、１番左のＲの画素のデータ、左から２番目のＲの画素のデータ、・・・の順に１行分のデータを入力すればよい。また、第２行のデータとして、１番左のＧの画素のデータ、左から２番目のＧの画素のデータ、・・・の順に１行分のデータを入力すればよい。また、第３行のデータとして、１番左のＢの画素のデータ、左から２番目のＢの画素のデータ、・・・の順に１行分のデータを入力すればよい。
【０２３５】
ただし、入力される１行分のデータを電位設定部１１が取り込む動作は、第１の実施の形態と同じである。すなわち、液晶表示パネル２ｃの配置に応じた画像データを用意して駆動装置１に入力すればよく、制御部３、駆動装置１、電源部４の動作自体は、第１の実施の形態と同一である。
【０２３６】
第５の実施の形態は、液晶表示パネルのＲＧＢの配置が第１の実施の形態と異なるだけであるので、第５の実施の形態でも、第１の実施の形態と同様の効果が得られる。なお、液晶表示パネル２ｄにおけるＲ，Ｇ，Ｂの配置は、図２５に示す配置に限定されず、他の配置であってもよい。
【０２３７】
また、第５の実施の形態では、Ｒ，Ｇ，Ｂの画素数を第１の実施の形態と同数にする場合、ソースラインおよびゲートラインの総数を減らすことができる効果がある。図２６は、第５の実施の形態と第１の実施の形態とのソースラインおよびゲートラインの総数の比較の一例を示す説明図である。図２６（ａ）は、第１の実施の形態で示したＲＧＢの配列の一例であり、図２６（ｂ）は第５の実施の形態で示したＲＧＢの配列の一例である。いずれの場合も、両者の間で、Ｒ，Ｇ，Ｂの画素数は等しいが、ソースラインおよびゲートラインの総数は、図２６（ｂ）に示す場合の方が少なくなる。このように、第５の実施の形態では、ライン数を少なく出きる効果がある。
【０２３８】
また、第４の実施の形態および第５の実施の形態に、第２の実施の形態や第３の実施の形態を適用してもよい。
【０２３９】
また、以上の第１から第５までの各実施の形態では、電位設定部１１が、ＳＣＬＫに従って、画像１行分のデータを左側の画素のデータから順に取り込む場合を説明したが、画素のデータの取り込み順は、この順に限定されない。各実施の形態において、電位設定部１１は、画像１行分のデータを右側の画素のデータから順に取り込んでもよい。この場合でも、各実施の形態と同様の効果が得られる。
【０２４０】
また、上記の各実施の形態において、電位設定部１１は、垂直帰線期間中に各電位出力端Ｄ１〜Ｄｎの出力電位を、一旦、最大電位（上記の例ではＶ０）と最小電位（上記の例ではＶ１７）の間の電位としてから、次のフレームにおける電位出力を開始することが好ましい。特に、垂直帰線期間中に、電位設定部１１は、各電位出力端Ｄ１〜Ｄｎの電位をＶＣＯＭ（＝（Ｖ０＋Ｖ１７）／２）に設定することが好ましい。このように、垂直帰線期間中における電位設定を行うことで、電源部４の負荷を少なくすることができる。
【０２４１】
また、各電位出力端Ｄ１〜Ｄｎの出力電位を、一旦、最大電位と最小電位の間の電位とするためには、電位設定部１１は、例えば、隣り合う２つずつの電位出力端の組で、電位出力端同士をショート（短絡）させればよい。例えば、Ｄ１，Ｄ２の組、Ｄ３，Ｄ４の組、・・・等の各組において、電位出力端同士をショートさせればよい。
【０２４２】
なお、垂直帰線期間は、最終行の選択が終了してから次に１行目の選択を開始するまでの期間であり、換言すれば、フレームとフレームの間の期間である。
【０２４３】
また、上記の各実施の形態では、液晶表示パネルがＲ，Ｇ，Ｂそれぞれの画素を備え、カラー表示を行う場合を示したが、液晶表示パネルは、Ｒ，Ｇ，Ｂの画素を備えずに、モノクロの画素を備えるモノクロの液晶表示パネルであってもよい。
【０２４４】
また、上記の各実施の形態では、電位設定部１１とスイッチ部１２とを備える液晶表示パネルの駆動装置１が開示されている。
【０２４５】
また、上記の各実施の形態において、制御部３または制御部３ａが駆動装置１に設けられる構成であってもよい。すなわち、駆動装置１が制御部３または制御部３ａを備える構成であってもよい。
【０２４６】
上記の各実施の形態において、スイッチ部１２を駆動装置１に設けるのではなく、液晶表示パネル２，２ａ，２ｂ，２ｃ，２ｄがスイッチ部１２を備える構成であってもよい。この場合、駆動装置１は、電位設定部１１を備えていればよい。また、上記の各実施の形態において、電位設定部１１あるいは制御部３がＴＡＢ基板やＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）であってもよいし、ポリシリコン等で形成されていてもよい。
【０２４７】
［実施の形態６］
以下に示す各実施の形態では、電位設定部自身の内部にスイッチが含まれる場合について説明する。図２７は、本発明の第６の実施の形態の液晶表示装置の例を示す説明図である。図２７に示す例では、液晶表示パネルの構成が、第３の実施の形態における液晶表示パネル２ｂと同様である場合を示している。そして、液晶表示パネル２ｂに２つの駆動装置が接続されている場合を示している。各駆動装置は、シフトレジスタ３１と、第１ラッチ部３２と、第２ラッチ部３３と、スイッチ部３４と、レベルシフタ３５と、Ｄ−Ａコンバータ３６と、ボルテージフォロワ３７とを備える。これらの要素３１〜３７の組み合わせが、電位設定部としての役割を果たす。
【０２４８】
また、液晶表示装置は、第１の実施の形態と同様のゲートドライバ（図示略）を備える。ゲートドライバに対する制御信号の入力態様およびゲートドライバの動作は、第１の実施の形態と同様であり、説明を省略する。この点は、第７以降の各実施の形態でも同様である。
【０２４９】
液晶表示パネル２ｂは、２ｍ列の画素電極を備え、そのうち、左側のｍ列が１つめの駆動装置により駆動され、右側のｍ列が２つめの駆動装置によって駆動される。なお、ｍは３の倍数であるものとする。また、第３の実施の形態と同様に、液晶表示パネル２ｂは、画素電極の列数よりも１本多いソースラインＳ１〜Ｓ２ｍ＋１を備える。図２７に示す左からｍ＋１番目のソースラインＳｍ＋１と２つのボルテージフォロワとの接続態様は、第３の実施の形態における中央のソースラインと２つのスイッチとの接続態様（図２３参照）と同様である。すなわち、配線Ｓｍ＋１は、２つの分岐部を備え、左側の分岐部は、左側のボルテージフォロワ３７の右端の電位出力端Ｖｍ＋１に接続される。そして、右側の分岐部は、右側のボルテージフォロワ３７の左端の電位出力端Ｖ１に接続される。また、ｍ＋１番目のソースラインＳｍ＋１は左から奇数番目のソースラインであるものとする。すなわち、ｍ＋１は奇数であるものとする。
【０２５０】
シフトレジスタ３１には、制御部（図２７において図示略）から、ＳＣＬＫと、ＳＴＨと、ＳＴＢとが入力される。また、シフトレジスタ３１は、ｍ／３個の信号出力端Ｃ１〜Ｃｍ／３を備える。シフトレジスタ３１は、ＳＣＬＫが入力される毎に、一つの信号出力端から、データ読み込み指示信号を第１ラッチ部３２の信号入力端に出力する。シフトレジスタ３１は、信号出力端Ｃ１，Ｃ２，・・・，Ｃｍ／３の順にデータ読み込み指示信号を出力する。また、制御信号ＳＴＨは、１ライン分のデータ取り込みの開始を指示する信号である。例えば、制御部は、信号出力端Ｃ１からの出力開始を指示する場合に、ＳＴＨをハイレベルにして、他の期間ではＳＴＨをローレベルにする。シフトレジスタ３１は、ＳＴＨがハイレベルのときに、ＳＣＬＫが入力されたならば、信号出力端Ｃ１からデータ読み込み指示信号を出力し、以降、ＳＣＬＫが入力される毎に、順次、信号出力端を切り替えていけばよい。
【０２５１】
また、１つの駆動装置は、第１ラッチ部３２として、Ｒ用、Ｇ用、Ｂ用の第１ラッチ部３２を備える。Ｒ用、Ｇ用、Ｂ用の各第１ラッチ部３２は、それぞれ、信号出力端Ｃ１〜Ｃｍ／３に対応する信号入力端Ｌ１〜Ｌｍ／３を有する。シフトレジスタ３１の任意の信号出力端Ｃｉは、Ｒ用、Ｇ用、Ｂ用の各第１ラッチ部３２における信号入力端Ｌｉに接続される。よって、シフトレジスタ３１は、信号出力端Ｃｉから、Ｒ用、Ｇ用、Ｂ用のそれぞれの第１ラッチ部３２の信号入力端Ｌｉに対して、同時にデータ読み込み指示信号を出力することになる。
【０２５２】
Ｒ用の第１ラッチ部３２は、信号入力端Ｌｉからデータ読み込み指示信号が入力されると、１ラインにおけるＲのｉ番目のデータを取り込む。同様に、Ｇ用の第１ラッチ部３２は、信号入力端Ｌｉからデータ読み込み指示信号が入力されると、１ラインにおけるＧのｉ番目のデータを取り込む。Ｂ用の第１ラッチ部３２は、信号入力端Ｌｉからデータ読み込み指示信号が入力されると、１ラインにおけるＢのｉ番目のデータを取り込む。上記のように、Ｒ，Ｇ，Ｂそれぞれの第１ラッチ部３２の信号入力端Ｌｉに対して同時にデータ読み込み指示信号が入力されるので、Ｒ，Ｇ，Ｂの各データは、パラレルに第１ラッチ部３２に読み込まれる。各第１ラッチ部３２は、読み込んだデータをそれぞれ順番に保持する。なお、これらのデータは、１ライン内の個々の画素の階調を表す画素値である。
【０２５３】
Ｒ用、Ｇ用、Ｂ用の第１ラッチ部３２は、１行分のＲ，Ｇ，Ｂの各データの並びに沿ってデータを取り込むように、一体的に構成されていてもよい。
【０２５４】
また、シフトレジスタ３１には、ＳＴＢの１周期内で信号出力端Ｃ１〜Ｃｍ／３からの信号出力が行われるように、制御部からＳＣＬＫが入力される。従って、ＳＴＢの１周期の間に、１ライン分のＲのデータ、Ｇのデータ、Ｂのデータが各第１ラッチ部３２に保持される。この１ライン分のＲのデータ、Ｇのデータ、Ｂのデータは、それぞれまとめて、第２ラッチ部３３に読み込まれる。
【０２５５】
上記の１ライン分のＲのデータ、Ｇのデータ、Ｂのデータは、それぞれｍ／３個のデータである。各第１ラッチ部３２は、このｍ／３個のデータの出力に用いられる端子としてｍ／３個の出力端Ｌ’１〜Ｌ’ｍ／３を有する。
【０２５６】
また、１つの駆動装置は、第２ラッチ部３３として、Ｒ用、Ｇ用、Ｂ用の第２ラッチ部３３を備える。Ｒ用、Ｇ用、Ｂ用の各第２ラッチ部３３は、それぞれ、第１ラッチ部３２の出力端Ｌ’１〜Ｌ’ｍ／３に対応するデータ読み込み端子を備える。以下、Ｒ用の第２ラッチ部３３のデータ読み込み端子をＲ１〜Ｒｍ／３と記す。同様に、Ｇ用、Ｂ用のデータ読み込み端子をそれぞれＧ１〜Ｇｍ／３，Ｂ１〜Ｂｍ／３と記す。
【０２５７】
また、Ｒ用の第２ラッチ部３３は、データ読み込み端子Ｒ１〜Ｒｍ／３に対応するデータ出力端Ｒ’１〜Ｒ’ｍ／３を備える。Ｒ用の第２ラッチ部３３は、任意のデータ読み込み端子Ｒｉから読み込んだデータを、データ出力端Ｒ’ｉから出力する。Ｇ用およびＢ用の第２ラッチ部３３に関しても同様である。
【０２５８】
各第２ラッチ部３３が、第１ラッチ部３２からデータを読み込んで、データを出力するタイミングは、ＳＴＢによって規定される。例えば、Ｒ用の第２ラッチ部３３は、ＳＴＢ周期における所定のタイミング（例えば、ＳＴＢの立ち下がりエッジ等）毎に、１ライン分のＲのデータ（ｍ／３個のデータ）をまとめて読み込み、各データ出力端Ｒ’１〜Ｒ’ｍ／３から出力すればよい。Ｇ用およびＢ用の第２ラッチ部３３に関しても同様である。なお、制御部は、シフトレジスタ３１，各第２ラッチ部３３およびＤ−Ａコンバータ３６に対してＳＴＢを出力する。
【０２５９】
Ｒ用、Ｇ用、Ｂ用の第２ラッチ部３３は、１行分のＲ，Ｇ，Ｂの各データの並びに沿ってデータを取り込むように、一体的に構成されていてもよい。
【０２６０】
スイッチ部３４は、第１の実施の形態におけるスイッチ１２と同様の構成であり、図２７に示す例では、ｍ個の入力端Ｉ１〜Ｉｍと、ｍ＋１個の出力端Ｏ１〜Ｏｍ＋１とを備える。スイッチ部３４には、ＰＯＬ２が入力される。入力されるＰＯＬ２のレベル（ハイレベルかローレベルか）に応じたスイッチ部３４の動作は、第１の実施の形態におけるスイッチ１２と同様であり、説明を省略する。
【０２６１】
なお、ＰＯＬ２は、制御部が生成してスイッチ部３４に入力してもよい。あるいは、第１の実施の形態の変形例として説明したように、駆動装置の電位設定部でＰＯＬ２を生成してもよい。例えば、電位設定部内にＰＯＬ２を生成する手段を設けてもよい。この場合、制御部は、駆動装置にフレームの開始時を通知するためにＳＴＶを出力する。いずれの場合であっても、各フレームにおいて、第１行の選択期間では、ＰＯＬ２はハイレベルとなるように生成される。
【０２６２】
また、Ｒ用の第２ラッチ部３３におけるｉ番目のデータ出力端Ｒｉは、スイッチ部３４の入力端Ｉ３・ｉ−２に接続される。Ｇ用の第２ラッチ部３３におけるｉ番目のデータ出力端Ｇｉは、スイッチ部３４の入力端Ｉ３・ｉ−１に接続される。Ｂ用の第２ラッチ部３３におけるｉ番目のデータ出力端Ｂｉは、スイッチ部３４の入力端Ｉ３・ｉに接続される。よって、ＰＯＬ２がハイレベルのときには、スイッチ部３４は、出力端Ｏ１〜Ｏｍから、Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，・・・の順で各データを出力する。また、ＰＯＬ２がローレベルのときには、出力端Ｏ２〜Ｏｍ＋１から、Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，・・・の順で各データを出力する。
【０２６３】
レベルシフタ３５は、ｍ＋１個のデータ入力端Ｕ１〜Ｕｍ＋１と、ｍ＋１個のデータ出力端Ｕ’１〜Ｕ’ｍ＋１とを有する。各データ入力端Ｕ１〜Ｕｍ＋１は、スイッチ部３４の出力端Ｏ１〜Ｏｍ＋１に一対一に接続されている。レベルシフタ３５は、データ入力端Ｕ１〜Ｕｍ＋１に入力されたデータに対してレベルシフトを行って、レベルシフト後のデータをＵ’１〜Ｕ’ｍ＋１から出力する。例えば、第２ラッチ部３３の出力データが低電圧系（例えば、３Ｖ系）である場合、レベルシフタ３５は、スイッチ部３４を介して入力されたそれらのデータを、高電圧系（例えば、１５Ｖ系）にレベルシフトし、データ出力端から出力する。
【０２６４】
Ｄ−Ａコンバータ３６は、ｍ＋１個のデータ入力端Ｔ１〜Ｔｍ＋１と、ｍ＋１個の電位出力端Ｔ’１〜Ｔ’ｍ＋１とを有する。各データ入力端Ｔ１〜Ｔｍ＋１は、レベルシフタ３５の出力端Ｕ’１〜Ｕ’ｍ＋１に一対一に接続されている。Ｄ−Ａコンバータ３６は、各データ入力端Ｔ１〜Ｔｍ＋１から入力されたデータをアナログ電圧に変換し、各電位出力端Ｔ’１〜Ｔ’ｍ＋１から出力する。また、Ｄ−Ａコンバータ３６は、電源（図２７において図示略）からＶ０〜Ｖ８およびＶ９〜Ｖ１７の各電圧が入力され、分圧により６４階調に応じた電位を生成する。そして、アナログ変換後の電位として、この分圧後の、データに対応した電位を出力する。すなわち、Ｄ−Ａコンバータ３６は、Ｒ，Ｇ，Ｂの各データの値に応じて各第２ラッチ３３から出力され、レベルシフトされたデータを、６４階調に応じた電位のいずれかの電位に変換して出力する。ただし、ここでは画像の階調が６４階調である場合を例にして説明するが、Ｄ−Ａコンバータ３６に入力される電圧の種類はＶ０〜Ｖ１７に限定されず、また、画像の階調も６４階調に限定されない。この点は他の実施の形態と同様である。
【０２６５】
また、Ｄ−Ａコンバータ３６には制御部からＰＯＬ１が入力される。Ｄ−Ａコンバータ３６は、ＰＯＬ１がハイレベルかローレベルかによって、各電位出力端Ｔ’１〜Ｔ’ｍ＋１の出力電位をＶＣＯＭより高い電位とするか、ＶＣＯＭより低い電位とするかを切り替える。具体的には、Ｄ−Ａコンバータ３６は、ＰＯＬ１がハイレベルであるときに、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・の出力電位をＶＣＯＭより高い電位とし、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・の出力電位をＶＣＯＭより低い電位とする。逆に、ＰＯＬ１がローレベルであるときに、Ｄ−Ａコンバータ３６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・の出力電位をＶＣＯＭより低い電位とし、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・の出力電位をＶＣＯＭより高い電位とする。
【０２６６】
すなわち、ＰＯＬ１がハイレベルであるときに、奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶ０〜Ｖ８等のうちのいずれかの電位が出力され、偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶ９〜Ｖ１７等のうちのいずれかの電位が出力される。逆に、ＰＯＬ１がローレベルであるときに、奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶ９〜Ｖ１７等のうちのいずれかの電位が出力され、偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶ０〜Ｖ８等のうちのいずれかの電位が出力される。
【０２６７】
また、本実施の形態では、制御部は、ＰＯＬ１を１フレーム毎に交互にハイレベル、ローレベルに切り替える。この結果、１フレームの間では、Ｄ−Ａコンバータ３６における個々の電位出力端からの出力電位は、ＶＣＯＭより高い電位、または、ＶＣＯＭより低い電位のまま維持される。また、この結果、各ソースラインの電位も１フレーム内で、ＶＣＯＭより高い電位、または、ＶＣＯＭより低い電位のまま維持される。
【０２６８】
なお、ＰＯＬ１は、第２ラッチ部３３に入力されてもよいが、第２ラッチ部３３の動作は、ＰＯＬ１に影響されない。
【０２６９】
ボルテージフォロワ３７は、Ｄ−Ａコンバータ３６の電位出力端Ｔ’１〜Ｔ’ｍ＋１に一対一に対応する電位入力端（図２７において図示略）を有し、また、ボルテージフォロワ３７の各電位入力端に入力された電位と等しい電位を出力する電位出力端Ｖ１〜Ｖｍ＋１を有する。左から奇数番目の電位出力端Ｖ１，Ｖ３，・・・は、左から奇数番目のソースラインＳ１，Ｓ３，・・・に接続される。また、左から偶数番目の電位出力端Ｖ２，Ｖ４，・・・は、左から偶数番目のソースラインＳ２，Ｓ４，・・・に接続される。なお、分岐部を有するソースラインＳｍ＋１は、奇数番目のソースラインである。
【０２７０】
次に、動作について説明する。
図２８は、第６の実施の形態におけるＰＯＬ１，ＰＯＬ２の変化の例を示す説明図である。ＰＯＬ１のレベルは１フレーム毎に交互に切り替えられる。また、ＰＯＬ２は、フレームの開始時にハイレベルとなり、その後は、ＳＴＢの１周期毎（換言すれば、各行の選択期間毎）に切り替えられる。以下、ＰＯＬ１，ＰＯＬ２がともにハイレベルになっている期間を“Ａ”と記す。ＰＯＬ１がハイレベルとなっていて、ＰＯＬ２がローレベルになっている期間を“Ｂ”と記す。ＰＯＬ１がローレベルとなっていて、ＰＯＬ２がハイレベルとなっている期間をＣと記す。ＰＯＬ１，ＰＯＬ２がともにローレベルになっている期間を“Ｄ”と記す。
【０２７１】
まず、ＰＯＬ１がハイレベルとなっているフレームについて説明する。このフレーム内で、ＰＯＬ２がハイレベルとなる期間Ａ（例えば、１行目の選択期間）では、スイッチ部３４の任意の入力端Ｉｉは出力端Ｏｉに接続される。従って、スイッチ部３４は、出力端Ｏ１〜Ｏｍから、Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，・・・の順で各データを出力する。このデータは、各第２ラッチ部３３が、１ライン分のＲのデータ、Ｇのデータ、Ｂのデータに応じて出力したデータである。以下、１行目の選択期間を例にして、期間Ａでの動作について説明する。
【０２７２】
レベルシフタ３５は、スイッチ部３４の出力端Ｏ１〜Ｏｍから出力された各データをデータ入力端Ｕ１〜Ｕｍで受け取る。そして、レベルシフタ３５は、データ入力端Ｕ１〜Ｕｍで受けた各データをそれぞれレベルシフトし、Ｄ−Ａコンバータ３６のデータ入力端Ｔ１〜Ｔｍに入力する。
【０２７３】
ＰＯＬ１がハイレベルであるので、Ｄ−Ａコンバータ３６は、左から奇数番目のデータ入力端Ｔ１，Ｔ３，・・・に入力されたデータを、それぞれ、ＶＣＯＭより高いアナログ電圧（Ｖ０〜Ｖ８等）に変換し、電位出力端Ｔ’１，Ｔ’３，・・・から出力する。また、Ｄ−Ａコンバータ３６は、左から偶数番目のデータ入力端Ｔ２，Ｔ４，・・・に入力されたデータを、それぞれ、ＶＣＯＭより低いアナログ電圧（Ｖ９〜Ｖ１７等）に変換し、電位出力端Ｔ’２，Ｔ’４，・・・から出力する。ボルテージフォロワ３７は、Ｔ’１〜Ｔ’ｍから出力された電位を、それぞれ電位出力端Ｖ１〜Ｖｍから出力する。
【０２７４】
なお、スイッチ部３４において、出力端Ｏｍ＋１は入力端Ｉｍに接続されていないので、各ボルテージフォロワ３７において、Ｖｍ＋１からの有意の出力はない。
【０２７５】
１行目の各画素電極は、１行目の選択期間において、画素電極の左側に配置されたソースラインと等電位に設定される。この結果、１行目の各画素の極性は、図２７に示すように、左側の画素から、正、負、正、負・・・となる。
【０２７６】
また、ＰＯＬ１がハイレベルとなっているフレーム内で、ＰＯＬ２がローレベルとなる期間Ｂ（例えば、２行目の選択期間）では、スイッチ部３４の任意の入力端Ｉｉは出力端Ｏｉ＋１に接続される。従って、スイッチ部３４は、出力端Ｏ２〜Ｏｍ＋１から、Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，・・・の順で各データを出力する。このデータは、各第２ラッチ部３３が、１ライン分のＲのデータ、Ｇのデータ、Ｂのデータに応じて出力したデータである。以下、２行目の選択期間を例にして、期間Ｂでの動作について説明する。
【０２７７】
レベルシフタ３５は、スイッチ部３４の出力端Ｏ２〜Ｏｍ＋１から出力された各データをデータ入力端Ｕ２〜Ｕｍ＋１で受け取る。そして、レベルシフタ３５は、データ入力端Ｕ２〜Ｕｍ＋１で受けた各データをそれぞれレベルシフトし、Ｄ−Ａコンバータ３６のデータ入力端Ｔ２〜Ｔｍ＋１に入力する。
【０２７８】
ＰＯＬ１がハイレベルであるので、Ｄ−Ａコンバータ３６は、左から偶数番目のデータ入力端Ｔ２，Ｔ４，・・・に入力されたデータを、それぞれ、ＶＣＯＭより低いアナログ電圧（Ｖ９〜Ｖ１７等）に変換し、電位出力端Ｔ’２，Ｔ’４，・・・から出力する。また、Ｄ−Ａコンバータ３６は、左から奇数番目のデータ入力端Ｔ３，Ｔ５，・・・に入力されたデータを、それぞれ、ＶＣＯＭより高いアナログ電圧（Ｖ０〜Ｖ８等）に変換し、電位出力端Ｔ’３，Ｔ’５，・・・から出力する。ボルテージフォロワ３７は、Ｔ’２〜Ｔ’ｍ＋１から出力された電位を、それぞれ電位出力端Ｖ２〜Ｖｍ＋１から出力する。
【０２７９】
なお、スイッチ部３４において、出力端Ｏ１は入力端Ｉ１に接続されていないので、各ボルテージフォロワ３７においてＶ１からの有意の出力はない。
【０２８０】
２行目の各画素電極は、２行目の選択期間において、画素電極の右側に配置されたソースラインと等電位に設定される。この結果、２行目の各画素の極性は、図２７に示すように、左側の画素から、負、正、負、正・・・となる。
【０２８１】
以降、このフレームでは、期間Ａ，Ｂの動作を繰り返す。この結果、このフレームでの各画素の極性状態は、図１１に示すようになる。
【０２８２】
次に、ＰＯＬ１がローレベルとなっているフレームについて説明する。このフレーム内で、ＰＯＬ２がハイレベルとなる期間Ｃ（例えば、１行目の選択期間）では、スイッチ部３４、レベルシフタ３５の動作は、期間Ａと同様である。以下、１行目の選択期間を例にして、期間Ｃについて説明する。
【０２８３】
期間ＣではＰＯＬ１がローレベルであるので、Ｄ−Ａコンバータ３６は、左から奇数番目のデータ入力端Ｔ１，Ｔ３，・・・に入力されたデータを、それぞれ、ＶＣＯＭより低いアナログ電圧（Ｖ９〜Ｖ１７等）に変換し、電位出力端Ｔ’１，Ｔ’３，・・・から出力する。また、Ｄ−Ａコンバータ３６は、左から偶数番目のデータ入力端Ｔ２，Ｔ４，・・・に入力されたデータを、それぞれ、ＶＣＯＭより高いアナログ電圧（Ｖ０〜Ｖ８等）に変換し、電位出力端Ｔ’２，Ｔ’４，・・・から出力する。ボルテージフォロワ３７は、Ｔ’１〜Ｔ’ｍから出力された電位を、それぞれ電位出力端Ｖ１〜Ｖｍから出力する。なお、期間Ｃでは、各ボルテージフォロワ３７において、Ｖｍ＋１からの有意の出力はない。この点は、期間Ａと同様である。ここで、有意でない出力としてＨｉｇｈ−ｚとしてもよい。
【０２８４】
１行目の各画素電極は、１行目の選択期間において、画素電極の左側に配置されたソースラインと等電位に設定される。この結果、１行目の各画素の極性は、左側の画素から、負、正、負、正・・・となる。
【０２８５】
また、ＰＯＬ１がローレベルとなっているフレーム内で、ＰＯＬ２がローレベルとなる期間Ｄ（例えば、２行目の選択期間）では、スイッチ部３４、レベルシフタ３５の動作は、期間Ｂと同様である。以下、２行目の選択期間を例にして、期間Ｄについて説明する。
【０２８６】
また、期間ＤではＰＯＬ１がローレベルであるので、Ｄ−Ａコンバータ３６は、左から偶数番目のデータ入力端Ｔ２，Ｔ４，・・・に入力されたデータを、それぞれ、ＶＣＯＭより高いアナログ電圧（Ｖ０〜Ｖ８等）に変換し、電位出力端Ｔ’２，Ｔ’４，・・・から出力する。また、Ｄ−Ａコンバータ３６は、左から奇数番目のデータ入力端Ｔ３，Ｔ５，・・・に入力されたデータを、それぞれＶＣＯＭより低いアナログ電圧（Ｖ９〜Ｖ１７等）に変換し、電位出力端Ｔ’３，Ｔ’５，・・・から出力する。ボルテージフォロワ３７は、Ｔ’２〜Ｔ’ｍ＋１から出力された電位を、それぞれ電位出力端Ｖ２〜Ｖｍ＋１から出力する。なお、期間Ｄでは、各ボルテージフォロワ３７において、Ｖ１からの有意の出力はない。この点は、期間Ｂと同様である。ここで、有意でない出力としてＨｉｇｈ−ｚとしてもよい。
【０２８７】
２行目の各画素電極は、２行目の選択期間において、画素電極の右側に配置されたソースラインと等電位に設定される。この結果、２行目の各画素の極性は、左側の画素から、正、負、正、負・・・となる。
【０２８８】
以降、このフレームでは、期間Ｃ，Ｄの動作を繰り返す。この結果、このフレームでの各画素の極性状態は、図１５に示すようになる。
【０２８９】
第６の実施の形態においても、パラレルに入力される１行分のＲ，Ｇ，Ｂのデータの順番を変更することなく、各画素のデータに応じた電位を各ソースラインに出力することができる。その他にも、第１の実施の形態や、第３の実施の形態等と同様の効果を得ることができる。
【０２９０】
また、本実施の形態では、スイッチ部３４が、ボルテージフォロワ３６の前段側に設けられているので、ＰＯＬ２のレベル切り替えを電位設定部の出力がハイインピーダンス状態である間に行わなければならないという制限はない。この点は、第７以降の各実施の形態においても同様である。さらに、１つめの駆動装置と２つめの駆動装置の接続態様を簡単に説明すると、スイッチ部３４に対してＰＯＬ２がハイレベルのとき、スイッチは左側（図２７の実線）に倒れて、出力端Ｏ１〜Ｏｍにつながり、Ｏｍ＋１はつながっていない。しかし、１つめ駆動装置のボルテージフォロワ３７の右端の電位出力端Ｖｍ＋１は２つめの駆動装置のボルテージフォロワ３７の左端の電位出力端Ｖ１とショートすることになる。このときのＶｍ＋１とＶ１との電位競合状態を解消するために、ＰＯＬ２の極性変化に同期してＶｍ＋１あるいはＶ１をハイインピーダンス状態とする。例えば、ＰＯＬ２がハイレベルの場合、Ｖｍ＋１をＨｉｇｈ−ｚとし、ＰＯＬ２がローレベルの場合、Ｖ１をＨｉｇｈ−ｚとする。これは、第７の実施の形態から第１０の実施の形態においても同様である。
【０２９１】
次に、第６の実施の形態の変形例を説明する。
図２７では、第３の実施の形態と同様に液晶表示パネル２ｂに複数の駆動装置を接続する場合を示したが、液晶パネルに接続される駆動装置は１つであってもよい。その場合、液晶表示パネルの構成は第１の実施の形態における液晶表示パネル２（図１参照）と同様の構成にすればよい。そして、液晶表示パネルとボルテージフォロワ３７との接続態様を、第１の実施の形態における液晶表示パネル２とスイッチ１２との接続態様（図１参照）と同様にすればよい。
【０２９２】
また、第２の実施の形態と同様に、連続する複数のゲートラインをグループとしてもよい。この場合、液晶パネルを、第２の実施の形態における液晶パネル２ａ（図１７参照）と同様の構成にすればよい。この場合、制御部（あるいは電位設定部）は、奇数番目のグループの各行を１行ずつ選択する期間でＰＯＬ２をハイレベルとし、偶数番目のグループの各行を１行ずつ選択する期間でＰＯＬ２をローレベルとすればよい。この場合、図２８に示す期間Ａ，Ｂ，Ｃ，Ｄは、それぞれ複数行分の選択期間となるが、各期間Ａ，Ｂ，Ｃ，Ｄにおける動作は、上記の動作と同様である。
【０２９３】
［実施の形態７］
図２９は、本発明の第７の実施の形態の液晶表示装置の例を示す説明図である。第６の実施の形態と同様の構成要素については、図２７と同一の符号を付し、詳細な説明を省略する。図２９においても、液晶表示パネルの構成が、第３の実施の形態における液晶表示パネル２ｂと同様である場合を示している。そして、液晶表示パネル２ｂに２つの駆動装置が接続されている場合を示している。各駆動装置は、シフトレジスタ３１と、第１ラッチ部３２と、第２ラッチ部３３と、レベルシフタ４５と、スイッチ部３４と、Ｄ−Ａコンバータ３６と、ボルテージフォロワ３７とを備える。これらの要素３１，３２，３３，４５，３４，３６，３７の組み合わせが、電位設定部としての役割を果たす。
【０２９４】
液晶パネル２ｂは、第６の実施の形態で示した構成と同様である。
【０２９５】
また、シフトレジスタ３１，第１ラッチ部３２および第２ラッチ部３３も、第６の実施の形態と同様である。ただし、第２ラッチ部３３は、レベルシフタ４５に接続される。
【０２９６】
本実施の形態では、１つの駆動装置は、レベルシフタ４５として、Ｒ用、Ｇ用、Ｂ用のレベルシフタ４５を備える。Ｒ用、Ｇ用、Ｂ用の各レベルシフタ４５は、それぞれｍ／３個のデータ入力端とデータ出力端とを有する。Ｒ用のレベルシフタ４５が有するデータ入力端をＵＲ１〜ＵＲｍ／３と記す。また、Ｒ用のレベルシフタ４５が有するデータ出力端をＵＲ’１〜ＵＲ’ｍ／３と記す。同様に、Ｇ用のレベルシフタ４５が有するデータ入力端をＵＧ１〜ＵＧｍ／３と記す。そして、Ｇ用のレベルシフタ４５が有するデータ出力端をＵＧ’１〜ＵＧ’ｍ／３と記す。また、Ｂ用のレベルシフタ４５が有するデータ入力端をＵＢ１〜ＵＢｍ／３と記す。Ｂ用のレベルシフタ４５が有するデータ出力端をＵＢ’１〜ＵＢ’ｍ／３と記す。
【０２９７】
Ｒ用のレベルシフタ４５の各データ入力端ＵＲ１〜ＵＲｍ／３は、Ｒ用の第２ラッチ部３３のデータ出力端Ｒ’１〜Ｒ’ｍ／３に接続される。そして、Ｒ用のレベルシフタ４５は、データ入力端ＵＲ１〜ＵＲｍ／３に入力されたデータに対してレベルシフトを行って、レベルシフト後のデータをデータ出力端ＵＲ’１〜ＵＲ’ｍ／３から出力する。
【０２９８】
Ｇ用のレベルシフタ４５の各データ入力端ＵＧ１〜ＵＧｍ／３は、Ｇ用の第２ラッチ部３３のデータ出力端Ｇ’１〜Ｇ’ｍ／３に接続される。また、Ｂ用のレベルシフタ４５の各データ入力端ＵＢ１〜ＵＢｍ／３は、Ｂ用の第２ラッチ部３３のデータ出力端Ｂ’１〜Ｂ’ｍ／３に接続される。Ｇ用およびＢ用の各レベルシフタ４５も、Ｒ用のレベルシフタ４５と同様に、入力されたデータに対してレベルシフトを行い、レベルシフト後のデータをデータ出力端から出力する。
【０２９９】
Ｒ用、Ｇ用、Ｂ用のレベルシフタ４５は、１行分のＲ，Ｇ，Ｂの各データの並びに沿って、個々のデータが入力されるように一体的に構成されていてもよい。
【０３００】
スイッチ部３４の構成は、第６の実施の形態におけるスイッチ部３４と同様である。ただし、第７の実施の形態では、Ｒ用のレベルシフタ４５におけるｉ番目のデータ出力端ＵＲ’ｉが、スイッチ部３４の入力端Ｉ３・ｉ−２に接続される。また、Ｇ用のレベルシフタ４５におけるｉ番目のデータ出力端ＵＧ’ｉが、スイッチ部３４の入力端Ｉ３・ｉ−１に接続される。また、Ｂ用のレベルシフタ４５におけるｉ番目のデータ出力端Ｕｂ’ｉが、スイッチ部３４の入力端Ｉ３・ｉに接続される。よって、ＰＯＬ２がハイレベルのときには、スイッチ部３４は、出力端Ｏ１〜Ｏｍから、Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，・・・の順で各データ（レベルシフト後のデータ）を出力する。また、ＰＯＬ２がローレベルのときには、出力端Ｏ２〜Ｏｍ＋１から、Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，・・・の順で各データ（レベルシフト後のデータ）を出力する。
【０３０１】
Ｄ−Ａコンバータ３６およびボルテージフォロワ３７は、第６の実施の形態と同様である。ただし、Ｄ−Ａコンバータ３６の各データ入力端Ｔ１〜Ｔｍ＋１は、スイッチ部３４の出力端Ｏ１〜Ｏｍ＋１と一対一に接続される。
【０３０２】
また、制御部（図２９において図示略）は、第６の実施の形態と同様に、ＰＯＬ１を１フレーム毎に交互にハイレベル、ローレベルに切り替える。
【０３０３】
ＰＯＬ２に関しては、第６の実施の形態と同様に、制御部が生成してスイッチ部３４に入力してもよく、あるいは、駆動装置が内部でＰＯＬ２を生成してもよい。いずれの場合であっても、各フレームにおいて、第１行の選択期間では、ＰＯＬ２はハイレベルとなるように生成されるものとする。この点も、第６の実施の形態と同様である。
【０３０４】
制御部が生成する他の制御信号に関しては、第６の実施の形態と同様である。
【０３０５】
第７の実施の形態の構成を、第６の実施の形態と比較すると、第７の実施の形態では、レベルシフタ４５がスイッチ部３４の前段に設けられ、また、Ｒ用、Ｇ用、Ｂ用のレベルシフタ４５が設けられている。また、各レベルシフタ４５と、スイッチの入力端の接続態様は、既に説明したとおりである。
【０３０６】
このような構成により、Ｄ−Ａコンバータ３６に入力されるデータは、第６の実施の形態と同様になる。すなわち、ＰＯＬ２がハイレベルのときには、Ｄ−Ａコンバータ３６のデータ入力端Ｔ１〜Ｔｍに、１ライン分のＲのデータ、Ｇのデータ、Ｂのデータであってレベルシフトされたデータが入力される。また、ＰＯＬ２がローレベルのときには、Ｄ−Ａコンバータ３６のデータ入力端Ｔ２〜Ｔｍ＋１に、１ライン分のＲのデータ、Ｇのデータ、Ｂのデータであってレベルシフトされたデータが入力される。
【０３０７】
また、スイッチ部３４に入力されるＰＯＬ２の変化、および、Ｄ−Ａコンバータ３６に入力されるＰＯＬ１の変化は、第６の実施の形態と同様である（図２８参照）。そして、図２８に示す各期間Ａ〜Ｄにおける各画素の極性の状態も第６の実施の形態と同様となる。
【０３０８】
本実施の形態でも、第６の実施の形態と同様の効果が得られる。
【０３０９】
第６の実施の形態の変形例は、第７の実施の形態でも適用可能である。すなわち、図２９では、第３の実施の形態と同様に、液晶表示パネル２ｂに複数の駆動装置を接続する場合を示したが、液晶パネルに接続される駆動装置は１つであってもよい。
【０３１０】
また、第２の実施の形態と同様に、連続する複数のゲートラインをグループとしてもよい。この場合、液晶パネルを、第２の実施の形態における液晶パネル２ａ（図１７参照）と同様の構成にすればよい。そして、制御部（あるいは電位設定部）は、奇数番目のグループの各行を１行ずつ選択する期間でＰＯＬ２をハイレベルとし、偶数番目のグループの各行を１行ずつ選択する期間でＰＯＬ２をローレベルとすればよい。これらの点に関しても、第６の実施の形態の変形例と同様である。
【０３１１】
［実施の形態８］
図３０は、本発明の第８の実施の形態の液晶表示装置の例を示す説明図である。第６や第７の実施の形態と同様の構成要素については、図２７や図２９と同一の符号を付し、詳細な説明を省略する。図３０においても、液晶表示パネルの構成が、第３の実施の形態における液晶表示パネル２ｂと同様である場合を示している。そして、液晶表示パネル２ｂに２つの駆動装置が接続されている場合を示している。各駆動装置は、シフトレジスタ３１と、第１ラッチ部３２と、第２ラッチ部３３と、レベルシフタ４５と、Ｄ−Ａコンバータ４６と、スイッチ部３４と、ボルテージフォロワ３７とを備える。これらの要素３１，３２，３３，４５，４６，３４，３７の組み合わせが、電位設定部としての役割を果たす。
【０３１２】
液晶パネル２ｂは、第６の実施の形態で示した構成と同様である。
【０３１３】
また、シフトレジスタ３１、第１ラッチ部３２および第２ラッチ部３３も、第６の実施の形態と同様である。また、レベルシフタ４５は、第７の実施の形態と同様であり、Ｒ用、Ｇ用、Ｂ用のそれぞれの第２ラッチ部３３とレベルシフタ４５との接続態様も第７の実施の形態と同様である。ただし、第８の実施の形態では、レベルシフタ８は、Ｄ−Ａコンバータ４６に接続される。
【０３１４】
Ｄ−Ａコンバータ４６は、データ入力端および電位出力端の数が、それぞれｍ個である点以外は、第６や第７の実施の形態と同様である。Ｄ−Ａコンバータ４６は、レベルシフタ４５からデータ入力端Ｔ１〜Ｔｍに入力されたデータをアナログ電圧に変換して電位出力端Ｔ’１〜Ｔ’ｍから出力する。
【０３１５】
また、入力されるＰＯＬ１がハイレベルであるときには、Ｄ−Ａコンバータ４６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・の出力電位をＶＣＯＭより高い電位とし、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・の出力電位をＶＣＯＭより低い電位とする。ＰＯＬ１がローレベルであるときには、Ｄ−Ａコンバータ３６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・の出力電位をＶＣＯＭより低い電位とし、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・の出力電位をＶＣＯＭより高い電位とする。
【０３１６】
ここで、Ｄ−Ａコンバータ３６に入力されるＰＯＬ１について説明する。第６や第７の実施の形態では、ＰＯＬ１がフレーム毎に切り替えられる。一方、本実施の形態では、制御部（図３０において図示略）は、ＰＯＬ１を選択期間毎に切り替える。そして、制御部は、ＰＯＬ２がハイレベルとなるときにＰＯＬ１もハイレベルになるようにし、ＰＯＬ２がローレベルとなるときにＰＯＬ１もローレベルとするＰＯＬ１，ＰＯＬ２の出力態様と、ＰＯＬ２がハイレベルとなるときにＰＯＬ１をローレベルになるようにし、ＰＯＬ２がローレベルになるときにＰＯＬ１をハイレベルになるようにするＰＯＬ１，ＰＯＬ２の出力態様とを、フレーム毎に切り替える。
【０３１７】
本実施の形態において、Ｒ用のレベルシフタ４５におけるｉ番目のデータ出力端ＵＲ’ｉは、Ｄ−Ａコンバータ４６のデータ入力端Ｔ３・ｉ−２に接続される。Ｇ用のレベルシフタ４５におけるｉ番目のデータ出力端ＵＧ’ｉは、Ｄ−Ａコンバータ４６のデータ入力端Ｔ３・ｉ−１に接続される。また、Ｂ用のレベルシフタ４５におけるｉ番目のデータ出力端ＵＢ’ｉは、Ｄ−Ａコンバータ４６のデータ入力端Ｔ３・ｉに入力される。
【０３１８】
スイッチ部３４の構成は、第６や第７の実施の形態におけるスイッチ部３４と同様である。ただし、本実施の形態では、スイッチ部３４は、Ｄ−Ａコンバータ４６の後段に設けられ、スイッチ部３４の各入力端Ｉ１〜Ｉｍは、Ｄ−Ａコンバータ４６の電位出力端Ｔ’１〜Ｔ’ｍと一対一に接続される。
【０３１９】
よって、ＰＯＬ２がハイレベルのときには、スイッチ部３４は、Ｄ−Ａコンバータの電位出力端Ｔ’１〜Ｔ’ｍから出力された電位を、スイッチ部３４の出力端Ｏ１〜Ｏｍから出力する。また、ＰＯＬ２がローレベルのときには、スイッチ部３４は、Ｄ−Ａコンバータの電位出力端Ｔ’１〜Ｔ’ｍから出力された電位を、スイッチ部３４の出力端Ｏ２〜Ｏｍ＋１から出力する。
【０３２０】
ＰＯＬ２に関しては、第６や第７の実施の形態と同様に、制御部が生成してスイッチ部３４に入力してもよく、あるいは、駆動装置が内部でＰＯＬ２を生成してもよい。いずれの場合であっても、各フレームにおいて、第１行の選択期間では、ＰＯＬ２はハイレベルとなるように生成されるものとする。この点も、第６や第７の実施の形態と同様である。
【０３２１】
また、スイッチ部３４の各出力端Ｏ１〜Ｏｍ＋１は、ボルテージフォロワ３７のｍ＋１個の電位入力端（Ｗ１〜Ｗｍ＋１と記す。）に一対一に出力される。ボルテージフォロワ３７は、第６や第７の実施の形態と同様であり、電位入力端Ｗ１〜Ｗｍ＋１に入力された電位と等しい電位を、それぞれ電位出力端Ｖ１〜Ｖｍ＋１から出力する。
【０３２２】
次に、動作について説明する。
図３１は、第８の実施の形態におけるＰＯＬ１，ＰＯＬ２の変化の例を示す説明図である。ＰＯＬ２は、フレームの開始時にハイレベルとなり、その後は、ＳＴＢの１周期毎（換言すれば、各行の選択期間毎）に切り替えられる。この点は、第６の実施の形態と同様である。また、本実施の形態では、ＰＯＬ１は、ＳＴＢの１周期毎に切り替えられる。そして、制御部は、あるフレームでは、ＰＯＬ２がハイレベルとなるときに、ＰＯＬ１もハイレベルとし、ＰＯＬ２がローレベルとなるときに、ＰＯＬ１もローレベルとする（図３１に示すフレームＦ１参照）。そして、次のフレームでは、ＰＯＬ２がハイレベルとなるときに、ＰＯＬ１をローレベルとし、ＰＯＬ２がローレベルとなるときに、ＰＯＬ１をハイレベルとする（図３１に示すフレームＦ２参照）。そして、フレームＦ１におけるＰＯＬ１，ＰＯＬ２の出力態様と、フレームＦ２におけるＰＯＬ１，ＰＯＬ２の出力態様とがフレーム毎に交互に繰り返される。
【０３２３】
第８の実施の形態において、ＰＯＬ１，ＰＯＬ２がともにハイレベルになっている期間を“Ｅ”と記す。ＰＯＬ１，ＰＯＬ２がともにローレベルになっている期間を“Ｆ”と記す。ＰＯＬ１がローレベルであり、ＰＯＬ２がハイレベルである期間を“Ｇ”と記す。ＰＯＬ１がハイレベルであり、ＰＯＬ２がローレベルである期間を“Ｈ”と記す。
【０３２４】
まず、期間Ｅ，Ｆが交互に現れるフレームＦ１について説明する。以下、１行目の選択期間を例にして、期間Ｅについて説明する。期間Ｅにおいて、Ｒ用の第２ラッチ部３３は、Ｒ用の第１ラッチ部３２から一行分のＲのデータを読み込み、各データをそれぞれＲ用のレベルシフタ４５に入力する。Ｇ用およびＢ用の第２のラッチ部３３も、同様に動作する。
【０３２５】
Ｒ用のレベルシフタ４５は、入力されたデータに対してレベルシフトを行い、レベルシフト後の各データを、Ｄ−Ａコンバータ４６のデータ入力端Ｔ１，Ｔ４，・・・，Ｔｍ−２に入力する。Ｇ用のレベルシフタ４５も、入力されたデータに対してレベルシフトを行い、レベルシフト後の各データを、Ｄ−Ａコンバータ４６のデータ入力端Ｔ２，Ｔ５，・・・，Ｔｍ−１に入力する。Ｂ用のレベルシフタ４５も、入力されたデータに対してレベルシフトを行い、レベルシフト後の各データを、Ｄ−Ａコンバータ４６のデータ入力端Ｔ３，Ｔ６，・・・，Ｔｍに入力する。この結果、Ｄ−Ａコンバータ４６には、１行分の各データ（レベルシフト後のデータ）が、左側のデータ入力端子からＲ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ，・・・の順に入力される。Ｄ−Ａコンバータ４６は、このデータを、Ｖ０〜Ｖ８等またはＶ９〜Ｖ１７等のアナログ電圧に変換し、電位出力端Ｔ’１〜Ｔ’ｍから出力する。
【０３２６】
期間Ｅでは、ＰＯＬ１がハイレベルであるので、Ｄ−Ａコンバータ４６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶＣＯＭより高い電位（Ｖ０〜Ｖ８等）を出力し、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶＣＯＭより低い電位（Ｖ９〜Ｖ１７等）を出力する。
【０３２７】
また、ＰＯＬ２がハイレベルであるので、スイッチ部３４の入力端Ｉｉは、出力端Ｏｉに接続される。従って、Ｄ−Ａコンバータ４６の電位出力端Ｔ’１〜Ｔ’ｍから出力された電位は、スイッチ部３４の出力端Ｏ１〜Ｏｍから出力され、さらに、ボルテージフォロワ３７の電位出力端Ｖ１〜Ｖｍから出力される。
【０３２８】
この結果、各ボルテージフォロワ３７において、左から奇数番目の電位出力端Ｖ１，Ｖ３，・・・からＶＣＯＭより高い電位が出力され、左から偶数番目の電位出力端Ｖ２，Ｖ４，・・・からＶＣＯＭより低い電位が出力される。そして、左から奇数番目のソースラインＳ１，Ｓ３，・・・は、ＶＣＯＭより高い電位に設定され、左から偶数番目のソースラインＳ２，Ｓ４，・・・は、ＶＣＯＭより低い電位に設定される。なお、スイッチ部３４において、出力端Ｏｍ＋１は、入力端Ｉｍに接続されていないので、各ボルテージフォロワ３７において、Ｖｍ＋１からの出力はない。
【０３２９】
１行目の各画素電極は、１行目の選択期間において、画素電極の左側に配置されたソースラインと等電位に設定される。この結果、１行目の各画素の極性は、図３０に示すように、左側の画素から、正、負、正、負・・・となる。
【０３３０】
次に、２行目の選択期間を例にして、期間Ｆについて説明する。期間Ｆにおいて、１行分のデータ（レベルシフト後のデータ）がＤ−Ａコンバータ４６に入力されるまでの動作は、期間Ｅと同様である。
【０３３１】
期間Ｆでは、ＰＯＬ１がローレベルであるので、Ｄ−Ａコンバータ４６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶＣＯＭより低い電位（Ｖ９〜Ｖ１７等）を出力し、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶＣＯＭより高い電位（Ｖ０〜Ｖ８等）を出力する。
【０３３２】
また、ＰＯＬ２がローレベルであるので、スイッチ部３４の入力端Ｉｉは、出力端Ｏｉ＋１に接続される。従って、Ｄ−Ａコンバータ４６の電位出力端Ｔ’１〜Ｔ’ｍから出力された電位は、スイッチ部３４の出力端Ｏ２〜Ｏｍ＋１から出力され、さらに、ボルテージフォロワ３７の電位出力端Ｖ２〜Ｖｍ＋１から出力される。
【０３３３】
この結果、各ボルテージフォロワ３７において、左から偶数番目の電位出力端Ｖ２，Ｖ４，・・・からＶＣＯＭより低い電位が出力され、左から奇数番目の電位出力端Ｖ３，Ｖ５，・・・からＶＣＯＭより高い電位が出力される。そして、左から偶数場目のソースラインＳ２，Ｓ４，・・・はＶＣＯＭより低い電位に設定され、左から奇数番目のソースラインＳ３，Ｓ５，・・・はＶＣＯＭより高い電位に設定される。なお、スイッチ部３４において、出力端Ｏ１は、入力端Ｉ１に接続されていないので、各ボルテージフォロワ３７において、Ｖ１からの出力はない。
【０３３４】
２行目の画素電極は、２行目の選択期間において、画素電極の右側に配置されたソースラインと等電位に設定される。この結果、２行目の各画素の極性は、図３に示すように、左側の画素から、負、正、負、正・・・となる。
【０３３５】
以降、このフレームＦ１では、期間Ｅ，Ｆの動作を繰り返す。この結果、このフレームＦ１での各画素の極性状態は、図１１と同様になる。
【０３３６】
次に、期間Ｇ，Ｈが交互に現れるフレームＦ２について説明する。以下、１行目の選択期間を例にして、期間Ｇについて説明する。１行分のデータ（レベルシフト後のデータ）がＤ−Ａコンバータ４６に入力されるまでの動作は、前述の期間Ｅ，Ｆと同様である。
【０３３７】
期間Ｇでは、ＰＯＬ１がローレベルであるので、Ｄ−Ａコンバータ４６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶＣＯＭより低い電位を出力し、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶＣＯＭより高い電位を出力する。
【０３３８】
また、ＰＯＬ２がハイレベルであるので、スイッチ部３４の入力端Ｉｉは、出力端Ｏｉに接続される。従って、Ｄ−Ａコンバータ４６の電位出力端Ｔ’１〜Ｔ’ｍから出力された電位は、スイッチ部３４の出力端Ｏ１〜Ｏｍから出力され、さらに、ボルテージフォロワ３７の電位出力端Ｖ１〜Ｖｍから出力される。
【０３３９】
この結果、各ボルテージフォロワ３７において、左から奇数番目の電位出力端Ｖ１，Ｖ３，・・・からＶＣＯＭより低い電位が出力され、左から偶数番目の電位出力端Ｖ２，Ｖ４，・・・からＶＣＯＭより高い電位が出力される。そして、左から奇数番目のソースラインＳ１，Ｓ３，・・・はＶＣＯＭより低い電位に設定され、左から偶数番目のソースラインＳ２，Ｓ４，・・・はＶＣＯＭより高い電位に設定される。なお、スイッチ部３４において、出力端Ｏｍ＋１は、入力端Ｉｍに接続されていないので、各ボルテージフォロワ３７において、電位出力端Ｖｍ＋１からの出力はない。
【０３４０】
そして、１行目の画素電極は、画素電極の左側に配置されたソースラインと等電位に設定される。この結果、１行目の各画素の極性は、左側の画素から、負、正、負、正・・・となる。
【０３４１】
次に、２行目の選択期間を例にして、期間Ｈについて説明する。１行分のデータ（レベルシフト後のデータ）がＤ−Ａコンバータ４６に入力されるまでの動作は、期間Ｅ，Ｆ，Ｇと同様である。
【０３４２】
期間Ｈでは、ＰＯＬ１がハイレベルであるので、Ｄ−Ａコンバータ４６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶＣＯＭより高い電位を出力し、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶＣＯＭより低い電位を出力する。
【０３４３】
また、ＰＯＬ２がローレベルであるので、スイッチ部３４の入力端Ｉｉは、出力端Ｏｉ＋１に接続される。従って、Ｄ−Ａコンバータ４６の電位出力端Ｔ’１〜Ｔ’ｍから出力された電位は、スイッチ部３４の出力端Ｏ２〜Ｏｍ＋１から出力され、さらに、ボルテージフォロワ３７の電位出力端Ｖ２〜Ｖｍ＋１から出力される。
【０３４４】
この結果、各ボルテージフォロワ３７において、左から偶数番目の電位出力端Ｖ２，Ｖ４，・・・からＶＣＯＭより高い電位が出力され、左から奇数番目の電位出力端Ｖ３，Ｖ５，・・・からＶＣＯＭより低い電位が出力される。そして、左から偶数番目のソースラインＳ２，Ｓ４，・・・はＶＣＯＭより高い電位に設定され、左から奇数番目のソースラインＳ３，Ｓ５，・・・はＶＣＯＭより低い電位に設定される。なお、スイッチ部３４において、出力端Ｏ１は入力端Ｉ１に接続されていないので、各ボルテージフォロワ３７において、電位出力端Ｖ１からの出力はない。
【０３４５】
そして、２行目の画素電極は、画素電極の右側に配置されたソースラインと等電位に設定される。この結果、２行目の各画素の極性は、左側の画素から、正、負、正、負・・・となる。
【０３４６】
以降、このフレームＦ２では、期間Ｇ，Ｈの動作を繰り返す。この結果、このフレームＦ２での各画素の極性状態は、図１５と同様になる。
【０３４７】
本実施の形態でも、第６の実施の形態と同様の効果が得られる。
【０３４８】
第６の実施の形態の変形例は、第７の実施の形態でも適用可能である。連続する複数のゲートラインをグループとする場合には、液晶パネルを、第２の実施の形態における液晶パネル２ａ（図１７参照）と同様の構成にすればよい。この場合、制御部（あるいは電位設定部）は、奇数番目のグループの各行を１行ずつ選択する期間でＰＯＬ２をハイレベルとし、偶数番目のグループの各行を１行ずつ選択する期間でＰＯＬ２をローレベルとすればよい。そして、ＰＯＬ１のレベルの切り替え周期は、ＰＯＬ２のレベルの切り替え周期と一致させればよい。
【０３４９】
［実施の形態９］
図３２は、本発明の第９の実施の形態の液晶表示装置の例を示す説明図である。第６の実施の形態と同様の構成要素については、図２７と同一の符号を付し、詳細な説明を省略する。第９の実施の形態において、各駆動装置は、シフトレジスタ３１と、第１ラッチ部６３と、スイッチ部３４と、第２ラッチ部４３と、レベルシフタ３５と、Ｄ−Ａコンバータ３６と、ボルテージフォロワ３７とを備える。なお、図３２では、液晶表示パネル２ｂに接続される２つの駆動装置のうち、右側の駆動装置に関しては、Ｄ−Ａコンバータ３６およびボルテージフォロワ３７のみを図示し、他に関しては図示を省略した。
【０３５０】
第１ラッチ部６３は、第６の実施の形態等におけるＲ用、Ｇ用、Ｂ用の第１ラッチ部３２を一体とした構成となっている。第１ラッチ部６３は、１行分のＲ，Ｇ，Ｂのデータの並びに沿って各データを取り込む。
【０３５１】
具体的には、第１ラッチ部６３は、１画素分のデータを取り込むラッチ回路６１をｍ個有する。左から３・ｉ−２番目のラッチ回路６１は、Ｒのデータを取り込む。同様に、左から３・ｉ−１番目のラッチ回路６１は、Ｇのデータを取り込む。左から３・ｉ番目のラッチ回路６１は、Ｂのデータを取り込む。
【０３５２】
各ラッチ回路６１は、シフトレジスタ３１からのデータ読み込み指示信号が入力される信号入力端子ＬＳと、データを読み込む端子Ｄと、第２ラッチ部４３によるデータ読み出しに用いられる端子Ｑとを備える。各ラッチ回路６１は、端子ＬＳにデータ読み込み指示信号が入力されると、端子Ｄから１画素分のデータを読み込む。
【０３５３】
シフトレジスタ３１は、第６の実施の形態におけるシフトレジスタと同様である。すなわち、シフトレジスタ３１は、ＳＣＬＫが入力される毎に、信号出力端Ｃ１，Ｃ２，・・・，Ｃｍ／３の順にデータ読み込み指示信号を出力する。本実施の形態では、任意の信号出力端子Ｃｉは、第１ラッチ部６３における、３・ｉ−２番目、３・ｉ−１番目、および３・ｉ番目のラッチ回路６１に接続される。従って、シフトレジスタ３１が１つの信号出力端子からデータ読み込み指示信号を出力することにより、Ｒ，Ｇ，Ｂの各データが３つのラッチ回路にパラレルに読み込まれる。例えば、信号出力端子Ｃ１は、左から１〜３番目の各ラッチ回路６１に接続されている。よって、信号出力端子Ｃ１が信号を出力することで、左から１番目から３番目のラッチ回路６１が、Ｒ，Ｇ，Ｂの１画素分のデータをパラレルに読み取る。
【０３５４】
第２ラッチ部４３は、１行分のＲ，Ｇ，Ｂのデータの並びに沿って１行分のデータをまとめて取り込み、個々のデータをそれぞれ出力する。第２ラッチ部４３は、１画素分のデータを取り込み、そのデータを出力するラッチ回路６２を備える。ただし、第２ラッチ部４３は、駆動装置による駆動対象となる画素の列数ｍよりも１多い数のラッチ回路６２を備える。第２ラッチ部４３のラッチ回路６２は、制御部（図３２において図示略）からＳＴＢが入力される端子ＬＳと、スイッチ部３４を介して第１ラッチ部６３のラッチ回路６１からデータを読み込む端子Ｄと、読み込んだデータを出力する端子Ｑとを有する。例えば、ＳＴＢ周期における所定のタイミング（例えば、ＳＴＢの立ち下がりエッジ等）で各ラッチ回路６２がそれぞれデータを取り込むことで、第２ラッチ部４３は、１行分のＲ，Ｇ，Ｂの各データをまとめて取り込む。
【０３５５】
スイッチ部３４は、第６の実施の形態におけるスイッチ部３４と同様である。スイッチ部３４の任意の入力端Ｉｉは、第１ラッチ部６３における左からｉ番目のラッチ回路６１の端子Ｑに接続されている。また、スイッチ部３４の任意の出力端Ｏｉは、第１ラッチ部４３における左からｉ番目のラッチ回路６２の端子Ｄに接続される。
【０３５６】
従って、スイッチ部３４に入力されるＰＯＬ２がハイレベルのときには、第２ラッチ部４３における左から１番目からｍ番目までのｍ個のラッチ回路６２が１行分のデータを、スイッチ部３４を介して第１ラッチ部６３から取り込み、取り込んだデータを端子Ｑから出力する。また、ＰＯＬ２がローレベルのときには、第２ラッチ部４３における左から２番目からｍ＋１番目までのｍ個のラッチ回路６２が１行分のデータを、スイッチ部３４を介して第１ラッチ部６３から取り込み、取り込んだデータを端子Ｑから出力する。
【０３５７】
レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７、液晶表示パネル２ｂは、第６の実施の形態と同様である。また、これらの要素３５，３６，３７，２ｂの接続態様も第６の実施の形態と同様である。
【０３５８】
ただし、レベルシフタ３５の任意のデータ入力端Ｕｉは、第２ラッチ部４３における左からｉ番目のラッチ回路６２の端子Ｑに接続される。
【０３５９】
また、第９の実施の形態における制御部（図３２において図示略）の制御信号出力態様は、第６の実施の形態と同様である。従って、ＰＯＬ１のレベルはフレーム毎に交互に切り替えられ、ＰＯＬ２のレベルはＳＴＢの周期毎（選択期間毎）に交互に切り替えられる（図２８参照）。
【０３６０】
次に、動作について説明する。
まず、期間Ａ，Ｂ（図２８参照）が交互に現れるフレームについて説明する。期間Ａでは、ＰＯＬ２がハイレベルになるので、スイッチ部３４の任意の入力端Ｉｉは、出力端Ｏｉに接続される。従って、第２ラッチ部４３の左から１番目からｍ番目までのｍ個のラッチ回路６２が、スイッチ部３４を介して、第１ラッチ部６３から１行分のデータを読み込み、各データを出力する。
【０３６１】
なお、ＰＯＬ２がハイレベルであり、スイッチ部３４の出力端Ｏｍ＋１からの出力はないため、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７において、左からｍ＋１番目の端子の入出力はない。
【０３６２】
第２ラッチ部４３の左から１番目からｍ番目までのｍ個のラッチ回路６２が出力したデータは、レベルシフタ３５のデータ入力端Ｕ１〜Ｕｍに入力される。また、期間ＡでＤ−Ａコンバータ３６に入力されるＰＯＬ１はハイレベルである。よって、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ａの動作と同様である。この結果、本実施の形態における期間Ａでの各画素の極性は、第６の実施の形態における期間Ａと同様になる。
【０３６３】
また、期間Ｂでは、ＰＯＬ２がローレベルになるので、スイッチ部３４の任意の入力端Ｉｉは、出力端Ｏｉ＋１に接続される。従って、第２ラッチ部４３の左から２番目からｍ＋１番目までのｍ個のラッチ回路６２が、スイッチ部３４を介して、第１ラッチ部６３から１行分のデータを読み込み、各データを出力する。なお、この場合、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７において１番左の端子の入出力はない。
【０３６４】
第２ラッチ部４３の左から２番目からｍ＋１番目までのｍ個のラッチ回路６２が出力したデータは、レベルシフタ３５におけるデータ入力端Ｕ２〜Ｕｍ＋１に入力される。また、期間ＢでＤ−Ａコンバータ３６に入力されるＰＯＬ１はハイレベルである。よって、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ｂの動作と同様である。この結果、本実施の形態における期間Ｂでの各画素の極性は、第６の実施の形態における期間Ｂと同様になる。
【０３６５】
以降、このフレームでは、期間Ａ，Ｂの動作を繰り返す。
【０３６６】
次に、期間Ｃ，Ｄ（図２８参照）が交互に現れるフレームについて説明する。期間Ｃでは、ＰＯＬ２がハイレベルであるので、スイッチ部３４の状態および第２ラッチ部４３のデータ出力態様は、上述の期間Ａと同様である。よって、第２ラッチ部４３が出力したデータは、レベルシフタ３５におけるデータ入力端Ｕ１〜Ｕｍに入力される。また、期間Ｃでは、Ｄ−Ａコンバータ３６に入力されるＰＯＬ１はローレベルである。従って、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ｃの動作と同様である。この結果、本実施の形態における期間Ｃでの各画素の極性は、第６の実施の形態における期間Ｃと同様になる。
【０３６７】
また、期間Ｄでは、ＰＯＬ２がローレベルであるので、スイッチ部３４の状態および第２ラッチ部４３のデータ出力態様は、上述の期間Ｂと同様である。よって、第２ラッチ部４３が出力したデータは、レベルシフタ３５におけるデータ入力端Ｕ２〜Ｕｍ＋１に入力される。また、期間Ｄでは、Ｄ−Ａコンバータ３６に入力されるＰＯＬ１はローレベルである。従って、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ｄの動作と同様である。この結果、本実施の形態における期間Ｄでの各画素の極性は、第６の実施の形態における期間Ｄと同様になる。
【０３６８】
以降、このフレームでは、期間Ｃ，Ｄの動作を繰り返す。
【０３６９】
上記の動作により、本実施の形態においても、第６の実施の形態と同様の効果が得られる。
【０３７０】
また、第６の実施の形態の各変形例は、第９の実施の形態にも適用可能である。
【０３７１】
［実施の形態１０］
図３３は、本発明の第１０の実施の形態の液晶表示装置の例を示す説明図である。第９の実施の形態と同様の構成要素については、図３２と同一の符号を付し、詳細な説明を省略する。第１０の実施の形態において、各駆動装置は、シフトレジスタ３１と、シフトレジスタ出力切り替え部６５と、スイッチ部３４と、第１ラッチ部６６と、第２ラッチ部４３と、レベルシフタ３５と、Ｄ−Ａコンバータ３６と、ボルテージフォロワ３７とを備える。なお、図３２と同様に、図３３においても、右側の駆動装置に関してＤ−Ａコンバータ３６およびボルテージフォロワ３７の他は図示を省略した。
【０３７２】
第１ラッチ部６６は、１画素分のデータを取り込むラッチ回路６１をｍ＋１個有する。ラッチ回路の数がｍ＋１個であるという点を除けば、第１ラッチ部６６は、第９の実施の形態における第１ラッチ部６３（図３２参照）と同様である。
【０３７３】
第２ラッチ部４３は、９の実施の形態における第２ラッチ部４３（図３２参照）と同様である。ただし、本実施の形態では、第２ラッチ部４３内のｍ＋１個のラッチ回路の端子Ｄは、それぞれ、第１ラッチ部６６のラッチ回路６１の端子Ｑに一対一に接続される。
【０３７４】
シフトレジスタ出力切り替え部６５は、シフトレジスタの各信号出力端Ｃｉと、第１ラッチ部６６におけるラッチ回路６１の端子ＬＳとを接続させる。ただし、シフトレジスタ出力切り替え部６５にはＰＯＬ２が入力される。そして、シフトレジスタ出力切り替え部６５は、ＰＯＬ２がハイレベルかローレベルかにより接続状態を切り替える。
【０３７５】
第１ラッチ部６６において、左からｊ番目のラッチ回路６１の端子ＬＳを、ＬＳｊと記すことにする。シフトレジスタ出力切り替え部６５は、シフトレジスタ３１の信号出力端Ｃｉを、常時、端子ＬＳ３・ｉ−１，ＬＳ３・ｉに接続されるとともに、ＰＯＬ２がハイレベルのときには、信号出力端Ｃｉを端子ＬＳ３・ｉ−２に接続させ、ＰＯＬ２がローレベルのときには、信号出力端ＣｉをＬＳ３・ｉ＋１に接続させる。すなわち、ＰＯＬ２がハイレベルであるならば、シフトレジスタ３１の信号出力端Ｃｉは、３つの端子ＬＳ３・ｉ−２，ＬＳ３・ｉ−１，ＬＳ３・ｉに接続される。また、ＰＯＬ２がローレベルであるならば、信号出力端Ｃｉは、３つの端子ＬＳ３・ｉ−１，ＬＳ３・ｉ，ＬＳ３・ｉ＋１に接続される。
【０３７６】
例えば、シフトレジスタ３１の信号出力端Ｃ１は、ＰＯＬ２がハイレベルであるならば、３つの端子ＬＳ１，ＬＳ２，ＬＳ３に接続され、ＰＯＬ２がローレベルであるならば、３つの端子ＬＳ２，ＬＳ３，ＬＳ４に接続される。シフトレジスタ３１の他の信号出力端に関しても同様である。
【０３７７】
ただし、液晶表示装置に対する電源投入後、ＰＯＬ２が入力されるまでの間は、シフトレジスタ３１の各信号出力端Ｃｉは、３つの端子ＬＳ３・ｉ−２，ＬＳ３・ｉ−１，ＬＳ３・ｉに接続されるものとする。その後、ＰＯＬ２が入力されると、シフトレジスタ出力切り替え部６５は、ＰＯＬ２に従う。
【０３７８】
スイッチ部３４は、第６の実施の形態におけるスイッチ部３４と同様であり、ｍ個の入力端Ｉ１〜Ｉｍと、ｍ＋１個の出力端Ｏ１〜Ｏｍ＋１とを有する。入力端のうち、Ｉ３・ｉ−２（具体的にはＩ１，Ｉ４，Ｉ７・・・）は、Ｒ用のデータを転送するＲ用データ配線７１に接続される。同様に、入力端のうち、Ｉ３・ｉ−１（具体的にはＩ２，Ｉ５，Ｉ８・・・）は、Ｇ用のデータを転送するＧ用データ配線７２に接続される。また、入力端のうち、Ｉ３・ｉ（具体的にはＩ３，Ｉ６，Ｉ９・・・）は、Ｂ用のデータを転送するＢ用データ配線７３に接続される。
【０３７９】
また、スイッチ部３４の各出力端Ｏ１〜Ｏｍ＋１は、第１ラッチ部６６内のｍ＋１個のラッチ回路の端子Ｄと一対一に接続される。
【０３８０】
ただし、第１０の実施の形態において、液晶表示装置に対する電源投入後、ＰＯＬ２が入力されるまでの間、スイッチ部３４は、入力端Ｉｉを出力端Ｏｉに接続させた状態になっているものとする。その後、ＰＯＬ２が入力されると、スイッチ部３４は、ＰＯＬ２に従う。
【０３８１】
レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７、液晶表示パネル２ｂは、第６や第９の実施の形態と同様である。また、これらの要素３５，３６，３７，２ｂの接続態様も第６や第９の実施の形態と同様である。また、第２ラッチ部４３とレベルシフタ３５との接続態様は、第９の実施の形態と同様である。
【０３８２】
第１０の実施の形態における制御部（図３３において図示略）は、ＰＯＬ１のレベルをフレーム毎に切り替える。また、ＰＯＬ２に関しては、他の実施の形態と同様に、制御部が生成しても、駆動装置が生成してもよい。本実施の形態では、既に説明したように、液晶表示装置に対する電源投入直後において、ＰＯＬ２が未だ入力されない状態でも、シフトレジスタ出力切り替え部６５およびスイッチ部３４の状態は定まっている。この状態は、ＰＯＬ２がハイレベルのときと同じ状態である。この状態で、第１フレームが開始され、１行目のＲ，Ｇ，Ｂの各データの取り込みが行われる。その後、ＳＴＢやＰＯＬ２等の出力開始時には、シフトレジスタ出力切り替え部６５およびスイッチ部３４の状態を切り替えるようにＰＯＬ２を生成し、以降、第１フレーム内でＳＴＢの周期毎（換言すれば選択期間毎）にＰＯＬ２のレベルを交互に切り替える。
【０３８３】
また、第２フレーム以降の各フレームでは、制御部（または駆動装置）は、最初の選択期間で、ＰＯＬ２をハイレベルにし、以降、そのフレーム内でＳＴＢの周期毎にＰＯＬ２のレベルを交互に切り替える。第２フレーム以降の各フレームでは、そのフレーム開始直前のＰＯＬ２がハイレベルかローレベルかに依らず、フレーム開始時にＰＯＬ２をハイレベルの状態とし、以降、ＳＴＢの周期毎にＰＯＬ２のレベルを切り替える。
【０３８４】
次に、動作について説明する。
まず、電源投入時の動作について説明する。電源投入後、シフトレジスタ出力切り替え部６５は、シフトレジスタ３１の各信号出力端Ｃｉを、端子ＬＳ３・ｉ−２，ＬＳ３・ｉ−１，ＬＳ３・ｉに接続させた状態となっている。また、スイッチ部３４は、各入力端Ｉｉを出力端Ｏｉに接続させた状態となっている。この状態でフレームが開始すると、シフトレジスタ３１は、ＳＣＬＫに従って信号出力端Ｃ１，Ｃ２，・・・の順にデータ読み込み指示信号を出力する。シフトレジスタ出力切り替え部６５およびスイッチ部３４は、上述のような状態となっているので、第１ラッチ部６６は、左から３つのラッチ回路毎に、順次、Ｒ，Ｇ，Ｂのデータをパラレルに読み込んでいく。このとき、第１ラッチ部６６のｍ＋１個目のラッチ回路６１は、データを読み込まない。
【０３８５】
その後、ＳＴＢの生成が開始されると、第２ラッチ部４３の左から１番目からｍ番目の各ラッチ回路６２は、１行分のデータをまとめて第１ラッチ部６６から読み込み、各データをレベルシフタ３５のデータ入力端Ｕ１〜Ｕｍに入力する。以降のレベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６や第９の実施の形態と同様である。なお、Ｄ−Ａコンバータ３６の動作は、入力されるＰＯＬ１のレベルに依る。以上の動作を、第１の動作と記す。
【０３８６】
また、ＳＴＢの生成とともにＰＯＬ２も生成され、ローレベルのＰＯＬ２がシフトレジスタ出力切り替え部６５およびスイッチ部３４に入力されたとする。すると、シフトレジスタ出力切り替え部６５は、シフトレジスタ３１の各信号出力端Ｃｉを端子ＬＳ３・ｉ−１，ＬＳ３・ｉ，ＬＳ３・ｉ＋１に接続させた状態に切り替える。また、スイッチ部３４は、各入力端Ｉｉを出力端Ｏｉ＋１に接続させた状態に切り替える。
【０３８７】
シフトレジスタ３１は、ＳＣＬＫに従って信号出力端Ｃ１，Ｃ２，・・・の順にデータ読み込み指示信号を出力する。シフトレジスタ出力切り替え部６５およびスイッチ部３４は、上述のような状態となっているので、第１ラッチ部６６の左から１番目のラッチ回路６１は、データを読み込まない。そして、第１ラッチ部６６の左から２番目からｍ＋１番目までの各ラッチ回路６１は、３つずつ、順次、Ｒ，Ｇ，Ｂのデータをパラレルに読み込んでいく。なお、各信号出力端Ｃ１，Ｃ２，・・・からのデータ読み込み指示信号の出力は、ＳＴＢの周期内で完了する。
【０３８８】
その後、第２ラッチ部４３の左から２番目からｍ＋１番目までの各ラッチ回路は、１行分のデータをまとめて第１ラッチ部６６から読み込み、各データをレベルシフタ３５のデータ入力端Ｕ２〜Ｕｍ＋１に入力する。以降のレベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６や第９の実施の形態と同様である。Ｄ−Ａコンバータ３６の動作は、入力されるＰＯＬ１のレベルに依る。以上の動作を第２の動作と記す。
【０３８９】
以降、ＰＯＬ２は、ＳＴＢの周期毎にハイレベル、ローレベルに交互に切り替えられる。この結果、第１の動作と、第２の動作とを交互に繰り返す。
【０３９０】
第２フレーム以降の各フレームでは、フレーム開始時に、ＰＯＬ２は、ハイレベルに設定される。ＰＯＬ２がハイレベルであることにより、シフトレジスタ出力切り替え部６５は、シフトレジスタ３１の各信号出力端Ｃｉを、端子ＬＳ３・ｉ−２，ＬＳ３・ｉ−１，ＬＳ３・ｉに接続させた状態となっている。また、スイッチ部３４は、各入力端Ｉｉを出力端Ｏｉに接続させた状態となっている。この結果、駆動装置は、上記の第１の動作と同様の動作を行う。
【０３９１】
また、ＰＯＬ２がローレベルになると、シフトレジスタ出力切り替え部６５は、シフトレジスタ３１の各信号出力端Ｃｉを端子ＬＳ３・ｉ−１，ＬＳ３・ｉ，ＬＳ３・ｉ＋１に接続させた状態に切り替える。また、スイッチ部３４は、各入力端Ｉｉを出力端Ｏｉ＋１に接続させた状態に切り替える。この結果、駆動装置は、上記の第２の動作と同様の動作を行う。
【０３９２】
第２フレーム以降の各フレームでも、ＰＯＬ２は、ＳＴＢの周期毎にハイレベル、ローレベルに交互に切り替えられるので、第１の動作と第２の動作が交互に行われる。
【０３９３】
以上の動作の結果、各フレームにおいて、縦方向および横方向に隣接する画素の極性は互いに逆極性となる。また、ＰＯＬ１はフレーム毎に切り替えられるので、図１１に示す極性状態と図１５に示す極性状態が交互に切り替えられる。
【０３９４】
本実施の形態においても、第６の実施の形態と同様の効果が得られる。
【０３９５】
また、第６の実施の形態の各変形例は、第１０の実施の形態にも適用可能である。
【０３９６】
［実施の形態１１］
図３４は、本発明の第１１の実施の形態の液晶表示装置の例を示す説明図である。第６や第１０の実施の形態等と同様の構成要素については、詳細な説明を省略する。第１１の実施の形態において、駆動装置は、シフトレジスタ８１と、スイッチ部３４と、第１ラッチ部６６と、第２ラッチ部４３と、レベルシフタ３５と、Ｄ−Ａコンバータ３６と、ボルテージフォロワ３７とを備える。
【０３９７】
液晶表示パネル２は、第１の実施の形態と同様の構成である。図３４に示す例では、液晶表示パネル２は、ｍ列の画素電極と、画素電極の列数よりも１本多いソースラインＳ１〜Ｓｍ＋１とを備える。
【０３９８】
シフトレジスタ８１の動作は、第６や第１０等の実施の形態におけるシフトレジスタ３１と同様である。ただし、シフトレジスタ８１は、液晶表示パネル２における画素（ドット）電極の列数と同数のｍ個の信号出力端Ｃ１〜Ｃｍを有する。シフトレジスタ８１は、信号出力端の数を除けば、既に説明したシフトレジスタと同様であるので、詳細な説明を省略する。
【０３９９】
スイッチ部３４は、第６の実施の形態におけるスイッチ部３４と同様であり、ｍ個の入力端Ｉ１〜Ｉｍと、ｍ＋１個の出力端Ｏ１〜Ｏｍ＋１とを有する。各入力端Ｉ１〜Ｉｍは、シフトレジスタ８１の信号出力端Ｃ１〜Ｃｍと一対一に接続される。ただし、第１１の実施の形態において、液晶表示装置に対する電源投入後、ＰＯＬ２が入力されるまでの間、スイッチ部３４は、入力端Ｉｉを出力端Ｏｉに接続させた状態になっているものとする。その後、ＰＯＬ２が入力されると、スイッチ部３４は、ＰＯＬ２に従う。
【０４００】
第１ラッチ部６６は、信号入力端Ｌ１〜Ｌｍ＋１を有し、信号入力端Ｌ１〜Ｌｍ＋１は、スイッチ部３４の出力端Ｏ１〜Ｏｍ＋１と一対一に接続される。第１ラッチ部６６は、信号入力端Ｌｉからデータ読み込み指示信号が入力されると、１ラインにおけるｉ番目のデータを取り込む。第１１以降の実施の形態では、１ライン分のデータとして、例えば、Ｒ，Ｇ，Ｂ，Ｒ，Ｇ，Ｂ・・・の順で個々の画素のデータが順次転送されるものとする。従って、第１ラッチ部６６は、シフトレジスタ８１からスイッチ部３４を介して順次入力されるデータ読み込み指示信号に応じて、１ライン分のデータをシリアルに読み込む。すなわち、１画素（ドット）分ずつ順に読み込む。また、第１ラッチ部６６は、１ライン分のデータ（ｍ個のデータ）の読み出しに用いられる端子として、ｍ＋１個の出力端Ｌ’１〜Ｌ’ｍ＋１を有する。第１ラッチ部６６は、例えば、第１０の実施の形態における第１ラッチ部６６（図３３参照）と同様の構成であってもよい。
【０４０１】
また、液晶表示パネル２は、モノクロの画素を備えるモノクロの液晶表示パネルであってもよい。この場合、第１ラッチ部６６に転送されるデータは、モノクロ画像に応じたデータとすればよい。この点は、第１２以降の各実施の形態でも同様である。
【０４０２】
第２ラッチ部４３は、１ライン分のデータを読み込むデータ読み込み端子Ｑ１〜Ｑｍ＋１を有し、データ読み込み端子Ｑ１〜Ｑｍ＋１は、第１ラッチ部６６の出力端Ｌ’１〜Ｌ’ｍ＋１と一対一に接続される。第２ラッチ部４３は、ＳＴＢ周期における所定のタイミング（例えば、ＳＴＢの立ち下がりエッジ等）毎に、１ライン分のｍ個のデータを第１ラッチ部６６からまとめて読み込み、各データをデータ出力端Ｑ’１〜Ｑ’ｍ＋１から出力する。第２ラッチ部４３が有するデータ出力端Ｑ’１〜Ｑ’ｍ＋１は、レベルシフタ３５のデータ入力端Ｕ１〜Ｕｍ＋１と一対一に接続される。第２ラッチ部４３は、例えば、第１０の実施の形態における第２ラッチ部４３と同様の構成であってもよい。
【０４０３】
レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７は、第６や第１０の実施の形態と同様である。また、これらの要素３５〜３７の接続態様も第６や第１０の実施の形態と同様である。また、ボルテージフォロワ３７の電位出力端Ｖ１〜Ｖｍ＋１は、液晶表示パネル２の各ソースラインＳ１〜Ｓｍ＋１と一対一に接続される。
【０４０４】
第１１の実施の形態においても、制御部（図３４において図示略）は、ＰＯＬ１のレベルをフレーム毎に切り替える。また、ＰＯＬ２に関しては、他の実施の形態と同様に、制御部が生成しても、駆動装置が生成してもよい。第１１の実施の形態では、液晶表示装置に対する電源投入直後において、ＰＯＬ２が未だ入力されない状態でも、スイッチ部３４の状態は定まっている。この状態は、ＰＯＬ２がハイレベルのときと同じ状態である。この状態で第１フレームが開始され、１行目のデータの取り込みが行われる。その後、ＳＴＢやＰＯＬ２等の生成開始時には、スイッチ部３４の状態を切り替えるようにＰＯＬ２を生成し、以降、第１フレーム内でＳＴＢの周期毎にＰＯＬ２のレベルを交互に切り替える。この点は、第１０の実施の形態と同様である。
【０４０５】
また、第２フレーム以降の各フレームでは、制御部（または駆動装置）は、最初の選択期間で、ＰＯＬ２をハイレベルにし、以降、そのフレーム内でＳＴＢの周期毎にＰＯＬ２のレベルを交互に切り替える。第２フレーム以降の各フレームでは、そのフレーム開始直前のＰＯＬ２がハイレベルかローレベルかに依らず、フレーム開始時にＰＯＬ２をハイレベルの状態とし、以降、ＳＴＢの周期毎にＰＯＬ２のレベルを切り替える。この点に関しても、第１０の実施の形態と同様である。
【０４０６】
次に、電源投入時の動作について説明する。電源投入後、スイッチ部３４は、各入力端Ｉｉを出力端Ｏｉに接続させた状態となっている。この状態でフレームが開始すると、シフトレジスタ８１は、ＳＣＬＫに従って信号出力端Ｃ１，Ｃ２，・・・の順にデータ読み込み指示信号を出力し、第１ラッチ部６６は、１ライン分のデータを一画素分ずつ順次読み込んでいく。このとき、スイッチ部３４は上述のような状態となっているので、スイッチ部３４の出力端Ｏｍ＋１は、入力端Ｉｍに接続されていない。従って、第１ラッチ部６６の信号入力端Ｌｍ＋１への信号入力はなく、データ出力端Ｌ’ｍ＋１は用いられない。
【０４０７】
その後、ＳＴＢの生成が開始されると、第２ラッチ部４３のデータ読み込み端子Ｑ１〜Ｑｍは、１行分のデータをまとめて第１ラッチ部６６から読み込み、各データをレベルシフタ３５のデータ入力端Ｕ１〜Ｕｍに入力する。以降のレベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６、第９、第１０等の実施の形態と同様である。なお、Ｄ−Ａコンバータ３６の動作は、入力されるＰＯＬ１のレベルに依る。第１０の実施の形態で説明したように、この動作を第１の動作と記す。
【０４０８】
また、ＳＴＢとともにＰＯＬ２も生成され、ローレベルのＰＯＬ２がスイッチ部３４に入力されたとする。すると、スイッチ部３４は、各入力端Ｉｉを出力端Ｏｉ＋１に接続させた状態に切り替える。
【０４０９】
シフトレジスタ８１は、ＳＣＬＫに従って信号出力端Ｃ１，Ｃ２，・・・の順にデータ読み込み指示信号を出力し、第１ラッチ部６６は、１ライン分のデータを一画素（ドット）分ずつ順次読み込んでいく。スイッチ部３４の各入力端Ｉｉは出力端Ｏｉ＋１に接続されているので、第１ラッチ部６６の信号入力端Ｌ１への信号入力はなく、データ出力端Ｌ’１は用いられない。
【０４１０】
その後、第２ラッチ部４３のデータ読み込み端子Ｑ２〜Ｑｍ＋１は、１行分のデータをまとめて第１ラッチ部６６から読み込み、各データをレベルシフタ３５のデータ入力端Ｕ２〜Ｕｍ＋１に入力する。以降のレベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６、第９、第１０等の実施の形態と同様である。なお、Ｄ−Ａコンバータ３６の動作は、入力されるＰＯＬ１のレベルに依る。第１０の実施の形態で説明したように、この動作を第２の動作と記す。
【０４１１】
以降、ＰＯＬ２は、ＳＴＢの周期毎にハイレベル、ローレベルに交互に切り替えられる。この結果、第１の動作と、第２の動作とを交互に繰り返す。
【０４１２】
第２フレーム以降の各フレームでは、フレーム開始時に、ＰＯＬ２は、ハイレベルに設定される。ＰＯＬ２がハイレベルであることにより、スイッチ部３４は、各入力端Ｉｉを出力端Ｏｉに接続させた状態となっている。この結果、駆動装置は、上記の第１の動作と同様の動作を行う。
【０４１３】
また、ＰＯＬ２がローレベルになると、スイッチ部３４は、各入力端Ｉｉを出力端Ｏｉ＋１に接続させた状態に切り替える。この結果、駆動装置は、上記の第２の動作と同様の動作を行う。
【０４１４】
第２フレーム以降の各フレームでも、ＰＯＬ２は、ＳＴＢの周期毎にハイレベル、ローレベルに交互に切り替えられるので、第１の動作と第２の動作が交互に行われる。
【０４１５】
以上のような動作によって、各フレームにおける各画素の極性の状態は、第６等の実施の形態と同様になる。
【０４１６】
本実施の形態においても、第６の実施の形態と同様の効果が得られる。
【０４１７】
次に、第１１の実施の形態の変形例を説明する。
図３４では、第１の実施の形態と同様に、液晶表示パネルに１つの駆動装置を接続する場合を示したが、第６の実施の形態等と同様に、液晶パネルに複数の駆動装置が接続されていてもよい。その場合、液晶表示パネルの構成は第３や第６の実施の形態における液晶表示パネル２ｂ（図２７等参照）と同様の構成にすればよい。そして、第６の実施の形態と同様に、液晶表示パネル２ｂと、各駆動装置のボルテージフォロワ３７とを接続させればよい。
【０４１８】
また、第２の実施の形態と同様に、連続する複数のゲートラインをグループとしてもよい。この場合、液晶パネルを、第２の実施の形態における液晶パネル２ａ（図１７参照）と同様の構成にすればよい。この場合、制御部（あるいは電位設定部）は、奇数番目のグループの各行を１行ずつ選択する期間でＰＯＬ２をハイレベルとし、偶数番目のグループの各行を１行ずつ選択する期間でＰＯＬ２をローレベルとすればよい。
【０４１９】
［実施の形態１２］
図３５は、本発明の第１２の実施の形態の液晶表示装置の例を示す説明図である。第１１の実施の形態と同様の構成要素については、詳細な説明を省略する。第１２の実施の形態において、駆動装置は、シフトレジスタ８１と、第１ラッチ部６６と、スイッチ部３４と、第２ラッチ部４３と、レベルシフタ３５と、Ｄ−Ａコンバータ３６と、ボルテージフォロワ３７とを備える。
【０４２０】
第１２の実施の形態の構成では、スイッチ部３４を第１ラッチ部６６と第２ラッチ部４３との間に配置した点が第１１の実施の形態と異なる。この配置のため、第１２の実施の形態では、第１ラッチ部６６は、ｍ個の信号入力端Ｌ１〜Ｌｍと、ｍ個の出力端Ｌ’１〜Ｌ’ｍとを有する。第１ラッチ部６６の信号入力端Ｌ１〜Ｌｍは、シフトレジスタ８１の信号出力端Ｃ１〜Ｃｍと一対一に接続される。また、第１ラッチ部６６の出力端Ｌ’１〜Ｌ’ｍは、スイッチ部３４の入力端Ｉ１〜Ｉｍと一対一に接続される。
【０４２１】
スイッチ部３４の構成は、第６の実施の形態等の他の実施の形態と同様である。本実施の形態では、スイッチ部３４の出力端Ｏ１〜Ｏｍ＋１は、第２ラッチ部４３のデータ読み込み端子Ｑ１〜Ｑｍ＋１と一対一に接続される。
【０４２２】
第２ラッチ部４３、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７および液晶表示パネル２は、第１１の実施の形態と同様である。また、それらの要素４３，３５，３５，３７，２の接続態様も、第１１の実施の形態と同様である。
【０４２３】
第１２の実施の形態における制御部（図３５において図示略）の制御信号の出力態様は、第６の実施の形態と同様である。従って、ＰＯＬ１，ＰＯＬ２のレベルの変化は、図２８に示す場合と同様である。すなわち、ＰＯＬ１のレベルはフレーム毎に交互に切り替えられ、ＰＯＬ２のレベルはＳＴＢの周期毎に交互に切り替えられる。なお、他の実施の形態と同様に、ＰＯＬ２は、駆動装置側で生成してもよい。これらの点は、後述の第１３の実施の形態や第１４の実施の形態においても同様である。
【０４２４】
以下、期間Ａ，Ｂ（図２８参照）が交互に現れるフレームについて説明する。期間Ａでは、ＰＯＬ２がハイレベルになるので、スイッチ部３４の任意の入力端Ｉｉは、出力端Ｏｉに接続される。第２ラッチ部４３は、ｍ個のデータ読み込み端子Ｑ１〜Ｑｍによって、スイッチ部３４を介して、第１ラッチ部６３から１行分のデータを読み込む。そして、第２ラッチ部４３は、各データをデータ出力端Ｑ’１〜Ｑ’ｍから出力する。このとき、スイッチ部３４の出力端Ｏｍ＋１からの出力はないため、第２ラッチ部４３、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７において、左からｍ＋１番目の端子の入出力はない。
【０４２５】
第２ラッチ部４３のデータ出力端Ｑ’１〜Ｑ’ｍから出力されたデータは、レベルシフタ３５のデータ入力端Ｕ１〜Ｕｍに入力される。また、期間ＡでＰＯＬ１はハイレベルである。このため、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ａの動作と同様である。
【０４２６】
期間Ｂ（図２８参照）では、ＰＯＬ２がローレベルになるので、スイッチ部３４の任意の入力端Ｉｉは、出力端Ｏｉ＋１に接続される。従って、第２ラッチ部４３は、ｍ個のデータ読み込み端子Ｑ２〜Ｑｍ＋１によって、スイッチ部３４を介して、第１ラッチ部６３から１行分のデータを読み込む。そして、第２ラッチ部４３は、各データをデータ出力端Ｑ’２〜Ｑ’ｍ＋１から出力する。このとき、スイッチ部３４の出力端Ｏ１からの出力はないため、第２ラッチ部４３、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７において、１番左側の端子の入出力はない。
【０４２７】
第２ラッチ部４３のデータ出力端Ｑ’２〜Ｑ’ｍ＋１から出力されたデータは、レベルシフタ３５のデータ入力端Ｕ２〜Ｕｍ＋１に入力される。また、期間ＢでＰＯＬ１はハイレベルである。このため、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ｂの動作と同様である。
【０４２８】
以降、このフレーム内で、期間Ａ，Ｂの動作を交互に繰り返す。
【０４２９】
次に、期間Ｃ，Ｄ（図２８参照）が交互に現れるフレームについて説明する。期間Ｃでは、ＰＯＬ２がハイレベルになるので、第２ラッチ部４３は、スイッチ部３４を介して、データ読み込み端子Ｑ１〜Ｑｍで１行分のデータを読み込み、各データをデータ出力端Ｑ’１〜Ｑ’ｍから出力する。また、このとき、ＰＯＬ１はローレベルである。よって、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ｃの動作と同様である。
【０４３０】
期間Ｄでは、ＰＯＬ２がローレベルになるので、第２ラッチ部４３は、スイッチ部３４を介して、データ読み込み端子Ｑ２〜Ｑｍ＋１で１行分のデータを読み込み、各データをデータ出力端Ｑ’２〜Ｑ’ｍ＋１から出力する。また、このとき、ＰＯＬ１はローレベルである。よって、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ｄの動作と同様である。
【０４３１】
以降、このフレーム内で、期間Ｃ，Ｄの動作を交互に繰り返す。
【０４３２】
以上のような動作によって、各フレームにおける各画素の極性の状態は、第６等の実施の形態と同様になる。
【０４３３】
本実施の形態においても、第６の実施の形態と同様の効果が得られる。
【０４３４】
また、第１１の実施の形態の各変形例は、第１２の実施の形態にも適用可能である。
【０４３５】
［実施の形態１３］
図３６は、本発明の第１３の実施の形態の液晶表示装置の例を示す説明図である。第１２の実施の形態と同様の構成要素については、詳細な説明を省略する。第１３の実施の形態において、駆動装置は、シフトレジスタ８１と、第１ラッチ部６６と、第２ラッチ部４３と、スイッチ部３４と、レベルシフタ３５と、Ｄ−Ａコンバータ３６と、ボルテージフォロワ３７とを備える。
【０４３６】
シフトレジスタ８１および第１ラッチ部６６や、その接続態様は、第１２の実施の形態と同様である。
【０４３７】
第１３の実施の形態の構成では、スイッチ部３４を第２ラッチ部４３とレベルシフタ３５との間に配置した点が第１２の実施の形態と異なる。この配置のため、第１３の実施の形態では、第２ラッチ部４３は、ｍ個のデータ読み込み端子Ｑ１〜Ｑｍと、ｍ個のデータ出力端子Ｑ’１〜Ｑ’ｍとを有する。第２ラッチ部４３のデータ読み込み端子Ｑ１〜Ｑｍは、第１ラッチ部６６の出力端Ｌ’１〜Ｌ’ｍと一対一に接続される。また、第２ラッチ部４３のデータ出力端子Ｑ’１〜Ｑ’ｍは、スイッチ部３４の入力端Ｉ１〜Ｉｍと一対一に接続される。
【０４３８】
スイッチ部３４の構成は、第６の実施の形態等の他の実施の形態と同様である。本実施の形態では、スイッチ部３４の出力端Ｏ１〜Ｏｍ＋１は、レベルシフタ３５のデータ入力端Ｕ１〜Ｕｍ＋１と一対一に接続される。
【０４３９】
レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７および液晶表示パネル２は、第１１や第１２の実施の形態と同様である。また、それらの要素３５，３６，３７の接続態様も、第１１や第１２の実施の形態と同様である。
【０４４０】
既に説明したように、第１３の実施の形態においても、ＰＯＬ１，ＰＯＬ２のレベルの変化は、図２８に示す場合と同様である。以下、期間Ａ，Ｂ（図２８参照）が交互に現れるフレームについて説明する。期間Ａでは、ＰＯＬ２がハイレベルになるので、スイッチ部３４の任意の入力端Ｉｉは、出力端Ｏｉに接続される。第２ラッチ部４３は、１行分のデータをデータ読み込み端子Ｑ１〜Ｑｍによって取り込み、各データをデータ出力端Ｑ’１〜Ｑ’ｍから出力する。スイッチ部３４は上記のような状態になっているので、データ出力端Ｑ’１〜Ｑ’ｍから出力されたデータは、レベルシフタ３５のデータ入力端Ｕ１〜Ｕｍに入力される。また、期間ＡでＰＯＬ１はハイレベルである。このため、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ａの動作と同様である。なお、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７において、左からｍ＋１番目の端子の入出力はない。
【０４４１】
期間Ｂでは、ＰＯＬ２がローレベルになるので、スイッチ部３４の任意の入力端Ｉｉは、出力端Ｏｉ＋１に接続される。また、第２ラッチ部４３は、１行分のデータをデータ読み込み端子Ｑ１〜Ｑｍによって取り込み、各データをデータ出力端Ｑ’１〜Ｑ’ｍから出力する。スイッチ部３４は上記のような状態になっているので、データ出力端Ｑ’１〜Ｑ’ｍから出力されたデータは、レベルシフタ３５のデータ入力端Ｕ２〜Ｕｍ＋１に入力される。また、期間ＢでＰＯＬ１はハイレベルである。このため、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ｂの動作と同様である。なお、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７において、１番左側の端子の入出力はない。
【０４４２】
以降、このフレーム内で、期間Ａ，Ｂの動作を交互に繰り返す。
【０４４３】
次に、期間Ｃ，Ｄ（図２８参照）が交互に現れるフレームについて説明する。期間Ｃでは、ＰＯＬ２がハイレベルになるので、スイッチ部３４の任意の入力端Ｉｉは出力端Ｏｉに接続される。よって、第２ラッチ部４３がデータ出力端Ｑ’１〜Ｑ’ｍから出力したデータは、レベルシフタ３５のデータ入力端Ｕ１〜Ｕｍに入力される。また、期間ＣでＰＯＬ１はローレベルである。このため、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ｃの動作と同様である。なお、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７において、左からｍ＋１番目の端子の入出力はない。
【０４４４】
期間Ｄでは、ＰＯＬ２がローレベルになるので、スイッチ部３４の任意の入力端Ｉｉは出力端Ｏｉ＋１に接続される。よって、第２ラッチ部４３がデータ出力端Ｑ’１〜Ｑ’ｍから出力したデータは、レベルシフタ３５のデータ入力端Ｕ２〜Ｕｍ＋１に入力される。また、期間ＤでＰＯＬ１はローレベルである。このため、レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ｄの動作と同様である。レベルシフタ３５、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７において、１番左側の端子の入出力はない。
【０４４５】
以降、このフレーム内で、期間Ｃ，Ｄの動作を交互に繰り返す。
【０４４６】
以上のような動作によって、各フレームにおける各画素の極性の状態は、第６等の実施の形態と同様になる。
【０４４７】
本実施の形態においても、第６の実施の形態と同様の効果が得られる。
【０４４８】
また、第１１の実施の形態の各変形例は、第１３の実施の形態にも適用可能である。
【０４４９】
［実施の形態１４］
図３７は、本発明の第１４の実施の形態の液晶表示装置の例を示す説明図である。第１３の実施の形態と同様の構成要素については、詳細な説明を省略する。第１４の実施の形態において、駆動装置は、シフトレジスタ８１と、第１ラッチ部６６と、第２ラッチ部４３と、レベルシフタ３５と、スイッチ部３４と、Ｄ−Ａコンバータ３６と、ボルテージフォロワ３７とを備える。
【０４５０】
シフトレジスタ８１、第１ラッチ部６６および第２ラッチ部４３や、その接続態様は、第１３の実施の形態と同様である。
【０４５１】
第１４の実施の形態の構成では、スイッチ部３４をレベルシフタ３５とＤ−Ａコンバータ３６との間に配置した点が第１３の実施の形態と異なる。この配置のため、第１４の実施の形態では、レベルシフタ３５は、ｍ個のデータ入力端Ｕ１〜Ｕｍと、ｍ個のデータ出力端Ｕ’１〜Ｕ’ｍとを有する。レベルシフタ３５のデータ入力端Ｕ１〜Ｕｍは、第２ラッチ部４３のデータ出力端Ｑ’１〜Ｑ’ｍと一対一に接続される。また、レベルシフタ３５のデータ出力端Ｕ’１〜Ｕ’ｍは、スイッチ部３４の入力端Ｉ１〜Ｉｍと一対一に接続される。
【０４５２】
スイッチ部３４の構成は、第６の実施の形態等の他の実施の形態と同様である。本実施の形態では、スイッチ部３４の出力端Ｏ１〜Ｏｍ＋１は、Ｄ−Ａコンバータ３６のデータ入力端Ｔ１〜Ｔｍ＋１と一対一に接続される。
【０４５３】
Ｄ−Ａコンバータ３６、ボルテージフォロワ３７および液晶表示パネル２や、それらの接続態様は、第１１の実施の形態等と同様である。
【０４５４】
既に説明したように、第１４の実施の形態においても、ＰＯＬ１，ＰＯＬ２のレベルの変化は、図２８に示す場合と同様である。以下、期間Ａ，Ｂ（図２８参照）が交互に現れるフレームについて説明する。期間Ａでは、ＰＯＬ２がハイレベルになるので、スイッチ部３４の任意の入力端Ｉｉは、出力端Ｏｉに接続される。第２ラッチ部４３は、１行分のデータをデータ読み込み端子Ｑ１〜Ｑｍによって取り込み、各データをレベルシフタ３５のデータ入力端Ｕ１〜Ｕｍに入力する。レベルシフタ３５は、入力されたデータにレベルシフトを行い、データ出力端Ｕ’１〜Ｕ’ｍから出力する。スイッチ部３４は上記のような状態になっているので、データ出力端Ｕ’１〜Ｕ’ｍから出力されたデータは、Ｄ−Ａコンバータのデータ入力端Ｔ１〜Ｔｍに入力される。期間ＡでＰＯＬ１はハイレベルである。このため、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ａの動作と同様である。なお、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７において、左からｍ＋１番目の端子の入出力はない。
【０４５５】
期間Ｂでは、ＰＯＬ２がローレベルになるので、スイッチ部３４の任意の入力端Ｉｉは出力端Ｏｉ＋１に接続される。第２ラッチ部４３は、１行分の各データをレベルシフタ３５のデータ入力端Ｕ１〜Ｕｍに入力する。レベルシフタ３５は、入力されたデータにレベルシフトを行い、データ出力端Ｕ’１〜Ｕ’ｍから出力する。スイッチ部３４は上記のような状態になっているので、データ出力端Ｕ’１〜Ｕ’ｍから出力されたデータは、Ｄ−Ａコンバータのデータ入力端Ｔ２〜Ｔｍ＋１に入力される。期間ＢでＰＯＬ１はハイレベルである。このため、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ｂの動作と同様である。なお、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７において、１番左側の端子の入出力はない。
【０４５６】
以降、このフレーム内で、期間Ａ，Ｂの動作を交互に繰り返す。
【０４５７】
次に、期間Ｃ、Ｄ（図２８参照）が交互に現れるフレームについて説明する。期間Ｃでは、ＰＯＬ２がハイレベルになるので、スイッチ部３４の任意の入力端Ｉｉは出力端Ｏｉに接続される。第２ラッチ部４３は、１行分の各データをレベルシフタ３５のデータ入力端Ｕ１〜Ｕｍに入力する。レベルシフタ３５は、入力されたデータにレベルシフトを行い、データ出力端Ｕ’１〜Ｕ’ｍから出力する。スイッチ部３４は上記のような状態になっているので、データ出力端Ｕ’１〜Ｕ’ｍから出力されたデータは、Ｄ−Ａコンバータのデータ入力端Ｔ１〜Ｔｍに入力される。期間ＣでＰＯＬ１はローレベルである。このため、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ｃの動作と同様である。なお、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７において、左からｍ＋１番目の端子の入出力はない。
【０４５８】
期間Ｄでは、ＰＯＬ２がローレベルになるので、スイッチ部３４の任意の入力端Ｉｉは出力端Ｏｉ＋１に接続される。第２ラッチ部４３は、１行分の各データをレベルシフタ３５のデータ入力端Ｕ１〜Ｕｍに入力する。レベルシフタ３５は、入力されたデータにレベルシフトを行い、データ出力端Ｕ’１〜Ｕ’ｍから出力する。スイッチ部３４は上記のような状態になっているので、データ出力端Ｕ’１〜Ｕ’ｍから出力されたデータは、Ｄ−Ａコンバータのデータ入力端Ｔ２〜Ｔｍ＋１に入力される。期間ＤでＰＯＬ１はローレベルである。このため、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７の動作は、第６の実施の形態で説明した期間Ｄの動作と同様である。なお、Ｄ−Ａコンバータ３６、ボルテージフォロワ３７において、１番左側の端子の入出力はない。
【０４５９】
以降、このフレーム内で、期間Ｃ，Ｄの動作を交互に繰り返す。
【０４６０】
以上のような動作によって、各フレームにおける各画素の極性の状態は、第６等の実施の形態と同様になる。
【０４６１】
本実施の形態においても、第６の実施の形態と同様の効果が得られる。
【０４６２】
また、第１１の実施の形態の各変形例は、第１４の実施の形態にも適用可能である。
【０４６３】
［実施の形態１５］
図３８は、本発明の第１５の実施の形態の液晶表示装置の例を示す説明図である。第１４の実施の形態と同様の構成要素については、詳細な説明を省略する。第１５の実施の形態において、駆動装置は、シフトレジスタ８１と、第１ラッチ部６６と、第２ラッチ部４３と、レベルシフタ３５と、Ｄ−Ａコンバータ３６と、スイッチ部３４と、ボルテージフォロワ３７とを備える。
【０４６４】
シフトレジスタ８１、第１ラッチ部６６、第２ラッチ部４３およびレベルシフタ３５や、その接続態様は、第１４の実施の形態と同様である。
【０４６５】
第１５の実施の形態の構成では、スイッチ部３４をＤ−Ａコンバータ３６とボルテージフォロワ３７との間に配置した点が第１４の実施の形態と異なる。この配置のため、第１５の実施の形態では、Ｄ−Ａコンバータ３６は、ｍ個のデータ入力端Ｔ１〜Ｔｍと、ｍ個の電位出力端Ｔ’１〜Ｔ’ｍとを有する。Ｄ−Ａコンバータ３６は、データ入力端および電位出力端の数が１少なくなっている点の他は、第１４等の実施の形態と同様である。Ｄ−Ａコンバータ３６のデータ入力端Ｔ１〜Ｔｍは、レベルシフタ３５のデータ出力端Ｕ’１〜Ｕ’ｍと一対一に接続される。また、Ｄ−Ａコンバータ３６の電位出力端Ｔ’１〜Ｔ’ｍは、スイッチ部３４の入力端Ｉ１〜Ｉｍと一対一に接続される。
【０４６６】
スイッチ部３４の構成は、第６の実施の形態等の他の実施の形態と同様である。本実施の形態では、スイッチ部３４の出力端Ｏ１〜Ｏｍ＋１は、ボルテージフォロワの電位入力端Ｗ１〜Ｗｍ＋１と一対一に接続される。
【０４６７】
ボルテージフォロワ３７および液晶表示パネル２や、その接続態様は、第１１の実施の形態等と同様である。
【０４６８】
第１５の実施の形態における制御部（図３８において図示略）の制御信号の出力態様は、第８の実施の形態と同様である。従って、ＰＯＬ１，ＰＯＬ２のレベルの変化は、図３１に示す場合と同様である。すなわち、ＰＯＬ２は、フレームの開始時にハイレベルとなり、その後は、ＳＴＢの１周期毎（換言すれば、各行の選択期間毎）に切り替えられる。また、ＰＯＬ１は、ＳＴＢの１周期毎に切り替えられる。そして、ＰＯＬ２がハイレベルとなるときに、ＰＯＬ１もハイレベルとし、ＰＯＬ２がローレベルとなるときに、ＰＯＬ１もローレベルとするフレームＦ１（図３１参照）と、ＰＯＬ２がハイレベルとなるときに、ＰＯＬ１をローレベルとし、ＰＯＬ２がローレベルとなるときに、ＰＯＬ１をハイレベルとするフレームＦ２（図３１参照）とを、交互に繰り返す。なお、他の実施の形態と同様に、ＰＯＬ２は、駆動装置側で生成してもよい。
【０４６９】
以下、期間Ｅ，Ｆ（図３１参照）が交互に現れるフレームＦ１について説明する。まず、期間Ｅについて説明する。第２ラッチ部４３は、第１ラッチ部６６から１行分のデータを読み込み、各データをレベルシフタ３５に入力する。レベルシフタ３５は、入力されたデータに対してレベルシフトを行い、レベルシフト後の各データを、Ｄ−Ａコンバータ４６のデータ入力端Ｔ１〜Ｔｍに入力する。この動作は、期間Ｅだけでなく、他の期間Ｆ，Ｇ，Ｈでも同様である。Ｄ−Ａコンバータ４６は、入力されたデータをアナログ電圧に変換して出力する。期間Ｅでは、ＰＯＬ１がハイレベルであるので、Ｄ−Ａコンバータ４６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶＣＯＭより高い電位（Ｖ０〜Ｖ８等）を出力し、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶＣＯＭより低い電位（Ｖ９〜Ｖ１７等）を出力する。また、期間Ｅでは、ＰＯＬ２がハイレベルになるので、スイッチ部３４の任意の入力端Ｉｉは、出力端Ｏｉに接続される。従って、Ｄ−Ａコンバータ４６の電位出力端Ｔ’１〜Ｔ’ｍから出力された電位は、スイッチ部３４の出力端Ｏ１〜Ｏｍから出力され、さらに、ボルテージフォロワ３７の電位出力端Ｖ１〜Ｖｍから出力される。電位出力端Ｖｍ＋１からの出力はない。
【０４７０】
期間Ｆでは、ＰＯＬ１がローレベルであるので、Ｄ−Ａコンバータ４６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶＣＯＭより低い電位（Ｖ９〜Ｖ１７等）を出力し、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶＣＯＭより高い電位（Ｖ０〜Ｖ８等）を出力する。また、期間Ｆでは、ＰＯＬ２がローレベルになるので、スイッチ部３４の任意の入力端Ｉｉは、出力端Ｏｉ＋１に接続される。従って、Ｄ−Ａコンバータ４６の電位出力端Ｔ’１〜Ｔ’ｍから出力された電位は、スイッチ部３４の出力端Ｏ２〜Ｏｍ＋１から出力され、さらに、ボルテージフォロワ３７の電位出力端Ｖ２〜Ｖｍ＋１から出力される。電位出力端Ｖ１からの出力はない。
【０４７１】
以降、フレームＦ１内で、期間Ｅ，Ｆの動作を交互に繰り返す。
【０４７２】
次に、期間Ｇ，Ｈ（図３１参照）が交互に現れるフレームＦ２について説明する。期間Ｇでは、ＰＯＬ１がローレベルであるので、Ｄ−Ａコンバータ４６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶＣＯＭより低い電位（Ｖ９〜Ｖ１７等）を出力し、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶＣＯＭより高い電位（Ｖ０〜Ｖ８等）を出力する。また、期間Ｇでは、ＰＯＬ２がハイレベルになるので、スイッチ部３４の任意の入力端Ｉｉは、出力端Ｏｉに接続される。従って、Ｄ−Ａコンバータ４６の電位出力端Ｔ’１〜Ｔ’ｍから出力された電位は、スイッチ部３４の出力端Ｏ１〜Ｏｍから出力され、さらに、ボルテージフォロワ３７の電位出力端Ｖ１〜Ｖｍから出力される。電位出力端Ｖｍ＋１からの出力はない。
【０４７３】
期間Ｈでは、ＰＯＬ１がハイレベルであるので、Ｄ−Ａコンバータ４６は、左から奇数番目の電位出力端Ｔ’１，Ｔ’３，・・・からはＶＣＯＭより高い電位（Ｖ０〜Ｖ８等）を出力し、左から偶数番目の電位出力端Ｔ’２，Ｔ’４，・・・からはＶＣＯＭより低い電位（Ｖ９〜Ｖ１７等）を出力する。また、期間Ｈでは、ＰＯＬ２がローレベルになるので、スイッチ部３４の任意の入力端Ｉｉは、出力端Ｏｉ＋１に接続される。従って、Ｄ−Ａコンバータ４６の電位出力端Ｔ’１〜Ｔ’ｍから出力された電位は、スイッチ部３４の出力端Ｏ２〜Ｏｍ＋１から出力され、さらに、ボルテージフォロワ３７の電位出力端Ｖ２〜Ｖｍ＋１から出力される。電位出力端Ｖ１からの出力はない。
【０４７４】
以降、フレームＦ２内で、期間Ｇ，Ｈの動作を交互に繰り返す。
【０４７５】
以上のような動作によって、各フレームにおける各画素の極性の状態は、第６等の実施の形態と同様になる。
【０４７６】
本実施の形態においても、第６の実施の形態と同様の効果が得られる。
【０４７７】
また、第１１の実施の形態の変形例は、第１５の実施の形態にも適用可能である。連続する複数のゲートラインをグループとする場合には、制御部（あるいは電位設定部）は、奇数番目のグループの各行を１行ずつ選択する期間でＰＯＬ２をハイレベルとし、偶数番目のグループの各行を１行ずつ選択する期間でＰＯＬ２をローレベルとすればよい。そして、ＰＯＬ１のレベルの切り替え周期は、ＰＯＬ２のレベルの切り替え周期と一致させればよい。
【０４７８】
また、第６以降の各実施の形態において、Ｄ−Ａコンバータ３６は、垂直帰線期間中に各電位出力端Ｔ’ｉの出力電位を、一旦、最大電位（上記の例ではＶ０）と最小電位（上記の例ではＶ１７）の間の電位としてから、次のフレームにおける電位出力を開始することが好ましい。特に、垂直帰線期間中に、Ｄ−Ａコンバータ３６は、各各電位出力端Ｔ’ｉの出力電位をＶＣＯＭ（＝（Ｖ０＋Ｖ１７）／２）に設定することが好ましい。この設定を行うことで、Ｖ０〜Ｖ１７を供給する電源（図２７等で図示略）の負荷を少なくすることができる。
【０４７９】
また、Ｄ−Ａコンバータ３６の各電位出力端の出力電位を、一旦、最大電位と最小電位の間の電位とするためには、Ｄ−Ａコンバータ３６は、例えば、隣り合う２つずつの電位出力端の組で、電位出力端同士をショート（短絡）させればよい。
【０４８０】
また、本発明は、ノーマリホワイトとノーマリブラックのいずれにも適用することができる。
【産業上の利用可能性】
【０４８１】
本発明は、アクティブマトリクス方式の液晶表示装置に好適に適用され、例えば、ＴＦＴ液晶表示装置や、ＴＦＴ液晶表示装置を利用した電子ペーパー、ハンドヘルド液晶表示装置に適用可能である。ただし、これらは、例示であり、中型、大型の液晶表示装置に適用されてもよい。
【符号の説明】
【０４８２】
１  駆動装置
２，２ａ，２ｂ，２ｃ，２ｄ  液晶表示パネル
３，３ａ  制御部
４  電源部
１１  電位設定部
１２  スイッチ部
１５  信号反転部
２１  画素電極
２２  ＴＦＴ（アクティブ素子）
Ｄ１〜Ｄｎ  電位出力端
Ｉ１〜Ｉｎ  入力端
Ｏ１〜Ｏｎ＋１  出力端（スイッチ出力端）
Ｓ１〜Ｓｎ＋１  ソースライン
３１，８１  シフトレジスタ
３２，６３，６６  第１ラッチ部
３３，４３  第２ラッチ部
３４  スイッチ部
３５，４５  レベルシフタ
３６，４６  Ｄ−Ａコンバータ
３７  ボルテージフォロワ
【図１】
2011107679.tif 000003
【図２】
2011107679.tif 000004
【図３】
2011107679.tif 000005
【図４】
2011107679.tif 000006
【図５】
2011107679.tif 000007
【図６】
2011107679.tif 000008
【図７】
2011107679.tif 000009
【図８】
2011107679.tif 000010
【図９】
2011107679.tif 000011
【図１０】
2011107679.tif 000012
【図１１】
2011107679.tif 000013
【図１２】
2011107679.tif 000014
【図１３】
2011107679.tif 000015
【図１４】
2011107679.tif 000016
【図１５】
2011107679.tif 000017
【図１６】
2011107679.tif 000018
【図１７】
2011107679.tif 000019
【図１８】
2011107679.tif 000020
【図１９】
2011107679.tif 000021
【図２０】
2011107679.tif 000022
【図２１】
2011107679.tif 000023
【図２２】
2011107679.tif 000024
【図２３】
2011107679.tif 000025
【図２４】
2011107679.tif 000026
【図２５】
2011107679.tif 000027
【図２６】
2011107679.tif 000028
【図２７】
2011107679.tif 000029
【図２８】
2011107679.tif 000030
【図２９】
2011107679.tif 000031
【図３０】
2011107679.tif 000032
【図３１】
2011107679.tif 000033
【図３２】
2011107679.tif 000034
【図３３】
2011107679.tif 000035
【図３４】
2011107679.tif 000036
【図３５】
2011107679.tif 000037
【図３６】
2011107679.tif 000038
【図３７】
2011107679.tif 000039
【図３８】
2011107679.tif 000040
【図３９】
2011107679.tif 000041
【図４０】
2011107679.tif 000042
【図４１】
2011107679.tif 000043