(57)【要約】【課題】変調器を集積したレーザアレイ素子などの半導体光集積素子の光出射端面での反射を防止しつつ、チップ（半導体光集積素子）上の高周波電極への入力配線の間隔及び長さを均一にすることができ、集積された各変調素子への高周波信号を均一に保つことができる構成の半導体光集積素子を提供する。【解決手段】同一基板１１ａ上に形成された高周波信号を入力するため複数個の電極パッド１７Ａ〜１７Ｄを有し、且つ、光を出射するための光出力導波路１６が光出射端面１１ｂに対して斜めに形成され、光出射端面１１ｂに対して斜めに光を出射する構成の半導体光集積素子１１であって、前記複数個の電極パッド１７Ａ〜１７Ｄを、半導体光集積素子１１からの光の出射方向Ｃに対して直交する方向に並んで配置させた構成とする。【選択図】図１
2011211009.tif 000002
【特許請求の範囲】
【請求項１】
同一基板上に高周波信号を複数個の光半導体素子へそれぞれ入力するため複数個の電極を有し、且つ、光を出射するための光出力導波路が、半導体光集積素子の光出射端面に対して斜めに形成され、前記光出射端面に対して斜めに光を出射する構成の半導体光集積素子であって、
前記高周波信号を入力するための複数個の電極が、半導体光集積素子からの光の出射方向に対して直交する方向に一列または複数列並んで配置されていることを特徴とする半導体光集積素子。
【請求項２】
請求項１に記載の半導体光集積素子において、
前記光出力導波路の角度が、前記光出射端面に対して３度以上傾斜していることを特徴とする半導体光集積素子。
【請求項３】
請求項１又は２に記載の半導体光集積素子において、
同一の列に配置された前記電極の数をN、電極間隔をDMOD（μｍ）とし、半導体光集積素子からの光の出射方向の角度をθ2（deg）とすると、
DMOD×（Ｎ−１）×sin（θ2）＞  100μｍ
であることを特徴とする半導体光集積素子。
【請求項４】
請求項１〜３の何れか１項に記載の光半導体素子が、
変調器を集積した半導体レーザのアレイ素子、もしくは、直接変調可能な半導体レーザのアレイ素子、もしくは、変調器のアレイ素子であることを特徴とする半導体光集積素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光ファイバ通信用の光源などとして用いられる変調器を集積した半導体レーザのアレイ素子などの半導体光集積素子に関するものである。
【背景技術】
【０００２】
光ファイバ通信における波長多重通信方式では、複数の異なる波長の光信号を一本の光ファイバで伝送する。一般的に、光ファイバ通信の光源として単一モードで動作する半導体分布帰還型（DFB）レーザが用いられている。従って、波長多重通信のためには、異なる波長で動作するDFBレーザを複数個用い、それぞれを直接変調もしくは外部変調し、それらの光出力を、光結合器を用いて合波して伝送する。
【０００３】
また、システムの小型化、低消費電力化のために、集積デバイスの開発も行われている。図４に従来の半導体光集積素子を示す。図４に示す半導体光集積素子（以下、これをチップとも称する）１は、同一基板１ａ上に作られた４つのDFBレーザ２Ａ，２Ｂ，２Ｃ，２Ｄの光出力を、高周波信号を入力（印加）するための電極パッド３Ａ，３Ｂ，３Ｃ，３Ｄを備えた４つの電界吸収型（EA）の外部変調器４Ａ，４Ｂ，４Ｃ，４Ｄでそれぞれ変調し、光結合器５によって１本の光出力導波路６に合波する機能を有するEA‐DFBレーザ７Ａ，７Ｂ，７Ｃ，７Ｄのアレイ素子である。これにより、パッケージ５を１つにすることができるため、個別に温度調節機構やレンズなどを持たせる場合に比べ、低消費電力、コスト削減を図ることが可能である。
なお、図４において、９はチップ１の光出射端面（半導体端面：ヘキ開面）１ｂにコーティングされた無反射コート、矢印Ａはチップ１（光出力導波路６の光出力端６ａ）からの光の出射方向、１０はレンズなどの光学部品である。
【０００４】
単一モードで動作するDFBレーザなどの単一モードレーザは、一般的に反射光に弱いことが知られている。つまり、一度レーザ共振器外部に放出された光が反射されて再び共振器内部に入射することにより、反射波の強度や位相に応じて線幅の増大などを招き、通信の品質が劣化する。この反射波の影響はレーザ出射端面近傍の反射よりも、遠方の反射の方がより問題が大きい。そこで、非特許文献１のレーザアレイのように、レーザの後に半導体から空気中に出射するまでに光導波路が長く続くような素子の場合、半導体のヘキ開面（光出射端面）に無反射コートを施すだけでなく、光出力導波路をヘキ開面に対して斜めに配置することが行われており、無反射コートを施したヘキ開面でのわずかな反射光も光出力導波路に戻らないような構造としている。
【０００５】
図５には光出力導波路６が、チップ１の光出射端面１ｂに対して斜めに形成した場合の構造を示す。なお、図５のチップ１の他の構成については、図１のチップ１と同様である。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Hiroyuki Ishii et. al., "Widely Wavelength-Tunable DFB Laser Array Integrated With Funnel Combiner," IEEE Journal of Selected Topics in Quantum Electronics, vol. 13, no. 5, pp. 1089-1094, September/October 2007.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図５に示すように、光出力導波路６を光出射端面１ｂに対して斜めに配置した場合には、光の出射方向（矢印Ｂ方向）も光出射端面１ｂに対して斜めになる。従って、パッケージ８内での光学部品１０の配置を簡便にするためには、パッケージ８内で、チップ１を斜めに配置し、矩形のパッケージ１の横方向（水平方向：ｘ軸方向）に対して平行に光を出力する必要がある。
【０００８】
簡単化のために平面波としてスネルの法則によって角度を考えると、半導体部分と空気の屈折率によって、光出力導波路６を角度θ1（即ち光出力導波路６と、光出射端面１ｂと直交する方向との成す角度θ1）だけ斜めにした場合には、光出射方向Ｂは角度θ2（即ち光出射方向Ｂと、光出射端面１ｂと直交する方向との成す角度θ2）となり、チップ１もその分傾ける必要がある。もし、チップ１を傾けない場合には、パッケージ８内でチップ１からパッケージ８まで光を導く経路上で光を曲げる必要があり、部品点数が増えることや、光軸調整に手間がかかり実装コストの増大を招くなどの問題が生じる。ここで、無反射コーティングなどを施し、半導体と空気の間に別の層があったとしても、図６の式から明らかのように、最終的な出力導波路６の角度と光出力方向の関係は同じである。
【０００９】
図７は、半導体（光出力導波路６）の屈折率ｎ1と出力角θ2の関係について、入力角すなわち光出力導波路６の角度θ1を変えて計算した結果である。
チップ１を傾けた場合、各EA-DFB７Ａ〜７Ｄへ高周波信号を入力する各EA変調器４Ａ〜４Ｄ部の各電極パッド３Ａ〜３Ｄを結んだラインＬ１が、パッケージ８に対して斜めになってしまう。高周波信号はパッケージ８外から導入されるが、パッケージ８の枠からチップ１までは金ワイヤーなどで接続することになる。金ワイヤーはなるべく短い方が他の配線の影響などを受けにくい。そのため、フレキシブル配線基板などをチップ１上方に配置して、パッケージ８の枠からチップ１上まで配線した後、チップ１に接続する部分のみにワイヤーを用いる。しかしながら、チップ１の電極パッド３Ａ〜３Ｄの位置がばらばらだと、フレキシブル配線基板から各電極パッド３Ａ〜３Ｄまでの距離がばらばらになってしまい、フレキシブル配線基板とチップ１（各電極パッド３Ａ〜３Ｄ）間を結ぶワイヤーの長さがそれぞれ異なることになり、高周波信号の品質がそれぞれ異なることになる。
【００１０】
図５のような配置の場合、電極パッド３Ａ〜３ＤのラインＬ１が斜めになっているため、ワイヤー長さ（フレキシブル配線基板から各電極パッド３Ａ〜３Ｄまでの距離）を同一にしようとすると、フレキシブル配線基板を斜めに配置するなどの工夫が必要であるが、作製上の手間が増えるとともに、距離を均一にすることも困難となる。また、フレキシブル配線基板を斜めに配置した場合、フレキシブル配線基板の方も工夫した形状にしないと、パッケージ８内でフレキシブル配線基板が他の部品に干渉するなどの問題が生じる。また、フレキシブル配線基板の形状を複雑にすると、フレキシブル配線基板を設置する際の許容誤差の余裕が少なくなるため、実装が困難になる。従って、結局のところ、フレキシブル配線基板は単純な形状にすることが必要となる。
【００１１】
更に、図５のようにチップ１を斜めに配置した場合、チップ１の幅Wが広いと、チップ１の角とレンズなどの光学部品１０が干渉する。この干渉を防止するため、レンズなどは、焦点距離によって決まる最適位置があるが、最適な位置に設置するための余裕が小さくなる。最悪の場合、チップ１と光学部品１０と干渉を防止するため、チップ１（光出力導波路６の光出力端６ａ）と光学部品１０との距離ｄが離れ過ぎてしまい、光学部品１０を最適位置に設置できないという問題が生じる。例えば、図４の構成の場合、チップ１と光学部品１０の距離dに制限は無く、チップ１の直近まで光学部品１０近づけることが可能である。しかし、図５のように光出力導波路６を角度θ1だけ斜めにした場合、光出射方向Ｂはチップ１に対して角度θ2となるため、その分だけチップ１を傾けて配置する必要がある。従って、光出力導波路６の光出力端６ａと光学部品１０との距離dの最小値は、おおよそ
d＝W／２×sinθ2              ・・・（１）
となり、これ以上光学部品１０をチップ１に近づけることができない。
【００１２】
チップ幅Wは、並列に配置したEA−DFB７Ａ〜７Ｄの間隔DMOD及び個数（図５の例では４個）によって決まる。変調信号（高周波信号）の素子（EA−DFB７Ａ〜７Ｄ）間での相互干渉を抑えるため、素子間隔DMODを広くとることが求められる。また、今後、チャネル数の増加に伴い並列配置の素子数が増加する。従って、チップ幅Wは拡大する傾向にあるため、チップを斜めに配置した場合の影響がより大きくなってしまう。
【００１３】
従って、本発明は上記のような問題点に鑑みてなされたものであり、変調器を集積したレーザアレイ素子などの半導体光集積素子の光出射端面での反射を防止しつつ、チップ（半導体光集積素子）上の高周波電極への入力配線の間隔及び長さを均一にすることができ、集積された各変調素子への高周波信号を均一に保つことができる構成の半導体光集積素子を提供することを課題としている。
【課題を解決するための手段】
【００１４】
上記課題を解決する第１発明の半導体光集積素子は、同一基板上に高周波信号を複数個の光半導体素子へそれぞれ入力するため複数個の電極を有し、且つ、光を出射するための光出力導波路が、半導体光集積素子の光出射端面に対して斜めに形成され、前記光出射端面に対して斜めに光を出射する構成の半導体光集積素子であって、
前記高周波信号を入力するための複数個の電極が、半導体光集積素子からの光の出射方向に対して直交する方向に一列または複数列並んで配置されていることを特徴とする。
【００１５】
また、第２発明の半導体光集積素子は、第１発明の半導体光集積素子において、
前記光出力導波路の角度が、前記光出射端面に対して３度以上傾斜していることを特徴とする。
【００１６】
また、第３発明の半導体光集積素子は、第１又は第２発明の半導体光集積素子において、同一の列に配置された前記電極の数をN、電極間隔をDMOD（μｍ）とし、半導体光集積素子からの光の出射方向の角度をθ2（deg）とすると、
DMOD×（Ｎ−１）×sin（θ2）＞  100μｍ
であることを特徴とする。
【００１７】
また、第４発明の半導体光集積素子は、第１〜第３発明の何れか１つの光半導体素子が、変調器を集積した半導体レーザのアレイ素子、もしくは、直接変調可能な半導体レーザのアレイ素子、もしくは、変調器のアレイ素子であることを特徴とする。
【発明の効果】
【００１８】
本発明の半導体光集積素子によれば、変調器を集積したレーザアレイ素子などの半導体光集積素子の光出射端面での反射を防止しつつ、チップ（半導体光集積素子）上の高周波電極への入力配線の間隔及び長さを均一にすることができ、集積された各変調素子への高周波信号を均一に保つことが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施の形態例に係る半導体光集積素子の構造を説明する図である。
【図２】本発明の第１の実施の形態例に係る半導体光集積素子の構造を説明する図であってフレキシブル配線基板を配置した状態を示す図である。
【図３】本発明の第２の実施の形態例に係る半導体光集積素子の構造を説明する図であってフレキシブル配線基板を配置した状態を示す図である。
【図４】従来の半導体光集積素子の構造を説明する図である。
【図５】従来の半導体光集積素子の構造を説明する図である。
【図６】光の屈折を説明する図である。
【図７】光出力導波路と光出射角度の関係を説明する図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態例を図面に基づいて詳細に説明する。
【００２１】
＜第１の実施の形態例＞
図１に示すように、本発明の第１の実施の形態例に係る半導体光集積素子（以下、これをチップとも称する）１１は、同一のInP基板１１ａ上に波長1.3μm付近に利得を持つGaInAsP多重量子井戸構造を活性層に持ち、回折格子を形成することで単一モード動作が可能な半導体分布帰還型（DFB）レーザ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄと、波長1.3μmより短波長側に吸収ピークを持つAlGaInAs多重量子井戸構造を吸収層とする電界吸収型（EA）変調器１３Ａ，１３Ｂ，１３Ｃ，１３Ｄとをそれぞれ直列に集積した４つのEA-DFBレーザ１４Ａ，１４Ｂ，１４Ｃ，１４Ｄを、等間隔DMODで並列に配置して集積し、それらの光出力を１本の光導波路にまとめるための1.1μm波長のバンドギャップを有するGaInAsPをコアとする光結合器（合波器）１５及び光出力導波路１６を集積したものである。
EA変調器１３Ａ〜１３Ｄは、高周波信号を入力（印加）するための電極パッド１７Ａ，１７Ｂ，１７Ｃ，１７Ｄをそれぞれ備えている。
光出力導波路１６は、チップ１１の光出射端面（半導体端面：ヘキ開面）１１ｂに対して斜めに形成形成されている。
なお、図１において、２２はチップ１１の光出射端面１１ｂにコーティングされた無反射コート、矢印Ｃはチップ１１（光出力導波路１６の光出力端１６ａ）からの光の出射方向、２１はレンズなどの光学部品、１７はパッケージである。
【００２２】
そして、本実施の形態例１では、チップ１１をパッケージ１７内で斜めに配置した場合においても、変調信号（高周波信号）を入力する電極パッド１７Ａ〜１７Ｄは、各電極パッド３Ａ〜３Ｄを結んだラインＬ２が、矩形のパッケージ１８の横方向（水平方向：ｘ軸方向）に対して垂直になるように並んでいる。なお、ここでパッケージ１８の横方向（水平方向：ｘ軸方向）は、チップ１１の光出射方向Ｃと同じであり、パッケージ１８の縦方向（垂直方向：ｙ軸方向）は、光出射方向Ｃと直交する方向であるとしている。従って、電極パッド１７Ａ〜１７Ｄは、光出射方向Ｃに対して直交する方向に一列に配置されている。光出射方向Ｃは光出射端面１１ｂに対して斜めになっている。
【００２３】
EA-DFBレーザ１４Ａ〜１４Ｄ（ＤＦＢレーザ１２Ａ〜１２Ｄ及びEA変調器１３Ａ〜１３Ｄ）の間隔DMODは、高周波信号の相互干渉を避けるために余裕を持たせ500μｍとした。チップ１１の幅Wは２mmである。光出力導波路１６の傾き角度θ1（即ち光出力導波路１６と、光出射端面１１ｂと直交する方向との成す角度θ1）は７度とした。光出射方向Ｃの傾き角度（即ち光出射方向Ｃと、光出射端面１１ｂと直交する方向との成す角度）はθ2である。従って、その分、チップ１１も傾けている。
【００２４】
図７から、光出力導波路（半導体導波路）１６の屈折率ｎ1を3.29とすると、出力角度は23.6度となるため、チップ１１の配置もパッケージ１８に対して23.6度傾けて配置している。
【００２５】
図５の従来の半導体光集積素子１のようにEA変調器４Ａ〜４Ｄがチップ１のＸ軸上（横方向）の同じ位置に並んでいると、電極パッド３Ａ〜３ＤのラインＬ１も23.6度傾いた状態となる。従って、図５の半導体光集積素子１の場合、一番上のEA-DFB７ＡのEA変調器４Ａの電極パッド３Ａと一番下のEA-DFB７ＤのEA変調器４Ｄの電極パッド３Ｄの位置は、パッケージ８の横方向（ｘ軸方向）で見ると、600μm以上もずれていることになる。
【００２６】
これに対して、図１の本発明の半導体光集積素子１１では、EA変調器１３Ａ〜１３Ｄの間隔DMODを500μmに保ったまま、EA変調器１３Ａ〜１３Ｄの電極パッド１７Ａ〜１７ＤのラインＬ２をパッケージ１８の横方向（ｘ軸方向）に対して垂直に保つため（即ち垂直ラインＬ２が光出射方向Ｃに対して直交する方向であるため）、チップ１１上でEA-DFBレーザ１４Ａ〜１４Ｄを、チップ１１のＸ軸方向（横方向）にΔXだけスライドさせて（ずらして）配置させた。ΔXは、以下の計算式で算出できる。
ΔX＝DMOD×sin（θ2）＝DMOD×n1×sinθ1        ・・・（２）
即ち、半導体（光出力導波路１６）の屈折率ｎ1と光出力導波路１６の角度θ1に応じて、素子（EA-DFBレーザ１４Ａ〜１４Ｄ）のスライド量（ずれ量）ΔＸを決定すればよい。
【００２７】
これにより、図２のフレキシブル配線基板１９上で、それぞれの配線が等価になるようにしておけば、図２のように、フレキシブル配線基板１９の各配線端子１９Ａ，１９Ｂ，１９Ｃ，１９Ｄからチップ１１上の各電極パッド１７Ａ，１７Ｂ，１７Ｃ，１７Ｄまでの距離を同一にすることができ、これらの配線端子１９Ａ〜１９Ｄと電極パッド１７Ａ〜１７Ｄとをそれぞれ接続するワイヤー２０Ａ，２０Ｂ，２０Ｃ，２０Ｄの長さを同一にすることができるため、全ての素子（EA-DFBレーザ１４Ａ〜１４Ｄ）を同じように駆動することが可能となる。また、そのためにフレキシブル配線基板１９も単純な形状でよく、パッケージ１８の横方向（ｘ軸方向）に対して垂直に設置することができるため、フレキシブル配線基板１９の実装が容易になる。また、チップ１１の前方に設置されたレンズなどの光学部品２１などとフレキシブル配線基板１９との干渉も容易に回避可能となる。
【００２８】
通常の電極パッドのサイズが最低でも数十μm角であるので、100μm程度の位置ずれであれば、ワイヤーを接続する位置の調整で対処可能である。しかしながら、それ以上に電極パッドの位置がずれていると、ワイヤーの長さを大きく変えるか、フレキシブル配線板を傾けて設置する必要が生じる。従って、チップを傾けてパッケージ内に設置したときに、電極パッド位置の垂直ラインからのズレが100μm以上あるような素子の場合、パッド位置を垂直ラインに並ぶようにスライドさせて設置すればよい。
即ち、並列配置する変調器の数をNとし、本発明の効果が現れる最小の電極パッドのズレ量をΔＤとすると、
DMOD×（Ｎ−１）×sin（θ2）＞  ΔＤ          ・・・（３）
となる。
【００２９】
前述のように、電極パッドサイズを考えた場合では、ΔＤ＝100μｍの時に、本発明の効果が得られる。例えば、本実施の形態例１のように、４つのEA変調器１３Ａ〜１３Ｄが並列に並んでおり、外部への光出射角度θ2が23.6度の場合、EA変調器１３Ａ〜１３Ｄの間隔DMODが83.3μｍ以上となるような設計が必要な場合、本発明を適用すれば、上述の効果が得られる。また、これに更にパッケージ内への各部品の搭載精度が数十μｍであり、これを考慮した場合であっても、ΔＤ＝100μｍ〜200μｍの時に効果が得られると考えられる。実際に搭載した結果では、繰り返し搭載位置制度は10μｍであった。
【００３０】
また、逆に変調器の間隔が200μｍとすると、Ｎが４の場合は、θ2が9.6度程度以上の場合、上述の（３）式を満たす。変調器の間隔が100μｍではθ2が19.5度程度以上となる。従って、半導体（光出力導波路）の屈折率ｎ1はおおよそ図７の横軸の範囲内に入るので、図７から明らかなように、変調器間隔が200μｍのときには、光出力導波路の角度θ1が３度以上のとき、変調器間隔を100μｍとしても光出力導波路の角度θ1が６度以上のときに、本発明を適用すれば効果が得られる。変調器間隔が更に広い場合や、Ｎの数が増えた場合は、更に光出力導波路の角度θ1が浅い場合でも本発明を適用すれば効果が得られることは明らかである。
【００３１】
以上説明したように、本実施の形態例１のチップ１１を用いることにより、パッケージ１８内でチップ１１を斜めに配置することが可能となり、チップ１１の光出射端面１１ｂでの反射を防止しつつ、高周波入力部の電極パッド１７Ａ〜１７Ｄへの電気配線を簡便、等価にすることが可能となる。
【００３２】
なお、半導体光集積素子における各素子の配置は、例えば、一般的にパターン形成に用いられる投影露光法などにより容易に決定することができる。すなわち、上記で説明した配置になるように設計し、投影露光法で用いるマスクを作成し、これを用いて半導体を加工するためのマスクとなるレジストに転写し、エッチングや金属蒸着およびリフトオフなどを行えばよい。
【００３３】
また、本発明の半導体光集積素子を作成するための材料は、InP基板上のGaInAsPやAlGaAsPに限定することはなく、GaAs基板や、GaInAs、AlGaAs、GaInNAsなど、その他の光半導体デバイスを作成することのできる材料を用いることができる。また、本発明の特徴は、集積デバイスの個々の要素の配置にあるため、作成方法も特定の方法に限定するものではなく、マスクを用いる露光法の他に、電子ビームを用いたEB露光などを用いてもよい。
【００３４】
また、本発明は、EA変調器を集積した半導体レーザのアレイ素子だけでなく、別の種類の変調器を集積した半導体レーザのアレイ素子や、直接変調することのできる半導体レーザのアレイ素子、変調器のみのアレイ素子などの半導体光集積素子にも適用できる。即ち、高速な変調信号を入力するための複数個の電極がパッケージの横方向に対して垂直に並ぶこと（半導体光集積素子からの光の出射方向に対して直交する方向に並んで配置されていること）が重要であるため、電極によって変調信号（高周波信号）が与えられる光半導体素子（半導体光集積素子に集積されている光半導体素子）が、変調器や半導体レーザなど、何であってもよい。
【００３５】
＜第２の実施の形態例＞
図３に示すように、本発明の第２の実施の形態例に係る半導体光集積素子３１は、上記実施の形態例１の半導体光集積素子１１に比べて、高周波信号の入力電極パッドが更に多い半導体光集積素子である。
【００３６】
本実施の形態例２の半導体光集積素子（以下、これをチップとも称する）３１は、同一基板３１ａ上に、電極パッド３３Ａ，３３Ｂ，３３Ｃ，３３Ｄをそれぞれ備え、等間隔に配置された変調器３２Ａ，３２Ｂ，３２Ｃ，３２Ｄと、電極パッド３５Ａ，３５Ｂ，３５Ｃ，３５Ｄをそれぞれ備え、等間隔に配置された変調器３４Ａ，３４Ｂ，３４Ｃ，３４Ｄと、変調器３２Ａ〜３２Ｄの光出力を１本の光導波路にまとめるための光結合器３６及び光出力導波路３７を集積したものである。
光出力導波路３７は、チップ３１の光出射端面（半導体端面：ヘキ開面）３１ｂに対して斜めに形成形成されている。光出力導波路３７の傾き角度（即ち光出力導波路３７と、光出射端面３１ｂと直交する方向との成す角度）はθ1である。チップ３１（光出力導波路３７の光出力端３７ａ）からの光の出射方向（矢印Ｄ方向）は、光出射端面３１ｂに対して斜めになっており、その傾き角度（即ち光出射方向Ｄと、光出射端面３１ｂと直交する方向との成す角度）はθ2である。従って、その分、チップ３１も傾けている。
なお、図３において、３８はチップ３１の光出射端面３１ｂにコーティングされた無反射コート、３９はレンズなどの光学部品、４０はパッケージ、４１はフレキシブル配線基板である。
【００３７】
そして、本実施の形態例２では、電極パッド３３Ａ〜３３Ｄ，３５Ａ〜３５Ｄが、電極パッド３３Ａ〜３３Ｄを結んだラインＬ３と、電極パッド３５Ａ〜３５Ｄを結んだラインＬ４の２つのラインに分けられ、それぞれのラインＬ３，Ｌ４が、矩形のパッケージ４０の横方向（水平方向：ｘ軸方向）に対して垂直になるように並んでいる。なお、ここでパッケージ４０の横方向（水平方向：ｘ軸方向）は、チップ３１の光出射方向Ｄと同じであり、パッケージ４０の縦方向（垂直方向：ｙ軸方向）は、光出射方向Ｄと直交する方向であるとしている。従って、電極パッド３３Ａ〜３３Ｄと電極パッド３５Ａ〜３５Ｄは、光出射方向Ｄに対して直交する方向に２列に配置されている。
【００３８】
これにより、フレキシブル配線基板４１上で、それぞれの配線が等価になるようにしておけば、図３のように、フレキシブル配線基板４１の各配線端子４１Ａ，４１Ｂ，４１Ｃ，４１Ｄからチップ３１上の各電極パッド３３Ａ，３３Ｂ，３３Ｃ，３３Ｄまでの距離を同一にし、フレキシブル配線基板４１の各配線端子４１Ｅ，４１Ｆ，４１Ｇ，４１Ｈからチップ３１上の各電極パッド３５Ａ，３５Ｂ，３５Ｃ，３５Ｄまでの距離も同一にすることができ、これらの配線端子４１Ａ〜４１Ｄと電極パッド３３Ａ〜３３Ｄとをそれぞれ接続するワイヤー４２Ａ，４２Ｂ，４２Ｃ，４２Ｄの長さを同一にし、配線端子４１Ｅ〜４１Ｈと電極パッド３５Ａ〜３５Ｄとをそれぞれ接続するワイヤー４３Ａ，４３Ｂ，４３Ｃ，４３Ｄの長さも同一にすることができるため、全ての素子（変調器３２Ａ〜３２Ｄ，３４Ａ〜３４Ｄ）を同じように駆動することが可能となる。また、そのためにフレキシブル配線基板４１も単純な形状でよく、パッケージ４０の横方向（ｘ軸方向）に対して垂直に設置することができるため、フレキシブル配線基板４０の実装が容易になる。また、チップ３１の前方に設置されたレンズなどの光学部品３９などとフレキシブル配線基板４１との干渉も容易に回避可能となる。
【００３９】
以上説明したように、本実施の形態例２のチップ３１を用いることにより、パッケージ４０内でチップ３１を斜めに配置することが可能となり、チップ３１の光出射端面３１ｂでの反射を防止しつつ、高周波入力部の電極パッド３３Ａ〜３３Ｄ，３５Ａ〜３５Ｄへの電気配線を簡便、等価にすることが可能となる。
【００４０】
なお、本実施の形態例２では、それぞれの電極パッド３３Ａ〜３３Ｄ，３５Ａ〜３５ＤのラインＬ３，Ｌ４の間にフレキシブル配線基板４１を設置し、フレキシブル配線基板４１を共用するようにしているが、それぞれのラインＬ３，Ｌ４に対して別のフレキシブル配線基板を用意しても良い。また、電極パッドのラインは２列のみではなく、フレキシブル配線基板が容易に設置できる範囲で、３列以上の複数列にしても良い。
【産業上の利用可能性】
【００４１】
本発明は光ファイバ通信用光源などとして用いられる変調器を集積した半導体レーザのアレイ素子などの半導体光集積素子に関するものであり、特に、同一基板上（１つのチップ上）に形成された高周波信号を複数個の光半導体素子へそれぞれ入力（印加）するため複数個の電極を有し、且つ、光を出射するための光出力導波路が、半導体光集積素子の光出射端面（へき開面）に対して斜めに形成され、前記光出射端面に対して斜めに光を出射する構成の半導体光集積素子に適用して有用なものである。
【符号の説明】
【００４２】
１１  半導体光集積素子（チップ）
１１ａ  InP基板
１１ｂ  光出射端面
１２Ａ〜１２Ｄ  ＤＦＢレーザ
１３Ａ〜１３Ｄ  EA変調器
１４Ａ〜１４Ｄ  EA-DFBレーザ
１５  光結合器
１６  光出力導波路
１６ａ  光出力端
１７Ａ〜１７Ｄ  電極パッド
１８  パッケージ
１９  フレキシブル配線基板
１９Ａ〜１９Ｄ  配線端子
２０Ａ〜２０Ｄ  ワイヤー
２１  光学部品
２２  無反射コート
３１  半導体光集積素子（チップ）
３１ａ  基板
３１ｂ  光出射端面
３２Ａ〜３２Ｄ  変調器
３３Ａ〜３３Ｄ  電極パッド
３４Ａ〜３４Ｄ  変調器
３５Ａ〜３５Ｄ  電極パッド
３６  光結合器
３７  光出力導波路
３７ａ  光出力端
３８  無反射コート
３９  光学部品
４０  パッケージ
４１  フレキシブル配線基板
４１Ａ〜４１Ｈ  配線端子
４２Ａ〜４２Ｄ，４３Ａ〜４３Ｄ  ワイヤー
【図１】
2011211009.tif 000003
【図２】
2011211009.tif 000004
【図３】
2011211009.tif 000005
【図４】
2011211009.tif 000006
【図５】
2011211009.tif 000007
【図６】
2011211009.tif 000008
【図７】
2011211009.tif 000009