(57)【要約】【課題】高周波電力増幅回路の信頼性を向上させ、より大きな出力電力が取り出し、消費電力を減少させ、効率を向上させ、放熱コストを低減し、製品開発の時間短縮を可能とする。【解決手段】トランジスタの中核的な部分である真性領域における負荷線（真性領域負荷線１２３）は、最適負荷線１１８と一致している。図６では見やすいようにわずかにずらしてある。つまり、真性領域負荷線１２３は、最適負荷線１１８と電流電圧の各軸を辺とする三角形の領域内にある。この領域では、トランジスタに対するバイアスストレスが少なく、トランジスタの信頼性向上等が可能となる。【選択図】図６
2011004040.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタと該トランジスタの出力側に接続される出力負荷回路を備える高周波電力増幅回路において、
前記トランジスタの出力の交流負荷線が存在しえる領域の中の前記トランジスタが高い信頼性を有することとなる領域として予め定めた高信頼性領域に前記トランジスタの真性領域における交流負荷線が含まれるように前記出力負荷回路の特性が定められている
ことを特徴とする高周波電力増幅回路。
【請求項２】
前記トランジスタは、電界効果トランジスタであり、
前記出力負荷回路は、前記トランジスタのドレインに接続され、
前記トランジスタのゲートドレイン間容量をＣｇｄ、
前記トランジスタのドレインソース間容量をＣｄｓ、
前記トランジスタの出力の交流負荷線の勾配をＧｄ、
前記トランジスタの真性領域における交流負荷線の勾配をＧＬ、
前記トランジスタのドレイン抵抗をＲｄとしたときに、
前記出力負荷回路のインピーダンスの実数分Ｒｅ（Ｚ）および虚数分Ｉｍ（Ｚ）は、
【数４】
2011004040.tif 000006
であることを特徴とする請求項１記載の高周波電力増幅回路。
【請求項３】
トランジスタと該トランジスタの出力側に接続される出力負荷回路を備える高周波電力増幅回路の設計方法において、
前記トランジスタの出力の交流負荷線が存在しえる領域の中の前記トランジスタが高い信頼性を有することとなる領域として予め定めた高信頼性領域に前記トランジスタの真性領域における交流負荷線が含まれるように前記出力負荷回路の特性を定める
ことを特徴とする高周波電力増幅回路の設計方法。
【請求項４】
前記トランジスタは、電界効果トランジスタであり、
前記出力負荷回路は、前記トランジスタのドレインに接続され、
前記トランジスタのゲートドレイン間容量をＣｇｄ、
前記トランジスタのドレインソース間容量をＣｄｓ、
前記トランジスタの出力の交流負荷線の勾配をＧｄ、
前記トランジスタの真性領域における交流負荷線の勾配をＧＬ、
前記トランジスタのドレイン抵抗をＲｄとしたときに、
前記出力負荷回路のインピーダンスの実数分Ｒｅ（Ｚ）および虚数分Ｉｍ（Ｚ）は、
【数５】
2011004040.tif 000007
であることを特徴とする請求項３記載の高周波電力増幅回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅回路およびその設計方法に関するものである。
【背景技術】
【０００２】
高周波増幅回路においてトランジスタの磨耗劣化を抑えて、長期間に渡る信頼性を確保することは応用上大きな課題であり、古くから磨耗劣化について研究と改良が行われてきた。この問題はトランジスタが大信号動作する高周電力増幅回路において特に顕著である。なぜなら高周電力増幅回路においてはトランジスタへの印加電流電圧が大きく、大きなバイアスストレスが印加されるからである。
【０００３】
バイアスストレスはトランジスタを構成する半導体へ電流を流すことによって半導体特性の劣化を促進する。
【０００４】
特に顕著な劣化はトランジスタのキャリア濃度の減少による寄生抵抗の増大、増幅率の減少などに見られる。その結果、トランジスタの高周波特性も劣化し最終的には高周電力増幅回路が故障したと判断される。
【０００５】
前記の劣化速度はバイアスストレスの大きさによって左右される。印加電圧が低くトランジスタに流れる電流も少ない条件では劣化速度が遅く、印加電圧が高い場合でもトランジスタに流れる電流が少ない条件では劣化速度は比較的遅くなる。そのように電圧と電流の相乗効果によって劣化の速さが決まることを考慮して、劣化速度とバイアスストレスの一般的な関係を図３に示す。図３に示した高信頼性領域１１６（三角形の内側の領域）でトランジスタを動作させる場合に劣化が抑制され、高周電力増幅回路の故障の起こりにくいことがうかがえる。
【０００６】
次に高周波電力増幅回路の設計について述べる。高周波電力増幅回路に用いられるトランジスタの出力負荷条件には一般的に共役整合が用いられることが多い。トランジスタ出力端子からトランジスタ内部を見た時のインピーダンスがＺ＋ｊＸの場合、共役整合とは負荷としてＺ−ｊＸを用いることを意味する。この条件はトランジスタ出力端子においてリアクタンスＸに関する項が打ち消し合うため伝達される電力が最大となるが、それ以外の特性については特に考慮しない。その他の整合条件はおもにロードプル測定によって所望の特性を満たすよう実験的に決められる（非特許文献１）。
【０００７】
例えば利得や出力電力を最大にする出力負荷条件をあらかじめ調べ、それらの条件を満たすように出力負荷回路を設計する。同様に電力付加効率や線形性が最大となる出力負荷条件を経験的に調べて、その条件を満たすように出力負荷回路を設計することも多い。これらの出力負荷条件は純粋に経験的なものであるため測定したトランジスタの特定のバイアス条件に対してだけ適用可能であり、かつ高周波電力増幅回路の信頼性に関する情報を持っていない。以上述べた従来の出力負荷条件においてトランジスタ増幅回路の信頼性という観点からの最適化は行われておらず、トランジスタの劣化速度を最小にする出力負荷条件を与える設計指針も無かった。
【０００８】
そのような場合にも最終的には高周電力増幅回路の信頼性を確保する必要がある。そこで設計初期段階における信頼性への配慮としては経験的データをもとにデバイスの大きさに余裕を持たせるか、あるいは大信号シミュレーションを用いてトランジスタ出力端子における負荷線が、図３の高信頼性領域１１６にほぼ収まるのをひとまず確認していた。その上で最終的にバイアスストレスによる劣化加速試験を行い、製品が仕様を満たしていることを確実にする必要があった。仮にこの試験で不十分な結果が出た場合、デバイスをより大きくして設計の最初からやり直す必要がある。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】”ＭＭＩＣ技術の基礎と応用”，  伊藤康之，  高木直，リアライズ社，  １９９６年，  ｐｐ．  ５２，  ＩＳＢＮ４−９４７６５５−８７−９
【非特許文献２】”Ｒｅｌｉａｂｉｌｉｔｙ  ｏｆ  Ｋｕ−Ｂａｎｄ  ＧａＡｓ  Ｐｏｗｅｒ  ＦＥＴｓ  ｕｎｄｅｒ  Ｈｉｇｈｌｙ  Ｓｔｒｅｓｓｅｄ  ＲＦ  Ｏｐｅｒａｔｉｏｎ，”  Ｒｅｌｉａｂｉｌｉｔｙ  Ｐｈｙｓｉｃｓ  Ｓｙｍｐｏｓｉｕｍ，  １９８３．  ２１ｓｔ  Ａｎｎｕａｌ，  Ａｐｒｉｌ  １９８３  Ｐａｇｅｓ：２９７−３０１，  Ｗｈｉｔｅ，  Ｐ．Ｍ．；  Ｒｏｇｅｒｓ，  Ｃ．Ｇ．；  Ｈｅｗｉｔｔ，  Ｂ．Ｓ．
【非特許文献３】“Ｒｅｌｉａｂｉｌｉｔｙ  ｏｆ  ｐｏｗｅｒ  ＧａＡｓ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒｓ，”  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ，    Ｖｏｌｕｍｅ  ２９，    Ｉｓｓｕｅ  ３，    Ｍａｒ  １９８２  Ｐａｇｅ（ｓ）：３９５−４０１，    Ｆｕｋｕｉ，  Ｈ．；  Ｗｅｍｐｌｅ，  Ｓ．Ｈ．；  Ｉｒｖｉｎ，  Ｊ．Ｃ．；  Ｎｉｅｈａｕｓ，  Ｗ．Ｃ．；  Ｈｗａｎｇ，  Ｊ．Ｃ．Ｍ．；  Ｃｏｘ，  Ｈ．Ｍ．；  Ｓｃｈｌｏｓｓｅｒ，  Ｗ．Ｏ．；  ＤｉＬｏｒｅｎｚｏ，  Ｊ．Ｖ．
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、従来、高周波電力増幅回路においてバイアスストレスに対する信頼性という観点から最適化された整合回路設計手法はなく、おもに経験的なデータをもとにデバイスを大きくすることで対応してきた。そのためより大きなデバイスを必要とし、消費電力が増大し、効率が低下し、放熱にコストがかかる問題があった。また最終的な信頼性試験において不十分な結果が出た場合には、デバイスを更に大きくして最初からやり直す必要があった。
【００１１】
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、高周波電力増幅回路の信頼性を向上させ、より大きな出力電力が取り出し、消費電力を減少させ、効率を向上させ、放熱コストを低減し、製品開発の時間短縮を可能とすることにある。
【課題を解決するための手段】
【００１２】
本発明の高周波電力増幅回路は、トランジスタと該トランジスタの出力側に接続される出力負荷回路を備える高周波電力増幅回路において、前記トランジスタの出力の交流負荷線が存在しえる領域の中の前記トランジスタが高い信頼性を有することとなる領域として予め定めた高信頼性領域に前記トランジスタの真性領域における交流負荷線が含まれるように前記出力負荷回路の特性が定められていることを特徴とする。
【００１３】
本発明の高周波電力増幅回路の設計方法は、トランジスタと該トランジスタの出力側に接続される出力負荷回路を備える高周波電力増幅回路の設計方法において、前記トランジスタの出力の交流負荷線が存在しえる領域の中の前記トランジスタが高い信頼性を有することとなる領域として予め定めた高信頼性領域に前記トランジスタの真性領域における交流負荷線が含まれるように前記出力負荷回路の特性を定めることを特徴とする。
【００１４】
例えば、各発明において、前記トランジスタは、電界効果トランジスタであり、前記出力負荷回路は、前記トランジスタのドレインに接続され、前記トランジスタのゲートドレイン間容量をＣｇｄ、前記トランジスタのドレインソース間容量をＣｄｓ、前記トランジスタの出力の交流負荷線の勾配をＧｄ、前記トランジスタの真性領域における交流負荷線の勾配をＧＬ、前記トランジスタのドレイン抵抗をＲｄとしたときに、前記出力負荷回路のインピーダンスの実数分Ｒｅ（Ｚ）および虚数分Ｉｍ（Ｚ）は、
【数１】
2011004040.tif 000003
【００１５】
であることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、高周波電力増幅回路の信頼性が向上し、より大きな出力電力が取り出せ、消費電力が減少し、効率が向上し、放熱コストの低減が行え、製品開発の時間短縮が可能である。
【図面の簡単な説明】
【００１７】
【図１】電界効果トランジスタの詳細な等価回路を示す図である。
【図２】電界効果トランジスタの断面構造と等価回路の関係を示す図である。
【図３】電界効果トランジスタの信頼性と電流電圧特性の関係を示す図である。
【図４】簡略化した電界効果トランジスタの等価回路を示す図である。
【図５】従来の共役整合による負荷線の例を示す図である。
【図６】本発明の実施の形態による負荷線の例を示す図である。
【図７】SPICEモデルを用いた負荷条件の評価回路を示す図である。
【図８】SPICEモデルを用いた負荷線の例を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態を図面を参照して説明する。具体的には、トランジスタと該トランジスタの出力側に接続される出力負荷回路を備える高周波電力増幅回路とその設計方法について説明する。
【００１９】
図１に、本発明の実施例で用いるトランジスタの一種である電界効果トランジスタの詳細な等価回路と外部負荷、各部の電流電圧の定義を示す。等価回路にはゲート抵抗６（Ｒｇ）、ソース抵抗８（Ｒｓ）、ドレイン抵抗７（Ｒｄ）、ドレインコンダクタンス１３（Ｇｄ）、ドレイン電流源１２（ｇｍ）、ゲートソース間容量９（Ｃｇｓ）、ゲートドレイン間容量１０（Ｃｇｄ）、ドレインソース間容量１１（Ｃｄｓ）、入力負荷１（ＺＳ）、出力負荷２（ＺＬ）が含まれる。ここで一般的にはドレイン電流源１２はゲートソース間容量９への印加電圧で表される非線形電流源である。さらにゲートソース間容量９、ゲートドレイン間容量１０、ドレインソース間容量１１もそれらへの印加電圧によってその容量値が変化する非線形容量である。
【００２０】
図２に電界効果トランジスタの断面構造と前述の等価回路との関係を示す。図１の等価回路における各抵抗、各容量等は図２に示した物理的な構造と結びつけられていることがわかる。ここで電界効果トランジスタの特性劣化メカニズムを説明する。トランジスタの動作中にはゲート電極１１０とドレイン電極１１２の間に大きなバイアス電圧が印加されており、ゲート電極１１０の近傍にドレイン空乏層１１５が形成される。このドレイン空乏層１１５の中を流れる電子は空乏層内の高電界による電界加速を受けてホットエレクトロンとなり周辺の半導体に損傷を与える。その損傷が累積した結果、ドレイン空乏層１１５近辺の電子濃度が減少し、電子移動度も低下することからトランジスタ特性の劣化が起こるとされている。つまり等価回路を構成する要素の中でドレイン空乏層１１５を表現する部分であるドレイン電流源１２とドレインコンダクタンス１３の部分に集中的な特性劣化が起こることが理解できる。これらドレイン電流源１２とドレインコンダクタンス１３を合わせてトランジスタ動作を担う中核的な部分という意味で真性領域１８と呼ばれている。トランジスタのバイアスストレスによる急速な劣化を防ぐためには、本質的にはこの真性領域１８の劣化を防ぐことが求められる。
【００２１】
図３にトランジスタの信頼性と電流電圧特性の関係の一例を示す。図３に示した三角形の内側の領域がバイアスストレスの少ない高信頼性領域１１６、外側がバイアスストレスの大きい低信頼性領域１１７である。トランジスタの特性劣化は大きな電圧と電流が同時に印加される条件において早く進み、逆の場合にはデバイス特性の劣化が少ない。これは前記の真性領域１８の特性劣化メカニズムから考えて妥当な傾向である。すなわちより多くのホットエレクトロンが発生する条件ほど劣化が促進されるからである。ここでトランジスタの劣化を抑制し可能な限り大きな出力電力を取り出す方法を考える。劣化速度を考慮すると、図３に示した三角形の内側に負荷線が収まっている条件が好ましい。一方、出力電力を大きくするためには三角形のできるだけ右上方を負荷線が走ることが好ましい。これらを考え合わせると図３に破線で示した三角形の斜辺上を負荷線が走る条件において劣化抑制と出力最大化の両立が行われることがわかる。ここでは、その時の負荷線を最適負荷線１１８と定義し、その勾配をＧＬとする。
【００２２】
ここまでに述べた事柄を用いて電界効果トランジスタの劣化速度が最小であり、かつ最大の出力電力が得られる本発明の実施の形態における設計手法を説明する。従来の設計手法においては負荷線の定義を図１のドレイン端子４で行ってきた。それを本発明の実施の形態においてはトランジスタの真性領域１８における負荷線を用いるように変更するところに従来との大きな違いがある。交流信号に対する真性領域１８の電流電圧特性は周辺のゲートソース間容量９、ゲートドレイン間容量１０、ドレインソース間容量１１の影響を強く受けて位相回転を起こし、ドレイン端子４で定義された負荷線とは異なるものとなる。この相違は高周波になるほど顕著になり、１０ＧＨｚを越える周波数帯において両者は全く異なる傾向を示すようになる。バイアスストレスによる劣化がデバイスの真性領域１８で起こることを考慮すると、本質的には真性領域電流１７と真性領域電圧１６で定義される負荷線が図３に示した破線上を走る条件が、信頼性が維持できる範囲で最大の出力電力が得られる最適値であることが分かる。従来の設計手法においては高周波においてもこの事実が考慮されておらず、その代替としてドレイン端子４で定義された負荷線を用いていた。そのため真性領域１８へのバイアスストレスは最小化されず、経験の積み重ねによる調整が多く必要となっていた。
【００２３】
次に本発明の実施の形態の負荷条件と従来のドレイン端子４にて定義された通常の共役整合条件との違いを計算式を用いて説明し、両者の違いを明らかにしていく。図１の詳細な等価回路では解析式の導出が困難なため簡略化した等価回路を用いる。まず周波数は十分高くゲートソース間容量９の持つインピーダンスと入力負荷１のインピーダンスは十分低い場合を考え、これらが零と近似できるとする。またソース抵抗８も十分低くなるように電界効果トランジスタが作製されており近似的に零と見なせる場合を考える。さらに各容量やドレイン電流源１２の非線形性は無視する。この場合に図１の等価回路は図４のように書き換えられる。周波数ｗにおけるドレイン端子４での共役整合条件を式（１）と（２）に、真性領域１８の負荷線が図３に破線で示された三角形の斜辺上を走る条件を式（３）と（４）に示す。
【数２】
2011004040.tif 000004
【数３】
2011004040.tif 000005
【００２４】
ここで、Ｃｇｄは、トランジスタのゲートドレイン間容量である。  
Ｃｄｓは、トランジスタのドレインソース間容量である。  
Ｇｄは、トランジスタの出力の交流負荷線の勾配である。  
ＧＬは、トランジスタの真性領域における交流負荷線の勾配である。  
Ｒｄは、トランジスタのドレイン抵抗である。  
Ｒｅ（Ｚ）、Ｉｍ（Ｚ）はそれぞれ、出力負荷回路のインピーダンスの実数分および虚数分である。
【００２５】
これらの関係式を用いて図５に従来の共役整合による例を、図６に本発明の実施の形態による負荷線の一例を示す。両図にはドレイン端子４、真性領域１８で定義された２種類の負荷線および最適負荷線１１８を重ねて示している。また両図は出力負荷２に取れ出される高周波電力が同一となるように図示してある。図５に示した従来の共役整合条件ではドレイン端子４、真性領域１８の両方で楕円軌道の負荷線が描かれるのが分かる。その結果、従来の真性領域負荷線１１８は低信頼性領域１１７に容易に侵入してしまい、トランジスタの劣化が促進される。一方、図６に示した本発明の実施の形態による負荷条件では、真性領域１８において勾配ＧＬの純抵抗負荷線になるよう調整されており、ドレイン端子４でのみ楕円軌道の負荷線となる事がわかる。そして本発明の実施の形態の真性領域負荷線１２３は最適負荷線１１８と一致し（図６では見やすいようにわずかにずらしてある）、常に高信頼性領域１１６内で動作している。このように同じ大きさの出力電力を得る場合において信頼性の観点から本発明の実施の形態における負荷条件の優れていることが分かる。
【００２６】
逆に従来の共役整合による高周波電力増幅回路で本発明の実施の形態と同等の信頼性を得るためには、さらに大きなトランジスタを用いる必要があることが分かる。これより本発明を用いることで、従来よりも効率的に大きな高周波電力が取り出せ、消費電力が減少しすることで放熱コストの低減も行え、試行錯誤が減少し製品開発に要する時間の短縮が可能となる。
【００２７】
実際の回路設計において十分な設計精度を得るためには図１の詳細な等価回路に含まれる全ての回路要素と非線形性を考慮する必要があり、それにはＳＰＩＣＥ等の非線形大信号トランジスタモデルを用いる方法が実現容易である。この作業を行うための回路図を図７に示す。この場合、真性領域１８の負荷線は数値解として算出される。そこで図７の入力負荷１と出力負荷２の実部を零からプラス無限大まで、虚部をマイナス無限大からプラス無限大まで操引しながら、数値解として求まる本発明の実施の形態による真性領域負荷線１２３が最適負荷線１１８に一致する条件を探すことになる。出力負荷２だけでなく入力負荷１を操引する理由は、トランジスタが高周波において単方向化されていないためである。この場合、入力負荷１の条件も真性領域負荷線１２３の軌道に若干の影響を与える。また、その他の特性、電力利得や、入力反射損失にも要求条件が存在するため、入力負荷１を同時に操引する必要がある。図７のＳＰＩＣＥ大信号トランジスタモデルにおいて真性領域電圧１６、真性領域電流１７はドレイン電流源１２を表現するノードのノード電圧、ノード電流として取得可能である。トランジスタの最適負荷線１１８を与える電流電圧関係としてトランジスタのバイアスストレス試験によりあらかじめ決定されたものを用いる必要がある。
【００２８】
図８にＳＰＩＣＥ大信号トランジスタモデルによる数値解の一例を示す。ＳＰＩＣＥの大信号トランジスタモデルとしては、ドレイン電流源１２を表現するＤＣモデルにカーティスモデルを、ゲートソース間容量９、ゲートドレイン間容量１０、ドレインソース間容量１１を表現する容量モデルにスタッツモデルを用いている。モデリングを行う電界効果トランジスタの電流電圧特性とＳパラメータを評価することで、ＳＰＩＣＥモデルに必要なデバイスパラメータはあらかじめ決定されている。計算は時間領域で行われることから、時間零において軌跡は図８のバイアス点１２５にあり、時間とともに本発明の実施の形態の真性領域負荷線１２３または本発明の実施の形態のドレイン端子負荷線１２２に収束していく。ここで、図８に示された本発明の実施の形態の真性領域負荷線１２３と最適負荷線１１８が一致するように入出力負荷条件が最適化されているため、真性領域負荷線１２３は図３の高信頼性領域１１６に相当する領域内に留めることが可能である。
【００２９】
本実施例では電界効果トランジスタを一例として取り上げたが、バイポーラトランジスタの場合にも同様の負荷条件が存在し高周波電力増幅回路の信頼性を向上させることが可能である。なぜならバイポーラトランジスタにおいても真性領域へのバイアスストレスが特性劣化の本質的要因であり、従来の整合条件では真性領域の負荷線を最適化することが行われてこなかったためである。
【符号の説明】
【００３０】
１  入力負荷
２  出力負荷
３  ゲート端子
４  ドレイン端子
５  ソース端子
６  ゲート抵抗
７  ドレイン抵抗
８  ソース抵抗
９  ゲートソース間容量
１０  ゲートドレイン間容量
１１  ドレインソース間容量
１２  ドレイン電流源
１３  ドレインコンダクタンス
１４  ドレイン電圧
１５  ドレイン電流
１６  真性領域電圧
１７  真性領域電流
１８  真性領域
１１０  ゲート電極
１１１  ソース電極
１１２  ドレイン電極
１１３  半導体活性層
１１４  半導体基板
１１５  ドレイン空乏層
１１６  高信頼性領域
１１７  低信頼性領域
１１８  最適負荷線
１１９  従来のドレイン端子負荷線
１２０  従来の真性領域負荷線
１２２  本発明の実施の形態のドレイン端子負荷線
１２３  本発明の実施の形態の真性領域負荷線
１２４  ゲート電圧
１２５  バイアス点
【図１】
2011004040.tif 000008
【図２】
2011004040.tif 000009
【図３】
2011004040.tif 000010
【図４】
2011004040.tif 000011
【図５】
2011004040.tif 000012
【図６】
2011004040.tif 000013
【図７】
2011004040.tif 000014
【図８】
2011004040.tif 000015