(57)【要約】【課題】半導体パッケージに設ける電源供給用端子数を低減することのできる電圧制御システムを提供する。【解決手段】半導体パッケージ２０には半導体チップ２１が集積されており、半導体チップ２１には半導体デバイスが作製されている。半導体パッケージ２０には、半導体デバイスの動作電圧を出力するための動作電圧出力用端子２４が設けられている。また、電源パッケージ３０には電源チップ３１が集積されており、電源チップ３１には電圧制御回路３１ａが作製されている。電源パッケージ３０には、半導体デバイスの動作電圧を入力するための動作電圧入力用端子３３が設けられている。また、これら動作電圧出力用端子２４及び動作電圧入力用端子３３は監視用配線Ｌ１を介して電気的に接続されている。電圧制御回路３１ａは、監視経路Ｒ上に配置されて半導体デバイスの動作電圧を監視する。【選択図】図１
2011211887.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスが集積された半導体パッケージと、
前記半導体パッケージへ電源用配線を介して電源を供給する定電圧回路と、
前記定電圧回路から前記半導体パッケージへ入力される入力電圧を制御する電圧制御回路とを備える電圧制御システムであって、
前記電圧制御回路は、前記半導体デバイスの動作電圧を監視し、前記動作電圧が所定の目標動作電圧となるように前記入力電圧を制御することを特徴とする電圧制御システム。
【請求項２】
請求項１に記載の電圧制御システムにおいて、
前記電圧制御回路が前記半導体デバイスの動作電圧を監視するための監視経路上に、極めて大きな入力インピーダンスを有する素子が配置されていることを特徴とする電圧制御システム。
【請求項３】
請求項１または２に記載の電圧制御システムにおいて、
前記半導体デバイスは半導体チップに作製され、この半導体チップは前記半導体パッケージに集積されており、この半導体パッケージには、前記半導体デバイスの動作電圧を出力するための動作電圧出力用端子が設けられているとともに、
前記電圧制御回路は電源チップに作製され、この電源チップは電源パッケージに集積されており、この電源パッケージには、前記半導体デバイスの動作電圧を入力するための動作電圧入力用端子が設けられているとともに、
これら動作電圧出力用端子及び動作電圧入力用端子は監視用配線を介して電気的に接続されており、
前記電圧制御回路は、前記動作電圧出力用端子、前記監視用配線、及び前記動作電圧入力用端子を介して前記半導体デバイスの動作電圧を監視することを特徴とする電圧制御システム。
【請求項４】
請求項１または２に記載の電圧制御システムにおいて、
前記半導体デバイスは半導体チップに作製され、前記電圧制御回路は電源チップに作製されており、
前記半導体パッケージには、前記半導体チップと、前記電源チップと、これら半導体チップ及び電源チップを電気的に接続するインターポーザとが集積されているとともに、
前記電圧制御回路は、前記インターポーザを介して前記半導体デバイスの動作電圧を監視することを特徴とする電圧制御システム。
【請求項５】
請求項４に記載の電圧制御システムにおいて、
前記半導体パッケージには、前記定電圧回路の一部であって、前記入力電圧を平滑化する平滑化回路が集積されていることを特徴とする電圧制御システム。
【請求項６】
請求項１または２に記載の電圧制御システムにおいて、
前記半導体デバイスは半導体チップに作製され、前記電圧制御回路は電源チップに作製されており、
前記半導体パッケージには、前記半導体チップと前記電源チップとが集積されているとともに、前記半導体デバイスの動作電圧を出力するための動作電圧出力用端子及び前記半導体デバイスの動作電圧を入力するための動作電圧入力用端子が設けられており、
これら動作電圧出力用端子及び動作電圧入力用端子は監視用配線を介して電気的に接続されており、
前記電圧制御回路は、前記動作電圧出力用端子、前記監視用配線、及び前記動作電圧入力用端子を介して前記半導体デバイスの動作電圧を監視することを特徴とする電圧制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスが作製された半導体チップと、半導体チップへ電源用配線を介して電源を供給する定電圧回路と、定電圧回路から半導体チップへ入力される入力電圧を制御する電圧制御回路とを備える電圧制御システムに関する。
【背景技術】
【０００２】
この種の電圧制御システムとして一般に知られているシステムを図５を用いて説明する。図５に示されるように、電圧制御システム１００は、半導体チップ２１が集積された半導体パッケージ１２０と、半導体パッケージ１２０へ電源用配線を介して電源を供給する定電圧回路１０と、定電圧回路１０から半導体パッケージ１２０へ入力される入力電圧を制御する電源チップ１３１が集積された電源パッケージ１３０とを備えている。
【０００３】
半導体チップ２１には半導体デバイスが作製されており、電源チップ１３１には電圧制御回路が作製されており、これら半導体チップ２１及び電源チップ１３１は、半導体パッケージ１２０及び電源パッケージ１３０の別体のパッケージにそれぞれ集積されている。電源パッケージ１３０には、定電圧回路１０から半導体パッケージ１２０への入力電圧を監視するための入力電圧監視用端子１３３が設けられている。
【０００４】
そして、電源チップ１３１に作製された電圧制御回路は、電源用配線、入力電圧監視用端子１３３、及びインターポーザ３２を介して、半導体パッケージ１２０への入力電圧を監視し、この入力電圧が所定の目標入力電圧となるように定電圧回路１０のスイッチング素子１２をオンオフ制御する。
【０００５】
この電圧制御システム１００では、半導体パッケージ１２０への入力電圧を目標入力電圧に制御すれば、半導体チップ２１に作製された半導体デバイスに実際に供給されてこの半導体デバイスが動作する電圧である動作電圧が目標動作電圧になるものとしている。
【０００６】
しかしながら、半導体パッケージ１２０へ入力される入力電圧を目標入力電圧に制御しても、その制御された入力電圧は電源供給用端子２２の抵抗やインターポーザ２３の抵抗の影響を受けて低下（いわゆるＩＲドロップが発生）してしまい、半導体デバイスに実際に供給されて当該半導体デバイスが動作する動作電圧Ｖｄｄは目標動作電圧とならないことがある。
【０００７】
具体的には、電圧制御システム１００では、半導体デバイスの動作電圧Ｖｄｄを目標動作電圧「１．０［Ｖ］」とするべく、半導体パッケージ１２０への入力電圧が目標入力電圧「１．０［Ｖ］」となるように、電源チップ１３１に作製された電圧制御回路が定電圧回路１０を制御する。しかしながら、ＩＲドロップに起因して入力電圧が「０．１［Ｖ］」低下してしまい、半導体デバイスの動作電圧Ｖｄｄは目標動作電圧「１．０［Ｖ］」よりも低い「０．９［Ｖ］」となってしまう。半導体デバイスの動作電圧Ｖｄｄが目標動作電圧「１．０［Ｖ］」よりも低くなってしまうと、半導体デバイスは高速動作することができなくなり、不良品となってしまう。
【０００８】
そこで従来、半導体パッケージ１２０に設ける電源供給用端子２２の数を増やすことにより、ＩＲドロップに起因する電圧降下を低減したり、特許文献１〜３に記載の技術のように電源用配線を工夫することにより、ＩＲドロップに起因する電圧降下を低減したりしていた。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００４−２２１２１６号公報
【特許文献２】特開２００４−２２１２６０号公報
【特許文献３】特開２００４−３６３２１１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記従来技術では、上記入力電圧を監視してこの入力電圧が所定の目標入力電圧となるように定電圧回路１０を制御するため、ＩＲドロップに起因する電圧降下、すなわち入力電圧と動作電圧との電圧差は、定電圧回路１０を制御する上で考慮されていない。そのため、その電圧差が小さくなるように、半導体パッケージに設ける電源供給用端子の数を増やしていた。
【００１１】
しかしながら、半導体パッケージ１２０には一定数の端子しか設けることができない。電源供給用端子２２が多数を占めてしまうと、信号用の端子を多く取ることができなくなってしまうという問題が新たに生じる。
【００１２】
本発明は、上記実情に鑑みてなされたものであって、その目的は、半導体パッケージに設ける電源供給用端子数を低減することのできる電圧制御システムを提供することにある。
【課題を解決するための手段】
【００１３】
こうした目的を達成するため、請求項１に記載の発明では、半導体デバイスが集積された半導体パッケージと、半導体パッケージへ電源用配線を介して電源を供給する定電圧回路と、定電圧回路から半導体パッケージへ入力される入力電圧を制御する電圧制御回路とを備える電圧制御システムであって、電圧制御回路は、半導体デバイスの動作電圧を監視し、動作電圧が所定の目標動作電圧となるように入力電圧を制御することを特徴とする。
【００１４】
入力電圧と動作電圧との間にはＩＲドロップに起因して電圧差が生じることは既述した通りである。上記請求項１に記載の発明では、半導体デバイスの動作電圧を監視し、この動作電圧が所定の目標動作電圧となるように定電圧回路を制御するため、上記電圧差、ひいてはＩＲドロップが考慮された上で定電圧回路が制御されることになる。したがって、従来技術のように上記電圧差が小さくなるように半導体チップに設ける電源供給端子数を増やす必要がなくなることから、半導体チップに設ける電源供給端子数をより低減することができるようになる。
【００１５】
なお、動作電圧とは、半導体デバイスに実際に供給されて当該半導体デバイスが動作している電圧であり、この動作電圧によって半導体デバイスの実動作周波数が定まる。また、所定の目標動作電圧とは、半導体デバイスの要求動作周波数を確保することができるだけの動作電圧である。
【００１６】
請求項１に記載の構成において、請求項２に記載の発明では、電圧制御回路が半導体デバイスの動作電圧を監視するための監視経路上に、極めて大きな入力インピーダンスを有する素子が配置されていることとした。極めて大きな入力インピーダンスを有する素子が監視経路上に配置されることから、この監視経路には電流がほとんど流れず、この監視経路にＩＲドロップが生じても極めて小さいため、半導体デバイスの動作電圧を高い精度をもって監視することが可能である。
【００１７】
半導体デバイスの動作電圧の監視態様については、具体的には、請求項３に記載の発明のように、半導体デバイスは半導体チップに作製され、この半導体チップは半導体パッケージに集積されており、この半導体パッケージには、半導体デバイスの動作電圧を出力するための動作電圧出力用端子が設けられているとともに、電圧制御回路は電源チップに作製され、この電源チップは電源パッケージに集積されており、この電源パッケージには、半導体デバイスの動作電圧を入力するための動作電圧入力用端子が設けられているとともに、これら動作電圧出力用端子及び動作電圧入力用端子は監視用配線を介して電気的に接続されており、電圧制御回路は、動作電圧出力用端子、監視用配線、及び動作電圧入力用端子を介して半導体デバイスの動作電圧を監視することとしてもよい。
【００１８】
また、半導体デバイスの動作電圧の監視態様については、具体的には、請求項４に記載の発明のように、半導体デバイスは半導体チップに作製され、電圧制御回路は電源チップに作製されており、半導体パッケージには、半導体チップと、電源チップと、これら半導体チップ及び電源チップを電気的に接続するインターポーザとが集積されているとともに、電圧制御回路は、インターポーザを介して半導体デバイスの動作電圧を監視してもよい。すなわち、半導体チップと電源チップとを同一の半導体パッケージに集積した、いわゆるＳｉＰ（System in Package）にて構成してもよい。
【００１９】
上記請求項４に記載の構成によれば、半導体チップ及び電源チップをインターポーザによって電気的に接続することから、上記請求項３に記載の構成と比較して、動作電圧出力用端子及び動作電圧入力用端子を削減することができ、端子数をさらに削減することができるようになる。
【００２０】
なお、上記請求項４に記載の構成において、請求項５に記載の発明のように、半導体パッケージには、定電圧回路の一部であって、入力電圧を平滑化する平滑化回路が集積されていることが望ましい。平滑化回路が半導体パッケージに集積されていない場合には、平滑化回路と当該半導体パッケージとを接続する端子が必要となるところ、上記請求項５に記載の発明によれば、平滑化回路が半導体パッケージに集積されていることから、端子数を上記請求項４に記載の構成よりもさらに削減することができるようになる。
【００２１】
また、半導体デバイスの動作電圧の監視態様については、具体的には、請求項６に記載の発明のように、半導体デバイスは半導体チップに作製され、電圧制御回路は電源チップに作製されており、半導体パッケージには、半導体チップと電源チップとが集積されているとともに、半導体デバイスの動作電圧を出力するための動作電圧出力用端子及び半導体デバイスの動作電圧を入力するための動作電圧入力用端子が設けられており、これら動作電圧出力用端子及び動作電圧入力用端子は監視用配線を介して電気的に接続されており、電圧制御回路は、動作電圧出力用端子、監視用配線、及び動作電圧入力用端子を介して半導体デバイスの動作電圧を監視してもよい。
【００２２】
上記請求項６に記載の構成も、上記請求項４に記載の構成と同様に、半導体チップと電源チップとを同一の半導体パッケージに集積した、いわゆるＳｉＰ（System in Package）にて構成されている。ただし、上記請求項６に記載の構成は、上記請求項４に記載の構成とは異なり、半導体パッケージに、動作電圧出力用端子及び動作電圧入力用端子が設けられている。
【００２３】
上記請求項４に記載の構成によれば、動作電圧出力用端子及び動作電圧入力用端子が半導体パッケージに設けられていないため、半導体デバイスの検査や電圧制御回路の検査を行うことが難しいが、上記請求項６に記載の構成によれば、半導体デバイスの検査や電圧制御回路の検査をこれら端子を用いて容易に行うことができるようになる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る電圧制御システムの第１の実施の形態について、全体構成を示すブロック図である。
【図２】本発明に係る電圧制御システムの第２の実施の形態について、全体構成を示すブロック図である。
【図３】本発明に係る電圧制御システムの第３の実施の形態について、全体構成を示すブロック図である。
【図４】本発明に係る電圧制御システムの第４の実施の形態について、全体構成を示すブロック図である。
【図５】従来の電圧制御システムについて、その全体構成を示すブロック図である。
【発明を実施するための形態】
【００２５】
（第１の実施の形態）
以下、本発明に係る電圧制御システムの第１の実施の形態について、図１を参照して説明する。
【００２６】
図１に示されるように、電圧制御システム１は、定電圧回路１０と、半導体パッケージ２０と、電源パッケージ３０とを備えて構成されている。
【００２７】
このうち、定電圧回路１０は、電源パッケージ３０とともに公知のＤＣ／ＤＣコンバータを構成するものであり、定電圧源１１と、スイッチング素子１２と、ダイオード１３と、インダクタ１４と、コンデンサ１５とを有する。定電圧源１１は、一定電圧を生成し出力する公知の定電圧源であり、後段に接続されたスイッチング素子１２に一定電圧を出力する。スイッチング素子１２は、公知のＭＯＳトランジスタにて構成されており、電源パッケージ３０からそのゲート電極に対して入力される制御電圧によってオンオフが制御される。スイッチング素子１２がオン制御されると、定電圧源１１にて生成された一定電圧はスイッチング素子１２等を介して当該定電圧回路１０外に出力される。一方、スイッチング素子１２がオフ制御されると、定電圧源１１にて生成された電圧は当該定電圧回路１０外に出力されない。定電圧源１１にて生成された一定電圧は、スイッチング素子１２のオンオフが制御されることによりその大きさが制御され、ダイオード１３、インダクタ１４、コンデンサ１５によって平滑化された上で、定電圧回路１０外に出力され、半導体パッケージ２０に入力される。なお、本実施の形態では、定電圧回路１０は、半導体パッケージ２０への入力電圧を範囲「０．０〜２．０［Ｖ］」にて設定することが可能である。
【００２８】
半導体パッケージ２０は、特定の分野を対象に機能を特化させた汎用ＬＳＩである、いわゆるＡＳＳＰ（Application Specific Standard Produce）を用いて構成されている。この半導体パッケージ２０には半導体チップ２１が集積されており、この半導体チップ２１には例えばＣＰＵや不揮発性メモリ等の複数のトランジスタからなるロジック回路を含む半導体デバイスが作製されている。また、半導体パッケージ２０には、定電圧回路１０からこの半導体デバイスに電源用配線を介して電源を供給するための３つの電源供給用端子２２と、この半導体デバイスの動作電圧を電源パッケージ３０へ出力するための動作電圧出力用端子２４とが設けられている。また、半導体パッケージ２０には、定電圧回路１０から電源供給用端子２２に入力された入力電圧を半導体デバイスに伝達したり、半導体デバイスの動作電圧を動作電圧出力用端子２４に伝達したりするインターポーザ２３が集積されている。なお、本実施の形態では、半導体パッケージ２０には「３つ」の電源供給用端子２２が設けられていることとしたが、電源供給用端子２２の数は「３つ」に限らず、少なくとも「１つ」設けられていればよい。
【００２９】
また、定電圧回路１０から半導体パッケージ２０へ入力された入力電圧は、電源供給用端子２２の抵抗やインターポーザ２３の抵抗の影響を受けて低下（いわゆる、ＩＲドロップが発生）してしまい、半導体デバイスの動作電圧Ｖｄｄは半導体パッケージ２０への入力電圧よりも低下する。したがって、半導体パッケージ２０への入力電圧と半導体デバイスの動作電圧Ｖｄｄとの間に電圧差が生じる。
【００３０】
ここで、半導体デバイスの動作電圧Ｖｄｄとは、半導体デバイスに実際に供給されて当該半導体デバイスが動作する電圧であり、本実施の形態では、半導体パッケージ２０に半導体チップ２１が集積されている領域のうち定電圧回路１０から入力電圧が印加される側の端、すなわち半導体チップ２１のチップ端における電圧であり、半導体デバイスはこのチップ端における電圧に基づいて動作する。なお、この動作電圧Ｖｄｄによって半導体デバイスの実動作周波数が定まる。
【００３１】
電源パッケージ３０は、電源ＬＳＩとしてパッケージにて製造されており、半導体パッケージ２０とは別体のパッケージである。この電源パッケージ３０には電源チップ３１が集積されており、この電圧チップ３１には電圧制御回路３１ａが作製されている。また、電源パッケージ３０には、半導体チップ２１に作製された半導体デバイスの動作電圧Ｖｄｄを入力するための動作電圧入力用端子３３と、定電圧回路１０を構成するスイッチング素子１２のゲート電極に対して制御電圧を出力するためのゲートドライバ端子３４とが設けられている。また、電源パッケージ３０には、半導体パッケージ２０から動作電圧入力用端子３３に入力された動作電圧Ｖｄｄを電圧制御回路３１ａに伝達したり、スイッチング素子１２の制御電圧をゲートドライバ端子３４に伝達したりするインターポーザ３２が作製されている。
【００３２】
ここで、半導体パッケージ２０の動作電圧出力用端子２４と電源パッケージ３０の動作電圧入力用端子３３とは、監視用配線Ｌ１によって接続されており、「インターポーザ２３→動作電圧出力用端子２４→監視用配線Ｌ１→動作電圧入力用端子３３→インターポーザ３２→電圧制御回路３１ａ」を通る経路が監視経路Ｒを構成しており、この監視経路上に位置する電圧制御回路３１ａが、半導体デバイスの動作電圧Ｖｄｄを監視する。
【００３３】
また、電源パッケージ３０は、上記定電圧回路１０とともに、公知のＤＣ／ＤＣコンバータを構成するものである。電源パッケージ３０に集積された電圧制御回路３１ａは、上記監視経路Ｒ上に配置されて半導体デバイスの動作電圧Ｖｄｄを監視し、半導体デバイスの動作電圧Ｖｄｄが所定の目標動作電圧（本実施の形態では「１．０［Ｖ］」）となるように定電圧回路１０をフィードバック制御する。なお、目標動作電圧とは、半導体デバイスに要求される動作周波数、すなわち、要求動作周波数を確保することができるだけの動作電圧である。
【００３４】
具体的には、電圧制御回路３１ａは、動作電圧Ｖｄｄが目標動作電圧よりも大きい場合、定電圧回路１０のスイッチング素子１２がオフとなる制御電圧をゲートドライバ端子３４に出力する。スイッチング素子１２がオフとなることから、半導体パッケージ２０への入力電圧が低くなり、半導体デバイスの動作電圧Ｖｄｄも低くなる。一方、電圧制御回路３１ａは、動作電圧Ｖｄｄが目標動作電圧よりも小さい場合、定電圧回路１０のスイッチング素子１２がオンとなる制御電圧をゲートドライバ端子３４に出力する。スイッチング素子１２がオンとなることから、半導体パッケージ２０への入力電圧が高くなり、半導体デバイスの動作電圧Ｖｄｄも高くなる。
【００３５】
ちなみに、電源供給用端子２２の抵抗やインターポーザ２３の抵抗に起因してＩＲドロップが発生している場合に、動作電圧Ｖｄｄと目標動作電圧「１．０［Ｖ］」とが一致するように電圧制御回路３１ａが定電圧回路１０を制御すると、目標動作電圧以上の入力電圧（例えば「１．１［Ｖ］」）が現れることになる。
【００３６】
また、電圧制御回路３１ａは、極めて大きな入力インピーダンスを有するように回路構成されている。そのため、上記監視経路Ｒには「数［μＡ］」程度の極めて小さい電流が流れるに過ぎない。流れる電流が極めて小さいことから、インターポーザ２３の抵抗、動作電圧出力用端子２４の抵抗、監視用配線Ｌ１の抵抗、動作電圧入力用端子３３の抵抗、及びインターポーザ３２の抵抗に起因するＩＲドロップは発生しない。したがって、電圧制御回路３１ａは、半導体デバイスの動作電圧Ｖｄｄを高い精度をもって監視することが可能である。
【００３７】
なお、一般的に、電圧制御回路３１ａはその入力インピーダンスが高く回路構成されている。例えばオペアンプを用いたり、バッファ回路を用いたりすることで、入力インピーダンスを高く構成することが可能である。ただし、オペアンプやバッファ回路に限らない。電圧制御回路３１ａは、その入力インピーダンスが高く回路構成されていればよい。また、電圧制御回路３１ａが極めて高い入力インピーダンスを有するように回路構成されていなくてもよい。監視経路Ｒ上に極めて大きな入力インピーダンスを有する素子が配置されていてもよい。
【００３８】
以上説明した第１の実施の形態では、電圧制御回路３１ａは、半導体デバイスの動作電圧Ｖｄｄを監視し、動作電圧Ｖｄｄが所定の目標動作電圧となるように入力電圧を制御することとした。これにより、入力電圧と動作電圧との間に生じる電圧差、ひいては、電源供給用端子２２の抵抗やインターポーザ２３の抵抗に起因するＩＲドロップが考慮された上で、半導体パッケージ２０への入力電圧が制御されることになる。したがって、従来技術のように上記電圧差が小さくなるように半導体パッケージ２０に設ける電源供給用端子２２の数を増やす必要がなくなることから、半導体パッケージ２０に設ける電源供給用端子２２の数をより低減することができるようになる。
【００３９】
また、上記第１の実施の形態では、電圧制御回路３１ａは、極めて大きな入力インピーダンスを有するように回路構成されており、上記監視経路Ｒ上に配置されて半導体デバイスの動作電圧Ｖｄｄを監視することとした。これにより、上記フィードバック経路を流れる電流が極めて小さいことから、インターポーザ２３の抵抗、動作電圧出力用端子２４の抵抗、監視用配線Ｌ１の抵抗、動作電圧入力用端子３３の抵抗、及びインターポーザ３２の抵抗に起因するＩＲドロップは発生せず、電圧制御回路３１ａは、半導体デバイスの動作電圧Ｖｄｄを高い精度をもって監視することができるようになる。
【００４０】
（第２の実施の形態）
以下、本発明に係る電圧制御システムの第２の実施の形態について、図２を参照して説明する。この図２に示されるように、第２の実施の形態の電圧制御システム２も、第１の実施の形態の電圧制御システム１に準じた構成となっている。
【００４１】
ただし、第１の実施の形態の電圧制御システム１では、半導体チップ２１が集積された半導体パッケージ２０と電源チップ３１が集積された電源パッケージ３０とは別体のパッケージであるのに対し、第２の実施の形態の電圧制御システム２では、半導体チップ２１と電源チップ３１とが同一の半導体パッケージ２０ａに集積された、いわゆるＳｉＰ（System in Package）にて構成されている。
【００４２】
電圧制御システム２の構成について詳述すると、半導体パッケージ２０ａには、半導体デバイスが作製された半導体チップ２１、電圧制御回路３１ａが作製された電源チップ３１、これら半導体チップ２１及び電源チップ３１を電気的に接続するインターポーザ２３ａとが集積されている。
【００４３】
インターポーザ２３ａ内において半導体チップ２１と電圧制御回路３１ａとを接続する経路および電圧制御回路３１ａを通る経路が監視経路Ｒとなっており、電圧制御回路３１ａは、インターポーザ２３ａを介して半導体デバイスの動作電圧Ｖｄｄを監視する。
【００４４】
以上説明した第２の実施の形態の電圧制御システム２によれば、半導体チップ２１及び電源チップ３１をインターポーザ２３ａによって電気的に接続することから、第１の実施の形態の電圧制御システム１と比較して、動作電圧出力用端子２４、動作電圧入力用端子３３を削減することができ、従来の電圧制御システムと比較して、端子数をさらに削減することができるようになる。
【００４５】
（第３の実施の形態）
以下、本発明に係る電圧制御システムの第３の実施の形態について、図３を参照して説明する。この図３に示されるように、第３の実施の形態の電圧制御システム３も、第１の実施の形態の電圧制御システム１に準じた構成となっている。
【００４６】
ただし、第１の実施の形態の電圧制御システム１では、半導体チップ２１が集積された半導体パッケージ２０と電源チップ３１が集積された電源パッケージ３０とは別体のパッケージであるのに対し、第３の実施の形態の電圧制御システム３では、第２の実施の形態の電圧制御システム２と同様に、半導体チップ２１と電源チップ３１とが同一の半導体パッケージ２０ｂに集積された、いわゆるＳｉＰ（System in Package）にて構成されている。
【００４７】
電圧制御システム３の構成について詳述すると、半導体パッケージ２０ｂには、半導体デバイスが作製された半導体チップ２１、電圧制御回路３１ａが作製された電源チップ３１とが集積されている。また、半導体パッケージ２０ｂには、半導体デバイスの動作電圧Ｖｄｄを出力するための動作電圧出力用端子２４及び半導体デバイスの動作電圧を入力するための動作電圧入力用端子３３が設けられており、これら動作電圧出力用端子２４及び動作電圧入力用端子３３は監視用配線Ｌ１を介して電気的に接続されている。
【００４８】
この第３実施形態では、インターポーザ２３、動作電圧出力用端子２４、監視用配線Ｌ１、動作電圧入力用端子３３、インターポーザ３２、電圧制御回路３１ａを通る経路が監視経路Ｒであり、その監視経路Ｒ上に位置する電圧制御回路３１ａが半導体デバイスの動作電圧Ｖｄｄを監視する。
【００４９】
前述した第２の実施の形態の電圧制御システム２では、動作電圧出力用端子２４及び動作電圧入力用端子３３が半導体パッケージ２０ｂに設けられていないため、半導体デバイスの検査や電圧制御回路３１ａの検査を行うことが難しいが、以上説明した第３の実施の形態の電圧制御システム３によれば、半導体デバイスの検査や電圧制御回路３１ａの検査をこれら動作電圧出力用端子２４及び動作電圧入力用端子３３を用いて容易に行なうことができるようになる。
【００５０】
（第４の実施の形態）
以下、本発明に係る電圧制御システムの第４の実施の形態について、図４を参照して説明する。図２と図４との比較から分かるように、第４の実施の形態の電圧制御システム４は、第２の実施の形態の電圧制御システム２に準じた構成となっている。
【００５１】
ただし、第２の実施の形態の電圧制御システム２では、半導体チップ２１と電源チップ３１とが同一の半導体パッケージ２０ａに集積されているのに対し、第４の実施の形態の電圧制御システム４では半導体チップ２１及び電源チップ３１だけでなく、定電圧回路１０の一部である平滑化回路１０ａも、同一の半導体パッケージ２０ｃに集積されている。
【００５２】
電圧制御システム４の構成について詳述すると、半導体パッケージ２０ｃには、半導体デバイスが作製された半導体チップ２１、電圧制御回路３１ａが作製された電源チップ３１、平滑化回路１０ａ、インターポーザ２３ａが集積されている。平滑化回路１０ａは、定電圧回路１０の一部であって、上記スイッチング素子１２、上記ダイオード１３、上記インダクタ１４、及び上記コンデンサ１５を含み、入力電圧を平滑化する回路である。インターポーザ２３ａは、半導体チップ２１及び電源チップ３１を電気的に接続するだけでなく、平滑化回路１０ａ及び半導体チップ２１を電気的に接続するとともに、平滑化回路１０ａ及び電源チップ３１を電気的に接続する。
【００５３】
以上説明した第４の実施の形態の電圧制御システム４によれば、平滑化回路１０ａが半導体パッケージ２０ｃに集積されていることから、上記第２の実施の形態と比較して、定電圧回路１０を構成する定電圧源１１と平滑化回路１０ａを構成するスイッチング素子１２とを電気的に接続するための電圧源接続用端子１６は増えるものの、上記電源供給用端子２２及びゲートドライバ端子３４を削減することができ、端子数を削減することができるようになる。
【００５４】
なお、本実施の形態では、定電圧回路１０の一部である平滑化回路１０ａを半導体パッケージ２０ｃに集積していたが、定電圧回路１０全体（すなわち、定電圧源１１及び平滑化回路１０ａ）を半導体パッケージ２０ｃに集積してもよい。
【００５５】
（他の実施の形態）
なお、本発明に係る電圧制御システムは、上記第１〜第４の実施の形態にて上記実施の形態にて例示した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々に変形して実施することが可能である。すなわち、上記実施の形態を適宜変更した例えば次の形態として実施することもできる。
【００５６】
上記各実施の形態では、半導体デバイスの動作電圧Ｖｄｄとして、半導体パッケージ２０に半導体チップ２１が集積されている領域のうち定電圧回路１０から入力電圧が印加される側の端、すなわち半導体チップ２１のチップ端における電圧を採用していたが、これに限らない。他に例えば、半導体デバイスの動作電圧Ｖｄｄとして、これら複数のトランジスタのうち、動作電圧が最も低いトランジスタの動作電圧としてもよい。これにより、半導体デバイスが複数のトランジスタを有して構成されている場合に、全てのトランジスタの動作電圧を所定の目標動作電圧以上の動作電圧とすることができるようになる。
【００５７】
上記各実施の形態では、電源パッケージ３０は、定電圧回路１０とともに、ＤＣ／ＤＣコンバータを構成していたが、ＤＣ／ＤＣコンバータに限らず、リニアレギュレータを構成してもよい。
【符号の説明】
【００５８】
１，２，３，４…電圧制御システム、１０…定電圧回路、１０ａ…平滑化回路、１１…定電圧源、１２…スイッチング素子、１３…ダイオード、１４…インダクタ、１５…コンデンサ、１６…定電圧源接続用端子、２０，２０ａ，２０ｂ，２０ｃ，１２０…半導体パッケージ、２１…半導体チップ、２２…電源供給用端子、２３…インターポーザ、２４…動作電圧出力用端子、３０，１３０…電源パッケージ、３１…電源チップ、３１ａ…電圧制御回路、３２…インターポーザ、３３…動作電圧入力用端子、３４…ゲートドライバ端子
【図１】
2011211887.tif 000003
【図２】
2011211887.tif 000004
【図３】
2011211887.tif 000005
【図４】
2011211887.tif 000006
【図５】
2011211887.tif 000007