(57)【要約】【課題】複雑な回路を用いることなく、半導体装置の起動／停止時の誤動作を回避する半導体装置を提供する。【解決手段】ＯＮ／ＯＦＦ信号VEin（150）が増加し、ＮチャネルＭＯＳトランジスタM1（110）のドレイン電圧が増加するとドレイン電流と抵抗R1（111）の積で示される電圧(VDD1-VE11)が抵抗R1（111）の両端に発生する。またドレイン電流と抵抗R2（112）の積で示される電圧VE21が抵抗R2（112）の両端に発生する。よって抵抗R1（111）と抵抗R2（112）の値を調整することで信号VE11とVE21のVEin（150）に対する変化量を調整することができる。クランプ回路1（120）およびクランプ回路2（130）は、次段の回路の入力部（図示せず）を保護し、クランプ回路3（140）はＮチャネルＭＯＳトランジスタM1（110）のゲートを保護する。【選択図】図１
2011024063.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路、第２の回路、および、前記第１の回路と前記第２の回路を起動／停止させる第１および第２の出力信号を出力するＯＮ／ＯＦＦ回路を備える半導体装置において、
前記ＯＮ／ＯＦＦ回路は、
Ｎチャネルトランジスタのドレインと第１の抵抗の端子を接続し、該第１の抵抗の他方の端子と高電位側の電源端子を接続し、前記Ｎチャネルトランジスタのソースと第２の抵抗の端子を接続し、該第２の抵抗の他方の端子と低電位側の電源端子を接続し、前記Ｎチャネルトランジスタのゲートを入力とし、ドレインを第１の出力端子とし、ソースを前記第２の出力端子とすることを特徴とする半導体装置。
【請求項２】
前記ＯＮ／ＯＦＦ回路に、前記高電位側の電源端子と前記Ｎチャネルトランジスタのドレインの間に第１のクランプ回路を設ける、または、前記低電位側の電源端子と前記Ｎチャネルトランジスタのソースの間に第２のクランプ回路を設ける、もしくは、前記低電位側の電源端子と前記Ｎチャネルトランジスタのゲートの間に第３のクランプ回路を設ける、ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１ないし第３のクランプ回路がツェナーダイオードであることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第１の出力端子と第１のしきい値調整回路の入力端子を接続し、前記第２の出力端子と第２のしきい値調整回路の入力端子を接続して、前記第１のしきい値調整回路の出力から前記第１の出力信号を得るとともに、前記第２のしきい値調整回路の出力から前記第２の出力信号を得ることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第１の回路および前記第２の回路の一方が信号処理を行う主回路であり、前記第１の回路および前記第２の回路の他方が前記主回路に少なくともバイアス電圧，バイアス電流，基準電圧または基準電流のひとつを供給するバイアス回路であることを特徴とする請求項１に記載の半導体装置。
【請求項６】
第１の回路、第２の回路、および、前記第１の回路と前記第２の回路を起動／停止させる第１および第２の出力信号を出力するＯＮ／ＯＦＦ回路を備える半導体装置において、
前記ＯＮ／ＯＦＦ回路は、
Ｐチャネルトランジスタのドレインと第１の抵抗の端子を接続し、該第１の抵抗の他方の端子と低電位側の電源端子を接続し、前記Ｐチャネルトランジスタのソースと第２の抵抗の端子を接続し、該第２の抵抗の他方の端子と高電位側の電源端子を接続し、前記Ｐチャネルトランジスタのゲートを入力とし、ドレインを第１の出力端子とし、ソースを第２の出力端子とすることを特徴とする半導体装置。
【請求項７】
前記ＯＮ／ＯＦＦ回路に、前記低電位側の電源端子と前記Ｐチャネルトランジスタのドレインの間に第１のクランプ回路を設ける、または、前記高電位側の電源端子と前記Ｐチャネルトランジスタのソースの間に第２のクランプ回路を設ける、もしくは、前記高電位側の電源端子と前記Ｐチャネルトランジスタのゲートの間に第３のクランプ回路を設ける、ことを特徴とする請求項４記載の半導体装置。
【請求項８】
前記第１ないし第３のクランプ回路がツェナーダイオードであることを特徴とする請求項５記載の半導体装置。
【請求項９】
前記第１の出力端子と第１のしきい値調整回路の入力端子を接続し、前記第２の出力端子と第２のしきい値調整回路の入力端子を接続して、前記第１のしきい値調整回路の出力
から前記第１の出力信号を得るとともに、前記第２のしきい値調整回路の出力から前記第２の出力信号を得ることを特徴とする請求項６に記載の半導体装置。
【請求項１０】
前記第１の回路および前記第２の回路の一方が信号処理を行う主回路であり、前記第１の回路および前記第２の回路の他方が前記主回路に少なくともバイアス電圧，バイアス電流，基準電圧または基準電流のひとつを供給するバイアス回路であることを特徴とする請求項６に記載の半導体装置。
【請求項１１】
前記第１および第２のしきい値調整回路を、インバータまたはバッファ回路で構成したことを特徴とする請求項４又は９に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置を誤動作させることなく起動／停止するための技術に関する。
【背景技術】
【０００２】
図５は、アナログ回路を有する半導体装置の一般的な構成を示す回路ブロック図である。図５において半導体装置100は、信号処理を行う主回路10、すくなくともバイアス電圧，バイアス電流，基準電圧または基準電流のひとつを生成して主回路10に供給するバイアス回路20、ＯＮ／ＯＦＦ信号50を受けてこれらのバイアス回路20と主回路10を起動／停止するＯＮ／ＯＦＦ回路30を備えている。半導体装置100の構成要素には保護回路等の他の要素があるが、図５では省略している。
【０００３】
図５中のＯＮ／ＯＦＦ回路30にはＯＮ／ＯＦＦ信号50が入力され、このＯＮ／ＯＦＦ信号50に従いバイアス回路20を起動／停止するための信号VE1と主回路10を起動／停止するための信号VE2を出力している。ここで半導体装置100の起動／停止時の誤動作を防止するためには、起動する場合は主回路10が起動する前にバイアス回路20が起動しなくてはいけない。また停止する場合は主回路10が停止してからバイアス回路20が停止する必要がある。
【０００４】
図６は、従来から知られているＯＮ／ＯＦＦ回路の第１の構成例を示す図である。図６のＯＮ／ＯＦＦ回路例では、ＯＮ／ＯＦＦ信号50を所定の時間だけ遅延させる遅延回路31と、バイアス回路20が高電圧系（例えば、30Ｖ〜100Ｖ以上）の場合に設けられ、入力と出力とが同じ電圧系の場合には設けないレベルシフト回路32とで構成される。つまり同電位系の場合は、ＯＮ／ＯＦＦ信号50がそのままバイアス回路20の起動信号VE1となるとともに遅延回路31の入力信号となる。また、ＯＮ／ＯＦＦ信号50は外部から与えられるものなので、その変化スピードが遅い場合がある。一方、両者の電位系が異なる、すなわち起動信号VE1の電位系が高電圧系である場合、レベルシフト回路32が必要となる。レベルシフト回路32のレベルシフトをオープンコレクタ（図示せず）とプルアップ抵抗（図示せず）とで行うようにすると、プルアップ抵抗（図示せず）と寄生容量（図示せず）との時定数で起動信号VE1の変化が遅くなる。なお、レベルシフト回路32を設けるか否かに拘わらず、ＯＮ／ＯＦＦ信号50は、バイアス回路20に対する起動信号VE1を与える要因となる。また遅延回路31は、遅延回路31に入力されるＯＮ／ＯＦＦ信号50に応じて、主回路10への起動信号VE2を出力する。
【０００５】
ここで起動の場合について説明すると、バイアス回路20の起動信号VE1に対して遅延した信号を主回路10の起動信号VE2に用いることで、主回路10が起動する前にバイアス回路20を起動することができる。また同様な処理（一方に対して他方を遅延させる処理）を行うことで、停止時には、主回路10が停止してからバイアス回路20を停止させることが可能である。
【０００６】
図７は、従来から知られているＯＮ／ＯＦＦ回路の第２の構成例を示す図である。図７のＯＮ／ＯＦＦ回路例では、バイアス回路20に対する起動信号VE1を生成するときに用いられるＯＮ／ＯＦＦ信号50に対するしきい値を基準電圧Vref1(33)で調整し、主回路10に対する起動信号VE2を生成するときに用いられるＯＮ／ＯＦＦ信号50に対するしきい値を基準電圧Vref2(34)で調整している。これにより、例えばバイアス回路20と主回路10が起動信号VE1，VE2に対しＨ（ハイ）イネーブルの場合はVref1(33)<Vref2(34)とすることにより、バイアス回路20と主回路10を正しい順序で起動／停止させることができる。この従来技術に類似する技術が下記特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−３１２１７５号公報（段落0014-0015、図１,図２）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、上述した遅延回路31を用いた図６の方法では、外部から与えられるＯＮ／ＯＦＦ信号50の変化スピードが遅い、レベルシフト回路32の遅延が大きいなどの理由により起動VE1信号の変化が緩やかな場合に、不具合が生じることがある。例えば、バイアス回路20と主回路10が起動信号VE1，VE2に対しＨイネーブルとすると、バイアス回路20のVE1入力端子のしきい値が遅延回路31の入力端子のしきい値よりも高く、ＯＮ／ＯＦＦ信号50が遅延回路31の入力端子のしきい値に達してから起動信号VE1がバイアス回路20のVE1入力端子のしきい値に達するまでの時間が遅延回路31の遅延時間より長いと、主回路10がバイアス回路20よりも速く起動してしまうという問題がある。
【０００９】
また図７のＯＮ／ＯＦＦ回路例では、ＯＮ／ＯＦＦ回路専用の比較器（図示例の比較器35，36）や基準電圧（Vref1(33),Vref2(34)）を発生する基準電圧発生回路（図示せず）、さらに、前記の比較器や基準電圧発生回路のバイアス回路（図示せず）を設ける必要があり、回路が複雑化するという問題がある。
【００１０】
そこで本発明は、複雑な回路を用いることなく、半導体装置の起動／停止時の誤動作を回避する半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
本発明は、第１の回路、第２の回路、および、前記第１の回路と前記第２の回路を起動／停止させる第１および第２の出力信号を出力するＯＮ／ＯＦＦ回路を備える半導体装置において、該ＯＮ／ＯＦＦ回路は、Ｎチャネルトランジスタのドレインと第１の抵抗の端子を接続し、該第１の抵抗の他方の端子と高電位側の電源端子を接続し、前記Ｎチャネルトランジスタのソースと第２の抵抗の端子を接続し、該第２の抵抗の他方の端子と低電位側の電源端子を接続し、前記Ｎチャネルトランジスタのゲートを入力とし、ドレインを第１の出力端子とし、ソースを第２の出力端子とすることを特徴とする。
【００１２】
また前記ＯＮ／ＯＦＦ回路は、前記高電位側の電源端子と前記Ｎチャネルトランジスタのドレインの間に第１のクランプ回路を設ける、または、前記低電位側の電源端子と前記Ｎチャネルトランジスタのソースの間に第２のクランプ回路を設ける、もしくは、前記低電位側の電源端子と前記Ｎチャネルトランジスタのゲートの間に第３のクランプ回路を設ける、ことを特徴とする。
【００１３】
上記において、前記第１ないし第３のクランプ回路がツェナーダイオードであることが望ましい。
また前記半導体装置は、前記第１の出力端子と第１のしきい値調整回路の入力端子を接続し、前記第２の出力端子と第２のしきい値調整回路の入力端子を接続して、前記第１のしきい値調整回路の出力から前記第１の出力信号を得るとともに、前記第２のしきい値調整回路の出力から前記第２の出力信号を得ることを特徴とする。
【００１４】
また前記半導体装置は、前記第１の回路および前記第２の回路の一方が信号処理を行う主回路であり、前記第１の回路および前記第２の回路の他方が前記主回路に少なくともバイアス電圧，バイアス電流，基準電圧または基準電流のひとつを供給するバイアス回路であることを特徴とする。
【００１５】
また本発明は、第１の回路、第２の回路、および、前記第１の回路と前記第２の回路を起動／停止させる第１および第２の出力信号を出力するＯＮ／ＯＦＦ回路を備える半導体装置において、該ＯＮ／ＯＦＦ回路は、Ｐチャネルトランジスタのドレインと第１の抵抗の端子を接続し、該第１の抵抗の他方の端子と低電位側の電源端子を接続し、前記Ｐチャネルトランジスタのソースと第２の抵抗の端子を接続し、該第２の抵抗の他方の端子と高電位側の電源端子を接続し、前記Ｐチャネルトランジスタのゲートを入力とし、ドレインを第１の出力端子とし、ソースを第２の出力端子とすることを特徴とする。
【００１６】
また前記ＯＮ／ＯＦＦ回路は、前記低電位側の電源端子と前記Ｐチャネルトランジスタのドレインの間に第１のクランプ回路を設ける、または、前記高電位側の電源端子と前記Ｐチャネルトランジスタのソースの間に第２のクランプ回路を設ける、もしくは、前記高電位側の電源端子と前記Ｐチャネルトランジスタのゲートの間に第３のクランプ回路を設ける、ことを特徴とする。
【００１７】
上記において、前記第１ないし第３のクランプ回路がツェナーダイオードであることが望ましい。
また前記半導体装置は、前記第１の出力端子と第１のしきい値調整回路の入力端子を接続し、前記第２の出力端子と第２のしきい値調整回路の入力端子を接続し、前記第１のしきい値調整回路の出力から前記第１の出力信号を得るとともに、前記第２のしきい値調整回路の出力から前記第２の出力を得ることを特徴とする。
【００１８】
また前記半導体装置は、前記第１の回路および前記第２の回路の一方が信号処理を行う主回路であり、前記第１の回路および前記第２の回路の他方が前記主回路に少なくともバイアス電圧，バイアス電流，基準電圧または基準電流のひとつを供給するバイアス回路であることを特徴とする。
【００１９】
また上記において、第１および第２のしきい値調整回路を、インバータあるいはバッファ回路で構成することが望ましい。
【発明の効果】
【００２０】
本発明によれば、半導体装置の各構成回路のＯＮ／ＯＦＦしきい値を、簡単な回路構成で調整可能となり、起動／停止時の誤動作を回避することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係るＯＮ／ＯＦＦ回路の基本構成を示す図である。
【図２】図１に示したＯＮ／ＯＦＦ回路の入出力電圧特性を示す図である。
【図３】図１に示したＯＮ／ＯＦＦ回路の基本構成に対する実施例を示す図である。
【図４】図３に示した具体的な回路例の各部電圧特性を示す図である。
【図５】アナログ回路を有する半導体装置の一般的な構成を示す回路ブロック図である。
【図６】従来から知られているＯＮ／ＯＦＦ回路の第１の構成例を示す図である。
【図７】従来から知られているＯＮ／ＯＦＦ回路の第２の構成例を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について、詳細に説明する。
本発明にかかる半導体装置は、信号処理を行う主回路、すくなくともバイアス電圧，バイアス電流，基準電圧または基準電流のひとつを生成して主回路1に供給するバイアス回路、および、ＯＮ／ＯＦＦ信号を受けて前記バイアス回路と前記主回路を起動／停止するＯＮ／ＯＦＦ回路を備える。備えるべき基本構成は、図５に示したアナログ回路を有する
一般的な半導体装置と同じである。本発明にかかる半導体装置は、例えばコンバータやインバータなどの各種電源装置に用いることができる。しかしながら、本発明にあっては、上述の構成において、以下に示すようなＯＮ／ＯＦＦ回路を備えることに特徴がある。以下、図面に従い、詳細に説明する。
【００２３】
図１は、本発明に係るＯＮ／ＯＦＦ回路の基本構成を示す図である。図１のＯＮ／ＯＦＦ回路は、ＮチャネルＭＯＳ(Metal Oxide Semiconductor)トランジスタM1（110）、および、抵抗R1（111），R2（112）で構成される。抵抗R1（111）および抵抗R2（112）の代わりに定電流源回路（図示せず）を用いても良い。図中のクランプ回路1（120）およびクランプ回路2（130）は、次段の回路の入力部（図示せず）を保護するためのものであり、次段の回路の入力部（図示せず）の耐圧が十分であれば取り除いても良い。またクランプ回路3（140）はＮチャネルＭＯＳトランジスタM1（110）のゲートを保護するためのものであり、ＮチャネルＭＯＳトランジスタM1（110）のゲート耐圧が十分にあれば取り除いても良い。なお、上記では、ＮチャネルＭＯＳトランジスタM1（110）を用いる構成について説明したが、このＮチャネルＭＯＳトランジスタM1（110）に代えてＰチャネルＭＯＳトランジスタM1を用いる構成とすることもできる。
【００２４】
図１において、ＮチャネルＭＯＳトランジスタM1（110）のドレインおよびソースをそれぞれＯＮ／ＯＦＦ回路の第１および第２の出力端子とし、当該第１および第２の出力端子から出力される信号（ＮチャネルＭＯＳトランジスタM1（110）のドレイン電位およびソース電位）をVE11，VE21とする。
【００２５】
図２は、図１に示したＯＮ／ＯＦＦ回路の入出力電圧特性を示す図である。すなわち図２は、図１においてＯＮ／ＯＦＦ信号VEin（150）を変化させた場合のバイアス回路（図５のバイアス回路20を参照）を起動／停止するための信号VE11と主回路（図５の主回路10を参照）を起動／停止するための信号VE21の様子を示すものである。図１のＯＮ／ＯＦＦ回路では、ＯＮ／ＯＦＦ信号VEin（150）が増加し、ＮチャネルＭＯＳトランジスタM1（110）のドレイン電圧が増加するとドレイン電流と抵抗R1（111）の積で示される電圧（VDD1-VE11）が抵抗R1（111）の両端に発生する。またドレイン電流と抵抗R2（112）の積で示される電圧（VE21）が抵抗R2（112）の両端に発生する。よって抵抗R1（111）と抵抗R2（112）の値を調整することで信号VE11とVE21のVEin（150）に対する変化量を調整することができる。信号VE11，VE21と次段の回路の入力部（図示せず）のしきい値との関係を調整することで半導体装置の各構成回路におけるＯＮ／ＯＦＦのシーケンスを調整できるようにしている。
【００２６】
図３は、図１に示した本発明に係るＯＮ／ＯＦＦ回路の基本構成に対する実施例を示す図である。図３に示す実施例では、抵抗R1（111）と抵抗R2（112）の関係を、抵抗R1（111）の抵抗値＞抵抗R2（112）の抵抗値、となるよう調整している。そして、ＮチャネルＭＯＳトランジスタM1（110）のドレインから得られる信号VE11をそのゲートに受けるＰチャネルＭＯＳトランジスタM2（162）、および該トランジスタM2(162)のドレインに接続される抵抗164からなる第１のインバータ回路160、同じくＭＯＳトランジスタM2(162)のドレインに入力端子が接続される第２のインバータ(ＩＮＶ)回路からなる高圧側波形整形回路180、またＮチャネルＭＯＳトランジスタM1（110）のソースから得られる信号VE21をそのゲートに受けるＮチャネルＭＯＳトランジスタM3（172）、および該トランジスタM3(172)のドレインに接続される抵抗174からなる第３のインバータ回路170、同じくＭＯＳトランジスタM3(172)のドレインに入力端子が接続される第４のインバータ(ＩＮＶ)回路からなる低圧側波形整形回路190、を設けて、次段の回路の入力部（図示せず）に対してのしきい値の調整並びに波形整形を行ってそれぞれ次段の回路の入力部（図示せず）に入力する。ここで、第１のインバータ回路160および高圧側波形整形回路180が高圧側しきい値調整回路を構成し、第３のインバータ回路170および低圧側波形整形回路190が低圧側しきい
値調整回路を構成している。高圧側しきい値調整回路の出力信号VE12がＯＮ／ＯＦＦ回路の第１の出力信号となり、低圧側しきい値調整回路の出力VE22がＯＮ／ＯＦＦ回路の第２の出力信号となる。また、高圧側しきい値調整回路には電圧VDD1,VSS2が電源として供給され、低圧側しきい値調整回路には電圧VDD2,VSS1が電源として供給される。
【００２７】
なお、ＯＮ／ＯＦＦ信号VEin（150）がＨのときに各回路がイネーブルされる場合を考えると、ＯＮ／ＯＦＦ信号VEin（150）がＨであると出力信号VE12はＬ（＝VSS2）となるから、信号VE12を起動／停止信号として入力する回路はＬ（ロー）イネーブルとなる。一方、信号VE22はＨとなるから、信号VE22を起動／停止信号として入力する回路はＨイネーブルとなる。ＬイネーブルかＨイネーブルかを変えるには、高圧側しきい値調整回路については第１のインバータ回路160のみの構成とし、低圧側しきい値調整回路については第３のインバータ回路170のみの構成とすればよい。もしくは、第１のインバータ回路160および高圧側波形整形回路180にもう１段インバータ回路を接続したものを高圧側しきい値調整回路とし、第３のインバータ回路170および低圧側波形整形回路190にもう１段インバータ回路を接続したものを低圧側しきい値調整回路としてもよい。すなわち、高圧側しきい値調整回路もしくは低圧側しきい値調整回路は非反転のバッファ回路もしくはインバータの構成となる。上記において高圧系電源VDD1の電圧値（符号VDD1は電源名およびその電圧値に適用されている。VDD2,VSS1,VSS2についても同様である。）としては、例えば30Ｖ〜100Ｖの電圧値を採ることができ、さらには、30Ｖ以下もしくは100Ｖ以上であってもよい。またVSS2の電圧値としては、例えば、VDD1−3.3Ｖ、VDD1−5Ｖなどの電圧値を採ることができる。低圧系電源VDD2の電圧値は、高圧系電源VDD1の電圧値を超えることはないが、等しい場合はある。低圧系電源VDD2の電圧値の例としては、3.3Ｖ、5Ｖ、30Ｖ〜100Ｖなどを挙げることができるが、要は高圧系電源VDD1の電圧値以下ということである。また、VSS1の電圧値としては、グランド電圧を採ることができる。
【００２８】
図４は、図３に示した具体的な回路例の各部電圧特性を示す図である。なお、上記のようにＯＮ／ＯＦＦ信号VEin（150）のＬ／Ｈに対する信号VE12とVE22の変化が逆となるため、ヒステリシス動作をしていることが理解され易いように、VE12ではなく、VDD1-VE12がプロットしてある。この場合、図３のＯＮ／ＯＦＦ回路の出力信号VE12とVE22のVEinに対するしきい値VEin1とVEin2を、図４に示すように、VEin1＜VEin2に設定している。すなわち、第１のインバータ回路160を構成するＰチャネルＭＯＳトランジスタM2（162）のしきい値電圧および第３のインバータ回路170を構成するＮチャネルＭＯＳトランジスタM3（172）のしきい値電圧を図４の上部に示す関係となるよう設定し、高圧側波形整形回路の出力である信号VE12と低圧側波形整形回路の出力である信号VE22とについて図４の下部に示す関係となるようにする。こうすることで、信号VE12が入力されるバイアス回路（図５のバイアス回路20を参照）を、信号VE22が入力される主回路（図５の主回路10を参照）の起動前に起動させることができ、また停止時には、主回路（図５の主回路10を参照）が停止してからバイアス回路（図５のバイアス回路20を参照）を停止させることが可能となる。
【００２９】
また図３において、各ノードの保護のためのクランプ回路1(120)、クランプ回路2(130)、クランプ回路3(140)として、ツェナーダイオードZD1，ZD2，ZD3を用いたが、耐圧が十分の場合は取り除いても良い。さらに、第１のインバータ回路160を、ＰチャネルＭＯＳトランジスタM2（162）と該ＭＯＳトランジスタM2（162）に接続される抵抗164で構成しているが、上記抵抗164の代わりにＮチャネルＭＯＳトランジスタを接続してＣＭＯＳインバータの構成としてもよい。この場合、インバータのしきい値の調整としては、ＰチャネルＭＯＳトランジスタM2（162）とＮチャネルＭＯＳトランジスタのサイズの調整により行う。
【００３０】
また、第３のインバータ回路170を、ＮチャネルＭＯＳトランジスタM3（172）と該ＭＯ
ＳトランジスタM3（172）に接続される抵抗174で構成しているが、上記抵抗174の代わりにＰチャネルＭＯＳトランジスタを接続してＣＭＯＳインバータの構成としてもよい。この場合、インバータのしきい値の調整としては、ＮチャネルＭＯＳトランジスタM3（172）とＰチャネルＭＯＳトランジスタのサイズの調整により行う。
【００３１】
また上記では、ＮチャネルＭＯＳトランジスタM1（110）を用いる構成について説明したが、このＮチャネルＭＯＳトランジスタM1（110）に代えてＰチャネルＭＯＳトランジスタM1を用いる構成とすることもできる。これは、例えば電圧VDD1を基準電位（グランド電圧）とする負電源で駆動される半導体装置に適用されるものであり、ＮチャネルＭＯＳトランジスタM1（110）に代えてＰチャネルＭＯＳトランジスタM1を用いる以外は図３と同じ構成とすることができる。但し、ＯＮ／ＯＦＦ信号VEin（150）のＬ／Ｈは図３の場合と逆に考える必要がある。たとえば、図３におけるＯＮ／ＯＦＦ信号VEin（150）のＬからＨへの変化は、ＰチャネルＭＯＳトランジスタM1を用いる場合のＨからＬへの変化に対応する。
【００３２】
また、主回路10が高電位側、バイアス回路20が低電位側にある半導体装置では、図４に示すしきい値VEin1，VEin2の関係をVEin1＜VEin2として、信号VE12を主回路10に入力し、信号VE22をバイアス回路に入力すればよい。なお、信号VE12,VE22の負論理／正論理は、適宜インバータを挿入もしくは削除して調整する。
【産業上の利用可能性】
【００３３】
本発明の半導体装置は、コンバータやインバータなどの各種電源装置をはじめとして、アナログ回路を有する各種半導体装置に広く利用することができる。
【符号の説明】
【００３４】
10  主回路
20  バイアス回路
30  ＯＮ／ＯＦＦ回路
100   半導体装置
110   ＮチャネルＭＯＳトランジスタ(M1)
111   第１の抵抗(R1)
112   第２の抵抗(R2)
120   クランプ回路1(ZD1)
130   クランプ回路2(ZD2)
140   クランプ回路3(ZD3)
150   ＯＮ／ＯＦＦ信号
160   第１のインバータ回路
162   ＰチャネルＭＯＳトランジスタ(M2)
164   抵抗
170   第３のインバータ回路
172   ＮチャネルＭＯＳトランジスタ(M3)
174   抵抗
180   高圧側波形整形回路(第２のインバータ（INV）回路)
190   低圧側波形整形回路(第４のインバータ（INV）回路)
VDD1  高電圧系電源またはその電圧値
VDD2  低電圧系電源またはその電圧値
VE11  高圧側しきい値調整回路入力信号
VE12  ＯＮ／ＯＦＦ回路の第１の出力信号
VE21  低圧側しきい値調整回路入力信号
VE22  ＯＮ／ＯＦＦ回路の第２の出力信号
ZD1   ツェナーダイオード
ZD2   ツェナーダイオード
ZD3   ツェナーダイオード
【図１】
2011024063.tif 000003
【図２】
2011024063.tif 000004
【図３】
2011024063.tif 000005
【図４】
2011024063.tif 000006
【図５】
2011024063.tif 000007
【図６】
2011024063.tif 000008
【図７】
2011024063.tif 000009