(57)【要約】【課題】装置に固有な所望の情報を、新たな製造工程を増やさず容易に記録することができる半導体装置を提供する。【解決手段】第１面に複数の第１電極端子１１を備える第１装置１０と、第１面と向かい合う第２面に、複数の第２電極端子２１を備える第２装置２０と、複数の第１電極端子１１と複数の第２電極端子２１との間に配置され、情報を記録する記録部３０とを具備する。記録部３０は、複数の第１電極端子１１に含まれる第３電極端子１１ａと、複数の第２電極端子２１に含まれる第４電極端子２１ａとを電気的に接続する導通部３１と、複数の第１電極端子１１に含まれる第５電極端子１１ｂと、複数の第２電極端子２１に含まれる第６電極端子２１ｂとに接触し、第５電極端子１１ｂと第６電極端子２１ｂとの電気的な接続を阻害する高抵抗部３２とを備える。【選択図】図１
2011114161.tif 000002
【特許請求の範囲】
【請求項１】
第１面に複数の第１電極端子を備える第１装置と、
前記第１面と向かい合う第２面に、複数の第２電極端子を備える第２装置と、
前記複数の第１電極端子と前記複数の第２電極端子との間に配置され、情報を記録する記録部と
を具備し、
前記記録部は、
前記複数の第１電極端子に含まれる第３電極端子と、前記複数の第２電極端子に含まれる第４電極端子とを電気的に接続する導通部と、
前記複数の第１電極端子に含まれる第５電極端子と、前記複数の第２電極端子に含まれる第６電極端子とに接触し、前記第５電極端子と前記第６電極端子との電気的な接続を阻害する高抵抗部と
を備える
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記高抵抗部は、
前記第５電極端子と電気的に接続された第１金属部と、
前記第６電極端子と電気的に接続された第２金属部と
を含む
半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記第１金属部は、
表面に酸化された酸化部
を有し、
前記第１金属部と前記第２金属部とは前記酸化部を介して接触する
半導体装置。
【請求項４】
請求項１乃至３の何れか一項に記載の半導体装置であって、
前記第３電極端子及び前記第５電極端子、又は、前記第４電極端子及び前記第６電極端子は、同一の固定電位に接続される
半導体装置。
【請求項５】
請求項１乃至４の何れか一項に記載の半導体装置であって、
前記第１装置は、
複数の前記第３電極端子と、
複数の前記第５電極端子と
を備え、
前記第２装置は、
複数の前記第４電極端子と、
複数の前記第６電極端子と
を備え、
前記記録部は、
複数の前記第３電極端子と複数の前記第４電極端子とのうちから、対応する各１つずつを電気的に接続する複数の前記導通部と、
複数の前記第５電極端子と複数の前記第６電極端子とのうちから、対応する各１つずつと接触し、電気的な接続を阻害する複数の前記高抵抗部と
を備える
半導体装置。
【請求項６】
請求項５に記載の半導体装置であって、
前記導通部は、前記第１面及び前記第２面に対して円形の第１平面形状を有し、
前記高抵抗部は、前記第１面及び前記第２面に対して２つの円が重なった第２平面形状を有し、
複数の前記高抵抗部は、前記第１面及び前記第２面に対して、各々の前記第２平面形状を１つのドットとする図又は文字を形成する
半導体装置。
【請求項７】
請求項１乃至６の何れか一項に記載の半導体装置であって、
前記第１装置は半導体チップであり、
前記第２装置は基板である
半導体装置。
【請求項８】
第１装置の第１面に、内部回路と接続された複数の第１電極端子を形成するステップと、
前記複数の第１電極端子の各々に第１金属部を形成するステップと、
テスタと接続されたプローブが複数の前記第１金属部に接触するステップと、
前記テスタが、複数の前記第１金属部の中から記録する情報に応じて選択された、少なくとも１つ以上の第２金属部に対して、前記プローブを通じて高電圧・高電流を印加するステップと、
前記第１装置と、前記第１金属部及び前記少なくとも１つ以上の第２金属部に対応する複数の第３金属部を第２面に備える第２装置とを、前記第１面と前記第２面とで結合させるステップと
を具備する
半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法であって、
前記結合させるステップは、
前記複数の第１金属及び前記少なくとも１つ以上の第２金属と、前記複数の第３金属部との位置合わせを行うステップと、
接触させて加熱するステップと
を備える
半導体装置の製造方法。
【請求項１０】
請求項８又は９に記載の半導体装置の製造方法であって、
前記第１金属部を形成するステップは、
前記第１面に対してマトリクス状に前記第１金属を形成するステップ
を備え、
高電圧・高電流を印加するステップは、
前記少なくとも１つ以上の第２金属の各々を１つのドットとして、前記第１面に図又は文字を表すように選択するステップ
を備える
半導体装置の製造方法。
【請求項１１】
半導体装置にＸ線を照射するステップと、
Ｘ線で投影された前記半導体装置の平面から情報を取得するステップと
を具備し、
前記情報を取得するステップは、
２つの円が重なった平面形状を複数検出するステップと、
前記２つの円が重なった平面形状を１つのドットとする図又は文字を認識するステップと
を備える
半導体装置の判別方法。
【請求項１２】
請求項１１に記載の半導体装置の判別方法であって、
前記半導体装置は、
前記平面と平行な第１面に、複数の第１電極端子を有する第１装置と、
前記第１面と向かい合う第２面に、複数の第２電極端子を有する第２装置と、
前記複数の第１電極端子と前記複数の第２電極端子との間に配置され、前記情報を記録する記録部と
を具備し、
前記記録部は、
前記複数の第１電極端子に含まれる複数の第３電極端子と、前記複数の第２電極端子に含まれる複数の第４電極端子とのうちから、対応する各１つずつを電気的に接続する複数の導通部と、
前記複数の第１電極端子に含まれる複数の第５電極端子と、前記複数の第２電極端子に含まれる複数の第６電極端子とのうちから、対応する各１つずつと接触し、電気的な接続を阻害する複数の高抵抗部と
を備える
半導体装置の判別方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に装置固有の情報が記録された半導体装置、半導体装置の製造方法、及び半導体装置の判別方法に関する。
【背景技術】
【０００２】
用途に応じた機能を備える半導体装置は、必要となる様々な回路を組み合わせて作り込むことができる。また、半導体チップと基板とをボンディングワイヤで接続する半導体装置は、ボンディングワイヤで接続される端子を変えることで、異なる用途の半導体装置として扱うことができる（ボンディングオプション）。このように様々な用途に適合した半導体装置があるなかで、個々の半導体装置がどのようなものであるかを管理することは大変重要である。例えば、回路設計のリワーク・仕様変更が発生した半導体装置にその情報を記録し、そして、情報を電気的、光学的に判別することができれば、半導体装置は管理しやすくなる。
【０００３】
特許文献１には、半導体チップの情報の表示方法に関する技術が開示されている。この表示方法は、半導体チップを封止する工程の前に、半導体チップの表面に製造ロットや履歴を含む情報を付加することを特徴としている。このような表示方法は、バーコード化された製造ロットや履歴を含む情報が半導体チップの表面に付加されているため、封止された半導体装置を開封すれば所望の情報が得られるというものである。
【０００４】
特許文献２には、半導体チップの生産工場や生産時期などの履歴を判別できる半導体装置に関する技術が開示されている。この半導体装置は、履歴を判別する所定の判別マーク表示手段を半導体チップに具備している。判別マーク表示手段は、レーザ光線を照射することによって切断されるヒューズと、ヒューズの電極となるパッドと、ヒューズとパッドとを接続する配線とを備える。このような半導体装置は、レーザ照射により切断されたヒューズと、切断されてないヒューズとによる２進数のコードによって、半導体チップの履歴情報やグレード情報が記録できるというものである。
【０００５】
特許文献３には、バージョン数などが判別できる半導体集積回路に関する技術が開示されている。この半導体集積回路は、本来の機能を有する信号端子の他に、Ｎ個のダミー端子を具備している。各ダミー端子は、バージョン数などに応じてバンプを設けるか否かが設定される。そして、各バンプの有無によって表される２進数の値は、バージョン数などを表すことになる。このような半導体集積回路は、バンプ有無を電気的伝導によって読み出すことで、バージョン数などの情報を判別することができるというものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−１９６５７５号公報
【特許文献２】特開平８−７８２９７号公報
【特許文献３】特開２００６−３１９２８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半導体装置は、装置を判別できる情報が記録されていることが好ましい。例えば、半導体装置の検査時に不具合が判明した場合には、半導体装置に固有のロット番号、電気特性、あるいは検査結果などが必要となる。ここで、半導体装置に固有なそれらの情報は、製造コストをアップさせるような新たな工程を増やさずに記録されることが好ましく、また、読み取りも容易であることが好ましい。
【０００８】
特許文献１に記載の技術では、バーコードを印刷したり、テープを貼付したりする工程が必要となるため、製造工程が増加し、製造上のコストアップが考えられる。また、情報を半導体装置から得るためには開封処理が必要であり、開封するとその半導体装置は使用できなくなる問題もある。
【０００９】
特許文献２に記載の技術では、ヒューズを回路に設けるためには半導体チップの面積が増大してしまうこと、ヒューズとして必要なレイヤー（配線層）が必要となること、及び、情報を記録させるためのヒューズを切断するレーザ加工工程が必要であることなどから、製造上のコストアップが考えられる。また、ヒューズカットが概ねウェハの検査工程に属するため、検査工程が終了した後では、データの書き込みができない問題もある。
【００１０】
特許文献３に記載の技術では、情報が半田バンプの有無によって記録されるため、半田バンプを搭載する工程に使用するマスクによって情報が固定化されてしまう。そのため、バージョン、メーカー名、生産工場といった情報は記録できるが、検査結果によって得られるグレード情報や電気特性などのウェハ内で個々に異なる情報を記録することはできない。また、特許文献３に記載の技術では、ロット番号情報を入れる場合、ロット毎にマスクの製作が必要となり、コストアップが避けられない問題もある。
【課題を解決するための手段】
【００１１】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
本発明の半導体装置（１）は、第１面に複数の第１電極端子（１１）を備える第１装置（１０）と、第１面と向かい合う第２面に、複数の第２電極端子（２１）を備える第２装置（２０）と、複数の第１電極端子（１１）と複数の第２電極端子（２１）との間に配置され、情報を記録する記録部（３０）とを具備する。記録部（３０）は、複数の第１電極端子（１１）に含まれる第３電極端子（１１ａ）と、複数の第２電極端子（２１）に含まれる第４電極端子（２１ａ）とを電気的に接続する導通部（３１）と、複数の第１電極端子（１１）に含まれる第５電極端子（１１ｂ）と、複数の第２電極端子（２１）に含まれる第６電極端子（２１ｂ）とに接触し、第５電極端子（１１ｂ）と第６電極端子（２１ｂ）との電気的な接続を阻害する高抵抗部（３２）とを備える。
【００１３】
本発明の半導体装置（１）の製造方法は、第１装置（１０）の第１面に、内部回路と接続された複数の第１電極端子（１１）を形成するステップと、複数の第１電極端子（１１）の各々に第１金属部（１２）を形成するステップと、テスタと接続されたプローブ（１００）が複数の第１金属部（１２）に接触するステップと、テスタが複数の第１金属部（１２）の中から記録する情報に応じて選択された、少なくとも１つ以上の第２金属部（１２ｂ）に対して、プローブ（１００）を通じて高電圧・高電流を印加するステップと、第１装置（１０）と、第１金属部（１２）及び少なくとも１つ以上の第２金属部（１２ｂ）に対応する複数の第３金属部（２２）を第２面に備える第２装置（２０）とを、第１面と第２面とで結合させるステップとを具備する。
【００１４】
本発明の半導体装置（１）の判別方法は、半導体装置（１）にＸ線を照射するステップと、Ｘ線で投影された半導体装置（１）の平面から情報を取得するステップとを具備する。情報を取得するステップは、２つの円が重なった平面形状を複数検出するステップと、２つの円が重なった平面形状を１つのドットとする図又は文字を認識するステップとを備える。
【発明の効果】
【００１５】
本発明の半導体装置は、装置に固有な所望の情報を、新たな製造工程を増やさず容易に記録することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の第１の実施の形態の半導体装置１を示す模式図である。
【図２Ａ】図２Ａは、所望の情報を記録するために、半導体チップ１０の電極端子１１に形成された任意の半田バンプ１２（１２ｂ）を示す図である。
【図２Ｂ】図２Ｂは、プロービング中の半田バンプ１２ｂを示す図である。
【図２Ｃ】図２Ｃは、プロービング後の半田バンプ１２ｂを示す図である。
【図３】図３は、半導体チップ１０と基板２０とが結合する前の状態を示す模式図である。
【図４】図４は、導体装置１に記録された所望の情報を、外部の導通検出回路５０が判別する場合を示した図である。
【図５】図５は、半導体装置１に記録された所望の情報を、半導体チップ１０内部に備えられた導通検出回路５０が判別する場合を示した図である。
【図６】図６は、本発明の第２の実施の形態の半導体装置１における、半導体チップ１０の部分平面図である。
【図７】図７は、本発明の第２の実施の形態の半導体装置１をＸ線で投影したとき、投影された半導体チップ１０の平面の模式図である。
【発明を実施するための形態】
【００１７】
以下、添付図面を参照して本発明の実施の形態による半導体装置、半導体装置の製造方法及び半導体装置の判別方法を説明する。
【００１８】
（第１の実施の形態）
本発明の第１の実施の形態を説明する。図１は、本発明の第１の実施の形態の半導体装置１を示す模式図である。図１を参照すると、半導体装置１は、半導体チップ１０と、基板２０と、記録部３０とを具備する。
【００１９】
半導体チップ１０は、複数の電極端子１１と、回路（図示略）とを備える。複数の電極端子１１は、所望の情報の記録及び読み出しのために配置された電極端子であり、回路と基板２０とを電気的に接続できるように、半導体チップ１０の表面に配置されている。複数の電極端子１１は、少なくとも１つ以上の電極端子１１ａと、少なくとも１つ以上の電極端子１１ｂとを含む。電極端子１１ａ及び電極端子１１ｂの数及び配置は、半導体装１に記録する情報に応じて複数の電極端子１１から選択される。図１では、半導体チップ１０が、電極端子１１ａを４つ含み、電極端子１１ｂを１つ含むものとして説明する。回路は、所望の情報の記録及び読み出しを可能にするように設計されている。回路は、固定電位を提供する回路や検査用回路（図示略）が例示される。従って、複数の電極端子１１は、所望の情報の記録及び読み出しを可能にするため、半導体チップ１０内部の同一の固定電位、又は半導体チップ１０内部の検査用回路に接続される。尚、半導体チップ１０は、通常の動作として各種機能を実現するための回路（図示略）と、その回路に接続される複数の電極端子（図示略）を更に備えている。
【００２０】
基板２０は、半導体チップ１０が搭載される基板であり、半導体チップ１０と外部装置とを電気的に接続する。基板２０は複数の端子２１を備える。複数の電極端子２１は、所望の情報の記録及び読み出しのために、電極端子１１に対応して、電極端子１１と向かい合う基板２０の表面に配置された電極端子である。複数の電極端子２１は、所望の情報の記録及び読み出しを可能にするため、基板２０内部の同一の固定電位、又は基板２０外部の検査用回路（図示略）が接続する端子に接続される。複数の電極端子２１は、少なくとも１つ以上の電極端子２１ａと、少なくとも１つ以上の電極端子２１ｂとを含む。電極端子２１ａ及び電極端子２１ｂの数及び配置は、電極端子１１ａ及び電極端子１１ｂの数と配置に対応している。図１では、基板２０が、電極端子２１ａを４つ含み、電極端子２１ｂを１つ含むものとして説明する。
【００２１】
記録部３０は、複数の電極端子１１と複数の電極端子２１との間に配置され、所望の情報を記録する。記録部３０は、導通部３１と、高抵抗部３２とを備える。導通部３１は、複数の電極端子１１ａと、複数の電極端子２１ａとのうちから、対応する各１つずつを電気的に接続する。
【００２２】
高抵抗部３２は、電極端子１１ｂと電極端子２１ｂと接触し、電極端子１１ｂと電極端子２１ｂとの電気的な接続を阻害する。高抵抗部３２は、半田バンプ１２ｂと予備半田２２ｂとを含む。半田バンプ１２ｂは、電極端子１１ｂと電気的に接続され、表面に酸化された酸化部１３を有する。予備半田２２ｂは、電極端子２１ｂと電気的に接続された予備半田である。半田バンプ１２ｂと予備半田２２ｂとは酸化部１３を介して接触する。高抵抗部３２は、酸化部１３が導通しにくいため電極端子１１ｂと電極端子２１ｂとの電気的な接続を阻害することができる。尚、電気的な接続を阻害するとは、抵抗が無限大の絶縁状態と、導通部３１と比較して相対的に高抵抗である状態とのどちらの状態でもよい。
【００２３】
本発明の半導体装置１は、装置固有な所望の情報を記録する記録部３０として、電気的に接続された複数の導通部３１と、電気的に導通しにくい高抵抗部３２とを備える。複数の導通部３１は、全て「０」又は全て「１」となる２値化した情報を記録することができ、高抵抗部３２は、導通部３１と異なる「０」又は「１」の情報を記録することができる。導通部３１のみでは全て「０」又は全て「１」となる情報しか記録できないが、電気的に導通しにくい高抵抗部３２を備えることで、本発明の半導体装置１はより多くの情報を２値化して記録することが可能となる。記録する情報としては、例えば、チップ動作に必要な鍵情報（正しい鍵情報でないとチップが動作しない）や、チップの製造履歴、性能情報（製造ロット、スピード特性、電気的特性など）や、チップ動作設定（情報内容によってチップ内部回路の活性／非活性を切り替える）や、メモリデータとして顧客から要求された情報などが挙げられる。尚、本発明の半導体装置１は、電極端子１１、電極端子２１、導通部３１、及び高抵抗部３２の数を図１に示す数に限定するものではない。従って、記録部３０は、複数の高抵抗部３２を備えていてもよい。その場合、複数の高抵抗部３２の各々は、複数の電極端子１１ｂと複数の電極端子２１ｂとのうちで対応する各１つずつと接触し、電気的な接続を阻害する。
【００２４】
本発明の第１の実施の形態による半導体装置１の製造方法を説明する。図２Ａは、所望の情報を記録するために、半導体チップ１０の電極端子１１に形成された任意の半田バンプ１２（１２ｂ）を示す図である。図２Ｂは、プロービング中の半田バンプ１２ｂを示す図である。図２Ｃは、プロービング後の半田バンプ１２ｂを示す図である。
【００２５】
半導体チップ１０の形成（図２Ａ）：
半導体チップ１０の表面に、内部回路と接続された複数の電極端子１１が形成される。次に、複数の電極端子１１の各々に、半田バンプ１２が形成される。尚、半導体チップ１０の通常の動作として各種機能を実現するための回路と、その回路に接続される複数の電極端子も同時に形成されている。
【００２６】
所望の情報を半導体チップ１０に記録する（図２Ｂ、図２Ｃ）：
複数の半田バンプ１２が形成された半導体チップ１０は、検査工程において、テスタ（図示略）及びプローブ１００を用いて電気特性の検査が行われる。半導体チップ１０には、このとき得られた検査結果及びその他の情報が、装置に固有の所望の情報として記録される。詳細には、テスタと接続されたプローブ１００は、半導体チップ１０の動作テストに必要な全ての半田バンプ１２に接触している。テスタは、プローブ１００に接触している複数の半田バンプ１２の中から記録する情報に応じて選択された、少なくとも１つ以上の半田バンプ１２ｂに対して、プローブ１００を通じて高電圧・高電流を印加する。半田バンプ１２ｂは、プローブ１００による放電や発熱によって表面が酸化される（図２Ｂ）。
【００２７】
プローブ１００は半田バンプ１２ｂから離れる。半田バンプ１２ｂの表面には、酸化部１３が形成される（図２Ｃ）。
【００２８】
図３は、半導体チップ１０と基板２０とが結合する前の状態を示す模式図である。図３を参照すると、半導体チップ１０は、表面（平面）に回路と基板２０とを電気的に接続するための複数の端子１１と、複数の半田バンプ１２とを備える。複数の半田バンプ１２は、表面が酸化された酸化部１３を有する半田バンプ１２ｂを含む。基板２０は、半導体チップ１０と電気的に接続するための複数の端子２１と、複数の予備半田２２とを備える。複数の予備半田２２には、半田バンプ１２ｂに対応する予備半田２２ｂが含まれる。
【００２９】
半導体チップ１０と、複数の半田バンプ１２に対応する複数の予備半田２２を備える基板２０とは結合する。詳細には、複数の半田バンプ１２（半田バンプ１２ｂを含む）と、対応する複数の予備半田２２（予備半田２２ｂを含む）とは、各々対応するように位置合わせが行われる。そして、複数の半田バンプ１２と、対応する複数の予備半田２２は接触し、加熱されて溶融する。
【００３０】
半導体チップ１０の半田バンプ１２と、基板２０の予備半田２２とは溶融し、導通部３１となる。しかし、半導体チップ１０の半田バンプ１２と基板２０の予備半田２２とは、そのどちらか、もしくはその両方に溶融を阻害するものが生じていると溶融不良が発生してしまう。従って、半田バンプ１２ｂは、表面の酸化部１３が原因となり、溶融不良を発生する。こうして形成された半田バンプ１２ｂと予備半田２２ｂとは電気的な導通部とならず、高抵抗部３２となる（図１参照）。
【００３１】
このようにして、本発明の第１の実施の形態の半導体装置１には、正常に溶融して形成された導通部３１と、溶融不良を生じた高抵抗部３２とが形成される。これら導通部３１及び高抵抗部３２によって、半導体装置１には、電気的に正常に接続されたか否かを「０」又は「１」とする２値化された情報が記録されたことになる。
【００３２】
本発明の第１の実施の形態による半導体装置１の判別方法を説明する。本発明の半導体装置１に記録された所望の情報は、外部の検査用回路がアクセスして判別することも、半導体装置１の内部の検査用回路が判別することもできる。図４は、半導体装置１に記録された所望の情報を、外部の導通検出回路５０が判別する場合を示した図である。図４を参照すると、半導体装置１は、半導体チップ１０と基板２０と記録部３０とを具備している。ここでは、半導体チップ１０の複数の電極端子１１ａ及び電極端子１１ｂは、回路の内部の同一の固定電位に接続されている。基板２０の複数の電極端子２１ａ及び電極端子２１ｂは、外部の導通検出回路５０に接続されている。導通検出回路５０は、基板２０の複数の電極端子２１ａ及び電極端子２１ｂと電気的に接続し、各電極端子２１ａ、２１ｂを介して電気信号を取得する。つまり、導通検出回路５０は、複数の導通部３１と、高抵抗部３２とに基づいて、電位測定及び電位判定し、記録された所望の情報を２値化された情報として取得することができる。
【００３３】
図５は、半導体装置１に記録された所望の情報を、半導体チップ１０内部に備えられた導通検出回路５０が判別する場合を示した図である。図５を参照すると、図４と同様に、半導体装置１は半導体チップ１０と基板２０と記録部３０を具備している。ここでは、半導体チップ１０の複数の電極端子１１ａ及び電極端子１１ｂは、回路の内部の導通検出回路５０に接続されている。基板２０の複数の電極端子２１ａ及び電極端子２１ｂは、同一の固定電位に接続されている。導通検出回路５０は、半導体チップ１０の複数の電極端子１１ａ及び電極端子１１ｂと接続し、各電極端子１１ａ、１１ｂを介して電気信号を取得する。つまり、導通検出回路５０は、複数の導通部３１と、高抵抗部３２とに基づいて、電位測定及び電位判定し、記録された所望の情報を２値化された情報として取得することができる。このようにして、本発明の第１の実施の形態の半導体装置１に記録された所望の情報は、導通検出回路５０によって読み出される。
【００３４】
以上のように、本発明の第１の実施の形態による半導体装置１は、装置に固有な所望の情報を、製造工程を増やすことなく半導体チップ１０に記録することができる。特に、本発明の半導体装置１は、所望の情報を記録する工程が、半導体チップ１０の検査工程にて行うことができるため、個別の検査結果やロット情報など頻繁に変わる情報をも記録することができる。即ち、本発明の半導体装置１は、装置１つ１つに異なるデータを容易に記録できる効果を奏する。また、本発明の半導体装置１は、記録された情報が半導体装置１を開封すると失われてしまうため、特に半導体装置１の機能を司る情報を記録させた場合でも、第３者による解析を困難にさせる効果も奏する。
【００３５】
（第２の実施の形態）
本発明の第２の実施の形態を説明する。本発明の第２の実施の形態では、半導体チップ１０が備える複数の半田バンプ１２及び複数の半田バンプ１２ｂの配置を詳細に説明する。
【００３６】
図６は、本発明の第２の実施の形態の半導体装置１における、半導体チップ１０の部分平面図である。図６では、複数の半田バンプを備える半導体チップ１０の表面が示されている。図６を参照すると、半導体チップ１０は、複数の半田バンプ１２と、複数の半田バンプ１５とを備える。複数の半田バンプ１５は、半導体チップ１０の通常の動作のための回路（図示略）に接続される通常の半田バンプである。
【００３７】
複数の半田バンプ１２は、第１の実施の形態と同様に、所望の情報の記録及び読み出すための半田バンプであり、領域１７においてマトリクス状に配置されている。複数の半田バンプ１２は、領域１８に、酸化部１３（図示略）を有する複数の半田バンプ１２ｂを含む。複数の半田バンプ１２ｂは、マトリクス上に配置された複数の半田バンプ１２に基づいて、複数の半田バンプ１２ｂの各々を１つのドットとして図又は文字（ビットマップ絵）を平面上に表すように配置されている。図６では、複数の半田バンプ１２ｂは、領域１８において十字を表すように配置されている。
【００３８】
本発明の第２の実施の形態による半導体装置１の製造方法を説明する。第２の実施の形態による半導体装置１の製造方法は、第１の実施の形態と同様であるため、図２Ａ〜図２
Ｃ、及び図６を参照して説明する。
【００３９】
半導体チップ１０の形成（図２Ａ、図６）：
半導体チップ１０の表面に、内部回路と接続された、所望の情報を記録するための複数の電極端子１１が形成される。複数の電極端子１１は、半導体チップ１０の表面でマトリクス状に形成される。次に、複数の電極端子１１の各々に、半田バンプ１２が形成される。つまり、複数の半田バンプ１２も、半導体チップ１０の表面でマトリクス状に形成される。尚、半導体チップ１０の通常の動作として各種機能を実現するための回路と、その回路に接続される複数の電極端子１５も同時に形成されている。
【００４０】
所望の情報を半導体チップ１０に記録する（図２Ｂ、図２Ｃ、図６）：
複数の半田バンプ１２が形成された半導体チップ１０は、検査工程において、テスタ（図示略）及びプローブ１００を用いて電気特性の検査が行われる。半導体チップ１０には、このとき得られた検査結果及びその他の情報が、装置に固有の所望の情報として記録される。詳細には、テスタと接続されたプローブ１００は、半導体チップ１０の動作テストに必要な全ての半田バンプ１２に接触している。少なくとも１つ以上の半田バンプ１２ｂが、各半田バンプ１２ｂを１つのドットとして所望の情報に応じた図又は文字を平面上に表すように選択される。テスタは、記録する情報に応じて選択された少なくとも１つ以上の半田バンプ１２ｂに対して、プローブ１００を通じて高電圧・高電流を印加する。半田バンプ１２ｂは、プローブ１００による放電や発熱によって表面が酸化される（図２Ｂ）。
【００４１】
プローブ１００は半田バンプ１２ｂから離れる。半田バンプ１２ｂの表面には、酸化部１３が形成される（図２Ｃ、図６）。その後、半導体チップ１０と基板２０とが結合され、半導体装置１となる。半導体チップ１０と基板２０とが結合する工程は、第１の実施の形態と同様であるため省略する。このように製造された本発明の第２の実施の形態による半導体装置１は、導通部３１が半導体装置の平面に対して（平面視した場合）円形の平面形状を有し、高抵抗部３２が平面に対して（平面視した場合）２つの円が重なった平面形状を有する。従って、このように製造された半導体装置１には、複数の高抵抗部３２によって、２つの円が重なった平面形状を１つのドットとする図又は文字が形成されている。
【００４２】
本発明の第２の実施の形態による半導体装置１の判別方法を説明する。本発明の第２の実施の形態の半導体装置１に記録された所望の情報は、第１の実施の形態と同様に検査用の導通検出回路５０によって判別することができる。更に、本発明の第２の実施の形態の半導体装置１に記録された所望の情報は、Ｘ線の投影によって判別することもできる。導通検出回路５０が判別する方法は第１の実施の形態と同様であるため、ここではＸ線検査によって判別する方法を説明する。
【００４３】
まず、半導体装置１にＸ線が照射される。Ｘ線で投影された半導体装置１の平面から、２つの円が重なった平面形状が複数検出される。そして、２つの円が重なった平面形状を１つのドットとする図又は文字が認識される。この結果、本発明の半導体装置１に記録された所望の情報が取得される。
【００４４】
図７は、本発明の第２の実施の形態の半導体装置１をＸ線で投影したとき、投影された半導体チップ１０の平面の模式図である。図７を参照すると、半導体装置１をＸ線で投影すると、半導体チップ１０の平面には複数の導通部３５と、複数の導通部３１と、複数の高抵抗部３２とが観察される。複数の導通部３５の各々は、半導体チップ１０の半田バンプ１５と、基板２０の予備半田とが溶融して結合したものであり、一つの球体状を形成している。従って、各導通部３５は、Ｘ線で投影すると円形の平面形状を有するものとして識別される。
【００４５】
複数の導通部３１の各々は、半導体チップ１０の半田バンプ１２と、基板２０の予備半田２２とが溶融して結合したものであり、一つの球体状を形成している。従って、各導通部３１は、Ｘ線で投影すると平面に対して、円形の平面形状を有するものとして識別される。
【００４６】
一方、高抵抗部３２は、酸化された半田バンプ１２ｂによって溶融不良となった部位である。高抵抗部３２は、半田バンプ１２ｂが溶融できずに予備半田２２ｂとぶつかり、球体状の接続状態とならない特徴がある。従って、Ｘ線で投影すると、高抵抗部３２は半田バンプ１２ｂ及び予備半田２２ｂによって、２つの円が重なった平面形状として識別される。このとき、複数の高抵抗部３２によって平面上に表された図又は文字により、記録された所望の情報が取得される。このようにして、本発明の第２の実施の形態の半導体装置１は、Ｘ線の投影により、ビットマップ絵として記録された所望の情報が読み出される。
【００４７】
本発明の第２の実施の形態の半導体装置１は、マトリクス状に配置された半田バンプ１２を備える半導体チップ１０が、基板２０に搭載されたものである。但し、半導体チップ１０には、酸化され溶融不良となる半田バンプ１２ｂがビットマップ絵を形成するように配置されている。半田バンプ１２ｂに基づく高抵抗部３２の各々は、Ｘ線で投影すると２重円として識別されるため、複数の高抵抗部３２全体で形成されたビットマップ絵として記録された所望の情報が取得される。従って、本発明の第２の実施の形態の半導体装置１は、第１の実施の形態と同様に、電気的な情報によって固有の所望の情報を読み出せる他に、更に、Ｘ線の投影によって半導体チップ１０に記録された情報を読み出すことができる。このように、本発明の第２の実施の形態の半導体装置１は、商標やＸ線でのみ判別可能な偽造防止のための絵などを情報として記録することが可能である。
【００４８】
本発明の第１及び第２の実施の形態において、半導体装置１が備える半田バンプ１２は、Ｃｕピラーバンプや、金バンプであってもよい。また、本発明の半導体装置１は、半導体チップ１０が封止された半導体パッケージと、プリント配線基板とに適用することもできる。即ち、半導体チップ１０上の半田バンプ１２ではなく、基板２０に配置されるＢＧＡボールを用いて、所望の情報を記録することもできる。尚、以上説明した本発明の各実施の形態は、矛盾のない範囲で組み合わせることが可能である。
【符号の説明】
【００４９】
１      半導体装置
１０    半導体チップ
１１    電極端子
１１ａ  電極端子
１１ｂ  電極端子
１２    半田バンプ
１２ｂ  半田バンプ
１３    酸化部
１５    半田バンプ
１７    領域
１８    領域
２０    基板
２１    電極端子
２２    予備半田
２２ｂ  予備半田
３０    記録部
３１    導通部
３２    高抵抗部
３５    導通部
５０    導通検出回路
１００  プローブ
【図１】
2011114161.tif 000003
【図２Ａ】
2011114161.tif 000004
【図２Ｂ】
2011114161.tif 000005
【図２Ｃ】
2011114161.tif 000006
【図３】
2011114161.tif 000007
【図４】
2011114161.tif 000008
【図５】
2011114161.tif 000009
【図６】
2011114161.tif 000010
【図７】
2011114161.tif 000011