(57)【要約】      （修正有）【課題】導体の亀裂、基板のクラック、絶縁膜の破壊等を生じ難い高信頼度・高品質の回路基板及び電子デバイスを提供する。【解決手段】基板１と、導体３とを含んでおり、導体３は、金属または合金でなり、基板１に設けられ、少なくとも基板１と対面する領域に、等軸晶３１の領域を有する。この構造によれば、基板１と対面する領域で、導体３の等軸晶組織による等方性が得られるため、導体３の亀裂、絶縁膜の破壊及び基板１のクラックなどの発生が抑制される。【選択図】図２
2011114317.tif 000002
【特許請求の範囲】
【請求項１】
基板と、導体とを含む回路基板であって、
前記導体は、金属または合金でなり、前記基板に設けられ、少なくとも前記基板と対面する領域に、等軸晶領域を有する、
回路基板。
【請求項２】
請求項１に記載された回路基板であって、
前記導体は、少なくとも基板と対面する領域に、等軸晶領域と柱状晶領域とを有し、等軸晶領域が柱状晶領域よりも大きい、
回路基板。
【請求項３】
請求項１又は２に記載された回路基板であって、
前記基板は、孔を有しており、
前記導体は、前記孔の内部に充填され、少なくとも前記孔の内面と対面する領域に、等軸晶領域を有する、
回路基板。
【請求項４】
請求項１乃至３の何れかに記載された回路基板であって、
前記導体は、Bi、GaまたはInの少なくとも一種を含む、
回路基板。
【請求項５】
回路基板を含む電子デバイスであって、
前記回路基板は、請求項１乃至４の何れかに記載されたものを含む、
電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及び電子デバイスに関する。
【背景技術】
【０００２】
電子デバイスの例としては、例えば、各種スケールの集積回路、各種半導体素子もしくはそのチップ等を挙げることができる。
【０００３】
この種の電子デバイスにおいては、これまで、回路基板上に半導体チップを平面的に配置し、その間を配線で接続する方法がとられてきた。しかし、この方法では、実装面積が半導体チップの数とともに増加するとともに、配線長も増加してしまうので、電子デバイスの小型大容量化、高性能化及び低消費電力化を実現することが困難である。微細化技術が極限まで進んだ現状では、半導体チップの微細化、小型化をとおして、大容量化、高性能化及び低消費電力化を実現することは、限界に来ている。
【０００４】
そこで、半導体チップを積層し、チップ間を貫通電極で接続するいわゆるTSV方式に係る三次元配置の電子デバイスの開発が進められている。
【０００５】
三次元配置の電子デバイスを実現する代表的な技術は、めっき技術の適用によって、貫通電極を形成する方法である。しかし、めっき技術は工程数が多く、平面配置に比べて、コスト高になる。しかも、めっき膜の内部に空洞などを生じ易い。これらは、従来の平面配置から三次元配置への移行を妨げる大きな障害となる
めっき技術に代わるものとして、特許文献１は、微細空間を持つシリコン基板を、真空圧に減圧した真空チャンバー内で溶融金属槽に挿入し、シリコン基板が溶融金属とほぼ同じ温度に達した後、真空チャンバー内を例えば大気圧以上に加圧して、溶融金属を微細空間に充填する技術を開示している。
【０００６】
この技術によれば、高アスペクト比の微細空間に対しても金属充填が可能となり、鬆（す）などの空隙の生じない金属充填を行なうことができ、また、貫通電極のための貫通した微細空間に金属充填を行なう場合は、空隙のない良好な貫通電極を作成しえるとされている。
【０００７】
しかし、特許文献１に開示された技術に限らず、溶融金属充填方式に一般的に通有する問題として、貫通電極に亀裂が入ったり、貫通孔の内壁面と貫通電極の外周面との間に設けられた絶縁膜が、貫通電極によって部分的に破壊されてしまったり、或いは、更に進んで貫通電極の周りのシリコン基板にクラックが発生したりする現象が見られた。
【０００８】
上述した問題は、貫通電極を形成する場合に限らない。三次元配置を実現するに当たって、多数の回路基板を積層してゆく場合にも、回路基板相互間を接続するターミナルなどにおいて、同様に生じることがある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−１５８１９１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の課題は、導体の亀裂、基板のクラック、絶縁膜の破壊等を生じ難い高信頼度・高品質の回路基板及び電子デバイスを提供することである。
【課題を解決するための手段】
【００１１】
上述した課題を解決するため、本発明に係る回路基板は、基板と、導体とを含む。前記導体は、金属または合金でなり、前記基板に設けられ、少なくとも前記基板と対面する領域に、等軸晶領域を有する。
【００１２】
上述したように、本発明では、導体は、金属または合金でなり、少なくとも基板と対面する領域に、等軸晶領域を有するから、等軸晶組織による等方性が得られる。このため、導体の亀裂、絶縁膜の破壊及び基板のクラックなどの発生が抑制される。
【００１３】
導体は、少なくとも基板と対面する領域において等軸晶領域の占める面積的割合が、柱状晶領域の占める面積的割合よりも大きいことが好ましい。このような関係があれば、少なくとも基板と対面する領域において、等軸晶の持つ等方性がより支配的となり、電極亀裂、絶縁膜破壊及び基板クラックなどの発生を、より効果的に抑制しえる。
【００１４】
導体は、一つの形態として、平面状の形態をとることができる。このような導体の代表例は、基板の一面上に予め定められたパターンを持つ配線であり、基板の一面上にマスクフレーム等によって囲まれた微細空間を形成し、この微細空間を鋳型として、その内部に溶融金属を充填し、凝固させることによって実現することができる。
【００１５】
導体の別の形態として、貫通電極、非貫通電極などで代表されるものがある。この場合は、基板は、貫通孔又は非貫通孔等を有しており、導体は、前記孔の内面に付着され、少なくとも前記孔の内面と接する領域に、等軸晶領域を有する。このような導体は、基板に設けられた孔を鋳型として、その内部に溶融金属を充填し、凝固させることによって実現することができる。
【００１６】
基板が、導体や半導体などである場合には、孔の内壁面に絶縁膜を付着させる。前記導体は、前記絶縁膜によって囲まれた孔の内部に形成される。
【００１７】
更に、前記孔の内壁面に導体膜を形成し、前記導体を、前記導体膜によって囲まれた孔の内部に形成してもよい。
【００１８】
本発明に係る電子デバイスは、基本的には、上述した回路基板の複数枚を積層した三次元配置を有する。もっとも、一枚の回路基板であっても、例えば、半導体回路要素などの電子回路要素が既に形成されている場合には、電子デバイスと観念できることもある。
【００１９】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る回路基板の一例を概略的に示す断面図である。
【図２】図１に示した回路基板の等軸晶組織を模式的に拡大して示す図である。
【図３】図１及び図２に示した回路基板の製造工程を示す図である。
【図４】図３に示した工程の後の工程を示す図である。
【図５】柱状晶組織が支配的な回路基板を模式的に示す断面図である。
【図６】図５に示した回路基板の問題点を模式的に示す図である。
【図７】本発明に係る回路基板のSEM像である。
【図８】比較例たる回路基板のSEM像である。
【図９】本発明に係る回路基板の別の実施形態を概略的に示す断面図である。
【図１０】本発明に係る回路基板の更に別の実施形態を概略的に示す断面図である。
【図１１】本発明に係る回路基板の更に別の実施形態を概略的に示す断面図である。
【図１２】本発明に係る回路基板の製造工程を示す図である。
【図１３】図１２に示した工程の後の工程を示す図である。
【図１４】図１３に示した工程の後の工程を示す図である。
【図１５】本発明に係る多層回路基板の分解図である。
【図１６】図１５に示した多層回路基板の完成状態を示す図である。
【図１７】本発明に係る電子デバイスの一例を示す図である。
【発明を実施するための形態】
【００２１】
１．回路基板
図１を参照すると、導体３は、金属または合金でなり、基板１の一面からその厚み方向に延びる微細空間３０の内部に充填されている。導体３の一端側は、微細空間３０の底部を閉じる底部層２の表面と向き合っている。底部層２は、導体であってもよいし、絶縁体であってもよいし、半導体であってもよい。この明細書では、底部層２は、薄膜導体であるとして説明する。
【００２２】
図１には、簡単な構成の回路基板が示されているのみであるが、実際には、回路基板の種類に応じた機能、及び、構造を満たすべく、より複雑な構造がとられる。回路基板は、ウエハであってもよいし、ウエハから切り出されたチップであってもよい。更に、単板であってよいし、複数枚を積層した積層体であってもよい。
【００２３】
基板１は、一定の耐熱性を有するものであれば、金属、合金、金属酸化物、セラミックス、ガラス、プラスチックもしくはそれらの複合材、又は、それらの積層体の別を問わず、広く用いることができる。基板１の物性、構造などは、対象とするデバイスの種類によって異なる。例えば、半導体デバイスの場合には、Ｓｉ、ＳｉC又はSOI等が用いられる。受動電子回路デバイスの場合には、誘電体、磁性体又はそれらの複合体の形態をとることがある。MRAM （Magnetoresistive Random Access Memory）、MEMS （Micro Electro Mechanical Systems）、光デバイス、太陽電池、または、ＥＬディスプレイ、液晶ディスプレイもしくはプラズマディスプレイなどの平面状ディスプレイを実現する場合も、その要求に沿った物性及び構造を持つウエハが用いられる。基板１が半導体基板である場合は、半導体回路要素が既に形成されていてもよい。
【００２４】
底部層２は、基板１の一面上に設けられている。基板1が半導体ウエハであって、半導体回路要素が既に形成されている場合は、底部層２は、この半導体回路要素の電極となることがある。この場合、底部層２は、要求される機能に応じて、種々の平面パターンをとる。底部層２の周りは、必要に応じ、絶縁膜によって埋められていてもよい。底部層２は、公知の材料、例えばCuを主成分とする金属材料によって構成される。必要に応じて、Ｚn（亜鉛）、Al（アルミニウム）又はＴi（チタン)などを含有していてもよい。この底部層２は、CVD法やスパッタ法等の薄膜形成技術によって形成することができる。
【００２５】
実施形態は、導体３が、１つの底部層２に対して１つだけ備えられている場合を例示しているが、これに限定する趣旨ではない。１つの底部層２に対して複数の導体３を備えていてもよい。導体３によって満たされた微細空間３０は、一般には、貫通孔、非貫通孔（盲孔）又はビア・ホールと称される。この微細空間３０は、限定するものではないが、例えば、孔径６０μm以下である。
【００２６】
導体３は、溶融加工金属で構成されており、図２に拡大して示すように、基板１と対面する領域に、等軸晶３１の領域を有する。等軸晶３１の領域は、導体３の全体に分布していてもよいし、基板１と対面する導体３の外周領域に部分的または全面的に分布していてもよい。等軸晶３１の領域を有する導体３によれば、導体３の亀裂、基板１のクラック、絶縁膜の破壊等を生じ難い高信頼度、高品質の回路基板が得られる。
【００２７】
その理由は、溶融加工金属のマクロ組織論により、次のように説明することができる。即ち、溶融加工によって導体３を形成する場合、図３に示すように、基板１に設けられた孔状の微細空間３０を鋳型として、図４に図示するように、その内部に溶融金属Ｍを充填し、凝固させる。このとき、溶融金属Ｍが凝固したときに生じる結晶粒の一般的な形態として、チル層、柱状晶及び等軸晶の３つの組織領域を想定することができる。柱状晶は、熱流方向に平行に整列し、伸長した結晶帯である。等軸晶は均一な等軸結晶の領域であって、その特性は、等方的である。等軸晶の結晶粒径はチル層の結晶粒径よりも小さい。
【００２８】
この場合、溶融金属Mが凝固して得られる導体３の材質特性を決定づけるもっとも重要な因子は、柱状晶帯と等軸晶領域との相対的な割合である。図５に図示するように、凝固して得られた導体３に、等軸晶領域が存在せず、柱状晶３２及びチル層３３だけの場合は、溶融金属中の固溶性不純物及び非固溶性不純物は、柱状晶３２の組織がぶつかりあう領域に集まって、著しい偏析を生じる。しかも、柱状晶３２は、もともと、大きく粒成長するものである。このため、結晶粒界３４が、容易に亀裂の伝播経路となり、図６に模式的に示すように、導体３の亀裂、基板１のクラックなどを招く。微細空間３０の内面に絶縁膜を有する場合（後述する）は、柱状晶組織の大きな粒成長によって、絶縁膜が破壊されることもある。
【００２９】
これに対して、等軸晶組織は、等方的で粒径自体も小さいから、柱状晶の場合と異なって、偏析を生じにくい。本発明では、導体３は、少なくとも基板１と対面する領域に、等軸晶３１の領域を有するから、等軸晶組織による等方性が得られる。このため、導体亀裂、絶縁膜破壊及び基板クラックなどの発生が抑制される。
【００３０】
導体３は、少なくとも基板１と対面する外周面の領域において、等軸晶領域の占める面積的割合が、柱状晶領域の占める面積的割合よりも大きいことが好ましい。このような関係があれば、少なくとも基板１と対面する領域において、等軸晶の持つ等方性が、より支配的となり、導体亀裂、絶縁膜破壊及び基板クラックなどの発生を、より効果的に抑制しえる。
【００３１】
等軸晶組織を発達させるためには、柱状晶の成長を抑制する必要があり、これは、等軸晶を核生成するのに都合のよい条件を助長することによって達成することができる。その必要条件は、柱状晶が成長するのを妨げる障害物として、溶融金属中に結晶の網目構造を作ることである。その手段として、次の２つの方法が知られている。
（ａ）溶融加工条件を制御し、接種剤を用いる。
（ｂ）機械的振動または超音波振動を与えて、動的な結晶微細化を誘発する。
【００３２】
本発明では、上記方法（ａ）、（ｂ）の何れかを適用してもよいし、両者を併用してもよい。方法（ａ）を選択した場合、接種剤としては、負の体積変化率を持つガリウム（Ｇａ）またはビスマス（Ｂｉ）を用いることが有効であることが分かった。このほか、インジウム（In）を用いることもできる。溶融金属は、この種導体の形成によく用いられている金属元素を用いることができる。例えばＳｎ、Cu、Ag、Ａｌ又はＡｕ等である。これらの金属と接種剤との組成比の好ましい値は、選択された金属の種類及び溶融加工プロセスにおける温度、圧力等によって変動するので、経験的、実験的に定めることが好ましい。もっとも、等軸晶は、必ずしも溶融加工プロセスによって形成しなければならないものではない。利用できる他の手段があれば、それを利用することができる。
【００３３】
溶融加工プロセスによって導体３を形成する場合は、限定するものではないが、粒径１μｍ以下で、内部に２００ｎｍ以下の結晶構造を有するコンポジット構造の球状粒子を用いることができる。コンポジット構造とは、微粒子の集合体であって、その内部の個々の微粒子が点在物或いは空隙などにより相互に隔離された構造をいう。球状粒子の内部に含まれる微粒子は、単結晶であってもよいし、多結晶であってもよい。更に、アモルファスを含んでいてもよい。
【００３４】
図７は、本発明に係る回路基板のSEM像、図８は本発明を適用しない比較例たる回路基板のSEM像であり、何れも、基板１に穿孔された微細空間３０の内部に、導体３が充填されている。図７及び図８において、導体３は、その主成分が同じであり、ただ、図７では、接種剤として、ビスマス（Ｂｉ）を含んでいるのに対し、図８ではビスマス（Ｂｉ）を含んでいない点で異なる。ビスマス（Ｂｉ）の代わりに、ガリウム（Ｇａ）やインジウム（In）を用いることができることは前述したとおりである。
【００３５】
図７を、図８と対比してみると明らかなように、図８の回路基板では、導体３が柱状晶を示す長い結晶を多く有しているのに対し、図７の本発明に係る回路基板では、導体３は、等軸晶を示す微細な結晶を有している。図７の有する等軸晶組織によれば、図８の柱状晶組織で問題となる導体亀裂、絶縁膜破壊及び基板クラックなどの発生が抑制される。
【００３６】
図９は、本発明に係る回路基板の別の実施形態を示す図である。図において、図１に現れた構成部分と対応する構成部分については、同一の参照符号を付し、重複説明は省略する。この実施形態の特徴は、接合膜となる下地層４が、微細空間３０の内部において、導体３の外周面のほぼ全面に接合していることである。下地層４は、スパッタなどの薄膜形成技術によって形成される。
【００３７】
図９に示した実施形態でも、導体３は、金属または合金でなり、少なくとも下地層４と対面する外周領域に、等軸晶領域を有する。従って、柱状晶組織の粒成長によって、導体３、下地層４又は基板１に亀裂やクラックが発生する、という問題を回避することができる。
【００３８】
また、溶融加工プロセスによって導体３を形成する場合、導体３及び下地層４を構成する金属成分として、金属間化合物を生成しえる金属材料を選択的に使用し、両者３、４を金属間化合物により強固に接合することもできる。
【００３９】
次に、半導体基板を用いた回路基板について説明する。Ｓｉ、ＳｉC又はSOI等の半導体基板を用いて、三次元配置の電子デバイスを実現するには、半導体基板（又はチップ）を積層し、基板間を貫通電極で接続する必要がある。その場合に、貫通電極は、半導体基板から電気的に絶縁する必要がある。
【００４０】
図１０は、このような三次元配置の電子デバイスを実現するのに好適な回路基板の一例を示している。図１０を参照すると、半導体でなる基板１に設けられた微細空間３０の内側面の全面に、絶縁膜５が付着されており、絶縁膜５によって囲まれた微細空間３０の内側に、導体３が配置されている。絶縁膜５は、通常は、高分子絶縁膜として形成される。
【００４１】
図１０に示した実施形態では、導体３は、少なくとも下地層４と対面する外周領域に、等軸晶領域を有する。従って、柱状晶組織の粒成長によって、絶縁膜５に亀裂やクラックが発生する、という問題を回避することができる。
【００４２】
図１１は三次元配置の半導体デバイスを実現するのに好適な回路基板の別の実施形態を示している。図１１を参照すると、半導体でなる基板１に設けられた微細空間３０の内側面の全面に、絶縁膜５が付着されており、絶縁膜５の内側面に、下地層４が付着されている。そして、下地層４によって囲まれた空間内に、導体３が配置されている。
【００４３】
図１１に示した実施形態の場合も、導体３は、少なくとも下地層４及び絶縁膜５と対面する外周領域に、等軸晶領域を有するので、柱状晶組織の粒成長によって、下地層４、絶縁膜５に亀裂やクラックが発生する、という問題を回避することができる。
【００４４】
図１２は、本発明に係る回路基板の更に別の実施形態を示している。この実施形態では、基板１の一面上に、パターン化された配線用の導体３が設けられている。導体３は、基板１の一面上に付着された下地層４の上に付着されており、少なくとも下地層４と対面する下面側に、等軸晶領域を有する。
【００４５】
図１２に示した導体３は、図１３に示すように、基板１の一面上に形成されたマスクフレーム３７等によって囲まれた微細空間３０を鋳型として、図１４に図示するように、微細空間３０の内部に溶融金属Mを充填し、凝固させることによって実現することができる。
【００４６】
図１２〜図１４に示した実施形態においても、導体３は、基板１の一面上に付着された下地層４と対面する下面側に、等軸晶領域を有するから、柱状晶組織の粒成長によって導体３や下地層４に亀裂やクラックが発生する、という問題を回避することができる。
【００４７】
２．多層回路基板
本発明は、更に、多層回路基板にも適用できる。図１５及び図１６に図示された多層回路基板は、任意数の回路基板Ａ１〜Ａ６を、順次に積層した構造となっている。そのうちの少なくとも１層は、薄膜導体でなる底部層２、導体３及び下地層４を含む構造を採用する。底部層２は、基板１の一面に所定のパターンで設けられた平面状の導体膜であり、導体３は、基板１の厚み方向に設けられた微細空間内に充填されている。
実施形態では、底部層２は、回路基板Ａ１〜Ａ６のそれぞれの一面に形成されている。また、底部層２のいくつかは、隣接する複数の導体３にまたがって配置されている。
【００４８】
上述した多層回路基板において、底部層２又は導体３に本発明が適用される。これにより、上述した本発明による作用効果が得られる。
【００４９】
回路基板Ａ１〜Ａ６は、積層界面において接合されている。図では、導体３は、回路基板Ａ１〜Ａ６の間において、全て連なっているが、回路構成によっては連ならない場合もあり得る。
【００５０】
最外側の回路基板Ａ１、Ａ６には、バンプ（取出電極）６０〜６９が設けられる。バンプ６０〜６９に関しては、図１２〜図１４で説明した回路基板の構造を適用することができる。
【００５１】
図１５及び図１６に示した多層積層構造は、複雑な三次元回路を有する回路基板を実現するのに適している。もっとも、それ自体で、電子デバイスとし評価しえることもある。例えば、回路基板Ａ１〜Ａ６の少なくとも１つに、半導体回路要素が形成されている場合には、多層回路基板と称するよりも、むしろに、電子デバイスと呼ぶのに相応しい。
【００５２】
更に、回路基板Ａ１〜Ａ６を積層した状態で、微細空間３０を積層体に穿孔し、その後に導体３を回路基板Ａ１〜Ａ６の全体に形成してもよい。
【００５３】
３．電子デバイス
本発明に係る電子デバイスには、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、MOS FET、CMOS  FET、メモリーセル、ＦＣ(Field  Complementary)のチップ、もしくは、それらの集積回路部品（ＩＣ）、各種スケールのＬＳＩ、MRAM （Magnetoresistive Random Access Memory）、MEMS （Micro Electro Mechanical Systems）、光デバイス、光デバイス、太陽電池、または、ＥＬディスプレイ、液晶ディスプレイもしくはプラズマディスプレイなど、凡そ、電子回路を機能要素とするほとんどのものが含まれ得る。
【００５４】
特に、本発明に係る回路基板をインターポーザとして用いた集積回路ＬＳＩが、その代表例として、好適である。もっとも、第１及び第２の集積回LSI1、LSI2についても、本発明の適用は可能である。本発明において、集積回路ＬＳＩと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路ＶＬＳＩ、ＵＬＳＩ等の全てを含む。
【００５５】
図１７を参照すると、本発明に係る回路基板を利用した第１のインターポーザＩｎＴ１の一面上に、回路機能部としての第１の集積回路ＬＳＩ１が実装されており、第１の集積回路ＬＳＩ１の一面上に、本発明に係る基板を利用した第２のインターポーザＩｎＴ２が実装されており、第２のインターポーザＩｎＴ２の一面上に、第２の集積回路ＬＳＩ２が実装されている。第１及び第２のインターポーザＩｎＴ１、ＩｎＴ２の数、内部配線、厚み、形状などは任意である。第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２も同様である。
【００５６】
第１の集積回路ＬＳＩ１から上部の第２の集積回路ＬＳＩ２への信号は、バンプと呼ばれる接続部分を通して第２のインターポーズＩｎＴ２に伝達される。第２のインターポーズＩｎＴ２の内部では、内部の配線である底部層２、下地層４及び導体３を通じて、目的のバンプ６５〜６９まで伝達し、バンプ６５〜６９を通じて、第２の集積回路ＬＳＩ２に信号を伝える。下部の第１の集積回路ＬＳＩ１への信号伝達も同様に行うことができる。
【００５７】
図１７に示したように、本発明に係る回路基板を、第１及び第２のインターポーザＩｎＴ１、ＩｎＴ２とし、これに第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２を重ねて一つのチップとして動作させることにより、ＩＴ機器の心臓となる電子回路の超小型実装と、第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２間の高速信号伝送を実現することができる。
【００５８】
しかも、第２のインターポーザＩｎＴ２は、第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２を重ねた層間に配置し、高密度・高速の信号伝達を可能にする。
【００５９】
また、集積回路の内部クロックは、最近のＣＰＵでは数ＧＨｚと高速であるのに対し、チップの外との信号伝達クロックは数百ＭＨｚであることから、配線遅延が大きな問題となっているが、本発明に係る回路基板を、第１及び第２のインターポーザＩｎＴ１、ＩｎＴ２として用いることにより、配線長を最小化し、配線遅延に起因する問題を解決することができる。
【００６０】
更に、外部に信号を出すためのバッファ回路での遅れと、駆動のための消費電力も無視できないが、本発明に係る基板を、第１及び第２のインターポーザＩｎＴ１、ＩｎＴ２として用いることにより、消費電力も低減することができる。
【００６１】
図１７では、本発明に係る回路基板を、第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２から独立するものとして構成してあるが、第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２の内部構造、特に、そのローカル配線部に本発明を適用することもできる。また、能動回路素子に限らず、受動回路素子の内部配線構造にも適用が可能である。
【００６２】
更に、図１７では、第１及び第２のインターポーザＩｎＴ１、ＩｎＴ２の貫通電極部分に本発明が適用されているが、第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２との接続部分となるバンプ６５〜６９、及び、底部層２についても、図１で説明した構造を適用することができる。
【００６３】
以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形形態及び説明されない他の適用技術分野を想到しえることは自明である。
【符号の説明】
【００６４】
１                基板
２                底部層
３                導体
４                下地層
【図４】
2011114317.tif 000003
【図１３】
2011114317.tif 000004
【図１４】
2011114317.tif 000005
【図１】
2011114317.tif 000006
【図２】
2011114317.tif 000007
【図３】
2011114317.tif 000008
【図５】
2011114317.tif 000009
【図６】
2011114317.tif 000010
【図７】
2011114317.tif 000011
【図８】
2011114317.tif 000012
【図９】
2011114317.tif 000013
【図１０】
2011114317.tif 000014
【図１１】
2011114317.tif 000015
【図１２】
2011114317.tif 000016
【図１５】
2011114317.tif 000017
【図１６】
2011114317.tif 000018
【図１７】
2011114317.tif 000019
【手続補正書】
【提出日】平成22年3月4日(2010.3.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、導体とを含む回路基板であって、
前記導体は、金属または合金の溶融凝固体でなり、前記基板に設けられ、少なくとも前記基板と対面する領域に、等軸晶領域を有し、前記溶融凝固体中に、接種剤たるビスマス（Ｂｉ）及びガリウム（Ｇａ）が含まれている、
回路基板。
【請求項２】
請求項１に記載された回路基板であって、
前記導体は、少なくとも基板と対面する領域に、等軸晶領域と柱状晶領域とを有し、等軸晶領域が柱状晶領域よりも大きい、
回路基板。
【請求項３】
請求項１又は２に記載された回路基板であって、
前記基板は、孔を有しており、
前記導体は、前記孔の内部に充填され、少なくとも前記孔の内面と対面する領域に、等軸晶領域を有する、
回路基板。
【請求項４】
請求項１乃至３の何れかに記載された回路基板であって、
前記導体は、Ｉｎを含む、
回路基板。
【請求項５】
回路基板を含む電子デバイスであって、
前記回路基板は、請求項１乃至４の何れかに記載されたものを含む、
電子デバイス。
【手続補正書】
【提出日】平成22年3月9日(2010.3.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、導体とを含む回路基板であって、
前記導体は、金属または合金の溶融凝固体でなり、前記基板に設けられ、少なくとも前記基板と対面する領域に、等軸晶領域を有し、前記溶融凝固体中に、接種剤たるビスマス（Ｂｉ）及びガリウム（Ｇａ）が含まれている、
回路基板。
【請求項２】
請求項１に記載された回路基板であって、
前記基板は、孔を有しており、
前記導体は、前記孔の内部に充填され、少なくとも前記孔の内面と対面する領域に、等軸晶領域を有する、
回路基板。
【請求項３】
請求項１又は２に記載された回路基板であって、
前記導体は、Ｉｎを含む、
回路基板。
【請求項４】
回路基板を含む電子デバイスであって、
前記回路基板は、請求項１乃至３の何れかに記載されたものを含む、
電子デバイス。