(57)【要約】【課題】裏面入射型アバランシェフォトダイオードアレイにおいて、外側のアバランシェフォトダイオード素子の増倍層にかかる電界を緩和することにより、ＡＰＤ素子の出力を均一化することを目的とする。【解決手段】半導体基板２の光入射部は薄板化されている。裏面入射型ＡＰＤアレイ１の光入射側の反対側の半導体基板２中には、その周辺部にアノード取出層２２が形成され、その光入射部にＡＰＤ素子２１が複数個形成されていて、ＡＰＤアレイ２０を構成している。各ＡＰＤ素子２１は、カソード層２１１、および増倍層２１２、２１２１を有していて、カソード層２１１と増倍層２１２、２１２１との間の界面でｐｎ接合を形成している。外側のＡＰＤ素子２１の増倍層２１２１は、複数のアイランドを含む微細パターンにより電界緩和層２１２１として構成されている。【選択図】図１
2011211070.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも光入射部が薄板化された半導体基板と、
前記光入射部の周辺部の前記半導体基板中に形成されたアノード取出層と、
前記光入射部の光入射側とは反対側の前記半導体基板中に形成されたカソード層と、このカソード層と接してｐｎ接合を構成するように前記光入射部の前記半導体基板中に形成された増倍層とで構成されたアバランシェフォトダイオード素子と、
前記アバランシェフォトダイオード素子を前記半導体基板中に複数個形成して構成されたアバランシェフォトダイオードアレイ
を備え、
外側の前記アバランシェフォトダイオード素子の前記増倍層における単位体積当たりの不純物濃度を、内側の前記アバランシェフォトダイオード素子の前記増倍層における単位体積当たりの不純物濃度よりも小さくし、外側の前記アバランシェフォトダイオード素子の前記増倍層を電界緩和層として構成したことを特徴とする裏面入射型アバランシェフォトダイオードアレイ。
【請求項２】
外側の前記アバランシェフォトダイオード素子の前記増倍層は、複数のアイランドを含む微細パターンにより前記電界緩和層として構成したことを特徴とする請求項１記載の裏面入射型アバランシェフォトダイオードアレイ。
【請求項３】
外側の前記アバランシェフォトダイオード素子の前記増倍層は、不純物を、前記内側の前記アバランシェフォトダイオード素子の前記増倍層よりも低濃度に添加して前記電界緩和層として構成したことを特徴とする請求項１記載の裏面入射型アバランシェフォトダイオードアレイ。
【請求項４】
外側の前記アバランシェフォトダイオード素子の前記増倍層は、不純物を、内側の前記アバランシェフォトダイオード素子の前記増倍層の深さより浅く添加して前記電界緩和層として構成したことを特徴とする請求項１記載の裏面入射型アバランシェフォトダイオードアレイ。
【請求項５】
前記半導体基板は、前記光入射部およびその周辺部が薄板化されており、
光入射部とは反対側にはサポート基板が貼り合わされていることを特徴とする請求項１ないし４のいずれか１項記載の裏面入射型アバランシェフォトダイオードアレイ。
【請求項６】
少なくとも光入射部が薄板化された半導体基板と、前記光入射部の周辺部の前記半導体基板中に形成されたアノード取出層と、前記光入射部の光入射側とは反対側の前記半導体基板中に形成された複数のカソード層とを備える裏面入射型アバランシェフォトダイオードアレイを製造する方法において、
前記光入射部の領域において、前記光入射側とは反対側から前記複数のカソード層とは反対導電型の不純物を添加する第一工程と、
熱処理することにより、前記入射部の不純物添加領域をカソード層とｐｎ接合を構成する増倍層として機能させ、アバランシェフォトダイオード素子を形成する第二工程と、
を備え、
外側の前記アバランシェフォトダイオード素子の前記増倍層の不純物添加領域は、複数のアイランドを含む微細パターンとされていることを特徴とする裏面入射型アバランシェフォトダイオードアレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体素子、特に裏面入射型アバランシェフォトダイオードアレイ（以下、「ＡＰＤアレイ」という）に関する。
【背景技術】
【０００２】
光半導体素子として、半導体基板の一方面側に複数のフォトダイオードを形成し、他方面を光入射面とした裏面入射型ＡＰＤが知られている（例えば、特許文献１参照）。
【０００３】
また、表面入射型ＡＰＤ（半導体基板の表裏面の間に逆バイアスを印加するもの）において、電界が集中する領域の増倍層の不純物濃度を他の領域の増倍層の不純物濃度より小さくして、電界集中を妨げ、増倍率を均一にすることも知られている（例えば、特許文献２）。
【０００４】
また、ＡＰＤにおいて、光電変換層の真下に増倍層を分散配置させ、増倍層が配置された領域ではＡＰＤとして、配置されていない領域ではＰＩＮ−ＰＤとして機能させることも知られている（例えば、特許文献３参照）。
【０００５】
特許文献１の裏面入射型ＡＰＤを図８に従って説明する。この裏面入射型ＡＰＤは、Ｓｉから形成されている支持基板１０１と、ｐ−型のＳｉから形成されている半導体基板１０２とを備えている。半導体基板１０２中の光入射側とは反対側には、例えばＡｓまたはＰをドーピングしたｎ＋型不純物領域１０３が形成され、その不純物領域１０３の光入射側には、これに接してｐ型不純物領域１０４（増倍層）が形成され、更にそこから離れて周囲を取り囲んで例えばＢをドーピングしたＰ＋型不純物領域１０５が形成されている。半導体基板１０２の光入射側とは反対側表面には、アノード電極１１１、カソード電極１１２が形成されている。支持基板１０１の一部分は除去されて、開口部が形成され、開口部を光入射面としている。
【０００６】
ところで、図８に示されている従来の裏面入射型ＡＰＤは、高速応答性を考慮していないため、半導体基板１０２は厚いものとなっている。このため、ｐ型不純物領域１０４（増倍層）の周辺部へ電界が集中することはなく、ｐ型不純物領域１０４（増倍層）の面内でのユニフォーミティがばらつくという問題は発生しなかった。
【０００７】
ところが、現在、このような裏面入射型ＡＰＤにおいては、１ＧＨｚ以上の高速応答性、小型化等が要望されている。この高速応答性を実現するためには、半導体基板を薄板化する必要があり、また、配線容量を小さくするためには、回路基板へバンプ接続する必要があることから、裏面入射型ＡＰＤの光入射側と反対側の半導体基板中にカソード層、アノード取出層を形成する必要がある。
【特許文献１】特開平７−２４０５３４号公報
【特許文献２】特開昭６０−１７８６７３号公報
【特許文献３】特開平７−７４３８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
このように半導体基板を薄板化し、光入射側と反対側の半導体基板中にカソード層、アノード取出層を形成した裏面入射型ＡＰＤは、アノード取出層と増倍層との距離が近くなるため、半導体基板の延在方向に逆バイアスを印加すると、半導体基板の延在方向にかかる電界の影響力により、増倍層の周辺部に電界が集中し、増倍層の面内での増倍率が増倍層の周辺部のみで強くなってしまい、増倍層の面内でのユニフォーミティがばらついてしまう。
【０００９】
そこで、本発明は、光入射側と反対側の半導体基板中にＡＰＤ素子を複数個形成してＡＰＤアレイを構成し、外側のＡＰＤ素子の増倍層における単位体積当たりの不純物濃度を、内側のＡＰＤ素子の増倍層における単位体積当たりの不純物濃度よりも小さくし、外側のＡＰＤ素子の増倍層を電界緩和層として形成することにより、外側のＡＰＤ素子の増倍層にかかる電界を緩和し、上記課題を解決することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の裏面入射型ＡＰＤアレイは、少なくとも光入射部が薄板化された半導体基板と、光入射部の周辺部の半導体基板中に形成されたアノード取出層と、光入射部の光入射側とは反対側の半導体基板中に形成されたカソード層と、このカソード層と接してｐｎ接合を構成するように光入射部の半導体基板中に形成された増倍層とで構成されたアバランシェフォトダイオード素子と、前記アバランシェフォトダイオード素子を半導体基板中に複数個形成して構成されたアバランシェフォトダイオードアレイを備え、外側のアバランシェフォトダイオード素子の増倍層における単位体積当たりの不純物濃度を、内側のアバランシェフォトダイオード素子の増倍層における単位体積当たりの不純物濃度よりも小さくし、外側のアバランシェフォトダイオード素子の増倍層を電界緩和層として構成したことを特徴とする。
【００１１】
外側のアバランシェフォトダイオード素子の増倍層は、複数のアイランドを含む微細パターンにより電界緩和層として構成することができる。
【００１２】
また、外側のアバランシェフォトダイオード素子の増倍層は、不純物を、内側のアバランシェフォトダイオード素子の増倍層よりも低濃度に添加して電界緩和層として構成することができる。
【００１３】
また、外側のアバランシェフォトダイオード素子の前記増倍層は、不純物を、内側のアバランシェフォトダイオード素子の増倍層の深さより浅く添加して電界緩和層として構成することができる。
【００１４】
半導体基板を薄板化するにあたっては、半導体基板は、光入射部およびその周辺部が薄板化し、光入射部とは反対側にはサポート基板を貼り合わせてもよい。
【００１５】
更に、本発明の裏面入射型ＡＰＤアレイは、少なくとも光入射部が薄板化された半導体基板と、光入射部の周辺部の半導体基板中に形成されたアノード取出層と、光入射部の光入射側とは反対側の半導体基板中に形成された複数のカソード層とを備える裏面入射型アバランシェフォトダイオードアレイを製造する方法において、光入射部の領域において、光入射側とは反対側から複数のカソード層とは反対導電型の不純物を添加する第一工程と、熱処理することにより、入射部の不純物添加領域をカソード層とｐｎ接合を構成する増倍層として機能させ、アバランシェフォトダイオード素子を形成する第二工程と、を備え、外側の前記アバランシェフォトダイオード素子の増倍層の不純物添加領域は、複数のアイランドを含む微細パターンとすることにより製造することができる。
【発明の効果】
【００１６】
本発明は、半導体基板が薄板化された裏面入射型ＡＰＤアレイにおいて、外側のＡＰＤ素子の増倍層を微細パターン化したり、外側のＡＰＤ素子の増倍層の不純物自体の濃度を低濃度化したり、外側のＡＰＤ素子の増倍層を浅くしたりして、外側のＡＰＤ素子の増倍層における単位体積当たりの不純物濃度を、内側のＡＰＤ素子の増倍層における単位体積当たりの不純物濃度より小さくしたので、外側のＡＰＤ素子の増倍層のみに電界が集中することがなくなり、図２に示すように、各ＡＰＤ素子１５の出力を均一化することができる。
【００１７】
これにより、ＡＰＤアレイの増倍層全体の面内でのユニフォーミティのばらつきがなくなり、裏面入射型ＡＰＤアレイ全体の増倍率が低下することを防止でき、また、過剰雑音、ダーク成分を低減することができる。
【００１８】
また、外側のＡＰＤ素子の増倍層のみに電界が集中することがなくなり、周囲の感度が異常高感度とならないので、必要とされる内側のＡＰＤ素子が高い増倍率まで使用できるようになり、高感度の裏面入射型ＡＰＤアレイとして、距離センサなどへの用途に利用可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態に係る裏面入射型ＡＰＤアレイの断面図である。
【図２】本発明の第１の実施形態に係る裏面入射型ＡＰＤアレイの各ＡＰＤ素子の出力を表す図である。
【図３】図１に示す裏面入射型ＡＰＤアレイのＡＰＤ素子が電界緩和層を有していない場合の裏面入射型ＡＰＤアレイの断面図と各ＡＰＤ素子の出力を表す図である。
【図４】図１に示した裏面入射型ＡＰＤアレイの製造工程を示す断面図である。
【図５】本発明の第２の実施形態に係る裏面入射型ＡＰＤアレイの断面図である。
【図６】本発明の第３の実施形態に係る裏面入射型ＡＰＤアレイの断面図である。
【図７】本発明の半導体基板全体を薄型化した実施形態に係る裏面入射型ＡＰＤアレイの断面図である。
【図８】従来の技術（特許文献１）に係る裏面入射型ＡＰＤアレイの断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明に係る裏面入射型ＡＰＤアレイ１の好適な実施形態について、図１〜７を参照しながら詳細に説明する。なお、同一要素には同一符号を付し、重複する説明を省略する。
【００２１】
図１は、本発明の第１の実施形態に係る裏面入射型ＡＰＤアレイ１の断面図である。図１に示すように、裏面入射型ＡＰＤアレイ１は、半導体基板２とアキュムレーション層３と酸化膜４、５を備えている。半導体基板２の光入射部は、半導体基板２が除去されて薄板化され、例えば、１０μｍ〜３０μｍの厚みとされている。薄板化された部分の周辺部は、光入射部を囲むように突出する外枠部６が形成されていて、裏面入射型ＡＰＤアレイ１の機械的強度を保っている。
【００２２】
裏面入射型ＡＰＤアレイ１の光入射側とは反対側の半導体基板２中には、その周辺部にアノード取出層２２が形成され、その光入射部にＡＰＤ素子２１が複数個形成されていて、ＡＰＤアレイ２０を構成している。各ＡＰＤ素子２１は、カソード層２１１、および増倍層２１２、２１２１を有していて、カソード層２１１と増倍層２１２、２１２１との間の界面でｐｎ接合を形成している。外側のＡＰＤ素子２１の増倍層２１２１は、電界緩和層２１２１として構成されている。アノード取出層２２はアキュムレータ層３に電気的に接続されていて、カソード層２１１、アノード取出層２２の下部はメタル電極１１を介してバンプ１４に電気的に接続されている。ここで、バンプ１４は、半田でもよいし、金やＩｎでもよい。
【００２３】
半導体基板２は、ｐ型のＳｉ、例えば、不純物濃度の低いｐ−型のＳｉから形成されている。アキュムレーション層３は、半導体基板２よりも不純物濃度の高いｐ＋型のＳｉから形成されていて、例えば０．２μｍの厚さを有している。また、酸化膜４，５は、例えばＳｉＯ２から形成されている。
【００２４】
カソード層２１１は、ｎ型のＳｉ、ここでは不純物濃度の高いｎ＋型のＳｉから形成されていて、例えば１μｍの深さを有している。また、増倍層２１２、２１２１は、ｐ型のＳｉから形成されていて、例えば４μｍの深さを有している。ｎ型カソード層２１１とｐ型増倍層２１２，２１２１とは、界面でｐｎ接合を形成している。アノード取出層２２はｐ型のＳｉから形成されていて、例えば１５μｍの深さを有している。
【００２５】
図１の実施形態では、アノード取出層２２に近接している外側のＡＰＤ素子２１の増倍層２１２１、および、それに隣接する外側のＡＰＤ素子２１の一部の増倍層２１２１は、複数のアイランドを含む微細パターンにより電界緩和層２１２１として構成されている。これにより、外側のＡＰＤ素子２１の増倍層２１２１（電界緩和層２１２１）における単位体積当たりの不純物濃度は、内側のＡＰＤ素子２１の増倍層２１２における単位体積当たりの不純物濃度より小さくなっている。
【００２６】
この複数のアイランドは、均一の大きさで形成してもいいし、異なる大きさで形成してもよい。また、複数のアイランドを異なる大きさで形成する場合は、外側のＡＰＤ素子２１の増倍層２１２１の外側周辺部から内側にかけてアイランドの大きさが徐々に大きくなるように（数μｍ以上、例えば、１０μｍ、２０μｍ）アイランドを形成してもよい。アイランドの大きさを外側周辺部から内側にかけて徐々に大きくすると、単位体積当たりの不純物濃度が外側から徐々に変化することになり、電界が周囲外側から徐々に変化することによって、増倍領域の均一エリア/面積を拡大する効果がある。アイランドの数、サイズの大きさ、サイズを均一にするか否かは適宜決めればよい。また、アノード取出層２２に近接している外側のＡＰＤ素子２１の増倍層２１２１のみを複数のアイランドを含む微細パターンにより電界緩和層２１２１として構成してもよいし、増倍層２１２１を電界緩和層２１２１とする外側のＡＰＤ素子２１の数も適宜決めればよい。
【００２７】
また、図１の第１の実施形態において、ＡＰＤ素子２１の間にｐ型チャンネル分離層２１３を形成してもよい。このｐ型チャンネル分離層２１３は、例えば深さ０．５μｍを有している。
【００２８】
これにより、半導体基板２の延在方向に逆バイアスを印加すると、電界緩和層２１２１を備えていないＡＰＤ素子２１の場合は、外側のＡＰＤ素子２１の増倍層２１２のみに電界が集中し、外側のＡＰＤ素子２１の出力は増大するが（図３参照）、外側のＡＰＤ素子２１の増倍層２１２１を、複数のアイランドを含む微細パターンにより電界緩和層２１２１として構成した場合は、外側のＡＰＤ素子２１の増倍層２１２１における単位体積当たりの不純物濃度は、内側のＡＰＤ素子２１の増倍層２１２における単位体積当たりの不純物濃度より小さくなるので、外側のＡＰＤ素子２１の増倍層２１２１のみに電界が集中することがなくなり、図２に示すように各ＡＰＤ素子２１の出力は均一化される。
【００２９】
図４を参照しつつ、図１に示す第１の実施形態の変形例（アノード取出層２２に近接している外側のＡＰＤ素子２１の増倍層２１２１のみを、複数のアイランドを含む微細パターンにより電界緩和層２１２１として構成し、かつ、ｐ型チャンネル分離層２１３を備えた例）について裏面入射型ＡＰＤアレイ１の製造方法の一例を以下に説明する。まず、表面に酸化膜４，５を形成した、ｐ型のＳｉ、例えば、不純物濃度の低いｐ−型のＳｉから形成されている半導体基板２を準備し、光入射部の周辺部の半導体基板中に、例えばＢ（ボロン）などのｐ型不純物を添加・拡散させてアノード取出層２２を形成し、次いで、光入射部の光入射側とは反対側の半導体基板２中に、例えばＢ（ボロン）などのｐ型不純物を添加させ、熱プロセスを経て複数個の増倍層２１２、２１２１を形成する。図４に示す例では、外側の増倍層２１２１は、小さなサイズで均一な大きさのアイランドにより電界緩和層２１２１として構成している。もちろん、外側の増倍層２１２１は、後述する図５、図６に示す第２、第３の実施形態のものでもよい。そして、各増倍層２１２、２１２１の間には、例えばＢ（ボロン）などのｐ型不純物を添加・拡散させてｐ型チャンネル分離層２１３を形成する（図４（ａ））。
【００３０】
次に、各増倍層２１２、２１２１の光入射側とは反対側から、例えばＰ（リン）などのｎ型不純物を添加・拡散させ、各増倍層２１２、２１２１の光入射側と反対側にカソード層２１１を形成する（図４（ｂ））。
【００３１】
次に、表面の酸化膜５の所定部分にコンタクト孔を開け、アノード取出層２２とカソード層２１１に当接してメタル電極１１を形成する（図４（ｃ））。そして、メタル電極１１を覆うようにメタル保護膜１２を形成した後、バンプ電極用孔１３を開ける。次いで、光入射側の酸化膜４に光入射面を開口し、エッチング等により半導体基板２に凹部を形成し、その上面に酸化膜４１を形成する（図４（ｄ））。
【００３２】
次に、光入射側から、例えばＢ（ボロン）などのｐ型不純物を添加・拡散させてアキュムレーション層３を形成する（図４（ｅ））。
【００３３】
最後に、必要に応じて凹部の酸化膜４１の表面にバンドパスフィルター１５を形成し（図４（ｆ））、バンプ１４をバンプ電極用孔１３に装着する。
【００３４】
外側のＡＰＤ素子２１の増倍層２１２１の電界緩和層２１２１についての第２、第３の実施形態を図５、６に示す。
【００３５】
図５に示した第２の実施形態においては、アノード取出層２２に近接している外側のＡＰＤ素子１５の増倍層２１２１、および隣接する外側のＡＰＤ素子２１の一部の増倍層２１２１は、不純物を内側のＡＰＤ素子２１の増倍層２１２よりも低濃度に添加して電界緩和層２１２１として構成されている。
【００３６】
添加される不純物の濃度は、均一でもよいし、変化をつけてもよい。不純物の濃度に変化をつける場合は、外側のＡＰＤ素子２１の増倍層２１２１の外側周辺部から内側にかけて不純物の濃度を徐々に増やしてもよい。不純物濃度を外側周辺部から内側にかけて徐々に大きくすると、増倍部周囲の電界集中を緩和することができる。この濃度は、例えばイオン注入法にてドーズ量を周囲から断片的に変えて注入することで増倍層２１２１の濃度分布を形成できるため、濃度の調整範囲を広くとることができ、製造条件の最適化を実現できる。また、アノード取出層２２に近接している外側のＡＰＤ素子１５の増倍層２１２１のみを、不純物を低濃度に添加して電界緩和層２１２１として構成してもよいし、増倍層２１２１に不純物を低濃度に添加して電界緩和層２１２１とする外側のＡＰＤ素子２１の数も適宜決めればよい。
【００３７】
図６に示した第３の実施形態においては、アノード取出層２２に近接している外側のＡＰＤ素子２１の増倍層２１２１、および隣接する外側のＡＰＤ素子の一部の増倍層２１２１は、不純物を内側のＡＰＤ素子２１の増倍層２１２の深さよりも浅く添加して電界緩和層２１２１として構成している。
【００３８】
増倍層２１２１に添加する不純物の深さは、均一でもよいし、変化をつけてもよい。不純物を添加する深さに変化をつける場合は、外側のＡＰＤ素子２１の増倍層２１２１の外側周辺部から内側にかけて徐々に深さを深くしてもよい。不純物深さを外側周辺部から内側にかけて徐々に深くすると、単位体積当たりの不純物濃度が徐々に変化することになり、増倍部周囲の電界集中を緩和することができる。この深さは、例えばイオン注入法の加速電圧を周囲から断片的に変えて注入することで増倍層１２１２の濃度分布を形成できるため、深さの調整を容易に行うことができ、製造条件の最適化を実現できる。また、アノード取出層２２に近接している外側のＡＰＤ素子２１の増倍層２１２１のみを、不純物を浅く添加して電界緩和層２１２１として構成してもよいし、増倍層２１２１に不純物を浅く添加して電界緩和層２１２１とする外側のＡＰＤ素子２１の数も適宜決めればよい。
【００３９】
これらの第２、３の実施形態においても、外側のＡＰＤ素子２１の増倍層２１２１を電界緩和層２１２１として構成した場合は、外側のＡＰＤ素子２１の増倍層２１２１における単位体積当たりの不純物濃度は、内側のＡＰＤ素子２１の増倍層２１２における単位体積当たりの不純物濃度より小さくなるので、外側のＡＰＤ素子２１の増倍層２１２１のみに電界が集中することがなくなり、図２に示すように、各ＡＰＤ素子２１の出力は均一化される。
【００４０】
図１、５、６に示す実施形態では、裏面入射型ＡＰＤアレイ１の半導体基板２を薄型化するために、半導体基板２にエッチング等により凹部を形成しているが、半導体基板全体を薄型化してもよい。その実施形態を図７に示す。
【００４１】
図７に示す実施形態では、半導体基板２の光入射部およびその周辺部を薄型化し、半導体基板２にサポート基板１６を貼り合わせて機械的強度を保っている。各ＡＰＤ素子２１のカソード層２１１、アノード取出層２２、増倍層２１２、２１２１の構成は、図１、５、６の実施形態と同じである。但し、アノード取出層２２は、半導体基板２を貫通して形成されている。
【００４２】
図７に示す実施形態の裏面入射型ＡＰＤアレイ１を製造する場合は、図４に示す裏面入射型ＡＰＤアレイ１の製造方法において、光入射側の酸化膜４の光入射面を開口し、エッチング等により半導体基板２に凹部を形成し、その上面に酸化膜４１を形成する工程（図４（ｄ））をなくし、半導体基板２を準備する工程を、光入射部およびその周辺部を薄型化し、表面に酸化膜４、５を形成した半導体基板２を準備する工程に変え、更に、図４（ｃ）の工程の後に、半導体基板２の表面側にサポート基板を張り合わせる工程を加えればよい。
【００４３】
以上のとおり、本発明の第１〜３の実施形態においては、外側のＡＰＤ素子２１の増倍層２１２１にかかる電界が緩和されるので、各ＡＰＤ素子の出力が均一化され、裏面入射型ＡＰＤ全体の増倍率が低下することを防止でき、過剰雑音、ダーク成分を低減することができる。
【００４４】
また、外側のＡＰＤ素子２１の増倍層２１２１のみに電界が集中することがなくなり、周囲の感度が異常高感度とならないので、必要とされる内側のＡＰＤ素子２１が高い増倍率まで使用できるようになり、高感度の裏面入射型ＡＰＤアレイ１として、距離センサなどへの用途に利用可能となる。
【符号の説明】
【００４５】
１…裏面入射型ＡＰＤアレイ、２…半導体基板、３…アキュムレーション層、４、５…酸化膜、６…外枠部、１１…メタル電極、１２…メタル保護膜、１３…バンプ電極用孔、１４…バンプ、１５…バンドパスフィルター、１６…サポート基板、２０…ＡＰＤアレイ、２１…ＡＰＤ素子、２１１…カソード層、２１２…増倍層、２１２１…電界緩和層、２１３…ｐ型チャネル分離層、２２…アノード取出層、１０１…支持基板、１０２…半導体基板、１０３…ｐ＋型不純物領域、１０４…ｐ型不純物領域、１０５…ｐ＋型不純物領域、１１１…アノード電極、１１２…カソード電極
【図１】
2011211070.tif 000003
【図２】
2011211070.tif 000004
【図３】
2011211070.tif 000005
【図４】
2011211070.tif 000006
【図５】
2011211070.tif 000007
【図６】
2011211070.tif 000008
【図７】
2011211070.tif 000009
【図８】
2011211070.tif 000010