(57)【要約】【課題】ＧａＮ系の窒化物半導体を用いたデバイスのゲートリセス量の制御性を向上することで、閾値電圧の面内均一性を向上することができる窒化物半導体装置を実現できるようにする。【解決手段】窒化物半導体装置は、基板１０１上に形成された第１のＧａＮ系半導体からなるバッファ層１０２と、第２のＧａＮ系半導体からなるキャリア走行層１０３と、第３のＧａＮ系半導体からなるキャリア供給層１０４とを備えている。キャリア供給層１０４の上には第１の絶縁膜１０５と、アルミニウムを含む第２の絶縁膜１０６と、第１の絶縁膜１０５より膜厚が厚い第３の絶縁膜１０７とが形成されている。ソース電極１０８及びドレイン電極１０９は第１の絶縁膜１０５上に形成されている。ゲート電極１１０は、リセス構造を含む第２の絶縁膜１０６及び第３の絶縁膜１０７上に形成されている。【選択図】図１
2011192719.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に第１のＧａＮ系半導体からなるバッファ層と、
前記バッファ層の上に形成された第２のＧａＮ系半導体からなるキャリア走行層と、
前記キャリア走行層の上に形成された第３のＧａＮ系半導体からなるキャリア供給層と、
前記キャリア供給層上に形成されたシリコン窒化膜、シリコン酸化膜及びシリコン酸窒化膜のいずれか一つからなる第１の絶縁膜と、
前記第１の絶縁膜上に形成されたアルミニウムを含む絶縁膜からなる第２の絶縁膜と、
前記第２の絶縁膜上に形成されたシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、ＳｉＯＣ、ＳｉＯＢ及びＳｉＯＦのいずれか一つからなり第１の絶縁膜より膜厚が厚い第３の絶縁膜と、
ソース電極、ドレイン電極及びゲート電極とを備え、
前記ソース電極及びドレイン電極は、前記第１の絶縁膜上に形成され、
前記ゲート電極は、前記第２の絶縁膜をエッチストッパ層として用いて前記第３の絶縁膜を除去したリセス構造を有し、前記リセス構造を含む前記第２の絶縁膜及び第３の絶縁膜上に形成されていることを特徴とする窒化物半導体装置。
【請求項２】
前記キャリア走行層と前記キャリア供給層との間に形成された窒化アルミニウムからなるスペーサ層をさらに備えていることを特徴とする請求項１に記載の窒化物半導体装置。
【請求項３】
前記第２の絶縁膜は少なくとも前記第３の絶縁膜を除去したゲートリセス部の下に存在していることを特徴とする請求項１又は２に記載の窒化物半導体装置。
【請求項４】
前記第１の絶縁膜は結晶性の窒化シリコンからなることを特徴とする請求項１〜３のいずれか１項に記載の窒化物半導体装置。
【請求項５】
基板と、
前記基板上に形成された第１のＧａＮ系半導体からなるバッファ層と、
前記バッファ層の上に形成された第２のＧａＮ系半導体からなるキャリア走行層と、
前記キャリア走行層の上に形成された第３のＧａＮ系半導体からなるキャリア供給層と、
前記キャリア供給層上に形成されたシリコン窒化膜、シリコン酸化膜及びシリコン酸窒化膜のいずれか一つからなる第１の絶縁膜と、
前記第１の絶縁膜上に形成されたアルミニウムを含む絶縁膜からなる第２の絶縁膜と、
前記第２の絶縁膜上に形成されたシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、ＳｉＯＣ、ＳｉＯＢ及びＳｉＯＦのいずれか一つからなり、前記第１の絶縁膜より膜厚が厚い第３の絶縁膜と、
ソース電極、ドレイン電極及びゲート電極とを備え、
前記ソース電極及びドレイン電極は前記キャリア供給層上に形成され、
前記ゲート電極は、前記第２の絶縁膜をエッチストッパ層として用いて前記第３の絶縁膜を除去したリセス構造を有し、前記リセス構造を含む前記第２の絶縁膜及び第３の絶縁膜上に形成されていることを特徴とする窒化物半導体装置。
【請求項６】
前記キャリア走行層と前記キャリア供給層との間に形成された窒化アルミニウムからなるスペーサ層をさらに備えていることを特徴とする請求項５に記載の窒化物半導体装置。
【請求項７】
前記第２の絶縁膜は少なくとも前記第３の絶縁膜を除去した前記ゲートリセス部の下に存在していることを特徴とする請求項５又は６に記載の窒化物半導体装置。
【請求項８】
前記第１の絶縁膜は結晶性の窒化シリコンからなることを特徴とする請求項５〜７のいずれか１項に記載の窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体装置及びその製造方法に関し、特に、閾値電圧の面内均一性を向上することが可能な窒化物半導体装置に関する。
【背景技術】
【０００２】
III−Ｖ族窒化物半導体は、その物理的特徴である広いバンドギャップと直接遷移型のバンド構造とを利用して短波長光学素子へ応用することのみならず、高い破壊電界と飽和電子速度という特長から電子デバイスへ応用することも検討されている。
【０００３】
特に、半絶縁性基板の上に順次エピタキシャル成長したＡｌxＧａ1-xＮ層（但し、０＜ｘ≦１）とＧａＮ層との界面に現れる二次元電子ガス（2Dimensional Electron Gas：以下、２ＤＥＧと呼称）を利用するヘテロ接合電界効果トランジスタ（Hetero-junction Field Effect Transistor：以下、ＨＦＥＴと呼称）は、高出力デバイスや高周波デバイスとして実用化へ向け盛んに研究開発が進められている。
【０００４】
例えば中山らは、高利得、高耐圧かつ面内均一性が良好な電界効果トランジスタを報告している（特許文献１参照）。図６は、中山らにより開示された絶縁ゲートＨＦＥＴの断面図を示す。図６に示すように、基板１００１上にバッファ層１００２、キャリア走行層１００３、キャリア供給層１００４、エッチング・ストッパ層１００５、オーミック・コンタクト層１００６を順次形成する。
【０００５】
その後、ソース電極１００７、ドレイン電極１００８を形成し、さらに、第１の絶縁膜１００９を成膜する。ソース電極１００７、ドレイン電極１００８間の一部の絶縁膜１００９及びオーミック・コンタクト層１００６を除去し、リセス構造１０１０を作製する。このとき、オーミック・コンタクト層１００６をＢＣｌ3とＳＦ6の混合ガスを用いたドライエッチングにより選択的にエッチングし、エッチング・ストッパ層１００５にてエッチングを停止させる（非特許文献１参照）。次に、ゲート絶縁膜１００９を成膜し、さらに、リセス部分１０１０を埋め込み、かつ第１の絶縁膜の残っている領域にゲート電極１０１２を形成する。こうすることで、ゲート電極直下のみ掘り量を制御したリセスにより電極とキャリア走行層までの距離を近くすることができ、高利得かつ面内均一性に優れたトランジスタを得ることができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】Ｗ０２００６／００１３６９
【非特許文献】
【０００７】
【非特許文献１】D. Buttari, et al., “Selective dry etching of GaN over AlGaN in BCl3/SF6 mixture" Proceedings of the 2004 IEEE Lester Eastman Conference on High Performance Devices，２００４年、ｐ．１３２−１３７
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１にある構造のデバイスは、エッチング・ストッパ層１００５とＢＣｌ3とＳＦ6の混合ガスを用いた選択エッチングによりリセス量を制御し、面内均一性を向上しているが、オーミック・コンタクト層１００６とエッチング・ストッパ層１００５がどちらもＡｌ組成の異なるＡｌＧａＮ層から構成されることから、エッチングの選択比が小さくリセス量の選択性が乏しい。また非特許文献１より、オーミック・コンタクト層をＧａＮ、エッチング・ストッパ層をＡｌＧａＮとする構成としてもエッチング選択比が２０程度でしかない。さらに、利得を向上させるためにオーミック・コンタクト層１００６をドライエッチングすることで窒化物半導体と絶縁膜の界面にダメージが形成され、コラプスの悪化が懸念される。また、形成されたリセス構造は凹みを持つため絶縁膜のカバレッジが悪くなりゲートリーク電流の増加や耐圧の低下を引き起こす懸念がある。
【０００９】
そこで本発明は、窒化物半導体、特にＧａＮ系の窒化物半導体（例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ若しくはこれら以外のＧａＮを含む混晶又は積層体）を用いたデバイスのゲートリセス量の制御性を向上することで、閾値電圧の面内均一性を向上することができる窒化物半導体装置、及びその製造方法を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
前記の課題を解決するために、第１の窒化物半導体装置は、基板と基板上に形成された第１のＧａＮ系半導体からなるバッファ層と、バッファ層の上に形成された第２のＧａＮ系半導体からなるキャリア走行層と、キャリア走行層の上に形成された第３のＧａＮ系半導体からなるキャリア供給層と、キャリア供給層上に形成されたシリコン窒化膜、シリコン酸化膜及びシリコン酸窒化膜のいずれか一つからなる第１の絶縁膜と、第１の絶縁膜上に形成されたアルミニウムを含む絶縁膜からなる第２の絶縁膜と、第２の絶縁膜上に形成されたシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、ＳｉＯＣ、ＳｉＯＢ及びＳｉＯＦのいずれか一つからなり第１の絶縁膜より膜厚が厚い第３の絶縁膜と、ソース電極、ドレイン電極及びゲート電極とを備えている。ソース電極及びドレイン電極は第１の絶縁膜上に形成され、ゲート電極は、第２の絶縁膜をエッチストッパ層として用いて第３の絶縁膜を除去したリセス構造を有し、リセス構造を含む第２及び第３の絶縁膜上に形成されている。
【００１１】
また、第１の窒化物半導体装置は、キャリア走行層とキャリア供給層の間に形成された窒化アルミニウムからなるスペーサ層をさらに備えていてもよい。
【００１２】
さらに、第１の窒化物半導体装置は、第２の絶縁膜は少なくとも第３の絶縁膜を除去したゲートリセス部の下に存在していてもよい。
【００１３】
さらに、第１の窒化物半導体装置は、第１の絶縁膜が結晶性の窒化シリコンであってもよい。
【００１４】
このような構成とすることにより、リセス量の制御性を向上し、面内で均一な閾値電圧を実現できる。さらに、窒化物半導体表面にドライエッチングなどの加工を実施しないことで表面へのダメージを排除することができ、リセス部分の絶縁膜のカバレッジ不良の問題も回避することが可能となる。
【００１５】
第２の窒化物半導体装置は、基板と、基板上に形成された第１のＧａＮ系半導体からなるバッファ層と、バッファ層の上に形成された第２のＧａＮ系半導体からなるキャリア走行層と、キャリア走行層の上に形成された第３のＧａＮ系半導体からなるキャリア供給層と、キャリア供給層上に形成されたシリコン窒化膜、シリコン酸化膜及びシリコン酸窒化膜のいずれか一つからなる第１の絶縁膜と、第１の絶縁膜上に形成されたアルミニウムを含む絶縁膜からなる第２の絶縁膜と、第２の絶縁膜上に形成されたシリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、ＳｉＯＣ、ＳｉＯＢ及びＳｉＯＦのいずれか一つからなり第１の絶縁膜より膜厚が厚い第３の絶縁膜と、ソース電極、ドレイン電極及びゲート電極を備えている。ソース電極及びドレイン電極はキャリア供給層上に形成され、ゲート電極は、第２の絶縁膜をエッチストッパ層として用いて第３の絶縁膜を除去したリセス構造を有し、リセス構造を含む第２及び第３の絶縁膜上に形成されている。
【００１６】
また、第２の窒化物半導体装置は、キャリア走行層とキャリア供給層の間に形成された窒化アルミニウムからなるスペーサ層をさらに備えていてもよい。
【００１７】
さらに、第２の窒化物半導体装置は、第２の絶縁膜は少なくとも第３の絶縁膜を除去したゲートリセス部の下に存在していてもよい。
【００１８】
さらに、第２の窒化物半導体装置は、第１の絶縁膜は結晶性の窒化シリコンであってもよい。
【００１９】
このような構成とすることにより、リセス量の制御性を向上し、面内で均一な閾値電圧を実現できる。さらに、窒化物半導体表面にドライエッチングなどの加工を実施しないことで表面へのダメージを排除することができ、リセス部分の絶縁膜のカバレッジ不良の問題も回避することが可能となる。しかも、オーミック電極形成部分の絶縁膜を取り去ることからコンタクト形成時のアニール温度が図１の構造と比較して低温で可能となる。
【発明の効果】
【００２０】
本発明に係る窒化物半導体装置によれば、閾値電圧の面内均一性を向上できると共に、プロセス中に発生する加工上のダメージや絶縁膜のカバレッジの問題を回避することができる窒化物半導体装置を実現できる。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態の窒化物半導体装置の構成を説明するための図である。
【図２】第１の実施形態の窒化物半導体装置の作製プロセスの一例を説明するための図である。
【図３】第１の実施形態に関する窒化物半導体装置の構成を説明するための図である。
【図４】第２の実施形態の窒化物半導体装置の構成を説明するための図である。
【図５】第２の実施形態の窒化物半導体装置の作製プロセスの一例を説明するための図である。
【図６】従来技術における半導体装置の構造を示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態について、図面を参照しながら説明する。なお、シリコン窒化膜（ＳｉＮｘ）を単にＳｉＮと表記するが、これはシリコン窒化膜のＳｉとＮとの組成比が１：１である場合のみを意味するものではない。また、その他の物質についてもそれらの構成組成比を意味するものではない。
【００２３】
（第１の実施形態）
図１は、第１の実施形態における窒化物半導体装置の構造を模式的に示す断面図である。図１に示すように、本実施形態の窒化物半導体装置は、例えば、シリコン（Ｓｉ）からなる高抵抗基板１０１上に、第１のＧａＮ系半導体からなるバッファ層１０２、第２のＧａＮ系半導体からなるキャリア走行層１０３、第３のＧａＮ系半導体からなるキャリア供給層１０４とが形成され、その上に、第１の絶縁膜１０５、第２の絶縁膜１０６、第３の絶縁膜１０７が形成されている。バイアス印加のためのソース電極１０８（以下ソースと呼称）とドレイン電極１０９（以下ドレインと呼称）は、第１の絶縁膜１０５上に形成され、熱処理を加えることでコンタクト領域１１１を形成する。そして、ソース電極１０８とドレイン電極１０９間にゲート電極１１０（以下ゲートと呼称）を形成するため、第３の絶縁膜１０７の一部を除去し、リセス構造を形成する。このリセス構造部分を覆うようにゲート電極１１０を形成する。ここで、前記「高抵抗」とは、ＨＦＥＴの通常動作時に電流が流れないという意味で用いられ、いわゆる半絶縁性層も高抵抗層と呼ぶ。
【００２４】
図２は、本発明の窒化物半導体装置の作製プロセスの一例を説明するための図である。
【００２５】
まず、基板１０１上に、高抵抗の窒化アルミニウムガリウム（ＡｌxＧａ1-xＮ（０＜ｘ≦１））からなる厚さ２００〜２０００ｎｍの第１のＧａＮ系半導体からなるバッファ層１０２、アンドープの窒化ガリウム（ＧａＮ）からなる厚さ１０００ｎｍの第２のＧａＮ系半導体からなるキャリア走行層１０３、Ｎ型の窒化アルミニウムガリウム（ＡｌyＧａ1−yＮ（０＜ｙ≦１））からなる厚さ１０ｎｍの第３のＧａＮ系半導体からなるキャリア供給層１０４とが形成された積層体を形成し、その積層体上全面にＳｉＮ膜（厚さ５ｎｍ）からなる第１の絶縁膜１０５、Ａｌ2Ｏ3膜（厚さ５ｎｍ）からなる第２の絶縁膜１０６を形成する（図２（ａ））。キャリア供給層１０４には、ドライエッチングを用いてゲートリセスを形成しないことから、利得の低下を抑制するため閾値電圧−８Ｖ以上を目安として、Ａｌ組成２０％以上かつ膜厚を３０ｎｍ以下の厚さにすることが望まれる。第１の絶縁膜１０５であるＳｉＮ膜は、膜中の窒素とシリコンの組成比が窒素リッチとなる条件が望ましく、さらに膜中の水素含有量が１０％以下であることが望ましい。第２の絶縁膜１０６であるＡｌ2Ｏ3は、アルミニウムを含む絶縁膜でアルカリ系現像液に溶解するものであればよく、ＡｌＮ、ＡｌＨｆＯやＡｌＹＯなどでもよい。
【００２６】
成膜した第２の絶縁膜１０６上にレジストをパターニング（図に記載無）して、少なくともソース電極１０８及びドレイン電極１０９を形成する領域の第２の絶縁膜を除去すればよく（図２（ｂ））、図３のようにソース電極１０８端からドレイン電極１０９端まで第２の絶縁膜が残るようにしても
よい。第２の絶縁膜１０６の除去はアルカリ系現像液などで容易に除去することが可能であり、第１の絶縁膜１０５はアルカリ系溶液で溶解しないため、第２の絶縁膜１０６のみを除去することができる。また、少なくともゲートリセスを形成する部分だけ第２の絶縁膜１０６を残せばよい。
【００２７】
次に、ソース電極１０８及びドレイン電極１０９を形成する。ソース電極１０８及びドレイン電極１０９は、キャリア供給層１０４とキャリア走行層１０３の界面に形成される２ＤＥＧと電気的な接続を取るため、ソース電極１０８及びドレイン電極１０９を形成し、アニールすることで２ＤＥＧとのオーミック接触を形成するコンタクト領域１１１を形成する（図２（ｃ））。なお、オーミックコンタクトを形成する領域のキャリア供給層１０４の一部あるいはキャリア供給層１０４ならびにキャリア走行層１０３の一部を除去してソース電極１０８及びドレイン電極１０９を形成してアニールするとしてもよい。
【００２８】
次に、ＳｉＮ膜（厚さ１００ｎｍ）からなる第３の絶縁膜１０７を形成する（図２（ｄ））。
【００２９】
ゲートリセスを形成する領域の第３の絶縁膜１０７を除去するため、ゲートリセス部分を開口したレジストパターンを形成し（図に記載無）、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）などの装置でＣＦ４のようなフッ素系のガスを用いてドライエッチングを実施する。ここでフッ素系のガスを用いたＳｉＮとＡｌ2Ｏ3のエッチングレートは、条件にもよるがＳｉＮが１００〜２００ｎｍ／ｍｉｎに対してＡｌ2Ｏ3、ＡｌＮともに１ｎｍ／ｍｉｎ程度と非常に遅く、選択比が１００以上となる。そのため、第２の絶縁膜１０６で精度良くエッチングを停止することができる。さらに、オーミック電極形成領域の第２の絶縁膜１０６をアルカリ系の溶液で除去した後、アニールすることでドライエッチングのレートをさらに下げることができ、リセス制御性を増すことができる。しかも、絶縁膜上で停止させるため半導体表面へのダメージもないことからゲートリークやコラプスなどの悪影響も低減することが可能となる。
【００３０】
最後に、ゲートリセスを形成した領域を含む第２と第３の絶縁膜上にゲート電極１１０を形成する。
【００３１】
本実施形態の基板１０１としては、高抵抗基板であればよく、例えば、シリコン、サファイア、炭化シリコン、ＧａＮ、ＡｌＮなどがある。
【００３２】
また、第１のＧａＮ系半導体からなるバッファ層１０２としては、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ならびに、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示される窒化物半導体があり、また、組成の異なる層を何層かに積層した構造であってもよい。また、第１のＧａＮ系半導体からなるバッファ層１０２中に、ｎ型不純物やｐ型不純物を添加することも可能である。
【００３３】
第２のＧａＮ系半導体からなるキャリア走行層１０３としては、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ならびに、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示される窒化物半導体がある。その中でも特に、クーロン散乱の影響を低減することが可能な結晶性に優れたＧａＮを用いることが望ましい。
【００３４】
また、第３のＧａＮ系半導体からなるキャリア供給層１０４としては、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ならびに、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示される窒化物半導体がある。但し、本発明の実施の形態におけるキャリア供給層１０４は、厚さが５〜３０ｎｍのＮ型の窒化アルミニウムガリウム（ＡｌyＧａ1-yＮ（０．２≦ｙ≦１．０））であり、高周波領域での利得向上のため、２ＤＥＧが消失しない程度に薄くする必要がある。
【００３５】
また、第２のＧａＮ系半導体からなるキャリア走行層１０３と第３のＧａＮ系半導体からなるキャリア供給層１０４との界面には、ヘテロ接合が形成されることが好ましい。キャリア走行層１０３を走行するキャリアに電子を選択する際には、第２のＧａＮ系半導体の伝導帯エネルギーＥｃを、第３のＧａＮ系半導体の伝導帯エネルギーＥｃより低くし、バンド不連続ΔＥｃが存在する態様とすることが好ましい。さらに、キャリア供給層１０４とキャリア走行層１０３の間に高抵抗の窒化アルミニウムガリウム（ＡｌxＧａ1-xＮ（０．５≦ｘ≦１））からなる厚さ１〜２ｎｍの障壁層を設けるとしてもよい。障壁層を設けることで、２ＤＥＧの電子濃度が高められ、最大ドレイン電流を増加させることが可能となり、パワーデバイスの出力を増大させることが可能となる。
【００３６】
また、第１の絶縁膜１０５であるＳｉＮ膜は、膜中の窒素とシリコンの組成比が窒素リッチとなる条件が望ましく、さらに膜中の水素含有量が１０％以下であることが望ましい。また、窒化物半導体表面へ導入される汚染やダメージを抑制して半導体と絶縁膜との良好な界面を形成する目的で、キャリア供給層１０４形成後に成長装置内で連続して結晶性のＳｉＮ膜を形成するとしてもよい。また、シリコン酸化膜（ＳｉＯ2）やシリコン酸窒化膜（ＳｉＯＮ）であってもよいが、コラプスなどの特性への悪影響を考えるとＳｉＮ膜を使用することが望ましく、結晶性のＳｉＮ膜を用いる方がなおよい。
【００３７】
また、第２の絶縁膜１０６であるＡｌ2Ｏ3は、アルミニウムを含む絶縁膜でアルカリ系の溶液で溶解するものであればよく、ＡｌＮ、ＡｌＨｆＯやＡｌＹＯなどでもよい。また、第２の絶縁膜１０６は、ゲートリセスを形成する領域だけあればよく、ソース−ドレイン間を隙間なく覆ってもよい。さらに、利得の低下を抑制するため第１及び第２の絶縁膜の膜厚は、それぞれ１０ｎｍ以下が望ましく、さらに第１及び第２の絶縁膜の膜厚の合計を１０ｎｍ以下とすることが好ましい。
【００３８】
第３の絶縁膜１０７は、フッ素系のガスを用いたドライエッチングでの選択比を高めるためＡｌ2Ｏ3とエッチングレートの異なるＳｉＮ、ＳｉＯ2、ＳｉＯＮ、ＳｉＯＣ（カーボン含有ＳｉＯ2膜）、ＳｉＯＢ（Boron Silicate Glass）、ＳｉＯＦ（Fluorinated Silicate Glass）であればよく、ゲートの寄生容量を下げるため膜厚が２０〜５００ｎｍであればよい。また、第３の絶縁膜としてＳｉＮ膜を選択し、図１のようにゲートリセス部分のみ第２の絶縁膜を残す場合、ゲート以外のソースとドレイン表面がＳｉＮ膜でパッシベーションされることで、２ＤＥＧのシートキャリア濃度を増加し、アクセス抵抗を低減することが可能となる。また、第３の絶縁膜として誘電率の低いＳｉＯ2やＳｉＯＣ、ＳｉＯＢ、ＳｉＯＦなどを採用することで、ゲートの寄生容量を低減し、利得を向上することも可能となる。また、一般的なＴ型ゲート構造と違いゲート電極１１０の形成前に第３の絶縁膜１０７を形成し、リセス構造の上にゲート電極１１０を形成することで、Ｔ型ゲート構造と比較して構造的に強固なゲートを形成することができ、ゲート電極が倒れるといった形成時の不良を回避することができる。
【００３９】
また、本実施例では、ソース電極１０８及びドレイン電極１０９は、Ｔｉ／Ａｌにより構成されるが、２ＤＥＧとオーミック接触する金属種であればよく、例えばＷ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ｎｂ、Ａｌ、Ａｕ、Ｎｉ、Ｖ等の金属を用いることができ、複数の前記金属を積層した構造とすることもできる。また、本実施例では、ソース電極１０８とゲート電極１１０間及びドレイン電極１０９とゲート電極１１０間が等間隔に表示されているが、半導体装置の耐圧向上を実現するためには、ドレイン電極１０９とゲート電極１１０間をソース電極１０８とゲート電極１１０間より広くすることが望ましい。
【００４０】
図１から図３に示した窒化物半導体装置の構成は、第２の絶縁膜１０６をエッチング・ストッパ層として用いることで第３の絶縁膜１０７のエッチング量を高精度に制御することができ、しかも半導体表面へのダメージも抑制し、かつ第３の絶縁膜１０７上に直接ゲートを形成することから閾値電圧の面内均一性に優れたしかも構造的に強固なデバイスを実現することができる。
【００４１】
（第２の実施形態）
図４及び図５は、第２の実施形態における窒化物半導体装置の構造を模式的に示す断面図及び作製プロセスの一例を説明するための図である。なお、第１の実施形態で説明した同様の箇所については説明を省略し、同じ番号が付与されていているところは、同じものを示している。図４に示すように、基板１０１上にバッファ層１０２、キャリア走行層１０３、キャリア供給層１０４が順次積層され、その上に、第１の絶縁膜１０５、第２の絶縁膜１０６、ＳｉＮ膜（厚さ１００ｎｍ）からなる第３の絶縁膜１０７が形成されている。バイアス印加のためのソース電極１０８（以下ソースと呼称）とドレイン電極１０９（以下ドレインと呼称）は、キャリア供給層１０４上に形成され、熱処理を加えることでコンタクト領域１１１を形成する。そして、ソース電極１０８とドレイン電極１０９間にゲート電極１１０（以下ゲートと呼称）を形成するため、第３の絶縁膜１０７の一部を除去し、リセス構造を形成する。このリセス構造部分を覆うようにゲート電極１１０を形成する。
【００４２】
図５に示すように、図５（ｂ）の第１の絶縁膜１０５及び第２の絶縁膜１０６を除去する部分が実施例１の作製プロセスと異なる点である。具体的には、成膜した第２の絶縁膜１０６上にレジストをパターニング（図に記載無）して、少なくともソース電極１０８及びドレイン電極１０９を形成する領域の第２の絶縁膜をアルカリ系現像液などの溶液で除去する。さらにレジストを除去することなくフッ酸等の溶液を用いて第１の絶縁膜１０５を除去し、レジストを取り去る。あるいは、第２の絶縁膜１０６を除去した後、再度レジストのパターニングを行いフッ酸等の溶液で第１の絶縁膜１０５を除去して図５（ｂ）に示すような形状としてもよい。後述したようにできるだけＳｉＮ膜をソース−ドレイン間に残しておく方が、窒化物半導体表面を大気やその他のプロセスに晒されることが無くなるため望ましく、表面パッシベーション効果も大きい。
【００４３】
図４及び図５に示した窒化物半導体装置の構成は、第２の絶縁膜１０６をエッチング・ストッパ層として用いることで第３の絶縁膜１０７のエッチング量を高精度に制御することができ、しかも半導体表面へのダメージも抑制し、かつ第３の絶縁膜１０７上に直接ゲートを形成することから閾値電圧の面内均一性に優れたしかも構造的に強固なデバイスを実現することができる。しかも、オーミック電極形成部分の絶縁膜を取り去ることからコンタクト形成時のアニール温度が図１の構造と比較して低温で可能となる。
【産業上の利用可能性】
【００４４】
本発明によれば、第２の絶縁膜１０６をエッチング・ストッパ層として用いることで第３の絶縁膜１０７のエッチング量を高精度に制御することができ、閾値電圧の面内均一性を向上することができる。しかも半導体表面へのダメージも抑制し、かつ第３の絶縁膜１０７上に直接ゲートを形成することから閾値電圧の面内均一性に優れたしかも構造的に強固なデバイスを実現することができる。
【符号の説明】
【００４５】
１０１    基板
１０２    バッファ層
１０３    キャリア走行層
１０４    キャリア供給層
１０５    第１の絶縁膜
１０６    第２の絶縁膜
１０７    第３の絶縁膜
１０８    ソース電極
１０９    ドレイン電極
１１０    ゲート絶縁膜
１１１    コンタクト領域
１００１  基板
１００２  バッファ層
１００３  キャリア走行層
１００４  キャリア供給層
１００５  エッチング・ストッパ層
１００６  オーミック・コンタクト層
１００７  ソース電極
１００８  ドレイン電極
１００９  第１の絶縁膜
１０１０  リセス領域
１０１１  ゲート絶縁膜
１０１２  ゲート電極
１０１３  保護膜
【図１】
2011192719.tif 000003
【図２】
2011192719.tif 000004
【図３】
2011192719.tif 000005
【図４】
2011192719.tif 000006
【図５】
2011192719.tif 000007
【図６】
2011192719.tif 000008