(57)【要約】 【課題】ＢＰＤによる性能の劣化および信頼性の低下を防止する半導体装置を提供する。【解決手段】第１導電型の炭化珪素半導体基板と、この基板上に形成され、基板より低不純物濃度の第１導電型の第１の炭化珪素半導体層と、第１の炭化珪素半導体層上に形成され、第１の炭化珪素半導体層より高不純物濃度の第１導電型の第２の炭化珪素半導体層と、第２の炭化珪素半導体層上に形成され、第２の炭化珪素半導体層より低不純物濃度の第３の炭化珪素半導体層と、を有することを特徴とする半導体装置である。【選択図】図１
2011114252.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素半導体基板と、
前記基板上に形成され、前記基板より低不純物濃度の第１導電型の第１の炭化珪素半導体層と、
前記第１の炭化珪素半導体層上に形成され、前記第１の炭化珪素半導体層より高不純物濃度の第１導電型の第２の炭化珪素半導体層と、
前記第２の炭化珪素半導体層上に形成され、前記第２の炭化珪素半導体層より低不純物濃度の第３の炭化珪素半導体層と、
を有することを特徴とする半導体装置。
【請求項２】
前記炭化珪素半導体基板と前記第１の炭化珪素半導体層との間に、前記基板より低不純物濃度で前記第１の炭化珪素半導体層より高不純物濃度の第１導電型の第４の炭化珪素半導体層を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２の炭化珪素半導体層の不純物濃度が５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下であることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第３の炭化珪素半導体層が第１導電型であることを特徴とする請求項３記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素（ＳｉＣ）を用いた半導体装置に関する。
【背景技術】
【０００２】
半導体パワーデバイスにおいては、オン抵抗を最小化し、耐圧を最大化するようなデバイス構造およびデバイス材料が求められる。従来は、シリコンを半導体材料として半導体パワーデバイスが製造されていた。一方、炭化珪素（ＳｉＣ）を材料に用いることでシリコンと比べて飛躍的にオン抵抗を低く、かつ、耐圧を高く設計できる。このため、次世代の半導体パワーデバイスとして炭化珪素を用いたパワーデバイスが研究されている。
【０００３】
しかしながら、炭化珪素を用いた半導体パワーデバイスには、基板中に基底面転位（ＢＰＤ：Ｂａｓａｌ  Ｐｌａｎｅ  Ｄｉｓｌｏｃａｔｉｏｎ）称される転位が存在する。そして、この転位は製造プロセス中やデバイス動作中に拡張する。このため、デバイスのオン抵抗が増大したり、リーク電流が増大したりするなどの問題が生ずる。
【０００４】
この問題を解決するために、特許文献１には、炭化珪素のエピタキシャル成長前にＫＯＨエッチングを行う方法が開示されている。この方法によれば、ＢＰＤの周囲のエピタキシャル成長を、ＢＰＤの無い部分のエピタキシャル成長とは異なるようにコントロールする。そして、ＢＰＤのバーガーズベクトルを保存しながら、ＢＰＤをよりデバイス特性に対する影響が小さい刃状転位（ＴＥＤ：Ｔｈｒｅａｄｉｎｇ  Ｅｄｇe  Ｄｉｓｌｏｃａｔｉｏｎ）に転換して、デバイス活性領域のＢＰＤ密度を下げている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第７０１８５５４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
もっとも、パワーデバイス製造プロセスには、デバイス形成のためのイオン注入およびアニール工程がある。ＢＰＤをＴＥＤに変換する処理をしていたとしても、これらの工程で基板中に存在するＢＰＤが再活性化し、デバイス活性領域に移動する場合があることを本願発明者らは見出した。
【０００７】
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、ＢＰＤによる性能の劣化および信頼性の低下を防止する半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様の半導体装置は、第１導電型の炭化珪素半導体基板と、前記基板上に形成され、前記基板より低不純物濃度の第１導電型の第１の炭化珪素半導体層と、前記第１の炭化珪素半導体層上に形成され、前記第１の炭化珪素半導体層より高不純物濃度の第１導電型の第２の炭化珪素半導体層と、前記第２の炭化珪素半導体層上に形成され、前記第２の炭化珪素半導体層より低不純物濃度の第３の炭化珪素半導体層と、を有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ＢＰＤによる性能の劣化および信頼性の低下を防止する半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施の形態の半導体装置であるＭＯＳＦＥＴの構成を示す断面図である。
【図２】ＢＰＤの再活性化の説明図である。
【図３】第１の実施の形態の半導体装置の作用を説明する図である。
【図４】第１の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図５】第１の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図６】第１の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図７】第２の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図８】第２の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図９】第２の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図１０】第２の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図１１】第２の実施の形態の半導体装置の製造方法を示す工程断面図である。
【発明を実施するための形態】
【００１１】
本願発明者らは、炭化珪素半導体基板上に炭化珪素半導体層をエピタキシャル成長させる際に、ＢＰＤをＴＥＤに変換する処理を行ったとしても、後のイオン注入や熱処理のプロセスにより基板中に残っているＢＰＤが再活性化し、炭化珪素半導体層上に移動してくる現象を見出した。
【００１２】
図２は、ＢＰＤの再活性化の説明図である。図２（ａ）はｎ＋型ＳｉＣ基板上にＢＰＤをＴＥＤに変換する処理をした後、ｎ−ＳｉＣ層をエピタキシャル成長させた際のＸ線トボグラフィ像である。図２（ｂ）は図２（ａ）の試料にイオン注入および活性化のための熱処理のプロセスを施した後のＸ線トボグラフィ像である。図２（ｃ）は、イオン注入および活性化のための熱処理のプロセスで生じる作用の説明図である。
【００１３】
図２（ａ）の試料は、ｎ＋型ＳｉＣ基板８２上に、ＢＰＤをＴＥＤに変換する処理をした後、ｎ−ＳｉＣ層８４をエピタキシャル成長させたものである。この際、ｎ＋型ＳｉＣ基板中にＢＰＤ８６ａ（図２（ａ）中の点線枠内、図２（ｃ）の点線）が存在している。そして、このＢＰＤ８６ａのｎ−ＳｉＣ層８４側端部は、ＴＥＤ８８（図２（ａ）中の白点）に変換されている。
【００１４】
イオン注入および熱処理のプロセスを施した図２（ｂ）の試料では、プロセス前はｎ＋型ＳｉＣ基板８２中に存在したＢＰＤ８６ａが、図２（ｃ）の矢印で示すように、ｎ−ＳｉＣ層８４側に移動してＢＰＤ８６ｂ（図２（ｂ）中の黒矢印、図２（ｃ）の実線）となり、イオン注入領域９０で止まっている。
【００１５】
このように、例え、ｎ−ＳｉＣ層８４のエピタキシャル成長前に、ｎ＋型ＳｉＣ基板８２にＫＯＨエッチング等のＢＰＤをＴＥＤに変換するプロセスを施したとしても、後にｎ＋型ＳｉＣ基板８２中に存在するＢＰＤがデバイス活性領域まで伸び、デバイス特性を劣化させる恐れがあることが明らかになった。
【００１６】
本発明は上記知見を基に完成されたものである。以下、図面を参照しつつ本発明の実施の形態を説明する。
【００１７】
（第１の実施の形態）
本実施の形態の半導体装置は、第１導電型の炭化珪素半導体基板と、この基板上に形成され、基板より低不純物濃度の第１導電型の第１の炭化珪素半導体層と、第１の炭化珪素半導体層上に形成され、第１の炭化珪素半導体層より高不純物濃度の第１導電型の第２の炭化珪素半導体層と、第２の炭化珪素半導体層上に形成され、第２の炭化珪素半導体層より低不純物濃度の第３の炭化珪素半導体層と、を有することを特徴とする。そして、第３の炭化珪素半導体層が第１導電型である。
【００１８】
図１は、本実施の形態の半導体装置であるＭＯＳＦＥＴの構成を示す断面図である。このＭＯＳＦＥＴ１００は、第１と第２の主面を有するＳｉＣ基板（炭化珪素半導体基板）１２を備えている。図１においては、第１の主面とは図の上側の面であり、第２の主面とは図の下側の面である。
【００１９】
このＳｉＣ基板１２は、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えばN（窒素）をｎ型不純物として含む六方晶ＳｉＣ基板（ｎ＋基板）である。
【００２０】
また、ＳｉＣ基板１２の第１の主面は、（０００１）方向または（０００−１）方向に対して、例えば、０度より大きく８度以下のオフ角を有している。オフ角が０度の場合は、ＳｉＣ基板１２上のエピタキシャル成長が困難になるため、オフ角は０度より大きいことが望ましい。また、オフ角が８度より大きくなると、ＳｉＣ基板を製造する際のコストが増加するため望ましくない。
【００２１】
このＳｉＣ基板１２の第１の主面上には、ｎ型のＳｉＣのバッファ層（第４の炭化珪素半導体層）１４が形成されている。バッファ層の厚さは、例えば０．５μｍ程度である。
【００２２】
さらに、バッファ層１４を介してＳｉＣ基板１２上に、ＳｉＣ基板１２よりも低不純物濃度のｎ型の第１のＳｉＣ層（第１の炭化珪素半導体層）１６を備えている。第１のＳｉＣ層１６の不純物濃度は、例えば、１×１０１５〜１×１０１６ｃｍ−３程度である。第１のＳｉＣ層１６の厚さは、例えば１．０〜２．０μｍ程度である。
【００２３】
なお、バッファ層１４は、高濃度のＳｉＣ基板１２上に、低不純物濃度の第１のＳｉＣ層１６をエピタキシャル成長で形成する際に、格子不整合に伴う欠陥が生ずることを防止するために挿入することが望ましい。
【００２４】
バッファ層１４の不純物濃度は、ＳｉＣ基板１２よりも低濃度で、第１のＳｉＣ層１６よりも高濃度である。バッファ層１４により、急激な不純物濃度の変化を抑え、第１のＳｉＣ層１６を形成する際に、ＳｉＣ基板１２との格子不整合を緩和する。
【００２５】
第１のＳｉＣ層１６上には、第１のＳｉＣ層１６よりも高不純物濃度のｎ型の第２のＳｉＣ層（第２の炭化珪素半導体層）１８が形成されている。第２のＳｉＣ層１８の厚さは、例えば０．５〜１．５μｍ程度である。
【００２６】
第２のＳｉＣ層１８上には、第２のＳｉＣ層１８よりも低不純物濃度のｎ型の第３のＳｉＣ層（第３の炭化珪素半導体層）２０が形成されている。第３のＳｉＣ層２０の不純物濃度は、例えば、１×１０１５〜１×１０１６ｃｍ−３程度である。また、第３のＳｉＣ層２０の厚さは、要求されるデバイス特性によって異なるが、例えば５．０〜１００μｍ程度である。
【００２７】
第３のＳｉＣ層２０の一部表面には、ｐ型不純物の不純物濃度１×１０１７〜５×１０１７ｃｍ−３程度のｐ型のｐウェル領域２２が形成されている。ｐウェル領域２２の深さは、例えば０．６μｍ程度である。
【００２８】
ｐウェル領域２２の一部表面には、ｎ型不純物の不純物濃度１×１０２０ｃｍ−３程度のｎ型のソース領域２４が形成されている。ソース領域２４の深さは、ｐウェル領域２４の深さよりも浅く、例えば０．３μｍ程度である
【００２９】
また、ｐウェル領域２２の一部表面であって、ｎ型のソース領域２４の側方に、ｐ型不純物の不純物濃度１×１０１９〜１×１０２０ｃｍ−３程度のｐ型のｐウェルコンタクト領域２６が形成されている。ｐウェルコンタクト領域２６の深さは、ｐウェル領域２２の深さよりも浅く、例えば０．３μｍ程度である。
【００３０】
さらに、ｐウェル領域２２、第３のＳｉＣ層２０の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えばＳｉ酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
【００３１】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
【００３２】
そして、ソース領域２４と、ｐウェルコンタクト領域２６と電気的に接続される第１の電極（ソース・ｐウェル共通電極）３４を備えている。第１の電極（ソース・ｐウェル共通電極）３４は、例えば、Ｔｉのバリアメタル層３４ａと、バリアメタル層３４ａ上のＡｌのメタル層３４ｂとで構成される。また、ＳｉＣ基板１２の第２の主面上には、第２の電極（ドレイン電極）３６が形成されている。
【００３３】
なお、本実施の形態において、ｎ型不純物は例えば、Ｐ（リン）が好ましいが、Ｎ（窒素）、またはＡｓ（ヒ素）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）等を適用することも可能である。
【００３４】
図３は、本実施の形態の作用を説明する図である。従来のように、第１のＳｉＣ層１６と第２のＳｉＣ層１８とがない場合には、製造時のイオン注入や熱処理のプロセスあるいはデバイス動作中にＳｉＣ基板１２中に残っているＢＰＤ８６ａ（図３中の点線）が再活性化し、ＳｉＣ基板１２上面に移動し、デバイス活性領域まで到達するようなＢＰＤ８６ｂ（図３中の一点鎖線）に変化する。
【００３５】
これに対し、これに対し、本実施の形態によれば、プロセスやデバイス動作により、ＢＰＤ８６ａが再活性化し、ＳｉＣ基板１２上面方向に移動する際、第１のＳｉＣ層１６と第２のＳｉＣ層１８とに存在する不純物濃度差に由来する応力によりその間に引き寄せられ、第２のＳｉＣ層１８より上の層に伸びることのないＢＰＤ８６ｃ（図３中の実線）に変化する。
【００３６】
したがって、本実施の形態によれば、再活性化したＳｉＣ基板１２内のＢＰＤがデバイス活性領域まで伸びることがない。したがって、ＢＰＤによる、デバイスのオン抵抗の増大、リーク電流の増大、ゲート絶縁膜の耐圧劣化等のデバイス特性劣化が生じない。よって、ＢＰＤによる性能の劣化および信頼性の低下が抑制された半導体装置を提供することが可能となる。
【００３７】
なお、第２のＳｉＣ層（第２の炭化珪素半導体層）の濃度は５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下であることが望ましい。５×１０１７ｃｍ−３未満では、再活性化したＢＰＤがデバイス活性領域に伸びることを抑制できない恐れがあるからである。また、５×１０１８ｃｍ−３より高いと、上層の第２のＳｉＣ層のエピタキシャル成長が格子不整合により困難になる恐れがあるからである。
【００３８】
次に本実施の形態の半導体装置の製造方法について説明する。本実施の形態の半導体装置の製造方法は、第１導電型の炭化珪素半導体基板を準備する工程と、基板上に基板より低不純物濃度の第１導電型の第１の炭化珪素半導体層を形成する工程と、第１の炭化珪素半導体層上に第１の炭化珪素半導体層より高不純物濃度の第１導電型の第２の炭化珪素半導体層を形成する工程と、第２の炭化珪素半導体層上に第２の炭化珪素半導体層より低不純物濃度の第３の炭化珪素半導体層を形成する工程と、を有する。
【００３９】
なお、第３の炭化珪素半導体層が第１導電型である。
【００４０】
ここで、炭化珪素半導体基板と第１の炭化珪素半導体層との間に、基板より低不純物濃度で第１の炭化珪素半導体層より高不純物濃度の第１導電型の第４の炭化珪素半導体層を形成する工程を有することが望ましい。
【００４１】
第２の炭化珪素半導体層の濃度が５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下であることが望ましい。
【００４２】
図４〜図６は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【００４３】
まず、図４に示すように、ｎ型不純物としてＰ（リン）またはＮ（窒素）を不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度含み、例えば、厚さ３００μｍであり、六方晶系の結晶格子を有する低抵抗のＳｉＣ基板（炭化珪素半導体基板）１２を準備する。このＳｉＣ基板１２の主面は、（０００１）方向または（０００−１）方向に対し、オフ角が０度より大きく８度以下となっている。
【００４４】
そして、ＳｉＣ基板１２の一方の主面上にエピタキシャル成長法により、ｎ型不純物として例えばＮを含み、厚さが０．５μｍ程度のバッファ層１４を成長させる。
【００４５】
バッファ層１４を成長させる工程の前に、ＫＯＨエッチング等のＢＰＤをＴＥＤに変換する工程を行うことが望ましい。
【００４６】
次に、バッファ層１４の上に、ＳｉＣ基板１２よりも低不純物濃度のｎ型の第１のＳｉＣ層（第１の炭化珪素半導体層）１６をエピタキシャル成長法により成長させる。第１のＳｉＣ層１６の不純物濃度は、例えば、１×１０１５〜１×１０１６ｃｍ−３程度である。第１のＳｉＣ層１６の厚さは、例えば１．０〜２．０μｍ程度である。
【００４７】
ここで、バッファ層１４の不純物濃度は、ＳｉＣ基板１２よりも低濃度で、第１のＳｉＣ層１６よりも高濃度である。
【００４８】
次に、図５に示すように、第１のＳｉＣ層１６よりも高不純物濃度のｎ型の第２のＳｉＣ層（第２の炭化珪素半導体層）１８をエピタキシャル成長法により成長させる。第２のＳｉＣ層１８の厚さは、例えば０．５〜１．５μｍ程度である。
【００４９】
次に、図６に示すように、第２のＳｉＣ層１８上に第２のＳｉＣ層１８よりも低不純物濃度のｎ型の第３のＳｉＣ層（第３の炭化珪素半導体層）２０をエピタキシャル成長法により形成する。第３のＳｉＣ層２０の不純物濃度は、例えば、１×１０１５〜１×１０１６ｃｍ−３程度である。また、第３のＳｉＣ層２０の厚さは、例えば５．０〜１００μｍ程度である。
【００５０】
バッファ層１４、第１のＳｉＣ層１６、第２のＳｉＣ層１８、第３のＳｉＣ層２０は同一のエピタキシャル成長装置内で原料ガスを切り替えることにより連続成膜することが望ましい。製造コストが低減でき、各層の品質も高く維持することが可能だからである。
【００５１】
その後、ｐ型不純物であるＡｌを第３のＳｉＣ層２０にイオン注入し、ｐウェル領域２２を形成する。また、ｎ型不純物である第３のＰをＳｉＣ層２０にイオン注入し、ソース領域２４を形成する。さらに、ｐ型不純物であるＡｌをＳｉＣ層１４にイオン注入し、ｐウェルコンタクト領域２０を形成する。この後、例えば、不活性ガス雰囲気中で、１５００℃〜１９００℃程度の熱処理によりイオン注入した不純物を活性化する。
【００５２】
その後、公知の半導体プロセスにより、ゲート絶縁膜２８、ゲート電極３０、層間絶縁膜３２、第１の電極（ソース・ｐウェル共通電極）３４、第２の電極（ドレイン電極）３６を形成し、図１に示すＭＯＳＦＥＴが製造される。
【００５３】
本実施の形態の製造方法によれば、ＢＰＤによる性能の劣化および信頼性の低下を抑制する半導体装置の製造方法を提供することが可能となる。
【００５４】
（第２の実施の形態）
本実施の形態の半導体装置の製造方法は、第１導電型の炭化珪素半導体基板を準備する工程と、基板上に基板より低不純物濃度の第１導電型の第１の炭化珪素半導体層を形成する工程と、第１の炭化珪素半導体層上に第１の炭化珪素半導体層より高不純物濃度の第１導電型の第２の炭化珪素半導体層を形成する工程と、熱処理を行う工程と、熱処理の後に、第１の炭化珪素半導体層と第２の炭化珪素半導体層を除去する工程と、基板上に基板より低不純物濃度の第３の炭化珪素半導体層を形成する工程と、を有する。
【００５５】
ここで、熱処理は不活性ガス雰囲気中で、１５００℃以上１９００℃未満で行われることが望ましい。
【００５６】
また、第２の炭化珪素半導体層は、第１の炭化珪素半導体層に不純物をイオン注入することで形成することが望ましい。  
【００５７】
また、第１の炭化珪素半導体層と第２の炭化珪素半導体層を除去する工程は化学的機械研磨（ＣＭＰ）法によることが望ましい。
【００５８】
ここで、第３の炭化珪素半導体層が第１導電型であることが望ましい。
【００５９】
ここで、炭化珪素半導体基板と第１の炭化珪素半導体層との間に、基板より低不純物濃度で第１の炭化珪素半導体層より高不純物濃度の第１導電型の第４の炭化珪素半導体層を形成する工程を有することが望ましい。
【００６０】
第２の炭化珪素半導体層の濃度が５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下であることが望ましい。
【００６１】
図７〜図１１は、本実施の形態の半導体装置の製造方法を示す工程断面図である。
【００６２】
図７に示すように、ｎ型不純物としてＰ（リン）またはＮ（窒素）を不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度含み、例えば、厚さ３００μｍであり、六方晶系の結晶格子を有する低抵抗のＳｉＣ基板（炭化珪素半導体基板）１２を準備する。このＳｉＣ基板１２の主面は、（０００１）方向または（０００−１）方向に対し、オフ角が０度より大きく８度以下となっている。
【００６３】
そして、ＳｉＣ基板１２の一方の主面上にエピタキシャル成長法により、ｎ型不純物として例えばＮを含み、厚さが０．５μｍ程度のバッファ層１４を成長させる。
【００６４】
バッファ層１４を成長させる工程の前に、ＫＯＨエッチング等のＢＰＤをＴＥＤに変換する工程を行うことが望ましい。
【００６５】
次に、バッファ層１４の上に、ＳｉＣ基板１２およびバッファ層１４よりも低不純物濃度のｎ型の第１のＳｉＣ層（第１の炭化珪素半導体層）１６をエピタキシャル成長法により成長させる。第１のＳｉＣ層１４の不純物濃度は、例えば、１×１０１５〜１×１０１６ｃｍ−３程度である。第１のＳｉＣ層１４の厚さは、例えば１．０〜２．０μｍ程度である。
【００６６】
ここで、バッファ層１４の不純物濃度は、ＳｉＣ基板１２よりも低濃度で、第１のＳｉＣ層１６よりも高濃度である。
【００６７】
次に、図８に示すように、第１のＳｉＣ層１６よりも高不純物濃度のｎ型の第２のＳｉＣ層（第２の炭化珪素半導体層）１８を、第１のＳｉＣ層１６に不純物をイオン注入することで形成する。例えば、ＮまたはＰをイオン注入し、不純物濃度が５×１０１７ｃｍ−３以上５×１０１８ｃｍ−３以下程度になるにする。
【００６８】
なお、第２のＳｉＣ層１８をエピタキシャル成長法により成長させることも可能であるが、容易に高濃度の不純物層を形成できる観点からは、イオン注入により形成することが望ましい。第２のＳｉＣ層１８の厚さは、例えば０．５〜１．５μｍ程度である。
【００６９】
その後、第２のＳｉＣ層１８の不純物が活性化する温度で、熱処理を行う。この熱処理は不活性ガス雰囲気中で、１５００℃以上１７００℃未満で行われることが望ましい。
【００７０】
この熱処理により、ＳｉＣ基板１２中に存在するＢＰＤを第１のＳｉＣ層１６と第２のＳｉＣ層１８の格子不整合に起因する応力により引き寄せて吸い出す。
【００７１】
次に、図９に示すように、バッファ層１４、第１のＳｉＣ層１６、第２のＳｉＣ層１８を除去する。この工程は、除去精度の観点から化学的機械研磨（ＣＭＰ）法によることが望ましい。
【００７２】
次に、図１０に示すように、ＳｉＣ基板１２上にエピタキシャル成長法により、ＳｉＣ基板１２よりも低不純物濃度のｎ型の第２のバッファ層１５を成長させる。第２のバッファ層１５は、ｎ型不純物として例えばＮを含み、厚さが０．５μｍ程度である。
【００７３】
第２のバッファ層１５を成長させる工程の前に、ＫＯＨエッチング等のＢＰＤをＴＥＤに変換する工程を行うことが望ましい。
【００７４】
次に、第２のバッファ層１５上に、第２のバッファ層１５よりも低不純物濃度のｎ型の第３のＳｉＣ層（第３の炭化珪素半導体層）２０をエピタキシャル成長法により形成する。第３のＳｉＣ層２０の不純物濃度は、例えば、１×１０１５〜１×１０１６ｃｍ−３程度である。また、第３のＳｉＣ層２０の厚さは、例えば５．０〜１００μｍ程度である。
【００７５】
ここで、第２のバッファ層１５の不純物濃度は、ＳｉＣ基板１２よりも低濃度で、第３のＳｉＣ層２０よりも高濃度である。
【００７６】
その後、ｐ型不純物であるＡｌを第３のＳｉＣ層２０にイオン注入し、ｐウェル領域２２を形成する。また、ｎ型不純物である第３のＰをＳｉＣ層２０にイオン注入し、ソース領域２４を形成する。さらに、ｐ型不純物であるＡｌをＳｉＣ層１４にイオン注入し、ｐウェルコンタクト領域２０を形成する。この後、例えば、不活性ガス雰囲気中で、１５００℃〜１９００℃程度の熱処理によりイオン注入した不純物を活性化する。
【００７７】
その後、公知の半導体プロセスにより、ゲート絶縁膜２８、ゲート電極３０、層間絶縁膜３２、第１の電極（ソース・ｐウェル共通電極）３４、第２の電極（ドレイン電極）３６を形成し、図１１に示すＭＯＳＦＥＴ２００が製造される。
【００７８】
本実施の形態の製造方法によれば、製造プロセス中にＳｉＣ基板１２に残存するＢＰＤを吸い出し、除去しておくことが可能である。したがって、再活性化の要因が排除されるため、その後のイオン注入や熱処理あるいはデバイス動作中にＢＰＤが再活性化し、デバイス活性領域に伸びることを抑制することができる。よって、ＢＰＤによる性能の劣化および信頼性の低下を防止する半導体装置の製造方法を提供することが可能となる。
【００７９】
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
【００８０】
例えば、第３の炭化珪素半導体層を下層の炭化珪素半導体層および基板と同一導電型であるＭＯＳＦＥＴを例に説明したが、第３の炭化珪素半導体層を、下層の炭化珪素半導体層および基板と逆導電型にしてＩＧＢＴとすることも可能である。
【００８１】
また、例えば、実施の形態においては、電子をキャリアとするｎ型ＭＯＳＦＥＴについて説明したが、本発明は、正孔をキャリアとするｐ型ＭＯＳＦＥＴ、ｐ型ＩＧＢＴにも適用可能である。
【００８２】
また、ＭＯＳＦＥＴやＩＧＢＴのみならず、炭化珪素半導体を材料とするＰＮダイオード、ショットキーバリアダイオード等の半導体装置にも本発明は適用可能である。
【００８３】
また、第２の実施の形態で、バッファ層１４、第１のＳｉＣ層１６、第２のＳｉＣ層１８を除去した後に、第１の実施の形態の製造方法を追加適用することで、一層、ＢＰＤによる性能の劣化および信頼性の低下を抑制することが可能な半導体装置を製造することが可能となる。
【００８４】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置、半導体装置の製造方法が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
【符号の説明】
【００８５】
１２      ＳｉＣ基板（炭化珪素半導体基板）
１４      バッファ層（第４の炭化珪素半導体層）
１５      第２のバッファ層
１６      第１のＳｉＣ層（第１の炭化珪素半導体層）
１８      第２のＳｉＣ層（第２の炭化珪素半導体層）
２０      第３のＳｉＣ層（第３の炭化珪素半導体層）
１００      ＭＯＳＦＥＴ
２００      ＭＯＳＦＥＴ
【図１】
2011114252.tif 000003
【図３】
2011114252.tif 000004
【図４】
2011114252.tif 000005
【図５】
2011114252.tif 000006
【図６】
2011114252.tif 000007
【図７】
2011114252.tif 000008
【図８】
2011114252.tif 000009
【図９】
2011114252.tif 000010
【図１０】
2011114252.tif 000011
【図１１】
2011114252.tif 000012
【図２】
2011114252.tif 000013