(57)【要約】【課題】動作部の動作ばらつきを簡単且つ確実に抑えることができる素子実装製造方法を提供する。【解決手段】本発明の素子実装製造方法は、ＦＥＴ２に対するスイッチング周波数ｆoscを決定する全ての抵抗Ｒ１〜Ｒ４を、動作部である制御用ＩＣ３に接続するために、全ての抵抗Ｒ１〜Ｒ４を装着体である回路基板１３に装着する全部品実装工程と、全ての素子抵抗Ｒ１〜Ｒ４を接続して制御用ＩＣ３の動作状態を測定し、この測定結果が設計値から外れている場合に、抵抗Ｒ３または抵抗Ｒ４を回路基板１３から取り外す周波数調整工程と、により実現される。【選択図】図１
2011004570.tif 000002
【特許請求の範囲】
【請求項１】
動作部の動作を決定する全ての素子を前記動作部に接続するために、前記全ての素子を装着体に装着する第１のステップと、
前記全ての素子を接続して前記動作部の動作状態を測定し、この測定結果が目標値から外れている場合に、前記素子の何れかを前記装着体から取り外す第２のステップと、からなることを特徴とする素子実装製造方法。
【請求項２】
前記装着体に前記素子を装着した状態で、この素子の周囲に部品を実装しない領域を形成し、
前記第２のステップで、前記領域に取り外し工具を位置させて、前記素子の何れかを前記装着体から取り外すことを特徴とする請求項１記載の素子実装製造方法。
【請求項３】
前記装着体は回路基板であり、
前記動作部は検出信号を入力として、その検出信号に応じたパルス駆動信号を出力する制御部であり、
前記全ての素子は、前記パルス駆動信号の周波数を決定するものであり、
前記請求項１または２記載の素子実装製造方法で得られた組立体と、
前記パルス駆動信号によりスイッチングされるスイッチング素子を含み、入力電圧を所望の出力電圧に変換するコンバータ部と、により構成され、
前記制御部は、前記コンバータ部から得られた前記検出信号によって、前記出力電圧を安定化させるように、前記スイッチング素子を制御するものであることを特徴とする電源装置。
【請求項４】
回路基板と、
前記回路基板上に設けられ、検出信号を入力として、その検出信号に応じたパルス駆動信号を出力する制御部と、
前記パルス駆動信号の周波数を決定する複数の素子と、
前記パルス駆動信号によりスイッチングされるスイッチング素子を含み、入力電圧を所望の出力電圧に変換するコンバータ部と、により構成され、
前記複数の素子の少なくとも一部の周囲に部品を実装しない領域を形成し、前記領域を前記回路基板端面近傍に形成することを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、最終製品を目標値に収めるための素子実装製造方法と、その素子実装製造方法により得られた組立体を含む電源装置とに関する。
【背景技術】
【０００２】
複数の素子すなわち電子部品が実装される他励式のスイッチング電源装置の従来例を、図７に示す。同図において、１は一次側と二次側とを絶縁する電力伝送用のトランスで、トランス１の一次巻線１Ａとスイッチング素子であるＦＥＴ２とにより直列回路を形成し、その直列回路の両端間に直流入力電圧Ｖinが印加される。また、ＦＥＴ２のスイッチングを制御する制御用ＩＣ３が、トランス１の一次側に配設される。ここでは、制御用ＩＣ３の出力端子ＯＵＴからＦＥＴ２のゲートにパルス駆動信号が出力され、グランド端子ＧＮＤがＦＥＴ２のソースと共に接地される。
【０００３】
トランス１の二次巻線１Ｂには、整流素子としてのダイオード４と、転流素子としてのダイオード５と、チョークコイル６と、平滑コンデンサ７とによる出力回路としての整流平滑回路８が接続され、前記トランス１，ＦＥＴ２および整流平滑回路８とにより、入力電圧源Ｅからの直流入力電圧Ｖinを適切な直流出力電圧ＶOUTに変換出力するコンバータ部９が構成される。出力電圧ＶOUTは出力電圧検出回路１０によって検出され、その検出信号が制御用ＩＣ３のフィードバック端子ＦＢに出力されることで、検出信号の電圧レベルと基準電圧との比較により得られた誤差信号が、前記制御用ＩＣ３で制御信号として生成される。
【０００４】
制御用ＩＣ３は、前記出力端子ＯＵＴやグランド端子ＧＮＤなどの他に、制御用ＩＣ３内で生成した高精度の基準電圧ＶREFを出力する基準電圧端子ＲＥＦと、前記パルス駆動信号の周波数ひいてはＦＥＴ２のスイッチング周波数を設定するタイミング抵抗端子ＲＴを備えている。この端子ＲＴには、抵抗Ｒｔからなる周波数設定回路１１が接続される。周波数設定回路１１は、端子ＲＴに流れる電流量を決定し、それに応じて制御用ＩＣ３で生成されるＦＥＴ２へのパルス駆動信号のスイッチング周波数を設定するものである。なお、こうした制御用ＩＣ３の内部構成については、例えば特許文献１に詳しく開示されているので、ここでは必要な箇所についてのみ説明する。
【０００５】
上記回路構成において、制御用ＩＣ３からのパルス駆動信号によりＦＥＴ２をスイッチングさせると、トランス１の一次巻線１Ａに入力電圧Ｖinが断続的に印加され、一次巻線１Ａと二次巻線１Ｂとの巻数比に応じて二次巻線１Ｂに誘起した電圧が、整流平滑回路８によって整流平滑され、負荷ＬＤに出力電圧ＶOUTを供給する。出力電圧検出回路１０は出力電圧ＶOUTに見合う検出信号を生成して制御用ＩＣ３に出力し、その検出信号の電圧レベルと基準電圧との比較により得られた制御信号を制御用ＩＣ３で生成する。制御用ＩＣ３の出力端子ＯＵＴに発生するパルス駆動信号の周波数は、予め周波数設定回路１１によって固定値に設定されており、前記制御信号に応じてその導通幅が変化するパルス駆動信号（ＰＷＭ信号：パルス幅変調信号）がＦＥＴ２のゲートに与えられる。これによって、コンバータ部９から負荷ＬＤに供給する出力電圧ＶOUTの安定化が図られるようになっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１１２２５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述した電源装置において、コンバータ部９におけるＦＥＴ２のスイッチング周波数は、端子ＲＴに接続する抵抗Ｒｔの抵抗値で設定される。図８は、端子ＲＴと接地ラインとの間に接続する抵抗Ｒｔの抵抗値と、それにより設定されるスイッチング周波数ｆoscとの関係を示している。
【０００８】
しかし、どの電源装置にも同じ抵抗値の抵抗Ｒｔを取付けて、スイッチング周波数を設定する方法では、制御用ＩＣ３内部の回路ばらつきによって、大きな周波数のばらつき（±20％程度）が発生する。そのため、例えば図７に示すようなフォワード式のコンバータ部９を用いた電源装置では、そのコンバータ部９における共振リセットなどの、電源装置内でのＬＣ共振を用いた回路設計が困難になる問題を生じていた。
【０００９】
そして、このような問題は、単に電源装置におけるスイッチング周波数のばらつきに限らず、あらゆる電子機器にも波及するものである。
【００１０】
本発明は上記問題点に着目してなされたもので、動作部の動作ばらつきを簡単且つ確実に抑えることができる素子実装製造方法を提供することを、その第１の目的とする。
【００１１】
また本発明の第２の目的は、そのような製造方法によって得られた組立体から、スイッチング素子のスイッチング周波数が大きくばらつくのを効果的に抑制できる電源装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の素子実装製造方法は、上記第１の目的を達成するために、動作部の動作を決定する全ての素子を前記動作部に接続するために、前記全ての素子を装着体に装着する第１のステップと、前記全ての素子を接続して前記動作部の動作状態を測定し、この測定結果が目標値から外れている場合に、前記素子の何れかを前記装着体から取り外す第２のステップと、からなる。
【００１３】
上記素子実装製造方法では、前記装着体に前記素子を装着した状態で、この素子の周囲に部品を実装しない領域を形成し、前記第２のステップで、前記領域に取り外し工具を位置させて、前記素子の何れかを前記装着体から取り外すのが好ましい。
【００１４】
さらに本発明は、上記素子実装製造方法による電源装置として、前記装着体は回路基板であり、前記動作部は検出信号を入力として、その検出信号に応じたパルス駆動信号を出力する制御部であり、前記全ての素子は、前記パルス駆動信号の周波数を決定するものであり、前記請求項１または２記載の素子実装製造方法で得られた組立体と、前記パルス駆動信号によりスイッチングされるスイッチング素子を含み、入力電圧を所望の出力電圧に変換するコンバータ部と、により構成され、前記制御部は、前記コンバータ部から得られた前記検出信号によって、前記出力電圧を安定化させるように、前記スイッチング素子を制御する構成を採用している。
【００１５】
また本発明の電源装置は、回路基板と、前記回路基板上に設けられ、検出信号を入力として、その検出信号に応じたパルス駆動信号を出力する制御部と、前記パルス駆動信号の周波数を決定する複数の素子と、前記パルス駆動信号によりスイッチングされるスイッチング素子を含み、入力電圧を所望の出力電圧に変換するコンバータ部と、により構成され、前記複数の素子の少なくとも一部の周囲に部品を実装しない領域を形成し、前記領域を前記回路基板端面近傍に形成することで構成される。
【発明の効果】
【００１６】
本発明によれば、動作部の動作状態を測定する前に、その動作に関係する全ての素子を装着体に装着して、予め動作部に接続しておき、その後の測定結果が設計値から外れていた場合にのみ、素子の何れかを装着体から取り外すだけで、動作部の動作ばらつきを簡単且つ確実に抑えることができる。
【００１７】
また、部品を実装していない領域から取り外しの対象となる素子の周囲に向けて直接取り外し工具を差し入れることができるため、他の部品への影響を最小限に抑えて、そうした素子を装着体から簡単に取り外すことができる。
【００１８】
さらに、このような素子実装製造方法によって得られた組立体を、電源装置として組み込むことによって、スイッチング素子のスイッチング周波数が大きくばらつくのを効果的に抑制でき、コンバータ部の回路設計が容易になる。
【００１９】
さらに電源装置として、制御部の動作状態を測定する前に、その動作に関係する全ての素子を制御部に接続しておき、その後の測定結果が設計値から外れていた場合にのみ、素子の何れかを装着体から取り外すだけで、制御部の動作ばらつきを簡単且つ確実に抑えることができる。その際、部品を実装していない領域から取り外しの対象となる素子の周囲に向けて直接取り外し工具を差し入れることができるため、他の部品への影響を最小限に抑えて、そうした素子を回路基板から簡単に取り外すことができる。さらに、そうした領域を回路基板の端面近傍に設けることで、その回路基板の端面から取り外し工具を差し入れ易くすることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明における出荷検査前の構成を示す電源装置の回路図である。
【図２】本発明における出荷検査前の構成を示す電源装置の平面図である。
【図３】本発明によって周波数ばらつきが改善される例を示すグラフである。
【図４】制御用ＩＣの周波数設定に関係する内部回路例と、その内部回路に接続する素子との概略的な回路図である。
【図５】本発明において、周波数設定回路の変形例を示す回路図である。
【図６】本発明において、周波数設定回路の変形例を示す回路図である。
【図７】従来例における電源装置の回路図である。
【図８】タイミング抵抗と発振周波数との関係を示すグラフである。
【発明を実施するための形態】
【００２１】
添付図面を参照して、本発明の好適な実施例について説明する。なお、ここでは前述したフォワード式のコンバータ部９を備えた電源装置を例にして説明するが、他にフライバック式，ハーフブリッジ式，フルブリッジ式などの別な形式のコンバータ部９であってもよく、またトランス１を介在させない非絶縁式のコンバータ部９であってもよい。さらに拡張して、電源装置以外の各種電子機器にも、制御用ＩＣ３に相当する動作部と、その動作部の動作を決定する各種素子があれば、本発明の概念を適用できる。
【００２２】
図１の回路は、本発明で提案する電源装置の一例である。細部の構成や動作の説明について、従来例と共通する部分は重複を避けるためにここでは省略する。但し、図１に示す回路は、出荷される全ての電源装置の最終的な形態ではなく、出荷検査前までの全ての電源装置に共通した構成である。以下、どのようにしてスイッチング周波数のばらつきを抑えるのかについて、その製造方法を詳しく説明する。
【００２３】
前述した制御用ＩＣ３は、端子ＲＴに流れる電流の大きさによって、ＦＥＴ２のスイッチング周波数を設定している。特に図１の回路例では、端子ＲＴに抵抗Ｒ１〜Ｒ４を接続し、制御用ＩＣ３は端子ＲＴから抵抗Ｒ１に流れる電流の大きさによって、ＦＥＴ２のスイッチング周波数を設定する。すなわち周波数設定回路１１は、第１の抵抗Ｒ１，第２の抵抗Ｒ２，第３の抵抗Ｒ３および第４の抵抗Ｒ４からなり、抵抗Ｒ１の一端が端子ＲＴに接続され、抵抗Ｒ４の一端が端子ＲＥＦに接続され、これらの抵抗Ｒ１，Ｒ４の他端が並列接続された抵抗Ｒ２，Ｒ３の一端に接続されると共に、抵抗Ｒ２，Ｒ３の他端が何れも接地された構成を有している。つまり、並列接続された抵抗Ｒ２，Ｒ３が抵抗Ｒ１の他端をグランドでプルダウンし、端子ＲＥＦに接続した抵抗Ｒ４が、抵抗Ｒ１の他端を基準電圧ＶREFでプルアップする構成となっている。
【００２４】
図１の電源装置を製造する際には、先ず上記抵抗Ｒ１〜Ｒ４を含む全ての電子部品を制御用ＩＣ３に接続する全部品実装工程が行なわれる。この工程は図２に示すように、所望の導電パターン（図示せず）を基材１２に形成してなる回路基板１３の表面に、制御用ＩＣ３と抵抗Ｒ１〜Ｒ４を実装することで達成され、それ以外の電源装置を構成する部品も全て回路基板１３に装着される。具体的には、トランス１や、ＦＥＴ２や、チョークコイル６が回路基板１３に実装され、トランス１は前述した一次巻線１Ａや二次巻線１Ｂが、回路基板１３の導電パターンで渦巻状に形成されると共に、これらの一次巻線１Ａや二次巻線１Ｂと電磁気的に結合するコア１Ｃが、回路基板１３に配設される。またチョークコイル６も同様に、その巻線６Ａが回路基板１３の導電パターンで渦巻状に形成され、巻線６Ａと電磁気的に結合するコア６Ｂが、回路基板１３に配設される。
【００２５】
ここでの制御用ＩＣ３および抵抗Ｒ１〜Ｒ４は、何れも回路基板１３の表面に形成した導電パッドに端子を当接させ、その部位を半田付け接続する表面実装用の部品で構成されるが、回路基板１３に形成した導電スルーホールに端子を挿入し、スルーホールと端子との間を半田付け接続する挿入実装用の部品であってもよい。
【００２６】
次に抵抗Ｒ１〜Ｒ４を含む全ての電子部品を回路基板１３に実装した状態で、電源装置としての出荷検査工程が行なわれる。この検査工程では、ＦＥＴ２のスイッチング周波数を測定および検査する。周波数の測定方法としては、例えばＦＥＴ２のドレインに接続するチェック端子を回路基板１３に配設し、チェック端子に発生する電圧の周波数を検査工具（図示せず）としての周波数カウンタで計測してもよいし、出力電圧Ｖoutに含まれるリプルを同様に周波数カウンタで計測してもよい。いずれにせよ、測定した周波数の値が、目標となる設計値の±10％の範囲を超えてばらついていた場合には、当該検査工程において、回路基板１３から抵抗Ｒ３または抵抗Ｒ４を取り外し、当該周波数を設計値の±10％の範囲内に入れる周波数調整工程を実施する。測定した周波数の値が、設計値の±10％以内であれば、周波数調整工程を実施せず、抵抗Ｒ３，Ｒ４は何れも回路基板１３に装着したままとする。
【００２７】
この追加の周波数調整工程では、図２に示すように、出荷前に回路基板１３から抵抗Ｒ３または抵抗Ｒ４を容易に除去できるように、抵抗Ｒ３，Ｒ４が回路基板１３の端部に配置され、しかも抵抗Ｒ３，Ｒ４の両側部に位置する端子の周囲に、いかなる部品も回路基板１３に実装しない非実装部としての部品禁止領域１４が形成される。この部品禁止領域１４は、抵抗Ｒ３または抵抗Ｒ４を回路基板１３から取り外す際に用いる半田ごての先端部よりも大きく形成される。したがって、回路基板１３の端部から部品禁止領域１４に取り外し工具としての半田ごてを差し入れて、抵抗Ｒ３または抵抗Ｒ４と回路基板１３上の導電パッドとの間に付着した半田を溶融させることで、他の部品への熱影響を最小限に抑えて、抵抗Ｒ３または抵抗Ｒ４を回路基板１３から簡単に取り外すことができる。よって、部品禁止領域１４は、取り外し工具が差し入れ易いように、回路基板１３の端面近傍に設けられることが好ましい。また、抵抗Ｒ３，Ｒ４の端子に接続する回路基板１３の導電パターンを、他の電源装置の部品に接続する導電パターンよりも放熱性の劣る形状などで形成すれば、付着した半田に熱が集中して、抵抗Ｒ３または抵抗Ｒ４を回路基板１３からより簡単に取り外すことが可能になる。
【００２８】
このような周波数の測定と、必要に応じて周波数の調整を行なった後、ケースの取り付けや安全試験などが行なわれ、本測定の後に製品として出荷されることとなる。
【００２９】
次に、各抵抗Ｒ１〜Ｒ４の抵抗値を、どのように設定するのかについて説明する。前記図８において、タイミング抵抗Ｒｔとスイッチング周波数ｆoscとの関係は、制御用ＩＣ３の仕様によって、ｆosc・Ｒｔ＝４×10９なる関係がある。そこで、例えば端子ＲＴの電圧ＶRTが１Ｖの場合には、端子ＲＴを流れる電流をＩRTとすると、スイッチング周波数ｆoscと端子ＲＴを流れる電流ＩRTとの関係は、ｆosc＝４×10９・ＩRTになる。
【００３０】
周波数の測定前に、全ての抵抗Ｒ１〜Ｒ４が図１のように接続されている場合に、端子ＲＴを流れる電流ＩRTは、以下の数式のようにあらわせる。
【００３１】
【数１】
2011004570.tif 000003
【００３２】
ここで、抵抗Ｒ４を外した場合の端子ＲＴを流れる電流ＩRT＿Ｈは、以下の数式のようにあらわせる。
【００３３】
【数２】
2011004570.tif 000004
【００３４】
また、抵抗Ｒ３を外した場合の端子ＲＴを流れる電流ＩRT＿Ｌは、以下の数式のようにあらわせる。
【００３５】
【数３】
2011004570.tif 000005
【００３６】
したがって、各抵抗Ｒ１〜Ｒ４の定数すなわち抵抗値は、電流ＩRTひいてはそれにより得られるスイッチング周波数ｆoscが所望の値になり、且つ次の数式を満たすように定数ａの値を選定する。ａの値は例えば15％（＝0.15）である。
【００３７】
【数４】
2011004570.tif 000006
【００３８】
図３は、本発明によって周波数ばらつきが改善される例を示している。上段の各図において、ここに示す正規分布曲線Ｃは、予測される周波数分布の統計（確率）値であり、Ｆ_maxとＦ_minは、電源装置として予測されるスイッチング周波数ｆoscのそれぞれ最大値と最小値である。また、最大値Ｆ_maxと最小値Ｆ_minの範囲でばらつくスイッチング周波数ｆoscの最も期待される中心値をＣoとし、最大値Ｆ_maxと中心値Ｃoとの差、すなわち最小値Ｆ_minと中心値Ｃoとの差をΔとする。
【００３９】
図３の（ａ）では、改善前に比べて周波数のばらつきｂが、ｂ＝Δ／３になる例を示している。ここでは、各抵抗Ｒ１〜Ｒ４自体のばらつきを考慮しない場合に、スイッチング周波数ｆoscのばらつきが最も改善される。図３の（ｂ）では、改善前に比べて周波数のばらつきｂが、ｂ＝Δ／２になる例を示しており、図３の（ａ）に示すものよりもスイッチング周波数ｆoscのばらつきが大きくなるが、抵抗Ｒ３または抵抗Ｒ４の除去工程をおこなう製品の比率を下げることができる。
【００４０】
各抵抗Ｒ１〜Ｒ４の定数を決めるためには、前述した定数ａの値を決める必要があるが、図３の（ａ）では、ａ＝（Δ＋ｂ）／２＝Δ・２／３となり、図３の（ｂ）では、ａ＝（Δ＋ｂ）／２＝Δ・３／４となる。
【００４１】
以上のように、本実施例で提案する素子実装製造方法は、動作部である制御用ＩＣ３の動作すなわちＦＥＴ２を駆動するスイッチング周波数ｆoscを決定する全ての抵抗Ｒ１〜Ｒ４を、この制御用ＩＣ３に接続するために、全ての抵抗Ｒ１〜Ｒ４を装着体である回路基板１３に装着する第１のステップとしての全部品実装工程と、全ての素子抵抗Ｒ１〜Ｒ４を接続して制御用ＩＣ３の動作状態を測定し、この測定結果が目標値としての設計値から外れている場合に、抵抗Ｒ３または抵抗Ｒ４を回路基板１３から取り外す第２のステップとしての周波数調整工程と、により実現される。
【００４２】
この場合、制御用ＩＣ３の動作状態を測定する前に、その動作に関係する全ての抵抗Ｒ１〜Ｒ４を回路基板１３に装着して、予め制御用ＩＣ３に接続しておき、その後の測定結果が設計値から外れていた場合にのみ、抵抗Ｒ３または抵抗Ｒ４を回路基板１３から取り外すだけで、制御用ＩＣ３の動作ばらつきを簡単且つ確実に抑えることができる。
【００４３】
こうしたばらつきを抑えるには、本実施例に示すような汎用の固定抵抗からなる抵抗Ｒ１〜Ｒ４に代わって、抵抗値そのものを外部から可変調整できる例えば可変抵抗やトリミング抵抗などを用いることも考えられる。しかし、トリミング抵抗や可変抵抗単品のコストが高く、また特にトリミング抵抗の場合には抵抗値調整のためのトリミング設備が必要となり、しかも抵抗値調整後におけるトリミング抵抗のカット部分がむきだしになって、信頼性が低下する懸念を生じる上に、可変抵抗の場合にはサイズ（特に高さ寸法）が大きく、また可動部を有するために信頼性が低下する懸念がある。この点、本実施例のような抵抗Ｒ３または抵抗Ｒ４の何れかを回路基板１３から取り外す方法であれば、素子単品のコストを可変抵抗やトリミング抵抗に比べて抑えることができ、高価な設備も必要なく、半田ごてなどの安価な取り外し工具で対応でき、しかも抵抗Ｒ３または抵抗Ｒ４を着脱するだけの作業であるため、信頼性も高い。さらに、測定結果が目標値から外れていなければ、調整を行なわなくてもよいので、全数調整する必要がなく、工数削減も図れる。
【００４４】
さらに、ここで提案する素子実装製造方法は、取り外しの対象となる抵抗Ｒ３，Ｒ４を回路基板１３に装着した状態で、この抵抗Ｒ３，Ｒ４の周囲にどのような部品をも一切実装しない領域としての部品禁止領域１４を形成し、前記周波数調整工程で、測定結果が設計値から外れている場合に、部品禁止領域１４に例えば半田ごてを位置させて、抵抗Ｒ３，Ｒ４の何れかを回路基板１３から取り外すようにしている。
【００４５】
こうすれば、部品を実装していない部品禁止領域１４から抵抗Ｒ３または抵抗Ｒ４の周囲に向けて直接半田ごてを差し入れることができるため、他の部品への影響を最小限に抑えて、抵抗Ｒ３または抵抗Ｒ４を回路基板１３から簡単に取り外すことができる。
【００４６】
また本実施例では、回路基板１３が装着体として設けられ、検出信号を入力として、その検出信号に応じたパルス駆動信号を出力する制御部としての制御用ＩＣ３が動作部として設けられ、全ての素子である抵抗Ｒ１〜Ｒ４が、パルス駆動信号の周波数を決定するものとして設けられており、上記素子実装製造方法で得られた測定および調整後の組立体たる制御用ＩＣ３および周波数設定回路１１と、パルス駆動信号によりスイッチングされるスイッチング素子としてのＦＥＴ２を含み、入力電圧Ｖinを所望の出力電圧Ｖoutに変換するコンバータ部９と、により電源装置を構成し、コンバータ部９から得られた例えば出力電圧Ｖoutの検出信号によって、この出力電圧Ｖoutを安定化させるように、ＦＥＴ２を制御するように、制御用ＩＣ３を構成している。
【００４７】
このような素子実装製造方法によって得られた組立体を、電源装置として組み込むことによって、ＦＥＴ２のスイッチング周波数ｆoscが大きくばらつくのを効果的に抑制でき、コンバータ部９の回路設計が容易になる。
【００４８】
さらに、ここでは電源装置として、複数の抵抗Ｒ１〜Ｒ４の取り外し対象となる少なくとも一部の周囲に部品を実装しない部品禁止領域１４を形成し、この部品禁止領域１４を回路基板１３の端面近傍に形成することで構成される。
【００４９】
こうすると、上述した本実施例の利点の他に、部品禁止領域１４を回路基板１３の端面近傍に設けることで、その回路基板１３の端面から半田ごてを差し入れ易くすることができる。
【００５０】
次に、本発明の変形例について、図４〜図６を参照しながら説明する。図４は、制御用ＩＣ３の周波数設定に関係する内部回路例と、その内部回路に接続する素子との概略的な回路図である。図４（ａ）は、図１に示したものと同じ制御用ＩＣ３の内部回路例であり、これは端子ＲＴを流れる電流ＩRTに比例してスイッチング周波数ｆoscが設定される。なお、ＶRTは端子ＲＴの電圧で、これは端子ＲＥＦに発生する基準電圧ＶREFに基づいて、制御用ＩＣ３の内部で生成される。また２１は、端子ＲＴとグランド端子ＧＮＤにつながる接地ラインとの間に接続する電流制限用の抵抗である。
【００５１】
図４（ｂ）は、制御用ＩＣ３の別な例を示している。ここでの制御用ＩＣ３は、内部に電流源２２を有し、この電流源２２がタイミングコンデンサ端子ＣＴと端子ＲＥＦとの間に接続される。２３は、端子ＣＴとグランド端子ＧＮＤにつながる接地ラインとの間に接続する充放電用のコンデンサであり、このコンデンサ２３が一定電圧に充電されるまでの時間に応じて、スイッチング周波数ｆoscが設定される。
【００５２】
図５は、図４（ａ）の制御用ＩＣ３に組み込まれる周波数設定回路１１の実施例を示している。図５（ａ）は、図１に示したものと同じ回路構成であり、これは必要に応じて抵抗Ｒ３若しくは抵抗Ｒ４を周波数設定回路１１から取り外すことで、スイッチング周波数ｆoscのばらつきを抑える。また図５（ｂ）に示す回路は、図５（ａ）における周波数設定回路１１から抵抗Ｒ１を省略したもので、この場合も抵抗Ｒ３若しくは抵抗Ｒ４を周波数設定回路１１から取り外すことで、スイッチング周波数ｆoscのばらつきを抑えることができる。
【００５３】
図６は、図４（ｂ）の制御用ＩＣ３に組み込まれる周波数設定回路１１の実施例を示している。図６（ａ）の周波数設定回路１１は、端子ＣＴと接地ラインとの間にコンデンサＣ１と抵抗Ｒ３の並列回路を接続し、端子ＲＥＦと端子ＣＴとの間に抵抗Ｒ４を接続して構成される。ここでは、端子ＣＴに接続したコンデンサＣ１が一定電圧に充電されるまでの時間に応じて、スイッチング周波数ｆoscが設定されるが、抵抗Ｒ３若しくは抵抗Ｒ４を周波数設定回路１１から取り外すことで、スイッチング周波数ｆoscのばらつきを抑えることができる。また図６（ｂ）に示す回路は、図６（ａ）の周波数設定回路１１において、抵抗Ｒ３をコンデンサＣ３に変更したもので、コンデンサＣ３若しくは抵抗Ｒ４を周波数設定回路１１から取り外すことで、スイッチング周波数ｆoscのばらつきを抑えることができる。
【００５４】
なお本発明は、本実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明における素子実装製造方法を自動化して実現するために、検査工具で得たスイッチング周波数の測定値を入力し、この測定値が予め設定した目標値から外れていたら、取り外し工具を動作させる信号を出力して、抵抗Ｒ３または抵抗Ｒ４を回路基板１３から取り外す自動調整工具を具備してもよい。また、スイッチング素子としては、ＭＯＳ型ＦＥＴの他にトランジスタなどの各種半導体素子を利用できる。
【符号の説明】
【００５５】
２  ＦＥＴ（スイッチング素子）
３  制御用ＩＣ（動作部，組立体，制御部）
Ｒ１〜Ｒ４  抵抗（素子）
９  コンバータ部
１１  周波数設定回路（組立体）
１３  装着体（回路基板）
１４  部品禁止領域（領域）
【図１】
2011004570.tif 000007
【図２】
2011004570.tif 000008
【図３】
2011004570.tif 000009
【図４】
2011004570.tif 000010
【図５】
2011004570.tif 000011
【図６】
2011004570.tif 000012
【図７】
2011004570.tif 000013
【図８】
2011004570.tif 000014