(57)【要約】【課題】  複数モジュールをリング状に接続した単一のデータ転送路上に、複数のデータパスを実現し、モジュールの利用順を柔軟に変更して処理が可能なデータ処理装置を実現する。【解決手段】  複数モジュールをリングバスで接続する。外部からの入力端子を備えたモジュールは出力するデータのパスを切り換える手段を備え、データ転送路へ出力するデータにパス識別フラグを付加する。該モジュールは、パスを切り換えたデータをデータ転送路へと出力すると、後続のデータの出力をブロックし、切り換える前のパスにて処理されていたデータの処理が完了した通知を受けると、ブロックを解除する。【選択図】  図３
2011008541.tif 000002
【特許請求の範囲】
【請求項１】
リング状に接続されている複数の処理モジュールに入力手段からデータを入力し、当該データを前記複数の処理モジュールの夫々が一方向に転送するデータ処理装置であって、
前記処理モジュールは、
前記複数の処理モジュールが設定された順番で処理を行うようにデータを転送する第１データ処理パスと、前記複数の処理モジュールが接続された順番で処理を行うようにデータを転送する設定パスとを実現する通信手段と、
前記通信手段の受信したデータを処理して、前記通信手段に出力する処理手段とを有し、
前記入力手段は、前記複数の処理モジュールを前記第１データ処理パスで処理させている状態から前記設定パスで処理させる状態へ切り換える場合に、前記処理モジュールを前記設定パスで処理する状態に切り換える切換データを前記第１データ処理パスで処理させることを特徴とするデータ処理装置。
【請求項２】
前記通信手段の１つは、前記入力手段からの入力を保留させる信号を当該入力手段に送信する保留手段を有し、前記切換データを受信した場合に、前記保留手段が前記切換データに続くデータを保留することを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
前記入力手段からの入力を保留させている保留手段を有する通信手段が、前記切換データを再び受信した場合に、前記保留手段による保留を解除することを特徴とする請求項２に記載のデータ処理装置。
【請求項４】
前記入力手段は、前記切換データを再び受信した場合に、前記複数の処理モジュールの通信手段の夫々の設定を、第２データ処理パスを実行可能な設定に変更する変更データを前記通信手段へ入力することを特徴とする請求項２又は３に記載のデータ処理装置。
【請求項５】
前記変更データは前記複数の処理モジュールのうち、前記第２データ処理パスに用いる処理モジュールを、前記設定パスで処理させている状態から前記第２データ処理パスで処理する状態に切り換えることを特徴とする請求項４に記載のデータ処理装置。
【請求項６】
複数のモジュールで処理を完了したデータを外部に出力する出力手段を更に有し、前記出力手段にデータを送信するモジュールは、前記切換データを受信した際に、前記入力手段からの入力を保留させているモジュールに通知信号を送信し、前記入力手段からの入力を保留させているモジュールは、前記通知信号に応じて前記保留を解除することを特徴とする請求項２乃至５のいずれか１項に記載のデータ処理装置。
【請求項７】
前記通信手段は、前記処理手段の出力するデータに、順序を示すカウント値とデータを処理する順番を示す識別情報をデータに付加すること
を特徴とする請求項１乃至６のいずれか１項に記載のデータ処理装置。
【請求項８】
前記カウント値および接続ＩＤは、レジスタにより設定可能であること
を特徴とする請求項７に記載のデータ処理装置。
【請求項９】
リング状に接続されている複数の処理モジュールに入力手段からデータを入力し、当該データを前記複数の処理モジュールの夫々が制御手段からの指示に基づいて処理するデータ処理装置であって、
前記処理モジュールは、
受信して処理するデータを識別するための第１識別情報を格納する第１格納手段と、
処理して出力するデータに付加する第２識別情報を格納する第２格納手段と、
一方向の処理モジュールから送信されるデータを受信する受信手段と、
前記受信手段の受信したデータを処理する処理手段と、
前記処理手段の処理したデータを他方の処理モジュールに送信する送信手段と、
前記処理手段が処理したデータを前記送信手段が送信することを制御する出力制御手段と、
当該モジュールを、前記複数の処理モジュールが前記第１、第２識別情報に応じてデータを転送する第１データ処理パス、又は、前記複数の処理モジュールが接続された順番にデータを転送する設定パスを処理する状態に切り換える切換手段と、
を有し、
前記制御手段は前記複数の処理モジュールの第１、第２識別情報の設定を変更して前記第１データ処理パスを実現する場合に、当該第１データ処理パスで処理させるデータの前に前記第１、第２識別情報の設定を変更する変更データを前記入力手段へ入力することを特徴とするデータ処理装置。
【請求項１０】
リング状に複数の処理モジュールと入力モジュールが接続され、入力モジュールが入力するデータを前記複数の処理モジュールの夫々が一方向に転送するデータ処理装置であって、
前記処理モジュールは、
前記複数の処理モジュールが複数のデータ処理パスでデータを処理できるように、夫々のデータ処理パスに応じた順番で処理を行うようにデータを転送する通信手段と、
前記通信手段の受信したデータを処理して、前記通信手段に出力する処理手段とを有し、
前記入力モジュールは、
入力するデータをどのデータ処理パスで処理させるかを識別するパスＩＤを付加することを特徴とするデータ処理装置。
【請求項１１】
リング状に接続されている複数の処理モジュールに入力手段からデータを入力し、当該データを前記複数の処理モジュールの夫々が一方向に転送するデータ処理装置におけるデータ処理方法であって、
前記処理モジュールは、
前記複数の処理モジュールが設定された順番で処理を行うようにデータを転送する第１データ処理パスと、前記複数の処理モジュールが接続された順番で処理を行うようにデータを転送する設定パスとを実現する通信工程と、
前記処理モジュールが、前記通信工程で受信したデータを処理して出力する処理工程と、
前記複数の処理モジュールを前記第１データ処理パスで処理させている状態から前記設定パスで処理させる状態へ切り換える場合に、前記処理モジュールを前記設定パスで処理する状態に切り換える切換データを前記第１データ処理パスで処理させる切換工程とを有することを特徴とするデータ処理方法。
【請求項１２】
リング状に接続されている複数の処理モジュールに入力手段からデータを入力し、当該データを前記複数の処理モジュールの夫々が一方向に転送するデータ処理装置を制御するコンピュータを、
前記複数の処理モジュールが設定された順番で処理を行うようにデータを転送する第１データ処理パスと、前記複数の処理モジュールが接続された順番で処理を行うようにデータを転送する設定パスとを実現する通信手段と、
前記通信手段の受信したデータを処理して、前記通信手段に出力する処理手段と、
前記複数の処理モジュールを前記第１データ処理パスで処理させている状態から前記設定パスで処理させる状態へ切り換える場合に、前記処理モジュールを前記設定パスで処理する状態に切り換える切換データを前記第１データ処理パスで処理させる切換手段とを機能させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数のモジュールを接続するリング状のデータ転送路を備えたデータ処理装置において、モジュールの利用順を柔軟に切り換えて処理するデータ処理装置に関する。
【背景技術】
【０００２】
従来、リング状のデータ転送路に接続された複数のモジュールによりデータ処理を行うデータ処理装置が提案されている（特許文献１、特許文献２）。このリング状のデータ転送路では、それぞれのモジュールに受信したデータを一時的に格納する手段を設けているため、データ転送路を独立した部分転送路に分けることができ、モジュール間で独立してデータが転送できるようになっている。このことにより、モジュール数分のデータを並行して転送し、データの転送効率を高めている。
【０００３】
モジュール間のデータ転送を実現するために、特許文献１に記載の技術では、転送するデータが宛先のモジュールを示す宛先情報を有している。また、特許文献２においては、モジュール毎にＩＤを設定するＩＤレジスタとＩＤ設定フラグとを設けることにより、専用の演算回路や信号線を必要とすることなくモジュールのＩＤを変更している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１６７５６０号公報
【特許文献２】特開平  ９−０９１２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前述の方法においては、モジュールやリングバスに所定のデータパスに従って処理されている途中のデータがある場合に、処理中のデータを処理しつつデータパスを切り換えることは困難であった。これは、古いデータパスに従っているデータをそのまま新しいデータパスが設定されているモジュールで処理しようとすると処理が破綻する場合があるためである。そのため、従来の方法ではデータパスを切り換える際に古いデータパスに沿うデータがモジュールやリングバスに残っている場合、残っているデータが所定の処理を完了する等をして、残っているデータがモジュールやリングバスから排除されるまで待つ必要がある。このため、特許文献１や特許文献２に記載の方法では、データパスの切り換えが効率的に実行できない。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明のデータ処理装置は、リング状に接続されている複数の処理モジュールに入力手段からデータを入力し、当該データを前記複数の処理モジュールの夫々が一方向に転送するデータ処理装置であって、
前記処理モジュールは、
前記複数の処理モジュールが設定された順番で処理を行うようにデータを転送する第１データ処理パスと、前記複数の処理モジュールが接続された順番で処理を行うようにデータを転送する設定パスとを実現する通信手段と、
前記通信手段の受信したデータを処理して、前記通信手段に出力する処理手段とを有し、
前記入力手段は、前記複数の処理モジュールを前記第１データ処理パスで処理させている状態から前記設定パスで処理させる状態へ切り換える場合に、前記処理モジュールを前記第設定パスで処理する状態に切り換える切換データを前記第１データ処理パスで処理させることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、データを転送するデータパスと、モジュールの利用順序を柔軟に切り換える制御用のデータパスを効率良く切り換えるためのタイミングを判定することができる。これによって、効率良くデータパスを切り換えて、切り換えた後のデータパスに処理させるデータを早く入力させることも可能になる。
【図面の簡単な説明】
【０００８】
【図１】データ処理装置の概略構成を示すブロック図である。
【図２】通信部１０２の概略構成を示すブロック図である。
【図３】データ受信部２０１とデータ送信部２０４の概略構成を示すブロック図である。
【図４】パケットのフォーマットとデータフィールドのフォーマットを示す図である。
【図５】データ処理装置を有するシステムの構成を示すブロック図である。
【図６】データ処理装置の概略構成を示すブロック図である。
【図７】通信部１００２と通信部１００３のデータ送信部の概略構成を示すブロック図である。
【発明を実施するための形態】
【０００９】
＜実施例１＞
図１は、本発明の一実施例である実施例１におけるデータ処理装置の概略構成を示すブロック図である。図１中、データ入出力部１０１は処理対象のデータの入力と、処理済みのデータの出力とを行う。また、通信部１０２−１〜１０２−ｍ（以下、まとめて通信部１０２と称す）は、データ処理部１０３−２〜１０３−ｍ（以下、まとめてデータ処理部１０３と称す）とそれぞれ対に接続されている。ここで、矢印はデータ（又はパケット）を流す方向を示しており、図に示すように、リング状に接続されている夫々のモジュールが一方向からデータを受信し他方へデータを送信する。
【００１０】
通信部１０２−１〜１０２−ｍは、各々隣接する通信部と接続され（但し、通信部１０２−ｍは通信部１０２−１に接続される）、リング状のデータ転送路（以下、リングバスと称す）を構成している。つまり、上記通信部１０２−１〜１０２−ｍは、リングバスを構成すると共に、リングバスとデータ入出力部１０１またはデータ処理部１０３との間でのデータの送受信を行う。このため、通信部１０２−２〜１０２−ｍには、各々データ処理部１０３−２〜１０３−ｍに接続されている。
【００１１】
入力端子１５１より入力されたデータはデータ入出力部１０１を介して通信部１０２−１に入力される。入力されたデータはパケット化され前記リングバス上を流される。通信部１０２は予め設定された情報に従って必要なパケットを前記リングバスより取り込み、取り込んだパケットよりデータを抽出し、データ処理部１０３に入力する。データ処理部１０３では、所定のデータ処理（例えば色空間変換や解像度変換等）を行い、処理後のデータを通信部１０２へ出力する。
【００１２】
処理後のデータは通信部１０２にてパケット化され前記リングバス上を流される。このように通信部１０２−２〜１０２−ｍによって、予め設定された順番にてデータがデータ処理部１０３−２〜１０３−ｍにて次々に処理されて行く。そして、設定されたデータ処理が終了したデータは通信部１０２−１にてデータ入出力部１０１に取り込まれ、出力端子１５２より出力される。なお、データ入出力部１０１は、外部の機器（またはモジュール）とのインタフェースを行うものであり、通信部１０２−１にて直接インタフェース可能な場合は省略可能である。
【００１３】
ここで、本実施例に係るデータ処理装置の動作概要について説明する。本実施形態に係るデータ処理装置では、所定のデータ処理を行う複数のデータ処理部１０３とデータ入出力部１０１がそれぞれ対応する通信部１０２を介して所定の順序でリング状に接続されている。後述するように、通信部１０２の各々は、前の順序の通信部１０２からデータを受信する受信部２０１と、次の順序の通信部１０２へデータを送信する送信部２０４とを備えている。また、受信部２０１及び送信部２０４の各々には、データ処理の論理的順序を識別するための接続ＩＤ情報（第１識別情報、第２識別情報）が割り当てられている。このような構成において、通信部１０２は、この通信部１０２の受信部２０１に割り当てられている接続ＩＤ情報と同一のＩＤ情報を有するパケットを受信した場合は、対応するデータ処理部１０３でこのパケットに対してデータ処理を行わせる。そして、通信部１０２の送信部２０４に割り当てられている接続ＩＤ情報をこのデータ処理済みのパケットに設定して、次の順序の通信部１０２へ送信する。一方、通信部１０２の受信部２０１に割り当てられている接続ＩＤ情報と同一でないＩＤを有するパケットを受信した場合は、ＩＤ情報を変更せずにパケットを次の順序の通信部１０２へ送信する。このように、受信部２０１及び送信部２０４の各々に接続ＩＤ情報を割り振ってパケットの伝達経路を制御することで、複雑なデータパスを有するデータ処理を効率的に実現することができる。
【００１４】
なお、実際にはパケットはリングバス上を一方向に転送され続けるが、パケットに格納されているデータについては、上述の方法で所望のデータパスで複数のモジュールによって処理されるようにすることができる。
【００１５】
図４（ａ）に前記リング状のデータ転送路上を流れるパケットの一構成例を示す。フィールド５０１はパケットが有効であることを示すｖａｌｉｄフラグを格納し、フィールド５０２はパケットが受信保留であることを示すｓｔａｌｌフラグを格納し、フィールド５０３はデータの送信順を示すカウント値を格納する。また、フィールド５０４はデータの論理的な接続を識別するための接続ＩＤを格納し、フィールド５０５はデータが転送されているデータパスを識別するためのパス識別子を格納し、フィールド５０６は処理されるデータを格納する。
【００１６】
（通信部）
図２は、データ入出力部１０１に接続されている通信部１０２―１の概略構成を示すブロック図である。なお、通信部１０２−１と入出力部１０１とを有するモジュールを入力モジュールとする。図に示す様に通信部１０２―１は、データ受信部２０１、バッファ２０２、セレクタ２０３、データ送信部２０４を有している。
【００１７】
隣り合うの通信部の出力端子２５９と入力端子２５７が接続されることで、通信部１０２−１〜１０２−ｍにてリング状のデータ転送路を構成している。また、信号線２５１〜２５６にはデータ処理部１０３（１０３−２〜１０３−ｍの内の１つ）が接続されているものとする。
【００１８】
隣の通信部より入力されたパケットは、バッファ２０２にて一旦保持され、次のクロックサイクルでセレクタ２０３に出力される。データ受信部２０１は、入力端子２５７のパケットを監視し、
・パケットのｖａｌｉｄフラグ５０１が有効である。
・接続ＩＤ５０４とカウント値５０３が受信部２０１の保持する値と一致する。
・接続されているデータ処理部１０３へのデータの入力が可能である場合（ｓｔａｌｌ信号２５３が保留状態でない）。
の全てが成立する場合、このパケットを取り込み、（ｖａｌｉｄ信号２５１を有効にして）出力端子２５２よりデータ処理部１０３へデータを出力する。このとき受信部２０１は、信号線２６０を介してバッファ２０２にデータの取り込みを通知し、バッファ２０２に格納されるパケットのｖａｌｉｄフラグ５０１をクリアし、パケットを無効化する。また、パケット取り込み後、受信部２０１の保持するカウント値５０３はインクリメントされる。
【００１９】
一方、
・入力パケットのｖａｌｉｄフラグ５０１が有効である。
・接続ＩＤ５０４とカウント値５０３が受信部２０１の保持する値と一致する。
・接続されているデータ処理部１０３へのデータの入力が不可能である場合（ｓｔａｌｌ信号２５３が保留状態）。
の全てが成立する場合、受信部２０１は信号線２６０を介して、バッファ２０２にデータの保留を通知し、バッファ２０２に格納されるパケットのｓｔａｌｌフラグ５０２をセットする。また、入力パケットのｖａｌｉｄフラグ５０１が有効で、接続ＩＤ５０４が一致してもカウント値５０３が不一致の場合は、データの取り込みができないので、この場合もｓｔａｌｌフラグ５０２をセットする。なお、後述の動作例で説明するように、パケットを受信するか否かの判断において処理内容によってはカウント値を評価しなくてもよい。
【００２０】
データ送信部２０４は、バッファ２０２の出力パケット（信号線２５８）のｖａｌｉｄフラグ５０１を監視する。そして、ｖａｌｉｄフラグ５０１が有効のときは、リングバス上にデータを出力できないので、接続されているデータ処理部１０３からのデータの出力を保留するためにｓｔａｌｌ信号２５４をセットする。一方で、ｖａｌｉｄフラグ５０１が無効のときは、ｓｔａｌｌ信号２５４をリセットする。
・接続されているデータ処理部１０３からデータの出力が可能である（ｖａｌｉｄ信号２５６が有効の場合）。
・バッファ２０２の出力パケットのｖａｌｉｄフラグ５０１が無効である。
の両方が成立する場合、データ送信部２０４は、ｖａｌｉｄフラグ５０１を有効、ｓｔａｌｌフラグ５０２を無効にして、カウント値５０３とレジスタに設定されている接続ＩＤを付加してパケットを生成する。そして、セレクタ２０３を制御して、出力端子２５９よりこの生成したパケットをリングバス上に流す。パケット出力後、データ送信部２０４の保持するカウント値５０３はインクリメントされる。なお、後述の動作例で説明するように、カウント値を評価しない構成ではカウント値のインクリメントは行わなくてもよい。
【００２１】
（データ受信部）
図３（ａ）は、データ受信部２０１の概略構成を示すブロック図である。図３（ａ）に示すようにデータ受信部２０１は、受信ＩＤレジスタ３０１、カウンタ３０２、比較部３０３、判定部３０４を有している。
【００２２】
比較部３０３は入力端子２５７より入力されるリングバス上のパケットのｖａｌｉｄフラグ５０１、接続ＩＤ５０４、カウント値５０３を監視する。そして、
・パケットのｖａｌｉｄフラグ５０１が有効である。
・パケットの接続ＩＤ５０４がレジスタ３０１に格納されている接続ＩＤと一致する。
・パケットのカウント値５０３がカウンタ３０２の値と一致する。
の全てが成立する場合、ｖａｌｉｄ信号２５１を有効にする。なお、出力端子２５２にはこのパケットのデータ部が出力される。また、比較部３０３はカウント値一致信号３０５とデータ処理完了検出信号３０６を判定部３０４に入力する。
【００２３】
比較部３０３は、ｖａｌｉｄフラグ５０１が有効なパケットについて、このパケットの接続ＩＤ５０４（第１識別情報）がレジスタ３０１（第１格納手段）に格納されている接続ＩＤ５０４と一致した場合に、一致したことを示す信号（ＩＤ一致信号）を出力する。さらに、このパケットのカウント値５０３がカウンタ３０２の値と一致した場合に、一致したことを示す信号をカウント値一致信号として出力する。比較部３０３は入力パケット判定信号とカウント値一致信号を、信号線３０５を通して判定部３０４へ出力する。なお、入力パケット判定信号を出力する条件を満たした場合にだけ比較部３０３がカウント値一致信号３０５を出力するようにすればパケット判定信号を判定部３０４に出力する必要はない。
【００２４】
データ処理完了検出信号３０６は、後述するように、一連のデータ処理を完了して出力されたデータを受信したことを示す。
【００２５】
判定部３０４は入力パケット判定信号とカウント値一致信号３０５、接続されているデータ処理部１０３からのｓｔａｌｌ信号２５３より、データ処理部１０３がデータを取り込めたかどうかを判定する。そして、データを取り込めたと判定した場合は、信号線２６０を介して、バッファ２０２にデータの取り込みを通知し、バッファ２０２に格納されているパケットのｖａｌｉｄフラグ５０１をクリアし、パケットを無効化する。なお、データの分岐（複数データ処理部での使用）のため、このパケット無効化処理は、ＣＰＵ等によってＯＮ／ＯＦＦ可能となっている。
【００２６】
データ取り込み通知信号２６０はカウンタ３０２にも入力され、データを取り込めたと判定した場合、次のデータを取得するために、次のクロックサイクルでカウンタ３０２のカウント値をインクリメント（＋１）する。一方、入力パケット判定信号とカウント値一致信号３０５及び接続されているデータ処理部１０３からのｓｔａｌｌ信号２５３より、取り込むべきデータが取り込めないと判定した場合はデータの受信を保留する。詳細には、受信部２０１が信号線２６０を介して、バッファ２０２にデータの保留を通知し、バッファ２０２に格納されているパケットのｓｔａｌｌフラグ５０２をセットする。また、入力パケット判定信号とカウント値一致信号３０５より、取り込み対象パケットであるがデータの取り込み順序が合致しない場合も、受信部２０１が同様の保留処理をする。
【００２７】
さらに判定部３０４は、一連のデータ処理が完了したかどうかを、データ処理完了検出信号３０６と、接続されているデータ処理部１０３からのｓｔａｌｌ信号２５３より判定し、その判定結果を信号線２６３に出力する。
【００２８】
（データ送信部）
図３（ｂ）は、データ送信部２０４の概略構成を示すブロック図である。図３（ｂ）に示すようにデータ送信部２０４は、送信ＩＤレジスタ４０１、カウンタ４０２、出力制御部４０３、パケット生成部４０４、パス設定部４０５を有する。
【００２９】
出力制御部４０３は、バッファ２０２の出力パケット（信号線２５８）のｖａｌｉｄフラグ５０１とｓｔａｌｌフラグ５０２、接続ＩＤ５０４を監視する。ｖａｌｉｄフラグ５０１が有効のときは、リングバスにデータを出力できないので、対のデータ処理部１０３のデータ出力を保留するためにｓｔａｌｌ信号２５４をセットする。一方で、ｖａｌｉｄフラグ５０１が無効のときは、ｓｔａｌｌ信号２５４をリセットする。
【００３０】
また、出力制御部４０３は、
・バッファ２０２の出力パケットのｖａｌｉｄフラグ５０１が有効かつｓｔａｌｌフラグ５０２が保留を示していない。
・バッファ２０２の出力パケットの接続ＩＤ５０４がレジスタ４０１（第２格納手段）に格納されている接続ＩＤ（第２識別情報）と一致する。
の両方が成立した場合は、自身が出力したパケットが他のどのモジュールにも保留されずにリングバスを周回して戻ってきたと判定する。そして、パケット生成部４０４を介してセレクタ２０３を制御し、ｖａｌｉｄフラグ５０１を無効にしてパケットを無効化する。この場合、データ処理部１０３のパケットを出力することが可能となるので、ｓｔａｌｌ信号２５４をリセットする。なお、出力制御部４０３は後述するようにデータパスを切り換える場合にもｓｔａｌｌ信号２５４をセットする。
【００３１】
パケット生成部４０４は、接続されているデータ処理部１０３のｖａｌｉｄ信号２５６を参照する。そして、データ処理部１０３からデータの出力が可能と判定した場合（ｖａｌｉｄ信号２５６が有効の場合）、バッファ２０２の出力パケットが、
・その出力パケットのｖａｌｉｄフラグ５０１が無効である場合。
・データを抽出し終えて無効化するパケット（ｖａｌｉｄフラグ５０１が有効かつｓｔａｌｌフラグ５０２が保留を示していないときで、パケットの接続ＩＤ５０４がレジスタ４０１に格納されている接続ＩＤと一致したパケット）の場合。
のいずれかの場合、ｖａｌｉｄフラグ５０１を有効、ｓｔａｌｌフラグ５０２を無効にして、カウンタ４０２のカウント値とレジスタ４０１に設定されている接続ＩＤとパス設定部４０５のパス識別子を付加してパケットを生成する。そして生成したパケットを、送信部２０４がセレクタ２０３を制御することで出力端子２５９からリングバス上に流す。そして、次のクロックサイクルでカウンタ４０２のカウント値をインクリメント（＋１）する。なお、送信部２０４のカウンタ４０２とこの送信部のパケットを受信する受信部２０１のカウンタ３０２は、同期を取るため、データ転送開始前に同じ値に初期化される。
【００３２】
（データパスの設定）
パス設定部４０５のレジスタにアクセスしてこのレジスタの値を変更するデータ５０６のフォーマットを図４（ｂ）に示す。なお、このデータ５０６を格納するパケットは図４（ａ）に示したとおりであるので説明は省略する。データタイプ７０１はデータ５０６の種別を示す、ＲＷフラグ７０２はレジスタへのアクセスの種別が読み出しと書き込みのどちらであるかを示す、アドレス７０３はアクセス先を示す、データ７０４は読み出したデータあるいは書き込むデータである。なお、アドレス７０３は、モジュールの１つを特定できる情報であれば良い。なお、後述する、設定パス開始パケット（切換データ）に格納される設定パス開始データや、接続ＩＤ変更パケットに格納される接続ＩＤ変更データはデータ５０６のフォーマットを採用する。
【００３３】
次にデータパスを切り換える処理の概要を説明する。
【００３４】
接続ＩＤ等を変更するデータを転送するデータパスを設定パスとし、処理部にて処理するデータや処理部のレジスタの設定を変更するデータを送るデータパスをデータ処理パスとする。本実施例ではモジュールのパス設定部４０５のレジスタに“０”が格納されている時に、そのモジュールは設定モードで動作し、一方で、“１”が格納されている場合にデータ処理モードで動作する。なお、設定モードで動作するモジュールは入力されるパケットについてフィールド５０１−５０５の値を無視して常にフィールド５０６のデータを取り込む。
【００３５】
新しいデータ処理パス（データ処理パス２）を設定しようとする際に、データ処理パス（データ処理パス１）が実行中である場合には、データ処理パス１で処理させるデータの後に設定パス開始パケットを、システム制御部８００が入力端子１５１から入力する。設定パス開始パケットはデータ処理パス１で処理中の各モジュールを設定パスに切り換えるためのパケットであって、データ処理モードの各モジュールのパス設定部４０５を変更して各モジュールを設定モードに変更する。
【００３６】
一方で、データ処理パス１が実行中である可能性がない場合（起動時に全てのモジュールを設定モードに初期化するようにした場合など）は設定パス開始パケットを流さずに設定パスを開始してよい。
【００３７】
設定パスでは、接続ＩＤ変更パケットを同じリングバスに接続されている全てのモジュールの通信部に送信する。接続ＩＤ変更パケットは、夫々のモジュールがデータ処理パス２を実行可能にするために、新しい接続ＩＤを設定させるデータである接続ＩＤ変更データを格納する。そして、各モジュールは接続順（ブロードキャストの場合は接続ＩＤ変更パケットの受信順に相当する）に接続ＩＤの変更処理をする。接続ＩＤ変更パケットはリングバスに接続された全てのモジュールを巡った後に入出力部１０１によってリングバスから出力される。
【００３８】
以下、データパスを切り換える処理の詳細を説明する。
【００３９】
処理部１０３が通信部１０２から取り込んだパケットのデータが設定パス開始データである場合、処理部１０３はｓｔａｌｌ信号２５４がリセット状態になると、設定パス開始データを、端子２５５を介して送信部２０４にそのまま出力する。そして、設定パス開始データがパス設定部４０５への書き込み（ライトアクセス）を示す場合、設定パス開始データをパケット生成部４０４がパケット化し端子２６２よりリングバスに出力する。さらに、その次のクロックサイクルでパケット生成部４０４はパス設定部４０５の設定値を、設定パスを示す値に書き換えるとともに、パス設定部４０５は設定値が変更されたことを示す信号をデータ処理終了検出部４０６に送る。データ処理終了検出部４０６は、設定値が“０”に変更されたことを示す信号がパス設定部４０５から入ると、出力制御部４０３に対してモジュールの状態が設定モードに切り換わったことを検出したことを出力する。さらに、出力制御部４０３は、データパスを切り換え中であることを受けて、２５４のｓｔａｌｌ信号をセットする。これにより、パス設定部４０５の設定を変更した設定パス開始データに続くパケットが通信部間を転送されることを抑制する。
【００４０】
なお、入出力部１０１からの入力を直接保留できる通信部１０２−１で、設定パス開始データを受け取った際にデータの入力を一時的に抑制するようにしてもよい。この場合、保留信号２５４によって入出力部１０１からの入力を保留した通信部１０２−１が再び設定パス開始データを他のモジュールから受信した場合に保留信号２５４をクリアする。再度受け取った設定パス開始データは通信部１０２−１が無効化するようにしてもよい。
【００４１】
設定パス開始パケットはデータ処理パス１を通って夫々のモジュールを設定モードに切り換える。そしてデータ処理パス１で用いる夫々のモジュールを通過した後に、入出力部１０１にてこのパケットは排出される。
【００４２】
入出力部１０１からの入力を保留できる通信部１０２−１において、比較部３０３は取り込むべき接続ＩＤを検出して設定パス開始パケット取り込む。そして、通信部１０２−１の比較部３０３はデータ処理完了検出信号３０６を判定部３０４に出力する。この設定パス開始パケットが入出力部１０１に取り込み可能と判定された場合、比較部３０３は一連のデータ処理が完了したことを２６３の信号により判定し、送信部２０４へと入力する。この信号はデータ処理終了検出部４０６へと入力され、このパケットに後続するデータの転送をブロックしていた出力制御部４０３からのｓｔａｌｌ信号２５４をリセットする。なお、出力制御部４０３がパケット生成部４０４のパケット生成（自身のモジュールの出力）を抑制する処理は、例えば出力制御部４０３にある値を設定したモジュールで実施するようにしてもよい。
【００４３】
次に設定パスにおいて、データ処理パス２を設定する処理について説明する。データ処理パス２を実現するためには、設定パスで各モジュールのレジスタの設定（受信ＩＤレジスタ３０１、カウンタ３０２、送信ＩＤレジスタ４０１、カウンタ４０２、など）をデータ処理パス２に対応する値に変更する必要がある。設定パスは、所望のデータ処理順序を実現するために、通信可能な通信部の夫々で処理される必要がある。設定パスをレジスタ設定専用のデータパスとして利用を限定する場合には、必ずしも処理部１０３が接続ＩＤ変更パケットの格納する接続ＩＤ変更データを取り込む必要はない。この場合、接続ＩＤ変更パケットは、ｓｔａｌｌ信号２５４によって通信部間のパケットの転送を抑制されない。一方で、各モジュールの処理部１０３が接続ＩＤの変更をする場合は、ｓｔａｌｌ信号２５４をクリアするように受信部から信号線２６３を介して指示を出す必要がある。
【００４４】
受信部２０１と送信部２０４は、接続ＩＤ変更データを参照して夫々が有するレジスタを更新する。そして、処理モジュールは設定パスであるので、送信部２０４は接続ＩＤ変更パケットの格納する値を変更せずにそのままセレクタ２０３を制御して端子２５９へ出力する。そして、次のクロックサイクルでパケット生成部４０４はパス設定部４０５の設定値を、データ処理モードを示す値に書き換え、さらにｓｔａｌｌ信号２５４をクリアする。
【００４５】
パス設定部４０５へのライトアクセスをするパケットを処理する際に、パケット生成部４０４がパス設定部４０５の設定値をデータ処理モードに書き換える処理してもよい。その場合でも、書き換え後の値が反映された処理を開始できるのは、（ライトアクセスの）次のクロックサイクルからとなる。
【００４６】
接続ＩＤ変更パケットは入出力部１０１に接続されている通信部１０２−１からリングバスへ出力され、その他全ての通信部１０２にて処理され、リングバスを１周して戻ってきたらデータ入出力部１０１から出力されるとする。
【００４７】
前述したように、設定パス開始パケットにより各モジュールが設定されると、処理中のデータ処理パス１のデータが残っていたとしても、各モジュールはデータ処理パス２の設定が完了するまでパケットの転送をブロックする。そのために、設定パスの接続ＩＤ変更パケットが、先行するデータ処理パス１のデータ処理に影響しない。
【００４８】
データ処理パス２では、設定パスで設定した接続ＩＤ及びカウント値に基づいて、データ処理パス２に対応する一連の処理を実現する。以上の手順により、データ処理部１０３を任意の順番で用いて一連のデータ処理を行うことができる。更に別のデータ処理パス３の処理を行う場合は、同様にして、設定パス開始パケットを流してから、設定パスにおいて接続ＩＤ変更パケットを用いて夫々の処理モジュールのレジスタの設定をデータ処理パス３に対応するように設定する。
【００４９】
なお、設定パスからデータ処理パス２に切り換える場合には、前述した出力制御部４０３によるブロックは必ずしも必要ではない。すなわち、接続ＩＤ変更パケットに続けてくようにデータ処理パス２で処理させるデータを入出力部１０１から入力してもよい。これは、接続ＩＤ変更パケットが他のパケットに追い越されることがないためである。また、接続ＩＤ変更パケットが通過したモジュールでは、通過した次のクロックサイクルで、データ処理パス２のデータ転送が行われるための設定（接続ＩＤ、カウント値及びレジスタの対応）が完了しているためである。よって、ブロックせずに転送を開始しても破綻することはない。
【００５０】
一方で、データ処理パス１から設定パスに切り換える場合には、データ処理パス１を実現しているレジスタの設定（接続ＩＤやカウンタ値）を、設定パスにおける接続ＩＤ変更データが変更する可能性がある。従って、データ処理パス１の処理を完了したあとに設定パスでの接続ＩＤ変更データを転送していく必要がある。
【００５１】
図５は、データ処理部８２０を有するデータ処理装置の概略構成を示す。
システム制御部８００は、演算制御用のＣＰＵ８０１、固定データやプログラムを格納するＲＯＭ８０２、データの一時保存やプログラムのロードに使用されるＲＡＭ８０３および、外部データを保持する外部記憶装置８０４を有する。ＲＡＭ８０３はＳＲＡＭやＤＲＡＭのように多種であってもよいし、複数あってもよい。また、その一部がＣＰＵ８０１の内部で機能してもよい。
【００５２】
データ入力部８１０は、処理すべきデータをシステム外部より取り込む。たとえばイメージスキャナおよびＡ／Ｄ変換器などのデバイスを有する画像読み込み装置や、マイクおよびＡ／Ｄ変換などのデバイスを有する音声入力装置などであってもよい。
【００５３】
データ出力部８３０は、データ処理装置によって処理されたデータを外部に出力する。例えば、画像データを印字ドットパターンに変換して出力するプリンタデバイスを含む画像出力装置や、音声データをＤ／Ａ変換器等を通して出力する音声出力装置などである。データ入力部８１０において入力されたデータは、システム制御部に送られてＣＰＵ８０１で処理されてもよいし、そのままＲＡＭ８０３や外部記憶装置８０４に一時記録されてもよい。よって、データ処理部８２０は、データ入力部８１０からの入力データを直接受け取って処理を行っても、システム制御部８００からの指示ならびにデータ供給によって処理を行ってもよい。
【００５４】
また、データ処理部８２０の出力は、再度システム制御部８００に送られても、また、直接データ出力部８３０に送られてもよい。
【００５５】
データ処理部８２０はシステム制御部８００の制御によって、様々なデータ処理内容を設定され、供給される処理データについて設定された処理内容に応じた処理を実行し、処理したデータを出力する。
【００５６】
なお、システム制御部８００がデータ処理部８２０に対して、前述の設定パス開始データや接続ＩＤ変更データを送信する。ここで、ＣＰＵ８０１がデータ処理部８２０に実行させる処理に応じた接続ＩＤ変更データをデータ処理部８２０に送信する。
【００５７】
次に図５の構成を用いて、ユーザやアプリケーションによってデータ処理パス１（第１データ処理パス）で処理する状態からデータ処理パス２（第２データ処理パス）で処理する状態にデータ処理部８２０が切り換えられようとする場合の概略を説明する。まず、システム制御部８００はデータ処理パス１で処理すべきデータをデータ入力部８１０から入力し続けているか、データ処理パス１で処理すべきデータがＲＡＭ８０３に残っているかを確かめる。データ処理パス１で処理すべきデータが入力中、又は残存している場合はＣＰＵが設定パス開始データをデータ処理パス１の最後に処理されるように、ＲＡＭ８０３に登録する。一方で、データ処理パス１で処理すべきデータが入力中ではない、又は、残存していない場合はデータ処理部８２０に設定パス開始データを送信する。
【００５８】
システム制御部８００は設定パス開始データをＲＡＭ８０３に登録又はデータ処理部に送信し終えると、次に接続ＩＤ変更データを発行する。
【００５９】
外部記憶装置８０４はデータ処理部８２０に処理させる内容と、その処理させる内容に対応する接続ＩＤ変更データを予め格納している。又は、外部記憶装置８０４は細分化された代表的な処理について接続ＩＤ変更データの一部が格納しており、ＣＰＵ８０１が処理内容を解析して、データ処理部８２０に処理させたい処理に応じて接続ＩＤ変更データを作成するようにしてもよい。システム制御部８００は、ＲＡＭ８０３に設定パス開始データが残っている場合は、接続ＩＤ変更データを設定パス開始データの次にデータ処理部８２０に送信するデータとして登録する。一方で、ＲＡＭ８０３に接続ＩＤ変更データが残っていない場合はデータ処理部８２０に設定パス開始データを送信する。システム制御部８００は、設定パス開始データを登録又は送信し終えると、データ処理パス２で処理させるデータをデータ入力部８１０が入力することを許可する。
【００６０】
以上のように説明した構成を用いることで、全ての処理モジュールでデータ処理パス２の設定が完了していなくても、先行するデータ処理パス１と衝突することのなくデータ処理パス２で処理させるデータを入力するタイミングを保証できる。れにより、効率的なデータパスの切り換えを実現し、切り換えた後のデータパスの処理を開始するタイミングも早めることができる。また、接続ＩＤの設定を変更する等の、先行するデータパスに影響を与える可能性のある処理を行ったとしても、パス設定部４０５の設定を切り換えるデータ（設定パス開始データ）を先頭にすればよい。これにより、入力端子１５１からデータを入力する装置側ではデータ処理装置内部での処理状態を意識する必要なく連続したデータ処理が可能になる。
【００６１】
また、本実施例の画像処理装置ではモジュール間のデータ転送の対応関係を集中管理する必要がないため、特許文献１の技術に比べて配線の数を減らすことができる。特許文献１の技術では宛先情報を付加してデータを転送することでデータパスを実現しているが、モジュール間のデータ転送の対応関係がテーブルにより集中管理されるため、モジュール数の増加につれて管理が複雑になるばかりでなく、配線が多くなる。
【００６２】
また、本実施例の画像処理装置ではモジュールを一度にリセットする必要が無いので、データを処理中のモジュールがあっても他のモジュールの設定を変更できるため、特許文献２の技術より切り換え処理が効率的に行える。特許文献２の技術では、各モジュールにモジュールのＩＤを設定するレジスタと該レジスタが設定されたかを示すフラグを設けている。そして、マスターとなったモジュールよりＩＤ設定命令を発行することでデータパスの切り換えが実現される。しかし、ＩＤ設定命令により、該フラグがセットされたモジュールは、続いて受信したＩＤ設定命令を処理せずに後段のモジュールへとスルーする。そのため、ＩＤを上書きするために、フラグを無効化するために全てのモジュールを一度にリセットする必要がある。
【００６３】
また、データ処理部１０３に接続される通信部１０２について、図２に示す信号線２６３のように、受信部と送信部間で一連のデータ処理が完了したことを通知する信号線は省いても良い。また、受信部６０１では一連のデータ処理が完了したことを判定する回路、送信部６０２ではデータ処理終了検出部などは省略してよく、データを転送する機能に限定した構成であってかまわない。全ての通信部１０２が同じ構成であっても、データ入出力部１０１の接続されている通信部のアドレスを他の通信部と異ならせることで、データ入出力部１０１からのデータのみを保留することができる。
【００６４】
＜実施例２＞
図６（ａ）は、本発明の実施例２におけるデータ処理装置の構成を示すブロック図である。なお、以下の説明では実施例１と同一機能を有する構成や工程には同一符号を付すとともに、構成的、機能的にかわらないものについてはその説明を省略する。図に示すように実施例２のデータ処理部８２０は、データ入力部９０１、データ出力部９０２、データ入力部９０１に接続している通信部９０３、データ出力部に接続している通信部９０４を有している。
【００６５】
本実施例では、データ入力部９０１とデータ出力部９０２が異なるモジュールに配置されたものである。データ入力部９０１、データ出力部９０２の動作は、実施例１に示したデータ入出力部１０１の動作の入力側と出力側を分離した動作となる。
【００６６】
通信部９０３および通信部９０４は、通信部１０２と同様の構成であるが、データ出力部９０２の接続された通信部９０４の受信部が信号線９１０を介して判定部３０４の信号２６３を、データ入力部９０１の通信部９０３の送信部２０４へ送信する。このようにして、データ出力部９０２が接続された通信部９０４から、データ入力部９０１が接続された通信部９０３に対して、一連のデータ処理が完了したことを通知する信号９１０が入力される。このとき、信号９１０を生成するデータ出力部９０２の接続された通信部９０４の受信部では、通信部９０３のパス設定部４０５を指定するアドレスにより一連のデータ処理が完了したかどうかの判定を行う。
【００６７】
以上説明したように、入力側の通信部９０３と出力側の通信部９０４とでパス設定部４０５を指定するアドレスを対応付けて夫々に保持させる。このアドレスを参照することで、通信部９０４で指定されたパス設定部４０５の設定を切り換えたデータを検出し、一連のデータ処理が完了したかどうかを判定できる。これにより、データパスの入力と出力となるモジュールが分かれていた場合であっても、切り換え前と切り換え後の２つのデータ処理パスの処理が互いに影響することなく処理されることが保証される。
【００６８】
なお、データ入力部９０１の接続された通信部９０３の受信部およびデータ出力部９０２の接続された通信部の９０４の送信部はそれぞれ省略してもよい。
【００６９】
＜実施例３＞
図６（ｂ）は、本発明の実施例３におけるデータ処理装置の概略構成を示すブロック図である。なお、以下の説明では実施例１、２と同一機能を有する構成や工程には同一符号を付すとともに、構成的、機能的にかわらないものについてはその説明を省略する。
【００７０】
図に示すように実施例２のデータ処理部８２０は、入出力部に接続された通信部１００２と、データ処理部１０３に接続された通信部１００３を有する。１００２と１００３の通信部は共に第１の実施例で示した１０２の制御部と同様にパケットを転送する機能を備えている。異なる部分は、図７（ａ）における１１０１のデータ処理検出部の動作と、図７（ｂ）における１２０１のパケット生成部の動作である。これらの動作の異なる部分について説明する。
【００７１】
まず、データ処理終了検出部１１０１の動作について説明する。図７（ａ）は、入出力部１０１に接続された通信部１００２の一構成例を示すブロック図である。通信部１００２は、複数のデータ処理終了信号１００１を入力とするデータ処理終了検出部１１０１を備える。データ処理終了信号１００１は、後述するように、このモジュールによる一連のデータ処理の状態を通知する信号である。データ処理終了検出部１１０１は、この複数のデータ処理終了信号１００１から出力制御部４０３へ出力する信号を生成する。複数のデータ処理終了信号１００１をどのように有効にするかは、レジスタにより設定可能とする。たとえば利用順で最後のモジュールからの信号１００１を有効としても良いし、利用順で最後のモジュールでなくとも、ブロックを解除してもデータパスに影響ないと保証できる位置にあるモジュールとしてもよい。あるいは、複数のモジュールを指定し、その全てのモジュールの終了を検出したことでブロックを解除してもよい。
【００７２】
続いて、パケット生成部１２０１の動作について説明する。図７（ｂ）は、処理部１０３に接続された通信部１００３の一構成例を示すブロック図である。処理部１０３に接続された通信部１００３のパケット生成部１２０１では、パケット生成部４０４の機能に加えて、データ処理終了信号１００１を生成する。データ処理終了信号１００１は、このモジュールのデータ処理部１０３にて一連のデータ処理が完了したことを表し、図４（ｃ）に示したフラグ７０５にてデータ処理部１０３から通知されたことでデータ処理完了とする。あるいは、パス設定部４０５の設定を切り換える設定パス開始データや接続ＩＤ変更データのように、特定のビットパターンを持つデータを検出することによりデータ処理完了としてもよい。
【００７３】
なお、データ処理終了検出部１１０１に入力される複数のデータ処理終了信号１００１のうち１つを、本発明の第１の実施例における受信部２０１から入力される信号２６３としてもよい。あるいは、図７（ａ）のパケット生成部を１２０１として、モジュール内部にて接続してもよい。
【００７４】
データ処理終了検出部１１０１と、パス設定部４０５の設定切り換え手順について説明する。設定を切り換えるためには、異なるレジスタにアクセスする必要があるため、入力端子２５５から設定するデータを受けるタイミングは最短でも１サイクルの遅れが生じる。データ処理終了検出部１１０１の設定を先に行う場合には、前述したようにパス設定部のブロック解除の判定が変更されてしまうため、変更を実際に有効にするタイミングを、前回の設定におけるブロック解除のタイミングとする。一方、パス設定部４０５の切り換えを先に行う場合には、後続のデータをブロックするため、データ処理終了検出部の設定を切り換えるデータが入力端子２５５から入力されるタイミングでは先行するデータパスに影響を与えることなく設定が可能となる。これらの手順は、どちらか一方に選択して制御側での規約として利用が保証されてもよいし、例えば互いの設定切り換えデータのカウンタを備えるなどして動的に制御が切り換えられてもよい。
【００７５】
以上説明したように、データパスを切り換える際に先行するデータパスにおける特定のモジュールの処理終了状態をもとにして、後続するデータパスのパケットの転送開始を保証する。これによって、先行するデータパスの処理に影響を与えないタイミングで後続するデータパスの処理を開始することができる。特定のモジュールの終了状態をもとに後続のパケット転送を開始することで、モジュール数が増加するにつれて増加するデータパス切り換え時のオーバーヘッドを短くすることが可能となる。
【００７６】
上述の実施例では、各モジュールを設定モードにすると、各モジュールは入力されるパケットについてフィールド５０１−５０５の値を無視して常にフィールド５０６のデータを取り込むとしている。しかし、各モジュールの通信部１０２の受信ＩＤレジスタ３０１と送信ＩＤレジスタ４０１とに複数のデータパスに対応する夫々のＩＤを登録すれば、入力するパケットがどのデータパスに属するかに応じた処理ができる。ここで、通信部１０２−１がデータ処理部８２０に入力するデータをパケット化する際にパスＩＤを設定し、例えば、通信部１０２はパスＩＤが“０”の場合にデータ処理パス１を、パスＩＤが“１”の場合にデータ処理パス２を設定するようにする。これにより、各モジュールの通信部１０２に設定されているデータパスの範囲で切り換えるならば、接続ＩＤを書き換えるパケットを各モジュールに入力する必要は無くなる。
【００７７】
以上の構成によるデータパスの切り換え処理（データ処理パス１⇒データ処理パス２）を順に説明する。まず、システム制御部８００が、通信部１０２−１のパス設定部４０５へのライトアクセスのコマンドを格納する設定パス開始データをデータ処理部８２０に入力する。通信部１０２−１は入力されたライトアクセスのコマンドに応じてパス設定部４０５のレジスタを“１”に設定する（デフォルトは“０”）。
【００７８】
続いて、入出力部１０１からデータ処理パス２で処理させるデータ（パケット）の転送が開始される。通信部１０２−１はパス設定部４０５に“１”が設定されているのでパケットのパスＩＤ５０５に“１”を付加する、その他の通信部はパスＩＤ５０５として“１”が付加されているパケットをデータ処理パス２で処理する。通信部１０２に設定されている範囲内でデータパスを切り換える場合であることを入力モジュールが識別し、設定パス開始データに基づいて入力モジュールだけを設定するようにしても良い。その場合システム制御部８００がテーブル等に入力モジュールに設定されているデータパスに対応するパスＩＤを格納し、切り換える際に格納しているパスＩＤと重複しないパスＩＤを設定パス開始データに付加すればよい。  上述の実施例で用いたデータ処理装置の各部の概略構成図は、回路や機能手段の接続関係を説明するためのものであって、各構成の位置関係を制限するものではない。
【００７９】
また、前述の各実施例の処理は、複数のハードウェアとソフトウエアの協同によって実現するようにしてもよい。この場合、ネットワーク又は各種記憶媒体を介して取得したソフトウエア（プログラム）をコンピュータ等の処理装置（ＣＰＵ、プロセッサ）にて実行することで実現できる。
【００８０】
また、本発明は前述した実施例の機能をコンピュータに実現させるプログラムを記憶した記憶媒体を、システム或いは装置に供給することによって実現してもよい。
【図１】
2011008541.tif 000003
【図２】
2011008541.tif 000004
【図３】
2011008541.tif 000005
【図４】
2011008541.tif 000006
【図５】
2011008541.tif 000007
【図６】
2011008541.tif 000008
【図７】
2011008541.tif 000009