(57)【要約】【課題】消費電力の低減を実現できる表示装置、表示装置の駆動方法および電子機器を得る。【解決手段】供給された駆動電流に応じた輝度でそれぞれ発光する複数の発光素子と、複数の発光素子のそれぞれの輝度を指示する輝度信号（信号線電圧Ｖsig）に応じた第１の制御電圧（Ｔｒ２のゲート電圧Ｖｇ）と、所定の第２の制御電圧（電源線電圧Ｖcc1、Ｖcc2、Ｖini）とに基づいて、駆動電流を制御する電流制御回路と、電流制御回路に第１の制御電圧が入力される輝度設定期間（信号書き込み期間Ｔ８）における第２の制御電圧のレベル（電源線電圧Ｖcc２）を、輝度設定期間に続く発光期間Ｔ９における第２の制御電圧のレベル（電源線電圧Ｖcc１）とは異ならせることにより、輝度設定期間における駆動電流を抑制する電圧制御回路とを備える。【選択図】図３
2011107187.tif 000002
【特許請求の範囲】
【請求項１】
供給された駆動電流に応じた輝度でそれぞれ発光する複数の発光素子と、
前記複数の発光素子のそれぞれの輝度を指示する輝度信号に応じた第１の制御電圧と、所定の第２の制御電圧とに基づいて、前記駆動電流を制御する電流制御回路と、
前記電流制御回路に前記第１の制御電圧が入力される輝度設定期間における前記第２の制御電圧のレベルを、前記輝度設定期間に続く発光期間における前記第２の制御電圧のレベルとは異ならせることにより、前記輝度設定期間における前記駆動電流を抑制する電圧制御回路と
を備えた表示装置。
【請求項２】
前記電圧制御回路は、前記輝度設定期間に先行する第１の準備期間における前記第２の制御電圧のレベルが、前記輝度設定期間における前記第２の制御電圧のレベルとは異なるレベルとなるように制御を行う
請求項１に記載の表示装置。
【請求項３】
前記電圧制御回路は、前記第１の準備期間に先行する第２の準備期間における前記第２の制御電圧のレベルが、前記輝度設定期間における前記第２の制御電圧のレベルおよび前記発光期間における前記第２の制御電圧のレベルのいずれとも異なるレベルとなるように制御を行う
請求項２に記載の表示装置。
【請求項４】
前記発光素子はエレクトロルミネッセンス素子である
請求項３に記載の表示装置。
【請求項５】
前記電流制御回路は、
ゲートに前記第１の制御電圧が印加され、ドレインに前記第２の制御電圧を伝える電源線が接続され、ソースに前記発光素子が接続されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタのゲート−ソース間に挿設された容量素子と
を有し、
前記第１の準備期間が、前記ＭＯＳトランジスタのゲート−ソース間電圧Ｖｇｓを前記ＭＯＳトランジスタの閾値電圧Ｖｔｈに近づけるゲート−ソース間電圧補正期間である
請求項４に記載の表示装置。
【請求項６】
前記第２の準備期間が、前記ゲート−ソース間電圧Ｖｇｓを前記閾値Ｖｔｈよりも大きい所定の初期値に設定するための補正準備期間である
請求項５に記載の表示装置。
【請求項７】
前記ＭＯＳトランジスタがｎチャネルＭＯＳトランジスタであり、
前記エレクトロルミネッセンス素子は、そのアノードが前記ｎチャネルＭＯＳトランジスタのソースに接続され、そのカソードが接地されている
請求項５に記載の表示装置。
【請求項８】
前記ＭＯＳトランジスタがｐチャネルＭＯＳトランジスタであり、
前記エレクトロルミネッセンス素子は、そのカソードが前記ｐチャネルＭＯＳトランジスタのソースに接続され、そのアノードが接地されている
請求項５に記載の表示装置。
【請求項９】
前記輝度信号が印加される信号線と前記電流制御回路との間に挿設され、走査信号によってオンオフ制御されるスイッチングトランジスタをさらに備え、
前記第１の制御電圧は、前記輝度設定期間において、前記スイッチングトランジスタを介して前記電流制御回路に供給される
請求項５に記載の表示装置。
【請求項１０】
前記輝度設定期間において、前記ＭＯＳトランジスタが線形動作領域で動作する
請求項５に記載の表示装置。
【請求項１１】
複数の発光素子のそれぞれの輝度を指示する輝度信号に応じた第１の制御電圧と、所定の第２の制御電圧とに基づいて、前記発光素子へ供給する駆動電流を制御し、
前記第１の制御電圧が入力される輝度設定期間における前記第２の制御電圧のレベルを、前記輝度設定期間に続く発光期間における前記第２の制御電圧のレベルとは異ならせることにより、前記輝度設定期間における前記駆動電流を抑制し、
前記発光期間に、前記駆動電流に応じた輝度で前記発光素子を発光させる
表示装置の制御方法。
【請求項１２】
供給された駆動電流に応じた輝度でそれぞれ発光する複数の発光素子と、
前記複数の発光素子のそれぞれの輝度を指示する輝度信号に応じた第１の制御電圧と、所定の第２の制御電圧とに基づいて、前記駆動電流を制御する電流制御回路と、
前記電流制御回路に前記第１の制御電圧が入力される輝度設定期間における前記第２の制御電圧のレベルを、前記輝度設定期間に続く発光期間における前記第２の制御電圧のレベルとは異ならせることにより、前記輝度設定期間における前記駆動電流を抑制する電圧制御回路と
を有する表示装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬなどの発光素子により画像を表示する表示装置、表示装置の駆動方法およびそのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ表示装置では光源（バックライト）が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００３】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として、単純（パッシブ）マトリックス方式とアクティブマトリックス方式とが挙げられる。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、後者のアクティブマトリックス方式の開発が盛んに行われている。この方式では、画素ごとに配した有機ＥＬ素子に流れる電流を、有機ＥＬ素子ごとに設けた画素回路内のトランジスタ（一般にはＴＦＴ（Thin Film Transistor；薄膜トランジスタ））によって制御するようになっている。
【０００４】
この種の有機ＥＬ素子では、一般に、電流−電圧（Ｉ−Ｖ）特性が、時間の経過に従って劣化（経時変化）することが知られている。また、トランジスタの閾値電圧Ｖthや移動度μは、製造プロセスの変動等に起因して個体間（表示装置間）でばらつくことが多い。これらにより、有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子に流れる電流値に経時変化や個体間ばらつきが生じ、それに応じて発光輝度にも経時変化や個体間ばらつきが生じる結果、画質が劣化する。
【０００５】
また、トランジスタの閾値電圧Ｖthや移動度μは、製造プロセスの変動等に起因して、同じ個体内（表示装置内）であっても各画素回路間でばらつく場合がある（マッチングばらつき）。この場合には、複数の画素回路に対して、有機ＥＬ素子に流れる電流値が同じになるようにトランジスタを制御しているにもかかわらず、このマッチングばらつきに起因して、その電流値は各画素回路によって異なることとなる。そのため、有機ＥＬ素子の発光輝度が画素回路ごとに異なり、画面内における輝度の一様性（ユニフォーミティ）が損なわれる結果、やはり画質の劣化が問題となる。
【０００６】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、トランジスタの閾値電圧Ｖthや移動度μがばらついたり、それらが画素回路によって異なったりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするための提案がなされている。具体的には、有機ＥＬ素子のＩ−Ｖ特性の経時変化や、トランジスタの閾値電圧Ｖthや移動度μのばらつきに対する補正機能を、画素回路ごとに組み込んだ表示装置が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−３３１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、近年、エコロジーの観点から、消費電力に消費者の関心が集まっている。表示装置業界においては、大画面化および薄型化に加え、消費電力の低減が実現できることから、旧来のＣＲＴ（Cathode Ray Tube）表示装置から液晶表示装置への移行が急速に進んでおり、さらに、より低消費電力が実現できる有機ＥＬ素子などの自発光素子を用いた表示装置に注目が集まっている。とりわけ、表示装置が搭載されたデジタルカメラや携帯電話などの携帯機器においては、バッテリ駆動時間の観点からも、消費電力を一層低減させることが喫緊の課題となっている。しかしながら、上記の特許文献１等において提案されている有機ＥＬ素子では、トランジスタ特性のばらつきに対する補正機能を備えるようにしていることから、必ずしも消費電力の低減という要求に応えるのは容易ではなかった。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、消費電力の低減を実現可能な自発光型の表示装置およびその駆動方法、ならびに電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の表示装置は、供給された駆動電流に応じた輝度でそれぞれ発光する複数の発光素子と、電流制御回路と、電圧制御回路とを備えている。ここで、電流制御回路は、複数の発光素子のそれぞれの輝度を指示する輝度信号に応じた第１の制御電圧と、所定の第２の制御電圧とに基づいて、発光素子に供給する駆動電流を制御するものであり、電圧制御回路は、電流制御回路に第１の制御電圧が入力される輝度設定期間における第２の制御電圧のレベルを、輝度設定期間に続く発光期間における第２の制御電圧レベルと異ならせることにより、輝度設定期間における駆動電流を抑制するものである。
【００１１】
本発明の表示装置の制御方法は、複数の発光素子のそれぞれの輝度を指示する輝度信号に応じた第１の制御電圧と、所定の第２の制御電圧とに基づいて、発光素子へ供給する駆動電流を制御し、その第１の制御電圧が入力される輝度設定期間における第２の制御電圧のレベルを、その輝度設定期間に続く発光期間における第２の制御電圧のレベルとは異ならせることにより、輝度設定期間における前記駆動電流を抑制し、発光期間に、駆動電流に応じた輝度で発光素子を発光させるようにしたものである。
【００１２】
本発明の電子機器は、上記本発明の表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置などが該当する。
【００１３】
本発明の表示装置、表示装置の駆動方法および電子機器では、第１の制御電圧および第２の制御電圧の２つの制御電圧が電流制御回路に入力される。第１の制御電圧は、輝度信号に応じた信号電圧であり、輝度設定期間において電流制御回路に入力され、設定される。第２の制御電圧は、例えば、電源線から供給される電源電圧であり、電圧制御回路によってその電圧レベルが制御される。電流制御回路は、その輝度設定期間に続く発光期間において、輝度設定期間中に設定された第１の制御電圧と、電圧制御回路により設定された第２の制御電圧とに応じて駆動電流を発生し、その駆動電流に応じた輝度で発光素子を発光させる。このとき、第２の制御電圧は、輝度設定期間と発光期間とでその電圧レベルが異なる。つまり、発光期間では、輝度信号に対応した輝度で発光素子を発光させるのに必要な大きさの駆動電流が流れるような電圧レベルに設定される一方、輝度設定期間ではその駆動電流を抑制するような電圧レベルに設定される。これにより、輝度設定期間における第１の制御電圧を低く設定することができるようになり、結果として輝度信号の電圧振幅を小さくすることができる。
【００１４】
なお、電流制御回路は、任意の回路構成により実現することができ、例えば、ＭＯＳトランジスタと容量素子とを用いて構成することもできる。その場合には、ＭＯＳトランジスタのゲートに第１の制御電圧を印加し、ドレインに第２の制御電圧を伝える電源線を接続し、ソースに発光素子を接続すると共に、容量素子をＭＯＳトランジスタのゲート−ソース間に接続し、さらに、輝度設定期間において、ＭＯＳトランジスタが線形動作領域にて動作するように構成することが可能である。ＭＯＳトランジスタとしては、ｎチャネル型、ｐチャネル型のいずれのタイプも使用可能である。発光素子としては、エレクトロルミネッセンス素子（例えば、有機ＥＬ等）が使用できる。
【００１５】
本発明の表示装置、表示装置の駆動方法および電子機器では、輝度設定期間および発光期間に先立ち、第１および第２の準備期間という２つの準備期間を設けるようにしてもよい。この場合、例えば、電圧制御回路は、第２の準備期間における第２の制御電圧のレベルが、輝度発生期間における第２の制御電圧のレベル、および発光期間における第２の制御電圧のレベルのいずれとも異なるレベルの電圧となるように制御を行うことが可能である。また、電圧制御回路は、第１の準備期間おける第２の制御電圧のレベルが、輝度発生期間における第２の制御電圧のレベルとは異なるレベルの電圧となるように制御を行うことが可能である。ここで、上記のようにＭＯＳトランジスタと容量素子とを用いて電流制御回路を構成したとすると、第２の準備期間は、ＭＯＳトランジスタのゲート−ソース間電圧Ｖgsをその閾値Ｖthよりも大きい所定の初期値に設定するための補正準備期間として利用可能であり、第１の準備期間は、ＭＯＳトランジスタのゲート−ソース間電圧Ｖgsをその閾値Ｖthに近づけるゲート−ソース間電圧補正期間として利用可能である。
【発明の効果】
【００１６】
本発明の表示装置、表示装置の駆動方法および電子機器によれば、輝度設定期間において輝度信号を第１の制御電圧として印加する際、この輝度設定期間における発光素子の駆動電流が抑制されるように第２の制御電圧のレベルを設定するようにしたので、消費電力を低減できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る表示装置の一構成例を表すブロック図である。
【図２】図１に示した各画素の内部構成の一例を表す回路図である。
【図３】実施の形態における表示装置の一動作例を表すタイミング波形図である。
【図４】有機ＥＬ素子のＩ−Ｖ特性の一例を表す特性図である。
【図５】実施の形態における表示装置の信号書き込み準備期間および信号書き込み時間での一動作例を表すタイミング波形図である。
【図６】トランジスタの静特性の一例を表す特性図である。
【図７】比較例における表示装置の一動作例を表すタイミング波形図である。
【図８】実施の形態における表示装置を含むモジュールの概略構成を表す平面図である。
【図９】実施の形態を適用したタッチ検出機能付き表示装置のうち、適用例１の外観構成を表す斜視図である。
【図１０】適用例２の外観構成を表す斜視図である。
【図１１】適用例３の外観構成を表す斜視図である。
【図１２】適用例４の外観構成を表す斜視図である。
【図１３】適用例５の外観構成を表す正面図、側面図、上面図および下面図である。
【図１４】変形例における各画素の内部構成の一例を表す回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
２．適用例
３．変形例
【００１９】
＜１．実施の形態＞
［構成例］
図１は、本発明の実施の形態に係る表示装置１の一構成例を表すものである。この表示装置１は、表示パネル１０および駆動回路２０を備えている。
【００２０】
（表示パネル１０）
表示パネル１０は、複数の画素１１がマトリックス状に配置された画素アレイ部１３を有しており、外部から入力される映像信号２０Ａおよび同期信号２０Ｂに基づいて、アクティブマトリックス駆動により画素表示を行うものである。ここでは、各画素１１は、赤色用の画素１１Ｒ、緑色用の画素１１Ｇおよび青色用の画素１１Ｂにより構成されている。なお、以下では、画素１１Ｒ、画素１１Ｇ、画素１１Ｂの総称として、画素１１を適宜用いるものとする。
【００２１】
画素アレイ部１３はまた、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の電源線ＤＳＬとを有している。これらの走査線ＷＳＬ、信号線ＤＴＬおよび電源線ＤＳＬの一端側はそれぞれ、後述する駆動回路２０に接続されている。また、上記した各画素１１Ｒ、１１Ｇ、１１Ｂは、各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、行列状に配置（マトリックス配置）されている。
【００２２】
図２は、画素１１Ｒ、１１Ｇ、１１Ｂの内部構成の一例を表すものである。画素１１Ｒ、１１Ｇ、１１Ｂ内には、有機ＥＬ素子１２Ｒ、１２Ｇ、１２Ｂ、および画素回路１４が設けられている。なお、以下では、有機ＥＬ素子１２Ｒ、１２Ｇ、１２Ｂの総称として、有機ＥＬ素子１２を適宜用いるものとする。
【００２３】
画素回路１４は、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２および容量素子Ｃｓを用いて構成されており、いわゆる「２Ｔｒ１Ｃ」の回路構成となっている。ここで、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２はそれぞれ、例えば、ｎチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴにより形成されている。なお、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（いわゆるトップゲート型）であってもよい。
【００２４】
この画素回路１４では、書き込みトランジスタＴｒ１のゲートが走査線ＷＳＬに接続され、ソースが信号線ＤＴＬに接続され、ドレインが駆動トランジスタＴｒ２のゲートおよび容量素子Ｃｓの一端に接続されている。駆動トランジスタＴｒ２のドレインは電源線ＤＳＬに接続され、ソースは容量素子Ｃｓの他端および有機ＥＬ素子１２のアノードに接続されている。有機ＥＬ素子１２のカソードは固定電位に設定されており、ここではグランド線ＧＮＤに接続されることにより、グランド（接地電位）に設定されている。なお、この有機ＥＬ素子１２のカソードは、各有機ＥＬ素子１２の共通電極として機能しており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状の電極となっている。また、書き込みトランジスタＴｒ１のドレインが信号線ＤＴＬに接続され、ソースが駆動トランジスタＴｒ２のゲートおよび容量素子Ｃｓの一端に接続されていてもよい。
【００２５】
（駆動回路２０）
駆動回路２０は、画素アレイ部１３（表示パネル１０）を駆動する（表示駆動を行う）ものである。具体的には、詳細は後述するが、画素アレイ部１３における複数の画素１１（１１Ｒ、１１Ｇ、１１Ｂ）を順次選択しつつ、選択された画素１１に対して映像信号２０Ａに基づく信号電圧を書き込むことにより、複数の画素１１に対する表示駆動を行うようになっている。この駆動回路２０は、図１に示したように、映像信号処理回路２１、タイミング生成回路２２、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５を有している。
【００２６】
映像信号処理回路２１は、外部から入力されるデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した映像信号２１Ａを信号線駆動回路２４に出力するものである。この所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００２７】
タイミング生成回路２２は、外部から入力される同期信号２０Ｂに基づいて制御信号２２Ａを生成し出力することにより、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５がそれぞれ、連動して動作するように制御するものである。
【００２８】
走査線駆動回路２３は、制御信号２２Ａに従って（同期して）複数の走査線ＷＳＬに対して選択パルスを順次印加することにより、複数の画素１１（１１Ｒ、１１Ｇ、１１Ｂ）を順次選択するものである。具体的には、書き込みトランジスタＴｒ１をオン状態に設定するときに印加する電圧Ｖonと、書き込みトランジスタＴｒ１をオフ状態に設定するときに印加する電圧Ｖoffとを選択的に出力することにより、上記した選択パルスを生成するようになっている。ここで、電圧Ｖonは、書き込みトランジスタＴｒ１のオン電圧以上の値（一定値）となっており、電圧Ｖoffは、この書き込みトランジスタＴｒ１のオン電圧よりも低い値（一定値）となっている。
【００２９】
信号線駆動回路２４は、制御信号２２Ａに従って（同期して）、映像信号処理回路２１から入力される映像信号に対応するアナログの映像信号（輝度信号）を生成し、各信号線ＤＴＬに印加するものである。具体的には、この映像信号２０Ａに基づくアナログの信号電圧Ｖsigを各信号線ＤＴＬに対して印加することにより、走査線駆動回路２３により選択された（選択対象の）画素１１（１１Ｒ、１１Ｇ、１１Ｂ）に対して映像信号の書き込みを行うようになっている。なお、映像信号の書き込みとは、駆動トランジスタＴｒ２のゲート−ソース間に、その信号電圧Ｖsigに応じた所定の電圧を印加することを意味している。
【００３０】
さらに、信号線駆動回路２４は、後述するように、有機ＥＬ素子１２の消光時に、駆動トランジスタＴｒ２の閾値電圧Ｖthのばらつきを補正する際に必要な電圧Ｖofsを出力する。この電圧Ｖofsは、駆動トランジスタＴｒ２の閾値電圧をＶthとすると、（Ｖofs−Ｖth）が有機ＥＬ素子１２における閾値電圧Ｖelおよびカソード電圧Ｖca（この例では０Ｖ）を足し合わせた電圧値（Ｖel＋Ｖca）よりも低い電圧値（一定値）となるように設定されている。つまり、電圧Ｖofsが駆動トランジスタＴｒ２のゲートに印加されても、有機ＥＬ素子１２は発光しないようになっている。
【００３１】
電源線駆動回路２５は、制御信号２２Ａに従って（同期して）、複数の電源線ＤＳＬに対して制御パルスを順次印加することにより、各有機ＥＬ素子１２の発光動作および消光動作の制御を行うものである。具体的には、各有機ＥＬ素子１２を発光させるときに印加する電圧Ｖcc１と、画素１１に対して映像信号２０Ａに基づく信号電圧を書き込む際に印加する電圧Ｖcc２と、Ｖth補正準備期間（後述）に印加するＶiniとを選択的に出力することにより、上記した制御パルスを生成するようになっている。
【００３２】
ここで、電圧Ｖcc１は、有機ＥＬ素子１２における閾値電圧Ｖelおよびカソード電圧Ｖca（この例では０Ｖ）を足し合わせた電圧値（Ｖel＋Ｖca）以上の電圧値（一定値）となるように設定されている。つまり、駆動トランジスタＴｒ２がオン状態の場合、電圧Ｖcc１が駆動トランジスタＴｒ２のドレインに印加されると、有機ＥＬ素子１２は発光するようになっている。一方、電圧Ｖcc２および電圧Ｖiniは、電圧値（Ｖel＋Ｖca）よりも低い電圧値（一定値）となるように設定されている。つまり、駆動トランジスタＴｒ２がオン状態において、電圧Ｖcc２や電圧Ｖiniが駆動トランジスタＴｒ２のドレインに印加されても、有機ＥＬ素子１２は発光しないようになっている。特に、電圧Ｖcc２を駆動トランジスタＴｒ２のドレインに印加したときは、後述するように、駆動トランジスタＴｒ２は線形動作領域で動作するようになっている。
【００３３】
有機ＥＬ素子１２は、本発明における「発光素子」の一具体例に対応し、駆動トランジスタＴｒ２は、本発明における「ＭＯＳトランジスタ」の一具体例に対応し、書き込みトランジスタＴｒ１は、本発明における「スイッチングトランジスタ」の一具体例に対応し、電源線駆動回路２５およびタイミング生成回路２２は、本発明における「電圧制御回路」に対応する。また、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、本発明における「第１の制御電圧」に対応し、駆動トランジスタＴｒ２のドレイン電圧Ｖｄは、本発明における「第２の制御電圧」に対応する。
【００３４】
［動作および作用］
続いて、本実施の形態の表示装置１の作用および効果について説明する。
【００３５】
（１．表示動作の概要）
この表示装置１では、図１および図２に示したように、駆動回路２０が、表示パネル１０（画素アレイ部１３）内の各画素１１（１１Ｒ、１１Ｇ、１１Ｂ）に対し、映像信号２０Ａおよび同期信号２０Ｂに基づく表示駆動を行う。すなわち、まず、映像信号処理回路２１は、映像信号２０Ａに基づいて、ガンマ補正や、オーバードライブ補正などの補正を行い、補正した映像信号２１Ａを出力する。タイミング制御回路２２は、同期信号２０Ｂに基づいて、制御信号２２Ａを生成し出力する。走査線駆動回路２３は、制御信号２２Ａに同期して、電圧Ｖon（一定値）および電圧Ｖoff（一定値）からなる選択パルスを生成し、複数の走査線ＷＳＬに順次印加する。信号線駆動回路２４は、制御信号２２Ａに同期して、補正後の映像信号２１Ａに対応する電圧Ｖsigおよび電圧Ｖofs（一定値）からなるアナログの映像信号を生成し、複数の信号線ＤＴＬにそれぞれ印加する。電源線駆動回路２５は、制御信号２２Ａに同期して、電圧Ｖcc１（一定値）、電圧Ｖcc２（一定値）および電圧Ｖini（一定値）からなる制御パルスを生成し、複数の電源線ＤＳＬに順次印加する。
【００３６】
走査線ＷＳＬの選択パルスによって選択された複数の画素１１（水平画素ライン）では、駆動トランジスタＴｒ２の閾値電圧Ｖthのばらつきが画素１１ごとに補正された後、信号線ＤＴＬのアナログの映像信号が書き込まれ、電源線ＤＳＬの制御パルスによって有機ＥＬ素子１２に電流が流れる。有機ＥＬ素子１２は、この電流に応じて正孔と電子とが再結合し、発光する。この発光による光は、有機ＥＬ素子１２における陽極（図示せず）と陰極（図示せず）との間で多重反射され、陰極等を透過して外部に取り出される。その結果、表示パネル１０において、映像信号２０Ａに基づく画像表示がなされる。
【００３７】
（２．表示駆動の詳細）
図３は、本実施の形態に係る表示装置１のタイミング図であり、着目した一画素に対する表示駆動の動作例を表すものである。図３において、（Ａ）は信号線ＤＴＬの電圧波形を示し、（Ｂ）は走査線ＷＳＬの電圧波形を示し、（Ｃ）は電源線ＤＳＬの電圧波形を示す。具体的には、信号線ＤＴＬの電圧が、電圧Ｖsigと電圧Ｖofsとの間で周期的に変化している様子（図３（Ａ））と、走査線ＷＳＬの電圧が、電圧Ｖonと電圧Ｖoffとの間で周期的に変化している様子（図３（Ｂ））と、電源線ＤＳＬの電圧が、電圧Ｖcc１、電圧Ｖcc２、電圧Ｖiniの間で周期的に変化している様子（図３（Ｃ））とをそれぞれ示している。また、図３において、（Ｄ）は駆動トランジスタＴｒ２におけるゲート電圧Ｖｇの波形を示し、（Ｅ）はソース電圧Ｖｓの波形を示す。この図３（Ｄ）、（Ｅ）は、同じ電圧軸を用いて示している。
【００３８】
表示装置１は、発光期間Ｔ０の終了後、期間Ｔ１〜Ｔ８において、次の発光のための準備を行う。具体的には、まず、Ｖth補正準備期間Ｔ１を経て、期間Ｔ２〜Ｔ６（Ｖth補正期間Ｔ２、Ｔ４、Ｔ６およびＶth補正休止期間Ｔ３、Ｔ５）において、Ｖth補正を行う。そして、信号書き込み準備期間Ｔ７の後に、信号書き込み期間Ｔ８にて信号書き込みが行われる。その後、発光期間Ｔ９にて発光する。
【００３９】
ここで、Ｖth補正準備期間Ｔ１は、本発明における「第２の準備期間」の一具体例に対応し、期間Ｔ２〜Ｔ６は、本発明における「第１の準備期間」の一具体例に対応し、信号書き込み期間Ｔ８は、本発明における「輝度設定期間」の一具体例に対応する。
【００４０】
（Ｖth補正準備期間Ｔ１）
最初に、駆動回路２０は、発光期間Ｔ０の終了後、各画素１１（１１Ｒ、１１Ｇ、１１Ｂ）内の駆動トランジスタＴｒ２における閾値電圧Ｖthの補正（Ｖth補正）の準備を行う。具体的には、まず、信号線ＤＴＬの電圧が電圧Ｖofsとなっている期間において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonへと上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態になるため、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、電圧Ｖofsに向かって下降し始め（図３（Ｄ））、これに伴い、駆動トランジスタＴｒ２のソース電圧Ｖｓも下降を始める（図３（Ｅ））。次に、電源線駆動回路２５が、電源線ＤＳＬの電圧を電圧Ｖcc１から電圧Ｖiniに下げる（図３（Ｃ））。これにより、駆動トランジスタＴｒ２のソース電圧Ｖｓは電圧Ｖiniに向かってさらに下降し（図３（Ｅ））、有機ＥＬ素子１２が消光する。最終的に、駆動トランジスタＴｒ２のゲート電圧Ｖｇが電圧Ｖofsとなり、ソースＶｓ電圧が電圧Ｖiniとなった後、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffへと下げる（図３（Ｂ））。この最終状態における駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsは、図３に示したように、この駆動トランジスタＴｒ２の閾値電圧Ｖthよりも大きくなっている（Ｖgs＞Ｖth）。以上で、Ｖth補正の準備が完了する。
【００４１】
なお、このＶth補正準備期間Ｔ１から開始される消光期間Ｔ１０は、後述する信号書き込み期間（輝度設定期間）Ｔ８が終わるまで続くものである。つまり、この期間は、有機ＥＬ素子１２はカットオフ状態にあり、駆動電流は流れない。
【００４２】
（１回目のＶth補正期間Ｔ２）
次に、駆動回路２０は、駆動トランジスタＴｒ２における１回目のＶth補正を行う。具体的には、まず、信号線ＤＴＬの電圧が電圧Ｖofsとなっている期間において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonへと上げる（図３（Ｂ））。その後、電源線駆動回路２５が、電源線ＤＳＬの電圧を電圧Ｖiniから電圧Ｖcc１に上げる（図３（Ｃ））。これにより、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れ、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）が充電されることにより、ソース電圧Ｖｓが上昇する（図３（Ｅ））。一方、ゲート電圧は、書き込みトランジスタＴｒ１がオン状態であるため、電圧Ｖofsを維持する（図３（Ｄ））。よって、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsは、時間が経つにつれ小さくなる。
【００４３】
この動作はいわゆる負帰還動作である。すなわち、上述したように、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れ、ゲート−ソース間電圧Ｖgsが小さくなると、ドレイン−ソース間の電流Ｉｄは減少することとなる。つまり、この負帰還動作により、駆動トランジスタＴｒ２のドレイン−ソース間の電流Ｉｄは０（ゼロ）に向かって収束していくことになる。言い換えれば、この負帰還動作により、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsは、Ｖthと等しくなる（Ｖgs＝Ｖth）ように収束していく。後述するように、このＶth補正は、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsが、Ｖthと等しくなるまで、繰り返し実行される。
【００４４】
（１回目のＶth補正休止期間Ｔ３）
次に、信号線ＤＴＬの電圧が電圧Ｖofsとなっている期間において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態になるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、Ｖth補正が一旦停止する。図３に示したように、上記した１回目のＶth補正が不十分である場合、すなわち、駆動トランジスタＴｒ２におけるゲート−ソース間電圧Ｖgsが、この駆動トランジスタＴｒ２の閾値電圧Ｖthと比べて依然として大きい場合（Ｖgs＞Ｖth）には、以下のようになる。すなわち、このＶth補正休止期間Ｔ３においても、Ｖgs＞Ｖthとなっていることから、駆動トランジスタＴｒ２のドレイン−ソース間に依然として電流Ｉｄが流れることになり、ソース電圧Ｖｓが上昇し続ける（図３（Ｅ））。一方、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、そのゲートがフローティングであるために、容量素子Ｃｓの端子間電圧が維持されることにより、ソース電圧Ｖｓの上昇に伴い同様に上昇する（図３（Ｄ））。よって、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓは維持される。
【００４５】
（２回目以降のＶth補正期間およびＶth補正休止期間Ｔ４〜Ｔ６）
次に、駆動回路２０は、駆動トランジスタＴｒ２におけるＶth補正を再び行う（２回目のＶth補正期間Ｔ４）。具体的には、まず、信号線ＤＴＬの電圧が電圧Ｖofsとなっている期間において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電圧Ｖｇが再び電圧Ｖofsとなり、その電圧が維持される（図３（Ｄ））。このとき、ゲート−ソース間電圧Ｖｇｓが依然として閾値電圧Ｖthよりも大きい場合（Ｖgs＞Ｖth）には、１回目のＶth補正期間Ｔ２と同様に動作する。すなわち、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れ、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）が充電されることにより、ソース電圧Ｖｓが上昇する（図３（Ｅ））。よって、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsは小さくなる。その後、このＶth補正は、１回目と同様に休止する（２回目のＶth補正休止期間Ｔ５）。
【００４６】
このＶth補正は、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsが、閾値電圧Ｖthと等しくなるまで、繰り返し実行される。ここでは、図３に示したように、この３回目のＶth補正期間Ｔ６の終了時にＶgs＝Ｖthとなり、Ｖth補正が完了するものとする。
【００４７】
このようにして、Ｖth補正期間を複数回（ここでは、３回）繰り返して駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsを閾値電圧Ｖthに設定することにより（Ｖth補正を行うことにより）、以下のような効果が得られる。すなわち、駆動トランジスタＴｒ２の閾値電圧Ｖthが画素１１（１１Ｒ、１１Ｇ、１１Ｂ）ごとにばらついた場合（マッチングばらつき）であっても、有機ＥＬ素子１２の発光輝度がばらつくのを回避することができ、画面内における輝度の一様性（ユニフォーミティ）を確保できる。
【００４８】
（信号書き込み準備期間Ｔ７）
次に、駆動回路２０は、各画素１１への映像信号の書き込みの準備を行う。具体的には、信号線ＤＴＬの電圧が電圧Ｖofsとなっている期間において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態になるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、前述したＶth補正の結果であるＶgs＝Ｖthが維持されることとなる。一方、後述するように、有機ＥＬ素子１２の逆バイアスリーク電流に起因して、駆動トランジスタＴｒ２のソース電圧Ｖｓはやや上昇し（図３（Ｅ））、これに伴い、ゲート電圧Ｖｇもやや上昇する（図３（Ｄ））。この状態は、信号線ＤＴＬにおける、電圧Ｖofs、電圧Ｖsigの繰り返し周期（１Ｈ）の２周期分の時間だけ継続される。なお、信号書き込み準備期間Ｔ７における電源線ＤＳＬの電圧は、図３（Ｃ）では電圧Ｖcc１になっているが、電圧Ｖcc２でも良い。
【００４９】
図４は、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の一例を表すものであり、（Ａ）はその特性を測定するための回路図を示し、（Ｂ）はＩ−Ｖ特性の特性図を示す。有機ＥＬ素子のアノード電圧がカソード電圧よりも高いとき（順バイアス状態）、有機ＥＬ素子にはアノードからカソードに向けて大きい電流が流れ、有機ＥＬ素子は発光する。一方、有機ＥＬ素子のアノード電圧がカソード電圧よりも低い場合（逆バイアス状態）、有機ＥＬ素子には、カソードからアノードに向けて、小さいリーク電流が流れる。このリーク電流は、有機ＥＬ素子のアノード電圧がカソード電圧よりも低くなるにつれ増加する。つまり、図４（Ｂ）において、アノード−カソード間に電圧Ｖ２を印加したときの電流Ｉ２は、電圧Ｖ２よりも小さい電圧Ｖ１を印加したときの電流Ｉ１よりも、その電流の絶対値が大きい。
【００５０】
図５は、本実施の形態に係る表示装置１の動作タイミングを表すものであり、具体的には、信号書き込み準備期間Ｔ７および信号書き込み期間Ｔ８における動作例を示す。図５において、（Ａ）は信号線ＤＴＬの電圧波形を示し、（Ｂ）は走査線ＷＳＬの電圧波形を示す。また、図５（Ｃ）〜（Ｅ）は駆動トランジスタＴｒ２の各端子の電圧波形を同じ電圧軸を用いて示すものであり、（Ｃ）はドレイン電圧を示し、（Ｄ）はゲート電圧を示し、（Ｅ）はソース電圧を示す。特に、図５（Ｄ）、（Ｅ）では、駆動トランジスタＴｒ２の閾値電圧Ｖthのばらつきを想定し、閾値電圧Ｖthが高いとき（閾値電圧Ｖthh）の波形（破線）と、低いとき（閾値電圧Vthl）の波形（実線）を示す。なお、図５では一例として、各信号電圧を以下のように設定する。すなわち、Ｖcc1＝２０Ｖ、Ｖcc２＝０Ｖ、Ｖofs＝１Ｖ、Ｖthh＝６Ｖ、Ｖthl＝３Ｖとする。
【００５１】
Ｖth補正期間Ｔ６が終了したとき、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsは閾値電圧Ｖth（Ｖthh、Ｖthl）に等しい。これにより、ソース電圧Ｖｓは、閾値電圧Ｖthが高いときには−５Ｖ（＝Ｖofs−Ｖthh）、低いときには−２Ｖ（＝Ｖofs−Ｖthl）となる。このとき、この駆動トランジスタＴｒ２のソースが接続されている有機ＥＬ素子１２は、そのカソードが接地電位（０Ｖ）のため、閾値電圧Ｖthが高いときも低いときもともに逆バイアス状態になっている。有機ＥＬ素子１２は、逆バイアス状態では、上述したように、カソードからアノードに向かってリーク電流が流れるため、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）が充電され、駆動トランジスタＴｒ２のソース電圧Ｖｓは時間が経つとともに上昇する。その際、駆動トランジスタＴｒ２の閾値電圧Ｖthが高いほど、逆バイアス状態にある有機ＥＬ素子１２のアノード電圧は低くなり、よって、図４（Ｂ）に示したように、有機ＥＬ素子１２のカソードからアノードに向かって流れるリーク電流が大きくなる。このため、図５に示したように、閾値電圧Ｖthが高い（閾値電圧Ｖthh）ときのソース電圧Ｖshは、閾値電圧Ｖthが低い（閾値電圧Ｖthl）ときのソース電圧Ｖslよりも、単位時間におけるその電圧上昇の変化量が大きい。このことは、ソース電圧Ｖsh、Ｖslが、時間が経つにつれて互いに近づくことを意味している。そして、信号書き込み準備期間Ｔ７の最後には、これらは一致する。
【００５２】
一方、駆動トランジスタＴｒ２のゲート電圧Ｖｇは、書き込みトランジスタＴｒ１がオフ状態のため、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsを維持するように、ソース電圧Ｖｓと同様に上昇する。つまり、Ｖth補正の結果（Ｖgs＝Vth）は、信号書き込み準備期間Ｔ７において維持される。
【００５３】
このように、信号書き込み準備期間Ｔ７において、駆動回路２０は、駆動トランジスタＴｒ２の閾値電圧Ｖthがばらついても、Ｖth補正の結果（Ｖgs＝Vth）を維持したまま、そのソース電圧を一致させるように動作する。この準備期間により、後述するように、駆動トランジスタＴｒ２の閾値電圧Ｖthが画素１１（１１Ｒ、１１Ｇ、１１Ｂ）ごとにばらついた場合（マッチングばらつき）であっても、有機ＥＬ素子１２の発光輝度がばらつくのを回避することができ、画面内における輝度の一様性（ユニフォーミティ）を確保できる。
【００５４】
（信号書き込み期間Ｔ８）
次に、駆動回路２０は、各画素１１への映像信号の書き込みを行う。具体的には、まず、信号線ＤＴＬの電圧が電圧Ｖofsから電圧Ｖsigに上がるタイミングで、電源線駆動回路２５が、電源線ＤＳＬの電圧（駆動トランジスタＴｒ２のドレイン電圧Ｖｄ）を電圧Ｖcc１から電圧Ｖcc２に下げる（図５（Ｃ））。その後、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図５（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電圧Ｖｇが、信号線ＤＴＬの電圧Ｖsigへ上昇する（図５（Ｄ））。このとき、駆動トランジスタＴｒ２のゲート−ソース電圧Ｖgsが閾値電圧Ｖthより大きくなり（Ｖgs＞Ｖth）、ドレイン−ソース間に電流Ｉｄが流れるため、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）が充電され、ソース電圧ＶｓもΔＶｓだけ上昇する。ただし、この駆動トランジスタＴｒ２は、そのドレイン電圧Ｖｄが低い（Ｖｄ＝０Ｖ）ことに起因して線形動作領域で動作するため、飽和動作領域で動作する場合に比べ、その電流Ｉｄは少ない。よって、ソース電圧Ｖｓの電圧上昇量ΔＶｓも少なくなる。以上の動作により、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsは、信号線ＤＴＬの電圧Ｖsigに対応した電圧が設定され、信号書き込みが終了する。
【００５５】
次に、線形動作領域での駆動トランジスタＴｒ２の動作について説明する。
【００５６】
図６は、トランジスタの静特性の一例を表すものである。トランジスタは、ドレイン−ソース間電圧Ｖdsとゲート−ソース間電圧Ｖgsとの間に次に示す関係式が成り立つときに、線形動作領域で動作する。
Ｖds＜Ｖgs−Ｖth    ・・・・・（１）
この線形動作領域における、ドレイン−ソース間の電流Ｉdは、次式で表される。
Ｉｄ＝β・Ｗ／Ｌ×（（Ｖgs−Ｖth）・Ｖds−Ｖds2／２）  ・・・・・（２）
β＝μＣox    ・・・・・（３）
ここで、Ｗはトランジスタのチャネル幅、Ｗはチャネル長、μはキャリアの移動度、Ｃoxはゲート酸化膜容量である。図６および式（２）から明らかなように、線形動作領域では、飽和動作領域とは異なり、ドレイン−ソース間の電流Ｉｄは、ドレイン−ソース間電圧Ｖdsの影響を受けてしまう。
【００５７】
そこで、表示装置１では、駆動トランジスタＴｒ２が線形動作領域で動作する際、ドレイン−ソース間電圧Ｖdsが同じになるよう駆動することにより、閾値電圧Ｖthのばらつきがあっても、ドレイン−ソース間の電流Ｉｄが同じになるようにしている。図５において、駆動トランジスタＴｒ２が線形動作領域で動作する信号書き込み期間Ｔ８では、閾値電圧Ｖthのばらつきがあっても、そのソース電圧Ｖｓは同じになっている。すなわち、閾値電圧Ｖthが高い（閾値電圧Ｖthh）ときのソース電圧Ｖshと、閾値電圧Ｖthが低い（閾値電圧Ｖthl）ときのソース電圧Ｖslは、上述したように信号書き込み準備期間Ｔ７にて一致するように動作する。一方、信号書き込み期間Ｔ８では、駆動トランジスタＴｒ２のドレイン電圧Ｖｄは、電源線駆動回路２５により印加された電源線ＤＳＬの電圧であり、一定値である。よって、閾値電圧Ｖthのばらつきがあっても、信号書き込み期間Ｔ８では、駆動トランジスタＴｒ２のドレイン−ソース間電圧Ｖdsは同じであるため、ドレイン−ソース間の電流Ｉｄもまた同じとなり、結果としてソース電圧Ｖｓの電圧上昇量ΔＶｓも同じとなる。このことは、駆動トランジスタＴｒ２の閾値電圧Ｖthが画素１１（１１Ｒ、１１Ｇ、１１Ｂ）ごとにばらついた場合（マッチングばらつき）であっても、有機ＥＬ素子１２の発光輝度がばらつくのを回避し、画面内における輝度の一様性（ユニフォーミティ）を確保できることを意味する。
【００５８】
駆動トランジスタＴｒ２を線形動作領域で動作させると、ソース電圧Ｖｓの電圧上昇量ΔＶｓが小さくなることに起因して、駆動回路２０の消費電力を低減することが可能になる。これは以下の理由による。まず、信号書き込み期間Ｔ８の最後における駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsは、その画素を発光させたときの輝度に対応している。よって、画素をある輝度で発光をさせる場合、ソース電圧Ｖｓの電圧上昇量ΔＶｓが少ないほど、これに応じてゲート電圧Ｖｇ（信号線ＤＴＬの電圧Ｖsig）も低く設定することができる。つまり、信号線ＤＴＬの電圧の振幅（Ｖsig−Ｖofs）が小さくてすむ。これにより、信号線ＤＴＬを電圧駆動する信号線駆動回路２４は低電圧で動作できるため低消費電力が実現できる。さらに、図２から明らかなように、信号線ＤＴＬの負荷電流は容量素子Ｃｓの充放電電流であるため、信号線ＤＴＬの電圧の振幅が小さいほどその消費電流も少なくなる。また、信号線ＤＴＬの電圧の振幅が小さいほど、書き込みトランジスタＴｒ１をオン状態にするためにゲートに印加する電圧Ｖonも下げることができ、走査線ＷＳＬの電圧の振幅（Ｖon−Ｖoff）も下げることができる。これにより、走査線ＷＳＬを電圧駆動する走査線駆動回路２３は低電圧で動作できるため低消費電力が実現できる。
【００５９】
このように、信号書き込み期間Ｔ８において、駆動回路２０は、駆動トランジスタＴｒ２を線形動作領域で動作させることにより、表示装置１の消費電力の低減を実現している。そして、この準備段階である、信号書き込み準備期間Ｔ７において、駆動回路２０は、この線形動作領域に固有の特性、すなわち、ドレイン−ソース間電圧Ｖdsによるドレイン−ソース間電流Ｉｄの変化が、画質に影響しないように表示装置１を駆動している。
【００６０】
（発光期間Ｔ９）
最後に、駆動回路２０は、各画素１１を発光させる。具体的には、まず、信号線ＤＴＬの電圧が電圧Ｖsigとなっている期間において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffに下げる（図３（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態になるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、これ以後、容量素子Ｃｓの端子間電圧、すなわち、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgs（Ｖgs＞Ｖth）は維持されるようになる。その後、信号線ＤＴＬの電圧が電圧Ｖsigから電圧Ｖofsに下がるタイミングで、電源線駆動回路２５が、電源線ＤＳＬの電圧を電圧Ｖcc２から電圧Ｖcc１に上げる（図３（Ｃ））。これにより、駆動トランジスタＴｒ２の動作点は線形動作領域から飽和動作領域へと移行する。よって、駆動トランジスタＴｒ２のドレイン−ソース間には、信号書き込み期間Ｔ８において設定されたゲート−ソース間電圧Ｖgsに対応した電流Ｉｄが流れ、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）が充電されることにより、ソース電圧Ｖｓが上昇する（図３（Ｅ））。そして、このソースに接続された有機ＥＬ素子１２のアノードの電圧が、この有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖca（この例では０Ｖ）とを足し合わせた電圧値（Ｖel＋Ｖca）よりも大きくなると、有機ＥＬ素子１２のアノード−カソード間に電流Ｉｄが駆動電流として流れ、有機ＥＬ素子１２が所望の輝度で発光することとなる。
【００６１】
その後、駆動回路２０は、所定の期間が経過したのち、発光期間Ｔ９（Ｔ０）を終了させ、上述したＶth補正準備期間Ｔ１へ移行する。そして、駆動回路２０は、この一連の動作を繰り返すように駆動する。
【００６２】
なお、発光期間Ｔ９において、有機ＥＬ素子１２に流れる駆動電流は、上述したように、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsで設定される。つまり、駆動トランジスタＴｒ２が電流源の役目を果たすため、有機ＥＬ素子１２のＩ−Ｖ特性が経時変化しても、有機ＥＬ素子１２に流れる駆動電流は変化しない。このことは、有機ＥＬ素子１２のＩ−Ｖ特性が経時変化しても、画素の発光輝度には影響しないことを意味している。
【００６３】
（３．比較例）
次に、従来技術として、特許文献１に開示された表示装置について説明する。本比較例の基本的回路構成は上記実施の形態とほぼ同様であるが、その表示駆動動作の一部が本実施の形態の場合とは異なる。以下、図７を参照して説明する。
【００６４】
図７は、比較例に係る表示装置１のタイミング図であり、着目した一画素に対する表示駆動の動作例を表すものである。図７において、（Ａ）は信号線ＤＴＬの電圧波形を示し、（Ｂ）は走査線ＷＳＬの電圧波形を示し、（Ｃ）は電源線ＤＳＬの電圧波形を示す。ただし、図７（Ｃ）は、実施の形態における対応する図（図３（Ｃ））とは異なり、電源線ＤＳＬの電圧が、電圧Ｖccと電圧Ｖini（２値の電圧）の間で周期的に変化している様子を示している。ここで、電圧Ｖccは、図３（Ｃ）における電圧Ｖcc１と同等の電圧値である。また、図７において、（Ｄ）は駆動トランジスタＴｒ２におけるゲート電圧Ｖｇの波形を示し、（Ｅ）はソース電圧Ｖｓの波形を示す。この図７（Ｄ）、（Ｅ）は、同じ電圧軸を用いて示している。なお、上記実施の形態に係る表示装置１と実質的に同一の部分は同一の符号を付し、適宜説明を省略する。
【００６５】
この比較例の表示駆動動作は、Ｖth補正準備期間、Ｖth補正期間、Ｖth補正休止期間および発光期間（Ｔ１〜Ｔ６、Ｔ９）の動作については、本実施の形態の表示装置１における対応する動作（図３のＴ１〜Ｔ６、Ｔ９）と同様である。
【００６６】
（３回目のＶth補正休止期間Ｔ７Ｒ）
３回目のＶth補正期間Ｔ６において、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsが閾値電圧Ｖthと等しくなった後（Ｖgs＝Ｖth）、駆動回路２０はＶth補正を停止する。具体的には、信号線ＤＴＬの電圧が電圧Ｖofsとなっている期間において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffに下げる（図７（Ｂ））。これにより、書き込みトランジスタＴｒ１がオフ状態になるため、駆動トランジスタＴｒ２のゲートがフローティングとなり、容量素子Ｃｓの端子間電圧が維持されることとなる。すなわち、Ｖth補正の結果（Ｖgs＝Ｖth）が維持されることとなる。そして、これに起因して、駆動トランジスタＴｒ２のドレイン−ソース間にはもはや電流Ｉｄは流れず、ゲート電圧Ｖｇおよびソース電圧Ｖｓは一定となる。
【００６７】
（移動度補正および信号書き込み期間Ｔ８Ｒ）
次に、駆動回路２０は、各画素１１への映像信号の書き込みを行いつつ、駆動トランジスタＴｒ２における移動度μの補正を行う。具体的には、信号線ＤＴＬの電圧が電圧Ｖsigとなっている期間において、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる（図７（Ｂ））。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電圧Ｖｇが、このときの信号線ＤＴＬの電圧Ｖsigへ上昇する（図７（Ｄ））。このとき、駆動トランジスタＴｒ２のゲート−ソース電圧Ｖgsが閾値電圧Ｖthより大きくなり（Ｖgs＞Ｖth）、ドレイン−ソース間に電流Ｉｄが流れるため、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）が充電され、ソース電圧ＶｓもΔＶsrだけ上昇する。ただし、このとき、電源線ＤＳＬの電圧は電圧Ｖccであり、実施の形態とは異なり、駆動トランジスタＴｒ２は飽和動作領域で動作する。よって、実施の形態の場合（線形動作領域）に比べ、ドレイン−ソース間の電流Ｉｄは多くなり、ソース電圧Ｖｓの電圧上昇量ΔＶsrも大きくなる。以上の動作により、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖgsは、信号線ＤＴＬの電圧Ｖsigに対応した電圧が設定され、信号書き込みが終了する。
【００６８】
ここで、駆動トランジスタＴｒ２の移動度μのばらつきを想定する。このばらつきにより、移動度μが大きい場合には、駆動トランジスタＴｒ２のドレイン−ソース間に流れる電流Ｉｄが多くなり、ソース電圧Ｖｓの電圧上昇量ΔＶsrは大きくなる。そして、この電圧上昇量ΔＶsrが大きいほど、駆動トランジスタＴｒ２のゲート−ソース電圧Ｖgsは小さくなり、ドレイン−ソース間に流れる電流Ｉｄが小さくなる。この負帰還動作により、移動度μが画素１１（１１Ｒ、１１Ｇ、１１Ｂ）ごとにばらついた場合（マッチングばらつき）であっても、有機ＥＬ素子１２の発光輝度がばらつくのを回避し、画面内における輝度の一様性（ユニフォーミティ）を確保できる。
【００６９】
本比較例では、上述したように、駆動トランジスタＴｒ２が飽和動作領域で動作していることに起因して、ソース電圧Ｖｓの電圧上昇量ΔＶsrが、実施の形態における電圧上昇量ΔＶｓより大きい。これにより、画素を同じ輝度で発光させる場合、本比較例の方が、ゲート電圧Ｖｇ（信号線ＤＴＬの電圧Ｖsig）を高く設定する必要がある。そのため、信号線ＤＴＬの電圧の振幅が大きくなるなど、消費電力が大きくなってしまう。
【００７０】
一方、本実施の形態では、上述したように、信号線ＤＴＬの電圧を小さくでき、消費電力の低減が実現できる。
【００７１】
［効果］
以上のように、上記した比較例では、トランジスタの特性ばらつきに起因する画質劣化を防ぐために閾値電圧Ｖthと移動度μの両方を補正しているのに対し、本実施の形態では、閾値電圧Ｖthのみを補正するようにしたので、トランジスタの特性ばらつきによる画質の劣化を最小限に抑えつつ、消費電力を低減することができる。
【００７２】
なお、近年のトランジスタ開発においては、その特性ばらつきを少なくする方法について研究開発が進められ、例えば、μ−Ｓｉ  ＴＦＴのように、従来の低温ポリシリコン（ＬＴＰＳ；Low Temperature Poly-Silicon）ＴＦＴなどに比べて閾値電圧Ｖthや移動度μなどのばらつきが低い優れた特性のトランジスタが登場している。この種のトランジスタでは、移動度μのばらつき補正を行わなくとも、表示輝度の不均一性に起因して画質が劣化することは少ないと考えられる。そこで、本実施の形態のように、移動度μのばらつき補正を省略しても、このような特性ばらつきが少ないトランジスタを使用することにより、画質劣化の抑制と消費電力の低減という、相反する課題を同時に解決することも可能である。さらに、本実施の形態では、閾値電圧Ｖthのばらつき補正については実施しているので、閾値電圧Ｖthおよび移動度μの両方ともばらつき補正を行わない場合と比べると、輝度の不均一性がより少なく、より高い画質を得ることができる。
【００７３】
また、本実施の形態では、信号書き込み期間（輝度設定期間）において、駆動トランジスタＴｒ２が線形動作領域で動作するように、電源線ＤＳＬの電圧（第２の制御電圧）を設定したので、表示装置１の消費電力のさらなる低減を実現できる。
【００７４】
＜２．適用例＞
続いて、図８〜図１３を参照して、上記実施の形態で説明した表示装置１の適用例について説明する。上記実施の形態の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置などのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００７５】
（モジュール）
表示装置１は、例えば、図８に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００７６】
（適用例１）
図９は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が表示装置１により構成されている。
【００７７】
（適用例２）
図１０は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が表示装置１により構成されている。
【００７８】
（適用例３）
図１１は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０、文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が表示装置１により構成されている。
【００７９】
（適用例４）
図１２は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０、この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０、撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が表示装置１により構成されている。
【００８０】
（適用例５）
図１３は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０、サブディスプレイ７５０、ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、表示装置１により構成されている。
【００８１】
＜３．変形例＞
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
【００８２】
上記実施の形態では、電源線駆動回路２５が印加する電源線ＤＳＬの電圧は、電圧Ｖcc１、電圧Ｖcc２、電圧Ｖiniの３値であるとしたが、これに限定されるものではなく、３値以上でもよい。
【００８３】
上記実施の形態では、信号書き込み準備期間Ｔ７は、信号線ＤＴＬにおける、電圧Ｖofs、電圧Ｖsigの繰り返し周期（１Ｈ）の２周期分の時間であるとしたが、これに限定されるものではない。つまり、駆動トランジスタＴｒ２の閾値電圧Ｖthがばらついても、そのソース電圧を一致させることができるような時間であればよく、例えば、２周期分の時間よりも長くてもよく、また、短くてもよい。
【００８４】
上記実施の形態では、発光素子として有機ＥＬ素子を用いたが、これに限定されるものではなく、電流制御の発光素子であれば他のものでもよい。
【００８５】
上記実施の形態では、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２がともに、ｎチャネルトランジスタ（例えば、ｎチャネルＭＯＳ型のＴＦＴ）により形成されている場合について説明したが、これに限定されるものではない。すなわち、これらのトランジスタは、それぞれ、ｎチャネルトランジスタ（例えば、ｎチャネルＭＯＳ型のＴＦＴ）、ｐチャネルトランジスタ（例えば、ｐチャネルＭＯＳ型のＴＦＴ）のどちらにより形成されていてもよい。例えば、両方のトランジスタがｐチャネルトランジスタにより形成されていてもよいし、片方がｎチャネルトランジスタにより形成され、もう片方がｐチャネルトランジスタにより形成されてもよい。
【００８６】
図１４は、これらのトランジスタがともにｐチャネルトランジスタにより形成された場合の、画素の内部構成の一例を表す。この画素は有機ＥＬ素子１２（発光素子）と画素回路１４Ｂとを有している。画素回路１４Ｂは、書き込み（サンプリング用）トランジスタＴｒ１Ｂ、駆動トランジスタＴｒ２Ｂおよび容量素子Ｃｓを用いて構成されており、いわゆる「２Ｔｒ１Ｃ」の回路構成となっている。ここで、これらのトランジスタはともに、例えば、ｐチャネルＭＯＳ型のＴＦＴにより形成されている。なお、この場合でも、ＴＦＴの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（いわゆるトップゲート型）であってもよい。
【００８７】
この画素回路１４Ｂでは、書き込みトランジスタＴｒ１Ｂのゲートが走査線ＷＳＬに接続され、ソースが信号線ＤＴＬに接続され、ドレインが駆動トランジスタＴｒ２Ｂのゲートおよび容量素子Ｃｓの一端に接続されている。駆動トランジスタＴｒ２Ｂのドレインは電源線ＤＳＬに接続され、ソースは容量素子Ｃｓの他端および有機ＥＬ素子１２のカソードに接続されている。有機ＥＬ素子１２のアノードは固定電位に設定されており、ここではグランド線ＧＮＤに接続されることにより、グランド（接地電位）に設定されている。
【００８８】
この画素回路１４Ｂを用いた表示装置１Ｂを駆動する走査線ＷＳＬ、信号線ＤＴＬおよび電源線ＤＳＬの電圧のレベルは、ｎチャネルトランジスタに代えてｐチャネルトランジスタを用いたことによって、上記実施の形態に示した電圧のレベルとは異なるが、動作自体は上記実施の形態とまったく同様である。
【００８９】
上記実施の形態では、信号線ＤＴＬと書き込みトランジスタＴｒ１のゲートとの間に、走査線ＷＳＬの電圧によりオンオフ制御される書き込みトランジスタＴｒ１を設けることにより、信号書き込み期間Ｔ８において、信号線ＤＴＬの電圧を駆動トランジスタＴｒ２のゲートに供給するようにしているが、これに限定されるものではない。つまり、信号書き込み期間Ｔ８において、信号線ＤＴＬの電圧を駆動トランジスタＴｒ２のゲートに供給するものであれば、どのような素子や回路であってもよい。
【００９０】
上記実施の形態では、表示装置１がアクティブマトリックス型である場合について説明したが、アクティブマトリックス駆動のための画素回路１４の構成は、上記実施の形態で説明したものに限定されるものではない。すなわち、必要に応じて容量素子やトランジスタ等を画素回路１４に追加するようにしてもよい。その場合、画素回路１４の変更に応じて、上述した走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５の他に、必要な駆動回路を追加するようにしてもよい。
【００９１】
上記実施の形態では、走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５における駆動動作を、タイミング生成回路２２が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線駆動回路２３、信号線駆動回路２４および電源線駆動回路２５に対する制御は、ハードウェア（回路）で行われるようにしてもよいし、ソフトウェア（プログラム）で行われるようにしてもよい。
【符号の説明】
【００９２】
１，１Ｂ…表示装置、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ…画素、１２，１２Ｒ，１２Ｇ，１２Ｂ…有機ＥＬ素子、１３…画素アレイ部、１４，１４Ｂ…画素回路、２０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２２…タイミング生成回路、２３…走査線駆動回路、２４…信号線駆動回路、２５…電源線駆動回路、ＤＳＬ…電源線、ＤＴＬ…信号線、Ｔｒ１，Ｔｒ１Ｂ…書き込みトランジスタ、Ｔｒ２，Ｔｒ２Ｂ…駆動トランジスタ、Ｃｓ…容量素子、Ｉ，Ｉｄ，Ｉ１，Ｉ２…電流、Ｔ０，Ｔ９…発光期間、Ｔ１…Ｖth補正準備期間、Ｔ２，Ｔ４，Ｔ６…Ｖth補正期間、Ｔ３，Ｔ５，Ｔ７Ｒ…Ｖth補正休止期間、Ｔ７…信号書き込み準備期間、Ｔ８…信号書き込み期間、Ｔ８Ｒ…移動度補正および信号書き込み期間、Ｔ１０…消光期間、Ｖ，Ｖcc１，Ｖcc２，Ｖini，Ｖofs，Ｖon，Ｖoff，Ｖsig，Ｖ１，Ｖ２…電圧、Ｖｄ…ドレイン電圧、Ｖds…ドレイン−ソース間電圧、Ｖｇ，Ｖgh，Ｖgl…ゲート電圧、Ｖgs…ゲート−ソース間電圧、Ｖｓ，Ｖsh，Ｖsl…ソース電圧、Ｖth，Ｖthh，Ｖthl…閾値電圧、ＷＳＬ…走査線、ΔＶｓ，ΔＶsr…電圧上昇量
【図１】
2011107187.tif 000003
【図２】
2011107187.tif 000004
【図３】
2011107187.tif 000005
【図４】
2011107187.tif 000006
【図５】
2011107187.tif 000007
【図６】
2011107187.tif 000008
【図７】
2011107187.tif 000009
【図８】
2011107187.tif 000010
【図９】
2011107187.tif 000011
【図１０】
2011107187.tif 000012
【図１１】
2011107187.tif 000013
【図１２】
2011107187.tif 000014
【図１３】
2011107187.tif 000015
【図１４】
2011107187.tif 000016