(57)【要約】      （修正有）【課題】表面プラズモン共鳴センサの検出素子に用いられる薄膜材料において、散乱光が少なくＳＮ比の高い薄膜材料を成膜する技術を提供する。【解決手段】金薄膜１２の成膜速度を０．０１ｎｍ／ｓ以上、０．６ｎｍ／ｓ以下の範囲に設定し、ヘリコンスパッタ源５２からスパッタ粒子を飛翔させる。ここで、成膜初期においては、成膜速度を第１速度に設定し、金薄膜の膜厚が一定の膜厚以上になると、成膜速度を第１速度の少なくとも倍の第２速度に設定する。【選択図】図５
2011184706.tif 000002
【特許請求の範囲】
【請求項１】
表面プラズモン共鳴センサの検出素子に用いられる薄膜材料を成膜する成膜方法であって、
前記薄膜材料の表面粗さが４ｎｍ以下となる成膜速度で前記薄膜材料を基板上に成膜する成膜方法。
【請求項２】
前記成膜速度は、０．０１ｎｍ／ｓ以上、０．６ｎｍ／ｓ以下である請求項１記載の成膜方法。
【請求項３】
前記薄膜材料が一定の膜厚になるまでは、前記成膜速度を第１速度として前記薄膜材料を成膜する第１成膜ステップと、
前記膜厚が一定の膜厚になった後は、前記成膜速度を前記第１速度の少なくとも倍の第２速度として前記薄膜材料を成膜する第２成膜ステップとを備える請求項１又は２記載の成膜方法。
【請求項４】
前記第２の速度は、時間が経過するにつれて速くなるように段階的に切り替えられる請求項３記載の成膜方法。
【請求項５】
前記薄膜材料は、ＲＦマグネトロンスパッタ法、プラズマ支援型スパッタ法、イオンアシスト蒸着法、電子ビーム加熱式蒸着法、又はイオンプレーティング法で成膜される請求項１〜４のいずれかに記載の成膜方法。
【請求項６】
プラズマが前記基板に照射されることを阻止するために、薄膜材料の粒子の射出位置と前記基板との間に電極を設けた請求項５記載の成膜方法。
【請求項７】
前記電極は、接地又はプラスの電位が印加されたリング状の電極である請求項６記載の成膜方法。
【請求項８】
請求項１〜７のいずれかの成膜方法により成膜された薄膜材料であって、
表面粗さが４ｎｍ以下である薄膜材料。
【請求項９】
金、銀、アルミニウム、又はこれらを含む合金の金属により構成される請求項８記載の薄膜材料。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面プラズモン共鳴センサの検出素子に用いられる薄膜材料を製造する技術に関するものである。
【背景技術】
【０００２】
近年、バイオセンサに代表されるように、表面プラズモン電界増強蛍光分光法（ＳＰＦＳ；Surface Plasmon-field enhanced Fluorescence Spectroscopy）を用いた様々なセンサが実用化されている。以下、このセンサを表面プラズモン共鳴センサと呼ぶ。表面プラズモン共鳴センサでは、プリズムに金薄膜が成膜されたクレッチマン配置が用いられている。そして、金薄膜が成膜されたプリズムに、Ｐ偏光の光を入射させると、ある入射角において金薄膜の表面の極近傍の電場が大きく増強される。この現象が金薄膜の表面における屈折率変化に対して高感度に応答する。これを利用したのが表面プラズモン共鳴センサである。
【０００３】
そして、表面プラズモン共鳴センサは、極微量の物質を高感度に検出することができるため、医療分野への応用も考えられており、例えばガン診断に用いることで超早期にガンを発見することが期待されている。
【０００４】
表面プラズモン共鳴センサにおいて、プリズムに成膜される薄膜は、例えば金の場合、５０ｎｍ程度が好ましく、スパッタ法や蒸着法で成膜される。５０ｎｍ程度の金薄膜は、成膜開始から島状構造を経て膜構造に成り始める膜である。また、金薄膜の表面の凹凸は、表面プラズモン共鳴センサでは散乱光の原因となり、ＳＮ比が稼げないという問題がある。金薄膜の表面粗さ（以下、「Ｒａ」と記述する。）は基板表面のＲａに追随するが、成膜方法に工夫を凝らせば、滑らかになると考えられている。
【０００５】
例えば、特許文献１では、金属薄膜と樹脂基板との剥離を防止することを目的として、スパッタ法を用いて１０ｎｍ／ｓ以上の成膜速度で、樹脂基板に２０〜１００ｎｍの金又は銀の金属薄膜を成膜する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−９８２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１では、成膜速度が１０ｎｍ／ｓ以上に設定されているが、これでは成膜速度が速すぎるため、成膜時のマイグレーション効果が期待できず、金属薄膜のＲａが増大してしまう。その結果、この金属薄膜を表面プラズモン共鳴センサの検出素子として用いると、この大きなＲａによりノイズ成分が増大してしまいＳＮ比が稼げず、検体を精度良く検出することができないという問題が発生する。
【０００８】
また、特許文献１では、成膜速度が１０ｎｍ／ｓ以上と速いため、２０〜１００ｎｍの厚みの金属薄膜を精度良く成膜することができないという問題がある。
【０００９】
また、特許文献１では、スパッタ法が用いられているが、一般的なスパッタ法では、プラズマにより基板の表面が荒らされて基板の表面に凹凸が生じるため、金属薄膜のＲａが増大してしまう。
【００１０】
本発明の目的は、表面プラズモン共鳴センサの検出素子に用いられる薄膜材料において、散乱光が少なくＳＮ比の高い薄膜材料を成膜する技術を提供することである。
【課題を解決するための手段】
【００１１】
（１）本発明の一局面による成膜方法は、表面プラズモン共鳴センサの検出素子に用いられる薄膜材料を成膜する成膜方法であって、前記薄膜材料の表面粗さが４ｎｍ以下となる成膜速度で前記薄膜材料を基板上に成膜する。
【００１２】
この構成によれば、薄膜材料の表面粗さが４ｎｍ以下となる成膜速度で薄膜材料が成膜される。ここで、薄膜材料に光を照射したときの散乱光は、薄膜材料の表面粗さが４ｎｍより大きくなると、顕著に増大することに本発明者は着目した。そのため、上記の成膜速度で成膜された薄膜材料を表面プラズモン共鳴センサの検出素子として用いることで、ノイズ成分である散乱光を低く抑えることができ、ＳＮ比が高く、検体を精度良く検出することができる薄膜材料を成膜することができる。
【００１３】
（２）前記成膜速度は、０．０１ｎｍ／ｓ以上、０．６ｎｍ／ｓ以下であることが好ましい。
【００１４】
この構成によれば、成膜速度が０．０１ｎｍ／ｓ以上、０．６ｎｍ／ｓ以下にされている。この成膜速度の範囲は、薄膜材料の粗さを４ｎｍ以下にする場合の必要条件であることに本発明者は着目した。つまり、成膜速度が０．６ｎｍ／ｓより大きくなると、薄膜材料の表面粗さが４ｎｍを超えてしまい、ノイズ成分である散乱光が大きくなってＳＮ比が悪化する。一方、成膜速度を０．０１ｎｍ／ｓより小さくすることは、成膜装置にとって容易ではない。このように成膜速度を０．０１ｎｍ／ｓ以上、０．６ｎｍ／ｓ以下とすることで、表面粗さが４ｎｍ以下の薄膜材料を成膜することができる。
【００１５】
（３）前記薄膜材料が一定の膜厚になるまでは、前記成膜速度を第１速度として前記薄膜材料を成膜する第１成膜ステップと、前記膜厚が一定の膜厚になった後は、前記成膜速度を前記第１速度の少なくとも倍の第２速度として前記薄膜材料を成膜する第２成膜ステップとを備えることが好ましい。
【００１６】
この構成によれば、薄膜材料が一定の膜厚になるまでは、低速である第１の速度で薄膜材料が成膜され、薄膜材料が一定の膜厚になった後は、第１速度の少なくとも倍の第２速度で薄膜材料が成膜される。
【００１７】
そのため、薄膜材料の表面粗さを小さくすることができると同時に、成膜時間を短縮することが可能となり、薄膜材料を効率よく成膜することができる。つまり、ターゲットから飛翔した薄膜材料の粒子は基板に到達し、その界面で最も安定な位置に移動し、基板に馴染みながら付着する。これをマイグレーションと言う。
【００１８】
上記構成では、成膜当初の第１成膜ステップは、成膜速度が遅い第１速度に設定されているため、マイグレーションの効果が十分に発揮され、基板に対して粒子を安定かつ強固に付着させることができる。これにより、基板上に表面粗さの小さな下地を形成することができる。
【００１９】
そして、一旦、表面粗さの小さな下地が形成された後は、成膜速度である第２速度を速めても、薄膜材料の表面粗さはさほど大きくならない。但し、第２速度を極端に早くするとマイグレーションの効果が働かず、単に下地に乗っているだけの表面粗さの大きな薄膜材料が成膜されてしまい好ましくない。
【００２０】
そこで、上記構成では、成膜速度が遅い第１成膜ステップと、成膜速度が速い第２成膜ステップとに分けて薄膜材料を成膜することで、マイグレーションの効果を充分に発揮させると同時に、成膜時間の短縮化を実現している。なお、第２速度としては、第１速度の倍以上、数十倍以下程度の値を採用してもよい。また、第１成膜ステップの終了条件である一定の膜厚としては、例えば１０ｎｍ以上３０ｎｍ以下程度を採用することができる。下地としてこの程度の膜厚のものを成膜すれば、後は成膜速度を速めても、薄膜材料の表面粗さを小さく抑えることができる。
【００２１】
（４）前記第２の速度は、時間が経過するにつれて速くなるように段階的に切り替えられることが好ましい。
【００２２】
この構成によれば、第２速度は、時間が経過するにつれて段階的に速く設定されるため、成膜時間をより短縮することができる。また、成膜速度が段階的に上昇されるため、成膜装置の制御の簡便化を図ることができる。
【００２３】
（５）前記薄膜材料は、ＲＦマグネトロンスパッタ法、プラズマ支援型スパッタ法、イオンアシスト蒸着法、電子ビーム加熱式蒸着法、又はイオンプレーティング法で成膜されることが好ましい。
【００２４】
この構成によれば、薄膜材料が、ＲＦマグネトロンスパッタ法、プラズマ支援型スパッタ法、イオンアシスト蒸着法、電子ビーム加熱式蒸着法、又はイオンプレーティング法で成膜されている。これらの成膜方法は、マイグレーションの効果が起こりやすい成膜方法である。そのため、これらの成膜方法を用いることで、滑らかな薄膜材料を成膜することができる。なお、これらの成膜方法以外であっても、成膜時にイオンを利用する成膜方法であれば、同様の効果が期待できる。
【００２５】
（６）プラズマが前記基板に照射されることを阻止するために、薄膜材料の粒子の射出位置と前記基板との間に電極を設けたことが好ましい。
【００２６】
この構成によれば、薄膜材料の粒子の射出位置と基板との間に設けられた電極によって、プラズマが基板に照射されることが防止される。プラズマを用いる成膜方法では、基板にプラズマが照射されると、基板はダメージを受ける。これは、薄膜材料が成膜されている最中でも起こる。このダメージは、直接、基板の表面粗さとなって現れるため、その上に形成される薄膜材料の表面粗さも大きくなり好ましくない。そこで、薄膜材料の粒子の射出位置と基板との間に電極を設けることで、プラズマが基板に照射されることが阻止され、基板の表面粗さを小さくすることができる。
【００２７】
（７）前記電極は、接地又はプラスの電位が印加されたリング状電極であることが好ましい。
【００２８】
この構成によれば、リング状電極が設けられているため、射出位置から飛翔する粒子をリング状電極の孔を通じて基板に到達させることができる。また、リング状電極は接地又はプラスの電位が印加されているため、プラズマのエネルギーを低下させることができ、基板に与えるダメージをより低下させることができる。なお、リング状電極にマイナスの電位を与えるとプラズマが加速されてエネルギーが上がり、基板にダメージを与えてしまう。
【００２９】
（８）本発明の別の一局面による薄膜材料は、（１）〜（７）のいずれかの成膜方法により成膜された薄膜材料であって、表面粗さが４ｎｍ以下である。
【００３０】
この構成によれば、（１）〜（７）の成膜方法を用いて成膜されているため、散乱光が低くＳＮ比の高い薄膜材料を提供することができる。
【００３１】
（９）前記薄膜材料は、金、銀、アルミニウム、又はこれらを含む合金の金属により構成されることが好ましい。
【００３２】
この構成によれば、表面プラズモン共鳴センサの検出素子として好ましい、金、銀、アルミニウム、又はこれらの合金からなる薄膜材料を提供することができる。
【発明の効果】
【００３３】
本発明によれば、表面プラズモン共鳴センサの検出素子に用いられる薄膜材料において、散乱光が少なくＳＮ比の高い薄膜材料を成膜する。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態による薄膜材料が適用される表面プラズモン共鳴センサの原理を説明するための概略図である。
【図２】本発明の実施の形態による薄膜材料が適用される表面プラズモン共鳴センサの原理を説明するための概略図である。
【図３】金薄膜に発生する散乱光を示した模式図である。
【図４】金薄膜の表面粗さ（Ｒａ（ｎｍ））と、散乱光の光量との関係を調べるために行った実験の実験結果を表したグラフである。
【図５】本発明の実施の形態による成膜方法で用いられる成膜装置の一例の概略構成図を示している。
【図６】成膜速度とＲａとの関係を示す実験の実験結果を示すグラフである。
【図７】成膜速度とＲａとの関係を示す実験の実験結果を示すグラフである。
【図８】本発明の成膜方法に用いられる成膜装置の他の一例の概略構成図を示している。
【図９】本発明の実施の形態による成膜方法で用いられる成膜装置の更に他の一例の概略構成図を示している。
【図１０】図９に示す成膜装置を用いて成膜速度を変えて金薄膜を成膜したときの、金薄膜のＲａと成膜速度との測定結果を示したグラフである。
【図１１】図９に示す成膜装置を用いて成膜速度を変えて金薄膜を成膜したときの、金薄膜のＲａと成膜速度との測定結果を示したグラフである。
【発明を実施するための形態】
【００３５】
以下、本発明の実施の形態による成膜方法及びその成膜方法により製造された薄膜材料について説明する。図１及び図２は、本発明の実施の形態による薄膜材料が適用される表面プラズモン共鳴センサの原理を説明するための概略図である。この図に示す表面プラズモン共鳴センサは、ＳＰＦＳを用いた表面プラズモン共鳴センサである。
【００３６】
図１に示すように、表面プラズモン共鳴センサは、表面に金薄膜１２（薄膜材料の一例）が形成されたプリズム１１が用いられる。金薄膜１２の表面には、標的物質１５を捕らえるための抗体１４が予め固定されている。ここで、標的物質１５としては、例えば、ある病気の指標となる抗原が該当する。また、プリズム１１の上面には、筒状の流路２０が設けられている。そして、流路２０の内部に検体を流す。すると、抗原−抗体反応により検体中の標的物質１５が抗体１４により捕捉される。
【００３７】
ここで、蛍光標識された検体を流すと、標的物質１５を捕捉した抗体１４が蛍光物質１６により蛍光標識される。そして、プリズム１１に光１７を照射すると、金薄膜１２の表面において表面プラズモン共鳴が起こり、増強された電場１８が発生する。この電場１８により蛍光物質が励起されて光１９が発光する。そして、光１９が検出器１３によりシグナルとして検出される。
【００３８】
ここで、表面プラズモン共鳴により生じた電場１８は増強されているため、蛍光物質１６から発する光１９の光量は、他の手法を用いて蛍光物質１６を発光させたときの光量に比べ、数倍から数十倍大きくなる。そのため、僅かな標的物質１５しか持たない検体から標的物質１５を検出することができ、病気の症状がほとんど現れていない患者であっても、早期に病気を検出することが可能になる。なお、検出器１３としては、例えば、光電子増倍管やＣＣＤを採用することができる。
【００３９】
図３は、金薄膜１２に発生する散乱光２１を示した模式図である。図３に示すように、金薄膜１２の表面粗さ（以下、「Ｒａ」と記述する。）が大きい場合、金薄膜１２の表面に多くの散乱光２１が発生する。この散乱光２１は、シグナルとは無関係の成分であるが、検出器１３に到達すると、検出器１３により検出されてしまう。これはノイズ成分であり、微小なシグナルを検出する場合には問題となる。つまり、金薄膜１２のＲａが大きいほど散乱光２１は大きくなり、ノイズ成分が増大し、ＳＮ比が低下するのである。
【００４０】
図４は、金薄膜１２のＲａ（ｎｍ）と、散乱光２１の光量との関係を調べるために行った実験の実験結果を表したグラフである。図４において、縦軸は散乱光２１の光量を示し、横軸はＲａを示している。また、縦軸の数値は、Ｒａ＝１．６ｎｍの時の散乱光２１の光量を１として規格化したときの光量を示しており、無次元量である。
【００４１】
つまり、この実験では、Ｒａの異なる複数の金薄膜１２を作製し、各金薄膜１２を用いて散乱光２１の光量を測定した。図４に示すように、Ｒａが増大するにつれて散乱光２１の光量は増えていることが分かる。
【００４２】
そして、本発明者は、この実験を通じて、Ｒａ＝４ｎｍ付近から散乱光２１の光量が急激に増大することに着目した。つまり、Ｒａが４ｎｍより大きくなると散乱光２１が増大してＳＮ比が悪化して検出精度が落ちる。一方、Ｒａが４ｎｍ以下の場合、Ｒａが４ｎｍより大きい場合に比べて、散乱光２１の光量が大幅に小さく、ＳＮ比が悪化しない。
【００４３】
そこで、金薄膜１２は、Ｒａが４ｎｍ以下となる成膜速度で成膜されている。具体的には、成膜速度としては、０．０１ｎｍ／ｓ以上、０．６ｎｍ／ｓ以下を採用する。
以下、実験結果に基づいて、この成膜速度の根拠を説明する。
【００４４】
図５は、本発明の実施の形態による成膜方法で用いられる成膜装置の一例の概略構成図を示している。図５に示す成膜装置は、プラズマ支援型スパッタ法を実行する成膜装置である。そして、図５に示す成膜装置は、箱状の真空槽５１を備えている。この真空槽５１の底面の中央部には、ヘリコンスパッタ源５２が設けられている。ヘリコンスパッタ源５２は、ヘリコン波によりプラズマを発生させるものであり、カソード５２１と、カソードの上面に設けられたＡｕターゲット５２２と、Ａｕターゲット５２２に対向して配置された支援コイル５２３とを備えている。
【００４５】
カソード５２１には、一端が接地された高周波電源５２４が接続されている。支援コイル５２３には、一端が接地された高周波電源５２５が接続されている。また、支援コイル５２３には、一端が接地された直流電圧源５２６が接続されている。直流電圧源５２６は、例えば２００Ｖ〜３００Ｖの直流電圧を生成する。
【００４６】
そして、ヘリコンスパッタ源５２により発生されたプラズマがＡｕターゲット５２２に衝突することで、Ａｕターゲット５２２からスパッタ粒子が飛翔し、スパッタ粒子は、支援コイル５２３の上側の開口部５２７（粒子の射出位置の一例）から基板５６に向けて飛翔する。
【００４７】
基板ホルダ５７は、真空槽５１の上面に吊されている。基板ホルダ５７の下面には基板５６が取り付けられている。また、基板ホルダ５７の下面であって、基板５６の近傍には、基板５６に成膜される金薄膜１２の膜厚を測定するための水晶膜厚計５５が設けられている。
【００４８】
ヘリコンスパッタ源５２の上側にはシャッタ５３が設けられている。シャッタ５３の開度を調節することで、基板５６側への飛翔するスパッタ粒子の量が調節される。
【００４９】
基板５６とシャッタ５３との間には、リング状電極５４が設けられている。このリング状電極５４は、接地されており、プラズマが基板５６に照射されることを阻止する。
【００５０】
ヘリコンスパッタ源５２から飛翔したスパッタ粒子は、シャッタ５３、リング状電極５４を通過して、基板５６に到達する。なお、図５では、真空槽５１へのガスの導入機構、及び真空槽５１からガスを排気する排気機構については図示を省略している。
【００５１】
そして、この成膜装置を用いて、本成膜方法の効果を確認するために以下の実験を行った。以下の実験では、純度が４Ｎで２インチのＡｕターゲット５２２を有するヘリコンスパッタ源５２を用いた。また、Ａｕターゲット５２２と基板５６との間の距離を３０ｃｍとした。また、支援コイル５２３に印加する高周波電力をパワーが５０Ｗ、周波数が１３．５６ＭＨｚとした。ここで、支援コイル５２３に印加する高周波電力は、カソード５２１の高周波電力とは若干周波数が異なり、両高周波電力の相互干渉の防止が図られている。
【００５２】
また、真空槽５１の成膜時の真空度は５×１０−４Ｔｏｒｒ（Ａｒ雰囲気）とされている。また、膜厚及び成膜速度を水晶膜厚計５５で監視した。また、基板５６は加熱しなかった。
【００５３】
基板５６としては、２５ｍｍ角、厚さ１ｍｍのＢＫ７ガラスを用いた。また、リング状電極５４としては、内径が５０ｍｍ、外径が１００ｍｍのリング状の金属板電極を用いた。
【００５４】
カソード５２１には、周波数が１３．５６ＭＨｚの高周波電力を印加した。そして、この高周波電力のパワーを３０Ｗ〜２００Ｗの範囲で変化させ、成膜速度を変え、厚さが５０ｎｍの金薄膜１２を成膜した。そのときの金薄膜１２のＲａを、ＡＭＢＩＯＳ  ＴＥＣＨＮＯＬＯＧＹ社のＸＰ−２００を用いて測定した。
【００５５】
図６及び図７は、成膜速度を変化させて金薄膜１２のＲａを測定したときの成膜速度とＲａとの関係を示すグラフである。図６及び図７において、縦軸はＲａ（ｎｍ）を示し、横軸は成膜速度（ｎｍ／ｓ）を示している。図６及び図７に示すように、成膜速度が増大するにつれて、Ｒａが増大していることが分かる。
【００５６】
この実験結果から、Ｒａの上限を４ｎｍとするならば、成膜速度は０．７ｎｍ／ｓ以下にする必要があることが分かる。そこで、本成膜方法では、少し余裕を見て、成膜速度の上限値を０．６ｎｍとしている。そのため、金薄膜１２のＲａを４ｎｍ以下にすることができ、ＳＮ比の高い金薄膜１２を成膜することができる。
【００５７】
また、成膜速度の下限値を０．１ｎｍ／ｓに以下に設定することは、通常の成膜装置では容易ではないため、成膜速度の下限値を０．１ｎｍ／ｓとしている。
【００５８】
この実験結果から、成膜速度を０．０１ｎｍ／ｓ以上、０．６ｎｍ／ｓ以下とすることで、金薄膜１２のＲａを４ｎｍ以下にすることができることが分かる。そして、図４に示すように、金薄膜１２の散乱光の光量は、４ｎｍ以下では小さいが、４ｎｍを超えると大幅に増大することが分かる。
【００５９】
次に、図５に示す成膜装置を用いて、成膜速度を０．２ｎｍ／ｓとし、２５ｍｍ角、厚さ１ｍｍのＳＬＡＬ１０高屈折率ガラス基板に、５０ｎｍの厚みの金薄膜１２を２５０秒かけて作製した。以下、この金薄膜１２をサンプルＡと記述する。
【００６０】
ここで、Ｒａをより小さくするためには、図８に示す成膜装置を用いることが好ましい。図８は、本発明の成膜方法に用いられる成膜装置の他の一例の概略構成図を示している。なお、図８に示す成膜装置は、プラズマ支援型スパッタ法を実行する成膜装置である。また、図８において、真空槽５１へのガスの導入機構、及び真空槽５１からガスを排気する排気機構については図示を省略している。また、図８において、高周波電源５２４，５２５、及び直流電圧源５２６の電力供給部の接続関係は図５と同一であるため、図示を省略している。
【００６１】
図８に示す成膜装置は、図５の成膜装置に比べて、リング状電極５４とシャッタ５３との間に、更に別のリング状電極５８を設けたことを特徴としている。それ以外の構成は、図５と同一であるため、詳細な説明は省略する。
【００６２】
そして、図８に示す成膜装置を用いて、下記の条件で動作させてサンプルＢを作製した。
・Ａｕターゲット５２２−基板５６間の距離：３０ｃｍ
・カソード５２１に印加する高周波電力：パワーが１００Ｗ、周波数が１３．５６ＭＨｚ
・支援コイル５２３に印加する高周波電力：パワーが５０Ｗ、周波数が１３．５６ＭＨｚ（カソードとは若干周波数を変えて相互干渉しないようにしている。）
・真空槽５１の成膜時の真空度：５×１０−４Ｔｏｒｒ（Ａｒ雰囲気）
・膜厚及び成膜速度の測定：水晶膜厚計５５
・基板５６の加熱：なし
基板５６としては、２５ｍｍ角、厚さ１ｍｍのＳＬＡＬ１０高屈折率ガラスを用いた。リング状電極５８としては、直径５０ｍｍのリング状の金属板電極を用いた。リング状電極５４としては、内径５０ｍｍ、外径１００ｍｍのリング状の金属板電極を用いた。つまり、リング状電極５８の直径は、リング状電極５４の内径と同一のサイズとされている。
【００６３】
そして、リング状電極５４とリング状電極５８とを、図８に示すように配置し、成膜速度を平均０．０３ｎｍ／ｓとし、水晶膜厚計５５による金薄膜１２の膜厚の計測値が１０ｎｍになるまで成膜を行った。
【００６４】
引き続いて、リング状電極５４を取り外し、成膜速度を平均０．１８ｎｍ／ｓとし、水晶膜厚計５５による金薄膜１２の膜厚の測定値が５０ｎｍになるまで成膜を行った。
【００６５】
つまり、サンプルＢは、金薄膜１２の膜厚が１０ｎｍになるまでの成膜初期では、成膜速度が０．０３ｎｍ／ｓに設定された第１成膜ステップが実行され、金薄膜１２の膜厚が１０ｎｍになった後は、成膜速度が０．１８ｎｍ／ｓに設定された第２成膜ステップが実行されて作製された。
【００６６】
また、比較例として、サンプルＡと同一の作製条件で成膜速度を２ｎｍ／ｓに設定してサンプルＣの金薄膜１２を作製した。更に、比較例として、サンプルＣと同一の作製条件でリング状電極５４を設けずに、サンプルＤの金薄膜１２を作製した。つまり、サンプルＣ，Ｄは、いずれも成膜速度が２ｎｍ／ｓで作製されたものあり、本成膜方法の成膜速度の上限値である０．６ｎｍ／ｓを超える成膜速度で作製されたものである。
【００６７】
そして、サンプルＡ〜ＤのＲａの測定値と、これらのサンプルＡ〜Ｄを表面プラズモン共鳴センサの検出素子として用いたときの散乱光の光量の測定値とを表１にまとめた。
【００６８】
【表１】
2011184706.tif 000003
【００６９】
なお、表１において、「条件」は成膜速度を示している。「リング電極」は１枚がリング状電極５４のみを設けた場合を示し、２枚がリング状電極５４とリング状電極５８とを設けた場合を示している。「Ｒａ」はサンプルＡ〜Ｄのそれぞれの表面粗さの測定値を示している。「散乱光量」は、サンプルＡ〜Ｄのそれぞれを表面プラズモン共鳴センサの検出素子として用いたときに計測される散乱光２１（図３参照）の光量の測定値を示している。なお、この散乱光２１の光量は、図４の縦軸と同様、Ｒａ＝１．６ｎｍの金薄膜１２の散乱光２１の光量を１として規格化した無次元量である。
【００７０】
また、「ＳＰＦＳ判定」は散乱光２１の光量に基づいて、散乱光２１の光量が許容範囲に入っているか否かを示している。散乱小の場合は、散乱光１９の光量が図４のグラフにおいて、直線の傾きが緩やかな領域に属しており、散乱光の光量が小さいことを示している。散乱大の場合は、散乱光１９の光量が図４のグラフにおいて、直線の傾きが急峻な領域に属しており、散乱光の光量が大きいことを示している。
【００７１】
サンプルＡは、成膜速度が０．２ｎｍ／ｓであり、本成膜方法により成膜速度の範囲内である０．０１ｎｍ／ｓ以上、０．６ｎｍ／ｓ以下の範囲内にある。よって、Ｒａは２ｎｍであり、本成膜方法のＲａの上限値である４ｎｍ以下となっている。そのため、散乱光量は１．１９であり、散乱小と判定されていることが分かる。したがって、サンプルＡを、表面プラズモン共鳴センサの検出素子として用いた場合、ＳＮ比の大きな金薄膜１２を提供することができる。
【００７２】
サンプルＢは、成膜速度が最初、０．０３ｎｍ／ｓとされ、膜厚が１０ｎｍとなると、成膜速度が０．１８ｎｍ／ｓに切り替えられている。そのため、サンプルＢは、Ｒａが１．２ｎｍと小さく、散乱光量も０．７４と低くなっており、サンプルＡに比べて良好な測定結果が得られている。
【００７３】
このサンプルＢの測定結果から、成膜当初には成膜速度を遅くすることで、マイグレーションの効果が発揮されて、Ｒａの小さな金薄膜１２が成膜されていることが分かる。そして、膜厚が一定の厚みを超えて金薄膜１２の下地が形成されると、成膜速度をサンプルＡの成膜速度程度に上げても、Ｒａが増大することなく、良好な金薄膜１２が成膜されていることが分かる。
【００７４】
このことから、金薄膜１２が一定の膜厚になるまでは、成膜速度を第１速度として金薄膜１２を成膜する第１成膜ステップで金薄膜１２を作製し、金薄膜１２の膜厚が一定の膜厚になった後は、金薄膜１２を第１速度の少なくとも倍の第２速度として金薄膜１２を成膜する第２成膜ステップで金薄膜を作製することにより、Ｒａのより小さな金薄膜１２を作製できることが分かる。
【００７５】
更に、サンプルＢでは、リング電極が２枚設けられているため、基板５６へのプラズマ照射が阻止され、プラズマによる基板５６のダメージが低下され、Ｒａがより小さくなっていることが確認できる。
【００７６】
サンプルＣは、成膜速度が２ｎｍ／ｓであり、本成膜方法の成膜速度の上限値である０．６ｎｍ／ｓより大きいため、Ｒａが６．６ｎｍとなり、散乱光量が５．１３となり、散乱光量がサンプルＡ，Ｂに比べて大幅に増大していることが分かる。そのため、本成膜方法による成膜速度の上限値を超えた成膜速度で金薄膜１２を成膜すると、ＳＮ比の高い金薄膜１２を製造することができないことが分かる。
【００７７】
サンプルＤは、成膜速度が２ｎｍ／ｓであり、Ｒａが８．９ｎｍであり、散乱光量が８．８７であり、サンプルＣに比べて、更に散乱光量が増大していることが分かる。ここで、サンプルＣは１枚のリング状電極５４を設けて成膜されているが、サンプルＤはリング状電極５４を設けて成膜されていない。このことから、ヘリコンスパッタ源５２と基板５６との間に接地されたリング状電極５４，５８を設けることで、真空槽５１内のプラズマが基板５６に照射されることが阻止され、Ｒａのより小さな金薄膜１２を作製できることが分かる。また、リング状電極５４，５８は、中央に孔が設けられているため、この孔を通じてスパッタ粒子を基板５６に導くことができる。なお、図５及び図８では、リング状電極５４，５８を接地させたが、これに限定されず、プラスの電位を付与してもよい。但し、プラスの電位を付与する場合は、別途、電圧源を設ける必要があるため、装置の簡便化の観点からは、リング状電極５４，５８を接地させることが好ましい。
【００７８】
また、リング状電極５４と基板５６とは一定の距離以上、離間させることが好ましい。リング状電極５４と基板５６とを近接させると、リング状電極５４により減速されたプラズマが基板５６まで到達してしまう。一方、リング状電極５４と基板５６とを離間させると、リング状電極５４により減速されたプラズマが基板５６に到達することを防止することができる。これにより、プラズマが基板５６に与えるダメージをより低下させることができる。
【００７９】
なお、第２ステップの成膜速度である第２速度も、第１速度と同様、０．０１ｎｍ／ｓ以上、０．６ｎｍ／ｓ以下の範囲内に設定される。第２成膜ステップは、第１成膜ステップにより滑らかな下地が形成された後に実行されるといえども、０．６ｎｍ／ｓを超えると、マイグレーションの効果が十分発揮されず、金薄膜１２のＲａが大きくなる。そのため、サンプルＢは、第２成膜ステップにおける成膜速度が０．１８ｎｍ／ｓに設定されており、本成膜方法の上限値である０．６ｎｍ／ｓより低く設定されている。
【００８０】
また、第１成膜ステップの終了条件としての金薄膜１２の膜厚は、基板５６の表面に滑らかな下地を成膜することができる膜厚を採用することが好ましく、例えば、１０ｎｍ以上、３０ｎｍ以下の範囲を採用することが好ましい。滑らかな下地を成膜するという観点からは、第１成膜ステップを長時間実行することが好ましいが、そうすると金薄膜１２が完成するまでに長時間を要してしまう。
【００８１】
一方、短時間で金薄膜１２を完成させるという観点からは、第１成膜ステップを短時間に設定することが好ましいが、そうすると、滑らかな下地を成膜することができない。これらの観点から、第１成膜ステップの終了条件である膜厚としては、１０ｎｍ以上、３０ｎｍ以下の範囲を採用することが好ましい。
【００８２】
また、第２成膜ステップにおいて、第２速度を時間が経過するにつれて速くなるように段階的に切り替えるようにしてもよい。ここで、段階的に切り替えるとしたのは、成膜装置の制御の簡略化や装置構成の簡略化を図るためである。時間が経過するにつれて連続的に第２速度を増大させてもよいが、そうすると、成膜装置の装置構成や制御プログラムが複雑化する。
【００８３】
具体的には、図５及び図８の成膜装置においては、成膜速度の調節は、カソード５２１に印加する高周波電力のパワーを調節することで行われている。したがって、第２速度を連続的に増大させるには、この高周波電力のパワーを連続的に増大させる必要がある。そのためには、このパワーを高分解能で調節する高周波電源を設ける必要があることに加えて、この高周波電源から出力される高周波電力を連続的に増大させるための制御プログラム等が必要となる。
【００８４】
一方、第２速度を段階的に切り替えることができるようにすれば、高周波電力のパワーを高分解能で調節する高周波電源や、この高周波電源から出力される高周波電力のパワーを連続的に変化させるための制御プログラムは必要ない。そこで、本成膜装置では、第２速度を段階的に切り替えるようにしているのである。
【００８５】
また、第２速度の切替段階としては、２段階、３段階、４段階等の値を採用することができる。但し、第２速度の切替段階を増大させると、第２速度を連続的に増大させることに近づいていくため、成膜装置の制御や装置構成が複雑化する。そのため、制御の簡略化の観点からは、第２速度の切替段数を増大させすぎることは好ましくない。したがって、第２速度の切替段数としては、２段階又は３段階程度であることが好ましい。
【００８６】
また、第２速度の切替段数を１段階としても、第１成膜ステップにおいて、第１速度が設定されているため、成膜装置に２段階の速度設定をさせる必要がある。そのため、成膜装置の制御や装置構成の更なる簡略化を図るという観点からは、第２速度の切替段数として１段階を採用することが好ましい。
【００８７】
次に、本成膜方法を他の成膜装置で実行させた場合の実験結果について説明する。図９は、本発明の実施の形態による成膜方法で用いられる成膜装置の更に他の一例の概略構成図を示している。図９に示す成膜装置は、イオンアシスト蒸着法を実行する成膜装置である。そして、図９に示す成膜装置は、図５に示す成膜装置において、ヘリコンスパッタ源５２に代えて電子ビーム蒸発源６０とアシスト用イオンガン７０とを設け、リング状電極５４に代えてメッシュ状電極８０を設けたことを特徴とする。それ以外の構成は、図５の成膜装置と同一であるため、詳細な説明は省略する。
【００８８】
なお、メッシュ状電極８０は、複数の金属棒を格子状に組み合わせた網により構成されており、接地されている。また、メッシュ状電極８０としては、金属板に多数の孔があけられたものを採用してもよい。
【００８９】
電子ビーム蒸発源６０は上部に設けられた金６１を蒸発させ、基板５６に向けて金の粒子を飛翔させる。アシスト用イオンガン７０は、アルゴンイオンを基板５６に向けて照射することで、電子ビーム蒸発源６０から飛翔された金の粒子をより高速に基板５６に向けて飛翔させ、基板５６に金の粒子を蒸着させる。
【００９０】
なお、図９において、真空槽５１へのガスの導入機構、及び真空槽５１からガスを排気する排気機構については図示を省略している。そして、図９に示す成膜装置を下記の条件で動作させた。
・電子ビーム蒸発源６０−基板５６間の距離：７０ｃｍ
・電子ビーム蒸発源に印加する印加電力：電圧が６ｋＶ、電流が７０ｍＡ
・イオン電流密度：Ａｒ，５０μＡ／ｃｍ２（基板５６の位置）
・真空槽５１の成膜時の真空度：１×１０−４Ｔｏｒｒ（Ａｒ雰囲気）
・膜厚及び成膜速度の測定：水晶膜厚計５５
・基板５６の加熱：なし
基板５６としては、２５ｍｍ角、厚さ１ｍｍのＢＫ７ガラスを用いた。また、メッシュ状電極８０は、基板５６から下側に２０ｃｍの位置に設けて接地させた。
【００９１】
この条件で、電子ビーム蒸発源６０に印加する印加電力を変化させて成膜速度を変えて、厚さ５０ｎｍの金薄膜１２を成膜した。そのときの金薄膜１２の表面粗さをＡＭＢＩＯＳ  ＴＥＣＨＮＯＬＯＧＹ社のＸＰ−２００を用いて測定した。図１０及び図１１は、図９に示す成膜装置を用いて成膜速度を変えて金薄膜１２を成膜したときの、金薄膜のＲａと成膜速度との測定結果を示したグラフである。
【００９２】
図１０及び図１１に示す実験結果から、Ｒａの上限を４ｎｍとするならば、成膜速度は０．６ｎｍ／ｓ以下に設定する必要がある。したがって、図９に示す成膜装置を用いた場合であっても、成膜速度を０．６ｎｍ／ｓ以下に設定することで、Ｒａが４ｎｍ以下の金薄膜１２を成膜できることが分かる。
【００９３】
次に、図９に示す成膜装置を用いてサンプルＥの金薄膜１２を作製した。サンプルＥを作製するにあたり、基板５６としては、２５ｍｍ角、厚さ１ｍｍのＥ４８Ｒ光学樹脂基板を用いた。また、サンプルＥは、０．５ｎｍ／ｓｅｃの成膜速度で９０秒かけて作製され、その膜厚は４５ｎｍである。
【００９４】
次に、よりＲａを小さくするために、図９に示す成膜装置を下記の条件で動作させてサンプルＦの金薄膜１２を作製した。
・電子ビーム蒸発源６０−基板５６間の距離：７０ｃｍ
・電子ビーム蒸発源６０への印加電力：第１成膜ステップでは電圧が６ｋＶ，電流が３０ｍＡ、第２成膜ステップでは電圧が６ｋＶ、電流が７０ｍＡ
・イオン電流密度：Ａｒ，５０μＡ／ｃｍ２（基板位置）
・真空槽５１の成膜時の真空度：１Ｘ１０−４Ｔｏｒｒ（Ａｒ雰囲気）
・膜厚及び成膜速度の測定：水晶膜厚計５５
・基板５６の加熱：なし
サンプルＦの作製にあたり、基板５６としては、２５ｍｍ角、厚さ１ｍｍのＥ４８Ｒ光学樹脂基板を用いた。
【００９５】
そして、電子ビーム蒸発源６０の印加電力を電圧が６ｋＶ、電流が３０ｍＡとして、金薄膜１２を１５ｎｍ成膜した。このときの成膜速度は、平均０．０５ｎｍ／ｓとした。
【００９６】
引き続いて、電子ビーム蒸発源６０の印加電力を電圧が６ｋＶ、電流が７０ｍＡとして、水晶膜厚計５５により計測された金薄膜１２の膜厚が４５ｎｍになるまで成膜を行った。このときの成膜速度は、平均０．５ｎｍ／ｓとした。
【００９７】
つまり、サンプルＦは、金薄膜１２の膜厚が１５ｎｍとなるまでの成膜初期では、成膜速度が０．０５ｎｍ／ｓに設定された第１成膜ステップが実行され、金薄膜１２の膜厚が１５ｎｍになった後は、成膜速度が０．５ｎｍ／ｓに設定された第２成膜ステップが実行されて作製された。
【００９８】
また、比較例として、サンプルＥの作製条件で成膜速度を２ｎｍ／ｓに設定してサンプルＧの金薄膜１２を作製した。更に、比較例として、メッシュ状電極８０を設けずに、サンプルＥと同一の作製条件で成膜速度を２ｎｍ／ｓに設定してサンプルＨの金薄膜１２を作製した。
【００９９】
そして、サンプルＥ〜ＨのＲａの測定値と、これらのサンプルＥ〜Ｈを表面プラズモン共鳴センサの検出素子として用いたときの散乱光の光量の測定値とを表２にまとめた。
【０１００】
【表２】
2011184706.tif 000004
【０１０１】
なお、表２に示す各欄の用語は表１と同一であるため、説明を省く。サンプルＥは、成膜速度が０．５ｎｍ／ｓであり、本成膜方法により成膜速度の範囲内である０．０１ｎｍ／ｓ以上、０．６ｎｍ／ｓ以下の範囲内にある。よって、Ｒａは３．６ｎｍであり、本成膜方法のＲａの上限値である４ｎｍ以下となっている。そのため、散乱光量は２．２２であり、散乱小と判定されていることが分かる。したがって、サンプルＥを、表面プラズモン共鳴センサの検出素子として用いた場合、ＳＮ比の大きな金薄膜１２を提供することができる。
【０１０２】
サンプルＦは、成膜速度が最初、０．０５ｎｍ／ｓとされ、膜厚が１５ｎｍとなると、成膜速度が０．５ｎｍ／ｓに切り替えられている。そのため、サンプルＢは、Ｒａが２．８ｎｍと小さく、散乱光量も１．６６と低くなっており、サンプルＡに比べて良好な測定結果が得られている。
【０１０３】
サンプルＧは、成膜速度が２ｎｍ／ｓであり、本成膜方法の成膜速度の上限値である０．６ｎｍ／ｓより大きいため、Ｒａが９．６ｎｍとなり、散乱光量が８．４３となり、散乱光量がサンプルＥ，Ｆに比べて大幅に増大していることが分かる。そのため、本成膜方法による成膜速度の上限値を超えた成膜速度で金薄膜１２を成膜すると、ＳＮ比の高い金薄膜１２を製造することができないことが分かる。
【０１０４】
サンプルＨは、Ｒａが８．９ｎｍであり、散乱光量が８．８７であり、サンプルＧに比べて、更に散乱光量が増大していることが分かる。ここで、サンプルＨは１枚のメッシュ状電極８０を設けて成膜されているが、サンプルＨはメッシュ状電極８０を設けて成膜されていない。このことから、メッシュ状電極８０を設けることにより、真空槽５１内のプラズマ（アルゴンイオン）が基板５６に照射されることが防止され、Ｒａの小さな金薄膜１２を成膜できること分かる。
【０１０５】
このように、本成膜方法によれば、Ｒａが４ｎｍ／ｓ以下となる成膜速度で金薄膜１２が成膜されているため、表面プラズモン共鳴センサの検出素子としてＳＮ比が小さくて好ましい金薄膜１２を提供することができる。
【０１０６】
なお、上記説明では、薄膜材料として、金薄膜１２を例に挙げて説明したが、本発明はこれに限定されず、アルミニウム又は銀を用いてもよい。また、薄膜材料として、金、アルミニウム及び銀のうち少なくともいずれか２つを含む合金を採用してもよい。アルミニウム及び銀は金と類似の性質を有しているため、本成膜方法を採用することで金と同様のＲａを有する薄膜材料を成膜することができる。
【０１０７】
また、図５及び図８ではプラズマ支援型スパッタ法による成膜装置を用いて金薄膜１２を成膜し、図９ではイオンアシスト蒸着法による成膜装置を用いて金薄膜１２を成膜したが、本発明はこれに限定されない。すなわち、ＲＦマグネトロンスパッタ法、電子ビーム加熱蒸着法、又はイオンプレーティング法を用いて金薄膜１２を成膜してもよい。
【符号の説明】
【０１０８】
５１  真空槽
５２  ヘリコンスパッタ源
５３  シャッタ
５４，５８  リング状電極
５５  水晶膜厚計
５６  基板
５７  基板ホルダ
６０  電子ビーム蒸発源
５２１  カソード
５２２  ターゲット
５２３  支援コイル
５２４，５２５  高周波電源
５２６  直流電圧源
【図１】
2011184706.tif 000005
【図２】
2011184706.tif 000006
【図３】
2011184706.tif 000007
【図４】
2011184706.tif 000008
【図５】
2011184706.tif 000009
【図６】
2011184706.tif 000010
【図７】
2011184706.tif 000011
【図８】
2011184706.tif 000012
【図９】
2011184706.tif 000013
【図１０】
2011184706.tif 000014
【図１１】
2011184706.tif 000015