(57)【要約】【課題】高輝度被写体があった場合の画質劣化を防ぐことが可能な固体撮像素子を提供する。【解決手段】出力部５５は、転送路１の電荷転送方向下流側の隣に設けられたフローティングディフュージョンＦＤと、ＦＤに蓄積された電荷に応じた信号を出力するソースフォロアアンプＳＦＡと、ＦＤと転送路１との間に設けられた転送ゲート領域７とを含む。転送路１は、その端部において列方向Ｙの幅が電荷転送方向に向かうほど狭くなっている。転送路１の側方にはドレイン領域５が形成されている。転送路１の幅の狭くなっている部分にある少なくとも最終転送段４には、ドレイン領域５と転送路１との間にポテンシャル障壁を形成するバリア領域６が接して形成されている。このバリア領域６の形成するポテンシャル障壁の最終転送段４に対する高さは、転送ゲート領域７によって形成されるポテンシャル障壁の最終転送段４に対する高さよりも低い。【選択図】図２
2011211120.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内に形成された複数の光電変換素子と、前記各光電変換素子で発生し蓄積された電荷を転送する電荷転送路と、前記電荷転送路を転送されてきた電荷に応じた信号を出力する出力部とを有する固体撮像素子であって、
前記出力部は、前記電荷転送路の電荷転送方向下流側隣に設けられた転送ゲート領域と、前記転送ゲート領域の隣に設けられた電荷蓄積部と、前記電荷蓄積部に蓄積された電荷に応じた信号を出力する出力回路とを含み、
前記電荷転送路の電荷転送方向下流側の端部は、前記電荷転送方向に直交する方向の幅が前記電荷転送方向に向かうほど狭くなっており、
前記電荷転送路の側方に形成されたドレイン領域と、
前記幅の狭くなっている部分にある少なくとも最終転送段に接して設けられ、前記ドレイン領域と前記電荷転送路との間にポテンシャル障壁を形成するバリア領域とを備え、
前記バリア領域の形成するポテンシャル障壁の電荷蓄積状態における前記最終転送段に対する高さが、前記転送ゲート領域によって形成されるポテンシャル障壁の電荷蓄積状態における前記最終転送段に対する高さよりも低い固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記ドレイン領域が、前記出力回路のトランジスタのドレイン電源用の電源端子に接続されている固体撮像素子。
【請求項３】
請求項２記載の固体撮像素子であって、
前記ドレイン領域が、前記電荷蓄積部の電荷をリセットするリセットトランジスタのドレイン電源用の電源端子に接続されている固体撮像素子。
【請求項４】
請求項２又は３記載の固体撮像素子であって、
入力端子に供給される第一の電圧から当該電圧とはレベルの異なる第二の電圧を生成して出力する回路を備え、
前記電源端子に前記入力端子が接続され、前記回路の出力端子に前記ドレイン領域が接続されている固体撮像素子。
【請求項５】
請求項１〜４のいずれか１項記載の固体撮像素子であって、
前記幅の狭くなっている部分には、前記最終転送段以外に転送段が少なくとも１つあり、
前記バリア領域が、前記最終転送段とその隣の前記転送段とに接して設けられている固体撮像素子。
【請求項６】
請求項１〜５のいずれか１項記載の固体撮像素子であって、
前記バリア領域が、前記幅の狭くなっている部分の前記電荷転送方向に直交する方向の両端部に接して設けられている固体撮像素子。
【請求項７】
請求項１〜６のいずれか１項記載の固体撮像素子を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及び撮像装置に関する。
【背景技術】
【０００２】
図１０は、従来のＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型の固体撮像素子の出力部付近の拡大図である。
【０００３】
半導体基板内には、水平電荷転送路１０１と、フローティングディフュージョンＦＤとが形成されている。水平電荷転送路１０１は、その電荷転送方向下流側の端部（終端）において、電荷転送方向に直交する方向の幅が電荷転送方向に向かうほど狭くなっている。フローティングディフュージョンＦＤは、この幅が狭められた水平電荷転送路１０１の終端の隣に設けられている。
【０００４】
水平電荷転送路１０１上方には、サブ電極１０２とサブ電極１０３をペアとする転送電極１０５が複数、電荷転送方向に沿って配列されている。
【０００５】
フローティングディフュージョンＦＤと水平電荷転送路１０１との間の半導体基板上方には、出力ゲート電極ＯＧが設けられている。
【０００６】
図１０では、複数の転送電極１０５のうち、水平電荷転送路１０１の電荷転送方向の最も下流側にある転送電極１０５と重なる水平電荷転送路１０１の領域が最終転送段１０４となる。最終転送段１０４は、水平電荷転送路１０１の幅の狭くなった部分に形成されている。
【０００７】
図１１は、図１０に示したＢ−Ｂ’線断面における半導体基板内のポテンシャルを示した図である。図１１は、最終転送段１０４に電子を蓄積させた状態を示している。
【０００８】
図示しない垂直電荷転送路から水平電荷転送路１０１に転送された電子は、最終転送段１０４まで転送されてくる。最終転送段１０４はその幅が狭くなっているため、転送されてくる電子量が強い光によって多くなる場合には、この電子の一部が、図１１の矢印で示したようにフローティングディフュージョンＦＤに漏れる。この結果、フローティングディフュージョンＦＤをリセットした後、最終転送段１０４の電子をフローティングディフュージョンＦＤに転送する前に、フローティングディフュージョンＦＤには、最終転送段１０４から漏れ出した電子が蓄積されることになり、固体撮像素子から出力される信号波形のフィードスルーレベルが沈んでしまう。
【０００９】
固体撮像素子を搭載する撮像装置では、最終転送段１０４の電荷をフローティングディフュージョンＦＤに転送した後の信号出力レベルから上記フィードスルーレベルを減算することで、被写体光に応じた撮像信号を得ている。このため、上記フィードスルーレベルが沈んでしまうと、撮像信号のレベルも沈んでしまう。この結果、図１２に示すように、高輝度被写体Ｈの周囲１２０が、本来は白飛びするべきところ黒沈みしてしまい、不自然な画像になってしまう。
【００１０】
このような現象は、これまではあまり問題になっていなかった。しかし、近年の固体撮像素子は、微細化により、フォトダイオードやＣＣＤで発生するノイズ電荷（スミア電荷）が増加してきており、高輝度被写体があったときに、最終転送段１０４からフローティングディフュージョンＦＤに漏れ出す電荷量は多くなっている。このため、上述した黒沈みが目立つようになってきており、画質改善が望まれていた。
【００１１】
特許文献１には、画素列の両側方にそれぞれ電荷転送路を設け、片方の電荷転送路の最終転送段の隣に、この最終転送段に転送された電荷をドレインに排出する電荷排出ゲート部を設けた固体撮像素子が開示されている。この固体撮像素子は、低解像度モード時においては、２つの電荷転送路のうちの片方で転送した電荷に応じた信号のみを用い、もう片方の電荷転送路に読み出した電荷は上記ドレインに排出することで、画質劣化を防ぎながら高速駆動を実現するものである。
【００１２】
しかし、特許文献１記載の固体撮像素子は、低解像モード時に不要な電荷を全てドレインに排出することを目的とするものであって、上述した黒沈みの発生防止を目的としたものではない。そもそも、この固体撮像素子は、最終転送段の電荷蓄積容量が、その他の転送段の電荷蓄積容量よりも大きくなっており、上述したような黒沈みが発生するような構成になっていない。
【００１３】
また、特許文献２には、画素列の両側方にそれぞれ電荷転送路を設け、片方の電荷転送路の転送段の隣に、この転送段に転送された電荷を排出するオーバーフロードレインを設けた固体撮像素子が開示されている。この固体撮像素子は、片方の電荷転送路の電荷取扱量をオーバーフロードレインによって制限することで、ダイナミックレンジの拡大を実現するものである。
【００１４】
しかし、特許文献２記載の固体撮像素子は、ダイナミックレンジの拡大を目的とするものであって、上述した黒沈みの発生防止を目的としたものではない。また、この固体撮像素子も、最終転送段の電荷蓄積容量が、その他の転送段の電荷蓄積容量より大きくなっており、上述したような黒沈みが発生するような構成になっていない。
【００１５】
なお、図１０に示した固体撮像素子において、水平電荷転送路１０１の終端の幅を狭めない構成にすれば、最終転送段１０４の蓄積容量が増えるため、フローティングディフュージョンＦＤへの電荷漏れを低減することはできる。しかし、このようにすると、電荷転送速度が低下し、フレームレートを向上させることができなくなる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００５−２１７２４２号公報
【特許文献２】特開２００２−３４３９５４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明は、上記事情に鑑みてなされたものであり、フレームレートの低下を防ぎながら、高輝度被写体があった場合の画質劣化を防ぐことが可能な固体撮像素子及びこれを備える撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の固体撮像素子は、半導体基板内に形成された複数の光電変換素子と、前記各光電変換素子で発生し蓄積された電荷を転送する電荷転送路と、前記電荷転送路を転送されてきた電荷に応じた信号を出力する出力部とを有する固体撮像素子であって、前記出力部は、前記電荷転送路の電荷転送方向下流側隣に設けられた転送ゲート領域と、前記転送ゲート領域の隣に設けられた電荷蓄積部と、前記電荷蓄積部に蓄積された電荷に応じた信号を出力する出力回路とを含み、前記電荷転送路の電荷転送方向下流側の端部は、前記電荷転送方向に直交する方向の幅が前記電荷転送方向に向かうほど狭くなっており、前記電荷転送路の側方に形成されたドレイン領域と、前記幅の狭くなっている部分にある少なくとも最終転送段に接して設けられ、前記ドレイン領域と前記電荷転送路との間にポテンシャル障壁を形成するバリア領域とを備え、前記バリア領域の形成するポテンシャル障壁の電荷蓄積状態における前記最終転送段に対する高さが、前記転送ゲート領域によって形成されるポテンシャル障壁の電荷蓄積状態における前記最終転送段に対する高さよりも低いものである。
【００１９】
本発明の撮像装置は、前記固体撮像素子を備えるものである。
【発明の効果】
【００２０】
本発明によれば、フレームレートの低下を防ぎながら、高輝度被写体があった場合の画質劣化を防ぐことが可能な固体撮像素子及びこれを備える撮像装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態を説明するための固体撮像素子の概略構成を示す平面模式図
【図２】図１に示した固体撮像素子における出力部５５近傍を拡大した図
【図３】図２に示すＡ−Ａ’線断面における半導体基板内のポテンシャルを示した図
【図４】高輝度被写体があったときの固体撮像素子５０の出力信号波形を示した図
【図５】図１に示した固体撮像素子５０の第一の変形例を示す図
【図６】図１に示した固体撮像素子５０の第二の変形例を示す図
【図７】図１に示した固体撮像素子５０の第三の変形例を示す図
【図８】図１に示した固体撮像素子５０の第三の変形例の固体撮像素子に搭載する回路の一例を示す図
【図９】図８に示す回路の抵抗値Ｒｖとバリア領域６及びドレイン領域５のポテンシャルとの関係を示した図
【図１０】従来のＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型の固体撮像素子の出力部付近の拡大図
【図１１】図１０に示したＢ−Ｂ’線断面における半導体基板内のポテンシャルを示した図
【図１２】従来の固体撮像素子で高輝度被写体撮像時に発生する黒沈みを示した図
【発明を実施するための形態】
【００２２】
以下、本発明の一実施形態である固体撮像素子について図面を参照して説明する。この固体撮像素子は、デジタルカメラ及びデジタルビデオカメラ等の撮像装置、電子内視鏡及びカメラ付携帯電話機等に搭載される撮像モジュールに用いられる。
【００２３】
図１は、本発明の一実施形態を説明するための固体撮像素子の概略構成を示す平面模式図である。
【００２４】
図１に示す固体撮像素子５０は、半導体基板上の行方向Ｘとこれに交差（図の例では直交）する列方向Ｙに二次元状（図の例では正方格子状）に配列された複数の光電変換素子５１と、複数の垂直電荷転送部５３と、水平電荷転送部５４と、出力部５５とを備える。
【００２５】
垂直電荷転送部５３は、各光電変換素子５１で発生した電荷を列方向Ｙに転送するものであり、ＣＣＤで構成されている。垂直電荷転送部５３は、列方向Ｙに並ぶ複数の光電変換素子５１からなる各光電変換素子列に対応して１つずつ設けられている。光電変換素子列の各光電変換素子５１で発生し蓄積された電荷は、この各光電変換素子５１に対応する垂直電荷転送部５３に読み出されて、列方向Ｙに転送される。
【００２６】
水平電荷転送部５４は、複数の垂直電荷転送部５３を転送されてきた電荷を、行方向Ｘに転送するものであり、ＣＣＤで構成されている。以下では、水平電荷転送部５４の行方向Ｘの端部のうち、電荷が転送される方向側の端部（図中の左端）を電荷転送方向下流側の端部という。
【００２７】
出力部５５は、水平電荷転送部５４を転送されてきた電荷を、その電荷量に応じた電圧信号に変換して固体撮像素子５０外部に出力する。
【００２８】
図２は、図１に示した固体撮像素子における出力部５５近傍を拡大した図である。以下では、固体撮像素子５０が、光電変換素子５１に蓄積された電子に応じた信号を外部に出力するものとして説明する。
【００２９】
水平電荷転送部５４は、行方向Ｘに電荷を転送する水平電荷転送路１と複数の転送電極８とを備える。
【００３０】
水平電荷転送路１は、半導体基板（ｎ型シリコン基板）表面のｐウェル層内に形成されたｎ型不純物層で構成されている。水平電荷転送路１は、電荷転送方向下流側の端部において、電荷転送方向に直交する方向（列方向Ｙ）の幅が電荷転送方向に向かうほど狭くなっている。
【００３１】
転送電極８は、半導体基板上方に設けられた電極であり、水平電荷転送路１の上方で行方向Ｘに複数個配列されている。
【００３２】
転送電極８は、サブ電極２とサブ電極３とで構成されている。サブ電極３は、平面視においてサブ電極２と一部が重なるように、サブ電極２の左隣に配置されている。また、サブ電極３はサブ電極２よりも上に形成されている。また、サブ電極２とサブ電極３は互いに結線されている。
【００３３】
サブ電極２下方の水平電荷転送路１のポテンシャルは、サブ電極３下方の水平電荷転送路１のポテンシャルよりも浅い位置に形成されている。つまり、転送電極８下方の水平電荷転送路１のポテンシャルは、電荷転送方向に向かって階段状になるように、サブ電極２とサブ電極３のそれぞれの下方の不純物濃度が調整されている。
【００３４】
複数の転送電極８のうち、水平電荷転送路１の端部側から数えて奇数番目にある転送電極８と偶数番目にある転送電極８とは、それぞれ独立に転送パルスが印加できるように配線がなされている。水平電荷転送部５４では、奇数番目にある転送電極８にローレベルの転送パルスを印加し、偶数番目にある転送電極８にハイレベルの転送パルスを印加する状態と、奇数番目にある転送電極８にハイレベルの転送パルスを印加し、偶数番目にある転送電極８にローレベルの転送パルスを印加する状態とを交互に繰り替えすことにより、電荷を行方向Ｘに転送できるようになっている。なお、ここでは水平電荷転送部５４が２相駆動されるものとしたが、これに限定されない。
【００３５】
以下では、各転送電極８と重なる水平電荷転送路１の領域のことを転送段という。各転送段は、電荷蓄積状態（転送電極８にハイレベルの転送パルスを印加している状態）において、サブ電極３下方の領域に電荷が蓄積されるため、この領域を電荷蓄積領域という。また、複数の転送段のうち、水平電荷転送路１の電荷転送方向の最も下流側にある転送段のことを最終転送段と言う。図２では、最終転送段に符号４を付してある。図２の例では、水平電荷転送路１の端部の幅が狭くなった部分に、最終転送段４とその隣の転送段とが形成されている。
【００３６】
出力部５５は、フローティングディフュージョンＦＤと、転送ゲート領域７と、出力ゲート電極ＯＧと、ソースフォロアアンプＳＦＡと、リセットトランジスタＲＴとを備える。
【００３７】
フローティングディフュージョンＦＤは、水平電荷転送路１の最終転送段４から転送されてくる電荷を蓄積する電荷蓄積部として機能する。フローティングディフュージョンＦＤは、半導体基板内において、水平電荷転送路１の端部の隣に少し離間して形成されている。
【００３８】
転送ゲート領域７は、最終転送段４の電荷蓄積領域とフローティングディフュージョンＦＤとの間にポテンシャル障壁を形成するものであり、半導体基板内のフローティングディフュージョンＦＤと水平電荷転送路１との間に形成された不純物層で構成されている。
【００３９】
出力ゲート電極ＯＧは、半導体基板上方に設けられた電極であり、転送ゲート領域７の上方に形成されている。この出力ゲート電極ＯＧには、転送ゲート領域７にポテンシャル障壁を形成する固定電圧が印加される。
【００４０】
ソースフォロアアンプＳＦＡは、フローティングディフュージョンＦＤに蓄積された電荷を、その電荷量に応じた電圧信号に変換して出力する出力回路であり、ＭＯＳトランジスタで構成されている。
【００４１】
図２には、ソースフォロアアンプＳＦＡを構成するＭＯＳトランジスタのうちの初段ＭＯＳトランジスタのみを図示している。
【００４２】
初段ＭＯＳトランジスタは、ゲート電極Ｇと、ドレイン領域Ｄと、ソース領域Ｓとを備える。
【００４３】
ソース領域Ｓとドレイン領域Ｄは、半導体基板内において離間して形成されている。ドレイン領域Ｄには、コンタクト部Ｄａを介して図示しない電源端子が接続されている。
【００４４】
ゲート電極Ｇは、ソース領域Ｓとドレイン領域Ｄの間の半導体基板上方に設けられており、コンタクト部Ｇａを介してフローティングディフュージョンＦＤと電気的に接続されている。
【００４５】
リセットトランジスタＲＴは、フローティングディフュージョンＦＤの側方に設けられたドレイン領域ＲＤと、フローティングディフュージョンＦＤとドレイン領域ＲＤとの間の半導体基板上方に設けられたリセットゲート電極ＲＧとで構成されている。
【００４６】
この固体撮像素子５０は、最終転送段４に転送されてくる電荷量が、高輝度被写体等によって最終転送段４の蓄積容量を超えてしまう場合に、蓄積容量を超えた電荷がフローティングディフュージョンＦＤに移動しないよう、ドレイン領域５とバリア領域６とを半導体基板内に有している。
【００４７】
ドレイン領域５は、半導体基板内において、水平電荷転送路１の幅の狭くなっている部分から少し離間してその側方に設けられた不純物層で構成されている。図２の例では、水平電荷転送路１の幅の狭くなっている部分の列方向Ｙの端部のうち、光電変換素子５１が配置される側とは反対側の側方に、水平電荷転送路１の幅の狭くなっている部分に沿ってドレイン領域５が形成されている。
【００４８】
バリア領域６は、半導体基板内において、水平電荷転送路１の幅の狭くなっている部分にある転送段のうちの最終転送段４に接して設けられた不純物層で構成されている。図２の例では、水平電荷転送路１の幅の狭くなっている部分にある最終転送段４の列方向Ｙの端部のうち、光電変換素子５１が配置される側とは反対側に隣接して、バリア領域６が形成されている。
【００４９】
図３は、図２に示すＡ−Ａ’線断面における半導体基板内のポテンシャルを示した図である。図３では、最終転送段４に電子を蓄積させた状態を示している。
【００５０】
図３において、“ＦＤ”で示す範囲は、フローティングディフュージョンＦＤのポテンシャルを示す。“７”で示す範囲は、転送ゲート領域７のポテンシャルを示す。“４”で示す範囲は、最終転送段４の電荷蓄積領域のポテンシャルを示す。“６”で示す範囲は、バリア領域６のポテンシャルを示す。“５”で示す範囲は、ドレイン領域５のポテンシャルを示す。
【００５１】
図３に示すように、最終転送段４が電荷蓄積状態にあるときには、転送ゲート領域７が形成するポテンシャル障壁の最終転送段４（電荷蓄積領域のポテンシャルの底部）に対する高さ３０が、バリア領域６が形成するポテンシャル障壁の最終転送段４に対する高さ３１よりも高くなる。このため、最終転送段４に蓄積しきれずに溢れてしまった電子は、バリア領域６を超えてドレイン領域５へと排出され、ここから半導体基板に排出される。したがって、フローティングディフュージョンＦＤに電子が漏れるのを防ぐことができる。
【００５２】
このように、固体撮像素子５０によれば、ドレイン領域５とバリア領域６を備えているため、水平電荷転送路１の各転送段に蓄積される電荷量が高輝度被写体によって多くなる場合でも、最終転送段４からフローティングディフュージョンＦＤへの電荷漏れを防ぐことができる。この結果、固体撮像素子５０から出力される信号のフィードスルーレベルの沈み込みを防ぐことができ、画質劣化を防止することができる。
【００５３】
図４は、高輝度被写体があったときの固体撮像素子５０の出力信号波形を示した図である。図４において、“Ｒ”はリセットレベルを示し、“Ｆ”はフィードスルーレベルを示し、“Ｄ”はデータレベルを示す。また、破線で示した部分は、固体撮像素子５０においてドレイン領域５とバリア領域６を設けない場合の信号波形を示す。
【００５４】
固体撮像素子５０の出力信号は、フローティングディフュージョンＦＤをリセットした後にリセットレベルＲとなり、その後、フィードスルーレベルＦに安定する。その後、最終転送段４からフローティングディフュージョンＦＤに電荷が転送されると、その電荷量に応じてデータレベルＤまで出力が変化する。
【００５５】
固体撮像素子５０では、ドレイン領域５とバリア領域６を設けたことで、図４中の実線波形で示したように、高輝度被写体があっても、フィードスルーレベルＦの沈みこみが防止される（破線部分は、ドレイン領域５とバリア領域６を設けない場合の出力波形を示す）。
【００５６】
図４において、“ｂ”は、ドレイン領域５とバリア領域６を設けない場合の撮像信号のレベルを示し、“ａ”は、ドレイン領域５とバリア領域６を設けた場合の撮像信号のレベルを示す。このように、固体撮像素子５０によれば、ドレイン領域５とバリア領域６により、撮像信号のレベルが低下するのを防ぐことができ、高輝度被写体があった場合の画質劣化を防ぐことができる。
【００５７】
次に、固体撮像素子５０の変形例について説明する。
【００５８】
（第一の変形例）
図５は、図１に示した固体撮像素子５０の第一の変形例を示す図であり、図２に対応する図である。図５に示した固体撮像素子は、バリア領域５とドレイン領域６の形成範囲を広げた点を除いては、図２に示した固体撮像素子と同じ構成である。
【００５９】
図５に示すバリア領域６は、水平電荷転送路１の幅の狭くなっている部分にある転送段のうちの最終転送段４とその隣の転送段に接するように形成されている。またドレイン領域５は、バリア領域６が伸びた分、その伸びた方向に伸びた構成になっている。
【００６０】
このように、バリア領域６を最終転送段４の隣の転送段にも隣接して形成することで、最終転送段４の手前の転送段においても、そこから溢れた電荷をドレイン領域６に排出することができる。このため、最終転送段４に転送される電荷量を減少させることができ、フローティングディフュージョンＦＤへの電荷漏れをより強く防止することができる。
【００６１】
（第二の変形例）
図６は、図１に示した固体撮像素子５０の第二の変形例を示す図であり、図２に対応する図である。図６に示した固体撮像素子は、バリア領域５とドレイン領域６のペアを２つ設けた点を除いては、図２に示した固体撮像素子と同じ構成である。
【００６２】
図６に示す固体撮像素子では、半導体基板内において、水平電荷転送路１の幅の狭くなっている部分の列方向Ｙの端部のうち両方の端部の側方に、当該幅の狭くなっている部分に沿ってドレイン領域５が形成されている。
【００６３】
また、図６に示す固体撮像素子では、半導体基板内において、水平電荷転送路１の幅の狭くなっている部分の最終転送段４の列方向Ｙの端部のうちの両方に隣接して、バリア領域６が形成されている。
【００６４】
このように、最終転送段４の列方向Ｙの両端にバリア領域６を隣接して設けることで、フローティングディフュージョンＦＤへの電荷漏れをより強く防止することができる。
【００６５】
なお、図６に示した構成において、各バリア領域６を最終転送段４の隣の転送段にも隣接するように伸ばし、それに合わせて各ドレイン領域５を伸ばす構成とすることで、電荷漏れ防止効果を更に高めることができる。
【００６６】
（第三の変形例）
図７は、図１に示した固体撮像素子５０の第三の変形例を示す図であり、図２に対応する図である。図７に示した固体撮像素子は、ドレイン領域６に電源端子を接続した点を除いては、図２に示した固体撮像素子と同じ構成である。
【００６７】
図７に示す固体撮像素子のコンタクト部Ｄａには、配線９が接続されている。この配線９には図示しないソースフォロアアンプ回路ＳＦＡのドレイン電源用の電源端子が接続されている。
【００６８】
図７に示す固体撮像素子のリセットドレインＲＤにはコンタクト部ＲＤａが接続されている。このコンタクト部ＲＤａには配線１０が接続され、この配線１０にはリセットドレイン電源用の電源端子が接続されている。
【００６９】
図７に示す固体撮像素子のドレイン領域５には、コンタクト部５ａを介して配線１１が接続されている。この配線１１には、上記ドレイン電源用の電源端子が接続されている。
【００７０】
このような構成により、ドレイン領域５に電圧を印加する構成であっても、電源端子の数を削減することができ、コスト削減が可能となる。
【００７１】
なお、配線１１には、上記ドレイン電源用の電源端子ではなく、上記リセットドレイン電源用の電源端子を接続してもよい。この場合でも、同様に電源端子数の削減が可能となる。
【００７２】
また、この構成は、図５及び図６に示した構成にも適用可能である。
【００７３】
また、この構成の場合、ＳＦＡのドレイン電源用の電源端子又はリセットドレイン電源用の電源端子に供給される電圧から当該電圧とは異なるレベルの電圧を生成する回路をドレイン領域５に接続しておくのが好ましい。
【００７４】
例えば、ドレイン領域５を、図８に示すような抵抗分圧回路を介して、ＳＦＡのドレイン電源用の電源端子又はリセットドレイン電源用の電源端子と接続する構成とする。
【００７５】
図８に示す抵抗分割回路は、抵抗値Ｒｖの抵抗８１と抵抗値Ｒの抵抗８２とを備える。
【００７６】
抵抗８１の一端は、この回路の入力端子Ｄ１となっている。入力端子Ｄ１は、ドレイン電源用の電源端子又はリセット電源用の電源端子と接続されている。
【００７７】
抵抗８１の他端には、抵抗８２の一端が接続されている。抵抗８２の他端は接地されている。
【００７８】
抵抗８１の他端と抵抗８２の一端にはこの回路の出力端子Ｄ２が接続され、この出力端子Ｄ２が配線１１及びコンタクト部５ａを介して、ドレイン領域５と接続されている。
【００７９】
この抵抗分割回路は、入力端子Ｄ１に供給される電圧から当該電圧と異なるレベルの電圧を生成して出力端子Ｄ２から出力するものである。出力端子Ｄ２から出力させる電圧レベルは、抵抗値Ｒｖを変えることで変更することができる。このため、固体撮像素子の製造時に抵抗値Ｒｖを適宜設定することで、バリア領域６が形成するポテンシャル障壁の高さを調整することができる。
【００８０】
図９は、図８に示す回路の抵抗値Ｒｖとバリア領域６及びドレイン領域５のポテンシャルとの関係を示した図であり、図３に対応する図である。
【００８１】
図９に示すように、抵抗値Ｒｖの値が大きくなると、出力端子Ｄ２から出力される電圧レベルはそれに応じて小さくなるため、ドレイン領域５のポテンシャルは浅い方向に変化する。ドレイン領域５のポテンシャルが浅い方向に変化すると、これに引きずられて、バリア領域６のポテンシャルも浅い方向に変化する。このように、図８に示す回路を設けた固体撮像素子によれば、抵抗値Ｒｖの値によってバリア領域６のポテンシャル障壁の高さを調整することができる。
【００８２】
抵抗値Ｒｖは、例えばブリーダ回路を用意し、コンタクトマスクを変更するだけで変えることができる。このため、図８に示す回路を設けた固体撮像素子によれば、バリア領域６のポテンシャル障壁の高さを容易に調整することができ、固体撮像素子の機種毎にポテンシャル障壁の高さを変えるような場合でも、製造コストの増大を防ぐことができる。
【００８３】
なお、図１に示した光電変換素子５１の配列はこれに限らず、公知の配列を採用することができる。また、図１に示した光電変換素子列と垂直電荷転送部５３をそれぞれ１つにしてラインセンサとしてもよい。
【００８４】
また、水平電荷転送路１の幅が狭まっている部分には、最終転送段４とその隣の１つの転送段とが存在しているが、ここには少なくとも最終転送段４が存在していればよい。また、最終転送段４以外に複数の転送段が存在していてもよい。
【００８５】
また、バリア領域６は、最終転送段４の全体に接していなくてもよく、最終転送段４の電荷蓄積領域の一部又は全部に接して設けておけばよい。最終転送段４の隣の転送段にまでバリア領域６を伸ばす場合も、当該隣の転送段のうち電荷蓄積領域の一部又は全部にまでバリア領域６が接するようにすればよい。サブ電極２下方の領域には電荷は蓄積されないため、この領域にバリア領域６が接していなくとも問題はない。
【００８６】
また、これまでの説明では、光電変換素子５１で発生した電子を信号に変換して読み出すことを前提にしたが、正孔を信号に変換して読み出す場合でも同様に適用できる。
【００８７】
以上説明したように、本明細書には次の事項が開示されている。
【００８８】
開示された固体撮像素子は、半導体基板内に形成された複数の光電変換素子と、前記各光電変換素子で発生し蓄積された電荷を転送する電荷転送路と、前記電荷転送路を転送されてきた電荷に応じた信号を出力する出力部とを有する固体撮像素子であって、前記出力部は、前記電荷転送路の電荷転送方向下流側隣に設けられた転送ゲート領域と、前記転送ゲート領域の隣に設けられた電荷蓄積部と、前記電荷蓄積部に蓄積された電荷に応じた信号を出力する出力回路とを含み、前記電荷転送路の電荷転送方向下流側の端部は、前記電荷転送方向に直交する方向の幅が前記電荷転送方向に向かうほど狭くなっており、前記電荷転送路の側方に形成されたドレイン領域と、前記幅の狭くなっている部分にある少なくとも最終転送段に接して設けられ、前記ドレイン領域と前記電荷転送路との間にポテンシャル障壁を形成するバリア領域とを備え、前記バリア領域の形成するポテンシャル障壁の電荷蓄積状態における前記最終転送段に対する高さが、前記転送ゲート領域によって形成されるポテンシャル障壁の電荷蓄積状態における前記最終転送段に対する高さよりも低いものである。
【００８９】
開示された固体撮像素子は、前記ドレイン領域が、前記出力回路のトランジスタのドレイン電源用の電源端子に接続されているものである。
【００９０】
開示された固体撮像素子は、前記ドレイン領域が、前記電荷蓄積部の電荷をリセットするリセットトランジスタのドレイン電源用の電源端子に接続されているものである。
【００９１】
開示された固体撮像素子は、入力端子に供給される第一の電圧から当該電圧とはレベルの異なる第二の電圧を生成して出力する回路を備え、前記電源端子に前記入力端子が接続され、前記回路の出力端子に前記ドレイン領域が接続されているものである。
【００９２】
開示された固体撮像素子は、前記幅の狭くなっている部分には、前記最終転送段以外に転送段が少なくとも１つあり、前記バリア領域が、前記最終転送段とその隣の前記転送段とに接して設けられているものである。
【００９３】
開示された固体撮像素子は、前記バリア領域が、前記幅の狭くなっている部分の前記電荷転送方向に直交する方向の両端部に接して設けられているものである。
【００９４】
開示された撮像装置は、前記固体撮像素子を備えるものである。
【符号の説明】
【００９５】
１  水平電荷転送路
４  最終転送段
５  ドレイン領域
６  バリア領域
７  転送ゲート領域
８  転送電極
５０  固体撮像素子
５４  水平電荷転送部
５５  出力部
ＦＤ  フローティングディフュージョン
ＯＧ  転送ゲート電極
【図１】
2011211120.tif 000003
【図２】
2011211120.tif 000004
【図３】
2011211120.tif 000005
【図４】
2011211120.tif 000006
【図５】
2011211120.tif 000007
【図６】
2011211120.tif 000008
【図７】
2011211120.tif 000009
【図８】
2011211120.tif 000010
【図９】
2011211120.tif 000011
【図１０】
2011211120.tif 000012
【図１１】
2011211120.tif 000013
【図１２】
2011211120.tif 000014