(57)【要約】【課題】第３電極への電圧印加のみで低抵抗状態と高抵抗状態のスイッチングが可能な半導体装置及びその製造方法を提供する。【解決手段】半導体装置は、抵抗変化素子１０を有している。抵抗変化素子１０は、金属イオンが伝導可能なイオン伝導層１４と、イオン伝導層１４と接する第１電極１２、第２電極１６および第３電極１７と、を備えている。第１電極１２と第２電極１６とは、電気化学反応に寄与しない不関電極であり、イオン伝導層１４を挟んで対向するように配置され、第１電極１２と第２電極１６間との距離がイオン伝導層１４の厚みと等しい。第３電極１７は酸化可能な金属を含む電極である。第１電極１２とイオン伝導層１４とが接する面積をＳ１、第２電極１６とイオン伝導層１４とが接する面積をＳ２、第３電極１７とイオン伝導層１４が接する面積をＳ３としたとき、Ｓ１＋Ｓ２＜Ｓ３である。【選択図】図１
2011211165.tif 000002
【特許請求の範囲】
【請求項１】
抵抗変化素子を有する半導体装置であって、
前記抵抗変化素子は、金属イオンが伝導可能なイオン伝導層と、該イオン伝導層と接する第１電極、第２電極および第３電極と、を備え、
前記第１電極と前記第２電極とは、電気化学反応に寄与しない不関電極であり、前記イオン伝導層を挟んで対向するように配置され、前記第１電極と前記第２電極間との距離が前記イオン伝導層の厚みと等しく、
前記第３電極は酸化可能な金属を含む電極であり、
前記第１電極と前記イオン伝導層とが接する面積をＳ１、前記第２電極と前記イオン伝導層とが接する面積をＳ２、前記第３電極と前記イオン伝導層が接する面積をＳ３としたとき、Ｓ１＋Ｓ２＜Ｓ３である、ことを特徴とする半導体装置。
【請求項２】
前記面積Ｓ１と前記面積Ｓ２とが、Ｓ１＜Ｓ２である、ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置であって、
前記多層配線層は、少なくとも、２つの配線と、プラグと、該プラグの下部および側部に配置されたバリア金属と、を備え、
前記抵抗変化素子は、金属イオンが伝導可能なイオン伝導層と、該イオン伝導層と接する第１電極、第２電極および第３電極と、を備え、
前記第１電極と前記第２電極とは、電気化学反応に寄与しない不関電極であり、前記イオン伝導層を挟んで対応するように配置され、前記第１電極と前記第２電極間との距離が前記イオン伝導層の厚みと等しく、
前記第３電極は酸化可能な金属を含む電極であり、
前記一方の配線が前記第３電極を兼ね、他方の配線が前記第１電極に接続され、前記バリア金属が前記第２電極を兼ねる、ことを特徴とする半導体装置。
【請求項４】
前記第１電極と前記イオン伝導層とが接する面積をＳ１、前記第２電極と前記イオン伝導層とが接する面積をＳ２、前記第３電極と前記イオン伝導層が接する面積をＳ３としたとき、Ｓ１＋Ｓ２＜Ｓ３である、ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記イオン伝導層は、ｐ型半導体の性質を示す混合イオン伝導体、または、ｎ型半導体の性質を有する混合イオン伝導体により形成され、
前記ｐ型半導体の性質を示す混合イオン伝導体を有する半導体装置と、前記ｎ型半導体の性質を有する混合イオン伝導体を有する半導体装置とが、それぞれ少なくとも１つ直列または並列に接続されている、ことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記ｐ型半導体の性質を示す混合イオン伝導体を有する半導体装置の第２電極と、前記ｎ型半導体の性質を有する混合イオン伝導体を有する半導体装置の第１電極とを接続して出力電極とし、前記２つの半導体装置の第３電極同士を接続して入力端子とした、ことを特徴とする請求項５に記載の半導体装置。
【請求項７】
基板上に電気化学反応に寄与しない不関電極からなる第１電極を形成する第１電極形成工程と、
前記第１電極上に、貫通部を有する第１層間絶縁膜を形成する第１層間絶縁膜形成工程と、
前記第１層間絶縁膜上およびその貫通部内に、金属イオンが伝導可能なイオン伝導層を形成するイオン伝導層形成工程と、
前記イオン伝導層上の一部に、貫通部を有する第２層間絶縁膜を形成する第２層間絶縁膜形成工程と、
前記第２層間絶縁膜上およびその貫通部内に、電気化学反応に寄与しない不関電極からなる第２電極を形成する第２電極形成工程と、
前記イオン伝導層上の一部に、酸化可能な金属を含む第３電極を形成する第３電極形成工程と、を備え、
前記第１電極形成工程および前記第２電極形成工程では、前記第１電極と前記第２電極間とが前記イオン伝導層を挟んで対向するように形成するとともに、前記第１電極と前記第２電極間との距離が前記イオン伝導層の厚みと等しくなるように形成し、
前記第１電極と前記イオン伝導層とが接する面積をＳ１、前記第２電極と前記イオン伝導層とが接する面積をＳ２、前記第３電極と前記イオン伝導層が接する面積をＳ３としたとき、Ｓ１＋Ｓ２＜Ｓ３となるように形成する、ことを特徴とする半導体装置の製造方法。
【請求項８】
前記面積Ｓ１と前記面積Ｓ２とが、Ｓ１＜Ｓ２となるように形成する、ことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、
半導体基板上に第１層間絶縁膜を形成する第１層間絶縁膜形成工程と、
前記第１層間絶縁膜上に、少なくとも２つの貫通部を有する第１バリア絶縁膜を形成する第１バリア絶縁膜形成工程と、
前記第１バリア絶縁膜上であって、前記第１バリア絶縁膜の少なくとも２つの貫通部にそれぞれ対応する位置に貫通部を有する第２層間絶縁膜を形成する第２層間絶縁膜形成工程と、
前記第１バリア絶縁膜上の貫通部および前記第２層間絶縁膜の貫通部の底面および側面に少なくとも２つのバリアメタルを形成する第１のバリアメタル形成工程と、
前記２つのバリアメタル内のそれぞれに第１配線を形成する第１配線形成工程と、
前記第２層間絶縁膜および前記第１配線上であって、前記第１配線のそれぞれを露出する貫通部を有する第２バリア絶縁膜を形成する第２バリア絶縁膜形成工程と、
前記第２バリア絶縁膜の一つの貫通部内に、電気化学反応に寄与しない不関電極からなる第１電極を形成する第１電極形成工程と、
前記第２バリア絶縁膜および前記第２バリア絶縁膜の他の一つの貫通部によって露出された第１配線上に、金属イオンが伝導可能なイオン伝導層を形成するイオン伝導層形成工程と、
前記イオン伝導層上に、前記第１電極と対向する位置に貫通部を有する保護膜を形成する保護膜形成工程と、
前記保護膜の貫通部の底面および側面にバリアメタルを形成する第２バリアメタル形成工程と、
前記第２のバリアメタル形成工程により形成されたバリアメタルの内にプラグを形成するプラグ形成工程と、
前記第２のバリアメタル形成工程により形成されたバリアメタルの内であって、前記プラグ上に第２配線を形成する第２配線形成工程と、
を備え、
前記第１配線形成工程では、１つのバリアメタル内に酸化可能な金属を埋設して当該第１配線が第３電極を兼ね、
前記第２バリアメタル形成工程では、前記保護膜の貫通部の底面および側面に形成するバリアメタルに、電気化学反応に寄与しない不関電極を用いることにより、当該バリアメタルが第２電極を兼ねる、ことを特徴とする半導体装置の製造方法。
【請求項１０】
前記第１電極と前記イオン伝導層とが接する面積をＳ１、前記第２電極と前記イオン伝導層とが接する面積をＳ２、前記第３電極と前記イオン伝導層が接する面積をＳ３としたとき、Ｓ１＋Ｓ２＜Ｓ３となるように形成する、ことを特徴とする請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、多層配線層の内部に抵抗変化型不揮発素子（以下、「抵抗変化素子」）を有するプログラマブルロジックデバイスまたは不揮発性メモリデバイスを搭載した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
電圧を印加することにより、抵抗が高いオフ状態と抵抗が低いオン状態とをスイッチングする抵抗変化素子は、半導体装置の中で、不揮発性メモリまたは不揮発性スイッチとして用いることができる。不揮発性メモリは、広く用いられているフラッシュメモリに比べて、低電圧で動作が可能であること、及び、情報を読み出す速度をより高速にできるという利点がある。また、不揮発性スイッチは、プログラマブルロジックデバイスに用いられているスイッチに用いることで、素子寸法を大幅に小面積化し、さらに消費電力・動作速度の改善することが期待されている。このような抵抗変化素子は、その端子の数によって、図１０に示す２端子型抵抗変化素子２００と、図１１に示す３端子型抵抗変化素子３００に分けることができる。
【０００３】
２端子型抵抗変化素子２００は、その両端に電圧を印加することでその抵抗を変化させることのできる素子であり、非特許文献１に開示されている。例えば、２端子型抵抗変化素子２００は、図１０に示すように、第１電極２０１と、第２電極２０２と、これら２つの電極で挟まれた抵抗変化層２０３とから構成されている。第１電極２０１は酸化還元反応等の電気化学反応に関与しない電極（不関電極）である。第２電極２０２は電圧を印加することで容易に酸化されて金属イオンをイオン伝導層に供給する酸化可能電極である。抵抗変化層２０３は、金属イオンが伝導可能なイオン伝導層である。
【０００４】
このような２端子型抵抗変化素子２００をオフ状態からオン状態へ遷移させるには、第２電極２０２を接地して、第１電極２０１に負電圧を印加する。このとき、第２電極２０２の金属の一部が電気化学反応（酸化反応）によって金属イオン（ここでは銅イオン）に変わり、イオン伝導層２０３に溶解する。そして、図１０（ｂ）に示すように、イオン伝導層２０３中の金属イオンが第１電極２０１とイオン伝導層２０３の界面で金属となって析出（還元）して析出銅２０４を形成し、さらに、図１０（ｃ）に示すように、第１電極２０１と第２電極２０２とを接続する金属架橋２０５が形成される。第１電極２０１と第２電極２０２とが金属架橋を介して電気的に接続されることで、スイッチが低抵抗（オン）状態になる。一方、オン状態から高抵抗（オフ）の状態へ遷移させるには、第２電極２０２を接地して、第１電極２０１に正電圧を印加する。この電圧の印加で、金属架橋の一部が切断されてオフの状態へ遷移する。特許文献１によると、金属イオンに銅イオンが用いられ、その供給源となる第２電極２０２に銅、イオン伝導層２０３に酸化タンタル等の金属酸化物、さらに、反応に寄与しにくい第１電極２０１に白金が用いられる。
【０００５】
一方、特許文献２および非特許文献２には、第１電極と第２電極との間のイオン伝導層において、第３電極への電圧の印加により金属架橋を形成・切断する方法が開示されている。本技術によれば、抵抗変化素子においてオン・オフ間のスイッチングの際に必要であった電流を大幅に低減することが可能になる。３端子型は、２端子間の抵抗をもう一つの電極（第３電極）への電圧によって変化させることのできる素子である。制御端子である第３電極が２端子間の電流経路から独立しているので、抵抗変化時に発生する余分な電流が小さいことが特徴である。
【０００６】
非特許文献２によれば、３端子型抵抗変化素子３００は、銅を材料とした第３電極３０３・第１電極３０１上に硫化銅が堆積され、第１電極３０１上にプラチナ電極を材料とした第２電極３０２が配置されている。第３電極３０３に正の電圧を印加し、銅イオンを硫化銅に供給・析出させて第１電極３０１および第２電極３０２に銅架橋が形成され、逆に負の電圧印加で、銅架橋が溶解する。オン・オフに必要なイオン電流はわずかであり、スイッチング時に第３電極３０３に流れるわずかなイオン電流とリーク電流とが流れる程度である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３１０３８８号公報
【特許文献２】特開２００６−３３９６６７号公報
【非特許文献】
【０００８】
【非特許文献１】ジャーナル・オブ・ソリッド・ステート・サーキッツ、４０巻、１号、１６８頁〜１７６頁、２００５年
【非特許文献２】ＩＥＥＥ、テクニカルダイジェスト・オブ・ＩＥＤＭ、４８９頁〜４９２頁、２００５年
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、非特許文献２の３端子型抵抗変化素子では、第３電極３０３への電圧制御（ゲート動作）のみで第１電極３０１および第２電極３０２間を低抵抗(オン)状態にすることができなかった。このため、ゲート動作前に、銅架橋を第１電極３０１および第２電極３０２間に印加して形成する必要があった。ここで、最初のスイッチング時に両電極間に予め銅架橋を形成・切断して接近させておくことで、第３電極３０３によるゲート動作が可能となっていた。また、最初に架橋を形成するために第２電極３０２は銅を材料とする必要があった。
さらに、これらの特許文献および非特許文献には、半導体集積回路の銅配線中に３端子型抵抗変化素子素子を集積化するための適切な構造はこれまで開示されていない。
【００１０】
本発明は、上記問題に鑑みてなされたものであり、第３電極（ゲート電極）への電圧印加のみで低抵抗状態と高抵抗状態のスイッチングが可能な半導体装置及びその製造方法を提供することを目的とする。
また、本発明は、半導体集積回路の銅配線層に３端子型抵抗変化素子を集積化することができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明の第１の観点にかかる半導体装置は、
抵抗変化素子を有する半導体装置であって、
前記抵抗変化素子は、金属イオンが伝導可能なイオン伝導層と、該イオン伝導層と接する第１電極、第２電極および第３電極と、を備え、
前記第１電極と前記第２電極とは、電気化学反応に寄与しない不関電極であり、前記イオン伝導層を挟んで対向するように配置され、前記第１電極と前記第２電極間との距離が前記イオン伝導層の厚みと等しく、
前記第３電極は酸化可能な金属を含む電極であり、
前記第１電極と前記イオン伝導層とが接する面積をＳ１、前記第２電極と前記イオン伝導層とが接する面積をＳ２、前記第３電極と前記イオン伝導層が接する面積をＳ３としたとき、Ｓ１＋Ｓ２＜Ｓ３である、ことを特徴とする。
【００１２】
本発明の第２の観点にかかる半導体装置は、
半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置であって、
前記多層配線層は、少なくとも、２つの配線と、プラグと、該プラグの下部および側部に配置されたバリア金属と、を備え、
前記抵抗変化素子は、金属イオンが伝導可能なイオン伝導層と、該イオン伝導層と接する第１電極、第２電極および第３電極と、を備え、
前記第１電極と前記第２電極とは、電気化学反応に寄与しない不関電極であり、前記イオン伝導層を挟んで対応するように配置され、前記第１電極と前記第２電極間との距離が前記イオン伝導層の厚みと等しく、
前記第３電極は酸化可能な金属を含む電極であり、
前記一方の配線が前記第３電極を兼ね、他方の配線が前記第１電極に接続され、前記バリア金属が前記第２電極を兼ねる、ことを特徴とする。
【００１３】
本発明の第３の観点にかかる半導体装置の製造方法は、
基板上に電気化学反応に寄与しない不関電極からなる第１電極を形成する第１電極形成工程と、
前記第１電極上に、貫通部を有する第１層間絶縁膜を形成する第１層間絶縁膜形成工程と、
前記第１層間絶縁膜上およびその貫通部内に、金属イオンが伝導可能なイオン伝導層を形成するイオン伝導層形成工程と、
前記イオン伝導層上の一部に、貫通部を有する第２層間絶縁膜を形成する第２層間絶縁膜形成工程と、
前記第２層間絶縁膜上およびその貫通部内に、電気化学反応に寄与しない不関電極からなる第２電極を形成する第２電極形成工程と、
前記イオン伝導層上の一部に、酸化可能な金属を含む第３電極を形成する第３電極形成工程と、を備え、
前記第１電極形成工程および前記第２電極形成工程では、前記第１電極と前記第２電極間とが前記イオン伝導層を挟んで対向するように形成するとともに、前記第１電極と前記第２電極間との距離が前記イオン伝導層の厚みと等しくなるように形成し、
前記第１電極と前記イオン伝導層とが接する面積をＳ１、前記第２電極と前記イオン伝導層とが接する面積をＳ２、前記第３電極と前記イオン伝導層が接する面積をＳ３としたとき、Ｓ１＋Ｓ２＜Ｓ３となるように形成する、ことを特徴とする。
【００１４】
本発明の第４の観点にかかる半導体装置の製造方法は、
半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、
半導体基板上に第１層間絶縁膜を形成する第１層間絶縁膜形成工程と、
前記第１層間絶縁膜上に、少なくとも２つの貫通部を有する第１バリア絶縁膜を形成する第１バリア絶縁膜形成工程と、
前記第１バリア絶縁膜上であって、前記第１バリア絶縁膜の少なくとも２つの貫通部にそれぞれ対応する位置に貫通部を有する第２層間絶縁膜を形成する第２層間絶縁膜形成工程と、
前記第１バリア絶縁膜上の貫通部および前記第２層間絶縁膜の貫通部の底面および側面に少なくとも２つのバリアメタルを形成する第１のバリアメタル形成工程と、
前記２つのバリアメタル内のそれぞれに第１配線を形成する第１配線形成工程と、
前記第２層間絶縁膜および前記第１配線上であって、前記第１配線のそれぞれを露出する貫通部を有する第２バリア絶縁膜を形成する第２バリア絶縁膜形成工程と、
前記第２バリア絶縁膜の一つの貫通部内に、電気化学反応に寄与しない不関電極からなる第１電極を形成する第１電極形成工程と、
前記第２バリア絶縁膜および前記第２バリア絶縁膜の他の一つの貫通部によって露出された第１配線上に、金属イオンが伝導可能なイオン伝導層を形成するイオン伝導層形成工程と、
前記イオン伝導層上に、前記第１電極と対向する位置に貫通部を有する保護膜を形成する保護膜形成工程と、
前記保護膜の貫通部の底面および側面にバリアメタルを形成する第２バリアメタル形成工程と、
前記第２のバリアメタル形成工程により形成されたバリアメタルの内にプラグを形成するプラグ形成工程と、
前記第２のバリアメタル形成工程により形成されたバリアメタルの内であって、前記プラグ上に第２配線を形成する第２配線形成工程と、
を備え、
前記第１配線形成工程では、１つのバリアメタル内に酸化可能な金属を埋設して当該第１配線が第３電極を兼ね、
前記第２バリアメタル形成工程では、前記保護膜の貫通部の底面および側面に形成するバリアメタルに、電気化学反応に寄与しない不関電極を用いることにより、当該バリアメタルが第２電極を兼ねる、ことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、第３電極（ゲート電極）への電圧印加のみで低抵抗状態と高抵抗状態のスイッチングが可能となる。この結果、２端子型の抵抗変化素子で課題であったスイッチング時に必要な大きな電流を抑制することができる。また、本発明によれば、半導体集積回路の銅配線層に３端子型抵抗変化素子を集積化することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態の半導体装置が有する抵抗変化素子の構成を模式的に示した図である。
【図２】図１の抵抗変化素子の電気特性を示す図である。
【図３】第１の実施形態の半導体装置の製造方法を模式的に示した工程図である。
【図４】本発明の第２の実施形態の半導体装置の構成を模式的に示した図である。
【図５】本発明の第２の実施形態の半導体装置の製造方法を模式的に示した工程図である。
【図６】本発明の第２の実施形態の半導体装置の製造方法を模式的に示した工程図である。
【図７】第１電極および第３電極への印加電圧と伝導度との関係を示す図である。
【図８】第１電極への印加電圧と第１電極への印加電流との関係を示す図である。
【図９】イオン伝導層に混合イオン伝導体を用いた場合のトランジスタの模式図である。
【図１０】２端子型抵抗変化素子の模式図である。
【図１１】３端子型抵抗変化素子の模式図である。
【発明を実施するための形態】
【００１７】
以下、本発明の半導体装置及びその製造方法について、図面を参照して説明する。
【００１８】
（第１の実施形態）
第１の実施形態の半導体装置は、抵抗変化素子を有している。図１は、第１の実施形態の半導体装置が有する抵抗変化素子１０の構成を模式的に示した図である。
【００１９】
図１に示すように、抵抗変化素子１０は、基板、例えば、Ｓｉ基板１１上に形成された３端子型抵抗変化素子である。抵抗変化素子１０は、第１電極１２と、第１層間絶縁膜１３と、イオン伝導層（抵抗変化層）１４と、第２層間絶縁膜１５と、第２電極１６と、第３電極１７とを備えている。
【００２０】
第１電極１２は、Ｓｉ基板１１上に形成されている。第１電極１２は、電気化学反応に寄与しない不関電極により構成されている。不関電極としては、例えば、白金（Ｐｔ）、ルテニウム（Ｒｕ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）のような高融点金属やその窒化物が用いられ、Ｒｕ、Ｔｉ、Ｔａ、Ｐｔのいずれかを含むことが好ましい。
【００２１】
また、第１電極１２は、これらの高融点金属やその窒化物の積層膜であってもよい。この場合、第１電極１２を、例えば、窒化タンタルとルテニウムとの積層膜（ＴａＮ／Ｒｕ）とするとき、Ｓｉ基板１１上に窒化タンタルを成膜した後、ルテニウムを成膜することが好ましい。Ｓｉ基板１１上に窒化タンタルを形成することにより、ルテニウムとＳｉ基板１１との密着性が向上するためである。また、ＴａＮの膜厚を５ｎｍ、Ｒｕの膜厚を５０ｎｍ程度とすることが好ましい。Ｒｕは、厚く成膜すると表面が荒れるためであり、５０ｎｍ以下にすることが好ましい。
【００２２】
第１層間絶縁膜１３は、第１電極１２上に形成されている。第１層間絶縁膜１３には、第１層間絶縁膜１３を貫通するように形成された開口部１３ａが設けられている。第１層間絶縁膜１３は、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜の他、これらよりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）から形成されている。また、第１層間絶縁膜１３は、絶縁性のポリマー、例えば、水素シルセスキオキサン（ＨＳＱ）から形成されていてもよい。なお、電子ビーム描画法により開口部１３ａを形成する場合、電子ビームに感光する特性を備えているＨＳＱにより第１層間絶縁膜１３を形成することが好ましい。また、第１層間絶縁膜１３は、複数の絶縁膜を積層したものであってもよい。
【００２３】
イオン伝導層１４は、第１層間絶縁膜１３上、および、第１層間絶縁膜１３の開口部１３ａ内に形成されており、第１層間絶縁膜１３の開口部１３ａを介して、第１電極１２と接している。イオン伝導層１４は、金属イオンが伝導可能な材料であり、電子やホールによる電気伝導が小さい材料により形成されることが好ましい。イオン伝導層１４に適した材料としては、例えば、硫化銅、硫化銀、硫化アンチモン銅、硫化インジウム銅などのカルコゲナイド、酸化タンタル、酸化チタン、酸化シリコンタンタルなどの金属酸化物がある。これらのうち、硫化銅、硫化銀を用いた場合にはスイッチングの閾値電圧が０．２Ｖ程度と低くなり、酸化タンタルを用いた場合にはその閾値電圧が５Ｖ程度となる。また、硫化銅および硫化銀に、アンチモン、インジウム、ゲルマニウム、ガリウム等を混合させた三元系のカルコゲナイドを用いた場合には、その閾値電圧が上記の０．２Ｖと５Ｖとの間の値となる。
【００２４】
第２層間絶縁膜１５は、イオン伝導層１４上に形成されている。第２層間絶縁膜１５には、第２層間絶縁膜１５を貫通するように形成された開口部１５ａが設けられている。開口部１５ａは、上面から見て、第１層間絶縁膜１３の開口部１３ａの内側に位置するように形成されている。第２層間絶縁膜１５は、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜、ＳｉＯＣＨ、ＨＳＱ、または、これらの積層膜等から形成されている。
【００２５】
第２電極１６は、第２層間絶縁膜１５上、および、第２層間絶縁膜１５の開口部１５ａ内に形成されており、第２層間絶縁膜１５の開口部１５ａを介して、イオン伝導層１４と接している。第２電極１６は、第１電極１２と同様に、電気化学反応に寄与しない不関電極により構成されている。第２電極１６は、例えば、Ｐｔ、Ｒｕ、Ｔａ、ＴａＮ、ＴｉＮ、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、または、それらの積層膜により形成されている。
【００２６】
第３電極１７は、イオン伝導層１４上に形成されている。第３電極１７は、酸化反応によってその一部が金属イオンに変化可能な酸化可能電極で構成されている。酸化可能電極としては、例えば、銅（Ｃｕ）、銀（Ａｇ）を主成分とする金属がある。また、第３電極１７の膜厚は、第１電極１２と第２電極１６間との距離、すなわち、イオン伝導層１４の膜厚よりも厚いことが好ましい。
【００２７】
また、本実施の形態の抵抗変化素子１０は、第１電極１２とイオン伝導層１４とが接する面積をＳ１、第２電極１６とイオン伝導層１４とが接する面積をＳ２、第３電極１７とイオン伝導層１４とが接する面積をＳ３としたとき、Ｓ１＋Ｓ２＜Ｓ３となるように形成されている。Ｓ１＋Ｓ２≧Ｓ３とすると、金属架橋を形成するために十分な金属イオンが第３電極１７から供給されないおそれがあるためである。
【００２８】
さらに、本実施の形態の抵抗変化素子１０は、Ｓ２＜Ｓ１となるように形成することが好ましい。Ｓ２＜Ｓ１とすることにより、第２電極１６とイオン伝導層１４との接触面に段差が生じにくいためである。
【００２９】
また、本実施の形態の抵抗変化素子１０は、第１電極１２と第２電極１６との最近接距離をＤ１、第２電極１６と第３電極１７との最近接距離をＤ２、第１電極１２と第３電極１７との最近接距離をＤ３としたとき、Ｄ１＜Ｄ２、かつ、Ｄ１＜Ｄ３となるように形成されていることが好ましい。Ｄ１＜Ｄ２、かつ、Ｄ１＜Ｄ３とすることにより、第１電極１２と第２電極１６との間が金属架橋で接続する前に、第１電極１２と第３電極１７、または、第２電極１６と第３電極１７が接続してしまわないようにするためである。
【００３０】
図２に、本実施の形態の抵抗変化素子１０の電気特性を示す。図２に示すように、抵抗変化素子１０作製直後には、第１電極１２と第２電極１６との間には金属架橋（ここでは銅架橋）が形成されておらず、スイッチは高抵抗状態にある。第１電極１２を接地し、第２電極１６にわずかな電圧を印加して、第１電極１２と第２電極１６間を流れる電流を計測すると、１ｎＡ以下であり、高抵抗状態（オフ状態）にあることが確認できた（図２の状態Ａ）。
【００３１】
このオフ状態から、第３電極１７への正の電圧を印加すると、一旦、電流が小さくなった後、０．１３Ｖ付近で電流が急に増えている（図２の状態Ｂ）。この電圧において、第１電極１２と第２電極１６間の硫化銅中に銅架橋が形成されて低抵抗状態（オン状態）にスイッチングした。印加電圧を０Ｖに戻すと、電流が変化しないことからオン状態が保持されていることが確認できた（図２の状態Ｃ）。
【００３２】
オン状態において、負の電圧を第３電極１７に印加すると、−０．１６Ｖ付近で第１電極１２と第２電極１６間を流れる電流（実線）が減少し、オフ状態にスイッチングする（図２の状態Ｄ）。電圧を０Ｖに戻すと、さらに電流が減少する（図２の状態Ｅ）。
【００３３】
ここで、オン状態とオフ状態との電流比は６桁にわたって変化している。オフ状態において、電圧によって電流が変化するのは、硫化銅中の銅イオンの濃度が変化していることを反映している。正の電圧側では、第１電極１２および第２電極１６付近に銅イオンが集まり、その濃度が増大することでホール濃度が減少し、伝導度（電流）が減少する。そして、銅イオンが集まり飽和すると、金属銅となって析出するために銅架橋が形成されることとなる。電流の減少は、第１電極１２と第２電極１６の間の硫化銅中において銅イオンの濃度が高まっていることを示している。一方、負の電圧側では、第１電極１２および第２電極１６付近の銅イオンが第３電極１７にひきつけられるために、銅イオンの濃度が減少し、銅イオンが抜けた位置にホールが誘起されて、ホール濃度が高まり、伝導度が増大する。
【００３４】
図２では、第３電極１７を流れる電流（破線）も同時に示している。スイッチングに必要な電流は、この第３電極１７を流れる電流であるが、２μＡ以下と非常に低い。２端子型の抵抗変化素子と比較すると３桁程度、電流を小さくすることができることが確認できた。
【００３５】
このように、本実施の形態の抵抗変化素子１０によれば、第３電極１７への電圧印加のみで、低抵抗状態と高抵抗状態とのスイッチングが可能となる。この結果、２端子型の抵抗変化素子で課題であったスイッチング時に必要な大きな電流を抑制することができる。
【００３６】
次に、このように構成された半導体装置（抵抗変化素子１０）の製造方法ついて図面を参照して説明する。図３は、抵抗変化素子１０の製造方法を模式的に示した工程図である。
【００３７】
まず、Ｓｉ基板１１、例えば、ｐ＋型Ｓｉ基板１１を用意する。次に、Ｓｉ基板１１上に、例えば、スパッタ法により、窒化タンタル（ＴａＮ）、ルテニウム（Ｒｕ）の順に成膜を行なう。例えば、Ｓｉ基板１１上に、ＴａＮの膜厚が５ｎｍ形成した後、このＴａＮの膜厚上に、Ｒｕの膜厚を５０ｎｍ程度形成する。これにより、図３（ａ）に示すように、Ｓｉ基板１１上に、Ｒｕ／ＴａＮの積層膜からなる第１電極１２を形成する。
【００３８】
続いて、第１電極１２上に、例えば、水素シルセスキオキサン（ＨＳＱ）をスピンコートした後、電子ビーム描画法によって、電子ビームを照射し、現像・リンスする。これにより、図３（ｂ）に示すように、第１電極１２上に開口部１３ａが形成された第１層間絶縁層１３を形成する。なお、ＨＳＱの膜厚は１００ｎｍ程度であり、開口部１３ａの直径は１μｍである。
【００３９】
次に、第１層間絶縁膜１３上、および、第１層間絶縁膜１３の開口部１３ａ内に、例えば、レーザーアブレーション法により、膜厚２０ｎｍの硫化銅を形成する。これにより、図３（ｃ）に示すように、第１層間絶縁膜１３上、および、第１層間絶縁膜１３の開口部１３ａ内にイオン伝導層１４を形成する。
【００４０】
続いて、イオン伝導層１４上に、例えば、第１層間絶縁膜１３と同様に、ＨＳＱをスピンコートした後、電子ビーム描画法によって、電子ビームを照射し、現像・リンスする。これにより、図３（ｄ）に示すように、イオン伝導層１４上に開口部１５ａが形成された第２層間絶縁層１５を形成する。ここで、開口部１５ａは、上面から見て、第１層間絶縁膜１３の開口部１３ａの内側に配置されるように形成することが好ましい。開口部１３ａがＳ１に相当し、開口部１５ａがＳ２に相当することから、Ｓ２＜Ｓ１となるように、例えば、その直径を０．５μｍ程度に形成することが好ましい。
【００４１】
次に、第２層間絶縁膜１５上、および、第２層間絶縁膜１５の開口部１５ａ内に、例えば、Ｅガン蒸着法により膜厚５０ｎｍ程度の白金（Ｐｔ）を成膜し、リフトオフ法により所望のパターンに加工する。また、イオン伝導層１４上に、Ｅガン蒸着法により膜厚８０ｎｍ程度の銅（Ｃｕ）を成膜し、リフトオフ法により所望のパターンに加工する。これにより、図１に示すように、第２層間絶縁膜１５上、および、第２層間絶縁膜１５の開口部１５ａ内にＰｔからなる第２電極１６を形成し、イオン伝導層１４上にＣｕからなる第３電極１７を形成する。
【００４２】
ここで、第３電極１７は、イオン伝導層１４と第３電極１７とが接する面積Ｓ３が、第３電極１７とイオン伝導層１４とが接する面積Ｓ３は４０μｍ平方であり、第１電極１２とイオン伝導層１４とが接する面積Ｓ１と、第２電極１６とイオン伝導層１４とが接する面積Ｓ２との和よりも大きくなるように形成する。本例では、面積Ｓ３は４０μｍ平方であり、面積Ｓ１と面積Ｓ２との和よりも十分大きくなる。
【００４３】
また、第３電極１７は、第２層間絶縁膜１５の開口部１５ａと第３電極１７との間の最も近い距離（Ｄ２、Ｄ３）が、第１電極１２と第２電極１６との距離であるイオン伝導層１４の膜厚（Ｄ１）に比べて十分大きくなるように形成する。本例では、距離Ｄ２、Ｄ３が２μｍ程度であり、２０ｎｍの距離Ｄ１に比べて十分大きい。
【００４４】
このため、この製造方法により形成された抵抗変化素子１０では、第３電極１７への電圧印加のみで、低抵抗状態と高抵抗状態とのスイッチングが可能となる。この結果、２端子型の抵抗変化素子で課題であったスイッチング時に必要な大きな電流を抑制することができる。
【００４５】
（第２の実施形態）
次に、本発明の第２の実施形態の半導体装置について図面を参照して説明する。図４は、本発明の第２の実施形態の半導体装置２０の構成を模式的に示した図である。
【００４６】
図４に示すように、半導体装置２０は、半導体基板１０１上の多層配線層の内部に３端子型の抵抗変化素子３０を有する半導体装置である。
【００４７】
半導体装置２０は、半導体基板１０１と、第１層間絶縁膜１０２と、第１バリア絶縁膜１０３と、第２層間絶縁膜１０４と、第１配線１０５と、第１バリアメタル１０６と、第１バリア絶縁膜１０７と、ビア層間絶縁膜１０８と、第２バリアメタル１０９と、第１電極１１０と、イオン伝導層１１１と、保護膜１１２と、第１配線１１４と、第２バリア絶縁膜１１５と、第３層間絶縁膜１１６と、第３バリアメタル１２３と、第２配線１２４と、第３バリア絶縁膜１２５と、第４層間絶縁膜１２６と、第１プラグ１３０と、第４バリアメタル１３１と、第２配線１３２とを備えている。
【００４８】
半導体基板１０１は、半導体素子が形成された基板である。半導体基板１０１は、例えば、シリコン基板、単結晶基板、ＳＯＩ（Silicon on Insulator）基板、ＴＦＴ（Thin Film Transistor）基板、液晶製造用基板等により形成されている。
【００４９】
第１層間絶縁膜１０２は、半導体基板１０１上に形成されている。第１層間絶縁膜１０２は、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等により形成されている。また、第１層間絶縁膜１０２は、複数の絶縁膜を積層したものであってもよい。
【００５０】
第１バリア絶縁膜１０３は、第１層間絶縁膜１０２上に形成されている。第１バリア絶縁膜１０３は、第１層間絶縁膜１０２と第２層間絶縁膜１０４との間に介在したバリア性を有する絶縁膜である。第１バリア絶縁膜１０３は、第１配線１０５、１１４用の配線溝の加工時にエッチングストップ層としての役割を有する。第１バリア絶縁膜１０３は、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等により形成されている。なお、配線溝のエッチング条件の選択によっては第１バリア絶縁膜１０３を設けなくてもよい。第１バリア絶縁膜１０３には、第１配線１０５、１１４を埋め込むための配線溝１０３ａ、１０３ｂが設けられている。
【００５１】
第２層間絶縁膜１０４は、第１バリア絶縁膜１０３上に形成されている。第２層間絶縁膜１０４は、例えば、シリコン酸化膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等により形成されている。また、第２層間絶縁膜１０４は、複数の絶縁膜を積層したものであってもよい。第２層間絶縁膜１０４には、第１配線１０５、１１４を埋め込むための配線溝１０４ａ、１０４ｂが形成されている。
【００５２】
第１配線１０５は、第１バリア絶縁膜１０３および第２層間絶縁膜１０４に形成された配線溝１０３ａ、１０４ａに、第１バリアメタル１０６を介して埋め込まれている。また、第１配線１１４は、第１バリア絶縁膜１０３および第２層間絶縁膜１０４に形成された配線溝１０３ｂ、１０４ｂに、第２バリアメタル１０９を介して埋め込まれている。第１配線１０５は、抵抗変化素子３０の第３電極を兼ね、イオン伝導層１１１と直接接している。第１配線１０５、１１４には、イオン伝導層１１１において拡散、イオン伝導可能な金属、例えば、Ｃｕを主成分とする金属により形成されている。第１配線１０５、１１４は、例えば、Ａｌと合金化されていてもよく、シリサイド化、または窒化されていてもよい。さらに、第１配線１０５、１１４は、その表面が、例えば、シリサイド化、又は窒化されていてもよい。
【００５３】
第１バリアメタル１０６および第２バリアメタル１０９は、それぞれ、第１配線１０５、１１４の側面乃至底面を被覆するように形成されている。第１バリアメタル１０６および第２バリアメタル１０９は、それぞれ、第１配線１０５、１１４に含まれる金属が第２層間絶縁膜１０４や下層に拡散することを防止する、バリア性を有する導電性膜である。第１バリアメタル１０６および第２バリアメタル１０９は、例えば、第１配線１０５、１１４がＣｕを主成分とする金属元素からなる場合、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜により形成されている。
【００５４】
第１バリア絶縁膜１０７は、第１配線１０５、１１４を含む第２層間絶縁膜１０４上に形成されている。第１バリア絶縁膜１０７は、第１配線１０５、１１４に係る金属（例えば、Ｃｕ）の酸化を防いだり、第２層間絶縁膜１０４中に第１配線１０５、１１４に係る金属の拡散を防いだりする役割を有する。第１バリア絶縁膜１０７には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、及びそれらの積層構造等により形成されている。
【００５５】
第１バリア絶縁膜１０７は、第１配線１０５、１１４上に、それぞれ開口部１０７ａ、１０７ｂが設けられている。開口部１０７ａ内にはイオン伝導層１１１が形成され、イオン伝導層１１１と第１配線１０５とが接している。開口部１０７ａは、第１配線１０５の領域内に形成されている。これにより、凹凸の小さい第１配線１０５が抵抗変化素子３０の第３電極を兼ねることができる。また、開口部１０７ｂ内には第１電極１１０が形成され、第１電極１１０と第１配線１１４とが接している。
【００５６】
第１電極１１０は、第１バリア絶縁膜１０７の開口部１０７ｂに埋め込まれ、その上面がイオン伝導層１１１に、その下面が第１配線１１４と接している。第１電極１１０は、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜により形成されている。
【００５７】
イオン伝導層１１１は、第１配線１０５、第１バリア絶縁膜１０７の開口部１０７ａ、１０７ｂ乃至第１バリア絶縁膜１０７上、第１電極１１０上に形成されている。イオン伝導層１１１は、第１配線１０５（第１電極）に係る金属の作用（拡散、イオン伝導など）により抵抗が変化する材料であり、金属イオンのイオン伝導可能な材料により形成されている。イオン伝導層１１１は、例えば、Ｔａを含む酸化物絶縁膜であって、Ｔａ２Ｏ５、ＴａＳｉＯ等により形成されている。イオン伝導層１１１は、Ｓｉを含む酸化物やＣｕを含む硫化物により形成されていることが好ましい。
【００５８】
また、イオン伝導層１１１は、少なくとも、ＴｉまたはＴａを含む酸化物、Ｓｉを含む酸化物の積層構造を備えることが好ましい。例えば、イオン伝導層１１１は、下からＴａ２Ｏ５、ＴａＳｉＯまたはＴｉＯ２、ＴａＳｉＯの順に積層した積層構造とすることが好ましい。このような積層構造とすることで、低抵抗時（ＯＮ時）にイオン伝導層１１１内部に形成される金属イオン（例えば、銅イオン）よる架橋を、Ｔａ２Ｏ５層で分断することで、ＯＦＦ時に金属イオンを容易に回収することができるようになり、スイッチング特性を向上させることができるようになる。
【００５９】
保護膜１１２は、イオン伝導層１１１の上面を覆うように形成されている。保護膜１１２は、イオン伝導層１１１に含まれる金属が、ビア層間絶縁膜１０８に拡散することを防止する、バリア性を有する絶縁性膜である。保護膜１１２は、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜等により形成されている。保護膜１１２には、開口部１１２ａが設けられており、開口部１１２ａおよび後述するビア層間絶縁膜１０８の下穴１０８ａに第４バリアメタル１３１および第１プラグ１３０が埋め込まれている。
【００６０】
ビア層間絶縁膜１０８は、バリア絶縁膜１０７上に形成されている。ビア層間絶縁膜１０８は、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）などにより形成されている。また、ビア層間絶縁膜１０８は、複数の絶縁膜を積層したものであってもよい。ビア層間絶縁膜１０８は、第２層間絶縁膜１０４と同一材料としてもよい。ビア層間絶縁膜１０８には、保護膜１１２の開口部１１２ａに対応する位置に、第１プラグ１３０を埋め込むための下穴１０８ａが設けられている。この下穴１０８ａおよび開口部１１２ａに第４バリアメタル１３１および第１プラグ１３０が埋め込まれている。
【００６１】
第２バリア絶縁膜１１５は、ビア層間絶縁膜１０８上に形成されている。第２バリア絶縁膜１１５は、ビア層間絶縁膜１０８と第３層間絶縁膜１１６と間に介在した絶縁膜である。第２バリア絶縁膜１１５には、第２配線１２４、１３２を埋め込むための配線溝１１５ａ、１１５ｂが設けられている。配線溝１１５ａ内には、第３バリアメタル１２３を介して第２配線１２４が埋め込まれている。また、配線溝１１５ｂ内には、第４バリアメタル１３１を介して第２配線１３２が埋め込まれている。
【００６２】
第３層間絶縁膜１１６は、第２バリア絶縁膜１１５上に形成されている。第３層間絶縁膜１１６は、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等により形成されている。また、第３層間絶縁膜１１６は、複数の絶縁膜を積層したものであってもよい。第３層間絶縁膜１１６は、第２層間絶縁膜１０４と同一材料としてもよい。第３層間絶縁膜１１６には、第２配線１２４を埋め込むための配線溝１１６ａが形成されており、配線溝１１６ａに第３バリアメタル１２３を介して第２配線１２４が埋め込まれている。また、第３層間絶縁膜１１６には、第２配線１３２を埋め込むための配線溝１１６ｂが形成されており、配線溝１１６ｂに第４バリアメタル１３１を介して第２配線１３２が埋め込まれている。
【００６３】
第３バリアメタル１２３および第４バリアメタル１３１は、それぞれ、第２配線１２４、１３２の側面乃至底面を被覆するように形成されている。第３バリアメタル１２３および第４バリアメタル１３１は、第２配線１２４、１３２（第１プラグ１３０を含む）に含まれる金属が第３層間絶縁膜１１６、ビア層間絶縁膜１０８や下層へ拡散することを防止する、バリア性を有する導電性膜である。
【００６４】
第３バリアメタル１２３は、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜により形成されている。
【００６５】
また、第４バリアメタル１３１は、抵抗変化素子３０の第２電極としての役割を担い、イオン伝導層１１１の上面と接している。第４バリアメタル１３１は、第１配線１０５に係る金属よりもイオン化しにくく、イオン伝導層１１１において拡散、イオン伝導しにくい金属により形成されている。また、第４バリアメタル１３１は、イオン伝導層１１１に係る金属成分（例えば、Ｔａ）よりも酸化の自由エネルギーの絶対値が小さい金属材料とすることが好ましい。このため、第４バリアメタル１３１は、例えば、プラチナ（Ｐｔ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属やその窒化物等、またはそれらの積層膜により形成されていることが好ましい。また、第４バリアメタル１３１の上面及び側面にＰｔ、Ｒｕ等の金属材料を主成分として酸素を添加してもよく、また酸素を添加した層との積層構造にしてもよい。
【００６６】
第１プラグ１３０は、第４バリアメタル１３１上に形成されている。第１プラグ１３０は、ビア層間絶縁膜１０８および保護膜１１２に形成された下穴１０８ａ、１１２ａに第４バリアメタル１３１を介して埋め込まれている。第１プラグ１３０は、第４バリアメタル１３１を介してイオン伝導層１１１と接続されている。第１プラグ１３０は、例えば、Ａｌ、Ｃｕ、Ｗ等により形成されている。また、第１プラグ１３０は、ＣｕとＡｌとが合金化されたものであってもよい。さらに、第１プラグ１３０は、シリサイド化、又は窒化されていてもよい。
【００６７】
第２配線１２４は、第３層間絶縁膜１１６に形成された配線溝１１６ａ、および、第２バリア絶縁膜１１５に形成された１１５ａに、第３バリアメタル１２３を介して埋め込まれている。第２配線１２４は、例えば、Ｃｕを主成分とする金属により形成されている。第２配線１２４は、例えば、Ａｌと合金化されていてもよく、シリサイド化、または窒化されていてもよい。
【００６８】
第２配線１３２は、第３層間絶縁膜１１６に形成された配線溝１１６ｂ、および、第２バリア絶縁膜１１５に形成された１１５ｂに、第４バリアメタル１３１を介して埋め込まれている。第２配線１３２は、第１プラグ１３０と一体になっている。第２配線１３２は、Ｃｕを主成分とする金属により形成されている。第２配線１３２は、例えば、Ａｌと合金化されていてもよく、シリサイド化、または窒化されていてもよい。
【００６９】
第３バリア絶縁膜１２５は、第２配線１２４、１３２を含む第３層間絶縁膜１１６上に形成されている。第３バリア絶縁膜１２５は、第２配線１２４、１３２に係る金属（例えば、Ｃｕ）の酸化を防いだり、上層への第２配線１２４、１３２に係る金属の拡散を防いだりする役割を有する。第３バリア絶縁膜１２５には、例えば、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＮ膜、および、これらの積層構造等により形成されている。
【００７０】
第４層間絶縁膜１２６は、第３バリア絶縁膜１２５上に形成されている。第４層間絶縁膜１２６は、例えば、シリコン酸化膜、ＳｉＯＣ膜、シリコン酸化膜よりも比誘電率の低い低誘電率膜（例えば、ＳｉＯＣＨ膜）等により形成されている。また、第４層間絶縁膜１２６は、複数の絶縁膜を積層したものであってもよい。
【００７１】
このように、本実施の形態の半導体装置２０では、第１バリア絶縁膜１０７に形成された下穴１０７ｂに第１電極１１０が埋め込まれ、第１電極１１０の上面がイオン伝導層１１１に接し、第１電極１１０の下面が第１配線１１４と接している。また、半導体装置２０では、イオン伝導層１１１が第１バリア絶縁膜１０７に形成された開口部１０７ａを介して第１配線１０５に接し、さらに、イオン伝導層１１１の上面が保護膜１１２で覆われている。さらに、半導体装置２０では、イオン伝導層１１１が保護膜１１２に形成された下穴１１２ａを介して第４バリアメタル１３１に接している。抵抗変化素子３０は、第１配線１０５を第３電極、第４バリアメタル１３１を第２電極として利用している。このため、半導体集積回路の銅配線層に３端子型の抵抗変化素子を集積化することができる。
【００７２】
次に、本実施形態に係る半導体装置の製造方法について図面を用いて説明する。図５および図６は、本実施形態の半導体装置の製造方法を模式的に示した工程図である。
【００７３】
まず、半導体基板１０１、例えば、半導体素子が形成された半導体基板を準備する。次に、この半導体基板１０１上に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、シリコン酸化膜をその膜厚が３００ｎｍとなるように堆積し、半導体基板１０１上に第１層間絶縁膜１０２を形成する。プラズマＣＶＤ法とは、例えば、気体原料、あるいは液体原料を気化させることで減圧下の反応室に連続的に供給し、プラズマエネルギーによって、分子を励起状態にし、気相反応、あるいは基板表面反応などによって基板上に連続膜を形成する手法である。
【００７４】
続いて、第１層間絶縁膜１０２上に、例えば、プラズマＣＶＤ法により、ＳｉＮ膜をその膜厚が５０ｎｍとなるように堆積し、第１層間絶縁膜１０２上に第１バリア絶縁膜１０３を形成する。次に、第１バリア絶縁膜１０３上に、例えば、プラズマＣＶＤ法により、シリコン酸化膜をその膜厚が３００ｎｍとなるように堆積し、第１バリア絶縁膜１０３上に第２層間絶縁膜１０４を形成する。続いて、例えば、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、第１バリア絶縁膜１０３および第２層間絶縁膜１０４に配線溝１０３ａ、１０３ｂ、１０４ａ、１０４ｂを形成する。
【００７５】
次に、配線溝１０３ａ、１０３ｂ、１０４ａ、１０４ｂ内に、例えば、ＰＶＤ（Physical Vapor Deposition）法によりＴａＮを５ｎｍ形成した後、ＰＶＤ法によりＴａを５ｎｍ形成してＴａＮ／Ｔａの積層膜を形成し、配線溝１０３ａ、１０４ａ内に第１バリアメタル１０６を形成するとともに、配線溝１０３ｂ、１０４ｂ内に第２バリアメタル１０９を形成する。続いて、第１バリアメタル１０６および第２バリアメタル１０９内に、例えば、電解めっき法により銅を埋め込み、第１バリアメタル１０６内に第１配線１０５を形成するとともに、第２バリアメタル１０９内に第１配線１１４を形成する。なお、電解めっき法により銅を埋め込み、例えば、２００℃以上の温度で熱処理処理後、ＣＭＰ（Chemical Mechanical Polishing）法によって配線溝内以外の余剰の銅を除去するができる。このような一連の銅配線の形成方法は、当該技術分野における一般的な手法を用いることができる。ここで、ＣＭＰ法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。溝に埋め込まれた余剰の銅を研磨することによって埋め込み配線（ダマシン配線）を形成したり、層間絶縁膜を研磨したりすることで平坦化を行うことができる。
【００７６】
その後、第２層間絶縁膜１０４、第１配線１０５、１１４上に、例えば、プラズマＣＶＤ法により、ＳｉＮ膜をその膜厚が５０ｎｍとなるように堆積し、第２層間絶縁膜１０４等の上に第１バリア絶縁膜１０７を形成する。これにより、図５（ａ）に示す構造となる。
【００７７】
次に、第１バリア絶縁膜１０７上に、例えば、フォトレジスト（図示せず）を用いてパターニングし、フォトレジストをマスクとしてドライエッチングすることにより第１バリア絶縁膜１０７に開口部１０７ａを形成し、その後、例えば、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしも第１配線１１４の上面で停止している必要はなく、第１配線１１４の内部にまで到達していてもよい。その後、アミン系の剥離液などで有機剥離処理を行うことで、第１配線１０５の露出面に形成された酸化銅を除去する。第１バリア絶縁膜１０７の開口部１０７ａの形状は円形とし、この円の直径は１００ｎｍから５００ｎｍとする。
【００７８】
その後、第１電極１１０をＲｕ／ＴａＮの積層構造として形成する。ここで、ＴａＮがＲｕと第１配線１１４との間の密着性を向上させる働きをする。本例では、ＴａＮを５ｎｍ程度をＰＶＤ法で堆積した後、さらにルテニウム（Ｒｕ）を２０ｎｍ程度をＰＶＤ法で堆積し、ＣＭＰによって開口部１０７ａ以外の第１バリア絶縁膜１０７が完全に露出するまでＲｕ／ＴａＮを研磨する。これにより、図５（ｂ）に示す構造となる。なお、Ｒｕの表面は必ずしも平坦でなくてよく、開口部１０７ａの中心部が窪んでいてもよい。
【００７９】
次に、第１バリア絶縁膜１０７上に、例えば、フォトレジスト（図示せず）を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることにより第１バリア絶縁膜１０７に開口部１０７ｂを形成し、その後、酸素プラズマアッシング等によってフォトレジストを剥離する。このとき、ドライエッチングは必ずしも第１配線１０５の上面で停止している必要はなく、第１配線１０５の内部にまで到達していてもよい。その後、アミン系の剥離液などで有機剥離処理を行うことで、第１配線１０５の露出面に形成された酸化銅を除去する。第１バリア絶縁膜１０７の開口部１０７ｂの形状は矩形とし、矩形の大きさは一辺が２００ｎｍから１０００ｎｍとする。
【００８０】
ここで、第１電極１１０とイオン伝導層１１１とが接する断面積と、第４バリアメタル１３１とイオン伝導層１１１とが接する断面積の和よりも、この開口部１０７ａの面積が大きくなるように調整する。
【００８１】
次に、第１電極１１０および第１配線１０５を含む第１バリア絶縁膜１０７上に、例えば、ＰＶＤ法やＣＶＤ法によりＴａ２Ｏ５をその膜厚が１５ｎｍとなるように堆積し、これらの上にイオン伝導層１１１を形成する。なお、第１配線１０５の上面等は有機剥離処理によって水分などが付着しているため、イオン伝導層１１１を形成する前に２５０℃から３５０℃程度の温度にて、減圧下で熱処理を加えて脱ガスしておくことが好ましい。この際、銅表面を再度酸化させないよう、真空下、あるいは窒素雰囲気などにすることが必要である。続いて、イオン伝導層１１１上に、例えば、ＣＶＤ法によりＳｉＮをその膜厚が５０ｎｍとなるように堆積し、イオン伝導層１１１上に保護膜１１２を形成する。これにより、図５（ｃ）に示す構造となる。
【００８２】
次に、保護膜１１２上に、例えば、プラズマＣＶＤ法によりシリコン酸化膜をその膜厚が３００ｎｍとなるように堆積し、保護膜１１２上にビア層間絶縁膜１０８を形成する。続いて、ビア層間絶縁膜１０８上に、例えば、プラズマＣＶＤ法によりＳｉＮ膜をその膜厚が５０ｎｍとなるように堆積し、ビア層間絶縁膜１０８上に第２バリア絶縁膜１１５を形成する。さらに、第２バリア絶縁膜１１５上に、例えば、プラズマＣＶＤ法によりシリコン酸化膜をその膜厚が３００ｎｍとなるように堆積し、第２バリア絶縁膜１１５上に第３層間絶縁膜１１６を形成する。次に、例えば、リソグラフィ法（フォトレジスト形成、ドライエッチング、フォトレジスト除去を含む）を用いて、ビア層間絶縁膜１０８、第２バリア絶縁膜１１５および第３層間絶縁膜１１６に下穴１０８ａ、配線溝１１５ｂ、１１６ｂを形成する。ここで、下穴１０８ａ等の面積は、第１電極１１０とイオン伝導層１１１とが接する面積よりも小さくなるように形成する。これにより、図５（ｄ）に示す構造となる。
【００８３】
次に、第３層間絶縁膜１１６上にフォトレジスト（図示せず）を用いて開口部をパターニングし、フォトレジストをマスクとしてドライエッチングすることにより第３層間絶縁膜１１６に配線溝１１６ａを形成する。これにより、図６（ｅ）に示す構造となる。このとき、ドライエッチングは必ずしも第２バリア絶縁膜１１５の上面で停止している必要はなく、第２バリア絶縁膜１１５の内部にまで到達していてもよい。その後、酸素プラズマアッシング等によってフォトレジストを剥離する。
【００８４】
続いて、第３層間絶縁膜１１６をマスクとして開口部から露出する第２バリア絶縁膜１１５および保護膜１１２をエッチバック（ドライエッチング）することにより、第２バリア絶縁膜１１５に配線溝１１５ａ、１１５ｂを形成するとともに、保護膜１１２に開口部１１２ａを形成してイオン伝導層１１１を露出させる。これにより、図６（ｆ）に示す構造となる。
【００８５】
次に、例えば、銅デュアルダマシン配線プロセスを用いて、配線溝１１５ａ、１１５ｂ、１１６ａ、１１６ｂ、下穴１０８ａ、および、開口部１１２ａ内に、バリアメタル（例えば、ＴａＮ／Ｔａ）を堆積し、第３バリアメタル１２３および第４バリアメタル１３１を形成する。つづいて、Ｃｕシード（膜厚１０ｎｍ、図示せず）の形成後、電解めっき法によってメッキメタル（銅）を配線溝内に埋設し、２００℃以上の温度で熱処理を行う。そして、ＣＭＰ法によって配線溝１１５ａ、１１５ｂ、１１６ａ、１１６ｂ内以外の余剰の銅を除去することにより、第２配線１２４、１３２、および、第１プラグ１３０を同時に形成する。その後、第２配線１２４、１３２を含む第３層間絶縁膜１１６上に、例えば、プラズマＣＶＤ法により、ＳｉＮ膜を堆積し、第３バリア絶縁膜１２５を形成する。最後に、第３バリア絶縁膜１２５上に、プラズマＣＶＤ法により、シリコン酸化膜をその膜厚が３００ｎｍとなるように堆積し、第３バリア絶縁膜１２５上に第４層間絶縁膜１２６を形成する。これにより、図４に示す半導体装置が形成される。
【００８６】
本実施の形態の半導体装置の製造方法によれば、抵抗変化素子３０の第２電極に第４バリアメタル１３１、第３電極に第１配線１０５とすることで、抵抗変化素子を作製するための工程数を削減することができる。また、通常のＣｕダマシン配線プロセスに追加工程として、２枚のマスクを作成するだけで、半導体装置に抵抗変化素子３０を搭載することができる。このため、半導体装置の製造工程数を簡略化することができる。したがって、半導体装置の製造が容易となり、また、半導体装置の低コスト化を達成することができるようになる。
【００８７】
（第３の実施形態）
次に、本発明の第３の実施形態の半導体装置について説明する。本実施の形態の半導体装置では、第１の実施形態の半導体装置のイオン伝導層が混合イオン伝導体により形成されている。
【００８８】
混合イオン伝導体とは、金属イオン伝導性と、電子またはホールの電子伝導性との両者を兼ね備えた材料である。混合イオン伝導体の中でも、金属原子とカルコゲン原子とから構成されるカルコゲナイドは、原子の構造起因によって金属イオンの欠損、あるいは金属イオンが過剰なサイトにキャリアが誘起される。
【００８９】
例えば、硫化銅は、銅イオン伝導体でありながらｐ型半導体（キャリアはホール）でもある。また、硫化銀は、銅イオン伝導体およびｎ型半導体（キャリアは電子）の２種類の伝導体である。カルコサイト相の硫化銅は、銅１に対しておおよそ２割合の硫黄から構成されている。
【００９０】
硫化銅は銅と硫黄の組成比によって様々な結晶相があり、室温ではカルコサイトが安定である。カルコサイト相では、硫黄の割合は２を超えることはなく、熱平衡状態で２より若干小さな値となっており、銅イオンの欠損サイトが存在する。この欠損サイトは負に帯電しているため、電荷中性条件を満たすようにホールが誘起される。このように、銅イオン欠損の量によってホール濃度が決まる。前述の図２のオフ状態ＡおよびＥにおいて第３電極への電圧によって電流が変化するのは、硫化銅中の銅イオン欠損の量が変化し、ホール濃度が変化するためである。
【００９１】
このような半導体装置の第３電極に負の電圧を印加した場合、銅イオンが第３電極にひきつけられて、第１及び第２電極間の銅イオン濃度が小さくなり、逆にホール濃度が増大する。その結果、第１及び第２電極間の伝導度は大きくなる。一方、第３電極に正の電圧を印加すると、銅イオンが飽和状態（銅：硫黄＝１：２）に近づき、ホール濃度が減少し、第１および第２電極間の伝導度は小さくなる。この動作はちょうど、ｐ型トランジスタの動作である。前述の図２において、第３電極に正の電圧を印加していくと、０．１７Ｖで金属の析出により第１および第２電極間に金属の架橋が形成され、低抵抗状態へと遷移する。
【００９２】
また、硫化銅中のホール濃度は、第３電極に印加する電圧だけでなく、第１電極に印加する電圧によっても変化する。つまり、金属イオンが供給可能な第３電極との相対的な電圧差によってホール濃度が決まる。図７に、第１電極および第３電極への印加電圧と伝導度との関係を示す。さらに、第１および第３電極間に金属架橋が形成される領域（析出領域）も斜線部で示す。図７に示すように、第１および第３電極への印加電圧が共に負である領域においては、第１および第３電極の相対的な電圧差が小さいことから電流−電圧特性に飽和特性が得られ、かつ金属析出がないことからトランジスタ動作に適している。このように、イオン伝導層に混合イオン伝導体を用いることによって、不揮発性スイッチ以外にトランジスタ動作を行うことができる。
【００９３】
図８は、第１電極への印加電圧と第１電極への印加電流との関係を示す。なお、各曲線は、第３電極への電圧を０から−０．３へ０．０２Ｖステップで変化させている。図８に示すように、第１電極への電圧に対して第１電極での電流が飽和していることが分かる。このようにｐ型半導体の特性を有する混合イオン伝導体はｐ型トランジスタとして動作する。
【００９４】
図９（ａ）にｐ型半導体トランジスタの模式図を示す。図９（ａ）に示すように、ｐ型半導体トランジスタは、第１電極、第２電極、および第３電極から構成され、第３電極には銅が用いられ、イオン伝導層には硫化銅が用いられている。このようなｐ型半導体トランジスタの第１および第３電極に負の電圧を印加すると、電流−電圧特性に飽和特性が得られる。
【００９５】
一方、ｎ型半導体の特性を有する混合イオン伝導体は、ｎ型トランジスタとしての機能を有する。その代表的な混合イオン伝導体である硫化銀は、銀イオンの量をゲート電圧によって制御することによって電子濃度を変えることができる。なお、このトランジスタは、第１の実施形態のイオン伝導層の硫化銅を硫化銀とし、第３電極の銅の代わりに銀を用いることによって形成することができる。図９（ｂ）はイオン伝導層に硫化銀を用いたｎ型トランジスタの模式図である。
【００９６】
図９（ｂ）に示すように、ｎ型トランジスタは、第３´電極およびイオン伝導体の材料を除いては、図９（ａ）のｐ型トランジスタの構成と同一である。ｎ型トランジスタは、第２´電極を接地、第３´電極に一定の正の電圧（望ましくは０．１Ｖ）、第１´電極に正の電圧を徐々に印加することにより、硫化銅の場合と同様に、第１´電極の電圧に対して、第１´電極および第２´電極間を流れる電流は増大し、その後飽和する。
【００９７】
なお、本実施形態の半導体装置は、ｎ型トランジスタ、ｐ型トランジスタに限定されるものではなく、例えば、図９（ｃ）に示すように、ｎ型トランジスタおよびｐ型トランジスタを組み合わせた相補型トランジスタを構成してもよい。この相補型トランジスタは、シリコントランジスタで構成された相補型ＭＯＳ（ＣＭＯＳ）トランジスタと等価である。このような相補型トランジスタの特徴は、低消費電力にある。本実施の形態では、図９（ｃ）に示すように、ｐ型トランジスタの第２電極とｎ型トランジスタの第１´電極とが接続された出力ポート、第３電極と第３´電極とが接続された入力ポートからなる。また、ｎ型トランジスタの第１’電極には電源電圧（望ましくは０．２Ｖ）を印加し、ｐ型トランジスタの第２電極は接地する。第２電極に０．１Ｖ、入力ポートに０または正の電圧（望ましくは０．１Ｖ）を印加することにより出力０．１Ｖまたは０Ｖが得られ、ＣＭＯＳ動作を行うことができる。このようにイオン伝導体を用いたｎ型トランジスタおよびｐ型トランジスタを直列または並列に接続することにより、多様な論理素子を構成することが可能である。
【００９８】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限定されない。
【００９９】
（付記１）
抵抗変化素子を有する半導体装置であって、
前記抵抗変化素子は、金属イオンが伝導可能なイオン伝導層と、該イオン伝導層と接する第１電極、第２電極および第３電極と、を備え、
前記第１電極と前記第２電極とは、電気化学反応に寄与しない不関電極であり、前記イオン伝導層を挟んで対向するように配置され、前記第１電極と前記第２電極間との距離が前記イオン伝導層の厚みと等しく、
前記第３電極は酸化可能な金属を含む電極であり、
前記第１電極と前記イオン伝導層とが接する面積をＳ１、前記第２電極と前記イオン伝導層とが接する面積をＳ２、前記第３電極と前記イオン伝導層が接する面積をＳ３としたとき、Ｓ１＋Ｓ２＜Ｓ３である、ことを特徴とする半導体装置。
【０１００】
（付記２）
前記面積Ｓ１と前記面積Ｓ２とが、Ｓ１＜Ｓ２である、ことを特徴とする付記１に記載の半導体装置。
【０１０１】
（付記３）
前記第３電極は、酸化可能な金属からなる薄膜であり、その膜厚が前記イオン伝導層の厚みよりも厚いことを特徴とする、付記１または２に記載の半導体装置。
【０１０２】
（付記４）
半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置であって、
前記多層配線層は、少なくとも、２つの配線と、プラグと、該プラグの下部および側部に配置されたバリア金属と、を備え、
前記抵抗変化素子は、金属イオンが伝導可能なイオン伝導層と、該イオン伝導層と接する第１電極、第２電極および第３電極と、を備え、
前記第１電極と前記第２電極とは、電気化学反応に寄与しない不関電極であり、前記イオン伝導層を挟んで対応するように配置され、前記第１電極と前記第２電極間との距離が前記イオン伝導層の厚みと等しく、
前記第３電極は酸化可能な金属を含む電極であり、
前記一方の配線が前記第３電極を兼ね、他方の配線が前記第１電極に接続され、前記バリア金属が前記第２電極を兼ねる、ことを特徴とする半導体装置。
【０１０３】
（付記５）
前記第１電極と前記イオン伝導層とが接する面積をＳ１、前記第２電極と前記イオン伝導層とが接する面積をＳ２、前記第３電極と前記イオン伝導層が接する面積をＳ３としたとき、Ｓ１＋Ｓ２＜Ｓ３である、ことを特徴とする付記４に記載の半導体装置。
【０１０４】
（付記６）
前記イオン伝導層は混合イオン伝導体により形成されている、ことを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
【０１０５】
（付記７）
前記混合イオン伝導体は、ｐ型半導体の性質を示す混合イオン伝導体、または、ｎ型半導体の性質を有する混合イオン伝導体である、ことを特徴とする付記６に記載の半導体装置。
【０１０６】
（付記８）
前記ｐ型半導体の性質を示す混合イオン伝導体を有する半導体装置と、前記ｎ型半導体の性質を有する混合イオン伝導体を有する半導体装置とが、それぞれ少なくとも１つ直列または並列に接続されている、ことを特徴とする付記７に記載の半導体装置。
【０１０７】
（付記９）
前記ｐ型半導体の性質を示す混合イオン伝導体を有する半導体装置の第２電極と、前記ｎ型半導体の性質を有する混合イオン伝導体を有する半導体装置の第１電極とを接続して出力電極とし、前記２つの半導体装置の第３電極同士を接続して入力端子とした、ことを特徴とする付記８に記載の半導体装置。
【０１０８】
（付記１０）
基板上に電気化学反応に寄与しない不関電極からなる第１電極を形成する第１電極形成工程と、
前記第１電極上に、貫通部を有する第１層間絶縁膜を形成する第１層間絶縁膜形成工程と、
前記第１層間絶縁膜上およびその貫通部内に、金属イオンが伝導可能なイオン伝導層を形成するイオン伝導層形成工程と、
前記イオン伝導層上の一部に、貫通部を有する第２層間絶縁膜を形成する第２層間絶縁膜形成工程と、
前記第２層間絶縁膜上およびその貫通部内に、電気化学反応に寄与しない不関電極からなる第２電極を形成する第２電極形成工程と、
前記イオン伝導層上の一部に、酸化可能な金属を含む第３電極を形成する第３電極形成工程と、を備え、
前記第１電極形成工程および前記第２電極形成工程では、前記第１電極と前記第２電極間とが前記イオン伝導層を挟んで対向するように形成するとともに、前記第１電極と前記第２電極間との距離が前記イオン伝導層の厚みと等しくなるように形成し、
前記第１電極と前記イオン伝導層とが接する面積をＳ１、前記第２電極と前記イオン伝導層とが接する面積をＳ２、前記第３電極と前記イオン伝導層が接する面積をＳ３としたとき、Ｓ１＋Ｓ２＜Ｓ３となるように形成する、ことを特徴とする半導体装置の製造方法。
【０１０９】
（付記１１）
前記面積Ｓ１と前記面積Ｓ２とが、Ｓ１＜Ｓ２となるように形成する、ことを特徴とする付記１０に記載の半導体装置の製造方法。
【０１１０】
（付記１２）
前記第３電極形成工程では、前記第３電極を酸化可能な金属からなる薄膜であって、その膜厚が前記イオン伝導層の厚みよりも厚くなるように形成することを特徴とする、付記１０または１１に記載の半導体装置の製造方法。
【０１１１】
（付記１３）
半導体基板上の多層配線層の内部に抵抗変化素子を有する半導体装置の製造方法であって、
半導体基板上に第１層間絶縁膜を形成する第１層間絶縁膜形成工程と、
前記第１層間絶縁膜上に、少なくとも２つの貫通部を有する第１バリア絶縁膜を形成する第１バリア絶縁膜形成工程と、
前記第１バリア絶縁膜上であって、前記第１バリア絶縁膜の少なくとも２つの貫通部にそれぞれ対応する位置に貫通部を有する第２層間絶縁膜を形成する第２層間絶縁膜形成工程と、
前記第１バリア絶縁膜上の貫通部および前記第２層間絶縁膜の貫通部の底面および側面に少なくとも２つのバリアメタルを形成する第１のバリアメタル形成工程と、
前記２つのバリアメタル内のそれぞれに第１配線を形成する第１配線形成工程と、
前記第２層間絶縁膜および前記第１配線上であって、前記第１配線のそれぞれを露出する貫通部を有する第２バリア絶縁膜を形成する第２バリア絶縁膜形成工程と、
前記第２バリア絶縁膜の一つの貫通部内に、電気化学反応に寄与しない不関電極からなる第１電極を形成する第１電極形成工程と、
前記第２バリア絶縁膜および前記第２バリア絶縁膜の他の一つの貫通部によって露出された第１配線上に、金属イオンが伝導可能なイオン伝導層を形成するイオン伝導層形成工程と、
前記イオン伝導層上に、前記第１電極と対向する位置に貫通部を有する保護膜を形成する保護膜形成工程と、
前記保護膜の貫通部の底面および側面にバリアメタルを形成する第２バリアメタル形成工程と、
前記第２のバリアメタル形成工程により形成されたバリアメタルの内にプラグを形成するプラグ形成工程と、
前記第２のバリアメタル形成工程により形成されたバリアメタルの内であって、前記プラグ上に第２配線を形成する第２配線形成工程と、
を備え、
前記第１配線形成工程では、１つのバリアメタル内に酸化可能な金属を埋設して当該第１配線が第３電極を兼ね、
前記第２バリアメタル形成工程では、前記保護膜の貫通部の底面および側面に形成するバリアメタルに、電気化学反応に寄与しない不関電極を用いることにより、当該バリアメタルが第２電極を兼ねる、ことを特徴とする半導体装置の製造方法。
【０１１２】
（付記１４）
前記第１電極と前記イオン伝導層とが接する面積をＳ１、前記第２電極と前記イオン伝導層とが接する面積をＳ２、前記第３電極と前記イオン伝導層が接する面積をＳ３としたとき、Ｓ１＋Ｓ２＜Ｓ３となるように形成する、ことを特徴とする付記１３に記載の半導体装置の製造方法。
【０１１３】
（付記１５）
前記第１電極と前記第２電極との最近接距離をＤ１、前記第２電極と前記第３電極との最近接距離をＤ２、前記第１電極と前記第３電極との最近接距離をＤ３としたとき、Ｄ１＜Ｄ２、かつ、Ｄ１＜Ｄ３である、ことを特徴とする付記１に記載の半導体装置。
【０１１４】
（付記１６）
前記面積Ｓ１と前記面積Ｓ２とが、Ｓ１＜Ｓ２である、ことを特徴とする付記５に記載の半導体装置。
【０１１５】
（付記１７）
前記第３電極は、酸化可能な金属からなる薄膜であり、その膜厚が前記イオン伝導層の厚みよりも厚いことを特徴とする、付記４、５、１６のいずれか１つに記載の半導体装置。
【０１１６】
（付記１８）
前記第１電極に接続される配線上に配置されたバリア絶縁膜が、前記配線に達するまでの開口部を備え、前記第１電極が前記開口部に露出した前記配線を覆うように配置されることを特徴とする付記４、５、１６、１７のいずれか１つに記載の半導体装置。
【０１１７】
（付記１９）
前記第１電極がＣＭＰ（Chemical Mechanical Polishing）法により上面を加工することを特徴とする付記４、５、１６乃至１８のいずれか１つに記載の半導体装置。
【０１１８】
（付記２０）
前記配線は、Ｃｕを含むことを特徴とする付記４、５、１６乃至１９のいずれか１つに記載の半導体装置。
【０１１９】
（付記２１）
前記イオン伝導層は、Ｓｉを含む酸化物、Ｃｕを含む硫化物、Ｃｕを含む硫化物のいずれかであることを特徴とする付記４、５、１６乃至２０のいずれか１つに記載の半導体装置。
【０１２０】
（付記２２）
前記バリア金属および第１電極が、Ｒｕ、Ｔｉ、Ｔａ、Ｐｔのいずれかを含むことを特徴とする付記４、５、１６乃至２１のいずれか１つに記載の半導体装置。
【０１２１】
（付記２３）
前記イオン伝導層は、少なくとも、ＴｉまたはＴａを含む酸化物、Ｓｉを含む酸化物の積層構造を備えることを特徴とする付記４、５、１６乃至２２のいずれか１つに記載の半導体装置。
【０１２２】
（付記２４）
前記イオン伝導層は、ｐ型半導体の性質を示す混合イオン伝導体、または、ｎ型半導体の性質を有する混合イオン伝導体により形成され、
前記ｐ型半導体の性質を示す混合イオン伝導体を有する半導体装置と、前記ｎ型半導体の性質を有する混合イオン伝導体を有する半導体装置とが、それぞれ少なくとも１つ直列または並列に接続されている、ことを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
【符号の説明】
【０１２３】
１０  抵抗変化素子
１１  Ｓｉ基板
１２  第１電極
１３  第１層間絶縁膜
１３ａ  開口部
１４  イオン伝導層
１５  第２層間絶縁膜
１５ａ  開口部
１６  第２電極
１７  第３電極
２０  半導体装置
３０  抵抗変化素子
１０１  半導体基板
１０２  第１層間絶縁膜
１０３  第１バリア絶縁膜
１０３ａ、１０３ｂ  配線溝
１０４  第２層間絶縁膜
１０４ａ、１０４ｂ  配線溝
１０５  第１配線
１０６  第１バリアメタル
１０７  第１バリア絶縁膜
１０７ａ、１０７ｂ  開口部
１０８  ビア層間絶縁膜
１０８ａ  下穴
１０９  第２バリアメタル
１１０  第１電極
１１１  イオン伝導層
１１２  保護膜
１１２ａ  開口部
１１４  第１配線
１１５  第２バリア絶縁膜
１１５ａ、１１５ｂ  配線溝
１１６  第３層間絶縁膜
１１６ａ、１１６ｂ  配線溝
１２３  第３バリアメタル
１２４  第２配線
１２５  第３バリア絶縁膜
１２６  第４層間絶縁膜
１３０  第１プラグ
１３１  第４バリアメタル
１３２  第２配線
【図１】
2011211165.tif 000003
【図２】
2011211165.tif 000004
【図３】
2011211165.tif 000005
【図４】
2011211165.tif 000006
【図５】
2011211165.tif 000007
【図６】
2011211165.tif 000008
【図７】
2011211165.tif 000009
【図８】
2011211165.tif 000010
【図９】
2011211165.tif 000011
【図１０】
2011211165.tif 000012
【図１１】
2011211165.tif 000013