(57)【要約】【課題】  主基板から補助基板への信号の回り込みによる、補助基板の誤動作を、主電源回路と補助電源回路とが動作を開始するタイミングを制御することにより、防止する。【解決手段】  電子機器には、主基板と、主基板に接続される補助基板と、主基板に電力を供給する第１の電源回路と、補助基板に電力を供給する第２の電源回路と、第２の電源回路への商用電源の供給をオン／オフする第１のスイッチとを設ける。第１のスイッチがオンし、第２の電源回路から補助基板へ電力が供給された以降に、主基板へ第１の電源回路から電力を供給するように、第１の電源回路からの電力供給を遅延させるための遅延手段を設ける。【選択図】    図２
2011004303.tif 000002
【特許請求の範囲】
【請求項１】
主基板と、該主基板に接続される補助基板と、前記主基板に電力を供給する第１の電源回路と、前記補助基板に電力を供給する第２の電源回路と、第２の電源回路への商用電源の供給をオン／オフする第１のスイッチとを備えた電子機器であって、
前記第１のスイッチがオンし、前記第２の電源回路から前記補助基板へ電力が供給された以降に、前記主基板へ前記第１の電源回路から電力を供給するように、前記第１の電源回路からの電力供給を遅延させるための遅延手段を設けたことを特徴とする、電子機器。
【請求項２】
前記遅延手段は、前記第１の電源回路と前記主基板との間に設けられて、電力の供給をオン／オフする第２のスイッチであることを特徴とする、請求項１の電子機器。
【請求項３】
前記第２のスイッチに前記補助基板からの信号及び前記主基板からの信号を入力するように配線することにより、前記第２のスイッチを、これらのいずれかの信号がオンすることによりオンし、かつ一旦オンするとオンの状態を保つように、構成したことを特徴とする、請求項２の電子機器。  
【請求項４】
前記主基板から前記第１のスイッチへの制御信号を入力端に加えたスリーステートバッファの出力端に、前記第１の電源回路の出力側に一端を接続したプルアップ抵抗の他端を接続して、該他端と該出力端とを前記第１のスイッチの制御入力側に接続したことを特徴とする、請求項１の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、主基板を動作させる補助電源と、補助基板を動作させる主電源とを備えた電子機器に関する。この発明は特に、主電源が立ち上がる前に、補助電源の供給により主基板において発生した信号が、補助基板へ伝わることを防止することに関する。
【背景技術】
【０００２】
図６に、コピー機能とスキャナ機能とファクシミリ機能及びLANインターフェース機能を備えた複合機を例に、従来例の電子機器２を示す。図６の電子機器２では、補助電源回路３から主基板１０へ+5VA電源を供給し、主基板１０からの信号PCでスイッチ７をオンして、主電源回路４を動作させる。そして主電源回路４からの+3VB信号で補助基板１２を動作させる。なお５は補助電源回路基板、６は主電源回路基板である。
【０００３】
図６の電子機器２では、補助電源回路３から電源+5VAが出力されてから、主電源回路４から+3VB電源が得られるまでに時間差がある。この時間差の間、ケーブル１８等を介して主基板１０側から信号が補助基板１２へ伝わる。そしてこの信号に由来する電圧が+3VBの電源線等を介して外付メモリ１４等へ加わると、外付メモリ１４の状態が不安定になり、電子機器２の設定を読み出せないことがある。またケーブル１８から伝わる信号により、補助基板１２のIC等が不安定な動作をすることがある。
【０００４】
電力が供給されている回路とされていない回路とが混在する電子機器に対し、特許文献１：JP2006-18502Aは、ASICのバスとの接続部にハイインピーダンスバッファを設けることを開示している。特許文献２：JP2001-177677Aでは、入力端子からのリーク電流の少ないバッファを使用することを開示している[0029]。また特許文献３：JPH08-328966Aでは、ケーブルインターフェースの電源をオフにすることにより、電力が供給されていない回路に不用意に信号が入り込むことを防止することを開示している。しかしながらいずれの場合も、ゲート、バッファ、ケーブルインターフェースの制御回路などに追加の素子が必要で、信号線が多いと実装部品の数が増し、コストが増加する。  
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】JP2006-18502A
【特許文献２】JP2001-177677A
【特許文献３】JPH08-328966A
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この発明の課題は、主基板から補助基板への信号の回り込みによる、補助基板の誤動作を、主電源回路と補助電源回路とが動作を開始するタイミングを制御することにより、防止することにある。
【課題を解決するための手段】
【０００７】
この発明は、主基板と、主基板に接続される補助基板と、主基板に電力を供給する第１の電源回路（実施例では補助電源回路）と、補助基板に電力を供給する第２の電源回路（実施例では主電源回路）と、第２の電源回路への商用電源の供給をオン／オフする第１のスイッチ（実施例ではスイッチ７）とを備えた電子機器であって、
第１のスイッチがオンし、第２の電源回路から前記補助基板へ電力が供給された以降に、主基板へ第１の電源回路から電力を供給するように、第１の電源回路からの電力供給を遅延させるための遅延手段を設けたことを特徴とする。
【０００８】
このようにすると、第１の電源回路から主基板への電源の供給を、第２の電源回路から補助基板への電源の供給よりも遅らせることにより、主基板側から補助基板側への電源電圧あるいは信号の回り込みを防止し、補助基板側の不安定動作あるいは異常動作を防止できる。この発明では、電源の供給を開始するタイミングを利用するので、主基板と補助基板とのインターフェースなどにバッファを設ける場合と異なり、両者間の配線が増しても、実装部品の数が増さない。
【０００９】
好ましくは、遅延手段は、第１の電源回路と主基板との間に設けられて、電力の供給をオン／オフする第２のスイッチである。このようにすると、第２のスイッチを制御することにより、第１の電源回路から主基板への電源の供給を、第２の電源回路から補助基板への電源の供給よりも確実に遅らせることができる。
【００１０】
より好ましくは、第２のスイッチに補助基板からの信号及び主基板からの信号を入力するように配線することにより、第２のスイッチを、これらのいずれかの信号がオンすることによりオンし、かつ一旦オンするとオンの状態を保つように、構成する。このようにすると、第２のスイッチは補助基板が動作を開始するまでオンすることが無く、かつ一旦主基板が動作を開始すると、第２のスイッチはオンに自己保持される。
【００１１】
また好ましくは、主基板から第１のスイッチへの制御信号を入力端に加えたスリーステートバッファの出力端に、第１の電源回路の出力側に一端を接続したプルアップ抵抗の他端を接続して、他端と出力端とを第１のスイッチの制御入力側に接続する。このようにすると主基板が動作を開始するまでは、第１の電源回路の出力自体により第１のスイッチがオンし、かつ第１の電源回路の出力が信号線を介して主基板へ回り込むことがない。そして主基板が一旦動作を開始すると、主基板からの制御信号により、第１のスイッチがオン／オフする。
【図面の簡単な説明】
【００１２】
【図１】実施例の電子機器のブロック図
【図２】実施例での+5VA電源及びPC＊信号の発生部の回路図
【図３】実施例の波形図で、1)は+5VAS信号の、2)は+5VA信号の、3)は+3VA信号の、4)は+3VB信号の、5)はPC信号の、6)はPC*信号の波形を示す
【図４】変形例での第２のスイッチの回路図
【図５】変形例でのPC＊信号の発生回路の回路図
【図６】従来例の電子機器のブロック図
【発明を実施するための最良の形態】
【００１３】
以下に本発明を実施するための最適実施例を示す。
【実施例】
【００１４】
図１〜図５に、実施例の電子機器８とその変形とを示し、図６と同じ符号は同じものを表す。図１において、主基板１０には、メモリ１６の他に、複合機のユーザ入力、ファクシミリの送受信制御部、プリンタ制御部、スキャナ制御部、ディスプレイ制御部などの回路を搭載する。また補助基板１２には、ファクシミリ画像ファイル及びスキャン画像ファイルを管理すると共に、これらの画像への掲示板サーバ機能を提供する回路を搭載する。補助基板１２にはさらに、パーソナルコンピュータ（PC）等の外部機器から、電話回線あるいはインターネットを介してファクシミリ送信を受け付ける、ファクシミリサーバ機能を提供する回路が搭載されている。外付メモリ１４は例えばコンパクトフラッシュ（登録商標）などのメモリで、掲示板のハイパーテキスト・マークアップ・ランゲージ（html）ファイル、アドレス帳データ、スキャン画像ファイル等を記憶する。
【００１５】
主電源回路４から補助基板１２へ供給する電源を+3VBで表し、補助電源回路３から主基板１０へ供給する電源を+5VAで表す。また補助電源回路３自体の出力を+5VASで表し、中間の第２のスイッチ２０の出力側が+5VAで、入力側が+5VASである。さらに主基板１０内の電源として、+5VA電源を図示しないレギュレータなどにより+3Vへ降圧した電源を+3VAとする。実施例では+5V及び+3Vの電源を用いるが、電源電圧自体は任意である。また主電源回路４から補助基板１２と主基板１０の双方へ+3VBの電源を供給しても良い。
【００１６】
図６の従来例との相違点を説明する。２０は第２のスイッチで、+3VB及び+3VAのいずれかの電源がオンすることによりオンして、補助電源回路３からの+5VAS電源を主基板側へ+5VA電源として供給する。このため、主電源回路４がオンし+3VB出力が得られるまで、第２のスイッチ２０はオンせず、第２のスイッチ２０がオンして主基板１０が動作を開始すると、+3VA電源によりオンに自己保持される。このため+3VB出力により補助基板１２が動作を開始するまで、主基板１０に+5VA電源が供給されることはなく、電源が供給されていない補助基板１２へ主基板１０から信号が回り込むとの問題は生じない。
【００１７】
２２はPC＊信号の発生回路で、アクティブ・ロウのPC＊信号によりスイッチ７をオンさせ、商用電源を主電源回路４へ供給する。発生回路２２への入力は、主基板１０側で発生させるPC信号（Power Control 信号）である。また発生回路２２の電源として+5VA電源が加えられる。PC信号は図２に示すシュミット回路３２へ入力される。そして回路２２では、AC100V電源をオンした際に、補助電源回路３からの+5VAS信号によりスイッチ７をオンさせると共に、+5VA電源が供給されると、シュミット回路３２を動作可能な状態にして、PC信号によりスイッチ７を制御できるようにする。
【００１８】
図２に、第２のスイッチ２０、並びにPC＊信号の発生回路２２を示す。なお補助電源回路３はAC100V電源が図示しないスイッチによりオンすると、直ちに動作を開始し、+5VAS電源を出力するものとする。第２のスイッチ２０は電界効果トランジスタ（FET）２８と抵抗R1〜R4並びにインバータ２９，３０を備え、FET２８はアナログスイッチなどでもよく、インバータ２９，３０は例えばデジタルトランジスタで実現するが、トランジスタ・トランジスタ・ロジック（TTL）などで実現しても良い。２４はチョークコイル、２６はコンデンサで、図６の従来例でも存在する部品であり、+5VAS電源中のノイズをカットする。+5VAS電源がオンした後、+3VB電源もしくは+3VA電源のいずれかがオンするまで、FET２８はオフしたままで、+5VA電源は主基板１０へ供給されない。そして+3VA電源は+5VA電源から発生されるので、第２のスイッチ２０は+3VB電源がオンするまではオフしたままである。このため主基板１０への電力の供給を、補助基板１２への電力供給が開始されるまで、遅延させることができる。一旦第２のスイッチ２０がオンすると、+3VA電源が常時オンするので、スイッチ２０はオンしたままに保たれる。この意味で第２のスイッチ２０は、一旦オンすると、商用電源がオフされるまでオンの状態を保つ、自己保持型のスイッチである。
【００１９】
第２のスイッチ２０を用いると、主基板１０からのPC信号無しで、第１のスイッチ７をオンさせる必要が生じ、このためPC＊信号の発生回路２２を用いる。R5はプルアップ抵抗、３２はシュミット回路で、任意のスリーステートバッファに変えることができる。３１はデジタルトランジスタなどを用いたインバータで、これ自体は図６の従来例でも存在する部品である。シュミット回路３２は、+5VA電源が加えられるまではハイインピーダンス状態に保たれ、主基板１０が動作を開始するまでの間、+5VAS電源がPC信号の入力ラインを介して主基板１０側へ回り込むことを防止できる。そしてこの間、プルアップ抵抗R5から加わる+5VAS電源によりインバータ３１を動作させ、アクティブ・ロウのPC＊信号によりスイッチ７をオンさせる。スイッチ７がオンし、主電源回路４が動作して、+3VB電源がオンすると、第２のスイッチ２０もオンし、+5VAが発生し、シュミット回路３２が動作可能となる。
【００２０】
図３に図２の各信号の動作波形を示し、AC100V信号がオンすると補助電源回路３から+5VAS電源が得られ（図３の1)）、+5VA電源及び+3VA電源に先んじて、補助基板１２へ+3VB電源が供給される（図３の4)）。そして一旦+3VB電源が供給されると、第２のスイッチ２０がオンするので、+5VA電源がオンし、これに伴って+3VA電源もオンする（図３の2)，3)）。この結果、+5VA電源及び+3VA電源は図３に鎖線で示すように、図６の従来例よりも発生が遅れることになる。主基板１０からのPC信号は、+5VA電源や+3VA電源と同時もしくはこれよりも遅れて発生し（図３の5)）、+5VAS電源がオンした後、PC信号がオンするまでの間、図２のプルアップ抵抗R5によりPC＊信号がアクティブ・ロウに保たれ（図３の6)）、スイッチ２２がオンする。
【００２１】
図４は第２のスイッチ２０の変形例を示し、インバータ２９，３０に代えてNORゲート４０を用いる。
【００２２】
図５はPC＊信号の発生回路２２の変形例を示し、NORゲート４１にPC信号と、コンデンサ４２並びに抵抗R6とから成るタイマ回路の出力を入力する。そしてタイマ回路は一端をグラウンド側に、他端を+5VAS電源側に接続し、+5VAS電源がオンした後に、コンデンサ４２が充電されるまで、NORゲート４１の出力をロウに保つ。
【００２３】
実施例では、第２のスイッチ２０により主基板１０への+5VA電源への供給を遅延させるので、補助基板１２が動作を開始する前に、主基板１０側から信号が加わり、外付メモリ１４の状態が不安定になる、あるいは補助基板１２のICの動作が不安定になるなどのことがない。そして第２のスイッチ２０は自己保持型なので、補助基板１２への電源をオフしても、主基板１０が一旦動作を開始するとオンし続ける。
【００２４】
PC＊信号の発生回路２２では、AC100V電源がオンした直後は+5VAS電源とプルアップ抵抗R5によりスイッチ7をオンさせ、主基板１０の動作を開始させる。さらにプルアップ抵抗R5とPC信号とをシュミット回路３２により分離するので、主基板１０が動作を開始する前に、プルアップ抵抗R5から+5VAS電源が主基板１０へ回り込むことがない。なお前記のように、シュミット回路３２は任意のスリーステートバッファに変えることができ、シュミット回路３２以外のスリーステートバッファの出力側にプルアップ抵抗R5を接続して、インバータ３１の入力端へ接続しても良い。
【００２５】
これらの結果、主基板１０から補助基板１２への電源電圧あるいは信号の回り込みによる異常動作を防止できる。さらに主基板１０と補助基板１２との間をバッファなどにより分離するのではないので、基板１０，１２間の配線の数が多くても、素子の数が増えない。
【符号の説明】
【００２６】
２，８      電子機器
３          補助電源回路
４          主電源回路
５          補助電源回路基板
６          主電源回路基板
７          第１のスイッチ
１０        主基板
１２        補助基板
１４        外付メモリ
１６        メモリ
１８        ケーブル
２０        第２のスイッチ
２２        PC＊信号の発生回路
２４        チョークコイル
２６        コンデンサ
２８        FET
２９〜３１  インバータ
３２        シュミット回路
４０，４１  NORゲート
４２        コンデンサ
R1〜R6      抵抗
【図１】
2011004303.tif 000003
【図２】
2011004303.tif 000004
【図３】
2011004303.tif 000005
【図４】
2011004303.tif 000006
【図５】
2011004303.tif 000007
【図６】
2011004303.tif 000008