(57)【要約】【課題】初期化後の待ち受け時に交流電流発生器からの電流供給が止まらない場合のＬＳＩの破壊を防ぐ。【解決手段】センサノードチップは、外部の振動に応じて検知信号を出力するセンサ素子部３の出力に応じて所定の閾値で出力信号を遷移させるセンサ素子信号検出回路４と、外部の振動に応じて交流電流を発生させる交流電流発生器１から出力される電荷を蓄積する蓄電回路２とを備える。蓄電回路２は、整流回路２０と、電荷蓄積部２１と、制御スイッチ２３，２４と、電荷蓄積部２１の出力電圧が第１の電圧を超えたときに制御スイッチ２３をオン状態にする電圧検知回路２２と、電荷蓄積部２１の出力電圧を制限する電圧制限回路２５とから構成される。センサ素子信号検出回路４は、センサ素子部３からの検知信号に基づく電圧を閾値処理して制御スイッチ２４をオン状態にする。【選択図】  図１
2011059991.tif 000002
【特許請求の範囲】
【請求項１】
外部の振動に応じて検知信号を出力するセンサ素子部からの前記検知信号に応じて、所定の閾値で出力信号を遷移させるセンサ素子信号検出回路と、
外部の振動に応じて交流電流を発生させる交流電流発生器から出力される電荷を蓄積し、無線電波を送信する無線部に電源を供給する蓄電回路とを備え、
前記蓄電回路は、
前記交流電流発生器からの出力電流を整流する整流回路と、
前記整流回路から出力された電荷を蓄積する第１の電荷蓄積部と、
前記第１の電荷蓄積部の出力端子と前記センサ素子信号検出回路の電源端子との間に設けられた第１の制御スイッチと、
前記第１の電荷蓄積部の出力電圧が所定の第１の電圧を超えたときに前記第１の制御スイッチをオン状態にして、前記第１の電荷蓄積部から前記センサ素子信号検出回路に電源を供給する第１の電圧検知回路と、
前記第１の電荷蓄積部の出力端子と前記無線部の電源端子との間に設けられた第２の制御スイッチと、
前記第１の電荷蓄積部の出力電圧が所定の第２の電圧を超えないように制限する電圧制限回路とから構成され、
前記センサ素子信号検出回路は、前記センサ素子部からの検知信号に基づく電圧を閾値処理して、前記第２の制御スイッチをオン状態にし、前記第１の電荷蓄積部から前記無線部に電源を供給することを特徴とするセンサノードチップ。
【請求項２】
請求項１記載のセンサノードチップにおいて、
前記センサ素子信号検出回路は、
前記第１の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、
前記第１の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第２の制御スイッチをオン状態にして、前記第１の電荷蓄積部から前記無線部に電源を供給する閾値回路とから構成されることを特徴とするセンサノードチップ。
【請求項３】
請求項１記載のセンサノードチップにおいて、
前記センサ素子信号検出回路は、
前記第１の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、
前記第１の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第２の制御スイッチをオン状態にする制御信号を出力する閾値回路と、
前記第２の制御スイッチから電源が供給され、前記センサ回路の出力電圧をデジタルデータに変換して前記無線部の信号入力端子に出力するＡ／Ｄ変換回路と、
前記閾値回路の出力端子と前記第２の制御スイッチの制御端子との間に設けられ、前記閾値回路から出力される制御信号を遅延させる第１の遅延部とから構成され、
前記蓄電回路は、さらに、前記第２の制御スイッチの出力端子と前記無線部の電源端子との間に設けられた第２の遅延部を備えることを特徴とするセンサノードチップ。
【請求項４】
請求項１記載のセンサノードチップにおいて、
前記センサ素子信号検出回路は、
前記第１の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、
前記第１の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第２の制御スイッチをオン状態にして、前記第１の電荷蓄積部から前記無線部に電源を供給すると共に、前記センサ回路の出力電圧の傾きに相当するデジタルデータを前記無線部の信号入力端子に出力する傾き検出回路とから構成され、
前記傾き検出回路は、
前記センサ回路の出力電圧が所定の論理閾値に達したときに、前記第２の制御スイッチをオン状態にする制御信号を出力する第１の閾値回路と、
前記センサ回路の出力を入力とし、前記第１の閾値回路よりも大きい論理閾値を有する第２の閾値回路と、
前記第１、第２の閾値回路の出力を基に前記センサ回路の出力電圧の傾きを検出する傾き信号生成部と、
この傾き信号生成部の出力を基に発振する発振部と、
この発振部が出力するパルスの数を計数し、計数結果を示すデジタルデータを前記無線部の信号入力端子に出力するカウンタとから構成されることを特徴とするセンサノードチップ。
【請求項５】
請求項１乃至４のいずれか１項に記載のセンサノードチップにおいて、
前記電圧制限回路は、
電流を接地電位に流す負荷回路と、
前記第１の電荷蓄積部の出力端子と前記負荷回路との間に設けられた第３の制御スイッチと、
前記第１の電荷蓄積部の出力電圧が所定の第２の電圧を超えたときに前記第３の制御スイッチをオン状態にして、前記第１の電荷蓄積部の電荷を前記負荷回路に流す第２の電圧検知回路とから構成されることを特徴とするセンサノードチップ。
【請求項６】
請求項１乃至４のいずれか１項に記載のセンサノードチップにおいて、
前記電圧制限回路は、直列接続された複数のダイオードから構成され、先頭のダイオードのアノード端子は前記第１の電荷蓄積部の出力端子に接続され、最後尾のダイオードのカソード端子は接地されることを特徴とするセンサノードチップ。
【請求項７】
請求項１乃至４のいずれか１項に記載のセンサノードチップにおいて、
前記電圧制限回路は、
電荷を蓄積する容量素子からなる負荷回路と、
前記第１の電荷蓄積部の出力端子と前記負荷回路との間に設けられた第３の制御スイッチと、
前記第１の電荷蓄積部の出力電圧が所定の第２の電圧を超えたときに前記第３の制御スイッチをオン状態にして、前記第１の電荷蓄積部の電荷を前記負荷回路に流す第２の電圧検知回路とから構成されることを特徴とするセンサノードチップ。
【請求項８】
請求項１乃至４のいずれか１項に記載のセンサノードチップにおいて、
前記電圧制限回路は、
前記第１の電荷蓄積部の出力電圧が所定の第２の電圧を超えると出力信号を遷移させる第２の電圧検知回路と、
この第２の電圧検知回路の出力の遷移回数を計数するカウンタと、
直列に接続された複数の第３の制御スイッチと、
前記カウンタの出力をデコードし、デコード結果に応じて前記第３の制御スイッチを制御するデコーダと、
各第３の制御スイッチの出力端子と接地電位との間に設けられた複数の容量素子とから構成され、
先頭の第３の制御スイッチの入力端子は前記第１の電荷蓄積部の出力端子に接続されることを特徴とするセンサノードチップ。
【請求項９】
請求項１乃至４のいずれか１項に記載のセンサノードチップにおいて、
前記電圧制限回路は、支柱と支持部で支持された可動部と固定の電極との間に可変容量が形成され、前記電極に印加される前記第１の電荷蓄積部の出力電圧に応じて前記可変容量が変化するＭＥＭＳ可変容量素子から構成されることを特徴とするセンサノードチップ。
【請求項１０】
請求項１乃至４のいずれか１項に記載のセンサノードチップにおいて、
前記電圧制限回路は、
直列に接続された複数の第３の制御スイッチと、
先頭の第３の制御スイッチの入力端子および各第３の制御スイッチの出力端子と接地電位との間にそれぞれ設けられ、支柱と支持部で支持された可動部と固定の第１、第２の電極との間に第１、第２の可変容量が形成される複数のＭＥＭＳ可変容量素子と、
各第３の制御スイッチに対応して１つずつ設けられ、対応する第３の制御スイッチの直前に設けられた前記ＭＥＭＳ可変容量素子の可動部と第２電極との間に形成される第２の可変容量が所定の容量値よりも大きくなったことを検知したときに出力信号を遷移させ、対応する第３の制御スイッチをオン状態にする複数の容量閾値回路とから構成され、
先頭の第３の制御スイッチの入力端子は前記第１の電荷蓄積部の出力端子に接続され、前記ＭＥＭＳ可変容量素子の第１の電極は前記第３の制御スイッチの入力端子または出力端子に接続され、第２の電極は前記容量閾値回路の入力端子に接続され、前記容量閾値回路の電源端子は前記第３の制御スイッチの入力端子または出力端子に接続されることを特徴とするセンサノードチップ。
【請求項１１】
請求項１０記載のセンサノードチップにおいて、
前記容量閾値回路は、
一端が前記ＭＥＭＳ可変容量素子の第２の電極に接続され、他端が容量閾値回路の電源端子に接続された固定容量素子と、
容量閾値回路の電源端子から電源が供給され、前記ＭＥＭＳ可変容量素子の第２の電極の電圧が所定の閾値電圧より小さくなったときに、対応する第３の制御スイッチをオン状態にする閾値回路とから構成されることを特徴とするセンサノードチップ。
【請求項１２】
請求項２乃至４のいずれか１項に記載のセンサノードチップにおいて、
前記センサ素子部は、第１の固定電極と第２の固定電極とが振動により可動する可動電極と対向して配置され、
前記センサ回路は、
順方向で直列接続された３つのダイオードと、
一端がセンサ回路の出力端子に接続され、他端が接地電位に接続された前記固定容量素子とから構成され、
第１のダイオードのアノード端子はセンサ回路の電源端子に接続され、前記第１のダイオードのカソード端子と第２のダイオードのアノード端子は前記センサ素子部の第１の固定電極に接続され、前記第２のダイオードのカソード端子と第３のダイオードのアノード端子は前記センサ素子部の第２の固定電極に接続され、前記第３のダイオードのカソード端子はセンサ回路の出力端子に接続されることを特徴とするセンサノードチップ。
【請求項１３】
請求項２または３記載のセンサノードチップにおいて、
前記閾値回路は、
ゲート端子が前記センサ回路の出力端子に接続され、ソース端子が閾値回路の電源端子に接続され、ドレイン端子が閾値回路の出力端子に接続され、前記センサ回路の出力電圧が所定の論理閾値より低いときにオン状態となり論理閾値より高いときにオフ状態となる第１極性トランジスタと、
ゲート端子が接地電位または接地電位から第２極性トランジスタの閾値電圧までの範囲で設定された固定電位に接続され、ドレイン端子が前記第１極性トランジスタのドレイン端子および閾値回路の出力端子に接続され、ソース端子が接地電位に接続された第２極性トランジスタと、
前記第１極性トランジスタのドレイン端子および閾値回路の出力端子に接続され、前記第１極性トランジスタがオン状態のときの充電電流により電荷を蓄積する第２の電荷蓄積部とから構成されることを特徴とするセンサノードチップ。
【請求項１４】
請求項４記載のセンサノードチップにおいて、
前記第１、第２の閾値回路は、
それぞれ、ゲート端子が前記センサ回路の出力端子に接続され、ソース端子が第１、第２の閾値回路の電源端子に接続され、ドレイン端子が第１、第２の閾値回路の出力端子に接続され、前記センサ回路の出力電圧が所定の論理閾値より低いときにオン状態となり論理閾値より高いときにオフ状態となる第１極性トランジスタと、
第１の端子が前記第１極性トランジスタのドレイン端子および第１、第２の閾値回路の出力端子に接続され、第２の端子が接地電位に接続され、前記第１の端子から前記第２の端子に流れる電流を制限する電流制限部と、
前記第１極性トランジスタのドレイン端子および第１、第２の閾値回路の出力端子に接続され、前記第１極性トランジスタがオン状態のときの充電電流により電荷を蓄積する第２の電荷蓄積部とから構成され、
前記第２の閾値回路の電流制限部の電流値は、前記第１の閾値回路の電流制限部の電流値よりも小さいことを特徴とするセンサノードチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサノードチップに関するものであり、特に電池交換を必要とせずに生活環境の振動や光などから抽出したエネルギを基に、センサノードチップをナノワット級で動作させるための低電力化技術に関するものである。
【背景技術】
【０００２】
各種のデータを検知するセンサに通信機能やデータ処理機能を付加して高機能なセンサノードを構成し、さらにこれらセンサノードでネットワークを構築するセンサネットワーク技術の研究が進んでいる。
このセンサネットワーク技術では、センサノードの小型化・軽量化を目的として、データを検知して受信装置へ送信するための回路構成を半導体チップで実現したセンサノードチップが注目されている。
【０００３】
このようなセンサノードチップは、物や人などの様々な対象に取り付けられることで、その対象の各種状態を示すデータを検知して、無線信号により受信装置へ送信することができる。このため、受信装置で受信したこれら検知データを、インターネットなどのネットワークを介して収集することで、様々なサービスを実現することができ、いわゆるユビキタスネットワークサービスを実現することができる。例えば、装置に取り付けたセンサノードチップでその振動周波数や加速度を検知するとともに、受信装置でこれら検知データを収集して提供することにより、ネットワークを介して遠隔地で装置の動作状態を把握でき、有用な保守・整備サービスを広い範囲で提供することが可能となる。
【０００４】
図２６は、従来のセンサノードシステムの構成を示すブロック図である（例えば特許文献１参照）。センサノードシステム５００は、センサノードチップ５０と受信装置６０で構成される。センサノードチップ５０で検知したデータは無線電波を介して受信装置６０に送信される。無線電波は、比較的微弱な無線信号であり、数十ｃｍから数十ｍ離れた距離を通信できる。
【０００５】
センサノードチップ５０は、センサ素子部５１、センサ回路部５２、Ａ／Ｄ変換部５３、ＣＰＵ５４、メモリ部５５、無線部５６、および電源部５７により構成され、電源部５７から各ブロックへ電力が供給されている。電源部５７は、例えば振動エネルギーを電気エネルギーに変換する発電機構や２次電池等で構成されており、長時間の動作が実現可能なように工夫されている。
【０００６】
センサ素子部５１から得られた差動の電圧信号は、センサ回路５２の差動増幅器ＡＭＰで増幅された後、後段のＡ／Ｄ変換部５３でＡ／Ｄ変換され、ＣＰＵ５４によりメモリ部５５へ検知データとして保存される。その後、検知データはＣＰＵ５４により所定のタイミングでメモリ部５５から読み出され、無線部５６から無線電波により受信装置６０へ送信される。
【０００７】
図２７は、センサ素子部およびセンサ回路部の構成を示す回路図である。センサ素子部５１は、電源電位ＶＤＤと接地電位ＧＮＤとの間に逆方向で並列接続された２つの振動センサ５１Ａ，５１Ｂから構成されている。振動センサ５１Ａは、外部振動により互いに逆方向に容量値が変化する２つの可変容量素子ＣＰ１，ＣＮ１の直列接続からなり、振動センサ５１Ｂは、外部振動により互いに逆方向に容量値が変化する２つの可変容量素子ＣＰ２，ＣＮ２からなる。
【０００８】
図２８は、振動センサの構成例を示す図である。振動センサ５１Ａ，５１Ｂは、ＭＥＭＳ(Micro Electro Mechanical System)プロセスによりシリコンチップ上に構成された微細な櫛歯構造からなり、可動電極５１Ｍと２つの固定電極５１Ｐ，５１Ｎとを有している。
これら振動センサ５１Ａ，５１Ｂにおいて、外部振動で可動電極５１Ｍが振動することにより、固定電極５１Ｐ，５１Ｎとの距離が変化して、可動電極５１Ｍと固定電極５１Ｐ，５１Ｎと間の容量ＣＰ，ＣＮの大きさが変化する。この際、固定電極５１Ｐと固定電極５１Ｎとの中間に可動電極５１Ｍが配置されているため、これら容量ＣＰ，ＣＮは差動的に変化する。
【０００９】
したがって、ノードＮ１を介して固定電極５１Ｐへ電源電位ＶＤＤを印加し、ノードＮ２を介して固定電極５１Ｎへ接地電位ＧＮＤを印加した場合、ＶＤＤとＧＮＤの中間電位を中心として外部振動に応じて電圧が上下に変化する電圧信号が、可動電極５１ＭのノードＮ３からセンサ回路５２へ出力される。この際、振動センサ５１Ａ，５１Ｂは、電源電位ＶＤＤと接地電位ＧＮＤとの間に逆方向で並列接続されていることから、同一外部振動に対して互いに逆位相の電圧信号がセンサ回路５２へ出力される。
【００１０】
また、センサノードチップ５０にエネルギーを供給する電源部５７の従来例を図２９に示す。電源部５７は、交流電流発生器８１の両端子に、ショットキーダイオードのブリッジ接続による整流回路８２および容量８３を介して出力端子８４が接続された構成である。整流回路８２は、交流電流発生器８１から出力される交流電流を整流し、容量８３で平滑化して出力端子８４に取り出された電力が負荷回路８５に供給される。ここで、負荷回路８５は、図２６に示したセンサ素子部５１、センサ回路部５２、Ａ／Ｄ変換部５３、ＣＰＵ５４、メモリ部５５および無線部５６に相当する。
【００１１】
交流電流発生器８１は、微小な生活空間エネルギーを電気エネルギーに変換するために、その出力は電圧型ではなく電流型になっている。例えば、ＭＥＭＳ技術等により製作されるエレクトレットの振動を電流に変換する交流電流発生器８１は、その大きさが数十μｍから数ｍｍで、大きさにより１ｎＡ程度から数μＡ程度の交流電流を発生する。図２９に示した例は、振動エネルギーを元に交流電流発生器８１が出力する交流電流から蓄電する蓄電回路となっている。このような蓄電回路については、例えば特許文献２、非特許文献１に開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００４−０２４５５１号公報
【特許文献２】特開２００９−０５５７６９号公報
【非特許文献】
【００１３】
【非特許文献１】Y.B.Jeon，et al.，“MEMS power generator with transverse mode thin film PZT”，ELSEVIER，Sensors and Actuators A 122，2005，pp.16-22
【発明の概要】
【発明が解決しようとする課題】
【００１４】
従来のセンサノードチップでは、センサノードチップの電力消費がゼロの状態（例えば初期化後の待ち受け状態）で、かつ交流電流発生器からの電流供給が止まらない場合に、電源部（蓄電回路）の出力電圧が増加し続け、この出力電圧がセンサノードチップを構成するＬＳＩの耐圧を越えてしまい、ＬＳＩを破壊してしまう可能性があった。
【００１５】
本発明は、上記課題を解決するためになされたもので、電池交換を必要とせずに自然エネルギーを基にした発電で動作させることができ、かつ初期化後の待ち受け時に交流電流発生器からの電流供給が止まらない場合でもＬＳＩを破壊することがないセンサノードチップを提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明のセンサノードチップは、外部の振動に応じて検知信号を出力するセンサ素子部からの前記検知信号に応じて、所定の閾値で出力信号を遷移させるセンサ素子信号検出回路と、外部の振動に応じて交流電流を発生させる交流電流発生器から出力される電荷を蓄積し、無線電波を送信する無線部に電源を供給する蓄電回路とを備え、前記蓄電回路は、前記交流電流発生器からの出力電流を整流する整流回路と、前記整流回路から出力された電荷を蓄積する第１の電荷蓄積部と、前記第１の電荷蓄積部の出力端子と前記センサ素子信号検出回路の電源端子との間に設けられた第１の制御スイッチと、前記第１の電荷蓄積部の出力電圧が所定の第１の電圧を超えたときに前記第１の制御スイッチをオン状態にして、前記第１の電荷蓄積部から前記センサ素子信号検出回路に電源を供給する第１の電圧検知回路と、前記第１の電荷蓄積部の出力端子と前記無線部の電源端子との間に設けられた第２の制御スイッチと、前記第１の電荷蓄積部の出力電圧が所定の第２の電圧を超えないように制限する電圧制限回路とから構成され、前記センサ素子信号検出回路は、前記センサ素子部からの検知信号に基づく電圧を閾値処理して、前記第２の制御スイッチをオン状態にし、前記第１の電荷蓄積部から前記無線部に電源を供給することを特徴とするものである。
【００１７】
また、本発明のセンサノードチップの１構成例（第１の実施の形態）において、前記センサ素子信号検出回路は、前記第１の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、前記第１の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第２の制御スイッチをオン状態にして、前記第１の電荷蓄積部から前記無線部に電源を供給する閾値回路とから構成されることを特徴とするものである。
また、本発明のセンサノードチップの１構成例（第２の実施の形態）において、前記センサ素子信号検出回路は、前記第１の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、前記第１の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第２の制御スイッチをオン状態にする制御信号を出力する閾値回路と、前記第２の制御スイッチから電源が供給され、前記センサ回路の出力電圧をデジタルデータに変換して前記無線部の信号入力端子に出力するＡ／Ｄ変換回路と、前記閾値回路の出力端子と前記第２の制御スイッチの制御端子との間に設けられ、前記閾値回路から出力される制御信号を遅延させる第１の遅延部とから構成され、前記蓄電回路は、さらに、前記第２の制御スイッチの出力端子と前記無線部の電源端子との間に設けられた第２の遅延部を備えることを特徴とするものである。
【００１８】
また、本発明のセンサノードチップの１構成例（第３の実施の形態）において、前記センサ素子信号検出回路は、前記第１の制御スイッチから電源が供給され、前記センサ素子部からの検知信号に応じて固定容量素子を充電するセンサ回路と、前記第１の制御スイッチから電源が供給され、前記センサ回路の出力電圧が所定の閾値に達したときに、前記第２の制御スイッチをオン状態にして、前記第１の電荷蓄積部から前記無線部に電源を供給すると共に、前記センサ回路の出力電圧の傾きに相当するデジタルデータを前記無線部の信号入力端子に出力する傾き検出回路とから構成され、前記傾き検出回路は、前記センサ回路の出力電圧が所定の論理閾値に達したときに、前記第２の制御スイッチをオン状態にする制御信号を出力する第１の閾値回路と、前記センサ回路の出力を入力とし、前記第１の閾値回路よりも大きい論理閾値を有する第２の閾値回路と、前記第１、第２の閾値回路の出力を基に前記センサ回路の出力電圧の傾きを検出する傾き信号生成部と、この傾き信号生成部の出力を基に発振する発振部と、この発振部が出力するパルスの数を計数し、計数結果を示すデジタルデータを前記無線部の信号入力端子に出力するカウンタとから構成されることを特徴とするものである。
【００１９】
また、記載の本発明のセンサノードチップの１構成例（第１の実施の形態）において、前記電圧制限回路は、電流を接地電位に流す負荷回路と、前記第１の電荷蓄積部の出力端子と前記負荷回路との間に設けられた第３の制御スイッチと、前記第１の電荷蓄積部の出力電圧が所定の第２の電圧を超えたときに前記第３の制御スイッチをオン状態にして、前記第１の電荷蓄積部の電荷を前記負荷回路に流す第２の電圧検知回路とから構成されることを特徴とするものである。
また、本発明のセンサノードチップの１構成例（第４の実施の形態）において、前記電圧制限回路は、直列接続された複数のダイオードから構成され、先頭のダイオードのアノード端子は前記第１の電荷蓄積部の出力端子に接続され、最後尾のダイオードのカソード端子は接地されることを特徴とするものである。
また、本発明のセンサノードチップの１構成例（第６の実施の形態）において、前記電圧制限回路は、電荷を蓄積する容量素子からなる負荷回路と、前記第１の電荷蓄積部の出力端子と前記負荷回路との間に設けられた第３の制御スイッチと、前記第１の電荷蓄積部の出力電圧が所定の第２の電圧を超えたときに前記第３の制御スイッチをオン状態にして、前記第１の電荷蓄積部の電荷を前記負荷回路に流す第２の電圧検知回路とから構成されることを特徴とするものである。
【００２０】
また、本発明のセンサノードチップの１構成例（第７の実施の形態）において、前記電圧制限回路は、前記第１の電荷蓄積部の出力電圧が所定の第２の電圧を超えると出力信号を遷移させる第２の電圧検知回路と、この第２の電圧検知回路の出力の遷移回数を計数するカウンタと、直列に接続された複数の第３の制御スイッチと、前記カウンタの出力をデコードし、デコード結果に応じて前記第３の制御スイッチを制御するデコーダと、各第３の制御スイッチの出力端子と接地電位との間に設けられた複数の容量素子とから構成され、先頭の第３の制御スイッチの入力端子は前記第１の電荷蓄積部の出力端子に接続されることを特徴とするものである。
また、本発明のセンサノードチップの１構成例（第８の実施の形態）において、前記電圧制限回路は、支柱と支持部で支持された可動部と固定の電極との間に可変容量が形成され、前記電極に印加される前記第１の電荷蓄積部の出力電圧に応じて前記可変容量が変化するＭＥＭＳ可変容量素子から構成されることを特徴とするものである。
【００２１】
また、本発明のセンサノードチップの１構成例（第９の実施の形態）において、前記電圧制限回路は、直列に接続された複数の第３の制御スイッチと、先頭の第３の制御スイッチの入力端子および各第３の制御スイッチの出力端子と接地電位との間にそれぞれ設けられ、支柱と支持部で支持された可動部と固定の第１、第２の電極との間に第１、第２の可変容量が形成される複数のＭＥＭＳ可変容量素子と、各第３の制御スイッチに対応して１つずつ設けられ、対応する第３の制御スイッチの直前に設けられた前記ＭＥＭＳ可変容量素子の可動部と第２電極との間に形成される第２の可変容量が所定の容量値よりも大きくなったことを検知したときに出力信号を遷移させ、対応する第３の制御スイッチをオン状態にする複数の容量閾値回路とから構成され、先頭の第３の制御スイッチの入力端子は前記第１の電荷蓄積部の出力端子に接続され、前記ＭＥＭＳ可変容量素子の第１の電極は前記第３の制御スイッチの入力端子または出力端子に接続され、第２の電極は前記容量閾値回路の入力端子に接続され、前記容量閾値回路の電源端子は前記第３の制御スイッチの入力端子または出力端子に接続されることを特徴とするものである。
【００２２】
また、本発明のセンサノードチップの１構成例（第９の実施の形態）において、前記容量閾値回路は、一端が前記ＭＥＭＳ可変容量素子の第２の電極に接続され、他端が容量閾値回路の電源端子に接続された固定容量素子と、容量閾値回路の電源端子から電源が供給され、前記ＭＥＭＳ可変容量素子の第２の電極の電圧が所定の閾値電圧より小さくなったときに、対応する第３の制御スイッチをオン状態にする閾値回路とから構成されることを特徴とするものである。
また、本発明のセンサノードチップの１構成例（第１の実施の形態）において、前記センサ素子部は、第１の固定電極と第２の固定電極とが振動により可動する可動電極と対向して配置され、前記センサ回路は、順方向で直列接続された３つのダイオードと、一端がセンサ回路の出力端子に接続され、他端が接地電位に接続された前記固定容量素子とから構成され、第１のダイオードのアノード端子はセンサ回路の電源端子に接続され、前記第１のダイオードのカソード端子と第２のダイオードのアノード端子は前記センサ素子部の第１の固定電極に接続され、前記第２のダイオードのカソード端子と第３のダイオードのアノード端子は前記センサ素子部の第２の固定電極に接続され、前記第３のダイオードのカソード端子はセンサ回路の出力端子に接続されることを特徴とするものである。
【００２３】
また、本発明のセンサノードチップの１構成例（第１、第２の実施の形態）において、前記閾値回路は、ゲート端子が前記センサ回路の出力端子に接続され、ソース端子が閾値回路の電源端子に接続され、ドレイン端子が閾値回路の出力端子に接続され、前記センサ回路の出力電圧が所定の論理閾値より低いときにオン状態となり論理閾値より高いときにオフ状態となる第１極性トランジスタと、ゲート端子が接地電位または接地電位から第２極性トランジスタの閾値電圧までの範囲で設定された固定電位に接続され、ドレイン端子が前記第１極性トランジスタのドレイン端子および閾値回路の出力端子に接続され、ソース端子が接地電位に接続された第２極性トランジスタと、前記第１極性トランジスタのドレイン端子および閾値回路の出力端子に接続され、前記第１極性トランジスタがオン状態のときの充電電流により電荷を蓄積する第２の電荷蓄積部とから構成されることを特徴とするものである。
また、本発明のセンサノードチップの１構成例（第３の実施の形態）において、前記第１、第２の閾値回路は、それぞれ、ゲート端子が前記センサ回路の出力端子に接続され、ソース端子が第１、第２の閾値回路の電源端子に接続され、ドレイン端子が第１、第２の閾値回路の出力端子に接続され、前記センサ回路の出力電圧が所定の論理閾値より低いときにオン状態となり論理閾値より高いときにオフ状態となる第１極性トランジスタと、第１の端子が前記第１極性トランジスタのドレイン端子および第１、第２の閾値回路の出力端子に接続され、第２の端子が接地電位に接続され、前記第１の端子から前記第２の端子に流れる電流を制限する電流制限部と、前記第１極性トランジスタのドレイン端子および第１、第２の閾値回路の出力端子に接続され、前記第１極性トランジスタがオン状態のときの充電電流により電荷を蓄積する第２の電荷蓄積部とから構成され、前記第２の閾値回路の電流制限部の電流値は、前記第１の閾値回路の電流制限部の電流値よりも小さいことを特徴とするものである。
【発明の効果】
【００２４】
本発明によれば、センサノードチップは、センサ素子信号検出回路と、蓄電回路とを備え、蓄電回路は、整流回路と、第１の電荷蓄積部と、第１の制御スイッチと、第１の電圧検知回路と、第２の制御スイッチと、電圧制限回路とから構成される。本発明では、ナノアンペア以下の微小な交流電流発生器が出力する電流を蓄電する蓄電回路が供給するエネルギーで動作し、初期化後の待ち受け時にセンサ素子信号検出回路が電力消費しないようにすることができ、さらに第１の電荷蓄積部の出力電圧が上昇してセンサ素子信号検出回路が動作した後にセンサ素子部からの検知信号に基づく電圧が閾値に達したときに無線部に電源を供給して起動させることができる。本発明では、外部振動の検知結果に応じた送信間隔で無線電波を送信することができるため、センサ素子部からの検知信号をＡ／Ｄ変換して無線電波で送信する必要がなくなり、センサノードチップ内で大きな電力を消費していたＡ／Ｄ変換部やＣＰＵ、メモリが不要となるので、センサノードチップ全体の消費電力を効果的に低減することが可能となる。本発明のセンサノードチップを用いれば、センサノードチップの消費電力をナノワットレベルの極限まで低減することができる。したがって、センサノードチップの電源部の発電量を大きくする必要がなく、小型の交流電流発生器を使用することができ、交流電流発生器の体積を小さくすることができる。そのため、センサノードチップの小型化が達成され、いままでサイズの制約で埋め込むことができなかった物や人の部分にもセンサノードチップを埋め込むことができる。さらには、センサノードシステムを用いたユビキタスネットワークサービスの範囲を広げることができ、ユーザの利便性を高めたサービスを提供することができ、効果大である。また、本発明では、電圧制限回路を設けることにより、第１の電荷蓄積部の出力電圧を制限することができるので、初期化後の待ち受け時に交流電流発生器からの電流供給が止まらない場合であっても、センサノードチップのＬＳＩが破壊されることがなくなる。
【００２５】
また、本発明では、センサ素子信号検出回路を、センサ回路と、閾値回路とから構成することにより、外部振動の待ち受け時に無線部が電力を消費しないようにすることができ、センサノードチップの消費電力を削減することが可能となる。
【００２６】
また、本発明では、センサ素子信号検出回路を、センサ回路と、閾値回路と、Ａ／Ｄ変換回路と、第１の遅延部とから構成し、蓄電回路に第２の遅延部を設けることにより、センサノードチップからの１回の無線出力でイベント発生時の振動の大きさを受信装置側に送信することが可能となる。
【００２７】
また、本発明では、センサ素子信号検出回路を、センサ回路と、傾き検出回路とから構成し、傾き検出回路を、第１の閾値回路と、第２の閾値回路と、傾き信号生成部と、発振部と、カウンタとから構成することにより、センサノードチップからの１回の無線出力でイベント発生時の振動の大きさを受信装置側に送信することが可能となる。
【００２８】
また、本発明では、電圧制限回路を、電流を接地電位に流す負荷回路と、第３の制御スイッチと、第２の電圧検知回路とから構成することにより、第１の電荷蓄積部の出力電圧を制限することができる。
【００２９】
また、本発明では、電圧制限回路を、直列接続された複数のダイオードから構成することにより、第１の電荷蓄積部の出力電圧を制限することができる。
【００３０】
また、本発明では、電圧制限回路を、電荷を蓄積する容量素子からなる負荷回路と、第３の制御スイッチと、第２の電圧検知回路とから構成することにより、電圧制限回路のリーク電流を低減することができ、第１の電荷蓄積部に電荷を効率よく蓄積することができる。
【００３１】
また、本発明では、電圧制限回路を、第２の電圧検知回路と、カウンタと、複数の第３の制御スイッチと、デコーダと、複数の容量素子とから構成することにより、第１の電荷蓄積部がフル充電された場合の無線送信回数を増加させることができる。
【００３２】
また、本発明では、電圧制限回路を、ＭＥＭＳ可変容量素子から構成することにより、消費電力と回路面積を低減することができる。
【００３３】
また、本発明では、電圧制限回路を、複数の第３の制御スイッチと、複数のＭＥＭＳ可変容量素子と、複数の容量閾値回路とから構成することにより、消費電力と回路面積を低減することができ、さらに第１の電荷蓄積部がフル充電された場合の無線送信回数を増加させることができる。
【００３４】
また、本発明では、容量閾値回路を、固定容量素子と、閾値回路とから構成することにより、第２の可変容量が所定の容量値よりも大きくなったことを検知することができる。
【００３５】
また、本発明では、センサ回路を、順方向で直列接続された３つのダイオードと、一端がセンサ回路の出力端子に接続され、他端が接地電位に接続された固定容量素子とから構成することにより、外部振動の大きさに応じた傾きで出力電圧が上昇するセンサ回路を実現することができる。
【００３６】
また、本発明では、閾値回路を、第１極性トランジスタと、第２極性トランジスタと、第２の電荷蓄積部とから構成することにより、閾値回路を流れる貫通電流をサブマイクロアンペア以下の電流に低減することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施の形態に係るセンサノードチップの構成を示すブロック図である。
【図２】本発明の第１の実施の形態において整流回路に用いるダイオードの構成を示す回路図である。
【図３】本発明の第１の実施の形態における電圧制限回路の構成を示すブロック図である。
【図４】本発明の第１の実施の形態におけるセンサ素子部およびゼロパワーセンサ回路の構成を示す回路図である。
【図５】本発明の第１の実施の形態におけるセンサ素子部に用いる振動センサの構成を示す図である。
【図６】本発明の第１の実施の形態におけるゼロパワー閾値回路の構成を示す回路図である。
【図７】本発明の第１の実施の形態におけるゼロパワーセンサ回路およびゼロパワー閾値回路の動作を示す信号波形図である。
【図８】本発明の第１の実施の形態におけるゼロパワーセンサ回路およびゼロパワー閾値回路の動作を示す信号波形図である。
【図９】本発明の第１の実施の形態における無線回路の動作を示す説明図である。
【図１０】本発明の第２の実施の形態に係るセンサノードチップの構成を示すブロック図である。
【図１１】本発明の第２の実施の形態に係るセンサノードチップの動作を示す信号波形図である。
【図１２】本発明の第３の実施の形態に係るセンサノードチップの構成を示すブロック図である。
【図１３】本発明の第３の実施の形態におけるゼロパワー傾き検出回路の構成を示すブロック図である。
【図１４】本発明の第３の実施の形態における第１のゼロパワー閾値回路の構成を示す回路図である。
【図１５】本発明の第３の実施の形態に係るセンサノードチップの動作を示す信号波形図である。
【図１６】本発明の第４の実施の形態に係る電圧制限回路の構成を示す回路図である。
【図１７】本発明の第４の実施の形態において電圧制限回路に用いるダイオードの構成を示す回路図である。
【図１８】本発明の第５の実施の形態において電圧制限回路に用いるダイオードの構成を示す回路図である。
【図１９】本発明の第６の実施の形態に係る電圧制限回路の構成を示すブロック図である。
【図２０】本発明の第７の実施の形態に係る電圧制限回路の構成を示すブロック図である。
【図２１】本発明の第８の実施の形態に係る電圧制限回路の構成を示す回路図である。
【図２２】本発明の第８の実施の形態において電圧制限回路に用いるＭＥＭＳ可変容量素子の構造を示す図である。
【図２３】本発明の第９の実施の形態に係る電圧制限回路の構成を示すブロック図である。
【図２４】本発明の第９の実施の形態において電圧制限回路に用いるＭＥＭＳ可変容量素子の構造を示す図である。
【図２５】本発明の第９の実施の形態において電圧制限回路に用いる容量閾値回路の構成を示すブロック図である。
【図２６】従来のセンサノードシステムの構成を示すブロック図である。
【図２７】従来のセンサノードチップにおけるセンサ素子部およびセンサ回路部の構成を示す回路図である。
【図２８】従来のセンサノードチップにおける振動センサの構成例を示す図である。
【図２９】従来のセンサノードチップにおける電源部の構成例を示す図である。
【発明を実施するための形態】
【００３８】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係るセンサノードチップの構成を示すブロック図である。
本実施の形態のセンサノードチップは、交流電流発生器１と、蓄電回路２と、センサ素子部３と、センサ素子信号検出回路４と、無線回路５とから構成される。
【００３９】
交流電流発生器１は、図２９で説明したとおり、外部の振動に応じて交流電流を発生する。
蓄電回路２は、整流回路２０と、電荷蓄積部２１と、電圧検知回路２２と、制御スイッチ２３，２４と、電圧制限回路２５とから構成される。整流回路２０は、２つのダイオードＤ１，Ｄ２からなる。電荷蓄積部２１としては、容量素子が使用される。
【００４０】
センサ素子部３は、外部の振動に応じて容量値が変化する可変容量素子を有し、容量変化に応じた検知信号を出力する。
センサ素子信号検出回路４は、ゼロパワーセンサ回路４０と、ゼロパワー閾値回路４１とから構成される。
【００４１】
交流電流発生器１から出力される交流電流は、整流回路２０で整流され、電荷蓄積部２１に蓄電される。このとき、整流回路２０と電荷蓄積部２１との接点端子の電圧ＶＣＨは、階段状に上昇する。電圧検知回路２２は、電圧ＶＣＨが所定の電圧まで上昇したか否かを検知する。電圧検知回路２２は、電圧ＶＣＨが第１の閾値電圧を超えた場合、制御スイッチ２３をオフ状態からオン状態にする。これにより、電荷蓄積部２１から制御スイッチ２３を介してセンサ素子信号検出回路４に電力が供給される。
【００４２】
センサ素子信号検出回路４に電力が供給されている状態で、センサ素子部３が反応する振動が発生すると、センサ素子部３から検知信号が出力される。初期状態では、センサ素子部３から検知信号が出力されず、ゼロパワーセンサ回路４０の出力電圧は接地電位となっている。これに対して、センサ素子部３から検知信号が出力されると、ゼロパワーセンサ回路４０の出力電圧が上昇する。
【００４３】
ゼロパワー閾値回路４１は、ゼロパワーセンサ回路４０の出力電圧が所定の閾値電圧に達したか否かを検出する。ゼロパワー閾値回路４１は、ゼロパワーセンサ回路４０の出力電圧が所定の閾値電圧に達した場合、制御スイッチ２４をオフ状態からオン状態にする。これにより、無線回路５が動作し、無線回路５は、外部から振動が加えられたことを示す信号を記憶したり無線送信したりする。
【００４４】
整流回路２０に用いるダイオードＤ１，Ｄ２の具体例を図２に示す。ダイオードＤ１は、ｎＭＯＳトランジスタＱ１、ｐＭＯＳトランジスタＱ２の順に配置し、ｎＭＯＳトランジスタＱ１のソース端子とｐＭＯＳトランジスタＱ２のソース端子を直結し、ｎＭＯＳトランジスタＱ１のゲート端子とｐＭＯＳトランジスタＱ２のドレイン端子を直結し、ｎＭＯＳトランジスタＱ１のドレイン端子とｐＭＯＳトランジスタＱ２のゲート端子を直結した構成からなる。ｎＭＯＳトランジスタＱ１のドレイン端子がカソードに相当し、ｐＭＯＳトランジスタＱ２のドレイン端子がアノードに相当する。ｐＭＯＳトランジスタＱ２側が高電位のときに順バイアスである。ダイオードＤ２も、ダイオードＤ１と同じ構成を有する。
【００４５】
このダイオードＤ１，Ｄ２の特長は、ダイオードを逆バイアスにしたときに、ダイオードを構成するｎＭＯＳトランジスタＱ１のゲート−ソース間電圧およびｐＭＯＳトランジスタＱ２のゲート−ソース間電圧が共に逆バイアスされるため、リーク電流がショットキーダイオードの逆バイアス時に比べて非常に小さいことである。
【００４６】
交流電流発生器１から正の電荷が供給される場合、交流電流発生器１の出力電位が正になる。このため、ダイオードＤ１のｐＭＯＳトランジスタＱ２側が高電位になり、ダイオードＤ１が順バイアスになって電流が流れ、電荷蓄積部２１に電荷が蓄積される。ダイオードＤ２のｎＭＯＳトランジスタＱ１側が高電位になり、ダイオードＤ２が逆バイアスになるので、ダイオードＤ２には電流は流れない。
【００４７】
また、交流電流発生器１から負の電荷が供給される場合、交流電流発生器１の出力電位が負になる。このため、ダイオードＤ１のｐＭＯＳトランジスタＱ２側が低電位になり、ダイオードＤ１が逆バイアスになって電流が流れず、ダイオードＤ２および接地電位側に電流が流れる。このとき、逆バイアスのダイオードＤ１のリーク電流は非常に小さいので、交流電流発生器１の出力電位が正のときに蓄積される電荷が負のときに消失する電荷に比べて桁違いに大きく、電荷蓄積部２１に徐々に電荷が蓄積される。こうして、図２に示したような構成を採用することにより、ダイオードＤ１，Ｄ２のリーク電流を低減することができ、電荷を電荷蓄積部２１に効率よく蓄積することができる。
【００４８】
本実施の形態では、センサ素子部３が反応する振動が発生せず、ゼロパワーセンサ回路４０の出力電圧が変化しない場合、制御スイッチ２４がオフ状態のままとなるので、整流回路２０と電荷蓄積部２１との接点端子の電圧ＶＣＨが上昇し続ける。
電圧制限回路２５は、電圧ＶＣＨが第２の閾値電圧（第２の閾値電圧＞第１の閾値電圧）を超えたことを検知すると、電荷蓄積部２１に溜まった電荷を抜き取り、電圧ＶＣＨが第２の閾値電圧以下になるようにする。電圧制限回路２５の具体例を図３に示す。
【００４９】
電圧制限回路２５は、電圧検知回路２５０と、制御スイッチ２５１と、負荷回路２５２とから構成される。
電圧検知回路２５０は、入力端子の電圧ＶＣＨが第２の閾値電圧を超えていることを検知したとき、制御スイッチ２５１をオフ状態からオン状態にし、電荷蓄積部２１に溜まった電荷を負荷回路２５２に流し、電圧ＶＣＨが第２の閾値電圧以下に低下したとき、再び、制御スイッチ２５１をオフ状態とする。電圧制限回路２５は、このような動作を繰り返すことで電圧ＶＣＨが第２の閾値電圧を超えないようにし、電圧ＶＣＨがセンサノードチップを構成するＬＳＩの耐圧を超えないようにする。こうして、電圧制限回路２５は、ＬＳＩの破壊を防ぐ。
【００５０】
図４は、センサ素子部３およびゼロパワーセンサ回路４０の構成を示す回路図である。センサ素子部３は、電源電位ＶＤＤと接地電位ＧＮＤとの間に接続された振動センサ３０から構成されている。振動センサ３０は、外部振動により差動的に容量値が変化する２つの可変容量素子ＣＰ，ＣＮの直列接続からなる。
【００５１】
図５は、振動センサ３０の構成例を示す図である。振動センサ３０は、前述した振動センサ５１Ａ，５１Ｂと同様に、ＭＥＭＳプロセスによりシリコンチップ上に構成された微細な櫛歯構造からなり、可動電極３０Ｍと２つの固定電極３０Ｐ，３０Ｎとを有している。
【００５２】
外部振動で可動電極３０Ｍが振動することにより、固定電極３０Ｐ，３０Ｎとの距離が変化して、可動電極３０Ｍと固定電極３０Ｐ，３０Ｎと間の容量ＣＰ，ＣＮの大きさが変化する。この際、固定電極３０Ｐと固定電極３０Ｎとの中間に可動電極３０Ｍが配置されているため、これら容量ＣＰ，ＣＮは差動的に変化する。
本実施の形態では、ノードＮ３を介して可動電極３０Ｍへ接地電位ＧＮＤを印加している。これにより、外部振動に応じて正負に電圧が差動で変化する検知信号が、固定電極３０Ｐ，３０ＮからノードＮ１，Ｎ２を介してそれぞれ出力される。
【００５３】
ゼロパワーセンサ回路４０は、図４に示すように、順方向で直列接続されたダイオードＤ３〜Ｄ５と固定容量素子ＣＳとからなり、これらが電源電位ＶＤＤと接地電位ＧＮＤとの間に直列接続されている。図４の例では、ＭＯＳトランジスタでダイオードを構成しているが、ＰＮダイオードを用いてもよい。
【００５４】
ゼロパワーセンサ回路４０において、ダイオードＤ３のアノード端子は、電源電位ＶＤＤに接続され、ダイオードＤ３のカソード端子とダイオードＤ５のアノード端子との間にダイオードＤ４が順方向で直列接続されている。また、ダイオードＤ５のカソード端子と接地電位ＧＮＤとの間に固定容量素子ＣＳが接続されている。
【００５５】
また、ゼロパワーセンサ回路４０では、各ダイオード間を接続する接続ノードのうち隣り合う２つの接続ノードごとに、一方の接続ノードが可変容量素子ＣＰのノードＮ１に接続され、他方の接続ノードが可変容量素子ＣＮのノードＮ２に接続されている。したがって、センサ素子部３のノードＮ１は、ダイオードＤ３とダイオードＤ４との接続ノードに接続され、センサ素子部３のノードＮ２は、ダイオードＤ４とダイオードＤ５との接続ノードに接続されている。これにより、センサ素子部３のノードＮ１，Ｎ２から出力された逆位相の２つの検知信号ＢＰ，ＢＮによりダイオードＤ３〜Ｄ５が交互に導通制御され、電源電位ＶＤＤにより固定容量素子ＣＳが徐々に充電される。
【００５６】
図６は、ゼロパワー閾値回路４１の構成を示す回路図である。ゼロパワー閾値回路４１は、ゲート端子が入力端子ＩＮ（ゼロパワーセンサ回路４０の出力端子）に接続され、ソース端子が電源電位ＶＤＤに接続され、ドレイン端子が出力端子ＯＵＴに接続されたｐＭＯＳトランジスタＱ３と、ゲート端子が固定電位端子ＲＥＦに接続され、ソース端子が接地され、ドレイン端子がｐＭＯＳトランジスタＱ３のドレイン端子および出力端子ＯＵＴに接続されたｎＭＯＳトランジスタＱ４と、第１の端子が第１のｐＭＯＳトランジスタＱ３のドレイン端子および出力端子ＯＵＴに接続され、第２の端子が接地された電荷蓄積部Ｃ１とから構成される。電荷蓄積部Ｃ１としては、容量素子が使用される。固定電位端子ＲＥＦには、接地電位からｎＭＯＳトランジスタＱ４の閾値電圧以下の参照電圧が入力される。
【００５７】
ゼロパワーセンサ回路４０の出力電圧が接地電位から上昇してゼロパワー閾値回路４１の入力端子ＩＮの電圧が上昇すると、ｐＭＯＳトランジスタＱ３はオフ状態に近付いてくる。固定電位端子ＲＥＦに入力される参照電圧により、ｎＭＯＳトランジスタＱ４のドレイン−ソース間電流はサブマイクロアンペア以下に設定されている。なお、サブマイクロアンペアの電流とは、１００ｎＡの電流のことを意味する。
【００５８】
ゼロパワー閾値回路４１の電源電位をＶＤＤ、ｐＭＯＳトランジスタＱ３の閾値電圧をＶｔｈとすると、入力端子ＩＮの電圧（ゼロパワーセンサ回路４０の出力電圧）がＶＤＤ−Ｖｔｈ付近の電圧に到達したところでｐＭＯＳトランジスタＱ３のソース−ドレイン間電流がｎＭＯＳトランジスタＱ４のドレイン−ソース間電流よりも小さくなり、電荷蓄積部Ｃ１に充電された電荷がｎＭＯＳトランジスタＱ４へ流れ始める。
【００５９】
これにより、出力端子ＯＵＴの電圧が低下し、電荷蓄積部Ｃ１の容量値と電流制限部を構成するｎＭＯＳトランジスタＱ４の電流値とで決まる放電時間の後、出力端子ＯＵＴは接地電位となる。こうして、ゼロパワー閾値回路４１は、ＶＤＤ−Ｖｔｈを論理閾値とした閾値処理を行うことになる。
【００６０】
図７は、ゼロパワーセンサ回路４０およびゼロパワー閾値回路４１の動作を示す信号波形図である。検知期間の開始時点である時刻Ｔ０において、固定容量素子ＣＳの電圧は接地電位ＧＮＤと等しいものとする。その後、一定周波数の外部振動をセンサノードチップに与えた場合、この外部振動に応じてセンサ素子部３から出力される検知信号ＢＰ，ＢＮの電圧が変化する。この際、１回の振動でセンサ素子部３の可変容量素子ＣＰ，ＣＮに充電される電荷は一定であることから、電荷Ｑ＝容量Ｃ×電圧Ｖの関係に基づき、容量Ｃと電圧Ｖとが反比例する。
【００６１】
このため、１回の振動で固定電極３０Ｐと可動電極３０Ｍとの距離が大きくなって可変容量素子ＣＰの容量Ｃが小さくなると検知信号ＢＰの電圧が高くなり、上記距離が小さくなって可変容量素子ＣＰの容量Ｃが大きくなると検知信号ＢＰの電圧が低くなる。また、このことは、固定電極３０Ｎと可動電極３０Ｍとから構成される可変容量素子ＣＮと検知信号ＢＮとの関係についても同様である。
【００６２】
ここで、図５に示したように、可変容量素子ＣＰ，ＣＮは対称構造をなすことから、検知信号ＢＰ，ＢＮは、図７に示すように逆位相の信号となる。なお、検知信号ＢＰ，ＢＮの波形については、実際には外部振動の状態に応じて曲線となるが、回路動作の説明を容易とするため、図７では、検知信号ＢＰ，ＢＮを矩形波形で示してある。
【００６３】
ゼロパワーセンサ回路４０のダイオードＤ３〜Ｄ５は、それぞれの両端電圧差がしきい値電圧Ｖｔ以上になった時点で導通状態となる。このため、検知信号ＢＰの電圧が電源電位ＶＤＤよりＶｔ以上低下した時点でダイオードＤ３が導通し、検知信号ＢＮの電圧が検知信号ＢＰの電圧よりＶｔ以上低下した時点でダイオードＤ４が導通し、検知信号ＢＮの電圧が固定容量素子ＣＳの電位すなわちセンサ出力信号ＳＯの電圧よりＶｔ以上上昇した時点でダイオードＤ５が導通する。
【００６４】
このため、外部振動の繰り返しに応じて、ダイオードＤ３，Ｄ５とダイオードＤ４とが交互に導通することから、電源電位ＶＤＤからの電荷がダイオードＤ３〜Ｄ５を介して固定容量素子ＣＳまで順に伝達されて充電される。
【００６５】
したがって、時刻Ｔ０から時刻Ｔ１までの期間ΔＴ１では、ゼロパワーセンサ回路４０の出力電圧、すなわちセンサ出力信号ＳＯの電圧がゼロパワー閾値回路４１の閾値電圧に達していないため、ゼロパワー閾値回路４１からスイッチオフを示す制御信号が制御スイッチ２４に出力される。一方、時刻Ｔ１に、センサ出力信号ＳＯの電圧がゼロパワー閾値回路４１の閾値電圧に達した時点で、ゼロパワー閾値回路４１からスイッチオンを示す制御信号が制御スイッチ２４に出力される。これにより、時刻Ｔ０の動作開始から期間ΔＴ１経過後に、無線回路５に対して電源供給が行われて、無線電波が送信されることになる。
【００６６】
このように、センサ出力信号ＳＯの電圧は、検知信号ＢＰ，ＢＮの繰り返し回数に依存する。このため、検知信号ＢＰ，ＢＮの繰り返し速度、すなわち外部振動の周波数や加速度の大きさに応じて、センサ出力信号ＳＯの電圧が上昇する速度が変化する。
【００６７】
図８は、ゼロパワーセンサ回路４０およびゼロパワー閾値回路４１の他の動作を示す信号波形図である。図８では、図７の場合よりも低い周波数の外部振動がセンサノードチップへ与えられた場合が例として示されている。この場合には、図７の場合よりも外部振動の周波数が低いため、センサ出力信号ＳＯの電圧が上昇する速度は遅くなり、センサ出力信号ＳＯの電圧がゼロパワー閾値回路４１の閾値電圧に達するまでに、期間ΔＴ１より長い期間ΔＴ２を要している。
【００６８】
この結果、無線回路５に対して、外部振動の周波数あるいは加速度の大きさに応じた間隔で、蓄電回路２から電力が供給されることになる。図９は、無線回路５の動作を示す説明図である。前述した図７および図８の動作で得られた期間ΔＴ１，ΔＴ２をパルス間隔として、無線電波が間欠的に送信される。無線電波の１回あたりの送信期間は、例えば１ｍｓ以下であることが望ましい。これにより、μＷより小さいｎＷ（ナノワット）レベルまで低電力化が可能である。
【００６９】
以上、説明したように、本実施の形態のセンサノードチップは、外部振動の待ち受け時に電力を消費しないゼロパワーセンサ回路４０を備えており、消費電力の大きなＡ／Ｄ変換回路、メモリおよびＣＰＵを必要としないため、生活環境の振動などのエネルギーを電気エネルギーに変換する電源回路から供給される電力で動作することができる。また、本実施の形態では、電圧制限回路２５を設けることにより、電荷蓄積部２１の電圧ＶＣＨを制限することができるので、外部振動の待ち受け時に交流電流発生器１からの電流供給が多くなって、電荷蓄積部２１の電圧ＶＣＨが上昇し過ぎ、センサノードチップを構成するＬＳＩを破壊してしまうという問題を防ぐことができる。
【００７０】
［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図１０は、本発明の第２の実施の形態に係るセンサノードチップの構成を示すブロック図である。
本実施の形態のセンサノードチップは、交流電流発生器１と、蓄電回路２ａと、センサ素子部３と、センサ素子信号検出回路４ａと、無線回路５ａとから構成される。センサ素子信号検出回路４ａは、ゼロパワーセンサ回路４０と、ゼロパワー閾値回路４１と、Ａ／Ｄ変換回路４２と、遅延部４３とから構成される。
【００７１】
本実施の形態は、センサ素子信号検出回路４ａに、ゼロパワーセンサ回路４０の出力電圧をデジタルデータに変換するＡ／Ｄ変換回路４２とゼロパワー閾値回路４１の出力信号を遅延させる遅延部４３とを備え、蓄電回路２ａの制御スイッチ２４と無線回路５ａとの間に遅延部２６を備える点が、第１の実施の形態と異なる。さらに、本実施の形態は、無線回路５ａがゼロパワーセンサ回路４０の出力のデジタルデータを無線送信する点が、第１の実施の形態と異なる。
【００７２】
図１１は、本実施の形態のセンサノードチップの動作を示す信号波形図である。センサ素子部３からの検知信号によりゼロパワーセンサ回路４０の出力電圧（センサ出力信号ＳＯ）が上昇し、ゼロパワー閾値回路４１の閾値電圧に達した時点で（図１１の時刻Ｔ１）、ゼロパワー閾値回路４１からスイッチオンを示す制御信号が出力される。ここまでの動作は第１の実施の形態と同じである。
【００７３】
本実施の形態では、遅延部４３が設けられているため、ゼロパワー閾値回路４１の出力信号の遷移から遅延部４３の遅延時間分だけ遅れた時刻Ｔ２において制御スイッチ２４がオフ状態からオン状態となる。これにより、電荷蓄積部２１から制御スイッチ２４を介してＡ／Ｄ変換回路４２に電力が供給される。Ａ／Ｄ変換回路４２は、ゼロパワーセンサ回路４０の出力電圧をデジタルデータに変換する。Ａ／Ｄ変換回路４２としては、逐次比較型やデルタシグマ型、パイプライン型、フラッシュ型などのＡ／Ｄ変換回路を用いればよい。
【００７４】
本実施の形態では、Ａ／Ｄ変換回路４２と遅延部４３とを設けることにより、ゼロパワー閾値回路４１の出力が遷移した時刻Ｔ１から遅延部４３の遅延時間の間に上昇したゼロパワーセンサ回路４０の出力電圧を検出することができる。
制御スイッチ２４がオン状態となった後、蓄電回路２ａの遅延部２６の遅延時間後に無線回路５ａに電力が供給される。ここで、遅延部２６の遅延時間は、遅延部４３の遅延時間よりも長い時間に設定されている。したがって、無線回路５ａは、Ａ／Ｄ変換回路４２から出力されたデジタルデータを無線送信する。
【００７５】
本実施の形態では、ゼロパワーセンサ回路４０の出力をゼロパワー閾値回路４１で閾値処理し、所定の遅延時間後にＡ／Ｄ変換回路４２を作動させ、ゼロパワーセンサ回路４０の出力の傾きに相当するデジタル値に変換して無線回路５ａに出力させる。第１の実施の形態では、振動の大きさを受信装置側で検知するために２回以上の無線出力が必要であったのに対し、本実施の形態では、１回の無線出力によりイベント発生時の振動の大きさを検知できるという効果がある。
【００７６】
［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図１２は、本発明の第３の実施の形態に係るセンサノードチップの構成を示すブロック図である。
本実施の形態のセンサノードチップは、交流電流発生器１と、蓄電回路２と、センサ素子部３と、センサ素子信号検出回路４ｂと、無線回路５ｂとから構成される。センサ素子信号検出回路４ｂは、ゼロパワーセンサ回路４０と、ゼロパワー傾き検出回路４４とから構成される。
【００７７】
本実施の形態は、センサ素子信号検出回路４ｂに、ゼロパワーセンサ回路４０の出力を入力信号とし、無線回路５ｂにデジタルデータを出力するゼロパワー傾き検出回路４４を備える点が、第１の実施の形態と異なる。
【００７８】
ゼロパワー傾き検出回路４４の具体的な構成例を図１３に示す。ゼロパワー傾き検出回路４４は、閾値電圧の異なる第１、第２のゼロパワー閾値回路４４０，４４１と、傾き信号生成部４４２と、発振許可部４４３と、発振部４４４と、カウンタ４４５とから構成される。
【００７９】
第１のゼロパワー閾値回路４４０の構成を図１４に示す。第１のゼロパワー閾値回路４４０は、ゲート端子が入力端子ＩＮ（ゼロパワーセンサ回路４０の出力端子）に接続され、ソース端子が電源電位ＶＤＤに接続され、ドレイン端子が出力端子ＯＵＴに接続されたｐＭＯＳトランジスタＱ５と、第１の端子がｐＭＯＳトランジスタＱ５のドレイン端子および出力端子ＯＵＴに接続され、第２の端子が接地された電流制限部Ｉ１と、第１の端子がｐＭＯＳトランジスタＱ５のドレイン端子および出力端子ＯＵＴに接続され、第２の端子が接地された電荷蓄積部Ｃ２とから構成される。電流制限部Ｉ１としては、サブマイクロアンペア以下の電流を流す電流源が使用され、電荷蓄積部Ｃ２としては、容量素子が使用される。
【００８０】
第１のゼロパワー閾値回路４４０の動作を説明する。センサノードチップの初期化時に入力端子ＩＮの電圧はＬｏｗとなり、ｐＭＯＳトランジスタＱ５がオン状態となり、電荷蓄積部Ｃ２に電荷が充電され、出力端子ＯＵＴの電圧がＨｉｇｈとなる。
【００８１】
センサ素子部３から検知信号が出力されゼロパワーセンサ回路４０の出力電圧がＬｏｗから上昇して入力端子ＩＮの電圧が上昇すると、ｐＭＯＳトランジスタＱ５はオフ状態に近付いてくる。電流制限部Ｉ１の電流Ｉｌｅａｋ１をサブマイクロアンペア程度に設定した場合、第１のゼロパワー閾値回路４４０の電源電位をＶＤＤ、ｐＭＯＳトランジスタＱ５の閾値電圧をＶｔｈとすると、入力端子ＩＮの電圧（ゼロパワーセンサ回路４０の出力電圧）がＶＤＤ−Ｖｔｈ付近の電圧に到達したところでｐＭＯＳトランジスタＱ５のソース−ドレイン間電流が電流制限部Ｉ１の電流Ｉｌｅａｋ１よりも小さくなり、電荷蓄積部Ｃ２に充電された電荷が電流制限部Ｉ１へ流れ始める。
【００８２】
これにより、出力端子ＯＵＴの電圧が低下し、電荷蓄積部Ｃ２の容量値と電流制限部Ｉ１の電流値とで決まる放電時間の後、出力端子ＯＵＴはＬｏｗとなる。こうして、第１のゼロパワー閾値回路４４０は、ＶＤＤ−Ｖｔｈを論理閾値とした閾値処理を行うことになる。本実施の形態では、電荷蓄積部Ｃ２に蓄積した電荷の引き抜きを電流制限部Ｉ１によりサブマイクロアンペア以下の電流Ｉｌｅａｋ１で行う。これにより、従来のシュミットトリガ回路などでは入力電圧が電源電位と接地電位との中間電位に保持された場合に数十マイクロアンペアの貫通電流が流れてしまうのに対し、本実施の形態では、貫通電流を電流制限部Ｉ１で設定したサブマイクロアンペア以下の電流に低減できるという効果がある。
【００８３】
第１のゼロパワー閾値回路４４０では、ｐＭＯＳトランジスタＱ５のソース−ドレイン間電流と電流制限部Ｉ１の電流Ｉｌｅａｋ１とが一致する入力電圧が論理閾値となる。
第２のゼロパワー閾値回路４４１は、第１のゼロパワー閾値回路４４０と同様の回路構成を有するが、第２のゼロパワー閾値回路４４１の電流制限部の電流値Ｉｌｅａｋ２は第１のゼロパワー閾値回路４４０の電流制限部Ｉ１の電流値Ｉｌｅａｋ１よりも小さい。したがって、第２のゼロパワー閾値回路４４１の論理閾値は、第１のゼロパワー閾値回路４４０の論理閾値よりも大きくなる。
【００８４】
第１、第２のゼロパワー閾値回路４４０，４４１の電流制限部は、ゲート端子に接地電位からｎＭＯＳトランジスタの閾値電圧までの範囲の参照電圧が入力され、ソース端子が接地され、ドレイン端子がｐＭＯＳトランジスタＱ５のドレイン端子および出力端子ＯＵＴに接続されたｎＭＯＳトランジスタで実現することができる。第２のゼロパワー閾値回路４４１の電流制限部のｎＭＯＳトランジスタのチャネル幅を、第１のゼロパワー閾値回路４４０の電流制限部のｎＭＯＳトランジスタのチャネル幅よりも小さく（例えば１／１０）する。
【００８５】
図１５は、本実施の形態のセンサノードチップの動作を示す信号波形図である。基本的な動作は第１の実施の形態と同様であるが、ゼロパワーセンサ回路４０の出力が２種類の論理閾値で閾値処理され、閾値処理された時刻の差の情報を無線回路５ｂに出力する点が、第１の実施の形態と異なる。
【００８６】
第１の実施の形態で説明したとおり、外部振動が発生するとセンサ素子部３から検知信号が出力され、外部振動の大きさに応じた傾きでゼロパワーセンサ回路４０の出力電圧（センサ出力信号ＳＯの電圧）が上昇する。
第１、第２のゼロパワー閾値回路４４０，４４１は、センサ出力信号ＳＯの電圧が閾値電圧に達した場合はＬｏｗレベルを出力し、センサ出力信号ＳＯの電圧が閾値電圧より低い場合はＨｉｇｈレベルを出力する。
【００８７】
図１５に示すように、第２のゼロパワー閾値回路４４１の閾値電圧ＴＨ２は、第１のゼロパワー閾値回路４４０の閾値電圧ＴＨ１よりも高い。このため、第１のゼロパワー閾値回路４４０が閾値処理する時刻Ｔ１よりも遅い時刻Ｔ２に第２のゼロパワー閾値回路４４１の閾値処理が行われる。
【００８８】
傾き信号生成部４４２は、第１、第２のゼロパワー閾値回路４４０，４４１の出力信号を論理処理して、第１、第２のゼロパワー閾値回路４４０，４４１が閾値処理する時刻の差（すなわち、第１、第２のゼロパワー閾値回路４４０，４４１の出力信号が遷移する時刻の差）をパルス信号として出力する。
【００８９】
この傾き信号生成部４４２の出力信号は、発振許可部４４３に出力される。発振許可部４４３は、傾き信号生成部４４２の出力信号がＨｉｇｈレベルのときに発振部４４４をアクティブとする。発振部４４４は、アクティブ状態のときに発振し、一定周期のパルスを出力する。発振部４４４としては、文献「R.Jacob Baker，et al.，“CMOS CIRCUIT DESIGN,LAYOUT,AND SIMULATION”，IEEE Press Series on Microelectronic Systems，p.384，2007」に記載の電流欠乏型電圧制御発振器（Current-Starved Voltage Controlled Oscillator）を用いると低電力化に効果的である。
【００９０】
カウンタ４４５は、発振部４４４が出力するパルスの数を数え、計数結果を示すデジタル信号を出力する。これにより、カウンタ４４５は、傾き信号生成部４４２の出力パルス幅を計測することになる。
【００９１】
無線回路５ｂは、カウンタ４４５から出力されたデジタル信号を無線送信する。このように、２種類の論理閾値のゼロパワー閾値回路４４０，４４１によりゼロパワーセンサ回路４０の出力の傾きをデジタル信号に変換して無線送信することができるので、イベント発生時の振動の大きさを受信装置側で検知することができる。
【００９２】
本実施の形態では、ゼロパワーセンサ回路４０の出力を２種類の論理閾値のゼロパワー閾値回路４４０，４４１で閾値処理し、ゼロパワーセンサ回路４０の出力の傾きに相当するパルスのパルス幅をデジタル値に変換して無線回路５ｂに出力させる。こうして、第２の実施の形態と同様に、１回の無線出力によりイベント発生時の振動の大きさを受信装置側で検知することが可能となる。また、本実施の形態では、消費電力の大きなＡ／Ｄ変換回路や遅延部を用いないため、第２の実施の形態と比べて消費電力と回路面積を低減することができる。
【００９３】
［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図１６は、本発明の第４の実施の形態に係る電圧制限回路２５の構成を示す回路図である。
本実施の形態の電圧制限回路２５は、複数のダイオードＤ６で構成され、入力端子に対して順バイアスとなるように接続されている。ダイオードＤ６の数をＮ個とし、ダイオードＤ６の閾値電圧をＶＤＴＨとすると、電圧制限回路２５の第２の閾値電圧はＮ×ＶＤＴＨで表される。整流回路２０と電荷蓄積部２１との接点端子の電圧ＶＣＨがこの第２の閾値電圧を超えると、複数のダイオードＤ６がオン状態となり、電圧ＶＣＨは第２の閾値電圧になるように制限される。
【００９４】
ダイオードＤ６の具体例を図１７（Ａ）、図１７（Ｂ）に示す。図１７（Ａ）に示すようにダイオードＤ６としてｐＭＯＳトランジスタＱ６を用いてもよいし、図１７（Ｂ）に示すようにｎＭＯＳトランジスタＱ７を用いてもよい。
【００９５】
［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。本実施の形態は、第４の実施の形態で説明した電圧制限回路２５を構成するダイオードＤ６の別の例を示すものである。
本実施の形態のダイオードＤ６の構成を図１８に示す。ここでは、ダイオードＤ６を、ｐＭＯＳトランジスタＱ８と、ｎＭＯＳトランジスタＱ９とから構成している。この構成は、図２で説明したダイオードＤ１，Ｄ２の構成と同じである。
【００９６】
本実施の形態によれば、ダイオードＤ６のリーク電流、すなわち電圧制限回路２５のリーク電流を第４の実施の形態に比べて低減することができ、電荷蓄積部２１に電荷を効率よく蓄積することができる。
【００９７】
［第６の実施の形態］
次に、本発明の第６の実施の形態について説明する。図１９は、本発明の第６の実施の形態に係る電圧制限回路２５の構成を示すブロック図である。
本実施の形態の電圧制限回路２５は、電圧検知回路２５０と、制御スイッチ２５１と、負荷回路２５３とから構成される。電圧検知回路２５０と制御スイッチ２５１の動作については、第１の実施の形態で説明したとおりである。
【００９８】
第１の実施の形態では、抵抗からなる負荷回路２５２を用いているのに対し、本実施の形態では、負荷回路２５３として容量素子を用いている。本実施の形態では、第１の実施の形態のように抵抗性の負荷回路２５２を用いる場合に比べて、電圧制限回路２５のリーク電流を低減することができ、電荷蓄積部２１に電荷を効率よく蓄積することができる。
【００９９】
［第７の実施の形態］
次に、本発明の第７の実施の形態について説明する。図２０は、本発明の第７の実施の形態に係る電圧制限回路２５の構成を示すブロック図である。
本実施の形態の電圧制限回路２５は、電圧検知回路２５４と、カウンタ２５５と、デコーダ２５６と、複数の制御スイッチ２５７と、複数の容量素子Ｃ３とから構成される。
【０１００】
本実施の形態の電圧制限回路２５の動作について説明する。整流回路２０と電荷蓄積部２１との接点端子の電圧ＶＣＨが第２の閾値電圧を超えると、電圧検知回路２５４の出力信号が例えばＬｏｗからＨｉｇｈに遷移する。カウンタ２５５は、電圧検知回路２５４の出力信号がＬｏｗからＨｉｇｈに遷移する度に、デジタル値を１増加させて出力する。
デコーダ２５６は、カウンタ出力が１増加する度にオフ状態からオン状態に遷移させる制御スイッチ２５７の数を増加させていく。
【０１０１】
最初の制御スイッチ２５７がオンすると、電圧ＶＣＨが低下して、第２の閾値電圧以下になることにより、電圧検知回路２５４の出力信号はＬｏｗに戻る。交流電流発生器１からの電流により再び電圧ＶＣＨが増加して、第２の閾値電圧を超えると、電圧検知回路２５４の出力信号がＬｏｗからＨｉｇｈに遷移する。デコーダ２５６は、カウンタ２５５から出力されるデジタル値が増加するので、２個目の制御スイッチ２５７をオン状態にする。
【０１０２】
こうして、本実施の形態では、制御スイッチ２５７を順次オン状態とし、容量素子Ｃ３に電荷を蓄積していくことにより、電圧ＶＣＨが第２の閾値電圧を超えないようにする。本実施の形態では、容量素子Ｃ３に蓄積された電荷を無線回路５の動作に利用することができるので、第６の実施の形態と比較して、電荷蓄積部２１がフル充電された場合の無線送信回数を増加させることができる。
【０１０３】
［第８の実施の形態］
次に、本発明の第８の実施の形態について説明する。図２１は、本発明の第８の実施の形態に係る電圧制限回路２５の構成を示す回路図である。
本実施の形態の電圧制限回路２５は、一方の端子が整流回路２０と電荷蓄積部２１との接点端子に接続され、他方の端子が接地されたＭＥＭＳ可変容量素子２５８から構成される。
【０１０４】
ＭＥＭＳ可変容量素子２５８の構造を図２２に示す。ＭＥＭＳ可変容量素子２５８は、可動部２５８０と、電極２５８１と、支柱２５８２と、電極２５８１と対向するように可動部２５８０を支える支持部２５８３とから構成される。支柱２５８２は、接地電位に接続される。すなわち、可動部２５８０は、支柱２５８２および支持部２５８３を介して接地電位に接続される。
【０１０５】
電極２５８１に電圧ＶＣＨが入力されると、可動部２５８０と電極２５８１との間に静電引力が発生し、可動部２５８０と電極２５８１との間の間隔が狭くなる。可動部２５８０と電極２５８１との間の間隔は、電極２５８１に印加される電圧ＶＣＨが高くなるほど狭くなる。こうして、図２２に示した構成は、可変容量素子として動作する。
【０１０６】
本実施の形態では、電圧制限回路２５の入力端子の電圧ＶＣＨが高くなると、ＭＥＭＳ可変容量素子２５８の容量が大きくなるので、電圧ＶＣＨを下げることができる。また、ＭＥＭＳ可変容量素子２５８に溜まった電荷は無線回路５の動作にも利用することができる。本実施の形態では、電圧検知回路、カウンタおよびデコーダを必要としないので、第７の実施の形態と比べて消費電力と回路面積を低減することができる。
【０１０７】
［第９の実施の形態］
次に、本発明の第９の実施の形態について説明する。図２３は、本発明の第９の実施の形態に係る電圧制限回路２５の構成を示すブロック図である。
本実施の形態の電圧制限回路２５は、複数のＭＥＭＳ可変容量素子２５９と、複数の容量閾値回路２６０と、複数の制御スイッチ２６１とから構成される。
【０１０８】
ＭＥＭＳ可変容量素子２５９の構造を図２４に示す。ＭＥＭＳ可変容量素子２５９は、可動部２５９０と、第１の電極２５９１と、第２の電極２５９２と、支柱２５９３と、第１、第２の電極２５９１，２５９２と対向するように可動部２５９０を支える支持部２５９４とから構成される。第８の実施の形態と同様に、支柱２５９３は、接地電位に接続される。すなわち、可動部２５９０は、支柱２５９３および支持部２５９４を介して接地電位に接続される。
【０１０９】
第２の電極２５９２と可動部２５９０との間に形成される可変容量Ｃｖ２は、第１の電極２５９１と可動部２５９０と間に形成される可変容量Ｃｖ１に対して面積比の関係で変化する。
容量閾値回路２６０の構成を図２５に示す。容量閾値回路２６０は、電圧制限回路２５の入力端子とＭＥＭＳ可変容量素子２５９の第２の電極２５９２との間に設けられた容量素子Ｃ０と、ゼロパワー閾値回路２６００とから構成される。
【０１１０】
ゼロパワー閾値回路２６００の入力端子は、容量素子Ｃ０とＭＥＭＳ可変容量素子２５９の第２の電極２５９２との接点に接続される。
電圧制限回路２５の入力端子の電圧ＶＣＨが高くなると、第１、第２の電極２５９１，２５９２と可動部２５９０との間に形成される可変容量Ｃｖ１，Ｃｖ２が増加する。ゼロパワー閾値回路２６００の入力電圧は、電圧制限回路２５の入力端子の電圧ＶＣＨが容量素子Ｃ０と可変容量Ｃｖ２とで分圧された電圧である。可変容量Ｃｖ２が大きくなると、ゼロパワー閾値回路２６００の入力電圧が低下する。
【０１１１】
ゼロパワー閾値回路２６００は、入力電圧が閾値電圧より小さくなると、制御スイッチ２６１をオフ状態からオン状態にする。これにより、次段のＭＥＭＳ可変容量素子２５９およびゼロパワー閾値回路２６００が制御スイッチ２６１を介して電圧制限回路２５の入力端子に接続される。このような動作が繰り返されることにより、本実施の形態では、制御スイッチ２６１を順次オン状態とし、ＭＥＭＳ可変容量素子２５９を接続していくことにより、電圧ＶＣＨを制限する。
【０１１２】
本実施の形態では、電圧検知回路、カウンタおよびデコーダを必要としないので、第７の実施の形態と比べて消費電力と回路面積を低減することができる。また、本実施の形態では、第８の実施の形態と比べて電圧制限回路２５の入力端子に接続するＭＥＭＳ可変容量素子２５９の個数が多いので、第８の実施の形態と比べてより多くの電荷を蓄積することができ、電荷蓄積部２１がフル充電された場合の無線送信回数を増加させることができる。
【産業上の利用可能性】
【０１１３】
本発明は、電池交換を必要とせずに生活環境の振動などから抽出したエネルギを基に動作するセンサノードチップに適用することができる。
【符号の説明】
【０１１４】
１…交流電流発生器、２，２ａ…蓄電回路、３…センサ素子部、４，４ａ，４ｂ…センサ素子信号検出回路、５，５ａ，５ｂ…無線回路、２０…整流回路、２１…電荷蓄積部Ｃ２、２２，２５０，２５４…電圧検知回路、２３，２４，２５１，２５７，２６１…制御スイッチ、２５…電圧制限回路、２６…遅延部、３０…振動センサ、３０Ｍ…可動電極、３０Ｐ，３０Ｎ…固定電極、４０…ゼロパワーセンサ回路、４１，４４０，４４１…ゼロパワー閾値回路、４２…Ａ／Ｄ変換回路、４３…遅延部、４４…ゼロパワー傾き検出回路、２５２，２５３…負荷回路、２５５，４４５…カウンタ、２５６…デコーダ、２５８，２５９…ＭＥＭＳ可変容量素子、２６０…容量閾値回路、４４２…傾き信号生成部、４４３…発振許可部、４４４…発振部、２５８０，２５９０…可動部、２５８１，２５９１，２５９２…電極、２５８２，２５９３…支柱、２５８３，２５９４…支持部、２６００…ゼロパワー閾値回路、Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６…ダイオード、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９…トランジスタ、ＣＳ，Ｃ０，Ｃ３…容量素子、ＣＰ，ＣＮ…可変容量素子、Ｃ１，Ｃ２…電荷蓄積部、Ｉ１…電流制限部。
【図１】
2011059991.tif 000003
【図２】
2011059991.tif 000004
【図３】
2011059991.tif 000005
【図４】
2011059991.tif 000006
【図５】
2011059991.tif 000007
【図６】
2011059991.tif 000008
【図７】
2011059991.tif 000009
【図８】
2011059991.tif 000010
【図９】
2011059991.tif 000011
【図１０】
2011059991.tif 000012
【図１１】
2011059991.tif 000013
【図１２】
2011059991.tif 000014
【図１３】
2011059991.tif 000015
【図１４】
2011059991.tif 000016
【図１５】
2011059991.tif 000017
【図１６】
2011059991.tif 000018
【図１７】
2011059991.tif 000019
【図１８】
2011059991.tif 000020
【図１９】
2011059991.tif 000021
【図２０】
2011059991.tif 000022
【図２１】
2011059991.tif 000023
【図２２】
2011059991.tif 000024
【図２３】
2011059991.tif 000025
【図２４】
2011059991.tif 000026
【図２５】
2011059991.tif 000027
【図２６】
2011059991.tif 000028
【図２７】
2011059991.tif 000029
【図２８】
2011059991.tif 000030
【図２９】
2011059991.tif 000031