(57)【要約】【課題】  高密度で、構造部寸法がより小さく、より正確な形状の半導体構造体及び電子デバイスを提供する。【解決手段】  炭素ベース材料の上面上に配置された少なくとも一層の界面誘電体材料を含む、半導体構造体及び電子デバイスが提供される。少なくとも一層の界面誘電体材料は、炭素ベース材料のものと同じである、典型的には六方晶短距離結晶結合構造を有し、従って、少なくとも一層の界面誘電体材料が、炭素ベース材料の電子構造を変えることはない。炭素ベース材料のものと同じ短距離結晶結合構造を有する少なくとも一層の界面誘電体材料の存在により、炭素ベース材料と、誘電体材料、導電性材料、又は誘電体材料及び導電性材料の組み合わせを含む、上にある任意の材料層との間の界面結合が改善される。その結果、改善された界面結合が、炭素ベース材料を含むデバイスの形成を容易にする。【選択図】      図４
2011211175.tif 000002
【特許請求の範囲】
【請求項１】
炭素ベース材料の上面上に配置された少なくとも一層の界面誘電体材料を含み、前記少なくとも一層の界面誘電体材料は、前記炭素ベース材料のものと同じ短距離結晶結合構造を有する、半導体構造体。
【請求項２】
前記炭素ベース材料は、六方晶結晶結合構造を有する、請求項１に記載の半導体構造体。
【請求項３】
前記炭素ベース材料は、グラフェン、グラファイト、又はカーボンナノチューブである、請求項２に記載の半導体構造体。
【請求項４】
前記少なくとも一層の界面誘電体材料は、窒化ホウ素、炭化シリコン、窒化炭素ホウ素、窒化シリコンホウ素、又は六方晶結晶結合構造を有する他の誘電体である、請求項２に記載の半導体構造体。
【請求項５】
前記少なくとも一層の界面誘電体材料は、六方晶窒化ホウ素である、請求項４に記載の半導体構造体。
【請求項６】
前記少なくとも一層の界面誘電体材料の最上面上に配置された少なくとも一層の誘電体材料をさらに含む、請求項１に記載の半導体構造体。
【請求項７】
前記少なくとも一層の誘電体材料は、酸化物、窒化物、酸窒化物、金属酸化物、又は混合金属酸化物を含む、請求項６に記載の半導体構造体。
【請求項８】
前記少なくとも一層の界面誘電体材料の最上面上に配置された少なくとも一層の導電性材料をさらに含む、請求項１に記載の半導体構造体。
【請求項９】
前記少なくとも一層の導電性材料は、Ｓｉ含有導電性材料、導電性金属、導電性金属酸化物、導電性金属窒化物、又は導電性金属シリサイドを含む、請求項８に記載の半導体構造体。
【請求項１０】
炭素ベース材料であって、前記炭素ベース材料の部分はデバイスチャネルを定める、炭素ベース材料と、
前記デバイスチャネルの上面上に配置された少なくとも一層の界面誘電体材料であって、前記少なくとも一層の界面誘電体材料は、前記炭素ベース材料のものと同じ短距離結晶結合構造を有する、少なくとも一層の界面誘電体材料と、
前記少なくとも一層の界面誘電体材の最上面上に配置された少なくとも一層の誘電体材料と、
前記少なくとも一層の誘電体材料の最上面上に配置された少なくとも一層の導電性材料と、
を含む電子デバイス。
【請求項１１】
前記デバイスチャネルに隣接する前記炭素ベース材料の部分と電気的に接続する少なくとも２つの領域をさらに含む、請求項１０に記載の電子デバイス。
【請求項１２】
前記炭素ベース材料はグラフェンであり、前記少なくとも一層の界面誘電体材料は、六方晶結晶結合構造を有する誘電体材料から成る、請求項１０に記載の電子デバイス。
【請求項１３】
前記少なくとも一層の界面誘電体材料は、六方晶窒化ホウ素である、請求項１０に記載の電子デバイス。
【請求項１４】
前記少なくとも一層の誘電体材料は、半導体酸化物、半導体窒化物、半導体酸窒化物、金属酸化物、又は混合金属酸化物を含む、請求項１０に記載の電子デバイス。
【請求項１５】
前記少なくとも一層の誘電体材料は、酸化シリコンより大きい誘電率を有する、半導体酸化物及び金属酸化物を含む、請求項１４に記載の電子デバイス。
【請求項１６】
前記少なくとも一層の導電性材料は、Ｓｉ含有導電性材料、導電性金属、導電性金属酸化物、導電性金属窒化物、又は導電性金属シリサイドを含む、請求項１０に記載の電子デバイス。
【請求項１７】
前記炭素ベース材料のチャネルの下の導体をさらに含み、前記導体はバックゲートとして働く、請求項１０に記載の電子デバイス。
【請求項１８】
半導体構造体を形成する方法であって、
炭素ベース材料の上面上に少なくとも一層の界面誘電体材料を形成することを含み、前記少なくとも一層の界面誘電体材料は、前記炭素ベース材料のものと同じ短距離結晶結合構造を有する、方法。
【請求項１９】
前記少なくとも一層の界面誘電体材料を形成することは、原子層堆積、プラズマ強化原子層堆積、化学気相堆積、プラズマ強化化学気相堆積、蒸着、分子線エピタキシ、光化学気相堆積、及びスピンオン・プロセスを含む、請求項１８に記載の方法。
【請求項２０】
前記炭素ベース材料はグラフェンであり、前記界面誘電体材料は窒化ホウ素である、請求項１８に記載の方法。
【請求項２１】
前記窒化ホウ素は、１つの前駆体内にホウ素及び窒素を含むか、又は別の窒素源と共にホウ素を含む、少なくとも１つの前駆体から形成される、請求項２０に記載の方法。
【請求項２２】
前記少なくとも１つの前駆体は、ボラジン、ビニルボラジン、トリビニルボラジン、トリメチルボラジン、トリメチルトリビニルボラジン、トリス（ジメチルアミノ）ボラン、Ｂ２Ｈ６、Ｂ１０Ｈ１４及び水酸化ホウ素クラスタを含む、請求項２１に記載の方法。
【請求項２３】
前記窒化ホウ素は、ホウ素を含む第１の前駆体及び窒素を含む第２の前駆体から形成される、請求項２０に記載の方法。
【請求項２４】
前記少なくとも一層の界面誘電体材料の最上面上に少なくとも一層の誘電体材料を形成することをさらに含む、請求項１８に記載の方法。
【請求項２５】
前記少なくとも一層の界面誘電体材料の最上面上に少なくとも一層の導電性材料を形成することをさらに含む、請求項１８に記載の方法。
【請求項２６】
前記少なくとも一層の界面誘電体材料の最上面上に少なくとも一層の誘電体材料を形成することと、前記少なくとも一層の誘電体材料の最上面上に少なくとも一層の導電性材料を形成することとをさらに含む、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体構造体、及びこれを製造する方法に関する。より特定的には、本発明は、炭素ベースの材料の上面上に配置された少なくとも一層の界面誘電体材料を含む半導体構造体に関する。炭素ベース材料の上面と接触する少なくとも一層の界面誘電体材料は、炭素ベース材料の結晶結合構造と少なくとも同じ短距離（short-range）の結晶結合構造を有する。本発明はまた、かかる半導体構造体、及び半導体構造体の上に構築される電子デバイスを形成する方法を提供する。
【背景技術】
【０００２】
現在のところ、半導体及びエレクトロニクス業界においては、例えば、前の世代のデバイスと比べて、より小さく高速で消費電力量が少ないデバイスが製造されることを含めた幾つかの傾向が存在する。これらの傾向の理由の１つは、例えば、携帯電話及びパーソナルコンピュータ・デバイス等のパーソナル・デバイスが、より小さく、携帯しやすいように製造されていることである。パーソナル・デバイスはまた、より小さく、携帯しやすいことに加えて、メモリの増加、計算パワー及び速度の増大も必要とする。これらの現在の傾向に鑑みて、当業界において、これらのデバイスに用いられる集積回路の中核機能を与えるために用いられるより小さく高速のトランジスタに対する更なる需要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従って、半導体業界では、より高密度の集積回路（ＩＣ）を製造する傾向が続いている。より高密度を達成するために、これまで、一般にバルク・シリコンから製造された半導体ウェハ上のデバイスの寸法を縮小する努力が行なわれ、続いている。これらの傾向は、現在の技術を限界に達しさせている。これらの傾向を達成するために、集積回路（ＩＣ）において、高い密度、より小さい構造部寸法、より狭い構造部間の離隔距離、及びより正確な構造部形状が必要とされる。
【０００４】
かなりの資源が、デバイス寸法の縮小及びパッキング密度の増加に費やされる。例えば、かかる縮小されたトランジスタを設計するのに、かなりの時間が必要になり得る。さらに、かかるデバイスを製造するのに必要な機器は、高価である場合があり、及び／又は、かかるデバイスの製造に関連したプロセスは、厳重に管理し、及び／又は、特別な条件の下で動作させる必要がある場合がある。従って、半導体製造に対する品質管理の実行に関連してかなりの費用がかかる。
【０００５】
上記に鑑みて、半導体業界では、前述した目標の一部を達成するために、グラフェンを追求している。グラフェンは、本質的には炭素原子の平坦なシートであって、無線周波数（ＲＦ）トランジスタ及び他の電子トランジスタのための有望な材料である。典型的なＲＦトランジスタは、シリコン、又は、例えばリン化インジウム（ＩｎＰ）等のより高価な半導体から作られる。グラフェンにおいては、同じ電圧に対して、電子は、ＩｎＰにおけるより約１０倍速く、又はシリコンにおけるより１００倍速く移動する。グラフェン・トランジスタはまた、電力の消費がより少なく、シリコン又はＩｎＰから作られるものより安価であることが分かっている。
【０００６】
２６ギガヘルツで動作するグラフェン電子デバイスが製造されており、最終的なグラフェン・デバイスの動作性能は、テラヘルツ領域になると期待されている。しかしながら、かかるグラフェン・デバイスの構築は、一般に、達成するのが困難である。この困難さの１つの理由は、結合界面が生成されるときにグラフェンの電子構造及び特性が変化するために、グラフェンと、例えば誘電体材料及び／又は導電性材料のような他の材料との間の結合が困難であることである。
【課題を解決するための手段】
【０００７】
本開示の１つの態様において、炭素ベース材料の上面上に配置された少なくとも一層の界面誘電体材料を含む半導体構造体が提供される。少なくとも一層の界面誘電体材料は、炭素ベース材料のものと少なくとも同じ短距離結晶結合構造を有し、従って、接触状態にある少なくとも一層の界面誘電体材料により、炭素ベース材料の電子構造が変わることはない。本出願の全体にわたって用いられる「短距離秩序（short-range order）」という用語は、界面誘電体材料（interfacial dielectric material）が部分的にアモルファス結合相及び部分的に六方晶結合相の混合物で構成され得ることを示す。１つの実施形態においては、界面誘電体は、炭素ベース材料のものと同じ結晶結合構造を有する。更に別の実施形態においては、界面誘電体及び炭素ベース材料の両方とも、六方晶結晶結合構造を有する。
【０００８】
さらに、少なくとも一層の界面誘電体材料は、ファンデルワールス力によって炭素ベース材料に結合される。「ファンデルワールス」力とは、静電気力によって、分子が互いに引き付けられることによるプロセスを意味する。これらの分子間引力は、イオン結合及び共有結合のどちらよりも弱いものである。ファンデルワールス力による結合は、双極子相互作用により生じる。双極性分子は、このタイプの結合に関与する分子のタイプである。双極性分子においては、共有結合した原子間の電気陰性度の差は、０．４以上であるが、２．０以下である。この電気陰性度の差により、分子の電子が不均等に分布されるようになる。より高い電気陰性度を有する分子内の原子は、より低い電気陰性度を有するものから電子を引き付ける。より高い電気陰性度を有する原子は、δ−で示される、僅かに負の電荷を獲得する。より低い電気陰性度を有する原子は、δ＋で示される、僅かに正の電荷を獲得する。これらの分子の領域は、他の双極性分子の反対に帯電した領域に磁気的に引き付けられる。このように、双極性分子が互いに結合され、この結合が、ファンデルワールス結合を構成する。
【０００９】
炭素ベース材料のものと少なくとも同じ短距離結晶結合構造を有する、少なくとも一層の界面誘電体材料の存在により、炭素ベース材料と、誘電体材料、導電性材料、又は誘電体材料及び導電性材料の組み合わせを含む任意の上にある材料層との間の界面結合が改善される。次に、改善された界面結合は、デバイスの能動素子として炭素ベース材料を含むデバイスの形成を容易にする。
【００１０】
本発明の１つの実施形態において、炭素ベース材料はグラフェンであり、界面誘電体材料は、六方晶窒化ホウ素である。本出願人は、グラフェン及び窒化ホウ素の両方が六方晶結晶結合構造を有すること、及び、低温のアモルファス窒化ホウ素及び／又は窒化炭素ホウ素がグラフェンと同じ短距離六方晶結晶結合の一部を有し、従って、本明細書で用いることができることに気付いた。さらに、グラフェンは、純粋な六方晶窒化ホウ素（１．４３ÅのＢ−Ｎ結合長）に類似した結合長（１．４２ÅのＣ−Ｃ結合長）を有する。
【００１１】
本開示の別の態様において、例えば、前述の半導体構造体を含むトランジスタのような電子デバイスが提供される。特に、１つの実施形態において、本発明は、炭素ベース材料を含み、炭素ベース材料の一部分がデバイスチャネルを定める、電子デバイスを提供する。電子デバイスは、デバイスチャネルの上面上に配置された少なくとも一層の界面誘電体材料をさらに含み、少なくとも一層の界面誘電体材料は、炭素ベース材料のものと少なくとも同じ短距離結晶結合構造を有する。１つの実施形態において、少なくとも一層の界面誘電体材料は、炭素ベース材料のものと同じ結晶結合構造を有する。電子デバイスは、少なくとも一層の界面誘電体材料の最上面上に配置された少なくとも一層の誘電体材料と、少なくとも一層の誘電体材料の最上面上に配置された少なくとも一層の導電性材料とをさらに含む。電子デバイスは、デバイスチャネルに隣接する炭素ベース材料の部分と電気的に接続する少なくとも２つの領域をさらに含む。
【００１２】
本開示のさらに別の態様において、上述の半導体構造体を提供する方法が提供される。本開示の方法は、炭素ベース材料の上面上に少なくとも一層の界面誘電体材料を形成することを含み、少なくとも一層の界面誘電体材料は、炭素ベース材料のものと少なくとも同じ短距離結晶結合構造を有する。１つの実施形態においては、少なくとも一層の界面誘電体材料は、炭素ベース材料のものと同じ結晶結合構造を有する。前述の方法は、いずれの既存のＦＥＴプロセスフローにも統合することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の１つの実施形態に用いることができる、炭素ベース材料を含む初期構造体を示す図形的表示（断面図による）である。
【図２】炭素ベース材料の上面上に炭素ベース材料と少なくとも同じ短距離結晶結合構造を有する界面誘電体材料層を形成した後の、図１の初期構造体を示す図形的表示（断面図による）である。
【図３】界面誘電体材料層の上に少なくとも１つの材料層（誘電体及び／又は導電性）を形成した後の、図２の構造体を示す図形的表示（断面図による）である。
【図４】本発明の実施形態による、図２に示される構造体上の、例えばトランジスタのような電子デバイスを示す図形的表示（断面図による）である。
【図５】本発明の別の実施形態による、図２に示される構造体上の、例えばトランジスタのような別の電子デバイスを示す図形的表示（断面図による）である。
【発明を実施するための形態】
【００１４】
以下の説明において、本発明の幾つかの態様の理解を与えるために、特定の構造体、構成部品、材料、寸法、処理ステップ及び技術等の多くの特定の詳細が説明される。しかしながら、当業者であれば、本発明は、これらの特定の詳細なしに実施できることを理解するであろう。他の例においては、本発明を曖昧にするのを避けるために、周知の構造体又は処理ステップは詳細には説明されない。
【００１５】
層、領域又は基板等の要素が別の要素「の上（on）」又は「の上方に（over）」あるものとして言及されるとき、該要素が他の要素の直接上にあってもよく、又は介在する要素が存在してもよいことが理解されるであろう。対照的に、要素が別の要素の「直接上に（directly on）」又は「直接上方に（directly over）」にあるものとして言及されるとき、介在する要素は存在しない。また、要素が別の要素に「接続される（connected）」又は「結合される（coupled）」ものとして言及されるとき、要素は、他の要素に直接接続又は結合されても、或いは介在する要素が存在してもよいことが理解されるであろう。対照的に、要素が別の要素に「直接接続される（directly connected）」又は「直接結合される（directly coupled）」ものとして言及されるとき、介在する要素は存在しない。
【００１６】
ここで、本発明の実施形態が、以下の議論及び本出願に添付の図面を参照することによってより詳細に説明される。本明細書において以下により詳細に言及される本出願の図面は、例示目的のためだけに提供されるため、一定の縮尺では描かれていない。
【００１７】
まず、本発明の１つの実施形態に用いることができる基本的処理ステップを示す図１−図３を参照する。具体的には、図１は、本発明の１つの実施形態に用いることができる初期構造体１０を示す。初期構造体１０は、露出した上面１４を有する少なくとも炭素ベース材料１２を含む。図には示されないが、炭素ベース材料１２は、半導体材料、誘電体材料、導電性材料、又は多層スタックを含むこれらの任意の組み合わせとすることができるベース基板の上に配置することができる。
【００１８】
「半導体材料」という用語は、半導体特性を有する任意の材料を示す。炭素ベース材料１２の下に配置することができる半導体材料の例は、これらに限られるものではないが、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、Ｇｅ合金、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、ＢＮ及び他のＩＩＩ／Ｖ族又はＩＩ／ＶＩ族化合物半導体を含む。これらの列挙したタイプの半導体材料に加えて、炭素ベース材料１２の下に存在し得る半導体材料は、例えば、Ｓｉ／ＳｉＧｅ、Ｓｉ／ＳｉＣ、シリコン・オン・インシュレータ（ＳＯＩ）又はシリコン・ゲルマニウム・オン・インシュレータ（ＳＧＯＩ）、ＢＮ及び他のＩＩＩ／Ｖ族又はＩＩ／ＶＩ族化合物半導体のような層状半導体とすることもできる。本発明の幾つかの実施形態においては、炭素ベース材料１２の下にある半導体材料は、Ｓｉ含有半導体材料、すなわち、シリコンを含む半導体材料である。炭素ベース材料１２の下に用いることができる半導体材料は、単結晶、多結晶（polycrystalline）、マルチ結晶（multicrystalline）及び／又は水素化アモルファスのものとすることができる。炭素ベース材料１２の下に用いることができる半導体材料は、ドープされていなくても、ドープされていても、或いは、ドープ領域と非ドープ領域を内部に含んでいてもよい。
【００１９】
炭素ベース材料１２の下に配置することができる誘電体材料は、絶縁体特性を有する任意の材料を含む。炭素ベース材料１２の下に配置することができる誘電体材料の例は、これらに限られるものではないが、ガラス、ＳｉＯ２、ＳｉＮ、プラスチック、又はダイヤモンド状炭素、ＢＮ、ＣｘＢＮ、或いは、アモルファス／六方晶結合の窒化ホウ素及び窒化炭素ホウ素の混合物を含む。
【００２０】
炭素ベース材料１２の下に配置することができる導電性材料は、導電特性を有する任意の材料を含む。かかる導電性材料の例は、これらに限られるものではないが、金属、又は、例えば金属酸化物又は他の導電性形態の炭素を含む透明導体を含む。
【００２１】
本発明の１つの実施形態においては、図１に示される炭素ベース材料１２は、少なくとも一層のグラフェンを含む。「グラフェン」という用語は、本明細書において、ハニカム状結晶格子内に高密度に充填された、１原子の厚さのｓｐ２結合炭素原子の平面シートを示すように用いられる。本発明に用いられるグラフェンは、六方晶結晶結合構造を有する。本開示に用いることができるグラフェンは、単層グラフェン（公称０．３４ｎｍの厚さ）、数層グラフェン（２−１０個のグラフェン層）、多層グラフェン（１０個より多いグラフェン層）、単層、数層及び多層グラフェンの混合物、或いは、アモルファス及び／又は不規則炭素相と混合されたグラフェン層の任意の組み合わせを含むことができる。本発明に用いられるグラフェンはまた、必要に応じて、置換型ドーパン種、格子間型ドーパント種、及び／又は侵入型ドーパント種を含むこともできる。
【００２２】
炭素ベース材料１２として用いることができるグラフェンは、当技術分野において周知の技術を利用して形成することができる。例えば、炭素ベース材料１２として用いることができるグラフェンは、グラファイトの機械的剥離、炭化シリコン上のエピタキシャル成長、金属基板上のエピタキシャル成長、酸化グラフェンペーパーを純粋ヒドラジンの溶液中に入れ、該グラフェン酸化物ペーパーを単層グラフェンに還元するヒドラジン還元、及び、エタノールのナトリウム還元、すなわち、ナトリウム金属によるエタノールの還元、その後のエトキシド生成物の熱分解及びナトリウム塩を除去するための洗浄によって形成することができる。グラフェンを形成する別の方法は、カーボンナノチューブからのものとすることができる。
【００２３】
本発明の別の実施形態においては、炭素ベース材料１２は、単層（single walled）又は多層（multiwalled）とすることができる、少なくとも１つのカーボンナノチューブを含む。本発明に用いられるカーボンナノチューブは、典型的には、折り畳まれた六方晶結晶結合構造を有する。本発明においては、単一のカーボンナノチューブを用いることができるが、一般的には、カーボンナノチューブのアレイが用いられる。本発明において、カーボンナノチューブが炭素ベース材料１２として用いられる場合、カーボンナノチューブは、これを形成するための当業者には周知の技術を用いて形成することができる。カーボンナノチューブの形成に用いることができる好適な技術の例は、これらに限られるものではないが、アーク放電、レーザ・アブレーション、化学気相堆積、及びプラズマ強化化学気相堆積を含む。用いることができる他の可能な炭素ベース材料として、短距離六方晶及びアモルファスの結晶結合構造を有するグラファイト、及び、例えば、ロンスダレイト（Lonsdaleite）又は高密度に充填された六方晶結合相フラーレン等の僅かに歪んだ六方晶結晶結合構造を有する種々の形態の炭素材料が挙げられる。
【００２４】
本発明に用いられる炭素ベース材料１２のタイプにかかわらず、炭素ベース材料１２は、下にある基板に対して平行に、又は下にある基板に対して垂直に配向することができる。炭素ベース材料１２に対する１つの可能な配向として、平行配向の炭素ベース材料１２が、本出願の図面に示される。
【００２５】
炭素ベース材料１２の厚さは、用いられる炭素ベース材料１２のタイプ、並びに、これを形成するのに用いられた技術に応じて変わり得る。典型的には、本発明の１つの実施形態において、炭素ベース材料１２は、０．２ｎｍから１０ｎｍまでの厚さを有し、０．３４ｎｍから３．４ｎｍまでの厚さがより典型的である。言及されたもの以外の他の厚さを、本発明に用いることもできる。
【００２６】
ここで図２を参照すると、炭素ベース材料１２の露出した上面１４上に少なくとも一層の界面誘電体材料１６を形成した後の、図１の構造体が示される。少なくとも一層の界面誘電体材料１６は、単層又は多層とすることができる。１つの実施形態においては、少なくとも一層の界面誘電体材料１６は、一層から四層までの界面誘電体材料を含む。
【００２７】
少なくとも一層の界面誘電体材料１６は薄層であり、その厚さは、典型的には、０．２ｎｍから１０ｎｍまでであり、０．３ｎｍから３ｎｍまでの厚さがより典型的である。炭素ベース材料１２の露出した上面１４上に形成された少なくとも一層の界面誘電体材料１６は、炭素ベース材料１２の結晶結合構造に類似した、典型的には六方晶短距離結晶結合構造を有する。さらに、少なくとも一層の界面誘電体材料１６は、ファンデルワールス力により炭素ベース材料１２の露出した上面１４に結合される。「ファンデルワールス」力とは、静電気力を介して分子が互いに引き付けられるプロセスを意味する。炭素ベース材料１２と少なくとも一層の界面誘電体材料１６との間の界面には、イオン結合又は共有結合等の他のタイプの結合は存在しない。
【００２８】
本発明に用いられる少なくとも一層の界面誘電体材料１６のタイプは、下にある炭素ベース材料１２の結晶結合構造によって決まる。例えば、下にある炭素ベース材料１２が六方晶結合の結晶結合構造を有する場合、本発明に用いられる界面誘電体材料１６もまた、短距離六方晶結晶結合構造を有する。短距離六方晶結合の結晶結合構造を有し、従って、本発明の１つの実施形態に用いることができる界面誘電体材料の例は、これらに限られるものではないが、六方晶窒化ホウ素、又はアモルファス及び六方晶結合の窒化ホウ素及び窒化炭素ホウ素の混合物を含む。
【００２９】
用いることができる他の界面誘電体材料は、これらに限られるものではないが、アモルファス相を有し、幾つかの六方晶結合相が内部で混合された、ＳｉＣ、ＳｉＢＮ、ＳｉＣＢＮを含む。これらの材料は、六方晶窒化ホウ素のような同様の六方晶結晶結合を有する。
【００３０】
上述の、種々の炭素ベース材料及び好適な短距離六方晶結晶結合の組み合わせを一緒に用いて、作業電子デバイスを製造することができる。
【００３１】
少なくとも一層の界面誘電体材料１６は、当業者には周知の従来の堆積プロセスを用いて形成することができる。例えば、少なくとも一層の界面誘電体材料１６は、原子層堆積（ＡＬＤ）、プラズマ強化原子層堆積（ＰＥ−ＡＬＤ）、化学気相堆積（ＣＶＤ）、プラズマ強化化学気相堆積（ＰＥＣＶＤ）、蒸着、分子線エピタキシ、光化学気相堆積（レーザ／ＵＶ光支援ＣＶＤを含む）、及びスピンオン誘電体プロセスによって形成することができる。
【００３２】
上述した種々のプロセスにおいて、少なくとも一層の界面誘電体材料１６を形成するのに、好適な前駆体を用いることができる。用いることができる前駆体は、界面誘電体材料の原子の少なくとも１つが存在する単一の前駆体を含むことができ、又は、少なくとも一層の界面誘電体材料１６を形成するのに、複数の前駆体を用いることもできる。
【００３３】
本発明の１つの実施形態において、少なくとも一層の界面誘電体材料１６が六方晶窒化ホウ素である場合、典型的には、界面誘電体材料を形成するのに、ＡＬＤ又はＰＥ−ＡＬＤが用いられる。本発明のこの特定の実施形態においては、六方晶窒化ホウ素は、ホウ素及び随意的に窒素を含む少なくとも１つの前駆体から形成することができる。本発明の別の実施形態においては、六方晶窒化ホウ素が少なくとも一層の界面誘電体材料１６として用いられる場合、六方晶窒化ホウ素は、ホウ素を含む第１の前駆体及び窒素を含む第２の前駆体から形成される。六方晶窒化ホウ素が形成される本発明の実施形態においては、前駆体は、ボラジン、ビニルボラジン、トリビニルボラジン、トリメチルボラジン、トリメチルトリビニルボラジン、トリス（ジメチルアミノ）ボラン、Ｂ２Ｈ６、Ｂ１０Ｈ１４及び水酸化ホウ素クラスタを含む。幾つかの実施形態においては、窒素又は窒素含有材料を第２の前駆体として添加して、六方晶窒化ホウ素材料を形成することができる。
【００３４】
少なくとも一層の界面誘電体材料１６の存在により、下にある炭素ベース材料１２に対する向上した結合界面がもたらされ、これは、少なくとも一層の界面誘電体材料１６が炭素ベース材料１２上に形成されない場合には存在しないことが分かった。少なくとも一層の界面誘電体材料１６が炭素ベース材料１２上に存在するときに達成される向上した結合界面により、炭素ベース材料１２に対する他の材料層の結合強度が増大し、これは、少なくとも一層の界面誘電体材料１６が炭素ベース材料１２上に存在しない場合には得られない。本発明の幾つかの実施形態においては、少なくとも一層の界面誘電体材料１６を含まない同じ構造体と比較すると、少なくとも一層の界面誘電体材料１６を含む炭素ベースの誘電体材料１２と、上にある材料層（すなわち、誘電体材料及び／又は導電性材料）との間の結合強度を１００％より大きく増加させることができる。実際には、少なくとも一層の界面誘電体材料が存在しない場合には、大部分の誘電体及び／又は金属が、グラフェンと付着又は結合できないであろう。
【００３５】
ここで図３を参照すると、少なくとも一層の界面誘電体材料１６の上面上に、少なくとも１つの他の材料層１８を形成した後の、図２の構造体が示される。本発明に用いることができる少なくとも１つの他の材料１８は、少なくとも一層の誘電体材料、少なくとも一層の導電性材料、又は、少なくとも一層の誘電体材料と少なくとも一層の導電性材料の組み合わせを含む。かかる組み合わせにおいて、少なくとも一層の誘電体材料は、少なくとも一層の誘電体材料の上又は下に、典型的には下に配置することができる。本発明の他の実施形態において、少なくとも１つの他の材料層１８は、少なくとも一層の導電性材料が内部に埋め込まれた少なくとも一層の誘電体材料を含む。
【００３６】
少なくとも１つの他の材料層１８として用いることができる誘電体材料の例は、例えば、酸化物、窒化物、酸窒化物又はその多層スタックのような、任意の絶縁材料を含む。本発明の１つの実施形態においては、少なくとも１つの他の材料層１８として用いることができる誘電体材料は、半導体酸化物、半導体窒化物、又は半導体酸窒化物を含む。本発明の別の実施形態においては、少なくとも１つの他の材料層１８として用いることができる誘電体材料は、例えば３．９の酸化シリコンの誘電率より大きい誘電率を有する、誘電体金属酸化物又は混合金属酸化物を含む。典型的には、少なくとも１つの他の材料層１８として用いることができる誘電体材料は、４．０より大きい誘電率を有し、８．０より大きい誘電率がより典型的である。かかる誘電体材料は、本明細書において高ｋ誘電体と呼ばれる。例示的な高ｋ誘電体は、これらに限られるものではないが、ＨｆＯ２、ＺｒＯ２、Ｌａ２Ｏ３、Ａｌ２Ｏ３、ＴｉＯ２、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、ＨｆＯｘＮｙ、ＺｒＯｘＮｙ、Ｌａ２ＯｘＮｙ、Ａｌ２ＯｘＮｙ、ＴｉＯｘＮｙ、ＳｒＴｉＯｘＮｙ、ＬａＡｌＯｘＮｙ、Ｙ２ＯｘＮｙ、ＳｉＯＮ、ＳｉＮｘ、そのシリケート、及びその合金を含む。これらの高ｋ材料の多層スタックを、少なくとも１つの他の材料層１８として用いることもできる。各々のｘの値は、独立して０．５から３までであり、各々のｙの値は、独立して０から２までである。
【００３７】
少なくとも１つの他の材料層１８として用いることができる誘電体材料の厚さは、これを形成するのに用いられる技術に応じて変わり得る。典型的には、少なくとも１つの他の材料層１８として用いることができる誘電体材料は、１ｎｍから１０ｎｍまでの厚さを有し、２ｎｍから５ｎｍまでの厚さがより典型的である。高ｋ誘電体が誘電体材料として用いられる場合、高ｋ誘電体は、１ｎｍのオーダー又は１ｎｍ未満の有効酸化物厚（effective oxide thickness）を有することができる。
【００３８】
少なくとも１つの他の材料層１８として用いることができる誘電体材料は、当技術分野において周知の方法によって形成することができる。本発明の１つの実施形態においては、少なくとも１つの他の材料層１８として用いることができる誘電体材料は、例えば、化学気相堆積（ＣＶＤ）、熱又はプラズマ強化化学気相堆積（ＰＥＣＶＤ）、物理気相堆積（ＰＶＤ）、分子線堆積（ＭＢＤ）、パルスレーザ堆積（ＰＬＤ）、液体ミスト化学堆積（ＬＳＭＣＤ）、及び原子層堆積（ＡＬＤ）のような堆積プロセスによって形成することができる。代替的に、層１８として用いられる誘電体材料は、例えば、熱酸化及び／又は熱窒化のような熱プロセスによって形成することもできる。
【００３９】
少なくとも１つの他の材料層１８が導電性材料を含む実施形態においては、導電性材料は、これらに限られるものではないが、多結晶シリコン、多結晶シリコンゲルマニウム、元素金属（例えば、タングステン、チタン、タンタル、アルミニウム、ニッケル、ルテニウム、パラジウム及び白金）、少なくとも１つの元素金属の合金、元素金属窒化物（例えば、窒化タングステン、窒化アルミニウム及び窒化チタン）、元素金属シリサイド（例えば、タングステンシリサイド、ニッケルシリサイド及びチタンシリサイド）、並びにそれらの多層構造の組み合わせを含む、任意の導電性材料を含むことができる。１つの実施形態においては、層１８として用いることができる導電性材料は、ｎＦＥＴ金属ゲートを構成することができる。別の実施形態においては、層１８として用いることができる導電性材料は、ｐＦＥＴ金属ゲートを構成することができる。さらに別の実施形態においては、層１８として用いることができる導電性材料は、多結晶シリコンを構成することができる。ポリシリコン導電性材料は、単独で、或いは、例えば金属導電性材料及び／又は金属シリサイド材料等の別の導電性材料と併せて用いることができる。
【００４０】
層１８として用いられる導電性材料は、例えば、化学気相堆積（ＣＶＤ）、プラズマ強化化学気相堆積（ＰＥＣＶＤ）、蒸着、物理気相堆積（ＰＶＤ）、スパッタリング、化学溶液堆積、原子層堆積（ＡＬＤ）、及び他の同様な堆積プロセスを含む、従来の堆積プロセスを用いて形成することができる。Ｓｉ含有材料が導電性材料として用いられる場合、インサイチュ（in-situ）ドーピング堆積プロセスによって、又は堆積を利用し、その後、適切な不純物をＳｉ含有材料に導入する、イオン注入又は気相ドーピングのようなステップを行なうことによって、Ｓｉ含有材料に適切な不純物をドープすることができる。金属シリサイドが形成される場合、従来のシリサイド化プロセスが用いられる。
【００４１】
堆積されたままの導電性材料は、典型的には、１ｎｍから１００ｎｍまでの厚さを有し、３ｎｍから３０ｎｍまでの厚さがより典型的である。
【００４２】
ここで図４を参照すると、置換ゲートプロセスを含む任意の従来のＦＥＴプロセスフローと共に上述のプロセス技術を用いて製造することができる１つのタイプの電子デバイスが示される。幾つかの実施形態においては、用いることができるＦＥＴプロセスは、種々の材料層の堆積、リソグラフィ及びエッチングを含む。
【００４３】
特に、図４は、炭素ベース材料の部分がデバイスチャネル１３を定める、炭素ベース材料１２を含む電子デバイス３０を示す。少なくとも一層の界面誘電体材料１６が、デバイスチャネル１３の上面上に配置される。上述のように、少なくとも一層の界面誘電体材料１６は、炭素ベース材料１２のものと同じ短距離結晶結合構造を有する。少なくとも一層の誘電体材料３２が、少なくとも一層の界面誘電体層１６の最上面上に配置され、少なくとも一層の導電性材料３４が、少なくとも一層の誘電体材料３２の最上面上に配置される。本発明のこの特定の実施形態内で言及される誘電体材料３２及び導電性材料３４は、図３の層１８について上述された誘電体材料及び導電性材料の１つから成ることに留意されたい。また、誘電体材料３２及び導電性材料３４は、層１８に関する誘電体材料及び導電性材料の形成において上述された技術の１つを利用して形成される。
【００４４】
図４に示される電子デバイス３０は、デバイスチャネル１３に隣接する炭素ベース材料１２の部分と電気的に接続する、少なくとも２つの領域３６、３６´をさらに含む。２つの領域３６、３６´は、電子デバイス３０のソース／ドレイン領域であり、これらは、層１８について上述された導電性材料の１つを含む。１つの実施形態においては、少なくとも２つの領域３６、３６´は、グラフェン又は炭素ベース材料から成る。少なくとも２つの領域３６、３６´は、堆積、リソグラフィ及びエッチングによって形成される。１つの実施形態（図示せず）においては、少なくとも２つの領域３６、３６´は、炭素ベース材料１２と直接接触している。かかるデバイスは、エッチングによって少なくとも一層の界面誘電体材料１６の部分を除去することによって達成される。別の実施形態においては、少なくとも２つの領域３６、３６´は、少なくとも一層の界面誘電体材料１６の部分と直接接触している。
【００４５】
ここで図５を参照すると、図４のデバイスを製造するのに用いられるプロセスから修正されたプロセスフローと併せて上記の基本的プロセス技術を用いて製造することができる第２のタイプの電子デバイスが示される。幾つかの実施形態においては、図５に示される構造体を製造するのに用いることができるプロセスは、種々の材料層の堆積、リソグラフィ及びエッチングを含む。具体的には、図５は、デュアルゲートＦＥＴデバイスとしても知られる、バックゲート型ＦＥＴを示す。図５において、電子デバイス５０は、炭素ベース材料５２を含み、炭素ベース材料の部分がデバイスチャネル５３を定める。バックゲート層は５１と表記され、この層は、パターン形成してもよく、或いは、ブランケット層としてデバイスのアレイ全体にわたって存在してもよい。少なくとも一層の界面誘電体材料５６が、デバイスチャネル５３の上面上に配置される。上述のように、少なくとも一層の界面誘電体材料５６は、炭素ベース材料５２のものと同じ又は少なくとも同じ短距離結晶結合構造を有する。少なくとも一層の誘電体材料６２が、少なくとも一層の界面誘電体材料５６の最上面上に配置され、少なくとも一層の導電性材料６４が、少なくとも一層の誘電体材料６２の最上面上に配置される。本発明のこの特定の実施形態において言及される誘電体材料６２及び導電性材料６４は、図３の層１８について上述された誘電体材料及び導電性材料の１つから成ることに留意されたい。また、誘電体材料６２及び導電性材料６４は、層１８に関する誘電体材料及び導電性材料の形成において上述された技術のうちの１つを利用して形成される。
【００４６】
図５に示される電子デバイス５０は、デバイスチャネル５３に隣接する炭素ベース材料５２の部分と電気的に接続する、少なくとも２つの領域６６、６６´をさらに含む。２つの領域６６、６６´は、電子デバイス５０のソース／ドレイン領域であり、これらは、層１８について上述された導電性材料の１つを含む。１つの実施形態においては、少なくとも２つの領域６６、６６´は、グラフェン又は炭素ベース材料から成る。少なくとも２つの領域６６、６６´は、堆積、リソグラフィ及びエッチングによって形成される。１つの実施形態（図示せず）においては、少なくとも２つの領域６６、６６´は、炭素ベース材料５２と直接接触している。かかるデバイスは、エッチングによって少なくとも一層の界面誘電体材料５６の部分を除去することによって達成される。別の実施形態においては、少なくとも２つの領域６６、６６´は、少なくとも一層の界面誘電体材料５６の部分と直接接触している。
【００４７】
本発明をその好ましい実施形態に関して特に示し、説明してきたが、当業者であれば、本発明の精神及び範囲から逸脱することなく、上記の変更、並びに形態及び詳細の他の変更をなし得ることを理解するであろう。従って、本発明は、説明され例証される正確な形態及び詳細に制限されるものではなく、添付の特許請求の範囲内に含まれることが意図される。
【符号の説明】
【００４８】
１０：初期構造体
１２、５２：炭素ベース材料
１３、５３：デバイスチャネル
１４：露出した上面
１６、５６：界面誘電体材料
１８：他の材料層
３０、５０：電子デバイス
３２、６２：誘電体材料
３４、６４：導電性材料
３６、３６´、６６、６６´：領域
５１：バックゲート層
【図１】
2011211175.tif 000003
【図２】
2011211175.tif 000004
【図３】
2011211175.tif 000005
【図４】
2011211175.tif 000006
【図５】
2011211175.tif 000007