(57)【要約】      （修正有）【課題】製造ばらつきの少ない半導体圧力センサを得る。【解決手段】シリコン基板１０は貫通孔１２を有する。シリコン基板１０上にポリシリコン膜２０が形成されている。ポリシリコン膜２０は、貫通孔１２の上方にダイヤフラム２４を有する。ポリシリコン膜２０上に絶縁膜２２が形成されている。ピエゾ抵抗効果を有するポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４が絶縁膜２２上に形成されている。ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４は、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４をブリッジ状に接続する。ポリシリコンゲージ抵抗Ｒ１，Ｒ２は、ダイヤフラム２４の中央部に配置され、それぞれ並列接続された複数の抵抗を有し、構造及び向きが同じである。【選択図】図１
2011122997.tif 000002
【特許請求の範囲】
【請求項１】
貫通孔を有する基板と、
前記基板上に形成され、前記貫通孔の上方にダイヤフラムを有するポリシリコン膜と、
前記ポリシリコン膜上に形成された絶縁膜と、
前記絶縁膜上に形成され、ピエゾ抵抗効果を有する第１、第２、第３及び第４のポリシリコンゲージ抵抗と、
前記第１、第２、第３及び第４のポリシリコンゲージ抵抗をブリッジ状に接続するポリシリコン配線とを備え、
前記第１及び第２のポリシリコンゲージ抵抗は、前記ダイヤフラムの中央部に配置され、それぞれ並列接続された複数の抵抗を有し、構造及び向きが同じであることを特徴とする半導体圧力センサ。
【請求項２】
前記第１、第２、第３及び第４のポリシリコンゲージ抵抗は、前記ポリシリコン配線よりも薄いことを特徴とする請求項１に記載の半導体圧力センサ。
【請求項３】
前記第１、第２、第３及び第４のポリシリコンゲージ抵抗の不純物濃度は、前記ポリシリコン配線の不純物濃度よりも低いことを特徴とする請求項１又は２に記載の半導体圧力センサ。
【請求項４】
前記絶縁膜は複数の凸部を有し、
前記第１、第２、第３及び第４のポリシリコンゲージ抵抗は、前記複数の凸部の側壁に形成されたサイドウォールであることを特徴とする請求項１に記載の半導体圧力センサ。
【請求項５】
前記絶縁膜は複数の凹部を有し、
前記第１、第２、第３及び第４のポリシリコンゲージ抵抗は、前記複数の凹部内に埋め込まれていることを特徴とする請求項１に記載の半導体圧力センサ。
【請求項６】
前記第３及び第４のポリシリコンゲージ抵抗は、前記ダイヤフラムの外周部に配置され、前記第１及び第２のポリシリコンゲージ抵抗と構造及び向きが同じであることを特徴とする請求項１〜５の何れか１項に記載の半導体圧力センサ。
【請求項７】
前記第３及び第４のポリシリコンゲージ抵抗は、前記ダイヤフラムの外側に配置されていることを特徴とする請求項１〜５の何れか１項に記載の半導体圧力センサ。
【請求項８】
前記絶縁膜上に形成され、前記ポリシリコン配線に接続されたパッドを更に備え、
前記パッドが配置された領域の前記ポリシリコン膜と前記ダイヤフラムが形成された領域の前記ポリシリコン膜は、分離溝により分離されていることを特徴とする請求項１〜５の何れか１項に記載の半導体圧力センサ。
【請求項９】
前記貫通孔の外側近傍において前記基板と前記ポリシリコン膜の間に隙間が形成され、
前記隙間において前記ポリシリコン膜の下面に凸部が形成されていることを特徴とする請求項１〜５の何れか１項に記載の半導体圧力センサ。
【請求項１０】
基板上に第１の絶縁膜を形成し、前記第１の絶縁膜に第１の開口及び前記第１の開口の周囲に配置された第２の開口を形成する工程と、
前記第１の開口及び前記第２の開口を埋め込むように前記基板及び前記第１の絶縁膜上に第１のポリシリコン膜を形成し、前記第１の開口と前記第２の開口の間の領域において前記第１のポリシリコン膜に第３の開口を形成する工程と、
前記第３の開口を埋め込むように前記第１の絶縁膜及び前記第１のポリシリコン膜上に第２の絶縁膜を形成し、前記第２の開口の上方において前記第２の絶縁膜に第４の開口を形成する工程と、
前記第４の開口を埋め込むように前記第１のポリシリコン膜及び前記第２の絶縁膜上に第２のポリシリコン膜を形成する工程と、
前記第２のポリシリコン膜上に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜上に、ピエゾ抵抗効果を有する第１、第２、第３及び第４のポリシリコンゲージ抵抗と、前記第１、第２、第３及び第４のポリシリコンゲージ抵抗をブリッジ状に接続するポリシリコン配線とを形成する工程と、
前記基板を下面側からエッチングして、前記第１の開口に埋め込まれた前記第１のポリシリコン膜に達する貫通孔を形成する工程と、
前記貫通孔を形成した後に、前記第１の開口に埋め込まれた前記第１のポリシリコン膜を前記第１の絶縁膜及び前記第２の絶縁膜に対して選択的にエッチング除去する工程と、
前記第１の開口に埋め込まれた前記第１のポリシリコン膜を除去した後に、前記第２の開口及び前記第４の開口の内側に配置された前記第１の絶縁膜及び前記第２の絶縁膜を前記第１のポリシリコン膜及び前記第２のポリシリコン膜に対して選択的にエッチング除去する工程とを備え、
前記第２のポリシリコン膜は、前記貫通孔の上方にダイヤフラムを有し、
前記第１及び第２のポリシリコンゲージ抵抗は、前記ダイヤフラムの中央部に配置され、それぞれ並列接続された複数の抵抗を有し、構造及び向きが同じであることを特徴とする半導体圧力センサの製造方法。
【請求項１１】
前記第３の絶縁膜上に第３のポリシリコン膜を形成し、前記第３のポリシリコン膜をパターニングすることで前記第１、第２、第３及び第４のポリシリコンゲージ抵抗と前記ポリシリコン配線を同時に形成することを特徴とする請求項１０に記載の半導体圧力センサの製造方法。
【請求項１２】
前記第３の絶縁膜上に第３のポリシリコン膜を形成し、前記第３のポリシリコン膜をパターニングすることで前記ポリシリコン配線を形成し、
前記第３の絶縁膜上に前記第３のポリシリコン膜よりも薄い第４のポリシリコン膜を形成し、前記第４のポリシリコン膜をパターニングすることで前記第１、第２、第３及び第４のポリシリコンゲージ抵抗を形成することを特徴とする請求項１０に記載の半導体圧力センサの製造方法。
【請求項１３】
前記第１、第２、第３及び第４のポリシリコンゲージ抵抗上に第４の絶縁膜を形成する工程と、
前記第４の絶縁膜をマスクとして前記ポリシリコン配線に不純物を注入する工程とを更に備えることを特徴とする請求項１０〜１２の何れか１項に記載の半導体圧力センサの製造方法。
【請求項１４】
前記第３の絶縁膜に複数の凸部を形成し、
前記第３の絶縁膜上に第３のポリシリコン膜を形成し、
前記第３のポリシリコン膜を異方性エッチングして前記複数の凸部の側壁にサイドウォールとして残すことで、前記第１、第２、第３及び第４のポリシリコンゲージ抵抗を形成することを特徴とする請求項１０に記載の半導体圧力センサの製造方法。
【請求項１５】
前記第２のポリシリコン膜上に第４の絶縁膜を形成する工程と、
前記第４の絶縁膜に複数の凹部を形成する工程とを更に備え、
前記複数の凹部内を覆うように前記第４の絶縁膜上に前記第３の絶縁膜を形成し、
前記第３の絶縁膜で覆われた前記複数の凹部を埋め込むように前記第３の絶縁膜上に第３のポリシリコン膜を形成し、
前記複数の凹部内に前記第３のポリシリコン膜が残るように前記第３のポリシリコン膜をエッチングすることで、前記第１、第２、第３及び第４のポリシリコンゲージ抵抗を形成することを特徴とする請求項１０に記載の半導体圧力センサの製造方法。
【請求項１６】
前記第１の開口と前記第２の開口の間の領域において前記基板に溝を形成する工程と、
前記第１の絶縁膜を前記溝に埋め込んでサイドエッチング防止層を形成する工程を更に備えることを特徴とする請求項１０に記載の半導体圧力センサの製造方法。
【請求項１７】
基板の中央部を囲うように前記基板の上面に溝を形成する工程と、
前記溝を埋め込むように第１の絶縁膜を前記基板上に形成し、前記溝の外側において前記第１の絶縁膜に開口を形成する工程と、
前記開口を埋め込むように前記基板及び前記第１の絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、ピエゾ抵抗効果を有する第１、第２、第３及び第４のポリシリコンゲージ抵抗と、前記第１、第２、第３及び第４のポリシリコンゲージ抵抗をブリッジ状に接続するポリシリコン配線とを形成する工程と、
前記第１の絶縁膜をエッチングストッパとして前記基板の前記中央部を下面側からドライエッチングして貫通孔を形成する工程と、
前記貫通孔を形成した後に、前記開口の内側に配置された前記第１の絶縁膜及び前記溝に埋め込まれた前記第１の絶縁膜を前記ポリシリコン膜に対して選択的にエッチング除去する工程とを備え、
前記ポリシリコン膜は、前記貫通孔の上方にダイヤフラムを有し、
前記第１及び第２のポリシリコンゲージ抵抗は、前記ダイヤフラムの中央部に配置され、それぞれ並列接続された複数の抵抗を有し、構造及び向きが同じであることを特徴とする半導体圧力センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピエゾ抵抗効果を有する複数のポリシリコンゲージ抵抗をブリッジ状に接続した半導体圧力センサ及びその製造方法に関し、特に製造ばらつきの少ない半導体圧力センサ及びその製造方法に関する。
【背景技術】
【０００２】
圧力センサの１つとして半導体圧力センサがある。この半導体圧力センサでは、ダイヤフラム上において、ピエゾ抵抗効果を有する複数のポリシリコンゲージ抵抗をブリッジ状に接続している（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表平１０−５１１４５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数のポリシリコンゲージ抵抗はポリシリコン膜をパターニングすることで形成される。しかし、各ポリシリコンゲージ抵抗の抵抗値がばらついて、所望のピエゾ抵抗を得ることができないという問題があった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的は、製造ばらつきの少ない半導体圧力センサ及びその製造方法を得るものである。
【課題を解決するための手段】
【０００６】
本発明は、貫通孔を有する基板と、前記基板上に形成され、前記貫通孔の上方にダイヤフラムを有するポリシリコン膜と、前記ポリシリコン膜上に形成された絶縁膜と、前記絶縁膜上に形成され、ピエゾ抵抗効果を有する第１、第２、第３及び第４のポリシリコンゲージ抵抗と、前記第１、第２、第３及び第４のポリシリコンゲージ抵抗をブリッジ状に接続するポリシリコン配線とを備え、前記第１及び第２のポリシリコンゲージ抵抗は、前記ダイヤフラムの中央部に配置され、それぞれ並列接続された複数の抵抗を有し、構造及び向きが同じであることを特徴とする半導体圧力センサである。
【発明の効果】
【０００７】
本発明により、製造ばらつきの少ない半導体圧力センサを得ることができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１に係る半導体圧力センサを示す上面図である。
【図２】図１のＡ−Ａ´に沿った断面図である。
【図３】実施の形態１に係る半導体圧力センサの回路図である。
【図４】実施の形態１に係るポリシリコンゲージ抵抗を示す上面図である。
【図５】実施の形態１に係る半導体圧力センサの製造方法を説明するための断面図である。
【図６】実施の形態１に係る半導体圧力センサの製造方法を説明するための断面図である。
【図７】実施の形態１に係る半導体圧力センサの製造方法を説明するための断面図である。
【図８】実施の形態１に係る半導体圧力センサの製造方法を説明するための断面図である。
【図９】実施の形態１に係る半導体圧力センサの製造方法を説明するための断面図である。
【図１０】実施の形態１に係る半導体圧力センサの製造方法を説明するための断面図である。
【図１１】実施の形態１に係る半導体圧力センサの製造方法を説明するための断面図である。
【図１２】ポリシリコン抵抗の幅と抵抗変化率の関係を示す図である。
【図１３】実施の形態１に係る半導体圧力センサの変形例１を示す上面図である。
【図１４】実施の形態１に係る半導体圧力センサの変形例２を示す断面図である。
【図１５】ポリシリコンの表面ボロン濃度に対する抵抗変化率を示す図である。
【図１６】実施の形態２に係るポリシリコンゲージ抵抗を示す断面図である。
【図１７】実施の形態２に係るポリシリコンゲージ抵抗を示す上面図である。
【図１８】実施の形態２に係るポリシリコンゲージ抵抗の製造方法の変形例を説明するための断面図である。
【図１９】実施の形態３に係るポリシリコンゲージ抵抗の製造方法を説明するための断面図である。
【図２０】実施の形態３に係るポリシリコンゲージ抵抗の製造方法を説明するための上面図である。
【図２１】実施の形態３に係るポリシリコンゲージ抵抗の製造方法の変形例を説明するための断面図である。
【図２２】実施の形態３に係るポリシリコンゲージ抵抗の製造方法の変形例を説明するための上面図である。
【図２３】実施の形態４に係る半導体圧力センサの製造方法を説明するための断面図である。
【図２４】実施の形態４に係る半導体圧力センサの製造方法を説明するための断面図である。
【図２５】実施の形態４に係る半導体圧力センサの製造方法を説明するための断面図である。
【図２６】実施の形態４に係る半導体圧力センサの製造方法を説明するための上面図である。
【図２７】実施の形態４に係る半導体圧力センサの製造方法を説明するための断面図である。
【図２８】実施の形態４に係る半導体圧力センサの製造方法を説明するための上面図である。
【図２９】実施の形態５に係る半導体圧力センサの製造方法を説明するための断面図である。
【図３０】実施の形態５に係る半導体圧力センサの製造方法を説明するための断面図である。
【図３１】実施の形態５に係る半導体圧力センサの製造方法を説明するための断面図である。
【図３２】実施の形態５に係る半導体圧力センサの製造方法を説明するための上面図である。
【図３３】実施の形態５に係る半導体圧力センサの製造方法を説明するための断面図である。
【図３４】実施の形態５に係る半導体圧力センサの製造方法を説明するための上面図である。
【図３５】実施の形態６に係る半導体圧力センサを示す上面図である。
【図３６】実施の形態６に係る半導体圧力センサの変形例を示す上面図である。
【図３７】実施の形態７に係る半導体圧力センサを示す上面図である。
【図３８】図３６のＢ−Ｂ´に沿った断面図である。
【図３９】実施の形態７に係る半導体圧力センサの変形例を示す断面図である。
【図４０】実施の形態８に係る半導体圧力センサを示す断面図である。
【図４１】実施の形態８に係る半導体圧力センサの変形例を示す断面図である。
【図４２】実施の形態９に係る半導体圧力センサの製造方法を説明するための断面図である。
【図４３】実施の形態１０に係る半導体圧力センサの製造方法を説明するための断面図である。
【図４４】実施の形態１０に係る半導体圧力センサの製造方法を説明するための断面図である。
【図４５】実施の形態１０に係る半導体圧力センサの製造方法を説明するための断面図である。
【図４６】実施の形態１０に係る半導体圧力センサの製造方法を説明するための断面図である。
【図４７】実施の形態１０に係る半導体圧力センサの製造方法を説明するための断面図である。
【図４８】実施の形態１０に係る半導体圧力センサの製造方法を説明するための断面図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について図面を参照しながら説明する。同様の構成要素には同じ番号を付し、説明を省略する。
【００１０】
実施の形態１．
図１は、実施の形態１に係る半導体圧力センサを示す上面図である。図２は、図１のＡ−Ａ´に沿った断面図である。
【００１１】
シリコン基板１０は中央部に貫通孔１２を有する。シリコン基板１０上に、絶縁膜１４、ドープドポリシリコン膜１６、絶縁膜１８、ドープドポリシリコン膜２０、及び絶縁膜２２が順次形成されている。ドープドポリシリコン膜２０は、貫通孔１２の上方にダイヤフラム２４を有する。絶縁膜２２上にポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４及びポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４が形成されている。
【００１２】
ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４及びポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４上に、絶縁膜２６及び窒化膜２８が順次形成されている。アルミパッドＰ１，Ｐ２，Ｐ３，Ｐ４が、絶縁膜２６及び窒化膜２８に形成された開口を介して、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４にそれぞれ接続されている。アルミパッドＰ１，Ｐ２，Ｐ３，Ｐ４の外周部及び窒化膜２８上にガラスコート３０が形成されている。
【００１３】
図３は、実施の形態１に係る半導体圧力センサの回路図である。ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４はピエゾ抵抗効果を有する。ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４は、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４をブリッジ状に接続する。ダイヤフラム２４が圧力により変位すると、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値が変化し、圧力に応じた出力電圧Ｖｏｕｔを出力する。
【００１４】
ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４はそれぞれ構造が同じである。また、ポリシリコンゲージ抵抗の抵抗値は電流の流れる方向に対して垂直方向の応力にはほとんど変化しないため、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の向きも同じにしている。
【００１５】
ポリシリコンゲージ抵抗Ｒ１，Ｒ２は、ダイヤフラム２４の中央部に配置されている。ポリシリコンゲージ抵抗Ｒ３，Ｒ４は、ダイヤフラム２４の外周部に配置されている。より詳細には、ポリシリコンゲージ抵抗Ｒ３，Ｒ４は、ダイヤフラム２４の中心線上であって、ダイヤフラム２４の中心点を挟んで対称な位置に配置されている。
【００１６】
ダイヤフラム２４の上から圧力がかかった場合、ダイヤフラム２４は下側に変位する。この場合、ダイヤフラム２４の外周部に配置されたポリシリコンゲージ抵抗Ｒ３，Ｒ４は引張応力を受けるため＋側に抵抗値が変化する。ダイヤフラム２４の中央部に配置されたポリシリコンゲージ抵抗Ｒ１，Ｒ２は圧縮応力を受けるため−側に抵抗値が変化する。
【００１７】
例えばポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の初期状態の抵抗値をそれぞれ１００Ωとし、１ａｔｍ（０．０９８ＭＰａ）の圧力がかかった時のポリシリコンゲージ抵抗Ｒ１，Ｒ２の抵抗変化率を＋１％、ポリシリコンゲージ抵抗Ｒ３，Ｒ４の抵抗変化率を−１％、入力電圧Ｖｉｎを５Ｖとすると、出力電圧Ｖｏｕｔは５０ｍＶとなる。
【００１８】
図４は、実施の形態１に係るポリシリコンゲージ抵抗を示す上面図である。ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４は、それぞれ並列接続された複数の抵抗を有する。
【００１９】
続いて、実施の形態１に係る半導体圧力センサの製造方法について説明する。
まず、図５に示すように、結晶方位（１００）のシリコン基板１０上に、熱酸化膜などの絶縁膜１４を形成する。シリコン基板１０の中央部において絶縁膜１４に開口３２を形成し、開口３２の周囲に開口３４を形成する。
【００２０】
次に、図６に示すように、開口３２及び開口３４を埋め込むようにシリコン基板１０及び絶縁膜１４上にドープドポリシリコン膜１６を形成し、開口３２と開口３４の間の領域においてドープドポリシリコン膜１６に開口３６を形成する。ここで、開口３２に埋め込まれたドープドポリシリコン膜１６が犠牲層３８となり、開口３４に埋め込まれたドープドポリシリコン膜１６がアンカー４０になる。
【００２１】
次に、図７に示すように、開口３６を埋め込むように絶縁膜１４及びドープドポリシリコン膜１６上に、ＴＥＯＳ（Tetraethyl Orthosilicate）などの絶縁膜１８を形成し、アンカー４０（開口３４）の上方において絶縁膜１８に開口４２を形成する。
【００２２】
次に、図８に示すように、開口４２を埋め込むようにドープドポリシリコン膜１６及び絶縁膜１８上にドープドポリシリコン膜２０を形成する。ドープドポリシリコン膜２０は、開口４２を介してアンカー４０に接続されている。ドープドポリシリコン膜２０上に、ＨＴＯ（High Temperature Oxide）などの絶縁膜２２をＣＶＤ(Chemical Vapor Deposition)により形成する。
【００２３】
次に、絶縁膜２２上にポリシリコン膜４４を形成し、ポリシリコン膜４４をパターニングすることでポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４とポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４を同時に形成する。
【００２４】
次に、図９に示すように、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４及びポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４上に、ＨＴＯなどの絶縁膜２６を形成する。この状態でポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４及びポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４にボロンなどの不純物を注入する。ボロンの活性化とダイヤフラム２４の応力制御を兼ねた熱処理を行う。
【００２５】
次に、絶縁膜２６上に窒化膜２８をＣＶＤにより形成する。絶縁膜２６及び窒化膜２８に開口を形成し、この開口を介してポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４にそれぞれ接続されたアルミパッドＰ１，Ｐ２，Ｐ３，Ｐ４を形成する。アルミパッドＰ１，Ｐ２，Ｐ３，Ｐ４の外周部及び窒化膜２８上にガラスコート３０を形成する。シリコン基板１０を２００μｍ程度に薄膜化し、シリコン基板１０の下面にマスク４６を形成する。
【００２６】
次に、図１０に示すように、シリコン基板１０を下面側からＴＭＡＨ（Tetramethylammonium hydroxide）などのアルカリエッチング液で異方性エッチングして、開口３２に埋め込まれた犠牲層３８に達する貫通孔１２を形成する。なお、マスク４６は写真製版の重ね合わせズレ及びサイドエッチング量を考慮して形成する。
【００２７】
次に、図１１に示すように、連続してＴＭＡＨなどのアルカリエッチング液で処理して犠牲層３８を等方的にエッチングする。これにより、犠牲層３８を絶縁膜１４及び絶縁膜１８に対して選択的にエッチング除去する。これに伴ってシリコン基板１０がサイドエッチングされ、ダイヤフラム２４がアンカー４０で支えられた構造が形成される。また、エッチングにおいて、絶縁膜１４、絶縁膜１８、及びシリコン基板１０の（１１１）面がエッチングストッパとなる。ＴＭＡＨを用いた場合、ＴＥＯＳなどの酸化膜からなる絶縁膜１４及び絶縁膜１８は、シリコンやポリシリコンに対して十分なエッチング選択比が得られる。
【００２８】
次に、ＨＦ処理により、開口３４及び開口４２の内側に配置された絶縁膜１４及び絶縁膜１８をドープドポリシリコン膜１６及びドープドポリシリコン膜２０に対して選択的にエッチング除去する。その後、マスク４６を除去する。以上の工程により実施の形態１に係る半導体圧力センサが製造される。
【００２９】
上記のようにポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４は、それぞれ並列接続された複数の抵抗を有する。ここで、ポリシリコンのピエゾ抵抗係数は不純物濃度に反比例し、さらに抵抗の幅に反比例する。図１２は、ポリシリコン抵抗の幅と抵抗変化率の関係を示す図である。従って、大きな感度を得るためには不純物濃度を薄くし、抵抗の幅を小さくする必要がある。しかし、抵抗値が大きくなると、抵抗値のばらつきが大きくなり、特性悪化が懸念される。そこで、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を並列接続された複数の抵抗にする。これにより、当該構造をポリシリコン膜のパターニングで形成する場合に抵抗値のばらつきを小さくできるため、最適なピエゾ抵抗を得ることができる。よって、製造ばらつきの少ない半導体圧力センサを得ることができる。
【００３０】
また、ダイヤフラム２４の面積は、アンカー４０が支えるドープドポリシリコン膜２０の領域の面積で決まるため、高精度に制御できる。ダイヤフラム２４の厚みは、ドープドポリシリコン膜２０のＣＶＤデポ厚みで決まるため、高精度に制御可能であるとともに薄膜化が容易である。ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の形成位置は、表面側だけの写真製版制度で決まるため、高精度に制御できる。
【００３１】
図１３は、実施の形態１に係る半導体圧力センサの変形例１を示す上面図である。図１とは異なり、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４がダイヤフラム２４のほぼ全面を覆っている。これにより、ダイヤフラム２４に印加される応力を均一にすることができ、測定精度が良くなる。
【００３２】
図１４は、実施の形態１に係る半導体圧力センサの変形例２を示す断面図である。ダイヤフラム２４上のガラスコート３０を除去している。これにより、ダイヤフラム２４へのガラスコート３０の応力の影響を無くすことができる。なお、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４上のガラスコート３０を残し、これ以外のダイヤフラム２４上のガラスコート３０を除去しても良い。
【００３３】
図１５は、ポリシリコンの表面ボロン濃度に対する抵抗変化率を示す図である。ポリシリコンの厚みが０．０５μｍ、０．１５μｍ、０．４５μｍの場合について調べた。この結果、厚みが０．１５μｍの場合に、抵抗変化率と表面ボロン濃度に対数近似ができ、ばらつきが小さかった。従って、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の厚みを０．１〜０．３μｍにすることが好ましい。これにより、ピエゾ抵抗効果が高く、ばらつきが小さいポリシリコンゲージ抵抗を得ることができる。
【００３４】
実施の形態２．
実施の形態２に係るポリシリコンゲージ抵抗及びその製造方法について実施の形態１と異なる部分のみ説明する。
【００３５】
図１６は実施の形態２に係るポリシリコンゲージ抵抗を示す断面図であり、図１７は実施の形態２に係るポリシリコンゲージ抵抗を示す上面図である。本実施の形態では、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４は、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４よりも薄い。これにより、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の断面積を小さくしてピエゾ抵抗を大きくできるため、測定精度が良くなる。また、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４を厚くして配線抵抗を小さくすることもできる。
【００３６】
続いて、実施の形態２に係るポリシリコンゲージ抵抗の製造方法について説明する。まず、絶縁膜２２上に厚み０．３μｍ以上のポリシリコン膜４４を形成する。次に、ポリシリコン膜４４をパターニングすることでポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４を形成する。
【００３７】
次に、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４を覆うように絶縁膜２２上の全面に、ポリシリコン膜４４よりも薄いポリシリコン膜４８を形成する。この際に、ポリシリコン膜４８がポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４の外周を１μｍ以上大きく囲うようにする。次に、ポリシリコン膜４８をパターニングすることでポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を形成する。
【００３８】
次に、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４及びポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４上にＨＴＯなどの絶縁膜２６を形成する。そして、全面にボロンなどの不純物を注入する。後工程で行う熱処理によって不純物を活性化する。
【００３９】
上記のように、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４がポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４よりも薄いため、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の断面積を小さくしてピエゾ抵抗を大きくできるため、測定精度が良くなる。また、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４を厚くして配線抵抗を小さくすることもできる。
【００４０】
なお、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の不純物濃度が最適になる注入条件では、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４に十分深く不純物が拡散しない場合もある。この場合は、図１８に示すように、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４上に絶縁膜２６を形成し、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４上において絶縁膜２６に開口を形成する。そして、絶縁膜２６をマスクとしてポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４に不純物を注入する。
【００４１】
これにより、同じ注入条件でもポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４に十分深く不純物を拡散させることができる。また、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の不純物濃度は、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４の不純物濃度よりも低くなる。従って、配線抵抗を小さくしつつ、ピエゾ抵抗を大きくして測定精度を向上できる。
【００４２】
実施の形態３．
実施の形態３に係るポリシリコンゲージ抵抗の製造方法について実施の形態１と異なる部分のみ説明する。図１９は実施の形態３に係るポリシリコンゲージ抵抗の製造方法を説明するための上面図であり、図２０はその断面図である。
【００４３】
まず、絶縁膜２２上に薄いポリシリコン膜４４を形成し、ポリシリコン膜４４をパターニングすることでポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４及びポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４を形成する。
【００４４】
次に、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４及びポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４上にＨＴＯなどの絶縁膜２６を形成する。そして、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の不純物濃度が最適になる注入条件で、ボロンなどの不純物を注入する。
【００４５】
次に、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４上にフォトレジスト５０を形成する。より詳細には、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の並列接続された複数の抵抗の内側にフォトレジスト５０を配置する。そして、絶縁膜２６をマスクとして、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４の不純物濃度が最適になる注入条件で、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４にボロンなどの不純物を注入する。この際、フォトレジスト５０は、拡散距離を考慮して配置する。後工程で行う熱処理によって不純物を活性化する。
【００４６】
これにより、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の不純物濃度は、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４の不純物濃度よりも低くなる。従って、配線抵抗を小さくしつつ、ピエゾ抵抗を大きくして測定精度を向上できる。
【００４７】
なお、フォトレジスト５０を用いず、図２１及び図２２に示すように、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４上に絶縁膜２６を形成し、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４上において絶縁膜２６に開口を形成し、絶縁膜２６をマスクとしてポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４に不純物を注入してもよい。これにより、同様の効果を得ることができる。
【００４８】
実施の形態４．
実施の形態４に係る半導体圧力センサの製造方法について実施の形態１と異なる部分のみ説明する。
【００４９】
まず、図２３に示すように、ドープドポリシリコン膜２０上にＨＴＯなどの絶縁膜５２を形成する。並列に並べられた凸部状に絶縁膜５２をパターニングする。
【００５０】
次に、図２４に示すように、全面に絶縁膜２２を形成する。絶縁膜２２は、パターニングされた絶縁膜５２上に形成されるため、複数の凸部５４を有する。
【００５１】
次に、図２５に示すように、全面にポリシリコン膜４４を形成する。そして、図２６に示すように、絶縁膜２２の凸部５４を囲うようにレジスト５６を形成する。
【００５２】
次に、図２７及び図２８に示すように、ポリシリコン膜４４を異方性エッチングして複数の凸部５４の側壁にサイドウォールとして残して、ポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を形成する。この際に、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４も同時に形成する。その後、ボロンなどの不純物を注入し、熱処理により不純物を活性化する。
【００５３】
上記のようにポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４をサイドウォールとして形成することで、写真製版性能によらず断面積の小さいポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を形成することができる。ポリシリコンのピエゾ抵抗効果は断面積に反比例するため、高感度の半導体圧力センサを得ることができる。
【００５４】
実施の形態５．
実施の形態５に係る半導体圧力センサの製造方法について実施の形態１と異なる部分のみ説明する。
【００５５】
まず、図２９に示すように、ドープドポリシリコン膜２０上にＨＴＯなどの絶縁膜５６を形成する。並列に並べられた複数の凹部５８を絶縁膜５６に形成する。
【００５６】
次に、図３０に示すように、複数の凹部５８内を覆うように絶縁膜５６上に絶縁膜２２を形成する。
【００５７】
次に、図３１に示すように、絶縁膜２２で覆われた複数の凹部５８を埋め込むように絶縁膜２２上にポリシリコン膜４４を形成する。そして、図３２に示すように、複数の凹部５８を囲うようにレジスト６０を形成する。
【００５８】
次に、図３３及び図３４に示すように、複数の凹部５８内にポリシリコン膜４４が残るようにポリシリコン膜４４を異方性エッチングすることで、複複数の凹部５８内に埋め込まれたポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を形成する。この際に、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４も同時に形成する。その後、ボロンなどの不純物を注入し、熱処理により不純物を活性化する。
【００５９】
上記の工程において複数の凹部５８内を覆う絶縁膜２２の厚みを制御することで、写真製版性能によらず断面積の小さいポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４を形成することができる。ポリシリコンのピエゾ抵抗効果は断面積に反比例するため、高感度の半導体圧力センサを得ることができる。
【００６０】
実施の形態６．
実施の形態６に係る半導体圧力センサについて実施の形態１と異なる部分のみ説明する。図３５は、実施の形態６に係る半導体圧力センサを示す上面図である。
【００６１】
ポリシリコンゲージ抵抗Ｒ３，Ｒ４は、ダイヤフラム２４の外側に配置されている。従って、ポリシリコンゲージ抵抗Ｒ１，Ｒ２の抵抗値だけがダイヤフラム２４の変位に対して変化する。
【００６２】
ここで、ポリシリコンのピエゾ抵抗効果は抵抗断面積に反比例するため、感度を高くするには抵抗幅及び膜厚を小さくする必要がある。しかし、特に抵抗幅は写真製版精度とエッチング精度の影響を受けてばらつきが大きく、更に抵抗幅が小さくなるとばらつきの影響も大きくなる。これに対して、極近接するポリシリコンゲージ抵抗Ｒ１，Ｒ２は、安定して形成することができる。従って、半導体圧力センサの高精度化が可能である。
【００６３】
ポリシリコンゲージ抵抗Ｒ１，Ｒ２の抵抗値だけがダイヤフラム２４の変位に対して変化するので、圧力に対する感度は減少する。しかし、ダイヤフラム２４の外周部に発生する引張応力はダイヤフラム２４の中央部に発生する圧縮応力の１／３程度に過ぎないため、感度の低下は２０％程度である。
【００６４】
図３６は、実施の形態６に係る半導体圧力センサの変形例を示す上面図である。ポリシリコンゲージ抵抗Ｒ３，Ｒ４は、ポリシリコンゲージ抵抗Ｒ１，Ｒ２とは構造が異なり、ポリシリコンゲージ抵抗Ｒ１，Ｒ２よりも抵抗値が小さい。これにより、ポリシリコンゲージ抵抗Ｒ３，Ｒ４の抵抗値のばらつきを抑えることができるため、オフセット電圧のばらつきを抑えることができる。
【００６５】
実施の形態７．
実施の形態７に係る半導体圧力センサについて実施の形態１と異なる部分のみ説明する。図３７は、実施の形態７に係る半導体圧力センサを示す上面図である。図３８は、図３７のＢ−Ｂ´に沿った断面図である。
【００６６】
アルミパッドＰ１，Ｐ２，Ｐ３，Ｐ４及びアルミ配線が配置された外周領域のドープドポリシリコン膜２０とダイヤフラム２４が形成された中央領域のドープドポリシリコン膜２０は、分離溝６２により分離されている。分離溝６２は絶縁膜２２で埋め込まれている。
【００６７】
これにより、アルミパッドＰ１，Ｐ２，Ｐ３，Ｐ４及びアルミ配線の膜応力やボンディング時の衝撃がダイヤフラム２４に伝わるのを防ぐことができる。従って、ダイヤフラム２４とアルミパッドＰ１，Ｐ２，Ｐ３，Ｐ４の間隔を短くできるため、更に小型化が可能になる。
【００６８】
図３９は、実施の形態７に係る半導体圧力センサの変形例を示す断面図である。分離溝６２は、ポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４で埋め込まれている。これより分離溝６２を十分に埋め込むことができる。また、実施の形態２のようにポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４を厚膜化すれば容易に形成できる。
【００６９】
実施の形態８．
実施の形態８に係る半導体圧力センサについて実施の形態１と異なる部分のみ説明する。図４０は、実施の形態８に係る半導体圧力センサを示す断面図である。
【００７０】
シリコン基板１０上の犠牲層３８の長さを十分（１０μｍ以上）に確保することで、貫通孔１２の外側近傍においてシリコン基板１０とドープドポリシリコン膜２０の間に隙間６４が形成されている。従って、ダイヤフラム２４に上から圧力が印加されてダイヤフラム２４が下側に変位した場合に、シリコン基板１０がストッパーとなる。これにより、ダイヤフラム２４に過大な圧力が印加された場合でも、ダイヤフラム２４の破壊を防止することができる。
【００７１】
図４１は、実施の形態８に係る半導体圧力センサの変形例を示す断面図である。犠牲層３８に開口６６を形成することで、隙間６４においてポリシリコン膜２０の下面に凸部６８（ディンプル）が形成されている。これにより、ダイヤフラム２４がシリコン基板１０に固着されるのを防止することができる。
【００７２】
実施の形態９．
実施の形態９に係る半導体圧力センサの製造方法について実施の形態１と異なる部分のみ説明する。
【００７３】
図４２に示すように、開口３２と開口３４の間の領域においてシリコン基板１０に溝７０を形成する。そして、絶縁膜１４を溝７０に埋め込んでサイドエッチング防止層７２を形成する。
【００７４】
サイドエッチング防止層７２は、貫通孔１２を形成した後に犠牲層３８を除去する際にサイドエッチングを防止する。これにより、アンカー４０より内側の絶縁膜１４の長さを十分に取れない場合でも十分に余裕のあるエッチングを行って、犠牲層３８を完全に除去することができる。従って、半導体圧力センサの製造が容易になる。
【００７５】
なお、アンカー４０より内側の絶縁膜１４の長さを１０μｍ取り、９０℃で２５ｗｔ％のＴＭＡＨを用いた場合、犠牲層３８を完全に除去された後にシリコン基板１０がサイドエッチングされアンカー４０に達する時間は約１２０分である。この時間内にウエハ面内又はバッチ間のウエハ厚み及びシリコンエッチングレートのばらつきを考慮して全てのダイヤフラム２４の形成が完了するならば、サイドエッチング防止層７２は不要である。
【００７６】
実施の形態１０．
実施の形態１０に係る半導体圧力センサの製造方法について実施の形態１と異なる部分のみ説明する。
【００７７】
まず、図４３に示すように、結晶方位（１００）のシリコン基板１０の中央部を囲うようにシリコン基板１０の上面に溝７４を形成する。
【００７８】
次に、図４４に示すように、溝７４を埋め込むように熱酸化膜などの絶縁膜７６をシリコン基板１０上に形成し、溝７４の外側において絶縁膜７６に開口７８を形成する。溝７４に埋め込まれた絶縁膜７６がサイドエッチング防止層８０となる。
【００７９】
次に、図４５に示すように、開口７８を埋め込むようにシリコン基板１０及び絶縁膜７６上にドープドポリシリコン膜２０を形成する。ドープドポリシリコン膜２０上に、ＨＴＯなどの絶縁膜２２をＣＶＤにより形成する。ここで、開口７８に埋め込まれたドープドポリシリコン膜２０がアンカー８２になる。
【００８０】
絶縁膜２２上に、実施の形態１と同様にポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４及びポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４を形成する。
【００８１】
次に、図４６に示すように、実施の形態１と同様にポリシリコンゲージ抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４及びポリシリコン配線Ｗ１，Ｗ２，Ｗ３，Ｗ４に不純物を注入し、絶縁膜２６、窒化膜２８、アルミパッドＰ１，Ｐ２，Ｐ３，Ｐ４、及びガラスコート３０を形成する。
【００８２】
また、シリコン基板１０を２００μｍ程度に薄膜化し、シリコン基板１０の下面にポジレジストなどのマスク８４を形成する。なお、マスク８４は写真製版の重ね合わせズレ及びサイドエッチング量を考慮して形成する。
【００８３】
次に、図４７に示すように、絶縁膜７６をエッチングストッパとしてシリコン基板１０の中央部を下面側からＩＣＰ（Inductively Coupled Plasma）ドライエッチングして貫通孔１２を形成する。
【００８４】
貫通孔１２を形成した後に連続してＩＣＰドライエッチングを行うと、ノッチが発生する。これにより、アンカー８２の内側に形成したサイドエッチング防止層８０までシリコン基板１０をサイドエッチングする。
【００８５】
次に、図４８に示すようにＨＦ処理により、開口７８の内側に配置された絶縁膜７６及び溝７４に埋め込まれた絶縁膜７６をドープドポリシリコン膜２０に対して選択的にエッチング除去する。その後、マスク８４を除去する。以上の工程により実施の形態１０に係る半導体圧力センサが製造される。
【００８６】
上記のように貫通孔１２を形成するためのエッチングとして実施の形態１とは異なりドライエッチングにしている。これにより、貫通孔１２を垂直加工できるため、更に小型化が可能である。また、溝７４に絶縁膜７６を埋め込んでサイドエッチング防止層８０とすることで、ノッチの広がりを抑制することができる。
【符号の説明】
【００８７】
１０  シリコン基板（基板）
１２  貫通孔
１４，１８，２２，２６  絶縁膜
１６，２０  ドープドポリシリコン膜
２４  ダイヤフラム
３２，３４，３６，４２，７８  開口
４４，４８  ポリシリコン膜
５４，６８  凸部
５８  凹部
６２  分離溝
６４  隙間
７０，７４  溝
７２  サイドエッチング防止層
Ｒ１，Ｒ２，Ｒ３，Ｒ４  ポリシリコンゲージ抵抗
Ｐ１，Ｐ２，Ｐ３，Ｐ４  アルミパッド
Ｗ１，Ｗ２，Ｗ３，Ｗ４  ポリシリコン配線
【図１】
2011122997.tif 000003
【図２】
2011122997.tif 000004
【図３】
2011122997.tif 000005
【図４】
2011122997.tif 000006
【図５】
2011122997.tif 000007
【図６】
2011122997.tif 000008
【図７】
2011122997.tif 000009
【図８】
2011122997.tif 000010
【図９】
2011122997.tif 000011
【図１０】
2011122997.tif 000012
【図１１】
2011122997.tif 000013
【図１２】
2011122997.tif 000014
【図１３】
2011122997.tif 000015
【図１４】
2011122997.tif 000016
【図１５】
2011122997.tif 000017
【図１６】
2011122997.tif 000018
【図１７】
2011122997.tif 000019
【図１８】
2011122997.tif 000020
【図１９】
2011122997.tif 000021
【図２０】
2011122997.tif 000022
【図２１】
2011122997.tif 000023
【図２２】
2011122997.tif 000024
【図２３】
2011122997.tif 000025
【図２４】
2011122997.tif 000026
【図２５】
2011122997.tif 000027
【図２６】
2011122997.tif 000028
【図２７】
2011122997.tif 000029
【図２８】
2011122997.tif 000030
【図２９】
2011122997.tif 000031
【図３０】
2011122997.tif 000032
【図３１】
2011122997.tif 000033
【図３２】
2011122997.tif 000034
【図３３】
2011122997.tif 000035
【図３４】
2011122997.tif 000036
【図３５】
2011122997.tif 000037
【図３６】
2011122997.tif 000038
【図３７】
2011122997.tif 000039
【図３８】
2011122997.tif 000040
【図３９】
2011122997.tif 000041
【図４０】
2011122997.tif 000042
【図４１】
2011122997.tif 000043
【図４２】
2011122997.tif 000044
【図４３】
2011122997.tif 000045
【図４４】
2011122997.tif 000046
【図４５】
2011122997.tif 000047
【図４６】
2011122997.tif 000048
【図４７】
2011122997.tif 000049
【図４８】
2011122997.tif 000050