(57)【要約】【課題】光電変換素子表面で発生する電荷が電荷転送部に漏れ出すことに起因するスミアを低減することが可能な固体撮像素子を提供する。【解決手段】半導体基板５６内に形成された複数の光電変換素子と、各光電変換素子で発生した電荷を転送する電荷転送部５３とを含む固体撮像素子５は、各光電変換素子の下方に設けられた、各光電変換素子の電荷蓄積部６０に蓄積された電荷を排出する電荷排出部（ｎ型シリコン基板５６）を備え、複数の光電変換素子は、光電変換素子５１と光電変換素子５２に分けられ、光電変換素子５１の電荷蓄積部６０と当該光電変換素子５１下方の電荷排出部との間の第一のポテンシャル障壁の高さが、光電変換素子５２の電荷蓄積部６０と当該光電変換素子５２下方の電荷排出部との間の第二のポテンシャル障壁の高さよりも低くなっている。【選択図】図５
2011211121.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内に形成された複数の光電変換素子と、前記各光電変換素子で発生した電荷を転送する電荷転送部とを含む固体撮像素子であって、
前記各光電変換素子の下方に設けられた、前記各光電変換素子の電荷蓄積部に蓄積された電荷を排出する電荷排出部を備え、
前記複数の光電変換素子は、第一の光電変換素子と第二の光電変換素子に分けられ、
前記第一の光電変換素子の前記電荷蓄積部と当該第一の光電変換素子下方の前記電荷排出部との間の第一のポテンシャル障壁の高さが、前記第二の光電変換素子の前記電荷蓄積部と当該第二の光電変換素子下方の前記電荷排出部との間の第二のポテンシャル障壁の高さよりも低くなっている固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記第一の光電変換素子の電荷蓄積部のポテンシャルの底部の深さが、前記第二の光電変換素子の電荷蓄積部のポテンシャルの底部の深さと略一致し、
前記第一のポテンシャル障壁の頂部が、前記第二のポテンシャル障壁の頂部よりも深い位置にある固体撮像素子。
【請求項３】
請求項１又は２記載の固体撮像素子と、
前記固体撮像素子の全ての前記光電変換素子から信号を読み出す通常駆動と、前記固体撮像素子の前記第二の光電変換素子のみから信号を読み出す間引き駆動とを行う駆動部を備える撮像装置。
【請求項４】
請求項３記載の撮像装置であって、
前記駆動部が、前記電荷排出部に印加する電圧の絶対値を、前記間引き駆動時には前記通常駆動時よりも高くする撮像装置。
【請求項５】
請求項４記載の撮像装置であって、
前記駆動部が、前記間引き駆動時には、前記第一のポテンシャル障壁を消滅させる電圧を前記電荷排出部に印加する撮像装置。
【請求項６】
請求項１又は２記載の固体撮像素子の駆動方法であって、
前記固体撮像素子の全ての前記光電変換素子から信号を読み出す通常駆動と、前記固体撮像素子の前記第二の光電変換素子のみから信号を読み出す間引き駆動とを行う駆動ステップを備える固体撮像素子の駆動方法。
【請求項７】
請求項６記載の固体撮像素子の駆動方法であって、
前記駆動ステップでは、前記電荷排出部に印加する電圧の絶対値を、前記間引き駆動時には前記通常駆動時よりも高くする固体撮像素子の駆動方法。
【請求項８】
請求項７記載の固体撮像素子の駆動方法であって、
前記駆動ステップでは、前記間引き駆動時には、前記第一のポテンシャル障壁を消滅させる電圧を前記電荷排出部に印加する固体撮像素子の駆動方法。
【請求項９】
請求項１又は２記載の固体撮像素子の製造方法であって、
前記半導体基板内の前記第一の光電変換素子を形成すべき領域下方の領域に前記半導体基板とは反対導電型の不純物を第一の注入量で注入するステップと、
前記半導体基板内の前記第二の光電変換素子を形成すべき領域下方の領域に前記反対導電型の不純物を前記第一の注入量よりも多い第二の注入量で注入するステップとを備える固体撮像素子の製造方法。
【請求項１０】
請求項１又は２記載の固体撮像素子の製造方法であって、
前記半導体基板内の前記第一の光電変換素子及び前記第二の光電変換素子を形成すべき領域下方の領域に、前記半導体基板とは反対導電型の不純物を注入するステップと、
前記ステップの後、前記半導体基板内の前記第二の光電変換素子を形成すべき領域下方の領域に前記反対導電型の不純物を注入するステップとを備える固体撮像素子の製造方法。
【請求項１１】
請求項１又は２記載の固体撮像素子の製造方法であって、
前記半導体基板内の前記第一の光電変換素子及び前記第二の光電変換素子を形成すべき領域下方の領域に、前記半導体基板とは反対導電型の不純物を注入するステップと、
前記ステップの後、前記半導体基板内の前記第一の光電変換素子を形成すべき領域下方の領域に前記半導体基板と同じ導電型の不純物を注入するステップとを備える固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、撮像装置、固体撮像素子の駆動方法、及び固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型の固体撮像素子では、光電変換素子の表面で発生した電荷が、その光電変換素子から電荷が読み出される垂直電荷転送部及びその光電変換素子から電荷が読み出されない隣の垂直電荷転送部に漏れこむことに起因してスミアが発生する。このスミアは、近年の固体撮像素子の多画素化、微細化、高感度化によって無視できないものとなってきている。特に、このスミアは、光電変換素子の表面で発生するノイズ電荷が原因であるため、画素数（光電変換素子数）１０００万画素以上が当たり前となってきている近年では、スミアをいかに抑制するかが、画質向上の上で重要となっている。
【０００３】
固体撮像素子において動画撮像と静止画撮像を行う場合を考える。動画撮像時には、高速処理を行うために静止画撮像時よりは信号を読み出す画素数を減らす所謂間引き読み出しが実施される。このため、動画撮像時には、動画に使用する信号を出力する画素よりも、動画に使用しない信号を出力する不要画素の方が大幅に多くなる。
【０００４】
前述したように、光電変換素子の表面はスミアの発生源になるため、不要画素が多くなると、動画に使用しない画素で発生するスミアによって、動画に使用する信号に影響が出てしまう。特に、動画撮像時には、固体撮像素子に光が入射し続けるため、スミアが増大し、画質への影響は大きい。また、１０００万画素以上の固体撮像素子になると、上記不要画素の数も当然増えるため、スミアは更に増大する。画素数を減らせば、スミアを減らすことは可能であるが、これでは多画素化の流れに逆行することになり、ユーザの望む機能を持った撮像装置を提供することができない。
【０００５】
特許文献１には、電荷転送期間において半導体基板に印加するオーバーフロードレイン（ＯＦＤ）電圧を、電荷を蓄積している期間中よりも大きくして、電荷転送時に垂直電荷転送部に入り込むノイズ電荷を低減する撮像装置が開示されている。
【０００６】
しかし、特許文献１に記載の方法であっても、動画撮像時において不要画素で発生するスミアを低減することはできない。
【０００７】
特許文献２には、電荷蓄積期間のＯＦＤ電圧を変化させることで、垂直電荷転送部に過剰電荷が漏れ出すのを防ぐ方法が開示されているが、上述した光電変換素子表面で発生する電荷によるスミアの低減ができるものではない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−１０１０６０号公報
【特許文献２】特開平４−７４０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記事情に鑑みてなされたものであり、光電変換素子表面で発生する電荷が電荷転送部に漏れ出すことに起因するスミアを低減することが可能な固体撮像素子、撮像装置、固体撮像素子の駆動方法、及び固体撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の固体撮像素子は、半導体基板内に形成された複数の光電変換素子と、前記各光電変換素子で発生した電荷を転送する電荷転送部とを含む固体撮像素子であって、前記各光電変換素子の下方に設けられた、前記各光電変換素子の電荷蓄積部に蓄積された電荷を排出する電荷排出部を備え、前記複数の光電変換素子は、第一の光電変換素子と第二の光電変換素子に分けられ、前記第一の光電変換素子の前記電荷蓄積部と当該第一の光電変換素子下方の前記電荷排出部との間の第一のポテンシャル障壁の高さが、前記第二の光電変換素子の前記電荷蓄積部と当該第二の光電変換素子下方の前記電荷排出部との間の第二のポテンシャル障壁の高さよりも低くなっているものである。
【００１１】
本発明の固体撮像素子の駆動方法は、前記固体撮像素子の駆動方法であって、前記固体撮像素子の全ての前記光電変換素子から信号を読み出す通常駆動と、前記固体撮像素子の前記第二の光電変換素子のみから信号を読み出す間引き駆動とを行う駆動ステップを備えるものである。
【００１２】
本発明の撮像装置は、前記固体撮像素子と、前記固体撮像素子の全ての前記光電変換素子から信号を読み出す通常駆動と、前記固体撮像素子の前記第二の光電変換素子のみから信号を読み出す間引き駆動とを行う駆動部を備えるものである。
【００１３】
本発明の固体撮像素子の製造方法は、前記固体撮像素子の製造方法であって、前記半導体基板内の前記第一の光電変換素子を形成すべき領域下方の領域に前記半導体基板とは反対導電型の不純物を第一の注入量で注入するステップと、前記半導体基板内の前記第二の光電変換素子を形成すべき領域下方の領域に前記反対導電型の不純物を前記第一の注入量よりも多い第二の注入量で注入するステップとを備えるものである。
【００１４】
本発明の固体撮像素子の製造方法は、前記固体撮像素子の製造方法であって、前記半導体基板内の前記第一の光電変換素子及び前記第二の光電変換素子を形成すべき領域下方の領域に、前記半導体基板とは反対導電型の不純物を注入するステップと、前記ステップの後、前記半導体基板内の前記第二の光電変換素子を形成すべき領域下方の領域に前記反対導電型の不純物を注入するステップとを備えるものである。
【００１５】
本発明の固体撮像素子の製造方法は、前記固体撮像素子の製造方法であって、前記半導体基板内の前記第一の光電変換素子及び前記第二の光電変換素子を形成すべき領域下方の領域に、前記半導体基板とは反対導電型の不純物を注入するステップと、前記ステップの後、前記半導体基板内の前記第一の光電変換素子を形成すべき領域下方の領域に前記半導体基板と同じ導電型の不純物を注入するステップとを備えるものである。
【発明の効果】
【００１６】
本発明によれば、光電変換素子表面で発生する電荷が電荷転送部に漏れ出すことに起因するスミアを低減することが可能な固体撮像素子、撮像装置、固体撮像素子の駆動方法、及び固体撮像素子の製造方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態を説明するための撮像装置の概略構成を示す図
【図２】図１に示したデジタルカメラにおける固体撮像素子の概略構成を示す平面模式図
【図３】図２に示した固体撮像素子における５２ａ−５２ａ線の断面模式図
【図４】図２に示した固体撮像素子における５１ａ−５１ａ線の断面模式図
【図５】図３に示した５２ｂ−５２ｂ’線断面における基板深さ方向のポテンシャル分布と、図４に示した５１ｂ−５１ｂ’線断面における基板深さ方向のポテンシャル分布とを併せて示した図
【図６】静止画撮像モード時における固体撮像素子のポテンシャル分布を示す図
【図７】動画撮像モード時における固体撮像素子のポテンシャル分布を示す図
【図８】図７に示した電圧ＶＯＦＤ２を更に大きくした場合のポテンシャル分布を示す図
【図９】通常駆動専用の光電変換素子と通常間引き兼用の光電変換素子を形成する際のマスクを示す図
【図１０】通常駆動専用の光電変換素子と通常間引き兼用の光電変換素子を形成する際のマスクを示す図
【図１１】図５に示したポテンシャル分布の変形例を示す図
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について図面を参照して説明する。
【００１９】
図１は、本発明の一実施形態を説明するための撮像装置の概略構成を示す図である。撮像装置としては、デジタルカメラ及びデジタルビデオカメラ等の撮像装置、電子内視鏡及びカメラ付携帯電話機等に搭載される撮像モジュール、等があり、ここではデジタルカメラを例にして説明する。
【００２０】
図示するデジタルカメラの撮像系は、撮影レンズ１と、ＣＣＤ型の固体撮像素子５と、この両者の間に設けられた絞り２と、赤外線カットフィルタ３と、光学ローパスフィルタ４とを備える。
【００２１】
デジタルカメラの電気制御系全体を統括制御するシステム制御部１１は、フラッシュ発光部１２及び受光部１３を制御し、レンズ駆動部８を制御して撮影レンズ１の位置をフォーカス位置に調整したりズーム調整を行ったりし、絞り駆動部９を介し絞り２の開口量を制御して露光量調整を行う。
【００２２】
また、システム制御部１１は、撮像素子駆動部１０を介して固体撮像素子５を駆動し、撮影レンズ１を通して撮像した被写体像を撮像信号として出力させる。システム制御部１１には、操作部１４を通してユーザからの指示信号が入力される。
【００２３】
デジタルカメラの電気制御系は、更に、固体撮像素子５の出力に接続された相関二重サンプリング処理等のアナログ信号処理を行うアナログ信号処理部６と、このアナログ信号処理部６から出力されたＲＧＢの色信号をデジタル信号に変換するＡ／Ｄ変換回路７とを備え、これらはシステム制御部１１によって制御される。
【００２４】
更に、このデジタルカメラの電気制御系は、メインメモリ１６と、メインメモリ１６に接続されたメモリ制御部１５と、補間演算やガンマ補正演算，ＲＧＢ／ＹＣ変換処理等を行って画像データを生成するデジタル信号処理部１７と、デジタル信号処理部１７で生成された画像データをＪＰＥＧ形式に圧縮したり圧縮画像データを伸張したりする圧縮伸張処理部１８と、着脱自在の記録媒体２１が接続される外部メモリ制御部２０と、カメラ背面等に搭載された液晶表示部２３が接続される表示制御部２２とを備える。メモリ制御部１５、デジタル信号処理部１７、圧縮伸張処理部１８、外部メモリ制御部２０、及び表示制御部２２は、制御バス２４及びデータバス２５によって相互に接続され、システム制御部１１からの指令によって制御される。
【００２５】
図２は、図１に示したデジタルカメラにおける固体撮像素子５の概略構成を示す平面模式図である。
【００２６】
固体撮像素子５は、半導体基板の行方向Ｘとこれに交差する（図の例では直交する）列方向Ｙに二次元状（図の例では正方格子状）に配列された複数の光電変換素子（５１，５２）と、複数の垂直電荷転送部（ＶＣＣＤ）５３と、水平電荷転送部（ＨＣＣＤ）５４と、出力部５５とを備える。
【００２７】
固体撮像素子５は、全ての光電変換素子から信号を読み出す通常駆動と、全ての光電変換素子の一部から信号を読み出す間引き駆動とが可能となっている。間引き駆動は、例えば、動画撮像時において実施され、通常駆動は例えば静止画撮像において実施される。これらの駆動は、撮像素子駆動部１０が実施する。間引き駆動は、動画撮像時に限らず、例えば静止画撮像時において解像度を落とした撮像を行うときに実施することもある。
【００２８】
このように、固体撮像素子５は通常駆動と間引き駆動が可能となっているため、複数の光電変換素子は、通常駆動時と間引き駆動時の両方で信号が読み出されるものと、通常駆動時にしか信号が読み出されないものとの２種類に分けることができる。
【００２９】
図２の例では、通常駆動時と間引き駆動時の両方で信号が読み出される光電変換素子を光電変換素子５２（網掛けを付してある）とし、通常駆動時にしか信号が読み出されない光電変換素子を光電変換素子５１としている。以下では、光電変換素子５１を通常駆動専用の光電変換素子５１ともいい、光電変換素子５２を通常間引き兼用の光電変換素子５２ともいう。
【００３０】
図２では、複数の光電変換素子の上方にはベイヤ状にカラーフィルタが配置されている例を示している。赤色の光を透過するカラーフィルタを上方に持つ光電変換素子には“Ｒ”の文字を付し、緑色の光を透過するカラーフィルタを上方に持つ光電変換素子には“Ｇ”の文字を付し、青色の光を透過するカラーフィルタを上方に持つ光電変換素子には“Ｂ”の文字を付してある。
【００３１】
この固体撮像素子５では、間引き駆動時に得られる信号でカラー画像を生成できるように、行方向Ｘに並ぶ複数の光電変換素子からなる光電変換素子行のうち、２つの光電変換素子行おきに通常間引き兼用の光電変換素子５２を配置し、残りの光電変換素子行に通常駆動専用の光電変換素子５１を配置している。なお、通常駆動専用の光電変換素子５１と通常間引き兼用の光電変換素子５２の配置はこれに限定されない。間引き駆動の仕方によって、最適な数の光電変換素子５２を配置しておけばよい。
【００３２】
例えば、現在のデジタルカメラは、光電変換素子の数が１０００万個以上のものが主流であるが、動画撮像時には、ＶＧＡサイズを取得するときで４８０×６４０＝３０万個強の光電変換素子から信号を読み出せば十分である。また、ＨＤ動画を撮る場合であっても、７２０×１２８０＝９２万個強の光電変換素子から信号を読み出せば十分である。また、フルＨＤ動画を撮る場合であっても、１０８０×１９２０＝２００万個強の光電変換素子から信号を読み出せば十分である。このようなモードを考慮して、動画撮像時において読み出すべき位置に通常間引き兼用の光電変換素子５２を配置しておけばよい。
【００３３】
なお、動画撮像時には、光電変換素子から読み出した同色信号を加算する場合もあるため、これも考慮して通常間引き兼用の光電変換素子５２を設けておく。例えば２画素加算を行う場合には、ＶＧＡサイズであれば、６０万個強の光電変換素子を通常間引き兼用の光電変換素子５２としておけばよい。
【００３４】
各光電変換素子５１，５２の上方には、図示しない遮光膜が設けられ、この遮光膜には、光電変換素子５１上方と光電変換素子５２上方とに開口が形成されている。そして、この開口の平面視における面積は、光電変換素子５１と光電変換素子５２とで同じになっている。
【００３５】
垂直電荷転送部５３は、列方向Ｙに並ぶ複数の光電変換素子からなる各光電変換素子列に対応してその側方（図２の例では右側方）に設けられている。垂直電荷転送部５３は、それに対応する光電変換素子列の各光電変換素子に蓄積された電荷を読み出して列方向Ｙに転送するものであり、半導体基板内に形成された電荷転送チャネルとこの上方に設けられた転送電極とからなるＣＣＤで構成されている。
【００３６】
水平電荷転送部５４は、複数の垂直電荷転送部５３を転送されてきた電荷を行方向Ｘに転送するものであり、半導体基板内に形成された電荷転送チャネルとこの上方に設けられた転送電極とからなるＣＣＤで構成されている。
【００３７】
出力部５５は、水平電荷転送部５４を転送されてきた電荷を、その電荷量に応じた電圧信号に変換して固体撮像素子５外部に出力する。
【００３８】
図３は、図２に示した固体撮像素子における５２ａ−５２ａ線の断面模式図である。図３では半導体基板内の構成のみを図示した。
【００３９】
ｎ型シリコン基板５６の表面にはＰウェル層５７が形成されている。このｐウェル層５７は、Ｎ型シリコン基板５６にイオン注入によって形成されたものであるため、Ｎ型シリコン基板５６の一部であると言うことができる。
【００４０】
Ｐウェル層５７の表面から少し下には、Ｎ型不純物層からなる電荷蓄積部６０が形成されており、この電荷蓄積部６０とＰウェル層５７とのＰＮ接合で発生する電荷がこの電荷蓄積部６０に蓄積される。電荷蓄積部６０と、この電荷蓄積部６０とＰウェル層５７とのＰＮ接合により、通常間引き兼用の光電変換素子５２が形成されている。電荷蓄積部６０の上には、Ｐウェル層５７よりも高濃度のＰ型不純物層からなる表面シールド領域５９が形成されている。
【００４１】
電荷蓄積部６０の右隣には、Ｐウェル層５７よりも高濃度のＰ型不純物層からなる電荷読み出し領域６１が形成されている。
【００４２】
電荷読み出し領域６１の右隣には、垂直電荷転送部５３を構成するＮ型不純物層からなる電荷転送チャネル６２が形成されている。
【００４３】
電荷転送チャネル６２の右隣には、この電荷転送チャネル６２に対応しない行方向Ｘで隣の光電変換素子５２との分離を図るための、Ｐウェル層５７よりも高濃度のｐ型不純物層からなる素子分離領域６３が形成されている。
【００４４】
電荷転送チャネル６２の下方には、Ｐウェル層５７よりも高濃度のｐ型不純物層からなる素子分離領域６４が形成されている。この素子分離領域６４によって、行方向Ｘに隣接する光電変換素子５２同士が分離されている。
【００４５】
図４は、図２に示した固体撮像素子における５１ａ−５１ａ線の断面模式図である。図４では半導体基板内の構成のみを図示した。
【００４６】
図４に示した断面において５２ａ−５２ａ線断面との違いは、Ｐウェル層５７のｎ型シリコン基板５６側の端部に、Ｐウェル層５７よりも濃度の薄いＰ型不純物層５８が形成されている点である。
【００４７】
通常駆動専用の光電変換素子５１は、図４に示す電荷蓄積部６０と、この電荷蓄積部６０とＰウェル層５７とのｐｎ接合とにより形成されている。
【００４８】
光電変換素子５１と光電変換素子５２は、それぞれ、その電荷蓄積部６０の形成範囲（平面視におけるサイズ及び基板深部方向の深さ）及び不純物濃度が同一となっており、その電荷蓄積部６０下方のＰウェル層５７の濃度分布が異なる点を除いては、全く同じ構成となっている。
【００４９】
図３及び図４に示した断面構成においては、光電変換素子５１及び光電変換素子５２の各々の下方に存在するＮ型シリコン基板５６が、電荷蓄積部６０に蓄積された電荷を排出する電荷排出部（オーバーフロードレイン）として機能する。そして、電荷蓄積部６０と、この電荷排出部との間のＰ型不純物層（図３の例ではＰウェル層５７、図４の例ではＰウェル層５７及びＰ型不純物層５８）が、電荷蓄積部６０と電荷排出部との間にポテンシャル障壁を形成する障壁形成部として機能する。
【００５０】
この固体撮像素子５では、電荷蓄積部６０下方のＰウェル層５７の濃度分布に違いを持たせることで、障壁形成部によって形成されるポテンシャル障壁の高さを、光電変換素子５１と光電変換素子５２とで異ならせている。
【００５１】
図５は、図３に示した５２ｂ−５２ｂ’線断面における基板深さ方向のポテンシャル分布と、図４に示した５１ｂ−５１ｂ’線断面における基板深さ方向のポテンシャル分布とを併せて示した図である。
【００５２】
図５中、５２ｂ−５２ｂ’の符号を付したものが５２ｂ−５２ｂ’線断面における基板深さ方向のポテンシャル分布であり、５１ｂ−５１ｂ’の符号を付したものが５１ｂ−５１ｂ’線断面における基板深さ方向のポテンシャル分布である。図５では、固体撮像素子５のＮ型シリコン基板５６に所定のオーバーフロードレイン（ＯＦＤ）電圧を印加したときのポテンシャル分布を示した。
【００５３】
図５に示したように、通常駆動専用の光電変換素子５１の電荷蓄積部６０が形成するポテンシャルの底部の深さと、通常間引き兼用の光電変換素子５２の電荷蓄積部６０が形成するポテンシャルの底部の深さは略一致している。一方、通常駆動専用の光電変換素子５１の電荷蓄積部６０とその下方のＮ型シリコン基板５６との間のポテンシャル障壁の頂部の位置は、通常間引き兼用の光電変換素子５２の電荷蓄積部６０とその下方のＮ型シリコン基板５６との間のポテンシャル障壁の頂部の位置よりも深くなっている。
【００５４】
この結果、通常駆動専用の光電変換素子５１の電荷蓄積部６０とその下方のＮ型シリコン基板５６との間のポテンシャル障壁（以下、通常駆動専用ポテンシャル障壁という）の高さは、通常間引き兼用の光電変換素子５２の電荷蓄積部６０とその下方のＮ型シリコン基板５６との間のポテンシャル障壁（以下、通常間引き兼用ポテンシャル障壁という）の高さよりも低くなっている。
【００５５】
このように構成されたデジタルカメラでは、静止画撮像モードに設定されると、撮像素子駆動部１０が、固体撮像素子５のＮ型シリコン基板５６に所定のオーバーフロードレイン（ＯＦＤ）電圧（ＶＯＦＤ１）を印加する。そして、静止画撮像指示があると、固体撮像素子５の全ての光電変換素子から信号を読み出す通常駆動を実施する。そして、デジタル信号処理部１７が、この駆動によって得られた信号から静止画像データを生成する。
【００５６】
図６は、静止画撮像モード時における固体撮像素子のポテンシャル分布を示す図であり、ＦＩＧ６Ａは、図３の５２ｂ−５２ｂ’線のポテンシャル分布を示し、ＦＩＧ６Ｂは、図４の５１ｂ−５１ｂ’線のポテンシャル分布を示す。
【００５７】
静止画撮像モード時においてＮ型シリコン基板５６に印加する電圧ＶＯＦＤ１は、通常駆動専用の光電変換素子５１が静止画撮像時に最低限必要な飽和量Ｑ１を確保できるような値に設定しておく。このようにした場合でも、通常間引き兼用の光電変換素子５２の飽和量は、通常駆動専用の光電変換素子５１よりも大きくなっている。このため、通常間引き兼用の光電変換素子５２にも飽和量Ｑ１を蓄積することができ、全ての光電変換素子を用いて静止画撮像を行うことができる。
【００５８】
一方、動画撮像モードに設定されると、撮像素子駆動部１０は、固体撮像素子５のＮ型シリコン基板５６に電圧ＶＯＦＤ１よりも大きい電圧ＶＯＦＤ２を印加する。そして、動画撮像指示があると、通常間引き兼用の光電変換素子５２のみから信号を読み出す間引き駆動を実施する。そして、デジタル信号処理部１７が、この駆動によって得られた信号から動画像データを生成する。
【００５９】
図７は、動画撮像モード時における固体撮像素子のポテンシャル分布を示す図であり、ＦＩＧ７Ａは、図３の５２ｂ−５２ｂ’線のポテンシャル分布を示し、ＦＩＧ７Ｂは、図４の５１ｂ−５１ｂ’線のポテンシャル分布を示す。
【００６０】
動画撮像モード時においてＮ型シリコン基板５６に印加する電圧ＶＯＦＤ２は、通常間引き兼用の光電変換素子５２が動画撮像時に最低限必要な飽和量Ｑ２を確保できるような値に設定しておく。このようにした場合、通常駆動専用の光電変換素子５１の飽和量は、静止画撮像モード時よりも小さくなる。この結果、通常駆動専用の光電変換素子５１の表面のポテンシャルと通常駆動専用のポテンシャル障壁の頂部との差ΔＶ２は、通常間引き兼用の光電変換部５２の表面のポテンシャルと通常間引き兼用のポテンシャル障壁の頂部との差ΔＶ１よりも大きくなる。
【００６１】
スミアの主要因の１つに、光電変換素子５１，５２の表面（表面シールド領域５９表面）で発生した電荷が電荷蓄積部６０に移動せずに、垂直電荷転送部５３の電荷転送チャネル６２に移動してしまうことがあげられる。したがって、この電荷を電荷蓄積部６０に移動しやすくすれば、スミアを低減することが可能である。
【００６２】
固体撮像素子５では、図７に示したように、動画撮像モード時には、ΔＶ２をΔＶ１よりも大きくすることによって、通常駆動専用の光電変換素子５１表面で発生する電荷を電荷蓄積部６０に移動しやすくして、スミアの発生を抑制することができる。
【００６３】
前述したように、固体撮像素子における通常駆動専用の光電変換素子５１の数は、通常間引き兼用の光電変換素子５２の数と同数以上であることが多い。このため、動画撮像モード時には、画像データの生成に使用しない通常駆動専用の光電変換素子５１の表面で発生する電荷に起因するスミアの影響が無視できなくなる。この固体撮像素子５によれば、図６，７に示したようなポテンシャル構造を持っているため、動画撮像モード時には、通常駆動専用の光電変換素子５１の表面で発生する電荷に起因するスミアを格段に減らすことができ、スミアの少ない動画撮像が可能となる。
【００６４】
なお、動画撮像モード時における通常間引き兼用の光電変換素子５２の飽和量Ｑ２を確保できるのであれば、電圧ＶＯＦＤ２を通常駆動専用のポテンシャル障壁を消滅させる値としてもよい。
【００６５】
図８は、図７に示した電圧ＶＯＦＤ２を更に大きくした場合のポテンシャル分布を示す図であり、ＦＩＧ８Ａは、図３の５２ｂ−５２ｂ’線のポテンシャル分布を示し、ＦＩＧ８Ｂは、図４の５１ｂ−５１ｂ’線のポテンシャル分布を示す。
【００６６】
ＦＩＧ８Ｂに示したように、通常駆動専用のポテンシャル障壁を消滅させる程度の電圧ＶＯＦＤ２をＮ型シリコン基板５６に印加すれば、通常駆動専用の光電変換素子５１の表面のポテンシャルと通常駆動専用のポテンシャル障壁の頂部との差をΔＶ２よりも更に大きいΔＶ３にすることができる。この結果、動画撮像モード時において、通常駆動専用の光電変換素子５１の表面で発生する電荷に起因するスミアを更に減らすことができ、より高画質の動画撮像が可能となる。
【００６７】
次に、固体撮像素子５の製造方法について説明する。
【００６８】
まず、Ｎ型シリコン基板５６上に、通常駆動専用の光電変換素子５１と通常間引き兼用の光電変換素子５２を形成すべき領域に開口を有するマスクを形成し、このマスクを介して、Ｎ型シリコン基板５６内にドーズ量Ｉ１でＰ型不純物を注入する。このとき、通常駆動専用の光電変換素子５１を形成すべき領域の下方と、通常間引き兼用の光電変換素子５２を形成すべき領域の下方とにおいて所望の不純物濃度となるように、Ｐ型不純物の注入を行う。これにより、Ｐウェル層５７が形成される。
【００６９】
次に、Ｎ型シリコン基板５６上に図９に示したようなマスクＭ１を形成する。マスクＭ１は、図２に示した平面視において、通常間引き兼用の光電変換素子５２を形成すべき領域を覆い、通常駆動専用の光電変換素子５１を形成すべき領域に開口Ｋを有するものとなっている。次に、このマスクＭ１を介して、Ｎ型シリコン基板５６内にドーズ量Ｉ２でＮ型不純物を注入する。このとき、通常駆動専用の光電変換素子５１を形成すべき領域の下方において所望の不純物濃度となるように、Ｎ型不純物の注入を行う。
【００７０】
これにより、Ｎ型不純物が注入された箇所がＰウェル層５７よりも濃度の薄いＰ型不純物層５８となる。
【００７１】
この後は、従来から知られている方法でｐウェル層５７内に各領域を形成すればよい。
【００７２】
このように、固体撮像素子５は、ｐウェル層５７を形成するときの不純物注入を２回に分けて行うだけで簡単に製造することができる。
【００７３】
なお、固体撮像素子５は、次のようにして製造することもできる。
【００７４】
まず、Ｎ型シリコン基板５６上に、通常駆動専用の光電変換素子５１と通常間引き兼用の光電変換素子５２を形成すべき領域に開口を有するマスクを形成し、このマスクを介して、Ｎ型シリコン基板５６内にドーズ量Ｉ３でＰ型不純物を注入する。このとき、通常駆動専用の光電変換素子５１を形成すべき領域の下方と、通常間引き兼用の光電変換素子５２を形成すべき領域の下方とにおいて所望の不純物濃度となるように、Ｐ型不純物の注入を行う。これにより、Ｐウェル層５７が形成される。
【００７５】
次に、Ｎ型シリコン基板５６上に図１０に示したようなマスクＭ２を形成する。マスクＭ２は、図２に示した平面視において、通常駆動専用の光電変換素子５１を形成すべき領域を覆い、通常間引き兼用の光電変換素子５２を形成すべき領域に開口Ｋを有するものとなっている。
【００７６】
次に、このマスクＭ２を介して、Ｎ型シリコン基板５６内にドーズ量Ｉ４でＰ型不純物を注入する。このとき、通常間引き兼用の光電変換素子５２を形成すべき領域の下方において所望の不純物濃度となるように、Ｐ型不純物の注入を行う。これにより、Ｐ型不純物が注入された箇所が、Ｐウェル層５７よりも濃度の濃いＰ型不純物層となる。この結果、通常間引き兼用の光電変換素子５２の電荷蓄積部６０とＮ型シリコン基板５６との間のＰ型不純物層の濃度を、通常駆動専用の光電変換素子５１の電荷蓄積部６０とＮ型シリコン基板５６との間のＰ型不純物層の濃度よりも濃くすることができ、図５に示したようなポテンシャル分布を得ることができる。
【００７７】
また、固体撮像素子５は、次のようにして製造することもできる。
【００７８】
まず、Ｎ型シリコン基板５６上に、図９に示したマスクＭ１を形成する。次に、このマスクＭ１を介して、Ｎ型シリコン基板５６内にドーズ量Ｉ５でＰ型不純物を注入する。このとき、通常駆動専用の光電変換素子５１を形成すべき領域の下方において所望の不純物濃度となるように、Ｐ型不純物の注入を行う。
【００７９】
次に、Ｎ型シリコン基板５６上に、図１０に示したマスクＭ２を形成する。次に、このマスクＭ２を介して、Ｎ型シリコン基板５６内にドーズ量Ｉ６（＞Ｉ５）でＰ型不純物を注入する。このとき、通常間引き兼用の光電変換素子５２を形成すべき領域の下方において所望の不純物濃度となるように、Ｐ型不純物の注入を行う。
【００８０】
このようにすることで、通常間引き兼用の光電変換素子５２の電荷蓄積部６０とＮ型シリコン基板５６との間のＰ型不純物層の濃度を、通常駆動専用の光電変換素子５１の電荷蓄積部６０とＮ型シリコン基板５６との間のＰ型不純物層の濃度よりも濃くすることができ、図５に示したようなポテンシャル分布を得ることができる。
【００８１】
なお、通常駆動専用の光電変換素子５１の電荷蓄積部６０のポテンシャルの底部と、通常間引き兼用の光電変換素子５２の電荷蓄積部６０のポテンシャルの底部とは異なる深さにあってもよい。
【００８２】
例えば、図５に示したポテンシャル分布を、図１１に示したようにしてもよい。このようにした場合でも、通常間引き兼用のポテンシャル障壁の高さが、通常駆動専用のポテンシャル障壁の高さよりも高くなっていれば、スミア低減の効果を得ることができる。このような条件を満たしていれば、例えば動画撮像モード時に通常駆動専用のポテンシャル障壁を消滅させるようなＯＦＤ電圧を印加しても、通常間引き兼用のポテンシャル障壁を残しておくことができ、動画撮像時に必要な飽和量を確保することができるからである。
【００８３】
また、これまでの説明では、光電変換素子で発生した電子を信号に変換して読み出すことを前提にしたが、正孔を信号に変換して読み出す場合には、これまでの説明においてｐ型とｎ型を全て逆にすればよい。また、この場合は、ＯＦＤ電圧が負の値となるため、ＯＦＤ１とＯＦＤ２の関係は、その絶対値がＯＦＤ＜ＯＦＤ２となるように設定すればよい。
【００８４】
また、図２では、複数の光電変換素子が正方格子状に配列されたものを例示したが、これに限らない。例えば、奇数行の光電変換素子行を、偶数行の光電変換素子行に対し、各光電変換素子の行方向配列ピッチの１／２だけ行方向Ｘにずらした配置としてもよい。
【００８５】
また、カラーフィルタ配列は原色のベイヤ配列に限らず、その他の公知の配列を採用してもよい。また、カラーフィルタを設けずに、モノクロ撮像を行う固体撮像素子としてもよい。
【００８６】
以上説明してきたように、本明細書には次の事項が開示されている。
【００８７】
開示された固体撮像素子は、半導体基板内に形成された複数の光電変換素子と、前記各光電変換素子で発生した電荷を転送する電荷転送部とを含む固体撮像素子であって、前記各光電変換素子の下方に設けられた、前記各光電変換素子の電荷蓄積部に蓄積された電荷を排出する電荷排出部を備え、前記複数の光電変換素子は、第一の光電変換素子と第二の光電変換素子に分けられ、前記第一の光電変換素子の前記電荷蓄積部と当該第一の光電変換素子下方の前記電荷排出部との間の第一のポテンシャル障壁の高さが、前記第二の光電変換素子の前記電荷蓄積部と当該第二の光電変換素子下方の前記電荷排出部との間の第二のポテンシャル障壁の高さよりも低くなっているものである。
【００８８】
開示された固体撮像素子は、前記第一の光電変換素子の電荷蓄積部のポテンシャルの底部の深さが、前記第二の光電変換素子の電荷蓄積部のポテンシャルの底部の深さと略一致し、前記第一のポテンシャル障壁の頂部が、前記第二のポテンシャル障壁の頂部よりも深い位置にあるものである。
【００８９】
開示された撮像装置は、前記固体撮像素子と、前記固体撮像素子の全ての前記光電変換素子から信号を読み出す通常駆動と、前記固体撮像素子の前記第二の光電変換素子のみから信号を読み出す間引き駆動とを行う駆動部を備えるものである。
【００９０】
開示された撮像装置は、前記駆動部が、前記電荷排出部に印加する電圧の絶対値を、前記間引き駆動時には前記通常駆動時よりも高くするものである。
【００９１】
開示された撮像装置は、前記駆動部が、前記間引き駆動時には、前記第一のポテンシャル障壁を消滅させる電圧を前記電荷排出部に印加するものである。
【００９２】
開示された固体撮像素子の駆動方法は、前記固体撮像素子の駆動方法であって、前記固体撮像素子の全ての前記光電変換素子から信号を読み出す通常駆動と、前記固体撮像素子の前記第二の光電変換素子のみから信号を読み出す間引き駆動とを行う駆動ステップを備えるものである。
【００９３】
開示された固体撮像素子の駆動方法は、前記駆動ステップでは、前記電荷排出部に印加する電圧の絶対値を、前記間引き駆動時には前記通常駆動時よりも高くするものである。
【００９４】
開示された固体撮像素子の駆動方法は、前記駆動ステップでは、前記間引き駆動時には、前記第一のポテンシャル障壁を消滅させる電圧を前記電荷排出部に印加するものである。
【００９５】
開示された固体撮像素子の製造方法は、前記固体撮像素子の製造方法であって、前記半導体基板内の前記第一の光電変換素子を形成すべき領域下方の領域に前記半導体基板とは反対導電型の不純物を第一の注入量で注入するステップと、前記半導体基板内の前記第二の光電変換素子を形成すべき領域下方の領域に前記反対導電型の不純物を前記第一の注入量よりも多い第二の注入量で注入するステップとを備えるものである。
【００９６】
開示された固体撮像素子の製造方法は、前記固体撮像素子の製造方法であって、前記半導体基板内の前記第一の光電変換素子及び前記第二の光電変換素子を形成すべき領域下方の領域に、前記半導体基板とは反対導電型の不純物を注入するステップと、前記ステップの後、前記半導体基板内の前記第二の光電変換素子を形成すべき領域下方の領域に前記反対導電型の不純物を注入するステップとを備えるものである。
【００９７】
開示された固体撮像素子の製造方法は、前記固体撮像素子の製造方法であって、前記半導体基板内の前記第一の光電変換素子及び前記第二の光電変換素子を形成すべき領域下方の領域に、前記半導体基板とは反対導電型の不純物を注入するステップと、前記ステップの後、前記半導体基板内の前記第一の光電変換素子を形成すべき領域下方の領域に前記半導体基板と同じ導電型の不純物を注入するステップとを備えるものである。
【符号の説明】
【００９８】
５  固体撮像素子
１０  撮像素子駆動部
５１  通常駆動専用の光電変換素子
５２  通常間引き兼用の光電変換素子
５３  垂直電荷転送部
５７  ｐウェル層
５８  ｐ型不純物層
５６  ｎ型シリコン基板
６０  電荷蓄積部
【図１】
2011211121.tif 000003
【図２】
2011211121.tif 000004
【図３】
2011211121.tif 000005
【図４】
2011211121.tif 000006
【図５】
2011211121.tif 000007
【図６】
2011211121.tif 000008
【図７】
2011211121.tif 000009
【図８】
2011211121.tif 000010
【図９】
2011211121.tif 000011
【図１０】
2011211121.tif 000012
【図１１】
2011211121.tif 000013