(57)【要約】【課題】過度な酸化により生じるナノワイヤの断線を防止できるナノワイヤトランジスタ及びその製造方法を提案する。【解決手段】配線形成シリコン層４を酸化させて極めて細いナノワイヤ11を形成する際、シリコン窒化膜20を配線形成シリコン層４の上部となるシリコン酸化薄膜23に予め形成しておき、シリコン窒化膜20によって配線形成シリコン層４の酸化を抑制させつつ、ソース電極形成部12とドレイン電極形成部13とナノワイヤ11とを配線形成シリコン層４に形成するようにした。このように、配線形成シリコン層４が過度に酸化されることをシリコン窒化膜20により抑制させることで、所望の領域のみ酸化させることができ、かくして、過度に酸化されることにより生じるナノワイヤ11の断線を防止できる。【選択図】図６
2011211126.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極が形成されるソース電極形成部と、ドレイン電極が形成されるドレイン電極形成部と、前記ソース電極と前記ドレイン電極とを接続するナノワイヤとが、配線形成シリコン層を酸化させることにより形成されたナノワイヤトランジスタにおいて、
耐酸化性膜が前記配線形成シリコン層の上部に形成され、該耐酸化性膜によって前記配線形成シリコン層の酸化を抑制させつつ、前記ソース電極形成部と前記ドレイン電極形成部と前記ナノワイヤとが前記配線形成シリコン層に形成された
ことを特徴とするナノワイヤトランジスタ。
【請求項２】
前記耐酸化性膜には、シリコン窒化物が含まれている
ことを特徴とする請求項１記載のナノワイヤトランジスタ。
【請求項３】
ソース電極が形成されるソース電極形成部と、ドレイン電極が形成されるドレイン電極形成部と、前記ソース電極と前記ドレイン電極とを接続するナノワイヤとを、配線形成シリコン層を酸化させることにより形成するナノワイヤトランジスタの製造方法において、
耐酸化性膜を前記配線形成シリコン層の上部に形成し、該耐酸化性膜によって前記配線形成シリコン層の酸化を抑制させつつ、前記ソース電極形成部と前記ドレイン電極形成部と前記ナノワイヤとを前記配線形成シリコン層に形成する形成ステップを備える
ことを特徴とするナノワイヤトランジスタの製造方法。
【請求項４】
前記形成ステップは、
前記配線形成シリコン層にシリコン酸化薄膜が形成された後に、前記耐酸化性膜を前記シリコン酸化薄膜に形成した
ことを特徴とする請求項３記載のナノワイヤトランジスタの製造方法。
【請求項５】
前記形成ステップは、
前記耐酸化性膜を前記配線形成シリコン層に直接形成した
ことを特徴とする請求項３記載のナノワイヤトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノワイヤトランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高密度化及び高速化を促進するために、直径数nmで極めて細い円柱状からなるナノワイヤの一部をチャネル領域としたナノワイヤトランジスタが知られており、将来の集積回路デバイスとして注目されている（例えば、特許文献１参照）。実際上、ナノワイヤトランジスタは、ゲート絶縁膜を介在させてゲート電極がナノワイヤの周囲を取り囲む構造を有しており、シリコンからなる細いナノワイヤ周囲を完全に、若しくは大部分をゲート電極で覆うことで、極めて高いチャネル領域のポテンシャル制御を実現している。
【０００３】
このようなナノワイヤトランジスタの作製には、基板シリコン層と埋め込み酸化膜と配線形成シリコン層とが積層されたシリコンオンインシュレータ基板（以下、これをＳＯＩ基板と呼ぶ）を用い、このＳＯＩ基板を加工してゆくことが有効である。ここで、図１２（Ａ）と、図１２（Ａ）のＡ−Ａ´部分の断面構成を示す図１２（Ｂ）において、100は加工したＳＯＩ基板（以下、これをＳＯＩ加工基板と呼ぶ）を示し、先ず初めに、基板シリコン層101上に埋め込み酸化膜102を介して設けられた配線形成シリコン層103が加工され得る。
【０００４】
実際上、所定形状に加工された配線形成シリコン層103には、ソース電極（図示せず）が形成される四辺状のソース領域104と、ドレイン電極（図示せず）が形成される四辺状のドレイン領域105と、これらソース領域104及びドレイン領域105を接続する角柱状のナノワイヤ領域106とに加工されており、その後、エッチング又は熱酸化されることによってナノワイヤ領域106を細線化させたナノワイヤが形成され得る。
【０００５】
実際上、図１２（Ａ）のＢ−Ｂ´部分の断面構成を示す図１３（Ａ）のように、断面四辺状に形成されているナノワイヤ領域106は、熱酸化されることにより、図１３（Ｂ）に示すように、その周辺が酸化されてシリコン酸化物107となり、中心軸部分にほぼ断面円形状のナノワイヤ108が形成され得る。なお、図１３（Ａ）中の矢印は、酸素の導入を示したものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１６４１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、例えば、図１２（Ｂ）のＣ−Ｃ´部分の断面構成を示す図１４（Ａ）のように、断面長方形状に形成されているソース領域104も、熱酸化されることにより、その周辺や上部がナノワイヤ領域106と同様に酸化され、図１４（Ｂ）に示すように、全体として縮小化及び薄膜化されたソース電極形成部110が形成され得る。そのため、図１５（Ａ）及び図１５（Ａ）のＤ−Ｄ´部分の断面構成を示す図１５（Ｂ）のように、熱酸化後のＳＯＩ加工基板（以下、酸化処理済ＳＯＩ加工基板と呼ぶ）111では、ソース電極形成部110とナノワイヤ108との接続箇所や、ドレイン電極形成部112とナノワイヤ108との接続箇所で断線が生じる虞があるという問題があった。
【０００８】
そこで、本発明は以上の点を考慮してなされたもので、過度な酸化により生じるナノワイヤの断線を防止できるナノワイヤトランジスタ及びその製造方法を提案することを目的とする。
【課題を解決するための手段】
【０００９】
かかる課題を解決するため本発明の請求項１は、ソース電極が形成されるソース電極形成部と、ドレイン電極が形成されるドレイン電極形成部と、前記ソース電極と前記ドレイン電極とを接続するナノワイヤとが、配線形成シリコン層を酸化させることにより形成されたナノワイヤトランジスタにおいて、耐酸化性膜が前記配線形成シリコン層の上部に形成され、該耐酸化性膜によって前記配線形成シリコン層の酸化を抑制させつつ、前記ソース電極形成部と前記ドレイン電極形成部と前記ナノワイヤとが前記配線形成シリコン層に形成されたことを特徴とするものである。
【００１０】
また、本発明の請求項２は、前記耐酸化性膜には、シリコン窒化物が含まれていることを特徴とするものである。
【００１１】
また、本発明の請求項３は、ソース電極が形成されるソース電極形成部と、ドレイン電極が形成されるドレイン電極形成部と、前記ソース電極と前記ドレイン電極とを接続するナノワイヤとを、配線形成シリコン層を酸化させることにより形成するナノワイヤトランジスタの製造方法において、耐酸化性膜を前記配線形成シリコン層の上部に形成し、該耐酸化性膜によって前記配線形成シリコン層の酸化を抑制させつつ、前記ソース電極形成部と前記ドレイン電極形成部と前記ナノワイヤとを前記配線形成シリコン層に形成する形成ステップを備えることを特徴とするものである。
【００１２】
また、本発明の請求項４は、前記形成ステップは、前記配線形成シリコン層にシリコン酸化薄膜が形成された後に、前記耐酸化性膜を前記シリコン酸化薄膜に形成したことを特徴とするものである。
【００１３】
また、本発明の請求項５は、前記形成ステップは、前記耐酸化性膜を前記配線形成シリコン層に直接形成したことを特徴とするものである。
【発明の効果】
【００１４】
本発明の請求項１及び請求項３によれば、配線形成シリコン層が過度に酸化されることを耐酸化性膜により抑制させることで、所望の領域のみ酸化させることができ、かくして、過度に酸化されることにより生じるナノワイヤの断線を防止できる。
【図面の簡単な説明】
【００１５】
【図１】ナノワイヤトランジスタの全体構成を示す概略図である。
【図２】図１のＥ−Ｅ´部分の断面構成を示す概略図である。
【図３】図１のＦ−Ｆ´部分の断面構成を示す概略図である。
【図４】ＳＯＩ加工基板の上面構成と、酸化処理済ＳＯＩ加工基板の上面構成を示す概略図である。
【図５】図４（Ａ）のＧ−Ｇ´部分の断面構成と、Ｈ−Ｈ´部分の断面構成と、Ｉ−Ｉ´部分の断面構成を示す概略図である。
【図６】図４（Ｂ）のＪ−Ｊ´部分の断面構成と、Ｋ−Ｋ´部分の断面構成と、Ｌ−Ｌ´部分の断面構成を示す概略図である。
【図７】ナノワイヤトランジスタの製造工程の説明（１）に供する概略図である。
【図８】ナノワイヤトランジスタの製造工程の説明（２）に供する概略図である。
【図９】ナノワイヤトランジスタの製造工程の説明（３）に供する概略図である。
【図１０】ナノワイヤトランジスタの製造工程の説明（４）に供する概略図である。
【図１１】従来の酸化処理済ＳＯＩ加工基板と、窒化膜を形成して熱酸化させた酸化処理済ＳＯＩ加工基板を示すＳＥＭである。
【図１２】従来のＳＯＩ加工基板の上面構成と、図１２（Ａ）のＡ−Ａ´部分の側断面構成とを示す概略図である。
【図１３】図１２（Ａ）のＢ−Ｂ´部分の断面構成を熱酸化させたときの様子を示す概略図である。
【図１４】図１２（Ａ）のＣ−Ｃ´部分の断面構成を熱酸化させたときの様子を示す概略図である。
【図１５】従来の酸化処理済ＳＯＩ加工基板の上面構成と、図１５（Ａ）のＤ−Ｄ´部分の側断面構成とを示す概略図である。
【発明を実施するための形態】
【００１６】
以下図面に基づいて本発明の実施の形態を詳述する。
【００１７】
（１）ナノワイヤトランジスタの全体構成
初めに、本発明による製造方法により製造されたナノワイヤトランジスタの全体構成について説明する。図１において、１は本発明のナノワイヤトランジスタを示し、基板シリコン層２上に埋め込み酸化膜３を介在させて配線形成シリコン層４が形成されており、この配線形成シリコン層４に形成されたソース電極５、ドレイン電極６、ゲート絶縁膜16、ゲート電極７及びサイドウォール８が保護膜９で覆われた構成を有する。
【００１８】
配線形成シリコン層４には、図１のＥ−Ｅ´部分の断面構成を示す図２のように、ほぼ四辺状のソース電極５及びドレイン電極６が上面に形成されており、これらソース電極５とドレイン電極６とを接続する極めて細い棒状のナノワイヤ11にチャネル層が形成されている。実際上、ソース電極５及びドレイン電極６は、膜厚約5-15nm程度に形成されており、配線形成シリコン層４のソース電極形成部12及びドレイン電極形成部13がそれぞれニッケルシリサイド化されることで形成されている。また、図１及び図２に示すように、ソース電極５及びドレイン電極６間は、ゲート長が約25nm程度に選定され、この極めて短い間に形成されたナノワイヤ11の一部がチャネル層として機能している。
【００１９】
ナノワイヤ11は、図１のＦ−Ｆ´部分の断面構成を示す図３のように、ほぼ円形（または多角形）状の断面を有し、その直径が約3〜15nm程度に選定されている。また、このナノワイヤ11は、その周辺にシリコン酸化物からなるゲート絶縁膜16を介在させて、ポリシリコンからなるゲート電極７で完全に、若しくは大部分が囲まれている。かくして、図１に示すナノワイヤトランジスタ１は、ゲート電極７にゲート電圧が印加されるとともに、ソース電極５及びドレイン電極６間にドレイン電圧が印加されることにより、ナノワイヤ11においてソース電極５からドレイン電極６へ電流が流れるように構成されている。なお、図１における17はゲート絶縁膜16を形成する際に形成されたシリコン酸化物である。
【００２０】
このような本発明のナノワイヤトランジスタ１では、製造過程において配線形成シリコン層４を熱酸化させてソース電極形成部12、ドレイン電極形成部13及びナノワイヤ11を形成する際、配線形成シリコン層４の上面に窒化膜（後述する）を予め形成しておき、当該配線形成シリコン層４が過度に酸化されることを窒化膜により抑制して、所望の領域のみが酸化されており、これにより過度な熱酸化でナノワイヤ11に断線が生じることが防止されている。
【００２１】
（２）ナノワイヤトランジスタの製造方法
次に、上述した構成からなるナノワイヤトランジスタ１の製造方法について、以下説明する。先ず初めに、ＳＯＩ基板を加工して、図４（Ａ）と、この図４（Ａ）のＧ−Ｇ´部分の断面構成を示す図５（Ａ）と、図４（Ａ）のＨ−Ｈ´部分の断面構成を示す図５（Ｂ）と、図４（Ａ）のＩ−Ｉ´部分の断面構成を示す図５（Ｃ）のように、本発明の特徴点であるシリコン窒化膜20を設け、ソース領域4a、ドレイン領域4b及びナノワイヤ領域4cが形成されたＳＯＩ加工基板21を作製する。
【００２２】
この場合、基板シリコン層２上の埋め込み酸化膜３全面に設けられた配線形成シリコン層４に、厚さの薄いシリコン酸化薄膜23と、所定厚さのシリコン窒化膜20とを形成した後、所定の形状のレジストをマスクにして、配線形成シリコン層４、シリコン酸化薄膜23及びシリコン窒化膜20をエッチングし、図４（Ａ）に示すようなＳＯＩ加工基板21を製造する。
【００２３】
これにより、配線形成シリコン層４には、ソース電極５が形成される四辺状のソース領域4aと、ドレイン電極６が形成される四辺状のドレイン領域4bと、これらソース領域4a及びドレイン領域4b間に一体成形された角柱状のナノワイヤ領域4cとが形成され得る。
【００２４】
この実施の形態の場合、本発明のＳＯＩ加工基板21には、例えばＣＶＤ(Chemical Vapor Deposition)法によりシリコン酸化薄膜23の上面に成膜されたシリコン窒化膜20を加工して、ソース領域4a、ドレイン領域4b及びナノワイヤ領域4cのみを覆う、厚さ約30-50nm程度のシリコン窒化膜20が形成される。これにより、このＳＯＩ加工基板21では、次いで行われる熱酸化時に、シリコン窒化膜20によってソース領域4a、ドレイン領域4b及びナノワイヤ領域4cでの酸化を抑制し得るようになされている。
【００２５】
実際上、このＳＯＩ加工基板21は、乾燥酸素雰囲気中、所定温度（例えば約1000℃）で熱酸化されることにより、ソース領域4a、ドレイン領域4b及びナノワイヤ領域4cの周辺がシリコン酸化物となり、図４（Ｂ）に示すようなそれぞれ所定の大きさからなるソース電極形成部12、ドレイン電極形成部13及びナノワイヤ11が形成され得る。この際、ＳＯＩ加工基板21は、図４（Ｂ）と、図４（Ｂ）のＪ−Ｊ´部分の断面構成を示す図６（Ａ）と、Ｋ−Ｋ´部分の断面構成を示す図６（Ｂ）と、Ｌ−Ｌ´部分の断面構成を示す図６（Ｃ）のように、露出した側壁側や、埋め込み酸化膜３側、シリコン酸化薄膜23側から配線形成シリコン層４が酸化されてゆき、極めて細いナノワイヤ11を形成しつつ、シリコン窒化膜20をマスクとしてソース電極形成部12、ドレイン電極形成部13及びナノワイヤ11の各上面部分での酸化が抑制される。
【００２６】
このようにして熱酸化がされた酸化処理済ＳＯＩ加工基板30では、シリコン窒化膜20によりソース領域4a、ドレイン領域4b及びナノワイヤ領域4cにおける酸化が抑制されることにより、過度に熱酸化されることによってソース電極形成部12及びナノワイヤ11間や、ドレイン電極形成部13及びナノワイヤ11間が断線してしまうことを防止し得るようになされている。
【００２７】
次いで、配線形成シリコン層４の上面に形成したシリコン窒化膜20を、図６（Ａ）との対応部分に同一符号を付した図７（Ａ）に示すように、例えば熱リン酸に浸漬させることにより除去する。次いで、配線形成シリコン層４を熱酸化させた際に上面及び側壁に形成されたシリコン酸化膜31を、図７（Ｂ）に示すように、ウェットエッチングにより剥離した後、図７（Ｃ）に示すように、熱酸化することにより配線形成シリコン層４のソース電極形成部12、ドレイン電極形成部13及びナノワイヤ11周辺を酸化させてゲート絶縁膜16となるゲート絶縁形成膜17を形成する。なお、ゲート絶縁形成膜17としては、シリコン酸化物の他、例えばHf及びLaを始めとする希土類を用いた高誘電率絶縁膜を成膜してもよい。
【００２８】
次いで、外部に露出した埋め込み酸化膜３及びゲート絶縁形成膜17の周辺に、ポリシリコンを堆積させることにより、図８（Ａ）に示すようなゲート電極形成膜35を形成し、その後、ナノワイヤ11の所定領域にのみゲート絶縁形成膜17及びゲート電極形成膜35を残し、その周辺にある残りのゲート絶縁形成膜17及びゲート電極形成膜35を、レジストを用いたエッチングにより除去する。これにより、図８（Ｂ）に示すように、ナノワイヤ11には、ゲート絶縁膜16及びゲート電極７でその周辺が完全に覆われたチャネル層が形成され得る。
【００２９】
次いで、全面にシリコン酸化膜を形成した後、全面をエッチバックすることにより、図８（Ｃ）に示すように、ゲート電極７及びゲート絶縁膜16の両側部にサイドウォール８を形成し、図９（Ａ）に示すように、インプランテーションによって例えばリン又はボロン等をソース電極形成部12及びドレイン電極形成部13に注入した後、約1000℃で活性化アニールを行う。次いで、図９（Ｂ）に示すように、外部に露出した埋め込み酸化膜３、配線形成シリコン層４、サイドウォール８及びゲート電極７上に、ニッケル（Ｎｉ）層37を形成し、その後、熱処理を行うことで、ニッケル層37のニッケルと配線形成シリコン層４のシリコンとを反応させることにより、図９（Ｃ）に示すように、ソース電極形成部12及びドレイン電極形成部13をニッケルシリサイド化させ、ソース電極形成部12及びドレイン電極形成部13の寄生抵抗を低減させたソース電極５及びドレイン電極６を形成する。
【００３０】
次いで、図１０に示すように、配線形成シリコン層４と未反応のニッケル層37を、例えば硫酸過水や、アンモニア過水液等の薬液で除去し、外部に露出している埋め込み酸化膜３、ソース電極５、ドレイン電極６、ゲート電極７及びサイドウォール８を保護膜９で覆うことにより、図１に示すように、熱酸化によりナノワイヤ11が断線していないナノワイヤトランジスタ１を製造することができる。
【００３１】
（３）動作及び効果
以上の構成において、ナノワイヤトランジスタ１では、配線形成シリコン層４を酸化させて極めて細いナノワイヤ11を形成する際、シリコン窒化膜20を配線形成シリコン層４の上部となるシリコン酸化薄膜23に予め形成しておき、シリコン窒化膜20によって配線形成シリコン層４の酸化を抑制させつつ、ソース電極形成部12とドレイン電極形成部13とナノワイヤ11とを配線形成シリコン層４に形成するようにした。
【００３２】
このように、このナノワイヤトランジスタ１では、配線形成シリコン層４が過度に酸化されることをシリコン窒化膜20により抑制させることで、所望の領域のみ酸化させることができ、かくして、過度に酸化されることにより生じるナノワイヤ11の断線を防止できる。
【００３３】
因みに、図１１（Ａ）は、シリコン窒化膜20を配線形成シリコン層103に形成しないで、当該配線形成シリコン層103を熱酸化して作製した従来の酸化処理済ＳＯＩ加工基板111を示し、この場合、ナノワイヤが断線してゲート電極120の両側部側にあるソース電極形成部110とドレイン電極形成部112とが接続されていないことが確認できる。一方、図１１（Ｂ）は、シリコン窒化膜20を配線形成シリコン層４に形成し、この状態で配線形成シリコン層４を熱酸化して作製した酸化処理済ＳＯＩ加工基板30を示し、この場合、ナノワイヤ11が断線していないことが確認できる。
【００３４】
（４）他の実施の形態
なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施の形態においては、配線形成シリコン層の上部に形成される耐酸化性膜として、配線形成シリコン層４に形成されたシリコン酸化薄膜23の上面にシリコン窒化膜20を形成した場合について述べたが、本発明はこれに限らず、配線形成シリコン層４の上面にシリコン窒化膜20を直接形成するようにしてもよい。
【００３５】
この場合でも、シリコン窒化膜により配線形成シリコン層４が過度に酸化されることを抑制することができ、所望の領域のみ適度に酸化させ、過度に酸化されることにより生じるナノワイヤ11の断線を防止できる。なお、耐酸化性膜としてのシリコン窒化膜は、配線形成シリコン層４を熱酸化させて、ソース電極形成部12、ドレイン電極形成部13及びナノワイヤ11を形成した後に、例えば熱リン酸により除去される。そして、上述した製造方法の手順に従ってナノワイヤトランジスタが製造される。
【００３６】
また、上述した実施の形態においては、例えばＣＶＤ法によって、厚さが約30-50nmのシリコン窒化膜20を形成するようにした場合について述べたが、本発明はこれに限らず、要は配線形成シリコン層４が過度に酸化されることをシリコン窒化膜20により抑制し、所望の領域のみ酸化させることができれば、種々の成膜方法でシリコン窒化膜20を形成してもよく、またシリコン窒化膜20の厚みも種々の厚みに選定してもよい。
【００３７】
さらに、上述した実施の形態においては、耐酸化性膜として、シリコン窒化膜20を適用した場合について述べたが、要は配線形成シリコン層４が過度に酸化されることを耐酸化性膜により抑制し、所望の領域のみ酸化させることができればよく、例えばシリコン窒化物を含んだ種々の耐酸化性膜を適用してもよく、また単層や多層からなる耐酸化性膜を適用してもよい。
【符号の説明】
【００３８】
１  ナノワイヤトランジスタ
４  配線形成シリコン層
５  ソース電極
６  ドレイン電極
７  ゲート電極
11  ナノワイヤ
12  ソース電極形成部
13  ドレイン電極形成部
20  シリコン窒化膜（耐酸化性膜）
【図１】
2011211126.tif 000003
【図２】
2011211126.tif 000004
【図３】
2011211126.tif 000005
【図４】
2011211126.tif 000006
【図５】
2011211126.tif 000007
【図６】
2011211126.tif 000008
【図７】
2011211126.tif 000009
【図８】
2011211126.tif 000010
【図９】
2011211126.tif 000011
【図１０】
2011211126.tif 000012
【図１１】
2011211126.tif 000013
【図１２】
2011211126.tif 000014
【図１３】
2011211126.tif 000015
【図１４】
2011211126.tif 000016
【図１５】
2011211126.tif 000017