(57)【要約】【課題】温度変化に応じたカットオフ周波数の変動を抑えることにより、温度の影響を受けないで確実にオーバートーン発振できる水晶発振回路を提供する。【解決手段】ＣＭＯＳインバータＩＶ１、帰還抵抗Ｒｆ及び水晶振動子Ｑｚが、互いに並列接続されている。キャパシタＣGが、水晶振動子Ｑｚの一端と電源Ｖｓｓとの間に接続される。キャパシタＣDが、水晶振動子Ｑｚの他端と電源Ｖｓｓとの間に接続される。水晶発振回路１は、オーバートーン発振する。そして、帰還抵抗Ｒｆが、温度の上昇に応じたＣＭＯＳインバータＩＶ１のｇｍの減少量を相殺するように温度の上昇に応じて抵抗値が減少する温度特性を有する５００Ω〜２ｋΩのポリ抵抗から構成されている。【選択図】図１
2011004236.tif 000002
【特許請求の範囲】
【請求項１】
インバータと、前記インバータに並列に接続された帰還抵抗と、前記インバータに並列に接続された水晶振動子と、前記水晶振動子の一端と電源との間に接続された第１キャパシタと、前記水晶振動子の他端と電源との間に接続された第２キャパシタと、を有するオーバートーン発振する水晶発振回路において、
前記帰還抵抗が、温度の上昇に応じた前記インバータのｇｍの減少量を相殺するように温度の上昇に応じて抵抗値が減少する温度特性を有する抵抗から構成されている
ことを特徴とする水晶発振回路。
【請求項２】
前記帰還抵抗が、ポリ抵抗から構成されている
ことを特徴とする請求項１に記載の水晶発振回路。
【請求項３】
インバータと、前記インバータに並列に接続された帰還抵抗と、前記インバータに並列に接続された水晶振動子と、前記インバータの出力と前記水晶振動子との間に接続された出力抵抗と、前記水晶振動子の一端と電源との間に接続された第１キャパシタと、前記水晶振動子の他端と電源との間に接続された第２キャパシタと、を有するオーバートーン発振する水晶発振回路において、
前記出力抵抗が、温度の上昇に応じた前記インバータのｇｍの減少量を相殺するように温度の上昇に応じて抵抗値が減少する温度特性を有する抵抗から構成されている
ことを特徴とする水晶発振回路。
【請求項４】
前記出力抵抗が、ポリ抵抗から構成されている
ことを特徴とする請求項３に記載の水晶発振回路。
【請求項５】
前記ポリ抵抗の抵抗値は、５００Ω〜２ｋΩである
ことを特徴とする請求項２又は４に記載の水晶発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶振動子を用いた水晶発振回路に関するものである。
【背景技術】
【０００２】
従来、上述した水晶発振回路として、例えば図１に示されたようなものが提案されている。同図に示すように、水晶発振回路１は、水晶振動子Ｑｚと、発振回路２と、から構成されている。上記発振回路２は、インバータとしてのＣＭＯＳインバータＩＶ１と、帰還抵抗Ｒｆと、第１及び第２キャパシタとしてのキャパシタＣG及びＣDと、から構成されている。上記水晶振動子Ｑｚ、ＣＭＯＳインバータＩＶ１及び帰還抵抗Ｒｆは、互いに並列に接続されている。そして、キャパシタＣGは、水晶振動子Ｑｚの一端と電源Ｖｓｓとの間に設けられている。キャパシタＣDは、水晶振動子Ｑｚの他端と電源Ｖｓｓとの間に設けられている。
【０００３】
上述した水晶振動子Ｑｚ及び発振回路２は、図２に示すような等価回路で表すことができる。即ち、水晶振動子Ｑｚは、互いに直列に接続された抵抗Ｒ１、キャパシタＣ１及びインダクタンスＬ１と、これら抵抗Ｒ１、キャパシタＣ１及びインダクタンスＬ１に並列接続されたキャパシタＣ０と、に等価することができる。また、発振回路２は、互いに直列接続された負性抵抗−ＲＬと、キャパシタＣＬと、に等価することができる。なお、上記負性抵抗−ＲＬは、下記の式（１）で表される。
−ＲＬ＝−ｇｍ／（ω2・ＣG・ＣD）  …（１）
上記ｇｍは、ＣＭＯＳインバータＩＶ１の相互コンダクタンスである。
ωは、発振角周波数である。
【０００４】
上記水晶振動子Ｑｚは、インダクタンスＬ１、キャパシタＣ１及びＣ０で決まる周波数で振動する。熱などで発生した水晶振動子Ｑｚの微少振動はそのままでは抵抗Ｒ１によって減衰する。しかしながら、上記微少振動がＣＭＯＳインバータＩＶ１に増幅されて再び水晶振動子Ｑｚに供給されることにより水晶振動子Ｑｚの発振が維持される。即ち、抵抗Ｒ１が振動エネルギーを減衰させる抵抗であるのに対して発振回路２の負性抵抗−ＲＬは振動エネルギーを補充する抵抗であると考えられる。よって、下記の式（２）に示すように、負性抵抗−ＲＬが抵抗Ｒ１より大きければ水晶振動子Ｑｚの発振が持続する。
|Ｒ１|＜|−ＲＬ|  …（２）
【０００５】
上記水晶振動子Ｑｚの振動周波数は、水晶のカットによって決定され、奇数倍に発生する。通常の水晶では、下記の式（３）に示すように高次になるほど抵抗Ｒ１は高くなる。
|Ｒ１(1st)|＜|Ｒ１(3rd)|＜|Ｒ１(5th)|＜…  （３）
なお、|Ｒ１(1st)|＝基本周波数での抵抗Ｒ１の抵抗値、|Ｒ１(3rd)|＝３倍波（基本周波数×３）での抵抗Ｒ１の抵抗値、|Ｒ１(5th)|＝５倍波（基本周波数×５）での抵抗Ｒ１の抵抗値である。
【０００６】
通常、帰還抵抗Ｒｆには数ＭΩ程度の大きな抵抗値のものが用いられ基本周波数で発振するように水晶発振回路１が設けられている。しかしながら、帰還抵抗Ｒｆの抵抗値を小さくすることにより基本周波数だけでなく上記３倍波、５倍波でも発振するオーバートーン水晶発振回路１を構成できることが知られている。図３は、帰還抵抗Ｒｆが大きい場合“ａ”（１ＭΩ〜５ＭΩ程度）と、小さい場合“ｂ”（１ｋΩ〜１０ｋΩ程度）とについて、周波数に対する負性抵抗−ＲＬを示したグラフである。
【０００７】
同図に示すように、帰還抵抗Ｒｆの抵抗値が大きい場合“ａ”は、低周波で負性抵抗−ＲＬが−側に大きく、周波数が大きくなるに従って０に近づく。よって、基本周波数では|Ｒ１|＜|−ＲＬ|となり発振するが、３倍波、５倍波では|Ｒ１|＜|−ＲＬ|を満たさなくなるため発振しない。これに対して、帰還抵抗Ｒｆの抵抗値が小さい場合“ｂ”は、低周波で負性抵抗−ＲＬが＋側になり、周波数が大きくなるに従って減少し−側のピークまで減少した後に大きくなり０に近づく。
【０００８】
図３に示す例では、負性抵抗−ＲＬが０となるカットオフ周波数ｆｃが基本周波数と３倍波との間にある。よって、３倍波の近くで負性抵抗−ＲＬが−側のピークとなるため、基本周波数では|Ｒ１|＜|−ＲＬ|を満たさなくなるが、３倍波で|Ｒ１|＜|−ＲＬ|となり発振する。また、カットオフ周波数ｆｃを３倍波と５倍波との間にして、５倍波の近くで負性抵抗−ＲＬが−側のピークとなるようにすれば、５倍波で|Ｒ１|＜|−ＲＬ|となり発振する。
【０００９】
上述したように帰還抵抗Ｒｆの抵抗値を小さくしてオーバートーン水晶発振回路を構成する場合、上記カットオフ周波数ｆｃは下記の式（４）で表されることが知られている。
ｆｃ＝１／（２πＣ）・√（ｇｍ／Ｒｆ）  …（４）
Ｃ＝ＣG・ＣD／（ＣG＋ＣD）
【００１０】
式（４）から明らかなように、上記水晶発振回路１では、帰還抵抗Ｒｆの抵抗値がわずかに変化するだけでカットオフ周波数ｆｃがズレてしまい所望の周波数でオーバートーン発振することができない、という問題があった。そこで、ＣＭＯＳインバータＩＶ１と帰還抵抗Ｒｆとを同一のシリコン基板上に形成すると共に帰還抵抗Ｒｆを薄膜抵抗を用いて形成するものが提案されている（特許文献１）。上記薄膜抵抗は、拡散抵抗などに比べて製品毎の抵抗値のバラツキが小さいため、カットオフ周波数ｆｃを精度良くコントロールすることができ、所望のオーバートーンで確実に発振させることができる。
【００１１】
しかしながら、上記ｇｍは温度によって変動する。また、薄膜抵抗を用いた帰還抵抗Ｒｆも温度によって変動する。このため、式（４）からも明らかなように、温度によってカットオフ周波数ｆｃが変わってしまい、温度が変わると所望のオーバートーン周波数で発振することができない、という問題は解消されていなかった。
【００１２】
また、上述した水晶発振回路１として、例えば、図６に示すように、ＣＭＯＳインバータＩＶ１の出力と水晶振動子Ｑｚとの間に接続された出力抵抗Ｒｏを設けたものも知られている。この出力抵抗Ｒｏは、帰還回路の位相の安定化および水晶振動子Ｑｚに印加される振幅レベルの減少のために使用される。出力抵抗Ｒｏの抵抗値を大きくすれば水晶振動子Ｑｚに印加される振幅レベルは減少するが、それに伴い負性抵抗−ＲＬの値も減少する。
【００１３】
以上のことからも明らかなように、図６に示す水晶発振回路１では、出力抵抗Ｒｏの抵抗値がわずかに変化するだけで負性抵抗−ＲＬが変動してしまい所望の周波数でオーバートーン発振することができない、という問題があった。そこで、ＣＭＯＳインバータＩＶ１と出力抵抗Ｒｏとを同一にシリコン基板上に形成すると共に出力抵抗Ｒｏを薄膜抵抗を用いて形成するものが提案されている（特許文献２）。上記薄膜抵抗は、拡散抵抗などに比べて製品毎の抵抗値のバラツキが小さいため、負性抵抗−ＲＬを精度良くコントロールすることができ、所望のオーバートーンで確実に発振させることができる。
【００１４】
しかしながら、上述したようにＣＭＯＳインバータＩＶ１のｇｍは温度によって変動する。また、薄膜抵抗を用いた出力抵抗Ｒｏも温度によって変動する。よって、図６に示す水晶発振回路１においても、温度によって負性抵抗−ＲＬが変わってしまい、温度が変わると所望のオーバートーン周波数で発振することができない、という問題は解消されていなかった。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特許２５３５８０１号公報
【特許文献２】特開平５−１９１１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
そこで、本発明は、温度の影響を受けないで確実にオーバートーン発振できる水晶発振回路を提供することを課題とする。
【課題を解決するための手段】
【００１７】
上述した課題を解決するためになされた請求項１記載の発明は、インバータと、前記インバータに並列に接続された帰還抵抗と、前記インバータに並列に接続された水晶振動子と、前記水晶振動子の一端と電源との間に接続された第１キャパシタと、前記水晶振動子の他端と電源との間に接続された第２キャパシタと、を有するオーバートーン発振する水晶発振回路において、前記帰還抵抗が、温度の上昇に応じた前記インバータのｇｍの減少量を相殺するように温度の上昇に応じて抵抗値が減少する温度特性を有する抵抗から構成されていることを特徴とする水晶発振回路に存する。
【００１８】
請求項２記載の発明は、前記帰還抵抗が、ポリ抵抗から構成されていることを特徴とする請求項１に記載の水晶発振回路に存する。
【００１９】
請求項３記載の発明は、インバータと、前記インバータに並列に接続された帰還抵抗と、前記インバータに並列に接続された水晶振動子と、前記インバータの出力と前記水晶振動子との間に接続された出力抵抗と、前記水晶振動子の一端と電源との間に接続された第１キャパシタと、前記水晶振動子の他端と電源との間に接続された第２キャパシタと、を有するオーバートーン発振する水晶発振回路において、前記出力抵抗が、温度の上昇に応じた前記インバータのｇｍの減少量を相殺するように温度の上昇に応じて抵抗値が減少する温度特性を有する抵抗から構成されていることを特徴とする水晶発振回路に存する。
【００２０】
請求項４記載の発明は、前記出力抵抗が、ポリ抵抗から構成されていることを特徴とする請求項３に記載の水晶発振回路に存する。
【００２１】
請求項５記載の発明は、前記ポリ抵抗の抵抗値は、５００Ω〜２ｋΩであることを特徴とする請求項２又は４に記載の水晶発振回路に存する。
【発明の効果】
【００２２】
以上説明したように請求項１、２及び５記載の発明によれば、帰還抵抗が、温度の上昇に応じたインバータのｇｍの減少量を相殺するように温度の上昇に応じて抵抗値が減少する温度特性を有する抵抗から構成されているので、ｇｍ及び帰還抵抗の温度変化によるカットオフ周波数の変動を抑えることができる。よって、温度の影響を受けないで確実にオーバートーン発振できる。
【００２３】
請求項３、４及び５記載の発明によれば、出力抵抗が、温度の上昇に応じたインバータのｇｍの減少量を相殺するように温度の上昇に応じて抵抗値が減少する温度特性を有する抵抗から構成されているので、ｇｍ及び出力抵抗の温度変化による負性抵抗の変動を抑えることができる。よって、温度の影響を受けないで確実にオーバートーン発振できる。
【図面の簡単な説明】
【００２４】
【図１】第１実施形態における本発明の水晶発振回路を示す回路図である。
【図２】図１の水晶発振回路の等価回路である。
【図３】図１に示す水晶発振回路の発振周波数に対する負性抵抗を示すグラフである。
【図４】薄膜抵抗、５０Ωのポリ抵抗、１ｋΩのポリ抵抗の温度２５℃から８５℃の上昇による変化量と、抵抗値の製品毎のバラツキと、を示す表である。
【図５】薄膜抵抗、５０Ωのポリ抵抗、１ｋΩのポリ抵抗の温度２５℃から８５℃の上昇による変化量を示すグラフである。
【図６】第２実施形態における本発明の水晶発振回路を示す回路図である。
【発明を実施するための形態】
【００２５】
第１実施形態
以下、本発明の第１実施形態を図面に基づいて説明する。図１に示すように、水晶発振回路１は、背景技術で説明したように、水晶振動子Ｑｚと、発振回路２と、から構成されている。上記発振回路２は、インバータとしてのＣＭＯＳインバータ１と、帰還抵抗Ｒｆと、第１及び第２キャパシタとしてのキャパシタＣG及びＣDと、から構成されている。上記ＣＭＯＳインバータ１、キャパシタＣG及びＣDについては、既に背景技術で説明していあるので、ここでは詳細な説明を省略する。上記帰還抵抗Ｒｆは、５００Ω〜２ｋΩのポリ抵抗（Ｐｏｌｙ抵抗）で構成されている。このポリ抵抗の温度変化に対する抵抗値の変動量は、抵抗値に依存して変動するため抵抗値の設定によって決めることができる。
【００２６】
次に、上記構成の水晶発振回路１の効果について説明する。上述したように帰還抵抗Ｒｆの値を５００Ω〜２ｋΩにすることにより、上記水晶発振回路１の負性抵抗−ＲＬは、図３のｂに示すように、低周波で＋側になり、周波数が大きくなるに従って減少し−側のピークまで減少した後に大きくなり０に近づく。この負性抵抗−ＲＬの周波数特性から明らかなように、水晶発振回路１は基本周波数の奇数倍で振動するオーバートーンで発振する。上記負性抵抗−ＲＬが０となるカットオフ周波数ｆｃは背景技術で説明したように下記の式（４）で求められる。
ｆｃ＝１／（２πＣ）・√（ｇｍ／Ｒｆ）  …（４）
Ｃ＝ＣG・ＣD／（ＣG＋ＣD）
【００２７】
上述したｇｍは、温度２５℃から８５℃の上昇により−１０％ほど減少する。次に、本発明者は、薄膜抵抗、５０Ωのポリ抵抗、１ｋΩのポリ抵抗の温度２５℃から８５℃の上昇による変化量と、抵抗値の製品毎のバラツキと、について調べてみた。結果を図４及び図５に示す。同図に示すように、薄膜抵抗では温度２５℃から８５℃の上昇により−２％減少する。これに対して、５０Ωのポリ抵抗では温度２５℃から８５℃の上昇により＋２％上昇する。１ｋΩのポリ抵抗では温度２５℃から８５℃の上昇により−１０％減少する。即ち、帰還抵抗Ｒｆとして５００Ω〜２ｋΩのポリ抵抗を用いることにより、図４及び図５に示すように、帰還抵抗Ｒｆを、温度の上昇に応じたＣＯＭＳインバータＩＶ１のｇｍの減少量を相殺するように温度の上昇に応じて抵抗値が減少する温度特性とすることができる。よって、カットオフ周波数ｆｃの温度変化による変動を抑えることができ、温度の影響を受けないで確実にオーバートーン発振できる。
【００２８】
また、薄膜抵抗の製品毎のバラツキは±１０％程度である。これに対してポリ抵抗の製品毎のバラツキは±１２％程度と薄膜抵抗より大きくなってしまう。しかしながら、帰還抵抗Ｒｆとして薄膜抵抗を用いた場合、カットオフ周波数ｆｃは温度２５℃から８５℃の変動により最大１８％｛＝１０％（製品毎のバラツキ）＋１０％（ｇｍの変動量）−２％（帰還抵抗Ｒｆの変動量）｝でバラツクが、帰還抵抗Ｒｆとして５００Ω〜２ｋΩのポリ抵抗を用いた場合、カットオフ周波数ｆｃは温度２５℃から８５℃の変動により最大１２％｛１２％（製品毎のバラツキ）＋１０％（ｇｍの変動量）−１０％（帰還抵抗Ｒｆの変動量）｝のバラツキとなり薄膜抵抗を用いた場合よりも小さくすることができる。また、帰還抵抗Ｒｆは出荷テストによる選別ができるため、さらに精度向上が可能となる。
【００２９】
なお、上述した実施形態では、帰還抵抗Ｒｆとしてポリ抵抗を用いていたが、本発明はこれに限ったものではない。帰還抵抗Ｒｆとしては、温度の上昇に応じたＣＭＯＳインバータＩＶ１のｇｍの減少量を相殺するように温度の上昇に応じて抵抗値が減少する温度特性であればよい。
【００３０】
第２実施形態
次に、本発明の第２実施形態を図面に基づいて説明する。上述した第１実施形態では、帰還抵抗Ｒｆを温度の上昇に応じて抵抗値が減少するポリ抵抗で構成していたが、第２実施形態では、図６に示す出力抵抗Ｒｏを温度の上昇に応じて抵抗値が減少する５００Ω〜２ｋΩのポリ抵抗で構成している。同図に示すように、上記出力抵抗Ｒｏは、ＣＭＯＳインバータＩＶ１の出力と水晶振動子Ｑｚとの間に接続されている。この出力抵抗Ｒｏは、帰還回路の位相の安定化および水晶振動子Ｑｚに印加される振幅レベルの減少のために使用される。
【００３１】
次に、上記構成の水晶発振回路１の効果について説明する。上記出力抵抗Ｒｏの抵抗値が一定の場合、温度が上がりＣＭＯＳインバータＩＶ１のｇｍが減少すると、背景技術の式（１）に示すように、上記発振回路２の負性抵抗−ＲＬは低下する。これに対して、出力抵抗Ｒｏの抵抗値が減少すると、水晶振動子Ｑｚに印加される振幅レベルが増加し、それに伴い発振回路２の負性抵抗−ＲＬが増加する、ことが知られている。
【００３２】
第２実施形態では、上述した出力抵抗Ｒｏとして、温度の上昇に応じたＣＭＯＳインバータＩＶ１のｇｍの減少量を相殺するように温度の上昇に応じて抵抗値が減少する温度特性を有する５００Ω〜２ｋΩのポリ抵抗を用いている。これにより、温度が上がりＣＭＯＳインバータＩＶ１のｇｍが減少して負性抵抗−ＲＬが減少した分、出力抵抗Ｒｏの抵抗値が小さくなりこの出力抵抗Ｒｏの抵抗値の減少に応じて負性抵抗−ＲＬが増加するため、温度の変化による負性抵抗−ＲＬの変動を抑えることができ、温度の影響を受けないで確実にオーバートーン発振できる。
【００３３】
また、前述した実施形態は本発明の代表的な形態を示したに過ぎず、本発明は、実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００３４】
１      水晶発振回路
ＩＶ１  ＣＭＯＳインバータ（インバータ）
Ｒｆ    帰還抵抗
Ｑｚ    水晶振動子
ＣG     キャパシタ（第１キャパシタ）
ＣD     キャパシタ（第２キャパシタ）
Ｖｓｓ  電源
【図１】
2011004236.tif 000003
【図２】
2011004236.tif 000004
【図３】
2011004236.tif 000005
【図４】
2011004236.tif 000006
【図５】
2011004236.tif 000007
【図６】
2011004236.tif 000008