(57)【要約】【課題】電力変換器を構成する電力半導体スイッチ素子のスイッチング損失を大幅に増加させることなく、その過電圧保護が可能なスナバ回路を提供する。【解決手段】電力変換器を構成する電力半導体スイッチ素子4に対し、逆直列接続したツェナーダイオード91,92とコンデンサ10との直列接続回路を並列に接続することにより、素子4のターンオフ時のサージのみならずダイオード5の逆回復時のサージをも抑制可能にする。これにより、小型で低損失のシステムが構築可能となる。【選択図】図１
2011024381.tif 000002
【特許請求の範囲】
【請求項１】
電力変換器の各アームを構成する、電力半導体スイッチ素子とダイオードとの逆並列回路を過電圧から保護すべくアーム毎に設けられるスナバ回路であって、
逆直列接続したツェナーダイオードとコンデンサとの直列接続回路を、前記逆並列回路に対し並列に接続したことを特徴とする電力半導体素子用のスナバ回路。
【請求項２】
前記スナバ回路両端の電圧は、前記逆直列接続されたツェナーダイオードの各ツェナー電圧の和の電圧でクランプされることを特徴とする請求項１に記載の電力半導体素子用スナバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、IGBT（絶縁ゲート型バイポーラトランジスタ）などの電圧駆動型電力用半導体素子を過電圧から保護するためのスナバ回路に関する。
【背景技術】
【０００２】
図４に、IGBTを用いたインバータの主回路図を示す。
図４において、１は直流電源回路（交流入力インバータの場合は、整流器＋電解コンデンサとなり、電圧値をEdとする）、２は直流から交流に変換するIGBTおよびダイオード６組よりなるインバータ回路、4はIGBT、5はIGBT4にそれぞれ逆並列に接続されたダイオード、6はモータ等の負荷、7はゲート駆動信号Gdを生成する制御回路である。31,32は各IGBT４のゲート駆動回路であるが、図示の都合上１相分についてのみ記載している。また、81,82は直流電源回路1とインバータ回路2との間の配線インダクタンス（Ls）を示す。
【０００３】
図５にゲート駆動回路31の詳細を示す。ゲート駆動回路32においても同様の構成である。11はゲート駆動回路31の駆動用の正側電源、12は同じく負側電源、13はフォトカプラなどの信号用絶縁器で、図４の制御回路７からのゲート駆動信号Gdを受けて、トランジスタバッファ回路14,15に信号Scを出力する。トランジスタバッファ回路14,15は信号Scを受けて、トランジスタ14がオンのときIGBT4のゲートに対して正側電源11より電流を供給するか、またはトランジスタ15がオンのときIGBT4のゲートに対し、負側電源12を介してIGBT4のゲートの充電電荷の放電を行なう。抵抗16は、その際の電流制限のために設けられる。
【０００４】
ツェナーダイオード17は、IGBT４のターンオフ時において、IGBT4のコレクタ・ゲート間の電圧が、ツェナーダイオード17のツェナー電圧（Vz）以上となった場合に、ブレイクダウンし、ツェナー電流がIGBTのコレクタ側からゲートに向けて流れ込む。
その結果、ゲート電位が上昇し、IGBTはターンオンのような動作となり、ターンオフ時のdi/dtは低減し、IGBTのコレクタ・エミッタ間のサージ電圧はVzにクランプされる。また、18は逆電流ブロック用のダイオードである。つまり、図5の回路は、ターンオフサージ電圧が高い場合に、IGBTを素子耐圧以下に抑えるために設けられる。
【０００５】
図６にツェナーダイオード17，ダイオード18を接続しない場合の、IGBTのターンオフ波形例（ｉcとｖCE）を示す。その際、サージ電圧は概ね、次の（１）式のように表わされ、
ｖCE(peak)＝Ed+ΔV＝Ed+2・Ls・di/dt…（１）
このｖCE(peak)は、一般にEdが高いほど、またｉcが大きいほど高くなる。
【０００６】
また、図７にターンオフサージ電圧の低減を目的に、ツェナーダイオード17，ダイオード18を接続した場合の、IGBTのターンオフ波形例（ｉcとｖCE）を示す。
同図（ａ）は小電流時、（ｂ）は大電流時を示す。小電流時は、ｖCE(peak)＝Ed+ΔV
であるため、図６と同様の波形となるが、大電流時はｖCE(peak)がVzにクランプ（ｖCE(peak)＝Vz）され、IGBTへの高サージ電圧の印加が防止される。
なお、IGBTのコレクタ・ゲート間にツェナーダイオードを接続し、IGBTターンオフ時のサージ電圧を低減する例としては、例えば特許文献１に示すものがある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−０２３７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図８に、対向アーム側のIGBTがターンオンした場合に、逆並列接続されているダイオードが逆回復する際の電圧波形例を示す。
対向アーム側のIGBTのターンオン速度が速い場合、具体的にはゲート駆動回路内の電流制限用抵抗16の抵抗値が小さい場合や、ゲート駆動用正側電源11の電圧が高い場合などに、高いサージ電圧（ＶRpeak）が発生する。特に、大電流時よりも小電流時に発生し易い。
【０００９】
ここで抵抗16を低抵抗とすると、IGBTのスイッチング損失が低減するというメリットがある一方、対向アーム側のダイオードが逆回復する際のサージ電圧が高くなるデメリットを有する。
特に、配線インダクタンスLsがある程度大きい場合は、抵抗16を高抵抗にして逆回復サージ電圧を抑制する必要がある。このとき、IGBTのゲート電位は、ゲート駆動回路の負側電源12の電位となっているため、ツェナーダイオード17が動作しても、IGBTがターンオンするほどの電位上昇は起こらず、逆回復サージ電圧の抑制には働かない。
【００１０】
その結果、IGBTのスイッチング損失が増加し、システムの効率低下や熱機器が大型化するという問題が発生する。すなわち、図５の従来回路はターンオフサージの抑制効果はあるが、逆回復サージの抑制には効果が無いということになる。
従って、この発明の課題は、ターンオフサージのみならず逆回復サージの抑制をも可能にすることにある。
【課題を解決するための手段】
【００１１】
上記のような課題を解決するため、請求項１の発明では、電力変換器の各アームを構成する、電力半導体スイッチ素子とダイオードとの逆並列回路を過電圧から保護すべくアーム毎に設けられるスナバ回路であって、
逆直列接続したツェナーダイオードとコンデンサとの直列接続回路を、前記逆並列回路に対し並列に接続したことを特徴とする。
この請求項１の発明においては、前記スナバ回路両端の電圧は、前記逆直列接続されたツェナーダイオードの各ツェナー電圧の和の電圧でクランプされるようにすることができる（請求項２の発明）。
【発明の効果】
【００１２】
この発明によれば、ターンオフ時だけでなく逆回復時にも、高サージ電圧が発生した場合に、一定の電圧にクランプされる。また、このクランプ電圧以下では、通常の波形となっているため、抵抗１６を低抵抗とすることが可能である。その結果、抵抗１６の高抵抗化によるIGBTのターンオン損失や、ターンオフ損失の増加が防止できるという利点がもたらされる。
【図面の簡単な説明】
【００１３】
【図１】この発明の実施の形態を示す回路図である。
【図２】図１におけるIGBTターンオフ波形を示す波形図である。
【図３】図１におけるダイオード逆回復波形を示す波形図である。
【図４】一般的なインバータ主回路を示す回路図である。
【図５】図４で用いられるゲート駆動回路例を示す回路図である。
【図６】図５で、ツェナーダイオード無しの場合のIGBTターンオフ波形を示す波形図である。
【図７】図５で、ツェナーダイオード有りの場合のIGBTターンオフ波形を示す波形図である。
【図８】図５におけるダイオード逆回復波形例を示す波形図である。
【発明を実施するための形態】
【００１４】
図１はこの発明の実施形態を示す回路図である。
図示のように、スナバ回路90は、互いに逆向きに接続されたツェナーダイオード91,92とコンデンサ10との直列回路からなり、IGBT4と並列に接続して構成される。
IGBT4のターンオフまたはダイオード5の逆回復動作によってサージ電圧（ｖpeak）が発生し、これがツェナーダイオード91（ZD1）のツェナー電圧ＶZD1とコンデンサ10の充電電圧（ＶCS）との和（ＶZD1＋ＶCS）に達すると、スナバ回路90側に電流が流れ、IGBT 4のコレクタ-ソース間のサージ電圧（ｖpeak）はスナバ回路90のツェナーダイオード91（ZD1）のツェナー電圧ＶZD1とコンデンサ10の充電電圧（ＶCS）との和の電圧（Ｖclamp＝ＶZD1＋ＶCS）にクランプされる。ここで、コンデンサ10の充電電圧（ＶCS）は、92（ZD2）のツェナー電圧ＶZD2に等しくなる。（電圧クランプ動作によるコンデンサ10の過充電分は、IGBTがターンオンした際に放電されるが、92（ZD2）によってＶZD2にクランプされる）。
【００１５】
すなわち、IGBT4のターンオフ時、またはダイオード5の逆回復時において、IGBT4のコレクタ−エミッタ間、またはダイオード5のカソード−アノード間がクランプされる電圧ｖclampは、91（ZD1）のツェナー電圧ＶZD1と92（ZD2）のツェナー電圧ＶZD2とによって、次の（２）式のように表わされる。
ｖclamp＝ＶZD1＋ＶZD2…（２）
【００１６】
図２（ａ），（ｂ）に小電流時と大電流時のターンオフ時のサージ電圧波形例を、図３（ａ），（ｂ）に逆回復時のサージ電圧波形例をそれぞれ示す。
図２のターンオフ波形は、従来例（図７）とほぼ同様の波形となり、また図３の逆回復時の波形は、小電流時においてサージ電圧がｖclampでクランプされた波形となることが分かる。
【００１７】
従って、ｖclampを直流電源電圧Edよりも充分高く設定し、かつIGBTの耐圧よりも低く設定することで、サージ電圧が素子耐圧を超えること無く、さらには抵抗16の抵抗値を小さく設定することが可能となるため、スイッチング損失の低減も可能となる。
また、ツェナーダイオード91,92は、サージ電圧がある特定条件でｖclampに到達したときのみ動作するが、電流の流れる時間は短いため発熱も少なくて済み、小容量のものが適用可能となる。
【符号の説明】
【００１８】
１…直流電源、2…インバータ回路、31,32…ゲート駆動回路、4…IGBT（スイッチ素子）、5,18…ダイオード、６…負荷（モータ）、７…制御回路、10…コンデンサ、1１…正側電源、12…負側電源、13…信号絶縁器、14，15…トランジスタ、16…抵抗、17,91,92…ツェナーダイオード、81,82…配線インダクタンス、90…スナバ回路。
【図１】
2011024381.tif 000003
【図２】
2011024381.tif 000004
【図３】
2011024381.tif 000005
【図４】
2011024381.tif 000006
【図５】
2011024381.tif 000007
【図６】
2011024381.tif 000008
【図７】
2011024381.tif 000009
【図８】
2011024381.tif 000010