(57)【要約】【課題】支持基板上に樹脂配線層をビルドアップ形成して多層配線基板を形成しても、支持基板の反りを低減させることができる電子装置の製造方法を提供する。【解決手段】支持基板１００の上に、導電性のビア１１と、ビア１１を覆う第１絶縁部１２とを含む下層部１０を形成する工程と、下層部１０の上に、ビア１１と電気的に接続する第１配線３１と、第１配線３１を覆う第２絶縁部３２とを含む中間層部３０を形成する工程とを具備する。下層部１０を形成する工程は、第１絶縁部１２を、回路を形成するための第１回路形成領域１１０と、第１回路形成領域を取り囲む第１領域１２０とに形成する工程と、ビア１１を第１回路形成領域１１０に形成する工程とを備える。中間層部３０を形成する工程は、第１配線３１を第１回路形成領域１１０に形成する工程と、下層部１０を覆うように第２絶縁部３２を成膜する工程と、下層部１０の上面の外周部１０ａが露出するように、第１領域１２０上の第２絶縁部３２を除去する工程とを備える。【選択図】図７
2011192726.tif 000002
【特許請求の範囲】
【請求項１】
支持基板の上に、導電性のビアと、前記ビアを覆う第１絶縁部とを含む下層部を形成する工程と、
前記下層部の上に、前記ビアと電気的に接続する第１配線と、前記第１配線を覆う第２絶縁部とを含む中間層部を形成する工程と
を具備し、
前記下層部を形成する工程は、
前記第１絶縁部を、回路を形成するための第１回路形成領域と、前記第１回路形成領域を取り囲む第１領域とに形成する工程と、
前記ビアを前記第１回路形成領域に形成する工程と
を備え、
前記中間層部を形成する工程は、
前記第１配線を前記第１回路形成領域に形成する工程と、
前記下層部を覆うように前記第２絶縁部を成膜する工程と、
前記下層部の上面の外周部が露出するように、前記第１領域上の前記第２絶縁部を除去する工程と
を備える
電子装置の製造方法。
【請求項２】
請求項１に記載の電子装置の製造方法であって、
前記中間層部の上に、前記第１配線と電気的に接続する第２配線と、前記第２配線を覆う第３絶縁部とを備える上層部を形成する工程
を更に具備し、
前記上層部を形成する工程は、
前記第２配線を前記第１回路形成領域に形成する工程と、
前記下層部の上面の外周部と前記中間層部とを覆うように、前記第３絶縁部を形成する工程と
前記第１領域上の前記第３絶縁部を除去する工程と
を備える
電子装置の製造方法。
【請求項３】
請求項２に記載の電子装置の製造方法であって、
前記第２配線を前記第１回路形成領域に形成する工程は、
前記第１回路形成領域よりも内側の第２回路形成領域に形成する工程
を含み、
前記第１領域上の前記第３絶縁部を除去する工程は、
前記中間層部の上面の外周部が露出するように、前記中間層部の上面の前記第２回路形成領域より外側の前記第３絶縁部を除去する工程
を含む
電子装置の製造方法。
【請求項４】
請求項３に記載の電子装置の製造方法であって、
前記ビアは、前記第２回路形成領域の外側に位置する
電子装置の製造方法。
【請求項５】
請求項２乃至４の何れか一項に記載の電子装置の製造方法であって、
前記第２配線は、多層配線である
電子装置の製造方法。
【請求項６】
請求項２乃至５の何れか一項に記載の電子装置の製造方法であって、
前記上層部の上に、前記第２配線と電気的に接続する半導体チップを搭載する工程と、
前記下層部の上面の外周部と、前記中層部と、前記上層部と、前記半導体チップとをモールド樹脂で覆う工程と、
前記支持基板を前記下層部から除去する工程と、
前記ビアに導電性ボールを形成する工程と、
前記第１領域に含まれる、切断するためのスクライブラインに沿って切断する工程と
を更に具備する
電子装置の製造方法。
【請求項７】
導電性のビアと、前記ビアを上面及び下面に露出させるように覆う第１絶縁部とを含む下層部と、
前記下層部の上面に形成され、前記下層部の上面から露出する前記ビアと電気的に接続する積層された配線層と、前記配線層を覆う積層された絶縁層とを含む回路層部と、
前記回路層部の上に搭載され、前記配線層と電気的に接続する半導体チップと、
前記下層部の上面の外周端に位置する第１外周部と、前記回路層部と、前記半導体チップとを覆うモールド樹脂部と
を具備し、
前記回路層部は、平面視で前記下層部の内側に形成され、
前記下層部は、前記回路層部よりも薄い
電子装置。
【請求項８】
請求項７に記載の電子装置であって、
前記回路層部は、
前記下層部の上面に形成され、前記ビアと電気的に接続する第１配線と、前記第１配線を覆う第２絶縁部とを備える中間層部と、
前記中間層部の上面に形成され、前記第１配線と電気的に接続する第２配線と、前記第２配線を覆う第３絶縁部とを備える上層部と
を備え、
前記中間層部は、
前記モールド樹脂に覆われる第２側面と
前記上層部の第３側面よりも外側で、前記中間層部の上面の外周端に位置し、前記モールド樹脂に覆われる第２外周部と
を含み、
前記第１外周部と、前記第２側面と、前記第２外周部と、前記第３側面とは階段状である
電子装置。
【請求項９】
請求項８に記載の電子装置であって、
前記ビアは、前記第２側面よりも内側であり、前記第３側面よりも外側に位置する
電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多層配線基板を有する電子装置および電子装置の製造方法に関する。
【背景技術】
【０００２】
配線基板には、配線を積層して実装密度を上げる多層配線基板がある。近年、この多層配線基板に関して様々な検討がなされている。例えば、特許文献１には、絶縁性基板の上に絶縁性薄膜材料を積層接着させた薄膜多層配線板が開示されている。この薄膜多層配線板は、絶縁性基板上の第１絶縁性薄膜層の上に積層させる第２絶縁性薄膜層を、第１絶縁性薄膜層よりも小さい面積とし、更に、第２絶縁性薄膜層の上に積層させる第３絶縁性薄膜層以降も順次その面積を小さくして積層接着させることを特徴としている。このような薄膜多層配線板は、積層した各絶縁性薄膜層の大きさを、絶縁性基板から離れるに従って減少させることで、薄膜多層配線板の反りや層間剥離を改善することができるというものである。
【０００３】
特許文献２には、システムインパッケージの半導体装置の製造方法に関し、半導体チップ上に多層配線を形成する方法が開示されている。この半導体装置の製造方法は、半導体ウェハに、複数の半導体チップに対応する電子回路を形成し、その電子回路から取り出す電極を表面に形成する。電極を形成した後、半導体ウェハの表面にスクライブラインを除いて第１樹脂層をパターン形成する。そして、第１樹脂層上に第１配線層をパターン形成し、第１樹脂層および第１配線層を被覆して、スクライブラインを除いて第２樹脂層をパターン形成する。第２樹脂層をパターン形成した後、スクライブラインにおいて半導体ウェハを切断する。第２樹脂層を形成する工程では、第２樹脂層を第１樹脂層より小さい面積で形成し、第１樹脂層および第２樹脂層の各層の側面と上面とが階段状となるように形成する。このような半導体装置の製造方法は、ダイシング前の段階において、半導体ウェハにかかる応力が小さく、反りを抑制することができるというものである。
【０００４】
特許文献３には、多層配線構成体に関して、ポリイミド系樹脂を層間絶縁膜として用いた高密度実装用多層配線構成体に関する技術が開示されている。この多層配線構成体は、第２ｎ層のポリイミド系絶縁膜が、第（２ｎ−１）層のポリイミド系絶縁膜の端面を覆うように形成され、且つ、第２ｎ層のポリイミド系絶縁膜と第（２ｎ＋２）層のポリイミド系絶縁膜の端面が外方側に下降した階段状に形成されていることを特徴としている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−２４４５５２号公報
【特許文献２】特許第４２０６８８５号公報
【特許文献３】特開平６−２０９１６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
多層配線基板を有する電子装置には、配線と絶縁樹脂とを含む樹脂配線層が支持基板上にビルドアップ形成される工程と、樹脂配線層に半導体チップが搭載される工程とを経て製造されるものがある。しかし、このような電子装置は、加熱工程を経るうちに、樹脂配線層の絶縁樹脂の硬化収縮や、支持基板と樹脂配線層との熱膨張係数の差によって、支持基板に反りが生じてしまうことがある。支持基板の反りは、半導体チップを搭載するためのステージに対する吸着エラーや、搬送エラーを引き起こし、更に、配線の信頼性を低下させてしまうため問題となる。
【課題を解決するための手段】
【０００７】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００８】
本発明の電子装置（１、６、８）の製造方法は、支持基板（１００）の上に、導電性のビア（１１）と、ビア（１１）を覆う第１絶縁部（１２）とを含む下層部（１０）を形成する工程と、下層部（１０）の上に、ビア（１１）と電気的に接続する第１配線（３１）と、第１配線（３１）を覆う第２絶縁部（３２）とを含む中間層部（３０）を形成する工程とを具備する。下層部（１０）を形成する工程は、第１絶縁部（１２）を、回路を形成するための第１回路形成領域（１１０）と、第１回路形成領域を取り囲む第１領域（１２０）とに形成する工程と、ビア（１１）を第１回路形成領域（１１０）に形成する工程とを備える。中間層部（３０）を形成する工程は、第１配線（３１）を第１回路形成領域（１１０）に形成する工程と、下層部（１０）を覆うように第２絶縁部（３２）を成膜する工程と、下層部（１０）の上面の外周部（１０ａ）が露出するように、第１領域（１２０）上の第２絶縁部（３２）を除去する工程とを備える。
【０００９】
本発明の電子装置（１、６、８）は、導電性のビア（１１）と、ビア（１１）を上面及び下面に露出させるように覆う第１絶縁部（１２）とを含む下層部（１０）と、下層部（１０）の上面に形成され、下層部（１０）の上面から露出するビア（１１）と電気的に接続する積層された配線層（３１、４１、５１、７１、８１）と、配線層（３１、４１、５１、７１、８１）を覆う積層された絶縁層（３２、４２、５２、７２、８２）とを含む回路層部（２０、２１、２２）と、回路層部（２０、２１、２２）の上に搭載され、配線層（３１、４１、５１、７１、８１）と電気的に接続する半導体チップ（３）と、下層部（１０）の上面の外周端に位置する第１外周部（１０ａ）と、回路層部（２０、２１、２２）と、半導体チップ（３）とを覆うモールド樹脂部（５）とを具備する。第１外周部（１０ａ）は、回路層部（２０、２１、２２）の第１側面（３０ａ、４０ａ、５０ａ、７０ａ、８０ａ）よりも外側に位置し、下層部（１０）の厚さは、回路層部（２０、２１、２２）の厚さよりも薄い。
【発明の効果】
【００１０】
本発明の電子装置の製造方法は、支持基板上に樹脂配線層をビルドアップ形成して多層配線基板を形成しても、支持基板の反りを低減させることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の第１の実施の形態による電子装置１の断面図である。
【図２】図２は、配線基板２を製造するために用いるウェハ形状の支持基板１００の部分平面図である。
【図３】図３は、下層部１０が支持基板１００の上に形成されたことを示す断面図である。
【図４】図４は、複数の配線３１が、図３の下層部１０の上に形成されたことを示す断面図である。
【図５】図５は、絶縁部３２が、図４の下層部１０及び複数の配線３１を覆うように成膜されたことを示す断面図である。
【図６】図６は、図５の絶縁部３２から、スクライブライン１２０上の絶縁部３２が除去されたことを示す断面図である。
【図７】図７は、図６の絶縁部３２の表層が除去されたことを示す断面図である。
【図８】図８は、複数の配線４１の一部が、図７の中間層部３０の上に形成されたことを示す断面図である。
【図９】図９は、絶縁部４２が図８の複数のシード部４３と複数の配線４４とを覆うように形成されたことを示す断面図である。
【図１０】図１０は、図９に複数の接続端子４５が形成されたことを示す断面図である。
【図１１】図１１は、図１０の上層部４０の上に半導体チップ３が搭載されたことを示す断面図である。
【図１２】図１２は、図１１の配線基板２と半導体チップ３とを覆うモールド樹脂部５が形成され、支持基板１００が除去されたことを示す断面図である。
【図１３】図１３は、個片化された電子装置１を示す図である。
【図１４】図１４は、本発明の第２の実施の形態による電子装置６を示す断面図である。
【図１５】図１５は、下層部１０の上に中間層部３０が形成されたことを示す平面図である。
【図１６】図１６は、複数の配線５１の一部が、図１５の中間層部３０の上で、且つ、回路形成領域１３０に形成されたことを示す図である。
【図１７】図１７は、絶縁部５２が図１６の複数のシード部５３と複数の配線５４とを覆うように形成されたことを示す断面図である。
【図１８】図１８は、図１７に複数の接続端子５５が形成されたことを示す断面図である。
【図１９】図１９は、本発明の第３の実施の形態による電子装置８を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、添付図面を参照して本発明の実施の形態による電子装置および電子装置の製造方法を説明する。
【００１３】
（第１の実施の形態）
図１は、本発明の第１の実施の形態による電子装置１の断面図である。図１を参照すると、電子装置１は、配線基板２と、半導体チップ３と、複数の導電性ボール４と、モールド樹脂部５とを具備する。
【００１４】
配線基板２は、多層配線基板であり、下層部１０と、回路層部２０とを備える。下層部１０は、複数の導電性ボール４が搭載される部位であり、配線基板２の中で最下層となる。下層部１０は、複数の導電性のビア１１と、絶縁部１２とを含む。ビア１１は、下層部１０の上面及び下面に露出し、下面側には導電性ボール４が電気的に接続される。絶縁部１２は、複数のビア１１を上面及び下面に露出させるように覆い、各ビア１１を保護する。ここで、下層部１０の上面の外周部１０ａは、回路層部２０に覆われず、モールド樹脂５で覆われている。つまり、外周部１０ａは、回路層部２０の側面３０ａ及び側面４０ａよりも外側に位置する。言い換えれば、回路層部２０は、平面視において、下層部１０の内側に形成されている。
【００１５】
回路層部２０は、半導体チップ３と、外部装置（図示略）とを接続するための回路を含んでいる。回路層部２０は、下層部１０の上面に形成され、下層部１０の上面から露出する複数のビア１１の各々と電気的に接続する積層された配線層（配線３１、配線４１）と、配線層を覆う積層された絶縁層（絶縁部３２、絶縁部４２）とを含む。絶縁層の各一層分の膜厚は、他の膜厚と比べて２倍以上の差がないように積層される。また、回路層部２０の絶縁層と、下層部１０の絶縁部１２とは同じ熱膨張係数を持つ材料で形成される。
【００１６】
回路層部２０は、中間層部３０と上層部４０とを含む。中間層部３０は下層部１０の上に形成される。上層部４０は中間層部３０の上に形成され、半導体チップ３が搭載される。中間層部３０は、複数の配線３１と、複数の配線３１を覆う絶縁部３２とを含む。複数の配線３１の各々は、ビア１１及び上層部４０の配線４１に接続される配線であり、シード部３３と、配線３４と、ポスト３５とを含む。上層部４０は、複数の配線４１と、複数の配線４１を覆う絶縁部４２とを含む。複数の配線４１の各々は、中間層部３０の配線３１及び半導体チップ３に接続される配線であり、シード部４３と、配線４４と、接続端子４５とを含む。ここで、回路層部２０は、下層部１０の上面の外周部１０ａを残して、下層部１０を覆っている。つまり、回路層部２０の側面３０ａ及び側面４０ａは、下層部１０よりも内側に位置し、モールド樹脂部５に覆われる。言い換えると、外周部１０ａと、側面３０ａ及び側面４０ａと、回路層部２０の上面とは階段状に形成されている。また、配線基板２は、下層部１０の厚さが、回路層部２０の厚さよりも薄く形成されている。
【００１７】
半導体チップ３は、所望の機能を実現するための回路を含む。半導体チップ３は、回路層部２０の上に搭載され、回路層部２０の内部の配線層と電気的に接続される。複数の導電性ボール４の各々は、外部装置と接続するための端子である。各導電性ボール４は、配線基板２の下面に搭載され、各ビア１１と接続する。モールド樹脂部５は、下層部１０の上面の外周端に位置する外周部１０ａ、回路層部２０、及び半導体チップ３を覆い、それらを外部因子から保護する。モールド樹脂部５は、配線基板２に使用される絶縁部１２、絶縁部３２、及び絶縁部４２よりも相対的に硬いエポキシ樹脂であり、フィラーが含まれる。従って、階段状に形成された配線基板２とモールド樹脂部５との界面は、フィラーなし樹脂とフィラー入り樹脂との界面となる。
【００１８】
次に、図２〜図１３を参照しながら、本発明の第１の実施の形態による電子装置１の製造方法を説明する。
【００１９】
図２は、配線基板２を製造するために用いるウェハ形状の支持基板１００の部分平面図である。図２を参照すると、支持基板１００は、回路を形成するための回路形成領域１１０と、回路形成領域１１０を取り囲むスクライブライン１２０とを含む。スクライブライン１２０は、電子装置１として個片化するために、後の工程で切断される領域である。但し、図２では、回路形成領域１１０を取り囲む領域の全てがスクライブライン１２０として示されているが、全ての領域がスクライブライン１２０でなくてもよい。支持基板１００は、配線基板２をビルドアップ形成するための基板であって、シリコンなどのセラミック基板や、金属基板などが例示される。
【００２０】
下層部１０の形成工程：
支持基板１００の上に、複数のビア１１と、複数のビア１１を覆う絶縁部１２とを含む下層部１０が形成される。図３は、下層部１０が支持基板１００の上に形成されたことを示す断面図である。尚、図３は、図２のＡ−Ａ断面に相当する。図３を参照して、下層部１０の形成方法を説明する。ポリイミドなどの絶縁性樹脂である絶縁部１２は、支持基板１００の上、即ち、回路を形成するための回路形成領域１１０と、スクライブライン１２０との上に形成される。支持基板１００の上に形成された絶縁部１２は、回路形成領域１１０に複数のビアホールを有する。絶縁部１２の形成方法を例示すると、液状の絶縁部１２がスピンコートによって塗布され、プリベークされる。その後、絶縁部１２に複数のビア１１が形成される。絶縁部１２が感光性樹脂の場合、絶縁部１２は、複数のビア１１のパターンに基づいて露光され、現像及びポストベークを経て硬化する。絶縁部１２は、ドライフィルムを用いて形成されてもよい。絶縁部１２が形成されると、複数のビアホールにＣｕ／Ｎｉなどの導電性材料が充填されて、複数のビア１１が回路形成領域１１０に形成される。この工程によって、複数のビア１１が、絶縁部１２の上面及び下面に露出するように、回路形成領域１１０に形成される。
【００２１】
中間層部３０の形成工程：
下層部１０の上に、複数のビア１１の各々と電気的に接続する複数の配線３１と、複数の配線３１を覆う絶縁部３２とを含む中間層部３０が形成される。図４は、複数の配線３１が、図３の下層部１０の上に形成されたことを示す断面図である。図４を参照して、複数の配線３１の形成方法を説明する。複数の配線３１の各々は、対応するビア１１と電気的に接続するように、回路形成領域１１０に形成される。複数の配線３１の形成方法を例示すると、絶縁部１２の上に、複数のシード部３３となるシード層が形成される。シード層は、複数の配線３４が形成されるときの電極となるＣｕ／Ｔｉなどであり、スパッタで成膜される。シード層の上に、所定のパターンのフォトレジストが形成される。フォトレジストをマスクとして、Ｃｕめっきに基づいて複数の配線３４が形成される。その後、フォトレジストは有機溶剤で剥離され、更に、配線３４を上層に含まないシード層はエッチングされる。その結果、図４に示すシード部３３と配線３４との組が複数形成される。複数のポスト３５の各々は、各配線３４の所定の位置に形成される。複数のポスト３５はＣｕが例示され、複数の配線３４と同様のフォトリソグラフィによって形成される。この工程によって、複数の配線３１が回路形成領域１１０に形成される。
【００２２】
絶縁部３２が、下層部１０と複数の配線３１とを覆うように成膜される。そして、下層部１０の上面の外周部１０ａが露出するように、スクライブライン１２０上の絶縁部３２が除去される。図５は、絶縁部３２が、図４の下層部１０及び複数の配線３１を覆うように成膜されたことを示す断面図である。図６は、図５の絶縁部３２から、スクライブライン１２０上の絶縁部３２が除去されたことを示す断面図である。図５及び図６を参照して、絶縁部３２の形成方法を例示する。図５に示すように、感光性樹脂である絶縁部３２は、下層部１０と複数の配線３１とを覆うように塗布され、その後プリベークされる。図６に示すように、絶縁部３２は、スクライブライン１２０のパターンに基づいて露光され、現像及びポストベークを経て硬化する。現像後のスクライブライン１２０上の絶縁部３２は除去されるが、除去された絶縁部３２の下に位置する下層部１０（外周部１０ａ）は除去されずに残る。従って、本工程によって、支持基板１００が露出することはない。ここで、絶縁部３２は、下層部１０よりも小さい面積で形成されるため、硬化するときの硬化収縮による支持基板１００の反りを低減できる効果を奏する。尚、絶縁部３２は、絶縁部１２と同じ材料であってもよい。
【００２３】
絶縁部３２の表層が除去され、複数のポスト３５が上面に露出される。図７は、図６の絶縁部３２の表層が除去されたことを示す断面図である。図７を参照して、絶縁部３２の形成方法を例示する。絶縁部３２は、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって表面が研磨される。絶縁部３２の表面は研磨によって平坦化され、複数のポスト３５が上面に露出される。ここで、下層部１０と中間層部３０とは、中間層部３０が小さい階段状となる。以上の工程によって、中間層部３０は形成される。
【００２４】
上層部４０の形成工程：
中間層部３０の上に、複数の配線３１の各々と電気的に接続する複数の配線４１と、複数の配線４１を覆う絶縁部４２とを備える上層部４０が形成される。図８は、複数の配線４１の一部が、図７の中間層部３０の上に形成されたことを示す断面図である。図８を参照して、複数の配線４１の形成方法を説明する。複数の配線４１の各々は、対応する各配線３１と電気的に接続するように、回路形成領域１１０に形成される。シード部４３と配線４４との形成方法は、前述した配線３１と同じ方法が例示される。
【００２５】
絶縁部３２と同じ材料の絶縁部４２は、中間層部３０の上に形成される。絶縁部４２は、回路形成領域１１０に複数のビアホールを有する。図９は、絶縁部４２が図８の複数のシード部４３と複数の配線４４とを覆うように形成されたことを示す断面図である。図９を参照して、絶縁部４２が形成される工程を説明する。絶縁部４２が、下層部１０の上面の外周部１０ａと、中間層部３０とを覆うように成膜される。そして、外周部１０ａが露出するように、スクライブライン１２０上の絶縁部４２が除去される。絶縁部４２の形成方法を例示すると、絶縁部４２は、下層部１０、中間層部３０、複数のシード部４３、及び複数の配線４４を覆うように塗布され、その後プリベークされる。プリベークされた絶縁部４２は、スクライブライン１２０のパターンと、半導体チップ３と接続する複数の接続端子４５のパターンとに基づいて露光され、現像及びポストベークを経て硬化する。図９を参照すると、現像によってスクライブライン１２０上の絶縁部４２は除去され、下層部１０の外周部１０ａが露出される。このとき、絶縁部４２は、絶縁部３２と同様に、下層部１０よりも小さい面積で形成されるため、硬化収縮による支持基板１００の反りを低減できる効果を奏する。既に硬化している絶縁部１２及び絶縁部３２は、支持基板１００と熱膨張係数が異なる。しかし、絶縁部３２が小さく形成されているため、熱膨張係数の差に伴う支持基板１００の反りは低減される。
【００２６】
複数のビアホールにＮｉ／Ａｕなどの導電性材料が充填されて、複数の接続端子４５が回路形成領域１１０に形成される。図１０は、図９に複数の接続端子４５が形成されたことを示す断面図である。図１０を参照すると、配線基板２が支持基板１００の上にビルドアップ形成されている。配線基板２は、回路層部２０が下層部１０より小さい階段状である。つまり、外周部１０ａと、側面３０ａ及び側面４０ａと、上層部４０の上面とは階段状に形成されている。以上の工程によって、上層部４０は形成される。
【００２７】
半導体チップ３の搭載工程：
上層部４０の上に、接続端子４５と電気的に接続する半導体チップ３が搭載される。図１１は、図１０の上層部４０の上に半導体チップ３が搭載されたことを示す断面図である。図１１を参照して、半導体チップ３の搭載方法を説明する。図１０に示した電子装置は、半導体チップ３を搭載する場所へ搬送される。このとき、図１０に示した電子装置は、支持基板１００の反りが低減されているため、搬送エラーを生じず、正確に半導体チップ３の搭載場所まで搬送される。半導体チップ３は、半導体チップ３内の電子回路と電子装置の上層部４０の接続端子４５が電気的に接続されるように搭載される。そして、上層部４０と半導体チップ３との間には、接続を補強するアンダーフィル３ａが充填される。
【００２８】
樹脂封止工程、支持基板１００の除去工程：
配線基板２と、半導体チップ３とは、モールド樹脂部５に覆われる。その後、支持基板１００は下層部１０から除去される。図１２は、図１１の配線基板２と半導体チップ３とを覆うモールド樹脂部５が形成され、支持基板１００が除去されたことを示す断面図である。図１２を参照して、モールド樹脂部５の形成方法と、支持基板１００の除去を説明する。図１１に示した電子装置は、モールド樹脂部５が形成される場所へ搬送される。このとき、図１１に示した電子装置は、支持基板１００の反りが低減されているため、搬送エラーを生じず、正確にモールド樹脂部５の形成場所まで搬送される。モールド樹脂部５は、下層部１０の上面の外周部１０ａと、中間層部３０と、上層部４０と、半導体チップ３とを覆うように形成される。支持基板１００は、モールド樹脂部５が硬化した後、除去される。このとき、支持基板１００上の下層部１０はスクライブライン１２０で分断されていないため、支持基板１００が除去されるときに、下層部１０と回路層部２０との界面に掛かる力を分散し、下層部１０と回路層部２０との剥離を防止することができる。つまり、支持基板１００の上につながって形成された下層部１０は、支持基板１００を容易に除去できる効果を奏する。
【００２９】
導電性ボール４の搭載工程、ダイシング工程：
複数の導電性ボール４は、対応する各ビア１１に搭載される。複数の導電性ボール４が搭載された電子装置は、スクライブライン１２０に沿って切断される。図１３は、個片化された電子装置１を示す図である。尚、ダイシング工程において、回路形成領域１１０を囲む領域がスクライブライン１２０でない場合は、その領域は切断されずに残ることになる。以上の工程によって、本発明の第１の実施の形態による電子装置１は製造される。
【００３０】
本発明の第１の実施の形態による電子装置１は、配線基板２を形成するときに、下層部１０の絶縁部１２がスクライブライン１２０上を含んで切れ間無く存在する。一方、下層部１０の上に形成される回路層部２０の絶縁部３２及び絶縁部４２は、スクライブライン１２０上に存在しないように形成されている。即ち、回路層部２０の絶縁部３２及び絶縁部４２は、支持基板１００の全面に渡って存在しないように形成されている。絶縁部３２及び絶縁部４２は硬化するときに収縮するため、支持基板１００に反りを生じさせやすい。しかも、絶縁部（絶縁部１２、絶縁部３２及び絶縁部４２）と支持基板１００とは熱膨張係数にも差があるため、支持基板１００に反りを生じさせやすい。しかし、本発明の電子装置１の配線基板２は、スクライブライン１２０上には薄い絶縁部１２のみが存在するため、絶縁部３２と絶縁部４２とを硬化させる工程において、絶縁部３２及び絶縁部４２の硬化収縮に伴う支持基板１００の反りを低減させることができる。更に、本発明の電子装置１の配線基板２は、硬化後の絶縁部（絶縁部１２、絶縁部３２及び絶縁部４２）に熱が加わる場合でも、スクライブライン１２０上には薄い絶縁部１２のみが存在するため、絶縁部と支持基板１００との熱膨張係数の差に伴う支持基板１００の反りを低減させることもできる。即ち、本発明の第１の実施の形態による電子装置１は、支持基板１００上に配線基板２をビルドアップ形成しても、支持基板１００の反りを低減させる効果を奏している。その結果、電子装置１は、半導体チップ３を搭載するためのステージに対する吸着エラーや、搬送エラーを防ぎ、更には配線の信頼性も確保することができる。支持基板１００の反りが大きいと、強制的に押さえるための装置が必要となるが、本発明の電子装置１ではそれらの装置を必要とせずに製造することが可能となる。また、製造された電子装置１は、下層部１０と、回路層部２０とが階段状であるため、段差がない場合よりもモールド樹脂部５が多く存在する。従って、電子装置１は、絶縁部１２、絶縁部３２及び絶縁部４２よりも相対的に硬いモールド樹脂部５の比率を増加させることができるため、ＢＧＡランドを固定化でき、応力による配線の断裂を防止できる効果を奏する。
【００３１】
（第２の実施の形態）
本発明の第２の実施の形態を説明する。図１４は、本発明の第２の実施の形態による電子装置６を示す断面図である。尚、第２の実施の形態において、第１の実施の形態と同じ構成には同じ符号を用いて説明する。図１４を参照すると、本発明の第２の実施の形態の電子装置６は、配線基板７と、半導体チップ３と、導電性ボール４と、モールド樹脂部５とを具備する。
【００３２】
配線基板７は、第１の実施の形態の配線基板２と同様に多層配線基板であり、下層部１０と、回路層部２１とを備える。下層部１０は、第１の実施の形態と同様である。下層部１０は、複数の導電性ボール４が搭載される部位であり、配線基板２の中で最下層となる。下層部１０は、複数の導電性のビア１１と、絶縁部１２とを含む。ビア１１は、下層部１０の上面及び下面に露出し、下面側には導電性ボール４が電気的に接続される。ここで、複数のビア１１のうちで最外周となる複数のビア１１ａは、側面３０ａよりも内側であり、側面５０ａよりも外側に位置する。絶縁部１２は、複数のビア１１を上面及び下面に露出させるように覆い、各ビア１１を保護する。下層部１０の上面の外周部１０ａは、回路層部２０に覆われず、モールド樹脂５で覆われている。外周部１０ａは、回路層部２０の側面３０ａ及び側面５０ａよりも外側に位置する。
【００３３】
回路層部２１は、回路層部２０と同様に、半導体チップ３と、外部装置（図示略）とを接続するための回路を含んでいる。回路層部２１は、下層部１０の上面に形成され、下層部１０の上面から露出する複数のビア１１の各々と電気的に接続する積層された配線層（配線３１、配線５１）と、配線層を覆う積層された絶縁層（絶縁部３２、絶縁部５２）とを含む。回路層部２１の絶縁層と、下層部１０の絶縁部１２とは同じ熱膨張係数を持つ材料で形成される。
【００３４】
回路層部２１は、下層部１０の上面の外周部１０ａを残して、下層部１０を覆っており、回路層部２１の側面３０ａ及び側面５０ａは、下層部１０の外周よりも内側に位置する。回路層部２１は、中間層部３０と上層部５０とを含む。中間層部３０は、第１の実施の形態と同様である。但し、中間層部３０は、外周部３０ｂを含む。外周部３０ｂは、上層部５０の側面５０ａよりも外側に位置し、上層部５０に覆われず、モールド樹脂部５に覆われる中間層部３０の上面の外周端である。
【００３５】
上層部５０は、複数の配線５１と、複数の配線５１を覆う絶縁部５２とを含む。複数の配線５１の各々は、中間層部３０の配線３１及び半導体チップ３に接続される配線であり、シード部５３と、配線５４と、接続端子５５とを含む。つまり、外周部１０ａ、側面３０ａ、外周部３０ｂ、側面５０ａ、及び回路層部２１の上面とは階段状に形成されている。また、配線基板７は、下層部１０の厚さが、回路層部２１の厚さよりも薄く形成されている。尚、最外周のビア１１ａ上の絶縁部の厚みは、絶縁部３２の厚さである。これは、図１に示した最外周のビア１１の上の絶縁部３２と絶縁部５２とを併せた厚みの３分の１である。
【００３６】
図１４に示すように、本発明の第２の実施の形態の電子装置６は、回路層部２１において、中間層部３０と上層部５０とが階段状に形成されている。回路層部２１が階段状に形成されることで、第１の実施の形態の電子装置１よりも更にモールド樹脂部５の比率を増加させることができるため、ＢＧＡランドの固定化や、配線の信頼性を上げる効果をより高くすることができる。
【００３７】
次に、図１５〜図１８を参照しながら、本発明の第２の実施の形態による電子装置６の製造方法を説明する。本発明の第２の実施の形態による電子装置６は、第１の実施の形態と同様に、下層部１０の形成工程、中間層部３０の形成工程、上層部５０の形成工程、半導体チップ３の搭載工程、樹脂封止工程、支持基板１００の除去工程、導電性ボール４の搭載工程、及びダイシング工程を経て製造される。第１の実施の形態と同様の工程は省略して説明する。
【００３８】
中間層部３０の形成工程：
第１の実施の形態と同様に形成された下層部１０の上に、複数のビア１１の各々と電気的に接続する複数の配線３１と、複数の配線３１を覆う絶縁部３２とを含む中間層部３０が形成される。図１５は、下層部１０の上に中間層部３０が形成されたことを示す平面図である。図１５を参照すると、下層部１０と中間層３０とが階段状に形成されており、下層部１０の外周部１０ａが中間層部３０で覆われずに露出している。外周部１０ａの領域は、スクライブライン１２０に相当する。中間層部３０が形成されている領域は、回路形成領域１１０に相当する。本発明の第２の実施の形態の電子装置６は、回路形成領域１１０に相当する中間層部３０が形成されている領域の内側に、回路形成領域１１０よりも小さい回路形成領域１３０を有する。
【００３９】
上層部５０の形成工程：
下層部１０と中間層部３０との上に、複数の配線３１の各々と電気的に接続する複数の配線５１と、複数の配線５１を覆う絶縁部５２とを備える上層部５０が形成される。図１６は、複数の配線５１の一部が、図１５の中間層部３０の上で、且つ、回路形成領域１３０に形成されたことを示す図である。尚、図１６は、図１５のＢ−Ｂ断面に相当する。図１６を参照して、複数の配線５１の形成方法を説明する。複数の配線５１の各々は、対応する各配線３１と電気的に接続するように、回路形成領域１１０より内側の回路形成領域１３０に形成される。詳細には、複数のシード部５３の各々が対応する各配線３１と接続するように形成され、その複数のシード部５３の各々の上に、各配線５４が形成される。シード部５３と配線５４との形成方法は、第１の実施の形態の配線３１及び配線４１と同じ方法が例示される。
【００４０】
絶縁部１２及び絶縁部３２と同じ材料の絶縁部５２は、中間層部３０の上に形成される。絶縁部５２は、回路形成領域１３０に複数のビアホールを有する。図１７は、絶縁部５２が図１６の複数のシード部５３と複数の配線５４とを覆うように形成されたことを示す断面図である。図１７を参照して、絶縁部５２が形成される工程を説明する。絶縁部５２は、下層部１０の上面の外周部１０ａと、中間層部３０とを覆うように成膜される。その後、外周部１０ａと外周部３０ｂとが露出するように、中間層部３０の上面の回路形成領域１３０より外側の絶縁部５２が除去される。絶縁部５２は、配線５１が外に露出しない程度に除去される。言い換えると、絶縁部５２は、出来るだけ小さい面積が残るように、回路形成領域１３０の外側が除去される。但し、後の工程で使用されるアンダーフィル３ａにボイドが発生することを防止するため、半導体チップ３の搭載箇所まで絶縁部５２を除去しないことが好ましい。絶縁部５２の形成方法を例示すると、絶縁部５２は、下層部１０、中間層部３０、複数のシード部５３、及び複数の配線５４を覆うように塗布され、その後プリベークされる。プリベークされた絶縁部５２は、回路形成領域１３０のパターンと、半導体チップ３と接続する複数の接続端子５５のパターンとに基づいて露光され、現像及びポストベークを経て硬化する。図１７を参照すると、現像されたスクライブライン１２０上を含む回路形成領域１３０の外側には絶縁部５２は無く、下層部１０の外周部１０ａと、中間層部３０の外周部３０ｂとが露出されている。このとき、絶縁部５２は、絶縁部３２と同様に、下層部１０よりも小さい面積で形成されるため、硬化収縮による支持基板１００の反りを低減できる効果を奏する。特に、絶縁部５２は、中間層部３０よりも小さい面積で形成されるため、支持基板１００の反りを第１の実施の形態よりも更に効果的に低減させることができる。
【００４１】
複数のビアホールにＮｉ／Ａｕなどの導電性材料が充填されて、複数の接続端子５５が回路形成領域１３０に形成される。図１８は、図１７に複数の接続端子５５が形成されたことを示す断面図である。図１８を参照すると、配線基板７が支持基板１００の上にビルドアップ形成されている。配線基板７は、回路層部２０が下層部１０より小さい階段状であり、且つ、上層部５０が中間層部３０より小さい階段状である。つまり、外周部１０ａと、側面３０ａ、外周部３０ｂ、側面５０ａと、及び上層部５０の上面とは階段状に形成されている。以上の工程によって、上層部５０は形成される。
【００４２】
本発明の第２の実施の形態による電子装置６の製造方法において、半導体チップ３の搭載工程以降の工程は、第１の実施の形態と同様であるため省略する。
【００４３】
本発明の第２の実施の形態による電子装置６は、第１の実施の形態の電子装置１と同様に、支持基板１００上に配線基板２をビルドアップ形成しても、支持基板１００の反りを低減させる効果を奏している。特に、第２の実施の形態の電子装置６は、上層部５０の絶縁部５２が中間層部３０よりも小さい面積で形成されるため、支持基板１００の反り改善により大きな効果を生じる。詳細には、絶縁部５２は最外周のビア１１ａよりも内側まで、配線５１が露出しない程度に除去されることが可能である。積層される絶縁部が小さくなることで、支持基板１００の反りは低減されていく。更に、製造された電子装置６は、回路層部２１において、中間層部３０と上層部５０とが階段状に形成されている。回路層部２１が階段状に形成されることで、第１の実施の形態の電子装置１よりも更にモールド樹脂部５の比率を増加させることができるため、ＢＧＡランドの固定化や、配線の信頼性を上げる効果をより高くすることができる。
【００４４】
（第３の実施の形態）
本発明の第３の実施の形態を説明する。本発明の第１の実施の形態による電子装置１は、配線基板２が３層構造であり、第２の実施の形態の電子装置６も、配線基板７が３層構造であった。しかし、本発明の配線基板は３層に限定するものではなく、２層でも、４層以上であってもよい。本発明の第３の実施の形態は、４層の配線基板の実施の形態を説明する。図１９は、本発明の第３の実施の形態による電子装置８を示す断面図である。尚、第３の実施の形態において、第１の実施の形態と同じ構成には同じ符号を用いて説明する。図１９を参照すると、電子装置８は、配線基板９と、半導体チップ３と、導電性ボール４と、モールド樹脂部５とを具備する。
【００４５】
配線基板９は、第１の実施の形態の配線基板２と同様に多層配線基板であり、下層部１０と、回路層部２２とを備える。下層部１０は、第１の実施の形態と同様である。下層部１０の上面の外周部１０ａは、回路層部２０に覆われず、モールド樹脂５で覆われている。外周部１０ａは、回路層部２０の側面３０ａ、側面７０ａ及び側面８０ａよりも外側に位置する。
【００４６】
回路層部２２は、半導体チップ３と、外部装置（図示略）とを接続するための回路を含んでいる。回路層部２２は、下層部１０の上面に形成され、下層部１０の上面から露出する複数のビア１１の各々と電気的に接続する積層された配線層（配線３１、配線７１、配線８１）と、配線層を覆う積層された絶縁層（絶縁部３２、絶縁部７２、絶縁部８２）とを含む。回路層部２２の絶縁層と、下層部１０の絶縁部１２とは同じ熱膨張係数を持つ材料で形成される。
【００４７】
回路層部２２は、下層部１０の上面の外周部１０ａを残して、下層部１０を覆っている。つまり、回路層部２２の側面３０ａ、側面７０ａ及び側面８０ａは、下層部１０の外周部１０ａよりも内側に位置する。回路層部２２は、中間層部３０と上層部６０とを含む。中間層部３０は、第１の実施の形態と同様である。但し、中間層部３０は、第２の実施の形態と同様に、外周端に外周部３０ｂを含む。
【００４８】
上層部６０は、樹脂配線層７０と樹脂配線層８０とを含む。樹脂配線層７０は、複数の配線７１と、複数の配線７１を覆う絶縁部７２とを含む。複数の配線７１の各々は、中間層部３０の配線３１及び樹脂配線層８０に接続される配線であり、シード部７３と、配線７４と、ポスト７５とを含む。
【００４９】
樹脂配線層８０は、複数の配線８１と、複数の配線８１を覆う絶縁部８２とを含む。複数の配線８１の各々は、樹脂配線層７０の配線７１及び半導体チップ３に接続される配線であり、シード部８３と、配線８４と、接続端子８５とを含む。樹脂配線層８０は、樹脂配線層７０の上に、樹脂配線層７０よりも小さく形成される。従って、外周部１０ａ、側面３０ａ、外周部３０ｂ、側面７０ａ、外周部７０ｂ、側面８０ａ及び回路層部２２の上面とは階段状に形成されている。尚、この回路層部２２の中間層部３０と、樹脂配線層７０及び樹脂配線層８０は、第２の実施の形態と同様に全て階段状であるが、第１の実施の形態のように、同じ大きさで積層されていてもよい。また、絶縁部３２、絶縁部７２及び絶縁部８２は、第２の実施の形態のように、各層の配線が露出しない程度に出来るだけ小さい面積となるように除去されていてもよい。
【００５０】
本発明の第３の実施の形態の電子装置８は、回路層部２２において、中間層部３０と樹脂配線層７０及び樹脂配線層８０とが階段状に形成されている。回路層部２２が階段状に形成されることで、第２の実施の形態の電子装置６と同様に、支持基板１００上に配線基板２をビルドアップ形成しても、支持基板１００の反りを低減させる効果を奏している。本発明の第３の実施の形態の電子装置８は、下層部１０よりも回路層部２２が小さく積層されているため、更に、配線基板９を積層することも可能である。本発明の第３の実施の形態の電子装置８は、配線基板９が多層化されてもモールド樹脂部５の比率を増加させることができるため、ＢＧＡランドの固定化や、配線の信頼性を上げる効果をより高くすることができる。尚、本発明の第３の実施の形態の電子装置８は、第１の実施の形態及び第２の実施の形態で説明した製造方法に従って製造されるため製造方法は省略する。以上説明した、本発明の第１から第３の実施の形態による電子装置は、矛盾のない範囲で組み合わせることが可能である。
【符号の説明】
【００５１】
１      電子装置
２      配線基板
３      半導体チップ
４      導電性ボール
５      モールド樹脂部
６      電子装置
７      配線基板
８      電子装置
９      配線基板
１０    下層部
１０ａ  外周部
１１、１１ａ  ビア
１２    絶縁部
２０、２１、２２  回路層部
３０    中間層部
３０ａ、４０ａ、５０ａ、７０ａ、８０ａ  側面
３０ｂ、７０ｂ  外周部
３１、４１、５１、７１、８１  配線
３２、４２、５２、７２、８２  絶縁部
３３、４３、５３、７３、８３  シード部
３４、４４、５４、７４、８４  配線
３５、７５        ポスト
４０、５０、６０  上層部
４５、５５、８５  接続端子
７０、８０        樹脂配線層
１００  支持基板
１１０  回路形成領域
１２０  スクライブライン
１３０  回路形成領域
【図１】
2011192726.tif 000003
【図２】
2011192726.tif 000004
【図３】
2011192726.tif 000005
【図４】
2011192726.tif 000006
【図５】
2011192726.tif 000007
【図６】
2011192726.tif 000008
【図７】
2011192726.tif 000009
【図８】
2011192726.tif 000010
【図９】
2011192726.tif 000011
【図１０】
2011192726.tif 000012
【図１１】
2011192726.tif 000013
【図１２】
2011192726.tif 000014
【図１３】
2011192726.tif 000015
【図１４】
2011192726.tif 000016
【図１５】
2011192726.tif 000017
【図１６】
2011192726.tif 000018
【図１７】
2011192726.tif 000019
【図１８】
2011192726.tif 000020
【図１９】
2011192726.tif 000021