(57)【要約】【課題】フリッカーレベルを維持したまま、映像信号電圧の書込時の充放電電力を抑制し低消費電力化を図る。【解決手段】画素回路は、発光素子と、発光素子を入力された映像信号電圧に応じて発光駆動する駆動トランジスタとを有する。画素駆動部は、各画素回路に対して信号線を介して映像信号電圧を供給して各画素回路を発光駆動する。そして画素駆動部は、映像信号電圧に応じた各画素回路の発光を所定の発光周波数で実行させるとともに、信号線を介した各画素回路への映像信号電圧の書込を発光周波数より低い書込周波数で実行する。【選択図】図５
2011209370.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、上記発光素子を入力された映像信号電圧に応じて発光駆動する駆動トランジスタと、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
信号線を介して上記各画素回路に映像信号電圧を供給して各画素回路を発光駆動する画素駆動部と、
を備え、
上記画素駆動部は、映像信号電圧に応じた上記各画素回路の発光を所定の発光周波数で実行させるとともに、上記信号線を介した上記各画素回路への映像信号電圧の書込を上記発光周波数より低い書込周波数で実行する表示装置。
【請求項２】
上記画素駆動部は、静止画表示の際に、上記信号線を介した上記各画素回路への映像信号電圧の書込を上記発光周波数より低い書込周波数で実行する請求項１に記載の表示装置。
【請求項３】
上記発光周波数より低い書込周波数は、上記発光周波数の１／ｘ（但しｘはｘ≧２の整数）の周波数である請求項２に記載の表示装置。
【請求項４】
上記画素回路は、上記発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う上記駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量とを有し、
上記画素駆動部は、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、上記各画素回路に対する閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧及び初期電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナと、
を備えた請求項３に記載の表示装置。
【請求項５】
上記画素駆動部の上記駆動制御スキャナは、
上記画素回路を発光させる期間には、上記駆動トランジスタへの駆動電圧の印加を行い、
映像信号電圧の書込を伴わない非発光期間には、映像信号電圧の書込を伴なう際の非発光期間内に印加する初期電圧よりも、上記閾値補正基準電圧に近い電圧値の第２の初期電圧を、上記駆動トランジスタに印加する請求項４に記載の表示装置。
【請求項６】
発光素子と、上記発光素子を入力された映像信号電圧に応じて発光駆動する駆動トランジスタと、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
信号線を介して上記各画素回路に映像信号電圧を供給して各画素回路を発光駆動する画素駆動部と、
を備えた表示装置の表示駆動方法として、
上記画素駆動部が、映像信号電圧に応じた上記各画素回路の発光を所定の発光周波数で実行させるとともに、上記信号線を介した上記各画素回路への映像信号電圧の書込を上記発光周波数より低い書込周波数で実行する表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【背景技術】
【０００３】
例えば上記特許文献１，２に見られるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
有機ＥＬ素子は電流発光素子の為、有機ＥＬ素子に流れる電流値をコントロールすることで、発色の階調を得ている。
このため有機ＥＬディスプレイでは、各画素回路に対しては、映像データの階調値に応じた映像信号電圧を与え、各画素回路が、その入力された映像信号電圧に応じた電流を有機ＥＬ素子に流す。これにより各画素回路では、それぞれ対応する信号値に応じた発光が行われる。
【０００５】
一般的にアクティブマトリックス有機ＥＬディスプレイは、１水平期間毎に信号線に映像信号電圧を書き込み、その信号を、各画素回路内の容量に書き込み、発光電流を制御する。書き込まれた映像信号電圧は１フレーム期間保持され、発光電流が維持される。
ここで、各画素回路に映像信号電圧を供給するための信号線に着目すると、信号線は１水平期間毎に信号電圧が書き換えられていることになる。つまり充放電動作を繰り返している。
充放電動作時の消費電力はＣ・Ｖ2・ｆにて求められる。Ｃは容量、Ｖは電圧、ｆは充放電の周波数である。これを上記の信号線に当てはめると、Ｃは信号線の容量、Ｖは映像信号電圧、ｆは、通常は１水平期間に１回の書込が行われるため、水平周波数となる。
【０００６】
有機ＥＬディスプレイの消費電力としては、パネル発光部の消費電力と、この映像信号電圧の充放電による消費電力が主なものである。
近年、有機ＥＬ素子の高効率化などにより、パネル発光消費電力が低下してきており、それに比較して、映像信号電圧の充放電消費電力が無視できないレベルになってきている。有機ＥＬ表示装置の低消費電力化は強く求められており、このことから映像信号電圧の充放電の低消費電力化が求められている。
一方で、消費電力を削減できても、画質の低下を生じさせることは好ましくない。
【０００７】
そこで本発明は、画質の低下を生じさせずに、映像信号電圧の充放電による消費電力の低減を図ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の表示装置は、発光素子と、上記発光素子を入力された映像信号電圧に応じて発光駆動する駆動トランジスタと、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、信号線を介して上記各画素回路に映像信号電圧を供給して各画素回路を発光駆動する画素駆動部とを備える。そして上記画素駆動部は、映像信号電圧に応じた上記各画素回路の発光を所定の発光周波数で実行させるとともに、上記信号線を介した上記各画素回路への映像信号電圧の書込を上記発光周波数より低い書込周波数で実行する。
特に上記画素駆動部は、静止画表示の際に、上記信号線を介した上記各画素回路への映像信号電圧の書込を上記発光周波数より低い書込周波数で実行する。
また、上記発光周波数より低い書込周波数は、上記発光周波数の１／ｘ（但しｘはｘ≧２の整数）の周波数であるとする。
【０００９】
また、上記画素回路は、上記発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う上記駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量とを有するものとする。
上記画素駆動部は、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、上記各画素回路に対する閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧及び初期電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナとを備えるものとする。
この場合に、上記画素駆動部の上記駆動制御スキャナは、上記画素回路を発光させる期間には、上記駆動トランジスタへの駆動電圧の印加を行い、映像信号電圧の書込を伴わない非発光期間には、映像信号電圧の書込を伴なう際の非発光期間内に印加する初期電圧よりも、上記閾値補正基準電圧に近い電圧値の第２の初期電圧を、上記駆動トランジスタに印加する。
【００１０】
本発明の表示駆動方法は、上記画素アレイと上記画素駆動部とを備えた表示装置の表示駆動方法として、上記画素駆動部が、映像信号電圧に応じた上記各画素回路の発光を所定の発光周波数で実行させるとともに、上記信号線を介した上記各画素回路への映像信号電圧の書込を上記発光周波数より低い書込周波数で実行する表示駆動方法である。
【００１１】
このような本発明では、例えば静止画表示時には、画素回路への映像信号電圧の書込周波数を低下させて駆動し、一方、発光動作は例えば通常のフレームレートで動作させる。例えば、４フレームに１回の映像信号電圧の書込を実行しつつ、発光動作は当該４フレーム期間に４回実行させるような動作である。換言すれば、１回の映像信号電圧の書込に対して複数回の発光を実行させる。これにより、フリッカーレベルを維持したまま、映像信号電圧の信号線への書込周波数を低下させ、充放電による消費電力を削減する。
【発明の効果】
【００１２】
本発明によれば、発光周波数に対して、画素回路への映像信号電圧の書込周波数を低下させることで、フリッカーレベルを維持したまま、信号線に対する映像信号書込の充放電動作の低消費電力化が可能となるという効果がある。特に静止画表示動作において有効である。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態の表示装置の構成の説明図である。
【図２】実施の形態の画素回路の回路図である。
【図３】実施の形態の動画表示の際の画素回路動作の説明図である。
【図４】参考例としての画素回路動作の説明図である。
【図５】実施の形態の静止画表示の際の画素回路動作の説明図である。
【図６】実施の形態の静止画表示の際の他の画素回路動作の説明図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について次の順序で説明する。
［１．表示装置及び画素回路の構成］
［２．動画表示の際の画素回路動作］
［３．参考例としての画素回路動作］
［４．静止画表示の際の画素回路動作（第１例）］
［５．静止画表示の際の画素回路動作（第２例）］
【００１５】
［１．表示装置及び画素回路の構成］
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００１６】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。
【００１７】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・ＷＳＬ（ｍ）、電源制御線ＤＳＬ１，ＤＳＬ２・・・ＤＳＬ（ｍ）が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分（ｍ行）だけ配される。
【００１８】
書込制御線ＷＳＬ（ＷＳＬ１〜ＷＳＬ（ｍ））はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１〜ＷＳＬ（ｍ）に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・ＷＳ（ｍ））を供給して、画素回路１０を行単位で線順次走査する。
【００１９】
電源制御線ＤＳＬ（ＤＳＬ１〜ＤＳＬ（ｍ））はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１〜ＤＳＬ（ｍ）に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））を供給する。
後述する第１例としての駆動を行う場合は、電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））は駆動電圧Ｖｃｃと初期電圧Ｖｉｎｉの２値に切り替わるパルス電圧とされる。なお、第２例としての駆動を行う場合は、駆動電圧Ｖｃｃ、初期電圧Ｖｉｎｉの外に、電圧値の異なる第２の初期電位Ｖｉｎｉ２も加えた３値のパルスとなる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ、電源パルスＤＳのタイミングを設定する。
【００２０】
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号線電圧を供給する。
本実施の形態では、水平セレクタ１１は、各信号線に対し、信号線電圧として、閾値補正基準電圧Ｖｏｆｓと映像信号電圧Ｖｓｉｇを供給する。
映像信号電圧Ｖｓｉｇは、水平セレクタ１１に入力される映像データの値としての階調値に基づく電圧値となる。
【００２１】
映像データ処理部１５は、表示のための映像データＤＶを水平セレクタ１１に供給する。水平セレクタ１１は、入力される映像データＤＶに基づいて、内部の図示しない信号線ドライバから各信号線ＤＴＬに所定のタイミングで映像信号電圧Ｖｓｉｇを印加する。
また映像データ処理部１５は、映像データＤＶが、静止画であるか動画であるかの識別信号ＳＳを、水平セレクタ１１、ドライブスキャナ１２，ライトスキャナ１３に供給する。
水平セレクタ１１、ドライブスキャナ１２，ライトスキャナ１３は、識別信号ＳＳに応じて、後述する動画時の画素駆動動作と、静止画時の画素駆動動作を切り換える。
【００２２】
図２に画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
なお、図２では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
また、信号線ＤＴＬに対して容量Ｃｐを示しているが、これは信号線容量を表す。
【００２３】
画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、サンプリングトランジスタＴｓ、駆動トランジスタＴｄとしてのｎチャネルの薄膜トランジスタ（ＴＦＴ）と、補助容量Ｃｓｕｂとで構成されている。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。
【００２４】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソース（ノードＮＤ２）に接続され、他方の端子が同じく駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
また、有機ＥＬ素子１と並列に補助容量Ｃｓｕｂが接続されている。
【００２５】
サンプリングトランジスタＴｓは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。
またサンプリングトランジスタＴｓのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。
【００２６】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
【００２７】
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇを書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発光の階調を得る。
【００２８】
駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００２９】
このように基本的には、各フレーム期間において、画素回路１０に映像信号値（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。
【００３０】
［２．動画表示の際の画素回路動作］
まず本実施の形態の通常時の画素回路１０の動作について説明する。本実施の形態は動画映像表示の際に通常の画素回路動作を行うものとしている。
なお、以下の例は、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。
【００３１】
画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
【００３２】
図３に画素回路１０の発光サイクル（各フレーム期間）の動作のタイミングチャートを示す。
図３では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）に、所定の電圧値としての閾値補正基準電圧Ｖｏｆｓと、映像信号電圧Ｖｓｉｇとしてのパルス電圧を信号線ＤＴＬに与える。
また図３には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベルとされることで導通され、走査パルスＷＳがＬレベルとされることで非導通となる。
また図３には、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図３には、図２に示したノードＮＤ１、ＮＤ２の電圧として、駆動トランジスタＴｄのゲート電圧Ｖｇとソース電圧Ｖｓの変化を示している。
【００３３】
図３のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
この時点ｔｓに至る前は、前フレームの発光が行われている。
即ち、有機ＥＬ素子１の発光状態は、電源パルスＤＳが駆動電圧Ｖｃｃであり、サンプリングトランジスタＴｓがオフした状態である。この時、駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓは駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値となる。
【００３４】
時点ｔｓで今回のフレームの発光のための動作が開始される。
期間ＬＴ１として、消光及び閾値補正のための準備が行われる。
まず電源パルスＤＳ＝初期電位Ｖｉｎｉとされる。
このとき、初期電位Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ ≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。このとき電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。また有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電位Ｖｉｎｉに充電される。
また駆動トランジスタＴｄのゲート電位（ノードＮＤ１）は、ソース電位の低下に応じて、或る電位Ｖｇ’まで低下する。
【００３５】
一定期間後、閾値補正のための準備が行われる。
即ち、信号線ＤＴＬの電位が閾値補正基準電圧Ｖｏｆｓである時に、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このため駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓとなる。
駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｉｎｉとなる。
このＶｏｆｓ−Ｖｉｎｉが駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように、初期電位Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
【００３６】
続いて期間ＬＴ２として閾値補正（Ｖｔｈ補正）が行われる。
即ち、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっている間、ライトスキャナ１３は走査パルスＷＳのＨレベルを維持する。そしてドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。
この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノード（ノードＮＤ２）が上昇する。
有機ＥＬ素子１のアノード電位（ノードＮＤ２の電位）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと寄生容量Ｃｏｌｅｄ及び補助容量Ｃｓｕｂを充電するために使われる。有機ＥＬ素子１のアノード電位がＶｃａｔ＋Ｖｔｈｅｌ以下である限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためノードＮＤ２の電位（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。
【００３７】
この閾値補正は、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作である。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電位が上昇される。
一定時間経過すると、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
なお、この例では閾値補正動作を１回行うものとしているが、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる時間を確保するため、閾値補正動作が分割して複数回行われることもある。
【００３８】
期間ＬＴ２の終了時点で、駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなった時、ソース電位（ノードＮＤ２：有機ＥＬ素子１のアノード電位）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
このとき、ライトスキャナ１３は走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
【００３９】
その後、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間ＬＴ３に、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。
【００４０】
駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと寄生容量Ｃｏｌｅｄ及び補助容量Ｃｓｕｂを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスＷＳがＨレベルとなる期間ＬＴ４として、サンプリングトランジスタＴｓがオンしてから、駆動トランジスタＴｄのソース電圧Ｖｓは上昇し、サンプリングトランジスタＴｓがオフしたときには、ソース電圧Ｖｓは移動度μを反映した電圧となる。駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり、一定時間経過後に完全に移動度を補正する電圧となる。
【００４１】
このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態へと移行する。
即ち走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｓをオフして書き込みが終了し、有機ＥＬ素子１を発光させる。
この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れ、ノードＮＤ２の電位は、有機ＥＬ素子１にその電流が流れる電圧まで上昇し、有機ＥＬ素子１は発光する。このときサンプリングトランジスタＴｓがオフであり、ノードＮＤ２の電位の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
【００４２】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
閾値補正動作によって各画素回路１０での駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電位Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｄの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｄの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｄの移動度の大小に応じてソース電位Ｖｓが得られる。結果として各画素回路１０の駆動トランジスタＴｄの移動度のバラツキを吸収するようなゲート・ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
【００４３】
［３．参考例としての画素回路動作］
ここで本実施の形態の動作の理解のため、参考例としての画素回路動作を図４で説明しておく。
図４は、図３と同様に各波形を示しているが、図３と異なるのは、信号線ＤＴＬへの映像信号電圧Ｖｓｉｇの書込を４Ｈ期間（４水平期間）に１回行っている点である。つまり、映像信号電圧Ｖｓｉｇの書込周波数を、図３の通常動作の１／４としている。
４Ｈに１回の書込を行うことで、全水平ラインの画素回路１０への映像信号電圧Ｖｓｉｇの書込には４フレーム期間を要する。従って、図示のように、発光動作の１サイクルは４フレーム期間で行われることになる。
【００４４】
上述したように充放電動作時の消費電力はＣ・Ｖ2・ｆとなる。信号線ＤＴＬの充放電動作について言えば、Ｃは信号線の容量Ｃｐ、Ｖは映像信号電圧Ｖｓｉｇ値である。そして図３の動作では、各信号線ＤＴＬには、水平セレクタ１１は１Ｈ（１水平周期）で、映像信号電圧Ｖｓｉｇの書込を行っており、信号線ＤＴＬは１水平期間での充放電動作を繰り返している。このことからｆは水平周波数となる。
ここで、充放電による消費電力を低減させようとする場合、Ｖ又はｆを低下させることが考えられる。
一例として、図４のように映像信号電圧Ｖｓｉｇの書込周波数を１Ｈ／４とすると、消費電力は、図３の動作の場合の１／４となり、消費電力低減が実現される。
【００４５】
但し、このように単純に書込周波数を下げることは、動画の場合は、フレームレートが下がることになり、図３の場合の映像品質を維持できない。しかしながら、静止画表示を前提とすれば、このようにフレームレートが下がっても、大きな問題は生じない。
つまり例えば静止画表示の際には、図４のようにすれば、消費電力の削減を実現できる。
【００４６】
しかしながら、図４のように１回の映像信号電圧Ｖｓｉｇの書込あたり１回の発光動作を維持すると、非発光期間が相対的に長くなってしまう。これによりフリッカーが悪化することとなってしまう。
【００４７】
［４．静止画表示の際の画素回路動作（第１例）］
そこで本実施の形態では、静止画表示の際には、以下説明する動作により、フリッカーを悪化させずに消費電力の削減を実現する。
【００４８】
図５は本実施の形態の第１例としての静止画表示の際の画素回路動作を示している。
この図５では上記図３と同様に画素回路１０の１発光サイクルの動作として、信号線電圧、走査パルスＷＳ、電源パルスＤＳ、ノードＮＤ１（駆動トランジスタＴｄのゲート電圧Ｖｇ）、ＮＤ２（駆動トランジスタＴｄのソース電圧Ｖｓ）を示している。
【００４９】
まずこの場合、１発光サイクルは４フレーム期間となる。
これは、水平セレクタ１１が、信号線ＤＴＬに対する映像信号電圧Ｖｓｉｇの供給を４Ｈ期間毎に行うことで、全画面、つまり第１ラインから第ｍラインまでの各画素回路１０への映像信号電圧Ｖｓｉｇの書込に４フレーム期間を要することによる。
【００５０】
水平セレクタ１１が４Ｈ期間毎に映像信号電圧Ｖｓｉｇを信号線ＤＴＬに与えることに応じて、ライトスキャナ１３は、走査パルスＷＳの出力の周期を図３の場合から変更する。つまり、ライトスキャナ１３は、図３の場合は１フレーム周期において、１回、閾値補正と映像信号電圧Ｖｓｉｇの書込のための走査パルスＷＳを出力していたが、図５の場合は４フレーム周期で１回、閾値補正と映像信号電圧Ｖｓｉｇの書込のための走査パルスＷＳを出力する。
【００５１】
この図５の動作例の場合、時点ｔｓで４フレーム期間としての１発光サイクルが開始される。
まず期間ＬＴ１としてドライブスキャナ１２が、駆動トランジスタＴｄに与える電源パルスＤＳを駆動電圧Ｖｃｃから初期電位Ｖｉｎｉに切り換え、これにより画素回路１０の発光を終了させる。
期間ＬＴ１の最後に、走査パルスＷＳが立ち上がることで、閾値補正動作の準備が行われる。さらに操作パルスＷＳがＨレベルが維持され、電源パルスＤＳが駆動電圧Ｖｃｃとされることで、期間ＬＴ２の閾値補正動作が行われる。
その後期間ＬＴ３に、信号線ＤＴＬに映像信号電圧Ｖｓｉｇが与えられているときに操作パルスＷＳがＨレベルとされて、画素回路１０への映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。そしてその後、発光に至る（期間ＬＴ４ａ）。
ここまでの動作は、基本的には図３と同様である。但し、１発光サイクルが１フレーム周期から４フレーム期間に延びたことによる時間幅の違いは当然存在する。
【００５２】
図５の場合、期間ＬＴ４ａとして発光が行われるが、その後、所定タイミングで電源パルスＤＳ＝初期電位Ｖｉｎｉとされて、非発光となる（期間ＬＴ５ａ）。
つまりこの場合、駆動トランジスタＴｄのソース電圧Ｖｓ（ノードＮＤ２）は初期電位Ｖｉｎｉにまで低下し、有機ＥＬ素子１はカットオフして消光される。また、ソース電圧Ｖｓの低下に応じて、駆動トランジスタＴｄのゲート電圧Ｖｇも低下する。
但し、期間ＬＴ３で書き込まれた映像信号電圧Ｖｓｉｇは、保持容量Ｃｓに保持されている。
【００５３】
続いて所定タイミングで、所定タイミングで電源パルスＤＳ＝駆動電圧Ｖｃｃとされて、再び発光が行われる。（期間ＬＴ４ｂ）。つまり、期間ＬＴ４ａと同じく、先に期間ＬＴ３で書き込まれた映像信号電圧Ｖｓｉｇに基づく階調の発光である。
その後、期間ＬＴ５ｂで消光され、また期間ＬＴ４ｃで発光され、さらに期間ＬＴ５ｃで消光され、期間ＬＴ４ｄで発光される。
このように、１発光サイクルとしての４フレーム期間に４回の発光（期間ＬＴ４ａ、ＬＴ４ｂ、ＬＴ４ｃ，ＬＴ４ｄ）が行われる。
【００５４】
つまり、画素回路１０を駆動する水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３は、映像信号電圧Ｖｓｉｇに応じた各画素回路１０の発光を、図３と同様の所定の発光周波数で実行させるとともに、信号線ＤＴＬを介した各画素回路１０への映像信号電圧Ｖｓｉｇの書込を発光周波数より低い書込周波数で実行する。
例えば図３の場合のフレーム周波数が６０Ｈｚであったとする。各画素回路１０への映像信号電圧Ｖｓｉｇの書込は、１フレーム周期で１回行われるため、書込周波数も６０Ｈｚとなる。また画素回路１０の発光も１フレーム周期で１回行われるため、発光周波数も６０Ｈｚとなる。
一方、図５の場合は、１発光サイクルが４フレーム期間となり、各画素回路１０への映像信号電圧Ｖｓｉｇの書込が４フレーム周期で１回行われるため、書込周波数は１／４の１５Ｈｚとなる。しかし、画素回路１０の発光は、４フレーム期間で４回行われるため、事実上、１フレーム周期毎の発光となり、発光周波数も６０Ｈｚのままである。
【００５５】
このようにすることで、フリッカーを悪化させることを防止できる。
そして、４Ｈ毎の映像信号電圧Ｖｓｉｇの供給（信号線ＤＴＬへの充電）を行うことで、図３の場合よりも、信号線ＤＴＬの充放電による消費電力を１／４に低減できる。つまり、フリッカーを維持したまま、消費電力の削減を実現できる。
【００５６】
静止画においては、同一の映像信号電圧Ｖｓｉｇ値が維持されるため、図５のような駆動に対応することができ、信号書き込み充放電の低消費電力化が可能となる。
従って、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３は、映像データ処理部１５からの識別信号ＳＳに応じて、つまり動画表示か静止画表示かの別に応じて、図３の駆動と図５の駆動を切り換えるようにすればよい。
【００５７】
なお、静止画の場合に図５の駆動が適切であるが、いわゆるワンセグ放送など、元々の映像周波数が６０Ｈｚ以下の信号に対しては、映像信号電圧Ｖｓｉｇの書込周波数をその周波数に低下させ、発光周波数は通常どおりにする事で、動画表示であっても低消費電力化が達成できる。
【００５８】
また上記例では画素回路１０への映像信号電圧Ｖｓｉｇの書込周期を通常の場合の４倍としたが、それ以上でもそれ以下でも構わない。
即ち書込周波数は、発光周波数の１／ｘ（但しｘはｘ≧２の整数）の周波数であるとすればよい。
しかし、あまりに書込周期を長くすると、映像信号電圧Ｖｓｉｇを画素回路１０の保持容量Ｃｓに保持している期間が長くなってしまう。
画素回路１０のサンプリングトランジスタＴｓは、オフ動作においても、微量のリーク電流が発生している。その為、保持容量Ｃｓの保持電圧はリークによって変動が生じており、長時間保持し続ける事は画質の低下の原因となってしまう。
そこで、画質低下しない範囲の周期で画素回路１０への映像信号電圧Ｖｓｉｇの書込を行うことが適切である。
【００５９】
［５．静止画表示の際の画素回路動作（第２例）］
続いて第２例としての静止画表示の際の画素回路動作を図６で説明する。
この第２例では、図５と比較して、非発光期間ＬＴ５ａ、ＬＴ５ｂ、ＬＴ５ｃにおける電源パルスＤＳを、第２の初期電位Ｖｉｎｉ２とする点が異なる。
第２の初期電位Ｖｉｎｉ２は、初期電位Ｖｉｎｉよりも高い電圧である。具体的には有機ＥＬ素子１がカットオフする範囲で、閾値補正基準電圧Ｖｏｆｓに近い電圧である。
つまり図６の動作例でのドライブスキャナ１２の動作は次のようになる。
ドライブスキャナ１２は、画素回路１０を発光させる期間ＬＴ５ａ，ＬＴ５ｂ，ＬＴ５ｃ，ＬＴ５ｄには、駆動トランジスタＴｄへの駆動電圧Ｖｃｃの印加を行う。
またドライブスキャナ１２は、映像信号電圧Ｖｓｉｇの書込を伴う非発光期間（ＬＴ１〜ＬＴ３）には、消光及び閾値補正動作の準備のため、駆動トランジスタＴｄへ初期電圧Ｖｉｎｉを印加する。
そして、ドライブスキャナ１２は、映像信号電圧Ｖｓｉｇの書込を伴わない非発光期間ＬＴ５ａ、ＬＴ５ｂ、ＬＴ５ｃには、初期電圧Ｖｉｎｉよりも、閾値補正基準電圧Ｖｏｆｓに近い電圧値の第２の初期電圧Ｖｉｎｉ２を、駆動トランジスタＴｄに印加する。
【００６０】
非発光期間ＬＴ５ａ、ＬＴ５ｂ、ＬＴ５ｃは、電源パルスＤＳ＝第２の初期電位Ｖｉｎｉ２とされることで、ソース電圧Ｖｓ＝第２の初期電位Ｖｉｎｉ２となる。第２の初期電位Ｖｉｎｉ２は有機ＥＬ素子１がカットオフする電圧値に設定されているため、有機ＥＬ素子１は消光される。ソース電圧Ｖｓの低下に応じてゲート電位Ｖｇも低下するが、ゲート電位Ｖｇは、ソース電圧Ｖｓ（＝第２の初期電位Ｖｉｎｉ２）＋発光期間のゲート・ソース間電圧Ｖｇｓとなる。
つまり、図５の場合と比較して、非発光期間ＬＴ５ａ、ＬＴ５ｂ、ＬＴ５ｃにおけるゲート電圧Ｖｇが高くなっている。
【００６１】
上述もしたが、サンプリングトランジスタＴｓは、オフ時も微小なリーク電流が流れる。このリーク電流は、サンプリングトランジスタＴｓのソースとドレインの電位差が大きいほど多くなる。
サンプリングトランジスタＴｓのソース・ドレインは、信号線ＤＴＬと駆動トランジスタＴｄのゲートに接続されている。従って信号線ＤＴＬの電位と、駆動トランジスタＴｄのゲート電位の差が大きいほど、リーク電流が多くなる。
ここで信号線ＤＴＬには、閾値補正基準電圧Ｖｏｆｓと映像信号電圧Ｖｓｉｇが与えられるが、リーク電流が多くなるのは、信号線ＤＴＬに映像信号電圧Ｖｓｉｇが与えられている期間である。つまり、駆動トランジスタＴｄのゲート電位と、映像信号電圧Ｖｓｉｇの電位の電位差が大きいときである。
【００６２】
図５の場合、駆動トランジスタＴｄのゲートは、初期電位Ｖｉｎｉ＋発光期間のゲート・ソース間電圧Ｖｇｓとなる。
一方、図６の場合、駆動トランジスタＴｄのゲートは、上記のように初期電位Ｖｉｎｉ＋発光期間のゲート・ソース間電圧Ｖｇｓとなる。
初期電位Ｖｉｎｉ＜第２の初期電位Ｖｉｎｉ２であるから、図６の場合の方が、非発光期間ＬＴ５ａ、ＬＴ５ｂ、ＬＴ５ｃにおけるゲート電圧Ｖｇが高くなる。すると、図６の場合の方が、信号線ＤＴＬに映像信号電圧Ｖｓｉｇが与えられている期間において、サンプリングトランジスタＴｓのソース・ドレイン間電圧を低下させることができる。これは、図６の方が、非発光期間ＬＴ５ａ、ＬＴ５ｂ、ＬＴ５ｃにおけるサンプリングトランジスタＴｓのリーク電流を少なくできるということである。
【００６３】
リーク電流を少なくできることで、保持容量Ｃｓの保持電圧の変動を抑えることができる。これにより、２回目以降の発光期間ＬＴ５ｂ，ＬＴ５ｃ，ＬＴ５ｄの発光輝度の変動を抑えることができる。すなわち、画質維持のためのより適切な発光動作が実行される。
【００６４】
以上、実施の形態について説明したが、本発明は上記例に限定されるものではない。例えば画素回路１０の構成は、図２のものに限定されず、多様な例が考えられる。例えば補助容量Ｃｓｕｂを備えない構成、３つ以上のトランジスタを備えた構成などでもよい。
【符号の説明】
【００６５】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１２  ドライブスキャナ、１３  ライトスキャナ、１５  映像データ処理部、２０  画素アレイ部、Ｃｓ  保持容量、Ｔｓ  サンプリングトランジスタ、Ｔｄ  駆動トランジスタ
【図１】
2011209370.tif 000003
【図２】
2011209370.tif 000004
【図３】
2011209370.tif 000005
【図４】
2011209370.tif 000006
【図５】
2011209370.tif 000007
【図６】
2011209370.tif 000008