(57)【要約】【課題】照度検出回路を有する表示装置を提供する。【解決手段】照度検出回路を有する表示装置であって、前記照度検出回路は、外光照度に応じて光電流が変化するホトセンサと、前記ホトセンサに前記光電流が流れることにより電荷が放電されるコンデンサと、前記コンデンサの電圧が所定の電圧以上の時に、第１の端子に入力されるクロックを出力する第１のトランジスタとを備える。【選択図】図１５
2011123503.tif 000002
【特許請求の範囲】
【請求項１】
照度検出回路を有する表示装置であって、
前記照度検出回路は、外光照度に応じて光電流が変化するホトセンサと、
前記ホトセンサに前記光電流が流れることにより電荷が放電されるコンデンサと、
前記コンデンサの電圧が所定の電圧以上の時に、第１の端子に入力されるクロックを出力する第１のトランジスタとを備えることを特徴とする表示装置。
【請求項２】
前記第１の端子は、前記第１のトランジスタのソース電極側の端子であり、
前記出力は、前記第１のトランジスタのドレイン電極から出力され、
前記コンデンサは、前記第１のトランジスタのゲート電極と前記ドレイン電極間に接続されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記クロックとは異なる第２のクロックによって、前記出力を接地電位に接続する第２のトランジスタを有することを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記ホトセンサの暗電流を補正する暗電流補正用トランジスタを有することを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記ホトセンサにカスケード接続される第３のトランジスタを有し、
前記コンデンサの電荷は、前記第３のトランジスタを経由して、前記ホトセンサにより放電されることを特徴とする請求項１ないし請求項４のいずれか１項に記載の表示装置。
【請求項６】
前記照度検出回路は、前記表示装置を構成する画素または周辺回路が形成された基板に一体的に形成されていることを特徴とする請求項１ないし請求項５のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置および表示装置に係り、特に、液晶表示パネルの周囲の明るさ（外光照度）に応じて自動的に、バックライトの輝度を制御するようにした液晶表示装置、および、照度検出回路を有する表示装置に関する。
【背景技術】
【０００２】
一般に、液晶表示装置は、外光がない暗黒の状態で使用されることは希であり、液晶表示パネルに何らかの外光、例えば、自然光や室内照明灯の光が照射された状態で使用される。そこで、液晶表示パネルの周囲の明るさ（即ち、外光照度）を測定して、バックライトの輝度を制御することが、下記特許文献１、２に記載されている。
下記特許文献１では、周囲が明るい場合には、見やすくするために、バックライトの輝度を上げ、逆に、周囲が暗い場合には、液晶表示パネルは暗くても充分見えるので、消費電力を抑えるために、バックライトの輝度を低くすることが記載されている。
また、下記特許文献３では、ホトセンサで測定した照度を周波数に変換する照度−周波数変換回路が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２１８２１号公報
【０００４】
【特許文献２】特開２００２−７２９９２号公報
【０００５】
【特許文献３】特開平５−１６４６０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
前述の特許文献１には、外光照度を正確に検出するために、外光照度検出時に、バックライトを消灯してバックライト光の影響を取り除くことが記載されている。しかしながら、引用文献１に記載されている方法では、外光照度検出期間は一定であり、外光照度が低い時には検出精度が低下する恐れがある。
また、前述の特許文献１、２には、ホトセンサを液晶表示パネルと異なる場所に設けていることが記載されている。この方法では、ホトセンサの個別部品を必要とするため、小型、薄型化の障害となる恐れがある。
前述の特許文献３には、ホトセンサで測定した照度を周波数に変換する照度−周波数変換回路にシュミットインバータを使用することが記載されている。照度−周波数変換係数はこのシュミットインバータの高低２つのスレッショルド電圧に依存するので、センサ回路を低温ポリシリコンの薄膜トランジスタ（ＴＦＴ）で実現した場合、周波数変換精度が低下する恐れがある。
【０００７】
また、前述の特許文献３には、出力周波数が容量（Ｃ）に反比例することが記述されている。しかし、容量（Ｃ）にはホトセンサ容量、配線容量などの寄生容量が並列に接続されるため、精度が低下する恐れがある。
さらに、低温ポリシリコンで実現するホトセンサは大きなサイズとなるので、寄生容量も大きくなり、出力周波数は寄生容量に依存するので、ばらつきが大きくなる恐れがある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示パネルの周囲の外光強度を測定してバックライトの輝度を制御する液晶表示装置において、外光照度が低い時でも検出精度を向上させることが可能となる技術を提供することにある。
本発明の第２の目的は、照度検出回路を有する表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）液晶表示パネルと、バックライトと、ホトセンサと、前記ホトセンサを用いて前記液晶表示パネルの周囲の外光照度を測定するホトセンサ回路と、前記バックライトと前記ホトセンサ回路とを制御する制御回路とを備え、前記制御回路は、周期的に前記バックライトを消灯させるとともに、前記液晶表示パネルの周囲の外光照度の測定を開始する制御信号を前記ホトセンサ回路に周期的に出力し、前記ホトセンサ回路から入力される前記ホトセンサ回路で測定した前記外光照度に応じて、前記バックライトの輝度を制御し、前記ホトセンサ回路は、前記制御信号に基づき、前記バックライトの消灯期間内の照度測定期間内に、前記液晶表示パネルの周囲の前記外光照度を測定し、当該測定した前記外光照度を前記制御回路に出力する液晶表示装置であって、前記制御回路は、前記ホトセンサ回路で測定した前記外光照度に応じて、前記照度測定期間を可変する。
【０００９】
（２）（１）において、前記制御回路は、前記ホトセンサ回路で測定した前記外光照度に応じて、前記照度測定期間と前記バックライトの消灯期間とを可変する。
（３）（１）または（２）において、前記制御回路は、前記ホトセンサ回路で測定した前記外光照度が大きいときに、前記照度測定期間を短くし、前記ホトセンサ回路で測定した前記外光照度が小さいときに、前記照度測定期間を長くする。
（４）（１）または（２）において、前記制御回路は、前記ホトセンサ回路で測定した前記外光照度が大きいときに、前記バックライトの消灯期間を短くし、前記ホトセンサ回路で測定した前記外光照度が小さいときに、前記バックライトの消灯期間を長くする。
（５）（１）または（２）において、前記制御回路は、前記ホトセンサ回路で測定した前記外光照度が大きいときに、前記バックライトの点灯期間を長くし、前記ホトセンサ回路で測定した前記外光照度が小さいときに、前記バックライトの点灯期間を短くする。
（６）（１）ないし（５）の何れかにおいて、前記ホトセンサ回路は、前記測定した前記外光照度に応じて、第１電圧レベルのパルス幅が異なるパルス信号を出力する。
【００１０】
（７）（６）において、前記ホトセンサ回路は、前記測定した前記外光照度が大きいときに、前記第１電圧レベルのパルス幅が短いパルス信号を、前記測定した前記外光照度が小さいときに、前記第１電圧レベルのパルス幅が長いパルス信号を出力する。
（８）（６）または（７）において、前記制御回路は、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅が短いときに、前記照度測定期間を短くし、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅が長いときに、前記照度測定期間を長くする。
（９）（６）または（７）において、前記制御回路は、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅が短いときに、前記バックライトの消灯期間を短くし、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅が長いときに、前記バックライトの消灯期間を長くする。
【００１１】
（１０）（６）または（７）において、前記制御回路は、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅が短いときに、前記バックライトの点灯期間を長くし、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅が長いときに、前記バックライトの点灯期間を短くする。
（１１）（６）または（７）において、Ｔｐ１、Ｔｐ２（Ｔｐ１＞Ｔｐ２）を、それぞれ第１または第２の前記第１電圧レベルのパルス幅、ＴＢ１、ＴＢ２、ＴＢ３（ＴＢ１＜ＴＢ２＜ＴＢ３）を、それぞれ第１ないし第３のバックライトの点灯期間とするとき、前記制御回路は、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅Ｔｐが、Ｔｐ＞Ｔｐ１の場合に、前記バックライトの点灯期間ＴＢをＴＢ１（ＴＢ＝ＴＢ１）に、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅Ｔｐが、Ｔｐ１≧Ｔｐ＞Ｔｐ２の場合に、前記バックライトの点灯期間ＴＢをＴＢ２（ＴＢ＝ＴＢ２）に、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅Ｔｐが、Ｔｐ２≧Ｔｐの場合に、前記バックライトの点灯期間ＴＢをＴＢ３（ＴＢ＝ＴＢ３）とする。
【００１２】
（１２）（６）または（７）において、Ｔｐ１、Ｔｐ２（Ｔｐ１＞Ｔｐ２）を、それぞれ第１または第２の前記第１電圧レベルのパルス幅、ＴＢ１、ＴＢ２、ＴＢ３（ＴＢ１＜ＴＢ２＜ＴＢ３）を、それぞれ第１ないし第３のバックライトの点灯期間とするとき、前記制御回路は、前記外光照度を測定した時点でのバックライトの点灯期間がＴＢ１で、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅Ｔｐが、Ｔｐ＞Ｔｐ１の場合に、前記バックライトの点灯期間ＴＢをＴＢ１（ＴＢ＝ＴＢ１）に、前記外光照度を測定した時点でのバックライトの点灯期間がＴＢ１で、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅Ｔｐが、Ｔｐ≦Ｔｐ１の場合に、前記バックライトの点灯期間ＴＢをＴＢ２（ＴＢ＝ＴＢ２）に、前記外光照度を測定した時点でのバックライトの点灯期間がＴＢ２で、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅Ｔｐが、Ｔｐ＞Ｔｐ１の場合に、前記バックライトの点灯期間ＴＢをＴＢ１（ＴＢ＝ＴＢ１）に、前記外光照度を測定した時点でのバックライトの点灯期間がＴＢ２で、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅Ｔｐが、Ｔｐ１≧Ｔｐ＞Ｔｐ２の場合に、前記バックライトの点灯期間ＴＢをＴＢ２（ＴＢ＝ＴＢ２）に、前記外光照度を測定した時点でのバックライトの点灯期間がＴＢ２で、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅Ｔｐが、Ｔｐ２＞Ｔｐの場合に、前記バックライトの点灯期間ＴＢをＴＢ３（ＴＢ＝ＴＢ３）に、前記外光照度を測定した時点でのバックライトの点灯期間がＴＢ３で、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅Ｔｐが、Ｔｐ２＞Ｔｐの場合に、前記バックライトの点灯期間ＴＢをＴＢ３（ＴＢ＝ＴＢ３）に、前記外光照度を測定した時点でのバックライトの点灯期間がＴＢ３で、前記ホトセンサ回路から入力される前記第１電圧レベルのパルス幅Ｔｐが、Ｔｐ≧Ｔｐ２の場合に、前記バックライトの点灯期間ＴＢをＴＢ２（ＴＢ＝ＴＢ２）とする。
【００１３】
（１３）（１）ないし（１２）の何れかにおいて、前記制御回路は、前記ホトセンサ回路から入力されるパルス信号の前記第１電圧レベルのパルス幅に応じて、前記バックライトの輝度を制御する。
（１４）（１）ないし（１３）の何れかにおいて、前記ホトセンサの暗電流を補正する暗電流補正用トランジスタを有する。
（１５）（１）ないし（１４）の何れかにおいて、前記ホトセンサを複数有し、前記外光照度を測定する際に、前記複数のホトセンサの中から所定数のホトセンサを選択することにより、照度検出感度を切り替える。
（１６）（１）ないし（１５）の何れかにおいて、前記液晶表示パネルは、それぞれ薄膜トランジスタを有する複数の画素を備え、前記ホトセンサと前記ホトセンサ回路とは、前記各画素の薄膜トランジスタが形成される基板と同一の基板上に形成される。
（１７）（１）ないし（１６）の何れかにおいて、前記ホトセンサは、液晶表示パネルの表示部の周辺のダミー画素部に配置される。
（１８）（１）ないし（１７）の何れかにおいて、前記制御回路は、半導体チップ内に形成された回路である。
【００１４】
（１９）照度検出回路を有する表示装置であって、前記照度検出回路は、外光照度に応じて光電流が変化するホトセンサと、前記ホトセンサに前記光電流が流れることにより電荷が放電されるコンデンサと、前記コンデンサの電圧が入力されて動作する反転回路と、出力が前記コンデンサの一端に接続され、前記反転回路の出力信号レベルに応じて前記コンデンサを充電するスイッチとを備え、前記反転回路の前記出力信号レベルに応じて前記コンデンサの他端の電圧レベルを変化させる。
（２０）（１９）において、前記反転回路の前記出力信号レベルが高いときに、前記スイッチをオンするとともに、前記コンデンサの前記他端の前記電圧レベルを第１の電圧にし、前記反転回路の前記出力信号レベルが低いときに、前記スイッチをオフするとともに、前記コンデンサの前記他端の前記電圧レベルを第２の電圧にする。
（２１）（２０）において、前記第１の電圧は前記第２の電圧よりも低い。
（２２）（１９）ないし（２１）の何れかにおいて、前記第２の電圧は、基準電圧である。
（２３）（１９）ないし（２２）の何れかにおいて、前記反転回路の入力に前記第２のコンデンサを接続する。
【００１５】
（２４）照度検出回路を有する表示装置であって、前記照度検出回路は、外光照度に応じて光電流が変化するホトセンサと、前記ホトセンサに前記光電流が流れることにより電荷が放電されるコンデンサと、前記コンデンサの電圧が所定の電圧以上の時に、第１の端子に入力されるクロックを出力する第１のトランジスタとを備える。
（２５）（２４）において、前記第１の端子は前記第１のトランジスタのソース電極側の端子であり、前記出力は前記第１のトランジスタのドレイン電極から出力され、前記コンデンサは前記第１のトランジスタのゲート電極と前記ドレイン電極間に接続される。
（２６）（２４）または（２５）において、前記クロックとは異なる第２のクロックによって、前記出力を接地電位に接続する第２のトランジスタを有する。
（２７）（１９）ないし（２６）の何れかにおいて、前記ホトセンサの暗電流を補正する暗電流補正用トランジスタを有する。
（２８）（１９）ないし（２７）の何れかにおいて、前記ホトセンサにカスケード接続される第２のトランジスタを有し、前記コンデンサの電荷は、前記第２のトランジスタを経由して、前記ホトセンサにより放電される。
（２９）（１９）ないし（２８）の何れかにおいて、前記照度検出回路は、前記表示装置を構成する画素または周辺回路が形成された基板に一体的に形成されている。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、液晶表示パネルの周囲の外光強度を測定してバックライトの輝度を制御する液晶表示装置において、外光照度が低い時でも検出精度を向上させることが可能となる。
また、本発明によれば、照度検出回路を有する表示装置において、外光照度が低い時でも検出精度を向上させることが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例１の液晶表示装置の概略構成を示すブロック図である。
【図２】図１に示すホトセンサの一例の断面構造を示す図である。
【図３】図１に示すホトセンサの他の例の断面構造を示す図である。
【図４】図１に示すホトセンサ回路の入出力信号とバックライトの制御信号のタイミングチャートを示す図である。
【図５】図１に示すバックライトの一例を示す図である。
【図６−１】図１に示すホトセンサ回路の一例の回路構成を示す回路図である。
【図６−２】図１に示すホトセンサ回路の他の例の回路構成を示す回路図である。
【図６−３】図１に示すホトセンサ回路の他の例の回路構成を示す回路図である。
【図６−４】図６−３に示すホトセンサ回路の断面構造を示す図である。
【図６−５】図１に示すホトセンサ回路の他の例の回路構成を示す回路図である。
【図６−６】図６−５に示すホトセンサ回路の変形例の回路構成を示す回路図である。
【図７】図６−１に示すホトセンサ回路のタイミングチャートを示す図である。
【図８】本発明の実施例１のバックライト制御の一例のフローチャートを示す。
【図９】本発明の実施例１のホトセンサ回路の出力パルス幅Ｔｐが変化したときの動作タイミングの一例を示す図である。
【図１０】図１に示すホトセンサ回路の出力パルス幅Ｔｐと外光照度Ｅの関係を示すグラフである。
【図１１】図８に示すフローチャートで得られる外光照度Ｅと、バックライトオン期間ＴＢの関係を示すグラフである。
【図１２】本発明の実施例１のバックライト制御の他の例のフローチャートを示す図である。
【図１３】図１に示すホトセンサ回路の他の例の回路構成を示す回路図である。
【図１４】図１３に示すホトセンサ回路のタイミングチャートを示す図である。
【図１５】図１に示すホトセンサ回路の他の例の回路構成を示す回路図である。
【図１６】図１５に示すホトセンサ回路のタイミングチャートを示す図である。
【図１７−１】図１に示すホトセンサ回路の他の例の回路構成を示す回路図である。
【図１７−２】図１に示すホトセンサ回路の一例の回路構成を示す回路図である。
【図１７−３】図１７−２に示すホトセンサ回路のタイミングチャートを示す図である。
【図１７−４】図１に示すホトセンサ回路の他の例の回路構成を示す回路図である。
【図１８】図１に示すホトセンサ回路の他の例の回路構成を示す回路図である。
【図１９】本発明の実施例２の液晶表示装置の概略構成を示すブロック図である。
【図２０】本発明の実施例３の液晶表示装置の概略構成を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[実施例１]
図１は、本発明の実施例１の液晶表示装置の概略構成を示すブロック図である。
本実施例の液晶表示装置は、液晶表示パネル１０と、制御回路２０と、バックライト３０とで構成される。
液晶表示パネル１０は、表示部１００と、ゲート回路２００と、ドレイン回路３００と、ホトセンサ４００と、ホトセンサ回路５００とを有する。
制御回路２０は、ゲート回路２００に制御信号２０１を、および、ドレイン回路３００に制御信号３０１を、並びに、ホトセンサ回路５００に入力信号５０１を出力する。さらに、制御回路２０は、バックライト３０に制御信号３１を出力する。そして、制御回路２０には、ホトセンサ回路５００からの出力信号５０２が入力される。
【００１９】
図２は、図１に示すホトセンサ４００の一例の断面構造を示す図である。
液晶表示パネルは、薄膜トランジスタ（ＴＦＴ）、画素電極等が形成されるＴＦＴ基板６１０と、カラーフィルタ等が形成されるＣＦ基板（対向基板）６３０と、ＴＦＴ基板６１０とＣＦ基板６３０との間に挟持される液晶６２０を有する。
ホトセンサ６１４は、ＴＦＴ基板６１０上に配置される。また、バックライト３０は、ＴＦＴ基板６１０の下側に配置される。
外光７１０は、ＣＦ基板６３０の方向から入射し、バックライト光７２０は、ＴＦＴ基板６１０の方向から入射する。
ホトセンサ６１４は、薄膜トランジスタのダイオード接続構造、所謂、寄生ホトダイオードまたはＰＩＮ構造のホトダイオードである。
この構造のホトセンサ６１４は、図４に示すタイミングチャートでホトセンサ回路５００とバックライト３０を駆動することで、外光７１０の照度をバックライト光７２０の影響を受けずに正確に検出することができる。
【００２０】
図３は、図１に示すホトセンサ４００の他の例の断面構造を示す図である。
図２に示す断面構造と異なる点は、ＴＦＴ基板６１０に遮光膜６１２を追加した点である。この構造とすることで、ホトセンサ６１４は外光７１０の照度をバックライト光７２０の影響を受けずに正確に検出することができる。このため、この構造のホトセンサ６１４は、図４に示すタイミングチャートでホトセンサ回路５００とバックライト３０を駆動する方法以外に、電圧振幅でバックライト３０の輝度を制御する方法などにも適用できる。
なお、本実施例では、制御回路２０は、液晶パネル適用製品のセット基板に設け、ドレイン回路３００は、ＴＦＴ基板上にＣＯＧ（Chip on Glass）実装された半導体チップ内に形成され、ゲート回路２００と、ホトセンサ４００と、ホトセンサ回路５００とは、表示部１００の各画素の薄膜トランジスタが形成される基板と同一の基板上に形成される（一体的に形成される）。
【００２１】
図４は、図１に示すホトセンサ回路５００の入出力信号とバックライト３０の制御信号のタイミングチャートを示す図である。
図４において、信号ＶＢＬはバックライト３０の制御信号３１、信号ＰＣＮＴは、ホトセンサ回路５００の入力信号５０１、信号ＰＯＵＴは、ホトセンサ回路５００の出力信号５０２である。
信号ＶＢＬは、周期がＴＣで、オフ期間がＴＢｏｆｆで、オン期間がＴＢ、オン期間の電圧がＶＢの信号である。
信号ＰＣＮＴは、ホトセンサ回路５００の照度検出期間Ｔｍを示す信号であり、照度検出期間Ｔｍは、オフ期間ＴＢｏｆｆより小さい。
信号ＰＯＵＴは、ホトセンサ回路５００の出力信号であり、期間Ｔｐは、後述の図８で説明するが、照度に反比例する。
【００２２】
図５は、図１に示すバックライト３０の一例を示す図である。
バックライト３０は、発光ダイオード（ＬＥＤ）、トランジスタ３２、抵抗（Ｒｂ）で構成され、発光ダイオード（ＬＥＤ）は、端子に印加されるＶＢの電圧でスイッチング制御される。
図６−１は、図１に示すホトセンサ回路５００の一例の回路構成を示す回路図である。
図６−１に示すホトセンサ回路５００は、ホトセンサ４１１、容量（Ｃ１，Ｃ２）、Ｐ型ＭＯＳ（以下、ＰＭＯＳという）トランジスタ５１２、ＮＡＮＤゲート５１１、インバータ（５１３，５１４）とで構成される。
図６−１に示すホトセンサ回路は、ＮＡＮＤゲート５１１、ＰＭＯＳトランジスタ５１２、インバータ５１３による負帰還ループと、ＮＡＮＤゲート５１１、容量（Ｃ２）、インバータ５１３による正帰還ループで構成される。
ホトセンサ４１１は、薄膜トランジスタの寄生ホトダイオードであり、外光照度に応じて、薄膜トランジスタのソースドレイン間に光電流（ｉｐ１）が流れる。
【００２３】
図７は、図６−１に示すホトセンサ回路タイミングチャートを示す図である。
入力信号（ＰＣＮＴ）と、出力信号（ＰＯＵＴ）に加えて、内部のノード＃１、＃２、＃３の電圧Ｖ（＃１）、Ｖ（＃２）、Ｖ（＃３）の電圧も示す。
入力信号（ＰＣＮＴ）が、”Ｌｏｗレベル（以下、Ｌという。）”のとき、ノード＃１は”Ｈｉｇｈレベル（以下、Ｈという。）”、ノード＃２はＧＮＤ、ノード＃３は”Ｈ”、出力（ＰＯＵＴ）は”Ｌ”となる。
時刻ｔ１で、入力信号（ＰＣＮＴ）が”Ｈ”になると、ノード＃１は”Ｌ”となり、ＰＭＯＳトランジスタ５１２がオンする。このため、時刻ｔ１を超えると、ＰＭＯＳトランジスタ５１２のオン抵抗で、ノード＃２の電圧Ｖ（＃２）は急速に上昇する。
時刻ｔ２で、ノード＃２の電圧Ｖ（＃２）が、インバータ５１３のしきい値電圧（ＶＴ）を超えると、ノード＃３が”Ｌ”、ノード＃１が”Ｈ”となり、ＰＭＯＳトランジスタ５１２がオフ状態となる。
このとき、ノード＃２の電圧Ｖ（＃２）は、ノード＃１のＨレベル、容量（Ｃ２）により、ＶＨの電圧までステップ的に増加する。この後、容量（Ｃ１，Ｃ２）の電荷を、ホトセンサ４１１の電流（ｉｐ１）で放電するので、Ｖ（＃２）は減少する。
時刻ｔ３で、ノード＃２の電圧Ｖ（＃２）が、インバータ５１３のしきい値電圧ＶＴより低下すると、ノード＃３が”Ｈ”、ノード＃１が”Ｌ”となり、ＰＭＯＳトランジスタ５１２がオン状態となる。このとき、ノード＃２の電圧Ｖ（＃２）は、ノード＃１のＬレベル電圧、容量（Ｃ２）により、ＶＬの電圧までステップ的に減少する。この後、ＰＭＯＳトランジスタ５１２のオン抵抗で、電圧Ｖ（＃２）は急速に上昇する。
以後、時刻ｔ２〜時刻ｔ４の動作を繰り返すことでホトセンサ４１１の光電流（ｉｐ１）に対応した出力が得られる。
【００２４】
本動作で、ノード＃２の電圧Ｖ（＃２）の最大電圧ＶＨと、最低電圧ＶＬは、下記（１）、（２）式で表される。
ＶＨ＝ＶＴ＋Ｃ２／（Ｃ１＋Ｃ２）×ＶＤＤ  ・・・・  （１）
ＶＬ＝ＶＴ−Ｃ２／（Ｃ１＋Ｃ２）×ＶＤＤ  ・・・・  （２）
また、時刻ｔ２から時刻ｔ３までの時間ｔ２３と、時刻ｔ３から時刻ｔ４までの時間ｔ３４は、ＰＭＯＳトランジスタのオン電流（ｉｏｎ）と、ホトセンサ４１１の光電流（ｉｐ１）により、下記（３）、（４）式で表される。
ｔ２３＝（Ｃ１＋Ｃ２）×（ＶＨ−ＶＴ）／ｉｐ１    
＝Ｃ２×ＶＤＤ／ｉｐ１                    ・・・・  （３）
ｔ３４＝（Ｃ１＋Ｃ２）×（ＶＴ−ＶＬ）／ｉｐ１    
＝Ｃ２×ＶＤＤ／ｉｏｎ                    ・・・・  （４）
前述の（３）式で示されるように、時間ｔ２３は光電流（ｉｐ１）に反比例する。ここで、ｉｏｎ＞＞ｉｐ１に選ぶことで、出力信号（ＰＯＵＴ）の周波数（ｆｏｕｔ）は、下記（５）式で示されるように、光電流（ｉｐ１）に正比例する。
ｆｏｕｔ＝ｉｐ１／（Ｃ２×ＶＤＤ）  ・・・・・  （５）
前述の（５）式から分かるように、出力信号（ＰＯＵＴ）の周波数（ｆｏｕｔ）から、光電流（ｉｐ１）を検出できることがわかる。また、周波数（ｆｏｕｔ）は、容量（Ｃ１）に依存しないので、ノード＃２に接続される寄生容量の影響を受けない。
【００２５】
さらに、前述（１）、（２）式から、ノード＃２の電圧Ｖ（＃２）の最大電圧（ＶＨ）と最低電圧（ＶＬ）は、容量（Ｃ１）で制御できることがわかる。この容量（Ｃ１）により、ノード＃２の電圧Ｖ（＃２）を、０≦Ｖ（＃２）≦ＶＤＤに設定する。
これは、ノード＃２の電圧Ｖ（＃２）が、ＶＤＤ以上またはＧＮＤ以下になると、ＰＭＯＳトランジスタ５１２、またはホトセンサ４１１がオン状態となり、ＶＨまたはＶＬの電圧が、前述の（１）、（２）式と異なり、出力周波数（ｆｏｕｔ）に誤差を生ずるためである。
以上説明したように、図６−１に示すホトセンサ回路５００は、外光照度に応じて光電流（ｉｐ１）が変化するホトセンサ４１１と、ホトセンサ４１１に光電流（ｉｐ１）が流れることにより電荷が放電されるコンデンサ（Ｃ２）と、コンデンサ（Ｃ２）の電圧が入力されて動作する反転回路５１３と、出力がコンデンサ（Ｃ２）の一端に接続され、反転回路５１３の出力信号レベルに応じてコンデンサ（Ｃ２）を充電するスイッチ５１２とを備え、反転回路５１３の出力信号レベルに応じてコンデンサ（Ｃ２）の他端の電圧レベルを変化させている。そして、反転回路５１３の出力信号レベルが高いときに、スイッチ５１２をオンするとともに、コンデンサ（Ｃ２）の他端の電圧レベルを第１の電圧にし、反転回路５１３の出力信号レベルが低いときに、スイッチ５１２をオフするとともに、コンデンサ（Ｃ２）の他端の電圧レベルを第２の電圧にしている。ここで、第１の電圧が第２の電圧よりも低い。
【００２６】
図６−２は、図１に示すホトセンサ回路５００の他の例の回路構成を示す回路図である。
図６−１に示すホトセンサ回路５００と異なる点は、ＰＭＯＳトランジスタ５３３、Ｎ型ＭＯＳ（以下、ＮＭＯＳという）トランジスタ（５３４，５３５）、インバータ（５１５，５１６）を追加し、基準電圧（ＶＲＥＦ）で容量（Ｃ２）を駆動する点である。
図６−２に示すホトセンサ回路５００の出力周波数（ｆｏｕｔ）は、下記（６）式に示すように、基準電圧（ＶＲＥＦ）に反比例する。
ｆｏｕｔ＝ｉｐ１／（Ｃ２×ＶＲＥＦ）  ・・・・・  （６）
このように、図６−２に示すホトセンサ回路５００では、出力周波数（ｆｏｕｔ）を、基準電圧（ＶＲＥＦ）で制御できるので、基準電圧（ＶＲＥＦ）によりセンサの特性ばらつきを調整することができる。
【００２７】
図６−３は、図１に示すホトセンサ回路５００の他の例の回路構成を示す回路図である。
図６−１に示すホトセンサ回路５００と異なる点は、暗電流補正用の薄膜トランジスタ４５１を追加し、ホトセンサ４１１の暗電流を補正した点である。
図６−４は、図６−３に示すホトセンサ回路５００の断面構造を示す図である。図３と異なるのは、暗電流補正用の薄膜トランジスタ６１６と、ＣＦ基板６１０の遮光膜６３２を追加した点である。暗電流補正用の薄膜トランジスタ６１６は、ＣＦ基板６１０に形成される遮光膜６３２の下に配置される。
ホトセンサ６１４は、薄膜トランジスタのダイオード接続構造の、いわゆる寄生ホトダイオードまたはＰＩＮ構造のホトダイオードである。暗電流補正用の薄膜トランジスタ６１６も、ホトセンサ６１４と同様に、薄膜トランジスタのダイオード接続構造の、いわゆる寄生ホトダイオードまたはＰＩＮ構造のホトダイオードである。
図６−３に示すホトセンサ回路５００の出力周波数（ｆｏｕｔ）は、下記（７）式に示すように、光電流（ｉｐ１）と暗電流（ｉｄａｒｋ）の差に比例する。
ｆｏｕｔ＝（ｉｐ１−ｉｄａｒｋ）／（Ｃ２×ＶＤＤ）  ・・・・・  （７）
暗電流補正用の薄膜トランジスタ６１６は、ホトセンサ６１４と同一構造をとるので、暗電流もほぼ等しい。この結果、前述の（７）式でホトセンサの暗電流を補正できるのでより高精度に照度を検出することが可能となる。
【００２８】
図６−５は、図１に示すホトセンサ回路５００の他の例の回路構成を示す回路図である。
図６−３に示すホトセンサ回路５００と異なる点は、ホトセンサ４１１と暗電流補正用の薄膜トランジスタ４５１の配置である。
本実施例ではホトセンサ４１１と暗電流補正用のトランジスタ４５１を接地電位（ＧＮＤ）と負電源（ＶＳＳ）との間に配置し、ホトセンサ４１１の光電流（ｉｐ１）を、ゲート接地のＮＭＯＳトランジスタ５３２を介して取り出す点である。
ゲート接地のＮＭＯＳトランジスタ５３２のソース電位は、（ＧＮＤ−Ｖｔｈ）の電位に固定されるので、この結果、ホトセンサ４１１に印加される電圧は、図６−３に示すホトセンサ回路５００では、図６−１に示すホトセンサ回路５００と同程度に変動するのに対し、図６−５に示すホトセンサ回路５００では、ほぼ一定となる。このため、図６−５に示すホトセンサ回路５００ではより高精度に照度を検出することが可能となる。なお、Ｖｔｈは、ＮＭＯＳトランジスタ５３２のしきい値電圧である。
図６−６は、図６−５に示すホトセンサ回路５００の変形例の回路構成を示す回路図である。
図６−５に示すホトセンサ回路５００と異なる点は、ホトセンサ４１１と、暗電流補正用の薄膜トランジスタ４５１のそれぞれのゲート端子に、（ＶＧ１，ＶＧ２）の電圧を印加する点である。ダイオード接続の薄膜トランジスタの暗電流はしきい値電圧で変化する。しかしながら、図６−６に示すホトセンサ回路５００では、ホトセンサ４１１と、暗電流補正用の薄膜トランジスタ４５１のゲート・ソース間電圧が負になるように、（ＶＧ１，ＶＧ２）の電圧を設定する。この結果、暗電流が低減するとともに、しきい値電圧による変動も低減するので、より高精度の照度を検出することが可能となる。
【００２９】
図８に、本実施例のバックライト制御の一例のフローチャートを示す。
図８のＴｐは、ホトセンサ回路５００の出力パルス幅であり、図７のタイミング図の時刻ｔ２から時刻ｔ３までの時間ｔ２３である。このＴｐの値により、バックライトのオン期間ＴＢを設定するフローチャートである。
この例では、Ｔｐを、Ｔｐ＞Ｔｐ１、Ｔｐ１≧Ｔｐ＞Ｔｐ２、Ｔｐ≦Ｔｐ２の３条件で、それぞれ、バックライトオン期間ＴＢをＴＢ１、ＴＢ２、ＴＢ３に設定する。
図９に、ホトセンサ回路５００の出力パルス幅Ｔｐが、Ｔｐ１≧Ｔｐ＞Ｔｐ２からＴｐ≦Ｔｐ２に変化したときの動作タイミングの一例を示す。
出力パルス幅Ｔｐが、Ｔｐ１≧Ｔｐ＞Ｔｐ２の条件では、バックライトオン期間ＴＢはＴＢ２、照度検出期間ＴｍはＴｍ２である。
このタイミングの動作で、出力パルス幅ＴｐがＴｐ≦Ｔｐ２に変化すると、照度検出期間ＴｍはＴｍ３に、バックライトオン期間ＴＢはＴＢ３に変化する。
このように、バックライトオン期間ＴＢと、照度検出期間Ｔｍは、出力パルス幅Ｔｐの値によって変化する。
【００３０】
図１０に、図１に示すホトセンサ回路５００の出力パルス幅Ｔｐと外光照度Ｅの関係を示す。
Ｔｐは、前述の（３）式で示したように、照度Ｅに反比例する。照度（Ｅ１，Ｅ２）に対応するホトセンサ回路５００の出力パルス幅をそれぞれＴｐ１、Ｔｐ２とする。
図１１に、図８のフローチャートで得られる外光照度Ｅと、バックライトオン期間ＴＢの関係を示す。
外光照度Ｅが、Ｅ＜Ｅ１、Ｅ１≦Ｅ＜Ｅ２、Ｅ≧Ｅ２の各条件でバックライトオン期間をそれぞれＴＢ１、ＴＢ２、ＴＢ３の値を取る。
バックライトは、バックライトのオン期間ＴＢが大きいほど明るくなる。このため、図８のフローチャートで、バックライトを制御することで、外光照度が低く、暗いところではバックライトを暗くし、明るいところではバックライトを明るくできるので、外光照度が変化しても見やすいディスプレイを実現できる。
【００３１】
図１２に、本実施例のバックライト制御の他の例のフローチャートを示す。図１２のフローチャートでは、バックライトのオン期間ＴＢの条件毎に、出力パルス幅Ｔｐの判定と、バックライトオン期間ＴＢの設定を行う方法である。
すなわち、図１２のフローチャートでは、バックライトのオン期間ＴＢを次のように制御する。
（１）ＴＢ＝ＴＢ１のときは、ＴｐとＴｐ１の比較を行い、ＴＢをＴＢ１またはＴＢ２に設定する。
（２）ＴＢ＝ＴＢ２のときは、ＴｐとＴｐ１、Ｔｐ２の比較を行い、ＴＢをＴＢ２またはＴＢ１、ＴＢ３に設定する。
（３）ＴＢ＝ＴＢ３のときは、ＴｐとＴｐ２の比較を行い、ＴＢをＴＢ３またはＴＢ２に設定する。
バックライトのオフ期間ＴＢｏｆｆは、バックライトの制御信号の周期Ｔｃと、バックライトのオン期間ＴＢの差であるので、ＴＢｏｆｆは、ＴＢ＝ＴＢ１のときは長く、ＴＢ＝ＴＢ３のときに短い。
この制御方法は、バックライトのオフ期間ＴＢｏｆｆが長いときに、長い出力パルス幅Ｔｐ１の比較を、バックライトのオフ期間ＴＢｏｆｆが短い時に、短い出力パルス幅Ｔｐ２の比較を行うことができるので、バックライトのオン期間ＴＢを長くとることができる。
【００３２】
図１３は、図１に示すホトセンサ回路５００の他の例の回路構成を示す回路図である。図６−１に示すホトセンサ回路５００と異なる点は、２個のホトセンサ（４２１，４２２）と、ＮＭＯＳトランジスタ５２０、ＰＭＯＳトランジスタ５１２を用いている点である。
図１４に、図１３のホトセンサ回路のタイミングチャートを示す。
ノード＃１の電圧Ｖ（＃１）が”Ｌ”のとき、ＰＭＯＳトランジスタ５１２がオンし、ＮＭＯＳトランジスタ５２０がオフするので、容量（Ｃ１，Ｃ２）は、ホトセンサ４２２の光電流（ｉｐ２）で充電され、ノード＃２の電圧（Ｖ＃２）は増加する。
一方、ノード＃１の電圧Ｖ（＃１）が”Ｈ”のときは、ＰＭＯＳトランジスタ５１２がオフし、ＮＭＯＳトランジスタ５２０がオンするので、容量（Ｃ１，Ｃ２）は、ホトセンサ４２１の光電流（ｉｐ１）で放電され、ノード＃２の電圧（Ｖ＃２）は減少する。
図１３の例では、ノード＃１のＶ（＃１）が”Ｌ”、および”Ｈ”の時間（ｔＬ，ｔＨ）は、それぞれ光電流（ｉｐ２，ｉｐ１）に反比例し、下記（８）、（９）式で表される。
ｔＬ＝ｔ１２−ｔ１１    
＝Ｃ２×ＶＤＤ／ｉｐ２    ・・・・・・・・・・・・・・・・・  （８）
ｔＨ＝ｔ１３−ｔ１２
＝Ｃ２×ＶＤＤ／ｉｐ１    ・・・・・・・・・・・・・・・・・  （９）
したがって、図１３に示す例の出力周波数ｆｏｕｔは、下記（１０）式で表される。
ｆｏｕｔ＝ｉｐ１×ｉｐ２／（ｉｐ１＋ｉｐ２）／（Ｃ２×ＶＤＤ）
・・・・・・・・・・・・・・・・・・  （１０）
図１３に示す例では、出力が”Ｈ”及び”Ｌ”の期間はともに光電流に反比例する関係となるので、その出力信号ＰＯＵＴの周波数ｆｏｕｔから高精度に照度を検出できる。
【００３３】
図１５は、図１に示すホトセンサ回路５００の他の例の回路構成を示す回路図である。
図１５に示す例は、ＮＭＯＳ単チャネル回路で構成したものであり、ホトセンサ４３１と、ＮＭＯＳトランジスタ（５２１，５２２）と、容量（Ｃ２）とで構成される。
図１６に、図１５に示すホトセンサ回路のタイミングチャートを示す。
入力信号ＰＩＮは、ダイオード接続のＮＭＯＳトランジスタ５２２を介して、容量（Ｃ２）をＶＨの電圧に充電する。
クロック信号ＰＣＫは、時刻（ｔ３１，ｔ３２）のタイミングで入力される。このタイミングにおいて、ノード＃４の電圧Ｖ（＃４）が、ＮＭＯＳトランジスタ５２１のしきい値電圧（Ｖｔｈ）よりも高い場合は、クロック信号ＰＣＫと同一タイミングのパルス信号（出力信号ＰＯＵＴ）が出力され、ノード＃４の電圧Ｖ（＃４）が、ＮＭＯＳトランジスタ５２１のしきい値電圧（Ｖｔｈ）よりも低い場合は、パルス信号は出力されない。
ここで、外光照度が高く、明るい状態では光電流（ｉｐ１）が大きいので、ノード＃４のＶ（＃４）の電圧が減少し、出力信号ＰＯＵＴとして、クロック信号ＰＣＫと同相のパルス信号は出力されない。
一方、外光照度が低く、暗い状態では光電流（ｉｐ１）が小さいので、ノード＃４のＶ（＃４）の電圧は保持されたままなので、出力信号ＰＯＵＴとして、クロック信号ＰＣＫと同相のパルス信号が出力される。
この出力信号ＰＯＵＴとして、クロック信号ＰＣＫと同相のパルス信号が出力されない条件は、下記（１１）式で表される。
ｉｐ１＞Ｃ２×（ＶＨ−２×Ｖｔｈ）／Ｔ３１  ・・・・・・  （１１）
ここで、ＶＨは、入力信号ＰＩＮの電圧、ＶｔｈはＮＭＯＳトランジスタ（５２１，５２２）のしきい値電圧、Ｔ３１は時刻ｔ２１と時刻ｔ３１との間の期間である。
前述の（１１）式から、期間Ｔ３１により、光電流（ｉｐ１）の大きさを検出できることがわかる。このように、図１５に示す例では、ＮＭＯＳ単チャネル回路で光電流（ｉｐ１）を検出することができる。
【００３４】
図１７−１は、図１に示すホトセンサ回路５００の他の例の回路構成を示す回路図である。図１７−１に示すホトセンサ回路５００と、図１５に示すホトセンサ回路５００とは、ＮＭＯＳトランジスタ５２３とホトセンサ４３２の接続が異なっている。
図１７−１に示すホトセンサ回路５００では、容量（Ｃ２）の電荷を、ゲート接地のＮＭＯＳトランジスタ５２３を介して、ホトセンサ４３２の光電流（ｉｐ１）で放電する。この結果、ホトセンサ４３２の寄生容量が、ノード＃４に接続されないので、ホトセンサ４３２の寄生容量による光電流検出感度の低下を防止することができる。
図１７−２は、図１に示すホトセンサ回路５００の他の例の回路構成を示す回路図である。図１７−１に示すホトセンサ回路５００と異なる点は、ＮＭＯＳトランジスタ５２４を接続し、ＮＭＯＳトランジスタ５２４をクロック（ＰＣＫ２）で動作させ、出力（ＰＯＵＴ）を接地電位に接続するようにした点である。
【００３５】
図１７−２に示すホトセンサ回路５００のタイミング図を図１７−３に示す。図１６のタイミング図と異なるのは２相クロック（ＰＣＫ１，ＰＣＫ２）を入力し、出力（ＰＯＵＴ）が、所定電圧値（ＶＴ１）以上となる持続時間（ｔｏ）を検出信号としている点である。この結果、ホトセンサ４３２の寄生容量が、ノード＃４に接続されないので、ホトセンサ４３２の寄生容量による光電流検出感度の低下を防止できる。さらに、出力（ＰＯＵＴ）は、クロック（ＰＣＫ２）により周期的に接地電位に接続されるので、明るい状態で、持続時間（ｔｏ）が短い場合でも接地電位を安定に出力することが可能となる。
図１７−４は、図１に示すホトセンサ回路５００の他の例の回路構成を示す回路図である。図１７−２に示すホトセンサ回路５００と異なる点は、暗電流補正用の薄膜トランジスタ４５１を追加した点である。
図１７−４に示すホトセンサ回路５００では、図６−１に示すホトセンサ回路５００と同様に、ホトセンサ４１１の暗電流を補正するので、より高精度に照度を検出することが可能となる。
なお、図１５、図１７−１、図１７−２、図１７−４に示すホトセンサ回路５００において、ＮＭＯＳ単チャネル回路に代えて、ＰＭＯＳ単チャネル回路で構成することも可能である。
【００３６】
図１８は、図１に示すホトセンサ回路５００の他の例の回路構成を示す回路図である。
図１８に示すホトセンサ回路は、サイズの異なるホトセンサ（４４１，４４２，４４３）と、これらのホトセンサと直列に接続されるＮＭＯＳトランジスタ（４４６、４４７，４４８）とを有する点で、図６−１に示すホトセンサと異なっている。
ＮＭＯＳトランジスタ（４４６、４４７，４４８）の各ゲート端子には、レンジ切替信号（ＲＡ１，ＲＡ２，ＲＡ３）が入力される。
図１８に示す例では、レンジ切替信号で、ホトセンサ（４４１，４４２，４４３）を単独、または複数を選択することで、照度検出感度を切替ることができる。
【００３７】
［実施例２］
図１９は、本発明の実施例２の液晶表示装置の概略構成を示すブロック図である。
本実施例は、ホトセンサ回路５００の入力信号５０１と、バックライト制御信号３０２をドレイン回路３００から出力し、ホトセンサ回路５００の出力信号５０２をドレイン回路３００に入力するようにしたものである。
前述の実施例では、制御回路２０は、液晶パネル適用製品のセット基板に設け、ドレイン回路３００は、ＴＦＴ基板上にＣＯＧ（Chip on Glass）実装された半導体チップ内に形成され、ゲート回路２００と、ホトセンサ４００と、ホトセンサ回路５００とは、表示部１００の各画素の薄膜トランジスタが形成される基板と同一の基板上に形成されている。
そのため、制御回路２０と、液晶表示パネル１０との間の信号線として、ホトセンサ回路５００の入力信号５０１と出力信号５０２、さらにバックライト制御信号３０２のための信号線が必要となるが、本実施例により、制御回路２０と、液晶表示パネル１０との間の信号線数を削減でき、さらに、制御回路２０の回路規模を削減することができる。
【００３８】
［実施例３］
図２０は、本発明の実施例３の液晶表示装置の概略構成を示すブロック図である。
本実施例は、ホトセンサ（４０１，４０２）を表示部１００の左右に設けたものである。
ホトセンサは、照度検出感度を高めるため、数万μｍのゲート幅のトランジスタを必要とする。このホトセンサを表示部の左右に設けることで、このホトセンサを実現するとともに、表示部周辺に設けることで、特別に外光取り込みの機構を設けることが不要となる。
以上説明したように、前述の各実施例によれば、液晶表示パネル１０の周囲の外光照度を検出する時には、バックライト３０を消灯するので、バックライト光の影響を完全に取り除くことができ、正確な外光照度を検出することが可能となる。
また、ホトセンサ回路５００は、微弱な信号を、パルス幅または周波数に変換して出力するので、信号出力配線のノイズの影響を受けることがない。
また、制御回路２０は、パルス幅または周波数を入力とするので、デジタル回路で構成することが可能である。
さらに、液晶表示パネル１０の周囲の外光照度の検出期間は、外光照度が高いときに短く、外光照度が低いときには長くするので、検出精度を向上させることが可能となる。
【００３９】
さらに、出力信号（ＰＯＵＴ）の周波数（ｆｏｕｔ）は、容量（Ｃ２）と基準電圧（ＶＲＥＦ）の積に反比例し、ホトセンサの寄生容量に依存しないので、出力信号（ＰＯＵＴ）の周波数（ｆｏｕｔ）のばらつきを低減することが可能となる。
さらに、暗電流を補正するようにしたので、より低い照度の検出が可能となる。
さらに、ホトセンサにカスケード接続のトランジスタを追加することで、ホトセンサに印加される電圧変動を低減できるので、より直線性の優れた出力を得ることが可能となる。
このように、本実施例では、外光照度検出回路によりバックライト輝度を制御することで、視認性の優れたディスプレイを実現することが可能となる。
尚、前述した各実施例において、ゲート回路２００に入力される制御信号２０１は、ドレイン回路３００に内蔵された図示しない制御回路から出力されるようにしても良い。
また、制御回路２０は、液晶表示パネルに接続されるフレキシブル回路基板に実装されていても良い。
また、制御回路２０は、ＣＯＧ実装したドレイン回路３００に内蔵されていても良く、あるいは、ドレイン回路３００は、半導体チップで構成するのではなく、低温ポリシリコンなどを用いてＴＦＴ基板６１０上に一体的に形成しても良い。
【００４０】
また、本実施例では、外光を表示部周辺から取り込むので、外光取り込みのためのフレーム加工が必要ではない。
また、バックライト制御をＣＯＧ実装したドレイン回路３００で行うことで、制御回路２０の負担を軽減すると共に、制御回路２０から、液晶表示パネル１０とバックライト３０とに送出する制御信号の本数を削減することが可能となる。
また、本発明は、バックライトの輝度を制御するだけでなく、表示パネルの輝度の制御に適用することも可能である。例えば、暗いところでは表示階調を暗くすればよい。
また、本発明の照度検出回路は、液晶表示装置に限定されず、他の形式の表示装置に適用することも可能である。ここで、自発光タイプの表示装置の場合は、バックライトの輝度を制御する代わりに、表示パネルの発光輝度自体を制御する。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００４１】
１０  液晶表示パネル
２０  制御回路
３０  バックライト
３２  トランジスタ
１００  表示部
２００  ゲート回路
３００  ドレイン回路
４００，４０１，４０２，４１１，４２１，４２２，４３１，４３２，４４１，４４２，４４３，６１４  ホトセンサ
４４６，４４７，４４８，５２０，５２１，５２２，５２３，５２４，５３２，５３４，５３５  ＮＭＯＳトランジスタ
４５１，６１６  暗電流補正用の薄膜トランジスタ
５００  ホトセンサ回路
５０１  入力信号
５０２  出力信号
５１１  ＮＡＮＤゲート
５１２，５３３  ＰＭＯＳトランジスタ
５１３，５１４，５１５，５１６  インバータ
６１０  ＴＦＴ基板
６１２，６３２  遮光膜
６２０  液晶
６３０  ＣＦ基板
７１０  外光
７２０  バックライト光
ＬＥＤ  発光ダイオード
Ｒｂ  抵抗
ｉｐ１〜ｉｐ３  光電流
Ｃ１，Ｃ２  容量
【図１】
2011123503.tif 000003
【図２】
2011123503.tif 000004
【図３】
2011123503.tif 000005
【図４】
2011123503.tif 000006
【図５】
2011123503.tif 000007
【図６−１】
2011123503.tif 000008
【図６−２】
2011123503.tif 000009
【図６−３】
2011123503.tif 000010
【図６−４】
2011123503.tif 000011
【図６−５】
2011123503.tif 000012
【図６−６】
2011123503.tif 000013
【図７】
2011123503.tif 000014
【図８】
2011123503.tif 000015
【図９】
2011123503.tif 000016
【図１０】
2011123503.tif 000017
【図１１】
2011123503.tif 000018
【図１２】
2011123503.tif 000019
【図１３】
2011123503.tif 000020
【図１４】
2011123503.tif 000021
【図１５】
2011123503.tif 000022
【図１６】
2011123503.tif 000023
【図１７−１】
2011123503.tif 000024
【図１７−２】
2011123503.tif 000025
【図１７−３】
2011123503.tif 000026
【図１７−４】
2011123503.tif 000027
【図１８】
2011123503.tif 000028
【図１９】
2011123503.tif 000029
【図２０】
2011123503.tif 000030