(57)【要約】【課題】薄膜トランジスタ及びＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のキャパシタを備える平板表示装置及びその製造方法を提供する。【解決手段】第１領域の基板上に半導体で形成された活性層と、第２領域の基板上に半導体で形成された下部電極と、活性層及び下部電極を含む上部に形成された第１絶縁層と、活性層上の第１絶縁層上に第１導電層及び第２導電層で形成されたゲート電極と、下部電極上の第１絶縁層上に第１導電層で形成された上部電極と、ゲート電極及び上部電極を含む上部に形成され、活性層及び上部電極が露出するようにパターニングされた第２絶縁層と、露出した活性層に接続されるソース電極及びドレイン電極とを備える。【選択図】図１
2011123467.tif 000002
【特許請求の範囲】
【請求項１】
第１領域及び第２領域を含む基板と、
前記第１領域の前記基板上に半導体で形成された活性層と、
前記第２領域の前記基板上に前記半導体で形成された下部電極と、
前記活性層及び前記下部電極を含む上部に形成された第１絶縁層と、
前記活性層上の前記第１絶縁層上に第１導電層及び第２導電層で形成されたゲート電極と、
前記下部電極上の前記第１絶縁層上に前記第１導電層で形成された上部電極と、
前記ゲート電極及び前記上部電極を含む上部に形成され、前記活性層及び前記上部電極が露出するようにパターニングされた第２絶縁層と、
前記露出した活性層に接続されるソース電極及びドレイン電極と、
を備えることを特徴とする平板表示装置。
【請求項２】
前記半導体は、非晶質シリコンまたはポリシリコンを含むことを特徴とする請求項１に記載の平板表示装置。
【請求項３】
前記下部電極に不純物イオンが注入されることを特徴とする請求項１に記載の平板表示装置。
【請求項４】
前記第１導電層は、非晶質ＩＴＯ、ＩＴＯ、ポリＩＴＯ、及びＩＺＯのうちの１つからなることを特徴とする請求項１に記載の平板表示装置。
【請求項５】
前記第２導電層は、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銀（Ａｇ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、クロム（Ｃｒ）、及びニオブ（Ｎｂ）からなる群より選択された少なくとも１つの金属を含むことを特徴とする請求項１に記載の平板表示装置。
【請求項６】
前記上部電極と前記第２絶縁層との間に前記第２導電層が介在することを特徴とする請求項１に記載の平板表示装置。
【請求項７】
第１領域、第２領域、及び第３領域を含む基板と、
前記第１領域の前記基板上に半導体で形成された活性層と、
前記第２領域の前記基板上に前記半導体で形成された下部電極と、
前記活性層及び前記下部電極を含む上部に形成された第１絶縁層と、
前記活性層上の前記第１絶縁層上に第１導電層及び第２導電層で形成されたゲート電極と、
前記下部電極上の前記第１絶縁層上に前記第１導電層で形成された上部電極と、
前記第３領域の前記第１絶縁層上に前記第１導電層で形成されたアノード電極と、
前記ゲート電極、前記上部電極、及び前記アノード電極を含む上部に形成され、前記活性層及び前記アノード電極の一部領域、前記上部電極、及び発光領域の前記アノード電極が露出するようにパターニングされた第２絶縁層と、
前記露出した活性層及び前記アノード電極に接続されたソース電極と、
前記露出した活性層に接続されたドレイン電極と、
前記ソース電極及び前記ドレイン電極を含む上部に形成され、前記発光領域のアノード電極が露出するようにパターニングされた画素定義膜と、
前記発光領域のアノード電極上に形成された有機発光層と、
前記有機発光層上に形成されたカソード電極と、
を備えることを特徴とする平板表示装置。
【請求項８】
前記半導体は、非晶質シリコンまたはポリシリコンを含むことを特徴とする請求項７に記載の平板表示装置。
【請求項９】
前記下部電極に不純物イオンが注入されることを特徴とする請求項７に記載の平板表示装置。
【請求項１０】
前記第１導電層は、非晶質ＩＴＯ、ＩＴＯ、ポリＩＴＯ、及びＩＺＯのうちの１つからなることを特徴とする請求項７に記載の平板表示装置。
【請求項１１】
前記第２導電層は、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銀（Ａｇ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、クロム（Ｃｒ）、及びニオブ（Ｎｂ）からなる群より選択された少なくとも１つの金属を含むことを特徴とする請求項７に記載の平板表示装置。
【請求項１２】
前記上部電極と前記第２絶縁層との間と、前記アノード電極と前記第２絶縁層との間に前記第２導電層が介在することを特徴とする請求項７に記載の平板表示装置。
【請求項１３】
前記基板は、透明ガラスまたはプラスチックからなることを特徴とする請求項７に記載の平板表示装置。
【請求項１４】
第１領域、第２領域、及び第３領域を含む基板と、
前記第１領域の前記基板上に半導体で形成された活性層と、
前記第２領域の前記基板上に前記半導体で形成された下部電極と、
前記活性層及び前記下部電極を含む上部に形成された第１絶縁層と、
前記活性層上の前記第１絶縁層上に第１導電層及び第２導電層で形成されたゲート電極と、
前記下部電極上の前記第１絶縁層上に前記第１導電層で形成された上部電極と、
前記ゲート電極及び前記上部電極を含む上部に形成され、前記活性層及び前記上部電極が露出するようにパターニングされた第２絶縁層と、
前記露出した活性層に接続されたソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極を含む上部に形成され、前記ソース電極または前記ドレイン電極が露出するようにパターニングされた第３絶縁層と、
前記露出したソース電極または前記ドレイン電極に接続されるアノード電極と、
前記アノード電極を含む上部に形成され、発光領域の前記アノード電極が露出するようにパターニングされた画素定義膜と、
前記発光領域の前記アノード電極上に形成された有機発光層と、
前記有機発光層上に形成されたカソード電極と、
を備えることを特徴とする平板表示装置。
【請求項１５】
前記半導体は、非晶質シリコンまたはポリシリコンを含むことを特徴とする請求項１４に記載の平板表示装置。
【請求項１６】
前記下部電極に不純物イオンが注入されることを特徴とする請求項１４に記載の平板表示装置。
【請求項１７】
前記第１導電層は、非晶質ＩＴＯ、ＩＴＯ、ポリＩＴＯ、及びＩＺＯのうちの１つからなることを特徴とする請求項１４に記載の平板表示装置。
【請求項１８】
前記第２導電層は、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銀（Ａｇ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、クロム（Ｃｒ）、及びニオブ（Ｎｂ）からなる群より選択された少なくとも１つの金属を含むことを特徴とする請求項１４に記載の平板表示装置。
【請求項１９】
前記上部電極と前記第２絶縁層との間に前記第２導電層が介在することを特徴とする請求項１４に記載の平板表示装置。
【請求項２０】
前記基板は、透明ガラスまたはプラスチックからなることを特徴とする請求項１４に記載の平板表示装置。
【請求項２１】
基板上に半導体層を形成した後、パターニングして、第１領域には活性層を形成し、第２領域には下部電極を形成するステップと、
前記活性層及び前記下部電極を含む前記基板上に第１絶縁層を形成するステップと、
前記第１絶縁層上に第１導電層及び第２導電層を形成するステップと、
前記第２導電層及び第１導電層をパターニングして、前記活性層上の第１絶縁層上にゲート電極を形成し、前記下部電極上の前記第１絶縁層上に上部電極を形成するステップと、
前記ゲート電極及び前記上部電極を含む前記第１絶縁層上に第２絶縁層を形成するステップと、
前記第２絶縁層をパターニングして、前記活性層及び前記上部電極が露出するように開口部を形成するステップと、
前記開口部が埋め込まれるように前記第２絶縁層上に第３導電層を形成するステップと、
前記第３導電層をパターニングして、前記露出した活性層に接続されるソース電極及びドレイン電極を形成するステップと、
前記開口部を介して露出する前記第２領域の第２導電層を除去するステップと、
前記開口部の第１導電層及び第１絶縁層を介して前記下部電極にイオンを注入するステップと、
を含むことを特徴とする平板表示装置の製造方法。
【請求項２２】
前記半導体層は、非晶質シリコンまたはポリシリコンで形成することを特徴とする請求項２１に記載の平板表示装置の製造方法。
【請求項２３】
前記第１導電層は、非晶質ＩＴＯ、ＩＴＯ、ポリＩＴＯ、及びＩＺＯのうちの１つで形成することを特徴とする請求項２１に記載の平板表示装置の製造方法。
【請求項２４】
前記第２導電層は、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銀（Ａｇ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、クロム（Ｃｒ）、及びニオブ（Ｎｂ）からなる群より選択された少なくとも１つの金属で形成することを特徴とする請求項２１に記載の平板表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平板表示装置及びその製造方法に関し、より詳細には、薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）及びＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のキャパシタを備える平板表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ）の電気光学的特性を利用する液晶表示装置（ＬＣＤ）や、有機電界発光ダイオード（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）の自発光特性を利用する有機電界発光表示装置（ＯＬＥＤ）などの平板表示装置は、パッシブマトリクス（ｐａｓｓｉｖｅ  ｍａｔｒｉｘ）型と、アクティブマトリクス（ａｃｔｉｖｅ  ｍａｔｒｉｘ）型とに分けられ、パッシブマトリクス型に比べて解像度及び動画の実現能力に優れているアクティブマトリクス型が多く採用されている。
【０００３】
アクティブマトリクス型の平板表示装置は、薄膜トランジスタと、キャパシタとを備える。このため、薄膜トランジスタ及びキャパシタを製造するためのマスク及び多くの工程ステップが追加されなければならない。例えば、薄膜トランジスタの活性層及びキャパシタの下部電極を形成するためのマスク、薄膜トランジスタのゲート電極及びキャパシタの上部電極を形成するためのマスク、ソース及びドレイン領域を露出させるためのマスク、ソース電極及びドレイン電極を形成するためのマスクなどが必要になる。したがって、マスク作製コストが嵩み、多くの工程ステップによる歩留まりの低下により製造コストが高くなるという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】大韓民国特許出願公開第２００５−００８１５４２号明細書
【特許文献２】大韓民国特許出願公開第２００６−００６７０５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、マスクの数を減少させることができる平板表示装置及びその製造方法を提供することである。
【０００６】
本発明の他の目的は、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のキャパシタを備える平板表示装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するための本発明の一態様による平板表示装置は、第１領域及び第２領域を含む基板と、前記第１領域の前記基板上に半導体で形成された活性層と、前記第２領域の前記基板上に前記半導体で形成された下部電極と、前記活性層及び前記下部電極を含む上部に形成された第１絶縁層と、前記活性層上の前記第１絶縁層上に第１導電層及び第２導電層で形成されたゲート電極と、前記下部電極上の前記第１絶縁層上に前記第１導電層で形成された上部電極と、前記ゲート電極及び前記上部電極を含む上部に形成され、前記活性層及び前記上部電極が露出するようにパターニングされた第２絶縁層と、前記露出した活性層に接続されるソース電極及びドレイン電極とを備える。
【０００８】
上記目的を達成するための本発明の他の態様による平板表示装置は、第１領域、第２領域、及び第３領域を含む基板と、前記第１領域の前記基板上に半導体で形成された活性層と、前記第２領域の前記基板上に前記半導体で形成された下部電極と、前記活性層及び前記下部電極を含む上部に形成された第１絶縁層と、前記活性層上の前記第１絶縁層上に第１導電層及び第２導電層で形成されたゲート電極と、前記下部電極上の前記第１絶縁層上に前記第１導電層で形成された上部電極と、前記第３領域の前記第１絶縁層上に前記第１導電層で形成されたアノード電極と、前記ゲート電極、前記上部電極、及び前記アノード電極を含む上部に形成され、前記活性層及び前記アノード電極の一部領域、前記上部電極、及び発光領域の前記アノード電極が露出するようにパターニングされた第２絶縁層と、前記露出した活性層及び前記アノード電極に接続されたソース電極と、前記露出した活性層に接続されたドレイン電極と、前記ソース電極及び前記ドレイン電極を含む上部に形成され、前記発光領域のアノード電極が露出するようにパターニングされた画素定義膜と、前記発光領域のアノード電極上に形成された有機発光層と、前記有機発光層上に形成されたカソード電極と、を備える。
【０００９】
上記目的を達成するための本発明のさらに他の態様による平板表示装置は、第１領域、第２領域、及び第３領域を含む基板と、前記第１領域の前記基板上に半導体で形成された活性層と、前記第２領域の前記基板上に前記半導体で形成された下部電極と、前記活性層及び前記下部電極を含む上部に形成された第１絶縁層と、前記活性層上の前記第１絶縁層上に第１導電層及び第２導電層で形成されたゲート電極と、前記下部電極上の前記第１絶縁層上に前記第１導電層で形成された上部電極と、前記ゲート電極及び前記上部電極を含む上部に形成され、前記活性層及び前記上部電極が露出するようにパターニングされた第２絶縁層と、前記露出した活性層に接続されたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を含む上部に形成され、前記ソース電極または前記ドレイン電極が露出するようにパターニングされた第３絶縁層と、前記露出したソース電極または前記ドレイン電極に接続されるアノード電極と、前記アノード電極を含む上部に形成され、発光領域の前記アノード電極が露出するようにパターニングされた画素定義膜と、前記発光領域の前記アノード電極上に形成された有機発光層と、前記有機発光層上に形成されたカソード電極とを備える。
【００１０】
上記目的を達成するための本発明のさらに他の態様による平板表示装置の製造方法は、基板上に半導体層を形成した後、パターニングして、第１領域には活性層を形成し、第２領域には下部電極を形成するステップと、前記活性層及び前記下部電極を含む前記基板上に第１絶縁層を形成するステップと、前記第１絶縁層上に第１導電層及び第２導電層を形成するステップと、前記第２導電層及び第１導電層をパターニングして、前記活性層上の第１絶縁層上にゲート電極を形成し、前記下部電極上の前記第１絶縁層上に上部電極を形成するステップと、前記ゲート電極及び前記上部電極を含む前記第１絶縁層上に第２絶縁層を形成するステップと、前記第２絶縁層をパターニングして、前記活性層及び前記上部電極が露出するように開口部を形成するステップと、前記開口部が埋め込まれるように前記第２絶縁層上に第３導電層を形成するステップと、前記第３導電層をパターニングして、前記露出した活性層に接続されるソース電極及びドレイン電極を形成するステップと、前記開口部を介して露出する前記第２領域の第２導電層を除去するステップと、前記開口部の第１導電層及び第１絶縁層を介して前記下部電極にイオンを注入するステップと、を含む。
【発明の効果】
【００１１】
本発明は、薄膜トランジスタの製造工程を用いて下部電極−絶縁層−上部電極からなるＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のキャパシタを形成する。比較的厚さの薄い絶縁層（ＳｉＯ２）を誘電体として用いることにより高い静電容量を確保することができ、小さい面積で高い静電容量を実現できるため、相対的に発光領域の大きさ（開口率）を増加させることができる。半導体からなる下部電極には、別のマスクを用いることなく、不純物イオンを注入して導電性を持たせるため、５つのマスク（第１〜第５マスク）を用いて平板表示装置を製造することができる。したがって、従来に比べてマスクの数及び工程ステップの数を減少させることができ、製造コストが節減される。
【図面の簡単な説明】
【００１２】
【図１】本発明による平板表示装置の一実施例を説明するための断面図である。
【図２】本発明による平板表示装置の他の実施例を説明するための断面図である。
【図３ａ】は、本発明による平板表示装置の製造方法を説明するための断面図である。
【図３ｂ】は、本発明による平板表示装置の製造方法を説明するための断面図である。
【図３ｃ】は、本発明による平板表示装置の製造方法を説明するための断面図である。
【図３ｄ】は、本発明による平板表示装置の製造方法を説明するための断面図である。
【図３ｅ】は、本発明による平板表示装置の製造方法を説明するための断面図である。
【図３ｆ】は、本発明による平板表示装置の製造方法を説明するための断面図である。
【図３ｇ】は、本発明による平板表示装置の製造方法を説明するための断面図である。
【図３ｈ】は、本発明による平板表示装置の製造方法を説明するための断面図である。
【図３ｉ】は、本発明による平板表示装置の製造方法を説明するための断面図である。
【図４】本発明による平板表示装置の他の実施例を説明するための断面図である。
【図５ａ】本発明による平板表示装置の製造方法を説明するための断面図である。
【図５ｂ】本発明による平板表示装置の製造方法を説明するための断面図である。
【図５ｃ】本発明による平板表示装置の製造方法を説明するための断面図である。
【図５ｄ】本発明による平板表示装置の製造方法を説明するための断面図である。
【図５ｅ】本発明による平板表示装置の製造方法を説明するための断面図である。
【図５ｆ】本発明による平板表示装置の製造方法を説明するための断面図である。
【図５ｇ】本発明による平板表示装置の製造方法を説明するための断面図である。
【図５ｈ】本発明による平板表示装置の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。以下の実施形態は、この技術分野における通常の知識を有する者に本発明が十分に理解されるように提供されるものであって、様々な形態での変形が可能であり、本発明の範囲は以下の実施形態には限定されない。
【００１４】
図１は、本発明による平板表示装置の一実施形態を説明するための断面図であり、薄膜トランジスタ及びキャパシタが形成された領域を概略的に示す。
【００１５】
絶縁物からなる基板１０は、薄膜トランジスタ形成領域Ｔ及びキャパシタ形成領域Ｃを含む。薄膜トランジスタ形成領域Ｔ及びキャパシタ形成領域Ｃの基板１０上にはバッファ層１２が形成される。薄膜トランジスタ形成領域Ｔのバッファ層１２上には、チャネル領域、ソース領域、及びドレイン領域を含む活性層１４ａが形成され、キャパシタ形成領域Ｃのバッファ層１２上には下部電極１４ｂが形成される。活性層１４ａ及び下部電極１４ｂは、非晶質シリコンまたはポリシリコンのような半導体で形成され、下部電極１４ｂには、導電性を有するように不純物イオンが注入される。
【００１６】
活性層１４ａ及び下部電極１４ｂを含むバッファ層１２上には絶縁層１６が形成される。絶縁層１６は、薄膜トランジスタのゲート絶縁層及びキャパシタの誘電体として用いられる。活性層１４ａ上の絶縁層１６上には、第１導電層１８及び第２導電層２０からなるゲート電極２０ａが形成され、下部電極１４ｂ上の絶縁層１６上には第１導電層１８からなる上部電極２０ｂが形成される。
【００１７】
ゲート電極２０ａ及び上部電極２０ｂを含む絶縁層１６上には絶縁層２２が形成され、絶縁層２２には、活性層１４ａのソース領域及びドレイン領域と、上部電極２０ｂとが露出するように開口部が形成される。上部電極２０ｂを構成する第１導電層１８の縁部と絶縁層２２との間には第２導電層２０が介在し得る。第１導電層１８は、透明導電物質で形成され、第２導電層２０は、金属または合金で形成される。
【００１８】
絶縁層２２上には、前記開口部を介してソース領域の活性層１４ａに接続されるソース電極２４ａと、ドレイン領域の活性層１４ａに接続されるドレイン電極２４ｂとが形成される。
【００１９】
図２は、本発明による平板表示装置の他の実施形態を説明するための断面図であり、本発明を背面発光構造の有機電界発光表示装置に適用した場合を示す。
【００２０】
透明ガラスやプラスチックのような絶縁物からなる基板１０は、薄膜トランジスタ形成領域Ｔ、キャパシタ形成領域Ｃ、及び画素形成領域Ｐを含む。薄膜トランジスタ形成領域Ｔ、キャパシタ形成領域Ｃ、及び画素形成領域Ｐの基板１０上には、バッファ層１２が形成される。薄膜トランジスタ形成領域Ｔのバッファ層１２上には、チャネル領域、ソース領域、及びドレイン領域を含む活性層１４ａが形成され、キャパシタ形成領域Ｃのバッファ層１２上には下部電極１４ｂが形成される。活性層１４ａ及び下部電極１４ｂは、非晶質シリコンまたはポリシリコンのような半導体で形成され、下部電極１４ｂには、導電性を有するように不純物イオンが注入される。
【００２１】
活性層１４ａ及び下部電極１４ｂを含むバッファ層１２上には絶縁層１６が形成される。絶縁層１６は、薄膜トランジスタのゲート絶縁層及びキャパシタの誘電体として用いられる。
【００２２】
活性層１４ａ上の絶縁層１６上には、第１導電層１８及び第２導電層２０からなるゲート電極２０ａが形成され、下部電極１４ｂ上の絶縁層１６上には、第１導電層１８からなる上部電極２０ｂが形成され、画素形成領域Ｐの絶縁層１６上には、第１導電層１８からなるアノード電極２０ｃが形成される。
【００２３】
ゲート電極２０ａ、上部電極２０ｂ、及びアノード電極２０ｃを含む絶縁層１６上には絶縁層２２が形成され、絶縁層２２には、ソース領域及びドレイン領域の活性層１４ａ、上部電極２０ｂ、及び発光領域のアノード電極２０ｃが露出するように開口部が形成される。上部電極２０ｂを構成する第１導電層１８の縁部と絶縁層２２との間と、アノード電極２０ｃを構成する第１導電層１８の縁部と絶縁層２２との間には第２導電層２０が介在し得る。第１導電層１８は、透明導電物質で形成され、第２導電層２０は、金属または合金で形成される。
【００２４】
絶縁層２２上には、前記開口部を介してソース領域の活性層１４ａ及び発光領域のアノード電極２０ｃに共通に接続されるソース電極２４ａと、ドレイン領域の活性層１４ａに接続されるドレイン電極２４ｂとが形成される。
【００２５】
ソース電極２４ａ及びドレイン電極２４ｂを含む絶縁層２２上には画素定義膜２６が形成され、画素定義膜２６には、発光領域のアノード電極２０ｃが露出するように開口部が形成される。露出した発光領域のアノード電極２０ｃ上には有機発光層２８が形成され、有機発光層２８を含む画素定義膜２６上にはカソード電極３０が形成される。
【００２６】
前記平板表示装置は、外部から提供される信号がキャパシタに記憶され、薄膜トランジスタによりアノード電極２０ｃに信号が提供される。したがって、アノード電極２０ｃ及びカソード電極３０に所定の電圧が印加されると、アノード電極２０ｃを介して注入される正孔と、カソード電極３０を介して注入される電子とが有機発光層２８で再結合するようになり、この過程で発生するエネルギーの差により有機発光層２８から放出された光が基板１０を介して外部に出射することにより、文字や画像を表示する。
【００２７】
次に、このように構成された平板表示装置の製造過程に基づいて本発明をより詳細に説明する。
【００２８】
図３ａ〜図３ｉは、本発明による平板表示装置の製造方法を説明するための断面図であり、図２の構造を例として説明する。
【００２９】
図３ａに示すように、薄膜トランジスタ形成領域Ｔ、キャパシタ形成領域Ｃ、及び画素形成領域Ｐが定義された基板１０が提供されると、薄膜トランジスタ形成領域Ｔ、キャパシタ形成領域Ｃ、及び画素形成領域Ｐを含む基板１０上に、バッファ層１２と、半導体層とを順次形成する。第１マスクを用いたフォト及びエッチング工程により半導体層をパターニングして、薄膜トランジスタ形成領域Ｔのバッファ層１２上には、チャネル領域、ソース領域、及びドレイン領域を含む活性層１４ａを形成し、キャパシタ形成領域Ｃのバッファ層１２上には下部電極１４ｂを形成する。半導体層は、非晶質シリコンまたはポリシリコンで形成し、必要に応じて結晶化工程を行うことができる。
【００３０】
図３ｂに示すように、活性層１４ａ及び下部電極１４ｂを含むバッファ層１２上に、絶縁層１６と、第１導電層１８と、第２導電層２０とを順次形成する。絶縁層１６は、シリコン酸化膜（ＳｉＯ２）で形成する。第１導電層１８は、電極として用いられる程度に十分な導電性を有する非晶質ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＩＴＯ、ポリＩＴＯ、及びＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）のような透明導電物質で形成し、第２導電層２０は、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銀（Ａｇ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、クロム（Ｃｒ）、及びニオブ（Ｎｂ）などの金属またはこれら金属の合金で形成する。
【００３１】
図３ｃに示すように、第２マスクを用いたフォト及びエッチング工程により第２導電層２０及び第１導電層１８をパターニングして、活性層１４ａ及び下部電極１４ｂの上部の絶縁層１６及び画素形成領域Ｐの絶縁層１６上に、それぞれ第１導電層１８及び第２導電層２０からなるゲート電極２０ａと、上部電極２０ｂと、アノード電極２０ｃとを形成する。このとき、ゲート電極２０ａをマスクとして用いてソース領域及びドレイン領域の活性層１４ａに高濃度の不純物イオンを注入することができる。
【００３２】
この後、ゲート電極２０ａと、上部電極２０ｂと、アノード電極２０ｃとを含む絶縁層１６上に絶縁層２２を形成する。
【００３３】
図３ｄに示すように、第３マスクを用いたフォト及びエッチング工程により絶縁層２２及び絶縁層１６をパターニングして、ソース領域及びドレイン領域の活性層１４ａ及びアノード電極２０ｃの一部、上部電極２０ｂ、及び発光領域のアノード電極２０ｃがそれぞれ露出するように開口部２２ａ、２２ｂ及び２２ｃを形成する。
【００３４】
図３ｅに示すように、開口部２２ａ、２２ｂ及び２２ｃが埋め込まれるように絶縁層２２上に導電層２４を形成する。
【００３５】
図３ｆに示すように、第４マスクを用いたフォト及びエッチング工程により導電層２４をパターニングして、開口部２２ａを介してソース領域の活性層１４ａ及び発光領域のアノード電極２０ｃに共通に接続されるソース電極２４ａと、ドレイン領域の活性層１４ａに接続されるドレイン電極２４ｂとを形成する。このとき、第４マスクを用いてキャパシタ形成領域Ｃの開口部２２ｂを介して露出する第２導電層２０と、画素形成領域Ｐの開口部２２ｃを介して露出する第２導電層２０とを除去する。
【００３６】
図３ｇに示すように、キャパシタ形成領域Ｃの開口部２２ｂを介して下部電極１４ｂに不純物イオンを注入する。このとき、不純物イオンが露出した第２導電層２０及び絶縁層１６を通して下部電極１４ｂに注入されるため、半導体層からなる下部電極１４ｂが十分な導電性を有するようにイオン注入エネルギーを調節しなければならない。
【００３７】
図３ｈに示すように、ソース電極２４ａ及びドレイン電極２４ｂを含む絶縁層２２上に画素定義膜２６を形成する。また、第５マスクを用いたフォト及びエッチング工程により画素定義膜２６をパターニングして、発光領域２６ａのアノード電極２０ｃを露出させる。
【００３８】
図３ｉに示すように、露出した発光領域２６ａのアノード電極２０ｃ上に有機発光層２８を形成し、有機発光層２８を含む画素定義膜２６上にカソード電極３０を形成する。
【００３９】
このように、本発明は、ソース電極２４ａ及びドレイン電極２４ｂを形成するための第４マスクを用いてキャパシタ形成領域Ｃの開口部２２ｂを介して露出する第２導電層２０を除去することによりイオン注入条件が確保されるようにし、別のマスクを用いることなく、半導体からなる下部電極１４ｂに不純物イオンを注入して導電性を持たせる（図３ｆ及び図３ｇ参照）。したがって、５つのマスク（第１〜第５マスク）を用いて平板表示装置を製造できるため、従来に比べてマスクの数及び工程ステップの数を減少させることにより、製造コストを節減することができる。
【００４０】
また、薄膜トランジスタ製造工程を用いて下部電極１４ｂ−絶縁層１６−上部電極２０ｂからなるＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のキャパシタを実現するため、比較的厚さの薄い絶縁層（ＳｉＯ２）１６を誘電体として用いることにより高い静電容量を確保することができ、小さい面積で高い静電容量を実現できるため、相対的に発光領域の大きさ（開口率）を増加させることができる。
【００４１】
図４は、本発明による平板表示装置の他の実施例を説明するための断面図であり、本発明を前面発光構造の有機電界発光表示装置に適用した場合を示す。
【００４２】
透明ガラスやプラスチックのような絶縁物からなる基板４０は、薄膜トランジスタ形成領域Ｔ、キャパシタ形成領域Ｃ、及び画素形成領域Ｐを含む。薄膜トランジスタ形成領域Ｔ、キャパシタ形成領域Ｃ、及び画素形成領域Ｐの基板４０上には、バッファ層４２が形成される。薄膜トランジスタ形成領域Ｔのバッファ層１２上には、チャネル領域、ソース領域、及びドレイン領域を含む活性層４４ａが形成され、キャパシタ形成領域Ｃのバッファ層４２上には下部電極４４ｂが形成される。活性層４４ａ及び下部電極４４ｂは、非晶質シリコンまたはポリシリコンのような半導体で形成され、下部電極４４ｂには、導電性を持たせるように不純物イオンが注入される。
【００４３】
活性層４４ａ及び下部電極４４ｂを含むバッファ層４２上には絶縁層４６が形成される。絶縁層４６は、薄膜トランジスタのゲート絶縁層及びキャパシタの誘電体として用いられる。
【００４４】
活性層４４ａ上の絶縁層４６上には、第１導電層４８及び第２導電層５０からなるゲート電極５０ａが形成され、下部電極４４ｂ上の絶縁層４６上には、第１導電層４８からなる上部電極５０ｂが形成される。
【００４５】
ゲート電極５０ａ及び上部電極５０ｂを含む絶縁層４６上には絶縁層５２が形成され、絶縁層５２には、ソース領域及びドレイン領域の活性層４４ａ及び上部電極５０ｂが露出するように開口部が形成される。上部電極５０ｂを構成する第１導電層４８の縁部と絶縁層５２との間には第２導電層５０が介在し得る。第１導電層４８は、透明導電物質で形成され、第２導電層５０は、金属または合金で形成される。
【００４６】
絶縁層５２上には、前記開口部を介してソース領域及びドレイン領域の活性層４４ａに接続されるソース電極５４ａ及びドレイン電極５４ｂが形成される。ソース電極５４ａ及びドレイン電極５４ｂを含む絶縁層５２上には絶縁層５６が形成され、絶縁層５６には、ソース電極５４ａまたはドレイン電極５４ｂが露出するようにビアホールが形成される。
【００４７】
絶縁層５６上には、前記ビアホールを介してソース電極５４ａまたはドレイン電極５４ｂに接続されるアノード電極５８が形成され、アノード電極５８を含む絶縁層５６上には画素定義膜６０が形成される。画素定義膜６０には、発光領域のアノード電極５８が露出するように開口部が形成される。露出した発光領域のアノード電極５８上には有機発光層６２が形成され、有機発光層６２を含む画素定義膜６０上にはカソード電極６４が形成される。
【００４８】
前記平板表示装置は、外部から提供される信号がキャパシタに記憶され、薄膜トランジスタによりアノード電極５８に信号が提供される。したがって、アノード電極５８及びカソード電極６４に所定の電圧が印加されると、アノード電極５８を介して注入される正孔と、カソード電極６４を介して注入される電子とが有機発光層６２で再結合するようになり、この過程で発生するエネルギーの差により有機発光層６２から放出された光が外部に出射することにより、文字や画像を表示する。
【００４９】
図５ａ〜図５ｈは、本発明による平板表示装置の製造方法を説明するための断面図であり、図４の構造を例として説明する。
【００５０】
図５ａに示すように、薄膜トランジスタ形成領域Ｔ、キャパシタ形成領域Ｃ、及び画素形成領域Ｐが定義された基板４０が提供されると、薄膜トランジスタ形成領域Ｔ、キャパシタ形成領域Ｃ、及び画素形成領域Ｐを含む基板４０上に、バッファ層４２と、半導体層とを順次形成する。第１マスクを用いたフォト及びエッチング工程により半導体層をパターニングして、薄膜トランジスタ形成領域Ｔのバッファ層４２上には、チャネル領域、ソース領域、及びドレイン領域を含む活性層４４ａを形成し、キャパシタ形成領域Ｃのバッファ層４２上には下部電極４４ｂを形成する。半導体層は、非晶質シリコンまたはポリシリコンで形成し、必要に応じて結晶化工程を行うことができる。
【００５１】
図５ｂに示すように、活性層４４ａ及び下部電極４４ｂを含むバッファ層４２上に、絶縁層４６と、第１導電層４８と、第２導電層５０とを順次形成する。絶縁層４６は、シリコン酸化膜（ＳｉＯ２）で形成する。第１導電層４８は、電極として用いられる程度に十分な導電性を有する非晶質ＩＴＯ、ＩＴＯ、ポリＩＴＯ、及びＩＺＯのような透明導電物質で形成し、第２導電層５０は、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、銀（Ａｇ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、金（Ａｕ）、クロム（Ｃｒ）、及びニオブ（Ｎｂ）などの金属またはこれら金属の合金で形成する。
【００５２】
図５ｃに示すように、第２マスクを用いたフォト及びエッチング工程により第２導電層５０及び第１導電層４８をパターニングして、活性層４４ａ及び下部電極４４ｂの上部の絶縁層４６上に、第１導電層４８及び第２導電層５０からなるゲート電極５０ａ及び上部電極５０ｂを形成する。このとき、ゲート電極５０ａをマスクとして用いてソース領域及びドレイン領域の活性層４４ａに高濃度の不純物イオンを注入することができる。
【００５３】
この後、ゲート電極５０ａ及び上部電極５０ｂを含む絶縁層４６上に絶縁層５２を形成する。
【００５４】
図５ｄに示すように、第３マスクを用いたフォト及びエッチング工程により絶縁層５２及び絶縁層４６をパターニングして、ソース領域及びドレイン領域の活性層４４ａ及び上部電極５０ｂが露出するように開口部５２ａ及び５２ｂを形成する。
【００５５】
図５ｅに示すように、開口部５２ａ及び５２ｂが埋め込まれるように絶縁層５２上に導電層５４を形成する。
【００５６】
図５ｆに示すように、第４マスクを用いたフォト及びエッチング工程により導電層５４をパターニングし、開口部５２ａを介してソース領域の活性層４４ａに接続されるソース電極５４ａと、ドレイン領域の活性層４４ａに接続されるドレイン電極５４ｂとを形成する。このとき、第４マスクを用いてキャパシタ形成領域Ｃの開口部５２ｂを介して露出する第２導電層５０を除去する。
【００５７】
図５ｇに示すように、キャパシタ形成領域Ｃの開口部５２ｂを介して下部電極４４ｂに不純物イオンを注入する。このとき、不純物イオンが露出した第２導電層５０及び絶縁層４６を通して下部電極４４ｂに注入されるため、半導体層からなる下部電極４４ｂが十分な導電性を有するようにイオン注入エネルギーを調節しなければならない。
【００５８】
図５ｈに示すように、ソース電極５４ａ及びドレイン電極５４ｂを含む絶縁層５２上に絶縁層５６を形成する。第５マスクを用いたフォト及びエッチング工程により絶縁層５６をパターニングして、ソース電極５４ａまたはドレイン電極５４ｂが露出するようにビアホールを形成する。
【００５９】
前記ビアホールが埋め込まれるように絶縁層５６上に導電層を形成する。第６マスクを用いたフォト及びエッチング工程により前記導電層をパターニングして、前記ビアホールを介してソース電極５４ａまたはドレイン電極５４ｂに接続されるアノード電極５８を形成する。
【００６０】
アノード電極５８を含む絶縁層５６上に画素定義膜６０を形成する。第７マスクを用いたフォト及びエッチング工程により画素定義膜６０をパターニングして、発光領域のアノード電極５８が露出するように開口部を形成する。また、開口部を介して露出した発光領域のアノード電極５８上に有機発光層６２を形成し、有機発光層６２を含む画素定義膜６０上にカソード電極６４を形成する。
【００６１】
このように、本発明は、ソース電極５４ａ及びドレイン電極５４ｂを形成するための第４マスクを用いてキャパシタ形成領域Ｃの開口部５２ｂを介して露出する第２導電層５０を除去することによりイオン注入条件が確保されるようにし、別のマスクを用いることなく、半導体からなる下部電極４４ｂに不純物イオンを注入して導電性を持たせる（図５ｆ及び図５ｇ参照）。
【００６２】
また、薄膜トランジスタ製造工程を用いて下部電極４４ｂ−絶縁層４６−上部電極５０ｂからなるＭＯＳ構造のキャパシタを実現するため、比較的厚さの薄い絶縁層（ＳｉＯ２）４６を誘電体として用いることにより高い静電容量を確保することができ、小さい面積で高い静電容量を実現できるため、相対的に発光領域の大きさ（開口率）を増加させることができる。
【符号の説明】
【００６３】
１０、４０；基板、
１２、４２；バッファ層、
１６、２２、４６、５２、５６；絶縁層、
１４ａ、４４ａ；活性層、
１４ｂ、４４ｂ；下部電極、
１８、４８；第１導電層、
２０、５０；第２導電層、
２０ａ、５０ａ；ゲート電極、
２０ｂ、５０ｂ；上部電極、
２０ｃ、５８；アノード電極、
２４ａ、５４ａ；ソース電極、
２４ｂ、５４ｂ；ドレイン電極、
２６、６０；画素定義膜、
２８、６２；有機発光層、
２２ａ、２２ｂ、２２ｃ、５２ａ、５２ｂ；開口部、
２６ａ；発光領域、
３０、６４；カソード電極、
Ｃ；キャパシタ形成領域、
Ｐ；画素形成領域、
Ｔ；薄膜トランジスタ形成領域。
【図１】
2011123467.tif 000003
【図２】
2011123467.tif 000004
【図３ａ】
2011123467.tif 000005
【図３ｂ】
2011123467.tif 000006
【図３ｃ】
2011123467.tif 000007
【図３ｄ】
2011123467.tif 000008
【図３ｅ】
2011123467.tif 000009
【図３ｆ】
2011123467.tif 000010
【図３ｇ】
2011123467.tif 000011
【図３ｈ】
2011123467.tif 000012
【図３ｉ】
2011123467.tif 000013
【図４】
2011123467.tif 000014
【図５ａ】
2011123467.tif 000015
【図５ｂ】
2011123467.tif 000016
【図５ｃ】
2011123467.tif 000017
【図５ｄ】
2011123467.tif 000018
【図５ｅ】
2011123467.tif 000019
【図５ｆ】
2011123467.tif 000020
【図５ｇ】
2011123467.tif 000021
【図５ｈ】
2011123467.tif 000022