(57)【要約】【課題】可聴周波数領域のある特定の周波数帯域で間欠発振動作しないように制御可能なスイッチング電源装置および半導体装置を提供する。【解決手段】スイッチング電源装置１００を制御するための制御回路３を実現する半導体装置は、スイッチング素子２によるスイッチング動作の実行および停止を交互に指示するＥｎａｂｌｅ信号を出力する間欠発振制御回路１６と、Ｅｎａｂｌｅ信号に基づいて前記スイッチング動作の実行状態と停止状態とを切り替え、前記実行状態においてのみスイッチング素子２をスイッチング周期でターンオンさせるＴｕｒｎＯｎ信号を出力するターンオン制御回路１８と、ターンオン制御回路１８が前記実行状態にある期間と停止状態にある期間とで構成される間欠周期の長さが特定の時間範囲外になるように、ターンオン制御回路１８の前記実行状態または停止状態への切り替えを延期させる間欠発振周波数制御回路１７とを備える。【選択図】図１
2011004550.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を用いて入力直流電圧のスイッチングを間欠的に行うことにより前記入力直流電圧を調整された出力直流電圧に変換するスイッチング電源を制御するための半導体装置であって、
前記スイッチングの実行および停止を交互に指示するイネーブル信号を出力する間欠発振制御回路と、
前記イネーブル信号に基づいて、前記スイッチングの実行状態と停止状態とを切り替え、前記スイッチングの実行状態においてのみ、前記スイッチング素子をスイッチング周期でターンオンさせるターンオン信号を出力するターンオン制御回路と、
前記ターンオン制御回路が前記スイッチングの実行状態にある期間と停止状態にある期間とで構成される間欠周期の長さが特定の時間範囲外になるように、前記ターンオン制御回路の前記スイッチングの実行状態または停止状態への切り替えを延期させる間欠発振周波数制御回路と
を備える半導体装置。
【請求項２】
前記間欠発振周波数制御回路は、
前記ターンオン制御回路が前記スイッチングの実行および停止のうちいずれか一方の状態にある時点から第１時間を測定する第１時間測定器と、
前記時点から前記第１時間よりも長い第２時間を測定する第２時間測定器と
を有し、
前記時点から前記第１時間の経過後かつ前記第２時間の経過前に、前記イネーブル信号によって前記スイッチングの実行および停止のうち前記一方が指示された場合に、前記ターンオン制御回路が前記スイッチングの実行および停止のうち前記一方の状態に切り替わるのを前記第２時間が経過するまで延期させる
請求項１に記載の半導体装置。
【請求項３】
前記ターンオン制御回路は、前記スイッチングの周波数のクロック信号を生成し、前記スイッチングの実行状態においてのみ、前記クロック信号を前記ターンオン信号として出力し、
前記間欠発振周波数制御回路は、
前記ターンオン制御回路が前記スイッチングの実行および停止のうちいずれか一方の状態にある時点から、前記第１時間測定器および前記第２時間測定器が、それぞれ前記第１時間および前記第２時間の測定を開始した場合に、
前記第１時間の経過前または前記第２時間の経過後に前記イネーブル信号によって前記スイッチングの実行および停止のうち前記一方が指示されると直ちにリセット信号を出力し、
前記第１時間の経過後かつ前記第２時間の経過前に前記イネーブル信号によって前記スイッチングの実行および停止のうち前記一方が指示されると前記第２時間の経過後にリセット信号を出力し、
前記ターンオン制御回路は、前記リセット信号に応じて前記スイッチングの実行および停止のうち前記一方の状態に切り替わり、
前記第１時間測定器および前記第２時間測定器は、前記リセット信号の出力後の前記クロック信号の最初の周期で、それぞれ前記第１時間および前記第２時間の測定を新たに開始する
請求項２に記載の半導体装置。
【請求項４】
前記ターンオン制御回路は、
前記イネーブル信号によって前記スイッチングの実行および停止のうち他方が指示されるとセットされ、前記リセット信号によってリセットされることにより、前記スイッチングの実行状態と停止状態とを示す状態信号を出力するラッチ回路と、
前記状態信号が前記スイッチングの実行状態を示すときに前記クロック信号を前記ターンオン信号として出力し、前記状態信号が前記スイッチングの停止状態を示すときに前記クロック信号をマスクする論理ゲートと
を有している
請求項３に記載の半導体装置。
【請求項５】
前記第１時間測定器および前記第２時間測定器は、それぞれ定電流源とコンデンサとを有し、測定されるべき第１時間および第２時間を前記定電流源の電流値と前記コンデンサの容量値とにより設定する
請求項２から請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記半導体装置には、前記第１時間測定器で測定されるべき前記第１時間を設定するための第１外部端子、および前記第２時間測定器で測定されるべき前記第２時間を設定するための第２外部端子のうち少なくともいずれか一方が設けられている
請求項２から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１外部端子とグランドとの間に前記第１時間を設定するための第１コンデンサが接続され、前記第２外部端子とグランドとの間に前記第２時間を設定するための第２コンデンサが接続されている
請求項６に記載の半導体装置。
【請求項８】
前記半導体装置は、前記スイッチング素子を含み、前記スイッチング素子を含む全ての回路が同一の半導体基板上に形成されている
請求項１から請求項７のいずれか１項に記載の半導体装置。
【請求項９】
請求項１から請求項８のいずれか１項に記載の半導体装置と、
前記入力直流電圧を前記スイッチング素子にてスイッチングすることにより生成された入力交流電圧を出力交流電圧に変換する変換器と、
前記出力交流電圧を前記出力直流電圧に変換する平滑回路と
を備えるスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧に対してスイッチング素子を通じてスイッチングすることにより出力電圧を制御するスイッチング電源装置および半導体装置に関するものである。
【背景技術】
【０００２】
従来から、家電製品等の一般家庭用機器には、その電源装置として、消費電力の低減化による電力効率の向上等の目的から、半導体（トランジスタなどのスイッチング素子）によるスイッチング動作を利用して出力電圧を制御（安定化など）する半導体装置を有するスイッチング電源装置が広く用いられている。
【０００３】
特に近年、さらに地球温暖化防止対策の見地から、家電製品等の機器においては、それらの動作待機（スタンバイ）時における消費電力削減が注目され、スタンバイ時における消費電力がより低いスイッチング電源装置が強く要求されている。
【０００４】
一般的に、スタンバイ負荷などの低い負荷状態では、スイッチング電源としてのエネルギー損失は、スイッチング動作によるスイッチング損失が支配的である。スタンバイ負荷などの軽負荷時の電源効率を改善するためのよく知られている技術の一つとして、軽負荷時に間欠発振制御で電源を動作させることが挙げられる。
【０００５】
図１６に、従来の間欠発振制御回路を有する半導体装置を備えたスイッチング電源装置９００の一構成例を示す。簡単に図１７のタイミングチャートを基に間欠発振時の動作を説明する。なお、通常動作中は電流モードのＰＷＭ制御を、例えば、１００ｋＨｚのスイッチング周波数で実行しているものとする。
【０００６】
図１６のように構成されるスイッチング電源装置９００では、図１７の負荷変動状態のように定格負荷状態から出力電流Ｉoutが小さくなると、それに伴い出力電圧Ｖoutが上昇する。出力電圧検出回路５からＦＢ端子に、出力電圧Ｖoutの大きさを示すフィードバック信号（例えば、出力電圧Ｖoutが高くなるほど大きくなる流出方向の電流ＩFB）が入力され、フィードバック制御回路１１は、電流ＩFBに基づいて、出力電圧Ｖoutが高いほどスイッチング素子２に流れる電流に対して小さな制限値を示す制御電圧ＶEAOを出力する。
【０００７】
さらに負荷が小さくなると、間欠発振制御回路１６が動作し、間欠発振制御回路１６からスイッチング動作の間欠制御を指示するＥｎａｂｌｅ信号がターンオン制御回路１８に入力され、図１７の第１待機状態のようにスイッチング素子２のスイッチング動作の停止と実行とを繰り返す間欠発振制御へと切り替わる。
【０００８】
第１待機状態よりもさらに出力負荷電流が小さくなると、第１待機状態よりもさらに停止期間の長い第２待機状態となる。つまり、負荷が軽くなればなるほど、スイッチング素子２のスイッチング動作の実行期間と停止期間からなる間欠制御周期は長くなるよう制御される。このように、軽負荷時に間欠発振制御を行うことにより軽負荷時の電源効率を改善している。
【０００９】
このような動作において、通常動作時は１００ｋＨｚでスイッチングしていたとしても、間欠発振制御状態となると、スイッチング素子２のスイッチング期間と停止期間からなる間欠制御の周波数は、２０ｋＨｚ以下の可聴周波数領域となってしまう。その結果として、スイッチング電源において一般に使用されるトランスやコンデンサから音鳴りが発生することがある。
【００１０】
すなわち、軽負荷時に間欠発振制御を行うことは、軽負荷時の電源効率を改善するためには有効な手段であるが、間欠制御の周波数が可聴周波数領域となった場合に、トランス等から音が発生するといった欠点がある。
【００１１】
このトランス音の対策としては、間欠発振時のスイッチング素子のピーク電流を低下させる、また、トランスを接着あるいは含浸することなどはよく知られた技術であるが、間欠発振時のスイッチング素子のピーク電流を低下させると間欠発振時のスイッチング回数が増加するため電源効率が悪化し、また、トランスにて対策する場合はコストアップを招くなど、軽負荷時の電源効率の改善を図りつつトランスの音鳴りを回避するためには多くの時間やコストを費やす場合がある。
【００１２】
上記のような軽負荷時に間欠発振制御を行う場合のトランス音の低減の要求に応えるため、従来のスイッチング電源装置として特許文献１に開示されるようなものがある。
【００１３】
特許文献１では、起動時のソフトスタート用コンデンサを利用し、間欠発振時にはそのコンデンサに充放電を繰返し、誤差検出信号の出力信号が間欠発振制御における発振の停止状態から実行状態となっていれば、スイッチング素子のスイッチングを実行させ、充放電電圧レベルが高電位側電圧となった時に、誤差検出信号の出力信号が間欠発振制御における発振の実行状態から停止状態となっていれば、スイッチング素子のスイッチングを停止させるように制御している。つまり、間欠発振制御時の周波数の上限を起動時のソフトスタート用コンデンサの充放電周波数により決定している。
【００１４】
このような制御を行うことにより、間欠発振時の間欠周期の最小周期が決定でき、トランス音の発生を低減している。
【００１５】
また、軽負荷時に間欠発振制御を行う場合のトランス音を低減する別のスイッチング電源装置として、特許文献２に開示されるようなものもある。
【００１６】
特許文献２では、間欠発振時の間欠制御周波数の上限を、スイッチング素子のスイッチング周波数と、間欠発振時の発振の実行状態でスイッチングする回数により決めている。
【００１７】
具体的な例として、通常動作時のスイッチング周波数を３０ｋＨｚとし、間欠発振時のスイッチング実行状態には少なくとも４回以上スイッチングさせている。この場合、間欠制御周波数の上限は、間欠発振時のスイッチング実行状態に４回連続スイッチングさせ、１回分スイッチング停止する、つまり、間欠周期として５回分のスイッチングが１セットとなることにより決定される。したがって、間欠制御周波数の上限は６ｋＨｚとなる。このように、間欠制御周波数の上限を決定して、間欠発振制御時のトランス音を低減させている。
【００１８】
上記の特許文献１や特許文献２は、間欠発振時の間欠周期の下限、つまり、間欠発振時の間欠制御周波数の上限を決定することにより、間欠発振制御時のトランス音を低減したスイッチング電源装置である。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特許第４０３９３６２号公報
【特許文献２】特開２００８−９２７９３号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、特許文献１に開示されるような従来のスイッチング電源装置では、間欠発振周波数を起動時のソフトスタート用コンデンサを用いて決定しているため、ソフトスタート時間と、間欠発振時のトランス音を低減するための間欠制御周波数の上限を共に最適化することが難しい。例えば、ソフトスタート時間を長くするため、ソフトスタート用コンデンサの容量値を大きくすると、間欠発振の停止期間が長くなり、その結果、間欠発振制御時の出力リップルが大きくなってしまう。
【００２１】
また、特許文献２に開示されるような従来のスイッチング電源装置では、スイッチング素子のスイッチング周波数に基づいて、間欠発振中のスイッチング実行期間内のスイッチング回数を制御することにより、間欠制御の最小周期が決定される。つまり、この間欠制御周波数の上限は、スイッチング周波数を分周した周波数となる。この場合、間欠制御の最小周期を規定するための固定周波数のクロック信号やスイッチング回数をカウントするカウンタ等が必要となり、また、間欠制御周波数の上限がそのクロック周波数の分周で決まるため、間欠制御の上限周波数の規定に対する自由度が低い。
【００２２】
なお、特許文献１あるいは特許文献２は、共に間欠発振時の間欠制御周波数の上限のみを制御していると言える。
【００２３】
本発明は、上記従来の問題点を解決するものであり、ＰＷＭ制御やＰＦＭ制御、それに擬似共振制御などといった制御方式によらず、軽負荷時に間欠発振制御を行うスイッチング電源において、間欠発振時に可聴周波数帯域で動作することによりトランスやセラミックコンデンサなどといったスイッチング電源に使われる部品から発生する音を効果的に低減するため、可聴周波数領域のある特定の周波数帯域で間欠発振動作しないように制御可能なスイッチング電源装置および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２４】
上記の課題を解決するために、本発明の半導体装置は、スイッチング素子を用いて入力直流電圧のスイッチングを間欠的に行うことにより前記入力直流電圧を調整された出力直流電圧に変換するスイッチング電源を制御するための半導体装置であって、前記スイッチングの実行および停止を交互に指示するイネーブル信号を出力する間欠発振制御回路と、前記イネーブル信号に基づいて、前記スイッチングの実行状態と停止状態とを切り替え、前記スイッチングの実行状態においてのみ、前記スイッチング素子をスイッチング周期でターンオンさせるターンオン信号を出力するターンオン制御回路と、前記ターンオン制御回路が前記スイッチングの実行状態にある期間と停止状態にある期間とで構成される間欠周期の長さが特定の時間範囲外となるように、前記ターンオン制御回路の前記スイッチングの実行状態または停止状態への切り替えを延期させる間欠発振周波数制御回路とを備える。
【００２５】
また、前記間欠発振周波数制御回路は、前記ターンオン制御回路が前記スイッチングの実行および停止のうちいずれか一方の状態にある時点から第１時間を測定する第１時間測定器と、前記時点から前記第１時間よりも長い第２時間を測定する第２時間測定器とを有し、前記時点から前記第１時間の経過後かつ前記第２時間の経過前に、前記イネーブル信号によって前記スイッチングの実行および停止のうち前記一方が指示された場合に、前記ターンオン制御回路が前記スイッチングの実行および停止のうち前記一方の状態に切り替わるのを前記第２時間が経過するまで延期させてもよい。
【００２６】
また、前記ターンオン制御回路は、スイッチング周波数のクロック信号を生成し、前記スイッチングの実行状態においてのみ、前記クロック信号を前記ターンオン信号として出力し、前記間欠発振周波数制御回路は、前記ターンオン制御回路が前記スイッチングの実行および停止のうちいずれか一方の状態にある時点から、前記第１時間測定器および前記第２時間測定器が、それぞれ前記第１時間および前記第２時間の測定を開始した場合に、前記第１時間の経過前または前記第２時間の経過後に前記イネーブル信号によって前記スイッチングの実行および停止のうち前記一方が指示されると直ちにリセット信号を出力し、前記第１時間の経過後かつ前記第２時間の経過前に前記イネーブル信号によって前記スイッチングの実行および停止のうち前記一方が指示されると前記第２時間の経過後にリセット信号を出力し、前記ターンオン制御回路は、前記リセット信号に応じて前記スイッチングの実行および停止のうち前記一方の状態に切り替わり、前記第１時間測定器および前記第２時間測定器は、前記リセット信号の出力後の前記クロック信号の最初の周期で、それぞれ前記第１時間および前記第２時間の測定を新たに開始してもよい。
【００２７】
また、前記ターンオン制御回路は、前記イネーブル信号によって前記スイッチングの実行および停止のうち他方が指示されるとセットされ、前記リセット信号によってリセットされることにより、前記スイッチングの実行状態と停止状態とを示す状態信号を出力するラッチ回路と、前記状態信号が前記スイッチングの実行状態を示すときに前記クロック信号を前記ターンオン信号として出力し、前記状態信号が前記スイッチングの停止状態を示すときに前記クロック信号をマスクする論理ゲートとを有していてもよい。
【００２８】
また、前記第１時間測定器および前記第２時間測定器は、それぞれ定電流源とコンデンサとを有し、測定されるべき第１時間および第２時間を前記定電流源の電流値とコンデンサの容量値により設定してもよい。
【００２９】
また、前記半導体装置には、前記第１時間測定器で測定されるべき前記第１時間を設定するための第１外部端子、および前記第２時間測定器で測定されるべき前記第２時間を設定するための第２外部端子のうち少なくともいずれか一方が設けられていてもよい。
【００３０】
また、前記第１外部端子とグランドとの間に前記第１時間を設定するための第１コンデンサが接続され、前記第２外部端子とグランドとの間に前記第２時間を設定するための第２コンデンサが接続されていてもよい。
【００３１】
また、前記半導体装置は、前記スイッチング素子を含み、前記スイッチング素子を含む全ての回路が同一の半導体基板上に形成されていてもよい。
【００３２】
さらに、本発明は、前記半導体装置と、前記入力直流電圧を前記スイッチング素子にてスイッチングすることにより生成された入力交流電圧を出力交流電圧に変換する変換器と、前記出力交流電圧を前記出力直流電圧に変換する平滑回路とを備えるスイッチング電源装置として実現することもできる。
【発明の効果】
【００３３】
本発明の半導体装置は、スイッチング素子を用いて入力直流電圧のスイッチングを間欠的に行うことにより前記入力直流電圧を調整された出力直流電圧に変換するスイッチング電源を制御するための半導体装置であって、前記スイッチングの実行状態にある期間と停止状態にある期間とで構成される間欠周期の長さが特定の時間範囲外となるように、前記スイッチングの実行状態または停止状態への切り替えを延期させる間欠発振周波数制御回路を備えているので、間欠制御周波数を特定の周波数帯域外とすることができる。
【００３４】
これにより、特定の周波数帯域で間欠発振動作しないようにできるので、間欠制御周波数の上限のみを設定する従来の技術と比べて、特定の可聴周波数領域で生じる音鳴りを効果的に低減することができる。
【００３５】
また、前記第１時間測定器と前記第２時間測定器とを設け、前記スイッチングの実行状態および停止状態のいずれか一方への切り替えが、第１時間から第２時間までの間に連続して起こらないように、後続する切り替えを延期させる構成によれば、間欠制御周波数から除外される特定の周波数帯域を、ソフトスタート用コンデンサや、スイッチング周波数を決めるクロック信号とは無関係に設定できる。
【００３６】
これにより、クロック信号が固定周波数であるＰＷＭ制御、可変周波数であるＰＦＭ制御、それに、スイッチング素子のソースドレイン間電圧の最下点でオンする擬似共振制御などの、どのような制御形態にも適用可能となり、応用の幅が広がる。
【００３７】
また、前記半導体装置に前記第１時間測定器と前記第２時間測定器とで測定される時間を設定するための外部端子を設けた構成では、間欠周期から除外される特定の時間範囲を、前記半導体装置の外部から自由に設定することができる。
【００３８】
これにより、音鳴りが生じる周波数帯域が異なる様々な仕様のスイッチング電源装置に対して、同じ半導体装置を用いて音鳴りを低減する効果を得ることができる。
【００３９】
以上により、軽負荷時の電源効率改善のため必要とされる間欠発振時の課題であったトランスやコンデンサ等から発生する音を簡単な構成で、かつ容易に低減することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態１の半導体装置を備えたスイッチング電源装置の一構成例を示す回路図
【図２】実施の形態１の半導体装置におけるフィードバック制御回路の一構成例を示す回路図
【図３】実施の形態１の半導体装置を備えたスイッチング電源装置におけるフィードバック電流に対するスイッチング素子に流れる電流を示す模式図
【図４】実施の形態１の半導体装置における間欠発振制御回路の一構成例を示す回路図
【図５】実施の形態１の半導体装置における間欠発振周波数制御回路の一構成例を示す回路図
【図６】実施の形態１の半導体装置におけるターンオン制御回路の一構成例を示す回路図
【図７】実施の形態１の半導体装置を備えたスイッチング電源装置の一動作例を説明するためのタイミングチャート
【図８】実施の形態１の半導体装置を備えたスイッチング電源装置の一動作例を説明するためのタイミングチャート
【図９】実施の形態１の半導体装置を備えたスイッチング電源装置の一動作例を説明するためのタイミングチャート
【図１０】実施の形態１の半導体装置における間欠発振周波数制御回路内の第１時間測定器および第２時間測定器の一構成例を示す回路図
【図１１】実施の形態２の半導体装置を備えたスイッチング電源装置の一動作例を説明するためのタイミングチャート
【図１２】実施の形態２の半導体装置を備えたスイッチング電源装置の一動作例を説明するためのタイミングチャート
【図１３】実施の形態２の半導体装置を備えたスイッチング電源装置の一動作例を説明するためのタイミングチャート
【図１４】本発明の実施の形態３の半導体装置を備えたスイッチング電源装置の一構成例を示す回路図
【図１５】実施の形態３の半導体装置における間欠発振周波数制御回路内の第１時間測定器および第２時間測定器の一構成例を示す回路図
【図１６】従来の間欠発振制御回路を有する半導体装置を備えたスイッチング電源装置の一構成例を示す回路図
【図１７】従来の間欠発振制御回路を有する半導体装置を備えたスイッチング電源装置におけるスイッチング素子の間欠発振の様子を説明するためのタイミングチャート
【発明を実施するための形態】
【００４１】
以下、本発明の実施の形態を示す半導体装置およびスイッチング電源装置について、図面を参照しながら具体的に説明する。
【００４２】
（実施の形態１）
本発明の実施の形態１のスイッチング電源装置を説明する。
【００４３】
図１は、本実施の形態１の半導体装置を備えたスイッチング電源装置１００の一構成例を示す回路図である。半導体装置は、スイッチング電源装置１００の制御回路３として機能する。
【００４４】
図１において、トランス１は一次巻線１ａ、二次巻線１ｂ、及び補助巻線１ｃを有し、一次巻線１ａと二次巻線１ｂの極性は逆になっている。二次巻線１ｂから得られた交流電圧は、整流ダイオード６ａとコンデンサ６ｂとで構成される出力電圧生成部６にて出力直流電圧に変換され、負荷７へ供給される。スイッチング電源装置１００はフライバック型となっている。
【００４５】
一次巻線１ａにはスイッチング素子２が接続されており、スイッチング素子２の制御電極であるゲートに、ゲートドライバ２１からＧａｔｅ信号が与えられることによりオンオフのスイッチング制御がなされる。
【００４６】
制御回路３には、スイッチング素子２が含まれている。スイッチング素子２は、パワーＭＯＳＦＥＴなどによるスイッチング素子であり、制御回路３の他の部分と共に同一の半導体基板上に集積化されていてもよい。また、制御回路３として機能する半導体装置は外部入出力端子として、ＤＲＡＩＮ端子、ＧＮＤ端子、ＶＣＣ端子、及びＦＢ端子の４つの端子を有している。
【００４７】
ＤＲＡＩＮ端子は、トランス１の一次巻線１ａとスイッチング素子２の接続点、つまりスイッチング素子２のドレインに接続される端子である。
【００４８】
ＧＮＤ端子は、スイッチング素子２のソース、及び制御回路３のＧＮＤをグランド（接地）レベルと接続する端子であり、入力電圧Ｖinが印加される２端子のうち低電圧側の端子に接続されている。
【００４９】
ＶＣＣ端子は、整流ダイオード４ａとコンデンサ４ｂとで構成される整流平滑回路４の出力と、制御回路３に内蔵されたレギュレータ８を接続する端子であり、スイッチング素子２のスイッチング動作により補助巻線１ｃに発生する交流電圧を整流平滑し、補助電源電圧ＶＣＣとして制御回路３に入力する端子である。
【００５０】
ＦＢ端子は、出力電圧検出回路５から出力されるフィードバック信号（例えば、フォトトランジスタによる電流など）を制御回路３のフィードバック制御回路１１に入力するための端子である。
【００５１】
レギュレータ８は、スイッチング素子２のＤＲＡＩＮ端子、ＶＣＣ端子、起動停止回路１０および制御回路３の内部回路電圧源９との間に接続されており、トランス１を介して入力電圧Ｖinがスイッチング素子２のＤＲＡＩＮ端子に印加されると、ＤＲＡＩＮ端子からＶＣＣ端子を介して補助電源電圧ＶＣＣを出力する整流平滑回路４のコンデンサ４ｂに電流を供給し、補助電源電圧ＶＣＣを上昇させる。
【００５２】
なお、ＶＣＣ端子電圧が起動電圧まで達すると、ＤＲＡＩＮ端子からＶＣＣ端子への電流供給はカットされ、内部回路への電流供給は補助電源電圧ＶＣＣを出力する整流平滑回路４のコンデンサ４ｂより行なわれる。また、ＶＣＣ端子電圧が停止電圧まで低下した場合は、起動前と同様に、ＤＲＡＩＮ端子からＶＣＣ端子へ電流供給がなされ、再びＶＣＣ端子電圧は上昇する。内部回路電圧源９は、レギュレータ８により、一定電圧となるように制御されている。
【００５３】
起動停止回路１０は、ＶＣＣ端子電圧をモニターしており、ＶＣＣ端子電圧の大きさによって、スイッチング素子２の発振および停止を制御している。ＶＣＣ端子電圧が起動電圧に達すると、ＮＡＮＤ回路２０の一方にＨレベルを出力し、ＶＣＣ端子電圧が停止電圧まで低下すると、Ｌレベルを出力する。
【００５４】
フィードバック制御回路１１は、出力電圧検出回路５から出力され制御回路３のＦＢ端子に入力されるフィードバック信号（例えば、ＦＢ端子から出力電圧検出回路５へ流出する電流ＩFB）に応じて、出力電圧Ｖoutを一定に安定させるようスイッチング素子２に流れる電流の制限レベルを決定し、決定された制限レベルを表す制御電圧ＶEAOを比較器１２のマイナス入力へ出力する。
【００５５】
なお、フィードバック制御回路１１からの制御電圧ＶEAOは、負荷が軽く出力電圧Ｖoutが上昇すると、スイッチング素子２に流れる電流を低下させ、また、負荷が重く出力電圧Ｖoutが低下すると、スイッチング素子２に流れる電流を上昇させるよう制御される。
【００５６】
図２は、フィードバック制御回路１１の具体的な回路構成の一例を示す回路図である。
フィードバック制御回路１１は、定電流源２３および２４、Ｐ型ＭＯＳＦＥＴ２５および２６、Ｎ型ＭＯＳＦＥＴ２７、２８、２９および３１、定電圧源３０および３４、抵抗３２、ＮＰＮバイポーラトランジスタ３３から構成される。
【００５７】
Ｎ型ＭＯＳＦＥＴ２９および３１、抵抗３２、ＮＰＮバイポーラトランジスタ３３は、ＩＶコンバータを構成している。また、Ｐ型ＭＯＳＦＥＴ２５と２６の対、およびＮ型ＭＯＳＦＥＴ２８と２９の対は、それぞれカレントミラー回路となっている。
【００５８】
なお、定電流源２３および２４はＦＢ端子がＧＮＤとショートした際に電流制限をかけるためのものである。ＦＢ端子から流出する電流ＩFBからＩＶコンバータにより電圧変換される制御電圧ＶEAOは、抵抗３２に流れる電流によって決定され、式１に従い変化する。
【００５９】
ＶEAO＝ＶR0−Ｖbe−Ｒ0×Ｉ0                （式１）
ここで、
ＶEAO：制御電圧（ＩＶコンバータの出力電圧）
ＶR0：定電圧源３４の定電圧値
Ｖbe：ＮＰＮバイポーラトランジスタのＢＥ間電圧
Ｒ0：抵抗３２の抵抗値
Ｉ0：抵抗３２に流れる電流
【００６０】
式１から、抵抗３２に流れる電流Ｉ0が大きい程、制御電圧ＶEAOが低下することがわかる。つまり、ＦＢ端子から流出する電流ＩFBが大きい程ＶEAOが低下し、それに伴いスイッチング素子２に流れる電流が低下する。また、ＦＢ端子から流出する電流ＩFBが小さくなるとＶEAOは上昇し、それに伴いスイッチング素子２に流れる電流は上昇する。
【００６１】
出力電圧検出回路５からのフィードバック信号によって、つまり、ＦＢ端子から流出する電流ＩFBによって、スイッチング素子２に流れる電流は上記のように制御される。
【００６２】
図３は、抵抗３２に流れる電流、つまりは電流ＩFBとスイッチング素子２に流れるドレイン電流の制限レベルＩLIMITとの関係を表したグラフである。
【００６３】
スイッチング素子２の電流検出回路であるドレイン電流検出回路１３は、例えば、スイッチング素子２に流れるドレイン電流とスイッチング素子２のオン抵抗との積で決まるオン電圧を検出することにより、相対的にスイッチング素子２に流れるドレイン電流を検出する。そして、ドレイン電流の大きさに比例した電圧信号を比較器１２のプラス入力に出力する。比較器１２は、ドレイン電流検出回路１３の出力信号がフィードバック制御回路１１の制御電圧ＶEAOと等しくなった時に、ＡＮＤ回路１５の一方の入力へＨレベルの信号を出力する。
【００６４】
オン時ブランキングパルス発生回路１４は、ゲートドライバ２１によるスイッチング素子２をオンさせるＧａｔｅ信号の出力後、一定のブランキング時間の間、ＡＮＤ回路１５の他方の入力へＬレベルのブランキング信号を出力することにより、スイッチング素子２自身の容量による容量性スパイク電流等の誤検出により、スイッチング素子２が誤ってターンオフされてしまわないようにしている。ブランキング解除後、オン時ブランキングパルス発生回路１４からＡＮＤ回路１５の前記他方の入力へＨレベルのブランキング信号が出力される。
【００６５】
スイッチング素子２がターンオンした時からオン時ブランキングパルス発生回路１４によって設定されたブランキング時間が経過した後、かつ、フィードバック制御回路１１により決定された制限レベルＩLIMITの電流がスイッチング素子２に流れたとき、ＡＮＤ回路１５の入力信号は共にＨレベルとなるため、ＡＮＤ回路１５からの出力信号はＨレベルとなる。
【００６６】
図４は、間欠発振制御回路１６の具体的な回路構成の一例を示す回路図である。
間欠発振制御回路１６は、定電流源３５および３６、抵抗３７、比較器３８、ならびに、Ｐ型ＭＯＳＦＥＴ３９から構成される。定電流源３５および３６はそれぞれＩ1およびＩ2の定電流を出力し、抵抗３７は抵抗値Ｒを持つ。
【００６７】
間欠発振制御回路１６は、フィードバック制御回路１１からの制御電圧ＶEAOを比較器３８の基準電圧ＶRと比較し、比較結果を示す信号Ｅｎａｂｌｅを出力する。比較器の基準電圧ＶRは、次のようなヒステリシスを持っている。すなわち、ＶEAO＞ＶRの場合、Ｅｎａｂｌｅ信号はＨレベルとなっているため、Ｐ型ＭＯＳＦＥＴ３９はオフ状態であり、基準電圧ＶRは、
ＶR＝Ｒ×Ｉ1                      （式２）
となる。ＶEAO＜ＶRの場合、Ｅｎａｂｌｅ信号はＬレベルとなっているため、Ｐ型ＭＯＳＦＥＴ３９はオン状態となる。したがって、基準電圧ＶRは、
ＶR＝Ｒ×（Ｉ1＋Ｉ2）            （式３）
となる。
【００６８】
間欠発振制御回路１６は、上述のヒステリシスにしたがって、ＶEAOが高い場合、つまり、出力負荷が重い時にはスイッチング動作を実行することを指示するＨレベルのＥｎａｂｌｅ信号を出力し、ＶEAOが低い場合、つまり、出力負荷が軽い場合にスイッチング動作を停止することを指示するＬレベルのＥｎａｂｌｅ信号を出力する。
【００６９】
再び図１を参照して説明を続ける。
間欠発振制御回路１６の出力信号Ｅｎａｂｌｅは、間欠発振周波数制御回路１７およびターンオン制御回路１８に入力される。間欠発振周波数制御回路１７およびターンオン制御回路１８は、Ｅｎａｂｌｅ信号に基づき、スイッチング素子２のスイッチングを行わない停止状態となるか、スイッチング素子２のスイッチングを行う動作状態となるよう制御される。
【００７０】
間欠発振周波数制御回路１７は、間欠発振制御回路１６の出力信号Ｅｎａｂｌｅが入力され、Ｒｅｓｅｔ信号をターンオン制御回路１８へ出力する。
【００７１】
ターンオン制御回路１８から出力されるＴｕｒｎＯｎ信号はＲＳフリップフロップ１９のセット入力Ｓに入力される。ＴｕｒｎＯｎ信号によりＲＳフリップフロップ１９の出力ＱはＨレベルとなり、ＮＡＮＤ回路２０の一方の入力にＨレベルの信号が入力される。
【００７２】
なお、ターンオン制御回路１８および間欠発振周波数制御回路１７の具体的な回路構成例については、後述するスイッチング電源装置１００の動作説明の中で詳細に説明する。
【００７３】
スイッチング電源装置１００が起動を完了した状態になると、起動停止回路１０は、ＮＡＮＤ回路２０の他方の入力へＨレベルの信号を出力する。また、ターンオン制御回路１８によりＲＳフリップフロップ１９のセット入力ＳにはＨレベルのパルス信号が入力されるため、ＲＳフリップフロップ１９の出力ＱはＨレベルとなり、ＮＡＮＤ回路２０のもう一方の入力にもＨレベルの信号が入力される。
【００７４】
この時、ＮＡＮＤ回路２０の出力信号はＬレベルとなるため、ゲートドライバ２１の出力信号はＨレベルとなり、スイッチング素子２はターンオンする。
【００７５】
一方、スイッチング素子２のターンオン後、オン時ブランキング時間後にフィードバック制御回路１１により、出力電圧検出回路５からのフィードバック信号に応じた電流がスイッチング素子２に流れると、ＡＮＤ回路１５からのＨレベルの信号は、ＲＳフリップフロップ１９のリセット入力Ｒへ入力される。
【００７６】
したがって、ＲＳフリップフロップ１９の出力ＱはＬレベルへと切り替り、ＮＡＮＤ回路２０の一方の入力がＬレベルとなるため、ゲートドライバ２１の出力信号はＬレベルとなり、スイッチング素子２はターンオフする。
【００７７】
以上のような信号処理により、スイッチング素子２のスイッチング動作が行なわれる。
なお、トランス１の二次巻線１ｂには、整流ダイオード６ａとコンデンサ６ｂで構成される出力電圧生成部６が接続されており、スイッチング素子２のスイッチング動作により二次巻線１ｂに誘起した交流電圧をこの出力電圧生成部６により整流平滑することによって出力電圧Ｖoutが生成され、出力電圧Ｖoutが負荷７に供給される。
【００７８】
また、出力電圧検出回路５は、例えばＬＥＤおよびツェナーダイオード等で構成され、出力電圧Ｖoutの電圧レベルを検出し、出力電圧Ｖoutが所定の電圧に安定するように制御回路３がスイッチング素子２のスイッチング動作を制御するのに必要なフィードバック信号を出力する。
【００７９】
なお、スイッチング電源装置１００では、商用の交流電源が、ダイオードブリッジなどの整流器により整流されて、入力コンデンサにて平滑化されることにより、入力電圧Ｖinとされて、電力変換用のトランス１の一次巻線１ａに与えられているものとする。
【００８０】
以上のように構成された図１に示す制御回路３およびスイッチング電源装置１００の動作を説明する。
【００８１】
商用電源からの交流電源は、ダイオードブリッジなどの整流器と入力コンデンサとにより、整流および平滑化されて、入力電圧Ｖinに変換される。この入力電圧Ｖinは、トランス１の一次巻線１ａを介して、ＤＲＡＩＮ端子に印加され、その結果、ＤＲＡＩＮ端子から制御回路３内のレギュレータ８を介して、ＶＣＣ端子に接続されているコンデンサ４ｂに起動用充電電流が流れる。この充電電流により制御回路３のＶＣＣ端子電圧が起動停止回路１０で設定された起動電圧に達すると、スイッチング素子２によるスイッチング動作の制御が開始される。
【００８２】
起動中、図１には明記していないが、起動停止回路１０からの出力信号を基に起動パルスが発生し、スイッチング素子２がターンオンする。またこの時、二次側の出力電圧Ｖoutは、起動時低いため、出力電圧検出回路５からのフィードバック信号はフィードバック制御回路１１には入力されない。したがって、フィードバック制御回路１１内のＩＶコンバータの制御電圧ＶEAOは高く、比較器１２のマイナス入力の電圧は高く設定される。
【００８３】
一旦、スイッチング素子２がターンオンすると、スイッチング素子２に電流が流れ、スイッチング素子２に流れる電流の大きさに応じた電圧が比較器１２のプラス入力に入力される。オン時ブランキングパルス発生回路１４によるブランキング時間後、ドレイン電流検出回路１３からの出力信号が比較器１２のマイナス入力に印加される電圧以上に上昇すると、ＡＮＤ回路１５の２つの入力には共にＨレベルの信号が入力されるため、ＡＮＤ回路１５はＲＳフリップフロップ１９のリセット入力ＲにＨ信号を出力し、スイッチング素子２はターンオフする。
【００８４】
スイッチング素子２のターンオフ後、ターンオン制御回路１８によって、ＲＳフリップフロップ１９のセット入力ＳにＨレベルのＴｕｒｎＯｎ信号が出力され、スイッチング素子２は再びターンオンする。
【００８５】
以上のようなスイッチング動作が繰り返されて、出力電圧Ｖoutが上昇していく。出力電圧Ｖoutが出力電圧検出回路５で設定された電圧以上になると、出力電圧検出回路５は、フィードバック信号として制御回路３のＦＢ端子から電流ＩFBを流出するよう制御する。電流ＩFBの大きさに応じて、フィードバック制御回路１１内のＩＶコンバータによる制御電圧ＶEAOが低下するため、比較器１２のマイナス入力の電圧が低下し、そのため、スイッチング素子２に流れる電流は減少する。
【００８６】
このようにして、スイッチング素子２のオンデューティは適切な状態に変化していく。つまり、スイッチング素子２のターンオンは、ターンオン制御回路１８からのＴｕｒｎＯｎ信号により行なわれ、ターンオフはスイッチング素子２に流れる電流が、ＦＢ端子から流出する電流量により決定される電流レベルに達することにより行なわれる。
【００８７】
すなわち、負荷７への電流供給が小さい軽負荷時には、スイッチング素子２に電流が流れる期間が短くなり、重負荷時には、スイッチング素子２に電流が流れる期間が長くなる。
【００８８】
このように、制御回路３は、スイッチング電源装置の負荷７に供給される電力に応じて、スイッチング素子２に流れる電流を制御し、オンデューティを変化させるといった制御を行う。
【００８９】
負荷７への電流供給が小さい軽負荷状態では、フィードバック制御回路１１内のＩＶコンバータによる制御電圧ＶEAOが間欠発振制御回路１６内の比較器３８の基準電圧ＶRよりも低下する。この時、間欠発振制御回路１６の出力信号Ｅｎａｂｌｅはスイッチング動作の実行を指示するＨレベルから、スイッチング動作の停止を指示するＬレベルへと切り替わる。
【００９０】
ここで、間欠発振周波数制御回路１７の詳細な構成について説明する。
【００９１】
図５は、間欠発振周波数制御回路１７の一構成例を示す回路図である。
【００９２】
ＲＳフリップフロップ５６のセット入力Ｓには、ターンオン制御回路１８のＣｌｏｃｋ信号が入力される。また、セット入力ＳへのＣｌｏｃｋ信号を受けて、ＲＳフリップフロップ５６の出力ＱからＳｔａｒｔ信号が出力される。信号Ｓｔａｒｔは、第１時間測定器５７および第２時間測定器５８へ入力され、第１時間測定器５７および第２時間測定器５８からそれぞれ出力信号Ｔ1および出力信号Ｔ2が出力される。出力信号Ｔ1および出力信号Ｔ2は、信号Ｓｔａｒｔが入力され、それぞれ第１時間ｔ1および第１時間ｔ1よりも長い第２時間ｔ2の経過後にＬレベルからＨレベルへと切り替わる。
【００９３】
間欠発振制御回路１６からのＥｎａｂｌｅ信号は、インバータ回路４０およびＮＡＮＤ回路５１へ入力される。ＮＡＮＤ回路５３には、インバータ回路４０の出力がインバータ回路４１〜４３およびＮＯＲ回路４４によって構成され、Ｅｎａｂｌｅ信号の立ち上がりでＨレベルのパルス信号を出力する第１パルス発生器の出力信号が入力される。
【００９４】
第１時間測定器５７の出力信号Ｔ1は、ＮＡＮＤ回路４６および５１へ入力される。
第２時間測定器５８の出力信号Ｔ2は、インバータ回路４５を介して、ＮＡＮＤ回路４６へ入力されるとともに、インバータ回路４７〜４９およびＮＯＲ回路５０によって構成され、Ｔ2信号の立ち上がりでＨレベルのパルス信号を出力する第２パルス発生器を介してＮＡＮＤ回路５４へ入力される。
【００９５】
ＮＡＮＤ回路４６の出力信号は、ＮＡＮＤ回路５３へ入力され、ＮＡＮＤ回路５１の出力信号は、インバータ回路５２を介してＮＡＮＤ回路５４へ入力される。そして、ＮＡＮＤ回路５３および５４の出力信号はＮＡＮＤ回路５５へ入力され、ＮＡＮＤ回路５５から出力されるＲｅｓｅｔ信号がＲＳフリップフロップ５６のリセット入力Ｒへ入力されるとともに、ターンオン制御回路１８にも入力されるよう構成されている。
【００９６】
さらに、ターンオン制御回路１８の詳細な構成について説明する。
図６は、ターンオン制御回路１８の一構成例を示す回路図である。
【００９７】
ターンオン制御回路１８には、クロック生成器６９が設けられており、クロック生成器６９からターンオン信号のトリガとなるＣｌｏｃｋ信号が出力されている。Ｃｌｏｃｋ信号は、固定周波数であっても可変周波数であっても、さらにランダムな周期のパルスであっても構わない。Ｃｌｏｃｋ信号はインバータ回路７０を介してＮＯＲ回路７３の一方の入力へ入力される。
【００９８】
ＲＳフリップフロップ７２のセット入力Ｓには、間欠発振制御回路１６からのＥｎａｂｌｅ信号がインバータ回路７１を介して入力され、ＲＳフリップフロップ７２のリセット入力Ｒには、間欠発振周波数制御回路１７からＲｅｓｅｔ信号が入力される。
【００９９】
ＲＳフリップフロップ７２の出力Ｑは、ＮＯＲ回路７３の他方の入力に入力され、このＮＯＲ回路７３の出力信号がＴｕｒｎＯｎ信号として、図１に示されるＲＳフリップフロップ１９のセット入力Ｓに入力され、結果としてスイッチング素子２がターンオンする。
【０１００】
以上のように構成された間欠発振周波数制御回路１７およびターンオン制御回路１８の動作を、間欠発振制御回路１６のＥｎａｂｌｅ信号、並びに間欠発振周波数制御回路１７内の第１時間測定器５７の出力信号Ｔ1、および第２時間測定器５８の出力信号Ｔ2との時間的な関係に基づいて、図７、図８、図９のタイミングチャートを用いて説明する。
【０１０１】
図７に示すタイミングチャートは、間欠発振時のスイッチング動作の実行期間と停止期間とで構成される間欠周期ｔが第１時間ｔ1よりも短い場合の動作を示している。図７には、間欠発振制御回路１６の出力信号Ｅｎａｂｌｅ、間欠発振周波数制御回路１７内の第１時間測定器５７の出力信号Ｔ1、第２時間測定器５８の出力信号Ｔ2、ターンオン制御回路１８内のクロック生成器６９の出力信号Ｃｌｏｃｋ、ゲートドライバ２１の出力信号Ｇａｔｅ、およびスイッチング素子２に流れる電流ＩDが示されている。
【０１０２】
スイッチング動作の停止状態から負荷状態が重くなり、間欠発振制御回路１６の出力信号Ｅｎａｂｌｅが時刻ｔonにＬレベルからＨレベルへと変化したとき、図５に示される第１パルス発生器を介してＮＡＮＤ回路５３の一方の入力にパルス信号が入力される。このとき、間欠周期ｔ＜第１時間ｔ1の関係から第１時間測定器５７の出力信号Ｔ1はＬレベルのままであるため、図５においてＮＡＮＤ回路４６の出力信号はＨレベルである。したがって、ＮＡＮＤ回路５３の出力はＬレベルとなり、ＮＡＮＤ回路５５から出力されるＲｅｓｅｔ信号はＨレベルとなる。
【０１０３】
Ｒｅｓｅｔ信号は、ＲＳフリップフロップ５６の出力ＱをＬレベルにリセットすると共に、図６に示されるターンオン制御回路１８のＲＳフリップフロップ７２の出力ＱをＬレベルにリセットする。
【０１０４】
ＲＳフリップフロップ７２のリセット後、クロック生成器６９からのＣｌｏｃｋ信号はＮＯＲ回路７３からＴｕｒｎＯｎ信号として出力されるので、図７の時刻ｔ0においてスイッチング素子２はスイッチング動作を開始する。また、ＲＳフリップフロップ５６の出力Ｑは、リセット後の最初のＣｌｏｃｋ信号でＨレベルにセットされ、第１時間測定器５７および第２時間測定器５８は、ＨレベルのＳｔａｒｔ信号を受けて、第１時間ｔ1および第２時間ｔ2の測定を新たに開始する。
【０１０５】
時刻ｔoffにおいて、間欠発振制御回路１６の出力信号ＥｎａｂｌｅがＬレベルと変化すると、図６のＲＳフリップフロップ７２の出力ＱはＨレベルにセットされ、ＮＯＲ回路７３によってクロック生成器６９からのＣｌｏｃｋ信号はマスクされ、スイッチング素子２のスイッチング動作は停止する。以降上記動作が繰り返される。
【０１０６】
図８に示すタイミングチャートは、間欠発振時の間欠周期ｔが第１時間ｔ1と第２時間ｔ2との間にある場合の動作を示している。
【０１０７】
図示される信号、および基本的な動作は上記内容と同じであるため、異なる点を簡単に説明する。
【０１０８】
Ｅｎａｂｌｅ信号が時刻ｔonでＨレベルに変化するとき、第１時間ｔ1＜間欠周期ｔ＜第２時間ｔ2の関係から、信号Ｔ1はＨレベル、信号Ｔ2はＬレベルとなっている。図５において、ＮＡＮＤ回路４６の出力信号はＬレベルであるため、ＮＡＮＤ回路５３の出力信号はＨレベルとなっている。また、ＮＡＮＤ回路５１の入力信号は共にＨレベルであるため、インバータ回路５２を介してＮＡＮＤ回路５４の一方にはＨレベルが入力されている。ＮＡＮＤ回路５４のもう一方の入力信号はＬレベルのままであるため、結果としてＮＡＮＤ回路５５の入力は共にＨレベルの信号が入力され、Ｒｅｓｅｔ信号はＬレベルのままである。
【０１０９】
時間ｔ2の経過後では、第２時間測定回路５８からの出力信号Ｔ2がＬレベルからＨレベルへと切り替わり、図５においてインバータ回路４５および第２パルス発生器を介してＮＡＮＤ回路５４にはパルス信号が入力される。ＮＡＮＤ回路５４はＬレベルのパルス信号を出力し、ＮＡＮＤ回路５５はＨレベルのＲｅｓｅｔ信号を出力する。
【０１１０】
図６において、ＲＳフリップフロップ７２の出力Ｑは、第２時間測定器５８からの出力信号Ｔ2に由来するＲｅｓｅｔ信号によってＬレベルにリセットされ、スイッチング素子２のスイッチング動作が開始する。
【０１１１】
なお、時間ｔ2の経過後すぐにＲｅｓｅｔ信号が出力され、第１時間測定器５７および第２時間測定器５８に入力されるＳｔａｒｔ信号もＬレベルにリセットされるが、わかりやすく、信号の遅れ時間を明示して時刻ｔrでリセットされるものとする。
【０１１２】
このようにして、図８のＥｎａｂｌｅ信号に破線で示したように、スイッチング動作の実行状態への変更は、時間ｔ2が経過するまで遅延される。破線は、ＲＳフリップフロップ７２の否定出力¬Ｑに対応する。
【０１１３】
時刻ｔoffにおいて、間欠発振制御回路１６の出力信号ＥｎａｂｌｅがＬレベルに変化すると、図６のＲＳフリップフロップ７２の出力ＱはＨレベルにセットされ、ＮＯＲ回路７３によってクロック生成器６９からのＣｌｏｃｋ信号はマスクされ、スイッチング素子２のスイッチング動作は停止する。以降上記動作が繰り返される。
【０１１４】
図９に示すタイミングチャートは、間欠発振時の間欠周期ｔが第２時間ｔ2よりも長い場合の動作を示している。
【０１１５】
時刻ｔonにてＥｎａｂｌｅ信号がＨレベルに変化すると、第１時間測定器５７の出力信号Ｔ1および第２時間測定器５８の出力信号Ｔ2が共にＨレベルであるため、ＮＡＮＤ回路５３の出力信号はＬレベルとなり、ＮＡＮＤ回路５５からＲｅｓｅｔ信号が出力される。以降の動作は、図７および図８の内容と同じであるため省略する。
【０１１６】
ここで、間欠発振周波数制御回路１７内の第１時間測定器５７および第２時間測定器５８の詳細について、一構成例を図１０（Ａ）および図１０（Ｂ）に示す。
【０１１７】
第１時間測定器５７および第２時間測定器５８とも構成および動作が同じであるため、第１時間測定器５７について説明する。
【０１１８】
第１時間測定器５７は、Ｐ型ＭＯＳＦＥＴ５９、Ｎ型ＭＯＳＦＥＴ６０、定電流源６１、コンデンサ６２、および、インバータ回路６３から構成される。
【０１１９】
このように構成される第１時間測定器５７において、Ｓｔａｒｔ信号がＬレベルである時、Ｐ型ＭＯＳＦＥＴ５９がオン状態となっており、コンデンサ６２のＧＮＤ端子でないもう一方の端子電圧は、電源電圧ＶＣＣとなっている。
【０１２０】
Ｓｔａｒｔ信号がＨレベルになると、Ｐ型ＭＯＳＦＥＴ５９はオフ状態となり、Ｎ型ＭＯＳＦＥＴ６０がオン状態となる。この時、定電流源６１によって、コンデンサ６２に蓄えられた電荷は一定の速さで引き抜かれる。そして、コンデンサ６２の電圧が低下し、インバータ回路６３の閾値まで低下するとインバータ回路内のＰ型ＭＯＳＦＥＴがオン状態となり、出力信号Ｔ1はＬレベルからＨレベルへと変化する。
【０１２１】
第１時間測定器５７において、Ｓｔａｒｔ信号がＨレベルになってから出力信号Ｔ1がＬレベルとなるまでの時間ｔ1は、式４で決定される。
【０１２２】
ｔ1＝（Ｃ×Ｖth）／Ｉ3                      （式４）
ここで、
Ｃ：コンデンサ６２の容量値
Ｖth：インバータ回路６３の閾値
Ｉ3：定電流源６１に流れる電流値
【０１２３】
第２時間測定器５８は、Ｐ型ＭＯＳＦＥＴ６４、Ｎ型ＭＯＳＦＥＴ６５、定電流源６６、コンデンサ６７、および、インバータ回路６８を用いて、第１時間測定器５７と同様に構成される。
【０１２４】
第２時間測定器５８において、Ｓｔａｒｔ信号がＨレベルになってから出力信号Ｔ2がＬレベルとなるまでの時間ｔ2は、式４の対応する項を、コンデンサ６７の容量値Ｃ、インバータ回路６８の閾値Ｖth、および定電流源６６に流れる電流値Ｉ4で置き換えることにより求まる。
【０１２５】
以上から、本実施の形態１では、Ｅｎａｂｌｅ信号が、スイッチング動作の実行を指示するＨレベルに変化した後、最初のＣｌｏｃｋ信号が出力された時点より、第１時間ｔ1および第１時間ｔ1よりも長い第２時間ｔ2の測定を開始する。
【０１２６】
そして、Ｅｎａｂｌｅが、スイッチング動作の停止を指示するＬレベルを経て、Ｈレベルとなるまでの時間である間欠周期ｔが第１時間ｔ1よりも短い場合は、Ｅｎａｂｌｅ信号にしたがって直ちにスイッチング素子２のスイッチング動作を開始させる。
【０１２７】
間欠周期ｔが第１時間ｔ1と第２時間ｔ2との間にある場合には、第２時間ｔ2が経過するまでスイッチング動作の停止状態を延長し、第２時間ｔ2の経過後にスイッチング動作の停止状態から実行状態へと移行させる。
【０１２８】
間欠周期ｔが第２時間ｔ2よりも長い場合は、Ｅｎａｂｌｅ信号にしたがって直ちにスイッチング素子２のスイッチング動作を開始させる。
【０１２９】
したがって、間欠周期ｔは、必ず第１時間ｔ1から第２時間ｔ2までの時間範囲外になるため、間欠制御周波数は、ある特定の周波数帯域に入らない。このような制御を行うことで、間欠発振時にある特定の周波数帯域で発生するトランスやコンデンサの音鳴りを低減することができる。
【０１３０】
例えば、第１時間ｔ1を５０μｓ、第２時間ｔ2を２００μｓとすれば、５ｋＨｚ〜２０ｋＨｚの周波数帯域では間欠発振しないことになる。
【０１３１】
（実施の形態２）
次に、本発明の実施の形態２のスイッチング電源装置を説明する。実施の形態２のスイッチング電源装置では、実施の形態１のスイッチング電源装置と比べて、間欠周期が特定の時間範囲外になるようにスイッチング動作の実行状態を延長する点が変更される。
【０１３２】
このような変更は、例えば、実施の形態１で説明したＥｎａｂｌｅ信号を負論理で読み替えることによって実現される。つまり、実施の形態２のスイッチング電源装置における負論理のＥｎａｂｌｅ信号（以下、¬Ｅｎａｂｌｅ信号と表記する）は、Ｈレベルでスイッチング動作の停止を指示し、Ｌレベルでスイッチング動作の実行を指示する。
【０１３３】
スイッチング電源装置を¬Ｅｎａｂｌｅ信号にしたがって動作させるための具体的な変更点は、一例として、図４に示される間欠発振制御回路１６の出力の直前にインバータ回路を挿入すること、および図６に示されるＮＯＲ回路７３への入力をＲＳフリップフロップ７２の出力Ｑから否定出力¬Ｑに変更することである。
【０１３４】
図１１、図１２、図１３は、実施の形態２のスイッチング電源装置の動作を示すタイミングチャートである。図１１、図１２、図１３では、¬Ｅｎａｂｌｅ信号を信号名に上線を付して示している。
【０１３５】
動作の基本的な考え方は実施の形態１と同じであるため、ここではＥｎａｂｌｅ信号の論理を逆にしたことによる動作の違いを主として説明する。
【０１３６】
図１１に示すタイミングチャートは、間欠発振時のスイッチング動作の停止期間と実行期間とで構成される間欠周期ｔが第１時間ｔ1よりも短い場合の動作を示している。
【０１３７】
時刻ｔoffで¬Ｅｎａｂｌｅ信号がＬレベルからＨレベルへと切り替わる。このとき、間欠周期ｔ＜第１時間ｔ1の関係から、直ちにスイッチング動作の停止状態へと移行する。その後、ターンオン制御回路１８内のクロック生成器６９からのＣｌｏｃｋ信号が出力された時刻ｔ0において、第１時間測定器５７および第２時間測定器５８は、第１時間ｔ1および第２時間ｔ2の測定を新たに開始する。その後、時刻ｔonにおいて間欠発振制御回路１６の出力信号¬ＥｎａｂｌｅがＨレベルからＨレベルへと変化しスイッチング動作の実行状態となる。以降上記動作が繰り返される。
【０１３８】
図１２に示すタイミングチャートは、間欠発振時の間欠周期ｔが第１時間ｔ1と第２時間ｔ2との間にある場合の動作を示している。
【０１３９】
¬Ｅｎａｂｌｅ信号が時刻ｔoffでＨレベルに変化するとき、第１時間ｔ1＜間欠周期ｔ＜第２時間ｔ2の関係から、第２時間測定器５８の出力信号Ｔ2はＬレベルとなっているため、この時点ではスイッチング動作の停止状態へは移行せず、スイッチング素子２はスイッチングを継続する。
【０１４０】
時間ｔ2の経過後、第２時間測定器５８の出力信号Ｔ2がＨレベルへと切り替ると、第１時間測定器５７および第２時間測定器５８の時間測定動作がリセットされると共に、間欠発振周波数制御回路１７の出力信号Ｒｅｓｅｔがターンオン制御回路１８に入力され、スイッチング動作の停止状態へと移行する。その後、ターンオン制御回路１８のクロック生成器６９からのＣｌｏｃｋ信号を受けて、時刻ｔ0より第１時間測定器５７および第２時間測定器５８は、第１時間ｔ1および第２時間ｔ2の測定を新たに開始する。
【０１４１】
つまり、間欠周期ｔが第１時間ｔ1と第２時間ｔ2との間にある場合は、¬Ｅｎａｂｌｅ信号がスイッチング動作の停止を指示したときに直ちにスイッチング動作の停止状態に移行するのではなく、第２時間測定器５８の出力信号Ｔ2がＨレベルになるまでスイッチング素子２のスイッチング動作を継続するよう制御している。
【０１４２】
このようにして、図１２のＥｎａｂｌｅ信号に破線で示したように、スイッチング動作の停止状態への変更は、時間ｔ2が経過するまで遅延される。破線は、図６におけるＲＳフリップフロップ７２の否定出力¬Ｑに対応する。以降上記動作が繰り返される。
【０１４３】
図１３に示すタイミングチャートは、間欠周期ｔが第２時間ｔ2よりも長い場合を示している。
【０１４４】
時刻ｔoffで¬Ｅｎａｂｌｅ信号がＬレベルからＨレベルへと変化する。このとき、間欠周期ｔ＞第２時間ｔ2の関係から、直ちにスイッチング動作の停止状態へと移行する。その後、ターンオン制御回路１８内のクロック生成器６９からＣｌｏｃｋ信号が出力された時刻ｔ0において、第１時間測定器５７および第２時間測定器５８は、第１時間ｔ1および第２時間ｔ2の測定を新たに開始する。時刻ｔonで¬Ｅｎａｂｌｅ信号がＨレベルからＬレベルへと変化しスイッチング動作の実行状態となる。以降上記動作が繰り返される。
【０１４５】
以上から、本実施の形態１と同様に、間欠周期ｔは、必ず第１時間ｔ1から第２時間ｔ2までの時間範囲外になるため、間欠制御周波数は、ある特定の周波数帯域に入らない。このような制御を行うことで、間欠発振時にある特定の周波数帯域で発生するトランスやコンデンサの音鳴りを低減することができる。
【０１４６】
（実施の形態３）
本発明の実施の形態３のスイッチング電源装置を説明する。
【０１４７】
図１４は実施の形態３の半導体装置を備えたスイッチング電源装置２００の一構成例を示す回路図である。半導体装置は、スイッチング電源装置２００の制御回路２０３として機能する。
【０１４８】
制御回路２０３として機能する半導体装置は、後述する間欠発振周波数制御回路２１７内の第１時間測定器２５７および第２時間測定器２５８により測定される時間を任意に設定するためのＴＸ端子を有しており、ＴＸ端子には設定時間変更手段である外付けのコンデンサ２２を接続できるようになっている。その他の構成は、図１に示すスイッチング電源装置１００と同様の構成となっている。
【０１４９】
図１５は、ＴＸ端子を有する制御回路２０３の間欠発振周波数制御回路２１７内の第１時間測定器２５７および第２時間測定器２５８の一例を示す回路図である。
【０１５０】
第１時間測定器２５７および第２時間測定器２５８では、図１０（Ａ）および図１０（Ｂ）に示される第１時間測定器５７および第２時間測定器５８のコンデンサ６２および６７の代わりに、外付けコンデンサとしてコンデンサ２２が接続される。
【０１５１】
なお、ＴＸ端子として１つの端子を設け、第２時間測定器２５８で測定される第２時間ｔ2だけを任意に決定しても構わないし、ＴＸ端子として２つの端子を設け、第１時間測定器２５７および第２時間測定器２５８のそれぞれで測定される第１時間ｔ1および第２時間ｔ2を任意に決定しても構わない。
【０１５２】
第１時間ｔ1および第２時間ｔ2を自由に設定できるように構成することで、間欠発振時にトランスやセラミックコンデンサから音が発生する周波数帯域に合わせて第１時間ｔ1および第２時間ｔ2を調整することができるため、音鳴りが生じる周波数帯域が異なる様々な仕様のスイッチング電源装置に対して、同じ制御回路２０３を用いて音鳴りを低減する効果を得ることができる。
【０１５３】
また、トランスなどの音鳴りの周波数帯域に合わせて、間欠発振時に間欠発振しない周波数帯域幅を狭く設定することができるため、間欠発振時の出力リップルを小さく抑えることができる。
【産業上の利用可能性】
【０１５４】
本発明のスイッチング電源装置および半導体装置は、ＡＣ−ＤＣコンバータやＤＣ−ＤＣコンバータなどのスイッチング電源装置等に有効に用いられる。
【符号の説明】
【０１５５】
１    トランス
１ａ    一次巻線
１ｂ    二次巻線
１ｃ    補助巻線
２    スイッチング素子
３、２０３    制御回路
４    整流平滑回路
４ａ、６ａ    整流ダイオード
４ｂ、６ｂ、２２、６２、６７    コンデンサ
５    出力電圧検出回路
６    出力電圧生成部
７    負荷
８    レギュレータ
９    内部回路電圧源
１０    起動停止回路
１１    フィードバック制御回路
１２、３８    比較器
１３    ドレイン電流検出回路
１４    オン時ブランキングパルス発生回路
１５    ＡＮＤ回路
１６    間欠発振制御回路
１７、２１７    間欠発振周波数制御回路
１８    ターンオン制御回路
１９、５６、７２    ＲＳフリップフロップ
２０、４６、５１、５３〜５５    ＮＡＮＤ回路
２１    ゲートドライバ
２３、２４、３５、３６、６１、６６    定電流源
２５、２６、３９、５９、６４    Ｐ型ＭＯＳＦＥＴ
２７〜２９、３１、６０、６５    Ｎ型ＭＯＳＦＥＴ
３０、３４    定電圧源
３２、３７    抵抗
３３    ＮＰＮバイポーラトランジスタ
４０〜４３、４５、４７〜４９、５２、６３、６８、７０、７１    インバータ回路
４４、５０、７３    ＮＯＲ回路
５７、２５７    第１時間測定器
５８、２５８    第２時間測定器
６９    クロック生成器
１００、２００、９００    スイッチング電源装置
【図１】
2011004550.tif 000003
【図２】
2011004550.tif 000004
【図３】
2011004550.tif 000005
【図４】
2011004550.tif 000006
【図５】
2011004550.tif 000007
【図６】
2011004550.tif 000008
【図７】
2011004550.tif 000009
【図８】
2011004550.tif 000010
【図９】
2011004550.tif 000011
【図１０】
2011004550.tif 000012
【図１１】
2011004550.tif 000013
【図１２】
2011004550.tif 000014
【図１３】
2011004550.tif 000015
【図１４】
2011004550.tif 000016
【図１５】
2011004550.tif 000017
【図１６】
2011004550.tif 000018
【図１７】
2011004550.tif 000019
【手続補正書】
【提出日】平成22年6月16日(2010.6.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
スイッチング素子を用いて入力直流電圧のスイッチングを間欠的に行うことにより前記入力直流電圧を調整された出力直流電圧に変換するスイッチング電源を制御するための半導体装置であって、
前記スイッチングの実行および停止を交互に指示するイネーブル信号を出力する間欠発振制御回路と、
前記イネーブル信号に基づいて、前記スイッチングの実行状態と停止状態とを切り替え、前記スイッチング素子をスイッチング周期でターンオンさせるターンオン信号を出力するターンオン制御回路と、
前記ターンオン制御回路が前記スイッチングの実行状態にある期間と停止状態にある期間とで構成される間欠周期の長さが特定の時間範囲外になるように、前記ターンオン制御回路の前記スイッチングの実行状態または停止状態への切り替えを延期させる間欠発振周波数制御回路と
を備える半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
上記の課題を解決するために、本発明の半導体装置は、スイッチング素子を用いて入力直流電圧のスイッチングを間欠的に行うことにより前記入力直流電圧を調整された出力直流電圧に変換するスイッチング電源を制御するための半導体装置であって、前記スイッチングの実行および停止を交互に指示するイネーブル信号を出力する間欠発振制御回路と、前記イネーブル信号に基づいて、前記スイッチングの実行状態と停止状態とを切り替え、前記スイッチング素子をスイッチング周期でターンオンさせるターンオン信号を出力するターンオン制御回路と、前記ターンオン制御回路が前記スイッチングの実行状態にある期間と停止状態にある期間とで構成される間欠周期の長さが特定の時間範囲外となるように、前記ターンオン制御回路の前記スイッチングの実行状態または停止状態への切り替えを延期させる間欠発振周波数制御回路とを備える。