(57)【要約】【課題】逆電圧を解消できる力率改善回路を提供する。【解決手段】主トランジスタＳ１及び従トランジスタＳ２はいずれも絶縁ゲートバイポーラトランジスタである。従トランジスタＳ２には従ダイオードＤ２１が逆並列接続されている。主トランジスタＳ１は主リアクトルＬ１を流れる電流が零に至ることを以って導通し、第１期間経過後に非導通する。従トランジスタＳ２は主トランジスタＳ１が導通した時点から次に導通するまでの期間よりも短い一定期間を経過したことを条件の一つとして導通し、第１期間よりも短い第２期間経過後に非導通する。【選択図】図１
2011103753.tif 000002
【特許請求の範囲】
【請求項１】
低電源線(LL)と、
いずれも前記低電源線よりも高い電位が印加される主電源線及び従電源線(LH1,LH2)と、
前記主電源線及び前記従電源線の上にそれぞれ設けられ、互いに等しいインダクタンスを有する主リアクトル及び従リアクトル(L1、L2)と、
前記主電源線及び前記従電源線の上でそれぞれ前記主リアクトル及び前記従リアクトルと直列に接続され、アノードをそれぞれ前記主リアクトル及び前記従リアクトル側に向けて設けられた第１の主ダイオード及び第１の従ダイオード(D11,D21)と、
前記主リアクトルと前記主ダイオードとの間の点と、前記低電源線との間で、エミッタを前記低電源線に向けて設けられ、前記主リアクトルを流れる電流が零に至ることを以って導通し、第１期間（ｔ１）経過後に非導通する主絶縁ゲートバイポーラトランジスタ(S1)と、
前記従リアクトルと前記従ダイオードとの間の点と、前記低電源線との間で、エミッタを前記低電源線に向けて設けられ、前記主絶縁ゲートバイポーラトランジスタが導通した時点から、次に導通するまでの期間よりも短い一定期間を経過したことを条件の一つとして導通し、前記第１期間よりも短い第２期間（ｔ２）経過後に非導通する従絶縁ゲートバイポーラトランジスタ(S1)と、
前記従絶縁ゲートバイポーラトランジスタ(S2)と並列に接続され、アノードを前記前記低電源線に向けて設けられた第２の従ダイオード(D22)と
を備える、スイッチング電源回路。
【請求項２】
前記主絶縁ゲートバイポーラトランジスタ(S1)と並列に接続され、アノードを前記主電源線(LH1)に向けて設けられた第２の主ダイオード(D12)を更に有する、請求項１に記載のスイッチング電源回路。
【請求項３】
一端が前記低電位線(LL)と、他端が、前記主リアクトル(L1)に対して前記第１の主ダイオード(D11)とは反対側で前記主電源線(LH1)と、前記従リアクトル(L2)に対して前記第１の従ダイオード(D21)とは反対側で前記従電源線(LH2)とに共通して接続され、静電容量が０．５μＦ以上であるコンデンサ(C2)を更に備える、請求項１又は２に記載のスイッチング電源回路。
【請求項４】
前記条件と、前記従リアクトル(L2)を流れる電流が零に至る第２条件との両方を満足するときに前記従絶縁ゲートバイポーラトランジスタ(S2)を導通させる、請求項１乃至３のいずれか一つに記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング電源回路に関し、特に力率改善回路に関する。
【背景技術】
【０００２】
非特許文献１には力率改善回路が記載されている。かかる力率改善回路においては主力率改善回路と従力率改善回路とを備えている。主力率改善回路及び従力率改善回路には同じ直流電源に対して主力率改善回路と従力率改善回路は互いに並列に接続される。またこれらは互いに同じ構成を有している。
【０００３】
主力率改善回路及び従力率改善回路はいわゆる昇圧型のチョッパ回路であり、リアクトル、ダイオード、スイッチング素子を有している。かかるスイッチング素子としてＭＯＳ電界効果トランジスタが採用される。
【０００４】
従力率改善回路のスイッチング素子は主力率改善回路のスイッチング素子が導通した時点から所定期間経過したときに導通する。即ち、かかる力率改善回路はいわゆるインターリーブで動作する。
【０００５】
また本発明に関連する技術として特許文献１，２が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１９３８１８号公報
【特許文献２】特開２００７−２５２１７７号公報
【非特許文献】
【０００７】
【非特許文献１】喜多村  守、「１．５ｋＷの低ノイズ高調波対策電源を作れる臨界モード／インターリーブＰＦＣ  ＩＣ  Ｒ２Ａ２０１１２」、トランジスタ技術２００８年５月号、ＣＱ出版株式会社、2008年8月、P.176-184
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、非特許文献１においてはスイッチング素子としてＭＯＳ電界効果トランジスタを採用しているので、非特許文献１の力率改善回路には大電流の用途に適していない。
【０００９】
そこで大電流の用途に適用させるべく、スイッチング素子として、特許文献２で紹介されるような絶縁ゲートバイポーラトランジスタを採用することが考えられる。大電流の用途に採用される場合は各構成要素で生じる導通損失の増大を招く。よって、スイッチング電源回路において、例えば順方向降下電圧の低いダイオードが採用される。ダイオードでは、順方向降下電圧と逆回復特性がトレードオフの関係にあるので、ダイオードには逆回復電流が流れ得る。かかる逆回復電流によってスイッチング素子には逆電圧が印加される可能性があった。
【００１０】
そこで、本発明は、スイッチング電源回路に採用されるスイッチング素子に印加される逆電圧を解消もしくは低減する力率改善回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明にかかるスイッチング電源回路の第１の態様は、低電源線(LL)と、いずれも前記低電源線よりも高い電位が印加される主電源線及び従電源線(LH1,LH2)と、前記主電源線及び前記従電源線の上にそれぞれ設けられ、互いに等しいインダクタンスを有する主リアクトル及び従リアクトル(L1、L2)と、前記主電源線及び前記従電源線の上でそれぞれ前記主リアクトル及び前記従リアクトルと直列に接続され、アノードをそれぞれ前記主リアクトル及び前記従リアクトル側に向けて設けられた第１の主ダイオード及び第１の従ダイオード(D11,D21)と、前記主リアクトルと前記主ダイオードとの間の点と、前記低電源線との間で、エミッタを前記低電源線に向けて設けられ、前記主リアクトルを流れる電流が零に至ることを以って導通し、第１期間（ｔ１）経過後に非導通する主絶縁ゲートバイポーラトランジスタ(S1)と、前記従リアクトルと前記従ダイオードとの間の点と、前記低電源線との間で、エミッタを前記低電源線に向けて設けられ、前記主絶縁ゲートバイポーラトランジスタが導通した時点から、次に導通するまでの期間よりも短い一定期間を経過したことを条件の一つとして導通し、前記第１期間よりも短い第２期間（ｔ２）経過後に非導通する従絶縁ゲートバイポーラトランジスタ(S1)と、前記従絶縁ゲートバイポーラトランジスタ(S2)と並列に接続され、アノードを前記前記低電源線に向けて設けられた第２の従ダイオード(D22)とを備える。
【００１２】
本発明にかかるスイッチング電源回路の第２の態様は、第１の態様にかかるスイッチング電源回路であって、前記主絶縁ゲートバイポーラトランジスタ(S1)と並列に接続され、アノードを前記主電源線(LH1)に向けて設けられた第２の主ダイオード(D12)を更に有する。
【００１３】
本発明にかかるスイッチング電源回路の第３の態様は、第１又は第２の態様にかかるスイッチング電源回路であって、一端が前記低電位線(LL)と、他端が、前記主リアクトル(L1)に対して前記第１の主ダイオード(D11)とは反対側で前記主電源線(LH1)と、前記従リアクトル(L2)に対して前記第１の従ダイオード(D21)とは反対側で前記従電源線(LH2)とに共通して接続され、静電容量が０．５μＦ以上であるコンデンサ(C2)を更に備える。
【００１４】
本発明にかかるスイッチング電源回路の第４の態様は、第１乃至第３のいずれか一つの態様にかかるスイッチング電源回路であって、前記条件と、前記従リアクトル(L2)を流れる電流が零に至る第２条件との両方を満足するときに前記従絶縁ゲートバイポーラトランジスタ(S2)を導通させる。
【発明の効果】
【００１５】
本発明にかかるスイッチング電源回路の第１の態様によれば、本スイッチング電源回路を電流臨界モード（リアクトルに流れる電流が零に至った以後に絶縁ゲートバイポーラトランジスタを導通させるモード）で動作するインターリーブ型の力率改善回路（ＰＦＣ）として機能させることができる。
【００１６】
また絶縁ゲートバイポーラトランジスタを採用しているので大電流に対応できる。
【００１７】
しかも、第２期間は第１期間よりも短い。しかも主リアクトルと従リアクトルとのインダクタンスが互いに等しいので、従リアクトルを流れる電流の最大値は主リアクトルを流れる電流の最大値よりも小さい。ひいては従絶縁ゲートバイポーラトランジスタ（以下、従ＩＧＢＴと呼ぶ）が非導通してから従リアクトルを流れる電流が零に至るまでの期間は、主絶縁ゲートバイポーラトランジスタ（以下、主ＩＧＢＴと呼ぶ）が非導通してから主リアクトルを流れる電流が零に至るまでの期間よりも短い（図４参照）。
【００１８】
主リアクトル及び従リアクトルに流れる電流が零に至った後は、第１の主ダイオード及び第１の従ダイオードの逆回復電流が主リアクトル及び従リアクトルをそれぞれ流れる。従ＩＧＢＴは従リアクトルが零に至った後に導通するので、従ＩＧＢＴは従ダイオードによる逆回復電流が従リアクトルを流れた状態で導通する。一方、主ＩＧＢＴは従リアクトルが零に至るときに導通する。よって、主リアクトルを流れる逆回復電流のピークに比べて従リアクトルを流れる逆回復電流のピークが高く、したがって逆回復電流の絶対値が下降して零に至るまでの期間は従リアクトルの方が長い。これにより、従ＩＧＢＴには主ＩＧＢＴに比してより長い期間にわたって逆電圧が印加され得るところ、従ＩＧＢＴには第２の従ダイオードが並列に接続されているので、かかる逆電圧を回避することができる。
【００１９】
本発明にかかるスイッチング電源回路の第２の態様によれば、主絶縁ゲートバイポーラトランジスタにかかる逆電圧をも回避できる。
【００２０】
本発明にかかるスイッチング電源回路の第３の態様によれば、主絶縁ゲートバイポーラトランジスタの導通／非導通の切り替えに起因にして、各部に寄生する寄生容量の充放電による電流を低減できる。
【００２１】
本発明にかかるスイッチング電源回路の第４の態様によれば、例えば電圧の瞬時増大によって主ＩＧＢＴが導通してから一定期間経過後よりも後に従リアクトルが零に至り、これによって主ＩＧＢＴが導通してから一定期間よりも後に従ＩＧＢＴが導通したとしても、主ＩＧＢＴ及び従ＩＧＢＴの導通／非導通が繰り返し行われるにつれ、主ＩＧＢＴと従ＩＧＢＴの導通時点の間の期間を一定期間に戻すことができる。
【図面の簡単な説明】
【００２２】
【図１】スイッチング電源回路の概念的な構成の一例を示す図である。
【図２】タイミングチャートの概念的な一例を示す図である。
【図３】タイミングチャートの概念的な一例を示す図である。
【図４】タイミングチャートの概念的な一例を示す図である。
【図５】タイミングチャートの概念的な一例を示す図である。
【図６】タイミングチャートの概念的な一例を示す図である。
【図７】スイッチング電源回路の概念的な構成の一例を示す図である。
【発明を実施するための形態】
【００２３】
実施の形態．
＜構成＞
図１に例示するように、本スイッチング電源回路は主回路１と従回路２と入力端Ｐ１，Ｐ２と出力端Ｐ３，Ｐ４と電源線ＬＬとを備えている。電源線ＬＬは入力端Ｐ２と出力端Ｐ４とを接続している。
【００２４】
入力端Ｐ１，Ｐ２の間には直流電圧が印加される。図１の例示では、入力端Ｐ１，Ｐ２にはダイオード整流回路３が接続されている。ダイオード整流回路３は交流電源４からの交流電圧を整流し、整流後の直流電圧を入力端Ｐ１，Ｐ２の間に印加する。ここでは入力端Ｐ２に印加される電位は入力端Ｐ１に印加される電位よりも低い。なお、入力端Ｐ１，Ｐ２にダイオード整流回路３が接続されることは必須要件ではない。入力端Ｐ１，Ｐ２の間に直流電圧を印加する任意の構成が入力端Ｐ１，Ｐ２に接続されていればよい。
【００２５】
また入力端Ｐ１，Ｐ２の間にはコンデンサＣ２が設けられてもよい。コンデンサＣ２は電流のノイズを低減することができる。
【００２６】
主回路１は主電源線ＬＨ１と主リアクトルＬ１と主ダイオードＤ１１と主絶縁ゲートバイポーラトランジスタ（以下、主トランジスタと呼ぶ）Ｓ１とを備えている。
【００２７】
主電源線ＬＨ１は入力端Ｐ１と出力端Ｐ３とを接続している。主リアクトルＬ１及び主ダイオードＤ１１は主電源線ＬＨ１の上に設けられている。主ダイオードＤ１１は主リアクトルＬ１に対して入力端Ｐ１とは反対側で主リアクトルＬ１と直列に接続される。また主ダイオードＤ１１はそのアノードが主リアクトルＬ１側に向けて設けられる。
【００２８】
主トランジスタＳ１は主リアクトルＬ１と主ダイオードＤ１１との間の点と、電源線ＬＬとの間に設けられる。また主トランジスタＳ１はそのコレクタ端子を主電源線ＬＨ１側にエミッタ端子を電源線ＬＬ側に向けて設けられる。主トランジスタＳ１は、制御部６からそのゲート端子にスイッチ信号が入力されて導通する。
【００２９】
従回路２は従電源線ＬＨ２と従リアクトルＬ２と従ダイオードＤ２１，Ｄ２２と従絶縁ゲートバイポーラトランジスタ（以下、従トランジスタと呼ぶ）Ｓ２とを備えている。
【００３０】
従電源線ＬＨ２は入力端Ｐ１と出力端Ｐ３とを接続している。従リアクトルＬ２及び従ダイオードＤ２１は従電源線ＬＨ２の上に設けられている。従リアクトルＬ２のインダクタンスは主リアクトルＬ１のインダクタンスと等しい。従ダイオードＤ２１は従リアクトルＬ２に対して入力端Ｐ１とは反対側で従リアクトルＬ２と直列に接続される。また従ダイオードＤ２１はそのアノードが従リアクトルＬ２側に向けて設けられる。
【００３１】
従トランジスタＳ２は従リアクトルＬ２と従ダイオードＤ２１との間の点と、電源線ＬＬとの間に設けられる。またトランジスタＳ２はそのコレクタ端子を従電源線ＬＨ２側にエミッタ端子を電源線ＬＬ側に向けて設けられる。従トランジスタＳ２は、制御部６からそのゲート端子にスイッチ信号が入力されて導通する。従ダイオードＤ２２はそのアノードを電源線ＬＬ側に向けて従トランジスタＳ２と並列に接続される。
【００３２】
出力端Ｐ３，Ｐ４の間には平滑コンデンサＣ１が設けられている。
【００３３】
制御部６は主リアクトルＬ１を流れる電流ＩＬ１を検知し、電流ＩＬ１に基づいて主トランジスタＳ１を導通させる。制御部６は主トランジスタＳ１が導通した時点から所定期間が経過したことを条件の一つとして従トランジスタＳ２を導通させる。また制御部６は従リアクトルＬ２を流れる電流ＩＬ２を検知し、上記条件の一つと電流ＩＬ２に基づく条件とを満たしたときに従トランジスタＳ２を導通させてもよい。これらの導通については後に詳述する。また、電流ＩＬ１，ＩＬ２の検出については先行技術文献で挙げられた各文献のように、各リアクトルＬ１，Ｌ２がトランスを構成する手法を採用できる。なお、以下で説明する主トランジスタＳ１及び従トランジスタＳ２の制御について、特別な記載が無い限りその主体は制御部６である。
【００３４】
またここでは、制御部６はマイクロコンピュータと記憶装置を含んで構成される。マイクロコンピュータは、プログラムに記述された各処理ステップ（換言すれば手順）を実行する。上記記憶装置は、例えばＲＯＭ(Read Only Memory)、ＲＡＭ(Random Access Memory)、書き換え可能な不揮発性メモリ（ＥＰＲＯＭ(Erasable Programmable ROM)等）、ハードディスク装置などの各種記憶装置の１つ又は複数で構成可能である。当該記憶装置は、各種の情報やデータ等を格納し、またマイクロコンピュータが実行するプログラムを格納し、また、プログラムを実行するための作業領域を提供する。なお、マイクロコンピュータは、プログラムに記述された各処理ステップに対応する各種手段として機能するとも把握でき、あるいは、各処理ステップに対応する各種機能を実現するとも把握できる。また、制御部６はこれに限らず、制御部６によって実行される各種手順、あるいは実現される各種手段又は各種機能の一部又は全部をハードウェアで実現しても構わない。
【００３５】
本スイッチング電源回路は、主回路１及び従回路２がそれぞれ絶縁ゲートバイポーラトランジスタＳ１，Ｓ２を備えているので、例えばＭＯＳ電界効果トランジスタに比して大電流の用途に適する。大電流の用途に用いられる場合には、主ダイオードＤ１１及び従ダイオードＤ２１として順方向降下電圧を小さいものを採用することが望ましい。大電流になるほど主ダイオードＤ１１及び従ダイオードＤ２１での導通損失が高まるからである。他方、かかる主ダイオードＤ１１及び従ダイオードＤ２１は逆回復特性が優れておらず、主ダイオードＤ１１及び従ダイオードＤ２１には逆回復電流が流れやすい。ここでは主ダイオードＤ１１と従ダイオードＤ２１の逆回復特性は互いに同じである。
【００３６】
図１の例示では出力端Ｐ３，Ｐ４にはインバータ５が接続されている。なお出力端Ｐ３，Ｐ４にはインバータ５が接続される必要はなく、他の任意の負荷が出力端Ｐ３，Ｐ４に接続されればよい。
【００３７】
＜動作＞
まず図１，２を参照して本スイッチング電源回路の動作の概要について説明する。なお以下の説明及び図面では、電流ＩＬ１，ＩＬ２についてダイオード整流回路３からインバータ５側へ向かう方向を正としている。
【００３８】
主回路１において主トランジスタＳ１が導通していれば、入力端Ｐ１から入力端Ｐ２へと主リアクトルＬ１及び主トランジスタＳ１を経由して電流が流れる。かかる電流は主リアクトルＬ１のインダクタンスと入力端Ｐ１，Ｐ２の間の直流電圧とによって定まる傾斜に応じて増大する（図２において電流ＩＬ１を参照）。かかる電流によってリアクトルＬ１には電磁エネルギーが蓄積される。
【００３９】
そして主トランジスタＳ１が導通から非導通へと切り替わると、入力端Ｐ１から入力端Ｐ２へと主リアクトルＬ１、主ダイオードＤ１１及び平滑コンデンサＣ１を経由して電流が流れる。このとき、リアクトルＬ１に蓄積された電磁エネルギーによる電圧（誘導起電圧）が入力端Ｐ１，Ｐ２の間の直流電圧に加算されて、その合計が平滑コンデンサＣ１に印加される。よって、入力端Ｐ１，Ｐ２の間の直流電圧を昇圧して平滑コンデンサＣ１に印加できる。
【００４０】
かかる電流は主リアクトルＬ１のインダクタンス及び平滑コンデンサＣ１の静電容量等に基づく傾斜で低減する（図２において電流ＩＬ１を参照）。そして、かかる電流、即ち電流ＩＬ１が零になったときに、再び主トランジスタＳ１を導通させる。その後は上述した動作を繰り返す。かかる動作により電流ＩＬ１は鋸歯状の形状に沿って変化する。このように主リアクトルＬ１に流れる電流ＩＬ１が零に至った以後に主トランジスタＳ１を導通させるモードは、いわゆる臨界電流モードと呼ばれる。
【００４１】
以上のように主回路１は、入力端Ｐ１，Ｐ２の間の電圧を昇圧して出力端Ｐ３，Ｐ４の間に印加するスイッチング電源回路として機能することができる。また平滑コンデンサＣ１へと電流が流れない期間（主トランジスタＳ１が導通する期間）であっても、主トランジスタＳ１を介してダイオード整流回路３には電流が流れる。よって、ダイオード整流回路３を流れる電流の導通角度を広げることができる。換言すれば主回路１は力率改善回路として機能することができる。また主回路１のスイッチング素子として絶縁ゲートバイポーラトランジスタが採用されている。よって例えばＭＯＳ電界効果トランジスタが採用された構成と比較して、より大きな電流を流すことができる。
【００４２】
従回路２においても主回路１と同様の動作が行われる。但し、従トランジスタＳ２は、主トランジスタＳ１が導通した時点から所定期間経過したことを第１の条件として導通する。かかる所定期間は、主トランジスタＳ１が導通してから再び導通するまでの期間（以下、周期とも呼ぶ）Ｔより短い期間である。図２の例示では、所定期間として期間Ｔの半分を採用しており、以下では所定期間として期間Ｔの半分を採用した場合について説明する。
【００４３】
第１の条件により、従回路２においては主回路１に対して半周期遅れて同じ動作が行われる。よって、従リアクトルＬ２を流れる電流ＩＬ２は主リアクトルＬ１に流れる電流ＩＬ１に対して半周期遅れる。したがって、電流ＩＬ１，ＩＬ２の一方が小さいときには他方は大きい。
【００４４】
例えば本スイッチング電源回路が主回路１のみを有している場合には、ダイオード整流回路３を流れる電流は主リアクトルＬ１を流れる電流ＩＬ１と等しい。一方、本スイッチング電源回路によれば、ダイオード整流回路３を流れる電流は電流ＩＬ１，ＩＬ２の和と等しい。本スイッチング電源回路では各電流ＩＬ１，ＩＬ２の一方が小さいときには他方が大きいので、ダイオード整流回路３を流れる電流の平均値を、その電流の最大値（ピーク）を変えることなく高めることができる（図２の電流ＩＬ１の平均電流と、電流ＩＬ１，ＩＬ２の和の平均電流とをご参照）。換言すれば、同じ電流の平均値を達成するために、ダイオード整流回路３を流れる電流のピークを低減することができる。
【００４５】
また従トランジスタＳ２は第１の条件に加えて、従リアクトルＬ２に流れる電流ＩＬ２が零に至ることを第２の条件として導通するとよい。これにより、より確実に従回路２において臨界電流モードでの動作を確保することができる。
【００４６】
また電流ＩＬ１，ＩＬ２の位相差が例えば半周期に相当する値からずれたとしても、かかる位相差が半周期に戻るように工夫される。まず位相差のずれについて説明する。例えば入力端Ｐ１，Ｐ２の間の電圧が瞬間的に増大し、これにより電流ＩＬ２が遅れて零に至り得る。この場合、第２の条件により、主トランジスタＳ１が導通する時点から半周期遅れた時点よりさらに遅れて従トランジスタＳ２が導通する。図３の例示では、主トランジスタＳ１が導通した時点から５分の３周期経過した時点で従トランジスタＳ２が導通している。その後は電流ＩＬ１，ＩＬ２が互いに同じ周期で零に至るので、電流ＩＬ１，ＩＬ２の位相差は５分の３周期に相当する値を維持する。よって、主トランジスタＳ１と従トランジスタＳ２の導通時点が互いに５分の３周期ずれる。
【００４７】
かかる位相差のずれを半周期へと戻すべく、本実施の形態では従トランジスタＳ２の導通期間ｔ２を主トランジスタＳ１の導通期間ｔ１よりも短く設定している。例えば主トランジスタＳ１の導通期間は数μ秒であり、従トランジスタＳ２の導通期間はそれよりも数百ｎｍ短く設定される。
【００４８】
導通期間ｔ２が導通期間ｔ１よりも短く、主リアクトルＬ１と従リアクトルＬ２のインダクタンスが互いに同程度であるので、電流ＩＬ１のピークは電流ＩＬ２のピークよりも低い。
【００４９】
よって、電流ＩＬ２は電流ＩＬ１よりも低い値から低減する。また、主リアクトルＬ１と従リアクトルＬ２のインダクタンスが互いに同程度であるので、電流ＩＬ１，ＩＬ２が低減する際の傾斜も同程度である。したがって、主トランジスタＳ１が導通してから電流ＩＬ１が零に至るまでの期間（１周期Ｔ）よりも、従トランジスタＳ２が導通してから電流ＩＬ２が零に至る期間のほうが短い。よって電流ＩＬ２は従トランジスタＳ２が導通した時点から１周期Ｔを経過する前に零に至る。
【００５０】
これにより、図４に例示するように、例えば入力端Ｐ１，Ｐ２の間の電圧の瞬時的な増大に起因して主トランジスタＳ１及び従トランジスタＳ２の導通時点の間の期間が５分の３周期となったとしても、主トランジスタＳ１及び従トランジスタＳ２が導通／非導通を繰り返すにつれ、当該期間を半周期へと戻すことができる。
【００５１】
なお、導通期間ｔ２と導通期間ｔ１との差を可変としても構わない。例えば、主トランジスタＳ１が導通した時点から所定期間（ここでは半周期）経過した時に電流ＩＬ２が既に零に至っている場合は、差ＳＵＢ１を採用する。そして主トランジスタＳ１が導通した時点から所定期間経過した時に電流ＩＬ１が未だ零に至っていない場合は、差ＳＵＢ１よりも大きい差ＳＵＢ２を採用する。
【００５２】
これによれば、位相差が所望の値からずれたときには、より大きい差ＳＵＢ２を採用している。よって、電流ＩＬ２が零に至る期間が短縮されて、早期に位相差を所望の値に戻すことができる。一方、位相差が所望の値であるときにはより小さい差ＳＵＢ１を採用している。よって、電流ＩＬ２のピークを高めることができ、ひいてはダイオード整流回路３を流れる電流の平均電流を高めることができる。
【００５３】
なお、図２から図４では図示を省略していたが、実際には電流ＩＬ１，ＩＬ２がそれぞれ零に至った後は、それぞれ主ダイオードＤ１１及び従ダイオードＤ２１の逆回復電流に起因して、出力端Ｐ３側から入力端Ｐ１側へと主リアクトルＬ１及び従リアクトルＬ２に電流が流れる。図５の例示では、かかる電流ＩＬ１，ＩＬ２が負の電流として示されている。
【００５４】
本制御方法によれば電流ＩＬ２の最小値は電流ＩＬ１の最小値よりも小さい。図５の例示では、電流ＩＬ１の最小値は−０．３２Ａであって、電流ＩＬ２の最小値は−０．４０Ａである。このような電流ＩＬ１，ＩＬ２の最小値の大小関係は以下の理由によると考察される。
【００５５】
主トランジスタＳ１が非導通から導通へと切り替わるときには主トランジスタＳ１の両端電圧は低下してほぼ零に至る。これにより、主ダイオードＤ１１には大きな逆電圧が印加される。かかる逆電圧によって主ダイオードＤ１１の内部に蓄積されたキャリヤが移動する量が増える。よって、移動可能なキャリヤが尽きて逆回復電流は低下に向かう。
【００５６】
同じく、従トランジスタＳ２が非導通から導通へと切り替わるときには従トランジスタＳ２の両端電圧は低下してほぼ零に至る。これにより、従ダイオードＤ２１には大きな逆電圧が印加される。かかる逆電圧によって従ダイオードＤ２１の内部に蓄積されたキャリヤが移動する量が増える。よって、移動可能なキャリヤが尽きて逆回復電流は低下に向かう。
【００５７】
以上のように、電流ＩＬ１，ＩＬ２が低下から増大へと転じる時点は、それぞれ主トランジスタＳ１及び従トランジスタＳ２が導通する時点にも依存する。
【００５８】
主トランジスタＳ１は電流ＩＬ１が零に至ったときに、そのゲート端子にスイッチ信号が入力され、従トランジスタＳ２は電流ＩＬ２が零に至った後に、そのゲート端子にスイッチ信号が入力される。よって、電流ＩＬ２が零に至ってから電流ＩＬ２が低下から増大へと転じるまでの期間は、電流ＩＬ１が零に至ってから電流ＩＬ１が低下から増大へと転じるまでの期間よりも長い。よって電流ＩＬ２の最小値は電流ＩＬ１の最小値よりも小さい。
【００５９】
電流ＩＬ２が増大するとき、従リアクトルＬ２には従ダイオードＤ２１側を低電位とし、入力端Ｐ１側を高電位とする誘導起電圧が生じる。これにより、従ダイオードＤ２２がなければ、電流ＩＬ２が最小値から零に至るまでの期間にわたって、従トランジスタＳ２には、コレクタ端子を低電位とし、エミッタ端子を高電位とする逆電圧が印加される。なお、電流ＩＬ２が零以上のときには従リアクトルＬ２と従トランジスタＳ２とに電流が流れるので従トランジスタＳ２には逆電圧は印加されない。
【００６０】
電流ＩＬ１が最小値から零に至るまでの期間においては、主トランジスタＳ１にも逆電圧が生じ得るものの、電流ＩＬ１の最小値が電流ＩＬ２の最小値よりも小さいので、電流ＩＬ１が最小値から零に至るまでの期間は電流ＩＬ２が最小値から零に至るまでの期間よりも短い。よって、従トランジスタＳ２に比して主トランジスタＳ１には逆電圧が印加される期間が短い。
【００６１】
本スイッチング電源回路では、より逆電圧が長期間にわたって印加され得る従トランジスタＳ２に対して、従ダイオードＤ２２が逆並列で設けられる。図６には、本スイッチング電源回路についてのタイミングチャートの一例が示されている。
【００６２】
なお、図６において、従ダイオードＤ２１を流れる電流ＩＤ２と、電流ＩＬ２と、従トランジスタＳ２及び従ダイオードＤ２２の一組を流れる電流ＩＳＤ２と、従トランジスタＳ２の両端電圧ＶＳ２とが同じ座標に示されている。この座標において、縦軸を電流と見なすときにはその１ブロックの高さが５Ａを示し、縦軸を電圧と見なすときにはその１ブロックの高さが２００Ｖを示す。また図中上から順に配置された横軸Ａ，Ｂ，Ｃはそれぞれ電流ＩＳＤ２、ＩＬ２、ＩＳ２の電流値が零であることを示し、図中下から２番目の横軸Ｄは両端電圧ＶＳ２の電圧値が零であることを示している。また電流ＩＤ２については、従リアクトルＬ２から出力端Ｐ３へと向かう方向を正とし、電流ＩＳＤ２については従電源線ＬＨ２から電源線ＬＬへと向かう方向を正としている。
【００６３】
図６に例示するように、従トランジスタＳ２に逆電圧が印加され得るときには、電流ＩＳＤ２が電源線ＬＬから従電源線ＬＨ２側へ向かって流れる。即ち、従ダイオードＤ２２を流れるので、これと並列接続される従トランジスタＳ２の両端電圧ＶＳ２はほぼ０である。よって従トランジスタＳ２に逆電圧が印加されることを回避できる。
【００６４】
なお、電流臨界モードをより確実としつつも、位相差を所望の値に戻すという効果を招来するためには、電流ＩＬ２が零に至ったことを条件の一つとして従トランジスタＳ２が導通する事項が必要である。しかしながら、上述した逆回復電流に起因する従トランジスタＳ２に印加される逆電圧については、上記事項は必須の要件ではない。要するに、主リアクトルＬ１と従リアクトルＬ２とのインダクタンスが互いに同じであって、導通期間ｔ２が導通期間ｔ１より短ければよい。
【００６５】
また図７に示すように、主回路１は主ダイオードＤ１２を更に有していてもよい。主ダイオードＤ１２はアノードを電源線ＬＬ側に、カソードを主電源線ＬＨ１側にそれぞれ向けて、主トランジスタＳ１と並列に接続されている。主ダイオードＤ１２によって、主トランジスタＳ１に印加される逆電圧をも解消することができる。
【００６６】
また主トランジスタＳ１の非導通から導通への切り替え（ターンオン）又は導通から非導通の切り替え（ターンオフ）によって、各部に存在する寄生容量による充放電電流が流れ得る。かかる充放電電流は主回路１のみならず、従回路２をも流れて従回路２の動作へと悪影響を与え得る。従トランジスタＳ２のターンオン又はターンオフによっても、充放電電流が流れ、主回路１へと悪影響を与え得る。またかかる充放電電流の影響を受けて、電流ＩＬ１，ＩＬ２が零になったことを検知し損ねる可能性がある。
【００６７】
そこで、コンデンサＣ２の静電容量を０．５μＦ以上とすることが望ましい。これによって充放電電流を低減することができる。ひいては、主回路１及び従回路２の相互に作用する悪影響、及び電流ＩＬ１，ＩＬ２の零電流検出の失敗を回避又は抑制できる。
【００６８】
なお、本実施の形態では、本スイッチング電源回路が一つの主回路１と一つの従回路２とを備えていた。しかしながら、複数の従回路２を備えていてもよい。スイッチング電源回路が２つの従回路２を備えていれば、一つの従回路２は主回路１に対して第１所定期間（例えば３分の１周期）遅れて動作し、他の一つの従回路２は主回路１に対して第２所定期間（例えば３分の２周期）遅れて動作する。
【符号の説明】
【００６９】
１  主回路
２  従回路
Ｃ２  コンデンサ
Ｄ１１，Ｄ１２，Ｄ２１，Ｄ２２  ダイオード
Ｌ１，Ｌ２  リアクトル
ＬＨ１，ＬＨ２，ＬＬ  電源線
Ｓ１，Ｓ２  絶縁ゲートバイポーラトランジスタ
【図１】
2011103753.tif 000003
【図２】
2011103753.tif 000004
【図３】
2011103753.tif 000005
【図４】
2011103753.tif 000006
【図５】
2011103753.tif 000007
【図６】
2011103753.tif 000008
【図７】
2011103753.tif 000009
【手続補正書】
【提出日】平成22年10月29日(2010.10.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
非特許文献１には力率改善回路が記載されている。かかる力率改善回路においては主力率改善回路と従力率改善回路とを備えている。主力率改善回路及び従力率改善回路には同じ直流電源に接続され、主力率改善回路と従力率改善回路は互いに並列に接続される。またこれらは互いに同じ構成を有している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
しかしながら、非特許文献１においてはスイッチング素子としてＭＯＳ電界効果トランジスタを採用しているので、非特許文献１の力率改善回路は大電流の用途に適していない。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
従トランジスタＳ２は従リアクトルＬ２と従ダイオードＤ２１との間の点と、電源線ＬＬとの間に設けられる。また従トランジスタＳ２はそのコレクタ端子を従電源線ＬＨ２側にエミッタ端子を電源線ＬＬ側に向けて設けられる。従トランジスタＳ２は、制御部６からそのゲート端子にスイッチ信号が入力されて導通する。従ダイオードＤ２２はそのアノードを電源線ＬＬ側に向けて従トランジスタＳ２と並列に接続される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
かかる位相差のずれを半周期へと戻すべく、本実施の形態では従トランジスタＳ２の導通期間ｔ２を主トランジスタＳ１の導通期間ｔ１よりも短く設定している。例えば主トランジスタＳ１の導通期間は数μ秒であり、従トランジスタＳ２の導通期間はそれよりも数百ｎ秒短く設定される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
なお、図２から図４では図示を省略していたが、実際には電流ＩＬ１，ＩＬ２がそれぞれ零に至った後は、それぞれ主ダイオードＤ１１及び従ダイオードＤ２１の逆回復特性に起因して、出力端Ｐ３側から入力端Ｐ１側へと主リアクトルＬ１及び従リアクトルＬ２に電流が流れる。図５の例示では、かかる電流ＩＬ１，ＩＬ２が負の電流として示されている。