(57)【要約】【課題】シリアル転送方式を可能とし、種々の特性を外部測定装置による測定を容易とする。【解決手段】モータ１１を含む制御対象１の複数の被制御量を制御するサーボ制御システムで、制御半導体集積回路２は制御対象１に複数の駆動制御信号を供給するドライバー半導体集積回路３に接続可能とされる。検出回路２０の入力に制御対象１の検出信号が供給され、Ａ／Ｄ変換器２１は検出回路２０の出力信号をデジタル信号に変換して、プロセッサ２２はデジタル信号処理して複数の制御データを生成する。シリアル送信回路２３は、複数の制御データをドライバー半導体集積回路３のシリアル受信回路３５に順次にシリアル転送する。制御半導体集積回路２は、プロセッサ２２の出力と接続された第１外部端子Ｔ１とシリアル送信回路２３の入力と接続された第２外部端子Ｔ２を更に具備する。【選択図】図３
2011103149.tif 000002
【特許請求の範囲】
【請求項１】
モータを含む制御対象の複数の被制御量を制御するサーボ制御システムで前記制御対象に複数の駆動制御信号を供給するドライバー半導体集積回路に接続可能とされた制御半導体集積回路であって、
前記制御半導体集積回路は、検出回路とＡ／Ｄ変換器とプロセッサとシリアル送信回路とを具備して、
前記検出回路の入力端子には、前記制御対象から生成される検出信号が供給可能とされ、
前記Ａ／Ｄ変換器は、前記検出回路の出力信号をデジタル信号に変換可能とされ、
前記プロセッサは前記Ａ／Ｄ変換器によって変換される前記デジタル信号を処理することによって、複数の制御データを生成可能とされ、
前記シリアル送信回路は前記ドライバー半導体集積回路のシリアル受信回路と接続可能とされ、前記プロセッサの出力から生成される前記複数の制御データを前記シリアル送信回路は前記シリアル受信回路に順次にシリアル転送可能とされ、
前記制御半導体集積回路は、前記プロセッサの前記出力と接続された第１外部端子と前記シリアル送信回路の入力と接続された第２外部端子とを更に具備することを特徴とする制御半導体集積回路。
【請求項２】
前記プロセッサの前記出力と前記シリアル送信回路の前記入力との間には、前記複数の制御データを並列転送可能とされた複数の信号線が接続され、
前記制御半導体集積回路は、複数の入力端子を有する出力選択器と、複数のセレクタを含む入力選択器とを更に具備して、
前記出力選択器の前記複数の入力端子は前記複数の信号線と接続され、前記出力選択器の出力は前記第１外部端子と接続され、
前記入力選択器の前記複数のセレクタの各第１入力端子は前記複数の信号線と接続され、前記入力選択器の前記複数のセレクタの各第２入力端子は前記第２外部端子と接続され、前記入力選択器の前記複数のセレクタの各出力は前記シリアル送信回路の前記入力と接続されていることを特徴とする請求項１に記載の制御半導体集積回路。
【請求項３】
前記制御半導体集積回路は、出力Ｄ／Ａ変換器と入力Ａ／Ｄ変換器とを更に具備して、
前記出力Ｄ／Ａ変換器の入力と出力とは、前記出力選択器の前記出力と前記第１外部端子とにそれぞれ接続され、
前記入力Ａ／Ｄ変換器の入力と出力とは、前記第２外部端子と前記入力選択器の前記複数のセレクタの前記各第２入力端子とにそれぞれ接続されていることを特徴とする請求項２に記載の制御半導体集積回路。
【請求項４】
前記シリアル送信回路は、前記複数の制御データの前記シリアル受信回路へのシリアル転送の優先順位を決定するテーブルを含むことを特徴とする請求項３に記載の制御半導体集積回路。
【請求項５】
前記シリアル送信回路は、前記シリアル受信回路への前記シリアル転送の以前に記複数の制御データを一時的に格納するバッファメモリを含むことを特徴とする請求項４に記載の制御半導体集積回路。
【請求項６】
前記シリアル送信回路は、クロック信号とイネーブル信号とデータ信号とを転送する少なくとも３本の外部信号配線を介して、前記ドライバー半導体集積回路の前記シリアル受信回路と接続可能とされたことを特徴とする請求項５に記載の制御半導体集積回路。
【請求項７】
前記複数の制御データの前記シリアル転送では、時分割多重によって前記複数の制御データの各制御データが所定のビット数のデータパケットに分割されるものであり、
前記シリアル転送では、前記優先順位が最高の制御データの最初のデータパケットの最初の転送と当該最高の制御データの次のデータパケットの次の転送との間に、前記優先順位が低い所定数の制御データの所定パケット数のデータパケットの転送が可能とされ、
前記優先順位が最高の前記制御データの前記最初のデータパケットの前記最初の転送と前記優先順位が最高の前記制御データの前記次のデータパケットの前記次の転送とは、それぞれの転送に付随する前記イネーブル信号の先頭パルス幅の相違により識別可能とされたことを特徴とする請求項６に記載の制御半導体集積回路。
【請求項８】
前記複数の制御データの前記シリアル転送では、前記複数の制御データの各制御データが所定のビット数のデータに分割されるものであり、
前記所定のビット数のデータには、アドレス信号と制御信号が多重化されたことを特徴とする請求項６に記載の制御半導体集積回路。
【請求項９】
前記モータは情報記録ディスクを回転駆動するスピンドルモータであり、前記制御対象は前記情報記録ディスクを装着可能なディスクドライブ装置であることを特徴とする請求項７と請求項８のいずれかに記載の制御半導体集積回路。
【請求項１０】
前記制御半導体集積回路は、クロックデータリカバリー回路と、波形等価回路と、ビタビ復号器と、エラー訂正回路とを含むものであり、
前記Ａ／Ｄ変換器は、前記クロックデータリカバリー回路に含まれたものであり、
前記クロックデータリカバリー回路から生成される再生データは、前記波形等価回路と、前記ビタビ復号器と、前記エラー訂正回路とを介してホスト機器に転送可能とされたことを特徴とする請求項９に記載の制御半導体集積回路。
【請求項１１】
モータを含む制御対象と、前記制御対象の複数の被制御量を制御するために前記制御対象に複数の駆動制御信号を供給するドライバー半導体集積回路と、前記ドライバー半導体集積回路と接続された制御半導体集積回路とを具備するサーボ制御システムであって、
前記制御半導体集積回路は、検出回路とＡ／Ｄ変換器とプロセッサとシリアル送信回路とを具備して、
前記検出回路の入力端子には、前記制御対象から生成される検出信号が供給可能とされ、
前記Ａ／Ｄ変換器は、前記検出回路の出力信号をデジタル信号に変換可能とされ、
前記プロセッサは前記Ａ／Ｄ変換器によって変換される前記デジタル信号を処理することによって、複数の制御データを生成可能とされ、
前記シリアル送信回路は前記ドライバー半導体集積回路のシリアル受信回路と接続可能とされ、前記プロセッサの出力から生成される前記複数の制御データを前記シリアル送信回路は前記シリアル受信回路に順次にシリアル転送可能とされ、
前記制御半導体集積回路は、前記プロセッサの前記出力と接続された第１外部端子と前記シリアル送信回路の入力と接続された第２外部端子とを更に具備することを特徴とするサーボ制御システム。
【請求項１２】
前記プロセッサの前記出力と前記シリアル送信回路の前記入力との間には、前記複数の制御データを並列転送可能とされた複数の信号線が接続され、
前記制御半導体集積回路は、複数の入力端子を有する出力選択器と、複数のセレクタを含む入力選択器とを更に具備して、
前記出力選択器の前記複数の入力端子は前記複数の信号線と接続され、前記出力選択器の出力は前記第１外部端子と接続され、
前記入力選択器の前記複数のセレクタの各第１入力端子は前記複数の信号線と接続され、前記入力選択器の前記複数のセレクタの各第２入力端子は前記第２外部端子と接続され、前記入力選択器の前記複数のセレクタの各出力は前記シリアル送信回路の前記入力と接続されていることを特徴とする請求項１１に記載のサーボ制御システム。
【請求項１３】
前記制御半導体集積回路は、出力Ｄ／Ａ変換器と入力Ａ／Ｄ変換器とを更に具備して、
前記出力Ｄ／Ａ変換器の入力と出力とは、前記出力選択器の前記出力と前記第１外部端子とにそれぞれ接続され、
前記入力Ａ／Ｄ変換器の入力と出力とは、前記第２外部端子と前記入力選択器の前記複数のセレクタの前記各第２入力端子とにそれぞれ接続されていることを特徴とする請求項１２に記載のサーボ制御システム。
【請求項１４】
前記シリアル送信回路は、前記複数の制御データの前記シリアル受信回路へのシリアル転送の優先順位を決定するテーブルを含むことを特徴とする請求項１３に記載のサーボ制御システム。
【請求項１５】
前記シリアル送信回路は、前記シリアル受信回路への前記シリアル転送の以前に記複数の制御データを一時的に格納するバッファメモリを含むことを特徴とする請求項１４に記載のサーボ制御システム。
【請求項１６】
前記シリアル送信回路は、クロック信号とイネーブル信号とデータ信号とを転送する少なくとも３本の外部信号配線を介して、前記ドライバー半導体集積回路の前記シリアル受信回路と接続可能とされたことを特徴とする請求項１５に記載のサーボ制御システム。
【請求項１７】
前記複数の制御データの前記シリアル転送では、時分割多重によって前記複数の制御データの各制御データが所定のビット数のデータパケットに分割されるものであり、
前記シリアル転送では、前記優先順位が最高の制御データの最初のデータパケットの最初の転送と当該最高の制御データの次のデータパケットの次の転送との間に、前記優先順位が低い所定数の制御データの所定パケット数のデータパケットの転送が可能とされ、
前記優先順位が最高の前記制御データの前記最初のデータパケットの前記最初の転送と前記優先順位が最高の前記制御データの前記次のデータパケットの前記次の転送とは、それぞれの転送に付随する前記イネーブル信号の先頭パルス幅の相違により識別可能とされたことを特徴とする請求項１６に記載のサーボ制御システム。
【請求項１８】
前記複数の制御データの前記シリアル転送では、前記複数の制御データの各制御データが所定のビット数のデータに分割されるものであり、
前記所定のビット数のデータには、アドレス信号と制御信号が多重化されたことを特徴とする請求項１６に記載のサーボ制御システム。
【請求項１９】
前記モータは情報記録ディスクを回転駆動するスピンドルモータであり、前記制御対象は前記情報記録ディスクを装着可能なディスクドライブ装置であることを特徴とする請求項１７と請求項１８のいずれかに記載のサーボ制御システム。
【請求項２０】
前記制御半導体集積回路は、クロックデータリカバリー回路と、波形等価回路と、ビタビ復号器と、エラー訂正回路とを含むものであり、
前記Ａ／Ｄ変換器は、前記クロックデータリカバリー回路に含まれたものであり、
前記クロックデータリカバリー回路から生成される再生データは、前記波形等価回路と、前記ビタビ復号器と、前記エラー訂正回路とを介してホスト機器に転送可能とされたことを特徴とする請求項１９に記載のサーボ制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御半導体集積回路およびそれを使用したサーボ制御システムに関し、特にシリアル転送方式を可能とする一方、種々の特性を外部測定装置による測定を容易とするのに有効な技術に関するものである。
【背景技術】
【０００２】
ＣＤ(Compact Disk)、ＤＶＤ(Digital Versatile Disk)、ＢＤ(Blu-Ray Disk)等の光ディスクの情報を記録・再生する光ディスクドライブ記録再生装置では、光ピックアップからの放射レーザ光を光ディスク記録面に照射して、その反射光を光ピックアップによって検出してＲＦアナログ再生信号が生成される。このような光ディスクドライブ記録再生装置の記録・再生には、スピンドル駆動、トラッキング制御、フォーカス制御、チルト制御、ステッパ制御等の種々の制御が必要である。この種々の制御のためには、光ピックアップで検出されたＲＦアナログ信号検出信号をディスク制御大規模半導体集積回路のＡ／Ｄ変換器によってデジタル信号に変換して、デジタル信号はデジタルシグナルプロセッサー(ＤＳＰ)によって信号処理される。
【０００３】
デジタルシグナルプロセッサー(ＤＳＰ)の信号処理結果は、光ディスクドライブ記録再生装置のスピンドルモータやステッパモータ等を駆動するためのドライバー半導体集積回路に供給される。従って、ドライバー半導体集積回路からは、スピンドルモータやステッパモータ等を駆動する種々の駆動信号が生成される。この種々の駆動信号を生成するドライバー半導体集積回路は比較的大きな駆動電圧や駆動電流が必要なアナログ回路を内蔵するので、非微細化半導体製造プロセスによってドライバー半導体集積回路が製造される。それに対して、ディスク制御大規模半導体集積回路はデジタルシグナルプロセッサー(ＤＳＰ)等のデジタル回路を内蔵するので、微細化半導体製造プロセスによってディスク制御大規模半導体集積回路が製造される。
【０００４】
その結果、ディスク制御大規模半導体集積回路とドライバー半導体集積回路の間には、スピンドルモータやステッパモータ等を駆動する種々の駆動信号を転送する多数の信号配線が必要となる。従って、両半導体集積回路のパッケージ面積の増大、プリント配線基板面積の増大、光ディスクドライブ記録再生装置の価格の増大が問題となる。
【０００５】
一方、下記特許文献１には、この問題を解決するために、シリアル転送方式でドライバー半導体集積回路に種々の駆動信号を伝達するシリアルインターフェースを使用することが記載されている。シリアルインターフェースは、クロック信号とイネーブル信号とデータ信号との３線方式である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−４０１１号  公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者等は本発明に先立って、ＣＤ、ＤＶＤ、ＢＤ等の光ディスクの情報を記録・再生する光ディスクドライブ記録再生装置に使用されるディスク制御大規模半導体集積回路の開発に従事した。
【０００８】
図１は、本発明に先立って本発明者等によって最初に検討されたディスク制御大規模半導体集積回路を含む光ディスクドライブ記録再生装置の構成を示す図である。
【０００９】
図１に示す光ディスクドライブ記録再生装置は、光ディスクドライブ１、ディスク制御大規模半導体集積回路２、ドライバー半導体集積回路３、外部信号配線４を含んでいる。光ディスクドライブ１は、着脱可能な光ディスク１０、スピンドルモータ１１、光ピックアップ１２、ステッパモータ１３を含む。
【００１０】
ディスク制御大規模半導体集積回路２はＲＦ検出回路２０、Ａ／Ｄ変換器２１、デジタルシグナルプロセッサー(ＤＳＰ)２２を含み、ドライバー半導体集積回路３はアクチュエータドライバー３０、ステッパドライバー３１、スピンドルドライバー３２を含んでいる。
【００１１】
光ピックアップ１２から放射されるレーザ光が光ディスク１０の記録面に照射されて情報が記録されて、情報の再生時に反射光を光ピックアップ１２によって検出してＲＦ信号が生成される。情報記録時と情報再生時とに、スピンドルモータ１１が光ディスク１０を回転駆動するため、ドライバー半導体集積回路３のスピンドルドライバー３２から生成されるスピンドル制御信号がスピンドルモータ１１に供給される。情報記録や情報再生時の前に光ディスク１０を光ディスクドライブ１にロード(装着)するためと、情報記録や情報再生時の後に光ディスク１０を光ディスクドライブ１にアンロード(脱着)するために、ローディング制御信号がローダー／アンローダー(図示せず)にスピンドルドライバー３２から供給される。
【００１２】
情報記録時と情報再生時とに、ステッパモータ１３が光ピックアップ１２の光ディスク１０の内周と外周との間の移動を制御するため、ドライバー半導体集積回路３のステッパドライバー３１から生成される２つのステッパ制御信号がステッパモータ１３に供給される。
【００１３】
情報記録時と情報再生時とに、光ピックアップ１２にチルト制御駆動信号、トラック制御駆動信号、フォーカス制御駆動信号、２つのビームエックスパンダー制御駆動信号がアクチュエータドライバー３０から供給する。チルト制御駆動信号は、ロード(装着)される種々の光ディスク１０の湾曲や反りに対応するために光ピックアップ１２の半導体レーザから放射されるレーザ光の傾きを制御するものである。トラック制御駆動信号は、光ピックアップ１２の半導体レーザから放射されるレーザ光が光ディスク１０の記録トラックをトレースするためのものである。フォーカス制御駆動信号は、光ディスク１０の記録面での光ピックアップ１２の半導体レーザから放射されるレーザ光の焦点深度を制御するものである。２つのビームエックスパンダー制御駆動信号は、光ピックアップ１２の半導体レーザに装着された光学レンズの球面収差を補正するビームエックスパンダー(図示せず)を制御するものである。
【００１４】
光ピックアップ１２から生成されるＲＦ信号はディスク制御大規模半導体集積回路２のＲＦ検出回路２０の入力端子に供給されて、ＲＦ検出回路２０の出力端子からＲＦ検出アナログ出力信号が生成される。ＲＦ検出アナログ出力信号はＡ／Ｄ変換器２１によってデジタル信号に変換され、デジタル信号はデジタルシグナルプロセッサー(ＤＳＰ)２２の入力端子に供給される。デジタルシグナルプロセッサー(ＤＳＰ)２２からはスピンドル制御データ、ローディング制御データ、ステッパ制御データ、チルト制御データ、トラック制御データ、フォーカス制御データ、ビームエックスパンダー制御データが生成され、外部信号配線４を介してドライバー半導体集積回路３のスピンドルドライバー３２、ステッパドライバー３１、アクチュエータドライバー３０に供給される。
【００１５】
しかし、本発明に先立って本発明者等によって、図１に示す光ディスクドライブ記録再生装置では、外部信号配線４に多数の信号配線が必要となって、両半導体集積回路２、３のパッケージ面積の増大、プリント配線基板面積の増大、光ディスクドライブ記録再生装置の価格の増大が問題となることが明らかとされた。
【００１６】
図２は、本発明に先立って本発明者等によって次に検討されたディスク制御大規模半導体集積回路を含む光ディスクドライブ記録再生装置の構成を示す図である。
【００１７】
図２に示す光ディスクドライブ記録再生装置が、図１に示す光ディスクドライブ記録再生装置と相違するのは、上記特許文献１に記載の３線方式のシリアルインターフェースによるシリアル転送方式が採用されていることである。
【００１８】
すなわち、図２に示す光ディスクドライブ記録再生装置では、ディスク制御大規模半導体集積回路２にはシリアルインターフェース送信回路(ＳＩＦ＿ＴＸ)２３が追加され、ドライバー半導体集積回路３にはシリアルインターフェース受信回路(ＳＩＦ＿ＲＸ)３５が追加されている。シリアルインターフェース送信回路(ＳＩＦ＿ＴＸ)２３とシリアルインターフェース受信回路(ＳＩＦ＿ＲＸ)３５との間の外部信号配線４には、３線方式のクロック信号ＣＬＫとイネーブル信号ＥＮＡＢＬＥとデータ信号ＤＡＴＡとを伝送するための３本の信号配線が含まれている。更にドライバー半導体集積回路３には、サンプルホールド回路３３、Ｄ／Ａ変換器３４、タイミング回路３６が含まれている。
【００１９】
ディスク制御大規模半導体集積回路２のデジタルシグナルプロセッサー(ＤＳＰ)２２から生成されるスピンドル制御データ(ＳＰＤ)、ローディング制御データ(ＬＤＤ)、ステッパ制御データ(ＴＶＤＰ／ＴＶＤＮ)、チルト制御データ(ＴＬＤ)、トラック制御データ(ＴＲＤ)、フォーカス制御データ(ＦＯＤ)、ビームエックスパンダー制御データ(ＥＸＰＡ／ＥＸＰＢ)は、シリアルインターフェース送信回路(ＳＩＦ＿ＴＸ)２３に供給される。これらの種々の制御データはシリアルインターフェース送信回路(ＳＩＦ＿ＴＸ)２３によって時分割多重(ＴＤＭＡ：Time-Division Multiple Access)のシリアルデータＤＡＴＡに変換されて、ドライバー半導体集積回路３のシリアルインターフェース受信回路(ＳＩＦ＿ＲＸ)３５によって受信される。シリアルデータＤＡＴＡはＤ／Ａ変換器３４によってアナログ信号に変換され、サンプルホールド回路３３の入力端子に供給される。サンプルホールド回路３３の複数の出力端子から順次に生成されるスピンドル制御信号、ローディング制御信号、ステッパ制御信号、チルト制御信号、トラック制御信号、フォーカス制御信号、ビームエックスパンダー制御信号は、スピンドルドライバー３２、ステッパドライバー３１、アクチュエータドライバー３０に供給される。
【００２０】
図２に示す光ディスクドライブ記録再生装置では、３線方式のシリアルインターフェースによるシリアル転送方式が採用されているため、外部信号配線４の信号線数を３線方式のクロック信号ＣＬＫとイネーブル信号ＥＮＡＢＬＥとデータ信号ＤＡＴＡに削減することが可能となる。従って、ディスク制御大規模半導体集積回路２とドライバー半導体集積回路３のパッケージ面積の増大、プリント配線基板面積の増大、光ディスクドライブ記録再生装置の価格の増大の問題を解消することが可能となる。
【００２１】
しかしながら、図２に示す光ディスクドライブ記録再生装置では、種々の制御データの転送が時分割多重(ＴＤＭＡ)のシリアル転送方式に変更されたことによって、種々の制御データの外部測定が困難となると言う問題が本発明に先立って本発明者等によってなされた検討によって明らかとされた。
【００２２】
一方、図１に示した光ディスクドライブ記録再生装置では、デジタルシグナルプロセッサー(ＤＳＰ)２２から生成されるスピンドル制御データやローディング制御データ等の種々の制御データを、外部信号配線４の複数の信号配線から外部測定装置によって測定することができる。更に外部信号配線４の複数の信号配線の種々の制御データを測定するだけではなく、外部信号配線４の各信号配線に外乱信号を注入して、光ディスクドライブ１とディスク制御大規模半導体集積回路２とドライバー半導体集積回路３と外部信号配線４とからなるサーボシステムの応答速度や安定度等を評価することが必要となる。
【００２３】
サーボシステムである光ディスクドライブ記録再生装置の設計・開発の段階では、応答速度や安定度等を評価しながら、種々の制御データの制御パラメータを最適化することが必要となる。図１の光ディスクドライブ記録再生装置では、外部信号配線４の複数の信号配線を切断して、ディスク制御大規模半導体集積回路２のサイドの切断個所の一方に外部測定装置を接続する一方、ドライバー半導体集積回路３のサイドの切断個所の他方から外乱信号を注入することによって、応答速度や安定度等の評価を容易に実行することが可能であった。
【００２４】
しかしながら、図２に示した光ディスクドライブ記録再生装置では、時分割多重(ＴＤＭＡ)による種々の制御データのシリアル転送が採用されたために、時分割多重(ＴＤＭＡ)により転送される種々の制御データを外部測定装置によって測定することが困難となったものである。
【００２５】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【００２６】
従って、本発明の目的とするところは、シリアル転送方式を可能とする一方、種々の特性を外部測定装置によって測定が容易な半導体集積回路を提供することにある。
【００２７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２８】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００２９】
すなわち、本発明の代表的な実施の形態は、モータ(１１)を含む制御対象(１)の複数の被制御量を制御するサーボ制御システムで前記制御対象(１)に複数の駆動制御信号(ＥＸＰＡ、ＥＸＰＢ…ＬＤＤ)を供給するドライバー半導体集積回路(３)に接続可能とされた制御半導体集積回路(２)である。
【００３０】
前記制御半導体集積回路(２)は、検出回路(２０)とＡ／Ｄ変換器(２１)とプロセッサ(２２)とシリアル送信回路(２３)とを具備する。
【００３１】
前記検出回路(２０)の入力端子には、前記制御対象(１)から生成される検出信号が供給される。
【００３２】
前記Ａ／Ｄ変換器(２１)は、前記検出回路(２０)の出力信号をデジタル信号に変換する。
【００３３】
前記プロセッサ(２２)は前記Ａ／Ｄ変換器(２１)によって変換される前記デジタル信号を処理することによって、複数の制御データを生成する。
【００３４】
前記シリアル送信回路(２３)は前記ドライバー半導体集積回路(３)のシリアル受信回路(３５)と接続可能とされ、前記プロセッサ(２２)の出力から生成される前記複数の制御データを前記シリアル送信回路(２３)は前記シリアル受信回路(３５)に順次にシリアル転送する。
【００３５】
前記制御半導体集積回路(２)は、前記プロセッサ(２２)の前記出力と接続された第１外部端子(Ｔ１)と前記シリアル送信回路(２３)の入力と接続された第２外部端子(Ｔ２)とを更に具備することを特徴とするものである(図３参照)。
【発明の効果】
【００３６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００３７】
すなわち、本発明によれば、シリアル転送方式を可能とする一方、種々の特性を外部測定装置による測定を容易とすることができる。
【図面の簡単な説明】
【００３８】
【図１】図１は、本発明に先立って本発明者等によって最初に検討されたディスク制御大規模半導体集積回路を含む光ディスクドライブ記録再生装置の構成を示す図である。
【図２】図２は、本発明に先立って本発明者等によって次に検討されたディスク制御大規模半導体集積回路を含む光ディスクドライブ記録再生装置の構成を示す図である。
【図３】図３は、本発明の実施の形態１によるディスク制御大規模半導体集積回路を含む光ディスクドライブ記録再生装置の構成を示す図である。
【図４】図４は、図３に示した本発明の実施の形態１によるディスク制御大規模半導体集積回路２のシリアルインターフェース送信回路(ＳＩＦ＿ＴＸ)２３のシリアル転送の優先順位を判断するための構成を示す図である。
【図５】図５は、図３に示した本発明の実施の形態１によるディスク制御大規模半導体集積回路２のＲＦ検出回路２０の出力のＲＦアナログ出力信号を処理してホスト機器に転送するための信号処理回路の構成を示す図である。
【図６】図６は、図３に示す本発明の実施の形態１による光ディスクドライブ記録再生装置によって実行可能な第１のシリアル動作転送モードによって転送可能な種々の制御データの構成を示す図である。
【図７】図７は、図６に示す種々の制御データがシリアル転送される際のクロック信号ＣＬＫとイネーブル信号ＥＮＡＢＬＥとデータ信号ＤＡＴＡの波形を示す図である。
【図８】図８は、図３に示す本発明の実施の形態１による光ディスクドライブ記録再生装置によって実行可能な第２のシリアル動作転送モードによって種々の制御データがシリアル転送される際のクロック信号ＣＬＫとイネーブル信号ＥＮＡＢＬＥとデータ信号ＤＡＴＡの波形を示す図である。
【発明を実施するための形態】
【００３９】
１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００４０】
〔１〕本発明の代表的な実施の形態は、モータ(１１)を含む制御対象(１)の複数の被制御量を制御するサーボ制御システムで前記制御対象(１)に複数の駆動制御信号を供給するドライバー半導体集積回路(３)に接続可能とされた制御半導体集積回路(２)である。
【００４１】
前記制御半導体集積回路(２)は、検出回路(２０)とＡ／Ｄ変換器(２１)とプロセッサ(２２)とシリアル送信回路(２３)とを具備する。
【００４２】
前記検出回路(２０)の入力端子には、前記制御対象(１)から生成される検出信号が供給可能とされている。
【００４３】
前記Ａ／Ｄ変換器(２１)は、前記検出回路(２０)の出力信号をデジタル信号に変換可能とされている。
【００４４】
前記プロセッサ(２２)は前記Ａ／Ｄ変換器(２１)によって変換される前記デジタル信号を処理することによって、複数の制御データを生成可能とされている。
【００４５】
前記シリアル送信回路(２３)は前記ドライバー半導体集積回路(３)のシリアル受信回路(３５)と接続可能とされ、前記プロセッサ(２２)の出力から生成される前記複数の制御データを前記シリアル送信回路(２３)は前記シリアル受信回路(３５)に順次にシリアル転送可能とされている。
【００４６】
前記制御半導体集積回路(２)は、前記プロセッサ(２２)の前記出力と接続された第１外部端子(Ｔ１)と前記シリアル送信回路(２３)の入力と接続された第２外部端子(Ｔ２)とを更に具備することを特徴とするものである(図３参照)。
【００４７】
前記実施の形態によれば、シリアル転送方式を可能とする一方、種々の特性を外部測定装置による測定を容易とすることができる。
【００４８】
すなわち前記実施の形態によれば、シリアル送信回路(２３)によって複数の制御データの各制御データが時分割多重(ＴＤＭＡ)されて転送される場合でも、第２外部端子(Ｔ２)から外乱信号を時間的に連続供給した状態で、第１外部端子(Ｔ１)でサーボ制御システムの応答を時間的に連続して測定することが可能となる。
【００４９】
好適な実施の形態では、前記プロセッサ(２２)の前記出力と前記シリアル送信回路(２３)の前記入力との間には、前記複数の制御データを並列転送可能とされた複数の信号線が接続されている。
【００５０】
前記制御半導体集積回路(２)は、複数の入力端子を有する出力選択器(２４)と、複数のセレクタ(２７１、２７２…２７Ｎ)を含む入力選択器(２７)とを更に具備する。
【００５１】
前記出力選択器(２４)の前記複数の入力端子は前記複数の信号線と接続され、前記出力選択器(２４)の出力は前記第１外部端子(Ｔ１)と接続されている。
【００５２】
前記入力選択器(２７)の前記複数のセレクタ(２７１、２７２…２７Ｎ)の各第１入力端子(“０”)は前記複数の信号線と接続され、前記入力選択器(２７)の前記複数のセレクタ(２７１、２７２…２７Ｎ)の各第２入力端子(“１”)は前記第２外部端子(Ｔ２)と接続され、前記入力選択器(２７)の前記複数のセレクタ(２７１、２７２…２７Ｎ)の各出力は前記シリアル送信回路(２３)の前記入力と接続されていることを特徴とするものである(図３参照)。
【００５３】
他の好適な実施の形態では、前記制御半導体集積回路(２)は、出力Ｄ／Ａ変換器(２５)と入力Ａ／Ｄ変換器(２６)とを更に具備する。
【００５４】
前記出力Ｄ／Ａ変換器(２５)の入力と出力とは、前記出力選択器(２４)の前記出力と前記第１外部端子(Ｔ１)とにそれぞれ接続されている。
【００５５】
前記入力Ａ／Ｄ変換器(２６)の入力と出力とは、前記第２外部端子(Ｔ２)と前記入力選択器(２７)の前記複数のセレクタ(２７１、２７２…２７Ｎ)の前記各第２入力端子(“１”)とにそれぞれ接続されていることを特徴とするものである(図３参照)。
【００５６】
より好適な実施の形態では、前記シリアル送信回路(２３)は、前記複数の制御データの前記シリアル受信回路(３５)へのシリアル転送の優先順位を決定するテーブル(２３１)を含むことを特徴とするものである(図４参照)。
他のより好適な実施の形態では、前記シリアル送信回路(２３)は、前記シリアル受信回路(３５)への前記シリアル転送の以前に記複数の制御データを一時的に格納するバッファメモリ(２３２)を含むことを特徴とするものである(図４参照)。
【００５７】
また他のより好適な実施の形態では、前記シリアル送信回路(２３)は、クロック信号(ＣＬＫ)とイネーブル信号(ＥＮＡＢＬＥ)とデータ信号(ＤＡＴＡ)とを転送する少なくとも３本の外部信号配線(４)を介して、前記ドライバー半導体集積回路(３)の前記シリアル受信回路(３５)と接続可能とされたことを特徴とするものである。
【００５８】
更に他のより好適な実施の形態は、前記複数の制御データの前記シリアル転送では、時分割多重(ＴＤＭＡ)によって前記複数の制御データの各制御データが所定のビット数のデータパケットに分割されるものである。
【００５９】
前記シリアル転送では、前記優先順位が最高の制御データ(ＴＲＤ)の最初のデータパケットの最初の転送(ＴＲ＿０、Ｔ０)と当該最高の制御データの次のデータパケットの次の転送(ＴＲ＿１、Ｔ０)との間に、前記優先順位が低い所定数の制御データ(ＦＯＤ、ＴＬＤ、ＳＰＤ)の所定パケット数のデータパケットの転送(ＴＲ＿０、Ｔ１、Ｔ２、Ｔ３)が可能とされている。
【００６０】
前記優先順位が最高の前記制御データ(ＴＲＤ)の前記最初のデータパケットの前記最初の転送(ＴＲ＿０、Ｔ０)と前記優先順位が最高の前記制御データの前記次のデータパケットの前記次の転送(ＴＲ＿１、Ｔ０)とは、それぞれの転送に付随する前記イネーブル信号(ＥＮＡＢＬＥ)の先頭パルス幅の相違(３Ｔ、４Ｔ)により識別可能とされたことを特徴とするものである(図７参照)。
【００６１】
また別のより好適な実施の形態は、前記複数の制御データの前記シリアル転送では、前記複数の制御データの各制御データが所定のビット数のデータに分割されるものである。
【００６２】
前記所定のビット数のデータには、アドレス信号(ＡＤＲＳ)と制御信号(ＴＲＤ)が多重化されたことを特徴とするものである(図8参照)。
【００６３】
具体的な実施の形態では、前記モータ(１１)は情報記録ディスク(１０)を回転駆動するスピンドルモータであり、前記制御対象(１)は前記情報記録ディスク(１０)を装着可能なディスクドライブ装置であることを特徴とするものである(図３参照)。
【００６４】
最も具体的な実施の形態では、前記制御半導体集積回路(２)は、クロックデータリカバリー回路(５０)と、波形等価回路(５５)と、ビタビ復号器(５６)と、エラー訂正回路(５７)とを含むものである。
【００６５】
前記Ａ／Ｄ変換器(２１)は、前記クロックデータリカバリー回路(５０)に含まれたものである。
【００６６】
前記クロックデータリカバリー回路(５０)から生成される再生データは、前記波形等価回路(５５)と、前記ビタビ復号器(５６)と、前記エラー訂正回路(５７)とを介してホスト機器に転送可能とされたことを特徴とするものである(図５参照)。
【００６７】
〔２〕本発明の別の観点の代表的な実施の形態は、モータ(１１)を含む制御対象(１)と、前記制御対象(１)の複数の被制御量を制御するために前記制御対象(１)に複数の駆動制御信号を供給するドライバー半導体集積回路(３)と、前記ドライバー半導体集積回路(３)と接続された制御半導体集積回路(２)とを具備するサーボ制御システムである。
【００６８】
前記制御半導体集積回路(２)は、検出回路(２０)とＡ／Ｄ変換器(２１)とプロセッサ(２２)とシリアル送信回路(２３)とを具備する。
【００６９】
前記検出回路(２０)の入力端子には、前記制御対象(１)から生成される検出信号が供給可能とされている。
【００７０】
前記Ａ／Ｄ変換器(２１)は、前記検出回路(２０)の出力信号をデジタル信号に変換可能とされている。
【００７１】
前記プロセッサ(２２)は前記Ａ／Ｄ変換器(２１)によって変換される前記デジタル信号を処理することによって、複数の制御データを生成可能とされている。
【００７２】
前記シリアル送信回路(２３)は前記ドライバー半導体集積回路(３)のシリアル受信回路(３５)と接続可能とされ、前記プロセッサ(２２)の出力から生成される前記複数の制御データを前記シリアル送信回路(２３)は前記シリアル受信回路(３５)に順次にシリアル転送可能とされている。
【００７３】
前記制御半導体集積回路(２)は、前記プロセッサ(２２)の前記出力と接続された第１外部端子(Ｔ１)と前記シリアル送信回路(２３)の入力と接続された第２外部端子(Ｔ２)とを更に具備することを特徴とするものである(図３参照)。
【００７４】
前記実施の形態によれば、シリアル転送方式を可能とする一方、種々の特性を外部測定装置による測定を容易とすることができる。
【００７５】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００７６】
［実施の形態１］
《光ディスクドライブ記録再生装置の構成》
図３は、本発明の実施の形態１によるディスク制御大規模半導体集積回路を含む光ディスクドライブ記録再生装置の構成を示す図である。
【００７７】
図３に示す本発明の実施の形態１による光ディスクドライブ記録再生装置が、図２に示す光ディスクドライブ記録再生装置と基本的に相違するのは、ディスク制御大規模半導体集積回路２には、出力選択器(ＭＵＸ)２４、Ｄ／Ａ変換器(Ｄ／Ａ)２５、Ａ／Ｄ変換器(Ａ／Ｄ)２６、入力選択器２７、制御レジスタ(Ｃｏｎｔ＿Ｒｅｇ)２８、外部端子Ｔ１、Ｔ２、Ｔ３が追加されていることである。その結果、外部端子Ｔ１、Ｔ２には外部測定装置５が接続可能とされ、外部端子Ｔ２には制御レジスタ２８に格納される外部設定データが供給可能とされている。その他は、図３に示す光ディスクドライブ記録再生装置は図２に示した光ディスクドライブ記録再生装置と基本的に同一であって、繰り返しの説明は省略するものとする。
【００７８】
図３に示す光ディスクドライブ記録再生装置では、デジタルシグナルプロセッサー(ＤＳＰ)２２から生成されるスピンドル制御データ(ＳＰＤ)、ローディング制御データ(ＬＤＤ)、ステッパ制御データ(ＴＶＤＰ／ＴＶＤＮ)、チルト制御データ(ＴＬＤ)、トラック制御データ(ＴＲＤ)、フォーカス制御データ(ＦＯＤ)、ビームエックスパンダー制御データ(ＥＸＰＡ／ＥＸＰＢ)の種々の制御データは、まず入力選択器２７の複数のセレクタ２７１、２７２…２７Ｎの第１入力端子“０”に供給される。次に、デジタルシグナルプロセッサー(ＤＳＰ)２２から生成される種々の制御データは、出力選択器２４(ＭＵＸ)の複数の入力端子に供給される。
【００７９】
《通常動作でのシリアル転送の優先順位》
シリアルインターフェース送信回路(ＳＩＦ＿ＴＸ)２３は複数の入力端子に並列に供給される種々の制御データの優先順位を判断する機能を持っているので、その優先順位に従って種々の制御データをドライバー半導体集積回路３のシリアルインターフェース受信回路(ＳＩＦ＿ＲＸ)３５にシリアル転送する。
【００８０】
図４は、図３に示した本発明の実施の形態１によるディスク制御大規模半導体集積回路２のシリアルインターフェース送信回路(ＳＩＦ＿ＴＸ)２３のシリアル転送の優先順位を判断するための構成を示す図である。
【００８１】
図４に示したシリアルインターフェース送信回路(ＳＩＦ＿ＴＸ)２３は、ルックアップテーブル(ＬＵＴ)２３１と内部メモリ(ＲＡＭ)２３２を含む。
【００８２】
内部メモリ(ＲＡＭ)２３２には、シリアルインターフェース送信回路２３の複数の入力端子に並列に供給された種々の制御データがシリアルインターフェース受信回路３５への転送前に一時的に格納されることができる。従って、この内部メモリ(ＲＡＭ)２３２は、揮発性メモリであるスタティックＲＡＭによって構成されることが可能である。
【００８３】
ルックアップテーブル(ＬＵＴ)２３１は、シリアルインターフェース送信回路２３によるシリアル転送の優先順位を決定するものである。従って、ルックアップテーブル(ＬＵＴ)２３１は、不揮発性メモリであるリードオンリーメモリ(ＲＯＭ)によって構成され、左側エントリーには最高の優先順位１番から最低の優先順位９番が順番に格納され、右側エントリーには優先順位１番から優先順位９番迄に対応するトラック制御駆動信号ＴＲＤ、フォーカス制御駆動信号ＦＯＤ、チルト制御駆動信号ＴＬＤ、スピンドル制御信号ＳＰＤ、２つのステッパ制御信号ＴＶＤＰ、ＴＶＤＮ、２つのビームエックスパンダー制御駆動信号ＥＸＰＡ、ＥＸＰＢ、ローディング制御信号ＬＤＤ／スピンドル制御信号ＳＰＤが順番に格納されている。尚、優先順位９番目に格納されたローディング制御信号ＬＤＤ／スピンドル制御信号ＳＰＤの情報は、この両者が同時使用されないことを考慮したものである。両者のいずれかが実際に最低優先順位の９番目にシリアル転送されるかは、制御レジスタ２８に設定された情報で決定可能に構成したものである。
【００８４】
従って、内部メモリ(ＲＡＭ)２３２に一時的に格納された種々の制御データは、ルックアップテーブル(ＬＵＴ)２３１に格納されたシリアル転送の優先順位に従って順番にシリアルインターフェース送信回路２３からシリアルインターフェース受信回路３５へ外部信号配線４の３線方式のイネーブル信号線ＥＮＡＢＬＥとクロック信号線ＣＬＫとデータ信号線ＤＡＴＡとを介してシリアル転送される。
【００８５】
ドライバー半導体集積回路３のシリアルインターフェース受信回路３５に順次にシリアル転送された種々の制御データはＤ／Ａ変換器３４によってアナログ信号に変換され、サンプルホールド回路３３の入力端子に供給される。すると、サンプルホールド回路３３の複数の出力端子から順次に生成されるスピンドル制御信号、ローディング制御信号、ステッパ制御信号、チルト制御信号、トラック制御信号、フォーカス制御信号、ビームエックスパンダー制御信号は、スピンドルドライバー３２、ステッパドライバー３１、アクチュエータドライバー３０に供給される。尚、タイミング回路３６は、シリアルインターフェース受信回路３５に供給されるクロック信号線ＣＬＫに応答して、サンプルホールド回路３３のサンプリング動作とホールド動作とを制御するタイミング信号をサンプルホールド回路３３に供給する。
【００８６】
《通常動作での読み出しデータのホスト転送》
通常動作の情報再生時に光ピックアップ１２による光ディスク１０からの読み出し動作で、ＲＦ検出回路２０の出力端子からのＲＦアナログ出力信号は光ディスク１０の記録面に記録された記録情報を含んでいる。この光ディスク１０の記録面の読み出しデータは、適切な信号処理の後に、ホストコンピュータ等のホスト機器に転送される。
【００８７】
図５は、図３に示した本発明の実施の形態１によるディスク制御大規模半導体集積回路２のＲＦ検出回路２０の出力のＲＦアナログ出力信号を処理してホスト機器に転送するための信号処理回路の構成を示す図である。
【００８８】
図５に示す信号処理回路は、ＲＦ検出回路２０の出力端子に接続されたクロックデータリカバリー回路(ＣＤＲ)５０と、波形等価回路(ＥＱ)５５、ビタビ復号器(Ｖｉｔｅｒｂｉ)５６、エラー訂正回路(ＥＣＣ)５７を含んでいる。光ディスク１０の高密度記録によってＲＦ検出回路２０の出力のＲＦアナログ出力信号が微弱となっても、クロックデータリカバリー回路５０は微弱なＲＦアナログ出力信号からクロック成分とデータ成分とを正確に再生する機能を持つものである。クロックデータリカバリー回路５０のＡ／Ｄ変換器２１は、図３に示したディスク制御大規模半導体集積回路２のＡ／Ｄ変換器２１と同一のＡ／Ｄ変換器である。
【００８９】
図５に示す信号処理回路では、Ａ／Ｄ変換器２１のデジタル出力信号は、デジタル位相比較器(ＰＤ)５１、デジタルループフィルタ(ＬＦ)５２、Ｄ／Ａ変換器５３、電圧制御発振器(ＶＣＯ)５４のフィードバック経路を介してＡ／Ｄ変換器２１のクロック入力端子に帰還される。電圧制御発振器(ＶＣＯ)５４の入力端子にはＤ／Ａ変換器５３を介してデジタルループフィルタ(ＬＦ)５２のデジタル出力端子に接続されているので、デジタルループフィルタ(ＬＦ)５２のデジタル出力信号に応答して電圧制御発振器(ＶＣＯ)５４の発振出力信号の周波数が制御可能とされている。電圧制御発振器(ＶＣＯ)５４の発振出力信号は、オーバーサンプリングクロック信号としてＡ／Ｄ変換器２１のクロック入力端子に供給される。
【００９０】
オーバーサンプリングクロック信号に応答するＡ／Ｄ変換器２１のデジタル出力信号で１つのゼロクロス点の直前のデジタル出力信号(例えば、デジタル正振幅)と直後のデジタル出力信号(例えば、デジタル負振幅)との略中間に当該１つのゼロクロス点が位置するように、デジタル位相比較器(ＰＤ)５１はフィードバック動作を実行する。従って、それ以前のオーバーサンプリングタイミングとそれ以後のオーバーサンプリングタイミングでそれぞれＲＦアナログ入力信号の正のピークレベルと負のピークレベルを検出可能となって、高密度記憶を実現する部分応答最尤度(ＰＲＭＬ：Partial Response Maximum Likelihood)復号技術に使用されるピーク・ディテクト(Peak Detect)が実現されることができる。
【００９１】
波形等化回路５５は高周波成分ブースト機能を有するローパスフィルタで構成され、符号間干渉(ＩＳＩ：Inter Symbol Interference)の低減が可能となる。ビタビ復号器５６は光ディスク記録再生装置だけではなくハードディスク記録再生装置にも使用され、最尤経路を探索する動的計画法アルゴリズムの一種のビタビ・アルゴリズムに基づいて再生信号を生成する。エラー訂正回路５７は、ビタビ復号器５６により生成された再生信号の誤りをエラー訂正コード(ＥＣＣ：Error Correction Code)を使用して訂正する。
【００９２】
以上のようにして、ＲＦ検出回路２０の出力の微弱ＲＦアナログ出力信号から再生された正確なクロック成分がＡ／Ｄ変換器２１のクロック入力端子に供給されるので、Ａ／Ｄ変換器２１の出力端子からは正確なデータが再生されることが可能となる。この再生された正確なデータは、波形等化回路５５とビタビ復号器５６とエラー訂正回路５７とを介して、ホストコンピュータ等のホスト機器に転送されることが可能である。
【００９３】
《外部測定装置による測定》
図３に示したディスク制御大規模半導体集積回路２の出力選択器(ＭＵＸ)２４の選択動作は制御レジスタ２８に格納された外部設定データに従って設定可能であり、出力選択器２４の複数の入力端子に供給される種々の制御データから任意の１つの制御データが選択可能とされＤ／Ａ変換器２５の入力端子に供給される。Ｄ／Ａ変換器２５の入力端子に供給されたデジタルの制御データはアナログ制御信号に変換され、アナログ制御信号は外部端子Ｔ１を介して外部測定装置５の入力端子に供給可能とされる。従って、外部測定装置５は、外部端子Ｔ１と入力端子とを介して供給される種々のアナログ制御信号を測定することが可能とされている。一方、出力選択器２４によって選択された１つの制御データ(例えば、トラック制御信号ＴＲＤ)以外の他の複数の制御データは、入力選択器２７の複数のセレクタ(例えば、セレクタ２７２…２７Ｎ)の複数の第１入力端子“０”を介して、シリアルインターフェース送信回路(ＳＩＦ＿ＴＸ)２３の複数の入力端子に並列に供給可能とされている。この際の入力選択器２７の複数のセレクタ(例えば、セレクタ２７２…２７Ｎ)の選択動作も、制御レジスタ２８に格納された外部設定データに従って設定可能とされている。
【００９４】
また外部測定装置５は種々の外乱信号を生成可能な信号発生器を内蔵しているので、外部測定装置５から生成される種々のアナログ外乱信号は外部端子Ｔ２を介してＡ／Ｄ変換器２６の入力端子に供給可能とされている。Ａ／Ｄ変換器２６の入力端子に供給されたアナログ外乱信号はデジタル外乱信号に変換されて、種々のデジタル外乱信号はＡ／Ｄ変換器２６の出力端子から入力選択器２７の複数のセレクタ２７１、２７２…２７Ｎの第２入力端子“１”に供給可能とされている。特に、出力選択器２４によって選択され外部測定装置５で測定された１つの制御データ(例えば、トラック制御信号ＴＲＤ)に対応するＡ／Ｄ変換器２６の出力のデジタル外乱信号は、入力選択器２７の残り１個のセレクタ(例えば、セレクタ２７１)の第２入力端子“１”を介して、シリアルインターフェース送信回路(ＳＩＦ＿ＴＸ)２３の残り１個の入力端子に供給可能とされている。この際の入力選択器２７の残り１個のセレクタ(例えば、セレクタ２７１)の選択動作も、制御レジスタ２８に格納された外部設定データに従って設定可能とされている。
【００９５】
従って、シリアルインターフェース送信回路２３は、その複数の入力端子に並列に供給されるＡ／Ｄ変換器２６の出力デジタル外乱信号とそれ以外のデジタルシグナルプロセッサー(ＤＳＰ)２２の出力の他の複数の制御データとを、上述した通常動作でのシリアル転送の優先順序と同一の優先順序で、シリアルインターフェース受信回路３５にシリアル転送するものである。その結果、図３に示す光ディスクドライブ記録再生装置では、光ディスクドライブ１は出力デジタル外乱信号と他の複数の制御データとに応答した動作を実行する。この際の光ディスクドライブ１の応答動作は外部端子Ｔ１に接続された外部測定装置５によって測定されることが可能であるので、シリアル転送方式を可能とする一方、種々の特性を外部測定装置５によって測定が容易なディスク制御大規模半導体集積回路２を提供することが可能となる。
【００９６】
《通常動作での２つのシリアル転送モード》
図３に示す本発明の実施の形態１による光ディスクドライブ記録再生装置は、通常動作でのシリアル転送方式として第１の動作モードと第２の動作モードとをサポートする。第１と第２の動作モードのいずれかを採用するかは、光ディスクドライブ記録再生装置の製造会社のポリシーによって決定される。図３に示す本発明の実施の形態１による光ディスクドライブ記録再生装置では、ディスク制御大規模半導体集積回路２の制御レジスタ２８に設定される外部設定データに従って第１の動作モードにも第２の動作モードにも任意に設定することが可能とされている。
【００９７】
《通常動作での第１のシリアル転送モード》
図６は、図３に示す本発明の実施の形態１による光ディスクドライブ記録再生装置によって実行可能な第１のシリアル動作転送モードによって転送可能な種々の制御データの構成を示す図である。
【００９８】
図６に示すように、１回の第１のシリアル転送モードは、第１ステージシリアル転送ＴＲ０と、第２ステージシリアル転送ＴＲ１と、第３ステージシリアル転送ＴＲ２と、第４ステージシリアル転送ＴＲ３とを含んでいる。１回の第１のシリアル転送モードの第４ステージシリアル転送ＴＲ３の動作が完了すると、２回の第１のシリアル転送モードの第１ステージシリアル転送ＴＲ０と第２ステージシリアル転送ＴＲ１と第３ステージシリアル転送ＴＲ２と第４ステージシリアル転送ＴＲ３の各動作が順番に実行される。
【００９９】
第１ステージシリアル転送ＴＲ０と第２ステージシリアル転送ＴＲ１と第３ステージシリアル転送ＴＲ２と第４ステージシリアル転送ＴＲ３の各ステージシリアル転送は、第１スロットシリアル転送Ｔ０と、第２スロットシリアル転送Ｔ１と、第３スロットシリアル転送Ｔ２と、第４スロットシリアル転送Ｔ３とを含んでいる。
【０１００】
図６の第１のシリアル転送モードでは、時間の進行に従って、最初に第１ステージシリアル転送ＴＲ０で第１スロットシリアル転送Ｔ０、第２スロットシリアル転送Ｔ１、第３スロットシリアル転送Ｔ２、第４スロットシリアル転送Ｔ３の順番で、それぞれ優先順位１番のトラック制御駆動信号ＴＲＤ、優先順位２番のフォーカス制御駆動信号ＦＯＤ、優先順位３番のチルト制御駆動信号ＴＬＤ、優先順位４番のスピンドル制御駆動信号ＳＰＤがシリアル転送される。
【０１０１】
次の第２ステージシリアル転送ＴＲ１で第１スロットシリアル転送Ｔ０、第２スロットシリアル転送Ｔ１、第３スロットシリアル転送Ｔ２、第４スロットシリアル転送Ｔ３の順番で、それぞれ優先順位１番のトラック制御駆動信号ＴＲＤ、優先順位２番のフォーカス制御駆動信号ＦＯＤ、優先順位５番のステッパ制御駆動信号ＴＶＤＰ、優先順位６番のステッパ制御駆動信号ＴＶＤＮがシリアル転送される。
【０１０２】
更に次の第３ステージシリアル転送ＴＲ２で第１スロットシリアル転送Ｔ０、第２スロットシリアル転送Ｔ１、第３スロットシリアル転送Ｔ２、第４スロットシリアル転送Ｔ３の順番で、それぞれ優先順位１番のトラック制御駆動信号ＴＲＤ、優先順位２番のフォーカス制御駆動信号ＦＯＤ、優先順位７番のビームエックスパンダー制御駆動信号ＥＸＰＡ、優先順位８番のビームエックスパンダー制御駆動信号ＥＸＰＢがシリアル転送される。
【０１０３】
最後の第４ステージシリアル転送ＴＲ３で第１スロットシリアル転送Ｔ０、第２スロットシリアル転送Ｔ１、第３スロットシリアル転送Ｔ２、第４スロットシリアル転送Ｔ３の順番で、それぞれ優先順位１番のトラック制御駆動信号ＴＲＤ、優先順位２番のフォーカス制御駆動信号ＦＯＤ、優先順位無しのダミーデータＤｕｍｍｙ、優先順位９番のローディング制御駆動信号ＬＤＤ／スピンドル制御駆動信号ＳＰＤがシリアル転送される。
【０１０４】
このように第１ステージシリアル転送ＴＲ０と第２ステージシリアル転送ＴＲ１と第３ステージシリアル転送ＴＲ２と第４ステージシリアル転送ＴＲ３の各ステージシリアル転送の第１スロットシリアル転送Ｔ０と第２スロットシリアル転送Ｔ１とで、それぞれ優先順位１番のトラック制御駆動信号ＴＲＤ、優先順位２番のフォーカス制御駆動信号ＦＯＤが常にシリアル転送される。従って、優先順位１番のトラック制御駆動信号ＴＲＤと優先順位２番のフォーカス制御駆動信号ＦＯＤとによって、光ディスクドライブ１は高精度に駆動されることが可能となる。
【０１０５】
第１ステージシリアル転送ＴＲ０の第１スロットシリアル転送Ｔ０で転送される優先順位１番のトラック制御駆動信号ＴＲＤに付随して、先頭ローレベル時間幅３Ｔのイネーブル信号ＥＮＡＢＬＥが転送され、第２ステージシリアル転送ＴＲ１の第１スロットシリアル転送Ｔ０で転送される優先順位１番のトラック制御駆動信号ＴＲＤに付随して、先頭ローレベル時間幅４Ｔのイネーブル信号ＥＮＡＢＬＥが転送される。
【０１０６】
また第３ステージシリアル転送ＴＲ２の第１スロットシリアル転送Ｔ０で転送される優先順位１番のトラック制御駆動信号ＴＲＤに付随して、先頭ローレベル時間幅５Ｔのイネーブル信号ＥＮＡＢＬＥが転送され、第４ステージシリアル転送ＴＲ３の第１スロットシリアル転送Ｔ０で転送される優先順位１番のトラック制御駆動信号ＴＲＤに付随して、先頭ローレベル時間幅６Ｔのイネーブル信号ＥＮＡＢＬＥが転送される。
【０１０７】
更にその他の全ての制御駆動信号に付随して、先頭ローレベル時間幅１Ｔのイネーブル信号ＥＮＡＢＬＥが転送されるものである。
【０１０８】
図７は、図６に示す種々の制御データがシリアル転送される際のクロック信号ＣＬＫとイネーブル信号ＥＮＡＢＬＥとデータ信号ＤＡＴＡの波形を示す図である。
【０１０９】
図７の最初のクロック信号ＣＬＫの１２個のパルス期間では、第１ステージシリアル転送ＴＲ０での第１スロットシリアル転送Ｔ０で転送される優先順位１番のトラック制御駆動信号ＴＲＤに付随して、先頭ローレベル時間幅３Ｔのイネーブル信号ＥＮＡＢＬＥが転送されている。
【０１１０】
図７の２番目のクロック信号ＣＬＫの１２個のパルス期間では、第１ステージシリアル転送ＴＲ０での第２スロットシリアル転送Ｔ１で転送される優先順位２番のフォーカス制御駆動信号ＦＯＤに付随して、先頭ローレベル時間幅１Ｔのイネーブル信号ＥＮＡＢＬＥが転送されている。
【０１１１】
図７の３番目のクロック信号ＣＬＫの１２個のパルス期間では、第１ステージシリアル転送ＴＲ０での第３スロットシリアル転送Ｔ２で転送される優先順位３番のチルト制御駆動信号ＴＬＤに付随して、先頭ローレベル時間幅１Ｔのイネーブル信号ＥＮＡＢＬＥが転送されている。
【０１１２】
図７の４番目のクロック信号ＣＬＫの１２個のパルス期間では、第１ステージシリアル転送ＴＲ０での第４スロットシリアル転送Ｔ３で転送される優先順位４番のスピンドル制御駆動信号ＳＰＤに付随して、先頭ローレベル時間幅１Ｔのイネーブル信号ＥＮＡＢＬＥが転送されている。
【０１１３】
図７の５番目のクロック信号ＣＬＫの１２個のパルス期間では、第２ステージシリアル転送ＴＲ１での第１スロットシリアル転送Ｔ０で転送される優先順位１番のトラック制御駆動信号ＴＲＤに付随して、先頭ローレベル時間幅４Ｔのイネーブル信号ＥＮＡＢＬＥが転送されている。
【０１１４】
図６で説明したように、それぞれ第１スロットシリアル転送Ｔ０から第４スロットシリアル転送Ｔ３までの合計４回のスロットシリアル転送を含む第１ステージシリアル転送ＴＲ０から第４ステージシリアル転送ＴＲ３までの合計４回のステージシリアル転送の間に、合計１６個の種々の制御駆動信号が順番にシリアル転送される。合計１６個の種々の制御駆動信号の各転送の際に、上述した規則による先頭ローレベル時間幅を持つイネーブル信号ＥＮＡＢＬＥが転送される。
【０１１５】
ドライバー半導体集積回路３のシリアルインターフェース受信回路３５は、ステートマシン(図示せず)を含むものであり、このステートマシンは図６に示す合計１６個の種々の制御駆動信号が順次転送されることを先頭ローレベル時間幅の変化で認識することが可能とされている。このステートマシンは、この認識結果に従ってサンプルホールド回路３３とアクチュエータドライバー３０、ステッパドライバー３１、スピンドルドライバー３２との間の信号伝達経路を選択する。次に、ステートマシンは、この認識結果に従ってアクチュエータドライバー３０と光ピックアップ１２の間と、ステッパドライバー３１とステッパモータ１３の間と、スピンドルドライバー３２とスピンドルモータ１１もしくはローダー／アンローダー(図示せず)の間とで、信号伝達経路を選択する。
【０１１６】
その結果、図６と図７とで説明した第１のシリアル転送モードによれば、図６に示す合計１６個の種々の制御駆動信号をシリアル転送する際に、複数ビットのアドレス信号をデータ信号ＤＡＴＡに多重化することなしに任意の転送先に転送することが可能となる。
【０１１７】
《通常動作での第２のシリアル転送モード》
図８は、図３に示す本発明の実施の形態１による光ディスクドライブ記録再生装置によって実行可能な第２のシリアル動作転送モードによって種々の制御データがシリアル転送される際のクロック信号ＣＬＫとイネーブル信号ＥＮＡＢＬＥとデータ信号ＤＡＴＡの波形を示す図である。
【０１１８】
クロック信号ＣＬＫの１８個のパルス期間で各シリアル転送スロットが規定されて、１個のシリアル転送スロットと次のシリアル転送スロットの境界は、ローレベル固定時間幅２Ｔのイネーブル信号ＥＮＡＢＬＥによって認識されることが可能である。１個のシリアル転送スロットでローレベルのイネーブル信号ＥＮＡＢＬＥの後に、データ信号ＤＡＴＡには４ビットのアドレス信号ＡＤＲＳと１２ビットのトラック制御駆動信号ＴＲＤ等の制御駆動信号とが多重化されている。
【０１１９】
ドライバー半導体集積回路３のシリアルインターフェース受信回路３５は、このアドレス信号ＡＤＲＳをデコードするアドレスデコーダ(図示せず)を含み、このアドレスデコーダは４ビットのアドレス信号ＡＤＲＳの上位ビットに従ってサンプルホールド回路３３とアクチュエータドライバー３０、ステッパドライバー３１、スピンドルドライバー３２との間の信号伝達経路を選択する。次に、アドレスデコーダは４ビットのアドレス信号ＡＤＲＳの下位ビットに従ってアクチュエータドライバー３０と光ピックアップ１２の間と、ステッパドライバー３１とステッパモータ１３の間と、スピンドルドライバー３２とスピンドルモータ１１もしくはローダー／アンローダー(図示せず)の間とで、信号伝達経路を選択する。
【０１２０】
また、図８に示した通常動作での第２のシリアル転送モードにおいても、ディスク制御大規模半導体集積回路２のシリアルインターフェース送信回路２３は、図４に示したルックアップテーブル(ＬＵＴ)２３１で規定されたシリアル転送の優先順位に従って種々の制御データを順番に転送するものである。
【０１２１】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１２２】
例えば、図４に示したルックアップテーブル(ＬＵＴ)２３１は、リードオンリーメモリ(ＲＯＭ)により構成されることに限定されるものではなく、フラッシュメモリやＥＥＰＲＯＭ等の電気的に書き込み・消去可能な不揮発性メモリで構成するか、スタティックＲＡＭのような揮発性メモリで構成することが可能である。しかし、ルックアップテーブル(ＬＵＴ)２３１を揮発性メモリによって構成する場合には、電源投入時等のシステム初期化に際してシステム中に搭載されたフラッシュメモリ等の不揮発性メモリからシリアル転送の優先順位のデータを揮発性メモリのルックアップテーブル(ＬＵＴ)２３１に格納するものである。
【０１２３】
また例えば、図３に示したディスク制御大規模半導体集積回路２の外部端子Ｔ１、Ｔ２に接続される外部測定装置５は、外部端子Ｔ１のアナログ信号をアナログ測定するタイプの外部測定装置に限定されるものではなく、外部端子Ｔ１のアナログ信号をＡ／Ｄ変換によりデジタル信号に変換してアナログ信号をデジタル測定するタイプの測定装置に適用することも可能である。
【０１２４】
また、図３に示したディスク制御大規模半導体集積回路２の外部端子Ｔ１、Ｔ２に接続される外部測定装置５は、外部端子Ｔ２のアナログ外乱信号を供給する際、アナログ信号発生器を使用するタイプの測定装置に限定されるものではなく、デジタル信号発生器から生成されるデジタル外乱信号をＤ／Ａ変換によりアナログ外乱信号に変換して供給するタイプの測定装置に適用することも可能である。
【０１２５】
また更に、外部測定装置５を完全デジタルタイプの測定装置とすることによって、図３に示したディスク制御大規模半導体集積回路２の外部端子Ｔ１、Ｔ２に接続されるＤ／Ａ変換器２５とＡ／Ｄ変換器とを省略するか、またはＤ／Ａ変換器２５とＡ／Ｄ変換器の各変換器の入力端子と出力端子の間にパイパススイッチを接続することも可能である。
【０１２６】
また、図３に示した光ディスクドライブ記録再生装置で、ディスク制御大規模半導体集積回路２の半導体チップとドライバー半導体集積回路３の半導体チップとを１個のプラスチック封止パッケージ中に内蔵したシステムインパッケージ(ＳＩＰ：System In-Package)の形態とすることも可能である。この際、ディスク制御大規模半導体集積回路２の外部端子Ｔ１、Ｔ２は、ＳＩＰプラスチック封止パッケージの外部端子とし、外部測定装置５との外部接続を可能とするものである。
【０１２７】
また本発明は、記録再生装置に着脱可能なリムーバブル型ディスクであるＣＤ、ＤＶＤ、ＢＤ等の光ディスクに限定されるものではなく、記録再生装置に固定された着脱不可能なハードディスク等の固定ディスクの記録再生装置に適用することが可能である。
【０１２８】
更に本発明は光ディスクドライブ記録再生装置に限定されるものではなく、制御対象の被制御量を目標値に追従するようにフィードバック自動制御する際にアナログ信号をデジタル信号に変換するデジタルサーボ自動制御装置に広く適用可能であり、工作機械、産業用ロボット等の工業用機器にも幅広く利用可能である。
【符号の説明】
【０１２９】
１…光ディスクドライブ
２…ディスク制御大規模半導体集積回路
３…ドライバー半導体集積回路
４…外部信号配線
５…外部測定装置
１０…光ディスク
１１…スピンドルモータ
１２…光ピックアップ
１３…ステッパモータ
Ｔ１、Ｔ２、Ｔ３…外部端子
２０…ＲＦ検出回路
２１…Ａ／Ｄ変換器
２２…デジタルシグナルプロセッサー(ＤＳＰ)
２３…シリアルインターフェース送信回路(ＳＩＦ＿ＴＸ)
２４…出力選択器(ＭＵＸ)
２５…Ｄ／Ａ変換器(Ｄ／Ａ)
２６…Ａ／Ｄ変換器(Ａ／Ｄ)
２７…入力選択器
２８…制御レジスタ(Ｃｏｎｔ＿Ｒｅｇ)
３０…アクチュエータドライバー
３１…ステッパドライバー
３２…スピンドルドライバー
３３…サンプルホールド回路
３４…Ｄ／Ａ変換器
３５…シリアルインターフェース受信回路(ＳＩＦ＿ＲＸ)
３６…タイミング回路
【図１】
2011103149.tif 000003
【図２】
2011103149.tif 000004
【図３】
2011103149.tif 000005
【図４】
2011103149.tif 000006
【図５】
2011103149.tif 000007
【図６】
2011103149.tif 000008
【図７】
2011103149.tif 000009
【図８】
2011103149.tif 000010