(57)【要約】【課題】光通信モジュールおよびそれを含んだ光通信装置の小型化を実現する。【解決手段】例えば、レーザダイオードＬＤが形成された半導体チップＣＰ１と、ＬＤを電流駆動するレーザダイオードドライバ回路ＬＤＤ等が形成された半導体チップＣＰ２とをパッケージ配線基板ＢＤ＿ＰＫＧ上で近接して実装する。ＣＰ２（ＬＤＤ等）には、更に温度検出手段が形成され、当該温度検出手段は、ＢＤ＿ＰＫＧ内の配線ＬＮ１を介して伝達されたＣＰ１（ＬＤ）の温度変動ΔＴを検出し、その検出結果に基づいてＬＤＤの電流駆動の大きさを制御する。【選択図】図３
2011222850.tif 000002
【特許請求の範囲】
【請求項１】
光信号を出力するレーザダイオードが形成された第１半導体チップと、
第１配線と、
前記第１半導体チップと前記第１配線を介して接続され、前記レーザダイオードを第１電流で駆動するドライバ回路が形成された第２半導体チップとを備え、
前記第２半導体チップには、更に前記第１配線を介して熱伝達された前記第１半導体チップの温度変動を検出し、その検出結果に基づいて前記第１電流の大きさを補正するドライバ制御回路が形成されていることを特徴とする光通信モジュール。
【請求項２】
請求項１記載の光通信モジュールにおいて、
前記ドライバ制御回路は、温度に比例して増大する第１電圧を生成する温度検出回路を備え、前記第１電圧に所定のオフセット電圧を加算したドライバ制御電圧を生成し、
前記ドライバ回路は、前記ドライバ制御電圧に応じた大きさの電流を生成すると共に前記第１電流の基準値を定める可変電流源を有することを特徴とする光通信モジュール。
【請求項３】
請求項２記載の光通信モジュールにおいて、
前記温度検出回路は、
それぞれ面積が異なる第１および第２ダイオードと、
前記第１ダイオードと前記第２ダイオードに等しい電流を流す定電流回路と、
前記第１ダイオードに生じる電圧と前記第２ダイオードに生じる電圧との差電圧を増幅することで前記第１電圧を出力する第１増幅回路とを有することを特徴とする光通信モジュール。
【請求項４】
請求項２記載の光通信モジュールにおいて、
前記ドライバ制御回路は、更に、
前記ドライバ制御電圧を第１ゲインで増幅して前記ドライバ回路の前記可変電流源に供給する可変増幅回路と、
第１設定値によって前記第１ゲインを設定する設定回路とを有することを特徴とする光通信モジュール。
【請求項５】
請求項１記載の光通信モジュールにおいて、
前記第１配線は、前記第１電流を供給する信号配線であり、
前記ドライバ回路は、更に、前記第１配線で生じる前記第１電流の波形歪みを補償する波形等化回路を有することを特徴とする光通信モジュール。
【請求項６】
請求項１記載の光通信モジュールにおいて、更に、
前記第１半導体チップと前記第２半導体チップとが実装された第１配線基板を備え、
前記第１配線は、前記第１配線基板内に形成された配線であることを特徴とする光通信モジュール。
【請求項７】
請求項６記載の光通信モジュールにおいて、
前記第２半導体チップには、冷却手段が設置されていることを特徴とする光通信モジュール。
【請求項８】
請求項１記載の光通信モジュールにおいて、
前記第１半導体チップは、前記第２半導体チップの一方の面に実装され、
前記第１配線は、前記第２半導体チップ内の配線層に形成されたメタル配線であることを特徴とする光通信モジュール。
【請求項９】
第１Ａ光通信コネクタと、第１光通信モジュールとが搭載された第１配線カードと、
第２Ａ光通信コネクタと、第２光通信モジュールとが搭載された第２配線カードと、
前記第１Ａ光通信コネクタと前記第２Ａ光通信コネクタの間に接続され、数メートル以下の配線長を持つ第１光ファイバケーブルとを備え、
前記第１光通信モジュールは、前記第１Ａ光通信コネクタに第１光信号を送信する第１レーザダイオードが形成された第１Ａ半導体チップと、第１配線と、前記第１Ａ半導体チップと前記第１配線を介して接続された第１Ｂ半導体チップとを備え、
前記第２光通信モジュールは、前記第２Ａ光通信コネクタから受信した前記第１光信号を電流信号に変換する第１フォトダイオードが形成された第２Ａ半導体チップと、当該電流信号を増幅ならびに電圧信号に変換する第１トランスインピーダンスアンプ回路が形成された第２Ｂ半導体チップとを備え、
前記第１Ｂ半導体チップには、前記第１レーザダイオードを第１電流で駆動する第１ドライバ回路と、前記第１配線を介して熱伝達された前記第１Ａ半導体チップの温度変動を検出し、その検出結果に基づいて前記第１電流の大きさを補正する第１ドライバ制御回路とが形成されることを特徴とする光通信装置。
【請求項１０】
請求項９記載の光通信装置において、
前記光通信装置は、更に、第２光ファイバケーブルを備え、
前記第１配線カードは、更に、前記第２光ファイバケーブルの一端に接続された第１Ｂ光通信コネクタを備え、
前記第２配線カードは、更に、前記第２光ファイバケーブルの他端に接続された第２Ｂ光通信コネクタを備え、
前記第２光通信モジュールは、更に、前記第２Ｂ光通信コネクタに第２光信号を送信する第２レーザダイオードが形成されると共に、前記第２Ｂ半導体チップと第２配線を介して接続された第２Ｃ半導体チップを備え、
前記第１光通信モジュールは、更に、前記第１Ｂ光通信コネクタから受信した前記第２光信号を電流信号に変換する第２フォトダイオードが形成された第１Ｃ半導体チップを備え、
前記第１Ｂ半導体チップには、更に、前記第２フォトダイオードからの前記電流信号を増幅ならびに電圧信号に変換する第２トランスインピーダンスアンプ回路が形成され、
前記第２Ｂ半導体チップには、更に、前記第２レーザダイオードを第２電流で駆動する第２ドライバ回路と、前記第２配線を介して熱伝達された前記第２Ｃ半導体チップの温度変動を検出し、その検出結果に基づいて前記第２電流の大きさを補正する第２ドライバ制御回路とが形成されることを特徴とする光通信装置。
【請求項１１】
請求項９記載の光通信装置において、
前記第１ドライバ制御回路は、温度に比例して増大する第１電圧を生成する温度検出回路を備え、前記第１電圧に所定のオフセット電圧を加算したドライバ制御電圧を生成し、
前記第１ドライバ回路は、前記ドライバ制御電圧に応じた大きさの電流を生成すると共に前記第１電流の基準値を定める可変電流源を有することを特徴とする光通信装置。
【請求項１２】
請求項１１記載の光通信装置において、
前記温度検出回路は、
それぞれ面積が異なる第１および第２ダイオードと、
前記第１ダイオードと前記第２ダイオードに等しい電流を流す定電流回路と、
前記第１ダイオードに生じる電圧と前記第２ダイオードに生じる電圧との差電圧を増幅することで前記第１電圧を出力する第１増幅回路とを有することを特徴とする光通信装置。
【請求項１３】
請求項１１記載の光通信装置において、
前記第１光通信モジュールは、更に、前記第１Ａ半導体チップと前記第１Ｂ半導体チップとが実装された第１配線基板を備え、
前記第１配線は、前記第１配線基板内に形成された配線であることを特徴とする光通信装置。
【請求項１４】
請求項１３記載の光通信装置において、
前記第１Ｂ半導体チップには、冷却手段が設置されていることを特徴とする光通信装置。
【請求項１５】
請求項１１記載の光通信装置において、
前記第１Ａ半導体チップは、前記第１Ｂ半導体チップの一方の面に実装され、
前記第１配線は、前記第１Ｂ半導体チップ内の配線層に形成されたメタル配線であることを特徴とする光通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信モジュール、およびそれを含んだ光通信装置に関し、特に、ルータやサーバ等の光通信装置、およびその部品の一つでありレーザダイオードを用いて光通信を行う光通信モジュールに適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、特許文献１には、レーザ特性の変化によるレーザ出力光の消光比変動を抑制する光送信回路が記載されている。具体的には、レーザダイオードからの光出力をフォトダイオードで検出し、フォトダイオード出力の直流成分に応じてレーザダイオードのバイアス電流を変更する構成等が示されている。これによって、レーザダイオードの閾値電流に生じる温度変動が補償できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２９８１８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、通信速度の高速化に伴い、その通信速度は１０Ｇｂｐｓから２５Ｇｂｐｓ、４０Ｇｂｐｓ等へと遷移している。このような通信速度の高速化に伴い、例えばルータ装置やサーバ装置として、光ファイバケーブルに対応した光通信装置の適用が進んでいる。光通信装置は、通常、装置間におけるキロメートルオーダといった長距離伝送を前提としており、この伝送距離に伴う信頼性の確保が重要となっている。例えば、光信号の送信素子となるレーザダイオードでは、温度に伴う光出力強度の変動（すなわち信頼性の低下）が問題となる。そこで、例えば、特許文献１のように、レーザダイオードに対して、その光出力強度を検出するモニタ用のフォトダイオードを近接して配置し、これによって光出力強度の変動を抑制する方式が用いられている。
【０００５】
図１５は、本発明の前提として検討した光通信モジュールにおいて、その構成の一例を示す回路ブロック図である。図１５に示す光通信モジュールは、レーザダイオードＬＤおよびモニタ用のフォトダイオードＰＤｍを含んだレーザダイオードブロックＬＤＢＫと、ＬＤを駆動するレーザダイオードドライバ回路ＬＤＤ１と、ＰＤｍからの電流を電圧に変換すると共に平均化する電流・電圧変換回路ＩＶＣと、エラーアンプ回路ＥＡを備えている。ＬＤＢＫは、例えば、一つのパッケージによって実現される。
【０００６】
ＬＤＤ１は、バイアス電流を流す可変電流源ＣＳＶと、入力信号Ｖｉｎの論理に応じてＣＳＶのバイアス電流にＡＣ電流を加減算することでＬＤの電流を制御するドライバ回路ＤＶを備えている。ＬＤは、この電流の大きさに応じて発光し、その発光強度がＰＤｍに流れる電流として検出される。ＩＶＣは、このＰＤｍの電流を電圧として平均化し、この平均化された電圧（すなわち平均発光強度を示す）が一定となるようにＥＡがＣＳＶの電流値を制御する。この図１５のような方式を用いると、前述したような温度に伴う光出力強度の変動を抑制可能になる。また、更に信頼性を高めるためには、例えば、レーザダイオードブロックＬＤＢＫのパッケージ内に、温度を一定に保つためのペルチェ素子や、ペルチェ素子を制御するためのサーミスタ等を加えることも考えられる。
【０００７】
一方、前述したような光通信装置の中には、比較的大型のサイズ（例えば数十センチメートルオーダやメートルオーダ）を持つ装置も多数存在するが、その装置内部では、通常、電気信号を用いた通信が行われている。すなわち、光通信装置は、例えば、外部から入力された光信号を電気信号に変換し、この電気信号によって装置内部での短距離通信（例えばメートルオーダ）を行いながら所定の処理を行い、再び電気信号を光信号に変換して外部に出力している。この短距離通信は、例えば、銅線ケーブル等を用いて行われるが、通信速度の高速化が進むにつれて、銅線ケーブルでは伝送波形品質の著しい低下が生じてしまう。したがって、このような装置内部の短距離通信にも光通信を適用することが求められつつある。
【０００８】
そこで、このような装置内部における各出力インタフェース部分に、前述したようなレーザダイオードブロックＬＤＢＫを含む光通信モジュールを設置することが考えられる。しかしながら、前述したようなレーザダイオードブロックＬＤＢＫは、部品点数が多いため、コストが増大すると共に、その実装面積の確保も容易ではない。すなわち、ユーザ側から見ると、銅線ケーブルから光ファイバケーブルへ移行するにあたって、装置全体を新規に導入するのではなく、既存の装置に対して各入出力インタフェース部分のみを取り替えることで光通信装置を実現するのがコスト面等から非常に望ましい。
【０００９】
この場合、既存の装置において各入出力インタフェース部分が存在する限られた実装面積の範囲内にレーザダイオードブロックＬＤＢＫ等を実装する必要があるため、可能な限り部品点数を削減することが望ましい。仮に、ＬＤＢＫが、ＬＤとＰＤｍから構成される場合であっても、ＬＤからの発光を通信用とモニタ用の２方向に出力する仕組み等が必要となるため、比較的サイズが大きくなってしまう。
【００１０】
本発明は、このようなことを鑑みてなされたものであり、その目的の一つは、光通信モジュールおよびそれを含んだ光通信装置の小型化を実現することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【００１２】
本実施の形態による光通信モジュールは、光信号を出力するレーザダイオードが形成された第１半導体チップと、第１配線と、第１半導体チップと第１配線を介して接続され、レーザダイオードを第１電流で駆動するドライバ回路が形成された第２半導体チップとを備えるものとなっている。そして、第２半導体チップには、更に、第１配線を介して熱伝達された第１半導体チップの温度変動を検出し、その検出結果に基づいて第１電流の大きさを補正するドライバ制御回路が形成されていることが特徴となっている。このような構成例を用いると、レーザダイオードに近接してその光出力強度を検出するモニタ用のフォトダイオード等を設ける必要が無くなり、光通信モジュールならびにそれを含んだ光通信装置の小型化等が実現可能となる。
【発明の効果】
【００１３】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、光通信モジュールおよびそれを含んだ光通信装置の小型化が実現可能になる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１による光通信装置を示すものであり、（ａ）はその外形の一例を示す斜視図、（ｂ）は、（ａ）の内部構造の一例を示す斜視図である。
【図２】図１の光通信装置において、その論理デバイスおよび光通信モジュールの構成例を示すブロック図である。
【図３】図２の光通信モジュールにおいて、そのレーザダイオードとレーザダイオードドライバ回路関連の概略的な実装構造の一例を示す断面図である。
【図４】図３におけるレーザダイオードドライバ回路等を備えた半導体チップの主要な回路構成例を示すブロック図である。
【図５】図４における制御回路の動作例を示す説明図である。
【図６】図４における制御回路のより詳細な構成例を示す回路図である。
【図７】図６のレーザダイオードドライバ回路の詳細な構成例を示すものであり、（ａ）は差動型を用いた場合の回路図、（ｂ）はシングルエンド型を用いた場合の回路図である。
【図８】（ａ）、（ｂ）は、図４におけるプリドライバ回路のそれぞれ異なる構成例を示す回路ブロック図である。
【図９】本発明の実施の形態２による光通信装置において、図１における論理デバイスおよび光通信モジュールの構成例を示すブロック図である。
【図１０】（ａ）は、図９の光通信装置において、その概略的な実装構造の一例を示す断面図であり、（ｂ）は、（ａ）におけるモジュール配線基板の一部を拡大した構造例を示す断面図であり、（ｃ）は、（ｂ）におけるＡ−Ａ’間の構造例を示す断面図である。
【図１１】本発明の実施の形態３による光通信装置において、その概略的な実装構造の一例を示す断面図である。
【図１２】図１１の光制御デバイスにおいて、その一部の概略的なレイアウト構成の一例を示す平面図である。
【図１３】本発明の実施の形態４による光通信装置において、そのレーザダイオードに対するレーザダイオードドライバ回路および制御回路の接続構成の一例を示す概念図である。
【図１４】本発明の実施の形態５による光通信装置において、その概略的な実装構造の一例を示す断面図である。
【図１５】本発明の前提として検討した光通信モジュールにおいて、その構成の一例を示す回路ブロック図である。
【発明を実施するための形態】
【００１５】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１６】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１７】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。図面にはＭＯＳトランジスタの基板電位の接続は特に明記していないが、ＭＯＳトランジスタが正常動作可能な範囲であれば、その接続方法は特に限定しない。
【００１８】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
（実施の形態１）
図１は、本発明の実施の形態１による光通信装置を示すものであり、（ａ）は、その外形の一例を示す斜視図、（ｂ）は、（ａ）の内部構造の一例を示す斜視図である。図１（ａ）に示す光通信装置は、ルータ装置等であり、例えば、幅および奥行きがそれぞれ数十センチ、高さが１〜２ｍ等といった筐体ＣＳＥで構成されている。ＣＳＥの表面には、多数の通信コネクタＣＮｃが設けられ、ＣＮｃのそれぞれは、例えばイーサネット（登録商標）ケーブル端子や、あるいは光ファイバケーブル端子等である。
【００２０】
ＣＳＥの内部には、例えば、図１（ｂ）に示すように、複数のインタフェースカードＩＦＣ［１］，ＩＦＣ［２］，…や、スイッチカードＳＷＣ等が備わっている。各カードは、バックプレーンＢＫＰ等と呼ばれる部品に備わったカードコネクタにそれぞれ接続される。各カードコネクタには、ＢＫＰから各カードに電源を供給するためのコネクタや、光通信線路（代表的には光ファイバケーブル）ＯＦを介して各カード間で通信を行うための光コネクタ（光ファイバコネクタ）ＣＮｏが含まれている。ここでは、各インタフェースカードＩＦＣがＣＮｏと光通信線路ＯＦを介してスイッチカードＳＷＣに接続され、これによって各ＩＦＣが受け持つ通信コネクタＣＮｃ間でＳＷＣを介した通信が可能となる。
【００２１】
各ＩＦＣには、通信の上位階層で必要となる所定のプロトコル処理を行う論理デバイスＬＳＩ＿ＬＧｉや、このＬＳＩ＿ＬＧｉの入出力となる電気信号を光信号に変換し、光コネクタＣＮｏを介して光通信線路ＯＦとの間の入出力を行う光通信モジュールＯＭＤｉが実装されている。同様に、ＳＷＣにも、所定のプロトコル処理を行う論理デバイスＬＳＩ＿ＬＧｓや、このＬＳＩ＿ＬＧｓの入出力となる電気信号を光信号に変換し、ＣＮｏを介してＯＦとの間の入出力を行う光通信モジュールＯＭＤｓが実装されている。
【００２２】
このような光通信装置において、各光通信線路ＯＦの長さは、例えば数メートルに達する場合がある。この場合、ＯＦの代わりに銅線ケーブル等を用いると、例えば数十Ｇｂｐｓレベルの通信に対応できない恐れがある。そこで、本実施の形態の光通信装置を用いることが有益となる。
【００２３】
図２は、図１の光通信装置において、その論理デバイスＬＳＩ＿ＬＧおよび光通信モジュールＯＭＤの構成例を示すブロック図である。図２において、論理デバイスＬＳＩ＿ＬＧは、論理演算処理回路ＬＧＣと、伝送速度変換回路ＳＤＣ１を備えている。光通信モジュールＯＭＤは、伝送速度変換回路ＳＤＣ２、アナログフロントエンドブロックＡＦＥＢＫ、および光素子ブロックＯＢＫを備えている。ここでは、例えば、ＬＳＩ＿ＬＧが一つの半導体パッケージで構成され、ＯＭＤが一つのモジュール配線基板で構成され、ＬＳＩ＿ＬＧとＯＭＤが、図１のインタフェースカードＩＦＣやスイッチカードＳＷＣに該当する各配線基板上に実装されると共に当該配線基板上の配線によって接続されているものとする。論理演算処理回路ＬＧＣは、通信の上位階層で必要となる所定のプロトコル処理を行う。伝送速度変換回路ＳＤＣ１は、ＬＧＣに対する入出力信号の伝送速度と論理デバイスＬＳＩ＿ＬＧ外部（すなわちＯＭＤ）に対する入出力信号の伝送速度とを変換する。
【００２４】
光素子ブロックＯＢＫは、送信用の光通信線路ＯＦｔｘに出力を行うレーザダイオードＬＤと、受信用の光通信線路ＯＦｒｘから入力された光信号を電気信号（電流信号）に変換するフォトダイオードＰＤを備えている。ＬＤおよびＰＤは、例えば、それぞれ個別の半導体チップで構成され、実際には、通信チャネル数に応じてＬＤ，ＰＤ共にそれぞれ複数個存在する。アナログフロントエンドブロックＡＦＥＢＫは、ＬＤを駆動するレーザレーザダイオードドライバ回路ＬＤＤと、ＬＤＤの駆動力を制御する制御回路ＬＤＤＣＴＬと、ＰＤからの電流信号を増幅ならびに電圧信号に変換するトランスインピーダンスアンプ回路ＴＩＡを備えている。ＡＦＥＢＫは、ここでは、一つの半導体チップで構成される。伝送速度変換回路ＳＤＣ２は、ＡＦＥＢＫ（ＬＤＤおよびＴＩＡ）に対する入出力信号の伝送速度と光通信モジュールＯＭＤ外部（すなわちＬＳＩ＿ＬＧ）に対する入出力信号の伝送速度とを変換する。
【００２５】
伝送速度変換回路ＳＤＣ１，ＳＤＣ２は、ＳｅｒＤｅｓ（Serializer/Deserializer）等と呼ばれ、具体的には、バス幅と各バス上の伝送速度を変換する。例えば、ＳＤＣ１とＳＤＣ２の間では、１０Ｇｂｐｓ×１０本（１０チャネル）の電気信号が送受信され、ＳＤＣ２は、この電気信号を２５Ｇｂｐｓ×４本（４チャネル）に変換してＡＦＥＢＫとの間で送受信する。この場合、図１の各カード（ＩＦＣ，ＳＷＣ）間の光通信線路ＯＦを介した通信も、２５Ｇｂｐｓ×４チャネルで行われる。ＳＤＣ１とＳＤＣ２の間は、図１等から判るように、各カード上で例えば十センチメートルオーダの配線長となり得るため、消費電力や波形品質等の観点から２５Ｇｂｐｓ等の伝送速度の実現は容易とは言えない。そこで、この例では、バス幅を広げて伝送速度を落としているが、例えば、ＬＳＩ＿ＬＧとＯＭＤを半導体チップの統合等によって近距離で配線できれば、特にこのような伝送速度の変換は不要である。
【００２６】
図３は、図２の光通信モジュールＯＭＤにおいて、そのレーザダイオードＬＤとレーザダイオードドライバ回路ＬＤＤ関連の概略的な実装構造の一例を示す断面図である。図３では、図２で説明したレーザダイオードＬＤが形成された半導体チップＣＰ１と、レーザダイオードドライバ回路ＬＤＤ等が形成された半導体チップＣＰ２とが一つのパッケージ配線基板ＢＤ＿ＰＫＧ上に実装された例が示されている。ＣＰ１（ＬＤ）は、第１面に形成されたバンプＢＰ１を介してＢＤ＿ＰＫＧの第１面に接続され、ＣＰ２（ＬＤＤ等）は、第１面に形成されたバンプＢＰ２を介してＢＤ＿ＰＫＧの第１面に接続される。ＢＰ１の一部とＢＰ２の一部は、ＢＤ＿ＰＫＧ内の配線（代表的には銅配線）ＬＮ１を介して接続され、これによって、ＣＰ１（ＬＤ）とＣＰ２（ＬＤＤ等）が電気的に接続される。
【００２７】
また、ＢＤ＿ＰＫＧは、第２面に形成されたバンプＢＰ３を介してモジュール配線基板ＢＤ＿ＭＤの第１面に接続される。これにより、ＢＰ２の一部は、ＢＤ＿ＰＫＧ内の配線ＬＮ２を介してＢＰ３の一部に接続される。ＢＤ＿ＭＤの第１面には、コネクタＣＮｉが設けられており、ＢＰ３の一部がＢＤ＿ＭＤ内の配線ＬＮ３を介してＣＮｉに接続される。これにより、ＣＰ２（ＬＤＤ等）とＣＮｉがＬＮ２，ＬＮ３を介して電気的に接続される。このＣＮｉには、図２の伝送速度変換回路ＳＤＣ２からの電気信号が入力される。ＣＰ１（ＬＤ）は、ＬＤＤからの駆動信号に応じてレーザ光を出力し、このレーザ光は、コリメートレンズや集光レンズ等を含んだ光コネクタＣＮｏを介して光通信線路ＯＦｔｘへと出力される。また、ここでは、ＣＰ２（ＬＤＤ等）の第２面に冷却手段ＣＬＲが設置されている。ＣＬＲは、代表的には、ヒートシンクや水冷装置等が挙げられる。
【００２８】
この図３においては、同一のパッケージ配線基板ＢＤ＿ＰＫＧ上にレーザダイオードＬＤが形成されたチップＣＰ１とレーザダイオードドライバ回路ＬＤＤ等が形成されたチップＣＰ２とが近接して実装され、配線ＬＮ１によって接続されていることが主要な特徴となっている。このＬＮ１の配線長ｄは、例えば１ｍｍ〜２ｍｍといった短い長さとなっている。ＬＮ１は、代表的には、ＬＤＤからＬＤに向けた駆動信号を伝送する配線や、あるいは高電位側又は低電位側の電源電圧を供給する配線であるが、必ずしもこれに限定されるものではなく、何らかの１本以上の配線であればよい。
【００２９】
この配線ＬＮ１は、レーザダイオードＬＤの温度変動を半導体チップＣＰ２に伝達する役目を担う。ＣＰ２は、図２に示したように、レーザダイオードドライバ回路ＬＤＤを制御する制御回路ＬＤＤＣＴＬを備えており、このＬＤＤＣＴＬには、詳細は後述するが温度検出手段が含まれていることが主要な特徴となっている。ＬＤＤは、図１５等で述べたモニタ用のフォトダイオードＰＤｍの代わりに温度検出手段による検出結果を反映した電流の大きさでＬＤを駆動する。この際に、ＬＮ１の配線長を可能な限り短くすることで、ＬＤの温度変動を高精度（高感度）にＣＰ２に伝達することが可能となる。言い換えれば、小型化（高密度実装）によって短くなった配線を利用してＬＤの温度検出を行い、ＬＤＤを制御する。
【００３０】
この温度検出の際に、温度検出手段は、場合によっては、ＬＤＤ等の発熱に影響され、ＬＤの温度変動を高精度に検出できない恐れがある。そこで、ここでは冷却手段ＣＬＲを設けることでＬＤＤ等の発熱の影響を低減している。なお、ＬＮ１が駆動信号の配線であった場合、特に限定はされないが、その配線幅は１００μｍ〜３００μｍ等である。この配線幅は、太くする方が熱伝導の観点からは望ましいが、反面、実装面積の増大と共に、寄生容量成分等の増加に伴う伝送帯域の低下が生じ得るため、これらのトレードオフによって定まる。
【００３１】
以上のように、図３のような構成例を用いると、図１５で述べたようにレーザダイオードＬＤに近接してモニタ用のフォトダイオードＰＤｍを設ける必要がなくなるため、複数のＬＤを高密度に実装することができる。これによって、部品点数の削減に伴う小型化（高密度実装）やコストの削減が可能となる。更には、前述したように、銅配線ケーブル等を用いている既存の通信装置を改造することで（すなわち入出力インタフェース部分を図１の光通信モジュールＯＭＤｉや光コネクタＣＮｏに置き換えることで）、既存の通信装置を低コストで高性能化すること等も可能となる。なお、ＬＤの温度変動を更に高精度（高感度）に検出するためには、例えば、配線ＬＮ１に接続されるバンプＢＰ１，ＢＰ２の周りに熱伝導率の高い材料として知られている導電性グリル等を塗ることも有益である。
【００３２】
図４は、図３におけるレーザダイオードドライバ回路ＬＤＤ等を備えた半導体チップＣＰ２の主要な回路構成例を示すブロック図である。図４に示す半導体チップＣＰ２には、プリドライバ回路ＰＤＶと、レーザダイオードドライバ回路ＬＤＤ１と、制御回路ＬＤＤＣＴＬが形成されている。ＰＤＶは、図２の伝送速度変換回路ＳＤＣ２を介して入力された信号に対して波形等化を行う。ＬＤＤ１は、ドライバ回路ＤＶと、その出力ノードと接地電源電圧ＧＮＤの間に設けられた可変電流源ＣＳＶを備えている。ＣＳＶは、ＬＤＤＣＴＬからの制御信号Ｖｃｏｎに応じた大きさのバイアス電流Ｉｂを生成する。ＤＶは、ＰＤＶの出力信号を入力として、その大きさに応じた交流電流（±Ｉａｃ）をＩｂに加算する。レーザダイオードＬＤは、（Ｉｂ±Ｉａｃ）によって駆動される。
【００３３】
制御回路ＬＤＤＣＴＬは、基準電圧生成回路ＶＲＥＦＧと、温度検出回路ＴＤＥＴと、重み付け回路ＷＴと、加算回路ＡＤＤ１と、可変増幅回路ＶＡＭＰと、設定レジスタ回路ＲＥＧを備えている。ＶＲＥＦＧは、温度に依存しない基準電圧（オフセット電圧）Ｖｒｅｆ’を生成する。ＴＤＥＴは、前述したレーザダイオードＬＤの温度変動ΔＴを検出する機能を担い、温度に比例して増大する温度検出電圧を生成する。ＷＴは、この温度検出電圧に所定の重み付けを行う。ＡＤＤ１は、Ｖｒｅｆ’とＷＴの出力とを加算する。ＶＡＭＰは、ＲＥＧの設定値に応じたゲインを持ち、ＡＤＤ１からの加算結果を増幅し、可変電流源ＣＳＶに向けた制御電圧Ｖｃｏｎを出力する。これによって、Ｖｃｏｎは、ＬＤの温度変動ΔＴに所定の係数αを乗算した値を変数とする関数となる。ＲＥＧの設定値は、例えば、外部端子ＰＮ１を介して設定可能となっている。このＲＥＧは、ＬＤの素子毎の特性ばらつきを補正するために設けられている。
【００３４】
図５は、図４における制御回路ＬＤＤＣＴＬの動作例を示す説明図である。図５に示すように、レーザダイオードＬＤは、一定の光出力パワーを得るために高温になるほど大きい電流（バイアス電流Ｉｂ）を必要とする。したがって、低温時において、ある平均光出力パワーＰａｖｅを得るのにバイアス電流Ｉｂ１が必要であった場合、高温時においては、Ｉｂ１よりも大きいバイアス電流Ｉｂ２が流れるように制御すれば同じＰａｖｅを得ることができる。そこで、図４に示したようなＬＤＤＣＴＬを用いて、可変電流源ＣＳＶを温度変動ΔＴに比例する制御電圧Ｖｃｏｎで制御する。
【００３５】
なお、図４の温度検出回路ＴＤＥＴは、ＬＤの温度の絶対値を検出する必要はなく、相対的に温度変動ΔＴが生じた場合にそれをある程度の感度で検出できればよい。この温度変動ΔＴの感度は、図３の配線ＬＮ１の熱伝導率等に依存して低下し得るが、ある程度の感度があれば、重み付け回路ＷＴによる重み付け量によって実際の温度変動ΔＴ（℃）に対応する大きさに補正することができる。また、温度検出の精度面においても、図１のような光通信装置の場合、数十センチメートル〜メートルオーダの短距離伝送であるため、キロメートルオーダといった長距離伝送の場合ほどの高い精度は要求されない。
【００３６】
図６は、図４における制御回路ＬＤＤＣＴＬのより詳細な構成例を示す回路図である。図６に示す制御回路ＬＤＤＣＴＬは、ＮＭＯＳトランジスタＭＮ１，ＭＮ２、ＰＭＯＳトランジスタＭＰ１〜ＭＰ３、ｐｎｐ型のバイポーラトランジスタＱ１〜Ｑ３、抵抗Ｒ１，Ｒ２、および可変増幅回路ＶＡＭＰを備えている。ＭＰ１〜ＭＰ３は、ソースが電源電圧ＶＤＤに共通接続され、ゲートがＭＰ２のドレインと共に共通接続されることでカレントミラー回路を構成する。ＭＮ１，ＭＮ２は、ドレインがＭＰ１，ＭＰ２のドレインにそれぞれ接続され、ゲートがＭＮ１のドレインと共に共通接続されることでカレントミラー回路を構成する。ＭＮ１とＭＮ２には、ＭＰ１，ＭＰ２のカレントミラー回路によって等しい電流が流れるため、ＭＮ１，ＭＮ２のソース電位は等しく設定される。
【００３７】
Ｑ１〜Ｑ３は、ベースとコレクタが接地電源電圧ＧＮＤに接続されることでそれぞれダイオードとして機能する。Ｑ１のエミッタ（アノード）は、ＭＮ１のソースに接続され、Ｑ２のエミッタ（アノード）はＲ１を介してＭＮ２のソースに接続される。ここで、Ｑ１の面積をＡ、Ｑ２の面積をＮ・Ａとすると、Ｑ１とＱ２に同一の電流を流した場合、Ｑ１で生じる順方向電圧と、Ｑ２で生じる順方向電圧との差分値は（ｋＴ／ｅ）・ｌｎ（Ｎ）｛ｋ：ボルツマン定数、ｅ：電子の電荷量、Ｔ：温度｝となり、正の温度特性を持つことが知られている。この差分値は、Ｒ１の両端に印加されることになるため、ＭＰ２とＭＰ３のカレントミラー回路を介して、ＭＰ３には正の温度特性を持つ電流が流れる。ＭＰ３のドレインは、Ｒ２を介してＱ３のエミッタ（アノード）に接続される。したがって、ＭＰ３のドレインに生じる電圧Ｖｒｅｆは、式（１）となる。
【００３８】
Ｖｒｅｆ＝Ｖｂｅ３＋（Ｒ２／Ｒ１）・（ｋＴ／ｅ）・ｌｎ（Ｎ）      （１）
式（１）において、右辺の第１項（Ｖｂｅ３）は、Ｑ３（ダイオード）の順方向電圧であり、負の温度特性を持つことが知られている。一方、右辺の第２項は前述したように正の温度特性を持つことになる。このような回路は、バンドギャップリファレンス回路等と呼ばれ、ＭＰ３に流れる電流はＰＴＡＴ（Proportional To Absolute Temperature）電流等と呼ばれる。バンドギャップリファレンス回路は、通常、温度に依存しない基準電圧を生成するために用いられるが、ここでは、式（１）における右辺の第２項の温度係数（例えばＲ２／Ｒ１）が第１項の温度係数よりも大きくなるように調整することで、温度に比例して増大する基準制御電圧（Ｖｒｅｆ）を生成する。このようにして得られたＶｒｅｆは、概念的には、図４に示したように、温度に依存しない基準電圧（オフセット電圧）Ｖｒｅｆ’（式（１）における第１項と第２項の温度係数の相殺分に該当）と重み付け回路ＷＴの出力（式（１）における第２項の温度係数の過剰分に該当）を加算した結果に等しい。
【００３９】
可変増幅回路ＶＡＭＰは、基準制御電圧（Ｖｒｅｆ）をゲインＧで増幅し、その増幅結果を制御電圧Ｖｃｏｎ（＝Ｇ・（Ｖｂｅ３＋α・Ｔ））としてレーザダイオードドライバ回路ＬＤＤ２に供給する。ＬＤＤ２は、図４（図１５）のレーザダイオードドライバ回路ＬＤＤ１と異なり、ドライバ回路ＤＶの出力ノードと電源電圧ＶＣＣの間にＶｃｏｎによって制御される可変電流源ＣＳＶが設けられている。すなわち、図６の場合には、レーザダイオードＬＤのアノードおよびカソードがそれぞれＤＶの出力ノードおよび接地電源電圧ＧＮＤに接続されるが、図１５の場合には、ＬＤのアノードおよびカソードがそれぞれ電源電圧ＶＣＣおよびＤＶの出力ノードに接続される。これらは、ＬＤの仕様に応じて適宜使い分けられ、本実施の形態では、このＬＤの仕様に関して特に限定はされない。
【００４０】
図７は、図６のレーザダイオードドライバ回路ＬＤＤ２の詳細な構成例を示すものであり、（ａ）は差動型を用いた場合の回路図、（ｂ）はシングルエンド型を用いた場合の回路図である。図７（ａ）に示すレーザダイオードドライバ回路ＬＤＤ２ａは、ＮＭＯＳトランジスタＭＮｄ１，ＭＮｄ２，ＭＮｃ１，ＭＮｃ２と、ＰＭＯＳトランジスタＭＰｂ１，ＭＰｂ２と、定電流源ＣＳＳによって構成される。ＭＮｄ１，ＭＮｄ２は、差動対を構成し、ソースが共通接続され、各ゲートにプリドライバ回路ＰＤＶ１からの差動出力信号が入力される。ＣＳＳは、ＭＮｄ１，ＭＮｄ２の共通ソースノードとＧＮＤの間に接続される。ＭＮｃ１，ＭＮｃ２は、ゲート接地トランジスタとなっており、ソースがＭＮｄ１，ＭＮｄ２のドレインにそれぞれカスコード接続される。ＭＰｂ１，ＭＰｂ２は、ソースが電源電圧ＶＣＣに接続され、ドレインがＭＮｃ１，ＭＮｃ２のドレインにそれぞれ接続され、ゲートに制御電圧Ｖｃｏｎが印加される。そして、ＭＰｂ２（ＭＮｃ２）のドレインとＧＮＤの間にレーザダイオードＬＤが接続される。
【００４１】
このような構成において、ＭＰｂ２に流れる電流をＩｂ’とし、ＭＮｄ２に流れる電流をΔＩとすると、ΔＩは、ＣＳＳ／２の電流に対してＰＤＶ１の出力電圧に応じて変動する交流電流（±Ｉａｃ）を加算した電流となる。したがって、ＬＤに流れる電流は、（Ｉｂ’−（ＣＳＳ／２）±Ｉａｃ）となり、このＩｂ’の大きさが制御電圧Ｖｃｏｎ（すなわち温度）に応じて制御される。なお、ＭＮｃ１，ＭＮｃ２は、動作周波数帯域を向上させるために備わっている。
【００４２】
一方、図７（ｂ）に示すレーザダイオードドライバ回路ＬＤＤ２ｂは、ＮＭＯＳトランジスタＭＮｄ，ＭＮｃと、ＰＭＯＳトランジスタＭＰｂによって構成される。ＭＮｄは、ソースがＧＮＤに接続され、ゲートにプリドライバ回路ＰＤＶ２からの出力信号が入力される。ＭＮｃは、ゲート接地トランジスタとなっており、ソースがＭＮｄのドレインにカスコード接続される。ＭＰｂは、ソースがＶＣＣに接続され、ドレインがＭＮｃのドレインに接続され、ゲートに制御電圧Ｖｃｏｎが印加される。そして、ＭＰｂ（ＭＮｃ）のドレインとＧＮＤの間にレーザダイオードＬＤが接続される。この場合、ＭＮｄには、ＰＤＶ２の出力電圧に応じてそのバイアス成分（Ｉｂｓ）と交流成分（±Ｉａｃ）を重畳した電流ΔＩ（＝Ｉｂｓ±Ｉａｃ）が流れ、ＭＰｂに流れる電流をＩｂ’とすると、ＬＤに流れる電流は、（Ｉｂ’−Ｉｂｓ±Ｉａｃ）となる。
【００４３】
図８（ａ）、（ｂ）は、図４におけるプリドライバ回路ＰＤＶのそれぞれ異なる構成例を示す回路ブロック図である。図８（ａ）のプリドライバ回路ＰＤＶａは、例えば、３個の可変増幅回路ＶＡＭＰ１〜ＶＡＭＰ３と、２個の遅延回路ＤＬＹ１，ＤＬＹ２と、加算回路ＡＤＤ２を備えている。ＤＬＹ１はＰＤＶａへの入力信号を遅延させ、ＤＬＹ２はＤＬＹ１の出力信号を遅延させる。ＶＡＭＰ１はＰＤＶａへの入力信号を増幅し、ＶＡＭＰ２はＤＬＹ１の出力信号を増幅し、ＶＡＭＰ３はＤＬＹ２の出力信号を増幅する。ＡＤＤ２は、ＶＡＭＰ１〜ＶＡＭＰ３の出力信号を加算し、レーザダイオードドライバ回路ＬＤＤに出力する。ここで、ＶＡＭＰ１〜ＶＡＭＰ３のゲインは、レジスタ回路ＲＥＧｇによって設定可能となっている。一方、図８（ｂ）のプリドライバ回路ＰＤＶｂは、図８（ａ）の遅延回路ＤＬＹ１，ＤＬＹ２が可変遅延回路ＶＤＬＹ１，ＶＤＬＹ２に置き換わった構成となっている。ＶＡＭＰ１〜ＶＡＭＰ３のゲインならびにＶＤＬＹ１，ＶＤＬＹ２の遅延量は、レジスタ回路ＲＥＧｇｄによって設定可能となっている。
【００４４】
このようなプリドライバ回路ＰＤＶａ，ＰＤＶｂは、所謂波形等化回路であり、ＶＡＭＰ１〜ＶＡＭＰ３のゲインや、加えてＶＤＬＹ１，ＶＤＬＹ２の遅延量を適宜設定することで、例えば、出力波形の立ち上がり・立ち下がりエッジを強調する等のように出力波形の形状を調整することが可能となる。波形等化された電圧信号は、例えば図７（ａ）、（ｂ）に示したようなレーザダイオードドライバ回路ＬＤＤを介して波形等化された電流信号に変換され、レーザダイオードＬＤに供給される。
【００４５】
ここで、図３の構成例を参照すると、前述したように、熱伝導率を高めるためには配線ＬＮ１の幅をある程度広げることが望ましい。しかしながら、配線幅を広げると、寄生容量成分等の増大に伴い立ち上がり・立ち下がりエッジの鈍化を代表とする波形の歪みが生じる。そこで、図８（ａ）、（ｂ）に示したような波形等化回路を用いると、この歪みを前もって補正することができ、その結果、ＬＮ１の配線幅をある程度まで広げることが可能となる。
【００４６】
以上のように、本実施の形態１の光通信モジュールおよび光通信装置を用いることで、代表的には、その小型化や、あるいは低コスト化を実現することが可能となる。
【００４７】
（実施の形態２）
本実施の形態２では、実施の形態１で述べた図２および図３の変形例について説明する。図９は、本発明の実施の形態２による光通信装置において、図１における論理デバイスＬＳＩ＿ＬＧおよび光通信モジュールＯＭＤの構成例を示すブロック図である。図９の光通信装置は、図２の構成例と比較して、伝送速度変換回路ＳＤＣ２、レーザレーザダイオードドライバ回路ＬＤＤ、制御回路ＬＤＤＣＴＬ、およびトランスインピーダンスアンプ回路ＴＩＡが一つの半導体チップ上に形成され、当該半導体チップが一つの光制御デバイスＬＳＩ＿ＯＰを構成している点が異なっている。ＬＳＩ＿ＯＰは、光素子ブロックＯＢＫと共に光通信モジュールＯＭＤの部品となっている。それ以外の構成ならびに各回路の動作に関しては図２の場合と同様であるため詳細な説明は省略する。
【００４８】
図１０（ａ）は、図９の光通信装置において、その概略的な実装構造の一例を示す断面図であり、図１０（ｂ）は、図１０（ａ）におけるモジュール配線基板の一部を拡大した構造例を示す断面図であり、図１０（ｃ）は、図１０（ｂ）におけるＡ−Ａ’間の構造例を示す断面図である。図１０（ａ）では、図３の場合と異なり、レーザダイオードＬＤが形成された半導体チップＣＰ１と、前述した光制御デバイスＬＳＩ＿ＯＰ（半導体チップＣＰ２’）とが一つのモジュール配線基板ＢＤ＿ＭＤ上に実装された例が示されている。ＣＰ１（ＬＤ）は、第１面に形成されたバンプＢＰ１を介してＢＤ＿ＭＤの第１面に接続され、ＣＰ２’（ＬＳＩ＿ＯＰ）は、第１面に形成されたバンプＢＰ２’を介してＢＤ＿ＭＤの第１面に接続される。ＢＰ１の一部とＢＰ２’の一部は、ＢＤ＿ＭＤ内の配線（代表的には銅配線）ＬＮ１’を介して接続され、これによって、ＣＰ１（ＬＤ）とＣＰ２’（ＬＳＩ＿ＯＰ）が電気的に接続される。
【００４９】
ＢＤ＿ＭＤは、第２面に形成されたバンプＢＰ３’を介して図１の各カード（ＩＦＣ，ＳＷＣ）に対応するカード配線基板ＢＤ＿ＣＤの第１面に接続される。これにより、ＢＰ２’の一部は、ＢＤ＿ＭＤ内の配線ＬＮ２’を介してＢＰ３’の一部に接続される。一方、論理デバイスＬＳＩ＿ＬＧは、第１面に形成されたバンプＢＰ５’を介してパッケージ配線基板ＢＤ＿ＰＫＧ２の第１面に接続される。ＢＤ＿ＰＫＧ２は、第２面に形成されたバンプＢＰ４’を介してカード配線基板ＢＤ＿ＣＤの第１面に接続される。これにより、ＢＰ５’の一部は、ＢＤ＿ＰＫＧ２内の配線ＬＮ４’を介してＢＰ４’の一部に接続される。
【００５０】
また、ＢＰ３’の一部は、ＢＤ＿ＣＤ内の配線ＬＮ３’を介してＢＰ４’の一部に接続される。これによってＬＳＩ＿ＯＰとＬＳＩ＿ＬＧが電気的に接続される。ＣＰ１（ＬＤ）は、ＬＤＤからの駆動信号に応じてレーザ光を出力し、このレーザ光は、コリメートレンズや集光レンズ等を含んだ光コネクタＣＮｏを介して光通信線路ＯＦｔｘへと出力される。また、ここでは、ＣＰ２’（ＬＳＩ＿ＯＰ）の第２面に冷却手段ＣＬＲが設置されている。ＣＬＲは、代表的には、ヒートシンクや水冷装置等が挙げられる。
【００５１】
ここで、ＣＰ１（ＬＤ）とＣＰ２’（ＬＳＩ＿ＯＰ）との間の配線ＬＮ１’には、図１０（ｂ）に示すように、その上下の層に絶縁層ＩＳＬを挟んで接地配線ＬＮｇｎｄが備わっている。また、ＬＮ１’は、図２等で述べたように、実際には、ＣＰ１（ＬＤ）の数に応じて複数本（複数チャネル）存在するが、図１０（ｃ）に示すように、各チャネルに対応する配線間（ここではＬＮ１’＿ＣＨ１とＬＮ１’＿ＣＨ２間）にも接地配線ＬＮｇｎｄが備わっている。このように、所謂コプレーナ線路等を用いることで、隣接チャネル間の相互インダクタンス成分等を低減でき、隣接チャネル間のクロストークを低減できる。
【００５２】
以上、本実施の形態２の光通信装置を用いることで、例えば、次のような効果が得られる。まず、図１０の配線ＬＮ１’が、図３の配線ＬＮ１と同様にレーザダイオードＬＤの温度変動を制御回路ＬＤＤＣＴＬ内の温度検出回路に向けて伝達する機能を備えることで、実施の形態１の場合と同様に、代表的には、光通信モジュールおよび光通信装置の小型化、あるいは低コスト化が実現可能となる。また、レーザダイオードドライバ回路ＬＤＤや伝送速度変換回路ＳＤＣ２等を一つの半導体チップＣＰ２’に形成することで、図２，図３の場合と比べて、光通信モジュールおよび光通信装置の更なる小型化（場合によっては低コスト化）が実現でき、加えて消費電力の低減も可能となる。すなわち、ＳＤＣ２とＬＤＤ等をそれぞれ別チップとした場合には、各チップ内にチップ間通信用の比較的駆動力が高い入力・出力バッファを設ける必要があるが、同一チップとすることで、当該バッファを削減できる。また、この消費電力の観点から、同一チップ（ＣＰ２’）とした場合でも、図２、図３の半導体チップＣＰ２と比較して、さほど大きな発熱は生じず、制御回路ＬＤＤＣＴＬ内の温度検出回路ＴＤＥＴに与える影響も特に問題とならない。
【００５３】
（実施の形態３）
本実施の形態３では、実施の形態２で述べた図１０の変形例について説明する。図１１は、本発明の実施の形態３による光通信装置において、その概略的な実装構造の一例を示す断面図である。図１１の構成例は、図１０の構成例と比較して、光制御デバイスＬＳＩ＿ＯＰ上に、レーザダイオードＬＤが形成された半導体チップＣＰ１（ＬＤ）がフリップチップ接続されている点が異なっている。それ以外の構成に関しては図１０と同様であるため詳細な説明は省略する。
【００５４】
ＬＳＩ＿ＯＰは、図１０の構成例と同様に、第１面に形成されたバンプＢＰ２’を介してモジュール配線基板ＢＤ＿ＭＤの第１面に接続される。ただし、ＬＳＩ＿ＯＰは、図１０の構成例とは異なり、第２面にも電極を備え、この電極に、ＣＰ（ＬＤ）のバンプＢＰ１がフリップチップ接続される。また、この第２面において、ＣＰ（ＬＤ）が実装される領域以外には冷却手段ＣＬＲが搭載されている。例えば、ＬＳＩ＿ＯＰが半導体チップの場合、このように両面に電極を備える構造はシリコン貫通ビア（ＴＳＶ：through silicon via）等を用いて実現できる。なお、ここではＬＳＩ＿ＯＰが両面に電極を備えることとしたが、片面のみに電極を備える場合、例えば、当該電極の一部がＣＰ（ＬＤ）のバンプにフリップチップ接続され、他の電極がワイヤボンディングによってＢＤ＿ＭＤに接続されるような構成であってもよい。
【００５５】
図１２は、図１１の光制御デバイスＬＳＩ＿ＯＰにおいて、その一部の概略的なレイアウト構成の一例を示す平面図である。図１２に示すＬＳＩ＿ＯＰは、例えば一つの半導体チップＣＰ２ａ’によって構成され、複数のレーザダイオードドライバ回路ブロックＬＤＤＢＫ＿ＣＨ［１］，ＬＤＤＢＫ＿ＣＨ［２］，…と、複数のレーザダイオード実装領域ＡＲ＿ＬＤ［１］，ＡＲ＿ＬＤ［２］，…と、伝送速度変換回路ＳＤＣ２等を備えている。各ＡＲ＿ＬＤ［ｎ］（ｎ＝１，２，…）は、それぞれ基準電極Ｇ［ｎ］と信号電極Ｓ［ｎ］が形成され、半導体チップＣＰ２ａ’の第１辺に沿って第１方向に順次並んで配置される。各ＬＤＤＢＫ＿ＣＨ［ｎ］（ｎ＝１，２，…）には、それぞれ基準電極Ｇ［ｎ］’、信号電極Ｓ［ｎ］’、プリドライバ回路ＰＤＶ［ｎ］、およびレーザダイオードドライバ回路ＬＤＤ［ｎ］が形成され、それぞれ各ＡＲ＿ＬＤ［ｎ］に隣接して第１方向に順次並んで配置される。
【００５６】
各基準電極Ｇ［ｎ］および信号電極Ｓ［ｎ］には、レーザダイオードＬＤ［ｎ］（図示せず）のバンプＢＰ１（図１１参照）が接続される。Ｇ［ｎ］とＧ［ｎ］’は、それぞれＣＰ２ａ’上のメタル配線ＭＬｇ［ｎ］等を介して接続され、Ｓ［ｎ］とＳ［ｎ］’も、それぞれＣＰ２ａ’上のメタル配線ＭＬｓ［ｎ］等を介して接続される。図７（ａ）を例とすると、Ｇ［ｎ］，Ｇ［ｎ］’はＬＤのカソードノードに該当し、Ｓ［ｎ］，Ｓ［ｎ］’はＬＤのアノードノードに該当する。更に、ＣＰ２ａ’には、各Ｇ［ｎ］’およびＳ［ｎ］’と近接する位置にそれぞれ制御回路ＬＤＤＣＴＬ［ｎ］が形成される。図１２の例では、各ＬＤＤＣＴＬ［ｎ］は、Ｇ［ｎ］’のメタル配線ＭＬｇ［ｎ］とＳ［ｎ］’のメタル配線ＭＬｓ［ｎ］の間に配置されているが、特にこの位置に限定されるものではなく、Ｇ［ｎ］’（ＭＬｇ）およびＳ［ｎ］’（ＭＬｓ）での温度変動を高感度（高精度）に検出できる位置であればよい。ただし、その中でも、ＬＤＤ［ｎ］の発熱の影響をできるだけ受けない位置である方が望ましい。
【００５７】
ここで、特に限定はされないが、図１２の構成例において、各レーザダイオード実装領域ＡＲ＿ＬＤ［ｎ］は、それぞれ例えば２５０μｍ×４００μｍ等の面積であり、２５０μｍピッチで順次配置される。また、ＬＤＤＣＴＬ［ｎ］のそれぞれは、例えば５０μｍ×８０μｍ等の回路面積で実現できる。なお、例えば、図１５に示したようなモニタ用のフォトダイオードＰＤｍを設けた場合、各ＰＤｍがレーザダイオードＬＤと同等のチップサイズを持ち、更にＬＤの光出力をＰＤｍ側と光通信線路ＯＦｔｘ側に分離する仕組み等が必要なことから、コストの増大と共に広い実装面積が必要とされる恐れがある。そこで、本実施の形態のように、ＰＤｍの代わりに制御回路ＬＤＤＣＴＬを設けることが有益となる。
【００５８】
以上、本実施の形態３の光通信装置を用いることで、例えば、次のような効果が得られる。まず、図１２のメタル配線ＭＬｇ，ＭＬｓが、図３の配線ＬＮ１等と同様にレーザダイオードＬＤの温度変動を制御回路ＬＤＤＣＴＬ内の温度検出回路に向けて伝達する機能を備えることで、実施の形態１，２の場合と同様に、代表的には光通信モジュールおよび光通信装置の小型化、あるいは低コスト化が実現可能となる。また、レーザダイオードドライバ回路ＬＤＤや伝送速度変換回路ＳＤＣ２等を一つの半導体チップＣＰ２ａ’に形成することで、実施の形態２の場合と同様に、光通信モジュールおよび光通信装置の更なる小型化（場合によっては低コスト化）や、加えて消費電力の低減が可能となる。
【００５９】
更に、実施の形態２で述べた図１０の配線ＬＮ１’と比べて、メタル配線ＭＬｇ，ＭＬｓの配線長を短くできることから、温度検出回路での検出を高感度化（または高精度化）することが可能となる。また、ＭＬｇ，ＭＬｓの配線長を短くできることから、ＬＤＤがＬＤを駆動する際の動作帯域を向上させることも可能となる。なお、ここでは、光制御デバイスＬＳＩ＿ＯＰが半導体チップＣＰ２ａ’である場合を例としたが、必ずしも半導体チップである必要はなく、例えば両面に電極を備える共に半導体チップが内部に埋め込まれたパッケージ部品等であってもよい。この場合でも、半導体チップの場合ほどではないが、配線長を短くすることができ、同様の効果が得られる。
【００６０】
（実施の形態４）
本実施の形態４では、実施の形態３に示したレーザダイオードＬＤの変形例について説明する。図１３は、本発明の実施の形態４による光通信装置において、そのレーザダイオードに対するレーザダイオードドライバ回路および制御回路の接続構成の一例を示す概念図である。図１３においては、前述した実施の形態３の図１２等と異なり、各レーザダイオードＬＤ［ｎ］（ｎ＝１，２，…）が基準電極Ｇ［ｎ］と信号電極Ｓ［ｎ］に加えて温度伝達専用の温度電極Ｔ［ｎ］を備えていることが主要な特徴となっている。
【００６１】
温度電極Ｔ［ｎ］は、温度配線ＬＮｔ［ｎ］を介して温度検出回路を備えた制御回路ＬＤＤＣＴＬ［ｎ］に接続される。すなわち、前述した図１２等では、ＬＤ［ｎ］の温度変動をＬＤＤ［ｎ］との間の信号配線ＬＮｓ［ｎ］および基準配線ＬＮｇ［ｎ］によって伝達したが、ここでは、ＬＮｔ［ｎ］によって伝達する。このような構成例を用いると、ＬＮｔ［ｎ］は、ＬＤの駆動信号ではないため熱伝導率のみを加味して配線幅を十分に広げることが可能となる。また、ＬＤＤＣＴＬ［ｎ］からＬＤＤ［ｎ］に向けた制御電圧Ｖｃｏｎ［ｎ］の供給動作も、さほど高速性は要求されないため、この間の距離を離すこと等でＬＤＤ［ｎ］からＬＤＤＣＴＬ［ｎ］に向けた発熱の影響も低減できる。すなわち、ＬＤＤＣＴＬ［ｎ］は、半導体チップ内で発熱の影響を最も受け難い位置に配置することができる。したがって、温度電極Ｔ［ｎ］の追加に伴う実装密度を確保できれば、このような構成を用いることが有益となる。
【００６２】
（実施の形態５）
本実施の形態５では、実施の形態１に示した図３の他の変形例について説明する。図１４は、本発明の実施の形態５による光通信装置において、その概略的な実装構造の一例を示す断面図である。図１４の構成例は、図３の構成例と比較して、パッケージ配線基板ＢＤ＿ＰＫＧ３の第１面がバンプＢＰ３を介してモジュール配線基板ＢＤ＿ＭＤ２に接続されると共に、この第１面に半導体チップＣＰ１（ＬＤ）がバンプＢＰ１を介して実装され、ＢＤ＿ＭＤ２内に光導波路ＯＰＬＮが形成された点が主な相違点となっている。
【００６３】
ＣＰ１（ＬＤ）のバンプＢＰ１は、ＢＤ＿ＰＫＧ３内の配線（ビア）ＬＮ１ａを介してＢＤ＿ＰＫＧ３の第２面に実装された半導体チップＣＰ２（ＬＤＤ等）のバンプＢＰ２に接続される。すなわち、図３の場合と同様に、ＣＰ１（ＬＤ）の温度変動ΔＴは、ＬＮ１ａを介してＣＰ２（ＬＤＤ）内に備わった温度検出手段で検出される。また、ＣＰ１（ＬＤ）からの光出力信号は、図３に示した光通信線路（光ファイバケーブル）ＯＦｔｘの代わりにＢＤ＿ＭＤ２内のＯＰＬＮに入射され、ＯＰＬＮを介して伝送される。
【００６４】
このような構成例では、半導体チップＣＰ１（ＬＤ）の実装空間が非常に狭いため、図１５で述べたようなモニタ用のフォトダイオードＰＤｍを含むレーザダイオードブロックＬＤＢＫを適用することは容易ではない。そこで、本実施の形態のように、ＰＤｍの代わりに半導体チップＣＰ２（ＬＤＤ等）内に温度検出手段を設けることが有益となる。なお、ここでは、便宜上、モジュール配線基板ＢＤ＿ＭＤ２内に光導波路ＯＰＬＮを設ける例で説明を行ったが、例えば、図１におけるバックプレーンＢＫＰ内に光導波路を設け、これを介して各カード間で光通信を行うように構成することも可能である。
【００６５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００６６】
例えば、前述した実施の形態１〜５では、パッケージ配線基板やモジュール配線基板等を含めた様々な実装形態を示したが、勿論、これらの実装形態に限定されるものではなく、レーザダイオードＬＤを含む半導体チップとレーザダイオードドライバ回路ＬＤＤを含む半導体チップとをある程度近接して実装可能な形態であればよい。また、図１では、各カード間で光通信を行う光通信装置の一例を示したが、勿論、これに限れず、例えば、他の装置との間で比較的短距離の光通信を行う光通信装置や、あるいは、図１４に示したように、一つの配線基板内で光通信を行う光通信装置等にも適用可能である。
【００６７】
また、前述した図４〜図７等では、温度検出回路の検出結果を反映してバイアス電流Ｉｂを変更する構成例を示したが、レーザダイオードＬＤでは、図５に示すように温度変動に伴いＬＤの駆動電流に対する光出力パワーの傾きが変わることも知られており、この傾きも含めて補正するように構成することも可能である。すなわち、具体的には、例えば、図４のドライバ回路ＤＶのゲイン等を可変制御すればよい。また、ここでは、バイアス電流ＩｂによってＬＤ駆動電流（光出力パワー）の平均値を定める構成としたが、必ずしも平均値である必要はなく、例えば、‘Ｌ’レベル電流または‘Ｈ’レベル電流といった何らかの基準値を定めるような構成であればよい。
【産業上の利用可能性】
【００６８】
本実施の形態による光通信モジュールおよび光通信装置は、特に、装置内で光ファイバケーブルを介した通信を行う光通信モジュールおよび光通信装置に適用して有益なものであり、これに限らず、レーザダイオードを用いて光通信を行う製品全般に対して広く適用可能である。
【符号の説明】
【００６９】
ＡＤＤ  加算回路
ＡＦＥＢＫ  アナログフロントエンドブロック
ＢＤ  配線基板
ＢＫＰ  バックプレーン
ＢＰ  バンプ
ＣＬＲ  冷却手段
ＣＮ  コネクタ
ＣＰ  半導体チップ
ＣＳＥ  筐体
ＣＳＳ  定電流源
ＣＳＶ  可変電流源
ＤＬＹ  遅延回路
ＤＶ  ドライバ回路
ＥＡ  エラーアンプ回路
Ｇ，Ｓ，Ｔ  電極
ＧＮＤ  接地電源電圧
ＩＦＣ  インタフェースカード
ＩＳＬ  絶縁層
ＩＶＣ  電流・電圧変換回路
ＬＤ  レーザダイオード
ＬＤＢＫ  レーザダイオードブロック
ＬＤＤ  レーザダイオードドライバ回路
ＬＤＤＢＫ  レーザダイオードドライバ回路ブロック
ＬＤＤＣＴＬ  制御回路
ＬＧＣ  論理演算処理回路
ＬＮ  配線
ＬＳＩ  デバイス
ＭＬ  メタル配線
ＭＮ  ＮＭＯＳトランジスタ
ＭＰ  ＰＭＯＳトランジスタ
ＯＢＫ  光素子ブロック
ＯＦ  光通信線路
ＯＭＤ  光通信モジュール
ＯＰＬＮ  光導波路
ＰＤ  フォトダイオード
ＰＤＶ  プリドライバ回路
ＰＮ  外部端子
Ｑ  バイポーラトランジスタ
Ｒ  抵抗
ＲＥＧ  レジスタ
ＳＤＣ  伝送速度変換回路
ＳＷＣ  スイッチカード
ＴＤＥＴ  温度検出回路
ＴＩＡ  トランスインピーダンス回路
ＶＡＭＰ  可変増幅回路
ＶＣＣ，ＶＤＤ  電源電圧
ＶＤＬＹ  可変遅延回路
ＶＲＥＦＧ  基準電圧生成回路
ＷＴ  重み付け回路
【図１】
2011222850.tif 000003
【図２】
2011222850.tif 000004
【図３】
2011222850.tif 000005
【図４】
2011222850.tif 000006
【図５】
2011222850.tif 000007
【図６】
2011222850.tif 000008
【図７】
2011222850.tif 000009
【図８】
2011222850.tif 000010
【図９】
2011222850.tif 000011
【図１０】
2011222850.tif 000012
【図１１】
2011222850.tif 000013
【図１２】
2011222850.tif 000014
【図１３】
2011222850.tif 000015
【図１４】
2011222850.tif 000016
【図１５】
2011222850.tif 000017