(57)【要約】【課題】半導体装置の搭載個数を増やすことが出来る半導体製造検査装置を提供する。【解決手段】バーンインボード上にテスト対象の半導体装置３１０−３８０をカスケード接続した状態で配置する。テスト信号は、カスケード接続された一段目の半導体装置３１０にテスト信号を入力し、カスケード接続を介して順次後段の半導体装置にテスト信号を送る。各半導体装置３１０−３８０が持つ遅延時間によってテスト信号がそれぞれ異なる遅延タイミングで各半導体装置３１０−３８０に入力されることになる。これにより、全体としてバーンインボード２００もしくはバーンイン装置５００の電流リミット値を超える恐れがなくなる。【選択図】図１
2011145207.tif 000002
【特許請求の範囲】
【請求項１】
バーンインボード上に搭載された複数の半導体装置を同時にバーンインテストする半導体製造検査装置において、
前記複数の半導体装置をカスケード接続された状態で配置可能なバーンインボードと、
テスト信号を出力するテスト信号出力ドライバと、を備え、
前記カスケード接続された一段目の半導体装置にテスト信号を入力し、カスケード接続を介して順次後段の半導体装置に前記テスト信号を送る
ことを特徴とする半導体製造検査装置。
【請求項２】
請求項1に記載の半導体製造検査装置において、
各半導体装置の前段に駆動信号判定回路が配置され、
前記駆動信号判定回路は、
前段の半導体装置から出力されるテスト信号が入力される第1入力端子と、
前々段の半導体装置から出力されるテスト信号が入力される第2入力端子と、を備え、
前段の半導体装置が有効に動作している場合には前段の半導体装置からのテスト信号を選択して出力し、前段半導体装置が有効に動作していない場合には前々段の半導体装置からのテスト信号に切り替えて出力する
ことを特徴とする半導体製造検査装置。
【請求項３】
請求項1に記載の半導体製造検査装置において、
各半導体装置の前段に駆動信号判定回路が配置され、
駆動信号判定回路は、
前段の半導体装置から出力されるテスト信号が入力される第1入力端子と、
前記テスト信号出力ドライバからのテスト信号が入力される第2入力端子と、を備え、
前段の半導体装置が有効に動作している場合には前段の半導体装置からのテスト信号を選択して出力し、前段半導体装置が有効に動作していない場合には前記テスト信号出力ドライバからのテスト信号に切り替えて出力する
ことを特徴とする半導体製造検査装置。
【請求項４】
請求項1から請求項3のいずれかに記載の半導体製造検査装置において、
前記バーンインボードは、前記カスケード接続された半導体装置の間に接続可能な所定遅延量を持つ遅延素子をさらに有する
ことを特徴とする半導体製造検査装置。
【請求項５】
請求項1から請求項4のいずれかに記載の半導体製造検査装置によって検査される半導体装置であって、
前記複数の半導体装置の各々は、
前段の半導体装置から出力される前記テスト信号が入力される入力端子と、
後段の半導体装置に前記テスト信号を出力する出力端子と、
前記入力端子と前記出力端子との間に設けられた遅延調整素子と、を有している
ことを特徴とする半導体装置。
【請求項６】
請求項5に記載の半導体装置において、
前記テスト信号が入力端子に入力されてから前記出力端子より出力されるまでの遅延時間をTdとし、各半導体装置において、前記テスト信号の立ち上がりが入力端子に入力されてから動作電流のピークに達するまでの時間をtpとするとき、
前記各半導体装置の動作電流のピーク値が半導体製造検査装置の電流リミット値の半分より小さい場合には、
前記テスト信号の遅延時間Tdが、動作電流のピークに達するまでの時間tpよりも長くなるように設定されている
ことを特徴とする半導体装置。
【請求項７】
請求項5または請求項6に記載の半導体装置において、
前記テスト信号が入力端子に入力されてから前記出力端子より出力されるまでの遅延時間をTdとし、
各半導体装置において、前記テスト信号の立ち上がりが前記入力端子に入力されてから動作電流のピークを過ぎ、さらに、半導体製造検査装置の電流リミット値の半分に達するまでの時間をthとするとき、
前記各半導体装置の動作電流のピーク値が半導体製造検査装置の電流リミット値の半分以上である場合には、
前記テスト信号の遅延時間Tdが、電流リミットの半分に達するまでの時間thよりも長くなるように設定されている
ことを特徴とする半導体装置。
【請求項８】
請求項5から請求項7のいずれかに記載の半導体装置において、
前記入力端子は、通常使用時はクロック入力端子であり、
前記出力端子は、内部クロックを外部に出力ために設けられたものであり、
前記遅延調整素子は、半導体装置内部のクロックツリーの途中に配置され、内部クロックのタイミング調整を兼ねるものである
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造検査装置および半導体装置に関する。具体的には、半導体装置のバーンイン試験を行う際に用いる半導体製造検査装置およびこの半導体製造検査装置を用いて製造される半導体装置に関する。
【背景技術】
【０００２】
半導体装置の開発において、車載製品など信頼性を求める製品の需要が拡大してきている。
半導体装置信頼性試験としてはバーンインテストが知られている。近年、バーンインテストの分野において、半導体装置の大規模化に伴いバーンインボード上に搭載する半導体装置一個当りの瞬時に流れる電流が大きくなってきている。このため、バーンインテスト装置またはバーンインボード上の電流制限の都合により、バーンインテスト装置に同時に搭載出来る半導体装置の個数が減少し、一個当りのテスト時間が長くなってきている。
【０００３】
前述の理由により、製造コスト全体に占めるバーンインテストコストが高まってきており、テスト時のピーク電流を削減し充填率を向上させる要求（必要性）が高まってきた。
テスト時のピーク電流を削減し充填率を向上させる技術が特許文献1（特開2002-168903公報）に開示されている。
【０００４】
図10は、特許文献1に記載された従来の半導体製造検査装置の構成を示す図である。
図10において、1はバーンインボード、2はバーンイン装置、3はバーンインボード１上に搭載された半導体装置、4および5は半導体装置3がそれぞれ配置された領域を示す。
6はバーンインボード1上に設けられ、例えば領域4側の半導体装置3に電気的に接続された遅延手段としての遅延回路である。
【０００５】
7はバーンイン装置2内に設けられ、バーンインボード1上の領域5側の半導体装置3に駆動信号を供給するドライバである。
また、8は同じくバーンイン装置2内に設けられ、バーンインボード1上の領域4側の半導体装置3に遅延回路6を介して駆動信号を供給するドライバである。
9はバーンイン装置2内に設けられ、バーンインボード1上の遅延回路6に遅延制御信号を供給する制御手段としてのドライバである。
なお、ドライバ7、8は半導体装置3にそれぞれ駆動信号を供給する信号発生手段を構成する。
【０００６】
このような従来の半導体製造検査装置の動作について、図11を参照して説明する
まず、バーンイン試験の時には、バーンイン装置2のドライバ7から図11(b)に示されるような駆動信号が発生し、バーンインボード1上の領域5側の半導体装置3に直接供給される。
一方、バーンインボード1上の領域4側の半導体装置3にはバーンイン装置2のドライバ8から同様の駆動信号が供給される。
ただし、ドライバ9から遅延回路6に対して図11（a）に示されるハイレベル（enable）の遅延制御信号が与えられている。したがって、ドライバ8から領域4側の半導体装置3に入力される駆動信号は遅延回路6によって所定時間遅延する。すると、バーンインボード1上の領域4側の半導体装置3には、図11(c)に示されるように、ドライバ7からの駆動信号に対して所定時間Tだけ遅延した駆動信号が供給される。
この結果、バーンインボード1上の領域4と領域5とにおけるそれぞれの半導体装置3の動作タイミングがずれ、図11(d)に示されるように、半導体装置3の消費電流のピークが分散する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開2002-168903号公報（図1、図2、図4、第3頁）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来技術は、領域毎に遅延値を決める装置である為、同一の領域内でのピーク電流は依然として大きく、バーンインテスト時に試験できる半導体装置の個数を多く出来ないという問題がある。
領域を多くしていくとともに領域毎に搭載する半導体個数を少なくして、領域ごとのピーク電流を抑えながらも半導体装置の個数を増やすという工夫をしていくことも可能と考えられる。
しかしながら、領域を多くしていくと、遅延回路６も多く搭載しなければならなくなってくる。
ここで、従来技術の手法では、バーンイン装置2のドライバを用いて遅延回路6の制御を行っている。バーンイン装置2は一般的にドライバを2〜4個という範囲でしか持てないので、ドライバ個数の制限によりバーンインボード1上に搭載出来る遅延回路6の個数が必然的に制限され、このため、領域も多くする事が出来ない。
近年の半導体装置の規模拡大によって半導体装置一個あたりの消費電流は大きくなる傾向にあり、試験できる半導体装置の個数を多く出来ないという問題は依然として残る。
【課題を解決するための手段】
【０００９】
本発明の半導体製造検査装置は、
バーンインボード上に搭載された複数の半導体装置を同時にバーンインテストする半導体製造検査装置において、
前記複数の半導体装置をカスケード接続された状態で配置可能なバーンインボードと、
テスト信号を出力するテスト信号出力ドライバと、を備え、
前記カスケード接続された一段目の半導体装置にテスト信号を入力し、カスケード接続を介して順次後段の半導体装置に前記テスト信号を送る
ことを特徴とする。
【発明の効果】
【００１０】
このような本発明によれば、半導体装置毎に供給するテスト信号をずらすことが出来るので、バーンインテスト時に瞬時に流れる電流値を低減させることができ、半導体装置の搭載個数を増やすことが出来る。
【図面の簡単な説明】
【００１１】
【図１】本発明の半導体製造検査装置に係る第1実施形態の構成を示す図。
【図２】半導体製造検査装置で検査される半導体装置の概略を示す構成図。
【図３】半導体装置の内部の一例を示す図。
【図４】カスケード接続された半導体装置の間に所定遅延量を持つ遅延素子を配置した場合を示す図。
【図５】第1実施形態において、バーンインテスト時の駆動信号と電流との関係を示す図。
【図６】第2実施形態の構成を示す図。
【図７】駆動信号判定回路の構成の一例を示す図。
【図８】三段目駆動信号判定回路の動作を説明するためのタイミングチャート。
【図９】第3実施形態の構成を示す図。
【図１０】従来の半導体製造検査装置の構成を示す図。
【図１１】従来の半導体製造検査装置の動作を説明するための図。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施の形態について説明する。
（第1実施形態）
図1は、本発明の半導体製造検査装置100に係る第1実施形態の構成を示す図である。
半導体製造検査装置100は、試験対象となる複数の半導体装置を搭載するバーンインボード200と、バーンインボード200に搭載された半導体装置310-380に試験用の駆動信号（テスト信号）を供給するバーンイン装置500と、を備える。
図1において、200はバーンインボード、500はバーンイン装置、310から380はバーンインボード200上に搭載された半導体装置である。
また、510はバーンイン装置500内に設けられたドライバであり、ドライバ510は、バーンインボード200上の半導体装置310-380に対し基盤配線W0を介して駆動信号（テスト信号）S00を供給する。
【００１３】
バーンインボード200は、半導体装置310-380をカスケードに接続した状態で搭載する。
なお、図1中では、半導体装置310-380を8個配置した例を示しているが、半導体装置310-380の数は限定されるものではなく、半導体装置をn個（nは１以上の整数）配置してもよい。
特に本第1実施形態では、一度に多くの半導体装置をバーンインボード200に搭載できる。
【００１４】
ドライバ510から基盤配線W0を介して駆動信号S0が一段目半導体装置310に供給される。
1段目の半導体装置310に供給された駆動信号S0は、一段目半導体装置310に存在する遅延ユニット314を介して一段目半導体装置310の出力端子に接続された基盤配線W1に出力される。
基盤配線W1は、二段目半導体装置320の入力端子に接続されている。
さらに、二段目半導体装置320の出力端子は基盤配線W2に接続されており、3段目以降の半導体装置330-380も同様に接続されており、全体としてカスケード接続を構成している。
また、最終段目（n段目）の半導体装置380の出力端子はオープンである。
【００１５】
図2は、半導体装置の概略を示す構成図である。
ここでは、一段目半導体装置310を例にして説明する。
一段目半導体装置310は、その外周にIOバッファー315を有する。そして、311は基盤配線W0から駆動信号S0を取り込むための入力バッファー、312は一段目半導体装置310から駆動信号S1を出力するための出力バッファー、313は半導体装置310内部に搭載された遅延回路である。
ここでは、遅延回路はm個あり、それらが直列に接続されているとする。
【００１６】
基盤配線W0から入力された駆動信号S0は、一段目半導体装置310の入力バッファー311に入力され、そこから一段目半導体装置310の内部に供給される。
供給された駆動信号S0は、一段目半導体装置310内の配線を介してm個の遅延回路313を経由した後に出力バッファー312から一段目半導体装置310外に出力される。
一段目半導体装置310から出力された駆動信号S1は、基盤配線W1に出力され、基盤配線W01は次段の二段目半導体装置320に接続されている。
【００１７】
ここに、入力バッファー311、出力バッファー312およびm個の遅延回路313によって、遅延ユニット314が構成されている。
遅延回路313は、半導体装置310に存在しているクロックツリー等で実現することが可能である。
【００１８】
例えば、図3に半導体装置310の一例を示す。
半導体装置310は、その内部に、複数のフリップフロップ701-704と、所定の論理演算を実行する内部論理回路710と、を有し、各フリップフロップおよび内部論理回路には動作クロックが供給されるようになっている。そして、クロックラインには、クロックスキューを調整するための遅延回路313が設けられている。
例えば、半導体装置310内すべてのフリップフロップに対するクロックスキューを解析し、解析結果に基づいて必要な遅延回路313をクロックラインに設ける。これにより、クロックスキュー値以上の遅延を発生させ、半導体装置内の遅延量を最適化している。
【００１９】
ここで、通常は、内部クロックは外部出力されるものではないが、出力バッファー312から内部クロックを出力できるようにしてある。そして、半導体装置をバーンインボードに搭載する際には、駆動信号S0-S7を半導体装置310-380のクロック入力端子に入力し、内部の遅延回路313を経て出力バッファー312から出力されるようにする。
なお、出力バッファー312は、テスト信号の出力のためだけに設けられたテスト専用出力バッファーではなく、半導体装置の通常使用時にも使用される外部出力バッファーと兼用するようにしてもよい。この場合、テストモードでは出力バッファー312からテスト信号を出力できるように信号切り替え機能を設けておけばよい。
【００２０】
なお、半導体装置の内部に設けられた遅延回路313による遅延量が十分でない場合には、バーンインボードに所定の遅延回路を設けておき、これを利用してもよい。すなわち、図4に示すように、カスケード接続された半導体装置310-380の間に所定遅延量を持つ遅延素子810-870を配置させる。これにより、各半導体装置が有する遅延ユニット（314）の遅延時間に加えてさらに遅延時間を変更調整するようにしてもよい。
【００２１】
第1実施形態の動作について図5を参照して説明する。
図5は、バーンインテスト時の駆動信号と電流との関係を示す図である。
図5において、I1は、駆動信号S0の印加によって一段目半導体装置310に流れる電流である。
同様に、I2は、駆動信号S1の印加に応じて二段目半導体装置320に流れる電流であり、I3は、駆動信号S2の印加に応じて三段目半導体装置310に流れる電流である。
【００２２】
駆動信号S0は、一段目半導体装置の入力バッファー311に入力される。そして、遅延ユニット314により、電流ピーク位置をずらすために必要な遅延時間Tdの分遅れて出力バッファー312から出力される。すると、一段目半導体装置310に供給される駆動信号S0がT01で立ち上がるのに伴い、T02で一段目半導体装置310にピーク電流が流れる。
【００２３】
一段目半導体装置310から出力された信号S1は、バーンインボード200上の基盤配線W1を介して二段目半導体装置320に入力される。
二段目の半導体装置320に供給された駆動信号S1は、一段目半導体装置310に供給される駆動信号S0に対し、遅延時間Tだけ遅れて供給される。すなわち、一段目半導体装置310に供給される駆動信号S0の位相と、二段目半導体装置320に供給される駆動信号S1の位相と、は図5中のT01、T03に示されるように遅延時間Tの分ずれている。そして、駆動信号S0と駆動信号S1とが遅延時間Tだけずれているので、図3中のT02、T04で示されるように、一段目半導体装置310の電流I1と二段目半導体装置320の電流I2とでピーク電流が発生するタイミングが駆動信号S1、S2と同様に遅延時間Tの分ずれる。
また、同様に三段目半導体装置330から八段目半導体装置380のピーク電流は、前段に対して遅延時間Tだけずれて流れる。
【００２４】
このように本第1実施形態によれば、半導体装置310-380ごとのピーク電流発生タイミングがずれる。
このように半導体装置310-380ごとのピーク電流発生タイミングが異なるので、全体の動作電流Iがバーンインボード200もしくはバーンイン装置500の電流リミットILTを超えないようにできる。
【００２５】
例えば、背景技術で説明した配置の場合、領域が違えばピーク電流発生タイミングはずれるが、領域内では複数の半導体装置がほぼ同時にピーク電流を発生する。したがって領域内に多くの半導体装置が配置されていると領域単位で電流リミットILTを超えてしまう恐れがあった。また、領域を増やそうとしても、その分遅延回路および遅延制御ドライバが必要になってくるので一度にテストできる半導体装置の数を増やすことが難しかった。
この点、本第1実施形態では、半導体装置310−380ごとのピーク電流発生タイミングがずれるので、電流リミットILTを超えないようにしつつ多くの半導体装置310-380をバーンインボード200上に配置することができる。
【００２６】
ここで、前述の遅延時間Tの最適化の具体的例について説明する。
例えば、各半導体装置310-380が2nsの遅延量を持つ遅延ユニット314を持っているとする。
そして、バーンインテスト時の駆動信号が10MHzであるとする。
この場合、50個の半導体装置をバーンインボード200上に搭載できる。
１×10-7（秒／周期）／2×10-9（秒）＝５０
【００２７】
遅延時間の調整については次のようにすることが例として挙げられる。
各半導体装置310−380の動作電流のピーク値がバーンインボード200もしくはバーンイン装置500の電流リミット値の半分より小さい場合については次のようにする。
ここで、駆動信号が入力バッファーに入力されてから出力バッファーより出力されるまでの駆動信号の遅延時間をTdとする。
また、各半導体装置310-380において、駆動信号の立ち上がりが入力バッファーに入力されてから動作電流のピークに達するまでの時間をtpとする。
このとき、駆動信号の遅延量Tdが、動作電流のピークに達するまでの時間tpよりも長くなるようにする。
これにより、複数の半導体装置310-380で動作電流のピークが重なることがなく、全体としてバーンインボード200もしくはバーンイン装置500の電流リミット値を超える恐れがなくなる。
【００２８】
また、各半導体装置310−380の動作電流のピーク値がバーンインボード200もしくはバーンイン装置500の電流リミット値の半分以上である場合については次のようにする。
ここで、各半導体装置310-380において、駆動信号の立ち上がりが入力バッファーに入力されてから動作電流のピークを過ぎ、さらに、バーンインボード200もしくはバーンイン装置500の電流リミット値の半分に達するまでの時間をthとする。
このとき、駆動信号の遅延量Tdが、電流リミットの半分に達するまでの時間thよりも長くなるようにする。
電流リミットの半分を超える動作電流が重なってしまうと電流リミットを越えてしまうことになるが、上記のように駆動信号の遅延量Tdを設定することにより、電流リミットの半分を超える動作電流が重なることがなくなり、全体としてバーンインボード200もしくはバーンイン装置500の電流リミット値を超える恐れがなくなる。
【００２９】
（第2実施形態）
次に、本発明の第2実施形態について説明する。
第2実施形態の基本的構成は第1実施形態と同様であるが、第2実施形態では、バーンインボード200上の全ての半導体装置310-380の前段に駆動信号判定回路410-480を配置している。
【００３０】
図6は、第2実施形態の構成を示す図である。
駆動信号判定回路410-480は、二つの入力端子と一つの出力端子とを有する。
駆動信号判定回路410-480は、二つの入力端子にそれぞれ入力された駆動信号を切り替えて半導体装置310-380に供給する。
ここで、一段目半導体装置310の前段に配置された駆動信号判定回路を一段目駆動信号判定回路410とする。
一段目駆動信号判定回路410の二つの入力端子には、同じ信号が入力されており、すなわち、バーンイン装置500のドライバ510から供給される駆動信号S0が二つの入力端子に入力されている。
【００３１】
二段目半導体装置320の前段に配置された駆動信号判定回路を二段目駆動信号判定回路420とする。
二段目駆動信号判定回路420の一方の入力端子には駆動信号S0が入力されている。すなわち、基盤配線W0が一段目駆動信号判定回路410の手前で分岐され、分岐線W01が二段目駆動信号判定回路420の一方の入力端子に接続されている。
この分岐線W01により、ドライバ510からの駆動信号S0が二段目駆動信号判定回路420の一方の入力端子に入力される。
また、二段目駆動信号判定回路420の他方の入力端子には、一段目半導体装置310の出力S1が基盤配線W1を介して入力されている。
【００３２】
三段目半導体装置330の前段に配置された駆動信号判定回路を三段目駆動信号判定回路430とする。
三段目駆動信号判定回路430の一方の入力には、駆動信号S01が入力されている。すなわち、基盤配線W1が二段目駆動信号判定回路420の手前で分岐され、この分岐線W11が三段目駆動信号判定回路430の一方の入力端子に接続されている。
この分岐線W11により、一段目半導体装置310の出力S01が三段目駆動信号判定回路430の一方の入力端子に入力されている。
また、三段目駆動信号判定回路430の他方の入力端子には、二段目半導体装置320の出力S2が基盤配線W2を介して入力されている。
【００３３】
以後Ｎ段目まで同様の構成をとる。
【００３４】
図7は、駆動信号判定回路の構成の一例を示す図である。
ここでは、三段目駆動信号判定回路430の構成を例として示す。
駆動信号判定回路430は、カウンタ431と、第1フリップフロップ432と、コンパレータ433と、第2フリップフロップ434と、第1セレクタ435と，第2セレクタ436と、備える。
前段の二段目半導体装置320からの出力S2が基盤配線W2によって三段目駆動信号判定回路430に入力されるところ、基盤配線W2は分岐され、分岐線N１はカウンタ431のクロック端子CLKに接続されている。
これにより、カウンタ431のクロック端子には二段目半導体装置320の出力S2が入力される。
【００３５】
また、さらに前段の一段目半導体装置310からの出力S1が分岐線W11によって三段目駆動信号判定回路430に入力されるところ、分岐線W11は分岐され、この分岐線N2は第1フリップフロップ432のクロック端子CLKに接続されている。
これにより、第1フリップフロップ432のクロック端子には一段目半導体装置310の出力S1が入力される。
またさらに、分岐線W11が分岐され、分岐線N3が第2フリップフロップ434のクロック端子CLKに接続されている。
これにより、第2フリップフロップ434のクロック端子には一段目半導体装置310の出力S1が入力される。
【００３６】
カウンタ431は、駆動信号S2の立ち上がりエッジでインクリメントする。そして、カウンタ431からの出力信号A1は、第1フリップフロップ432のデータ端子Dと、コンパレータ433の一方の入力端子と、に入力される。
【００３７】
第1フリップフロップ432は、駆動信号S1の立下りエッジで動作する。
すなわち、第1フリップフロップ432は、駆動信号S1の立下りエッジで前記カウンタ431からの出力信号A1を取り込む。
第1フリップフロップ432の出力A2は、コンパレータ433の他方の入力端子に入力される。
【００３８】
コンパレータ433は、カウンタ431からの出力信号A1と、第1フリップフロップ432からの出力A2と、を比較する。
カウンタ431からの出力信号A1と、第1フリップフロップ432からの出力A2と、の値が一致した場合、コンパレータ433はフラグとして"１"を出力し、不一致の場合にはフラグとして"０"を出力する。
コンパレータ433からの出力フラグflagは、第1セレクタ435のセレクト端子SELに入力される。
【００３９】
ここで、第1セレクタ435の出力A3は第2フリップフロップ434のデータ端子Dに入力されている。
第2フリップフロップ434の出力端子Qは、第1セレクタ435の0側入力端子に接続されている。
また、第1セレクタ435の１側入力端子は"１"に固定されている。
【００４０】
第2フリップフロップ434のクロック端子CLKには分岐線N3によって駆動信号S1が入力されているところ、第2フリップフロップ434は、駆動信号S1の立下りエッジで動作する。すなわち、第2フリップフロップ434は、駆動信号S1の立下りエッジで第1セレクタ435からの出力信号A3を取り込む。
第2フリップフロップ434からの出力A4は、第2セレクタ436のセレクト端子SELに入力される。
【００４１】
また、第2セレクタ436の０側端子には基盤配線W2から駆動信号S2が入力され、第2セレクタ436の１側端子には分岐線W11から駆動信号S1が入力されている。
第2セレクタ436からの出力A5は、三段目半導体装置330に入力される。
【００４２】
三段目駆動信号判定回路430の動作について図8を用いて説明する。
図8は、駆動信号判定回路430によって駆動信号S1、S2の選択を実施する際のタイミングチャートである。
【００４３】
まず、カウンタ431が"０"である状態からスタートする。
カウンタ431の出力値A1（"０"）は第1フリップフロップ432およびコンパレータ433に出力されている。そして、駆動信号S1が立ち下がるタイミングT11において、第1フリップフロップ432がカウンタからの出力A1（"０"）を取り込み、これをコンパレータ433の他方の入力に出力する。
【００４４】
駆動信号S2が立ち上がるタイミングT12において、カウンタ431はカウント値をインクリメントする。
ここでは、カウント値を"０"から"１"にインクリメントする。
カウンタ431からの出力A1（"１"）は第1フリップフロップ432およびコンパレータ433に供給される。
【００４５】
このとき、コンパレータ433には、カウンタからは"１"が入力され、第1フリップフロップからは"０"が入力されることになる。
したがって、コンパレータ433は、カウンタからの出力信号A1の値（"１"）と、第1フリップフロップ432からの出力A2の値（"0"）が不一致であるので、信号ｆｌａｇとして"０"を出力する（T13）。
この信号flagは第1セレクタ435のセレクト端子に入力される。
第1セレクタ435では、flag"0"であるので、０側入力端子のデータをセレクトして出力A3する。
ここで、０側入力端子には第2フロップフロップ434の出力が帰還入力されるものであるが、当初は第2フリップフロップ434の出力はロウレベル（"０"）であるとする。
このとき、第1セレクタ435は０側入力端子から"０"を取り込み、これを第2フリップフロップ434のデータ端子に出力する。
【００４６】
次に、駆動信号S1が立ち下がるタイミングT14において、第1フリップフロップ432および第2フリップフロップ434はデータを取り込む。
第1フリップフロップ432ではカウンタからの出力A1の値（"１"）を取り込んでコンパレータに出力する。
【００４７】
一方、第2フリップフロップ434は、セレクタからの出力A3（"０"）を取り込んで出力する。
この第2フリップフロップ434の出力A4は、第1セレクタ435の０側入力端子と、第2セレクタ436のセレクト端子と、に入力される。
第2セレクタ436は、セレクト端子の入力が"０"であるので、第２セレクタ436の０側入力端子に入力されている駆動信号S2を選択し、これを外部出力する。
すなわち、この場合、三段目半導体装置330には、駆動信号S2が入力されることになる。
【００４８】
ここで、駆動信号S1が立ち下がるタイミングT14において、第1フリップフロップ432ではカウンタからの出力A1の値（"１"）を取り込んでコンパレータに出力している。
したがって、コンパレータ433にはカウンタから"１"が入力されるとともに第1フリップフロップ432からも"１"が入力されることになる。すると、T14の後、コンパレータでの比較結果が一致し、コンパレータからの出力フラグは"１"になる。
信号flagが１になったことを受けて第1セレクタでは固定値"1"を選択して出力することになるが、第2フリップフロップは動作タイミング（駆動信号S1の立ち下がり）に達していないので、これを取り込むことはない。
【００４９】
そしてこの後、駆動信号S2の立ち上がりタイミング（T15）でカウンタ431がインクリメントすると、コンパレータ433での比較が不一致になるので、コンパレータ433からの出力信号フラグは再び"０"になる。
信号フラグ"０"を受けて第1セレクタ435が０側入力端子の"０"に切り替えて出力するので、駆動信号S1の立ち下がりタイミングT16では第2フリップフロップ434は"０"を取り込んで出力することになる。
これにより、第2セレクタ436からは0側端子である駆動信号S2が選択されて出力されることになる。
【００５０】
このように駆動信号S1と駆動信号S2とがずれて立ち上がり動作／立ち下がり動作を行うので、結果的に第２フリップフロップ434から第２セレクタ436に供給される信号A4はローレベル（"０"）に固定され、第２セレクタ436からの出力信号は駆動信号S2になる。
【００５１】
次に、Ｔ16のタイミングの後、二段目半導体装置320に故障が生じた場合について説明する。
この場合、二段目半導体装置320からの出力信号S2はローレベルのまま、もしくは不定状態のままになる。すると、431駆動信号S2の立ち上がりエッジがないのでカウンタ431はインクリメントを行わず、カウンタ431のカウント値は"２"に固定されたままになる。
【００５２】
一方、一段目半導体装置310は動作しているので一段目半導体装置310からは駆動信号S1が出力され、駆動信号S1は分岐線W11によって三段目駆動信号判定回路430に供給される。
ここで、タイミングT16の駆動信号S1の立ち下がりエッジで、第1フリップフロップ432はカウンタ431からの出力A1（"２"）を取り込んでコンパレータ433に出力A2（"２"）する。
コンパレータでの比較において、カウンタ431からの出力値（"２"）と、第1フリップフロップからの出力値（"２"）と、が一致する。したがって、コンパレータ433は、信号フラグとして"１"を出力する（T17）。
コンパレータ433からの出力フラグが"１"なので、第1セレクタ435は1側入力端子を選択し、その出力値は"1"に固定されることになる。
【００５３】
ここで、この後、二段目半導体装置320が故障しているので駆動信号S2は変化せず、カウンタ431のカウント値は変化しない。
第2フリップフロップ432はカウンタ431の出力値を取り込んで出力するところ、カウンタの出力が変化しないので第2フリップフロップからの出力も変化しないことになる。したがって、コンパレータ433での比較結果は常に一致し、コンパレータからの出力フラグは常に"１"になる。そして、コンパレータ433からの出力フラグが"１"に固定になるので、第1セレクタ435からの出力値も"1"に固定されることになる。
【００５４】
駆動信号S1の立ち下がりエッジであるタイミングT18で第2フリップフロップ434は第1セレクタからの出力値A３（"１"）を取り込んで出力（A４）する。
第2フリップフロップ434からの出力が"１"であるので、第2セレクタ436は１側入力端子に入力されている駆動信号S1を選択し、これを外部出力（A5）する。そして、コンパレータ433からの出力フラグが"１"、第1セレクタ435からの出力値も"1"、および、第2フリップフロップの出力A4が"１"に固定されるので、第2セレクタ４３６は駆動信号S1の選択を継続することになる。
【００５５】
ここに、カウンタ、第1フリップフロップ、コンパレータおよび第1セレクタにより、前段駆動信号有効判定手段が構成されている。そして、第2フリップフロップ434により信号切替指示手段が構成され、第2セレクタにより駆動信号切替手段が構成されている。すなわち、前段駆動信号有効判定手段は、前段の半導体装置（ここでは二段目半導体装置）が有効に動作しているか否かを判定する。
信号切替指示手段は、前段駆動信号有効判定手段からの判定結果を受け、前段半導体装置が有効に動作していないと判定された場合には駆動信号切替手段（第2セレクタ）に信号切り替えの指令を送る。
駆動信号切替手段（第2セレクタ）は、通常は前段の半導体装置からの駆動信号を選択し、信号切替指示手段から信号切り替えの指令を受けた場合には、前々段半導体装置からの駆動信号に切り替える。
【００５６】
このような第2実施形態によれば、カスケード接続された半導体装置のいずれかがバーンインテスト中に故障した場合であってもバーンインテストを継続することができる。すなわち、前段の半導体装置が故障して駆動信号がでていない場合には、駆動信号判定回路によってもう一段前の半導体装置からの駆動信号を切り替え選択する。
このように駆動信号判定回路によって駆動信号を切り替えることにより、前段の半導体装置が故障した場合であってもテストを継続することができる。
【００５７】
（第3実施形態）
次に、本発明の第3実施形態について説明する。
図9は、第3実施形態の構成を示す図である。
図9において、バーンインボード200は、各半導体装置の手前に駆動信号判定回路610-680を搭載している。
ここで、駆動信号判定回路610-680には、前段の半導体装置からの駆動信号と、ドライバ510からの駆動信号と、が入力されている。
ドライバ510からの基盤配線W0は分岐され、分岐線W001はカスケード接続された半導体装置の接続ラインに並列に配線され、最終段の駆動信号判定回路680の入力に接続されている。
分岐線W001には各駆動信号判定回路610−670に対応して支線が設けられ、各支線は対応する駆動信号判定回路の入力に接続されている。
【００５８】
各駆動信号判定回路610−680の一方の入力には、前段の半導体装置から出力される駆動信号が入力されおり、各駆動信号判定回路610−680の他方の入力には、ドライバ510からの駆動信号S0が各支線を介して入力されている。
【００５９】
この構成において、前段の半導体装置が故障した場合、駆動信号判定回路は前段の半導体装置の故障を検出する。そして、駆動信号判定回路は、前段の半導体装置が故障した場合、支線を介して入力される駆動信号S0を選択して半導体装置に供給する。
【００６０】
このような第3実施形態によれば、前段の半導体装置やさらに前々段の半導体装置がテスト中に故障した場合であっても、ドライバ510からの駆動信号S0に切り替えることにより、バーンインテストを継続することができる。
【００６１】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００６２】
1…バーンインボード、2…バーンイン装置、3…半導体装置、4、5…領域、6…遅延回路、7…ドライバ、8…ドライバ、9…ドライバ、100…半導体製造検査装置、200…バーンインボード、310-380…半導体装置、311…入力バッファー、312…出力バッファー、313…遅延回路、314…遅延ユニット、315…IOバッファー、410-480…駆動信号判定回路、410-480…駆動信号判定回路、431…カウンタ、432…第1フリップフロップ、433…コンパレータ、434…第2フリップフロップ、435…第1セレクタ、436…第2セレクタ、500…バーンイン装置、510…ドライバ、610-680…駆動信号判定回路、701-704…フリップフロップ、710…内部論理回路、810-870…遅延素子。
【図１】
2011145207.tif 000003
【図２】
2011145207.tif 000004
【図３】
2011145207.tif 000005
【図４】
2011145207.tif 000006
【図５】
2011145207.tif 000007
【図６】
2011145207.tif 000008
【図７】
2011145207.tif 000009
【図８】
2011145207.tif 000010
【図９】
2011145207.tif 000011
【図１０】
2011145207.tif 000012
【図１１】
2011145207.tif 000013