(57)【要約】【課題】圧電素子等の容量性負荷にチャージされたエネルギーを無駄に消費することなく、容量性負荷を低消費電力で駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供する。【解決手段】容量性負荷である圧電スピーカ１５に転送されたエネルギーを抵抗等でなるべく消費させずに、コイル４２を介してキャパシタ４１に再びチャージし、容量性負荷の駆動に再利用する。【選択図】図３
2011135444.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷を駆動する駆動用ドライバであって、
エネルギーを保持する第１の充放電素子と、
前記第１の充放電素子または前記容量性負荷により保持されている前記エネルギーを一時的に保持する第２の充放電素子と、
前記第１の充放電素子と前記第２の充放電素子との間、並びに前記第２の充放電素子と前記容量性負荷との間にそれぞれ接続されるスイッチング素子と、
前記スイッチング素子の電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えるように制御する制御手段と、
を備え、
前記制御手段は、前記第１の充放電素子に充電されたエネルギーが第２の充放電素子を介して前記容量性負荷に充電され、前記容量性負荷に充電されたエネルギーが第２の充放電素子を介して再び前記第１の充放電素子に充電されるように前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする駆動用ドライバ。
【請求項２】
電源から前記第１の充放電素子にエネルギーを補充するための補充手段を備え、
前記制御手段は、
前記電源から前記第１の充放電素子にエネルギーが補充されるように前記補充手段の動作状態を制御することを特徴とする請求項１記載の駆動用ドライバ。
【請求項３】
前記制御手段は、
第１のフェーズで前記電源から前記第１の充放電素子にエネルギーが充電され、第２のフェーズで前記第１の充放電素子から前記第２の充放電素子にエネルギーが充電され、第３のフェーズで前記第２の充放電素子から前記容量性負荷にエネルギーが転送され、第４のフェーズで前記容量性負荷から前記第２の充放電素子にエネルギーが充電され、第５のフェーズで前記第２の充放電素子から前記第１の充放電素子にエネルギーが転送されるように、前記補充手段の動作状態および前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする請求項２記載の駆動用ドライバ。
【請求項４】
前記制御手段は、
前記電源から前記第１の充放電素子にエネルギーを充電する場合前記第１フェーズが実行され、前記第１の充放電素子から前記容量性負荷にエネルギーを充電する場合前記第２フェーズおよび前記第３フェーズが実行され、前記容量性負荷から前記第１の充放電素子にエネルギーを放電する場合前記第４フェーズおよび前記第５フェーズが実行されるように、前記補充手段の動作状態および前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする請求項２記載の駆動用ドライバ。
【請求項５】
前記第１の充放電素子は、
前記電源と、グランドとの間に接続され、
前記第２の充放電素子は、
前記第１の充放電素子の正端子と、前記容量性負荷の正端子との間に接続され、
前記補充手段は、
前記電源と、前記第１の充放電素子の正端子との間に接続され、
前記容量性負荷は、
その負端子が前記第２の充放電素子の電源側の端子に接続され、
前記スイッチング素子は、
前記第２の充放電素子の容量性負荷側の端子と、前記第１の充放電素子の負端子との間に接続される第１のスイッチング素子と、
前記第２の充放電素子の容量性負荷側の端子と、前記容量性負荷の正端子との間に接続される第２のスイッチング素子と、
を備え、
前記制御手段は、
前記第１のフェーズで前記補充手段の動作状態が前記電源から前記第１の充放電素子にエネルギーを充電する状態となるように制御し、前記第２および第５のフェーズで前記第１のスイッチング素子の電気的接続状態がオン状態となるように制御し、前記第３および第４のフェーズで前記第２のスイッチング素子の電気的接続状態がオン状態となるように制御することを特徴とする請求項３または４記載の駆動用ドライバ。
【請求項６】
前記容量性負荷は、
その負端子が前記グランドまたは電圧源に接続され、
前記スイッチング素子は、
前記第２の充放電素子の電源側の端子と、前記第１の充放電素子の正端子との間に接続される第３のスイッチング素子と、
前記第２の充放電素子の電源側の端子と、前記容量性負荷の負端子との間に接続される第４のスイッチング素子と、
を備え、
前記制御手段は、
前記第２および第５のフェーズで第３のスイッチング素子の電気的接続状態がオン状態となるように制御し、前記第３および第４のフェーズで第４のスイッチング素子の電気的接続状態がオン状態となるように制御することを特徴とする請求項５記載の駆動用ドライバ。
【請求項７】
前記制御手段は、
前記第２の充放電素子にエネルギーを充電または前記第２の充放電素子からエネルギーを放電させずに、前記スイッチング素子の電気的接続状態をオフ状態とする待機フェーズとなるように制御することを特徴とする請求項２〜６のいずれか１項に記載の駆動用ドライバ。
【請求項８】
前記制御手段は、
前記第１、第３および第５のフェーズが実行された直後、前記待機フェーズとなるように前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする請求項７記載の駆動用ドライバ。
【請求項９】
入力信号を変調する入力信号変調手段と、
前記入力信号変調手段によって変調された信号に基づいて容量性負荷を駆動するための出力信号を生成する請求項１〜８のいずれか１項に記載の駆動用ドライバと、
を備えることを特徴とする駆動用アンプ。
【請求項１０】
容量性負荷と、
入力信号を生成する入力信号生成手段と、
前記入力信号生成手段によって生成された入力信号から前記容量性負荷を駆動するための出力信号を出力する請求項９に記載の駆動用アンプと、
前記入力信号生成手段および前記駆動用アンプに電圧を供給する駆動用電源と、
を備えることを特徴とする情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動用ドライバ、駆動用アンプおよび情報機器に関し、特に圧電素子等の容量性負荷を低消費電力で駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器に関する。
【背景技術】
【０００２】
近年、携帯音楽プレーヤや携帯電話機等の小型電子機器は、小型化や低消費電力化が急速に進んでいる。そのような背景から、電子機器に搭載されるスピーカにあっては、従来のダイナミックスピーカ等よりも効率が非常に良く、薄型で製造することが可能な圧電スピーカが多くなっている。そして、これらの小型電子機器には、圧電スピーカ等の圧電素子を駆動するための駆動用アンプが搭載される。
【０００３】
例えば、特許文献１のディジタルアンプにおいては、まず入力信号であるオーディオ信号をＰＷＭ変調したＰＷＭ信号と電源電圧とが波形変換回路に入力され、波形変換回路でＰＷＭ信号がアナログ高電圧波形に変換される。そのアナログ高電圧波形が負荷となる圧電スピーカに入力され、つまりエネルギーが圧電スピーカにチャージされて、圧電スピーカが駆動される。そして、圧電スピーカにチャージされたエネルギーは、圧電スピーカと並列に接続される抵抗によって消費される。
【０００４】
このように、一般的な駆動用アンプでは、電源や電源電圧を昇圧するＤＣ−ＤＣコンバータ等から圧電素子にエネルギーをチャージし、容量性負荷にチャージされたエネルギーを抵抗で消費させたり、グランドに放電させたりするのを繰り返して、圧電スピーカ等の容量性負荷を駆動する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−６０５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した駆動用アンプは、圧電スピーカにチャージされたエネルギーを負荷と並列に接続される抵抗で全て消費してしまうものであるため、消費したエネルギーを圧電スピーカに再びチャージする必要があった。また、圧電スピーカにチャージされたエネルギーをグランドに放電する場合であっても、同様にグランドに放電した分のエネルギーを圧電スピーカに再びチャージする必要があった。
そこで、本発明は、上記の課題に鑑み、圧電素子等の容量性負荷にチャージされたエネルギーを無駄に消費することなく、容量性負荷を低消費電力で駆動することのできる駆動用ドライバ、駆動用アンプおよび情報機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る駆動用ドライバ、駆動用アンプおよび情報機器は、上記の目的を達成するために、次のように構成される。
本発明に係る第１の駆動用ドライバは、容量性負荷を駆動する駆動用ドライバであって、エネルギーを保持する第１の充放電素子と、前記第１の充放電素子または前記容量性負荷により保持されている前記エネルギーを一時的に保持する第２の充放電素子と、前記第１の充放電素子と前記第２の充放電素子との間、並びに前記第２の充放電素子と前記容量性負荷との間にそれぞれ接続されるスイッチング素子と、前記スイッチング素子の電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えるように制御する制御手段と、を備え、前記制御手段は、前記第１の充放電素子に充電されたエネルギーが第２の充放電素子を介して前記容量性負荷に充電され、前記容量性負荷に充電されたエネルギーが第２の充放電素子を介して再び前記第１の充放電素子に充電されるように前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする。
【０００８】
上記の駆動用ドライバによれば、キャパシタ等の第１の充放電素子とコイル等の第２の充放電素子とを備え、圧電スピーカ等の容量性負荷にチャージされたエネルギーを抵抗等の素子で無駄に消費することなく、再び第２の充放電素子を介して第１の充放電素子に再びチャージする。この第１の充放電素子に再び充電されたエネルギーを容量性負荷を駆動するために用いることで、容量性負荷を低消費電力で駆動することが可能となる。
【０００９】
本発明に係る第２の駆動用ドライバは、電源から前記第１の充放電素子にエネルギーを補充するための補充手段を備え、前記制御手段は、前記電源から前記第１の充放電素子にエネルギーが補充されるように前記補充手段の動作状態を制御する。
上記の駆動用ドライバによれば、主に配線や各素子の抵抗等で消費されたエネルギーや容量性負荷の運動エネルギー分を、電源から第１の充放電素子に補充することが可能となる。
【００１０】
本発明に係る第３の駆動用ドライバは、前記制御手段は、第１のフェーズで前記電源から前記第１の充放電素子にエネルギーが充電され、第２のフェーズで前記第１の充放電素子から前記第２の充放電素子にエネルギーが充電され、第３のフェーズで前記第２の充放電素子から前記容量性負荷にエネルギーが転送され、第４のフェーズで前記容量性負荷から前記第２の充放電素子にエネルギーが充電され、第５のフェーズで前記第２の充放電素子から前記第１の充放電素子にエネルギーが転送されるように、前記補充手段の動作状態および前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする。
【００１１】
上記の駆動用ドライバによれば、制御手段が前記補充手段の動作およびスイッチング素子の電気的接続状態の切り替えを制御することで、第１のフェーズで電源から第１の充放電素子にエネルギーをチャージし、続いて、第２のフェーズおよび第３のフェーズで第１の充放電素子から第２の充放電素子を介して容量性負荷にエネルギーをチャージし、第４のフェーズおよび第５のフェーズで容量性負荷から第２の充放電素子を介して第１の充放電素子にエネルギーを再びチャージすることが可能となる。
【００１２】
本発明に係る第４の駆動用ドライバは、前記制御手段は、前記電源から前記第１の充放電素子にエネルギーを充電する場合前記第１フェーズが実行され、前記第１の充放電素子から前記容量性負荷にエネルギーを充電する場合前記第２フェーズおよび前記第３フェーズが実行され、前記容量性負荷から前記第１の充放電素子にエネルギーを放電する場合前記第４フェーズおよび前記第５フェーズが実行されるように、前記補充手段の動作および前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする。
【００１３】
上記の駆動用ドライバによれば、最初に第１のフェーズが実行され、電源から第１の充放電素子にエネルギーが充電され、第２のフェーズから第５のフェーズまでの各フェーズが実行される。そして、各フェーズが実行された後で、第１のフェーズが再び実行され、第１の充放電素子に配線や各素子の抵抗等で消費されたエネルギー分を充電することが可能となる。
【００１４】
本発明に係る第５の駆動用ドライバは、前記第１の充放電素子は、前記電源と、グランドとの間に接続され、前記第２の充放電素子は、前記第１の充放電素子の正端子と、前記容量性負荷の正端子との間に接続され、前記補充手段は、前記電源と、前記第１の充放電素子の正端子との間に接続され、前記容量性負荷は、その負端子が前記第２の充放電素子の電源側の端子に接続され、前記スイッチング素子は、前記第２の充放電素子の容量性負荷側の端子と、前記第１の充放電素子の負端子との間に接続される第１のスイッチング素子と、前記第２の充放電素子の容量性負荷側の端子と、前記容量性負荷の正端子との間に接続される第２のスイッチング素子と、を備え、前記制御手段は、前記第１のフェーズで前記補充手段の動作状態が前記電源から前記第１の充放電素子にエネルギーを充電する状態となるように制御し、前記第２および第５のフェーズで前記第１のスイッチング素子の電気的接続状態がオン状態となるように制御し、前記第３および第４のフェーズで前記第２のスイッチング素子の電気的接続状態がオン状態となるように制御することを特徴とする。
【００１５】
上記の駆動用ドライバによれば、制御手段が、第１のフェーズで補充手段により電源から第１の充放電素子にエネルギーを充電し、第２および第５のフェーズで第１のスイッチング素子のみをオン状態とすることで第１の充放電素子と第２の充放電素子との間でエネルギーを転送し、第３および第４のフェーズで第２のスイッチング素子のみをオン状態とすることで第２の充放電素子と容量性負荷との間でエネルギーを転送することが可能となる。つまり、３つのスイッチング素子の電気的接続状態を制御するだけの簡易な回路構成で、電源と容量性負荷との間で第２の充放電素子を介してエネルギーの転送を行うことが可能となる。
【００１６】
本発明に係る第６の駆動用ドライバは、前記容量性負荷は、その負端子が前記グランドまたは電圧源に接続され、前記スイッチング素子は、前記第２の充放電素子の電源側の端子と、前記第１の充放電素子の正端子との間に接続される第３のスイッチング素子と、前記第２の充放電素子の電源側の端子と、前記容量性負荷の負端子との間に接続される第４のスイッチング素子と、を備え、前記制御手段は、前記第２および第５のフェーズで第３のスイッチング素子の電気的接続状態がオン状態となるように制御し、前記第３および第４のフェーズで第４のスイッチング素子の電気的接続状態がオン状態となるように制御することを特徴とする。
【００１７】
上記の駆動用ドライバによれば、第１のスイッチング素子と同じタイミングで電気的接続状態を切り替える第３のスイッチング素子と、第２のスイッチング素子と同じタイミングで電気的接続状態を切り替える第４のスイッチング素子と、を備えており、制御手段が、第２および第５のフェーズで第１および第３のスイッチング素子のみをオン状態とし、第３および第４のフェーズで第２および第４のスイッチング素子のみをオン状態とする。こりにより、第５の駆動用ドライバと同様の作用を得ることが可能となる。また、第３のスイッチング素子によってできる回路のグランドと、第４のスイッチング素子によってできる回路のグランドとを共通化することが可能となる。
【００１８】
本発明に係る第７の駆動用ドライバは、前記制御手段は、前記第２の充放電素子にエネルギーを充電または前記第２の充放電素子からエネルギーを放電させずに、前記スイッチング素子の電気的接続状態をオフ状態とする待機フェーズとなるように制御することを特徴とする。
上記の駆動用ドライバによれば、制御手段が、スイッチング素子の電気的接続状態がオフ状態になるように制御することで、第２の充放電素子からエネルギーの転送がない状態にする。これにより、第２の充放電素子に流れる電流が完全に０の状態、つまりエネルギーの転送がない状態にしてから次にフェーズを実行することが可能となる。
【００１９】
本発明に係る第８の駆動用ドライバは、前記制御手段は、前記第１、第３および第５のフェーズが実行された直後、前記待機フェーズとなるように前記スイッチング素子の電気的接続状態の切り替えを制御することを特徴とする。
上記の駆動用ドライバによれば、第１、第３および第５のフェーズが実行された直後、第２の充放電素子からエネルギーの転送がない状態にしてから、次にフェーズを実行することが可能となる。
【００２０】
本発明に係る駆動用アンプは、入力信号を変調する入力信号変調手段と、前記入力信号変調手段によって変調された信号に基づいて容量性負荷を駆動するための出力信号を生成する請求項１〜８のいずれか１項に記載の駆動用ドライバと、を備えることを特徴とする。
上記の駆動用アンプによれば、上記の第１〜第７の駆動用ドライバを備えて構成されるものであるため、低消費電力で容量性負荷を駆動することが可能となる。
【００２１】
本発明に係る情報機器は、容量性負荷と、入力信号を生成する入力信号生成手段と、前記入力信号生成手段によって生成された入力信号から前記容量性負荷を駆動するための出力信号を出力する請求項９に記載の駆動用アンプと、前記入力信号生成手段および前記駆動用アンプに電圧を供給する駆動用電源と、を備えることを特徴とする。
上記の情報機器によれば、上記の駆動用アンプを備えて構成されるものであるため、低消費電力で容量性負荷を駆動し、情報機器の全体の消費電力を抑えることが可能となる。
【発明の効果】
【００２２】
本発明によれば、第１の充放電素子と第２の充放電素子とを備え、圧電スピーカ等の容量性負荷にチャージされたエネルギーを抵抗等の素子でなるべく無駄に消費することなく、第２の充放電素子を介して第１の充放電素子にエネルギーを再びチャージする。そして、この第１の充放電素子にチャージされたエネルギーを容量性負荷を駆動するフェーズで用いる。このため、電源から第１の充放電素子に渡すエネルギーは、主に配線や各素子の抵抗等で消費されたエネルギーや圧電スピーカ等の容量性負荷の運動エネルギー分だけで良く、容量性負荷を低消費電力で駆動することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明に係る携帯音楽プレーヤ１０の構成を示す回路図である。
【図２】本発明に係る圧電スピーカ駆動用アンプ１４の構成を示す回路図である。
【図３】本発明に係るスイッチング駆動回路２４の構成を示す回路図である。
【図４】スイッチング駆動回路２４の各回路における等価回路を示す回路図である。
【図５】スイッチング駆動回路２４のキャパシタ４１、コイル４２および圧電スピーカ１５におけるエネルギーの変化を示すグラフである。
【図６】スイッチング駆動回路２４のキャパシタ４１、コイル４２および圧電スピーカ１５におけるエネルギーの変化を示すグラフである。
【図７】スイッチング駆動回路２４のキャパシタ４１、コイル４２および圧電スピーカ１５におけるエネルギーの変化を示すグラフである。
【図８】本発明に係るゲートドライバ２３の構成を示す回路図である。
【図９】スイッチング駆動回路２４の第１変形例に係るスイッチング駆動回路１００の構成を示す回路図である。
【図１０】スイッチング駆動回路２４の第２変形例に係るスイッチング駆動回路２００の構成を示す回路図である。
【発明を実施するための形態】
【００２４】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。なお、以下の説明において参照する各図では、他の図と同等の構成要素は同一符号によって示す。
（携帯音楽プレーヤ１０の構成）
まず、図１を参照して、本発明に係る駆動用アンプを内蔵した情報機器の一例として、携帯音楽プレーヤ１０の構成を説明する。図１は、本発明に係る携帯音楽プレーヤ１０の構成を示す回路図である。
【００２５】
図１に示す携帯音楽プレーヤ１０は、制御部１１、タッチパネル１２、メモリ１３、圧電スピーカ駆動用アンプ１４、圧電スピーカ１５およびリチウムイオン電池１６を備えて構成される。
制御部１１は、携帯音楽プレーヤ１０を構成する各部と制御信号等を送受信し、携帯音楽プレーヤ１０の全体を統括して制御するものである。制御部１１は、リチウムイオン電池１６から電源電圧ＶＤＤが供給される。制御部１１は、入力信号であるオーディオ信号Ｖｉｎを生成し、生成されたオーディオ信号Ｖｉｎを圧電スピーカ駆動用アンプ１４に出力する。
【００２６】
タッチパネル１２は、再生する曲目や音量をユーザが選択したり、再生中の曲目や現在の機器の状態を表示したりするものである。
メモリ１３は、制御部１１で実行されるプログラムや、音楽ファイル等を記憶するためのものである。
圧電スピーカ駆動用アンプ１４は、リチウムイオン電池１６からの電源電圧ＶＤＤと、制御部１１から出力されるオーディオ信号Ｖｉｎとを入力し、圧電スピーカ１５を駆動するスイッチング増幅回路アンプである。
【００２７】
圧電スピーカ１５は、圧電体を挟む電極に電圧を加えることにより、圧電体を振動させ音を出力する圧電素子である。
リチウムイオン電池１６は、商用電源等から充電することが可能な二次電池であり、制御部１１や圧電スピーカ駆動用アンプ１４に動作電圧を供給する電源である。また、圧電スピーカ駆動用アンプ１４の動作電圧が、リチウムイオン電池１６から出力される電源電圧ＶＤＤよりも高い場合には、ＤＣ−ＤＣコンバータ等の昇圧回路を用いて電源電圧ＶＤＤを昇圧しても良い。
【００２８】
なお、本実施形態においては、本発明に係る圧電スピーカ駆動用アンプ１４を内蔵した情報機器を携帯音楽プレーヤ１０として説明するが、これ以外にも携帯電話機や携帯ＤＶＤプレーヤ等であっても良い。また、圧電スピーカ駆動用アンプ１４によって駆動される負荷は、容量性負荷であれば良く、圧電スピーカ１５に限定されない。例えば、負荷は、圧電スピーカ１５以外の様々な圧電素子やモジュレータのような容量性負荷であっても良い。
【００２９】
（圧電スピーカ駆動用アンプ１４の構成）
次に、図２を参照して、本発明に係る駆動用ドライバを内蔵した圧電スピーカ駆動用アンプ１４の構成を説明する。図２は、本発明に係る圧電スピーカ駆動用アンプ１４の構成を示す回路図である。
図２に示す圧電スピーカ駆動用アンプ１４は、誤差抑圧回路２１、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）回路２２、ゲートドライバ２３、スイッチング駆動回路２４およびＬＰＦ２５を備えて構成される。
誤差抑圧回路２１は、入力端子２６，２７から差動信号で入力されるオーディオ信号Ｖｉｎの振幅と、差動信号で出力側から帰還する出力信号Ｖｏｕｔの振幅との誤差を検出し、検出した振幅の誤差に基づいてオーディオ信号Ｖｉｎの振幅を補正した信号を出力する回路である。
【００３０】
ＰＷＭ回路２２は、誤差抑圧回路２１から出力される信号をＰＷＭ変調し、ＰＷＭ信号として出力する回路である。なお、本実施形態における変調方式はＰＷＭ変調であるが、変調方式はＰＷＭ変調に限定されず、デルタシグマ変調を含むＰＤＭ（Ｐｕｌｓｅ  Ｄｅｎｓｉｔｙ  Ｍｏｄｕｌａｔｉｏｎ）変調等であっても良い。
ゲートドライバ２３は、スイッチング駆動回路２４を構成するスイッチング素子を駆動するための駆動制御信号φ０〜φ２を生成し、出力する回路である。
【００３１】
スイッチング駆動回路２４は、スイッチング駆動回路２４から出力される駆動制御信号φ０〜φ２によって駆動され、出力端子２８，２９を介して接続される圧電スピーカ１５に出力信号Ｖｏｕｔを出力する回路である。
ＬＰＦ２５は、スイッチング駆動回路２４から出力された出力信号Ｖｏｕｔを入力側に帰還させる際、出力信号Ｖｏｕｔの高周波成分を除去し、信号の低周波成分を取り出すフィルタリング回路である。
【００３２】
（スイッチング駆動回路２４の構成）
次に、図３を参照して、本発明に係るスイッチング駆動回路２４の構成を説明する。図３は、本発明に係るスイッチング駆動回路２４の構成を示す回路図である。
図３に示すスイッチング駆動回路２４は、キャパシタ４１、コイル４２およびスイッチング素子４３〜４７を備えて構成される。
キャパシタ４１は、電源電圧ＶＤＤと、グランドとの間に接続される。このキャパシタ４１は、リチウムイオン電池１６の電源電圧ＶＤＤに対応するエネルギーをチャージするとともに、チャージされたエネルギーを放電する充放電素子である。本実施形態において、圧電スピーカ１５の容量が１μＦ程度であるのに対して、キャパシタ４１の容量は圧電スピーカ１５の容量よりも大きい５０μＦ程度として説明する。
【００３３】
コイル４２は、電源電圧ＶＤＤと、圧電スピーカ１５の正端子との間に接続されている。このコイル４２は、流れる電流量に応じたエネルギーが一時的にチャージされるとともに、チャージされたエネルギーを放電する充放電素子である。
スイッチング素子４３は、電源電圧ＶＤＤと、キャパシタ４１の正端子との間に接続されている。このスイッチング素子４３は、駆動制御信号φ０によって電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えて、電源電圧ＶＤＤに対応するエネルギーをキャパシタ４１に補充するための素子である。スイッチング素子４３は、駆動制御信号φ０がＨレベルになると電気的接続状態がオン状態となりキャパシタ４１にエネルギーを充電し、駆動制御信号φ０がＬレベルになると電気的接続状態がオフ状態となりキャパシタ４１への充電をやめる。
【００３４】
スイッチング素子４４は、コイル４２の電源側の端子と、キャパシタ４１の正端子との間に接続されている。また、スイッチング素子４５は、コイル４２の容量性負荷側の端子と、キャパシタ４１の負端子との間に接続されている。これらのスイッチング素子４４，４５は、駆動制御信号φ１によって電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。スイッチング素子４４，４５は、駆動制御信号φ１がＨレベルになると電気的接続状態がオン状態となり、駆動制御信号φ１がＬレベルになると電気的接続状態がオフ状態となる。
【００３５】
スイッチング素子４６は、コイル４２の容量性負荷側の端子と、圧電スピーカ１５の正端子との間に接続されている。スイッチング素子４７は、コイル４２の電源電圧ＶＤＤ側の端子と、キャパシタ４１の負端子との間に接続されている。これらのスイッチング素子４６，４７は、駆動制御信号φ２によって電気的接続状態をオン状態とオフ状態とのいずれか一方に切り替えるための素子である。スイッチング素子４６，４７は、駆動制御信号φ２がＨレベルになると電気的接続状態がオン状態となり、駆動制御信号φ２がＬレベルになると電気的接続状態がオフ状態となる。
このスイッチング駆動回路２４においては、スイッチング素子４４，４５の電気的接続状態がオン状態になってできる回路のグランドと、スイッチング素子４６，４７の電気的接続状態がオン状態になってできる回路のグランドとが共通化されている。
【００３６】
（スイッチング駆動回路２４の動作）
次に、図４を参照して、スイッチング駆動回路２４の動作方法を説明する。スイッチング駆動回路２４は、駆動制御信号φ０〜φ２によるスイッチング素子４３〜４７の切り替えにより、回路の状態が複数種類のフェーズに変化する。図４は、各フェーズにおけるスイッチング駆動回路２４の等価回路を示す回路図である。
図４（ａ）は電源電圧ＶＤＤに対応するエネルギーをキャパシタ４１にチャージするフェーズ１におけるスイッチング駆動回路２４の等価回路を示し、図４（ｂ）はキャパシタ４１からコイル４２にエネルギーをチャージするフェーズ２におけるスイッチング駆動回路２４の等価回路を示し、図４（ｃ）はコイル４２から圧電スピーカ１５にエネルギーを転送するフェーズ３におけるスイッチング駆動回路２４の等価回路を示し、図４（ｄ）は圧電スピーカ１５からコイル４２にエネルギーをチャージするフェーズ４におけるスイッチング駆動回路２４の等価回路を示し、図４（ｅ）はコイル４２からキャパシタ４１にエネルギーを転送するフェーズ５におけるスイッチング駆動回路２４の等価回路を示す。
【００３７】
まず、図４（ａ）に示すように、電源電圧ＶＤＤに対応するエネルギーをキャパシタ４１にチャージするフェーズ１において、スイッチング素子４３の電気的接続状態がオン状態になってキャパシタ４１の＋端子が電源電圧ＶＤＤに接続され、キャパシタ４１の−端子がグランドに接続される。これにより、電源電圧ＶＤＤに対応するエネルギーがキャパシタ４１にチャージされる。
【００３８】
次に、図４（ｂ）に示すように、キャパシタ４１からコイル４２にエネルギーをチャージするフェーズ２において、スイッチング素子４４，４５の電気的接続状態がオン状態となってキャパシタ４１とコイル４２とが接続される。これにより、キャパシタ４１にチャージされていたエネルギーが移動してコイル４２にチャージされる。
ここで、キャパシタ４１のエネルギーが移動する前のキャパシタ４１の両端子間の電圧をＶ1とし、キャパシタ４１のエネルギーが移動した後のキャパシタ４１の両端子間の電圧をＶ2とすると、キャパシタ４１の両端子間の電圧は、エネルギーが移動する前後でＶ1からＶ2に減少していく。このため、キャパシタ４１から移動したエネルギーΔＥC1は、
ΔＥC1＝（１／２）Ｃ1（Ｖ12−Ｖ22）  ……式（１）
となる。
【００３９】
また、コイル４２にエネルギーが転送される前のコイル４２に流れる電流は０であり、コイル４２にエネルギーが転送された後のコイル４２に流れる電流をＩ1としたとき、コイル４２に流れる電流は、エネルギーが転送される前後で０からＩ1に増加していく。このため、コイル４２に転送されたエネルギーΔＥLは、
ΔＥL＝（１／２）Ｌ（Ｉ12−０）
＝（１／２）ＬＩ12 ……式（２）
となる。
【００４０】
コイルのインダクタンスをＬ、キャパシタのキャパシタンスをＣ、電圧をＶ、電流をＩとすると、インピーダンスＺ＝√（Ｌ／Ｃ）、Ｖ＝ＩＺであるので、
Ｖ＝Ｉ×√（Ｌ／Ｃ）  ……式（３）
となる。キャパシタのキャパシタンスＣをＣ1として、式（３）を式（１）に代入すると、
ΔＥC1＝（１／２）Ｃ1（Ｖ12−Ｖ22）
＝（１／２）Ｃ1（Ｉ12（Ｌ／Ｃ1）−０2（Ｌ／Ｃ1））
＝（１／２）ＬＩ12−０
＝（１／２）ＬＩ12  ……式（４）
となる。よって、キャパシタ４１から移動したエネルギーΔＥC1とコイル４２にチャージされたエネルギーΔＥLとは等しくなる。つまり、キャパシタ４１からコイル４２にエネルギーが転送される際、配線や各素子の抵抗値等を無視すれば、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをＥLOSSとすると、エネルギー保存の法則によって、キャパシタ４１から移動したエネルギーΔＥC1は、
ΔＥC1＝ΔＥL＋ＥLOSS  ……式（５）
となる。
【００４１】
図４（ｃ）に示すように、コイル４２から圧電スピーカ１５にエネルギーを転送するフェーズ３において、スイッチング素子４６，４７の電気的接続状態がオン状態となって、コイル４２と圧電スピーカ１５とが接続される。
フェーズ２と同様に、圧電スピーカ１５にエネルギーが転送される前のコイル４２に流れる電流はＩ1であり、圧電スピーカ１５にエネルギーが転送された後のコイル４２に流れる電流は０となるので、コイル４２に流れる電流は、エネルギーが転送される前後でＩ1から０に減少していく。このため、コイル４２に転送されたエネルギーΔＥLは、
ΔＥL＝（１／２）ＬＩ12  ……式（６）
となる。
【００４２】
また、圧電スピーカ１５にエネルギーが移動する前の圧電スピーカ１５の両端子間の電圧をＶ3とし、圧電スピーカ１５にエネルギーが移動した後の圧電スピーカ１５の両端子間の電圧をＶ4とすると、圧電スピーカ１５の両端子間の電圧は、エネルギーが移動する前後でＶ3からＶ4に増加していく。このため、圧電スピーカ１５から移動したエネルギーΔＥC2は、
ΔＥC2＝（１／２）Ｃ2（Ｖ42−Ｖ32）  ……式（７）
となる。
【００４３】
式（３）のキャパシタＣをＣ2とし、式（７）に式（３）を代入して式（７）を展開すると、式（６）で示されるコイル４２に転送されたエネルギーΔＥLと、式（７）で示される圧電スピーカ１５に移動したエネルギーΔＥC2とは等しくなる。このため、フェーズ３においてコイル４２から圧電スピーカ１５にエネルギーを転送する際にも、フェーズ２と同様に配線や各素子の抵抗値等を無視すればエネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをＥLOSSとすると、エネルギー保存の法則によって、圧電スピーカ１５から移動したエネルギーΔＥC2は、
ΔＥC2＝ΔＥL＋ＥLOSS  ……式（８）
となる。
【００４４】
次に、図４（ｄ）に示すように、圧電スピーカ１５からコイル４２にエネルギーをチャージするフェーズ４において、スイッチング素子４６，４７の電気的接続状態がオン状態のまま変わらず、コイル４２と圧電スピーカ１５とが接続されている。そして、圧電スピーカ１５にチャージされていたエネルギーがコイル４２にチャージされる。
圧電スピーカ１５のエネルギーが移動する前の圧電スピーカ１５の両端子間の電圧をＶ5とし、圧電スピーカ１５のエネルギーが移動した後のキャパシタ４１の両端子間の電圧をＶ6とすると、圧電スピーカ１５の両端子間の電圧は、エネルギーが移動する前後でＶ5からＶ6に減少していく。このため、圧電スピーカ１５から移動したエネルギーΔＥC3は、
ΔＥC3＝（１／２）Ｃ2（Ｖ52−Ｖ62）  ……式（９）
となる。
【００４５】
また、コイル４２にエネルギーが転送される前のコイル４２に流れる電流は０であり、コイル４２にエネルギーが転送された後のコイル４２に流れる電流をＩ2とすれば、コイル４２に流れる電流は、エネルギーが転送される前後で０からＩ2に増加していく。このため、コイル４２に転送されたエネルギーΔＥLは、
ΔＥL＝（１／２）ＬＩ22  ……式（１０）
となる。
【００４６】
式（３）のキャパシタンスＣをＣ2とし、式（９）に式（３）を代入して式（９）を展開すると、圧電スピーカ１５から移動したエネルギーΔＥC3とコイル４２に転送されたエネルギーΔＥLとは等しくなる。このため、フェーズ４において圧電スピーカ１５からコイル４２にエネルギーをチャージする際にも、フェーズ２およびフェーズ３と同様にエネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをＥLOSSとすると、エネルギー保存の法則によって、圧電スピーカ１５から移動したエネルギーΔＥC3は、
ΔＥC3＝ΔＥL＋ＥLOSS  ……式（１１）
となる。
【００４７】
次に、図４（ｅ）に示すように、コイル４２からキャパシタ４１にエネルギーを転送するフェーズ５において、スイッチング素子４４，４５の電気的接続状態だけがオン状態に切り替わり、コイル４２にキャパシタ４１が接続される。すると、コイル４２にチャージされていたエネルギーがキャパシタ４１に転送される。
コイル４２のエネルギーが移動する前のコイル４２の両端子間の電圧をＶ7とし、コイル４２のエネルギーが移動した後のコイル４２の両端子間の電圧をＶ8とすると、コイル４２の両端子間の電圧は、エネルギーが移動する前後でＶ7からＶ8に増加していく。このため、キャパシタ４１から移動したエネルギーΔＥC4は、
ΔＥC4＝（１／２）Ｃ1（Ｖ82−Ｖ72）  ……式（１２）
となる。
【００４８】
また、コイル４２にエネルギーが転送される前のコイル４２に流れる電流はＩ2とし、コイル４２にエネルギーが転送される前のコイル４２に流れる電流を０とすれば、コイル４２に流れる電流は、エネルギーが転送される前後でＩ2から０に減少していく。このため、コイル４２に転送されたエネルギーΔＥLは、
ΔＥL＝（１／２）ＬＩ22  ……式（１３）
となる。
【００４９】
式（３）のキャパシタのキャパシタンスＣをＣ1とし、式（１２）に式（３）を代入して式（１２）を展開すると、コイル４２から移動したエネルギーΔＥLとキャパシタ４１に転送されたエネルギーΔＥC4とは等しくなる。このことから、フェーズ５においてコイル４２からキャパシタ４１にエネルギーを転送する際にも、エネルギーが無駄に消費されないことが言える。但し、実際には、配線や各素子の抵抗等によってエネルギーが消費されるので、配線や各素子の抵抗等で消費されてしまう損失分のエネルギーをＥLOSSとすると、エネルギー保存の法則によって、キャパシタ４１に転送されたエネルギーΔＥC4は、
ΔＥC4＝ΔＥL＋ＥLOSS  ……式（１４）
となる。
【００５０】
最初に、上述したフェーズ１が実行された後、例えば、「フェーズ２」、「フェーズ３」、……、「フェーズ２」、「フェーズ３」、「フェーズ４」、「フェーズ５」、……、「フェーズ４」、「フェーズ５」のように各フェーズが実行される。そして、この間に配線や各素子の抵抗等によってエネルギーが熱などとして徐々に失われていく。
このため、所定のエネルギーが失われたときや、フェーズ２からフェーズ５までの各フェーズが所定の回数だけ行われると、再びフェーズ１に戻り、配線や各素子の抵抗等によって失われたエネルギー分だけのエネルギーをキャパシタ４１にチャージする。その後、各フェーズを同様に行う動作を繰り返す。
【００５１】
（スイッチング駆動回路２４のキャパシタ４１およびコイル４２、圧電スピーカ１５におけるエネルギーの変化）
次に、図５〜図７を参照して、スイッチング駆動回路２４のキャパシタ４１およびコイル４２、圧電スピーカ１５におけるエネルギーの変化を説明する。図５〜図７は、スイッチング駆動回路２４のキャパシタ４１、コイル４２および圧電スピーカ１５におけるエネルギーの変化を示すグラフである。
【００５２】
図５に示すように、まずコイル４２に流れる電流ＩL42が０の状態で待機する待機フェーズとなっている。この待機フェーズにおいては、例えば駆動制御信号φ０〜φ２をＬレベルにし、スイッチング素子４４〜４７の電気的接続状態をオフ状態とする。これにより、待機フェーズでは、コイル４２からエネルギーの転送がない状態にし、コイル４２に流れる電流ＩL42が完全に０の状態を保つ。このため、待機フェーズでは、キャパシタ４１の両端の電圧ＶC41、コイル４２に流れる電流ＩL42、圧電スピーカ１５の両端の電圧ＶC15、キャパシタ４１のエネルギーΔＥC41、コイル４２のエネルギーΔＥL42、および圧電スピーカ１５のエネルギーΔＥC15は変化しない。
【００５３】
続いて、フェーズ１においては、駆動制御信号φ０〜φ２のうち、駆動制御信号φ０のみがＨレベルになり、スイッチング素子４３の電気的接続状態がオン状態となる。すると、キャパシタ４１に電源電圧ＶＤＤに対応するエネルギーがキャパシタ４１にチャージされる。このため、キャパシタ４１の両端の電圧ＶC41およびキャパシタ４１のエネルギーΔＥC41が０から徐々に増加していく。
【００５４】
ここで、再びコイル４２に流れる電流ＩL42が０の状態で待機する待機フェーズとなる。このため、待機フェーズでは、キャパシタ４１の両端の電圧ＶC41、コイル４２に流れる電流ＩL42、圧電スピーカ１５の両端の電圧ＶC15、キャパシタ４１のエネルギーΔＥC41、コイル４２のエネルギーΔＥL42、および圧電スピーカ１５のエネルギーΔＥC15は変化しない。
【００５５】
続いて、フェーズ２においては、駆動制御信号φ０がＬレベルになり、駆動制御信号φ１のみがＨレベルになり、スイッチング素子４４，４５の電気的接続状態がオン状態となる。すると、キャパシタ４１にチャージされているエネルギーがコイル４２にチャージされる。このため、キャパシタ４１の両端の電圧ＶC41およびキャパシタ４１のエネルギーΔＥC41は減少し、コイル４２に流れる電流ＩL42は０からＩ1に増加するとともに、コイル４２のエネルギーΔＥL42は０からキャパシタ４１の減少分のエネルギーだけ増加していく。なお、キャパシタ４１のエネルギーΔＥC41は、配線や各素子の抵抗値等を無視すれば図中に点線で示すように変化するが、配線や各素子の抵抗等でエネルギーが少しずつ消費されるため実線で示すように変化していく。
【００５６】
続いて、フェーズ３においては、駆動制御信号φ１がＬレベルになり、駆動制御信号φ２のみがＨレベルになり、スイッチング素子４６，４７の電気的接続状態がオン状態となる。すると、コイル４２にチャージされているエネルギーが圧電スピーカ１５に転送される。このため、コイル４２に流れる電流ＩLはＩ1から０に減少するとともに、コイル４２のエネルギーΔＥL42は減少し、圧電スピーカ１５の両端の電圧ＶC15および圧電スピーカ１５のエネルギーΔＥC15は０からコイル４２の減少分のエネルギーだけ増加していく。
【００５７】
ここで、再びコイル４２に流れる電流ＩL42が０の状態で待機する待機フェーズとなる。この待機フェーズにおいては、例えば駆動制御信号φ０〜φ２をＬレベルにし、スイッチング素子４４〜４７の電気的接続状態をオフ状態とする。これにより、待機フェーズでは、コイル４２からエネルギーの転送がない状態にし、コイル４２に流れる電流ＩL42が完全に０の状態を保つ。このため、待機フェーズでは、キャパシタ４１の両端の電圧ＶC41、コイル４２に流れる電流ＩL42、圧電スピーカ１５の両端の電圧ＶC15、キャパシタ４１のエネルギーΔＥC41、コイル４２のエネルギーΔＥL42、および圧電スピーカ１５のエネルギーΔＥC15は変化しない。
【００５８】
続いて、フェーズ４においては、駆動制御信号φ２のみがＨレベルになり、スイッチング素子４６，４７の電気的接続状態がオン状態となる。すると、圧電スピーカ１５にチャージされているエネルギーがコイル４２にチャージされる。このため、圧電スピーカ１５の両端の電圧ＶC15および圧電スピーカ１５のエネルギーΔＥC15は減少し、コイル４２に流れる電流ＩL42は０からＩ2に増加するとともに、コイル４２のエネルギーΔＥLは圧電スピーカ１５の減少分のエネルギーだけ増加していく。
【００５９】
続いて、フェーズ５においては、駆動制御信号φ２がＬレベルになり、駆動制御信号φ１のみがＨレベルになり、スイッチング素子４４，４５の電気的接続状態がオン状態となる。すると、コイル４２にチャージされているエネルギーがキャパシタ４１に転送される。このため、キャパシタ４１の両端の電圧ＶC41およびキャパシタ４１のエネルギーΔＥC41は増加し、コイル４２に流れる電流ＩL42はＩ2から０に減少するとともに、コイル４２のエネルギーΔＥL42はキャパシタ４１の増加分のエネルギーだけ減少していく。但し、上述したように、キャパシタ４１のエネルギーΔＥC41は、配線や各素子の抵抗等を無視すれば図中に点線で示すようになるが、配線や各素子の抵抗等でエネルギーが少しずつ消費されていく。このため、点線で示す理論上のエネルギーと、実線で示す実際のエネルギーとの差は徐々に大きくなっていく。
【００６０】
再び、待機フェーズとなり、この待機フェーズにおいては、コイル４２に流れる電流ＩL42が０の状態となる。このため、待機フェーズでは、キャパシタ４１の両端の電圧ＶC41、コイル４２に流れる電流ＩL42、圧電スピーカ１５の両端の電圧ＶC15、キャパシタ４１のエネルギーΔＥC41、コイル４２のエネルギーΔＥL42、および圧電スピーカ１５のエネルギーΔＥC15は変化しない。
また、待機フェーズの後、上述したフェーズ２からフェーズ５までの各フェーズを、待機フェーズを入れながら実行すると、再びフェーズ１に戻る。
【００６１】
そして、フェーズ１では、駆動制御信号φ０〜φ２のうち、駆動制御信号φ０のみがＨレベルになり、スイッチング素子４３の電気的接続状態がオン状態となる。すると、初期時と同様に電源電圧ＶＤＤからキャパシタ４１にエネルギーがチャージされる。但し、スイッチング駆動回路２４では、容量性負荷である圧電スピーカ１５に転送されたエネルギーを抵抗等で無駄に消費させずに、スイッチング駆動回路２４のコイル４２を介してキャパシタ４１に再びチャージし、容量性負荷の駆動に再利用している。このため、フェーズ１においては、キャパシタ４１に電源電圧ＶＤＤに対応するエネルギーを全部チャージするのではなく、配線や各素子の抵抗等で消費されたエネルギー分だけをチャージする。
【００６２】
キャパシタ４１に電源電圧ＶＤＤに対応するエネルギーがキャパシタ４１に再びチャージされ、キャパシタ４１に充電されるエネルギーが最初のフェーズ１の完了時点と同じエネルギーまで増加していく。そして、フェーズ１の実行後は、上述したフェーズ２からフェーズ５までの各フェーズを同様に実行する。
【００６３】
なお、ここではフェーズ２からフェーズ５までの各フェーズを２回繰り返し行った後、再びフェーズ１に戻るものとして説明したが、例えば、圧電スピーカ１５にエネルギーをチャージする場合には図６に示すようにフェーズ２とフェーズ３とを複数回繰り返し行ったり、圧電スピーカ１５からエネルギーを放電する場合には図７に示すようにフェーズ４とフェーズ５とを複数回繰り返し行ったり、また電源電圧ＶＤＤからキャパシタ４１にエネルギーをチャージする場合にはフェーズ１を複数回繰り返し行ったりすることができる。このように動作を実行する場合にも、キャパシタ４１のエネルギーΔＥC41は、配線や各素子の抵抗値等を無視すれば図中に点線で示すように変化するが、配線や各素子の抵抗等でエネルギーが少しずつ消費されるため実線で示すように変化していく。そして、配線や各素子の抵抗等で消費されたエネルギー分だけをチャージする。
【００６４】
（ゲートドライバ２３の動作）
次に、図８を参照して、図５に示したタイミングで各フェーズを実行するゲートドライバ２３の構成を説明する。図８は、本発明に係るゲートドライバ２３の構成を示す回路図である。
なお、これから説明するゲートドライバ２３は図５で示したように各フェーズを実行する回路の一例であって、ゲートドライバ２３は例えばフェーズ１を実行するタイミング等に合わせて様々に構成することができる。
図８に示すゲートドライバ２３は、フリップフロップ回路３１ａ〜３１ｅ、ＡＮＤ回路３２ａ〜３２ｋおよびＯＲ回路３３ａ〜３３ｃを備えて構成される。
【００６５】
フリップフロップ回路３１ａ〜３１ｅおよびＡＮＤ回路３２ａは、ＰＷＭ回路２２から出力されるＰＷＭ信号に基づいて、０〜２３のカウンタ値を計数するカウンタである。なお、カウンタ値が２３になると再びカウンタ値を０にリセットするためのリセット信号ＲＳＴが出力され、カウント値が０に戻るように構成されている。
ＡＮＤ回路３２ｂは、駆動制御信号φ０を生成するための駆動制御信号生成回路である。ＡＮＤ回路３２ｂは、４つの入力信号をすべて「１」で入力した場合に駆動制御信号φ０をＨレベルで出力する。それ以外の場合、ＡＮＤ回路３２ｂは駆動制御信号φ０をＬレベルで出力する。
【００６６】
ＡＮＤ回路３２ｃ〜３２ｆおよびＯＲ回路３３ａは、駆動制御信号φ１を生成するための駆動制御信号生成回路である。ＡＮＤ回路３２ｃ〜３２ｆのいずれかから「１」が出力された場合に、ＯＲ回路３３ａは駆動制御信号φ１をＨレベルで出力する。それ以外の場合、ＯＲ回路３３ａは駆動制御信号１をＬレベルで出力する。
ＡＮＤ回路３２ｇ〜３２ｊおよびＯＲ回路３３ｂは、駆動制御信号φ２を生成するための駆動制御信号生成回路である。ＡＮＤ回路３２ｇ〜３２ｊのいずれかから「１」が出力された場合に、ＯＲ回路３３ｂは駆動制御信号φ２をＨレベルで出力する。それ以外の場合、ＯＲ回路３３ｂは駆動制御信号φ２をＬレベルで出力する。
【００６７】
（スイッチング駆動回路２４の変形例）
次に、図９および図１０を参照して、スイッチング駆動回路２４の変形例に係るスイッチング駆動回路１００，２００の構成を説明する。図９はスイッチング駆動回路２４の第１変形例に係るスイッチング駆動回路１００の構成を示す回路図であり、図１０はスイッチング駆動回路２４の第２変形例に係るスイッチング駆動回路２００の構成を示す回路図である。
【００６８】
図９に示すスイッチング駆動回路１００は、図３に示したスイッチング駆動回路２４と同一の素子を備えて構成される。但し、スイッチング駆動回路１００は、スイッチング素子４４，４７を備えていない点が異なる。そして、スイッチング駆動回路１００においては、フェーズ２，５でスイッチング素子４５の電気的接続状態がオン状態になってできる回路のみがグランドに接続され、フェーズ３，４でスイッチング素子４６の電気的接続状態がオン状態になってできる回路はグランドに接続されていない。
【００６９】
但し、上述したスイッチング駆動回路２４の全体のスイッチング素子の数は５つであったのに対して、スイッチング駆動回路１００の全体のスイッチング素子の数は３つであるので、スイッチング駆動回路１００の全体のスイッチング素子の数は、スイッチング駆動回路２４よりも２つ少ない。このため、スイッチング素子４４，４７の抵抗分だけスイッチング駆動回路１００の全体の抵抗を少なくすることができる。
【００７０】
スイッチング駆動回路１００においては、スイッチング駆動回路２４と同様に上述したフェーズ１からフェーズ５までの各フェーズを行うものでありながら、スイッチング駆動回路１００で消費するエネルギーをスイッチング駆動回路２４よりも抑えることができる。従って、フェーズ１でキャパシタ４１にエネルギーをチャージする際にも、チャージされるエネルギーは、スイッチング駆動回路２４よりも少なく、圧電スピーカ１５をより低消費電力で駆動することができる。
【００７１】
また、図１０に示すスイッチング駆動回路２００は、図３に示したスイッチング駆動回路２４と同一の素子を備えて構成される。但し、圧電スピーカ１５の負端子およびスイッチング素子４７の一方の端子が、グランドとは別の電圧源に接続されている。つまり、スイッチング駆動回路２００においては、フェーズ２，５でスイッチング素子４４，４５の電気的接続状態がオン状態になってできる回路のみがグランドに接続され、フェーズ３，４でスイッチング素子４６，４７の電気的接続状態がオン状態になってできる回路はグランドとは別の電圧源に接続されている。このスイッチング駆動回路２００においても、上述した制御方法によって、圧電スピーカ１５を低消費電力で駆動することができる。
勿論、フェーズ２，５でスイッチング素子４４，４５の電気的接続状態がオン状態になってできる回路と、フェーズ３，４でスイッチング素子４６，４７の電気的接続状態がオン状態になってできる回路とを別々のグランドに接続することもできる。
【００７２】
（まとめ）
圧電スピーカ１５等の容量性負荷に転送されたエネルギーを抵抗等でなるべく消費させずに、コイル４２を介して用いて再びキャパシタ４１にチャージして容量性負荷の駆動に再利用する。このため、電源電圧ＶＤＤからキャパシタ４１に渡すエネルギーは、主に配線や各素子の抵抗等で消費されたエネルギーや圧電スピーカ１５等の容量性負荷の運動エネルギー分だけで良く、容量性負荷にチャージされたエネルギーを無駄に消費することなく、容量性負荷を低消費電力で駆動することができる。
【産業上の利用可能性】
【００７３】
特に圧電素子等の容量性負荷を低消費電力で駆動することのできる圧電素子駆動用アンプ、圧電素子駆動用ドライバとして、携帯音楽プレーヤや携帯電話機、携帯ＤＶＤプレーヤ等の情報機器に内蔵される。
【符号の説明】
【００７４】
１０                    携帯音楽プレーヤ
１１                    制御部
１２                    タッチパネル
１３                    メモリ
１４                    圧電スピーカ駆動用アンプ
１５                    圧電スピーカ
１６                    リチウムイオン電池
２１                    誤差抑圧回路
２２                    ＰＷＭ回路
２３                    ゲートドライバ
２４                    スイッチング駆動回路
２５                    ＬＰＦ
４１                    キャパシタ
４２                    コイル
４３〜４７              スイッチング素子
【図１】
2011135444.tif 000003
【図２】
2011135444.tif 000004
【図３】
2011135444.tif 000005
【図４】
2011135444.tif 000006
【図５】
2011135444.tif 000007
【図６】
2011135444.tif 000008
【図７】
2011135444.tif 000009
【図８】
2011135444.tif 000010
【図９】
2011135444.tif 000011
【図１０】
2011135444.tif 000012