(57)【要約】【課題】ノイズの発生を抑制し、出力電圧を安定化させるチャージポンプ回路を提供する。【解決手段】基準電圧源と出力端子との間に設けられる抵抗分圧器と、反転入力端子に抵抗分圧器の分圧電圧が印加され、非反転入力端子には比較電圧が印加され、出力端子より分圧電圧と比較電圧との間の電位差を増幅した出力信号を出力する差動増幅器と、原クロック信号に応じた第１、第２のクロック信号を出力するクロック供給器と、第１、第２のクロック信号が交互に印加され出力端子の出力電圧を制御するポンプ回路部と、を備え、クロック供給器は、出力信号の電圧に応じて第１、第２のクロック信号の振幅レベルを調整する。【選択図】図１
2011083050.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を出力する基準電圧源と、
出力電圧を出力する出力端子と、
前記基準電圧源の基準電圧と前記出力端子の出力電圧との差電圧を抵抗分圧する抵抗分圧器と、
反転入力端子、非反転入力端子、及び出力端子を備え、当該反転入力端子には前記抵抗分圧器により得られた分圧電圧が印加され、当該非反転入力端子には比較電圧が印加され、当該出力端子より当該分圧電圧と当該比較電圧との差電圧を増幅した出力信号を出力する差動増幅器と、
所定の周波数の原クロック信号を生成して出力するクロック信号源と、
前記クロック信号源より出力される原クロック信号に応じた第１のクロック信号及び当該第１のクロック信号の位相を反転した第２のクロック信号をそれぞれ第１出力端子及び第２出力端子から出力するクロック供給器と、
前記出力端子と所定の接地端子との間に直列接続されている複数の整流素子と、当該複数の整流素子それぞれの間に一方の端子が接続された複数の容量素子と、を有し、当該複数の容量素子それぞれの他方の端子に前記クロック供給器の前記第１出力端子及び前記第２出力端子が交互に接続されており、前記出力端子から前記第１及び第２のクロック信号を昇圧した出力電圧を出力するポンプ回路部と、
を備え、
前記クロック供給器は、前記差動増幅器より出力される出力信号の電圧に応じて、前記第１のクロック信号及び前記第２のクロック信号の振幅レベルを調整するよう構成されている、
チャージポンプ回路。
【請求項２】
前記ポンプ回路部は、
前記出力端子から前記所定の接地端子に向う方向が順方向となるように前記複数の整流素子を直列接続して構成されている、
請求項１に記載のチャージポンプ回路。
【請求項３】
前記ポンプ回路部は、
前記所定の接地端子から前記出力端子に向う方向が順方向となるように前記複数の整流素子を直列接続して構成されている、
請求項１に記載のチャージポンプ回路。
【請求項４】
前記クロック供給器は、
前記第１のクロック信号を生成する第１のクロック供給器と、
前記第２のクロック信号を生成する第２のクロック供給器と、を備え、
前記第１のクロック供給器及び前記第２のクロック供給器は、
制御端子に前記差動増幅器より出力される出力信号が印加される第１のスイッチング素子と、制御端子に前記原クロック信号が印加される第２のスイッチング素子とを有し、電源端子と接地端子との間に前記第１のスイッチング素子と前記第２のスイッチング素子とが直列に接続され、前記第１のスイッチング素子又は前記第２のスイッチング素子の前記接地端子側より前記第１のクロック信号又は前記第２のクロック信号が取り出されている、
請求項１に記載のチャージポンプ回路。
【請求項５】
前記第１のスイッチング素子はＰチャネルＭＯＳトランジスタである、請求項４に記載のチャージポンプ回路。
【請求項６】
前記基準電圧源は、正電圧又は接地電圧を出力する、請求項１に記載のチャージポンプ回路。
【請求項７】
前記差動増幅器の非反転入力端子には接地電圧または負電圧が印加されている、請求項１に記載のチャージポンプ回路。
【請求項８】
基準電圧を出力する基準電圧源と、
出力電圧を出力する出力端子と、
前記基準電圧源の基準電圧と前記出力端子の出力電圧との差電圧を抵抗分圧する抵抗分圧器と、
反転入力端子、非反転入力端子、及び出力端子を備え、当該反転入力端子には前記抵抗分圧器により得られた分圧電圧が印加され、当該非反転入力端子には比較電圧が印加され、当該出力端子より当該分圧電圧と当該比較電圧との差電圧を増幅した出力信号を出力する差動増幅器と、
所定の周波数の原クロック信号を生成して出力するクロック信号源と、
前記クロック信号源より出力される原クロック信号に応じた第１のクロック信号及び当該第１のクロック信号の位相を反転した第２のクロック信号をそれぞれ第１出力端子及び第２出力端子から出力するクロック供給器と、
前記出力端子と所定の接地端子との間に直列接続されている複数の整流素子と、当該複数の整流素子それぞれの間に一方の端子が接続された複数の容量素子と、を有し、当該複数の容量素子それぞれの他方の端子に前記クロック供給器の前記第１出力端子及び前記第２出力端子が交互に接続されており、前記出力端子から前記第１及び第２のクロック信号を昇圧した出力電圧を出力するポンプ回路部と、
を備えるチャージポンプ回路の制御方法であって、
前記クロック供給器において、前記差動増幅器より出力される出力信号の電圧に応じて、前記第１のクロック信号及び前記第２のクロック信号の振幅レベルを調整する、
チャージポンプ回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ノイズの発生を抑制し、出力電圧を安定化させることが可能なチャージポンプ回路とその制御方法に関し、特に高周波を用いる電子機器に搭載させるチャージポンプ回路とその制御方法に関する。
【背景技術】
【０００２】
近年、半導体装置においてＧａＡｓ−ＦＥＴを使用する場合等、負電圧のゲートバイアスが必要となる場合があり、この場合、正の電源電圧から所定の負電圧を発生させる回路として負の昇圧回路（降圧回路）が必要となる。なお、負の昇圧回路にはディクソン型と呼ばれるチャージポンプ回路を使用して構成されるものがある。ディクソン型の負の昇圧回路の構成としては、例えば特許文献１に開示されている図８に示す構成が挙げられる。
【０００３】
図８に示す負の昇圧回路９００は、チャージポンプ回路９０７と、クロック発生回路９０５と、電圧比較回路９０３と、第１の抵抗分圧回路９０８と、第２の抵抗分圧回路９０９とを有している。第１の抵抗分圧回路９０８の抵抗Ｒｏの両端は、負の昇圧出力電圧ＶｏｕｔＮと、基準出力電圧Ｖｆｉｘとの間に接続されている。なお、基準出力電圧Ｖｆｉｘは外部電源電圧Ｖｃｃから発生される。また、第２の抵抗分圧回路９０９の抵抗Ｒｒｏの両端は、外部電源電圧Ｖｃｃと接地電圧との間にそれぞれ接続されている。
【０００４】
負の昇圧出力電圧ＶｏｕｔＮと基準出力電圧Ｖｆｉｘとの間の電圧差は、第１の抵抗分圧回路の抵抗Ｒｏと端子９０２の位置に応じた抵抗Ｒｆとの抵抗比（Ｒｆ／Ｒｏ）により分圧されている。また、外部電源電圧Ｖｃｃと接地電圧との間の電圧差は、第２の抵抗分圧回路の抵抗Ｒｒｏと端子９０１の位置に応じた抵抗Ｒｒｆとの抵抗比（Ｒｒｆ／Ｒｒｏ）により分圧されている。電圧比較回路９０３は、端子９０２の電圧と端子９０１の電圧とを比較し、クロック発生回路９０５の起動（クロック発生回路９０５からチャージポンプ回路９０７へのクロック信号９０６の供給）を制御するためのＯＮ／ＯＦＦ信号９０４を出力している。チャージポンプ回路９０７は、クロック発生回路９０５から供給されるクロック信号９０６に基づいて、負の昇圧出力電圧ＶｏｕｔＮを一定とさせる制御を行っている。具体的には、チャージポンプ回路９０７は、所定の昇圧起動信号がＨｉｇｈレベルにされた後、電圧比較回路９０３より出力されるＯＮ／ＯＦＦ信号９０４がＬｏｗレベルにされている期間、クロック信号９０６の立上がりに同期して昇圧動作を行う、とされている。また、チャージポンプ回路９０７より出力される負の昇圧出力電圧ＶｏｕｔＮが電圧比較回路９０３に印加される一方の端子９０２の電圧を決めるため、チャージポンプ回路９０７は、電圧比較回路９０３により比較される端子９０２の電圧と端子９０１の電圧とが同じ電圧となるように制御される、とされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１７６２７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上記の特許文献１に開示される構成では、電圧比較回路９０３は負の昇圧出力電圧ＶｏｕｔＮを一定に制御すべくクロック発生回路９０５の起動制御用のＯＮ／ＯＦＦ信号９０４を出力しているが、このＯＮ／ＯＦＦ信号９０４はクロック発生回路９０５の間欠動作を引き起こすことになる。なお、クロック発生回路９０５の間欠動作とは、クロック発生回路９０５からチャージポンプ回路９０７に向けて、クロック信号９０６が供給されたりクロック信号９０６の供給が停止したりを繰り返す動作のことを指している。
上記のようなクロック発生回路９０５の間欠動作のために、ＯＮ／ＯＦＦ信号９０４の周波数成分が負の昇圧出力電圧ＶｏｕｔＮにリップルとして重畳されるので、負の昇圧出力電圧ＶｏｕｔＮがノイズの影響を受けやすい高周波機器などの電子機器の電源として使用できないという課題があった。
【０００７】
また、ＯＮ／ＯＦＦ信号９０４の周波数成分は、負の昇圧出力電圧ＶｏｕｔＮを用いるインピーダンスの違いやインピーダンスの単位時間当たりの変化量によって変化を引き起こすことになる。この結果として、ＯＮ／ＯＦＦ信号９０４は不規則な周波数成分を有するノイズとなるため、特定の周波数領域を減衰させるフィルターを使用しても、負の昇圧出力電圧ＶｏｕｔＮからノイズのみを除去することが困難であり、負の昇圧出力電圧ＶｏｕｔＮ自体がノイズ源になりやすいという課題があった。
【０００８】
本発明は、上記の従来技術の問題点を解決するためになされたものであり、ノイズの発生を抑制し、出力電圧を安定化させることが可能なチャージポンプ回路を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために本発明のチャージポンプ回路は、基準電圧を出力する基準電圧源と、出力電圧を出力する出力端子と、前記基準電圧源の基準電圧と前記出力端子の出力電圧との差電圧を抵抗分圧する抵抗分圧器と、反転入力端子、非反転入力端子、及び出力端子を備え、当該反転入力端子には前記抵抗分圧器により得られた分圧電圧が印加され、当該非反転入力端子には比較電圧が印加され、当該出力端子より当該分圧電圧と当該比較電圧との差電圧を増幅した出力信号を出力する差動増幅器と、所定の周波数の原クロック信号を生成して出力するクロック信号源と、前記クロック信号源より出力される原クロック信号に応じた第１のクロック信号及び当該第１のクロック信号の位相を反転した第２のクロック信号をそれぞれ第１出力端子及び第２出力端子から出力するクロック供給器と、前記出力端子と所定の接地端子との間に直列接続されている複数の整流素子と、当該複数の整流素子それぞれの間に一方の端子が接続された複数の容量素子と、を有し、当該複数の容量素子それぞれの他方の端子に前記クロック供給器の前記第１出力端子及び前記第２出力端子が交互に接続されており、前記出力端子から前記第１及び第２のクロック信号を昇圧した出力電圧を出力するポンプ回路部と、を備え、前記クロック供給器は、前記差動増幅器より出力される出力信号の電圧に応じて、前記第１のクロック信号及び前記第２のクロック信号の振幅レベルを調整するよう構成されている、チャージポンプ回路である。
【００１０】
上記の構成により、出力端子の出力電圧がフィードバックされる差動増幅器の出力信号の電圧に基づいて、クロック供給器からポンプ回路部の各容量素子に供給されるクロック信号の振幅レベルを調整することで、クロック供給器からポンプ回路部へのクロック信号の供給を停止することなく、所定の安定した出力電圧を生成することができる。このため、ノイズの発生を抑制し、高周波を用いる電子機器にも搭載可能なチャージポンプ回路を提供することができる。
【００１１】
上記チャージポンプ回路において、前記ポンプ回路部は、前記出力端子から前記所定の接地端子に向う方向が順方向となるように前記複数の整流素子を直列接続して構成されている、としてもよい。
【００１２】
上記の構成により、負の昇圧出力電圧を生成するチャージポンプ回路を構成し、当該チャージポンプ回路においてノイズの発生を抑制することができる。
【００１３】
上記チャージポンプ回路において、前記ポンプ回路部は、前記所定の接地端子から前記出力端子に向う方向が順方向となるように前記複数の整流素子を直列接続して構成されている、としてもよい。
【００１４】
上記の構成により、正の昇圧出力電圧を生成するチャージポンプ回路を構成し、当該チャージポンプ回路においてノイズの発生を抑制することができる。
【００１５】
上記チャージポンプ回路において、前記クロック供給器は、前記第１のクロック信号を生成する第１のクロック供給器と、前記第２のクロック信号を生成する第２のクロック供給器と、を備え、前記第１のクロック供給器及び前記第２のクロック供給器は、制御端子に前記差動増幅器より出力される出力信号が印加される第１のスイッチング素子と、制御端子に前記原クロック信号が印加される第２のスイッチング素子とを有し、所定の電源端子と所定の接地端子との間に前記第１のスイッチング素子と前記第２のスイッチング素子とが直列に接続され、前記第１のスイッチング素子又は前記第２のスイッチング素子の前記接地端子側より前記第１のクロック信号又は前記第２のクロック信号が取り出されている、としてもよい。
【００１６】
上記の構成により、第１のスイッチング素子の制御端子に印加される差動増幅器の出力信号の電圧に基づいて、電源端子から前記第１のクロック信号又は前記第２のクロック信号が取り出されるノードまでの間のインピーダンスを調整し、ひいては、第１のクロック信号及び第２のクロック信号の振幅レベルを調整することができる。
【００１７】
上記チャージポンプ回路において、前記第１のスイッチング素子はＰチャネルＭＯＳトランジスタである、としてもよい。
【００１８】
上記チャージポンプ回路において、前記基準電圧源は、正電圧又は接地電圧を出力する、としてもよい。
上記チャージポンプ回路において、前記差動増幅器の非反転入力端子には接地電圧または負電圧が印加されている、としてもよい。
【００１９】
上記の目的を達成するために本発明のチャージポンプ回路の制御方法は、基準電圧を出力する基準電圧源と、出力電圧を出力する出力端子と、前記基準電圧源の基準電圧と前記出力端子の出力電圧との差電圧を抵抗分圧する抵抗分圧器と、反転入力端子、非反転入力端子、及び出力端子を備え、当該反転入力端子には前記抵抗分圧器により得られた分圧電圧が印加され、当該非反転入力端子には比較電圧が印加され、当該出力端子より当該分圧電圧と当該比較電圧との差電圧を増幅した出力信号を出力する差動増幅器と、所定の周波数の原クロック信号を生成して出力するクロック信号源と、前記クロック信号源より出力される原クロック信号に応じた第１のクロック信号及び当該第１のクロック信号の位相を反転した第２のクロック信号をそれぞれ第１出力端子及び第２出力端子から出力するクロック供給器と、前記出力端子と所定の接地端子との間に直列接続されている複数の整流素子と、当該複数の整流素子それぞれの間に一方の端子が接続された複数の容量素子と、を有し、当該複数の容量素子それぞれの他方の端子に前記クロック供給器の前記第１出力端子及び前記第２出力端子が交互に接続されており、前記出力端子から前記第１及び第２のクロック信号を昇圧した出力電圧を出力するポンプ回路部と、を備えるチャージポンプ回路の制御方法であって、前記クロック供給器において、前記差動増幅器より出力される出力信号の電圧に応じて、前記第１のクロック信号及び前記第２のクロック信号の振幅レベルを調整する、チャージポンプ回路の制御方法である。
【発明の効果】
【００２０】
本発明によれば、ノイズの発生を抑制し、出力電圧を安定化させることが可能なチャージポンプ回路及びその制御方法を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】図１は本発明の実施の形態１におけるチャージポンプ回路の構成を示した図である。
【図２】図２は本発明の実施の形態１におけるチャージポンプ回路の主要信号の波形図である。
【図３】図３は本発明の実施の形態１に係るクロック供給器の回路構成を示した図である。
【図４】図４は本発明の実施の形態１に係るその他のクロック供給器の回路構成を示した図である。
【図５】図５は本発明の実施の形態１に係るさらにその他のクロック供給器の回路構成を示した図である。
【図６】図６は本発明の実施の形態２に係るクロック供給器の回路構成を示した図である。
【図７】図７は本発明の実施の形態３におけるチャージポンプ回路の構成を示した図である。
【図８】従来のチャージポンプ回路の構成を示した図である。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。
【００２３】
（実施の形態１）
[チャージポンプ回路の構成]
図１は、本発明の実施の形態１に係るチャージポンプ回路の構成を示した図である。なお、図１に示すチャージポンプ回路１００は、出力端子Ｖｏｕｔより安定した負の昇圧出力電圧（降圧電圧）Ｖｏｕｔを出力するものである。
【００２４】
チャージポンプ回路１００は、基準電圧源１と、差動増幅器２と、抵抗分圧器１３と、クロック信号源５と、クロック供給器７と、ディクソン型の構成をベースにしたポンプ回路部１２と、インバータ素子８と、出力端子Ｖｏｕｔとを有する。
【００２５】
基準電圧源１は、基準電圧Ｖｒｅｆを生成して出力する電圧源である。基準電圧源１は、例えば、温度依存性の少ない基準電圧Ｖｒｅｆを生成するバンドギャップ基準電圧源（以下、ＢＧＲ（Ｂａｎｄ  Ｇａｐ  Ｒｅｆｅｒｅｎｃｅ）などを採用することができる。基準電圧源１の出力側は、抵抗分圧器１３を経て出力端子Ｖｏｕｔに接続されている。
【００２６】
抵抗分圧器１３は、基準電圧源１と出力端子Ｖｏｕｔとの間に抵抗Ｒ１、Ｒ２を直接接続して構成されている。
【００２７】
ここで、基準電圧Ｖｒｅｆに対する抵抗分圧器１３の抵抗Ｒ１と抵抗Ｒ２とによる分圧比並びに分圧電圧Ｖ１は、負の昇圧動作が終了して出力電圧Ｖｏｕｔが安定化した際に、出力電圧Ｖｏｕｔが所定の負の昇圧出力電圧となるようにあらかじめ設定されている。
【００２８】
差動増幅器２は、反転入力端子と非反転入力端子との間の電圧差を所定の増幅率αで増幅した出力信号４を生成して、クロック供給器７に向けて出力する。なお、出力信号４の電圧範囲としては、下限電圧が０Ｖ（後述のＰチャネルＭＯＳトランジスタＭ１、Ｍ５を最も効率よくオンするレベル）となり、上限電圧が後述のクロック供給器７に用いられる外部電源ＶＤＤの電圧Ｖｄｄ（例えば３Ｖ；後述のＰチャネルＭＯＳトランジスタＭ１、Ｍ５を最も効率よくオフするレベル）となるように定められている。さらに、差動増幅器２は、反転入力端子と非反転入力端子との間の電位差が最大となる場合（チャージポンプ回路の起動時）に下限電圧０Ｖを出力し、反転入力端子と非反転入力端子との間の電位差が最小となる場合（ポンプ回路部の昇圧動作の安定時）に上限電圧Ｖｄｄを出力するように設計されている。
【００２９】
ところで、差動増幅器２の反転入力端子には、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔとの間の電圧差を抵抗Ｒ１、Ｒ２による抵抗比（Ｒ２／（Ｒ１＋Ｒ２））によって分圧した分圧電圧Ｖ１が印加されている。この分圧電圧Ｖ１は、出力端子Ｖｏｕｔの出力電圧Ｖｏｕｔの情報をフィードバックして生成されるものといえる。差動増幅器２の非反転入力端子は、分圧電圧Ｖ１と比較する比較電圧として、接地端子３の接地電圧が印加されている。なお、出力信号４は、上記のとおり出力端子Ｖｏｕｔの出力電圧Ｖｏｕｔの情報をフィードバックして生成されるため、チャージポンプ回路１００の負の昇圧動作の進捗状況を反映しているといえる。さらに、出力信号４は、クロック供給器７のインバータ７０１、７０２の出力インピーダンスの調整、ひいてはインバータ７０１、７０２より出力されるクロック信号９、反転クロック信号１０の振幅レベルの調整に用いられる。
【００３０】
クロック信号源５は、所定の周波数の原クロック信号６を発生するクロック信号源である。なお、原クロック信号６の周波数は、出力端子Ｖｏｕｔに接続される負荷に依存するが、数１００ｋＨｚ（例えば、３００〜４００ｋＨｚ）である。原クロック信号６は、クロック供給器７に入力されている。また、原クロック信号６をインバータ素子８で反転させた反転原クロック信号１１が、原クロック信号６と同様にクロック供給器７に入力されている。
【００３１】
クロック供給器７は、外部電源ＶＤＤを電源としたインバータ７０１、７０２により構成されている。原クロック信号６はインバータ７０１へ入力され、反転原クロック信号１１はインバータ７０２へ入力されている。なお、インバータ７０１、７０２は、差動増幅器２の出力信号４の電圧に応じて、Ｈｉｇｈ側の出力インピーダンスを可変させることができる。たとえば、出力信号４の電圧が上限電圧（本実施の形態の場合、外部電源ＶＤＤの電圧Ｖｄｄ）となる場合には、インバータ７０１、７０２のＨｉｇｈ側の出力インピーダンスが最大となる。一方、出力信号４の電圧が下限電圧（本実施の形態の場合、０Ｖ）となる場合にはインバータ７０１、７０２のＨｉｇｈ側の出力インピーダンスが最小となる。
【００３２】
ポンプ回路部１２は、例えば特開２００１−２３１２４９の図９に開示されるような所謂ディクソン型昇圧回路をベースとしており、整流素子及び容量素子を組み合わせたポンピング・パケット１２１を多段接続（直列接続）して構成されている。本実施の形態の場合、ポンピング・パケット１２１の段数は５段としているが、段数は、所定の出力電圧Ｖｏｕｔに依存していて、５段には限られない。ポンピング・パケット１２１ａでは、ダイオードＤ１のアノード側のノードＡに容量素子Ｃ１の一方の端子を接続している。ポンピング・パケット１２１ｂ〜１２１ｅについてもポンピング・パケット１２１ａと同様にダイオードと容量素子とを接続している。換言すると、ポンプ回路部１２は、整流素子であるダイオードＤ１〜Ｄ５を直列接続するとともに、ダイオードＤ１〜Ｄ５の接続部であるノードＡ〜ノードＤに容量素子Ｃ１〜Ｃ４の一方の端子を接続し、かつ最終段のダイオードＤ５のアノード側に容量素子Ｃ５の一方の端子を接続して構成されている。
【００３３】
初段のポンピング・パケット１２１ａのダイオードＤ１のカソード側は接地端子１２２に接続されており、最終段のポンピング・パケット１２１ｅのダイオードＤ５のアノード側は出力端子Ｖｏｕｔに接続されている。奇数段のポンピング・パケット１２１ａ、１２１ｃの各容量素子Ｃ１、Ｃ３の他方の端子には、インバータ７０１の出力側が接続されており、インバータ７０１よりクロック信号９（本実施の形態における第１のクロック信号）が供給されている。偶数段のポンピング・パケット１２１ｂ、１２１ｄの各容量素子Ｃ２、Ｃ４の他方には、インバータ７０２の出力側が接続されており、インバータ７０２より反転クロック信号１０（本実施の形態における第２のクロック信号）が供給されている。
【００３４】
つまり、容量素子Ｃ１、Ｃ３の他方の端子に供給されるクロック信号９がＨｉｇｈレベルとなる場合には、容量素子Ｃ２、Ｃ４の他方の端子に供給される反転クロック信号１０がＬｏｗレベルとなる。逆に、容量素子Ｃ１、Ｃ３の他方の端子に供給されるクロック信号９がＬｏｗレベルとなる場合には、容量素子Ｃ２、Ｃ４の他方の端子に供給される反転クロック信号１０がＨｉｇｈレベルとなる。最終段のポンピング・パケット１２１ｅの容量素子Ｃ５の他方の端子は接地端子１２３に接続されている。なお、ダイオードＤ１〜Ｄ５は、例えば、ゲート電極がドレイン電極に接続されるダイオード接続形態のＭＯＳトランジスタであってもよい。
【００３５】
[チャージポンプ回路の動作]
つぎに、チャージポンプ回路１００の動作について説明する。なお、以下の説明では、図２に示すチャージポンプ回路１００の主要信号の波形図を適宜参照する。
【００３６】
ポンプ回路部１２は、奇数段のポンピング・パケット１２１ａ、１２１ｃの容量素子Ｃ１、Ｃ３の他方の端子にクロック信号９を印加するとともに偶数段のポンピング・パケット１２１ｂ、１２１ｄの容量素子Ｃ２、Ｃ４の他方の端子にクロック信号９とは位相が１８０度ずれた反転クロック信号１０を印加することにより、容量素子Ｃ１〜Ｃ４がクロック信号９、反転クロック信号１０のＨｉｇｈ／Ｌｏｗレベルのタイミングで充放電を繰り返し、クロック信号９、反転クロック信号１０の振幅に対してポンピング・パケット１２１の段数に相当する数を乗じて得た電圧を出力端子Ｖｏｕｔに向けて出力するものである。
【００３７】
ポンプ回路部１２を構成するポンピング・パケット１２１の段数をＭとし、ポンピング・パケット１２１の各容量素子の他方の端子に印加されるクロック信号９、反転クロック信号１０の振幅電圧を外部電源ＶＤＤの電圧Ｖｄｄとし、ポンピング・パケット１２１のダイオードの順方向の閾値電圧をＶＴとすると、出力電圧Ｖｏｕｔは一般的に次式で表すことができる。
Ｖｏｕｔ＝−（Ｍ−１）×（Ｖｄｄ−ＶＴ）・・・（式１）
【００３８】
たとえば、Ｖｄｄ＝２．０Ｖ、ＶＴ＝０．７Ｖの場合において、出力電圧Ｖｏｕｔとして−５Ｖを得たいときには、上記の（式１）に基づいて、段数Ｍは４．８５として求められる。そこで、ダイオード、容量素子を有したポンピング・パケット１２１の多段接続の段数を５段とすることで、−５Ｖ（正確には−５．２Ｖ）の出力電圧Ｖｏｕｔを得ることができる。
【００３９】
ポンプ回路部１２の動作について詳述する。
【００４０】
まず、クロック信号９がＨｉｇｈレベル、かつ反転クロック信号１０がＬｏｗレベルとなるとき、インバータ７０１から容量素子Ｃ１、ダイオードＤ１を介して接地端子１２２に電流が流れる。このとき、ノードＡの電圧は「０Ｖ＋ＶＴ」となる。
【００４１】
つぎの周期において、クロック信号９がＬｏｗレベル、反転クロック信号１０がＨｉｇｈレベルとなるとき、インバータ７０２から容量素子Ｃ２、ダイオードＤ２、容量素子Ｃ１を介してインバータ７０１に電流が流れる。このとき、ノードＡの電圧は「−ＶＤＤ＋ＶＴ」となり、ノードＢの電圧は「−ＶＤＤ＋２ＶＴ」となる。
【００４２】
つぎの周期において、クロック信号９がＨｉｇｈレベル、かつ反転クロック信号１０がＬｏｗレベルとなるとき、インバータ７０１から容量素子Ｃ３、ダイオードＤ３、容量素子Ｃ２を介してインバータ７０２に電流が流れる。このとき、ノードＢの電圧は「−２ＶＤＤ＋２ＶＴ」となり、ノードＣの電圧は「−２ＶＤＤ＋３ＶＴ」となる。
【００４３】
つぎの周期において、クロック信号９がＬｏｗレベル、かつ反転クロック信号１０がＨｉｇｈレベルとなるとき、インバータ７０２から容量素子Ｃ４、ダイオードＤ４、容量素子Ｃ３、インバータ７０１に電流が流れる。このとき、ノードＣの電圧は「−３ＶＤＤ＋３ＶＴ」となり、ノードＤの電圧は「−３ＶＤＤ＋４ＶＴ」となる。
【００４４】
つぎの周期において、クロック信号９がＨｉｇｈレベル、かつ反転クロック信号１０がＬｏｗレベルとなるとき、出力端子ＶｏｕｔからダイオードＤ５、容量素子Ｃ４を介してインバータ７０２に電流が流れる。このとき、ノードＤの電圧は「−４ＶＤＤ＋４ＶＴ」となり、ノードＥの電圧、つまり出力端子Ｖｏｕｔの出力電圧Ｖｏｕｔは「−４（ＶＤＤ−ＶＴ）」となる。
【００４５】
上記のとおり、最終的には出力端子Ｖｏｕｔより「−４（ＶＤＤ−ＶＴ）」の出力電圧（所定の負の昇圧出力電圧）Ｖｏｕｔが得られる。
【００４６】
上記の動作を行うポンプ回路部１２を制御するための周辺回路の動作を以下に説明する。
【００４７】
チャージポンプ回路１００を起動して基準電圧源１が基準電圧Ｖｒｅｆを発生するとき、差動増幅器２の反転入力端子には次式の分圧電圧Ｖ１が印加される。
Ｖ１＝（（Ｒ１×Ｖｏｕｔ）＋（Ｒ２×Ｖｒｅｆ））／（Ｒ１＋Ｒ２）・・・（式２−１）
【００４８】
なお、出力電圧Ｖｏｕｔの初期電圧は接地電圧（０Ｖ）であるので、差動増幅器２の反転入力端子に印加される分圧電圧Ｖ１は、次式の電圧として簡略化できる。
【００４９】
Ｖ１＝（Ｒ２×Ｖｒｅｆ）／（Ｒ１＋Ｒ２）・・・（式２−２）
差動増幅器２は、反転入力端子に印加される上式の分圧電圧Ｖ１と、非反転入力端子に印加される接地電圧（０Ｖ）との差電圧を増幅する。起動直後においては、比較電圧である接地電圧と分圧電圧Ｖ１との間に最大限の差が生じているため、差動増幅器２は、下限電圧である略０Ｖの出力信号４を出力する。
【００５０】
一方、クロック信号源５は、起動時より所定の周波数の原クロック信号６を発生している。クロック信号源５より出力される原クロック信号６はインバータ７０１へ入力され、原クロック信号６をインバータ素子８で反転させた反転原クロック信号１１はインバータ７０２へ入力される。
【００５１】
上記のとおり、チャージポンプ回路１００の起動直後に差動増幅器２からクロック供給器７に入力される出力信号４は下限電圧の略０Ｖであるため、インバータ７０１、７０２のＨｉｇｈ側の出力インピーダンスは最小となっている。従って、クロック供給器７から出力されるクロック信号９、反転クロック信号１０の振幅レベルは、最大振幅レベル(外部電源ＶＤＤの電圧Ｖｄｄ)となっており、インバータ７０１、７０２は位相が１８０度ずれた最大振幅レベルのクロック信号９、反転クロック信号１０を出力する（図２に示すクロック信号９、反転クロック信号１０の波形図を参照）。そして、このクロック信号９、反転クロック信号１０に基づいてポンプ回路部１２が動作して、出力電圧Ｖｏｕｔが所定の負の昇圧出力電圧に到達するように低下していく（図２に示す出力電圧Ｖｏｕｔの波形図を参照）。
【００５２】
出力電圧Ｖｏｕｔが所定の負の昇圧出力電圧に到達していく過程においては、分圧電圧Ｖ１が低下して接地電圧に近づいていくので（図２に示す分圧電圧Ｖ１の波形図を参照）、差動増幅器２より出力される出力信号４の電圧が下限電圧の略０Ｖから上限電圧の外部電源ＶＤＤの電圧Ｖｄｄに向けて上昇していく。
【００５３】
出力電圧Ｖｏｕｔが所定の負の昇圧出力電圧にまで到達すると、差動増幅器２は、Ｈｉｇｈレベル（外部電源ＶＤＤの電圧Ｖｄｄ）の出力信号４を出力する。このとき、インバータ７０１、７０２のＨｉｇｈ側の出力インピーダンスが最大値となり、インバータ７０１、７０２のクロック信号９、反転クロック信号１０は最小振幅レベル（外部電源ＶＤＤの電圧Ｖｄｄの２分の１）となり、出力電圧Ｖｏｕｔは所定の負の昇圧出力電圧で安定化される（図２に示すクロック信号９、反転クロック信号１０の波形図を参照）。
【００５４】
ところで、出力電圧Ｖｏｕｔが印加される不図示の負荷インピーダンスの影響で出力電圧Ｖｏｕｔの電圧が正の方向に上昇する場合がある。この場合、分圧電圧Ｖ１が上述の接地電圧よりも高くなり、差動増幅器２の出力信号４の電圧が低下し、ひいてはインバータ７０１、７０２のクロック信号９、反転クロック信号１０の振幅レベルは大きくなる。
【００５５】
従って、出力電圧Ｖｏｕｔは低下する方向（所定の負の昇圧出力電圧に近づく方向）に変化するため、チャージポンプ回路１００全体としてフィードバック制御が機能し、出力電圧Ｖｏｕｔは負荷インピーダンスの影響を受けずに一定に保たれることになる。
【００５６】
なお、上述の説明から明らかなように、負の昇圧動作の開始時には、差動増幅器２の出力信号４は、下限値である０Ｖである必要はなく、上限値であるＶｄｄより低い電圧であればよい。但し、出力信号４が小さい程、ポンプ回路部１２の出力電圧Ｖｏｕｔがより早く所定の電圧に到達するので、好ましい。
【００５７】
上記のとおり、チャージポンプ回路１００は、出力端子Ｖｏｕｔの出力電圧Ｖｏｕｔがフィードバックされる差動増幅器２の出力信号４に基づいて、クロック供給器７からポンプ回路部１２の各容量素子Ｃ１〜Ｃ４に供給されるクロック信号９、反転クロック信号１０の振幅レベルを調整することで、クロック供給器７からポンプ回路部１２へのクロック信号９、反転クロック信号１０の供給を停止することなく、所定の安定した負の昇圧出力電圧Ｖｏｕｔを生成することができる。この結果、ノイズの発生を抑制し、高周波を用いる電子機器への搭載を容易ならしめる。
【００５８】
[クロック供給器の構成]
図３には、図１に示すクロック供給器７の構成の一例を示す。
【００５９】
クロック供給器７は、入力端子Ａと、入力端子ＣＬＫ１、ＣＬＫ２と、ＰチャネルＭＯＳトランジスタＭ１、Ｍ２、Ｍ５、Ｍ６と、ＮチャネルＭＯＳトランジスタＭ３、Ｍ４、Ｍ７、Ｍ８と、出力端子ＣＬＫＯＵＴ１、ＣＬＫＯＵＴ２とにより構成されている。なお、本発明に係る第１のスイッチング素子は、ＰチャネルＭＯＳトランジスタＭ１、Ｍ５に対応しており、本発明に係る第２のスイッチング素子は、ＰチャネルＭＯＳトランジスタＭ２、Ｍ６、ＮチャネルＭＯＳトランジスタＭ３、Ｍ７に対応している。
【００６０】
入力端子Ａには差動増幅器２の出力信号４が入力され、入力端子ＣＬＫ１にはクロック信号源５より出力される原クロック信号６が入力され、入力端子ＣＬＫ２には反転原クロック信号１１が入力されている。出力端子ＣＬＫＯＵＴ１、ＣＬＫＯＵＴ２は、クロック信号９、反転クロック信号１０を出力する。
【００６１】
ＰチャネルＭＯＳトランジスタＭ１において、そのソースは外部電源ＶＤＤに接続されており、そのドレインはＰチャネルＭＯＳトランジスタＭ２のソースに接続されている。ＰチャネルＭＯＳトランジスタＭ２のドレインは、ＮチャネルＭＯＳトランジスタＭ３のドレインと共通して出力端子ＣＬＫＯＵＴ１に接続されている。ＮチャネルＭＯＳトランジスタＭ３のソースはＮチャネルＭＯＳトランジスタＭ４のドレインに接続され、ＮチャネルＭＯＳトランジスタＭ４のソースは接地端子に接続されている。
【００６２】
また、ＰチャネルＭＯＳトランジスタＭ１のゲートは入力端子Ａに接続されている。ＰチャネルＭＯＳトランジスタＭ２のゲートとＮチャネルＭＯＳトランジスタＭ３のゲートとはそれぞれ共通に入力端子ＣＬＫ１に接続されている。ＮチャネルＭＯＳトランジスタＭ４のゲートは外部電源ＶＤＤに接続されている。
【００６３】
上記の構成のＭＯＳトランジスタＭ１〜Ｍ４は、一段のインバータを構成しており、図１に示すインバータ７０１（本発明に係る第１のクロック供給器）に対応づけられる。
同様に、ＰチャネルＭＯＳトランジスタＭ５において、そのソースは外部電源ＶＤＤに接続され、そのドレインはＰチャネルＭＯＳトランジスタＭ６のソースに接続されている。ＰチャネルＭＯＳトランジスタＭ６のドレインは、ＮチャネルＭＯＳトランジスタＭ７のドレインと共通して出力端子ＣＬＫＯＵＴ２に接続されている。ＮチャネルＭＯＳトランジスタＭ７のソースはＮチャネルＭＯＳトランジスタＭ８のドレインに接続され、ＮチャネルＭＯＳトランジスタＭ８のソースは接地端子に接続されている。
【００６４】
また、ＰチャネルＭＯＳトランジスタＭ５のゲートは入力端子Ａに接続され、ＰチャネルＭＯＳトランジスタＭ６のゲートとＮチャネルＭＯＳトランジスタＭ７のゲートとはそれぞれ共通して入力端子ＣＬＫ２に接続されている。ＮチャネルＭＯＳトランジスタＭ８のゲートは外部電源ＶＤＤに接続されている。
【００６５】
上記のＮチャネルＭＯＳトランジスタＭ５〜Ｍ８は、一段のインバータを構成しており、図１に示すインバータ７０２（本発明に係る第２のクロック供給器）に対応づけられる。
【００６６】
[クロック供給器の動作]
次に、図３に示すクロック供給器７の動作について説明する。
【００６７】
入力端子ＣＬＫ１、ＣＬＫ２には原クロック信号６、反転原クロック信号１１がそれぞれ入力されている。なお、原クロック信号６及び反転原クロック信号１１は、（ａ）同一周波数であり、（ｂ）Ｌｏｗレベル側の電圧が０Ｖであり、Ｈｉｇｈレベル側の電圧が外部電源ＶＤＤの電圧Ｖｄｄとなる振幅レベルを有しており、（ｃ）位相が互いに１８０度ずれている。また、入力端子Ａには、差動増幅器２の出力信号４が入力されている。
【００６８】
入力端子Ａに出力信号４の下限電圧の０Ｖが印加される場合には、ＰチャネルＭＯＳトランジスタＭ１、Ｍ５の各ゲートには０Ｖが印加されるので、ＰチャネルＭＯＳトランジスタＭ１、Ｍ５は最大限にオンした状態（ソース・ドレイン間のインピーダンスが最小の状態）になる。また、このとき、ＰチャネルＭＯＳトランジスタＭ２、Ｍ６のソース電圧は外部電源ＶＤＤの電圧Ｖｄｄとなる。さらに、ＮチャネルＭＯＳトランジスタＭ４、Ｍ８のゲートには外部電源ＶＤＤの電圧Ｖｄｄが印加されるので、ＮチャネルＭＯＳトランジスタＭ４、Ｍ８は最大限にオンした状態となる。また、このとき、ＮチャネルＭＯＳトランジスタＭ３、Ｍ７のソース電圧は接地電圧となる。
【００６９】
上記のクロック供給器７の回路状態で、入力端子ＣＬＫ１、ＣＬＫ２に原クロック信号６、反転原クロック信号１１が入力される場合には、Ｌｏｗレベル側の電圧が０Ｖとなり、Ｈｉｇｈレベル側の電圧が外部電源ＶＤＤの電圧Ｖｄｄとなる、最大振幅レベルのクロック信号９、反転クロック信号１０が出力端子ＣＬＫＯＵＴ１、ＣＬＫＯＵＴ２より出力される。
【００７０】
一方、入力端子Ａに差動増幅器２の出力信号４の上限電圧である外部電源ＶＤＤの電圧Ｖｄｄが印加される場合には、ＰチャネルＭＯＳトランジスタＭ１、Ｍ５の各ゲートには外部電源ＶＤＤの電圧Ｖｄｄが印加されるので、ＰチャネルＭＯＳトランジスタＭ１、Ｍ５は最大限にオフした状態（ソース・ドレイン間のインピーダンスが最大の状態）になり、ＰチャネルＭＯＳトランジスタＭ２、Ｍ６のソース電圧はハイインピーダンスとなる。また、ＮチャネルＭＯＳトランジスタＭ４、Ｍ８のゲートには外部電源ＶＤＤの電圧Ｖｄｄが印加されるので、ＮチャネルＭＯＳトランジスタＭ４、Ｍ８はオン状態となる。この結果、ＮチャネルＭＯＳトランジスタＭ３、Ｍ７のソース電圧は接地電圧となる。
【００７１】
入力端子Ａには、ポンプ回路部１２より出力される出力電圧Ｖｏｕｔから得られたフィードバック信号（分圧電圧Ｖ１）に基づいて、出力電圧Ｖｏｕｔが所定の負の昇圧出力電圧となるような電圧が印加される。そして、ＰチャネルＭＯＳトランジスタＭ１、Ｍ５のゲート電圧に応じて、外部電源ＶＤＤとＰチャネルＭＯＳトランジスタＭ２のソースとの間のインピーダンス（上記のインバータ７０１の出力インピーダンス）、外部電源ＶＤＤとＰチャネルＭＯＳトランジスタＭ６のソースとの間のインピーダンス（上記のインバータ７０２の出力インピーダンス）を線形的に変化させることにより、クロック信号９、反転クロック信号１０の振幅レベルを調整可能としている。
【００７２】
[クロック供給器の変形例]
図４、図５は、図１に示すクロック供給器７の図３に示した構成とは異なるその他の構成例を示した図である。なお、図４、図５に示す構成でも、図３に示した構成と同様な効果を得られる。
【００７３】
図４に示すクロック供給器７において、インバータ７０１に対応する一段のインバータを構成する回路の接地側にあるＮチャネルＭＯＳトランジスタＭ４０１のゲートを入力端子ＣＬＫ１に接続するとともに、インバータ７０２に対応する一段のインバータを構成する回路の接地側のＮチャネルＭＯＳトランジスタＭ８０１のゲートを入力端子ＣＬＫ２端子に接続した構成となっている。
【００７４】
上記のような構成においても、ＮチャネルＭＯＳトランジスタＭ４０１は、ＮチャネルＭＯＳトランジスタＭ２、Ｍ３とゲートが共通して、ＮチャネルＭＯＳトランジスタＭ８０１は、ＮチャネルＭＯＳトランジスタＭ６、Ｍ７とゲートが共通している。このため、ＮチャネルＭＯＳトランジスタ４０１、８０１は、入力端子ＣＬＫ１、ＣＬＫ２に入力される原クロック信号６、反転原クロック信号１１により、ＮチャネルＭＯＳトランジスタＭ３、Ｍ７と同期した動作となる。そして、その他の素子は図３を参照して説明したものと同様に動作する。
【００７５】
一方、図５に示すクロック供給器７は、図３に示すクロック供給器７のＮチャネルＭＯＳトランジスタＭ４、Ｍ８を省略して、ＰチャネルＭＯＳトランジスタＭ３、Ｍ７のソース側が接地電圧に接続された構成となっている。図５に示すクロック供給器７の動作は、図３に示すクロック供給器７の動作と同じ動作となる。
【００７６】
上記のように、本発明の実施の形態１に係るチャージポンプ回路１００によれば、コンパレータ４の出力信号４に基づいてポンプ回路部１２の充放電を制御するクロック信号９、反転クロック信号１０の振幅レベルを線形的に調整しつつ、ポンプ回路部１２の容量素子Ｃ１〜Ｃ５の容量を調整することができる。また、クロック供給器７からポンプ回路部１２に向けてクロック信号９、反転クロック信号１０を供給したり該供給を停止したりはしないので、不規則なノイズを発生せず、安定した負の昇圧出力電圧を出力でき、高周波を用いる電子機器に搭載可能なチャージポンプ回路を実現することができる。
【００７７】
すなわち、図８に示した従来のチャージポンプ回路９００の構成では、クロック発生回路９０５からチャージポンプ回路９０７に向けてクロック信号９０６を供給したり停止したりする間欠動作を引き起こすために、当該間欠動作に伴って不規則なノイズが発生していた。これに対し、本発明の構成によれば、クロック供給器７からポンプ回路部１２に向けてクロック信号９、反転クロック信号１０を供給したり該供給を停止したりせず、クロック信号９、反転クロック信号１０の振幅レベルを線形的に調整する制御を行うことにより、上記の不規則ノイズの発生を防止することができる。
【００７８】
なお、本発明の実施の形態において、図１に示したクロック供給器７のインバータ７０１、７０２は、図３、３、４のように、ＭＯＳトランジスタ（Ｍ１〜Ｍ８、Ｍ４０１、Ｍ８０１）により構成されることを説明したが、これらの構成に限定されるものではない。例えば、制御端子に出力信号Ａが供給されるスイッチング素子としては、ＰチャネルＭＯＳトランジスタに限定されず、例えば、ＰＮＰ型バイポーラトランジスタとしてもよい。また、出力端子ＣＬＫＯＵＴ１、ＣＬＫＯＵＴ２より出力されるクロック信号９、反転クロック信号１０の振幅レベルを調整するインバータとして機能する構成であれば、ＣＭＯＳゲートの段数やＮＡＮＤ、ＮＯＲ構成などの種類に制限されない。
【００７９】
（実施の形態２）
[クロック供給器の構成]
図６は、本発明の実施の形態２に係るクロック供給器７の構成例を示した図である。なお、図６に示すクロック供給器７の構成であっても、図３に示すクロック供給器７と同様な効果が得られる。
【００８０】
図６に示すクロック供給器７は、入力端子Ａと、入力端子ＣＬＫ１、ＣＬＫ２と、ＰチャネルＭＯＳトランジスタＭ１０１、Ｍ２０１、Ｍ５０１、Ｍ６０１と、ＮチャネルＭＯＳトランジスタＭ３、Ｍ４、Ｍ７、Ｍ８と、出力端子ＣＬＫＯＵＴ１、ＣＬＫＯＵＴ２とにより構成されている。なお、本発明に係る第１のスイッチング素子は、ＰチャネルＭＯＳトランジスタＭ２０１、Ｍ６０１に対応しており、本発明に係る第２のスイッチング素子は、ＰチャネルＭＯＳトランジスタＭ１０１、Ｍ５０１、ＮチャネルＭＯＳトランジスタＭ３、Ｍ７に対応している。
【００８１】
入力端子Ａには図１に示す差動増幅器２より出力される出力信号４が入力され、入力端子ＣＬＫ１には図１に示すクロック信号源５より出力される原クロック信号６が入力され、入力端子ＣＬＫ２には図１に示すクロック信号源５より出力される反転原クロック信号１１が入力されている。また、出力端子ＣＬＫＯＵＴ１、ＣＬＫＯＵＴ２より図１に示すクロック信号９、反転クロック信号１０が出力されている。
【００８２】
ＰチャネルＭＯＳトランジスタＭ１０１において、そのソースは外部電源ＶＤＤに接続され、そのドレインはＰチャネルＭＯＳトランジスタＭ２０１のソースに接続されている。また、ＰチャネルＭＯＳトランジスタＭ２０１のドレインは、ＮチャネルＭＯＳトランジスタＭ３のドレインと共通して出力端子ＣＬＫＯＵＴ１に接続されている。さらに、ＮチャネルＭＯＳトランジスタＭ３のソースはＮチャネルＭＯＳトランジスタＭ４のドレインに接続され、ＮチャネルＭＯＳトランジスタＭ４のソースは接地端子に接続されている。
【００８３】
ＰチャネルＭＯＳトランジスタＭ２０１のゲートは入力端子Ａに接続されている。また、ＰチャネルＭＯＳトランジスタＭ１０１のゲートとＮチャネルＭＯＳトランジスタＭ３のゲートとはそれぞれ共通して入力端子ＣＬＫ１に接続されている。さらに、ＮチャネルＭＯＳトランジスタＭ４のゲートは外部電源ＶＤＤに接続されている。
【００８４】
上記のＭＯＳトランジスタＭ１０１、Ｍ２０１、Ｍ３、Ｍ４によって一段のインバータを構成しており、図１に示すインバータ７０１に対応づけられている。
【００８５】
ＰチャネルＭＯＳトランジスタＭ５０１において、そのソースは外部電源ＶＤＤに接続され、そのドレインはＰチャネルＭＯＳトランジスタＭ６０１のソースに接続されている。また、ＰチャネルＭＯＳトランジスタＭ６０１のドレインは、ＮチャネルＭＯＳトランジスタＭ７のドレインと共通して出力端子ＣＬＫＯＵＴ２に接続されている。さらに、ＮチャネルＭＯＳトランジスタＭ７のソースはＮチャネルＭＯＳトランジスタＭ８のドレインに接続され、ＮチャネルＭＯＳトランジスタＭ８のソースは接地端子に接続されている。
【００８６】
ＰチャネルＭＯＳトランジスタＭ６０１のゲートは入力端子Ａに接続されている。また、ＰチャネルＭＯＳトランジスタＭ５０１のゲートとＮチャネルＭＯＳトランジスタＭ７のゲートとはそれぞれ共通して入力端子ＣＬＫ２に接続されている。さらに、ＮチャネルＭＯＳトランジスタＭ８のゲートは外部電源ＶＤＤに接続されている。
【００８７】
上記のＭ５０１、Ｍ６０１、Ｍ７、Ｍ８によって一段のインバータを構成し、図１に示すインバータ７０２に対応づけられている。
【００８８】
[クロック供給器の動作]
以下に、図６に示すクロック供給器７の動作について説明する。
【００８９】
入力端子ＣＬＫ１、ＣＬＫ２には原クロック信号６、反転原クロック信号１１がそれぞれ入力されている。なお、原クロック信号６及び反転原クロック信号１１は、（ａ）同一周波数であり、（ｂ）Ｌｏｗレベル側の電圧が０Ｖであり、Ｈｉｇｈレベル側の電圧が外部電源ＶＤＤの電圧Ｖｄｄである振幅レベルを有しており、（ｃ）位相が互いに１８０度ずれている。
【００９０】
入力端子Ａには、ＰチャネルＭＯＳトランジスタＭ２０１、Ｍ６０１の各ゲートを制御する出力信号４が入力されている。ＰチャネルＭＯＳトランジスタＭ２０１、Ｍ６０１のソース側にあるＰチャネルＭＯＳトランジスタＭ１０１、Ｍ５０１がオン状態になったとき、出力端子ＣＬＫＯＵＴ１，ＣＬＫＯＵＴ２より出力されるクロック信号９、反転クロック信号１０の振幅レベルを調整することが可能となる。
【００９１】
入力端子Ａに出力信号４の下限電圧である０Ｖが印加される場合には、ＰチャネルＭＯＳトランジスタＭ２０１、Ｍ６０１の各ゲートは０Ｖが印加されるので、ＰチャネルＭＯＳトランジスタＭ２０１、Ｍ６０１は最大限にオンした状態（ソース・ドレイン間のインピーダンスが最小の状態）になる。この結果として、ＰチャネルＭＯＳトランジスタＭ１０１、Ｍ５０１のドレイン電圧とＮチャネルＭＯＳトランジスタＭ３、Ｍ７のドレイン電圧とは共通となる。
【００９２】
そして、ＮチャネルＭＯＳトランジスタＭ３、Ｍ７がオンしたとき、出力端子ＣＬＫＯＵＴ１、ＣＬＫＯＵＴ２より出力されるクロック信号９、反転クロック信号１０は、それぞれ外部電源ＶＤＤの電圧Ｖｄｄとなる。なお、ＮチャネルＭＯＳトランジスタＭ４、Ｍ８のゲートは、外部電源ＶＤＤの電圧Ｖｄｄが印加されるので、ＮチャネルＭＯＳトランジスタＭ４、Ｍ８はオン状態となる。また、この結果、ＮチャネルＭＯＳトランジスタＭ３、Ｍ７のソース電圧は接地電圧となる。
【００９３】
上記のクロック供給器７の回路状態で、入力端子ＣＬＫ１、ＣＬＫ２に原クロック信号６、反転原クロック信号１１が入力される場合には、Ｌｏｗレベル側が０Ｖとなり、Ｈｉｇｈレベル側が外部電源ＶＤＤの電圧Ｖｄｄとなる、最大振幅レベルのクロック信号９、反転クロック信号１０が、出力端子ＣＬＫＯＵＴ１、ＣＬＫＯＵＴ２より出力される。
一方、入力端子Ａに上限電圧である外部電源ＶＤＤの電圧Ｖｄｄが印加される場合には、ＰチャネルＭＯＳトランジスタＭ２０１、Ｍ６０１の各ゲートは外部電源ＶＤＤの電圧が印加されるので、ＰチャネルＭＯＳトランジスタＭ２０１、Ｍ６０１はオフ状態になる。この結果、ＰチャネルＭＯＳトランジスタＭ１０１のドレインとＮチャネルＭＯＳトランジスタＭ３のドレインとはハイインピーダンスになり、同様にＰチャネルＭＯＳトランジスタＭ５０１のドレインとＮチャネルＭＯＳトランジスタＭ７のドレインとはハイインピーダンスになる。
【００９４】
ＮチャネルＭＯＳトランジスタＭ４、Ｍ８のゲートは外部電源ＶＤＤの電圧Ｖｄｄが印加されるので、ＮチャネルＭＯＳトランジスタＭ４、Ｍ８はオン状態となり、ＮチャネルＭＯＳトランジスタＭ３、Ｍ７のソース電圧は接地電圧となる。
【００９５】
上記のクロック供給器７の回路状態で、入力端子ＣＬＫ１、ＣＬＫ２に原クロック信号６、反転原クロック信号１１が入力されるとき、ポンプ回路部１２の各容量素子Ｃ１〜Ｃ５により多少電圧が持ち上がるが、外部電源ＶＤＤの略２分の１Ｖとなる最小振幅レベルのクロック信号９、反転クロック信号１０が出力端子ＣＬＫＯＵＴ１、ＣＬＫＯＵＴ２より出力される。
【００９６】
図１に示す出力電圧Ｖｏｕｔから得られたフィードバック信号（分圧電圧Ｖ１）を用いることにより、入力端子Ａには出力電圧Ｖｏｕｔが所定の負の昇圧出力電圧で一定となるような電圧が印加される。このため、図６に示すクロック供給器７の構成であっても、ＰチャネルＭＯＳトランジスタＭ２０１、Ｍ６０１はゲートの電圧に応じて、ＰチャネルＭＯＳトランジスタＭ１０１と出力端子ＣＬＫＯＵＴ１との間のインピーダンス（上記のインバータ７０１の出力インピーダンス）、ＰチャネルＭＯＳトランジスタＭ５０１と出力端子ＣＬＫＯＵＴ２との間のインピーダンス（上記のインバータ７０２の出力インピーダンス）を線形的に調整することにより、ひいては、出力端子ＣＬＫＯＵＴ１、ＣＬＫＯＵＴ２より出力されるクロック信号９、反転クロック信号１０の振幅レベルを調整することができる。従って、図６に示すインバータ回路７の構成であっても、図３に示すクロック供給器７と同様の効果が得られる。
【００９７】
上記のように、本発明の実施の形態２のクロック供給器７によれば、出力電圧Ｖｏｕｔから得られたフィードバック信号を用いてポンプ回路部１２を制御するクロック信号９、反転クロック信号１０の振幅レベル、ひいてはＰチャネルＭＯＳトランジスタと出力端子間のインピーダンスを線形的に調整することにより、無駄なノイズの発生を抑え、高周波を用いる電子機器にも搭載可能なチャージポンプ回路を実現することができる。換言すると、本発明では、クロック供給器７からポンプ回路部１２へのクロック信号を供給したり当該供給を停止したりするような間欠動作が引き起こされず、ノイズの発生を防止することができる。
【００９８】
なお、図６に示したクロック供給器７は、図４、４に示したＮチャネルＭＯＳトランジスタを用いた構成であっても同様な効果を得られるので、図６に示す構成に限定されるものではない。出力端子ＣＬＫＯＵＴ１、ＣＬＫＯＵＴ２より出力されるクロック信号９、反転クロック信号１０の振幅レベルを調整するインバータとして機能する構成であれば、ＣＭＯＳゲートの段数やＮＡＮＤ、ＮＯＲ構成など種類に制限されない。
【００９９】
（実施の形態３）
[チャージポンプ回路の構成]
図７に示す本発明の実施の形態３に係るチャージポンプ回路２００は、図１に示した実施の形態１に係るチャージポンプ回路１００の構成と略等価である。なお、図１に示したチャージポンプ回路１００の構成と異なる部分は、基準電圧源１が一定の電圧（例えば、０Ｖ、又は４．０Ｖ）を出力する安定化電源１０１に置き換わり、接地端子３が差動増幅器２の非反転入力端子に一定の負電圧（例えば、−１．０Ｖ）を出力する負電圧電源１０２に置き換わった点である。
【０１００】
安定化電源１０１は、所定の基準電圧Ｖ２を出力する。基準電圧Ｖ２は抵抗Ｒ１、Ｒ２を直列接続した抵抗分圧器１３を経て出力端子Ｖｏｕｔに印加される。
差動増幅器２の反転入力端子には、基準電圧Ｖ２と出力電圧Ｖｏｕｔとの間の電圧差を抵抗分圧器１３によって分圧した分圧電圧Ｖ１が印加されている。差動増幅器２の非反転入力端子には、負電圧電源１０２より出力される負電圧Ｖ３が印加されている。差動増幅器２の出力信号４は、クロック供給器７に入力されており、クロック供給器７の出力信号の振幅レベルを調整するための制御に用いられる。
【０１０１】
図１に示すチャージポンプ回路１００と同様に、クロック信号源５は、図７に示すチャージポンプ回路２００の制御クロック信号として用いられる所定の周波数の原クロック信号６を発生するクロック信号源である。クロック信号源５より出力される原クロック信号６はクロック供給器７に入力され、原クロック信号６をインバータ素子８で反転させた反転原クロック信号１１もまたクロック供給器７に入力される。
【０１０２】
クロック供給器７は、外部電源ＶＤＤを電源としたインバータ７０１、７０２で構成されている。原クロック信号６はインバータ７０１へ入力され、反転原クロック信号１１はインバータ７０２へ入力されている。
【０１０３】
ポンプ回路部１２は、５つのポンピング・パケット１２１ａ〜１２１ｅを多段接続して構成されている。初段のポンピング・パケット１２１ａのダイオードＤ１のカソード側は接地電圧１２２に接続されている。最終段のポンピング・パケット１２１ｅのダイオードＤ５のアノード側は出力端子Ｖｏｕｔと接続されている。容量素子Ｃ１、Ｃ３の他方の端子にはインバータ７０１よりクロック信号９が入力され、容量素子Ｃ２、Ｃ４の一方の端子にはインバータ７０２より反転クロック信号１０が入力されている。最終段のポンピング・パケット１２１ｅの容量素子Ｃ５は接地端子３に接続されている。
【０１０４】
[チャージポンプ回路の動作]
上記のように構成されたチャージポンプ回路２００の動作について説明する。
【０１０５】
ポンプ回路部１２の動作は、図１に示した実施の形態１に係るポンプ回路部１２の動作と等価であるので、ポンプ回路部１２を制御する周辺回路の動作について以下に説明する。
【０１０６】
チャージポンプ回路２００を起動するとき、安定化電源１０１は一定の電圧Ｖ２を発生させる。また、差動増幅器２の反転入力端子に入力される分圧電圧Ｖ１は次式の電圧となる。
Ｖ１＝（（Ｒ１×Ｖｏｕｔ）＋（Ｒ２×Ｖ２））／（Ｒ１＋Ｒ２）・・・（式３−１）
【０１０７】
このとき、安定化電源１０１の出力電圧Ｖ２が接地電圧０Ｖの場合、分圧電圧Ｖ１は次式の電圧を出力する。
Ｖ１＝（Ｒ１×Ｖｏｕｔ）／（Ｒ１＋Ｒ２）・・・（式３−２）
【０１０８】
なお、ポンプ回路部１２の昇圧動作が安定した際に、出力電圧Ｖｏｕｔが所定の昇圧出力電圧となるように、かつ分圧電圧Ｖ１は負電圧Ｖ３となるように、抵抗分圧器１３の分圧比があらかじめ調整されている。
【０１０９】
起動時では、出力電圧Ｖｏｕｔは０Ｖであるので、０Ｖの分圧電圧Ｖ１が差動増幅器２の反転入力端子に印加されている。また、差動増幅器２の非反転入力端子には負電圧Ｖ３が印加されている。ここで、負電圧Ｖ３と分圧電圧Ｖ１との間に最大限の差が生じているため、差動増幅器２の出力信号４は下限電圧の０Ｖとなる。
【０１１０】
さらに、起動時では、クロック信号源５はある一定の発振周波数の原クロック信号６を出力する。原クロック信号６はインバータ７０１へ入力され、原クロック信号６をインバータ素子８で反転させた反転原クロック信号１１はインバータ７０２へ入力される。なお、出力信号４は下限電圧の０Ｖであるので、クロック供給器７より出力されるクロック信号９、反転クロック信号１０の振幅レベルは最大振幅レベルとなる。
クロック信号９、反転クロック信号１０のＨｉｇｈ／Ｌｏｗの切り替わりに応じて、ポンプ回路部１２の容量素子Ｃ１〜Ｃ５の充放電が行われる。この結果、出力電圧Ｖｏｕｔは所定の負の昇圧出力電圧になり、差動増幅器２の出力信号４が上限電圧である外部電源ＶＤＤの電圧Ｖｄｄとなるとき、クロック供給器７より出力されるクロック信号９、反転クロック信号１０の振幅レベルは最小振幅レベルとなる。
【０１１１】
ところで、出力端子Ｖｏｕｔに何らかの負荷が接続され、出力電圧Ｖｏｕｔが持ち上がるような場合には、分圧電圧Ｖ１が負電圧Ｖ３よりも高くなっても、差動増幅器２は分圧電圧Ｖ１のフィードバックに基づいた出力信号４を出力し、当該出力信号４によってインバータ７０１、７０２より出力されるクロック信号９、反転クロック信号１０の振幅レベルを調整することができる。
【０１１２】
図７に示すチャージポンプ回路２００は、ポンプ回路部１２の容量素子Ｃ１〜Ｃ５の充放電を制御するクロック信号９、反転クロック信号１０の振幅レベルを調整することで、ポンプ回路部１２の容量素子Ｃ１〜Ｃ５の容量を調節することができる。また、この結果、クロック信号９、反転クロック信号１０を供給したり停止したりすることなく、ノイズの発生しない一定の負電圧を出力できるチャージポンプ回路２００を実現することができる。
【０１１３】
なお、チャージポンプ回路２００は、出力端子Ｖｏｕｔに対して抵抗分圧器１３を経て印加される基準電圧Ｖ２は、接地端子の接地電圧とすることとも可能である。また、差動増幅器２の非反転入力端子において負電圧電源１０２以外のその他の負電源で形成してもよい。さらに、安定化電源１０１と負電圧電源１０２とは一定の電圧を出力できる構成であればよい。
【０１１４】
本発明は負の昇圧出力電圧Ｖｏｕｔを出力するチャージポンプ回路について説明しているが、正の昇圧出力電圧を出力するチャージポンプ回路についても同様な効果を得ることができる。なお、正の昇圧出力電圧を出力するチャージポンプ回路を構成するためには、図１、図７に示されるポンプ回路部１２において、接地端子１２２から出力端子Ｖｏｕｔに向う方向が順方向となるように、ダイオードＤ１〜Ｄ５を直列接続して構成すればよい。かかる構成のポンプ回路部と図１、図７に示されるチャージポンプ回路１００、２００のその他の構成要素を具備したチャージポンプ回路によれば、安定した正の昇圧出力電圧Ｖｏｕｔを生成することができる。
【０１１５】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施の形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０１１６】
本発明は、出力電圧を安定化させるチャージポンプ回路、特に高周波を用いる電子機器に搭載させるチャージポンプ回路にとって有益である。
【符号の説明】
【０１１７】
Ｄ１〜Ｄ５  ダイオード
Ｃ１〜Ｃ５  容量素子
Ｒ１、Ｒ２  抵抗
Ｖｒｅｆ  基準電圧
Ｖ１  電圧
Ｖ２  分圧電圧、
Ｖ３  電圧
Ｖｏｕｔ  出力電圧
ＶＤＤ  外部電源
１  基準電圧源
２  差動増幅器
３  接地端子
５  クロック信号源
７  クロック供給器
８、７０１、７０２  インバータ
４、出力信号
６、９、１０、１１  クロック信号
１２  ポンプ回路部
１２１、１２１ａ〜１２１ｅ  ポンピング・パケット
１３  抵抗分圧器
１０１  安定化電源
１０２  負電圧電源
Ｍ１、Ｍ２、Ｍ５、Ｍ６、Ｍ１０１、Ｍ２０１、Ｍ５０１、Ｍ６０１  ＰチャネルＭＯＳトランジスタ
Ｍ３、Ｍ４、Ｍ７、Ｍ８、Ｍ４０１、Ｍ８０１  ＮチャネルＭＯＳトランジスタ
Ａ、ＣＬＫ１、ＣＬＫ２  入力端子
ＣＬＫＯＵＴ１、ＣＬＫＯＵＴ２  出力端子
【図１】
2011083050.tif 000003
【図２】
2011083050.tif 000004
【図３】
2011083050.tif 000005
【図４】
2011083050.tif 000006
【図５】
2011083050.tif 000007
【図６】
2011083050.tif 000008
【図７】
2011083050.tif 000009
【図８】
2011083050.tif 000010