(57)【要約】【課題】内部のノードの縮退故障による不良を検出できる集積回路装置を提供する。【解決手段】集積回路装置は、通常動作用信号を供給されて通常動作を行う被試験回路と、テスト用信号を供給されて動作試験を行う試験回路と、通常動作用信号とテスト用信号とがそれぞれ供給される第１、第２の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて第１または第２の入力端子の信号を出力する出力端子とを有するセレクタと、テスト用信号の入力端子と第２の入力端子との間に設けられたゲートと、テストモード信号の遷移を検出したときにゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する。【選択図】図３
2011027678.tif 000002
【特許請求の範囲】
【請求項１】
通常動作用信号を供給されて通常動作を行う被試験回路と、
テスト用信号を供給されて動作試験を行う試験回路と、
前記通常動作用信号とテスト用信号とがそれぞれ供給される第１、第２の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第１または第２の入力端子の信号を出力する出力端子とを有するセレクタと、
前記テスト用信号の入力端子と前記第２の入力端子との間に設けられたゲートと、前記テストモード信号の遷移を検出したときに前記ゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する集積回路装置。
【請求項２】
請求項１において、
前記通常動作用信号は通常動作用クロックであり、前記テスト用信号はテスト用クロックである集積回路装置。
【請求項３】
請求項１または２において、
前記テスト用信号供給回路は、前記テストモード信号の遷移に応答して、リセット状態と逆の論理信号をラッチするラッチ回路を有し、当該ラッチ回路の出力に応じて前記ゲートが前記テスト用信号を通過状態または非通過状態のいずれかになる集積回路装置。
【請求項４】
通常動作用信号を供給されて通常動作を行う被試験回路と、
テストモード信号が供給されるテストモード信号端子を有し前記テストモード信号が供給されて動作試験状態にされる試験設定回路と、
前記テストモード信号端子に第１の論理信号が供給されたときに当該テストモード信号端子の信号をキャプチャする信号キャプチャ回路と、
複数のフリップフロップがチェイン状に接続され、スキャンクロックに応答して各フリップフロップの保持データを転送するシフトモードと、前記被試験回路の所定のノードの信号を各フリップフロップにキャプチャするキャプチャモードとを有するスキャンチェイン回路とを有し、
前記スキャンチェイン回路は、前記キャプチャモードで前記信号キャプチャ回路のキャプチャ信号をキャプチャする第１のキャプチャ用フリップフロップを有する集積回路装置。
【請求項５】
請求項４において、
前記試験設定回路は、前記通常動作用信号とテスト用信号とがそれぞれ供給される第１、第２の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第１または第２の入力端子の信号を出力する出力端子とを有するセレクタを有し、
前記セレクト端子が前記テストモード信号端子として前記信号キャプチャ回路によりキャプチャされる集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置に関する。
【背景技術】
【０００２】
集積回路装置の動作試験では、複数のテストパターンを入力し、内部回路をクロックに同期して所定のサイクル動作させ、そのときの出力パターンが期待値パターンと一致するか否かを検証する。
【０００３】
また、別の動作試験として、集積回路装置内に内部回路の所定の設定ノードにテストパターンを設定し、クロックに同期して所定サイクル動作させ、その時の所定の監視ノードに形成される出力パターンが、期待値パターンと一致するか否かを検証する。この動作試験を行うために、複数のフリップフロップをチェイン状に接続したスキャンチェイン回路が集積回路装置の内部に設けられる。動作試験では、まず、スキャンチェイン回路をシフトモードに設定してテストパターンをスキャンチェイン回路内の各フリップフロップに転送し、各フリップフロップの出力が内部の被試験回路の設定ノードに設定される。そして、スキャンチェイン回路をキャプチャモードに設定して被試験回路の監視ノードの信号を各フリップフロップに取り込み、その後、シフトモードに設定して各フリップフロップに取り込まれた監視ノードの信号を転送し、得られた監視ノードの信号が期待値パターンと一致するか否かを検証する。
【０００４】
上記の動作試験を行うために、集積回路装置内には、テストモード信号に応じて動作試験状態に設定される試験設定回路が設けられる。たとえば、試験設定回路は、通常動作用信号とテスト用信号とをテストモード信号に応じて選択するセレクタなどである。そして、動作試験の時に、外部の試験装置からまたは内部の自己試験回路からのテストモード信号に応じて、セレクタがテスト用信号を選択する状態に設定され、テスト用信号が内部回路に供給される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２９２１７３号公報
【特許文献２】特開２０００−２１６３４４号公報
【特許文献３】特開平０７−３１１２４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
集積回路装置内において、配線短絡故障などにより特定のノードがＨレベルの論理「０」またはＬレベルの論理「１」に縮退（Stuck at 0 or 1）する故障モードがある。動作試験では、この縮退故障ノードが存在している場合に、動作試験ではテスト不良となったり、出力パターンが期待値パターンと不一致になるなどで検出できるようにしなければならない。
【０００７】
しかしながら、前述のセレクタの入力を選択するテストモード信号が供給されるセレクト端子の縮退状態を検出することは容易ではない。たとえば、テストモード信号をテストモードを示す論理「１」に設定してセレクタがテスト用信号を選択するようにした場合、セレクト端子が論理「０」に縮退している場合は、セレクタがテスト用信号を選択することができずテスト不良が検出される。これにより、セレクト端子の論理「０」縮退を検出することができる。しかし、セレクト端子が論理「１」に縮退している場合は、テストモード信号によらずセレクタがテスト用信号を選択し、テスト不良にはならず検出できない。
【０００８】
セレクト端子がいずれかの論理に縮退していると、通常動作を行うことができず、動作試験では不良品として検出される必要がある。
【０００９】
そこで、本発明の目的は、内部のノードの縮退故障による不良を検出できる集積回路装置を提供することにある。
【課題を解決するための手段】
【００１０】
集積回路の第１の側面は、通常動作用信号を供給されて通常動作を行う被試験回路と、テスト用信号を供給されて動作試験を行う試験回路と、前記通常動作用信号とテスト用信号とがそれぞれ供給される第１、第２の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第１または第２の入力端子の信号を出力する出力端子とを有するセレクタと、前記テスト用信号の入力端子と前記第２の入力端子との間に設けられたゲートと、前記テストモード信号の遷移を検出したときに前記ゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する。
【発明の効果】
【００１１】
第１の側面によれば、テストモード信号端子が縮退故障している場合にテスト用信号が内部に供給されず動作不良として検出される。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態が適用される集積回路装置の構成図である。
【図２】本実施の形態が適用されるセレクタの構成図である。
【図３】第１の実施の形態における集積回路装置の構成図である。
【図４】本実施の形態のテスト用信号供給回路の例を示す図である。
【図５】本実施の形態における集積回路装置の動作試験を示すフローチャート図である。
【図６】本実施の形態における集積回路装置の動作試験の信号波形図である。
【図７】本実施の形態における集積回路装置の動作試験の信号波形図である。
【図８】第２の実施の形態における集積回路装置の構成図である。
【図９】第２の実施の形態における集積回路装置の動作試験のフローチャート図である。
【図１０】第２の実施の形態における集積回路装置の動作試験の信号波形図である。
【図１１】第２の実施の形態における集積回路装置の動作試験の信号波形図である。
【図１２】第２の実施の形態における別の集積回路装置の構成図である。
【図１３】第２の実施の形態における別の集積回路装置の構成図である。
【図１４】第２の実施の形態における別の集積回路装置の構成図である。
【発明を実施するための形態】
【００１３】
図１は、本実施の形態が適用される集積回路装置の構成図である。集積回路装置は、通常動作を行う内部回路１４と、内部回路の動作試験を行う試験回路１６とを有する。内部回路１４が被試験回路であり、試験回路１６は、複数のフリップフロップＦＦ１〜ＦＦｎをチェイン上に接続したスキャンチェイン回路である。これらのフリップフロップの全てまたは一部は、内部回路１４の一部でもある。
【００１４】
さらに、集積回路装置はセレクタＳＬを有し、セレクタＳＬは、テストモード信号ＴＭＯＤＥがセレクト端子Ｓに入力され、そのセレクト端子Ｓに応じて、通常動作で使用されるシステムクロックＳＣＫ（Ｓ＝０の場合）か、動作試験で使用されるテストクロックＴＣＫ（Ｓ＝１の場合）かのいずれかを内部クロックＩＣＫとして出力する。内部クロックＩＣＫは、スキャンチェイン回路１６内のフリップフロップＦＦ１〜ＦＦｎのクロック入力端子ＣＫｉｎに供給されるとともに、内部回路１４にも供給される。
【００１５】
通常動作では、システムクロックＳＣＫがＰＬＬ回路とフリップフロップ１２とインバータ１０とで生成され、テストモード信号ＴＭＯＤＥ＝０に基づいてセレクタＳＬがこのシステムクロックＳＣＫを選択し、内部クロックＩＣＫとして出力する。ＰＬＬ回路が生成するクロックに同期してフリップフロップ１２がシステムクロックＳＣＫを生成する。そして、内部クロックＩＣＫが内部回路１４とフリップフロップＦＦ１〜ＦＦｎに供給される。このシステムクロックＳＣＫが通常動作用信号に対応する。
【００１６】
一方、動作試験では、テストモード信号ＴＭＯＤＥ＝１に基づいてセレクタＳＬがテストクロックＴＣＫを選択し、内部クロックＩＣＫとして出力する。このテストクロックＴＣＫがテスト用信号に対応する。
【００１７】
フリップフロップＦＦ１〜ＦＦｎは、入力端子としてデータ端子Ｄとスキャンイン端子ＳＩとを有し、さらに、出力端子Ｑとクロック入力端子ＣＫｉｎと、図示しないスキャンモード端子ＳＭとを有する。スキャンモード端子に入力されるスキャンモード信号ＳＭがスキャンモードの場合は、スキャンイン端子ＳＩが入力端子として動作し、データ端子Ｄには入力されない。一方、スキャンモード信号ＳＭが非スキャンモードの場合は、データ端子Ｄが入力端子として動作し、スキャンイン端子ＳＩには入力されない。さらに、フリップフロップはリセット端子Ｒを有し、リセット信号ＲＳＴに応答して内部のデータを論理０にリセットする。
【００１８】
通常動作時または動作試験時のキャプチャモードでは、内部回路１４内の所定のノード１４ｏｕｔがクロックＩＣＫに同期してフリップフロップＦＦ１〜ＦＦｎのデータ端子Ｄに入力される。すなわち、内部クロックＩＣＫに同期して、内部回路１４内の所定のノード１４ｏｕｔの信号がスキャンチェイン回路１６内のフリップフロップＦＦ１〜ＦＦｎにキャプチャされる。
【００１９】
一方、動作試験時のスキャンモードでは、スキャンイン動作の場合、スキャンイン入力端子Ｓｉｎの信号がスキャンイン端子ＳＩと出力端子Ｑとでチェイン状に接続されたフリップフロップＦＦ１〜ＦＦｎ内に内部クロックＩＣＫに同期して転送される。また、スキャンモードのスキャンアウト動作では、フリップフロップＦＦ１〜ＦＦｎにキャプチャされているデータが、内部クロックＩＣＫに同期して転送され、スキャンアウト端子Ｓｏｕｔから出力される。
【００２０】
これにより、動作試験では、フリップフロップＦＦ１〜ＦＦｎをスキャンモードにして、複数データの組み合わせからなるテストパターンをスキャンイン動作で複数のフリップフロップＦＦ１〜ＦＦｎに設定し、それら設定したテストパターンを出力端子Ｑから内部回路１４のノード１４ｉｎに設定する。そして、フリップフロップを非スキャンモードにして、内部クロックＩＣＫに同期して内部回路１４を動作させる。また、内部クロックＩＣＫに同期して内部回路のノード１４ｏｕｔがフリップフロップＦＦ１〜ＦＦｎにキャプチャされる。再度、フリップフロップをスキャンモードにして、キャプチャした内部回路内のノードのデータをスキャンアウト動作でスキャンアウト端子から抽出する。
【００２１】
このように、動作試験では、スキャンモードで、スキャンインによるテストパターンの内部回路への設定と、スキャンアウトによる内部回路のノードからキャプチャしたデータの抽出とが行われ、キャプチャモードで、内部回路のノード１４ｏｕｔのデータがフリップフロップのデータ端子Ｄからキャプチャされる。なお、動作試験では、外部から、または、内蔵されているテスト回路（ＤＦＴ（Design for Test）回路）から、フリップフロップＦＦ１〜ＦＦｎへのリセット信号ＲＳＴやシフトモード信号ＳＭなどが供給される。また、テストクロックＴＣＫは外部から供給される。
【００２２】
図２は、本実施の形態が適用されるセレクタの構成図である。セレクタＳＬは、第１の入力端子に通常動作用信号ＳＳ１を、第２の入力端子にテスト用信号ＴＳ１をそれぞれ入力し、セレクト端子Ｓに供給されるテストモード信号ＴＭＯＤＥに応じて、いずれかの入力を選択し、出力端子Ｘから出力する。通常動作用信号ＳＳ１は、たとえば、上記のようにシステムクロックである。また、テスト用信号ＴＳ１は、たとえば、上記のようにテスト用クロックである。
【００２３】
集積回路装置内には、図２のセレクタが複数箇所に設けられている。そして、テストモード信号ＴＭＯＤＥにより論理が固定される箇所は、上記のセレクタＳＬに加えて、複数の箇所に及ぶ。
【００２４】
図１において、内部回路のノードが論理１に固定されている場合（スタックアト１故障、１縮退故障）、論理０に固定されている場合（スタックアト０故障、０縮退故障）に、動作試験で不良と判定されることが求められている。このような縮退故障を検出できるテストパターンを設定して動作試験をすることで、縮退故障を有する集積回路装置は動作不良として検出される。
【００２５】
一方、動作試験は、前述のとおり、ＬＳＩ外部のテストモード端子ＴＭＯＤＥからテストモード信号を「１」にして行われる。この場合、セレクタＳＬのセレクト端子Ｓが縮退故障になっている場合に動作不良として検出されることが必要である。セレクト端子Ｓが論理０の縮退故障の場合は、外部からテストモード信号ＴＭＯＤＥを１に設定しても、セレクト端子Ｓは論理０であり、セレクタＳＬはシステムクロックＳＣＫ側を選択する。しかし、動作試験ではシステムクロックＳＣＫは生成されないので、動作試験では動作不良と検出されうる。一方、セレクト端子Ｓが論理１の縮退故障の場合は、外部からテストモード信号ＴＭＯＤＥを１に設定すると、その通りにセレクト端子Ｓが１になり、動作試験をパスしてしまうことになる。つまり、セレクト端子Ｓが論理１の縮退故障は、動作試験によって検出することができない。
【００２６】
上記のように、動作試験で論理１に制御されるテストモード信号ＴＭＯＤＥが供給されるノードの論理１の縮退故障は、テストモード信号ＴＭＯＤＥを動作試験ではない論理０にする必要があり、好ましくない。
【００２７】
図３は、第１の実施の形態における集積回路装置の構成図である。図１の集積回路装置と同様に、セレクタＳＬと、内部回路１４と、スキャンチェイン回路１６とを有する。そして、セレクタＳＬの入力端子とテストクロック端子ＴＣＫとの間にテスト用信号供給回路２０が設けられている。
【００２８】
このテスト用信号供給回路２０は、アンドゲートＡＮＤと、ラッチ回路２２とを有し、ラッチ回路２２は、リセット信号でラッチ状態が０になり、ゲート端子Ｇにテストモード信号ＴＭＯＤＥの反転信号が供給され、データ端子Ｄは論理１の電源Ｖｄｄに接続されている。そして、ラッチ回路２２は、リセット信号ＲＳＴが論理０（Ｌレベル）になるとラッチ状態が論理０になり、テストモード信号ＴＭＯＤＥが論理０（Ｌレベル）になったとき、ゲート端子Ｇが論理１（Ｈレベル）になり、ラッチ状態が論理１になる。このラッチ状態は出力端子Ｑから出力される。
【００２９】
一方、アンドゲートＡＮＤは、ラッチ回路の出力Ｑが論理０の時は出力が論理０に固定されてテストクロックＴＣＫを通過させず、ラッチ回路の出力Ｑが論理１の時は出力がテストクロックＴＣＫと同じになり通過させる。
【００３０】
したがって、セレクタＳＬのセレクト端子Ｓが論理１に縮退している場合は、リセット状態からテストモード信号ＴＭＯＤＥが論理０（Ｌレベル）にされても、ゲート端子Ｇは論理１にはならずラッチ回路２２のラッチ状態はリセット状態を維持する。そのため、ゲートＡＮＤの入力Ａ２は論理０（Ｌレベル）のままとなり、その後の動作試験では、テストクロックＴＣＫがゲートＡＮＤを通過せず、セレクタＳＬの出力端子ＸからはテストクロックＴＣＫは出力されない。その結果、動作試験では動作不良となり集積回路装置は不良品と判定される。
【００３１】
このように、テスト用信号供給回路２０は、テストモード信号ＴＭＯＤＥが正常に論理０になった場合のみテストクロックＴＣＫをセレクタＳＬに通過させ、テストモード信号ＴＭＯＤＥが正常に論理０にならない場合は通過させない。それにより、セレクタＳＬのセレクト端子Ｓの論理１の縮退故障時には、テストクロックＴＣＫが内部回路１４とスキャンチェイン回路１６に供給されず、動作不良として検出される。よって、セレクト端子Ｓの論理１の縮退故障を検出することができる。
【００３２】
図４は、本実施の形態のテスト用信号供給回路の例を示す図である。図４の例は、図２のセレクタＳＬに適用した例である。図３と異なるのは、通常動作用信号ＳＳ１とテスト用信号ＴＳ１がクロック以外の信号であることだけであり、それ以外の構成は図３と同じである。テスト用信号供給回路２０は、図３と同様に、ラッチ回路２２とアンドゲートＡＮＤとを有する。
【００３３】
図５は、本実施の形態における集積回路装置の動作試験を示すフローチャート図である。また、図６、図７は、その動作試験の信号波形図である。図６が論理１の縮退故障をしていない場合を、図７が論理１の縮退故障をしている場合をそれぞれ示している。
【００３４】
本実施の形態の動作試験では、初期設定サイクルＣ０を行った後に、シフトサイクルＣ１とキャプチャサイクルＣ２とを交互に繰り返す。図６、図７には、最初のシフトサイクルＣ１とキャプチャサイクルＣ２のみが示されているが、図５に示すとおり、これらのサイクルＣ１、Ｃ２は交互に繰り返される。
【００３５】
図５について、図６を例にして説明する。初期設定サイクルＣ０では、最初にリセット信号ＲＳＴが論理０になり、ラッチ回路２２をリセットしてラッチ状態を論理０にする（Ｓ１）。これによりラッチ回路２２の出力Ｑは論理０になり、アンドゲートＡＮＤの出力は論理０に固定される。このとき、テストモード信号ＴＭＯＤＥは論理１でも論理０でもよいが、図６には、実線でＴＭＯＤＥ＝１が、破線でＴＭＯＤＥ＝０がそれぞれ示されている。そして、リセット信号ＲＳＴは論理０から論理１に戻される（Ｓ１）。これでラッチ回路２２は、ゲート端子が論理１になるタイミングでデータ端子Ｄを取り込み可能になる。
【００３６】
初期設定サイクルＣ０では、さらに、テストモード信号ＴＭＯＤＥを論理０にした後論理１に戻す（Ｓ２）。最初にテストモード信号ＴＭＯＤＥが論理１の場合は、図６中の実線にあるとおり、ＴＭＯＤＥを論理１、論理０、論理１にする。このとき、セレクタＳＬのセレクト端子Ｓが論理１に縮退していなければ、テストモード信号ＴＭＯＤＥ＝０に応答して、ラッチ回路２２のゲート端子Ｇにはテストモード信号ＴＭＯＤＥの反転論理が入力され、ＴＭＯＤＥ＝０の反転論理１が入力され、ラッチ回路２２のラッチ状態は論理１になり、出力Ｑは論理１になる。その結果、ゲートＡＮＤの入力Ａ２もＨレベルになり、テストクロックＴＣＫがセレクタＳＬに入力可能状態になる。
【００３７】
最初にテストモード信号ＴＭＯＤＥが論理０の場合は、ＴＭＯＤＥを論理０、論理１にする。このとき、リセット信号ＲＳＴの論理１に応答して、ラッチ回路２２のゲート端子Ｇにはテストモード信号ＴＭＯＤＥの反転論理、ＴＭＯＤＥ＝０の反転論理１が入力され、ラッチ回路２２のラッチ状態は論理１になり、出力Ｑは論理１になる。その結果、ゲートＡＮＤの入力Ａ２もＨレベルになり、テストクロックＴＣＫがセレクタＳＬに入力可能状態になる。
【００３８】
初期設定サイクルＣ０では、テストモード信号ＴＭＯＤＥの論理０をラッチ回路２２が検出できるか否かに応じて、ゲートＡＮＤを通過状態または非通過状態のままにする。それにより、その後のシフトサイクルＣ１とキャプチャサイクルＣ２とによる動作試験で、セレクト端子Ｓの論理１の縮退故障による動作不良を検出することができる。また、シフトサイクルＣ１とキャプチャサイクルＣ２とによる動作試験では、テストモード信号ＴＭＯＤＥを論理１に維持しなければならないが、初期設定サイクルは動作試験の最初に１回のみ行えばよいので、動作試験に悪影響を与えることもない。
【００３９】
初期設定サイクル後のシフトサイクルＳ３（Ｃ１）では、テストモード信号ＴＭＯＤＥ＝１のまま、フリップフロップＦＦ１〜ＦＦｎがスキャンモードに設定され、テストクロックＴＣＫが供給され、それがセレクタＳＬの出力Ｘから内部クロックＩＣＫとして供給される。シフトサイクルでは、前述のとおり、スキャンイン端子ＳｉｎからテストパターンがスキャンインされてフリップフロップＦＦ１〜ＦＦｎに設定される。
【００４０】
次にキャプチャサイクルＳ４（Ｃ２）では、テストモード信号ＴＭＯＤＥ＝１のまま、フリップフロップＦＦ１〜ＦＦｎが非スキャンモードに設定され、内部回路１４の所定ノード１４ｉｎの信号がフリップフロップにキャプチャされる。
【００４１】
その後の、シフトサイクルＳ５（Ｃ１）では、フリップフロップＦＦ１〜ＦＦｎがスキャンモードに設定され、テストクロックＴＣＫが内部クロックＩＣＫとして供給される。このシフトサイクルでは、フリップフロップ内にキャプチャされたデータがスキャンアウト端子Ｓｏｕｔに転送されるとともに、スキャンイン端子Ｓｉｎから次のテストパターンがスキャンインされてフリップフロップＦＦ１〜ＦＦｎに設定される。この時のスキャンアウト端子Ｓｏｕｔから抽出されたデータが期待値と異なる場合は、動作不良として検出され、一致すれば良品と判定される。
【００４２】
その後は、キャプチャサイクルＳ６とシフトサイクルとがテストパターンの数だけ繰り返される。
【００４３】
図７は、セレクト端子Ｓが論理１に縮退している場合の動作波形図である。図５に示されるように、初期設定サイクルＣ０では、まずリセット信号ＲＳＴが論理０になりラッチ回路２２のラッチ状態を論理０にする（Ｓ１）。そして、リセット信号ＲＳＴを論理１にしたあと、テストモード信号ＴＭＯＤＥを論理０にする（Ｓ２）。このとき、セレクト端子Ｓが論理１の縮退故障を起こしている場合は、テストモード信号ＴＭＯＤＥを論理０にしても、実際のノードは論理０（Ｌレベル）にはならない。そのため、ラッチ回路２２は、データ端子Ｄの論理１（Ｈレベル）を取り込むことができず、ラッチ回路２２の出力Ｑは論理０のままとなる。したがって、アンドゲートＡＮＤはテストクロックＴＣＫを通過させることができず、アンドゲートＡＮＤの出力は論理０のままとなり、セレクタＳＬの出力ＸにはテストクロックＴＣＫが出力されない。
【００４４】
その後、シフトサイクルＣ１とキャプチャサイクルＣ２とを交互に行う。しかし、テスト用信号供給回路２０がテスト用信号であるテストクロックＴＣＫを通過させてセレクタＳＬに供給することができないので、動作試験の結果は動作不良となり、結果的にセレクト端子の論理１の縮退故障による不良が検出される。
【００４５】
図８は、第２の実施の形態における集積回路装置の構成図である。この集積回路装置も、図３の第１の実施の形態と同様に、通常動作用信号であるシステムクロックＳＣＫかテスト用信号であるテストクロックＴＣＫかのいずれかをテストモード信号ＴＭＯＤＥに応じて選択するセレクタＳＬと、内部回路１４と、スキャンチェイン回路１６とを有する。ただし、第１の実施の形態と異なり、テスト用信号供給回路は設けられていない。その代わりに、セレクタＳＬのセレクト端子の論理レベルをモニタするための回路３０を有する。
【００４６】
第２の実施の形態では、セレクタＳＬが、テストモード信号ＴＭＯＤＥが供給されるテストモード信号端子を有しテストモード信号が供給されて動作試験状態にされる試験設定回路に対応する。このテストモード信号端子は、セレクタＳＬのセレクト端子であり、「１」側の入力端子を選択する状態が動作試験状態に対応する。
【００４７】
モニタ回路３０は、セレクト端子Ｓに第１の論理信号（論理０）が供給されたときに当該セレクト端子Ｓの信号をキャプチャする信号キャプチャ回路を有する。この信号キャプチャ回路は、フリップフロップＦＦＡとインバータ３２とで構成される。テストモード信号ＴＭＯＤＥが論理０になったときに、インバータ３２を介してフリップフロップＦＦＡのクロック端子が論理１になり、フリップフロップＦＦＡがセレクト端子Ｓの信号を取り込む。もし、セレクト端子Ｓが論理１に縮退している場合は、テストモード信号ＴＭＯＤＥを論理０にしてもセレクト端子Ｓは論理１のままとなり、インバータ３２の出力は論理１にならず、フリップフロップＦＦＡはリセット状態のままとなる。
【００４８】
さらに、スキャンチェイン回路１６は、第１の実施の形態と同様にフリップフロップＦＦ１〜ＦＦｎに加えて、信号キャプチャ回路のフリップフロップＦＦＡの出力ＱをキャプチャするフリップフロップＦＦＢを有する。このフリップフロップＦＦＢは、スキャンチェイン回路１６内のフリップフロップＦＦ３、ＦＦｎの間に設けられている。そして、動作試験でのキャプチャサイクルで、フリップフロップＦＦＡにキャプチャされたセレクト端子Ｓの論理信号が、スキャンチェイン回路１６のフリップフロップＦＦＢにキャプチャされ、その後のスキャンサイクルで、スキャンアウト端子Ｓｏｕｔから出力される。このスキャンアウトされたセレクト端子Ｓの論理信号をチェックすることで、セレクト端子Ｓが論理１に縮退しているか否かを検出することができる。
【００４９】
この信号キャプチャ回路によれば、セレクト端子Ｓが論理０に縮退している場合は、テストモード信号ＴＭＯＤＥを論理０にしたとき、フリップフロップＦＦＡが論理０を取り込む。このキャプチャした論理信号はリセット状態と同じであるが、スキャンアウト動作によりキャプチャした論理信号を検出することができる。
【００５０】
図９は、第２の実施の形態における集積回路装置の動作試験のフローチャート図である。また、図１０は、その動作試験の信号波形図である。動作試験では、まず、テストモード信号ＴＭＯＤＥが論理１にされ、リセット信号ＲＳＴが論理０になりすべてのフリップフロップのラッチ状態が論理０にリセットされる。そして、シフトサイクルＣ１では、テストクロックＴＣＫが内部クロックＩＣＫとして供給され、スキャンチェイン回路１６がスキャンイン端子Ｓｉｎからテストパターンをシフトする。
【００５１】
次に、キャプチャサイクルＣ２では、最初に、テストモード信号ＴＭＯＤＥを一旦論理１から論理０にし、信号キャプチャ回路であるフリップフロップＦＦＡが、セレクト端子Ｓの論理信号をキャプチャする（Ｓ２０）。図１０に示されるとおり、テストモード信号ＴＭＯＤＥが論理０（Ｌレベル）になると、フリップフロップＦＦＡのデータ端子Ｄも論理０になり、インバータ３２の反転動作によりフリップフロップＦＦＡのクロック端子ＦＦＡ／ＣＫが論理１になり、フリップフロップＦＦＡがセレクト端子Ｓの論理信号をキャプチャする。セレクト端子Ｓが論理１に縮退していなければ、フリップフロップＦＦＡはセレクト端子Ｓの論理０をキャプチャする。一方、セレクト端子Ｓが論理１に縮退していると、フリップフロップＦＦＡのクロック端子ＦＦＡ／ＣＫは論理０のままであり、フリップフロップＦＦＡはリセット状態の論理０を維持する。
【００５２】
そして、テストモード信号ＴＭＯＤＥを論理１に戻して、動作試験を再開する（Ｓ２１）。その後は、通常のキャプチャサイクルＣ２が行われる。このキャプチャサイクルで、テストクロックＴＣＫに同期して、フリップフロップＦＦＡの出力端子Ｑの信号がスキャンチェイン回路１６内のフリップフロップＦＦＢにキャプチャされる。また、内部回路１４内の所定のノードの信号も、他のフリップフロップにキャプチャされる。
【００５３】
次のシフトサイクルＣ１では、スキャンチェイン回路１６内のフリップフロップがスキャンモードに設定され、テストクロックＴＣＫに同期して、キャプチャサイクルでキャプチャされた信号が、スキャンチェイン回路１６によりスキャンアウト端子Ｓｏｕｔにスキャンアウトされる。このスキャンアウトされた信号から、セレクト端子Ｓのキャプチャされた信号が検出されて、論理１の縮退故障か否かが検出される。
【００５４】
第２の実施の形態においても、セレクト端子Ｓが論理０に縮退故障していることは、セレクタＳＬがテストクロックＴＣＫを出力しないため、動作試験の結果が動作不良となることで検出される。
【００５５】
図９に示されるテストモード信号ＴＭＯＤＥ＝０にしてセレクト端子Ｓの信号をキャプチャする動作は、動作試験中の複数回のキャプチャサイクルＣ２のうちいずれか１回だけ行えばよい。最初のシフトサイクルＳ１１の前にセレクト端子Ｓの信号をキャプチャする動作を有するキャプチャサイクルを実行してもよい。ただし、この場合のキャプチャサイクルとそれに続くシフトサイクルは、セレクト端子Ｓの論理信号をチェックするだけになり、通常の動作試験に追加される工程になる。
【００５６】
図１１は、第２の実施の形態での動作試験の信号波形図である。図１１には、セレクタＳＬの入力端子０側の信号と、セレクタＳＬの出力端子Ｘの信号とが示されている。動作試験中は、ＰＬＬ回路が停止しシステムクロックＳＣＫは停止状態にある。ただし、システムクロックＳＣＫが論理１の状態か論理０の状態かは予測できない。
【００５７】
そのため、キャプチャサイクルＣ２において、テストモード信号ＴＭＯＤＥを論理０にしたことに応答して、セレクタＳＬの出力端子ＸにシステムクロックＳＣＫの論理１が出力される場合がある。その結果、テストクロックＴＣＫは論理０のままでもセレクタＳＬの出力Ｘが論理１になり、内部クロックＩＣＫが論理１になり、スキャンチェイン回路１６内のフリップフロップＦＦ１〜ＦＦｎが内部クロックＩＣＫの論理１に応答してキャプチャ動作をおこなってしまう。そして、その後テストモード信号ＴＭＯＤＥを論理１にした後のキャプチャ動作でも、テストクロックＴＣＫに応答して、再度キャプチャ動作が発生する。このような２重のキャプチャ動作により、内部回路１４からキャプチャすべき信号の破壊を招くことになる。
【００５８】
結局、キャプチャサイクルＣ２では、セレクタＳＬのセレクト端子Ｓの論理信号のみが正常にスキャンアウトされるだけになる。つまり、キャプチャサイクルＣ２は、セレクト端子Ｓの抽出のみしかできず、内部回路のテストパターンに対する動作結果を抽出することはできない。
【００５９】
この点において、第１の実施の形態では、上記のような不測の事態を回避することができる。また、第１の実施の形態では、動作試験の途中でテストモード信号ＴＭＯＤＥを一旦論理０にする必要はない。
【００６０】
図１２は、第２の実施の形態における別の集積回路装置の構成図である。この集積回路装置は、テストモード信号ＴＭＯＤＥにより動作試験状態にされる試験設定回路として、内部信号Ｓ１を通過させるラッチ回路Ｌｘを有する。それ以外のスキャンチェイン回路１６と信号キャプチャ回路３０は、図８と同じである。ラッチ回路Ｌｘは、データ端子Ｄに内部信号Ｓ１が供給され出力端子Ｑからその内部信号Ｓ１が出力される。また、ゲート端子Ｇにはテストモード信号ＴＭＯＤＥが供給され、リセット端子Ｒにはリセット信号ＲＳＴが供給される。そして、動作試験では、テストモード信号ＴＭＯＤＥが論理１にされ、ラッチ回路Ｌｘは内部信号Ｓ１をデータ端子から取り込み出力端子Ｑから出力する通過状態になる。
【００６１】
このように、外部からのテストモード信号ＴＭＯＤＥの論理１によりラッチ回路Ｌｘを通過状態にする構成でも、テストモード信号端子（ラッチ回路のゲート端子Ｇ）の論理１の縮退故障を信号キャプチャ回路３０により検出することができる。
【００６２】
図１３は、第２の実施の形態における別の集積回路装置の構成図である。この集積回路装置は、テストモード信号ＴＭＯＤＥにより動作試験状態にされる試験設定回路として、ゲーテットクロック回路ＧＣｘを有する。ゲーテットクロック回路ＧＣｘは、イネーブル端子ＥＮが論理１のときにクロック入力端子Ｃｉｎのクロックをクロック出力端子Ｃｏｕｔに出力する回路である。そして、この例では、外部からのテストモード信号ＴＭＯＤＥが論理１にされると、内部クロックＩＣＫがゲーテットクロック回路ＧＣｘから出力され、出力側にある回路群に内部クロックＩＣＫを供給する。これにより動作試験が行われる。
【００６３】
このように、外部からのテストモード信号ＴＭＯＤＥの論理１によりゲーテットクロック回路ＧＣｘを通過状態にする構成でも、テストモード信号端子（ゲーテットクロック回路のイネーブル端子ＥＮ）の論理１の縮退故障を信号キャプチャ回路３０により検出することができる。
【００６４】
図１４は、第２の実施の形態における別の集積回路装置の構成図である。この集積回路装置は、テストモード信号ＴＭＯＤＥにより動作試験状態にされる試験設定回路として、内部のクリア・プリセット信号Ｃ／Ｐか外部からのテスト用クリア・プリセット信号ＴＣ／Ｐかのいずれかを外部からのテストモード信号ＴＭＯＤＥに基づいて選択するセレクタＳＬｘを有する。通常動作では、フリップフロップＦＦｘはクリア・プリセット信号Ｃ／ＰをセレクタＳＬｘを介してフリップフロップＦＦｙに供給する。一方、動作試験のときは、テストモード信号ＴＭＯＤＥが論理１にされ、外部からのテスト用クリア・プリセット信号ＴＣ／ＰがフリップフロップＦＦｙに供給される。外部から任意のクリア・プリセット信号を与えることで動作試験を行う。
【００６５】
このように、外部からのテストモード信号ＴＭＯＤＥの論理１によりセレクタ回路ＳＬｘをテスト用クリア・プリセット信号ＴＣ／Ｐを選択する状態にする構成でも、テストモード信号端子（セレクタＳＬｘのセレクト信号端子Ｓ）の論理１の縮退故障を信号キャプチャ回路３０により検出することができる。
【００６６】
以上の通り、本実施の形態によれば、通常動作用信号とテスト用信号とをテストモード信号により選択するセレクタを有する集積回路において、セレクタのセレクト端子の縮退故障による動作不良を適切に検出することができる。
【００６７】
以上の実施の形態をまとめると、次の付記のとおりである。
【００６８】
（付記１）
通常動作用信号を供給されて通常動作を行う被試験回路と、
テスト用信号を供給されて動作試験を行う試験回路と、
前記通常動作用信号とテスト用信号とがそれぞれ供給される第１、第２の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第１または第２の入力端子の信号を出力する出力端子とを有するセレクタと、
前記テスト用信号の入力端子と前記第２の入力端子との間に設けられたゲートと、前記テストモード信号の遷移を検出したときに前記ゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する集積回路装置。
【００６９】
（付記２）
付記１において、
前記通常動作用信号は通常動作用クロックであり、前記テスト用信号はテスト用クロックである集積回路装置。
【００７０】
（付記３）
付記２において、
前記試験回路は、複数のフリップフロップがチェイン状に接続され、スキャンクロックに応答して各フリップフロップの保持データを転送するシフトモードと、各フリップフロップに前記被試験回路の所定のノードの信号をキャプチャするキャプチャモードとを有するスキャンチェイン回路を有し、
前記スキャンチェイン回路がシフトモードの場合に、前記セレクタで選択されたテスト用クロックが、前記スキャンチェイン回路の各フリップフロップのクロック端子に供給される集積回路装置。
【００７１】
（付記４）
付記１乃至３のいずれかにおいて、
前記テスト用信号供給回路は、前記テストモード信号の遷移に応答して、リセット状態と逆の論理信号をラッチするラッチ回路を有し、当該ラッチ回路の出力に応じて前記ゲートが前記テスト用信号を通過状態または非通過状態のいずれかになる集積回路装置。
【００７２】
（付記５）
通常動作用信号を供給されて通常動作を行う被試験回路と、
テストモード信号が供給されるテストモード信号端子を有し前記テストモード信号が供給されて動作試験状態にされる試験設定回路と、
前記テストモード信号端子に第１の論理信号が供給されたときに当該テストモード信号端子の信号をキャプチャする信号キャプチャ回路と、
複数のフリップフロップがチェイン状に接続され、スキャンクロックに応答して各フリップフロップの保持データを転送するシフトモードと、前記被試験回路の所定のノードの信号を各フリップフロップにキャプチャするキャプチャモードとを有するスキャンチェイン回路とを有し、
前記スキャンチェイン回路は、前記キャプチャモードで前記信号キャプチャ回路のキャプチャ信号をキャプチャする第１のキャプチャ用フリップフロップを有する集積回路装置。
【００７３】
（付記６）
付記５において、
前記試験設定回路は、前記通常動作用信号とテスト用信号とがそれぞれ供給される第１、第２の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第１または第２の入力端子の信号を出力する出力端子とを有するセレクタを有し、
前記セレクト端子が前記テストモード信号端子として前記信号キャプチャ回路によりキャプチャされる集積回路装置。
【００７４】
（付記７）
付記６において、
前記通常動作用信号は通常動作用クロックであり、前記テスト用信号はテスト用クロックである集積回路装置。
【００７５】
（付記８）
付記５において、
前記信号キャプチャ回路は、前記テストモード信号端子に接続されたデータ端子と前記テストモード信号端子にインバータを介して接続されたクロック端子とを有する第２のキャプチャ用フリップフロップを有し、
前記スキャンチェイン回路内の第１のキャプチャ用フリップフロップは、前記第２のキャプチャ用フリップフロップがキャプチャした信号をキャプチャする集積回路装置。
【符号の説明】
【００７６】
１４：内部回路、通常回路                １６：スキャンチェイン回路、試験回路
２０：テスト用信号供給回路              ＳＬ：セレクタ回路
ＳＣＫ：通常動作用クロック              ＴＣＫ：テスト動作用クロック
ＴＭＯＤＥ：テストモード信号            ＡＮＤ：ゲート
２２：ラッチ回路
【図１】
2011027678.tif 000003
【図２】
2011027678.tif 000004
【図３】
2011027678.tif 000005
【図４】
2011027678.tif 000006
【図５】
2011027678.tif 000007
【図６】
2011027678.tif 000008
【図７】
2011027678.tif 000009
【図８】
2011027678.tif 000010
【図９】
2011027678.tif 000011
【図１０】
2011027678.tif 000012
【図１１】
2011027678.tif 000013
【図１２】
2011027678.tif 000014
【図１３】
2011027678.tif 000015
【図１４】
2011027678.tif 000016