(57)【要約】【課題】  高周波信号が供給されている１パルス期間の間、ハイパワーアンプの利得を一定に保つこと。【解決手段】  所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの利得を一定にする利得安定化回路（１００）は、ドレイン電圧（Ｖｄｄ）が一定の状態で、ハイパワーアンプ（１００）のゲート端子に印加されるゲートバイアス電圧を、上記繰り返し周期に同期させて、高周波信号が供給されているパルス期間の間、変動させるゲートバイアス制御回路（１２０）を備える。それによってハイパワーアンプ（１００）のチャンネル温度の変化による利得変動を抑え、ハイパワーアンプ（１００）の利得を一定にする。【選択図】  図１
2011135130.tif 000002
【特許請求の範囲】
【請求項１】
所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの利得を一定にする利得安定化回路であって、
ドレイン電圧が一定の状態で、前記ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、上記繰り返し周期に同期させて、前記高周波信号が供給されているパルス期間の間、変動させるゲートバイアス制御回路を備え、
それによって前記ハイパワーアンプのチャンネル温度の変化による利得変動を抑え、前記ハイパワーアンプの利得を一定にすることを特徴とする利得安定化回路。
【請求項２】
前記ハイパワーアンプは、前記間欠的な高周波信号が前記ゲート端子に供給される信号増幅用トランジスタを含み、
前記ゲートバイアス制御回路は、
前記間欠的な高周波信号に同期したユニポーラパルス信号を入力するパルス入力端子と、
前記ユニポーラパルス信号を変換電位パルス信号に変換するパルス電位変換回路と、
前記信号増幅用トランジスタのチップ温度変化の熱的時定数と実質的に等しい回路時定数を持ち、前記変換電位パルス信号で規定される２つの電圧の間を前記回路時定数に従って緩やかに変化する遅延パルス信号を出力する遅延回路と、
前記遅延パルス信号を前記ゲートバイアス電圧として、前記信号増幅用トランジスタの前記ゲート端子へ供給する供給回路と、
を有する請求項１に記載の利得安定化回路。
【請求項３】
前記変換電位パルス信号で規定される２つの電圧の一方は、前記信号増幅用トランジスタに対する前記高周波信号の信号入力開始時に、前記ゲートバイアス電圧として印加されるべき開始電圧に等しく、
前記変換電位パルス信号で規定される２つの電圧の他方は、前記信号増幅用トランジスタに対する前記高周波信号の信号入力終了時に、前記ゲートバイアス電圧として印加されるべき終了電圧に等しい、
請求項２に記載の利得安定化回路。
【請求項４】
前記遅延回路は、
前記回路時定数を持つ遅延素子と、
前記遅延素子によって、前記変換電位パルス信号を前記開始電圧から前記終了電圧まで前記回路時定数に従って緩やかに変化した電圧を、前記遅延パルス信号として出力する第１のボルテージホロワと、
から構成される、請求項３に記載の利得安定化回路。
【請求項５】
前記遅延素子は、抵抗器とキャパシタとから作られた積分回路から構成される、請求項４に記載の利得安定化回路。
【請求項６】
前記パルス電位変換回路は、
前記ユニポーラパルス信号をバイポーラパルス信号に変換するユニポーラ／バイポーラパルス変換回路と、
前記バイポーラパルス信号を前記変換電位パルス信号に変換する電位変換回路と、
を有する、請求項３乃至５のいずれか１項に記載の利得安定化回路。
【請求項７】
前記電位変換回路は、
前記変換電位パルス信号の前記終了電圧を規定する第１のダイオードと、
前記変換電位パルス信号の前記開始電圧を規定する第２のダイオードと、
前記バイポーラパルス信号から、前記第１および第２のダイオードによって規定された前記終了電圧および前記開始電圧を、前記変換電位パルス信号として出力する第２のボルテージホロワと、
から構成される、請求項６に記載の利得安定化回路。
【請求項８】
前記信号増幅用トランジスタは、Ｎチャンネル型接合形電界効果トランジスタ、Ｐチャンネル型接合形電界効果トランジスタ、Ｎチャンネル型金属酸化膜半導体形電界効果トランジスタ、およびＰチャンネル型金属酸化膜半導体形電界効果トランジスタのいずれか１つから成る、請求項１乃至７のいずれか１項に記載の利得安定化回路。
【請求項９】
所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの利得を一定にする利得安定化方法であって、
ドレイン電圧が一定の状態で、前記ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、上記繰り返し周期に同期させて、前記高周波信号が供給されているパルス期間の間、変動させるゲートバイアス制御段階を備え、
それによって前記ハイパワーアンプのチャンネル温度の変化による利得変動を抑え、前記ハイパワーアンプの利得を一定にすることを特徴とする利得安定化方法。
【請求項１０】
前記ハイパワーアンプは、前記間欠的な高周波信号が前記ゲート端子に供給される信号増幅用トランジスタを含み、
前記ゲートバイアス制御段階は、
前記間欠的な高周波信号に同期したユニポーラパルス信号を入力するパルス入力段階と、
前記ユニポーラパルス信号を変換電位パルス信号に変換するパルス電位変換段階と、
前記信号増幅用トランジスタのチップ温度変化の熱的時定数と実質的に等しい回路時定数を持ち、前記変換電位パルス信号で規定される２つの電圧の間を前記回路時定数に従って緩やかに変化する遅延パルス信号を出力する遅延段階と、
前記遅延パルス信号を前記ゲートバイアス電圧として、前記信号増幅用トランジスタの前記ゲート端子へ供給する供給段階と、
を有する請求項９に記載の利得安定化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅器（ハイパワーアンプ）に関し、特に、ハイパワーアンプの利得を一定にする利得安定化回路に関する。
【背景技術】
【０００２】
近年の携帯電話などの無線データ通信には、周波数帯域の有効利用のためＴＤＭＡ（Time Division Multiple Access）方式が一般的に用いられている。ＴＤＭＡ方式では、一定周期で間欠的な信号が信号増幅用トランジスタに供給される。
【０００３】
一方、ハイパワーアンプの信号増幅用トランジスタは多大な電力を扱うため、信号増幅用トランジスタ自身の発熱により、その温度が大きく変化する。信号増幅用トランジスタの利得は、一般的に低温時に高く、高温時に低い。
【０００４】
ＴＤＭＡ方式のように、所定の周期で間欠的な高周波信号を供給されたハイパワーアンプの利得は、各周期の信号入力開始時に高く、その後、信号増幅用トランジスタの発熱によるチャネル温度（チップ温度）の上昇の影響で徐々に低下する。そのため、ハイパワーアンプは、１周期（１パルス期間）の間で、一定の値の利得を得ることが困難である。換言すれば、ハイパワーアンプのリニアリティが劣化するという問題がある。
【０００５】
ハイパワーアンプのバイアスを制御する技術が従来から種々知られている。
【０００６】
例えば、特許文献１は、電界効果トランジスタ（ＦＥＴ）を増幅素子として含む可変増幅部を開示し、制御信号に応答してＦＥＴのドレイン電圧を制御し、可変増幅部の利得を変化させるようにした技術を開示している。
【０００７】
また、特許文献２は、ＧａＡｓ電界効果トランジスタ（ＦＥＴ）のドレインバイアス電圧を、ＲＦ信号入力のオンオフに同期してオンオフするようにした技術を開示している。
【０００８】
さらに、特許文献３は、電力増幅素子のアイドル電流を、温度変化に対して安定化する、高周波パワーアンプのバイアス制御回路を開示している。この特許文献３では、サンプリング・ホールド回路によりサンプリングされた電圧を、ボルテージフォロアおよびコイルを通じてＦＥＴのゲートにそのバイアス電圧として供給している。したがって、高周波信号がＦＥＴ（電力増幅素子）に供給されている期間、一定のサンプリングされた電圧が、ゲートバイアス電圧としてＦＥＴに供給されることになる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平５−１９１１８０号公報（［００１３］、［００１８］）
【特許文献２】特開平５−２９９９４４号公報（［００１３］、［００２１］）
【特許文献３】特開平６−１７７６５８号公報（［００２５］、［００２６］）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１および特許文献２では、ＦＥＴのドレイン端子に供給されるドレイン電圧（ドレインバイアス電圧）を制御している。一般に、高出力ＦＥＴでは、ドレイン端子に与えるドレイン電圧は高く、また、ドレイン電流も大きい。そのため、ドレインバイアス電圧を変化させるためには、高耐圧、大電流に対応した制御回路が必要となる。その制御回路も一般的なものと比べて高価になる。
【００１１】
一方、特許文献３では、高周波信号が電力増幅用素子（ＦＥＴ）に供給されている期間（１パルス期間）の間、一定のゲートバイアス電圧をＦＥＴのゲート端子に供給しているだけである。したがって、特許文献３に開示された技術では、その１パルス期間の間におけるＦＥＴでの温度上昇による利得の変動に対処することができない。
【００１２】
本発明の目的は、高周波信号が供給されている１パルス期間の間、ハイパワーアンプの利得を一定に保つことができる利得安定化回路を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の利得安定化回路は、所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの利得を一定にする利得安定化回路であって、ドレイン電圧が一定の状態で、ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、上記繰り返し周期に同期させて、高周波信号が供給されているパルス期間の間、変動させるゲートバイアス制御回路を備え、それによってハイパワーアンプのチャネル温度の変化による利得変動を抑え、ハイパワーアンプの利得を一定にすることを特徴とする。
【発明の効果】
【００１４】
本発明に係る利得安定化回路は、高周波信号が供給されている１パルス期間の間、ハイパワーアンプの利得を一定に保つことができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態に係る利得安定化回路（ハイパワーアンプ）の構成を示すブロック図である。
【図２】本発明の第１の実施例に係る利得安定化回路（ハイパワーアンプ）の構成を示す回路図である。
【図３】図２に示した利得安定化回路（ハイパワーアンプ）の動作を説明するためのタイムチャート（波形図）である。
【図４】本発明の第２の実施例に係る利得安定化回路（ハイパワーアンプ）の動作を説明するためのタイムチャート（波形図）である。
【図５】本発明の第３の実施例に係る利得安定化回路（ハイパワーアンプ）の構成を示す回路図である。
【図６】図５に示した利得安定化回路（ハイパワーアンプ）の動作を説明するためのタイムチャート（波形図）である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について、詳細に説明する。
【００１７】
前述したように、トランジスタの利得は一般的に低温時に高く、高温時に低い。
【００１８】
一方、トランジスタに与えるゲート電圧が深くなるほど、トランジスタの利得は減少する。
【００１９】
図１は、本発明の実施の形態に係る利得安定化回路（ハイパワーアンプ）１００の構成を示すブロック図である。図示の利得安定化回路（ハイパワーアンプ）１００は、電力増幅用トランジスタＱ１と、パルス入力端子１０と、パルス電位変換回路２０と、遅延回路３０とから構成される。パルス入力端子１０とパルス電位変換回路２０と遅延回路３０との組み合わせは、ゲートバイアス制御回路１２０と呼ばれる。
【００２０】
尚、電力増幅用トランジスタＱ１のゲート端子は入力端子４０に接続され、ドレイン端子は出力端子５０に接続され、ソース端子は接地されている。また、電力増幅用トランジスタＱ１のドレイン端子には、ドレインバイアス電圧として、一定のドレイン電圧Ｖｄｄが供給されている。入力端子４０には、所定の繰り返し周期ＴＰ（図３のＡ参照）で間欠的に高周波信号が供給される。
【００２１】
ゲートバイアス制御回路１２０は、後述するように、ドレイン電圧が一定の状態で、ハイパワーアンプ１００のゲート端子に印加されるゲートバイアス電圧を、上記繰り返し周期ＴＰに同期させて、高周波信号が供給されているパルス期間Ｔ１（図３のＡ参照）の間、変動させる。
【００２２】
本発明の実施の形態に係る利得安定化回路（ハイパワーアンプ）１００では、パルス電位変換回路２０および遅延回路３０によって、電力増幅用トランジスタＱ１のゲート端子に与えるゲートバイアス電圧を時定数τで変化させている。増幅する間欠的な信号における各周期の信号入力開始時には、電力増幅用トランジスタＱ１のゲート端子に与えるゲートバイアス電圧を深くして、ハイパワーアンプ１００の利得を抑える。その後、時定数τで徐々にゲートバイアス電圧を浅くして、電力増幅用トランジスタＱ１（ハイパワーアンプ１００）の利得を増加させる。これにより、電力増幅用トランジスタＱ１（ハイパワーアンプ１００）の利得を一定にしている。
【００２３】
換言すれば、ゲートバイアス制御回路１２０を備えることによって、ハイパワーアンプ１００のチャネル温度の変化による利得変動を抑え、ハイパワーアンプ１００の利得を一定にしている。
【実施例１】
【００２４】
以下、本発明の第１の実施例について、ＴＤＭＡ方式にてデータ通信を行う無線通信基地局の送信用ハイパワーアンプ１００に適用した場合を例に挙げて説明する。このハイパワーアンプ１００の信号増幅用トランジスタＱ１には、ＧａＮ-ＨＥＭＴ（高電子移動度トランジスタ：High Electron Mobility Transistor）が使用されているとする。
【００２５】
図２に第１の実施例に係る利得安定化回路（ハイパワーアンプ）１００の回路図を示し、図３にその利得安定化回路（ハイパワーアンプ）１００の動作を説明するためのタイムチャート（波形図）を示す。
【００２６】
ＴＤＭＡ方式では、同一周波数帯を用いて送受信を時間的に交互に行う。そのため、送信用ハイパワーアンプ（利得安定化回路）１００には、所定の繰り返し周期ＴＰで間欠的に高周波信号が供給される。
【００２７】
図示の利得安定化回路（ハイパワーアンプ）１００は、信号増幅用トランジスタＱ１と、パルス入力端子１０と、パルス電位変換回路２０と、遅延回路３０とを有する。パルス入力端子１０とパルス電位変換回路２０と遅延回路３０との組み合わせによって、ゲートバイアス制御回路１２０が構成される。
【００２８】
パルス入力端子１０には、ハイパワーアンプ（利得安定化回路）１００で増幅する間欠的な高周波信号に同期したユニポーラパルス信号Ｖ１１（図３のＤ参照）が入力される。
【００２９】
パルス電位変換回路２０では、パルス入力端子１０から入力されたユニポーラパルス信号Ｖ１１のHighとLow時の電位を、後述する変換した電位（変換電位パルス信号）Ｖ２３（図３のＦ参照）に変換する。パルス電位変換回路２０は、ユニポーラ／バイポーラパルス変換回路２１を含む。ユニポーラ／バイポーラパルス変換回路１１は、第１のオペアンプＯＰ１１と、第１および第２の抵抗器Ｒ１１、Ｒ１２とを有する。第１の抵抗器Ｒ１１は第１のオペアンプＯＰ１１の非反転入力端子に接続され、第２の抵抗器Ｒ１２は第１のオペアンプＯＰ１１の反転入力端子に接続されている。
【００３０】
パルス電位変換回路２０は、更に、第３の抵抗器Ｒ２１と、第１および第２のダイオードＤ２１、Ｄ２２と、第２のオペアンプＯＰ２１とを有する。第１のオペアンプＯＰ１１の出力端子は、第３の抵抗器Ｒ２１を介して第２のオペアンプＯＰ２１の非反転入力端子に接続されている。第１および第２のダイオードＤ２１、Ｄ２２は、第２のオペアンプＯＰ２１の非入力端子に並列に接続されている。詳述すると、第１のダイオードＤ２１のアノードは第２のオペアンプＯＰ２１の非反転入力端子に接続され、第２のダイオードＤ２２のカソードは第２のオペアンプＯＰ２１の非反転入力端子に接続されている。第２のオペアンプＯＰ２１の反転入力端子は、第２のオペアンプＯＰ２１の出力端子に接続されている。
【００３１】
まず、ユニポーラ／バイポーラパルス変換回路２１では、第１のオペアンプＯＰ１１をコンパレータとして動作させることで、パルス入力端子１０から入力したユニポーラパルス信号Ｖ１１を、バイポーラパルス信号Ｖ１３（図３のＥ参照）に変換する。第２の抵抗器Ｒ１２に供給される電源電圧Ｖ１２は、第１の抵抗器Ｒ１１に供給される電圧Ｖ１１（パルス入力端子１０のパルス電圧）のHighとLowの間の電圧を与える。
【００３２】
次に、第１および第２のダイオードＤ２１、Ｄ２２を用いて、第１のオペアンプＯＰ１１から出力されたバイポーラパルス信号Ｖ１３のHighとLow時の電位を、後述する変換した電位（変換電位パルス信号）Ｖ２３に変換する。換言すれば、第３の抵抗器Ｒ２１と、第１および第２のダイオードＤ２１、Ｄ２２と、第２のオペアンプＯＰ２１との組み合わせは、バイポーラパルス信号Ｖ１３を変換電位パルス信号Ｖ２３に変換する電位変換回路２２として動作する。
【００３３】
本電位変換回路２２において、第１のダイオードＤ２１のカソードに供給される第１の電源電圧Ｖ２１は、第１のオペアンプＯＰ１１から出力されたバイポーラパルス信号のHigh時の電圧ＶＨ１３（図３のＥ参照）から第１のダイオードＤ２１の順方向降伏電圧ＶＦを差し引いた電圧（ＶＨ１３−ＶＦ）よりも低くする（Ｖ２１＜（ＶＨ１３−ＶＦ））。また、第２のダイオードＤ２２のアノードに供給される第２の電源電圧Ｖ２２は、第１のオペアンプＯＰ１１から出力されたバイポーラパルス信号のLow時の電圧ＶＬ１３（図３のＥ参照）に第２のダイオードＤ２２の順方向降伏電圧ＶＦを加算した電圧（ＶＬ１３＋ＶＦ）よりも高くする（Ｖ２２＞（ＶＬ１３＋ＶＦ））。
【００３４】
尚、第１および第２の電源電圧Ｖ２１、Ｖ２２は、負電圧である。
【００３５】
これにより、第１のオペアンプＯＰ１１から出力されるバイポーラパルス信号Ｖ１３の振幅は抑制され、バイポーラパルス信号Ｖ１３がHighの時には第１の変換電圧（Ｖ２１＋ＶＦ）、Lowの時には第２の変換電圧（Ｖ２２−ＶＦ）となる。第２のオペアンプＯＰ２１はボルテージホロワとして用いられる。
【００３６】
遅延回路３０は、第４の抵抗器Ｒ３１と、キャパシタＣ３１と、第３のオペアンプＯＰ３１とから成る遅延回路である。第２のオペアンプＯＰ１の出力端子は、第４の抵抗器Ｒ３１を介して、第３のオペアンプＯＰ３１の非反転入力端子に接続されている。キャパシタＣ３１は、第３のオペアンプＯＰ３１の非反転入力端子と接地端子との間に挿入されている。第３のオペアンプＯＰ３１の反転入力端子は、第３のオペアンプＯＰ３１の出力端子に接続されている。
【００３７】
この遅延回路３０の回路時定数τ＝Ｒ３１・Ｃ３１は、信号増幅用トランジスタＱ１のチップ温度変化の熱的時定数Ｃ・Ｒthと実質的に等しくなるように調整されている。これにより、遅延回路３０は、第２の変換電圧（Ｖ２２−ＶＦ）と第１の変換電圧（Ｖ２１＋ＶＦ）との間を緩やかに変化する、遅延パルス信号Ｖ３１（図３のＧ参照）を生成する。
【００３８】
第３のオペアンプＯＰ３１は、ボルテージホロワとして用いられ、その出力（遅延パルス信号）Ｖ３１を、信号線６０を介して、信号増幅用トランジスタＱ１のゲート端子に入力する。
【００３９】
すなわち、遅延回路３０は、信号増幅用トランジスタＱ１のチップ温度変化の熱的時定数と実質的に等しい回路時定数τを持ち、変換電位パルス信号Ｖ２３で規定される２つの電圧ＶＬ、ＶＨ（図３のＦ参照）の間を回路時定数τに従って緩やかに変化する遅延パルス信号Ｖ３１を出力する。
【００４０】
ここで、変換電位パルス信号Ｖ２３で規定される２つの電圧の一方ＶＬは、信号増幅用トランジスタＱ１に対する高周波信号の信号入力開始時ｔ１（図３のＨ参照）に、ゲートバイアス電圧として印加されるべき開始電圧に等しい。一方、変換電位パルス信号Ｖ２３で規定される２つの電圧の他方ＶＨは、信号増幅用トランジスタＱ１に対する高周波信号の信号入力終了時ｔ２（図３のＨ参照）に、ゲートバイアス電圧として印加されるべき終了電圧に等しい。
【００４１】
尚、開始電圧ＶＬは、第２の変換電圧（Ｖ２２−ＶＦ）に等しく、終了電圧ＶＨは、第１の変換電圧（Ｖ２１＋ＶＦ）に等しい。
【００４２】
第４の抵抗器Ｒ３１とキャパシタＣ３１とから作られた積分回路は、上記回路時定数τを持つ遅延素子として働く。第３のオペアンプＯＰ３１は、この遅延素子によって、変換電位パルス信号Ｖ２３を開示電圧ＶＬから終了電圧ＶＨまで回路時定数τに従って緩やかに変化した電圧を、遅延パルス信号Ｖ３１として出力する第１のボルテージホロワとして働く。
【００４３】
一方、上記電位変換回路２２において、第１のダイオードＤ２１は、変換電位パルス信号Ｖ２３の終了電圧（第１の変換電圧）ＶＨを規定し、第２のダイオードＤ２２は、変換電位パルス信号Ｖ２３の開始電圧（第２の変換電圧）ＶＬを規定している。そして、第２のオペアンプＯＰ２１は、バイポーラパルス信号Ｖ１３から、第１および第２のダイオードＤ２１、Ｄ２２によって規定された終了電圧ＶＨおよび開始電圧ＶＬを、変換電位パルス信号Ｖ２３として出力する第２のボルテージホロワとして動作する。
【００４４】
本第１の実施例では、図３のタイムチャート（波形図）のＡで示した高周波信号Ｐinが、入力端子４０から信号増幅用トランジスタＱ１のゲート端子に入力され、図３のタイムチャート（波形図）のＤで示したユニポーラパルス信号Ｖ１１がパルス入力端子１０に入力されるとする。
【００４５】
パルス電位変換回路２０において、パルス入力端子１０から入力した矩形波（ユニポーラパルス信号）Ｖ１１のHigh、Low時の電位ＶＨ１１、０を、図３のＦで示すような、変換した電位（変換パルス信号）Ｖ２３に変換する。ＧａＮ-ＨＥＭＴＱ１はＮチャンネル型の接合形ＦＥＴであるから、そのゲート端子に与えられるゲート電圧が０Ｖより低くなるほどドレイン電流が減少し、その利得も低下する。
【００４６】
そこで、ゲートバイアス制御回路１２０は、信号入力開始時ｔ１に開始電圧ＶＬを、ゲートバイアス電圧として信号増幅用トランジスタＱ１のゲート端子に印加する。一方、ゲートバイアス制御回路１２０は、信号入力終了時ｔ２には開始電圧ＶＬよりも高い終了電圧ＶＨを、ゲートバイアス電圧として信号増幅用トランジスタＱ１のゲート端子に印加する。終了電圧ＶＨ、開始電圧ＶＬは、信号増幅用トランジスタＱ１の温度変化による利得の変化を考慮して、信号入力開始時ｔ１と信号入力終了時ｔ２とでの利得が一定になるように調整される。
【００４７】
遅延回路３０は、図３のＦで示される変換パルス信号Ｖ２３の電位を、時定数τで緩やかに変化させた、遅延パルス信号Ｖ３１（図３のＧ参照）に変換する。信号増幅用トランジスタＱ１のチップ温度は、熱伝導による温度変化から、図３のＴchipのように、指数関数exp[−（１／ＣＲth）ｔ]に比例して変動する。ここで、Ｃはチップの熱容量、Ｒthは熱抵抗である。
【００４８】
前述のように、ハイパワーアンプ１００の利得変化は、信号増幅用トランジスタＱ１の温度変化から生じる。ゲートバイアス電圧として一定の電圧を印加していた場合、図３のＢのように、ハイパワーアンプ１００の利得Ｇainは変化する。そこで、遅延回路３０は、遅延素子（Ｒ３１、Ｃ３１）の回路時定数τ＝Ｒ３１・Ｃ３１が、上記熱的時定数Ｃ・Ｒthと実質的に等しくなるように設計されている。これにより、信号増幅用トランジスタＱ１の利得変化を補正、安定化し、ハイパワーアンプ１００の出力端子５０から図３のＨのような出力Ｐoutを得る。
【００４９】
次に、図２の回路図と図３のタイムチャート（波形図）を参照して、第１の実施例の動作について説明する。
【００５０】
ここでは、図３のＡのように、一定の繰り返し周期ＴＰで間欠的に変調波（高周波信号）Ｐinがハイパワーアンプ１００に供給されることとする。
【００５１】
まず、パルス入力端子１０に、ハイパワーアンプ１００に入力する間欠的な高周波信号Ｐinに同期したユニポーラパルス信号Ｖ１１（図３のＤ参照）を入力する。
【００５２】
次に、パルス電位変換回路２０において、ユニポーラパルス信号Ｖ１１のHighとLow時の電位ＶＨ１１、０を、後述する変換パルス信号（変換された電位）Ｖ２３（図３のＦ参照）に変換する。
【００５３】
ユニポーラ／バイポーラパルス変換回路１１では、ユニポーラパルス信号Ｖ１１の振幅を増加させ、バイポーラパルス信号Ｖ１３（図３のＥ参照）を生成する。そして、第１および第２のダイオードＤ２１、Ｄ２２を用いて、バイポーラパルス信号Ｖ１３のHighとLow時の電位ＶＨ１３、ＶＬ１３を、後述する変換電位パルス信号（変換された電位）Ｖ２３に変換する。
【００５４】
第１および第２のダイオードＤ２１、Ｄ２２にそれぞれ供給される第１および第２の電源電圧Ｖ２１とＶ２２は、Ｖ２１＜（ＶＨ１３−ＶＦ）、Ｖ２２＞（ＶＬ１３＋ＶＦ）を満たすこととする。ここで、ＶＦは第１および第２のダイオードＤ２１、Ｄ２２の順方向降伏電圧である。
【００５５】
第１のオペアンプＯＰ１１からバイポーラパルス信号Ｖ１３の高電圧（正電圧）ＶＨ１３が出力されたとする。このとき、第２のダイオードＤ２２はオープンとなり、第１のダイオードＤ２１はショートとなる。その結果、第２のオペアンプＯＰ２１の非反転入力端子には、第１の電源電圧Ｖ２１に第１のダイオードＤ２１の順方向降伏電圧ＶＦを加算した電圧（Ｖ２１＋ＶＦ）が印加される。
【００５６】
第１のオペアンプＯＰ１１からバイポーラパルス信号Ｖ１３の低電圧（負電圧）ＶＬ１３が出力されたとする。このとき、第１のダイオードＤ２１がオープンで、第２のダイオードＤ２２がショートとなる。その結果、第２の電源電圧Ｖ２２から順方向降伏電圧ＶＦを差し引かれた電圧（Ｖ２２−ＶＦ）が、第２のオペアンプＯＰ２１の非反転入力端子に印加される。
【００５７】
第２のオペアンプＯＰ２１は、第２のボルテージホロワとして用いられる。
【００５８】
第２のオペアンプＯＰ２１から出力される変換パルス信号Ｖ２３の高電圧ＶＨ、低電圧ＶＬは、それぞれ、ＶＨ＝（Ｖ２１＋ＶＦ）、ＶＬ＝（Ｖ２２−ＶＦ）である。前述したように、高電圧ＶＨは終了電圧（第１の変換電圧）に等しく、低電圧ＶＬは開始電圧（第２の変換電圧）に等しい。
【００５９】
変換電位パルス信号Ｖ２３の高電圧および低電圧ＶＨ、ＶＬは、信号入力開始時ｔ１と信号入力終了時ｔ２とでのハイパワーアンプ１００の出力電力が一定になるように、第１および第２の電源電圧Ｖ２１、Ｖ２２を変化させることで、調整される。
【００６０】
遅延回路３０では、変換電位パルス信号Ｖ２３を、その低電圧（開始電圧）ＶＬと高電圧（終了電圧）ＶＨとの間を緩やかに変化する、遅延パルス信号Ｖ３１（図３のＧ参照）に変換する。
【００６１】
遅延回路３０は、第４の抵抗器Ｒ３１とキャパシタＣ３１とを用いた遅延素子を含む遅延回路であり、回路時定数τ＝Ｒ３１・Ｃ３１を持つ。この遅延素子の回路時定数τを上記のように、信号増幅用トランジスタＱ１のチップ温度変化の熱的時定数Ｃ・Ｒthと実質的に等しくなるように調整する。そして、この遅延素子で変換したパルスを、第３のオペアンプＯＰ３１に入力する。第３のオペアンプＯＰ３１は、第１のボルテージホロワとして用いられ、その出力である遅延パルス信号Ｖ３１を、信号線６０を介して、ゲートバイアス電圧として信号増幅用トランジスタＱ１のゲート端子に入力する。
【００６２】
すなわち、信号線６０は、遅延パルス信号Ｖ３１をゲートバイアス電圧として、信号増幅用トランジスタＱ１のゲート端子へ供給する供給回路として働く。
【００６３】
これにより、信号増幅用トランジスタＱ１の温度が低い信号入力開始時ｔ１には、低電圧（開始電圧）ＶＬをゲートバイアス電圧として、信号増幅用トランジスタＱ１のゲート端子に印加することによって、その利得を抑える。その後、信号増幅用トランジスタＱ１の温度上昇に合わせて、信号増幅用トランジスタＱ１のゲート端子に印加されるゲートバイアス電圧を徐々に高電圧（終了電圧）ＶＨまで上げることで、ハイパワーアンプ１００の利得を一定に保つ。
【００６４】
次に、本発明の第１の実施例の効果について説明する。
【００６５】
第１の効果は、間欠的な高周波信号Ｐinの増幅において安定的な出力を得られるハイパワーアンプ１００を提供できることである。なぜなら、本第１の実施例により、信号増幅用トランジスタＱ１のゲート端子に、入力される間欠的な高周波信号Ｐinに同期して、１パルス期間Ｔ１の間、時定数τで変化するゲートバイアス電圧を与えることができるからである。増幅する間欠的な高周波信号Ｐinの各周期の信号入力開始時ｔ１には、ゲートバイアス電圧を深くして、ハイパワーアンプ１００の利得を抑える。その後、ゲートバイアス電圧を徐々に浅くすることによって利得を上げ、ハイパワーアンプ１００の利得を一定に保つ。
【００６６】
第２の効果は、高周波信号Ｐinが入力されていない時間帯にも一定のドレイン電圧Ｖｄｄが印加されている場合、ハイパワーアンプ１００の消費電力を低く抑えられることである。これは、信号増幅用トランジスタＱ１のゲート端子に、入力される間欠的な高周波信号Ｐinに同期して、１パルス期間Ｔ１の間、時定数τで変化するゲートバイアス電圧を与えるためである。図３の遅延パルス信号Ｖ３１（図３のＧ参照）で示されているように、高周波信号Ｐinが入力されていない時間帯Ｔ２のゲート電圧は低く、信号増幅用トランジスタＱ１に流れるアイドル電流（ドレイン電流）が抑えられる。これにより、ハイパワーアンプ１００を低消費電力で動作させることができる。
【実施例２】
【００６７】
上記第１の実施例の代わりに、信号増幅用トランジスタＱ１にＬＤＭＯＳ（Lateral Double-Diffused Metal Oxide Semiconductor）など他のデバイスを用いても構成することができる。
【００６８】
本発明の第２の実施例として、信号増幅用トランジスタＱ１にＬＤＭＯＳを用いた場合の回路図は、図２に示した本発明の第１の実施例とほぼ同じである。ただし、第１および第２のダイオードＤ２１、Ｄ２２に供給される第１および第２の電源電圧Ｖ２１、Ｖ２２として与える電圧が異なる。ＬＤＭＯＳはエンハンスメント型のＮチャンネルＭＯＳ-ＦＥＴであるから、上記第１および第２の電源電圧Ｖ２１、Ｖ２２として正電圧を与える。
【００６９】
図４に本発明の第２の実施例でのタイムチャート（波形図）を示す。第１の実施例と同様に、信号入力開始時ｔ１においてゲートバイアス電圧Ｖ３１を下げて利得を抑え、徐々にゲートバイアス電圧Ｖ３１を上げて利得を増加させる。また、パルス入力端子１０から入力したユニポーラパルス信号Ｖ１１のHigh時の電圧ＶＨ１１が電圧（Ｖ２１＋ＶＦ）より高く、Low時の電圧０が電圧（Ｖ２２−ＶＦ）よりも低いなら、ユニポーラ／バイポーラパルス変換回路１１を省くことができる。
【実施例３】
【００７０】
更に、信号増幅用トランジスタとしてＰチャンネル型のＦＥＴＱ１’を用いてもよい。
【００７１】
図５に本発明の第３の実施例に係る利得安定化回路（ハイパワーアンプ）１００Ａの回路図を示す。図示の利得安定化回路（ハイパワーアンプ）１００Ａは、パルス電位変換回路の構成が後述するように変更されている点を除いて、図２に示した利得安定化回路（ハイパワーアンプ）１００と同様の構成を有し、動作をする。従って、パルス電位変換回路に２０Ａの参照符号を付してある。
【００７２】
パルス電位変換回路２０Ａは、ユニポーラ／バイポーラパルス変換回路の構成が後述するように変更されている点を除いて、図２に示したパルス電位変換回路と同様の構成を有する。従って、ユニポーラ／バイポーラパルス変換回路に２１Ａの参照符号を付してある。
【００７３】
パルス入力端子１０とパルス電位変換回路２０Ａと遅延回路３０との組み合わせによって、ゲートバイアス制御回路１２０Ａが構成される。
【００７４】
パルス入力端子１０から入力したユニポーラパルス信号Ｖ１１のHighとLowを反転させるため、ユニポーラ／バイポーラパルス変換回路１１Ａでは、第１のオペアンプＯＰ１１の反転入力端子にユニポーラパルス信号Ｖ１１を供給している。
【００７５】
図６に本発明の第３の実施例でのタイムチャートを示す。第１、第２の実施例で生成した遅延パルス信号Ｖ３１（図３のＧ）、Ｖ３１（図４のＩ）とは逆に、信号増幅用トランジスタ（Ｐチャンネル型ＦＥＴ）Ｑ１’のゲート端子に供給する遅延パルス信号Ｖ３１（図６のＪ）の電位は、信号入力開始時ｔ１において高く、信号入力終了時ｔ２において低い。すなわち、開始電圧が高電圧ＶＨに等しく、終了電圧が低電圧ＶＬに等しくなっている。
【００７６】
このように、本発明は、信号増幅用トランジスタにＮチャンネル、Ｐチャンネル型のＪ-ＦＥＴ及びＭＯＳ-ＦＥＴを用いた、さまざまなハイパワーアンプに利用できる。
【００７７】
以下に、本発明の態様について説明する。
【００７８】
本発明の第１の態様による利得安定化回路は、所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの利得を一定にする利得安定化回路であって、ドレイン電圧が一定の状態で、ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、上記繰り返し周期に同期させて、高周波信号が供給されているパルス期間の間、変動させるゲートバイアス制御回路を備え、それによってハイパワーアンプのチャンネル温度の変化による利得変動を抑え、ハイパワーアンプの利得を一定にすることを特徴とする。
【００７９】
上記本発明の第１の態様による利得安定化回路において、上記ハイパワーアンプは、間欠的な高周波信号がゲート端子に供給される信号増幅用トランジスタを含んでよい。上記ゲートバイアス制御回路は、間欠的な高周波信号に同期したユニポーラパルス信号を入力するパルス入力端子と、ユニポーラパルス信号を変換電位パルス信号に変換するパルス電位変換回路と、信号増幅用トランジスタのチップ温度変化の熱的時定数と実質的に等しい回路時定数を持ち、変換電位パルス信号で規定される２つの電圧の間を回路時定数に従って緩やかに変化する遅延パルス信号を出力する遅延回路と、遅延パルス信号をゲートバイアス電圧として、信号増幅用トランジスタのゲート端子へ供給する供給回路と、から構成されてよい。ここで、変換電位パルス信号で規定される２つの電圧の一方は、信号増幅用トランジスタに対する高周波信号の信号入力開始時に、ゲートバイアス電圧として印加されるべき開始電圧に等しく、変換電位パルス信号で規定される２つの電圧の他方は、信号増幅用トランジスタに対する高周波信号の信号入力終了時に、ゲートバイアス電圧として印加されるべき終了電圧に等しい。
【００８０】
また、上記遅延回路は、上記回路時定数を持つ遅延素子と、この遅延素子によって、変換電位パルス信号を開始電圧から終了電圧まで回路時定数に従って緩やかに変化した電圧を、遅延パルス信号として出力する第１のボルテージホロワと、から構成されてよい。上記遅延素子は、例えば、抵抗器とキャパシタとから作られた積分回路から構成されてよい。
【００８１】
上記パルス電位変換回路は、ユニポーラパルス信号をバイポーラパルス信号に変換するユニポーラ／バイポーラパルス変換回路と、バイポーラパルス信号を変換電位パルス信号に変換する電位変換回路と、から構成されてよい。電位変換回路は、変換電位パルス信号の終了電圧を規定する第１のダイオードと、変換電位パルス信号の開始電圧を規定する第２のダイオードと、バイポーラパルス信号から、第１および第２のダイオードによって規定された終了電圧および開始電圧を、変換電位パルス信号として出力する第２のボルテージホロワと、から構成されてよい。
【００８２】
上記信号増幅用トランジスタは、Ｎチャンネル型接合形電界効果トランジスタ、Ｐチャンネル型接合形電界効果トランジスタ、Ｎチャンネル型金属酸化膜半導体形電界効果トランジスタ、およびＰチャンネル型金属酸化膜半導体形電界効果トランジスタのいずれか１つから構成されてよい。
【００８３】
本発明の第２の態様による利得安定化方法は、所定の繰り返し周期で間欠的に高周波信号が供給されるハイパワーアンプの利得を一定にする利得安定化方法であって、ドレイン電圧が一定の状態で、ハイパワーアンプのゲート端子に印加されるゲートバイアス電圧を、上記繰り返し周期に同期させて、高周波信号が供給されているパルス期間の間、変動させるゲートバイアス制御段階を備え、それによってハイパワーアンプのチャンネル温度の変化による利得変動を抑え、ハイパワーアンプの利得を一定にすることを特徴とする。
【００８４】
上記本発明の第２の態様による利得安定化方法において、上記ハイパワーアンプは、間欠的な高周波信号がゲート端子に供給される信号増幅用トランジスタを含む場合、上記ゲートバイアス制御段階は、間欠的な高周波信号に同期したユニポーラパルス信号を入力するパルス入力段階と、ユニポーラパルス信号を変換電位パルス信号に変換するパルス電位変換段階と、信号増幅用トランジスタのチップ温度変化の熱的時定数と実質的に等しい回路時定数を持ち、変換電位パルス信号で規定される２つの電圧の間を回路時定数に従って緩やかに変化する遅延パルス信号を出力する遅延段階と、遅延パルス信号をゲートバイアス電圧として、信号増幅用トランジスタのゲート端子へ供給する供給段階と、を有するものであってよい。
【００８５】
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【産業上の利用可能性】
【００８６】
本発明は、ＴＤＭＡ方式を採用した携帯電話などの無線データ通信に用いる基地局の、送信用ハイパワーアンプに利用され得る。
【００８７】
（付記１）前記信号増幅用トランジスタは、前記Ｎチャンネル型接合形電界効果トランジスタとして、ＧａＮ高電子移動度トランジスタから成る、請求項８に記載の利得安定化回路。
【００８８】
（付記２）前記信号増幅用トランジスタは、前記Ｎチャンネル型金属酸化膜半導体形電界効果トランジスタとして、横形２重拡散ＭＯＳから成る、請求項８に記載の利得安定化回路。
【００８９】
（付記３）前記変換電位パルス信号で規定される２つの電圧の一方は、前記信号増幅用トランジスタに対する前記高周波信号の信号入力開始時に、前記ゲートバイアス電圧として印加されるべき開始電圧に等しく、前記変換電位パルス信号で規定される２つの電圧の他方は、前記信号増幅用トランジスタに対する前記高周波信号の信号入力終了時に、前記ゲートバイアス電圧として印加されるべき終了電圧に等しい、請求項１０に記載の利得安定化方法。
【００９０】
（付記４）前記遅延段階は、前記回路時定数を持つ遅延素子によって、前記変換電位パルス信号を前記開始電圧から前記終了電圧まで前記回路時定数に従って緩やかに変化した電圧を、前記遅延パルス信号として出力する段階、から成る、付記３に記載の利得安定化方法。
【００９１】
（付記５）前記遅延素子は、抵抗器とキャパシタとから作られた積分回路から構成される、付記４に記載の利得安定化方法。
【００９２】
（付記６）前記パルス電位変換段階は、前記ユニポーラパルス信号をバイポーラパルス信号に変換するユニポーラ／バイポーラパルス変換段階と、前記バイポーラパルス信号を前記変換電位パルス信号に変換する電位変換段階と、から成る、付記３乃至５のいずれか１つに記載の利得安定化方法。
【００９３】
（付記７）前記電位変換段階は、前記バイポーラパルス信号から、第１および第２のダイオードによって規定された前記終了電圧および前記開始電圧を、前記変換電位パルス信号として出力する段階から成る、付記６に記載の利得安定化方法。
【符号の説明】
【００９４】
１０  ・・・  パルス入力端子
２０  ・・・  パルス電位変換回路
２１、２１Ａ  ・・・  ユニポーラ／バイポーラパルス変換回路
２２  ・・・  電位変換回路
３０  ・・・  遅延回路
４０  ・・・  入力端子
５０  ・・・  出力端子
６０  ・・・  信号線（供給回路）
１００、１００Ａ  ・・・  利得安定化回路（ハイパワーアンプ）
１２０、１２０Ａ  ・・・  ゲートバイアス制御回路
Ｑ１、Ｑ１’  ・・・  電力増幅用トランジスタ（信号増幅用トランジスタ）
【図１】
2011135130.tif 000003
【図２】
2011135130.tif 000004
【図３】
2011135130.tif 000005
【図４】
2011135130.tif 000006
【図５】
2011135130.tif 000007
【図６】
2011135130.tif 000008