(57)【要約】【課題】ＴＡＴの増加を抑えることのできる、半導体集積回路のレイアウト装置を提供する。【解決手段】色分けスタンダードセルデータに基づいて、前記複数のパターン部分のなかからセルの外周部に配置された外周パターン部分を識別し、前記外周パターン部分が他のパターンの形成に影響を与える範囲を示す制約エリアを設定し、前記制約エリアを前記各フォトマスクと対応付けて示す制約データを生成し、前記制約データを前記スタンダードセルと対応付けて前記セルライブラリに登録する、制約データ生成部と、セルライブラリを参照し、半導体チップ上に複数の前記スタンダードセルをレイアウトし、チップレイアウトデータを生成する、チップ配置設計部と、前記チップレイアウトデータ及び前記制約データを取得し、前記チップレイアウトデータにおいて、同一のフォトマスクにおいて前記制約エリアが重なるか否かを判定する、色分け隣接評価部と、前記制約エリアが重なった場合に、前記チップレイアウトデータを修正する、隣接配置修正部とを具備する。【選択図】図２
2011164922.tif 000002
【特許請求の範囲】
【請求項１】
複数のフォトマスクを用いて多重にパターニングすることができるように、セル内のパターンを示すセルレイアウトイメージを生成し、前記セルレイアウトイメージをスタンダードセルとしてセルライブラリに登録する、スタンダードセル設計部と、
前記セルレイアウトイメージに記述された前記パターンを複数のパターン部分に分割し、前記複数のパターン部分の各々が前記複数のフォトマスクのうちのいずれに割り当て、色分けスタンダードセルデータを生成する、色分け部と、
前記色分けスタンダードセルデータに基づいて、前記複数のパターン部分のなかからセルの外周部に配置された外周パターン部分を識別し、前記外周パターン部分が他のパターンの形成に影響を与える範囲を示す制約エリアを設定し、前記制約エリアを前記各フォトマスクと対応付けて示す制約データを生成し、前記制約データを前記スタンダードセルと対応付けて前記セルライブラリに登録する、制約データ生成部と、
前記セルライブラリを参照し、半導体チップ上に複数の前記スタンダードセルをレイアウトし、チップレイアウトデータを生成する、チップ配置設計部と、
前記チップレイアウトデータ及び前記制約データを取得し、前記チップレイアウトデータにおいて、同一のフォトマスクにおいて前記制約エリアが重なるか否かを判定する、色分け隣接評価部と、
前記制約エリアが重なった場合に、前記チップレイアウトデータを修正する、隣接配置修正部と、
を具備する
半導体集積回路のレイアウト装置。
【請求項２】
請求項１に記載された半導体集積回路のレイアウト装置であって、
前記色分け部は、前記色分けスタンダードセルデータとして、同一の前記各パターン部分が異なるフォトマスクに割り当てられた複数の解データを生成し、
前記制約データ生成部は、前記制約データとして、前記複数の解データに対応して、それぞれが前記制約エリアを前記各フォトマスクと対応付けて示す、複数の解制約データを生成し、
前記色分け隣接評価部は、前記複数の解制約データのうちのいずれを用いても同一のフォトマスクの前記制約エリアが重なるか否かを判定し、
前記隣接配置修正部は、前記複数の解制約データのうちのいずれを用いても同一のフォトマスクの前記制約エリアが重なる場合に、前記チップレイアウトデータを修正し、前記複数の解制約データのうちのいずれかを用いれば同一のフォトマスクの前記制約エリアが重ならない場合には、前記チップレイアウトデータを修正しない
半導体集積回路のレイアウト装置。
【請求項３】
請求項２に記載された半導体集積回路のレイアウト装置であって、
前記色分け隣接評価部は、前記複数の解制約データのうちの何れかを用いれば前記制約エリアが重ならない場合に、前記複数の解制約データのうちのどれを選択すれば前記制約エリアが重ならないかを示す、解選択データを生成し、出力する
半導体集積回路のレイアウト装置。
【請求項４】
請求項１乃至３の何れかに記載された半導体集積回路のレイアウト装置であって、
前記制約データ生成部は、前記外周部パターン部分が他のセルに含まれるパターンと接続される接続部分を含む場合に、前記接続部分には前記制約エリアを設定しない
半導体集積回路のレイアウト装置。
【請求項５】
請求項１乃至４の何れかに記載された半導体集積回路のレイアウト装置であって、
前記複数のフォトマスクは、２枚である
半導体集積回路のレイアウト装置。
【請求項６】
コンピュータが、セル内のパターンを、複数のフォトマスクを用いて多重にパターニングすることができるようにレイアウトし、レイアウト結果を示すスタンダードセルを作成してセルライブラリに登録するステップと、
コンピュータが、前記スタンダードセルに含まれるパターンを複数のパターン部分に分割し、前記複数のパターン部分の各々が前記複数のフォトマスクのうちのいずれに割り当てられるかを示す、色分けスタンダードセルデータを生成するステップと、
コンピュータが、前記色分けスタンダードセルデータに基づいて、前記複数のパターン部分のなかからセルの外周部に配置された外周部パターン部分を識別し、前記外周部パターン部分が他のパターンの形成に影響を与える範囲を示す制約エリアを設定し、前記制約エリアを前記各フォトマスクと対応付けて示す制約データを生成し、前記制約データを前記スタンダードセルと対応付けて前記セルライブラリに登録するステップと、
コンピュータが、前記セルライブラリを参照し、チップに複数の前記スタンダードセルを含むスタンダードセルグループをレイアウトし、チップレイアウトデータを生成するステップと、
コンピュータが、前記制約データに基づいて、前記スタンダードセルグループにおいて、同一の前記フォトマスクの前記制約エリアが重なるか否かを判定するステップと、
コンピュータが、前記制約エリアが重なった場合に、前記スタンダードセルグループのレイアウトを修正し、修正後チップレイアウトデータを生成するステップと、
を具備する
半導体集積回路のレイアウト方法。
【請求項７】
請求項６に記載された半導体集積回路のレイアウト方法を、コンピュータにより実現するための、半導体集積回路のレイアウトプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト装置、半導体集積回路のレイアウト方法、及び半導体集積回路のレイアウトプログラムに関する。
【背景技術】
【０００２】
半導体集積回路の大集積化及び半導体素子のダウンサイジングに伴って、リソグラフィ技術の開発の加速が望まれている。現在のところ、露光時の光源として、水銀ランプ、ＫｒＦエキシマレーザ、及びＡｒＦエキシマレーザ等が用いられている。形成可能なパターンをより微細化させるために、露光光として、より短波長の波長を有する極紫外線を用いることも検討されている。しかし、極紫外線を用いるためには、新たな設備が必要になってしまう。
【０００３】
形成可能なパターンをより微細化させるために、ダブルパターニング法と呼ばれる手法が提案されている。図１は、ダブルパターニング法を説明するための説明図である。図１に示されるように、ダブルパターニング法では、同一工程のパターンデザインが、２つのフォトマスクに割り当てられる。そして、２つのフォトマスクを用いて、被加工膜が２重に露光される。これによって、単一のフォトマスクを用いて被加工膜を加工した場合よりも、解像度を飛躍的に向上させることができる。
【０００４】
ダブルパターニング法に関連する技術として、例えば、特許文献１（特開２００９−２５４５０）に記載の多重露光技術用フォトマスクの設計パタン検証方法、特許文献２（特開２００８−２６１９２２）に記載された多重露光技術用フォトマスクのパタンデータ作製方法、特許文献３（特開２００９−２９４３０８）に記載されたパターン検証方法、及び特許文献４（特開２００９−５３６０５）に記載された半導体装置の製造方法およびマスク等が挙げられる。
【０００５】
一方、半導体集積回路の回路パターンを設計する場合には、予め、機能毎に、その機能を実現するためのパターンを示すスタンダードセルが設計される。そして、設計対象となる回路に含まれる機能に応じて、チップ上に複数のスタンダードセルがレイアウトされる。これにより、チップ全体の回路パターンが決定される。ここで、決定された回路パターンは、製造上の制約を満たしている必要がある。そのため、スタンダードセルを設計する段階において、製造上の制約を満たすか否かが検証される。また、スタンダードセルの設計段階で製造上の制約が満たされたとしても、複数のスタンダードセルが半導体チップ上にレイアウトされた結果、隣接するスタンダードセル間において製造上の制約が満たされない可能性がある。従って、複数のスタンダードセルがチップ上にレイアウトされた後にも、製造上の制約が満たされているか否かが検証される。
【０００６】
関連する技術が、特許文献５（特開２００９−８６７５６）に記載されている。この公報には、回路パターンを構成するための複数のセルのうち、隣接して配置されることでＯＰＣ危険箇所が発生する組み合わせを抽出し、セルの配置に対する配置制約を生成するステップと、複数のセルの配置を行い、配置制約に基づいて、隣接して配置された複数のセルの組み合わせ内のＯＰＣ危険箇所を抽出するステップと、ＯＰＣ危険箇所を含むセルの組み合わせ内の少なくとも一つのセルに対し、同一の座標上でフリッピング処理を施して、レイアウトを変更するステップと、フリッピング処理によって除去されなかったＯＰＣ危険箇所を含むセルの組み合わせに対し、セルの分解処理または合成処理を施して、レイアウトを変更するステップとを具備することを特徴とする半導体集積回路の設計レイアウト作成方法が記載されている。
【０００７】
また、非特許文献１（Ｌａｒｇｅ−ｓｃａｌｅ  ｄｏｕｂｌｅ−ｐａｔｔｅｒｎｉｎｇ  ｃｏｍｐｌｉａｎｔ  ｌａｙｏｕｔｓ  ｆｏｒ  ＤＰ  ｅｎｇｉｎｅ  ａｎｄ  ｄｅｓｉｇｎ  ｒｕｌｅ  ｄｅｖｅｌｏｐｍｅｎｔ、  ＳＰＩＥ  ａｄｖａｎｃｅｄ  ｌｉｔｈｏｇｒａｐｈｙ  ２００９、  Ｖｏｌ．７２７５  ７２７５１Ｋ−１〜７２７５Ｋ−７、Ｃｈｒｉｓｔｏｐｈｅｒ  Ｃｏｒｋ  ｅｔ  ａｌ．）には、ダブルパターニング法を考慮に入れて半導体集積回路のレイアウトを設計する点が記載されている。非特許文献１には、ダブルパターニング法を考慮に入れてスタンダードセルを設計する点、チップ全体において制約が満たされているか否かを評価する点、及びチップ上において制約が満たされない場合にダミーの図形を配置してスタンダードセル間の間隔を広げる点が記載されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−２５４５０
【特許文献２】特開２００８−２６１９２２
【特許文献３】特開２００９−２９４３０８
【特許文献４】特開２００９−５３６０５
【特許文献５】特開２００９−８６７５６
【非特許文献】
【０００９】
【非特許文献１】Ｌａｒｇｅ−ｓｃａｌｅ  ｄｏｕｂｌｅ−ｐａｔｔｅｒｎｉｎｇ  ｃｏｍｐｌｉａｎｔ  ｌａｙｏｕｔｓ  ｆｏｒ  ＤＰ  ｅｎｇｉｎｅ  ａｎｄ  ｄｅｓｉｇｎ  ｒｕｌｅ  ｄｅｖｅｌｏｐｍｅｎｔ、  ＳＰＩＥ  ａｄｖａｎｃｅｄ  ｌｉｔｈｏｇｒａｐｈｙ  ２００９、  Ｖｏｌ．７２７５  ７２７５１Ｋ−１〜７２７５Ｋ−７、Ｃｈｒｉｓｔｏｐｈｅｒ  Ｃｏｒｋ  ｅｔ  ａｌ
【発明の概要】
【発明が解決しようとする課題】
【００１０】
既述の特許文献５に記載された半導体集積回路の設計レイアウト作成方法においては、ＯＰＣ処理に関する点が記載されている。しかし、ダブルパターニング法については記載されていない。
【００１１】
また、非特許文献１に記載された方法では、チップ上に複数のスタンダードセルをレイアウトした後、チップ全面の一つ一つの図形に対して、制約が満たされているか否かを評価する必要がある。チップ全面のレイアウトデータは膨大であり、ＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）が増加してしまう、という問題点があった。
【課題を解決するための手段】
【００１２】
本発明に係る半導体集積回路のレイアウト装置は、複数のフォトマスクを用いて多重にパターニングすることができるように、セル内のパターンをレイアウトし、レイアウト結果をスタンダードセルとしてセルライブラリに登録する、スタンダードセル設計部と、レイアウトされた前記パターンを複数のパターン部分に分割し、前記複数のパターン部分の各々が前記複数のフォトマスクのうちのいずれに割り当てられるかを示す、色分けスタンダードセルデータを生成する、色分け部と、前記色分けスタンダードセルデータに基づいて、前記複数のパターン部分のなかからセルの外周部に配置された外周パターン部分を識別し、前記外周パターン部分が他のパターンの形成に影響を与える範囲を示す制約エリアを設定し、前記制約エリアを前記各フォトマスクと対応付けて示す制約データを生成し、前記制約データを前記スタンダードセルと対応付けて前記セルライブラリに登録する、制約データ生成部と、前記セルライブラリを参照し、半導体チップ上に複数の前記スタンダードセルをレイアウトし、チップレイアウトデータを生成する、チップ配置設計部と、前記制約データに基づいて、前記チップレイアウトデータにおいて、同一のフォトマスクの前記制約エリアが重なるか否かを判定する、色分け隣接評価部と、前記制約エリアが重なった場合に、前記チップレイアウトデータを修正する、隣接配置修正部とを具備する。
【００１３】
この発明によれば、複数のフォトマスクを用いて多重にパターニングすることができるように、スタンダードセルが設計される。そのため、スタンダードセルの内部領域については、スタンダードセルの設計段階において、製造上の制約が満たされることが保証される。一方、チップレイアウトデータについては、制約データを用いて、制約エリアが重なるか否かが判定される。ここで、制約エリアは、外周部パターンについて設定される。そのため、制約エリアが重なるか否かを判定することにより、隣接するスタンダードセルの境界部分についてのみ、製造上の制約が満たされるか否かを判定することができる。各スタンダードセルの内部領域については、スタンダードセルの設計段階において制約が満たされることが保証されているため、チップレイアウトデータにおいて制約が満たされているか否かを検証する必要は無い。すなわち、制約データを用いることにより、チップレイアウトデータおいて、必要最小限の部分についてのみ、制約が満たされているか否かを検証することができる。チップレイアウトデータにおいて、チップ全面のパターンを検証する必要がなく、ＴＡＴを抑制することが可能になる。
【００１４】
本発明に係る半導体集積回路のレイアウト方法は、コンピュータが、セル内のパターンを、複数のフォトマスクを用いて多重にパターニングすることができるようにレイアウトし、レイアウト結果を示すスタンダードセルを作成してセルライブラリに登録するステップと、コンピュータが、前記スタンダードセルに含まれるパターンを複数のパターン部分に分割し、前記複数のパターン部分の各々が前記複数のフォトマスクのうちのいずれに割り当てられるかを示す、色分けスタンダードセルデータを生成するステップと、コンピュータが、前記色分けスタンダードセルデータに基づいて、前記複数のパターン部分のなかからセルの外周部に配置された外周部パターン部分を識別し、前記外周部パターン部分が他のパターンの形成に影響を与える範囲を示す制約エリアを設定し、前記制約エリアを前記各フォトマスクと対応付けて示す制約データを生成し、前記制約データを前記スタンダードセルと対応付けて前記セルライブラリに登録するステップと、コンピュータが、前記セルライブラリを参照し、チップに複数の前記スタンダードセルを含むスタンダードセルグループをレイアウトし、チップレイアウトデータを生成するステップと、コンピュータが、前記制約データに基づいて、前記スタンダードセルグループにおいて、同一の前記フォトマスクの前記制約エリアが重なるか否かを判定するステップと、コンピュータが、前記制約エリアが重なった場合に、前記スタンダードセルグループのレイアウトを修正し、修正後チップレイアウトデータを生成するステップとを具備する。
【発明の効果】
【００１５】
本発明によれば、ＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）を抑制することのできる、半導体集積回路のレイアウト装置、及び半導体集積回路のレイアウト方法が提供される。
【図面の簡単な説明】
【００１６】
【図１】ダブルパターニング法を説明するための説明図である。
【図２】半導体集積回路のレイアウト装置を示す、機能ブロック図である。
【図３】セルライブラリを示す概念図である。
【図４】半導体集積回路のレイアウト装置の動作方法を示すフローチャートである。
【図５】スタンダードセルの設計手法を示す概念図である。
【図６Ａ】解制約データを示す概念図である。
【図６Ｂ】解制約データを示す概念図である。
【図７】制約データを示す概念図である。
【図８】チップレイアウトデータの一例を示す概念図である
【図９Ａ】３つの制約データを示す概念図である。
【図９Ｂ】３つの制約データを示す概念図である。
【発明を実施するための形態】
【００１７】
以下に、図面を参照しつつ、本発明の実施形態について説明する。図２は、本実施形態に係る半導体集積回路のレイアウト装置１を示す、機能ブロック図である。このレイアウト装置１は、スタンダードセル設計部２、色分け部３、制約データ生成部４、チップ配置設計部５、色分け隣接評価部６、及び隣接配置修正部７を備えている。これらは、コンピュータにより実現される。すなわち、これらは、ＣＰＵがＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）に格納された半導体集積回路のレイアウトプログラムを実行することにより、実現される。本実施形態に係る半導体集積回路のレイアウト装置１は、ダブルパターニング法で回路パターンを形成することを考慮に入れて、半導体集積回路の回路パターンをレイアウトする装置である。
【００１８】
スタンダードセル設計部２は、機能等に応じてスタンダードセルを設計する部分である。スタンダードセル設計部２は、予め準備されたセル設計データに基づいて、セル内のパターンをレイアウトし、セルレイアウトイメージを生成する。セルレイアウトイメージは、色分け部３に通知され、色分け部３によってダブルパターニング法を用いた時に製造上の制約が満たされるか否かが検証される。制約が満たされている場合、スタンダードセル設計部２は、セルレイアウトイメージをスタンダードセルとして、セルライブラリ８に登録する。
【００１９】
色分け部３は、セルレイアウトイメージが、ダブルパターニングの観点から問題がないか否かを評価する部分である。色分け部３は、セルレイアウトイメージを取得すると、レイアウトされたセル内のパターンを複数のパターン部分に分割する。色分け部３は、複数のパターン部分の各々を、２枚のフォトマスクのうちのいずれに割り当て、色分けスタンダードセルデータを生成する。更に、色分け部３は、色分けスタンダードセルデータに基づいて、各フォトマスクに割り当てられたパターンが、製造上の制約（ダブルパターニングの観点から設定された制約）を満たしているか否かを評価する。製造上の制約が満たされている場合、色分け部３は、その旨をスタンダードセル設計部２に通知する。この場合、スタンダードセル設計部２は、セルレイアウトイメージをスタンダードセルとしてセルライブラリ８に登録する。また、色分け部３は、色分けスタンダードセルデータを制約データ生成部４に通知する。一方、製造上の制約が満たされていない場合、色分け部３は、その旨をスタンダードセル設計部２に通知する。この場合、スタンダードセル設計部２は、セルレイアウトイメージを修正する。
【００２０】
制約データ生成部４は、色分けスタンダードセルデータを取得すると、制約データを生成する。そして、制約データをスタンダードセルと対応付けて、セルライブラリ８に登録する。具体的には、制約データ生成部４は、色分けスタンダードセルデータに記載される複数のパターン部分のなかから、セルの外周部に配置されたパターン部分を、外周パターン部分として識別する。そして、制約データ生成部４は、外周パターン部分が他のパターンの形成に影響を与える範囲を示す制約エリアを設定する。更に、制約データ生成部４は、設定された制約エリアを、各フォトマスクと対応付けて、制約データを生成する。
【００２１】
図３は、セルライブラリ８を示す概念図である。図３に示されるように、セルライブラリ８は、スタンダードセルを、制約データと対応付けて示している。
【００２２】
チップ配置設計部５は、半導体チップ上に複数のスタンダードセルをレイアウトする部分である。チップ配置設計部５は、予め準備されたチップ設計データに基づいて、半導体チップ上におけるレイアウトを示す、チップレイアウトデータを生成する。尚、チップ設計データは、設計対象回路に含まれる機能回路群、及び機能回路群の接続関係等を示すデータである。チップ配置設計部５は、チップ設計データを取得すると、セルライブラリ８を参照し、各機能回路に対応するスタンダードセルを取得する。そして、取得したスタンダードセルを半導体チップ上にレイアウトすることにより、チップレイアウトデータを生成する。
【００２３】
色分け隣接評価部６は、チップレイアウトデータが、ダブルパターニングの観点において、製造上の制約を満たしているか否かを評価する部分である。色分け隣接評価部６は、チップ配置設計部５から、チップレイアウトデータを取得する。また、色分け隣接評価部６は、セルライブラリ８から、制約データを取得する。そして、色分け隣接評価部６は、制約データに基づいて、チップレイアウトデータにおいて、同一のフォトマスクに関する制約エリアが重なるか否かを判定する。
【００２４】
隣接配置修正部７は、チップレイアウトデータを修正する部分である。色分け隣接評価部６において、同一のフォトマスクに関する制約エリアが重なると判定された場合、隣接配置修正部は、チップレイアウトデータを修正し、修正後チップレイアウトデータを生成する。
【００２５】
続いて、本実施形態に係る半導体集積回路のレイアウト装置１の動作方法について説明する。図４は、本実施形態に係る半導体集積回路のレイアウト装置１の動作方法を示すフローチャートである。
【００２６】
ステップＳ１；スタンダードセル設計
まず、スタンダードセル設計部２が、セル設計データに基づいて、セルレイアウトイメージを生成する。図５（ａ）は、セルレイアウトイメージ９の一例を示す概念図である。図５（ａ）に示されるように、セルレイアウトイメージは、パターンＡ、パターンＢ、及びパターンＣを含んでいる。パターンＡは、工程Ａで形成されるパターンであり、パターンＢは工程Ｂで形成されるパターンであり、パターンＣは工程Ｃで形成されるパターンである。すなわち、パターンＡ、パターンＢ、及びパターンＣは、別々の被加工膜に形成されるパターンである。生成されたセルレイアウトイメージは、色分け部３に通知される。
【００２７】
ステップＳ２；色分け評価
次いで、色分け部３が、セルレイアウトイメージ９が、ダブルパターニング法を用いてパターニングが可能であるように作成されているかどうかを評価する。具体的には、色分け部３は、セルレイアウトイメージ９から、ダブルパターニングを行う工程で形成されるパターンを示すデータを、工程別パターンデータ１０として抽出する。
【００２８】
図５（ｂ−１）及び図５（ｂ−２）は、工程別パターンデータ１０を示す概念図である。本実施形態では、工程Ａ及び工程Ｂのそれぞれが、ダブルパターニングが行われる工程であるものとする。図５（ｂ−１）には、工程Ａに対応する工程別パターンデータ１０−Ａが示されており、図５（ｂ−２）には、工程Ｂに対応する工程別パターンデータ１０−Ｂが示されている。
【００２９】
次いで、色分け部３は、各工程別パターンデータ１０を、複数のパターン部分１５に分割する。そして、色分け部３は、各パターン部分１５を、２枚のフォトマスクのうちのいずれかに割り当て、色分けスタンダードセルデータ１２（１２−Ａ、１２−Ｂ）を生成する。
【００３０】
図５（ｃ−１）は、色分けスタンダードセルデータ１２−Ａを示す概念図であり、図５（ｃ−２）は、色分けスタンダードセルデータ１２−Ｂを示す概念図である。ここで、ダブルパターニング法では、同一工程で２枚のフォトマスクが用いられる。従って、各パターン部分の割り当て結果として、２通りの結果が得られる。そのため、色分け部３は、色分けスタンダードセルデータ１２−Ａとして、２つのデータ（解データ１１−１Ａ及び解データ１１−２Ａ）を生成する。解データ１１−１Ａにおいては、パターン部分１５−１及びパターン部分１５−３が一方のフォトマスクに割り当てられており、パターン部分１５−２及びパターン部分１５−４が他方のフォトマスクに割り当てられている。一方、解データ１１−２Ａにおいては、パターン部分１５−２及びパターン部分１５−４が一方のフォトマスクに割り当てられ、パターン部分１５−１及びパターン部分１５−３が他方のフォトマスクに割り当てられている。同様に、色分けスタンダードセルデータ１２−Ｂとしても、２つのデータ（解データ１１−１Ｂ及び解データ１１−２Ｂ）が作成される。
【００３１】
ステップＳ３；矛盾発生の有無の確認
色分け部３は、色分けスタンダードセルデータ１２に基づいて、セルレイアウトイメージ９に矛盾が発生しているか否かを評価する。具体的には、色分け部３は、色分けスタンダードセルデータ１２において、同一のフォトマスクに割り当てられたパターンが予め設定された制約を満たしているか否かを、評価する。例えば、同一のフォトマスクに割り当てられたパターン内において、互いに接近しすぎている部分が存在する場合には、制約が満たされていないと判断される。
【００３２】
ステップＳ４；図形の並び替え
ステップＳ３において、矛盾が発生していた場合、色分け部３は、矛盾が発生している旨をスタンダードセル設計部２に通知する。スタンダードセル設計部２は、図形を並び替えることにより、セルレイアウトイメージを修正する。そして、修正後のセルレイアウトイメージを利用して、ステップＳ２以降の処理が繰り返される。
【００３３】
ステップＳ５；制約データの作成
ステップＳ３において、矛盾が発生していなかった場合、色分け部３は、その旨をスタンダードセル設計部２に通知する。また、色分け部３は、色分けスタンダードセルデータ１２を、制約データ生成部４に通知する。
【００３４】
制約データ生成部４は、色分けスタンダードセルデータ１２を取得すると、制約データ１４を生成する。制約データ１４としては、２つの解データ１１に対応して、２つのデータ（２つの解制約データ１３）が生成される。すなわち、制約データ生成部４は、色分けスタンダードセルデータ１２−Ａに基づいて、解制約データ１３−１Ａ及び解制約データ１３−２Ａを含む、制約データ１４−Ａを生成する。また、制約データ生成部４は、色分けスタンダードセルデータ１２−Ｂに基づいて、解制約データ１３−１Ｂ及び解制約データ１３−２Ｂを含む、制約データ１４−Ｂを生成する。以下に、解制約データ１３について説明する。
【００３５】
図６Ａは、解データ１１−１Ａに対応する解制約データ１３−１Ａを示す概念図である。図６Ａに示されるように、制約データ生成部４は、解データ１１−１Ａに含まれる複数のパターン部分１５（１５−１〜１５−４）から、セルの外周部に配置されたパターン部分を、外周パターン部分として識別する。図６Ａに示される例では、パターン部分１５−１及びパターン部分１５−４が、外周パターン部分として識別される。そして、制約データ生成部４は、外周パターン部分に対して、外周パターン部分が他のパターンの形成に影響を与える範囲を示す制約エリア１６を設定する。図６Ａに示される例では、パターン部分１５−１に対して制約エリア１６−１が設定され、パターン部分１５−４に対して制約エリア１６−４が設定される。制約データ生成部４は、各制約エリア１６をフォトマスクと対応付け、解制約データ１３を生成する。図６Ａに示される解制約データ１３−１Ａにおいては、制約エリア１６−１が一方のフォトマスクに対応付けられ、制約エリア１６−４が他方のフォトマスクに対応付けられている。制約データ生成部４は、解データ１１−２Ａに対しても、同様に、解制約データ１３−２Ａを生成する。そして、図７に示されるように、色分けスタンダードセルデータ１２−Ａに対する制約データ１４−Ａとして、解制約データ１３−１Ａ及び解制約データ１３−２Ａを生成する。
【００３６】
尚、制約データ生成部４は、外周部パターン部分が他のセルに含まれるパターンと接続される接続部分を含む場合には、その接続部分に制約エリア１６を設定しない。この点について、解制約データ１１−１Ｂを用いて説明する。図６Ｂは、解データ１１−Ｂに対応する解制約データ１３−１Ｂを示す概念図である。解データ１１−１Ｂは、パターン部分１５−５及びパターン部分１５−６を含んでいる。パターン部分１５−５及びパターン部分１５−６は、例えば電源配線などであり、他のセルに含まれるパターンと接続されるべき接続部分１７を含んでいる。このような場合、図６Ｂに示されるように、制約データ生成部４は、接続部分１７に制約エリア１６を設定しない。
【００３７】
ステップＳ６；セルライブラリに登録
その後、スタンダードセル設計部２は、セルレイアウトイメージを、スタンダードセルとして、セルライブラリ８に登録する。また、制約データ生成部４は、作成した制約データ１４を、スタンダードセルと対応付けて、セルライブラリ８に登録する。これにより、図３に示したように、セルライブラリ８において、各機能に応じたスタンダードセルが、制約データと対応付けられて記述される。
【００３８】
ステップＳ７；チップ配置設計
続いて、チップ配置設計部５が、チップ設計データを取得し、セルライブラリ８を参照することにより、チップレイアウトデータを生成する。図８は、チップレイアウトデータの一例を示す概念図である。チップレイアウトデータは、チップ上における複数のスタンダードセル１７のレイアウトを示すデータである。このチップレイアウトデータにおいて、各スタンダードセル１７の内部領域については、ステップＳ５までの処理により、ダブルパターニング法を用いてパターニングが可能であることが保証されている。しかしながら、隣接するスタンダードセル１７間においては、同一のフォトマスクに割り当てられたパターン部分１５が近接している可能性があり、制約が満たされない可能性がある。そこで、チップレイアウトデータは、色分け隣接評価部６に通知され、色分け隣接評価部６によって制約が満たされているか否かが評価される。
【００３９】
ステップＳ８；色分け隣接評価
色分け隣接評価部６は、チップレイアウトデータを取得すると、セルライブラリを参照し、チップレイアウトデータに記載された複数のスタンダードセル１７に対応する、複数の制約データ１４を取得する。そして、工程毎に、隣接するスタンダードセル１７間で、同一のフォトマスクに対応する制約エリア１６が重なるか否かを判定する。
【００４０】
図８に示されるチップレイアウトデータには、３つの隣接するスタンダードセル１７を有する、部分１８が含まれている。部分１８における工程Ａのパターンに着目して、本ステップにおける動作を説明する。
【００４１】
色分け隣接評価部１８は、複数の制約データ１４を、複数のスタンダードセル１７に対応させて並べる。図９Ａは、部分１８に対応させて並べられた、３つの制約データ１４を示している。２つの制約データ１４の間に、制約データ１４−Ａ（図７参照）が配置されているものとする。尚、既述のように、各制約データ１４は、２つの解制約データ１３を有している。従って、２つの解制約データ１３のいずれか一方が、部分１８に対応して並べられている。制約データ１４−Ａとしては、解制約データ１３−１Ａが並べられているものとする。
【００４２】
図９Ａに示されるように、解制約データ１３−１Ａにおいては、制約エリア１６−１が、隣接する制約データ１４に含まれる同一のフォトマスクの制約エリア１６と、重なっている。
【００４３】
一方、図９Ｂは、制約データ１４−Ａとして、解制約データ１３−２Ａを用いたときの概念図である。図９Ｂに示されるように、この場合にも、制約エリア１６−１は、隣接する制約データ１４に含まれる制約エリア１６と重なっている。しかし、制約エリア１６−１は、別のフォトマスクに対応する制約エリア１６と重なっている。すなわち、同一のフォトマスクにおいては、制約エリア１６同士は重なっていない。
【００４４】
ステップＳ９；矛盾発生の有無の確認
上述のように、２つの解制約データ１３のうちのいずれかを採用すれば、同一のフォトマスクでは制約エリア１６同士が重ならない場合、色分け隣接評価部１８は、矛盾が発生していないと判定する。そして、その旨をチップ配置設計部５に通知する。チップ配置設計部５は、チップレイアウトデータにおいて複数のスタンダードセルが矛盾なく配置されていると判断し、次の処理を行う。具体的には、チップ全体についてレイアウトが終了している場合には、チップレイアウトデータをレイアウト結果データとして出力する。また、チップ内において、レイアウトが決定していない部分が存在する場合には、レイアウトが未決定である部分について、スタンダードセルがレイアウトされる。そして、レイアウトが追加された後のチップレイアウトデータを用いて、ステップＳ７以降の処理が繰り返される。一方、いずれの解制約データ１３を採用しても制約エリア１６が重なる場合、色分け隣接評価部８は、矛盾が発生していると判断し、その旨を隣接配置修正部７に通知する。
【００４５】
尚、色分け隣接評価部１８は、どの解制約データ１３を用いれば制約エリア１６同士が重ならないかを示す、解選択データを生成し、チップ配置設計部５に通知することが好ましい。そして、チップ配置設計部５は、レイアウト結果データとして、解選択データを含むデータを出力することが好ましい。このようにすれば、レイアウト結果データに基づいてどの回路パターンをどのフォトマスクに割り当てるかを決定する際に、解選択データを参照することで簡単に割り当てを行うことが可能になる。
【００４６】
ステップＳ１０；隣接配置修正
隣接配置修正部７は、矛盾が発生していると判断された箇所について、チップレイアウトデータの修正を行い、修正後チップレイアウトデータを生成する。隣接配置修正部７は、例えば、スタンダードセルの反転、及び隣接するスタンダードセル間に間隔を挿入することなどにより、チップレイアウトデータを修正する。修正後のチップレイアウトデータは、色分け隣接評価部６に送られる。色分け隣接評価部６は、修正後チップレイアウトデータに対して、ステップＳ８以降の処理を繰り返す。これにより、矛盾がなくなるまでチップレイアウトデータが修正される。
【００４７】
以上説明したように、本実施形態によれば、制約データを用いることにより、チップレイアウトデータにおいて、隣接するスタンダードセルの境界部分においてのみ、矛盾が発生しているか否かを判定することができる。これにより、チップレイアウトデータに含まれる全てのパターン部分を検証する必要がなくなり、ＴＡＴを抑制することが可能になる。
【００４８】
尚、本実施形態では、ダブルパターニング法で形成される半導体集積回路をレイアウトする場合について説明した。すなわち、同一工程で用いられるフォトマスクが２枚である場合について説明した。しかし、同一工程で用いられるフォトマスクは２枚で限定されるものではない。同一工程において３枚以上のフォトマスクが用いられ、同一の被加工膜が３重以上に分けてパターニングされる場合であっても、本実施形態を適用することは可能である。
【００４９】
また、ステップＳ７において作成されるチップレイアウトデータは、設計対象回路の全体に対応するデータであってもよく、ステップＳ８以降の処理は、設計対象回路の全体に対応するチップレイアウトデータに対して行なわれてもよい。しかし、この場合には、ステップＳ１０でチップレイアウトデータが修正された場合に、タイミングのずれ等が生じ、チップ全体におけるデータを修正しなければならないことがある。そのため、設計対象回路が複数の設計対象回路部分に分けられ、設計対象回路部分毎にステップＳ７以降の処理が行われることが好ましい。すなわち、各設計対象回路部分に対応する複数のスタンダードセルが配置されるたびに、ステップＳ８〜ステップＳ１０の処理が行われることが好ましい。
【符号の説明】
【００５０】
１  半導体集積回路のレイアウト装置
２  スタンダードセル設計部
３  色分け部
４  制約データ生成部
５  チップ配置設計部
６  色分け隣接評価部
７  隣接配置修正部
８  セルライブラリ
９  セルレイアウトイメージ
１０（１０−Ａ，１０−Ｂ）  工程別セルデータ
１１（１１−１Ａ，１１−２Ａ，１１−１Ｂ，１１−２Ｂ）  解データ
１２（１２−Ａ，１２−Ｂ）  色分けスタンダードセルデータ
１３  解制約データ
１４  制約データ
１５  パターン部分
１６  制約エリア
１７  スタンダードセル
１８  部分
【図１】
2011164922.tif 000003
【図２】
2011164922.tif 000004
【図３】
2011164922.tif 000005
【図４】
2011164922.tif 000006
【図５】
2011164922.tif 000007
【図６Ａ】
2011164922.tif 000008
【図６Ｂ】
2011164922.tif 000009
【図７】
2011164922.tif 000010
【図８】
2011164922.tif 000011
【図９Ａ】
2011164922.tif 000012
【図９Ｂ】
2011164922.tif 000013