(57)【要約】【課題】複数の半導体チップが封入された半導体装置の放熱性の向上を図る。【解決手段】入力側板状リード部５上に制御用パワーＭＯＳＦＥＴチップ２が配置され、このチップの裏面にはドレイン端子ＤＴ１が形成されており、一方、主面には、ソース端子ＳＴ１およびゲート端子ＧＴ１が形成され、このソース端子ＳＴ１とソース用板状リード部１２とが接続されており、また、出力側板状リード部６上に同期用パワーＭＯＳＦＥＴチップ３が配置されており、このチップの裏面にはドレイン端子ＤＴ２が形成され、このドレイン端子ＤＴ２に出力側板状リード部６が接続され、さらに、同期用パワーＭＯＳＦＥＴチップ３の主面には、ソース端子ＳＴ２およびゲート端子ＧＴ２が形成されており、このソース端子ＳＴ２とソース用板状リード部１３とが接続され、ソース用板状リード部１２，１３が露出していることにより、ＭＣＭ１の放熱性を高めることができる。【選択図】図１
2011181970.tif 000002
【特許請求の範囲】
【請求項１】
それぞれの主面に端子が形成された第１のＭＯＳＦＥＴチップと、第２のＭＯＳＦＥＴチップと、
該第１のＭＯＳＦＥＴチップ、および前記第２のＭＯＳＦＥＴチップのゲートを駆動するドライバチップを備えて、入力電力を変換する半導体装置において、
前記第２のＭＯＳＦＥＴチップのドレイン電極と、前記第１のＭＯＳＦＥＴチップのソース電極を電気的に接続する導体部材と、
前記第１のＭＯＳＦＥＴチップと、前記第２のＭＯＳＦＥＴチップをパッケージに封止する封止体とを備え、
前記導体部材と接続されていない前記第１のＭＯＳＦＥＴチップのソース電極と、前記ドライバチップを接続したことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１のＭＯＳＦＥＴチップの主面には、ソース端子、およびゲート端子が形成され、かつ、該第１のＭＯＳＦＥＴチップの裏面には、ドレイン端子が形成されていることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第１のＭＯＳＦＥＴチップの主面には、ソース端子、およびゲート端子が形成され、該ゲート端子と前記ドライバチップの回路は電気的に接続されていることを特徴とする半導体装置。
【請求項４】
一つのパッケージに形成される半導体装置であって、
外部電源の高電位と電気的に接続される第１の外部端子と、
前記外部電源の低電位と電気的に接続される第２の外部端子と、
第３の外部端子と、
前記第１の外部端子の上部に形成された第１の半導体チップと、
前記第２の外部端子の上部に形成された第２の半導体チップと、
前記第１および第２の半導体チップを制御するドライバチップとを有し、
前記第１の半導体チップの主面にソース端子が形成され、
前記第１の半導体チップの裏面にドレイン端子が形成され、
前記第２の半導体チップの主面にドレイン端子が形成され、
前記第２の半導体チップの裏面にソース端子が形成され、
前記第１の半導体チップのソース端子、前記第２の半導体チップのドレイン端子および前記第３の外部端子の上部に一つの導体部材が形成され、
前記導体部材は、前記第１の半導体チップのソース端子、前記第２の半導体チップのドレイン端子および前記第３の外部端子に電気的に接続され、
前記第１、第２および第３の外部端子は、前記パッケージの裏面に形成され、
前記第１の外部端子は、前記第１の半導体チップのドレイン端子に電気的に接続され、
前記第２の外部端子は、前記第２の半導体チップのソース端子に電気的に接続され、
前記第１の外部端子に前記外部電源の高電位が印加され、
前記第２の外部端子に前記外部電源の低電位が印加され、
前記パッケージの裏面において、前記第１の外部端子と前記第２の外部端子とは隣接して配置されることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記第１の半導体チップの主面にゲート端子が形成され、
前記ドライバチップの主面に、第１端子が形成され、
前記ドライバチップの第１端子に、前記第１の半導体チップのゲート端子に電気的に接続されるワイヤが接続されていることを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記第２の半導体チップの裏面にゲート端子が形成され、
前記ドライバチップの主面に、第２端子が形成され、
前記ドライバチップの第２端子に、前記第２の半導体チップのゲート端子に電気的に接続されるワイヤが接続されていることを特徴とする半導体装置。
【請求項７】
請求項５記載の半導体装置において、
前記導体部材の断面積は、前記ワイヤの断面積よりも大きいことを特徴とする半導体装置。
【請求項８】
請求項４記載の半導体装置において、
前記半導体装置はＤＣ／ＤＣコンバータ用の半導体装置であることを特徴とする半導体装置。
【請求項９】
請求項４記載の半導体装置において、
前記第１および第２の半導体チップは、パワートランジスタチップであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、複数の半導体チップが封止体に封入された半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
従来の半導体装置では、各半導体チップの表面にはヒートシンク（第１の導体部材）の裏面が半田を介して接合されており、各半導体チップの裏面には半田を介して第２の導体部材の表面が接合されている。また、ヒートシンクの表面には半田を介して第３の導体部材の裏面が接合されており、さらに、所定の半導体チップのランドと制御用端子とがボンディングワイヤを介して電気的に接続されている。各半導体チップ、ヒートシンク、第２の導体部材の表面、第３の導体部材の裏面、ボンディングワイヤおよび制御用端子の一部は樹脂により封止されている（例えば、特許文献１参照）。
【０００３】
また、前記半導体装置では、第２の導体部材の裏面に、平板状の絶縁部材を介して、外部冷却部材を当接させて、さらに放熱を促すようにしている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１１０８９３号公報（図１）
【特許文献２】特開２００３−４６０３６号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、半導体装置の高集積化や小型化が進められており、特に複数の半導体チップを絶縁材料により封止した半導体装置は、ＭＣＭ（Multi-Chip-Module)と呼ばれ、開発が行われている。
【０００６】
前記ＭＣＭの適用例の１つに、電源回路などに用いられるスイッチング回路がある。その中でも絶縁型ＤＣ／ＤＣコンバータはパーソナルコンピュータなどの情報機器に広く用いられており、これらの製品は、ＣＰＵ（Central Processing Unit)などの大電流化や高周波数化に伴い、高効率化および小型化が求められる。
【０００７】
ＤＣ／ＤＣコンバータは、制御用と同期用のパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)と、これらのＯＮ／ＯＦＦを行うドライバＩＣ（Integrated Circuit）と、その他チョークコイルやコンデンサなどによって構成されるが、一般にＤＣ／ＤＣコンバータ用ＭＣＭでは、２つのパワーＭＯＳＦＥＴと１つのドライバＩＣが１つのパッケージに封入されている。
【０００８】
このように複数の半導体チップを１つのパッケージ（封止体）に封入する目的は、実装面積の低減に加えて、回路上の寄生インダクタンスや寄生抵抗成分を低減することにある。
【０００９】
なお、電源回路の大電流化や高周波数化のため、これらの寄生成分が原因となる損失は大きく、それを抑えるためには、各チップ間、ドライバＩＣ−ＭＯＳＦＥＴ間、出力端子−負荷間の配線パターンを短くする必要がある。そのため、ドライバＩＣとＭＯＳＦＥＴが近い位置に封入され、電源回路を構成する半導体素子を１パッケージとすることで負荷の直近に実装できる電源用ＭＣＭは、今後の電源装置の主流になると期待されている。
【００１０】
つまり、ＭＣＭによる実装では、従来の個別にパッケージした各素子をプリント基板上に配置する実装に比べて配線距離が短くなり、寄生インダクタンスや寄生抵抗は大幅に減少しており、低損失な回路が実現できる。
【００１１】
しかしながら、ＭＣＭでは、複数の半導体チップが１パッケージ化されることにより、実装面積は低減されるが、それと引き換えに放熱性が減少することが問題となる。
【００１２】
また、本発明者が検討した図１６の比較例に示すように、ＭＣＭでは、チップ−フレーム間の主要な電流経路をワイヤで電気的に接続しているため、全体の寄生成分の中でワイヤ部分は大きな割合を占めており、このワイヤ部分での抵抗やインダクタンスの寄生成分の増加が問題となる。
【００１３】
本発明の目的は、電気的特性の向上を図る半導体装置を提供することにある。
【００１４】
また、本発明のその他の目的は、放熱性の向上を図る半導体装置を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１７】
すなわち、本発明は、それぞれの主面に端子が形成されトランジスタ回路を有する第１の半導体チップと、第２の半導体チップを備え、該第１の半導体チップと第２の半導体チップは接続され、該接続された半導体チップの両端にはコンデンサの電圧が印加される半導体装置において、前記第１の半導体チップと、該第１の半導体チップに対して表裏面反対の向きで搭載された前記第２の半導体チップとを電気的に接続する板状導体部材と、前記第１の半導体チップと、前記第２の半導体チップをパッケージに封止する封止体と、前記第１の半導体チップの端子と電気的に接続し、入力電位が印加される第１の外部接続端子と、前記第２の半導体チップの端子と電気的に接続し、接地電位が印加される第２の外部接続端子と、前記第１及び第２の外部接続端子は前記パッケージの裏面に隣接して配置されたものである。
【００１８】
また、本発明は、一つのパッケージに形成される半導体装置であって、コンデンサの一端が接続される第１の外部端子と、前記コンデンサの他端が接続される第２の外部端子と、第３の外部端子と、前記第１の外部端子の上部に形成された第１の半導体チップと、前記第２の外部端子の上部に形成された第２の半導体チップと、前記第１および第２の半導体チップを制御するドライバチップとを有し、前記第１の半導体チップの主面にソース端子が形成され、前記第１の半導体チップの裏面にドレイン端子が形成され、前記第２の半導体チップの主面にドレイン端子が形成され、前記第２の半導体チップの裏面にソース端子が形成され、前記第１の半導体チップのソース端子、前記第２の半導体チップのドレイン端子および前記第３の外部端子の上部に一つの導体部材が形成され、前記導体部材は、前記第１の半導体チップのソース端子、前記第２の半導体チップのドレイン端子および前記第３の外部端子に電気的に接続され、前記第１、第２および第３の外部端子は、前記パッケージの裏面に形成され、前記第１の外部端子は、前記第１の半導体チップのドレイン端子に電気的に接続され、前記第２の外部端子は、前記第２の半導体チップのソース端子に電気的に接続され、前記第１の外部端子に入力電位が印加され、前記第２の外部端子に接地電位が印加され、前記パッケージの裏面において、前記第１の外部端子と前記第２の外部端子とは隣接して配置されるものである。
【００１９】
一例として、ＤＣ／ＤＣコンバータ用ＭＣＭをあげると、制御用パワーＭＯＳＦＥＴのドレイン端子は板状の導体を介して外部接続端子である入力端子と電気的に接続されているか、あるいは、入力端子の一部である板状の導体に直接接続されており、同期用パワーＭＯＳＦＥＴのソース部も同様に、板状の導体を介して外部接続端子である接地端子と電気的に接続されているか、あるいは、接地端子の一部である板状の導体に直接接続されている。
【００２０】
また、制御用パワーＭＯＳＦＥＴのソース端子と同期用パワーＭＯＳＦＥＴのドレイン端子は、それぞれ板状の導体に接続され、それらが何らかの導体で接続されているか、あるいは、制御用パワーＭＯＳＦＥＴのソース端子と同期用パワーＭＯＳＦＥＴチップのドレイン端子は、共通の導体の一部にそれぞれ接続されているものである。
【００２１】
また、その導体は外部接続端子である出力端子と電気的に接続されているか、あるいは、出力端子の一部である。
【００２２】
さらに、入力端子、接地端子、出力端子とそれぞれ接続されている、あるいはその一部である板状の導体は、半導体装置を封入している絶縁材料の外部にその一部、あるいは全体が露出しているものである。
【００２３】
また、制御用パワーＭＯＳＦＥＴのソース端子と同期用パワーＭＯＳＦＥＴチップのドレイン端子の接続に、共通の板状の導体を用いており、同期用パワーＭＯＳＦＥＴの天地を逆転させて導体の共通の面に接続するものである。
【発明の効果】
【００２４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００２５】
２つの半導体チップの端子を接続する板状導体部材を有することにより、ワイヤ接続に比べて寄生抵抗および寄生インダクタンスの低減化を図ることができ、半導体装置における電気的特性の向上を図ることができる。さらに、前記板状導体部材が封止体から露出していることにより、半導体装置における放熱性の向上を図ることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態１の半導体装置（非絶縁型ＤＣ／ＤＣコンバータ用マルチチップモジュール）の構造の一例を封止体を透過して示す平面図である。
【図２】図１に示すＡ−Ａ線に沿って切断した断面の構造を示す断面図である。
【図３】図１に示す半導体装置の構造を示す裏面図である。
【図４】図１に示す半導体装置の構造を示す外観斜視図である。
【図５】本発明の実施の形態１の変形例の半導体装置の構造を示す断面図である。
【図６】本発明の実施の形態１の変形例の半導体装置の構造を示す断面図である。
【図７】本発明の実施の形態１の変形例の半導体装置の構造を示す断面図である。
【図８】図１に示す半導体装置（非絶縁型ＤＣ／ＤＣコンバータ）における実装時の等価回路の一例を示す回路図である。
【図９】本発明の実施の形態２の半導体装置（非絶縁型ＤＣ／ＤＣコンバータ用マルチチップモジュール）の構造の一例を封止体を透過して示す平面図である。
【図１０】図９に示すＢ−Ｂ線に沿って切断した断面の構造を示す断面図である。
【図１１】図９に示す半導体装置の構造を示す裏面図である。
【図１２】図９に示す半導体装置の構造を示す外観斜視図である。
【図１３】本発明の実施の形態３の半導体装置（非絶縁型ＤＣ／ＤＣコンバータ用マルチチップモジュール）の構造の一例を示す断面図である。
【図１４】本発明の実施の形態３の変形例の半導体装置の構造を示す断面図である。
【図１５】本発明の実施の形態４の半導体装置（非絶縁型ＤＣ／ＤＣコンバータ用マルチチップモジュール）の構造の一例を封止体を透過して示す平面図である。
【図１６】比較例の電源用マルチチップモジュールの構造を封止体を透過して示す平面図である。
【図１７】図１に示す半導体装置の内部を透過して示す斜視図である。
【発明を実施するための形態】
【００２７】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２８】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００２９】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００３０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００３１】
（実施の形態１）
図１は本発明の実施の形態１の半導体装置（非絶縁型ＤＣ／ＤＣコンバータ用マルチチップモジュール）の構造の一例を封止体を透過して示す平面図、図１７は図１に示す半導体装置の内部を透過して示す斜視図、図２は図１に示すＡ−Ａ線に沿って切断した断面の構造を示す断面図、図３は図１に示す半導体装置の構造を示す裏面図、図４は図１に示す半導体装置の構造を示す外観斜視図、図５〜図７はそれぞれ本発明の実施の形態１の変形例の半導体装置の構造を示す断面図、図８は図１に示す半導体装置（非絶縁型ＤＣ／ＤＣコンバータ）における実装時の等価回路の一例を示す回路図、図１６は比較例の電源用マルチチップモジュールの構造を封止体を透過して示す平面図である。
【００３２】
図１〜図４、図１７に示す本実施の形態１の半導体装置は、複数の半導体チップが１つの封止体（封入用絶縁樹脂）１７に封入されたものであり、本実施の形態１では、前記半導体装置の一例として、非絶縁型ＤＣ／ＤＣコンバータ用のＭＣＭ（マルチチップモジュール）１を取り上げて説明する。
【００３３】
なお、ＭＣＭ１は、図３に示すように、封止体１７の裏面１７ｂの周縁部に複数の外部接続端子１１が配置されたノンリード型のＱＦＮ（Quad Flat Non-leaded Package) 構造のものである。
【００３４】
本実施の形態１のＭＣＭ１の基本構造は、複数の半導体チップと、この複数の半導体チップのうちの少なくとも２つの半導体チップの端子部と電気的に接続する板状導体部材と、前記複数の半導体チップを封止する封止体１７と、封止体１７の裏面１７ｂの周縁部に配置された複数の外部接続端子１１とからなり、前記板状導体部材によって接続された少なくとも２つの半導体チップがそれぞれトランジスタ回路を有しているとともに、前記板状導体部材が封止体１７から露出している。
【００３５】
なお、ＭＣＭ１は、第１の半導体チップである制御用パワーＭＯＳＦＥＴチップ２と、この制御用パワーＭＯＳＦＥＴチップ２と板状導体部材によって電気的に直列に接続された第２の半導体チップである同期用パワーＭＯＳＦＥＴチップ３と、これらのチップの動作をＯＮ／ＯＦＦする第３の半導体チップであるドライバＩＣチップ４とを有しており、これら３つの半導体チップが封止体１７に封止（封入）されている。
【００３６】
つまり、ＭＣＭ１には、それぞれに電源用のトランジスタ回路を有した２つの半導体チップ（第１および第２の半導体チップ）と、これらの２つの半導体チップを制御するドライバ回路を有した１つの半導体チップ（第３の半導体チップ）が搭載されている。
【００３７】
本実施の形態１のＭＣＭ１の詳細の構造について説明すると、図１、図２に示すように、入力側板状リード部（第１の板状導体部材）５上に制御用パワーＭＯＳＦＥＴチップ（第１のトランジスタ）２が配置されている。すなわち、制御用パワーＭＯＳＦＥＴチップ２の裏面２ｂには、制御用パワーＭＯＳＦＥＴのドレイン端子ＤＴ１（第１の出力電極）となる端子部が形成されており、このドレイン端子ＤＴ１に第１の板状導体部材である入力側板状リード部５が接続されている。
【００３８】
一方、制御用パワーＭＯＳＦＥＴチップ２の主面２ａには、制御用パワーＭＯＳＦＥＴのソース端子（第２の出力電極）ＳＴ１、およびゲート端子（入力電極）ＧＴ１となる端子部が形成されており、制御用パワーＭＯＳＦＥＴチップ２の主面２ａのソース端子ＳＴ１と、第２の板状導体部材であるソース用板状リード部１２とが接続されている。
【００３９】
また、出力側板状リード部６上には同期用パワーＭＯＳＦＥＴチップ（第２のトランジスタ）３が配置されている。すなわち、同期用パワーＭＯＳＦＥＴチップ３の裏面３ｂには、同期用パワーＭＯＳＦＥＴのドレイン端子（第１の出力端子）ＤＴ２となる端子部が形成されており、このドレイン端子ＤＴ２に第３の板状導体部材である出力側板状リード部６が接続されている。一方、同期用パワーＭＯＳＦＥＴチップ３の主面３ａには、同期用パワーＭＯＳＦＥＴのソース端子ＳＴ２、およびゲート端子（入力電極）ＧＴ２となる端子部が形成されており、同期用パワーＭＯＳＦＥＴチップ３の主面３ａのソース端子ＳＴ２と、第４の板状導体部材であるソース用板状リード部１３とが接続されている。
【００４０】
また、ＭＣＭ１は、接地側板状リード部７とドライバ側板状リード部８を有しており、ドライバ側板状リード部８上には、ドライバＩＣチップ４が配置されている。すなわち、ドライバＩＣチップ４とドライバ側板状リード部８とが接続されている。ドライバＩＣチップ４では、その主面４ａの複数の端子９のうちの一部の端子９と、パワーＭＯＳＦＥＴチップのゲート端子ＧＴ１、ソース端子ＳＴ１、ゲート端子ＧＴ２およびソース端子ＳＴ２とが、それぞれ金線などの金属細線であるワイヤ１０によって電気的に接続されており、各パワーＭＯＳＦＥＴのＯＮ／ＯＦＦの制御に用いられる。
【００４１】
ドライバＩＣチップ４の主面４ａのその他の端子９は、それぞれ電源電圧端子、ブート端子、電圧確認用端子および制御信号入力端子などであり、これらに対応する外部接続端子１１とワイヤ１０によって接続されている。
【００４２】
図３に示すように、各半導体チップが搭載された入力側板状リード部５、出力側板状リード部６およびドライバ側板状リード部８は、ＭＣＭ１の封止体１７の裏面１７ｂにおいて、それぞれ一部あるいは全部が露出しており、プリント実装基板と電気的に接続するための外部接続用端子としてだけでなく、前記プリント実装基板に熱を放出する放熱部品としての役割も果たしている。
【００４３】
また、図１、図２に示すように、ソース用板状リード部１２は、制御用パワーＭＯＳＦＥＴチップ２のソース端子ＳＴ１と、出力側板状リード部６とを電気的に接続しており、同様にソース用板状リード部１３は、同期用パワーＭＯＳＦＥＴチップ３のソース端子ＳＴ２と、接地側板状リード部７とを電気的に接続している。
【００４４】
なお、図４に示すように、ソース用板状リード部１２およびソース用板状リード部１３は、それぞれその一部をＭＣＭ１の封止体１７の表面１７ａに露出している。
【００４５】
また、図２に示すように、制御用パワーＭＯＳＦＥＴチップ２および同期用パワーＭＯＳＦＥＴチップ３におけるそれぞれ裏面２ｂ，３ｂのドレイン端子ＤＴ１，ＤＴ２は、例えば、銀ペースト１４などのダイボンディング材を介してそれぞれ入力側板状リード部５、出力側板状リード部６に接合されている。
【００４６】
一方、制御用パワーＭＯＳＦＥＴチップ２および同期用パワーＭＯＳＦＥＴチップ３におけるそれぞれ主面２ａ，３ａのソース端子ＳＴ１，ＳＴ２は、例えば、金バンプ１５などの複数の導電性の突起電極を介してソース用板状リード部１２，１３にそれぞれ接合されている。
【００４７】
ただし、制御用パワーＭＯＳＦＥＴチップ２および同期用パワーＭＯＳＦＥＴチップ３における主面２ａ，３ａのソース端子ＳＴ１，ＳＴ２それぞれとソース用板状リード部１２，１３との接合は、半田からなる突起電極や、あるいはペースト状の導電性の接着剤などを用いて行ってもよい。
【００４８】
ここで、図２、図５、図６および図７は、第２の板状導体部材と第３の板状導体部材、および第４の板状導体部材と接地側板状リード部７における種々の接続状態を示すものである。
【００４９】
図２に示すように、ソース用板状リード部１２と出力側板状リード部６、およびソース用板状リード部１３と接地側板状リード部７は、それぞれ導体１６を介して電気的に接続されている。また、図５の変形例に示すように、ソース用板状リード部１２ａ，１３ａをそれぞれ出力側板状リード部６、接地側板状リード部７と接続する部分まで同一の導体部材となるように加工して、はんだ１８などを用いて接続しても良い。ソース用板状リード部１２、導体１６、出力側板状リード部６から構成される導体部材（第２導体部材または第３導体部材）は２箇所の屈折部を有し、略Ｓ字形状となっている。
【００５０】
また、図６や図７の変形例に示すように、ソース用板状リード部（第２の板状導体部材）１２と出力側板状リード部（第３の板状導体部材）６とが、さらに、ソース用板状リード部１３と接地側板状リード部７とが一体に形成されていてもよい。図６に示す変形例は、プレス加工によって一体に形成されている場合であり、また、図７に示す変形例は、曲げ加工によって一体に形成されている場合である。
【００５１】
このように本実施の形態１のＭＣＭ１では、封止体１７の表面１７ａ側に配置されたソース用板状リード部１２と、封止体１７の裏面１７ｂ側に配置された出力側板状リード部６とが、封止体１７の内部における制御用パワーＭＯＳＦＥＴチップ２および同期用パワーＭＯＳＦＥＴチップ３それぞれの外側で連結して電気的に接続されている。
【００５２】
次に、図８は、ＭＣＭ１の実装時の等価回路の一例を示すものである。ＭＣＭ１がコイル２０、コンデンサ２２，２３、さらに負荷２４、入力電源２１などと配線で接続されている。非絶縁型ＤＣ／ＤＣコンバータ回路１９において、生じる発熱のうち大部分は制御用パワーＭＯＳＦＥＴチップ２および同期用パワーＭＯＳＦＥＴチップ３で発生する。
【００５３】
本実施の形態１のＭＣＭ１によれば、電流経路である板状導体部材が、その一方の面で半導体チップに接続されており、かつ他方の面が封止体１７の外部に露出していることから、放熱性を高めることができる。封止体１７の裏面１７ｂに露出した板状導体部材は、外部接続用の端子部として用いられるのと同時に、ＭＣＭ１を実装するプリント配線基板に熱を逃がすことができる。さらに、封止体１７の表面１７ａに露出した板状導体部材は、直接外気への熱の排出、あるいはＭＣＭ１に取り付ける放熱フィン２７（図１３、図１４参照）やヒートシンクなどの放熱部材への伝熱効果を高める役割を有している。
【００５４】
すなわち、制御用パワーＭＯＳＦＥＴチップ２および同期用パワーＭＯＳＦＥＴチップ３で発生した熱を、封止体１７の裏面１７ｂに露出した入力側板状リード部５および出力側板状リード部６からプリント実装基板に伝えて放熱することができ、さらに、封止体１７の表面１７ａに露出したソース用板状リード部１２およびソース用板状リード部１３から外部に放出することができるため、より高い放熱効果を得ることができる。
【００５５】
したがって、ＭＣＭ１における放熱性の向上を図ることができる。さらに、ＭＣＭ１の電圧変換効率を向上させることができる。
【００５６】
また、制御用パワーＭＯＳＦＥＴチップ２のソース端子ＳＴ１と出力側板状リード部６とを、さらに、同期用パワーＭＯＳＦＥＴチップ３のソース端子ＳＴ２と接地側板状リード部７とをソース用板状リード部１２，１３によってそれぞれ接続することにより、図１６に示す比較例のマルチチップモジュールのような一般的に用いられる金線などのワイヤ２５を用いたワイヤ接続に比べて、本実施の形態１のＭＣＭ１は電流が流れる経路の断面積を大きくすることができるため、抵抗やインダクタンスの寄生成分が小さくなり、変換効率の向上に寄与することが可能になる。
【００５７】
すなわち、ワイヤ接続に比べて寄生抵抗および寄生インダクタンスの低減化を図ることができ、ＭＣＭ１における電気的特性の向上を図ることができる。
【００５８】
また、第１のトランジスタの第１の出力電極と第２の出力電極との電流経路と第２のトランジスタの第１の出力電極と前記第２の出力電極との電流経路とを直列接続し、第１導体部材、第２導体部材、第３導体部材、第１のトランジスタ、第２のトランジスタを機械的に一体化して構成することにより、信頼性が高い半導体装置を容易に製造することが可能となる。
【００５９】
（実施の形態２）
図９は本発明の実施の形態２の半導体装置（非絶縁型ＤＣ／ＤＣコンバータ用マルチチップモジュール）の構造の一例を封止体を透過して示す平面図、図１０は図９に示すＢ−Ｂ線に沿って切断した断面の構造を示す断面図、図１１は図９に示す半導体装置の構造を示す裏面図、図１２は図９に示す半導体装置の構造を示す外観斜視図である。
【００６０】
本実施の形態２の半導体装置は、実施の形態１と同様に、非絶縁型ＤＣ／ＤＣコンバータ用のＭＣＭ（マルチチップモジュール）１であり、制御用パワーＭＯＳＦＥＴチップ２と、同期用パワーＭＯＳＦＥＴチップ３と、これらをＯＮ／ＯＦＦさせるドライバＩＣチップ４とが封入された半導体パッケージである。
【００６１】
本実施の形態２のＭＣＭ１の構造について説明すると、図９，１０に示すように、入力側板状リード部５上に制御用パワーＭＯＳＦＥＴチップ２が配置されている。さらに、制御用パワーＭＯＳＦＥＴチップ２の主面２ａには、制御用パワーＭＯＳＦＥＴのソース端子ＳＴ１、およびゲート端子ＧＴ１となる端子部が形成されており、また、制御用パワーＭＯＳＦＥＴチップ２の裏面２ｂには、制御用パワーＭＯＳＦＥＴのドレイン端子ＤＴ１となる端子部が形成されている。
【００６２】
一方、実施の形態１とは異なり、接地側板状リード部７上に同期用パワーＭＯＳＦＥＴチップ３が配置されている。すなわち、図１０に示すように、第２の半導体チップである同期用パワーＭＯＳＦＥＴチップ３が、第１の半導体チップである制御用パワーＭＯＳＦＥＴチップ２と表裏面反対の向きで（天地を逆にして）配置されている。なお、同期用パワーＭＯＳＦＥＴチップ３の主面３ａには、同期用パワーＭＯＳＦＥＴのドレイン端子ＤＴ２となる端子部が形成されており、また、同期用パワーＭＯＳＦＥＴチップ３の裏面３ｂには、同期用パワーＭＯＳＦＥＴのソース端子ＳＴ２、およびゲート端子ＧＴ２となる端子部が形成されている。
【００６３】
さらに、このＤＣ／ＤＣコンバータ用ＭＣＭ１は図９に示すように、出力側板状リード部６を有している。
【００６４】
また、ドライバ側板状リード部８上には、ドライバＩＣチップ４が配置されており、このドライバＩＣチップ４の主面４ａの複数の端子９の一部と、制御用パワーＭＯＳＦＥＴチップ２のゲート端子ＧＴ１、ソース端子ＳＴ１、同期用パワーＭＯＳＦＥＴチップ３のソース端子ＳＴ２、ゲート端子ＧＴ２とが、それぞれ電気的に接続されており、各パワーＭＯＳＦＥＴのＯＮ／ＯＦＦの制御に用いられる。なお、ゲート端子ＧＴ２が下方を向いた主面３ａに形成されているため、図９に示すように、ドライバＩＣチップ４の複数の端子９の一部と、同期用パワーＭＯＳＦＥＴチップ３のゲート端子ＧＴ２とが金属板２６を介してワイヤ１０によって接続されている。ゲート端子ＧＴ２と金属板２６とは、例えば、バンプ電極などを介して電気的に接続されている。その他の端子は、それぞれ電源電圧端子、ブート端子、電圧確認用端子、および制御信号入力端子などであり、対応する外部接続端子１１とワイヤ１０を介して接続されている。
【００６５】
また、入力側板状リード部５、出力側板状リード部６、接地側板状リード部７およびドライバ側板状リード部８それぞれは、図１１に示すように、封止体１７の裏面１７ｂにそれぞれの一部もしくは全部を露出しており、プリント実装基板と電気的に接続するための外部接続用の端子部としてだけでなく、プリント実装基板に熱を排出する放熱部品としての役割も果たしている。
【００６６】
ただし、必ずしも全ての板状リード部を露出させる必要は無く、例えば、出力側板状リード部６のみが露出していない構造などであっても良い。
【００６７】
また、ソース用板状リード部１２は、制御用パワーＭＯＳＦＥＴチップ２のソース端子ＳＴ１と、同期用パワーＭＯＳＦＥＴチップ３のドレイン端子ＤＴ２を電気的に接続している。さらに、図１２に示すようにこのソース用板状リード部１２は、その一部が封止体１７の表面１７ａに露出している。
【００６８】
したがって、本実施の形態２のＭＣＭ１では、図９に示すように、第２の板状導体部材であるソース用板状リード部１２における制御用パワーＭＯＳＦＥＴチップ２（一方の半導体チップ）との接続箇所と、同期用パワーＭＯＳＦＥＴチップ３（他方の半導体チップ）との接続箇所とが、封止体１７の表面１７ａで連結している。
【００６９】
なお、制御用パワーＭＯＳＦＥＴチップ２では、そのドレイン端子ＤＴ１が形成された面は、例えば、銀ペースト１４などのダイボンディング材を介して入力側板状リード部５に圧着されており、その反対側の面のソース端子ＳＴ１は、例えば、金バンプ１５などの導電性材料を介してソース用板状リード部１２に接続されている。
【００７０】
一方、同期用パワーＭＯＳＦＥＴチップ３では、そのドレイン端子ＤＴ２が形成された面は、例えば、銀ペースト１４などのダイボンディング材を介してソース用板状リード部１２に圧着され、その反対側の面のソース端子ＳＴ２は、例えば、金バンプ１５などの導電性材料を介して接地側板状リード部７に接続されている。
【００７１】
本実施の形態２のＭＣＭ１では、少なくとも１つの半導体チップを表裏反対の向きで搭載することにより、実施の形態１のＭＣＭ１に比較してソース用板状リード部１２の加工を容易にすることができる。すなわち、図１０に示すように、平板状の１枚のソース用板状リード部１２のみを用いて制御用パワーＭＯＳＦＥＴチップ２のソース端子ＳＴ１と、同期用パワーＭＯＳＦＥＴチップ３のドレイン端子ＤＴ２とをソース用板状リード部１２の同一面に接続することができるため、ソース用板状リード部１２の異なった面に複数の半導体チップが接続されることによる加工の煩雑さを避けることができ、したがって、リード部間の接続や加工に要する手間を低減することができる。
【００７２】
これにより、ＭＣＭ１の構造を単純化することができる。
【００７３】
また、実施の形態のＭＣＭ１に比較して、ソース用板状リード部１２を１枚の平板状で形成することが可能なため、ソース用板状リード部１２の面積をさらに大きくすることができ、放熱効果をさらに向上させることができるとともに、電圧変換効率をさらに向上させることができる。
【００７４】
（実施の形態３）
図１３は本発明の実施の形態３の半導体装置（非絶縁型ＤＣ／ＤＣコンバータ用マルチチップモジュール）の構造の一例を示す断面図、図１４は本発明の実施の形態３の変形例の半導体装置の構造を示す断面図である。
【００７５】
本実施の形態３の半導体装置は、実施の形態１，２と同様に、非絶縁型ＤＣ／ＤＣコンバータ用のＭＣＭ（マルチチップモジュール）１であり、さらに放熱性を向上させる構造について説明するものである。
【００７６】
図１３に示すＭＣＭ１は、実施の形態１で説明したＭＣＭ１に放熱部材である放熱フィン２７を取り付けたものである。すなわち、実施の形態１のＭＣＭ１は、封止体１７の表面１７ａに露出する２つの板状リード部（ソース用板状リード部１２，１３）が異なる電位を有しているため、放熱フィン２７などの放熱部材が、絶縁シート２８を介して取り付けられている。
【００７７】
このように、ＭＣＭ１の表面１７ａにおいて、これに露出した板状リード部に放熱フィン２７を取り付けることにより、ＭＣＭ１の放熱性をさらに高めることができる。
【００７８】
また、図１４に示すＭＣＭ１は、実施の形態２のＭＣＭ１に放熱部材である放熱フィン２７を取り付けたものである。このＭＣＭ１では、封止体１７の表面１７ａに露出する板状リード部は、ソース用板状リード部１２の１つだけである。したがって、ソース用板状リード部１２と放熱フィン２７とを絶縁シート２８などを介在させることなく直接接続することができ、図１３に示すＭＣＭ１に比較してさらに放熱性を高めることができる。
【００７９】
また、ソース用板状リード部１２と放熱フィン２７とを一体化させることも可能となり、その場合、より高い放熱効果を得ることができる。
【００８０】
（実施の形態４）
図１５は本発明の実施の形態４の半導体装置（非絶縁型ＤＣ／ＤＣコンバータ用マルチチップモジュール）の構造の一例を封止体を透過して示す平面図である。
【００８１】
本実施の形態４の半導体装置は、実施の形態１，２と同様に非絶縁型ＤＣ／ＤＣコンバータ用のＭＣＭ（マルチチップモジュール）１であるが、実施の形態１および実施の形態２のＭＣＭ１が、制御用パワーＭＯＳＦＥＴチップ２のソース端子ＳＴ１、ゲート端子ＧＴ１とドライバＩＣチップ４の端子９との接続において、あるいは同期用パワーＭＯＳＦＥＴチップ３のソース端子ＳＴ２、ゲート端子ＧＴ２とドライバＩＣチップ４の端子９との接続において、それぞれワイヤ１０を用いているのに対して、本実施の形態４のＭＣＭ１は、これらのゲートドライブ回路、またはその他の接続において金属板（他の板状導体部材）２９を用いていることである。
【００８２】
すなわち、図１５に示す一例では、制御用パワーＭＯＳＦＥＴチップ２の端子部とこれに対応するドライバＩＣチップ４の端子９とが、かつ同期用パワーＭＯＳＦＥＴチップ３の端子部とこれに対応するドライバＩＣチップ４の端子９とがそれぞれ金属板２９によって電気的に接続されている。さらに、各端子と金属板２９との電気的な接続は、例えば、金バンプ１５などを用いて行う。
【００８３】
ＭＣＭ１では、高速スイッチング時には、ゲートドライブ回路など主電流経路以外の寄生抵抗、寄生インダクタンスが効率低下の原因となることがあるため、このようにドライバＩＣチップ４と、制御用パワーＭＯＳＦＥＴチップ２や同期用パワーＭＯＳＦＥＴチップ３の電極間を金属板２９で接続することにより、ワイヤ接続に比較して寄生抵抗、寄生インダクタンスを低減することができる。
【００８４】
なお、同様に、図１５に示すその他のワイヤ１０についても金属板２９に置き換えが可能である。
【００８５】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００８６】
例えば、前記実施の形態１〜４では、ＭＣＭ１の構造として、ＱＦＮ型の半導体装置の場合を取り上げて説明したが、ＭＣＭ１は、ＱＦＮ型に限ることなく、複数の半導体チップが封止体に封入された構造であれば、ＱＦＰ（Quad Flat Package)型などの他の構造の半導体装置であってもよい。さらに、封入される半導体チップの数も３つに限定されるものではなく、４つ以上であってもよい。
【産業上の利用可能性】
【００８７】
本発明は、半導体装置および電子装置に好適である。
【符号の説明】
【００８８】
１  ＭＣＭ（半導体装置）
２  制御用パワーＭＯＳＦＥＴチップ（第１の半導体チップ）
２ａ  主面
２ｂ  裏面
３  同期用パワーＭＯＳＦＥＴチップ（第２の半導体チップ）
３ａ  主面
３ｂ  裏面
４  ドライバＩＣチップ（第３の半導体チップ）
４ａ  主面
５  入力側板状リード部（第１の板状導体部材）
６  出力側板状リード部（第３の板状導体部材）
７  接地側板状リード部
８  ドライバ側板状リード部
９  端子
１０  ワイヤ
１１  外部接続端子
１２，１２ａ  ソース用板状リード部（第２の板状導体部材）
１３，１３ａ  ソース用板状リード部（第４の板状導体部材）
１４  銀ペースト
１５  金バンプ
１６  導体
１７  封止体（封止用絶縁樹脂）
１７ａ  表面
１７ｂ  裏面
１８  はんだ
１９  非絶縁型ＤＣ／ＤＣコンバータ回路
２０  コイル
２１  入力電源
２２，２３  コンデンサ
２４  負荷
２５  ワイヤ
２６  金属板
２７  放熱フィン（放熱部材）
２８  絶縁シート
２９  金属板（他の板状導体部材）
ＳＴ１  制御用パワーＭＯＳＦＥＴのソース端子
ＤＴ１  制御用パワーＭＯＳＦＥＴのドレイン端子
ＧＴ１  制御用パワーＭＯＳＦＥＴのゲート端子
ＳＴ２  同期用パワーＭＯＳＦＥＴのソース端子
ＤＴ２  同期用パワーＭＯＳＦＥＴのドレイン端子
ＧＴ２  同期用パワーＭＯＳＦＥＴのゲート端子
【図２】
2011181970.tif 000003
【図５】
2011181970.tif 000004
【図６】
2011181970.tif 000005
【図７】
2011181970.tif 000006
【図８】
2011181970.tif 000007
【図１０】
2011181970.tif 000008
【図１３】
2011181970.tif 000009
【図１４】
2011181970.tif 000010
【図１７】
2011181970.tif 000011
【図１】
2011181970.tif 000012
【図３】
2011181970.tif 000013
【図４】
2011181970.tif 000014
【図９】
2011181970.tif 000015
【図１１】
2011181970.tif 000016
【図１２】
2011181970.tif 000017
【図１５】
2011181970.tif 000018
【図１６】
2011181970.tif 000019