(57)【要約】【課題】誤り率測定と波形表示をケーブルの接続の変更無しに行え、低コスト化する。【解決手段】信号入力端子２２からシリアル入力されたデータ信号ＳｘをＭビットパラレルのデータ信号Ｓｘｍに変換するシリアルパラレル変換部２５、データ信号Ｓｘｍの誤り率を測定する誤り率測定部３０、データ信号Ｓｘｍに同期した第１の分周クロックＣｍを、指定分周比Ｎで分周するプログラマブル分周器３５、その分周された第２の分周クロックＣｎに同期したサンプリング開始タイミング決定用のトリガ信号ＴＲＧを発生するトリガ信号発生部４０、トリガ信号ＴＲＧを受けたタイミングからサンプリング信号Ｃｓを発生するサンプリング信号発生部４５、データ信号Ｓｘをサンプリング信号Ｃｓによってサンプリングするサンプリング部５０、表示器２４、誤り率測定結果Ｅとデータ信号Ｓｘの波形を表示器２４に表示させる表示処理部６０を有し、これらが共通の筐体２１に設けられている。【選択図】図１
2011135507.tif 000002
【特許請求の範囲】
【請求項１】
筐体（２１）と、
前記筐体の外表部に設けられた信号入力端子（２２）と、
前記筐体内に設けられ、前記信号入力端子からシリアルに入力されたデータ信号を受け、該データ信号のクロック成分をＭ分周した第１の分周クロックを生成し、前記シリアル入力されたデータ信号を、前記第１の分周クロックに同期させてＭビットパラレルのデータ信号に変換して出力するシリアルパラレル変換部（２５）と、
前記筐体内に設けられ、前記パラレル変換されたデータ信号に対するビット誤り率の測定を行う誤り率測定部（３０）と、
前記筐体内に設けられ、前記第１の分周クロックを、指定された分周比Ｎで分周するプログラマブル分周器（３５）と、
前記筐体内に設けられ、前記プログラマブル分周器から出力された第２の分周クロックに同期し、前記シリアル入力されたデータ信号に対するサンプリングの開始タイミングを決定するトリガ信号を発生するトリガ信号発生部（４０）と、
前記筐体内に設けられ、前記シリアル入力されたデータ信号のビット周期の整数倍に所定の分解能時間だけ差のある周期のサンプリング信号を、前記トリガ信号を受けたタイミングから発生するサンプリング信号発生部（４５）と、
前記筐体内に設けられ、前記シリアル入力されたデータ信号を前記サンプリング信号によってサンプリングしてデジタルの信号列に変換するサンプリング部（５０）と、
前記筐体の外表部に設けられた表示器（２４）と、
前記筐体内に設けられ、前記誤り率測定部の測定結果と、前記サンプリング部から出力された信号列とを受けて、前記誤り率測定部の測定結果と前記シリアル入力されたデータ信号の波形を前記表示器に表示させる表示処理部（６０）とを備えたデータ信号評価装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ信号の品質を評価するための装置に関し、誤り率測定と波形表示を信号入力ケーブルの接続の変更無しに行え、且つ低コスト化するための技術に関する。
【背景技術】
【０００２】
データ信号の品質評価の対象として波形（ジッタ）と誤り率があり、従来の評価システムでは、図５に示すように、パターン信号発生器１０から測定対象１に測定用のデータ信号（擬似ランダム信号）を与え、測定対象１から出力されたデータ信号を誤り率測定器１１あるいは波形観測器（オシロスコープ）１２のいずれかに入力し、誤り率の測定と波形観測によるジッタ量の把握等を行っていた。
【０００３】
ここで、誤り率測定器１１は、高速のデータ信号の誤り率を測定するために、シリアル入力されたデータ信号をＭビット（例えばＭ＝１６）のパラレルデータに順次変換するシリアルパラレル変換部１１ａと、パラレルデータに変換された信号に対するビット誤り率の測定を行う誤り率測定部１１ｂとを有している。
【０００４】
また、波形観測器１２も高速のデータ信号の波形を表示させるために、等価時間サンプリング方式が採用されている。
【０００５】
等価時間サンプリング方式は、データ信号のクロック周期Ｔｃの整数倍Ｎ・Ｔｃに所定の分解能時間ΔＴ（Ｔｃより十分小さい）だけ差のある周期Ｔｓ（＝Ｎ・Ｔｃ±ΔＴ）でデータ信号のサンプリングを行い、Ｎビット分離れたビットの波形に対してΔＴ分ずつ異なる位相位置の振幅を抽出して、それを時系列にプロットすることで、分解能時間ΔＴで波形表示させる方式である。
【０００６】
この方式では、例えばデータ信号が所定パターンの繰り返しとなる擬似ランダム信号の場合、そのパターン長の整数倍にＮを一致させ、サンプリング開始タイミングをパターンの繰り返し周期に同期させることで、そのデータ信号の繰り返し波形を静止波形として表示させることができる。
【０００７】
また、サンプリング開始タイミングを、パターンの繰り返し周期に対してビット単位でずらして得られた複数ビット分の波形データを重ね合わせることで、アイパターン表示が行え、そのアイパターン波形からデータ信号のアイマスクやジッタの評価が可能となる。
【０００８】
なお、データ信号に対する誤り率測定を行う技術は例えば特許文献１に開示されており、またデータ信号の波形をサンプリングオシロスコープで観測するための技術は、例えば特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−１４４８２９号公報
【特許文献２】国際公開  ＷＯ  ２００５／００５９９７号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記の従来の評価システムでは、データ信号の品質評価にかかせない誤り率と波形観測とをそれぞれ独立した機器で行っていたので、測定の切り換えの際にケーブル入れ換え作業が必要となり、極めて不便であった。
【００１１】
また、波形観測器において、データ信号の繰り返し波形を表示させたい場合には、パターン同期信号を外部から入力する必要があり、そのケーブル接続操作も面倒であった。
【００１２】
また、等価時間サンプリング方式の波形観測器の場合、データ信号のクロック成分を再生して、そのクロック成分に対し等価時間サンプリングのために必要な分周処理を行って、データ信号の波形データの取得開始タイミングを決定するトリガ信号を生成する構成であり、高速なクロック再生回路が必要となり、コスト高になっていた。
【００１３】
本発明は、これらの問題を一挙に解決し、誤り率測定と波形表示を信号入力ケーブルの接続の変更無しに行え、且つ低コストに構成できるデータ信号評価装置を提供することを目的としている。
【課題を解決するための手段】
【００１４】
前記目的を達成するために、本発明のデータ信号評価装置は、
筐体（２１）と、
前記筐体の外表部に設けられた信号入力端子（２２）と、
前記筐体内に設けられ、前記信号入力端子からシリアルに入力されたデータ信号を受け、該データ信号のクロック成分をＭ分周した第１の分周クロックを生成し、前記シリアル入力されたデータ信号を、前記第１の分周クロックに同期させてＭビットパラレルのデータ信号に変換して出力するシリアルパラレル変換部（２５）と、
前記筐体内に設けられ、前記パラレル変換されたデータ信号に対するビット誤り率の測定を行う誤り率測定部（３０）と、
前記筐体内に設けられ、前記第１の分周クロックを、指定された分周比Ｎで分周するプログラマブル分周器（３５）と、
前記筐体内に設けられ、前記プログラマブル分周器から出力された第２の分周クロックに同期し、前記シリアル入力されたデータ信号に対するサンプリングの開始タイミングを決定するトリガ信号を発生するトリガ信号発生部（４０）と、
前記筐体内に設けられ、前記シリアル入力されたデータ信号のビット周期の整数倍に所定の分解能時間だけ差のある周期のサンプリング信号を、前記トリガ信号を受けたタイミングから発生するサンプリング信号発生部（４５）と、
前記筐体内に設けられ、前記シリアル入力されたデータ信号を前記サンプリング信号によってサンプリングしてデジタルの信号列に変換するサンプリング部（５０）と、
前記筐体の外表部に設けられた表示器（２４）と、
前記筐体内に設けられ、前記誤り率測定部の測定結果と、前記サンプリング部から出力された信号列とを受けて、前記誤り率測定部の測定結果と前記シリアル入力されたデータ信号の波形を前記表示器に表示させる表示処理部（６０）とを備えている。
【発明の効果】
【００１５】
このように、本発明のデータ信号評価装置は、共通の筐体内に誤り率測定機能と波形観測機能とを含んでおり、面倒なケーブルの入れ換え作業をしないで、データ信号のビット誤り率と波形観測とを行うことができる。
【００１６】
また、誤り率測定に必要なシリアルパラレル変換処理で用いる第１の分周クロックを流用し、これをプログラマブル分周器に入力して所望分周比の第２の分周クロックを得て、それに同期したトリガ信号を生成しているので、シリアル入力されるデータ信号のパターン長の整数倍に同期したトリガ信号を簡易な構成で低コストに得ることができ、外部からパターン同期信号を入力させることなく、シリアル入力されるデータ信号の繰り返し波形を観測することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態の構成図
【図２】本発明の実施形態の概略外観図
【図３】本発明の実施形態の動作を説明すめるためのタイミング図
【図４】本発明の実施形態の動作を説明すめるためのタイミング図
【図５】従来のシステムの構成図
【発明を実施するための形態】
【００１８】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用したデータ信号評価装置２０の全体構成を示し、図２はその概略の外観を示している。
【００１９】
このデータ信号評価装置２０は、図２に示しているように、一つの筐体２１を有しており、その筐体２１の前面側外表部には評価対象のデータ信号を入力するための信号入力端子２２、操作部２３、表示器２４が設けられ、信号入力端子２２から入力されたデータ信号の評価に必要な処理を行う回路が筐体２１の内部に収容されている。
【００２０】
図１に示しているように、信号入力端子２２から入力されたデータ信号Ｓｘ（ビット周期Ｔｃとする）は、シリアルパラレル変換部２５およびサンプリング部５０に入力される。
【００２１】
シリアルパラレル変換部２５は、シリアル入力されたデータ信号ＳｘをＭビット（例えばＭ＝１６ビット）パラレルのデータ信号Ｓｘｍに変換して誤り率測定部３０に出力する。
【００２２】
このシリアルパラレル変換部２５は、シリアル入力するデータ信号Ｓｘを内部のＭビットシフトレジスタに一時記憶し、その一時記憶したＭビットデータを、シリアル入力されたデータ信号Ｓｘのクロック成分をＭ分周して得られる第１の分周クロックＣｍに同期させ、誤り率測定部３０に出力する。
【００２３】
誤り測定部３０は、シリアルパラレル変換部２５によってパラレル変換されたデータ信号Ｓｘｍと第１の分周クロックＣｍとを受けて、ビット誤り率の測定を行う。
【００２４】
誤り率測定部３０は、例えば最初に入力されたＭビットのデータ信号Ｓｘｍを、試験に用いた擬似ランダム信号の生成多項式に対応したランダム信号発生器に初期値として設定して内部で基準となる擬似ランダム信号を順次生成し、その生成した擬似ランダム信号と、入力されたデータ信号Ｓｘとのビット比較を行って、ビット誤りを検出し、その誤りの率Ｅを算出する。
【００２５】
一方、シリアルパラレル変換部２５で生成された第１の分周クロックＣｍは、プログラマブル分周器３５に入力される。
【００２６】
プログラマブル分周器３５は、入力される第１の分周クロックＣｍに対して、操作部２３によって所定範囲内でユーザが任意に指定した分周比Ｎの分周を行い、それによって得られた第２の分周クロックＣｎをトリガ信号発生部４０に出力する。
【００２７】
つまり、第２の分周クロックＣｎの周期は、データ信号Ｓｘのビット周期ＴｃのＭ・Ｎ倍となっている。
【００２８】
したがって、例えば図３の（ａ）のようにパターン長Ｌ（簡単に１０１１００の６ビットとする）のデータ信号Ｓｘの繰り返し波形を静止状態で観測したい場合には、トータルの分周比Ｍ・Ｎ＝Ｋがパターン長Ｌの整数倍となるようにプログラマブル分周器３５の分周比Ｎを設定する。
【００２９】
これによって、第２の分周クロックＣｎの周期Ｔｎは図３の（ｂ）のように、繰り返し波形の周期Ｔａの整数倍となり、この第２の分周クロックＣｎに対して所定分解能時間ΔＴだけ差のある周期Ｔｓでサンプリングを行なえば、前記した等価時間サンプリングが行える。
【００３０】
ただし、そのサンプリングの開始タイミング（トリガタイミング）を特定する必要がある。トリガ信号発生部４０はそのためのトリガ信号を発生するためのものであり、データ信号の繰り返し波形を表示する場合とアイパターンを表示する場合とで、そのトリガ信号の周期を変更して出力する。
【００３１】
例えば、前記パターン長Ｌのデータ信号Ｓｘの繰り返し波形全体の波形データを取得する場合には、繰り返し周期Ｔａ（＝Ｔｃ・Ｌ）を分解能時間ΔＴで除算して得られる値Ｑが一波形分のデータ数となる。
【００３２】
したがって、ＫをＱ以上に設定しておけば、図３の（ｃ）のように第２の分周クロックＣｎに同期したトリガ信号ＴＲＧを生成すればよく、そのタイミングから図３の（ｄ）のように、Ｑ回のサンプリングを開始させて、Ｑ個のデータを取得することで、図３の（ｅ）のように、一波形分のデータＨが得られる。以後これを繰り返すことで繰り返し波形のデータを継続的に求めることができ、その平均化処理によりランダムノイズが除去された波形を図３の（ｆ）のように表示できる。
【００３３】
また、図４の（ａ）のパターン長Ｌのデータ信号Ｓｘのアイパターンを表示させる場合には、トータルの分周比Ｍ・Ｎ＝Ｋがパターン長Ｌの整数倍と異なる値（例えば１多い値）となるようにプログラマブル分周器３５の分周比Ｎを設定すればよい。
【００３４】
ここで、繰り返し波形のある１ビット分をΔＴの分解能で取得するのに必要なサンプリング回数はＰ（＝Ｔｃ／ΔＴ）回であるから、ＫをＰ以上に設定しておけば、第２の分周クロックＣｎは、図４の（ｂ）のように、データ信号の繰り返し周期Ｔａの整数（Ｐ）倍より１ビット分長い周期となり、この場合トリガ信号発生部４０は図４の（ｃ）のように、第２の分周クロックＣｎに同期したトリガ信号ＴＲＧを生成する。
【００３５】
このトリガ信号ＴＲＧが出力されるタイミングに、図４の（ｄ）のように、周期（Ｋ−１）ＴｃでＰ（＝Ｔｃ／ΔＴ）回のサンプリングを開始して、図４の（ｅ）のように一波形分のデータＨを取得し、次のトリガ信号ＴＰＧが出力タイミングに次のＰ回のサンプリングを行うという処理を繰り返すことで、複数ビット分の波形データを取得することができ、それらの波形を図４の（ｆ）のように重ね合わせればアイパターンを表示できる。なお、この表示波形の選択はユーザが操作部２３の操作によって行う。また波形の平均化や重ね合わせ処理は、後述の表示処理部６０によってなされる。
【００３６】
上記トリガ信号ＴＲＧは、サンプリング信号発生部４５に入力される。サンプリング信号発生部４５は、シリアル入力されたデータ信号のビット周期Ｔｃの整数倍（Ｋ倍またはＫ−１倍）に分解能時間ΔＴだけ差のある周期のサンプリング信号Ｃｓを、トリガ信号ＲＧを受けたタイミングから発生してサンプリング部５０に入力する。この整数倍の選択は操作部２３からの表示モードの情報にしたがって行う。
【００３７】
サンプリング部５０は、シリアル入力されたデータ信号Ｓｘをサンプリング信号Ｃｓによってサンプリングしてデジタルの信号列に変換する。
【００３８】
表示処理部６０は、サンプリング部５０から出力された信号列を受けて、シリアル入力されたデータ信号Ｓｘの波形を表示器２４に表示するとともに、誤り測定部３０で測定された誤り率Ｅを表示器２４に表示する。
【００３９】
前記したように、表示処理部６０による波形表示のモードは、図３の（ｆ）に示したように繰り返し波形を平均化して静止状態で表示するモードと、図４の（ｆ）に示したように異なるビット位置の波形を重ね合わせてアイパターン表示するモードとがあり、これらの処理は操作部２３からの情報によって切り替わる。
【００４０】
このように、実施形態のデータ信号評価装置２０は、一つの筐体２１内に誤り率測定機能と波形観測機能と内蔵しており、信号入力用の面倒なケーブルの入れ換え作業をしないで、データ信号のビット誤り率測定と波形観測とを行うことができる。
【００４１】
また、誤り率測定に必要なシリアルパラレル変換処理で用いる分周クロックを流用し、これをプログラマブル分周器に入力して波形データのサンプリング開始タイミングを決定するトリガ信号生成に必要な分周比の信号を得ているので、シリアル入力されるデータ信号のパターン長の整数倍に同期したトリガ信号を簡易な構成で低コストに得ることができ、外部からパターン同期信号を入力させることなく、データ信号の波形を観測することができる。
【符号の説明】
【００４２】
２０……データ信号評価装置、２１……筐体、２２……信号入力端子、２３……操作部、２４……表示器、２５……シリアルパラレル変換部、３０……誤り率測定部、３５……プログラマブル分周器、４０……トリガ信号発生部、４５……サンプリング信号発生部、５０……サンプリング部、６０……表示処理部
【図１】
2011135507.tif 000003
【図２】
2011135507.tif 000004
【図３】
2011135507.tif 000005
【図４】
2011135507.tif 000006
【図５】
2011135507.tif 000007