(57)【要約】【課題】半導体パッケージの全ての端子に出力信号測定器を接続しなくても、半導体パッケージの端子とチップのパッドとの接続テストを可能とする。【解決手段】半導体パッケージ接続テスト装置１は、半導体パッケージ２に組み込まれたチップ３に設けられた複数のパッドのそれぞれと、半導体パッケージ２に設けられた複数の端子４のそれぞれとが、複数のワイヤ６によってそれぞれ接続されているか否かをテストする半導体パッケージ接続テスト装置であって、互いに隣接する端子４の一方に接続され、互いに隣接する端子４の一方と他方との間の寄生容量に基づいて、他方の端子４に対応するパッドから出力される出力信号を測定する出力信号測定器７を設けた。【選択図】図１
2011232100.tif 000002
【特許請求の範囲】
【請求項１】
半導体パッケージに組み込まれたチップに設けられた複数のパッドのそれぞれと、前記半導体パッケージに設けられた複数の端子のそれぞれとが、複数のワイヤによってそれぞれ接続されているか否かをテストする半導体パッケージ接続テスト装置であって、
互いに隣接する端子の一方に接続され、互いに隣接する端子の一方と他方との間の寄生容量に基づいて、前記端子の他方に対応するパッドから出力される出力信号を測定する出力信号測定器を１個以上設けたことを特徴とする半導体パッケージ接続テスト装置。
【請求項２】
前記出力信号測定器は、１個おきの端子に対応して複数個設けられている請求項１記載の半導体パッケージ接続テスト装置。
【請求項３】
前記出力信号測定器は、２個おきの端子に対応して複数個設けられている請求項１記載の半導体パッケージ接続テスト装置。
【請求項４】
前記チップは、前記パッドに接続されてチップに入力される信号を受け取る入力回路と、
前記入力回路を前記パッドから切り離す切り離し手段と、
前記パッドが対応する端子と前記ワイヤにより接続されているか否かをテストするための信号を前記パッドに供給するテスト回路とを有している請求項１記載の半導体パッケージ接続テスト装置。
【請求項５】
前記チップは、前記パッドに対応する端子から出力する出力信号を前記パッドに供給する出力回路と、
前記パッドが対応する端子と前記ワイヤにより接続されているか否かをテストするための信号を前記パッドに供給するテスト回路とを有している請求項１記載の半導体パッケージ接続テスト装置。
【請求項６】
前記複数のパッドは、前記チップの周縁に沿って配置されており、
前記複数の端子は、前記半導体パッケージの対向する二辺に沿って配置されている請求項１記載の半導体パッケージ接続テスト装置。
【請求項７】
前記複数の端子は、前記半導体パッケージの周縁の四辺に沿って配置されている請求項１記載の半導体パッケージ接続テスト装置。
【請求項８】
前記互いに隣接する端子の一方は、前記出力信号測定器に連結されたテストピンに接続される請求項１記載の半導体パッケージ接続テスト装置。
【請求項９】
半導体パッケージに組み込まれたチップに設けられた複数のパッドのそれぞれと、前記半導体パッケージに設けられた複数の端子のそれぞれとが、複数のワイヤによってそれぞれ接続されているか否かをテストする半導体パッケージ接続テスト装置であって、
前記端子に接続された容量と、
前記端子から出力された信号により駆動された容量の消費電流を測定する消費電流測定器とを備えたことを特徴とする半導体パッケージ接続テスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージに組み込まれたチップに設けられた複数のパッドのそれぞれと、前記半導体パッケージに設けられた複数の端子のそれぞれとが、複数のワイヤによってそれぞれ接続されているか否かをテストする半導体パッケージ接続テスト装置に関する。
【背景技術】
【０００２】
パッケージされた被試験デバイス（ＤＵＴ（Device under Test））の接続試験について、特許文献１に、すべての端子に測定ユニットを接続して測定する構成が開示されている。
【０００３】
しかしながら、すべての端子に測定ユニットを接続して試験を行う構成では、被試験デバイスの端子数が多くなればなるほど、測定ユニットの数も増加する。このため、測定装置の価格が高くなり、ひいてはテストコストが高くなるという課題があった。
【０００４】
一方、被試験デバイスがウエハ状態の場合は、多ピンデバイスを少ないテストピンでテストする手法は、特許文献２〜４等多数のテスト方法が開示されている。しかしながら、これらのテスト方法は、被試験デバイスがウエハ状態の場合のテスト方法であって、パッケージに組み込まれた（ＡＳＳＹされた）時のワイヤの接続を保証できるものではなかった。
【０００５】
図８は、従来の半導体パッケージ接続テスト装置９１の構成を示す平面図である。半導体パッケージ接続テスト装置９１は、平面視長方形状の半導体パッケージ９２に組み込まれた平面視長方形状のチップ９３の四辺に設けられた複数のパッドのそれぞれと、半導体パッケージ９２の対向する２辺に設けられた複数の端子９４のそれぞれとが、複数のワイヤ９６によってそれぞれ接続されているか否かをテストする。半導体パッケージ接続テスト装置９１は、隣接する２個の端子９４に対応して設けられたリレー８８を複数個備えている。全ての端子９４は、リレー８８の何れかに接続されている。各リレー８８の半導体パッケージ９２と反対側には、図示しない測定器が接続されている。そして、リレー８８を切り換えることにより、全ての端子９４を測定器に接続してテストする。
【０００６】
このように、チップがパッケージに組み込まれた（ＡＳＳＹ）後の試験において、測定ユニットを削減するためには、外付けのリレー８８を搭載してリレー８８を切り替えるほか無かった。この場合、多ピンに対応するには多数のリレー８８が必要になり、テストボード上への実装等の課題が発生する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−２６４８５３号公報（１９９９年０９月２８日公開）
【特許文献２】特開平１１−２６６０号公報（１９９９年０１月０６日公開）
【特許文献３】特開２０００−３１６６８号公報（２０００年０１月２８日公開）
【特許文献４】特開２００１−１４７２５４号公報（２００１年０５月２９日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図８に示す構成では、複数のリレー８８を設けることにより、全ての端子数分の出力信号測定器を設ける必要がなくなり、出力信号測定器の個数を半減することができるが、そのかわりに多数のリレー８８が必要になり、テスト装置のコストが上昇するという問題が生じる。
【０００９】
デバイスの多ピン化に伴って出力信号測定器を増加させると、テスト装置の価格が上昇する。また、同時にテストを行うことでテストコストを下げる同測テストにおいて、多ピンデバイスに対する同測時の出力信号測定器の不足により、所望の同測テストが実施できず、テストコストが上昇し、処理能力がダウンする。
【００１０】
本発明の目的は、半導体パッケージの全ての端子に出力信号測定器を接続しなくても、半導体パッケージの端子とチップのパッドとの接続テストを簡単な構成により可能とする半導体パッケージ接続テスト装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係る半導体パッケージ接続テスト装置は、半導体パッケージに組み込まれたチップに設けられた複数のパッドのそれぞれと、前記半導体パッケージに設けられた複数の端子のそれぞれとが、複数のワイヤによってそれぞれ接続されているか否かをテストする半導体パッケージ接続テスト装置であって、互いに隣接する端子の一方に接続され、互いに隣接する端子の一方と他方との間の寄生容量に基づいて、前記端子の他方に対応するパッドから出力される出力信号を測定する出力信号測定器を１個以上設けたことを特徴とする。
【００１２】
この特徴により、互いに隣接する端子の一方と他方との間の寄生容量を使用することで、半導体パッケージにチップを組み込んだときに、隣の端子とチップのパッドとの間にワイヤが接続されているかを判定することが可能となるので、半導体パッケージの全ての端子に出力信号測定器を接続しなくても、半導体パッケージの端子とチップのパッドとの接続テストが簡単な構成により可能となる。
【００１３】
半導体パッケージに設けられた端子に出力される出力信号をコントロールする機能は、通常のデバイスでは既存の機能である場合が多い。このため、チップにおいて間接的・付加的に必要となる処理のオーバーヘッドは、殆ど無い。従って、出力信号測定器の数を減少させることが可能となる。その結果、１回の試験で同時に測定することができる端子数を増大し、テストコストを削減することができる。
【００１４】
本発明に係る半導体パッケージ接続テスト装置では、前記出力信号測定器は、１個おきの端子に対応して複数個設けられていることが好ましい。
【００１５】
上記構成によれば、１個おきの端子に対応して出力信号測定器を設けるので、出力信号測定器の数を減少させることが可能となる。その結果、同時に測定することができる数を増大し、テストコストを削減することができる。
【００１６】
本発明に係る半導体パッケージ接続テスト装置では、前記出力信号測定器は、２個おきの端子に対応して複数個設けられていることが好ましい。
【００１７】
上記構成によれば、２個おきの端子に対応して出力信号測定器を設けるので、出力信号測定器の数をより一層減少させることが可能となる。その結果、同時に測定することができる数をより一層増大し、テストコストをより一層削減することができる。
【００１８】
本発明に係る半導体パッケージ接続テスト装置では、前記チップは、前記パッドに接続されてチップに入力される信号を受け取る入力回路と、前記入力回路を前記パッドから切り離す切り離し手段と、前記パッドが対応する端子と前記ワイヤにより接続されているか否かをテストするための信号を前記パッドに供給するテスト回路とを有していることが好ましい。
【００１９】
上記構成によれば、半導体パッケージに設けられた入力端子に対して本発明を実施することができる。
【００２０】
本発明に係る半導体パッケージ接続テスト装置では、前記チップは、前記パッドに対応する端子から出力する出力信号を前記パッドに供給する出力回路と、前記パッドが対応する端子と前記ワイヤにより接続されているか否かをテストするための信号を前記パッドに供給するテスト回路とを有していることが好ましい。
【００２１】
上記構成によれば、半導体パッケージに設けられた出力端子または入出力端子に対して本発明を実施することができる。
【００２２】
本発明に係る半導体パッケージ接続テスト装置では、前記複数のパッドは、前記チップの周縁に沿って配置されており、前記複数の端子は、前記半導体パッケージの対向する二辺に沿って配置されていることが好ましい。
【００２３】
上記構成によれば、複数のパッドは、チップの周縁に沿って配置されているので、対応する端子数を増大させることができ、複数の端子は、半導体パッケージの対向する二辺に沿って配置されているので、出力信号測定器の配置が容易になる。
【００２４】
本発明に係る半導体パッケージ接続テスト装置では、前記複数の端子は、前記半導体パッケージの周縁の四辺に沿って配置されていることが好ましい。
【００２５】
上記構成によれば、ＱＦＰ、ＣＳＰに本発明を適用することができる。
【００２６】
本発明に係る半導体パッケージ接続テスト装置では、前記互いに隣接する端子の一方は、前記出力信号測定器に連結されたテストピンに接続されることが好ましい。
【００２７】
上記構成によれば、互いに隣接する端子の一方を出力信号測定器に結合することが容易になる。
【００２８】
本発明に係る半導体パッケージ接続テスト装置は、半導体パッケージに組み込まれたチップに設けられた複数のパッドのそれぞれと、前記半導体パッケージに設けられた複数の端子のそれぞれとが、複数のワイヤによってそれぞれ接続されているか否かをテストする半導体パッケージ接続テスト装置であって、前記端子に接続された容量と、前記端子から出力された信号により駆動された容量の消費電流を測定する消費電流測定器とを備えたことを特徴とする。
【００２９】
この特徴により、従来の構成のようにリレーを設ける必要がなく、半導体パッケージ接続テスト装置のボード上での構成面積を少なくすることができる。
【発明の効果】
【００３０】
本発明に係る半導体パッケージ接続テスト装置は、互いに隣接する端子の一方に接続され、互いに隣接する端子の一方と他方との間の寄生容量に基づいて、前記他方の端子に対応するパッドから出力される出力信号を測定する出力信号測定器を１個以上設けたので、半導体パッケージの全ての端子に出力信号測定器を接続しなくても、半導体パッケージの端子とチップのパッドとの接続テストが簡単な構成により可能となる。
【図面の簡単な説明】
【００３１】
【図１】実施の形態１に係る半導体パッケージ接続テスト装置の構成を示す平面図である。
【図２】上記半導体パッケージ接続テスト装置の動作を説明するための模式図である。
【図３】（ａ）〜（ｃ）は、上記半導体パッケージ接続テスト装置の動作を説明するための波形図である。
【図４】（ａ）及び（ｂ）は、上記半導体パッケージ接続テスト装置によりテストされる半導体パッケージの入力端子に対応するパッドに接続された回路の構成を示す回路図である。
【図５】（ａ）及び（ｂ）は、上記半導体パッケージの出力端子に対応するパッドに接続された回路の構成を示す回路図である。
【図６】（ａ）及び（ｂ）は、上記半導体パッケージの入出力端子に対応するパッドに接続された回路の構成を示す回路図である。
【図７】実施の形態２に係る半導体パッケージ接続テスト装置の構成を示す平面図である。
【図８】従来の半導体パッケージ接続テスト装置の構成を示す平面図である。
【発明を実施するための形態】
【００３２】
本発明の半導体パッケージ接続テスト装置に関する実施形態について、図１〜図７に基づいて説明すれば、以下のとおりである。
【００３３】
（実施の形態１）
（半導体パッケージ接続テスト装置の構成）
図１は、実施の形態１に係る半導体パッケージ接続テスト装置１の構成を示す平面図である。半導体パッケージ接続テスト装置１によりテストされる半導体パッケージ２は、平面視長方形状をしている。この半導体パッケージ２の対向する長辺には、各長辺から突出するように形成された複数の端子４が所定の間隔を空けて配置されている。
【００３４】
半導体パッケージ２の中央には、平面視長方形状をしたチップ３が組み込まれている。このチップ３の周縁の四辺には、略正方形状をしたパッドが、所定の間隔を空けて設けられている。半導体パッケージ２の対向する長辺に設けられた複数の端子４のそれぞれは、チップ３の四辺に設けられた複数のパッドのそれぞれと複数のワイヤ６によって接続されている。
【００３５】
半導体パッケージ接続テスト装置１は、半導体パッケージ２に組み込まれたチップ３に設けられた複数のパッドのそれぞれと、半導体パッケージ２に設けられた複数の端子４のそれぞれとが、複数のワイヤ６によってそれぞれ実際に接続されているか否かをテストする。
【００３６】
半導体パッケージ接続テスト装置１は、複数の出力信号測定器７を備えている。複数の出力信号測定器７は、図１に示すように、複数の端子４のうちの１個おきの端子４に対応する位置にそれぞれ配置されている。半導体パッケージ２の対向する長辺に設けられた複数の端子４には、測定ピンが１個おきに接続されており、各測定ピンは、出力信号測定器７にそれぞれ結合されている。各出力信号測定器７は、制御ユニット１３に接続されている。
【００３７】
出力信号測定器７は、互いに隣接する端子４の一方に各測定ピンを介して接続され、互いに隣接する端子４の一方に接続されたワイヤ６と、互いに隣接する端子４の他方に接続されたワイヤ６との間の寄生容量に基づいて、互いに隣接する端子４の他方に対応するパッドから出力される出力信号を測定する。
【００３８】
（半導体パッケージ接続テスト装置の動作）
図２は、半導体パッケージ接続テスト装置１の動作を説明するための模式図である。図１及び図２を参照すると、位置Ｐ１に配置された端子４と対応するパッド５とを接続するワイヤ６と、位置Ｐ１の隣の位置Ｐ２に配置された端子４と対応するパッド５とを接続するワイヤ６との間には、寄生容量１４が生じている。位置Ｐ２に配置された端子４には、テストピンを介して出力信号測定器７が接続されている。
【００３９】
一方、位置Ｐ３に配置された端子４と対応するパッド５との間にはワイヤ６が接続されていない。位置Ｐ４に配置された端子４と対応するパッド５との間にはワイヤ６が接続されている。位置Ｐ４に配置された端子４には、テストピンを介して出力信号測定器７が接続されている。
【００４０】
図３（ａ）〜（ｃ）は、半導体パッケージ接続テスト装置１の動作を説明するための波形図である。まず、テストモードで、図３（ａ）に示すパルス波形を有する出力信号を、位置Ｐ１に対応するパッド５から出力すると、この出力信号は位置Ｐ１に対応するワイヤ６を通って位置Ｐ１に配置された端子４に伝播するが、そのワイヤ６の途中で、位置Ｐ２に対応するワイヤ６に向かって、寄生容量１４を介して、減衰した出力信号が伝わる。この減衰した出力信号を、位置Ｐ２に配置された端子４に接続された出力信号測定器７により観測すると、位置Ｐ１に対応するワイヤ６の有無をテストすることができる。ワイヤ６が有る場合は、図３（ｂ）に示す振幅が減衰したパルス波形を有する出力信号が出力信号測定器７により観測される。
【００４１】
一方、位置Ｐ３のようにワイヤ６が無い場合は、位置Ｐ３に対応するパッド５から出力された出力信号は、ワイヤ６が無いので、位置Ｐ４に対応するワイヤ６に伝播せず、寄生容量１４もないので、位置Ｐ４に配置された端子４に接続された出力信号測定器７では、図３（ｃ）に示すように、端子４の出力に変化が無く、出力信号が観測されない。
【００４２】
この手法によれば、各パッド５から端子４への出力信号を適切にコントロールすることにより、複数の端子４を同時に試験することができる。
【００４３】
このように、図３（ｂ）及び図３（ｃ）に示す信号の差を観測することにより、ワイヤ６の有無が試験可能になり、半導体パッケージ２のすべての端子４に、対応する出力信号測定器を接続しなくても、ワイヤ６の接続テストが可能となり、また、リレーを必要としない簡単な構成により、ワイヤ６の接続テストが可能となる。
【００４４】
（チップに設けられるテスト回路）
図４（ａ）及び（ｂ）は、半導体パッケージ接続テスト装置１によりテストされる半導体パッケージ２の入力機能を有する端子４に対応するパッド５に接続された入力回路８Ａの構成を示す回路図である。チップ３は、入力回路８Ａに接続されたパッド５を有している。チップ３には、さらに、端子５に任意の出力信号を出力することができる出力回路１０Ａが付加されている。出力回路１０Ａは、出力されたデータが入力回路８Ａから内部回路に伝わらない様に出力データを制御する。チップ３のパッド５に接続する回路をこのように構成することにより、入力機能を有するパッド５に対応する端子４に対して実施の形態１に係る半導体パッケージ接続テストを実施することができる。
【００４５】
図５（ａ）及び（ｂ）は、半導体パッケージ２の出力機能を有する端子４に対応するパッド５に接続された出力回路の構成を示す回路図である。チップ３は、出力回路１０Ｂに接続されたパッド５を有している。チップ３には、パッド５から任意の出力信号を出力することができるテスト回路（ＤＦＴ(Design for Test)回路）９Ｂが付加されている。このように、パッド５からの出力をコントロールするテスト回路９Ｂを設けて、ワイヤ６の有無を確認するための信号をパッド５から出力することで、実施の形態１の接続テストが可能となる。パッド５から任意の波形の信号を出力する機能は、既存の回路で実現できている場合が多く、チップ３のペナルティが無い場合が多い。
【００４６】
図６（ａ）及び（ｂ）は、半導体パッケージ２の入出力機能を有する端子４に対応するパッド５に接続された回路の構成を示す回路図である。チップ３は、入力回路８Ｃ及び出力回路１０Ｃが接続されたパッド５を有している。チップ３には、パッド５から任意の出力信号を出力することができるテスト回路９Ｃが付加されている。出力回路１０Ｃは、既に設けられているので、この出力回路１０Ｃから任意の波形の信号を出力する機能を有するテスト回路９Ｃを付加することにより、入出力機能を有する端子４に対して実施の形態１に係る半導体パッケージ接続テストが可能となる。パッド５から任意の波形の信号を出力する機能は、既存の回路で実現できている場合が多く、チップ３のペナルティが無い場合が多い。
【００４７】
なお、複数の端子４のうちの１個おきの端子４に出力信号測定器７を接続した例を示したが、本発明はこれに限定されない。ｎ個おき（ｎは２以上の整数）の端子４に出力信号測定器７を接続してもよい。また、出力信号測定器７を複数設けた例を示したが、本発明はこれに限定されない。出力信号測定器７は、端子数に応じて設ければよく、１個でもよい。
【００４８】
また、ＤＩＰのように、端子４が半導体パッケージ２の対向する二辺に配置される例を示したが、本発明はこれに限定されない。ＱＦＰ、ＣＳＰのように、複数の端子４が、半導体パッケージ２の周縁の四辺に沿って配置されていてもよい。
【００４９】
（実施の形態２）
（半導体パッケージ接続テスト装置の構成）
図７は、実施の形態２に係る半導体パッケージ接続テスト装置１Ａの構成を示す平面図である。なお、説明の便宜上、前記実施の形態１にて説明した図面と同じ機能を有する部材については、同じ符号を付記し、その詳細な説明を省略する。
【００５０】
半導体パッケージ接続テスト装置１Ａによりテストされる半導体パッケージ２は、平面視長方形状をしている。この半導体パッケージ２の対向する長辺には、各長辺から突出するように形成された複数の端子４が所定の間隔を空けて配置されている。
【００５１】
半導体パッケージ２の中央には、平面視長方形状をしたチップ３が組み込まれている。このチップ３の周縁の四辺には、略正方形状をしたパッドが、所定の間隔を空けて設けられている。半導体パッケージ２の対向する長辺に設けられた複数の端子４のそれぞれは、チップ３の四辺に設けられた複数のパッドのそれぞれと複数のワイヤ６によって接続されている。
【００５２】
半導体パッケージ接続テスト装置１Ａは、半導体パッケージ２に組み込まれたチップ３に設けられた複数のパッドのそれぞれと、半導体パッケージ２に設けられた複数の端子４のそれぞれとが、複数のワイヤ６によってそれぞれ実際に接続されているか否かをテストする。
【００５３】
半導体パッケージ２のテスト対象となる位置Ｐ５に配置された端子４、及び位置Ｐ６に配置された端子４には、外付けの容量１１が接続されている。半導体パッケージ接続テスト装置１Ａは、各容量１１に対応する消費電流測定器１２を備えている。消費電流測定器１２は、対応する端子４から出力された信号により駆動された容量１１の消費電流を測定する。
【００５４】
（半導体パッケージ接続テスト装置の動作）
ワイヤ接続を試験しようとする端子４に外付けされた容量１１に、端子４からクロック波形を出力させる。図７に示す例では、位置Ｐ５に配置された端子４とチップ３の対応するパッドとの間にはワイヤが接続されており、位置Ｐ６に配置された端子４とチップ３の対応するパッドとの間にはワイヤが無い。位置Ｐ５に配置された端子４から出力された信号は、外付けの容量１１を駆動することになり、消費電流がその分多く流れる。消費電流測定器１２が、この消費電流を測定すると、ワイヤ６の有無が試験可能になる。
【００５５】
位置Ｐ６に配置された端子４にはワイヤ６が無いので、この端子４には、外付けの容量１１を駆動する波形信号が伝播されない。このため、外付け容量を駆動する分の消費電流は流れないので、ワイヤ６がある場合に比べて消費電流が少なくなり、ワイヤ６の有無の判定が可能になる。
【００５６】
このように、ワイヤ６の有無を確認する必要がある端子４に容量１１を外付けして消費電流によりワイヤ６の有無を判断するので、外付け回路（容量１１）が必要になるが、リレーを付ける必要が無く、半導体パッケージ接続テスト装置のボード上の構成面積が少なくなる。
【００５７】
ワイヤ６の有無を判定する必要のある端子４に対応するチップ３のパッド５には、Ｈ（ハイ）、Ｌ（ロー）を出力することが可能になるようにテスト回路（ＤＦＴ回路）が設けられている。これにより、外付けの容量１１を使用して、消費電流により、ワイヤ６の有無の試験が可能となる。
【００５８】
実施の形態１及び２の半導体パッケージは、ＤＩＰパッケージの例を挙げたが、本発明はこれに限定されない。ＱＦＰ、ＱＦＮ、ＳＯＰ、ＣＳＰ、ＳＯＦ等の半導体パッケージに対しても本発明の半導体パッケージ接続テスト装置を適用することができる。
【００５９】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００６０】
本発明は、半導体パッケージに組み込まれたチップに設けられた複数のパッドのそれぞれと、半導体パッケージに設けられた複数の端子のそれぞれとが、複数のワイヤによってそれぞれ接続されているか否かをテストする半導体パッケージ接続テスト装置に適用することができる。
【符号の説明】
【００６１】
１  半導体パッケージ接続テスト装置
２  半導体パッケージ
３  チップ
４  端子
５  パッド
６  ワイヤ
７  出力信号測定器
８Ａ、８Ｃ  入力回路
９Ｂ、９Ｃ  テスト回路
１０Ａ、１０Ｂ、１０Ｃ  出力回路
１１  容量
１２  消費電流測定器
１３  制御ユニット
１４  寄生容量
【図１】
2011232100.tif 000003
【図２】
2011232100.tif 000004
【図３】
2011232100.tif 000005
【図４】
2011232100.tif 000006
【図５】
2011232100.tif 000007
【図６】
2011232100.tif 000008
【図７】
2011232100.tif 000009
【図８】
2011232100.tif 000010