(57)【要約】【課題】単一のスイッチング素子でインンダクタンス素子をスイッチングすることにより、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いたプッシュプルの増幅器よりも高周波且つ大電力の増幅が可能なスイッチング回路、及び該スイッチング回路を備える包絡線信号増幅器を提供する。【解決手段】スイッチング回路３３ａは、炭化珪素（ＳｉＣ）を半導体材料とするｎ個のトランジスタ（ＦＥＴ）Ｍ１，Ｍ２，・・ＭｎのゲートをコイルＬ１を介して縦続接続する入力側伝送線路と、各トランジスタＭ１，Ｍ２，・・ＭｎのドレインをコイルＬ２を介して縦続接続する出力側伝送線路とを備える。入力端３３１から与えられて入力側伝送線路を伝播するＰＷＭ信号によってトランジスタＭｍ（ｍは１からｎまでの整数）を順次オンさせ、トランジスタＭｍのドレインに流入する電流と、出力側伝送線路を出力端３３２の方向に伝播する電流とを加算する。【選択図】図６
2011135357.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に直列に接続されたインダクタンス素子及びスイッチング素子を備え、該スイッチング素子をＰＷＭ信号でスイッチングさせるスイッチング回路において、
前記スイッチング素子は、半導体材料が炭化珪素からなるＦＥＴであることを特徴とするスイッチング回路。
【請求項２】
複数のスイッチング素子のスイッチングを制御するための各制御端子を第１インダクタンス素子を介して縦続接続する入力側伝送線路と、前記複数のスイッチング素子の各一端子を第２インダクタンス素子を介して縦続接続する出力側伝送線路と、該出力側伝送線路の信号出力端子及び直流電源間に接続された第３インダクタンス素子とを備える分布定数型のスイッチング回路において、
前記複数のスイッチング素子は、半導体材料が炭化珪素からなるＦＥＴであり、
前記入力側伝送線路の入力端子に入力されるＰＷＭ信号で、前記複数のスイッチング素子を順次スイッチングさせるようにしてあること
を特徴とする分布定数型のスイッチング回路。
【請求項３】
アナログの信号をパルス幅変調する変調回路と、
請求項１又は２に記載のスイッチング回路と、
該スイッチング回路がスイッチングした信号を積分する積分回路とを備え、
前記変調回路が変調信号の包絡線信号をパルス幅変調して得られたＰＷＭ信号で前記スイッチング回路をスイッチングさせるようにしてあり、
前記スイッチング回路がスイッチングしたＰＷＭ信号を前記積分回路で積分して包絡線信号に復調するようにしてあること
を特徴とする包絡線信号増幅器。
【請求項４】
前記変調信号は、携帯電話の基地局の送信機で増幅して送信されるべき信号であることを特徴とする請求項３に記載の包絡線信号増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタンス素子に接続されたスイッチング素子をＰＷＭ信号でスイッチングさせるスイッチング回路、分布定数型のスイッチング回路、及びスイッチング回路を備える包絡線信号増幅器に関する。
【背景技術】
【０００２】
近年、携帯電話の基地局等で高周波の変調信号を電力増幅するのに用いられる増幅方式の一つにＥＥＲ（Envelope Elimination and Restoration）方式がある。ＥＥＲ方式では、増幅すべき変調信号から振幅成分（包絡線）と位相成分とを抽出し、位相成分に相当する信号を振幅成分に応じた信号で振幅変調することにより、変調された信号の振幅が、元の変調信号の振幅に比例するように増幅する。
【０００３】
より具体的には、抽出された包絡線に追従する電圧を飽和型の増幅器の電源電圧とし、この増幅器で位相成分に相当する信号を増幅することにより、増幅された信号の振幅を抽出された包絡線に追従させる。上記の包絡線に追従する電圧は、例えば、増幅すべき変調信号を包絡線検波した検波信号（以下、包絡線信号という）を電力増幅することによって得られる。
【０００４】
包絡線信号の電力増幅には、効率を高めるために飽和型の増幅器が用いられる。例えば、包絡線信号をパルス幅変調して生成したＰＷＭ信号でスイッチング素子をスイッチングさせ、スイッチングによって増幅されたＰＷＭ信号を積分することにより、包絡線信号が復調された信号を得ることができる。
【０００５】
ところで、ＰＷＭ信号を増幅する場合、スイッチング素子がプッシュプル接続された、いわゆるＤ級増幅器を用いることが多い（例えば、特許文献１参照）。Ｄ級増幅器では、プッシュプル接続されるスイッチング素子を互いに相補的なもの（ＦＥＴであれば、Ｎチャネル型とＰチャネル型）とすることにより、スイッチングを制御する制御信号の駆動回路にトランス等が不要となって回路が簡素化される。半導体材料がシリコン（Ｓｉ）では対応できない高周波且つ大電力を扱うＤ級増幅器の場合、相補的なスイッチング素子の半導体材料にガリウム砒素（ＧａＡｓ）が用いられることもある。
【０００６】
ＰＷＭ信号を増幅するには、また、インダクタンス素子を１つのスイッチング素子でスイッチングする増幅器を用いてもよい。この種の増幅器の一つに、印加される電圧がゼロの時にスイッチング素子をオンさせるＥ級増幅器がある。Ｅ級増幅器を含めて、インダクタンス素子をスイッチングする増幅器では、設計条件及び動作条件によりスイッチング素子がオフするときにインダクタンス素子からスイッチング素子に印加されるサージ電圧が電源電圧を大きく超えることがある。これに対し、特許文献２には、上記のサージ電圧を低減するＥ級増幅器が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２０２６４号公報
【特許文献２】特開２００６−２７０５６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＰＷＭ信号を大振幅に増幅するには増幅器に高い電源電圧を印加する必要があるのに対し、高周波且つ大電力の領域においてＤ級増幅器の相補的なスイッチング素子の耐圧をバランスよく高めることは技術的に困難である。また、特許文献２に開示された技術を用いたとしても、インダクタンス素子をスイッチング素子でスイッチングする増幅器では、スイッチング素子のオフ時に電源電圧と同等以上の電圧が印加される。このような理由から、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を高周波且つ大電力の増幅器に適用するには自ずと限界があった。
【０００９】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、単一のスイッチング素子でインンダクタンス素子をスイッチングすることにより、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いたプッシュプルの増幅器よりも高周波且つ大電力の増幅が可能なスイッチング回路、及び該スイッチング回路を備える包絡線信号増幅器を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係るスイッチング回路は、直流電源に直列に接続されたインダクタンス素子及びスイッチング素子を備え、該スイッチング素子をＰＷＭ信号でスイッチングさせるスイッチング回路において、前記スイッチング素子は、半導体材料が炭化珪素からなるＦＥＴであることを特徴とする。
【００１１】
本発明にあっては、直流電源に接続されたインダクタンス素子をＰＷＭ信号でスイッチングするスイッチング素子が、炭化珪素（ＳｉＣ）を半導体材料とするＦＥＴからなる。
このため、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いた場合より高周波且つ大電力のスイッチングが行える。また、スイッチング素子がオフした時に直流電源の電圧を大きく超えるサージ電圧がインダクタンス素子から印加されたとしても、スイッチング素子はサージ電圧に耐え得る。
【００１２】
本発明に係る分布定数型のスイッチング回路は、複数のスイッチング素子のスイッチングを制御するための各制御端子を第１インダクタンス素子を介して縦続接続する入力側伝送線路と、前記複数のスイッチング素子の各一端子を第２インダクタンス素子を介して縦続接続する出力側伝送線路と、該出力側伝送線路の信号出力端子及び直流電源間に接続された第３インダクタンス素子とを備える分布定数型のスイッチング回路において、前記複数のスイッチング素子は、半導体材料が炭化珪素からなるＦＥＴであり、前記入力側伝送線路の入力端子に入力されるＰＷＭ信号で、前記複数のスイッチング素子を順次スイッチングさせるようにしてあることを特徴とする。
【００１３】
本発明にあっては、複数のスイッチング素子の各一端子を、第２インダクタンス素子を介して縦続接続してあり、複数のスイッチング素子が、炭化珪素を半導体材料とするＦＥＴからなる。
このため、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いた場合より高周波且つ大電力のスイッチングが行える。また、各スイッチング素子がスイッチングして発生させた電力が出力側伝送線路上で合成されるため、夫々のスイッチング素子のチップサイズを小さくして浮遊容量を分散させることができる。これにより、スイッチング素子が１個の場合よりも高周波且つ大電力の増幅が行える。
【００１４】
本発明に係る包絡線信号増幅器は、アナログの信号をパルス幅変調する変調回路と、前述のスイッチング回路と、該スイッチング回路がスイッチングした信号を積分する積分回路とを備え、前記変調回路が変調信号の包絡線信号をパルス幅変調して得られたＰＷＭ信号で前記スイッチング回路をスイッチングさせるようにしてあり、前記スイッチング回路がスイッチングしたＰＷＭ信号を前記積分回路で積分して包絡線信号に復調するようにしてあることを特徴とする。
【００１５】
本発明にあっては、入力された変調信号の包絡線信号を変調回路がパルス幅変調し、パルス幅変調して得られたＰＷＭ信号でスイッチング回路をスイッチングさせ、スイッチングさせて得られた信号を積分回路が積分して包絡線信号に復調する。
これにより、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いた場合より高周波且つ大電力のスイッチングが行えるスイッチング回路が、包絡線信号増幅器に適用される。
【００１６】
本発明に係る包絡線信号増幅器は、前記変調信号は、携帯電話の基地局の送信機で増幅して送信されるべき信号であることを特徴とする。
【００１７】
本発明にあっては、包絡線信号増幅器が、携帯電話の基地局における変調信号の振幅成分に相当する信号を増幅する。
これにより、包絡線信号増幅器の出力電圧を電源電圧とする飽和型増幅器で前記変調信号の位相成分に相当する信号を増幅することとした場合は、従来に勝る高周波且つ大電力の領域にＥＥＲ方式を適用できる。
【発明の効果】
【００１８】
本発明によれば、炭化珪素を半導体材料とするＦＥＴからなるスイッチング素子がインダクタンス素子をスイッチングするため、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いた場合より高周波且つ大電力のスイッチングが行える。また、スイッチング素子がオフした時に直流電源の電圧を大きく超えるサージ電圧がインダクタンス素子から印加されたとしても、スイッチング素子はサージ電圧に耐え得る。
従って、単一のスイッチング素子でインンダクタンス素子をスイッチングすることにより、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いたプッシュプルの増幅器よりも高周波且つ大電力の増幅が可能となる。
【図面の簡単な説明】
【００１９】
【図１】ＥＥＲ増幅器の要部構成を示すブロック図である。
【図２】ＥＥＲ増幅器の各部の信号波形を模式的に示す説明図である。
【図３】本発明の実施の形態１に係るスイッチング回路及びローパスフィルタの構成を示す回路図である。
【図４】スイッチング素子の耐圧及びオン抵抗の関係を示すグラフである。
【図５】半導体材料の各特性から推定される高周波電力素子の適用範囲を示すグラフである。
【図６】本発明の実施の形態２に係る分布定数型のスイッチング回路及びローパスフィルタの構成を示す回路図である。
【図７】ｎチャネルＭＯＳＦＥＴの飽和領域における大信号モデルの等価回路を示す回路図である。
【図８】分布定数型のスイッチング回路における出力側伝送線路を集中定数でモデル化した等価回路の回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明に係るスイッチング回路を有する包絡線信号増幅器を、携帯電話の基地局で用いられるＥＥＲ方式による増幅器（以下、ＥＥＲ増幅器という）に適用した実施の形態について詳述する。
（実施の形態１）
図１は、ＥＥＲ増幅器の要部構成を示すブロック図である。ＥＥＲ増幅器は、入力端子１から入力された携帯電話の変調信号を包絡線検波する検波器２と、検波信号（包絡線信号）を増幅する包絡線信号増幅器３と、入力された変調信号の振幅を制限して位相成分を抽出するリミッタ４と、抽出した位相成分を増幅するスイッチング回路５とを備える。
【００２１】
包絡線信号増幅器３は、一定周波数の三角波を発生させる三角波発生器３１と、該三角波発生器３１から与えられた三角波との比較により、検波器２から与えられた検波信号をパルス幅変調したＰＷＭ信号をスイッチング回路３３に与える比較器３２とを備える。スイッチング回路３３でスイッチングされて振幅が増大したＰＷＭ信号は、ローパスフィルタ３４でパルス幅変調の変調周波数成分及び高調波成分が除去されて包絡線信号に復調され、スイッチング回路５に与えられる。スイッチング回路５は、包絡線信号増幅器３のローパスフィルタ３４から与えられた包絡線信号を電源電圧としており、リミッタ４から与えられた位相成分に基づいて図示しないスイッチング素子をスイッチングさせることにより、増幅された位相成分の振幅を包絡線信号に追従させる。
【００２２】
図２は、ＥＥＲ増幅器の各部の信号波形を模式的に示す説明図である。図２（ａ）から（ｇ）において、横軸は時間を表し、縦軸は各部の信号の振幅を表す。但し、各縦軸の縮尺は不均等である。
図２（ａ）は、入力端子１に与えられる変調信号の波形を示している。入力された変調信号は、搬送波が位相変調及び振幅変調されたものである。図２（ｂ）は、入力された変調信号からリミッタ４が抽出した位相成分の波形を示し、図２（ｃ）は、入力された変調信号を検波器２が包絡線検波した検波信号（包絡線信号）の波形を示している。図２（ｂ）の位相信号は振幅が一定であり、図２（ｃ）の包絡線信号は変調信号から搬送波の成分が除去されている。
【００２３】
図２（ｄ）は、比較器３２に入力される三角波の波形を示し、図２（ｅ）は、図２（ｃ）に示す包絡線信号が比較器３２で三角波と比較されてパルス幅変調されたＰＷＭ信号の波形を示している。ここでは、包絡線信号の波高値が低い（又は高い）場合、ＰＷＭ信号のパルス幅が広く（又は狭く）なるようにパルス幅変調される。このＰＷＭ信号をスイッチング回路３３で極性反転して増幅し、ローパスフィルタ３４で積分することにより、パルス幅変調の変調周波数成分及びそれより高い周波数成分を除去した信号の波形を図２（ｆ）に示す。つまり、図２（ｆ）の信号は、図２（ｃ）の包絡線信号が増幅されたものとなる。
【００２４】
図２（ｇ）は、図２（ｆ）に示す包絡線信号そのものを電源とするスイッチング回路５により、図２（ｂ）に示す位相成分を増幅したときの出力信号の波形を示す。この場合、スイッチング回路５が出力する信号の振幅は電源電圧に追従するため、包絡線信号に追従する振幅を有する位相信号がスイッチング回路５から出力される。このようにして、図２（ａ）に示す変調信号の位相成分が保たれた状態で振幅成分が増幅され、図２（ｇ）に示す信号としてＥＥＲ増幅器から出力される。
【００２５】
尚、本実施の形態１では、パルス幅変調の変調周波数、即ち三角波発生器３１が発生させる三角波の周波数は１００ＭＨｚであるが、これに限定されるものではなく、包絡線信号の帯域幅の１０倍程度に相当する周波数となるようにすればよい。
【００２６】
図３は、本発明の実施の形態１に係るスイッチング回路３３及びローパスフィルタ３４の構成を示す回路図である。スイッチング回路３３は、一端が電源Ｖｄｄに接続されたコイルＬ３と、半導体材料が炭化珪素からなり、前記コイルＬ３の他端にドレインが接続されたソース接地の電界効果トランジスタ（ＦＥＴ：以下、単にトランジスタという）Ｍ１とを備える。コイルＬ３の一端及び他端には、該コイルＬ３によるサージ電圧を電源ＶｄｄにクランプするためのダイオードＤ３のカソード及びアノードを夫々接続してある。トランジスタＭ１のゲート及びドレインは、夫々入力端３３１及び出力端３３２に接続されている。ここでは、トランジスタＭ１のゲート−ソース間及びドレイン−ソース間の浮遊容量を、夫々キャパシタＣｇｓ及びＣｄｓとして示す。
【００２７】
ローパスフィルタ３４は、スイッチング回路３３の入力端３４１と接地電位との間に直列に接続されたコイルＬｆ及びキャパシタＣｆを備える。コイルＬｆ及びキャパシタＣｆの接続点は、出力端３４２に接続されている。ローパスフィルタ３４は、入力端３４１から与えられたＰＷＭ信号のうち、パルス幅変調の変調周波数成分及びその高調波を遮断し、上述した包絡線信号の帯域内成分を通過させて出力端３４２に与えるように、カットオフ周波数を設定してある。
【００２８】
スイッチング回路３３のトランジスタＭ１は、比較器３２から入力端３３１を介してゲートに与えられたＰＷＭ信号に基づいて、コイルＬ３の他端と接地電位との間をスイッチングし、極性反転して増幅したＰＷＭ信号をドレインから出力端３３２へ与える。この場合、ＰＷＭ信号の信号源インピーダンス、即ち比較器３２の出力インピーダンスを低くすることにより、キャパシタＣｇｓの影響が軽減される。
【００２９】
トランジスタＭ１のドレインは、ダイオードＤ３によって電源Ｖｄｄにクランプされているため、ドレインに印加される電圧は、電源Ｖｄｄの電源電圧以下に抑えられる。但し、ダイオードＤ３がオンからオフに遷移する際、リカバリ電流が電源ＶｄｄからトランジスタＭ１のドレイン−ソース間に流入し、これがトランジスタＭ１の損失となるため、ダイオードＤ３のリカバリ時間は短いことが好ましい。また、キャパシタＣｄｓは、トランジスタＭ１のオン／オフに伴って充放電され、この電流がトランジスタＭ１の損失となるため、キャパシタＣｄｓの容量値は小さいことが好ましい。
【００３０】
以上のことから、トランジスタＭ１の耐圧（Ｖｄｓｓ）は、電源Ｖｄｄの電源電圧に余裕を持って耐えられる値にする必要がある。
以下、トランジスタＭ１が、このような要請に応えるものであることを説明する。尚、本実施の形態１では、電源Ｖｄｄの電圧は１００Ｖであり、包絡線信号増幅器３は１００Ｗ程度の電力をスイッチングする。
【００３１】
図４は、スイッチング素子の耐圧及びオン抵抗の関係を示すグラフである。横軸は耐圧（Ｖ）を表し、縦軸はオン抵抗（ｍΩ・ｃｍ2 ）を表す。図中実線は４Ｈ−ＳｉＣ（Ramsdellの表記法で示される炭化珪素の結晶多形の１つ）の理論的限界値を示し、破線はシリコン（Ｓｉ）の理論的限界値を示す。スイッチング素子では、耐圧を高めるとオン抵抗が増大するが、同じオン抵抗の場合、炭化珪素はシリコンと比較して１桁以上大きい耐圧を有する。逆に同じ耐圧の場合、炭化珪素はシリコンと比較して３桁程度小さいオン抵抗を有する。半導体材料がガリウム砒素の場合、図４に示されるべき理論的限界値は、シリコンより若干ガリウム砒素側に寄った直線となる。      
【００３２】
図５は、半導体材料の各特性から推定される高周波電力素子の適用範囲を示すグラフである。横軸は周波数（ＧＨｚ）を表し、縦軸は出力電力（Ｗ）を表す。図中実線、一点鎖線及び破線は、半導体材料が、夫々炭化珪素、シリコン及びガリウム砒素からなる高周波電力素子（ＦＥＴを含む）の場合を示す。本実施の形態１に係るＥＥＲ増幅器の包絡線信号増幅器３がスイッチングする周波数は１００ＭＨｚであるため、トランジスタＭ１は１ＧＨｚ程度の高周波にまで適用できるものであればよい。図５より、炭化珪素を半導体材料とする高周波電力素子であれば、１ＧＨｚ以下の周波数で１００Ｗにも及ぶ電力を扱うことが可能であることが示される。
【００３３】
以上のように本実施の形態１によれば、スイッチング回路の電源に接続されたコイルをＰＷＭ信号でスイッチングするトランジスタが、炭化珪素を半導体材料とするＦＥＴからなるため、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いた場合よりも高周波且つ大電力のスイッチングが可能となる。
【００３４】
また、ＥＥＲ増幅器に入力された変調信号の包絡線信号を比較器がパルス幅変調し、パルス幅変調して得られたＰＷＭ信号でトランジスタをスイッチングさせ、スイッチングさせて得られた信号をローパスフィルタが積分して包絡線信号に復調する。
従って、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いた場合より高周波且つ大電力のスイッチングが行えるスイッチング回路を、包絡線信号増幅器に適用することが可能となる。
【００３５】
更にまた、包絡線信号増幅器が携帯電話の基地局における変調信号の振幅成分に相当する信号を増幅し、包絡線信号増幅器の出力電圧を電源電圧とするスイッチング回路で、変調信号の位相成分に相当する信号を増幅するため、従来に勝る高周波且つ大電力の領域にＥＥＲ方式を適用することが可能となる。
【００３６】
尚、本実施の形態１にあっては、スイッチング回路３３のトランジスタＭ１でＰＷＭ信号を増幅し、コイルＬ３によるサージ電圧をダイオードＤ３で電源Ｖｄｄにクランプしているが、トランジスタＭ１の用途はこのような回路に限定されるものではない。例えば、トランジスタＭ１のドレインと出力端３３２との間に直列共振回路を挿入し、ダイオードＤ３を除去して、トランジスタＭ１をＥ級増幅器に適用するようにしてもよい。
この場合は、従来シリコン又はガリウム砒素を半導体材料とするスイッチング素子では対応できなかった高い電源電圧が与えられて、トランジスタＭ１がオフした時に電源電圧を大きく超えるサージ電圧がコイルＬ３から印加されたとしても、トランジスタＭ１がサージ電圧に耐えるようにすることが可能となる。
【００３７】
（実施の形態２）
実施の形態１は、スイッチング回路３３が１個のトランジスタＭ１からなる形態であるのに対し、実施の形態２は、スイッチング回路が、縦続接続された複数のトランジスタからなる形態である。
【００３８】
図６は、本発明の実施の形態２に係る分布定数型のスイッチング回路３３ａ及びローパスフィルタ３４の構成を示す回路図である。スイッチング回路３３ａは、半導体材料が炭化珪素からなるｎ個（ｎは２以上の整数）のトランジスタＭ１，Ｍ２，・・Ｍｎと、トランジスタＭｋ，Ｍｋ＋１（ｋは１からｎ−１までの整数）のゲート間に接続されたｎ−１個のコイルＬ１と、トランジスタＭｋ，Ｍｋ＋１のドレイン間に接続されたｎ−１個のコイルＬ２とを備える。各トランジスタＭ１，Ｍ２，・・Ｍｎのドレイン及び電源Ｖｄｄ間には、ドレインに印加されるサージ電圧を電源Ｖｄｄにクランプするためのｎ−１個のダイオードＤ２が夫々接続されている。
【００３９】
ｎ−１個のコイルＬ１と、各トランジスタＭ１，Ｍ２，・・Ｍｎ夫々のゲートの図示しない浮遊容量Ｃｇｓとが入力側伝送線路を構成しており、該入力側伝送線路の一端及び他端は、夫々コイルＬ１ａと終端抵抗Ｒｓとの直列回路を介して入力端３３１及び接地電位に接続されている。また、ｎ−１個のコイルＬ２と、各トランジスタＭ１，Ｍ２，・・Ｍｎ夫々のドレインの図示しない浮遊容量Ｃｄｓとが出力側伝送線路を構成しており、該出力側伝送線路の一端はコイルＬ２ａ、キャパシタＣ１及び終端抵抗Ｒｌの直列回路を介して接地電位に、他端はコイルＬ２ａ及びＬ３の直列回路を介して電源Ｖｄｄに接続されている。コイルＬ２ａ及びＬ３の接続点（信号出力端子）は、出力端３３２に接続されている。
【００４０】
尚、終端抵抗Ｒｓ，Ｒｌのインピーダンスは、夫々入力側伝送線路及び出力側伝送線路の特性インピーダンスと一致させてあり、更に、入力側伝送線路と出力側伝送線路とで、電圧及び電流が伝播する速度が一致するようにしてある。
【００４１】
上述したスイッチング回路３３ａにおいて、比較器３２から入力端３３１を介して終端抵抗Ｒｓに与えられたＰＷＭ信号が、入力側伝送線路を伝播してトランジスタＭｍ（ｍは１からｎまでの整数）のゲートに達したときに、トランジスタＭｍが、ダイオードＤ２及びコイルＬ２の接続点と接地電位との間をスイッチングする。この場合、トランジスタＭｍは、必ずしもドレインの電圧が接地電位に達するほど深くオンさせる必要はない。トランジスタＭｍのドレインは、ダイオードＤ２によって電源Ｖｄｄにクランプされているため、トランジスタＭｍのスイッチングがオフする時にドレインに印加される電圧は、電源Ｖｄｄの電源電圧以下に抑えられる。
【００４２】
以下、分布定数型のスイッチング回路３３ａの各トランジスタＭｍが含まれる単位回路の動作について説明する。
図７は、ｎチャネルＭＯＳＦＥＴの飽和領域における大信号モデルの等価回路を示す回路図である。図７において、入力抵抗Ｒｇ及び入力キャパシタＣｇの直列回路が存在するゲート−ソース間に印加する電圧をＶｇ＋Ｖｔｈとする。ここで、ＶｔｈはＭＯＳＦＥＴがオンする時の閾値であり、Ｖｇは閾値Ｖｔｈを基準とするゲート電圧である。ＭＯＳＦＥＴの飽和領域では、ドレイン電流が閾値Ｖｔｈを基準とするゲート電圧の２乗関数になることが知られており、ドレイン−ソース間はＫ・Ｖｇ2 (Ｋは比例定数)の電流源で表される。
【００４３】
図８は、分布定数型のスイッチング回路３３ａにおける出力側伝送線路を集中定数でモデル化した等価回路の回路図である。図において、出力側伝送線路上で出力端３３２に向かう方向をｘ方向とし、１つのトランジスタＭｍのドレインと出力側伝送線路との接続点が含まれるｘ方向の微少区間の距離を微少距離Δｘとする。微少距離Δｘあたりのインダクタンス、抵抗、キャパシタンス及びコンダクタンスを夫々コイルＬ、抵抗Ｒ、キャパシタＣ及びコンダクタＧで表し、出力側伝送線路上の位置ｘ、時間ｔでの電圧及び電流を、夫々ｖ（ｘ，ｔ）及びｉ（ｘ，ｔ）で表す。尚、コイルＬは、図６のコイルＬ２に対応し、キャパシタＣは、トランジスタＭ１のドレインにおける浮遊容量のキャパシタＣｄｓ（図６では図示せず）に対応するものである。
【００４４】
ここで、トランジスタＭｍのゲートが接続されている入力側伝送線路をｘ方向に向けて出力側伝送線路と並行に置き、時刻ｔにおいて入力側伝送線路上の位置ｘからトランジスタＭｍのゲートに与えられる電圧をＶｇ（ｘ，ｔ）＋Ｖｔｈとする。これにより、トランジスタＭｍは、キャパシタＣ及びコンダクタＧと並列に置かれた電流源として表され、その電流値は、図７を参照して、Ｋ・｛Ｖｇ（ｘ，ｔ）｝2 となる。
【００４５】
次に、図８の等価回路に対し、入出力の電流差についてキルヒホッフの法則を適用して回路方程式を立てる。ここでは、簡単のために抵抗Ｒ及びコンダクタＧの値をゼロとする。電流の回路方程式は、以下の式（１）で表される。
【００４６】
【数１】
2011135357.tif 000003
【００４７】
式（１）の左辺の第２項をテイラー展開によって１次近似した場合、ｉ（ｘ＋Δｘ，ｔ）は、式（２）の右辺のように表される。
【００４８】
【数２】
2011135357.tif 000004
【００４９】
そして、式（２）を式（１）の左辺の第２項に代入することにより、式（１）の左辺は、式（３）のように置き換えられる。
【００５０】
【数３】
2011135357.tif 000005
【００５１】
同様に、式（１）の右辺の∂ｖ（ｘ＋Δｘ，ｔ）／∂ｔをテイラー展開によって１次近似し、Δｘの１次以上の項を無視することにより、式（１）の右辺の第２項は、式（４）のように置き換えられる。
【００５２】
【数４】
2011135357.tif 000006
【００５３】
更に、式（１）の右辺のＶｇ（ｘ＋Δｘ，ｔ）をテイラー展開によって１次近似し、Δｘの１次以上の項を無視することにより、式（１）の右辺の第１項は、式（５）のように置き換えられる。
【００５４】
【数５】
2011135357.tif 000007
【００５５】
最後に、式（１）の左辺に式（３）を、右辺に式（４），（５）を代入し、両辺をΔｘで除算して、各変数の（ｘ，ｔ）の表記を省略することにより、以下の式（６）が得られる。
【００５６】
【数６】
2011135357.tif 000008
【００５７】
上記式（６）が出力側伝送線路の電流分布を与える式であり、右辺の第１項を除いた式は、損失のない分布定数回路の基礎方程式そのものである。つまり、右辺の第１項を除いた式は、出力側伝送線路上を減衰することなく伝播する電圧と電流の関係を示す式である。一方、トランジスタＭｍのゲートに与えられる電圧が入力側伝送線路を伝播する速度は、出力側伝送線路を電流が伝播する速度と等しくしてあるため、出力側伝送線路上でトランジスタＭｍが含まれる微少区間を伝播する電流の位相と、トランジスタＭｍのドレインに流入する電流の位相とが一致する。従って、式（６）は、出力側伝送線路上においてｘ方向と逆向きの電流（−ｉ）がｘ方向に微少距離Δｘだけ伝播する都度、前記電流にＫ・Ｖｇ2 のドレイン電流が加算されることを示している。
【００５８】
その他、実施の形態１に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
【００５９】
以上のように本実施の形態２によれば、コイルを介して夫々のドレインが縦続接続されたｎ個のトランジスタが、炭化珪素を半導体材料とするＦＥＴからなるため、半導体材料がシリコン又はガリウム砒素からなるスイッチング素子を用いた場合よりも高周波且つ大電力のスイッチングが可能となる。
また、各トランジスタのドレインに流入する電流が出力側伝送線路上で加算されるため、夫々のトランジスタのチップサイズを小さくして浮遊容量を分散させることができ、トランジスタが１個の場合よりも高周波且つ大電力の増幅が可能となる。
【符号の説明】
【００６０】
２  検波器
３  包絡線信号増幅器
３１  三角波発生器
３２  比較器（変調回路）
３３、３３ａ  スイッチング回路
３４  ローパスフィルタ（積分回路）
４  リミッタ
５  スイッチング回路
Ｃｇｓ、Ｃｄｓ、Ｃｆ  キャパシタ
Ｄ２、Ｄ３  ダイオード
Ｌ１、Ｌ２、Ｌ２ａ、Ｌ３、Ｌｆ  コイル
Ｍ１、Ｍ２、・・・Ｍｎ  トランジスタ（ＦＥＴ）
Ｖｄｄ  電源（直流電源）
【図１】
2011135357.tif 000009
【図２】
2011135357.tif 000010
【図３】
2011135357.tif 000011
【図４】
2011135357.tif 000012
【図５】
2011135357.tif 000013
【図６】
2011135357.tif 000014
【図７】
2011135357.tif 000015
【図８】
2011135357.tif 000016