(57)【要約】【課題】インターレース動作及びプログレッシブ動作を行うことができる固体撮像装置を提供することを課題とする。【解決手段】第１の光電変換素子及び第２の光電変換素子の間に設けられる第１の加算用トランジスタ（１０）と、第２の光電変換素子及び第３の光電変換素子の間に設けられる第２の加算用トランジスタ（１１）と、第１の光電変換素子及び第１のフローティングディフュージョン部の間に設けられる第１の転送トランジスタ（８）と、第１及び第２のフローティングディフュージョン部の電荷をリセットするための第１及び第２のリセットトランジスタ（６，７）と、第１及び第２のフローティングディフュージョン部に保持された電荷を電圧信号に変換する第１及び第２の増幅トランジスタ（１３，１４）と、第３の光電変換素子及び第２のフローティングディフュージョン部の間に設けられる第２の転送トランジスタ（９）とを有する。【選択図】図１
2011139350.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う第１の光電変換素子と、
前記第１の光電変換素子に隣接し、光電変換を行う第２の光電変換素子と、
前記第２の光電変換素子に対して前記第１の光電変換素子とは逆側に隣接し、光電変換を行う第３の光電変換素子と、
前記第１の光電変換素子及び前記第２の光電変換素子の間に設けられる第１の加算用トランジスタと、
前記第２の光電変換素子及び前記第３の光電変換素子の間に設けられる第２の加算用トランジスタと、
電荷を保持するための第１のフローティングディフュージョン部と、
前記第１の光電変換素子及び前記第１のフローティングディフュージョン部の間に設けられる第１の転送トランジスタと、
前記第１のフローティングディフュージョン部の電荷をリセットするための第１のリセットトランジスタと、
前記第１のフローティングディフュージョン部に保持された電荷を電圧信号に変換する第１の増幅トランジスタと、
電荷を保持するための第２のフローティングディフュージョン部と、
前記第３の光電変換素子及び前記第２のフローティングディフュージョン部の間に設けられる第２の転送トランジスタと、
前記第２のフローティングディフュージョン部の電荷をリセットするための第２のリセットトランジスタと、
前記第２のフローティングディフュージョン部に保持された信号を電圧信号に変換する第２の増幅トランジスタとを有し、
プログレッシブ動作では、
前記第２の加算用トランジスタ、前記第２のリセットトランジスタ及び前記第２の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷をリセットし、前記第１の加算用トランジスタ及び前記第１の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷を前記第１のフローティングディフュージョン部に転送し、
又は、前記第１の加算用トランジスタ、前記第１のリセットトランジスタ及び前記第１の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷をリセットし、前記第２の加算用トランジスタ及び前記第２の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷を前記第２のフローティングディフュージョン部に転送することを特徴とする固体撮像装置。
【請求項２】
プログレッシブ動作では、前記第２の加算用トランジスタ、前記第２のリセットトランジスタ及び前記第２の転送トランジスタをオンすることにより前記第２の光電変換素子及び前記第３の光電変換素子の電荷をリセットし、
インターレース動作では、前記第１の加算用トランジスタ、前記第１のリセットトランジスタ及び前記第１の転送トランジスタをオンすることにより前記第１の光電変換素子及び前記第２の光電変換素子の電荷をリセットすることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
インターレース動作では、
前記第１の加算用トランジスタ、前記第１のリセットトランジスタ及び前記第１の転送トランジスタをオンすることにより前記第１の光電変換素子及び前記第２の光電変換素子の電荷をリセットし、
その後、前記第１の転送トランジスタをオフすることにより、前記第１の光電変換素子及び前記第２の光電変換素子が光電変換及び電荷蓄積を行い、
その後、前記第１の加算用トランジスタ及び前記第１の転送トランジスタをオンすることにより、前記第１の光電変換素子の電荷及び前記第２の光電変換素子の電荷を加算して前記第１のフローティングディフュージョン部に転送することを特徴とする請求項２記載の固体撮像装置。
【請求項４】
プログレッシブ動作では、
前記第１のリセットトランジスタ及び前記第１の転送トランジスタをオンすることにより前記第１の光電変換素子の電荷をリセットし、
その後、前記第１の転送トランジスタ及び前記第１の加算用トランジスタをオフすることにより前記第１の光電変換素子が光電変換及び電荷蓄積を行い、
その後、第１の転送期間で前記第１の加算用トランジスタをオフして前記第１の転送トランジスタをオンすることにより前記第１の光電変換素子の電荷を前記第１のフローティングディフュージョン部に転送し、
前記第２のリセットトランジスタ、前記第２の転送トランジスタ及び前記第２の加算用トランジスタをオンして前記第１の加算用トランジスタをオフすることにより、前記第２の光電変換素子及び前記第３の光電変換素子の電荷をリセットし、
その後、前記第１の加算用トランジスタ及び前記第２の加算用トランジスタをオフすることにより前記第２の光電変換素子が光電変換及び電荷蓄積を行い、
前記第１の転送期間の後、前記第１のリセットトランジスタをオンすることにより前記第１のフローティングディフュージョン部の電荷をリセットし、
その後、前記第１の加算用トランジスタ及び前記第１の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷を前記第１のフローティングディフュージョン部に転送することを特徴とする請求項２又は３記載の固体撮像装置。
【請求項５】
前記第１の加算用トランジスタは半導体基板の平面上で前記第１の光電変換素子及び前記第２の光電変換素子の間に設けられ、前記第２の加算用トランジスタは前記半導体基板の平面上で前記第２の光電変換素子及び前記第３の光電変換素子の間に設けられることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
光電変換を行う第１の光電変換素子と、
前記第１の光電変換素子に隣接し、光電変換を行う第２の光電変換素子と、
前記第２の光電変換素子に対して前記第１の光電変換素子とは逆側に隣接し、光電変換を行う第３の光電変換素子と、
前記第１の光電変換素子及び前記第２の光電変換素子の間に設けられる第１の加算用トランジスタと、
前記第２の光電変換素子及び前記第３の光電変換素子の間に設けられる第２の加算用トランジスタと、
電荷を保持するための第１のフローティングディフュージョン部と、
前記第１の光電変換素子及び前記第１のフローティングディフュージョン部の間に設けられる第１の転送トランジスタと、
前記第１のフローティングディフュージョン部の電荷をリセットするための第１のリセットトランジスタと、
前記第１のフローティングディフュージョン部に保持された電荷を電圧信号に変換する第１の増幅トランジスタと、
電荷を保持するための第２のフローティングディフュージョン部と、
前記第３の光電変換素子及び前記第２のフローティングディフュージョン部の間に設けられる第２の転送トランジスタと、
前記第２のフローティングディフュージョン部の電荷をリセットするための第２のリセットトランジスタと、
前記第２のフローティングディフュージョン部に保持された信号を電圧信号に変換する第２の増幅トランジスタとを有する固体撮像装置の駆動方法であって、
プログレッシブ動作では、
前記第２の加算用トランジスタ、前記第２のリセットトランジスタ及び前記第２の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷をリセットし、前記第１の加算用トランジスタ及び前記第１の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷を前記第１のフローティングディフュージョン部に転送し、
又は、前記第１の加算用トランジスタ、前記第１のリセットトランジスタ及び前記第１の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷をリセットし、前記第２の加算用トランジスタ及び前記第２の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷を前記第２のフローティングディフュージョン部に転送することを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその駆動方法に関するものである。
【背景技術】
【０００２】
ＣＭＯＳ型固体撮像装置は、高速読み出し、低消費電力動作が可能な固体撮像装置として近年一眼レフデジタルカメラやビデオカメラに使用されている。特に、ハイビジョン（ＨＤ）方式の撮像装置において、ＣＭＯＳ型固体撮像装置は、ＣＣＤ（Charge Coupled Device）では困難な高速性と高画質の両立を実現している。ＣＭＯＳ型固体撮像装置でテレビジョンの信号走査方式であるインターレース動作を行う際、高いＳ／Ｎを得る手段として、各列の垂直信号線から読み出した後に２画素分の信号電荷を直接加算することで感度を向上する方法がある。中でも下記の特許文献３は、少ないトランジスタ数で、電荷加算のインターレース動作を行う構成を開示している。同文献によれば、偶数行と奇数行の転送トランジスタ、リセットトランジスタ、増幅トランジスタを共有することで、２画素当たり２つのフォトダイオードと６個のトランジスタを設け、フレーム毎に異なる組み合わせの行の電荷加算を行うことができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−２５１４８５号公報
【特許文献２】特開２００６−０４１８６６号公報
【特許文献３】特開２００１−１８６４１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら動画撮像において、固体撮像装置は、テレビジョンの信号走査方式であるインターレース動作だけでなく、コンピューターのディスプレイ画面の信号走査方式であるプログレッシブ動作にも対応する必要がある。上述した特許文献１〜３はいずれもインターレース動作のみに対応した構成及び駆動方法であり、プログレッシブ動作に関しては記載が無い。近年、高解像度のための多画素化や、カメラ光学系の小型化による小チップ化の要求に伴い、画素ピッチの縮小が推し進められている。このため１画素当たりのトランジスタ数を極力少なくすることが、感度を確保する上で必須となっている。この構成において、２行の信号を加算して読み出すインターレース動作と、行毎に信号を読み出すプログレッシブ動作とを両立させることが本発明の課題である。
【０００５】
本発明の目的は、インターレース動作及びプログレッシブ動作を行うことができる固体撮像装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の固体撮像装置は、光電変換を行う第１の光電変換素子と、前記第１の光電変換素子に隣接し、光電変換を行う第２の光電変換素子と、前記第２の光電変換素子に対して前記第１の光電変換素子とは逆側に隣接し、光電変換を行う第３の光電変換素子と、前記第１の光電変換素子及び前記第２の光電変換素子の間に設けられる第１の加算用トランジスタと、前記第２の光電変換素子及び前記第３の光電変換素子の間に設けられる第２の加算用トランジスタと、電荷を保持するための第１のフローティングディフュージョン部と、前記第１の光電変換素子及び前記第１のフローティングディフュージョン部の間に設けられる第１の転送トランジスタと、前記第１のフローティングディフュージョン部の電荷をリセットするための第１のリセットトランジスタと、前記第１のフローティングディフュージョン部に保持された電荷を電圧信号に変換する第１の増幅トランジスタと、電荷を保持するための第２のフローティングディフュージョン部と、前記第３の光電変換素子及び前記第２のフローティングディフュージョン部の間に設けられる第２の転送トランジスタと、前記第２のフローティングディフュージョン部の電荷をリセットするための第２のリセットトランジスタと、前記第２のフローティングディフュージョン部に保持された信号を電圧信号に変換する第２の増幅トランジスタとを有し、プログレッシブ動作では、前記第２の加算用トランジスタ、前記第２のリセットトランジスタ及び前記第２の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷をリセットし、前記第１の加算用トランジスタ及び前記第１の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷を前記第１のフローティングディフュージョン部に転送し、又は、前記第１の加算用トランジスタ、前記第１のリセットトランジスタ及び前記第１の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷をリセットし、前記第２の加算用トランジスタ及び前記第２の転送トランジスタをオンすることにより前記第２の光電変換素子の電荷を前記第２のフローティングディフュージョン部に転送することを特徴とする。
【発明の効果】
【０００７】
少ないトランジスタ数で、プログレッシブ動作とインターレース動作の両方の駆動が可能となる。また、行毎の電荷蓄積時間の差を低減した高画質のプログレッシブ動作が実現できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態の固体撮像装置の画素回路図である。
【図２】図１の画素回路のプログレッシブ動作時の駆動タイミングチャートである。
【図３】図１の画素回路のプログレッシブ動作時の駆動タイミングチャートである。
【図４】図１の画素回路のインターレース動作時の駆動タイミングチャートである。
【図５】図１の画素回路のインターレース動作時の駆動タイミングチャートである。
【図６】図１の画素回路の一部の断面における電子ポテンシャル図である。
【図７】図１の画素回路の平面レイアウト図である。
【発明を実施するための形態】
【０００９】
図１は、本発明の実施形態による固体撮像装置の画素回路の構成例を示す図である。画素回路は、画素アレイの一部である列（垂直方向）に隣接する３つの光電変換素子１〜３を含む。本実施形態では２つの光電変換素子を含む画素を一組とする配列パターンを構成しているが、これに限ったものではない。図１で、１０１，１０２，１０３は単位画素である。１，２，３は各単位画素１０１，１０２，１０３の光電変換素子である。１は第１の光電変換素子、２は第１の光電変換素子１に隣接する第２の光電変換素子、３は第２の光電変換素子２に対して第１の光電変換素子１とは逆側に隣接する第３の光電変換素子である。光電変換素子１，２，３は、例えばフォトダイオードであり、光電変換による電荷生成及び電荷蓄積を行う。４，５は光電変換素子１，２，３で発生した電荷を保持するフローティングディフュージョン部である。４は第１のフローティングディフュージョン部、５は第２のフローティングディフュージョン部である。第１のリセットトランジスタ６は第１のフローティングディフュージョン部４をリセットするためのリセットトランジスタであり、第２のリセットトランジスタ７は第２のフローティングディフュージョン部５をリセットするためのリセットトランジスタである。第１の増幅トランジスタ１３は第１のフローティングディフュージョン部４に保持された電荷を電圧信号に変換し、第２の増幅トランジスタ１４は第２のフローティングディフュージョン部５に保持された電荷を電圧信号に変換する。第１の転送トランジスタ８は、第１の光電変換素子１及び第１のフローティングディフュージョン部４の間に設けられる。第２の転送トランジスタ９は、第３の光電変換素子３及び第２のフローティングディフュージョン部５の間に設けられる。１０，１１，１２は隣接する２つの行の光電変換素子（フォトダイオード）１，２，３のカソードを短絡するスイッチであり、加算用トランジスタである。１０は第１の光電変換素子１及び第２の光電変換素子２の間に設けられる第１の加算用トランジスタ、１１は第２の光電変換素子２及び第３の光電変換素子３の間に設けられる第２の加算用トランジスタである。インバータ３１は、高電位（電源電位）ＶＲＥＳＨ（ＶＤＤ）及び低電位ＶＲＥＳＬのノードに接続され、入力信号φＰＶＤＳＥＬを論理反転した信号を垂直信号線３２に出力する。垂直信号線３２は、３つの単位画素１０１〜１０３の共通の出力線である。単位画素１０１において、１行目のリセットトランジスタ６は、フローティングディフュージョン部４と高電位ＶＲＥＳＨのノードとの間に接続される。１行目のリセットトランジスタ６は、光電変換素子１からの信号電荷の転送に先立って、リセットパルスφＲＧ１をハイレベル、φＰＶＤＳＥＬをローレベルにすることにより、フローティングディフュージョン部４の電位を高電位ＶＲＥＳＨにリセットする。光電変換素子１〜３は、光電変換により電荷を生成し、生成した電荷を蓄積する光電変換素子である。転送トランジスタ８は、光電変換素子１に蓄積された電荷をフローティングディフュージョン部４に転送することができる。転送トランジスタ９は、光電変換素子３に蓄積された電荷をフローティングディフュージョン部５に転送することができる。増幅トランジスタ１３は、リセットトランジスタ６によるリセット後のフローティングディフュージョン部４の電位をリセットレベルとして、転送トランジスタ８による電荷転送後のフローティングディフュージョン部４の電位を信号レベルとして出力するものである。
【００１０】
図２及び図３は、図１の固体撮像装置の画素回路で構成される画素で実現するプログレッシブ動作時のタイミングチャートである。以下、固体撮像装置のプログレッシブ動作の駆動方法を説明する。プログレッシブ動作は、行毎に信号を読み出す動作である。まず、図２及び図３に示すプログレッシブ動作を説明する。期間ｔ１では、リセットトランジスタ６のゲートにハイレベルのリセットパルスφＲＧ１を与え、信号φＰＶＤＳＥＬをローレベルにし、転送トランジスタ８のゲートにハイレベルの転送パルスφＴＧ１を与える。これによって、１行目の光電変換素子１の不要電荷を掃き捨てるリセット動作を行う。期間ｔ２では、リセットトランジスタ７のゲートにハイレベルのリセットパルスφＲＧ３を与え、転送トランジスタ９のゲートにハイレベルの転送パルスφＴＧ３を与え、加算用トランジスタ１１のゲートにハイレベルの信号φＰＧ２を与える。これによって、２行目及び３行目の光電変換素子２，３の不要電荷を掃き捨てるリセット動作を行う。期間ｔ３では、期間ｔ１と同じ動作を３行目の画素について行う。このとき、加算用トランジスタ１１のゲートにハイレベルの信号φＰＧ２は与えられていない。期間ｔ２に続けて期間ｔ３でも３行目のリセット動作を行う。このように読み出し時に用いる系統とリセット時に用いる系統を異ならせることで、リセット終了時間を各行毎に制御することができるため、全ての行で蓄積時間を揃えることができる。なお、１行目は期間ｔ２の開始タイミングにて蓄積動作を開始し、２行目は期間ｔ３の開始タイミングにて蓄積動作を開始し、３行目は期間ｔ４の開始タイミングにて蓄積動作を開始することとなる。期間ｔ５では、全行に対して非選択動作を行う。具体的には、信号φＰＶＤＳＥＬをハイレベルにし、垂直信号線３２の電位を低電位ＶＲＥＳＬに下げてリセット動作を行い、増幅トランジスタ１３，１４のゲート電位であるフローティングディフュージョン部４，５の電位を低く設定する。これにより、全ての画素の増幅トランジスタを非導通状態にする。次に、期間ｔ６で、１行目の選択動作を行う。具体的には、信号φＰＶＤＳＥＬをローレベルにし、垂直信号線３２の電位を高電位ＶＲＥＳＨにリセットし、リセットパルスφＲＧ１をハイレベルにすることで、１行目の増幅トランジスタ１３だけを導通状態とする。期間ｔ７では、転送パルスφＴＧ１をハイレベルにし、１行目の光電変換素子１の信号をフローティングディフュージョン部４に転送して、垂直信号線３２に読み出す。次に、期間ｔ８では、１行目の選択動作を再度行う。期間ｔ９では、転送パルスφＴＧ１及び信号φＰＧ１をハイレベルにし、加算用トランジスタ１０及び転送トランジスタ８を導通させる。これにより、２行目の光電変換素子２の信号を一旦光電変換素子１へ転送し、それとほぼ同時に光電変換素子２の信号をフローティングディフュージョン部４に読み出す。同様にして、期間ｔ１０、ｔ１１、ｔ１２で３行目の画素選択及び信号読み出しを行い、期間ｔ１３、ｔ１４で不図示の４行目の画素選択及び信号読み出しを行う。以上のように、単位画素１０２においては、リセット動作は単位画素１０３の系統で行い、読み出し動作は単位画素１０１の系統で行う。以上のよ���に、プログレッシブ動作では、期間ｔ７で１行目の信号を読み出し、期間ｔ９で２行目の信号を読み出し、期間ｔ１２で３行目の信号を読み出し、期間ｔ１４で４行目の信号を読み出す。
【００１１】
プログレッシブ動作では、期間ｔ１で、第１のリセットトランジスタ６及び第１の転送トランジスタ８をオンすることにより第１の光電変換素子１の電荷をリセットする。その後、期間ｔ２では、第１の転送トランジスタ８及び第１の加算用トランジスタ１０をオフすることにより第１の光電変換素子１が光電変換及び電荷蓄積を行う。その後、第１の転送期間ｔ７で第１の加算用トランジスタ１０をオフして第１の転送トランジスタ８をオンすることにより第１の光電変換素子１の電荷を第１のフローティングディフュージョン部４に転送する。期間ｔ２では、第２のリセットトランジスタ７、第２の転送トランジスタ９及び第２の加算用トランジスタ１１をオンして第１の加算用トランジスタ１０をオフすることにより、第２の光電変換素子２及び第３の光電変換素子３の電荷をリセットする。その後、期間ｔ３では、第１の加算用トランジスタ１０及び第２の加算用トランジスタ１１をオフすることにより第２の光電変換素子２が光電変換及び電荷蓄積を行う。第１の転送期間ｔ７の後、期間ｔ８では、第１のリセットトランジスタ６をオンすることにより第１のフローティングディフュージョン部４の電荷をリセットする。その後、期間ｔ９では、第１の加算用トランジスタ１０及び第１の転送トランジスタ８をオンすることにより第２の光電変換素子２の電荷を第１のフローティングディフュージョン部４に転送する。なお、プログレッシブ動作の駆動方法は上記に限定されず、例えば以下の駆動方法でもよい。期間ｔ２では、第１の加算用トランジスタ１０、第１のリセットトランジスタ６及び第１の転送トランジスタ８をオンすることにより第２の光電変換素子２の電荷をリセットする。そして、期間ｔ９では、第２の加算用トランジスタ１１及び第２の転送トランジスタ９をオンすることにより第２の光電変換素子２の電荷を第２のフローティングディフュージョン部５に転送する。
【００１２】
図４及び図５は、図１の固体撮像装置の画素回路で構成される画素で実現するインターレース動作時のタイミングチャートである。以下、固体撮像装置のインターレース動作の駆動方法を説明する。インターレース動作は、垂直方向に隣接する２行の信号が加算された信号を読み出す動作である。期間ｔ１では、信号φＰＶＤＳＥＬをローレベルにする。そして、リセットトランジスタ６のゲートにハイレベルのリセットパルスφＲＧ１を与え、転送トランジスタ８のゲートにハイレベルの転送パルスφＴＧ１を与え、加算用トランジスタ１０のゲートにハイレベルの信号φＰＧ１を与える。これによって、１行目と２行目の両方の光電変換素子１，２の不要電荷を掃き捨てるリセット動作を行う。期間ｔ２では、リセットパルスφＲＧ３、転送パルスφＴＧ３及び信号φＰＧ３をハイレベルにし、期間ｔ１と同じリセット動作を３行目と４行目の画素について行う。期間ｔ３では、リセットパルスφＲＧ３、転送パルスφＴＧ３及び信号φＰＧ３をローレベルにし、光電変換素子１及び２にて電荷蓄積動作を行う。期間ｔ４では、プログレッシブ動作時と同様に、信号φＰＶＤＳＥＬ、リセットパルスφＲＧ１及びφＲＧ３をハイレベルにし、全画素の非選択動作を行う。次に、期間ｔ５では、信号ＰＶＤＳＥＬ及びリセットパルスφＲＧ３をローレベルにし、リセットパルスφＲＧ１をハイレベルにし、１行目の選択動作を行う。期間ｔ６では、リセットパルスφＲＧ１をローレベルにし、信号ＰＶＤＳＥＬ、信号φＴＧ１及びφＰＧ１をハイレベルにし、加算用トランジスタ１０及び転送トランジスタ８を導通させる。これにより、１行目と２行目の光電変換素子１及び２の信号を加算し、加算された信号が転送トランジスタ８を通してフローティングディフュージョン部４に転送され、垂直信号線３２から読み出される。同様にして、期間ｔ７、ｔ８で、３行目と不図示の４行目の光電変換素子が加算された信号が垂直信号線３２に読み出される。期間ｔ８では、信号φＰＶＤＳＥＬ、信号φＴＧ３及びφＰＧ３をハイレベルにし、加算用トランジスタ１２及び転送トランジスタ９を導通させる。これにより、３行目と４行目の光電変換素子３等の信号を加算し、加算された信号が転送トランジスタ９を通してフローティングディフュージョン部５に転送され、垂直信号線３２から読み出される。以上のように、インターレース動作では、期間ｔ６で１行目及び２行目の信号を加算して読み出し、期間ｔ８で３行目及び４行目の信号を加算して読み出す。
【００１３】
インターレース動作では、期間ｔ１で、第１の加算用トランジスタ１０、第１のリセットトランジスタ６及び第１の転送トランジスタ８をオンすることにより第１の光電変換素子１及び第２の光電変換素子２の電荷をリセットする。その後、第１の転送トランジスタ８をオフすることにより、第１の光電変換素子１及び第２の光電変換素子２が光電変換及び電荷蓄積を行う。その後、期間ｔ６では、第１の加算用トランジスタ１０及び第１の転送トランジスタ８をオンすることにより、第１の光電変換素子１の電荷及び第２の光電変換素子２の電荷を加算して第１のフローティングディフュージョン部４に転送する。
【００１４】
図６（Ａ）及び（Ｂ）は、１行目のフローティングディフュージョン部４、転送トランジスタ８、光電変換素子１、加算用トランジスタ１０、２行目の光電変換素子２の下の電子ポテンシャルと電荷の蓄積状態を示す図である。ＦＤ４はフローティングディフュージョン部４、ＴＧ１は転送トランジスタ８、ＰＤ１は光電変換素子１、ＰＧ１は加算用トランジスタ１０、ＰＤ２は光電変換素子２の下の状態を示す。図６（Ａ）は図２及び図３で示したプログレッシブ動作時の図である。「ＰＤ２リセット時」では、光電変換素子２（ＰＤ２）の電荷がリセットされる。その後、「蓄積」中では、光電変換素子１（ＰＤ１）及び光電変換素子２（ＰＤ２）に独立に信号電荷が蓄積される。「読み出し」時には、まず光電変換素子１（ＰＤ１）の信号電荷がフローティングディフュージョン部４（ＦＤ４）に読み出される。続いて「転送・読み出し」では、光電変換素子２（ＰＤ２）の信号電荷が加算用トランジスタ１０（ＰＧ１）を介して一旦光電変換素子１（ＰＤ１）に蓄積された後、フローティングディフュージョン部４（ＦＤ４）に読み出される様子がわかる。図６（Ｂ）は、図４及び図５で示したインターレース動作時のものである。「リセット」では、光電変換素子１（ＰＤ１）及び光電変換素子２（ＰＤ２）の電荷がリセットされる。「蓄積」中には、光電変換素子１（ＰＤ１）及び光電変換素子２（ＰＤ２）に信号電荷が蓄積される。「転送（加算）」では、加算用トランジスタ１０（ＰＧ１）が導通状態となる。これにより、光電変換素子１（ＰＤ１）及び光電変換素子２（ＰＤ２）の信号電荷が加算される。「読み出し」では、加算された信号がフローティングディフュージョン部４（ＦＤ４）から読み出される。
【００１５】
図７は、図１で示した画素回路に対応するレイアウト図である。図１の光電変換素子１，２，３は、それぞれ図７の光電変換素子１５，１６，１７に対応する。図１のフローティングディフュージョン部４，５は、それぞれ図７のフローティングディフュージョン部１８，１９に対応する。図１のリセットトランジスタ６，７は、図７のリセットトランジスタ２０等に対応する。図１の増幅トランジスタ１３，１４は、図７の増幅トランジスタ２１等に対応する。図１の転送トランジスタ８，９は、それぞれ図７の転送トランジスタ２２，２３に対応する。図１の加算用トランジスタ１０，１１，１２は、それぞれ図７の加算用トランジスタ２４，２５，２６に対応する。第１の加算用トランジスタ２４は半導体基板の平面上で第１の光電変換素子１５及び第２の光電変換素子１６の間に設けられ、第２の加算用トランジスタ２５は半導体基板の平面上で第２の光電変換素子１６及び第３の光電変換素子１７の間に設けられる。
【００１６】
なお、本実施形態では２画素を一組とする画素回路構成について述べたが、３画素以上の画素を一組とする構成であっても同様の意図する駆動方法が適用される。以上のような構成をとることで、プログレッシブ動作とインターレース動作を行う固体撮像装置に対して、画素ピッチの微細化に伴うＳ／Ｎの低下を最小限に抑え、かつ行毎に蓄積時間の差による特性劣化を防止することができる駆動方法を実現できる。また、少ないトランジスタ数で、プログレッシブ動作とインターレース動作の両方の駆動が可能となる。各動作では、行毎の蓄積時間の差を低減した高画質のプログレッシブ動作が実現できる。
【００１７】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００１８】
１，２，３ ，１５，１６，１７  光電変換素子、４，５，１８，１９  フローティングディフュージョン部、６，７，２０  リセットトランジスタ、１３，１４，２１  増幅トランジスタ、８，９，２２，２３  転送トランジスタ、１０，１１，１２、２４，２５，２６  加算用トランジスタ
【図１】
2011139350.tif 000003
【図２】
2011139350.tif 000004
【図３】
2011139350.tif 000005
【図４】
2011139350.tif 000006
【図５】
2011139350.tif 000007
【図６】
2011139350.tif 000008
【図７】
2011139350.tif 000009