(57)【要約】【課題】微弱光から強光までの光を検知することが可能な光電変換装置を提供する。【解決手段】光電変換層を有するフォトダイオードと、トランジスタを含む増幅回路と、スイッチとを有し、入射する光の強度が所定の強度より小さいと前記スイッチにより前記フォトダイオードと前記増幅回路は電気的に接続され、光電流は前記増幅回路により増幅されて出力され、入射する光の強度が前記所定の強度より大きいと前記スイッチは前記フォトダイオードと前記増幅回路の一部又は全部を電気的に切り離して光電流の増幅率を下げて出力される光電変換装置に関するものである。このような光電変換装置により、微弱光から強光までの光を検知することが可能となる。【選択図】図１
2011164111.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極に共通の電位が印加されるように電気的に接続され、カレントミラー回路を形成する第１のトランジスタ及び第２のトランジスタと、
フォトダイオードと、
スイッチと、
出力端子と、
接続抵抗と、
を有し、
前記スイッチは、一方の端子が前記第２のトランジスタのソース領域又はドレイン領域の一方に電気的に接続され、他方の端子が前記第１のトランジスタのソース領域又はドレイン領域の一方及び電源に電気的に接続され、
前記フォトダイオードは、一方の端子が前記第１のトランジスタの前記ソース領域又は前記ドレイン領域の他方及び前記第１のトランジスタのゲート電極に電気的に接続され、他方の端子が前記第２のトランジスタの前記ソース領域又は前記ドレイン領域の他方及び前記接続抵抗の一方の端子に電気的に接続され、
前記接続抵抗は、他方の端子が接地され、
前記出力端子は、前記フォトダイオードの前記他方の端子と前記接続抵抗の前記一方の端子との間に設けられ、
前記スイッチは受光強度に応じてオンオフの切り替えが行われることを特徴とする半導体装置。
【請求項２】
ゲート電極に共通の電位が印加されるように電気的に接続され、カレントミラー回路を形成する第１のトランジスタ及び第２のトランジスタと、
フォトダイオードと、
スイッチと、
出力端子と、
接続抵抗と、
を有し、
前記スイッチは、一方の端子が前記第２のトランジスタのソース領域又はドレイン領域の一方に電気的に接続され、他方の端子が前記第１のトランジスタのソース領域又はドレイン領域の一方及び電源に電気的に接続され、
前記フォトダイオードは、一方の端子が前記第１のトランジスタの前記ソース領域又は前記ドレイン領域の他方及び前記第１のトランジスタのゲート電極に電気的に接続され、他方の端子が前記第２のトランジスタの前記ソース領域又は前記ドレイン領域の他方及び前記接続抵抗の一方の端子に電気的に接続され、
前記接続抵抗は、他方の端子が接地され、
前記出力端子は、前記フォトダイオードの前記他方の端子と前記接続抵抗の前記一方の端子との間に設けられ、
前記スイッチは受光強度が所定の値より高いときオフとなり、前記受光強度が前記所定の値より低いときオンとなることを特徴とする半導体装置。
【請求項３】
ゲート電極に共通の電位が印加されるように電気的に接続され、カレントミラー回路を形成する第１のトランジスタ及び第２のトランジスタと、
フォトダイオードと、
スイッチと、
出力端子と、
接続抵抗と、
を有し、
前記スイッチは、一方の端子が前記第２のトランジスタのソース領域又はドレイン領域の一方に電気的に接続され、他方の端子が前記第１のトランジスタのソース領域又はドレイン領域の一方及び電源に電気的に接続され、
前記フォトダイオードは、一方の端子が前記第１のトランジスタの前記ソース領域又は前記ドレイン領域の他方及び前記第１のトランジスタのゲート電極に電気的に接続され、他方の端子が前記第２のトランジスタの前記ソース領域又は前記ドレイン領域の他方及び前記接続抵抗の一方の端子に電気的に接続され、
前記接続抵抗は、他方の端子が接地され、
前記出力端子は、前記フォトダイオードの前記他方の端子と前記接続抵抗の前記一方の端子との間に設けられ、
受光強度に応じて前記スイッチの切り替えを行う制御部を有することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記第１のトランジスタ及び前記第２のトランジスタは、薄膜トランジスタであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及び光電変換素子を有する半導体装置に関し、特に薄膜半導体
素子で構成された光電変換装置及びその作製方法に関する。また、光電変換装置を用いた
電子機器に関する。
【背景技術】
【０００２】
一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫
外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中で
も波長４００ｎｍ〜７００ｎｍの可視光線領域に感度を持つものは特に可視光センサと呼
ばれ、人間の生活環境に応じて照度調整やオン／オフ制御などが必要な機器類に数多く用
いられている。
【０００３】
特に表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行
なわれている。なぜなら周囲の明るさを検出し、適度な表示輝度を得ることによって、無
駄な電力を減らすことが可能であるからである。例えば、携帯電話やパーソナルコンピュ
ータにそのような輝度調整用の光センサが用いられている。
【０００４】
また周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を
光センサにより検出し、表示画面の輝度を調節することも行われている。
【０００５】
このような光センサにおいては、センシング部分にフォトダイオードを用い、フォトダ
イオードの出力電流を増幅回路にて増幅することが行われている。このような増幅回路と
しては、例えばカレントミラー回路が用いられる（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３４４４０９３号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の光センサでは、微弱光の検出は行うことが可能であったが、微弱光から強光まで
を検出しようとすると、出力電流の範囲が広くなり、１階調に用いる電圧が小さくなって
しまうという問題があった。これにより分解能が悪くなったり、ノイズの影響が大きくな
ったりしてしまう。
【課題を解決するための手段】
【０００８】
本発明の光電変換装置は、フォトダイオード、増幅回路、スイッチを有し、光が弱いと
きはスイッチをオンにしてフォトダイオードの光電流を増幅する。光が強いときはスイッ
チをオフにしてフォトダイオードの光電流をそのまま出力する。
【０００９】
なお本明細書において、光電変換装置とは、センサ部で受光した光を電気信号に変換す
る機能を備えた装置をいい、素子として用いられる場合は光電変換素子と呼ぶ。また半導
体装置とは半導体層を有する装置をいい、半導体層を有する素子を含む装置全体も半導体
装置と呼ぶ。
【００１０】
本発明は、光電変換層を有するフォトダイオードと、トランジスタを含む増幅回路と、
スイッチとを有し、入射する光の強度が所定の強度より小さいと前記スイッチにより前記
フォトダイオードと前記増幅回路は電気的に接続され、光電流は前記増幅回路により増幅
されて出力され、入射する光の強度が前記所定の強度より大きいと前記スイッチは前記フ
ォトダイオードと前記増幅回路の一部又は全部を電気的に切り離して光電流の増幅率を下
げて出力されることを特徴とする半導体装置に関するものである。
【００１１】
本発明は、ゲート電極に共通の電位が印加されるように接続され、カレントミラー回路
を形成する第１のトランジスタと第２のトランジスタと、一方の端子が電源に接続され、
他方の端子が前記第１のトランジスタのソース領域又はドレイン領域の一方かつ前記第１
のトランジスタのゲート電極に接続されるフォトダイオードと、前記フォトダイオードの
一方の端子と、前記第２のトランジスタのソース領域又はドレイン領域の一方との間に直
列に挿入されたスイッチとを有し、前記スイッチは受光強度に応じてオンオフの切り替え
が行われることを特徴とする半導体装置に関するものである。
【００１２】
本発明は、ゲート電極に共通の電位が印加されるように接続され、カレントミラー回路
を形成する第１のトランジスタと第２のトランジスタと、一方の端子が電源に接続され、
他方の端子が前記第１のトランジスタのソース領域又はドレイン領域の一方かつ前記第１
のトランジスタのゲート電極に接続されるフォトダイオードと、前記フォトダイオードの
一方の端子と、前記第２のトランジスタのソース領域又はドレイン領域の一方との間に直
列に挿入されたスイッチとを有し、前記スイッチは受光強度が所定の値より高いときオフ
となり、受光強度が所定の値より低いときオンとなることを特徴とする半導体装置に関す
るものである。
【００１３】
本発明は、ゲート電極に共通の電位が印加されるように接続され、カレントミラー回路
を形成する第１のトランジスタと第２のトランジスタと、一方の端子が電源に接続され、
他方の端子が前記第１のトランジスタのソース領域又はドレイン領域の一方かつ前記第１
のトランジスタのゲート電極に接続されるフォトダイオードと、前記フォトダイオードの
一方の端子と、前記第２のトランジスタのソース領域又はドレイン領域の一方との間に挿
入されたスイッチとを有し、受光強度に応じて前記スイッチの切り替えを行う制御部を有
することを特徴とする半導体装置に関するものである。
【００１４】
本発明において、前記光電変換層は、ｐ型半導体層、ｉ型半導体層及びｎ型半導体層を
有するものである。
【００１５】
本発明において、前記トランジスタは薄膜トランジスタである。
【００１６】
本発明において、前記トランジスタは、ソース領域又はドレイン領域、チャネル形成領
域、ゲート絶縁膜及びゲート電極を有するものである。
【発明の効果】
【００１７】
本発明の光電変換装置は、微弱光はフォトダイオードにより発生した光電流を増幅回路
で増幅して出力し、ある一定以上の照度を持つ光を検知することにより得られた光電流は
増幅せずに出力することが可能となる。これにより出力電流を一度下げることができ、出
力電流の絶対値の範囲を狭くし、１階調における電圧の値を大きくすることができる。こ
れにより検知できる光強度の範囲が広くなるという利点を持つ。
【図面の簡単な説明】
【００１８】
【図１】本発明の光電変換装置の回路図。
【図２】本発明の光電変換装置の回路図。
【図３】本発明の光電変換装置の回路図。
【図４】本発明の光電変換装置の回路図。
【図５】本発明の光電変換装置の回路図。
【図６】本発明の光電変換装置の断面図。
【図７】本発明の光電変換装置の作製工程を示す図。
【図８】本発明の光電変換装置の作製工程を示す図。
【図９】本発明の光電変換装置の作製工程を示す図。
【図１０】本発明の光電変換装置の作製工程を示す図。
【図１１】本発明の光電変換装置の作製工程を示す図。
【図１２】本発明の光電変換装置の作製工程を示す図。
【図１３】本発明の光電変換装置の断面図。
【図１４】本発明の光電変換装置の作製工程を示す図。
【図１５】本発明の光電変換装置の作製工程を示す図。
【図１６】本発明の光電変換装置の作製工程を示す図。
【図１７】本発明の光電変換装置の作製工程を示す図。
【図１８】本発明の光電変換装置の作製工程を示す図。
【図１９】本発明の光電変換装置の作製工程を示す図。
【図２０】本発明の光電変換装置の作製工程を示す図。
【図２１】本発明の光電変換装置の作製工程を示す図。
【図２２】本発明の光電変換装置の作製工程を示す図。
【図２３】本発明の光電変換装置の作製工程を示す図。
【図２４】本発明の光電変換装置の作製工程を示す図。
【図２５】本発明の光電変換装置の作製工程を示す図。
【図２６】本発明の光電変換装置を実装した装置を示す図。
【図２７】本発明の光電変換装置を実装した装置を示す図。
【図２８】本発明の光電変換装置を実装した装置を示す図。
【図２９】本発明の光電変換装置を実装した装置を示す図。
【図３０】本発明の光電変換装置を実装した装置を示す図。
【図３１】本発明の光電変換装置の回路図。
【図３２】本発明の光電変換装置の回路図。
【図３３】本発明の光電変換装置の回路図。
【発明を実施するための形態】
【００１９】
本実施の形態を、図１、図２、図３、図４、図５、図６（Ａ）〜図６（Ｂ）を用いて説
明する。
【００２０】
ただし本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱すること
なくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従っ
て、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお
、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して
用いる。
【００２１】
図１に示すように、本実施の形態の半導体装置は、電源（バイアス電源）１０１、スイ
ッチ１０２、フォトダイオード１０３、トランジスタ１０４及び１０５で構成されるカレ
ントミラー回路１１１、出力端子１０７、接続抵抗ＲＬを有している。本実施例ではトラ
ンジスタ１０４及び１０５として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉ
ｓｔｏｒ（ＴＦＴ））を用いており、さらに、ＴＦＴ１０４及び１０５はｎチャネル型Ｔ
ＦＴで形成されている。光電流は出力端子１０７によって外部に取り出される。
【００２２】
図１では、カレントミラー回路１１１を構成するＴＦＴ１０４のゲート電極は、カレン
トミラー回路１１１を構成するもう１つのＴＦＴ１０５のゲート電極、及びフォトダイオ
ード１０３の一方の端子に電気的に接続されている。ＴＦＴ１０４のソース領域又はドレ
イン領域の一方は、フォトダイオード１０３の一方の端子、ＴＦＴ１０５のゲート電極に
電気的に接続されている。またＴＦＴ１０４のソース領域又はドレイン領域の他方は、Ｔ
ＦＴ１０５のソース領域又はドレイン領域の一方、出力端子、接続抵抗ＲＬに電気的に接
続されている。
【００２３】
ＴＦＴ１０５のゲート電極は、ＴＦＴ１０４のゲート電極、ＴＦＴ１０４のソース領域
又はドレイン領域の一方に電気的に接続されている。ＴＦＴ１０５のソース領域又はドレ
イン領域の一方は、ＴＦＴ１０４のソース領域又はドレイン領域の他方、出力端子、接続
抵抗ＲＬに電気的に接続されている。またＴＦＴ１０５のソース領域又はドレイン領域の
他方は、スイッチ１０２の一方の端子に電気的に接続されている。ＴＦＴ１０４及び１０
５のゲート電極は互いに接続されているので共通の電位が印加される。
【００２４】
フォトダイオード１０３の一方の端子はＴＦＴ１０４のソース領域又はドレイン領域の
一方、ＴＦＴ１０４のゲート電極、ＴＦＴ１０５のゲート電極に電気的に接続されている
。またフォトダイオード１０３の他方の端子は、スイッチ１０２の他方の端子、電源１０
１に接続されている。
【００２５】
スイッチ１０２はフォトダイオード１０３とＴＦＴ１０５との間に直列に挿入されてお
り、スイッチ１０２の一方の端子は、ＴＦＴ１０５のソース領域又はドレイン領域の他方
に、スイッチ１０２の他方の端子は、フォトダイオード１０３の他方の端子及び電源１０
１に接続されている。
【００２６】
また接続抵抗ＲＬ及び電源１０１は、それぞれ一方の端子が接地されている。
【００２７】
図２は図１のスイッチ１０２を閉じた状態、図３は図１のスイッチ１０２を開けた状態
の回路図である。入射する光の強度が小さいときは図２に示すようにスイッチ１０２は閉
じられ、フォトダイオード１０３とカレントミラー回路１１１は導通する。カレントミラ
ー回路１１１はフォトダイオード１０３の出力値を増幅する働きをする。
【００２８】
また入射する光の強度が大きいときには、図３に示すようにスイッチ１０２を開けて光
電流がＴＦＴ１０５を流れないようにする。このような構成では、カレントミラー回路１
１１は光電流を増幅する働きをせず、ＴＦＴ１０４は抵抗として働く。
【００２９】
図３１に図１のスイッチ１０２の切り替えを外部からの信号により行う場合の回路図、
図３２に図１のスイッチ１０２の切り替えを外部の制御部からの判断を基に行う場合の回
路図、図３３に図３２においてスイッチの切り替え状況を表す信号を出力する場合の回路
図を示す。
【００３０】
図３１の構成では、スイッチ１０２の切り替えは光量による切り替えで行うのではなく
、外部からの信号を入力するスイッチ１２１を設けてカレントミラー回路１１１への切り
替えを行っている。
【００３１】
さらに図３２の構成では、光量による切り替えを外部の制御部１２４で判断し、その判
断を基に外部入力からによりスイッチ１２１を切り替えている。また図３３の構成のよう
に外部回路に動作を認識させるために、スイッチ１２１の切り替え状況を表す信号を外部
端子１２５から出力してもよい。外部の制御部１２４はチップ等を用いればよい。
【００３２】
図１では２個のＴＦＴを図示しているが、出力値をｎ倍とするためにｎチャネル型ＴＦ
Ｔ１０４を１個及びｎチャネル型ＴＦＴ１０５をｎ個にすればよい。（図４参照）。例え
ば出力値を１００倍にしたければｎチャネルＴＦＴ１０４を１個及びｎチャネル型ＴＦＴ
１０５を１００個並べればよい。なお図４において図１と同じものは同じ符号で示してい
る。図４において、ｎチャネル型ＴＦＴ１０５はｎ個のｎチャネル型ＴＦＴ１０５ａ、１
０５ｂ、１０５ｃ、１０５ｄ…から構成されている。これによりフォトダイオード１０３
で発生した光電流がｎ倍に増幅されて出力される。
【００３３】
さらに図４のような回路構成の場合、スイッチを複数設けそれらを切り替えることによ
り、増幅率を多段階に変化させることも可能である。すなわち増幅回路の一部を切り離し
たり、全部を切り離したりして光電流の増幅率を多段階で変化させる。例えばｎチャネル
ＴＦＴ１０５を１００個を１組として１００組、すなわち１万個形成し、１組に１つずつ
スイッチを設けて、増幅率を１万倍、１０００倍、１００倍、１倍というように切り替え
てもよい。
【００３４】
また、図１はカレントミラー回路１１１をｎチャネル型ＴＦＴを用いた等価回路図であ
るが、ｎチャネル型ＴＦＴに代えてｐチャネル型ＴＦＴのみを用いてもよい。
【００３５】
なお増幅回路をｐチャネル型ＴＦＴで形成する場合は図５に示す等価回路図となる。図
５において、図１と同じものは同じ符号で示している。図５に示すようにフォトダイオー
ド２０８とｐチャネル型ＴＦＴ２０１及び２０２で構成されるカレントミラー回路２０３
を接続すればよい。
【００３６】
図１のフォトダイオード１０３、ＴＦＴ１０４及び１０５を含むカレントミラー回路１
１１の断面図を図６（Ａ）〜図６（Ｂ）に示す。
【００３７】
図６（Ａ）において、２１０は基板、２１２は下地絶縁膜、２１３はゲート絶縁膜であ
る。受光する光は基板２１０、下地絶縁膜２１２、およびゲート絶縁膜２１３を通過する
ため、これらの材料は全て透光性の高い材料を用いることが望ましい。
【００３８】
フォトダイオード１０３は、配線２１９と、保護電極２１８と、光電変換層１００、及
び端子電極２２１を有する。
【００３９】
光電変換層１００は、一導電型を有する第１の半導体層、第２の半導体層、第１の半導
体層とは逆の導電型を有する第３の半導体層を有する。本実施の形態では、第１の半導体
層としてｐ型半導体層１００ｐ、第２の半導体層として真性（ｉ型）半導体層１００ｉ、
第３の半導体層としてｎ型半導体層１００ｎを形成する。
【００４０】
ｐ型半導体層１００ｐは、１３族の不純物元素、例えばホウ素（Ｂ）を含んだアモルフ
ァスシリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。
【００４１】
ｐ型半導体層１００ｐを形成したら、さらに導電型を付与する不純物を含まない半導体
層（真性半導体層又はｉ型半導体層と呼ぶ）１００ｉ及びｎ型半導体層１００ｎを順に形
成する。これによりｐ型半導体層１００ｐ、ｉ型半導体層１００ｉ及びｎ型半導体層１０
０ｎを有する光電変換層１００が形成される。
【００４２】
なお本明細書においては、ｉ型半導体層とは、半導体層に含まれるｐ型もしくはｎ型を
付与する不純物が１×１０２０ｃｍ−３以下の濃度であり、酸素及び窒素が５×１０１９
ｃｍ−３以下の濃度であり、暗伝導度に対して光伝導度が１０００倍以上である半導体層
を指す。またｉ型半導体層には、ホウ素（Ｂ）が１０〜１０００ｐｐｍ添加されていても
よい。
【００４３】
ｉ型半導体層１００ｉとしては、例えばプラズマＣＶＤ法でアモルファスシリコン膜を
形成すればよい。またｎ型半導体層１００ｎとしては、１５族の不純物元素、例えばリン
（Ｐ）を含むアモルファスシリコン膜を形成してもよいし、アモルファスシリコン膜を形
成後、１５族の不純物元素を導入してもよい。
【００４４】
またｐ型半導体層１００ｐ、真性半導体層１００ｉ、ｎ型半導体層１００ｎとして、ア
モルファス半導体膜だけではなく、セミアモルファス半導体膜を用いてもよい。
【００４５】
なおセミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体（単結晶
、多結晶を含む）膜の中間的な構造の半導体を含む膜である。このセミアモルファス半導
体膜は、自由エネルギー的に安定な第３の状態を有する半導体膜であって、短距離秩序を
持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶
半導体膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は、
そのラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしており、またＸ線回折
ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される
。また、未結合手（ダングリングボンド）を終端化させる材料として水素またはハロゲン
を少なくとも１原子％またはそれ以上含ませている。本明細書では便宜上、このような半
導体膜をセミアモルファス半導体（ＳＡＳ）膜と呼ぶ。さらに、ヘリウム、アルゴン、ク
リプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性
が増し良好なセミアモルファス半導体膜が得られる。なお微結晶半導体膜（マイクロクリ
スタル半導体膜）もセミアモルファス半導体膜に含まれる。
【００４６】
またＳＡＳ膜は珪素を含む気体をグロー放電分解することにより得ることができる。代
表的な珪素を含む気体としては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ
２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、水素
にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素
を加えたガスで、この珪素を含む気体を希釈して用いることで、ＳＡＳ膜の形成を容易な
ものとすることができる。希釈率は２倍〜１０００倍の範囲で珪素を含む気体を希釈する
ことが好ましい。またさらに、珪素を含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体
、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化物気体、Ｆ２などを混入させて、エネルギー
バンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
【００４７】
本実施の形態では、第１の半導体層をｐ型半導体層１００ｐ、第２の半導体層を真性（
ｉ型）半導体層１００ｉ、第３の半導体層をｎ型半導体層１００ｎとしたが、積層する順
番を逆にしてもよい。すなわち第１の半導体層としてｎ型半導体層、第２の半導体層とし
てｉ型半導体層、第３の半導体層としてｐ型半導体層を形成する構成にしてもよい。
【００４８】
なお本実施の形態では、フォトダイオード１０３として、ＰＩＮフォトダイオードを用
いているが、他にもＰＮフォトダイオード、アバランシェフォトダイオード、ショットキ
ーフォトダイオードを用いてもよい。さらにシリコンだけではなく、ゲルマニウム（Ｇｅ
）、ＧａＡｓＰ、ＩｎＧａＡｓ／ＩｎＰ等を用いてもよい。
【００４９】
また、配線２１９、接続電極２２０、端子電極２５１、ＴＦＴ１０４のソース電極又は
ドレイン電極２４１、及びＴＦＴ１０５のソース電極又はドレイン電極２４２は、高融点
金属膜と低抵抗金属膜（アルミニウム合金または純アルミニウムなど）との積層構造とな
っている。ここでは、配線２１９、ソース電極又はドレイン電極２４１及び２４２は、チ
タン膜（Ｔｉ膜）とアルミニウム膜（Ａｌ膜）とＴｉ膜とを順に積み重ねた三層構造とす
る。
【００５０】
さらに配線２１９、接続電極２２０、端子電極２５１、ＴＦＴ１０４のソース電極又は
ドレイン電極２４１、及びＴＦＴ１０５のソース電極又はドレイン電極２４２を覆うよう
に、それぞれ保護電極２１８、保護電極２４５、保護電極２４８、保護電極２４６及び保
護電極２４７が形成されている。
【００５１】
光電変換層１００をエッチングする際に、配線２１９は、覆っている保護電極２１８に
よって保護される。保護電極２１８の材料は、光電変換層１００をエッチングするガス（
またはエッチャント）に対して光電変換層１００よりもエッチング速度の小さい導電材料
であることが好ましい。加えて、保護電極２１８の材料は、光電変換層１００と反応して
合金とならない導電材料であることが好ましい。なおその他の保護電極２４５、保護電極
２４８、保護電極２４６及び保護電極２４７も保護電極２１８と同様の材料及び作製工程
により形成される。
【００５２】
また、配線２１９、接続電極２２０、端子電極２５１上に保護電極２１８、保護電極２
４５、保護電極２４８、保護電極２４６及び保護電極２４７を設けない構造にしてもよい
。このような構造の可視光センサを図６（Ｂ）に示す。図６（Ｂ）において、配線２８４
、接続電極２８５、端子電極２８１、ＴＦＴ１０４のソース電極又はドレイン電極２８２
、及びＴＦＴ１０５のソース電極又はドレイン電極２８３は単層の導電膜により形成され
ており、このような導電膜として、チタン膜（Ｔｉ膜）が好ましい。またチタン膜に変え
て、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）
、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジ
ウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（
Ｐｔ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料か
らなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化
タンタル、窒化モリブデンからなる単層膜を用いることができる。配線２８４、接続電極
２８５、端子電極２８１、ＴＦＴ１０４のソース電極又はドレイン電極２８２、及びＴＦ
Ｔ１０５のソース電極又はドレイン電極２８３を単層膜とすることにより、作製工程にお
いて成膜回数を減少させることが可能となる。
【００５３】
また図６（Ａ）及び図６（Ｂ）においては、ｎチャネル型ＴＦＴ１０４及び１０５は１
つのチャネル形成領域を含む構造（本明細書では「シングルゲート構造」という）のトッ
プゲート型ＴＦＴの例を示しているが、チャネル形成領域が複数ある構造にしてオン電流
値のバラツキを低減させてもよい。また、オフ電流値を低減するため、ｎチャネル型ＴＦ
Ｔ１０４及び１０５に低濃度ドレイン（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ（ＬＤ
Ｄ））領域を設けてもよい。ＬＤＤ領域とは、チャネル形成領域と、高濃度に不純物元素
を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加し
た領域のことであり、ＬＤＤ領域を設けると、ドレイン領域近傍の電界を緩和してホット
キャリア注入による劣化を防ぐという効果がある。また、ホットキャリアによるオン電流
値の劣化を防ぐため、ｎチャネル型ＴＦＴ１０４及び１０５を、ゲート絶縁膜を介してＬ
ＤＤ領域をゲート電極と重ねて配置させた構造（本明細書では「ＧＯＬＤ（Ｇａｔｅ−ｄ
ｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造」と呼ぶ）としてもよい。
【００５４】
ＧＯＬＤ構造を用いた場合、ＬＤＤ領域とゲート電極と重ねて形成しなかった場合より
も、さらにドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果
がある。このようなＧＯＬＤ構造とすることで、ドレイン領域近傍の電界強度が緩和され
てホットキャリア注入を防ぎ、劣化現象の防止に有効である。
【００５５】
またカレントミラー回路１１１を構成するＴＦＴ１０４及び１０５は、トップゲート型
ＴＦＴだけでなく、ボトムゲート型ＴＦＴ、例えば逆スタガ型ＴＦＴでもよい。この場合
、受光する光を妨げないよう、ゲート電極が光透過性を持つことが望ましい。
【００５６】
また、配線２１４は配線２１９に接続する配線であって増幅回路のＴＦＴ１０５のチャ
ネル形成領域上方にも延在してゲート電極にもなっている。
【００５７】
また、配線２１５はｎ型半導体層１００ｎに接続する配線であってＴＦＴ１０４のドレ
イン配線（ドレイン電極とも呼ぶ）またはソース配線（ソース電極とも呼ぶ）と接続して
いる。また、２１６及び２１７は絶縁膜、２２０は接続電極である。受光する光は絶縁膜
２１６及び２１７を通過するため、これらの材料は全て透光性の高い材料を用いることが
望ましい。なお、絶縁膜２１７は、ＣＶＤ法により形成される酸化珪素（ＳｉＯｘ）膜を
用いることが好ましい。絶縁膜２１７をＣＶＤ法で形成する酸化珪素膜とすると固着強度
が向上する。
【００５８】
また、端子電極２５０は、配線２１４及び２１５と同一工程で形成され、端子電極２５
１は配線２１９及び接続電極２２０と同一工程で形成されている。
【００５９】
また、端子電極２２１はｎ型半導体層１００ｎに接続されており、半田２６４で基板２
６０の電極２６１に実装されている。また、端子電極２２２は端子電極２２１と同一工程
で形成され、半田２６３で基板２６０の電極２６２に実装されている。
【００６０】
図６（Ａ）及び図６（Ｂ）において、光は図中の矢印に示すとおり、基板２１０側から
光電変換層１００に入射する。これにより光電流が発生し、光を検知することが可能とな
る。
【００６１】
ただし図示はしていないが、光は矢印の方向からではなく、反対側すなわち基板２６０
側からも入射する。入射した光は封止層２２４を通り、遮光する電極や配線を回り込んで
光電変換層１００に入り込むので、これにより光電流を発生させることも可能である。
【実施例１】
【００６２】
本実施例を図６（Ａ）〜図６（Ｂ）、図７（Ａ）〜図７（Ｄ）、図８（Ａ）〜図８（Ｄ
）及び図９（Ａ）〜図９（Ｃ）を用いて説明する。なお「発明を実施するための最良の形
態」で説明したものと同じものは同じ符号で示している。
【００６３】
まず、基板（第１の基板２１０）上に素子を形成する。ここでは基板２１０として、ガ
ラス基板の一つであるＡＮ１００を用いる。
【００６４】
次いで、プラズマＣＶＤ法で下地絶縁膜２１２となる窒素を含む酸化珪素膜（膜厚１０
０ｎｍ）を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素
膜（膜厚５４ｎｍ）を積層形成する。また、下地絶縁膜２１２は酸化珪素膜、窒化珪素膜
、窒素を含む酸化珪素膜を用いた積層してもよい。例えば、下地絶縁膜２１２として、酸
素を含む窒化珪素膜を５０ｎｍ、さらに窒素を含む酸化珪素膜を１００ｎｍ積層した膜を
形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカ
リ金属などの不純物拡散を防止するブロッキング層として機能する。
【００６５】
次いで、上記非晶質珪素膜を固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化
方法などにより結晶化させて、結晶構造を有する半導体膜（結晶性半導体膜）、例えば多
結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を
得る。重量換算で１０ｐｐｍのニッケルを含む溶液をスピナーを用いて非晶質珪素膜表面
に添加する。なお、スピナーによる添加に代えてスパッタ法でニッケル元素を全面に散布
する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体
膜（ここでは多結晶珪素膜）を形成する。ここでは熱処理（５００℃、１時間）の後、結
晶化のための熱処理（５５０℃、４時間）を行って多結晶珪素膜を得る。
【００６６】
次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め
、結晶粒内に残される欠陥を補修するためのレーザビームの照射を行う。
【００６７】
なお、非晶質珪素膜をレーザ結晶化方法で結晶化して結晶性半導体膜を得る場合、もし
くは結晶構造を有する半導体膜を得た後結晶粒内に残される欠陥を補修するためにレーザ
照射を行う場合には、以下に述べるレーザ照射方法で行えばよい。
【００６８】
レーザ照射は、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレー
ザビーム（パルスレーザビーム）を行うことができる。ここで用いることができるレーザ
ビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ
、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは
多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドー
パントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種
添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドラ
イトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種また
は複数種から発振されるものを用いることができる。このようなレーザビームの基本波、
及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒
径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の
第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このとき
レーザのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ
／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照
射する。
【００６９】
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３
、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ
３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａ
のうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、Ｋ
ｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり
、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパ
ルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振
させると、半導体膜がレーザビームによって溶融してから固化するまでの間に、次のパル
スが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異な
り、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向
かって連続的に成長した結晶粒を得ることができる。
【００７０】
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質
を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの
円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作るこ
とが可能である。
【００７１】
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結
晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上には
ある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさ
を著しく大きくすることができるため大幅な出力向上が期待できる。
【００７２】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成する
ことが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進
行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で
発振させることが可能になる。また、このような形状の媒質から射出されるレーザビーム
は射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整
形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形する
ことによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得
ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長
辺方向にエネルギー分布の均一なものとなる。
【００７３】
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニ
ールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その
両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
【００７４】
なお、レーザ照射を大気中、または酸素雰囲気中で行う場合は、レーザビームの照射に
より表面に酸化膜が形成される。
【００７５】
次いで、上記レーザビームの照射により形成された酸化膜に加え、オゾン水で表面を１
２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。このバリア層は、
結晶化させるために添加した触媒元素、例えばニッケル（Ｎｉ）を膜中から除去するため
に形成する。ここではオゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の
照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構
造を有する半導体膜の表面を酸化する方法やプラズマＣＶＤ法やスパッタ法や蒸着法など
で１〜１０ｎｍ程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形
成する前にレーザビームの照射により形成された酸化膜を除去してもよい。
【００７６】
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非
晶質珪素膜を１０ｎｍ〜４００ｎｍ、ここでは膜厚１００ｎｍで成膜する。ここでは、ア
ルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下
で形成する。プラズマＣＶＤ法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合
、成膜条件は、モノシランとアルゴンの流量比（ＳｉＨ４：Ａｒ）を１：９９とし、成膜
圧力を６．６６５Ｐａとし、ＲＦパワー密度を０．０８７Ｗ／ｃｍ２とし、成膜温度を３
５０℃とする。
【００７７】
その後、６５０℃に加熱された炉に入れて３分の熱処理を行い触媒元素を除去（ゲッタ
リング）する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉
に代えてランプアニール装置を用いてもよい。
【００７８】
次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元
素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。
なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため
、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
【００７９】
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形
成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除
去、バリア層の除去などの工程は不要である。
【００８０】
次いで、得られた結晶構造を有する半導体膜（例えば結晶性珪素膜）の表面にオゾン水
で薄い酸化膜を形成した後、第１のフォトマスクを用いてレジストからなるマスクを形成
し、所望の形状にエッチング処理して島状に分離された半導体膜（本明細書では「島状半
導体領域」という）２３１及び２３２を形成する（図７（Ａ）参照）。島状半導体領域を
形成した後、レジストからなるマスクを除去する。
【００８１】
次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ホウ素ま
たはリン）のドーピングを行う。ここでは、ジボラン（Ｂ２Ｈ６）を質量分離しないでプ
ラズマ励起したイオンドープ法を用いる。
【００８２】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域２３１
及び２３２の表面を洗浄した後、ゲート絶縁膜２１３となる珪素を主成分とする絶縁膜を
形成する。ここでは、プラズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜
（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【００８３】
次いで、ゲート絶縁膜２１３上に金属膜を形成した後、第２のフォトマスクを用いて、
ゲート電極２３４及び２３５、配線２１４及び２１５、端子電極２５０を形成する（図７
（Ｂ）参照）。この金属膜として、例えば窒化タンタル（ＴａＮ）及びタングステン（Ｗ
）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
【００８４】
また、ゲート電極２３４及び２３５、配線２１４及び２１５、端子電極２５０として、
上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍ
ｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、
ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イ
リジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、銅
（Ｃｕ）から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料
からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒
化タンタル、窒化モリブデンからなる単層膜を用いることができる。
【００８５】
次いで、島状半導体領域２３１及び２３２への一導電型を付与する不純物の導入を行っ
て、ＴＦＴ１０５のソース領域またはドレイン領域２３７、及びＴＦＴ１０４のソース領
域またはドレイン領域２３８の形成を行う。本実施例ではｎチャネル型ＴＦＴを形成する
ので、ｎ型の不純物、例えばリン（Ｐ）、砒素（Ａｓ）を島状半導体領域２３１及び２３
２に導入する（図７（Ｃ）参照）。
【００８６】
次いで、ＣＶＤ法により酸化珪素膜を含む第１の層間絶縁膜（図示しない）を５０ｎｍ
形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を
行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）
、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた
熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。
【００８７】
次いで、水素及び酸素を含む窒化珪素膜を含む第２の層間絶縁膜２１６を、例えば１０
ｎｍの膜厚で形成する。
【００８８】
次いで、第２の層間絶縁膜２１６上に絶縁物材料から成る第３の層間絶縁膜２１７を形
成する（図７（Ｄ）参照）。第３の層間絶縁膜２１７はＣＶＤ法で得られる絶縁膜を用い
ることができる。本実施例においては密着性を向上させるため、第３の層間絶縁膜２１７
として、９００ｎｍの膜厚で形成した窒素を含む酸化珪素膜を形成する。
【００８９】
次に、熱処理（３００〜５５０℃で１〜１２時間の熱処理、例えば窒素雰囲気中４１０
℃で１時間）を行い、島状半導体膜を水素化する。この工程は第２の層間絶縁膜２１６に
含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものであ
る。ゲート絶縁膜２１３の存在に関係なく島状半導体膜を水素化することができる。
【００９０】
また第３の層間絶縁膜２１７として、シロキサンを用いた絶縁膜、及びそれらの積層構
造を用いることも可能である。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で
骨格構造で構成される。置換基として、少なくとも水素を含む化合物（例えばアルキル基
、芳香族炭化水素）が用いられる。置換基として、フッ素を用いてもよい。または置換基
として、少なくとも水素を含む化合物と、フッ素とを用いてもよい。
【００９１】
第３の層間絶縁膜２１７としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用
いた場合は、第２の層間絶縁膜２１６を形成後、島状半導体膜を水素化するための熱処理
を行い、次に第３の層間絶縁膜２１７を形成することもできる。
【００９２】
次いで、第３のフォトマスクを用いてレジストからなるマスクを形成し、第１の層間絶
縁膜、第２の層間絶縁膜２１６及び第３の層間絶縁膜２１７またはゲート絶縁膜２１３を
選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスク
を除去する。
【００９３】
なお、第３の層間絶縁膜２１７は必要に応じて形成すればよく、第３の層間絶縁膜２１
７を形成しない場合は、第２の層間絶縁膜２１６を形成後に第１の層間絶縁膜、第２の層
間絶縁膜２１６及びゲート絶縁膜２１３を選択的にエッチングしてコンタクトホールを形
成する。
【００９４】
次いで、スパッタ法で金属積層膜を成膜した後、第４のフォトマスクを用いてレジスト
からなるマスクを形成し、選択的に金属膜をエッチングして、配線２１９、接続電極２２
０、端子電極２５１、ＴＦＴ１０４のソース電極またはドレイン電極２４１、ＴＦＴ１０
５のソース電極又はドレイン電極２４２を形成する。そして、レジストからなるマスクを
除去する。なお、本実施例の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚３５０ｎｍのＳ
ｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したものとする。
【００９５】
次いで、後に形成される光電変換層（代表的にはアモルファスシリコン）と反応して合
金になりにくい導電性の金属膜（チタン（Ｔｉ）またはモリブデン（Ｍｏ）など）を成膜
した後、第５のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性
の金属膜をエッチングして配線２１９を覆う保護電極２１８を形成する（図８（Ａ）参照
）。ここではスパッタ法で得られる膜厚２００ｎｍのＴｉ膜を用いる。なお、同様に接続
電極２２０、端子電極２５１、ＴＦＴ１０４のソース電極又はドレイン電極２４１、ＴＦ
Ｔ１０５のソース電極又はドレイン電極２４２も導電性の金属膜で覆われ、それぞれ保護
電極２４５、保護電極２４８、保護電極２４６、保護電極２４７が形成される。従って、
導電性の金属膜は、これらの電極における２層目のＡｌ膜が露呈されている側面も覆い、
導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。
【００９６】
ただし、配線２１９、接続電極２２０、端子電極２５１、ＴＦＴ１０４のソース電極又
はドレイン電極２４１、及びＴＦＴ１０５のソース電極又はドレイン電極２４２を、単層
の導電膜で形成する場合、すなわち図６（Ｂ）で示すように、これらの電極又は配線に代
えて、配線２８４、接続電極２８５、端子電極２８１、及びＴＦＴ１０４のソース電極又
はドレイン電極２８２、及びＴＦＴ１０５のソース電極又はドレイン電極２８３を形成す
る場合は、保護電極は形成しなくてもよい。
【００９７】
このような構成を図８（Ｂ）で示す。配線２８４、接続電極２８５、端子電極２８１、
及びＴＦＴ１０４のソース電極又はドレイン電極２８２、及びＴＦＴ１０５のソース電極
又はドレイン電極２８３を単層の導電膜により形成する場合は、耐熱性及び導電率等の点
からチタン膜（Ｔｉ膜）が好ましい。またチタン膜に変えて、タングステン（Ｗ）、タン
タル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニ
ウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐ
ｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）から選ばれた元素、また
は前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これら
の窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンから
なる単層膜を用いることができる。配線２８４、接続電極２８５、端子電極２８１、及び
ＴＦＴ１０４のソース電極又はドレイン電極２８２、及びＴＦＴ１０５のソース電極又は
ドレイン電極２８３を単層膜にすることにより、作製工程において成膜回数を減少させる
ことが可能となる。
【００９８】
次に第３の層間絶縁膜２１７上に、ｐ型半導体層１００ｐ、ｉ型半導体層１００ｉ及び
ｎ型半導体層１００ｎを含む光電変換層１００を形成する。
【００９９】
ｐ型半導体層１００ｐは、１３族の不純物元素、例えばホウ素（Ｂ）を含んだアモルフ
ァスシリコン膜をプラズマＣＶＤ法にて成膜して形成すればよい。
【０１００】
また配線２１９及び保護電極２１８は光電変換層１００の最下層、本実施例ではｐ型半
導体層１００ｐと電気的に接続されている。
【０１０１】
また図示してはいないが、図８（Ｂ）のように保護電極を形成せず、配線２８４、接続
電極２８５、端子電極２８１、及びＴＦＴ１０４のソース電極又はドレイン電極２８２、
及びＴＦＴ１０５のソース電極又はドレイン電極２８３を単層の導電膜で形成した場合は
、配線２８４上に光電変換層１００の最下層が接することとなる。
【０１０２】
ｐ型半導体層１００ｐを形成したら、さらにｉ型半導体層１００ｉ及びｎ型半導体層１
００ｎを順に形成する。これによりｐ型半導体層１００ｐ、ｉ型半導体層１００ｉ及びｎ
型半導体層１００ｎを有する光電変換層１００が形成される。
【０１０３】
ｉ型半導体層１００ｉとしては、例えばプラズマＣＶＤ法でアモルファスシリコン膜を
形成すればよい。またｎ型半導体層１００ｎとしては、１５族の不純物元素、例えばリン
（Ｐ）を含むアモルファスシリコン膜を形成してもよいし、アモルファスシリコン膜を形
成後、１５族の不純物元素を導入してもよい。
【０１０４】
またｐ型半導体層１００ｐ、真性半導体層１００ｉ、ｎ型半導体層１００ｎとして、ア
モルファス半導体膜だけではなく、セミアモルファス半導体膜を用いてもよい。
【０１０５】
次いで、全面に絶縁物材料（例えば珪素を含む無機絶縁膜）からなる封止層２２４を厚
さ１μｍ〜３０μｍで形成して図８（Ｃ）の状態を得る。ここでは絶縁物材料膜としてＣ
ＶＤ法により、膜厚１μｍの窒素を含む酸化珪素膜を形成する。ＣＶＤ法による絶縁膜を
用いることによって密着性の向上を図っている。
【０１０６】
次いで、封止層２２４をエッチングして開口部を設けた後、スパッタ法により端子電極
２２１及び２２２を形成する。端子電極２２１及び２２２は、チタン膜（Ｔｉ膜）（１０
０ｎｍ）と、ニッケル膜（Ｎｉ）膜（３００ｎｍ）と、金膜（Ａｕ膜）（５０ｎｍ）との
積層膜とする。こうして得られる端子電極２２１及び端子電極２２２の固着強度は５Ｎを
超え、端子電極として十分な固着強度を有している。
【０１０７】
以上の工程で、半田接続が可能な端子電極２２１及び端子電極２２２が形成され、図８
（Ｄ）に示す構造が得られる。
【０１０８】
次いで、個々に切断して複数の光センサチップを切り出す。１枚の大面積基板（例えば
６００ｃｍ×７２０ｃｍ）からは大量の光センサチップ（２ｍｍ×１．５ｍｍ）を製造す
ることが可能である。
【０１０９】
切り出した１つの光センサチップ（２ｍｍ×１．５ｍｍ）の断面図を図９（Ａ）に示し
、その下面図を図９（Ｂ）、上面図を図９（Ｃ）に示す。図９（Ａ）〜図９（Ｃ）におい
て、図６（Ａ）〜図６（Ｃ）、図７（Ａ）〜図７（Ｃ）、図８（Ａ）〜図８（Ｄ）と同一
である箇所には同じ符号を用いている。なお、図９（Ａ）において、基板２１０と、素子
形成領域２９１と、端子電極２２１及び端子電極２２２とを含む総膜厚は、０．８±０．
０５ｍｍである。
【０１１０】
また、光センサチップの総膜厚を薄くするために、基板２１０をＣＭＰ処理等によって
削って薄くした後、ダイサーで個々に切断して複数の光センサチップを切り出してもよい
。
【０１１１】
また、図９（Ｂ）において、端子電極２２１及び２２２の一つの電極サイズは、０．６
ｍｍ×１．１ｍｍであり、電極間隔は０．４ｍｍである。また、図９（Ｃ）において受光
部２９２の面積は、１．５７ｍｍ２である。また、増幅回路部２９３には、約１００個の
ＴＦＴが設けられている。
【０１１２】
最後に、得られた光センサチップを基板２６０の実装面に実装する。なお、端子電極２
２１と電極２６１、並びに端子電極２２２と電極２６２との接続には、それぞれ半田２６
４及び２６３を用い、予め基板２６０の電極２６１及び２６２上にスクリーン印刷法など
によって形成しておき、半田と端子電極を当接した状態にしてから半田リフロー処理を行
って実装する。半田リフロー処理は、例えば不活性ガス雰囲気中、２５５℃〜２６５℃程
度の温度で約１０秒行う。また、半田の他に金属（金、銀等）で形成されるバンプ、又は
導電性樹脂で形成されるバンプ等を用いることができる。また、環境問題を考慮して鉛フ
リーはんだを用いて実装してもよい。
【０１１３】
なお本実施例は、実施の形態のいかなる記載と組み合わせることも可能である。
【実施例２】
【０１１４】
本実施例では、増幅回路をｐチャネル型ＴＦＴで形成する例を、図５及び図１０（Ａ）
〜図１０（Ｂ）を用いて説明する。なお、実施の形態及び実施例１と同じものは同じ符号
で示しており、それぞれ実施の形態及び実施例１に記載された作製工程に基づいて作成す
ればよい。
【０１１５】
増幅回路、例えばカレントミラー回路２０３をｐチャネル型ＴＦＴ２０１及び２０２で
形成する場合には、実施の形態及び実施例１の島状半導体領域への一導電型を付与する不
純物を、ｐ型の不純物、例えばホウ素（Ｂ）に代えればよい。
【０１１６】
カレントミラー回路２０３をｐチャネル型ＴＦＴ２０１及び２０２で作成した本実施例
の光センサの等価回路図を図５、断面図を図１０（Ａ）〜図１０（Ｂ）に示す。
【０１１７】
図５及び図１０（Ａ）において、端子電極２２１及び２２２はそれぞれ光電変換層２０
８、ｐチャネル型ＴＦＴ２０１及び２０２に接続されている。ｐチャネル型ＴＦＴ２０１
は、光電変換層２０８のアノード側の電極と電気的に接続される。光電変換層２０８は、
ｐチャネル型ＴＦＴ２０１と接続する第２の電極（アノード側の電極）上にｎ型半導体層
２０８ｎ、ｉ型半導体層２０８ｉ、ｐ型半導体層２０８ｐを順次積層した後、第１の電極
（カソード側の電極）を形成すればよい。
【０１１８】
また、積層順序を逆にした光電変換層としてもよく、第１の電極（カソード側の電極）
上にｐ型半導体層、ｉ型半導体層、ｎ型半導体層を順次積層した後、ｐチャネル型ＴＦＴ
２０１と接続する第２の電極（アノード側の電極）を形成し、第１の電極と接続するカソ
ード側の端子電極を形成してもよい。
【０１１９】
図１０（Ａ）に示すように、ｐチャネル型ＴＦＴ２０１及び２０２の島状半導体領域に
は、ｐ型の不純物、例えばホウ素（Ｂ）が導入されており、ｐチャネル型ＴＦＴ２０１に
はソース領域又はドレイン領域２０４、ｐチャネル型ＴＦＴ２０２にはソース領域又はド
レイン領域２０５が形成される。
【０１２０】
なお図１０（Ｂ）に示すように、配線２１９及びその保護電極２１８、接続電極２２０
及びその保護電極２４５、端子電極２５１及びその保護電極２４８、ＴＦＴ２０１のソー
ス電極又はドレイン電極２４２及びその保護電極２４７、並びにＴＦＴ２０２のソース電
極又はドレイン電極２４１及びその保護電極２４６に代えて、単層の導電膜を用いてそれ
ぞれの配線や電極を形成してもよい。これにより配線２８４、接続電極２８５、端子電極
２８１、及びＴＦＴ２０１のソース電極又はドレイン電極２８３、及びＴＦＴ２０２のソ
ース電極又はドレイン電極２８２が形成される。
【０１２１】
なお本実施例は、実施の形態及び実施例１のいかなる記載と組み合わせることも可能で
ある。
【実施例３】
【０１２２】
本実施例では増幅回路をボトムゲート型ＴＦＴを用いて形成した光センサ及びその作製
方法の例を、図１１（Ａ）〜図１１（Ｅ）、図１２（Ａ）〜図１２（Ｄ）、図１３（Ａ）
〜図１３（Ｂ）を用いて説明する。なお、実施の形態、実施例１〜実施例２と同じものは
同じ符号で示している。
【０１２３】
まず基板２１０上に、下地絶縁膜２１２及び金属膜３１１を形成する（図１１（Ａ）参
照）。この金属膜３１１として、本実施例では例えば窒化タンタル（ＴａＮ）及びタング
ステン（Ｗ）をそれぞれ３０ｎｍ、３７０ｎｍ積層した膜を用いる。
【０１２４】
また、金属膜３１１として、上記以外にもチタン（Ｔｉ）、タングステン（Ｗ）、タン
タル（Ｔａ）、モリブデン（Ｍｏ）、ネオジウム（Ｎｄ）、コバルト（Ｃｏ）、ジルコニ
ウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐ
ｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、アルミニウム（Ａｌ）
、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）から選ばれた元素、または前記元素を主成分とす
る合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化
チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いること
ができる。
【０１２５】
なお、下地絶縁膜２１２を基板２１０上に形成せず、金属膜３１１を直接基板２１０に
形成してもよい。
【０１２６】
次に金属膜３１１を用いて、ゲート電極３１２及び３１３、配線２１４及び２１５、端
子電極２５０を形成する（図１１（Ｂ）参照）。
【０１２７】
次いで、ゲート電極３１２及び３１３、配線２１４及び２１５、端子電極２５０を覆う
ゲート絶縁膜３１４を形成する。本実施例では、珪素を主成分とする絶縁膜、例えばプラ
ズマＣＶＤ法により１１５ｎｍの厚さで窒素を含む酸化珪素膜（組成比Ｓｉ＝３２％、Ｏ
＝５９％、Ｎ＝７％、Ｈ＝２％）を用いてゲート絶縁膜３１４を形成する。
【０１２８】
次にゲート絶縁膜３１４上に島状半導体領域３１５及び３１６を形成する。島状半導体
領域３１５及び３１６は、実施例２で述べた島状半導体領域２３１及び２３２と同様の材
料及び作製工程により形成すればよい（図１１（Ｃ）参照）。
【０１２９】
島状半導体領域３１５及び３１６を形成したら、後にＴＦＴ３０１のソース領域又はド
レイン領域３２１及びＴＦＴ３０２のソース領域又はドレイン領域３２２となる領域以外
を覆ってマスク３１８を形成し、一導電型を付与する不純物の導入を行う（図１１（Ｄ）
参照）。一導電型の不純物としては、ｎチャネル型ＴＦＴを形成する場合には、ｎ型不純
物としてリン（Ｐ）、砒素（Ａｓ）を用い、ｐチャネル型ＴＦＴを形成する場合には、ｐ
型不純物としてホウ素（Ｂ）を用いればよい。本実施例ではｎ型不純物であるリン（Ｐ）
を島状半導体領域３１５及び３１６に導入し、ＴＦＴ３０１のソース領域又はドレイン領
域３２１及びソース領域及びドレイン領域の間にチャネル形成領域、並びにＴＦＴ３０２
のソース領域又はドレイン領域３２２、及びソース領域及びドレイン領域の間にチャネル
形成領域を形成する。
【０１３０】
次いでマスク３１８を除去し、図示しない第１の層間絶縁膜、第２の層間絶縁膜２１６
及び第３の層間絶縁膜２１７を形成する（図１１（Ｅ）参照）。第１の層間絶縁膜、第２
の層間絶縁膜２１６及び第３の層間絶縁膜２１７の材料及び作製工程は実施例２の記載に
基づけばよい。
【０１３１】
次に第１の層間絶縁膜、第２の層間絶縁膜２１６及び第３の層間絶縁膜２１７にコンタ
クトホールを形成し、金属膜を成膜、さらに選択的に金属膜をエッチングして、配線２１
９、接続電極２２０、端子電極２５１、ＴＦＴ３０１のソース電極又はドレイン電極３３
１、ＴＦＴ３０２のソース電極又はドレイン電極３３２を形成する。そして、レジストか
らなるマスクを除去する。なお、本実施例の金属膜は、膜厚１００ｎｍのＴｉ膜と、膜厚
３５０ｎｍのＳｉを微量に含むＡｌ膜と、膜厚１００ｎｍのＴｉ膜との３層を積層したも
のとする。
【０１３２】
さらに配線２１９、接続電極２２０、端子電極２５１、ＴＦＴ３０１のソース電極又は
ドレイン電極３３１、及びＴＦＴ３０２のソース電極又はドレイン電極３３２を覆うよう
に、それぞれ保護電極２１８、保護電極２４５、保護電極２４８、保護電極３３６及び保
護電極３３７が形成されている。
【０１３３】
また配線２１９及びその保護電極２１８、接続電極２２０及びその保護電極２４５、端
子電極２５１及びその保護電極２４８、ＴＦＴ３０１のソース電極又はドレイン電極３３
１及びその保護電極３３６、並びにＴＦＴ３０２のソース電極又はドレイン電極３３２及
びその保護電極３３７に代えて、単層の導電膜を用いてそれぞれの配線や電極を形成して
もよい。図１２（Ｂ）に示すように、配線２８４、接続電極２８５、端子電極２８１、及
びＴＦＴ３０１のソース電極又はドレイン電極３４１、及びＴＦＴ３０２のソース電極又
はドレイン電極３４２が形成される。
【０１３４】
以上の工程で、ボトムゲート型ＴＦＴ３０１及び３０２を作製することができる。
【０１３５】
次に第３の層間絶縁膜２１７上に、ｐ型半導体層１００ｐ、ｉ型半導体層１００ｉ及び
ｎ型半導体層１００ｎを含む光電変換層１００を形成する（図１２（Ｃ））。光電変換層
１００の材料及び作製工程等は、実施の形態及び実施例１を参照すればよい。
【０１３６】
次いで封止層２２４、端子電極２２１及び２２２を形成する（図１２（Ｄ）参照）。端
子電極２２１はｎ型半導体層１００ｎに接続されており、端子電極２２２は端子電極２２
１と同一工程で形成される。
【０１３７】
さらに電極２６１及び２６２を有する基板２６０を、半田２６３及び２６４で実装する
。なお基板２６０上の電極２６１は、半田２６４で端子電極２２１に実装されている。ま
た基板２６０の電極２６２は、半田２６３で端子電極２２２に実装されている（図１３（
Ａ）参照）。
【０１３８】
なお図１３（Ｂ）は図１２（Ｃ）に電極２６１及び２６２を有する基板２６０を実装す
る例を示している。
【０１３９】
なお本実施例は、実施の形態、実施例１〜実施例２のいかなる記載と組み合わせること
も可能である。
【実施例４】
【０１４０】
本実施例では、図１４、図１５、図１６（Ａ）〜図１６（Ｅ）、図１７（Ａ）〜図１７
（Ｆ）、図１８（Ａ）〜図１８（Ｂ）、図１９（Ａ）〜図１９（Ｃ）、図２０（Ａ）〜図
２０（Ｂ）、図２１（Ａ）〜図２１（Ｃ）、図２２（Ａ）〜図２２（Ｃ）、図２３（Ａ）
〜図２３（Ｃ）、図２４（Ａ）〜図２４（Ｂ）、図２５（Ａ）図２５（Ｃ）を用いて、光
電変換素子と、厚膜回路素子を用いて形成される受動素子と、薄膜回路素子を用いて形成
された能動素子とを有する半導体装置について説明する。
【０１４１】
図１４〜図１６に示す半導体装置は、光電変換素子基板５０１、薄膜回路素子基板５０
３（５０３ａ、５０３ｂ…）、厚膜回路素子基板５０４（５０４ａ、５０４ｂ…）を組み
合わせて作製される。なお厚膜素子とはスクリーン印刷法やインクジェット法等にて形成
される素子を指すものとする。
【０１４２】
光電変換素子基板５０１には、複数の光電変換素子５２１を有する光電変換領域５０２
が形成されている。光電変換領域５０２は、端子電極５６２により他の基板に電気的に接
続されている。この光電変換素子５２１として、実施例１で述べたフォトダイオード１０
３や実施例２〜実施例３で述べた光電変換装置を用いることが可能である。
【０１４３】
複数の薄膜回路素子基板５０３のそれぞれには、複数の薄膜回路素子５２２を含む薄膜
回路５１１（５１１ａ、５１１ｂ、５１１ｃ…）が形成される。薄膜回路５１１は、薄膜
トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））回路、薄膜ダイ
オード等の薄膜で形成された素子を含む回路である。この薄膜回路５１１により図１に示
すカレントミラー回路１１１やスイッチ１０２を形成すればよい。また薄膜回路５１１は
接続電極５１３（本実施例では５１３ａ、５１３ｃ、５１３ｅ）で他の基板に電気的に接
続される。
【０１４４】
また薄膜回路５１１を１つの基板上で積層してもよく、その例を図１６（Ｄ）に示す。
薄膜回路素子基板５０３ｃ上には薄膜回路５１１ｃ、本実施例ではＴＦＴ回路が形成され
ている。基板５０３ｃに近い側（下層）に形成されたＴＦＴに接続されている電極５３３
ａは接続電極５３４ａを介して異方性導電接着材５３１中に分散される導電性粒子５３２
で電気的に接続される。また基板５０３ｃに遠い側（上層）に形成されたＴＦＴに接続さ
れている電極５３３ｂもまた、異方性導電接着材５３１中に分散される導電性粒子５３２
で電気的に接続されているので、下層のＴＦＴと上層のＴＦＴは電気的に接続されること
となる。また電極５３３ｂは接続電極５３４ｂに接続されており、これにより薄膜回路素
子基板５０３ｃは他の基板と電気的に接続される。また下層のＴＦＴに電気的に接続され
ている接続電極５１３ｅが基板５０３ｃの裏側まで貫通しており、これにより別の他の基
板と電気的に接続される。
【０１４５】
複数の厚膜回路素子基板５０４上には、厚膜回路素子５２３を有する厚膜回路５１２（
５１２ａ、５１２ｂ…）が形成される。厚膜回路５１２は、コイル、コンデンサ、抵抗等
の厚膜素子を含む回路であり、導電ペースト等を用いスクリーン印刷法やインクジェット
法等で形成すればよい。また接続電極５１３（本実施例では５１３ｂ、５１３ｄ）によっ
て他の基板と電気的に接続される。
【０１４６】
また半導体装置の最端には、端子素子回路５０７を含む端子基板５０５が形成される（
図１６（Ｅ）参照）。端子電極５０６は、端子基板５０５に設けられた貫通孔を介して、
基板の両表面に印刷法等にて形成される。端子基板５０５上に形成される端子素子回路５
０７は、光電変換素子でもよいし、薄膜回路素子でもよいし、厚膜回路素子でもよい。た
だし光電変換素子を形成する場合は、端子基板５０５は透光性基板を用いる。本実施例で
はＴＦＴ５３５を有する薄膜回路素子が形成されている。
【０１４７】
基板５０１、５０３、５０４はフィルム、セラミック等を用い、基板上に直接素子を形
成してもよいし、別の基板に形成後、剥離して貼り付けてもよい。ただし光電変換素子基
板５０１は光電変換素子５２１に光が入る必要があるので、透光性基板を用いる。また各
基板を電気的に接続させるために、接続電極を形成するが、この接続電極は、まずレーザ
照射により基板を貫通する貫通孔（コンタクトホール）を作成し、それから貫通孔を介し
て基板の表面と裏面に形成される。このため各基板はレーザ照射により貫通孔を形成でき
る材料のものである必要がある。
【０１４８】
本実施例の光電変換素子の詳しい作製方法について以下に説明する。まず基板５０１上
に下地絶縁膜５５２を形成し、下地絶縁膜５５２上に導電膜５５３を形成する（図１７（
Ａ）参照）。
【０１４９】
次に導電膜５５３を用いて、光電変換素子の下部電極５５４を形成する（図１７（Ｂ）
参照）。
【０１５０】
下部電極５５４上に、第１の導電型を有する半導体膜、真性半導体膜、第１の導電型と
逆の導電型を有する半導体膜を形成する。本実施例では、ｐ型半導体膜５５５ｐ、真性半
導体膜５５５ｉ、ｎ型半導体膜５５５ｎを順に形成する（図１７（Ｃ）参照）。
【０１５１】
次いで、ｐ型半導体膜５５５ｐ、真性半導体膜５５５ｉ、ｎ型半導体膜５５５ｎを用い
て、光電変換層５５６のｐ型半導体層５５６ｐ、真性半導体層５５６ｉ、ｎ型半導体層５
５６ｎを形成する（図１７（Ｄ）参照）。
【０１５２】
次に下地絶縁膜５５２、下部電極５５４、光電変換層５５６を覆って絶縁膜５５７を形
成する（図１７（Ｅ）参照）。
【０１５３】
さらに絶縁膜５５７にコンタクトホールを設け、光電変換層の最上層、本実施例ではｎ
型半導体層５５６ｎに接する上部電極５５８を形成する（図１７（Ｆ）参照）。
【０１５４】
次に保護膜５６１を形成し（図１８（Ａ）参照）、保護膜５６１にコンタクトホールを
設けて上部電極５５８に電気的に接続される端子電極５６２を形成する（図１８（Ｂ）参
照）。端子電極５６２は他の基板との電気的接続のために用いられる電極である。
【０１５５】
なお下地絶縁膜５５２、下部電極５５４、光電変換層５５６、絶縁膜５５７、上部電極
５５８の材料等の詳細な説明は、実施の形態及び実施例１〜実施例３を参考にすればよい
。
【０１５６】
次に、本実施例のＴＦＴ回路基板の詳しい作製方法について説明する。なお本実施例で
は、半導体素子として絶縁分離されたＴＦＴを例示するが、集積回路に用いられる半導体
素子はこれに限定されず、あらゆる回路素子を用いることができる。例えば、ＴＦＴの他
に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタな
どが代表的に挙げられる。
【０１５７】
まず図１９（Ａ）に示すように、スパッタ法を用いて耐熱性を有する基板（第１の基板
）６０１上に剥離層６０２を形成する。第１の基板６０１として、後の工程で剥離するの
で、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、
石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基
板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可
撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向
にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０１５８】
剥離層６０２は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン
（セミアモルファスシリコンを含む）等、シリコンを主成分とする層を用いることができ
る。剥離層６０２は、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法等を用いて形成する
ことができる。本実施例では、膜厚５０ｎｍ程度の非晶質シリコンを減圧ＣＶＤ法で形成
し、剥離層６０２として用いる。なお剥離層６０２はシリコンに限定されず、エッチング
により選択的に除去できる材料で形成すれば良い。剥離層６０２膜厚は、５０〜６０ｎｍ
とするのが望ましい。セミアモルファスシリコンに関しては、３０〜５０ｎｍとしてもよ
い。
【０１５９】
次に、剥離層６０２上に、下地膜６０３を形成する。下地膜６０３は第１の基板６０１
中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、ＴＦ
Ｔなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また下地膜６０３は
、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下
地膜６０３は単層であっても複数の絶縁膜を積層したものであっても良い。よってアルカ
リ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪
素、窒化酸化珪素などの絶縁膜を用いて形成する。
【０１６０】
本実施例では、膜厚１００ｎｍのＳｉＯＮ膜、膜厚５０ｎｍのＳｉＮＯ膜、膜厚１００
ｎｍのＳｉＯＮ膜を順に積層して下地膜６０３を形成するが、各膜の材質、膜厚、積層数
は、これに限定されるものではない。例えば、下層のＳｉＯＮ膜に代えて、膜厚０．５〜
３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法などによ
って形成しても良い。また、中層のＳｉＮＯ膜に代えて、窒化珪素膜（ＳｉＮｘ、Ｓｉ３
Ｎ４等）を用いてもよい。また、上層のＳｉＯＮ膜に代えて、ＳｉＯ２膜を用いていても
良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自
由に選択することができる。
【０１６１】
或いは、剥離層６０２に最も近い、下地膜６０３の下層６０３ａをＳｉＯＮ膜またはＳ
ｉＯ２膜で形成し、中層６０３ｂをシロキサン系樹脂で形成し、上層６０３ｃをＳｉＯ２
膜で形成しても良い。
【０１６２】
ここで、酸化珪素膜は、ＳｉＨ４及びＯ２、又は、ＴＥＯＳ（テトラエトキシシラン）
及びＯ２等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲ
ＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、Ｓｉ
Ｈ４及びＮＨ３の混合ガスを用い、プラズマＣＶＤによって形成することができる。また
、酸化窒化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ）、窒化酸化珪素膜（ＳｉＮｘＯｙ：ｘ＞ｙ）
は、代表的には、ＳｉＨ４及びＮ２Ｏの混合ガスを用い、プラズマＣＶＤによって形成す
ることができる。
【０１６３】
次に、下地膜６０３上に半導体膜６０４を形成する。半導体膜６０４は、下地膜６０３
を形成した後、大気に曝さずに形成することが望ましい。半導体膜６０４の膜厚は２０〜
２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお
半導体膜６０４は、非晶質半導体であっても良いし、セミアモルファス半導体であっても
良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニ
ウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は
０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【０１６４】
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。
代表的な珪素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む
気体を、水素、水素とヘリウムで希釈して用いても良い。
【０１６５】
なおセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体（単結晶、
多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は
、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子
歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中
に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンス
ペクトルが５２０ｃｍ−１よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶
格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結
合手（ダングリングボンド）を終端化させる材料として水素またはハロゲンを少なくとも
１原子％またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモル
ファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなど
の希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモ
ルファス半導体が得られる。
【０１６６】
またＳＡＳは珪素を含む気体をグロー放電分解することにより得ることができる。代表
的な珪素を含む気体としては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２
、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、水素に
ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を
加えたガスで、この珪素を含む気体を希釈して用いることで、ＳＡＳの形成を容易なもの
とすることができる。希釈率は２倍〜１０００倍の範囲で珪素を含む気体を希釈すること
が好ましい。またさらに、珪素を含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、Ｇ
ｅＨ４、ＧｅＦ４などのゲルマニウム化気体、Ｆ２などを混入させて、エネルギーバンド
幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
【０１６７】
例えば、ＳｉＨ４にＨ２を添加したガスを用いる場合、或いはＳｉＨ４にＦ２を添加し
たガスを用いる場合、形成したセミアモルファス半導体を用いてＴＦＴを作製すると、該
ＴＦＴのサブスレッショルド係数（Ｓ値）を０．３５Ｖ／ｓｅｃ以下、代表的には０．２
５〜０．０９Ｖ／ｓｅｃとし、移動度を１０ｃｍ２／Ｖｓｅｃとすることができる。そし
て上記セミアモルファス半導体を用いたＴＦＴで、例えば１９段リングオシレータを形成
した場合、電源電圧３〜５Ｖにおいて、その発振周波数は１ＭＨ以上、好ましくは１００
ＭＨｚ以上の特性を得ることができる。また電源電圧３〜５Ｖにおいて、インバータ１段
あたりの遅延時間は２６ｎｓ、好ましくは０．２６ｎｓ以下とすることができる。
【０１６８】
そして図１９（Ａ）に示すように、半導体膜６０４を、レーザビーム６００を照射する
ことにより結晶化する。或いは、触媒元素を用いる結晶化法と、レーザを用いたレーザ結
晶化法とを組み合わせも良い。
【０１６９】
レーザ結晶化の前に、レーザに対する半導体膜の耐性を高めるために、５００℃、１時
間の熱アニールを該半導体膜に対して行なうのが望ましい。そして連続発振が可能な固体
レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の
結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４
ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。
具体的には、連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により
高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面
にて矩形状または楕円形状のレーザ光に成形して、半導体膜に照射する。このときのパワ
ー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が
必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
【０１７０】
なおレーザは、公知の連続発振の気体レーザもしくは固体レーザを用いることができる
。気体レーザとして、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレ
ーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、Ｙ２Ｏ３レーザ、ガラスレー
ザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどが挙げられ
る。
【０１７１】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている
数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっ
ても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するま
での時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数帯を用いるこ
とで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光
を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることがで
きるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。
具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して
垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査
方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル
方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
【０１７２】
また、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い
。これにより、レーザ光の照射により半導体表面の荒れを抑えることができ、界面準位密
度のばらつきによって生じる閾値のばらつきを抑えることができる。
【０１７３】
次に、図１９（Ｂ）に示すように、結晶化された半導体膜６０５を用いて、結晶化され
た半導体膜６０５から島状の半導体膜６０６、６０７、６０８を形成する。そして、島状
の半導体膜６０６〜６０８を覆うように、ゲート絶縁膜６０９を形成する。ゲート絶縁膜
６０９は、プラズマＣＶＤ法又はスパッタリング法などを用い、窒化珪素、酸化珪素、窒
化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することができる
。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構
造とするのが好ましい。
【０１７４】
なお、ゲート絶縁膜６０９を形成した後、３〜１００％の水素を含む雰囲気中で、３０
０〜４５０℃で１〜１２時間の熱処理を行ない、島状の半導体膜６０６〜６０８を水素化
する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化（プラズマ
により励起された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起
された水素によりダングリングボンドを終端することができる。また、後の工程において
可撓性を有する第２の基板上に半導体素子を貼り合わせた後、第２の基板を曲げることに
より半導体膜中に欠陥が形成されたとしても、水素化により半導体膜中の水素の濃度を、
１×１０１９〜１×１０２２ｃｍ−３好ましくは１×１０１９〜５×１０２０ｃｍ−３と
することで、半導体膜に含まれている水素によって該欠陥を終端させることができる。ま
た該欠陥を終端させるために、半導体膜中にハロゲンを含ませておいても良い。
【０１７５】
次に図１９（Ｃ）に示すように、ゲート電極６１０〜６１２を形成する。本実施例では
、ＳｉとＷをスパッタ法で積層するように形成した後、レジスト６１３をマスクとしてエ
ッチングを行なうことにより、ゲート電極６１０〜６１２を形成した。勿論、ゲート電極
６１０〜６１２の材料、構造、作製方法は、これに限定されるものではなく、適宜選択す
ることができる。例えば、ｎ型を付与する不純物がドーピングされたＳｉとＮｉＳｉ（ニ
ッケルシリサイド）との積層構造や、ＴａＮ（窒化タンタル）とＷ（タングステン）の積
層構造としてもよい。また、種々の導電材料を用いて単層で形成しても良い。
【０１７６】
また、レジストマスクの代わりに、ＳｉＯｘ等のマスクを用いてもよい。この場合、Ｓ
ｉＯｘ、ＳｉＯＮ等のマスク（ハードマスクと呼ばれる。）を形成する工程が加わるが、
エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅のゲート電
極６１０〜６１２を形成することができる。また、レジスト６１３を用いずに、液滴吐出
法を用いて選択的にゲート電極６１０〜６１２を形成しても良い。
【０１７７】
導電材料としては、導電膜の機能に応じて種々の材料を選択することができる。また、
ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択
すればよい。
【０１７８】
なお、ゲート電極をエッチング形成する際のエッチングガスとしては、ＣＦ４、Ｃｌ２
、Ｏ２の混合ガスやＣｌ２ガスを用いたが、これに限定されるものではない。
【０１７９】
次に図２０（Ａ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜６０７をレ
ジスト６１５で覆い、ゲート電極６１０、６１２をマスクとして、島状の半導体膜６０６
、６０８に、ｎ型を付与する不純物元素（代表的にはＰ（リン）又はＡｓ（砒素））を低
濃度にドープする（第１のドーピング工程）。第１のドーピング工程の条件は、ドーズ量
：１×１０１３〜６×１０１３／ｃｍ２、加速電圧：５０〜７０ｋｅＶとしたが、これに
限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜６０９を介
してドーピングがなされ、島状の半導体膜６０６、６０８に、一対の低濃度不純物領域６
１６、６１７が形成される。なお、第１のドーピング工程は、ｐチャネル型ＴＦＴとなる
島状の半導体膜６０７をレジストで覆わずに行っても良い。
【０１８０】
次に図２０（Ｂ）に示すように、レジスト６１５をアッシング等により除去した後、ｎ
チャネル型ＴＦＴとなる島状の半導体膜６０６、６０８を覆うように、レジスト６１８を
新たに形成し、ゲート電極６１１をマスクとして、島状の半導体膜６０７に、ｐ型を付与
する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工
程）。第２のドーピング工程の条件は、ドーズ量：１×１０１６〜３×１０１６ｃｍ−２
、加速電圧：２０〜４０ｋｅＶとして行なう。この第２のドーピング工程によって、ゲー
ト絶縁膜６０９を介してドーピングがなされ、島状の半導体膜６０７に、一対のｐ型の高
濃度不純物領域６２０が形成される。
【０１８１】
次に図２１（Ａ）に示すように、レジスト６１８をアッシング等により除去した後、ゲ
ート絶縁膜６０９及びゲート電極６１０〜６１２を覆うように、絶縁膜６２１を形成する
。本実施例では、膜厚１００ｎｍのＳｉＯ２膜をプラズマＣＶＤ法によって形成した。そ
の後、エッチバック法により、絶縁膜６２１、ゲート絶縁膜６０９を部分的にエッチング
し、図２１（Ｂ）に示すように、ゲート電極６１０〜６１２の側壁に接するように、サイ
ドウォール６２２〜６２４を自己整合的（セルフアライン）に形成する。エッチングガス
としては、ＣＨＦ３とＨｅの混合ガスを用いた。なお、サイドウォールを形成する工程は
、これらに限定されるものではない。
【０１８２】
なお、絶縁膜６２１を形成した時に、基板の裏面にも絶縁膜が形成された場合には、レ
ジストを用い、裏面に形成された絶縁膜を選択的にエッチングし、除去するようにしても
良い。この場合、用いられるレジストは、サイドウォールをエッチバック法で形成する際
に、絶縁膜６２１、ゲート絶縁膜６０９と共にエッチングして、除去するようにしても良
い。
【０１８３】
次に図２１（Ｃ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜６０７を覆
うように、レジスト６２６を新たに形成し、ゲート電極６１０、６１２及びサイドウォー
ル６２２、６２４をマスクとして、ｎ型を付与する不純物元素（代表的にはＰ又はＡｓ）
を高濃度にドープする（第３のドーピング工程）。第３のドーピング工程の条件は、ドー
ズ量：１×１０１３〜５×１０１５／ｃｍ２、加速電圧：６０〜１００ｋｅＶとして行な
う。この第３のドーピング工程によって、ゲート絶縁膜６０９を介してドーピングがなさ
れ、島状の半導体膜６０６、６０８に、一対のｎ型の高濃度不純物領域６２７、６２８が
形成される。
【０１８４】
なおサイドウォール６２２、６２４は、後に高濃度のｎ型を付与する不純物をドーピン
グし、サイドウォール６２２、６２４の下部に低濃度不純物領域又はノンドープのオフセ
ット領域を形成する際のマスクとして機能するものである。よって、低濃度不純物領域又
はオフセット領域の幅を制御するには、サイドウォールを形成する際の成膜条件及びエッ
チバック法の条件を適宜変更し、サイドウォールのサイズを調整すればよい。
【０１８５】
次に、レジスト６２６をアッシング等により除去した後、不純物領域の熱活性化を行っ
ても良い。例えば、５０ｎｍのＳｉＯＮ膜を成膜した後、５５０℃、４時間、窒素雰囲気
下において、加熱処理を行なえばよい。また、水素を含むＳｉＮｘ膜を、１００ｎｍの膜
厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行なうことによ
り、多結晶半導体膜の欠陥を改善することができる。これは、例えば、多結晶半導体膜中
に存在するダングリングボンドを終端させるものであり、水素化処理工程などと呼ばれる
。
【０１８６】
上述した一連の工程により、ｎチャネル型ＴＦＴ６３０、ｐチャネル型ＴＦＴ６３１、
ｎチャネル型ＴＦＴ６３２が形成される。上記作製工程において、エッチバック法の条件
を適宜変更し、サイドウォールのサイズを調整することで、チャネル長０．２μｍ〜２μ
ｍのＴＦＴを形成することができる。なお、本実施例では、ＴＦＴ６３０〜６３２をトッ
プゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。
【０１８７】
さらに、この後、ＴＦＴ６３０〜６３２を保護するためのパッシベーション膜を形成し
ても良い。パッシベーション膜は、アルカリ金属やアルカリ土類金属のＴＦＴ６３０〜６
３２への侵入を防ぐことができる、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化ア
ルミニウム、酸化珪素などを用いるのが望ましい。具体的には、例えば膜厚６００ｎｍ程
度のＳｉＯＮ膜を、パッシベーション膜として用いることができる。この場合、水素化処
理工程は、該ＳｉＯＮ膜形成後に行っても良い。このように、ＴＦＴ６３０〜６３２上に
は、ＳｉＯＮ、ＳｉＮｘ、ＳｉＯＮの３層の絶縁膜が形成されることになるが、その構造
や材料はこれらに限定されるものではない。上記構成を用いることで、ＴＦＴ６３０〜６
３２が下地膜６０３とパッシベーション膜とで覆われるため、Ｎａなどのアルカリ金属や
アルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散し、半導体素子の特
性に悪影響を及ぼすのをより防ぐことができる。
【０１８８】
次に図２２（Ａ）に示すように、ＴＦＴ６３０〜６３２を覆うように、第１の層間絶縁
膜６３３を形成する。第１の層間絶縁膜６３３は、ポリイミド、アクリル、ポリアミド等
の、耐熱性を有する有機樹脂を用いることができる。また上記有機樹脂の他に、低誘電率
材料（ｌｏｗ−ｋ材料）、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ
結合を含む樹脂（以下、シロキサン系樹脂と呼ぶ）等を用いることができる。シロキサン
は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造で構成される。置換基として、少
なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基
として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基
と、フルオロ基とを用いてもよい。
【０１８９】
第１の層間絶縁膜６３３の形成には、その材料に応じて、スピンコート、ディップ、ス
プレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ド
クターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することが
できる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素
、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることが
できる。なお、これらの絶縁膜を積層させて、第１の層間絶縁膜６３３を形成しても良い
。
【０１９０】
また第１の層間絶縁膜６３３上に、さらに第２の層間絶縁膜６４０を形成してもよい。
第２の層間絶縁膜６４０を形成した例を図２２（Ｂ）に示す。第２の層間絶縁膜６４０と
しては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有す
る膜、又は、酸化珪素膜、窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。形
成方法としては、プラズマＣＶＤ法や、大気圧プラズマ等を用いることができる。あるい
は、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又
は非感光性の有機材料や、シロキサン系樹脂等を用いてもよい。
【０１９１】
なお、第１の層間絶縁膜６３３又は第２の層間絶縁膜６４０と、後に形成される配線を
構成する導電材料等との熱膨張率の差から生じる応力によって、第１の層間絶縁膜６３３
又は第２の層間絶縁膜６４０の膜剥がれや割れが生じるのを防ぐために、第１の層間絶縁
膜６３３又は第２の層間絶縁膜６４０中にフィラーを混入させておいても良い。
【０１９２】
次に図２２（Ｂ）に示すように、第１の層間絶縁膜６３３にコンタクトホールを形成し
、ＴＦＴ６３０〜６３２に接続する配線６３４〜６３９を形成する。コンタクトホール開
孔時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いたが、これに限
定されるものではない。本実施例では、配線６３４〜６３９を、Ｔｉ、ＴｉＮ、Ａｌ−Ｓ
ｉ、Ｔｉ、ＴｉＮを積層した５層構造とし、スパッタ法によって形成した後、エッチング
により形成した。
【０１９３】
なお、Ａｌにおいて、Ｓｉを混入させることにより、配線形成時のレジストベークにお
けるヒロックの発生を防止することができる。また、Ｓｉの代わりに、０．５％程度のＣ
ｕを混入させても良い。また、ＴｉやＴｉＮでＡｌ−Ｓｉ層をサンドイッチすることによ
り、耐ヒロック性がさらに向上する。なお、エッチング時には、ＳｉＯＮ等からなる上記
ハードマスクを用いるのが望ましい。なお、配線の材料や、形成方法はこれらに限定され
るものではなく、前述したゲート電極に用いられる材料を採用しても良い。
【０１９４】
なお、配線６３４及び６３５はｎチャネル型ＴＦＴ６３０の高濃度不純物領域６２７に
、配線６３６及び６３７はｐチャネル型ＴＦＴ６３１の高濃度不純物領域６２０に、配線
６３８及び６３９はｎチャネル型ＴＦＴ６３２の高濃度不純物領域６２８に、それぞれ接
続されている。
【０１９５】
次に図２２（Ｃ）に示すように、配線６３４〜６３９を覆うように、第１の層間絶縁膜
６３３上に、第２の層間絶縁膜６４０を形成した場合は第２の層間絶縁膜６４０上に、第
３の層間絶縁膜６４１を形成する。第３の層間絶縁膜６４１に、配線６３９が一部露出す
る様な位置に開口部を有するように形成する。なお第３の層間絶縁膜６４１は、第１の層
間絶縁膜６３３と同様の材料を用いて形成することが可能である。
【０１９６】
次に、第３の層間絶縁膜６４１上に電極６４２を形成する。電極６４２は、Ａｇ、Ａｕ
、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなど
の金属、金属化合物を１つまたは複数有する導電材料を用いることができる。ただし電極
６４２の材料は、後の剥離層をエッチングする工程で、エッチングされない材料で形成す
る必要がある。そのため剥離層６０２と選択比がとれる材料で形成する。また電極６４２
は、配線６３９と接続されている。
【０１９７】
次に図２３（Ａ）に示すように、素子を分離するために溝６４６を形成する。溝６４６
は、剥離層６０２が露出する程度であれば良い。溝６４６の形成は、ダイシング、スクラ
イビングなどを用いることができる。
【０１９８】
次に図２３（Ｂ）に示すように、剥離層６０２をエッチングにより除去する。本実施例
では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝６４６から導入する。本
実施例では、例えばＣｌＦ３（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓ
ｃｃｍ、気圧：８００Ｐａ、時間：３ｈの条件で行なう。また、ＣｌＦ３ガスに窒素を混
ぜたガスを用いても良い。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層６０２が
選択的にエッチングされ、第１の基板６０１をＴＦＴ６３０〜６３２から剥離することが
できる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
【０１９９】
次に図２３（Ｃ）に示すように、剥離されたＴＦＴ６３０〜６３２を、接着剤６５２を
用いて第２の基板６５１に貼り合わせる。接着剤６５２は、第２の基板６５１と下地膜６
０３とを貼り合わせることができる材料を用いる。接着剤６５２は、例えば反応硬化型接
着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各
種硬化型接着剤を用いることができる。
【０２００】
また基板の可撓性を確保するために、下地膜６０３に接する接着剤６５２に有機樹脂を
用いる場合、下地膜６０３として窒化珪素膜または酸素を含む窒化珪素膜を用いることで
、有機樹脂からＮａなどのアルカリ金属やアルカリ土類金属が半導体膜中に拡散するのを
防ぐことができる。
【０２０１】
第２の基板６５１として、フレキシブルな紙またはプラスチックなどの有機材料を用い
ることができる。または第２の基板６５１として、フレキシブル無機材料を用いていても
良い。プラスチック基板は、極性基のついたポリノルボルネンからなるＡＲＴＯＮ（ＪＳ
Ｒ製）を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）に代表され
るポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ
）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、
ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、
ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチ
レン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げ
られる。第２の基板６５１は集積回路において発生した熱を拡散させるために、２〜３０
Ｗ／ｍＫ程度の高い熱伝導率を有する方が望ましい。
【０２０２】
また第２の基板６５１が、錐面、柱面など母線の移動によって描かれる曲面を有するよ
うに曲がってしまう場合、該母線の方向とＴＦＴ６３０〜６３２のキャリアが移動する方
向とを揃えておくことが望ましい。上記構成により、第２の基板６５１が曲がっても、そ
れによってＴＦＴ６３０〜６３２の特性に影響が出るのを抑えることができる。また、島
状の半導体膜が集積回路内において占める面積の割合を、１〜３０％とすることで、第２
の基板６５１が曲がっても、それによってＴＦＴ６３０〜６３２の特性に影響が出るのを
より抑えることができる。
【０２０３】
次いで、第２の基板６５１にレーザビーム６６１を照射する（図２４（Ａ）参照）。レ
ーザビーム６６１の照射により第２の基板６５１、第１の層間絶縁膜６３３及び第３の層
間絶縁膜６４１を貫通するコンタクトホール６６２が形成される。
【０２０４】
次に、コンタクトホール６６２を介して外部の素子と接続する接続電極６６３を形成す
る。接続電極６６３をスクリーン印刷法、インクジェット法等によって形成すればよい。
【０２０５】
図２５（Ａ）〜図２５（Ｃ）には、厚膜素子回路を形成した基板の例を示す。基板６７
１上にはスクリーン印刷法やインクジェット法等にて形成された厚膜素子、例えばコイル
６７２が形成されている。コイル６７２の両端には基板６７１を貫通するコンタクトホー
ルが形成され、そのコンタクトホールを介して接続電極６７３が形成される。
【０２０６】
以上のように、光電変換素子基板と薄膜回路基板とを組み合わせて図１に示す構造を作
製することができる。さらに厚膜回路基板を組み合わせることにより、抵抗や容量等も同
時に兼ね備えた装置を作製することが可能となる。
【実施例５】
【０２０７】
本実施例では、本発明により得られた光電変換装置を様々な電子機器に組み込んだ例に
ついて説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携
帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図２６、図２７（Ａ）〜
図２７（Ｂ）、図２８（Ａ）〜図２８（Ｂ）及び図２９に示す。
【０２０８】
図２６は携帯電話であり、本体（Ａ）７０１、本体（Ｂ）７０２、筐体７０３、操作キ
ー７０４、音声入力部７０５、音声出力部７０６、回路基板７０７、表示パネル（Ａ）７
０８、表示パネル（Ｂ）７０９、蝶番７１０、透光性材料部７１１、光電変換素子７１２
を有している。本発明は光電変換素子７１２に適用することができる。
【０２０９】
光電変換素子７１２は透光性材料部７１１を透過した光を検知し、検知した外部光の照
度に合わせて表示パネル（Ａ）７０８及び表示パネル（Ｂ）７０９の輝度コントロールを
行ったり、光電変換素子７１２で得られる照度に合わせて操作キー７０４の照明制御を行
う。これにより携帯電話の消費電流を抑えることができる。
【０２１０】
図２７（Ａ）及び図２７（Ｂ）に携帯電話の別の例を示す。図２７（Ａ）及び図２７（
Ｂ）において、７２１は本体、７２２は筐体、７２３は表示パネル、７２４は操作キー、
７２５は音声出力部、７２６は音声入力部、７２７及び７２８は光電変換素子である。
【０２１１】
図２７（Ａ）に示す携帯電話では、本体７２１に設けられた光電変換素子７２７により
外部の光を検知することにより表示パネル７２３及び操作キー７２４の輝度を制御するこ
とが可能である。
【０２１２】
また図２７（Ｂ）に示す携帯電話では、図２７（Ａ）の構成に加えて、本体７２１の内
部に光電変換素子７２８を設けている。光電変換素子７２８により、表示パネル７２３に
設けられているバックライトの輝度を検出することも可能となる。
【０２１３】
図２８（Ａ）はコンピュータであり、本体７３１、筐体７３２、表示部７３３、キーボ
ード７３４、外部接続ポート７３５、ポインティングマウス７３６等を含む。
【０２１４】
また図２８（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、
筐体７４１、支持台７４２、表示部７４３などによって構成されている。
【０２１５】
図２８（Ａ）のコンピュータに設けられる表示部７３３、及び図２８（Ｂ）に示す表示
装置の表示部７４３として、液晶パネルを用いた場合の詳しい構成を図２９に示す。
【０２１６】
図２９に示す液晶パネル７６２は、筐体７６１に内蔵されており、基板７５１ａ及び７
５１ｂ、基板７５１ａ及び７５１ｂに挟まれた液晶層７５２、偏光フィルタ７５５ａ及び
７５５ｂ、及びバックライト７５３等を有している。また筐体７６１には光電変換素子を
有する光電変換素子形成領域７５４が形成されている。
【０２１７】
本発明を用いて作製された光電変換素子形成領域７５４はバックライト７５３からの光
量を感知し、その情報がフィードバックされて液晶パネル７６２の輝度が調節される。
【０２１８】
図３０（Ａ）及び図３０（Ｂ）は、本発明の光センサをカメラ、例えばデジタルカメラ
に組み込んだ例を示す図である。図３０（Ａ）は、デジタルカメラの前面方向から見た斜
視図、図３０（Ｂ）は、後面方向から見た斜視図である。図３０（Ａ）において、デジタ
ルカメラには、リリースボタン８０１、メインスイッチ８０２、ファインダ窓８０３、フ
ラッシュ８０４、レンズ８０５、鏡胴８０６、筺体８０７が備えられている。
【０２１９】
また、図３０（Ｂ）において、ファインダ接眼窓８１１、モニタ８１２、操作ボタン８
１３が備えられている。
【０２２０】
リリースボタン８０１は、半分の位置まで押下されると、焦点調整機構および露出調整
機構が作動し、最下部まで押下されるとシャッターが開く。
【０２２１】
メインスイッチ８０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを
切り替える。
【０２２２】
ファインダ窓８０３は、デジタルカメラの前面のレンズ８０５の上部に配置されており
、図３０（Ｂ）に示すファインダ接眼窓８１１から撮影する範囲やピントの位置を確認す
るための装置である。
【０２２３】
フラッシュ８０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに
、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
【０２２４】
レンズ８０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシング
レンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学
系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅ
ｖｉｃｅ）等の撮像素子が設けられている。
【０２２５】
鏡胴８０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレン
ズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ８０５
を手前に移動させる。また、携帯時は、レンズ８０５を沈銅させてコンパクトにする。な
お、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができ
る構造としているが、この構造に限定されるものではなく、筺体８０７内での撮影光学系
の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
【０２２６】
ファインダ接眼窓８１１は、デジタルカメラの後面上部に設けられており、撮影する範
囲やピントの位置を確認する際に接眼するために設けられた窓である。
【０２２７】
操作ボタン８１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セッ
トアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等によ
り構成されている。
【０２２８】
本発明の光センサを図３０（Ａ）及び図３０（Ｂ）に示すカメラに組み込むと、光セン
サが光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うこと
ができる。
【０２２９】
また本発明の光センサはその他の電子機器、例えばプロジェクションテレビ、ナビゲー
ションシステム等に応用することが可能である。すなわち光を検出する必要のあるもので
あればいかなるものにも用いることが可能である。
【０２３０】
なお本実施例は、実施の形態、実施例１〜実施例４のいかなる記載と組み合わせること
も可能である。
【産業上の利用可能性】
【０２３１】
本発明により、微弱光から強光まで広い範囲の光強度にわたって検出することが可能な半
導体装置を作製することができる。
【符号の説明】
【０２３２】
１００    光電変換層
１００ｉ    ｉ型半導体層
１００ｎ    ｎ型半導体層
１００ｐ    ｐ型半導体層
１０１    電源
１０２    スイッチ
１０３    フォトダイオード
１０４    ＴＦＴ
１０５    ＴＦＴ
１０５ａ  ＴＦＴ
１０５ｂ  ＴＦＴ
１０５ｃ  ＴＦＴ
１０５ｄ  ＴＦＴ
１０７    出力端子
１１１    カレントミラー回路
１２１    スイッチ
１２４    制御部
１２５    外部端子
２０１    ＴＦＴ
２０２    ＴＦＴ
２０３    カレントミラー回路
２０４    ソース領域又はドレイン領域
２０５    ソース領域又はドレイン領域
２０８    光電変換層
２０８ｉ  ｉ型半導体層
２０８ｎ  ｎ型半導体層
２０８ｐ  ｐ型半導体層
２１０    基板
２１２    下地絶縁膜
２１３    ゲート絶縁膜
２１４    配線
２１５    配線
２１６    層間絶縁膜
２１７    層間絶縁膜
２１８    保護電極
２１９    配線
２２０    接続電極
２２１    端子電極
２２２    端子電極
２２４    封止層
２３１    島状半導体領域
２３２    島状半導体領域
２３４    ゲート電極
２３５    ゲート電極
２３７    ドレイン領域
２３８    ドレイン領域
２４１    ソース電極又はドレイン電極
２４２    ソース電極又はドレイン電極
２４５    保護電極
２４６    保護電極
２４７    保護電極
２４８    保護電極
２５０    端子電極
２５１    端子電極
２６０    基板
２６１    電極
２６２    電極
２６３    半田
２６４    半田
２８１    端子電極
２８２    ソース電極又はドレイン電極
２８３    ソース電極又はドレイン電極
２８４    配線
２８５    接続電極
２９１    素子形成領域
２９２    受光部
２９３    増幅回路部
３０１    ＴＦＴ
３０２    ＴＦＴ
３１１    金属膜
３１２    ゲート電極
３１３    ゲート電極
３１４    ゲート絶縁膜
３１５    島状半導体領域
３１６    島状半導体領域
３１８    マスク
３２１    ソース領域又はドレイン領域
３２２    ソース領域又はドレイン領域
３３１    ソース電極又はドレイン電極
３３２    ソース電極又はドレイン電極
３３６    保護電極
３３７    保護電極
３４１    ソース電極又はドレイン電極
３４２    ソース電極又はドレイン電極
５０１    光電変換素子基板
５０２    光電変換領域
５０３    薄膜回路素子基板
５０３ａ  薄膜回路素子基板
５０３ｂ  薄膜回路素子基板
５０３ｃ  薄膜回路素子基板
５０４    厚膜回路素子基板
５０４ａ  厚膜回路素子基板
５０４ｂ  厚膜回路素子基板
５０５    端子基板
５０６    端子電極
５０７    端子素子回路
５１１    薄膜回路
５１１ａ  薄膜回路
５１１ｂ  薄膜回路
５１１ｃ  薄膜回路
５１２    厚膜回路
５１２ａ  厚膜回路
５１２ｂ  厚膜回路
５１３    接続電極
５１３ａ  接続電極
５１３ｂ  接続電極
５１３ｃ  接続電極
５１３ｄ  接続電極
５１３ｅ  接続電極
５２１    光電変換素子
５２２    薄膜回路素子
５２３    厚膜回路素子
５３１    異方性導電接着材
５３２    導電性粒子
５３３ａ  電極
５３３ｂ  電極
５３４ａ  接続電極
５３４ｂ  接続電極
５３５    ＴＦＴ
５５２    下地絶縁膜
５５３    導電膜
５５４    下部電極
５５５ｉ  真性半導体膜
５５５ｎ  ｎ型半導体膜
５５５ｐ  ｐ型半導体膜
５５６    光電変換層
５５６ｉ    真性半導体層
５５６ｎ    ｎ型半導体層
５５６ｐ    ｐ型半導体層
５５７    絶縁膜
５５８    上部電極
５６１    保護膜
５６２    端子電極
６００    レーザビーム
６０１    基板
６０２    剥離層
６０３    下地膜
６０３ａ    下層
６０３ｂ    中層
６０３ｃ    上層
６０４    半導体膜
６０５    半導体膜
６０６    半導体膜
６０７    半導体膜
６０８    半導体膜
６０９    ゲート絶縁膜
６１０    ゲート電極
６１１    ゲート電極
６１２    ゲート電極
６１３    レジスト
６１５    レジスト
６１６    低濃度不純物領域
６１７    低濃度不純物領域
６１８    レジスト
６２０    高濃度不純物領域
６２１    絶縁膜
６２２    サイドウォール
６２３    サイドウォール
６２４    サイドウォール
６２６    レジスト
６２７    高濃度不純物領域
６２８    高濃度不純物領域
６３０    ＴＦＴ
６３１    ＴＦＴ
６３２    ＴＦＴ
６３３    層間絶縁膜
６３４    配線
６３５    配線
６３６    配線
６３７    配線
６３８    配線
６３９    配線
６４０    層間絶縁膜
６４１    層間絶縁膜
６４２    電極
６４６    溝
６５１    基板
６５２    接着剤
６６１    レーザビーム
６６２    コンタクトホール
６６３    接続電極
６７１    基板
６７２    コイル
６７３    接続電極
７０１    本体（Ａ）
７０２    本体（Ｂ）
７０３    筐体
７０４    操作キー
７０５    音声入力部
７０６    音声出力部
７０７    回路基板
７０８    表示パネル（Ａ）
７０９    表示パネル（Ｂ）
７１０    蝶番
７１１    透光性材料部
７１２    光電変換素子
７２１    本体
７２２    筐体
７２３    表示パネル
７２４    操作キー
７２５    音声出力部
７２６    音声入力部
７２７    光電変換素子
７２８    光電変換素子
７３１    本体
７３２    筐体
７３３    表示部
７３４    キーボード
７３５    外部接続ポート
７３６    ポインティングマウス
７４１    筐体
７４２    支持台
７４３    表示部
７５１ａ  基板
７５１ｂ  基板
７５２    液晶層
７５５ａ  偏光フィルタ
７５５ｂ  偏光フィルタ
７５３    バックライト
７５４    光電変換素子形成領域
７６１    筐体
７６２    液晶パネル
８０１    リリースボタン
８０２    メインスイッチ
８０３    ファインダ窓
８０４    フラッシュ
８０５    レンズ
８０６    鏡胴
８０７    筺体
８１１    ファインダ接眼窓
８１２    モニタ
８１３    操作ボタン
【図１】
2011164111.tif 000003
【図２】
2011164111.tif 000004
【図３】
2011164111.tif 000005
【図４】
2011164111.tif 000006
【図５】
2011164111.tif 000007
【図６】
2011164111.tif 000008
【図７】
2011164111.tif 000009
【図８】
2011164111.tif 000010
【図９】
2011164111.tif 000011
【図１０】
2011164111.tif 000012
【図１１】
2011164111.tif 000013
【図１２】
2011164111.tif 000014
【図１３】
2011164111.tif 000015
【図１４】
2011164111.tif 000016
【図１５】
2011164111.tif 000017
【図１６】
2011164111.tif 000018
【図１７】
2011164111.tif 000019
【図１８】
2011164111.tif 000020
【図１９】
2011164111.tif 000021
【図２０】
2011164111.tif 000022
【図２１】
2011164111.tif 000023
【図２２】
2011164111.tif 000024
【図２３】
2011164111.tif 000025
【図２４】
2011164111.tif 000026
【図２５】
2011164111.tif 000027
【図２６】
2011164111.tif 000028
【図２７】
2011164111.tif 000029
【図２８】
2011164111.tif 000030
【図２９】
2011164111.tif 000031
【図３０】
2011164111.tif 000032
【図３１】
2011164111.tif 000033
【図３２】
2011164111.tif 000034
【図３３】
2011164111.tif 000035