(57)【要約】【課題】インダクタ上に形成する導電性接着材によるインダクタのＬ値の変動のばらつきを抑えることを目的としている。【解決手段】本発明のスパイラル型のインダクタ１０は、半導体基板２０上に螺旋状に形成したスパイラルコイル３０と、前記半導体基板２０上に形成し、前記スパイラルコイル３０の両端と電気的に接続する一対の端子と、前記半導体基板２０上の前記一対の端子を露出させて、前記スパイラルコイル３０の保護層３６上の全面を覆う遮蔽層４０と、を備えたことを特徴とする。【選択図】図１
2011222686.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にパターンを螺旋状に形成したスパイラルコイルと、
前記半導体基板上に形成し、前記スパイラルコイルの両端と電気的に接続する一対の端子と、
前記半導体基板上の前記一対の端子を露出させて、前記スパイラルコイル上に形成した保護層の全面を覆う遮蔽層と、
を備えたことを特徴とするスパイラル型のインダクタ。
【請求項２】
前記遮蔽層は、Ａｇペーストであることを特徴とする請求項１に記載のスパイラル型のインダクタ。
【請求項３】
前記遮蔽層は、磁性材料であることを特徴とする請求項１に記載のスパイラル型のインダクタ。
【請求項４】
前記遮蔽層は、前記保護層の全面を覆う磁性材料と、前記磁性材料上に形成するＡｇペーストからなることを特徴とする請求項１に記載のスパイラル型のインダクタ。
【請求項５】
前記スパイラルコイルは、前記一対の端子間のパターンを二重のスパイラル状に形成し、前記パターンの外側に前記一対の端子を形成したことを特徴とする請求項１ないし請求項４のいずれか１項に記載のスパイラル型のインダクタ。
【請求項６】
パッケージの実装基板上に実装するＩＣ素子と、
前記ＩＣ素子の回路形成面に実装する請求項１ないし請求項５のいずれか１項に記載のスパイラル型のインダクタと、
前記スパイラル型のインダクタの前記遮蔽層の上に実装するＳＡＷ素子と、
を備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にＷＣＳＰ構造を応用したスパイラル型のインダクタ及び半導体装置に関し、インダクタのＬ値の特性変動に関するものである。
【背景技術】
【０００２】
近年半導体チップの回路形成面上に樹脂層を形成し、その上に配線を形成し、配線上に外部端子を形成したウエハレベルチップサイズパッケージ（ＷＣＳＰ）と呼ばれるパッケージが開発され、半導体デバイスの小型化・低背化に利用されている。
【０００３】
図７に従来技術に係るＷＣＳＰ構造１００を製造するための基本工程について示す。ＷＣＳＰ構造１００を製造するための基本工程は、まず（１）Ｓｉ等の半導体基板１０２上にＳｉＯ２やＳｉＮ等で保護膜１０４（パッシベーション膜）を積層し、（２）保護膜１０４の上にポリイミド等の絶縁樹脂層１０６をパターニングし、（３）絶縁樹脂層１０６上にＴｉＷ等を材料としたスパッタリングによりシード層１０８を積層し、（４）シード層１０８上にＣｕ等を材料としたスパッタリングにより配線の基層１１０を積層し、（５）配線１１４の配置に対応した位置において配線１１４を形成するためのメッキレジスト１１２をパターニングし、（６）Ｃｕ等を材料として配線の基層１１０上に電界メッキにより配線１１４を積層し、（７）メッキレジスト１１２を剥離して配線の基層１１０の露出した部分をエッチングにより除去し、（８）シード層１０８の露出した部分をエッチングにより除去し、（９）ポリイミド樹脂等を用いた絶縁樹脂層１１６（ソルダーレジスト層）を積層する。なお１層目の上に２層目を積層する場合は、（９）のソルダーレジスト層上において（３）から（９）までの工程を繰り返せばよい。
【０００４】
図８に従来技術に係るＷＣＳＰ構造１００の一例を示す。ＷＣＳＰ構造１００は半導体チップ１１８の回路形成面１２０上に積層され、回路形成面１２０上の電極１２２を再配置して半導体チップ１１８を実装する実装基板（不図示）上の電極（不図示）との電気的接続を行うものである。ＷＣＳＰ構造１００は半導体チップ１１８の回路形成面１２０において、ＳｉＯ２やＳｉＮ等で形成され電極１２２を露出するようにパターニングされたパッシベーション層１２４、ポリイミド等で形成され電極１２２を露出するようにパターニングされた１層目の絶縁層１２６、Ｃｕ等の材料を用いてスパッタリング等により形成し回路形成面１２０上の電極１２２と接続する１層目の配線１２８、ポリイミド等で形成され１層目の配線の一部を露出するようにパターニングされた２層目の絶縁層１３０、１層目の配線１２８と電気的に接続し回路形成面１２０上の電極１２２の再配置を行う２層目の配線１３２、の順に積層される。またフェースダウンボンディングを行う場合は、２層目の配線１３２上の適当な位置に半田ボール１３４を接続し、また必要に応じて２層目の配線１３２を樹脂封止するためのソルダーレジスト層１３８を積層している。
【０００５】
ここで、２層目の絶縁層１３０を形成する場合は、１層目の配線１２８の一部を露出させるようにパターニングし、２層目の絶縁層１３０に凹部１３０ａを形成する。そして２層目の配線１３２を形成すると同時に、凹部１３０ａの内壁に形成され１層目の配線１２８及び２層目の配線１３２に接続する貫通配線１３６を形成している。
【０００６】
このような構成を有することにより、回路形成面１２０上の電極１２２は、１層目の配線１２８、貫通配線１３６、２層目の配線１３２（半田ボール１３４）を介して、実装基板上の電極（不図示）の配置に対応した再配置を行いつつ実装基板上の電極（不図示）と電気的に接続することができる。
【０００７】
このようなＷＣＳＰ構造の技術を応用して基板上にインダクタを形成した受動素子チップがある。特許文献１にはスパイラル型のインダクタの構造の半導体装置が開示されている。特許文献１の半導体装置は、ＩＣ素子の回路形成面に絶縁層を形成し、その上にスパイラル状のアンテナを形成している。アンテナの外側端部に入出力端子を形成し、内側の端部は開放させている。
【０００８】
前述のインダクタを形成した受動素子チップに弾性表面波（ＳＡＷ：Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）素子を実装する場合、発振器の小型化及びＳＡＷ素子の振動特性を良くする要請のため、図９に示すようなスパイラル型のインダクタ２００上にＳＡＷ素子２０２を実装している。このときＳＡＷ素子２０２の実装に用いる接着材２０４として量産性に適し、実装の信頼性の高いＡｇペーストを用いている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−１０８４９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記図９に示すような接着材２０４にＡｇペーストを用いてＳＡＷ素子を実装する場合、Ａｇペーストを塗布手段によってインダクタ２００上の実装箇所にペーストを射出手段のノズルから射出させて塗布している。このためＡｇペーストは複数のスポット状に塗布され、Ａｇペーストの塗布量及び塗布箇所が一定せず、接着材の形成にばらつきが生じていた。Ａｇペーストは導電性、すなわち金属性を有しているためコンデンサの磁界を遮断する。インダクタ２００上に塗布した導電性接着材の形成のばらつき又は形成箇所によってインダクタの磁界を遮断する状態が変化することになり、インダクタのＬ値が変動してしまうという問題があった。
【００１１】
そこで上記従来技術の問題点を解決するため、本発明のスパイラル型のインダクタ及び半導体装置は、導電性接着材によるＬ値の変動、特にインダクタ上に形成する導電性接着材によるインダクタのＬ値の特性変動のばらつきを抑えることを目的としている。
【課題を解決するための手段】
【００１２】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
［適用例１］半導体基板上にパターンを螺旋状に形成したスパイラルコイルと、前記半導体基板上に形成し、前記スパイラルコイルの両端と電気的に接続する一対の端子と、前記半導体基板上の前記一対の端子上を露出させて、前記スパイラルコイル上に形成した保護層の全面を覆う遮蔽層と、を備えたことを特徴とするスパイラル型のインダクタ。
【００１３】
従来のようなＳＡＷ素子の実装箇所となるインダクタの一部に導電性接着材となるＡｇペーストを塗布する構成では、Ａｇペーストの塗布場所、塗布量による接着材形成のばらつきにより、インダクタの磁界を遮蔽する状態が変化してインダクタのＬ値が変動することがある。この変動値を予測することは困難であった。上記構成のようにインダクタの保護膜上全体に遮蔽層を形成することにより、インダクタのＬ値の特性変動のばらつきが一定となり、Ｌ値の予測が可能となる。従って、このＬ値の変動を予め予測してインダクタを設計することができる。またスパイラルコイルを用いることによりインダクタを薄型化することができる。
【００１４】
［適用例２］前記遮蔽層は、Ａｇペーストであることを特徴とする適用例１に記載のスパイラル型のインダクタ。
上記構成により、Ａｇペーストは保護層上に印刷又は塗布して形成することができる。従ってインダクタのＬ値の特性変動のばらつきを一定にすることが可能な遮蔽層を容易に形成することができる。Ａｇペーストによる遮蔽層はウエハ状態又は個片化された状態でも形成することができる。またＡｇペーストを導電性接着材としてインダクタ上の任意の位置にＳＡＷ素子を実装することができる。
【００１５】
［適用例３］前記遮蔽層は、磁性材料であることを特徴とする適用例１に記載のスパイラル型のインダクタ。
上記構成により、遮蔽層に磁性材料を用いているので、スパイラルコイルの磁界が磁性材料の遮蔽層に回り込み、導電性接着材の影響を受けることがなくなる。従ってインダクタのＬ値の特性変動のばらつきを一定にすることができる。またスパイラルコイルの保護層上に磁性材料の遮蔽層を形成して距離を置くことにより、容量結合を抑えることができるため、容量結合に起因する自己共振周波数の低下を抑えることができる。従って自己共振周波数を増加させてインダクタとしての特性を向上させることができる。
【００１６】
［適用例４］前記遮蔽層は、前記保護層の全面を覆う磁性材料と、前記磁性材料上に形成するＡｇペーストからなることを特徴とする請求項１に記載のスパイラル型のインダクタ。
上記構成により、磁性材料を用いた遮蔽層によるインダクタのＬ値の特性変動のばらつきを一定にすることができる。またスパイラルコイルの保護層上に磁性材料の遮蔽層を形成して距離を置くことにより、容量結合を抑えることができるため、容量結合に起因する自己共振周波数の低下を抑えることができる。従って自己共振周波数を増加させてインダクタとしての特性を向上させることができる効果を備えると共に、遮蔽層の任意の位置にＡｇペーストを接着材としてＳＡＷ素子を実装することができる。
【００１７】
［適用例５］前記スパイラルコイルは、前記端子間のパターンを二重のスパイラル状に形成し、前記パターンの外側に前記一対の端子を形成したことを特徴とする適用例１ないし適用例４のいずれか１項に記載のスパイラル型のインダクタ。
上記構成により、一対の端子はパターンの外側に形成されてスパイラルコイル内に端子が無いため、スパイラルコイル内の端子を避けながら遮蔽層を形成する必要がなく、スパイラルコイル上に遮蔽層を容易に形成することができる。またスパイラルコイル上の任意の位置にＳＡＷ素子を実装することができ実装の自由度が拡大する。
【００１８】
［適用例６］パッケージの実装基板上に実装するＩＣ素子と、前記ＩＣ素子の回路形成面に実装する適用例１ないし適用例５のいずれか１例に記載のスパイラル型のインダクタと、前記スパイラル型のインダクタの前記遮蔽層の上に実装するＳＡＷ素子と、を備えたことを特徴とする半導体装置。
上記構成により、上記スパイラル型のインダクタの特性を備えると共に、小型化及び低背化した半導体装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明のスパイラル型のインダクタの説明図であり、（１）は平面図であり、（２）は（１）のＡ−Ａ’断面図である。
【図２】磁性材料を用いた遮蔽層を形成したスパイラル型のインダクタの説明図である。
【図３】本発明の半導体装置の製造方法の説明図である。
【図４】本発明の半導体装置の製造方法の変形例の説明図である。
【図５】本発明の半導体装置の平面図である。
【図６】本発明のスパイラル型のインダクタの変形例の説明図である。
【図７】従来技術に係るＷＣＳＰ構造を製造するための基本工程を示す模式図である。
【図８】従来技術に係るＷＣＳＰ構造を示す模式図である。
【図９】従来のインダクタ上にＳＡＷ素子を実装した説明図である。
【発明を実施するための形態】
【００２０】
本発明のスパイラル型のインダクタ及び半導体装置の実施形態を添付の図面を参照しながら以下詳細に説明する。
図１は本発明のスパイラル型のインダクタの構成外略図であり、（１）は平面図であり、（２）は（１）のＡ−Ａ’断面図である。図示のように本発明のスパイラル型のインダクタ１０（以下、単にインダクタ１０という。）は、半導体基板２０上に螺旋状に形成したスパイラルコイル３０と、前記半導体基板２０上に形成し、前記スパイラルコイル３０の両端と電気的に接続する一対の端子と、前記半導体基板２０上の前記一対の端子（中心電極及び外部電極）上を露出させて、前記スパイラルコイル３０の保護膜上の全面を覆う遮蔽層４０と、を主な基本構成としている。
【００２１】
半導体基板２０は、Ｓｉ、ガラス、石英、水晶などで形成されたベアな板材が用いられる。半導体基板２０は回路形成面にＳｉＯ２やＳｉＮ等でパッシベーション膜（不図示）が形成され、前記パッシベーション膜上にポリイミド等で形成された絶縁層２２が形成され、そして前記絶縁層２２上にスパイラル型のインダクタ１０が形成される。なお集積回路を有する半導体基板においては、集積回路の電極が形成された回路形成面にＳｉＯ２やＳｉＮ等でパッシベーション膜が形成され、パッシベーション膜上にポリイミド等で形成された絶縁層が形成され、この絶縁層上にスパイラル型のインダクタが形成される。
【００２２】
半導体基板２０は、インダクタ１０の配列単位ごとにダイシングして個片化されて半導体チップとなり、インダクタ１０は半導体チップと一体化して形成される。なお本実施形態においては回路形成面に形成された電極、実装基板に接続する配線等は従来技術で述べたＷＣＳＰ構造の場合と同様なので、説明および図面での記載を省略する。
【００２３】
インダクタ１０を構成するスパイラルコイル３０は絶縁層２２上に形成され、すなわち上述のパッシベーション膜（不図示）及び絶縁層２２を介して半導体基板２０上に平面状であってスパイラル（螺旋）状に形成され、インダクタンスを発生させるものである。スパイラルコイル３０のパターンは、スパイラルコイル３０の中心端部に形成された中心電極３２、スパイラルコイル３０の外周端部と接続した外部電極３４と一体に形成される。これらは主に材料としてＣｕ、Ａｕ、Ａｇ、Ｔｉ、Ｗ、Ｔｉｗ、ＴｉＮ、Ｎｉ等の導電性材料の単体又は複合材料により、単層又は複合層に形成される。またスパイラルコイル３０は、矩形、多角形（円形、楕円でもよい）の渦巻き形状のパターンを有しており、その中心端部には中心電極３２が形成され、また外周端部から延出した外部電極３４が形成されている。外部電極３４は、スパイラルコイル３０の外側、すなわち半導体基板２０上のスパイラルコイル３０と平面視して重ならない任意の位置に配置される。
【００２４】
スパイラルコイル３０は、ポリイミド樹脂などにより保護層３６で表面を覆うように形成し、パターンを保護している。保護層３６は中心電極３２及び外部電極３４をマスクした後、ソルダーレジスト層を塗布して形成される。あるいは、スパイラルコイル３０上の全面に形成した後、外部電極３４及び中心電極３２上の保護層３６を削除して露出させるようにしてもよい。
【００２５】
保護層３６の表面には、さらに遮蔽層４０が形成されている。遮蔽層４０は、保護層３６と同様に中心電極３２及び外部電極３４を除き、インダクタ１０のスパイラルコイル３０上の全面を覆うように形成している。このため半導体基板２０上の電極部分（一対の端子）は被膜せずに露出している。遮蔽層４０は金属材料であり、Ａｇペーストを用いることができる。Ａｇペーストによる遮蔽層４０は、スクリーン印刷、インクジェット又は塗布により保護層３６上に形成することができる。
【００２６】
Ａｇペーストを塗布する場合には、インダクタ１０を形成したウエハをインダクタ１０の配列単位で個片化し、半導体装置のＩＣ素子上に実装した状態で射出手段により塗布して形成することができる。このとき中心電極３２及び外部電極３４の電極上を除いて塗布している。また個片化する前のウエハの状態で中心電極３２又は外部電極３４をマスキングしてＡｇペーストを印刷した後、焼成して形成することもできる。
【００２７】
一方、スクリーン印刷、インクジェットにより遮蔽層４０を形成する場合には、個片化する前のウエハの状態で、中心電極３２又は外部電極３４をマスキングしてＡｇペーストをスクリーン印刷で一括印刷した後、焼成して硬化させ形成することができる。
【００２８】
なお遮蔽層４０は、Ａｇペーストのほかに磁性材料を用いることもできる。磁性材料は、ポリイミド系の樹脂に磁性粉を混ぜて、有機溶剤で溶かしたものを用いることができる。従って磁性材料による遮蔽層は、ペースト状でありＡｇペーストと同様にスクリーン印刷、インクジェット又は塗布により保護層３６上に形成することができる。
【００２９】
図２は磁性材料を用いた遮蔽層を形成したスパイラル型のインダクタの説明図である。遮蔽層を印刷により保護層上に形成した場合、焼成して硬化させているため、接着材としてインダクタ上にＳＡＷ素子を実装することができない。そこで、図示のように印刷により遮蔽層４０を形成した後、ＳＡＷ素子５０の実装箇所に、接着材としてＡｇペースト４２を塗布してＳＡＷ素子５０を実装させている。
【００３０】
また磁性材料を用いた遮蔽層４０は、スパイラルコイル３０から発生する磁界が磁性材料を用いた遮蔽層４０により回り込み（図中の矢印）、ＳＡＷ素子５０を実装する際に用いる導電性接着材となるＡｇペースト４２の影響を受けることが無くなる。これによりＡｇペーストの塗布のばらつきによるＬ値の特性変動のばらつきを抑えることができる。
【００３１】
またスパイラルコイルの保護層上に磁性材料の遮蔽層を形成して距離を置くことにより、容量結合を抑えることができるため、容量結合に起因する自己共振周波数の低下を抑えることができる。従って自己共振周波数を増加させてインダクタとしての特性を向上させることができる。
【００３２】
上記構成によるスパイラル型のインダクタを用いた半導体装置の製造方法について以下説明する。図３は本発明の半導体装置の製造方法の説明図である。
スパイラル型のインダクタ１０は、従来技術で説明したＷＣＳＰ構造の工法に従って形成することができる。すなわちＳｉ等のウエハ上にＳｉＯ２やＳｉＮ等でパッシベーション膜を積層し、パッシベーション膜の上にポリイミド等の絶縁樹脂層をパターニングし、絶縁樹脂層上にＴｉＷ等を材料としたスパッタリングによりシード層を積層し、シード層上にＣｕ等を材料としたスパッタリングにより配線の基層を積層する。次にスパイラルコイル３０のパターンの配置に対応した位置においてパターンを形成するためのメッキレジストをパターニングし、Ｃｕ等を材料として配線の基層上に電界メッキによりパターンを積層し、メッキレジストを剥離して配線の基層の露出した部分をエッチングにより除去し、シード層の露出した部分をエッチングにより除去する。最後にポリイミド樹脂等を用いた保護層をウエハ上の外部電極及び中心電極を除き、スパイラルコイルの全面を覆おうように積層する。
【００３３】
このようにウエハ上に複数形成したスパイラル型のインダクタを配列単位ごとにダイシングして個片化する。また半導体装置６０は、図３（１）に示すように、予めパッケージの実装基板６２上の接続電極（不図示）とＩＣ素子７０の実装端子（不図示）を電気的に接続させて実装基板６２上にＩＣ素子７０を実装させている。そしてＩＣ素子７０上にスパイラル型のインダクタ１０を実装する。なおＩＣ素子７０は少なくともＳＡＷ素子５０を駆動させる発振回路を備えた半導体集積回路である。
【００３４】
図３（２）に示すようにインダクタ１０のスパイラルコイル３０の保護層３６上にＡｇペースト又は磁性材料を塗布して遮蔽層４０を形成する。Ａｇペースト又は磁性材料による遮蔽層４０は、射出手段（ディスペンサー）８０のノズル先端から保護層３６面へスポット状に射出させて形成させる。このとき中心電極３２及び外部電極３４上に被膜しないように形成している。
【００３５】
次に図３（３）に示すようにＡｇペーストを塗布した後、ＳＡＷ素子５０をインダクタ１０上に実装する。図５は本発明の半導体装置の平面図である。図５に示すように、ＳＡＷ素子５０はインダクタ１０を平面視して一対の端子（中心電極３２及び外部電極３４）と重ならない位置に実装している。ＳＡＷ素子５０を実装した後、焼成処理を行い、遮蔽層４０を硬化させる。なおＳＡＷ素子５０は、一例として水晶、リチウムタンタレート、リチウムニオベートなどの圧電材料からなる矩形基板の上面中央に１対の交差指電極からなるＩＤＴが形成され、その長手方向両側に格子状の反射器が形成されている。各交差指電極にはそのバスバーに連続して前記基板の長手方向辺縁近傍に一対のボンディングパッドが形成されているものである。
【００３６】
図３（４）に示すようにＳＡＷ素子５０とインダクタ１０間及びインダクタ１０とＩＣ素子７０間をワイヤボンディングによる電気的な接続を行う。具体的にＳＡＷ素子５０とインダクタ１０の中心電極３２及び外部電極３４との接続はアルミワイヤ８２を使用し、その先端部を電極面にウェッジツールで加圧しながら超音波振動を加えて接合するウェッジボンディング法により行っている。またインダクタ１０とＩＣ素子との接続はＡｕ線によるボンディングを行っている。
【００３７】
図３（５）に示すように実装基板６２の開口部を蓋体８４で気密に封止する。蓋体８４は一例として材質にコバールを用いて、窒素雰囲気下でシームリング（不図示）を介してシーム溶接により接合封止している。これによりパッケージ内にＩＣ素子７０及びＳＡＷ素子５０を備え、スパイラル型のインダクタ１０の遮蔽層４０の上にＳＡＷ素子５０を実装した半導体装置６０が得られる。
【００３８】
次にスパイラル型のインダクタを用いた半導体装置の製造方法の変形例について以下説明する。図４は本発明の半導体装置の製造方法の変形例の説明図である。  
変形例の半導体装置の製造方法は、遮蔽層をスクリーン印刷、インクジェットによりウエハ上に形成している。
【００３９】
具体的にウエハ上に形成するインダクタ１０は、前述のインダクタ１０の製造方法と同様の方法により行う（図４（１））。
次にインダクタ１０の保護層３６上に遮蔽層４０を形成する（図４（２））。遮蔽層４０は、スクリーン印刷、インクジェットにより一括に印刷して形成することができる。遮蔽層４０を印刷した後、焼成処理を行って遮蔽層４０を硬化させる。なおこのとき中心電極３２及び外部電極３４上にはマスキングして、遮蔽層４０が被膜されないようにしている。このように印刷による遮蔽層４０の場合、ウエハ上で一括形成することができる。
【００４０】
次にウエハ上に複数形成したスパイラル型のインダクタを配列単位ごとにダイシングして個片化する。また半導体装置は、図３（１）と同様に予めパッケージの実装基板６２上の接続電極（不図示）とＩＣ素子７０の実装端子（不図示）を電気的に接続させて実装基板６２上にＩＣ素子７０を実装させている。そしてＩＣ素子７０上にスパイラル型のインダクタ１０を実装する（図４（３））。
【００４１】
図４（４）に示すようにＳＡＷ素子５０の実装箇所となるスパイラルコイル３０上にＡｇペースト４２を塗布した後、ＳＡＷ素子５０をインダクタ１０上に実装する。ＳＡＷ素子５０を実装した後、焼成処理を行い、Ａｇペースト４２を硬化させる。
【００４２】
次に図３（４）と同様にＳＡＷ素子５０とインダクタ１０間及びインダクタ１０とＩＣ素子７０間をワイヤボンディングによる電気的な接続を行う（図４（５））。
【００４３】
最後に図３（５）と同様に実装基板６２の開口部を蓋体８４で気密に封止する。蓋体８４は一例として材質にコバールを用いて、窒素雰囲気下でシームリング（不図示）を介してシーム溶接により接合封止している。これによりパッケージ内にＩＣ素子７０及びＳＡＷ素子５０を備え、スパイラル型のインダクタ１０の遮蔽層４０の上にＳＡＷ素子５０を実装した半導体装置６０が得られる図４（６）
【００４４】
次に本発明のスパイラル型のインダクタの変形例について説明する。図６は本発明のスパイラル型のインダクタの変形例の説明図である。図示のように変形例のスパイラル型のインダクタ１０Ａは、図１に示すインダクタ１０とコイルの形状が異なっている。具体的にスパイラルコイル３０Ａは、一対の端子３５Ａ、３５Ｂ間のパターンを二重のスパイラル状に形成し、外側に前記一対の端子３５Ａ、３５Ｂを形成した構成である。そして保護層３６をスパイラルコイル３０Ａ上に形成している（図中の点線で囲まれた範囲）。このときスパイラルコイル３０Ａの両端に接続する一対の電極３５Ａ、３５Ｂはコイルの外側に形成されるため、保護層３６の形成を一工程で容易に行なうことができる。さらに保護層３６上に形成する遮蔽層４０についても、同様に一工程で形成することができる（図中の点線で囲まれた範囲）。
【００４５】
上記構成による本発明のスパイラル型のインダクタによれば、インダクタの保護膜上全体に遮蔽膜を形成することにより、インダクタのＬ値の特性変動のばらつきが一定となり、Ｌ値の予測が可能となる。従ってこのＬ値の変動を予め予測してインダクタを設計することができる。またスパイラルコイルを用いることによりインダクタを薄型化することができる。
【００４６】
また遮蔽層にはＡｇペーストを用いることにより、保護層上に印刷又は塗布して形成することができる。従ってインダクタのＬ値の特性変動のばらつきを一定にすることが可能な遮蔽層を容易に形成することができる。Ａｇペーストによる遮蔽層はウエハ状態又は個片化された状態でも形成することができる。またＡｇペーストを導電性接着材としてインダクタ上の任意の位置にＳＡＷ素子を実装することができる。
【００４７】
また遮蔽層に磁性材料を用いているので、スパイラルコイルの磁界が磁性材料の遮蔽層に回り込み、導電性接着材の影響を受けることがなくなる。従ってインダクタのＬ値の特性変動のばらつきを一定にすることができる。またスパイラルコイルの保護層上に磁性材料の遮蔽層を形成して距離を置くことにより、容量結合を抑えることができるため、容量結合に起因する自己共振周波数の低下を抑えることができる。従って自己共振周波数を増加させてインダクタとしての特性を向上させることができる。
【００４８】
前記遮蔽層は、前記保護層の全面を覆う磁性材料と、前記磁性材料上に形成するＡｇペーストから構成することにより、磁性材料を用いた遮蔽層によるインダクタのＬ値の特性変動のばらつきを一定にすることができる。また容量結合を抑えて、自己共振周波数を増加させてインダクタとしての特性を向上させることができる効果を備えると共に、遮蔽層の任意の位置にＡｇペーストを接着材としてＳＡＷ素子を実装することができる。
【００４９】
スパイラルコイルは、前記端子間のパターンを二重のスパイラル状に形成し、前記パターンの外側に前記一対の端子を形成した構成により、一対の端子はパターンの外側に形成されてスパイラルコイル内に端子が無いため、スパイラルコイル内の端子を避けながら遮蔽層を形成する必要がなく、スパイラルコイル上に遮蔽層を容易に形成することができる。またスパイラルコイル上の任意の位置にＳＡＷ素子を実装することができ実装の自由度が拡大する。
【００５０】
また上記構成による本発明の半導体装置によれば、上記スパイラル型のインダクタの特性を備えると共に、小型化及び低背化した半導体装置を提供することができる。
【符号の説明】
【００５１】
１０、１０Ａ………スパイラル型のインダクタ、２０………半導体基板、２２………絶縁層、３０、３０Ａ………スパイラルコイル、３２………中心電極、３４………外部電極、３６………保護層、４０………遮蔽層、４２………Ａｇペースト、５０………ＳＡＷ素子、６０………半導体装置、６２………実装基板、７０………ＩＣ素子、８０………射出手段、８２………アルミワイヤ、８４………蓋体、１００………ＷＣＳＰ構造、１０２………半導体基板、１０４………保護膜、１０６………絶縁樹脂層、１０８………シード層、１１０………配線の基層、１１２………メッキレジスト、１１４………配線、１１６………絶縁樹脂層、１１８………半導体チップ、１２０………回路形成面、１２２………電極、１２４………パッシベーション層、１２６………１層目の絶縁層、１２８………１層目の配線、１３０………２層目の絶縁層、１３２………２層目の配線、１３４………半田ボール、１３６………貫通配線、１３８………ソルダーレジスト層、２００………スパイラル型のインダクタ、２０２………ＳＡＷ素子、２０４………接着材。
【図１】
2011222686.tif 000003
【図２】
2011222686.tif 000004
【図３】
2011222686.tif 000005
【図４】
2011222686.tif 000006
【図５】
2011222686.tif 000007
【図６】
2011222686.tif 000008
【図７】
2011222686.tif 000009
【図９】
2011222686.tif 000010
【図８】
2011222686.tif 000011