(57)【要約】【課題】同期式光ファイバ網伝送装置や同期デジタルハイアラーキ伝送装置にて使用されるポインタ処理装置の回路規模を削減する。【解決手段】ポインタ処理装置１５は、第１クロックに同期する受信フレームを第２クロックに同期させる第１同期化部２１、２４と、受信フレームに含まれるポインタバイトの値に応じて、第２クロックに同期する受信フレームのスタッフ処理を行う第１スタッフ処理部３１と、を備える。【選択図】図４
2011135187.tif 000002
【特許請求の範囲】
【請求項１】
第１クロックに同期する受信フレームを第２クロックに同期させる第１同期化部と、
前記受信フレームに含まれるポインタバイトの値に応じて、前記第２クロックに同期する前記受信フレームのスタッフ処理を行う第１スタッフ処理部と、
を備えるポインタ処理装置。
【請求項２】
前記第１クロックの位相と前記第２クロックの位相を比較する位相比較部と、
前記第１クロックと前記第２クロックとの間の位相差が所定の範囲内にないとき、前記第２クロックに同期する前記受信フレームのスタッフ処理を行う第２スタッフ処理部と、
を備える請求項１に記載のポインタ処理装置。
【請求項３】
前記第１同期化部は、
前記第１クロックに同期してデータが書き込まれ、前記第２クロックに同期してデータが読み出される第１記憶部と、
前記第１記憶部からデータを読み出すアドレスを決定する第１アドレス決定部と、
を備え、
前記第１記憶部には、前記受信フレームのペイロード及びＨ３バイトが書き込まれ、
前記第１アドレス決定部は、前記ポインタバイトの値に応じて前記第１記憶部からデータを読み出すアドレスの範囲を決定する、請求項１又は２に記載のポインタ処理装置。
【請求項４】
前記第１クロックに同期する前記受信フレーム内の所定タイミングを示すタイミング信号を、前記第２クロックに同期する前記受信フレームに同期化させる第２同期化部を備える、請求項１〜３のいずれか一項のポインタ処理装置。
【請求項５】
前記第２同期化部により同期化された前記タイミング信号が示すタイミングにおける所定のカウンタによるカウント数と、前記第２クロックに同期する送信フレーム内の所定タイミングにおける前記所定のカウンタによるカウント数との差、及び前記ポインタバイトが示すポインタ値とに基づいて、前記送信フレームのポインタを計算するポインタ計算部を備える請求項４に記載のポインタ処理装置。
【請求項６】
第１クロックに同期する受信フレームを第２クロックに同期させ、
前記受信フレームに含まれるポインタバイトの値に応じて、前記第２クロックに同期する前記受信フレームのスタッフ処理を行う、ポインタ処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で論じられる実施態様は、ＳＯＮＥＴ（同期式光ファイバ網: Synchronous Optical Network）／ＳＤＨ（同期デジタルハイアラーキ: Synchronous Digital Hierarchy）伝送装置にて使用されるポインタ処理装置及びポインタ処理方法に関する。
【背景技術】
【０００２】
図１は、従来のＳＯＮＥＴ／ＳＤＨ伝送装置におけるポインタ処理部の構成図である。ポインタ処理部９０は、第１フレームカウンタ９１と、受信ポインタ処理部９２と、記憶部９３と、第１アドレス生成部９４と、第２アドレス生成部９５と、位相比較部９６と、スタッフ処理部９７と、ポインタ生成部９８を備える。
【０００３】
ポインタ処理部９０は、複数の第１の形式の多重化信号ｄｔ＃１〜ｄｔ＃１６を含む多重化信号群を受信する。第１の形式の多重化信号ｄｔ＃１〜ｄｔ＃１６は、ＳＯＮＥＴ／ＳＤＨ伝送装置が受信した第２の形式の多重化信号を多重分離化することにより生成された信号である。図１に示すポインタ処理部９０の例は、ＳＯＮＥＴ／ＳＤＨ伝送装置が受信した受信されたＳＴＳ−１９２信号を多重分離化することにより生成された１６個のＳＴＳ−１２信号を受信する。また、ポインタ処理部９０は、各多重化信号内の各フレームの中の所定のタイミングを示す第１タイミング信号を受信する。
【０００４】
第１フレームカウンタ９１は、第１タイミング信号を受信する。第１フレームカウンタ９１は、第１タイミング信号に基づいて、第１ｓｐｅ  ｅｎａｂｌｅ信号、Ｈ１タイミング信号、Ｈ２タイミング信号、Ｈ３タイミング信号、ｉｎｃタイミング信号及びチャネルスロット情報を生成する。
【０００５】
図２は、ＳＴＳ（同期転送信号：Synchronous Transport Signal）−１フレームフォーマットの説明図である。ＳＯＮＥＴ伝送装置で伝送されるＳＴＳ−１フレームは、３バイト×３行のＳＯＨ（セクションオーバヘッド: Section Over Head）と、３バイト×６行のＬＯＨ（ラインオーバヘッド: Line Over Head）と、８７バイト×９行のペイロードを含む。なお、以下の説明において用語「ペイロード」は、ＳＴＳフレームのペイロードを示す意味で使用される。
【０００６】
ＬＯＨは、ポインタバイトであるＨ１バイト、Ｈ２バイト、Ｈ３バイトを含む。またペイロード内の各バイトには番地が割り当てられている。Ｈ３バイトの直後のバイトに番地「０」が割り当てられている。
【０００７】
図３は、ＳＴＳ−１２フレームフォーマットの説明図である。ＳＴＳ−１２フレームは、１２個のＳＴＳ−１フレームを多重化させたフレームである。図中の＃１、＃２〜＃１２は、１２個とのＳＴＳフレームのそれぞれのＨ１バイト、Ｈ２バイト、Ｈ３バイト及びペイロード中の番地「０」のバイトを示す。ＳＴＳ−１２フレームは、図３に示すようにＳＴＳ−１フレームを１２個多重化させたフォーマットを有する。
【０００８】
図１を参照する。第１ｓｐｅ  ｅｎａｂｌｅ信号は、ポインタ処理部９０が多重化信号ｄｔ＃１〜ｄｔ＃１６のペイロードを受信している期間を示す信号である。例えば、第１ｓｐｅ  ｅｎａｂｌｅ信号は、多重化信号ｄｔ＃１〜ｄｔ＃１６中のペイロードが受信される期間に値「イネーブル」を有し、それ以外の期間では値「ディゼーブル」を有する信号である。
【０００９】
Ｈ１タイミング信号は、ポインタ処理部９０が多重化信号ｄｔ＃１〜ｄｔ＃１６中のＨ１バイトを受信するタイミングを示す信号である。また、Ｈ２タイミング信号は、ポインタ処理部９０がＨ２バイトを受信するタイミングを示す信号である。Ｈ３タイミング信号は、ポインタ処理部９０がＨ３バイトを受信するタイミングを示す信号である。ｉｎｃタイミング信号は、ポインタ処理部９０がＨ３バイトの次のバイト、すなわち番地「０」のバイトを受信するタイミングを示す信号である。チャネルスロット情報は、多重化信号ｄｔ＃１〜ｄｔ＃１６の各々に含まれるフレームの位置を示す信号である。
【００１０】
受信ポインタ処理部９２は、多重化信号ｄｔ＃１〜ｄｔ＃１６、第１ｓｐｅ  ｅｎａｂｌｅ信号、Ｈ１タイミング信号、Ｈ２タイミング信号、Ｈ３タイミング信号、ｉｎｃタイミング信号及びチャネルスロット情報を受信する。
【００１１】
受信ポインタ処理部９２は、記憶部９３への多重化信号ｄｔ＃１〜ｄｔ＃１６の書き込みタイミングを指示するイネーブル信号である第２ｓｐｅ  ｅｎａｂｌｅ信号を生成する。受信ポインタ処理部９２は、Ｈ１タイミング信号及びＨ２タイミング信号に従って、多重化信号ｄｔ＃１〜ｄｔ＃１６中のＨ１バイト及びＨ２バイトを抽出する。受信ポインタ処理部９２は、Ｈ１バイト及びＨ２バイトに従って、受信フレームに正スタッフ及び負スタッフが施されているか否かを判定する。
【００１２】
受信フレームに正スタッフが行われているとき、受信ポインタ処理部９２は、Ｈ３バイトの次のバイトが受信されている期間において、第１ｓｐｅ  ｅｎａｂｌｅ信号の値を「ディゼーブル」に変更することにより第２ｓｐｅ  ｅｎａｂｌｅ信号を生成する。受信フレームに負スタッフが行われているとき、受信ポインタ処理部９２は、Ｈ３バイトが受信されている期間において、第１ｓｐｅ  ｅｎａｂｌｅ信号の値を「イネーブル」に変更することにより第２ｓｐｅ  ｅｎａｂｌｅ信号を生成する。受信フレームにスタッフが行われていない場合には、第１ｓｐｅ  ｅｎａｂｌｅ信号を第２ｓｐｅ  ｅｎａｂｌｅ信号として出力する。
【００１３】
また、受信ポインタ処理部９２は、Ｈ１バイト及びＨ２バイトの値に従って、受信フレームに格納されるＪ１バイトを受信したタイミングを示すＪ１タイミング信号を生成する。受信ポインタ処理部９２は、Ｈ１バイト及びＨ２バイトにおいて指定されたポインタの値だけカウンタを動作させることによってＪ１バイトを受信するタイミングを検出する。
【００１４】
受信ポインタ処理部９２は、ポインタ処理部９０がペイロード又はＨ３バイトを受信している期間のうち、Ｊ１バイトを受信する期間だけＪ１タイミング信号の値を「イネーブル」にする。Ｊ１タイミング信号は記憶部９３に出力され、記憶部９３への多重化信号ｄｔ＃１〜ｄｔ＃１６の書き込みに同期して記憶部９３に書き込まれる。
【００１５】
記憶部９３には、第１クロック及び第２クロックが供給される。第１クロックは、受信信号から抽出した回線クロックを分周することによって生成されるクロックである。また第２クロックは、ＳＯＮＥＴ／ＳＤＨ伝送装置のクロック供給装置から供給される基準クロックを分周することによって生成されるクロックである。多重化信号ｄｔ＃１〜ｄｔ＃１６が第１クロックに同期して記憶部９３へ書き込まれ、第２クロックに同期して記憶部９３から読み出されることによって、多重化信号ｄｔ＃１〜ｄｔ＃１６は第２クロックに同期する。記憶部９３は、多重化信号ｄｔ＃１〜ｄｔ＃１６を第２クロックへ同期させるためのバッファとして使用される。
【００１６】
第１アドレス生成部９４は、多重化信号ｄｔ＃１〜ｄｔ＃１６及びＪ１タイミング信号を記憶部９３へ書き込むための書込アドレスを生成する。第１アドレス生成部９４は、第２ｓｐｅ  ｅｎａｂｌｅ信号に従ってカウンタを動作させることによって書込アドレスを生成する。
【００１７】
第２アドレス生成部９５は、記憶部９３から多重化信号ｄｔ＃１〜ｄｔ＃１６及びＪ１タイミング信号を読み出すための読出アドレスを生成する。第２アドレス生成部９５は、後述するスタッフ処理部９７によって生成される第４ｓｐｅ  ｅｎａｂｌｅ信号に従ってカウンタを動作させることによって読出アドレスを生成する。
【００１８】
位相比較部９６は、記憶部９３の書込クロックの位相と読出クロックの位相とを比較する。ここで「書込クロック」とは、第１クロックのうち、記憶部９３への多重化信号ｄｔ＃１〜ｄｔ＃１６の書き込みに使用された部分をいう。「書込クロックの位相」は、多重化信号ｄｔ＃１〜ｄｔ＃１６が記憶部９３へ書き込まれる期間に生じた第１クロックの位相変化の合計に等しい。すなわち、書込クロックの位相は、第２ｓｐｅ  ｅｎａｂｌｅ信号の値が「イネーブル」である期間に生じた第１クロックの位相変化の合計に等しい。
【００１９】
また、「読出クロック」とは、第２クロックのうち、記憶部９３からの多重化信号ｄｔ＃１〜ｄｔ＃１６の読み出しに使用された部分をいう。そして「読出クロックの位相」は、多重化信号ｄｔ＃１〜ｄｔ＃１６が記憶部９３から読み出される期間に生じた第２クロックの位相変化の合計に等しい。すなわち、読出クロックの位相は、第４ｓｐｅ  ｅｎａｂｌｅ信号の値が「イネーブル」である期間に生じた第２クロックの位相変化の合計に等しい。
【００２０】
位相比較部９６は、これらの位相間の位相差が所定の範囲内にないときは、正スタッフ又は負スタッフを要求するスタッフ処理要求信号をスタッフ処理部９７へ出力する。書込クロックの位相と読出クロックの位相との位相差は、多重化信号ｄｔ＃１〜ｄｔ＃１６を記憶部９３へ書き込むための書込アドレスと多重化信号ｄｔ＃１〜ｄｔ＃１６を記憶部９３から読み出すための読出アドレスの相対位置として観察できる。このため、第１アドレス生成部９４は、書込アドレスが所定の範囲内にあるときに値が「イネーブル」となる位相比較用パルスを生成する。
【００２１】
位相比較部９６は、位相比較用パルスと第４ｓｐｅ  ｅｎａｂｌｅ信号を受信して、書込アドレスと読出アドレスの相対位置を判定することによって、書込クロックの位相と読出クロックの位相とを比較する。
【００２２】
スタッフ処理部９７は、第３ｓｐｅ  ｅｎａｂｌｅ信号を受信する。第３ｓｐｅ  ｅｎａｂｌｅ信号は、多重化信号ｄｔ＃１〜ｄｔ＃１６を送信フレームのペイロードに格納するために、いつポインタ処理部９０からパスデータ＃１〜＃１６を出力すべきかを指定する信号である。第３ｓｐｅ  ｅｎａｂｌｅ信号は、送信フレームのペイロード部分に格納するための出力期間において値「イネーブル」を有し、それ以外の期間では値「ディゼーブル」を有する。
【００２３】
スタッフ処理部９７は、スタッフ処理要求信号に従って、第４ｓｐｅ  ｅｎａｂｌｅ信号を生成する。第４ｓｐｅ  ｅｎａｂｌｅ信号は、送信フレームに格納されるデータを記憶部９３から読み出すタイミングを示す。正スタッフが要求されているとき、スタッフ処理部９７は、Ｈ３バイトの次のバイトを読み出す期間において、第３ｓｐｅ  ｅｎａｂｌｅ信号の値を「ディゼーブル」に変更することにより第４ｓｐｅ  ｅｎａｂｌｅ信号を生成する。負スタッフが要求されているとき、スタッフ処理部９７は、Ｈ３バイトを読み出す期間において、第３ｓｐｅ  ｅｎａｂｌｅ信号の値を「イネーブル」に変更することにより第４ｓｐｅ  ｅｎａｂｌｅ信号を生成する。
【００２４】
また、スタッフ処理部９７は、スタッフ処理を行ったとき、正スタッフ及び負スタッフのいずれを実行したかを示すスタッフ処理実行情報を生成する。
【００２５】
ポインタ生成部９８は、送信フレームにおいてＪ１バイトが格納される番地を示す送信ポインタ値を生成する。ポインタ生成部９８は、スタッフ処理実行情報と、記憶部９３から読み出されるＪ１タイミング信号と、第４ｓｐｅ  ｅｎａｂｌｅ信号と、第２タイミング信号を受信する。第２タイミング信号は、送信フレームの中の番地「０」に格納されるデータを記憶部９３から読み出すタイミングを示す信号である。
【００２６】
ポインタ生成部９８は、Ｊ１タイミング信号及び第２タイミング信号により示されるそれぞれのタイミングの間において、第４ｓｐｅ  ｅｎａｂｌｅ信号に従ってカウンタを動作させる。ポインタ生成部９８は、得られたカウント数をスタッフ処理の有無及び種類に応じて加減することにより送信ポインタ値を生成する。
【００２７】
なお、入力信号についてオーバヘッドの終端処理を行なうオーバヘッド終端処理部と、オーバヘッド終端処理部の出力を、オーバヘッド終端処理側クロックに基づくものからポインタ処理側クロックに基づくものに乗せ換えるクロック乗換部と、クロック乗換部でポインタ処理側クロックに基づくものに乗せ換えられたオーバヘッド終端処理部の出力について、時分割によりポインタ処理を行なうポインタ処理部とを備えるポインタ処理装置が提案されている。
【００２８】
また、パラレルに受信した複数の多重信号における各ポインタデータをシリアル化するポインタシリアル化部と、このポインタシリアル化部でシリアル化されたポインタデータに基づいて受信ポインタ処理を各多重信号に対して共通で行なう共通ポインタ処理部とを備えるポインタ処理装置が提案されている。この共通ポインタ処理部は、各多重信号についてのポインタ処理の処理結果を、この処理結果に基づき多重信号の主信号に対して所定の処理を施す複数の主信号処理装置へシリアルに供給する。
【００２９】
このポインタ処理装置は、コンカチネーション先頭チャンネルコピー部を備える。多重信号が先頭チャンネルデータと先頭チャンネルデータに従属する従属チャンネルデータとを有してなるコンカチネーション構成である場合に、コンカチネーション先頭チャンネルコピー部は、共通ポインタ処理部から上記のポインタ処理結果をシリアルに受けて先頭チャンネルデータについてのポインタ処理結果を、従属チャンネルデータについてのポインタ処理結果として主信号処理装置へシリアルにコピー出力する。
【先行技術文献】
【特許文献】
【００３０】
【特許文献１】特開平８−７９２３１号公報
【特許文献２】特開２０００−４１０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００３１】
従来のポインタ処理装置は、第１クロックに同期する多重化信号を第２クロックに同期させる前に、受信した多重化信号のポインタバイトに基づくスタッフ処理を行っていた。例えば、多重化信号をバッファに書き込んだ後に第２クロックに同期して読み出す際に、正スタッフの場合には、Ｈ３バイトの次の位置のバイトの書き込みがスキップされる。一方で負スタッフの場合には、ペイロードに加えてＨ３バイトもバッファに書き込まれる。
【００３２】
受信された多重化信号のスタッフの有無は、多重化信号内に多重化された信号毎に異なる。このため、バッファへの多重化信号の書き込みに使用された書込クロックの位相は、多重化された信号毎に異なっていた。この結果、従来のポインタ処理装置は、多重化される信号毎に、書込クロックの位相とバッファからの多重化信号の読み出しに使用された読出クロックの位相を比較する位相比較回路を備えていた。
【００３３】
実施態様に係る装置及び方法は、位相比較回路を多重化信号内に多重化される信号間で共用することにより、ポインタ処理装置の回路規模を削減することを目的とする。
【課題を解決するための手段】
【００３４】
実施例の一態様によれば、第１クロックに同期する受信フレームを第２クロックに同期させる第１同期化部と、受信フレームに含まれるポインタバイトの値に応じて、第２クロックに同期する受信フレームのスタッフ処理を行う第１スタッフ処理部と、を備えるポインタ処理装置が与えられる。
【００３５】
実施例の他の一態様によれば、第１クロックに同期する受信フレームを第２クロックに同期させ、受信フレームに含まれるポインタバイトの値に応じて、第２クロックに同期する前記受信フレームのスタッフ処理を行う、ポインタ処理方法が与えられる。
【発明の効果】
【００３６】
本件開示の装置又は方法によれば、ポインタ処理装置の回路規模を削減することができる。
【図面の簡単な説明】
【００３７】
【図１】従来のポインタ処理部の構成図である。
【図２】ＳＴＳ−１フレームフォーマットの説明図である。
【図３】ＳＴＳ−１２フレームフォーマットの説明図である。
【図４】ＳＯＮＥＴ／ＳＤＨ伝送装置の実施例の構成図である。
【図５】図４に示すポインタ処理部の構成図（その１）である。
【図６】図４に示すポインタ処理部の構成図（その２）である。
【図７】第１記憶部に格納されるＳＴＳ−１２フレームの範囲の説明図である。
【発明を実施するための形態】
【００３８】
以下、添付する図面を参照して本発明の実施例について説明する。図４は、ＳＯＮＥＴ／ＳＤＨ伝送装置の実施例の構成図である。図４は、実際のＳＯＮＥＴ／ＳＤＨ伝送装置の構成のうち、実施例の説明に関連する部分を図示している。また、以下の説明では、実施例のＳＯＮＥＴ／ＳＤＨ伝送装置にて伝送される多重化信号としてＳＴＳ−１９２信号が例示される。しかし、実施例のＳＯＮＥＴ／ＳＤＨ伝送装置にて伝送される多重化信号は、他のビットレートの信号であってもよい。
【００３９】
ＳＯＮＥＴ／ＳＤＨ伝送装置１は、シリアルパラレル変換器（Ｓ／Ｐ）１０と、同期検出器１１と、ビットアライメント部１２と、第３フレームカウンタ１３と、オーバヘッド（ＯＨ）終端部１４を備える。また、ＳＯＮＥＴ／ＳＤＨ伝送装置１は、ポインタ処理部１５と、第１分周器１６と、第２分周器１７と、第２フレームカウンタ１８と、マッピング部１９を備える。
【００４０】
シリアルパラレル変換器１０は、第１の形式の多重化信号である複数のＳＴＳ−１２信号ｄｔ＃１〜ｄｔ＃１６を含んだ、第２の形式の多重化信号であるＳＴＳ−１９２信号をパラレル形式の信号へ変換する。同期検出器１１は、ＳＴＳ−１９２信号のフレーム同期を検出する。ビットアライメント部１２は、検出されたフレーム同期に従ってＳＴＳ−１９２信号を多重分離化することにより、１６個のＳＴＳ−１２信号ｄｔ＃１〜ｄｔ＃１６を生成する。なお、以下の説明において、ＳＯＮＥＴ／ＳＤＨ伝送装置１にて受信された多重化信号ｄｔ＃１〜ｄｔ＃１６を、「受信多重化信号ｄｔ＃１〜ｄｔ＃１６」と表記することがある。また、受信多重化信号に含まれるＳＴＳフレームを「受信フレーム」と表記することがある。
【００４１】
第３フレームカウンタ１３は、検出されたフレーム同期に従って、オーバヘッド（ＯＨ）タイミング信号と、チャネルスロット情報を生成する。オーバヘッドタイミング信号は、受信多重化信号ｄｔ＃１〜ｄｔ＃１６におけるＳＯＨの開始タイミング及びＬＯＨの開始タイミングを示すタイミング信号である。チャネルスロット情報は、受信多重化信号ｄｔ＃１〜ｄｔ＃１６の各々に含まれるフレームの位置を示す信号である。
【００４２】
オーバヘッド終端部１４は、受信多重化信号ｄｔ＃１〜ｄｔ＃１６と、オーバヘッドタイミング信号と、チャネルスロット情報を受信し、受信多重化信号ｄｔ＃１〜ｄｔ＃１６内の各フレームの中の所定のタイミングを示す第１タイミング信号を生成する。第１分周器１６は、受信信号から抽出した回線クロックを分周することによって、第１クロックを生成する。また、第２分周器１７は、ＳＯＮＥＴ／ＳＤＨ伝送装置１に設けられたクロック供給装置から供給される基準クロックを分周することによって第２クロックを生成する。
【００４３】
ポインタ処理部１５は、受信多重化信号ｄｔ＃１〜ｄｔ＃１６を第２クロックに同期させ、パスデータ＃１〜パスデータ＃１６として出力する。パスデータ＃１〜パスデータ＃１６は、それぞれ受信多重化信号ｄｔ＃１〜ｄｔ＃１６に格納されるバーチャルコンテナのデータである。
【００４４】
また、ポインタ処理部１５は、送信ポインタ値と、第３ｓｐｅ  ｅｎａｂｌｅ信号を生成する。送信ポインタ値は、ＳＯＮＥＴ／ＳＤＨ伝送装置１から送信される多重化信号ｄｔ＃１〜ｄｔ＃１６において、パスデータ＃１〜パスデータ＃１６のＪ１バイトが格納される番地を示す。なお、以下の説明において、ＳＯＮＥＴ／ＳＤＨ伝送装置１から送信された多重化信号ｄｔ＃１〜ｄｔ＃１６を、「送信多重化信号ｄｔ＃１〜ｄｔ＃１６」と表記することがある。また、送信多重化信号に含まれるＳＴＳフレームを「送信フレーム」と表記することがある。
【００４５】
第３ｓｐｅ  ｅｎａｂｌｅ信号は、送信フレームに格納されるパスデータ＃１〜パスデータ＃１６を、後述するポインタ処理部１５内の第１記憶部２１から読み出す期間を示す。後述するように、第１記憶部２１は、ポインタ処理部１５に入力された受信多重化信号ｄｔ＃１〜ｄｔ＃１６を記憶する記憶要素である。例えば、第３ｓｐｅ  ｅｎａｂｌｅ信号は、パスデータ＃１〜パスデータ＃１６が読み出される期間において値「イネーブル」を有し、それ以外の期間では値「ディゼーブル」を有していてよい。ポインタ処理部１５の構成及び動作は更に後述する。
【００４６】
第２フレームカウンタ１８は、システムフレームパルスを受信する。システムフレームパルスは、ＳＯＮＥＴ／ＳＤＨ伝送装置１から多重化信号を送信するタイミングの基準タイミングを示す。第２フレームカウンタ１８は、システムフレームパルスが示すタイミングに従って、オーバヘッド（ＯＨ）タイミング信号、チャネルスロット情報、第２タイミング信号、カウント信号、第１ｓｐｅ  ｅｎａｂｌｅ信号、読み出し要求信号を生成する。
【００４７】
オーバヘッドタイミング信号は、送信多重化信号ｄｔ＃１〜ｄｔ＃１６におけるＳＯＨの開始タイミング及びＬＯＨの開始タイミングを示すタイミング信号である。送信多重化信号ｄｔ＃１〜ｄｔ＃１６の各々に含まれるフレームの位置を示す信号である。
【００４８】
第２タイミング信号は、送信多重化信号ｄｔ＃１〜ｄｔ＃１６内のフレームの中の所定のタイミングを示す信号である。カウント信号は、第２クロック又は基準クロックに同期してカウント動作を行うカウンタから出力されるカウント数を示す。カウント信号は、例えば、第２クロックによってインクリメントされ、順次送信フレーム内の各位置を表す信号でよい。
【００４９】
第１ｓｐｅ  ｅｎａｂｌｅ信号は、パスデータ＃１〜＃１６を送信フレームのペイロード部分に格納するために、いつポインタ処理部１５からパスデータ＃１〜＃１６を出力すべきかをポインタ処理部１５に指定する信号である。例えば、第１ｓｐｅ  ｅｎａｂｌｅ信号は、ペイロード部分に格納するための出力期間において値「イネーブル」を有し、それ以外の期間では値「ディゼーブル」を有していてよい。
【００５０】
読み出し要求信号は、受信多重化信号ｄｔ＃１〜ｄｔ＃１６に含まれるポインタバイトの翻訳結果を、後述するポインタ処理部１５内の第４記憶部２９から読み出すことを要求する信号である。第４記憶部２９は、受信多重化信号ｄｔ＃１〜ｄｔ＃１６に含まれるポインタバイトを翻訳した結果を記憶する記憶要素である。ポインタバイトの翻訳結果は、送信ポインタ値の算出や、受信多重化信号ｄｔ＃１〜ｄｔ＃１６にスタッフ処理が施されているか否かを判定するために使用される。
【００５１】
マッピング部１９は、ポインタ処理部１５から、パスデータ＃１〜パスデータ＃１６、送信ポインタ値、第３ｓｐｅ  ｅｎａｂｌｅ信号を受信する。また、マッピング部１９は、第２フレームカウンタから、オーバヘッドタイミング信号、チャネルスロット情報を受信する。マッピング部１９は、オーバヘッドタイミング信号及びチャネルスロット情報に従って、送信フレーム内に、パスデータ＃１〜パスデータ＃１６及びオーバヘッド情報をマッピングする。
【００５２】
マッピング部１９は、ポインタ処理部１５からパスデータ＃１〜パスデータ＃１６が出力されるタイミングを第３ｓｐｅ  ｅｎａｂｌｅ信号に従って判断する。マッピング部１９は、送信フレームのＨ３バイト又はその次のバイトに対応するタイミングにおいて、第３ｓｐｅ  ｅｎａｂｌｅ信号の値が「イネーブル」であるか否かに応じて、送信フレームにスタッフ処理を施す。また、マッピング部１９は、送信ポインタ値に従って送信フレームに挿入するポインタバイトを決定する。
【００５３】
図５及び図６は、図４に示すポインタ処理部１５の構成図である。ポインタ処理部１５は、第１フレームカウンタ２０と、第１記憶部２１と、第２記憶部２２と、第３記憶部２３と、第１書込アドレス生成部２４と、第２書込アドレス生成部２５を備える。また、ポインタ処理部１５は、第１読出アドレス生成部２６と、第２読出アドレス生成部２７と、受信ポインタ処理部２８と、第４記憶部２９と、アドレス生成部３０と、位相比較部３１と、スタッフ処理部３２と、ポインタ生成部３３を備える。
【００５４】
第１フレームカウンタ２０は、オーバヘッド終端部１４から出力される第１タイミング信号を受信する。第１フレームカウンタ２０は、第１タイミング信号に従って、第２ｓｐｅ  ｅｎａｂｌｅ信号と、第３タイミング信号と、Ｈ１Ｈ２  ｅｎａｂｌｅ信号を生成する。
【００５５】
第２ｓｐｅ  ｅｎａｂｌｅ信号は、受信フレームに含まれるデータのうちの第１記憶部２１に格納される範囲のデータが、ポインタ処理部１５において受信される期間を示す信号である。
【００５６】
受信多重化信号ｄｔ＃１〜ｄｔ＃１６がＳＴＳ−１２信号である場合における、第１記憶部２１に格納されるデータの範囲を、図７に示す。ＳＴＳ−１２フレーム５０のうち、ペイロード及びＨ３バイトを含む範囲５１が、第１記憶部２１に格納される。したがって、第２ｓｐｅ  ｅｎａｂｌｅ信号は、受信フレームのペイロード又はＨ３バイトがポインタ処理部１５において受信される期間を示す。例えば、第２ｓｐｅ  ｅｎａｂｌｅ信号は、ペイロード又はＨ３バイトが受信される期間において値「イネーブル」を有し、それ以外の期間では値「ディゼーブル」を有していてよい。
【００５７】
図５を参照する。第３タイミング信号は、受信フレーム内の所定タイミングを示すタイミング信号である。特許請求の範囲に記載されるタイミング信号は、例えば第３タイミング信号である。第３タイミング信号は、Ｈ１バイトの受信タイミングに先行するタイミングを示すように決定されてよい。例えば、第３タイミング信号は、受信フレーム内の所定期間の間だけ値「イネーブル」を持つ信号であってよい。
【００５８】
Ｈ１Ｈ２  ｅｎａｂｌｅ信号は、受信多重化信号ｄｔ＃１〜ｄｔ＃１６のＨ１バイト又はＨ２バイトが受信される期間において値「イネーブル」を有し、それ以外の期間では値「ディゼーブル」を有する信号である。
【００５９】
第１記憶部２１は、第２ｓｐｅ  ｅｎａｂｌｅ信号を書込イネーブル信号として受信する。第２ｓｐｅ  ｅｎａｂｌｅ信号が値「イネーブル」である間、第１記憶部２１には、受信多重化信号ｄｔ＃１〜ｄｔ＃１６が第１クロックに同期して書き込まれる。第１記憶部２１の書込アドレスとして使用される第１書込アドレスは、第１アドレス生成部２４によって生成される。
【００６０】
第２記憶部２２は、Ｈ１Ｈ２  ｅｎａｂｌｅ信号を書込イネーブル信号として受信する。第２記憶部２２には、受信多重化信号ｄｔ＃１〜ｄｔ＃１６毎に、ポインタバイト、すなわちＨ１バイト及びＨ２バイトが第１クロックに同期して書き込まれる。第２記憶部２２の書込アドレスとして使用される第２書込アドレスは、第２書込アドレス生成部２５によって生成される。
【００６１】
第３記憶部２３は、第２ｓｐｅ  ｅｎａｂｌｅ信号を書込イネーブル信号として受信する。第２ｓｐｅ  ｅｎａｂｌｅ信号が値「イネーブル」である間、第３記憶部２３には、第３タイミング信号が第１クロックに同期して書き込まれる。すなわち、第１記憶部２１への受信多重化信号ｄｔ＃１〜ｄｔ＃１６の書き込みに同期して、第３タイミング信号が第３記憶部２３に書き込まれる。第１書込アドレスは、第３記憶部２３の書込アドレスとしても使用される。
【００６２】
第１書込アドレス生成部２４は、第２ｓｐｅ  ｅｎａｂｌｅ信号に従ってカウンタを動作させることによって第１書込アドレスを生成する。また、第１書込アドレス生成部２４は、第１クロックの位相を示す第１クロック位相信号を生成して、位相比較部３１に出力する。第１クロック位相信号の説明は更に後述する。第２書込アドレス生成部２５は、Ｈ１Ｈ２  ｅｎａｂｌｅ信号に従ってカウンタを動作させることによって第２書込アドレスを生成する。
【００６３】
図６を参照する。第１記憶部２１に記憶された受信多重化信号ｄｔ＃１〜ｄｔ＃１６は、第２クロックに同期して読み出される。第１記憶部２１の読出アドレスとして使用される第１読出アドレスは、第１読出アドレス生成部２６によって生成される。第１読出アドレス生成部２６により生成される第１読出アドレスから、第１記憶部２１から読み出された信号は、パスデータ＃１〜＃１６として、図４に示すマッピング部１５へ出力される。
【００６４】
第３記憶部２３に記憶された第３タイミング信号は、第２クロックに同期して読み出される。第１読出アドレスは、第３記憶部２３の読出アドレスとしても使用される。したがって、第１記憶部２１からの受信多重化信号ｄｔ＃１〜ｄｔ＃１６の読み出しに同期して、第３タイミング信号が第３記憶部２３から読み出される。
【００６５】
第２記憶部２２に記憶されたポインタバイトは、第２クロックに同期して読み出される。第２記憶部２２の読出アドレスとして使用される第２読出アドレスは、第２読出アドレス生成部２７によって生成される。
【００６６】
第１読出アドレス生成部２６は、第１スタッフ処理実行情報と、第３ｓｐｅ  ｅｎａｂｌｅ信号をスタッフ処理部３２から受信する。第１スタッフ処理実行情報は、記憶部２１に記憶される受信多重化信号ｄｔ＃１〜ｄｔ＃１６にスタッフ処理が施されているか否かを示す。第１記憶部２１及び第１読出アドレス生成部２６は、特許請求の範囲に記載の第１同期化部の一例である。また第１読出アドレス生成部２６は、特許請求の範囲に記載の第１アドレス決定部の一例である。また、第３記憶部２３及び第１読出アドレス生成部２６は、特許請求の範囲に記載の第２同期化部の一例である。
【００６７】
第１読出アドレス生成部２６は、第３ｓｐｅ  ｅｎａｂｌｅ信号に従って、カウンタを動作させることによって第１読出アドレスを生成する。そして、受信多重化信号ｄｔ＃１〜ｄｔ＃１６に正スタッフ処理が施されている場合、第１読出アドレス生成部２６は、Ｈ３バイト及びＨ３バイトの次のバイトが格納されるアドレスをスキップするように第１読出アドレスを進める。
【００６８】
一方で受信多重化信号ｄｔ＃１〜ｄｔ＃１６にスタッフ処理が施されていない場合、第１読出アドレス生成部２６は、Ｈ３バイトが格納されるアドレスをスキップするように第１読出アドレスを進める。受信多重化信号ｄｔ＃１〜ｄｔ＃１６に負スタッフ処理が施されている場合には、第１読出アドレス生成部２６はアドレスをスキップしないため、Ｈ３バイトもパスデータの一部として読み出される。
【００６９】
第２読出アドレス生成部２７は、第３記憶部２３から読み出された第３タイミング信号によって示されるタイミングをトリガとして第２読出アドレスを生成する。上述の通り、第３タイミング信号は、Ｈ１バイトの受信タイミングに先行するタイミングを示すように決定されてよい。第２読出アドレス生成部２７は、特許請求の範囲に記載の第２アドレス決定部の一例である。
【００７０】
第２記憶部２２に記憶されたポインタバイトは、受信ポインタ処理部２８及びスタッフ処理部３２によるスタッフ処理、及びポインタ生成部３３による送信ポインタ値の計算処理に使用される。したがって、第２記憶部２２からポインタバイトの読み出しがこれらのスタッフ処理及び計算処理に間に合うように、第３タイミング信号は、Ｈ１バイトの受信タイミングよりも所定のマージンだけ先行するように決定されてよい。
【００７１】
受信ポインタ処理部２８は、第４記憶部２９に記憶された先行フレームのポインタバイトの翻訳結果に基づいて、第２記憶部２２から読み出されたポインタバイトを翻訳する。受信ポインタ処理部２８は、ポインタバイトの翻訳結果を第４記憶部２９に格納する。ポインタバイトの翻訳結果は、第１スタッフ処理要求信号及びＮＤＦ（New Data Flag）情報として、スタッフ処理部３２へ供給される。また、ポインタバイトの翻訳結果は、受信ポインタ値としてポインタ生成部３３へ供給される。
【００７２】
第１スタッフ処理要求信号は、受信多重化信号ｄｔ＃１〜ｄｔ＃１６にスタッフ処理に施されており、このため、送信多重化信号ｄｔ＃１〜ｄｔ＃１６にもスタッフ処理を行うことをスタッフ処理部３２に要求する信号である。ＮＤＦ情報は、受信フレームのポインタバイトのＮＤＦがイネーブルであったことを示す情報である。受信ポインタ値は、受信フレームのポインタバイトによって示されたポインタ値である。
【００７３】
アドレス生成部３０は、第４記憶部２９にポインタバイトの翻訳結果を書き込むための書込アドレスを生成する。また、アドレス生成部３０は、図４に示す第２フレームカウンタ１８が生成する読み出し要求信号に従って、第４記憶部２９からポインタバイトの翻訳結果を読み出すための読出アドレスを生成する。
【００７４】
位相比較部３１は、第１クロックの位相と第２クロックの位相とを比較し、第１クロックと第２クロックの速度偏差を吸収するためのスタッフ処理を行う必要があるか否かを判定する。位相比較部３１は、第１クロックと第２クロックとの間の位相差が所定の範囲内にないとき、送信多重化信号ｄｔ＃１〜ｄｔ＃１６へスタッフ処理を行うことをスタッフ処理部３２に要求する第２スタッフ処理要求信号を出力する。
【００７５】
位相比較部３１は、第１クロックと第２クロックとの間の位相差として、例えば、第１クロックのカウント数と第２クロックのカウント数との差を検出してもよい。このとき、第１書込アドレス生成部２４は、第１クロックのカウント数を、第１クロック位相信号として位相比較部３１に出力する。
【００７６】
また例えば、位相比較部３１は、第１クロックと第２クロックとの間の位相差として、以下に述べる書込クロックの位相と読出クロックの位相の差を検出してもよい。ここで「書込クロックの位相」は、受信多重化信号ｄｔ＃１〜ｄｔ＃１６が第１記憶部２１へ書き込まれる期間に生じる第１クロックの位相変化の合計である。すなわち書込クロックの位相は、第１記憶部２１への受信多重化信号ｄｔ＃１〜ｄｔ＃１６の書き込みに使用される第１クロックの位相変化の合計に等しい。
【００７７】
また「読出クロックの位相」とは、下記の第４ｓｐｅ  ｅｎａｂｌｅ信号が値「イネーブル」を有する期間に生じる第２クロックの位相変化の合計である。第４ｓｐｅ  ｅｎａｂｌｅ信号は、第１ｓｐｅ  ｅｎａｂｌｅ信号が値「イネーブル」を有する期間長を、第２スタッフ処理要求信号に従って以下のように変更することによって生成される。
【００７８】
第２スタッフ処理要求信号が正スタッフを要求する場合には、第４ｓｐｅ  ｅｎａｂｌｅ信号が値「イネーブル」を有する期間長は、第１ｓｐｅ  ｅｎａｂｌｅ信号が値「イネーブル」を有する期間長と等しい。
【００７９】
第２スタッフ処理要求信号によるスタッフの要求がない場合には、第４ｓｐｅ  ｅｎａｂｌｅ信号が値「イネーブル」を有する期間長は、第１ｓｐｅ  ｅｎａｂｌｅ信号が値「イネーブル」を有する期間長よりも１クロック分長い。
【００８０】
第２スタッフ処理要求信号が負スタッフを要求する場合には、第４ｓｐｅ  ｅｎａｂｌｅ信号が値「イネーブル」を有する期間長は、第１ｓｐｅ  ｅｎａｂｌｅ信号が値「イネーブル」を有する期間長よりも２クロック分長い。
【００８１】
このとき、第１書込アドレス生成部２４は、書込クロックの位相を示す情報を、第１クロック位相信号として位相比較部３１に出力する。第１クロック位相信号は、例えば、第１書込アドレスが所定の範囲内にあるとき、値が「イネーブル」となるパルス信号であってよい。また、位相比較部３１は、以下に述べる第４ｓｐｅ  ｅｎａｂｌｅ信号に従って第２クロックをカウントすることにより読出クロックの位相を検出してよい。
【００８２】
スタッフ処理部３２は、第１ｓｐｅ  ｅｎａｂｌｅ信号と、第１スタッフ処理要求信号と、第２スタッフ処理要求信号を受信する。スタッフ処理部３２は、第１スタッフ処理要求信号及び第２スタッフ処理要求信号に従って、送信多重化信号ｄｔ＃１〜ｄｔ＃１６にスタッフ処理を施す否かを判定する。スタッフ処理部３２は、第１スタッフ処理実行情報、第２スタッフ処理実行情報、第３ｓｐｅ  ｅｎａｂｌｅ信号及び第４ｓｐｅ  ｅｎａｂｌｅ信号を生成する。
【００８３】
スタッフ処理部３２及びマッピング部１９は、特許請求の範囲に記載の第１スタッフ処理部の一例である。また、スタッフ処理部３２及びマッピング部１９は、特許請求の範囲に記載の第２スタッフ処理部の一例である。
【００８４】
第１スタッフ処理実行情報は、第１スタッフ処理要求信号の要求に応じて送信多重化信号ｄｔ＃１〜ｄｔ＃１６にスタッフ処理を行うことを示す情報である。すなわち、第１スタッフ処理実行情報は、受信多重化信号ｄｔ＃１〜ｄｔ＃１６にスタッフ処理に施されており、このため、送信多重化信号ｄｔ＃１〜ｄｔ＃１６にもスタッフ処理を行うことを示す。スタッフ処理部３２は、第１スタッフ処理要求信号の要求に応じてスタッフ処理を行うとき、第１スタッフ処理実行情報を第１読出アドレス生成部２６に出力する。
【００８５】
一方で、第２スタッフ処理実行情報は、第１スタッフ処理要求信号及び第２スタッフ処理要求のいずれかに応じて、送信多重化信号ｄｔ＃１〜ｄｔ＃１６にスタッフ処理を行うことを示す情報である。スタッフ処理部３２は、スタッフ処理を行うとき第２スタッフ処理実行情報をポインタ生成部３３に出力する。
【００８６】
正スタッフ処理が行われるとき、スタッフ処理部３２は、第１ｓｐｅ  ｅｎａｂｌｅ信号中の、Ｈ３バイトの次のバイトの位置に対応する期間の値を「ディゼーブル」に変更することにより第３ｓｐｅ  ｅｎａｂｌｅ信号を生成する。負スタッフ処理が行われるとき、スタッフ処理部３２は、第１ｓｐｅ  ｅｎａｂｌｅ信号中の、Ｈ３バイトの位置に対応する期間の値を「イネーブル」に変更することにより第３ｓｐｅ  ｅｎａｂｌｅ信号を生成する。
【００８７】
第１スタッフ処理要求信号及び第２スタッフ処理要求信号の両方が同時に正スタッフを要求するとき、又は第１スタッフ処理要求信号及び第２スタッフ処理要求信号の両方が同時に負スタッフを要求するとき、スタッフ処理部３２は、第１スタッフ処理要求信号により要求されるスタッフ処理を優先して実行する。すなわちスタッフ処理部３２は、受信多重化信号ｄｔ＃１〜ｄｔ＃１６に施されたスタッフ処理に起因するスタッフ処理を優先する。
【００８８】
ＳＯＮＥＴ／ＳＤＨの規格に準拠するため、一度スタッフ処理が行われると、スタッフ処理部３２は、その後の３フレームの間スタッフ処理を禁止する。したがって、スタッフ処理部３２は、スタッフ処理が禁止される間、第２スタッフ処理要求信号によるスタッフ処理の要求があったことを記憶する。スタッフ処理部３２は、スタッフ処理が行われたフレームに続く４番目のフレームにおいて、第２スタッフ処理要求信号によるスタッフ処理を実行する。このときに再び第１スタッフ処理要求信号による要求と競合した場合には、スタッフ処理部３２は、第２スタッフ処理要求信号によるスタッフ処理を更に繰り延べる。
【００８９】
あるスタッフ処理が行われた後、３フレーム以内に第１スタッフ処理要求信号によりスタッフ処理が要求された場合、スタッフ処理部３２は、第１スタッフ処理要求信号により要求されたスタッフ処理を禁止する。スタッフ処理が禁止される間、第１スタッフ処理要求信号によるスタッフ処理の要求があったことを記憶する。
【００９０】
このとき、スタッフ処理部３２は、第１スタッフ処理要求信号が要求するスタッフ処理が禁止中である信号を第１読出アドレス生成部２６へ出力する。第１読出アドレス生成部２６は、第１スタッフ処理要求信号により要求されたスタッフ処理に応じて、第１読出アドレスのスキップ箇所を修正する。第１読出アドレスのスキップ箇所が修正されることにより、第１記憶部２１からバーチャルコンテナのデータが正常に読み出される。スタッフ処理部３２は、スタッフ処理が行われたフレームに続く４番目のフレームにおいて、第１スタッフ処理要求信号によるスタッフ処理を実行する。
【００９１】
一方で、第１スタッフ処理要求信号が正スタッフ及び負スタッフの一方を要求し、第２スタッフ処理要求信号が他方を要求するとき、スタッフ処理部３２は、スタッフ処理の実行を省略するために、第２スタッフ処理実行情報の出力を止める。但し、この場合でも、スタッフ処理部３２は、第１スタッフ処理要求信号が要求するスタッフ処理を実行したときと同様の第１スタッフ処理実行情報を第１読み出しアドレス生成部２６へ出力し、正常な第１読出アドレスを生成させる。また、スタッフ処理部３２は、第２スタッフ処理要求信号が要求するスタッフ処理を実行したときと同様に、第４ｓｐｅ  ｅｎａｂｌｅ信号を生成する。
【００９２】
ポインタ生成部３３は、第２タイミング信号と、第３タイミング信号と、受信ポインタ値と、カウント信号と、第２スタッフ処理実行情報を受信する。上記の通り、第２タイミング信号は、送信フレーム内の所定のタイミングを示す信号である。また第３タイミング信号は、受信フレーム内の所定タイミングを示すタイミング信号である。
【００９３】
ポインタ生成部３３は、第２タイミング信号が示すタイミングにおいて受信されたカウント信号の値と、第３タイミング信号が示すタイミングにおいて受信されたカウント信号の値とを比較する。これらのカウント信号の値の比較により、ポインタ生成部３３は、第１記憶部２１から読み出したパスデータ＃１〜＃１６が、受信フレームに格納されていた位置と、送信フレームに格納される位置との番地の差分を検出する。なお、計算を容易にするために、送信フレームの開始点から第３タイミング信号が示すタイミングまでの間隔と、受信フレームの開始点から第２タイミング信号が示すタイミングまでの間隔を、同じ間隔となるようにこれらのタイミング信号が生成されてもよい。
【００９４】
ポインタ生成部３３は、検出された番地の差分によって受信ポインタを加減する。ポインタ生成部３３は、第２スタッフ処理実行情報に従って、正スタッフ又は負スタッフが行われたか否かに応じて、受信ポインタを加減することによって送信ポインタ値を計算する。また、受信フレームのポインタバイトのＮＤＦがイネーブルであった場合には、ポインタ生成部３３は、番地の差分によって加減された受信ポインタの値を送信ポインタ値として出力する。ポインタ生成部３３は、特許請求の範囲に記載のポインタ計算部の一例である。
【００９５】
このように、受信多重化信号ｄｔ＃１〜ｄｔ＃１６にスタッフ処理が施されているとき、スタッフ処理部３２及びマッピング部１９は、第１記憶部２１に格納され第２クロックに同期して読み出される多重化信号ｄｔ＃１〜ｄｔ＃１６に対してスタッフ処理を行う。このため、第１記憶部２１には、受信フレームにスタッフ処理が施されているか否かに関わらず、図７に示した一定の範囲５１の多重化信号ｄｔ＃１〜ｄｔ＃１６が格納される。
【００９６】
この結果、位相比較部３１において第２クロックの位相と比較される第１クロックの位相が、多重化信号内に多重化された各信号同士の間で等しくなる。このため、本実施例によれば、従来は多重化された信号毎に設けていた位相比較回路を、多重化された信号間で共用することが可能となりポインタ処理部１５の回路規模が削減される。
【００９７】
また、上述の通り、図１に示す従来のポインタ処理部９０では、Ｊ１タイミング信号を生成するために、受信ポインタ処理部９２にカウンタを設けていた。また、記憶部９３から読み出したＪ１タイミング信号が示すタイミングと第２タイミング信号が示すタイミングの差分から送信ポインタ値を生成するために、ポインタ生成部９８にもカウンタを設けていた。本実施例によれば、ポインタ生成部３３は、第２フレームカウンタから出力されるカウント信号の値を使用して送信ポインタ値を生成するため、従来設けていたカウンタが不要になる。このため、ポインタ処理部１５の回路規模がさらに削減される。
【００９８】
また本実施例によれば、ポインタ処理部１５の回路規模がさらに削減されることにより、ポインタ処理部１５にて消費される消費電力も低減される。
【００９９】
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
第１クロックに同期する受信フレームを第２クロックに同期させる第１同期化部と、
前記受信フレームに含まれるポインタバイトの値に応じて、前記第２クロックに同期する前記受信フレームのスタッフ処理を行う第１スタッフ処理部と、
を備えるポインタ処理装置。
【０１００】
（付記２）
前記第１クロックの位相と前記第２クロックの位相を比較する位相比較部と、
前記第１クロックと前記第２クロックとの間の位相差が所定の範囲内にないとき、前記第２クロックに同期する前記受信フレームのスタッフ処理を行う第２スタッフ処理部と、
を備える付記１に記載のポインタ処理装置。
【０１０１】
（付記３）
前記第１同期化部は、
前記第１クロックに同期してデータが書き込まれ、前記第２クロックに同期してデータが読み出される第１記憶部と、
前記第１記憶部からデータを読み出すアドレスを決定する第１アドレス決定部と、
を備え、
前記第１記憶部には、前記受信フレームのペイロード及びＨ３バイトが書き込まれ、
前記第１アドレス決定部は、前記ポインタバイトの値に応じて前記第１記憶部からデータを読み出すアドレスの範囲を決定する、付記１又は２に記載のポインタ処理装置。
【０１０２】
（付記４）
前記第１クロックに同期する前記受信フレームに含まれる前記ポインタバイトが書き込まれる第２記憶部と、
前記第１スタッフ処理部によるスタッフ処理以前に、前記第２記憶部から前記ポインタバイトを読み出すアドレスを決定する第２アドレス決定部と、
を備える付記３に記載のポインタ処理装置。
【０１０３】
（付記５）
前記受信フレーム内の所定タイミングを示すタイミング信号が、前記第１記憶部への前記受信フレームの書き込みに同期して書き込まれ、前記第１記憶部からの前記受信フレームの読み出しに同期して前記タイミング信号が読み出される第３記憶部を備え、
前記第２アドレス決定部は、前記第３記憶部から読み出されたタイミング信号が示すタイミングで前記第２記憶部の読み出しアドレスを決定する付記４に記載のポインタ処理装置。
【０１０４】
（付記６）
前記第１クロックに同期する前記受信フレーム内の所定タイミングを示すタイミング信号を、前記第２クロックに同期する前記受信フレームに同期化させる第２同期化部を備える、付記１〜３のいずれか一項のポインタ処理装置。
【０１０５】
（付記７）
前記第１同期化部は、前記第１クロックに同期して前記受信フレームが書き込まれ、前記第２クロックに同期して受信フレームが読み出される第１記憶部を備え、
前記第２同期化部は、前記第１記憶部への前記受信フレームの書き込みに同期して前記タイミング信号が書き込まれ、前記第１記憶部からの前記受信フレームの読み出しに同期して前記タイミング信号が読み出される第３記憶部を備える、付記６に記載のポインタ処理装置。
【０１０６】
（付記８）
前記第２同期化部により同期化された前記タイミング信号が示すタイミングにおける所定のカウンタによるカウント数と、前記第２クロックに同期する送信フレーム内の所定タイミングにおける前記所定のカウンタによるカウント数との差、及び前記ポインタバイトが示すポインタ値とに基づいて、前記送信フレームのポインタを計算するポインタ計算部を備える付記６に記載のポインタ処理装置。
【０１０７】
（付記９）
第１クロックに同期する受信フレームを第２クロックに同期させ、
前記受信フレームに含まれるポインタバイトの値に応じて、前記第２クロックに同期する前記受信フレームのスタッフ処理を行う、ポインタ処理方法。
【０１０８】
（付記１０）
前記第１クロックの位相と前記第２クロックの位相を比較し、
前記第１クロックと前記第２クロックとの間の位相差が所定の範囲内にないとき、前記第２クロックに同期する前記受信フレームのスタッフ処理を行う、付記９に記載のポインタ処理方法。
【０１０９】
（付記１１）
前記第１クロックに同期して、前記受信フレームのペイロード及びＨ３バイトを所定の記憶部に書き込み、
前記ポインタバイトの値に応じて前記所定の記憶部からデータを読み出すアドレスの範囲を決定し、
決定された前記アドレスに格納されたデータを前記第２クロックに同期して読み出す付記９又は１０に記載のポインタ処理方法。
【０１１０】
（付記１２）
前記第１クロックに同期する前記受信フレーム内の所定タイミングを示すタイミング信号を、前記第２クロックに同期する前記受信フレームに同期化させる、付記９〜１１のいずれか一項のポインタ処理方法。
【０１１１】
（付記１３）
前記第２クロックに同期する前記受信フレームに同期化された前記タイミング信号が示すタイミングにおける所定のカウンタによるカウント数と、前記第２クロックに同期する送信フレーム内の所定タイミングにおける前記所定のカウンタによるカウント数との差、及び前記ポインタバイトが示すポインタ値とに基づいて、前記送信フレームのポインタを計算する付記１２に記載のポインタ処理方法。
【符号の説明】
【０１１２】
１    ＳＯＮＥＴ／ＳＤＨ伝送装置
１５    ポインタ処理部
２０    第１フレームカウンタ
２１    第１記憶部
２２    第２記憶部
２３    第３記憶部
２４    第１書込アドレス生成部
２５    第２書込アドレス生成部
２６    第１読出アドレス生成部
２７    第２読出アドレス生成部
２８    受信ポインタ処理部
２９    第４記憶部
３０    アドレス生成部
３１    位相比較部
３２    スタッフ処理部
３３    ポインタ生成部
【図１】
2011135187.tif 000003
【図２】
2011135187.tif 000004
【図３】
2011135187.tif 000005
【図４】
2011135187.tif 000006
【図５】
2011135187.tif 000007
【図６】
2011135187.tif 000008
【図７】
2011135187.tif 000009