(57)【要約】 【課題】マスクシートの使用枚数を削減することで製造工程の効率化を図る。【解決手段】薄膜トランジスタ基板の製造方法は、チャネル保護膜を形成するチャネル保護膜形成工程と、入力端子の一部を露出させる端子露出工程とで共通のマスクシートを用いる。マスクシートは、チャネル保護膜の設置位置に重ねられる位置に形成された保護膜用遮光部と、入力端子の設置位置に重ねられる位置に形成された端子用遮光部とを有し、前記遮光部以外の領域は透光性を有している。チャネル保護膜形成工程では、透明基板の下面側及びマスクシートの上面側からそれぞれ光を照射して保護膜用遮光部及びゲート電極に重ねられた部分と端子用遮光部及び入力端子に重ねられた部分とのポジ型フォトレジストを現像し残存させる。端子露出工程では、マスクシートの上面側から光を照射して保護膜用遮光部及び端子用遮光部に重ねられた部分以外のネガ型フォトレジストを現像し残存させる。【選択図】図１
2011164364.tif 000002
【特許請求の範囲】
【請求項１】
透明基板上に設けられたゲート電極と、前記ゲート電極上に下層から順に積層された第一絶縁膜、チャネル膜、チャネル保護膜及びオーミックコンタクト層と、前記オーミックコンタクト層の直上に積層されたソース電極及びドレイン電極とを有するトランジスタと、
前記透明基板上に前記ゲート電極と同時に形成され、前記ゲート電極又は前記ドレイン電極に接続された入力端子と、
前記トランジスタ上に積層された第二絶縁膜と、
前記第二絶縁膜上に前記チャネル保護膜の全体と重なるように積層された遮光膜と、を備える薄膜トランジスタ基板の製造方法において、
前記チャネル保護膜をなす第三絶縁膜を積層する薄膜積層工程と、
前記薄膜積層工程の後に、前記チャネル保護膜を形成するチャネル保護膜形成工程と、
前記チャネル保護膜形成工程の後に、前記遮光膜を形成する遮光膜形成工程と、
前記遮光膜形成工程の後に、前記入力端子の一部を露出させる端子露出工程とを含み、
前記薄膜積層工程は、前記ゲート電極上、前記入力端子上及び前記透明基板上に下層から順に前記第一絶縁膜、前記チャネル膜をなす真性半導体膜及び前記チャネル保護膜をなす第三絶縁膜を積層する工程を含み、
前記チャネル保護膜形成工程は、
前記第三絶縁膜上にポジ型フォトレジストを積層するポジ型フォトレジスト積層工程と、
前記チャネル保護膜の設置位置に重ねられる保護膜用遮光部と、前記入力端子の設置位置に重ねられる端子用遮光部とを有し、前記遮光部以外の領域は透光性を有するマスクシートを、前記保護用遮光部が前記チャネル保護膜の設置位置に重なるとともに前記端子用遮光部が前記入力端子の設置位置に重なるように前記ポジ型フォトレジストの上面に配置する第一マスクシート配置工程と、
前記透明基板の下面側及び前記マスクシートの上面側からそれぞれ光を照射して、前記保護膜用遮光部及び前記ゲート電極に重ねられた部分と、前記端子用遮光部及び前記入力端子に重ねられた部分との前記ポジ型フォトレジストを現像し残存させるポジ型フォトレジスト現像工程と、
残存した前記ポジ型フォトレジストをマスクとしてエッチングを行い、前記チャネル保護膜を形成する第一エッチング工程とを含み、
前記遮光膜形成工程は、少なくとも前記トランジスタと重なる領域に下層から順に前記第二絶縁膜と前記遮光膜をなす導電膜とを積層し、前記導電膜をパターニングして前記遮光膜を形成する工程を含み、
前記端子露出工程は、
少なくとも前記トランジスタ及び前記入力端子と重なる領域にネガ型フォトレジストを積層するネガ型フォトレジスト積層工程と、
前記保護膜用遮光部が前記チャネル保護膜の設置位置に重なるとともに、前記端子用遮光部が前記入力端子の設置位置に重なるように、前記マスクシートを前記ネガ型フォトレジストの上面に配置する第二マスクシート配置工程と、
前記マスクシートの上面側から光を照射して、前記保護膜用遮光部及び前記端子用遮光部に重ねられた部分以外の前記ネガ型フォトレジストを現像し残存させるネガ型フォトレジスト現像工程と、
残存した前記ネガ型フォトレジスト及び前記遮光膜をマスクとしてエッチングを行い、前記入力端子の一部を露出させる第一コンタクトホールを形成するコンタクトホール形成工程とを含むことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
請求項１記載の薄膜トランジスタ基板の製造方法において、
前記遮光膜形成工程は少なくとも前記トランジスタ及び前記入力端子と重なる領域に前記第二絶縁膜を積層することを含むことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項３】
透明基板上に設けられたゲート電極と、前記ゲート電極上に下層から順に積層された第一絶縁膜、チャネル膜、チャネル保護膜及びオーミックコンタクト層と、前記オーミックコンタクト層の直上に積層されたソース電極及びドレイン電極とを有するトランジスタと、
前記第一絶縁膜上に前記ソース電極及び前記ドレイン電極と同時に形成され、前記ゲート電極又は前記ドレイン電極に接続された入力端子と、
前記トランジスタ上及び前記入力端子上に積層された第二絶縁膜と、
前記第二絶縁膜上に前記チャネル保護膜の全体と重なるように積層された遮光膜と、を備える薄膜トランジスタ基板の製造方法において、
前記チャネル保護膜をなす第三絶縁膜を積層する薄膜積層工程と、
前記薄膜積層工程の後に、前記チャネル保護膜を形成するチャネル保護膜形成工程と、
前記チャネル保護膜形成工程の後に、前記遮光膜を形成する遮光膜形成工程と、
前記遮光膜形成工程の後に、前記入力端子の一部を露出させる端子露出工程とを含み、
前記薄膜積層工程は前記ゲート電極上及び前記透明基板上に下層から順に前記第一絶縁膜、前記チャネル膜をなす真性半導体膜及び前記チャネル保護膜をなす第三絶縁膜を積層する工程を含み、
前記チャネル保護膜形成工程は、
前記第三絶縁膜上に、ポジ型フォトレジストを積層するポジ型フォトレジスト積層工程と、
前記チャネル保護膜の設置位置に重ねられる保護膜用遮光部と、前記入力端子の設置位置に重ねられる端子用遮光部とを有し、前記遮光部以外の領域は透光性を有するマスクシートを、前記保護膜用遮光部が前記チャネル保護膜の設置位置に重なるとともに、前記端子用遮光部が前記入力端子の設置位置に重なるように配置する第一マスクシート配置工程と、
前記透明基板の下面側及び前記マスクシートの上面側からそれぞれ光を照射して、前記保護膜用遮光部及び前記ゲート電極に重ねられた部分の前記ポジ型フォトレジストを現像し残存させるポジ型フォトレジスト現像工程と、
残存した前記ポジ型フォトレジストをマスクとしてエッチングを行い、前記チャネル保護膜を形成する第一エッチング工程とを含み、
前記遮光膜形成工程は、少なくとも前記トランジスタ及び前記入力端子と重なる領域に下層から順に前記第二絶縁膜と前記遮光膜をなす導電膜とを積層し、前記導電膜をパターニングして前記遮光膜を形成する工程を含み
前記端子露出工程は、
少なくとも前記トランジスタ及び前記入力端子と重なる領域にネガ型フォトレジストを積層するネガ型フォトレジスト積層工程と、
前記保護膜用遮光部が前記チャネル保護膜の設置位置に重なるとともに、前記端子用遮光部が前記入力端子の設置位置に重なるように前記ネガ型フォトレジストの上面に前記マスクシートを配置する第二マスクシート配置工程と、
前記マスクシートの上面側から光を照射して、前記保護膜用遮光部及び前記端子用遮光部に重ねられた部分以外の前記ネガ型フォトレジストを現像し残存させるネガ型フォトレジスト現像工程と、
残存した前記ネガ型フォトレジスト及び前記遮光膜をマスクとしてエッチングを行い、前記入力端子の一部を露出させる第一コンタクトホールを形成するコンタクトホール形成工程と、を含むことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項４】
請求項１〜３のいずれか一項に記載の薄膜トランジスタ基板の製造方法において、
前記マスクシートは、前記ソース電極のうち、前記遮光膜に重なる領域を除いた領域の一部に重ねられるソース電極用遮光部をさらに有していて、
前記ネガ型フォトレジスト現像工程は、前記マスクシートの上面側から光を照射して、前記保護膜用遮光部、前記端子用遮光部及び前記ソース電極用遮光部に重ねられた部分以外の前記ネガ型フォトレジストを現像し残存させ、
前記コンタクトホール形成工程は、残存した前記ネガ型フォトレジスト及び前記遮光膜をマスクとしてエッチングを行い、前記第一コンタクトホールと、前記ソース電極の一部を露出させる第二コンタクトホールとを形成することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項５】
透明基板上に直接設けられたゲート電極と、前記ゲート電極上に下層から順に積層された第一絶縁膜、チャネル膜、チャネル保護膜及びオーミックコンタクト層と、前記オーミックコンタクト層の直上に積層されたソース電極及びドレイン電極とを有するトランジスタと、
前記透明基板上に設けられ、前記ゲート電極又は前記ドレイン電極に個別に接続された二種類の入力端子と、
前記トランジスタ上及び前記二種類の入力端子上に積層された第二絶縁膜と、
前記第二絶縁膜上に前記チャネル保護膜の全体と重なるように積層された遮光膜と、を備える薄膜トランジスタ基板の製造方法において、
前記透明基板上に第一導電膜を積層し、前記第一導電膜をパターニングすることで前記ゲート電極及び前記二種類の入力端子のうち一方の入力端子を形成する電極形成工程と、
次いで、前記ゲート電極上、前記一方の入力端子上及び前記透明基板上に下層から順に前記第一絶縁膜、前記チャネル膜をなす真性半導体膜及び前記チャネル保護膜をなす第三絶縁膜を積層する薄膜積層工程と、
次いで、前記第三絶縁膜上に、ポジ型フォトレジストを積層するポジ型フォトレジスト積層工程と、
次いで、前記チャネル保護膜の設置位置に重ねられる保護膜用遮光部と、前記一方の入力端子の設置位置に重ねられる第一端子用遮光部と、前記二種類の入力端子のうち他方の入力端子の設置位置に重ねられる第二端子用遮光部とを有し、前記遮光部以外の領域は透光性を有するマスクシートを、前記保護膜用遮光部が前記チャネル保護膜の設置位置に重なり、前記第一端子用遮光部が前記一方の入力端子の設置位置に重なり、前記第二端子用遮光部が前記他方の入力端子の設置位置に重なるように前記ポジ型フォトレジストの上面に配置する第一マスクシート配置工程と、
次いで、前記透明基板の下面側及び前記マスクシートの上面側からそれぞれ光を照射して、前記保護膜用遮光部及び前記ゲート電極に重ねられた部分と、第一端子用遮光部及び前記一方の入力端子に重ねられた部分との前記ポジ型フォトレジストを現像し残存させるポジ型フォトレジスト現像工程と、
次いで、残存した前記ポジ型フォトレジストをマスクとしてエッチングを行い、前記チャネル保護膜を形成する第一エッチング工程と、
次いで、前記真性半導体膜上及び前記チャネル保護膜上に、下層から順に前記オーミックコンタクト層をなすｎ型半導体膜と、前記ソース電極、前記ドレイン電極及び前記他方の入力端子をなす第二導電膜とを積層して、前記真性半導体膜、前記ｎ型半導体膜及び前記第二導電膜をパターニングすることで、前記チャネル層、前記オーミックコンタクト層、前記ソース電極、前記ドレイン電極及び前記他方の入力端子を形成するデバイスエリア形成工程と、
次いで、前記ソース電極上、前記ドレイン電極上、前記チャネル保護膜上、前記二種類の入力端子上及び前記第一絶縁膜上に前記第二絶縁膜を積層し、当該第二絶縁膜上に前記遮光膜をなす第三導電膜を積層し、前記チャネル保護膜の全体と重なるように前記第三導電膜をパターニングして前記遮光膜を形成する遮光膜形成工程と、
前記第二絶縁膜上及び前記遮光膜上にネガ型フォトレジストを積層するネガ型フォトレジスト積層工程と、
前記保護膜用遮光部が前記チャネル保護膜の設置位置に重なり、前記第一端子用遮光部が前記一方の入力端子の設置位置に重なり、前記第二端子用遮光部が前記他方の入力端子の設置位置に重なるように、前記マスクシートを前記ネガ型フォトレジストの上面に配置する第二マスクシート配置工程と、
前記マスクシートの上面側から光を照射して、前記保護膜用遮光部、前記第一端子用遮光部及び前記第二端子用遮光部に重ねられた部分以外の前記ネガ型フォトレジストを現像し残存させるネガ型フォトレジスト現像工程と、
残存した前記ネガ型フォトレジスト及び前記遮光膜をマスクとしてエッチングを行い、前記二種類の入力端子それぞれの一部を露出させる一対の第一コンタクトホールを形成するコンタクトホール形成工程とを含むことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項６】
請求項５記載の薄膜トランジスタ基板の製造方法において、
前記マスクシートは、前記ソース電極のうち、前記遮光膜に重なる領域を除いた領域の一部に重ねられるソース電極用遮光部をさらに有していて、
前記ネガ型フォトレジスト現像工程は、前記マスクシートの上面側から光を照射して、前記保護膜用遮光部、前記第一端子用遮光部、前記第二端子用遮光部及び前記ソース電極用遮光部に重ねられた部分以外の前記ネガ型フォトレジストを現像し残存させ、
前記コンタクトホール形成工程は、残存した前記ネガ型フォトレジスト及び前記遮光膜をマスクとしてエッチングを行い、前記第一コンタクトホールと、前記ソース電極の一部を露出させる第二コンタクトホールとを形成することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項７】
請求項１〜６のいずれか一項に記載の薄膜トランジスタ基板の製造方法において、
前記入力端子は、前記ドレイン電極又は前記ゲート電極のうち、前記入力端子を形成する際に同時に形成される方の電極と接続されていることを特徴とする薄膜トランジスタ基板の製造方法。
【請求項８】
透明基板上にボトムゲート型のトランジスタと該トランジスタのドレイン電極に接続された画素電極とが形成された薄膜トランジスタ基板の製造方法であって、
前記透明基板上に遮光性の第一導電膜を成膜するとともに前記第一導電膜をパターニングすることによりゲート電極を形成する工程と、
前記ゲート電極の上層に成膜された第一の絶縁膜上にポジ型レジストを塗布する工程と、
前記ポジ型レジスト上に配置されたマスクシートを介して前記ポジ型レジストを露光するとともに前記透明基板の裏面から前記ポジ型レジストを露光する工程と、
前記露光されたポジ型レジストを現像することにより第一のレジストパターンを形成する工程と、
前記第一のレジストパターンをマスクにして前記第一の絶縁膜をエッチングすることにより前記ゲート電極に重なるように配置されたチャネル保護部を形成する工程と、
前記チャネル保護部の上層に第二導電膜を成膜するとともに前記第二導電膜をパターニングすることにより前記ドレイン電極を形成する工程と、
前記ドレイン電極の上層に前記第二の絶縁膜を成膜する工程と、
前記第二の絶縁膜の上層に遮光膜を成膜するとともに前記遮光膜をパターニングすることにより前記チャネル保護部を覆い且つ前記ドレイン電極の少なくとも一部が前記遮光膜から露出する遮光パターンを形成する工程と、
前記遮光パターンの上層にネガ型レジストを塗布する工程と、
前記ネガ型レジスト上に配置された前記マスクシートを介して前記ネガ型レジストを露光する工程と、
前記露光されたネガ型レジストを現像することにより第二のレジストパターンを形成する工程と、
前記第二のレジストパターンをマスクにして前記第二の絶縁膜をエッチングすることにより前記ドレイン電極に対応する領域に前記ドレイン電極と前記画素電極とを接続するコンタクトホールを形成する工程と、を含み、
前記マスクシートは、前記チャネル保護部に対応する領域と前記遮光パターンに対応する領域とに遮光部が形成されていることを特徴とする薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ基板の製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ基板においては、画素部、ゲート端子部、ドレイン端子部等が備えられている（例えば特許文献１参照）。画素部は、基板上にマトリクス状に配置された画素電極のそれぞれと接続されていて、当該画素電極に対する信号を制御する。ゲート端子部は、ゲートドライバと接続されており、画素部のトランジスタが有するゲート電極に対してゲート信号を出力する。ドレイン端子は、ドレインドライバと接続されており、画素部のトランジスタが有するドレイン電極に対してドレイン信号を出力する。
この薄膜トランジスタ基板の製造方法について、図１３を参照して説明する。図１３は、従来の薄膜トランジスタ基板の製造方法の各工程を示す断面図である。なお図１３においては画素部、ゲート端子部及びドレイン端子部は個別の断面図で示している。
【０００３】
まず、ガラス基板１０１上にスパッタ法にてＣｒ層を成膜し、当該Ｃｒ層をフォトリソグラフィー法（以下、ＰＬ法と称す）でパターニングする。これによりガラス基板１０１上にゲート電極１０２、ゲート配線１０３及びゲート端子１０４が形成される（図１３（ａ））。
【０００４】
次いで、ゲート電極１０２上、ゲート配線１０３上、ゲート端子１０４上及びガラス基板１０１上に、下層から順に窒化シリコンからなるゲート絶縁膜１０５、真性のアモルファスシリコン膜１０６ａ及び窒化シリコン膜をＣＶＤ法によって連続成膜する。窒化シリコン膜はチャネル保護膜形成用膜である。その後、ＰＬ法により窒化シリコン膜をパターニングすることで、チャネル保護膜１０７が形成される（図１３（ｂ））。
【０００５】
そして、フッ化アンモニウム溶液処理で真性のアモルファスシリコン膜１０６ａ上の自然酸化膜を除去した後、チャネル保護膜１０７上及び真性のアモルファスシリコン膜１０６ａ上にＣＶＤ法でｎ型アモルファスシリコン膜を成膜する。ｎ型アモルファスシリコン膜は、オーミックコンタクト層形成用膜である。その上にＣｒ膜をスパッタ法で成膜する。その後、フォトレジストをマスクとしてＣｒ膜をエッチングしてパターニングすることでソース電極１０９、ドレイン電極１１０及びドレイン端子１１１を形成し、さらに同一のフォトレジストをマスクとしてｎ型アモルファスシリコン膜及び真性のアモルファスシリコン膜１０６ａをドライエッチングしてパターニングすることでオーミックコンタクト層１０８及びチャネル膜１０６を形成する。（図１３（ｃ））。
【０００６】
その後、窒化シリコンからなるオーバーコート膜形成用膜である絶縁膜をＣＶＤ法によってソース電極１０９上、ドレイン電極１１０上、ゲート絶縁膜１０５上、ドレイン端子１１１上及びチャネル保護膜１０７上に成膜し、ソース電極１０９、ゲート端子１０４、ドレイン端子１１１を露出させるようにＰＬ法にて絶縁膜をパターニングすることにより、ソース電極１０９上、ゲート端子１０４上及びドレイン端子１１１上にコンタクトホール１１２が形成される。この際、残存した絶縁膜がオーバーコート膜１１３となる（図１３（ｄ））。
【０００７】
そして、オーバーコート膜１１３上、ソース電極１０９上、ゲート端子１０４上、ドレイン端子１１１上にスパッタ法でＩＴＯ膜を成膜して、ＩＴＯ膜をＰＬ法でパターニングすることで、画素電極１１４が形成され、ゲート端子１０４上及びドレイン端子１１１上に保護膜１１５，１１６が形成される（図１３（ｅ））。
【０００８】
そして、最上層にスパッタ法にてＣｒ層を形成し、チャネル保護膜１０７を覆うようにＣｒ層をＰＬ法にてパターニングする。この残存したＣｒ層が遮光膜１１７となる。これにより、薄膜トランジスタ基板１００が形成される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−１５７９１７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ここで、従来、薄膜トランジスタ基板の製造方法においては、各工程のパターンニング時に各工程毎にそれぞれ異なるマスクシートが用いられている。しかしながら、マスクシートは高価であるため、このマスクシートの使用枚数を削減することが望まれている。
本発明の課題は、マスクシートの使用枚数を削減することのできる薄膜トランジスタ基板の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
以上の課題を解決するため、本発明の一の態様によれば、
透明基板上に設けられたゲート電極と、前記ゲート電極上に下層から順に積層された第一絶縁膜、チャネル膜、チャネル保護膜及びオーミックコンタクト層と、前記オーミックコンタクト層の直上に積層されたソース電極及びドレイン電極とを有するトランジスタと、
前記透明基板上に前記ゲート電極と同時に形成され、前記ゲート電極又は前記ドレイン電極に接続された入力端子と、
前記トランジスタ上に積層された第二絶縁膜と、
前記第二絶縁膜上に前記チャネル保護膜の全体と重なるように積層された遮光膜と、を備える薄膜トランジスタ基板の製造方法において、
前記チャネル保護膜をなす第三絶縁膜を積層する薄膜積層工程と、
前記薄膜積層工程の後に、前記チャネル保護膜を形成するチャネル保護膜形成工程と、
前記チャネル保護膜形成工程の後に、前記遮光膜を形成する遮光膜形成工程と、
前記遮光膜形成工程の後に、前記入力端子の一部を露出させる端子露出工程とを含み、
前記薄膜積層工程は、前記ゲート電極上、前記入力端子上及び前記透明基板上に下層から順に前記第一絶縁膜、前記チャネル膜をなす真性半導体膜及び前記チャネル保護膜をなす第三絶縁膜を積層する工程を含み、
前記チャネル保護膜形成工程は、
前記第三絶縁膜上にポジ型フォトレジストを積層するポジ型フォトレジスト積層工程と、
前記チャネル保護膜の設置位置に重ねられる保護膜用遮光部と、前記入力端子の設置位置に重ねられる端子用遮光部とを有し、前記遮光部以外の領域は透光性を有するマスクシートを、前記保護用遮光部が前記チャネル保護膜の設置位置に重なるとともに前記端子用遮光部が前記入力端子の設置位置に重なるように前記ポジ型フォトレジストの上面に配置する第一マスクシート配置工程と、
前記透明基板の下面側及び前記マスクシートの上面側からそれぞれ光を照射して、前記保護膜用遮光部及び前記ゲート電極に重ねられた部分と、前記端子用遮光部及び前記入力端子に重ねられた部分との前記ポジ型フォトレジストを現像し残存させるポジ型フォトレジスト現像工程と、
残存した前記ポジ型フォトレジストをマスクとしてエッチングを行い、前記チャネル保護膜を形成する第一エッチング工程とを含み、
前記遮光膜形成工程は、少なくとも前記トランジスタと重なる領域に下層から順に前記第二絶縁膜と前記遮光膜をなす導電膜とを積層し、前記導電膜をパターニングして前記遮光膜を形成する工程を含み、
前記端子露出工程は、
少なくとも前記トランジスタ及び前記入力端子と重なる領域にネガ型フォトレジストを積層するネガ型フォトレジスト積層工程と、
前記保護膜用遮光部が前記チャネル保護膜の設置位置に重なるとともに、前記端子用遮光部が前記入力端子の設置位置に重なるように、前記マスクシートを前記ネガ型フォトレジストの上面に配置する第二マスクシート配置工程と、
前記マスクシートの上面側から光を照射して、前記保護膜用遮光部及び前記端子用遮光部に重ねられた部分以外の前記ネガ型フォトレジストを現像し残存させるネガ型フォトレジスト現像工程と、
残存した前記ネガ型フォトレジスト及び前記遮光膜をマスクとしてエッチングを行い、前記入力端子の一部を露出させる第一コンタクトホールを形成するコンタクトホール形成工程とを含むことを特徴とする薄膜トランジスタ基板の製造方法が提供される。
【００１２】
上記薄膜トランジスタ基板の製造方法において、好ましくは、前記遮光膜形成工程は少なくとも前記トランジスタ及び前記入力端子と重なる領域に前記第二絶縁膜を積層することを含む。
【００１３】
本発明の他の態様によれば、
透明基板上に設けられたゲート電極と、前記ゲート電極上に下層から順に積層された第一絶縁膜、チャネル膜、チャネル保護膜及びオーミックコンタクト層と、前記オーミックコンタクト層の直上に積層されたソース電極及びドレイン電極とを有するトランジスタと、
前記第一絶縁膜上に前記ソース電極及び前記ドレイン電極と同時に形成され、前記ゲート電極又は前記ドレイン電極に接続された入力端子と、
前記トランジスタ上及び前記入力端子上に積層された第二絶縁膜と、
前記第二絶縁膜上に前記チャネル保護膜の全体と重なるように積層された遮光膜と、を備える薄膜トランジスタ基板の製造方法において、
前記チャネル保護膜をなす第三絶縁膜を積層する薄膜積層工程と、
前記薄膜積層工程の後に、前記チャネル保護膜を形成するチャネル保護膜形成工程と、
前記チャネル保護膜形成工程の後に、前記遮光膜を形成する遮光膜形成工程と、
前記遮光膜形成工程の後に、前記入力端子の一部を露出させる端子露出工程とを含み、
前記薄膜積層工程は前記ゲート電極上及び前記透明基板上に下層から順に前記第一絶縁膜、前記チャネル膜をなす真性半導体膜及び前記チャネル保護膜をなす第三絶縁膜を積層する工程を含み、
前記チャネル保護膜形成工程は、
前記第三絶縁膜上に、ポジ型フォトレジストを積層するポジ型フォトレジスト積層工程と、
前記チャネル保護膜の設置位置に重ねられる保護膜用遮光部と、前記入力端子の設置位置に重ねられる端子用遮光部とを有し、前記遮光部以外の領域は透光性を有するマスクシートを、前記保護膜用遮光部が前記チャネル保護膜の設置位置に重なるとともに、前記端子用遮光部が前記入力端子の設置位置に重なるように配置する第一マスクシート配置工程と、
前記透明基板の下面側及び前記マスクシートの上面側からそれぞれ光を照射して、前記保護膜用遮光部及び前記ゲート電極に重ねられた部分の前記ポジ型フォトレジストを現像し残存させるポジ型フォトレジスト現像工程と、
残存した前記ポジ型フォトレジストをマスクとしてエッチングを行い、前記チャネル保護膜を形成する第一エッチング工程とを含み、
前記遮光膜形成工程は、少なくとも前記トランジスタ及び前記入力端子と重なる領域に下層から順に前記第二絶縁膜と前記遮光膜をなす導電膜とを積層し、前記導電膜をパターニングして前記遮光膜を形成する工程を含み
前記端子露出工程は、
少なくとも前記トランジスタ及び前記入力端子と重なる領域にネガ型フォトレジストを積層するネガ型フォトレジスト積層工程と、
前記保護膜用遮光部が前記チャネル保護膜の設置位置に重なるとともに、前記端子用遮光部が前記入力端子の設置位置に重なるように前記ネガ型フォトレジストの上面に前記マスクシートを配置する第二マスクシート配置工程と、
前記マスクシートの上面側から光を照射して、前記保護膜用遮光部及び前記端子用遮光部に重ねられた部分以外の前記ネガ型フォトレジストを現像し残存させるネガ型フォトレジスト現像工程と、
残存した前記ネガ型フォトレジスト及び前記遮光膜をマスクとしてエッチングを行い、前記入力端子の一部を露出させる第一コンタクトホールを形成するコンタクトホール形成工程と、を含むことを特徴とする薄膜トランジスタ基板の製造方法が提供される。
【００１４】
上記薄膜トランジスタ基板の製造方法において、好ましくは、前記マスクシートは、前記ソース電極のうち、前記遮光膜に重なる領域を除いた領域の一部に重ねられるソース電極用遮光部をさらに有していて、
前記ネガ型フォトレジスト現像工程は、前記マスクシートの上面側から光を照射して、前記保護膜用遮光部、前記端子用遮光部及び前記ソース電極用遮光部に重ねられた部分以外の前記ネガ型フォトレジストを現像し残存させ、
前記コンタクトホール形成工程は、残存した前記ネガ型フォトレジスト及び前記遮光膜をマスクとしてエッチングを行い、前記第一コンタクトホールと、前記ソース電極の一部を露出させる第二コンタクトホールとを形成する。
【００１５】
また、本発明の他の態様によれば、
透明基板上に直接設けられたゲート電極と、前記ゲート電極上に下層から順に積層された第一絶縁膜、チャネル膜、チャネル保護膜及びオーミックコンタクト層と、前記オーミックコンタクト層の直上に積層されたソース電極及びドレイン電極とを有するトランジスタと、
前記透明基板上に設けられ、前記ゲート電極又は前記ドレイン電極に個別に接続された二種類の入力端子と、
前記トランジスタ上及び前記二種類の入力端子上に積層された第二絶縁膜と、
前記第二絶縁膜上に前記チャネル保護膜の全体と重なるように積層された遮光膜と、を備える薄膜トランジスタ基板の製造方法において、
前記透明基板上に第一導電膜を積層し、前記第一導電膜をパターニングすることで前記ゲート電極及び前記二種類の入力端子のうち一方の入力端子を形成する電極形成工程と、
次いで、前記ゲート電極上、前記一方の入力端子上及び前記透明基板上に下層から順に前記第一絶縁膜、前記チャネル膜をなす真性半導体膜及び前記チャネル保護膜をなす第三絶縁膜を積層する薄膜積層工程と、
次いで、前記第三絶縁膜上に、ポジ型フォトレジストを積層するポジ型フォトレジスト積層工程と、
次いで、前記チャネル保護膜の設置位置に重ねられる保護膜用遮光部と、前記一方の入力端子の設置位置に重ねられる第一端子用遮光部と、前記二種類の入力端子のうち他方の入力端子の設置位置に重ねられる第二端子用遮光部とを有し、前記遮光部以外の領域は透光性を有するマスクシートを、前記保護膜用遮光部が前記チャネル保護膜の設置位置に重なり、前記第一端子用遮光部が前記一方の入力端子の設置位置に重なり、前記第二端子用遮光部が前記他方の入力端子の設置位置に重なるように前記ポジ型フォトレジストの上面に配置する第一マスクシート配置工程と、
次いで、前記透明基板の下面側及び前記マスクシートの上面側からそれぞれ光を照射して、前記保護膜用遮光部及び前記ゲート電極に重ねられた部分と、第一端子用遮光部及び前記一方の入力端子に重ねられた部分との前記ポジ型フォトレジストを現像し残存させるポジ型フォトレジスト現像工程と、
次いで、残存した前記ポジ型フォトレジストをマスクとしてエッチングを行い、前記チャネル保護膜を形成する第一エッチング工程と、
次いで、前記真性半導体膜上及び前記チャネル保護膜上に、下層から順に前記オーミックコンタクト層をなすｎ型半導体膜と、前記ソース電極、前記ドレイン電極及び前記他方の入力端子をなす第二導電膜とを積層して、前記真性半導体膜、前記ｎ型半導体膜及び前記第二導電膜をパターニングすることで、前記チャネル層、前記オーミックコンタクト層、前記ソース電極、前記ドレイン電極及び前記他方の入力端子を形成するデバイスエリア形成工程と、
次いで、前記ソース電極上、前記ドレイン電極上、前記チャネル保護膜上、前記二種類の入力端子上及び前記第一絶縁膜上に前記第二絶縁膜を積層し、当該第二絶縁膜上に前記遮光膜をなす第三導電膜を積層し、前記チャネル保護膜の全体と重なるように前記第三導電膜をパターニングして前記遮光膜を形成する遮光膜形成工程と、
前記第二絶縁膜上及び前記遮光膜上にネガ型フォトレジストを積層するネガ型フォトレジスト積層工程と、
前記保護膜用遮光部が前記チャネル保護膜の設置位置に重なり、前記第一端子用遮光部が前記一方の入力端子の設置位置に重なり、前記第二端子用遮光部が前記他方の入力端子の設置位置に重なるように、前記マスクシートを前記ネガ型フォトレジストの上面に配置する第二マスクシート配置工程と、
前記マスクシートの上面側から光を照射して、前記保護膜用遮光部、前記第一端子用遮光部及び前記第二端子用遮光部に重ねられた部分以外の前記ネガ型フォトレジストを現像し残存させるネガ型フォトレジスト現像工程と、
残存した前記ネガ型フォトレジスト及び前記遮光膜をマスクとしてエッチングを行い、前記二種類の入力端子それぞれの一部を露出させる一対の第一コンタクトホールを形成するコンタクトホール形成工程とを含むことを特徴とする薄膜トランジスタ基板の製造方法が提供される。
【００１６】
上記薄膜トランジスタ基板の製造方法において、好ましくは、前記マスクシートは、前記ソース電極のうち、前記遮光膜に重なる領域を除いた領域の一部に重ねられるソース電極用遮光部をさらに有していて、
前記ネガ型フォトレジスト現像工程は、前記マスクシートの上面側から光を照射して、前記保護膜用遮光部、前記第一端子用遮光部、前記第二端子用遮光部及び前記ソース電極用遮光部に重ねられた部分以外の前記ネガ型フォトレジストを現像し残存させ、
前記コンタクトホール形成工程は、残存した前記ネガ型フォトレジスト及び前記遮光膜をマスクとしてエッチングを行い、前記第一コンタクトホールと、前記ソース電極の一部を露出させる第二コンタクトホールとを形成する。
上記薄膜トランジスタ基板の製造方法において、好ましくは、前記入力端子は、前記ドレイン電極又は前記ゲート電極のうち、前記入力端子を形成する際に同時に形成される方の電極と接続されている。
【００１７】
また、本発明の他の態様によれば、
透明基板上にボトムゲート型のトランジスタと該トランジスタのドレイン電極に接続された画素電極とが形成された薄膜トランジスタ基板の製造方法であって、
前記透明基板上に遮光性の第一導電膜を成膜するとともに前記第一導電膜をパターニングすることによりゲート電極を形成する工程と、
前記ゲート電極の上層に成膜された第一の絶縁膜上にポジ型レジストを塗布する工程と、
前記ポジ型レジスト上に配置されたマスクシートを介して前記ポジ型レジストを露光するとともに前記透明基板の裏面から前記ポジ型レジストを露光する工程と、
前記露光されたポジ型レジストを現像することにより第一のレジストパターンを形成する工程と、
前記第一のレジストパターンをマスクにして前記第一の絶縁膜をエッチングすることにより前記ゲート電極に重なるように配置されたチャネル保護部を形成する工程と、
前記チャネル保護部の上層に第二導電膜を成膜するとともに前記第二導電膜をパターニングすることにより前記ドレイン電極を形成する工程と、
前記ドレイン電極の上層に前記第二の絶縁膜を成膜する工程と、
前記第二の絶縁膜の上層に遮光膜を成膜するとともに前記遮光膜をパターニングすることにより前記チャネル保護部を覆い且つ前記ドレイン電極の少なくとも一部が前記遮光膜から露出する遮光パターンを形成する工程と、
前記遮光パターンの上層にネガ型レジストを塗布する工程と、
前記ネガ型レジスト上に配置された前記マスクシートを介して前記ネガ型レジストを露光する工程と、
前記露光されたネガ型レジストを現像することにより第二のレジストパターンを形成する工程と、
前記第二のレジストパターンをマスクにして前記第二の絶縁膜をエッチングすることにより前記ドレイン電極に対応する領域に前記ドレイン電極と前記画素電極とを接続するコンタクトホールを形成する工程と、を含み、
前記マスクシートは、前記チャネル保護部に対応する領域と前記遮光パターンに対応する領域とに遮光部が形成されていることを特徴とする薄膜トランジスタ基板の製造方法が提供される。
【発明の効果】
【００１８】
本発明によれば、マスクシートの使用枚数を削減することのできる薄膜トランジスタ基板の製造方法を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本実施形態の薄膜トランジスタ基板の全体構成を模式的に示した正面図である。
【図２】図１の薄膜トランジスタ基板に備わる画素部の概略構成を示す透過平面図である。
【図３】図１の薄膜トランジスタ基板に備わるドレイン端子部の概略構成を示す透過平面図である。
【図４】図１の薄膜トランジスタ基板に備わるゲート端子部の概略構成を示す透過平面図である。
【図５】図２、図３及び図４のＶ−Ｖ切断線から見た断面図であり、画素部、ゲート端子部及びドレイン端子部の断面構成を示す断面図である。
【図６】本実施形態の薄膜トランジスタ基板の製造方法で用いられるマスクシートの概略構成を模式的に示した正面図である。
【図７】本実施形態の薄膜トランジスタ基板の製造方法の工程図である。
【図８】本実施形態の薄膜トランジスタ基板の製造方法の各工程を、図２，３，４のＶ−Ｖ切断線から見た断面図である。
【図９】本実施形態の薄膜トランジスタ基板の製造方法の各工程を、図２，３，４のＶ−Ｖ切断線から見た断面図である。
【図１０】本実施形態の薄膜トランジスタ基板の製造方法の各工程を、図２，３，４のＶ−Ｖ切断線から見た断面図である。
【図１１】図７のポジ型フォトレジスト現像工程時におけるマスクシートの各部と、ポジ型フォトレジストとの関係を示す説明図である。
【図１２】図７のネガ型フォトレジスト現像工程時におけるマスクシートの各部と、ネガ型フォトレジストとの関係を示す説明図である。
【図１３】従来の薄膜トランジスタ基板の製造方法の各工程を示す断面図である。
【発明を実施するための形態】
【００２０】
以下に、本発明を実施するための最良の形態について図面を用いて説明する。ただし、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００２１】
図１は本実施形態の薄膜トランジスタ基板の全体構成を模式的に示した正面図である。
図１に示すように薄膜トランジスタ基板１には、ガラス基板からなる透明基板Ｐの一面上に、複数のゲート配線２が行方向に配列され、複数のゲート配線２に対して直交するように複数のドレイン配線３が列方向に配列されている。そして、各ゲート配線２に対しては一本の補助容量ライン４がそれぞれ平行に配列されている。また、各ゲート配線２の一端部にはゲート端子部２１が設けられている。また、各ドレイン配線３の一端部にはドレイン端子部３１が設けられている。この場合、隣接する二本のゲート配線２，２及び隣接する二本のドレイン配線３，３により形成された各領域が画素部５をなし、複数の画素部５がマトリクス状に配列されることで薄膜トランジスタ基板１が形成されている。
【００２２】
図２は、画素部５の概略構成を示す透過平面図である。図２に示すように、各画素部５は、ゲート配線２とドレイン配線３とで囲まれた領域内に形成された略方形状の画素電極５１を有している。画素電極５１の一つの角部には、スイッチング素子としてのボトムゲート型のトランジスタ６が配置されている。このトランジスタ６を介して、画素電極５１がゲート配線２及びドレイン配線３に電気的に接続されている。
【００２３】
図３はドレイン端子部３１の概略構成を示す透過平面図である。図３に示すように、ドレイン端子部３１は略方形状にドレインメタルが積層されることによって形成されている。このドレイン端子部３１の一端部はドレイン配線３に接続されている。
図４はゲート端子部２１の概略構成を示す透過平面図である。図４に示すように、ゲート端子部２１は略方形状にゲートメタルが積層されることによって形成されている。このゲート端子部２１の一端部はゲート配線２に接続されている。
【００２４】
次いで、これら画素部５、ゲート配線２、ドレイン配線３の断面構造について説明する。図５は、図２、図３及び図４のＶ−Ｖ切断線から見た断面図であり、画素部５、ゲート端子部２１及びドレイン端子部３１の断面構成を示す断面図である。
【００２５】
まず画素部５の断面構造について説明する。図５に示すように画素部５は、透明基板Ｐ上に成膜された導電膜からなるゲート電極２２及びゲート配線２を有している。ゲート電極２２及びゲート配線２をなす導電膜は、例えばＣｒ、Ａｌ、Ｍｏの少なくとも一つの金属膜、もしくはこれらの合金膜から形成されている。そして、このゲート電極２２とゲート配線２とは電気的に接続されるように一体的に形成されている。ゲート電極２２はトランジスタ６が形成される位置に配置されている。
【００２６】
そして、画素部５には、ゲート電極２２上、ゲート配線２上及び透明基板Ｐ上に、例えば酸化シリコン又は窒化シリコン等からなる第一絶縁膜６１が形成されている。これにより、ゲート電極２２が第一絶縁膜６１の下層側に配置されることになる。
【００２７】
第一絶縁膜６１の上面におけるゲート電極２２上方には、例えば真性アモルファスシリコン等の真性半導膜６２からなるチャネル膜６２ａが設けられている。このチャネル膜６２ａの上面ほぼ中央部には窒化シリコン等からなるチャネル保護膜６３が設けられている。
そして、チャネル保護膜６３の上面両側及びその両側におけるチャネル膜６２ａの上面にはｎ型半導体膜であるｎ型アモルファスシリコン等からなるオーミックコンタクト層６４，６５が設けられている。
【００２８】
オーミックコンタクト層６４，６５の上面には、例えばＣｒからなるソース電極６６及びドレイン電極６７が設けられている。これにより第一絶縁膜６１の上層側にソース電極６６及びドレイン電極６７が配置されることになる。なお、ドレイン電極６７はドレイン配線３と電気的に接続されている（図２参照）。このように、トランジスタ６は、ゲート電極２２、第一絶縁膜６１、チャネル膜６２ａ、チャネル保護膜６３、オーミックコンタクト層６４，６５、ソース電極６６及びドレイン電極６７により構成されている。
【００２９】
そして、第一絶縁膜６１上、チャネル保護膜６３上、ソース電極６６上及びドレイン電極６７上には、酸化シリコン等からなる第二絶縁膜６８が形成されている。この第二絶縁膜６８におけるソース電極６６の上方には、第二絶縁膜６８を貫通する開口としてのトランジスタ用コンタクトホール６９が形成されている。具体的には、トランジスタ用コンタクトホール６９は、マスクが配置される上方側から見たときにチャネル保護膜６３と重ならない部分に形成されている。
【００３０】
そして、第二絶縁膜６８の上面における画素部５に対向する位置には、ＩＴＯ等からなる透光性の画素電極５１が、トランジスタ用コンタクトホール６９を介してソース電極６６と電気的に接続するように形成されている。
また、第二絶縁膜６８の上面における少なくともチャネル保護膜６３と重なる領域には、例えばＣｒ等の金属膜からなる遮光膜７０が形成されている。
【００３１】
次に、ゲート端子部２１の断面構造について説明する。図５に示すようにゲート端子部２１は、透明基板Ｐ上に成膜された例えばＣｒ等の金属膜からなるゲート端子２３を備えている。第一絶縁膜６１は、ゲート端子部２１においてゲート端子２３の中央部を除く周辺部上に形成されるとともに、ゲート端子部２１の周辺において透明基板Ｐ上に形成されることにより、該第一絶縁膜６１がゲート端子２３の周囲を覆うように形成されている。また、第二絶縁膜６８は、ゲート端子部２１において第一絶縁膜６１上に形成され、該第二絶縁膜６８がゲート端子２３の周囲を覆っている。ゲート端子２３の上面中央部は、第一絶縁膜６１及び第二絶縁膜６８を貫通して形成されたゲート用コンタクトホール２４により、第一絶縁膜６１及び第二絶縁膜６８から露出している。そして、ゲート用コンタクトホール２４内において露出したゲート端子２３の上面と接続した状態で、ゲート端子２３上から第二絶縁膜６８上にかけてＩＴＯ等からなる透光性の保護膜２５が成膜されている。
【００３２】
次に、ドレイン端子部３１の断面構造について説明する。図５に示すようにドレイン端子部３１は、透明基板Ｐ上に成膜された第一絶縁膜６１上に、例えば真性アモルファスシリコン等からなるドレイン用真性半導体膜３３、ｎ型アモルファスシリコン等からなるドレイン用ｎ型半導体膜３４、Ｃｒ等の金属膜からなるドレイン端子３５が下層から順に積層されている。第二絶縁膜６８はドレイン端子部３１においてドレイン端子３５の中央部を除く周縁部上及び第一絶縁膜６１上に形成され、該第二絶縁膜がドレイン端子３５の周囲を覆っている。またドレイン端子３５の上面中央部は、第二絶縁膜６８を貫通して形成されたドレイン用コンタクトホール３６により第二絶縁膜６８から露出している。そして、ドレイン用コンタクトホール３６内において露出したドレイン端子３５の上面と接続した状態でドレイン端子３５上から第二絶縁膜６８上にかけてＩＴＯ等からなる透光性の保護膜３７が成膜されている。
【００３３】
次に、薄膜トランジスタ基板１の製造方法で用いられるマスクシート９０について図６を参照して説明する。図６はマスクシート９０の概略構成を模式的に示した正面図である。なお図６において行方向に沿う二点鎖線Ｌ１はゲート配線２の設置位置を示しており、列方向に沿う二点鎖線Ｌ２はドレイン配線３の設置位置を示している。これら二点鎖線Ｌ１，Ｌ２は便宜上図示したものであり、実際のマスクシート９０には設けられていない。
【００３４】
マスクシート９０は、透光性を有するシート材であり、薄膜トランジスタ基板１の全体に重なるサイズで形成されている。図６に示すようにマスクシート９０は、第一端子用遮光部９１、第二端子用遮光部９２、保護膜用遮光部９３及びソース電極用遮光部９４をそれぞれ複数備えている。
【００３５】
第一端子用遮光部９１は、各ゲート端子２３の設置位置に重ねられる位置にそれぞれ形成されていて、ゲート端子２３よりも僅かに小さい形状に形成されている。
第二端子用遮光部９２は、各ドレイン端子３５の設置位置に重ねられる位置にそれぞれ形成されていて、ドレイン端子３５よりも僅かに小さい形状に形成されている。
保護膜用遮光部９３は、各画素部５のチャネル保護膜６３の設置位置に重ねられる位置に形成されていて、チャネル保護膜６３と同形状に形成されている。
ソース電極用遮光部９４は、各画素部５のソース電極６６のうち、遮光膜７０に重なる領域を除いた一部に重ねられる位置に形成されていて、トランジスタ用コンタクトホール６９と同形状に形成されている。
【００３６】
次に、薄膜トランジスタ基板１の製造方法について図７〜図１０を参照して説明する。図７は薄膜トランジスタ基板１の製造方法の工程図であり、図８〜図１０は各工程における状態を模式的に示す説明図である。
【００３７】
電極形成工程Ｓ１では、図８（ａ）に示す通り、スパッタ法にてＣｒからなる第一導電膜を透明基板Ｐ上に成膜する。成膜後、第一導電膜をＰＬ法にてパターニングすることで、ゲート電極２２、ゲート配線２、ゲート端子２３及び補助容量ライン４（図示省略）を形成する。
【００３８】
薄膜積層工程Ｓ２では、図８（ｂ）に示す通り、透明基板Ｐの上面それぞれ形成されたゲート電極２２上、ゲート配線２上、ゲート端子２３上及び透明基板Ｐ上に、下層から順に第一絶縁膜６１と、真性半導体膜６２と、第三絶縁膜７２とをＣＶＤ法によって積層する。
【００３９】
ポジ型フォトレジスト積層工程Ｓ３では、第三絶縁膜７２の上面に対して、塗布によりポジ型フォトレジスト７３を積層する。
【００４０】
第一マスクシート配置工程Ｓ４では、マスクシート９０が備える複数の遮光部が、それぞれ配置されるべき各所定位置と正確に重なるように、マスクシート９０をポジ型フォトレジスト７３の上面に配置する。具体的には第一端子用遮光部９１は各ゲート端子２３の設置位置に重なるように配置し、第二端子用遮光部９２は各ドレイン端子３５の設置位置に重なるように配置し、保護膜用遮光部９３は各画素部５のチャネル保護膜６３の設置位置に重なるように配置し、ソース電極用遮光部９４は各画素部５のソース電極６６のうち該ソース電極６６の設置位置であって遮光膜７０に重なる領域を除いた一部の領域に重なるように配置する。
【００４１】
ポジ型フォトレジスト現像工程Ｓ５では、透明基板Ｐの下面側及びマスクシート９０の上面側からそれぞれ光を照射する。図８（ｂ）においては矢印Ａ，Ｂが照射光を示している。マスクシート９０の上面側から照射された光Ａは、第一端子用遮光部９１、第二端子用遮光部９２、保護膜用遮光部９３及びソース電極用遮光部９４により遮られる。一方、透明基板Ｐの下面側から照射された光Ｂはゲート電極２２及びゲート端子２３により遮られる。つまり、ゲート電極２２及び保護膜用遮光部９３と重なる領域と、ゲート端子２３及び第一端子用遮光部９１と重なる領域とには光は照射されず、これら以外の領域に対して光が照射される。
【００４２】
図１１は、ポジ型フォトレジスト現像工程Ｓ５時におけるマスクシート９０の各部と、ポジ型フォトレジスト７３との関係を示している。図１１（ａ）に示すように、マスクシート９０の保護膜用遮光部９３とソース電極用遮光部９４とは光Ａを遮光し、ゲート電極２２は下方からの光Ｂを遮光する。ソース電極用遮光部９４に重ねられた部分のポジ型フォトレジスト７３は下方からの光Ｂが照射されるので現像されない。また、保護膜用遮光部９３に重ねられた部分のポジ型フォトレジスト７３は下方からの光Ｂが照射されないので現像される。図１１（ｄ）においてポジ型フォトレジスト７３が残存した領域が現像される領域である。
また、図１１（ｂ）、（ｃ）に示すように、マスクシート９０の第一端子用遮光部９１と第二端子用遮光部９２とは光Ａを遮光し、ゲート端子２３は下方からの光Ｂを遮光する。第二端子用遮光部９２に重ねられた部分のポジ型フォトレジスト７３は下方からの光Ｂが照射されるので現像されない。また、一端子用遮光部９１に重ねられた部分のポジ型フォトレジスト７３は下方からの光Ｂが照射されないので現像される。図１１（ｅ）及び（ｆ）においてポジ型フォトレジスト７３が残存した領域が現像される領域である。
【００４３】
このように光が照射されなかった領域、すなわちゲート電極２２及び保護膜用遮光部９３に重ねられた部分とゲート端子２３及び第一端子用遮光部９１に重ねられた部分のポジ型フォトレジスト７３が現像され、残存することになる（図８（ｃ）参照）。この残存した領域が第一のレジストパターンとなる。
【００４４】
第一エッチング工程Ｓ６では、残存したポジ型フォトレジスト７３をマスクとしてドライエッチングを行う。これにより、第三絶縁膜７２がゲート電極２２上と、ゲート端子２３上に残存する。このうち、ゲート電極２２上の第三絶縁膜７２がチャネル保護膜６３となり、ゲート端子２３上の第三絶縁膜７２がゲート用第三絶縁膜２７となる。（図８（ｄ）参照）。
【００４５】
図７に示すように、チャネル保護膜６３を形成するチャネル保護膜形成工程は、ポジ型フォトレジスト積層工程Ｓ３、第一マスクシート配置工程Ｓ４、ポジ型フォトレジスト現像工程Ｓ５、第一エッチング工程Ｓ６を含んでいる。
【００４６】
次いで、デバイスエリア形成工程Ｓ７では、フッ化アンモニウム溶液処理で真性半導体膜６２の自然酸化膜を除去した後、真性半導体膜６２上、チャネル保護膜６３及びゲート用第三絶縁膜２７上にＣＶＤ法でｎ型半導体膜７４を成膜する。そして、ｎ型半導体膜７４上にＣｒ等からなる第二導電膜７５をスパッタ法で成膜する。その後、フォトレジストをマスクとしてＣｒ等からなる第二導電膜７５をエッチングしてパターニングをする。このパターニングによって、画素部５においてはｎ型半導体膜６２上にソース電極６６およびドレイン電極６７が形成され、ドレイン端子部３１においてはｎ型半導体膜７４上にドレイン端子３５が形成される。また、ゲート端子部２１においてはｎ型半導体膜７４上に成膜されている第二導電膜７５ｂの全てが除去される。
【００４７】
さらに同一のフォトレジストをマスクとしてｎ型半導体膜７４と、真性半導体膜６２とをドライエッチングでパターニングする。このパターニングによって、画素部５においては、第一絶縁膜６１上にチャネル膜６２ａが形成され、チャネル膜６２ａ上及びチャネル保護膜６３上にソース電極６６及びドレイン電極６７に重なるようにオーミックコンタクト層６４，６５が形成される。またドレイン端子部３１においては、第一絶縁膜６１上にドレイン用真性半導体膜３３が形成され、ドレイン用真性半導体膜３３上にドレイン端子３５と重なるようにドレイン用ｎ型半導体膜３４が形成される。また、ゲート端子部２１においては第一絶縁膜６１上にゲート用真性半導体膜２６がゲート用第三絶縁膜にと重なるように形成され、ゲート用第三絶縁膜２７上に形成されているｎ型半導体膜７４の全てが除去される。（図９（ａ）参照）。
【００４８】
遮光膜形成工程Ｓ８では、図９（ｂ）に示すようにソース電極６６上、ドレイン電極６７上、チャネル保護膜６３上、ゲート用第三絶縁膜２７上、ドレイン端子３５上及び第一絶縁膜６１上にＣＶＤ法によって第二絶縁膜６８を成膜する。そして、図９（ｃ）に示すように、第二絶縁膜６８上に、第三導電膜７６を成膜後、ＰＬ法によって第三導電膜７６をパターニングして、チャネル保護膜６３を覆う遮光膜７０を形成する。この遮光膜７０が、チャネル保護部６３を覆い且つドレイン電極６７の少なくとも一部を露出する遮光パターンをなす。
【００４９】
ネガ型フォトレジスト積層工程Ｓ９では、図９（ｄ）に示すように、第二絶縁膜６８上及び遮光膜７０上に塗布によりネガ型フォトレジスト７７を積層する。
【００５０】
第二マスクシート配置工程Ｓ１０では、前述した、第一マスクシート配置工程Ｓ４と同様に、マスクシート９０が備える複数の遮光部が、それぞれ配置されるべき各所定位置と正確に重なるように、マスクシート９０をネガ型フォトレジスト７７の上面に配置する。
【００５１】
ネガ型フォトレジスト現像工程Ｓ１１では、マスクシート９０の上面側から光を照射する。図９（ｄ）においては矢印Ｃが照射光を示している。マスクシート９０の上面側から照射された光Ｃは、第一端子用遮光部９１、第二端子用遮光部９２、保護膜用遮光部９３及びソース電極用遮光部９４により遮られる。
【００５２】
図１２は、ネガ型フォトレジスト現像工程Ｓ１１時におけるマスクシート９０の各部と、ネガ型フォトレジスト７７との関係を示している。図１２（ａ）に示すように、マスクシート９０の保護膜用遮光部９３とソース電極用遮光部９４とは光Ｃを遮光する。従って、これら遮光部９３，９４に重ねられた部分以外のネガ型フォトレジスト７７は上方からの光Ｃが照射されるので現像される。図１２（ｄ）においてネガ型フォトレジスト７７が残存した領域が現像される領域である。
また、図１２（ｂ）、（ｃ）に示すように、マスクシート９０の第一端子用遮光部９１と第二端子用遮光部９２とは光Ｃを遮光する。従って、これら遮光部９１，９２に重ねられた部分以外のネガ型フォトレジスト７７は上方からの光Ｃが照射されるので現像される。図１１（ｅ）、（ｆ）においてネガ型フォトレジスト７７が残存した領域が現像される領域である。
【００５３】
このように、光が照射された領域、すなわち第一端子用遮光部９１、第二端子用遮光部９２、保護膜用遮光部９３及びソース電極用遮光部９４に重ねられた部分以外のネガ型フォトレジスト７７が現像され、残存することになる（図１０（ａ）参照）。この残存した領域が第二のレジストパターンとなる。
【００５４】
コンタクトホール形成工程Ｓ１２では、残存したネガ型フォトレジスト７７と、ネガ型フォトレジスト現像工程Ｓ１１により露出させられた遮光膜７０とをマスクとしてドライエッチングを行い、トランジスタ用コンタクトホール６９、ゲート用コンタクトホール２４及びドレイン用コンタクトホール３６を形成し、ネガ型フォトレジスト７７を除去する（図１０（ｂ）参照）。
【００５５】
図７に示すように、入力端子（ゲート端子２３及びドレイン端子３５）の一部を露出させる端子露出工程は、ネガ型フォトレジスト積層工程Ｓ９、第二マスクシート配置工程Ｓ１０、ネガジ型フォトレジスト現像工程Ｓ１１、コンタクトホール形成工程Ｓ１２を含んでいる。
【００５６】
画素電極積層工程Ｓ１３では、第二絶縁膜６０上、遮光膜７０上、ソース電極上、ゲート端子上及びドレイン端子上にスパッタ法でＩＴＯ膜を成膜して、次いでＰＬ法にてパターニングすることにより、画素電極５１、保護膜２５，３７を形成する。これにより図５に示す薄膜トランジスタ基板１が製造される。
【００５７】
以上のように、本実施形態によれば、チャネル保護膜を形成するチャネル保護膜形成工程では、マスクシート９０の上面側と透明基板Ｐの下面側とのそれぞれから露光することでポジ型フォトレジスト７３の現像を可能としている。また、入力端子の一部を露出させる端子露出工程では、マスクシート９０の上面側から露光することでネガ型フォトレジスト７７の現像を可能としている。このように、チャネル保護膜形成工程及び端子露出工程とで共通のマスクシート９０を用いたとしても、各工程に応じたマスクが可能となっているために、従来と比べてマスクシートの使用枚数を削減することが可能となる。
【００５８】
また、ネガ型フォトレジスト積層工程Ｓ９前には、ゲート端子部２１において、第二絶縁膜６８は、第一絶縁膜６１、ゲート用真性半導体膜２６、ゲート用第三絶縁膜２７を介してゲート端子２３を覆っていて、ネガ型フォトレジスト積層工程Ｓ９では、ゲート端子部２１において、第二絶縁膜６８上にネガ型フォトレジスト７７が積層される。その後、コンタクトホール形成工程Ｓ１２が実行されると、ゲート端子２３上の第一絶縁膜６１、第二絶縁膜６８、ゲート用真性半導体膜２６及びゲート用第三絶縁膜２７が除去されてゲート用コンタクトホール２４が形成される。このように、ゲート端子２３上に複数の絶縁膜や半導体膜が積層されていたとしても、一度のコンタクトホール形成工程Ｓ１２でゲート用コンタクトホール２４を形成することができる。
【００５９】
そして、ネガ型フォトレジスト現像工程Ｓ１１では、マスクシート９０の上面側から光を照射して、保護膜用遮光部９３、第一端子用遮光部９１、第二端子用遮光部９２及びソース電極用遮光部９４に重なった部分以外のネガ型フォトレジスト７７を現像し残存させ、コンタクトホール形成工程Ｓ１２では、残存したネガ型フォトレジスト７７及び遮光膜７０をマスクとしてエッチングを行い、ゲート用コンタクトホール２４、ドレイン用コンタクトホール３６及びトランジスタ用コンタクトホール６９を形成している。このように、入力端子上に形成される第一コンタクトホール（ゲート用コンタクトホール２４、ドレイン用コンタクトホール３６）と、トランジスタ上に形成されるトランジスタ用コンタクトホール６９とを一括して形成することが可能となる。
【００６０】
なお、本実施形態は上記実施形態に限らず適宜変更可能である。
例えば、上記実施形態では、ゲート端子部２１において、ゲート端子２３を露出させるために第二絶縁膜、ゲート用真性半導体膜２６、ゲート用第三絶縁膜２７、及び第一絶縁膜を除去してコンタクトホール２４を形成しているが、ゲート端子２３を露出させるためにゲート用真性半導体膜、ゲート用第三絶縁膜及び第一絶縁膜を除去しコンタクトホール２４を形成する場合にも適用することが可能である。
【符号の説明】
【００６１】
１      薄膜トランジスタ基板
２      ゲート配線
３      ドレイン配線
４      補助容量ライン
５      画素部
６      トランジスタ
２１      ゲート端子部
２２      ゲート電極
２３      ゲート端子
２４      ゲート用コンタクトホール（第一コンタクトホール）
２５      保護膜
２６      ゲート用真性半導体膜
２７      ゲート用第三絶縁膜
３１      ドレイン端子部
３３      ドレイン用真性半導体膜
３４      ドレイン用ｎ型半導体膜
３５      ドレイン端子
３６      ドレイン用コンタクトホール（第一コンタクトホール）
３７      保護膜
５１      画素電極
６１      第一絶縁膜
６２      真性半導体膜
６２ａ    チャネル膜
６３      チャネル保護膜
６４，６５      オーミックコンタクト層
６６      ソース電極
６７      ドレイン電極
６８      第二絶縁膜
６９      トランジスタ用コンタクトホール（第二コンタクトホール）
７０      遮光膜
７２      第三絶縁膜
７３      ポジ型フォトレジスト
７４      ｎ型半導体膜
７５      第二導電膜
７６      第三導電膜
７７      ネガ型フォトレジスト
９０      マスクシート
９１      第一端子用遮光部（端子用遮光部）
９２      第二端子用遮光部（端子用遮光部）
９３      保護膜用遮光部
９４      ソース電極用遮光部
【図１】
2011164364.tif 000003
【図２】
2011164364.tif 000004
【図３】
2011164364.tif 000005
【図４】
2011164364.tif 000006
【図５】
2011164364.tif 000007
【図６】
2011164364.tif 000008
【図７】
2011164364.tif 000009
【図８】
2011164364.tif 000010
【図９】
2011164364.tif 000011
【図１０】
2011164364.tif 000012
【図１１】
2011164364.tif 000013
【図１２】
2011164364.tif 000014
【図１３】
2011164364.tif 000015