(57)【要約】【課題】画素分割構造を有する液晶表示装置の信頼性を向上させる。【解決手段】本発明の液晶表示装置は、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、画素は、供給された少なくとも１つの表示信号電圧に対して、第１輝度となる第１副画素と、第１輝度と異なる第２輝度となる第２副画素とを備える液晶表示パネル１０と、トランジスタのソースに接続されたソースバスラインに表示信号電圧を供給するソース駆動回路４０と、トランジスタのゲートに接続されたゲートバスラインに走査信号電圧を供給するゲート駆動回路３０と、第１輝度が第２輝度よりも大きい第１モードと、第１輝度が第２輝度よりも小さい第２モードとの間のモード切替を行う輝度切替回路構成６０とを備える。輝度切替回路構成は、８３．５ｍｓｅｃ以上の時間間隔をおいてモード切替を行う。【選択図】図１２
2011065176.tif 000002
【特許請求の範囲】
【請求項１】
液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、前記画素は、供給された少なくとも１つの表示信号電圧に対して、第１輝度となる第１副画素と、前記第１輝度と異なる第２輝度となる第２副画素とを備える液晶表示パネルと、
前記トランジスタのソースに接続されたソースバスラインに表示信号電圧を供給するソース駆動回路と、
前記トランジスタのゲートに接続されたゲートバスラインに走査信号電圧を供給するゲート駆動回路と、
前記第１輝度が前記第２輝度よりも大きい第１モードと、前記第１輝度が前記第２輝度よりも小さい第２モードとの間のモード切替を行う輝度切替回路構成と
を備え、
前記輝度切替回路構成は、８３．５ｍｓｅｃ以上の時間間隔をおいて前記モード切替を行う、液晶表示装置。
【請求項２】
前記第１副画素および前記第２副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、
前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量と、
前記補助容量対向電極に供給する電圧を発生する補助容量対向電圧発生回路とをさらに有し、
前記対向電極は、前記第１副画素および前記第２副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第１副画素および前記第２副画素ごとに電気的に独立であり、
前記第１副画素および前記第２副画素のそれぞれに対応して設けられた２つのスイッチング素子を有し、
前記２つのスイッチング素子は、共通のゲートバスラインに供給される走査信号電圧によってオン／オフ制御され、前記２つのスイッチング素子がオン状態にあるときに、前記第１副画素および前記第２副画素のそれぞれが有する前記副画素電極および前記補助容量電極に、共通のソースバスラインから表示信号電圧が供給され、前記２つのスイッチング素子がオフ状態とされた後に、前記第１副画素および前記第２副画素のそれぞれの前記補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記第１副画素と前記第２副画素とで異なり、そのことによって前記第１輝度と前記第２輝度とが異なる、請求項１に記載の液晶表示装置。
【請求項３】
前記輝度切替回路構成は、前記第１副画素および前記第２副画素のそれぞれの前記補助容量対向電極に印加する電圧の位相を反転させる回路を有する、請求項２に記載の液晶表示装置。
【請求項４】
前記輝度切替回路構成は、前記第１副画素および前記第２副画素のそれぞれに供給する表示信号電圧の位相を反転させる回路を有する、請求項２に記載の液晶表示装置。
【請求項５】
前記輝度切替回路構成は、前記モード切替を行った後の経過時間をカウントする回路を更に有し、所定の時間が経過するたびに、前記モード切替を行う、請求項１から４のいずれかに記載の液晶表示装置。
【請求項６】
前記第１モードの動作時間と前記第２モードの動作時間を積算する回路を更に有し、
前記輝度切替回路構成は、前記第１モードの積算動作時間と前記第２モードの積算動作時間との差が所定の値を超えたときに、前記モード切替を行う、請求項１から５のいずれかに記載の液晶表示装置。
【請求項７】
全画面の平均輝度を求める回路を更に有し、前記輝度切替回路構成は、前記平均輝度の値が所定の範囲内にあるときに、前記モード切替を行う、請求項１から６のいずれかに記載の液晶表示装置。
【請求項８】
前記輝度切替回路構成は、操作者による所定の操作に応じて、前記モード切替を行う、請求項１から７のいずれかに記載の液晶表示装置。
【請求項９】
前記モード切替は、前記第１モードと前記第２モードとをランダムに選択することによって行われる、請求項１から８のいずれかに記載の液晶表示装置。
【請求項１０】
前記第１副画素と前記第２副画素の面積は等しい、請求項１から９のいずれかに記載の液晶表示装置。
【請求項１１】
液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素とを有し、前記画素は、供給された少なくとも１つの表示信号電圧に対して、互いに異なる輝度で表示を行う２つの副画素を含む複数の副画素を備える液晶表示パネルと、
前記トランジスタのソースに接続されたソースバスラインに表示信号電圧を供給するソース駆動回路と、
前記トランジスタのゲートに接続されたゲートバスラインに走査信号電圧を供給するゲート駆動回路と、
前記複数の副画素のうち最も輝度が大きい副画素の画素内における位置が互いに異なる複数のモード間のモード切替を行う輝度切替回路構成と、
を備え、
前記輝度切替回路構成は、８３．５ｍｓｅｃ以上の時間間隔をおいて前記モード切替を行う、液晶表示装置。
【請求項１２】
前記複数の副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、
前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量と、
前記補助容量対向電極に供給する電圧を発生する補助容量対向電圧発生回路とをさらに有し、
前記対向電極は、前記複数の副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記複数の副画素ごとに電気的に独立であり、
前記複数の副画素のそれぞれに対応して設けられた複数のスイッチング素子を有し、
前記複数のスイッチング素子は、共通のゲートバスラインに供給される走査信号電圧によってオン／オフ制御され、前記複数のスイッチング素子がオン状態にあるときに、前記複数の副画素のそれぞれが有する前記副画素電極および前記補助容量電極に、共通のソースバスラインから表示信号電圧が供給され、前記複数のスイッチング素子がオフ状態とされた後に、前記複数の副画素のそれぞれの前記補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記２つの副画素とで異なり、そのことによって前記２つの副画素の輝度が互いに異なる、請求項１１に記載の液晶表示装置。
【請求項１３】
前記複数の副画素のうち最高輝度となる副画素と最低輝度となる副画素の面積は互いに等しい、請求項１１または１２に記載の液晶表示装置。
【請求項１４】
前記複数の副画素のそれぞれの面積は等しい、請求項１１から１３のいずれかに記載の液晶表示装置。
【請求項１５】
液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、前記画素は、供給された少なくとも１つの表示信号電圧に対して、第１輝度となる第１副画素と、前記第１輝度と異なる第２輝度となる第２副画素とを備える液晶表示パネルの駆動方法であって、
前記第１輝度が前記第２輝度よりも大きい第１モードと、前記第１輝度が前記第２輝度よりも小さい第２モードとの間のモード切替を行う工程を包含し、
前記モード切替を８３．５ｍｓｅｃ以上の時間間隔をおいて行う、駆動方法。
【請求項１６】
前記モード切替は、前記第１モードと前記第２モードとをランダムに選択することによって行われる、請求項１５に記載の駆動方法。
【請求項１７】
液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素とを有し、前記画素は、供給された少なくとも１つの表示信号電圧に対して、互いに異なる輝度で表示を行う２つの副画素を含む複数の副画素を備える液晶表示パネルの駆動方法であって、
前記複数の副画素のうち最も輝度が大きい副画素の画素内における位置が互いに異なる複数のモード間のモード切替を行う工程を包含し、
前記モード切替を８３．５ｍｓｅｃ以上の時間間隔をおいて行う、駆動方法。
【請求項１８】
前記モード切替は、前記複数のモードをランダムに選択することによって行われる、請求項１７に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
従来、ＴＮモードの液晶表示装置が使用されていたが、ＴＮモードよりも視角特性の優れたＶＡモードやＩＰＳモードの液晶表示装置の利用が広がっている。近年、さらに視野角特性を改善したＭＶＡモードやＳ−ＩＰＳモードの液晶表示装置が、ＴＶやモニターに使用されている。
【０００３】
ＶＡモードはＩＰＳモードに比べて、黒表示の品位が高いため、高コントラスト比の表示を実現できるという利点を有している。しかしながら、γ特性の視角依存性がＩＰＳモードよりも大きいという欠点を有している。
【０００４】
そこで、特許文献１には、各画素を複数の副画素に分割し、副画素ごとに異なる電圧を供給することによって、γ特性における視角依存性を平均化する方法が提案されている。上記特許文献１に記載されている液晶表示装置は、画素が有する複数の副画素のそれぞれに表示信号電圧が独立に供給される構成を有している。すなわち、画素が２つの副画素（第１副画素および第２副画素）を有する場合、第１副画素に表示信号電圧を供給するソースバスラインと別に第２副画素に表示信号電圧を供給するソースバスラインを設ける必要がある。従って、画素を２分割すると、ソースバスラインおよびソース駆動回路の数が２倍になる。また、第１副画素と第２副画素との供給する互いに異なる表示信号電圧は、表示すべきデータごとに２つずつ予め決められており、ルックアップテーブルに格納されている。
【０００５】
これに対し、特許文献２や特許文献３には、供給された少なくとも１つの表示信号電圧に対して、互いに異なる輝度となる複数の副画素を備える液晶表示装置が記載されている。この液晶表示装置においては、第１副画素と第２副画素とに共通のソースバスラインから共通の表示信号電圧が供給されるので、ソースバスラインやソース駆動回路の数を分割数に応じて増加させる必要が無いという利点を有している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２９５１６０号公報
【特許文献２】特開２００４−６２１４６号公報
【特許文献３】特開２００４−７８１５７号公報
【特許文献４】特開平６−３３２００９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、本発明者が特許文献２および３に記載されている液晶表示装置を試作し評価したところ、十分な信頼性が得られないことがあり、この信頼性の低下は、液晶層にＤＣ電圧が印加されることに起因することが分かった。
【０００８】
一般に、液晶表示装置は、表示モードに拘らず、液晶層にＤＣ電圧が印加されるのを防止するために、交流駆動される。すなわち、液晶層に生成される電界の向きを一定時間ごとに反転させることによって、時間平均したときに一定方向の電界（ＤＣ電圧）が残らないように駆動される。アクティブマトリクス型液晶表示装置の各画素の液晶層に印加される電圧は、対向電極に供給される共通電圧（Ｖｃｏｍ）と画素電極に供給される表示信号電圧との差に相当するので、交流駆動においては、対向電極に供給される共通電圧を基準としたときの表示信号電圧の極性を一定時間ごとに反転させていることになる。表示信号電圧の極性を反転させる周期は、例えば一垂直走査期間（典型的には入力画像信号の１フレーム期間）である。
【０００９】
トランジスタを用いるアクティブマトリクス型液晶表示装置では、トランジスタが非導通状態となった直後に、ゲートとドレインとの間の寄生容量（Ｃｇｄ）等の影響による「引き込み電圧（ドレイン引き込み電圧）」と呼ばれる電圧が液晶層に印加される。引き込み電圧は、液晶容量（副画素電極／液晶層／対向電極によって構成される容量、画素容量は液晶容量と補助容量とで構成される。）の大きさに依存し、液晶容量は電圧に依存する。したがって、引き込み電圧によるＤＣ電圧の発生を防止するためには、表示すべきデータ（画像データ、入力画像信号）ごとに、引き込み電圧をキャンセルするように表示信号電圧が設定される。
【００１０】
しかしながら、上記特許文献２や特許文献３に記載されているような、供給された１つの表示信号電圧に対して、互いに異なる輝度となる複数の副画素を備える液晶表示装置においては、副画素毎に供給する印加電圧を調節することができないので、引き込み電圧によるＤＣの発生を防止することができず、十分な信頼性が得られないことがある。
【００１１】
本発明は上記課題を解決するためになされたものであり、その主な目的は、画素分割構造を有する液晶表示装置の信頼性を向上させることにある。
【課題を解決するための手段】
【００１２】
本発明の液晶表示装置は、液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、前記画素は、供給された少なくとも１つの表示信号電圧に対して、第１輝度となる第１副画素と、前記第１輝度と異なる第２輝度となる第２副画素とを備える液晶表示パネルと、前記トランジスタのソースに接続されたソースバスラインに表示信号電圧を供給するソース駆動回路と、前記トランジスタのゲートに接続されたゲートバスラインに走査信号電圧を供給するゲート駆動回路と、前記第１輝度が前記第２輝度よりも大きい第１モードと、前記第１輝度が前記第２輝度よりも小さい第２モードとの間のモード切替を行う輝度切替回路構成とを備えることを特徴とする。
【００１３】
なお、ここで用いた「第１輝度」および「第２輝度」は固定された輝度レベルを指すのではなく、それぞれ副画素を特定するために用いている。すなわちある表示状態（あるフレーム）において、第１輝度で表示している副画素を第１副画素（例えば後述するＳＰ１）とし、第１輝度と異なる第２輝度で表示している副画素を第２副画素（例えばＳＰ２）とする。輝度が異なる２つの副画素のいずれを第１副画素としてもよい。このようにして決められた第１副画素および第２副画素は、第１輝度が第２輝度よりも大きい（第１副画素が第２副画素よりも明るい）第１モードと、第１輝度が第２輝度より小さい（第１副画素が第２副画素よりも暗い）第２モードとの間で切り替えられる。
【００１４】
前記モード切替は、前記第１モードと前記第２モードとをランダムに選択することによって行われてもよいし、前記第１モードから前記第２モードへ、または、前記第２モードから前記第１モードへ強制的に切替ることによって行われてもよい。また、輝度切替回路構成は、輝度切替のための輝度切替回路を付加的に設けることによって構成しても良いし、既存の回路（例えば、ソース駆動回路、補助容量電圧発生回路）および／またはこれらの組み合わせによって構成してもよい。
【００１５】
ある実施形態において、前記第１副画素および前記第２副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量と、前記補助容量対向電極に供給する電圧を発生する補助容量対向電圧発生回路とを更に有し、前記対向電極は、前記第１副画素および前記第２副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記第１副画素および前記第２副画素ごとに電気的に独立であり、前記第１副画素および前記第２副画素のそれぞれに対応して設けられた２つのスイッチング素子を有し、前記２つのスイッチング素子は、共通のゲートバスラインに供給される走査信号電圧によってオン／オフ制御され、前記２つのスイッチング素子がオン状態にあるときに、前記第１副画素および前記第２副画素のそれぞれが有する前記副画素電極および前記補助容量電極に、共通のソースバスラインから表示信号電圧が供給され、前記２つのスイッチング素子がオフ状態とされた後に、前記第１副画素および前記第２副画素のそれぞれの前記補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記第１副画素と前記第２副画素とで異なり、そのことによって前記第１輝度と前記第２輝度とが異なる。
【００１６】
ある実施形態において、前記輝度切替回路構成は、前記第１副画素および前記第２副画素のそれぞれの前記補助容量対向電極に印加する電圧の位相を反転させる回路を有する。
【００１７】
ある実施形態において、前記輝度切替回路構成は、前記第１副画素および前記第２副画素のそれぞれに供給する表示信号電圧の位相を反転させる回路を有する。
【００１８】
ある実施形態において、前記輝度切替回路構成は、入力画像信号の２フレーム以上の時間間隔をおいて前記モード切替を行う。
【００１９】
ある実施形態において、前記輝度切替回路構成は、前記モード切替を行った後の経過時間をカウントする回路を更に有し、所定の時間が経過するたびに、前記モード切替を行う。
【００２０】
ある実施形態において、前記第１モードの動作時間と前記第２モードの動作時間を積算する回路を更に有し、前記輝度切替回路構成は、前記第１モードの積算動作時間と前記第２モードの積算動作時間との差が所定の値を超えたときに、前記モード切替を行う。
【００２１】
ある実施形態において、前記輝度切替回路構成は、前記第１輝度と前記第２輝度との差が所定の値を超えたときに、前記モード切替を行う。
【００２２】
ある実施形態において、全画面の平均輝度を求める回路を更に有し、前記輝度切替回路構成は、前記平均輝度の値が所定の範囲内にあるときに、前記モード切替を行う。
【００２３】
ある実施形態において、前記所定の範囲内は、前記第１輝度と前記第２輝度の差／前記第１輝度と前記第２輝度との平均輝度の値が最大値の９０％以下である階調に相当する。
【００２４】
ある実施形態において、前記輝度切替回路構成は、操作者による所定の操作に応じて、前記モード切替を行う。
【００２５】
ある実施形態において、前記輝度切替回路構成は、入力画像信号に所定の変化が生じた場合に、前記モード切替を行う。
【００２６】
ある実施形態において、前記輝度切替回路構成は、所定の条件が満足されたときに、輝度切替信号を発生する輝度切替信号発生回路を更に有し、前記輝度切替回路構成は、前記輝度切替信号に応じて前記モード切替を行う。
【００２７】
ある実施形態において、前記輝度切替信号発生回路は、異なる条件に応じてそれぞれトリガー信号を発生する複数のトリガー信号発生回路と、前記複数のトリガー発生回路から出力された前記複数のトリガー信号に基づいて、前記輝度切替信号を発生する信号発生回路とを備える。
【００２８】
ある実施形態において、前記第１副画素と前記第２副画素の面積は略等しい。
【００２９】
ある実施形態において、前記画素は、第３副画素をさらに有する。前記第３副画素は、第１副画素または第２副画素と同じ輝度であってもよいし、異なってもよい。
【００３０】
本発明の他の液晶表示装置は、液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素とを有し、前記画素は、供給された少なくとも１つの表示信号電圧に対して、互いに異なる輝度で表示を行う２つの副画素を含む複数の副画素を備える液晶表示パネルと、前記トランジスタのソースに接続されたソースバスラインに表示信号電圧を供給するソース駆動回路と、前記トランジスタのゲートに接続されたゲートバスラインに走査信号電圧を供給するゲート駆動回路と、前記複数の副画素のうち最も輝度が大きい副画素の画素内における位置が互いに異なる複数のモード間のモード切替を行う輝度切替回路構成とを備えることを特徴とする。
【００３１】
ある実施形態において、前記複数の副画素のそれぞれは、対向電極と、前記液晶層を介して前記対向電極に対向する副画素電極とによって形成された液晶容量と、前記副画素電極に電気的に接続された補助容量電極と、絶縁層と、前記絶縁層を介して前記補助容量電極と対向する補助容量対向電極とによって形成された補助容量と、前記補助容量対向電極に供給する電圧を発生する補助容量対向電圧発生回路とをさらに有し、前記対向電極は、前記複数の副画素に対して共通の単一の電極であり、前記補助容量対向電極は、前記複数の副画素ごとに電気的に独立であり、前記複数の副画素のそれぞれに対応して設けられた複数のスイッチング素子を有し、前記複数のスイッチング素子は、共通のゲートバスラインに供給される走査信号電圧によってオン／オフ制御され、前記複数のスイッチング素子がオン状態にあるときに、前記複数の副画素のそれぞれが有する前記副画素電極および前記補助容量電極に、共通のソースバスラインから表示信号電圧が供給され、前記複数のスイッチング素子がオフ状態とされた後に、前記複数の副画素のそれぞれの前記補助容量対向電極の電圧が変化し、その変化の方向および変化の大きさによって規定される変化量が前記２つの副画素とで異なり、そのことによって前記２つの副画素の輝度が互いに異なる構成を有する。
【００３２】
ある実施形態において、前記複数の副画素のうち最高輝度となる副画素と最低輝度となる副画素の面積は互いに略等しい。
【００３３】
ある実施形態において、前記複数の副画素のそれぞれの面積は略等しい。
【００３４】
本発明の液晶表示装置の駆動方法は、液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素を有し、前記画素は、供給された少なくとも１つの表示信号電圧に対して、第１輝度となる第１副画素と、前記第１輝度と異なる第２輝度となる第２副画素とを備える液晶表示パネルの駆動方法であって、前記第１輝度が前記第２輝度よりも大きい第１モードと、前記第１輝度が前記第２輝度よりも小さい第２モードとの間のモード切替を行う工程を包含することを特徴とする。
【００３５】
本発明の他の液晶表示装置の駆動方法は、液晶層と、前記液晶層に電圧を印加する複数の電極と、トランジスタを介して供給される表示信号電圧に応じて輝度が変化する画素とを有し、前記画素は、供給された少なくとも１つの表示信号電圧に対して、互いに異なる輝度で表示を行う２つの副画素を含む複数の副画素を備える液晶表示パネルの駆動方法であって、前記複数の副画素のうち最も輝度が大きい副画素の画素内における位置が互いに異なる複数のモード間のモード切替を行う工程を包含することを特徴とする。
【００３６】
前記モード切替を入力画像信号の２フレーム以上の時間間隔をおいて行うことが好ましい。
【００３７】
ある実施形態において、前記モード切替は、前記第１モードと前記第２モードとをランダムに選択することによって行われる。
【００３８】
ある実施形態において、前記モード切替は、前記第１モードから前記第２モードへ、または、前記第２モードから前記第１モードへ強制的に切替ることによって行われる。
【発明の効果】
【００３９】
本発明の液晶表示装置は、その画素が、互いに異なる輝度となる２つの副画素（明副画素および暗副画素）を備え、それによってγ特性の視角依存性を改善する。画素分割の方法には種々のものがあるが、例えば特許文献２または３に記載されている方法を採用すると、供給された少なくとも１つの表示信号電圧に対して互いに異なる輝度となる２つの副画素を比較的簡単な構成で得ることができる。さらに、２つの副画素の輝度の関係を反対にするモード切替を行うので、副画素に発生するＤＣ電圧が平均化される。従って、副画素電極に供給する表示信号電圧（および対向電圧）を調整することにより、副画素に発生するＤＣ電圧が平均化によって殆ど零となるようにすることが可能となり、液晶表示装置の信頼性が向上する。
【００４０】
副画素間の輝度関係を変更するモード切替動作は、副画素に発生するＤＣ電圧を平均化するためのものであり、典型的には数十分から数時間以上の間隔で切替動作を行えばよく、どんなに短くとも２垂直走査期間以上に設定され、液晶の応答時間よりも長く設定されることが好ましい。ここで応答時間とは、画素の液晶層に所定の電圧が供給されてから、当該画素が供給された電圧に対応する輝度に到達するまでの時間を指し、典型的には数ミリ秒から数十ミリ秒である。
【００４１】
なお、特許文献１にも、輝度の異なる副画素を切替えることが好ましい旨記載されているが、これはフリッカを防止するためである。１フレーム期間内で入れ替えることが好ましいと記載されているように、人間の視覚の時間分解能に対して十分に速く切替る必要があり、２フレーム以上の間隔で切替えるとフリッカを防止する効果は得られない。
【図面の簡単な説明】
【００４２】
【図１】（ａ）は、本発明による実施形態の液晶表示装置が有する画素分割構造を示す模式図であり、（ｂ）は通常の画素を示す模式図である。
【図２】本発明による実施形態の液晶表示装置が有する画素の電気的な構成を模式的に示す図である。
【図３】画素分割構造において、副画素の液晶層にＤＣ成分が印加される現象を説明するための図である。
【図４】画素分割構造を有する従来の液晶表示装置における表示状態（動作状態）を示す図である。
【図５】本発明による実施形態の液晶表示装置における表示状態（動作状態）を示す図である。
【図６】本発明による実施形態の液晶表示装置において、副画素の液晶層に印加されるＤＣ成分が低減される原理を説明するための図であり、各副画素のドレインの電圧レベルと対向電極の電圧レベルを示す図である。
【図７】本発明による他の実施形態の液晶表示装置において、副画素の液晶層に印加されるＤＣ成分が低減される原理を説明するための図であり、各副画素のドレインの電圧レベルと対向電極の電圧レベルを示す図である。
【図８】本発明による実施形態のＭＶＡモード液晶表示装置における副画素の間の輝度差の階調依存性を示すグラフである。
【図９】本発明による実施形態のＭＶＡモード液晶表示装置における副画素間のドレイン引き込み電圧Ｖｄの差の階調依存性を示すグラフである。
【図１０】本発明による実施形態のＭＶＡモード液晶表示装置における明暗のモード切替周期に対する各表示階調における明副画素と暗副画素の輝度差の到達率の変化を示すグラフである。
【図１１】本発明による実施形態のＭＶＡモード液晶表示装置における副画素間の輝度差を平均輝度で除した値（Ｆ値）の階調依存性を示すグラフである。
【図１２】本発明による実施形態の液晶表示装置の回路構成を示す模式図である。
【図１３】図１２に示した液晶表示装置の輝度切替回路６０として好適に用いられる輝度切替回路６０Ａの構成を示す模式図である。
【図１４】本発明による他の実施形態の液晶表示装置の回路構成を示す模式図である。
【図１５Ａ】図１４に示した液晶表示装置の輝度切替回路６０として好適に用いられる輝度切替回路６０Ｂの構成を示す模式図である。
【図１５Ｂ】図１４に示した液晶表示装置の輝度切替回路６０の機能を含む、ＣＳ信号発生回路５０Ａの構成を示す模式図である。
【図１５Ｃ】図１５Ｂに示したＣＳ信号発生回路５０Ａの動作を説明するための各信号の電圧波形を示す図である。
【図１６】本発明による実施形態１の液晶表示装置における表示状態（動作状態）を示す図である。
【図１７】本発明による実施形態１の液晶表示装置の等価回路を示す図である。
【図１８】図１７に示した液晶表示装置を駆動する各信号の電圧波形およびタイミングを示す図である（パターンＡ）。
【図１９】図１７に示した液晶表示装置を駆動する各信号の電圧波形およびタイミングを示す図である（パターンＢ）。
【図２０】本発明による実施形態２の液晶表示装置を駆動する各信号の電圧波形およびタイミングを示す図である（パターンＡ）。
【図２１】本発明による実施形態２の液晶表示装置を駆動する各信号の電圧波形およびタイミングを示す図である（パターンＢ）。
【図２２】本発明による実施形態３の液晶表示装置の画素分割構造を示す模式図である。
【図２３】本発明による実施形態３の液晶表示装置の等価回路を示す図である。
【図２４】本発明による実施形態３の液晶表示装置に用いられる輝度切替回路６０Ｃの構成を示す模式図である。
【図２５】本発明による実施形態３の液晶表示装置における表示状態（動作状態）を示す図である。
【図２６】本発明による実施形態３の液晶表示装置における各副画素のドレインの電圧レベルと対向電極の電圧レベルを示す図である。
【図２７】本発明による実施形態３の他の液晶表示装置における各副画素のドレインの電圧レベルと対向電極の電圧レベルを示す図である。
【発明を実施するための形態】
【００４３】
以下、図面を参照しながら、本発明による実施形態の液晶表示装置およびその駆動方法を説明する。ここでは、画素を２つの副画素に分割した構成を例示し、本発明の実施形態を説明するが、本発明はこれに限られず、分割数（各画素の副画素の数）は３以上であってもよい。
【００４４】
本発明による実施形態の液晶表示装置は、図１（ａ）に模式的に示すように画素分割構造を有する。すなわち、図１（ｂ）に示す１つの画素Ｐが２つの副画素ＳＰ１およびＳＰ２に分割されており、それぞれの副画素ＳＰ１およびＳＰ２に異なる電圧を供給できるように構成されている。副画素ＳＰ１およびＳＰ２に供給する電圧を異ならせ、各副画素に異なるγ特性を持たせることにより、γ特性の視角依存性を改善する。
【００４５】
互いに異なる電圧を供給することができる２つの副画素を設けるために、単純に画素数を２倍した構成としても良いが、それではコストが高くなるので、種々の構成が提案されているが、本実施形態では、特許文献２に記載されている構成を採用する。これに対し、例えば、特許文献４に記載されているように、一方の副画素の液晶容量に直列に接続された付加的な容量を設け、副画素間で容量分割される電圧の内、一方の液晶容量に印加される電圧を低下させる構成を採用すると、２つの副画素間の輝度の関係は固定され、輝度の関係を反対にすることはできない。
【００４６】
図２に本発明の実施形態の液晶表示装置が有する画素の電気的な構成を模式的に示す。
【００４７】
図２に示すように、画素Ｐは、副画素ＳＰ１と副画素ＳＰ２とに分割されている。副画素ＳＰ１およびＳＰ２を構成する副画素電極１１ａおよび１１ｂには、それぞれ対応するＴＦＴ１４ａ、ＴＦＴ１４ｂ、および補助容量ＣＳ１、ＣＳ２が接続されている。ＴＦＴ１４ａおよびＴＦＴ１４ｂのゲ−ト電極は共通のゲートバスライン（走査線）１２に接続され、ＴＦＴ１４ａおよびＴＦＴ１４ｂのソース電極は共通の（同一の）ソースバスライン（信号線）１３に接続されている。補助容量ＣＳ１およびＣＳ２は、それぞれ対応するＣＳバスライン（補助容量配線）１５ａおよびＣＳバスライン１５ｂに接続されている。補助容量ＣＳ１およびＣＳ２は、それぞれ副画素電極１１ａおよび１１ｂに電気的に接続された補助容量電極と、ＣＳバスライン１５ａおよび１５ｂに電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層（不図示、例えばゲート絶縁膜）によって形成されている。補助容量ＣＳ１およびＣＳ２の補助容量対向電極は互いに独立しており、それぞれＣＳバスライン１５ａおよび１５ｂから互いに異なる補助容量対向電圧（「ＣＳ信号」ともいう。）が供給され得る構造を有している。
【００４８】
副画素電極１１ａおよび副画素電極１１ｂに、共通のソースバスライン１３から表示信号電圧が供給され、ＴＦＴ１４ａおよびＴＦＴ１４ｂがオフ状態とされたあと、補助容量ＣＳ１およびＣＳ２の補助容量対向電極の電圧（すなわち、ＣＳバスライン１５ａまたはＣＳバスライン１５ｂから供給される電圧）の変化量（変化の方向および大きさによって規定される）を異ならせることによって、それぞれの副画素ＳＰ１およびＳＰ２の液晶容量に印加される実効電圧が異なる状態、すなわち、輝度が異なる状態が得られる。この構成を採用すると、１本のソースバスライン１３から２つの副画素ＳＰ１およびＳＰ２に表示信号電圧を供給することができるので、ソースバスラインの数およびソースドライバの数を増加することなく、副画素ＳＰ１およびＳＰ２の輝度を互いに異ならせることができる。例えば、副画素ＳＰ１は供給されたある表示信号電圧について副画素ＳＰ２よりも大きい輝度で表示する。ここで、副画素ＳＰ１は全ての表示信号電圧（階調表示信号）に対して副画素ＳＰ２よりも大きい輝度で表示する必要はなく、少なくとも１つの中間調の表示信号電圧に対して大きい輝度で表示すればよい。典型的には、黒（最低階調）および白（最高階調）を除く全ての中間調において、副画素ＳＰ１は副画素ＳＰ２よりも大きい輝度で表示を行う。
【００４９】
しかしながら、このような画素分割構成を採用すると、副画素ごとに独立に表示信号電圧を調整することが出来ないため、複数の副画素のそれぞれについて引き込み電圧Ｖｄをキャンセルすることができず、ＤＣ電圧が印加されるという問題が発生する。
【００５０】
ここで、この現象を少し詳しく説明する。
【００５１】
引き込み電圧Ｖｄは下の（１）式のようになる。ここで、ＶｇＨとＶｇＬはそれぞれＴＦＴのゲートオンとゲートオフ時の電圧、ＣｇｄはＴＦＴのゲートとドレインとの間に生じる寄生容量、Ｃｌｃ（Ｖ）は液晶容量の静電容量（容量値）、Ｃｃｓは補助容量の静電容量（容量値）を示す。なお、液晶容量の静電容量Ｃｌｃは液晶層に印加する電圧の大きさに依存する。これは誘電率異方性を有する液晶分子の配向方向が電圧によって変化するためであり、表示する輝度によって液晶容量の静電容量は異なることになる。
【００５２】
Ｖｄ＝（ＶｇＨ−ＶｇＬ）×Ｃｇｄ／（Ｃｌｃ（Ｖ）＋Ｃｇｄ＋Ｃｃｓ）
・・・（１）
【００５３】
式（１）からわかるように、引き込み電圧Ｖｄは、液晶容量の静電容量に依存する、すなわち、表示する輝度（階調）に依存する。
【００５４】
Ｖｄが階調によって異なるため、ドレイン電圧のＤＣレベル（交流駆動する場合の副画素電極の電位の中央値であり、ドレイン電圧の実効レベルともいう。）も階調によって異なる。従って、全ての階調に対して対向電圧のレベルを一定にすると、液晶層にＤＣ成分が印加される階調が生じることになる。これを防ぐために、従来から、階調に応じて表示信号電圧（ソース電圧またはドレイン電圧）の中央値（それぞれの階調で交流駆動する場合の副画素電極の電位の中央値）をその階調のＶｄを補償するように設定し、ドレイン電圧のＤＣレベルと対向電圧とを略一致させ、液晶層にＤＣ成分が印加されないようにしているのである。
【００５５】
しかしながら、特許文献２または特許文献３に記載されているような画素分割技術を採用すると、図３に示すように、副画素ＳＰ１（ここでは明副画素）と副画素ＳＰ２（ここでは暗副画素）とでＶｄが異なるために、副画素ＳＰ１のドレイン電圧のＤＣレベルを対向電圧と一致させると、副画素ＳＰ２のドレイン電圧のＤＣレベルは対向電圧と一致せず、副画素ＳＰ２の液晶層にＤＣ成分が印加されることになる。
【００５６】
また、上記画素分割技術では、副画素間の輝度の順序は、予め決められた順序で一定しており、例えば、図４に示すように、副画素ＳＰ１が明副画素で、副画素ＳＰ２が暗副画素のパターン（以下、「パターンＡ」という。）が、液晶表示装置を動作させる限り常に全表示期間に亘って維持されるため、少なくとも一方の副画素の液晶層（および配向膜）にＤＣ成分が印加され、分極を生じる。その結果として、液晶表示装置の信頼性に問題が生じる。
【００５７】
なお、図４に示した例では、ちらつき（フリッカ）を視認し難くするために、明るい副画素ＳＰ１同士および暗い副画素ＳＰ２同士が行方向および列方向において隣接しないように、副画素ＳＰ１およびＳＰ２を市松模様状に配列している。
【００５８】
本発明による実施形態の液晶表示装置は、画素分割された液晶表示装置において、明副画素と暗副画素とを入れ換えることによって、各副画素の液晶層にＤＣ成分が継続的に印加されることを抑制・防止する。
【００５９】
本発明による実施形態の液晶表示装置では、図５に示すように、副画素ＳＰ１が明副画素で副画素ＳＰ２が暗副画素のパターンＡで表示するモード１と、副画素ＳＰ１が暗副画素で副画素ＳＰ２が明副画素のパターンＢで表示するモード２とを切替えることによって、副画素ＳＰ１またはＳＰ２の液晶層に印加されるＤＣ成分を低減する。すなわち、副画素ＳＰ１（第１輝度）が明るい表示を行い、副画素ＳＰ２（第２輝度）が暗い（第２輝度＜第１輝度）表示を行うのがパターンＡであり、副画素ＳＰ１（第１輝度）が暗い表示を行い、副画素ＳＰ２（第２輝度）が明るい（第２輝度＞第１輝度）表示を行うのがパターンＢであり、副画素ＳＰ１と副画素ＳＰ２との間の輝度関係を逆にすることによって、ＤＣ成分を低減する。すなわち、本発明による実施形態の液晶表示装置は、第１輝度が第２輝度よりも大きい第１モードと、第１輝度が第２輝度よりも小さい第２モードとの間のモード切替を行う輝度切替回路構成を備えている。
【００６０】
パターンＡとパターンＢにおける各副画素のドレイン電圧のＤＣレベルと対向電圧（「対向レベル」ともいう）を図６に示す。図６には、明副画素のドレイン電圧のＤＣレベルを対向電圧と一致させた場合を示している。
【００６１】
図６に示すように、パターンＡにおいては、明副画素である副画素ＳＰ１のドレイン電圧のＤＣレベルが対向レベルと一致しているので、暗副画素である副画素ＳＰ２のドレイン電圧のＤＣレベルはドレイン引き込み量の差の分、対向レベルとズレが生じ、副画素ＳＰ２の液晶層にＤＣ成分が印加される。一方、パターンＢにおいては、副画素ＳＰ２が明副画素となるため、暗副画素である副画素ＳＰ１の液晶層にＤＣ成分が印加されることになる。
【００６２】
このパターンＡで表示を行うモード１とパターンＢで表示を行うモード２との間でモード切替えを行うと、ＤＣ成分が副画素ＳＰ１およびＳＰ２の内のどちらか一方の副画素に継続してＤＣ成分が印加されることが無く、ＤＣ成分が副画素ＳＰ１およびＳＰ２の間で平均化され、その結果、液晶表示装置の信頼性を向上することができる。なお、ドレイン電圧のＤＣレベルと対向レベルとの相対関係の設定（対向レベルの設定ということもある）は、ドレイン電圧として副画素電極に印加される表示信号電圧および対向電圧を設定することによって行われる。
【００６３】
図６に示した例では、対向電極の電圧レベルと明副画素のドレイン電圧のＤＣレベルとを一致させた例を示したが、対向レベルと暗副画素のドレイン電圧のＤＣレベルとを一致させても同様の効果が得られる。
【００６４】
さらに、図７に示すように、対向電極の電圧レベルを明副画素のドレイン電圧のＤＣレベルと暗副画素のドレイン電圧のＤＣレベルの丁度中間のレベルに合わせてもよい。
【００６５】
図７に示すように、パターンＡでは明副画素である副画素ＳＰ１のドレイン電圧のＤＣレベルと暗副画素である副画素ＳＰ２のドレイン電圧のＤＣレベルとの中央のレベルを対向電圧のレベルとすると、副画素ＳＰ１には＋ΔＶのＤＣ成分が印加され、副画素ＳＰ２には−ΔＶのＤＣ成分が印加される。
【００６６】
一方、パターンＢでは、対向電圧のレベルはパターンＡと同様のまま、副画素ＳＰ１を暗副画素とし、副画素ＳＰ２を明副画素とするので、パターンＡとは逆に、副画素ＳＰ１には−ΔＶのＤＣ成分が印加され、副画素ＳＰ２には＋ΔＶのＤＣ成分が印加される。
【００６７】
このパターンＡで表示を行うモード１とパターンＢで表示を行うモード２との間でモード切替えを行うと、副画素ＳＰ１および副画素ＳＰ２のそれぞれの液晶層に印加されるＤＣ成分は、モード１で表示している間に発生するＤＣ成分とモード２で表示している間に発生するＤＣ成分とが互いに打ち消し合い、時間平均としてＤＣ成分の印加をなくすことができる。
【００６８】
ここでは、各画素が２つの副画素に分割された実施形態の液晶表示装置を例示したが、画素を３以上の副画素に分割した場合にも本発明を同様に適用できる。例えば、互いに輝度が異なる３つの副画素に分割した場合、最も輝度が大きい副画素と、最も輝度が小さい副画素との２つの副画素を、それぞれ上記の明副画素および暗副画素として（中間の輝度の副画素は固定して）、上述のように構成してもよい。あるいは、３つの副画素に分割し、例えば、その内の１つを明副画素とし、他の２つを暗副画素（同じ輝度を表示する）とした場合、２つの暗副画素のドレイン電圧のＤＣレベルを対向レベルに合わせてもよい。また、１つの副画素を暗副画素とし、２つを明副画素とした場合は、２つの明副画素のドレイン電圧のＤＣレベルを対向レベルに合わせてもよい。画素を３つの副画素に分割する場合、画素内における副画素の輝度順序に対応する３つの異なるパターンで表示を行う３つのモード間で切替えを行うことによって、各副画素の液晶層に印加されるＤＣ成分を低減することができる。いずれの場合においても、画素に含まれる少なくとも２つの副画素は互いに輝度が異なり、これら２つの副画素間の輝度の大小関係が逆の２つのモードで表示が行なわれる。
【００６９】
本実施形態の液晶表示装置は、以下のように特徴づけることもできる。
【００７０】
本発明の実施形態の液晶表示装置が備える画素は、供給された少なくとも１つの表示信号電圧に対して、互いに異なる輝度で表示を行う２つの副画素を含む複数の副画素を有しており、上記輝度切替回路構成は、複数の副画素のうち最も輝度が大きい副画素の画素内における位置が互いに異なる複数のモード間のモード切替を行っているということができる。例えば、画素を列方向に沿って２つの副画素に分割した場合には、明副画素が上側に位置するモードと明副画素が下側に位置するモードとの間でモード切替を行う。また、画素の列方向に沿って３つの副画素に分割した場合、明副画素が上側に位置するモードと、明副画素が中央に位置するモードと、明副画素が下側に位置するモードとの間でモード切替を行う。
【００７１】
一般に、ＶＡモードの液晶表示装置は、黒および白に近い、低い階調と高い階調においてγ特性の視角依存性が小さく、中間調においてγ特性の視角依存性が大きい。図２に示した画素分割構造は、ＭＶＡモードなどの垂直配向モード（ＶＡモード）の液晶表示装置のγ特性の視角依存性を改善するために好適である。ＭＶＡモードでは、図２に示した画素分割構造を採用すると、図８に示すように、各副画素の間の輝度差を中間の階調で大きく、低い階調と高い階調において小さくすることができる。そのため、この画素分割構造は、図９に示すように、明副画素と暗副画素との間のドレイン引き込み電圧Ｖｄの差が、低階調と高階調では小さく、中間調で大きい。
【００７２】
図１０に、図２に示した画素分割構造を有するＭＶＡモードの液晶表示装置における明暗の輝度切替（上記モード１とモード２との間の切替）周期に対する各表示階調における明副画素と暗副画素の輝度差の到達率の変化を示す。ここでは、６０Ｈｚ駆動を行った場合を例示しており、1フレーム＝１６．７ｍｓである。図１０には、明副画素と暗副画素との輝度差が大きい、中間調での結果を示している。
【００７３】
画素分割方式は、輝度差のある複数の副画素で１つの画素を構成することにより視野角特性を改善するので、明副画素と暗副画素との輝度差はある程度以上ないと、その効果が得られない。図１０を見ると、輝度差の到達率が９０％を超えるのは切替え周期が２フレーム以降であり、応答の遅い低階調では、９０％を超えるのは５フレームである。したがって、明暗の輝度切替えを１フレームごとに行うと、液晶の応答が１フレーム内で完了しない場合には、明暗副画素の輝度差が小さくなる、あるいは消失するので好ましくない。すなわち、ＭＶＡモード等の一般的な液晶表示装置の場合、明暗の輝度の切替え周期を２フレーム以上毎、好ましくは５フレーム以上とすることが好ましい。なお、輝度の切替えは一定の時間間隔を開けて（周期的に）行う必要はなく、輝度切替えの間隔が２周期以上、好ましくは５周期以上であれば、切替えのタイミングは任意であってよい。但し、上述したように、各モード（輝度パターン）での表示時間が異なると、副画素間のＤＣ成分の平均化またはキャンセルが十分に行われないので、各モードでの表示時間の合計が等しくなるように制御することが好ましい。なお、ここでは、１フレームが１６．７ｍｓｅｃの場合を例に説明したが、１フレーム（画像を書き換える期間）が長い場合には、１フレームでモード切替を行ってもよい。
【００７４】
次に、明暗の輝度の切替えのタイミングについて詳細に説明する。
【００７５】
上述したように、本発明による実施形態の液晶表示装置では、２フレーム以上の時間おきに各副画素の明暗を切替える。この輝度切替（モード切替）を行うタイミングとして、２フレーム以上の一定の時間間隔で行ってもよいが、表示している画像によっては、観察者が違和感を覚える可能性がある。この違和感を無くすために、以下のタイミングをトリガーとして、明暗副画素を切替えることが好ましい。垂直同期信号Ｖｓｙｎｃや水平同期信号Ｈｓｙｎｃを用いずに、下記ＡからＣのタイミングで必要に応じてトリガー信号を発生させ、モード切替を行うようにする。
【００７６】
Ａ：  一定時間おきではあるが、フレーム単位ではなく、３０分や１時間という比較的長い時間単位で行う。切替を数フレーム単位や秒単位で頻繁に行うと、観察者がモード切替による違和感を生じる頻度が増すため、３０分や１時間のような、比較的長い周期で切替を行うことが好ましい。
【００７７】
Ｂ：  明副画素と暗副画素との輝度差が無い、または小さいときに行う。
【００７８】
明副画素と暗副画素との輝度差が小さいまたは無い場合、モード切替えを行っても各副画素の輝度は変化しないため違和感を覚えることはない。実際の表示画面では、白や黒のベタ画面が出現することは少ないため、明副画素と暗副画素の輝度差が所定の値よりも小さい場合に切替えを行うように設定する。図８に示したように、明副画素と暗副画素との輝度差が小さいのは、低階調と高階調であるので、画面全体の表示階調の平均値がある階調以上またはある階調以下の場合にモード切替えを行う。例えば、表示階調の平均値を算出し、ある閾値に達したときをトリガーとしてモード切替えを行えばよい。後に説明するように、明暗の輝度差はＣＳ電圧（振幅電圧）により変化するため、モード切替を行うトリガーとなる閾値はＣＳ電圧に応じて適宜決定すればよい。
【００７９】
具体的には、例えば、以下のようにして閾値を決定することができる。
【００８０】
閾値を決定するために、明副画素と暗副画素との輝度差を判別するパラメーターとして次式に示すＦを用いる。
【００８１】
Ｆ＝ΔＩ  ／  Ｉａｖｅ
【００８２】
ΔＩは明副画素と暗副画素との輝度差であり、Ｉａｖｅは明副画素と暗副画素との平均輝度である。
【００８３】
図１１に、縦軸にＦ値、横軸に階調をとったグラフを示す。１００階調付近の中間調でＦが大きく、これを中心に低階調と高階調側でＦが小さい。
【００８４】
閾値となる輝度差Ｆｔｈを次式のようにＦの最大値（Ｆｍａｘ）のＸ％とする。
【００８５】
Ｆｔｈ＝Ｘ／１００＊Ｆｍａｘ    （＊は乗算を表す）
【００８６】
この閾値を決定するＸは、液晶パネルや駆動条件により適宜決定すればよい。図１１からわかるように、５０〜１２０階調ではＦ値がほぼ一定になっており、５０階調以下、１２０階調以上で急激にＦ値が減少している。したがって、例えば、Ｘ＝９０％を閾値とすることができ、より好ましくはＸ＝５０％である。
【００８７】
Ｆ＝Ｆｔｈとなるときの低階調側の閾値をＹｔｈＬ、高階調側をＹｔｈＨとすると、図１１からＹｔｈＬ＝１６、ＹｔｈＨ＝１６６となる。表示画面の平均階調Ｙａｖｅを算出し、Ｙａｖｅ≦ＹｔｈＬ、Ｙａｖｅ≧ＹｔｈＨのとき、モード切替を行う。例えば、画面全体の表示階調の平均値がＹａｖｅ≦１６、Ｙａｖｅ≧１６６のときモード切替を行う条件とすることができる。
【００８８】
Ｃ：電源ＯＮ／ＯＦＦ時、チャンネル切替え時、入力切替え時のように、操作者による所定の操作に応じて画面全体が切り替わるタイミング、または、ＣＭ画像が挿入されたときなど入力画像信号に所定の変化が生じた場合、画面全体が切り替わるため、明副画素と暗副画素が切り替わっても画面全体の切り替わりと区別できないので、観察者が違和感を覚えることはない。
【００８９】
上述したように、パターンＡ（副画素ＳＰ１：明、副画素ＳＰ２：暗）で表示するモード１とパターンＢ（副画素ＳＰ１：暗、副画素ＳＰ２：明）で表示するモード２との表示時間を互いに等しくすることが、各副画素にＤＣ成分が印加されるのを最も効果的に防止できるが、上述のタイミングをトリガーとしてモード切替えを行うと、一般に各モードでの表示時間が一致しない。そこで、例えば、積算カウンターでパターンＡとパターンＢの表示時間をカウントし、それぞれの表示時間が互いに等しくなるように、上記の条件で発生したトリガー信号を取捨選択し、表示時間が長くなるにつれて表示時間が互いに等しくなるようにすることが好ましい。例えば、モード切替を行った後の経過時間をカウントする回路を設け、所定の時間が経過するたびに、モード切替を行うようにする。あるいは、モード１の積算動作時間とモード２の積算動作時間との差が所定の値を超えたときに、モード切替を行うようにしてもよい。
【００９０】
上述のように、モード１からモード２へ、またはモード２からモード１へ強制的にモード切替を行ってもよいが、モード１とモード２とをランダムに選択することによって行ってもよい。すなわち、上記タイミングにおいて、パターンＡとパターンＢの選択（切り替え）をランダムに１／２の確率で行ってもよい。ランダムに行うことにより時間平均として２つのモードの表示時間を等しくすることができる。たとえば、電源をＯＮするたびに、モード１およびモード２のいずれかをランダムにかつ１／２の確率で選択するように構成してもよい。
【００９１】
次に、図２に示した画素分割構造を有する本実施形態の液晶表示装置において、輝度切替えを行うための具体的な回路構成を説明する。
【００９２】
図２に示した画素分割構造を有する液晶表示装置では、副画素電極１１ａおよび副画素電極１１ｂに、共通のソースバスライン１３から表示信号電圧が供給され、ＴＦＴ１４ａおよびＴＦＴ１４ｂがオフ状態とされたあと、補助容量ＣＳ１およびＣＳ２の補助容量対向電極の電圧（すなわち、ＣＳバスライン１５ａまたはＣＳバスライン１５ｂから供給される電圧）の変化量（変化の方向および大きさによって規定される）を異ならせることによって、それぞれの副画素ＳＰ１およびＳＰ２の液晶容量に印加される実効電圧が異なる状態、すなわち、輝度が異なる状態が得られる。従って、副画素ＳＰ１および副画素ＳＰ２のそれぞれの補助容量対向電極に印加する電圧の位相を反転させる、または、副画素ＳＰ１および副画素ＳＰ２のそれぞれに供給する表示信号電圧の位相を反転させることよって、副画素ＳＰ１と副画素ＳＰ２との輝度を切替える（輝度の大小関係を逆にする）ことができる。
【００９３】
本発明による実施形態による液晶表示装置は、例えば、図１２に示す構成を有することによって、モード切替（輝度切替）を行う。
【００９４】
図１２に示した液晶表示装置は、画素Ｐが２つの副画素ＳＰ１およびＳＰ２を含む液晶表示パネル１０と、入力画像信号を受け取り液晶表示パネル１０に所定の駆動信号を供給する表示制御部２０とを有している。表示制御部２０は、ゲート駆動回路３０、ソース駆動回路４０、補助容量対向電圧発生回路５０および輝度切替回路６０に所定のタイミングで所定の信号を供給する。ここでは、輝度切替回路６０がモード切替のトリガー信号を生成し、ソース駆動回路４０から液晶表示パネル１０に出力される表示信号電圧（ソース電圧）の位相を反転させる。
【００９５】
図１２に示した輝度切替回路６０として、例えば、図１３に示す輝度切替回路６０Ａを好適に用いることができる。
【００９６】
輝度切替回路６０Ａは、輝度切替信号発生回路６２と、極性切替回路６６と、積算回路６４とを有している。ソース極性制御信号発生回路２０ａは、例えば図１２の表示制御部２０に含まれる。
【００９７】
水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃをソース極性制御信号発生回路２０ａに入力し、極性が異なる（すなわち位相が１８０°異なる）ＰｏｌＡとＰｏｌＢ信号（表示信号電圧）を発生する。輝度切替回路６０Ａの極性切替回路６６は、この２つの極性が異なる表示信号電圧のうちにいずれか一方をソース駆動回路４０に出力する。この極性の選択を輝度切替信号に基づいて行うことによって、モード切替を行う。
【００９８】
輝度切替信号発生回路６２は、少なくとも１つのトリガー信号発生回路６２ａと、信号発生回路６２ｂとを有しており、トリガー信号発生回路６２ａは、上述した条件のいずれかを満足したときに、それぞれトリガー信号を発生する。信号発生回路６２ｂは、積算回路６４からの所定の信号を受けたときに、輝度切替信号を極性回路に出力する。すなわち、信号発生回路６２ｂは、積算回路６４からの信号に応じて、トリガー信号を取捨選択し、各モードでの積算動作時間が等しくなるように、モード切替を行う。
【００９９】
例えば、全画面の平均階調を算出し、平均階調が所定の閾値の条件を満たすときに、トリガー信号発生回路６２ａがトリガー信号を出力し、信号発生回路６２ｂに入力される。極性切替回路６６がＰｏｌ信号を切替え、パターンＢの表示にしたとき、積算回路６４に信号を送り、積算回路６４でパターンＡのカウントを記憶して、カウンターをリセットし、パターンＢの表示時間のカウントを開始する。パターンＢのカウントが記憶したパターンＡのカウントに満たない場合は、トリガー信号が信号発生回路６２ｂに入力されても、信号発生回路６２ｂは輝度切替信号を出力しない。パターンＢのカウントが記憶したパターンＡのカウントと一致したときに、積算回路６４から信号発生回路６２ｂに信号を送り、輝度切替信号の発生のスタンバイをする。このスタンバイ状態でトリガー信号がトリガー信号発生回路６２ａから信号発生回路６２ｂに入力されると、輝度切替信号が極性切替回路６６に入力され、Ｐｏｌ信号を切替、パターンＡの表示を行い、同時にパターンＢのカウントを記憶し、カウンターをリセットし、パターンＡのカウントを開始する。
【０１００】
この動作を繰り返すことにより、パターンＡとパターンＢの表示時間をほぼ等しくすることができる。ただし、画素分割による視野角改善効果を発揮するためには、パターンＡとパターンＢの切替を２フレーム以上毎で行うように、設定する。
【０１０１】
本発明による他の実施形態による液晶表示装置は、例えば、図１４に示す構成を有することによって、モード切替（輝度切替）を行う。
【０１０２】
図１４に示した液晶表示装置は、補助容量対向電圧発生回路５０で発生された補助容量対向電圧（ＣＳ電圧）の位相を反転させることによって、モードを切替える輝度切替回路６０を有している。
【０１０３】
図１４に示した輝度切替回路６０として、例えば、図１５Ａに示す輝度切替回路６０Ｂを好適に用いることができる。
【０１０４】
輝度切替回路６０Ｂは、輝度切替信号発生回路６２と、積算回路６４および位相切替回路６８とを有している。輝度切替信号発生回路６２は、少なくとも１つのトリガー信号発生回路６２ａと、信号発生回路６２ｂとを有し、トリガー信号発生回路６２ａは、上述した条件のいずれかを満足したときにトリガー信号を発生する。信号発生回路６２ｂは、積算回路６４からの所定の信号を受けたときに、輝度切替信号を極性回路に出力する。すなわち、信号発生回路６２ｂは、積算回路６４からの信号に応じて、トリガー信号を取捨選択し、各モードでの積算動作時間が等しくなるように、モード切替を行う。
【０１０５】
ここでは、ＣＳ信号の位相を反転させることによりモード切替を行う。
【０１０６】
ＣＳ信号発生回路５０は、水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃから、位相が互いに異なるＣＳ信号（補助容量対向電圧）ＣＳＡとＣＳＢとを生成する。この位相の異なる２つのＣＳ信号は、位相切替回路６８を通して液晶表示パネルの補助容量配線ＣＳ１またはＣＳ２に伝送される。この位相切替回路６８で、補助容量配線ＣＳ１およびＣＳ２にＣＳＡとＣＳＢのどちらのＣＳ信号を出力するかを切替る、すなわち、モード切替を行う。
【０１０７】
例えば、積算回路６４が算出した全画面の平均階調が閾値の条件を満たすときに、トリガー信号発生回路６２ａが切替えを行うトリガー信号を出力し、信号発生回路６２ｂに入力される。
【０１０８】
位相切替回路６８でＣＳ信号を切替え、パターンＢの表示にしたとき、積算回路６４に信号を送り、積算回路６４でパターンＡのカウントを記憶し、カウンターをリセットして、パターンＢの表示時間のカウントを開始する。パターンＢのカウントがパターンＡのカウントに満たない場合は、トリガー信号が信号発生回路６２ｂに入力されても、輝度切替信号を出力しない。パターンＢのカウントが記憶しているパターンＡのカウントと一致したときに積算回路６４から信号発生回路６２ｂに信号を送り、輝度切替信号発生のスタンバイをする。このスタンバイ状態でトリガー信号が信号発生回路６２ｂに入力されると、輝度切替信号が位相切替回路６８に入力され、ＣＳ信号の位相を切替え、パターンＡの表示を行い、同時にパターンＢのカウントを記憶し、カウンターをリセットしてパターンＡのカウントを行う。この動作を繰り返すことにより、パターンＡとパターンＢの表示時間をほぼ等しく制御することができる。ただし、画素分割による視野角改善効果を発揮するためには、パターンＡとパターンＢの切替を２フレーム以上毎で行う必要があるため、トリガー信号が１フレーム間隔である場合はＣＳ信号を切替えないように設定しておく。
【０１０９】
上記の例では、輝度切替回路６０を付加的に設けることによって、輝度切替を行う構成を示したが、既存の回路を用いて、輝度切替を行う回路を構成することも出来る。
【０１１０】
図１５Ｂおよび図１５Ｃを参照しながら、図１４に示した液晶表示装置の輝度切替回路６０の機能を含む、ＣＳ信号発生回路５０Ａの構成と動作を説明する。図１５Ｂは、ＣＳ信号発生回路５０Ａの構成を示す模式図であり、図１５Ｃは、ＣＳ信号発生回路５０Ａの動作を説明するための各信号の電圧波形を示す図である。
【０１１１】
図１５Ｂに示すように、ＣＳ信号発生回路５０Ａは、ＣＳ信号回路５２と極性信号発生回路５４とを有している。ＣＳ信号回路５２は例えば２つの電圧レベルの間を振動する振幅電圧（「振動電圧」ともいう。）を生成する。
【０１１２】
極性信号発生回路５４は、ゲートスタートパルスＧＳＰとカウント信号ＣＮＴとを受け取り、ＣＳ極性反転用信号Ｐｏｌを出力する。カウント信号ＣＮＴは１フレームに対して十分に短い周期を有しており、例えばゲートクロック信号を用いることができる。
【０１１３】
ＣＳ信号回路５２は、ＣＳ極性反転用信号Ｐｏｌが示す極性に応じて、振幅電圧の極性を決定してＣＳ信号として出力する。
【０１１４】
ここで、図１５Ｃを参照して各信号のタイミングを説明する。
【０１１５】
液晶表示装置の電源が投入されると、カウンター信号ＣＮＴの生成が開始され極性信号発生回路５４に入力される。その後、不定時間後に、ゲートスタートパルスＧＳＰが極性信号発生回路５４に入力される。
【０１１６】
パターンＡとパターンＢとでは、電源投入後からゲートスタートパルスＧＳＰが入力されるまでの時間が異なっており、この時間の違いによって、パターンＡとパターンＢとが選択される。
【０１１７】
例えば、パターンＡでは、ゲートスタートパルスＧＳＰがＨ（Ｈｉｇｈ）のときにカウンター信号ＣＮＴがＬ（Ｌｏｗ）であれば、ＣＳ極性反転信号Ｐｏｌの初期状態をＬとし、その後、ＣＳ極性反転用信号Ｐｏｌは１フレーム毎（ゲートスタートパルスがＨとなる毎）にＨとＬとが反転する。
【０１１８】
一方、パターンＢでは、ゲートスタートパルスＧＳＰがＨ（Ｈｉｇｈ）のときにカウンター信号ＣＮＴがＨ（Ｈｉｇｈ）であれば、ＣＳ極性反転信号Ｐｏｌの初期状態をＨとし、その後、ＣＳ極性反転用信号Ｐｏｌは１フレーム毎（ゲートスタートパルスがＨとなる毎）にＨとＬとが反転する。
【０１１９】
このように設定されているＣＳ極性反転用信号ＰｏｌがＣＳ信号回路５２に入力されると、出力されるＣＳ信号の極性がＣＳ反転信号Ｐｏｌの極性に応じて選択されることになる。
【０１２０】
図１５Ｃに示したように、ＣＳ信号回路５２に入力されるＣＳ極性反転用信号ＰｏｌがパターンＡの場合、ＣＳバスラインＣＳ１（例えば、図２の副画素ＳＰ１に接続されているＣＳバスライン１５ａ）には一意的にパターンＡに示す極性のＣＳ信号が出力される。一方、ＣＳ信号回路５２に入力されるＣＳ極性反転用信号ＰｏｌがパターンＢの場合、ＣＳバスラインＣＳ１（例えば、図２の副画素ＳＰ１に接続されているＣＳバスライン１５ａ）には一意的にパターンＢに示す極性のＣＳ信号が出力される。このとき、他方のＣＳバスラインＣＳ２（図２の副画素ＳＰ２に接続されているＣＳバスライン１５ｂ）には、パターンＡおよびＢのいずれの場合も、ＣＳ１に出力されるＣＳ信号の極性を反転した信号がＣＳ信号として出力される。
【０１２１】
このように構成されていると、電源が投入された時点からゲートスタートパルスＧＳＰが極性信号発生回路５４に入力される時点までの時間が不定であるので、ゲートスタートパルスＧＳＰがＨの時のカウンター信号ＣＮＴがＨであるかＬであるかはランダムである。従って、パターンＡが選択されるか、パターンＢが選択されるかは、ランダムであり、何れが選択される確率も１／２である。
【０１２２】
従って、このような輝度切替回路構成を有する液晶表示装置を長期間使用すれば、時間平均として２つのモードの表示時間が等しくなる。
【０１２３】
輝度切替をランダムに行う上記の構成は、ソース信号電圧の極性を切替えることによって輝度切替を行う構成にも適用できる。
【０１２４】
以下に、ネガ型液晶を用いたノーマリーブラックのＭＶＡモードの液晶表示装置の実施形態を説明する。
【０１２５】
（実施形態１）
図２に示すように本実施形態にかかる液晶表示装置は、１画素を複数の副画素に分割した画素構造であり、アクティブマトリクス型の液晶表示装置である。ここでは、１画素を２つの副画素に分割した例を示すが、３つ以上の副画素に分割していてもよい。
【０１２６】
図１６に示すように、副画素ＳＰ１が明副画素、副画素ＳＰ２が暗副画素である表示をパターンＡとし、明暗表示を入れ換えて、副画素ＳＰ１が暗副画素、副画素ＳＰ２が明副画素となる表示をパターンＢとして、パターンＡとパターンＢを交互に切替える。
【０１２７】
駆動方法について、図１７に示した液晶表示装置の等価回路と各バスラインの電圧のタイミングを示した図１８、図１９を用いて説明する。本実施形態では1フレーム＝１６．７ｍｓで駆動を行う。
【０１２８】
図１８に示すパターンＡでは副画素ＳＰ１が明副画素、副画素ＳＰ２が暗副画素となる各バスラインの電圧のタイミングであり、図１９のパターンＢでは副画素ＳＰ１が暗副画素、副画素ＳＰ２が明副画素となる各バスラインの電圧のタイミングである。Ｖｇはゲート電圧、Ｖｓはソース電圧、Ｖｃｓ１とＶｃｓ２は副画素ＳＰ１と副画素ＳＰ２それぞれの補助容量の電圧、Ｖｌｃ１とＶｌｃ２はそれぞれ副画素ＳＰ１と副画素ＳＰ２の画素電極の電圧を示す。一般に液晶が分極しないようにフレーム反転、ライン反転、ドット反転といった交流駆動を行う。
【０１２９】
本実施形態では図１８、図１９に示すようにｎフレーム目にソース電圧の中央値Ｖｓｃに対して、プラス極性としてソース電圧にＶｓｐを与え、次の（ｎ＋１）フレーム目にマイナス極性としてソース電圧にＶｓｎを与え、図１６に示すようにフレームごとにドット反転駆動を行う。ＣＳ１とＣＳ２には、電圧を振幅電圧Ｖａｄで振幅させ、ＣＳ１とＣＳ２の位相を１８０度ずらした信号を入力する。
【０１３０】
まず、図１８に示すパターンＡにおけるｎフレーム目のときの各信号の電圧の経時変化を説明する。
【０１３１】
時刻Ｔ１のとき、ＶｇがＶｇＬからＶｇＨに変化し、両副画素のＴＦＴがＯＮ状態となり、副画素ＳＰ１、副画素ＳＰ２と補助容量ＣＳ１、ＣＳ２にＶｓｐの電圧が充電される。
【０１３２】
時刻Ｔ２のとき、ＶｇがＶｇＨからＶｇＬに変化し、両副画素のＴＦＴがＯＦＦ状態となり、副画素ＳＰ１、副画素ＳＰ２と補助容量ＣＳ１、ＣＳ２がソースバスラインと電気的に絶縁される。なお、この直後に寄生容量等の影響による引き込み現象のために、副画素ＳＰ１と副画素ＳＰ２のそれぞれにＶｄｂとＶｄｄの引き込み電圧が発生し、各副画素の電圧は
Ｖｌｃ１＝Ｖｓｐ−Ｖｄｂ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄｄ
となる。引き込み電圧ＶｄｂとＶｄｄについては後で詳細に説明する。
【０１３３】
またこのとき、
Ｖｃｓ１＝Ｖｃｏｍ−Ｖａｄ
Ｖｃｓ２＝Ｖｃｏｍ＋Ｖａｄ
である。
【０１３４】
次に時刻Ｔ３のとき、補助容量バスラインＣＳ１の電圧Ｖｃｓ１がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化し、補助容量バスラインＣＳ２の電圧、Ｖｃｓ２がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化する。このとき各副画素の画素電圧Ｖｌｃ１とＶｌｃ２は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄｂ＋２＊Ｋ＊Ｖａｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄｄ−２＊Ｋ＊Ｖａｄ
となる。ただし、Ｋ＝Ｃｃｓ／（Ｃｌｃ（Ｖ）＋Ｃｃｓ）である。
【０１３５】
時刻Ｔ４では、Ｖｃｓ１がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化し、Ｖｃｓ２がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化する。このとき副画素電圧Ｖｌｃ１とＶｌｃ２は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄｂ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄｄ
となる。
【０１３６】
時刻Ｔ５では、Ｖｃｓ１がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化し、Ｖｃｓ２がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化する。このとき副画素電圧Ｖｌｃ１とＶｌｃ２は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄｂ＋２＊Ｋ＊Ｖａｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄｄ−２＊Ｋ＊Ｖａｄ
となる。
【０１３７】
後は、次にＶｇ＝ＶｇＨとなり書き込みが行われるまで、水平書き込み時間１Ｈの整数倍ごとに、Ｖｃｓ１、Ｖｃｓ２とＶｌｃ１、Ｖｌｃ２は時刻Ｔ４と時刻Ｔ５を交互に繰り返す。したがって、Ｖｌｃ１とＶｌｃ２の実効値は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄｂ＋Ｋ＊Ｖａｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄｄ−Ｋ＊Ｖａｄ
となる。
【０１３８】
ｎフレーム目において、各副画素の液晶層に印加される実効電圧は、
Ｖ１＝Ｖｓｐ−Ｖｄｂ＋Ｋ＊Ｖａｄ−Ｖｃｏｍ                （２）
Ｖ２＝Ｖｓｐ−Ｖｄｄ−Ｋ＊Ｖａｄ−Ｖｃｏｍ                （３）
となるため、副画素ＳＰ１が明副画素、副画素ＳＰ２が暗副画素となる。
【０１３９】
次に、図１８のパターンＡにおける（ｎ＋１）フレーム目のときの各信号の電圧の経時変化を説明する。
【０１４０】
（ｎ＋１）フレーム目では、極性を反転させるため、Ｖｓを反転させる。時刻Ｔ１のとき、ＶｇがＶｇＬからＶｇＨに変化し、両副画素のＴＦＴがＯＮ状態となり、補助容量ＣＳ１、ＣＳ２にＶｓｎの電圧が充電される。
【０１４１】
時刻Ｔ２では、ｎフレーム目と同様に両副画素のＴＦＴがＯＦＦ状態となり、この直後に副画素ＳＰ１と副画素ＳＰ２のそれぞれにＶｄｂとＶｄｄの引き込み電圧が発生し、各副画素の電圧は、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄｂ
Ｖｌｃ２＝Ｖｓｎ−Ｖｄｄ
となる。
【０１４２】
時刻Ｔ３のとき、補助容量バスラインＣＳ１の電圧Ｖｃｓ１がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化し、補助容量バスラインＣＳ２の電圧、Ｖｃｓ２がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化する。このとき各副画素の画素電圧Ｖｌｃ１とＶｌｃ２は、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄｂ−２＊Ｋ＊Ｖａｄ
Ｖｌｃ２＝Ｖｓｎ−Ｖｄｄ＋２＊Ｋ＊Ｖａｄ
となる。
【０１４３】
時刻Ｔ４では、Ｖｃｓ１がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化し、Ｖｃｓ２がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化する。このとき副画素電圧Ｖｌｃ１とＶｌｃ２は、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄｂ
Ｖｌｃ２＝Ｖｓｎ−Ｖｄｄ
となる。
【０１４４】
時刻Ｔ５では、Ｖｃｓ１がＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへ変化し、Ｖｃｓ２がＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄへ変化する。このとき副画素電圧Ｖｌｃ１とＶｌｃ２は、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄｂ−２＊Ｋ＊Ｖａｄ
Ｖｌｃ２＝Ｖｓｎ−Ｖｄｄ＋２＊Ｋ＊Ｖａｄ
となる。
【０１４５】
後は、ｎフレームと同様に、Ｖｃｓ１、Ｖｃｓ２とＶｌｃ１、Ｖｌｃ２は時刻Ｔ４と時刻Ｔ５を交互に繰り返す。よって、Ｖｌｃ１とＶｌｃ２の実効値は、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄｂ−Ｋ＊Ｖａｄ
Ｖｌｃ２＝Ｖｓｎ−Ｖｄｄ＋Ｋ＊Ｖａｄ
となる。
【０１４６】
（ｎ＋１）フレーム目の各副画素の液晶層に印加される実効電圧は、
Ｖ１＝Ｖｓｎ−Ｖｄｂ−Ｋ＊Ｖａｄ−Ｖｃｏｍ                （４）
Ｖ２＝Ｖｓｎ−Ｖｄｄ＋Ｋ＊Ｖａｄ−Ｖｃｏｍ                （５）
となるため、副画素ＳＰ１が明副画素、副画素ＳＰ２が暗副画素となる。
【０１４７】
＋極性であるｎフレーム目と−極性である（ｎ＋１）フレーム目の副画素ＳＰ１と副画素ＳＰ２の画素電極に印加される電圧のＤＣ電圧はそれぞれ、
Ｖ１ｄｃ＝Ｖｓｃ−Ｖｄｂ                                  （６）
Ｖ２ｄｃ＝Ｖｓｃ−Ｖｄｄ                                  （７）
となる。ただし、Ｖｓｃはソース電圧の中央値であり、Ｖｓｃ＝（Ｖｓｐ＋Ｖｓｎ）／２である。
【０１４８】
ここで、時刻Ｔ２で生じる副画素ＳＰ１と副画素ＳＰ２の引き込み電圧ＶｄｂとＶｄｄとについて説明する。引き込み電圧は（１）式に示すように液晶の容量Ｃｌｃ（Ｖ）が影響する。液晶層に印加される電圧が変化すると、誘電率異方性を有する液晶分子の配向方向が変化するため、Ｃｌｃ（Ｖ）は変化する。時刻Ｔ２では、副画素ＳＰ１と副画素ＳＰ２の各副画素電極の電圧はｎフレーム目ではＶｓｐ、（ｎ＋１）フレーム目ではＶｓｎであるから、液晶がΔＴ＝Ｔ２−Ｔ１  以内に応答し、遷移を完了すれば、各液晶容量はＣｌｃ１（Ｖ）＝Ｃｌｃ２（Ｖ）となり、（１）式からＶｄｂ＝Ｖｄｄとなる。
【０１４９】
しかしながら、ＶｇＨである時間（ΔＴ）はおよそ１０μｓｅｃと非常に短いのに対して、液晶の応答はｍｓｅｃオーダーであるため、ΔＴ以内に液晶は応答を完了できず、時刻Ｔ２において液晶は、Ｔ１より前の状態からほぼ変位していない。本実施形態のパターンＡでは、副画素ＳＰ１が明副画素、副画素ＳＰ２が暗副画素であるので、Ｖｌｃ１＞Ｖｌｃ２となり、誘電率異方性が負の液晶（すなわち、ネガ型液晶）ではＣｌｃ１（Ｖ）＞Ｃｌｃ２（Ｖ）となる。よって、時刻Ｔ２においてもＣｌｃ１（Ｖ）＞Ｃｌｃ２（Ｖ）となり、（１）式からＶｄｂ＜Ｖｄｄとなる。
【０１５０】
したがって、副画素ＳＰ１と副画素ＳＰ２の画素電極に印加される電圧のＤＣ電圧Ｖ１ｄｃとＶ２ｄｃは（６）（７）式からＶ１ｄｃ＞Ｖ２ｄｃとなる。
【０１５１】
対向電圧Ｖｃｏｍを副画素ＳＰ１の画素電極に印加される電圧のＤＣ電圧Ｖ１ｄｃに一致させると、
Ｖ１ｄｃ＝Ｖｃｏｍ＝Ｖｓｃ−Ｖｄｂ
となる。
【０１５２】
一方、Ｖ２ｄｃ＜Ｖｃｏｍとなるため、副画素ＳＰ１を明副画素、副画素ＳＰ２を暗副画素として表示し続けると、副画素ＳＰ１のドレイン電圧のＤＣレベルと対向レベルが一致し、副画素ＳＰ２のドレイン電圧のＤＣレベルと対向レベルがずれる。
【０１５３】
２フレーム以上の後に、パターンＢの表示に切替えるために、図１９に示すようにＣＳの入力信号のＶｃｓ１、Ｖｃｓ２ともに位相を１８０度ずらす。このとき、ｎフレーム目のＶｌｃ１とＶｌｃ２の実効値は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄｄ−Ｋ＊Ｖａｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄｂ＋Ｋ＊Ｖａｄ
となる。（ｎ＋１）フレーム目のＶｌｃ１およびＶｌｃ２の実効値はそれぞれ、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄｄ＋Ｋ＊Ｖａｄ
Ｖｌｃ２＝Ｖｓｎ−Ｖｄｂ−Ｋ＊Ｖａｄ
となる。
【０１５４】
＋極性であるｎフレーム目と−極性である（ｎ＋１）フレーム目の副画素ＳＰ１と副画素ＳＰ２の画素電極に印加される電圧のＤＣ電圧はそれぞれ、
Ｖ１ｄｃ＝Ｖｓｃ−Ｖｄｄ                                  （８）
Ｖ２ｄｃ＝Ｖｓｃ−Ｖｄｂ                                  （９）
パターンＢでは、副画素ＳＰ１が暗副画素、副画素ＳＰ２が明副画素であるので、Ｖｌｃ１＜Ｖｌｃ２となり、ネガ型液晶ではＣｌｃ１（Ｖ）＜Ｃｌｃ２（Ｖ）となる。よって、時刻Ｔ２においてもＣｌｃ１（Ｖ）＜Ｃｌｃ２（Ｖ）となり、（１）式からＶｄｄ＞Ｖｄｂとなる。
【０１５５】
対向電圧はＶｃｏｍ＝Ｖｓｃ−Ｖｄｂなので、Ｖ２ｄｃと一致する。副画素ＳＰ１を暗副画素、副画素ＳＰ２を明副画素として表示するパターンＢでは、副画素ＳＰ２のドレイン電圧のＤＣレベルと対向レベルが一致し、副画素ＳＰ１のドレイン電圧のＤＣレベルと対向レベルが一致しない。
【０１５６】
パターンＡとパターンＢの表示を繰り返すことにより、図６にドレイン電圧のＤＣレベルと対向電圧の関係に示すように、一方の副画素への継続的なＤＣ印加を防止することができる。Ｖｃｏｍ＝Ｖｓｃ−Ｖｄｄとしても同様の効果が得られる。
【０１５７】
画素分割による視野角改善効果を発揮するためには、パターンＡとパターンＢとの切替を２フレーム以上の時間間隔で行うことが好ましい。また、頻繁に切替を行うと、観察者に違和感を与える可能性があるため、フレーム単位や秒単位の切替は避けたほうがよい。例えば、本実施形態では切替間隔を１時間ごとに行う。もちろん、図１４、図１５Ａおよび図１５Ｂを参照しながら説明した構成を用いて、上述した条件ＢやＣのタイミングでモード切替を行ってもよい。
【０１５８】
［実施形態２］
本実施形態の液晶表示装置は実施形態１で説明した図１７とほぼ同じ構成であるので詳細は省略する。本実施形態では、図１６に示すパターンＡとパターンＢにおける明副画素と暗副画素の切替えをソース信号の極性を切替えることにより行う。パターンＡとパターンＢにおける各信号の電圧波形を図２０と図２１に示す。図中の記号等は実施形態１と同様である。本実施形態では実施形態１と同様に1フレーム＝１６．７ｍｓで駆動を行う。
【０１５９】
図２０に示すように、パターンＡでは、ｎフレーム目にＶｓｐ、（ｎ＋１）フレーム目にＶｓｎのソース信号を入力する。よって、ｎフレーム目におけるＶｌｃ１とＶｌｃ２の実効値は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄｂ＋Ｋ＊Ｖａｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄｄ−Ｋ＊Ｖａｄ
となる。（ｎ＋１）フレーム目におけるＶｌｃ１とＶｌｃ２の実効値は、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄｂ−Ｋ＊Ｖａｄ
Ｖｌｃ２＝Ｖｓｎ−Ｖｄｄ＋Ｋ＊Ｖａｄ
となる。よって、パターンＡでは副画素ＳＰ１が明副画素、副画素ＳＰ２が暗副画素となる。
【０１６０】
図２１に示すように、パターンＢでは、ｎフレーム目にＶｓｎ、（ｎ＋１）フレーム目にＶｓｐのソース信号を入力する。よって、ｎフレーム目におけるＶｌｃ１とＶｌｃ２の実効値は、
Ｖｌｃ１＝Ｖｓｎ−Ｖｄｄ＋Ｋ＊Ｖａｄ
Ｖｌｃ２＝Ｖｓｎ−Ｖｄｂ−Ｋ＊Ｖａｄ
となる。（ｎ＋１）フレーム目におけるＶｌｃ１とＶｌｃ２の実効値は、
Ｖｌｃ１＝Ｖｓｐ−Ｖｄｄ−Ｋ＊Ｖａｄ
Ｖｌｃ２＝Ｖｓｐ−Ｖｄｂ＋Ｋ＊Ｖａｄ
となる。よって、パターンＢでは副画素ＳＰ１が暗副画素、副画素ＳＰ２が明副画素となる。
【０１６１】
パターンＡにおける副画素ＳＰ１と副画素ＳＰ２のＶｌｃ１とＶｌｃ２のＤＣ電圧は、
Ｖ１ｄｃ＝Ｖｓｃ−Ｖｄｂ
Ｖ２ｄｃ＝Ｖｓｃ−Ｖｄｄ
であり、パターンＢにおける副画素ＳＰ１と副画素ＳＰ２のＶｌｃ１とＶｌｃ２のＤＣ電圧は、
Ｖ１ｄｃ＝Ｖｓｃ−Ｖｄｄ
Ｖ２ｄｃ＝Ｖｓｃ−Ｖｄｂ
である。ただし、Ｖｓｃはソース電圧の中央値であり、Ｖｓｃ＝（Ｖｓｐ＋Ｖｓｎ）／２である。また、実施形態１で述べたように、Ｖｄｂ＜Ｖｄｄである。
【０１６２】
対向電圧Ｖｃｏｍ＝Ｖ１ｄｃ＝Ｖｓｃ−Ｖｄｂとすると、パターンＡでは副画素ＳＰ１が最適対向となり、副画素ＳＰ２が最適対向からずれる。パターンＢに切替えると、副画素ＳＰ１の対向がずれ、副画素ＳＰ２が最適対向となる。したがって、一方の副画素への継続的なＤＣ印加を防止できる。Ｖｃｏｍ＝Ｖ２ｄｃとしても同様の効果が得られる。
【０１６３】
ソースの極性を反転させることによるモードの切替は、例えば、図１２および図１３を参照しながら説明した輝度切替回路６０を用いて行うことができる。
【０１６４】
また、本実施形態ではドット反転駆動のためソース信号の極性をフレームごとに反転している。パターンＡとパターンＢの切替をソース信号の極性を反転させて行うと、パターン切替時のみドット反転による極性反転が起こらない。そのため、ドット反転によるＤＣ印加防止やフリッカ防止の効果を低減させないためにパターンＡとパターンＢの切替は頻繁に行なわないほうがよい。したがって、本実施形態では切替間隔を３０分以上となるように設定しておく。もちろん、上述した条件ＢやＣのタイミングでモード切替を行ってもよい。
【０１６５】
［実施形態３］
本実施形態の液晶表示装置は図２２に示すように、１画素を３つの副画素に分割したものである。図２３に示す等価回路のように、１本のゲートバスラインと１本のソースバスラインで３副画素を駆動させる。実施形態１および２と同様に、各副画素はそれぞれＣＳバスラインの振幅電圧により、印加電圧を変化させる。副画素の数が多い方が、視野角特性は改善されるが、透過率低下等の弊害もあるため、使用目的に合わせて適宜選択すればよい。
【０１６６】
一般に画素分割技術では、１画素当りの暗副画素の面積比が大きいほうが、視角特性が良くなるため、本実施形態では、図２５に示すように、パターンＡでは副画素ＳＰ１が明副画素、副画素ＳＰ２と副画素ＳＰ３が暗副画素であり、パターンＢでは副画素ＳＰ１とＳＰ３が暗副画素、副画素ＳＰ２が明副画素であり、パターンＣでは副画素ＳＰ３が明副画素、副画素ＳＰ１と副画素ＳＰ２が暗副画素とする。明るい画素と暗い画素を時間おきに入れ換えるため、パターンＡ、パターンＢ、パターンＣの順に表示を２フレーム以上の間隔で切替える。本実施形態では実施形態１と同様に1フレーム＝１６．７ｍｓで駆動を行う。
【０１６７】
明副画素と暗副画素の表示の切替方法として、ＣＳ信号の位相をずらす、または、ソース電圧を反転させる、のいずれを用いてもよい。例えば、ＣＳ信号の位相をずらす構成を採用する場合は、図２４に示す輝度切替回路６０Ｃを用いることが出来る。輝度切替回路６０Ｃは、図１５Ａに示した輝度切替回路６０Ｂと基本的に同じ構成を有し、位相切替回路６８が３つの副画素のそれぞれに対応する３つのＣＳバスラインに、極性の異なる２種類のＣＳ信号ＣＳＡまたはＣＳＢを出力できるように構成されている点で異なる。
【０１６８】
本実施形態では、あらかじめ設定した時間（カウント）に達した後に、トリガー入力で切替を行う。位相の異なるＣＳ信号ＣＳＡとＣＳＢは水平同期信号Ｈｓｙｎｃと垂直同期信号ＶｓｙｎｃからＣＳ信号発生回路５０を通して生成する。この位相の異なる２つのＣＳ信号が位相切替回路６８を通してＣＳ１かＣＳ２かＣＳ３に伝送される。この位相切替回路６８でＣＳ１とＣＳ２とＣＳ３にＣＳＡとＣＳＢのどちらのＣＳ信号を出力するかを切替る、つまりパターンＡ、パターンＢ、パターンＣの切替を行う。
【０１６９】
例えば、算出した全画面の平均階調が閾値の条件を満たすときに、切替えを行うトリガー信号を出力し、信号発生回路６２ｂに入力される。位相切替回路６８でＣＳ信号を切替、パターンＡからパターンＢの表示に変更したとき、積算回路６４に信号を送り、積算回路６４でパターンＡのカウントを終了し、カウンターをリセットして、パターンＢの表示時間のカウントを開始する。パターンＢのカウントが設定したカウントに満たない場合は、トリガー信号が信号発生回路６２ｂに入力されても、制御信号を出力しない。パターンＢのカウントが設定したカウントと一致したときに積算回路６４から信号発生回路６２ｂに信号を送り、輝度切替信号のスタンバイをする。このスタンバイ状態でトリガー信号が信号発生回路６２ｂに入力されると、輝度切替信号が位相切替回路６８に入力され、ＣＳ信号の位相を切替、パターンＣの表示を行い、同時にパターンＢのカウントを終了し、カウンターをリセットし、パターンＣのカウントを開始する。カウントが設定値になった後に入力されたトリガー信号で位相切替回路６８が動作して、パターンＡへの切替を行う。この時、パターンＣのカウントを終え、カウンターをリセットして、パターンＡのカウントを開始する。この動作を繰り返すことにより、パターンＡとパターンＢとパターンＣの表示時間を設定した時間に制御することができる。ただし、画素分割による視野角改善効果を発揮するためには、パターンＡとパターンＢとパターンＣの切替を２フレーム以上毎で行う必要があるため、設定カウントは２フレーム以上とする。
【０１７０】
図２６に各副画素のドレインの電圧レベルと対向電極の電圧レベルを示す。本実施形態では、明副画素にくらべ暗副画素の面積比が大きいので、ＤＣ印加が起こる面積を小さくするために暗副画素のドレイン電圧のＤＣレベルに対向電圧を調整する。
【０１７１】
パターンＡでは副画素ＳＰ２および副画素ＳＰ３に対して最適な対向レベルであり、副画素ＳＰ１で対向レベルがずれ、ＤＣ成分の印加が起こる。パターンＢに切替えると、副画素ＳＰ１および副画素ＳＰ３に対して最適な対向レベルとなり、副画素ＳＰ２でＤＣ成分が印加されることになる。パターンＣに切替えると、副画素ＳＰ１および副画素ＳＰ２で最適な対向レベルとなり、副画素ＳＰ３でＤＣ成分が印加されることになる。これらパターンＡ〜Ｃを相互に切替えることにより、特定の副画素への継続的なＤＣ成分の印加を防止できる。
【０１７２】
副画素のドレイン電圧のＤＣレベルと対向レベルの設定の方法は、上記の例に限られず、図２７に示すように設定してもよい。
【０１７３】
図２７に各副画素のドレイン電圧のＤＣレベルと対向電極の電圧レベルを示す。ここでは、明副画素と暗副画素のドレイン電圧のＤＣレベルの差をΔＶとしたとき、明副画素のドレイン電圧のＤＣレベルを対向電圧に対して＋２／３ΔＶとし、暗副画素のドレイン電圧のＤＣレベルを対向レベルに対して−１／３ΔＶと設定する。
【０１７４】
パターンＡでは副画素ＳＰ１に＋２／３ΔＶ、副画素ＳＰ２と副画素ＳＰ３に−１／３ΔＶのＤＣが印加される。パターンＢでは副画素ＳＰ２に＋２／３ΔＶ、副画素ＳＰ１と副画素ＳＰ３に−１／３ΔＶのＤＣが印加される。パターンＣでは副画素ＳＰ３に＋２／３ΔＶ、副画素ＳＰ１と副画素ＳＰ２に−１／３ΔＶのＤＣが印加される。各副画素ＳＰ１，ＳＰ２，ＳＰ３においてはパターンＡ、Ｂ、Ｃの表示時間を等しくすることにより時間平均でＤＣ成分の印加をキャンセルすることができ、ＤＣ印加の防止を図れる。
【０１７５】
上記の例では、各画素を２または３つの副画素に分割した例を説明したが、４以上の副画素に分割した場合にも本発明の効果が得られることは言うまでもない。
【産業上の利用可能性】
【０１７６】
本発明によると、１つの画素を複数の副画素で構成する画素分割構造を有する液晶表示装置において、副画素に発生するＤＣ電圧が平均化によって殆ど零となるようにすることが可能となり、液晶表示装置の信頼性が向上する。本発明は、液晶テレビなどの大画面の液晶表示装置の表示品位と信頼性を向上する。
【符号の説明】
【０１７７】
１０  液晶表示パネル
２０  表示制御部
３０  ゲート駆動回路
４０  ソース駆動回路
５０  補助容量対向電圧発生回路（ＣＳ信号発生回路）
６０、６０Ａ、６０Ｂ、６０Ｃ  輝度切替回路
【図１】
2011065176.tif 000003
【図２】
2011065176.tif 000004
【図３】
2011065176.tif 000005
【図４】
2011065176.tif 000006
【図５】
2011065176.tif 000007
【図６】
2011065176.tif 000008
【図７】
2011065176.tif 000009
【図８】
2011065176.tif 000010
【図９】
2011065176.tif 000011
【図１０】
2011065176.tif 000012
【図１１】
2011065176.tif 000013
【図１２】
2011065176.tif 000014
【図１３】
2011065176.tif 000015
【図１４】
2011065176.tif 000016
【図１５Ａ】
2011065176.tif 000017
【図１５Ｂ】
2011065176.tif 000018
【図１５Ｃ】
2011065176.tif 000019
【図１６】
2011065176.tif 000020
【図１７】
2011065176.tif 000021
【図１８】
2011065176.tif 000022
【図１９】
2011065176.tif 000023
【図２０】
2011065176.tif 000024
【図２１】
2011065176.tif 000025
【図２２】
2011065176.tif 000026
【図２３】
2011065176.tif 000027
【図２４】
2011065176.tif 000028
【図２５】
2011065176.tif 000029
【図２６】
2011065176.tif 000030
【図２７】
2011065176.tif 000031