(57)【要約】      （修正有）【課題】半導体メモリチップとの間での気泡の残存を抑えて、接着信頼性の向上を図ることのできる回路基板を提供する。【解決手段】回路基板２は、回路パターン２３が形成された基材２１と、基材２１の第１面２１ａを覆うソルダレジスト膜２２と、を備え、ソルダレジスト膜２２は、基材２１の周囲部における膜厚×２よりも基材２１の中央部における膜厚×１のほうが大きい凸形状を全体として呈していることで、気泡の残存を抑えて、接着信頼性の向上を図ることを特徴とする。【選択図】図３
2011181692.tif 000002
【特許請求の範囲】
【請求項１】
回路パターンが形成された基材と、
前記基材の第１面を覆うソルダレジスト膜と、を備え、
前記ソルダレジスト膜は、前記基材の周囲部における膜厚よりも前記基材の中央部における膜厚のほうが大きい凸形状を全体として呈していることを特徴とする回路基板。
【請求項２】
前記基材の中央部における前記レジスト膜の膜厚と、前記基材の周囲部における前記レジスト膜の膜厚との差が５〜１３μｍであることを特徴とする請求項１に記載の回路基板。
【請求項３】
請求項１または２に記載の回路基板の前記ソルダレジスト膜上に積層された複数の半導体メモリチップをさらに備えることを特徴とする半導体装置。
【請求項４】
回路パターンが形成された基材の第１面側にソルダレジスト膜が形成された回路基板の製造方法であって、
前記基材の周囲部に当接する枠部材を前記第１面の裏面の第２面に当接させ、
前記基材の第１面側を凹ませるように、前記枠部材の内側空間を減圧し、
凹ませた前記第１面に対し、スクリーン印刷によってソルダレジスト膜を形成し、
前記枠部材の内側空間の減圧を停止して、前記基板の第１面側を略平坦形状に復元させ、
前記ソルダレジスト膜を硬化させることを特徴とする回路基板の製造方法。
【請求項５】
請求項４に記載の製造方法によって製造された回路基板の前記ソルダレジスト膜上に、複数の半導体メモリチップを積層することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板、半導体装置、回路基板の製造方法、および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、ＮＡＮＤ型フラッシュメモリなどの半導体メモリチップを有して利用されている半導体装置は、回路パターンが形成された回路基板上に、半導体メモリチップが搭載されて構成されている。このような半導体装置において、高密度実装の要求により、回路基板上に複数の半導体メモリチップが積層される場合がある（例えば、特許文献１を参照）。
【０００３】
回路基板では、回路基板に形成された回路パターンやスルーホールなどに起因して、半導体メモリチップが搭載される面に局所的な凹みが生じる場合がある。この凹みにより、ダイアタッチフィルムを介して接着される回路基板と半導体メモリチップとの間に気泡が残存してしまう場合がある。残存した気泡は、温度変化による体積変動が大きいため、回路基板から半導体メモリチップが剥がれやすくなるという問題がある。
【０００４】
また、複数の半導体メモリチップを積層する場合には、半導体装置自体の厚みの制限から、個々の半導体メモリチップが薄型化されることとなる。一般的に、半導体メモリチップは、シリコンやシリコン酸化膜などの異なる材料が組み合わされて構成されている。そのため、材料同士の膨張率の違いにより、半導体メモリチップには半導体メモリチップ自体を反らせようとする変形力が生じる場合がある。薄型化された半導体メモリチップでは、この変形力に抵抗する力が弱くなっているため、半導体メモリチップ自体に反りが生じやすくなる。この半導体メモリチップ自体の反りによっても、回路基板との間に気泡が残存しやすくなり、半導体メモリチップが剥がれやすくなってしまうという問題がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１５８７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、気泡の残存を抑えて、接着信頼性の向上を図ることのできる回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願発明の一態様によれば、回路パターンが形成された基材と、基材の第１面を覆うソルダレジスト膜と、を備え、ソルダレジスト膜は、基材の周囲部における膜厚よりも基材の中央部における膜厚のほうが大きい凸形状を全体として呈していることを特徴とする回路基板が提供される。
【０００８】
また、本願発明の一態様によれば、上記回路基板のソルダレジスト膜上に積層された複数の半導体メモリチップをさらに備えることを特徴とする半導体装置が提供される。
【０００９】
また、本願発明の一態様によれば、回路パターンが形成された基材の第１面側にソルダレジスト膜が形成された回路基板の製造方法であって、基材の周囲部に当接する枠部材を第１面の裏面の第２面に当接させ、基材の第１面側を凹ませるように、枠部材の内側空間を減圧し、凹ませた第１面に対し、スクリーン印刷によってソルダレジスト膜を形成し、枠部材の内側空間の減圧を停止して、基板の第１面側を略平坦形状に復元させ、ソルダレジスト膜を硬化させることを特徴とする回路基板の製造方法が提供される。
【００１０】
また、本願発明の一態様によれば、上記製造方法によって製造された回路基板のソルダレジスト膜上に、複数の半導体メモリチップを積層することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、半導体メモリチップが積層されるソルダレジスト膜が全体として凸形状を呈しているので、局所的な凹みの発生を抑えて、回路基板と半導体メモリチップとの間での気泡の残存を抑えることができ、半導体メモリチップと回路基板との接着信頼性の向上を図ることができるという効果を奏する。
【００１２】
また、本発明によれば、スクリーン印刷によって、容易に凸形状を呈するソルダレジスト膜を形成することができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の第１の実施の形態にかかる半導体装置の断面構成を示す横断面図。
【図２】図２は、回路基板の平面構成を模式的に示す平面図。
【図３】図３は、図２に示す回路基板の断面構成を模式的に示す断面図。
【図４】図４は、シート基板の平面図。
【図５】図５は、バックアッププレートの平面図。
【図６】図６は、半導体装置の製造工程の手順を示すフローチャート。
【図７】図７は、半導体装置の製造工程を説明するための図であって、シート基板の横断面図。
【図８】図８は、半導体装置の製造工程を説明するための図であって、シート基板の横断面図。
【図９】図９は、半導体装置の製造工程を説明するための図であって、シート基板の横断面図。
【発明を実施するための形態】
【００１４】
以下に添付図面を参照して、本発明の実施の形態にかかる半導体装置を詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００１５】
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体装置の断面構成を示す横断面図である。半導体装置１は、回路基板２、半導体メモリチップ３、コントローラチップ４、樹脂モールド部５を有して構成される。
【００１６】
図２は、回路基板２の平面構成を模式的に示す平面図である。図３は、図２に示す回路基板２の断面構成を模式的に示す断面図である。なお、図２，３では、図面の簡略化のために、回路基板２に形成される回路パターン２３等のうち一部のみを図示している。回路基板２は、例えば絶縁性樹脂基板の内部や表面に配線網を設けたものであり、素子搭載基板と端子形成基板とを兼ねる。回路基板２は、基材２１、ソルダレジスト膜２２を有する。基材２１には、ガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）などの樹脂材料を薄板状に形成したものが用いられる。基材２１には、配線網としての回路パターン２３やスルーホール２４が形成される。基材２１は、その表面（第１面）２１ａおよび裏面（第２面）２１ｂの両面とも、略平坦な薄板形状を呈している。
【００１７】
回路パターン２３は、例えば、銅箔で構成されており、その厚みＰは約１８μｍとなっている。詳細な図示は省略するが、基材２１は、多層構造となっており、基材２１の表面２１ａや裏面２１ｂだけでなく、内層面にも回路パターン２３が形成されている。スルーホール２４は、基材２１に形成した貫通孔２１ｃの内面に銅メッキを施したものである。このスルーホール２４に施された銅メッキを介して、異なる層に形成された回路パターン２３同士が電気的に接続される。基材２１に形成された貫通孔２１ｃの内径Ｑは、約０．２ｍｍとなっている。また、貫通孔２１ｃに銅メッキを施したあとの貫通孔２１ｄの内径Ｒは、約０．１ｍｍとなっている。回路パターン２３の一部は、ソルダレジスト膜２２に覆われず、ワイヤボンディングを行うための接続パッド（図示せず）として機能する。
【００１８】
ソルダレジスト膜２２は、基材２１の表面２１ａおよび裏面２１ｂの両面を覆うように形成される。ソルダレジスト膜２２により、基材２１上に形成された回路パターン２３間の絶縁性が維持される。表面２１ａ側に形成されたソルダレジスト膜２２は、ソルダレジスト膜２２全体が凸形状を呈するように形成されている。ソルダレジスト膜２２は、基材２１の中央部における膜厚ｘ１と、基材２１の周囲部における膜厚ｘ２との差が、５〜１３μｍとなるような凸形状であることが望ましい。
【００１９】
半導体メモリチップ３は、ＮＡＮＤ型フラッシュメモリなどの記憶素子である。複数の半導体メモリチップ３が、基材２１の表面２１ａ側に形成されたソルダレジスト膜２２上に積層される。複数の半導体メモリチップ３のうち、最下層の半導体メモリチップ３は、ソルダレジスト膜２２に対して接着材料によって接着される。接着材料としては、一般的なポリイミド樹脂、エポキシ樹脂、アクリル樹脂などを主成分とする熱硬化性または光硬化性のダイアタッチフィルム（接着剤フィルム）が用いられる。
【００２０】
ソルダレジスト膜２２上に接着された最下層の半導体メモリチップ３の上に、別の半導体メモリチップ３を階段状に接着することで、複数の半導体メモリチップ３が積層される。半導体メモリチップ３を階段状に積層することで、半導体メモリチップ３の一辺側に設けられた電極パッドを露出させることができる。この露出された電極パッドが、Ａｕワイヤなどの金属ワイヤ２７で、回路基板２に形成された接続パッドと電気的に接続（ワイヤボンディング）される。
【００２１】
コントローラチップ４は、基材２１の表面２１ａ側に形成されたソルダレジスト膜２２上に搭載される。コントローラチップ４は、複数の半導体メモリチップ３から、データの書き込みや読み出しを行う半導体メモリチップ３を選択する。コントローラチップ４は、選択した半導体メモリチップ３へのデータの書き込みや、選択した半導体メモリチップ３に記憶されたデータの読み出しなどを行う。コントローラチップ４の上面には、電極パッド（図示せず）が形成されており、電極パッドと回路基板２の接続パッドとが金属ワイヤ２８でワイヤボンディングされる。基材２１の表面２１ａ側に形成されたソルダレジスト膜２２上には、チップコンデンサーや抵抗やインダクタといった電子部品も搭載されるが、図示を省略し、詳細な説明も省略する。
【００２２】
樹脂モールド部５は、回路基板２の両面を樹脂系材料で封止することで形成される。樹脂モールド部５は、半導体装置１の外殻を構成する。樹脂モールド部５は、半導体メモリチップ３やコントローラチップ４を完全に覆う高さで形成されている。樹脂モールド部５は、半導体メモリチップ３などの実装部品が実装された回路基板２を金型で覆い、軟化させた樹脂系材料をその金型内に注入することで形成される。
【００２３】
基材２１の表面２１ａ側において、ソルダレジスト膜２２が全体として１つの凸形状を呈するように形成されているので、回路基板２における半導体メモリチップ３が接着される面に局所的な凹みが発生するのを抑えることができる。これにより、半導体メモリチップ３を回路基板２に接着した際の気泡の発生を抑えることができ、半導体メモリチップ３の接着信頼性を向上させることができる。
【００２４】
また、ソルダレジスト膜２２の凸形状が、半導体メモリチップ３の接着面自体の反りに倣うこととなるので、半導体メモリチップ３と回路基板２の密着性を向上させて、より一層の接着信頼性の向上を図ることができる。
【００２５】
次に、半導体装置１の製造工程について説明する。図４は、シート基板の平面図である。図５は、バックアッププレートの平面図である。図６は、半導体装置１の製造工程の手順を示すフローチャートである。図７〜９は、半導体装置１の製造工程を説明するための図であって、シート基板の横断面図である。
【００２６】
半導体装置１の製造には、シート基板６が用いられる。シート基板６は、図４に示すように、複数の基材２１が一体に連結された形状を呈している。シート基板６を用いることで、１度に複数の半導体装置１を製造することができる。
【００２７】
まず、このシート基板６に対してバックアックプレート（枠部材）７を当接させる（ステップＳ１）。バックアッププレート７は、図５に示すように、複数の開口７１が形成された枠部材となっている。開口７１は、基材２１の外形よりも僅かに小さな形状となるように形成されている。開口７１の開口縁７１ａが回路基板２の周囲部に当接するように、バックアッププレート７がシート基板６に当接される。
【００２８】
バックアッププレート７に形成された各開口７１の内側空間は、図示しない吸引装置に接続されている。各開口７１の内側空間の空気を吸引装置で吸引することで、各開口７１の内側空間を減圧する（ステップＳ２）。各開口７１の内側空間を減圧することで、図７に示すように、回路基板２が撓んで表面２１ａ側が凹んだ形状となる。
【００２９】
次に、凹んだ状態の表面２１ａに、スクリーン８およびスキージ９を用いて、ソルダレジスト膜２２の表面がなるべく平坦面になるようにスクリーン印刷を行う（ステップＳ３）。凹んだ状態の表面２１ａにソルダレジスト膜２２を形成することで、図８に示すように基材２１の周囲部における膜厚よりも基材２１の中央部における膜厚のほうを大きくすることができる。
【００３０】
次に、吸引装置による吸引を停止して、減圧を停止する（ステップＳ４）。減圧を停止することで、凹んでいた基材２１の表面２１ａが略平坦形状に復元される。また、基材２１の表面２１ａの形状の復元に伴って、図９に示すように、ソルダレジスト膜２２が全体として１つの凸形状を呈するようになる。そして、基材２１の表面２１ａに形成されたソルダレジスト膜２２に熱処理を行って、ソルダレジスト膜２２を硬化させる（ステップＳ５）。
【００３１】
次に、基材２１の裏面２１ｂにソルダレジスト膜２２をスクリーン印刷し、硬化させる（ステップＳ６）（基材２１の裏面２１ｂにソルダレジスト膜２２を形成した状態は、図３を参照）。次に、基材２１の表面２１ａ側に形成されたソルダレジスト膜２２上に半導体メモリチップ３を積層し、コントローラチップ４を搭載して、ワイヤボンディングを行う（ステップＳ７）。次に、基材２１に両面を覆うように樹脂モールド部５を形成する（ステップＳ８）。そして、シート基板６の余分な領域を切除することで（ステップＳ９）、個片化された半導体装置１が製造される。
【００３２】
以上の工程により、半導体装置１を製造することで、一般的なスクリーン印刷でソルダレジスト膜２２を形成すれば、全体として凸形状を呈するソルダレジスト膜２２を形成することができ、回路基板２と半導体メモリチップ３との密着性の向上、および接着信頼性の向上を図ることができる。なお、ソルダレジスト膜２２は、全体として凸形状を呈するので、図３で示す切断面を水平方向に９０度回転させた切断面で見た場合にも、基材２１の中央部における膜厚のほうが、基材の周囲部における膜厚よりも大きくなっている。
【００３３】
また、吸引装置による吸引を停止して、基材２１の形状を復元させてからソルダレジスト膜２２を硬化させているので、硬化後の変形によってソルダレジスト膜２２にクラックなどが生じるのを抑えることができる。
【００３４】
なお、半導体装置１の製造工程の手順は、図６にフローチャートで示す手順に限られない。例えば、シート基板６から余分な領域を切除してから、すなわち回路基板２の個片化を行ってから、半導体メモリチップ３を積層したり、コントローラチップ４を搭載したりしても構わない。
【符号の説明】
【００３５】
１  半導体装置、２  回路基板、３  半導体メモリチップ、４  コントローラチップ、５  樹脂モールド部、６  シート基板、７  バックアッププレート（枠部材）、８  スクリーン、９  スキージ、２１  基材、２１ａ  表面（第１面）、２１ｂ  裏面（第２面）、２１ｃ，２１ｄ  貫通孔、２２  ソルダレジスト膜、２３  回路パターン、２４  スルーホール、２７，２８  金属ワイヤ、７１  開口、７１ａ  開口縁、Ｐ  厚み、Ｑ，Ｒ  内径、ｘ１，ｘ２  膜厚。
【図１】
2011181692.tif 000003
【図２】
2011181692.tif 000004
【図３】
2011181692.tif 000005
【図４】
2011181692.tif 000006
【図５】
2011181692.tif 000007
【図６】
2011181692.tif 000008
【図７】
2011181692.tif 000009
【図８】
2011181692.tif 000010
【図９】
2011181692.tif 000011