(57)【要約】【課題】  電圧変換用トランスを備えた絶縁型直流電源装置の一次側制御用ＩＣに内蔵させるのに適した起動回路を提供する。【解決手段】  一次側制御用ＩＣに内蔵させる起動回路を、高耐圧構造を有するデプレッション型のＭＯＳトランジスタ（Ｑ１）と、該トランジスタを通して入力電圧が印加される第１の外部端子（Ｐ１）から平滑コンデンサが接続される第２の外部端子（Ｐ２）へ流れる電流を制限する電流制限回路（２４）と、デプレッション型のＭＯＳトランジスタ（Ｑ１）のゲート端子と接地電位点との間に設けられたクランプ用のダイオード（Ｄｚ）を有し、該ダイオードの逆方向電圧とトランジスタ（Ｑ１）のしきい値電圧を利用してトランジスタ（Ｑ１）のソース端子の電圧が所定の電圧以上になるのを防止する電圧制限回路とにより構成した。【選択図】  図３
2011139596.tif 000002
【特許請求の範囲】
【請求項１】
電圧変換用のトランスを有する直流電源装置の前記トランスの一次側巻線に流す電流を制御する一次側制御用半導体集積回路であって、
前記トランスの一次側巻線の一方の端子に供給される電圧が印加される第１の外部端子と、平滑コンデンサが接続される第２の外部端子と、前記第１の外部端子と第２の外部端子に接続された起動回路とを備え、
前記起動回路は、
前記第１の外部端子と第２の外部端子との間に設けられた高耐圧構造を有するデプレッション型のＭＯＳトランジスタと、該トランジスタのソース端子と前記第２の外部端子との間に設けられ、前記トランジスタを通して前記第１の外部端子から第２の外部端子へ流れる電流を制限する電流制限回路と、
前記トランジスタのゲート端子と接地電位点との間に設けられたクランプ用のダイオードを有し、該ダイオードの逆方向電圧と前記トランジスタのしきい値電圧を利用して前記トランジスタのソース電圧が所定の電圧以上になるのを防止する電圧制限回路と、を備え、
前記電流制限回路は、前記第１の外部端子に印加される電圧が立ち上がる際には、前記第２の外部端子へ流す電流を制限するとともに、前記第２の外部端子の電圧が所定の電圧以上になると前記第２の外部端子へ流す電流を遮断するように構成されていることを特徴とする一次側制御用半導体集積回路。
【請求項２】
前記電圧制限回路は、
前記デプレッション型のＭＯＳトランジスタのゲート端子と接地電位点との間に設けられた前記クランプ用のダイオードと、
前記トランジスタのゲート端子とソース端子との間に接続された第１の抵抗と、
前記ダイオードと並列に接続された第１のスイッチトランジスタと、を有し、
前記第１の外部端子に印加される電圧が立ち上がる際には前記第１のスイッチトランジスタがオフ状態にされ、前記第２の外部端子の電圧が所定の電圧以上になると前記第１のスイッチトランジスタがオン状態にされることを特徴とする請求項１に記載の一次側制御用半導体集積回路。
【請求項３】
前記デプレッション型のＭＯＳトランジスタのゲート端子と前記クランプ用のダイオードとの間に、前記第１の抵抗と直列をなすように接続された第２の抵抗が設けられていることを特徴とする請求項２に記載の一次側制御用半導体集積回路。
【請求項４】
前記電流制限回路は、
前記デプレッション型のＭＯＳトランジスタのソース電圧を入力とし該電圧に応じた電流を流す増幅回路と、
該増幅回路により流される電流に比例した電流を生成して前記第２の外部端子へ出力するカレントミラー回路と、
前記増幅回路により流される電流を遮断可能な第２のスイッチトランジスタと、を備え、
前記第１の外部端子に印加される電圧が立ち上がる際には、前記第２のスイッチトランジスタがオン状態にされて前記電流制限回路が動作状態にされることで前記第２の外部端子へ流す電流を制限するとともに、前記第２の外部端子の電圧が所定の電圧以上になると前記第２のスイッチトランジスタがオフ状態にされて前記電流制限回路が非動作状態にされることで前記第２の外部端子へ流す電流を遮断することを特徴とする請求項１〜３のいずれかに記載の一次側制御用半導体集積回路。
【請求項５】
前記増幅回路は、前記デプレッション型のＭＯＳトランジスタのソース電圧がベース端子に入力される第１のバイポーラ・トランジスタと、該トランジスタのエミッタ電圧がベース端子に入力される第２のバイポーラ・トランジスタとを備えたダーリントン回路であることを特徴とする請求項４に記載の一次側制御用半導体集積回路。
【請求項６】
前記ダーリントン回路を構成する前記第１のバイポーラ・トランジスタおよび第２のバイポーラ・トランジスタは、エミッタ領域、ベース領域およびコレクタ領域を半導体チップの表面に横方向に並べて形成した横型のバイポーラ・トランジスタであることを特徴とする請求項５に記載の一次側制御用半導体集積回路。
【請求項７】
前記第１の外部端子の電圧が所定の電圧以上であるか否か検出する電圧検出回路を備え、該電圧検出回路の出力によって前記第１のスイッチトランジスタが制御され、前記クランプ用のダイオードのカソード側の電位によって前記第２のスイッチトランジスタが制御されるように構成されていることを特徴とする請求項２〜６のいずれかに記載の一次側制御用半導体集積回路。
【請求項８】
補助巻線を有する電圧変換用のトランスと、
該トランスの一次側巻線の電流を制御する請求項１〜７のいずれかに記載の一次側制御用半導体集積回路と、
前記一次側制御用半導体集積回路の前記第２の外部端子に接続された平滑コンデンサと、
前記補助巻線に誘起された交流を直流に変換して前記平滑コンデンサを充電可能な整流手段を有する整流回路と、を備え、
前記一次側制御用半導体集積回路は、電源投入直後は前記起動回路が前記平滑コンデンサを充電した電圧で動作し、該電圧が所定の電圧以上になると前記整流回路が前記平滑コンデンサを充電した電圧を電源電圧として動作するように構成されていることを特徴とする直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換用トランスを備えた絶縁型直流電源装置の起動技術に関し、例えば直流電源装置に用いられるスイッチング電源装置の一次側制御回路の起動回路に利用して有効な技術に関する。
【背景技術】
【０００２】
直流電源装置は、交流電源を整流するダイオード・ブリッジ回路と、該回路で整流された直流電圧を降圧して所望の電位の直流電圧に変換するＤＣ−ＤＣコンバータなどで構成される。このＤＣ−ＤＣコンバータとしては、例えば電圧変換用トランスの一次側巻線に流れる電流をスイッチング制御することで二次側巻線に誘起される電圧を制御するようにしたスイッチング電源装置が知られている。
【０００３】
絶縁型直流電源装置に用いられるスイッチング電源装置においては、一次側制御回路の電源を、電圧変換用トランスに設けた補助巻線に誘起される交流電圧をダイオードで整流しコンデンサで平滑して直流に変換し、平滑された直流電圧を一次側制御用ＩＣに電源電圧として供給するのが一般的である。また、ＡＣ電圧投入直後は補助巻線側から電力を得ることができず、一次側制御回路を動作させることができないため、交流電圧を整流平滑して得られる直流電圧から直接電圧を取り出して一次側制御回路に供給する起動回路を設けることも一般的に行なわれている。かかる起動回路に関する発明としては、例えば特許文献１や特許文献２に開示されているものなどがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特公昭５８−２０５４７号公報
【特許文献２】特公昭５８−５４７４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一次側制御回路は一般にＩＣ（半導体集積回路）として構成されており、特許文献１や特許文献２に記載されている技術では、起動回路はトランジスタや抵抗などディスクリートの電子部品によって一次側制御用ＩＣの外付け回路として構成されている。これは、起動回路には数１００Ｖの高い電圧が印加されるので、高耐圧である必要があるためである。しかしながら、起動回路を一次側制御用ＩＣの外付け回路として構成した場合には、回路の実装面積が大きくなり電源装置の小型化を妨げる要因となる。
【０００６】
そこで、本発明者らは、一次側制御用ＩＣに内蔵させるのに適した起動回路の技術について種々検討した。起動回路を一次側制御用ＩＣに内蔵させる場合、制御回路に供給する電圧をオン、オフするトランジスタを高耐圧化する必要があることはもちろん、該トランジスタの周辺の素子も高耐圧化するか高電圧が印加されないように工夫する必要がある。
【０００７】
例えば、起動時に制御回路に供給する電圧を制御するトランジスタを一次側制御用ＩＣに内蔵させる方法として、高耐圧化が容易な接合型トランジスタを用いる技術が考えられる。しかしながら、一次側制御用ＩＣがＣＭＯＳ半導体集積回路である場合に、接合型トランジスタを同一の半導体チップ上に形成するには新たに複数のプロセスを追加しなくてはならないため、製造コストがアップしてしまうという課題がある。
【０００８】
この発明の目的は、電圧変換用トランスを備えた絶縁型直流電源装置の一次側制御用ＩＣに内蔵させるのに適した起動回路を提供することにある。
【０００９】
この発明の他の目的は、電圧変換用トランスを備えた絶縁型直流電源装置の一次側制御用ＩＣがＣＭＯＳ半導体集積回路である場合に、複雑なプロセスを追加することなく起動回路を内蔵させることができる技術を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため本発明は、
電圧変換用のトランスを有する直流電源装置の前記トランスの一次側巻線に流す電流を制御する一次側制御用半導体集積回路であって、
前記トランスの一次側巻線の一方の端子に供給される電圧が印加される第１の外部端子と、平滑コンデンサが接続される第２の外部端子と、前記第１の外部端子と第２の外部端子に接続された起動回路とを備え、
前記起動回路は、
前記第１の外部端子と第２の外部端子との間に設けられた高耐圧構造を有するデプレッション型のＭＯＳトランジスタと、該トランジスタのソース端子と前記第２の外部端子との間に設けられ、前記トランジスタを通して前記第１の外部端子から第２の外部端子へ流れる電流を制限する電流制限回路と、
前記トランジスタのゲート端子と接地電位点との間に設けられたクランプ用のダイオードを有し、該ダイオードの逆方向電圧と前記トランジスタのしきい値電圧を利用して前記トランジスタのソース電圧が所定の電圧以上になるのを防止する電圧制限回路と、を備え、
前記電流制限回路は、前記第１の外部端子に印加される電圧が立ち上がる際には、前記第２の外部端子へ流す電流を制限するとともに、前記第２の外部端子の電圧が所定の電圧以上になると前記第２の外部端子へ流す電流を遮断するように構成した。
【００１１】
上記した構成によれば、電圧制限回路によってデプレッション型のＭＯＳトランジスタのソース電圧が制限されるため、該トランジスタを通して前記第１の端子から第２の端子へ流れる電流を制限するために設けた電流制限回路を構成する素子に耐圧以上の電圧が印加されないようにすることができる。また、デプレッション型のＭＯＳトランジスタは、電流制限回路を構成するエンハンスメント型のＭＯＳトランジスタの製造プロセスに若干の工程を追加するだけで形成することができるため、起動回路を内蔵した一次側制御用半導体集積回路を安価に実現することができる。
【００１２】
ここで、望ましくは、前記電圧制限回路は、前記デプレッション型のＭＯＳトランジスタのゲート端子と接地電位点との間に設けられた前記クランプ用のダイオードと、前記トランジスタのゲート端子とソース端子との間に接続された第１の抵抗と、前記ダイオードと並列に接続された第１のスイッチトランジスタと、を有し、前記第１の外部端子に印加される電圧が立ち上がる際には前記第１のスイッチトランジスタがオフ状態にされ、前記第２の外部端子の電圧が所定の電圧以上になると前記第１のスイッチトランジスタがオン状態にされるようにする。
【００１３】
これにより、少ない素子数で電圧制限回路を構成でき、起動回路を制御用ＩＣに内蔵させることに伴うチップ面積の増大を抑えることができるとともに、起動回路が動作する際にデプレッション型のＭＯＳトランジスタのソース電圧を制限して電流制限回路を構成する素子に耐圧以上の電圧が印加されないようにすることができる。また、第２の外部端子の電圧が所定の電圧以上になるとダイオードと並列に接続されたスイッチトランジスタをオン状態にすることで、デプレッション型のＭＯＳトランジスタのソース電圧をさらに低い電圧以下に制限することができ、電流制限回路を構成する素子の特性が劣化したり、リーク電流が流れたりするのを防止することがきる。
【００１４】
また、望ましくは、前記デプレッション型のＭＯＳトランジスタのゲート端子と前記クランプ用のダイオードとの間に、前記第１の抵抗と直列をなすように接続された第２の抵抗を設ける。第２の抵抗を設けることによって、例えばクランプ用のダイオードの逆方向電圧を簡単には変更できないような場合であっても、デプレッション型ＭＯＳトランジスタＱ１のソース端子の制限電圧を第２の抵抗の値の設定で容易に変更することができるようになる。
【００１５】
さらに、望ましくは、前記電流制限回路は、前記デプレッション型のＭＯＳトランジスタのソース電圧を入力とし該電圧に応じた電流を流す増幅回路と、該増幅回路により流される電流に比例した電流を生成して前記第２の外部端子へ出力するカレントミラー回路と、前記増幅回路により流される電流を遮断可能な第２のスイッチトランジスタと、を備え、前記第１の外部端子に印加される電圧が立ち上がる際には、前記第２のスイッチトランジスタがオン状態にされて前記電流制限回路が動作状態にされることで前記第２の外部端子へ流す電流を制限するとともに、前記第２の外部端子の電圧が所定の電圧以上になると前記第２のスイッチトランジスタがオフ状態にされて前記電流制限回路が非動作状態にされることで前記第２の外部端子へ流す電流を遮断するように構成する。これにより、第２の端子の電圧が所定の電圧以上になると電流制限回路に電流を流さないようにして、一次側制御用ＩＣの消費電力を抑えることができる。
【００１６】
また、望ましくは、前記増幅回路は、前記デプレッション型のＭＯＳトランジスタのソース電圧がベース端子に入力される第１のバイポーラ・トランジスタと、該トランジスタのエミッタ電圧がベース端子に入力される第２のバイポーラ・トランジスタとを備えたダーリントン回路により構成する。
【００１７】
これにより、ダーリントン回路を構成するバイポーラ・トランジスタとしてＣＭＯＳプロセスで形成可能な横型バイポーラ・トランジスタを使用するようにしても、カレントミラー回路に所望の電流を流す回路を容易に実現することができる。そして、ダーリントン回路を構成するバイポーラ・トランジスタを、エミッタ領域、ベース領域およびコレクタ領域を半導体チップの表面に横方向に並べて形成した横型のバイポーラ・トランジスタとする。これにより、起動回路を内蔵させるのに伴いプロセスの工程数が増加してコストがアップするのを回避することができる。
【００１８】
また、望ましくは、前記第１の外部端子の電圧が所定の電圧以上であるか否か検出する電圧検出回路を備え、該電圧検出回路の出力によって前記第１のスイッチトランジスタが制御され、前記クランプ用のダイオードのカソード側の電位によって前記第２のスイッチトランジスタが制御されるように構成する。
【００１９】
電圧検出回路を内蔵させることにより、外部端子数を減らすことができるとともに、クランプ用のダイオードのカソード側の電位によって第２のスイッチトランジスタを制御するように構成することによって、第２のスイッチトランジスタを制御する信号を形成する回路を別個に設ける必要がなく、チップサイズの増大を抑えることができる。
【００２０】
さらに、望ましくは、補助巻線を有する電圧変換用のトランスと、該トランスの一次側巻線の電流を制御する上記のような構成を有する一次側制御用半導体集積回路と、前記一次側制御用半導体集積回路の前記第２の外部端子に接続された平滑コンデンサと、前記補助巻線に誘起された交流を直流に変換して前記平滑コンデンサを充電可能な整流手段を有する整流回路と、を備え、前記一次側制御用半導体集積回路は、電源投入直後は前記起動回路が前記平滑コンデンサを充電した電圧で動作し、該電圧が所定の電圧以上になると前記整流回路が前記平滑コンデンサを充電した電圧を電源電圧として動作するように構成する。これにより、部品点数が少なくコンパクトな直流電源装置を提供することができる。
【発明の効果】
【００２１】
本発明によれば、電圧変換用トランスを備えた絶縁型直流電源装置の一次側制御用ＩＣに内蔵させるのに適した起動回路を提供することができる。また、電圧変換用トランスを備えた絶縁型直流電源装置の一次側制御用ＩＣがＣＭＯＳ半導体集積回路である場合に、複雑なプロセスを追加することなく起動回路を内蔵させることができるという効果がある。
【図面の簡単な説明】
【００２２】
【図１】本発明を適用して有効なスイッチング電源装置を使用した直流電源装置の構成を示す概略構成図である。
【図２】図１のスイッチング電源装置を構成する一次側制御用ＩＣの構成例を示すブロック図である。
【図３】実施形態の一次側制御用ＩＣに設けられる起動回路の実施例を示す回路図である。
【図４】実施形態の一次側制御用ＩＣ内の電流Ｉｖｃｃ、電圧Ｖｃｃ、信号ＵＶＬＯの変化の様子を示すタイミングチャートである。
【図５】実施形態の一次側制御用ＩＣ内の起動回路で使用するデプレッション型ＭＯＳトランジスタの特性を示す説明図である。
【発明を実施するための形態】
【００２３】
以下、本発明の好適な実施形態を図面に基づいて説明する。
図１は、本発明を適用したスイッチング電源装置を用いた直流電源装置の一実施形態を示す回路構成図である。
【００２４】
この実施形態の直流電源装置１０は、交流電圧（ＡＣ）を整流し直流電圧に変換するダイオード・ブリッジ回路１１および平滑用コンデンサＣ１と、一次側巻線Ｎｐおよび補助巻線Ｎｂと二次側巻線Ｎｓとを有する電圧変換用のトランスＴ１と、このトランスＴ１の一次側巻線Ｎｐと直列に接続されたスイッチトランジスタＱ０と、該スイッチトランジスタＱ０を駆動するスイッチング制御回路１２を有する。この実施形態では、スイッチング制御回路１２は、単結晶シリコンのような１個の半導体チップ上に半導体集積回路（一次側制御用ＩＣ）として形成されている。
【００２５】
上記トランスＴ１の二次側には、二次側巻線Ｎｓと直列に接続された整流用ダイオードＤ２と、このダイオードＤ２のカソード端子と二次側巻線Ｎｓの他方の端子との間に接続された平滑用コンデンサＣ２とが設けられ、一次側巻線Ｎｐに間歇的に電流を流すことで二次側巻線Ｎｓに誘起される交流電圧を整流し平滑することによって、一次側巻線Ｎｐと二次側巻線Ｎｓとの巻線比に応じた直流電圧Ｖｏｕｔを出力する。
【００２６】
また、この実施形態の直流電源装置１０は、一次側に、上記補助巻線Ｎｂと直列に接続された整流用ダイオードＤ０と、このダイオードＤ０のカソード端子と接地電位点との間に接続された平滑用コンデンサＣ０とを有し、平滑された電圧Ｖｃｃが上記一次側制御用ＩＣ１２の所定の外部端子Ｐ２に印加されている。これとともに、ダイオード・ブリッジ回路１１で整流され一次側巻線Ｎｐの一方の端子に印加される電圧が、抵抗Ｒ０を介して一次側制御用ＩＣ１２の他の外部端子Ｐ１に電圧ＶＨとして印加されている。
【００２７】
一次側制御用ＩＣ１２内には、図２に示すように、上記スイッチトランジスタＱ０をオン・オフ駆動する信号ＯＮ／ＯＦＦを生成し出力する制御回路２１と、上記外部端子Ｐ１に接続されＡＣ電源投入直後の、まだ補助巻線Ｎｂが電力を供給することができない初期段階で前記制御回路２１へ起動用の電源電圧を供給する起動回路２２と、上記外部端子Ｐ２に接続され該端子の電圧Ｖｃｃが例えば１８Ｖのような所定の電圧Ｖｒｅｆ以上になっているか監視する低電圧検出回路２３とが設けられている。
【００２８】
低電圧検出回路２３の検出信号ＵＶＬＯは起動回路２２へ供給され、外部端子Ｐ２の電圧Ｖｃｃが１８Ｖ以上になると、起動回路２２の動作を停止させるようになっている。そして、起動回路２２による供給電圧で制御回路２１がスイッチトランジスタＱ０をオン、オフ駆動して一次側巻線Ｎｐに電流を流し、補助巻線Ｎｂに電圧が誘起された後は、起動回路２２はオフされ、補助巻線Ｎｂに誘起された交流電圧を整流した電圧で制御回路２１を動作させるようになっている。
【００２９】
上記制御回路２１は、例えば上記補助巻線Ｎｂ側の電圧をサンプリングして所定の参照電圧との電位差を増幅する誤差増幅回路や、所定の周波数の波形信号（三角波）を発生する発振器の出力と上記誤差増幅回路の出力とを比較するコンパレータなどを備え、例えばＰＷＭ方式で上記スイッチトランジスタＱ０をオン、オフ制御する制御パルスを生成し出力するように構成することができる。また、二次側巻線Ｎｓ側で検出された電圧をフォトカプラ等を介して制御回路２１へフィードバックして制御パルスを生成し出力するように構成してもよい。
【００３０】
また、低電圧検出回路（ＵＶＬＯ）２３は、例えば上記制御回路２１内のアンプやコンパレータの定電流源などを制御して低電圧時にこれらの回路の動作を非活性化（動作をオフ）させたりするのにも利用できるので、もともとそのような低電圧検出回路を備えているＩＣにおいては、低電圧検出回路を共用することで起動回路２２を内蔵させるのに伴う回路規模の増大ひいてはチップサイズの増大を抑えることができる。
【００３１】
図３には、起動回路２２の具体的な回路構成例が示されている。
本実施形態の起動回路２２は、抵抗Ｒ０を介して供給される電圧ＶＨが印加される制御用ＩＣ１２の外部端子Ｐ１（ＶＨ）と、平滑コンデンサＣ０が接続される外部端子Ｐ２（ＶＣＣ）との間に設けられコンデンサＣ０へ流す電流を制御するトランジスタＱ１と、該トランジスタＱ１のゲート端子と接地電位点との間に直列に接続された抵抗Ｒ２およびツェナーダイオードＤｚと、トランジスタＱ１のゲート・ソース間に接続された抵抗Ｒ１と、トランジスタＱ１のソース端子と平滑コンデンサＣ０が接続されている外部端子Ｐ２との間に設けられた電流制限回路２４などを備える。
【００３２】
本実施形態では、上記トランジスタＱ１として、ゲート・ソース間電圧ＶGSが０Ｖであっても電流が流れるノーマリオンのデプレッション型ＮチャネルＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）を使用している。また、上記ツェナーダイオードＤｚと並列に、低電圧検出回路２３の出力信号ＵＶＬＯによってオン、オフ制御されるエンハンスメント型のＮチャネルＭＯＳトランジスタＱ２が接続されている。
【００３３】
電流制限回路２４は、ダーリントン接続されたバイポーラ・トランジスタＱ３，Ｑ４と、該トランジスタＱ４のコレクタ端子と前記デプレッション型のＭＯＳトランジスタＱ１のソース端子との間に接続されたＰチャネルＭＯＳトランジスタＱ５と、該トランジスタＱ５とソースおよびゲートが共通接続されたＰチャネルＭＯＳトランジスタＱ６と、トランジスタＱ４のエミッタ端子と接地電位点ＧＮＤとの間に接続された電流オン、オフ用のＮチャネルＭＯＳトランジスタＱ７とから構成されている。
【００３４】
ダーリントン回路（Ｑ３，Ｑ４）は、トランジスタＱ３のベース抵抗Ｒ３の抵抗値を２．１ＭΩ、トランジスタＱ４のベース・エミッタ間の抵抗Ｒ４の抵抗値を６ｋΩのような値に設定することで、後述のようにＭＯＳトランジスタＱ１のソース電圧（ノードＮ１の電圧）が約２２Ｖ（２８Ｖ）のときに、約１．２ｍＡのコレクタ電流がＱ４に流れるように設計されている。
【００３５】
トランジスタＱ５はゲートとドレインが結合された電流−電圧変換素子として機能し、該トランジスタＱ５のゲート端子にトランジスタＱ６のゲート端子が接続されることにより、Ｑ５とＱ６はＷ／Ｌ比（Ｗはゲート幅、Ｌはゲート長）に応じた電流を流すカレントミラー回路を構成している。特に限定されるものではないが、この実施形態では、Ｑ５とＱ６は１：ｎ（ｎ＝６）のような値に設定されることによって、Ｑ６にはＱ５のドレイン電流のｎ倍（６倍）の電流が流れるように設定されている。また、トランジスタＱ６のドレイン端子と外部端子Ｐ２との間には、平滑コンデンサＣ０側から逆に電流が流れ込むのを防止するための逆流防止用ダイオードＤ１が接続されている。
【００３６】
ツェナーダイオードＤｚと並列に接続されたＭＯＳトランジスタＱ２のゲート端子には、低電圧検出回路２３の出力信号ＵＶＬＯが印加されており、図４に示すように電圧Ｖｃｃが１８Ｖのような所定電圧Ｖｒｅｆよりも高くなると、ＵＶＬＯがハイレベルに変化して、トランジスタＱ２がオンされ、ノードＮ２の電位は接地電位（０Ｖ）に引き下げられる。トランジスタＱ７のゲート端子には、抵抗Ｒ２とツェナーダイオードＤｚとの接続ノードＮ２に接続されており、電圧Ｖｃｃが１８Ｖよりも高くなってノードＮ２の電位が０Ｖに下がると、Ｑ７がオフして電流制限回路２４の電流が遮断され、トランジスタＱ６により外部端子Ｐ２へ出力される電流Ｉｖｃｃがゼロにされる。
【００３７】
本実施形態においては、上記デプレッション型のＭＯＳトランジスタＱ１は、高耐圧構造のトランジスタであり、数１００Ｖの耐圧を有するように形成される。このような高耐圧の素子は、例えばゲート絶縁膜を厚くしたりゲート電極の端部とソース、ドレイン領域の端部とを離してオフセットを持たせたりするなどゲート電極とソース、ドレイン領域との間に高耐圧の構造を設けることによって形成することができる。また、デプレッション型のＭＯＳトランジスタは、エンハンスメント型トランジスタの形成プロセスに、チャネル部分へ不純物をイオン打込みする工程を追加することで容易に形成することができるので、接合型トランジスタを形成する場合に比べてコストの上昇を抑えることができる。
【００３８】
電流制限回路２４を構成するバイポーラ・トランジスタＱ３，Ｑ４は、本実施形態では、ＣＭＯＳプロセスによってＭＯＳトランジスタのソースやドレイン領域を形成する工程でエミッタ領域、ベース領域およびコレクタ領域を半導体チップの表面に横方向に並べて形成した横型のバイポーラ・トランジスタを使用するようにしている。これによって、プロセスの工程数が増加し、コストアップを招くのを回避することができる。横型のトランジスタは、埋め込みコレクタ領域を有する縦型のトランジスタに比べて一般に増幅率等の特性が劣る。本実施形態で、ダーリントン回路（Ｑ３，Ｑ４）を使用している理由の一つでもある。
【００３９】
デプレッション型ＭＯＳトランジスタＱ１以外のエンハンスメント型トランジスタＱ２，Ｑ５〜Ｑ７の耐圧はこの実施形態では例えば３０Ｖとされる。トランジスタＱ６により外部端子Ｐ２へ出力される電流Ｉｖｃｃは、外部端子Ｐ２に接続される平滑コンデンサＣ０の容量値と起動所要時間（例えば１００ｍｓ）とから決定される。この実施形態では、Ｉｖｃｃを８．７ｍＡとした。一方、バイポーラ・トランジスタＱ４に流れる電流はＩＣの仕様から１．２ｍＡ程度が望ましいことが分かった。そこで、この実施形態では、上述したように、Ｑ５，Ｑ６からなるカレントミラー回路の電流比をおよそ１：６に設定することとした。
【００４０】
次に、上記のような構成を有する起動回路２２の動作について説明する。
ＡＣ電源が投入されて整流回路１１の出力側の電圧（図１のＶＨ）が立ち上がる際、デプレッション型ＭＯＳトランジスタＱ１のゲート電圧およびソース電圧は接地電位であるためＱ１はオン状態になる。また、電源投入時（外部端子Ｐ１の電圧Ｖｃｃが立ち上がる前）は、低電圧検出回路２３の出力ＵＶＬＯはロウレベルであるので、ツェナーダイオードＤｚと並列のＭＯＳトランジスタＱ２はオフ状態にある。そのため、電圧ＶＨが立ち上がると、先ず外部端子Ｐ１からオン状態のＱ１、抵抗Ｒ１，Ｒ２およびツェナーダイオードＤｚを通して電流が流れる。
【００４１】
これによって、抵抗Ｒ１とツェナーダイオードＤｚとの接続ノードＮ２の電位はツェナーダイオードＤｚの逆方向電圧（ツェナー電圧）分高くなる。そのため、電流制限回路２４のスイッチＭＯＳトランジスタＱ７がオンされ、デプレッション型ＭＯＳトランジスタＱ１を通して電流制限回路２４に電流が流される。そして、このとき、カレントミラー回路のＭＯＳトランジスタＱ５に流れる電流は、ダーリントン接続のバイポーラ・トランジスタＱ４のコレクタ電流によって制限されるため、トランジスタＱ５の電流に比例した電流を流すＭＯＳトランジスタＱ６の電流Ｉｖｃｃもほぼ一定になるように制御される。
【００４２】
そのため、外部端子Ｐ２に接続されているコンデンサＣ０が定電流で充電され、図４（Ｂ）に示すように、外部端子Ｐ２の電圧Ｖｃｃがほぼ一定の速度で上昇して行く（期間Ｔ０）。なお、コンデンサＣ０が充電されるに従って、ＭＯＳトランジスタＱ６の電流Ｉｖｃｃは図４（Ａ）のように減少する。その後、外部端子Ｐ２の電圧Ｖｃｃが所定の電圧Ｖｒｅｆ（例えば１８Ｖ）に達すると、低電圧検出回路２３の出力ＵＶＬＯがロウレベルからハイレベルに変化する（タイミングｔ１）。
【００４３】
これによって、ツェナーダイオードＤｚと並列のＭＯＳトランジスタＱ２がオン状態にされ、抵抗Ｒ１とツェナーダイオードＤｚとの接続ノードＮ２の電位が接地電位（０Ｖ）に下がり、電流制限回路２４のスイッチＭＯＳトランジスタＱ７がオフ状態にされ、トランジスタＱ３〜Ｑ６に流れる電流が遮断される。
【００４４】
上記のようにしてデプレッション型ＭＯＳトランジスタＱ１に電流が流されている間（図４の期間Ｔ０）、ツェナーダイオードＤｚの逆方向電圧Ｖｚによって、ノードＮ２の電位がＶｚにクランプされる。また、デプレッション型ＭＯＳトランジスタＱ１がオンされると抵抗Ｒ１，Ｒ２に電流が流れるが、その電流による抵抗Ｒ１の電圧降下がＱ１のしきい値電圧Ｖｔｈに達するとＱ１は完全にオフして電流が流れなくなってしまう。そのため、デプレッション型ＭＯＳトランジスタＱ１のソース電圧（ノードＮ１の電位）は、Ｑ１のゲート電圧＋Ｑ１のしきい値電圧Ｖｔｈ以上にならないように電圧制限されることとなる。
【００４５】
本実施形態では、ツェナーダイオードＤｚの逆方向電圧Ｖｚを１９Ｖ、デプレッション型ＭＯＳトランジスタＱ１のしきい値電圧Ｖｔｈを−０．９Ｖ（−７．５Ｖ）に設定している。従って、例えば抵抗Ｒ１の抵抗値を１０５ｋΩ（８７５ｋΩ）に設定すると、抵抗Ｒ１に８．５７μＡの電流Ｉ１が流れたときに抵抗Ｒ１によって０．９Ｖ（−７．５Ｖ）の電圧降下が生じることとなる。また、抵抗Ｒ２の抵抗値を２１０ｋΩに設定したとすると、抵抗Ｒ２を通して抵抗Ｒ１とツェナーダイオードＤｚに８．５７μＡの電流が流れることによって、デプレッション型ＭＯＳトランジスタＱ１のゲート電圧Ｖｇは、Ｖｚ＋１．８Ｖ＝２０．８Ｖ以上にならないように制限される。
【００４６】
さらに、トランジスタＱ１のソース電圧Ｖｓは、上述したように、ゲート電圧ＶｇよりもＶｔｈだけ高い電圧以下に制限されるため、Ｖｓは２１．７Ｖ（２８．３Ｖ）よりも低い電圧に制限されることとなる。そして、上記ソース電圧の２１．７Ｖ（２８．３Ｖ）は、電流制限回路２４を構成するエンハンスメント型ＭＯＳトランジスタＱ３〜Ｑ６の耐圧（３０Ｖ）よりも充分に低いため、デプレッション型ＭＯＳトランジスタＱ１がオンしている間、Ｑ３〜Ｑ６に耐圧以上の電圧が印加されて破壊するのを防止することができる。
【００４７】
また、低電圧検出回路２３の出力ＵＶＬＯがハイレベルに変化してＭＯＳトランジスタＱ２がオン状態にされると、抵抗Ｒ１とツェナーダイオードＤｚとの接続ノードＮ２の電位が接地電位に下がりトランジスタＱ７がオフされて、電流制限回路２４の電流が遮断される。このとき、デプレッション型ＭＯＳトランジスタＱ１を通して抵抗Ｒ１、Ｒ２には若干電流が流れるが、その電流が８．５７μＡになるとＱ１のゲート・ソース間電圧が−０．９Ｖ（−７．５Ｖ）になってＱ１がオフするため、Ｑ１のソース電圧すなわちノードＮ１の電位はゲート電圧よりもＶｔｈ以上高くなることはない。
【００４８】
そして、このときノードＮ２の電位はＱ２がオンして接地電位であるため、抵抗Ｒ２に８．５７μＡの電流が流れるとＱ１のゲート電圧Ｖｇは１．８Ｖとなるので、ソース電圧Ｖｓはゲート電圧ＶｇよりもＶｔｈ高い２．７Ｖ（９．３Ｖ）以上高くなるのが制限される。従って、電流制限回路２４を構成するトランジスタＱ３〜Ｑ６には、Ｑ７がオフしている間は２．７Ｖ（９．３Ｖ）よりも高い電圧が印加されることはなく、起動回路２２がオフした状態（出力電流Ｉｖｃｃが０の状態）でも、耐圧上何ら問題が生じることがない。
【００４９】
また、外部端子Ｐ２の電位が所定の電圧以上になった場合に、トランジスタＱ７をオフすればＱ２はオンしなくてもＱ１のソース電圧を２１．７Ｖ（２８．３Ｖ）以下に制限することができるので耐圧上問題はないが、Ｑ２をオンしてＱ１のソース電圧を２．７Ｖ（９．３Ｖ）以下に制限することで、Ｑ５，Ｑ６に高い電圧が印加されて特性が劣化したり、リーク電流が流れたりするのを防止することがきる。
【００５０】
なお、前記実施形態の起動回路２２では、デプレッション型ＭＯＳトランジスタＱ１のゲート端子とツェナーダイオードＤｚとの間の抵抗Ｒ２を設けているが、抵抗Ｒ２は省略することができる場合もある。ただし、抵抗Ｒ２を設けることによって、例えばツェナーダイオードＤｚの逆方向電圧を簡単には変更できないような場合であっても、デプレッション型ＭＯＳトランジスタＱ１のソース端子の制限電圧をＲ２の抵抗値の設定で容易に変更することができるようになる。
【００５１】
次に、前記実施形態の起動回路におけるデプレッション型ＭＯＳトランジスタＱ１の動作点について、図５を用いて説明する。図５（Ａ）は本実施形態で使用するデプレッション型ＭＯＳトランジスタの特性全体、図５（Ｂ）は（Ａ）の丸印で囲まれた部分を拡大して示す特性図である。
【００５２】
ＡＣ電源が投入され電圧ＶＨが制御用ＩＣの外部端子Ｐ１に印加された直後は、デプレッション型ＭＯＳトランジスタＱ１のゲート電圧およびソース電圧は共に接地電位（０Ｖ）であるため、図５（Ｂ）のＶGS＝０ＶであるＡ１のようなポイントから動作を開始する。そして、Ｑ１に電流が流れ始めると直ぐに動作点は電流が少ない方向へ移動し、Ｑ１にＩ１＋Ｉｖｃｃ＋Ｉｖｃｃ／ｎのドレイン電流Ｉｄが流れるＡ２のポイントで、図４（Ａ）のＴ０の期間に示すように、ほぼ一定に近い電流Ｉｖｃｃをカレントミラー回路から出力し、平滑コンデンサＣ０の充電を行う。
【００５３】
その後、外部端子Ｐ２の電圧Ｖｃｃが１８Ｖに達して図４のタイミングｔ１で信号ＵＶＬＯが立ち上がり、トランジスタＱ２がオンされると、トランジスタＱ１の動作点はＱ１に８．５７μＡのような小さな電流が流れるピンチオフ点に非常に近いＡ３のポイントへ移動することとなる。上記のように、実施形態の起動回路におけるデプレッション型ＭＯＳトランジスタＱ１は、Ａ２とＡ３の２つのポイントで動作することとなる。
【００５４】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態では、デプレッション型ＭＯＳトランジスタＱ１のソース電圧を受けてカレントミラーのトランジスタＱ５に流す電流を決定する増幅回路として、バイポーラ・トランジスタのダーリントン回路を使用しているが、例えばバイポーラ・トランジスタの特性やカレントミラー回路の電流比等によっては、１段のトランジスタで構成できる場合もある。さらに、Ｂｉ−ＣＭＯＳプロセスを適用することで、電流制限回路２４を構成するバイポーラ・トランジスタとして縦型のバイポーラ・トランジスタを使用するようにしても良い。
【００５５】
また、前記実施形態では、トランスの一次側巻線に間歇的に電流を流すトランジスタＱ０を、一次側制御用ＩＣ１２とは別個の素子としているが、このトランジスタＱ０を一次側制御用ＩＣ１２に取り込んで、１つの半導体集積回路として構成してもよい。
【００５６】
また、以上の説明では、本発明をスイッチング電源装置に適用した例を説明したが、本発明にそれに限定されるものではなく、トランスを使用した絶縁型の直流電源装置に広く利用することができる。
【符号の説明】
【００５７】
１０  絶縁型直流電源装置
１１  ダイオード・ブリッジ回路（整流回路）
１２  スイッチング制御回路（一次側制御用ＩＣ）
２１  制御回路
２２  起動回路
２３  低電圧検出回路
２４  電流制限回路
【図１】
2011139596.tif 000003
【図２】
2011139596.tif 000004
【図３】
2011139596.tif 000005
【図４】
2011139596.tif 000006
【図５】
2011139596.tif 000007