(57)【要約】【課題】本発明は、積層セラミックキャパシタ及びその製造方法に関する。【解決手段】本発明は、加圧工程時に有効層の段差の発生による内部電極の長さの差と、製品の信頼性との関係を提供するものであって、内部電極及び誘電体層が交互に積層されたキャパシタを加圧及び切断した後に焼成し、本発明の実施例によると、内部電極及び誘電体層が交互に積層されて形成されたキャパシタ本体を含み、前記内部電極の最大の長さをＬとし、前記内部電極の最小の長さをｌと定義すると、この際の内部電極の長さの差の比率（Ｄ＝｛Ｌ−ｌ｝／Ｌ×１００）が７％以下となる積層セラミックキャパシタ及びその製造方法が提供される。【選択図】図２ａ
2011135032.tif 000002
【特許請求の範囲】
【請求項１】
内部電極及び誘電体層が交互に積層されて形成されたキャパシタ本体を含み、
前記内部電極の最大の長さをＬとし、前記内部電極の最小の長さをｌと定義すると、この際の内部電極の長さの差の比率（Ｄ＝｛Ｌ−ｌ｝／Ｌ×１００）が７％以下となることを特徴とする積層セラミックキャパシタ。
【請求項２】
焼成後、前記誘電体層の厚さが０．６５μｍ〜１．２０μｍであると、前記内部電極の前記長さの差の比率Ｄが５．３％以下となることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項３】
焼成後、前記誘電体層の厚さが１．３０μｍ〜２．５０μｍであると、前記内部電極の前記長さの差の比率Ｄが６．０％以下となることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項４】
焼成後、前記誘電体層の厚さが３．０μｍ〜４．０μｍであると、前記内部電極の前記長さの差の比率Ｄが６．８％以下となることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記誘電体層の積層方向に露出された前記内部電極と電気的に連結される外部電極がさらに備えられることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項６】
前記誘電体層の積層数は１０〜１０００であることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項７】
内部電極及び誘電体層を交互に積層してキャパシタ本体を形成するステップと、
前記キャパシタ本体を加圧するステップと、
前記キャパシタ本体を焼成するステップと、
を含み、
前記内部電極の最大の長さをＬとし、前記内部電極の最小の長さをｌと定義すると、この際の内部電極の長さの差の比率（Ｄ＝｛Ｌ−ｌ｝／Ｌ×１００）が７％以下となることを特徴とする積層セラミックキャパシタの製造方法。
【請求項８】
前記加圧するステップと前記焼成するステップとの間に、
個別単位を形成するように前記キャパシタ本体を切断するステップをさらに含むことを特徴とする請求項７に記載の積層セラミックキャパシタの製造方法。
【請求項９】
前記加圧するステップと前記焼成するステップとの間に、
前記誘電体層の積層方向に露出された前記内部電極と電気的に連結される外部電極を形成するステップをさらに含むことを特徴とする請求項７に記載の積層セラミックキャパシタの製造方法。
【請求項１０】
焼成後、前記誘電体層の厚さが０．６５μｍ〜１．２０μｍであると、前記内部電極の前記長さの差の比率Ｄが５．３％以下となることを特徴とする請求項７に記載の積層セラミックキャパシタの製造方法。
【請求項１１】
焼成後、前記誘電体層の厚さが１．３０μｍ〜２．５０μｍであると、前記内部電極の前記長さの差の比率Ｄが６．０％以下となることを特徴とする請求項７に記載の積層セラミックキャパシタの製造方法。
【請求項１２】
焼成後、前記誘電体層の厚さが３．０μｍ〜４．０μｍであると、前記内部電極の前記長さの差の比率Ｄが６．８％以下となることを特徴とする請求項７に記載の積層セラミックキャパシタの製造方法。
【請求項１３】
前記キャパシタ本体を形成するステップにおいて、
加圧時に段差部の陥没量が増加するように、前記キャパシタ本体の上面及び下面のうち少なくとも一面に積層される前記誘電体層を形成する有機物含量を、前記誘電体層に比べて１０％〜３０％増加させることを特徴とする請求項７に記載の積層セラミックキャパシタの製造方法。
【請求項１４】
前記キャパシタ本体を加圧するステップにおいて、
前記キャパシタ本体の上部面及び下部面のうち少なくともいずれか一面に流動性副資材を適用し、アイソスタティック圧により加圧することを特徴とする請求項７に記載の積層セラミックキャパシタの製造方法。
【請求項１５】
前記キャパシタ本体を加圧するステップにおいて、
前記キャパシタ本体は、常温〜１００℃において５００ｋｇｆ／ｃｍ２〜１５００ｋｇｆ／ｃｍ２で加圧されることを特徴とする請求項７に記載の積層セラミックキャパシタの製造方法。
【請求項１６】
前記キャパシタ本体を切断するステップは、タングステンカーバイド（Ｗ−Ｃ）を含むブレードによる切断方法及びホイールカッティング方法のうち少なくとも１つで行われることを特徴とする請求項８に記載の積層セラミックキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ及びその製造方法に関し、さらに詳しくは、加圧工程時に有効層の段差の発生による内部電極の長さの差と製品の信頼性との関係を提供することができる積層セラミックキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
一般的に多層セラミックキャパシタは、複数のセラミック誘電体シートと、該複数のセラミック誘電体シートの間に挿入された内部電極とを含む。このような多層セラミックキャパシタは、小型でありながらも、高静電容量を具現することができ、基板上に容易に実装されることができるため、多様な電子装置の容量性部品として広く使用されている。
【０００３】
最近、電子製品の小型化及び多機能化により、チップ部品も小型化及び高機能化される傾向にあるため、多層セラミックキャパシタも小型で高容量の製品が要求されている。
【０００４】
製品の容量を増加させるための方法として、製品の設計の際、静電容量に寄与する内部電極の有効なオーバーラップの面積を増加させるか、誘電体層及び内部電極層を薄膜化して層数を増加させる方法等によってキャパシタが製造されている。従って、近来は誘電体層の厚さが１〜２μｍ程度で、積層数が５００層以上の積層セラミックキャパシタが製造されている。
【０００５】
ところが、積層数の増加は、印刷された誘電体シート１枚当たりの内部電極の厚さだけの段差を形成する累積段差を増加させ、このような累積段差部は、加圧工程時に誘電体層や保護カバー部の物質の移動により陥没が発生し、また、段差部内の位置によって陥没量の差による密度分布で、内部電極層や誘電体層の伸び量の差により長さの変化及び厚さの不均一を発生させる。
【０００６】
一般的に電圧印加の際、厚さが薄い層または同一層内における厚さが薄い部位の場合、電界の集中等によりショート（ｓｈｏｒｔ）やＩＲの特性等を低下させ、製品の信頼性を減少させる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、加圧工程時に有効層の段差の発生による内部電極の長さの差と製品の信頼性との関係を提供することができる積層セラミックキャパシタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明において解決しようとする手段としては、内部電極が印刷された誘電体層を所望の層数に積層した積層体を加圧する過程において、圧着副資材、キャパシタ本体の上部面及び下部面に積層される誘電体層の有機物含量、温度及び圧力等を変更して、焼成後、下記に定義された内部電極の長さの差の比率（Ｄ＝｛Ｌ−ｌ｝／Ｌ×１００）と製品の信頼性との相関関係を実施例を通じて提供することである。
【０００９】
本発明の一実施例による積層セラミックキャパシタは、内部電極及び誘電体層が交互に積層されて形成されたキャパシタ本体を含み、上記内部電極の最大の長さをＬとし、上記内部電極の最小の長さをｌと定義すると、この際の内部電極の長さの差の比率（Ｄ＝｛Ｌ−ｌ｝／Ｌ×１００）は７％以下となる。
【００１０】
ここで、焼成後、上記誘電体層の厚さが０．６５μｍ〜１．２０μｍであると、上記内部電極の上記長さの差の比率Ｄは５．３％以下となる。
【００１１】
そして、焼成後、上記誘電体層の厚さが１．３０μｍ〜２．５０μｍであると、上記内部電極の上記長さの差の比率Ｄは６．０％以下となる。
【００１２】
また、焼成後、上記誘電体層の厚さが３．０μｍ〜４．０μｍであると、上記内部電極の上記長さの差の比率Ｄは６．８％以下となる。
【００１３】
ここで、上記積層セラミックキャパシタには、上記誘電体層の積層方向に露出された上記内部電極と電気的に連結される外部電極がさらに備えられることができる。
【００１４】
そして、上記誘電体層の積層数は、１０〜１０００であることができる。
【００１５】
本発明の他の実施例による積層セラミックキャパシタは、内部電極及び誘電体層を交互に積層してキャパシタ本体を形成するステップと、上記キャパシタ本体を加圧するステップと、上記キャパシタ本体を焼成するステップと、を含み、上記内部電極の最大の長さをＬとし、上記内部電極の最小の長さをｌと定義すると、この際の内部電極の長さの差の比率（Ｄ＝｛Ｌ−ｌ｝／Ｌ×１００）は７％以下となる。
【００１６】
ここで、上記加圧するステップと上記焼成するステップとの間に、個別単位を形成するように上記キャパシタ本体を切断するステップをさらに含むことができる。
【００１７】
また、上記加圧するステップと上記焼成するステップとの間に、上記誘電体層の積層方向に露出された上記内部電極と電気的に連結される外部電極を形成するステップをさらに含むことができる。
【００１８】
ここで、焼成後、上記誘電体層の厚さが０．６５μｍ〜１．２０μｍであると、上記内部電極の上記長さの差の比率Ｄは５．３％以下となる。
【００１９】
そして、焼成後、上記誘電体層の厚さが１．３０μｍ〜２．５０μｍであると、上記内部電極の上記長さの差の比率Ｄは６．０％以下となる。
【００２０】
また、焼成後、上記誘電体層の厚さが３．０μｍ〜４．０μｍであると、上記内部電極の上記長さの差の比率Ｄは６．８％以下となる。
【００２１】
上記キャパシタ本体を形成するステップにおいて、加圧時に段差部の陥没量が増加するように、上記キャパシタ本体の上面及び下面のうち少なくとも一面に積層される上記誘電体層を形成する有機物含量を、上記誘電体層に比べて１０％〜３０％増加させることができる。
【００２２】
上記キャパシタ本体を加圧するステップにおいて、上記キャパシタ本体の上部面及び下部面のうち少なくともいずれか一面に流動性副資材を適用し、アイソスタティック圧（ｉｓｏｓｔａｔｉｃ  ｐｒｅｓｓ）により加圧されることができる。
【００２３】
上記キャパシタ本体を加圧するステップにおいて、上記キャパシタ本体は、常温〜１００℃において５００ｋｇｆ／ｃｍ２〜１５００ｋｇｆ／ｃｍ２で加圧されることができる。
【００２４】
上記キャパシタ本体を切断するステップは、タングステンカーバイド（Ｗ−Ｃ）を含むブレードによる切断方法及びホイールカッティング（ｗｈｅｅｌ  ｃｕｔｔｉｎｇ）方法のうち少なくとも１つで行われることができる。
【発明の効果】
【００２５】
本発明によると、加圧工程時に有効層の段差の発生による内部電極の長さの差と製品の信頼性との関係を提供することができる積層セラミックキャパシタ及びその製造方法を提供することができる。
【００２６】
また、積層セラミックキャパシタの信頼性と焼成後の内部電極の長さの差の比率の相関関係が分かる。
【００２７】
さらに、焼成後の誘電体層の厚さを変数として積層セラミックキャパシタの信頼性に影響を及ぼす内部電極の長さの差の比率に対する適正範囲を提示することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施例による積層セラミックキャパシタを概略的に示した斜視図である。
【図２ａ】図１のＡ−Ａ’に沿って切断した断面図である。
【図２ｂ】図１のＡ−Ａ’に沿って切断した断面図である。
【図２ｃ】図１のＡ−Ａ’に沿って切断した断面図である。
【図３ａ】誘電体層の間の累積段差の発生を示す一般的な積層セラミックキャパシタを概略的に図示した縦断面図及び横断面図である。
【図３ｂ】誘電体層の間の累積段差の発生を示す一般的な積層セラミックキャパシタを概略的に図示した縦断面図及び横断面図である。
【図４】焼成ステップの後、位置別の誘電体層の厚さの差を示す写真である。
【図５ａ】本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である。
【図５ｂ】本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である。
【図５ｃ】本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である。
【図６】位置別の誘電体層の厚さの差による内部電極の長さの差の比率とショートの発生頻度との関係を示したグラフである。
【図７】位置別の誘電体層の厚さの差による内部電極の長さの差の比率とＩＲ劣化の発生頻度との関係を示したグラフである。
【発明を実施するための形態】
【００２９】
以下、添付された図面を参照して本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施することができるように好ましい実施例を詳しく説明する。但し、本発明を説明するに当たって、関連する公知機能または構成についての具体的な説明が本発明の旨を不明確にする虞があると判断される場合はその詳細な説明を省略する。
【００３０】
また、類似した機能及び作用をする部分については、図面全体において同一の符号を使用する。
【００３１】
なお、明細書全般において、ある部分が他の部分と「連結」されているというのは、「直接的に連結」されている場合だけでなく、その中間に他の素子を介して「間接的に連結」されている場合も含む。また、ある構成要素を「含む」というのは、反対の記載が特に無ければ、他の構成要素を除くのではなく、他の構成要素をさらに含むことができるということを意味する。
【００３２】
以下では、図１から図７を参照し、本発明の実施例による積層セラミックキャパシタ及びその主要製造工程について説明する。
【００３３】
図１は、本発明の実施例による積層セラミックキャパシタを概略的に示した斜視図であり、図１を参照すると、本発明の一実施例に対する積層セラミックキャパシタは、キャパシタ本体１と外部電極２とを含むことができる。
【００３４】
図１のＡ−Ａ’に沿って切断した断面図である図２ａから図２ｃを参照すると、上記キャパシタ本体１はその内部に複数の誘電体層１０が積層され、上記複数の誘電体層１０の間に内部電極２０が挿入されることができる。この際、誘電体層１０はチタン酸バリウム（Ｂａ２ＴｉＯ３）等を用いて形成されることができ、内部電極２０はニッケル（Ｎｉ）、タングステン（Ｗ）、またはコバルト（Ｃｏ）等を用いて形成されることができる。上記複数の誘電体層１０の積層数は、１０〜１０００である。
【００３５】
上記外部電極２は、上記キャパシタ本体１の両側面に形成されることができる（図１参照）。上記外部電極２は、上記キャパシタ本体１の外表面に露出された内部電極２０と電気的に連結されるように形成されることによって外部端子の役割をすることができる。この際、上記外部電極２は、銅（Ｃｕ）、及び銅を主成分とする他の金属の混合状態、そしてグラス（ｇｌａｓｓ）を含有するものを用いて形成されることができる。
【００３６】
誘電体層の間の累積段差の発生を示す一般的な積層セラミックキャパシタを概略的に示した縦断面図及び横断面図である図３ａ及び図３ｂを参照すると、本発明の一実施例によるキャパシタ本体１には、内部に誘電体層１０と内部電極２０とが交互に積層された有効層Ｅを含むことができる。
【００３７】
ここで、有効層Ｅは、誘電体層１０と内部電極２０とが重なって静電容量を具現する領域であり、切断方向に沿って図３ａのＷ切断面と、図３ｂのＬ切断面とに区分することができる。Ｌ切断面の場合は、２層の誘電体層２０の間に１層の内部電極１０が介在された３層の間に段差Ｃが発生し、累積段差ＣＬを有するようになり、Ｗ切断面の場合は、２層の誘電体層２０の間に段差Ｃが発生し、累積段差ＣＷを有するようになる。これによって、Ｌ切断面は、Ｗ切断面に比べて相対的に密度が高いため、加圧時に発生する有効層Ｅの変形が少ない。従って、以下では有効層Ｅの変形が大きく発生するＷ切断面の累積段差ＣＷに基づいて説明する。
【００３８】
上記のように、キャパシタ本体１は、加圧時に水平方向に隣接した内部電極２０の間に累積段差ＣＷが発生し、キャパシタ本体１の内部における位置によって加圧される圧力が異なって伝達されることができる。従って、加圧後に累積段差ＣＷが陥没して内部電極１０の長さの差が発生し、図２ａの壺形状、図２ｂの逆台形状、または、図２ｃの上部及び中央が同一の逆台形状のような構造を有する場合が多い。ここで、内部電極２０の最大の長さをＬとし、内部電極の最小の長さをｌと定義すると、内部電極２０の長さの差の比率Ｄは下記数１のように計算することができる。
【００３９】
［数１］
Ｄ＝｛Ｌ−ｌ｝／Ｌ×１００
また、上記有効層Ｅの上面及び下面には、誘電体層が積層されて形成された保護層Ｐを含むことができる。上記保護層Ｐは、上記有効層Ｅの上面及び下面に複数の誘電体層が連続的に積層されて形成されることによって、上記有効層Ｅを外部の衝撃等から保護することができる。
【００４０】
一方、焼成ステップの後、位置別の誘電体層の厚さの差を示す写真である図４を参照すると、キャパシタ本体１内における位置別の誘電体層１０の厚さの差を確認することができる。上部であるＡ部分と下部であるＣ部分は、加圧時に累積段差部の陥没量が大きくて密度が高いので、中央部であるＢに比べて誘電体層１０及び内部電極２０の伸び量が少ないため厚くかつ均一であることに対し、中央部であるＢの場合、相対的にＡ及びＢに比べて密度が低くて伸び量が増加するため、薄くかつ不規則な層が形成されたことが分かる。
【００４１】
［比較例１］
本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である図５ａを参照すると、キャパシタ本体１の誘電体層１０は、バインダー１１ｗｔ％、可塑剤２０ｗｔ％及び残量０．１μｍ〜０．４０μｍの粒度分布を有する誘電体物質を含んで構成される。上記キャパシタ本体を形成するステップにおいて、加圧時に段差部の陥没量が増加するように、上記キャパシタ本体の上面及び下面のうち少なくとも一面に積層される上記誘電体層を形成する有機物含量を、上記誘電体層に比べて１０％〜３０％増加させることができる。上記構成物質を含むスラリーを成形して得られた誘電体層１０に導電性の内部電極２０を印刷した。次いで、印刷された誘電体層１０で一定の厚さの積層体を製作し、誘電体層１０と同一の有機物組成である保護層Ｐを適用した後、図５ｂに示したように一定温度で加圧し、図５ｃのように切断した後、焼成工程を行った。その後、外部電極２の付着及びメッキ工程を行って積層セラミックキャパシタを製作した。なお、上記キャパシタ本体の加圧は、上記キャパシタ本体の上部面及び下部面のうち少なくともいずれか一面に流動性副資材を適用し、アイソスタティック圧（ｉｓｏｓｔａｔｉｃ  ｐｒｅｓｓ）により加圧される。また、上記キャパシタ本体は、常温〜１００℃において５００ｋｇｆ／ｃｍ２〜１５００ｋｇｆ／ｃｍ２で加圧される。上記キャパシタ本体の切断は、タングステンカーバイド（Ｗ−Ｃ）を含むブレードによる切断方法及びホイールカッティング（ｗｈｅｅｌ  ｃｕｔｔｉｎｇ）方法のうち少なくとも１つで行われる。上記加圧と焼成との間に、個別単位を形成するように上記キャパシタ本体を切断することができる。
【実施例１】
【００４２】
本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である図５ａを参照すると、キャパシタ本体１の誘電体層１０は、バインダー１１ｗｔ％、可塑剤２０ｗｔ％及び残量０．１μｍ〜０．４０μｍの粒度分布を有する誘電体物質を含むように形成される。上記構成物質を含むスラリーを成形して得られた誘電体層１０に導電性の内部電極２０を印刷した。次いで、印刷された誘電体層１０で一定の厚さの積層体を製作し、図５ｂに示したように保護層Ｐの上部面及び下部面にポリウレタン、シリコンゴム等のゴム（ｒｕｂｂｅｒ）のような流動性副資材Ｒを適用した。その後、図５ｃの切断面に沿って切断、焼成、外部電極２の付着及びメッキ工程を行って積層セラミックキャパシタを製作した。
【実施例２】
【００４３】
本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である図５ａを参照すると、キャパシタ本体１の誘電体層１０は、バインダー１１ｗｔ％、可塑剤２０ｗｔ％及び残量０．１μｍ〜０．４０μｍの粒度分布を有する誘電体物質を含むように形成される。上記構成物質を含むスラリーを成形して得られた誘電体層１０に導電性の内部電極２０を印刷した。次いで、印刷された誘電体層１０で一定の厚さの積層体を製作し、保護層Ｐの有機物組成をバインダー１３ｗｔ％、可塑剤３０ｗｔ％を含むように変更した後、図５ｂに示したように一定温度で加圧し、図５ｃの切断面に沿って切断した後、焼成、外部電極２の付着及びメッキ工程を行って積層セラミックキャパシタを製作した。
【表１】
2011135032.tif 000003
【表２】
2011135032.tif 000004
【００４４】
比較例の表１は、実施例の表２から得られた結果との比較のために示した通常の圧着方法であり、製品の評価は、加圧時の副資材及び保護層Ｐの有機物組成の変更によって得られた、焼成後の誘電体層１０の位置別の内部電極２０の長さの差の比率Ｄと厚さを測定し、メッキ済みの積層セラミックキャパシタに対して静電容量、ショートの頻度数、高温負荷試験におけるＩＲ劣化の発生頻度数を測定することによって行われた。
【００４５】
ここで、ＩＲ劣化の発生頻度数とは、実際の使用環境において１０００時間の寿命を保証するための評価方法の一つである高温加速寿命であって、例えば、規定された試験温度で、定格電圧１．０〜２．０Ｖｒで一定時間評価した後、ＩＲの後期値に対する基準スペック（ｓｐｅｃ．）に満たないサンプルの個数を示す。
【００４６】
［実施例３〜５］
本発明の実施例による積層セラミックキャパシタの製造工程を概略的に示した断面図である図５ａを参照すると、キャパシタ本体１の誘電体層１０は、バインダー１１ｗｔ％、可塑剤２０ｗｔ％及び残量０．１μｍ〜０．４０μｍの粒度分布を有する誘電体物質を含んで構成される。上記構成物質を含むスラリーを製造した後、誘電体層１０の厚さ別に成形し、導電性の内部電極２０を印刷した。次いで、印刷された誘電体層１０で一定の厚さの積層体を製作し、圧着温度及び昇圧プロファイルを変更して加圧した後、切断、焼成、外部電極の付着及びメッキ工程を行って積層セラミックキャパシタを製作した。
【表３】
2011135032.tif 000005
【００４７】
表３は、図６及び図７で説明された、圧着条件による焼成後の誘電体層１０の厚さ別の内部電極２０の長さの差の比率Ｄ、ショートの発生頻度数及び高温負荷試験におけるＩＲ劣化の発生頻度数を評価し、誘電体の厚さと製品の信頼性に影響を及ぼす内部電極の長さの差の比率Ｄとの相互関係をまとめたものである。
【００４８】
ここで、誘電体層１０の厚さが０．６５μｍ〜１．２０μｍであると、内部電極の長さの差の比率Ｄは５．３％以下となり、誘電体層１０の厚さが１．３０μｍ〜２．５０μｍであると、内部電極の長さの差の比率Ｄは６．０％以下となり、誘電体層１０の厚さが３．０μｍ〜４．０μｍであると、内部電極長さの差の比率Ｄは６．８％以下となるという結果が見られた。
【００４９】
上記の表１〜３、図６と図７を参照すると、加圧時に流動性副資材Ｒを適用した実施例１、及び、保護層Ｐの有機物組成を変更させた実施例２、そして加圧時に圧着温度や昇圧プロファイルを変更した実施例３〜５を通じて加圧時の焼成後の内部電極の長さの差の比率Ｄを制御することができる。
【００５０】
しかしながら、上述された小型化等による積層キャパシタの容量の確保を目的として、一般的に行われている誘電体層１０及び内部電極２０層の薄膜化のためには誘電体粉末（ｐｏｗｄｅｒ）及び内部電極２０の金属サイズ（ｍｅｔａｌ  ｓｉｚｅ）を減少させなければならず、金属サイズの減少による非表面積の増加でバインダー等の有機物種類及び組成設計の変化、グリーンチップ（ｇｒｅｅｎ  ｃｈｉｐ）の設計構造の変更、そして、切断不良に関する印刷パターンの変更等により、加圧時の副資材、圧着温度及びプロファイル等が多様化され、信頼性に影響を及ぼす圧着方法に対する規定は、事実上難しいものと判断される。従って、信頼性を評価するためには、焼成後の誘電体層１０の厚さに対して内部電極の長さの差の比率Ｄで管理することが妥当であると判断される。
【００５１】
上述したように、本発明の実施例によると、積層セラミックキャパシタの信頼性と焼成後の内部電極の長さの差の比率との相関関係が分かる。また、焼成後の誘電体層の厚さを変数として積層セラミックキャパシタの信頼性に影響を及ぼす内部電極の長さの差の比率に対する適正範囲を提示することができる。
【００５２】
本発明は、上述した実施例及び添付された図面によって限定されるものではなく、本発明の技術的思想を外れない範囲内において様々な形態の置換、変形及び変更が可能であることは当技術分野において通常の知識を有する者には自明である。
【符号の説明】
【００５３】
１  キャパシタ本体
２  外部電極
１０  誘電体層
２０  内部電極
Ｐ  保護層
Ｅ  有効層
Ｒ  流動性副資材
【図１】
2011135032.tif 000006
【図２ａ】
2011135032.tif 000007
【図２ｂ】
2011135032.tif 000008
【図２ｃ】
2011135032.tif 000009
【図３ａ】
2011135032.tif 000010
【図３ｂ】
2011135032.tif 000011
【図５ａ】
2011135032.tif 000012
【図５ｂ】
2011135032.tif 000013
【図５ｃ】
2011135032.tif 000014
【図６】
2011135032.tif 000015
【図７】
2011135032.tif 000016
【図４】
2011135032.tif 000017