(57)【要約】【課題】時分割駆動をなくして信号線駆動負担を低減しつつ、閾値補正を適正に実行する。【解決手段】信号線には映像信号電圧のみの駆動を行う。  各画素回路に対して、その画素回路の行の書込制御線の走査パルスと、その画素回路の前の行の書込制御線の走査パルスによって、駆動トランジスタのゲート・ソース間電圧を閾値電圧とする閾値補正動作を実行させ、さらにその画素回路の行の書込制御線の走査パルスと、その画素回路の前の行の書込制御線の走査パルスによって、駆動トランジスタのゲート・ソース間への信号線からの映像信号電圧の入力動作を実行させる。【選択図】図８
2011145481.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路への上記映像信号電圧の入力を実行させる書込スキャナと、
を備え、
上記画素アレイにおける各画素回路は、その画素回路の行の書込制御線の走査パルスと、その画素回路の前の行の書込制御線の走査パルスによって、上記駆動トランジスタのゲート・ソース間電圧を該駆動トランジスタの閾値電圧とする閾値補正動作、及び該駆動トランジスタのゲート・ソース間への上記信号線からの映像信号電圧の入力動作が制御される表示装置。
【請求項２】
上記画素回路は、
上記信号線と上記駆動トランジスタのゲートの間に直列接続され、双方が導通されることで信号線に供給された映像信号電圧を上記駆動トランジスタのゲートに入力するとともに、一方がｎチャネル型、他方がｐチャネル型である第１，第２のサンプリングトランジスタと、
固定の基準電圧と上記駆動トランジスタのゲートの間に接続され、導通されることで上記基準電圧を上記駆動トランジスタのゲートに入力する、上記第１のサンプリングトランジスタと同チャネル型の基準電圧入力用トランジスタと、
上記駆動トランジスタのゲート・ソース間に接続され、上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量とを有し、
各画素回路の上記第１のサンプリングトランジスタは、その画素回路の行の書込制御線の走査パルスによって導通制御され、
各画素回路の上記第２のサンプリングトランジスタと、上記基準電圧入力用トランジスタは、その画素回路の前の行の書込制御線の走査パルスによって導通制御される請求項１に記載の表示装置。
【請求項３】
上記各画素回路では、
上記駆動制御スキャナが上記駆動トランジスタに上記駆動電圧を与えるときに、
上記書込スキャナからの、その画素回路の前の行の書込制御線の走査パルスによって、上記第２のサンプリングトランジスタが非導通とされ、上記基準電圧入力用トランジスタが導通されることで、上記閾値補正動作が行われる請求項２に記載の表示装置。
【請求項４】
上記書込スキャナは、上記各画素回路において１発光サイクルの期間内に複数回の上記閾値補正動作が行われるように、各行の走査パルスを出力する請求項３に記載の表示装置。
【請求項５】
上記各画素回路では、
上記信号セレクタが、その画素回路に対する映像信号電圧を信号線に与えるときに、
上記書込スキャナからのその画素回路の行及び前の行の各書込制御線の走査パルスによって、上記第１、第２のサンプリングトランジスタが導通され、上記基準電圧入力用トランジスタが非導通されることで、上記映像信号電圧の入力動作が行われる請求項４に記載の表示装置。
【請求項６】
発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路への上記映像信号電圧の入力を実行させる書込スキャナと、
を備えた表示装置の表示駆動方法として、
上記画素アレイにおける各画素回路に対して、その画素回路の行の書込制御線の走査パルスと、その画素回路の前の行の書込制御線の走査パルスによって、上記駆動トランジスタのゲート・ソース間電圧を該駆動トランジスタの閾値電圧とする閾値補正動作を実行させ、
さらにその画素回路の行の書込制御線の走査パルスと、その画素回路の前の行の書込制御線の走査パルスによって、上記駆動トランジスタのゲート・ソース間への上記信号線からの映像信号電圧の入力動作を実行させる表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００７−１３３２８２号公報
【特許文献２】特開２００３−２５５８５６号公報
【特許文献３】特開２００３−２７１０９５号公報
【背景技術】
【０００３】
例えば上記特許文献２，３に見られるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで有機ＥＬ素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上や、パネル大型化、高輝度化、高精細化、ハイフレームレート化（高周波数化）等が強く求められている。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献１のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
本発明では有機ＥＬ素子を用いた表示装置として、高周波数化、倍速駆動などの高速化にも好適な画素回路動作を実現することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記画素アレイ上で列状に配設される各信号線に映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路への上記映像信号電圧の入力を実行させる書込スキャナとを備える。上記画素アレイにおける各画素回路は、その画素回路の行の書込制御線の走査パルスと、その画素回路の前の行の書込制御線の走査パルスによって、上記駆動トランジスタのゲート・ソース間電圧を該駆動トランジスタの閾値電圧とする閾値補正動作、及び該駆動トランジスタのゲート・ソース間への上記信号線からの映像信号電圧の入力動作が制御されるものとする。
【０００６】
具体的には、上記画素回路は、上記信号線と上記駆動トランジスタのゲートの間に直列接続され、双方が導通されることで信号線に供給された映像信号電圧を上記駆動トランジスタのゲートに入力するとともに、一方がｎチャネル型、他方がｐチャネル型である第１，第２のサンプリングトランジスタと、固定の基準電圧と上記駆動トランジスタのゲートの間に接続され、導通されることで上記基準電圧を上記駆動トランジスタのゲートに入力する、上記第１のサンプリングトランジスタと同チャネル型の基準電圧入力用トランジスタと、上記駆動トランジスタのゲート・ソース間に接続され、上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量とを有する。そして各画素回路の上記第１のサンプリングトランジスタは、その画素回路の行の書込制御線の走査パルスによって導通制御され、各画素回路の上記第２のサンプリングトランジスタと、上記基準電圧入力用トランジスタは、その画素回路の前の行の書込制御線の走査パルスによって導通制御される。
この場合に、上記各画素回路では、上記駆動制御スキャナが上記駆動トランジスタに上記駆動電圧を与えるときに、上記書込スキャナからの、その画素回路の前の行の書込制御線の走査パルスによって、上記第２のサンプリングトランジスタが非導通とされ、上記基準電圧入力用トランジスタが導通されることで、上記閾値補正動作が行われる。
また上記書込スキャナは、上記各画素回路において１発光サイクルの期間内に複数回の上記閾値補正動作が行われるように、各行の走査パルスを出力する。
また上記各画素回路では、上記信号セレクタが、その画素回路に対する映像信号電圧を信号線に与えるときに、上記書込スキャナからのその画素回路の行及び前の行の各書込制御線の走査パルスによって、上記第１、第２のサンプリングトランジスタが導通され、上記基準電圧入力用トランジスタが非導通されることで、上記映像信号電圧の入力動作が行われる。
【０００７】
本発明の表示駆動方法は、各画素回路に対して、その画素回路の行の書込制御線の走査パルスと、その画素回路の前の行の書込制御線の走査パルスによって、上記駆動トランジスタのゲート・ソース間電圧を該駆動トランジスタの閾値電圧とする閾値補正動作を実行させ、さらにその画素回路の行の書込制御線の走査パルスと、その画素回路の前の行の書込制御線の走査パルスによって、上記駆動トランジスタのゲート・ソース間への上記信号線からの映像信号電圧の入力動作を実行させる表示駆動方法である。
【０００８】
有機ＥＬ表示装置のように、発光素子に駆動トランジスタのゲート・ソース間電圧に応じた電流印加を行って発光階調を得る表示装置では、駆動トランジスタの閾値電圧のバラツキをキャンセルする閾値補正を行うことで画質向上を図る。このために、閾値補正を行う際に画素回路に与える閾値補正基準電圧と、実際に表示させる階調値である映像信号電圧を、信号線により各画素回路に時分割供給することが行われている。
一方で、ハイフレームレート駆動などの高速駆動の場合、上記時分割駆動を行うことは信号セレクタの処理負担を増大させる。
そこで本発明では、信号セレクタは、信号線に対して映像信号電圧の供給のみを行うこととする。そして、閾値補正基準電圧は、固定電源から与える。そして画素回路の発光開始の前に閾値補正基準電圧が画素回路に入力されるようにするため、その画素回路の前の行の走査パルスを用いる。
【発明の効果】
【０００９】
本発明によれば、信号セレクタは信号線に対して映像信号電圧の供給を行えば良く、閾値補正基準電圧との時分割供給は不要である。これにより、画素駆動の高速化が進んでも、信号セレクタの処理負担は少なく、高速処理化やコスト的に有利である。
その上で、閾値補正基準電圧を用いた閾値補正は可能であるため、駆動高速化と画質向上が両立できる。さらに閾値補正基準電圧の画素回路への供給のための制御は、前の行の走査パルスを用いることで、新たな独立した制御線構成は不要であるため、画素アレイの構成の複雑化等も招かない。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態の表示装置の構成の説明図である。
【図２】実施の形態の画素回路の回路図である。
【図３】比較例の画素回路の回路図である。
【図４】分割閾値補正を行う場合の画素回路動作の説明図である。
【図５】比較例の画素回路の１サイクルの発光動作の過程の等価回路図である。
【図６】比較例の画素回路の１サイクルの発光動作の過程の等価回路図である。
【図７】比較例の画素回路の１サイクルの発光動作の過程の等価回路図である。
【図８】実施の形態の画素回路の動作の説明図である。
【図９】実施の形態の画素回路の１サイクルの発光動作の過程の等価回路図である。
【図１０】実施の形態の画素回路の１サイクルの発光動作の過程の等価回路図である。
【図１１】実施の形態の画素回路の１サイクルの発光動作の過程の等価回路図である。
【図１２】実施の形態の画素回路の１サイクルの発光動作の過程の等価回路図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について次の順序で説明する。
［１．表示装置及び画素回路の構成］
［２．本発明に至る過程で考慮された画素回路動作：分割閾値補正］
［３．実施の形態の画素回路動作］
【００１２】
［１．表示装置及び画素回路の構成］
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００１３】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。
【００１４】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・ＷＳＬ（ｍ）、電源制御線ＤＳＬ１，ＤＳＬ２・・・ＤＳＬ（ｍ）が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分（ｍ行）だけ配される。
【００１５】
書込制御線ＷＳＬ（ＷＳＬ１〜ＷＳＬ（ｍ））はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１〜ＷＳＬ（ｍ）に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・ＷＳ（ｍ））を供給して、画素回路１０を行単位で線順次走査する。
【００１６】
電源制御線ＤＳＬ（ＤＳＬ１〜ＤＳＬ（ｍ））はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１〜ＤＳＬ（ｍ）に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））は駆動電圧Ｖｃｃと初期電圧Ｖｉｎｉの２値に切り替わるパルス電圧とされる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ、電源パルスＤＳのタイミングを設定する。
【００１７】
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号線電圧を供給する。本実施の形態では、水平セレクタ１１は、各信号線に対し、信号線電圧として映像データによる階調に応じた電圧である映像信号電圧Ｖｓｉｇを供給する。
【００１８】
なお、この実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ１１であり、駆動制御スキャナの例がドライブスキャナであり、書込スキャナの例がライトスキャナ１３となる。
【００１９】
図２に実施の形態の画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
なお、図２では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ（ｘ）及び電源制御線ＤＳＬ（ｘ）が交差する部分に配される１つの画素回路１０のみを示している。つまり、画素アレイ２０内の第ｘ行目における或る１つの画素回路１０である。
【００２０】
この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、第１，第２のサンプリングトランジスタＴｓ１，Ｔｓ２、駆動トランジスタＴｄ、基準電圧入力用トランジスタＴｏｆｓを有して構成される。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。
サンプリングトランジスタＴｓ１、駆動トランジスタＴｄ、及び基準電圧入力用トランジスタＴｏｆｓは、ｎチャネルの薄膜トランジスタ（ＴＦＴ）で構成され、サンプリングトランジスタＴｓ２はｐチャネルＴＦＴで構成されている。
【００２１】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソース（ノードＮＤ２）に接続され、他方の端子が同じく駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
【００２２】
サンプリングトランジスタＴｓ１，Ｔｓ２は、そのソース・ドレインが信号線ＤＴＬと駆動トランジスタＴｄのゲート（ノードＮＤ１）の間で直列接続されている。
即ちサンプリングトランジスタＴｓ１は、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端がサンプリングトランジスタＴｓ２に接続される。サンプリングトランジスタＴｓ２のドレインとソースの一端はサンプリングトランジスタＴｓ１に接続され、他端は駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続される。
従って、サンプリングトランジスタＴｓ１，Ｔｓ２の双方が導通したときのみ、駆動トランジスタＴｄのゲートに信号線ＤＴＬの信号線電圧（映像信号電圧Ｖｓｉｇ）が入力される構成となっている。
【００２３】
またサンプリングトランジスタＴｓ１のゲートは、当該画素回路１０の行に対応する書込制御線ＷＳＬ（ｘ）に接続されている。
一方、サンプリングトランジスタＴｓ２のゲートは、当該画素回路１０の行の前の行に対応する書込制御線ＷＳＬ（ｘ−１）に接続されている。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。
【００２４】
また基準電圧入力用トランジスタＴｏｆｓは、そのドレインとソースの一端が基準電圧Ｖｏｆｓの固定電源線に接続され、他端は駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続されている。
基準電圧入力用トランジスタＴｏｆｓのゲートは、当該画素回路１０の行の前の行（第（ｘ−１）行）に対応する書込制御線ＷＳＬ（ｘ−１）に接続されている。
基準電圧入力用トランジスタＴｏｆｓがｎチャネルＴＦＴで、サンプリングトランジスタＴｓ２がｐチャネルＴＦＴであり、ゲートが共通で書込制御線ＷＳＬ（ｘ−１）に接続されているため、基準電圧入力用トランジスタＴｏｆｓとサンプリングトランジスタＴｓ２は同時には導通しない。
【００２５】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓ１，Ｔｓ２が、書込制御線ＷＳＬ（ｘ）、ＷＳＬ（ｘ−１）によってライトスキャナ１３から与えられる走査パルスＷＳ（ｘ）、ＷＳ（ｘ−１）によって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
【００２６】
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇを書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発光の階調を得る。
【００２７】
駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００２８】
このように基本的には、各フレーム期間において、画素回路１０に映像信号値（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。
【００２９】
［２．本発明に至る過程で考慮された画素回路動作：分割閾値補正］
ここで、本発明の理解のため、本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。特に閾値補正動作としては１発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
【００３０】
なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
【００３１】
ここでは図３に示す一般的な画素回路１０の動作として説明する。
上記図２の本実施の形態の画素回路１０と比べて、第２のサンプリングトランジスタＴｓ２と基準電圧入力用トランジスタＴｏｆｓが設けられていない。
また水平セレクタ１１は信号線ＤＴＬに、映像信号電圧Ｖｓｉｇと、閾値補正動作のための閾値補正基準電圧Ｖｏｆｓとを時分割で供給するものとされている。
駆動トランジスタＴｄからの有機ＥＬ素子１への電流印加による基本的な発光動作は同様である。
即ち信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、保持容量Ｃｓに書き込まれた映像信号電圧Ｖｓｉｇ（ゲート・ソース間電圧Ｖｇｓ）に応じた電流Ｉｄｓを有機ＥＬ素子１に流す。これにより映像信号の階調値に応じた輝度の発光が行われる。
【００３２】
図４に画素回路１０の１発光サイクル（１フレーム期間）の動作のタイミングチャートを示す。
図４では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。この動作例の場合、水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）に、閾値補正基準電圧Ｖｏｆｓ及び映像信号電圧Ｖｓｉｇとしてのパルス電圧を信号線ＤＴＬに与える。
また図４には、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図４には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベルとされることで導通され、走査パルスＷＳがＬレベルとされることで非導通となる。
また図４には、図３に示したノードＮＤ１、ＮＤ２の電圧として、駆動トランジスタＴｄのゲート電圧Ｖｇとソース電圧Ｖｓの変化を示している。
【００３３】
図４のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
この時点ｔｓに至る前（期間ＬＴ０）は、前フレームの発光が行われている。期間ＬＴ０の等価回路を図５（ａ）に示す。
即ち、有機ＥＬ素子１の発光状態は、電源パルスＤＳが駆動電圧Ｖｃｃであり、サンプリングトランジスタＴｓがオフした状態である。この時、駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓ’は駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値となる。
【００３４】
時点ｔｓで今回のフレームの発光のための動作が開始される。
まず電源パルスＤＳ＝初期電位Ｖｉｎｉとされる。図５（ｂ）に期間ＬＴ１の等価回路を示す。
このとき、初期電位Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ ≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。このとき電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。また有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電位Ｖｉｎｉに充電される。
【００３５】
一定期間後、閾値補正のための準備が行われる（期間ＬＴ２ａ，ＬＴ２ｂ）。等価回路は図６（ａ）に示される。
即ち期間ＬＴ２ａ，ＬＴ２ｂでは、信号線ＤＴＬの電位が閾値補正基準電圧Ｖｏｆｓとなった時に、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このため駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓとなる。
駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｉｎｉとなる。
このＶｏｆｓ−Ｖｉｎｉが駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように、初期電位Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
【００３６】
続いて閾値補正（Ｖｔｈ補正）が行われる。ここでは期間ＬＴ３ａ〜ＬＴ３ｄとして４回の閾値補正が行われる例としている。
まず期間ＬＴ３ａとして１回目の閾値補正（Ｖｔｈ補正）が行われる。
この場合、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっているタイミングで、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、またドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。等価回路を図６（ｂ）に示すが、この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。
有機ＥＬ素子１のアノード電位（ノードＮＤ２の電位）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。有機ＥＬ素子１のアノード電位がＶｃａｔ＋Ｖｔｈｅｌ以下である限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためノードＮＤ２の電位（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。
【００３７】
この閾値補正は、基本的には、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作と言える。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電位が上昇されればよい。
しかし、ゲートノードを閾値補正基準電圧Ｖｏｆｓに固定できるのは、信号線電圧＝Ｖｏｆｓの期間のみである。するとフレームレート等によっては１回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Ｖｔｈに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
【００３８】
このため、信号線電圧＝映像信号電圧Ｖｓｉｇとなる前に、期間ＬＴ３ａとしての閾値補正を終了させる。即ち、ライトスキャナ１３が一旦、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
【００３９】
次に期間ＬＴ３ｂとして、２回目の閾値補正を行う。即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓのときに、再びライトスキャナ１３が走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。これにより、駆動トランジスタＴｄのゲート電圧＝閾値補正基準電圧Ｖｏｆｓとされ、またソース電位が上昇される。
さらに閾値補正動作を休止する。なお、２回目の閾値補正で駆動トランジスタＴｄのゲート・ソース間電圧は、より閾値電圧Ｖｔｈに近づいているため、２回目の休止期間のブートストラップ量は１回目の休止期間より小さくなる。
また期間ＬＴ３ｃで３回目の閾値補正を行い、さらに休止を経て、期間ＬＴ３ｄで４回目の閾値補正を行う。
そして最終的に駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
この時、ソース電位（ノードＮＤ２：有機ＥＬ素子１のアノード電位）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
この図４の場合では、４回目の閾値補正の期間ＬＴ３ｄの後、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
【００４０】
なお、ここでは４回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば２回、３回、５回以上という例もある。
【００４１】
その後、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間ＬＴ４に、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。このときの等価回路を図７（ａ）に示す。
【００４２】
駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスＷＳがＨレベルとなる期間ＬＴ４として、サンプリングトランジスタＴｓがオンしてから、駆動トランジスタＴｄのソース電圧Ｖｓは上昇し、サンプリングトランジスタＴｓがオフしたときには、ソース電圧Ｖｓは移動度μを反映した電圧Ｖｓ０となる。駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり（Ｖｇｓ＝Ｖｓｉｇ−Ｖｓ０）、一定時間経過後に完全に移動度を補正する電圧となる。
【００４３】
このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態（期間ＬＴ５）へと移行する。図７（ｂ）に等価回路を示す。
即ち走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｓをオフして書き込みが終了し、有機ＥＬ素子１を発光させる。この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れ、ノードＮＤ２の電位は、有機ＥＬ素子１にその電流が流れる電圧ＶELまで上昇し、有機ＥＬ素子１は発光する。このときサンプリングトランジスタＴｓがオフであり、ノードＮＤ２の電位の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
【００４４】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
閾値補正動作によって、各画素回路１０での駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電位Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｄの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｄの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｄの移動度の大小に応じてソース電位Ｖｓが得られる。結果として各画素回路１０の駆動トランジスタＴｄの移動度のバラツキを吸収するようなゲート・ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
【００４５】
また１サイクルの画素回路動作として、閾値補正動作を分割して複数回行うのは、表示装置の高速化（高周波数化）の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間（信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間）を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈに収束させるものである。
【００４６】
ところが、駆動の高速化に伴い、次の点で不利となった。
図４の信号線電圧からわかるように、水平セレクタ１１は１水平期間に映像信号電圧Ｖｓｉｇと閾値補正基準電圧Ｖｏｆｓを信号線ＤＴＬに時分割出力している。
ハイフレームレート化などにより駆動高速化が進むと１水平期間も短くなるが、すると水平セレクタ１１の時分割出力の動作マージンが低下する。また処理負担の増大や水平セレクタ１１内の信号線ＤＴＬに対するドライバの高性能化の要請も生じ、コスト増にもつながる。
【００４７】
［３．実施の形態の画素回路動作］
そこで本実施の形態では、水平セレクタ１１が時分割出力を必要とせず、映像信号電圧Ｖｓｉｇのみを出力すればよいようにすることを提案する。もちろん、それによって画質劣化等が生ずることは避けなければならない。そこで、信号線ＤＴＬ以外で画素回路に閾値補正基準電圧Ｖｏｆｓを導入して閾値補正を実行できる構成を採る。さらに、それによっても新たな制御線などによるパネル構成の複雑化が生じないようにもする。
【００４８】
これらの目的のため、本実施の形態では画素回路１０は上述した図２の構成を採る。そして、図８のような駆動タイミングで画素回路１０を動作させる。
図８で説明する動作は、画素回路１０が、その画素回路１０の行の書込制御線ＷＳＬ（ｘ）の走査パルスＷＳ（ｘ）と、その画素回路１０の前の行の書込制御線ＷＳＬ（ｘ−１）の走査パルスＷＳ（ｘ−１）によって、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓを、駆動トランジスタＴｄの閾値電圧Ｖｔｈとする閾値補正動作である。さらに、走査パルスＷＳ（ｘ）、ＷＳ（ｘ−１）によって、駆動トランジスタＴｄのゲート・ソース間への信号線ＤＴＬからの映像信号電圧Ｖｓｉｇの入力動作が制御される動作である。
【００４９】
図８では画素回路１０の１発光サイクル（１フレーム期間）の動作のタイミングチャートを示している。
図８では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。この動作例の場合、水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）毎に１つの画素回路１０に対する映像信号電圧Ｖｓｉｇを信号線ＤＴＬに与える。
つまり水平セレクタ１１は閾値補正基準電圧Ｖｏｆｓの出力は行わない。図２に示したように、閾値補正基準電圧Ｖｏｆｓは、固定電源線から基準電圧入力用トランジスタＴｏｆｓを介して画素回路１０内に導入される。
また図８には、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
【００５０】
また図８には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ここでは、当該画素回路１０の行に対応する書込制御線ＷＳＬ（ｘ）からの走査パルスＷＳ（ｘ）と、その前の行に対応する書込制御線ＷＳＬ（ｘ−１）からの走査パルスＷＳ（ｘ−１）を示している。
各行の走査パルスＷＳは、例えばライトスキャナ１３内のシフトレジスタを介して図１に示した各書込制御線ＷＳＬ１〜ＷＳＬ（ｍ）に出力される。このため、走査パルスＷＳ（ｘ）は、走査パルスＷＳ（ｘ−１）に対して１水平期間遅れた波形となる。
ｎチャネルのサンプリングトランジスタＴｓ１は、走査パルスＷＳ（ｘ）がＨレベルとされることで導通され、走査パルスＷＳ（ｘ）がＬレベルとされることで非導通となる。
ｐチャネルのサンプリングトランジスタＴｓ２は、走査パルスＷＳ（ｘ−１）がＬレベルとされることで導通され、走査パルスＷＳ（ｘ−１）がＨレベルとされることで非導通となる。
ｎチャネルの基準電圧入力用トランジスタＴｏｆｓは、走査パルスＷＳ（ｘ−１）がＨレベルとされることで導通され、走査パルスＷＳ（ｘ−１）がＬレベルとされることで非導通となる。
【００５１】
また図８には、ノードＮＤ１、ＮＤ２の電圧として、駆動トランジスタＴｄのゲート電圧Ｖｇとソース電圧Ｖｓの変化を示している。
【００５２】
図８の動作を説明する。図８のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
この時点ｔｓに至る前（期間ＬＴ０）は、前フレームの発光が行われている。期間ＬＴ０の等価回路を図９（ａ）に示す。
即ち、有機ＥＬ素子１の発光状態は、電源パルスＤＳが駆動電圧Ｖｃｃであり、サンプリングトランジスタＴｓがオフした状態である。サンプリングトランジスタＴｓ２はオンであるが、サンプリングトランジスタＴｓ１のオフにより、ノードＮＤ１は信号線ＤＴＬから切り離されている。また、基準電圧入力用トランジスタＴｏｆｓもオフであり、ノードＮＤ１は基準電圧Ｖｏｆｓの固定電源線からも切り離されている。
この時、駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓ’は駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値となる。
【００５３】
時点ｔｓで今回のフレームの発光のための動作が開始される。
まず電源パルスＤＳ＝初期電位Ｖｉｎｉとされる。このとき、初期電位Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ ≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。図９（ｂ）に示すように、このとき電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなり、有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電位Ｖｉｎｉに充電される。
【００５４】
一定期間後、閾値補正のための準備が行われる（期間ＬＴ２ａ，ＬＴ２ｂ）。
まず、期間ＬＴ２ａでは、走査パルスＷＳ（ｘ−１）がＨレベルとなる。等価回路を図１０（ａ）に示すように基準電圧入力用トランジスタＴｏｆｓがオンとなる。サンプリングトランジスタＴｓ１，Ｔｓ２は共にオフである。
このため駆動トランジスタＴｄのゲート（ノードＮＤ１）には、固定電源線からの閾値補正基準電圧Ｖｏｆｓが入力される。従って駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｉｎｉとなる。
【００５５】
また、期間ＬＴ２ｂでは、走査パルスＷＳ（ｘ−１）がＨレベルとなる。等価回路を図１０（ｂ）に示すように基準電圧入力用トランジスタＴｏｆｓがオン、サンプリングトランジスタＴｓ１がオン、サンプリングトランジスタＴｓ２がオフの状態となる。
このときも、駆動トランジスタＴｄのゲート（ノードＮＤ１）には、固定電源線からの閾値補正基準電圧Ｖｏｆｓが入力される。従って駆動トランジスタＴｄのゲート・ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉである。
この期間ＬＴ２ａ，ＬＴ２ｂでは、この閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧Ｖｇｓを、その閾値電圧Ｖｔｈよりも十分広げらるものである。ゲート・ソース間電圧Ｖｇｓ（この場合Ｖｇｓ＝Ｖｏｆｓ−Ｖｉｎｉ）が駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないため、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように、初期電位Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。
【００５６】
続いて閾値補正（Ｖｔｈ補正）を行う。ここでは期間ＬＴ３ａ〜ＬＴ３ｃとして３回の閾値補正が行われる例としている。
まず期間ＬＴ３ａとして１回目の閾値補正（Ｖｔｈ補正）が行われる。
この場合、ライトスキャナ１３が走査パルスＷＳ（ｘ）、ＷＳ（ｘ−１）をＨレベルとする期間において、ドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。等価回路を図１１（ａ）に示すが、この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。
有機ＥＬ素子１のアノード電位（ノードＮＤ２の電位）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。有機ＥＬ素子１のアノード電位がＶｃａｔ＋Ｖｔｈｅｌ以下である限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためノードＮＤ２の電位（駆動トランジスタＴｄのソース電位）は、図８に示すように時間と共に上昇してゆく。
【００５７】
期間ＬＴ３ａとしての１回目の閾値補正動作は、走査パルスＷＳ（ｘ）、ＷＳ（ｘ−１）がＬレベルとなることで終了し、休止期間に入る。休止期間の等価回路は図１１（ｂ）のようになる。即ちサンプリングトランジスタＴｓ１と基準電圧入力用トランジスタＴｏｆｓがオフ、サンプリングトランジスタＴｓ２はオンとなる。
このとき、駆動トランジスタＴｄのゲート、ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図８のようにゲート電位Ｖｇ、ソース電位Ｖｓは上昇する。
【００５８】
次に期間ＬＴ３ｂとして、走査パルスＷＳ（ｘ）、ＷＳ（ｘ−１）がＨレベルとなることで、２回目の閾値補正が行われる。等価回路でいえば再び図１１（ａ）の状態となる。
これにより、駆動トランジスタＴｄのゲート電圧＝閾値補正基準電圧Ｖｏｆｓとされ、またソース電位が上昇される。
さらに走査パルスＷＳ（ｘ）、ＷＳ（ｘ−１）がＬレベルとなることで閾値補正動作が休止される。なお、２回目の閾値補正で駆動トランジスタＴｄのゲート・ソース間電圧は、より閾値電圧Ｖｔｈに近づいているため、２回目の休止期間のブートストラップ量は１回目の休止期間より小さくなる。
また期間ＬＴ３ｃで、走査パルスＷＳ（ｘ）、ＷＳ（ｘ−１）がＨレベルとなることで３回目の閾値補正を行う。
そして最終的に駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
この時、ソース電位（ノードＮＤ２：有機ＥＬ素子１のアノード電位）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
この図８の場合では、３回目の閾値補正の期間ＬＴ３ｃの終了後、閾値補正動作が完了する。
【００５９】
その後、信号線電圧が、当該画素回路１０に対する映像信号電圧Ｖｓｉｇ（ｘ）となっている期間ＬＴ４に、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。
上述のように走査パルスＷＳ（ｘ）とＷＳ（ｘ−１）は１水平期間ずれたパルスであり、この期間ＬＴ４では、走査パルスＷＳ（ｘ）はＨレベル、走査パルスＷＳ（ｘ−１）はＬレベルとなっている。
従って図１２（ａ）に示すように、サンプリングトランジスタＴｓ１，Ｔｓ２の双方がオンとなり、基準電圧入力用トランジスタＴｏｆｓはオフとなる。
このため駆動トランジスタＴｄのゲートに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇ（ｘ）の書込が行われる。
【００６０】
駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇していく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するのに使用される。そして駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
即ち、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。これによって、走査パルスＷＳがＨレベルとなる期間ＬＴ４として、サンプリングトランジスタＴｓがオンしてから、駆動トランジスタＴｄのソース電圧Ｖｓは上昇し、サンプリングトランジスタＴｓがオフしたときには、ソース電圧Ｖｓは移動度μを反映した電圧Ｖｓ０となる。駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度μを反映して小さくなり（Ｖｇｓ＝Ｖｓｉｇ−Ｖｓ０）、一定時間経過後に完全に移動度μを補正する電圧となる。
【００６１】
このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態（期間ＬＴ５）へと移行する。
即ち走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｓ１をオフして書き込みが終了し、有機ＥＬ素子１を発光させる。等価回路は図１２（ｂ）のようになる。
この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れ、ノードＮＤ２の電位は、有機ＥＬ素子１にその電流が流れる電圧ＶELまで上昇し、有機ＥＬ素子１は発光する。このときサンプリングトランジスタＴｓ１及び基準電圧入力用トランジスタＴｏｆｓがオフであり、ノードＮＤ２の電位の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
【００６２】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
【００６３】
以上のように本実施の形態の場合、各画素回路１０のサンプリングトランジスタＴｓ１は、その画素回路１０の行の書込制御線ＷＳＬ（ｘ）の走査パルスＷＳ（ｘ）によって導通制御される。またサンプリングトランジスタＴｓ２と、基準電圧入力用トランジスタＴｏｆｓは、その画素回路１０の前の行の書込制御線ＷＳＬ（ｘ−１）の走査パルスＷＳ（ｘ−１）によって導通制御される。
そして、各画素回路１０では、ドライブスキャナ１２が駆動トランジスタＴｄに駆動電圧Ｖｃｃを与えるときに、前の行の走査パルスＷＳ（ｘ−１）によって、サンプリングトランジスタＴｓ２がオフ、基準電圧入力用トランジスタＴｏｆｓがオンとされることで、閾値補正動作が行われる（期間ＬＴ３）。この閾値補正動作は、１発光サイクルの期間内に複数回（期間ＬＴ３ａ，ＬＴ３ｂ，ＬＴ３ｃ）行われる。
また各画素回路１０では、水平セレクタ１１が、その画素回路１０に対する映像信号電圧Ｖｓｉｇ（ｘ）を信号線ＤＴＬに与えるときに、その画素回路の行及び前の行についての走査パルスＷＳ（ｘ）、ＷＳ（ｘ−１）によって、サンプリングトランジスタＴｓ１，Ｔｓ２がオンとされ、基準電圧入力用トランジスタがオフとされることで、映像信号電圧Ｖｓｉｇ（ｘ）の入力動作が行われる。
【００６４】
このことから、水平セレクタ１１は信号線ＤＴＬに対して映像信号電圧Ｖｓｉｇの供給を行えば良く、閾値補正基準電圧Ｖｏｆｓを供給する必要はない。つまり図４の場合のような時分割供給は不要である。これにより、画素駆動の高速化が進み、１水平期間が短くなっても、水平セレクタ１１の処理負担は過大とならず、高速処理化に有利であり、動作マージンを拡大できる。また水平セレクタ１１についてコスト的にも有利である。
その上で、閾値補正基準電圧Ｖｏｆｓを用いた閾値補正は実行されるため、駆動高速化と画質向上が両立できる。
さらに閾値補正基準電圧Ｖｏｆｓの画素回路１０への供給のための制御は、前の行の走査パルスＷＳ（ｘ−１）を用いることで、新たな独立した制御線構成は不要である。従って画素アレイ２０の構成の複雑化等も招かない。
【００６５】
以上、実施の形態について説明したが、本発明は上記例に限定されるものではない。
上記例では１発光サイクル内に３回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば２回或いは４回以上という例もある。さらに、必ずしも複数回の閾値補正動作を行う方式に限定されない。１回の閾値補正動作で閾値補正が完了するのであれば、１回でもよい。
また、画素回路１０の構成は図２に限定されない。例えばサンプリングトランジスタＴｓ１，Ｔｓ２及び基準電圧入力用トランジスタＴｏｆｓのｎチャネル、ｐチャネルは逆でもよい。もちろんその場合は走査パルスＷＳの制御論理は逆となる。
さらに、前の行の走査パルスＷＳ（ｘ−１）の制御によって、固定電源線から閾値補正基準電圧ＶｏｆｓをノードＮＤ１に導入できる回路構成であれば、他の構成でもよい。
【符号の説明】
【００６６】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１２  ドライブスキャナ、１３  ライトスキャナ、２０  画素アレイ部、Ｃｓ  保持容量、Ｔｓ１，Ｔｓ２  サンプリングトランジスタ、Ｔｄ  駆動トランジスタ、Ｔｏｆｓ  基準電圧入力用トランジスタＴｏｆｓ
【図１】
2011145481.tif 000003
【図２】
2011145481.tif 000004
【図３】
2011145481.tif 000005
【図４】
2011145481.tif 000006
【図５】
2011145481.tif 000007
【図６】
2011145481.tif 000008
【図７】
2011145481.tif 000009
【図８】
2011145481.tif 000010
【図９】
2011145481.tif 000011
【図１０】
2011145481.tif 000012
【図１１】
2011145481.tif 000013
【図１２】
2011145481.tif 000014