(57)【要約】【課題】低ノイズの固体撮像装置およびカメラを提供する。【解決手段】２次元状に配列された複数の単位セル３を備える固体撮像装置１００であって、単位セル３は、入射光を光電変換する光電変換素子１２１ａと、光電変換素子１２１ａの信号電荷の量に応じた信号電圧を出力する複数の増幅トランジスタ１２３ａおよび１２３ｂとを有し１つの光電変換素子１２１ａは、複数の増幅トランジスタ１２３ａおよび１２３ｂのゲートに電気的に共通に接続される。【選択図】図５
2011181595.tif 000002
【特許請求の範囲】
【請求項１】
２次元状に配列された複数の単位セルを備える固体撮像装置であって、
前記単位セルは、
入射光を光電変換する光電変換素子と、
前記光電変換素子に蓄積する信号電荷に応じた電圧がゲートに与えられる複数の増幅トランジスタとを有する
固体撮像装置。
【請求項２】
前記単位セルは、複数の前記光電変換素子を有し、
前記複数の光電変換素子が前記複数の増幅トランジスタを共有する
請求項１に記載の固体撮像装置。
【請求項３】
前記単位セルは、前記光電変換素子と前記増幅トランジスタのゲートとの間に配置された転送トランジスタを有する
請求項１又は２に記載の固体撮像装置。
【請求項４】
前記複数の増幅トランジスタは、ソース領域又はドレイン領域を共有する
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記複数の増幅トランジスタでは、共有するソース領域又はドレイン領域を中心として、ソース領域とドレイン領域との間を流れる電流の向きが対称である
請求項４に記載の固体撮像装置。
【請求項６】
隣接する前記単位セルにおいて、前記増幅トランジスタのソース領域又はドレイン領域が共有される
請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記単位セルは、前記増幅トランジスタのゲートの電位をリセットするリセットトランジスタを有する
請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記複数の増幅トランジスタでは、全てのドレイン領域およびソース領域が直線状に配置される
請求項１〜７のいずれか１項に記載の固体撮像装置。
【請求項９】
前記複数の増幅トランジスタのゲート幅は、同じ寸法である
請求項１〜８のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記複数の増幅トランジスタのゲート長は、同じ寸法である
請求項１〜９のいずれか１項に記載の固体撮像装置。
【請求項１１】
前記複数の増幅トランジスタは、ゲート電極を共有する
請求項１〜１０のいずれか１項に記載の固体撮像装置。
【請求項１２】
前記複数の増幅トランジスタのゲート電極は、互いに信号線で接続されている
請求項１〜１０のいずれか１項に記載の固体撮像装置。
【請求項１３】
前記固体撮像装置は、さらに、前記複数の単位セルに接続され、前記複数の単位セルから出力される信号電圧を伝達する信号線を備え、
前記複数の増幅トランジスタのソース領域は、同じ前記信号線に接続されている
請求項１〜１２のいずれか１項に記載の固体撮像装置。
【請求項１４】
２次元状に配列された複数の単位セルと、前記単位セルから出力される電圧信号をデジタル信号に変換するＡＤ変換回路とを備える固体撮像装置が形成された第１のチップと、
前記第１のチップから出力されるデジタル信号を処理するデジタル信号処理回路が形成された第２のチップとを備え、
前記単位セルは、
入射光を光電変換する光電変換素子と、
前記光電変換素子に蓄積した信号電荷を読み出すための転送トランジスタと、
前記光電変換素子に蓄積する信号電荷に応じた電圧がゲートに与えられる複数の増幅トランジスタとを有する
カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置およびカメラに関し、特に、ＣＭＯＳイメージセンサ等のＭＯＳ型の固体撮像装置に関する。
【背景技術】
【０００２】
高機能、多機能、および低消費電力を実現する固体撮像装置としてＣＭＯＳ技術で製造される固体撮像装置が知られている。このような固体撮像装置は、ＣＭＯＳイメージセンサとも呼ばれる。特許文献１には、４つの画素（光電変換素子）を含む単位セルの平面パターン（レイアウト）図が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２７０２９９号公報（図３）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、固体撮像装置の小型化に伴い単位セルのサイズ（セルサイズ）の微細化が進むと感度が低下する。セルサイズの微細化に伴う感度低下を抑制するためには、単位セルの光電変換素子以外の素子の領域を小さくする必要がある。光電変換素子以外の素子としては、増幅トランジスタとリセットトランジスタとがある。
【０００５】
しかしながら、増幅トランジスタのゲートサイズが小さくなると、増幅トランジスタで発生する熱ノイズおよび１／ｆノイズが大きくなり、単位セルで発生するランダムノイズ特性が劣化する。
【０００６】
また、増幅トランジスタのゲート幅が狭くなると、単位セルからの出力信号が定電流トランジスタのゲート電極に供給されるバイアス電源のノイズの影響を受けやすくなり、横線状のランダムノイズ特性が劣化する。横線状のノイズが発生する原因は、バイアス電源が単位セルの列毎に設けられた定電流トランジスタのゲート電極に共通に入力されるためである。横線状のノイズは単位セルで発生する点状のランダムノイズに対して線状にノイズが発生するため目立ちやすく、単位セル毎の点状のランダムノイズに対して１／５から１／１０に抑制することが好ましい。
【０００７】
このとき、特許文献１に示されるように、光電変換素子の水平方向のサイズと増幅トランジスタのゲート電極の水平方向のサイズ（ゲート幅）とはトレードオフの関係にあるため、増幅トランジスタのゲート幅を大きくしてランダムノイズを抑制することが困難である。
【０００８】
そこで、本発明は、かかる問題点に鑑み、低ノイズの固体撮像装置およびカメラを提供することを第１の目的とする。
【０００９】
また、本発明は、高感度でかつ小型の固体撮像装置およびカメラを提供することを第２の目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の一態様に係る固体撮像装置は、２次元状に配列された複数の単位セルを備える固体撮像装置であって、前記単位セルは、入射光を光電変換する光電変換素子と、前記光電変換素子に蓄積する信号電荷に応じた電圧がゲートに与えられる複数の増幅トランジスタとを有することを特徴とする。
【００１１】
本態様によれば、増幅トランジスタを並列に設けることにより熱ノイズを低減することができるため、低ノイズの固体撮像装置を実現することができる。また、１つの増幅トランジスタのサイズを大きくする場合と比較して、単位セルにおける増幅トランジスタのレイアウトの自由度を高くすることができ、光電変換素子の面積を犠牲にすることなく、つまり感度を維持しつつ低ノイズの固体撮像装置を実現することができる。
【００１２】
ここで、前記単位セルは、複数の前記光電変換素子を有し、前記複数の光電変換素子が前記複数の増幅トランジスタを共有してもよい。また、前記単位セルは、前記光電変換素子と前記増幅トランジスタのゲートとの間に配置された転送トランジスタを有してもよい。
【００１３】
本態様によれば、複数の光電変換素子で増幅トランジスタを共用することができるため、小型の固体撮像装置を実現することができる。
【００１４】
また、前記複数の増幅トランジスタは、ソース領域又はドレイン領域を共有してもよい。
【００１５】
本態様によれば、１つの単位セルに２つの増幅トランジスタを設ける場合において、単位セルの面積増大を抑えることができる。その結果、小型の固体撮像装置を実現することができる。また、ソース領域を単位セル内で共有した場合には、ソース領域を縮小して増幅トランジスタと垂直信号線との接続を容易にすることができる。
【００１６】
また、前記複数の増幅トランジスタでは、共有するソース領域又はドレイン領域を中心として、ソース領域とドレイン領域との間を流れる電流の向きが対称であってもよい。
【００１７】
本態様によれば、複数の単位セルでの増幅トランジスタの特性のバラツキを抑えることができるため、更に低ノイズの固体撮像装置を実現することができる。
【００１８】
また、隣接する前記単位セルにおいて、前記増幅トランジスタのソース領域又はドレイン領域が共有されてもよい。
【００１９】
本態様によれば、単位セルの面積を小さくすることができるので、小型の固体撮像装置を実現することができる。
【００２０】
また、前記複数の増幅トランジスタでは、全てのドレイン領域およびソース領域が直線状に配置されてもよい。
【００２１】
本態様によれば、光電変換素子が設けられる領域に影響を与えることなく、増幅トランジスタを並列に複数個設けることができる。
【００２２】
また、前記複数の増幅トランジスタのゲート幅は、同じ寸法であってもよい。また、前記複数の増幅トランジスタのゲート長は、同じ寸法であってもよい。
【００２３】
本態様によれば、単位セル内での増幅トランジスタの特性のバラツキを抑えることができるため、更に低ノイズの固体撮像装置を実現することができる。
【００２４】
また、前記複数の増幅トランジスタは、ゲート電極を共有してもよい。
本態様によれば、単位セル内の複数の増幅トランジスタのゲート電極のうちの１つについて信号線とのコンタクト不良が生じた場合でも、フローティングディフージョンとの接続を維持することができる。また、増幅トランジスタのゲート電極について設計の自由度を高くすることができる。
【００２５】
また、前記複数の増幅トランジスタのゲート電極は、互いに信号線で接続されていてもよい。
【００２６】
本態様によれば、複数の増幅トランジスタのゲート電極を接続する信号線を光電変換素子の上方に重ねて設けて、単位セルにおける光電変換素子の面積を大きくとることができる。その結果、高感度でかつ小型の固体撮像装置を実現することができる。
【００２７】
また、本発明の一態様に係るカメラは、２次元状に配列された複数の単位セルと、前記単位セルから出力される電圧信号をデジタル信号に変換するＡＤ変換回路とを備える固体撮像装置が形成された第１のチップと、前記第１のチップから出力されるデジタル信号を処理するデジタル信号処理回路が形成された第２のチップとを備え、前記単位セルは、入射光を光電変換する光電変換素子と、前記光電変換素子に蓄積した信号電荷を読み出すための転送トランジスタと、前記光電変換素子に蓄積する信号電荷に応じた電圧がゲートに与えられる複数の増幅トランジスタとを有することを特徴とする。
【００２８】
本態様によれば、撮像部および処理部の製造工程を分離することができるので、使用の自由度を高くし、かつ低コスト化を実現できる。
【発明の効果】
【００２９】
本発明によれば、単位セル内の光電変換素子のサイズを維持しつつ増幅トランジスタのゲートサイズ、特にゲート幅を大きくとることが可能となり、単位セルおよび定電流回路で発生するランダムノイズを抑制することができる。その結果、高感度でかつ低ノイズの固体撮像装置およびカメラを実現することができる。動画撮影においては静止画撮影と比べて時間的制約があるため、監視カメラおよび車載カメラ等の動画モードを持つカメラでは補正によりノイズの影響を低減することは困難である。従って、補正を行うことなくノイズ自体を低減できる本発明の実用的価値は極めて高い。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施の形態のカメラの概略構成を示す図である。
【図２】同実施の形態の固体撮像装置の詳細な構成を示す図である。
【図３】同実施の形態のカラムアンプの構成例を示す回路図である。
【図４】同実施の形態の信号保持容量および信号保持スイッチの構成例を示す回路図である。
【図５】同実施の形態の１つの単位セルの構成例を示す回路図である。
【図６】同実施の形態の単位セルの素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【図７】同実施の形態の単位セルの素子配置および配線レイアウトの一例を示す第２層目の平面パターン図である。
【図８】同実施の形態の単位セルの断面図（図６のＡ−Ａ’’における断面図）である。
【図９】同実施の形態の固体撮像装置の駆動方法を説明するためのタイミングチャートである。
【図１０】同実施の形態の変形例１に係る単位セルの素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【図１１】同実施の形態の変形例２に係る単位セルの素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【図１２】同実施の形態の変形例３に係る単位セルの素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【図１３】同実施の形態の変形例４に係る単位セルの素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【図１４】同実施の形態の変形例５に係る単位セルの素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【図１５】同実施の形態の変形例５に係る単位セルの素子配置および配線レイアウトの一例を示す第２層目の平面パターン図である。
【図１６】同実施の形態の変形例５に係る単位セルの素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【図１７】同実施の形態の変形例６に係る単位セルの素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【図１８】同実施の形態の変形例６に係る単位セルの素子配置および配線レイアウトの一例を示す第２層目の平面パターン図である。
【図１９】同実施の形態の変形例６に係る単位セルの素子配置および配線レイアウトの一例を示す第３層目の平面パターン図である。
【図２０】同実施の形態の変形例７に係る単位セルの断面図（図６のＡ−Ａ’’における断面図）である。
【図２１】同実施の形態の変形例８に係る単位セルの断面図（図６のＡ−Ａ’’における断面図）である。
【図２２】本発明の第２の実施の形態の１つの単位セルの構成例を示す回路図である。
【図２３】同実施の形態の単位セルの素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【図２４】同実施の形態の変形例９に係る単位セルの素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【図２５】第１および第２の実施の形態に係る単位セルの変形例の断面図である。
【発明を実施するための形態】
【００３１】
以下、本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
【００３２】
（実施の形態１）
図１は、本実施の形態のカメラの概略構成を示す図である。図２は、本実施の形態の固体撮像装置１００の詳細な構成を示す図である。
【００３３】
このカメラは、固体撮像装置１００、レンズ１１０、ＤＳＰ（デジタル信号処理回路）１２０、画像表示デバイス１３０および画像メモリ１４０から構成される。
【００３４】
このカメラでは、レンズ１１０を介して外部から光が入射し、入射した光は固体撮像装置１００によりデジタル信号に変換されて出力される。そして、出力されたデジタル信号はＤＳＰ１２０により処理されて映像信号として画像メモリ１４０に出力されて記録され、また画像表示デバイス１３０に出力されて画像表示される。
【００３５】
ＤＳＰ１２０は、固体撮像装置１００の出力信号に対してノイズ除去等の処理を行って映像信号を生成する画像処理回路１２１と、固体撮像装置１００における画素の走査タイミングおよびゲインの制御を行うカメラシステム制御部１２２とから構成される。ＤＳＰ１２０は、例えば固体撮像装置１００の単位セル内で共有される画素間での特性差に関する補正を行う。
【００３６】
固体撮像装置１００は１チップで形成され、固体撮像装置１００が形成されたチップとＤＳＰ１２０が形成されたチップとは別チップとされる。これにより、固体撮像装置１００の形成工程とＤＳＰ１２０の形成工程とを分離することで撮像部および処理部の製造工程を分離できるので、製造工程を削減して低コスト化を実現できる。また、タイミング制御、ゲイン制御および画像処理をユーザー毎に事由に設定することが可能となるため、使用の自由度を高くすることができる。
【００３７】
固体撮像装置１００は、ＣＭＯＳ型の固体撮像装置であり、画素部（画素アレイ）１０と、垂直走査回路（行走査回路）１４と、通信・タイミング制御部３０と、ＡＤ変換（アナログ／デジタルコンバーター）回路２５と、参照信号生成部２７と、出力Ｉ／Ｆ２８と、信号保持スイッチ２６３と、信号保持容量２６２と、カラムアンプ４２とを備える。
【００３８】
画素部１０は、複数の単位セル３が半導体基板のウェルに２次元状（行列状）に配列されて構成される。各単位セル３は、複数の画素（光電変換素子）を含んで構成される。各単位セル３は、垂直走査回路１４で制御される信号線および単位セル３からの電圧信号をＡＤ変換回路２５に伝達する垂直信号線１９と接続される。
【００３９】
垂直走査回路１４は、単位セル３を垂直方向に行単位で走査し、垂直信号線１９に電圧信号を出力させる単位セル３の行を選択する。
【００４０】
通信・タイミング制御部３０は、外部端子を介して入力されたマスタークロックＣＬＫ０およびデータＤＡＴＡを受け取り、種々の内部クロックを生成し参照信号生成部２７および垂直走査回路１４などを制御する。
【００４１】
参照信号生成部２７は、ＡＤ変換回路２５のカラムＡＤ回路２６にＡＤ変換用の参照電圧ＲＡＭＰを供給するＤＡＣ（デジタル／アナログコンバーター）２７ａを有する。
【００４２】
カラムアンプ４２、信号保持スイッチ２６３および信号保持容量２６２は、単位セル３の列に対応して設けられている。カラムアンプ４２は単位セル３から出力された電圧信号を増幅し、信号保持容量２６２は信号保持スイッチ２６３を介して伝達されてきた増幅された電圧信号を保持する。カラムアンプ４２を設けることで、単位セル３の電圧信号を増幅することが可能となり、Ｓ／Ｎの改善およびゲインの切り替え等が可能となる。
【００４３】
カラムアンプ４２は、例えば図３の回路図に示されるソース接地型のアンプであり、容量素子２７６および２７７の比でアンプのゲインを決める構成を持つ。なお、図３は回路の一例であり、単位セル３の電圧信号を増幅するアナログアンプであればこの構成にとらわれない。
【００４４】
信号保持容量２６２および信号保持スイッチ２６３は、例えば図４の回路図に示されるように、ＮｃｈおよびＰｃｈのペアトランジスタで構成される。ＮｃｈおよびＰｃｈのペアトランジスタで構成することで、垂直信号線１９の電圧信号をグランドレベルから電源レベルまで電圧降下なしに通すことができる。なお、図４は回路の一例であり、例えば垂直信号線１９の電圧レベルがグランドレベルから電源レベルまで振れない場合は、電圧レベルに応じてＮｃｈトランジスタのみの構成であっても、Ｐｃｈトランジスタのみの構成であってもよい。
【００４５】
ＡＤ変換回路２５は、単位セル３の列に対応して設けられたカラムＡＤ（カラムアナログ／デジタルコンバーター）回路２６を複数有する。カラムＡＤ回路２６は、ＤＡＣ２７ａで生成される参照電圧ＲＡＭＰを用いて、単位セル３から出力された信号保持容量２６２のアナログの電圧信号をデジタル信号に変換する。
【００４６】
カラムＡＤ回路２６は、電圧比較部２５２、スイッチ２５８およびデータ記憶部２５６から構成される。電圧比較部２５２は、単位セル３から垂直信号線１９（Ｈ０、Ｈ１、・・・）および信号保持容量２６２を経由し得られるアナログの電圧信号を参照電圧ＲＡＭＰと比較する。データ記憶部２５６は、電圧比較部２５２が比較処理を完了するまでの時間とカウンタ部２５４を利用してカウントした結果とを保持するメモリとして構成される。
【００４７】
電圧比較部２５２の一方の入力端子には、他の電圧比較部２５２の入力端子と共通に、ＤＡＣ２７ａで生成される階段状の参照電圧ＲＡＭＰが入力され、他方の入力端子には、それぞれ対応する列の信号保持容量２６２が接続され、画素部１０から電圧信号が入力される。電圧比較部２５２の出力信号はカウンタ部２５４に供給される。
【００４８】
電圧比較部２５２は、例えば図４の回路図に示されるように、差動入力型のアンプ構成を持つ。なお、電圧比較部２５２は、単位セル３の電圧信号をＡＤ変換する構成であれば、図４の構成にとらわれない。
【００４９】
カラムＡＤ回路２６は、電圧比較部２５２に参照電圧ＲＡＭＰが供給されると同時にクロック信号でのカウント（計数）を開始し、信号保持容量２６２を介して入力されたアナログの電圧信号を参照電圧ＲＡＭＰと比較することによってパルス信号が得られるまでカウントすることでＡＤ変換を行う。
【００５０】
この際、カラムＡＤ回路２６は、ＡＤ変換とともに、信号保持容量２６２を介して入力された電圧モードの画素信号（電圧信号）に対して、画素リセット直後の信号レベル（ノイズレベル）と真の（受光光量に応じた）信号レベルＶｓｉｇとの差分をとる処理を行う。これによって、固定パターンノイズ（ＦＰＮ：Ｆｉｘｅｄ  Ｐａｔｔｅｒｎ  Ｎｏｉｓｅ）およびリセットノイズ等と呼ばれるノイズ信号成分を電圧信号から取り除くことができる。
【００５１】
なお、カラムＡＤ回路２６は、ノイズレベルをダウンカウントし、信号レベルをアップカウントすることで真の信号レベルＶｓｉｇのみを取り出す構成であり、このカラムＡＤ回路２６でデジタル化された信号は、水平信号線１８を介して出力Ｉ／Ｆ２８に入力される。
【００５２】
この構成により、固体撮像装置１００は、画素部１０からは、単位セル３の行ごとに電圧信号が順次出力される。そして、画素部１０に対する１枚分の画像すなわちフレーム画像が、画素部１０全体の電圧信号の集合で示されることとなる。
【００５３】
図５は、１つの単位セル３の構成例を示す回路図である。
各単位セル３は、回路要素として、例えば、複数の光電変換素子１２１ａおよび１２１ｂ、複数の転送トランジスタ１２２ａおよび１２２ｂ、１つのフローティングディフュージョン（以下、ＦＤ）１２５、複数の増幅トランジスタ１２３ａおよび１２３ｂおよび１つのリセットトランジスタ１２４を含む。ここでは、各単位セル３が２個の光電変換素子１２１ａおよび１２１ｄ、即ち、２画素を含む構成を例示する。本発明の特徴は増幅トランジスタ１２３ａおよび１２３ｂを並列に設けていることである。
【００５４】
各単位セル３は、導電線としての垂直信号線１９と、転送制御信号線１３０ａおよび１３０ｂ、リセット信号線１３１ならびに電源線１３２と接続されている。垂直信号線１９は、同一列内の複数の単位セル３によって共用される。転送制御信号線１３０ａおよび１３０ｂならびにリセット信号線１３１は、行方向に沿って配列された複数の単位セル３によって共用される。
【００５５】
光電変換素子１２１ａおよび１２１ｂは、アノードがグランドに接続されており、入射光をその光量に応じた電荷（電子又は正孔）に光電変換して蓄積する。１つの光電変換素子１２１ａ又は１２１ｂは、複数の増幅トランジスタ１２３ａおよび１２３ｂのゲートに電気的に共通に接続されている。
【００５６】
複数の転送トランジスタ１２２ａおよび１２２ｂは、複数の光電変換素子１２１ａおよび１２１ｂのそれぞれに対応する形で、光電変換素子１２１ａおよび１２１ｂとＦＤ１２５との間に配置されている。複数の転送トランジスタ１２２ａおよび１２２ｂは、それぞれ対応する複数の光電変換素子１２１ａおよび１２１ｂのいずれかで発生した信号電荷を読み出してＦＤ１２５に転送する。複数の転送トランジスタ１２２ａおよび１２２ｂそれぞれは、ソースが対応する複数の光電変換素子１２１ａおよび１２１ｂのいずれかのカソードに接続され、ゲートが対応する複数の転送制御信号線１３０ａおよび１３０ｂのいずれかに接続され、ドレインがＦＤ１２５および複数の増幅トランジスタ１２３ａおよび１２３ｂのゲートに接続されている。
【００５７】
転送トランジスタ１２２ａは、光電変換素子１２１ａと複数の増幅トランジスタ１２３ａおよび１２３ｂのゲートとの間に配置されている。転送トランジスタ１２２ｂは、光電変換素子１２１ｂと複数の増幅トランジスタ１２３ａおよび１２３ｂのゲート電極との間に配置されている。転送トランジスタ１２２ａは、転送制御信号線１３０ａの電位がハイレベルになると、光電変換素子１２１ａ内に蓄積された電荷をＦＤ１２５に転送する。転送トランジスタ１２２ｂは、転送制御信号線１３０ｂの電位がハイレベルになると、光電変換素子１２１ｂ内に蓄積された電荷をＦＤ１２５に転送する。
【００５８】
ＦＤ１２５は、複数の光電変換素子１２１ａおよび１２１ｂから選択される１つの光電変換素子からそれに対応する複数の転送トランジスタ１２２ａおよび１２２ｂのいずれかを介して転送される信号電荷を蓄積する。ＦＤ１２５の電位は、転送された信号電荷の量によって定まる。１つのＦＤ１２５は、複数の増幅トランジスタ１２３ａおよび１２３ｂのゲートに電気的に共通に接続されていると同時に、複数の光電変換素子１２１ａおよび１２１ｂに電気的に共通に接続されている。
【００５９】
また、光電変換素子１２１に蓄積した信号電荷がＦＤ１２５に読み出され、ＦＤ１２５の電圧が入射した光の強さに相当するぶん変化し、その電圧が増幅トランジスタ１２３ａおよび１２３ｂのゲートに与えられる。増幅トランジスタ１２３ａおよび１２３ｂでは、光電変換素子に蓄積する信号電荷に応じた電圧がゲートに与えられる。
【００６０】
複数の増幅トランジスタ１２３ａおよび１２３ｂは、ゲートがＦＤ１２５に接続され、ドレインが電源線１３２に接続され、ソースが垂直信号線１９に接続されていて、光電変換素子１２１ａ又は１２１ｂに蓄積された信号電荷の量に応じた信号電圧を垂直信号線１９に出力する。すなわち、複数の増幅トランジスタ１２３ａおよび１２３ｂは、１つのＦＤ１２５の電位に応じた信号電圧を出力する。
【００６１】
リセットトランジスタ１２４は、ソースがＦＤ１２５および複数の増幅トランジスタ１２３ａおよび１２３ｂのゲートに接続され、ドレインが電源線１３２に接続され、ゲートがリセット信号線１３１に接続されている。リセットトランジスタ１２４は、リセット信号線１３１がハイレベルになると、ＦＤ１２５の電位、つまり、複数の増幅トランジスタ１２３ａおよび１２３ｂのゲートの電位を電源線１３２の電位にリセット（初期化）する。
【００６２】
転送トランジスタ１２２ａおよび１２２ｂ、増幅トランジスタ１２３ａおよび１２３ｂならびにリセットトランジスタ１２４は、Ｎ型ＭＯＳトランジスタで構成される。なお、転送トランジスタ１２２ａおよび１２２ｂ、増幅トランジスタ１２３ａおよび１２３ｂならびにリセットトランジスタ１２４は、Ｐ型ＭＯＳトランジスタで構成されてもよい。
【００６３】
図５の単位セル３では、複数の転送トランジスタ１２２ａおよび１２２ｂのそれぞれのドレインが相互に接続されて１つのＦＤ１２５が形成されている。すなわち、複数の光電変換素子１２１ａおよび１２１ｂによってＦＤ１２５、リセットトランジスタ１２４ならびに増幅トランジスタ１２３ａおよび１２３ｂが共有化されている。
【００６４】
画素部１０中の読み出し対象行の画素の選択は、垂直走査回路１４によりなされ、読み出し対象行の画素が属する単位セル３内のＦＤ１２５の電位を複数の増幅トランジスタ１２３ａおよび１２３ｂが共にオンするようにリセットトランジスタ１２４を通して制御し、読み出し対象行の画素に対応する転送トランジスタを活性化することによってなされる。読み出し対象行の画素が属する単位セル３内の他の画素は、それに対応する転送トランジスタが非活性状態に維持されるので選択されない。また、読み出し対象行の画素が属しない単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂがオンしないようにＦＤ１２５の電位がリセットトランジスタ１２４を通して制御される。
【００６５】
垂直信号線１９には、半導体基板のウェルに２次元的に配列された単位セル３のうち同列に配置された複数の単位セル３が並列に接続されている。垂直信号線１９は、複数の単位セル３から出力される信号電圧を伝達する。垂直信号線１９には、定電流トランジスタ１３７が接続されている。定電流トランジスタ１３７は、そのゲートがバイアス電源１３５によって定電圧でバイアスされ、定電流源として動作する。
【００６６】
上記の構成の単位セル３において、複数の増幅トランジスタ１２３ａおよび１２３ｂがオンする電位にＦＤ１２５の電位がセットされると、複数の増幅トランジスタ１２３ａおよび１２３ｂと定電流トランジスタ１３７とがソースフォロアを構成する。これにより、複数の増幅トランジスタ１２３ａおよび１２３ｂのゲートの電位からソース・ゲート間電圧分だけ降下した電位が垂直信号線１９に出力される。
【００６７】
本実施の形態の固体撮像装置１００によれば、図５に示すように２つの増幅トランジスタ１２３ａおよび１２３ｂを１つの単位セル３で並列に設けることで、例えば単位セル３における増幅トランジスタのゲート幅Ｗを２倍にすることができる。その結果、増幅トランジスタで発生する熱ノイズは、Ｖｎ＾２=８ｋ×Ｔ／（３ｇｍ）、ｇｍ＝（μ×Ｃｏｘ）Ｗ／Ｌ×（Ｖｇｓ−Ｖｔｈ）と表すことができ、１／ｆノイズはＶｎ＾２=Ｋ／（Ｃｏｘ×Ｗ×Ｌ×ｆ）と表すことができて、熱ノイズおよび１／ｆノイズを１／√２倍に低減することができる。ここで、ｋはボルツマン定数、Ｔは絶対温度、ｇｍは相互コンダクタンス、μは移動度、Ｃｏｘは単位面積あたりのゲート酸化膜容量、Ｗはトランジスタのゲート幅、Ｌはトランジスタのゲート長、Ｖｇｓはゲートとソース間の電位、Ｖｔｈはトランジスタの閾値電圧。Ｋはトランジスタのトラップ密度に関する係数、ｆは周波数である。
【００６８】
また、定電流トランジスタ１３７およびバイアス電源１３５で発生する横線状のランダムノイズに対しても１／√２倍に低減することができる。すなわち、定電流トランジスタ１３７のゲートに発生するノイズをΔＶとすると、ノイズ発生による電流変化ΔＩは定電流トランジスタ１３７の相互コンダクタンスｇｍ１を用いて、ΔＩ＝ｇｍ１×ΔＶとあらわすことができる。ΔＩの電流変化に対して、増幅トランジスタの出力換算ノイズΔＶｎは、増幅トランジスタの相互コンダクタンスｇｍ２を用いて、ΔＶｎ＝ΔＩ／ｇｍ２＝ｇｍ１／ｇｍ２×ΔＶ、ｇｍ＝（μ×Ｃｏｘ）Ｗ／Ｌ×（Ｖｇｓ−Ｖｔｈ）＝√（２×β×Ｉ）よりΔＶｎ＝√（β１／β２）×ΔＶ、β２＝（μ×Ｃｏｘ）×Ｗ／Ｌとあらわすことができる。従って、増幅トランジスタのゲート幅Ｗを２倍にすることで、定電流源起因の横線状のランダムノイズを１／√２倍に低減することができる。横線状のノイズは線状にノイズが発生するため、単位セル３で発生する点状のランダムノイズに対して目立ちやすく、イメージセンサの特性上、点状のランダムノイズに対して１／１０程度に抑制する必要がある。従って、横線状のランダムノイズ低減の効果は高い。
【００６９】
図６および図７は、図５に示す単位セル３の素子配置および配線レイアウトの一例を示す平面パターン図である。なお、図６および図７はそれぞれ第１層目の平面パターン図およびその上の第２層目の平面パターン図を示している。
【００７０】
ＦＤ１２５は、ＦＤ領域１４３により構成されている。転送トランジスタ１２２ａのゲート電極１４１ａが、光電変換素子１２１ａの光電変換領域（活性領域）１４２ａとＦＤ領域１４３との間に配置されている。同様に、転送トランジスタ１２２ｂのゲート電極１４１ｂが、光電変換素子１２１ｂの光電変換領域１４２ｂとＦＤ領域１４３との間に配置されている。
【００７１】
増幅トランジスタ１２３ａは、ゲート電極１４６ａ、ソース領域１４７およびドレイン領域１４５ｂにより構成されている。同様に、増幅トランジスタ１２３ｂは、ゲート電極１４６ｂ、ソース領域１４７およびドレイン領域１４５ｃにより構成されている。
【００７２】
リセットトランジスタ１２４は、ゲート電極１４４、ＦＤ領域１４３およびドレイン領域１４５ａにより構成されている。
【００７３】
複数のゲート電極１４１ａ、１４１ｂ、１４４、１４６ａおよび１４６ｂは、例えばポリシリコンで構成されている。
【００７４】
転送トランジスタ１２２ａのゲート電極１４１ａは、コンタクト部１５２ａを通して転送制御信号線１３０ａに接続されている。同様に、転送トランジスタ１２２ｂのゲート電極１４１ｂは、コンタクト部１５２ｂを通して転送制御信号線１３０ｂに接続されている。
【００７５】
リセットトランジスタ１２４のゲート電極１４４は、コンタクト部１５３を介してリセット信号線１３１に接続されている。
【００７６】
ＦＤ領域１４３、増幅トランジスタ１２３ａのゲート電極１４６ａおよび増幅トランジスタ１２３ｂのゲート電極１４６ｂは、コンタクト部１５０、１５１ａおよび１５１ｂ、ならびに導電線１３４を介して電気的に接続されている。
【００７７】
リセットトランジスタ１２４のドレイン領域１４５ａと増幅トランジスタ１２３ａのドレイン領域１４５ｂおよび増幅トランジスタ１２３ｂのドレイン領域１４５ｃとは、複数のコンタクト部１５４ａ、１５４ｂおよび１５４ｃを介して導電線である電源線１３２に接続されている。
【００７８】
複数の増幅トランジスタ１２３ａおよび１２３ｂのソース領域１４７は、コンタクト部１５５を介して同じ垂直信号線１９に接続されている。
【００７９】
１つの単位セル３に対して１つの割合でウェルコンタクト領域１４８が配置されている。ウェルコンタクト領域１４８は、ウェル電圧、例えばグランドレベルを供給するための列方向に延びるウェル電圧供給線１５７に対してウェルコンタクト部１５６を介して電気的に接続されている。これによって、ウェルの電圧を固定することができる。
【００８０】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂの配置に関して、全てのドレイン領域およびソース領域、つまりドレイン領域１４５ｂおよび１４５ｃとソース領域１４７とを結ぶ直線状に設けることにより、複数の増幅トランジスタ１２３ａおよび１２３ｂの配置領域を縮小することができる。
【００８１】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂはソース領域１４７を共有していることから、複数の増幅トランジスタ１２３ａおよび１２３ｂの領域を広く確保することができる。これにより、複数の増幅トランジスタのゲート幅Ｗのサイズを大きくとることができ、ランダムノイズの抑制効果を高めることができる。
【００８２】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂのゲート幅Ｗおよびゲート長Ｌの寸法が同じであるため、複数の増幅トランジスタ１２３ａおよび１２３ｂのトランジスタサイズバラツキに起因する閾値電圧Ｖｔｈのばらつきを抑制することができる。すなわち、ソースフォロア回路の入力をＶｉｎ、出力をＶｏｕｔ、αをソースフォロアの回路ゲイン（０．９倍程度）とすると、Ｖｏｕｔ=α（Ｖｉｎ−Ｖｔｈ）であらわすことができる。閾値電圧Ｖｔｈのばらつきを抑制することで、垂直信号線１９に出力される電圧Ｖｏｕｔの電圧ばらつきを抑制することができる。その結果、ソースフォロア回路のダイナミックレンジの確保およびダイナミックレンジのばらつきの抑制を実現することができる。
【００８３】
なお、複数の増幅トランジスタ１２３ａおよび１２３ｂのゲート幅Ｗおよびゲート長Ｌの寸法が共に同じであるとしたが、ゲート幅Ｗおよびゲート長Ｌのいずれかの寸法のみが同じであってもよい。
【００８４】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂについて、共有するソース領域１４７を中心として、ソース領域１４７およびドレイン領域１４５ｂの間を流れる電流の向きと、ソース領域１４７およびドレイン領域１４５ｃの間を流れる電流の向きとが対称である。これにより、垂直信号線１９に出力される電圧Ｖｏｕｔの電圧ばらつきを抑制することができる。その場合、偏りをなくすため、複数のトランジスタのＷ／Ｌサイズは均等が良い。
【００８５】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂのゲート電極１４６ａおよび１４６ｂが金属配線である信号線で電気的に接続されている。これにより、複数のゲート電極１４６ａおよび１４６ｂのそれぞれについて垂直方向の長さを小さく抑えることができ、増幅トランジスタのゲート幅Ｗを大きくとることができる。また、コンタクト部１５５の周りは上下にゲート電極が配置されないレイアウトとすることが可能となるため、コンタクト部１５５を安定してとることができる。
【００８６】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂは転送トランジスタ１２２ａおよび１２２ｂのゲート電極１４１ａおよび１４２ｂに対して画素をまたぐように離して配置されている。これにより、複数の転送トランジスタ１２２ａおよび１２２ｂによる画素からの信号電荷の読み出し特性に影響を与えることなく、複数の増幅トランジスタ１２３ａおよび１２３ｂの閾値電圧Ｖｔｈの調整を行うことができる。例えば、熱ノイズはＶｎ＾２=８ｋ×Ｔ／（３ｇｍ）、ｇｍ＝（μ×Ｃｏｘ）Ｗ／Ｌ×（Ｖｇｓ−Ｖｔｈ）で表すことができるが、閾値電圧Ｖｔｈを小さくすることで、ｇｍを高くし、熱ノイズを抑制することができる。
【００８７】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂのチャネルは埋め込みチャネルで形成されるため、電圧信号は酸化膜とシリコン界面での結晶欠陥の影響を受けにくくなり、１／ｆノイズの１種といわれるランダムテレグラフシグナルノイズ（ＲＴＳノイズ）などを抑制することができる。
【００８８】
水平方向に隣接する単位セル３において、複数の増幅トランジスタ１２３ａおよび１２３ｂはドレイン領域１４５ｂを共有していることから、複数の増幅トランジスタ１２３ａおよび１２３ｂの領域を広く確保することができる。これにより、複数の増幅トランジスタのゲート幅Ｗのサイズを大きくとることができ、ランダムノイズの抑制効果を高めることができる。
【００８９】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂが設けられ、増幅トランジスタのゲート面積を増やすことができるため、画素の読み出し特性に影響を与えることなく、増幅トランジスタのレイアウトおよびプロセス（製造）条件の自由度を高めることができる。
【００９０】
図８は、単位セル３の断面図（図６のＡ−Ａ’’における断面図）である。
単位セル３を構成する光電変換素子およびトランジスタは、Ｎ型基板１６１内にＰウェル１６２内に形成されている。複数の増幅トランジスタの１２３ａおよび１２３ｂのソース領域１４７、ドレイン領域１４５ｂおよび１４５ｃならびにＦＤ領域１４３はＮ型の活性領域で構成され、ゲート電極１４１ａ、１４１ｂ、１４４、１４６ａおよび１４６ｂは例えばポリシリコンで構成されている。
【００９１】
単位セル３において、信号線およびコンタクト部１５０、１５４ｂ、１５１ａ、１５１ｂおよび１５１ｃが形成された層間絶縁膜１６７の上には、光電変換領域１４２ｂの上方に位置するように、カラーフィルタ１６８およびマイクロレンズ１６９が形成されている。マイクロレンズ１６９により集光された入射光は、カラーフィルタ１６８によりＲＧＢの各色成分に分離されて光電変換領域１４２ｂに入射する。
【００９２】
単位セル３において、光電変換素子およびトランジスタ間には、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）やＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄｉｚａｔｉｏｎ  Ｏｎ  Ｓｉｌｉｃｏｎ）等の素子分離領域１６６が形成されている。
【００９３】
図９は、本実施の形態に係る固体撮像装置１００の駆動方法を説明するためのタイミングチャートである。
【００９４】
まず、１回目の読み出しのため、通信・タイミング制御部３０は、カウンタ部２５４のカウント値を初期値"０"にリセットさせるとともに、カウンタ部２５４をダウンカウントモードに設定する。そして、任意の行の単位セル３から垂直信号線１９（Ｈ１、Ｈ２、・・・）への１回目の読み出しが安定した後、ｔ４のタイミングで、信号保持スイッチ２６３の制御信号ＣＮ１１を印加し、信号保持スイッチ２６３をＯＮさせて、信号保持容量２６２に単位セル３のリセット信号を入力する。
【００９５】
また、信号保持容量２６２への信号入力安定した後、ｔ６のタイミングで、信号保持スイッチ２６３の制御信号ＣＮ１１の印加を解除し、信号保持スイッチ２６３をＯＦＦさせて、信号保持容量２６２に単位セル３のリセット信号（リセット成分ΔＶの信号電圧）を保持させる。
【００９６】
また、通信・タイミング制御部３０は、参照信号生成部２７に向けて、参照電圧ＲＡＭＰ生成用の制御データＣＮ４を供給する。これを受けて、参照信号生成部２７は、電圧比較部２５２の一方の入力端子ＲＡＭＰに、全体として鋸歯状（ＲＡＭＰ状）に時間変化させた階段状の波形（ＲＡＭＰ波形）の比較電圧（参照電圧）を入力する。電圧比較部２５２は、この比較電圧と信号保持容量２６２に保持されたリセット成分ΔＶの信号電圧とを比較する。
【００９７】
また、電圧比較部２５２の入力端子ＲＡＭＰへの参照電圧入力と同時に、電圧比較部２５２における比較時間を、行ごとに配置されたカウンタ部２５４で計測する。これは、参照信号生成部２７から発せられる参照電圧に同期して（ｔ１０）、カウンタ部２５４のクロック端子に通信・タイミング制御部３０からカウントクロックＣＫ０を入力し、１回目のカウント動作として、初期値"０"からダウンカウントを開始することにより行われる。
【００９８】
また、電圧比較部２５２は、参照信号生成部２７からの参照電圧とリセット成分の信号電圧とを比較し、双方の電圧が同じになったときに、電圧比較部２５２の出力をＨレベルからＬレベルへ反転させる（ｔ１２）。つまり、リセット成分ΔＶに応じた信号電圧と参照電圧を比較して、リセット成分ΔＶの大きさに対応した時間軸方向の大きさをカウントクロックＣＫ０でカウント（計数）することで、リセット成分ΔＶの大きさに対応したカウント値を得る。言い換えれば、カウンタ部２５４は、ＲＡＭＰ波形の変化の開始時点をカウンタ部２５４のダウンカウント開始時点として、電圧比較部２５２の出力が反転するまでダウンカウントすることにより、リセット成分ΔＶの大きさに対応したカウント値を得る。
【００９９】
また、通信・タイミング制御部３０は、所定のダウンカウント期間を経過すると（ｔ１４）、電圧比較部２５２への制御データの供給と、カウンタ部２５４へのカウントクロックＣＫ０の供給とを停止する。これにより、電圧比較部２５２は、ランプ状の参照電圧ＲＡＭＰの生成を停止する。
【０１００】
この１回目の読み出し時は、単位セル３の信号電圧におけるリセットレベルを電圧比較部２５２で検知してカウント動作を行っているので、単位セル３のリセット成分ΔＶを読み出していることになる。
【０１０１】
さらに、ｔ１０のタイミングにてダウンカウントを開始し、リセット成分ΔＶのＡＤ変換動作を行うと同時に、単位セル３に蓄積された信号成分を読み出す画素読み出しパルスφＴＲを印加し、垂直信号線１９へ画素の信号成分Ｖｓｉｇを出力させる。
【０１０２】
このとき、信号保持スイッチ２６３の制御信号ＣＮ１１の印加は解除されており、信号保持スイッチ２６３はＯＦＦ状態であり、信号成分Ｖｓｉｇが読み出される垂直信号線１９とリセット成分ΔＶが保持されている信号保持容量２６２は電気的に遮断されている。したがって、垂直信号線１９に信号成分Ｖｓｉｇを読み出しても、リセット成分ΔＶは信号保持容量２６２に保持させることが出来る。さらに、信号成分Ｖｓｉｇの読み出し動作をリセット成分ΔＶのＡＤ変換動作と並列して行うこと出来る。
【０１０３】
さらに、信号成分Ｖｓｉｇの読み出し動作およびリセット成分ΔＶのＡＤ変換が終了すると、続いて２回目の読み出し動作を開始する。また、２回目の読み出し時には、単位セル３ごとの入射光量に応じた信号成分Ｖｓｉｇを読み出す動作を行う。１回目の読み出しと異なる点は、カウンタ部２５４をアップカウントモードに設定する点である。
【０１０４】
また、２回目の読み出し動作のため、ｔ１４のタイミングにて、まずカウンタ部２５４のカウント値を初期値"０"にリセットする。続いて、任意の行の単位セル３から垂直信号線１９（Ｈ１、Ｈ２、・・・）への２回目の読み出しが安定した後、ｔ１６のタイミングで、信号保持スイッチ２６３の制御信号ＣＮ１１を印加し、信号保持スイッチ２６３をＯＮさせて、信号保持容量２６２に信号成分Ｖｓｉｇを入力する。信号保持容量２６２への信号入力が安定した後、ｔ１８のタイミングで、信号保持スイッチ２６３の制御信号ＣＮ１１の印加を解除し、信号保持スイッチ２６３をＯＦＦさせて、信号保持容量２６２に信号成分Ｖｓｉｇを保持させる。
【０１０５】
また、信号保持容量２６２への信号成分Ｖｓｉｇの読み出しが安定した後、参照信号生成部２７により概ねランプ状となるように階段状に時間変化させた参照電圧を入力し、この参照電圧と信号保持容量２６２に保持された信号成分Ｖｓｉｇの信号電圧との比較を電圧比較部２５２にて行う。
【０１０６】
このとき、電圧比較部２５２の一方の入力端子ＲＡＭＰへの参照電圧の入力と同時に、電圧比較部２５２における比較時間をカウンタ部２５４を利用して計測するために、参照信号生成部２７から発せられる参照電圧に同期して（ｔ２０）、カウンタ部２５４は、２回目のカウント動作として、初期値"０"からアップカウントを開始する。
【０１０７】
また、電圧比較部２５２は、参照信号生成部２７からの参照電圧と信号保持容量２６２に保持された信号成分Ｖｓｉｇの信号電圧とを比較し、双方の電圧が同じになったときに、電圧比較部２５２の出力をＨレベルからＬレベルへ反転させる（ｔ２２）。つまり、信号成分Ｖｓｉｇに応じた信号電圧と参照電圧を比較して、信号成分Ｖｓｉｇの大きさに対応した時間軸方向の大きさをカウントクロックＣＫ０でカウント（計数）することで、信号成分Ｖｓｉｇの大きさに対応したカウント値を得る。言い換えれば、カウンタ部２５４は、ＲＡＭＰ波形の変化の開始時点をカウンタ部２５４のアップカウント開始時点として、電圧比較部２５２の出力が反転するまでアップカウントすることにより、信号成分Ｖｓｉｇの大きさに対応したカウント値を得る。
【０１０８】
また、ＡＤ変換されたデータをデータ記憶部２５６に転送および保持することで、カウンタ部２５４の動作前（ｔ３０）に、通信・タイミング制御部３０からメモリ転送指示パルスＣＮ８に基づき、前行のカウント結果をデータ記憶部２５６に転送する。これにより、データ記憶部２５６から出力Ｉ／Ｆ２８を経たＤＳＰ１２０への信号出力動作と、読み出し動作およびカウンタ部２５４のカウント動作とを並行して行うことができる。
【０１０９】
以上のように、上記駆動方法では、カウンタ部２５４におけるカウント動作を、１回目の読み出し時にはダウンカウント、２回目の読み出し時にはアップカウントとしている。従って、カウンタ部２５４内で自動的に減算が行われ、カウンタ値０に対して、Ｖｓｉｇ信号成分のみをカウント値として取り出すことが出来る。
【０１１０】
また、上記駆動方法では、カラムＡＤ回路２６は、アナログ画素信号をデジタルの画素信号データに変換するデジタル変化部としてだけではなく、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）処理機能部としても動作させることが出来る。
【０１１１】
以上のように、本実施の形態の固体撮像装置１００は、単位セル３において複数の光電変換素子１２１ａおよび１２１ｂが複数の増幅トランジスタ１２３ａおよび１２３ｂを共有する構造を備え、より具体的には、単位セル３において複数の転送トランジスタ１２２ａおよび１２２ｂのそれぞれのドレインが相互に接続されて１つのＦＤ１２５が形成されており、複数の光電変換素子１２１ａおよび１２１ｂによってＦＤ１２５、リセットトランジスタ１２４ならびに増幅トランジスタ１２３ａおよび１２３ｂを共有する。
【０１１２】
したがって、１つの単位セル３あたりのトランジスタが占める面積を小さくなり開口率（１つの単位セル３の面積に対する光電変換素子の開口面積の比率）を高くすることができ、単位面積当たりの光の入射量が増えて固体撮像装置の感度特性を向上させることが出来る。また、開口率が向上することにより、必要波長に対する光入射量の制御が容易となるため、固体撮像装置の分光特性を向上させることも出来る。
【０１１３】
特に、本発明を単板式カメラに用いる場合には、固体撮像装置にカラーフィルタが備わり、例えば、ＲＧＢそれぞれの色要求特性を満たすことが求められるため、分光特性が重要となる。
【０１１４】
さらに、本実施の形態の固体撮像装置１００は、単位セル３において光電変換素子１２１ａおよび１２１ｂに蓄積する信号電荷に応じた電圧をゲートに与えられる複数の増幅トランジスタ１２３ａおよび１２３ｂを備えており、より具体的には、１つの単位セル３において複数の増幅トランジスタ１２３ａおよび１２３ｂを並列に設けられているため、低ノイズの固体撮像装置を実現することができる。
【０１１５】
すなわち、本発明は、固体撮像装置の感度特性、分光特性と低ノイズ特性を高い次元で両立させることが出来る。
【０１１６】
（変形例１）
ここで、本実施の形態における変形例１について説明する。
【０１１７】
上記実施の形態では、単位セルで複数の増幅トランジスタがソース領域を共有するとしたが、本変形例では、単位セルで複数の増幅トランジスタがソース領域を共有する。
【０１１８】
また、上記実施の形態では、単位セルで２つの増幅トランジスタが並列に設けられるとした。しかし、単位セルで４つの増幅トランジスタが並列に設けることにより増幅トランジスタのゲート長Ｌのサイズを小さくし、横線状のランダムノイズを更に低減することができる。従って、本変形例では、単位セルで複数の増幅トランジスタがソース領域を共有する。
【０１１９】
図１０は、本変形例に係る単位セル３の素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【０１２０】
４つの増幅トランジスタは、ゲート電極１４６ａおよび１４６ｂ、ソース領域１４７ａおよび１４７ｂならびにドレイン領域１４５、１４５ｂおよび１４５ｃにより構成されている。
【０１２１】
４つの増幅トランジスタのソース領域１４７ａおよび１４７ｂは、それぞれ対応する複数のコンタクト部１５５ａおよび１５５ｂのいずれかを介して垂直信号線１９に接続されている。４つの増幅トランジスタのドレイン領域１４５、１４５ｂおよび１４５ｃは、コンタクト部１５４、１５４ｂおよび１５４ｃを介して導電線である電源線１３２に接続されている。
【０１２２】
なお、水平方向に隣接する単位セル３では、複数の増幅トランジスタはソース領域を共有してもよい。
【０１２３】
（変形例２）
また、本実施の形態における変形例２について説明する。
【０１２４】
上記実施の形態では、水平方向に隣接する単位セル３で複数の増幅トランジスタがドレイン領域を共有するとした。しかし、大判の半導体基板を用いることのできる固体撮像装置などの小型化が特に要求されない用途においては、水平方向に隣接する単位セル３でドレイン領域は共有されなくてもよい。
【０１２５】
図１１は、本変形例に係る単位セル３の素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【０１２６】
水平方向に隣接する単位セル３において、複数の増幅トランジスタはドレイン領域１４５ｂを共有していない。
【０１２７】
（変形例３）
また、本実施の形態における変形例３について説明する。
【０１２８】
上記実施の形態では、増幅トランジスタのゲート電極は別々に設けられて信号線で電気的に接続されるとした。しかし、増幅トランジスタでゲート電極が共有された場合には、共通のゲート電極とＦＤ領域とをつなぐ信号線の配線が容易となる。また、共通のゲート電極と信号線との間で複数のコンタクトを設けることができ、コンタクト不良率を抑制することができる。従って、本変形例では、単位セルで複数の増幅トランジスタがゲート電極を共有する。
【０１２９】
図１２は、本変形例に係る単位セル３の素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【０１３０】
単位セル３において、複数の増幅トランジスタのゲート電極１４６は共有されている。ＦＤ領域１４３および増幅トランジスタのゲート電極１４６は、コンタクト部１５０、１５１ａおよび１５１ｂ、ならびに導電線１３４を介して電気的に接続されている。
【０１３１】
（変形例４）
また、本実施の形態における変形例４について説明する。
【０１３２】
上記実施の形態では、複数の増幅トランジスタのゲート電極のコンタクトが対応するソース領域およびドレイン領域を結ぶ直線上に設けられている。しかし、コンタクトがチャネル上を避けて設けることにより、チャネルへのダメージを抑え、リーク特性等の劣化を抑えることができる。従って、本変形例では、複数の増幅トランジスタのコンタクトが対応するソース領域およびドレイン領域を結ぶ直線上に設けられない。
【０１３３】
図１３は、本変形例に係る単位セル３の素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【０１３４】
単位セル３において、複数の増幅トランジスタのゲート電極１４６は共有されている。増幅トランジスタのゲート電極１４６と導電線１３４を電気的に接続するコンタクト部１５１ａおよび１５１ｂは、ソース領域およびドレイン領域を結ぶ直線上、つまり増幅トランジスタのチャネル上方以外の領域に設けられている。
【０１３５】
（変形例５）
また、本実施の形態における変形例５について説明する。
【０１３６】
上記実施の形態では、単位セルの複数の増幅トランジスタは水平方向（行方向）に並べられている。しかし、単位セルの複数の増幅トランジスタを垂直方向（列方向）に並べることにより、画素を横長に形成することができる。画素部は横長であるため、画素を水平方向に長くすることで画素への斜め光の入射角特性が向上する。この効果は、例えば、４：３の画素のイメージセンサよりもハイビジョン（１６：９）のイメージセンサに用いる場合の方が顕著となる。従って、本変形例では、単位セルの複数の増幅トランジスタは垂直方向（列方向）に並べられる。
【０１３７】
また、上記実施の形態では、垂直方向に並ぶ画素が１つの単位セルを構成するとしたが、本変形例では、斜め方向に並ぶ画素が１つの単位セルを構成する。
【０１３８】
図１４および図１５は、本変形例に係る単位セル３の素子配置および配線レイアウトの一例を示す平面パターン図である。なお、図１４および図１５はそれぞれ第１層目の平面パターン図およびその上の第２層目の平面パターン図を示している。
【０１３９】
単位セル３において、複数の増幅トランジスタのゲート電極１４６ａおよび１４６ｂ、ソース領域１４７ならびにドレイン領域１４５ｂおよび１４５ｃは垂直方向に並んでいる。
【０１４０】
リセットトランジスタ１２４は、ゲート電極１４４、ソース領域１４７ｃおよびドレイン領域１４５ａにより構成されている。ソース領域１４７ｃはコンタクト部１５０ｂおよび１５０ｃを介してＦＤ領域１４３と電気的に接続されている。
【０１４１】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂとＦＤ領域１４３ａとはゲート電極１４１ａを挟んで隣り合うように設けられている。従って、ＦＤ領域１４３と増幅トランジスタのゲート電極１４６ａおよび１４６ｂとを接続する配線を短くできるので、ＦＤの寄生容量の増加を抑制し、ＦＤの電圧変換ゲインの低下を抑制することができる。
【０１４２】
なお、図１６の第１層目の平面パターン図に示されるように、単位セル３の複数の増幅トランジスタは、ドレイン領域を共有してもよい。この場合、単位セル３の複数の増幅トランジスタは、ゲート電極１４６ａおよび１４６ｂ、ソース領域１４７ａおよび１４７ｂならびにドレイン領域１４５により構成される。そして、ソース領域１４７ａおよび１４７ｂは、それぞれ対応する複数のコンタクト部１５５ａおよび１５５ｂのいずれかを介して垂直信号線１９に接続され、ドレイン領域１４５はコンタクト部１５４を介して導電線である電源線１３２に接続される。
【０１４３】
（変形例６）
また、本実施の形態における変形例６について説明する。
【０１４４】
上記実施の形態では、単位セルは選択トランジスタを有しない３トランジスタの構成を持つとしたが、本変形例では、単位セル３は選択トランジスタを有する４トランジスタの構成を持つ。
【０１４５】
図１７、図１８および図１９は、本変形例に係る単位セル３の素子配置および配線レイアウトの一例を示す平面パターン図である。なお、図１７、図１８および図１９はそれぞれ第１層目の平面パターン図、その上の第２層目の平面パターン図および更にその上の第３層目の平面パターン図を示している。
【０１４６】
ＦＤ１２５は、ＦＤ領域１４３ａおよび１２３ｂにより構成されている。転送トランジスタ１２２ａのゲート電極１４１ａが、光電変換素子１２１ａの光電変換領域１４２ａとＦＤ領域１４３ａとの間に配置されている。同様に、転送トランジスタ１２２ｂのゲート電極１４１ｂが、光電変換素子１２１ｂの光電変換領域１４２ｂとＦＤ領域１４３ｂとの間に配置されている。
【０１４７】
ＦＤ領域１４３ａは光電変換領域１４２ａの真横に配置され、またＦＤ領域１４３ｂは光電変換領域１４２ｂの真横に配置されている。ＦＤ領域が光電変換領域の真横にある場合には、斜めにある場合と比較してＦＤ領域から光電変換領域の位置一番深い位置までの距離が短くなるため、残像が残り難くなる。また、配線のパターニング（リソグラフィ工程）が用意になるため、製造が容易になる。さらに、１つの単位セル内で光電変換領域からＦＤ領域に信号電荷を読み出す方向を揃えることができるので、共有する画素での特性ずれを小さくすることができる。
【０１４８】
増幅トランジスタ１２３ａは、ゲート電極１４６、ソース領域１４７ａおよびドレイン領域１４５により構成されている。同様に、増幅トランジスタ１２３ｂは、ゲート電極１４６、ソース領域１４７ｂおよびドレイン領域１４５により構成されている。
【０１４９】
リセットトランジスタ１２４は、ゲート電極１４４、ソース領域１４７ｃおよびドレイン領域１４５ａにより構成されている。
【０１５０】
選択トランジスタは、ゲート電極１４９、ソース領域１４７ｄおよびドレイン領域１４５ｄにより構成されている。
【０１５１】
（変形例７）
また、本実施の形態における変形例７について説明する。
【０１５２】
上記実施の形態では、単位セルは図８に示されるような断面構造を有するとしたが、本変形例では、単位セルは入射光を光電変換素子に導く導波路構造を有する。
【０１５３】
図２０は、単位セル３の断面図（図６のＡ−Ａ‘における断面図）である。
光電変換領域１４２ｂ上方の部分において、層間絶縁膜１６７の表面に凹部が形成されており、さらに層間絶縁膜１６７の表面上には反射防止膜１７０が形成されている。これにより、入射光を光電変換領域１４２ｂに導く導波路構造が形成されるため、高感度の固体撮像装置を実現することができる。
【０１５４】
（変形例８）
また、本実施の形態における変形例８について説明する。
【０１５５】
上記実施の形態では、単位セルは図８に示されるような表面照射型の構造を有し、信号線などが形成された基板の表面から入射光が光電変換素子に入るとしたが、本変形例では、単位セルは裏面照射型の構造を有し、基板の表面と反対側の裏面から入射光が光電変換素子に入る。裏面照射型の単位セルの場合は、基板の信号線が形成された領域に対して裏面から光電変換素子に光が入射されるため、導電線を形成する領域の自由度が表面照射型の単位セルに対して向上する。
【０１５６】
図２１は、単位セル３の断面図（図６のＡ−Ａ’’における断面図）である。
カラーフィルタ１６８およびマイクロレンズ１６９は、Ｎ型基板１６１の裏面上に形成されている。これにより、入射光はカラーフィルタ１６８およびマイクロレンズ１６９を通過し、Ｎ型基板１６１の裏面から光電変換領域１４２ｂに入る。
【０１５７】
（実施の形態２）
本実施の形態の単位セル３は、２画素１セルではなく４画素１セルの構成を有するという点で第１の実施の形態の単位セル３と異なる。以下、第１の実施の形態と異なる点を中心に説明する。
【０１５８】
図２２は、１つの単位セル３の構成例を示す回路図である。
各単位セル３は、回路要素として、例えば、複数の光電変換素子１２１ａおよび１２１ｂ、複数の転送トランジスタ１２２ａおよび１２２ｂ、１つのフローティングディフュージョン（以下、ＦＤ）１２５、複数の増幅トランジスタ１２３ａおよび１２３ｂおよび１つのリセットトランジスタ１２４を含む。ここでは、各単位セル３が２個の光電変換素子１２１ａおよび１２１ｄ、即ち、２画素を含む構成を例示する。本発明の特徴は増幅トランジスタ１２３ａおよび１２３ｂを並列に設けていることである。
【０１５９】
各単位セル３は、垂直信号線１９と、転送制御信号線１３０ａ、１３０ｂ、１３０ｃおよび１３０ｄ、リセット信号線１３１ならびに電源線１３２と接続されている。転送制御信号線１３０ａ、１３０ｂ、１３０ｃおよび１３０ｄならびにリセット信号線１３１は、行方向に沿って配列された複数の単位セル３によって共用される。
【０１６０】
光電変換素子１２１ａ、１２１ｂ、１２１ｃおよび１２１ｄは、アノードがグランドに接続されており、入射光をその光量に応じた電荷（電子又は正孔）に光電変換して蓄積する。４つの光電変換素子１２１ａ、１２１ｂ、１２１ｃおよび１２１ｄは、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄのゲートに電気的に共通に接続されている。
【０１６１】
複数の転送トランジスタ１２２ａ、１２２ｂ、１２２ｃおよび１２２ｄは、複数の光電変換素子１２１ａ、１２１ｂ、１２１ｃおよび１２１ｄのそれぞれに対応する形で、光電変換素子１２１ａ、１２１ｂ、１２１ｃおよび１２１ｄとＦＤ１２５との間に配置されている。複数の転送トランジスタ１２２ａ、１２２ｂ、１２２ｃおよび１２２ｄは、それぞれ対応する複数の光電変換素子１２１ａ、１２１ｂ、１２１ｃおよび１２１ｄのいずれかで発生した信号電荷をＦＤ１２５に転送する。複数の転送トランジスタ１２２ａ、１２２ｂ、１２２ｃおよび１２２ｄそれぞれは、ソースが対応する複数の光電変換素子１２１ａ、１２１ｂ、１２１ｃおよび１２１ｄのいずれかのカソードに接続され、ゲートが対応する複数の転送制御信号線１３０ａ、１３０ｂ、１３０ｃおよび１３０ｄのいずれかに接続され、ドレインがＦＤ１２５および複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄのゲートに接続されている。
【０１６２】
１つのＦＤ１２５は、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄのゲートに電気的に共通に接続されていると同時に、複数の光電変換素子１２１ａ、１２１ｂ、１２１ｃおよび１２１ｄに電気的に共通に接続されている。
【０１６３】
複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄは、ゲートがＦＤ１２５に接続され、ドレインが電源線１３２に接続され、ソースが垂直信号線１９に接続されていて、光電変換素子１２１ａ、１２１ｂ、１２１ｃ又は１２１ｄに蓄積された信号電荷の量に応じた信号電圧を垂直信号線１９に出力する。すなわち、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄは、１つのＦＤ１２５の電位に応じた信号電圧を出力する。
【０１６４】
転送トランジスタ１２２ａ、１２２ｂ、１２２ｃおよび１２２ｄ、増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄならびにリセットトランジスタ１２４は、Ｎ型ＭＯＳトランジスタで構成される。なお、転送トランジスタ１２２ａ、１２２ｂ、１２２ｃおよび１２２ｄ、増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄならびにリセットトランジスタ１２４は、Ｐ型ＭＯＳトランジスタで構成されてもよい。
【０１６５】
図２２の単位セル３では、複数の転送トランジスタ１２２ａ、１２２ｂ、１２２ｃおよび１２２ｄのそれぞれのドレインが相互に接続されて１つのＦＤ１２５が形成されている。すなわち、複数の光電変換素子１２１ａ、１２１ｂ、１２１ｃおよび１２１ｄによってＦＤ１２５、リセットトランジスタ１２４ならびに増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄが共有化されている。
【０１６６】
上記の構成の単位セル３において、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄがオンする電位にＦＤ１２５の電位がセットされると、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄと定電流トランジスタ１３７とがソースフォロアを構成する。これにより、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄのゲートの電位からソース・ゲート間電圧分だけ降下した電位が垂直信号線１９に出力される。
【０１６７】
図２３は、図２２に示す単位セル３の素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【０１６８】
ＦＤ１２５は、複数のＦＤ領域１４３ａおよび１４３ｂにより構成されている。転送トランジスタ１２２ａのゲート電極１４１ａが、光電変換素子１２１ａの光電変換領域１４２ａとＦＤ領域１４３ａとの間に配置されている。同様に、転送トランジスタ１２２ｂのゲート電極１４１ｂが、光電変換素子１２１ｂの光電変換領域１４２ｂとＦＤ領域１４３ａとの間に配置されている。また、転送トランジスタ１２２ｃのゲート電極１４１ｃが、光電変換素子１２１ｃの光電変換領域１４２ｃとＦＤ領域１４３ｂとの間に配置されている。さらに、転送トランジスタ１２２ｄのゲート電極１４１ｄが、光電変換素子１２１ｄの光電変換領域１４２ｄとＦＤ領域１４３ｂとの間に配置されている。
【０１６９】
ＦＤ領域１４３ａはコンタクト部１５０ａを介してゲート電極１４６ａおよび１４６ｂと接続され、ＦＤ領域１４３ｂはコンタクト部１５０ｂを介してゲート電極１４６ｃおよび１４６ｄと接続されている。
【０１７０】
増幅トランジスタ１２３ａは、ゲート電極１４６ａ、ソース領域１４７ｅおよびドレイン領域１４５ｂにより構成されている。同様に、増幅トランジスタ１２３ｂは、ゲート電極１４６ｂ、ソース領域１４７ｅおよびドレイン領域１４５ｃにより構成されている。また、増幅トランジスタ１２３ｃは、ゲート電極１４６ｃ、ソース領域１４７ｆおよびドレイン領域１４５ｅにより構成されている。さらに、増幅トランジスタ１２３ｄは、ゲート電極１４６ｄ、ソース領域１４７ｆおよびドレイン領域１４５ｆにより構成されている。
【０１７１】
転送トランジスタ１２２ａのゲート電極１４１ａは、コンタクト部１５２ａを通して転送制御信号線１３０ａに接続されている。同様に、転送トランジスタ１２２ｂのゲート電極１４１ｂは、コンタクト部１５２ｂを通して転送制御信号線１３０ｂに接続されている。また、転送トランジスタ１２２ｃのゲート電極１４１ｃは、コンタクト部１５２ｃを通して転送制御信号線１３０ｃに接続されている。さらに、転送トランジスタ１２２ｄのゲート電極１４１ｄは、コンタクト部１５２ｄを通して転送制御信号線１３０ｄに接続されている。
【０１７２】
リセットトランジスタ１２４は、ゲート電極１４４、ソース領域１４７ｃおよびドレイン領域１４５ａにより構成されている。ソース領域１４７ｃはコンタクト部１５０ｂおよび１５０ｃを介してＦＤ領域１４３ｂと電気的に接続されている。
【０１７３】
複数のゲート電極１４１ａ、１４１ｂ、１４１ｃ、１４１ｄ、１４４、１４６ａ、１４６ｂ、１４６ｃおよび１４６ｄは、例えばポリシリコンで構成されている。
【０１７４】
複数のＦＤ領域１４３ａおよび１４３ｂ、リセットトランジスタ１２４のソース領域１４７ｃならびに増幅トランジスタのゲート電極１４６ａ、１４６ｂ、１４６ｃおよび１４６ｄは、コンタクト部１５０、１５１ａ、１５１ｂ、１５１ｅおよび１５１ｆを介して電気的に接続されている。
【０１７５】
リセットトランジスタ１２４のドレイン領域１４５ａと複数の増幅トランジスタのドレイン領域１４５ｂ、１４５ｃ、１４５ｅおよび１４５ｆとは、コンタクト部１５４ｂ、１５４ｃ、１５４ｄおよび１５４ｅを介して導電線である電源線１３２に接続されている。
【０１７６】
複数の増幅トランジスタのソース領域１４７ｅおよび１４７ｆは、コンタクト部１５５ｃおよび１５５ｄを介してそれぞれ垂直信号線１９に接続されている。
【０１７７】
１つの単位セル３に対して１つの割合でウェルコンタクト領域１４８が配置されている。ウェルコンタクト領域１４８は、ウェル電圧、例えばグランドレベルを供給するための行方向に延びるウェル電圧供給線１５７に対してウェルコンタクト部１５６を介して電気的に接続されている。これによって、ウェルの電圧を固定することができる。
【０１７８】
単位セル３では、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄの配置に関して、全てのドレイン領域およびソース領域を結ぶ直線状に設けることにより、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄの配置領域を縮小することができる。
【０１７９】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂはソース領域１４７ｅを共有し、複数の増幅トランジスタ１２３ｃおよび１２３ｄはソース領域１４７ｆを共有していることから、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄの領域を広く確保することができる。これにより、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄのゲート幅Ｗのサイズを大きくとることができ、ランダムノイズの抑制効果を高めることができる。
【０１８０】
なお、本実施の形態の単位セル３においても、図１６に示したように、複数の増幅トランジスタ１２３ａおよび１２３ｂならびに複数の増幅トランジスタ１２３ｃおよび１２３ｄのぞれぞれでドレイン領域が共有されてもよい。
【０１８１】
単位セル３では、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄのゲート幅Ｗおよびゲート長Ｌの寸法が同じであるため、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄのトランジスタサイズバラツキに起因する閾値電圧Ｖｔｈのばらつきを抑制することができる。すなわち、ソースフォロア回路の入力をＶｉｎ、出力をＶｏｕｔ、αをソースフォロアの回路ゲイン（０．９倍程度）とすると、Ｖｏｕｔ=α（Ｖｉｎ−Ｖｔｈ）であらわすことができる。閾値電圧Ｖｔｈのばらつきを抑制することで、垂直信号線１９に出力される電圧Ｖｏｕｔの電圧ばらつきを抑制することができる。その結果、ソースフォロア回路のダイナミックレンジの確保およびダイナミックレンジのばらつきの抑制を実現することができる。
【０１８２】
単位セル３では、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄのチャネルは埋め込みチャネルで形成されるため、電圧信号は酸化膜とシリコン界面での結晶欠陥の影響を受けにくくなり、１／ｆノイズの１種といわれるランダムテレグラフシグナルノイズ（ＲＴＳノイズ）などを抑制することができる。
【０１８３】
単位セル３では、増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄは４個並列に配置されている。従って、単位セル３および定電流源起因のランダムノイズを１／√４倍に抑制することができる。
【０１８４】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂのゲート電極１４６ａおよび１４６ｂが金属配線である信号線で電気的に接続されている。同様に、複数の増幅トランジスタ１２３ｃおよび１２３ｄのゲート電極１４６ｃおよび１４６ｄが金属配線である信号線で電気的に接続されている。これにより、複数のゲート電極１４６ａ、１４６ｂ、１４６ｃおよび１４６ｄのそれぞれについて垂直方向の長さを小さく抑えることができ、増幅トランジスタのゲート幅Ｗを大きくとることができる。また、コンタクト部１５５ｃおよび１５５ｄの周りは左右にゲート電極が配置されないレイアウトとすることが可能となるため、コンタクト部１５５ｃおよび１５５ｄを安定してとることができる。
【０１８５】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂと転送トランジスタ１２２ａおよび１２２ｂのゲート電極１４１ａおよび１４１ｂとは、増幅トランジスタ１２３ａのドレイン領域１４５ｂを介して隣接する。従って、増幅トランジスタ１２３ａおよび１２３ｂの閾値電圧Ｖｔｈを調整するゲート電極１４６ａおよび１４６ｂ下の拡散領域（チャネル領域）と転送トランジスタ１２２ａおよび１２２ｂのゲート電極１４１ａおよび１４１ｂ下の領域チャネルとを電源線に接続された拡散領域を介して電気的に分断することができる。その結果、転送トランジスタ１２２ａおよび１２２ｂによる画素からの読み出し特性に影響を与えることなく、複数の増幅トランジスタ１２３ａおよび１２３ｂの閾値電圧Ｖｔｈの調整を行うことができる。例えば、熱ノイズはＶｎ＾２=８ｋ×Ｔ／（３ｇｍ）、ｇｍ＝（μ×Ｃｏｘ）Ｗ／Ｌ×（Ｖｇｓ−Ｖｔｈ）で表すことができるが、閾値電圧Ｖｔｈを小さくすることで、ｇｍを高くし、熱ノイズを抑制することができる。
【０１８６】
単位セル３では、複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄが設けられ、増幅トランジスタのゲート面積を増やすことができるため、画素の読み出し特性に影響を与えることなく、増幅トランジスタのレイアウトおよびプロセス（製造）条件の自由度を高めることができる。
【０１８７】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂとＦＤ領域１４３ａとはゲート電極１４１ａを挟んで隣り合うように設けられている。従って、ＦＤ領域１４３ａと増幅トランジスタのゲート電極１４６ａおよび１４６ｂとを接続する配線を短くできるので、ＦＤの寄生容量の増加を抑制し、ＦＤの電圧変換ゲインの低下を抑制することができる。
【０１８８】
以上のように、本実施の形態の固体撮像装置１００によれば、１つの単位セル３において複数の増幅トランジスタ１２３ａ、１２３ｂ、１２３ｃおよび１２３ｄを並列に設けることによりノイズを低減することができるため、低ノイズの固体撮像装置を実現することができる。
【０１８９】
また、実施形態１と同じ特徴も備えているため、本発明は、固体撮像装置の感度特性、分光特性と低ノイズ特性を高い次元で両立させることが出来る。
【０１９０】
（変形例９）
ここで、本実施の形態における変形例９について説明する。
【０１９１】
上記実施の形態では、１つの単位セルは斜め方向に隣接する４つの画素を含むとしたが、本変形例では、１つの単位セルは垂直方向および水平方向に隣接する画素を含む。
【０１９２】
また、上記実施の形態では、１つの単位セルは並列に配置された４個の増幅トランジスタを含むとしたが、本変形例では、１つの単位セルは並列に配置された２個の増幅トランジスタを含む。
【０１９３】
図２４は、本変形例に係る単位セル３の素子配置および配線レイアウトの一例を示す第１層目の平面パターン図である。
【０１９４】
ＦＤ１２５は、ＦＤ領域１４３により構成されている。転送トランジスタ１２２ａのゲート電極１４１ａが、光電変換素子１２１ａの光電変換領域１４２ａとＦＤ領域１４３との間に配置されている。同様に、転送トランジスタ１２２ｂのゲート電極１４１ｂが、光電変換素子１２１ｂの光電変換領域１４２ｂとＦＤ領域１４３との間に配置されている。また、転送トランジスタ１２２ｃのゲート電極１４１ｃが、光電変換素子１２１ｃの光電変換領域１４２ｃとＦＤ領域１４３との間に配置されている。さらに、転送トランジスタ１２２ｄのゲート電極１４１ｄが、光電変換素子１２１ｄの光電変換領域１４２ｄとＦＤ領域１４３との間に配置されている。
【０１９５】
増幅トランジスタ１２３ａは、ゲート電極１４６ａ、ソース領域１４７およびドレイン領域１４５ｂにより構成されている。同様に、増幅トランジスタ１２３ｂは、ゲート電極１４６ｂ、ソース領域１４７およびドレイン領域１４５ｃにより構成されている。
【０１９６】
リセットトランジスタ１２４は、ゲート電極１４４、ＦＤ領域１４３およびドレイン領域１４５ａにより構成されている。
【０１９７】
複数の増幅トランジスタのソース領域１４７は、垂直信号線１９に接続されている。
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂの配置に関して、全てのドレイン領域およびソース領域を結ぶ直線状に設けることにより、複数の増幅トランジスタ１２３ａおよび１２３ｂの配置領域を縮小することができる。
【０１９８】
単位セル３では、複数の増幅トランジスタ１２３ａおよび１２３ｂはソース領域１４７を共有していることから、複数の増幅トランジスタ１２３ａおよび１２３ｂ、１２３ｃおよび１２３ｄの領域を広く確保することができる。これにより、複数の増幅トランジスタ１２３ａおよび１２３ｂのゲート幅Ｗのサイズを大きくとることができ、ランダムノイズの抑制効果を高めることができる。
【０１９９】
単位セル３では、増幅トランジスタ１２３ａおよび１２３ｂは２個並列に配置されている。従って、単位セル３および定電流源起因のランダムノイズを１／√２倍に抑制することができる。
【０２００】
以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【０２０１】
例えば、上記実施の形態において、Ａ／Ｄ変換回路２５は、固体撮像装置１００の外部に備えられてもよい。
【０２０２】
また、上記実施の形態において、単位セル３は、２層の配線構造を有するとしたが、３層以上の配線構造を有していても構わない。この場合には、電源線１３２を強化することができる。また、電源線１３２の熱抵抗を下げることができるので、電源線からのノイズを抑制することができる。例えば、２層目の電源線１３２にコンタクトを設け、電源線１３２を複数の光電変換領域１４２ａおよび１４２ｂで開口するよう格子状にレイアウトすることで、上下方向および左右方向に対して電源線１３２の抵抗を下げることができる。
【０２０３】
また、上記実施の形態において、固体撮像装置は積層型イメージセンサであってもよい。この場合、単位セル３では、図２５の断面図に示されるように、画素電極１８０、有機光電変換膜１８１、対向電極１８２、カラーフィルタ１６８およびマイクロレンズ１６９が層間絶縁膜１６７上に形成される。
【０２０４】
また、上記実施の形態において、単位セル３は、転送トランジスタを含む構成であるとしたが、転送トランジスタを含まない構成であってもよい。この場合には、例えば、光電変換領域１４２ａ上にコンタクトを設け、導電線を介してこのコンタクトを増幅トランジスタのゲート電極１４６ａのコンタクト部１５１ａに接続すればよい。
【産業上の利用可能性】
【０２０５】
本発明は、固体撮像装置に利用でき、例えばデジタルカメラ等に利用することができる。
【符号の説明】
【０２０６】
３    単位セル
１０    画素部（画素アレイ）
１４    垂直走査回路（行走査回路）
１８    水平信号線
１９    垂直信号線
２５    ＡＤ変換（アナログ／デジタルコンバーター）回路
２６    カラムＡＤ回路
２７    参照信号生成部
２７ａ    ＤＡＣ（デジタル／アナログコンバーター）
２８    出力Ｉ／Ｆ
３０    通信・タイミング制御部
４２    カラムアンプ
１００    固体撮像装置
１１０    レンズ
１２０    ＤＳＰ（デジタル信号処理回路）
１２１ａ、１２１ｂ、１２１ｃ、１２１ｄ    光電変換素子
１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ    転送トランジスタ
１２３ａ、１２３ｂ、１２３ｃ、１２３ｄ    増幅トランジスタ
１２４    リセットトランジスタ
１２５    フローティングディフュージョン（ＦＤ）
１３０    画像表示デバイス
１３０ａ、１３０ｂ、１３０ｃ、１３０ｄ    転送制御信号線
１３１    リセット信号線
１３２    電源線
１３４    導電線
１３５    バイアス電源
１３７    定電流トランジスタ
１４０    画像メモリ
１４１ａ、１４１ｂ、１４１ｃ、１４１ｄ、１４４、１４６、１４６ａ、１４６ｂ、１４６ｃ、１４６ｄ、１４９    ゲート電極
１４２ａ、１４２ｂ、１４２ｃ、１４２ｄ    光電変換領域
１４３、１４３ａ、１４３ｂ    ＦＤ領域
１４５、１４５ａ、１４５ｂ、１４５ｃ、１４５ｄ、１４５ｅ、１４５ｆ    ドレイン領域
１４７、１４７ａ、１４７ｂ、１４７ｃ、１４７ｄ、１４７ｅ、１４７ｆ    ソース領域
１４８    ウェルコンタクト領域
１５０、１５０ａ、１５０ｂ、１５０ｃ、１５１ａ、１５１ｂ、１５１ｅ、１５１ｆ、１５２ａ、１５２ｂ、１５２ｃ、１５２ｄ、１５３、１５４、１５４ａ、１５４ｂ、１５４ｃ、１５４ｄ、１５４ｅ、１５５、１５５ａ、１５５ｂ、１５５ｃ、１５５ｄ    コンタクト部
１５６    ウェルコンタクト部
１５７    ウェル電圧供給線
１６１    Ｎ型基板
１６２    Ｐウェル
１６６    素子分離領域
１６７    層間絶縁膜
１６８    カラーフィルタ
１６９    マイクロレンズ
１７０    反射防止膜
１８０    画素電極
１８１    有機光電変換膜
１８２    対向電極
２５２    電圧比較部
２５４    カウンタ部
２５６    データ記憶部
２５８    スイッチ
２６２    信号保持容量
２６３    信号保持スイッチ
２７６、２７７    容量素子
【図１】
2011181595.tif 000003
【図２】
2011181595.tif 000004
【図３】
2011181595.tif 000005
【図４】
2011181595.tif 000006
【図５】
2011181595.tif 000007
【図６】
2011181595.tif 000008
【図７】
2011181595.tif 000009
【図８】
2011181595.tif 000010
【図９】
2011181595.tif 000011
【図１０】
2011181595.tif 000012
【図１１】
2011181595.tif 000013
【図１２】
2011181595.tif 000014
【図１３】
2011181595.tif 000015
【図１４】
2011181595.tif 000016
【図１５】
2011181595.tif 000017
【図１６】
2011181595.tif 000018
【図１７】
2011181595.tif 000019
【図１８】
2011181595.tif 000020
【図１９】
2011181595.tif 000021
【図２０】
2011181595.tif 000022
【図２１】
2011181595.tif 000023
【図２２】
2011181595.tif 000024
【図２３】
2011181595.tif 000025
【図２４】
2011181595.tif 000026
【図２５】
2011181595.tif 000027