(57)【要約】【課題】２つの読取デバイスが交互に１ライン分出力するタイミングに合わせて、２つの読取デバイスのＡ／Ｄ変換する際の基準値に対応するＰＷＭ信号を積分回路に入力する。すると、積分回路の過渡現象によって、入力されたＰＷＭ信号を積分して所望の基準値の信号を生成するのに時間がかかる。そのため、出力中の読取デバイスの正確な基準値がＡ／Ｄ変換回路に入力されないことにより、画質が劣化するという問題があった。【解決手段】  Ａ／Ｄ変換回路の基準となる基準値を、一方の画像読取部の有効画素の受光素子がアナログ信号の出力を終了した時に、他方の画像読取部のＰＷＭ信号を出力開始することによって、積分回路の過渡現象が起きる時間を長く確保でき、安定した基準値の信号を生成することができる。【選択図】図８
2011139236.tif 000002
【特許請求の範囲】
【請求項１】
原稿の画像の読み取りに有効な受光素子からなる有効画素列と、該有効画素列の前後に原稿の画像の読み取りに無効な受光素子からなるダミー画素列と、が１ライン配列された複数の受光素子を有し、前記受光素子が受光した反射光の光量に応じたアナログの読取画像信号を前記受光素子が配列された順に出力し、原稿の表面と裏面とをそれぞれ読み取れるように配置された２つの画像読取部と、
前記画像読取部のうち、一方から出力される前記読取画像信号を、デジタル信号に変換するアナログ・デジタル変換部と、
一方の前記画像読取部が出力する読取画像信号を所定ライン分出力する毎に、他方の画像読取部が出力する読取画像信号を前記アナログ・デジタル変換部に入力するように切換える切換部と、
前記アナログ・デジタル変換部が変換する際の基準となる基準値を前記画像読取部毎に記憶する記憶部と、
前記記憶部に記憶された前期画像読取部の基準値に応じたデューティ比のＰＷＭ信号を出力するＰＷＭ信号部と、
前記ＰＷＭ信号部から出力されたＰＷＭ信号を積分して当該基準値を示す基準信号を生成し、前記アナログ・デジタル変換部に入力する積分回路と、
前記一方の画像読取部の有効画素列が前記所定ライン最後の１ラインに当たる読取画像信号を出力終了時に、前記他方の画像読取部の基準値に応じたＰＷＭ信号を前記ＰＷＭ信号部が出力するように制御する制御部を備えること、
を特徴とする画像読取装置。
【請求項２】
請求項１記載の画像読取装置であって、
前記記憶部に記憶された前記一方の画像読取部の基準値と前記他方の画像読取部の基準値との大小を比較する比較部を有し、
前記制御部は、
前記一方の画像読取部の有効画素列が前記所定ライン最後の１ラインに当たる読取画像信号を出力終了時に、前記他方の画像読取部の基準値が前記比較部によって大きいとされた場合には、前記ＰＷＭ信号部がデューティ比が最大のＰＷＭ信号を一定期間出力してから前記他方の画像読取部の基準値に応じたＰＷＭ信号を出力開始するように制御し、
前記他方の画像読取部の基準値が前記比較部によって小さいとされた場合には、前記ＰＷＭ信号部がデューティ比が最小のＰＷＭ信号を一定期間出力してから前記他方の画像読取部の基準値に応じたＰＷＭ信号を出力開始するように制御すること、
を特徴とする画像読取装置。
【請求項３】
請求項２記載の画像読取装置であって、
前記記憶部は、前記積分回路が前記一方の画像読取部の基準値に応じた基準信号を出力時から、デューティ比が最小とデューティ比が最大であるＰＷＭ信号をそれぞれ積分することによって、前記一方の画像読取部の基準値から前記他方の画像読取部の基準値に変わるまでの経過時間をそれぞれ記憶し、
前記制御部は、
前記他方の画像読取部の基準値が前記比較部によって大きいとされた場合にはデューティ比が最大のＰＷＭ信号を前記記憶部に記憶されたデューティ比が最大における経過時間の間出力してから前記他方の画像読取部の基準値に応じたＰＷＭ信号を出力開始するように制御し、
前記他方の画像読取部の基準値が前記比較部によって小さいとされた場合にはデューティ比が最小のＰＷＭ信号を前記記憶部に記憶されたデューティ比が最小における経過時間
の間出力してから前記他方の画像読取部の基準値に応じたＰＷＭ信号を出力開始するように制御すること、
を特徴とする画像読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、原稿の両面を読み取ることが可能な画像読取装置に関する。
【背景技術】
【０００２】
従来、自動原稿搬送装置（ＡＤＦ：Automatic Document Feeder）を備えた複写機やフ
ァクシミリなどの画像読取装置では、特許文献１に示されるように、原稿の表面と裏面のそれぞれの画像を２つの読取デバイスで読み取り、いずれの読取デバイスの読み取った読取信号であるかに応じて、選択された読取信号を、１つのＡ／Ｄ変換回路で変換することによって画像データを求める技術がある。
また、特許文献２には、Ａ／Ｄ変換回路が変換する際の基準値となるリファレンス値を入力し、そのリファレンス値に基づいて読取信号を画像データに変換する画像読取装置に関する技術が示されている。そのＡ／Ｄ変換回路に入力される基準値は、Ｄ／Ａコンバータによってアナログの基準値に変換され、Ａ／Ｄ変換回路に入力される。
また、Ｄ／Ａコンバータを用いずに、より安価なコンデンサＣと抵抗Ｒとからなる積分回路が、基準値に対応するデューティ比のＰＷＭ（Pulse Width Modulation）信号を積分することによって、アナログの基準値の信号を生成することが、Ｄ／Ａコンバータを実装するより簡易的な周知の技術としてよく知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−４６４８５号公報
【特許文献２】特開平６−１３３１０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記特許文献１のように、２つの読取デバイスが交互に１ライン分出力する毎に、Ａ／Ｄ変換回路が読み取った読取値を画像データに変換する際に、Ｄ／Ａコンバータを用いずに、積分回路を用いて、アナログの基準値の信号を生成すると、以下のような問題があった。
２つの読取デバイスが交互に１ライン分出力するタイミングに合わせて、２つの読取デバイスのＡ／Ｄ変換する際の基準値に対応するＰＷＭ信号を積分回路に入力する。すると、積分回路の過渡現象によって、入力されたＰＷＭ信号を積分して所望の基準値の信号を生成するのに時間がかかる。そのため、出力中の読取デバイスの正確な基準値がＡ／Ｄ変換回路に入力されないことにより、画質が劣化するという問題があった。
そこで、本件提案の発明は、上記した問題を解決することが可能な画像読み取り装置を提供することである。
【課題を解決するための手段】
【０００５】
上記目的を達成する為に、請求項１に記載の発明の画像読取装置は、原稿の画像の読み取りに有効な受光素子からなる有効画素列と、該有効画素列の前後に原稿の画像の読み取りに無効な受光素子からなるダミー画素列と、が１ライン配列された複数の受光素子を有し、前記受光素子が受光した反射光の光量に応じたアナログの読取画像信号を前記受光素子が配列された順に出力し、原稿の表面と裏面とをそれぞれ読み取れるように配置された２つの画像読取部と、前記画像読取部のうち、一方から出力される前記読取画像信号を、デジタル信号に変換するアナログ・デジタル変換部と、一方の前記画像読取部が出力する読取画像信号を所定ライン分出力する毎に、他方の画像読取部が出力する読取画像信号を前記アナログ・デジタル変換部に入力するように切換える切換部と、前記アナログ・デジ
タル変換部が変換する際の基準となる基準値を前記画像読取部毎に記憶する記憶部と、前記記憶部に記憶された前期画像読取部の基準値に応じたデューティ比のＰＷＭ信号を出力するＰＷＭ信号部と、前記ＰＷＭ信号部から出力されたＰＷＭ信号を積分して当該基準値を示す基準信号を生成し、前記アナログ・デジタル変換部に入力する積分回路と、前記一方の画像読取部の有効画素列が前記所定ライン最後の１ラインに当たる読取画像信号を出力終了時に、前記他方の画像読取部の基準値に応じたＰＷＭ信号を前記ＰＷＭ信号部が出力するように制御する制御部を備えることを特徴としている。
【０００６】
また、請求項２に記載の発明の画像読取装置は、請求項１記載の画像読取装置であって、前記記憶部に記憶された前記一方の画像読取部の基準値と前記他方の画像読取部の基準値との大小を比較する比較部を有し、前記制御部は、前記一方の画像読取部の有効画素列が前記所定ライン最後の１ラインに当たる読取画像信号を出力終了時に、前記他方の画像読取部の基準値が前記比較部によって大きいとされた場合には、前記ＰＷＭ信号部がデューティ比が最大のＰＷＭ信号を一定期間出力してから前記他方の画像読取部の基準値に応じたＰＷＭ信号を出力開始するように制御し、前記他方の画像読取部の基準値が前記比較部によって小さいとされた場合には、前記ＰＷＭ信号部がデューティ比が最小のＰＷＭ信号を一定期間出力してから前記他方の画像読取部の基準値に応じたＰＷＭ信号を出力開始するように制御することを特徴としている。
【０００７】
また、請求項３に記載の発明の画像読取装置は、請求項２記載の画像読取装置であって、前記記憶部は、前記積分回路が前記一方の画像読取部の基準値に応じた基準信号を出力時から、デューティ比が最小とデューティ比が最大であるＰＷＭ信号をそれぞれ積分することによって、前記一方の画像読取部の基準値から前記他方の画像読取部の基準値に変わるまでの経過時間をそれぞれ記憶し、前記制御部は、前記他方の画像読取部の基準値が前記比較部によって大きいとされた場合にはデューティ比が最大のＰＷＭ信号を前記記憶部に記憶されたデューティ比が最大における経過時間の間出力してから前記他方の画像読取部の基準値に応じたＰＷＭ信号を出力開始するように制御し、前記他方の画像読取部の基準値が前記比較部によって小さいとされた場合にはデューティ比が最小のＰＷＭ信号を前記記憶部に記憶されたデューティ比が最小における経過時間の間出力してから前記他方の画像読取部の基準値に応じたＰＷＭ信号を出力開始するように制御することを特徴としている。
【発明の効果】
【０００８】
請求項１に記載の発明によれば、Ａ／Ｄ変換回路の基準となる基準値を、一方の画像読取部の有効画素の受光素子がアナログ信号の出力を終了した時に、他方の画像読取部のＰＷＭ信号を出力開始することによって、積分回路の過渡現象が起きる時間を長く確保でき、安定した基準値の信号を生成することができる。
【０００９】
請求項２に記載の発明によれば、前記一方の画像読取部の有効画素列が前記所定ライン最後の１ラインに当たる読取画像信号を出力終了時に、前記他方の画像読取部の基準値が前記比較部によって大きいとされた場合には、前記ＰＷＭ信号部がデューティ比が最大のＰＷＭ信号を一定期間出力することによって、前記積分回路による一方の画像読取部の基準値から他方の画像読取部の基準値への変化を早めることができる。同様に、前記他方の画像読取部の基準値が前記比較部によって小さいとされた場合には、前記ＰＷＭ信号部がデューティ比が最小のＰＷＭ信号を一定期間出力することによって、前記積分回路による一方の画像読取部の基準値から他方の画像読取部の基準値への変化を早めることができる。
【００１０】
請求項３に記載の発明によれば、前記他方の画像読取部の基準値が前記比較部によって
大きいとされた場合には、前記ＰＷＭ信号部がデューティ比が最大のＰＷＭ信号を、前記記憶部に記憶された該当する経過時間の間出力すると、前記他方の画像読取部の基準値の値となるため、積分回路による基準値の変化を早めることができる。同様に、前記他方の画像読取部の基準値が前記比較部によって小さいとされた場合には、前記ＰＷＭ信号部がデューティ比が最大のＰＷＭ信号を、前記記憶部に記憶された該当する経過時間の間出力すると、前記他方の画像読取部の基準値の値となるため、積分回路による基準値の変化を早めることができる。
【図面の簡単な説明】
【００１１】
【図１】画像読取装置の断面を模式的に示す説明図である。
【図２】読取デバイス２１０の構成図。
【図３】読取デバイス２１０のフォトセンサの配列を示す図である。
【図４】画像読取装置１０の電気的な構成を示す回路ブロック図である。
【図５】画像読取装置１０のメインフローチャート。
【図６】画像読取装置１０の読取処理に関するフローチャート。
【図７】本発明の特徴的構成である裏表の読取処理に関するフローチャート。
【図８】第１実施形態における画像読取装置１０のタイミングチャート。
【図９】第２実施形態における比較処理に関するフローチャート。
【図１０】第２実施形態における画像読取装置１０のタイミングチャート。
【図１１】積分回路９７の過渡現象を説明するためのグラフ。
【図１２】読取デバイス２１０のフォトセンサの配列を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について図面を用いて説明する。尚、本発明の実施の形態は、下記の実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態を採りうる。
【００１３】
図１は、画像読取装置１０の断面を模式的に示す説明図である。画像読取装置１０は、装置本体２０と、この装置本体２０の上部に配置された自動原稿搬送装置（ＡＤＦ：Auto
Document Feeder）３０とを備えている。このＡＤＦ３０は、装置本体２０に対して回動自在に設けられている。装置本体２０の上面は、図１に示すように、ＡＤＦ３０により被覆される。
【００１４】
ＡＤＦ３０は、原稿が載置される給紙トレイ１１０と、原稿が排出される排紙トレイ１３０と、給紙トレイ１１０に載置された原稿を、搬送路（図１中の点線）に沿って搬送する搬送ローラ１２１〜１２７を有している。また、ＡＤＦ３０は、搬送ローラ１２１〜１２７によって搬送された原稿を排紙トレイ１３０に搬送する排紙ローラ１２８、１２９を有している。
【００１５】
なお、これ以降の説明において、原稿が給紙トレイ１１０に載置された際に、図１における上方向の原稿の面を原稿の表面とし、図１における下方向の原稿の面を原稿の裏面とする。
【００１６】
また、この搬送経路上には、対応する位置において搬送中の原稿の有無を検知するためセンサとして、Ｆセンサ３１０，ＲＢセンサ３２０，Ｒセンサ３３０が設けられている。
【００１７】
搬送路には、原稿の裏面の画像読み取りを行うための読取デバイス２１０（画像読取部の一例）が原稿押え２２０の対応する位置に、設けられている。原稿押え２２０は、通過する原稿を読取デバイス２１０の読取面に押圧するものである。なお、この読取デバイス２１０は、典型的にはＣＩＳ（Contact Image Sensor）やＣＣＤ（Charge Coupled Devic
e）が採用される。
【００１８】
また、原稿の表面の画像読み取りを行うために、装置本体２０に設けられた読取デバイス２３０（画像読取部の一例）が、原稿押え２４０の対応する位置に、設けられている。原稿押え２４０は、搬送経路上の原稿押え２４０の対応する位置を通過する原稿を読取デバイス２３０の読取面に押圧するものである。なお、この読取デバイス２３０も典型的にはＣＩＳ（Contact Image Sensor） やＣＣＤ（Charge Coupled Device）が採用される。
【００１９】
上述したように、搬送路を挟んで対向する一方の側から読取デバイス２１０によって原稿の裏面が読み取られる。そして、搬送路を挟んで対向する他方の側から読取デバイス２３０によって原稿の表面が読み取られる。なお、原稿押え２２０、２４０は、所定の反射率を有する白板である。
【００２０】
画像読取装置１０は、ＡＤＦ３０が適用可能なものであれば如何なる構成のものであってもよい。なお、本実施形態は、本発明が装置本体２０及びこれに適用可能なＡＤＦ３０として実施される場合を例示するが、本発明は、トナーやインクなどの画像記録材を記録用紙に付着させて画像を記録する画像記録装置や、この画像記録装置において画像記録位置に記録用紙を搬送するシート搬送装置として実施されてもよい。
【００２１】
次に、図２は、読取デバイス２１０の構成を更に詳細に表わす図面である。なお、読取デバイス２３０の構成も読取デバイス２１０の構成と基本的に同じものである。読取デバイス２１０は、光源（不図示）と、光を検出するフォトセンサ２１２（受光素子の一例）と、スイッチ回路２１３と、バッファ２１４と、スイッチ２１５と、シフトレジスタ２１６と、アンプ２１７とを含んで構成されている。
【００２２】
なお、フォトセンサ２１２は、主走査方向にそって１列に複数配置（本実施形態の場合、１０１２２個、解像度６００ｄｐｉ）されている。そして、各フォトセンサ２１２に対応して、バッファ２１４と、スイッチ２１５とがそれぞれ設けられている。
【００２３】
読取デバイス２１０は、光源（不図示）によって、後述する波形生成部１０３からのトリガー信号（ＴＲＩＧ）が入力されたタイミングで、原稿の裏面に光が照射される。その照射された光が、原稿の裏面によって反射される。１列に複数配置されたフォトセンサ２１２は、原稿の裏面によって反射された反射光を検出し、それぞれ蓄積する。
【００２４】
再び、トリガー信号が入力されたとき、スイッチ回路２１３は、一斉にスイッチをオンする。すると、各フォトセンサ２１２に蓄積された反射光の光量は、各バッファ２１４にそれぞれ記憶される。すると、各フォトセンサ２１２に蓄積された反射光の光量は空となる。
【００２５】
また、シフトレジスタ２１６は、各フォトセンサ２１２に対応してフリップフロップ回路２１８を備える。そして、トリガー信号とクロック信号は、シフトレジスタ２１６にそれぞれ入力されている。
【００２６】
Ｐ１のフォトセンサ２１２に対応するフリップフロップ回路２１８は、少なくとも上述したトリガー信号が入力されてから各フォトセンサ２１２に蓄積された反射光の光量が、各バッファ２１４に全て記憶された後に、Ｐ１のフォトセンサ２１５に対応するスイッチ２１５をオンするように制御する。
【００２７】
Ｐ１のフォトセンサ２１５に対応するスイッチ２１５をオンとなると、Ｐ１に対応するバッファ２１４に蓄積された反射光の光量は、アンプ２１７によって増幅され、アナログ
信号の読取信号として出力される。
【００２８】
Ｐ２のフォトセンサ２１２に対応するフリップフロップ回路２１８は、上述したＰ１のフォトセンサ２１５に対応するスイッチ２１５がオンされた後、Ｐ２のフォトセンサ２１５に対応するスイッチ２１５をオンするように制御する。そして、Ｐ１と同様に、Ｐ２に対応するバッファ２１４に蓄積された反射光の光量が、アンプ２１７によって増幅され、アナログ信号の読取画像信号（読取画像信号の一例）として出力される。
【００２９】
シフトレジスタ２１６は、入力されるトリガー信号とクロック信号に基づいて、順番にスイッチ２１５をオンすることで、読取デバイス２１０は、各フォトセンサ２１２に蓄積された反射光の光量に応じたアナログ信号の読取画像信号として出力する。
【００３０】
すなわち、読取デバイス２１０は、トリガー信号が入力されると、読取デバイス２１０の光源によって、原稿の裏面に光が照射され、フォトセンサ２１２は、原稿の裏面によって反射された反射光を検出し、それぞれ蓄積する。そして、再びトリガー信号が入力されると、フォトセンサ２１２に蓄積された反射光の光量に応じたアナログ信号の読取画像信号が、次のトリガー信号が入力されるまでに出力する。トリガー信号が入力される毎に、上記の読取デバイス２１０による蓄積と出力の行程が交互に繰り返される。なお、読取デバイス２３０も読取デバイス２１０と同様である。
【００３１】
図３は、読取デバイス２１０のフォトセンサ２１２の配列を示す図である。複数のフォトセンサ２１２が、複数の有効画素素子５００（有効画素列の一例）の列と、その有効画素素子５００の列の前後に複数のダミー素子５０１、５０２とが１ラインに配列されている。
【００３２】
有効画素素子５００の列の前後のダミー素子５０１、５０２の列は、画像の読み取りには使用されることのないフォトセンサ２１２の列であり、適正な出力を得ることができない列である。原稿の読み取りに使用可能なフォトセンサ２１２は、有効画素素子５００（有効画素列の一例）の列である。
【００３３】
図４は、画像読取装置１０の電気的な構成を示す回路ブロック図である。ＡＳＩＣ１０４は、ＣＰＵ１００（制御部の一例、比較部の一例）と、ＲＯＭ１０１と、ＲＡＭ１０２（記憶部の一例）と、波形生成部１０３と、制御ブロック１０５と、ＰＷＭ信号部１０７（ＰＷＭ信号部の一例）と、画像処理部１０８と、これらを接続するバス１０６とからその主要部が構成されている。更に、画像読取装置１０は、そのＡＳＩＣ１０４と、読取デバイス２１０、２３０（画像読取部の一例）と、ＡＤ変換回路９８（アナログ・デジタル変換部の一例）と、切換スイッチ９９（切換部の一例）、積分回路９７（積分回路の一例）とから、その主要部が構成されている。
【００３４】
ＲＯＭ１０１には、画像読取装置１０を制御するための各種制御プログラムや各種設定、初期値等が記憶されている。ＲＡＭ１０２は、各種制御プログラムが読み出される作業領域として、あるいは画像処理部１０８によって作られた画像データを記憶する記憶領域として利用される。
【００３５】
ＣＰＵ１００は、ＲＯＭ１０１から読み出した制御プログラムに従って、その処理結果をＲＡＭ１０２に記憶させながら、以下で説明する波形生成部１０３と、制御ブロック１０５と、ＰＷＭ信号部１０７と、画像処理部１０８の機能を制御する。
【００３６】
波形生成部１０３は、画像読取装置１０を動作させるための基準クロック（ＣＬＫ）と、トリガー信号（ＴＲＩＧ）とを、それぞれ読取デバイス２１０及び２３０に与える。
【００３７】
トリガー信号は、基準クロック（ＣＬＫ）を基準として作成されている。そして、波形生成部１０３が、トリガー信号を出力してから次のトリガー信号を出力するまでの周期は、読取デバイス２１０の各フォトセンサ２１２が少なくとも１ライン分出力するのに要する時間以上であって、所定ライン分出力するのに要する時間であってもよい。
【００３８】
制御ブロック１０５（切換部の一例）は、切換スイッチ９９に制御信号を出力し、読取デバイス２１０または、読取デバイス２３０が出力するアナログの読取画像信号を切り換えて、Ａ／Ｄ変換回路９８に入力するように制御する。
【００３９】
読取デバイス２１０または、読取デバイス２３０が出力するアナログの読取画像信号は、Ａ／Ｄ変換回路９８によってデジタルの画像データに変換される。そして、Ａ／Ｄ変換回路９８によって変換された画像データは、画像処理部１０８によって、シェーディング補正や色補正等の画像処理がなされ、ＲＡＭ１０２に記憶される。
【００４０】
なお、Ａ／Ｄ変換回路９８は、受光素子２１２及び２３２から出力されるアナログ信号の読取画像信号をデジタル信号として８ビット（０〜２５５）の画像データに分解する分解能のものである。
【００４１】
その際、読取デバイス２１０、２３０毎に、アナログ信号の読取画像信号の出力レベルの最小値や最大値が異なる場合がある。すると、８ビット（０〜２５５）の画像データに分解する分解能が読取デバイス２１０、２３０毎に変わることになる。そこで、Ａ／Ｄ変換回路９８には、読取デバイス２１０、２３０毎に、Ａ／Ｄ変換する際の基準となる基準値（ＡＤＣ  Ｒｅｆ）が入力されることによって、８ビット（０〜２５５）の画像データに分解する分解能が読取デバイス２１０、２３０毎に同じとなるように、Ａ／Ｄ変換回路９８がＡ／Ｄ変換を行う。
【００４２】
ＰＷＭ信号部１０７は、ＣＰＵ１００からの指示によって、読取デバイス２１０、読取デバイス２３０毎の基準値に対応するデューティ比のＰＷＭ信号を、積分回路９７に入力する。積分回路９７は、コンデンサＣと抵抗Ｒとからなり、基準値に対応するデューティ比のＰＷＭ信号（ＰＷＭ）を積分することによって、アナログの基準値（ＡＤＣ  Ｒｅｆ）を生成する。そして、Ａ／Ｄ変換回路９８は、入力された基準値を用いて、読取デバイス２１０、２３０が出力するアナログの読取画像信号をＡ／Ｄ変換する。
【００４３】
なお、本実施形態では、ＣＰＵ１００は、ＡＳＩＣ１０４の内側に設けられているが、ＡＳＩＣ１０４の中にＣＰＵ１００が含まれていなくてもよい。
【００４４】
図５は画像読取装置１０の読取処理に関連するメインフローチャートである。まず、Ｓ１０１において、画像読取装置１０の電源をオンにする。
【００４５】
次に、Ｓ１０２において、読取デバイス２１０のＡ／Ｄ変換回路９８による基準値ＶＲＥＦ１を求め、ＲＡＭ１０２に記憶する。本実施例では、読取デバイス２１０の光源を照射せず（黒画像を読み取る）に各フォトセンサ２１２が蓄積した光量を出力する。その各フォトセンサ２１２が出力した黒画像の読取画像信号をＡ／Ｄ変換回路９８によって変換された値に既定の最大黒白レベル差電圧を足した値が基準値ＶＲＥＦ１としてＲＡＭ１０２に記憶される。
【００４６】
次に、Ｓ１０３において、読取デバイス２３０のＡ／Ｄ変換回路９８による基準値ＶＲＥＦ２を求め、ＲＡＭ１０２に記憶する。なお、基準値ＶＲＥＦ２の求め方は、基準値ＶＲＥＦ１のときと、同様な方法で求める。
【００４７】
本実施形態では、読取デバイス２１０の基準値ＶＲＥＦ１の値が、１．５Ｖの電圧値、読取デバイス２３０の基準値ＶＲＥＦ２の値が、１．０Ｖの電圧値としてＲＡＭ１０２に記憶される。
【００４８】
次に、Ｓ１０４において、読取処理を行い、画像読取装置の電源がオン（Ｓ１０５：ＮＯ）で有る限り、Ｓ１０４の読取処理が実行され、画像読取装置の電源がオフとなった時点で図５のメインフローチャートに関する処理が終了する。
【００４９】
図６は、画像読取装置１０の図５のＳ１０４の読取処理に関するフローチャートである。この読取処理では、まず、Ｓ２０１において、ＣＰＵ１００は、ユーザからの原稿の読取開始命令が有ったかどうかを判断する。ユーザからの原稿の読取開始命令が無ければ（Ｓ２０１：ＮＯ）、待機する。
【００５０】
ユーザからの原稿の読取開始命令が有れば（Ｓ２０１：ＹＥＳ）、ＣＰＵ１００は、搬送ローラ１２１〜１２７を駆動するように指示し、原稿が搬送経路（図２中の点線）にそって搬送される。
【００５１】
次に、Ｓ２０３において、ＣＰＵ１００は、画像読取装置１０の搬送経路上の原稿押え２２０の位置に原稿が有るか否かをＲＢセンサ３２０が原稿を検知したか否かに基づいて判断する。
【００５２】
ＣＰＵ１００が、画像読取装置の搬送経路上の原稿押え２２０の位置に原稿が有ると判断した場合（Ｓ２０３：ＹＥＳ）、Ｓ２０４においてＣＰＵ１００は、画像読取装置１０の搬送経路上の原稿押え２４０の位置に原稿が有るか否かをＲセンサ３３０が原稿を検知したか否かに基づいて判断する。
【００５３】
ＣＰＵ１００が、画像読取装置の搬送経路上の原稿押え２２０の位置に原稿が無いと判断した場合（Ｓ２０３：ＮＯ）、上述と同様にＳ２０４においてＣＰＵ１００は、画像読取装置１０の搬送経路上の原稿押え２４０の位置に原稿が有るか否かをＲセンサ３３０が原稿を検知したか否かに基づいて判断する。
【００５４】
すなわち、原稿が搬送ローラ１２１〜１２７によって搬送されて、原稿が画像読取装置１０の搬送経路上の原稿押え２２０の位置にのみ有る場合（Ｓ２０３：ＹＥＳ、Ｓ２０４：ＮＯ）には、裏の原稿読取処理（Ｓ２０９）に進む。
【００５５】
また、原稿が画像読取装置１０の搬送経路上の原稿押え２２０の位置及び原稿押え２４０の位置の両方に原稿が有る場合（Ｓ２０３：ＹＥＳ、Ｓ２０４：ＹＥＳ）には、裏表の原稿読取処理（Ｓ２０５）に進む。
【００５６】
また、原稿が画像読取装置１０の搬送経路上の原稿押え２４０の位置にのみ有る場合（Ｓ２０３：ＮＯ、Ｓ２０９：ＹＥＳ）には、表の原稿読取処理（Ｓ２０８）に進む。
【００５７】
Ｓ２０９の裏の原稿読取処理は、読取デバイス２１０を用いて、搬送される原稿の裏面を読み取る処理である。同様に、Ｓ２０８の表の原稿読取処理は、読取デバイス２３０を用いて、搬送される原稿の表面を読み取る処理である。
【００５８】
本発明の特徴的な構成である裏表の原稿読取処理（Ｓ２０５）は、読取デバイス２１０と読取デバイス２３０とを用いて原稿の表面と裏面とを読み取る処理であって、後に詳細に説明する。
【００５９】
Ｓ２０６において、排紙ローラ１２８、１２９によって原稿が排紙されると（Ｓ２０６：ＹＥＳ）と、図６のフローチャートに関する処理は終了する。
【００６０】
[第１実施形態]
次に、図７を用いて、本発明の第１実施形態である図６のＳ２０５の裏表の読取処理を説明する。まず、Ｓ３０１において、波形生成部１０３が読取デバイス２１０にトリガー信号を入力して、読取デバイス２１０が原稿の裏面の画像を読み取る。すなわち、各フォトセンサ２１２は、原稿の裏面によって反射された反射光を検出し、それぞれ蓄積を開始する。
【００６１】
Ｓ３０２において、ＣＰＵ１００は、ＲＡＭ１０２に記憶された読取デバイス２１０の基準値ＶＲＥＦ１の１．５Ｖの値を取得し、ＣＰＵ１００は、ＰＷＭ信号部を介して１．５Ｖの値に対応するデューティ比のＰＷＭ信号を出力する。
【００６２】
そして、ＣＰＵ１００は、制御ブロック１０５を介して切換スイッチ９９を読取デバイス２１０側に切り換える制御信号を出力することによって、読取デバイス２１０をＡ／Ｄ変換回路９８に接続する（Ｓ３０３）。
【００６３】
次に、ＣＰＵ１００は、波形生成部１０３を介してトリガー信号を、読取デバイス２１０及び読取デバイス２３０のそれぞれに入力する（Ｓ３０４）。
【００６４】
図８は、第１実施形態の図７のＳ３０４〜Ｓ３０９の処理に関するタイミングチャートであり、Ｓ３０４〜Ｓ３０９の処理と合わせて説明する。図８は、Ｓ３０４〜Ｓ３０９までのトリガー信号（ＴＲＩＧ）と、クロック信号（ＣＬＫ）と、読取デバイス２１０が出力するアナログの読取画像信号（Ａｎａｌｏｇ  Ｏｕｔｐｕｔ）と、ＰＷＭ信号部１０７が出力するＰＷＭ信号と、入力されたＰＷＭ信号が積分回路９７によって積分され変換された基準値の値（ＡＤＣ  ＲＥＦ）とが、それぞれ示されている。
【００６５】
図８のＴＲＩＧの左のＨ信号は、トリガー信号（ＴＲＩＧ）が読取デバイス２１０、２３０のそれぞれに入力されたことを示している。すると、読取デバイス２１０においては、Ｓ３０１の各フォトセンサ２１２が受光して蓄積した原稿の裏面からの反射光の光量が、各バッファ２１４に移る。そして、読取デバイス２１０の各バッファ２１４から順番にアナログの読取画像信号が出力される。
【００６６】
また、読取デバイス２３０は、原稿の表面の画像を読み取る。すなわち、読取デバイス２３０が有する各フォトセンサはトリガー信号の入力によって、原稿の表面によって反射された反射光をそれぞれ受光して蓄積を開始する。
【００６７】
すなわち、Ｓ３０４においてトリガー信号の入力によって、読取デバイス２１０は、読み取った原稿の裏面の画像の読取画像信号の出力を開始し、また、読取デバイス２３０は、原稿の表面の画像を読み取って、読取デバイス２３０の各フォトセンサに蓄積を開始する。
【００６８】
なお、図８の下から２番目のＰＷＭでは、Ｓ３０２において、ＣＰＵ１００がＰＷＭ信号部を介して１．５Ｖの値に対応するデューティ比のＰＷＭ信号を出力されていることを示している。また、図８の一番下のＡＤＣ  ＲＥＦでは、１．５Ｖの値に対応するデューティ比のＰＷＭ信号が積分回路９７によって積分され、アナログの基準値である１．５Ｖの値がＡ／Ｄ変換回路９８に入力されていることを示している。
【００６９】
更に、図８のタイミングチャートを用いて、読取デバイス２１０の各バッファ２１４から順番にアナログの読取画像信号が出力される状況を説明する。図２、図３で説明したように、読取デバイス２１０は、各バッファ２１４に記憶された反射光の光量に応じたアナログの読取画像信号を順番に出力する。しかし、ダミー素子５０１に対応するバッファ２１４から出力されるアナログの読取画像信号は、図８に示すように適正な出力を出力することができない。
【００７０】
ダミー素子５０１に対応するバッファ２１４からの出力が終了すると、有効画素素子５００に対応するバッファ２１４から出力されるアナログの読取画像信号の出力が開始される。
【００７１】
そして、読取デバイス２１０から出力されたアナログの読取画像信号は、切換スイッチ９９を通って、Ａ／Ｄ変換回路９８に入力される。そして、Ａ／Ｄ変換回路９８は、基準値１．５Ｖを基準としてＡ／Ｄ変換することにより、デジタルの画像データを作成する。
【００７２】
Ｓ３０５において、有効画素素子５００に対応するバッファ２１４からのアナログの読取画像信号が終了すれば（Ｓ３０５：ＹＥＳ）、ＣＰＵ１００は、Ｓ３０６に移行する。
【００７３】
なお、有効画素素子５００に対応するバッファ２１４からのアナログの読取画像信号が終了したかどうかは、有効画素素子５００が何個目で終了するのかに基づいてＣＰＵ１０が判断することができる。
【００７４】
次に、有効画素素子５００に対応するバッファ２１４からのアナログの読取画像信号が終了すると、ＣＰＵ１００は、ＲＡＭ１０２に記憶された読取デバイス２３０の基準値ＶＲＥＦ２の１．０Ｖの値を取得する。そして、制御部として機能するＣＰＵ１００は、ＰＷＭ信号部１０７を介して１．０Ｖの値に対応するデューティ比のＰＷＭ信号を出力する（Ｓ３０６）。
【００７５】
図８において、ＰＷＭ信号部１０７が基準値ＶＲＥＦ２の１．０Ｖの値に対応するデューティ比のＰＷＭ信号の出力を開始すると、積分回路９７によって基準値ＶＲＥＦ１の１．５Ｖから緩やかに推移し、基準値ＶＲＥＦ２の１．０Ｖとなる（Ｓ３０７）。
【００７６】
そして、波形生成部１０３がトリガー信号を出力する前に、ＣＰＵ１００は、制御ブロック１０５を介して切換スイッチ９９を読取デバイス２３０側に切り換える制御信号を出力することによって、読取デバイス２３０をＡ／Ｄ変換回路９８に接続する（Ｓ３０８）。
【００７７】
そして、読取デバイス２３０は、Ｓ３０４から蓄積を開始していた読み取った原稿の表面の画像の読取画像信号の出力を開始する。また、読取デバイス２１０は、読取デバイス２３０は、原稿の裏面の画像を読み取って、読取デバイス２３０の各フォトセンサに蓄積を開始する（Ｓ３０９）。図８のタイミングチャートはここで終了する。
【００７８】
Ｓ３０９において、トリガー信号が読取デバイス２３０に入力されているときには、既に、Ｓ３０６、Ｓ３０７によってＡ／Ｄ変換回路９８には基準値ＶＲＥＦ２の１．０Ｖの値が入力されている。故に、読取デバイス２３０がアナログの読取画像信号を順番にＡ／Ｄ変換回路９８によってＡ／Ｄ変換する際、積分回路９７の過渡現象によって読取デバイス２３０の正確な基準値がＡ／Ｄ変換回路９８に入力されないことによる正確にＡ／Ｄ変換されないという問題が生じない。
【００７９】
なお、本実施形態の図８では、トリガー信号が入力される前に、基準値ＶＲＥＦ２の１
．０Ｖとなるように積分回路９７が構成されている。しかし、トリガー信号が入力される前に、基準値ＶＲＥＦ２の１．０Ｖとなるように限定する必要はない。少なくとも、読取デバイス２３０の有効画素素子がアナログの読取画像信号を出力開始するまでに、基準値ＶＲＥＦ２の１．０Ｖとなるように積分回路９７等を構成しておけば、読取デバイス２３０の正確な基準値ＶＲＥＦ２がＡ／Ｄ変換回路９８に入力されることになる。
【００８０】
読取デバイス２３０の有効画素素子からのアナログの読取信号の出力が終了していれば（Ｓ３１０：ＹＥＳ）、ＣＰＵ１００は、Ｓ３１１の処理に移行する。そして、ＣＰＵ１００は、ＲＡＭ１０２に記憶された読取デバイス２３０の基準値ＶＲＥＦ１の１．５Ｖの値を取得する。そして、制御部として機能するＣＰＵ１００は、ＰＷＭ信号部１０７を介して１．５Ｖの値に対応するデューティ比のＰＷＭ信号を出力する（Ｓ３１１）。
【００８１】
そして、Ａ／Ｄ変換回路９８に入力される基準値の値が、積分回路９７によって基準値ＶＲＥＦ２の１．０Ｖから緩やかに推移し、基準値ＶＲＥＦ１の１．５Ｖとなる（Ｓ３１２）。
【００８２】
原稿が画像読取装置１０の搬送経路上の原稿押え２２０の位置及び原稿押え２４０の位置の両方に原稿が有る場合には、Ｓ３０２の処理に移行する。そして、原稿押え２２０の位置及び原稿押え２４０の位置の両方に原稿が無ければ場合には図７のフローチャートは終了する。
【００８３】
なお、第１実施形態では、読取デバイス２１０、２３０がアナログの読取画像信号を１ライン出力する毎に、その出力されたアナログの読取画像信号をＡ／Ｄ変換回路９８がＡ／Ｄ変換するが、この構成に限定されるものではない。
【００８４】
例えば、読取デバイス２１０、２３０がアナログの読取画像信号を３ライン出力する毎に、その出力されたアナログの読取画像信号をＡ／Ｄ変換回路９８がＡ／Ｄ変換してもよい。その際は、読取デバイス２１０の有効画素５００が３ライン（例えば、カラーの読取の際であれば、赤（Ｒ）、緑（Ｇ）、青（Ｂ））中、最後の１ラインの読取画像信号を出力終了時に、読取デバイス２３０の基準値に応じたＰＷＭ信号をＰＷＭ信号部１０７が出力するように、制御部として機能するＣＰＵ１００が制御すればよい。
【００８５】
[第２実施形態]
次に、第１実施形態の変形例である第２実施形態を説明する。図９は、第２実施形態における比較処理に関するフローチャートであり、比較処理１と比較処理２の二つの処理を説明するものである。第２実施形態と第１実施形態の違いは、図７のＳ３０５の処理とＳ３０６の処理との間に図９の比較処理１があり、また、図７のＳ３１０の処理とＳ３１１の処理との間に図９の比較処置２がある。また、第２実施形態においては、Ｓ３０７とＳ３１１に関する処理が無い。以上の点を除いて、基本的に第１実施形態と同じ実施形態となる。
【００８６】
Ｓ３０５において、読取デバイス２１０の有効画素素子５００に対応するバッファ２１４からのアナログの読取画像信号が終了すると、比較部として機能するＣＰＵ１００は、ＲＡＭ１０２に記憶されている読取デバイス２１０のＶＲＥＦ１の値と、読取デバイス２３０のＶＲＥＦ２の値とを比較する（Ｓ４０１）。本実施形態では、ＶＲＥＦ１が１．５Ｖ、ＶＲＥＦ２が１．０Ｖであるため、ＶＲＥＦ１の値の方が大きい（Ｓ４０１：ＹＥＳ）。故に、Ｓ４０２に進む。
【００８７】
逆に、ＶＲＥＦ１の値のほうが小さい場合には、制御部として機能するＣＰＵ１００は、ＰＷＭ信号部１０７を介してデューティ比が１００％のＰＷＭ信号（最大のＰＷＭ信号
の一例）を一定期間出力する。
【００８８】
図１０は、第２実施形態における画像読取装置１０のタイミングチャートを示している。第１実施形態と同様にＳ３０４〜Ｓ３０９までのタイミングチャートを説明している。Ｓ４０２において、制御部として機能するＣＰＵ１００は、ＰＷＭ信号部１０７を介してデューティ比が０％のＰＷＭ信号（最小のＰＷＭ信号の一例）を一定期間（図１０のＴの時間の間）出力する。
【００８９】
図１１は、積分回路９７の過渡現象を説明するためグラフである。積分回路９７に基準値ＶＲＥＦ２に対応するデューティ比のＰＷＭ信号を出力したとき、基準値ＶＲＥＦ１の値から基準値ＶＲＥＦ２の値への過渡現象を示すグラフは、コンデンサＣと抵抗Ｒとによって決まる時定数τを基準として、  
（ＶＲＥＦ２−ＶＲＥＦ１）×（１−ｅｘｐ(-τ/ＣＲ）＋ＶＲＥＦ１
の式で求まる（図１１実線）。
【００９０】
また、積分回路９７にデューティ比が０％のＰＷＭ信号を出力したとき、基準値ＶＲＥＦ１の値から基準値０Ｖへの過渡現象を示すグラフは、
（  ０Ｖ  −ＶＲＥＦ１）×（１−ｅｘｐ(-τ/ＣＲ）＋ＶＲＥＦ１
の式で求まる（図１１鎖線）。
【００９１】
図１１鎖線のデューティ比が０％のＰＷＭ信号を出力したときの方が、図１１実線の基準値ＶＲＥＦ２に対応するデューティ比のＰＷＭ信号を出力したときに比べて急激に値が減少する。
【００９２】
そこで、ＣＰＵ１００は、図１１鎖線のデューティ比が０％のＰＷＭ信号を出力したとき、基準値が基準値ＶＲＥＦ１の値１．０Ｖに変わるまでの時間（前記一方の画像読取部の基準値から前記他方の画像読取部の基準値に変わるまでの経過時間の一例）を求め、ＲＡＭ１０２（記憶部の一例）に記憶しておく。
【００９３】
この作業は、図５のＳ１０２、Ｓ１０３の処理で行われ、基準値ＶＲＥＦ１から基準値ＶＲＥＦ２へ移り変わる時間と、基準値ＶＲＥＦ２から基準値ＶＲＥＦ１へ移り変わる時間とをそれぞれＲＡＭ１０２に記憶してある。
【００９４】
図１０に示されているように、基準値ＶＲＥＦ１の１．５Ｖから、デューティ比が０％のＰＷＭ信号が一定時間Ｔの間、入力されることによって、急激に１．０Ｖの値に近づくことができ、積分回路９８による一方の読取デバイス２１０の基準値ＶＲＥＦ１から他方の読取デバイス２３０の基準値ＶＲＥＦ２への変化を早めることができる。
【００９５】
Ｓ３１０において、読取デバイス２３０の有効画素素子に対応するバッファからのアナログの読取画像信号が終了すると、比較部として機能するＣＰＵ１００は、ＲＡＭ１０２に記憶されている読取デバイス２１０のＶＲＥＦ１の値と、読取デバイス２３０のＶＲＥＦ２の値とを比較する（Ｓ５０１）。本実施形態では、ＶＲＥＦ１が１．５Ｖ、ＶＲＥＦ２が１．０Ｖであるため、ＶＲＥＦ１の値の方が大きい（Ｓ５０１：ＹＥＳ）。故に、Ｓ５０２に進み、デューティ比が１００％のＰＷＭ信号を一定時間の間、出力する。
【００９６】
逆に、ＶＲＥＦ１の値のほうが小さい場合には、制御部として機能するＣＰＵ１００は、ＰＷＭ信号部１０７を介してデューティ比が０％のＰＷＭ信号を一定期間出力する。
【００９７】
[第３実施形態]
第１実施形態及び第２実施形態において、原稿の画像の読み取りに有効な受光素子から
なる有効画素列の一例としてフォトセンサ２１２の有効画素素子５００と、原稿の画像の読み取りに無効な受光素子からなるダミー画素列の一例として、ダミー素子５０１、５０２を例示して説明を行った。しかし、第３実施形態では、その構成に限定されることはない。
【００９８】
図１２は、用紙サイズがＡ３の長さを読み取ることが可能な読取デバイス２１０のフォトセンサ２１２（受光素子の一例）と、Ａ４サイズの原稿との位置関係を示すものである。第３実施形態では、原稿を真ん中の位置におくと、有効画素素子５００であっても、原稿の読み取りに無効なフォトセンサ５０４、５０５がある。
【００９９】
すると、ＣＰＵ１００は、原稿のサイズ（Ａ４）から、原稿の読み取りに無効なフォトセンサ５０４、５０５の数と、原稿の読み取りに有効なフォトセンサ５０４、５０５の数とをＲＡＭ１０２に記憶しておく。そして、その記憶された数から、Ｓ３０５、Ｓ３１０における読取デバイス２１０、２３０の原稿の読み取りに有効なフォトセンサが出力を終了したか否かをＣＰＵ１００が判断する構成でもよい。
【符号の説明】
【０１００】
１０    ・・・  画像読取装置
２０    ・・・  装置本体
３０    ・・・  ＡＤＦ
９７    ・・・  積分回路（積分回路の一例）
９８    ・・・  Ａ／Ｄ変換回路（アナログ・デジタル変換部の一例）
９９    ・・・  切換スイッチ（切換部の一例）
１００  ・・・  ＣＰＵ（制御部の一例、比較部の一例）
１０１  ・・・  ＲＯＭ
１０２  ・・・  ＲＡＭ（記憶部の一例）
１０３  ・・・  波形生成部
１０４  ・・・  ＡＳＩＣ
１０５  ・・・  制御ブロック
１０７  ・・・  ＰＷＭ信号部（ＰＷＭ信号部の一例）
２１０  ・・・  読取デバイス
２１２  ・・・  フォトセンサ（受光素子の一例）
２２０  ・・・  原稿押え（裏面）
２３０  ・・・  読取デバイス
２４０  ・・・  原稿押え（表面）
５００  ・・・  有効画素素子（有効画素列の一例）
５０１  ・・・  ダミー素子（ダミー画素列の一例）
５０２  ・・・  ダミー素子（ダミー画素列の一例）
５０３  ・・・  原稿の読み取りに有効なフォトセンサ（有効画素列の一例）
５０４  ・・・  原稿の読み取りに無効なフォトセンサ（ダミー画素列の一例）
５０５  ・・・  原稿の読み取りに無効なフォトセンサ（ダミー画素列の一例）
【図１】
2011139236.tif 000003
【図２】
2011139236.tif 000004
【図３】
2011139236.tif 000005
【図４】
2011139236.tif 000006
【図５】
2011139236.tif 000007
【図６】
2011139236.tif 000008
【図７】
2011139236.tif 000009
【図８】
2011139236.tif 000010
【図９】
2011139236.tif 000011
【図１０】
2011139236.tif 000012
【図１１】
2011139236.tif 000013
【図１２】
2011139236.tif 000014