(57)【要約】【課題】統計的ＳＴＡ用のセル遅延ライブラリの作成に要する時間を削減すること。【解決手段】遅延ライブラリ作成方法は、（Ａ）ノミナル遅延値を算出するステップと、（Ｂ）セル遅延値に対するばらつき変数の寄与度を表す感度係数を算出するステップと、（Ｃ）ノミナル遅延値及び感度係数を提供するセル遅延ライブラリを作成するステップと、を含む。ばらつき変数は、少なくとも１つのグループにグループ分けされている。感度係数を算出するステップは、グループ毎に実施され、１つのグループに対して１つの共通の感度係数が算出される。【選択図】図５
2011232924.tif 000002
【特許請求の範囲】
【請求項１】
統計的ＳＴＡ用のセル遅延ライブラリを作成する遅延ライブラリ作成方法であって、
セル遅延値のノミナル値Ｄｎｏｍを算出するステップと、
前記セル遅延値に対するばらつき変数の寄与度を表す感度係数を算出するステップと、
前記ノミナル値Ｄｎｏｍ及び前記感度係数を提供する前記セル遅延ライブラリを作成するステップと
を含み、
前記ばらつき変数は、少なくとも１つのグループにグループ分けされており、
前記感度係数を算出するステップは、グループ毎に実施され、
あるグループＧｉに属する前記ばらつき変数は、Ｘ（ｉ，ｊ）で表され、
前記グループＧｉに関する前記感度係数を算出するステップは、
前記グループＧｉに属する前記ばらつき変数Ｘ（ｉ，ｊ）のそれぞれを所定の変動量に設定し、且つ、その他のばらつき変数を０に設定しながら回路シミュレーションを行うことにより、セル遅延値Ｄｉを算出するステップと、
前記セル遅延値Ｄｉ及び前記ノミナル値Ｄｎｏｍに基いて、前記グループＧｉに関する前記感度係数を算出するステップと
を含む
遅延ライブラリ作成方法。
【請求項２】
請求項１に記載の遅延ライブラリ作成方法であって、
前記所定の変動量は、ｋ×σＸ（ｉ，ｊ）で表され、
ｋは、定数であり、
σＸ（ｉ，ｊ）は、前記ばらつき変数Ｘ（ｉ，ｊ）の分布の標準偏差であり、
前記グループＧｉに関する前記感度係数を算出するステップは、
式：αｉ＝（Ｄｉ−Ｄｎｏｍ）／ｋによって、感度係数αｉを算出するステップ
を含む
遅延ライブラリ作成方法。
【請求項３】
請求項２に記載の遅延ライブラリ作成方法であって、
前記グループＧｉに関する前記感度係数を算出するステップは、
補正係数γｉを前記算出された感度係数αｉに掛けることによって、感度係数Ｃｉを算出するステップ
を更に含み、
前記感度係数Ｃｉが、前記グループＧｉに関する前記感度係数として用いられる
遅延ライブラリ作成方法。
【請求項４】
請求項３に記載の遅延ライブラリ作成方法であって、
前記ばらつき変数は、
Ｄ２Ｄばらつきを表すＤ２Ｄばらつき変数と、
ランダムばらつきを表すランダムばらつき変数と
を含み、
前記ばらつき変数は、少なくとも２つのグループにグループ分けされており、
前記少なくとも２つのグループは、
前記Ｄ２Ｄばらつき変数からなる第１グループと、
前記ランダムばらつき変数からなる第２グループと
を含み、
前記第１グループに関する前記補正係数γｉは、次の式（１）で表され、
【数１】
2011232924.tif 000019
前記第２グループに関する前記補正係数γｉは、次の式（２）で表され、
【数２】
2011232924.tif 000020
ここで、
ｍｉは、前記グループＧｉに属する前記ばらつき変数Ｘ（ｉ，ｊ）の数であり、
ｍは、前記セルに含まれるトランジスタの数であり、
ｐｉは、１以下の係数である
遅延ライブラリ作成方法。
【請求項５】
請求項３に記載の遅延ライブラリ作成方法であって、
前記ばらつき変数は、１つのグループにグループ分けされており、
前記１つのグループに関する前記補正係数γｉは、次の式（３）で表され、
【数３】
2011232924.tif 000021
ここで、
ｍｉは、前記１つのグループに属する前記ばらつき変数Ｘ（ｉ，ｊ）の数であり、
ｐｉは、１以下の係数である
遅延ライブラリ作成方法。
【請求項６】
請求項１に記載の遅延ライブラリ作成方法であって、
前記ばらつき変数は、
Ｄ２Ｄばらつきを表すＤ２Ｄばらつき変数と、
ランダムばらつきを表すランダムばらつき変数と
を含み、
前記ばらつき変数は、少なくとも２つのグループにグループ分けされており、
前記少なくとも２つのグループは、
前記Ｄ２Ｄばらつき変数からなる第１グループと、
前記ランダムばらつき変数からなる第２グループと
を含む
遅延ライブラリ作成方法。
【請求項７】
請求項１乃至６のいずれか一項に記載の遅延ライブラリ作成方法をコンピュータに実行させる
遅延ライブラリ作成プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計段階における統計的ＳＴＡ（Ｓｔａｔｉｓｔｉｃａｌ  Ｓｔａｔｉｃ  Ｔｉｍｉｎｇ  Ａｎａｌｙｓｉｓ）に関する。特に、本発明は、統計的ＳＴＡで用いられるセル遅延ライブラリの作成方法、及びそれを用いた遅延解析方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩの微細化に伴い、製造ばらつき（プロセスばらつき）が増大している。素子の製造ばらつきは遅延値のばらつきを招き、それは歩留まり等に大きな影響を与える。従って、設計段階において製造ばらつきをあらかじめ考慮して、遅延値の見積もりや解析を行うことが重要である。そのような遅延解析技術として、一般に静的タイミング解析（ＳＴＡ：Ｓｔａｔｉｃ  Ｔｉｍｉｎｇ  Ａｎａｌｙｓｉｓ）が知られている。その中でも、製造ばらつきを統計的に考慮することにより解析精度を高めたＳＴＡが、「統計的ＳＴＡ」である（特許文献１、特許文献２参照）。
【０００３】
統計的ＳＴＡでは、製造ばらつきに応じた遅延値の変動が見積もられる。例えば、セル（プリミティブセルやマクロセルに例示される部分回路）の遅延値であるセル遅延値Ｄは、当該セルを構成するトランジスタのモデルパラメータ（ゲート長、ゲート幅、移動度等）のばらつきに依存して変動する。モデルパラメータのノミナル値（設計値）からのばらつきは、ばらつき変数Ｘｊで表されるとする。ここで、ｊは、モデルパラメータの種類を表す。このとき、セル遅延値Ｄは、近似的に、次の式（１）で表されるような各ばらつき変数Ｘｊの一次線形関数で与えられる。
【０００４】
【数１】
2011232924.tif 000003
【０００５】
式（１）において、Ｄｎｏｍは、セル遅延値Ｄのノミナル値であり、全てのモデルパラメータがノミナル値である場合（全てのばらつき変数Ｘｊが０の場合）に相当する。αｊは、セル遅延値Ｄに対するばらつき変数Ｘｊの寄与度（影響）を表すパラメータであり、以下「感度係数」と参照される。典型的には、感度係数αｊは、次の式（２）により決定される。
【０００６】
【数２】
2011232924.tif 000004
【０００７】
式（２）において、ｆ（Ｘｊ，Ｖ，Ｔ）は、ＳＰＩＣＥシミュレーションによって算出されるセル遅延値を表す関数である。パラメータＶ、Ｔは、それぞれ、シミュレーション条件としての電圧、温度である。まず、全てのばらつき変数Ｘｊが０に設定される条件でＳＰＩＣＥシミュレーションが実行され、それにより、ノミナル遅延値Ｄｎｏｍが算出される。また、ある１つのばらつき変数Ｘｊだけが変動量ΔＸｊに設定され、その他のばらつき変数Ｘｊは０に設定される条件でＳＰＩＣＥシミュレーションが実行され、それにより、セル遅延値Ｄｊが算出される。そして、セル遅延値Ｄｊとノミナル遅延値Ｄｎｏｍとの差（Ｄｊ−Ｄｎｏｍ）を当該変動量ΔＸｊで割ることにより、ばらつき変数Ｘｊに対する感度係数αｊが算出される。対象となるばらつき変数Ｘｊを１つずつ順番に変えていくことにより、それぞれのばらつき変数Ｘｊに対する感度係数αｊが１つずつ決定される。
【０００８】
尚、上述のような遅延モデル（Ｄｎｏｍ、αｊ等）を決定する処理は、「キャラクタライズ」と呼ばれている。セルのキャラクタライズの結果得られた遅延モデルは、統計的ＳＴＡで利用するためにライブラリとして提供される。より詳細には、各セルに関してノミナル遅延値や感度係数がライブラリとして提供される。そのようなライブラリは、以下「セル遅延ライブラリ」と参照される。統計的ＳＴＡでは、このセル遅延ライブラリを用いることによって、製造ばらつきを統計的に考慮した遅延解析が実施される（特許文献１、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−２５２１４０号公報
【特許文献２】特開２００８−１１２４０６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本願発明者は、次の点に着目した。上記式（２）のように、ばらつき変数Ｘｊを１つずつ順番に変動させ、それぞれのばらつき変数Ｘｊに対する感度係数αｊを１つずつ算出する場合、ＳＰＩＣＥシミュレーションの実行回数が増大するという問題点がある。また、特許文献２では、ＳＰＩＣＥを用いたモンテカルロ・シミュレーションを通して感度係数が算出されるが、この場合も、十分な精度を得るために、ＳＰＩＣＥシミュレーションを数百〜数千回実行する必要がある。このようなＳＰＩＣＥシミュレーションの実行回数の増大は、セル遅延ライブラリの作成に要する時間の増大を招く。
【課題を解決するための手段】
【００１１】
本発明の１つの観点において、統計的ＳＴＡ用のセル遅延ライブラリを作成する遅延ライブラリ作成方法が提供される。その遅延ライブラリ作成方法は、（Ａ）セル遅延値のノミナル値Ｄｎｏｍを算出するステップと、（Ｂ）セル遅延値に対するばらつき変数の寄与度を表す感度係数を算出するステップと、（Ｃ）ノミナル値Ｄｎｏｍ及び感度係数を提供するセル遅延ライブラリを作成するステップと、を含む。ばらつき変数は、少なくとも１つのグループにグループ分けされている。そして、上記（Ｂ）感度係数を算出するステップは、グループ毎に実施される。
【００１２】
あるグループＧｉに属するばらつき変数は、Ｘ（ｉ，ｊ）で表される。そのグループＧｉに関する感度係数を算出するステップは、（Ｂ１）当該グループＧｉに属するばらつき変数Ｘ（ｉ，ｊ）のそれぞれを所定の変動量に設定し、且つ、その他のばらつき変数を０に設定しながら回路シミュレーションを行うことにより、セル遅延値Ｄｉを算出するステップと、（Ｂ２）セル遅延値Ｄｉ及びノミナル値Ｄｎｏｍに基いて、グループＧｉに関する感度係数を算出するステップと、を含む。
【発明の効果】
【００１３】
本発明によれば、統計的ＳＴＡ用のセル遅延ライブラリの作成に要する時間を削減することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】図１は、ランダムばらつきとＤ２Ｄばらつきを示す概念図である。
【図２】図２は、本発明の実施の形態におけるばらつき変数のグループ化を説明するための図である。
【図３】図３は、本発明の実施の形態におけるグループＧｉに対する感度係数αｉの算出方法を説明するための図である。
【図４】図４は、本発明の実施の形態における感度補正を説明するための図である。
【図５】図５は、本発明の実施の形態に係るキャラクタライズの処理フローを示す概念図である。
【図６】図６は、本発明の実施の形態に係る設計システムの構成を概略的に示すブロック図である。
【図７】図７は、本発明の実施の形態に係る半導体集積回路の設計・製造方法を概略的に示すフローチャートである。
【発明を実施するための形態】
【００１５】
添付図面を参照して、本発明の実施の形態を説明する。
【００１６】
１．ばらつき変数のグループ化
素子の製造ばらつきは、大まかに、図１に示される「ランダムばらつき」と「Ｄ２Ｄ（Ｄｉｅ−ｔｏ−Ｄｉｅ）ばらつき」の２つに分けられる。ランダムばらつきは、１つのチップの中で位置やパターンなどに関係なく発生するばらつきである。ランダムばらつきとして、例えば、不純物濃度のばらつきに起因する閾値電圧のばらつきが挙げられる。一方、Ｄ２Ｄばらつきはチップ間のばらつきであり、あるチップでの平均値と他のチップでの平均値の差として定義される。Ｄ２Ｄばらつきは、あるウエハの面内でプロセス特性の変化の傾向があることや、異なるウエハ間ではプロセス特性に若干差があることから生じる。
【００１７】
セル（プリミティブセルやマクロセルに例示される部分回路）の遅延値であるセル遅延値Ｄは、当該セルを構成するトランジスタのモデルパラメータ（ゲート長、ゲート幅、移動度等）のばらつきに依存して変動する。モデルパラメータのノミナル値（設計値）からのばらつきは、「ばらつき変数」で表される。このばらつき変数は、Ｄ２Ｄばらつきを表すＤ２Ｄばらつき変数と、ランダムばらつきを表すランダムばらつき変数とを含む。
【００１８】
本実施の形態によれば、ばらつき変数は“グループ化”される。より詳細には、図２に示されるように、ばらつき変数は、ｎ個のグループＧ１〜Ｇｎにグループ分けされる。ｎは１以上の整数である。第ｉグループＧｉ（ｉ＝１〜ｎ）は、ｍｉ個のばらつき変数Ｘ（ｉ，１）〜Ｘ（ｉ，ｍｉ）を含む。ｍｉは、第ｉグループＧｉの要素数であり、１以上の整数である。第ｉグループＧｉに属するばらつき変数は、Ｘ（ｉ，ｊ）（ｊ＝１〜ｍｉ）で表される。
【００１９】
グループ数ｎは１であってもよい。グループ数ｎが２以上の場合、ばらつき変数は、少なくとも、Ｄ２Ｄばらつき変数とランダムばらつき変数とで分けられることが好適である。言い換えれば、少なくとも２つのグループは、Ｄ２Ｄばらつき変数からなる第１グループと、ランダムばらつき変数からなる第２グループとを含んでいることが好適である。尚、グループ分けの方針は任意であり、設計者によって適宜決められる。例えば、セル遅延値Ｄに対する影響度の大きいばらつき変数からグループ化されてもよい。
【００２０】
本実施の形態によれば、感度係数の算出は、グループ毎に実施される。つまり、１つのグループＧｉに対して、１つの共通の感度係数が算出される。より詳細には、グループＧｉに関する感度係数αｉは、図３に示されるように算出される。図３において、ｆ（Ｘ，Ｖ，Ｔ）は、回路シミュレーションであるＳＰＩＣＥシミュレーションによって算出されるセル遅延値を表す関数である。パラメータＶ、Ｔは、それぞれ、シミュレーション条件としての電圧、温度である。
【００２１】
まず、全てのばらつき変数Ｘ（ｉ，ｊ）が０に設定される条件で、ＳＰＩＣＥシミュレーションが実行される。それにより、セル遅延値Ｄのノミナル値であるノミナル遅延値Ｄｎｏｍが算出される。
【００２２】
また、グループＧｉに属するばらつき変数Ｘ（ｉ，ｊ）のそれぞれが所定の変動量に設定され、その他のばらつき変数は０に設定される条件で、ＳＰＩＣＥシミュレーションが実行される。それにより、セル遅延値Ｄｉが算出される。例えば、所定の変動量は、ｋ×σＸ（ｉ，ｊ）である。ここで、ｋは定数（例えば３）であり、σＸ（ｉ，ｊ）はばらつき変数Ｘ（ｉ，ｊ）の分布の標準偏差である。
【００２３】
そして、算出されたセル遅延値Ｄｉとノミナル遅延値Ｄｎｏｍとの差（Ｄｉ−Ｄｎｏｍ）を定数ｋで割ることにより、グループＧｉに関する感度係数αｉが算出される。対象となるグループＧｉを１つずつ順番に変えていくことにより、それぞれのグループＧｉに対する感度係数αｉが決定される。
【００２４】
以上に説明されたように、本実施の形態によれば、感度係数はグループ毎に算出される。従って、ＳＰＩＣＥシミュレーションの実行回数が大幅に削減される。その結果、統計的ＳＴＡ用のセル遅延ライブラリの作成に要する時間及びコストが大幅に削減される。
【００２５】
一般に、感度係数は、様々なスルーレート（Ｓｌｅｗ）や出力負荷（Ｃｌｏａｄ）に対して算出される。あるＳｌｅｗ、Ｃｌｏａｄの組み合わせに関して、ＳＰＩＣＥシミュレーションの実行回数は次の通りである。従来の式（２）の場合、その実行回数は、（Ｄ２Ｄばらつき変数の数）＋（セルのトランジスタの数）×（ランダムばらつき変数の数）＋１である。この場合、ばらつき変数の数やトランジスタ数に比例して、実行回数が増大する。特に大規模なセルの場合、実行回数は著しく増大し、その実行時間は現実的ではなくなる。一方、本実施の形態によれば、その実行回数は、（グループ数ｎ）＋１である。実行回数は大幅に削減され、現実的な時間でセル遅延ライブラリを作成することが可能となる。
【００２６】
２．感度補正
ばらつき変数のグループ化の結果、感度係数の精度が悪くなることが考えられる。従って、感度係数の精度を向上させるために、図４に示されるような感度係数の“補正”が実施されてもよい。αｉは、既出の図３で示された補正前の感度係数である。Ｃｉは、補正後の感度係数である。γｉは、αｉとＣｉとの関係を規定する補正係数である。感度係数αｉに補正係数γｉを掛けることによって、感度係数αｉが補正され、高精度な感度係数Ｃｉが算出される。グループＧｉに関する感度係数としては、この補正後の感度係数Ｃｉが用いられると好適である。
【００２７】
図４には、補正係数γｉの詳細な算出式も記載されている。ΣσＸ（ｉ，ｊ）２は、グループＧｉに属するばらつき変数Ｘ（ｉ，ｊ）の分散の和を意味する。ｐｉは、１以下の係数であり、設計者によって任意に設定される。ｍは、セルに含まれるトランジスタの数である。補正係数γｉは、Ｄ２Ｄばらつき変数からなるグループの場合と、ランダムばらつき変数からなるグループの場合とで異なる。尚、グループ数ｎが１の場合は、Ｄ２Ｄばらつき変数の方が用いられる。これら補正係数γｉの算出式の導出は、次の通りである。
【００２８】
２−１．Ｄ２Ｄばらつき変数のグループの場合
Ｄ２Ｄばらつき変数からなる２つのグループｘ、ｙを考える。グループｘは、ｐ個のＤ２Ｄばらつき変数ｘｉを有し、グループｙは、ｑ個のＤ２Ｄばらつき変数ｙｉを有する。ｘｉの分布の標準偏差はσｘｉであり、ｘｉに関する感度係数はαｉ，ｊで表される。ｙｉの分布の標準偏差はσｙｉであり、ｙｉに関する感度係数はβｉ，ｊで表される。ｍはセルに含まれる素子数である。セル遅延値Ｄ（線形感度モデル）は、次の式（３）で表される。
【００２９】
【数３】
2011232924.tif 000005
【００３０】
グループｘ、ｙに関する補正前の感度係数αｉ（図３参照）は、それぞれΔＤｘ、ΔＤｙで表される。それら感度係数ΔＤｘ、ΔＤｙは、次の式（４）で表される。
【００３１】
【数４】
2011232924.tif 000006
【００３２】
上記式（３）、（４）を用いることにより、セル遅延値Ｄの分散Ｖ（Ｄ）は、次の式（５）で表される。式（５）中の“（ΔＤｘ）２＋（ΔＤｙ）２”は、分散Ｖ（Ｄ）の上限値を意味する。
【００３３】
【数５】
2011232924.tif 000007
【００３４】
その一方で、グループｘに関する共通の感度係数αとグループｙに関する共通の感度係数βを用いると、セル遅延値ＤＭ（マクロモデル）は、次の式（６）で表される。ｓｘｉ、ｓｙｉは、１または−１である。
【００３５】
【数６】
2011232924.tif 000008
【００３６】
セル遅延値ＤＭの分散Ｖ（ＤＭ）は、次の式（７）で表される。
【００３７】
【数７】
2011232924.tif 000009
【００３８】
式（５）で表される分散Ｖ（Ｄ)と式（７）で表される分散Ｖ（ＤＭ）との比較から、感度係数α、βは、次の式（８）のように表され得る。
【００３９】
【数８】
2011232924.tif 000010
【００４０】
式（８）で示される感度係数α、βは、上述の分散Ｖ（Ｄ）の上限値“（ΔＤｘ）２＋（ΔＤｙ）２”を与える。従って、適当な係数ｐα、ｐβ（ｐα≦１、ｐβ≦１）を用いることにより、感度係数α、βは、次の式（９）のように表され得る。
【００４１】
【数９】
2011232924.tif 000011
【００４２】
係数ｐα、ｐβが１の場合、最大遅延ばらつき値が保証される。式（９）を一般化すると、図４で示されたような算出式が得られる。
【００４３】
２−２．ランダムばらつき変数のグループの場合
セルに含まれるトランジスタ数はｍである。ｍ個のトランジスタが含むランダムばらつき変数が、２つのグループｘ、ｙに分けられる。グループｘは、ｐ個のランダムばらつき変数ｘｉ，ｊを有し、グループｙは、ｑ個のランダムばらつき変数ｙｉ，ｊを有する。ｊ（＝１〜ｍ）は、トランジスタを表す。ｘｉ，ｊの分布の標準偏差はσｘｉであり、ｘｉ，ｊに関する感度係数はαｉ，ｊで表される。ｙｉ，ｊの分布の標準偏差はσｙｉであり、ｙｉ，ｊに関する感度係数はβｉ，ｊで表される。セル遅延値Ｄ（線形感度モデル）は、次の式（１０）で表される。
【００４４】
【数１０】
2011232924.tif 000012
【００４５】
ここで、次の式（１１）で表されるような仮定が行われる。
【００４６】
【数１１】
2011232924.tif 000013
【００４７】
グループｘ、ｙに関する補正前の感度係数αｉ（図３参照）は、それぞれΔＤｘ、ΔＤｙで表される。それら感度係数ΔＤｘ、ΔＤｙは、次の式（１２）で表される。
【００４８】
【数１２】
2011232924.tif 000014
【００４９】
上記式（１０）、（１２）を用いることにより、セル遅延値Ｄの分散Ｖ（Ｄ）は、次の式（１３）で表される。式（１３）中の“（ΔＤｘ）２＋（ΔＤｙ）２”は、分散Ｖ（Ｄ）の上限値を意味する。
【００５０】
【数１３】
2011232924.tif 000015
【００５１】
その一方で、グループｘに関する共通の感度係数αとグループｙに関する共通の感度係数βを用いると、セル遅延値ＤＭ（マクロモデル）は、次の式（１４）で表される。
【００５２】
【数１４】
2011232924.tif 000016
【００５３】
セル遅延値ＤＭの分散Ｖ（ＤＭ）は、次の式（１５）で表される。
【００５４】
【数１５】
2011232924.tif 000017
【００５５】
式（１３）で表される分散Ｖ（Ｄ)と式（１５）で表される分散Ｖ（ＤＭ）との比較から、感度係数α、βは、次の式（１６）のように表され得る。
【００５６】
【数１６】
2011232924.tif 000018
【００５７】
Ｄ２Ｄばらつきの場合と同様に、式（１６）を一般化すると、図４で示されたような算出式が得られる。
【００５８】
３．セルのキャラクタライズ
図５は、本実施の形態に係るキャラクタライズの処理フローを概念的に示している。キャラクタライズにおいては、各種情報を用いることにより、ノミナル遅延値Ｄｎｏｍや感度係数Ｃｉが算出される。その結果、ノミナル遅延値Ｄｎｏｍや感度係数Ｃｉを提供するセル遅延ライブラリＤＬＩＢが作成される。
【００５９】
＜ステップＳ１０＞
まず、キャラクタライズ処理に必要な各種情報が提供される。その情報とは、回路情報１、モデルパラメータ情報２、ばらつき変数情報３、シミュレーション条件情報４等である。
【００６０】
回路情報１は、ＳＰＩＣＥシミュレーションに必要な回路に関する情報である。例えば、回路情報１は、セルの回路構成を示すセルネットリスト（ＳＰＩＣＥネットリスト）を含む。また、回路情報１は、負荷容量（Ｃｌｏａｄ）やスルーレート（Ｓｌｅｗ）のテーブルを含んでいてもよい。これら回路情報１は、通常のキャラクタライズで用いられる一般的な情報である。
【００６１】
モデルパラメータ情報２は、セルに含まれるトランジスタのモデルパラメータ（ゲート長、ゲート幅、移動度等）に関する情報である。モデルパラメータ情報２は、各モデルパラメータのノミナル値（設計値）を含む。
【００６２】
ばらつき変数情報３は、ばらつき変数Ｘ（ｉ，ｊ）に関する情報である。典型的には、ばらつき変数Ｘ（ｉ，ｊ）の分布は、平均値０、標準偏差σＸ（ｉ，ｊ）の正規分布Ｎ（０，σＸ（ｉ，ｊ））で表される。ばらつき変数情報３は、それら平均値０及び標準偏差σＸ（ｉ，ｊ）を示す。また、ばらつき変数情報３は、図２で示されたばらつき変数Ｘ（ｉ，ｊ）のグループ分けも示す。
【００６３】
シミュレーション条件情報４は、シミュレーション条件である温度Ｔ、電圧Ｖ等を示す。
【００６４】
＜ステップＳ２０＞
ステップＳ２０では、ＳＰＩＣＥシミュレーションを通して、モデルパラメータがノミナル値である場合のノミナル遅延値Ｄｎｏｍが算出される。そのため、ＳＰＩＣＥには、回路情報１、モデルパラメータ情報２、及びシミュレーション条件情報４が入力される。モデルパラメータのノミナル値を用いてＳＰＩＣＥシミュレーションを実行することより、ノミナル遅延値Ｄｎｏｍが算出される。
【００６５】
＜ステップＳ３０＞
ステップＳ３０では、グループＧｉに関する感度係数Ｃｉが算出される。このステップＳ３０は、グループＧｉ毎に実行される。
【００６６】
ステップＳ３１：
まず、ＳＰＩＣＥシミュレーションを通して、グループＧｉに関するセル遅延値Ｄｉが算出される。ＳＰＩＣＥには、回路情報１、モデルパラメータ情報２、ばらつき変数情報３、及びシミュレーション条件情報４が入力される。このとき、グループＧｉに属するばらつき変数Ｘ（ｉ，ｊ）のそれぞれが所定の変動量に設定され、その他のばらつき変数は０に設定される。
【００６７】
ステップＳ３２：
図３で示されたように、セル遅延値Ｄｉ及びノミナル遅延値Ｄｎｏｍに基いて、グループＧｉに関する感度係数αｉが算出される。
【００６８】
ステップＳ３３：
その一方で、図４で示されたように、グループＧｉに関する補正係数γｉが算出される。補正係数γｉの算出には、ばらつき変数情報３（σＸ（ｉ，ｊ））が用いられる。
【００６９】
ステップＳ３４：
図４で示されたように、感度係数αｉに補正係数γｉを掛けることにより、補正後の感度係数Ｃｉが算出される。
【００７０】
＜ステップＳ４０＞
以上の処理により得られたノミナル遅延値Ｄｎｏｍ及び感度係数Ｃｉを用いることにより、セル遅延ライブラリＤＬＩＢが作成される。
【００７１】
４．ＬＳＩの設計、製造方法
ＬＳＩの設計は、コンピュータを用いることにより行われる。図６は、ＬＳＩを設計するための設計システム１０（コンピュータシステム）の構成を概略的に示すブロック図である。設計システム１０は、記憶装置２０、処理装置３０、入力装置４０、及び出力装置５０を備えている。記憶装置２０としてはＲＡＭやＨＤＤが例示される。入力装置４０としてはマウスやキーボードが例示される。出力装置５０としては、ディスプレイが例示される。
【００７２】
記憶装置２０には、上述の回路情報１、モデルパラメータ情報２、ばらつき変数情報３、シミュレーション条件情報４、及びセル遅延ライブラリＤＬＩＢが格納される。更に、記憶装置２０には、ネットリストＮＥＴやレイアウトデータＬＡＹが格納される。ネットリストＮＥＴは、設計回路のセル間の接続等を示す設計データである。レイアウトデータＬＡＹは、設計回路のレイアウトを示す設計データである。
【００７３】
キャラクタライズプログラム１００、シミュレーションプログラム１１０、設計プログラム２００及び統計的ＳＴＡプログラム３００は、コンピュータによって実行されるソフトウェアプログラムである。これらプログラムは、コンピュータ読み取り可能な記録媒体に記録されていてもよい。処理装置３０は、これらプログラムを実行することによってＬＳＩの設計処理を実現する。尚、これらプログラムのいくつかは、まとまった１つのプログラムとして構成されていてもよい。例えば、キャラクタライズプログラム１００が統計的ＳＴＡプログラム３００に組み込まれていてもよい。
【００７４】
図７は、本実施の形態に係るＬＳＩの設計・製造方法を概略的に示すフローチャートである。図６及び図７を参照して、本実施の形態に係るＬＳＩの設計・製造方法を説明する。
【００７５】
＜ステップＳ１００＞
キャラクタライズプログラム１００は、上述のキャラクタライズ処理を実行し、セル遅延ライブラリＤＬＩＢを作成する。このとき、キャラクタライズプログラム１００は、記憶装置２０から必要な情報（回路情報１、モデルパラメータ情報２、ばらつき変数情報３、シミュレーション条件情報４）を読み出し、また、シミュレーションプログラム１１０を適宜用いる。シミュレーションプログラム１１０は、ＳＰＩＣＥである。上述の通り、本実施の形態に係るキャラクタライズ手法により、ＳＰＩＣＥの実行回数が大幅に削減される。
【００７６】
＜ステップＳ２００＞
設計プログラム２００は、所望の回路の設計を行い、ネットリストＮＥＴやレイアウトデータＬＡＹを作成する。この回路設計方法は、一般的な方法である。
【００７７】
＜ステップＳ３００＞
統計的ＳＴＡプログラム３００は、セル遅延ライブラリＤＬＩＢ、ネットリストＮＥＴ、レイアウトデータＬＡＹ等を用いることにより、統計的ＳＴＡを実施する。統計的ＳＴＡでは、製造ばらつきを統計的に考慮することにより、設計回路の遅延解析・遅延検証が行われる。
【００７８】
＜ステップＳ４００＞
統計的ＳＴＡによる遅延検証の結果がフェイルであった場合（ステップＳ４００；Ｎｏ）、処理はステップＳ２００に戻る。そして、設計回路のレイアウト等が修正される。遅延検証の結果がパスになると（ステップＳ４００；Ｙｅｓ）、設計回路のレイアウトが決定する。
【００７９】
＜ステップＳ５００＞
決定されたレイアウトに基づいて、設計回路が製造される。
【００８０】
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
【符号の説明】
【００８１】
１    回路情報
２    モデルパラメータ情報
３    ばらつき変数情報
４    シミュレーション条件情報
１０    設計システム
２０    記憶装置
３０    処理装置
４０    入力装置
５０    出力装置
１００    キャラクタライズプログラム
１１０    シミュレーションプログラム
２００    設計プログラム
３００    統計的ＳＴＡプログラム
ＤＬＩＢ  セル遅延ライブラリ
ＮＥＴ  ネットリスト
ＬＡＹ  レイアウトデータ
【図１】
2011232924.tif 000022
【図２】
2011232924.tif 000023
【図３】
2011232924.tif 000024
【図４】
2011232924.tif 000025
【図５】
2011232924.tif 000026
【図６】
2011232924.tif 000027
【図７】
2011232924.tif 000028