(57)【要約】【課題】  スペーサ近傍の光漏れを防止する。【解決手段】  液晶層を介して対向配置される各基板のうち、一方の基板の液晶の面側に形成された支柱と、他方の基板の液晶の面側に、隣接して配置されるゲート信号線と隣接して配置されるドレイン信号線とで囲まれる領域を画素領域とし、この画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と絶縁膜を介して該画素電極より上層に形成された対向電極とを備え、前記画素電極はその一部がゲート信号線の上層にまで延在される延在部を有するとともに、前記支柱はその頂面が前記ゲート信号線および画素電極の延在部と対向して配置されている。【選択図】  図４
2011145715.tif 000002
【特許請求の範囲】
【請求項１】
液晶層を介して対向配置される各基板のうち、一方の基板の液晶の面側に形成された支柱と、
他方の基板の液晶の面側に、隣接して配置されるゲート信号線と隣接して配置されるドレイン信号線とで囲まれる領域を画素領域とし、
この画素領域に、ゲート信号線からの走査信号によって作動されるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの映像信号が供給される画素電極と、この画素電極と絶縁膜を介して該画素電極より上層に形成された対向電極とを備え、
前記画素電極はその一部がゲート信号線の上層にまで延在される延在部を有するとともに、
前記支柱はその頂面が前記ゲート信号線および画素電極の延在部と対向して配置されていることを特徴とする液晶表示装置。
【請求項２】
前記絶縁膜は少なくとも前記対向電極が形成された面にて有機材料で形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
対向電極はゲート信号線およびドレイン信号線を被う導電層の一部として形成されていることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
対向電極は透光性の導電層で形成されていることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
液晶に電界が印加されていない状態で液晶の光透過率が最低となるように構成されていることを特徴とする請求項４に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に係り、アクティブ・マトリクス型と称される液晶表示装置に関する。
【背景技術】
【０００２】
アクティブ・マトリクス型の液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶の面側に、ｘ方向に延在しｙ方向に並設されるゲート信号線とｙ方向に延在しｘ方向に並設されるドレイン信号線とで囲まれる各領域を画素領域としている。
【０００３】
そして、各画素領域には片側のゲート信号線からの走査信号によって作動するスイッチング素子と、このスイッチング素子を介して片側のドレイン信号線からの映像信号が供給される画素電極とを備えている。
【０００４】
この画素電極は対向電極との間に電界を発生せしめて液晶の光透過率を制御することになるが、この対向電極は他方の基板の液晶の面側に形成される種類のもの、あるいは前記一方の基板の液晶の面側に形成される種類のものが知られている。
【０００５】
各基板の液晶の面側には所定のパターンで形成された導電層、半導体層、あるいは絶縁層等の積層体によって電子回路が組み込まれている。
【０００６】
この場合、前記一方の基板の液晶の面側に形成される各信号線あるいは電極等との層間絶縁を図る絶縁層として有機絶縁膜を用いることが知られるに到っている。低誘電率の有機絶縁膜を用いることによって寄生容量を低減させるためである。
【０００７】
また、液晶を介して対向配置される各基板のギャップを確保するため、いずれかの基板の液晶の側面に形成された支柱でスペーサの機能を持たせるようにしたのも知られている。従前のビーズあるいはファイバと比較して、所定の位置に該支柱を形成でき各基板のギャップの均一性を確保しやすいからである。
【０００８】
また、ゲート信号線あるいはドレイン信号線への信号の供給を行う駆動回路ＩＣ（ドライバチップ）は、該各信号線が形成された一方の基板に実装されているが、近年になって、前記ドライバチップをそのままフェースダウンで搭載してその入力バンプおよび出力バンプを基板上の配線層（信号線）に接続させるいわゆるＦＣＡ（あるいはＣＯＧ）方式と称される実装が多く採用されている。
【０００９】
液晶表示装置の高精細化にともない、外部への引出配線の本数を低減できるからである。
【００１０】
さらに、前記ドライバチップへの信号および電源の供給として、前記基板に近接して配置されるプリント配線基板面に前記信号および電源の供給配線を形成し、ここから各ドライバチップに個別に信号および電源を供給する構成のものが一般的である。しかし、近年、低コスト化を図るため、前記信号および電源のうち少なくとも一方の伝達を前記プリント配線基板を経由しないで行う構成のものが知られてきている。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、上述した構成からなる液晶表示装置は、次に示すような各課題があることを見出した。
【００１２】
（課題１）
液晶表示パネルの上下基板間のギャップ（セルギャップ）を一方の基板面に形成された有機材料の支柱にて行う場合、その支柱の軸に交差する平面における面積が露光による最小加工寸法の関係でビーズよりも大きくなるため、支柱周辺での光漏れ領域がビーズ周辺よりも大きくなってしまうという不都合がある。
【００１３】
（課題２）
ＦＣＡ方式の液晶表示装置では、基板上にドライバチップをそのまま実装するため、基板とドライバチップの接続部の面積が大幅に小さくなり、異物あるいはゴミにより接続不良が発生しやすいという不都合がある。
【００１４】
また、この方式において、基板とドライバチップとの接続は異方性導電膜を介して行っているのが通常であるが、その接続不良が生じた場合には、該異方性導電膜を溶剤によって除去し、新たな異方性導電膜とドライバチップとを搭載するようにしてリペアしていた。
【００１５】
一方、本発明者等は、液晶表示部に形成されるスイッチング素子を液晶との直接の接触を回避するための保護膜として有機絶縁膜を用い、この有機絶縁膜をドライバチップの実装領域にまで延在させる試みがなされている。
【００１６】
この場合にあって、リペア時に前記異方性導電膜を除去する際に、該有機絶縁膜をも不均一に剥がれたりする不都合がある。そして、このような不都合をもたらさない場合でも、有機絶縁膜が前記溶剤によって溶け出し、端子部の表面に薄い絶縁層を形成し、これがドライバチップと配線層との接続抵抗を増大させていた。
【００１７】
（課題３）
ＦＣＡ方式の液晶表示装置では、基板上にドライバチップをそのまま実装するため、液晶表示装置に過大な振動や衝撃が加わった場合に、その振動や衝撃が吸収され難いので、該ドライバチップに動作不良を起こしやすいという不都合があった。
【００１８】
また、ＦＣＡ方式の液晶表示装置では、ドライバチップが実装された側の基板を観察者側から遠い側の基板とすることが多い。この理由は、該基板はその液晶表示部に各種の信号線が形成され、その信号線による光反射を回避するためである。
【００１９】
このため、いわゆる液晶表示モジュールとして構成するためのフレームを被せた場合、該ドライバチップは該フレームと対向して配置され、たとえば該フレームにその変形を及ぼす程度の圧力が加わった場合に、それがドライバチップにまで及んで動作不良を引き起こすという不都合があった。
【００２０】
（課題４）
上述したように、液晶表示部の保護膜として有機絶縁膜を用いる試みにあって、この有機絶縁膜は吸湿、発ガスしやすという性質から、液晶中に気泡を発生せしめる不都合を見出した。
【００２１】
その気泡は液晶の封入口から遠い側において多く発生し、またそのうち大きいものは液晶表示領域にまで現出するようになる。
【００２２】
（課題５）
液晶表示パネルの上下基板間のギャップを一方の基板側に形成した有機材料の支柱で行う場合、該支柱の接触する他方の基板側の位置は定まったものとなる。このため液晶表示装置に加わる振動および衝撃は該位置に集中する。
【００２３】
この場合、配線層が設けられた基板上に支柱を設ける場合、支柱自体が衝撃を吸収する層になり、また、その固定された面積も比較的大きくなることから配線層の断線等の影響は回避できる。
【００２４】
しかし、配線層が設けられた基板以外の他方の基板に設けられている場合、支柱の頂面側の基板との接触面積は比較的小さく、ここの個所にて圧力、衝撃が集中し、この部分に配線層が形成されている場合には、その断線にまで到るという不都合が生じる。
【００２５】
（課題６）
基板上にドライバを実装する場合、精度よい搭載を行う必要があるが、そのために該基板上にアライメントマークが形成される。
【００２６】
しかし、保護膜として無機材料層と有機材料層との順次積層体を用いる場合、それがアライメントマークの画像認識を不明瞭にし、精度よいアライメントが困難となる新たな不都合を見出した。
【００２７】
基板に対するドライバの実装がＦＣＡの場合、その端子ピッチが狭く、より高精度のアライメントが要求されるが、保護膜を上述した積層体で形成した場合には、特に反射モードでのアライメントマークの認識が極めて困難となる。
【００２８】
（課題７）
基板に実装されたドライバ（チップ）への信号および電源の供給として、低コスト化のため、チップ間の電源あるいは信号の少なくとも一方の伝達をプリント基板（ＰＣＢ）を経由せずに行うことが開発されつつある。
【００２９】
しかし、この方法は、基板上にチップ間の電源あるいは信号の少なくとも一方の伝達配線を設けなければなくなるが、その距離は極めて長くなってしまう。
【００３０】
ちなみに、液晶表示部から端子部まで延在される配線は、それが空気中の湿度に晒される環境にある長さが僅かであり、これと比べて上述した伝達配線は数倍から数十倍の長さに及ぶ。
【００３１】
このことから、該伝達配線の劣化が憂慮され、特に電源伝送配線で電食の発生の畏れがあり、現在、その対策として信号配線のみ基板上に形成し、電源配線はＰＣＢから供給する試みが本願出願人によりなされている。
【００３２】
しかし、この方法は当初の目的である低コスト化の効果が充分でなく、信頼性の低下を回避しつつ電源配線も基板上に配置する必要性が生じてきている。
【００３３】
本発明はこのような課題を解消すべくなされたものである。
【００３４】
すなわち、本発明の目的は、セルギャップを確保するための支柱の周辺に生じる光漏れを低減させた液晶表示装置を提供することにある。
【００３５】
本発明の他の目的は、液晶を介して対向配置される基板のうち一方の基板面に実装されるドライバチップの実装におけるリペアを信頼性よく行い得る液晶表示装置を提供することにある。
【００３６】
本発明の他の目的は、ドライバチップへの振動あるいは衝撃を緩和させ該ドライバチップの動作不良を軽減させた液晶表示装置を提供することにある。
【００３７】
本発明の他の目的は、液晶中に発生する気泡の不都合を解消させた液晶表示装置を提供することにある。
【００３８】
本発明の他の目的は、セルギャップを確保するための支柱に集中する振動あるいは衝撃によって該支柱に間接的に当接する信号線等の破損を回避させた液晶表示装置を提供することにある。
【００３９】
本発明の他の目的は、信頼性のあるアライメントマークを備える液晶表示装置を提供することにある。
【００４０】
本発明の他の目的は、ドライバチップの実装領域の近傍にてたとえば電食等による破損のない配線層を形成することのできる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００４１】
本発明において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００４２】
（手段１）
本発明は、対向配置された各基板に介在される液晶層をその層厚方向の電界によって光透過率を制御する液晶表示装置であって、
前記基板のうち一方の基板の液晶の面側に形成された支柱と、他方の基板の液晶の面側に形成された信号線と、この信号線をも被って形成された絶縁膜と、この絶縁膜の上面に形成され前記液晶層の光透過率の制御に寄与する一方の電極とを備え、
前記支柱はその頂面が前記信号線と対向して配置されるとともに、前記電極は前記信号線上まで延在しその延在部が前記支柱の頂面の一部と対向していることを特徴とするものである。
【００４３】
（手段２）
本発明による液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、パターン化された複数の材料層が積層され、
前記各材料層のうち少なくとも信号線として形成された導電層と絶縁層として形成された有機材料層とを備えるとともに、
一方の基板の液晶の面側に搭載されて前記信号線の端子から信号を供給するドライバチップを備え、
前記ドライバチップは前記一方の基板との間に異方性導電膜が介在されて前記ドライバチップのバンプと前記端子との電気的接続が図れているとともに、
前記ドライバチップの搭載領域は前記有機材料層の非形成領域となっていることを特徴とするものである。
【００４４】
（手段３）
本発明による液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、パターン化された複数の材料層が積層され、
これら各材料層のうち少なくとも信号線として形成された導電層を備えるとともに、
一方の基板の液晶の面側に搭載されて前記信号線の端子から信号を供給するドライバチップを備え、
前記ドライバチップと前記一方の基板との間に衝撃吸収層が介在されていることを特徴とするものである。
【００４５】
（手段４）
本発明による液晶表示装置は、液晶を介して対向配置される一対の基板と、一方の基板に対する他方の基板の固定と前記液晶の封入を行うシール材と、前記一方の基板の少なくとも前記シール材に囲まれた領域に形成された有機材料層と、を備え、
前記有機材料層は該シール材の近傍においてその非形成領域が設けられていることを特徴とするものである。
【００４６】
（手段５）
本発明による液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板側に信号線およびこの信号線を被って無機材料層および有機材料層との順次積層体が形成され、
該一方の基板と他方の基板とのギャップを確保する支柱が前記一方の基板側に形成されているとともに、この支柱は前記積層体を介して前記信号線と重ねられるようにして形成されていることを特徴とするものである。
【００４７】
（手段６）
本発明による液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板であって該液晶を封入する領域以外の領域に無機材料層と有機材料層との順次積層体を介して該液晶を封入する領域内を走行する信号線と接続されるドライバチップが搭載されているとともに、
該ドライバチップの近傍の前記積層体の下層にアライメントマークが形成され、このアライメントを被う前記無機材料層は該アライメントマークと中心を一致させ該アライメントマークより大きな相似形をなして残存されてその近傍は除去されていることを特徴とするものである。
【００４８】
（手段７）
本発明による液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板であって該液晶を封入する領域以外の領域に有機材料層を介して該液晶を封入する領域内を走行する信号線と接続されるドライバチップが搭載され、前記有機材料層の下層側に配線層が前記ドライバチップの搭載領域を走行して形成されていることを特徴とするものである。
【発明の効果】
【００４９】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、セルギャップを確保するための支柱の周辺に生じる光漏れを低減させることができる。
また、液晶を介して対向配置される基板のうち一方の基板面に実装されるドライバチップの実装におけるリペアを信頼性よく行い得る。
また、ドライバチップへの振動あるいは衝撃を緩和させ該ドライバチップの動作不良を軽減させることができる。
また、液晶中に発生する気泡の不都合を解消させることができる。
また、セルギャップを確保するための支柱に集中する振動あるいは衝撃によって該支柱に間接的に当接する信号線等の破損を回避させることができる。
また、信頼性のあるアライメントマークを備えることができる。
さらに、ドライバチップの実装領域の近傍にてたとえば電食等による破損のない配線層を形成することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明による液晶表示装置の画素領域の一実施例を示す構成図である。
【図２】本発明による液晶表示装置の一実施例を示す全体構成図である。
【図３】本発明による液晶表示装置のスペーサおよびその近傍の一実施例を示す要部構成図である。
【図４】本発明による液晶表示装置の画素領域の他の実施例を示す構成図である。
【図５】本発明による液晶表示装置の画素領域の他の実施例を示す構成図である。
【図６】本発明による液晶表示装置のスペーサおよびその近傍の他の実施例を示す要部構成図である。
【図７】本発明による液晶表示装置のスペーサおよびその近傍の他の実施例を示す要部構成図である。
【図８】本発明による液晶表示装置のスペーサおよびその近傍の他の実施例を示す要部構成図である。
【図９】本発明による液晶表示装置のスペーサおよびその近傍の他の実施例を示す要部構成図である。
【図１０】本発明による液晶表示装置のドライバチップの実装構造の一実施例を示す構成図である。
【図１１】ドライバチップの実装構造の一例とそれによる不都合を示す説明図である。
【図１２】本発明による液晶表示装置のドライバチップの実装構造の他の実施例を示す構成図である。
【図１３】本発明による液晶表示装置のドライバチップの実装構造の他の実施例を示す構成図である。
【図１４】本発明による液晶表示装置のドライバチップの実装構造の他の実施例を示す構成図である。
【図１５】本発明による液晶表示装置のドライバチップの実装構造の他の実施例を示す構成図である。
【図１６】本発明による液晶表示装置のドライバチップの実装構造の他の実施例を示す構成図である。
【図１７】本発明による液晶表示装置のドライバチップの実装構造の他の実施例を示す平面図で、そのXVI−XVI線における断面図が図１６に相当する。
【図１８】本発明による液晶表示装置のドライバチップの実装構造の他の実施例を示す構成図である。
【図１９】本発明による液晶表示装置の他の実施例を示す構成図である。
【図２０】図１９に示す構成にすべく理由を示す説明図である。
【図２１】本発明による液晶表示装置の他の実施例を示す構成図である。
【図２２】本発明による液晶表示装置の他の実施例を示す構成図である。
【図２３】本発明による液晶表示装置の他の実施例を示す構成図である。
【図２４】本発明による液晶表示装置の他の実施例を示す構成図である。
【図２５】本発明による液晶表示装置の他の実施例を示す構成図である。
【図２６】図２５に示す構成にすべく理由を示す説明図である。
【図２７】本発明による液晶表示装置の他の実施例を示す構成図である。
【図２８】本発明による液晶表示装置の他の実施例を示す構成図である。
【図２９】本発明による液晶表示装置の他の実施例を示す構成図である。
【図３０】本発明による液晶表示装置のドライバチップ実装付近のアライメントマークの一実施例を示す構成図である。
【図３１】アライメントマークのパターンを示した説明図である。
【図３２】本発明による液晶表示装置のドライバチップ実装付近のアライメントマークの他の実施例を示す構成図である。
【図３３】本発明による液晶表示装置のドライバチップ実装付近のアライメントマークの他の実施例を示す構成図である。
【図３４】本発明による液晶表示装置のドライバチップ実装付近のアライメントマークの他の実施例を示す構成図である。
【図３５】本発明による液晶表示装置のドライバチップ実装付近のアライメントマークの他の実施例を示す構成図である。
【図３６】本発明による液晶表示装置のドライバチップ実装付近のアライメントマークの他の実施例を示す構成図である。
【図３７】本発明による液晶表示装置のドライバチップ実装付近のアライメントマークの他の実施例を示す構成図である。
【図３８】本発明による液晶表示装置のドライバチップ実装付近のアライメントマークの他の実施例を示す構成図である。
【図３９】本発明による液晶表示装置のドライバチップ実装付近のアライメントマークの他の実施例を示す構成図である。
【図４０】本発明による液晶表示装置のドライバチップ付近のフレームをも含めた構成の一実施例を示す構成図である。
【図４１】本発明による液晶表示装置のドライバチップ付近のフレームをも含めた構成の他の実施例を示す構成図である。
【図４２】本発明による液晶表示装置のドライバチップ付近のフレームをも含めた構成の他の実施例を示す構成図である。
【図４３】本発明による液晶表示装置の他の実施例を示す平面図である。
【発明を実施するための形態】
【００５１】
以下、本発明による液晶表示装置の実施例について図面を用いて説明をする。
（実施例１）
《液晶表示装置の等価回路》
図２は、本発明による液晶表示装置の一実施例を示す等価回路図である。同図は、回路図ではあるが、実際の幾何学的配置に対応して描かれている。
この実施例では、広い視野角をもつものとして知られているいわゆる横電界方式を採用した液晶表示装置に本発明を適用させている。
【００５２】
まず、液晶表示パネルＰＮＬがあり、その液晶表示パネルＰＮＬは、液晶を介して互いに対向配置された透明基板ＳＵＢ１、ＳＵＢ２を外囲器としている。この場合、一方の透明基板ＳＵＢ１（図中下側の基板：マトリクス基板）は他方の透明基板ＳＵＢ２（図中上側の基板：カラーフィルタ基板）に対して若干大きく形成され、図中下側と右側の周辺端はほぼ面一に合わせて配置されている。
【００５３】
この結果、一方の透明基板ＳＵＢ１の図中左側の周辺および図中上側の周辺は他方の基透明板ＳＵＢ２に対して外方に延在されるようになっている。後に詳述するが、この部分はドライバチップであるゲート駆動ＩＣ５およびドレイン駆動ＩＣ６が搭載される領域となっている。
【００５４】
各透明基板ＳＵＢ１、ＳＵＢ２の重畳する領域にはマトリクス状に配置された画素２が構成され、この画素２は、図中ｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬとｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬとで囲まれる領域に形成され、少なくとも、片側のゲート信号線ＧＬからの走査信号の供給によって駆動されるスイッチング素子ＴＦＴと、このスイッチング素子ＴＦＴを介して片側のドレイン信号線ＤＬから供給される映像信号が印加される画素電極ＰＸとが備えられている。
【００５５】
ここでは、上述したように、各画素２は、いわゆる横電界方式を採用したもので、後に詳述するように、上記のスイッチング素子ＴＦＴおよび画素電極ＰＸの他に、基準電極ＣＴおよび保持容量Ｃｓｔｇが備えられるようになっている。
【００５６】
そして、各ゲート信号線ＧＬはその一端（図中左側の端部）が透明基板ＳＵＢ１の周辺にまで延在され、透明基板ＳＵＢ１に搭載されたゲート駆動ＩＣ５の出力端子に接続されるようになっている。
【００５７】
この場合、ゲート駆動ＩＣ５は複数設けられているとともに、前記ゲート信号線ＧＬは互いに隣接するもの同士でグループ化され（図３６参照）、これら各グループ化されたゲート信号線ＧＬが近接する各ゲート駆動ＩＣ５にそれぞれ接続されるようになっている。
【００５８】
また、同様に、各ドレイン信号線ＤＬはその一端（図中上側の端部）が透明基板ＳＵＢ１の周辺にまで延在され、透明基板ＳＵＢ１に搭載されたドレイン駆動回路（ＩＣ）６の出力端子に接続されるようになっている。
【００５９】
この場合も、ドレイン駆動回路６は複数設けられているとともに、前記ドレイン信号線ＤＬは互いに隣接するもの同士でグループ化され、これら各グループ化されたドレイン信号線ＤＬが近接する各ドレイン駆動ＩＣ６にそれぞれ接続されるようになっている。
【００６０】
一方、このようにゲート駆動ＩＣ５およびドレイン駆動ＩＣ６が搭載された液晶表示パネルＰＮＬに近接して配置されるプリント基板１０（コントロール基板１０）があり、このプリント基板１０には電源回路１１等の他に、前記ゲート駆動回路５およびドレイン駆動回路６に入力信号を供給するためのコントロール回路１２が搭載されている。
【００６１】
そして、このコントロール回路１２からの信号はフレキシブル配線基板（ゲート回路基板１５、ドレイン回路基板１６Ａ、ドレイン回路基板１６Ｂ）を介してゲート駆動ＩＣ５およびドレイン駆動ＩＣ６に供給されるようになっている。
【００６２】
すなわち、ゲート駆動ＩＣ５側には、これら各ゲート駆動ＩＣ５の入力側の端子にそれぞれ対向して接続される端子を備えるフレキシブル配線基板（ゲート回路基板１５）が配置されている。
【００６３】
そのゲート回路基板１５は、その一部が前記コントロール基板１０側に延在されて形成され、その延在部において、該コントロール基板１０と接続部１８を介して接続されている。
【００６４】
コントロール基板１０に搭載されたコントロール回路１２からの出力信号は、該コントロール基板１０上の配線層、前記接続部１８、さらにはゲート回路基板１５上の配線層を介して各ゲート駆動ＩＣ５に入力されるようになっている。
【００６５】
また、ドレイン駆動ＩＣ６側には、これら各ドレイン駆動ＩＣ６の入力側の端子にそれぞれ対向して接続される端子を備えるドレイン回路基板１６Ａ、１６Ｂが配置されている。
【００６６】
このドレイン回路基板１６Ａ、１６Ｂは、その一部が前記コントロール基板１０側に延在されて形成され、その延在部において、該コントロール基板１０と接続部１９Ａ、１９Ｂを介して接続されている。
【００６７】
コントロール基板１０に搭載されたコントロール回路１２からの出力信号は、該コントロール基板１０上の配線層、前記接続部１９Ａ、１９Ｂ、さらにはドレイン回路基板１６Ａ、１６Ｂ上の配線層を介して各ドレイン駆動回路１６Ａ、１６Ｂに入力されるようになっている。
【００６８】
なお、ドレイン駆動回路６側のドレイン回路基板１６Ａ、１６Ｂは、図示のように、２個に分割されて設けられている。液晶表示パネル１の大型化にともなって、たとえばドレイン回路基板の図中ｘ方向への長さの増大による熱膨張による弊害を防止する等のためである。
【００６９】
そして、コントロール基板１０上のコントロール回路１２からの出力は、ドレイン回路基板１６Ａの接続部１９Ａ、およびドレイン回路基板１６Ｂの接続部１９Ｂをそれぞれ介して、対応するドレイン駆動ＩＣ６に入力されている。
【００７０】
さらに、コントロール基板１０には、映像信号源２２からケーブル２３によってインタフェース基板２４を介して映像信号が供給され、該コントロール基板１０に搭載されたコントロール回路１２に入力されるようになっている。
【００７１】
なお、この図では、液晶表示パネルＰＮＬ、ゲート回路基板１５、ドレイン回路基板１６Ａ、１６Ｂ、およびコントロール基板１０がほぼ同一平面内に位置づけられるように描かれているが、実際には該コントロール基板１０はゲート回路基板１５、ドレイン回路基板１６Ａ、１６Ｂの部分で屈曲されて液晶表示パネル１に対してほぼ直角になるように位置づけられるようになっている。
【００７２】
いわゆる額縁の面積を小さくさせる趣旨からである。ここで、額縁とは、液晶表示パネルＰＮＬの外枠の輪郭と表示領域ＡＲの輪郭の間の領域をいい、この領域を小さくすることによって、外枠に対して表示部の面積を大きくできる効果を得ることができる。
《画素の構成》
前記液晶表示パネルＰＮＬは、上述したように、その液晶表示領域ＡＲがマトリクス状に配置された多数の画素２から構成され、このうちの一の画素の構成は図１（ａ）に示すようになっている。また、図１（ｂ）は図１（ａ）のｂ−ｂ線における断面図を、図１（ｃ）は図１（ａ）のｃ−ｃ線における断面図を示している。
【００７３】
同図において、透明基板ＳＵＢ１の主表面に、ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。そして、これらゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれる領域が画素領域として形成されることになる。
【００７４】
そして、このようにゲート信号線ＧＬが形成された透明基板ＳＵＢ１の主表面には、これらゲート信号線ＧＬをも被ってたとえばシリコン窒化膜からなる絶縁膜ＧＩが形成されている。この絶縁膜ＧＩは後述するドレイン信号線ＤＬに対してはゲート信号線ＧＬとの絶縁を図るための層間絶縁膜として、後述の薄膜トランジスタＴＦＴの形成領域に対してはゲート絶縁膜として、後述の容量素子Ｃｓｔｇに対しては誘電体膜として機能するようになっている。
【００７５】
この絶縁膜ＧＩの表面には、まず、その薄膜トランジスタＴＦＴの形成領域において半導体層ＡＳが形成されている。この半導体層ＡＳはたとえばアモルファスＳｉからなり、ゲート信号線ＧＬ上において後述するドレイン信号線ＤＬに近接された部分に重畳されて形成されている。これにより、ゲート信号線ＧＬの一部が薄膜トランジスタＴＦＴのゲート電極を兼ねた構成となっている。
【００７６】
そして、この絶縁膜ＧＩの表面にはそのｙ方向に延在しかつｘ方向に並設されるドレイン信号線ＤＬが形成されている。このドレイン信号線ＤＬは、薄膜トランジスタＴＦＴを構成する前記半導体層ＡＳの表面の一部にまで延在されて形成されたドレイン電極ＳＤ１が一体となって備えられている。
【００７７】
さらに、画素領域における絶縁膜ＧＩの表面には前記ドレイン電極ＳＤ１の形成と同時に薄膜トランジスタＴＦＴのソース電極ＳＤ２が形成され、このソース電極ＳＤ２と一体に形成された画素電極ＰＸが形成されている。
【００７８】
なお、前述した薄膜トランジスタＴＦＴのドレイン電極ＳＤ１とソース電極ＳＤ２との界面に相当する半導体層ＡＳの表面にはリン（Ｐ）がドープされて高濃度層となっており、これにより前記各電極におけるオーミックコンタクトを図っている。この場合、半導体層ＡＳの表面の全域には前記高濃度層が形成されており、前記各電極を形成した後に、該電極をマスクとして該電極形成領域以外の高濃度層をエッチングするようにして上記の構成とすることができる。
【００７９】
前記画素電極ＰＸは、その一端を前記薄膜トランジスタＴＦＴのソース電極ＳＤ２とし、そのままｙ方向に延在され、該薄膜トランジスタＴＦＴを駆動させるゲート信号線ＧＬとは異なる他方のゲート信号線ＧＬに近接してｘ方向に延在された後に、ｙ方向に延在するコ字形状となっている。
【００８０】
すなわち、画素電極ＰＸは図中ｙ方向に延在されて画素領域中に２本形成され、これら各画素電極ＰＸはゲート信号線ＧＬの近傍部で互いに接続されたパターンとなっている。
【００８１】
前記ドレイン信号線ＤＬおよび画素電極ＰＸが形成された透明基板ＳＵＢ１面には該ドレイン信号線ＤＬおよび画素電極ＰＸをも被って保護膜ＰＳＶが形成され、この実施例では、この保護膜ＰＳＶはたとえばシリコン窒化膜等からなる無機材料層の保護膜ＰＳＶ１と樹脂層等からなる有機材料層の保護膜ＰＳＶ２の順次積層体から構成されている。
【００８２】
保護膜ＰＳＶをこのように有機材料層を含む積層体としたのは保護膜ＰＳＶ自体の誘電率を小さくさせることにある。
【００８３】
そして、このような保護膜ＰＳＶの形成は、薄膜トランジスタＴＦＴの液晶との直接の接触による特性劣化を回避することにある。
【００８４】
この保護膜ＰＳＶ（正確には有機材料層からなる保護膜ＰＳＶ２）の上面には基準電極ＣＴが形成されている。
【００８５】
この基準電極ＣＴは、この実施例では、たとえばＩＴＯ（Indium-Tin-Oxide）膜からなる透光性の導電膜で形成され、上述した２本の画素電極ＰＸの両脇に位置づけられるようにして３本形成されている。
【００８６】
すなわち、各基準電極ＣＴのうちの１本は画素領域の中央部を図中ｙ方向に走行して形成され、残りの２本はそれぞれドレイン信号線ＤＬ上をそれに沿って形成されている。
【００８７】
基準電極ＣＴをドレイン信号線ＤＬ上に形成することによって、ドレイン信号線ＤＬからの電界を該基準電極ＣＴ側へ終端させることができ、前記画素電極ＣＴ側へノイズとしての電界を及ぼすことを防止する効果を奏する。
【００８８】
このため、この実施例では該基準電極ＣＴはドレイン信号線ＤＬ上を充分被うようにして形成され、その幅はドレイン信号線ＤＬのそれよりも大きく形成されている。
【００８９】
また、基準電極ＣＴはこの実施例では透光性の導電膜で形成しているが、これに限定する必要はなく金属等の不透明な導電膜で形成してもよく、この場合において、該基準電極ＣＴをドレイン信号線ＤＬ上に形成することは画素領域の開口率を向上させる効果も奏する。
【００９０】
さらに、この基準電極ＣＴは、ゲート信号線ＧＬをも充分に被って形成された透光性の導電膜の一部として形成されている。
【００９１】
このように構成することによって、透光性の導電膜は隣接する各画素領域において一体のものとして形成することができ、この透光性の導電膜を介してその一部である基準電極ＣＴに基準電圧信号を供給させることができるようになる。
【００９２】
このことは、画素領域内を走行する基準電圧信号線を特別に形成する必要がなく画素領域の開口率の向上を図ることができる。
【００９３】
しかし、他の実施例として、基準電圧信号線を形成し、それが基準電極ＣＴと層を異にして形成した場合スルホールを介してこの基準電圧信号線と基準電極ＣＴとの接続を図るようにしてもよい。
【００９４】
また、画素電極ＰＸと基準電極ＣＴとの間に電界が発生していない場合に液晶の光透過率を最小にする、いわゆるノーマリブラックモードとして構成することにより、前記透光性の導電膜は遮光膜として機能させることができる。
【００９５】
ドレイン信号線ＤＬあるいはゲート信号線ＧＬの近傍部はそれら信号線からの電界によって液晶が駆動して光漏れが発生し易くなることから、前記透光性の導電膜を遮光膜として機能させることは表示の信頼性を向上させることができる。
【００９６】
なお、ゲート信号線ＧＬを充分に被って形成される透光性の導電膜は画素電極ＰＸの一部（図中ｙ方向に延在される２本の画素電極ＰＸの接続部）も被って形成され、それらの重なり部において容量素子Ｃｓｔｇが形成されている。
【００９７】
この容量素子Ｃｓｔｇは、たとえば薄膜トランジスタＴＦＴがオフした際に画素電極ＰＸに映像信号を長く蓄積させる効果等を有するようになっている。
【００９８】
そして、このように基準電極ＣＴが形成された透明基板ＳＵＢ１の表面には該基準電極ＣＴ等も被って配向膜（図示せず）が形成されている。この配向膜は液晶と直接に接触する膜で該液晶の初期配向方向を決定するようになっている。
【００９９】
なお、この実施例では、画素電極ＰＸはドレイン信号線ＤＬの材料と同一の材料で形成するようにしたが、これに限定されず、透光性の導電膜で形成するようにしてもよい。このようにすることによって画素領域の開口率が向上するからである。
【０１００】
また、このように構成された透明基板ＳＵＢ１は液晶を介して透明基板ＳＵＢ２と対向配置され、この透明基板ＳＵＢ２の液晶側の面には、各画素領域に相当する部分に開口部を有するブラックマトリクスＢＭが形成されている。
【０１０１】
このブラックマトリクスＢＭは、上述したように基準電極ＣＴを一部として形成する透光性の導電膜に遮光機能をもたせるようにした場合（いわゆるノーマリブラックモードの構成とする）、その幅を従来よりも狭くして画素領域の開口率を向上させることができる。透明基板ＳＵＢ１と透明基板ＳＵＢ２の合わせずれを考慮する必要が比較的少なくなるからである。
【０１０２】
さらに、このブラックマトリクスＢＭの画素領域に相当する部分に形成された開口部を被ってカラーフィルタＦＩＬが形成されている。このカラーフィルタＦＩＬはｘ方向に隣接する画素領域におけるそれとは異なった色（Ｒ、Ｇ、Ｂ）を備えるとともに、それぞれブラックマトリクスＢＭ上において境界部を有するようになっている。
【０１０３】
また、このようにブラックマトリクスＢＭ、およびカラーフィルタＦＩＬが形成された面には樹脂膜等からなる平坦化膜ＯＣが形成され、この平坦化膜ＯＣ上の一部には支柱ＳＰが形成されている。
【０１０４】
この支柱ＳＰは、液晶表示領域ＡＲにおいて透明基板ＳＵＢ１と透明基板ＳＵＢ２とのギャップを確保するためのもので、透明基板２側に形成したたとえば樹脂材料層をフォトリソグラフィ技術による選択エッチングをすることによって形成される。
【０１０５】
そして、この支柱ＳＰは、その頂面が前記ゲート信号線ＧＬおよび基準電極ＣＴを一部とする透光性の導電膜に対向するようにして配置されている。
【０１０６】
上述したように、該透光性の導電膜はゲート信号線ＧＬを充分被うようにして、換言すれば、該透光性の導電膜の幅はゲート信号線ＧＬのそれよりも充分大きく形成されていることから、ゲート信号線ＧＬと重畳されて形成される支柱の周辺は前記透光性の導電膜が充分な径を有して取り巻くようになる。
【０１０７】
このことは、支柱ＳＰの周囲の液晶が配向乱れによるドメインによって該支柱ＳＰの周囲に生じる光漏れを防止することができる。基準電極ＣＴを一部とする透光性の導電膜は遮光膜として機能できるからである。
【０１０８】
この場合、ゲート信号線ＧＬを被う透光性の導電膜は該ゲート信号線ＧＬからの電界をシールドする機能をも有するが、この電界が該透光性の導電膜から漏れる（該透光性の導電膜の周辺で迂回して周り込む）場合には支柱ＳＰの周囲におけるドメインによる影響は広がるようになる。
【０１０９】
ここで、支柱ＳＰの周囲におけるドメインによる影響を抑止する方法を示す。
【０１１０】
図３に示すように、ゲート信号線ＧＬと対向電極ＣＴを一部にもつ透光性の導電層の間の絶縁膜の厚さをｄ1、液晶の層厚をｄ3、とした場合に、該ゲート信号線ＧＬからの電界が支柱ＳＰの周辺に影響を与えないようにするためには、対向電極ＣＴを一部にもつ透光性の導電層のゲート信号線ＧＬに対するはみ出し量をｄ2を、次式（１）
【０１１１】
［数１］    ｄ2＞ｄ1×√ｄ3    ………（１）
に示すように設定すればよいことが確かめられた。さらにｄ2の値として４．７μｍを設定すれば、殆どの構成においてドメインの抑止を実現できる。
【０１１２】
このため、前記透光性の導電膜の幅をゲート信号線ＧＬの延在方向の各辺からそれぞれ４．７μｍ以上はみ出すように設定することにより、支柱ＳＰの周辺に生じるドメインをほぼ完全に遮光できるようになる。
【０１１３】
なお、この実施例では、支柱ＳＰはゲート信号線ＧＬと重畳する個所に設けたものであるが、これに限定されることはなく、ドレイン信号線ＤＬと重畳する個所に設けるようにしてもよい。
【０１１４】
この場合においても、基準電極ＣＴである透光性の導電膜の幅をドレイン信号線ＤＬの延在方向の各辺からそれぞれ４．７μｍ以上はみ出すように設定することにより、該支柱ＳＰの周辺に生じるドメインを充分に遮光できるようになる。
【０１１５】
また、本実施例の効果は、支柱ＳＰが透明基板ＳＵＢ１側に配置させた場合においても同様の効果を有する。
【０１１６】
また、上式（１）において、支柱ＳＰに対して基準電極ＣＴを一部とする透光性の導電層のはみ出し量をｄ4とした場合、ｄ4＞ｄ2となるようにすることが望ましい。
【０１１７】
また、上述した実施例では、支柱ＳＰは透明基板ＳＵＢ２側に設けたものであるが、対応する個所にて透明基板ＳＵＢ１側に設けるようにしてもよい。このようにした場合でも同様の効果を奏することはいうまでもない。この場合、支柱ＳＰの底面、すなわち支柱ＳＰの透明基板ＳＵＢ１側の固着面の近傍が、上述した実施例の支柱ＳＰの頂面の近傍に示した構成と同様になっていればよい。
（実施例２）
図４は本発明による液晶表示装置の他の実施例を示す構成図で、図１に対応した図となっている。
【０１１８】
図１と異なる構成は画素電極ＰＸにあり、この画素電極ＰＸはその一部がゲート信号線ＧＬと重畳されるように延在され、また、その重畳部において比較的面積が広く形成されている。
【０１１９】
これにより、画素電極ＰＸは対向電極ＣＴとの間に容量素子Ｃｓｔｇを構成するとともに、ゲート信号線ＧＬとの間に容量素子Ｃａｄｄをも構成するようになる。
【０１２０】
そして、この容量素子Ｃａｄｄは容量素子Ｃｓｔｇの形成領域内に形成されることから占有面積を大きくすることなく容量を大きくすることができる。
【０１２１】
なお、この場合において、容量素子Ｃａｄｄを形成する画素電極ＰＸからの電界が、基準電極ＣＴを一部とする透光性の導電膜から漏れて支柱ＳＰの周辺の液晶に配向乱れを生じさせないために、該透光性の導電膜の幅を考慮する必要が生じる。
【０１２２】
すなわち、支柱ＳＰの配置個所にゲート信号線ＧＬと重畳する画素電極ＰＸの延在部が存在する場合、前記ゲート信号線ＧＬと前記延在部の外側の各辺からそれぞれ４．７μｍ以上はみ出すように、透光性の導電膜の幅を設定することにより、支柱ＳＰの周辺に生じるドメインをほぼ完全に遮光できるようになる。
【０１２３】
また、本実施例の効果は、支柱ＳＰが透明基板ＳＵＢ１側に配置させた場合であっても同様である。
【０１２４】
（実施例３）
図５（ａ）は、いわゆる縦電界方式と称される画素を有する液晶表示装置の構成について示したものである。また、図５（ｂ）は図５（ａ）のｂ−ｂ線における断面図、図５（ｃ）はｃ−ｃ線における断面図、図５（ｄ）はｄ−ｄ線における断面図を示している。
【０１２５】
実施例１に示した横電界方式と異なる構成は、いずれも透光性の導電膜からなる画素電極ＰＸと対向電極ＣＴとを備え、該画素電極ＰＸは透明基板ＳＵＢ１の液晶側の面の各画素領域に平面的に形成され、対向電極は透明基板ＳＵＢ２の液晶側の面に各画素領域に共通に形成されていることにある。
【０１２６】
透明基板ＳＵＢ１の液晶側の面に、ゲート信号線ＧＬ、絶縁膜ＧＩ、薄膜トランジスタＴＦＴおよびドレイン信号線ＤＬが順次形成されているのは実施例１の場合と同様となっている。
【０１２７】
実施例１と異なる構成は、薄膜トランジスタＴＦＴを被って形成される保護膜ＰＳＶに該薄膜トランジスタＴＦＴのソース電極（ドレイン信号線の形成の際に同時に形成される）の一部を露出させるためのコンタクト孔が形成され、該保護膜ＰＳＶの上面に形成される画素電極ＰＸはこのコンタクト孔を通して前記ソース電極ＳＤ２と接続されている。
【０１２８】
なお、ここでも該保護膜ＰＳＶは無機材料層からなる保護膜ＰＳＶ１と有機材料層からなる保護膜ＰＳＶ２の順次積層体から構成されて、保護膜ＰＳＶ自体の誘電率の低減を図っている。
【０１２９】
この画素電極ＰＸは、その一部が前記薄膜トランジスタＴＦＴを駆動させるゲート信号線ＧＬとは異なる他方のゲート信号線ＧＬに重畳されるようにして延在し、該重畳部に容量素子Ｃａｄｄを形成している。
【０１３０】
また、透明基板ＳＵＢ２の液晶側の面に形成された平坦化膜ＯＣの表面には各画素領域に共通に対向電極ＣＴが形成されている。
【０１３１】
そして、この対向電極ＣＴが形成された透明基板ＳＵＢ２の面には、前記ゲート信号線ＧＬには完全に、前記画素電極ＰＸの延在部にはその一部が対向するようにして支柱ＳＰが設けられている。
【０１３２】
すなわち、ゲート信号線ＧＬに対向するようにして支柱ＳＰを設けるにしても、容量素子Ｃａｄｄの一方の電極を構成する画素電極ＰＸの延在部と一部対向するようにして、前記支柱ＳＰの配置個所を選定している。
【０１３３】
このようにした場合、支柱ＳＰの周辺の液晶の配向乱れによる光漏れの領域を縮小させる効果を得ることができる。
【０１３４】
図６は容量素子Ｃａｄｄの一方の電極を構成する画素電極ＰＸの延在部が形成されていない部分に支柱ＳＰを形成した図、図７は容量素子Ｃａｄｄの一方の電極を構成する画素電極ＰＸの延在部が形成されている部分に支柱ＳＰを形成した図である。
【０１３５】
図７では、支柱ＳＰの周辺の画素電極ＰＸの延在部付近には電界の乱れが生ぜず、このため、光漏れの領域が縮小されるようになる。
【０１３６】
また、支柱ＳＰが透明基板ＳＵＢ１側に配置させた場合であっても同様である。
【０１３７】
（実施例４）
この実施例は実施例３のさらなる改良を施したもので、図９に示すように、支柱ＳＰはゲート信号線ＧＬはもちろんのこと、容量素子Ｃａｄｄの一方の電極を構成する画素電極ＰＸの延在部にも完全に対向するように構成している。
【０１３８】
換言すれば、該画素電極ＰＸの延在部は支柱ＳＰの頂面の当接領域の全てに及んで延在されて形成されている。
【０１３９】
このように構成した理由は、画素電極ＰＸは無機材料層と有機材料層との順次積層体からなる保護膜ＰＳＶ上に形成されていることによる。
【０１４０】
上述した実施例で示したように、支柱ＳＰを画素電極ＰＸの延在部と一部対向するようにした場合、図８に示すように無機材料層が有する弾力性のために支柱ＳＰの頂面のエッジ部において該画素電極ＰＸの延在部ともに変形が生じやすくなり、これによる支障が発生するからである。
【０１４１】
この場合においても、該支柱ＳＰは上記対応する個所にて透明基板ＳＵＢ１側に設けても同様の効果を有することはいうまでもない。
【０１４２】
（実施例５）
図１０は、たとえばドレイン駆動ＩＣ６の実装部分における断面を示し、図２のX−X線における断面図を示している。
【０１４３】
透明基板ＳＵＢ１の表面には液晶表示領域ＡＲの領域内で形成した保護膜ＰＳＶが延在されて形成されている。この保護膜ＰＳＶは上述したように無機材料層の保護膜ＰＳＶ１と有機材料層の保護膜ＰＳＶ２との順次積層体から構成されている。
【０１４４】
そして、この保護膜ＰＳＶの上面にはドレイン信号線ＤＬが形成され、その端部はドレイン駆動ＩＣ６のバンプ（出力バンプ）の個所にまで延在されて端子部を構成している。
【０１４５】
なお、この実施例の場合、前記保護膜ＰＳＶは該ドレイン駆動ＩＣ６の実装領域およびその近傍部に相当する部分に開口が形成され、このため前記ドレイン信号線ＤＬは該保護膜ＰＳＶ上から該保護膜ＰＳＶの非形成領域に及ぶようにして前記端子に到っている。
【０１４６】
なお、ドレイン信号線ＤＬは液晶表示領域ＡＲにおいては前記保護膜ＰＳＶの下層に位置づけられているが、ドレイン駆動ＩＣ６の近傍においては該保護膜ＰＳＶに形成されたスルホール（図示せず）を通して保護膜ＰＳＶの上層に位置づけられている。
【０１４７】
この理由は、該スルホールから端子までの間のドレイン信号線ＤＬをたとえばＩＴＯ等の透光性の導電層で形成し、電食の発生を回避するためである。
【０１４８】
また、ドレイン駆動ＩＣ６の入力バンプ側においても同様の構成となっており、ドレイン回路基板１６Ｂに接続される配線層が保護膜ＰＳＶ上から該保護膜ＰＳＶの非形成領域に及ぶようにして前記入力バンプに接続される端子に到っている。
透明基板ＳＵＢ１とドレイン駆動ＩＣ６の間には異方性導電膜ＡＣＦが介在されている。
【０１４９】
この異方性導電膜ＡＣＦは導電性粒子が混在されたシート状の樹脂膜からなり、少なくともこの異方性導電膜ＡＣＦを加熱してドレイン駆動ＩＣ６を加圧することにより、透明基板ＳＵＢ１に対するドレイン駆動ＩＣ６の固着がなされ、かつドレイン駆動ＩＣ６の各バンプとそれに対応する端子との電気的接続がなされている。
【０１５０】
このようなドレイン駆動ＩＣ６の実装構造は、該ドレイン駆動ＩＣ６の実装後において、該ドレイン駆動ＩＣ６を取替える必要が生じた場合にその周辺を破損させることなく、信頼性あるリペアができる効果を奏する。
【０１５１】
すなわち、たとえば図１１（ａ）に示すように、保護膜ＰＳＶがドレイン駆動ＩＣ６の実装領域にまで形成されている場合、異方性導電膜ＡＣＦを溶剤で溶かし、新たな異方性導電膜ＡＣＦとドレイン駆動ＩＣ６を搭載する際に、図１１（ｂ）に示すように、保護膜ＰＳＶの上層に形成されている有機材料層も不均一に剥がれ、あるいは残渣として残ってしまう不都合が生じる。
【０１５２】
このことから、上述した実施例では、保護膜ＰＳＶは無機材料層と有機材料層の順次積層体で構成したが、これに限定されることはなく有機材料層のみであっても同様の効果が得られることはいうまでもない。
【０１５３】
また、ドレイン駆動ＩＣ６の実装構造に限定されることはなく、ゲート駆動ＩＣ５の実装構造にも適用できることはもちろんである。また、以下の実施例においても同様に適用できる。
【０１５４】
（実施例６）
図１２は、ドレイン駆動ＩＣ６の実装構造の他の実施例を示す断面図である。
【０１５５】
同図は、実施例５と異なりドレイン駆動ＩＣ６の実装領域にも無機材料層と有機材料層との順次積層体が形成されているが、該有機材料層の層厚が６００ｎｍ以上、望ましくは９００ｎｍ以上に設定されていることにある。
【０１５６】
このような厚さを有する有機材料層はその膜強度が強化され、下地層に対して剥がれ難くなり、リペア時の再生率を向上させることができる。
【０１５７】
（実施例７）
図１３は、実施例６と比較して、有機材料層の層厚に制限がなく、ドレイン駆動ＩＣ６の実装領域にも無機材料層と有機材料層との順次積層体である保護膜ＰＳＶが形成されていることにある。
【０１５８】
このように構成されたドレイン駆動ＩＣ６の実装構造は、前記有機材料層が衝撃緩衝材の機能を有するようになり、外部からの振動、衝撃、あるいは押圧によるドレイン駆動ＩＣ６への障害を緩和できるようになる。
【０１５９】
（実施例８）
図１４は、無機材料層と有機材料層との順次積層体はドレイン駆動ＩＣ６の実装領域にまで及んで形成されているが、ドレイン駆動ＩＣ６のバンプ（入力バンプ、出力バンプ）およびその近傍に対向する部分には開口が形成されていることにある。
【０１６０】
これにより、リペア時の再生率を向上させることができ、また押圧によるドレイン駆動ＩＣ６への障害を緩和できるようになる。
【０１６１】
（実施例９）
図１５は、上記実施例８のさらなる改良を示した図で、無機材料層と有機材料層との順次積層体からなる保護膜ＰＳＶの厚さを大きくしたことを除き、実施例８の構成と同様となっている。
【０１６２】
すなわち、保護膜の厚さをドレイン駆動ＩＣ６のバンプの高さと該バンプと電気的に接続される端子の層厚の合計値とほぼ等しく設定している。
【０１６３】
これにより、ドレイン駆動ＩＣ６は、その入力バンプと出力バンプの間の領域にて、透明基板ＳＵＢ１との間の空間をほぼ埋めるようにして保護膜ＰＳＶおよび異方性導電膜ＡＣＦが介在されることから、押圧によるドレイン駆動ＩＣ６への障害を緩和できるようになる。
【０１６４】
（実施例１０）
図１６は、実施例５に示した図１０に対応する図で、保護膜ＰＳＶの下層においてドレイン駆動ＩＣ６の入力バンプと出力バンプの間の領域に配線層ＬＬが走行されて構成されている。
【０１６５】
このように構成した場合、ドレイン駆動ＩＣ６の近傍のスペースを有効に利用できることになり、また、いわゆる額縁と称される領域（透明基板ＳＵＢ１の外輪郭と表示部ＡＲの外輪郭の間の領域）を小さくすることができる。
【０１６６】
なお、前記配線層ＬＬとしては、たとえば共通配線、信号ライン、あるいは検査用の引出配線等のいずれか、またはこれらのうち少なくとも２種の配線であってもよい。
【０１６７】
また、保護膜ＰＳＶ１の下層に位置づけられる各配線層ＬＬは該保護膜ＰＳＶ１によってその損傷を回避できるようになる。
【０１６８】
この保護膜ＰＳＶは無機材料層および有機材料層の順次積層体から構成され、たとえ無機材料層にクラックが発生しても、このクラックは有機材料層によって閉塞され、たとえば電食等によって前記配線層ＬＬが腐食するのを回避することができる。
【０１６９】
なお、前記配線層ＬＬは、図１７に示す平面図に示すように、ドレイン駆動ＩＣの入力バンプ群と出力バンプ群との間に走行され、場合によっては並設される他のドレイン駆動ＩＣ６にまで及んで形成されている。ちなみに図１６は平面図である図１７のXVI−XVI線における断面図となっている。
【０１７０】
（実施例１１）
図１８は、図１５に対応する図で、保護膜ＰＳＶの下層においてドレイン駆動ＩＣ６の入力バンプと出力バンプの間の領域に配線層ＬＬが走行して構成されている。
【０１７１】
そして、保護膜ＰＳＶの厚さをドレイン駆動ＩＣ６のバンプの高さと該バンプと電気的に接続される端子の層厚の合計値とほぼ等しく設定し、この保護膜ＰＳＶの該ドレイン駆動ＩＣ６のバンプ（入力バンプ、出力バンプ）およびその近傍に対向する部分には開口が形成されている。
【０１７２】
このように構成することによって、実施例１２および実施例１１に示した各効果を兼ね備えることになる。
【０１７３】
（実施例１２）
図１９（ａ）は、液晶表示パネルＰＮＬの概略構成を示す平面図で、そのｂ−ｂ線における断面図を図１９（ｂ）に示している。
【０１７４】
同図は、透明基板ＳＵＢ１に対する透明基板ＳＵＢ２の固定はシール材ＳＬによってなされ、このシール材ＳＬは液晶を封入する機能も兼ね備えている。
【０１７５】
シール材ＳＬは透明基板ＳＵＢ２の周辺に沿って形成され、そのパターンは矩形状となっている。
【０１７６】
そして、このシール材ＳＬの各辺のうち透明基板ＳＵＢ１と透明基板ＳＵＢ２の端面がほぼ面一となっている部分の辺に液晶を封入するための液晶封入口（この実施例では２個設けられている）が形成され、この封入口は液晶の封入後において図示しない封止剤によって封止されるようになっている。
【０１７７】
そして、シール材ＳＬの内側であって、前記液晶封入口が形成された辺と対向する辺とこの辺に交差する辺とで形成される角部に、透明基板ＳＵＢ１の液晶の側面に形成されている保護膜ＰＳＶのうち上層の有機材料層からなる保護膜ＰＳＶ２の非形成領域ＮＰＳＶが設けられている。なお、場合によっては、前記非形成領域ＮＰＳＶから露出する無機材料からなる保護膜ＰＳＶ１も除去するようにしてもよい。
【０１７８】
また、この保護膜ＰＳＶ２の非形成領域ＮＰＳＶはシール材ＳＬの内側に形成される有効表示領域ＡＲ0（各画素領域の集合体の外輪郭内の領域、またはブラックマトリクスＢＭの開口の集合体の外輪郭内の領域）の外側に形成されている。
【０１７９】
保護膜ＰＳＶ２の前記非形成領域ＮＰＳＶを有効表示領域ＡＲ0の外側に形成した理由は、この部分はブラックマトリクスＢＭ等によって被われ該非形成領域ＮＰＳＶを観察者側から目視できないようにするためである。
【０１８０】
このような保護膜ＰＳＶ２の非形成領域ＮＰＳＶは、液晶中に含まれる気泡を集中的に集めさせ、しかもその位置から移動し難くしている。換言すれば、保護膜ＰＳＶ２の非形成領域ＮＰＳＶは該気泡の捕獲領域としての機能を有する。
【０１８１】
ここで、前記気泡の発生について詳述する。まず、液晶表示パネルＰＮＬへの液晶封入の過程は、１）液晶表示パネルＰＮＬと液晶が充満された液晶皿を真空容器の中に配置する、２）真空容器を減圧する、これにより液晶表示パネルＰＮＬ内も減圧される、３）液晶表示パネルＰＮＬの液晶封入口を液晶皿の液晶に当接させる、４）真空容器に大気あるいは不活性ガスを導入する、ことによってなされる。
【０１８２】
液晶表示パネルＰＮＬの内外に圧力差が生じるため、液晶は液晶封入口から液晶表示パネルＰＮＬ内に除々に充填され、最終的に封入口より遠い辺全体にまで充填される。
【０１８３】
この液晶封入過程で液晶が上昇するとともに、液晶表示パネル内での残留ガスあるいは発生ガスの圧力も上昇し、たとえば図２０（ａ）に示すように、該ガスが気泡として残存し、この気泡は図２０（ａ）のｂ−ｂ線における断面図である図２０（ｂ）に示すように有効表示領域ＡＲ0の部分にまで及んで体積が大きくなり、これが目視されるようになる。
【０１８４】
この気泡は、保護膜ＰＳＶを無機材料層と有機材料層の順次積層体で形成した場合に、該有機材料層の存在が原因となって多く発生するようになることから、上記構成は極めて効果的となる。
【０１８５】
なお、この実施例の場合において、保護膜ＰＳＶの有機材料層の非形成領域ＮＰＳＶはシール材ＳＬの全周にわたって形成されていてもよく、この場合に、図２１に示すように、該非形成領域はシール材ＳＬの形成領域およびシール材の外側にまで及んで形成されていてもよい。
【０１８６】
このようにした場合、シール材ＳＬの透明基板ＳＵＢ１の液晶の側の面との接着性が強固になるという効果を奏する。
【０１８７】
（実施例１３）
上述した実施例１２では、気泡の捕獲領域を透明基板ＳＵＢ１側に形成したものである。しかし、透明基板ＳＵＢ２側に設けても同様の効果を得ることができる。
【０１８８】
透明基板ＳＵＢ２の液晶の面側には、ブラックマトリクスＢＭ、カラーフィルタＦＩＬ、平坦化膜ＯＣ等が形成され、少なくともこれらのうちの一つに、図１９（ａ）に示した非形成領域ＮＰＳＶと対向する位置に非形成領域を形成すればよい。
【０１８９】
（実施例１４）
また、実施例１２あるいは実施例１３に示した構成は、特に、図１に示した構成に適用することによって効果的となる。
【０１９０】
すなわち、図１に示す構成は、無機材料層および有機材料層の順次積層体からなる保護膜ＰＳＶの上面に対向電極ＣＴが形成されたものであり、前記有機材料層中から液晶への放出ガスを該対向電極ＣＴが障壁となって抑制できるからである。
【０１９１】
すなわち、対向電極ＣＴの形成領域以外の領域において露出された前記有機材料層から放出されるガスによる液晶中の比較的少量の気泡が確実に捕獲される構成となっているからである。
【０１９２】
また、該対向電極ＣＴは複数の帯状の電極からなり、この電極によって表面の段差による起伏が多く存在するようになる。このため、有機材料層からの放出ガスが、液晶封入過程において、最大でも数μｍ程度の微小な気泡として有効表示領域内に分散することで、大きな気泡の発生を抑制することができる。
【０１９３】
実験によると、この実施例の場合、該対向電極ＣＴの本数を１画素領域当たり５以上とする、あるいは各対向電極ＣＴの間の間隔を１３μｍ以下とすることによって、観察に支障のない程度に気泡の抑制を達成できた。
【０１９４】
なお、この実施例では、無機材料層および有機材料層の順次積層体からなる保護膜ＰＳＶの上面に対向電極ＣＴが形成されたものであるが、対向電極ＣＴに限らず画素電極ＰＸであってもよく、また、対向電極ＣＴおよび画素電極ＰＸが形成されたものであってもよいことはもちろんである。
【０１９５】
なお、上記電極によって気泡の発生を充分に抑制できる構成とした場合、実施例１２あるいは実施例１３に示した有機材料層の非形成領域を特に設ける必要がないのはいうまでもない。
【０１９６】
（実施例１５）
また、実施例１２等の場合、画素電極ＰＸおよび対向電極ＣＴの延在方向はシール材ＳＬのうち液晶封入口が形成された辺と直交するようにして形成されたものである。
【０１９７】
しかし、画素電極ＰＸおよび対向電極ＣＴの延在方向をシール材ＳＬのうち液晶封入口が形成された辺とほぼ平行となるようにして形成することによって、気泡のさらなる低減が達成できることが確かめられている。
【０１９８】
（実施例１６）
図４３は液晶中に含まれる気泡の除去に効果的な他の実施例を示す平面図である。
【０１９９】
同図に示すように、シール材ＳＬには液晶封入口の他に気泡排出口ＧＥをも形成されている。
【０２００】
液晶を封入する際に、該液晶中に含まれる気泡をこの気泡排出口ＧＥによって排出しようとするものである。
【０２０１】
図２０に示したように、気泡の発生領域が、液晶封入口が形成されたシール材の辺と対向する辺と他の交差する辺との角部であることから、この角部の近傍に該気泡排出口ＧＥを設けることが効果的となる。
【０２０２】
（実施例１７）
この実施例では、図２２（ａ）に示すように、シール材ＳＬの一部に形成された液晶封入口内（液晶の導入部分）において、有機材料層の非形成領域ＮＰＳＶを設けたことにある。
【０２０３】
このように構成することによって、図２２（ａ）のｂ−ｂ線における断面図に示すように、液晶封入口の径（断面積）が大きくなる。このことは、液晶の封入の際にその封入速度が大きくなり、スループットの向上を図ることができる。
【０２０４】
（実施例１８）
また、図２３は実施例１７をさらに改良したもので、有機材料層の非形成領域ＮＰＳＶを液晶封入口内に限らず、シール材ＳＬの内部であってその周辺に及んで非形成領域ＮＰＳＶを設けている。
【０２０５】
（実施例１９）
さらに、図２４は実施例１８をさらに改良したもので、シール材ＳＬの形成領域を含むようにして該シール材ＳＬの周辺にも及んで、有機材料層の非形成領域ＮＰＳＶを設けている。
【０２０６】
このように構成することによって、液晶の封入速度が大きくなり、またシール材ＳＬの透明基板ＳＵＢ１側への接着強度を向上させることができる。
【０２０７】
（実施例２０）
図２５は、上述したように液晶中の気泡による不都合を解消するために保護膜ＰＳＶ中にその非形成領域ＮＰＳＶを形成した場合に、透明基板ＳＵＢ１と透明基板ＳＵＢ２とのギャップを確保するスペーサとして一方の透明基板側に支柱ＳＰを設けたことにある。
【０２０８】
たとえば該スペーサとしてビーズを用いた場合、該ビーズはその動きを規制されていないために、図２６に示すように、保護膜ＰＳＶの非形成領域ＮＰＳＶに集中してしまう畏れが生じ、これにより、透明基板ＳＵＢ１と透明基板ＳＵＢ２とのギャップを確保するスペーサの量が減少してしまう不都合が生じてしまうからである。さらに、この場合、保護膜ＰＳＶの非形成領域ＮＰＳＶの実効容量が減少するため、気泡による不都合の解消効果が減じてしまうからである。
【０２０９】
図２７は、図２５に示した構成において、シール材ＳＬ内にたとえばビーズあるいはファイバからなるスペーサを混入させていることにある。
【０２１０】
図２８は、保護膜ＰＳＶの非形成領域ＮＰＳＶをシール材ＳＬの形成領域にまで及ぼした場合に、シール材ＳＬ内にたとえばビーズあるいはファイバからなるスペーサを混入させる際に、該スペーサの径を支柱ＳＰの高さよりも大きくしていることにある。
【０２１１】
（実施例２１）
図２９は、透明基板ＳＵＢ２側に形成された支柱の近傍を示す断面図である。この部分はたとえば図５（ａ）のｄ−ｄ線の部分（あるいは図１（ａ）のｃ−ｃ線の部分）の断面図に対応している。
【０２１２】
図２５に示す支柱ＳＰは特に透明基板ＳＵＢ１側に形成していることにある。これにより該支柱ＳＰはその中心軸と交差する平面内の面積が透明基板ＳＵＢ１側において大きく透明基板ＳＵＢ２側において小さく形成されるようになる。
【０２１３】
このことは、液晶表示パネルＰＮＬに振動、衝撃が生じた場合、それ自体が衝撃吸収層として機能し、透明基板ＳＵＢ１側の該支柱ＳＰの下方に位置づけられる信号線（この場合、ゲート信号線ＧＬ）にまで該振動、衝撃が伝達するのを抑制でき、該信号線の断線等の不都合を回避できる。
【０２１４】
（実施例２２）
そして、図２９のように構成した場合、透明基板ＳＵＢ１側に形成する保護膜ＰＳＶが無機材料層および有機材料層の順次積層体として形成されているため、該有機材料層も衝撃吸収層として機能することになり、該保護膜ＰＳＶの下方に位置づけられる信号線（この場合、ゲート信号線ＧＬ）の断線等の不都合を確実に回避できることになる。
【０２１５】
（実施例２３）
この実施例では、無機材料層および有機材料層の順次積層体からなる保護膜ＰＳＶにおいて、有機材料層の層厚を無機材料層のそれよりも大きくなるように構成したものである。
【０２１６】
これにより、該有機材料層の衝撃吸収層としての機能をさらに向上させることができる。
【０２１７】
（実施例２４）
この実施例は、ゲート駆動ＩＣ５あるいはドレイン駆動ＩＣ６の実装において、該ゲート駆動ＩＣ５あるいはドレイン駆動ＩＣ６の位置決めの際に要するアライメントマークに関するものである。
【０２１８】
図３０（ａ）に示すように、透明基板ＳＵＢ１のたとえばゲート駆動ＩＣ５の実装領域の近傍には該アライメントマークＡＭが形成されている。このアライメントマークＡＭは、透明基板ＳＵＢ１面にたとえばゲート信号線ＧＬの形成と同時に形成される所定パターンの金属材料からなる層が形成され、たとえば図１および図５に示す画素を有する場合に、該パターンの上面に無機材料層からなる層、有機材料層からなる層が順次積層されている。
【０２１９】
所定パターンの金属材料層からなる層は、たとえば図３１（ａ）、（ｂ）、（ｃ）のような形状からなっている。
【０２２０】
そして、図３０（ａ）のｂ−ｂ線における断面図である図３０（ｂ）に示すように、無機材料層からなる層は該金属材料層からなる層と相似的なパターンからなっており、それらの中心軸をほぼ一致させて該金属材料層からなる層よりも幅広になって形成されている。そして、この無機材料層からなる層は、その周辺の無機材料層との間に充分な間隙を有するようになっている。
【０２２１】
すなわち、たとえば図３１（ｃ）に示すパターンの場合、金属材料層からなる層の幅をＷ１、無機材料層からなる層の幅をＷ２、周辺の無機材料層で囲まれる領域の幅をＷ３とした場合、次式（２）、
【０２２２】
［数２］    Ｗ３＞２Ｗ１＞Ｗ２＞Ｗ１    ………（２）
の関係を成立するようになっている。
【０２２３】
そして、この無機材料層からなる層の上面およびその周辺には画素領域から延在された有機材料層が形成されている。
【０２２４】
このように形成されたアライメントマークは、それをたとえば画像装置に接続されたカメラで映像（反射モード）させる場合において、無機材料層および有機材料層を介して金属材料層からなる層が認識される。
【０２２５】
この場合において、無機材料層からなる層は金属材料層からなる層とほぼ同一のパターンから構成されているために、この無機材料層からなる層をもアライメントマークとして機能させることができる。
【０２２６】
たとえば、金属材料層からなる層をアライメントマークＡＭとし、その上に無機材料層および有機材料層が順次形成されている場合、該金属材料層の表面からの反射ばかりでなく、透明基板ＳＵＢ１の表面からの反射、無機材料層の表面からの反射、有機材料層の表面からの反射が加わって、認識画像が歪んだ画像として映り全体的にぼやけたものとなって正確に認識することができなくなる。
【０２２７】
特に、無機材料層の表面からの反射と有機材料層の表面の反射のピークとなる波長が互いに異なり、かつそれぞれの反射波長領域は可視光域の広い範囲に及ぶため、アライメントマークの領域以外の領域からの反射の強度が見かけ上広い領域で２倍近くとなり、該アライメントマークの正確な認識を阻害する原因ともなっている。
【０２２８】
（実施例２５）
上述した実施例２４では、金属材料層からなる層の幅をＷ１、無機材料層からなる層の幅をＷ２、周辺の無機材料層で囲まれる領域の幅をＷ３とした場合に、上式（２）の関係が成立するようにしたものであるが、たとえば、次式（３）
【０２２９】
［数３］    Ｗ２＜２Ｗ１、かつＷ３＞３Ｗ１    ………（３）
の関係が成立するように設定してもよい。
【０２３０】
この場合においてもアライメントマークを良好に認識できた。
【０２３１】
（実施例２６）
図３２は、アライメントマークＡＭの近傍の構成の他の実施例を示す断面図である。同図から明らかとなるように、金属材料層からなるアライメントマークＡＭを被って無機材料層、有機材料層が順次積層され、該アライメントマークＡＭの形成領域およびその周囲における有機材料層に開口を設けている。
【０２３２】
これにより、有機材料層の表面からの反射が除去され、アライメントマークＡＭの認識が明瞭となる。
【０２３３】
この場合、金属材料層からなる層の幅をＷ１、有機材料層の開口の幅をＷ３とした場合、Ｗ３＞３Ｗ１の関係が成立するように設定することにより、アライメントマークが歪むことなく映像されることが確認された。
【０２３４】
（実施例２７）
図３３は、アライメントマークＡＭの近傍の構成の他の実施例を示す断面図である。同図は実施例３１の構成をさらに改良したもので、有機材料層にも孔開けを行い、有機材料層の表面からの反射が除去されるようにしている。
【０２３５】
この場合の有機材料層の開口の幅はＷ３としている。
【０２３６】
（実施例２８）
図３４は、アライメントマークＡＭの近傍の構成の他の実施例を示す断面図である。
【０２３７】
同図は、金属材料層からなるアライメントマークを被って無機材料層、有機材料層が順次積層する場合に、無機材料層の形成の際に該アライメントマークの形成領域およびその近傍の領域に相当する部分に開口を設けている。
【０２３８】
この場合アライメントマークの幅をＷ１、無機材料層の前記開口の幅をＷ３とした場合、Ｗ３＞３Ｗ１の関係が成立するように設定した。
【０２３９】
（実施例２９）
図３５は、ゲート駆動ＩＣ５として、いわゆるテープキャリア方式で形成したものを示した図である。
【０２４０】
フィルム状の基板に半導体集積回路が搭載されており、この半導体集積回路のバンプは該基板に形成された配線層を介して基板周辺にまで引き出された構成となっている。
【０２４１】
この場合においても、透明基板ＳＵＢ１とゲート駆動ＩＣ５との接続の際には、アライメントマークＡＭを必要とし、このアライメントマークＡＭの構成は上述した実施例のようになっている。
【０２４２】
（実施例３０）
図３６（ａ）は、たとえばゲート駆動ＩＣ５の実装部分の平面図を示し、図２の点線枠Ａに相当する部分の構成図である。図３６（ｂ）は図３６（ａ）のｂ−ｂ線における断面図である。
【０２４３】
図３６（ａ）において、図中ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。これら各ゲート信号線ＧＬは液晶表示領域ＡＲからシール材ＳＬを超えて延在されるものである。
【０２４４】
そして、これら各ゲート信号線ＧＬは隣接するもの同士でグループ化され、各グループの各ゲート信号線ＧＬは互いに収束されて延在し、その延在端は半導体チップからなるゲート駆動ＩＣ５の出力バンプに接続される端子が形成されている。
【０２４５】
各ゲート信号線ＧＬがゲート駆動ＩＣ５の近傍で収束されたパターンとして形成されるのは、液晶表示領域ＡＲにおける各ゲート信号線ＧＬの信号間隔よりもゲート駆動ＩＣ５のバンプのピッチが小さいからである。
【０２４６】
そして、このゲート信号線ＧＬは、上述したように液晶表示領域ＡＲにおいて透明基板ＳＵＢ１面に直接（換言すれば、保護膜ＰＳＶ、絶縁膜ＧＩよりも下層に）形成されているが、ゲート駆動ＩＣ５の近傍ではスルホールを介して保護膜ＰＳＶの上面に形成するようになっている。
【０２４７】
このため、各ゲート駆動ＩＣ５が搭載される領域は前記保護膜ＰＳＶが形成された領域となっている。
【０２４８】
また、保護膜ＰＳＶは上述したように無機材料層と有機材料層との順次積層体から構成されており、該保護膜ＰＳＶ上に搭載される各ゲート駆動ＩＣ５は前記有機材料層が緩衝材として働き振動、衝撃に対して強くなるという効果をもたらす。
【０２４９】
そして、この実施例では、各ゲート駆動ＩＣ５の直下を走行するようにしてたとえばゲート信号線ＧＬ（あるいはドレイン信号線ＤＬ）の形成の際に同時に形成される配線層ＬＬが形成されている。
【０２５０】
すなわち、この配線層ＬＬは、保護膜ＰＳＶの下層に形成され、この保護膜によって直接大気に晒されないようになっている。
【０２５１】
この配線層ＬＬは、たとえば電源ライン、検査用の配線あるいは他の信号線として用いられるもので、たとえば従来透明基板ＳＵＢ１の近傍に配置されるプリント基板上に形成されていた電源ラインあるいは他の信号線等を透明基板ＳＵＢ１上に配置させた構成となっている。
【０２５２】
これによって、透明基板ＳＵＢ１のいわゆるデッドスペースを有効に使用することができるようになる。
【０２５３】
また、図３６（ａ）に示すように、ゲート駆動ＩＣ５の実装領域は比較的小さいため、各ゲート駆動ＩＣ５の離間距離Ｗ７は比較的大きくなる。この場合、前記配線層を保護膜ＰＳＶ上に形成した場合を考えると、該配線層ＬＬはそのほぼ全長にわたって大気に晒され、電食等による断線等が発生する確率が大幅に増加することになる。
【０２５４】
しかし、この実施例の場合、保護膜ＰＳＶの下層に形成されているため、このような支障がなくなり、また、保護膜ＰＳＶの有機材料層によって外部からの振動、衝撃による不都合も生じなくなる。
【０２５５】
本実施例では、ゲート駆動ＩＣ５の実装領域およびその近傍の構成について説明したものである。しかし、ドレイン駆動ＩＣ６の実装領域およびその近傍においても適用できることはいうまでもない。また、以下に示す実施例についても同様なことがいえる。
【０２５６】
（実施例３１）
実施例３０では、配線層ＬＬを被う保護膜ＰＳＶは無機材料層と有機材料層との順次積層体として形成したものである。
【０２５７】
しかし、該保護膜ＰＳＶは有機材料層のみ（液晶表示領域ＡＲにおいても）であってもよく、前記配線層を被う部分およびその近傍部に有機材料層のみで形成してもよいことはいうまでもない。
【０２５８】
しかし、保護膜ＰＳＶを無機材料層と有機材料層との順次積層体とすることにより、無機材料層にたとえクラックが生じてもそのクラックは有機材料層によって塞がれることになり、配線層は電食に対して強固に保護されることになる。
【０２５９】
（実施例３２）
図３７は、ゲート駆動ＩＣ５の実装領域およびその近傍における他の実施例を示す構成図で、図３６に対応した図となっている。
【０２６０】
図３６と異なる構成は、保護膜ＰＳＶの上面において導電層ＥＣが形成され、この導電層ＥＣはゲート駆動ＩＣ５の実装領域を回避して、前記配線層ＬＬを被うようにして形成されている。この導電層ＥＣは接地されていてもよい。
【０２６１】
このような導電層ＥＣを設けることによって、いわゆるＥＭＩ対策が図れるようになる。そして、保護膜ＰＳＶは無機材料層と有機材料層との順次積層体で構成されているため、前記配線層ＬＬと導電層ＥＣとの容量の結合が減少され、配線層ＬＬの電位を安定させることができる。
【０２６２】
（実施例３３）
図３８は、実施例３２のさらなる改良を施した構成図で、図３７に対応した図となっている。
【０２６３】
図３７と異なる構成は前記導電層ＥＣは液晶表示領域ＡＲに形成された電極（たとえば図１においては基準電極ＣＴ）をシール材を超えて延在させていることにある。
【０２６４】
また、該導電層ＥＣは、ゲート駆動ＩＣ５の実装領域および該ゲート駆動ＩＣ５に接続されるゲート信号線ＧＬの形成領域以外の比較的大きな面積の領域にまで到って形成されたパターンとして形成されている。
【０２６５】
これにより導電層ＥＣのシールド機能を向上させている。しかし、このような導電層ＥＣのパターンとすることにより、必ずしも液晶表示領域ＡＲに形成された電極等と一体に形成する必要はない。
【０２６６】
（実施例３４）
図３９は、ゲート駆動ＩＣ５の実装領域およびその近傍の構成を示した構成を示し、図３６と対応した図となっている。
【０２６７】
図３６と異なる構成は、ゲート駆動ＩＣ５はいわゆるフィルムキャリア方式によって形成された回路で、フィルム状の基板に半導体ＩＣが搭載されて構成されている。その入力端子は透明基板ＳＵＢ１の近傍に配置されるプリント基板（図示せず）の端子に接続され、出力端子は該透明基板ＳＵＢ１の端子に接続されている（いわゆるＴＣＰ方式と称される）。
【０２６８】
このような場合でも、各ゲート駆動ＩＣ５を接続させる配線層ＬＬは、前記フィルム状の基板および透明基板ＳＵＢ１に形成されている。この場合、フィルム状の基板の配線層ＬＬおよび透明基板ＳＵＢ１の配線層ＬＬの接続は、ゲート駆動ＩＣ５の透明基板ＳＵＢ１への実装の際になされるようになっている。
【０２６９】
なお、この場合にあっても上述した導電層を形成してシールド機能をもたせるようにしてもよいことはいうまでもない。
【０２７０】
（実施例３５）
図４０は、液晶表示パネルＰＮＬの背面にバックライトＢＬを配置させ、それらを金属からなるフレームＦＬを外枠としてモジュール化した構成において、ゲート駆動ＩＣ５（あるいはドレイン駆動ＩＣ６）の搭載付近の断面を示した図である。
【０２７１】
ゲート駆動ＩＣ５の近傍は、図３７あるいは図３８に示したように、ＥＭＩ対策の導電層ＥＣが形成され、この導電層ＥＣの上面には該導電層ＥＣをも被って異方性導電膜ＡＣＦが被着されている。
【０２７２】
この異方性導電膜ＡＣＦはそれに熱処理がなされていないうちは絶縁膜として機能し、前記導電層ＥＣとフレームＦＬとの直接の接触を回避させるようになっている。
【０２７３】
フレームはその重量をできるだけ軽減させるため比較的薄く形成され、これにより外部からの力が加って撓みやすく、この際の前記導電層ＥＣとの接触を防止した構成となっている。
【０２７４】
（実施例３６）
図４１は、図４０と対応する図で、フレームＦＬの前記導電層ＥＣと対向する面にたとえば絶縁テープ等の絶縁膜を貼付することにより、該導電層ＥＣとフレームＦＬとの直接の接触を回避させるようになっている。
【０２７５】
（実施例３７）
図４２は、図４０と対応する図で、導電層ＥＣの上面に該導電層ＥＣをも被ってたとえばエポキシ等の樹脂膜をたとえばポッティング等によって形成することによって、該導電層ＥＣとフレームＦＬとの直接の接触を回避させるようになっている。
【符号の説明】
【０２７６】
ＰＮＬ…液晶表示パネル、ＡＲ…液晶表示領域、ＡＲ0…有効表示領域、ＳＬ…シール材、ＳＵＢ…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＴＦＴ…薄膜トランジスタ（スイッチング素子）、Ｃｓｔｇ，Ｃａｄｄ…容量素子、ＰＸ…画素電極、ＣＴ…基準電極（対向電極）、ＰＳＶ…保護膜、ＰＳＶ１…無機材料からなる保護膜、ＰＳＶ２…有機材料からなる保護膜、ＡＣＦ…異方性配線層、ＬＬ…配線膜、ＮＰＳＶ…保護膜の非形成領域、ＡＭ…アライメントマーク、ＥＣ…導電層、ＢＭ…ブラックマトリクス、ＦＩＬ…カラーフィルタ、ＯＣ…平坦化膜、ＳＰ…支柱（スペーサ）、ＦＬ…フレーム、２…画素、５…ゲート駆動ＩＣ、６…ドレイン駆動ＩＣ。
【図１】
2011145715.tif 000003
【図２】
2011145715.tif 000004
【図３】
2011145715.tif 000005
【図４】
2011145715.tif 000006
【図５】
2011145715.tif 000007
【図６】
2011145715.tif 000008
【図７】
2011145715.tif 000009
【図８】
2011145715.tif 000010
【図９】
2011145715.tif 000011
【図１０】
2011145715.tif 000012
【図１１】
2011145715.tif 000013
【図１２】
2011145715.tif 000014
【図１３】
2011145715.tif 000015
【図１４】
2011145715.tif 000016
【図１５】
2011145715.tif 000017
【図１６】
2011145715.tif 000018
【図１７】
2011145715.tif 000019
【図１８】
2011145715.tif 000020
【図１９】
2011145715.tif 000021
【図２０】
2011145715.tif 000022
【図２１】
2011145715.tif 000023
【図２２】
2011145715.tif 000024
【図２３】
2011145715.tif 000025
【図２４】
2011145715.tif 000026
【図２５】
2011145715.tif 000027
【図２６】
2011145715.tif 000028
【図２７】
2011145715.tif 000029
【図２８】
2011145715.tif 000030
【図２９】
2011145715.tif 000031
【図３０】
2011145715.tif 000032
【図３１】
2011145715.tif 000033
【図３２】
2011145715.tif 000034
【図３３】
2011145715.tif 000035
【図３４】
2011145715.tif 000036
【図３５】
2011145715.tif 000037
【図３６】
2011145715.tif 000038
【図３７】
2011145715.tif 000039
【図３８】
2011145715.tif 000040
【図３９】
2011145715.tif 000041
【図４０】
2011145715.tif 000042
【図４１】
2011145715.tif 000043
【図４２】
2011145715.tif 000044
【図４３】
2011145715.tif 000045