(57)【要約】【課題】絶縁基板上に第１の単結晶半導体膜と、該第１の単結晶半導体膜上に第２の単結晶半導体膜を有する半導体装置の作製する方法を提供する。【解決手段】第１の単結晶半導体基板に第１のイオンをドープして第１の脆化層を形成する工程と、第２の単結晶半導体基板に第２のイオンをドープして第２の脆化層を形成する工程と、第１の単結晶半導体基板と第２の単結晶半導体基板とを貼り合わせる工程と、第１の加熱処理により、第２の単結晶半導体基板上に第１の単結晶半導体膜を形成する工程と、第１の単結晶半導体膜上に絶縁基板を貼り合わせる工程と、第２の加熱処理により、絶縁基板上に、第１の単結晶半導体膜及び第２の単結晶半導体膜を形成する工程と、を有し、第１のイオンのドーズ量は第２のイオンのドーズ量よりも多く、第１の加熱処理の温度は第２の加熱処理を温度よりも低い。【選択図】図１
2011103457.tif 000002
【特許請求の範囲】
【請求項１】
第１の単結晶半導体基板に第１のイオンをドープして第１の脆化層を形成する工程と、
第２の単結晶半導体基板に第２のイオンをドープして第２の脆化層を形成する工程と、
前記第１の単結晶半導体基板と前記第２の単結晶半導体基板とを貼り合わせる工程と、
第１の加熱処理により、前記第１の脆化層から前記第１の単結晶半導体基板の一部を分離して、前記第２の単結晶半導体基板上に第１の単結晶半導体膜を形成する工程と、
前記第１の単結晶半導体膜上に絶縁基板を貼り合わせる工程と、
第２の加熱処理により、前記第２の脆化層から前記第２の単結晶半導体基板の一部を分離して、前記絶縁基板上に、前記第１の単結晶半導体膜及び第２の単結晶半導体膜を形成する工程と、を有し、
前記第１のイオンのドーズ量は前記第２のイオンのドーズ量よりも多く、前記第１の加熱処理の温度は、前記第２の加熱処理を温度よりも低いことを特徴とする半導体装置の作製方法。
【請求項２】
第１の単結晶半導体基板の表面に第１の絶縁膜を形成する工程と、
第２の単結晶半導体基板の表面に第２の絶縁膜を形成する工程と、
第１の単結晶半導体基板内に前記第１の絶縁膜を介して第１のイオンをドープして第１の脆化層を形成する工程と、
前記第２の単結晶半導体基板内に第２の絶縁膜を介して第２のイオンをドープして第２の脆化層を形成する工程と、
前記第１の絶縁膜と前記第２の絶縁膜と貼り合わせる工程と、
第１の加熱処理により、前記第１の脆化層から前記第１の単結晶半導体基板の一部を分離して、前記第２の単結晶半導体基板上に、前記第１の絶縁膜および前記第２の絶縁膜を介して、第１の単結晶半導体膜を形成する工程と、
前記第１の単結晶半導体膜上に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜と絶縁基板とを貼り合わせる工程と、
第２の加熱処理により、前記第２の脆化層から前記第２の単結晶半導体基板の一部を分離して、前記絶縁基板上に、前記第３の絶縁膜、前記第１の単結晶半導体膜、第１の絶縁膜及び前記第２の絶縁膜を介して、第２の単結晶半導体膜を形成する工程と、を有し、
前記第１のイオンのドーズ量は、前記第２のイオンのドーズ量よりも多く、
前記第１の加熱処理の温度は、前記第２の加熱処理を温度よりも低いことを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、前記絶縁基板上の、前記第２の単結晶半導体膜を選択的に除去して、島状の第２の単結晶半導体膜を形成するとともに、前記第１の絶縁膜および前記第２の絶縁膜の一部を除去して、前記第１の単結晶半導体膜を露出させる工程と、を有することを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、前記第１のイオン及び前記第２のイオンはＨ＋、Ｈ２＋又はＨ３＋を含み、
前記第１のイオンのドーズ量は２．５×１０１６ｃｍ−２−２．７×１０１６ｃｍ−２であり、
前記第２のイオンのドーズ量は１．９×１０１６ｃｍ−２−２．１×１０１６ｃｍ−２であり、
前記第１の加熱処理の温度は４７０−４８０℃であり、
前記第２の加熱処理の温度は４９０℃以上６００℃以下であることを特徴とする半導体装置の作製方法。
【請求項５】
第１の単結晶半導体基板に第１のイオンをドープして第１の脆化層を形成する工程と、
第２の単結晶半導体基板に第２のイオンをドープして第２の脆化層を形成する工程と、
第３の単結晶半導体基板に前記第１のイオンをドープして第３の脆化層を形成する工程と、
第４の単結晶半導体基板に前記第２のイオンをドープして第４の脆化層を形成する工程と、
前記第１の単結晶半導体基板と前記第２の単結晶半導体基板とを貼り合わせる工程と、
前記第３の単結晶半導体基板と前記第４の単結晶半導体基板とを貼り合わせる工程と、
第１の加熱処理により、前記第１の脆化層から前記第１の単結晶半導体基板の一部を分離して、前記第２の単結晶半導体基板上に第１の単結晶半導体膜を形成する工程と、
第２の加熱処理により、前記第３の脆化層から前記第３の単結晶半導体基板の一部を分離して、前記第４の単結晶半導体基板上に第３の単結晶半導体膜を形成する工程と、
前記第１の単結晶半導体膜及び前記第３の単結晶半導体膜上に絶縁基板を貼り合わせる工程と、
第３の加熱処理により、前記第２の脆化層から前記第２の単結晶半導体基板の一部を分離して、前記絶縁基板上に、前記第１の単結晶半導体膜及び前記第２の単結晶半導体膜を形成するとともに、第３の加熱処理により、前記第４の脆化層から前記第４の単結晶半導体基板の一部を分離して、前記絶縁基板上に、前記第３の単結晶半導体膜及び前記第４の単結晶半導体膜を形成する工程と、を有し、
前記第１のイオンのドーズ量は前記第２のイオンのドーズ量よりも多く、前記第１の加熱処理の温度及び第２の加熱処理の温度は、前記第３の加熱処理を温度よりも低いことを特徴とする半導体装置の作製方法。
【請求項６】
請求項５において、前記第１のイオン及び前記第２のイオンはＨ＋、Ｈ２＋又はＨ３＋を含み、
前記第１のイオンのドーズ量は２．５×１０１６ｃｍ−２−２．７×１０１６ｃｍ−２であり、
前記第２のイオンのドーズ量は１．９×１０１６ｃｍ−２−２．１×１０１６ｃｍ−２であり、
前記第１の加熱処理及び第２の加熱処理の温度は４７０−４８０℃であり、
前記第３の加熱処理の温度は４９０℃以上６００℃以下であることを特徴とする半導体装置の作製方法。
【請求項７】
第１の単結晶半導体基板の表面に第１の絶縁膜を形成する工程と、
第２の単結晶半導体基板の表面に第２の絶縁膜を形成する工程と、
第３の単結晶半導体基板の表面に第３の絶縁膜を形成する工程と、
第４の単結晶半導体基板の表面に第４の絶縁膜を形成する工程と、
前記第１の単結晶半導体基板内に第１の絶縁膜を介して第１のイオンをドープして第１の脆化層を形成する工程と、
前記第２の単結晶半導体基板内に第２の絶縁膜を介して第２のイオンをドープして第２の脆化層を形成する工程と、
前記第３の単結晶半導体基板内に第３の絶縁膜を介して第１のイオンをドープして第３の脆化層を形成する工程と、
前記第４の単結晶半導体基板内に第４の絶縁膜を介して第２のイオンをドープして第４の脆化層を形成する工程と、
前記第１の絶縁膜と前記第２の絶縁膜と貼り合わせる工程と、
前記第３の絶縁膜と前記第４の絶縁膜と貼り合わせる工程と、
第１の加熱処理により、
前記第１の脆化層から前記第１の単結晶半導体基板の一部を分離して、前記第２の単結晶半導体基板上に、前記第１の絶縁膜および前記第２の絶縁膜を介して、第１の単結晶半導体膜を形成するとともに、
前記第１の加熱処理により、前記第３の脆化層から前記第３の単結晶半導体基板の一部を分離して、前記第４の単結晶半導体基板上に、前記第３の絶縁膜および前記第４の絶縁膜を介して、第３の単結晶半導体膜を形成する工程と、
前記第１の単結晶半導体膜上に第５の絶縁膜を形成する工程と、
前記第３の単結晶半導体膜上に第６の絶縁膜を形成する工程と、
前記第５の絶縁膜と絶縁基板とを貼り合わせる工程と、
前記第６の絶縁膜と前記絶縁基板とを貼り合わせる工程と、
第２の加熱処理により、
前記第２の脆化層から前記第２の単結晶半導体基板の一部を分離して、前記絶縁基板上に、前記第５の絶縁膜、前記第１の単結晶半導体膜、前記第２の絶縁膜及び前記第１の絶縁膜を介して、第２の単結晶半導体膜を形成するとともに、
前記第２の加熱処理により、前記第４の脆化層から前記第４の単結晶半導体基板の一部を分離して、前記絶縁基板上に、前記第６の絶縁膜、前記第３の単結晶半導体膜、前記第４の絶縁膜及び前記第３の絶縁膜を介して、第４の単結晶半導体膜を形成する工程と、有し、
前記第１のイオンのドーズ量は、前記第２のイオンのドーズ量よりも多く、前記第１の加熱処理の温度は、前記第２の加熱処理を温度よりも低いことを特徴とする半導体装置の作製方法。
【請求項８】
請求項７において、
前記絶縁基板上の、前記第２の単結晶半導体膜を選択的に除去して、島状の第２の単結晶半導体膜を形成するとともに、前記第１の絶縁膜および前記第２の絶縁膜の一部を除去して、前記第１の単結晶半導体膜を露出させる工程と、
前記絶縁基板上の、前記第４の単結晶半導体膜を選択的に除去して、島状の第４の単結晶半導体膜を形成するとともに、前記第３の絶縁膜および前記第４の絶縁膜の一部を除去して、前記第３の単結晶半導体膜を露出させる工程と、を有することを特徴とする半導体装置の作製方法。
【請求項９】
請求項７又は８において、前記第１のイオン及び前記第２のイオンはＨ＋、Ｈ２＋又はＨ３＋を含み、
前記第１のイオンのドーズ量は２．５×１０１６ｃｍ−２−２．７×１０１６ｃｍ−２であり、
前記第２のイオンのドーズ量は１．９×１０１６ｃｍ−２−２．１×１０１６ｃｍ−２であり、
前記第１の加熱処理の温度は４７０−４８０℃であり、
前記第２の加熱処理の温度は４９０℃以上６００℃以下であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
単結晶半導体膜を有する半導体装置の作製方法に関する。
【背景技術】
【０００２】
特許文献１は下層トランジスタ及び上層トランジスタを有する積層型半導体装置の製造方法を開示する。特許文献１では、シリコン基板に下層トランジスタを形成し、下層トランジスタ上に層間絶縁膜を形成し、層間絶縁膜上に上層トランジスタに用いるポリシリコン膜を形成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平３−１８０５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ポリシリコン膜は多くの単結晶粒からなる。ポリシリコン膜は、１つの単結晶粒と他の単結晶粒との間に結晶粒界を有している。そのためポリシリコン膜の移動度は単結晶シリコン膜の移動度よりも小さい。
【０００５】
ガラス基板などの透明性の絶縁基板上に、下層トランジスタ及び上層トランジスタを形成する場合、２つの単結晶半導体膜を、絶縁膜を介して、積層する。シリコンに限らず、単結晶半導体膜の形成には高い温度（例えば６００℃を超える温度）を必要とする。しかしガラス基板などの絶縁性基板には高温熱処理を行うことはできない。
【０００６】
そこで絶縁基板上に、２つの単結晶半導体膜（第１の単結晶半導体膜及び第２の単結晶半導体膜）を積層する方法、すなわち、絶縁基板上に第１の単結晶半導体膜と、該第１の単結晶半導体膜上に第２の単結晶半導体膜を有する半導体装置の作製方法を提供する。
【課題を解決するための手段】
【０００７】
本発明者らは、単結晶半導体基板にイオンをドープして脆化層を形成し、当該単結晶半導体基板を絶縁基板であるベース基板と貼り合わせ、加熱処理を行って単結晶半導体基板の一部を分離する方法によって課題を解決することを考えた。そして脆化層を形成する際のイオンのドーズ量に着目して以下の実験を行った。
【０００８】
（実験）
単結晶半導体基板へのイオンのドーズ量を変化させたとき、単結晶半導体基板の一部が分離する温度の変化を調査した。ここでは単結晶半導体基板として単結晶シリコン基板を用い、イオンは水素イオンを用いた。
【０００９】
図１８に示すように、主表面の面方位が（１００）の第１の単結晶シリコン基板１００１と、主表面の面方位が（１００）の第２の単結晶シリコン基板１００２を用意した。第１の単結晶シリコン基板１００１には水素イオンを加速電圧４０ｋＶ、ドーズ量２．６×１０１６ｃｍ−２（ｃｍ−２はｉｏｎｓ／ｃｍ２又は個／ｃｍ２ともいう）でドープして第１の脆化層１００３を形成した。一方、第２の単結晶シリコン基板１００２には水素イオンを加速電圧４０ｋＶ、ドーズ量２．０×１０１６ｃｍ−２でドープして第２の脆化層１００４を形成した（図１８（Ａ））。
【００１０】
ベース基板となる絶縁基板１００５、１００６（ガラス基板ＡＮ１００、旭硝子社製）を用意した。第１の単結晶シリコン基板１００１と絶縁基板１００５とを貼り合わせ、第２の単結晶シリコン基板１００２と絶縁基板１００６とを貼り合わせた（図１８（Ｂ））。
【００１１】
応力測定器のホットプレート上に、貼り合わせた第１の単結晶シリコン基板１００１と絶縁基板１００５を設置し、室温から昇温速度７．０℃／分で加熱し、絶縁基板１００５の応力及び反り量を測定した。同様に、ホットプレート上に、貼り合わせた第２の単結晶シリコン基板１００２と絶縁基板１００６を設置し、室温から昇温速度７．０℃／分で加熱し、絶縁基板１００６の応力及び反り量を測定した。
【００１２】
ホットプレートで加熱すると、ある温度にて、第１の単結晶シリコン基板１００１内の第１の脆化層１００３に形成された微小な孔に体積変化が起こり、第１の脆化層１００３に亀裂が生じる。その結果、第１の脆化層１００３に沿って第１の単結晶シリコン基板１００１の一部が分離される。そのとき絶縁基板１００５の応力及び反り量は大きく変化する。この温度を第１の単結晶シリコン基板１００１の一部が分離する温度と考えることができる。これは第２の単結晶シリコン基板１００２でも同様であり、ホットプレートで加熱すると、第２の脆化層１００４に沿って第２の単結晶シリコン基板１００２の一部が分離される。そのとき絶縁基板１００６の応力及び反り量は大きく変化する。
【００１３】
図１９は絶縁基板１００５及び絶縁基板１００６の応力［ＭＰａ］−温度［℃］の関係を示す。図１９の縦軸の目盛り２．０Ｅ＋０４は２．０×１０４を示し、−８．０Ｅ＋０４は−８．０×１０４を示す。縦軸のその他の目盛りも同様に理解される。図２０は絶縁基板１００５及び絶縁基板１００６の基板反り量［μｍ］−温度［℃］の関係を示す。絶縁基板１００５の応力−温度の関係及び基板反り量−温度の関係を見ると、絶縁基板１００５の応力及び基板反り量は４７０℃近辺にて大きく変化している。一方、絶縁基板１００６の応力−温度の関係及び基板反り量−温度の関係を見ると、絶縁基板１００６の応力及び基板反り量は５００℃近辺にて大きく変化している。ドーズ量の多い絶縁基板１００５の方が、ドーズ量の少ない絶縁基板１００６よりも低い温度で、応力及び基板反り量が変化することがわかった。よって第１の単結晶シリコン基板１００１の方が、第２の単結晶シリコン基板１００２よりも低い温度で剥離することがわかった。
【００１４】
以上の実験結果から、イオンのドーズ量が多い場合、応力及び基板反り量が大きく変化する温度、すなわち単結晶半導体基板の一部が分離する温度は、イオンのドーズ量が少ない場合に比較して低くできることがわかった。
【００１５】
上記課題を以下の方法で解決できるという考えに至った。
第１の単結晶半導体基板に第１のイオンをドープして第１の脆化層を形成する際の第１のイオンのドーズ量を、第２の単結晶半導体基板に第２のイオンをドープして第２の脆化層を形成する際の第２のイオンのドーズ量よりも多くする。そして第１の脆化層から第１の単結晶半導体基板の一部を分離して第１の単結晶半導体膜を形成する温度を、第２の脆化層から第２の単結晶半導体基板の一部を分離して第２の単結晶半導体膜を形成する温度よりも低くする。
【００１６】
第１の単結晶半導体基板１に第１のイオンをドープして第１の脆化層３を形成する。第２の単結晶半導体基板２に第２のイオンをドープして第２の脆化層４を形成する（図１（Ａ））。第１のイオンのドーズ量は第２のイオンのドーズ量よりも多くする。第２のイオンは第１のイオンと同じイオンでよい。また第２のイオンの加速電圧は第１のイオンの加速電圧と同じでよい。
【００１７】
第１の単結晶半導体基板１と第２の単結晶半導体基板２とを貼り合わせる（図１（Ｂ））。第１の加熱処理を行って、選択的に第１の脆化層３から第１の単結晶半導体基板１の一部を分離して第１の単結晶半導体膜１’を形成する（図１（Ｃ））。このとき第２の単結晶半導体基板２は分離されない。
【００１８】
第１の単結晶半導体膜１’と絶縁基板５とを貼り合わせる（図２（Ａ）−（Ｂ））。第２の加熱処理を行って、第２の脆化層４から第２の単結晶半導体基板２の一部を分離して第２の単結晶半導体膜２’を形成する（図２（Ｃ））。第２の加熱処理の温度は第１の加熱処理の温度よりも高い、すなわち第１の加熱処理の温度は第２の加熱処理の温度よりも低い。第１のイオンのドーズ量を第２のイオンのドーズ量よりも多くすることにより、第１の加熱処理の温度を第２の加熱処理の温度よりも低くすることができる。そして第１の加熱処理により第１の単結晶半導体基板１を選択的に分離することができる。
【００１９】
第１のイオン及び第２のイオンはＨ＋、Ｈ２＋又はＨ３＋を含み、第１のイオンのドーズ量は２．５×１０１６ｃｍ−２−２．７×１０１６ｃｍ−２であり、第２のイオンのドーズ量は１．９×１０１６ｃｍ−２−２．１×１０１６ｃｍ−２であり、第１の加熱処理の温度は４７０−４８０℃であり、第２の加熱処理の温度は４９０℃以上６００℃以下としてもよい。第１のイオンのドーズ量と第２のイオンのドーズ量との差は０．６×１０１６ｃｍ−２以上あればよい。第１の加熱処理の温度と第２の加熱処理の温度との差は２０℃以上あればよい。
【００２０】
本発明の第１の態様は、第１の単結晶半導体基板に第１のイオンをドープして第１の脆化層を形成する工程と、第２の単結晶半導体基板に第２のイオンをドープして第２の脆化層を形成する工程と、第１の単結晶半導体基板と第２の単結晶半導体基板とを貼り合わせる工程と、第１の加熱処理により、第１の脆化層から第１の単結晶半導体基板の一部を分離して、第２の単結晶半導体基板上に第１の単結晶半導体膜を形成する工程と、第１の単結晶半導体膜上に絶縁基板を貼り合わせる工程と、第２の加熱処理により、第２の脆化層から第２の単結晶半導体基板の一部を分離して、絶縁基板上に、第１の単結晶半導体膜及び第２の単結晶半導体膜を形成する工程と、を有し、第１のイオンのドーズ量は第２のイオンのドーズ量よりも多く、第１の加熱処理の温度は、第２の加熱処理を温度よりも低い半導体装置の作製方法である。
ガラス基板などの絶縁基板上に第１の単結晶半導体膜と、該第１の単結晶半導体膜上に第２の単結晶半導体膜を有する半導体装置を作製することができる。
【００２１】
本発明の第２の態様は、第１の単結晶半導体基板の表面に第１の絶縁膜を形成する工程と、第２の単結晶半導体基板の表面に第２の絶縁膜を形成する工程と、第１の単結晶半導体基板内に第１の絶縁膜を介して第１のイオンをドープして第１の脆化層を形成する工程と、第２の単結晶半導体基板内に第２の絶縁膜を介して第２のイオンをドープして第２の脆化層を形成する工程と、第１の絶縁膜と第２の絶縁膜と貼り合わせる工程と、第１の加熱処理により、第１の脆化層から第１の単結晶半導体基板の一部を分離して、第２の単結晶半導体基板上に、第１の絶縁膜および第２の絶縁膜を介して、第１の単結晶半導体膜を形成する工程と、第１の単結晶半導体膜上に第３の絶縁膜を形成する工程と、第３の絶縁膜と絶縁基板とを貼り合わせる工程と、第２の加熱処理により、第２の脆化層から第２の単結晶半導体基板の一部を分離して、絶縁基板上に、第３の絶縁膜、第１の単結晶半導体膜、第１の絶縁膜及び第２の絶縁膜を介して、第２の単結晶半導体膜を形成する工程と、を有し、第１のイオンのドーズ量は、第２のイオンのドーズ量よりも多く、第１の加熱処理の温度は、第２の加熱処理を温度よりも低い半導体装置の作製方法である。
ガラス基板などの絶縁基板上に第１の単結晶半導体膜と、該第１の単結晶半導体膜上に第２の単結晶半導体膜を有する半導体装置を作製することができる。また第１の絶縁膜と第２の絶縁膜とを貼り合わせると、第１の絶縁膜と第２の絶縁膜とは強く結合される。第３の絶縁膜と絶縁基板とを貼り合わせると、第３の絶縁膜と絶縁基板とは強く結合される。第３の絶縁膜は絶縁基板からの不純物の混入をブロックする。
また絶縁基板上の、第２の単結晶半導体膜を選択的に除去して、島状の第２の単結晶半導体膜を形成するとともに、第１の絶縁膜および第２の絶縁膜の一部を除去して、第１の単結晶半導体膜を露出させる工程と、を有していてもよい。第１の単結晶半導体膜を一つのトランジスタの活性層に用いることができるとともに第２の単結晶半導体膜を別のトランジスタの活性層に用いることができる。
【００２２】
第１の態様及び第２の態様において、第１のイオン及び第２のイオンはＨ＋、Ｈ２＋又はＨ３＋を含み、第１のイオンのドーズ量は２．５×１０１６ｃｍ−２−２．７×１０１６ｃｍ−２であり、第２のイオンのドーズ量は１．９×１０１６ｃｍ−２−２．１×１０１６ｃｍ−２であり、第１の加熱処理の温度は４７０−４８０℃であり、第２の加熱処理の温度は４９０℃以上６００℃以下でもよい。ガラス基板などの絶縁基板上に、高温処理を用いることなく、第１の単結晶半導体膜及び第１の単結晶半導体膜上に第２の単結晶半導体膜を形成することができる。
【００２３】
本発明の第３の態様は、第１の単結晶半導体基板に第１のイオンをドープして第１の脆化層を形成する工程と、第２の単結晶半導体基板に第２のイオンをドープして第２の脆化層を形成する工程と、第３の単結晶半導体基板に第１のイオンをドープして第３の脆化層を形成する工程と、第４の単結晶半導体基板に第２のイオンをドープして第４の脆化層を形成する工程と、第１の単結晶半導体基板と第２の単結晶半導体基板とを貼り合わせる工程と、第３の単結晶半導体基板と第４の単結晶半導体基板とを貼り合わせる工程と、第１の加熱処理により、第１の脆化層から第１の単結晶半導体基板の一部を分離して、第２の単結晶半導体基板上に第１の単結晶半導体膜を形成する工程と、第２の加熱処理により、第３の脆化層から第３の単結晶半導体基板の一部を分離して、第４の単結晶半導体基板上に第３の単結晶半導体膜を形成する工程と、第１の単結晶半導体膜及び第３の単結晶半導体膜上に絶縁基板を貼り合わせる工程と、第３の加熱処理により、第２の脆化層から第２の単結晶半導体基板の一部を分離して、絶縁基板上に、第１の単結晶半導体膜及び第２の単結晶半導体膜を形成するとともに、第３の加熱処理により、第４の脆化層から第４の単結晶半導体基板の一部を分離して、絶縁基板上に、第３の単結晶半導体膜及び第４の単結晶半導体膜を形成する工程と、を有し、第１のイオンのドーズ量は第２のイオンのドーズ量よりも多く、第１の加熱処理の温度及び第２の加熱処理の温度は、第３の加熱処理を温度よりも低い半導体装置の作製方法である。
絶縁基板のサイズが第１−４の単結晶半導体基板のサイズよりも大きい場合には、絶縁基板上の所望の複数の場所に単結晶半導体膜を形成することができる。または絶縁基板上に単結晶半導体膜をタイル状に敷き詰めて形成することができる。
また第１のイオン及び第２のイオンはＨ＋、Ｈ２＋又はＨ３＋を含み、第１のイオンのドーズ量は２．５×１０１６ｃｍ−２−２．７×１０１６ｃｍ−２であり、第２のイオンのドーズ量は１．９×１０１６ｃｍ−２−２．１×１０１６ｃｍ−２であり、第１の加熱処理及び第２の加熱処理の温度は４７０−４８０℃であり、第３の加熱処理の温度は４９０℃以上６００℃以下でもよい。ガラス基板などの絶縁基板上に、高温処理を用いることなく、単結晶半導体膜を形成することができる。
【００２４】
本発明の第４の態様は、第１の単結晶半導体基板の表面に第１の絶縁膜を形成する工程と、第２の単結晶半導体基板の表面に第２の絶縁膜を形成する工程と、第３の単結晶半導体基板の表面に第３の絶縁膜を形成する工程と、第４の単結晶半導体基板の表面に第４の絶縁膜を形成する工程と、第１の単結晶半導体基板内に第１の絶縁膜を介して第１のイオンをドープして第１の脆化層を形成する工程と、第２の単結晶半導体基板内に第２の絶縁膜を介して第２のイオンをドープして第２の脆化層を形成する工程と、第３の単結晶半導体基板内に第３の絶縁膜を介して第１のイオンをドープして第３の脆化層を形成する工程と、第４の単結晶半導体基板内に第４の絶縁膜を介して第２のイオンをドープして第４の脆化層を形成する工程と、第１の絶縁膜と第２の絶縁膜と貼り合わせる工程と、第３の絶縁膜と第４の絶縁膜と貼り合わせる工程と、第１の加熱処理により、第１の脆化層から第１の単結晶半導体基板の一部を分離して、第２の単結晶半導体基板上に、第１の絶縁膜および第２の絶縁膜を介して、第１の単結晶半導体膜を形成するとともに、第１の加熱処理により、第３の脆化層から第３の単結晶半導体基板の一部を分離して、第４の単結晶半導体基板上に、第３の絶縁膜および第４の絶縁膜を介して、第３の単結晶半導体膜を形成する工程と、第１の単結晶半導体膜上に第５の絶縁膜を形成する工程と、第３の単結晶半導体膜上に第６の絶縁膜を形成する工程と、第５の絶縁膜と絶縁基板とを貼り合わせる工程と、第６の絶縁膜と絶縁基板とを貼り合わせる工程と、第２の加熱処理により、第２の脆化層から第２の単結晶半導体基板の一部を分離して、絶縁基板上に、第５の絶縁膜、第１の単結晶半導体膜、第２の絶縁膜及び第１の絶縁膜を介して、第２の単結晶半導体膜を形成するとともに、第２の加熱処理により、第４の脆化層から第４の単結晶半導体基板の一部を分離して、絶縁基板上に、第６の絶縁膜、第３の単結晶半導体膜、第４の絶縁膜及び第３の絶縁膜を介して、第４の単結晶半導体膜を形成する工程と、有し、第１のイオンのドーズ量は、第２のイオンのドーズ量よりも多く、第１の加熱処理の温度は、第２の加熱処理を温度よりも低い半導体装置の作製方法である。
絶縁基板のサイズが第１−４の単結晶半導体基板のサイズよりも大きい場合には、絶縁基板上の所望の複数の場所に単結晶半導体膜を形成することができる。または絶縁基板上に単結晶半導体膜をタイル状に敷き詰めて形成することができる。
また一つの絶縁膜と別の絶縁膜とを貼り合わせると、一つの絶縁膜と別の絶縁膜とは強く結合される。
また一つの絶縁膜と絶縁基板とを貼り合わせると、一つの絶縁膜と絶縁基板とは強く結合される。一つの絶縁膜は絶縁基板からの不純物の混入をブロックする。
絶縁基板上の、第２の単結晶半導体膜を選択的に除去して、島状の第２の単結晶半導体膜を形成するとともに、第１の絶縁膜および第２の絶縁膜の一部を除去して、第１の単結晶半導体膜を露出させる工程と、絶縁基板上の、第４の単結晶半導体膜を選択的に除去して、島状の第４の単結晶半導体膜を形成するとともに、第３の絶縁膜および第４の絶縁膜の一部を除去して、第３の単結晶半導体膜を露出させる工程と、を有してもよい。単結晶半導体膜をトランジスタの活性層に用いることができる。
第１のイオン及び第２のイオンはＨ＋、Ｈ２＋又はＨ３＋を含み、第１のイオンのドーズ量は２．５×１０１６ｃｍ−２−２．７×１０１６ｃｍ−２であり、第２のイオンのドーズ量は１．９×１０１６ｃｍ−２−２．１×１０１６ｃｍ−２であり、第１の加熱処理の温度は４７０−４８０℃であり、第２の加熱処理の温度は４９０℃以上６００℃以下でもよい。ガラス基板などの絶縁基板上に、高温処理を用いることなく、単結晶半導体膜を形成することができる。
【発明の効果】
【００２５】
第１の単結晶半導体基板に第１のイオンをドープして第１の脆化層を形成する際のドーズ量を、第２の単結晶半導体基板に第２のイオンをドープして第２の脆化層を形成する際のドーズ量よりも多くする。そして第１の脆化層から第１の単結晶半導体基板の一部を分離して第１の単結晶半導体膜を形成する温度を、第２の脆化層から第２の単結晶半導体基板の一部を分離して第２の単結晶半導体膜を形成する温度よりも低くする。これによりガラス基板などの絶縁基板上に第１の単結晶半導体膜と、該第１の単結晶半導体膜上に第２の単結晶半導体膜を有する半導体装置を作製することができる。この方法によりガラス基板などの絶縁基板上に、６００℃を超えるような高温処理を用いることなく、半導体装置を作製することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一態様を説明する図
【図２】本発明の一態様を説明する図
【図３】実施形態１の作製方法を説明する図
【図４】実施形態１の作製方法を説明する図
【図５】実施形態１の作製方法を説明する図
【図６】実施形態３の作製方法を説明する図
【図７】実施形態３の作製方法を説明する図
【図８】実施形態４の作製方法を説明する図
【図９】実施形態５の作製方法を説明する図
【図１０】実施形態５の作製方法を説明する図
【図１１】実施形態５の作製方法を説明する図
【図１２】実施形態５の作製方法を説明する図
【図１３】実施形態６の作製方法を説明する図
【図１４】実施形態６の作製方法を説明する図
【図１５】実施形態６の作製方法を説明する図
【図１６】実施形態６の作製方法を説明する図
【図１７】実施形態６の作製方法を説明する図
【図１８】実験を説明する図
【図１９】基板の応力−温度の関係を説明する図
【図２０】基板の反り量−温度の関係を説明する図
【図２１】実施形態５の作製方法を説明する図
【発明を実施するための形態】
【００２７】
以下に、本発明の実施形態を説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお以下において、同一部分又は同様な機能を有する部分には、異なる図面において同一の符号を共通して用い、繰り返しの説明を省略することがある。
【００２８】
（実施形態１）
実施形態１は、第１の単結晶半導体基板の表面に第１の絶縁膜を形成する工程と、第２の単結晶半導体基板の表面に第２の絶縁膜を形成する工程と、第１の単結晶半導体基板内に第１の絶縁膜を介して第１のイオンをドープして第１の脆化層を形成する工程と、第２の単結晶半導体基板内に第２の絶縁膜を介して第２のイオンをドープして第２の脆化層を形成する工程と、第１の絶縁膜と第２の絶縁膜と貼り合わせる工程と、第１の加熱処理により、第１の脆化層から第１の単結晶半導体基板の一部を分離して、第２の単結晶半導体基板上に、第１の絶縁膜および第２の絶縁膜を介して、第１の単結晶半導体膜を形成する工程と、第１の単結晶半導体膜上に第３の絶縁膜を形成する工程と、第３の絶縁膜と絶縁基板とを貼り合わせる工程と、第２の加熱処理により、第２の脆化層から第２の単結晶半導体基板の一部を分離して、絶縁基板上に、第３の絶縁膜、第１の単結晶半導体膜、第２の絶縁膜及び第１の絶縁膜を介して、第２の単結晶半導体膜を形成する工程と、有し、第１のイオンのドーズ量は、第２のイオンのドーズ量よりも多く、第１の加熱処理の温度は、第２の加熱処理を温度よりも低い半導体装置の作製方法を開示する。
【００２９】
第１の単結晶半導体基板１１上に第１の絶縁膜１２を形成する。第２の単結晶半導体基板１３上に第２の絶縁膜１４を形成する（図３（Ａ））。
【００３０】
第１の単結晶半導体基板１１及び第２の単結晶半導体基板１３は単結晶シリコン基板などを用いる。
【００３１】
第１の絶縁膜１２および第２の絶縁膜１４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁膜を単層、又は積層させて形成する。第１の絶縁膜１２および第２の絶縁膜１４は熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成する。
【００３２】
ＣＶＤ法を用いて酸化シリコン膜を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いると生産性の点から好ましい。
【００３３】
第１の絶縁膜１２および第２の絶縁膜１４として、第１の単結晶半導体基板及び第２の単結晶半導体基板に単結晶シリコン基板を用い、単結晶シリコン基板を熱酸化して酸化シリコン膜を形成してもよい。この場合、酸化性雰囲気中にハロゲンを添加することが好ましい。例えば、塩素（Ｃｌ）が添加された酸化性雰囲気中で単結晶シリコン基板に熱酸化処理を行うことにより、塩素酸化された酸化シリコン膜を形成する。酸化シリコン膜は塩素原子を、例えば１×１０１７ａｔｏｍｓ／ｃｍ３−１×１０２１ａｔｏｍｓ／ｃｍ３で含有する。例えば酸素に対し塩化水素（ＨＣｌ）を０．５〜１０体積％（好ましくは３体積％）の割合で含む酸化性雰囲気中で、９００℃−１１５０℃の温度（代表的には１０００℃）で行うことができる。処理時間は０．１−６時間、好ましくは０．５−１時間とすればよい。形成される酸化シリコン膜の膜厚は、１０ｎｍ−１０００ｎｍ（好ましくは５０ｎｍ−３００ｎｍ）、例えば１００ｎｍの厚さとする。
【００３４】
酸化シリコン膜に塩素原子を含有させることによって、外因性不純物である重金属（例えば、Ｆｅ、Ｃｒ、Ｎｉ、Ｍｏ等）を捕集して単結晶シリコン基板が汚染されることを防止する。また、単結晶シリコン基板に悪影響を与える不純物（例えば、Ｎａ等の可動イオン）をゲッタリングすることができる。酸化シリコン膜を形成した後に行われる熱処理により、単結晶シリコン基板に含まれる不純物が酸化シリコン膜に析出し、ハロゲン（例えば塩素）と反応して捕獲される。酸化シリコン膜中に捕集された当該不純物は固定される。よって単結晶シリコン基板の汚染を防ぐことができる。半導体基板の洗浄が不十分である場合や、半導体基板を繰り返し再利用する場合において、半導体基板の汚染を防ぐことができる。
【００３５】
酸化シリコン膜に含有させるハロゲン原子としては塩素原子に限られない。酸化シリコン膜にフッ素原子を含有させてもよい。単結晶シリコン基板の表面をフッ素酸化するには、単結晶シリコン基板の表面にフッ酸に浸漬した後に酸化性雰囲気中で熱酸化処理を行うことや、ＮＦ３を酸化性雰囲気に添加して熱酸化処理を行えばよい。
【００３６】
第１の単結晶半導体基板１１に第１の絶縁膜１２を介して第１のイオン１５をドープして第１の脆化層１６を形成する。一方、第２の単結晶半導体基板１３に第２の絶縁膜１４を介して第２のイオン１７をドープして第２の脆化層１８を形成する（図３（Ｂ））。第１のイオン１５及び第２のイオン１７は例えば水素（Ｈ２）ガス、水素原子を含むガス（例えばＰＨ３、Ｂ２Ｈ６）などから生成されるイオン（Ｈ＋、Ｈ２＋又はＨ３＋など）である。ヘリウム（Ｈｅ）ガスから生成されるイオンを前記イオンと同時にドープしてもよい。
【００３７】
第１のイオン１５のドーズ量は２．５×１０１６ｃｍ−２−２．７×１０１６ｃｍ−２であり、例えば２．６×１０１６ｃｍ−２とする。一方、第２のイオン１７のドーズ量は１．９×１０１６ｃｍ−２−２．１×１０１６ｃｍ−２であり、例えば２．０×１０１６ｃｍ−２とする。第１のイオン１５のドーズ量と第２のイオン１７のドーズ量との差は０．６×１０１６ｃｍ−２以上あればよい。これにより第１の脆化層１６から第１の単結晶半導体基板１１の一部を分離して第１の単結晶半導体膜１９を形成する第１の加熱処理の温度を４７０−４８０℃とすることができる。また第２の脆化層１８から第２の単結晶半導体基板１３の一部を分離して第２の単結晶半導体膜２２を分離する第２の加熱処理の温度を４９０℃以上とすることができる。
【００３８】
第１の脆化層１６は第１の単結晶半導体基板１１の表面から５０ｎｍ以上２００ｎｍ以下の深さに形成されるように第１のイオン１５の加速電圧を調節する。また第２の脆化層１８は第２の単結晶半導体基板１３の表面から５０ｎｍ以上２００ｎｍ以下の深さに形成されるように第２のイオン１７の加速電圧を調節する。例えば１０ｋＶ−１００ｋＶとする。第１のイオン１５の加速電圧と第２のイオン１７の加速電圧とは同じでよい。
【００３９】
Ｈ２ガスや水素原子を含むガスから生成されるイオン種（Ｈ＋、Ｈ２＋又はＨ３＋）の総量に対してＨ３＋の割合を５０％以上、好ましくは、Ｈ３＋の割合を７０％以上とする。Ｈ３＋の割合を増加させると、イオンの照射工程のタクトタイムを短縮することが可能となり、生産性やスループットの向上を図ることができる。
【００４０】
第１の絶縁膜１２および第２の絶縁膜１４を対向させて、第１の単結晶半導体基板１１と第２の単結晶半導体基板１３とを貼り合わせる（図３（Ｃ））。具体的には第１の絶縁膜１２の表面と第２の絶縁膜１４の表面とを接合させる。第１の単結晶半導体基板１１と第２の単結晶半導体基板１３とは同じサイズのものを用いると、貼り合わせる際の位置合わせが容易になる。第１の絶縁膜１２及び第２の絶縁膜１４を形成しなくてもよいが、第１の絶縁膜１２及び第２の絶縁膜１４を形成し、第１の絶縁膜１２と第２の絶縁膜１４とを貼り合わせると、第１の絶縁膜１２と第２の絶縁膜１４とは強く結合する。
【００４１】
第１の単結晶半導体基板１１と第２の単結晶半導体基板１３とを貼り合わせた後、４７０−４８０℃で第１の加熱処理を行う。処理時間は例えば０．５分−３００分である。第１の加熱処理は第１の脆化層１６の微小な孔に体積変化を起こさせ、第１の脆化層１６に亀裂を生じさせる。その結果、第１の脆化層１６に沿って第１の単結晶半導体基板１１の一部を分離することができ、第２の単結晶半導体基板１３上には第１の単結晶半導体基板１１から分離された第１の単結晶半導体膜１９が形成される（図４（Ａ））。一方、第２の脆化層１８には第１のイオン１５のドーズ量よりも少ないドーズ量で第２のイオン１７がドープされているので、第１の加熱処理では第２の単結晶半導体基板１３は分離されない。
【００４２】
第１の加熱処理は、拡散炉、抵抗加熱炉などの加熱炉、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ（ＲＴＡ）装置、マイクロ波加熱装置などを用いることができる。
【００４３】
第１の単結晶半導体膜１９の表面が凹凸を有している場合には、Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）、アニールなどにより平坦化する。第１の単結晶半導体膜１９に対してレーザーアニール、ＲＴＡ、フラッシュランプアニールなどを行うと、第１の単結晶半導体膜１９の表面を平坦化させることおよび第１の単結晶半導体膜１９の結晶性を回復させることができる。
【００４４】
第１の単結晶半導体膜１９上に第３の絶縁膜２０を形成する（図４（Ｂ））。第３の絶縁膜２０は第１の絶縁膜１２および第２の絶縁膜１４と同様な絶縁膜でよい。また第３の絶縁膜２０は第１の絶縁膜１２および第２の絶縁膜１４と同様な方法で形成する。
【００４５】
続いてベース基板となる基板２１を準備し（図４（Ｂ））、第２の単結晶半導体基板１３と基板２１を貼り合わせる（図４（Ｃ））。具体的には第３の絶縁膜２０の表面と基板２１の表面とを接合させる。基板２１と第２の単結晶半導体基板１３とは同じサイズのものを用いると、貼り合わせる際の位置合わせが容易になる。第３の絶縁膜２０を形成しなくてもよいが、第３の絶縁膜２０を形成し、第３の絶縁膜２０と基板２１とを貼り合わせると、第３の絶縁膜２０と基板２１とは強く結合する。
【００４６】
基板２１としては、例えば絶縁基板を用いることができる。例えばガラス基板を用いることが好ましい。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。他にも基板２１として単結晶半導体基板（例えば、単結晶シリコン基板等）や多結晶半導体基板（例えば、多結晶シリコン基板）を用いてもよい。
【００４７】
第２の単結晶半導体基板１３と基板２１を貼り合わせた後、４９０℃以上で第２の加熱処理を行う。処理時間は例えば０．５分−３００分である。その結果、第２の脆化層１８に沿って第２の単結晶半導体基板１３の一部を分離することができ、第２の単結晶半導体膜２２が形成される（図５（Ａ））。第１の加熱処理の温度と第２の加熱処理の温度との差は２０℃以上あればよい。
【００４８】
第２の加熱処理は、加熱炉、ＲＴＡ装置、マイクロ波加熱装置などを用いることができる。第２の加熱処理の温度は基板２１の歪み点を越えない温度とする。加熱処理は低温で行うことが好ましいので、第２の加熱処理の温度は４９０℃以上、６００℃以下とすることが好ましい。
【００４９】
第２の単結晶半導体膜２２の表面が凹凸を有している場合には、ＣＭＰ、レーザーアニール、ＲＴＡ、フラッシュランプアニールなどにより平坦化する。アニール処理は第２の単結晶半導体膜２２の表面を平坦化させることおよび第２の単結晶半導体膜２２の結晶性を回復させることができる。
【００５０】
以上により、６００℃を超えるような高温熱処理を用いることなく、基板２１上に第３の絶縁膜２０、第１の単結晶半導体膜１９、第１の絶縁膜１２、第２の絶縁膜１４、第２の単結晶半導体膜２２を形成することができる（図５（Ｂ））。
【００５１】
次にフォトリソグラフィー法、エッチング法を用いて、第２の単結晶半導体膜２２を選択的に除去して、島状の第２の単結晶半導体膜２２’を形成する。そして第１の絶縁膜１２および第２の絶縁膜１４の一部を除去して、第１の単結晶半導体膜１９を露出させる（図５（Ｃ））。第１の単結晶半導体膜１９上には島状の第１の絶縁膜１２’および島状の第２の絶縁膜１４’、島状の第２の単結晶半導体膜２２’が形成される。
【００５２】
（実施形態２）
トランジスタの移動度を考慮すると、Ｎチャネル型トランジスタの場合、チャネルは（１００）の面方位を有する単結晶半導体膜で形成することが好ましく、Ｐチャネル型トランジスタの場合、チャネルは（１１０）の面方位を有する単結晶半導体膜で形成することが好ましい。本発明において、第１の単結晶半導体基板１１の主表面の面方位を（１００）及び（１１０）の一方とし、第２の単結晶半導体基板１３の主表面の面方位を（１００）及び（１１０）の他方とすると、第１の単結晶半導体膜１９の主表面の面方位を（１００）及び（１１０）の一方とし、第２の単結晶半導体膜２２の主表面の面方位を（１００）及び（１１０）の他方とすることができる。そして第１の単結晶半導体膜１９、第２の単結晶半導体膜２２を用いて、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタを作製すると、高移動度のＮチャネル型トランジスタ及びＰチャネル型トランジスタとなる。
【００５３】
（実施形態３）
実施形態１で作製した島状の第２の単結晶半導体膜２２’及び第１の単結晶半導体膜１９を用いて、Ｎチャネル型トランジスタ及びＰチャネル型トランジスタを形成する。
【００５４】
フォトリソグラフィー法、エッチング法を用いて第１の単結晶半導体膜１９を島状の第１の単結晶半導体膜１９’及び１９”にする。島状の第１の単結晶半導体膜１９”上には島状の第１の絶縁膜１２’、島状の第２の絶縁膜１４’および島状の第２の単結晶半導体膜２２’が設けられている。島状の第１の単結晶半導体膜１９’および島状の第２の単結晶半導体膜２２’上にゲート絶縁膜２５を形成する。ゲート絶縁膜２５上にゲート電極２６、２７を形成する（図６（Ａ））。
【００５５】
ゲート電極２６、２７を形成した後、島状の第２の単結晶半導体膜２２’、ゲート絶縁膜２５及びゲート電極２６をレジストマスク２８で覆う（図６（Ｂ））。ゲート電極２７をマスクとしてイオンドーピング法またはイオン注入法によりＮ型の不純物イオン（リンイオンまたはヒ素イオン）を島状の第１の単結晶半導体膜１９’に添加する。島状の第１の単結晶半導体膜１９’に自己整合的にＮ型の不純物領域３０、３１が形成される。Ｎ型の不純物領域３０、３１はそれぞれソース、ドレインとなる。島状の第１の単結晶半導体膜１９’のうち、ゲート電極２７と重なる領域はチャネル３２となる（図６（Ｂ））。
【００５６】
レジストマスク２８を除去した後、島状の第１の単結晶半導体膜１９’、ゲート絶縁膜２５及びゲート電極２７をレジストマスク３５で覆う（図６（Ｃ））。ゲート電極２６をマスクとしてイオンドーピング法またはイオン注入法によりＰ型の不純物イオン（ボロンイオン）を島状の第２の単結晶半導体膜２２’に添加する。島状の第２の単結晶半導体膜２２’に自己整合的にＰ型の不純物領域３６、３７が形成される。Ｐ型の不純物領域３６、３７はそれぞれソース、ドレインとなる。島状の第２の単結晶半導体膜２２’のゲート電極２６と重なる領域はチャネル３８となる（図６（Ｃ））。ここでは、Ｎ型の不純物領域３０、３１を形成した後、Ｐ型の不純物領域３６、３７を形成する方法を説明したが、先にＰ型の不純物領域３６、３７を形成してもよい。また島状の第１の単結晶半導体膜１９’にＮ型の不純物イオンを添加し、島状の第２の単結晶半導体膜２２’にＰ型の不純物イオンを添加したが、その逆でもよい。
【００５７】
なお島状の第１の単結晶半導体膜１９’、島状の第２の単結晶半導体膜２２’には必要に応じてＬＤＤ領域、オフセット領域を形成する。
【００５８】
レジストマスク３５を除去した後、５００℃以上６００℃以下の加熱処理を行って添加した不純物イオンを活性化させる。
【００５９】
加熱処理後、水素を含んだ絶縁膜４０を形成する。２５０℃以上５００℃以下、３０分−１８０分の温度による加熱処理を行い、絶縁膜４０中に含まれる水素を島状の第１の単結晶半導体膜１９’及び島状の第２の単結晶半導体膜２２’中に拡散させる。絶縁膜４０は、プラズマＣＶＤ法により形成した窒化シリコンまたは窒化酸化シリコンを用いる。水素は島状の第１の単結晶半導体膜１９’及び島状の第２の単結晶半導体膜２２’内のダングリングボンドを終端する。
【００６０】
絶縁膜４１を形成する（図７）。絶縁膜４１は、酸化シリコン膜、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜などの無機絶縁膜若しくはポリイミド、アクリルなどの有機樹脂膜から選ばれた膜、又は無機絶縁膜及び有機樹脂膜からなる積層膜である。絶縁膜４１にコンタクトホールを形成した後、配線４２を形成する（図７）。配線４２はソース電極およびドレイン電極となる。配線４２は、例えばアルミニウム膜またはアルミニウム合金膜などの低抵抗金属膜をバリアメタル膜で挟んだ３層構造の導電膜からなる。バリアメタル膜は、モリブデン、クロム、チタンなどの金属膜である。
【００６１】
以上の工程により、高温熱処理を用いることなく、Ｎチャネル型トランジスタ５０及びＰチャネル型トランジスタ５１を有する半導体装置を作製することができる。また実施形態２の構成を組み合わせることにより、高移動度のＮチャネル型トランジスタ５０及びＰチャネル型トランジスタ５１を有する半導体装置を作製することができる。
【００６２】
（実施形態４）
Ｎチャネル型トランジスタとＰチャネル型トランジスタを有する半導体装置を含むエレクトロルミネセンス装置（以下、発光装置という。）を説明する（図８）。図８（Ａ）は発光装置の画素の平面図であり、図８（Ｂ）は、Ｊ−Ｋ切断線による図８（Ａ）の断面図である。
【００６３】
画素領域は、選択用トランジスタ４０１、表示制御用トランジスタ４０２、走査線４０５、信号線４０６、電流供給線４０７及び画素電極４０８を含む。エレクトロルミネセンス材料を含む層（ＥＬ層）が一対の電極間に挟んだ構造の発光素子が各画素に設けられている。発光素子の一方の電極が画素電極４０８である。また、島状の単結晶半導体膜４０３には選択用トランジスタ４０１のチャネル、ソースおよびドレインが形成されている。島状の単結晶半導体膜４０４には表示制御用トランジスタ４０２のチャネル４５１、ソース４５３およびドレイン４５２が形成されている。島状の単結晶半導体膜４０３及び島状の単結晶半導体膜４０４は、絶縁基板２１上に設けられた島状の第２の単結晶半導体膜２２’及び島状の第１の単結晶半導体膜１９’にそれぞれ対応する。
【００６４】
選択用トランジスタ４０１はＮチャネル型トランジスタであり、ゲート電極は走査線４０５に含まれ、ソース電極およびドレイン電極の一方は信号線４０６に含まれ、他方は電極４１１として形成されている。
【００６５】
表示制御用トランジスタ４０２はＰチャネル型トランジスタであり、ゲート電極４１２が電極４１１と電気的に接続され、ソース電極およびドレイン電極の一方は、画素電極４０８に電気的に接続される電極４１３であり、他方は、電流供給線４０７に含まれている。
【００６６】
ゲート電極４１２を覆って、絶縁膜４０、絶縁膜４１が形成されている。絶縁膜４１上に、信号線４０６、電流供給線４０７、電極４１１、４１３などが形成されている。また、絶縁膜４１上には、電極４１３に電気的に接続されている画素電極４０８が形成されている。画素電極４０８は周辺部が絶縁性の隔壁層４２８で囲まれている。図８（Ａ）では、画素電極４０８において、点線で囲まれた部分４５０の内側が表示部分となる。画素電極４０８において点線で囲まれた部分４５０の外側には隔壁層４２８が設けられる。画素電極４０８上にはＥＬ層４２９が形成され、ＥＬ層４２９上には対向電極４３０が形成されている。絶縁基板２１に対向して対向基板４３１が設けられており、対向基板４３１は樹脂層４３２により絶縁基板２１に固定されている。
【００６７】
なお、本実施の形態で示した構成は、本明細書の他の実施の形態で示す構成と適宜組み合わせることができる。
【００６８】
（実施形態５）
実施形態５では絶縁基板５上に第１の単結晶半導体膜１’及び第２の単結晶半導体膜２’を形成するとともに第３の単結晶半導体膜１０１’及び第４の単結晶半導体膜１０２’を形成する（図９（Ａ））。図９（Ｂ）は図９（Ａ）の上面図である。具体的には、第１の単結晶半導体基板に第１のイオンをドープして第１の脆化層を形成する工程と、第２の単結晶半導体基板に第２のイオンをドープして第２の脆化層を形成する工程と、第３の単結晶半導体基板に第１のイオンをドープして第３の脆化層を形成する工程と、第４の単結晶半導体基板に第２のイオンをドープして第４の脆化層を形成する工程と、第１の単結晶半導体基板と第２の単結晶半導体基板とを貼り合わせる工程と、第３の単結晶半導体基板と第４の単結晶半導体基板とを貼り合わせる工程と、第１の加熱処理により、第１の脆化層から第１の単結晶半導体基板の一部を分離して、第２の単結晶半導体基板上に第１の単結晶半導体膜を形成する工程と、第２の加熱処理により、第３の脆化層から第３の単結晶半導体基板の一部を分離して、第４の単結晶半導体基板上に第３の単結晶半導体膜を形成する工程と、第１の単結晶半導体膜及び第３の単結晶半導体膜上に絶縁基板を貼り合わせる工程と、第３の加熱処理により、第２の脆化層から第２の単結晶半導体基板の一部を分離して、絶縁基板上に、第１の単結晶半導体膜及び第２の単結晶半導体膜を形成するとともに、第３の加熱処理により、第４の脆化層から第４の単結晶半導体基板の一部を分離して、絶縁基板上に、第３の単結晶半導体膜及び第４の単結晶半導体膜を形成する工程と、を有し、第１のイオンのドーズ量は第２のイオンのドーズ量よりも多く、第１の加熱処理の温度及び第２の加熱処理の温度は、第３の加熱処理を温度よりも低い半導体装置の作製方法を開示する。
なお図９（Ｂ）では絶縁基板５の上面全てに単結晶半導体膜を形成しているが、絶縁基板５の上面全てに単結晶半導体膜を形成する必要はない。例えば絶縁基板５の中央部のみに単結晶半導体膜を形成してもよい（図２１）。
【００６９】
絶縁基板５のサイズや面積が第１の単結晶半導体基板１及び第２の単結晶半導体基板２のサイズや面積よりも大きい場合、絶縁基板５上には第１の単結晶半導体膜１’及び第２の単結晶半導体膜２’が形成されない部分２００が生じてしまう（図９（Ｃ））。そこでその部分２００には単結晶半導体基板を用いて、単結晶半導体膜を形成する。実施形態５では、第３の単結晶半導体基板１０１及び第４の単結晶半導体基板１０２を用いて、第３の単結晶半導体膜１０１’及び第４の単結晶半導体膜１０２’を形成する。
【００７０】
第１の単結晶半導体基板１に第１のイオンをドープして第１の脆化層３を形成するとともに第２の単結晶半導体基板２に第２のイオンをドープして第２の脆化層４を形成する（図１（Ａ））。第１のイオンのドーズ量は第２のイオンのドーズ量よりも多くする。第２のイオンは第１のイオンと同じイオンを用いてよい。第１の単結晶半導体基板１と第２の単結晶半導体基板２とを貼り合わせた後（図１（Ｂ））、第１の加熱処理を行って、選択的に第１の脆化層３から第１の単結晶半導体基板１の一部を分離して第１の単結晶半導体膜１’を形成する（図１（Ｃ））。なお第２の単結晶半導体基板２は分離されない。第１の単結晶半導体基板１と第２の単結晶半導体基板２とは同じサイズのものを用いると、貼り合わせる際の位置合わせが容易になる。
【００７１】
第３の単結晶半導体基板１０１に第１のイオンをドープして第３の脆化層１０３を形成するとともに第４の単結晶半導体基板１０２に第２のイオンをドープして第４の脆化層１０４を形成する（図１０（Ａ））。第１のイオンのドーズ量は第２のイオンのドーズ量よりも多くする。第３の単結晶半導体基板１０１にドープする第１のイオンのドーズ量は第１の単結晶半導体基板１にドープする第１のイオンのドーズ量と同じにすることが好ましい。また第４の単結晶半導体基板１０２にドープする第２のイオンのドーズ量は第２の単結晶半導体基板２にドープする第２のイオンのドーズ量と同じにすることが好ましい。
【００７２】
第３の単結晶半導体基板１０１と第４の単結晶半導体基板１０２とを貼り合わせる（図１０（Ｂ））。次に第２の加熱処理を行って、選択的に第３の脆化層１０３から第３の単結晶半導体基板１０１の一部を分離して第３の単結晶半導体膜１０１’を形成する（図１０（Ｃ））。第１の加熱処理の温度と第２の加熱処理の温度は同じであることが好ましい。第１の加熱処理と第２の加熱処理とは同じ加熱炉にて同時に行ってよい。なお第４の単結晶半導体基板１０２は分離されない。また第３の単結晶半導体基板１０１と第４の単結晶半導体基板１０２とは同じサイズのものを用いると、貼り合わせる際の位置合わせが容易になる。
【００７３】
第１の単結晶半導体膜１’と絶縁基板５とを貼り合わせるとともに第３の単結晶半導体膜１０１’と絶縁基板５とを貼り合わせる（図１１（Ａ）−（Ｂ））。この際、第１の単結晶半導体膜１’の側面と第３の単結晶半導体膜１０１’の側面とは隙間のないように密着させることが好ましい。同様に第２の単結晶半導体基板２の側面と第４の単結晶半導体膜１０２の側面とは隙間のないように密着させることが好ましい。
【００７４】
第３の加熱処理を行って、第２の脆化層４から第２の単結晶半導体基板２の一部を分離して第２の単結晶半導体膜２’を形成するとともに第４の脆化層１０４から第４の単結晶半導体基板１０２の一部を分離して第４の単結晶半導体膜１０２’を形成する（図１１（Ｃ））。第１の加熱処理の温度及び第２の加熱処理の温度は第３の加熱処理の温度よりも低い。第１のイオンのドーズ量を第２のイオンのドーズ量よりも多くすることにより、第１の加熱処理の温度及び第２の加熱処理の温度を第３の加熱処理の温度よりも低くすることができる。そして第１の加熱処理及び第２の加熱処理により第１の単結晶半導体基板１及び第３の単結晶半導体基板１０１を選択的に分離することができる。
【００７５】
なお絶縁基板５に第１の単結晶半導体基板１及び第３の単結晶半導体基板１０１を貼り合わせ、加熱処理を行って、第１の単結晶半導体基板１の一部を分離して第１の単結晶半導体膜１’を形成するとともに第３の単結晶半導体基板１０１の一部を分離して第３の単結晶半導体膜１０１’を形成した後、第１の単結晶半導体膜１’上に第２の単結晶半導体基板２を貼り合わせるとともに第３の単結晶半導体膜１０１’上に第４の単結晶半導体基板１０２を貼り合わせ、加熱処理を行って、第２の単結晶半導体基板２の一部を分離して第２の単結晶半導体膜２’を形成するとともに第４の単結晶半導体基板１０２の一部を分離して第４の単結晶半導体膜１０２’を形成する方法でも、図９（Ａ）（Ｂ）の構成を得ることは可能である。しかしその方法を用いると、第１の単結晶半導体膜１’上に第２の単結晶半導体基板２を貼り合わせる際、及び第３の単結晶半導体膜１０１’上に第４の単結晶半導体基板１０２を貼り合わせる際の位置合わせが困難になる。
【００７６】
ここまで絶縁基板５上に第１の単結晶半導体膜１’、第２の単結晶半導体膜２’、第３の単結晶半導体膜１０１’及び第４の単結晶半導体膜１０２’を形成した。さらに複数の単結晶半導体基板を用いて、複数の単結晶半導体膜を形成してもよい。例えば第５の単結晶半導体膜３０１’、第６の単結晶半導体膜３０２’、第７の単結晶半導体膜３０３’、第８の単結晶半導体膜３０４’、第９の単結晶半導体膜３０５’、第１０の単結晶半導体膜３０６’、第１１の単結晶半導体膜３０７’、第１２の単結晶半導体膜３０８’、第１３の単結晶半導体膜３０９’、第１４の単結晶半導体膜３１０’、第１５の単結晶半導体膜３１１’及び第１６の単結晶半導体膜３１２’を形成してもよい（図１２（Ａ）−（Ｃ））。図１２（Ａ）は図１２（Ｂ）の点線Ａ−Ｂの断面図で、図１２（Ｃ）は図１２（Ｂ）の点線Ｃ−Ｄの断面図である。絶縁基板５上に複数の単結晶半導体膜をタイル状に敷き詰めて形成することができる。
【００７７】
本実施形態のイオンの種類、ドーズ量、加熱処理の温度等は第１実施形態に記載のものを用いる。
【００７８】
（実施形態６）
実施形態６は実施形態１を実施形態５に適用したものを示す。具体的には第１の単結晶半導体基板の表面に第１の絶縁膜を形成する工程と、第２の単結晶半導体基板の表面に第２の絶縁膜を形成する工程と、第３の単結晶半導体基板の表面に第３の絶縁膜を形成する工程と、第４の単結晶半導体基板の表面に第４の絶縁膜を形成する工程と、第１の単結晶半導体基板内に第１の絶縁膜を介して第１のイオンをドープして第１の脆化層を形成する工程と、第２の単結晶半導体基板内に第２の絶縁膜を介して第２のイオンをドープして第２の脆化層を形成する工程と、第３の単結晶半導体基板内に第３の絶縁膜を介して第１のイオンをドープして第３の脆化層を形成する工程と、第４の単結晶半導体基板内に第４の絶縁膜を介して第２のイオンをドープして第４の脆化層を形成する工程と、第１の絶縁膜と第２の絶縁膜と貼り合わせる工程と、第３の絶縁膜と第４の絶縁膜と貼り合わせる工程と、第１の加熱処理により、第１の脆化層から第１の単結晶半導体基板の一部を分離して、第２の単結晶半導体基板上に、第１の絶縁膜および第２の絶縁膜を介して、第１の単結晶半導体膜を形成する工程と、第１の加熱処理により、第３の脆化層から第３の単結晶半導体基板の一部を分離して、第４の単結晶半導体基板上に、第３の絶縁膜および第４の絶縁膜を介して、第３の単結晶半導体膜を形成する工程と、第１の単結晶半導体膜上に第５の絶縁膜を形成する工程と、第３の単結晶半導体膜上に第６の絶縁膜を形成する工程と、第５の絶縁膜と絶縁基板とを貼り合わせる工程と、第６の絶縁膜と絶縁基板とを貼り合わせる工程と、第２の加熱処理により、第２の脆化層から第２の単結晶半導体基板の一部を分離して、絶縁基板上に、第５の絶縁膜、第１の単結晶半導体膜、第２の絶縁膜及び第１の絶縁膜を介して、第２の単結晶半導体膜を形成する工程と、第２の加熱処理により、第４の脆化層から第４の単結晶半導体基板の一部を分離して、絶縁基板上に、第６の絶縁膜、第３の単結晶半導体膜、第４の絶縁膜及び第３の絶縁膜を介して、第４の単結晶半導体膜を形成する工程と、有し、前記第１のイオンのドーズ量は、前記第２のイオンのドーズ量よりも多く、前記第１の加熱処理の温度は、前記第２の加熱処理を温度よりも低い半導体装置の作製方法を開示する。
【００７９】
第１の単結晶半導体基板２１１上に第１の絶縁膜２１２を形成する。第２の単結晶半導体基板２１３上に第２の絶縁膜２１４を形成する（図１３（Ａ））。第３の単結晶半導体基板５１１上に第３の絶縁膜５１２を形成する。第４の単結晶半導体基板５１３上に第４の絶縁膜５１４を形成する（図１３（Ｂ））。第１の単結晶半導体基板２１１、第２の単結晶半導体基板２１３、第３の単結晶半導体基板５１１及び第４の単結晶半導体基板５１３は第１実施形態に記載した第１の単結晶半導体基板１１及び第２の単結晶半導体基板１３と同じものを用いる。第１の絶縁膜２１２、第２の絶縁膜２１４、第３の絶縁膜５１２及び第４の絶縁膜５１４は第１実施形態に記載した第１の絶縁膜１２および第２の絶縁膜１４と同じものを形成する。
【００８０】
第１の単結晶半導体基板２１１に第１の絶縁膜２１２を介して第１のイオン２１５をドープして第１の脆化層２１６を形成する。一方、第２の単結晶半導体基板２１３に第２の絶縁膜２１４を介して第２のイオン２１７をドープして第２の脆化層２１８を形成する（図１４（Ａ））。第３の単結晶半導体基板５１１に第３の絶縁膜５１２を介して第１のイオン２１５をドープして第３の脆化層５１６を形成する。一方、第４の単結晶半導体基板５１３に第４の絶縁膜５１４を介して第２のイオン２１７をドープして第４の脆化層５１８を形成する（図１４（Ｂ））。
【００８１】
第１のイオン２１５及び第２のイオン２１７は例えば水素（Ｈ２）ガスから生成されるイオン（Ｈ＋、Ｈ２＋又はＨ３＋など）である。ヘリウム（Ｈｅ）ガスから生成されるイオンを同時にドープしてもよい。第１のイオン２１５と第２のイオン２１７は同じイオンでよい。水素（Ｈ２）ガスに限られず、水素原子を含むガス（例えばＰＨ３、Ｂ２Ｈ６）を用いてもよい。
【００８２】
第１のイオン２１５のドーズ量は２．５×１０１６ｃｍ−２−２．７×１０１６ｃｍ−２であり、例えば２．６×１０１６ｃｍ−２とする。一方、第２のイオン２１７のドーズ量は１．９×１０１６ｃｍ−２−２．１×１０１６ｃｍ−２であり、例えば２．０×１０１６ｃｍ−２とする。第１のイオン２１５のドーズ量と第２のイオン２１７のドーズ量との差は０．６×１０１６ｃｍ−２以上あればよい。
【００８３】
第１の脆化層２１６、第２の脆化層２１８、第３の脆化層５１６及び第４の脆化層５１８はそれぞれ第１の単結晶半導体基板２１１、第２の単結晶半導体基板２１３、第３の単結晶半導体基板５１１及び第４の単結晶半導体基板５１３の表面から５０ｎｍ以上２００ｎｍ以下の深さに形成されるように第１のイオン２１５及び第２のイオン２１７の加速電圧を調節する。第１のイオン２１５の加速電圧と第２のイオン２１７の加速電圧とは同じでよい。
【００８４】
第１の絶縁膜２１２および第２の絶縁膜２１４を対向させて、第１の単結晶半導体基板２１１と第２の単結晶半導体基板２１３とを貼り合わせる（図１５（Ａ））。第１の絶縁膜２１２と第２の絶縁膜２１４とは強く結合する。また第３の絶縁膜５１２および第４の絶縁膜５１４を対向させて、第３の単結晶半導体基板５１１と第４の単結晶半導体基板５１３とを貼り合わせる（図１５（Ｂ））。第３の絶縁膜５１２と第４の絶縁膜５１４とは強く結合する。
【００８５】
４７０−４８０℃で第１の加熱処理を行う。処理時間は例えば０．５分−３００分である。第１の脆化層２１６に沿って第１の単結晶半導体基板２１１の一部を分離することができ、第２の単結晶半導体基板２１３上には第１の単結晶半導体基板２１１から分離された第１の単結晶半導体膜２１９が形成される（図１５（Ｃ））。一方、第３の脆化層５１６に沿って第３の単結晶半導体基板５１１の一部を分離することができ、第４の単結晶半導体基板５１３上には第３の単結晶半導体基板５１１から分離された第３の単結晶半導体膜５１９が形成される（図１５（Ｄ））。
【００８６】
第１の単結晶半導体膜２１９及び第３の単結晶半導体膜５１９の表面が凹凸を有している場合には、ＣＭＰ、レーザーアニール、ＲＴＡ、フラッシュランプアニールなどを行ってもよい。
【００８７】
第１の単結晶半導体膜２１９上に第５の絶縁膜２２０を形成する（図１６（Ａ））。また第３の単結晶半導体膜５１９上に第６の絶縁膜５２０を形成する（図１６（Ａ））。第５の絶縁膜２２０及び第６の絶縁膜５２０は第１実施形態に記載した第３の絶縁膜２０と同じものを形成する。
【００８８】
第５の絶縁膜２２０とベース基板となるガラス基板などの絶縁基板５２１とを貼り合わせる。また第６の絶縁膜５２０と絶縁基板５２１とを貼り合わせる（図１６（Ａ）（Ｂ））。第６の絶縁膜５２０と絶縁基板５２１とは強く結合する。
【００８９】
４９０℃以上、６００℃以下で第２の加熱処理を行う。処理時間は例えば０．５分−３００分である。その結果、第２の脆化層２１８に沿って第２の単結晶半導体基板２１３の一部を分離することができ、第２の単結晶半導体膜２２２が形成され、第４の脆化層５１８に沿って第４の単結晶半導体基板５１３の一部を分離することができ、第４の単結晶半導体膜５２２が形成される（図１７（Ａ））。第１の加熱処理の温度と第２の加熱処理の温度との差は２０℃以上あればよい。
【００９０】
第２の単結晶半導体膜２２２及び第４の単結晶半導体膜５２２の表面が凹凸を有している場合には、ＣＭＰ、レーザーアニール、ＲＴＡ、フラッシュランプアニールなどを行ってもよい。
【００９１】
以上により、６００℃を超えるような高温熱処理を用いることなく、絶縁基板５２１上に、第５の絶縁膜２２０、第１の単結晶半導体膜２１９、第１の絶縁膜２１２、第２の絶縁膜２１４及び第２の単結晶半導体膜２２２、かつ第６の絶縁膜５２０、第３の単結晶半導体膜５１９、第３の絶縁膜５１２、第４の絶縁膜５１４及び第４の単結晶半導体膜５２２を形成することができる。
【００９２】
次にフォトリソグラフィー法、エッチング法を用いて、第２の単結晶半導体膜２２２を選択的に除去して、島状の第２の単結晶半導体膜２２２’を形成し、第４の単結晶半導体膜５２２を選択的に除去して、島状の第４の単結晶半導体膜５２２’を形成する。そして第１の絶縁膜２１２および第２の絶縁膜２１４の一部を除去して、第１の単結晶半導体膜２１９を露出させ、第３の絶縁膜５１２および第４の絶縁膜５１４の一部を除去して、第３の単結晶半導体膜５１９を露出させる。第１の単結晶半導体膜２１９上には島状の第１の絶縁膜２１２’および島状の第２の絶縁膜２１４’、島状の第２の単結晶半導体膜２２２’が形成され、第３の単結晶半導体膜５１９上には島状の第３の絶縁膜５１２’および島状の第４の絶縁膜５１４’、島状の第４の単結晶半導体膜５２２’が形成される（図１７（Ｂ））。
【符号の説明】
【００９３】
１  第１の単結晶半導体基板
１’  第１の単結晶半導体膜
２  第２の単結晶半導体基板
２’  第２の単結晶半導体膜
３  第１の脆化層
４  第２の脆化層
５  絶縁基板
１１  第１の単結晶半導体基板
１２  第１の絶縁膜
１２’  島状の第１の絶縁膜
１３  第２の単結晶半導体基板
１４  第２の絶縁膜
１４’  島状の第２の絶縁膜
１５  第１のイオン
１６  第１の脆化層
１７  第２のイオン
１８  第２の脆化層
１９  第１の単結晶半導体膜
１９’  島状の第１の単結晶半導体膜
１９”  島状の第１の単結晶半導体膜
２０  第３の絶縁膜
２１  基板
２２  第２の単結晶半導体膜
２２’  島状の第２の単結晶半導体膜
２５  ゲート絶縁膜
２６  ゲート電極
２７  ゲート電極
２８  レジストマスク
３０  Ｎ型の不純物領域
３１  Ｎ型の不純物領域
３２  チャネル
３５  レジストマスク
３６  Ｐ型の不純物領域
３７  Ｐ型の不純物領域
３８  チャネル
４０  絶縁膜
４１  絶縁膜
４２  配線
５０  Ｎチャネル型トランジスタ
５１  Ｐチャネル型トランジスタ
１０１  第３の単結晶半導体基板
１０１’  第３の単結晶半導体膜
１０２  第４の単結晶半導体基板
１０２’  第４の単結晶半導体膜
１０３  第３の脆化層
１０４  第４の脆化層
２１１  第１の単結晶半導体基板
２１２  第１の絶縁膜
２１３  第２の単結晶半導体基板
２１４  第２の絶縁膜
２１５  第１のイオン
２１６  第１の脆化層
２１７  第２のイオン
２１８  第２の脆化層
２１９  第１の単結晶半導体膜
２２０  第５の絶縁膜
２２２  第２の単結晶半導体膜
２２２’  島状の第２の単結晶半導体膜
３０１’  第５の単結晶半導体膜
３０２’  第６の単結晶半導体膜
３０３’  第７の単結晶半導体膜
３０４’  第８の単結晶半導体膜
３０５’  第９の単結晶半導体膜
３０６’  第１０の単結晶半導体膜
３０７’  第１１の単結晶半導体膜
３０８’  第１２の単結晶半導体膜
３０９’  第１３の単結晶半導体膜
３１０’  第１４の単結晶半導体膜
３１１’  第１５の単結晶半導体膜
３１２’  第１６の単結晶半導体膜
４０１  選択用トランジスタ
４０２  表示制御用トランジスタ
４０３  島状の単結晶半導体膜
４０４  島状の単結晶半導体膜
４０５  走査線
４０６  信号線
４０７  電流供給線
４０８  画素電極
４１０  電極
４１１  電極
４１２  ゲート電極
４１３  電極
４２８  隔壁層
４２９  ＥＬ層
４３０  対向電極
４３１  対向基板
４３２  樹脂層
４５１  チャネル
４５２  ドレイン
４５３  ソース
５１１  第３の単結晶半導体基板
５１２  第３の絶縁膜
５１３  第４の単結晶半導体基板
５１４  第４の絶縁膜
５１６  第３の脆化層
５１８  第４の脆化層
５１９  第３の単結晶半導体膜
５２０  第６の絶縁膜
５２１  絶縁基板
５２２  第４の単結晶半導体膜
５２２’  島状の第４の単結晶半導体膜
１００１  第１の単結晶シリコン基板
１００２  第２の単結晶シリコン基板
１００３  第１の脆化層
１００４  第２の脆化層
１００５  絶縁基板
１００６  絶縁基板
【図１】
2011103457.tif 000003
【図２】
2011103457.tif 000004
【図３】
2011103457.tif 000005
【図４】
2011103457.tif 000006
【図５】
2011103457.tif 000007
【図６】
2011103457.tif 000008
【図７】
2011103457.tif 000009
【図８】
2011103457.tif 000010
【図９】
2011103457.tif 000011
【図１０】
2011103457.tif 000012
【図１１】
2011103457.tif 000013
【図１２】
2011103457.tif 000014
【図１３】
2011103457.tif 000015
【図１４】
2011103457.tif 000016
【図１５】
2011103457.tif 000017
【図１６】
2011103457.tif 000018
【図１７】
2011103457.tif 000019
【図１８】
2011103457.tif 000020
【図１９】
2011103457.tif 000021
【図２０】
2011103457.tif 000022
【図２１】
2011103457.tif 000023