(57)【要約】【課題】伝送路上のノイズによるメイン処理の実行効率低下が発生することなく、且つ、ＣＰＵなどに通信処理のための外部割込ポートを必要としない受信装置及び通信システムを提供する。【解決手段】ＣＰＵ１１が第１サンプリング部２１及び第２サンプリング部２２を備え、第１サンプリング部２１及び第２サンプリング部２２が、プリアンブルの各ビットのビット幅と同じサンプリング周期で、且つ、ビット幅の１／２の時間ずらしたタイミングで、入力ポート１１ａに入力される２値信号のサンプリングを行う。第１サンプリング部２１又は第２サンプリング部２２の少なくとも一方でプリアンブルを検出した場合に、ＣＰＵ１１がデータの受信を開始することができる。リモコン３及びＵＨＦ受信ＩＣ１２等は、プリアンブルに係る誤差が許容範囲内となるようにＣＰＵ１１へ信号を送信する。【選択図】図１
2011139177.tif 000002
【特許請求の範囲】
【請求項１】
２値信号のハイレベル／ローレベルの所定回数の繰り返しを検出した後に、データの受信処理を開始する受信装置において、
前記２値信号のデータ転送レートに応じたサンプリング周期で、前記２値信号の信号レベルをサンプリングする複数のサンプリング手段と、
少なくとも１つの前記サンプリング手段によるサンプリング結果に、ハイレベル／ローレベルの所定回数の繰り返しが含まれることを検出する検出手段と
を備え、
該複数のサンプリング手段は、それぞれ同じサンプリング周期でサンプリングを行うと共に、それぞれ異なるタイミングでサンプリングを行うようにしてあること
を特徴とする受信装置。
【請求項２】
前記サンプリング手段をＮ個備え、Ｎ個のサンプリング手段は前記サンプリング周期の１／Ｎ倍の時間間隔で順にサンプリングを行うようにしてあること
を特徴とする請求項１に記載の受信装置。
【請求項３】
２値信号のハイレベル／ローレベルの所定回数の繰り返しを検出した後に、データの受信処理を開始する受信装置において、
前記２値信号のデータ転送レートに応じたサンプリング周期で、前記２値信号の信号レベルをサンプリングする２つのサンプリング手段と、
少なくとも１つの前記サンプリング手段によるサンプリング結果に、ハイレベル／ローレベルの所定回数の繰り返しが含まれることを検出する検出手段と
を備え、
該２つのサンプリング手段は、それぞれ同じサンプリング周期でサンプリングを行うと共に、前記サンプリング周期の１／２倍の時間間隔で順にサンプリングを行うようにしてあること
を特徴とする受信装置。
【請求項４】
請求項３に記載の受信装置と、
２値信号のハイレベル／ローレベルの所定回数の繰り返しを出力した後に、データの送信処理を開始する送信装置と
を備え、
前記送信装置は、前記２値信号の信号幅の増減が±２５％以内となるように、ハイレベル／ローレベルの所定回数の繰り返しを出力するようにしてあること
を特徴とする通信システム。
【請求項５】
前記送信装置は、前記２値信号のハイレベル／ローレベルの繰り返しを検出する回数をＭ回とした場合に、Ｍ回のハイレベル／ローレベルの繰り返しに要する時間に対する増減の割合Ｐが下記の（式１）を満たすように、ハイレベル／ローレベルの所定回数の繰り返しを出力するようにしてあること
を特徴とする請求項４に記載の通信システム。
Ｐ  ＜  ０．２５／Ｍ      …（式１）
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル通信などのデジタル通信において、データ送受信の開始に先立って送信装置から出力される２値信号（デジタル信号）のハイレベル／ローレベルの所定回数の繰り返しを検出してデータの受信処理を開始する受信装置、及びこの受信装置を備える通信システムに関する。
【背景技術】
【０００２】
従来、比較的小規模な電子機器においては、ＣＰＵ（Central Processing Unit）又はマイコン（マイクロコンピュータ）等の処理装置が、機器の動作制御を行う制御プログラムと、他の装置との間でデータの送受信を行う通信プログラムとを実行する場合が多い。この場合、処理装置は、制御プログラムの実行による機器の動作制御に係る処理を主として行い、他の装置との通信処理を割込処理などとして行うことで、処理装置の処理能力を有効に利用することができる。
【０００３】
特許文献１においては、処理ビット数が小規模のマイクロコンピュータに機器動作を制御するプログラムと通信を制御するプログラムとを共存させた上で、割込処理によるメイン処理の実行効率の低下が少なく、高速データ伝送が可能で、ビット誤り率の低いシリアルデータ伝送システムが提案されている。このシステムにおいては、受信側のＣＰＵは、外部割込ポートへの入力により外部割込処理を行い、受信用シリアルクロックを起動する。その後、ＣＰＵは、シリアルデータ入力ポートに入力されるデータを受信用シリアルクロックの立ち上がりに同期してサンプリングし、シリアルレジスタへ順次格納する。ＣＰＵは、シリアルレジスタに所定ビット数のデータが入ったときに、シリアルレジスタのデータを判定する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２１９３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載のシリアルデータ伝送システムは、シリアルデータの伝送路上にノイズなどが発生した場合、受信側のＣＰＵが有する外部割込ポートにてノイズが検出されるため、受信側のＣＰＵにて外部割込処理が行われ、受信側のＣＰＵにおけるメイン処理の実行効率が低下するという問題がある。短いパルスのノイズが繰り返して外部割込ポートへ入力されるほど、受信側のＣＰＵでの外部割込処理が多発し、最悪の場合にはメイン処理が実行できなくなる虞がある。
【０００６】
また、特許文献１に記載のシリアルデータ伝送システムでは、受信側のＣＰＵがシリアルデータの入力ポートの他に、シリアルデータの立ち上がりを検出するために専用の外部割込ポートを必要とするため、ＣＰＵの大型化及び高コスト化等を招来するという問題がある。特に、小規模なシステムにおいては、ＣＰＵに専用の外部割込ポートを設けることは容易ではない。
【０００７】
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、伝送路上のノイズによるメイン処理の実行効率低下が発生することなく、且つ、ＣＰＵなどに通信処理のための外部割込ポートを必要としない受信装置及び通信システムを提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る受信装置は、２値信号のハイレベル／ローレベルの所定回数の繰り返しを検出した後に、データの受信処理を開始する受信装置において、前記２値信号のデータ転送レートに応じたサンプリング周期で、前記２値信号の信号レベルをサンプリングする複数のサンプリング手段と、少なくとも１つの前記サンプリング手段によるサンプリング結果に、ハイレベル／ローレベルの所定回数の繰り返しが含まれることを検出する検出手段とを備え、該複数のサンプリング手段は、それぞれ同じサンプリング周期でサンプリングを行うと共に、それぞれ異なるタイミングでサンプリングを行うようにしてあることを特徴とする。
【０００９】
また、本発明に係る受信装置は、前記サンプリング手段をＮ個備え、Ｎ個のサンプリング手段は前記サンプリング周期の１／Ｎ倍の時間間隔で順にサンプリングを行うようにしてあることを特徴とする。
【００１０】
また、本発明に係る受信装置は、２値信号のハイレベル／ローレベルの所定回数の繰り返しを検出した後に、データの受信処理を開始する受信装置において、前記２値信号のデータ転送レートに応じたサンプリング周期で、前記２値信号の信号レベルをサンプリングする２つのサンプリング手段と、少なくとも１つの前記サンプリング手段によるサンプリング結果に、ハイレベル／ローレベルの所定回数の繰り返しが含まれることを検出する検出手段とを備え、該２つのサンプリング手段は、それぞれ同じサンプリング周期でサンプリングを行うと共に、前記サンプリング周期の１／２倍の時間間隔で順にサンプリングを行うようにしてあることを特徴とする。
【００１１】
また、本発明に係る通信システムは、上述の受信装置と、２値信号のハイレベル／ローレベルの所定回数の繰り返しを出力した後に、データの送信処理を開始する送信装置とを備え、前記送信装置は、前記２値信号の信号幅の増減が±２５％以内となるように、ハイレベル／ローレベルの所定回数の繰り返しを出力するようにしてあることを特徴とする。
【００１２】
また、本発明に係る通信システムは、前記送信装置が、前記２値信号のハイレベル／ローレベルの繰り返しを検出する回数をＭ回とした場合に、Ｍ回のハイレベル／ローレベルの繰り返しに要する時間に対する増減の割合Ｐが下記の（式１）を満たすように、ハイレベル／ローレベルの所定回数の繰り返しを出力するようにしてあることを特徴とする。
Ｐ  ＜  ０．２５／Ｍ      …（式１）
【００１３】
本発明においては、２値信号（デジタル信号）の伝送路上におけるハイレベル／ローレベルの信号レベルの所定回数の繰り返し（以下、この信号レベルの繰り返しをプリアンブルという）を検出することによって、受信装置は送信装置がデータ送信を行うと判断し、データの受信処理を開始する。受信装置には、デジタル信号のデータ転送レートに応じたサンプリング周期（例えばデジタル信号のデータ転送レートと略同じサンプリング周期）で、伝送路上のデジタル信号の信号レベルをサンプリングする複数のサンプリング手段を設ける。ただし複数のサンプリング手段は、それぞれ異なるタイミングでサンプリングを行う。複数のサンプリング手段のいずれか１つにて伝送路上のプリアンブルを検出した場合には、受信装置はデータの受信処理を開始することができる。
プリアンブルの検出を外部割込ポートなどで行うのではなく、周期的なサンプリングで行う構成とすることによって、伝送路上にノイズなどが生じた場合であっても、受信装置の受信処理が誤って行われることがなく、受信装置による他の処理の実行効率が低下することがない。
また複数のサンプリング手段によりサンプリングを行って、いずれか１つのサンプリング手段にてプリアンブルが検出された場合にデータの受信処理を開始する構成であるため、送信側の装置及び伝送路上の種々の要因でプリアンブルのデータ転送レート及び信号幅等に誤差が生じた場合であっても、プリアンブルの検出を確実に行うことができる。
【００１４】
また、本発明においては、受信装置が上記のサンプリング手段をＮ個備える場合に、各サンプリング手段が同じサンプリング周期でサンプリングを行うと共に、Ｎ個のサンプリング手段がそれぞれサンプリング周期の１／Ｎ倍の時間間隔で順にサンプリングを行う（即ち、Ｎ個のサンプリング手段が等しい時間間隔でサンプリングを行う）。これにより、複数のサンプリング手段にて偏りなく効率的にプリアンブルの検出を行うことができ、プリアンブルの検出精度を向上できる。
【００１５】
また、本発明においては、受信装置がサンプリング手段を２個備える場合に、各サンプリング手段がデータ転送レートに応じた同じサンプリング周期でサンプリングを行うと共に２個のサンプリング手段がそれぞれサンプリング周期の１／２倍の時間間隔で（即ち、２個のサンプリング手段が等しい時間間隔で交互にサンプリングを行う）。この構成では、プリアンブルのハイレベル／ローレベルの繰り返しにおける各信号幅に係る誤差（以下、ビット誤差という）が±２５％以内、且つ、所定回数分のハイレベル／ローレベルの繰り返し全体に要する時間に係る誤差（以下、プリアンブル誤差という）が±２．５％未満（繰り返し回数が１０回の場合）であれば、受信装置がプリアンブルを確実に検出することができる。よって、サンプリング手段を２個備えるのみの簡単な構成で、受信装置による精度のよいプリアンブル検出が実現でき、データ受信処理を確実に開始することができる。
【００１６】
また、本発明においては、受信装置にプリアンブルを送信する送信装置は、ビット誤差が±２５％以内となるようにプリアンブルの送信を行う。これにより、上記のようなサンプリング手段を２個備える受信装置では、送信装置が送信したプリアンブルを確実に検出することができ、送信装置及び受信装置によるデータの送受信を確実に行うことができる。
【００１７】
また、本発明においては、デジタル信号のハイレベル／ローレベルのそれぞれの信号幅をＷとし、ハイレベル／ローレベルの繰り返し回数をＭ回とし、Ｍ回のハイレベル／ローレベルの繰り返しにようするプリアンブル誤差の割合をＰとした場合に、送信装置が下記の（式１）を満たすようにハイレベル／ローレベルの繰り返しを出力する。
Ｐ  ＜  ０．２５／Ｍ      …（式１）
例えばＭ＝１０回の場合、Ｐ＜０．０２５となり、許容されるプリアンブル誤差は±２．５％未満である。これにより、サンプリング手段を２個備える受信装置では、送信装置が送信したプリアンブルを確実に検出することができる。
【発明の効果】
【００１８】
本発明による場合は、複数のサンプリング手段を用いてプリアンブルの検出を行う構成とすることにより、プリアンブルに係る誤差がある程度の範囲内であれば受信装置が確実にプリアンブルを検出してデータの受信処理を行うことができる。また本構成では外部割込ポートを必要としないため、受信装置の大型化及び高コスト化を抑制できる。また、周期的にサンプリングを行う構成であるため、伝送路上にノイズなどが生じた場合であっても、受信装置の受信処理が誤って行われることがなく、受信装置による他の処理の実行効率が低下することがない。よって、低価格で通信精度の高い受信装置及び通信システムを実現することができる。
【図面の簡単な説明】
【００１９】
【図１】本実施の形態に係るキーレスエントリシステムの構成を説明するためのブロック図である。
【図２】ＣＰＵの入力ポートへ入力されるデジタル信号の一例を示す模式図である。
【図３】プリアンブルの検出方法を説明するための模式図である。
【図４】ビット誤差が生じた場合のプリアンブルの検出例を示す模式図である。
【図５】ビット誤差の許容範囲を説明するための模式図である。
【図６】ビット誤差の許容範囲を説明するための模式図である。
【図７】プリアンブル誤差の許容範囲を説明するための模式図である。
【図８】ビット誤差を考慮したプリアンブル誤差の許容範囲を説明するための模式図である。
【発明を実施するための形態】
【００２０】
以下、本発明をその実施の形態を示す図面に基づき具体的に説明する。本実施の形態においては、車輌のキーレスエントリに本発明の通信システム及び受信装置を適用した例を説明するが、本発明の適用はこれに限るものではなく、その他の種々の装置及びシステム等に適用可能である。図１は、本実施の形態に係るキーレスエントリシステムの構成を説明するためのブロック図である。図において１は、車輌（図示は省略する）に搭載され、キーレスエントリシステムに係る種々の制御処理を行うＥＣＵ（Electronic Control Unit）である。また図において３は、キーレスエントリシステムのリモートコントローラ（以下、単にリモコンという）であり、車輌の運転者などのユーザが所持する可搬型の機器である。
【００２１】
リモコン３は、ＣＰＵ３１、ＵＨＦ（Ultra High Frequency）送信部３２及びＵＨＦアンテナ３３等を備えている。リモコン３は、図示しないスイッチなどによりユーザの操作をＣＰＵ３１が受け付け、受け付けた操作内容をＵＨＦ送信部３２がＵＨＦアンテナ３３から車輌に搭載されたＥＣＵ１へ無線信号として送信することができる。これにより、ユーザがリモコン３に対して行った車輌のドアのロック／アンロック等の操作が、車輌のＥＣＵ１へ伝達される。
【００２２】
ＥＣＵ１は、車輌に搭載された種々の機器に対する動作制御処理を行う装置であり、ＣＰＵ１１、ＵＨＦ受信ＩＣ（Integrated Circuit）１２及びＵＨＦアンテナ１３等を備えている。ＵＨＦ受信ＩＣ１２は、リモコン３から送信されたＵＨＦ帯の無線信号をＵＨＦアンテナ１３にて受信し、受信した無線信号を復調してデジタルデータに変換し、このデジタルデータをＣＰＵ１１へシリアル通信により送信する処理を行うＩＣである。ＣＰＵ１１はシリアル通信用の入力ポート１１ａを有しており、ＣＰＵ１１の入力ポート１１とＵＨＦ受信ＩＣ１２とが回路基板上の配線などを介して接続され、ＵＨＦ受信ＩＣ１２が出力したシリアル信号はＣＰＵ１１の入力ポート１１ａへ入力される。
【００２３】
なお、本発明の通信システムはＣＰＵ１１とＵＨＦ受信ＩＣ１２との間で行われるシリアル通信に係るものであり、本実施の形態におけるＥＣＵ１のＣＰＵ１１が本発明の受信装置に相当し、ＥＣＵ１のＵＨＦ受信ＩＣ１２及びリモコン３が本発明の送信装置に相当する。
【００２４】
リモコン３は、ＥＣＵ１への送信データとして、データ送信の開始を示すデジタル信号のハイレベル／ローレベルの所定回数の繰り返しで構成されるプリアンブルを先頭に付したシリアルのデジタルデータを生成し、この送信データをＵＨＦ送信部３２にて変調して無線信号としてＵＨＦアンテナ３３から送信する。ＥＣＵ１は、ＵＨＦ受信ＩＣ１２にて受信した無線信号を復調し、復調したデジタルデータをＣＰＵ１１の入力ポート１１ａへ入力する。このときにＵＨＦ受信ＩＣ１２からＣＰＵ１１の入力ポート１１ａへ入力されるシリアルデータは、リモコン３にて生成されたプリアンブル付きの送信データと同じデータである。
【００２５】
ただし、ＥＣＵ１のＵＨＦ受信ＩＣ１２は、ＵＨＦアンテナ１３を介して受信した無線信号を単に復調して出力する構成であるため、ＵＨＦアンテナ１３にて受信したノイズなどについてもこれを受信信号として復調し、デジタルデータとしてＣＰＵ１１へ出力する。図２は、ＣＰＵ１１の入力ポート１１ａへ入力されるデジタル信号の一例を示す模式図である。
【００２６】
リモコン３が無線信号を送信しておらず、リモコン３及びＥＣＵ１が無線通信を行っていない状態であっても、ＥＣＵ１のＵＨＦアンテナ１３は周囲の微弱な電波などをノイズとして受信するため、ＵＨＦ受信ＩＣ１２はノイズに応じたデジタル信号をＣＰＵ１１へ出力する。図２の左端にはノイズに応じたデジタル信号の信号波形を示してあるが、ノイズに応じた信号はその周期及び幅等がランダムな波形となる。このようなデジタル信号を外部割込ポートを有するＣＰＵなどに入力した場合、割込処理が頻発するという問題があるが、本実施の形態に係るＥＣＵ１ではＣＰＵ１１が有するシリアル通信用の入力ポート１１ａにこの信号が入力されるのみであるため、ＣＰＵ１１はノイズの信号に応じて処理を行うことはない。
【００２７】
リモコン３が無線信号を送信し、ＥＣＵ１のＵＨＦアンテナ１３にて無線信号が受信された場合、リモコン３及びＥＣＵ１の間で送受信される無線信号と比較してノイズとなる周囲の電波などは微弱であるため、ＵＨＦ受信ＩＣ１２が出力するデジタル信号においてはノイズの影響をほぼ無視することができる。図２に示す受信信号の例では、比較的長い期間のハイレベル及びローレベルの信号の後に、比較的短い所定信号幅のハイレベル／ローレベルの繰り返しが２０回（ハイレベルが１０回、ローレベルが１０回）行われ（プリアンブル）、プリアンブルの後に任意のデータ波形が受信される。
【００２８】
ＥＣＵ１のＣＰＵ１１は、ＵＨＦ受信ＩＣ１２から入力ポート１１ａに入力される信号から、所定回数（２０回）のハイレベル／ローレベルの繰り返し（プリアンブル）を検出した後、データの受信処理を開始することによって、リモコン３からのデータを受信して車輌のドアのロック／アンロック等に係る処理を行うことができる。以下に、ＣＰＵ１１が行うプリアンブルの検出方法の詳細を説明する。
【００２９】
図３は、プリアンブルの検出方法を説明するための模式図であり、プリアンブル波形の一部を拡大して示したものである。ＣＰＵ１１は、入力ポート１１ａに入力される信号の信号レベルを所定の周期で取得（サンプリング）する２つのサンプリング手段（第１サンプリング部２１及び第２サンプリング部２２）を備えている。リモコン３及びＥＣＵ１の間で送受信される信号において、プリアンブルとして送受信されるハイレベル／ローレベルの信号の信号幅（データ転送レート）及び繰り返し回数等は、通信プロトコルとして予め定められている。
【００３０】
ＣＰＵ１１の第１サンプリング部２１及び第２サンプリング部２２は、プリアンブルのデータ転送レート、即ちハイレベル又はローレベルの１波形の信号幅Ｗ（以下、ビット幅Ｗという）と同じサンプリング周期でサンプリングを行う。また第１サンプリング部２１及び第２サンプリング部２２は、それぞれビット幅の１／２倍（Ｗ／２）の時間差となるように、サンプリングのタイミングをずらしてある。即ち、第１サンプリング部２１及び第２サンプリング部２２は、Ｗ／２の時間差で交互に入力信号の信号レベルのサンプリングを行うようにしてある。なお、図３においては、第１サンプリング部２１によるサンプリングタイミングを実線の矢印（Ａ）にて示し、第２サンプリング部２２によるサンプリングタイミングを破線の矢印（Ｂ）にて示してある。
【００３１】
ＣＰＵ１１の入力ポート１１ａに入力される信号のプリアンブルに誤差が生じていない場合、第１サンプリング部２１及び第２サンプリング部２２の両方にて、ハイレベル／ローレベルの繰り返しが検出される。ＣＰＵ１１は、第１サンプリング部２１又は第２サンプリング部２２の少なくとも一方にてハイレベル／ローレベルの繰り返しが所定回数検出された場合に、プリアンブルを受信したと判断し、プリアンブルに続くデータの受信処理を開始する。
【００３２】
図４は、ビット誤差が生じた場合のプリアンブルの検出例を示す模式図である。ここで、ハイレベル又はローレベルの１波形をビットといい、ハイレベル及びローレベルの１セットをパルスというものとする。またビット誤差とは、１パルスの幅は一定であるが、１パルス中のハイレベルとローレベルとの比率が均等でないものについて、ハイレベル及びローレベルの信号幅の増減の割合を示すものとする。図４に示す例は、１パルス中のハイレベルの幅が２５％減少し且つローレベルの幅が２５％増加したものと、１パルス中のハイレベルの幅が２５％増加し且つローレベルの幅が２５％減少したものとがプリアンブルに含まれる場合の信号波形である。
【００３３】
このとき、プリアンブル中に生じる誤差（ビット誤差及びプリアンブル誤差）が許容範囲内であれば、第１サンプリング部２１又は第２サンプリング部２２の少なくとも一方で、ハイレベル／ローレベルの所定回数の繰り返しが検出される。図示の例では、第１サンプリング部２１は、ローレベルを連続して検出する箇所があり、ハイレベル／ローレベルの繰り返しの検出に誤りが生じている。これに対して、第２サンプリング部２２は、ハイレベル／ローレベルの繰り返しを正しく検出できている。このためＣＰＵ１１は、プリアンブルに続くデータの受信処理を開始することができる。
【００３４】
図５は、ビット誤差の許容範囲を説明するための模式図であり、プリアンブル波形の一部を拡大して図示したものである。本図においては、プリアンブルの１ビット目のハイレベルの開始時刻をｔ＝０とし、ビット誤差のない正常なプリアンブルのハイレベル及びローレベルのビット幅Ｗを時間１の幅とし、ビット誤差によるハイレベルの増減幅をｘとしてある。また、第１サンプリング部２１によるサンプリングタイミングを実線の矢印で示し、１回目のサンプリングタイミングをＳ（Ａ１）、２回目のサンプリングタイミングをＳ（Ａ２）、３回目のサンプリングタイミングをＳ（Ａ３）、４回目のサンプリングタイミングをＳ（Ａ４）としてある。同様に、第２サンプリング部２２によるサンプリングタイミングを破線の矢印で示し、１回目のサンプリングタイミングをＳ（Ｂ１）、２回目のサンプリングタイミングをＳ（Ｂ２）、３回目のサンプリングタイミングをＳ（Ｂ３）、４回目のサンプリングタイミングをＳ（Ｂ４）としてある。
【００３５】
ＣＰＵ１１は、第１サンプリング部２１及び第２サンプリング部２２により１ビット中にサンプリングを２回行うことができる。この場合、ビット誤差の影響を最も受けるのは、最短ビット幅のハイレベル／ローレベルが連続するとき、又は、最長ビット幅のハイレベル／ローレベルが連続するときである。図４には最短ビット幅のハイレベル／ローレベルが連続する場合のプリアンブル波形を図示し、以下ではこの場合について説明を行う。なお、最長ビット幅のハイレベル／ローレベルが連続する場合に関しては、同様の方法でビット誤差の許容範囲が求められるため、図示及び説明を省略する。
【００３６】
第１サンプリング部２１による１回目のサンプリングＳ（Ａ１）のタイミングは、ｔ＝０〜０．５の範囲で行われる。サンプリングＳ（Ａ１）のタイミングがｔ＝０の場合を図５（ａ）に示し、ｔ＝０．５の場合を図５（ｂ）に示してある。図５（ａ）においては、第２サンプリング部２２の２回目のサンプリングのタイミングＳ（Ｂ２）及び３回目のサンプリングのタイミングＳ（Ａ３）が下記の式を満たす場合に、第２サンプリング部２２による検出結果がハイレベル／ローレベルの正常な繰り返しとなるため、プリアンブルの検出を行うことができる。
１＋ｘ＜Ｓ（Ｂ２）  且つ  Ｓ（Ｂ３）＜３−ｘ
【００３７】
また図５（ｂ）においては、第１サンプリング部２１の２回目のサンプリングのタイミングＳ（Ａ２）及び３回目のサンプリングのタイミングＳ（Ａ３）が下記の式を満たす場合に、第１サンプリング部２１による検出結果がハイレベル／ローレベルの正常な繰り返しとなるため、プリアンブルの検出を行うことができる。
１＋ｘ＜Ｓ（Ａ２）  且つ  Ｓ（Ａ３）＜３−ｘ
【００３８】
上記の２つの条件式のいずれを適用するかは、第１サンプリング部２１の２回目のサンプリングのタイミングＳ（Ａ２）が、１つ目のハイレベル信号の立ち下がりタイミング（１＋ｘ）より先か後かに依存する。よって、上記の２つの条件式をまとめると、下記の条件式となる。
Ｓ（Ａ２）≦１＋ｘの場合
１＋ｘ＜Ｓ（Ｂ２）  且つ  Ｓ（Ｂ３）＜３−ｘ
Ｓ（Ａ２）＞１＋ｘの場合
１＋ｘ＜Ｓ（Ａ２）  且つ  Ｓ（Ａ３）＜３−ｘ
【００３９】
また、Ｓ（Ａ１）、Ｓ（Ａ２）、Ｓ（Ａ３）、Ｓ（Ｂ２）及びＳ（Ｂ３）の関係は下記の通りである。
０≦Ｓ（Ａ１）＜０．５
Ｓ（Ａ２）＝Ｓ（Ａ１）＋１
Ｓ（Ａ２）＝Ｓ（Ａ１）＋２
Ｓ（Ｂ２）＝Ｓ（Ａ１）＋１．５
Ｓ（Ｂ３）＝Ｓ（Ａ１）＋２．５
【００４０】
これらをまとめると、下記の（条件１）〜（条件３）の３つの条件式を導き出すことができる。
（条件１）  ０≦Ｓ（Ａ１）＜０．５
（条件２）  Ｓ（Ａ１）≦ｘ  且つ  Ｓ（Ａ１）＜−ｘ＋０．５
（条件３）  Ｓ（Ａ１）＞ｘ  且つ  Ｓ（Ａ１）＜−ｘ＋１
【００４１】
図６は、ビット誤差の許容範囲を説明するための模式図であり、上記の（条件１）〜（条件３）をグラフとして示したものである。なお、（条件１）は必須の条件であり、（条件２）及び（条件３）はいずれか一方が成立すればよい。図示のグラフには、（条件１）〜（条件３）が成立する範囲、即ちビット誤差が生じても第１サンプリング部２１又は第２サンプリング部２２のいずれかにてプリアンブルを検出することが可能な範囲にハッチングを付して示してある。このグラフから、Ｓ（Ａ１）が０〜．５のいずれの場合であっても条件が成立するのは、ｘ≦０．２５が成立するときである。即ち、ビット誤差が２５％以下であれば、ＣＰＵ１１は第１サンプリング部２１又は第２サンプリング部２２のいずれかにてハイレベル／ローレベルの所定回数の繰り返しを検出でき、プリアンブルを検出することができる。
【００４２】
図７は、プリアンブル誤差の許容範囲を説明するための模式図であり、プリアンブルがハイレベル／ローレベルの１０回（ハイレベルが５回、ローレベルが５回）の繰り返しである場合を一例として図示してある。リモコン３及びＥＣＵ１において送受信される信号のデータ転送レート等は予め定められているが、各装置のクロック誤差又はハード構成の差異等の影響により、プリアンブルのハイレベル／ローレベルの各波形の幅に誤差が生じ、プリアンブル全体の長さに誤差が生じることがある。ここでは、正常値に対するプリアンブル全体の長さの増減をプリアンブル誤差とする。
【００４３】
プリアンブル誤差が発生していない場合（図７（ａ）参照）、第１サンプリング部２１及び第２サンプリング部２２によるサンプリング周期と、プリアンブルを構成するハイレベル／ローレベルの各ビットの幅とが同じであるため、各ビットにおけるサンプリングタイミングは、全てのビットについて相対的に同じタイミングとなる。これに対してプリアンブル誤差が発生している場合（図７（ｂ）参照）、各ビットにおけるサンプリングタイミングが徐々にずれていく。図７に示す例では、各ビットの幅が正常値より小さく、プリアンブル全体の長さが正常値より短く、各ビットに対してサンプリングタイミングが徐々に遅れる方向へずれていく。このような１ビット毎のズレ量をプリアンブル全体分（図７では１０ビット分）加算したものがプリアンブル誤差である。
【００４４】
ＣＰＵ１１は第１サンプリング部２１及び第２サンプリング部２２にて１ビットに２回のサンプリングを行うが、第１サンプリング部２１及び第２サンプリング部２２の両方のサンプリングにてハイレベル／ローレベルの誤検出が生じた場合に、ＣＰＵ１１はプリアンブルの検出を行うことができなくなる。即ち、最もズレが大きいプリアンブルの最終ビットにおいて、第１サンプリング部２１及び第２サンプリング部２２のサンプリングタイミングの差（ビット幅Ｗの１／２）以上のズレが生じた場合に、プリアンブルの検出を行うことができなくなる。よって、プリアンブルのビット数をＭとし、プリアンブル誤差によるプリアンブル全体の長さの増減量の割合をＰとすると、プリアンブル誤差の許容範囲は、
「ビット幅の１／２」＞「プリアンブル誤差量」
であり、
Ｗ／２＞Ｍ×Ｗ×Ｐ
即ち、
Ｐ＜０．５／Ｍ
の式で表すことができる。例えばプリアンブルのビット数Ｍ＝１０とすれば、Ｐ＜０．０５であり、プリアンブル誤差の許容範囲はプリアンブル全体の長さに対して±５％未満である。
【００４５】
なお上述のプリアンブル誤差は、各ビットに生じるビット誤差を考慮していない。以下に、ビット誤差を考慮したプリアンブル誤差の許容範囲について説明する。図８は、ビット誤差を考慮したプリアンブル誤差の許容範囲を説明するための模式図である。ビット誤差は１パルス中のビット幅が増減するものであるため、プリアンブル誤差に対して最も影響が大きいビット誤差は、プリアンブルの最終ビット（１０ビット目）に発生するビット誤差である。よって、プリアンブルの最終ビットに最大のビット誤差が発生した場合を考慮すると、プリアンブル誤差の許容範囲は、
「ビット幅の１／２」＞「プリアンブル誤差量」＋「最大ビット誤差」
であり、最大ビット誤差は２５％であるため、
Ｗ／２＞Ｍ×Ｗ×Ｐ＋０．２５×Ｗ
即ち、
Ｐ＜０．２５／Ｍ    …（式１）
の式で表すことができる。例えばプリアンブルのビット数Ｍ＝１０とすれば、Ｐ＜０．０２５であり、プリアンブル誤差の許容範囲はプリアンブル全体の長さに対して±２．５％未満である。
【００４６】
以上の構成の通信システムにおいては、ＣＰＵ１１が第１サンプリング部２１及び第２サンプリング部２２を備え、第１サンプリング部２１及び第２サンプリング部２２が、プリアンブルの各ビットのビット幅Ｗと同じサンプリング周期で、且つ、ビット幅Ｗの１／２の時間ずらしたタイミングで、入力ポート１１ａに入力されるデジタル信号のサンプリングを行う構成とすることにより、入力信号のプリアンブルの誤差が許容範囲内であれば、第１サンプリング部２１又は第２サンプリング部２２の少なくとも一方でプリアンブルを検出することができ、ＣＰＵ１１がデータの受信を開始することができる。よって、リモコン３及びＵＨＦ受信ＩＣ１２にてプリアンブルに係る誤差が許容範囲内、即ちビット誤差が２５％以内且つプリアンブル誤差が（式１）を満たすように、ＣＰＵ１１へのデータ送信を行うことにより、ＣＰＵ１１は確実にデータを受信して処理を行うことができる。またＣＰＵ１１は、シリアル通信のために外部割込ポートを備える必要がなく、ノイズに基づく信号が入力された場合であっても他の処理が停止されることはない。
【００４７】
なお、本実施の形態においては、車輌のキーレスエントリに本発明の通信システムを適用した例を示したが、本発明の適用はこれに限るものではなく、送信装置から受信装置へシリアル通信などのデータ送信を行う際に、データ送信に先立って所定回数のハイレベル／ローレベルの繰り返しを行う構成の種々のシステム及び装置等に適用可能である。
【００４８】
また、ＣＰＵ１１は第１サンプリング部２１及び第２サンプリング部２２の２つのサンプリング手段を備える構成としたが、これに限るものではなく、３つ以上のサンプリング手段を備える構成としてもよい。例えばＮ個のサンプリング手段を備える場合、Ｎ個のサンプリング手段はプリアンブルのデータ転送レート（即ち、プリアンブルの各ビットのビット幅Ｗ）と同じ周期でサンプリングを行うと共に、各サンプリング手段を時間差がＷ／Ｎとなるようにそれぞれずらして順にサンプリングを行う構成とすればよい。この場合、詳細な説明は省略するが、ビット誤差が（Ｎ−１）／２Ｎ以下であり、且つ、プリアンブル誤差が（Ｎ−１)／２ＮＭ未満の場合に、少なくとも１つのサンプリング手段にてプリアンブルを検出することが可能である。
【符号の説明】
【００４９】
１  ＥＣＵ
３  リモコン
１１  ＣＰＵ
１２  ＵＨＦ受信ＩＣ
１３  ＵＨＦアンテナ
２１  第１サンプリング部
２２  第２サンプリング部
３１  ＣＰＵ
３２  ＵＨＦ送信部
３３  ＵＨＦアンテナ
【図１】
2011139177.tif 000003
【図２】
2011139177.tif 000004
【図３】
2011139177.tif 000005
【図４】
2011139177.tif 000006
【図５】
2011139177.tif 000007
【図６】
2011139177.tif 000008
【図７】
2011139177.tif 000009
【図８】
2011139177.tif 000010