(57)【要約】【課題】本発明は積層セラミックキャパシタに関する。【解決手段】本発明による積層セラミックキャパシタは、複数の内部電極及び誘電体層が交互に積層されて形成されたキャパシタ本体と、前記キャパシタ本体の両側面に形成され、前記内部電極と電気的に連結される外部電極と、を含み、前記内部電極は、同一の外部電極と電気的に連結される内部電極が前記誘電体層と交互に３個以上連続して積層される。【選択図】図１
2011135038.tif 000002
【特許請求の範囲】
【請求項１】
複数の内部電極及び誘電体層が交互に積層されて形成されたキャパシタ本体と、
前記キャパシタ本体の両側面に形成され、前記内部電極と電気的に連結される外部電極と、
を含み、
前記内部電極は、同一の外部電極と電気的に連結される内部電極が前記誘電体層と交互に３個以上連続して積層される積層セラミックキャパシタ。
【請求項２】
前記誘電体層のうち、同一の外部電極と電気的に連結される２個の内部電極の間に積層される誘電体層は、互いに異なる外部電極と電気的に連結される２個の内部電極の間に積層される誘電体層よりも薄い厚さを有することを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記誘電体層のうち、同一の外部電極と電気的に連結される２個の内部電極の間に積層される誘電体層は、互いに異なる外部電極と電気的に連結される２個の内部電極の間に積層される誘電体層よりも厚い厚さを有することを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記誘電体層は、１００〜３００ｎｍの粒度を有する微粒パウダーにより形成されることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記誘電体層の厚さは、１〜５μｍであることを特徴とする請求項１に記載の積層セラミックキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタに関し、より詳しくは、内部電極と外部電極間の接触性が良い高強度の積層セラミックキャパシタに関する。
【背景技術】
【０００２】
一般的に、多層セラミックキャパシタは、複数のセラミック誘電体シートと該複数のセラミック誘電体シートの間に挿入された内部電極とを含む。このような多層セラミックキャパシタは、小型サイズでありながらも、高い静電容量を具現することができ、基板上に容易に実装できるため、多様な電子装置の容量性部品として広く使用されている。
【０００３】
最近、電子製品の小型化及び多機能化により、チップ部品も小型化及び高機能化される傾向であるため、多層セラミックキャパシタも小型で高容量の製品が要求されている。従って、近年は誘電体層の厚さが２μｍ以下で、かつ積層数が５００層以上である積層セラミックキャパシタが製造されている。
【０００４】
これによって、最近は誘電体層の厚さを減少させるために、粒度が１００〜３００ｎｍである微粒ＢａＴｉＯ３パウダーを用いて誘電体層を形成する。ところで、このような微粒パウダーを用いて誘電体層を薄く形成する場合、静電容量は増加する一方、定格電圧が低くなり、８５℃または１２５℃の高温で容量が急速に減少しがちである。これに対し、微粒パウダーを用いて誘電体層を厚く形成する場合は、−５５℃の低温で静電容量が急速に減少するという問題が発生する。
【０００５】
微粒パウダーを用いて誘電体層を形成しながら温度特性を満足させるためには、内部電極の積層数を最小化したり、内部電極の重複面積が減少するように設計しなければならない。
【０００６】
しかし、内部電極の重複面積が減少するように設計する場合、印刷と積層精度のために内部電極の重複面積の散布が増加し、静電容量の散布が大きくなるという問題が発生する。
【０００７】
従って、内部電極の積層数を最小化する方案を考慮しなければならず、この場合、内部電極と外部電極の接触性を確保することが困難で、チップ全体の容量に対する各誘電体層の容量比率が大きくなって、内部電極と外部電極の接触性が確保できないと容量規格から大きく外れるようになる。また、内部電極の積層数が減少することによってチップの強度が低くなるという問題点も発生し得る。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、内部電極と外部電極間の接触性を安定して確保しながら高強度の積層セラミックキャパシタを提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一実施例による積層セラミックキャパシタは、複数の内部電極及び誘電体層が交互に積層されて形成されたキャパシタ本体と、上記キャパシタ本体の両側面に形成され、上記内部電極と電気的に連結される外部電極と、を含み、上記内部電極は、同一の外部電極と電気的に連結される内部電極が上記誘電体層と交互に３個以上連続して積層されることができる。
【００１０】
この際、上記誘電体層のうち、同一の外部電極と電気的に連結される２個の内部電極の間に積層される誘電体層は、互いに異なる外部電極と電気的に連結される２個の内部電極の間に積層される誘電体層よりも薄い厚さを有することができる。
【００１１】
または、上記誘電体層のうち、同一の外部電極と電気的に連結される２個の内部電極の間に積層される誘電体層は、互いに異なる外部電極と電気的に連結される２個の内部電極の間に積層される誘電体層よりも厚い厚さを有することができる。
【００１２】
また、上記誘電体層は、１００〜３００ｎｍの粒度を有する微粒パウダーにより形成されることができる。
【００１３】
また、上記誘電体層の厚さは、１〜５μｍであることがある。
【発明の効果】
【００１４】
本発明による積層セラミックキャパシタは、同極性を有する内部電極を連続して３個以上形成することによって、内部電極と外部電極間の接触性を安定して確保することができる。
【００１５】
また、容量に寄与する内部電極の積層数は減少するが、全体的に積層される内部電極の積層数が増えるようになり、強度が高くなる効果が得られる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施例による積層セラミックキャパシタの断面図である。
【図２】各デザインによる積層セラミックキャパシタの静電容量の散布を示したグラフである。
【図３】各デザインによる破壊強度の平均値の変化を示したグラフである。
【発明を実施するための形態】
【００１７】
以下、添付された図面を参照して本発明が属する技術分野において通常の知識を有する者が本発明を容易に実施することができるように好ましい実施例を詳しく説明する。但し、本発明を説明するに当たって、関連する公知機能または構成についての具体的な説明が本発明の旨を不明確にする虞があると判断される場合はその詳細な説明を省略する。
【００１８】
また、類似した機能及び作用をする部分については、図面全体において同一の符号を使用する。
【００１９】
なお、明細書全般において、ある部分が他の部分と「連結」されているというのは、「直接的に連結」されている場合だけでなく、その中間に他の素子を介して「間接的に連結」されている場合も含む。また、ある構成要素を「含む」というのは、反対の記載が特に無ければ、他の構成要素を除くのではなく、他の構成要素をさらに含むことができるということを意味する。
【００２０】
図１は、本発明の一実施例による積層セラミックキャパシタの断面図である。
【００２１】
図１を参照すると、本発明の一実施例による積層セラミックキャパシタは、キャパシタ本体１と、内部電極３と、誘電体層４と、外部電極２と、を含むことができる。
【００２２】
上記キャパシタ本体１は、その内部に複数の誘電体層４が積層され、上記複数の誘電体層４の間に内部電極３が挿入されることができる。この際、誘電体層４は、チタン酸バリウム（ＢａＴｉＯ３、Ｂａ２ＴｉＯ３）により形成されることができ、内部電極は、ニッケル（Ｎｉ）、タングステン（Ｗ）、またはコバルト（Ｃｏ）等により形成されることができる。
【００２３】
上記外部電極２は、上記キャパシタ本体１の両側面に形成されることができる。上記外部電極２は、上記キャパシタ本体１の外表面に露出した内部電極３と電気的に連結されるように形成されることで外部端子の役割をすることができる。この際、上記外部電極２は、銅（Ｃｕ）により形成されることができる。
【００２４】
以下に、上記内部電極３が積層される具体的な方法について説明する。
【００２５】
上記内部電極３は、同一の外部電極２と電気的に連結される３個以上の内部電極３ａ、３ｂ、３ｃが連続して上記誘電体層４と交互に積層される。
【００２６】
このように、同極性を有する３個以上の内部電極３ａ、３ｂ、３ｃが連続して形成されることによって、積層セラミックキャパシタの静電容量を維持しながら、内部電極３と外部電極２の間の接触性を向上させることができる。
【００２７】
具体的に、同極性を有する内部電極３を連続して３個以上形成する場合も、静電容量に寄与する有効な誘電体層は、互いに異なる外部電極２と電気的に連結される、即ち、反対の極性を有する内部電極３の間に積層された誘電体層４であるため、静電容量は略一定に維持されることができる。
【００２８】
一方、連続して積層された同極性を有する内部電極３ａ、３ｂ、３ｃのいずれか１つが外部電極２との接触に不良が生じても、残りの内部電極により接触が維持されるため、静電容量には問題が発生しない。
【００２９】
また、同極性を有する３個以上の内部電極３ａ、３ｂ、３ｃが連続して形成されることによって、積層セラミックキャパシタの静電容量を維持しながら破壊強度を高くすることができる。
【００３０】
この際、積層セラミックキャパシタを小型化するために、同極性を有しながら連続して積層された２個の内部電極３の間に積層される誘電体層４は、反対の極性を有する２個の内部電極３の間に積層された誘電体層４よりも薄く形成されることができる。
【００３１】
または、積層セラミックキャパシタの破壊強度を高めるために、同極性を有しながら連続して積層された２個の内部電極３の間に積層される誘電体層４は、反対の極性を有する２個の内部電極３の間に積層された誘電体層４よりも厚く形成されることができる。
【００３２】
以下の実験を通じて、同極性を有する内部電極３ａ、３ｂ、３ｃを連続して何個以上積層すれば効果的であるかを確認することができる。
【００３３】
同極性を有する内部電極を連続して積層しない積層セラミックキャパシタ（以下、デザイン１）、同極性を有する内部電極を連続して２個積層した積層セラミックキャパシタ（以下、デザイン２）、同極性を有する内部電極を連続して３個積層した積層セラミックキャパシタ（以下、デザイン３）、同極性を有する内部電極を連続して４個積層した積層セラミックキャパシタ（以下、デザイン４）それぞれに対し、静電容量の散布及び破壊強度を測定した。
【００３４】
この際、誘電体層４は、１００〜３００ｎｍの粒度を有する微粒のチタン酸バリウムパウダーを使用して１〜５μｍの厚さで形成された。
【００３５】
図２は、各デザインによる積層セラミックキャパシタの静電容量の散布を示したグラフである。各デザイン毎にいくつか製作した後、それぞれの静電容量を測定してグラフに点表示した。
【００３６】
図２を参照すると、デザイン１及び２の場合は一部において静電容量が大きく減少する現象が現れた一方、デザイン３及び４の場合は静電容量が安定して具現されることが確認できる。
【００３７】
即ち、同極性を有する内部電極３が連続して３個以上積層されるとき、静電容量が安定して具現されるという大きな効果が得られることが分かる。
【００３８】
【表１】
2011135038.tif 000003
【００３９】
表１は、各デザインによる積層セラミックキャパシタの破壊強度を測定した値を示した表である。各デザイン毎に５個製作した後、それぞれの破壊強度を測定してその平均値を計算した。
【００４０】
図３は、表１に示された各デザインによる破壊強度の平均値の変化を示したグラフである。
【００４１】
表１及び図３を参照すると、破壊強度はデザイン２とデザイン３の間で大きく増加することが確認できる。
【００４２】
即ち、同極性を有する内部電極３が連続して３個以上積層されるとき、破壊強度が高くなる効果が大きいことが分かる。
【００４３】
上記のような実験を通じて、同一電極を有する内部電極３が連続して３個以上形成された積層セラミックキャパシタにおいて安定した静電容量の具現及び高い破壊強度という側面で大きな効果が得られることが確認できる。
【００４４】
本発明は、上述した実施形態及び添付された図面によって限定されるものではなく、本発明の技術的思想を外れない範囲内において様々な形態の置換、変形及び変更が可能であることは当技術分野において通常の知識を有する者には自明である。
【符号の説明】
【００４５】
１  キャパシタ本体
２  外部電極
３ａ、３ｂ、３ｃ  内部電極
４  誘電体層
【図１】
2011135038.tif 000004
【図２】
2011135038.tif 000005
【図３】
2011135038.tif 000006