(57)【要約】【課題】スイッチング電源に設けられたスイッチ素子でのスイッチング損失を抑制すること。【解決手段】スイッチング電源１は、スイッチ素子Ｑ１、Ｑ２と、スイッチ素子Ｑ１、Ｑ２を制御する制御手段３０と、を備える。スイッチ素子Ｑ１は、制御手段３０に設けられたスイッチ素子Ｑ１Ｈ、Ｑ１Ｌによりスイッチングし、スイッチ素子Ｑ２は、制御手段３０に設けられたスイッチ素子Ｑ２Ｈ、Ｑ２Ｌによりスイッチングする。制御手段３０に設けられた駆動部３２は、端子Ｐ３の電圧がＶｔｈ以下になると、スイッチ素子Ｑ１Ｈ、Ｑ２Ｈをオフ状態にするとともにスイッチ素子Ｑ１Ｌ、Ｑ２Ｌをオン状態にするスイッチング信号をそれぞれのゲートに供給する。【選択図】図１
2011083055.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の発振周波数を制御する制御回路であって、
第１端子および第２端子を有し、前記スイッチ素子のオンオフを制御する制御信号を当該スイッチ素子に供給して、前記スイッチング電源の発振周波数を制御する制御手段と、
前記制御手段の外部に設けられた第１キャパシタと、
前記制御手段の内部に設けられ、前記第１端子を介して前記第１キャパシタの電荷を放出する第１キャパシタ放電手段と、
前記第２端子から吐出される電流量に応じて前記第１端子から吐出される電流量を決定する、前記制御手段の内部に設けられた吐出し電流決定手段を含んで構成され、当該吐出し電流決定手段により決定された電流量の充電電流を前記第１端子を介して前記第１キャパシタに流すことで、当該第１キャパシタを充電する第１キャパシタ充電手段と、
前記制御手段の内部に設けられ、前記第１キャパシタの端子間電圧に応じて変化する第１端子の電圧に基づいて、前記制御信号を生成する制御信号生成手段と、を備え、
前記制御手段は、前記第２端子の電圧が予め定めた値以下になると、前記スイッチ素子のスイッチングを停止させることを特徴とするスイッチング電源の制御回路。
【請求項２】
前記制御手段は、第３端子を備え、
前記制御手段の外部に設けられた第２キャパシタと、
前記制御手段の内部に設けられ、前記第３端子を介して前記第２キャパシタに充電電流を流すことで、当該第２キャパシタを充電する第２キャパシタ充電手段と、
前記第２端子の電圧が前記予め定めた値以下になると、前記第２キャパシタを放電する第２キャパシタ放電手段と、
前記第２キャパシタの端子間電圧に応じて変化する第３端子の電圧が低くなるに従って、前記制御信号の周波数を高くする制御信号周波数可変手段と、を備えることを特徴とする請求項１に記載のスイッチング電源の制御回路。
【請求項３】
前記制御信号生成手段は、前記第２端子の電圧が前記予め定めた値以下になると、前記スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成することを特徴とする請求項１または２に記載のスイッチング電源の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源の制御回路に関する。
【背景技術】
【０００２】
従来より、直流電圧を負荷に供給する電源として、スイッチング電源が用いられている（例えば、特許文献１、２参照）。
【０００３】
［スイッチング電源１００の構成］
図３は、従来例に係るスイッチング電源１００の回路図である。スイッチング電源１００は、いわゆる電流共振型のスイッチング電源であり、負荷２００に直流電圧を供給する。このスイッチング電源１００は、トランスＴと、電流電圧変換部１１０と、制御回路１２０と、高圧シフト部１４０と、出力電圧検出部１５０と、直流電源Ｖｉｎと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１、Ｑ２と、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４と、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４と、抵抗Ｒ１と、フォトダイオードＰＣ１と、を備える。
【０００４】
まず、トランスＴの１次側におけるスイッチング電源１００の構成について説明する。トランスＴの１次巻線Ｔ１の一端には、スイッチ素子Ｑ１のソースと、スイッチ素子Ｑ１のボディーダイオードであるダイオードＤ１のアノードと、キャパシタＣ１の他方の電極と、スイッチ素子Ｑ２のドレインと、スイッチ素子Ｑ２のボディーダイオードであるダイオードＤ２のカソードと、キャパシタＣ２の一方の電極と、が接続される。スイッチ素子Ｑ１のドレインには、ダイオードＤ１のカソードと、キャパシタＣ１の一方の電極と、直流電源Ｖｉｎの正極と、が接続される。スイッチ素子Ｑ２のソースには、ダイオードＤ２のアノードと、キャパシタＣ２の他方の電極と、直流電源Ｖｉｎの負極と、が接続される。
【０００５】
トランスＴの１次巻線Ｔ１の他端には、キャパシタＣ３および電流電圧変換部１１０を介して、直流電源Ｖｉｎの負極が接続される。
【０００６】
制御回路１２０は、制御手段１３０と、キャパシタＣ５、Ｃ６と、抵抗Ｒ２、Ｒ３と、フォトダイオードＰＣ１と対に設けられたフォトトランジスタＰＣ２と、を備える。
【０００７】
制御手段１３０には、端子Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７、Ｐ８が設けられる。端子Ｐ１には、キャパシタＣ５を介して基準電位源ＧＮＤが接続され、端子Ｐ２には、キャパシタＣ６を介して基準電位源ＧＮＤが接続される。端子Ｐ３には、抵抗Ｒ２を介して基準電位源ＧＮＤが接続されるとともに、抵抗Ｒ３およびフォトトランジスタＰＣ２を介して基準電位源ＧＮＤが接続される。端子Ｐ４には、電流電圧変換部１１０が接続される。端子Ｐ５には、基準電位源ＧＮＤが接続される。端子Ｐ６には、図示しない直流電源が接続される。端子Ｐ７には、スイッチ素子Ｑ２のゲートが接続され、端子Ｐ８には、高圧シフト部１４０を介してスイッチ素子Ｑ１のゲートが接続される。
【０００８】
次に、トランスＴの２次側におけるスイッチング電源１００の構成について説明する。トランスＴの第１の２次巻線Ｔ２の一端には、ダイオードＤ３のアノードが接続され、ダイオードＤ３のカソードには、キャパシタＣ４の一方の電極と、負荷２００の一端と、ダイオードＤ４のカソードと、が接続される。トランスＴの第１の２次巻線Ｔ２の他端には、キャパシタＣ４の他方の電極と、負荷２００の他端と、基準電位源ＧＮＤと、が接続される。
【０００９】
トランスＴの第２の２次巻線Ｔ３の一端には、キャパシタＣ４の他方の電極と、負荷２００の他端と、基準電位源ＧＮＤと、が接続される。トランスＴの第２の２次巻線Ｔ３の他端には、ダイオードＤ４のアノードが接続され、ダイオードＤ４のカソードには、キャパシタＣ４の一方の電極と、負荷２００の一端と、ダイオードＤ３のカソードと、が接続される。
【００１０】
ダイオードＤ３のカソードと、ダイオードＤ４のカソードとには、出力電圧検出部１５０の第１端子が接続されるとともに、抵抗Ｒ１およびフォトダイオードＰＣ１を介して出力電圧検出部１５０の第２端子が接続される。出力電圧検出部１５０の第３端子には、基準電位源ＧＮＤが接続される。
【００１１】
［スイッチング電源１００の動作］
以上の構成を備えるスイッチング電源１００は、制御手段１３０によりデッドタイムを挟んでスイッチ素子Ｑ１、Ｑ２を交互にオン状態にすることで、負荷２００に直流電圧を供給する。ここで、デッドタイムとは、スイッチ素子Ｑ１、Ｑ２の双方がオフとなる期間のことである。
【００１２】
スイッチ素子Ｑ１がオン状態でかつスイッチ素子Ｑ２がオフ状態である期間では、直流電源Ｖｉｎの正極から出力された電流がオン状態のスイッチ素子Ｑ１を介してトランスＴの１次巻線Ｔ１に供給され、トランスＴの１次巻線Ｔ１の一端から他端に電流が流れる。すると、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３とには、他端から一端に向かって電流を流そうとする起電力がそれぞれ発生し、ダイオードＤ３ではアノードの電圧がカソードの電圧より高くなり、ダイオードＤ３が導通する。その結果、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３と、に発生した起電力は、整流され、キャパシタＣ４で平滑されて、負荷２００に供給される。
【００１３】
スイッチ素子Ｑ１がオフ状態でかつスイッチ素子Ｑ２がオン状態である期間では、トランスＴの１次巻線Ｔ１の一端から他端に電流が流れた期間にトランスＴに蓄えられたエネルギーにより、トランスＴの１次巻線Ｔ１からオン状態のスイッチ素子Ｑ２を介して直流電源Ｖｉｎの負極に電流が供給され、トランスＴの１次巻線Ｔ１の他端から一端に電流が流れる。すると、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３とには、一端から他端に向かって電流を流そうとする起電力がそれぞれ発生し、ダイオードＤ４ではアノードの電圧がカソードの電圧より高くなり、ダイオードＤ４が導通する。その結果、トランスＴの第１の２次巻線Ｔ２と、トランスＴの第２の２次巻線Ｔ３と、に発生した起電力は、整流され、キャパシタＣ４で平滑されて、負荷２００に供給される。
【００１４】
負荷２００に供給される直流電圧は、抵抗Ｒ１を介してフォトダイオードＰＣ１に供給されるとともに、出力電圧検出部１５０に供給される。出力電圧検出部１５０は、負荷２００に供給される直流電圧を監視し、この直流電圧が高くなるに従って、フォトダイオードＰＣ１に流れる電流を増加させて、フォトダイオードＰＣ１から出射される光の光量を増加させる。
【００１５】
フォトダイオードＰＣ１から出射された光は、フォトトランジスタＰＣ２で受光される。フォトトランジスタＰＣ２に流れる電流は、受光した光の光量が増加するに従って、増加する。
【００１６】
端子Ｐ３に流れる電流は、抵抗Ｒ２に流れる電流と、抵抗Ｒ３およびフォトトランジスタＰＣ２に流れる電流と、からなる。このため、フォトトランジスタＰＣ２に流れる電流が「０」の場合には、端子Ｐ３に流れる電流が最も小さくなる。
【００１７】
制御手段１３０は、端子Ｐ３に流れる電流を用いて端子Ｐ２に接続されるキャパシタＣ６を充放電する。そして、端子Ｐ２の電圧と、端子Ｐ１の電圧と、端子Ｐ４の電圧と、に応じて、スイッチ素子Ｑ１、Ｑ２をスイッチングさせる。ここで、端子Ｐ１の電圧は、キャパシタＣ５の端子間電圧に等しく、端子Ｐ２の電圧は、キャパシタＣ６の端子間電圧に等しい。また、端子Ｐ４の電圧は、トランスＴの１次巻線Ｔ１に流れる電流を電流電圧変換部１１０により電圧に変換したものであり、トランスＴの１次巻線Ｔ１に流れる電流が大きくなるに従って、高くなる。
【００１８】
［制御手段１３０の構成］
図４は、制御手段１３０を備える制御回路１２０の回路図である。制御手段１３０は、基準電圧生成部１３１と、駆動部１３２と、制御部１３３と、ソフトスタート制御部１３４と、比較器ＣＭＰ１と、直流電源Ｖｒｅｆ１と、ＰチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１Ｈ、Ｑ２Ｈと、ＮチャネルＭＯＳＦＥＴで構成されるスイッチ素子Ｑ１Ｌ、Ｑ２Ｌと、を備える。
【００１９】
端子Ｐ１には、制御部１３３に接続されたソフトスタート制御部１３４が接続される。端子Ｐ２、Ｐ３には、駆動部１３２に接続された制御部１３３が接続される。
【００２０】
端子Ｐ４には、比較器ＣＭＰ１の非反転入力端子が接続される。比較器ＣＭＰ１の反転入力端子には、直流電源Ｖｒｅｆ１の正極が接続され、直流電源Ｖｒｅｆ１の負極には、基準電位源ＧＮＤが接続される。比較器ＣＭＰ１の出力端子には、制御部１３３が接続される。端子Ｐ５には、基準電位源ＧＮＤが接続される。
【００２１】
端子Ｐ６には、駆動部１３２に接続された基準電圧生成部１３１と、スイッチ素子Ｑ１Ｈのソースと、スイッチ素子Ｑ２Ｈのソースと、が接続される。スイッチ素子Ｑ１Ｈのドレインには、スイッチ素子Ｑ１Ｌのドレインと、端子Ｐ８と、が接続される。スイッチ素子Ｑ２Ｈのドレインには、スイッチ素子Ｑ２Ｌのドレインと、端子Ｐ７と、が接続される。スイッチ素子Ｑ１Ｌ、Ｑ２Ｌのそれぞれのソースには、基準電位源ＧＮＤが接続される。スイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートには、駆動部１３２が接続される。
【００２２】
［制御手段１３０の動作］
基準電圧生成部１３１は、端子Ｐ６に入力される電圧から基準電圧を生成し、駆動部１３２に供給する。
【００２３】
比較器ＣＭＰ１は、端子Ｐ４の電圧と、直流電源Ｖｒｅｆ１の正極の電圧と、を比較する。そして、端子Ｐ４の電圧が直流電源Ｖｒｅｆ１の正極の電圧より高い場合には、予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れていると判定し、Ｈレベル電圧を出力する。一方、端子Ｐ４の電圧が直流電源Ｖｒｅｆ１の正極の電圧より高くはない場合には、過度な電流がトランスＴの１次巻線Ｔ１に流れてはいないと判定し、Ｌレベル電圧を出力する。
【００２４】
ソフトスタート制御部１３４は、端子Ｐ１に接続されるキャパシタＣ５を充電するとともに、端子Ｐ１の電圧を制御部１３３に送信する。キャパシタＣ５の充電は、制御手段１３０の動作が開始されると、開始される。
【００２５】
制御部１３３は、比較器ＣＭＰ１からＬレベル電圧が供給されている期間では、以下のように、端子Ｐ２の電圧に応じてキャパシタＣ６を充放電し、端子Ｐ２の電圧に基づいて駆動パルス信号を生成して駆動部１３２に供給する。また、端子Ｐ１の電圧が高くなるに従って、生成する駆動パルス信号の周波数を低くする。
【００２６】
比較器ＣＭＰ１からＬレベル電圧が供給されている期間では、制御部１３３、端子Ｐ３の順に、抵抗Ｒ２に流れる電流と、抵抗Ｒ３およびフォトトランジスタＰＣ２に流れる電流と、を合わせた電流である吐出し電流が流れ続ける。この端子Ｐ３からの吐出し電流は、制御部１３３で変換され、制御部１３３、端子Ｐ２、キャパシタＣ６の順に流れる。これによれば、端子Ｐ３からの吐出し電流により、キャパシタＣ６が充電される。
【００２７】
キャパシタＣ６が充電されることで、端子Ｐ２の電圧が第１電圧より高い第２電圧まで上昇すると、制御部１３３により設定されている吸い込み電流が、キャパシタＣ６から、端子Ｐ２、制御部１３３の順に流れる。ここで、端子Ｐ２に流れる吸い込み電流は、端子Ｐ３からの吐出し電流と比べて大きく設定されているものとする。このため、制御部１３３が端子Ｐ２に吸い込み電流を流し始めると、キャパシタＣ６が放電され、端子Ｐ２の電圧が低下する。
【００２８】
キャパシタＣ６が放電されることで、端子Ｐ２の電圧が第１電圧まで低下すると、制御部１３３が端子Ｐ２に吸い込み電流を流すのを停止する。すると、端子Ｐ３からの吐出し電流により、キャパシタＣ６が充電され、端子Ｐ２の電圧が上昇する。その後、端子Ｐ２の電圧が第２電圧まで上昇すると、再度、上述のように制御部１３３により端子Ｐ２に吸い込み放電電流が流れ、その結果、端子Ｐ２の電圧が低下する。
【００２９】
以上によれば、比較器ＣＭＰ１からＬレベル電圧が供給されている期間では、キャパシタＣ６の充電が継続して行われている。そして、端子Ｐ２の電圧が第１電圧から第２電圧まで上昇すると、キャパシタＣ６の放電が開始されて端子Ｐ２の電圧が低下し、端子Ｐ２の電圧が第１電圧まで低下すると、キャパシタＣ６の放電が停止される。
【００３０】
一方、制御部１３３は、比較器ＣＭＰ１からＨレベル電圧が供給されると、端子Ｐ２に吸い込み電流を流してキャパシタＣ６の放電を行い、駆動停止信号を駆動部１３２に供給する。
【００３１】
駆動部１３２は、制御部１３３から供給される駆動パルス信号に応じて、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌを交互にオン状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌを交互にオフ状態にするスイッチング信号を供給する。ただし、制御部１３３から駆動停止信号が供給されると、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌをオフ状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌをオン状態にするスイッチング信号を供給する。
【先行技術文献】
【特許文献】
【００３２】
【特許文献１】特開２００７−２１５３１６号公報
【特許文献２】特開平９−９６１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００３３】
上述のスイッチング電源１００では、制御手段１３０に設けられた端子Ｐ３が、基準電位源ＧＮＤに接続された端子Ｐ５等の低インピーダンス端子と短絡してしまったり、フォトダイオードＰＣ１やフォトトランジスタＰＣ２に異常が発生してしまったりした場合、端子Ｐ３の電圧が低下して、端子Ｐ３からの吐出し電流が極端に増加する。
【００３４】
図５は、従来例に係るスイッチング電源１００のタイミングチャートである。ＶＧＱ１は、スイッチ素子Ｑ１のゲート電圧を示し、ＶＧＱ２は、スイッチ素子Ｑ２のゲート電圧を示す。ＩＤＱ１は、スイッチ素子Ｑ１のドレイン電流を示し、ＩＤＱ２は、スイッチ素子Ｑ２のドレイン電流を示す。ＶＰ３は、端子Ｐ３の電圧を示し、ＶＰ１は、端子Ｐ１の電圧を示す。また、時刻ｔ１１より以前の期間と、時刻ｔ１２より以後の期間とは、定常状態であり、時刻ｔ１１〜ｔ１２までの期間は、端子Ｐ３からの吐出し電流が極端に増加している異常状態であるものとする。
【００３５】
時刻ｔ１１より以前の期間では、端子Ｐ３の電圧ＶＰ３が「０」より高いＶ１である。また、駆動部３２からスイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌを交互にオン状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌを交互にオフ状態にするスイッチング信号が供給される。このため、スイッチ素子Ｑ１のゲートの電圧ＶＧＱ１とスイッチ素子Ｑ２のゲートの電圧ＶＧＱ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとに交互に電流が流れる。
【００３６】
時刻ｔ１１において、異常状態が開始されると、端子Ｐ３の電圧ＶＰ３が「０」となり、端子Ｐ２に接続されたキャパシタＣ６が急激に充電される。すると、異常状態が開始される前と比べて、端子Ｐ２の電圧が第１電圧から第２電圧まで上昇する時間が短くなるので、端子Ｐ２の電圧の変化する周期が短くなる。
【００３７】
ここで、上述のように、制御部１３３は、端子Ｐ２の電圧に基づいて駆動パルス信号を生成する。このため、異常状態が開始されると、駆動パルス信号の周波数は、異常状態が開始される前と比べて高くなる。
【００３８】
また、上述のように、駆動部１３２は、制御部１３３から供給される駆動パルス信号に応じて、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌを交互にオン状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌを交互にオフ状態にするスイッチング信号を、それぞれのゲートに供給する。このため、異常状態が開始されると、スイッチング信号の周波数は、異常状態が開始される前と比べて高くなる。
【００３９】
以上によれば、時刻ｔ１１〜ｔ１２までの期間では、スイッチ素子Ｑ１のゲート電圧ＶＧＱ１と、スイッチ素子Ｑ２のゲート電圧ＶＧＱ２と、のそれぞれがＶＧＨからＶＧＬに変化したり、ＶＧＬからＶＧＨに変化したりする周波数は、時刻ｔ１１より以前の期間と比べて高くなる。このため、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数は、時刻ｔ１１より以前の期間と比べて高くなる。また、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとには交互に、時刻ｔ１１より以前の期間と比べてピーク値の低い電流が流れる。
【００４０】
時刻ｔ１２において、異常状態が終了すると、端子Ｐ３の電圧ＶＰ３は、Ｖ１となる。すると、時刻ｔ１１より以前の期間と同様に、スイッチ素子Ｑ１のゲートの電圧ＶＧＱ１とスイッチ素子Ｑ２のゲートの電圧ＶＧＱ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとに交互に電流が流れることになる。
【００４１】
以上のように、端子Ｐ３に流れる充電電流が極端に増加した状態では、極端に増加していない状態と比べて、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が高くなる。ところが、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が必要以上に高くなってしまうと、デッドタイムが不足してしまい、ＺＶＳ（Ｚｅｒｏ  Ｖｏｌｔａｇｅ  Ｓｗｉｔｃｈｉｎｇ）を行うことが困難となる場合がある。ＺＶＳを行うことができないと、スイッチ素子Ｑ１、Ｑ２のそれぞれでのスイッチング損失が増加し、発熱量が増大するおそれがある。
【００４２】
なお、発振周波数を制御する抵抗Ｒ２と、発振周波数を制御する抵抗Ｒ３およびフォトトランジスタＰＣ２と、が端子Ｐ３という同一の端子に接続されている場合には、上述のように端子Ｐ３の電圧が低下してしまうと、抵抗Ｒ２でも、抵抗Ｒ３およびフォトトランジスタＰＣ２でも、端子Ｐ３からの吐出し電流が極端に増加するのを抑制できず、発振周波数の増加を制限することができなくなってしまう。一方、発振周波数を制御する抵抗Ｒ２と、発振周波数を制御する抵抗Ｒ３およびフォトトランジスタＰＣ２と、が互いに異なる端子に接続されている場合には、抵抗Ｒ２が接続される端子と、抵抗Ｒ３およびフォトトランジスタＰＣ２が接続される端子と、のうちいずれか一方の端子の電圧が低下しても、他方の端子に接続されている抵抗（抵抗Ｒ２または抵抗Ｒ３）により、上述の吐出し電流が極端に増加するのを抑制できるため、発振周波数の増加が制限される。以上によれば、特に、抵抗Ｒ２と、抵抗Ｒ３およびフォトトランジスタＰＣ２と、が同一の端子に接続されている場合には、互いに異なる端子に接続されている場合と比べて、発振周波数がさらに高くなり、さらに発熱量が増大するおそれがある。
【００４３】
上述の課題を鑑み、本発明は、スイッチング電源に設けられたスイッチ素子でのスイッチング損失を抑制することを目的とする。
【課題を解決するための手段】
【００４４】
本発明は、上述の課題を解決するために、以下の事項を提案している。
（１）本発明は、少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の発振周波数を制御する制御回路であって、第１端子および第２端子を有し、前記スイッチ素子のオンオフを制御する制御信号を当該スイッチ素子に供給して、前記スイッチング電源の発振周波数を制御する制御手段と、前記制御手段の外部に設けられた第１キャパシタと、前記制御手段の内部に設けられ、前記第１端子を介して前記第１キャパシタの電荷を放出する第１キャパシタ放電手段と、前記第２端子から吐出される電流量に応じて前記第１端子から吐出される電流量を決定する、前記制御手段の内部に設けられた吐出し電流決定手段を含んで構成され、当該吐出し電流決定手段により決定された電流量の充電電流を前記第１端子を介して前記第１キャパシタに流すことで、当該第１キャパシタを充電する第１キャパシタ充電手段と、前記制御手段の内部に設けられ、前記第１キャパシタの端子間電圧に応じて変化する第１端子の電圧に基づいて、前記制御信号を生成する制御信号生成手段と、を備え、前記制御手段は、前記第２端子の電圧が予め定めた値以下になると、前記スイッチ素子のスイッチングを停止させることを特徴とするスイッチング電源の制御回路を提案している。
【００４５】
この発明によれば、少なくとも１つ以上のスイッチ素子を備えたスイッチング電源の発振周波数を制御する制御回路に、第１端子および第２端子を有する制御手段と、制御手段の外部に設けられた第１キャパシタと、制御手段の内部に設けられた第１キャパシタ放電手段と、第１キャパシタ充電手段と、制御手段の内部に設けられた制御信号生成手段と、を設けた。そして、制御手段により、スイッチ素子のオンオフを制御する制御信号をこのスイッチ素子に供給して、スイッチング電源の発振周波数を制御することとした。また、第１キャパシタ放電手段により、第１端子を介して第１キャパシタの電荷を放出することとした。また、第１キャパシタ充電手段に、制御手段の内部に設けられた吐出し電流決定手段を設けた。そして、吐出し電流決定手段により、第２端子から吐出される電流量に応じて第１端子から吐出される電流量を決定し、第１キャパシタ充電手段により、吐出し電流決定手段により決定された電流量の充電電流を第１端子を介して第１キャパシタに流すことで、第１キャパシタを充電することとした。また、制御信号生成手段により、第１キャパシタの端子間電圧に応じて変化する第１端子の電圧に基づいて、制御信号を生成することとした。さらに、第２端子の電圧が予め定めた値以下になると、制御手段によりスイッチ素子のスイッチングを停止させることとした。
【００４６】
このため、従来例に係る端子Ｐ３に相当する第２端子と低インピーダンスの端子とが短絡するといったことにより、第２端子の電圧が低下すると、第２端子からの吐出し電流が極端に増加する。そして、第２端子の電圧が予め定めた値以下になると、制御手段により、スイッチ素子のスイッチングが停止される。したがって、第２端子からの吐出し電流が極端に増加した状態で、スイッチング電源に設けられたスイッチ素子のスイッチング周波数が高くなるのを防止できるので、スイッチング電源に設けられたスイッチ素子でのスイッチング損失を抑制できる。
【００４７】
（２）本発明は、（１）のスイッチング電源の制御回路について、前記制御手段は、第３端子を備え、前記制御手段の外部に設けられた第２キャパシタと、前記制御手段の内部に設けられ、前記第３端子を介して前記第２キャパシタに充電電流を流すことで、当該第２キャパシタを充電する第２キャパシタ充電手段と、前記第２端子の電圧が前記予め定めた値以下になると、前記第２キャパシタを放電する第２キャパシタ放電手段と、前記第２キャパシタの端子間電圧に応じて変化する第３端子の電圧が低くなるに従って、前記制御信号の周波数を高くする制御信号周波数可変手段と、を備えることを特徴とするスイッチング電源の制御回路を提案している。
【００４８】
ここで、従来例に係るスイッチング電源１００の制御回路１２０では、端子Ｐ３からの吐出し電流が、異常状態となることにより極端に増加した後に、定常状態となることにより減少すると、図５の範囲Ｘや範囲Ｙのように、スイッチ素子Ｑ１やスイッチ素子Ｑ２に急峻な傾きのサージ電流が流れ、スイッチ素子Ｑ１に流れるドレイン電流ＩＤＱ１や、スイッチ素子Ｑ２に流れるドレイン電流ＩＤＱ２のピーク値が、極端に大きくなってしまう。これは、異常状態から定常状態に移行する際に、端子Ｐ１の電圧ＶＰ１が高いので、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が必要以上に低くなり、共振はずれが発生してしまうためである。
【００４９】
そこで、この発明によれば、制御手段に第３端子を設け、スイッチング電源の制御回路に、制御手段の外部に設けられた第２キャパシタと、制御手段の内部に設けられた第２キャパシタ充電手段と、第２キャパシタ放電手段と、制御信号周波数可変手段と、を設けた。そして、第２キャパシタ充電手段により、第３端子を介して第２キャパシタに充電電流を流すことで、第２キャパシタを充電することとした。また、第２キャパシタ放電手段により、第２端子の電圧が予め定めた値以下になると、第２キャパシタを放電することとした。また、制御信号周波数可変手段により、第２キャパシタの端子間電圧に応じて変化する第３端子の電圧が低くなるに従って、制御信号の周波数を高くすることとした。
【００５０】
このため、従来例に係る端子Ｐ３に相当する第２端子の電圧が予め定めた値以下になると、第２キャパシタ放電手段により、第２キャパシタが放電される。これによれば、異常状態から定常状態に移行する際には、従来と比べて第３端子の電圧が低下しているので、スイッチ素子のスイッチング周波数が必要以上に低くなってしまうのを防止できる。したがって、共振はずれが発生するのを防止して、スイッチ素子に流れる電流が極端に大きくなってしまうのを防止できる。
【００５１】
（３）本発明は、（１）または（２）のスイッチング電源の制御回路について、前記制御信号生成手段は、前記第２端子の電圧が前記予め定めた値以下になると、前記スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成することを特徴とするスイッチング電源の制御回路を提案している。
【００５２】
この発明によれば、制御信号生成手段により、第２端子の電圧が予め定めた値以下になると、スイッチ素子のゲート電圧をローレベルに維持する制御信号を生成することとした。このため、従来例に係る端子Ｐ３に相当する第２端子の電圧が予め定めた値以下である期間において、スイッチ素子を確実にオフ状態にすることができ、スイッチング電源の誤動作を防止できる。
【発明の効果】
【００５３】
本発明によれば、スイッチング電源に設けられたスイッチ素子でのスイッチング損失を抑制できる。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態に係る制御回路の回路図である。
【図２】前記制御回路を備えるスイッチング電源のタイミングチャートである。
【図３】従来例に係るスイッチング電源の回路図である。
【図４】前記スイッチング電源が備える制御回路の回路図である。
【図５】前記スイッチング電源のタイミングチャートである。
【発明を実施するための形態】
【００５５】
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の実施形態における構成要素は適宜、既存の構成要素などとの置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下の実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００５６】
［制御回路２０の構成］
図１は、本発明の一実施形態に係る制御回路２０の回路図である。制御回路２０は、図４に示した従来例に係る制御回路１２０とは、制御手段３０の構成が異なる。なお、制御回路２０において、制御回路１２０と同一構成要件については、同一符号を付し、その説明を省略する。また、図３に示した従来例に係るスイッチング電源１００について、制御回路１２０の代わりに制御回路２０を設けたものを、スイッチング電源１とする。
【００５７】
［制御手段３０の構成］
制御手段３０は、図４に示した従来例に係る制御手段１３０とは、比較器ＣＭＰ２、直流電源Ｖｒｅｆ２、およびタイマ３５を備える点と、駆動部３２およびソフトスタート制御部３４の動作と、が異なる。
【００５８】
比較器ＣＭＰ２の非反転入力端子には、端子Ｐ３が接続される。比較器ＣＭＰ２の反転入力端子には、直流電源Ｖｒｅｆ２の正極が接続され、直流電源Ｖｒｅｆ２の負極には、基準電位源ＧＮＤが接続される。比較器ＣＭＰ２の出力端子には、駆動部３２が接続される。
【００５９】
タイマ３５には、端子Ｐ１と、比較器ＣＭＰ１の出力端子と、駆動部３２と、が接続される。ソフトスタート制御部３４には、端子Ｐ１と、制御部１３３と、駆動部３２と、が接続される。なお、本発明の一実施形態に係る制御回路２０において、制御部１３３、駆動部３２、ソフトスタート制御部３４、および比較器ＣＭＰ２は、本発明の制御手段に相当する部分を構成する。制御部１３３は、本発明の第１キャパシタ充電手段、第１キャパシタ放電手段、および吐出し電流決定手段に相当する部分を構成する。制御部１３３および駆動部３２は、本発明の制御信号生成手段に相当する部分を構成する。制御部１３３およびソフトスタート制御部３４は、本発明の第２キャパシタ充電手段および第２キャパシタ放電手段に相当する部分を構成する。制御部１３３、駆動部３２、およびソフトスタート制御部３４は、本発明の制御信号周波数可変手段に相当する部分を構成する。端子Ｐ１、Ｐ２、Ｐ３のそれぞれは、本発明の第３端子、第１端子、および第２端子のそれぞれに相当する。キャパシタＣ５、Ｃ６のそれぞれは、本発明の第２キャパシタおよび第１キャパシタのそれぞれに相当する。
【００６０】
［制御手段３０の動作］
比較器ＣＭＰ２は、端子Ｐ３の電圧と、直流電源Ｖｒｅｆ２の正極の電圧と、を比較する。そして、端子Ｐ３の電圧が直流電源Ｖｒｅｆ１の正極の電圧であるＶｔｈ（後述の図２参照）以下の場合には、端子Ｐ３からの吐出し電流が極端に増加していると判定し、Ｈレベル電圧を出力する。一方、端子Ｐ３の電圧がＶｔｈより高い場合には、端子Ｐ３からの吐出し電流が極端に増加してはいないと判定し、Ｌレベル電圧を出力する。
【００６１】
タイマ３５は、比較器ＣＭＰ１からＨレベル電圧が供給されると、予め定めた電流より大きい過度な電流がトランスＴの１次巻線Ｔ１に流れていると判定し、端子Ｐ１に充電電流を供給して、端子Ｐ１に接続されたキャパシタＣ５を充電する。また、タイマ３５は、端子Ｐ１の電圧が予め定めた電圧より高くなると、異常が発生したと判定し、駆動部３２に駆動停止信号を供給する。
【００６２】
駆動部３２は、駆動部１３２と同様の動作に加えて、以下の動作を行う。駆動部３２は、比較器ＣＭＰ２からＨレベル電圧が供給される場合と、タイマ３５から駆動停止信号が供給される場合とには、スイッチ素子Ｑ１Ｈ、Ｑ２Ｈのゲートにローレベルの電圧を供給して、これらスイッチ素子Ｑ１Ｈ、Ｑ２Ｈをオフ状態にするとともに、スイッチ素子Ｑ１Ｌ、Ｑ２Ｌのゲートにハイレベルの電圧を供給して、これらスイッチ素子Ｑ１Ｌ、Ｑ２Ｌをオン状態にする。これによれば、基準電位源ＧＮＤとスイッチ素子Ｑ１、Ｑ２のゲートとが同電位となり、これらスイッチ素子Ｑ１、Ｑ２がオフ状態で固定される。また、駆動部３２は、比較器ＣＭＰ２からＨレベル電圧が供給される場合には、キャパシタＣ５を放電させる放電信号をソフトスタート制御部３４に供給する。
【００６３】
ソフトスタート制御部３４は、ソフトスタート制御部１３４と同様の動作に加えて、以下の動作を行う。ソフトスタート制御部３４は、駆動部３２から放電信号が供給されると、キャパシタＣ５を放電させる。
【００６４】
図２は、スイッチング電源１のタイミングチャートである。時刻ｔ１より以前の期間と、時刻ｔ２より以後の期間とは、定常状態であり、時刻ｔ１〜ｔ２までの期間は、端子Ｐ３からの吐出し電流が極端に増加している異常状態であるものとする。
【００６５】
時刻ｔ１より以前の期間では、端子Ｐ３の電圧ＶＰ３が「０」より高いＶ１である。また、スイッチ素子Ｑ１のゲートの電圧ＶＧＱ１とスイッチ素子Ｑ２のゲートの電圧ＶＧＱ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１のドレインとスイッチ素子Ｑ２のドレインとに交互に電流が流れる。
【００６６】
時刻ｔ１において、異常状態が開始されると、端子Ｐ３の電圧ＶＰ３が「０」となるとともに、端子Ｐ２に接続されたキャパシタＣ６が急激に充電される。ここで、Ｖｔｈは、「０」より高くＶ１より低いものとすると、端子Ｐ３の電圧ＶＰ３は、時刻ｔ１においてＶｔｈ以下になる。
【００６７】
すると、駆動部３２からソフトスタート制御部３４に、キャパシタＣ５を放電させる放電信号が供給されることとなる。このため、ソフトスタート制御部３４によりキャパシタＣ５が放電され、キャパシタＣ５に接続された端子Ｐ１の電圧ＶＰ１は、時刻ｔ１から時間が経過するに従って低下する。
【００６８】
また、駆動部３２からスイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ２Ｈをオフ状態にするとともにスイッチ素子Ｑ１Ｌ、Ｑ２Ｌをオン状態にするスイッチング信号が供給されることとなる。このため、スイッチ素子Ｑ１Ｌおよび端子Ｐ８を介して、基準電位源ＧＮＤとスイッチ素子Ｑ１のゲートとが同電位となり、スイッチ素子Ｑ１のゲートの電圧ＶＧＱ１がＶＧＬとなり、スイッチ素子Ｑ１がオフ状態となる。また、スイッチ素子Ｑ２Ｌおよび端子Ｐ７を介して、基準電位源ＧＮＤとスイッチ素子Ｑ２のゲートとが同電位となり、スイッチ素子Ｑ２のゲートの電圧ＶＧＱ２がＶＧＬとなり、スイッチ素子Ｑ２がオフ状態となる。したがって、スイッチ素子Ｑ１のドレイン電流ＩＤＱ１と、スイッチ素子Ｑ２のドレイン電流ＩＤＱ２とは、「０」となる。
【００６９】
時刻ｔ２において、異常状態が終了すると、端子Ｐ３の電圧ＶＰ３は、Ｖ１となる。すなわち、端子Ｐ３の電圧ＶＰ３は、時刻ｔ２においてＶｔｈより高くなる。
【００７０】
すると、駆動部３２からソフトスタート制御部３４に、キャパシタＣ５を放電させる放電信号が供給されるのが終了することとなる。このため、ソフトスタート制御部３４によるキャパシタＣ５の放電が終了し、ソフトスタート制御部３４によりキャパシタＣ５が充電される。これによれば、キャパシタＣ５に接続された端子Ｐ１の電圧ＶＰ１は、Ｖ２になるまで、時刻ｔ２から時間が経過するに従って上昇する。
【００７１】
また、駆動部３２からスイッチ素子Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２Ｈ、Ｑ２Ｌのそれぞれのゲートに、スイッチ素子Ｑ１Ｈ、Ｑ１Ｌを交互にオン状態にするとともにスイッチ素子Ｑ２Ｈ、Ｑ２Ｌを交互にオフ状態にするスイッチング信号が供給されることとなる。このため、スイッチ素子Ｑ１のゲートの電圧ＶＧＱ１とスイッチ素子Ｑ２のゲートの電圧ＶＧＱ２とがデッドタイムを挟んで交互にＶＧＨとなり、スイッチ素子Ｑ１、Ｑ２がデッドタイムを挟んで交互にオン状態となる。ここで、時刻ｔ２では、時刻ｔ１〜ｔ２までの期間にキャパシタＣ５が放電されたことにより、端子Ｐ１の電圧ＶＰ１がＶ２より低くなっているので、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数は、高い状態から時間が経過するに従って低くなる。
【００７２】
以上のスイッチング電源１によれば、以下の効果を奏することができる。
【００７３】
端子Ｐ３と低インピーダンスの端子とが短絡してしまったり、フォトダイオードＰＣ１やフォトトランジスタＰＣ２に異常が発生してしまったりした場合、端子Ｐ３の電圧が低下して、端子Ｐ３からの吐出し電流が極端に増加する。そこで、端子Ｐ３の電圧ＶＰ３がＶｔｈ以下になると、制御手段３０により、スイッチ素子Ｑ１、Ｑ２のスイッチングを停止する。このため、端子Ｐ３からの吐出し電流が極端に増加した状態で、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が高くなるのを防止できるので、スイッチ素子Ｑ１、Ｑ２でのスイッチング損失を抑制できる。特に、従来例に係る図５の時刻ｔ１１〜ｔ１２までの期間のようなＺＶＳを行わない高周波スイッチング状態と比べると、上述のスイッチング損失を抑制するという点で、より有利な効果を得ることができる。さらに、発振周波数を制限する抵抗Ｒ２と、発振周波数を制限する抵抗Ｒ３およびフォトトランジスタＰＣ２と、を同一の端子に接続した場合には、上述のスイッチング損失を抑制するという点で、より有効な効果を得ることができる。
【００７４】
また、端子Ｐ３の電圧ＶＰ３がＶｔｈ以下になると、制御手段３０に設けられたソフトスタート制御部３４により、キャパシタＣ５を放電させる。このため、図２の時刻ｔ２のように異常状態から定常状態に移行する際には、キャパシタＣ５に接続された端子Ｐ１の電圧ＶＰ１は、キャパシタＣ５の放電が開始される前と比べて低下しているので、スイッチ素子Ｑ１、Ｑ２のスイッチング周波数が必要以上に低くなってしまうのを防止できる。したがって、共振はずれを防止して、スイッチ素子Ｑ１、Ｑ２に流れる電流が極端に大きくなってしまうのを防止できる。
【００７５】
また、端子Ｐ３の電圧ＶＰ３がＶｔｈ以下になると、制御手段３０に設けられた駆動部３２により、スイッチ素子Ｑ１Ｈ、Ｑ２Ｈをオフ状態にするとともにスイッチ素子Ｑ１Ｌ、Ｑ２Ｌをオン状態にするスイッチング信号をそれぞれのゲートに供給する。これによれば、スイッチ素子Ｑ１Ｌおよび端子Ｐ８を介して、基準電位源ＧＮＤとスイッチ素子Ｑ１のゲートとが同電位となり、スイッチ素子Ｑ１のゲートの電圧ＶＧＱ１がＶＧＬとなる。また、スイッチ素子Ｑ２Ｌおよび端子Ｐ７を介して、基準電位源ＧＮＤとスイッチ素子Ｑ２のゲートとが同電位となり、スイッチ素子Ｑ２のゲートの電圧ＶＧＱ２がＶＧＬとなる。このため、スイッチ素子Ｑ１、Ｑ２を確実にオフ状態にすることができ、スイッチング電源１の誤動作を防止できる。
【００７６】
本発明は、上述の実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【００７７】
例えば、上述の実施形態では、端子Ｐ３からの吐出し電流が極端に増加する契機として、端子Ｐ３と低インピーダンスの端子とが短絡することや、フォトダイオードＰＣ１やフォトトランジスタＰＣ２に異常が発生することを記載したが、これに限らない。例えば、端子Ｐ３と低インピーダンスの導体とが短絡することを契機としてもよい。
【符号の説明】
【００７８】
１、１００；スイッチング電源
２０、１２０；制御回路
３０、１３０；制御手段
３２、１３２；駆動部
３４、１３４；ソフトスタート制御部
３５；タイマ
１３３；制御部
Ｐ１、Ｐ２、Ｐ３、Ｐ４、Ｐ５、Ｐ６、Ｐ７、Ｐ８；端子
Ｑ１、Ｑ１Ｈ、Ｑ１Ｌ、Ｑ２、Ｑ２Ｈ、Ｑ２Ｌ；スイッチ素子
【図１】
2011083055.tif 000003
【図２】
2011083055.tif 000004
【図３】
2011083055.tif 000005
【図４】
2011083055.tif 000006
【図５】
2011083055.tif 000007