(57)【要約】【課題】Ｃｕ系合金配線膜と半導体層との間に通常設けられるバリアメタル層を省略しても優れた低接触抵抗を発揮し得、さらに密着性に優れた配線構造を提供する。【解決手段】本発明の配線構造は、基板の上に、基板側から順に、半導体層と、Ｃｕ合金層とを備えた配線構造であって、前記半導体層と前記Ｃｕ合金層との間に、基板側から順に、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでおり、前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素および酸素のいずれかの元素は前記半導体層のＳｉと結合しており、前記Ｃｕ合金層は、Ｃｕ−Ｘ合金層（第一層）と第二層とを含む積層構造である。【選択図】図１Ａ
2011222567.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に、基板側から順に、半導体層と、Ｃｕ合金層とを備えた配線構造であって、
前記半導体層と前記Ｃｕ合金層との間に、基板側から順に、窒素、炭素、フッ素、及び酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでおり、且つ、
前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素および酸素のいずれかの元素は前記半導体層のＳｉと結合しており、
前記Ｃｕ合金層は、基板側から順に、合金成分としてＸ（Ｘは、Ｚｎ、Ｎｉ、Ｔｉ、Ａｌ、Ｍｇ、Ｃａ、Ｗ、ＮｂおよびＭｎよりなる群から選択される少なくとも一種）を含有するＣｕ−Ｘ合金層（第一層）と、純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって前記第一層よりも電気抵抗率の低いＣｕ合金からなる層（第二層）、とを含む積層構造であることを特徴とする配線構造。
【請求項２】
前記Ｃｕ−Ｘ合金層（第一層）におけるＸ含有量が０．５〜２０原子％である請求項１に記載の配線構造。
【請求項３】
前記Ｃｕ−Ｘ合金層（第一層）の膜厚が５〜１５０ｎｍであり、Ｃｕ合金層全膜厚に対して５０％以下である請求項１または２に記載の配線構造。
【請求項４】
前記Ｃｕ−Ｘ合金層（第一層）の膜厚ｘ（ｎｍ）と、Ｘの含有量ｙ（原子％）が、下記（１）式の関係を満たす請求項１〜３のいずれか一項に記載の配線構造。
ｙ≧−０．０８５ｘ＋８．０  ・・・（１）
【請求項５】
前記Ｃｕ−Ｓｉ拡散層は、前記（Ｎ、Ｃ、Ｆ、Ｏ）層、半導体層、および前記Ｃｕ合金層をこの順序で形成した後、熱履歴を加えることによって得られるものである請求項１〜４のいずれか一項に記載の配線構造。
【請求項６】
前記半導体層は、水素化アモルファスシリコン、またはアモルファスシリコンである請求項１〜５のいずれか一項に記載の配線構造。
【請求項７】
請求項１〜６のいずれか一項に記載の配線構造を有する表示装置。
【請求項８】
請求項１〜６のいずれか一項に記載の配線構造を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ、有機ＥＬディスプレイなどのフラットパネルディスプレイ（表示装置）；ＵＬＳＩ（超大規模集積回路）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＥＴ（電界効果型トランジスタ）、ダイオードなどの半導体装置；などに適用可能な配線構造に関し、特に配線材料としてＣｕ合金膜を含む配線構造に関するものである。以下では、特に液晶表示装置の薄膜トランジスタにおける配線を例に挙げて説明するが、これに限定する趣旨ではない。
【背景技術】
【０００２】
液晶ディスプレイなどのアクティブマトリクス型液晶表示装置は、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと呼ぶ。）をスイッチング素子とし、透明画素電極と、ゲート配線およびソース・ドレイン配線等の配線部と、アモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐ−Ｓｉ）などの半導体層を備えたＴＦＴ基板と、ＴＦＴ基板に対して所定の間隔をおいて対向配置され共通電極を備えた対向基板と、ＴＦＴ基板と対向基板との間に充填された液晶層から構成されている。
【０００３】
ＴＦＴ基板において、ゲート配線やソース・ドレイン配線などの配線材料には、これまでアルミニウム（Ａｌ）合金膜が使用されている。しかし表示デバイスの大型化および高画質化が進むにつれて、配線抵抗が大きいことに起因する信号遅延および電力損失といった問題が顕在化している。そのため配線材料として、Ａｌよりも低抵抗である銅（Ｃｕ）が注目されている。
【０００４】
配線材料に純ＣｕまたはＣｕ合金（以下、これらをまとめてＣｕ系合金と呼ぶ。）を用いる場合には、通常、Ｃｕ系合金配線膜とＴＦＴの半導体層との間に、特許文献１〜７に記載されているように、Ｍｏ、Ｃｒ、Ｔｉ、Ｗ、などの高融点金属からなるバリアメタル層が設けられている。これには主に以下の二つの理由が挙げられる。
【０００５】
第一に、バリアメタル層を介さずにＣｕ系合金配線膜をＴＦＴの半導体層と直接接触させると、その後の工程（例えば、ＴＦＴの上に形成する絶縁層の成膜工程や、シンタリングやアニーリングなどの熱工程）における熱履歴によってＣｕ系合金配線膜中のＣｕが半導体層中に拡散し、ＴＦＴ特性が低下したり、Ｃｕ系合金配線膜と半導体層とのコンタクト抵抗が増加するなどといったことが挙げられる。
【０００６】
第二に、上述したようにＣｕ系合金配線膜中のＣｕが半導体中に拡散して半導体層とＣｕとの反応層が形成されると、この反応層の部分からＣｕ系合金配線膜が剥離するという問題がある。すなわちＣｕ合金膜と半導体層を直接接触させると密着性が低下する。
【０００７】
しかし、このようなバリアメタル層を形成するためには、Ｃｕ系合金配線膜形成用の成膜装置に加え、バリアメタル形成用の成膜装置が別途必要になる。具体的には、バリアメタル層形成用の成膜チャンバーをそれぞれ余分に装備した成膜装置（代表的には、複数の成膜チャンバーがトランスファーチャンバーに接続されたクラスタツール）を用いなければならず、製造コストの上昇や生産性の低下を招く。
【０００８】
このような背景の下、上記のようなバリアメタル層を省略した技術として、例えば本願出願人によって提案された特許文献８が挙げられる。特許文献８では、Ｃｕ系合金膜と半導体層とのダイレクトコンタクト技術として、窒素含有層または酸素窒素含有層とＣｕ系合金膜とからなる材料であって、窒素含有層のＮ（窒素）、または酸素窒素含有層の窒素または酸素が半導体層のＳｉと結合している配線構造を開示している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平７−６６４２３号公報
【特許文献２】特開平８−８４９８号公報
【特許文献３】特開２００１−１９６３７１号公報
【特許文献４】特開２００２−３５３２２２号公報
【特許文献５】特開２００４−１３３４２２号公報
【特許文献６】特開２００４−２１２９４０号公報
【特許文献７】特開２００５−１６６７５７号公報
【特許文献８】特開２００８−１１８１２４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は上記のような事情に鑑みてなされたものであって、その目的は、Ｃｕ系合金配線膜と半導体層との間に通常設けられるバリアメタル層を省略しても優れた低接触抵抗を発揮し得、さらにＣｕ系合金配線膜と半導体層との密着性に優れた配線構造を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を達成することのできた本発明の配線構造は、基板の上に、基板側から順に、半導体層と、Ｃｕ合金層とを備えた配線構造であって、前記半導体層と前記Ｃｕ合金層との間に、基板側から順に、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでおり、且つ、前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素および酸素のいずれかの元素は前記半導体層のＳｉと結合しており、前記Ｃｕ合金層は、基板側から順に、合金成分としてＸ（Ｘは、Ｚｎ、Ｎｉ、Ｔｉ、Ａｌ、Ｍｇ、Ｃａ、Ｗ、ＮｂおよびＭｎよりなる群から選択される少なくとも一種）を含有するＣｕ−Ｘ合金層（第一層）と、純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって前記第一層よりも電気抵抗率の低いＣｕ合金からなる層（第二層）、とを含む積層構造であるところに要旨を有している。
【００１２】
本発明の実施形態において、前記Ｃｕ−Ｘ合金層（第一層）におけるＸ含有量が０．５〜２０原子％であることが好ましく、また、前記Ｃｕ−Ｘ合金層（第一層）の膜厚が５〜１５０ｎｍであり、Ｃｕ合金層全膜厚に対して５０％以下であることが好ましい。さらに、Ｃｕ−Ｘ合金層（第一層）の膜厚ｘ（ｎｍ）と、Ｘの含有量ｙ（原子％）が、下記（１）式の関係を満たすことも好ましい。
ｙ≧−０．０８５ｘ＋８．０  ・・・（１）
【００１３】
本発明の好ましい実施形態において、前記Ｃｕ−Ｓｉ拡散層は、前記（Ｎ、Ｃ、Ｆ、Ｏ）層、半導体層、および前記Ｃｕ合金層をこの順序で形成した後、熱履歴を加えることによって得られるものである。
【００１４】
本発明の好ましい実施形態において、前記半導体層は水素化アモルファスシリコン、またはアモルファスシリコンである。
【００１５】
本発明には、上記のいずれかの配線構造を有する表示装置や半導体装置も包含される。
【発明の効果】
【００１６】
本発明によれば、Ｃｕ合金層を半導体層と直接接触することが可能なダイレクトコンタクト技術であって、Ｃｕ合金層と半導体層とのコンタクト抵抗に優れているだけでなく、生産性も良好であり、プロセスマージンが更に拡大された技術を提供することができる。具体的には、各種プロセス条件のばらつき（装置性能のばらつき、不安定性、予期せぬ汚染、制御しにくい汚染など）の影響を受け難く、また極端に厳しい条件管理も不要であり、プロセス条件の制約を受け難い技術を提供することができる。さらにＣｕ合金層の第一層を、合金成分としてＸ（Ｘは、Ｚｎ、Ｎｉ、Ｔｉ、Ａｌ、Ｍｇ、Ｃａ、Ｗ、ＮｂおよびＭｎよりなる群から選択される少なくとも一種）を含有するＣｕ−Ｘ合金層（第一層）とし、第二層を純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって前記第一層よりも電気抵抗率の低いＣｕ合金からなる層としているため、半導体層との密着性の向上および低接触抵抗を実現するとともに、Ｃｕ合金層全体としての電気抵抗率の上昇を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１Ａ】図１Ａは、本発明の第１の実施形態に係るＴＦＴの構成を示す概略断面説明図である。
【図１Ｂ】図１Ｂは、本発明の第１の実施形態に係るＴＦＴの構成を示す概略断面説明図である。
【図１Ｃ】図１Ｃは、本発明の第１の実施形態に係るＴＦＴの構成を示す概略断面説明図である。
【図２】図２は、本発明の第２の実施形態に係るＴＦＴの構成を示す概略断面説明図である。
【図３】図３は、本発明の配線構造の工程を説明する概略工程図である。
【図４】図４は、本発明の第３の実施形態に係るＭＯＳＦＥＴの構成を示す概略断面説明図である。
【図５】図５は、本発明の第３の実施形態に係る配線構造の各工程を説明する工程図である。
【図６】図６は、電極間距離と電気抵抗の関係を示すグラフである。
【図７】図７は、ＴＬＭ素子によるコンタクト抵抗の測定原理を説明する図である。
【図８】図８は、ＭＯＳＦＥＴの製造工程を説明する工程図である。
【図９】図９は、密着性評価試験結果、および第一層の膜厚と第一層中のＭｎ含有量の関係を示したグラフである。
【図１０】図１０は、第２の半導体層の厚みとＣｕ合金層全体（第一層＋第二層）の電気抵抗率の関係を示したグラフである。
【図１１】図１１は、本発明の配線構造を適用したＴＦＴのＩｄｓ−Ｖｇ特性を示したグラフである。
【発明を実施するための形態】
【００１８】
本発明は、Ｃｕ系合金膜と半導体層とを直接接触することが可能なダイレクトコンタクト技術に関するものである。詳細には、本願出願人によって開示された前記特許文献８を基礎とし、主に生産性、および密着性の観点から検討を重ねた結果完成された発明である。
【００１９】
まず、特許文献８の発明では以下のような問題を招くことが判明した。特許文献８に記載の配線構造（窒素含有層または酸素窒素含有層を介して、半導体層とＣｕ系合金膜が直接接触された構成）を得るためには、まず、プラズマＣＶＤ装置（真空下）などの半導体層形成用チャンバー内で半導体層および窒素含有層、または酸素窒素含有層を形成し、次いでスパッタリング法などでＣｕ系合金膜を成膜するために専用のチャンバー（真空下）に移し変えることが必要である。本発明者の検討結果によれば、上記の移し変えの際、窒素含有層などの表面が大気に触れるなどして過度に汚染されると、電気的特性（ＴＦＴ特性や、半導体層とＣｕ系合金膜とのコンタクト抵抗）の低下やバラツキの問題を招くことが判明した。そこでこれらの問題を回避するために検討を重ねた結果、下記（ア）〜（イ）の構成に到達した。さらに、密着性、低電気抵抗率、および低コンタクト抵抗の観点から、Ｃｕ合金層を下記（ウ）の構成とすることによって半導体層との密着性に優れたＣｕ合金層を実現できることが明らかとなった。
【００２０】
（ア）本発明における配線構造は、特許文献８に記載の構造とは異なり、図１Ａなどに示すように（Ｎ、Ｃ、Ｆ、Ｏ）層の上に、ＣｕおよびＳｉを含有するＣｕ−Ｓｉ拡散層が形成された積層構造を有しているところに大きな特徴を有している。このＣｕ−Ｓｉ拡散層は図３の概略工程図に示すように、窒素含有層などに代表される（Ｎ、Ｃ、Ｆ、Ｏ）層を形成した後、半導体層、Ｃｕ合金層を順次形成した時点で得られるものであるが、好ましくはその後、ＴＦＴの製造工程で加えられる熱履歴によってさらにその形成が促進され、おおむね１５０℃以上（好ましくは、１８０℃以上）の熱処理によってＣｕ系合金膜中のＣｕが半導体層中のＳｉに拡散して得られる。このようにして得られるＣｕ−Ｓｉ拡散層は、Ｃｕ合金層中のＣｕと、半導体層のＳｉによって構成され、（Ｎ、Ｃ、Ｆ、Ｏ）層を大気から保護するカバー層として作用する。このＣｕ−Ｓｉ拡散層は図１Ａなどに示すように、（Ｎ、Ｃ、Ｆ、Ｏ）層の上に直接形成されても良いが、これに限定されない。
【００２１】
本発明の配線構造を製造する方法は、特許文献８のように窒素含有層の上に直接Ｃｕ合金層を成膜するのではなく、図３の概略工程図に示すように、窒素含有層などに代表される（Ｎ、Ｃ、Ｆ、Ｏ）層を形成した後、同じチャンバー内で引続き連続して、当該（Ｎ、Ｃ、Ｆ、Ｏ）層の上に半導体層を更に成膜したところに特徴がある。この方法を行なってから、次いで、特許文献８と同様にＣｕ合金膜専用チャンバーに移し変えてＣｕ系合金膜を成膜し、その後は公知の方法でＴＦＴを製造すると、上記の半導体層は、その後の熱履歴によってＣｕ−Ｓｉ拡散層に変化し、（Ｎ、Ｃ、Ｆ、Ｏ）層が汚染されることによるＴＦＴ特性の低下およびコンタクト抵抗の上昇、またはこれらのバラツキといった問題が解消され、その結果、ＴＦＴの半導体層とＣｕ系合金膜を直接かつ確実に、良好な電気的特性を有するダイレクトコンタクト技術を提供できる。
【００２２】
（イ）本発明では、Ｃｕ合金層とＴＦＴ基板の上に直接形成される半導体層との相互拡散防止作用を有するバリア層として（Ｎ、Ｃ、Ｆ、Ｏ）層を開示している。特許文献８では前記バリア層として窒素含有層、および酸素窒素含有層を開示したが、その後の本発明者の研究により、上記の作用は炭素やフッ素を含有する層も同様の作用を発揮し得ること、より詳細には窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層は全て、窒素含有層や酸素窒素含有層と実質的に同様の結果が得られることを実験により確認している。このように本発明では、（Ｎ、Ｃ、Ｆ、Ｏ）層をバリア層として用いている点で、特許文献８の技術を更に発展させたものである。
【００２３】
（ウ）本発明におけるＣｕ合金層は、第一層と第二層を含む積層構造としており、第一層は合金成分としてＸ（Ｘは、Ｚｎ、Ｎｉ、Ｔｉ、Ａｌ、Ｍｇ、Ｃａ、Ｗ、ＮｂおよびＭｎよりなる群から選択される少なくとも一種）を含有するＣｕ−Ｘ合金層としている。本発明において、半導体層と直接接触する第一層は、密着性向上に寄与する合金元素を含むＣｕ合金で構成されており、これにより、半導体層との密着性が向上する。またこれらＸ元素は、Ｃｕ合金層と半導体層とのコンタクト抵抗を上昇させることがない。一方、上記第一層の上に積層される第二層は、電気抵抗率の低い元素（純Ｃｕ、または純Ｃｕと同程度の低電気抵抗率を有するＣｕ合金）で構成されており、これにより、Ｃｕ合金層全体の電気抵抗率の低減を図っている。すなわち、本発明で規定する上記積層構造とすることにより、電気抵抗率がＡｌに比べて低いというＣｕ本来の特性を有効に最大限に発揮させつつ、しかもＣｕの欠点であった半導体層との低密着性も解消することができる。
【００２４】
以下、本発明を詳細に説明する。上述したように本発明は特許文献８の技術を基礎としてさらに改良を加えた技術であり、窒素含有層等の形成方法等については特許文献８を参照すれば良い。本明細書では、特許文献８との相違点を重点的に説明することとする。
【００２５】
まず、図１Ａ〜図１Ｃ、図２を参照しながら、本発明の配線構造およびその製造方法について説明する。本発明の配線構造は、基板の上に、基板側から順に、半導体層と、Ｃｕ合金層とを備えた配線構造であって、半導体層とＣｕ合金層との間に、基板側から順に窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでいる。このような積層構造は半導体層とＣｕ合金層との間に少なくとも設けられていれば良く、例えば図１Ａ〜図１Ｃに示すように半導体層の上に直接、上記の積層構造を有していてもよい。また図２に示すように（Ｎ、Ｃ、Ｆ、Ｏ）層は複数有していても良く、基板側から順に、半導体層、（Ｎ、Ｃ、Ｆ、Ｏ）層、半導体層を有し、その上に上記の積層構造を有する実施形態も本発明の範囲に包含される。本発明はこれらの実施形態に限定されない。
【００２６】
以下、図面を参照しながら本発明にかかる配線構造の第１〜第３の実施形態を詳しく説明する。本発明の配線構造は、ソース・ドレイン電極やＴＡＢ接続電極などに用いることができ、液晶ディスプレイ、有機ＥＬディスプレイなどの表示装置や、ＵＬＳＩ、ＡＳＩＣ、ＦＥＴ、ダイオードなどの半導体装置にも適用可能である。以下では、本発明の配線構造が適用される表示装置の代表例としてＴＦＴの実施形態１〜２を、半導体層の代表例としてＭＯＳＦＥＴの実施形態３を用いて説明するが、これらに限定する趣旨ではない。また、半導体層の種類は水素化アモルファスシリコン、アモルファスシリコン、微結晶シリコン、多結晶シリコン、または単結晶シリコンのいずれであっても良い。
【００２７】
なお、以下では（Ｎ、Ｃ、Ｆ、Ｏ）層の上に成膜された半導体層であってその後の熱履歴によって最終的に当該（Ｎ、Ｃ、Ｆ、Ｏ）層を大気から保護し得るＣｕ−Ｓｉ拡散層に変化し得る半導体層を「第２の半導体層」と呼び、ＴＦＴ用基板の上に直接形成される半導体層を「第１の半導体層」と呼ぶ。
【００２８】
（本発明の第１の実施形態）
本発明に係るＴＦＴの第１の実施形態を図１Ａに示す。図１Ａは、ＴＦＴ用基板の上に第１の半導体層を有し、その上に直接（Ｎ、Ｃ、Ｆ、Ｏ）層とＣｕ−Ｓｉ拡散層とからなる２層の積層構造を有しており、その上に直接Ｃｕ合金層（第一層と第二層を含む）が形成された構造を有している。図１Ａの構造は、（Ｎ、Ｃ、Ｆ、Ｏ）層を形成した後、第２の半導体層、次いでＣｕ合金層（積層構造）を形成し、その後に約１５０℃以上の熱履歴を加えることによって得られる。
【００２９】
第１の実施形態において、（Ｎ、Ｃ、Ｆ、Ｏ）層は窒素、炭素、フッ素、および酸素の少なくとも１種の元素を含有している。この（Ｎ、Ｃ、Ｆ、Ｏ）層は半導体層の表面全体をほぼ覆うように形成されているため、Ｃｕ合金層と第１の半導体層との界面におけるＣｕとＳｉの相互拡散を防止するためのバリアとして有効に作用する。好ましくは窒素含有層である。詳細には、上記層を構成する窒素、炭素、フッ素、酸素は第１の半導体層のＳｉと結合し、主にＳｉ窒化物、Ｓｉ炭化物、Ｓｉフッ化物、Ｓｉ酸化物を主に含有している。ここで、Ｓｉ窒化物、Ｓｉ炭化物、およびＳｉフッ化物は更に酸素を含有していてもよく、例えばＳｉ窒化物は酸素を更に含有するＳｉの酸窒化物の複合化合物も含み得る。Ｓｉの酸窒化物などの酸素含有複合化合物は、例えば、窒素含有層の形成過程などで不可避的に導入させる酸素（Ｏ）と結合して得られる。
【００３０】
ここで、（Ｎ、Ｃ、Ｆ、Ｏ）層に含まれる窒素原子、炭素原子、フッ素原子、酸素原子の面密度の合計は、第１の半導体層材料（代表的にはＳｉ）の有効ボンドの面密度と同じか、該有効ボンドの面密度よりも高い面密度を有していることが好ましい。Ｃｕ合金層と第１の半導体層との相互拡散を防止するためには、半導体層の表面を窒素含有層などの(Ｎ、Ｃ、Ｆ、Ｏ)層で覆う必要がある。この場合、半導体層表面に存在する未結合手（ダングリングボンド）は、上記層を構成する各元素と結合していることが好ましい。「有効ボンド」とは、窒素原子、炭素原子、フッ素原子、酸素原子の立体障害も考慮したうえで、半導体層表面に配置し得る結合手を意味し、「有効ボンドの面密度」とは、半導体層の表面全体を（Ｎ、Ｃ、Ｆ、Ｏ）層で覆ったときの面密度を意味する。有効ボンドの面密度は、半導体材料の種類などによって異なるが、例えば、シリコンの場合、結晶の面方位によっても若干相違するが、おおむね、１０14ｃｍ-2〜２×１０16ｃｍ-2の範囲内にある。
【００３１】
具体的には、例えば、窒素含有層がＳｉ窒化物を主に含有している場合、およびＳｉ窒化物を主に含有し、Ｓｉの酸窒化物を更に含有している場合のいずれにおいても、窒素含有層の窒素は、第１の半導体層と接触する界面において、１０14ｃｍ-2以上２×１０16ｃｍ-2以下の面密度（Ｎ１）を有していることが好ましい。所望のＴＦＴ特性などを確保するためには、窒素含有層の窒素の面密度の下限は、２×１０14ｃｍ-2がより好ましく、４×１０14ｃｍ-2がさらにより好ましい。同様に炭素含有層の炭素は、半導体層と接触する界面において、１０14ｃｍ-2以上２×１０16ｃｍ-2以下の面密度（Ｃ１）を有していることが好ましく、２×１０14ｃｍ-2以上がより好ましく、４×１０14ｃｍ-2以上がさらにより好ましい。また、フッ素含有層のフッ素も上記と同様に、第１の半導体層と接触する界面において、１０14ｃｍ-2以上２×１０16ｃｍ-2以下の面密度（Ｆ１）を有していることが好ましく、２×１０14ｃｍ-2以上がより好ましく、４×１０14ｃｍ-2以上がさらにより好ましい。同様の観点から、酸素含有層の酸素も上記と同様に、第１の半導体層と接触する界面において、１０14ｃｍ-2以上２×１０16ｃｍ-2以下の面密度（Ｏ１）を有していることが好ましく、２×１０14ｃｍ-2以上がより好ましく、４×１０14ｃｍ-2以上がさらにより好ましい。
【００３２】
（Ｎ、Ｃ、Ｆ、Ｏ）層は、Ｓｉ−Ｎ結合、Ｓｉ−Ｃ結合、Ｓｉ−Ｆ結合、Ｓｉ−Ｏ結合を含む層を少なくとも一層以上有していればよい。ここで、Ｓｉ−Ｎ結合のＳｉとＮとの距離（原子間隔）は約０．１８ｎｍであり、実質的には０．２ｎｍ以上が好ましく、０．
３ｎｍ以上がより好ましい。ただし、窒素含有層の窒素の面密度（Ｎ１）が高くなり過ぎると、窒素含有層に含まれる絶縁性のＳｉ窒化物も多くなり、電気抵抗が上昇し、ＴＦＴ性能が劣化する。窒素含有層の窒素の面密度の上限は、１×１０16ｃｍ-2であることがより好ましい。同様の観点から、Ｓｉ−Ｃ結合のＳｉとＣとの距離（原子間隔）は約０．１９ｎｍであり、実質的には０．２ｍｍ以上が好ましく、０．３ｎｍ以上がより好ましい。また、炭素含有層の炭素の面密度の上限は、１×１０16ｃｍ-2であることがより好ましい。同様の観点から、Ｓｉ−Ｆ結合のＳｉとＦとの距離（原子間隔）は約０．１６ｎｍであり、実質的には０．１８ｎｍ以上が好ましく、０．２５ｎｍ以上がより好ましい。また、フッ素含有層のフッ素の面密度の上限は、１×１０16ｃｍ-2であることがより好ましい。さらに、Ｓｉ−Ｏ結合のＳｉとＯとの距離（原子間隔）は約０．１３ｎｍであり、実質的には０．１５ｎｍ以上が好ましく、０．２ｎｍ以上がより好ましい。酸素含有層の酸素の面密度の上限は１×１０16ｃｍ-2であることがより好ましい。
【００３３】
前述した（Ｎ、Ｃ、Ｆ、Ｏ）層の窒素の面密度（Ｎ１）、炭素の面密度（Ｃ１）、フッ素の面密度（Ｆ１）、酸素の面密度（Ｏ１）は、例えば、ＲＢＳ（Ｒｕｔｈｅｒｆｏｒｄ
Ｂａｃｋｓｃａｔｔｅｒｉｎｇ  Ｓｐｅｃｔｒｏｍｅｔｒｙ、ラザフォード後方散乱分光）法を用いて算出することができる。
【００３４】
なお、（Ｎ、Ｃ、Ｆ、Ｏ）層が、Ｏを除く（Ｎ、Ｃ、Ｆ）層であって、且つＳｉの酸窒化物などのように酸素含有化合物を含む場合（例えば、Ｓｉ窒化物のほかにＳｉの酸化物を更に含有している場合）、上記層を構成する各元素の面密度の合計は上記要件を満足していると共に、各元素の面密度（Ｎ１、Ｃ１、Ｆ１）と酸素の面密度（Ｏ１）との比の合計（Ｎ１＋Ｃ１＋Ｆ１）／Ｏ１は１．０以上であることが好ましく、これにより、ＴＦＴ特性が一層高められる。Ｓｉの窒化物などの窒素含有化合物や、Ｓｉの酸窒化物などの酸素含有化合物は、本来、絶縁物であるが、（Ｎ、Ｃ、Ｆ、Ｏ）層の厚さは、後記するように、おおむね、０．１８ｎｍ以上５ｎｍ以下と極めて薄いため、電気抵抗を低く抑えられる。
【００３５】
本発明者の実験結果によれば、ＴＦＴ特性は（Ｎ１＋Ｃ１＋Ｆ１）／Ｏ１の比によって影響を受け、より優れたＴＦＴ特性を得るためには、（Ｎ１＋Ｃ１＋Ｆ１）／Ｏ１の比を１．０以上と大きくすれば良いことが判明した。（Ｎ１＋Ｃ１＋Ｆ１）／Ｏ１の比が大きくなると、（Ｎ、Ｃ、Ｆ、Ｏ）層中の抵抗成分が少なくなるため、良好なトランジスタ特性が得られると考えられる。（Ｎ１＋Ｃ１＋Ｆ１）／Ｏ１の比は大きい程よく、例えば、１．０５以上であることがより好ましく、１．１以上であることが更に好ましい。
【００３６】
（Ｎ１＋Ｃ１＋Ｆ１）／Ｏ１の比は、例えば、プラズマ窒化法を用いて窒素含有層を形成するに当たり、プラズマのガス圧力やガス組成、処理温度などのプラズマ発生条件を適切に制御することによって調節することができる。
【００３７】
（Ｎ、Ｃ、Ｆ、Ｏ）層の厚さは、おおむね、０．１８ｎｍ以上５ｎｍ以下の範囲内であることが好ましい。前述したように、（Ｎ、Ｃ、Ｆ、Ｏ）層は、Ｃｕ合金層と第１の半導体層との界面におけるＣｕとＳｉとの相互拡散を防止するためのバリア層として有用であるが、（Ｎ、Ｃ、Ｆ、Ｏ）層は絶縁体となり易いため、厚くなり過ぎると電気抵抗が極度に高くなるほか、ＴＦＴ性能が劣化する。（Ｎ、Ｃ、Ｆ、Ｏ）層の厚さを上記範囲内に制御することにより、（Ｎ、Ｃ、Ｆ、Ｏ）層の形成による電気抵抗の上昇を、ＴＦＴ性能に悪影響を及ぼさない範囲内に抑えられる。（Ｎ、Ｃ、Ｆ、Ｏ）層の厚さは、おおむね、３ｎｍ以下であることがより好ましく、２ｎｍ以下がさらに好ましく、１ｎｍ以下であることがさらにより好ましい。（Ｎ、Ｃ、Ｆ、Ｏ）層の厚さは、種々の物理分析手法によって求めることができ、例えば、前述のＲＢＳ法のほか、ＸＰＳ（Ｘ線光電子分光分析）法、ＳＩＭＳ（二次イオン質量分析）法、ＧＤ−ＯＥＳ（高周波グロー放電発光分光分析）法などを利用することができる。
【００３８】
（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する各元素の原子数とＳｉ原子数との比の最大値は、０．５以上１．５以下の範囲内であることが好ましい。これにより、ＴＦＴ特性を劣化させることなく、（Ｎ、Ｃ、Ｆ、Ｏ）層によるバリア作用を有効に発揮させることができる。上記の比の最大値は、０．６以上であることがより好ましく、０．７以上であることがさらに好ましい。上記の比は、例えば、プラズマ照射時間をおおむね５秒間から１０分間の範囲内に制御することによって調節することができる。上記の比は、（Ｎ、Ｃ、Ｆ、Ｏ）層の深さ方向の元素（Ｎ、Ｃ、Ｆ、ＯおよびＳｉ）をＲＢＳ法によって分析することによって算出される。
【００３９】
上記の（Ｎ、Ｃ、Ｆ、Ｏ）層を形成するためには、第１の半導体層を形成した後、窒素、炭素、フッ素、酸素の少なくともいずれかを第１の半導体層表面に供給すれば良い。具体的には、これらのいずれかを含有するプラズマを利用して上記の層を形成することができる。あるいは、窒素含有層を、熱窒化法やアミノ化法を用いて形成しても良い。
【００４０】
以下、プラズマを利用する方法について詳細に説明する。プラズマは、窒素、炭素、フッ素、酸素の少なくともいずれかを含有するガスを用いることができる。利用可能なガスとしては、Ｎ2、ＮＨ3、Ｎ2Ｏ、ＮＯなどの窒素含有ガス；ＮＦ3などの窒素・フッ素含有ガス；ＣＯ、ＣＯ2、炭化水素系ガス（例えばＣＨ4、Ｃ2Ｈ4、Ｃ2Ｈ2など）などの炭素含有ガス；炭化フッ素系ガス（例えばＣＦ4、Ｃ4Ｆ8など）、ＣＨＦ3などの炭素・フッ素含有ガス；酸素（Ｏ2）のほか、酸素原子を含む酸化ガス（例えば、Ｏ3など）などの酸素含有ガスなどが挙げられる。これらのガスを単独または混合ガスとして利用することができる。
【００４１】
また、上記のガスを含有するプラズマ源から窒素、炭素、フッ素、酸素の少なくともいずれかを半導体層表面に供給する方法としては、例えば、プラズマ源の近傍に半導体層を設置させて行う方法が挙げられる。ここで、プラズマ源と半導体層との距離は、プラズマ種、プラズマ発生のパワー、圧力、温度などの各種パラメータに応じて適宜設定すればよいが、一般的にはプラズマに接触した状態から数ｃｍ〜１０ｃｍの距離を利用できる。このようなプラズマ近傍では、高いエネルギーを有した原子が存在しており、この高エネルギーによって半導体層表面に窒素、炭素、フッ素、酸素などを供給することで、半導体表面に窒化物、炭化物、フッ化物、酸化物などを形成することができる。
【００４２】
上記方法のほかに、例えば、イオン注入法を利用しても良い。この方法によれば、電界によってイオンが加速され長距離の移動が可能なため、プラズマ源と半導体層との距離を任意に設定することができる。この方法は、専用のイオン注入装置を用いることによって実現可能であるが、プラズマイオン注入法が好ましく用いられる。プラズマイオン注入法は、プラズマ近傍に設置された半導体層に負の高電圧パルスを印加することによってイオン注入を一様に行なう技術である。
【００４３】
酸素については上記方法の他に、半導体層表面のＵＶ照射を行うと、反応性の高いオゾンが発生して半導体表面を酸化させるため、半導体層に酸素を供給することができる。また、半導体表面について過酸化水素水、硝酸等の酸浸漬処理を行っても酸素を供給可能である。
【００４４】
（Ｎ、Ｃ、Ｆ、Ｏ）層を形成するに当たっては、製造工程の簡略化や処理時間の短縮化などの観点から、上記層の形成に用いる装置やチャンバー、温度やガス組成を、以下のように制御して行なうことが好ましい。
【００４５】
まず、装置は、製造工程の簡略化のため、半導体層形成装置と同一装置で行うことが好ましく、同一装置の同一チャンバーで行うことがより好ましい。これにより、装置間もしくは装置内で、処理対象のワークが余分に移動する必要がなくなる。温度に関しては、半導体層の成膜温度と実質的に同じ温度（約±１０℃の範囲を含み得る。）で行うことが好ましく、これにより、温度変動に伴う調節時間を省略することができる。
【００４６】
また、ガス組成に関しては、（ｉ）窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有するガス（前述した窒素含有ガス、炭素含有ガス、フッ素含有ガス、酸素含有ガスなど）を用いて（Ｎ、Ｃ、Ｆ、Ｏ）層を形成しても良いし、または（ｉｉ）窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有するガスと、半導体層形成に用いられる原料ガスとの混合ガスを用いて（Ｎ、Ｃ、Ｆ、Ｏ）層を形成しても良いし、または（ｉｉｉ）窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有するガスと、還元性ガスとの混合ガスを用いて（Ｎ、Ｃ、Ｆ、Ｏ）層を形成しても良い。例えば、窒素含有層を形成する場合、上記（ｉ）のように少なくとも窒素を含有する窒素含有ガス（Ｎ2、ＮＨ3、ＮＦ3など）のみを用いて行っても良いが、上記（ｉｉ）のように、窒素含有ガスと、半導体層形成に用いられる原料ガス（ＳｉＨ4）との混合ガスであることが好ましい。窒素含有ガスのみを用いて窒素含有層を形成すると、半導体層の形成後、チャンバー内をパージするために、使用した半導体層形成用ガスを全て一旦排除する必要があるが、上記のように混合ガスの条件下で行なえば、ガスを排除する必要はなくなるため、処理時間を短縮できる。
【００４７】
上記（ｉｉ）において、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有するガス（以下「（Ｎ、Ｃ、Ｆ、Ｏ）ガス」と略称する、特に窒素含有ガス）と、半導体層形成に用いられる原料ガス（以下「半導体原料ガス」と略称する）との流量比（（Ｎ、Ｃ、Ｆ、Ｏ）ガス／半導体原料ガス）は、好ましくは０．１０以上１５以下に制御することが好ましく、これにより、上記処理時間の短縮効果が有効に発揮されるほか、バリア層の絶縁性が上昇し、ＴＦＴ特性（オン電流・オフ電流）の低下やコンタクト抵抗の上昇を防止できる。（Ｎ、Ｃ、Ｆ、Ｏ）ガスが少なすぎるとＣｕとＳｉの相互拡散防止効果が有効に発揮されず、逆に（Ｎ、Ｃ、Ｆ、Ｏ）ガスが多すぎると該薄膜層内の結合が不安定となる。（（Ｎ、Ｃ、Ｆ、Ｏ）ガス／半導体原料ガス）のより好ましい流量比は、０．３以上１０以下であり、さらに好ましい流量比は０．５以上７以下である。
【００４８】
あるいは、ガス組成は、上記（ｉｉｉ）のように、前述した窒素含有ガスと、還元性元素含有ガスとの混合ガスであることが好ましく、これにより、半導体層の酸化が一層有効に抑えられる。還元性元素としては、例えば、ＮＨ3やＨ2などが挙げられる。このうち、ＮＨ3は、還元作用を有するだけでなく窒素含有ガスとしても作用するため、単独で用いることもできるが、Ｈ2と混合して用いることもできる。
【００４９】
Ｃｕ−Ｓｉ拡散層は、上述した通り、Ｃｕ合金層を成膜した時点で得られ、好ましくはその後ＴＦＴの製造工程で加えられる熱履歴によってさらにその形成が促進されるものであり、Ｃｕ合金層中のＣｕが第２の半導体層中のＳｉに拡散することによって得られる。該Ｃｕ−Ｓｉ拡散層は、上記（Ｎ、Ｃ、Ｆ、Ｏ）層を大気による汚染から保護する作用を有する。Ｃｕ−Ｓｉ拡散層の厚さは、必要とされるＴＦＴ特性などに応じて適宜調整することが好ましく、０．２ｎｍ以上２００ｎｍ以下とすることが好ましい。詳細には、Ｃｕ−Ｓｉ原子一層分に相当する厚さ（約０．２ｎｍ程度）よりも厚ければよく、ＴＦＴ製造の観点からはできるだけ薄いほうが良いという趣旨から２００ｎｍ以下が好ましい。
【００５０】
第２の半導体層は、上述した通り、Ｃｕ合金層中のＣｕが拡散してＣｕ−Ｓｉ拡散層を形成することによって上記（Ｎ、Ｃ、Ｆ、Ｏ）層を大気による汚染から保護する作用を有するものであるが、その膜厚が厚くなりすぎると、Ｃｕ合金層全体（第一層＋第二層）の電気抵抗率が上昇してしまう。このような電気抵抗率の観点から、第２の半導体層の膜厚は４５ｎｍ以下とすることが好ましい。
【００５１】
次に、本発明に用いられるＣｕ合金層について説明する。本発明のＣｕ合金層は、基板側から順に第一層と第二層とを含む積層構造である。
【００５２】
第一層について
第一層は、合金成分としてＸ（Ｘは、Ｚｎ、Ｎｉ、Ｔｉ、Ａｌ、Ｍｇ、Ｃａ、Ｗ、ＮｂおよびＭｎよりなる群から選択される少なくとも一種）を含有するＣｕ−Ｘ合金層である。このような第一層とすることによってバリアメタル層を介在させなくても半導体層（Ｃｕ−Ｓｉ拡散層に変化する半導体層も含む趣旨であり、よって第１の半導体層と第２の半導体層の両方を含む。以下、本発明におけるＣｕ合金層と半導体層との密着性について述べる場合は同じ。）との密着性が向上できるとともに、半導体層との低接触抵抗を達成することができる。これらのＸ元素は、Ｃｕ金属には固溶するがＣｕ酸化膜には固溶しない元素として選択したものである。これらの元素が固溶しているＣｕ合金が成膜過程の熱処理によって酸化されると、上記元素は拡散して粒界や界面に濃化し、該濃化層によって半導体層との密着性が向上すると考えられる。またこれら元素は、Ｃｕを用いた場合の有用性（Ｃｕ自体の低電気抵抗、および低接触抵抗）は何ら阻害することなく上記密着性を発揮できる。 
【００５３】
上述したＸ元素のうち好ましいのはＭｎ、Ｎｉであり、より好ましいのはＭｎである。特にＭｎは密着性に優れている。Ｍｎは上述した界面での濃化現象が非常に強く発現される元素であり、Ｃｕ合金成膜時または成膜後の熱処理（例えば、ＳｉＮ膜の絶縁膜を成膜する工程といった表示装置の製造過程における熱履歴を含む）によって膜の内側から外側に向かって移動する。界面へのＭｎの移動は、熱処理による酸化によって生成するＭｎ酸化物が駆動力になって、更に一層促進される。その結果、半導体層との密着性が向上する。
【００５４】
Ｃｕ−Ｘ合金層（第一層）におけるＸ含有量は０．５〜２０原子％であることが好ましい。Ｘ元素として上記した元素を単独で用いる場合は単独の量が上記範囲を満たしていれば良く、２種以上を含有する場合は合計量が上記範囲を満足すれば良い。Ｘ含有量が０．５原子％未満であると、半導体層との密着性と低接触抵抗が実現できない。一方、Ｘ含有量が２０原子％を超えるとＣｕ−Ｘ合金膜の電気抵抗が高くなる結果、接触抵抗が高くなる。Ｘ含有量の好ましい範囲は５〜１５原子％である。
【００５５】
また、Ｃｕ−Ｘ合金層（第一層）の膜厚は５〜１５０ｎｍであることが好ましく、Ｃｕ合金層全膜厚に対して５０％以下であることが好ましい。膜厚が５ｎｍ未満であると、ＴＦＴの製造プロセスにおける熱処理過程で、後記する第二層のＣｕ原子がＣｕ−Ｘ合金層（第一層）を容易に通過して半導体層に到達し、その結果Ｃｕ−Ｓｉ拡散層の膜厚が厚くなりすぎて接触抵抗が高くなる。また、膜厚が５ｎｍ未満であると密着性が確保できない。一方、膜厚が１５０ｎｍを超えるか、またはＣｕ合金層全膜厚に対する割合が５０％を超えるとＣｕ合金層全体（第一層＋第二層）の電気抵抗が高くなり、配線からの発熱の問題が深刻となる。Ｃｕ−Ｘ合金層（第一層）の好ましい膜厚は２０〜１００ｎｍであり、より好ましい膜厚は２０〜６０ｎｍである。
【００５６】
さらに、密着性向上効果を最大限に発揮するためには、Ｘ元素の含有量と第一層の膜厚を別々に制御するのではなく、相互に関連付けて制御することが好ましい。本発明者らの実験結果によれば、半導体層との密着性は、第一層に存在するＸ元素の総量と密接に関連していることが判明したからである。すなわち、Ｘ元素の含有量が少ない場合は膜厚を厚くするのが好ましく、膜厚が薄い場合はＸ元素の含有量を多くするのが好ましい。より具体的には、上記したＣｕ−Ｘ合金層（第一層）におけるＸの含有量ｙ（原子％）と、Ｃｕ−Ｘ合金層（第一層）の膜厚ｘ（ｎｍ）は下記（１）式の関係を満たすことが好ましい。
ｙ≧−０．０８５ｘ＋８．０  ・・・（１）
上記（１）式の関係を満たさない場合は、密着性が不十分となる。密着性についていえば上記（１）式を満たす限り膜厚が厚いほど良いが、上記したように膜厚が厚くなりすぎるとＣｕ合金層全体の電気抵抗が高くなるため、密着性と電気抵抗のバランスを考慮して膜厚を適切に制御することが好ましい。
【００５７】
Ｃｕ−Ｘ合金層（第一層）を構成するＣｕ−Ｘ合金は、さらにＦｅおよび／またはＣｏを合計（単独の場合は単独の量）で、０．０２〜１．０原子％含有していても良く、これにより低い電気抵抗率を達成するとともに、半導体層との密着性が向上する。好ましい含有量は０．０５原子％以上０．８原子％以下であり、より好ましくは０．１原子％以上０．５原子％以下である。
【００５８】
第二層について
本発明におけるＣｕ合金層において、第二層は第一層の上（直上）に形成されており、純Ｃｕ、またはＣｕを主成分とするＣｕ合金であって上記第一層よりも電気抵抗率の低いＣｕ合金で構成されている。このような第二層を設けることにより、Ｃｕ合金層全体の電気抵抗率を低く抑えることができる。ここで、第一層よりも電気抵抗率の低いＣｕ合金とは、Ｘ元素を含むＣｕ−Ｘ合金で構成されている第一層に比べて電気抵抗率が低くなるように合金元素の種類および／または含有量を適切に制御すれば良い。電気抵抗率が低い元素（おおむね、純Ｃｕ合金並みに低い元素）は、文献に記載の数値などを参照し、公知の元素から容易に選択することができる。ただし、電気抵抗率が高い元素であっても含有量を少なくすれば（おおむね、０．０５〜１原子％程度）電気抵抗率を低減できるため、第二層に適用可能な合金元素は、必ずしも電気抵抗率が低い元素に限定されない。具体的には、例えばＣｕ−０．５原子％Ｎｉ、Ｃｕ−０．５原子％Ｚｎ、Ｃｕ−０．３原子％Ｍｎなどが好ましく用いられる。また、第二層に適用可能な合金としては、酸素ガスや窒素ガスなどのガス成分を含むものであってもよく、例えばＣｕ−ＯやＣｕ−Ｎなどを用いることができる。
【００５９】
上記Ｃｕ合金層全体の厚さ（第一層＋第二層）は必要とされるＴＦＴ特性などに応じて適宜設定できるが、概ね１０ｎｍ〜１μｍであることが好ましく、より好ましくは３０ｎｍ〜８００ｎｍ、更に好ましくは５０ｎｍ〜６００ｎｍである。
【００６０】
本発明に用いられるＣｕ合金層は第一層および第二層ともに、上述した元素を含み、残部はＣｕおよび不可避不純物である。
【００６１】
上記積層構造からなる本発明のＣｕ合金層は、スパッタリング法によって形成することが好ましい。具体的には、上記の第一層を構成する材料をスパッタリング法によって成膜した後、その上に上記第二層を構成する材料をスパッタリング法によって成膜することによって積層構造とすればよい。このようにしてＣｕ合金積層膜を形成した後、所定のパターニングを行ってから断面形状をカバレッジの観点から好ましくはテーパー角度４５〜６０°程度のテーパー状に加工することが好ましい。
【００６２】
スパッタリング法を用いれば、スパッタリングターゲットとほぼ同じ組成のＣｕ合金層を成膜できる。そこでスパッタリングターゲットの組成を調整することにより、Ｃｕ合金層の組成を調整できる。スパッタリングターゲットの組成は、異なる組成のＣｕ合金ターゲットを用いて調整しても良いし、あるいは純Ｃｕターゲットに合金元素の金属をチップオンすることによって調整しても良い。
【００６３】
なおスパッタリング法では、成膜したＣｕ合金層の組成とスパッタリングターゲットの組成との間でわずかにズレが生じることがある。しかしそのズレは概ね数原子％以内である。そこでスパッタリングターゲットの組成を最大でも±１０原子％の範囲内で制御すれば、所望の組成のＣｕ合金層を成膜できる。
【００６４】
本発明に用いられる基板は特に限定されないが、例えば、無アルカリガラス、高歪点ガラス、ソーダライムガラスなどが挙げられる。
【００６５】
（本発明の第２の実施形態）
本発明に係るＴＦＴの第２の実施形態は、上述した第１の実施形態における２層の積層構造を構成する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＴＦＴ用基板の間に、第１の半導体層、（Ｎ、Ｃ、Ｆ、Ｏ）層、第１の半導体層を有している例である。詳細には、図２に示すように、ＴＦＴ用基板の上に第１の半導体層、（Ｎ、Ｃ、Ｆ、Ｏ）層、第１の半導体層を有し、その上に直接、（Ｎ、Ｃ、Ｆ、Ｏ）層とＣｕ−Ｓｉ拡散層とからなる２層の積層構造を有しており、その上に直接、Ｃｕ合金層が形成された構造を有している。
【００６６】
（本発明の第３の実施形態）
本発明に係るＭＯＳＦＥＴの第１の実施形態を図４に示す。図４は、単結晶Ｓｉの上に直接、（Ｎ、Ｃ、Ｆ、Ｏ）層とＣｕ−Ｓｉ拡散層とからなる２層の積層構造を有しており、その上に直接、Ｃｕ合金層が形成された構造を有している。このような構造は図５に示す工程により形成される。すなわち、イオン注入法などによりＮ、Ｃ、Ｆ、Ｏのうち例えば窒素を単結晶Ｓｉ基板中に打ち込む。このとき、注入された窒素はある深さ（飛程と呼ばれる）を中心にほぼガウス分布の深さ方向分布を有する。注入された窒素のダメージによりＳｉの一部はアモルファス化する。次にＣｕ合金層をスパッタとメッキにより成膜し、その後アニールなどの熱処理を施すことでＣｕ合金層（第一層と第二層を含む）／Ｃｕ−Ｓｉ拡散層／窒素含有層／単結晶Ｓｉの構造が形成される。
【００６７】
上記の実施形態は、前述したＴＦＴの第１の実施形態と同じ配線構造を有している。ＭＯＳＦＥＴの実施形態は上記に限定されず、例えば、前述したＴＦＴの第１〜第２の実施形態と実質的に同じ構造を採用することができる。
【００６８】
図８の各工程図を参照しながら、ＭＯＳＦＥＴ（Ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）の製造方法を説明する。ここでは、単結晶ｐ型Ｓｉ基板上に局所酸化（ＬＣＯＳ：Ｌｏｃａｌ  ｏｘｙｄａｔｉｏｎ  ｏｆ  Ｓｉ）法により素子分離パターンの形成を行い、素子の活性領域（局所酸化されていない領域）にＭＯＳＦＥＴを作製するプロセスを説明する。以下ではポリシリコンを用いた例を説明するが、これに限定する趣旨ではない。
【００６９】
まず、単結晶ｐ型Ｓｉ基板上にゲート絶縁膜を、熱酸化などによって形成する（図８ａ）。続いて、ＣＶＤなどにより、Ｐドープしたポリシリコンを成膜する（図８ｂ）。その後リソグラフィにより、レジストをパターニングする（図８ｃ）。このレジストをマスクとしてドライエッチングによりポリシリコンをエッチングする（図８ｄ）。続いてイオン注入法などによりＡｓを基板に打ち込み、活性化アニールを施すことでソース−ドレイン領域を形成する（図８ｅ）。次に、層間絶縁膜をＣＶＤなどにより成膜する（図８ｆ）。リソグラフィによりパターニングし（図８ｇ）、ドライエッチングを施すと、ソース−ドレイン領域に金属配線膜（Ｃｕ合金層）を接続させるためのコンタクトホールが形成される（図８ｈ）。続いて、前述した図５に示した工程を経てＣｕ合金層（第一層と第二層を含む）／Ｃｕ−Ｓｉ拡散層／窒素含有層／単結晶Ｓｉの構造が形成される。すなわち、イオン注入法などにより窒素を基板に打ち込む。このとき、注入された窒素はある深さ（飛程と呼ばれる）を中心に、ほぼガウス分布の深さ方向分布を有する。注入された窒素のダメージによりＳｉの一部はアモルファス化する（図８ｉ）。次に、Ｃｕ系合金膜をスパッタとメッキにより成膜し（図８ｊ）、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）を行うことにより配線パターンに加工する。最後にアニールを行うと、Ｃｕ−Ｓｉ拡散層を有するＭＯＳＦＥＴが得られる（図８ｋ）。
【実施例】
【００７０】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例によって制限されず、上記・下記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００７１】
実施例１  密着性の評価
実施例１では以下の要領でＣｕ合金層の第一層の組成を変化させた試料を作成し、Ｃｕ合金層と半導体層との密着性を評価した。
【００７２】
まず、ガラス基板上にプラズマＣＶＤ法によって、膜厚２００ｎｍの、不純物（Ｐ）をドーピングした低抵抗のアモルファスシリコン膜（ｎ−ａ−Ｓｉ：Ｈ層）を成膜した。この低抵抗アモルファスシリコン膜（ｎ−ａ−Ｓｉ：Ｈ層）は、ＳｉＨ4、ＰＨ3を原料としたプラズマＣＶＤを行うことによって形成した。プラズマＣＶＤの成膜温度は３２０℃とした。
【００７３】
続いて、同一のプラズマＣＶＤ装置の同一チャンバー内にて、窒素ガスのみを供給してプラズマを発生させ、上記の低抵抗アモルファスシリコン膜の表面を窒素プラズマにて３０秒間処理し、窒素含有層を形成した。このプラズマに印加したＲＦパワー密度は約０．３Ｗ／ｃｍ2、成膜温度は３２０℃、ガス圧力は６７Ｐａとした。表面をＲＢＳ法およびＸＰＳ法で分析した結果、厚さ約１ｎｍの窒素含有層が形成されていることが確認された。
【００７４】
次いで、上記ＣＶＤ装置から取り出すことなく連続して、膜厚１０ｎｍの、不純物（Ｐ）をドーピングした低抵抗アモルファスシリコン膜を成膜した。この上に、スパッタリング法によってＣｕ−Ｍｎ合金膜を図９に示すようにランダムに種々の条件（Ｍｎ含有量、膜厚）で成膜し、さらにその上に純Ｃｕ膜を５００ｎｍ成膜した。スパッタリングの成膜温度は、室温とした。次に、フォトリソグラフィによりレジストをパターニングして、レジストをマスクとして上記のＣｕ合金膜をエッチングすることにより、密着性試験用のパターンを形成した。なお、本発明におけるＣｕ−Ｓｉ拡散層は前述したように上記Ｃｕ合金膜を成膜した時点で形成されるものであるため、本実施例ではＣｕ合金膜の成膜後に密着性評価試験を行っている。Ｃｕ合金膜成膜後に熱処理を行えば更にＣｕ−Ｓｉ拡散層の形成が促進されるため、Ｃｕ合金膜成膜後における密着性と同等もしくはそれ以上の密着性を実現することができる。
【００７５】
密着性評価は、テープによる剥離試験で評価した。詳細には、Ｃｕ合金膜の表面にカッターナイフで１ｍｍ間隔の碁盤目状の切込みを入れた。次いで、住友３Ｍ社製黒色ポリエステルテープ（製品番号８４２２Ｂ）を上記Ｃｕ合金膜上にしっかり貼り付け、上記テープの引き剥がし角度が６０°になるように保持しつつ、上記テープを一挙に剥がして、上記テープにより剥離した碁盤目の区画数をカウントし、全区画との比率（膜剥離率）を求めた。測定は３回行い、３回の平均値を各試料の膜剥離率とした。
【００７６】
本実施例では、膜剥離率が０〜５％未満のものを○、５％以上５０％未満のものを△、５０％以上のものを×と判定した。結果を図９に示す。
【００７７】
密着性評価試験の結果を示した図９より、第一層のＭｎの含有量ｙ（原子％）と、第一層の膜厚ｘ（ｎｍ）は相互に関連させて制御することが、Ｃｕ合金層と半導体層との密着性を高める上で有効であることがわかる。またｙ（原子％）とｘ（ｎｍ）の関係は、ｙ≧−０．０８５ｘ＋８．０の関係式で整理することができ、前記関係式を満たす場合に密着性を向上させることができる。
【００７８】
実施例２  コンタクト抵抗の測定
表１〜３に示すＣｕ合金層（これらの表には第一層の組成／膜厚のみを記載しており、第２層は純Ｃｕである）と半導体層とのコンタクト抵抗を調べるため、ＴＬＭ法（Ｔｒａｎｓｆｅｒ  Ｌｅｎｇｔｈ  Ｍｅｔｈｏｄ）によりＴＬＭ素子を形成した。
【００７９】
まず、ガラス基板上にプラズマＣＶＤ法により、膜厚約２００ｎｍの不純物（Ｐ）をドーピングした低抵抗アモルファスシリコン膜（ｎ−ａ−Ｓｉ：Ｈ層）を成膜した。続いて、同一のプラズマＣＶＤ装置内にて、窒素ガスのみを供給してプラズマを発生させ、低抵抗アモルファスシリコン膜の表面を窒素プラズマによって３０秒間処理し、窒素含有層を形成した。このプラズマに印加したＲＦパワー密度は焼く０．３Ｗ／ｃｍ2、成膜温度は３２０℃、ガス圧力は６７Ｐａとした。
【００８０】
次いで、ＣＶＤ装置から取り出すことなく連続して、再び不純物（Ｐ）をドーピングした低抵抗のアモルファスシリコン膜を成膜した（膜厚：１０ｎｍ）。その上に表１〜３に示す条件（第一層の組成、第一層膜厚）でＣｕ−Ｘ合金をスパッタ蒸着し、さらに膜厚３００ｎｍの純Ｃｕ膜を成膜した。スパッタリングの成膜温度は、室温とした。フォトリソグラフィによりレジストをパターニングして、レジストをマスクとして上記のＣｕ合金膜をエッチングすることにより、ＴＬＭ評価素子を作成した。最後に３００℃で３０分間の熱処理を行い、Ｃｕ−Ｓｉ拡散層を形成した。
【００８１】
次に、図６および図７を参照しながら、ＴＬＭ法によるコンタクト抵抗の測定原理を説明する。図７（ａ）は上記した要領でＣｕ−Ｓｉ拡散層を形成した後の配線構造を模式的に示す断面図であり、図７（ｂ）はその上面図である。なお、図７（ａ）ではＣｕ−Ｓｉ拡散層は省略している。
【００８２】
まず、図７（ａ）の配線構造において、複数の電極間における電流電圧特性を測定し、各電極間の抵抗値を求めた。こうして得られた各電極間の抵抗値を縦軸とし、電極間距離（トランスファー長、Ｌ）を横軸としてプロットし、図６のグラフを得た。図６のグラフにおいて、ｙ切片の値はコンタクト抵抗Ｒｃの２倍の値（２Ｒｃ）に、ｘ切片の値は実効的なコンタクト長（ＬＴ：ｔｒａｎｓｆｅｒ  ｌｅｎｇｔｈ、トランスファー長）にそれぞれ相当する。以上から、コンタクト抵抗率ρｃは下式にて表される。
ρｃ＝Ｒｃ×ＬＴ×Ｚ
上式中、Ｚは図７（ｂ）に示すように電極幅を示す。
【００８３】
これらの結果を表１〜３に示す。なお、表１には比較のため第一層として純Ｃｕを用いた場合の結果も併記した。
【００８４】
【表１】
2011222567.tif 000003
【００８５】
【表２】
2011222567.tif 000004
【００８６】
【表３】
2011222567.tif 000005
【００８７】
表１〜３の例（表１の純Ｃｕを除く）はいずれも本発明の要件を満足する配線構造であり、ＴＬＭ評価素子を用いて測定した半導体層とのコンタクト抵抗は０．１〜０．３Ω・ｃｍ2である。つまり、本発明の配線構造と半導体層とのコンタクト抵抗は、純Ｃｕと同程度もしくはそれよりも低く、実用的な低コンタクト抵抗を示している。
【００８８】
表２に示した第一層は、Ｍｎ含有量と第一層の膜厚が本発明で規定する好ましい関係式を満たすものであり、密着性だけでなく、半導体層とのコンタクト抵抗も低く抑えられている。また表３は、Ｘ元素としてＮｉ、Ｚｎ、Ｍｇを用いた例であり、低コンタクト抵抗を実現している。
【００８９】
実施例３  電気抵抗率の測定
本実施例では、第一層の膜厚とＣｕ合金層全体（第一層＋第二層）の電気抵抗率の関係、および第一層中のＸ元素の含有量とＣｕ合金層全体（第一層＋第二層）の電気抵抗率の関係を検討した。
【００９０】
実施例１の密着性評価試験用試料と同様にして、第一層としてＣｕ−Ｍｎ合金膜を表４、５に示す種々の条件（第一層膜厚、Ｍｎ含有量）で成膜し、さらにその上に純Ｃｕ膜を成膜した（Ｃｕ合金層全体の膜厚は３００ｎｍ）。
【００９１】
その後、フォトリソグラフィーとウェットエッチングによって線幅１００μｍ、線長１０ｍｍの電気抵抗評価用パターンに加工した。この際、ウェットエッチャントとしては、リン酸：硫酸：硝酸：酢酸＝５０：１０：５：１０の混酸からなる混合液を用いた。そして、枚葉式ＣＶＤ装置を用い、基板を加熱して３５０℃で３０分の熱処理を行い、この熱処理後の電気抵抗を直流四探針法により室温で測定した。
【００９２】
結果を表４、５に示す。
【００９３】
【表４】
2011222567.tif 000006
【００９４】
【表５】
2011222567.tif 000007
【００９５】
表４に示すように、第一層の膜厚の増加に伴ってＣｕ合金層全体の電気抵抗率が上昇する傾向があり、また表５に示すように、第一層中のＭｎ含有量の増加に伴ってＣｕ合金層全体の電気抵抗率が上昇する傾向があった。しかし、表４、５に示すいずれの例においても、Ｃｕ合金層全体の電気抵抗率は実用的な低電気抵抗率を示している。
【００９６】
実施例４  第２の半導体層の厚みと電気抵抗率の関係の検討
本実施例では第２の半導体層の厚みとＣｕ合金層全体（第一層＋第二層）の電気抵抗率の関係を検討した。
【００９７】
まず、ガラス基板上にプラズマＣＶＤ法により、膜厚約２００ｎｍの不純物（Ｐ）をドーピングした低抵抗アモルファスシリコン膜（ｎ−ａ−Ｓｉ：Ｈ層）を成膜した。続いて、同一のプラズマＣＶＤ装置内にて、窒素ガスのみを供給してプラズマを発生させ、低抵抗アモルファスシリコン膜の表面を窒素プラズマによって３０秒間処理し、窒素含有層を形成した。このプラズマに印加したＲＦパワー密度は約０．３Ｗ／ｃｍ2、成膜温度は３２０℃、ガス圧力は６７Ｐａとした。
【００９８】
次いで、ＣＶＤ装置から取り出すことなく連続して、再び不純物（Ｐ）をドーピングした低抵抗のアモルファスシリコン膜を第二半導体層として成膜した。このときの第二半導体層の厚みを０ｎｍ〜５０ｎｍとした。その上に第一層としてＣｕ−１０原子％Ｍｎを、さらにその上に純Ｃｕ膜をスパッタ成膜し、Ｃｕ合金層全体の膜厚では３００ｎｍとした。スパッタリングの成膜温度は室温とした。合金膜評価では上記実施例３と同様のパターンをフォトリソグラフィーとウェットエッチング、ドライエッチングによって加工した。ウェットエッチャントとしては、リン酸：硫酸：硝酸：酢酸＝５０：１０：５：１０の混酸からなる混合液を用いた。そして、枚葉式ＣＶＤ装置を用い、基板を加熱して３００℃で３０分の熱処理を行い、この熱処理後の電気抵抗を直流四探針法により室温で測定した。
【００９９】
結果を図１０に示す。
【０１００】
図１０によれば、第２の半導体層の膜厚が厚くなるにつれ、Ｃｕ合金層全体の電気抵抗率が上昇していることが分かる。配線膜の電気抵抗は既存技術例えばＡｌ−Ｎｄ／Ｍｏ積層構造を３００℃で３０分の熱処理を行なった場合の電気抵抗率５．０μΩｃｍより低く押さえることが望ましい。上記結果より、３００℃で３０分で熱処理を行なった場合、第２の半導体層の厚みを４５ｎｍ以下にすることが望ましい。また、熱処理温度・時間を調整することで電気抵抗上昇率を調整できるが、おおむね４５ｎｍ以下が望ましい。
【０１０１】
実施例５  ＴＦＴ特性の測定
本実施例では、本発明に係る配線構造をソース／ドレイン配線に採用した際のＴＦＴ特性について検討した。
【０１０２】
まず、ガラス基板上にＤＣマグネトロンスパッタ法により、ゲート配線としてＣｕ合金を成膜した。続いてプラズマＣＶＤ法により、膜厚約２００ｎｍのゲート絶縁膜ＳｉＮを形成した。この後、ＣＶＤ装置から取り出すことなく、連続して膜厚約２００ｎｍのａ−Ｓｉ半導体層を成膜した後、不純物（Ｐ）をドーピングした低抵抗アモルファスシリコン膜（ｎ＋−ａ−Ｓｉ層）を４０ｎｍ成膜した。更に、同一のプラズマＣＶＤ装置内にて、窒素ガスのみを供給してプラズマを発生させ、低抵抗アモルファスシリコン膜の表面を窒素プラズマによって３０秒間処理し、窒素含有層を形成した。このプラズマに印加したＲＦパワー密度は約０．３Ｗ／ｃｍ2、成膜温度は３２０℃、ガス圧力は６７Ｐａとした。この後、同一プラズマ装置内で再び不純物（Ｐ）をドーピングした低抵抗のアモルファスシリコン膜を第二半導体層として成膜した。このときの第二半導体層の厚みを５ｎｍとした。
【０１０３】
続いてＤＣマグネトロンスパッタ法によりソース・ドレイン配線として第一層にはＣｕ−１０ａｔ％Ｍｎを、さらにその上に純Ｃｕ膜をスパッタ成膜し、Ｃｕ合金層全体の膜厚では３００ｎｍとした。スパッタリングの基板温度は室温とした。
【０１０４】
この後、フォトリソグラフィー、エッチングによりチャネルを形成し、最後にパッシベーション製膜温度を模擬した熱履歴（３００℃で３０分）を加え、ＴＦＴ構造を形成する。より詳細には、フォトリソグラフィーにてパターンを形成した後、ウェットエッチャントＣｕ−０２（関東化学（株））にてＣｕ合金層をエッチングし、続いてドライエッチングにて、ｎ＋−ａ−Ｓｉ(第二半導体層)、（Ｎ，Ｃ，Ｆ，Ｏ）層、ｎ＋−ａ−Ｓｉ層をエッチングした。ドライエッチングではＲＦパワー密度５０Ｗ、ガス比Ａｒ：ＳＦ６＝８０：５、ガス圧力６０Ｐａとした。最後にパッシベーション製膜温度を模擬した熱履歴（３００℃で３０分）を加え、ＴＦＴ構造を形成した。図１１に本プロセスで形成したＴＦＴのＩｄ−Ｖｇ特性を示す。
【０１０５】
図１１のグラフより、オフ電流とオン電流の比は６桁程度となり、ソースドレイン配線膜に従来のＣｕ／Ｍｏ積層構造（Ｃｕ系合金配線膜とＴＦＴの半導体層との間にＭｏ等のバリアメタル層が設けられた積層構造）を適用した場合のＴＦＴのオフ電流とオン電流の比と同程度であることが分かった。従って、本発明を適用したＴＦＴも、何ら問題なく動作することが分かった。
【図９】
2011222567.tif 000008
【図１０】
2011222567.tif 000009
【図１１】
2011222567.tif 000010
【図１Ａ】
2011222567.tif 000011
【図１Ｂ】
2011222567.tif 000012
【図１Ｃ】
2011222567.tif 000013
【図２】
2011222567.tif 000014
【図３】
2011222567.tif 000015
【図４】
2011222567.tif 000016
【図５】
2011222567.tif 000017
【図６】
2011222567.tif 000018
【図７】
2011222567.tif 000019
【図８】
2011222567.tif 000020