(57)【要約】【課題】ゲートインパネル(ＧＩＰ)型の液晶表示装置のゲート駆動回路及びゲート配線のラインディレーによる誤作動現象を改善する。【解決手段】本発明の液晶表示装置は、各々が表示領域と非表示領域とを含み、一定間隔だけ離隔された第１基板及び第２基板と；前記第１基板と前記第２基板との間に配置された液晶層と；前記第１基板と前記第２基板との間の前記非表示領域に配置されたシールパターンと；前記第１基板の前記非表示領域に配置されたゲート駆動回路と；前記第１基板と前記第２基板との間の前記表示領域に配置された複数のコラムスペーサーと；前記非表示領域の前記ゲート駆動回路と前記第２基板との間に配置される第１補助スペーサーと；前記第１基板と前記第２基板との間に、前記表示領域の端部に沿って配置された第２補助スペーサーとを含み、前記第１及び第２補助スペーサーは、複数のパターンが配列されたハニカム構造である。【選択図】図４
2011065194.tif 000002
【特許請求の範囲】
【請求項１】
各々が表示領域と非表示領域とを含み、一定間隔だけ離隔された第１基板及び第２基板と；
前記第１基板と前記第２基板との間に配置された液晶層と；
前記第１基板と前記第２基板との間の前記非表示領域に配置されたシールパターンと；
前記第１基板の前記非表示領域に配置されたゲート駆動回路と；
前記第１基板と前記第２基板との間の前記表示領域に配置された複数のコラムスペーサーと；
前記非表示領域の前記ゲート駆動回路と前記第２基板との間に配置される第１補助スペーサーと；
前記第１基板と前記第２基板との間に、前記表示領域の端部に沿って配置された第２補助スペーサーとを含み、
前記第１及び第２補助スペーサーは、複数のパターンが配列されたハニカム構造であることを特徴とする液晶表示装置。
【請求項２】
前記ゲート駆動回路に入力信号配線が接続され、前記第１補助スペーサーは、前記入力信号配線の上部に配置されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第２基板の前記表示領域及び前記非表示領域に配置される共通電極をさらに含み、前記第１補助スペーサーは、前記第２基板の前記非表示領域において前記共通電極の上部に位置することを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記第１及び第２基板は、複数の単位セルを含み、前記単位セルの間に第３補助スペーサーが配置されることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記第１及び第２基板は、複数の単位セルを含み、前記単位セル同士の間に第２補助スペーサーが配置されることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記ゲート駆動回路は、前記シールパターンよりも内側に位置することを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記第１補助スペーサーは、前記コラムスペーサーと同一物質で形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
前記第１補助スペーサーは、有機物質で形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項９】
表示領域と非表示領域とが定義されている第１基板及び第２基板を準備する段階と；
前記第１基板の前記非表示領域にゲート駆動回路を形成する段階と；
前記第１及び第２基板のいずれかの前記表示領域に複数のコラムスペーサーを形成する段階と；
前記第１及び第２基板のいずれかの前記非表示領域に前記ゲート駆動回路上に第１補助スペーサーを形成する段階と；
前記表示領域の端部に複数のパターンが配列されたハニカム構造の第２補助スペーサーを形成する段階と；
前記第１及び第２基板のいずれかの前記非表示領域にシールパターンを形成する段階と；
前記第１及び第２基板を合着する段階とを含むことを特徴とする液晶表示装置の製造方法。
【請求項１０】
前記第１補助スペーサーを形成する段階は、前記コラムスペーサーを形成する段階と同時に行われることを特徴とする請求項９に記載の液晶表示装置の製造方法。
【請求項１１】
前記第１補助スペーサーは、有機物質で形成されることを特徴とする請求項９に記載の液晶表示装置の製造方法。
【請求項１２】
前記第１補助スペーサーは、ハニカム構造であることを特徴とする請求項１１に記載の液晶表示装置の製造方法。
【請求項１３】
前記シールパターン、前記ゲート駆動回路、前記コラムスペーサー及び前記第１補助スペーサーを各々が含む複数の単位セルを前記第１及び第２基板上に形成する段階と；
前記単位セル同士の間に第２補助スペーサーを形成する段階と；
前記第１及び第２基板を前記単位セルごとに切断する段階とをさらに含み、
前記第１補助スペーサーを形成する段階は、前記第２補助スペーサーを形成する段階と同時に行われることを特徴とする請求項９に記載の液晶表示装置の製造方法。
【請求項１４】
前記ゲート駆動回路を形成する段階は、前記ゲート駆動回路への信号配線を形成する段階を含み、前記第１補助スペーサーは、前記入力信号配線に対応する位置に形成されることを特徴とする請求項９に記載の液晶表示装置の製造方法。
【請求項１５】
前記第１及び第２基板を合着する段階の後、前記第１基板と前記第２基板との間に液晶を注入する段階をさらに含むことを特徴とする請求項９に記載の液晶表示装置の製造方法。
【請求項１６】
前記第１及び第２基板を合着する段階の前に、前記第１及び第２基板のいずれかに液晶を滴下する段階をさらに含むことを特徴とする請求項９に記載の液晶表示装置の製造方法。
【請求項１７】
前記シールパターンは前記第２基板に形成され、前記液晶は前記第１基板に滴下されることを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、より詳しくは、ゲートインパネル(Gate In Panel、以下、ＧＩＰ)型の液晶表示装置のゲート駆動回路及びゲート配線のラインディレー(line delay)による誤作動現象を改善した液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
一般的に液晶表示装置は、特定の形態に配列されている液晶物質に電界を形成して、この液晶物質の配列を変化させることによって液晶パネルを通過する光の透過率を調節して、ここに対応する画像を表示する平板表示装置である。
【０００３】
液晶パネルは、透明電極が各々形成された二つの基板を対向するように配置して、両基板間に液晶層を介在して封止する工程を行い、二つの基板の外側に偏光板を付着して完成する。
【０００４】
また、液晶セルの光の透過量は、二つの電極に印加される電圧の強度によって調節し、光のシャッター効果によって文字/画像を表示する。
【０００５】
図１は、一般的な液晶表示装置用液晶セルの製造工程を段階別に示した工程フローチャートである。
【０００６】
ｓｔ１は、薄膜トランジスタ及び薄膜トランジスタに連結された画素電極を有する第１基板と、カラーフィルター及びカラーフィルターを覆う領域に形成された共通電極を有する第２基板を用意する段階である。
【０００７】
ｓｔ２は、第１基板、第２基板の画素電極及び共通電極を覆う領域に第１配向膜、第２配向膜を各々形成する段階である。この段階では、高分子の薄膜の塗布とラビング工程を含む。高分子の薄膜は、第１基板、第２基板上の全体に均一な厚さで蒸着させて、ラビングも均一にする。ラビングは、液晶の初期の配列方向を決める重要な工程であって、配向膜のラビングによって正常な液晶の駆動が可能であり、均一なディスプレイの特性を有する。一般的に、高分子の薄膜物質としては、有機物質であるポリイミド系物質が主に利用されている。
【０００８】
ｓｔ３は、第１基板、第２基板のいずれかの基板上に、シールパターンを形成する段階である。液晶セルでシールパターンは、液晶注入のためのセルギャップの形成と注入された液晶が漏洩するのを防ぐ二つの機能をして、熱硬化性樹脂で構成されたシーラントに所定のガラス繊維(glass fiber)を混合して使用する。シールパターンを形成する方法としては、スクリーン印刷法とディスペンサ印刷法が利用される。
【０００９】
ｓｔ４は、第１基板、第２基板のいずれかの基板上に、スペーサーを散布する段階である。
スペーサーは、第１及び第２基板間のセルギャップを精密で均一に維持するための目的として利用されるので、この段階では、スペーサーを均一な密度に散布して、散布方式は、アルコール等にスペーサーを混合して噴射する湿式散布法とスペーサーのみを散布する乾式散布法とに区分される。
例えは、シールパターンとスペーサーは、相互に異なる基板に形成して、シールパターンは、比較的に平坦化特性の良い第２基板上に、スペーサーは、下部基板を構成する第１基板上に形成することができる。
【００１０】
ｓｔ５は、第１基板、第２基板を合着する段階である。第１基板と第２基板との合着工程は、各基板の設計時に与えられるマージンによって決まるが、両基板の合着誤差の範囲を超えてしまうと、光が漏れて液晶セルの駆動時に望まれる画質の特性が期待できなくなるために、普通、数μｍの精度が要求される。
【００１１】
ｓｔ６は、合着された二つの基板をセル単位に切断する工程である。
セルの切断工程は、ガラス基板より硬度の高いダイヤモンド材質のペンで基板の表面に切断線を形成するスクライブ(scribe)工程と力を加えて切断するブレーク(break)工程によって行われる。
【００１２】
ｓｔ７は、セル単位に切断した二つの基板間に液晶を注入する段階である。
液晶セルは、数百ｃｍ２の面積に数μｍのギャップを有する。従って、このような構造のセルに効果的に液晶を注入する方法としては、セルの内外の圧力差を利用した真空注入法が最も幅広く利用される。
【００１３】
液晶を注入した後には、液晶の注入口を封止する工程を行う。その後、品質検査をして選別された液晶セルの外側に偏光板を付着し、外部システムから入力されるＲＧＢデータ及び各種の制御信号を適切な電気的信号に変換する駆動回路が液晶パネルと別途のＰＣＢ基板に製作され付着する。
【００１４】
このような液晶表示装置において、最近は、ゲート駆動回路を液晶パネル内に実装して、製造原価を節減し、全力消費を最小化するゲートインパネルＧＩＰ方式の液晶表示装置が提案された。
【００１５】
図２は、従来のＧＩＰ方式の液晶表示装置を示した図である。
図２に示したように、液晶パネル１には、多数のゲート配線ＧＬとデータ配線ＤＬが交差して配列されて、そのゲート配線ＧＬとデータ配線ＤＬの交差点に画素Ｐが位置して、このような画素Ｐには、スイッチング素子である薄膜トランジスタと、薄膜トランジスタＴに連結された画素電極を備える。この時、薄膜トランジスタＴは、ゲート配線ＧＬから信号の入力を受けてスイッチング動作をして、データ配線ＤＬと画素電極を電気的に連結する。画素電極は、共通電極と共に液晶キャパシターＣｌｃを形成して、液晶キャパシターＣｌｃは、ストレージキャパシターＣｓｔに連結される。
【００１６】
ここで、薄膜トランジスタＴが形成される部分を表示領域ＡＡで定義して、これ以外の部分、後述する駆動回路が実装される部分は、非表示領域ＮＡで定義する。
【００１７】
ゲート駆動回路２は、ゲート駆動信号をゲート配線ＧＬに順に供給して液晶パネル１上の画素が１水平ライン分ずつ選択されるようにする。また、データ駆動回路３は、ゲート配線ＧＬが順に選択される度に、データ配線ＤＬにＲＧＢデータ信号を供給する。従って、画素別に供給されるデータ信号により画素電極と共通電極間に電界が形成されて、この電界によって液晶層の光透過率を調節して画像を表示する。
【００１８】
このようなＧＩＰ方式の液晶表示装置のゲート駆動回路２は、画素ＰのＴＦＴと同一な工程を行って液晶パネル１の基板上に構成される。すなわち、図１のｓｔ１段階で、薄膜トランジスタ及び薄膜トランジスタに連結された画素電極を第１基板に形成する時、共に形成される。参考として、データ駆動回路３は、液晶パネル１の基板上に構成されたり、されなかったりする場合がある。
【００１９】
図３は、ＧＩＰ方式の液晶表示装置で、ゲート駆動回路の構成を概略的に示したブロック図である。
図３に示したように、ゲート駆動回路２は、４個のクロック信号の入力を受けて駆動するＮ(Ｎは、自然数)個のステージ回路で構成されるシフトレジスタを含む。
【００２０】
ステージ回路のうち、第１ステージ回路は、第１クロック信号ＣＬＫ  １と、外部から開始信号ＶｓｔＮ)の入力を受けて１番目の水平ラインに第１ゲート駆動信号Ｖｏｕｔ１を出力する。第２ステージ回路は、第２クロック信号ＣＬＫ２と、開始信号として第１ゲート駆動信号Ｖｏｕｔ１の入力を受けて２番目の水平ラインに第２ゲート駆動信号Ｖｏｕｔ２を出力する。第３ステージ回路は、第３クロック信号ＣＬＫ３と、開始信号として第２ゲート駆動信号Ｖｏｕｔ２の入力を受けて３番目の水平ラインに第３ゲート駆動信号Ｖｏｕｔ３を出力する。第４ステージ回路は、第４クロック信号ＣＬＫ４と、開始信号として第３ゲート駆動信号Ｖｏｕｔ３の入力を受けて４番目の水平ラインに第４ゲート駆動信号Ｖｏｕｔ４を出力する。第５ステージ回路は、第１クロック信号ＣＬＫ１と、開始信号として第４ゲート駆動信号Ｖｏｕｔ４の入力を受けて５番目の水平ラインに第５ゲート駆動信号Ｖｏｕｔ５を出力する。最後に、Ｎ番目のステージ回路は、第ｍクロック信号(ＣＬＫｍ：ｍは、１ないし４のいずれか)とＮ−１番目のステージ回路のゲート駆動信号Ｖｏｕｔ(Ｎ−１)を開始信号ＶｓｔＮとして入力を受けて、Ｎ番目の水平ラインにＮ番目のゲート駆動信号ＶｏｕｔＮが出力される。
【００２１】
このような構造のＧＩＰゲート駆動回路２のステージ回路は、各々が多数の薄膜トランジスタを含み、これは、液晶パネル１の表示領域ＡＡに形成される薄膜トランジスタよりそのチャンネルの幅(Channel Width)が数百倍に達する。
【００２２】
これにより、非表示領域Ｎ/Ａに実装されるゲート駆動回路２の薄膜トランジスタは、第２基板との寄生容量(Parasitic Capacitance)が表示領域Ａ/Ａよりさらに大きくなる。このような寄生容量は、薄膜トランジスタの特性を低下させ、これはゲート駆動信号ＶｏｕｔＮに影響を与えて誤作動の主な原因になる。
【００２３】
また、前述したように、非表示領域ＮＡにゲート駆動回路２が形成された状態で図１の液晶セルの製造工程を行う場合、ゲート駆動回路２に異物が流入される場合がある。一つの薄膜トランジスタにでも異物が挿入されると、短絡が起こり、これに連結された一つのステージ回路全体がオフになる不良が発生し得る。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開平８−２４８４２７号公報
【特許文献２】特開平１１−２７１８０３号公報
【特許文献３】韓国特許出願公開第２００５−１０５５２９号明細書
【特許文献４】米国特許出願公開第２００５／０１４０９１２号明細書
【特許文献５】米国特許第４２９５７１２号明細書
【発明の概要】
【発明が解決しようとする課題】
【００２５】
本発明は、前述したような問題を解決するためのものであり、ＧＩＰ方式の液晶表示装置のゲート駆動回路に含まれる薄膜トランジスタのチャンネルと共通電極間に存在する寄生容量による誤作動を防ぐＧＩＰ型の液晶表示装置及びその製造方法を提供することを目的とする。
また、ゲート駆動回路における異物の流入による短絡の問題を解決できるＧＩＰ型の液晶表示装置及びその製造方法を提供することをも目的とする。
さらに、中型もしくは大型の表示パネルを備える液晶表示装置において、ゲート駆動回路と接続される信号配線のラインディレーによってゲート駆動信号の出力が低下される現象を防ぐことのできる液晶表示装置及びその製造方法を提供することをも目的としている。
【課題を解決するための手段】
【００２６】
前述したような目的を達成するために、本発明の液晶表示装置は、各々が表示領域と非表示領域とを含み、一定間隔だけ離隔された第１基板及び第２基板と；前記第１基板と前記第２基板との間に配置された液晶層と；前記第１基板と前記第２基板との間の前記非表示領域に配置されたシールパターンと；前記第１基板の前記非表示領域に配置されたゲート駆動回路と；前記第１基板と前記第２基板との間の前記表示領域に配置された複数のコラムスペーサーと；前記非表示領域の前記ゲート駆動回路と前記第２基板との間に配置される第１補助スペーサーと；前記第１基板と前記第２基板との間に、前記表示領域の端部に沿って配置された第２補助スペーサーとを含み、前記第１及び第２補助スペーサーは、複数のパターンが配列されたハニカム構造であることを特徴とする。
【００２７】
前記ゲート駆動回路に入力信号配線が接続され、前記第１補助スペーサーは、前記入力信号配線の上部に配置される。
【００２８】
前記第２基板の前記表示領域及び前記非表示領域に配置される共通電極をさらに含み、前記第１補助スペーサーは、前記第２基板の前記非表示領域において前記共通電極の上部に位置する。
【００２９】
前記第１及び第２基板は、複数の単位セルを含み、前記単位セルの間に第３補助スペーサーが配置される。
【００３０】
前記第１及び第２基板は、複数の単位セルを含み、前記単位セル同士の間に第２補助スペーサーが配置される。
【００３１】
前記ゲート駆動回路は、前記シールパターンよりも内側に位置する。
【００３２】
前記第１補助スペーサーは、前記コラムスペーサーと同一物質で形成される。
【００３３】
前記第１補助スペーサーは、有機物質で形成される。
【００３４】
本発明による液晶表示装置の製造方法は、表示領域と非表示領域とが定義されている第１基板及び第２基板を準備する段階と；前記第１基板の前記非表示領域にゲート駆動回路を形成する段階と；前記第１及び第２基板のいずれかの前記表示領域に複数のコラムスペーサーを形成する段階と；前記第１及び第２基板のいずれかの前記非表示領域に前記ゲート駆動回路上に第１補助スペーサーを形成する段階と；前記表示領域の端部に複数のパターンが配列されたハニカム構造の第２補助スペーサーを形成する段階と；前記第１及び第２基板のいずれかの前記非表示領域にシールパターンを形成する段階と；前記第１及び第２基板を合着する段階とを含むことを特徴とする。
【００３５】
前記第１補助スペーサーを形成する段階は、前記コラムスペーサーを形成する段階と同時に行われる。
【００３６】
前記第１補助スペーサーは、有機物質で形成される。
【００３７】
前記第１補助スペーサーは、ハニカム構造である。
【００３８】
前記シールパターン、前記ゲート駆動回路、前記コラムスペーサー及び前記第１補助スペーサーを各々が含む複数の単位セルを前記第１及び第２基板上に形成する段階と；前記単位セル同士の間に第２補助スペーサーを形成する段階と；前記第１及び第２基板を前記単位セルごとに切断する段階とをさらに含み、前記第１補助スペーサーを形成する段階は、前記第２補助スペーサーを形成する段階と同時に行われる。
【００３９】
前記ゲート駆動回路を形成する段階は、前記ゲート駆動回路への信号配線を形成する段階を含み、前記第１補助スペーサーは、前記入力信号配線に対応する位置に形成される。
【００４０】
前記第１及び第２基板を合着する段階の後、前記第１基板と前記第２基板との間に液晶を注入する段階をさらに含む。
【００４１】
前記第１及び第２基板を合着する段階の前に、前記第１及び第２基板のいずれかに液晶を滴下する段階をさらに含む。
【００４２】
前記シールパターンは前記第２基板に形成され、前記液晶は前記第１基板に滴下される。
【００４３】
以下、図面を参照して、本発明の実施例による液晶表示装置及びその製造方法を説明する。
【発明の効果】
【００４４】
本発明の実施例によるＧＩＰ方式の液晶表示装置及びその製造方法は、ゲート駆動回路に含まれる薄膜トランジスタのチャンネルと第２基板間に存在する寄生容量による誤作動を防ぎ、また、製造工程の際に、ゲート駆動回路に異物が流入することを防ぐ。
さらに、中型もしくは大型の表示パネルを備える液晶表示装置において、ゲート駆動回路と接続される信号配線のラインディレーによってゲート駆動信号の出力が低下される現象を防ぐ。
【図面の簡単な説明】
【００４５】
【図１】一般的な液晶表示装置用液晶セルの製造工程を段階別に示したフローチャートである。
【図２】従来のＧＩＰ方式の液晶表示装置を示した図である。
【図３】ＧＩＰ方式の液晶表示装置で、ゲート駆動回路の構成を概略的に示したブロック図である。
【図４】本発明の第１実施例による液晶表示装置用液晶パネルの平面図である。
【図５】図４のＶ−Ｖ’線に沿って切断した断面図である。
【図６】本発明の第２実施例の液晶表示装置用液晶パネルの断面図である。
【図７】本発明の第３実施例による液晶表示装置用液晶パネルの平面図である。
【図８】図７のＶＩＩＩ−ＶＩＩＩ’線に沿って切断した断面図である。
【図９】本発明の第４実施例による液晶表示装置用液晶パネルの平面図である。
【図１０】図９のＸ−Ｘ’線に沿って切断した断面図である。
【図１１】本発明の第５実施例による液晶表示装置用液晶パネルの平面図である。
【発明を実施するための形態】
【００４６】
本発明の実施例は、液晶表示装置の製造工程において、従来と同様の工程を含む。従来の製造工程におけるｓｔ４段階では、スペーサーとしてボールスペーサー(ball spacer)が幅広く利用されていた。これに対して、本発明においては、最近提案されたフォトエッチング工程を利用して、一定な位置にスペーサーパターンを形成する方式のコラムスペーサーを利用する。
【００４７】
コラムスペーサーによると、セルギャップを容易に維持して、非画素領域上に固定されるように形成できるので、スペーサーによる光漏れの発生を減らすことができる。また、より小さいセルギャップが要求されるモデルに適用した場合にも、セルギャップを精密に制御し、スペーサーの位置の固定によって製品の堅固性を高めることができ、物が画面に触れた時のリップル現象を防ぐことができるという長所を有する。
【００４８】
図４は、本発明の第１実施例による液晶表示装置の液晶パネルの平面図である。
図４に示したように、本発明の実施例による液晶パネル１００は、ゲート駆動回路１２０が実装される非表示領域ＮＡを含む第１基板１０２が配置されており、第１基板１０２と対向された位置には、コラムスペーサー２０４が形成される第２基板１０４が配置されていて、第１基板１０２、第２基板１０４の枠部には、側部に液晶注入口２１０を有するシールパターン２２０が形成されている。
【００４９】
シールパターン２２０の領域の内側は、画面を表示する表示領域ＡＡとして定義される。表示領域ＡＡ内には、感光性物質であるフォトレジストを利用したパターニング工程で定義されるフォトエッチング工程によって表示領域ＡＡ内のセルギャップを一定に維持する役割のコラムスペーサー２０４が相互に一定間隔離隔して複数形成されている。コラムスペーサー２０４の材質としては、アクリル系有機物が利用される。また、感光性有機物質を利用して、別途のフォトレジストなしに、当該感光性有機物質を直接露光及び現像することによって形成することもできる。
【００５０】
また、第１基板１０２と第２基板１０４との間には、液晶層(図示せず)が形成されている。
【００５１】
さらに、第２基板１０４には、ゲート駆動回路１２０の上部に、コラムスペーサー２０４と同一物質で形成された補助スペーサー２０２が形成されている。
【００５２】
補助スペーサー２０２は、コラムスペーサー２０４と同一工程で同一物質で形成される。別途の追加工程は不要である。
【００５３】
補助スペーサー２０２は、望ましくは、ゲート駆動回路１２０の上部をできるだけ全部覆う形態で形成される。補助スペーサー２０２の材質としては、例えば有機物が使用される。
これによって、補助スペーサー２０２がゲート駆動回路１２０の上部を覆い、図１のｓｔ５段階である第１基板１０２と第２基板１０４とを合着する段階以後の工程で発生する異物の流入が防げる。
【００５４】
図５は、図４のＶ−Ｖ’線に沿って切断した断面図である。
図５に示したように、液晶パネル１００の側部においては、第１基板１０２及び第２基板１０４が所定距離離隔して合着されている。シールパターン２２０よりも内側には表示領域ＡＡが形成され、この部分には、液晶層１６０が形成される。一方、シールパターン２２０より外側には非表示領域ＮＡが形成される。
【００５５】
また、非表示領域ＮＡにおいて、第１基板１０２の上部にはゲート駆動回路１２０及びその信号配線１２５が実装される。第２基板１０４の下部には、共通電極１０６が形成され、特に、ゲート駆動回路１２０に対応する位置に補助スペーサー２０２が形成されている。
これによって、第１及び第２基板１０２、１０４の合着工程以後に発生する異物の流入が防げる。
【００５６】
以下、図面を参照して、本発明の他の実施例による液晶表示装置及びその製造方法を説明する。
【００５７】
本発明の他の実施例は、液晶パネルの大型化によってゲート駆動回路の信号配線が長くなることにより発生するラインディレーによるゲート駆動信号の出力低下現象を改善するためのものである。
【００５８】
図６は、本発明の第２実施例による液晶表示装置用液晶パネルの断面図である。図６では、便宜上、第１実施例の一例と同一な構成要素には、同一な符号を示している。
【００５９】
図６に示したように、液晶パネル１００の側部において、第１基板１０２及び第２基板１０４が所定距離離隔して合着されている。シールパターン２２０より内側には表示領域ＡＡが形成され、この部分には液晶層１６０が形成される。シールパターン２２０より外側には、共通電極１０６が延長して形成される非表示領域ＮＡが形成される。これは、第１実施例と同様の構造であるが、非表示領域ＮＡで第１基板１０２の上部に実装されるゲート駆動回路１２０の信号配線１２５に対応する位置に第２基板１０４の補助スペーサー３０２が形成されている点で第１実施例と異なる。
【００６０】
第１実施例及び第２実施例の構成を併せて、ゲート駆動回路１２０及びその信号配線１２５の両方の上部に補助スペーサー(図５の２０２、図６の３０２)を配置することもできる。この場合、ゲート駆動回路１２０とその信号配線１２５との段差を考慮する必要がある。
【００６１】
第２基板１０４上の共通電極１０６を第１基板１０２上に実装される駆動回路(図示せず)に連結するため、一般的には、銀接点(Ag−dot)が第１基板１０２と第２基板１０４との間に形成される。 しかし、このような銀接点を形成する工程は、非常に複雑で多くの時間を必要とするという問題がある。従って、最近、導電性ボールスペーサーを内部に含むシールパターンを利用して共通電極を駆動回路に連結させる方法が提案されている。
【００６２】
このようなシールパターンを利用する本発明の第３実施例による液晶パネルを図７及び図８に示している。図７は、本発明の第３実施例による液晶表示装置用液晶パネルの平面図であって、図８は、図７のＶＩＩＩ−ＶＩＩＩ’線に沿って切断した断面図である。
【００６３】
図７と図８に示したように、本発明の第３実施例による液晶パネル４００は、第１基板４０２及び第２基板４０４を含み、第１基板４０２及び第２基板４０４には、画像が表示される表示領域ＡＡと表示領域を取り囲む非表示領域ＮＡとが定義される。図面には示していないが、表示領域ＡＡの第１基板４０２の内側面においては、複数のゲート配線とデータ配線が交差して画素領域を定義している。ゲート配線とデータ配線の交差地点には薄膜トランジスタが配置されており、各画素領域には、薄膜トランジスタに連結される画素電極が配置されている。また、画素領域には、画素電極に連結されるストレージキャパシターがさらに配置される。表示領域ＡＡの第２基板４０４の内側面には、ブラックマトリックス(図示せず)とカラーフィルター層(図示せず)及び共通電極４０６が形成されている。共通電極４０６は、画素電極と共に液晶キャパシターを形成して、非表示領域ＮＡまで延在している。
【００６４】
表示領域ＡＡにおいて、画素領域以外の部分には、複数のコラムスペーサー５０４が形成され、第１基盤４０２と第２基板４０４との間の間隔を均一に維持する。
【００６５】
非表示領域ＮＡには、表示領域ＡＡを取り囲むシールパターン５２０が形成されており、シールパターン５２０の内側には、ゲート駆動回路４２０及びその信号配線４２５が形成されている。ゲート駆動回路４２０の上部には、補助スペーサー５０２が形成されている。コラムスペーサー５０４とシールパターン５２０は、相互に異なる基板に形成されてもよい。すなわち、コラムスペーサー５０４は第２基板４０４に形成されて、シールパターン５２０は第１基板４０２に形成される。または、コラムスペーサー５０４とシールパターン５２０は、同一基板に形成されてもよい。
【００６６】
表示領域ＡＡにおいて、第１基板４０２と第２基板４０４との間には、液晶層４６０が形成されている。
【００６７】
ここで、シールパターン５２０は、液晶滴下方式に利用される閉構造を有する。液晶滴下方式を利用した液晶表示装置の製造方法では、液晶パネルの一基板上にシールパターンを形成して、他の基板上にコラムスペーサーを形成した後、コラムスペーサーが形成された基板上に液晶を滴下する。それから、二つの基板を合着して、合着された二つの基板をセル単位に切断する。このような液晶滴下方式は、基板上に直接液晶を滴下するので所要時間が短く、基板に滴下される液晶の量が正確に制御されるので、液晶の消耗率を低減することができる。この時、シールパターンが形成された基板上に液晶を滴下することもできるが、シールパターンと液晶の接触による不良を最小化するために、望ましくは、シールパターンと異なる基板上に液晶を滴下する。 
【００６８】
前述したように、シールパターン５２０の内部には、導電性ボールスペーサーが形成される。従って、ゲート駆動回路４２０がシールパターン５２０よりも外側に形成される場合、シールパターン５２０がゲート駆動回路４２０及びゲート配線(図示せず)と接触することにより、相互に異なるゲート配線間、またはゲート配線と共通電極４０６との間に電気的短絡が発生する。これを防ぐために、本発明の第３実施例では、ゲート駆動回路４２０がシールパターン５２０よりも内側に配置される。
【００６９】
ところが、ゲート駆動回路４２０がシールパターン５２０よりも内側に位置する場合、液晶層４６０がゲート駆動回路４２０の上部にも位置するので、ゲート駆動回路４２０と共通電極４０６との間に液晶層４６０を誘電体とする寄生容量が生ずる。 
【００７０】
従って、本発明の第３実施例では、ゲート駆動回路４２０の上部に補助スペーサー５０２を形成して、ゲート駆動回路４２０と共通電極４０６との間に寄生容量が生ずることを防止する。ここで、補助スペーサー５０２は、有機物で形成されて、工程数を減少するためにコラムスペーサー５０４と同一物質で同一工程によって形成される。補助スペーサー５０２は、できるだけゲート駆動回路４２０の上部を全部覆う形態で形成される。
【００７１】
また、第２実施例のように、補助スペーサー５０２を信号配線４２５の上部に形成したり、ゲート駆動回路４２０と信号配線４２５の両方の上部に補助スペーサー５０２を形成したりすることもできる。
【００７２】
前述したように、液晶をシールパターンとは異なる基板上に滴下する場合、液晶が表示領域の外側の方に流れる問題が発生することもある。従って、本発明では、これを防ぐために、表示領域の端側にハニカム構造の補助スペーサーをさらに形成する。このようなハニカム構造の補助スペーサーを含む本発明の第４実施例による液晶パネルを図９及び図１０に示している。
【００７３】
図９は、本発明の第４実施例による液晶表示装置用液晶パネルの平面図であって、図１０は、図９のＸ−Ｘ’線に沿って切断した断面図である。
【００７４】
図９及び図１０に示したように、本発明の第４実施例による液晶パネル６００は、第１基板６０２及び第２基板６０４を含み、第１基板６０２及び第２基板６０４には、画像が表示される表示領域ＡＡと表示領域を取り囲む非表示領域ＮＡが定義される。 
【００７５】
表示領域ＡＡには、画素領域以外の部分に複数のコラムスペーサー７０４が形成されて、第１基板６０２と第２基板６０４との間の間隔を均一に維持する。
【００７６】
非表示領域ＮＡには、表示領域ＡＡを取り囲むシールパターン７２０が形成されており、非表示領域ＮＡのシールパターン７２０の内側には、ゲート駆動回路６２０及びその信号配線６２５が形成されている。シールパターン７２０は、閉構造を有して、内部に導電性ボールスペーサーを含む。ゲート駆動回路６２０の上部には、第１補助スペーサー７０２が形成されている。
表示領域ＡＡの端側には、第２補助スペーサー７０６がさらに形成される。
【００７７】
シールパターン７２０よりも内側の第１基板６０２と第２基板６０４との間には、液晶層４６０が形成されている。
【００７８】
第１補助スペーサー７０２は、表示領域ＡＡの端側の一側まで延長され、第２補助スペーサー７０６と共に液晶層４６０を取り囲む。第１及び第２補助スペーサー７０２、７０６は、複数のパターンが細かく離隔されるハニカム構造である。従って、前述したように、第１及び第２補助スペーサー７０２、７０６は、滴下された液晶が表示領域ＡＡの外側の方に流れるのを防ぐ。
【００７９】
工程数の減少のために、このような第１及び第２補助スペーサー７０２、７０６は、望ましくは、コラムスペーサー７０４と同一物質で同一工程によって形成される。一方、このようなハニカム構造の第１補助スペーサー７０２は、信号配線６２５の上部に形成されたり、ゲート駆動回路６２０と信号配線６２５の両方の上部に形成されたりすることもできる。
【００８０】
このように、本発明の第４実施例では、ゲート駆動回路６２０の上部にハニカム構造の第１補助スペーサー７０２を形成することにより、ゲート駆動回路６２０と共通電極６０６間に発生する寄生容量が防げる。
【００８１】
前述したように、液晶表示装置は、大型の基板上に液晶パネルになる単位セルを複数形成した後、これを各々単位セルに切断して形成する。 この時、基板の大きさが大きくなるほど、製造工程の際に二つの基板間の間隔を均一に維持することが重要となるので、このために、単位セル間には、別途の補助スペーサーを形成する。
【００８２】
このような単位セル間の補助スペーサーを含む本発明の第５実施例による液晶パネルを図１１に示している。図１１は、本発明の第５実施例による液晶表示装置用液晶パネルの平面図である。図１１は、各々液晶パネルになる複数の単位セルを含む二つの基板が合着される模様を示している。
【００８３】
図１１に示したように、各単位セル(Ｃ１、Ｃ２、Ｃ３、Ｃ４)には、表示領域ＡＡと非表示領域ＮＡが定義されている。表示領域ＡＡには、複数のコラムスペーサー９０４が形成されており、液晶層(図示せず)が形成されている。
【００８４】
非表示領域ＮＡには、表示領域ＡＡを取り囲むシールパターン９２０が形成されていて、シールパターン９２０の内側には、ゲート駆動回路８２０が位置する。ゲート駆動回路８２０の上部には、第１補助スペーサー９０２が形成されている。単位セル(Ｃ１、Ｃ２、Ｃ３、Ｃ４)間には、第２補助スペーサー９１０が形成されている。単位セル(Ｃ１、Ｃ２、Ｃ３、Ｃ４)のうち、任意の二つの間に位置する第２補助スペーサー９１０は、他の部分に位置するのとは分離された形態であったり、一つのパターンであったりする。
ここで、第１補助スペーサー９０２は、単位セル(Ｃ１、Ｃ２、Ｃ３、Ｃ４)間の第２補助スペーサー９１０と同一物質で、同一工程によって形成される。
【００８５】
前述したように、本発明の望ましい実施例を参照して説明したが、該当技術分野の当業者は、特許請求の範囲に記載した本発明の技術的思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができる。
【符号の説明】
【００８６】
ＡＡ：表示領域                
ＮＡ：非表示領域
１００：液晶パネル            
１０２：第１基板
１０４：第２基板              
１２０：ゲート駆動回路
２０２：補助スペーサー         
２０４：コラムスペーサー
２２０：シールパターン
【図１】
2011065194.tif 000003
【図２】
2011065194.tif 000004
【図３】
2011065194.tif 000005
【図４】
2011065194.tif 000006
【図５】
2011065194.tif 000007
【図６】
2011065194.tif 000008
【図７】
2011065194.tif 000009
【図８】
2011065194.tif 000010
【図９】
2011065194.tif 000011
【図１０】
2011065194.tif 000012
【図１１】
2011065194.tif 000013