(57)【要約】【課題】走査パルスの鈍りに起因し、パネル左右の画素での発光直前のゲート電圧低下分の差による発光輝度差を解消する。【解決手段】各画素回路の１発光サイクルの非発光期間に複数回の閾値補正を実行させるときに、例えば２回目の閾値補正の際には、サンプリングトランジスタを導通させるための走査パルスＷＳのパルス幅を他の閾値補正の際よりも短くする。これにより閾値補正終了時にパネル左右で駆動トランジスタのゲート・ソース間電圧Ｖｇｓに差を持たせ、発光直前でのゲート電圧低下の差と相殺する。【選択図】図８
2011145479.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナであって、各画素回路の１発光サイクルの非発光期間に複数回の閾値補正を実行させるように、上記信号線電圧が上記閾値補正基準電圧であるときに複数回、上記走査パルスにより上記サンプリングトランジスタを導通させるとともに、複数回のうちの少なくとも１回の閾値補正の際には、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする書込スキャナと、
を備えた表示装置。
【請求項２】
上記書込スキャナは、２回目の閾値補正の際に、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする請求項１に記載の表示装置。
【請求項３】
上記書込スキャナは、上記駆動トランジスタのゲート・ソース間電圧が、該駆動トランジスタの閾値電圧に達する直前に上記複数回の閾値補正が終了されるように、上記走査パルスを出力する請求項１に記載の表示装置。
【請求項４】
発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、
上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、
上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、
上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナとを備えた表示装置の表示駆動方法として、
上記書込スキャナが、各画素回路の１発光サイクルの非発光期間に複数回の閾値補正を実行させるように、上記信号線電圧が上記閾値補正基準電圧であるときに複数回、上記走査パルスにより上記サンプリングトランジスタを導通させるとともに、複数回のうちの少なくとも１回の閾値補正の際には、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路がマトリクス状に配置された画素アレイを有する表示装置と、その表示駆動方法であって、例えば発光素子として有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００７−１３３２８２号公報
【特許文献２】特開２００３−２５５８５６号公報
【特許文献３】特開２００３−２７１０９５号公報
【背景技術】
【０００３】
例えば上記特許文献２，３に見られるように、有機ＥＬ素子を画素に用いた画像表示装置が開発されている。有機ＥＬ素子は自発光素子であることから、例えば液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能である（いわゆる電流制御型）。
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで有機ＥＬ素子を用いた画素回路構成としては、画素毎の輝度ムラの解消等による表示品質の向上や、高輝度化、高精細化、ハイフレームレート化（高周波数化）が強く求められている。またパネル大型化の開発も進められている。
これらの観点より、各種多様な構成が検討されている。例えば上記特許文献１のように、画素毎での駆動トランジスタの閾値電圧や移動度のバラツキをキャンセルして画素毎の輝度ムラを解消できるようにした画素回路構成や動作は各種提案されている。
本発明では有機ＥＬ素子を用いた表示装置として、高周波数化やパネル大型化にも好適な画素回路動作を実現することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の表示装置は、発光素子と、ドレイン・ソース間に駆動電圧が印加されることで上記発光素子に対してゲート・ソース間電圧に応じた電流印加を行う駆動トランジスタと、導通されることで信号線電圧を上記駆動トランジスタのゲートに入力するサンプリングトランジスタと、上記駆動トランジスタのゲート・ソース間に接続され上記駆動トランジスタの閾値電圧と入力された映像信号電圧とを保持する保持容量と、を有する画素回路が、マトリクス状に配置されて成る画素アレイと、上記画素アレイ上で列状に配設される各信号線に、上記信号線電圧として、閾値補正基準電圧及び映像信号電圧を供給する信号セレクタと、上記画素アレイ上で行状に配設される各電源制御線に電源パルスを与え、上記画素回路の上記駆動トランジスタへの駆動電圧の印加を行う駆動制御スキャナと、上記画素アレイ上で行状に配設される各書込制御線に走査パルスを与えて上記画素回路の上記サンプリングトランジスタを制御し、各画素回路への閾値補正基準電圧及び映像信号電圧の入力を実行させる書込スキャナであって、各画素回路の１発光サイクルの非発光期間に複数回の閾値補正を実行させるように、上記信号線電圧が上記閾値補正基準電圧であるときに複数回、上記走査パルスにより上記サンプリングトランジスタを導通させるとともに、複数回のうちの少なくとも１回の閾値補正の際には、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする書込スキャナとを備える。
例えば上記書込スキャナは、２回目の閾値補正の際に、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする。
また上記書込スキャナは、上記駆動トランジスタのゲート・ソース間電圧が、該駆動トランジスタの閾値電圧に達する直前に上記複数回の閾値補正が終了されるように、上記走査パルスを出力する。
【０００６】
本発明の表示駆動方法は、上記のように、画素アレイと、信号セレクタと、駆動制御スキャナと、書込スキャナとを備えた表示装置の表示駆動方法として、上記書込スキャナが、各画素回路の１発光サイクルの非発光期間に複数回の閾値補正を実行させるように、上記信号線電圧が上記閾値補正基準電圧であるときに複数回、上記走査パルスにより上記サンプリングトランジスタを導通させるとともに、複数回のうちの少なくとも１回の閾値補正の際には、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする表示駆動方法である。
【０００７】
このような本発明では、ハイフレームレート化を行う場合でも閾値補正動作期間を長くとれるように、１発光サイクルにおいて各画素回路で複数回の閾値補正が行われるようにする。ここでパネル大型化を考慮すると、書込制御線の抵抗成分や容量成分により、書込スキャナから遠い画素回路になるほど与えられる走査パルスの波形は鈍ってしまう。
この走査パルスの波形の差により、映像信号電圧の書込直後の走査パルスオフの際のカップリングで生ずる駆動トランジスタのゲート電圧低下量が、左右の画素回路（書込スキャナに近い画素回路と遠い画素回路）で差が生ずる。これがパネル左右方向のグラデーションとして表れてしまう。
そこで本発明では、複数回のうちの少なくとも１回の閾値補正の際には、上記サンプリングトランジスタを導通させるための走査パルスのパルス幅を他の閾値補正の際よりも短くする。すると、複数回の閾値補正動作完了時における駆動トランジスタのゲート・ソース間電圧に、左右の画素回路で差を持たせることができる。このゲート・ソース間電圧の差で、上記のカップリングによるゲート電圧低下量の差を相殺する。
【発明の効果】
【０００８】
本発明によれば、書込制御線上の走査パルスの波形の鈍りによって発生するパネル左右方向（書込制御線の方向）での各画素回路の発光輝度差によるグラデーションを低減することができる。従って、表示品質を低下を防止し、パネル大型化に適応した表示装置を提供できるという効果がある。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態の表示装置の構成の説明図である。
【図２】実施の形態の画素回路の回路図である。
【図３】分割閾値補正を行う場合の画素回路動作の説明図である。
【図４】走査パルスの波形鈍りの影響の説明図である。
【図５】画素回路の１サイクルの発光動作の過程の等価回路図である。
【図６】画素回路の１サイクルの発光動作の過程の等価回路図である。
【図７】画素回路の１サイクルの発光動作の過程の等価回路図である。
【図８】実施の形態の画素回路の動作の説明図である。
【図９】実施の形態の画素回路の動作の説明図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について次の順序で説明する。
［１．表示装置及び画素回路の構成］
［２．本発明に至る過程で考慮された画素回路動作：分割閾値補正］
［３．実施の形態の画素回路動作］
【００１１】
［１．表示装置及び画素回路の構成］
図１に実施の形態の有機ＥＬ表示装置の構成を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路１０を含むものである。
図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。
【００１２】
各画素回路１０を発光駆動するための構成として、水平セレクタ１１、ドライブスキャナ１２、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・ＤＴＬ（ｎ）は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分（ｎ列）だけ配される。
【００１３】
また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・ＷＳＬ（ｍ）、電源制御線ＤＳＬ１，ＤＳＬ２・・・ＤＳＬ（ｍ）が配されている。これらの書込制御線ＷＳＬ及び電源制御線ＤＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分（ｍ行）だけ配される。
【００１４】
書込制御線ＷＳＬ（ＷＳＬ１〜ＷＳＬ（ｍ））はライトスキャナ１３により駆動される。
ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１〜ＷＳＬ（ｍ）に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・ＷＳ（ｍ））を供給して、画素回路１０を行単位で線順次走査する。
【００１５】
電源制御線ＤＳＬ（ＤＳＬ１〜ＤＳＬ（ｍ））はドライブスキャナ１２により駆動される。ドライブスキャナ１２は、ライトスキャナ１３による線順次走査に合わせて、行状に配設された各電源制御線ＤＳＬ１〜ＤＳＬ（ｍ）に電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））を供給する。電源パルスＤＳ（ＤＳ１，ＤＳ２・・・ＤＳ（ｍ））は駆動電圧Ｖｃｃと初期電圧Ｖｉｎｉの２値に切り替わるパルス電圧とされる。
なおドライブスキャナ１２，ライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳ、電源パルスＤＳのタイミングを設定する。
【００１６】
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素回路１０に対する入力信号としての信号線電圧を供給する。
本実施の形態では、水平セレクタ１１は、各信号線に対し、信号線電圧として、閾値補正基準電圧Ｖｏｆｓと映像信号電圧Ｖｓｉｇを供給する。
【００１７】
なお、この実施の形態の表示装置においては、本発明請求項でいう信号セレクタの例が水平セレクタ１１であり、駆動制御スキャナの例がドライブスキャナであり、書込スキャナの例がライトスキャナ１３となる。
【００１８】
図２に画素回路１０の構成例を示している。この画素回路１０が、図１の構成における画素回路１０のようにマトリクス配置される。
なお、図２では簡略化のため、信号線ＤＴＬと、書込制御線ＷＳＬ及び電源制御線ＤＳＬが交差する部分に配される１つの画素回路１０のみを示している。
【００１９】
この画素回路１０は、発光素子である有機ＥＬ素子１と、保持容量Ｃｓと、サンプリングトランジスタＴｓ、駆動トランジスタＴｄとしてのｎチャネルの薄膜トランジスタ（ＴＦＴ）とで構成されている。なお容量Ｃｏｌｅｄは有機ＥＬ素子１の寄生容量である。
【００２０】
保持容量Ｃｓは、一方の端子が駆動トランジスタＴｄのソース（ノードＮＤ２）に接続され、他方の端子が同じく駆動トランジスタＴｄのゲート（ノードＮＤ１）に接続されている。
画素回路１０の発光素子は例えばダイオード構造の有機ＥＬ素子１とされ、アノードとカソードを備えている。有機ＥＬ素子１のアノードは駆動トランジスタＴｄのソースに接続され、カソードは所定の配線（カソード電位Ｖｃａｔ）に接続されている。
【００２１】
サンプリングトランジスタＴｓは、そのドレインとソースの一端が信号線ＤＴＬに接続され、他端が駆動トランジスタＴｄのゲートに接続される。
またサンプリングトランジスタＴｓのゲートは書込制御線ＷＳＬに接続されている。
駆動トランジスタＴｄのドレインは電源制御線ＤＳＬに接続されている。
【００２２】
有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに映像信号電圧Ｖｓｉｇが印加されたタイミングで、サンプリングトランジスタＴｓが、書込制御線ＷＳＬによってライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの映像信号電圧Ｖｓｉｇが保持容量Ｃｓに書き込まれる。
【００２３】
駆動トランジスタＴｄは、ドライブスキャナ１２によって駆動電位Ｖｃｃが与えられている電源制御線ＤＳＬからの電流供給により電流Ｉｄｓを有機ＥＬ素子１に流し、有機ＥＬ素子１を発光させる。
このとき電流Ｉｄｓは、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた値（保持容量Ｃｓに保持された電圧に応じた値）となり、有機ＥＬ素子１はその電流値に応じた輝度で発光する。
つまりこの画素回路１０の場合、保持容量Ｃｓに信号線ＤＴＬからの映像信号電圧Ｖｓｉｇを書き込むことによって、駆動トランジスタＴｄのゲート印加電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして発光の階調を得る。
【００２４】
駆動トランジスタＴｄは、常に飽和領域で動作するように設計されているので、駆動トランジスタＴｄは次の式１に示した値を持つ定電流源となる。
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）2・・・（式１）
但し、Ｉｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈは駆動トランジスタＴｄの閾値電圧を表している。
この式１から明らかな様に、飽和領域ではドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。駆動トランジスタＴｄは、ゲート・ソース間電圧Ｖｇｓが一定に保持される為、定電流源として動作し、有機ＥＬ素子１を一定の輝度で発光させることができる。
【００２５】
このように基本的には、各フレーム期間において、画素回路１０に映像信号値（階調値）Ｖｓｉｇが保持容量Ｃｓに書き込まれる動作が行われ、これにより表示すべき階調に応じて駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが決まる。
そして駆動トランジスタＴｄは飽和領域で動作することで有機ＥＬ素子１に対して定電流源として機能し、ゲート・ソース間電圧Ｖｇｓに応じた電流を有機ＥＬ素子１に流すことで、各フレーム期間に有機ＥＬ素子１では映像信号の階調値に応じた輝度の発光が行われる。
【００２６】
［２．本発明に至る過程で考慮された画素回路動作：分割閾値補正］
ここで、本発明の理解のため、本発明に至る過程で考慮された画素回路動作について説明する。これは、各画素回路１０の駆動トランジスタＴｄの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作を含む回路動作である。特に閾値補正動作としては１発光サイクルの期間内に分割して複数回行う分割閾値補正を行う例としている。
【００２７】
なお画素回路動作においては、閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンＴＦＴ等を用いた画素回路では、駆動トランジスタＴｄの閾値電圧Ｖｔｈや、駆動トランジスタＴｄのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Ｖｔｈや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタＴｄの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタＴｄに流れる電流値にばらつきが生じる。このため仮に全画素回路１０に同一の映像信号値（映像信号電圧Ｖｓｉｇ）を与えたとしても、有機ＥＬ素子１の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ（一様性）が損なわれる。
このことから、画素回路動作においては、閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせるようにしている。
【００２８】
図３に画素回路１０の１発光サイクル（１フレーム期間）の動作のタイミングチャートを示す。
図３では、水平セレクタ１１が信号線ＤＴＬに与える信号線電圧を示している。この動作例の場合、水平セレクタ１１は信号線電圧として、１水平期間（１Ｈ）に、閾値補正基準電圧Ｖｏｆｓ及び映像信号電圧Ｖｓｉｇとしてのパルス電圧を信号線ＤＴＬに与える。
また図３には、電源制御線ＤＳＬを介してドライブスキャナ１２から供給される電源パルスＤＳを示している。電源パルスＤＳとしては駆動電圧Ｖｃｃ又は初期電圧Ｖｉｎｉが与えられる。
また図３には、書込制御線ＷＳＬを介してライトスキャナ１３によってサンプリングトランジスタＴｓのゲートに与えられる走査パルスＷＳを示している。ｎチャネルのサンプリングトランジスタＴｓは、走査パルスＷＳがＨレベルとされることで導通され、走査パルスＷＳがＬレベルとされることで非導通となる。
また図３には、図２に示したノードＮＤ１、ＮＤ２の電圧として、駆動トランジスタＴｄのゲート電圧Ｖｇとソース電圧Ｖｓの変化を示している。
【００２９】
図３のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
この時点ｔｓに至る前（期間ＬＴ０）は、前フレームの発光が行われている。期間ＬＴ０の等価回路を図５（ａ）に示す。
即ち、有機ＥＬ素子１の発光状態は、電源パルスＤＳが駆動電圧Ｖｃｃであり、サンプリングトランジスタＴｓがオフした状態である。この時、駆動トランジスタＴｄは飽和領域で動作するように設定されているため、有機ＥＬ素子１に流れる電流Ｉｄｓ’は駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じて、上述した式１に示される値となる。
【００３０】
時点ｔｓで今回のフレームの発光のための動作が開始される。
まず電源パルスＤＳ＝初期電位Ｖｉｎｉとされる。図５（ｂ）に期間ＬＴ１の等価回路を示す。
このとき、初期電位Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ ≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。このとき電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。また有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電位Ｖｉｎｉに充電される。
【００３１】
一定期間後、閾値補正のための準備が行われる（期間ＬＴ２ａ，ＬＴ２ｂ）。等価回路は図６（ａ）に示される。
即ち期間ＬＴ２ａ，ＬＴ２ｂでは、信号線ＤＴＬの電位が閾値補正基準電圧Ｖｏｆｓとなった時に、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このため駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓとなる。
駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓ＝Ｖｏｆｓ−Ｖｉｎｉとなる。
このＶｏｆｓ−Ｖｉｎｉが駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように、初期電位Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
【００３２】
続いて閾値補正（Ｖｔｈ補正）が行われる。ここでは期間ＬＴ３ａ〜ＬＴ３ｄとして４回の閾値補正が行われる例としている。
まず期間ＬＴ３ａとして１回目の閾値補正（Ｖｔｈ補正）が行われる。
この場合、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっているタイミングで、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、またドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。等価回路を図６（ｂ）に示すが、この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。
有機ＥＬ素子１のアノード電位（ノードＮＤ２の電位）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。有機ＥＬ素子１のアノード電位がＶｃａｔ＋Ｖｔｈｅｌ以下である限りとは、有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さいという意味である。
このためノードＮＤ２の電位（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。
【００３３】
この閾値補正は、基本的には、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈとする動作と言える。従って駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなるまで、駆動トランジスタＴｄのソース電位が上昇されればよい。
しかし、ゲートノードを閾値補正基準電圧Ｖｏｆｓに固定できるのは、信号線電圧＝Ｖｏｆｓの期間のみである。するとフレームレート等によっては１回の閾値補正動作によっては、ゲート・ソース間電圧が閾値電圧Ｖｔｈに至るまでソース電位が上昇するための十分な時間がとれない。そこで複数回に分割して閾値補正を行うようにしている。
【００３４】
このため、信号線電圧＝映像信号電圧Ｖｓｉｇとなる前に、期間ＬＴ３ａとしての閾値補正を終了させる。即ち、ライトスキャナ１３が一旦、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓをオフする。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
【００３５】
次に期間ＬＴ３ｂとして、２回目の閾値補正を行う。即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓのときに、再びライトスキャナ１３が走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。これにより、駆動トランジスタＴｄのゲート電圧＝閾値補正基準電圧Ｖｏｆｓとされ、またソース電位が上昇される。
さらに閾値補正動作を休止する。なお、２回目の閾値補正で駆動トランジスタＴｄのゲート・ソース間電圧は、より閾値電圧Ｖｔｈに近づいているため、２回目の休止期間のブートストラップ量は１回目の休止期間より小さくなる。
また期間ＬＴ３ｃで３回目の閾値補正を行い、さらに休止を経て、期間ＬＴ３ｄで４回目の閾値補正を行う。
そして最終的に駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈとなる。
この時、ソース電位（ノードＮＤ２：有機ＥＬ素子１のアノード電位）＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。（Ｖｃａｔはカソード電位、Ｖｔｈｅｌは有機ＥＬ素子１の閾値電圧）
この図３の場合では、４回目の閾値補正の期間ＬＴ３ｄの後、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
【００３６】
なお、ここでは４回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば２回、３回、５回以上という例もある。
【００３７】
その後、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間ＬＴ４に、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。このときの等価回路を図７（ａ）に示す。
【００３８】
駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するのに使用される。つまり有機ＥＬ素子１のリーク電流が駆動トランジスタＴｄに流れる電流よりもかなり小さければという条件である。
そしてこのときは、駆動トランジスタＴｄの閾値補正動作は完了しているため、駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
具体的にいうと、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。
これによって、走査パルスＷＳがＨレベルとなる期間ＬＴ４として、サンプリングトランジスタＴｓがオンしてから、駆動トランジスタＴｄのソース電圧Ｖｓは上昇し、サンプリングトランジスタＴｓがオフしたときには、ソース電圧Ｖｓは移動度μを反映した電圧Ｖｓ０となる。駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度を反映して小さくなり（Ｖｇｓ＝Ｖｓｉｇ−Ｖｓ０）、一定時間経過後に完全に移動度を補正する電圧となる。
【００３９】
このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態（期間ＬＴ５）へと移行する。図７（ｂ）に等価回路を示す。
即ち走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｓをオフして書き込みが終了し、有機ＥＬ素子１を発光させる。この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れ、ノードＮＤ２の電位は、有機ＥＬ素子１にその電流が流れる電圧ＶELまで上昇し、有機ＥＬ素子１は発光する。このときサンプリングトランジスタＴｓがオフであり、ノードＮＤ２の電位の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
【００４０】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
閾値補正動作によって各画素回路１０での駆動トランジスタＴｄの閾値電圧Ｖｔｈのバラツキや、経時変動による閾値電圧Ｖｔｈ変動などに関わらず、信号電位Ｖｓｉｇに応じた電流を有機ＥＬ素子１に与えることができる。つまり製造上或いは経時変化による閾値電圧Ｖｔｈのバラツキをキャンセルして、画面上に輝度ムラ等を発生させずに高画質を維持できる。
また、駆動トランジスタＴｄの移動度によってもドレイン電流は変動するため、画素回路１０毎の駆動トランジスタＴｄの移動度のバラツキにより画質が低下するが、移動度補正により、駆動トランジスタＴｄの移動度の大小に応じてソース電位Ｖｓが得られる。結果として各画素回路１０の駆動トランジスタＴｄの移動度のバラツキを吸収するようなゲート・ソース間電圧Ｖｇｓに調整されるため、移動度のバラツキによる画質低下も解消される。
【００４１】
また１サイクルの画素回路動作として、閾値補正動作を分割して複数回行うのは、表示装置の高周波数化の要請による。
高フレームレート化が進むことで、画素回路の動作時間が相対的に短くなっていくため、連続的な閾値補正期間（信号線電圧＝閾値補正基準電圧Ｖｏｆｓの期間）を確保することが難しくなる。そこで上記のように時分割的に閾値補正動作を行うことで閾値補正期間として必要な期間を確保して、駆動トランジスタＴｄのゲート・ソース間電圧を閾値電圧Ｖｔｈに収束させるものである。
【００４２】
ここで、走査パルスＷＳの波形の鈍りによる影響を述べる。
図１で述べたように書込制御線ＷＳＬは画素アレイ２０上で行方向に配設されている。この書込制御線ＷＳＬに存在する抵抗成分、容量成分の影響は、例えばパネル大型化等により書込制御線ＷＳＬの線長が長くなるほど大きくなる。つまり、図１のライトスキャナ１３に近い列の画素回路１０に入力される走査パルスＷＳと比較して、ライトスキャナ１３から遠い列の画素回路１０に入力される走査パルスＷＳには上記影響が大きくなり、波形鈍りが生ずる。
例えば信号線ＤＴＬ１に接続された画素回路１０（ライトスキャナ１３側の画素回路１０）に入力される走査パルスＷＳは、図３に示すように、立ち上がり、立ち下がりが急峻な波形であったとする。この場合に、書込制御線ＷＳＬの解放端側である例えば信号線ＤＴＬ（ｎ）に接続された画素回路１０に入力される走査パルスＷＳは、図４に示すように、立ち上がり、立ち下がりが鈍った波形となってしまう。
【００４３】
図３及び図４に矢印ＣＰとして示す部分に注目する。即ち映像信号電圧Ｖｓｉｇの書込直後であって発光状態に移行する直前のゲート電圧Ｖｇである。
映像信号電圧Ｖｓｉｇの書込を走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓをオフとすることで終了するが、この走査パルスＷＳのオフ時にノードＮＤ１にマイナスのカップリングが加わる。この書込直後のカップリングにより、ノードＮＤ１（駆動トランジスタＴｄのゲート電圧Ｖｇ）は図３に示すように一時的に低下する。
【００４４】
一方で、図４のように走査パルスＷＳが鈍っている場合、マイナスカップリングが生ずることは同様であるが、走査パルスＷＳの電圧低下が急峻でない分、ノードＮＤ１の電圧低下は緩やかになる。図３，図４を比較してわかるように、このときのノードＮＤ１の電圧低下量は、走査パルスＷＳの波形の鈍り具合によって変動してしまう。
これは、発光直前において、パネルの左右の画素回路１０で、各駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに差が生ずることを意味する。
【００４５】
例えば画面全体を同一輝度で発光させる場合を想定する。つまり各画素回路１０に与える映像信号電圧Ｖｓｉｇが全て同一値である場合である。
映像信号電圧Ｖｓｉｇが前画素回路１０において同一であるとしたら、画面全体は均一な輝度で発光するはずである。しかしながら、上記のように発光直前の走査パルスＷＳのオフ時のカップリングによる駆動トランジスタＴｄのゲート電圧変動に差が生じる。そして左右方向（書込制御線ＷＳＬの方向）の画素回路１０同士で、ゲート・ソース間電圧Ｖｇｓは同一であるはずのところ、書込制御線ＷＳＬの解放端側の画素回路ほど、ゲート・ソース間電圧Ｖｇｓが大きくなるという現象が生ずる。
つまり、画面上の表示としては、書込制御線ＷＳＬの解放端側ほど明るくなり、画面の左右方向にグラデーションが生じてしまう。
【００４６】
［３．実施の形態の画素回路動作］
本実施の形態では、このようなグラデーションによる画質低下を低減又は防止するため、図８のような駆動タイミングで画素回路１０を動作させる。
これは、閾値補正動作中に走査パルスＷＳの鈍り量に応じて閾値補正動作のスピードを変えて、完全に閾値を補正しきらない点で閾値補正動作を終了させる。そして閾値補正終了時に走査パルスＷＳの鈍り量に応じて前もってゲート・ソース間電圧Ｖｇｓ（＝ＮＤ１電圧−ＮＤ２電圧）に差をつけておく。これにより次の映像信号電圧Ｖｓｉｇの書込み後に生じるカップリング量の差を相殺しグラデーションを低減するものである。
【００４７】
図８では上記図３と同様に画素回路１０の１発光サイクル（１フレーム期間）の動作のタイミングチャートを示している。図３と同様、信号線電圧、電源パルス、走査パルスＷＳ、ノードＮＤ１（駆動トランジスタＴｄのゲート電圧Ｖｇ）、ＮＤ２（駆動トランジスタＴｄのソース電圧Ｖｓ）を示している。
なお、水平セレクタ１１による信号線ＤＴＬの駆動（信号線電圧）、及びドライブスキャナ１２よる電源パルスＤＳは、図３と同様である。
この図８の場合、ライトスキャナ１３による走査パルスＷＳの一部のパルス幅が図３の場合と異なっている。即ち２回目の閾値補正（期間ＬＴ３ｂ）のパルス幅が、他の閾値補正の期間（期間ＬＴ３ａ、ＬＴ３ｃ、ＬＴ３ｄ）のパルス幅より短くなっている。
【００４８】
図８の動作を説明する。なお、図８は走査パルスＷＳのパルス波形に鈍りが無い場合、つまりライトスキャナ１３に近い画素回路１０の動作を想定している。
図８のタイミングチャートにおける時点ｔｓは、発光素子である有機ＥＬ素子１が発光駆動される１サイクル、例えば画像表示の１フレーム期間の開始タイミングとなる。
この時点ｔｓに至る前（期間ＬＴ０）は、前フレームの発光が行われている（図３の場合と同様）。
【００４９】
時点ｔｓで今回のフレームの発光のための動作が開始される。
まず電源パルスＤＳ＝初期電位Ｖｉｎｉとされる。このとき、初期電位Ｖｉｎｉが有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい、つまりＶｉｎｉ ≦Ｖｔｈｅｌ＋Ｖｃａｔであることで、有機ＥＬ素子１は消光し、非発光期間が開始される。このとき電源制御線ＤＳＬが駆動トランジスタＴｄのソースとなる。また有機ＥＬ素子１のアノード（ノードＮＤ２）は初期電位Ｖｉｎｉに充電される。
【００５０】
一定期間後、閾値補正のための準備が行われる（期間ＬＴ２ａ，ＬＴ２ｂ）。
即ち期間ＬＴ２ａ，ＬＴ２ｂでは、信号線ＤＴＬの電位が閾値補正基準電圧Ｖｏｆｓとなった時に、走査パルスＷＳがＨレベルとされ、サンプリングトランジスタＴｓがオンとされる。このため駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓとなる。従って駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｉｎｉとなる。
このＶｏｆｓ−Ｖｉｎｉが駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈとなるように、初期電位Ｖｉｎｉ、基準電圧Ｖｏｆｓが設定されている。
即ち閾値補正の準備として、駆動トランジスタのゲート・ソース間電圧が、その閾値電圧Ｖｔｈよりも十分広げられることになる。
【００５１】
続いて閾値補正（Ｖｔｈ補正）が行われる。ここでは期間ＬＴ３ａ〜ＬＴ３ｄとして４回の閾値補正が行われる例としている。
まず期間ＬＴ３ａとして１回目の閾値補正（Ｖｔｈ補正）が行われる。
この場合、信号線電圧が閾値補正基準電圧Ｖｏｆｓとなっているタイミングで、ライトスキャナ１３が走査パルスＷＳをＨレベルとし、またドライブスキャナ１２が電源パルスＤＳを駆動電圧Ｖｃｃとする。この場合、有機ＥＬ素子１のアノード（ノードＮＤ２）が駆動トランジスタＴｄのソースとなり電流が流れる。このため、駆動トランジスタＴｄのゲート（ノードＮＤ１）は閾値補正基準電圧Ｖｏｆｓに固定されたまま、ソースノードが上昇する。
有機ＥＬ素子１のアノード電位（ノードＮＤ２の電位）が、Ｖｃａｔ＋Ｖｔｈｅｌ（有機ＥＬ素子１の閾値電圧）以下である限り、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するために使われる。このためノードＮＤ２の電位（駆動トランジスタＴｄのソース電位）は、時間と共に上昇してゆく。
【００５２】
期間ＬＴ３ａとしての閾値補正は、信号線電圧＝映像信号電圧Ｖｓｉｇとなる前に、ライトスキャナ１３が一旦、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓをオフすることで終了される。
このとき、ゲート・ソースともフローティングである為、ゲート・ソース間電圧Ｖｇｓに応じてドレイン・ソース間に電流が流れブートストラップする。即ち図示のようにゲート電位、ソース電位は上昇する。
【００５３】
次に期間ＬＴ３ｂとして、２回目の閾値補正を行う。即ち信号線電圧＝閾値補正基準電圧Ｖｏｆｓのときに、再びライトスキャナ１３が走査パルスＷＳをＨレベルとし、サンプリングトランジスタＴｓをオンとする。
但し、この２回目の閾値補正の場合、走査パルスＷＳの補正としての意味で、ライトスキャナ１３は、走査パルスＷＳのパルス幅を、１回目（及び３回目、４回目）の閾値補正のときのパルス幅より短くするようにしている。
上記のようにこの図８は、走査パルスＷＳのパルス波形に鈍りが無い場合を想定しているが、この場合は、走査パルスＷＳのパルス幅が短くても、サンプリングトランジスタＴｓの導通は迅速に行われる。これにより、駆動トランジスタＴｄのゲート電圧＝閾値補正基準電圧Ｖｏｆｓとされ、またソース電位が上昇される。
【００５４】
さらに閾値補正動作を休止する。なお、２回目の閾値補正で駆動トランジスタＴｄのゲート・ソース間電圧は、より閾値電圧Ｖｔｈに近づいているため、２回目の休止期間のブートストラップ量は１回目の休止期間より小さくなる。
また期間ＬＴ３ｃで３回目の閾値補正を行い、さらに休止を経て、期間ＬＴ３ｄで４回目の閾値補正を行う。
【００５５】
４回目の閾値補正の期間ＬＴ３ｄの後、走査パルスＷＳをＬレベルとし、サンプリングトランジスタＴｓがオフとなって閾値補正動作が完了する。
ここで本例の場合、４回の閾値補正によって最終的に駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧Ｖｔｈ＋ΔＶ１となるようにしている。つまり、ゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈに達する直前に閾値補正を終了させるように、４回の総合的な閾値補正時間が設定されている。
【００５６】
その後、信号線電圧が映像信号電圧Ｖｓｉｇとなっている期間ＬＴ４に、ライトスキャナ１３が走査パルスＷＳがＨレベルとし、映像信号電圧Ｖｓｉｇの書込及び移動度補正が行われる。即ち駆動トランジスタＴｄのゲートに映像信号電圧Ｖｓｉｇが入力される。
駆動トランジスタＴｄのゲート電位は映像信号電圧Ｖｓｉｇの電位となるが、電源制御線ＤＳＬが駆動電圧Ｖｃｃとなっていることで電流が流れ、ソース電位は時間とともに上昇してゆく。
このとき、駆動トランジスタＴｄのソース電圧が有機ＥＬ素子１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和を越えなければ、駆動トランジスタＴｄの電流は保持容量Ｃｓと容量Ｃｏｌｅｄを充電するのに使用される。そして駆動トランジスタＴｄが流す電流は移動度μを反映したものとなる。
即ち、移動度が大きいものはこの時の電流量が大きく、ソースの上昇も早い。逆に移動度が小さいものは電流量が小さく、ソースの上昇は遅くなる。これによって、走査パルスＷＳがＨレベルとなる期間ＬＴ４として、サンプリングトランジスタＴｓがオンしてから、駆動トランジスタＴｄのソース電圧Ｖｓは上昇し、サンプリングトランジスタＴｓがオフしたときには、ソース電圧Ｖｓは移動度μを反映した電圧Ｖｓ０となる。駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓは移動度μを反映して小さくなり（Ｖｇｓ＝Ｖｓｉｇ−Ｖｓ０）、一定時間経過後に完全に移動度μを補正する電圧となる。
【００５７】
このように映像信号電圧Ｖｓｉｇ書込及び移動度補正を行った後、ゲート・ソース間電圧Ｖｇｓを確定させ、ブートストラップ、発光状態（期間ＬＴ５）へと移行する。
即ち走査パルスＷＳをＬレベルとしてサンプリングトランジスタＴｓをオフして書き込みが終了し、有機ＥＬ素子１を発光させる。この場合、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓに応じた電流Ｉｄｓが流れ、ノードＮＤ２の電位は、有機ＥＬ素子１にその電流が流れる電圧ＶELまで上昇し、有機ＥＬ素子１は発光する。このときサンプリングトランジスタＴｓがオフであり、ノードＮＤ２の電位の上昇と同時に駆動トランジスタＴｄのゲート（ノードＮＤ１）も同様に上昇するため、ゲート・ソース間電圧Ｖｇｓは一定に保たれたままである。(ブートストラップ動作)
【００５８】
このように画素回路１０は１フレーム期間における１サイクルの発光駆動動作として、閾値補正動作及び移動度補正動作を含んで、有機ＥＬ素子１の発光のための動作が行われる。
ここで、本例の場合、上述のように２回目の閾値補正を実行するための走査パルスＷＳのパルス幅が他の閾値補正の場合より狭くされている。
これによって、上述した書込制御線ＷＳＬ方向で画面上に生ずるグラデーションを低減又は解消する。この点を説明する。
【００５９】
図９は、書込制御線ＷＳＬの解放端側の画素回路１０で見た場合の動作波形を図８と同様に示している。この場合、走査パルスＷＳのパルス波形は、図示のように鈍っている。また、２回目の閾値補正を行う期間ＬＴ３ｂでは、図８のように走査パルスＷＳのパルス幅を短くしているが、これが書込制御線ＷＳＬの解放端側では波形鈍りにより図９のようになってしまう。
【００６０】
まず図８，図９の矢印ＣＰの部分に注目する。先に図３，図４で述べた場合と同様に、映像信号電圧Ｖｓｉｇの書込直後で走査パルスＷＳがＬレベルとなり、サンプリングトランジスタＴｓがオフとなるときに、マイナスカップリングがノードＮＤ１に加わる。
そして図８の場合、走査パルスＷＳの立ち下がりが急峻であることで、カップリングによるノードＮＤ１の電圧低下が早く、一方図９の場合、走査パルスＷＳの立ち下がりが緩やか、カップリングによるノードＮＤ１の電圧低下が緩やかとなる。
結果として、このときのノードＮＤ１の電圧低下量は、書込制御線ＷＳＬの解放端側ほど小さくなる。
【００６１】
ここで図９の場合の期間ＬＴ３ｂの２回目の閾値補正の動作をみる。
走査パルスＷＳがＨレベルとなった時点で、ノードＮＤ１へ閾値補正基準電圧Ｖｏｆｓが書き込まれるが、このときの走査パルスＷＳの幅は上述のように短い。これにより書込制御線ＷＳＬの解放端側では図９のように走査パルスＷＳが十分立ち上がらない状態となる。
これは、ライトスキャナ１３に近い側（以下、スキャナ端側）と、書込制御線ＷＳＬの解放端側（以下、解放端側）とで、ノードＮＤ１へ閾値補正基準電圧Ｖｏｆｓの書き込み量に差を付けることとなる。
具体的にはスキャナ端側ではなまり量は小さいので書込み量が高く、解放端側ではなまり量は大きいので書込み量が小さい。書込量が小さいとは、ノードＮＤ１が閾値補正基準電圧Ｖｏｆｓにまで落ちきらないという意味となる。
このことにより２回目の閾値補正の際に、ノードＮＤ１は、スキャナ端側では閾値補正基準電圧Ｖｏｆｓにより近づき、解放端側ではスキャナ端側より高い電位となる。
【００６２】
そして走査パルスＷＳがＬレベルとなってサンプリングトランジスタＴｓがオフし、２回目の閾値補正の後の休止期間に入ると、ゲート・ソース間電圧Ｖｇｓに従いブートストラップする。このとき、上記のようにノードＮＤ１は、解放端側ではスキャナ端側より高い電位となっているため、解放端側のほうがより大きくブートストラップし、ノードＮＤ１、ＮＤ２が上昇する。
そのため、スキャナ端側のほうはゲート・ソース間電圧Ｖｇｓが大きく、解放端側のほうはゲート・ソース間電圧Ｖｇｓが小さくなるように動作する。
【００６３】
その後、期間ＬＴ３ｃ，ＬＴ３ｄと、それぞれ閾値補正を行うが、閾値補正が十分かからない程度に設定して、２回目の閾値補正でつけた差をある程度保つようにする。
【００６４】
すると、閾値補正が終わった時点で、スキャナ端側と解放端側で、ゲート・ソース間電圧Ｖｇｓに差がついていることになる。
図８では、スキャナ端側の動作として、閾値補正終了時のゲート・ソース間電圧Ｖｇｓ＝Ｖｔｈ＋ΔＶ１となっていると述べたが、図９の解放端側のゲート・ソース間電圧Ｖｇｓ＝Ｖｔｈ＋ΔＶ２となっている。ΔＶ１＞ΔＶ２となる。つまりゲート・ソース間電圧Ｖｇｓは、スキャナ端側の方が解放端側より大きくなっている。解放端側のゲート・ソース間電圧Ｖｇｓが小さくなるのは、上記のように解放端側の方が２回目の閾値補正の後のブートストラップ時のソース電圧Ｖｇの上昇が大きいためである。
【００６５】
期間ＬＴ５では、この状態で映像信号電圧Ｖｓｉｇを書込み、移動度補正を行う。その後サンプリングトランジスタＴｓがオフされ、このときにカップリングがノードＮＤ１に加わる。上述の通り、このマイナスのカップリングはスキャナ端側が大きく、パネル端が小さい。このカップリング量の差が、閾値補正終了時のゲート・ソース間電圧Ｖｇｓの差によって、相殺されることになる。
そして映像信号電圧Ｖｓｉｇの書込後はブートストラップし、ゲート・ソース間電圧Ｖｇｓに従い有機ＥＬ素子１に電流を流すが、上記の相殺により、ゲート・ソース間電圧Ｖｇｓはカップリングによる変動分がキャンセルされての同等となり、発光輝度差が低減又は解消される。このため書込制御線方向のグラデーションが低減又は解消される。
【００６６】
以上のように本実施の形態では、ライトスキャナ１３は、各画素回路の１発光サイクルの非発光期間に複数回の閾値補正を実行させるうちの少なくとも１回（本例では２回目）の閾値補正の際に、走査パルスＷＳのパルス幅を他の閾値補正の際よりも短くする。
またライトスキャナ１３は、駆動トランジスタＴｄのゲート・ソース間電圧Ｖｇｓが、駆動トランジスタＴｄの閾値電圧Ｖｔｈに達する直前に複数回の閾値補正が終了されるように、走査パルスＷＳを出力する。
このような動作により、走査パルスＷＳのパルス波形鈍りの影響で画面上の書込制御線方向に発生するグラデーションを低減又は解消でき、画質低下を防止できる。
また、単に２回目の閾値補正のときの走査パルスＷＳのパルス幅を変更するのみでグラデーションを低減できるという点で、非常に簡易に実現でき、かつ有用な手法となる。
【００６７】
以上、実施の形態について説明したが、本発明は上記例に限定されるものではない。
上記例では１発光サイクル内に４回の閾値補正を行う例としたが、閾値補正動作を何回に分割して行うかは表示装置の構成や動作に応じて適切に決められるものであり、例えば２回、３回、５回以上という例もある。
そして、走査パルスＷＳのパルス幅を短くするのは、２回目の閾値補正の際に限定されるものではない。
本発明は、閾値補正中にパルス幅の短い走査パルスを入れ、結果としてゲート・ソース間電圧Ｖｇｓに差をつけ、その差によってカップリングによるゲート電圧変動の差を相殺するものである。その意味で、走査パルスＷＳのパルス幅を短くする位置や回数は特に限定されない。例えば３回目の閾値補正の際、１回目の閾値補正の際などでパルス幅を短くしてもよい。また２回目と３回目の閾値補正の際など、複数回、パルス幅を短くしてもよい。
ただし、実際上は、閾値補正後のブートストラップ時のソース電圧上昇量に差を付けやすいという意味では、２回目の閾値補正の際に走査パルスＷＳのパルス幅を短くすることが最も好適である。
【符号の説明】
【００６８】
１  有機ＥＬ素子、１０  画素回路、１１  水平セレクタ、１２  ドライブスキャナ、１３  ライトスキャナ、２０  画素アレイ部、Ｃｓ  保持容量、Ｔｓ  サンプリングトランジスタ、Ｔｄ  駆動トランジスタ
【図１】
2011145479.tif 000003
【図２】
2011145479.tif 000004
【図３】
2011145479.tif 000005
【図４】
2011145479.tif 000006
【図５】
2011145479.tif 000007
【図６】
2011145479.tif 000008
【図７】
2011145479.tif 000009
【図８】
2011145479.tif 000010
【図９】
2011145479.tif 000011