(57)【要約】【課題】付加情報が加えられた場合において下位ネットワークと上位ネットワークの間でのＩＰパケットのスループット低下を解決する。【解決手段】パケットにおけるレイヤ２のデータを処理するとともに、前記パケットに付加情報を追加又は削除する機能を有するレイヤ２処理部と、パケットにおけるレイヤ３のデータを処理するとともに、前記パケットに付加情報を追加又は削除する機能を有するレイヤ３処理部と、前記レイヤ２処理部と前記レイヤ３処理部との間の伝送路に配されるとともに、前記レイヤ２処理部側から前記レイヤ３処理部側への伝送速度又はポート数を固定とし、かつ、前記レイヤ３処理部側から前記レイヤ２処理部側への伝送速度又はポート数を切り替え可能にしたインタフェースと、を備える。【選択図】図１
2011181987.tif 000002
【特許請求の範囲】
【請求項１】
パケットにおけるレイヤ２のデータを処理するとともに、前記パケットに付加情報を追加又は削除する機能を有するレイヤ２処理部と、
パケットにおけるレイヤ３のデータを処理するとともに、前記パケットに付加情報を追加又は削除する機能を有するレイヤ３処理部と、
前記レイヤ２処理部と前記レイヤ３処理部との間の伝送路に配されるとともに、前記レイヤ２処理部側から前記レイヤ３処理部側への伝送速度又はポート数を固定とし、かつ、前記レイヤ３処理部側から前記レイヤ２処理部側への伝送速度又はポート数を切り替え可能にしたインタフェースと、
を備えることを特徴とするパケット中継装置。
【請求項２】
前記インタフェースは、
前記レイヤ２処理部と通信可能に接続されるとともに、クロック同期型インタフェースを有する第１メディアアクセスコントローラと、
前記レイヤ３処理部と通信可能に接続されるとともに、クロック同期型インタフェースを有する第２メディアアクセスコントローラと、
を備え、
前記第１メディアアクセスコントローラから前記第２メディアアクセスコントローラへの伝送速度が固定され、
前記第２メディアアクセスコントローラから前記第１メディアアクセスコントローラへの伝送速度が可変であることを特徴とする請求項１記載のパケット中継装置。
【請求項３】
前記レイヤ２処理部で処理されるパケットを貯めておくことが可能な第１バッファと、
前記レイヤ３処理部で処理されるパケットを貯めておくことが可能な第２バッファと、
前記第１バッファの使用状態又は空き状態を監視することにより、前記使用状態又は空き状態に応じた制御信号を出力するバッファ監視回路と、
を備え、
前記第２メディアアクセスコントローラは、前記バッファ監視回路からの前記制御信号に基づいて、送信クロックの周波数を切り替えることにより、前記第２メディアアクセスコントローラから前記第１メディアアクセスコントローラへの伝送速度を切り替えることを特徴とする請求項２記載のパケット中継装置。
【請求項４】
前記バッファ監視回路は、前記第１バッファの容量が第１設定値以上となったときに前記制御信号を有効とし、前記第１バッファの容量が前記第１設定値よりも小さい第２設定値以下となったときに前記制御信号を無効とし、前記第１バッファの容量が前記第２設定値超かつ前記第１設定値未満となったときに前記制御信号を前の状態に維持し、
前記第２メディアアクセスコントローラは、前記制御信号が無効のときに前記第２メディアアクセスコントローラから前記第１メディアアクセスコントローラへの伝送速度を第１伝送速度とし、前記制御信号が有効のときに前記第２メディアアクセスコントローラから前記第１メディアアクセスコントローラへの伝送速度を前記第１伝送速度よりも低速な第２伝送速度とするように切り替えることを特徴とする請求項３記載のパケット中継装置。
【請求項５】
前記インタフェースは、
前記レイヤ２処理部と通信可能に接続されるとともに、クロック同期型インタフェースを有する第１インタフェース制御回路と、
前記レイヤ３処理部と通信可能に接続されるとともに、クロック同期型インタフェースを有する第２インタフェース制御回路と、
を備え、
前記第１インタフェース制御回路から前記第２インタフェース制御回路へのポート数が固定され、
前記第２インタフェース制御回路から前記第１インタフェース制御回路へのポート数が可変であることを特徴とする請求項１記載のパケット中継装置。
【請求項６】
前記レイヤ２処理部で処理されるパケットを貯めておくことが可能な第１バッファと、
前記レイヤ３処理部で処理されるパケットを貯めておくことが可能な第２バッファと、
前記第１バッファの使用状態又は空き状態を監視することにより、前記使用状態又は空き状態に応じた制御信号を出力するバッファ監視回路と、
を備え、
前記第２インタフェース制御回路は、前記バッファ監視回路からの前記制御信号に基づいて、前記第２インタフェース制御回路から前記第１インタフェース制御回路へのポート数を切り替えることを特徴とする請求項５記載のパケット中継装置。
【請求項７】
前記バッファ監視回路は、前記第１バッファの容量が第１設定値以上となったときに前記制御信号を有効とし、前記第１バッファの容量が前記第１設定値よりも小さい第２設定値以下となったときに前記制御信号を無効とし、前記第１バッファの容量が前記第２設定値超かつ前記第１設定値未満となったときに前記制御信号を前の状態に維持し、
前記第２インタフェース制御回路は、前記制御信号が無効のときに前記第２インタフェース制御回路から前記第１インタフェース制御回路へのポート数を第１ポート数とし、前記制御信号が有効のときに前記第２インタフェース制御回路から前記第１インタフェース制御回路へのポート数を前記第１ポート数よりも少ない第２ポート数とするように切り替えることを特徴とする請求項６記載のパケット中継装置。
【請求項８】
前記レイヤ３処理部は、パケットを解析することによりリアルタイム性が要求されるＩＰパケットを廃棄しないようにする優先制御機能を有することを特徴とする請求項１乃至７のいずれか一に記載のパケット中継装置。
【請求項９】
レイヤ２処理部で処理されるパケットを貯めておくことが可能な第１バッファの使用状態又は空き状態を監視するステップと、
前記使用状態又は空き状態に応じて、前記レイヤ２処理部とレイヤ３処理部との間の伝送路に配されたインタフェースにおける前記レイヤ３処理部側から前記レイヤ２処理部側への伝送速度又はポート数を切り替えるステップと、
を含むことを特徴とするパケット中継方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、付加情報（オーバーヘッド）を吸収する回路を有するパケット中継装置及びパケット中継方法に関する。
【背景技術】
【０００２】
パケット中継装置としてルータがある。ルータは、一般的に図５のような構成になっている。図５のルータでは、データ伝送速度が１Ｇｂｐｓのルータ構成を想定している。ルータは、下位ネットワークと上位ネットワークの中継、つまり、ＩＰ（Internet Protocol）パケットの送受信を行う装置である。
【０００３】
レイヤ２処理部１０３とレイヤ３処理部１０４との間には、ＩＥＥＥ８０２．３ｚで標準化されているＧＭＩＩ（Gigabit Media Independent Interface）やＲＧＭＩＩ（Reduced Gigabit Media Independent Interface）、ＳＧＭＩＩ（Serial Gigabit Media Independent Interface）などのクロック同期型インタフェースを有するＭＡＣ（Media Access Controller）１０１、１０２）で接続されているのが一般的である。特許文献１では、ＲＧＭＩＩ回路で接続されている。
【０００４】
従来のルータにおいて、ＩＰパケットは、以下の経路で伝送される。下位ネットワークから上位ネットワークに伝送する場合、入出力部１０５で受信したＩＰパケットをバッファ１０７に貯めてから、レイヤ２処理部１０３からレイヤ３処理部１０４に伝送する。次に、ＩＰパケットをバッファ１０８に貯めてから、入出力部１０６に伝送する。一方、ＩＰパケットを上位ネットワークから下位ネットワークに伝送する場合、入出力部１０６で受信したＩＰパケットをバッファ１０８に貯めてから、レイヤ３処理部１０４からレイヤ２処理部１０３に伝送する。次に、バッファ１０７に貯めてから、入出力部１０５に伝送する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１８８４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のルータでは、上位ネットワークから下位ネットワークに向けてＩＰパケットを１Ｇｂｐｓの最大伝送速度にして伝送する場合、ＩＰパケットはバッファ１０８に一度貯め込まれる。この際に、レイヤ３処理部１０４は、処理を行ったＩＰパケットに対して付加情報を追加してレイヤ２処理部１０３に送信する場合がある。伝送するＩＰパケットに付加情報が追加されると、本来、レイヤ３処理部１０４とレイヤ２処理部１０３との間のインタフェースを通るＩＰパケットサイズより大きいデータサイズになってしまう。ここで、レイヤ２処理部１０３とレイヤ３処理部１０４との間は１Ｇｂｐｓの伝送能力しかないので、レイヤ３処理部１０４は増えた分のデータをバッファ１０８に貯めて行く。バッファ１０８においてＩＰパケットが溢れた状態になると、ＩＰパケットを廃棄することになり、上位ネットワークと下位ネットワークとの間でスループットが低下することになる。
【０００７】
スループットが低下する問題の解決策として、レイヤ２処理部１０３とレイヤ３処理部１０４との間のインタフェースを速くすることが考えられる。ところが、バッファ１０７にＩＰパケットが貯まり、レイヤ２処理部１０３はバッファ１０７が溢れると後から来るＩＰパケットを廃棄せざるを得ない。
【０００８】
今まで、ＩＰパケットの廃棄を無くすために、ＩＥＥＥ８０２．３ｘのオプション機能として規定されているフロー制御が使われてきた。フロー制御は、送信元のデバイスにポーズ（ＰＡＵＳＥ）フレームを送信して送信（この場合上位ネットワークから入出力部１０６への送信）を止める制御である。フロー制御を使った場合、上位ネットワークから下位ネットワークにリアルタイム性が要求されるＩＰパケット（例えば、Video on demand、Voice Over Internet Protocolなど）を伝送する場合、レイヤ３処理部１０４が処理したＩＰパケットに付加情報を加えて伝送することにより、バッファ１０７においてＩＰパケットが溢れ、廃棄されて品質が悪化するか、若しくは、ＩＰパケットの廃棄を防ぐためのフロー制御が行われて、遅延が生じ、リアルタイム性が損なわれる。
【０００９】
特許文献１のネットワークプロセッサでは、処理速度の向上を図るため、ＲＧＭＩＩ回路とＰＨＹ回路との間、及び、ＲＧＭＩＩ回路とスイッチ回路との間にＦＩＦＯバッファを備えた送信制御回路を付加しており、送信制御回路とＲＧＭＩＩ回路との間での伝送速度を制御している。このネットワークプロセッサでは、送信制御回路とＰＨＹ回路（若しくは送信制御回路からスイッチまで）の間はＲＧＭＩＩ回路（伝送速度１Ｇｂｐｓ）で繋がっている。ところが、レイヤ処理部となるＣＰＵ又はスイッチ回路においてＩＰパケットに付加情報を付与すると、必要とされる最大の伝送速度は１Ｇｂｐｓ+α（αは付加情報分を伝送するため）となる。そのため、このネットワークプロセッサでは、ＷＡＮとＬＡＮとの間、若しくはＰＨＹ回路とスイッチ回路との間において最大伝送速度（１Ｇｂｐｓ）でパケットを伝送する時、ＣＰＵとスイッチ回路との間で付加情報を吸収することができなくなる。
【００１０】
本発明の主な課題は、付加情報が加えられた場合において下位ネットワークと上位ネットワークの間でのＩＰパケットのスループット低下を解決するとともに、この時のＩＰパケットの優先処理を実現するパケット中継装置及びパケット中継方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の第１の視点においては、パケット中継装置において、パケットにおけるレイヤ２のデータを処理するとともに、前記パケットに付加情報を追加又は削除する機能を有するレイヤ２処理部と、パケットにおけるレイヤ３のデータを処理するとともに、前記パケットに付加情報を追加又は削除する機能を有するレイヤ３処理部と、前記レイヤ２処理部と前記レイヤ３処理部との間の伝送路に配されるとともに、前記レイヤ２処理部側から前記レイヤ３処理部側への伝送速度又はポート数を固定とし、かつ、前記レイヤ３処理部側から前記レイヤ２処理部側への伝送速度又はポート数を切り替え可能にしたインタフェースと、を備えることを特徴とする。
【００１２】
本発明の前記パケット中継装置において、前記インタフェースは、前記レイヤ２処理部と通信可能に接続されるとともに、クロック同期型インタフェースを有する第１メディアアクセスコントローラと、前記レイヤ３処理部と通信可能に接続されるとともに、クロック同期型インタフェースを有する第２メディアアクセスコントローラと、を備え、前記第１メディアアクセスコントローラから前記第２メディアアクセスコントローラへの伝送速度が固定され、前記第２メディアアクセスコントローラから前記第１メディアアクセスコントローラへの伝送速度が可変であることが好ましい。
【００１３】
本発明の前記パケット中継装置において、前記レイヤ２処理部で処理されるパケットを貯めておくことが可能な第１バッファと、前記レイヤ３処理部で処理されるパケットを貯めておくことが可能な第２バッファと、前記第１バッファの使用状態又は空き状態を監視することにより、前記使用状態又は空き状態に応じた制御信号を出力するバッファ監視回路と、を備え、前記第２メディアアクセスコントローラは、前記バッファ監視回路からの前記制御信号に基づいて、送信クロックの周波数を切り替えることにより、前記第２メディアアクセスコントローラから前記第１メディアアクセスコントローラへの伝送速度を切り替えることが好ましい。
【００１４】
本発明の前記パケット中継装置において、前記バッファ監視回路は、前記第１バッファの容量が第１設定値以上となったときに前記制御信号を有効とし、前記第１バッファの容量が前記第１設定値よりも小さい第２設定値以下となったときに前記制御信号を無効とし、前記第１バッファの容量が前記第２設定値超かつ前記第１設定値未満となったときに前記制御信号を前の状態に維持し、前記第２メディアアクセスコントローラは、前記制御信号が無効のときに前記第２メディアアクセスコントローラから前記第１メディアアクセスコントローラへの伝送速度を第１伝送速度とし、前記制御信号が有効のときに前記第２メディアアクセスコントローラから前記第１メディアアクセスコントローラへの伝送速度を前記第１伝送速度よりも低速な第２伝送速度とするように切り替えることが好ましい。
【００１５】
本発明の前記パケット中継装置において、前記インタフェースは、前記レイヤ２処理部と通信可能に接続されるとともに、クロック同期型インタフェースを有する第１インタフェース制御回路と、前記レイヤ３処理部と通信可能に接続されるとともに、クロック同期型インタフェースを有する第２インタフェース制御回路と、を備え、前記第１インタフェース制御回路から前記第２インタフェース制御回路へのポート数が固定され、前記第２インタフェース制御回路から前記第１インタフェース制御回路へのポート数が可変であることが好ましい。
【００１６】
本発明の前記パケット中継装置において、前記レイヤ２処理部で処理されるパケットを貯めておくことが可能な第１バッファと、前記レイヤ３処理部で処理されるパケットを貯めておくことが可能な第２バッファと、前記第１バッファの使用状態又は空き状態を監視することにより、前記使用状態又は空き状態に応じた制御信号を出力するバッファ監視回路と、を備え、前記第２インタフェース制御回路は、前記バッファ監視回路からの前記制御信号に基づいて、前記第２インタフェース制御回路から前記第１インタフェース制御回路へのポート数を切り替えることが好ましい。
【００１７】
本発明の前記パケット中継装置において、前記バッファ監視回路は、前記第１バッファの容量が第１設定値以上となったときに前記制御信号を有効とし、前記第１バッファの容量が前記第１設定値よりも小さい第２設定値以下となったときに前記制御信号を無効とし、前記第１バッファの容量が前記第２設定値超かつ前記第１設定値未満となったときに前記制御信号を前の状態に維持し、前記第２インタフェース制御回路は、前記制御信号が無効のときに前記第２インタフェース制御回路から前記第１インタフェース制御回路へのポート数を第１ポート数とし、前記制御信号が有効のときに前記第２インタフェース制御回路から前記第１インタフェース制御回路へのポート数を前記第１ポート数よりも少ない第２ポート数とするように切り替えることが好ましい。
【００１８】
本発明の前記パケット中継装置において、前記レイヤ３処理部は、パケットを解析することによりリアルタイム性が要求されるＩＰパケットを廃棄しないようにする優先制御機能を有することが好ましい。
【００１９】
本発明の第２の視点においては、パケット中継方法において、レイヤ２処理部で処理されるパケットを貯めておくことが可能な第１バッファの使用状態又は空き状態を監視するステップと、前記使用状態又は空き状態に応じて、前記レイヤ２処理部とレイヤ３処理部との間の伝送路に配されたインタフェースにおける前記レイヤ３処理部側から前記レイヤ２処理部側への伝送速度又はポート数を切り替えるステップと、を含むことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、レイヤ３処理部とレイヤ２処理部の間で、入出力部の伝送速度より早い伝送速度でパケットの送受信を行っているので、レイヤ２処理部又はレイヤ３処理部側が付加情報をパケットに付けても、下位ネットワークと上位ネットワークの間では入出力部の最大伝送速度でパケットを送受信できる。また、レイヤ２処理部の第１バッファの使用状態又は空き状態を監視するバッファ監視回路による第１バッファの空き状態に応じて、レイヤ３処理部からレイヤ２処理部へのインタフェースの伝送速度又はポート数を切り替えることで、レイヤ２処理部でのパケットの廃棄を防止すると共に、レイヤ３処理部からレイヤ２処理部への送信を止めないことにより、上位ネットワークから下位ネットワークにパケットを伝送する場合もレイヤ３処理部で優先制御ができ、リアルタイム性が要求されるパケットの品質を保証することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施例１に係るパケット中継装置の回路構成を模式的に示したブロック図である。
【図２】本発明の実施例１に係るパケット中継装置の動作を模式的に示したフローチャートである。
【図３】本発明の実施例２に係るパケット中継装置の回路構成を模式的に示したブロック図である。
【図４】本発明の実施例２に係るパケット中継装置の動作を模式的に示したフローチャートである。
【図５】従来例に係るルータの回路構成を模式的に示したブロック図である。
【発明を実施するための形態】
【００２２】
本発明の実施形態１に係るパケット中継装置では、パケットにおけるレイヤ２のデータを処理するとともに、前記パケットに付加情報を追加又は削除する機能を有するレイヤ２処理部（図１の１３、図３の２３）と、パケットにおけるレイヤ３のデータを処理するとともに、前記パケットに付加情報を追加又は削除する機能を有するレイヤ３処理部（図１の１４、図３の２４）と、前記レイヤ２処理部と前記レイヤ３処理部との間の伝送路に配されるとともに、前記レイヤ２処理部側から前記レイヤ３処理部側への伝送速度又はポート数を固定とし、かつ、前記レイヤ３処理部側から前記レイヤ２処理部側への伝送速度又はポート数を切り替え可能にしたインタフェース（図１の１１、１２、図３の２１、２２）と、を備える。
【００２３】
本発明の実施形態２に係るパケット中継方法では、レイヤ２処理部（図１の１３、図３の２３）で処理されるパケットを貯めておくことが可能な第１バッファ（図１の１７、図３の２７）の使用状態又は空き状態を監視するステップ（図２のステップＡ１、Ａ２、図４のステップＢ１、Ｂ２）と、前記使用状態又は空き状態に応じて、前記レイヤ２処理部とレイヤ３処理部（図１の１４、図３の２４）との間の伝送路に配されたインタフェース（図１の１１、１２、図３の２１、２２）における前記レイヤ３処理部側から前記レイヤ２処理部側への伝送速度又はポート数を切り替えるステップ（図２のステップＡ３〜Ａ７、図４のステップＢ３〜Ｂ７）と、を含む。
【実施例１】
【００２４】
本発明の実施例１に係るパケット中継装置ついて図面を用いて説明する。図１は、本発明の実施例１に係るパケット中継装置の回路構成を模式的に示したブロック図である。
【００２５】
図１は、パケット中継装置として、ブロードバンド通信機器に使用されるルータの回路構成を例示したものである。パケット中継装置は、下位ネットワークと上位ネットワークとの間の経路に配される。パケット中継装置は、従来のルータの回路構成（図５参照）と共通の部分として、ＭＡＣ（Media Access Control；ＭＡＣ１１、ＭＡＣ１２）と、レイヤ２処理部１３と、レイヤ３処理部１４と、入出力部１５と、入出力部１６と、バッファ１７、１８と、を有する。また、パケット中継装置は、従来のルータの回路構成と異なる部分として、ＭＡＣ１１からＭＡＣ１２への伝送速度を１Ｇｂｐｓ超の伝送速度に固定にする点と、ＭＡＣ１２からＭＡＣ１１へは伝送速度可変のインタフェースで接続している点と、さらにバッファ監視回路１９を加えている点である。
【００２６】
ＭＡＣ１１、１２は、クロック同期型インタフェースを有するメディアアクセスコントローラ（Media Access Controller）である。ＭＡＣ１１とＭＡＣ１２は、図１において、ＲＧＭＩＩ（Reduced Gigabit Media Independent Interface）に基づいた接続を行う。ＭＡＣ１２からＭＡＣ１１への伝送速度のみ１Ｇｂｐｓ超／１Ｇｂｐｓ以下に切り替え可能であり、ＭＡＣ１１からＭＡＣ１２への伝送速度は１Ｇｂｐｓ超の固定伝送速度で接続する。ＭＡＣ１１とＭＡＣ１２との間の信号線は、具体的には、送信信号線４本、送信クロック信号線１本、受信信号線４本、及び、受信クロック信号線１本で構成される。伝送速度について、本実施例では、１Ｇｂｐｓ以下を０．８Ｇｂｐｓとし、１Ｇｂｐｓ超を１．２Ｇｂｐｓとする。ＭＡＣ１２からＭＡＣ１１への伝送速度の切り替えは、バッファ監視回路１９からの制御信号をＭＡＣ１２が受けて、ＭＡＣ１２において送信回路のクロック信号周波数を切り替えることで、０．８Ｇｂｐｓ（送信クロック１００ＭＨｚ）と１．２Ｇｂｐｓ（送信クロック１５０ＭＨｚ）との間で切り替えが行われる。ＭＡＣ１１は、レイヤ２処理部１３通信可能に接続されている。ＭＡＣ１２は、レイヤ３処理部１４と通信可能に接続されている。
【００２７】
レイヤ２処理部１３は、ＩＰパケットにおけるレイヤ２のデータの処理をする機能部である。レイヤ２処理部１３は、ＯＳＩ（Open Systems Interconnection）参照モデルにおけるデータリンク層（レイヤ２）のデータの転送処理を行う、つまり、直接的（隣接的）に接続されている通信機器間のデータの受け渡しを行う。レイヤ２処理部１３は、転送する際、ＩＰパケットに付加情報を追加又は削除する機能を有する。レイヤ２処理部１３は、入出力部１５と通信可能に接続されるとともに、バッファ１７と通信可能に接続され、かつ、ＭＡＣ１１と通信可能に接続されている。
【００２８】
レイヤ３処理部１４は、ＩＰパケットにおけるレイヤ３のデータの処理をする機能部である。レイヤ３処理部１４は、ＯＳＩ参照モデルにおけるネットワーク層（レイヤ３）のデータの転送処理を行う、つまり、ネットワークにおける通信経路を選択（ルーティング）してデータを中継する。レイヤ３処理部１４は、転送する際、ＩＰパケットに付加情報を追加又は削除する機能を有する。レイヤ３処理部１４は、バッファ１８にＩＰパケットが貯まり溢れる場合に廃棄処理を行うが、ＩＰパケットの高度な解析を行う機能を有し、リアルタイム性が要求されるＩＰパケットを廃棄しないようにする優先制御機能を有する。レイヤ３処理部１４は、入出力部１６と通信可能に接続されるとともに、バッファ１８と通信可能に接続され、かつ、ＭＡＣ１２と通信可能に接続されている。
【００２９】
入出力部１５、１６は、ＩＰパケットの入出力が行われる機能部である。入出力部１５、１６は、ＩＥＥＥ８０２．３−１０００ＢＡＳＥ−Ｔに準拠したインタフェースで接続されている。入出力部１５は、４ポートでレイヤ２処理部１３と通信可能に接続されるとともに、下位ネットワークに通信可能に接続されている。入出力部１６は、１ポートでレイヤ３処理部１４と通信可能に接続されるとともに、上位ネットワークに通信可能に接続されている。
【００３０】
バッファ１７は、レイヤ２処理部１３で処理されるパケットを貯めておくことが可能な機能部である。バッファ１７は、入出力部１５で受信したＩＰパケット、又は、レイヤ３処理部１４からレイヤ２処理部１３に伝送されたＩＰパケットを貯めておく。なお、バッファ１７は、レイヤ２処理部１３に内蔵されていてもよい。
【００３１】
バッファ１８は、レイヤ３処理部１４で処理されるパケットを貯めておくことが可能な機能部である。バッファ１８は、入出力部１６で受信したＩＰパケット、又は、レイヤ２処理部１３からレイヤ３処理部１４に伝送されたＩＰパケットを貯めておく機能部である。なお、バッファ１８は、レイヤ３処理部１４に内蔵されていてもよい。
【００３２】
バッファ監視回路１９は、バッファ１７の空き状態を監視して、ＭＡＣ１２の送信クロックを制御する。つまり、バッファ監視回路１９は、ＭＡＣ１２に対して制御信号を送ることで、ＭＡＣ１２において送信クロックを切り替えさせて、送信速度を制御する。なお、バッファ監視回路１９は、レイヤ２処理部１３に内蔵されていてもよい。
【００３３】
次に、本発明の実施例１に係るパケット中継装置の動作について図面を用いて説明する。図２は、本発明の実施例１に係るパケット中継装置の動作を模式的に示したフローチャートである。なお、パケット中継装置における構成部については、図１を参照されたい。
【００３４】
バッファ監視回路１９による伝送速度の制御動作について説明する。
【００３５】
まず、バッファ監視回路１９は、初期状態（ステップＡ１）において、制御信号が無効である。なお、バッファ監視回路１９は、バッファ１７の空き状態（又は使用状態）を常に監視している。この時、ＭＡＣ１２とＭＡＣ１１の間では初期値（１．２Ｇｂｐｓ）の伝送速度でＩＰパケットの送受信を行う。
【００３６】
次に、バッファ監視回路１９は、バッファ１７の使用状態を判定する（ステップＡ２）。バッファ１７の使用状態の判定では、バッファ容量に係る検出値が、閾値１（例えば、バッファ容量の８０％）以上であるか、閾値０（例えば、バッファ容量の５０％）以下であるか、閾値１（例えば、バッファ容量の８０％）未満かつ閾値０（例えば、バッファ容量の５０％）超であるか、を判定する。閾値１以上である場合（ステップＡ２の８０％以上）、ステップＡ３に進む。閾値０以下である場合（ステップＡ２の５０％以下）、ステップＡ５に進む。閾値１未満かつ閾値０超である場合（ステップＡ２の５０％超８０％未満）、ステップＡ７に進む。
【００３７】
バッファ１７の使用状態が閾値１以上の場合（ステップＡ２の８０％以上）、バッファ監視回路１９は、ＭＡＣ１２への制御信号を有効にする（ステップＡ３）。ステップＡ３の後、ＭＡＣ１２は、有効の状態の制御信号を受けることにより、送信クロックを１００ＭＨｚにし、伝送速度を１Ｇｂｐｓ以下（０．８Ｇｂｐｓ）に固定して、ＩＰパケットをＭＡＣ１３に向けて送信する（ステップＡ４）。ステップＡ４の後、ステップＡ２に戻る。
【００３８】
バッファ１７の使用状態が閾値０以下の場合（ステップＡ２の５０％以下）、バッファ監視回路１９は、ＭＡＣ１２への制御信号を無効にする（ステップＡ５）。ステップＡ５の後、ＭＡＣ１２は、無効の状態の制御信号を受けることにより、送信クロックの周波数を１５０ＭＨｚにし、伝送速度を１Ｇｂｐｓ超（１．２Ｇｂｐｓ）に固定して、ＩＰパケットをＭＡＣ１３に向けて送信する（ステップＡ６）。ステップＡ６の後、ステップＡ２に戻る。
【００３９】
バッファ１７の使用状態が閾値１未満かつ閾値０超の場合（ステップＡ２の５０％超８０％未満）、バッファ監視回路１９は、制御信号を前の状態に維持する（ステップＡ７）。ステップＡ７の後、ステップＡ２に戻る。なお、ＭＡＣ１２は、ステップＡ７の後、前の状態と同じの制御信号を受けることにより、送信クロックを前の状態に維持し、伝送速度を前の状態に維持して、ＩＰパケットをＭＡＣ１３に向けて送信することになる。
【００４０】
次に、図１の上位ネットワーク側から下位ネットワーク側にＩＰパケットを伝送する時のパケット中継装置の動作の詳細について説明する。
【００４１】
初期状態（図２のステップＡ１）では、バッファ監視回路１９が制御信号を無効にしている状態である。この時、ＭＡＣ１２とＭＡＣ１１の間では初期値１．２Ｇｂｐｓの伝送速度でＩＰパケットの送受信を行う。ＩＰパケットは、上位ネットワークから１Ｇｂｐｓで入って、バッファ１８に貯め込まれる。そして、レイヤ３処理部１４は、場合によって付加情報をＩＰパケットに追加することがある。ＭＡＣ１２からＭＡＣ１１への１．２Ｇｂｐｓの伝送速度は、オーバーヘッドを吸収するのに十分であるので、レイヤ３処理部１４の付加情報によるオーバーヘッドを吸収できる。
【００４２】
続いて、レイヤ２処理部１３は、ＭＡＣ１２から１．２Ｇｂｐｓで送ってきたＩＰパケットをバッファ１７に貯めて、レイヤ３処理部１４の処理後に付く付加情報を取り、上位ネットワーク側から受信した時のデータサイズと同じサイズにして、１Ｇｂｐｓの伝送速度で入出力部１５にＩＰパケットを伝送する。１．２Ｇｂｐｓは、オーバーヘッドを吸収するのに十分な能力である反面、ＩＥＥＥ８０２．３−１０００ＢＡＳＥ−Ｔの伝送速度を超えるので、バッファ１７にＩＰパケットが貯まって行く。バッファ１７にＩＰパケットが貯まり、バッファ１７でパケットが溢れる時、後からくるＩＰパケットを廃棄させないために、バッファ１７の使用状態をバッファ監視回路１９で検出し、ＭＡＣ１２の送信速度を切り替える。
【００４３】
具体的には、ＭＡＣ１２が１．２ＧｂｐｓでＩＰパケットを送信し続けると、バッファ１７にはＩＰパケットが貯まって行き、図２のステップＡ２で示すように、バッファ１７の使用状態が閾値０（例えばバッファ容量の５０％）超かつ閾値１（例えばバッファ容量の８０％）未満になり、図２のステップＡ７で示すように、バッファ監視回路１９は制御信号を無効のまま変化させない。
【００４４】
また、バッファ１７の使用状態が閾値１（例えばバッファ容量の８０％）以上のＩＰパケットが貯まった時、図２のステップＡ３で示すように、バッファ監視回路１９は制御信号を有効にする。その後、図２のステップＡ４で示すように、ＭＡＣ１２は送信速度を１．２Ｇｂｐｓから０．８Ｇｂｐｓに下げる。ＭＡＣ１２が０．８ＧｂｐｓでＩＰパケットを伝送すると、バッファ１７に貯まっていたＩＰパケットは減少して、バッファ１７の使用状態が閾値１（例えばバッファ容量の８０％）未満かつ閾値０（バッファ容量の５０％）超になり、図２のステップＡ７が示すように、バッファ監視回路１９は制御信号を有効のまま変化させない。
【００４５】
また、バッファ１７の使用状態が閾値０（バッファ容量の５０％）以下になると、図２のステップＡ５で示すように、バッファ監視回路１９は制御信号を無効にする。その後、図２のステップＡ６で示すように、ＭＡＣ１２は伝送速度を０．８Ｇｂｐｓから１．２Ｇｂｐｓに上げて、ＩＰパケットを送信する。上記の一連の動作はバッファ１７でＩＰパケットが溢れることをなくし、レイヤ３処理部１４でＩＰパケットの優先制御を実現する。
【００４６】
なお、上記の動作は、ポーズ（ＰＡＵＳＥ）フレームを使ったフロー制御を行わないことが前提条件である。
【００４７】
次に、上記の伝送方向と反対方向、つまり、図１の下位ネットワーク側から上位ネットワーク側にＩＰパケットが伝送する時のパケット中継装置の動作の詳細について説明する。
【００４８】
下位ネットワークから入ってきたＩＰパケットはバッファ１７に一時的保存される。レイヤ２処理部１３がＩＰパケットに付加情報を付ける場合、ＭＡＣ１１は１．２Ｇｂｐｓの伝送速度でＭＡＣ１２にＩＰパケットを伝送するので、オーバーヘッドは吸収される。ＭＡＣ１１から送信速度１．２Ｇｂｐｓで伝送されて来たＩＰパケットをレイヤ３処理部１４はバッファ１８に貯めてから、レイヤ２処理部１３が処理後に付けた付加情報を取り、入出力部１６側に１Ｇｂｐｓの伝送速度で伝送する。この時、バッファ１８にはＩＰパケットが貯まって行く。
【００４９】
バッファ１８にＩＰパケットが貯まって溢れる場合、レイヤ３処理部１４にてＩＰパケットの廃棄を行うが、レイヤ３処理部１４では、ＩＰパケットの高度な解析を行う機能を持っている。従って、リアルタイム性が要求されるＩＰパケットについて優先的に送出することにより、リアルタイム性の高いＩＰパケットについて、廃棄が発生しないよう保護をすることが可能となる。
【００５０】
実施例１によれば、以下のような効果を奏する。
【００５１】
第１の効果は，レイヤ３処理部１４とレイヤ２処理部１３の間で、入出力部１５、１６の伝送速度より早い伝送速度でＩＰパケットの送受信を行っているので、レイヤ２処理部１３又はレイヤ３処理部１４側が付加情報をＩＰパケットに付けても、下位ネットワークと上位ネットワークの間では入出力部１５、１６の最大伝送速度でＩＰパケットを送受信できるので、オーバーヘッドを吸収でき、ＩＰパケットがスループット低下することがなく、従来技術と比べて、処理能力を向上させることができることである。
【００５２】
第２の効果は、レイヤ２処理部１３に接続（内蔵でも可）されたバッファ１７を監視するバッファ監視回路を追加して、バッファ１７の空き状態に応じて、レイヤ３処理部１４からレイヤ２処理部１３へのインタフェースの伝送速度を切り替えることで、レイヤ２処理部１３でのＩＰパケットの廃棄を防止すると共に、レイヤ３処理部１４からレイヤ２処理部１３への送信を止めないことにより、上位ネットワークから下位ネットワークにＩＰパケットを伝送する場合もレイヤ３処理部１４で優先制御ができ、リアルタイム性が要求されるＩＰパケットの品質を保証することである。
【００５３】
第３の効果は、第１、第２の効果を得るのに、追加される回路はバッファ監視回路だけなので、従来技術と比べて、追加回路規模を必要最小限にすることができることである。
【実施例２】
【００５４】
本発明の実施例２に係るパケット中継装置ついて図面を用いて説明する。図３は、本発明の実施例２に係るパケット中継装置の回路構成を模式的に示したブロック図である。
【００５５】
実施例２は、実施例１の変形例であり、レイヤ２処理部２３とレイヤ３処理部２４との間のインタフェースについてさらに工夫している。
【００５６】
レイヤ２処理部２３とレイヤ３処理部２４との間のインタフェースとして、ＭＡＣ（図１の１１、１２）を用いる代わりに、ＳＧＭＩＩ制御回路２１、２２を用いている。ＳＧＭＩＩ制御回路２１とＳＧＭＩＩ制御回路２２とは、独立した２つのＳＧＭＩＩポートで繋がっている。つまり、ここでは、２対の送信信号線、２対の送信クロック信号線、２対の受信信号線、及び、２対の受信クロック信号線（全ての信号が差動信号である）をもって、伝送速度２Ｇｂｐｓ（１Ｇｂｐｓ×２）で送受信する。
【００５７】
ＳＧＭＩＩ制御回路２１は、レイヤ２処理部２３と内部バスで通信可能に接続されている。ＳＧＭＩＩ制御回路２２は、レイヤ３処理部２４と内部バスで通信可能に接続されている。
【００５８】
ＳＧＭＩＩ制御回路２１、ＳＧＭＩＩ制御回路２２は、２つの独立したＳＧＭＩＩポートに連続したＩＰパケットを割り当てる機能と、２つのＳＧＭＩＩポートからＩＰパケットを受信できる機能と、を有するものとする。また、ＳＧＭＩＩ制御回路２２は、バッファ監視回路２９の制御信号を受けて、１ポートモードでＩＰパケットを伝送するか、２ポートモードでＩＰパケットを伝送するかを制御可能な構成となっている。
【００５９】
その他の構成は、実施例１の構成と同様である。
【００６０】
次に、本発明の実施例２に係るパケット中継装置の動作について図面を用いて説明する。図４は、本発明の実施例２に係るパケット中継装置の動作を模式的に示したフローチャートである。なお、パケット中継装置における構成部については、図３を参照されたい。
【００６１】
バッファ監視回路２９による伝送速度の制御動作について説明する。
【００６２】
まず、バッファ監視回路２９は、初期状態（ステップＢ１）において、制御信号が無効である。なお、バッファ監視回路２９は、バッファ２７の空き状態（又は使用状態）を常に監視している。この時、ＳＧＭＩＩ制御回路２１とＳＧＭＩＩ制御回路２２の間では、２つのＳＧＭＩＩポートを使ってＩＰパケットの送受信を行う。
【００６３】
次に、バッファ監視回路２９は、バッファ２７の使用状態を判定する（ステップＢ２）。バッファ２７の使用状態の判定では、バッファ容量に係る検出値が、閾値１（例えば、バッファ容量の８０％）以上であるか、閾値０（例えば、バッファ容量の５０％）以下であるか、閾値１（例えば、バッファ容量の８０％）未満かつ閾値０（例えば、バッファ容量の５０％）超であるか、を判定する。閾値１以上である場合（ステップＢ２の８０％以上）、ステップＢ３に進む。閾値０以下である場合（ステップＢ２の５０％以下）、ステップＢ５に進む。閾値１未満かつ閾値０超である場合（ステップＢ２の５０％超８０％未満）、ステップＢ７に進む。
【００６４】
バッファ２７の使用状態が閾値１以上の場合（ステップＢ２の８０％以上）、バッファ監視回路２９は、ＳＧＭＩＩ制御回路２２への制御信号を有効にする（ステップＢ３）。ステップＡ３の後、ＳＧＭＩＩ制御回路２２は、有効の状態の制御信号を受けることにより、１つのＳＧＭＩＩポートを使ってＩＰパケットをＳＧＭＩＩ制御回路２２に向けて送信する（ステップＢ４）。ステップＢ４の後、ステップＢ２に戻る。
【００６５】
バッファ２７の使用状態が閾値０以下の場合（ステップＢ２の５０％以下）、バッファ監視回路２９は、ＳＧＭＩＩ制御回路２２への制御信号を無効にする（ステップＢ５）。ステップＢ５の後、ＳＧＭＩＩ制御回路２２は、無効の状態の制御信号を受けることにより、２つのＳＧＭＩＩポートを使ってＩＰパケットをＳＧＭＩＩ制御回路２２に向けて送信する（ステップＢ６）。ステップＢ６の後、ステップＢ２に戻る。
【００６６】
バッファ２７の使用状態が閾値１未満かつ閾値０超の場合（ステップＢ２の５０％超８０％未満）、バッファ監視回路２９は、制御信号を前の状態に維持する（ステップＢ７）。ステップＢ７の後、ステップＢ２に戻る。なお、ＳＧＭＩＩ制御回路２２は、ステップＢ７の後、前の状態と同じの制御信号を受けることにより、ＳＧＭＩＩポート数を前の状態に維持して、ＩＰパケットをＳＧＭＩＩ制御回路２２に向けて送信することになる。
【００６７】
次に、図３の上位ネットワーク側から下位ネットワーク側にＩＰパケットを伝送する時のパケット中継装置の動作の詳細について説明する。
【００６８】
上位ネットワーク（入出力部２６）から下位ネットワーク（入出力部２５）にＩＰパケットを１Ｇｂｐｓの最大伝送速度にして伝送する場合、ＩＰパケットを受信したレイヤ３処理部２４は、バッファ２８にＩＰパケットを格納する。このとき、初期状態（図４のステップＢ１）では、制御信号が無効の状態で、ＳＧＭＩＩ制御回路２２は２つのＳＧＭＩＩポートを使って送信する。
【００６９】
ＳＧＭＩＩ制御回路２２が２つのＳＧＭＩＩポートで送信すると、バッファ２７にはＩＰパケットが貯まって行き、図４のステップＢ２で示すようにバッファ２７の使用状態が閾値０（例えばバッファ容量の５０％）を超え、かつ、閾値１（例えば１バッファ容量の８０％）未満になった時、図４のステップＢ７が示すようにバッファ監視回路２９は制御信号を無効のまま変化させない。
【００７０】
また、バッファ２７の使用状態が閾値１（例えばバッファ容量の８０％）以上になるとバッファ監視回路２９は、図４のステップＢ３で示すように、制御信号を有効にする。その後、図４のステップＢ４で示すように、ＳＧＭＩＩ制御回路２２は、送信する時に２つのＳＧＭＩＩポートのうち１つのポート（伝送速度１Ｇｂｐｓ）だけにＩＰパケットを送信するように切り替わる。
【００７１】
ＳＧＭＩＩ制御回路２２が１つのＳＧＭＩＩポートだけで送信する場合、レイヤ３処理部２４がＩＰパケットにつける付加情報により、本来の上位ネットワークからレイヤ３処理部２４へ入ったＩＰパケットサイズより大きいデータサイズになる。しかし、１つのＳＧＭＩＩは１Ｇｂｐｓしかないので、データサイズが増えた分は伝送できなくなり、上位ネットワークから入ったＩＰパケットは１Ｇｂｐｓ未満でバッファ２７に届く。
【００７２】
さらに、レイヤ２処理部２３はレイヤ３処理部２４で付けられた付加情報を取り、入出力部２５にＩＰパケット（上位ネットワークから入ってきたＩＰパケットその物）を１Ｇｂｐｓの伝送速度で伝送するため、バッファ２７のＩＰパケットは減少する。
【００７３】
バッファ２７の使用状態が閾値１（例えば、バッファ容量の８０％）未満かつ閾値０（例えば、バッファ容量の５０％）超の時、図４のステップＢ７で示すように、バッファ監視回路２９は制御信号を有効のまま変化させない。
【００７４】
また、バッファ２７の使用状態が閾値０（例えば、バッファ容量の５０％）以下になると、図４のステップＢ５で示すように、バッファ監視回路２９は制御信号を無効にする。その後、図４のステップＢ６で示すように、ＳＧＭＩＩ制御回路２２は２つのＳＧＭＩＩポートを使ってＳＧＭＩＩ制御回路２１に送信するように切り替わる。
【００７５】
なお、上記の動作は、ポーズ（ＰＡＵＳＥ）フレームを使ったフロー制御を行わないことが前提条件である。
【００７６】
次に、上記の伝送方向と反対方向、つまり、図３の下位ネットワーク側から上位ネットワーク側にＩＰパケットが伝送する時のパケット中継装置の動作の詳細について説明する。
【００７７】
ＩＰパケットが下位ネットワーク側から上位ネットワークに伝送される場合、２つのＳＧＭＩＩポート（２Ｇｂｐｓ）に固定して送信する。具体的に、レイヤ２処理部２３は、入出力部２５で受信したＩＰパケットをバッファ２７に貯めてから、ＳＧＭＩＩ制御回路２１に伝送する。ＳＧＭＩＩ制御回路２１は、連続したＩＰパケットを２つのＳＧＭＩＩポートに割り振って送信する。
【００７８】
ＳＧＭＩＩ制御回路２２は、２つのＳＧＭＩＩポートから受信したＩＰパケットをレイヤ３処理部２４に伝送する。レイヤ３処理部２４は、ＩＰパケットをバッファ２８に貯めてから、入出力部４６に伝送する。
【００７９】
レイヤ２処理部２３が連続して２Ｇｂｐｓの伝送速度でＩＰパケットを送信してきた場合、バッファ２８にＩＰパケットが貯まって行く。バッファ２８にＩＰパケットが貯まり、溢れる場合は、レイヤ３処理部２４にて廃棄処理を行うが、レイヤ３処理部２４では優先制御機能を持っているので、リアルタイム性が要求されるＩＰパケットを廃棄しないよう保護することが可能となる。
【００８０】
実施例２によれば、レイヤ３処理部２４とレイヤ２処理部２３との間で、２つのＳＧＭＩＩポートを使用しているので、レイヤ３処理部２４とレイヤ２処理部２３との間の伝送速度は２倍になる。これにより、下位ネットワークと上位ネットワークとの間ではオーバーヘッドが吸収され、スループットが維持される。また、上位ネットワークから下位ネットワークへの伝送方向でも優先制御ができる。
【００８１】
なお、実施例２の構成において、レイヤ２処理部２３とレイヤ３処理部２４との間は２ポート以上（例えば３ポート若しくはそれ以上）のインタフェースで構成してもよい。また、レイヤ２処理部２３とレイヤ３処理部２４との間を接続するインタフェースもＳＧＭＩＩに限らずに、他のインタフェース（例えばＲＧＭＩＩ、ＧＭＩＩ）も使用できる。
【符号の説明】
【００８２】
１１、１２、１０１、１０２  ＭＡＣ（第１、第２メディアアクセスコントローラ）
１３、２３、１０３  レイヤ２処理部
１４、２４、１０４  レイヤ３処理部
１５、２５、１０５  入出力部
１６、２６、１０６  入出力部
１７、２７、１０７  バッファ（第１バッファ）
１８、２８、１０８  バッファ（第２バッファ）
１９、２９  バッファ監視回路
２１、２２  ＳＧＭＩＩ制御回路（第１、第２インタフェース制御回路）
【図１】
2011181987.tif 000003
【図２】
2011181987.tif 000004
【図３】
2011181987.tif 000005
【図４】
2011181987.tif 000006
【図５】
2011181987.tif 000007