(57)【要約】      （修正有）【課題】ブロッキング能力を改善した電力ダイオード、及び、そのようなデバイスを製造するための方法を提供する。【解決手段】電力ダイオード１は、第一の導電性タイプの第一のレイヤ２の第一のメイン・サイド８に、中央領域２２の中に配置された第二の導電性タイプの第二のレイヤ１０と、その上に配置された第三の導電性のレイヤ１６、及び、反対側の第二のメイン・サイド１２に、第一のレイヤ２の上に配置された第四の導電性のレイヤ１４を有する。更に、第二の導電性タイプの自蔵サブ領域２６で第二のレイヤ１０の周囲を取り囲む接合終端領域２４を有する。更にまた、第二のレイヤ１０と接合終端領域２４との間に、第二の導電性タイプの自蔵スペーサ・サブ領域３６と、寿命コントロール領域３４とを有し、キャリア寿命を減少させる欠陥が、中央領域２２に限定されるとともに、そのような欠陥が接合終端領域２４の中に注入されないようにする。【選択図】図４
2011139061.tif 000002
【特許請求の範囲】
【請求項１】
電力半導体デバイス（１）であって、
−  第一の導電性タイプの第一のレイヤ（２）を有し、この第一のレイヤは、第一のメイン・サイド（８）、及び第一のメイン・サイド（８）の反対側の第二のメイン・サイド（１２）を有し、
−  第二の導電性タイプの第二のレイヤ（１０）を有し、この第二のレイヤは、第一のメイン・サイド（８）上で中央領域（２２）の中に配置され、
−  接合終端領域（２４）を有し、この接合終端領域は、第一のメイン・サイド（８）上で周辺領域の中に配置され、且つ第二のレイヤ（１０）の周囲を取り囲み、この接合終端領域（２４）は、第一の導電性タイプの自蔵サブ領域（２８）の中に注入された、第二の導電性タイプの少なくとも一つの自蔵サブ領域（２６）を有し、
−  第三の導電性のレイヤ（１６）を有し、この第三のレイヤは、第一のレイヤ（２）の反対側のサイド上で第二のレイヤ（１０）の上に配置され、
−  第四の導電性のレイヤ（１４）を有し、この第四のレイヤは、第二のメイン・サイド（１２）の上に配置された、
電力半導体デバイスにおいて、
当該電力半導体デバイス（１）は、
−  スペーサ領域（４２）を更に有し、このスペーサ領域は、第二のレイヤ（１０）と前記接合終端領域（２４）との間で、第一のメイン・サイド（８）上の中間領域の中に配置され、且つ第二のレイヤ（１０）の周囲を取り囲んでいて、このスペーサ領域（４２）は、第一の導電性タイプの自蔵サブ領域（３８）の中に注入された第二の導電性タイプの自蔵スペーサ・サブ領域（３６）を有し、それによって、前記スペーサ・サブ領域（３６）が第二のレイヤ（１０）から電気的に切り離されるようになり、
−  隣接する半導体材料の中のキャリア寿命を減少させる欠陥を有する、寿命コントロール領域（３４）を有し、この寿命コントロール領域（３４）は、少なくとも第二のレイヤ（１０）の全体に亘って伸び、また、前記スペーサ・サブ領域（３６）の部分の全体に亘って伸び、且つ、前記接合終端領域（２４）の中には伸びないこと、
を特徴とする電力半導体デバイス。
【請求項２】
下記特徴を有する請求項１に記載の電力半導体デバイス（１）、
前記スペーサ・サブ領域（３６）は、少なくとも１０μｍの幅（Ｗ３）を有している。
【請求項３】
下記特徴を有する請求項１または２に記載の電力半導体デバイス（１）、
前記寿命コントロール領域（３４）を形成するイオンは、水素イオンを有している。
【請求項４】
下記特徴を有する請求項１から３の何れか１項に記載の電力半導体デバイス（１）、
前記接合終端領域（２４）、及びスペーサ領域（４２）の少なくとも一部の上を覆うシャドウ・マスク・レイヤ（４０）を、更に有している。
【請求項５】
下記特徴を有する請求項４に記載の電力半導体デバイス（１）、
前記シャドウ・マスク・レイヤ（４０）は、高分子材料を有している。
【請求項６】
下記特徴を有する請求項１から５の何れか１項に記載の電力半導体デバイス（１）、
前記電力半導体デバイス（１）は、電力ダイオードである。
【請求項７】
電力半導体デバイス（１）を製造するための方法であって、
−  第一の導電性タイプを有し且つ第一のメイン・サイド（８）及び第一のメイン・サイド（８）の反対側の第二のメイン・サイド（１２）を有する、第一のレイヤ（２）を形成する半導体基板を用意し、
−  第二の導電性タイプの第二のレイヤ（１０）を形成し、この第二のレイヤは、第一のメイン・サイド（８）上の中央領域（２２）の中に配置され、
−  第一のメイン・サイド（８）上の周辺領域の中に、接合終端領域（２４）を形成し、この接合終端領域（２４）は、第二のレイヤ（１０）の周囲を取り囲み、また、この接合終端領域（２４）は、第一の導電性タイプの自蔵サブ領域（２８）の中に注入された、第二の導電性タイプの少なくとも一つの自蔵サブ領域（２６）を有し、
−  第三の導電性のレイヤ（１６）を形成し、この第三の導電性のレイヤは、第一のレイヤ（２）の反対側のサイド上で第二のレイヤ（１０）の上に配置され、
−  第四の導電性のレイヤ（１４）を形成し、この第四の導電性のレイヤは、第二のメイン・サイド（１２）の上に配置される、
方法において、
−  第二のレイヤ（１０）と前記接合終端領域（２４）との間で、第一のメイン・サイド（２１）上の中間領域の中に、スペーサ領域（４２）を形成することを更に有し、
このスペーサ領域（４２）は、第二のレイヤ（１０）の周囲を取り囲み、また、このスペーサ領域（４２）は、第一の導電性タイプの自蔵サブ領域（３８）の中に注入された第二の導電性タイプの自蔵スペーサ・サブ領域（３６）を有し、それによって、前記スペーサ・サブ領域（３６）が第二のレイヤ（１０）から電気的に切り離されようになっていて、
ここで、前記スペーサ・サブ領域（３６）は、前記スペーサ・サブ領域（３６）に対するシャドウ・マスク（４０）の位置合わせを可能にする幅を（Ｗ３）有していること、
を特徴とする方法。
【請求項８】
下記特徴を有する請求項７に記載の方法、
前記接合終端領域（２４）、及び前記スペーサ領域（４２）の少なくとも一部の上を覆うと同時に第二のレイヤ（１０）を覆われない状態で残す、自蔵シャドウ・マスク（４０）を付けることを更に有し、
ここで、前記自蔵シャドウ・マスク（４０）の内側のエッジは、前記スペーサ・サブ領域（３６）と揃えられる。
【請求項９】
下記特徴を有する請求項８に記載の方法、
第二のレイヤ（１０）を、隣接する半導体材料の中でキャリア寿命を減少させる欠陥を形成するイオンで照射し、それにより、寿命コントロール領域（３４）を形成することを更に有し、
ここで、前記シャドウ・マスク（４０）は、前記覆われた接合終端領域（２４）及び前記スペーサ領域（４２）の覆われた部分のための、照射保護レイヤとして使用される。
【請求項１０】
下記特徴を有する請求項９に記載の方法、
欠陥を形成するイオンは、水素イオンである。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、パワー・エレクトロニクスの分野に係る。特に、本願発明は、改善された電気的性質を備えた電力ダイオードなどのような電力半導体デバイス、並びにそのようなデバイスを製造するための方法に係る。
【背景技術】
【０００２】
従来の縦型の電力ダイオード１０１が、例として、図１の中に上面図で、また図２の中に断面図で、示されている。この電力ダイオードは、ベース・レイヤ１０６の一方のサイド１１２の上に、低（ｎ−）ドープされたベース・レイヤ１０６、及び高（ｎ＋）ドープされたカソード・レイヤ１０４を備えた第一のレイヤ１０２、並びに、ベース・レイヤ１０６の他方のサイド１０８の上に、高（ｐ＋）ドープされたアノード・レイヤ１１０を、典型的に有している。アノード及びカソード・レイヤ１１０，１０４は、ドーパントの注入、及びそれに続く、ｎ−ドープされた基板（ウエーハ）の中への拡散により、典型的に形成される。
【０００３】
それらの外側のサイドの上で、カソード・レイヤ１０４及びアノード・レイヤ１１０は、ダイオード１０１に電気的に接触するための金属レイヤ１１４，１１６で覆われている。カソード・レイヤ１０４及び金属レイヤ１１４は、通常、デバイス１０１の物理的なエッジ１１８まで伸びている。これに対して、アノード・レイヤ１１０は、逆にバイアスされたときに電場を支持することが可能であるために、エッジ１１８から幾らかの距離１２０を隔てて終結されなければならない。通常、これは、（ｐ＋）ドープされたアノード・レイヤ１１０をダイオード１０１の中央部分１２２に制限することにより電場を制限する接合終端１２４（時には“ガード・リング”とも呼ばれる）により、それを周囲から取り囲むことにより実現される。
【０００４】
この電場を制限する接合終端１２４は、複数のリング形状の（ｐ＋）ドープされたサブ領域１２６を有していて、それは、例えば５μｍと５０μｍとの間の幅ｗ１を有し、ベース・レイヤ１０６の部分の、リング形状の（ｎ−）領域１２８の中に交互に注入され、それによって、（ｐ＋）サブ領域１２６のそれぞれが、隣接する（ｐ＋）サブ領域１２６から電気的に切り離され、同様に（ｐ＋）ドープされたアノード・レイヤ１１０からも切り離されるようになっている。デザイン、即ち、サブ領域１２６，１２８の配置及び寸法は、電力ダイオードのそれぞれのタイプに対して、特別に最適化されなければならないことがあり、例えば、特定の電力デバイスに対する電圧、電力及びスイッチング要求に依存することがある。
【０００５】
アノード金属レイヤ１１６は、（ｐ＋）ドープされたアノード・レイヤ１１０自身とほぼ同一のサイズを有している。（ｐ＋）ドープされたアノード・レイヤ１１０と（ｎ＋）ドープされたカソード・レイヤ１０４との間の領域は、通常、ダイオード１０１の活性領域１３０として規定される。その領域は、周辺領域１３２により周囲を取り囲まれている。
【０００６】
そのような電力ダイオード１０１に対する典型的な用途は、ＩＧＢＴインバータ回路の中の、フリー・ホイーリング・ダイオードとしての使用である。そのような用途において、ＩＧＢＴがオンに切り替えられるとともに、ダイオード１０１が、導電オン状態からブロッキング・オフ状態へ、オフに切り替えられるときに、ダイオードの動作のクリティカルな部分が現れることがある。
【０００７】
例えば、本願の出願人による欧州特許出願 EP 1 909 332 A1 の中に記載されているような、既知の効果に起因して、高電圧ダイオードが、ブロッキング、スイッチング、及び導通状態における最適化された電気的な性質のために、活性領域１３０内の局地的な寿命コントロールを必要とすることがある。それ故に、寿命コントロール領域１３４が、ダイオード１０１のアノード側表面の近くに作り出されることがある。この寿命コントロール領域１３４は、再結合中心を形成する欠陥を有していて、この欠陥が、隣接する半導体材料の中の少数キャリア寿命を局所的に減少させることがある。
【０００８】
例えば、そのような欠陥は、アノード側表面を、水素イオンまたはヘリウム・イオンのようなイオンで照射することにより、作り出されることがある。これらの局地的な照射欠陥は、ダイオードのターン・オフの間にダイオードの中に作り出されるピーク電圧（逆リカバリーピークとも呼ばれている）を、典型的に減少させて、安全動作領域を改善することがある。
【０００９】
しかしながら、観察されているところによれば、高い電力ダイオードは、例えば、図１及び２に示されているものと同様なデザインを有していて、例えば、最適化されていない電気的なブロッキング能力などのような、最適化されていない電気的性質を帯びることがある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】欧州特許出願公開第 EP 1 909 332 A1 号明細書
【発明の概要】
【００１１】
本願発明の目的は、改善された電気的性質を有する電力半導体デバイス、及びそのようなデバイスを製造するための方法を提供することであっても良い。特に、本願発明の目的は、改善された電気的なブロッキング能力を有し、それと同時に、満足できる（スイッチ・オフ性能をもたらす、電力ダイオードなどのような、電力半導体デバイスを提供することであっても良い。
【００１２】
本発明の電力半導体デバイスは、
（ａ）例えばｎ−タイプなどのような、第一の導電性タイプの第一のレイヤを有し、この第一のレイヤは、第一のメイン・サイド、及び第一のメイン・サイドの反対側の第二のメイン・サイドを有している；
（ｂ）例えばｐ−タイプなどのような、第二の導電性タイプの第二のレイヤを有し、この第二のレイヤは、第一のメイン・サイドの上の中央領域の中に配置されている；
（ｃ）第三の導電性のレイヤを有し、この第三のレイヤは、第一のレイヤの反対側のサイドの上の第二のレイヤの上に配置されている；
（ｄ）第四の導電性のレイヤを有し、この第四のレイヤは、第一のレイヤの第二のメイン・サイドの上に配置されている。
【００１３】
更にまた、本発明の電力半導体デバイスは、接合終端領域を有し、この終端領域は、第一のメイン・サイドの上の周辺領域の中に配置され、第二のレイヤの周囲を取り囲んでいる。ここで、この接合終端領域は、第一の導電性タイプの自蔵サブ領域の中に注入された、第二の導電性タイプの少なくとも一つの自蔵サブ領域を有している。
【００１４】
更にまた、電力半導体デバイスは、スペーサ領域を有していて、このスペーサ領域は、第二のレイヤと接合終端領域との間で、第一のメイン・サイド上の中間領域の中に配置され、第二のレイヤの周囲を取り囲んでいる。このスペーサ領域は、第二の導電性タイプの少なくとも一つの自蔵スペーサ・サブ領域を有していて、このスペーサ・サブ領域は、当該スペーサ・サブ領域が第二のレイヤから電気的に切り離されるように、第一の導電性タイプの自蔵サブ領域の中に注入されている。このスペーサ・サブ領域は、第一のメイン・サイドに沿って横方向に、幅を有していて、ここで、この幅は、製造工程の間、スペーサ・サブ領域に対するシャドウ・マスクの位置合わせを可能にするように、適合されている。
【００１５】
寿命コントロール領域は、隣接する半導体材料の中でキャリア寿命を減少させる欠陥を有していて、少なくとも第二のレイヤの全体に亘って、且つスペーサ・サブ領域の一部に亘って伸び、接合終端領域の中には伸びていない。
【００１６】
提案された本発明の電力半導体デバイス及びその製造プロセスの重要な特徴及びアイデアは、以下の認識及び考慮に基づいていても良い。
【００１７】
例えば図１及び２示されているような、従来の電力ダイオードにおいて、寿命コントロール領域１３４は、通常、ダイオードの活性領域を形成する中央部分１２２、並びに電場制限接合終端１２４を含むダイオードの周辺部分の両者の全体に亘って、伸びている。寿命コントロール領域１３４が、通常、ダイオードのアノード側表面の全体の全体に亘って伸びると言うことは、寿命コントロール領域１３４を作り出すために使用された製造方法の結果である。従来、アノード側表面の全体が、例えば水素イオンまたはヘリウム・イオンで照射され、それによって、これらのイオンは、特定の深さで、アノード側表面の中に注入されることになり、それにより、電気的に活性な欠陥を形成する。
【００１８】
しかしながら、以下においてより詳細に更に記載されるように、観察されているところによれば、寿命コントロール領域１３４の、電場制限接合終端１２４の周辺領域に伸びる部分は、電力ダイオードの電気的性質に対して負の影響を及ぼすことがある。
【００１９】
電場制限接合終端領域１２４に対応する、周辺領域の中へのそのようなイオン注入を防止すると言うアイデアがある。そのような目的のために、この周辺領域が、終端接合領域１２４の上を少なくとも部分的に覆う自蔵シャドウ・マスクを使用して、好ましくは、終端接合領域１２４の全体の上を覆う自蔵シャドウ・マスクを使用して、イオン注入に対して保護されても良い。
【００２０】
しかしながら、そのようなシャドウ・マスクの正確な位置決めは、困難である。シャドウ・マスクは、注入工程の間に終端接合領域１２４を再現性良く覆い且つ保護しながら、同時に、アノードを形成する第二のレイヤを含む中央領域を覆われない状態でを残すように、配置されるべきであり、それによって、この領域の中に、イオン注入により、寿命コントロール領域が実現されることになる。製造工程の間の、シャドウ・マスクのミス・位置合わせは、安全動作領域ＳＯＡおよび／またはダイオードのブロッキング能力に対して、負の影響を及ぼす。
【００２１】
それ故に、本願発明では、そのような接合終端領域に加えて、スペーサ領域が設けられる。そのようなスペーサ領域は、アノードを形成する第二のレイヤと前記接合終端領域との間に、配置される。前記接合終端領域と同様に、前記スペーサ領域もまた、リング形状であって、且つ第二のレイヤの周りを取り囲んでいても良い。前記スペーサ領域は、ダイオードの活性領域を形成する第二のレイヤの周りで、自蔵領域を形成する、例えばｐ−タイプなどのような、第二の導電性タイプのスペーサ・サブ領域を有していて、ここで、第二の導電性タイプのスペーサ・サブ領域がその中に実現されるところの第一の導電性タイプの自蔵サブ領域は、第二の導電性タイプのスペーサ・サブ領域の周りを取り囲み、それによって、第二の導電性タイプのスペーサ・サブ領域が、第二の導電性タイプの第二のレイヤから、並びに、前記接合終端領域の中にある第二の導電性タイプのサブ領域から、電気的に切り離されるように構成されることになる。換言すれば、前記スペーサ領域は、空間的に離れ、且つ、第二のレイヤを含むダイオードの活性領域を、前記接合終端領域から電気的に分離する。
【００２２】
スペーサ・サブ領域に対するシャドウ・マスクの信頼性が高く且つ再現性の良い位置合わせを可能にするために、スペーサ・サブ領域は、十分な幅、即ち、電力半導体デバイスのメイン・サイド表面に沿う方向で、それぞれのエッジの方への、横方向の寸法を有するべきである。再現性の良いマスクキングの結果を得るために必要なスペーサ・サブ領域の実際の幅は、前記接合終端領域を保護するために使用されるシャドウ・マスクのタイプに依存することがある。例えば、シャドウ・マスクは、金属マスクまたはシリコン・マスクであっても良く、このマスクは、注入工程の間に、電力半導体デバイスのアノード側表面の上に配置される。そのような金属またはシリコン・シャドウ・マスクの位置決め精度は、スペーサ・サブ領域の幅を要求することがあり、それは、例えば、１０μｍと２０００μｍとの間であって、好ましくは１００μｍよりも大きい。
【００２３】
それに代わって、シャドウ・マスクに、ポリイミドなどのような、高分子材料が設けられても良く、この高分子材料は、レジストまたは粘性ペーストとして設けられたとき、相対的に高い位置決め精度で、アノード側表面の上に、例えばスクリーン・プリンティングにより、付けられても良い。そのような場合には、０μｍと５００μｍとの間の、好ましくは、少なくとも５０μｍの、スペーサ・サブ領域の幅で、十分なこともある。それぞれの場合に、スペーサ・サブ領域の幅は、前記接合終端領域の中に実現される第二の導電性タイプのサブ領域の幅と比べて、実質的に大きくても良く、例えば、その幅の２倍を上回り、好ましくは、２倍を上回り、好ましくは、その幅の５倍を上回る。
【００２４】
寿命コントロール領域を形成するイオンのイオン注入の間、保護としてシャドウ・マスクを使用し、且つ、このシャドウ・マスクの幾何学的形状、及び前記スペーサ・サブ領域に対するシャドウ・マスクの位置合わせを、上述のように選択することは、作り出される寿命コントロール領域が、第二のレイヤの全体に亘って伸びることを可能にし、即ち、半導体デバイスのアノードを含む活性領域の全体に亘って伸びることを、そして恐らくは、前記スペーサ・サブ領域の部分の全体に亘って伸びることを可能にし、それにも拘わらず、前記寿命コントロール領域が、前記接合終端領域の中に伸びることを防止する。そのような、前記寿命コントロール領域を活性領域に局所的に制限することは、ブロッキング、スイッチングおよび／または導通状態における、電力半導体デバイスの改善された電気的性質をもたらす。
【００２５】
寿命コントロールは、二つの主要な欠陥状態を作り出すヘリウムまたは水素イオンのようなイオンで、デバイスを照射することにより作り出された寿命コントロール領域を使用して、実施されることが可能である。使用されるイオンの種に依存して、欠陥の、二つの主要な、作り出される種類の比が変更されることがある。それ故に、水素照射が、ダイオードの同様な電気的な性質を有しながら、より低い漏洩電流レベルをもたらすことがある。
【００２６】
しかしながら、水素注入のために、デバイスのブロッキング能力に影響を及ぼす更なるｎ−レイヤが形成されることがあり、このブロッキング能力は、前記接合終端領域により主として決定される。更にまた、ブロッキング能力は、この領域内でのそのようなドーピング効果のために、水素ドーズ量に依存するようになる。それ故に、従来から、ヘリウム・イオンの注入が、電力半導体デバイスにおいて、寿命コントロール領域を作り出すために、広く使用されている。ヘリウム・イオンは、使用された照射ドーズ量に対して独立して、前記接合終端領域の最適化を可能にする。
【００２７】
しかしながら、遥かに低い漏洩電流レベルに起因して、水素注入が、半導体デバイスの高温動作のために訴求力があることがある。上述のように、水素注入の間にシャドウ・マスクを使用して、それにより、感受性が高い接合終端領域を保護することにより、前記接合終端領域の中へ水素の注入が防止され、それにより、水素注入の可能性のある不利点が克服される。シャドウ・マスクは、好ましくは、水素イオンが、前記接合終端領域の中に入る前に、水素イオンを完全に停止させる。
【００２８】
ここで留意すべきことは、本願発明のアスペクト及び実施形態が、異なる主題を参照しながら、ここに記載されていると言うことである。特に、幾つかの特徴は、半導体デバイスを製造するため方法を参照しながら記載され、これに対して、他の特徴は、半導体デバイス自体を参照しながら記載されている。しかしながら、当業者は、以上及び以下の説明から、他に断りが無い場合には、主題の一つのタイプに属する組み合わせまたは特徴に加えて、異なる主題に関係する特徴の間の組み合わせ、特に、半導体デバイスの特徴とそのようなデバイスを製造するため方法の特徴との間の組み合わせもまた、この出願により開示されていると考えられると言うことが分かるであろう。
【図面の簡単な説明】
【００２９】
【図１】図１は、従来の電力ダイオードの上面図を示す。
【図２】図２は、線Ａ−Ａに沿う図１の従来の電力ダイオードの断面図を示す。
【図３】図３は、本願発明の実施形態に基づく電力ダイオードの上面図を示す。
【図４】図４は、線Ｂ−Ｂに沿う図３の電力ダイオード断面図を示す。
【図５】図５は、本願発明の実施形態に基づく、従来の電力ダイオード及び電力ダイオードに対してシミュレートされた電流対電圧を表すグラフを示す。
【図６】図６は、本願発明の実施形態に基づく、異なるスペーサ幅に対する、従来の電力ダイオード及び電力ダイオードに対してシミュレートされた電流対電圧を表すグラフを示す。
【発明を実施するための形態】
【００３０】
本発明の実施形態が、添付図面を参照しながら、以下のテクストにおいて詳細に説明される。
【００３１】
図の中で使用される参照符号及びそれらの意味は、ここに添付された参照符号のリストの中にまとめられている。これらの図面は、概略的に描かれていて、正確な縮尺によるものではない。一般的に、同様なまたは同様に機能する部分には、同一のまたは対応する参照符号が与えられている。記載された実施形態は、例としてのみ意図されていて、本発明を限定するものではない。
【００３２】
図３及び図４に、本願発明の実施形態に基づく、電力半導体デバイス１（電力ダイオードである）の上面図及び断面図をそれぞれ示す。
【００３３】
基板として使用される高い質のフロート・ゾーン・シリコン・ウエーハの中に、ベースを形成する第一のレイヤ２が設けられる。第一のレイヤ２、は、第一の導電性タイプであって、例えば、ｎ−タイプ・ドーピングによる。第一のレイヤ２は、第一のメイン・サイド８、及び第一のメイン・サイド８の反対側の第二のメイン・サイド１２を有している。第一のレイヤ２の中に、ベース・レイヤを形成する（ｎ−）タイプ領域６、及び、カソード・レイヤを形成する（ｎ＋）タイプ領域４が設けられる。第一のメイン・サイド８の中央領域２２の中に、アノードを形成し、第二の導電性タイプとして（ｐ＋）タイプ・ドーピングを有する第二のレイヤ１０が設けられる。第二のレイヤ１０の（ｐ＋）タイプ・ドーピング、並びにカソード・レイヤ４の（ｎ−）タイプ・ドーピングの双方は、それぞれ、例えば硼素及びリンのイオン注入、及び注入されたドーパントの、高い温度での次の拡散により作り出されても良い。
【００３４】
第二のレイヤ１０のトップに、メタライゼイションにより形成された第三の導電性のレイヤ１６が、アノード接点として使用される。第一のレイヤ２の第二のメイン・サイド１２の上に配置された第四の導電性のレイヤ１４、あるいは、より正確には、その中に含まれるカソード・レイヤ４もまた、メタライゼイションにより形成され、且つカソード接点として使用される。
【００３５】
ダイオード１の第一のメイン・サイド８の周辺領域の中に、接合終端領域２４が設けられる。従来の電力半導体デバイスにおける場合と同様に、この接合終端領域２４は、中央領域２２の中に設けられた第二のレイヤ１０の周囲を取り囲んでいて、第一の導電性タイプの自蔵サブ領域２８（即ち（ｎ−）タイプ）により周囲を取り囲まれた第二の導電性タイプ（即ち（ｐ＋）タイプ）の一つまたはそれ以上のサブ領域２６を有している。（ｐ＋）タイプのサブ領域２６は、（ｐ＋）タイプのアノード・レイヤ１０として、同一のイオン注入ステップで形成されても良い。（ｎ−）タイプのサブ領域２８は、（ｐ＋）タイプのサブ領域２６がその中に実現されるところの第一のレイヤ２の部分であっても良い。
【００３６】
第二の導電性タイプのサブ領域２６のそれぞれは、幅Ｗ１、即ち第一のメイン・サイド１０８に沿う、且つサブ領域２６の長手方向の主なる広がりに対して垂直の、横方向の広がりを有していて、その値は、例えば５μｍと５０μｍとの間である。サブ領域２６は、基板のエッジ１８の分野の終結に寄与せず、それを支持するだけなので、スペースの節約のため、それらの幅が、可能な限り減らされても良い。第二の導電性タイプのサブ領域２６を分離する第一の導電性タイプの中間サブ領域２８は、例えば５μｍと２００μｍとの間の幅ｗ２を有している。これらの幅Ｗ１，ｗ２は、サブ領域２６，２８のそれぞれに対して異なっていても良い。例えば、中間サブ領域２８の幅ｗ２は、基板のエッジ１８の方へ、内側のサブ領域から外側のサブ領域へ増大していても良い。サブ領域２６，２８は自蔵領域であって、それらは、互いに横方向に取り囲んでいる。
【００３７】
自蔵領域は、閉じられた領域である。これらの領域は、リング、正方形または他の適切なデザインとして形成されても良い。
【００３８】
接合終端領域２４のデザインは、電力半導体デバイスの特定のタイプに対して最適化されても良い。例えば、そのようなデザインは、電圧及び電流の定格、及び想定される動作温度、その他に依存することがある。そのような要求に依存して、第二の導電性タイプのサブ領域２６のそれぞれの幅及び深さ、及びそれらのドーピング・プロファイル、並びに、第一の導電性タイプのサブ領域２８の幅が、最適化されても良い。そのようなデザインの最適化は、時間と手間が掛かることがあるので、同一の接合終端領域デザインが、従来の電力半導体デバイスに対する場合と同様に、本願発明の実施形態に基づく電力半導体デバイスのために使用されても良い。従って、既存の最適化されたデザインが、この発明実施形態に基づくデバイスに対して、再計算される必要がない。
【００３９】
接合終端領域２４と、ダイオード１の中央領域２２の中に配置された活性領域３０に対応する第二のレイヤ１０との間に、スペーサ領域４２が、第一のレイヤ２の第一のメイン・サイド８の上に配置される。このスペーサ領域４２は、第一の導電性タイプの自蔵サブ領域３８の中に注入された、第二の導電性タイプの自蔵スペーサ・サブ領域３６を有している。従って、第一の導電性タイプのサブ領域３８は、第二の導電性タイプのスペーサ・サブ領域３６の周りを取り囲み、それによって、スペーサ・サブ領域３６が、アノードの第二のレイヤ１０と接合終端領域２４の第二の導電性タイプの最も内側のサブ領域２６の双方から離れて配置される。
【００４０】
従って、スペーサ領域４２の第二の導電性タイプのスペーサ・サブ領域３６は、第二のレイヤ１０及び接合終端領域そのような内側のサブ領域２６の双方から電気的に切り離される。サブ領域３６，３８は、自蔵領域であって、互いに横方向に取り囲んでいる。これらの領域は、リング、正方形または他の適切なデザインとして形成されても良い
スペーサ・サブ領域３６のＷ３は、例えば１０〜５００μｍの範囲内であっても良い。従って、スペーサ・サブ領域３６は、第二の導電性タイプの更なるサブ領域２６ではあるが、接合終端領域４２の中にあるサブ領域２６と比べてかなり大きな厚さを有している領域として解釈されることもまた可能である。（ｐ＋）タイプのスペーサ・サブ領域３６は、（ｐ＋）タイプのアノード・レイヤ１０と同一のイオン注入ステップの中で形成されても良い。（ｎ−）タイプのサブ領域３８は、（ｐ＋）タイプのスペーサ・サブ領域３６がその中に実現されるところの第一のレイヤ２の部分であっても良い。
【００４１】
半導体材料の中に欠陥を注入することによって寿命コントロール領域３４を作り出すために、しかしながら、接合終端領域２４の中にそのような寿命コントロール領域３４を組み込むことなく、この欠陥の注入を、アノードを形成する第二のレイヤ１０を有する活性領域３０に実質的に制限するために、イオン注入工程の間、接合終端領域２４を保護するシャドウ・マスク４０が、接合終端領域２４の中の、第一のメイン・サイド８の上に堆積される。例えば、そのようなシャドウ・マスク４０は、十分な厚さのポリイミドを有するレジストとして設けられても良く、ここで、そのようなシャドウ・マスクのレイヤは、次に、イオン注入工程の後に、半導体デバイスの表面から取り除かれ、あるいは、その代わりに、そこに残っても良い。その代わりに、シャドウ・マスク４０に、薄い金属またはシリコンまたは他のイオン停止材料のマスクが設けられても良い。
【００４２】
半導体基板の上にシャドウ・マスク４０を付けるためのプロセスに依存して、異なる位置合わせ精度が可能であることがある。例えば、シャドウ・マスク４０として構築された金属シートを使用して、基板の前側表面の上でシャドウ・マスクの位置決めをするとき、数百ミクロンより小さい、相対的に低い位置合わせ精度が実現されることがある。そのような場合には、スペーサ・サブ領域３６の幅Ｗ３は、そのような低い位置合わせ精度に対応するために、比較的大きくなり、例えば、３００〜２０００μｍよりも大きい。それに代わって、シャドウ・マスク４０が、スクリーン・プリンティング、または、数十μｍあるいはそれよりも小さい位置合わせ精度を可能にするフォトリソグラフィなどのような、より精度の高い技術を用いて、付けられても良い。そのような場合には、スペーサ・サブ領域３６の幅Ｗ３は、例えば、たった１０〜５０μｍなどのように、より小さくても良い。
【００４３】
寿命コントロール領域３４を作り出するために、水素イオンが、イオン注入を介して、活性領域３０の中並びにスペーサ領域４２の部分の中の、第二のレイヤ１０の中に注入されても良い。その点で、５００ｋｅＶと１６００ｋｅＶとの間、及び１ｅ１１ｃｍ−２と１ｅ１３ｃｍ−２との間の注入ドーズ量の、水素イオンのための注入エネルギーが使用されることがある。
【００４４】
図５は、図１及び２に示されているような従来のデザインに対して、並びに、図３及び４に示されているような本願発明の実施形態に基づく電力ダイオードのデザインに対して、ブロッキング・カーブに対する水素照射の影響を示していて、ドーズ量への依存性を確認している。参考として、最良のブロッキングが、水素照射を使用することなく、即ち陽子を注入することなく、実現されても良い。本願発明の実施形態に基づくデザインに対して、僅かな改善がブロッキング電圧にあり、それは、活性の中央領域２２とスペーサ領域４２との間の電場の減少に関係付けられることがある。しかしながら、この量は、注入された水素ドーズにより引き起こされるシフトと比較して無視できる程小さくても良い。双方のデザインに対して、かなりのドーズ量依存性のブロッキング電圧損失が、高い照射ドーズ量で明らかである。
【００４５】
図６は、本願発明の実施形態に基づく新しいデザインとシャドウ・マスクとの組み合わせに対するシミュレイション結果を示す。そのようなデバイスのブロッキング電圧が、注入された水素ドーズ量に対して独立し、且つスペーサ・サブ領域３６の幅に対して独立していることがあると言うことが示されている。それ故に、スペーサ寸法は、ブロッキング能力に影響を及ぼすことなく、シャドウ・マスクの位置合わせの精度レベルに対して調整されても良い。更にまた、従来の技術の最適化された接合終端領域デザインが、依然として、新しいデザインのために使用されても良い。
【００４６】
本発明は、ＩＧＣＴ、ＩＧＢＴ、逆導電ＩＧＢＴ、ＰＣＴ、またはバイポーラ絶縁ゲート・トランジスタ（ＢＩＧＴ）、（例えば出願人による欧州特許出願 09159009.1（未公開）の中に開示されている）、または他のデバイスなどのような、半導体デバイスの他のタイプに対しても、適用されても良い。デバイスのタイプに依存して、このデバイスは、第一及び第二の導電性タイプの他のレイヤ、及び、例えばゲート電極のような更なる要素をも、有していても良い。
【００４７】
以上まとめると、本発明のアイディアにより、新しい接合終端領域デザイン即ちガード・リング・デザインが提案され、そのデザインは、高いブロッキング能力を可能にするシャドウ・マスクと、増大された安全動作領域ＳＯＡ高電圧ダイオード及びＢＩＧＴへの適用との組み合わせで、作り出されても良い。主要なデザインの特徴は、接合終端領域の隣にスペーサ領域を導入することに基づいていて、それにより、寿命コントロール領域を作り出すためのイオン注入の間、シャドウ・マスク・ブロッキング・イオン許容範囲が広い位置合わせを可能にする。
【００４８】
他の実施形態において、導電性タイプが入れ替えられ、即ち、第一の導電性タイプの全てのレイヤがｐタイプ（例えば第一のレイヤ２）になり、第二の導電性タイプの全てのレイヤがｎタイプ（例えば第二のレイヤ１０）になる。
【００４９】
留意すべきことは、“有する（comprising）”との用語は、他の要素または工程を排除するものではなく、また、不定冠詞“a”または“an”は、複数を排除するものではないと言うことである。また、異なる実施形態に関係して記載された要素が、結合されても良い。留意すべきことは、また、請求項の中の参照符号は、請求項の範囲を制限するものとして解釈されるべきではないと言うことである。
【符号の説明】
【００５０】
１…電力半導体デバイス、２…第一のレイヤ、４…カソード・レイヤ、６…ベース・レイヤ、８…第一のメイン・サイド、１０…第二のレイヤ、１２…第二のメイン・サイド、１４…第三の導電性のレイヤ／カソード接点、１６…第四の導電性のレイヤ／アノード接点、１８…デバイス・エッジ、２２…中央領域、２４…接合終端領域、２６…第二の導電性タイプのサブ領域、２８…第一の導電性タイプのサブ領域、３０…活性領域、３４…寿命コントロール領域、３６…スペーサ・第二の導電性タイプのサブ領域、３８…第一の導電性タイプのサブ領域、４０…シャドウ・マスク、４２…スペーサ領域、１００…電力半導体デバイス、１０２…第一のレイヤ、１０４…カソード・レイヤ、１０６…ベース・レイヤ、１０８…第一のメイン・サイド、１１０…第二のレイヤ、１１２…第二のメイン・サイド、１１４…第三の導電性のレイヤ／カソード接点、１１６…第四の導電性のレイヤ／アノード接点、１１８…デバイス・エッジ、１２０…エッジからの距離、１２２…中央領域、１２４…接合終端領域、１２６…第二の導電性タイプのサブ領域、１２８…第一の導電性タイプのサブ領域、１３０…活性領域、１３２…周辺領域、１３４…寿命コントロール領域。
【図１】
2011139061.tif 000003
【図２】
2011139061.tif 000004
【図３】
2011139061.tif 000005
【図４】
2011139061.tif 000006
【図５】
2011139061.tif 000007
【図６】
2011139061.tif 000008
【手続補正書】
【提出日】平成23年2月18日(2011.2.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
活性領域（３０）を備えた電力半導体デバイス（１）であって、
−  第一の導電性タイプの第一のレイヤ（２）を有し、この第一のレイヤは、第一のメイン・サイド（８）、及び第一のメイン・サイド（８）の反対側の第二のメイン・サイド（１２）を有し、
−  第二の導電性タイプの第二のレイヤ（１０）を有し、この第二のレイヤは、第一のメイン・サイド（８）上で中央領域（２２）の中に配置され、ここで、第二のレイヤ（１０）は、前記活性領域（３０）に対応し、
−  接合終端領域（２４）を有し、この接合終端領域は、第一のメイン・サイド（８）上で周辺領域の中に配置され、且つ第二のレイヤ（１０）の周囲を取り囲み、この接合終端領域（２４）は、第一の導電性タイプのサブ領域（２８）の中に注入された、第二の導電性タイプの少なくとも一つのサブ領域（２６）を有し、ここで、次のスペーサ・サブ領域（２６，２８）が、互いに横方向に取り囲み、
−  第三の導電性のレイヤ（１６）を有し、この第三のレイヤは、第一のレイヤ（２）の反対側のサイド上で第二のレイヤ（１０）の上に配置され、
−  第四の導電性のレイヤ（１４）を有し、この第四のレイヤは、第二のメイン・サイド（１２）の上に配置された、
電力半導体デバイスにおいて、
当該電力半導体デバイス（１）は、
−  スペーサ領域（４２）を更に有し、このスペーサ領域は、第二のレイヤ（１０）と前記接合終端領域（２４）との間で、第一のメイン・サイド（８）上の中間領域の中に配置され、且つ第二のレイヤ（１０）の周囲を取り囲んでいて、このスペーサ領域（４２）は、第一の導電性タイプのサブ領域（３８）の中に注入された第二の導電性タイプのスペーサ・サブ領域（３６）を有し、ここで、この第二の導電性タイプのスペーサ・サブ領域（３６）は、第一の導電性タイプのサブ領域（３８）を横方向に取り囲み、それによって、前記スペーサ・サブ領域（３６）が第二のレイヤ（１０）から電気的に切り離されるようになり、
−  隣接する半導体材料の中のキャリア寿命を減少させる欠陥を有する、寿命コントロール領域（３４）を有し、この寿命コントロール領域（３４）は、少なくとも第二のレイヤ（１０）の全体に亘って伸び、また、前記スペーサ・サブ領域（３６）の部分の全体に亘って伸び、且つ、前記接合終端領域（２４）の中には伸びないこと、
を特徴とする電力半導体デバイス。
【請求項２】
下記特徴を有する請求項１に記載の電力半導体デバイス（１）、
第二の導電性タイプのスペーサ・サブ領域（３６）の幅は、第二の導電性タイプの前記少なくとも一つのサブ領域（２６）の幅と比べて大きい。
【請求項３】
下記特徴を有する請求項１に記載の電力半導体デバイス（１）、
第二の導電性タイプのスペーサ・サブ領域（３６）の幅は、第二の導電性タイプの前記少なくとも一つのサブ領域（２６）の幅と比べて２倍大きい。
【請求項４】
下記特徴を有する請求項１に記載の電力半導体デバイス（１）、
第二の導電性タイプのスペーサ・サブ領域（３６）の幅は、第二の導電性タイプの前記少なくとも一つのサブ領域（２６）の幅と比べて５倍大きい。
【請求項５】
下記特徴を有する請求項１に記載の電力半導体デバイス（１）、
前記スペーサ・サブ領域（３６）は、少なくとも１０μｍの幅（Ｗ３）を有している。
【請求項６】
下記特徴を有する請求項１から５の何れか１項に記載の電力半導体デバイス（１）、
前記寿命コントロール領域（３４）を形成するイオンは、水素イオンまたはヘリウム・イオンを有している。
【請求項７】
下記特徴を有する請求項１から６の何れか１項に記載の電力半導体デバイス（１）、
前記接合終端領域（２４）、及びスペーサ領域（４２）の少なくとも一部の上を覆うレイヤ（４０）を、更に有している。
【請求項８】
下記特徴を有する請求項７に記載の電力半導体デバイス（１）、
前記レイヤ（４０）は、高分子材料を有している。
【請求項９】
下記特徴を有する請求項１から８の何れか１項に記載の電力半導体デバイス（１）、
前記電力半導体デバイス（１）は、電力ダイオードである。
【請求項１０】
電力半導体デバイス（１）を製造するための方法であって、
−  第一の導電性タイプを有し且つ第一のメイン・サイド（８）及び第一のメイン・サイド（８）の反対側の第二のメイン・サイド（１２）を有する、第一のレイヤ（２）を形成する半導体基板を用意し、
−  第二の導電性タイプの第二のレイヤ（１０）を形成し、この第二のレイヤは、第一のメイン・サイド（８）上の中央領域（２２）の中に配置され、
−  第一のメイン・サイド（８）上の周辺領域の中に、接合終端領域（２４）を形成し、この接合終端領域（２４）は、第二のレイヤ（１０）の周囲を取り囲み、また、この接合終端領域（２４）は、第一の導電性タイプのサブ領域（２８）の中に注入された、第二の導電性タイプの少なくとも一つのサブ領域（２６）を有していて、ここで、次のスペーサ・サブ領域が、互いに横方向に取り囲み、
−  第三の導電性のレイヤ（１６）を形成し、この第三の導電性のレイヤは、第一のレイヤ（２）の反対側のサイド上で第二のレイヤ（１０）の上に配置され、
−  第四の導電性のレイヤ（１４）を形成し、この第四の導電性のレイヤは、第二のメイン・サイド（１２）の上に配置される、
方法において、
−  第二のレイヤ（１０）と前記接合終端領域（２４）との間で、第一のメイン・サイド（２１）上の中間領域の中に、スペーサ領域（４２）を形成することを更に有し、
このスペーサ領域（４２）は、第二のレイヤ（１０）の周囲を取り囲み、また、このスペーサ領域（４２）は、第一の導電性タイプのサブ領域（３８）の中に注入された第二の導電性タイプのスペーサ・サブ領域（３６）を有していて、このサブ領域（３８）は、第二の導電性タイプのスペーサ・サブ領域（３６）を横方向に取り囲み、それによって、前記スペーサ・サブ領域（３６）が第二のレイヤ（１０）から電気的に切り離されようになっていて、
ここで、前記スペーサ・サブ領域（３６）は、前記スペーサ・サブ領域（３６）に対するシャドウ・マスク（４０）の位置合わせを可能にする幅を（Ｗ３）有していること、
を特徴とする方法。
【請求項１１】
下記特徴を有する請求項１０に記載の方法、
前記接合終端領域（２４）、及び前記スペーサ領域（４２）の少なくとも一部の上を覆うと同時に第二のレイヤ（１０）を覆われない状態で残す、閉じられたシャドウ・マスク（４０）を付けることを更に有し、
ここで、前記シャドウ・マスク（４０）の内側のエッジは、前記スペーサ・サブ領域（３６）と揃えられる。
【請求項１２】
下記特徴を有する請求項１１に記載の方法、
第二のレイヤ（１０）を、隣接する半導体材料の中でキャリア寿命を減少させる欠陥を形成するイオンで照射し、それにより、寿命コントロール領域（３４）を形成することを更に有し、
ここで、前記シャドウ・マスク（４０）は、前記覆われた接合終端領域（２４）及び前記スペーサ領域（４２）の覆われた部分のための、照射保護レイヤとして使用される。
【請求項１３】
下記特徴を有する請求項１２に記載の方法、
欠陥を形成するイオンは、水素イオンまたはヘリウム・イオンである。
【外国語明細書】
2011139061000001.pdf