(57)【要約】【課題】剥離面がナノオーダーの平坦性を持つ化合物半導体エピタキシャルフィルムを得る条件を備えた半導体ウェハ及びこれを用いた半導体装置の製造方法を提供する。【解決手段】半導体ウェハ１００は、半導体基板（例えば、ＧａＡｓ基板１０１及びバッファ層１０２）と、この上に形成された剥離層１０３と、この上に形成された化合物半導体エピタキシャル層１０４とを有し、剥離層１０３の厚さを２０ｎｍ以上２００ｎｍ未満にしたものである。また、半導体装置の製造方法は、前記半導体ウェハを用意する工程と、エッチングマスクにより、化合物半導体エピタキシャル層をパターニングし、エッチング溝を形成する工程と、剥離層をエッチングし、化合物半導体エピタキシャル層を剥離することによって得られた化合物半導体エピタキシャルフィルムを基板上にボンディングする工程とを有するものである。【選択図】図１
2011103466.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された剥離層と、
前記剥離層上に形成された化合物半導体エピタキシャル層とを有し、
前記剥離層を溶解して、前記化合物半導体エピタキシャル層を前記半導体基板から分離するために用いられる半導体ウェハであって、
前記剥離層の厚さが２０ｎｍ以上１００ｎｍ未満であることを特徴とする半導体ウェハ。
【請求項２】
前記化合物半導体エピタキシャル層は、ＡｌｘＧａ１−ｘＡｓ層を含むことを特徴とする請求項１に記載の半導体ウェハ。
【請求項３】
前記半導体基板は、前記剥離層に接するＧａＡｓバッファ層を含むことを特徴とする請求項１又は２に記載の半導体ウェハ。
【請求項４】
前記化合物半導体エピタキシャル層は、窒化物材料を含むことを特徴とする請求項１に記載の半導体ウェハ。
【請求項５】
前記請求項１から４までのいずれかに記載された半導体ウェハを用意する工程と、
エッチングマスクにより、前記半導体エピタキシャル層をパターニングし、エッチング溝を形成する工程と、
エッチング液により前記剥離層をエッチングする工程と、
前記化合物半導体エピタキシャル層を剥離することによって得られた化合物半導体エピタキシャルフィルムを他の基板上にボンディングする工程と
を有することを特徴とする半導体装置の製造方法。
【請求項６】
ボンディング後の前記化合物半導体エピタキシャルフィルム上から前記他の基板上までの領域に薄膜配線層を形成する工程をさらに有することを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、剥離可能な半導体エピタキシャル層を備えた半導体ウェハ及びこれを用いた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
ＧａＡｓ基板とＧａＡｓエピタキシャル層との間に、厚さ５μｍのＧａ０．３Ａｌ０．７Ａｓ層を設け、Ｇａ０．３Ａｌ０．７Ａｓ層をエッチング除去して、上層のＧａＡｓエピタキシャル層を剥離し、異種基板上に貼り付ける技術が提案されている（例えば、非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】コナガイ・マコト他、  ジャーナル・オブ・クリスタル・グロウス４５（１９７８）、  第２７７−２８０頁、  「ハイ  イフィシェンシィ  ＧａＡｓ  スィン  フィルム  ソーラー  セルズ  バイ  ピールド  フィルム  テクノロジー」  （Ｍａｋｏｔｏ  Ｋｏｎａｇａｉ  ｅｔ  ａｌ．，  Ｊｏｕｒｎａｌ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  ４５（１９７８）  ｐｐ．２７７−２８０  “Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  ＧａＡｓ  Ｔｈｉｎ  Ｆｉｌｍ  Ｓｏｌａｒ  Ｃｅｌｌｓ  ｂｙ  Ｐｅｅｌｅｄ  Ｆｉｌｍ  Ｔｅｃｈｎｏｌｏｇｙ”）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、基板と半導体エピタキシャル層との間に配置された層（剥離層）をエッチング除去して半導体エピタキシャル層を剥離した場合には、剥離層の厚さに剥離面の平坦性が依存しており、剥離層の厚さが厚い場合、剥離された半導体エピタキシャル層である半導体エピタキシャルフィルムの剥離面の平坦性が悪く、異種基板上に貼り付けた場合に、良好な密着力が得られないということが、本出願の発明者等の実験から判明した。
【０００５】
そこで、本発明は、上記したような従来技術の課題を解決するためになされたものであり、その目的は、剥離面がナノオーダーの平坦性を持つ半導体エピタキシャルフィルムを得る条件を備えた半導体ウェハ及びこれを用いた半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る半導体ウェハは、半導体基板と、前記半導体基板上に形成された剥離層と、前記剥離層上に形成された化合物半導体エピタキシャル層とを有し、前記剥離層を溶解して、前記化合物半導体エピタキシャル層を前記半導体基板から分離するために用いられる半導体ウェハであって、前記剥離層の厚さが２０ｎｍ以上１００ｎｍ未満であることを特徴とするものである。
【０００７】
また、本発明に係る半導体装置の製造方法は、前記半導体ウェハを用意する工程と、エッチングマスクにより、前記半導体エピタキシャル層をパターニングし、エッチング溝を形成する工程と、エッチング液により前記剥離層をエッチングする工程と、前記化合物半導体エピタキシャル層を剥離することによって得られた化合物半導体エピタキシャルフィルムを他の基板上にボンディングする工程とを有することを特徴とするものである。
【発明の効果】
【０００８】
本発明の半導体ウェハにおいては、剥離層の厚さを適切にすることによって、半導体エピタキシャルフィルムの剥離面の平坦性を極めて高くすることができるので、半導体エピタキシャルフィルムを他の基板にボンディングしたときの密着力を高めることができるという効果が得られる。
【０００９】
また、本発明の半導体装置の製造方法によれば、平坦性の極めて高い半導体エピタキシャルフィルムを他の基板にボンディングすることができるので、半導体エピタキシャルフィルムと他の基板間の密着力に優れた半導体装置を得ることができるという効果が得られる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態に係る半導体ウェハの構成を概略的に示す断面図である。
【図２】第１の実施形態に係る半導体ウェハの構成を概略的に示す平面図である。
【図３】第１の実施形態に係る半導体ウェハから半導体エピタキシャル層を剥離する工程を概略的に示す断面図（その１）である。
【図４】第１の実施形態に係る半導体ウェハから半導体エピタキシャル層を剥離する工程を概略的に示す断面図（その２）である。
【図５】第１の実施形態に係る半導体ウェハから半導体エピタキシャル層を剥離する工程を概略的に示す断面図（その３）である。
【図６】（ａ）及び（ｂ）は、第１の実施形態に係る半導体ウェハから半導体エピタキシャル層を剥離する工程を概略的に示す断面図（その４及び５）である。
【図７】半導体ウェハから剥離された半導体エピタキシャルフィルムの接合面が粗の状態である場合のボンディング状態を示す図である。
【図８】第１の実施形態に係る半導体ウェハから剥離された半導体エピタキシャルフィルムの表面粗さの測定結果を示すグラフである。
【図９】剥離層の厚さが２００ｎｍである場合における半導体エピタキシャルフィルムの剥離面の電子顕微鏡写真である。
【図１０】図９の一部の拡大写真である。
【図１１】剥離層の厚さが５０ｎｍである場合における半導体エピタキシャルフィルムの剥離面の光学顕微鏡写真である。
【図１２】本発明の第２の実施形態に係る半導体装置の製造方法により製造された半導体装置の一部を示す概略的な斜視図である。
【図１３】本発明の第３の実施形態の変形例に係る半導体ウェハの構成を概略的に示す断面図である。
【図１４】本発明の第４の実施形態に係る半導体ウェハの構成を概略的に示す断面図である。
【発明を実施するための形態】
【００１１】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体ウェハの構成を概略的に示す断面図であり、図２は、第１の実施形態に係る半導体ウェハの構成を概略的に示す平面図である。図１は、図２の半導体ウェハをＳ１−Ｓ１線で切る面に相当する。
【００１２】
図１に示されるように、半導体ウェハ１００は、ＧａＡｓ基板１０１と、ＧａＡｓバッファ層１０２と、その上に形成された剥離層（犠牲層）１０３と、この剥離層１０３上に形成された半導体エピタキシャル層１０４とを有しており、剥離層１０３の厚さを１０ｎｍ以上２００ｎｍ未満の範囲内の値としている。
【００１３】
半導体エピタキシャル層１０４は、剥離層１０３側から順に、ｎ−ＧａＡｓ層（下側コンタクト層）１１１、ｎ−ＡｌｘＧａ１−ｘＡｓ層（下側クラッド層）１１２、ｎ−ＡｌｙＧａ１−ｙＡｓ層（活性層）１１３、ｐ−ＡｌｚＧａ１−ｚＡｓ層（上側クラッド層）１１４、及び、ｐ−ＧａＡｓ層（上側コンタクト層）１１５を積層させた積層構造である。ここで、例えば、ｚ＞ｙかつｘ＞ｙとすると、半導体エピタキシャル層１０４は、ｎ−ＡｌｙＧａ１−ｙＡｓ層（活性層）１１３を発光層とするダブルへテロ・エピタキシャル層構造の発光ダイオードになる。なお、半導体エピタキシャル層１０４の構成材料、層数は、上記した例に限定されず、また、半導体エピタキシャル層１０４に形成される半導体素子の種類も発光ダイオードに限定されない。
【００１４】
また、剥離層１０３は、例えば、ＡｌｔＧａ１−ｔＡｓ層（０≦ｔ≦１）である。また、剥離層１０３は、ＡｌＡｓ層とすることができる。剥離層１０３の構成材料は、半導体エピタキシャル層１０４の構成材料に応じて選択すればよい。さらに、剥離層１０３が形成される基板も、図示されたＧａＡｓ基板１０１とＧａＡｓバッファ層１０２の積層構造に限定されない。
【００１５】
次に、半導体エピタキシャル層１０４を基板から剥離する手順を説明する。図３から図６（ａ），（ｂ）までは、半導体エピタキシャル層１０４の剥離工程を概略的に示す断面図（その１〜５）である。
【００１６】
半導体エピタキシャル層１０４の剥離に際しては、図３に示されるように、先ず、半導体エピタキシャル層１０４上にエッチングマスク１２０を形成する。次に、図４に示されるように、例えば標準的なフォトリソグラフィー方法により、エッチングマスク１２０にエッチング溝パターン１３０を形成する。次に、図５に示されるように、半導体エピタキシャル層１０４、剥離層１０３、及びＧａＡｓバッファ層１０２にエッチング溝１３１を形成する。このエッチング溝形成では、例えば硫酸過水（硫酸＋Ｈ２Ｏ２＋Ｈ２Ｏ）又は燐酸過水（燐酸＋Ｈ２Ｏ２＋Ｈ２Ｏ）を用いることができる。また、ここでは、エッチング溝１３１がＧａＡｓバッファ層に到達するエッチング溝を示したが、エッチング溝１３１は少なくとも剥離層が露出するように形成すればよい。次に、エッチング液に浸漬することによって、図６（ａ）に示される剥離層１０３をエッチング除去して、図６（ｂ）に示されるように、半導体エピタキシャル層１０４を基板から剥離する。
【００１７】
剥離された半導体エピタキシャル層１０４は、半導体エピタキシャルフィルム１０４ａとして異種基板上（例えば、駆動ＩＣ回路が形成されたＳｉ基板上に直接、又は、Ｓｉ基板上に形成されたメタル層上）にボンディングされる。ボンデシングされた半導体エピタキシャルフィルム１０４ａがＳｉ基板に対して良好な密着力を得るためには、半導体エピタキシャルフィルム１０４ａの剥離面１０５に高い平坦性が要求される。半導体エピタキシャルフィルム１０４ａの剥離面１０５の平坦性が悪い場合には、半導体エピタキシャルフィルム１０４ａをＳｉ基板に対して良好に接合することができなくなる。図７は、半導体エピタキシャルフィルム１０４ａの剥離面１０５に起伏が形成され、また、剥離面１０５の端部付近に異物２０２が付着して、平坦性が悪い場合を概念的に示す図である。この場合には、図７に示されるように、半導体エピタキシャルフィルム１０４ａをＳｉ基板２０１に対して良好に接合することができなくなる。
【００１８】
次に、半導体エピタキシャルフィルム１０４ａの剥離面１０５の表面粗さの測定結果を説明する。測定は、剥離層１０３をＡｌＡｓ層とし、剥離層１０３の厚さが２００ｎｍ，１００ｎｍ，５０ｎｍ，２０ｎｍの場合について行った。測定は、半導体エピタキシャルフィルム１０４ａの剥離面１０５をＡＦＭ（原子間力顕微鏡）で測定することによって行った。測定結果を図８に示す。図８において、横軸は剥離層１０３の厚さ（ｎｍ）を示し、縦軸は剥離面１０５の平均表面粗さＲａ（ｎｍ）又は最大表面粗さＲｍａｘ（ｎｍ）を示す。図８において、白丸は平均表面粗さＲａ（ｎｍ）の測定点を示し、黒丸は最大表面粗さＲｍａｘ（ｎｍ）の測定点を示す。図８からわかるように、剥離層１０３の厚さが１０ｎｍ以上２００ｎｍ未満であれば、半導体エピタキシャルフィルム１０４ａの剥離面１０５の表面粗さを、他の基板にボンディング可能な範囲に抑制することができる。ただし、ただし、剥離面１０５にさらに高い平坦度を要求する場合には、許容される剥離層１０３の厚さの範囲を狭くする必要がある。
【００１９】
図８からわかるように、剥離層１０３の厚さが５０ｎｍで半導体エピタキシャルフィルム１０４ａの剥離面１０５の表面粗さは最小になる。また、剥離層１０３の厚さが５０ｎｍよりも厚くなると半導体エピタキシャルフィルム１０４ａの剥離面１０５の表面粗さは増加し、剥離層１０３の厚さが５０ｎｍよりも薄くなると半導体エピタキシャルフィルム１０４ａの剥離面１０５の表面粗さは増加する。
【００２０】
剥離層１０３の厚さが大きくなると、剥離面１０５の表面粗さが増加する理由を説明する。剥離層１０３は、ＧａＡｓ基板１０１上のバッファ層１０２と半導体エピタキシャル層１０４との間の狭い（薄い）領域にあり、エッチング液が剥離層１０３のある狭い領域に浸透しながら剥離層１０３のエッチングが進行する。剥離層１０３の厚さを大きくすると、剥離層１０３のエッチング速度が低下する。これには、以下の２つの理由が考えられる。
１）エッチングする剥離層１０３の体積が増える。
２）剥離層１０３が厚くなると、剥離層１０３のエッチング進行によりＬＥＤエピタキシャルフィルム１０４と基板との間の空隙によってＬＥＤエピタキシャルフィルム１０４が変形（例えば、ＬＥＤエピタキシャルフィルム１０４の剥離面１０５が基板の剥離面に接近して、両者の空隙を狭めるように変形する）し、この変形に起因してエッチング領域（エッチングスペース）にエッチング液が浸透し難くなる（即ち、エッチング液の浸透が阻害される）。エッチング液の浸透速度が遅くなると、エッチング液に溶解した成分（剥離層１０３がＡｌＡｓ層である場合には、ＡｌやＡｓ）の、エッチング領域における濃度が高くなり、その高濃度の溶解成分がエッチング領域に滞留する時間も長くなる。その結果、一旦剥離層１０３がエッチングされて露出したＧａＡｓ層の表面溶解成分が堆積又は再結晶化することが起こり得る。Ａｓは、Ａｌと比較して、ＧａやＡｓとの結合エネルギーが小さいので、ＡｓよりもむしろＡｌがＧａＡｓ表面に堆積又は再結晶化し易いと考えられる。実際に、ＧａＡｓ表面の平坦性を悪くしている堆積物又は再結晶化物を定性分析した。その結果、堆積物又は再結晶化物はＡｌ又はＡｌのフッ化物（Ａｌ−Ｆ）であることが確認された。Ａｌのフッ化物が確認された原因は、エッチング液としてＨＦ液を使ったことによると考えられる。
【００２１】
このように、ＬＥＤエピタキシャルフィルム１０４の剥離面（ＧａＡｓ表面）１０５上には、Ａｌ（エッチング液としてＨＦ液を使った場合にはＡｌのフッ化物も含まれる）が堆積又は再結晶化して、表面粗さを増加させている。また、表面への堆積又は再結晶化の現象は、剥離層１０３のエッチング速度と関係があり、エッチング速度の減少に伴って、表面への堆積又は再結晶化の現象がより顕著（より大きな堆積領域又は再結晶化領域）になっていくと考えられる。
【００２２】
次に、剥離層１０３の厚さが小さくなると、剥離面１０５の表面粗さが増加する理由を説明する。既に、剥離層１０３の厚さの増加に伴う現象について説明したが、剥離層１０３が非常に薄くなった場合にも、剥離層１０３の厚さが非常に薄いことによって浸透スペースが狭くなり、エッチング液が浸透し難くなると考えられる。したがって、剥離層１０３が非常に薄くなった場合にも、上で述べた剥離層１０３の厚さの増加に伴う現象と同様に、ＬＥＤエピタキシャルフィルム１０４上にエッチング液へ溶解した剥離層成分の堆積又は再結晶化の現象が促進されると考えられる。
【００２３】
図８に示したように、剥離層（ＡｌＡｓ層）１０３の厚さＴが、２０ｎｍ≦Ｔ≦１００ｎｍの範囲で、平均表面粗さＲａは、Ｔ＝５０ｎｍの場合に最小でＲａ＝０．３ｎｍである。また、測定領域内における最大高低差（最大表面粗さＲｍａｘ）についても、Ｔ＝５０ｎｍのときに最小になりＲｍａｘ＝３．４ｎｍである。また、ＬＥＤエピタキシャルフィルム１０４の平坦性として少なくともＲａ＝１ｎｍ以下、Ｒｍａｘ＝８ｎｍ以下であれば良好なボンディングを行うことができる。
【００２４】
次に、５０ｎｍ≦Ｔ≦１００ｎｍの範囲のデータを使い、ｄ≧５０ｎｍの範囲で、
Ｒｍａｘ［ｎｍ］
＝ａ×（ｄ［ｎｍ］−５０［ｎｍ］）２＋ｂ×（ｄ［ｎｍ］−５０［ｎｍ］）＋ｃ
…（１）
を仮定して、１００ｎｍ≦Ｔ≦２００ｎｍの範囲を補完し、式（１）で５０ｎｍ≦Ｔ≦１００ｎｍの範囲のデータを使うと、ａ＝１．９３×１０−９、ｂ＝−０．０７２５、ｃ＝３．４となり、Ｒｍａｘ＝８ｎｍとなるｄを求めると、ｄ＝１２２ｎｍとなる。若干の許容を持たせてＲｍａｘ＝１０ｎｍを最大表面粗さＲｍａｘの限度とすると、ｄ＝１３０ｎｍを得る。また、平均表面粗さＲａについて、５０ｎｍ≦Ｔ≦１００ｎｍの範囲のデータを使って、ｄ≧５０ｎｍの範囲で、
Ｒａ［ｎｍ］
＝ａ×（ｄ［ｎｍ］−５０［ｎｍ］）２＋ｂ×（ｄ［ｎｍ］−５０［ｎｍ］）＋ｃ
…（２）
を仮定して、１００ｎｍ≦Ｔ≦２００ｎｍの範囲を補完し、式（２）で５０ｎｍ≦Ｔ≦１００ｎｍの範囲のデータを使うと、ａ＝１．９３×１０−４、ｂ＝−５．６５×１０−３、ｃ＝０．３を得る。Ｒａ＝１．００ｎｍとなるｄを求めると、ｄ＝１２７ｎｍとなり、おおよそ、ｄ＝１３０ｎｍを得る。
【００２５】
さらに、剥離層１０３の厚さが２０ｎｍ未満の場合について、ｄ≦５０ｎｍの範囲で、
Ｒａ［ｎｍ］＝α×（５０［ｎｍ］−ｄ［ｎｍ］）２＋β    …（３）
を仮定して外挿すると、α＝４．４４×１０−４，β＝０．３を得る。ここで、Ｒａ＝１ｎｍとなるようなｄを求めると、ｄ＝１０ｎｍを得る。したがって、剥離層１０３の厚さの下限としてＲａ＝１ｎｍとなるようなｄを求めると、ｄ＝１０ｎｍを得る。したがって、剥離層１０３の厚さの下限を１０ｎｍとすることができる。
【００２６】
以上述べたように、１０ｎｍ≦Ｔ≦１３０ｎｍの範囲内であれば、Ｒａが１ｎｍ以下又はＲｍａｘが１０ｎｍ以下となり、良好なボンディングができる。
【００２７】
また、より好ましい条件を考えると、ＬＥＤエピタキシャルフィルム１０４の剥離面１０５の平坦性としてＲａ＝０．５ｎｍ、Ｒｍａｘ＝５ｎｍとなるようにする。Ｒａ＝０．５ｎｍ、Ｒｍａｘ＝５ｎｍとなるような剥離層（ＡｌＡｓ層）１０３の厚さ範囲を求めると、図８の結果から、剥離層１０３の膜厚範囲は、３０ｎｍ≦Ｔ≦１００ｎｍとすればよい。
【００２８】
図９は、剥離層１０３の厚さが２００ｎｍである場合における半導体エピタキシャルフィルムの剥離面の電子顕微鏡写真であり、図１０は、図９の一部の拡大写真である。図９は、半導体エピタキシャル層１０４を幅１００μｍ、長さ８ｍｍで剥離した後の剥離面であり、図１０は、剥離面の端部付近の拡大写真である。また、図１１は、剥離層の厚さが５０ｎｍである場合に、半導体エピタキシャル層１０４を幅１００μｍ、長さ８ｍｍで剥離した後の剥離面の光学顕微鏡写真である。図９及び図１０に示されるように、剥離層１０３の厚さが２００ｎｍの場合には、若干の異物が存在するが、図１１に示されるように、剥離層１０３の厚さが５０ｎｍの場合には、ほとんど異物が存在しない。
【００２９】
以上説明したように、第１の実施形態の半導体ウェハ１００においては、剥離層１０３の厚さを適切な範囲内にすることによって、半導体エピタキシャルフィルム１０４ａの剥離面１０５の平坦性を極めて高くすることができるので、半導体エピタキシャルフィルム１０４ａを他の基板にボンディングしたときの密着力を高めることができる。
【００３０】
＜第２の実施形態＞
次に、本発明の第２の実施形態に係る半導体装置の製造方法を説明する。先ず、図１（第１の実施形態）に示される半導体チップ１００を用意する。次に、図２から図５までに示される手順に従い、エッチングマスク１２０を用いて、半導体エピタキシャル層１０４をパターニングし、エッチング溝１３１を形成する。次に、図６（ａ）及び（ｂ）に示される手順に従い、剥離層１０３をエッチングする。
【００３１】
剥離層１０３がＡｌＡｓ又はＡｌｘＧａ１−ｘＡｓ系材料からなる場合には、エッチング液としてＨＦ（フッ酸）液を用いることができる。ＨＦ液の濃度は、通常１０％であるが、１％〜５０％程度の範囲内で適宜選択できる。ＨＦ液の濃度を選択する際には、剥離工程においてＬＥＤエピタキシャルフィルム１０４を支持する支持体の耐性、支持体と半導体層表面との密着性が保持できるかどうかといった条件を考慮して、上限値を適宜決定すればよい。また、ＨＦ液の濃度を下げるとエッチング速度が低下するが、ＨＦ液の濃度の下限値は、エッチング速度を判断基準にして適宜選択すればよい。
【００３２】
また、エッチング液の温度は、０℃〜６０℃程度の範囲内で適宜選択することができる。高温側では、エッチング液と剥離層１０３との反応速度が速くなるが、反応に伴う発泡（Ｈ２発生）によって、エッチング液と剥離層１０３との接触の阻害が起こること、熱膨張に伴ってエッチング液の浸透が阻害される方向に半導体エピタキシャル層１０４が変形することが、考えられるため、高温側の温度条件は、エッチング速度を判断基準にして選択すればよい。低温側では、反応速度が低下するが、半導体エピタキシャル層１０４の変形が、エッチングを促進する方向に変形するので、この変形によるエッチングの増加が考えられる。低温側の条件についても、エッチング速度を判断基準として選択すればよい。
【００３３】
さらに、エッチング液としては、ＨＦに代えて、塩化水素酸（ＨＣｌ）、臭化水素酸（ＨＢｒ）が使用できる。これらのエッチング液の濃度としては、１％〜３０％程度の範囲内であり、温度は、０℃〜２５℃程度の範囲内である。また、剥離層１０３が、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ層である場合には、エッチング液として、塩酸（濃度１％〜３０％程度、０℃〜２５℃程度の塩酸、又は、塩酸と燐酸と水を混合したエッチング液を使用できる。さらに、剥離層１０３がＡｌＮである場合には、エッチング液として、熱燐酸（５０℃〜１００℃程度）が使用できる。また、剥離層１０３をＡｌ２Ｏ３とすることもできる。
【００３４】
次に、半導体エピタキシャル層１０４を剥離することによって得られた半導体エピタキシャルフィルム１０４ａを異種基板（例えば、駆動ＩＣを備えたＳｉ基板上に直接、又は、Ｓｉ基板上に形成されたメタル層）上にボンディングする。その後、半導体エピタキシャルフィルム１０４ａの個別動作領域（発光部）上から基板上に至る領域に薄膜配線層を形成する。以上の工程によって製造された半導体装置の一部を示す概略的な斜視図を図１２に図示する。図１２において、２０１はＳｉ基板、２１１はメタル層、２１２は個別配線層（薄膜配線）、２１３はＳｉ基板内に形成された駆動ＩＣである。
【００３５】
以上説明したように、第２の実施形態の半導体装置の製造方法によれば、平坦性の極めて高い半導体エピタキシャルフィルム１０４ａを基板にボンディングすることができるので、半導体エピタキシャルフィルム１０ａと基板２０１間の密着力に優れた半導体装置を得ることができる。
【００３６】
＜第３の実施形態＞
図１３は、本発明の第３の実施形態に係る半導体ウェハを概略的に示す断面図である。
【００３７】
図１３に示されるように、半導体ウェハ３００は、ＧａＡｓ基板３０１と、その上に形成された剥離層（犠牲層）３０３と、剥離層３０３上に形成された半導体エピタキシャル層３０４とを有しており、剥離層の厚さを１０ｎｍ以上２００ｎｍ未満の範囲内の値としている。
【００３８】
半導体エピタキシャル層３０４は、剥離層３０３側から順に、例えば、ｎ−ＧａＡｓ層（下側コンタクト層）３１１、ｎ−ＡｌｘＧａ１−ｘＡｓ層（下側クラッド層）３１２、ｎ−ＡｌｙＧａ１−ｙＡｓ層（活性層）３１３、ｐ−ＡｌｚＧａ１−ｚＡｓ層（上側クラッド層）３１４、及び、ｐ−ＧａＡｓ層（上側コンタクト層）３１５を積層させた積層構造とすることができる。ここで、例えば、ｚ＞ｙかつｘ＞ｙとすると、半導体エピタキシャル層３０４は、ｎ−ＡｌｙＧａ１−ｙＡｓ層（活性層）３１３を発光層とするダブルへテロ・エピタキシャル層構造の発光ダイオードになる。
【００３９】
剥離層３０３は、ＡｌｔＧａ１−ｔＡｓ層（ｘ＜ｔ＜１）である。剥離層３０３は、例えば、Ａｌ０．９５Ｇａ０．０５Ａｓ層である。なお、半導体エピタキシャル層３０４の構成材料、層数は、上記した例に限定されず、また、半導体エピタキシャル層３０４に形成される半導体素子の種類も発光ダイオードに限定されない。さらに、剥離層３０３が形成される基板も、図示されたＧａＡｓ基板３０１に限定されない。
【００４０】
第３の実施形態の場合にも、剥離層３０３のエッチングに際して、上記第１の実施形態の場合と同様の反応が生じるので、第１の実施形態の場合と同様の効果が得られる。なお、第３の実施形態において、上記以外の点は、上記第１の実施形態の場合と同じである。また、半導体ウェハ３００を第２の実施形態の製造方法に使用することもできる。
【００４１】
＜第４の実施形態＞
図１４は、本発明の第４の実施形態に係る半導体ウェハを概略的に示す断面図である。
【００４２】
図１４に示されるように、半導体ウェハ４００は、ＧａＡｓ基板４０１と、ＧａＡｓバッファ層４０２と、その上に形成された剥離層（犠牲層）４０３と、剥離層４０３上に形成された半導体エピタキシャル層４０４とを有しており、剥離層の厚さを１０ｎｍ以上２００ｎｍ未満の範囲内の値としている。
【００４３】
剥離層４０３は、例えば、ＡｌＡｓ層である。また、半導体エピタキシャル層４０４は、剥離層４０３側に、ｎ−（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ層４１１、例えば、ｎ−（ＡｌｘＧａ１−ｘ）０．５１Ｉｎ０．４９Ｐ層を含む。ｎ−（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ層４１１の上層は、特に限定されないが、例えば、発光ダイオードなどの半導体素子を有する構成とする。さらに、剥離層４０３が形成される基板も、図示されたものに限定されない。
【００４４】
第４の実施形態の場合にも、剥離層４０３のエッチングに際して、上記第１の実施形態の場合と同様の反応が生じるので、第１の実施形態の場合と同様の効果が得られる。なお、第４の実施形態において、上記以外の点は、上記第１の実施形態の場合と同じである。また、半導体ウェハ４００を第２の実施形態の製造方法に使用することもできる。
【００４５】
＜他の変形例＞
なお、基板と半導体エピタキシャル層との間の剥離層を（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ層とすることができる。この場合には、この剥離層を塩酸（例えば、室温）、又は、塩酸と燐酸と水の混合液（例えば、３０℃）によってエッチングすることができる。この場合にも、剥離層が半導体基板や半導体エピタキシャル層をほとんどエッチングせずに、剥離層を選択的にエッチング除去することができる。
【００４６】
また、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮ等のIII-IV族の窒化物材料を半導体薄膜層とした場合にも、半導体薄膜層と基板との間の剥離層としてＡｌＮ層を設け、この剥離層を熱燐酸（例えば、８０℃）によってエッチング除去することができる。この場合にも、剥離層が半導体基板や半導体エピタキシャル層をほとんどエッチングせずに、剥離層を選択的にエッチング除去することができる。
【００４７】
上記実施形態の説明では、半導体エピタキシャルフィルム内に素子を設ける前に半導体エピタキシャル層を剥離する例を具体例として述べたが、半導体エピタキシャル層内に素子を形成した後に、半導体エピタキシャル層を剥離する場合にも、本発明を適用することができる。例えば、半導体エピタキシャル層を下から順にｎ型ＧａＡｓ／ｎ型ＡｌｘＧａ１−ｘＡｓ／ｎ型ＡｌｙＧａ１−ｙＡｓ／ｎ型ＡｌｚＧａ１−ｚＡｓ／ｎ型ＧａＡｓとして、上面から活性層（ｎ型ＡｌｙＧａ１−ｙＡｓ）に拡散フロントが至るようなＺｎ拡散を選択的に行って、ＬＥＤアレイ（ｐｎ接合の配列）を形成した後に、第１の実施形態で説明した方法と同様に、半導体エピタキシャル層を剥離することができる。
【００４８】
また、半導体エピタキシャル層をボンディングする異種基板は、Ｓｉ基板でなくともよい。例えば、ガラス基板、金属基板、セラミック基板などであってもよい。異種基板上への半導体エピタキシャル層のボンディングは、直接基板表面にボンディングしてもよいし、基板上にメタル層、絶縁膜層などを設け、その上にボンディングしてもよい。
【符号の説明】
【００４９】
１００，３００，４００  半導体ウェハ、
１０１，３０１，４０１  ＧａＡｓ基板、
１０２，４０２  ＧａＡｓバッファ層、
１０３，３０３，４０３  剥離層、
１０４，３０４，４０４  半導体エピタキシャル層、
１０４ａ  半導体エピタキシャルフィルム（剥離された半導体エピタキシャル層）、
１０５  半導体エピタキシャルフィルムの剥離面、
１１１，３１１，４１１  下側コンタクト層、
１１２  下側クラッド層、
１１３  活性層、
１１４  上側クラッド層、
１１５  上側コンタクト層、
１２０  エッチングマスク、
１３０  エッチングマスクのエッチング溝パターン、
１３１  ＬＥＤエピタキシャル層及び剥離層のエッチング溝、
２００  半導体装置、
２０１  異種基板、
２０２  異物、
２１１  メタル層、
２１２  個別配線層（薄膜配線）、
２１３  Ｓｉ基板内に形成された駆動ＩＣ。
【図１】
2011103466.tif 000003
【図２】
2011103466.tif 000004
【図３】
2011103466.tif 000005
【図４】
2011103466.tif 000006
【図５】
2011103466.tif 000007
【図６】
2011103466.tif 000008
【図７】
2011103466.tif 000009
【図８】
2011103466.tif 000010
【図９】
2011103466.tif 000011
【図１０】
2011103466.tif 000012
【図１１】
2011103466.tif 000013
【図１２】
2011103466.tif 000014
【図１３】
2011103466.tif 000015
【図１４】
2011103466.tif 000016