(57)【要約】【課題】本発明は積層セラミックキャパシタ及びその製造方法に関する。【解決手段】本発明による積層セラミックキャパシタは複数の誘電体層と複数の第１及び第２内部電極が交互に積層され、上記第１及び第２内部電極の一端が上記誘電体層の積層方向に交互に露出された容量部と、上記容量部の上面及び下面のうち少なくとも一面に形成される保護層と、上記誘電体層の積層方向に露出された第１及び第２内部電極と電気的に連結された第１及び第２外部電極とを含み、上記複数の内部電極のうち積層方向の両端部に位置する１つ以上の内部電極はＮｉ−Ｍｇ−Ｏで表される酸化物を含む。【選択図】図２
2011139028.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層と複数の第１内部電極及び複数の第２内部電極を含む複数の内部電極とが交互に積層され、上記複数の第１内部電極の一端と上記複数の第２内部電極の一端とが上記誘電体層の積層方向に交互に上記誘電体層の間から露出される容量部と、
上記容量部の上面及び下面のうち少なくとも一面に形成される保護層と、
上記誘電体層の積層方向に露出された上記複数の第１内部電極と電気的に連結された第１外部電極と、
上記誘電体層の積層方向に露出された上記複数の第２内部電極と電気的に連結された第２外部電極と
を含み
上記複数の内部電極のうち積層方向の両端部に位置する１つ以上の内部電極はＮｉ−Ｍｇ−Ｏで表される酸化物を含む積層セラミックキャパシタ。
【請求項２】
上記積層方向の両端部の最外郭に位置する１つの内部電極は、３０％以上のＮｉ−Ｍｇ−Ｏで表される酸化物を含むことを特徴とする請求項１に記載の積層セラミックキャパシタ。
【請求項３】
上記積層方向の両端部から容量部の内部の方に行くほど、上記複数の内部電極に含まれるＮｉ−Ｍｇ−Ｏで表される酸化物の割合が減少することを特徴とする請求項１または２に記載の積層セラミックキャパシタ。
【請求項４】
上記保護層は、０．５から１０重量％のＭｇを含むことを特徴とする請求項１から３の何れか１項に記載の積層セラミックキャパシタ。
【請求項５】
上記保護層は、０．５から１５重量％のＳｉを含有するガラスを含むことを特徴とする請求項１から３の何れか１項に記載の積層セラミックキャパシタ。
【請求項６】
複数の誘電体層と複数の第１内部電極及び複数の第２内部電極を含む複数の内部電極とが交互に積層され、上記複数の第１内部電極の一端と上記複数の第２内部電極の一端とが上記誘電体層の積層方向に交互に上記誘電体層の間から露出された容量部を設ける段階と、
上記容量部の上面及び下面のうち少なくとも一面に保護層を形成する段階と、
上記複数の内部電極のうち積層方向の両端に位置する１つ以上の内部電極が酸化する酸素分圧下で焼成する段階と、
上記誘電体層の積層方向に露出された上記複数の第１内部電極と電気的に連結された第１外部電極を形成する段階と、
上記誘電体層の積層方向に露出された上記複数の第２内部電極と電気的に連結された第２外部電極を形成する段階と
を含む積層セラミックキャパシタの製造方法。
【請求項７】
上記保護層は、０．５から１０重量％のＭｇを含むことを特徴とする請求項６に記載の積層セラミックキャパシタの製造方法。
【請求項８】
上記保護層は、０．５から１５重量％のＳｉを含有するガラスを含むことを特徴とする請求項６に記載の積層セラミックキャパシタの製造方法。
【請求項９】
上記焼成は、１０−９ａｔｍ以上のＮｉ−ＮｉＯの平衡酸素分圧（ＰＰＯ２）下で行われることを特徴とする請求項６から８の何れか１項に記載の積層セラミックキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層セラミックキャパシタ及びその製造方法に関し、より詳細にはクラック及びブリスターの発生率の低い、信頼性に優れた積層セラミックキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
一般的にキャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタ等のセラミック材料を使用する電子部品は、セラミック材料から成るセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設けられた外部電極を備える。
【０００３】
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、一誘電体層を介して対向して配置される内部電極と、上記内部電極に電気的に接続された外部電極を含む。
【０００４】
積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという長所から、コンピュータ、ＰＤＡ、携帯電話等の移動通信装置の部品として広く用いられている。
【０００５】
最近では、電子製品が小型化及び多機能化されるにつれ、チップ部品も小型化及び高機能化される傾向にあり、積層セラミックキャパシタもそのサイズが小さいながらも容量の大きい高容量の製品が求められている。 
【０００６】
一般的に、積層セラミックキャパシタの製造方法は、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極膜を形成する。内部電極膜が形成されたセラミックグリーンシートを数十から数百層まで積み重ねてグリーンセラミック積層体を作る。その後、グリーンセラミック積層体を高温及び高圧で圧着し硬いグリーンセラミック積層体を作り、切断工程を経てグリーンチップを製造する。それから、グリーンチップを仮焼、焼成、研磨し、外部電極を形成して積層セラミックキャパシタを完成する。
【０００７】
最近、積層セラミックキャパシタの小型化及び大容量化により、セラミック積層体の薄膜化及び多層化が試されている。しかし、このような薄膜化及び多層化によりクラック及びブリスター等の欠陥が生じ、積層セラミックキャパシタの信頼性の低下をもたらす。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は上記のような問題点を解決するためのもので、本発明の目的はクラック及びブリスターの発生率の低い、信頼性に優れた積層セラミックキャパシタ及びその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
上記課題を解決するための手段として、本発明の一実施形態は複数の誘電体層と複数の第１及び第２内部電極が交互に積層され、上記第１及び第２内部電極の一端が上記誘電体層の積層方向に交互に露出された容量部と、上記容量部の上面及び下面のうち少なくとも一面に形成される保護層と、上記誘電体層の積層方向に露出された第１及び第２内部電極と電気的に連結された第１及び第２外部電極とを含み、上記複数の内部電極のうち積層方向の両端部に位置する１つ以上の内部電極はＮｉ−Ｍｇ−Ｏで表される酸化物を含む積層セラミックキャパシタを提供する。
【００１０】
上記積層方向の両端部の最外郭に位置する１つの内部電極は、３０％以上のＮｉ−Ｍｇ−Ｏで表される酸化物を含むことができる。
【００１１】
上記積層方向の両端部から容量部の内部の方に行くほど、内部電極に含まれるＮｉ−Ｍｇ−Ｏで表される酸化物の割合が減少することができる。
【００１２】
上記保護層は０．５から１０重量％のＭｇを含むことができる。
【００１３】
上記保護層は０．５から１５重量％のＳｉを含有するガラスを含むことができる。
【００１４】
本発明の他の実施形態は、複数の誘電体層と複数の第１及び第２内部電極が交互に積層され、上記第１及び第２内部電極の一端が上記誘電体層の積層方向に交互に露出された容量部を設ける段階と、上記容量部の上面及び下面のうち少なくとも一面に保護層を形成する段階と、上記複数の内部電極のうち積層方向の両端に位置する１つ以上の内部電極が酸化する酸素分圧下で焼成する段階と、上記誘電体層の積層方向に露出された第１及び第２内部電極と電気的に連結される第１及び第２外部電極を形成する段階を含む積層セラミックキャパシタの製造方法を提供する。
【００１５】
上記保護層は、０．５から１０重量％のＭｇを含むことができる。
【００１６】
上記保護層は、０．５から１５重量％のＳｉを含有するガラスを含むことができる。
【００１７】
上記焼成は、１０−９ａｔｍ以上のＮｉ−ＮｉＯの平衡酸素分圧（ＰＰＯ２）下で行うことができる。
【発明の効果】
【００１８】
本発明による積層セラミックキャパシタは、保護層と隣接する容量部に酸化した内部電極を含む。酸化した内部電極はＮｉ−Ｍｇ−Ｏで表される酸化物を含み、これは保護層との結合力に優れる。これにより、容量部と保護層の結合力が向上し、容量部と保護層の間のクラック及びブリスターの発生率が低くなる。
【００１９】
また、酸化した内部電極は、外部から水分が浸透することを防止し、積層セラミックキャパシタの耐湿性を向上させる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
【図２】図１のＡ−Ａ'に沿って切開した積層セラミックキャパシタを示す概略的な断面図である。
【図３】本発明の一実施形態による積層セラミックキャパシタのＴＥＭのＥＤＳ分析結果である。
【発明を実施するための形態】
【００２１】
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。
【００２２】
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当該技術分野において平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。従って、図面における要素の形状及びサイズ等は明確な説明のために誇張されることがあり、図面上に同一符号で表示される要素は同一要素である。
【００２３】
図１は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図であり、図２は図１のＡ−Ａ'に沿って切開した積層セラミックキャパシタを示す概略的な断面図である。
【００２４】
図１及び図２を参照すると、本実施形態による積層セラミックキャパシタ１００は、セラミック素体１１０と、上記セラミック素体１１０の内部に形成された第１及び第２内部電極１２０ａ、１２０ｂと、上記第１及び第２内部電極１２０ａ、１２０ｂと電気的に連結された第１及び第２外部電極１３０ａ、１３０ｂを含む。
【００２５】
上記セラミック素体１１０は、容量部１１０Ｂと、上記容量部の上面及び下面に形成された保護層１１０Ａを含む。
【００２６】
上記容量部１１０Ｂは、複数の誘電体層１１１と複数の第１及び第２内部電極１２０ａ、１２０ｂが交互に積層されたものである。上記第１及び第２内部電極１２０ａ、１２０ｂは異なる極性を有する１対の電極であって、誘電体層の積層方向に沿って対向して配置され誘電体層により互いが電気的に絶縁されている。上記第１及び第２内部電極１２０ａ、１２０ｂの一端は交互に上記誘電体層の積層方向に露出される。上記露出される第１及び第２内部電極１２０ａ、１２０ｂの一端は、夫々第１及び第２外部電極１３０ａ、１３０ｂと夫々電気的に連結される。
【００２７】
上記第１及び第２外部電極１３０ａ、１３０ｂに所定の電圧を印加すると、対向する第１及び第２内部電極１２０ａ、１２０ｂの間には電荷が蓄積され、積層セラミックキャパシタの静電容量は対向する第１及び第２内部電極１２０ａ、１２０ｂの面積に比例する。
【００２８】
上記容量部１１０Ｂの誘電体層１１１は高い誘電率を有するセラミック材料であれば、特に制限されないが、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック、鉛複合ペロブスカイト系セラミック、またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系セラミック等を使用することができる。
【００２９】
上記容量部１１０Ｂの上面及び下面のうち少なくとも一面には保護層１１０Ａが形成されることができ、本実施形態のように上面及び下面ともに形成されることもできる。
【００３０】
上記保護層１１０Ａは、セラミック材料から成り、高い誘電率を有するセラミック材料であれば、特に制限されないが、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック、鉛複合ペロブスカイト系セラミックまたはチタン酸ストロンチウム（ＳｒＴｉＯ３）系セラミック等を使用することができる。また、上記保護層はＭｇを０．５から１０重量％含む。本実施形態におけるＭｇは当業界において公知の形態で添加されることができ、特に制限されず、例えば、ＭｇＣＯ３またはＭｇＯの形態で添加されることができる。上記保護層に存在するＭｇは焼成時に内部電極に移動し、内部電極にＮｉ−Ｍｇ−Ｏで表される酸化物を形成する。Ｎｉ−Ｍｇ−Ｏで表される酸化物はＮｉ−Ｏで表される酸化物より安定で、内部電極にＮｉ−Ｍｇ−Ｏで表される酸化物が多量に存在すると、保護層と内部電極との結合力が向上する。
【００３１】
上記の保護層に存在するＭｇが０．５重量％未満であれば、保護層と内部電極との結合力が弱くなる恐れがあり、１０重量％を超えると、Ｍｇが容量部の誘電特性を低下させる恐れがある。
【００３２】
また、上記保護層はガラス（ｇｌａｓｓ）を含むことができる。上記ガラスはＳｉを含むもので、Ｓｉと共にアルカリ金属またはアルカリ土類金属を含むことができる。上記保護層に含まれるガラスにおけるＳｉの含量は０．５から１５重量％であることができる。上記含量が０．５重量％未満であれば、保護層と内部電極との結合力が弱くなる恐れがあり、上記含量が１５重量％を超えると、保護層のＳｉが容量部の誘電特性を低下させる恐れがある。
【００３３】
上記保護層１１０Ａは容量部１１０Ｂの一誘電体層１１１より厚く形成されることができる。例えば、容量部１１０Ｂの一誘電体層１１１は２μｍ以下で形成されることができ、約２５層以上が積層され、上記容量部１１０Ｂの厚さは５０から２０００μｍであることができる。このとき、上記保護層１１０Ａは１０から１００μｍで形成されることができる。
【００３４】
上記第１及び第２内部電極１２０ａ、１２０ｂは導電性金属で形成され、例えば、ＮｉまたはＮｉ合金から成るものを使用することができる。上記Ｎｉ合金としてはＮｉと共にＭｎ、Ｃｒ、ＣｏまたはＡｌを含有することが好ましい。
【００３５】
上記複数の内部電極のうちセラミック素体の積層方向の両端部に位置する１つ以上の内部電極は、Ｎｉ−Ｍｇ−Ｏで表される酸化物を含む。積層方向の両端とは、容量部のうち保護層と接した領域を意味する。
【００３６】
内部電極のうち最外郭に位置する１つの内部電極のみがＮｉ−Ｍｇ−Ｏで表される酸化物を含む酸化した内部電極となることができる。
【００３７】
また、容量部の最外郭から容量部の内部の方に配置された１つ以上の内部電極がＮｉ−Ｍｇ−Ｏで表される酸化物を含むことができる。このとき、最外郭に配置される内部電極の酸化の割合が最も高く、容量部の方に配置される内部電極である程、酸化の割合が低いことができる。積層方向の両端部の最外郭に位置する１つの内部電極は、Ｎｉ−Ｍｇ−Ｏで表される酸化物が３０％以上含まれることができる。なお、図２では、Ｎｉ−Ｍｇ−Ｏで表される酸化物の割合が高いことを、黒色で塗りつぶすことで表現している。
【００３８】
酸化する内部電極の個数及び内部電極の酸化の割合は、焼成時の酸素分圧を調節して形成することができる。
【００３９】
酸化した内部電極は保護層との結合力に優れ、容量部と保護層との結合力が向上する。これにより、容量部と保護層の間のクラック及びブリスターの発生率が低くなる。
【００４０】
また、酸化した内部電極は外部から水分が浸透することを防止し、積層セラミックキャパシタの耐湿性を向上させる。
【００４１】
上記第１及び第２外部電極１３０ａ、１３０ｂは、導電性金属で形成され、これに制限されないが、例えば銅を含むことができる。
【００４２】
以下、本発明の一実施例による積層セラミックキャパシタの製造方法を説明する。
【００４３】
先ず、容量部に積層される複数のセラミックグリーンシートを設ける。上記セラミックグリーンシートはセラミック粉末、バインダ、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）型で作製する。
【００４４】
そして、セラミックグリーンシートの表面に内部電極ペーストを塗布し第１及び第２内部電極パターンを形成する。上記第１及び第２内部電極パターンはスクリーン印刷法で形成されることができる。上記内部電極ペーストはＮｉまたはＮｉ合金から成る粉末を有機バインダ及び有機溶剤に分散させ、ペースト型にしたものである。上記Ｎｉ合金としてはＮｉと共にＭｎ、Ｃｒ、ＣｏまたはＡｌを含有するものであってもよい。
【００４５】
上記有機バインダには当業界において公知のものを使用することができ、これに制限されないが、例えば、セルロース系樹脂、エポキシ樹脂、アリール樹脂、アクリル樹脂、フエノールホルムアルデヒド樹脂、不飽和ポリエステル樹脂、ポリカーボネート樹脂、ポリアミド樹脂、ポリイミド樹脂、アルキド樹脂、ロジンエステル等のバインダを使用することができる。
【００４６】
また、有機溶剤も当業界において公知のものを使用することができ、これに制限されないが、例えば、ブチルカルビトール、ブチルカルビトールアセテート、テレビン油、α−テルピネオール、エチルセロソルブ、ブチルフタレート等の溶剤を使用することができる。
【００４７】
次に、第１及び第２内部電極パターンが形成されたセラミックグリーンシートを積層し、積層方向から加圧し、積層されたセラミックグリーンシートと内部電極ペーストを互いに圧着させる。このようにしてセラミックグリーンシートと内部電極ペーストが交互に積層された容量部を製造する。
【００４８】
次に、上記容量部の上面及び下面に積層される複数のセラミックグリーンシートを設ける。上記セラミックグリーンシートはセラミック粒子、Ｍｇ、有機バインダ、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）型で作製する。上記Ｍｇの含量は全体の組成物に対して０．５から１０重量％を含む。また、Ｓｉを含有するガラスを添加することもでき、Ｓｉの含量が全体の組成物に対して０．５から１５重量％であることができる。
【００４９】
上記容量部に上記セラミックグリーンシートを積層して保護層が形成されたセラミック積層体を製造する。
【００５０】
次に、セラミック積層体を１つのキャパシタに対応する領域毎に切断しチップ化する。このとき、第１及び第２内部電極パターンの一端が側面に交互に露出するように切断する。
【００５１】
その後、チップ化した積層体をセラミック積層体の積層方向の両端に位置する１つ以上の内部電極が酸化する条件で焼成してセラミック素体を製造する。ここで、焼成条件として、通常の酸素分圧（ＰＰＯ２＜１０−９ａｔｍ）より高い酸素分圧、具体的には、Ｎｉ−ＮｉＯの平衡酸素分圧（ＰＰＯ２＝１０−９ａｔｍ以上）を有する焼成雰囲気を採用する。焼成温度は、例えば１２００℃であることができる。酸素分圧により酸化する内部電極の個数及び内部電極の酸化の割合を調節することができる。
【００５２】
次に、セラミック素体の側面を覆って、セラミック素体の側面に露出した第１及び第２内部電極と電気的に連結されるように第１及び第２外部電極を形成する。
【００５３】
その後、外部電極の表面にニッケル、スズ等のメッキ処理を実施することができる。
【００５４】
本実施形態により製造された積層セラミックキャパシタを積層方向に切断し、切断面を研磨した後、この切断面における成分をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）のＥＤＳ（Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｓｐｅｃｔｒｏｍｅｔｅｒ）を利用して分析した。図３はその結果を図示したもので、Ｎｉ−Ｍｇ−Ｏで表される酸化物が存在することを確認することができた。
【００５５】
また、下記表１に示したように、保護層の組成を異なるようにして積層セラミックキャパシタを製造し、製造された積層セラミックキャパシタのブリスター及びクラックの発生率を測定した。
【００５６】
【表１】
2011139028.tif 000003
【００５７】
本発明は上述の実施形態及び添付の図面により限定されるものではなく、添付の請求の範囲により限定される。従って、請求の範囲に記載の本発明の技術的思想から外れない範囲内で多様な形態の置換、変形及び変更が可能であるということは当技術分野の通常の知識を有する者には自明であり、これも添付の請求の範囲に記載の技術的思想に属する。
【符号の説明】
【００５８】
１００  積層セラミックキャパシタ
１１０  セラミック素体
１１０Ａ  保護層
１１０Ｂ  容量部
１１１  誘電体層
１２０ａ、１２０ｂ  第１及び第２内部電極
１３０ａ、１３０ｂ  第１及び第２外部電極
【図１】
2011139028.tif 000004
【図２】
2011139028.tif 000005
【図３】
2011139028.tif 000006