(57)【要約】【課題】低コスト化を図りつつ、発光期間を複数種類に調整することが可能な表示装置を提供する。【解決手段】発光制御線ＤＳＬに対して制御パルスを印加し、発光制御トランジスタＴｒ３ｎ，Ｔｒ３ｐのオン・オフ状態を制御して有機ＥＬ素子１２の発光動作および消光動作を制御する。各サブピクセルが、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いたサブピクセル１１Ｒｎ，Ｂｎと、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いたサブピクセル１１Ｇｐとのうちの一方からなっている。各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐにおける発光期間を２種類に調整することができる。また、１つの発光制御線ＤＳＬに対して、サブピクセル１１Ｒｎ，１１Ｂｎとサブピクセル１１Ｇｐとの双方が共通して接続されている。従来と比べ、使用する発光制御線の数が削減される。【選択図】図２
2011145396.tif 000002
【特許請求の範囲】
【請求項１】
各々が、各色用発光素子および発光制御トランジスタをそれぞれ含む複数の各色用サブ画素からなる複数の画素と、
各画素に接続された発光制御線と、
前記発光制御線に対して、前記発光制御トランジスタのオン・オフ状態を制御して前記各色用発光素子の発光動作および消光動作をそれぞれ制御するための制御パルスを印加する発光制御線駆動回路と
を備え、
前記各色用サブ画素が、
第１導電型の発光制御トランジスタを用いて構成された第１の各色用サブ画素と、
前記第１導電型とは異なる第２導電型の発光制御トランジスタを用いて構成された第２の各色用サブ画素と
のうちの一方からなり、
一の発光制御線に対して、前記第１および第２の各色用サブ画素の双方が、少なくとも１つずつ共通して接続されている
表示装置。
【請求項２】
前記第１導電型の発光制御トランジスタが、ｎ型のトランジスタであり、
前記第２導電型の発光制御トランジスタが、ｐ型のトランジスタである
請求項１に記載の表示装置。
【請求項３】
前記第１の各色用サブ画素では、
前記制御パルスのＨ（ハイ）期間に、前記第１導電型の発光制御トランジスタがオン状態に設定されて前記発光動作がなされると共に、
前記制御パルスのＬ（ロー）期間に、前記第１導電型の発光制御トランジスタがオフ状態に設定されて前記消光動作がなされ、
前記第２の各色用サブ画素では、
前記制御パルスのＬ期間に、前記第２導電型の発光制御トランジスタがオン状態に設定されて前記発光動作がなされると共に、
前記制御パルスのＨ期間に、前記第２導電型の発光制御トランジスタがオフ状態に設定されて前記消光動作がなされる
請求項２に記載の表示装置。
【請求項４】
前記発光制御線駆動回路は、
前記制御パルスのＨ期間の長さに応じて、前記第１の各色用サブ画素における発光期間の長さと、前記第２の各色用サブ画素における消光期間の長さとをそれぞれ制御し、
前記制御パルスのＬ期間の長さに応じて、前記第１の各色用サブ画素における消光期間の長さと、前記第２の各色用サブ画素における発光期間の長さとをそれぞれ制御する
請求項３に記載の表示装置。
【請求項５】
前記発光制御線駆動回路は、前記制御パルスのＨ期間およびＬ期間がそれぞれ、１垂直期間内に複数回ずつ設けられるように、前記制御パルスを制御する
請求項４に記載の表示装置。
【請求項６】
前記発光制御線駆動回路は、前記第１導電型および第２導電型の発光制御トランジスタのいずれもがオフ状態に設定される期間が設けられるように、前記制御パルスを制御する
請求項４記載の表示装置
【請求項７】
前記発光制御線駆動回路は、各色用発光素子における発光効率が相対的に高い各色用サブ画素では、各色用発光素子における発光効率が相対的に低い各色用サブ画素と比べて発光期間が短くなるように、前記制御パルスのＨ期間およびＬ期間の長さをそれぞれ調整する
請求項４に記載の表示装置。
【請求項８】
各画素において、
前記第１および第２の各色用サブ画素がそれぞれ設けられると共に、全ての各色用サブ画素に対して１つの発光制御線が共通して接続されている
請求項１ないし請求項７のいずれか１項に記載の表示装置。
【請求項９】
各色用発光素子における発光効率の値が相対的に近い各色用サブ画素同士が、共通して前記第１または第２の各色用サブ画素に設定されている
請求項８に記載の表示装置。
【請求項１０】
各色に固有の視感度の値が相対的に近い各色用サブ画素同士が、共通して前記第１または第２の各色用サブ画素に設定されている
請求項８に記載の表示装置。
【請求項１１】
各画素内に前記第１の各色用サブ画素のみが選択的に設けられてなる第１の水平ラインにおける第１の各色用サブ画素と、
各画素内に前記第２の各色用サブ画素のみが選択的に設けられてなる第２の水平ラインにおける第２の各色用サブ画素と
に対して、１または複数の発光制御線が共通して接続されている
請求項１ないし請求項７のいずれか１項に記載の表示装置。
【請求項１２】
前記第１の水平ラインにおける全ての第１の各色用サブ画素と、前記第２の水平ラインにおける全ての第２の各色用サブ画素とに対して、１つの発光制御線が共通して接続されている
請求項１１に記載の表示装置。
【請求項１３】
各画素が、赤（Ｒ），緑（Ｇ），青（Ｂ）の３色に対応する３つの各色用サブ画素により構成されている
請求項１に記載の表示装置。
【請求項１４】
各画素が、赤（Ｒ），緑（Ｇ），青（Ｂ），白（Ｗ）の４色に対応する４つの各色用サブ画素により構成されている
請求項１に記載の表示装置。
【請求項１５】
各画素において、前記複数の各色用サブ画素に共通して接続された走査線と、
各画素において、前記複数の各色用サブ画素に個別に接続された複数の各色用信号線と、
前記走査線に対して、前記複数の画素を順次選択するための選択パルスを印加する走査線駆動回路と、
前記複数の各色用信号線に対して各色用の映像信号電圧を個別に印加することにより、前記走査線駆動回路により選択された画素内の前記複数の各色用サブ画素に対してそれぞれ映像信号の書き込みを行う信号線駆動回路とを備えた
請求項１に記載の表示装置。
【請求項１６】
前記複数の各色用サブ画素はそれぞれ、前記各色用発光素子としての有機電界発光素子と、第１および第２のトランジスタと、前記発光制御トランジスタとしての第３のトランジスタと、保持容量素子とを含み、
前記第１のトランジスタのゲートが前記走査線に接続され、
前記第１のトランジスタにおけるドレインおよびソースのうち、一方が前記各色用信号線に接続されると共に、他方が前記第２のトランジスタのゲートおよび前記保持容量素子の一端に接続され、
前記第３のトランジスタのゲートが前記発光制御線に接続され、
前記第３のトランジスタにおけるドレインおよびソースのうち、一方が固定電源に接続されると共に、他方が前記第２のトランジスタにおけるドレインおよびソースのうちの一方に接続され、
前記第２のトランジスタにおけるドレインおよびソースのうちの他方が、前記保持容量素子の他端および前記有機電界発光素子のアノードに接続され、
前記有機電界発光素子のカソードが固定電位に設定されている
請求項１５に記載の表示装置。
【請求項１７】
表示装置を備え、
前記表示装置は、
各々が、各色用発光素子および発光制御トランジスタをそれぞれ含む複数の各色用サブ画素からなる複数の画素と、
各画素に接続された発光制御線と、
前記発光制御線に対して、前記発光制御トランジスタのオン・オフ状態を制御して前記各色用発光素子の発光動作および消光動作をそれぞれ制御するための制御パルスを印加する発光制御線駆動回路と
を有し、
前記各色用サブ画素が、
第１導電型の発光制御トランジスタを用いて構成された第１の各色用サブ画素と、
前記第１導電型とは異なる第２導電型の発光制御トランジスタを用いて構成された第２の各色用サブ画素と
のうちの一方からなり、
一の発光制御線に対して、前記第１および第２の各色用サブ画素の双方が、少なくとも１つずつ共通して接続されている
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electro Luminescence）素子等を用いて構成された表示装置、およびそのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。
【０００３】
有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ表示装置では光源（バックライト）が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とが挙げられる。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、後者のアクティブマトリクス方式の開発が盛んに行なわれている。この方式では、画素ごとに配した有機ＥＬ素子に流れる電流を、有機ＥＬ素子ごとに設けた駆動回路内の能動素子（一般にはＴＦＴ（Thin Film Transistor；薄膜トランジスタ））によって制御するようになっている。
【０００５】
ところで、このような有機ＥＬ表示装置では、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性が、時間の経過に従って劣化（経時劣化）することが知られている。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動トランジスタに流れる電流値が変化することから、有機ＥＬ素子自身に流れる電流値も変化し、それに応じて発光輝度も変化してしまう。
【０００６】
また、有機ＥＬ表示装置では、各画素は、Ｒ（赤），Ｇ（緑），Ｂ（青）の３原色に対応する３つのサブピクセル（サブ画素）、あるいはこれにＷ（白）の色に対応するサブピクセルを加えた４つのサブピクセルにより構成されることが一般的である。この場合、各色のサブピクセルごとに、上記した有機ＥＬ素子の劣化の速度が異なることが知られており、これにより、各画素において経時的な色ずれが生じて表示画質が低下してしまうことになる。
【０００７】
このように各色のサブピクセルごとに劣化速度が異なる要因としては、まず、有機ＥＬ素子における発光材料の特性（発光効率）が色ごとに異なることが主要因として挙げられる。ただし、この他にも、ホワイトバランスの調整を図るため、各色のサブピクセルごとに有機ＥＬ素子に流れる電流の密度（電流密度）が異なることも要因の１つとなっている。これは、一般に、有機ＥＬ素子における発光効率が相対的に低い色に対応するサブピクセルでは、他の色のサブピクセルと比べて電流密度を高く設定する必要があることから、劣化速度が早まってしまうためである。
【０００８】
そこで、後者の要因（電流密度の相違）に起因した経時的な色ずれを抑制するため、例えば以下の２つの手法が提案されている。第１の手法は、各色のサブピクセルごとに開口率の大きさを異ならせることにより、上記のように電流密度を色ごとに異ならせることなく、色ごとの劣化速度の均一化を図るというものである（例えば、特許文献１参照）。また、第２の手法は、各画素において１つの色に対して複数個のサブピクセルを設けることにより、第１の手法と同様に電流密度を色ごとに異ならせることなく、色ごとの劣化速度の均一化を図るというものである（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−２１５５５９号公報
【特許文献２】特開２００４−３１１４４０号公報
【特許文献３】特開２００１−６００７６号公報
【特許文献４】特開２００７−１５６３８３号公報
【特許文献５】特開２００８−２２４８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところが、上記第１の手法では、例えばシャドーマスクを用いた蒸着によって有機ＥＬ素子を形成する場合、開口率の大きさを色ごとに変えるには、各色に応じたシャドーマスクが必要となる。このため、各色で開口率の大きさを同一とした場合（各色で共通のシャドーマスクを用いる場合）と比べて製造工程が増えてしまうことになり、コストアップの要因となる。
【００１１】
一方、上記第２の手法では、１つの色に対して複数個のサブピクセルがあることに起因して、例えば１画素分の幅の白色線などの表示の際に、精細度の高い画像では、色がにじんで見えたり凸凹に見えたりする場合があった。すなわち、この第２の手法では、表示画質が低下してしまう場合が生じることになる。
【００１２】
そこで、これら２つの手法のようにサブピクセルの構造（開口率の大きさや個数）を色ごとに異ならせることなく、かつ電流密度も色ごとに異ならせずに、色ごとの劣化速度の均一化を図るようにした手法も提案されている。具体的には、各色のサブピクセルごとに発光期間の長さを調整することにより、色ごとの劣化速度の均一化を図るようにしたものである（例えば、特許文献３〜５参照）。
【００１３】
しかしながら、この手法を用いる場合、発光期間を調整するための制御線を、各色のサブピクセルごとに個別に設ける必要が生じる。これにより、色ごとの制御線が多数配線されることに起因して、各画素の開口率の低下や、配線間のクリアランスの減少による製造不良の増加等が引き起こされ、総合的に低コスト化を図るのが困難となってしまう。
【００１４】
また、これまで説明したようなサブピクセルの色に応じてではなく、例えば表示画面上の水平ライン（Ｈライン）の位置に応じて、発光期間のタイミングを調整することが求められる場合もある。例えば、奇数ラインと偶数ラインとで発光期間のタイミングを異ならせることにより、奇数フィールドの画像と偶数フィールドの画像とをそれぞれ生成するような場合である。
【００１５】
このような場合にも、従来の手法では、発光期間を調整するための制御線を奇数ラインと偶数ラインとで個別に設ける必要が生じるため、上記と同様の理由により、総合的に低コスト化を図るのが困難となってしまう。
【００１６】
このようにして従来の手法では、低コスト化を図りつつ、発光期間（具体的には、発光期間の長さやタイミング）を複数種類に調整することが困難であり、改善の余地があった。なお、これまで説明した問題は、有機ＥＬ表示装置には限られず、他の種類の自発光素子を用いた表示装置においても生じ得るものである。
【００１７】
本発明はかかる問題点に鑑みてなされたもので、その目的は、低コスト化を図りつつ、発光期間を複数種類に調整することが可能な表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１８】
本発明の表示装置は、各々が、各色用発光素子および発光制御トランジスタをそれぞれ含む複数の各色用サブ画素からなる複数の画素と、各画素に接続された発光制御線と、この発光制御線に対して、発光制御トランジスタのオン・オフ状態を制御して各色用発光素子の発光動作および消光動作をそれぞれ制御するための制御パルスを印加する発光制御線駆動回路とを備えたものである。ここで、上記各色用サブ画素は、第１導電型の発光制御トランジスタを用いて構成された第１の各色用サブ画素と、上記第１導電型とは異なる第２導電型の発光制御トランジスタを用いて構成された第２の各色用サブ画素とのうちの一方からなる。また、一の発光制御線に対して、第１および第２の各色用サブ画素の双方が少なくとも１つずつ共通して接続されている。
【００１９】
本発明の電子機器は、上記本発明の表示装置を備えたものである。
【００２０】
本発明の表示装置および電子機器では、各画素に接続された発光制御線に対して制御パルスが印加されることにより、発光制御トランジスタのオン・オフ状態が制御され、各色用発光素子の発光動作および消光動作がそれぞれ制御される。また、各色用サブ画素は、第１導電型の発光制御トランジスタを用いて構成された第１の各色用サブ画素と、この第１導電型とは異なる第２導電型の発光制御トランジスタを用いて構成された第２の各色用サブ画素とのうちの一方から構成されている。これにより、発光制御線を用いて各色用サブ画素における発光期間（発光期間の長さやタイミング）を、複数種類（２種類）に調整することが可能となる。更に、一の発光制御線に対して上記第１および第２の各色用サブ画素の双方が少なくとも１つずつ共通して接続されていることにより、複数の各色用サブ画素に対して発光制御線が個別に接続されている従来の場合と比べ、使用する発光制御線の数が少なくて済む。
【発明の効果】
【００２１】
本発明の表示装置および電子機器によれば、各画素に接続された発光制御線に対して制御パルスを印加することによって、発光制御トランジスタのオン・オフ状態を制御して各色用発光素子の発光動作および消光動作をそれぞれ制御すると共に、各色用サブ画素が、上記第１の各色用サブ画素と上記第２の各色用サブ画素とのうちの一方からなるようにしたので、発光制御線を用いて各色用サブ画素における発光期間を複数種類に調整することができる。また、一の発光制御線に対して、上記第１および第２の各色用サブ画素の双方が少なくとも１つずつ共通して接続されているようにしたので、従来と比べて使用する発光制御線の数を削減することができる。よって、低コスト化を図りつつ発光期間を複数種類に調整することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施の形態に係る表示装置の一例を表すブロック図である。
【図２】図１に示した各画素内のサブピクセル構造および各配線の接続構造の一例を表す模式図である。
【図３】図２に示した各サブピクセルの内部構成の一例を表す回路図である。
【図４】比較例１に係る画素内の各サブピクセル構造およびそれに対する発光制御線の接続構造と、その発光制御線に印加される制御パルスとを表す図である。
【図５】比較例２に係る画素内の各サブピクセル構造およびそれに対する発光制御線の接続構造を表す模式図である。
【図６】実施の形態に係る発光制御線に印加される制御パルスの一例を表すタイミング波形図である。
【図７】実施の形態に係る発光制御線に印加される制御パルスの他の例を表すタイミング波形図である。
【図８】実施の形態に係る発光制御線に印加される制御パルスの他の例を表すタイミング波形図である。
【図９】変形例１に係る各画素内のサブピクセル構造および発光制御線の接続構造を表す模式図である。
【図１０】変形例２に係る各画素内のサブピクセル構造および発光制御線の接続構造を表す模式図である。
【図１１】変形例３に係る各画素内のサブピクセル構造および発光制御線の接続構造を表す模式図である。
【図１２】実施の形態および各変形例の表示装置を含むモジュールの概略構成を表す平面図である。
【図１３】実施の形態および各変形例の表示装置の適用例１の外観を表す斜視図である。
【図１４】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１５】適用例３の外観を表す斜視図である。
【図１６】適用例４の外観を表す斜視図である。
【図１７】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（サブピクセル間で発光制御線を共通化：ＲＧＢのサブピクセル構造）
２．変形例
変形例１（サブピクセル間で発光制御線を共通化：ＲＧＢＷのサブピクセル構造）
変形例２（水平ライン間で発光制御線を共通化）
変形例３（サブピクセルおよび水平ライン間で発光制御線を共通化）
３．モジュールおよび適用例
４．その他の変形例
【００２４】
＜１．実施の形態＞
［表示装置の構成］
図１は、本発明の一実施の形態に係る表示装置１の概略構成をブロック図で表したものである。この表示装置１は、表示パネル１０（表示部）および駆動回路２０を備えている。
【００２５】
（表示パネル１０）
表示パネル１０は、複数の画素１１がマトリクス状に配置された画素アレイ部１３を有しており、外部から入力される映像信号２０Ａおよび同期信号２０Ｂに基づいて、アクティブマトリクス駆動により画像表示を行うものである。各画素１１は、後述する複数の色に対応する複数のサブピクセル（各色用サブ画素）を含んで構成されている。
【００２６】
画素アレイ部１３は、行状に配置された複数の走査線ＷＳＬと、列状に配置された複数の信号線ＤＴＬと、走査線ＷＳＬに沿って行状に配置された複数の発光制御線ＤＳＬとを有している。これらの走査線ＷＳＬ、信号線ＤＴＬおよび発光制御線ＤＳＬの一端側はそれぞれ、後述する駆動回路２０に接続されている。また、上記した各画素１１は、各走査線ＷＳＬと各信号線ＤＴＬとの交差部に対応して、行列状に配置（マトリクス配置）されている。なお、図１では、以下説明する複数の色に対応する複数の信号線（各色用信号線）ＤＴＬｒ，ＤＴＬｇ，ＤＴＬｂを、簡略化して１つの信号線ＤＴＬとして示している。
【００２７】
図２は、各画素１１の内部構成を各配線と共に模式的に表したものである。
【００２８】
各画素１１は、例えば図２（Ａ）に示したように、赤（Ｒ）、青（Ｂ）、および緑（Ｇ）の３原色に対応する３つのサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐにより構成されている。これらのうち、サブピクセル１１Ｒｎ，１１Ｂｎではそれぞれ、後述する発光制御トランジスタ（発光制御トランジスタＴｒ３ｎ）が、ｎチャネル（第１導電型，ｎ型）の（キャリアとして電子を用いた）トランジスタにより構成されている。一方、サブピクセル１１Ｇｐでは、後述する発光制御トランジスタ（発光制御トランジスタＴｒ３ｐ）が、ｐチャネル（第２導電型，ｐ型）の（キャリアとして正孔（ホール）を用いた）トランジスタにより構成されている。すなわち、画素アレイ部１３内のサブピクセルはそれぞれ、ｎチャネルの発光制御トランジスタを用いて構成されたサブピクセル（第１の各色用サブ画素）と、ｐチャネルの発光制御トランジスタを用いて構成されたサブピクセル（第２の各色用サブ画素）とのうちの一方からなっている。なお、各サブピクセルにおいて、符号「ｎ」は、ｎチャネルの発光制御トランジスタを用いて構成されたサブピクセルであることを示し、符号「ｐ」は、ｎチャネルの発光制御トランジスタを用いて構成されたサブピクセルであることを示している。
【００２９】
また、ここでは、サブピクセル１１Ｒｎには、信号線ＤＴＬｒ、走査線ＷＳＬおよび発光制御線ＤＳＬが接続されている。サブピクセル１１Ｂｎには、信号線ＤＴＬｂ、走査線ＷＳＬおよび発光制御線ＤＳＬが接続されている。サブピクセル１１Ｇｐには、信号線ＤＴＬｇ、走査線ＷＳＬおよび発光制御線ＤＳＬが接続されている。すなわち、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐには、各色に対応する信号線ＤＴＬｒ，ＤＴＬｂ，ＤＴＬｇがそれぞれ個別に接続されている一方、走査線ＷＳＬおよび発光制御線ＤＳＬは共通して接続されている。換言すると、１つの発光制御線ＤＳＬに対しては、ｎチャネルの発光制御トランジスタを用いて構成されたサブピクセル（１１Ｒｎ，１１Ｂｎ）と、ｐチャネルの発光制御トランジスタを用いて構成されたサブピクセル（１１Ｇｐ）との双方が少なくとも１つずつ共通して接続されている。
【００３０】
なお、図２（Ｂ）は、図２（Ａ）に示した配線構造を簡略化して表したものであり、信号線ＤＴＬ、走査線ＷＳＬおよび発光制御線ＤＳＬのうち、便宜上、発光制御線ＤＳＬのみを示している。以下に示す同様の配線構造の図では、図２（Ｂ）と同様にして配線構造を簡略化して示す（発光制御線ＤＳＬのみを示す）ものとし、他の配線（信号線ＤＴＬおよび走査線ＷＳＬ）については、基本的には図２（Ａ）と同様の構造になっているものとする。
【００３１】
ここで、各画素１１内のサブピクセル構造における上記発光制御トランジスタのｎチャネルおよびｐチャネルの組み合わせについては、図２（Ａ），（Ｂ）に示したものには限られず、他の組み合わせであってもよい。すなわち、例えば図２（Ｃ）に示した画素１１−１のように、サブピクセル１１Ｒｎが、ｎチャネルの発光制御トランジスタを用いて構成されている一方、サブピクセル１１Ｂｐ，１１Ｇｐがそれぞれ、ｐチャネルの発光制御トランジスタを用いて構成されているようにしてもよい。ただし、説明の便宜上、本実施の形態では以下、基本的には図２（Ａ），（Ｂ）に示した画素１１について代表して説明するものとする。
【００３２】
ただし、例えば、後述する各色光を発する有機ＥＬ素子（有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ）における発光効率の値が相対的に近いサブピクセル同士では、同種類のチャネル（ｎチャネルまたはｐチャネル）の発光制御トランジスタが共通して用いられているようにするのが望ましい。具体的には、例えば、赤色に対応するサブピクセル１１Ｒと緑色に対応するサブピクセル１１Ｇとにおいて一の種類のチャネルの発光制御トランジスタが共通して用いられると共に、青色に対応するサブピクセル１１Ｂにおいて他の種類の発光制御トランジスタが単独で用いられている場合が挙げられる。これにより、後述する各サブピクセル１１Ｒ，１１Ｇ，１１Ｂでの発光期間の制御の際に、発光効率の大きさに応じた効果的な制御が可能となるからである。
【００３３】
あるいは、例えば、Ｒ，Ｇ，Ｂの各色に固有の視感度（視認性）の値が相対的に近いサブピクセル同士では、同種類のチャネル（ｎチャネルまたはｐチャネル）の発光制御トランジスタが共通して用いられているようにするのが望ましい。具体的には、この場合も例えば、赤色に対応するサブピクセル１１Ｒと緑色に対応するサブピクセル１１Ｇとにおいて一の種類のチャネルの発光制御トランジスタが共通して用いられると共に、青色に対応するサブピクセル１１Ｂにおいて他の種類の発光制御トランジスタが単独で用いられている場合が挙げられる。これにより、上記と同様の発光期間の制御の際に、視感度（視認性）の大きさに応じた効果的な制御が可能となるからである。
【００３４】
図３（Ａ）は、ｎチャネルの発光制御トランジスタを用いて構成されたサブピクセル１１Ｒｎ，１１Ｇｎ，１１Ｂｎの内部構成（回路構成）の一例を表したものである。また、図３（Ｂ）は、ｐチャネルの発光制御トランジスタを用いて構成されたサブピクセル１１Ｒｐ，１１Ｇｐ，１１Ｂｐの内部構成（回路構成）の一例を表したものである。
【００３５】
サブピクセル１１Ｒｎ，１１Ｇｎ，１１Ｂｎ内には、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ（各色用発光素子）と、画素回路１４ｎとが設けられている。一方、サブピクセル１１Ｒｐ，１１Ｇｐ，１１Ｂｐ内には、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂと、画素回路１４ｐとが設けられている。なお、以下では、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂの総称として、有機ＥＬ素子１２を適宜用いるものとする。
【００３６】
図３（Ａ）に示したように、画素回路１４ｎは、書き込み（サンプリング用）トランジスタＴｒ１（第１のトランジスタ）、駆動トランジスタＴｒ２（第２のトランジスタ）、発光制御トランジスタＴｒ３ｎ（第３のトランジスタ）および保持容量素子Ｃｓを用いて構成されている。すなわち、この画素回路１４ｎは、いわゆる「３Ｔｒ１Ｃ」の回路構成となっている。ここで、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２および発光制御トランジスタＴｒ３ｎはそれぞれ、ｎチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴにより形成されている。なお、トランジスタの種類は特に限定されるものではなく、例えば、逆スタガー構造（いわゆるボトムゲート型）であってもよいし、スタガー構造（いわゆるトップゲート型）であってもよい。また、画素回路１４ｎの回路構成についても、発光制御回路が設けられているのであれば、上記した「３Ｔｒ１Ｃ」には限られない。
【００３７】
この画素回路１４ｎでは、書き込みトランジスタＴｒ１のゲートが走査線ＷＳＬに接続され、ドレインが信号線ＤＴＬ（ＤＴＬｒ，ＤＴＬｇ，ＤＴＬｂ）に接続され、ソースが、駆動トランジスタＴｒ２のゲートおよび保持容量素子Ｃｓの一端に接続されている。発光制御トランジスタＴｒ３ｎのドレインは固定電源ＶＤＤに接続され、ゲートは発光制御線ＤＳＬに接続され、ソースは駆動トランジスタＴｒ２のドレインに接続されている。また、駆動トランジスタＴｒ２のソースは、保持容量素子Ｃｓの他端および有機ＥＬ素子１２のアノードに接続され、有機ＥＬ素子１２のカソードは固定電位ＶＳＳ（例えば、接地電位）に設定されている。なお、この有機ＥＬ素子１２のカソードは、各有機ＥＬ素子１２の共通電極として機能しており、例えば、表示パネル１０の表示領域全体に渡って連続して形成され、平板状の電極となっている。
【００３８】
一方、図３（Ｂ）に示したように、画素回路１４ｐは、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２、発光制御トランジスタＴｒ３ｐ（第３のトランジスタ）および保持容量素子Ｃｓを用いて構成されている。すなわち、この画素回路１４ｐも「３Ｔｒ１Ｃ」の回路構成となっている。ここで、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２はそれぞれ、ｎチャネルＭＯＳ型のＴＦＴにより形成されている一方、発光制御トランジスタＴｒ３ｐは、ｐチャネルＭＯＳ型のＴＦＴにより形成されている。なお、ここでもトランジスタの種類は特に限定されるものではなく、例えば、逆スタガー構造であってもよいし、スタガー構造であってもよい。また、画素回路１４ｐの回路構成についても、発光制御回路が設けられているのであれば、上記した「３Ｔｒ１Ｃ」には限られない。
【００３９】
この画素回路１４ｐでは、書き込みトランジスタＴｒ１のゲートが走査線ＷＳＬに接続され、ドレインが信号線ＤＴＬ（ＤＴＬｒ，ＤＴＬｇ，ＤＴＬｂ）に接続され、ソースが、駆動トランジスタＴｒ２のゲートおよび保持容量素子Ｃｓの一端に接続されている。発光制御トランジスタＴｒ３ｐのソースは固定電源ＶＤＤに接続され、ゲートは発光制御線ＤＳＬに接続され、ドレインは駆動トランジスタＴｒ２のドレインに接続されている。また、駆動トランジスタＴｒ２のソースは、保持容量素子Ｃｓの他端および有機ＥＬ素子１２のアノードに接続され、有機ＥＬ素子１２のカソードは固定電位ＶＳＳ（例えば、接地電位）に設定されている。
【００４０】
（駆動回路２０）
駆動回路２０は、画素アレイ部１３（表示パネル１０）を駆動する（表示駆動を行う）ものである。具体的には、画素アレイ部１３における複数の画素１１を順次選択しつつ、選択された画素１１内の各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐに対して映像信号２０Ａに基づく映像信号電圧を書き込むことにより、複数の画素１１に対する表示駆動を行っている。この駆動回路２０は、図１に示したように、映像信号処理回路２１、タイミング生成回路２２、走査線駆動回路２３、信号線駆動回路２４および発光制御線駆動回路２５を有している。
【００４１】
映像信号処理回路２１は、外部から入力されるデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号２１Ａを信号線駆動回路２４に出力するものである。この所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００４２】
タイミング生成回路２２は、外部から入力される同期信号２０Ｂに基づいて制御信号２２Ａを生成し出力することにより、走査線駆動回路２３、信号線駆動回路２４および発光制御線駆動回路２５がそれぞれ、連動して動作するように制御するものである。
【００４３】
走査線駆動回路２３は、制御信号２２Ａに従って（同期して）複数の走査線ＷＳＬに対して選択パルスを順次印加することにより、複数の画素１１を順次選択するものである。具体的には、書き込みトランジスタＴｒ１をオン状態に設定するときに印加する電圧Ｖonと、書き込みトランジスタＴｒ１をオフ状態に設定するときに印加する電圧Ｖoffとを選択的に出力することにより、上記した選択パルスを生成するようになっている。ここで、電圧Ｖonは、書き込みトランジスタＴｒ１のオン電圧以上の値（一定値）となっており、電圧Ｖoffは、書き込みトランジスタＴｒ１のオン電圧よりも低い値（一定値）となっている。
【００４４】
信号線駆動回路２４は、制御信号２２Ａに従って（同期して）、映像信号処理回路２１から入力される映像信号２１Ａに対応するアナログの映像信号を生成し、各信号線ＤＴＬ（ＤＴＬｒ，ＤＴＬｇ，ＤＴＬｂ）に印加するものである。具体的には、この映像信号２１Ａに基づく各色用のアナログの映像信号電圧を、各信号線ＤＴＬｒ，ＤＴＬｇ，ＤＴＬｂに対して個別に印加する。これにより、走査線駆動回路２３により選択された画素１１内の各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐに対して、映像信号の書き込みを行うようになっている。なお、映像信号の書き込みとは、補助容量素子Ｃｓに対して上記映像信号電圧をプログラムし、駆動トランジスタＴｒ２のゲート−ソース間に所定の電圧を印加することを意味している。
【００４５】
発光制御線駆動回路２５は、制御信号２２Ａに従って（同期して）複数の発光制御線ＤＳＬに対して制御パルスを順次印加し、各画素１１内のサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐにおける発光制御トランジスタＴｒ３ｎ，Ｔｒ３ｐのオン・オフ状態を制御するものである。これにより、各画素１１内の各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐにおける有機ＥＬ素子１２の発光（点灯）動作および消光（消灯）動作の制御を行っている。言い換えると、上記制御パルスの幅（パルス幅）を調整することにより、各画素１１内の各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐにおける発光期間および消光期間の長さを制御する（ＰＷＭ（Pulse Width Modulation）と同様の制御を行う）ようになっている。
【００４６】
具体的には、発光制御トランジスタＴｒ３ｎをオン状態に設定するときに印加する電圧ＶＨと、この発光制御トランジスタＴｒ３ｎをオフ状態に設定するときに印加する電圧ＶＬとを選択的に出力することにより、上記した選択パルスを生成している。換言すると、発光制御トランジスタＴｒ３ｐをオフ状態に設定するときに印加する電圧ＶＨと、この発光制御トランジスタＴｒ３ｐをオン状態に設定するときに印加する電圧ＶＬとを選択的に出力することにより、上記した選択パルスを生成している。ここで、電圧ＶＨは、発光制御トランジスタＴｒ３ｎのオン電圧以上の値（一定値）となっている（「Ｈ（ハイ）状態」に対応する電圧）と共に、発光制御トランジスタＴｒ３ｐのオン電圧よりも低い値（一定値）となっている（「Ｌ（ロー）状態」に対応する電圧）。一方、電圧ＶＬは、発光制御トランジスタＴｒ３ｎのオン電圧よりも低い値（一定値）となっている（「Ｌ状態」に対応する電圧）と共に、発光制御トランジスタＴｒ３ｐのオン電圧以上の値（一定値）となっている（「Ｈ（ハイ）状態」に対応する電圧）。なお、このような発光制御線駆動回路２５による各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐでの発光期間の制御動作の詳細については、後述する。
【００４７】
［表示装置の作用・効果］
続いて、本実施の形態の表示装置１の作用および効果について説明する。
【００４８】
（表示動作）
この表示装置１では、図１〜図３に示したように、駆動回路２０が、表示パネル１０（画素アレイ部１３）内の各画素１１（各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐ）に対し、映像信号２０Ａおよび同期信号２０Ｂに基づく表示駆動を行う。これにより、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐ内の有機ＥＬ素子１２へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。その結果、表示パネル１０において、映像信号２０Ａに基づく画像表示がなされる。
【００４９】
具体的には、図２および図３を参照すると、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐでは、以下のようにして映像信号の書き込み動作が行われる。まず、信号線ＤＴＬの電圧が映像信号電圧となっており、かつ発光制御線ＤＳＬの電圧が電圧ＶＨ（「Ｈ」状態）あるいは電圧ＶＬ（「Ｌ」状態）となっている期間中に、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖoffから電圧Ｖonに上げる。これにより、書き込みトランジスタＴｒ１がオン状態となるため、駆動トランジスタＴｒ２のゲート電位Ｖｇが、このときの信号線ＤＴＬの電圧に対応する映像信号電圧へと上昇する。その結果、補助容量素子Ｃｓに対して映像信号電圧が書き込まれ、保持される。また、ここでは、発光制御トランジスタＴｒ３ｎあるいは発光制御トランジスタＴｒ３ｐはオン状態となっている。すなわち、サブピクセル１１Ｒｎ，１１Ｂｎでは、発光制御線ＤＳＬの電圧が電圧ＶＨ（「Ｈ」状態）となっている場合に対応し、サブピクセル１１Ｇｐでは、発光制御線ＤＳＬの電圧が電圧ＶＬ（「Ｌ」状態）となっている場合に対応する。
【００５０】
このとき、有機ＥＬ素子１２のアノード電圧は、この段階ではまだ、有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖca（＝ＶＳＳ）とを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さく、有機ＥＬ素子１２はカットオフ状態となっている。すなわち、この段階では、有機ＥＬ素子１２のアノード−カソード間には電流が流れない（有機ＥＬ素子１２が発光しない）。したがって、駆動トランジスタＴｒ２から供給される電流Ｉｄは、有機ＥＬ素子１２のアノード−カソード間に並列に存在する素子容量（図示せず）へと流れ、この素子容量が充電される。
【００５１】
次に、信号線ＤＴＬが映像信号電圧のまま保持されていると共に発光制御トランジスタがオン状態を保持している期間中に、走査線駆動回路２３が、走査線ＷＳＬの電圧を電圧Ｖonから電圧Ｖoffへと下げる。これにより、書き込みトランジスタＴｒ１がオフ状態となるため、駆動トランジスタＴｒ２のゲートがフローティングとなる。すると、この駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓが一定に保持された状態で、駆動トランジスタＴｒ２のドレイン−ソース間に電流Ｉｄが流れる。その結果、この駆動トランジスタＴｒ２のソース電位Ｖｓが上昇すると共に、駆動トランジスタＴｒ２のゲート電位Ｖｇもまた、保持容量素子Ｃｓを介した容量カップリングにより、連動して上昇する。そして、これにより、有機ＥＬ素子１２のアノード電圧が、この有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも大きくなる。よって、有機ＥＬ素子１２のアノード−カソード間に電流Ｉｄが流れ、有機ＥＬ素子１２が所望の輝度で発光する。
【００５２】
次に、駆動回路２０は、所定の期間が経過したのち、有機ＥＬ素子１２の発光期間を終了させる。具体的には、発光制御線駆動回路２５が、発光制御線ＤＳＬの電圧を、電圧ＶＨから電圧ＶＬへと下げる（「Ｈ」状態から「Ｌ」状態へと移行させる）、あるいは、電圧ＶＬから電圧ＶＨへと上げる（「Ｌ」状態から「Ｈ」状態へと移行させる）。すると、発光制御トランジスタＴｒ３ｎあるいは発光制御トランジスタＴｒ３ｐがオフ状態となるため、駆動トランジスタＴｒ２のソース電位Ｖｓが下降していく。これにより、有機ＥＬ素子１２のアノード電圧が、この有機ＥＬ素子１２における閾値電圧Ｖelとカソード電圧Ｖcaとを足し合わせた電圧値（Ｖel＋Ｖca）よりも小さくなり、アノード−カソード間に電流Ｉｄが流れなくなる。その結果、これ以降は有機ＥＬ素子１２が消光する（消光期間へと移行する）。このようにして、発光制御線ＤＳＬに対して印加する制御パルスの幅（「Ｈ」状態の期間の長さ）に応じて、各画素１１内の各サブピクセル１１Ｒｎ，１１Ｂｎにおける発光期間の長さを制御することが可能となっている。また、同様に制御パルスの幅（「Ｌ」状態の期間の長さ）に応じて、各画素１１内の各サブピクセル１１Ｇｐにおける発光期間の長さを制御することが可能となっている。
【００５３】
なお、その後は、駆動回路２０は、これまで説明した発光動作および消光動作がフレーム期間（１垂直期間、１Ｖ期間）ごとに周期的に繰り返されるように、表示駆動を行う。また、それと共に、駆動回路２０は、例えば１水平期間ごとに、発光制御線ＤＳＬに印加する制御パルスおよび走査線ＷＳＬに印加する選択パルスをそれぞれ、行方向に走査させる。以上のようにして、表示装置１における表示動作（駆動回路２０による表示駆動）がなされる。
【００５４】
（特徴的部分の作用）
次に、本実施の形態の表示装置１における特徴的部分の作用について、比較例（比較例１，２）と比較しつつ詳細に説明する。
【００５５】
（比較例１）
図４（Ａ）は、比較例１に係る画素１０１内の各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎの構造と、これらのサブピクセルに対する発光制御線ＤＳＬの接続構造とを模式的に表したものである。また、図４（Ｂ）は、この比較例１に係る発光制御線ＤＳＬに印加される制御パルスのタイミング波形の一例を表したものである。
【００５６】
比較例１では、まず、図４（Ａ）に示したように、図２に示した本実施の形態とは異なり、画素１０１内の３つ（全て）のサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎが、いずれも、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されたものとなっている。また、画素１０１内のこれらのサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎに対してそれぞれ、１つ（単一）の発光制御線ＤＳＬが共通して接続されている。
【００５７】
そして、例えば図４（Ｂ）に示したように、１つの発光制御線ＤＳＬに対して制御パルスを順次印加することにより、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎにおける有機ＥＬ素子１２の発光（点灯）動作および消光（消灯）動作の制御が可能となっている。すなわち、ここでは各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎがｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されているため、図中に示したように、制御パルスの「Ｈ」期間が、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎの発光（点灯）期間となる。一方、制御パルスの「Ｌ」期間は、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎの消光（消灯）期間となる。
【００５８】
また、図中に示した制御パルスの幅（パルス幅）を調整することにより、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎにおける発光期間および消光期間の長さの制御（ＰＷＭ制御）が可能となっている。具体的には、制御パルスの「Ｈ」期間（点灯期間）のパルス幅と、「Ｌ」期間（消灯期間）のパルス幅との比率を制御することにより、１Ｖ（１垂直）期間内における発光期間および消灯期間の長さ（比率）の制御が可能となっている。
【００５９】
ところが、この比較例１では、以下説明するような問題が生じ得る。
【００６０】
すなわち、まず、有機ＥＬ表示装置では一般に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性が、時間の経過に従って劣化（経時劣化）することが知られている。有機ＥＬ素子を電流駆動する画素回路（例えば、図３（Ａ）に示した画素回路１４ｎ）では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動トランジスタ（例えば、図３（Ａ）に示した駆動トランジスタＴｒ２）に流れる電流値Ｉｄが変化する。したがって、この電流値Ｉｄの変化に応じて有機ＥＬ素子自身に流れる電流値も変化し、それに応じて発光輝度も変化してしまう。
【００６１】
また、有機ＥＬ表示装置では一般に、各色のサブピクセルごとに、このような有機ＥＬ素子の劣化の速度が異なることも知られている。したがって、例えば比較例１のように、画素１０１が３つの色に対応するサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎにより構成されている場合、画素１０１において経時的な色ずれが生じて表示画質が低下してしまうことになる。
【００６２】
このように、例えば各色のサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎごとに劣化速度が異なる要因としては、まず、有機ＥＬ素子（例えば、図３（Ａ）中の有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ）における発光効率が色ごとに異なることが主要因として挙げられる。ただし、この他にも、比較例１を含めた従来例では、ホワイトバランスの調整を図るため、各色のサブピクセル（例えば、サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎ）ごとに、有機ＥＬ素子に流れる電流の密度（電流密度）が異なるように設定されることも要因の１つとなっている。一般に、有機ＥＬ素子における発光効率が相対的に低い色に対応するサブピクセルでは、他の色のサブピクセルと比べて電流密度を高く設定する必要があることから、劣化速度が早まってしまうためである。
【００６３】
そこで、このような電流密度の相違に起因した経時的な色ずれを抑制するため、比較例１において、例えば以下の２つの手法を適用することが考えられる。第１の手法は、各色のサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎごとに開口率の大きさを異ならせることにより、上記のように電流密度を色ごとに異ならせることなく、色ごとの劣化速度の均一化を図るというものである。また、第２の手法は、各画素１０１において１つの色に対して複数個のサブピクセルを設けることにより、第１の手法と同様に電流密度を色ごとに異ならせることなく、色ごとの劣化速度の均一化を図るというものである。
【００６４】
ところが、第１の手法では、例えばシャドーマスクを用いた蒸着によって有機ＥＬ素子１２を形成する場合、開口率の大きさを色ごとに変えるには、各色に応じたシャドーマスクが必要となる。このため、各色で開口率の大きさを同一とした場合（各色で共通のシャドーマスクを用いる場合）と比べて製造工程が増えてしまうことになり、コストアップの要因となる。
【００６５】
一方、第２の手法では、１つの色に対して複数個のサブピクセルがあることに起因して、例えば１画素分の幅の白色線などの表示の際に、精細度の高い画像では、色がにじんで見えたり凸凹に見えたりする場合が生じ得る。すなわち、この第２の手法では、表示画質が低下してしまうことになる。
【００６６】
そこで、これらの手法とは別の手法として、比較例１において、前述した制御パルスの幅（図４（Ｂ））を調整して各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎにおける発光期間の長さを調整することにより、色ごとの劣化速度の均一化を図ることが考えられる。しかしながら、この比較例１では前述したように（図４（Ａ））、まず、画素１０１内の３つのサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎに対し、１つの発光制御線ＤＳＬが共通して接続されている。そして、画素１０１内の３つ（全て）のサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎが、いずれも、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されたものとなっている。したがって、比較例１では、この発光制御線ＤＳＬを用いて各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎごとに発光期間の長さを調整することはできない。すなわち、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎでは、全て同一（共通）のタイミングで発光（点灯）動作および消光（消灯）動作を行わざるを得ないことになる。
【００６７】
（比較例２）
一方、図５に示した比較例２に係る画素１０１内の各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎでは、上記比較例１とは異なり、各サブピクセル１１Ｒｎ，１１Ｂｎ，Ｇｎに対し、３つの発光制御線ＤＳＬｒ，ＤＳＬｂ，ＤＳＬｇが個別に接続されている。これにより、比較例２では比較例１とは異なり、これら３つの発光制御線ＤＳＬｒ，ＤＳＬｂ，ＤＳＬｇを用いて、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎごとに発光期間の長さを調整し、色ごとの劣化速度の均一化を図ることが可能となる。すなわち、この比較例２では、サブピクセルの構造（開口率の大きさや個数）を色ごとに異ならせることなく、かつ電流密度も色ごとに異ならせずに、色ごとの劣化速度の均一化を図ることが可能となっている。
【００６８】
ところが、この比較例２では上記のように、発光期間を調整するための発光制御線（ここでは、３つの発光制御線ＤＳＬｒ，ＤＳＬｂ，ＤＳＬｇ）を、各色のサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎごとに個別に設ける必要がある。このため、色ごとの発光制御線ＤＳＬｒ，ＤＳＬｂ，ＤＳＬｇが多数配線されることに起因して、各画素１０１の開口率の低下や、配線間のクリアランスの減少による製造不良の増加等が引き起こされ、総合的に低コスト化を図るのが困難となってしまう。
【００６９】
（実施の形態）
これに対して、本実施の形態の表示装置１では、例えば図２（Ｂ），（Ｃ）に示したように、まず上記比較例１と同様に、画素１１内の３つのサブピクセルに対し、１つの発光制御線ＤＳＬが共通して接続されている。具体的には、図２（Ｂ）では、画素１１内の３つのサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐに対し、図２（Ｃ）では、画素１１内の３つのサブピクセル１１Ｒｎ，１１Ｂｐ，１１Ｇｐに対し、それぞれ、１つの発光制御線ＤＳＬが共通して接続されている。
【００７０】
ただし、本実施の形態では、比較例１とは異なり、画素１１内の３つのサブピクセルが、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いたものと、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いたものと、の双方により構成されている。具体的には、例えば図２（Ｂ）では、サブピクセル１１Ｒｎ，１１Ｂｎがそれぞれ、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成され、サブピクセル１１Ｇｐが、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いて構成されている。また、例えば図２（Ｃ）では、サブピクセル１１Ｒｎが、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成され、サブピクセル１１Ｂｐ，１１Ｇｐがそれぞれ、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いて構成されている。
【００７１】
これにより、本実施の形態では、各画素１１内において、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いたサブピクセルと、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いたサブピクセルとにより、発光期間を複数種類（２種類）に調整することが可能となる。具体的には、発光期間の長さやタイミングを複数種類（２種類）に調整することが可能となる。したがって、上記比較例２と同様に、各サブピクセルにおける構造（例えば、開口率の大きさや個数）および電流密度を色ごとに異ならせることなく、色ごとの劣化速度の均一化を図ることが可能となる。すなわち、サブピクセルでの構造や電流密度を各色同士で共通化しつつ、色ごとの劣化速度の相違に起因した経時的な色ずれを抑えることが可能となる。
【００７２】
また、本実施の形態では上記したように、上記比較例２とは異なり、画素１１内の３つのサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐに対し、１つの発光制御線ＤＳＬが共通して接続されている。換言すると、１つの発光制御線ＤＳＬに対し、サブピクセル１１Ｒｎ，１１Ｂｎと、サブピクセル１１Ｇｐとの双方が共通して接続されている。
【００７３】
これにより、本実施の形態では、３つのサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎに対して発光制御線ＤＳＬｒ，ＤＳＬｂ，ＤＳＬｇが個別に接続されている比較例２と比べ、使用する発光制御線の数が少なくて済む。すなわち、この場合、比較例２では３つの発光制御線ＤＳＬｒ，ＤＳＬｂ，ＤＳＬｇを用いているのに対し、本実施の形態では１つの発光制御線ＤＳＬを用いれば済むことになる。したがって、本実施の形態では各サブピクセルに共通の１つの発光制御線ＤＳＬを用いているにも関わらず、比較例２と同様に、サブピクセルでの構造や電流密度を各色同士で共通化しつつ、色ごとの劣化速度の相違に起因した経時的な色ずれを抑えることが可能となる。
【００７４】
ここで、本実施の形態では、上記したような、１つの発光制御線ＤＳＬを用いた各サブピクセルでの発光期間の調整（制御）動作は、具体的には以下のようにして行う。なお、以下の図６〜図８の説明では、図２（Ａ），（Ｂ）に示した画素１１のサブピクセル構造を例に挙げて説明するが、例えば図２（Ｃ）に示した画素１１等の他のサブピクセル構造についても同様となる。
【００７５】
すなわち、例えば図６に示したようにして、発光制御線駆動回路２５は、１つの発光制御線ＤＳＬに対して制御パルスを順次印加し、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐにおける有機ＥＬ素子１２の発光（点灯）動作および消光（消灯）動作の制御を行う。
【００７６】
具体的には、ここでは、サブピクセル１１Ｒｎ，１１Ｂｎはそれぞれ、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されている。このため、図中に示したように、制御パルスのＨ期間ΔＴＨが、この発光制御トランジスタＴｒ３ｎのオン期間となり、これによりサブピクセル１１Ｒｎ，１１Ｂｎの発光（点灯）期間となる。また、制御パルスのＬ期間ΔＴＬが、発光制御トランジスタＴｒ３ｎのオフ期間となり、これによりサブピクセル１１Ｒｎ，１１Ｂｎの消光（消灯）期間となる。
【００７７】
一方、サブピクセル１１Ｇｐは、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いて構成されている。このため、図中に示したように、制御パルスのＬ期間ΔＴＬが、この発光制御トランジスタＴｒ３ｐのオン期間となり、これによりサブピクセル１１Ｇｐの発光（点灯）期間となる。また、制御パルスのＨ期間ΔＴＨが、発光制御トランジスタＴｒ３ｐのオフ期間となり、これによりサブピクセル１１Ｇｐの消光（消灯）期間となる。
【００７８】
また、例えば図７に示したように、発光制御線駆動回路２５は、発光制御線ＤＳＬに印加される制御パルスの幅を調整することにより、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐにおける発光期間および消光期間の長さの制御（ＰＷＭ制御）を行う。具体的には、制御パルスのＨ期間ΔＴＨの長さと、Ｌ期間ΔＴＬの長さとの比率を制御することにより、１Ｖ期間内における発光期間および消灯期間の長さ（比率）の制御を行う。より詳細には、制御パルスのＨ期間ΔＴＨの長さに応じて、サブピクセル１１Ｒｎ，１１Ｂｎにおける発光（点灯）期間の長さと、サブピクセル１１Ｇｐにおける消光（消灯）期間の長さとをそれぞれ制御する。また、制御パルスのＬ期間ΔＴＬの長さに応じて、サブピクセル１１Ｒｎ，１１Ｂｎにおける消光（消灯）期間の長さと、サブピクセル１１Ｇｐにおける発光（点灯）期間の長さとをそれぞれ制御する。
【００７９】
この際、発光制御線駆動回路２５は、有機素子１２における発光効率が相対的に高い色に対応するサブピクセルでは、発光効率が相対的に低い色に対応するサブピクセルと比べて発光期間が短くなるように、制御パルスのＨ期間ΔＴＨおよびＬ期間ΔＴＬの長さをそれぞれ調整する。これにより、色ごとの劣化速度の相違に起因した経時的な色ずれを抑えることが可能となる。例えば、ここでは、サブピクセル１１Ｇｐではサブピクセル１１Ｒｎ，１１Ｂｎと比べ、発光期間が短くなっている。
【００８０】
更に、例えば図８（Ａ）に示したように、発光制御線駆動回路２５は、例えば図７に示したデューティ比（制御パルスのＨ期間ΔＴＨの長さとＬ期間ΔＴＬの長さとの比率）を保ちつつ、制御パルスの周波数成分を高くするように制御するのが望ましい。言い換えると、制御パルスのＨ期間ΔＴＨおよびＬ期間ΔＴＬがそれぞれ、１Ｖ期間内に複数回ずつ設けられるように、制御パルスの周波数を制御するのが望ましい。これにより、動画表示時等における画像の輪郭部での残色（色付き，色割れ）が軽減される。
【００８１】
また、例えば図８（Ｂ）に示したように、発光制御線駆動回路２５は、制御パルスが「Ｈ」状態および「Ｌ状態」のいずれの状態でもない電位となる期間（図中の期間ΔＴ０）が設けられるように、制御パルスを制御するようにしてもよい。この「Ｈ」状態および「Ｌ状態」のいずれの状態でもない電位としては、例えば、接地電位あるいはトランジスタＴｒ３ｎ，Ｔｒ３ｐの閾値電圧の中間値が挙げられる。つまり、発光制御線駆動回路２５は、トランジスタＴｒ３ｎ，Ｔｒ３ｐのいずれもがオフ状態に設定される期間が設けられるように、制御パルスを制御するようにしてもよい。このように、制御パルスにおいて、Ｈ期間ΔＴＨおよびＬ期間ΔＴＬに加えて上記期間ΔＴ０を設けるようにすれば、サブピクセル１１Ｒｎ，１１Ｂｎと、サブピクセル１１Ｇｐとの双方において非発光（消灯）状態となる期間を設けることができる。なお、更に好ましくは、図中に示したように、サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐのいずれもが非発光（消灯）状態となる期間を、１Ｖ期間中に連続的に設けるようにすれば、いわゆる黒挿入効果によって残像を軽減し、動画特性を向上することができる。
【００８２】
以上のように本実施の形態では、各画素１１に接続された発光制御線ＤＳＬに対して制御パルスを印加することによって、発光制御トランジスタＴｒ３ｎ，Ｔｒ３ｐのオン・オフ状態を制御して有機ＥＬ素子１２の発光動作および消光動作をそれぞれ制御する。また、画素アレイ部１３内のサブピクセルがそれぞれ、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されたサブピクセル（サブピクセル１１Ｒｎ，Ｂｎ）と、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いて構成されたサブピクセル（サブピクセル１１Ｇｐ）とのうちの一方からなっている。これにより、発光制御線ＤＳＬを用いて、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐにおける発光期間を２種類に調整することができる。更に、１つの発光制御線ＤＳＬに対して、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されたサブピクセル１１Ｒｎ，１１Ｂｎと、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いて構成されたサブピクセル１１Ｇｐとの双方が共通して接続されているようにしたので、従来と比べて使用する発光制御線の数を削減することができる。よって、低コスト化を図りつつ発光期間を複数種類（２種類）に調整することが可能となる。
【００８３】
また、各画素１１における開口率の向上による素子信頼性の向上や、発光制御線の配線間のクリアランスの拡大による不良率の低下、駆動回路２０の規模の縮小によって有効画面外サイズが縮小されることによるデザイン性の向上、ならびに駆動回路２０に外部集積回路を用いる場合には出力数削減によるサイズおよびコストの抑制を図ることが可能となる。
【００８４】
更に、各画素１１において外光反射を抑制するために開口率を小さくした場合にも、同一の輝度を得るために電流密度を上げるのではなく、サブピクセルごとに発光時間を長くすることによって、同一の輝度を得ることができる。すなわち、外光反射の抑制と素子の劣化の抑制とを両立させることが可能となる。
【００８５】
＜２．変形例＞
続いて、上記実施の形態の変形例（変形例１〜３）について説明する。なお、上記実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００８６】
（変形例１）
図９（Ａ），（Ｂ）は、変形例１に係る画素（画素１１−２，１１−３）内の各サブピクセルに対する発光制御線ＤＳＬの接続構造を模式的に表したものである。本変形例では、以下説明するように、各画素が、赤（Ｒ）、青（Ｂ）、緑（Ｇ）および白（Ｗ）の４色に対応する４つのサブピクセルにより構成されている。
【００８７】
具体的には、図９（Ａ）に示した画素１１―２では、発光制御線以外については図示していないが、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されたサブピクセル１１Ｒｎには、信号線ＤＴＬｒ、走査線ＷＳＬおよび発光制御線ＤＳＬが接続されている。同様に、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されたサブピクセル１１Ｂｎには、信号線ＤＴＬｂ、走査線ＷＳＬおよび発光制御線ＤＳＬが接続されている。一方、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いて構成されたサブピクセル１１Ｇｐには、信号線ＤＴＬｇ、走査線ＷＳＬおよび発光制御線ＤＳＬが接続されている。同様に、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いて構成されたサブピクセル１１Ｗｐには、信号線ＤＴＬｗ、走査線ＷＳＬおよび発光制御線ＤＳＬが接続されている。
【００８８】
すなわち、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｐ，１１Ｗｐには、各色に対応する信号線ＤＴＬｒ，ＤＴＬｂ，ＤＴＬｇ，ＤＴＬｗがそれぞれ個別に接続されている一方、走査線ＷＳＬおよび発光制御線ＤＳＬは共通して接続されている。換言すると、１つの発光制御線ＤＳＬに対して、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されたサブピクセル１１Ｒｎ，１１Ｂｎと、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いて構成されたサブピクセル１１Ｇｐ，１１Ｗｐとの双方が少なくとも１つずつ共通して接続されている。
【００８９】
一方、図９（Ｂ）に示した画素１１―３では、発光制御線以外については図示していないが、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されたサブピクセル１１Ｒｎには、信号線ＤＴＬｒ、走査線ＷＳＬおよび発光制御線ＤＳＬが接続されている。同様に、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されたサブピクセル１１Ｂｎには、信号線ＤＴＬｂ、走査線ＷＳＬおよび発光制御線ＤＳＬが接続されている。また、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されたサブピクセル１１Ｇｎには、信号線ＤＴＬｇ、走査線ＷＳＬおよび発光制御線ＤＳＬが接続されている。一方、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いて構成されたサブピクセル１１Ｗｐには、信号線ＤＴＬｗ、走査線ＷＳＬおよび発光制御線ＤＳＬが接続されている。
【００９０】
すなわち、各サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎ，１１Ｗｐには、各色に対応する信号線ＤＴＬｒ，ＤＴＬｂ，ＤＴＬｇ，ＤＴＬｗがそれぞれ個別に接続されている一方、走査線ＷＳＬおよび発光制御線ＤＳＬは共通して接続されている。換言すると、１つの発光制御線ＤＳＬに対して、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いて構成されたサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎと、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いて構成されたサブピクセル１１Ｗｐとの双方が少なくとも１つずつ共通して接続されている。
【００９１】
このような構成の本変形例においても、上記実施の形態と同様の作用により同様の効果を得ることが可能である。すなわち、低コスト化を図りつつ発光期間を複数種類（２種類）に調整することが可能となる。
【００９２】
なお、本変形例においても、同種類のチャネルの発光制御トランジスタを用いるサブピクセルの組み合わせについては、上記実施の形態と同様のことが言える。すなわち、例えば、有機ＥＬ素子１２Ｒ，１２Ｇ，１２Ｂ，１２Ｗ（有機ＥＬ素子１２Ｗは図示せず）における発光効率の値が相対的に近いサブピクセル同士では、同種類のチャネル（ｎチャネルまたはｐチャネル）の発光制御トランジスタが共通して用いられているようにするのが望ましい。具体的には、例えば、白色，赤色，緑色に対応するサブピクセル１１Ｗ，１１Ｒ，１１Ｇにおいて一の種類のチャネルの発光制御トランジスタが共通して用いられると共に、青色に対応するサブピクセル１１Ｂにおいて他の種類のチャネルの発光制御トランジスタが単独で用いられている場合が挙げられる。また、例えば、赤色，緑色，青色に対応するサブピクセル１１Ｒ，１１Ｇ，１１Ｂにおいて一の種類のチャネルの発光制御トランジスタが共通して用いられると共に、白色に対応するサブピクセル１１Ｗにおいて他の種類のチャネルの発光制御トランジスタが単独で用いられている場合が挙げられる。
【００９３】
あるいは、例えば、Ｒ，Ｇ，Ｂ，Ｗの各色に固有の視感度（視認性）の値が相対的に近いサブピクセル同士で、同種類のチャネル（ｎチャネルまたはｐチャネル）の発光制御トランジスタが共通して用いられているようにするのが望ましい。具体的には、例えば、白色，緑色に対応するサブピクセル１１Ｗ，１１Ｇにおいて一の種類のチャネルの発光制御トランジスタが共通して用いられると共に、赤色，青色に対応するサブピクセル１１Ｒ，１１Ｂにおいて他の種類のチャネルの発光制御トランジスタが共通して用いられている場合が挙げられる。
【００９４】
（変形例２）
図１０（Ａ），（Ｂ）は、変形例２に係る画素（画素１１ｎ，１１ｐ，１１ｎ−１，１１ｐ−１）内の各サブピクセルに対する発光制御線ＤＳＬ（発光制御線ＤＳＬｒ，ＤＳＬｂ，ＤＳＬｇ，ＤＳＬｗ）の接続構造を模式的に表したものである。
【００９５】
図１０（Ａ）では、ある１つの水平ライン（例えば奇数ライン；第１の水平ライン）における画素１１ｎ内には、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いてなるサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎが選択的に設けられている。また、他の１つの水平ライン（例えば偶数ライン；第２の水平ライン）における画素１１ｐ内には、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いてなるサブピクセル１１Ｒｐ，１１Ｂｐ，１１Ｇｐが選択的に設けられている。そして、これらの画素１１ｎおよび画素１１ｐに対して、各色のサブピクセル用の複数（ここでは３つ）の発光制御線ＤＳＬｒ，ＤＳＬｂ，ＤＳＬｇがそれぞれ、共通して接続されている。具体的には、画素１１ｎ内のサブピクセル１１Ｒｎと画素１１ｐ内のサブピクセル１１Ｒｐとに対して、発光制御線ＤＳＬｒが共通して接続されている。画素１１ｎ内のサブピクセル１１Ｂｎと画素１１ｐ内のサブピクセル１１Ｇｐとに対して、発光制御線ＤＳＬｂが共通して接続されている。画素１１ｎ内のサブピクセル１１Ｇｎと画素１１ｐ内のサブピクセル１１Ｇｐとに対して、発光制御線ＤＳＬｇが共通して接続されている。
【００９６】
図１０（Ｂ）では、ある１つの水平ライン（例えば奇数ライン；第１の水平ライン）における画素１１ｎ−１内には、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いてなるサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎ，１１Ｗｎが選択的に設けられている。また、他の１つの水平ライン（例えば偶数ライン；第２の水平ライン）における画素１１ｐ−１内には、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いてなるサブピクセル１１Ｒｐ，１１Ｂｐ，１１Ｇｐ，１１Ｗｐが選択的に設けられている。そして、これらの画素１１ｎ−１および画素１１ｐ−１に対して、各色のサブピクセル用の複数（ここでは４つ）の発光制御線ＤＳＬｒ，ＤＳＬｂ，ＤＳＬｇ，ＤＳＬｗがそれぞれ、共通して接続されている。具体的には、画素１１ｎ−１内のサブピクセル１１Ｒｎと画素１１ｐ−１内のサブピクセル１１Ｒｐとに対して、発光制御線ＤＳＬｒが共通して接続されている。画素１１ｎ−１内のサブピクセル１１Ｂｎと画素１１ｐ−１内のサブピクセル１１Ｇｐとに対して、発光制御線ＤＳＬｂが共通して接続されている。画素１１ｎ−１内のサブピクセル１１Ｇｎと画素１１ｐ−１内のサブピクセル１１Ｇｐとに対して、発光制御線ＤＳＬｇが共通して接続されている。画素１１ｎ−１内のサブピクセル１１Ｗｎと画素１１ｐ−１内のサブピクセル１１Ｗｐとに対して、発光制御線ＤＳＬｗが共通して接続されている。
【００９７】
このようにして本変形例では、これまで説明したようなサブピクセルの色に応じてではなく、表示画面上の水平ライン（Ｈライン）の位置に応じて、ｎチャネルの発光制御トランジスタＴｒ３ｎを用いてなるサブピクセルと、ｐチャネルの発光制御トランジスタＴｒ３ｐを用いてなるサブピクセルとを選択的に設けるようにしたので、発光期間を調整するための制御線を水平ラインの位置に応じて個別に設けることなく、水平ラインの位置に応じて発光期間のタイミングを複数種類（２種類）に異ならせることができる。よって、例えば奇数フィールドの画像と偶数フィールドの画像とをそれぞれ生成するような場合などに、低コスト化を図りつつ発光タイミングを複数種類（２種類）に調整することが可能となる。
【００９８】
（変形例３）
図１１（Ａ），（Ｂ）は、変形例３に係る画素（画素１１ｎ，１１ｐ，１１ｎ−１，１１ｐ−１）内の各サブピクセルに対する発光制御線ＤＳＬの接続構造を模式的に表したものである。本変形例は、上記実施の形態または上記変形例１と、上記変形例２とを組み合わせたものに対応している。
【００９９】
図１１（Ａ）では、ある１つの水平ライン（例えば奇数ライン；第１の水平ライン）における画素１１ｎ内には、サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎが選択的に設けられている。また、他の１つの水平ライン（例えば偶数ライン；第２の水平ライン）における画素１１ｐ内には、サブピクセル１１Ｒｐ，１１Ｂｐ，１１Ｇｐが選択的に設けられている。そして、これらの画素１１ｎおよび画素１１ｐに対して、１つの発光制御線ＤＳＬが共通して接続されている。具体的には、画素１１ｎ内のサブピクセル１１Ｒｎ，Ｂｎ，Ｇｎと、画素１１ｐ内のサブピクセル１１Ｒｐ，１１Ｂｐ，１１Ｇｐとに対して、発光制御線ＤＳＬが共通して接続されている。すなわち、ある１つの水平ラインにおける画素１１ｎ内の全てのサブピクセル１１Ｒｎ，１１Ｂ，１１Ｇｎと、他の１つの水平ラインにおける画素１１ｐ内の全てのサブピクセル１１Ｒｐ，１１Ｂｐ，１１Ｇｐとに対して、１つの発光制御線ＤＳＬが共通して接続されている。
【０１００】
図１１（Ｂ）では、ある１つの水平ライン（例えば奇数ライン；第１の水平ライン）における画素１１ｎ−１内には、サブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎ，１１Ｗｎが選択的に設けられている。また、他の１つの水平ライン（例えば偶数ライン；第２の水平ライン）における画素１１ｐ−１内には、サブピクセル１１Ｒｐ，１１Ｂｐ，１１Ｇｐ，１１Ｗｐが選択的に設けられている。そして、これらの画素１１ｎ−１および画素１１ｐ−１に対して、１つの発光制御線ＤＳＬが共通して接続されている。具体的には、画素１１ｎ−１内のサブピクセル１１Ｒｎ，１１Ｂｎ，１１Ｇｎ，１１Ｗｎと、画素１１ｐ−１内のサブピクセル１１Ｒｐ，１１Ｂｐ，１１Ｇｐ，１１Ｗｐとに対して、発光制御線ＤＳＬが共通して接続されている。すなわち、ある１つの水平ラインにおける画素１１ｎ−１内の全てのサブピクセル１１Ｒｎ，１１Ｂ，１１Ｇｎ，１１Ｗｎと、他の１つの水平ラインにおける画素１１ｐ−１内の全てのサブピクセル１１Ｒｐ，１１Ｂｐ，１１Ｇｐ，１１Ｗｐとに対して、１つの発光制御線ＤＳＬが共通して接続されている。
【０１０１】
このようにして本変形例では、各画素内の全てのサブピクセルに対しても共通の発光制御線ＤＳＬを接続させるようにしたので、上記変形例２における効果に加え、発光制御線の配線数を削減して更に低コスト化を図ることが可能となる。
【０１０２】
＜３．モジュールおよび適用例＞
続いて、図１２〜図１７を参照して、上記実施の形態および各変形例で説明した表示装置１の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置１は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【０１０３】
（モジュール）
表示装置１は、例えば、図１２に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３１の一辺に、封止用基板３２から露出した領域２１０を設け、この露出した領域２１０に、駆動回路２０の配線を延長して外部接続端子（図示せず）を形成したものである。この外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【０１０４】
（適用例１）
図１３は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が表示装置１により構成されている。
【０１０５】
（適用例２）
図１４は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、この表示部４２０が表示装置１により構成されている。
【０１０６】
（適用例３）
図１５は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、この表示部５３０が表示装置１により構成されている。
【０１０７】
（適用例４）
図１６は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有している。そして、この表示部６４０が表示装置１により構成されている。
【０１０８】
（適用例５）
図１７は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そして、これらのうちのディスプレイ７４０またはサブディスプレイ７５０が、表示装置１により構成されている。
【０１０９】
＜４．その他の変形例＞
以上、実施の形態、変形例および適用例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。
【０１１０】
例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１４の構成は、上記実施の形態等で説明したものに限られない。すなわち、必要に応じて、容量素子やトランジスタ等を画素回路１４ｎ，１４ｐに追加したり置き換えたりするようにしてもよい。その場合、画素回路１４ｎ，１４ｐの変更に応じて、上述した走査線駆動回路２３、信号線駆動回路２４および発光制御線駆動回路２５の他に、必要な駆動回路を追加するようにしてもよい。
【０１１１】
また、上記実施の形態等では、走査線駆動回路２３、信号線駆動回路２４および発光制御線駆動回路２５における駆動動作を、タイミング生成回路２２が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線駆動回路２３、信号線駆動回路２４および発光制御線駆動回路２５に対する制御は、ハードウェア（回路）で行われるようにしてもよいし、ソフトウェア（プログラム）で行われるようにしてもよい。
【０１１２】
更に、上記実施の形態等では、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２がそれぞれ、ｎチャネルのトランジスタ（例えば、ｎチャネルＭＯＳ型のＴＦＴ）により形成されている場合について説明したが、この場合には限られない。すなわち、書き込みトランジスタＴｒ１および駆動トランジスタＴｒ２がそれぞれ、ｐチャネルのトランジスタ（例えば、ｐチャネルＭＯＳ型のＴＦＴ）により形成されていてもよい。
【０１１３】
加えて、上記の実施の形態等では、発光素子の一例として有機ＥＬ素子を用いた場合について説明したが、本発明は、このような有機ＥＬ素子には限られず、例えば無機ＥＬ素子、ＦＥＤやＰＤＰの発光素子など、その他の発光素子にも適用することが可能である。
【符号の説明】
【０１１４】
１…表示装置、１０…表示パネル、１１，１１ｎ，１１ｐ，１１−１〜１１−３，１１ｎ−１，１１ｐ−１…画素、１１Ｒｎ，１１Ｇｎ，１１Ｂｎ，１１Ｗｎ，１１Ｒｐ，１１Ｇｐ，１１Ｂｐ，１１Ｗｐ…サブピクセル、１２，１２Ｒ，１２Ｇ，１２Ｂ…有機ＥＬ素子、１３…画素アレイ部、１４ｎ，１４ｐ…画素回路、２０…駆動回路、２０Ａ，２１Ａ…映像信号、２０Ｂ…同期信号、２１…映像信号処理回路、２２…タイミング生成回路、２２Ａ…制御信号、２３…走査線駆動回路、２４…信号線駆動回路、２５…発光制御線駆動回路、ＷＳＬ…走査線、ＤＴＬ，ＤＴＬｒ，ＤＴＬｇ，ＤＴＬｂ…信号線、ＤＳＬ，ＤＳＬｒ，ＤＳＬｇ，ＤＳＬｂ，ＤＳＬｗ…発光制御線、Ｔｒ１…書き込みトランジスタ、Ｔｒ２…駆動トランジスタ、Ｔｒ３ｎ，Ｔｒ３ｐ…発光制御トランジスタ、Ｃｓ…保持容量素子、Ｉｄ…電流、Ｖｇ…ゲート電位、Ｖｓ…ソース電位、Ｖｇｓ…ゲート−ソース間電圧、ＶＤＤ…固定電源、ＶＳＳ…固定電位、ΔＴＨ…Ｈ（ハイ）期間、ΔＴＬ…Ｌ（ロー）期間。
【図１】
2011145396.tif 000003
【図２】
2011145396.tif 000004
【図３】
2011145396.tif 000005
【図４】
2011145396.tif 000006
【図５】
2011145396.tif 000007
【図６】
2011145396.tif 000008
【図７】
2011145396.tif 000009
【図８】
2011145396.tif 000010
【図９】
2011145396.tif 000011
【図１０】
2011145396.tif 000012
【図１１】
2011145396.tif 000013
【図１２】
2011145396.tif 000014
【図１３】
2011145396.tif 000015
【図１４】
2011145396.tif 000016
【図１５】
2011145396.tif 000017
【図１６】
2011145396.tif 000018
【図１７】
2011145396.tif 000019