(57)【要約】【課題】プリミティブセルの配置以前に配置される電源スイッチの個数を削減し、プリミティブセルの配置時に配線リソースを十分確保することができるようにすること。【解決手段】半導体集積回路の設計方法は、電源スイッチ又はプリミティブセルを配置するための複数のセルを有する半導体集積回路に対して、複数のセルのうちの電源スイッチを配置できないセルに、優先的にプリミティブセルを配置する工程と、複数のセルのうちのプリミティブセルが配置されなかったセルに電源スイッチを配置する工程と、を含む。【選択図】図１
2011222895.tif 000002
【特許請求の範囲】
【請求項１】
電源スイッチ又はプリミティブセルを配置するための複数のセルを有する半導体集積回路に対して、該複数のセルのうちの電源スイッチを配置できないセルに、優先的にプリミティブセルを配置する工程と、
前記複数のセルのうちのプリミティブセルが配置されなかったセルに電源スイッチを配置する工程と、を含むことを特徴とする、半導体集積回路の設計方法。
【請求項２】
プリミティブセルを配置した後に、半導体集積回路のレイアウトを検証する工程をさらに含み、
前記電源スイッチ配置工程において、前記レイアウト検証の結果に応じて電源スイッチを配置することを特徴とする、請求項１に記載の半導体集積回路の設計方法。
【請求項３】
電源スイッチを配置できるセルは、グローバル電源配線とローカル電源配線とが互いに重なり合っている箇所に存在するセルであり、電源スイッチを配置できないセルは、それ以外の箇所に存在するセルであることを特徴とする、請求項１又は２に記載の半導体集積回路の設計方法。
【請求項４】
前記レイアウト検証工程において、配置済の電源スイッチを流れる電流量を算出し、
前記電源スイッチ配置工程において、算出された電流量が配置済みの電源スイッチの定格電流を超えた場合に、電源スイッチを追加することを特徴とする、請求項２又は３に記載の半導体集積回路の設計方法。
【請求項５】
前記複数のセルは、それぞれ下地に予めトランジスタが埋め込まれており、上地に金属配線を追加することで、各セルにプリミティブセル又は電源スイッチを配置することを特徴とする、請求項１乃至４のいずれか１項に記載の半導体集積回路の設計方法。
【請求項６】
前記電源スイッチは、グローバル電源配線とローカル電源配線との間を導通状態又は非導通状態とすることを特徴とする、請求項１乃至５のいずれか１項に記載の半導体集積回路の設計方法。
【請求項７】
前記複数のセルは、半導体集積回路上に設けられた２次元格子の格子点上に位置することを特徴とする、請求項１乃至６のいずれか１項に記載の半導体集積回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計方法に関し、特に、電源スイッチを備えた半導体集積回路の設計方法に関する。
【背景技術】
【０００２】
半導体集積回路（ＬＳＩ）の低消費電力化技術として、電源スイッチを用いて非動作モジュールの電源を遮断し、リーク電流を削減する技術が知られている。
【０００３】
一例として、特許文献１において、半導体集積回路中の論理回路の動作電圧を減少させることにより、論理回路の消費電量を削減する電源スイッチ回路が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３５００５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
以下の分析は、本発明者によってなされたものである。
【０００６】
従来の半導体集積回路の設計方法について、図面を参照して説明する。図６は、従来の半導体集積回路の設計方法を示すフローチャートである。図７は、従来の半導体集積回路の設計方法について説明するための図である。
【０００７】
図７を参照すると、半導体集積回路は、複数のセル１２を有する。ここで、セル１２は、プリミティブセル又は電源スイッチが配置される半導体集積回路上の区画をいう。セル１２は、図７に示すように、一例として、半導体集積回路上の２次元格子の格子点上に位置する。なお、セル１２は、設計の便宜のための概念的なものである。
【０００８】
また、図７に示すように、各セル１２に対して、プリミティブセル１６又は電源スイッチ１４が配置される。ここで、プリミティブセル（スタンダードセル、通常セルともいう。）１６とは、論理を構成するための機能素子の単位（例えば、ＮＡＮＤゲート、インバータ素子）をいう。
【０００９】
図６及び図７（ａ）を参照すると、従来の半導体集積回路の設計方法では、まず、セル１２に対して、電源スイッチ１４が配置される（ステップＳ１１）。図７（ａ）において、黒塗りにしたセルは、電源スイッチ１４が配置されたセルを表す。
【００１０】
図６及び図７（ｂ）を参照すると、次に、プリミティブセル１６の配置を含むレイアウト設計（配置配線、Ｐｌａｃｅ  ａｎｄ  Ｒｏｕｔｅ（Ｐ＆Ｒ））が行なわれる（ステップＳ１２）。図７（ｂ）において、グレーのセルは、プリミティブセル１６が配置されたセルを表す。
【００１１】
従来の半導体集積回路の設計方法では、プリミティブセル１６の配置（ステップＳ１２）を行う前に、セル１２に対して電源スイッチ１４が配置され（ステップＳ１１）、プリミティブセル１６の配置を行なった後に、レイアウトの検証結果に応じて電源スイッチ１４が追加されることがない。
【００１２】
また、従来の半導体集積回路の設計方法では、レイアウト設計において、電源スイッチを配置できるセルとそれ以外のセルとを区別することなく、プリミティブセル１６が配置される（ステップＳ１２）。したがって、従来の設計方法によると、レイアウト設計の段階で、電源スイッチを配置可能なセルにプリミティブセル１６が配置されてしまい、レイアウト設計後に、レイアウト検証の結果に応じて、電源スイッチ１４を追加することが困難となる。
【００１３】
以上より、従来の半導体集積回路の設計方法によると、プリミティブセルの配置後に電源スイッチが不足することがないように、プリミティブセルの配置前に予め多数の電源スイッチを配置しておく必要がある（ステップＳ１１）。しかしながら、予め多数の電源スイッチを配置した場合には、プリミティブセルの配置時に（ステップＳ１２）、配線リソースを十分に確保することができないという問題が生じる。
【００１４】
そこで、プリミティブセルの配置以前に配置される電源スイッチの個数を削減し、プリミティブセルの配置時に配線リソースを十分確保することができるようにすることが課題となる。本発明の目的は、かかる課題を解決する半導体集積回路の設計方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の１視点に係る、半導体集積回路の設計方法は、
電源スイッチ又はプリミティブセルを配置するための複数のセルを有する半導体集積回路に対して、複数のセルのうちの電源スイッチを配置できないセルに、優先的にプリミティブセルを配置する工程と、
前記複数のセルのうちのプリミティブセルが配置されなかったセルに電源スイッチを配置する工程と、を含む。
【発明の効果】
【００１６】
本発明に係る半導体集積回路の設計方法によると、プリミティブセルの配置以前に配置される電源スイッチの個数を削減し、プリミティブセルの配置時に配線リソースを十分確保することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係る半導体集積回路の設計方法を示すフローチャートである。
【図２】本発明の実施形態に係る半導体集積回路の設計方法について説明するための図である。
【図３】電源スイッチを配置できるセルの例について説明するための図である。
【図４】電源スイッチが設けられた半導体集積回路の構成を一例として示す図である。
【図５】フィルセルに予めトランジスタを埋め込んでおく方法について説明するための図である。
【図６】従来の半導体集積回路の設計方法を示すフローチャートである。
【図７】従来の半導体集積回路の設計方法について説明するための図である。
【発明を実施するための形態】
【００１８】
本発明の第１の展開形態によると、上記第１の視点に係る、半導体集積回路の設計方法が提供される。
【００１９】
本発明の第２の展開形態によると、プリミティブセルを配置した後に、半導体集積回路のレイアウトを検証する工程をさらに含み、電源スイッチ配置工程において、レイアウト検証の結果に応じて電源スイッチを配置する、半導体集積回路の設計方法が提供される。
【００２０】
本発明の第３の展開形態によると、電源スイッチを配置できるセルは、グローバル電源配線とローカル電源配線とが互いに重なり合っている箇所に存在するセルであり、電源スイッチを配置できないセルは、それ以外の箇所に存在するセルである、半導体集積回路の設計方法が提供される。
【００２１】
本発明の第４の展開形態によると、レイアウト検証工程において、配置済の電源スイッチを流れる電流量を算出し、電源スイッチ配置工程において、算出された電流量が配置済みの電源スイッチの定格電流を超えた場合に、電源スイッチを追加する、半導体集積回路の設計方法が提供される。
【００２２】
本発明の第５の展開形態によると、複数のセルは、それぞれ下地に予めトランジスタが埋め込まれており、上地に金属配線を追加することで、各セルにプリミティブセル又は電源スイッチを配置する、半導体集積回路の設計方法が提供される。
【００２３】
本発明の第６の展開形態によると、電源スイッチは、グローバル電源配線とローカル電源配線との間を導通状態又は非導通状態とする、半導体集積回路の設計方法が提供される。
【００２４】
本発明の第７の展開形態によると、複数のセルは、半導体集積回路上に設けられた２次元格子の格子点上に位置する、半導体集積回路の設計方法が提供される。
【００２５】
本発明の半導体集積回路の設計方法によると、レイアウト設計の際に、電源スイッチを配置可能なセルを回避しつつ、プリミティブセルを配置することができるため、プリミティブセルを配置した後（すなわち、レイアウト設計後）であっても、必要に応じて電源スイッチを配置することができる。これにより、プリミティブセルを配置する前に、予め多数の電源スイッチを配置しなければならないという、従来技術の問題点を解消することができる。したがって、本発明によると、レイアウト設計を行う前に配置される電源スイッチの個数を削減し、配線リソースを十分確保することができる。
【００２６】
また、本発明に係る半導体集積回路の設計方法によると、設計完了後に電源スイッチの電源供給能力が不足した場合でも、上地の変更のみで電源スイッチを増設することが可能となり、設計変更を容易に実現することができる。
【００２７】
（実施形態）
本発明の実施形態に係る半導体集積回路の設計方法について、図面を参照して説明する。図１は、本実施形態に係る半導体集積回路の設計方法を示すフローチャートである。図２は、本実施形態に係る半導体集積回路の設計方法について説明するための図である。
【００２８】
図１を参照すると、まず、従来の設計方法と同様に、プリミティブセルを配置する以前に、電源スイッチ１４を配置する（ステップＳ１）。図２（ａ）は、電源スイッチを配置した後の半導体集積回路を示す。図２（ａ）において、黒塗りのセルは、電源スイッチ１４が配置されたセルを表す。図２（ａ）及び図７（ａ）を参照すると、本実施形態の方法では、レイアウト設計を開始する前に配置しておく電源スイッチ１４の個数を、従来の方法と比較して、削減することができる。
【００２９】
次に、プリミティブセルの配置を含むレイアウト設計（配置配線、Ｐｌａｃｅ  ａｎｄ  Ｒｏｕｔｅ（Ｐ＆Ｒ））を行う（ステップＳ２）。このとき、後で電源スイッチ１４を追加する可能性がある場所にはプリミティブセル１６（通常セル、スタンダードセルともいう。）をなるべく置かないようにする。すなわち、セル１２に優先度を設けて、配置配線を制御する。図２（ｂ）は、レイアウト設計後の半導体集積回路を示す。図２（ｂ）において、グレーのセルは、プリミティブセル１６が配置されたセルを表す。
【００３０】
電源スイッチ１４を挿入できる位置(「ＳＩＴＥ」という)は、限られている。したがって、プリミティブセル１６を配置する際に、電源スイッチ１４を挿入できる位置には、なるべくプリミティブセル１６を配置しないようにする。すなわち、レイアウト設計時に、セル１２に優先順位をつけて、電源スイッチ１４を後から配置する可能性があるセル１２にはプリミティブセル１６をなるべく置かないように制御する。
【００３１】
図３は、電源スイッチ１４を配置できるセルの例について説明するための図である。図３を参照すると、電源から常に電圧を供給されているグローバル電源配線２２と、セルに設けられる素子に電流を供給するローカル電源配線２４とが示されている。電源スイッチ１４は、グローバル電源配線２２とローカル電源配線２４との間を導通状態又は非導通状態とするために設けられる。したがって、電源スイッチ１４が配置可能なセル１２は、一例として、グローバル電源配線２２とローカル電源配線２４とが互いに重なり合っている箇所に存在するセル１２とすることができる。
【００３２】
図３においては、グローバル電源配線２２とローカル電源配線２４とが互いに直交するように設けられている場合を例示している。この場合には、半導体集積回路の基板に垂直な方向から見たときに、グローバル電源配線２２とローカル電源配線２４とが交わる箇所に位置するセル１２を、電源スイッチ１４が配置可能なセル１２とみなすことができる。一方、グローバル電源配線２２とローカル電源配線２４とが互いに平行である場合には、グローバル電源配線２２及びローカル電源配線２４の直下の直線上に位置するセル１２を、電源スイッチ１４が配置可能なセル１２とみなすことができる。
【００３３】
図１のフローチャートに戻ると、次に、電圧降下（ＩＲ  Ｄｒｏｐ）の検証を含むレイアウト検証を行なう（ステップＳ３）。
【００３４】
さらに、レイアウト検証の結果、電流の供給能力に基づいて、電源スイッチ１４を追加する必要があるか否かを判定する（ステップＳ５）。
【００３５】
電源スイッチ１４を追加する必要がある場合には（ステップＳ５のＹｅｓ）、不足する電源スイッチを追加する（ステップＳ６）。図２（ｃ）は、レイアウト設計後に、不足する電源スイッチ１４を追加した半導体集積回路を示す。図２（ｃ）において、斜線で示したセル１２は、レイアウト設計後に電源スイッチ１４が追加されたセル１２を表す。
【００３６】
従来の設計方法によると、レイアウト設計の段階で（図６のステップＳ１２）、電源スイッチ１４を配置できるセルとそれ以外のセルとが区別されることなく、プリミティブセル１６が配置されるため（図７（ｂ））、プリミティブセル１６の配置後に電源スイッチ１４が不足した場合に、電源スイッチ１４を追加することが困難となる。
【００３７】
一方、本実施形態の設計方法によると、プリミティブセルを配置する段階で（図１のステップＳ２）、電源スイッチ１４を配置できるセルを回避するようにして、プリミティブセル１６が配置されるため（図２（ｂ））、レイアウト設計後に電源スイッチ１４が不足した場合であっても、電源スイッチ１４を容易に追加することができる（図２（ｃ））。
【００３８】
図４は、電源スイッチ１４が設けられた半導体集積回路の構成を一例として示す図（半導体集積回路の基板に並行な方向から見たもの）である。図４を参照すると、電源スイッチ１４は、グローバル電源配線２２とローカル電源配線２４との間に設けられており、これらの配線間を導通状態又は非導通状態とする。
【００３９】
図４では、電源スイッチ１４は、４個のインバータ回路に電流を供給する。電源スイッチ１４を介して供給される電流量は、例えば、各セルのトグル１回当たりの電流量をセルライブラリに記述し、論理シミュレーションによってトグル数を求めることで計算することができる。したがって、レイアウト検証工程（ステップＳ３）において、配置済の電源スイッチを流れる電流量を算出し、算出された電流量が配置済みの電源スイッチ１４の定格電流を超えた場合に、電源スイッチの追加が必要であると判定し（ステップＳ５のＹｅｓ）、電源スイッチ１４を追加するようにしてもよい（ステップＳ６）。
【００４０】
図５は、フィルセルに予めトランジスタを埋め込んでおく方法について説明するための図である。図５（ａ）を参照すると、フィルセルの下地にトランジスタ３２を予め埋め込んでおく。すると、上地（メタル層）に金属配線３４を追加するだけで、セル１２に電源スイッチ１４又はプリミティブセル１６を設けることができる。一例として、下地に設けられたトランジスタ３２と上地に追加した金属配線３４とによって、ＮＡＮＤ素子を構成することができる。
【００４１】
すなわち、フィルセルの下地にトランジスタ３２を埋め込んでおくことにより、上地(メタル層)のみを変更することで、電源スイッチ１４又はプリミティブセル１６の追加が可能となる。このとき、レイアウト検証によって設計変更が生じた場合であっても、容易に対処することができるようになる。
【００４２】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【００４３】
１２    セル
１４    電源スイッチ
１６    プリミティブセル
２２    グローバル電源配線
２４    ローカル電源配線
２６    ＧＮＤ配線
３２    トランジスタ
３４    金属配線
【図１】
2011222895.tif 000003
【図２】
2011222895.tif 000004
【図３】
2011222895.tif 000005
【図４】
2011222895.tif 000006
【図５】
2011222895.tif 000007
【図６】
2011222895.tif 000008
【図７】
2011222895.tif 000009