(57)【要約】【課題】、半導体装置の信頼性を効率良く試験できるようにする。【解決手段】半導体装置１は、配線基板３上にデバイスチップ４が搭載されており、デバイスチップ４の上にはサーモチップ１０が取り付けられている。デバイスチップ４及びサーモチップ１０は樹脂１１で封止されており、サーモチップ１０には電源端子３８及び接地端子３９を介して外部から電力が供給されるようになっている。サーモチップ１０が発熱すると、これに密着しているデバイスチップ４の部分が加熱される。この状態で、デバイスチップ４に所定のテストパターンを入力して動作をチェックする。【選択図】図１
2011196857.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板に取り付けられた半導体素子と、
電力の供給を受けて発熱して前記半導体素子を加熱する温度印加用素子と、
を含む半導体装置。
【請求項２】
前記温度印加用素子は、前記半導体素子に形成されたメモリー領域の上方に配置されている請求項１に記載の半導体装置。
【請求項３】
前記温度印加用素子は、ＭＯＳＦＥＴを並列接続させた請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記半導体素子と前記温度印加用素子とを覆う樹脂を含み、前記樹脂表面には前記温度印加用素子に電力を供給するための端子が少なくとも１つ形成されている請求項１乃至請求項３のいずれか一項に記載の半導体装置。
【請求項５】
温度印加用素子が取り付けられた半導体素子を含む半導体装置に対して、前記温度印加用素子に電力を供給して、前記半導体素子の一部を加熱しながら、前記半導体装置の試験を行なう半導体装置の初期不良の検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその初期不良の検出方法に関する。
【背景技術】
【０００２】
半導体装置の製造工程では、製造時のバラツキにより、比較的早期に不良になる半導体装置が混在することがある。このような半導体装置の初期不良を取り除くため、荷重ストレスをかけるストレス試験が行われている。このストレス試験で初期不良とならない半導体素子は、ほぼ寿命値を満たすと考えられている。
【０００３】
半導体装置のストレス試験としては、例えば、電圧ストレス試験が知られている。電圧ストレス試験では、半導体装置の温度をフィンや放熱プレートを用いて一定の温度に保ちながら半導体装置内のデバイスチップに通常使用時よりも高い電圧を与えつつ、デバイスチップの動作を確認する。
【０００４】
ここで、電圧ストレス試験の原理について、図１１（ａ）から図１１（ｃ）を用いて説明する。図１１（ａ）から図１１（ｃ）は、エネルギー準位を模式的に示したもので、半導体膜２０１，２０２で絶縁膜２０３を挟んだ構成を表している。まず、図１１（ａ）に示す半導体膜２０１と半導体膜２０２の間に電圧が印加される。これにより、図１１（ｂ）に示すように、半導体膜２０１と半導体膜２０２のフェルミ準位Ｅｆｍに差が生じ、絶縁膜２０３中には電位差に起因する勾配が発生する。
このとき、デバイスチップに通常使用時よりも高い電圧を与えると、半導体膜２０１，２０２に高エネルギーのキャリア（電子又は正孔）、いわゆるホットキャリアが形成される。ホットキャリアは、高いエネルギーを有することから、その一部が絶縁膜２０３の電位障壁を乗り越えて絶縁膜２０３内に浸入することがある。
【０００５】
そして、絶縁膜２０３に格子欠陥や弱い部分があると、電位障壁を乗り越えたホットキャリアが絶縁膜２０３内にトラップされる。その結果、図１１（ｃ）の例では電荷が絶縁膜２０３中にトラップされ、空間電荷が形成される。これにより、絶縁膜２０３内にトラップされた電荷（ホットキャリア）によって不安定なエネルギー準位が形成されて、絶縁破壊が発生し易くなる。このような不安定なエネルギー準位は、半導体装置の特性を経時的に劣化させる原因になる。
【０００６】
つまり、電圧ストレス試験によって、ホットキャリアの発生を意図的に促進させることで、半導体装置の初期不良の有無を短い時間で調べることが可能になる。図１２に温度を一定に保った状態での電圧ストレス試験の結果を示す。図１２は、両対数グラフであり、横軸は時間を示し、縦軸は電流を示す。格子欠陥による絶縁破壊で半導体装置が動作不良を生じたときは、電流値が直線的に上昇する。ラインＬ１１に示すように、３Ｖの電圧で動作させたとき、初期不良を有する半導体装置では時間ｔ１２で不良が発生する。これに対して、同様の初期不良を有する半導体装置で、ラインＬ１２に示すように、２５Ｖの電圧を印加して試験したときは、より短い時間ｔ１１で動作不良を発生させることができる。このように、電圧ストレス試験によって、高電圧下で半導体装置を動作させると、半導体装置の初期不良をより短い時間で検出できる。
【０００７】
また、別のストレス試験としては、ＢＩ（burn-in）試験があげられる。ＢＩ試験は、半導体装置の内部のデバイスチップを高温にし、デバイスチップ内に格子振動（フォノン）を発生させる試験である。図１３に、印加電圧を一定に保った状態でのＢＩ試験の結果の一例を示す。図１３は、両対数グラフであり、横軸は時間を示し、縦軸は電流を示す。
格子欠陥による絶縁破壊で半導体装置が動作不良を生じたときは、電流値が直線的に上昇する。ラインＬ２１に示すように、２５℃（常温）で動作させたとき、初期不良を有する半導体装置では時間ｔ２２で不良が発生する。これに対して、同様の初期不良を有する半導体装置で、ラインＬ２２に示すように、８５℃で試験をすると、より短い時間ｔ２２で不良を発生させることができる。さらに、ラインＬ２３に示す１２５℃で試験をすると、さらに短い時間ｔ２１で不良が発生する。このように、ＢＩ試験によって、高温下で半導体装置を動作させると、結合の弱い格子欠陥の発生を加速度的に進行させることが可能になり、より短い時間で初期不良の試験ができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−３１７６３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、ＢＩ試験を行うときは、半導体装置の全体を高温にする必要があるので検出時間に時間がかかる。さらに、高温状態で半導体装置内のデバイスチップを動作させる必要があるため、専用の大規模な装置が必要であった。
本発明は、このような事情を鑑みてなされたものであり、半導体装置の信頼性を効率良く試験できるようにすることを主な目的とする。
【課題を解決するための手段】
【００１０】
本実施形態の一観点によれば、配線基板と、前記配線基板に取り付けられた半導体素子と、電力の供給を受けて発熱して前記半導体素子を加熱する温度印加用素子と、を含む半導体装置が提供される。
【００１１】
また、本実施形態の別の観点によれば、温度印加用素子が取り付けられた半導体素子を含む半導体装置に対して、前記温度印加用素子に電力を供給して、前記半導体素子の一部を加熱しながら、前記半導体装置の試験を行なう半導体装置の初期不良の検出方法が提供される。
【発明の効果】
【００１２】
この半導体装置及び初期不良の検出方法によれば、半導体装置内に設けた温度印加用素子で半導体素子を加熱することで、ＢＩ試験を簡単に、かつ効率良く実施できるようになる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の第１の実施の形態に係る半導体装置の断面図である。
【図２】図２は、本発明の第１の実施の形態に係る半導体装置のデバイスチップの平面図である。
【図３】図３は、本発明の第１の実施の形態に係るサーモチップの一例を示す図である。
【図４】図４は、本発明の第１の実施の形態に係る半導体装置の平面図である。
【図５】図５は、本発明の第１の実施の形態に係る半導体装置の初期不良を調べる検出装置の概略構成を示す図である。
【図６】図６は、本発明の第１の実施の形態に係る初期不良の検出結果の一例を示す図である。
【図７】図７は、本発明の第２の実施の形態に係る半導体装置を示す断面図である。
【図８】図８は、本発明の第２の実施の形態に係る半導体装置の初期不良を調べる検出装置の概略構成を示す図である。
【図９】図９は、本発明の第３の実施の形態に係る半導体装置を示す断面図である。
【図１０】図１０は、本発明の第３の実施の形態に係る半導体装置の初期不良を調べる検出装置の概略構成を示す図である。
【図１１】図１１は、従来の電圧ストレス試験時の半導体素子のエネルギー準位の変化を模式的に説明する図である。
【図１２】図１２は、従来の電圧ストレス試験の検出結果の一例を示す図である。
【図１３】図１３は、従来のＢＩ試験の検出結果の一例を示す図である。
【発明を実施するための最良の形態】
【００１４】
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
（第１の実施の形態）
図１の断面図に示すように、半導体装置１は、導電性パターン２が形成された配線基板３を有する。配線基板３の一方の面３Ａの上には、半導体素子であるデバイスチップ４と、図示を省略するコンデンサや抵抗器、コイルなどの受動部品とが実装されている。デバイスチップ４は、信号の入出力などに用いられる電極が上向きになるようにフェイスアップで熱硬化接着剤６を用いて配線基板３に固定されている。デバイスチップ４の電極と配線基板３の導電性パターン２との間は、金などを用いた導電性のワイヤ７で電気的に接続されている。さらに、デバイスチップ４の所定位置には、温度印加用のサーモチップ１０（温度印加用素子）が接着剤等で取り付けられている。そして、デバイスチップ４、サーモチップ１０は、樹脂１１に封止されている。樹脂１１としては、例えば、エポキシ樹脂が用いられる。樹脂１１の上面には、サーモチップ１０に電力を供給するための電源端子部１３と接地端子部１４が取り付けられている。
【００１５】
配線基板３の他方の面３Ｂには、図示を省略する外部装置などに電気的に接続される外部接続端子（ランド）２１が格子状に配設されており、これら外部接続端子２１にハンダ等からなるボール端子２２を取り付けることでＢＧＡ（Ball Grid Array）が形成されている。
【００１６】
ここで、図１のデバイスチップの平面図である図２に示すように、デバイスチップ４は、トランジスタなどを用いて作成されるＲＡＭ（Random Access Memory）が主に集中して配置される第一の部分３１と、主にその他の回路が配置される第二の部分３２とを有する。第一の部分３１は、微細なトランジスタが複数配列されるメモリセルが集中して配置されている。第一の部分３１には、トランジスタを形成する膜として、膜厚が小さく、かつその面積も小さい絶縁膜が多数形成されている。このため、この実施の形態では、このような絶縁膜を有する第一の部分３１を他の部分よりも経時変化による動作不良を生じ易い部分であると想定し、ストレス試験を行う検出対象領域として第一の部分３１を選択している。なお、第一の部分３１の大きさや形状、デバイスチップ４内での配置は、図１に示すものに限定されない。
【００１７】
サーモチップ１０は、デバイスチップ４の第一の部分３１を覆うようにＳＩＰ（System
in Package）技術を用いて取り付けられている。サーモチップ１０は、外部からの電力の供給を受けて熱を発生させるように形成されている。その一例としては、図３に示すように、一対の外部接続端子３５、３６に複数のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）３７を並列に接続した電気回路があげられる。サーモチップ１０は、全体として例えば１０Ｗ程度の所定の消費電力になるように形成されている。なお、ＭＯＦＥＴ３７の数や配列は、図３に限定されない。また、サーモチップ１０は、抵抗等のその他の部品や回路から形成しても良い。
【００１８】
外部接続端子３５には、電源端子部１３が電気的に接続されている。外部接続端子３６
には、接地端子部１４が電気的に接続されている。半導体装置１の平面である図４に示すように、電源端子部１３及び接地端子部１４は、外部の電源からサーモチップ１０に電力を供給するために樹脂１１の上面１１Ａに設けられている。図１及び図４に示すように、電源端子部１３には、電源端子３８が複数配設されると共に、外部接続端子３５に電気的に接続されるプラグ４１が設けられている。複数の電源端子３８は、各ＭＯＳＦＥＴ３７に対して直列に接続されている。
【００１９】
接地端子部１４には、接地端子３９が複数配設されると共に、外部接続端子３６に電気的に接続されるプラグ４１が設けられている。複数の接地端子３９は、各ＭＯＳＦＥＴ３７に対して直列に接続されている。電源端子３８及び接地端子３９がそれぞれ複数設けられているのは、各端子３８，３９に入力される電流の密度を低く保つためである。なお、電源端子３８及び接地端子３９は１つずつ設けられても良い。また、電源端子３８ごと、接地端子３９ごとに、プラグ４１及び外部接続端子３５，３６を設け、これらの間で電流密度を低下させても良い。
【００２０】
次に、半導体装置１の製造方法について説明する。
最初に、エポキシ樹脂等のシートの両面のそれぞれに、導電性パターン２を形成して配線基板３を製造する。配線基板３の一方の面３Ａと他方の面３Ｂの間の導通は、シートの所定位置にスルーホールを形成し、このスルーホールに導電材料を埋め込むことで確保される。
続いて、配線基板３の一方の面３Ａの所定位置に、デバイスチップが熱硬化接着剤６を用いてフェイスアップで実装される。また、図示を省略する受動部品等が、ハンダを用いて配線基板３に実装される。
【００２１】
さらに、デバイスチップ４の第一の部分３１の上に、サーモチップ１０が熱硬化接着剤や金ペースト等を用いて取り付けられる。この後に、ワイヤボンディング装置を用いて、デバイスチップ４の上面に形成された電極と、配線基板３の導電性パターン２とを金等を用いた導電性のワイヤ７で電気的に接続する。
【００２２】
続いて、配線基板３の一方の面３Ａ側に、溶融した樹脂を供給してから硬化させる。これにより、導電性パターン２や、デバイスチップ４、サーモチップ１０が樹脂１１で封止される。さらに、樹脂１１の上面１１Ａにレーザやドリル等を用いて孔４０を形成し、サーモチップ１０の外部接続端子３５，３６を露出させる。そして、孔４０に電源端子部１３及び接地端子部１４のそれぞれのプラグ４１を挿入し、サーモチップ１０の対応する外部接続端子３５、３６に電気的に接続させつつ、電源端子部１３及び接地端子部１４を樹脂１１に固定する。
【００２３】
次に、図５を参照して、半導体装置１の初期不良を検出する検出方法及び検出装置について以下に説明する。
検出装置５１は、初期不良の検出に加えて、半導体装置１の動作をチェックできるようになっており、動作試験用に半導体装置１に入力する信号パターン（テストパターン）を作成するＬＳＩテスター５２を有する。さらに、ＬＳＩテスター５２には、半導体装置１にテストパターンを伝達する回路を有する測定ボード５３が接続されている。測定ボード５３上には、半導体装置１が装着されるＩＣソケット５４が取り付けられると共に、ＩＣソケット５４に対して昇降自在なプランジャ５５が配置されている。さらに、プランジャ５５には、外部制御コントローラ５６が接続されている。
【００２４】
ＩＣソケット５４は、測定ボード５３上に取り付けられたソケット本体５７と、ソケット本体５７に半導体装置１を保持するための保持部５８とで構成されている。ソケット本体５７には、図示を省略する複数の接触子が半導体装置１のボール端子２２の数及び配置
に併せて配設されている。保持部５８は、半導体装置１の外形に合わせた開口部５８Ａと、図示を省略する半導体装置１を保持するためのクランプとを有する。
【００２５】
プランジャ５５は、半導体装置１に当接させられる当接面５５Ａを有し、当接面５５Ａには複数の電極６１，６２と、温度センサ６３が配設されている。これら電極６１，６２は、半導体装置１側の電源端子部１３と接地端子部１４の各端子３８，３９の数及び配置に合わせて設けられており、プランジャ５５を降下させたときにこれら端子３８，３９，６１，６２同士が電気的に接続されるようになっている。プランジャ５５側の各電極６１、６２は、導電性のワイヤを介して外部制御コントローラ５６の通電制御部６７に接続されている。温度センサ６３は、半導体装置１の温度を測定するために設けられており、その出力は外部制御コントローラ５６の温度測定部６８に接続されている。
【００２６】
外部制御コントローラ５６は、温度センサ６３の出力から半導体装置１の温度を計算する温度測定部６８と、電源回路を有し、温度測定部６８の測定結果を取得して半導体装置１が所定の試験温度になるように、サーモチップ１０に供給する電力を制御する通電制御部６７とを含んでいる。サーモチップ１０に供給する電力を制御する方法としては、例えば、サーモスタットのＯＮ／ＯＦＦを切り替えることがあげられる。
【００２７】
次に、この半導体装置１の初期不良を検出する方法について以下に説明する。
最初に、プランジャ５５を上昇させた状態で、半導体装置１をＩＣソケット５４にボール端子２２が下向きになるように装着する。この後、プランジャ５５を降下させ、半導体装置１に押し付けると、半導体装置１の各ボール端子２２と、ＩＣソケット５４の接触子とが位置ずれすることなく、かつ全てが略均一に、電気的に接触する。
【００２８】
続いて、外部制御コントローラ５６の通電制御部６７がサーモスタットをＯＮにする。プランジャ５５に取り付けられた電極６１，６２を介して、半導体装置１の電源端子部１３と接地端子部１４の間に電圧が印加される。これにより、各端子部１３，１４に電気的に接続されているサーモチップ１０に電力が供給され、各ＭＯＳＦＥＴ３７に電流が流れる。その結果、サーモチップ１０が発熱し、その熱が半導体装置１の主に第一の部分３１に伝達され、第一の部分３１の温度を上昇させる。
【００２９】
第一の部分３１の温度が上昇すると、その周囲を含めて半導体装置１の全体の温度が上昇する。半導体装置１の温度は、プランジャ５５に取り付けられた温度センサ６３で測定され、外部制御コントローラ５６に入力される。外部制御コントローラ５６の通電制御部６７は、温度センサ６３で測定した半導体装置１の温度が、予め登録されている温度範囲に収まるようにサーモスタットのＯＮとＯＦＦを切り替える。なお、登録されている温度範囲とは、第一の部分３１の温度が初期不良の検出をするために適切な温度範囲にあるときに、半導体装置１の樹脂１１の上部で測定される温度の範囲を予め測定することで得られる。
【００３０】
半導体装置１が所定の温度範囲まで加熱されたら、ＬＳＩテスター５２がテストパターンを通常使用時の電圧で出力し、半導体装置１の動作チェックを行う。デバイスチップ４の第一の部分３１では、ＲＡＭへの情報の書き込みや読み出しの可否がテストされる。この際、ＲＡＭを形成するトランジスタの絶縁膜に格子欠陥等に起因した絶縁破壊が発生したときは、半導体装置１からＬＳＩテスター５２に出力される電流値が急激に上昇する。この場合には、ＬＳＩテスター５２の電流値の表示から、半導体装置１のＲＡＭに不具合が生じたことがわかる。そして、これをもって半導体装置１が初期不良を有すると判定される。
【００３１】
ここで、このような初期不良の検出試験の結果の一例を図６に示す。図６は、両対数グ
ラフであり、横軸は時間を示し、縦軸は電流を示す。この実施の形態では、サーモチップ１０によって加熱されることで、常温時より早く初期不良を発見できる。例えば、従来では、ラインＬ１に示すように、絶縁破壊を生じさせるまでに時間ｔ３２が必要だったのに対し、この初期不要の検出方法では、ラインＬ２に示すように、より短い時間ｔ３１で絶縁破壊を発生させることができる。この実施の形態では、試験時間に達するまでに要する時間も従来に比べて短くできるので、結果として初期不良に要する時間をさらに短縮できる。なお、半導体装置１に初期不良が存在しない場合には、ラインＬ３に示すように、所定の時間が経過しても電流値が急峻に立ち上がることはない。
【００３２】
以上、説明したように、この実施の形態では、サーモチップ１０を半導体装置１に内蔵させたので、サーモチップ１０に通電して発熱させることで、半導体装置１の所望の部分を速やかに加熱することができる。このため、従来のように半導体装置全体を加熱する場合に比べて、検出対象領域を速やかに加熱することができる。これにより、半導体装置１が初期不良を有する場合には、サーモチップ１０で半導体装置１の所定の部位を加熱することで、短い時間で検出が行えるようになる。
また、従来のように、半導体装置全体を加熱する場合には、大型の専用装置が必要であったが、この実施の形態では、サーモチップ１０とこれに電力を供給する装置を設けるだけで良いので、検出装置５１を小型化できる。さらに、サーモチップ１０に電力を供給する電源として、外部制御コントローラ５６を設けたので、ＬＳＩテスター５２の入出力端子が少ない場合でも初期不良の検出ができる。また、ＬＳＩテスター５２にかかる負荷を低減できる。
【００３３】
また、この実施の形態では、サーモチップ１０を用いてＲＡＭが集中して配置されている領域を集中して加熱することが可能になる。例えば、ＲＡＭ等のメモリーでは、キャパシタの容量を大きくするために、絶縁膜を薄く、かつ面積を大きく形成することが知られている。従来の試験方法では、半導体装置全体を高温化させるので、初期不良の検出が最も必要な部分にピンポイントに温度ストレスをかけることが困難であった。これに対し、この実施の形態では、少なく電力投入で所望の部分を効率良く、かつ速やかに加熱できる。
【００３４】
ここで、サーモチップ１０による加熱に加えて、ＬＳＩテスター５２からデバイスチップ４の第一の部分３１に対して、通常使用時よりも高い電圧を与えながら、デバイスチップ４の動作を確認しても良い。この場合は、従来のＢＩ試験と電圧ストレス試験を同時に行うことが可能になり、半導体装置１の初期不良をより短時間で正確に検出できる。
【００３５】
また、検出装置５１は、ＬＳＩテスター５２と電源端子３８及び接地端子３９を電気的に接続することでサーモチップ１０に電力を供給しても良い。また、半導体装置１及び検出装置５１は、電源端子部１３と接地端子部１４を設けずに、ＬＳＩテスター５２からサーモチップ１０に電力を供給しても良い。この場合は、半導体装置１は、サーモチップ１０の外部接続端子３５，３６は、導電性のワイヤで配線基板３の導電性パターン２に電気的に接続され、導電性パターン２を介してＬＳＩテスター５２から電極が供給される。
【００３６】
なお、サーモチップ１０は、全ての半導体装置１に取り付けられることが好ましい。この場合に、半導体装置１の全数に対して初期不良の検出が実施される。しかしながら、サーモチップ１０は全ての半導体装置１に取り付けられているが、初期不良の検出は、任意に抽出した少数の半導体装置１に対してのみ実施しても良い。さらに、検出を行う一部の半導体装置１だけにサーモチップ１０が取り付けられても良い。また、半導体装置１の製造を開始した初期段階のみにサーモチップ１０を取り付け、安定して良品を製造できるようになったらサーモチップ１０の取り付けを終了しても良い。
【００３７】
また、サーモチップ１０を取り付ける位置は、デバイスチップ４の第一の部分３１に限定されない。半導体装置１が、第一の部分３１以外にも絶縁不良を発生し易いなどの理由から初期不良を検出すべきと判定される領域を有する場合には、そのような領域にサーモチップ１０を取り付けることができる。１つのデバイスチップ４において初期不良を検出すべき領域が複数ある場合、１つのサーモチップ１０でそれら領域を加熱しても良い。また、初期不良を検出すべき領域のそれぞれにサーモチップ１０を１つずつ取り付けても良い。
サーモチップ１０は、デバイスチップ４に密着して取り付けられても良いし、接着剤層やその他の薄膜を介してデバイスチップ４の第一の部分３１に近接して配置しても良い。この場合には、サーモチップ１０とデバイスチップ４の間の距離は、サーモチップ１０がデバイスチップ１０の他の部分より第一の部分３１をより加熱できるような距離である。
【００３８】
（第２の実施の形態）
次に、第２の実施の形態について説明する。この実施の形態は、サーモチップに電力を供給するための構成が第１の実施の形態と異なることを特徴とする。
図７の断面図に示すように、半導体装置７１は、配線基板７２を有し、配線基板７２の一方の面７２Ａ及び他方の面７２Ｂのそれぞれに導電性パターン７３が形成されている。さらに、配線基板７２の中央には、矩形の開口部７４が形成されている。配線基板７２の一方の面７２Ａの上には、図示を省略する受動部品などが実装されると共に、放熱板７６がハンダ等で固定されている。また、配線基板７２の他方の面７２Ｂには、導電性パターン７３を利用して形成された外部接続端子２１にボール端子２２を取り付けてＢＧＡを形成している。
【００３９】
放熱板７６は、配線基板７２より上方に向けて折り曲げられると共に、半導体素子からなるデバイスチップ４が熱硬化接着剤７７で固定されている。デバイスチップ４は、信号の入出力などに用いられる電極が下向きに配置されている。デバイスチップ４の電極は、金などを用いた導電性のワイヤ７で配線基板７２の他方の面７２Ｂ側の導電性パターン７３に電気的に接続されている。
【００４０】
さらに、デバイスチップ４の電極が配置された面４Ａ側の所定位置には、サーモチップ１０が接着剤や金ペースト等を用いて取り付けられている。図２に示すように、サーモチップ１０は、デバイスチップ４の初期不良を検出する箇所、例えば、ＲＡＭが集中して配置されている第一の部分３１に取り付けられている。サーモチップ１０としては、例えば、図３に示すようなＭＯＳＦＥＴ３７を並列接続させた電気回路があげられる。外部接続端子３５は、導電性のワイヤ７で配線基板７２の他方の面７２Ｂ側の導電性パターン７３である電極７８に電気的に接続されている。外部接続端子３６は、導電性のワイヤ７で配線基板７２の他方の面７２Ｂ側の導電性パターン７３である電極７９に電気的に接続されている。
【００４１】
そして、デバイスチップ４及びサーモチップ１０や、その他の部品は、樹脂１１及び樹脂８３を硬化させることで封止されている。樹脂１１，８３としては、例えば、エポキシ樹脂が用いられる。樹脂１１は、配線基板７２の一方の面７２Ａの略全体を覆っている。さらに、配線基板７２の他方の面７２Ｂ側において開口部７４を埋めると共に、開口部７４の周囲、特にデバイスチップ４及びサーモチップ１０に電気的に接続されている導電性パターン７３を覆っている。さらに、樹脂１１には、孔８０が２つ形成されている。これら孔８０は、配線基板７２の一方の面７２Ａ側の所定の導電性パターン７３からなる２つの電極８１，８２のそれぞれに達する深さに形成されている。樹脂８３は、放熱板７６の凹部を埋めると共に、デバイスチップ４及びサーもチップ１０を覆い、かつ電極７８，７９を覆っている。
【００４２】
孔８０は、一定の直径を有し、孔８０によって露出する電極８１は、配線基板７２内を通って他方の面７２Ｂ側の電極７８に電気的に接続されている。孔８０によって露出する電極８２は、配線基板７２内を通って他方の面７２Ｂ側の電極７９に電気的に接続されている。なお、半導体装置７１は、１つの孔８０で２つの電極８１，８２を共に露出させても良い。また、電極８１，８２をそれぞれ複数設けることで、各電極８１，８２における電流密度を低下させても良い。さらに、外部接続端子３５に接続される電極７８，８１と、外部接続端子３６に接続される電極７９，８２とをそれぞれ複数設け、それぞれの電極７８，７９，８１，８２に対して１つずつ孔８０を形成しても良い。そして、外部接続端子３５，３６をそれぞれ複数設けても良い。
【００４３】
次に、この半導体装置７１の製造方法について説明する。
まず、放熱板７６にデバイスチップ４と、サーモチップ１０を順番に取り付ける。
続いて、導電性パターン７３を形成した配線基板７２上の所定位置に、放熱板７６と、受動部品等をハンダ等で取り付ける。この後、ワイヤボンディング装置を用いて、デバイスチップ４の電極及びサーモチップ１０の各端子３５，３６を、配線基板７２の対応する導電性パターン７３及び電極７８，７９に電気的に接続する。
【００４４】
さらに、デバイスチップ４及びサーモチップ１０、その他の部品を樹脂１１で封止する。樹脂１１を硬化させたら、樹脂１１の所定位置に孔８０を形成する。孔８０はレーザやドリルなどを用いて樹脂１１の上面１１Ａ側から内部の電極８１，８２に達するまで形成される。この後、配線基板７２の他方の面７２Ｂ側で、外部接続端子２１にボール端子２２を形成する。
【００４５】
次に、この半導体装置７１の初期不良の検出方法について説明する。
まず、図８に概略構成を示すように、初期不良の検出に用いられる検出装置９１は、ＬＳＩテスター５２に接続された測定ボード５３を有し、測定ボード５３には、ＩＣソケット５４が固定されている。さらに、検出装置９１は、外部制御コントローラ５６と、温度センサ６３と、複数のポゴピン９２，９３を含んでいる。なお、この検出装置９１は、初期不良の検出に加えて、半導体装置７１の動作をチェックできるようになっている。
【００４６】
初期不良を検出する際、半導体装置７１は、ＩＣソケット５４に載置される。さらに、孔８０には、導電性を有するポゴピン９２，９３が１本ずつ挿入される。ポゴピン９２，９３は、外部制御コントローラ５６の通電制御部６７に接続されている。
【００４７】
ポゴピン９２，９３を電極８１，８２に接触させると、配線基板７２の導電性パターン７３、電極７８，７９及びワイヤ７を通して、サーモチップ１０に電力が供給される。これにより、サーモチップ１０が発熱して初期不良の検出対象領域である第一の部分３１が主に加熱される。サーモチップ１０による加熱状況は、半導体装置７１の樹脂１１の上面１１Ａに接触させた温度センサ６３でモニタできる。温度センサ６３からの出力を受けて、外部制御コントローラ５６が第一の部分３１が予め定められた所定の温度範囲に収まるように、サーモチップ１０への通電を制御する。なお、温度センサ６３を半導体装置７１に接触させずに、外部制御コントローラ５６が予め定められた電力をサーモチップ１０に入力しても良い。
【００４８】
半導体装置７１が所定の温度範囲まで加熱されたら、ＬＳＩテスター５２がテストパターンを通常使用時の電圧で出力し、半導体装置７１の動作チェックを行う。デバイスチップ４の第一の部分３１では、ＲＡＭへの情報の書き込みや読み出しの可否がテストされる。この際、ＲＡＭを形成するトランジスタの絶縁膜に格子欠陥等に起因した絶縁破壊が発生したときは、半導体装置７１からＬＳＩテスター５２に出力される電流値が急激に上昇する。この場合には、ＬＳＩテスター５２の電流値の表示から、半導体装置７１のＲＡＭ
に不具合が生じたことがわかる。そして、これをもって半導体装置７１が初期不良を有すると判定される。
【００４９】
このような初期不良は、サーモチップ１０によって加熱された条件下では、常温時より早く発生する。例えば、図６に示すように、従来に比べて、より短い時間で絶縁破壊を発生させることができる。ここで、サーモチップ１０による加熱に加えて、ＬＳＩテスター５２からデバイスチップ４の第一の部分３１に対して、通常使用時よりも高い電圧を与えながら、デバイスチップの動作を確認しても良い。この場合は、従来のＢＩ試験と電圧ストレス試験を同時に行うことが可能になり、半導体装置７１の初期不良をより短時間で正確に検出できる。
【００５０】
なお、温度センサ６３及びポゴピン９２，９３は、図５に示すような昇降自在なプランジャ５５に取り付けられても良いし、プランジャ５５と別に設けられても良い。また、温度センサ６３のみをプランジャ５５に取り付けても良い。
【００５１】
この実施の形態では、デバイスチップ４等を封止する樹脂１１に設けた孔８０にピンを挿入することで、配線基板７２を介してサーモチップ１０に電極を供給されるので、デバイスチップ４の初期不良を効率よく検出することが可能になる。その他の効果は、第１の実施の形態と同様である。
【００５２】
なお、半導体装置７１に孔８０を設けずに、電極７８，７９とボール端子２２とを電気的に接続させても良い。サーモチップ１０に供給される電力は、ＬＳＩテスター５２から、ボール端子２２、導電性パターン７３、電極７８，７９を通して供給される。
【００５３】
（第３の実施の形態）
次に、第３の実施の形態について説明する。この実施の形態は、半導体装置の構成及び初期不良の検出方法が第１、第２の実施の形態と異なることを特徴とする。
図９の断面図に示すように、半導体装置１０１は、配線基板１０２を有し、配線基板１０２の一方の面１０２Ａには導電性パターン１０３が、他方の面１０２Ｂには外部接続端子２１がそれぞれ形成されている。さらに、配線基板１０２の一方の面１０２Ａの上には、半導体素子からなるデバイスチップ４と、受動部品１０５などが実装されている。デバイスチップ４は、信号の入出力などに用いられる電極が下向きになるような、フェイスダウンで配線基板１０２に実装されている。デバイスチップ４の電極は、金などを用いたバンプ１０６によって配線基板１０２の導電性パターン１０３に電気的に接続されている。配線基板１０２とデバイスチップ４の間の隙間は熱硬化性の樹脂接着剤１０７で埋められている。また、受動部品１０５は、ハンダを用いて導電性パターン１０３に接続されている。さらに、配線基板１０２の他方の面１０２Ｂの外部接続端子２１には、ハンダを用いたボール端子２２が形成されている。
【００５４】
ここで、デバイスチップ４の上面には、サーモチップ１０が固定されている。図２に示すように、サーモチップ１０は、デバイスチップ４において初期不良を検出すべき場所、例えばＲＡＭが集中して配置されている第一の部分３１に接着剤やハンダ等で固定されている。サーモチップ１０としては、例えば、図３に示すようなＭＯＳＦＥＴ３７を並列接続させた電気回路があげられる。この場合、サーモチップ１０の上面には、電気回路に電力を供給するための一組の外部接続端子３５，３６が配設されている。
【００５５】
そして、半導体装置１０１は、デバイスチップ４、サーモチップ１０及び受動部品１０５を覆うように、蓋１１０が取り付けられている。蓋１１０は、配線基板１０２の外周部分に接着剤１１１で固定されると共に、リブ１１２をデバイスチップ４の上面に当接させている。リブ１１２とデバイスチップ４の上面の間には、放熱材１１３が注入されている
。なお、リブ１１２は、サーモチップ１０を避けて、デバイスチップ４に当接させられている。
【００５６】
次に、この半導体装置１０１の初期不良の検出方法について説明する。
半導体装置１０１の初期不良は、蓋１１０を取り付ける前に実施される。図１０に概略構成を示すように、デバイスチップ４等を実装した配線基板１０２は、ＬＳＩテスター５２に接続された測定ボード５３上のＩＣソケット５４に載置される。さらに、サーモチップ１０の大部接続端子３５，３６のそれぞれにポゴピン９２，９３を押し当てる。
【００５７】
ここで、ポゴピン９２，９３は、外部制御コントローラ５６に接続されている。各ポゴピン９２，９３を対応する端子３５，３６に接触させて通電を開始すると、サーモチップ１０に電力が供給される。これにより、サーモチップ１０が発熱し、デバイスチップ４の検出箇所である第一の部分３１が主に加熱される。サーモチップ１０による加熱状況は、デバイスチップ４の上面に温度センサ６３を接触させればモニタできる。温度センサ６３からの出力を受けて、外部制御コントローラ５６は、第一の部分３１が予め定められた所定の温度範囲に収まるようにサーモチップ１０への通電を制御する。なお、温度センサ６３を取り付けずに、外部制御コントローラ５６が予め定められた電力をサーモチップ１０に入力しても良い。
【００５８】
半導体装置１０１が所定の温度範囲まで加熱されたら、ＬＳＩテスター５２がテストパターンを通常動作時の電圧で出力し、動作チェックを行う。デバイスチップ４の第一の部分３１では、ＲＡＭへの情報の書き込みや読み出しの可否がテストされる。この際、ＲＡＭを形成するトランジスタの絶縁膜に格子欠陥等に起因した絶縁破壊が発生したときは、半導体装置１０１からＬＳＩテスター５２に出力される電流値が急激に上昇する。この場合には、ＬＳＩテスター５２の電流値の表示から、半導体装置１０１のＲＡＭに不具合が生じたことがわかる。そして、これをもって半導体装置１０１が初期不良を有すると判定される。
【００５９】
このような初期不良は、サーモチップ１０によって加熱された条件下では、常温時より早く発生する。例えば、図６に示すように、従来に比べて、より短い時間で絶縁破壊を発生させることができる。ここで、サーモチップ１０による加熱に加えて、ＬＳＩテスター５２からデバイスチップ４の第一の部分３１に対して、通常使用時よりも高い電圧を与えながら、デバイスチップの動作を確認しても良い。この場合は、従来のＢＩ試験と電圧ストレス試験を同時に行うことが可能になり、半導体装置１０１の初期不良をより短時間で正確に検出できる。
【００６０】
なお、ポゴピン９２，９３及び温度センサ６３は、図５に示すような昇降自在なプランジャ５５に取り付けられても良いし、プランジャ５５と別に設けられても良い。また、温度センサ６３のみをプランジャ５５に取り付けても良い。
【００６１】
そして、初期不良の検出をパスした配線基板１０２には、蓋１１０が取り付けられる。これにより、半導体装置１０１の製造が完了する。
【００６２】
この実施の形態では、デバイスチップ４等を蓋１１０で封止する前に初期不良の検出を行うようにしたので、半導体装置１０１の外観を変更することなく初期不良の検出ができる。その他の効果は、第１の実施の形態と同様である。
【００６３】
なお、サーモチップ１０の外部接続端子３５，３６は、配線基板１０２の導電性パターン１０３と導電性のワイヤ等を用いて電気的に接続させても良い。サーモチップ１０に供給される電力は、ＬＳＩテスター５２から、ボール端子２２、導電性パターン１０３を通
して供給される。
【００６４】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができる。
【００６５】
以下に、前記の実施の形態の特徴を付記する。
（付記１）  配線基板と、前記配線基板に取り付けられた半導体素子と、電力の供給を受けて発熱して前記半導体素子を加熱する温度印加用素子と、を含む半導体装置。
（付記２）  前記温度印加用素子は、前記半導体素子に形成されたメモリー領域の上方に配置されている付記１に記載の半導体装置。
（付記３）  前記温度印加用素子は、ＭＯＳＦＥＴを並列接続させた付記１又は付記２に記載の半導体装置。
（付記４）  前記半導体素子と前記温度印加用素子とを覆う樹脂を含み、前記樹脂表面には前記温度印加用素子に電力を供給するための端子が少なくとも１つ形成されている付記１乃至付記３のいずれか一項に記載の半導体装置。
（付記５）  前記温度印加用素子に電気的に接続される電源端子と接地端子とを前記樹脂の表面に設けた付記４に記載の半導体装置。
（付記６）  前記温度印加用素子に電気的に接続される電源端子と接地端子とそれぞれ複数有し、複数の前記電源端子は前記温度印加用素子に設けられた発熱用の回路に直列に接続され、複数の複数の前記接地端子は前記温度印加用素子に設けられた発熱用の回路に直列に接続されている付記１乃至付記４のいずれか一項に記載の半導体装置。
（付記７）  温度印加用素子が取り付けられた半導体素子を含む半導体装置に対して、前記温度印加用素子に電力を供給して、前記半導体素子の一部を加熱しながら、前記半導体装置の試験を行なう半導体装置の初期不良の検出方法。
（付記８）  前記半導体素子の一部を加熱する工程では、信号パターンを入力する際に用いられる電源とは別の電源から前記温度印加用素子に電力を供給する付記７に記載の半導体装置の初期不良の検出方法。
（付記９）  前記半導体素子の一部を加熱する工程は、前記半導体素子及び前記温度印加用素子を覆う樹脂に形成した孔に電力供給用のピンを挿入し、前記ピンから前記基板の導電性パターンを介して前記温度印加用素子に電力を供給する付記７又は付記８に記載の半導体装置の初期不良の検出方法。
（付記１０）  前記半導体素子の一部を加熱する工程は、前記半導体素子及び前記温度印加用素子を覆う樹脂に当接することで前記半導体装置を押さえ付ける押圧部材に配置された電極を介して前記温度印加用素子に電力を供給する付記７又は付記８に記載の子半導体装置の初期不良の検出方法。
【符号の説明】
【００６６】
１，７１，１０１  半導体装置
２，７２  配線基板
４  デバイスチップ（半導体素子）
１０  サーモチップ（温度印加用素子）
１１  樹脂
１３  電源端子
１４  接地端子
３１  第一の部分
３７  ＭＯＳＦＥＴ
４０，８０  孔
５１  検出装置
５２  ＬＳＩテスター
５５  プランジャ
５６  外部制御コントローラ
６１，６２  電極
６３  温度センサ
７８，８１，８２  電極
９２，９３  ポゴピン
【図１】
2011196857.tif 000003
【図２】
2011196857.tif 000004
【図３】
2011196857.tif 000005
【図４】
2011196857.tif 000006
【図５】
2011196857.tif 000007
【図６】
2011196857.tif 000008
【図７】
2011196857.tif 000009
【図８】
2011196857.tif 000010
【図９】
2011196857.tif 000011
【図１０】
2011196857.tif 000012
【図１１】
2011196857.tif 000013
【図１２】
2011196857.tif 000014
【図１３】
2011196857.tif 000015