(57)【要約】【課題】インバータのスイッチング周波数の制御による加熱電力の調整精度を向上することができる誘導加熱調理器を提供する。【解決手段】ベースクロック生成部３４は、タイマのカウント値に応じた周波数のベースクロック信号を出力する。インバータ駆動パルス生成部２５は、ベースクロック信号を逓倍し、その逓倍クロック信号に基づいてインバータ３の各トランジスタ１８〜２１を駆動するための駆動パルス信号ＶＧ１〜ＶＧ４を生成する。これにより、インバータ３のスイッチング周波数の分解能を高めることができる。【選択図】図１
2011065976.tif 000002
【特許請求の範囲】
【請求項１】
直流電源回路と、
被加熱物を誘導加熱するための誘導加熱コイルおよび共振コンデンサからなる共振回路と、
複数のスイッチング素子を含んで構成され、前記直流電源回路から出力される直流電圧を高周波電圧に変換して前記共振回路に供給するインバータと、
前記インバータのスイッチング動作を制御する制御手段とを備え、
前記制御手段は、
基準クロック信号を分周してベースクロック信号を生成するクロック信号生成回路と、
前記ベースクロック信号を逓倍した逓倍クロック信号を生成する逓倍回路と、
前記逓倍クロック信号に基づいて前記複数のスイッチング素子をそれぞれ駆動するための複数の駆動信号を生成する駆動信号生成回路とを備えていることを特徴とする誘導加熱調理器。
【請求項２】
請求項１記載の誘導加熱調理器において、
前記クロック信号生成回路は、マイクロコンピュータにより構成されていることを特徴とする誘導加熱調理器。
【請求項３】
請求項１または２記載の誘導加熱調理器において、
前記ベースクロック信号は、５０％のデューティを持つ信号であることを特徴とする誘導加熱調理器。
【請求項４】
請求項１ないし３のいずれかに記載の誘導加熱調理器において、
前記インバータは、２つのスイッチング素子が直列に接続されたアームを備え、
入力電力が小さいほど、前記アームの２つのスイッチング素子が同時にオフとなるデッドタイムが長くなるように、前記複数の駆動信号を変更するデッドタイム可変回路を備えていることを特徴とする誘導加熱調理器。
【請求項５】
請求項４記載の誘導加熱調理器において、
前記デットタイム可変回路は、前記逓倍クロック信号に同期した動作により前記デットタイムを設定することを特徴とする誘導加熱調理器。
【請求項６】
請求項５記載の誘導加熱調理器において、
前記デッドタイム可変回路は、前記逓倍クロック信号に同期して動作するシフトレジスタを含んで構成され、前記駆動信号を前記シフトレジスタを通して遅延させた信号を用いて前記デッドタイムを設定することを特徴とする誘導加熱調理器。
【請求項７】
請求項６記載の誘導加熱調理器において、
前記逓倍クロック信号を分周する分周回路を備え、
前記駆動信号生成回路は、前記分周回路の出力信号を用いて前記駆動信号を生成し、
前記シフトレジスタは、動作クロックとして前記逓倍クロック信号を用いることを特徴とする誘導加熱調理器。
【請求項８】
請求項６記載の誘導加熱調理器において、
前記逓倍クロック信号を逓倍するクロック逓倍回路を備え、
前記駆動信号生成回路は、前記逓倍クロック信号を用いて前記駆動信号を生成し、
前記シフトレジスタは、動作クロックとして前記クロック逓倍回路の出力信号を用いることを特徴とする誘導加熱調理器。
【請求項９】
請求項４ないし８のいずれかに記載の誘導加熱調理器において、
前記デッドタイム可変回路は、前記駆動信号の立ち上がりタイミングを変更してデッドタイムを設定することを特徴とする誘導加熱調理器。
【請求項１０】
請求項１ないし９のいずれかに記載の誘導加熱調理器において、
前記被加熱物の材質を判定する材質判定手段を備え、
前記材質判定手段により前記被加熱物の材質が低透磁率の金属であると判定された場合、前記逓倍回路の逓倍数を大きくすることを特徴とする誘導加熱調理器。
【請求項１１】
請求項１ないし１０のいずれかに記載の誘導加熱調理器において、
前記直流電源回路に入力される入力電圧を検出し、その検出値を出力する入力電圧検出手段と、
前記検出値が第１のしきい値以上になると、前記駆動信号の出力を停止させる出力停止手段とを備えていることを特徴とする誘導加熱調理器。
【請求項１２】
請求項１ないし１１のいずれかに記載の誘導加熱調理器において、
前記インバータに流れるインバータ電流を検出し、その検出値を出力するインバータ電流検出手段と、
前記検出値が第１のしきい値以上になると、駆動信号の出力を停止させる出力停止手段とを備えていることを特徴とする誘導加熱調理器。
【請求項１３】
請求項１１または１２記載の誘導加熱調理器において、
前記出力停止手段は、前記駆動信号の出力経路に介在して設けられたゲート回路を含んで構成されていることを特徴とする誘導加熱調理器。
【請求項１４】
請求項１１ないし１３のいずれかに記載の誘導加熱調理器において、
前記検出値が前記第１のしきい値よりも低い第２のしきい値以上になると、前記逓倍回路の逓倍数を大きくする逓倍数切換手段を備えていることを特徴とする誘導加熱調理器。
【請求項１５】
請求項１１ないし１４のいずれかに記載の誘導加熱調理器のおいて、
前記インバータは、２つのスイッチング素子が直列に接続されたアームを備え、
前記駆動停止手段は、前記アームのうち上側のアームを駆動するための前記駆動信号の出力のみを停止することを特徴とする誘導加熱調理器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、鍋などの調理器負荷を誘導加熱して調理を行う誘導加熱調理器に関する。
【背景技術】
【０００２】
誘導加熱調理器は、火を使わず安全で温度制御機能があるなどの利点があり、システムキッチンに組み込まれるＩＨクッキングヒータとして急速に普及しつつある。ところで、加熱対象である調理用の鍋などは様々な材質で作られていることから、誘導加熱調理器にはそれら全ての材質を効率よく加熱できることが求められる。このため、鉄製鍋のような高透磁率の鍋の加熱に加え、アルミニウム製鍋のような低透磁率の鍋も加熱できるようにした誘導加熱調理器が考案されている（例えば特許文献１、２参照）。
【０００３】
ただし、アルミニウム製の鍋を加熱する場合、加熱電力の調整において次のような問題がある。すなわち、アルミニウム製鍋を加熱する際において、共振回路に供給される高周波電流の周波数を変化させた場合の共振電流の変化の先鋭度であるＱの値は、鉄製鍋を加熱する場合よりも高い値となる。Ｑの値が高いとインバータのスイッチング周波数の僅かな変化で共振電流が大きく変化し、加熱電力も大きく変化するので精度のよい調整が難しくなる。
【０００４】
特許文献３には、この問題点を改善するため、最初にインバータのスイッチング周波数を可変して入力電力の粗調整を行い、次にインバータに供給する直流電圧の微調整を行って入力電力を目標値に一致させる技術が開示されている。このものによれば、アルミニウム製鍋を加熱する際の加熱電力（入力電力）を精度よく調整できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１６０４８４号公報
【特許文献２】特開２００６−１４００８８号公報
【特許文献３】特開２００６−３５１３７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献３記載の構成では、周波数制御と電圧制御の２種類の制御を行う必要があるため、制御内容が複雑化してしまうという問題があった。そこで、スイッチング周波数の分解能を高め、その周波数の制御だけでアルミニウム製鍋への加熱電力の調整精度を向上することが考えられる。
【０００７】
誘導加熱調理器において、インバータのスイッチング素子を駆動するための駆動信号は、例えばマイクロコンピュータに内蔵される三相モータ制御用の駆動信号を生成する駆動信号生成回路を用いて生成することが多い。このような駆動信号生成回路が搭載されたマイクロコンピュータは、高速な演算を行うことが可能なものが多いため、その価格も高いものが多い。
【０００８】
さて、このようなマイクロコンピュータ搭載の駆動信号生成回路は、専用の波形生成カウンタのカウント値に応じた周波数の駆動信号を生成するようになっている。従って、この駆動信号の周波数分解能を高めるためには、上記波形生成カウンタの動作周波数（タイマ周波数）を高めればよい。しかしながら、元々制御対象がモータであるため、この種の駆動信号生成回路のタイマ周波数は低いものが多い。従って、誘導加熱調理器において、インバータのスイッチング素子を駆動するための駆動信号のスイッチング周波数の分解能を高めることは困難であった。
【０００９】
本発明は上記事情に鑑みてなされたものであり、その目的は、インバータのスイッチング周波数の制御による加熱電力の調整精度を向上することができる誘導加熱調理器を提供することにある。
【課題を解決するための手段】
【００１０】
上記した目的を達成するために、本発明の誘導加熱調理器は、直流電源回路と、被加熱物を誘導加熱するための誘導加熱コイルおよび共振コンデンサからなる共振回路と、複数のスイッチング素子を含んで構成され、前記直流電源回路から出力される直流電圧を高周波電圧に変換して前記共振回路に供給するインバータと、前記インバータのスイッチング動作を制御する制御手段とを備え、前記制御手段は、基準クロック信号を分周してベースクロック信号を生成するクロック信号生成回路と、前記ベースクロック信号を逓倍した逓倍クロック信号を生成する逓倍回路と、前記逓倍クロック信号に基づいて前記複数のスイッチング素子をそれぞれ駆動するための複数の駆動信号を生成する駆動信号生成回路とを備えていることを特徴とする。
【００１１】
このように構成すれば、ベースクロック信号を逓倍した逓倍クロック信号に基づいて、インバータのスイッチング素子を駆動するための駆動信号が生成される。すなわち、駆動信号の周波数は、ベースクロック信号の周波数と逓倍回路の逓倍数とに応じて決定される。また、ベースクロック信号は、基準クロック信号を分周して生成される。このため、ベースクロック信号の周波数は、その１周期を生成するために要する基準クロック信号の数を調整することで変更される。この場合、ベースクロック信号の周波数が低くなるほど、１周期分の基準クロック信号の数は多くなる。ベースクロック信号の１周期分の基準クロック信号の数が多くなることは、このベースクロック信号を元に生成される駆動信号の周波数分解能が高まることに繋がる。上記構成では、ベースクロック信号を逓倍した逓倍クロック信号に基づいて駆動信号を生成しているので、逓倍回路の逓倍数を増やすほどベースクロック信号の周波数を低くすることができ、その分だけ駆動信号の周波数分解能を高めることが可能となる。
【発明の効果】
【００１２】
本発明によれば、インバータの複数のスイッチング素子をそれぞれ駆動するための複数の駆動信号の周波数分解能を高められるので、インバータのスイッチング周波数の制御による加熱電力の調整精度を向上することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態を示す誘導加熱調理器の電気的構成図
【図２】インバータ駆動パルス生成部の構成を示すブロック図
【図３】逓倍回路の一構成例を示すブロック図
【図４】波形生成回路の一構成例を示す図
【図５】波形生成回路の各部の波形を示す図
【図６】デッドタイム可変回路の一構成例を示す図
【図７】デッドタイム可変回路の各部の波形を示す図
【図８】デッドタイムの長さを変更した場合の図７相当図
【図９】インバータを駆動する際の各部の波形を示す図
【図１０】本発明の第２の実施形態を示す図２相当図
【図１１】図６相当図
【図１２】図７相当図
【図１３】図８相当図
【図１４】本発明の第３の実施形態を示す図２相当図
【図１５】本発明の第４の実施形態を示す図１相当図
【図１６】図２相当図
【図１７】図３相当図
【発明を実施するための形態】
【００１４】
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図９を参照しながら説明する。
図１は、誘導加熱調理器の電気構成を概略的に示している。図１に示す誘導加熱調理器１は、直流電源回路２、インバータ３、共振回路４、制御回路５、ゲート制御回路６などから構成されている。全波整流回路７は、平滑用のコンデンサ８とともに直流電源回路２を構成するものであり、その交流入力端子は、交流電源線Ｌ１、Ｌ２およびノイズフィルタ１０を介して２００Ｖの単相交流電源１１に接続されている。
【００１５】
全波整流回路７の正側直流出力端子は、リアクトル１２およびダイオード１３を介してコンデンサ８の一方の端子に接続されている。全波整流回路７の負側直流出力端子は、コンデンサ８の他方の端子に接続されている。ＮＰＮ形のトランジスタ１４は、リアクトル１２およびダイオード１３とともにチョッパ回路１５を構成するものである。トランジスタ１４のコレクタは、リアクトル１２およびダイオード１３の相互接続点に接続され、同エミッタは、全波整流回路７の負側直流出力端子に接続されている。コンデンサ８の両端子には、直流電源線１６、１７が接続されている。
【００１６】
インバータ３は、そのスイッチング動作により直流電源回路２から出力される直流電圧ＶＤＣを高周波電圧に変換し、共振回路４に供給する。インバータ３は、直流電源線１６、１７間に第１、第２のトランジスタ１８、１９を直列接続した第１のハーフブリッジ回路（アームに相当）と、同じく第３、第４のトランジスタ２０、２１を直列接続した第２のハーフブリッジ回路（アームに相当）とからなるフルブリッジ型のインバータ回路である。
【００１７】
第１〜第４のトランジスタ１８〜２１は、スイッチング素子に相当するものであり、例えばＩＧＢＴである。これら第１〜第４のトランジスタ１８〜２１には、それぞれコレクタ・エミッタ間にフリーホイールダイオード１８ａ〜２１ａが接続されている。第１のトランジスタ１８および第２のトランジスタ１９の相互接続点であるノードＮ１と、第３のトランジスタ２０および第４のトランジスタ２１の相互接続点であるノードＮ２との間には、共振回路４が接続されている。また、ノードＮ１、Ｎ２と直流電源線１７との間にはスイッチング損失を軽減するためのスナバコンデンサ２２、２３が接続されている。
【００１８】
第１、第２のトランジスタ１８、１９は、一方がオン状態のときには他方がオフ状態となるようにして交互に動作させられる。第３、第４のトランジスタ２０、２１も、一方がオン状態のときには他方がオフ状態となるようにして交互に動作させられる。各トランジスタ１８〜２１のオンオフ動作は、ゲート制御回路６により制御される。ゲート制御回路６は、インバータ駆動パルス生成部２５とドライバ２６とから構成されている。
【００１９】
共振回路４は、誘導加熱コイル２７、第１、第２の共振コンデンサ２８、２９およびリレースイッチ３０から構成されている。例えば鍋である被加熱物３１を加熱するための誘導加熱コイル２７と第１の共振コンデンサ２８とは、ノードＮ１、Ｎ２間に直列に接続されている。第１の共振コンデンサ２８に対して並列に、第２の共振コンデンサ２９およびリレースイッチ３０の直列回路が接続されている。リレースイッチ３０は、各共振コンデンサ２８、２９の接続状態を切り換えて共振周波数の切り換えを行うために設けられている。本実施形態では、誘導加熱コイル２７の巻数は６０ターンに設定されている。
【００２０】
リレースイッチ３０がオフの状態では、誘導加熱コイル２７と第１の共振コンデンサ２８とにより直列共振回路が構成される。第１の共振コンデンサ２８の容量は、この状態でアルミニウム製鍋（被加熱物）を加熱する場合の共振周波数が約８０ｋＨｚになるように設定されている。一方、リレースイッチ３０がオンの状態では、各共振コンデンサ２８、２９が互いに並列に接続され、その容量と誘導加熱コイル２７とにより直列共振回路が構成される。各共振コンデンサ２８、２９の並列容量は、その状態で鉄製鍋（被加熱物）を加熱する場合の共振周波数が約２０ｋＨｚになるように設定されている。この場合、先にリレースイッチ３０がオフ状態のときの条件を満たすように第１の共振コンデンサ２８の容量を決定し、後からリレースイッチ３０がオン状態のときの条件を満たすように第２の共振コンデンサ２９の容量を決定する。
【００２１】
制御回路５は、例えば３２ビットのマイクロコンピュータ（基準クロック＝４０ＭＨｚ）により構成されている。制御回路５は、そのソフトウェアなどにより実現される機能として、入力電力制御部３２、負荷判定部３３およびベースクロック生成部３４を備えている。
【００２２】
入力電圧検出回路３５は、交流電源線Ｌ１、Ｌ２間の交流入力電圧を検出し、その検出値を入力電力制御部３２に与える。入力電流検出回路３６は、交流入力電流を変流器３７を介して検出し、その検出値を入力電力制御部３２および負荷判定部３３に与える。インバータ電流検出回路３８は、インバータ３に流れる電流を変流器３９を介して検出し、その検出値を負荷判定部３３に与える。
【００２３】
力率改善部４０は、入力電圧検出回路３５および入力電流検出回路３６の各検出値に基づいて、交流入力電流の波形が交流入力電圧の波形に追従するようにトランジスタ１４を駆動させるためのベース信号を生成する。このベース信号は、ドライバ４１を介してトランジスタ１４のベースに与えられる。これにより、チョッパ回路１５は、設定された直流電圧ＶＤＣを直流電源線１６、１７間に印加するとともに力率改善チョッパとして作用する。
【００２４】
制御回路５において、負荷判定部３３（材質判定手段に相当）は、入力電流検出回路３６により検出される交流入力電流と、インバータ電流検出回路３８により検出されるインバータ電流とから被加熱物３１の材質を判定する。負荷判定部３３は、材質の判定結果を示す判定信号をベースクロック生成部３４に与える。負荷判定部３３は、被加熱物３１の材質がアルミニウムであると判定した場合、リレー切換回路４２を介してリレースイッチ３０をオフさせる。また、負荷判定部３３は、被加熱物３１の材質が鉄であると判定した場合、リレー切換回路４２を介してリレースイッチ３０をオンさせる。
【００２５】
誘導加熱コイル２７で消費させる電力（加熱電力）は、入力電力制御部３２により制御される。入力電力制御部３２は、誘導加熱コイル２７で消費させる電力が外部から指示された目標電力値に一致するように制御する回路である。誘導加熱コイル２７に流れる電流は高周波電流であるため上記加熱電力を検出することは簡単ではない。そこで、本実施形態では、誘導加熱コイル２７で消費させる電力を直接的に制御する代わりに、直流電源回路２の入力電力を目標電力値に基づいて算出される入力電力目標値に一致させる制御を行う。そして、その制御の結果として誘導加熱コイル２７の消費電力（加熱電力）を目標電力値に一致させるようにしている。
【００２６】
すなわち、入力電力制御部３２は、入力電圧検出回路３５により検出される交流入力電圧と、入力電流検出回路３６により検出される交流入力電流とから入力電力を演算する。入力電力制御部３２は、演算した入力電力が入力電力目標値と等しくなるように、加熱周波数（インバータ電流ＩＱの周波数）の目標値を指示する周波数指令をベースクロック生成部３４に与える。
【００２７】
ベースクロック生成部３４（クロック信号生成回路に相当）は、例えばタイマを含んで構成されている。ベースクロック生成部３４には、マイクロコンピュータの基準クロック（例えば４０ＭＨｚ）が与えられている。ベースクロック生成部３４は、この基準クロックをタイマによりカウントし、そのカウント値に応じた周波数を持つベースクロック信号を生成する。すなわち、ベースクロック生成部３４は、基準クロック（基準クロック信号に相当）を分周してベースクロック信号を生成する。ベースクロック生成部３４は、入力電力制御部３２から与えられる周波数指令に基づき且つ負荷判定部３３の判定結果を加味し、ベースクロック信号の周波数を決定する。ベースクロック信号は、例えばマイクロコンピュータの汎用Ｉ／Ｏポートから出力され、インバータ駆動パルス生成部２５に与えられる。
【００２８】
ゲート制御回路６において、インバータ駆動パルス生成部２５は、制御回路５から与えられるベースクロック信号を用いてインバータ３の各トランジスタ１８〜２１をそれぞれ駆動するための駆動パルス信号ＶＧ１〜ＶＧ４を生成する（詳細は後述する）。この駆動パルス信号ＶＧ１〜ＶＧ４は、ドライバ２６を介してインバータ３の各トランジスタ１８〜２１のゲートにそれぞれ供給される。本実施形態では、制御回路５とゲート制御回路６とから制御手段９が構成される。
【００２９】
図２は、インバータ駆動パルス生成部２５の構成を示すブロック図である。インバータ駆動パルス生成部２５は、逓倍回路４３、波形生成回路４４およびデッドタイム可変回路４５を備えている。逓倍回路４３は、制御回路５から与えられるベースクロック信号を逓倍（６４倍）した逓倍クロック信号を生成する。波形生成回路４４は、逓倍回路４３から与えられる逓倍クロック信号に基づいて駆動パルス信号ＶＧ１’〜ＶＧ４’を生成する。デッドタイム可変回路４５は、波形生成回路４４により生成された駆動パルス信号ＶＧ１’〜ＶＧ４’の立ち上がりタイミングを変更し、インバータ３の各トランジスタ１８〜２１をオンオフさせるための駆動パルス信号ＶＧ１〜ＶＧ４として出力する。
【００３０】
図３は、逓倍回路４３の一構成例を示している。図３に示す逓倍回路４３は、位相比較器４６、ＬＰＦ４７、ＶＣＯ４８、インバータ４９および分周器５０により構成されている。位相比較器４６は、ベースクロック信号と分周器５０の出力信号の位相の差に応じた電圧信号を出力する。位相比較器４６の出力は、ＬＰＦ４７（低域通過フィルタ）を介して平滑化された後、ＶＣＯ４８に与えられる。
【００３１】
ＶＣＯ４８（電圧制御発振器）は、与えられる電圧信号の電圧値に応じた周波数の信号を出力する。ＶＣＯ４８の出力は、インバータ４９を介して分周器５０に与えられるとともに逓倍クロック信号として出力される。分周器５０は、逓倍クロック信号を１／６４に分周して出力する。このような構成により、逓倍回路４３は、ベースクロック信号に同期し且つベースクロック信号の６４倍の周波数を持つ逓倍クロック信号を生成する。
【００３２】
図４は、波形生成回路４４の一構成例を示しており、図５は、その波形生成回路４４における各部の信号波形を示している。図４に示す波形生成回路４４（駆動信号生成回路に相当）は、カウンタ５１、ＯＲ回路５２、５３、ＡＮＤ回路５４、ＮＡＮＤ回路５５、ＮＯＲ回路５６およびインバータ５７、５８により構成されている。カウンタ５１は、ＣＫ端子に与えられる逓倍クロック信号（図５の（ａ）参照）の立ち下がりに同期してカウントを行う。カウンタ５１は、ＱＡ端子、ＱＢ端子およびＱＣ端子からカウント値（３ビットのバイナリデータ）を示す信号（図５の（ｂ）〜（ｄ）参照）を出力する。
【００３３】
カウンタ５１のＱＡ端子、ＱＢ端子からの出力信号は、それぞれＯＲ回路５２の各入力端子に与えられている。ＯＲ回路５２の出力信号（図５の（ｅ）参照）は、ＡＮＤ回路５４の一方の入力端子、ＮＡＮＤ回路５５の一方の入力端子およびインバータ５７の入力端子に与えられている。インバータ５７の出力信号（図５の（ｆ）参照）は、ＯＲ回路５３の一方の入力端子およびＮＯＲ回路５６の一方の入力端子に与えられている。
【００３４】
カウンタ５１のＱＣ端子からの出力信号は、インバータ５８の入力端子に与えられている。インバータ５８の出力信号（図５の（ｇ）参照）は、ＡＮＤ回路５４の他方の入力端子、ＮＡＮＤ回路５５の他方の入力端子、ＯＲ回路５３の他方の入力端子およびＮＯＲ回路５６の他方の入力端子に与えられている。このような構成により、ＯＲ回路５３およびＮＯＲ回路５６から、それぞれ駆動パルス信号ＶＧ１’およびＶＧ２’が出力される（図５の（ｈ）、（ｉ）参照）。また、ＡＮＤ回路５４およびＮＡＮＤ回路５５から、それぞれ駆動パルス信号ＶＧ３’およびＶＧ４’が出力される（図５の（ｊ）、（ｋ）参照）。
【００３５】
図５に示すように、駆動パルス信号ＶＧ１’〜ＶＧ４’の周期（スイッチング周期）は、逓倍クロック信号の周期の８倍となっている。すなわち、インバータ３における各トランジスタ１８〜２１のスイッチング周波数は、逓倍クロック信号の周波数の１／８であり、ベースクロック信号の周波数の８倍となる。また、図５の（ｈ）に示すように、駆動パルス信号ＶＧ１’は、第１のトランジスタ１８をスイッチング周期の５／８周期の間はオン状態とし、残りの３／８周期の間はオフ状態とするようになっている。図５の（ｊ）に示すように、駆動パルス信号ＶＧ３’は、第３のトランジスタ２０をスイッチング周期の３／８周期の間はオン状態とし、残りの５／８周期の間はオフ状態とするようになっている。この第３のトランジスタ２０をオン状態とするタイミングは、第１のトランジスタ１８をオン状態とするタイミングより１／８周期だけ遅らせている。
【００３６】
駆動パルス信号ＶＧ２’、ＶＧ４’は、それぞれ駆動パルス信号ＶＧ１’、ＶＧ３’と逆極性の波形となっている。すなわち、駆動パルス信号ＶＧ２’は、第２のトランジスタ１９を第１のトランジスタ１８とは反対の動作をさせるようになっており、駆動パルス信号ＶＧ４’は、第４のトランジスタ２１を第３のトランジスタ２０とは反対の動作をさせるようになっている。
【００３７】
図６は、デッドタイム可変回路４５の一構成例を示しており、図７および図８は、そのデッドタイム可変回路４５の各部の信号波形を示している。図６に示すデッドタイム可変回路４５は、入力される駆動パルス信号ＶＧ１’の立ち上がりタイミングのみを遅らせるように変更し、駆動パルス信号ＶＧ１として出力する。なお、図示しないが、本回路と同様の構成が、駆動パルス信号ＶＧ２’〜ＶＧ４’に対応してそれぞれ設けられている。
【００３８】
図６に示すデッドタイム可変回路４５は、抵抗５９、６０、コンデンサ６１、６２、ダイオード６３、シュミットトリガ型のインバータ６４、６５およびトランジスタ６６により構成されている。駆動パルス信号ＶＧ１’の入力端子は、抵抗５９およびコンデンサ６１を介してグランド線６７に接続されている。この抵抗５９と並列に、ダイオード６３および抵抗６０の直列回路が接続されている。ダイオード６３は、カソードが上記入力端子側となるように設けられている。抵抗５９およびコンデンサ６１の相互接続点であるノードＮ３とグランド線６７との間には、コンデンサ６２およびトランジスタ６６が直列に接続されている。
【００３９】
トランジスタ６６は、ベース・エミッタ間抵抗およびベース抵抗が内蔵されたものであり、そのベースには、制御回路５から出力される切替信号が与えられている。制御回路５は、切替信号をＨレベル（トランジスタ６６を十分にオン可能なレベル）またはＬレベル（トランジスタ６６を十分にオフ可能なレベル）に切り替えるようになっている。ノードＮ３の信号は、インバータ６４、６５を通して駆動パルス信号ＶＧ１として出力される。
【００４０】
切替信号がＬレベルの場合にはトランジスタ６６がオフするので、ノードＮ３とグランド線６７との間にコンデンサ６１のみが接続された状態となる。一方、切替信号がＨレベルの場合にはトランジスタ６６がオンするので、ノードＮ３とグランド線６７との間にコンデンサ６１、６２が並列に接続された状態となる。本実施形態では、コンデンサ６２の容量は、コンデンサ６１の容量の２倍程度に設定されている。また、抵抗５９の抵抗値は、抵抗６０の抵抗値の１０倍程度に設定されている。
【００４１】
このような構成によれば、切替信号がＬレベルである場合、駆動パルス信号ＶＧ１’（図７の（ａ）参照）が立ち上がる際（時刻ｔ０）には、抵抗５９を介してコンデンサ６１が充電されるので、ノードＮ３の信号の立ち上がりは緩やかなものとなる（図７の（ｂ）参照）。一方、駆動パルス信号ＶＧ１’が立ち下がる際（時刻ｔ１）には、抵抗５９よりも十分に小さい抵抗値の抵抗６０およびダイオード６３を介してコンデンサ６１の電荷が放電されるので、ノードＮ３の信号の立ち下がりは急峻なものとなる（図７の（ｂ）参照）。このようにして生成される緩やかな立ち上がりの信号をインバータ６４、６５を通すことにより、立ち上がりタイミングを時間Ｔ１だけ遅らせた駆動パルス信号ＶＧ１（図７の（ｃ）参照）が生成される。
【００４２】
また、切替信号がＨレベルである場合、駆動パルス信号ＶＧ１’（図８の（ａ）参照）が立ち上がる際（時刻ｔ０）には、抵抗５９を介してコンデンサ６１、６２が充電されるので、ノードＮ３の信号の立ち上がりは非常に緩やかなものとなる（図８の（ｂ）参照）。一方、駆動パルス信号ＶＧ１’が立ち下がる際（時刻ｔ１）には、上述した切替信号がＬレベルである場合と同様に、ノードＮ３の信号の立ち下がりは急峻なものとなる（図８の（ｂ）参照）。このようにして生成される非常に緩やかな立ち上がりの信号をインバータ６４、６５を通すことにより、立ち上がりタイミングを時間Ｔ１よりも長い時間Ｔ２だけ遅らせた駆動パルス信号ＶＧ１（図８の（ｃ）参照）が生成される。
【００４３】
このようにして、駆動パルス信号ＶＧ１〜ＶＧ４の立ち上がりタイミングを遅らせることにより、第１、第２のトランジスタ１８、１９がいずれもオフ状態となるデッドタイム、第３、第４のトランジスタ２０、２１がいずれもオフ状態となるデッドタイムを設けるようにしている。また、上記デッドタイムの長さは、制御回路５から与えられる切替信号のレベルに応じて２段階に切り替え可能としている。制御回路５は、入力電力が所定値以上の場合にはＬレベルの切替信号を出力し、入力電力が所定値未満の場合にはＨレベルの切替信号を出力する。従って、デッドタイムの長さは、入力電力が所定値以上であれば短くなり、入力電力が所定値未満であれば長くなる。
【００４４】
次に、本実施形態の作用について説明する。
外部より加熱開始を示す信号（図示せず）が入力されると、負荷判定部３３は、被加熱物３１の種類（材質）の判定を行う。この判定を行うにあたって、負荷判定部３３は、リレースイッチ３０をオン状態とする。入力電力制御部３２は、ベースクロック生成部３４に対し、インバータ３の加熱周波数の目標値として例えば２５ｋＨｚを指示する。この状態で、インバータ３が駆動されているときのインバータ電流検出回路３８の検出値を読み取る。被加熱物３１の材質がアルミニウム系である場合、透磁率が低いために誘導加熱コイル２７のインダクタンスは小さな値となる。そのため、共振回路４の共振周波数は２５ｋＨｚから大きく外れた値（例えば５０ｋＨｚ）となる。この場合、誘導加熱コイル２７には僅かな電流しか流れない。
【００４５】
これに対し、被加熱物３１の材質が鉄系である場合、共振周波数は約２０ｋＨｚとなる。加熱周波数２５ｋＨｚはその値にかなり近い値であるため、誘導加熱コイル２７にはアルミニウム系材質の場合よりも大きな電流が流れる。従って、誘導加熱コイル２７に流れる電流の大きさから被加熱物３１の材質が鉄系であるか、またはアルミニウム系であるかを判断することができる。なお、誘導加熱コイル２７に流れる電流の大きさの代わりに、入力電力制御部３２により求められる入力電力の大きさから判断することもできる。この場合、入力電力の値は、アルミニウム系では小さく鉄系材質ではそれよりも大きくなる。
【００４６】
このようにして被加熱物３１の材質を判定した後、その材質に応じて共振回路４のリレースイッチ３０の切り換えを行う。材質がアルミニウム系であった場合にはリレースイッチ３０をオフして共振周波数を約８０ｋＨｚとする。材質が鉄系であった場合にはリレースイッチ３０をオンして共振周波数を約２０ｋＨｚとする。
【００４７】
入力電力制御部３２は、演算した入力電力が、使用者が設定した設定入力電力と等しくなるように加熱周波数の目標値をベースクロック生成部３４に与える。ベースクロック生成部３４は、指示された加熱周波数の１／３２の周波数を持つベースクロック信号をインバータ駆動パルス生成部２５に出力する。本実施形態では、材質がアルミニウム系である場合における加熱周波数の目標値は約８０ｋＨｚ〜約９０ｋＨｚとしているので、その場合のベースクロック信号は約２．５ｋＨｚ〜約２．８ｋＨｚとなる。また、材質が鉄系である場合における加熱周波数の目標値は約２５ｋＨｚ〜約３５ｋＨｚとしているので、その場合のベースクロック信号は約０．７８ｋＨｚ〜約１．０９ｋＨｚとなる。
【００４８】
インバータ駆動パルス生成部２５は、上記指示された加熱周波数に一致する高周波電流が誘導加熱コイル２７に流れるように各トランジスタ１８〜２１をオンオフさせるための駆動パルス信号ＶＧ１〜ＶＧ４を生成する。これら駆動パルス信号ＶＧ１〜ＶＧ４は、ドライバ２６を介して各トランジスタ１８〜２１のゲートにそれぞれ与えられる。
【００４９】
このようにして駆動パルス信号ＶＧ１〜ＶＧ４が与えられた場合におけるインバータ３の動作について図９も参照して説明する。図９は、インバータ３における各部の波形を表しており、（ａ）はインバータ電流ＩＱ、（ｂ）はインバータ３が出力する高周波電圧ＶＱ、（ｃ）〜（ｆ）は駆動パルス信号ＶＧ１〜ＶＧ４を示す。なお、ここでは、被加熱物３１の材質がアルミニウム系である場合について説明する。
【００５０】
第１のトランジスタ１８および第４のトランジスタ２１がオンすると、第１のトランジスタ１８、誘導加熱コイル２７、第１の共振コンデンサ２８および第４のトランジスタ２１の経路で誘導加熱コイル２７に電流ＩＱ（＋）が流れるとともに、第１の共振コンデンサ２８が充電される。続いて、第４のトランジスタ２１がオフし第３のトランジスタ２０がオンするが、この間には、第３、第４のトランジスタ２０、２１がいずれもオフとなるデッドタイムが設けられていて、アーム短絡が防止される。第４のトランジスタ２１がオフし、このデッドタイム間でスナバコンデンサ２３が充電された後は、第１のトランジスタ１８、誘導加熱コイル２７、第１の共振コンデンサ２８およびフリーホイールダイオード２０ａの経路で遅れ電流が流れる。
【００５１】
第３のトランジスタ２０がオンすると、第１の共振コンデンサ２８、誘導加熱コイル２７、フリーホイールダイオード１８ａおよび第３のトランジスタ２０の経路で誘導加熱コイル２７に電流ＩＱ（−）が流れ、続いて、第１の共振コンデンサ２８、フリーホイールダイオード２０ａ、第１のトランジスタ１８および誘導加熱コイル２７の経路で誘導加熱コイル２７に電流ＩＱ（＋）が流れ、その後、第１の共振コンデンサ２８、誘導加熱コイル２７、フリーホイールダイオード１８ａおよび第３のトランジスタ２０の経路で誘導加熱コイル２７に電流ＩＱ（−）が流れる、という共振が生じる。そして、第３のトランジスタ２０がオフし第４のトランジスタ２１がオンするが、この間にもデッドタイムが存在する。第３のトランジスタ２０がオフし、このデッドタイム間でスナバコンデンサ２３が充電された後は、第１の共振コンデンサ２８、誘導加熱コイル２７、フリーホイールダイオード１８ａ、コンデンサ８およびフリーホイールダイオード２１ａの経路で遅れ電流が流れる。
【００５２】
第４のトランジスタ２１がオンすると、第１のトランジスタ１８、誘導加熱コイル２７、第１の共振コンデンサ２８および第４のトランジスタ２１の経路で誘導加熱コイル２７に電流ＩＱ（＋）が流れるとともに、第１の共振コンデンサ２８が充電される。続いて、第１のトランジスタ１８がオフし第２のトランジスタ１９がオンするが、この間にもデッドタイムが存在する。第１のトランジスタ１８がオフし、このデッドタイム間でスナバコンデンサ２２が充電された後は、誘導加熱コイル２７、第１の共振コンデンサ２８、第４のトランジスタ２１およびフリーホイールダイオード１９ａの経路で遅れ電流が流れる。
【００５３】
第２のトランジスタ１９がオンすると、今度は、第１の共振コンデンサ２８、誘導加熱コイル２７、第２のトランジスタ１９およびフリーホイールダイオード２１ａの経路で誘導加熱コイル２７に電流ＩＱ（−）が流れ、続いて、第１の共振コンデンサ２８、第４のトランジスタ２１、フリーホイールダイオード１９ａおよび誘導加熱コイル２７の経路で誘導加熱コイル２７に電流ＩＱ（＋）が流れ、その後、第１の共振コンデンサ２８、誘導加熱コイル２７、第２のトランジスタ１９およびフリーホイールダイオード２１ａの経路で誘導加熱コイル２７に電流ＩＱ（−）が流れる、という共振が生じる。そして、第２のトランジスタ１９がオフし第１のトランジスタ１８がオンするが、この間にもデッドタイムが存在する。第２のトランジスタ１９がオフし、このデッドタイム間でスナバコンデンサ２２が充電された後は、第１の共振コンデンサ２８、誘導加熱コイル２７、フリーホイールダイオード１８ａ、コンデンサ８およびフリーホイールダイオード２１ａの経路で遅れ電流が流れる。
【００５４】
以上の動作を繰り返すことにより、図９に示すように、インバータ３が出力する高周波電圧ＶＱは各トランジスタ１８〜２１のスイッチング周波数の２倍の周波数となり、誘導加熱コイル２７に流れるインバータ電流ＩＱはスイッチング周波数の４倍の周波数となる。本実施形態では、アルミニウム系材質の鍋の２ｋＷ加熱時のスイッチング周波数は２２ｋＨｚに設定されるが、これにより、インバータ電流ＩＱの周波数は、上記スイッチング周波数の４倍である８８ｋＨｚとなる。なお、被加熱物３１の材質が鉄系である場合、共振回路４において第１、第２の共振コンデンサ２８、２９が並列接続されるという点と、加熱周波数の目標値が異なるという点を除けば、インバータ３は、上述した材質がアルミニウム系である場合と同様に動作が行われる。
【００５５】
入力電力を設定入力電力と一致させる電力制御（加熱電力制御）は、インバータ３のスイッチング周波数を可変して行う。このスイッチング周波数は、制御回路５のベースクロック生成部３４において、タイマのカウント数に応じて変更される。このタイマの１カウントは、基準クロックが４０ＭＨｚである場合には０．０２５μｓとなる。従って、スイッチング周波数を２０ｋＨｚ〜２２．５ｋＨｚの範囲で可変する場合、つまりベースクロック信号の周波数を２．５ｋＨｚ〜２．８ｋＨｚの範囲で可変する場合には、タイマのカウント数を１６０００〜１４２８５の範囲（カウント数＝１７１５の範囲）で変更することになる。従って、インバータ３のスイッチング周波数を約１．５Ｈｚ（＝２．５ｋＨｚ／１７１５）単位で変更できる。
【００５６】
以上説明したように、本実施形態によれば次のような効果が得られる。
制御回路５におけるベースクロック生成部３４は、マイクロコンピュータに内蔵されるタイマを含んで構成され、そのタイマのカウント値に応じた周波数のベースクロック信号を出力する。インバータ駆動パルス生成部２５は、ベースクロック信号を逓倍する逓倍回路４３を含んで構成され、ベースクロック信号の周波数の８倍の周波数を持つ駆動パルス信号ＶＧ１〜ＶＧ４を生成する。インバータ３の各トランジスタ１８〜２１は、この駆動パルス信号ＶＧ１〜ＶＧ４により駆動される。これにより、インバータ３のスイッチング周波数は、ベースクロック生成部３４におけるタイマのカウント数に応じて、約１．５Ｈｚ単位で変更することができる。
【００５７】
このように、スイッチング周波数の分解能を従来のものと比較して高めることができるので、従来技術では困難であった被加熱物３１の材質がアルミニウムである場合における電力制御（加熱電力制御）をスイッチング周波数の制御だけで精度よく行うことができるとともに、電力制御の制御内容を簡素化することができる。また、電力制御のために、直流電圧ＶＤＣの制御を行う必要がないので、チョッパ回路１５、力率改善部４０およびドライバ４１に電圧可変の機能を持たせる必要がない。従って、これらの構成について、力率改善の機能のみを備えたものを使用することが可能となるので、部品の選択肢が増えるという効果が得られる。
【００５８】
逓倍回路４３における逓倍数を変更するだけで、スイッチング周波数の分解能を容易に変更することが可能となる。逓倍回路４３の逓倍数を高めれば、ベースクロック信号の周波数を低くできる。つまり、制御回路５を、低い基準クロックで動作する比較的安価なマイクロコンピュータ（例えば、基準クロックが２０ＭＨｚの８ビットマイクロコンピュータ）により構成することが可能となる。これにより、マイクロコンピュータにおける消費電力が低減され、制御回路５への電源供給を行う電源回路の負担を軽減できる。
【００５９】
ベースクロック生成部３４が生成するベースクロック信号は、タイマのカウント値に基づいて生成する方形波状の信号（デューティが５０％の信号）である。このため、特別な出力波形を生成する機能（例えば三相モータ制御用のＰＷＭ信号を生成する機能）を備えたマイクロコンピュータを用いて制御回路５を構成する必要がない。従って、標準的な機能を備えた比較的安価なマイクロコンピュータを使用することが可能となる。
【００６０】
デッドタイム可変回路４５を設け、駆動パルス信号ＶＧ１〜ＶＧ４の立ち上がりタイミングを２段階に変更可能とした。すなわち、インバータ３の各アームのデッドタイムの長さを２段階に変更可能とした。共振回路４の共振電流が小さくなると、スナバコンデンサ２２、２３が充電される時間が長くなるため、デッドタイムが短いとアームが短絡する可能性がある。そこで、共振電流が小さい場合、すなわち入力電力が小さい場合にはデッドタイムを長くし、共振電流が大きい場合、すなわち入力電力が大きい場合にはデッドタイムを短くすることで、スナバ電圧によるスイッチングロスを低減することができる。
【００６１】
デッドタイム可変回路４５は、駆動パルス信号ＶＧ１’〜ＶＧ４’の立ち上がりタイミングのみを遅らせて駆動パルス信号ＶＧ１〜ＶＧ４を生成している。このようにすれば、アームのスイッチング素子が同時にオフとなるデッドタイムを確実に設定できるとともに、その時間をむやみに長く設定してしまうことがなくなる。このようにデッドタイムが必要以上に長くなることがないので、デッドタイムを長く設定し過ぎて所望する電力が得られなくなってしまうという問題が生じることを防止できる。
【００６２】
（第２の実施形態）
以下、第１の実施形態に対し、駆動パルス信号ＶＧ１〜ＶＧ４を生成するための構成を一部変更した第２の実施形態について図１０〜図１３を参照しながら説明する。
本実施形態では、図２に示したインバータ駆動パルス生成部２５に代えて、図１０に示すインバータ駆動パルス生成部７１を用いる。インバータ駆動パルス生成部７１は、インバータ駆動パルス生成部２５に対し、逓倍回路４３に代えて逓倍回路７２を備えている点と、新たに分周回路７３を備えている点と、デッドタイム可変回路４５に代えてデッドタイム可変回路７４を備えている点とが異なる。
【００６３】
逓倍回路７２は、図３に示した逓倍回路４３とほぼ同様の構成であるが、その逓倍数が異なる。逓倍回路７２は、制御回路５から与えられるベースクロック信号を１２８倍に逓倍した逓倍クロック信号を生成する。逓倍回路７２は、例えば、逓倍回路４３における分周器５０の分周数を６４から１２８に変更することで構成可能である。なお、逓倍回路７２の逓倍数は、例えば２５８など、逓倍回路４３の逓倍数よりも大きい値であれば適宜変更可能である。
【００６４】
分周回路７３は、逓倍回路７２の出力信号を１／２に分周（２分周）する。分周回路７３の出力信号は、分周クロック信号として波形生成回路４４に与えられる。この分周クロック信号は、ベースクロック信号を６４倍（１２８／２倍）に逓倍したものであり、第１の実施形態における逓倍クロック信号と同様のものとなる。なお、分周回路７３は、入力された信号のデューティを変更することなく、その周波数を１／２にして出力するものである。また、逓倍回路７２の逓倍数が１２８以外の場合には、分周クロック信号の周波数が第１の実施形態における逓倍クロック信号の周波数と同じになるように分周回路７３の分周比を変更すればよい。デッドタイム可変回路７４は、逓倍回路７２から出力される逓倍クロック信号に同期して駆動パルス信号ＶＧ１’〜ＶＧ４’の立ち上がりタイミングを変更し、駆動パルス信号ＶＧ１〜ＶＧ４として出力する。
【００６５】
図１１は、デッドタイム可変回路７４の一構成例を示しており、図１２および図１３は、そのデッドタイム可変回路７４の各部の信号波形を示している。図１１に示すデッドタイム可変回路７４は、入力される駆動パルス信号ＶＧ１’の立ち上がりタイミングのみを遅らせるように変更し、駆動パルス信号ＶＧ１として出力する。なお、図示しないが、本回路と同様の構成が、駆動パルス信号ＶＧ２’〜ＶＧ４’に対応してそれぞれ設けられている。
【００６６】
デッドタイム可変回路７４は、フリップフロップ７５、７６からなる２段のシフトレジスタ７７、バッファ７８、７９およびＡＮＤ回路８０により構成されている。シフトレジスタ７７は、逓倍回路７２から与えられる逓倍クロック信号を動作クロックとして使用する。すなわち、フリップフロップ７５、７６のクロック端子ＣＫには、逓倍クロック信号（動作クロック信号）が与えられる。なお、シフトレジスタ７７は、２段のものに限らずともよく、その段数は、必要とするデッドタイムの長さに応じて適宜変更可能である。
【００６７】
駆動パルス信号ＶＧ１’の入力端子は、フリップフロップ７５の入力端子ＤおよびＡＮＤ回路８０の一方の入力端子に接続されている。フリップフロップ７５の出力端子Ｑは、バッファ７８の入力端子に接続されている。フリップフロップ７６の出力端子Ｑは、バッファ７９の入力端子に接続されている。バッファ７８、７９は、トライステートバッファである。バッファ７８は、ゲート端子にＬレベルの信号が与えられると入力された信号を出力し、Ｈレベルの信号が与えられると出力端子をハイインピーダンス状態とする。バッファ７９は、ゲート端子にＨレベルの信号が与えられると入力された信号を出力し、Ｌレベルの信号が与えられると出力端子をハイインピーダンス状態とする。
【００６８】
バッファ７８、７９の各ゲート端子には、切替信号が与えられている。この切替信号は、第１の実施形態の切替信号と同様のものであり、制御回路５から出力される。また、バッファ７８、７９の各出力端子は、共通に接続されるとともにＡＮＤ回路８０の他方の入力端子に接続されている。ＡＮＤ回路８０の出力端子は、駆動パルス信号ＶＧ１の出力端子とされている。
【００６９】
このような構成によれば、切替信号がＬレベルである場合、ＡＮＤ回路８０の他方の入力端子には、フリップフロップ７５の出力信号が与えられる。図１２（ａ）〜（ｃ）に示すように、フリップフロップ７５の出力信号は、駆動パルス信号ＶＧ１’を動作クロック信号の１周期分だけ遅延させたものである。このフリップフロップ７５の出力信号と、駆動パルス信号ＶＧ１’の論理積が、駆動パルス信号ＶＧ１として出力される（図１２（ｄ）参照）。駆動パルス信号ＶＧ１の立ち上がりタイミングは、駆動パルス信号ＶＧ１’の立ち上がりタイミングと比べて１クロック分だけ遅延される。一方、駆動パルス信号ＶＧ１の立ち下がりタイミングは、駆動パルス信号ＶＧ１’の立ち下がりタイミングと同じになる。
【００７０】
また、切替信号がＨレベルである場合、ＡＮＤ回路８０の他方の入力端子には、フリップフロップ７６の出力信号が与えられる。図１３（ａ）〜（ｃ）に示すように、フリップフロップ７６の出力信号は、駆動パルス信号ＶＧ１’を動作クロック信号の２周期分だけ遅延させたものである。このフリップフロップ７６の出力信号と、駆動パルス信号ＶＧ１’の論理積が、駆動パルス信号ＶＧ１として出力される（図１３（ｄ）参照）。駆動パルス信号ＶＧ１の立ち上がりタイミングは、駆動パルス信号ＶＧ１’の立ち上がりタイミングと比べて２クロック分だけ遅延される。一方、駆動パルス信号ＶＧ１の立ち下がりタイミングは、駆動パルス信号ＶＧ１’の立ち下がりタイミングと同じになる。
【００７１】
上記構成によれば、次のような効果が得られる。
第１の実施形態のデッドタイム可変回路４５は、コンデンサ６１、６２への充電動作に係る時定数を用いてデッドタイムを設定する構成であった。このため、コンデンサ６１、６２の静電容量および抵抗５９の抵抗値のばらつきや、それらの温度および経年劣化による変動などによって、デッドタイムが変動してしまう可能性があった。
これに対し、本実施形態のデッドタイム可変回路７４は、上述したとおり、逓倍クロック信号に同期して動作するシフトレジスタ７７を用い、その逓倍クロック信号（動作クロック）に同期したデッドタイムを設定する構成である。このため、デッドタイムを所望する時間に精度よく設定することが可能になるとともに、部品定数の精度や温度特性、経年劣化などによってデッドタイムが変動する問題が生じることがなくなる。
【００７２】
分周回路７３およびデッドタイム可変回路７４は、デジタル回路として構成される。また、波形生成回路４４についてもデジタル回路として構成される。これにより、これらの回路をゲートアレイ、ＦＰＧＡ（Field Programmable Gate Array）、ＰＬＤ（Programmable Logic Device）などにより構成することが可能となり、回路構成を簡素化できるとともに基板面積の削減や部品点数の削減などの効果が得られる。また、逓倍回路７２の一部構成（ＬＰＦ４７、ＶＣＯ４８を構成するコンデンサ、抵抗など）を除く回路構成についてもデジタル回路であるので、その回路構成をゲートアレイ等に取り込めば、さらに上述した各効果が高まることになる。
【００７３】
デッドタイム可変回路７４は、シフトレジスタ７７の段数を変更することで、デッドタイムの長さを逓倍クロック信号の１周期単位で容易に変更することが可能である。また、デッドタイム可変回路７４に与えられる逓倍クロック信号の周波数を変更することでもデッドタイムの長さを変更することができる。逓倍クロック信号の周波数は、例えば、逓倍回路７２の逓倍数を変更することで変更可能である。ただし、その場合には、逓倍数の変更に合わせて分周回路７３の分周数を変更する必要がある。
【００７４】
（第３の実施形態）
以下、第１の実施形態に対し、駆動パルス信号ＶＧ１〜ＶＧ４を生成するための構成を一部変更した第３の実施形態について図１４を参照しながら説明する。
本実施形態では、図２に示したインバータ駆動パルス生成部２５に代えて、図１４に示すインバータ駆動パルス生成部９１を用いる。インバータ駆動パルス生成部９１は、図２に示したインバータ駆動パルス生成部２５に対し、新たに逓倍回路９２を備えている点と、デッドタイム可変回路４５に代えてデッドタイム可変回路９３を備えている点とが異なる。
【００７５】
逓倍回路９２（クロック逓倍回路に相当）は、逓倍回路４３から与えられる逓倍クロック信号を２倍に逓倍した動作クロック信号を生成する。逓倍回路９２は、例えば、図３に示した逓倍回路４３における分周器５０の分周数を６４から２に変更することで構成可能である。なお、逓倍回路９２の逓倍数は、必要とするデッドタイムの長さに応じて適宜変更可能である。
【００７６】
デッドタイム可変回路９３は、第２の実施形態のデッドタイム可変回路７４と同様の構成となっている。デッドタイム可変回路９３は、逓倍回路９２から出力される動作クロック信号に同期して駆動パルス信号ＶＧ１’〜ＶＧ４’の立ち上がりタイミングを変更し、駆動パルス信号ＶＧ１〜ＶＧ４として出力する。このような構成によっても、第２の実施形態と同様の作用および効果が得られる。
【００７７】
（第４の実施形態）
以下、本発明の第４の実施形態について図１５〜図１７を参照しながら説明する。
図１５〜図１７は、第１の実施形態における図１〜図３に相当するものであり、図１〜図３と同一のまたは相当する構成部分については同一符号を付してその説明を省略する。図１５に示す本実施形態の誘導加熱調理器１０１は、図１に示した第１の実施形態の誘導加熱調理器１に対し、インバータ駆動パルス生成部２５、入力電圧検出回路３５およびインバータ電流検出回路３８に代えて、インバータ駆動パルス生成部１０２、入力電圧検出回路１０３およびインバータ電流検出回路１０４を備えている点が異なっている。
【００７８】
入力電圧検出回路１０３（入力電圧検出手段に相当）は、交流電源線Ｌ１、Ｌ２間の交流電圧（入力電圧）を全波整流するとともに平滑し、その平滑出力を分圧した入力電圧検出信号Ｖd1を入力電圧の検出値として出力する。インバータ電流検出回路１０４（インバータ電流検出手段に相当）は、インバータ３に流れる電流を変流器３９を介して電圧として検出し、その検出電圧を全波整流するとともに平滑し、その平滑出力を分圧したインバータ電流検出信号Ｖd2をインバータ電流の検出値として出力する。インバータ駆動パルス生成部１０２には、入力電圧検出回路１０３およびインバータ電流検出回路１０４からの各検出信号Ｖd1、Ｖd2が与えられている。
【００７９】
インバータ駆動パルス生成部１０２は、各検出信号Ｖd1、Ｖd2に基づいて入力電圧の値およびインバータ電流の値のいずれか一方が第１の異常値を超えて上昇したことを検出すると駆動パルス信号ＶＧ１〜ＶＧ４の周波数を設定値よりも高くし、いずれか一方が第２の異常値を超えて上昇したことを検出すると、駆動パルス信号ＶＧ１〜ＶＧ４の出力を停止（禁止）するようになっている（詳細は後述する）。
【００８０】
本実施形態では、入力電圧およびインバータ電流の異常値を次のように定めている。すなわち、誘導加熱調理器１０１は２００Ｖ機器である。このため、例えば２２０Ｖを入力電圧の第１の異常値とし、２４０Ｖを第２の異常値としている。また、インバータ３を構成する第１〜第４のトランジスタ１８〜２１の定格電流（瞬時値）は一般に１２０Ａ程度である。このため、９０Ａをインバータ電流の第１の異常値とし、１００Ａを第２の異常値としている。なお、これら異常値は上記値に限らず、機器や部品の定格等に応じて適宜変更すればよい。
【００８１】
図１６は、インバータ駆動パルス生成部１０２の構成を示している。インバータ駆動パルス生成部１０２は、図２に示したインバータ駆動パルス生成部２５に対し、さらに、出力制御回路１０５および逓倍数切換回路１０６を備えている点と、逓倍回路４３に代えて逓倍回路１０７を備えている点とが異なっている。
【００８２】
出力制御回路１０５（出力停止手段に相当）は、コンパレータ１０８、１０９およびゲート回路１１０により構成されている。コンパレータ１０８の反転入力端子には、入力電圧検出信号Ｖd1が与えられている。コンパレータ１０８の非反転入力端子には、しきい値電圧Ｖt1H（第１のしきい値）が与えられている。コンパレータ１０９の反転入力端子には、インバータ電流検出信号Ｖd2が与えられている。コンパレータ１０９の非反転入力端子には、しきい値電圧Ｖt2H（第１のしきい値）が与えられている。
【００８３】
ゲート回路１１０は、駆動パルス信号ＶＧ１〜ＶＧ４のそれぞれに対応して設けられるものであるが、ここでは、駆動パルス信号ＶＧ１に対応するもののみを図示して説明する。ゲート回路１１０は、３つの入力端子に与えられる各信号の論理積を演算して出力するものである。ゲート回路１１０の３つの入力端子には、駆動パルス信号ＶＧ１およびコンパレータ１０８、１０９の各出力信号Ｓａ、Ｓｂが与えられている。ゲート回路１１０の出力端子は、駆動パルス信号ＶＧ１の出力端子とされている。
【００８４】
逓倍数切換回路１０６（逓倍数切換手段に相当）は、コンパレータ１１１、１１２およびゲート回路１１３により構成されている。コンパレータ１１１の反転入力端子には、入力電圧検出信号Ｖd1が与えられている。コンパレータ１１１の非反転入力端子には、しきい値電圧Ｖt1Hよりも低いしきい値電圧Ｖt1L（第２のしきい値）が与えられている。コンパレータ１１２の反転入力端子には、インバータ電流検出信号Ｖd2が与えられている。コンパレータ１１２の非反転入力端子には、しきい値電圧Ｖt2Hよりも低いしきい値電圧Ｖt2L（第２のしきい値）が与えられている。ゲート回路１１３は、２つの入力端子に与えられる各信号の論理積を演算して出力するものである。ゲート回路１１３の２つの入力端子には、コンパレータ１１１、１１２の各出力信号Ｓｃ、Ｓｄが与えられている。ゲート回路１１３の出力信号Ｓｅは、逓倍回路１０７に与えられている。
【００８５】
本実施形態では、各しきい値電圧Ｖt1H、Ｖt2H、Ｖt1L、Ｖt2Lは、以下のような値に設定されている。すなわち、しきい値電圧Ｖt1Hは、入力電圧が２４０Ｖであるときに出力される入力電圧検出信号Ｖd1の電圧値と等しい値に設定されている。しきい値電圧Ｖt1Lは、入力電圧が２２０Ｖであるときに出力される入力電圧検出信号Ｖd1の電圧値と等しい値に設定されている。しきい値電圧Ｖt2Hは、インバータ電流が１００Ａであるときに出力されるインバータ電流検出信号Ｖd2の電圧値と等しい値に設定されている。しきい値電圧Ｖt2Lは、インバータ電流が９０Ａであるときに出力されるインバータ電流検出信号Ｖd2の電圧値と等しい値に設定されている。
【００８６】
図１７は、逓倍回路１０７の一構成例を示している。図１７に示す逓倍回路１０７は、図３に示した逓倍回路４３に対し、分周器５０に代えて分周器１１４を備えている点が異なっている。分周器１１４には、逓倍数切換回路１０６からの出力信号Ｓｅが与えられている。分周器１１４は、出力信号Ｓｅの論理レベルに応じてその分周比を切り換えるようになっている。具体的には、分周器１１４は、出力信号ＳｅがHighレベルである場合には、その分周比を１／６４とする。これにより、逓倍回路１０７の逓倍数は通常どおり６４倍となる。これに対し、分周器１１４は、出力信号ＳｅがLowレベルである場合には、その分周比を通常よりも大きい１／１２８とする。これにより、逓倍回路１０７の逓倍数が通常よりも大きい１２８倍となる。なお、分周器１１４は、例えばバイナリカウンタにより構成されることが多い。この場合、出力信号Ｓｅの論理レベルに応じて分周出力に用いるカウンタの出力を所望の分周比が得られるように切り換える構成とすればよい。
【００８７】
次に、上記構成の作用および効果について説明する。
交流電源線Ｌ１、Ｌ２間の入力電圧が２２０Ｖ未満であり、且つインバータ３に流れるインバータ電流が９０Ａ未満である場合には、コンパレータ１０８、１０９の各出力信号Ｓａ、Ｓｂは、いずれもHighレベルとなる。このため、ゲート回路１１０は、入力された駆動パルス信号ＶＧ１〜ＶＧ４がそのまま出力される状態（出力許可状態）となる。また、コンパレータ１１１、１１２の各出力信号Ｓｃ、Ｓｄは、いずれもHighレベルとなる。このため、ゲート回路１１３の出力信号ＳｅはHighレベルとなり、逓倍回路１０７の逓倍数が通常どおりの６４倍となり、出力される駆動パルス信号ＶＧ１〜ＶＧ４の周波数は設定値どおりとなる。
【００８８】
続いて、入力電圧が上昇して２２０Ｖ以上になると、コンパレータ１１１の出力信号ＳｃがLowレベルに転じる。このため、ゲート回路１１３の出力信号ＳｅがLowレベルに転じ、逓倍回路１０７の逓倍数１２８倍に変更される。これにより、出力される駆動パルス信号ＶＧ１〜ＶＧ４の周波数が設定値よりも高くなる。なお、この状態は、入力電圧が２２０Ｖ未満となるか、あるいは２４０Ｖ以上になるまで継続される。
【００８９】
また、インバータ電流が上昇して９０Ａ以上になると、コンパレータ１１２の出力信号ＳｄがLowレベルに転じる。このため、ゲート回路１１３の出力信号ＳｅがLowレベルに転じ、上記した入力電圧が上昇して２２０Ｖ以上になった場合と同様の状態となる。なお、この状態は、インバータ電流が９０Ａ未満になるか、あるいは１００Ａ以上になるまで継続される。このように駆動パルス信号ＶＧ１〜ＶＧ４の周波数を設定値よりも高く変化させることで、入力電力（加熱電力）が低下することになる。
【００９０】
続いて、入力電圧がさらに上昇して２４０Ｖ以上になると、コンパレータ１０８の出力信号ＳａがLowレベルに転じる。このため、ゲート回路１１０から、Lowレベルの信号（０Ｖに固定された信号）が出力される状態（出力禁止状態）となる。また、インバータ電流がさらに上昇して１００Ａ以上になると、コンパレータ１０９の出力信号ＳｂがLowレベルに転じる。このため、ゲート回路１１０から、Lowレベルの信号が出力される状態（出力禁止状態）となる。このようにゲート回路１１０からLowレベルの信号が出力されると、第１〜第４のトランジスタ１８〜２１が直ちにオフされ、インバータ３の駆動が停止される。
【００９１】
以上説明したように、本実施形態のインバータ駆動パルス生成部１０２は、交流電源線Ｌ１、Ｌ２間の入力電圧が第２の異常値（２４０Ｖ）以上に上昇するか、あるいは、インバータ３に流れるインバータ電流が第２の異常値（１００Ａ）以上に上昇すると、駆動パルス信号ＶＧ１〜ＶＧ４の出力を停止する出力制御回路１０５を備えている。このような構成によれば、例えば雷サージの影響や交流電源１１の電圧変動の影響などにより入力電圧が急激に上昇した場合、あるいは、いわゆる鍋はずし、鍋ずらし、鍋浮きなどにより誘導加熱コイル２７のインダクタンスが急激に変化した場合に第１〜第４のトランジスタ１８〜２１が直ちにオフされてインバータ３の駆動が停止される。従って、入力電圧の上昇、あるいは、誘導加熱コイル２７のインダクタンスの変化に伴い入力電力が急激に上昇して第１〜第４のトランジスタ１８〜２１が故障してしまう事態を未然に防止できる。
【００９２】
また、入力電圧の上昇あるいはインダクタンスの変化に伴う入力電力の変化は、被加熱物３１としてアルミニウム製鍋などＱの値が高いものを用いる場合に、一層急激なものとなる。本実施形態のインバータ駆動パルス生成部１０２は、入力電圧あるいはインバータ電流の異常を検出すると直ちにインバータ駆動パルス信号ＶＧ１〜ＶＧ４の出力を停止（禁止）させるので、上記急激な入力電力の変化に追従してインバータ３の駆動を停止させることができる。
【００９３】
インバータ３の駆動を停止させると、その後にインバータ３の駆動が再開されるまでには、再度負荷判定を行う必要があるなどの理由からある程度の時間を要してしまう。このため、本実施形態では、即座にインバータ３の故障に繋がらない程度の入力電力の上昇については以下のようにして第１〜第４のトランジスタ１８〜２１の保護を図るようにしている。
【００９４】
すなわち、インバータ駆動パルス生成部１０２は、入力電圧が第１の異常値（２２０Ｖ）以上に上昇するか、あるいは、インバータ電流が第１の異常値（９０Ａ）以上に上昇すると、逓倍回路１０７の逓倍数を通常よりも大きくする逓倍数切換回路１０６を備えている。このような構成によれば、第１〜第４のトランジスタ１８〜２１が即座に故障することがない程度に入力電圧およびインバータ電流が上昇した場合には、駆動パルス信号ＶＧ１〜ＶＧ４の周波数が設定値よりも高くなり入力電力が低下される。従って、インバータ３の駆動を停止することなく、第１〜第４のトランジスタ１８〜２１の保護を図ることができる。
【００９５】
出力制御回路１０５は、コンパレータ１０８、１０９と、駆動パルス信号ＶＧ１〜ＶＧ４の出力経路に介在するゲート回路１１０とにより構成されている。また、逓倍数切換回路１０６は、コンパレータ１１１、１１２と、ゲート回路１１３とにより構成されている。すなわち、出力制御回路１０５および逓倍数切換回路１０６は、デジタル回路として構成される。これにより、これらの回路をＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ、ＰＬＤなどにより構成することが可能となり、回路構成を簡素化できるとともに基板面積の削減や部品点数の削減などの効果が得られる。
【００９６】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
駆動パルス信号ＶＧ１〜ＶＧ４は、上記各実施形態において示した波形に限らない。すなわち、インバータ３の駆動方式は、上記各実施形態において示したスイッチング周波数を共振電流の周波数の１／４で済ますことができる方式に限らない。例えば、スイッチング周波数を共振電流の周波数の１／２で済ますことができる方式であってもよい。また、スイッチング周波数を共振電流と同じにする方式であってもよい。さらに、これらの方式を切り替えることが可能な構成としてもよい。その場合、高い周波数での加熱を必要とするアルミニウム系材質の被加熱物３１を加熱する際には、スイッチング周波数を共振電流の周波数よりも低い周波数で済ますことのできる方式で駆動し、鉄系材質のような２０ｋＨｚ前後の低い周波数でも十分高い効率で加熱できる被加熱物３１を加熱する際には、スイッチング周波数を共振電流の周波数と同じにする方式で駆動するように構成するとよい。
被加熱物３１の材質が鉄系である場合には、逓倍回路４３の逓倍数を小さくし、被加熱物３１の材質がアルミニウム系である場合には、逓倍回路４３の逓倍数を大きくするように構成してもよい。この場合、インバータ駆動パルス生成部２５から出力される駆動パルス信号ＶＧ１〜ＶＧ４の周波数、つまりインバータ３のスイッチング周波数が変化しないように、逓倍数の変更に応じてベースクロック信号の周波数を変更すればよい。
【００９７】
被加熱物３１の材質が鉄系など透磁率が高いものである場合には、加熱周波数の制御範囲を、例えば２０ｋＨｚ〜１００ｋＨｚのように広くとることがある。その場合における制御範囲内の周波数の最小値と最大値との比は５となる。これに対し、逓倍回路４３のＶＣＯ４８の電圧−周波数変換のダイナミックレンジは通常は約２〜３程度である。このため、逓倍数（分周器５０の分周比）を固定すると、上記周波数制御範囲を実現できない。このような問題を解消するために、鉄系材質の被加熱物３１を加熱する際において、逓倍回路４３の分周器５０の分周比を途中で変更する構成としてもよい。その場合、分周比を切り替えるときには加熱動作を一旦停止するとよい。そうすれば、加熱動作中にインバータ３の駆動周波数が急激に変化することがなくなるため、インバータ３の故障を未然に防止できる。
第２の実施形態においては、上記した分周器５０の分周比を途中で変更する構成に代えて、分周回路７３の分周比を途中で変更する構成としてもよい。または、高い周波数範囲では、逓倍クロック信号を分周回路７３を通さずに波形生成回路４４に与え、低い周波数範囲では、逓倍クロック信号を分周回路７３により分周した分周クロック信号を波形生成回路４４に与える構成としてもよい。上述した各構成を採用すれば、加熱周波数の制御範囲を広くとることが可能となる。
【００９８】
制御回路５は、基準クロックを分周してベースクロック信号を生成するベースクロック生成部３４としての機能を備えていればよく、例えば、ＤＳＰ（Digital Signal Processor）により構成してもよい。インバータ駆動パルス生成部２５からベースクロック信号よりも高い、好ましくはベースクロック信号の２倍以上の周波数の駆動パルス信号ＶＧ１〜ＶＧ４が出力されるのであれば、逓倍回路４３の逓倍数は適宜変更可能である。すなわち、逓倍回路４３は、ベースクロック信号をｎ倍（ｎは整数）に逓倍するものであればよい。また、逓倍回路４３、７２、９２は、図３に示す回路構成に限らずともよい。
波形生成回路４４は、逓倍クロック信号に基づいて駆動パルス信号ＶＧ１’〜ＶＧ４’を生成するものであればよく、図４に示す回路構成に限らずともよい。
デッドタイム可変回路４５は、駆動パルス信号ＶＧ１’〜ＶＧ４’の立ち上がりタイミングを変更して駆動パルス信号ＶＧ１〜ＶＧ４として出力するものであればよく、図６の回路構成に限らずともよい。デッドタイム可変回路７４、９３は、逓倍クロック信号に同期した動作によりデッドタイムを設定する構成であればよく、図１１の回路構成に限らずともよい。例えば、逓倍クロック信号をカウントするカウンタを設け、そのカウンタの出力信号と、駆動パルス信号ＶＧ１’〜ＶＧ４’とを用いてデッドタイムを設定した駆動パルス信号ＶＧ１〜ＶＧ４を生成する構成でもよい。また、デッドタイム可変回路は、デッドタイムを３段階以上に切り替え可能なものでもよいし、デッドタイムの切り替え機能が無いものでもよい。さらには、デッドタイム可変回路は、必要に応じて設ければよい。
【００９９】
第４の実施形態において、出力制御回路１０５のゲート回路１１０は、駆動パルス信号ＶＧ１〜ＶＧ４のそれぞれに対応して設けていた。すなわち、出力制御回路１０５は、インバータ３の上アームを構成する第１、第３のトランジスタ１８、２０および下アームを構成する第２、第４のトランジスタ１９、２１の駆動を同時に停止させるようになっていた。このように上下アームを同時に停止させる構成では、インバータ３における共振状態を急に止めることになり、上下アームの停止直後に鍋等から異音が発生することがある。この対策として、出力制御回路１０５のゲート回路１１０は、駆動パルス信号ＶＧ１、ＶＧ３にのみ対応して設けてもよい。このように構成すれば、出力制御回路１０５は、インバータ３の上アームを構成する第１、第３のトランジスタ１８、２０を駆動するための駆動パルス信号ＶＧ１、ＶＧ３の出力のみを停止することになる。これにより、上アームのみが停止された直後は、インバータ３において最低限の共振状態が維持された状態となるので、上記異音の発生を防止することができる。また、このように構成する場合、上アームを停止させてから、共振状態が十分に減衰する所定期間（例えば交流電源周期の半周期程度）経過後に下アームを停止させるようにインバータ３を制御すればよい。
【０１００】
出力制御回路１０５は、コンパレータ１０８、１０９のいずれか一方のみを備えた構成としてもよい。すなわち、出力制御回路１０５は、入力電圧の異常またはインバータ電流の異常のうち、いずれか一方のみを検出して駆動パルス信号ＶＧ１〜ＶＧ４の出力を停止する構成でもよい。また、逓倍数切換回路１０６は、コンパレータ１１１、１１２のいずれか一方のみを備えた構成としてもよい。すなわち、逓倍数切換回路１０６は、入力電圧の異常またはインバータ電流の異常のうち、いずれか一方のみを検出して逓倍回路１０７の逓倍数を変更する構成としてもよい。
逓倍数切換回路１０６は、必要に応じて設ければよい。
出力制御回路１０５は、入力電圧またはインバータ電流の異常に応じて駆動パルス信号ＶＧ１〜ＶＧ４の出力を停止する構成であればよく、図１６の回路構成に限らずともよい。逓倍数切換回路１０６は、入力電圧またはインバータ電流の異常に応じて逓倍回路１０７の逓倍数を切り換える構成であればよく、図１６の回路構成に限らずともよい。
【符号の説明】
【０１０１】
図面中、１、１０１は誘導加熱調理器、２は直流電源回路、３はインバータ、４は共振回路、９は制御手段、１８〜２１は第１〜第４のトランジスタ（スイッチング素子）、２７は誘導加熱コイル、２８、２９は共振コンデンサ、３１は被加熱物、３３は負荷判定部（材質判定手段）、３４はベースクロック生成部（クロック信号生成回路）、４３、７２、１０７は逓倍回路、４４は波形生成回路（駆動信号生成回路）、４５、７４、９３はデッドタイム可変回路、７３は分周回路、７７はシフトレジスタ、９２は逓倍回路（クロック逓倍回路）、１０３は入力電圧検出回路（入力電圧検出手段）、１０４はインバータ電流検出回路（インバータ電流検出手段）、１０５は出力制御回路（出力停止手段）、１０６は逓倍数切換回路（逓倍数切換手段）、１１０はゲート回路を示す。
【図１】
2011065976.tif 000003
【図２】
2011065976.tif 000004
【図３】
2011065976.tif 000005
【図４】
2011065976.tif 000006
【図５】
2011065976.tif 000007
【図６】
2011065976.tif 000008
【図７】
2011065976.tif 000009
【図８】
2011065976.tif 000010
【図９】
2011065976.tif 000011
【図１０】
2011065976.tif 000012
【図１１】
2011065976.tif 000013
【図１２】
2011065976.tif 000014
【図１３】
2011065976.tif 000015
【図１４】
2011065976.tif 000016
【図１５】
2011065976.tif 000017
【図１６】
2011065976.tif 000018
【図１７】
2011065976.tif 000019