(57)【要約】【課題】従来の電力変換装置の制御方法では、スイッチング阻止の特性にばらつきがある場合、各スイッチング素子の温度上昇が不均一となっていた。【解決手段】本発明は、電力変換装置の昇圧制御において特性にばらつきのある複数のスイッチング素子を使用した場合でも、スイッチング素子１４、１５のオンタイミングとオフタイミングをずらし、かつスイッチングの順序を入れ替えることにより、それぞれのスイッチング素子の温度上昇を均一にすることが可能な電力変換装置の制御方法を提供するものである。【選択図】図１
2011135673.tif 000002
【特許請求の範囲】
【請求項１】
交流あるいは直流電源に一端を接続したリアクトルと、前記リアクトルの他端に接続した複数の電源短絡手段と、前記電源短絡手段の出力端に並列に接続された整流回路と、前記整流回路出力端に並列に接続された平滑コンデンサとで構成された電力変換装置において、前記複数の電源短絡手段それぞれの前記スイッチング素子のそれぞれのオンタイミングをずらし、スイッチング素子のオン時間がそれぞれ異なるように制御することを特徴とする電力変換装置の制御方法。
【請求項２】
各スイッチング素子のオンタイミングとオン時間のパターンを所定の周期で入れ替えることを特徴とする、請求項１記載の電力変換装置の制御方法。
【請求項３】
各スイッチング素子のオン時間をＰＷＭ制御することを特徴とする、請求項１又は２に記載の電力変換装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置の制御方法に関するものである。
【背景技術】
【０００２】
図３に従来の実施例の構成を示す。同図において１０（１０１，１０２）はチップ状の電流センスエミッタ付のＩＧＢＴで、６はこのＩＧＢＴのメインエミッタ、７は電流センスエミッタである。この２つのＩＧＢＴ１０１，１０２のコレクタ同士とメインエミッタ同士は夫々共通に接続され、またゲート同士も夫々ゲート抵抗２を介して共通に接続されている。
【０００３】
また、各ＩＧＢＴ１０１，１０２の電流センスエミッタ７は夫々センス抵抗８（８１，８２）を介してメインエミッタ６に接続されている。ここでセンス抵抗８１と８２は同じ値とする。
【０００４】
なお、このセンス抵抗８には当該のＩＧＢＴのメインエミッタ６の電流に比例した電流が流れるように構成されており、このセンス抵抗８の両端の電圧から当該のＩＧＢＴのメイン電流を検出することができる。
【０００５】
ここで便宜上、各ＩＧＢＴ１０１，１０２の電流センスエミッタ７の出力点（つまり各電流センスエミッタ７とセンス抵抗８１，８２との接続点）を夫々Ａ、Ｂとする。
【０００６】
次に４（４１，４２）は夫々各ＩＧＢＴ１０１，１０２のゲート・メインエミッタ間に並列に接続されたＦＥＴ、５（５１，５２）は夫々ＦＥＴ４１，４２のゲートを制御するオペアンプである。
【０００７】
そしてオペアンプ５１の（＋）と（−）の各入力端子は夫々点ＡとＢに接続され、オペアンプ５２の（＋）と（−）の各入力端子は夫々点Ｂ、Ａに接続されている。
【０００８】
この図３の回路では、仮にＩＧＢＴ１０１のオン抵抗がＩＧＢＴ１０２のオン抵抗より低く、ＩＧＢＴ１０１の主電流（メインエミッタ電流）がＩＧＢＴ１０２の主電流より大きいとすると、ＩＧＢＴ１０１のセンス抵抗８１の両端電圧はＩＧＢＴ１０２のセンス抵抗８２の両端電圧より大、つまり点Ａの電位が点Ｂの電位より高くなる。
【０００９】
これによりオペアンプ５１はＦＥＴ４１をオン側に制御してＩＧＢＴ１０１のゲート電圧を下げ、その主電流を減少させる。
【００１０】
他方、オペアンプ５２はＦＥＴ４２をオフ側に制御してＩＧＢＴ１０２のゲート電圧を上げ、その主電流を増加させる。このようにして２つのＩＧＢＴ１０１，１０２の主電流がバランスさせるものである（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平９−２８９４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従来の電力変換装置の制御方法では、複雑な回路が必要でありコストも高くなってしま
うという課題があった。
【課題を解決するための手段】
【００１３】
前記従来の課題を解決する為に、本発明の電力変換装置の制御方法は、スイッチング素子のオンタイミングとオフタイミングをずらし、かつスイッチングの順序を入れ替えるようにしたものである。
【００１４】
これにより、複数の特性のばらつきのあるスイッチング素子を使用する場合でも、温度上昇を均一化することが可能としたものである。
【発明の効果】
【００１５】
本発明は、前述の課題を解決できるものであり、スイッチング素子の発熱の抑制を簡単に実現できるものである。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１における回路ブロック図
【図２】本発明の実施の形態１におけるスイッチング素子の動作のシーケンス図
【図３】従来の実施における回路ブロック図
【発明を実施するための形態】
【００１７】
（実施の形態１）
図１、図２を用いて請求項１、請求項２に記載の発明の実施の形態を説明する。
【００１８】
図１は交流電源１１と、交流電源１１の一方の相に直列に接続されるリアクタ１２と、リアクタ１２の出力と交流電源１１のもう一方の相が交流入力側に接続された全波整流用ダイオードブリッジ１３（以下ＤＢ１３）と、ＤＢ１３の直流出力に並列に接続される第一のスイッチング素子１４と、第二のスイッチング素子１５と、スイッチング素子１４，１５以降の直流出力の＋側に直列にアノードが接続されたファストリカバリダイオード１６（以下ＦＲＤ１６）と、ＦＲＤ１６のカソードと直流出力の−側に並列に接続された電解コンデンサ１７と、電解コンデンサ１７の両端の電圧を測定する電圧検出回路１８と、電解コンデンサに並列に接続される負荷１９と、電圧検出回路１８の出力などを用いてスイッチング素子１４、１５のスイッチングのタイミングやオン時間を制御する制御部２０と、交流電源１１の位相を検出し制御部へ出力する位相検出回路２１と、で構成された電力変換装置の回路ブロック図である。
【００１９】
本回路の動作を説明する。交流電源１１の電圧はＤＢ１３にて全波整流され、電解コンデンサ１７で平滑され、負荷１９に印加される。電圧検出回路１８は直流電圧を検出し制御部２０へ出力し、位相検出回路２１は交流電源１１の位相を検出し制御部２０へ出力する。この出力に基づきスイッチング素子１４，１５の制御を行い直流電圧の昇圧が可能であるほか、交流電源１１の電流が該正弦波になるように制御を行うことで、力率の改善、電源高調波の改善効果を得ることも出来る。
【００２０】
スイッチング素子１４、１５をオンすると交流電源１１がＤＢ１３とリアクタ１２を通して短絡される。リアクタ１２に流れる短絡電流はリアクタ１２の物性により保持されスイッチング素子１４、１５をオフした後も流れようとする。この保持電流をＦＲＤ１６を通して電解コンデンサ１７に蓄えることで電解コンデンサ１７の両端の電圧を上昇させ、より高い電圧を得ることが出来る。ＤＢ１３の出力電圧より電解コンデンサ１７の電圧の方が高くなってもＦＲＤ１６があるため電流は逆には流れない。
【００２１】
このとき、スイッチング素子１４、１５には短絡電流が流れ両端の電圧が０Ｖになるの
が理想であるが、一般に使用されるＦＥＴやＩＧＢＴなどのスイッチング素子にはターンオン時間やターンオフ時間があり、たとえばターンオン時には立ち上がり電流と電圧立下り電圧の積による損失が発生する。
【００２２】
通常複数のスイッチング素子を同時にスイッチングした場合、部品のばらつきによりどちらかの動作が瞬間的に遅れてしまうため常に損失を負担することになる。
【００２３】
しかし、本発明によれば図２に示すように、スイッチング素子１４、１５のオン時間を一定の時間ずらすことにより、たとえばオン時にはスイッチング素子１４が先にオンし、オン時の損失を負担するが、スイッチング素子１５が遅れてオンするときにはスイッチング素子１５に印加される電圧は該０Ｖとなっているためスイッチングの過渡状態よる損失は発生しない。
【００２４】
オフ時にはスイッチング素子１４が先にオフするが同じく印加される電圧は該０Ｖとなっておりスイッチングの過渡状態による損失は発生せず、スイッチング素子１５のオフ時にはオフ時の損失を負担することになり、交流電圧の位相によってスイッチング素子に印加される電圧が異なるためオフ時の損失の方が大きくなる。
【００２５】
オン時間中でも素子のオン抵抗や電圧降下により損失は発生する。このためオン時間を調整することで発熱が均等化できれば良いが、スイッチングの順序を一定周期で入れ替えることで、簡単に長期的に損失による発熱を一定化させることが出来るものである。
【００２６】
（実施の形態２）
実施の形態１に記載の電力変換装置において、スイッチング素子を高周波数でＰＷＭ制御することで力率を該１００％、高調波該０を達成することが出来る。この場合においても、実施の形態１と同様の損失が発生するため、たとえば交流電源１１の所定の周期ごと、あるいはスイッチング１パルスごとにスイッチングの順序を入れ替えることで、同様の効果を得ることが出来るものである。
【産業上の利用可能性】
【００２７】
本発明は、電力変換装置の駆動回路に幅広く適用できるものである。
【符号の説明】
【００２８】
２  ゲート抵抗
６  メインエミッタ
７  電流センスエミッタ
１１  交流電源
１２  リアクタ
１３  ダイオードブリッジ
１４  第一のスイッチング素子
１５  第二のスイッチング素子
１６  ファストリカバリダイオード
１７  電解コンデンサ
１８  電圧検出回路
１９  負荷
２０  制御部
２１  位相検出回路
４１  ＦＥＴ
４２  ＦＥＴ
５１  オペアンプ
５２  オペアンプ
８１  センス抵抗
８２  センス抵抗
１０１  電流センスエミッタ付ＩＧＢＴ
１０２  電流センスエミッタ付ＩＧＢＴ
【図１】
2011135673.tif 000003
【図２】
2011135673.tif 000004
【図３】
2011135673.tif 000005