(57)【要約】【課題】偽信号を抑制することができる固体撮像装置を提供することを課題とする。【解決手段】光電変換により画素信号を生成する複数の画素（２０１ａ〜２０１ｃ）と、前記複数の画素により生成された画素信号が出力される複数の信号出力線（２０４ａ〜２０４ｃ）と、前記信号出力線毎に設けられ、前記複数の信号出力線の画素信号を増幅する複数の増幅器（２０６）とを有し、前記増幅器は、同一の電圧ノード（ＶＢＬ）にゲート電極が接続される第１及び第２の電界効果トランジスタと、前記電圧ノードと前記第１及び第２の電界効果トランジスタのゲート電極との間に接続される第１の配線とを有し、前記第１及び第２の電界効果トランジスタは、前記複数の増幅器が配列される方向に対して垂直方向に配列され、前記第１の配線の材料は、前記第１及び第２の電界効果トランジスタのゲート電極の材料より抵抗率が小さいことを特徴とする固体撮像装置が提供される。【選択図】図２
2011222631.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により画素信号を生成する複数の画素と、
前記複数の画素により生成された画素信号が出力される複数の信号出力線と、
前記信号出力線毎に設けられ、前記複数の信号出力線の画素信号を増幅する複数の増幅器とを有し、
前記増幅器は、同一の電圧ノードにゲート電極が接続される第１及び第２の電界効果トランジスタと、前記電圧ノードと前記第１及び第２の電界効果トランジスタのゲート電極との間に接続される第１の配線とを有し、
前記第１及び第２の電界効果トランジスタは、前記複数の増幅器が配列される方向に対して垂直方向に配列され、
前記第１の配線の材料は、前記第１及び第２の電界効果トランジスタのゲート電極の材料より抵抗率が小さいことを特徴とする固体撮像装置。
【請求項２】
前記第１の配線は、
前記電圧ノードに接続される第２の配線と、
前記第２の配線に接続される第１のプラグと、
前記第１のプラグに接続される第３の配線と、
前記第３の配線及び前記第１の電界効果トランジスタのゲート電極間に接続される第２のプラグと、
前記第３の配線及び前記第２の電界効果トランジスタのゲート電極間に接続される第３のプラグとを有することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記第３の配線上において、前記第１のプラグは、前記第２のプラグと前記第３のプラグとの間に配置されることを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記第２の電界効果トランジスタのドレイン又はソースは、前記増幅器の出力端子に接続されることを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記第２の電界効果トランジスタのゲート電極は、前記増幅器の出力端子と容量結合されていることを特徴とする請求項４記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサのようなアクティブ型の固体撮像装置は、光電変換素子を含む画素と画素の電気信号を処理する信号処理回路とを有する。下記の特許文献１には、信号処理回路を有する固体撮像装置が開示されている。複数の画素の一列分は、信号出力線を介して画素信号を増幅又は信号処理をする信号処理回路に接続されている。画素面積の縮小化による感度低下を補うために信号処理回路において高ゲインをかける手法が有効である。そのため、トランジスタによって構成されたカスコード回路が用いられた増幅器が使用される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２１７１５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年の多画素化による画素サイズの縮小化に伴い、信号処理回路のレイアウト寸法も縮小する必要がある。２次元行列状に配列された画素の列方向に配置される信号処理回路はマトリクスの縦方向に細長く配置されるが、画素サイズが縮小するとより細い幅に回路をレイアウトする必要がある。特許文献１において、信号処理回路レイアウトの幅を縮小するためには、トランジスタの各寸法を縮小するか，トランジスタのチャネルの向きを変更する必要がある。トランジスタの各寸法は回路の電源電圧、製造工程で使用する露光機の解像度および位置合わせ精度などで制約される。特に、電源電圧は固体撮像装置の性能上、容易には低減できない。何故なら固体撮像装置の信号処理回路はアナログ回路で構成されており、電源電圧の低下がダイナミックレンジの低下に直結するからである。配線の幅が狭くなると、配線の抵抗が大きくなり、電圧が変動した際の信号の変動を抑制しにくくなる。これにより、一部の信号処理回路の信号により、他の信号処理回路の信号に「偽信号」が生じるという課題が発生する。
【０００５】
本発明の目的は、偽信号を抑制することができる固体撮像装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の固体撮像装置は、光電変換により画素信号を生成する複数の画素と、前記複数の画素により生成された画素信号が出力される複数の信号出力線と、前記信号出力線毎に設けられ、前記複数の信号出力線の画素信号を増幅する複数の増幅器とを有し、前記増幅器は、同一の電圧ノードにゲート電極が接続される第１及び第２の電界効果トランジスタと、前記電圧ノードと前記第１及び第２の電界効果トランジスタのゲート電極との間に接続される第１の配線とを有し、前記第１及び第２の電界効果トランジスタは、前記複数の増幅器が配列される方向に対して垂直方向に配列され、前記第１の配線の材料は、前記第１及び第２の電界効果トランジスタのゲート電極の材料より抵抗率が小さいことを特徴とする。
【発明の効果】
【０００７】
第１の配線の抵抗を下げることにより、一部の増幅器の出力信号によって生じる他の増幅器の偽信号を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態による固体撮像装置の構成例を示す図である。
【図２】第１の実施形態の固体撮像素子の等価回路図である。
【図３】第１の実施形態の増幅器の等価回路図である。
【図４】第１の実施形態の固体撮像装置の読み出し模式図である。
【図５】第１の実施形態の増幅器のパターンレイアウト図である。
【図６】第１の実施形態の増幅器の断面図である。
【図７】第２の実施形態の増幅器のパターンレイアウト図である。
【図８】第１の実施形態の固体撮像装置の入出力の模式図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の構成例を示すブロック図である。固体撮像装置は、例えばデジタル一眼レフカメラ、コンパクトデジタルカメラ、ビデオカメラ、携帯用デジタルカメラ、放送用デジタルカメラ等である。固体撮像装置は、光学系１０１、固体撮像素子１０２、ＡＦＥ１０３、ＤＦＥ１０４、画像エンジン１０５、タイミングジェネレータ１０６、レンズ制御部１０７、カメラ制御部１０８、インターフェース１０９等を有する。ＡＦＥ１０３はアナログフロントエンドであり、ＤＦＥはデジタルフロントエンドである。光学系１０１は、被写体からの入射光を固体撮像素子２の撮像面上に結像するレンズ１０１ａと、当該レンズ１０１ａ、シャッタ１０１ｃを経た入射光の光量を制御する絞り１０１ｂと、固体撮像素子１０２への光入射時間を制御するシャッタ１０１ｃを有している。レンズ制御部１０７は、光学系１０１を制御する。固体撮像素子１０２は、光学系１０１を通して入射した光を画素単位で光電変換して画像信号を電気信号として出力する。タイミングジェネレータ１０６は、固体撮像素子１０２を制御する。ＡＦＥ１０３は、固体撮像素子１０２により出力される画像信号に対してアナログ信号処理を行う。ＤＦＥ１０４は、ＡＦＥ１０３の出力信号に対してデジタル信号処理を行う。画像エンジン１０５は、カメラ制御部１０８との通信により、画像処理を行い、画像信号を出力する。インターフェース１０９は、カメラ制御部１０８との通信により、外部に対して信号の入出力を行う。カメラ制御部１０８は、レンズ制御部１０７、タイミングジェネレータ１０６、ＡＦＥ１０３及びＤＦＥ１０４を制御する。
【００１０】
図２は、図１の固体撮像素子１０２の構成例を示す回路図である。固体撮像素子１０２は、例えばＣＭＯＳイメージセンサである。画素２０１ａ、２０１ｂ、２０１ｃは、それぞれ、フォオダイオード２１３及び複数のトランジスタ２１４、２１５を有する。フォトダイオード２１３は、光電変換により画素信号を生成する光電変換素子である。トランジスタ２１４は、フォトダイオード２１３により生成された画素信号を読み出すための転送トランジスタである。トランジスタ２１５は、転送トランジスタ２１４により読み出された画素信号を信号出力線２０４ａ、２０４ｂ、２０４ｃに出力するための行選択トランジスタである。配線２０２、２０３は、垂直走査回路に接続され、画素２０１ａ、２０１ｂ、２０１ｃの信号を読み出すためのパルス信号を供給する配線であり、水平方向に画素２０１ａ、２０１ｂ、２０１ｃに共通に接続される。２０４ａ、２０４ｂ、２０４ｃは、画素２０１ａ、２０１ｂ、２０１ｃにより生成された画素信号が出力される信号出力線である。信号処理回路２０５ａ、２０５ｂ、２０５ｃは、それぞれ、増幅器２０６、複数の容量２１６，２１７及びトランジスタを有し、信号出力線２０４ａ、２０４ｂ、２０４ｃ毎に設けられ、信号出力線２０４ａ、２０４ｂ、２０４ｃの画素信号を増幅する。信号処理回路２０５ａ、２０５ｂ、２０６ｃの出力信号は、トランジスタ２０７ａ、２０７ｂ、２０７ｃを介して容量２０８ａ、２０８ｂ、２０８ｃで保持される。水平走査回路から順次供給される制御線２１１ａ、２１１ｂ、２１１ｃの信号により、トランジスタ２０９ａ、２０９ｂ、２０９ｃが順次オンし、容量２０８ａ〜２０８ｃに保持された信号は水平信号出力線２１０に読み出される。アンプ２１２は、水平信号出力線２１０の信号を増幅して出力する。
【００１１】
図３は、図２の増幅器２０６の構成例を示す回路図である。図３に示すように、図２の電圧ＶＢＬは、所定の方向に配線が設けられ、各信号処理回路２０５ａ〜２０５ｃの増幅器２０６のカスコード回路に共通に入力される。図２では簡単のために３行３列の画素配列を例にあげているが、実際には多くの信号処理回路が配列されている。また、電圧ＶＲＥＦ、ＶＢＴ、ＶＢＨ、ＶＢＬ、駆動信号ＰＣ０Ｒ等も同様に各信号処理回路２０５ａ〜２０５ｃに入力される。
【００１２】
図３において、第１の電界効果トランジスタ１１０１及び第２の電界効果トランジスタ１１０２は、ゲート電極に同一の電圧ＶＢＬのノードが接続されるカスコード回路である。カスコード回路を構成するトランジスタ１１０１と１１０２のゲート間の距離が大きくなると、ゲート配線２１８に寄生抵抗が生じる。容量２１９は、トランジスタ１１０２のゲート−ドレイン間に生じる寄生容量である。ゲート−ドレイン（又はソース）間容量２１９は、図３に限らずＭＯＳトランジスタであれば生じるゲートまたはゲートに接続されている配線とドレインに接続されている配線との寄生容量によっても発生する。トランジスタ１１０３はトランジスタ１１０１に直列に接続され、トランジスタ１１０４はトランジスタ１１０２に直列に接続される。Ａ点は、トランジスタ１１０２のゲートであり、寄生抵抗２１８を介して電圧ＶＢＬが供給される。トランジスタ１１０６は、トランジスタ１１０１及び１１０３に対して直列に接続され、ゲートに正入力信号ＩＮ＋を入力する。トランジスタ１１０５は、トランジスタ１１０２及び１１０４に対して直列に接続され、ゲートに負入力信号ＩＮ−を入力する。
【００１３】
図４は、図２の信号処理回路２０５ａ、２０５ｂ、２０５ｃの出力波形を示す図である。画素２０１ａは光を照射して明部にし、画素２０１ｂ、２０１ｃは暗部、もしくは遮光した場合の各信号処理回路２０５ａ、２０５ｂ、２０５ｃの出力と図３のＡ点の電圧ＶＢＬの変動を示している。時刻ｔ１に、垂直走査回路から配線２０２を介して画素２０１ａ〜２０１ｃの行選択トランジスタ２１５のゲートにハイレベルの選択パルス信号φ２０２が供給され、行選択トランジスタ２１５がオンする。次に、時刻ｔ２に、垂直走査回路から配線２０３を介して画素２０１ａ、２０１ｂ、２０１ｃの転送トランジスタ２１４のゲートにハイレベルの転送パルス信号φ２０３が供給され、転送トランジスタ２１４がオンする。画素２０１ａ、２０１ｂ、２０１ｃのフォトダイオード２１３の画素信号は、信号出力線２０４ａ、２０４ｂ、２０４ｃを介してそれぞれ信号処理回路２０５ａ、２０５ｂ、２０５ｃに入力される。明部の画素２０１ａに対応する信号処理回路２０５ａの出力ＯＵＴが信号の大きさに比例して上昇する。すると、寄生容量２１９を介して、電圧ＶＢＬが与えられている信号処理回路２０５ａ〜２０５ｃのＡ点にΔＶＢＬの電位変動が生ずる。この変動は、寄生容量２１９による、明部の画素２０１ａに対応する信号処理回路２０５ａの出力ＯＵＴとＡ点の容量結合の結果である。即ち、信号処理回路２０５ａの出力ＯＵＴの光信号（ｓｉｇ）に応じて、信号処理回路２０５ａの増幅器２０６のＡ点の電位がΔＶＢＬ変動する。また、信号処理回路２０５ａ〜２０５ｃは、水平方向に共通の配線で電圧ＶＢＬが供給されているため、明部の信号処理回路２０５ａのＡ点のΔＶＢＬの変動が暗部の信号処理回路２０５ｂ、２０５ｃにも影響する。その結果、信号処理回路２０５ｂ、２０５ｃのＡ点の電位がΔＶＢＬ変動し、その変動が更に暗部の信号処理回路２０５ｂ、２０５ｃの出力ＯＵＴを変動させる。この信号処理回路２０５ｂ、２０５ｃの出力ＯＵＴの変動は本来の画像信号ではない「偽信号」である。
【００１４】
電圧ＶＢＬを供給する電源回路は、これらの電位変動を抑えるべく電流を引き込み、本来の電圧ＶＢＬに戻そうとするが、寄生抵抗２１８により長い時間を要する（期間ｔ２〜ｔ３）。限られた時間の中で信号処理回路２０５ａ〜２０５ｃの信号読み出しが完了する場合、Ａ点の電位上昇が残る。暗部の信号処理回路２０５ｂ、２０５ｃでは、Ａ点が電圧上昇すると、トランジスタ１１０２のゲート−ドレイン間容量２１９により出力端子ＯＵＴの電位が上昇し、本来の暗部信号より明るい偽信号を出力する。信号読み出し時間（期間ｔ２〜ｔ３）を長くすれば、この問題は緩和されるが、駒速やフレームレートが低下する。また、詳細な説明は省略するが、電圧ＶＢＨについてもトランジスタ１１０３及び１１０４のゲートに寄生抵抗が生じると同じ問題が生じる。
【００１５】
図２は画素配列が３×３の場合を例示しているが、実際は図８（Ａ）及び（Ｂ）のように数千列×数千行の画素配列になる。図８（Ａ）は入射光の画素領域の様子を示し、画素領域は明部Ｌ及び暗部Ｄを有する。図８（Ｂ）は固体撮像装置の出力画像を示し、偽信号Ｆの画像が生じる。偽信号Ｆは、明部Ｌと同じ行の左右の暗部Ｄで生じる。数千列の信号処理回路２０５ａ〜２０５ｃ等の出力が上昇すると、数千列の寄生容量２１９による容量結合を受けるので、ΔＶＢＬは非常に大きくなり、偽信号が大きくなる。以上では、Ａ点の電位が上昇する場合の偽信号を例にあげたが、Ａ点の電位が下降する場合、実際の入射光よりも暗い出力を与える偽信号を出力することになる。本実施形態では、カスコード回路を構成するトランジスタ１１０１及び１１０２のゲートと電圧ＶＢＬを供給する配線の間の寄生抵抗２１８を低減することで、変動電位ΔＶＢＬを抑制する。
【００１６】
図５は、本実施形態の固体撮像素子１０２の信号処理回路２０５ａ〜２０５ｃの増幅器２０６のパターンレイアウト図である。信号処理回路２０５ａ〜２０５ｃは、画素２０１ａ〜２０１ｃから画素信号が読み出される複数の信号出力線２０４ａ〜２０４ｃに対応して形成され、画素信号を増幅又は信号処理を行う信号処理回路であり、カスコード回路を有する増幅器２０６を含む。１１０１Ｇ、１１０２Ｇはカスコード回路を含むトランジスタ１１０１、１１０２のゲート電極であり、ゲート電極と同じ材料であるポリシリコンを主成分とする材料で電気的に接続されている。１１０５Ｇはトランジスタ１１０５の負入力信号ＩＮ−の負入力ゲート電極、１１０６Ｇはトランジスタ１１０６の正入力信号ＩＮ＋の正入力ゲート電極である。４０２はカスコード回路に供給する電圧ＶＢＬを導く導電材料の配線であり、信号処理回路２０５ａ〜２０５ｃの配列の方向Ｘに配置されており、複数の信号処理回路２０５ａ〜２０５ｃ内の増幅器２０６のカスコード回路に供給されている。４０３は異なる配線層を接続するプラグであり、配線４０２と４０４を接続する。４０４はカスコード回路を構成するトランジスタ１１０１、１１０２のゲート電極１１０１Ｇ、１１０２Ｇを接続する導電材料の配線であり、配線４０２とは直交し、別層である。４０５、４０６は異なる配線層を接続するプラグであり、配線４０４とゲート電極１１０１Ｇ、１１０２Ｇとを接続する。
【００１７】
図６（Ａ）〜（Ｃ）は、図５のＶ−Ｖ’断面図である。図６（Ａ）において、４０７は各種の電圧を供給する導電材料の配線であり、信号処理回路２０５ａ〜２０５ｃの配列の方向に配置されており、信号処理回路２０５ａ〜２０５ｃに共通で供給される電源電圧配線として使用される。配線４０２、４０３、４０４、４０５、４０６の材料は、ゲート電極１１０１Ｇ、１１０２Ｇの材料より抵抗率が小さいものを用いることにより、配線４０２から低抵抗で電圧ＶＢＬをゲート電極１１０１Ｇ、１１０２Ｇに供給することができる。その結果、出力端子ＯＵＴの変化によって電圧ＶＢＬが変動しても短い時間で電荷を充放電し、本来の電圧ＶＢＬをカスコード回路に供給することができた。その結果、一部の信号処理回路２０５ａの出力信号による他の信号処理回路２０５ｂ、２０５ｃの出力信号への影響による偽信号を低減でき、入射光を忠実に反映した信号を得ることができた。また、図６（Ｂ）のようにプラグ４０５、４０６を複数用いても良い。また、図６（Ｃ）のように、配線４０２でゲート電極１１０１Ｇと１１０２Ｇを接続してもよい。
【００１８】
カスコード回路を構成するトランジスタ１１０１と１１０２の間には正入力トランジスタ１１０６が位置することが多く、その場合は図２の基準電圧ＶＲＥＦの配線層４０７を水平方向に配置することになる。その場合は、図６（Ａ）、（Ｂ）のように、配線層４０２とは異なる配線層４０３を直交させて、ゲート電極１１０１Ｇ及び１１０２Ｇを接続する方法が有効となる。
【００１９】
また、本実施形態では、トランジスタのゲート電極１１０１Ｇ及び１１０２Ｇの材料がポリシリコンである場合を例に説明した。Ｃｏ、Ｗ、Ｔｉ、Ｎｉ等の金属シリサイドを用いることでソース−ドレイン抵抗を低減する手法がある。これらのシリサイド化では、ポリシリコン抵抗のおよそ数分の１に抵抗が下がる。
【００２０】
一方、本実施形態のように、配線４０２、４０３、４０４、４０５、４０６の配線材料としてアルミニウムや銅を用いることにより、ゲート電極１１０１Ｇ及び１１０２Ｇのポリシリコンのおよそ千分の一に抵抗を下げることができる。本実施形態の配置、接続形態を採用すれば、ポリシコンでもポリサイドでも材料抵抗の低減効果以上の効果が得られる。
【００２１】
増幅器２０６は、第１の電界効果トランジスタ１１０１、第２の電界効果トランジスタ１１０２及び第１の配線４０２〜４０６を有する。第１の電界効果トランジスタ１１０１のゲート電極１１０１Ｇ及び第２の電界効果トランジスタ１１０２のゲート電極１１０２Ｇは、同一の電圧ノード（ＶＢＬ）に接続される。第１の配線４０２〜４０６は、電圧ノード（ＶＢＬ）と第１及び第２の電界効果トランジスタ１１０１、１１０２のゲート電極１１０１Ｇ、１１０２Ｇとの間に接続される。第１及び第２の電界効果トランジスタ１１０１、１１０２は、複数の増幅器２０６が配列される方向Ｘに対して垂直方向Ｙに配列される。第１の配線４０２〜４０６の材料は、第１及び第２の電界効果トランジスタ１１０１、１１０２のゲート電極１１０１Ｇ、１１０２Ｇの材料より抵抗率が小さい。
【００２２】
第１の配線４０２〜４０６は、第２の配線４０２と、第１のプラグ４０３と、第３の配線４０４と、第２のプラグ４０５と、第３のプラグ４０６とを有する。第２の配線４０２は、電圧ノード（ＶＢＬ）に接続される。第１のプラグ４０３は、第２の配線４０２に接続される。第３の配線４０４は、第１のプラグ４０３に接続される。第２のプラグ４０５は、第３の配線４０４及び第１の電界効果トランジスタ１１０１のゲート電極１１０１Ｇ間に接続される。第３のプラグ４０６は、第３の配線４０４及び第２の電界効果トランジスタ１１０２のゲート電極１１０２Ｇ間に接続される。第３の配線４０４上において、第１のプラグ４０３は、第２のプラグ４０５と第３のプラグ４０６との間に配置される。第２の電界効果トランジスタ１１０２のドレイン又はソースは、増幅器２０６の出力端子ＯＵＴに接続される。第２の電界効果トランジスタ１１０２のゲート電極１１０２Ｇは、寄生容量２１９により増幅器２０６の出力端子ＯＵＴと容量結合されている。
【００２３】
画素面積の縮小化による感度低下を補うために信号処理回路２０５ａ〜２０５ｃにおいて高ゲインを掛ける手法、或いは図２の容量２１６及び２１７の容量比を可変にすることでゲイン切り替え機能を持つ信号処理回路２０５ａ〜２０５ｃを用いることができる。一般的に、高ゲインの回路は応答性が悪くなり、信号処理時間や読み出し時間が長くなる。そのような状況では、ゲート電極１１０１Ｇ及び１１０２Ｇ間の抵抗が大きいことによって生じるΔＶＢＬの電位変動は、この電位変動を吸収する時間（期間ｔ１〜ｔ３）が大きくなるが故に、高速化の妨げとなる。従って、本実施形態による効果は、多画素化による画素縮小、周辺回路の縮小でより顕著となる。
【００２４】
（第２の実施形態）
図７は、本発明の第２の実施形態による信号処理回路２０５ａ〜２０５ｃの増幅器２０６のパターンレイアウト図である。トランジスタ１１０１、１１０２、１１０５、１１０６は、櫛歯形状のゲート電極１１０１Ｇ、１１０２Ｇ、１１０５Ｇ、１１０６Ｇを有する。これにより、各トランジスタ１１０１、１１０２、１１０５、１１０６は、複数のトランジスタの並列接続回路で構成されるので、チャネル幅Ｗを広くし、高いｇｍを得て、高い開ループゲインを得ることができる。その場合、カスコード回路を構成するトランジスタ１１０１のゲート電極１１０１Ｇとトランジスタ１１０２のゲート電極１１０２Ｇの距離Ｄ１４がさらに大きくなる為、本実施形態の効果はさらに顕著になる。また、第１の実施形態と同様に、シリサイドゲート材料であっても本実施形態の効果は得られる。
【００２５】
第１及び第２の実施形態によれば、信号処理回路２０５ａ〜２０５ｃのカスコード回路を構成する複数のトランンジスタ１１０１、１１０２のゲート電極１１０１Ｇ、１１０２Ｇに接続する配線４０２〜４０６の抵抗を下げる。これにより、一部の信号処理回路２０５ａの増幅器２０６の出力信号によって生じる他の信号処理回路２０５ｂ、２０５ｃの増幅器２０６の偽信号を抑制することができる。
【００２６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００２７】
２０１ａ〜２０１ｃ  画素、２０４ａ〜２０４ｃ  信号出力線、２０６  増幅器、１１０１〜１１０６  トランジスタ、１１０１Ｇ〜１１０６Ｇ  トランジスタのゲート電極、４０２，４０４  配線、４０３，４０５，４０６  プラグ
【図１】
2011222631.tif 000003
【図２】
2011222631.tif 000004
【図３】
2011222631.tif 000005
【図４】
2011222631.tif 000006
【図５】
2011222631.tif 000007
【図６】
2011222631.tif 000008
【図７】
2011222631.tif 000009
【図８】
2011222631.tif 000010