(57)【要約】【課題】最小限の検査回路の付加により製造段階での欠陥を効率的に発見し得る検査装置とレーザーリペア装置を組み合わせることにより、検査とリペアとが同一装置上で実行でき、装置コスト、スペースの低減およびアレイ基板の搬送等に要する手間を省くことにより製造コストの低減を目的とする。【解決手段】  アレイ基板に単純な検査用の回路を追加することにより、従来は大掛かりな検査装置で検査をしていた検査を簡易な検査装置で検査することを可能とすると共に、該簡易な検査装置とレーザーリペア装置とを組み合わせることにより、アレイ基板に不良が発見された場合には、不良箇所に関する位置情報等をリペア装置に渡すことができアレイ基板を同一装置による連続処理が出来る。【選択図】図１−１
2011065119.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に画素電極、前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板において、前記複数のデータ線毎に接続された検査用のセンスアンプと基準キャパシターを有することを特徴とする自己検査回路を内蔵するアレイ基板において、
前記アレイ基板を保持する保持部と、前記アレイ基板に対して、３軸方向に自由に移動する、アレイ基板に接触するコンタクトプローブ部とレーザーリペア部とを一体化した検査リペアヘッドと前記検査リペアヘッドを制御する制御基板部と、アレイ基板検査を行う検査基板部と、中央処理部と、を有することにより、アレイ基板を簡易に検査し、欠陥が発見された場合には効率的に修復できることを特徴とするテスト・リペア連続処理装置
【請求項２】
絶縁基板上に画素電極、前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板において、前記複数のデータ線毎に接続された検査用のセンスアンプと基準キャパシターを有することを特徴とする自己検査回路を内蔵するアレイ基板において、
前記アレイ基板を保持する保持部と、前記アレイ基板に対して、３軸方向に自由に移動して、アレイ基板に接触するコンタクトプローブ部とレーザーリペア部と配線を接続修復するリペア部を一体化した検査リペアヘッドと前記検査リペアヘッドを制御する制御基板部と、アレイ基板検査を行う検査基板部と、中央処理部と、を有することにより、アレイ基板を簡易に検査し、欠陥が発見された場合には効率的に修復できることを特徴とするテスト・リペア連続処理装置
【請求項３】
上記請求項１，２においてアレイ基板に接触するコンタクトプローブ部が少なくとも９０度、１８０度、２７０度のいずれか、若しくは全て回転するテスト・リペア連続処理装置
【請求項４】
上記請求項１，２，３において、アレイ基板を保持するステップと、３軸方向に自由に移動する検査リペアヘッドに搭載のコンタクトプローブによりアレイ基板に接触し検査するステップと、３軸方向に自由に移動する検査リペアヘッドに搭載のレーザーリペア部或いは配線を接続修復するリペア部により、不良を修復するステップと、を有することにより、効率的にアレイ基板の検査と不良部の修復を可能とすることを特徴とする方法。
【請求項５】
絶縁基板上に画素電極、前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板において、前記複数のデータ線毎に接続された検査用のセンスアンプと基準キャパシターを有することを特徴とする自己検査回路を内蔵するアレイ基板において、
前記アレイ基板を保持する保持部と、前記アレイ基板に対して、複数の製品パネルに検査コンタクトが出来るコンタクトプローブユニットと３軸方向に自由に移動して、アレイ基板を修復するレーザーリペアヘッドと前記レーザーリペアヘッドを制御する制御基板部と、アレイ基板検査を行う検査基板部と、中央処理部と、を有することにより、アレイ基板を簡易に検査し、欠陥が発見された場合には効率的に修復できることを特徴とするテスト・リペア連続処理装置
【請求項６】
絶縁基板上に画素電極、前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板において、前記複数のデータ線毎に接続された検査用のセンスアンプと基準キャパシターを有することを特徴とする自己検査回路を内蔵するアレイ基板において、
前記アレイ基板を保持する保持部と、前記アレイ基板に対して、複数の製品パネルに検査コンタクトが出来るコンタクトプローブユニットと３軸方向に自由に移動して、アレイ基板を修復するレーザーリペア部と配線を接続修復するリペア部を一体化したリペアヘッドと前記リペアヘッドを制御する制御基板部と、アレイ基板検査を行う検査基板部と、中央処理部と、を有することにより、アレイ基板を簡易に検査し、欠陥が発見された場合には効率的に修復できることを特徴とするテスト・リペア連続処理装置
【請求項７】
上記請求項５，６において、アレイ基板を保持するステップと、アレイ基板に対して、複数の製品パネルに検査コンタクトが出来るコンタクトプローブユニットをアレイ基板に接触させて複数パネルを同時に検査するステップと、３軸方向に自由に移動する検査リペアヘッドに搭載のレーザーリペア部或いは配線を接続修復するリペア部により、不良を修復するステップと、を有することにより、効率的にアレイ基板の検査と不良部の修復を可能とすることを特徴とする方法。
【請求項８】
上記請求項１，２，３においてコンタクトプローブとリペア部を含む検査リペアヘッドを固定しアレイ基板保持部を３軸方向に自由に移動することを特徴とするテスト・リペア連続処理装置
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、ＦＰＤアレイ基板の検査装置および該検査装置で特定された欠陥を修復するリペア装置に関する。
【背景技術】
【０００２】  近年、表示装置の主流はアクティブマトリックス型の液晶表示装置になりつつある。このアクティブマトリックス型の液晶表示装置が従来のブラウン管テレビに代わり家庭用の液晶テレビとして普及するにつれて、表示画面の大型化とともに価格競争も厳しくなりつつあり、製造コストを低減する必要がある。【０００３】  表示画面の大型化に伴い、表示装置あたりの画素数が増加し、画素電極の配列ピッチは年々微細なものとなりつつある、その結果、不良が生じやすくなる。また、配列ピッチが微細となり、画素数が増加すると、検査装置も大掛かりで高価なものとなり、検査のために基板に電気的に接触するためのプローブも微細で、プローブのピンの本数が増加するために高価なものとなる。この様な状況のために、製造コストを低減するためには、検査コストの低減が重要な課題となっている。【０００４】  このような状況下において、製造コストを低減するためには、製品の機能や製造歩留まりの改善が必要であり、検査方法を考慮した設計をし、高額な検査装置の必要性を最小限にすることが重要な課題である。【０００５】  この課題に対して、発明者は簡易な検査回路を設計段階で付加することにより、マザー基板上に配置されたアレイ基板を、大掛かりな検査装置を用いるのではなく、簡易な検査装置により、検査と不良箇所の特定を可能とする検査装置を提案した。【０００６】  さらに、当該不良が発見された場合に、マザー基板上に配置されたアレイ基板が配置されたマザー基板を保持部にセットしなおすことなく、リペア装置で修復することができれば、製造工程の効率化が可能である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３８７９６６８号
【特許文献２】特許第２７２８７４８号
【特許文献３】特開２００５−２４５５８
【特許文献４】特開２００２−３５１４３０
【発明の概要】
【発明が解決しようとする課題】
【０００８】  そこで、発明者は、アクティブマトリックス型のアレイ基板を設計する際に、該基板に検査を容易にする回路を付加し、該基板に対して簡易な検査用装置により検査を可能とするとともに、不良が発見された場合には、マザー基板内のアレイ基板をセットしなおすことなくそのまま、リペア装置で不良を修復し得るアレイ基板検査機能付リペア装置を提供することを課題とした。
【課題を解決するための手段】
【０００９】前記目的を達成するために、請求項１に記載された発明は、絶縁基板上に画素電極、前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板において、前記複数のデータ線毎に接続された検査用のセンスアンプと基準キャパシターを有することを特徴とする自己検査回路を内蔵するアレイ基板において、
前記アレイ基板を保持する保持部と、前記アレイ基板に対して、３軸方向に自由に移動する、アレイ基板に接触するコンタクトプローブ部とレーザーリペア部とを一体化した検査リペアヘッドと前記検査リペアヘッドを制御する制御基板部と、アレイ基板検査を行う検査基板部と、中央処理部と、を有することにより、アレイ基板を簡易に検査し、欠陥が発見された場合には効率的に修復できることを特徴とするテスト・リペア連続処理装置【００１０】  請求項２に記載された発明は、絶縁基板上に画素電極、前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板において、前記複数のデータ線毎に接続された検査用のセンスアンプと基準キャパシターを有することを特徴とする自己検査回路を内蔵するアレイ基板において、
前記アレイ基板を保持する保持部と、前記アレイ基板に対して、３軸方向に自由に移動して、アレイ基板に接触するコンタクトプローブ部とレーザーリペア部と配線を接続修復するリペア部を一体化した検査リペアヘッドと前記検査リペアヘッドを制御する制御基板部と、アレイ基板検査を行う検査基板部と、中央処理部と、を有することにより、アレイ基板を簡易に検査し、欠陥が発見された場合には効率的に修復できることを特徴とするテスト・リペア連続処理装置【００１１】請求項３に記載された発明は、請求項１，２においてアレイ基板に接触するコンタクトプローブ部が少なくとも９０度、１８０度、２７０度のいずれか、若しくは全て回転するテスト・リペア連続処理装置【００１２】請求項４に記載された発明は、請求項１，２，３において、アレイ基板を保持するステップと、３軸方向に自由に移動する検査リペアヘッドに搭載のコンタクトプローブによりアレイ基板に接触し検査するステップと、３軸方向に自由に移動する検査リペアヘッドに搭載のレーザーリペア部或いは配線を接続修復するリペア部により、不良を修復するステップと、を有することにより、効率的にアレイ基板の検査と不良部の修復を可能とすることを特徴とする方法。【００１３】請求項５に記載された発明は、絶縁基板上に画素電極、前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板において、前記複数のデータ線毎に接続された検査用のセンスアンプと基準キャパシターを有することを特徴とする自己検査回路を内蔵するアレイ基板において、
前記アレイ基板を保持する保持部と、前記アレイ基板に対して、複数の製品パネルに検査コンタクトが出来るコンタクトプローブユニットと３軸方向に自由に移動して、アレイ基板を修復するレーザーリペアヘッドと前記レーザーリペアヘッドを制御する制御基板部と、アレイ基板検査を行う検査基板部と、中央処理部と、を有することにより、アレイ基板を簡易に検査し、欠陥が発見された場合には効率的に修復できることを特徴とするテスト・リペア連続処理装置【００１４】請求項６に記載された発明は、絶縁基板上に画素電極、前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板において、前記複数のデータ線毎に接続された検査用のセンスアンプと基準キャパシターを有することを特徴とする自己検査回路を内蔵するアレイ基板において、
前記アレイ基板を保持する保持部と、前記アレイ基板に対して、複数の製品パネルに検査コンタクトが出来るコンタクトプローブユニットと３軸方向に自由に移動して、アレイ基板を修復するレーザーリペア部と配線を接続修復するリペア部を一体化したリペアヘッドと前記リペアヘッドを制御する制御基板部と、アレイ基板検査を行う検査基板部と、中央処理部と、を有することにより、アレイ基板を簡易に検査し、欠陥が発見された場合には効率的に修復できることを特徴とするテスト・リペア連続処理装置【００１５】請求項７に記載された発明は、請求項５，６において、アレイ基板を保持するステップと、アレイ基板に対して、複数の製品パネルに検査コンタクトが出来るコンタクトプローブユニットをアレイ基板に接触させて複数パネルを同時に検査するステップと、３軸方向に自由に移動する検査リペアヘッドに搭載のレーザーリペア部或いは配線を接続修復するリペア部により、不良を修復するステップと、を有することにより、効率的にアレイ基板の検査と不良部の修復を可能とすることを特徴とする方法。【００１６】請求項８に記載された発明は、請求項１，２，３においてコンタクトプローブとリペア部を含む検査リペアヘッドを固定しアレイ基板保持部を３軸方向に自由に移動することを特徴とするテスト・リペア連続処理装置
【発明の効果】
【００１７】  アレイ基板に簡易な検査用の回路を付加することによりマザー基板上のアレイ基板を検査する検査装置を簡易なものとでき、該簡易な検査装置とリペア装置とを組み合わせることにより検査とリペアとを同一装置上で実行でき、装置コスト、スペースコストの削減に加えて、アレイ基板の搬送に要する手間が省けて、製造コストの低減が可能となる。
【図面の簡単な説明】
【００１８】
【図１−１】本発明の実施の形態１に係るアレイ基板と該検査方法の概要を示す説明図である。
【図１−２】本発明の実施の形態２に係るアレイ基板と該検査方法の概要を示す説明図である。
【図２】本発明に係るアレイ基板の検査とリペア装置によるリペアの方法の概要を示すフローチャートである。
【図３】本発明の実施の形態に係るアレイ基板アレイ基板検査・リペア連続処理装置のうちアレイ基板検査部分の第１のタイプの概要を示す説明図である。
【図４】図３に示された本発明の実施の形態に係るアレイ基板アレイ基板検査・リペア連続処理装置のうちアレイ基板検査部分の第１のタイプにおけるシフトレジスターの代わりにＣＣＤを利用するという検査装置の構成の概略を示す説明図である。
【図５】本発明の実施の形態に係るアレイ基板検査・リペア連続処理装置のうち検査機能を発揮する部分の第３のタイプのシフトセレクト型ＴＦＴ基板検査装置の概要を示す説明図である。
【図６】図１に示された本発明の実施の形態に係るアレイ基板検査・リペア連続処理装置のうち検査機能を発揮する部分の回路を例示的に示した模式図である。
【図７】本発明の実施の形態に係るアレイ基板検査・リペア連続処理装置のうち検査機能を発揮する部分の第３のタイプのシフトセレクト型ＴＦＴ基板検査装置における検査方法を示すフローチャートである。
【発明を実施するための形態】
【００１９】  図１−１は本発明に係るアレイ基板検査・リペア連続処理装置の概略を示す説明図である。図１−１において、１０００はアレイ基板である、１００３は簡易検査装置のコンタクトプローブであり、１００７は制御基板であり、１００６はパソコンである。簡易検査装置はコンタクトプローブ１００３、制御基板１００７およびパソコン１００６を有する。１００２はレーザーリペア部であり、レーザーリペア部はパソコン１００６と制御基板１００７により制御される。アレイ基板１０００が保持部に固定され、コンタクトプローブ１００３を含む検査リペアヘッド１００５がＸ−Ｙ方向に自在に移動でき、必要な場合にはＺ軸方向にも移動できる。なお、マザー基板１０００はＸ−Ｙ保持部により保持されるとともに、Ｘ−Ｙ方向に自在に移動でき、必要な場合にはＺ軸方向にも移動できるものであってもよい。図１−２はコンタクトプローブをプローブフレーム上に配置し一括で複数のパネルに同時にコンタクトし、検査を短時間に終わらせ、その後リペアする機構である。
【００２０】  次に、アレイ基板検査・リペア連続処理装置のうち検査装置について説明する。
アレイ基板の検査装置に関する第１のタイプとして、アクティブマトリックス型のアレイ基板の信号線毎に検査用画素を設置し、全ての画素に検査用のデータを書き込み、該検査用画素と表示領域の画素に書き込まれたデータをゲートラインに接続される画素毎に比較して、デジタル的に良否の判定し、検査の結果を一時的にシフトレジスターに格納し、不良画素が検知された場合にはシフトレジスター内のデータをシフトアウトすることにより、全画素の良否を、迅速に検査するものが考えられる。
【００２１】  図３は本発明の実施の形態に係るアレイ基板検査・リペア連続処理装置のうちアレイ基板検査部分の第１のタイプの概要を示す説明図である。
【００２２】  図３において、１００は通常の画像が表示される画素マトリックスである。
１０１、１０２、１０３、１０４、１０５および１０６はデータ線である。
また、１９１は走査線であり、１９２、１９３も同様に走査線である。
１５１はデータ線１０１と走査線１９１に接続された画素である。１６１はデータ線１０１と走査線１９２に接続された画素である。
１３１はデータ線１０１に接続された画素（例えば、画素１５１、画素１６１等）を検査するための検査用基準画素である。１３２はデータ線１０２に接続された画素（例えば、画素１５２）を検査するための検査用基準画素である。１３３はデータ線１０３と例えば走査線１９１に接続された画素（画素１５３）を検査するための検査用基準画素である。１３４はデータ線１０４と例えば走査線１９１に接続された画素（画素１５４）を検査するための検査用基準画素である。１３５，１３６も同様の検査用基準画素である。１２５は検査用基準画素の出力を制御するためのゲート線である。１２６は検査用基準画素へ検査用のデータを書き込むための入力用のゲート線である。
【００２３】  １４１はデータ線１０１を通じて、データ線１０１に接続された画素を走査線により選択し、該画素のデータと検査用基準画素１３１のデータと、を比較し、その比較結果を格納する比較・格納回路である。
１４２はデータ線１０２を通じて、データ線１０２に接続された画素を、走査線により選択し、該画素のデータと検査用基準画素１３２のデータと、を比較し、その比較結果を格納する比較・格納回路である。
同様に、１４３はデータ線１０３を通じて、データ線１０３に接続された画素を、走査線により選択し、該画素のデータと検査用基準画素１３３のデータと、を比較し、その比較結果を格納する比較・格納回路である。１４４、１４５、１４６も同様の比較・格納回路である。
比較・格納回路はシフトレジスターを構成している。１２９が該シフトレジスターであり、１２７は該シフトレジスターのシフトクロック・インである。
また、１２８は走査線用シフトレジスターであり、検査により欠陥が存在すると判断された場合に、表示領域の画素内のデータをスキャンして、不良画素のアドレス（場所）を特定するためのものである。
【００２４】  ２６１ＳＷ、２６２ＳＷ、２６３ＳＷ、２６４ＳＷ、２６５ＳＷ、および２６６ＳＷはデータ線の一方の端に設置された、検査用スイッチング素子であり、２６１ＳＷは画素マトリックス１００の列を成すデータ線のうち奇数番目のデータ線１０１に接続されており、２６２ＳＷは画素マトリックス１００の列を成すデータ線のうち偶数番目データ線１０２に接続されており、２６３ＳＷは画素マトリックス１００の列を成すデータ線のうち奇数番目のデータ線１３３に接続されており、２６４ＳＷは画素マトリックス１００の列を成すデータ線のうち偶数番目データ線１０４に接続されており、２６５ＳＷは画素マトリックス１００の列を成すデータ線のうち奇数番目のデータ線１０５に接続されており、２６６ＳＷは画素マトリックス１００の列を成すデータ線のうち偶数番目データ線１０６に接続されている。以下２６１ＳＷのように画素マトリックス１００の列を成すデータ線のうち奇数番目のデータ線に接続されているものを「奇数番目データ線検査用スイッチング素子」ともいい、２６２ＳＷのように画素マトリックス１００の列を成すデータ線のうち偶数番目のデータ線接続されているものを「偶数番目データ線検査用スイッチング素子」ともいう。
【００２５】  １２１および１２２はショートリングである。ショートリング１２１は前記奇数番目データ線検査用スイッチング素子に接続され、ショートリング１２２は前記偶数番目データ線検査用スイッチング素子に接続されている。１２３はすべての奇数番目データ線検査用スイッチング素子および偶数番目データ線検査用スイッチング素子に共通に接続されショートリングとデータ線の間を接続・遮断する。このショートリング１２１、１２２および前記奇数番目データ線検査用スイッチング素子、前記偶数番目データ線検査用スイッチング素子により、ショートリング１２２と１２１に異なる検査用の信号を与えることにより、隣接するデータ線間の欠陥を容易に発見し特定できる。
【００２６】  図６は図１に示された本発明の実施の形態に係るアレイ基板検査・リペア連続処理装置のうち検査機能を発揮する部分の回路を例示的に示した模式図である。
図６において、１３１は検査用基準画素（図３の１３１に対応）である。１４１は比較・格納回路（図３の１４１に対応）である。２９９はデータ線１０１と走査線１９１に接続された画素である。ただし、図６に示した回路は本発明を実現するための例示であり、同様の機能を果たす回路であれば、他の回路であっても良い。
【００２７】  なお、図６に示した検査回路において、注意すべき事項としては、検査用基準画素の作成においては検査用の信号線の寄生容量を考慮する。信号線の寄生容量を考慮して、検査用基準画素に信号線の寄生容量の略５０％を付加する方法が考えられる。
【００２８】  ゲートカップリングの影響を等価にするために、検査用基準画素は表示領域以外の場所で検査用信号線と交差させる。検査用基準画素に関する寄生容量を検査用基準画素の容量の略５０％とする場合には、検査用基準画素と検査される画素への書き込み電圧に差を設けて調整する。
【００２９】  しかしながら、検査装置に関する第１のタイプにおいては、シフトレジスターを形成する必要があり、検査以外には、本来は不必要なトランジスター等の能動素子を設置しなければならないという欠点があった。
【００３０】  そこで、第２のタイプの検査装置として、該シフトレジスターの代わりにＣＣＤを利用するという検査装置も考えられる。
図４は図３に示された本発明の実施の形態に係るアレイ基板アレイ基板検査・リペア連続処理装置のうちアレイ基板検査部分の第１のタイプにおけるシフトレジスターの代わりにＣＣＤを利用するという検査装置の構成の概略を示す説明図である。
図４において４３１乃至４３６は該ＣＣＤである。第２のタイプの検査装置は図３の第１のタイプの検査装置におけるシフトレジスターにかえてＣＣＤを使用している点以外は同様であるので、説明は省略する。
【００３１】  この第２のタイプの場合には第１のタイプのようにシフトレジスターを形成するためにトランジスター等の能動素子を要しないという利点がある。しかし、すべての画素のデータを送出して検査しなければならないという欠点があった。
【００３２】  そこで、第３のタイプとして、原則的には第１および第２のアイデアタイプの検査装置と同様に検査用画素を設置し全画素にデータを書き込み、該検査用画素と表示領域の画素に書き込まれたデータをゲートラインに接続される画素毎に比較する点では第１および第２のアイデアタイプのものと同様であるが、第１のタイプの検査装置のようにシフトレジスターを構成する必要もなく、第２のタイプの検査装置のように、すべてのゲートラインに接続された画素のデータを送出して検査しなければならないという欠点のない検査用の回路を最小限にすることが可能な検査装置と考えられる。
【００３３】  以下、該第３のタイプの検査装置をシフトセレクト型ＴＦＴ基板検査装置ともいう。
【００３４】  以下、図を参照しつつ、該第３のタイプの検査装置につき説明する。
【００３５】  図５は本発明の実施の形態に係るアレイ基板検査・リペア連続処理装置のうち検査機能を発揮する部分の第３のタイプのシフトセレクト型ＴＦＴ基板検査装置の概要を示す説明図である。
図５において、１００は通常の画像が表示される画素マトリックスである。
理解の容易のために、図５においては４  ｘ  ４の画素マトリックスとして図示しているが、実際にはこの数字には限定されない。
１３１乃至１３４は検査用基準画素である。
１９０は画素マトリックス内のデータ線（一般に、信号線ともいわれる）を選択する信号線セレクターである。１２８は画素マトリックス内のゲート線（一般に、走査線ともいわれる）を選択するゲート線セレクターである。
【００３６】  １０１はデータ線であり、１０２もデータ線であり、１０３もデータ線であり、１０４もデータ線である。１９１はゲート線であり、１９２もゲート線であり、１９３もゲート線であり、１９４もゲート線である。
５５１乃至５５４はセンスアンプである。
【００３７】  センスアンプ５５１は、データ線１０１を通じて、ゲート線１９１乃至１９４の内から選択されたゲート線に接続された画素のデータをセンスして増幅する。
センスアンプ１５２乃至１５４についても、それぞれ同様である。
【００３８】  ５６１乃至５６４はＥＯＲ（排他的論理和）比較回路である。
１８０は比較信号線である。
【００３９】  ５７１乃至５７４はＯＲ（論理和）出力回路である。
１８１は出力ラインであり、ＯＲ（論理和）出力回路の出力が接続されワイアードオア（論理和）を形成している。
【００４０】  図７は該第３のタイプの検査装置であるシフトセレクト型ＴＦＴ基板検査装置における検査方法を示すフローチャートである。
【００４１】  まず、最初にアレイ基板の表示領域の全画素へデータを書き込む（ステップ３０１）。次に各データ線毎に設置された検査用基準画素に検査用のデータを書き込む（ステップ３０２）。ただし、この工程（ステップ３０２）は基板の製造方法によっては必要でない場合もある。
【００４２】  次に、順次走査線を選択し，選択された走査線に接続された画素のデータと、該データ線に設置された検査用基準画素のデータとを、比較・増幅する（ステップ３０３）。
【００４３】  次に、該センスアンプの出力と比較信号線からの信号との排他的論理和（ＥＯＲ）比較回路の論理和をとる（ステップ３０４）。
【００４４】  ここで、該排他的論理和（ＥＯＲ）比較回路の論理和の出力は出力ライン接続され、ワイアードオア（ワイアード論理和）を形成しているので、出力ラインがアクティブの場合（ステップ３０５のＹｅｓ）には、該走査線に接続された画素に不良があると考えられ、信号線セレクターとゲート線セレクターの状態等に基づいて故障解析（ステップ３０６）をする。出力ラインがアクティブでない場合（ステップ３０５のＮｏ）には、該走査線に接続された画素に不良はないと考えられ、この場合には、まだ、選択されていないゲート線がある場合（ステップ３０７のＹｅｓ）には、残りのゲート線を選択（ステップ３０８）して、該選択されたゲート線に接続された画素の検査をする。
選択されていないゲート線がない場合（ステップ３０７のＮｏ）には検査を終了する。
【００４５】  以上のように、シフトセレクト型ＴＦＴ基板検査装置の場合には、画素へのデータのかきこみや、不良画素が検出された場合であっても、シフトレジスターを使用する必要が無いために、トランジスター等のアクティブであって検査終了後は必要がない回路を最小化でき、更に、検査や、故障解析に必要な時間を短縮できるという利点がある。
【００４６】  次に、アレイ基板検査・リペア連続処理装置におけるアレイ基板の検査とレーザーリペア装置によるレーザーリペアの方法を、フローチャートに基づいて説明する。
図２は本発明に係るアレイ基板の検査とレーザーリペア装置によるレーザーリペアの方法の概要を示すフローチャートである。
【００４７】  最初に、単数または複数のアレイ基板が配置されたマザー基板を保持部にセットする（Ｓ２０１）。次に、マザー基板上の検査対象となるアレイ基板とコンタクトプローブ部とを接触させるために保持部を移動する。ただし、コンタクトプローブ部を移動しても良い。
次に、コンタクトプローブ部によりマザー基板上の検査対象となるアレイ基板に電気的に接触する（Ｓ２０３）。次に、マザー基板上の検査対象となるアレイ基板に検査信号を印加し、期待値と比較してマザー基板上の検査対象となるアレイ基板を検査する（Ｓ２０４）。そして、不良が発見された場合にはレーザーリペア装置によりレーザーリペアを行い（Ｓ２０５のＹＥＳ）、不良が発見されなかった場合には、未検査のアレイ基板の有無を判断し、未検査のアレイ基板がなく該アレイ基板が最終である場合には終了する（Ｓ２０７のＹＥＳ）。未検査のアレイ基板があり該アレイ基板が最終でない場合には未検査のアレイ基板を検査するためにマザー基板またはコンタクトプローブ部の位置を相対的に移動する（Ｓ２０７のＮＯ）。
【００４８】  ここで、従来の場合には、ステップ２０５でアレイ基板に不良が発見された場合には、再度、検査をして、不良部分を確認して、レーザーリペアを行う必要があったのに対して、本発明に係るアレイ基板検査・リペア連続処理装置の場合には、不良部分が発見された場合には、再度、検査をして、不良部分を確認することなく、そのまま、レーザーリペアを行うことが可能となり、検査と修復に要するコストの低減が可能となると考えられる。
【産業上の利用可能性】
【００４９】フラットディスプレイ表示装置に用いられるアレイ基板を効果的に検査と不良の修復が可能となると考えられ、製造コストを低減できる。
【符号の説明】
【００５０】    １０００    アレイ基板
１００１    接続修復リペア部
１００２    レーザーリペア部
１００３    コンタクトプローブ
１００４    コンタクトパッド
１００５    検査リペアヘッド
１００６    中央処理装置（ＰＣ）
１００７    制御基板
１０１１    プローブフレーム
１０１２    コンタクトプローブ
【図１−１】
2011065119.tif 000003
【図１−２】
2011065119.tif 000004
【図２】
2011065119.tif 000005
【図３】
2011065119.tif 000006
【図４】
2011065119.tif 000007
【図５】
2011065119.tif 000008
【図６】
2011065119.tif 000009
【図７】
2011065119.tif 000010