(57)【要約】【課題】テスト用のプローブとパッドとの接触を容易にテストすることが可能な半導体集積回路のテスト方法およびテストシステムを提供する。【解決手段】半導体集積回路のテスト方法は、ＲＦ回路のテスト前に、テスト信号を印加するための第１のプローブと第１の信号端子とを接続させ、且つ、テスト信号を印加するための第２のプローブと第２の信号端子とを接続させた状態で、制御端子に印加される制御電圧に応じてＭＯＳトランジスタをオンし、第１のプローブと第２のプローブから交流信号を出力したときの半導体集積回路からの反射波に基づいて、第１のプローブと第１の信号端子との間および第２のプローブと第２の信号端子との間が導通しているか否かを判断する。【選択図】図４
2011196813.tif 000002
【特許請求の範囲】
【請求項１】
信号が入力または出力される第１の信号端子と、信号が入力または出力される第２の信号端子と、ＲＦ信号を処理するＲＦ回路と、前記第１の信号端子と前記ＲＦ回路との間に接続された第１の容量と、前記第２の信号端子と前記ＲＦ回路との間に接続された第２の容量と、制御端子と、前記第１の信号端子に一端が接続され、前記第２の信号端子に他端が接続され、前記制御端子に印加される電圧に応じて制御されるＭＯＳトランジスタと、を含む半導体集積回路をテストするテストシステムであって、
前記第１の信号端子にテスト信号を印加するための第１のプローブと、前記第２の信号端子にテスト信号を印加するための第２のプローブと、前記ＲＦ回路をテストするテスターと、を備え、
前記ＲＦ回路のテスト前に、前記第１のプローブと前記第１の信号端子とを接続させ、且つ、前記第２のプローブと前記第２の信号端子とを接続させた状態で、
前記制御端子に印加される前記制御電圧に応じて前記ＭＯＳトランジスタをオンし、
前記テスターは、前記ＭＯＳトランジスタを介して前記第１のプローブと前記第２のプローブとの間に流れる直流電流に基づいて、前記第１のプローブと前記第１の信号端子との間および前記第２のプローブと前記第２の信号端子との間が導通しているか否かを判断する
ことを特徴とするテストシステム。
【請求項２】
前記半導体集積回路は、
前記ＭＯＳトランジスタの前記一端と前記第１の容量との間に接続された第１の抵抗と、
前記ＭＯＳトランジスタの前記他端と前記第２の容量との間に接続された第２の抵抗と、をさらに備える
ことを特徴とする請求項１に記載のテストシステム。
【請求項３】
前記ＲＦ回路の通常動作時には、前記制御端子に印加される前記制御電圧に応じて前記ＭＯＳトランジスタがオフする
ことを特徴とする請求項１または２に記載のテストシステム。
【請求項４】
信号が入力または出力される第１の信号端子と、信号が入力または出力される第２の信号端子と、ＲＦ信号を処理するＲＦ回路と、前記第１の信号端子と前記ＲＦ回路との間に接続された第１の容量と、前記第２の信号端子と前記ＲＦ回路との間に接続された第２の容量と、前記第１の信号端子に一端が接続され、前記第２の信号端子に他端が接続された抵抗と、を含む半導体集積回路をテストするテストシステムであって、
前記第１の信号端子にテスト信号を印加するための第１のプローブと、前記第２の信号端子にテスト信号を印加するための第２のプローブと、前記ＲＦ回路をテストするテスターと、を備え、
前記ＲＦ回路のテスト前に、前記第１のプローブと前記第１の信号端子とを接続させ、且つ、前記第２のプローブと前記第２の信号端子とを接続させた状態で、
前記テスターは、前記第１のプローブと前記第２のプローブから交流信号を出力したときの前記半導体集積回路からの反射波に基づいて、前記第１のプローブと前記第１の信号端子との間および前記第２のプローブと前記第２の信号端子との間が導通しているか否かを判断する
ことを特徴とするテストシステム。
【請求項５】
前記半導体集積回路は、
制御端子と、
前記第１の信号端子に一端が接続され、前記抵抗の前記一端に他端が接続され、前記制御端子に印加される制御電圧に応じて制御される第１のＭＯＳトランジスタと、
前記第２の信号端子に一端が接続され、前記抵抗の前記他端に他端が接続され、前記制御端子に印加される前記制御電圧に応じて制御される第２のＭＯＳトランジスタと、をさらに含み、
前記ＲＦ回路のテスト前に、前記第１のプローブと前記第１の信号端子とを接続させ、且つ、前記第２のプローブと前記第２の信号端子とを接続させた状態で、
前記制御端子に印加される前記制御電圧に応じて前記第１、第２のＭＯＳトランジスタをオンする
ことを特徴とする請求項４に記載のテストシステム。
【請求項６】
信号が入力または出力される第１の信号端子と、ＲＦ信号を処理するＲＦ回路と、前記第１の信号端子と前記ＲＦ回路との間に接続された第１の容量と、接地端子と、前記第１の信号端子に一端が接続され、前記接地端子に他端が接続された抵抗と、を含む半導体集積回路をテストするテストシステムであって、
前記第１の信号端子にテスト信号を印加するための第１のプローブと、前記半導体集積回路の前記ＲＦ回路をテストするテスターと、を備え、
前記ＲＦ回路のテスト前に、前記第１のプローブと前記第１の信号端子とを接続させた状態で、
前記テスターは、前記第１のプローブから交流信号を出力したときの前記半導体集積回路からの反射波に基づいて、前記第１のプローブと前記第１の信号端子との間が導通しているか否かを判断する
ことを特徴とするテストシステム。
【請求項７】
前記ＲＦ回路の通常動作時には、前記制御端子に印加される前記制御電圧に応じて前記第１、第２のＭＯＳトランジスタがオフする
ことを特徴とする請求項６に記載のテストシステム。
【請求項８】
前記制御端子には、前記テスターから電圧が印加されることを特徴とする請求項１ないし７のいずれか一項に記載のテストシステム。
【請求項９】
前記制御端子は、前記ＲＦ回路のテスト前には接地電圧が印加され、前記ＲＦ回路の通常動作時には電源電圧が印加される電源パッドである
ことを特徴とする請求項１ないし８のいずれか一項に記載のテストシステム。
【請求項１０】
前記抵抗は、
前記テスターに繋がる第１のプローブおよび前記第２のプローブを含む伝送路に対してインピーダンス整合するように抵抗値が設定されている
ことを特徴とする請求項４に記載のテストシステム。
【請求項１１】
信号が入力または出力される第１の信号端子と、信号が入力または出力される第２の信号端子と、ＲＦ信号を処理するＲＦ回路と、前記第１の信号端子と前記ＲＦ回路との間に接続された第１の容量と、前記第２の信号端子と前記ＲＦ回路との間に接続された第２の容量と、制御端子と、前記第１の信号端子に一端が接続され、前記第２の信号端子に他端が接続され、前記制御端子に印加される電圧に応じて制御されるＭＯＳトランジスタと、を含む半導体集積回路をテストするテスト方法であって、
前記ＲＦ回路のテスト前に、テスト信号を印加するための第１のプローブと前記第１の信号端子とを接続させ、且つ、テスト信号を印加するための第２のプローブと前記第２の信号端子とを接続させた状態で、
前記制御端子に印加される前記制御電圧に応じて前記ＭＯＳトランジスタをオンし、
前記ＭＯＳトランジスタを介して前記第１のプローブと前記第２のプローブとの間に流れる直流電流に基づいて、前記第１のプローブと前記第１の信号端子との間および前記第２のプローブと前記第２の信号端子との間が導通しているか否かを判断する
ことを特徴とするテスト方法。
【請求項１２】
信号が入力または出力される第１の信号端子と、信号が入力または出力される第２の信号端子と、ＲＦ信号を処理するＲＦ回路と、前記第１の信号端子と前記ＲＦ回路との間に接続された第１の容量と、前記第２の信号端子と前記ＲＦ回路との間に接続された第２の容量と、前記第１の信号端子に一端が接続され、前記第２の信号端子に他端が接続された抵抗と、を含む半導体集積回路をテストするテスト方法であって、
前記ＲＦ回路のテスト前に、テスト信号を印加するための第１のプローブと前記第１の信号端子とを接続させ、且つ、テスト信号を印加するための第２のプローブと前記第２の信号端子とを接続させた状態で、
前記第１のプローブと前記第２のプローブから交流信号を出力したときの前記半導体集積回路からの反射波に基づいて、前記第１のプローブと前記第１の信号端子との間および前記第２のプローブと前記第２の信号端子との間が導通しているか否かを判断する
ことを特徴とするテスト方法。
【請求項１３】
信号が入力または出力される第１の信号端子と、ＲＦ信号を処理するＲＦ回路と、前記第１の信号端子と前記ＲＦ回路との間に接続された第１の容量と、前記第１の信号端子に一端が接続され、接地に他端が接続された抵抗と、を含む半導体集積回路をテストするテスト方法であって、
前記ＲＦ回路のテスト前に、テスト信号を印加するための第１のプローブと前記第１の信号端子とを接続させた状態で、
前記第１のプローブから交流信号を出力したときの前記半導体集積回路からの反射波に基づいて、前記第１のプローブと前記第１の信号端子との間が導通しているか否かを判断する
ことを特徴とするテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テスト用のプローブとパッドとの接触をテストする半導体集積回路のテスト方法、および、テストシステムに関する。
【背景技術】
【０００２】
従来、無線通信用の半導体集積回路（ＩＣ）の ダイソータ（Ｄ／Ｓ）工程では、テスト前にプローブのコンタクトテストを行う必要がある。すなわち、該プローブが半導体集積回路のパッドに接触しているかを確かめる。
【０００３】
通常、このような半導体集積回路は、直流成分をカットするために、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号が入力されるパッドと該ＲＦ信号を処理するＲＦ回路との間に容量を内蔵している。このため、テスターは、半導体集積回路が立ち上がっていない状態で、直流電流ＤＣによるパッドとプローブの接触のテストが行えない問題がある。
【０００４】
ここで、従来技術には、制御線から高周波信号を半導体チップに印加し、この半導体チップから信号線を介して出力される信号に基づいて、パッドとプローブの接触のテストをするものがある（例えば、特許文献１参照。）。
【０００５】
しかし、上記従来技術では、該半導体チップが論理的に立ち上がっている必要がある。すなわち、上記従来技術では、該半導体チップが論理的に立ち上がっていない状態では、該接触のテストをすることができない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３０２９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、テスト用のプローブとパッドとの接触を容易にテストすることが可能な半導体集積回路のテスト方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る実施例に従ったテストシステムは、
信号が入力または出力される第１の信号端子と、信号が入力または出力される第２の信号端子と、ＲＦ信号を処理するＲＦ回路と、前記第１の信号端子と前記ＲＦ回路との間に接続された第１の容量と、前記第２の信号端子と前記ＲＦ回路との間に接続された第２の容量と、制御端子と、前記第１の信号端子に一端が接続され、前記第２の信号端子に他端が接続され、前記制御端子に印加される電圧に応じて制御されるＭＯＳトランジスタと、を含む半導体集積回路をテストするテストシステムであって、
前記第１の信号端子にテスト信号を印加するための第１のプローブと、前記第２の信号端子にテスト信号を印加するための第２のプローブと、前記ＲＦ回路をテストするテスターと、を備え、
前記ＲＦ回路のテスト前に、前記第１のプローブと前記第１の信号端子とを接続させ、且つ、前記第２のプローブと前記第２の信号端子とを接続させた状態で、
前記制御端子に印加される前記制御電圧に応じて前記ＭＯＳトランジスタをオンし、
前記テスターは、前記ＭＯＳトランジスタを介して前記第１のプローブと前記第２のプローブとの間に流れる直流電流に基づいて、前記第１のプローブと前記第１の信号端子との間および前記第２のプローブと前記第２の信号端子との間が導通しているか否かを判断する
ことを特徴とするテストシステム。
【０００９】
本発明の他の態様に係る実施例に従ったテストシステムは、
信号が入力または出力される第１の信号端子と、信号が入力または出力される第２の信号端子と、ＲＦ信号を処理するＲＦ回路と、前記第１の信号端子と前記ＲＦ回路との間に接続された第１の容量と、前記第２の信号端子と前記ＲＦ回路との間に接続された第２の容量と、前記第１の信号端子に一端が接続され、前記第２の信号端子に他端が接続された抵抗と、を含む半導体集積回路をテストするテストシステムであって、
前記第１の信号端子にテスト信号を印加するための第１のプローブと、前記第２の信号端子にテスト信号を印加するための第２のプローブと、前記ＲＦ回路をテストするテスターと、を備え、
前記ＲＦ回路のテスト前に、前記第１のプローブと前記第１の信号端子とを接続させ、且つ、前記第２のプローブと前記第２の信号端子とを接続させた状態で、
前記テスターは、前記第１のプローブと前記第２のプローブから交流信号を出力したときの前記半導体集積回路からの反射波に基づいて、前記第１のプローブと前記第１の信号端子との間および前記第２のプローブと前記第２の信号端子との間が導通しているか否かを判断する
ことを特徴とするテストシステム。
【００１０】
本発明のさらに他の態様に係る実施例に従ったテストシステムは、
信号が入力または出力される第１の信号端子と、ＲＦ信号を処理するＲＦ回路と、前記第１の信号端子と前記ＲＦ回路との間に接続された第１の容量と、接地端子と、前記第１の信号端子に一端が接続され、前記接地端子に他端が接続された抵抗と、を含む半導体集積回路をテストするテストシステムであって、
前記第１の信号端子にテスト信号を印加するための第１のプローブと、前記半導体集積回路の前記ＲＦ回路をテストするテスターと、を備え、
前記ＲＦ回路のテスト前に、前記第１のプローブと前記第１の信号端子とを接続させた状態で、
前記テスターは、前記第１のプローブから交流信号を出力したときの前記半導体集積回路からの反射波に基づいて、前記第１のプローブと前記第１の信号端子との間が導通しているか否かを判断する
ことを特徴とするテストシステム。
【００１１】
本発明の一の態様に係る実施例に従ったテスト方法は、
信号が入力または出力される第１の信号端子と、信号が入力または出力される第２の信号端子と、ＲＦ信号を処理するＲＦ回路と、前記第１の信号端子と前記ＲＦ回路との間に接続された第１の容量と、前記第２の信号端子と前記ＲＦ回路との間に接続された第２の容量と、制御端子と、前記第１の信号端子に一端が接続され、前記第２の信号端子に他端が接続され、前記制御端子に印加される電圧に応じて制御されるＭＯＳトランジスタと、を含む半導体集積回路をテストするテスト方法であって、
前記ＲＦ回路のテスト前に、テスト信号を印加するための第１のプローブと前記第１の信号端子とを接続させ、且つ、テスト信号を印加するための第２のプローブと前記第２の信号端子とを接続させた状態で、
前記制御端子に印加される前記制御電圧に応じて前記ＭＯＳトランジスタをオンし、
前記ＭＯＳトランジスタを介して前記第１のプローブと前記第２のプローブとの間に流れる直流電流に基づいて、前記第１のプローブと前記第１の信号端子との間および前記第２のプローブと前記第２の信号端子との間が導通しているか否かを判断する
ことを特徴とするテスト方法。
【００１２】
本発明の他の態様に係る実施例に従ったテスト方法は、
信号が入力または出力される第１の信号端子と、信号が入力または出力される第２の信号端子と、ＲＦ信号を処理するＲＦ回路と、前記第１の信号端子と前記ＲＦ回路との間に接続された第１の容量と、前記第２の信号端子と前記ＲＦ回路との間に接続された第２の容量と、前記第１の信号端子に一端が接続され、前記第２の信号端子に他端が接続された抵抗と、を含む半導体集積回路をテストするテスト方法であって、
前記ＲＦ回路のテスト前に、テスト信号を印加するための第１のプローブと前記第１の信号端子とを接続させ、且つ、テスト信号を印加するための第２のプローブと前記第２の信号端子とを接続させた状態で、
前記第１のプローブと前記第２のプローブから交流信号を出力したときの前記半導体集積回路からの反射波に基づいて、前記第１のプローブと前記第１の信号端子との間および前記第２のプローブと前記第２の信号端子との間が導通しているか否かを判断する
ことを特徴とするテスト方法。
【００１３】
本発明のさらに他の態様に係る実施例に従ったテスト方法は、
信号が入力または出力される第１の信号端子と、ＲＦ信号を処理するＲＦ回路と、前記第１の信号端子と前記ＲＦ回路との間に接続された第１の容量と、前記第１の信号端子に一端が接続され、接地に他端が接続された抵抗と、を含む半導体集積回路をテストするテスト方法であって、
前記ＲＦ回路のテスト前に、テスト信号を印加するための第１のプローブと前記第１の信号端子とを接続させた状態で、
前記第１のプローブから交流信号を出力したときの前記半導体集積回路からの反射波に基づいて、前記第１のプローブと前記第１の信号端子との間が導通しているか否かを判断する
ことを特徴とするテスト方法。
【発明の効果】
【００１４】
本発明に係る半導体集積回路によれば、テスト用のプローブとパッドとの接触を容易にテストすることができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の一態様である実施例１に係る半導体装置の構成の一例を示す上面図である。
【図２】本発明の一態様である実施例１に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【図３】本発明の一態様である実施例１の変形例に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【図４】本発明の一態様である実施例２に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【図５】本発明の一態様である実施例２の変形例に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【図６】本発明の一態様である実施例２のさらに他の変形例に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【図７】本発明の一態様である実施例３に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【図８】本発明の一態様である実施例３の変形例に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【図９】本発明の一態様である実施例４に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【図１０】半導体集積回路をテストするテストシステムの構成の他の例を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００１７】
図１は、本発明の一態様である実施例１に係る半導体装置の構成の一例を示す上面図である。
【００１８】
図１に示すように、半導体装置（半導体チップ）は、パッケージ基板１０１と、このパッケージ基板１０１上に設けられた半導体集積回路（ＩＣ）１００と、パッケージ基板１０１上に設けられたボンディングパッド１０２と、半導体集積回路１００上に設けられたパッド（端子）１０６、１０６ａと、ボンディングパッド１０２とパッド１０６、１０６ａとを電気的に接続するボンディングワイヤ１０３と、を備える。
【００１９】
ここで、領域１０４の内の各パッド１０６は、ＲＦ信号またはテスト信号等が入力されたり、接地に接続されたりするようになっている。また、領域１０４の外の各パッド１０６ａは、半導体集積回路１００を制御するための信号等が入力されたり、電源または接地に接続されたりするようになっている。
【００２０】
ここで、図２は、本発明の一態様である実施例１に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【００２１】
先ず、図２に示すように、半導体集積回路１００は、制御端子（パッド）１と、第１の信号端子（パッド）２と、第２の信号端子（パッド）３と、接地端子（パッド）４と、第１の容量５と、第２の容量６と、第１の保護素子７と、第２の保護素子８と、ＭＯＳトランジスタ９と、ＲＦ回路１０と、を備える。なお、図２に示す端子（パッド）１〜４が、例えば、図１に示すパッド１０６、１０６ａの何れかに相当する。
【００２２】
第１の信号端子２は、通常動作時において、ＲＦ信号が入力または出力されるようになっている。また、この第１の信号端子２は、後述のように、テスト動作時は、テスト信号が入力されるようになっている。
【００２３】
第２の信号端子３は、通常動作時において、ＲＦ信号が入力または出力されるようになっている。また、この第２の信号端子３は、後述のように、テスト動作時は、テスト信号が入力されるようになっている。
【００２４】
ＲＦ回路１０は、第１、第２の信号端子２、３を介して入力されたＲＦ信号を処理するようになっている。このＲＦ回路１０は、例えば、ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｅｒ）、ドライバ等の送受信器に用いられる回路を含む。
【００２５】
第１の容量５は、第１の信号端子２とＲＦ回路１０との間に接続されている。この第１の容量５は、第１の信号端子２を介して入力された信号の直流成分をカットするようになっている。
【００２６】
第２の容量６は、第２の信号端子３とＲＦ回路１０との間に接続されている。この第２の容量６は、第２の信号端子３を介して入力された信号の直流成分をカットするようになっている。
【００２７】
制御端子１は、テスター１０００から制御電圧が印加されるようになっている。
【００２８】
ＭＯＳトランジスタ９は、第１の信号端子２に一端が接続され、第２の信号端子３に他端が接続され、制御端子１にゲートが接続されている。このＭＯＳトランジスタ９は、制御端子１に印加される電圧に応じて制御される。  
なお、制御端子１が該電源パッドの場合も、この制御端子１に印加される電圧に応じて、ＭＯＳトランジスタ９は、制御される。  
接地端子４は、図１に示すボンディングワイヤ１０２、ボンディングパッド１０３を介して、接地に接続される。
【００２９】
第１の保護素子７は、接地端子４と第１の信号端子２との間に接続されている。この第１の保護素子７は、カソードとアノードとが接続された２つのダイオードで構成されている。
【００３０】
第２の保護素子８は、接地端子４と第２の信号端子３との間に接続されている。この第２の保護素子８は、一方のダイオードのカソードと他方のダイオードのアノードとが接続された２つのダイオードで構成されている。
【００３１】
一方、図２に示すように、テストシステムＴは、テスター１０００と、第１のプローブ１００１ａと、第１の同軸プローブ１００１と、第２のプローブ１００２ａと、第２の同軸プローブ１００２と、を備える。
【００３２】
第１のプローブ１００１ａは、テスター１０００に同軸プローブ１００１を介して接続されている。この第１のプローブ１００１ａは、テスト時、第１の信号端子２に接続される。そして、テスター１０００が生成したテスト信号が、この第１のプローブ１００１ａを介して、第１の信号端子２に印加される。また、反射波等の半導体集積回路１００から出力された信号が第１の信号端子２、第１のプローブ１００１ａを介してテスター１０００に入力される。
【００３３】
第２のプローブ１００２ａは、テスター１０００に同軸プローブ１００２を介して接続されている。この第２のプローブ１００２ａは、テスト時、第２の信号端子３に接続される。そして、テスター１０００が生成したテスト信号が、この第２のプローブ１００２ａを介して、第２の信号端子３に印加される。また、反射波等の半導体集積回路１００から出力された信号が第２の信号端子３、第２のプローブ１００２ａを介してテスター１０００に入力される。
【００３４】
なお、第１、第２のプローブ１００１ａ、１００２ａは、例えば、同軸プローブ１００１、１００２の中心導体である。
【００３５】
また、ダイソータにおいてＲＦ特性を確保するため、ＲＦ信号が入出力される第１、第２の信号端子２、３に対して、第１、第２の同軸プローブが用いられている。
【００３６】
テスター１０００は、種々のテスト信号を生成し、このテスト信号を第１、第２のプローブ１００１ａ、１００２ａを介して半導体集積回路１００に出力し、そして、半導体集積回路１００から第１、第２のプローブ１００１ａ、１００２ａを介して入力された信号（電流、電圧）を分析することにより、ＲＦ回路１０をテストする。
【００３７】
すなわち、テストシステムＴは、種々のテスト信号を印加して、半導体集積回路１００に対して各種のテストを実行する。
【００３８】
ここで、以上のような構成を有するテストシステムＴが、ＲＦ回路１０のテスト前に、第１、第２の信号端子２、３と第１、第２のプローブ１００１ａ、１００２ａとの電気的な接触をテストする動作の一例について説明する。
【００３９】
まず、ＲＦ回路１０のテスト前に、第１のプローブ１００１ａと第１の信号端子２とを接続させ、且つ、第２のプローブ１００２ａと第２の信号端子３とを接続させた状態にする。
【００４０】
この状態で、テスター１０００は、制御端子１に所定のレベルの制御電圧を印加する。これにより、制御端子１に印加される制御電圧に応じて、ＭＯＳトランジスタ９がオンする。
【００４１】
ここで、制御端子１は、ＲＦ回路１０のテスト前には接地電圧が印加され、ＲＦ回路１０の通常動作時には電源電圧が印加される電源パッドであってもよい。この場合は、ＲＦ回路１０のテスト前には所定のレベルの電圧（例えば、接地電圧）が印加され、この接地電圧に応じて、ＭＯＳトランジスタ９がオンする。ただし、図２の例ではＭＯＳトランジスタ９がｎＭＯＳトランジスタであるが、制御端子１が電源パッドである場合は、ＭＯＳトランジスタ９は、ｐＭＯＳトランジスタに設定される。
【００４２】
次に、テスター１０００は、ＭＯＳトランジスタ９を介して第１のプローブ１００１ａと第２のプローブ１００２ａとの間に流れる直流電流を測定する。
【００４３】
そして、テスター１０００は、この直流電流に基づいて、第１のプローブ１００１ａと第１の信号端子２との間、および第２のプローブ１００２ａと第２の信号端子３との間が導通しているか否かを判断する。例えば、テスター１０００は、該直流電流が規定値以下である場合には、第１のプローブ１００１ａと第１の信号端子２との間、または第２のプローブ１００２ａと第２の信号端子３との間の少なくとも何れか一方に、接触不良があると判断する。
【００４４】
この接触のテストにおいては、該直流電流の経路にはＲＦ回路１０が含まれない。すなわち、この接触のテストにおいては、ＲＦ回路１０には信号が入出力されないため、ＲＦ回路が論理的に立ち上がっている必要はない。
【００４５】
なお、ＲＦ回路１０の通常動作時、ＲＦ回路１０のテスト時には、制御端子１に所定のレベルの電圧（例えば、接地電圧）が印加され、この電圧に応じて、ＭＯＳトランジスタ９がオフする。これにより、ＲＦ信号がＲＦ回路１０に入出力され、また、テスター１０００から所定のテスト信号がＲＦ回路１０に入力される。
【００４６】
なお、この制御端子１が電源パッドである場合は、ＲＦ回路１０の通常動作時（ＲＦ回路１０のテスト動作時を含む）には電源電圧が印加されるので、ＭＯＳトランジスタ９（既述のようにこの場合はｐＭＯＳトランジスタ）がオフする。
【００４７】
ここで、ＭＯＳトランジスタ９の寄生容量による信号に対する影響を低減する構成の一例について説明する。
【００４８】
図３は、本発明の一態様である実施例１の変形例に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【００４９】
図３に示すように、半導体集積回路１００は、ＭＯＳトランジスタ９の一端（ソース）と第１の容量５との間に接続された第１の抵抗１１と、ＭＯＳトランジスタ９の他端（ドレイン）と第２の容量６との間に接続された第２の抵抗１２と、をさらに備える。半導体集積回路１００のその他の構成は、図２の構成と同様である。
【００５０】
このように、ＭＯＳトランジスタ９の両端に、高抵抗値の第１、第２の抵抗１１、１２が追加で接続されている。これにより、ＲＦ回路１０の動作時に、ＭＯＳトランジスタ９がオフされるが、このＭＯＳトランジスタ９の寄生容量は、第１、第２の信号端子２、３、ＲＦ回路１０から見えなくなる。
【００５１】
このような構成により、ＭＯＳトランジスタ９の寄生容量による信号に対する影響を低減することができる。
【００５２】
以上のように、本実施例に係る半導体集積回路のテスト方法、および、テストシステムによれば、テスト用のプローブとパッドとの接触を容易にテストすることができる。
【実施例２】
【００５３】
本実施例２においては、半導体集積回路が差動間のスイッチとして機能する２つのＭＯＳトランジスタを有する構成の一例について説明する。
【００５４】
ここで、図４は、本発明の一態様である実施例２に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。なお、図４において、図２の符号と同じ符号は、実施例１と同様の構成を示す。また、図４に示す半導体集積回路１００も、図１に示す半導体装置（半導体チップ）に適用される。
【００５５】
図４に示すように、半導体集積回路１００は、制御端子（パッド）１と、第１の信号端子（パッド）２と、第２の信号端子（パッド）３と、接地端子（パッド）４と、第１の容量５と、第２の容量６と、第１の保護素子７と、第２の保護素子８と、ＲＦ回路１０と、第１のＭＯＳトランジスタ１３と、抵抗１４と、第２のＭＯＳトランジスタ１５と、を備える。
【００５６】
抵抗１４は、第１の信号端子２に一端が第１のＭＯＳトランジスタ１３を介して接続され、第２の信号端子３に他端が接続されている。この抵抗１４は、テスター１０００に繋がる第１のプローブ１００１ａおよび第２のプローブ１００２ａを含む伝送路に対してインピーダンス整合するように抵抗値が設定されている。
【００５７】
第１のＭＯＳトランジスタ１３は、第１の信号端子２に一端（ソース）が接続され、抵抗１４の一端に他端（ドレイン）が接続され、制御端子１にゲートが接続されている。この第１のＭＯＳトランジスタ１３は、制御端子１に印加される制御電圧に応じて制御されるようになっている。
【００５８】
第２のＭＯＳトランジスタ１５は、第２の信号端子３に一端（ソース）が接続され、抵抗１４の他端に他端（ドレイン）が接続され、制御端子１にゲートが接続されている。この第２のＭＯＳトランジスタ１５は、制御端子１に印加される制御電圧に応じて制御されるようになっている。
【００５９】
このように、実施例４の半導体集積回路１００は、実施例１と比較して、差動間に、ＭＯＳトランジスタ９に代えて、直列に接続された第１、第２のＭＯＳトランジスタ１３、１５、抵抗１４が設けられている点が異なる。その他の構成は、実施例１の構成と同様である。
【００６０】
ここで、以上のような構成を有するテストシステムＴが、ＲＦ回路１０のテスト前に、第１、第２の信号端子２、３と第１、第２のプローブ１００１ａ、１００２ａとの電気的な接触をテストする動作の一例について説明する。
【００６１】
まず、ＲＦ回路１０のテスト前に、第１のプローブ１００１ａと第１の信号端子２とを接続させ、且つ、第２のプローブ１００２ａと第２の信号端子３とを接続させた状態にする。
【００６２】
この状態で、テスター１０００は、制御端子１に所定のレベルの制御電圧を印加する。これにより、制御端子１に印加される制御電圧に応じて、第１、第２のＭＯＳトランジスタ１３、１５がオンする。
【００６３】
なお、制御端子１が電源パッドである場合は、ＲＦ回路１０のテスト前には所定のレベルの電圧（例えば、接地電圧）が印加され、この接地電圧に応じて、第１、第２のＭＯＳトランジスタ１３、１５がオンする。ただし、図４の例では第１、第２のＭＯＳトランジスタ１３、１５がｎＭＯＳトランジスタであるが、制御端子１が電源パッドである場合は、第１、第２のＭＯＳトランジスタ１３、１５は、ｐＭＯＳトランジスタに設定される。
【００６４】
次に、テスター１０００は、第１のプローブ１００１ａと第２のプローブ１００２ａとから交流信号（差動信号）を出力したときの半導体集積回路１００からの反射波（反射係数）を測定する。
【００６５】
そして、テスター１０００は、この反射波（反射係数）に基づいて、第１のプローブ１００１ａと第１の信号端子２との間、および第２のプローブ１００２ａと第２の信号端子３との間が導通しているか否かを判断する。
【００６６】
例えば、テスター１０００は、該反射波（反射係数）が規定値以上（例えば全反射）である場合には、第１のプローブ１００１ａと第１の信号端子２との間、または、第２のプローブ１００２ａと第２の信号端子３との間に、接触不良があると判断する。
【００６７】
一方、該反射波（反射係数）が規定値未満（例えば反射無し）である場合には、接触不良がないと判断する。
【００６８】
なお、この接触のテストにおいては、ＲＦ回路が論理的に立ち上がっている必要はない。
【００６９】
なお、ＲＦ回路１０の通常動作時、ＲＦ回路１０のテスト時には、制御端子１に所定のレベルの電圧（例えば、接地電圧）が印加され、この電圧に応じて、第１、第２のＭＯＳトランジスタ１３、１５がオフする。これにより、ＲＦ信号がＲＦ回路１０に入出力され、また、テスター１０００から所定のテスト信号がＲＦ回路１０に入力される。
【００７０】
なお、この制御端子１が電源パッドである場合は、ＲＦ回路１０の通常動作時（ＲＦ回路１０のテスト動作時を含む）には電源電圧が印加されるので、第１、第２のＭＯＳトランジスタ１３、１５（既述のようにこの場合はｐＭＯＳトランジスタ）がオフする。
【００７１】
なお、本実施例２においては、第１、第２のＭＯＳトランジスタ１３、１５は省略されても、プローブの接触のテストは可能である。ここで、図５は、本発明の一態様である実施例２の変形例に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【００７２】
図５に示すように、半導体集積回路１００は、第１、第２のＭＯＳトランジスタ１３、１５、および第１、第２のＭＯＳトランジスタ１３、１５を制御するための制御端子１が省略されている。半導体集積回路１００のその他の構成は、図４の構成と同様である。
【００７３】
図５に示す半導体集積回路１００に対しても、上述のように、テスター１０００は、第１のプローブ１００１ａと第２のプローブ１００２ａとから交流信号（差動信号）を出力したときの半導体集積回路１００からの反射波（反射係数）を測定する。そして、テスター１０００は、この反射波（反射係数）に基づいて、第１のプローブ１００１ａと第１の信号端子２との間、および第２のプローブ１００２ａと第２の信号端子３との間が導通しているか否かを判断することができる。
【００７４】
また、図６は、本発明の一態様である実施例２のさらに他の変形例に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【００７５】
図６に示すように、半導体集積回路１００は、第１、第２のＭＯＳトランジスタ１３、１５、および第１、第２のＭＯＳトランジスタ１３、１５を制御するための制御端子１が省略されている。さらに、抵抗１４は、第１の容量５の他端と第２の容量６の他端との間に接続されている。半導体集積回路１００のその他の構成は、図４の構成と同様である。
【００７６】
図６に示す半導体集積回路１００に対しても、上述のように、テスター１０００は、第１のプローブ１００１ａと第２のプローブ１００２ａとから交流信号（差動信号）を出力したときの半導体集積回路１００からの反射波（反射係数）を測定する。そして、テスター１０００は、この反射波（反射係数）に基づいて、第１のプローブ１００１ａと第１の信号端子２との間、および第２のプローブ１００２ａと第２の信号端子３との間が導通しているか否かを判断することができる。
【００７７】
以上のように、本実施例に係る半導体集積回路のテスト方法、および、テストシステムによれば、テスト用のプローブとパッドとの接触を容易にテストすることができる。
【実施例３】
【００７８】
本実施例３においては、半導体集積回路が単相回路を有する場合一例について説明する。
【００７９】
ここで、図７は、本発明の一態様である実施例３に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。なお、図７において、図４の符号と同じ符号は、実施例２と同様の構成を示す。また、図７に示す半導体集積回路１００も、図１に示す半導体装置（半導体チップ）に適用される。
【００８０】
図７に示すように、半導体集積回路１００は、制御端子（パッド）１と、第１の信号端子（パッド）２と、接地端子（パッド）４と、第１の容量５と、第１の保護素子７と、ＲＦ回路１０と、ＭＯＳトランジスタ１７と、抵抗１８と、を備える。
【００８１】
抵抗１８は、第１の信号端子２に一端がＭＯＳトランジスタ１７を介して接続され、接地（図示しない他の接地端子に接続されている）に他端が接続されている。この抵抗１８は、テスター１０００に繋がる第１のプローブ１００１ａを含む伝送路に対してインピーダンス整合するように抵抗値が設定されている。
【００８２】
ＭＯＳトランジスタ１７は、第１の信号端子２に一端（ドレイン）が接続され、抵抗１４の一端に他端（ソース）が接続され、制御端子１にゲートが接続されている。このＭＯＳトランジスタ１７は、制御端子１に印加される制御電圧に応じて制御されるようになっている。
【００８３】
このように、実施例４の半導体集積回路１００は、単相回路を含む。すなわち。ＲＦ回路１０は、単相のＲＦ信号を処理し動作するようになっている。その他の構成は、実施例２の構成と同様である。
【００８４】
ここで、以上のような構成を有するテストシステムＴが、ＲＦ回路１０のテスト前に、第１の信号端子２と第１のプローブ１００１ａとの電気的な接触をテストする動作の一例について説明する。
【００８５】
まず、ＲＦ回路１０のテスト前に、第１のプローブ１００１ａと第１の信号端子２とを接続させた状態にする。
【００８６】
この状態で、テスター１０００は、制御端子１に所定のレベルの制御電圧を印加する。これにより、制御端子１に印加される制御電圧に応じて、ＭＯＳトランジスタ１７がオンする。
【００８７】
なお、制御端子１が電源パッドである場合は、ＲＦ回路１０のテスト前には所定のレベルの電圧（例えば、接地電圧）が印加され、この接地電圧に応じて、ＭＯＳトランジスタ１７がオンする。ただし、図７の例ではＭＯＳトランジスタ１７がｎＭＯＳトランジスタであるが、制御端子１が電源パッドである場合は、ＭＯＳトランジスタ１７は、ｐＭＯＳトランジスタに設定される。
【００８８】
次に、テスター１０００は、第１のプローブ１００１ａから交流信号を出力したときの半導体集積回路１００からの反射波（反射係数）を測定する。
【００８９】
そして、テスター１０００は、この反射波（反射係数）に基づいて、第１のプローブ１００１ａと第１の信号端子２との間が導通しているか否かを判断する。
【００９０】
例えば、テスター１０００は、該反射波（反射係数）が規定値以上（例えば全反射）である場合には、第１のプローブ１００１ａと第１の信号端子２との間に、接触不良があると判断する。
【００９１】
一方、該反射波（反射係数）が規定値未満（例えば反射無し）である場合には、接触不良がないと判断する。
【００９２】
なお、この接触のテストにおいては、ＲＦ回路が論理的に立ち上がっている必要はない。
【００９３】
なお、ＲＦ回路１０の通常動作時、ＲＦ回路１０のテスト時には、制御端子１に所定のレベルの電圧（例えば、接地電圧）が印加され、この電圧に応じて、ＭＯＳトランジスタ１７がオフする。これにより、ＲＦ信号がＲＦ回路１０に入出力され、また、テスター１０００から所定のテスト信号がＲＦ回路１０に入力される。
【００９４】
なお、この制御端子１が電源パッドである場合は、ＲＦ回路１０の通常動作時（ＲＦ回路１０のテスト動作時を含む）には電源電圧が印加されるので、ＭＯＳトランジスタ１７（既述のようにこの場合はｐＭＯＳトランジスタ）がオフする。
【００９５】
また、本実施例３に係る半導体集積回路１００において、図５に示す実施例２の変形例のように、制御端子１およびＭＯＳトランジスタ１７を省略してもよい。
【００９６】
この場合も、テスター１０００は、第１のプローブ１００１ａから交流信号を出力したときの半導体集積回路１００からの反射波（反射係数）を測定する。そして、テスター１０００は、この反射波（反射係数）に基づいて、第１のプローブ１００１ａと第１の信号端子２との間が導通しているか否かを判断することができる。
【００９７】
また、図８は、本発明の一態様である実施例３の変形例に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。
【００９８】
図８に示すように、半導体集積回路１００は、制御端子（パッド）１と、第１の信号端子（パッド）２と、接地端子（パッド）４と、第１の容量５と、第１の保護素子７と、ＭＯＳトランジスタ１７と、ＲＦ回路１０と、抵抗１８と、を備える。
【００９９】
抵抗１８は、第１の容量５の他端に一端がＭＯＳトランジスタ１７を介して接続され、接地（図示しない他の接地端子に接続されている）に他端が接続されている。この抵抗１８は、テスター１０００に繋がる第１のプローブ１００１ａを含む伝送路に対してインピーダンス整合するように抵抗値が設定されている。
【０１００】
ＭＯＳトランジスタ１７は、第１の容量５の他端に一端（ドレイン）が接続され、抵抗１４の一端に他端（ソース）が接続され、制御端子１にゲートが接続されている。このＭＯＳトランジスタ１７は、制御端子１に印加される制御電圧に応じて制御されるようになっている。
【０１０１】
半導体集積回路１００のその他の構成は、図７の構成と同様である。
【０１０２】
図８に示す半導体集積回路１００に対しても、上述のように、テスター１０００は、第１のプローブ１００１ａから交流信号を出力したときの半導体集積回路１００からの反射波（反射係数）を測定する。そして、テスター１０００は、この反射波（反射係数）に基づいて、第１のプローブ１００１ａと第１の信号端子２との間が導通しているか否かを判断することができる。
【０１０３】
以上のように、本実施例に係る半導体集積回路のテスト方法、および、テストシステムによれば、テスト用のプローブとパッドとの接触を容易にテストすることができる。
【実施例４】
【０１０４】
本実施例４では、テストシステムのプローブのキャリブレーションについて説明する。
【０１０５】
ここで、図９は、本発明の一態様である実施例４に係る半導体集積回路をテストするテストシステムの構成の一例を示すブロック図である。なお、図９において、図４の符号と同じ符号は、実施例２と同様の構成を示す。また、図９に示す半導体集積回路１００も、図１に示す半導体装置（半導体チップ）に適用される。
【０１０６】
図９に示すように、半導体集積回路１００は、図４の構成と比較して、キャリブレーション端子２０と、第３のＭＯＳトランジスタ１９と、をさらに備える。この半導体集積回路１００のその他の構成は、図４の構成と同様である。
【０１０７】
キャリブレーション端子２０は、テスター１０００からキャリブレーション用制御信号が印加されるようになっている。
【０１０８】
第３のＭＯＳトランジスタ１９は、抵抗１４の一端に一端（ソース）が接続され、抵抗１４の他端に他端（ドレイン）が接続され、キャリブレーション端子２０にゲートが接続されている。この第３のＭＯＳトランジスタ１９は、キャリブレーション端子２０に印加される電圧に応じて制御される。  
ここで、テストシステムＴが、ＲＦ回路１０のテスト前に、プローブのキャリブレーションをする動作の一例について説明する。
【０１０９】
先ず、テスター１０００は、制御端子１に所定のレベル（例えば、接地電圧）の制御電圧を印加する。これにより、制御端子１に印加される制御電圧に応じて、第１、第２のＭＯＳトランジスタ１３、１５がオフする（オープン状態）。
【０１１０】
次に、テスター１０００は、制御端子１に所定のレベル（例えば、電源電圧）の制御電圧を印加するとともに、キャリブレーション端子２０に所定のレベル（例えば、電源電圧）のキャリブレーション用制御信号を印加する。これにより、制御端子１に印加される制御電圧に応じて、第１、第２のＭＯＳトランジスタ１３、１５がオンするとともに、キャリブレーション端子２０に印加されるキャリブレーション用制御信号に応じて、第１〜第３のＭＯＳトランジスタ１３、１５、１９がオンする（ショート状態）。
【０１１１】
次に、テスター１０００は、制御端子１、キャリブレーション端子２０に所定のレベルの電圧を印加する。これにより、第１、第２のＭＯＳトランジスタ１３、１５がオンするとともに、第３のＭＯＳトランジスタ１９がオフする。すなわち、抵抗１４が見える状態になる（ロード状態）。
【０１１２】
テスター１０００は、上記オープン状態、ショート状態、およびロード状態で、第１、第２のプローブ１００１ａ、１００２ａのキャリブレーションを実行する。これにより、テスター１０００は、第１、第２のプローブによる測定の精度を向上することができる。
【０１１３】
ここで、以上のような構成を有するテストシステムＴが、ＲＦ回路１０のテスト前に、第１、第２の信号端子２、３と第１、第２のプローブ１００１ａ、１００２ａとの電気的な接触をテストする動作の一例について説明する。
【０１１４】
まず、ＲＦ回路１０のテスト前に、第１のプローブ１００１ａと第１の信号端子２とを接続させ、且つ、第２のプローブ１００２ａと第２の信号端子３とを接続させた状態にする。
【０１１５】
この状態で、テスター１０００は、制御端子１、キャリブレーション端子２０に所定のレベルの電圧を印加する。これにより、第１、第２のＭＯＳトランジスタ１３、１５がオンするとともに、第３のＭＯＳトランジスタ１９がオフする。すなわち、抵抗１４が見える状態になる。以降の動作は、実施例２と同様である。
【０１１６】
以上のように、本実施例に係る半導体集積回路のテスト方法、および、テストシステムによれば、キャリブレーションを実行しつつ、テスト用のプローブとパッドとの接触を容易にテストすることができる。
【０１１７】
なお、本発明は、既述のダイソータ工程に限定されて適用されるものではない。既述の各実施例は、例えば、Ｆ／Ｔ工程において、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）のボール（端子）とプローブカードのプローブ（ソケット）との接触のテストにも適用できる。
【０１１８】
図１０は、半導体集積回路をテストするテストシステムの構成の他の例を示すブロック図である。なお、図１０において、図１の符号と同じ符号は、実施例１と同様の構成を示す。
【０１１９】
図１０に示すように、テストシステムＴは、ＲＦ回路１０のテスト前に、半導体装置（半導体チップ）のＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）のボール（端子）１０５と、テストシステムＴのプローブカード１００４のプローブ（ソケット）１００５との接触をテストするようにしてもよい。この場合、半導体集積回路１００は、既述の実施例と同様の回路構成を有する。また、ボール１０５の何れかが既述の制御端子、信号端子、キャリブレーション端子に対応する。
【０１２０】
また、既述の各実施例では半導体集積回路が保護素子を備えているが、この保護素子は半導体集積回路に設けられていなくても本発明は同様に適用される。
【０１２１】
また、各実施例では、コンタクトテスト中に半導体集積回路は論理的に立ち上がっていなくても適用可能であるが、半導体集積回路が論理的に立ち上がっていても同様に適用できる。
【０１２２】
また、各実施例では、ＭＯＳトランジスタを用いているが、回路の極性等、必要に応じて、ｐＭＯＳトランジスタまたはｎＭＯＳトランジスタＰＭＯＳトランジスタが選択される。
【符号の説明】
【０１２３】
１  制御端子（パッド）
２  第１の信号端子（パッド）
３  第２の信号端子（パッド）
４  接地端子（パッド）
５  第１の容量
６  第２の容量
７  第１の保護素子
８  第２の保護素子８
９  ＭＯＳトランジスタ
１０  ＲＦ回路
１００  半導体集積回路  
１０００  テスター
１００１  第１の同軸プローブ
１００１ａ  第１のプローブ
１００２  第２の同軸プローブ
１００２ａ  第２のプローブ
Ｔ  テストシステム
【図１】
2011196813.tif 000003
【図２】
2011196813.tif 000004
【図３】
2011196813.tif 000005
【図４】
2011196813.tif 000006
【図５】
2011196813.tif 000007
【図６】
2011196813.tif 000008
【図７】
2011196813.tif 000009
【図８】
2011196813.tif 000010
【図９】
2011196813.tif 000011
【図１０】
2011196813.tif 000012