(57)【要約】【課題】静電気保護用の抵抗を使用せずに静電気放電から保護することのできる静電気保護回路及び集積回路を提供する。【解決手段】端子Ｐ１が複数のトランジスター２１に接続され、端子Ｐ２が入出力パッドに接続されており、所定範囲のレベルの電気信号に対して端子Ｐ１と端子Ｐ２との間を通すトランスミッションゲート１０Ａを備え、トランスミッションゲート１０Ａは、前記所定範囲外のレベルの電気信号を前記所定範囲のレベルの電気信号に変更可能なクランプダイオード１４Ａを有する。【選択図】図１
2011222549.tif 000002
【特許請求の範囲】
【請求項１】
一端が複数のトランジスターを含む回路に接続され、他端が入出力端子に接続されており、所定範囲のレベルの電気信号に対して前記一端と前記他端との間を通す静電気保護用トランジスターを備え、
前記静電気保護用トランジスターは、前記所定範囲外のレベルの電気信号を前記所定範囲のレベルの電気信号に変更可能な保護回路を有する
ことを特徴とする静電気保護回路。
【請求項２】
前記所定範囲のレベルの電気信号は、前記回路に入力される電気信号と該回路から出力される電気信号とのうち少なくとも一方の電気信号である
ことを特徴とする請求項１に記載の静電気保護回路。
【請求項３】
前記静電気保護用トランジスターは、トランスミッションゲートである
ことを特徴とする請求項１又は２に記載の静電気保護回路。
【請求項４】
前記静電気保護用トランジスターは、Ｐチャネル型ＭＯＳトランジスターである
ことを特徴とする請求項１又は２に記載の静電気保護回路。
【請求項５】
前記回路と、
前記入出力端子と、
請求項１乃至４の何れか一項に記載の静電気保護回路と、を備える
ことを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明に係るいくつかの態様は、複数のトランジスターをＥＳＤ（静電気放電）から保護する静電気保護回路及び集積回路に関する。
【背景技術】
【０００２】
従来、この種の静電気保護回路として、集積回路の端子と電源電圧線又は接地線との間にダイオードを複数個直列に接続するようにしたもの（例えば特許文献１参照）が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１−２３０２６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、特許文献１に記載されているように、ダイオードや接地（グラウンド又はアース）による静電気保護に加えて、集積回路と端子との間に静電気保護用の抵抗を接続していた。
【０００５】
しかしながら、例えば、前述の端子が集積回路との間で電流が流れる入出力端子などである場合、集積回路と端子との間に静電気保護用の抵抗を接続することができない、という問題があった。この場合、集積回路に含まれる複数のトランジスターにおいて、例えばゲート・ドレイン間の距離を拡げる（空ける）など、トランジスターの構造を変更し、静電気保護を施すことが考えられるが、入出力端子に接続される全てのトランジスターに静電気保護を施す必要が出てくるため、集積回路の広範囲にわたって影響が及ぶという問題があった。
【０００６】
本発明のいくつかの態様は前述の問題に鑑みてなされたものであり、静電気保護用の抵抗を使用せずに静電気放電から回路を保護することのできる静電気保護回路及び集積回路を提供することを目的の１つとする。
【課題を解決するための手段】
【０００７】
本発明に係る静電気保護回路は、一端が複数のトランジスターを含む回路に接続され、他端が入出力端子に接続されており、所定範囲のレベルの電気信号に対して前述の一端と前述の他端との間を通す静電気保護用トランジスターを備え、静電気保護用トランジスターは、所定範囲外のレベルの電気信号を所定範囲のレベルの電気信号に変更可能な保護回路を有する。
【０００８】
かかる構成によれば、静電気保護用トランジスターが、所定範囲のレベルの電気信号に対して前述の一端と前述の他端との間を通す。これにより、所定範囲のレベルの電気信号に対して静電気保護用トランジスターが導通状態（オン状態）になるので、静電気保護用の抵抗と比較して、抵抗値の増加を抑制することができる。これにより、静電気保護用の抵抗を設けることができない場合であっても、複数のトランジスターを含む回路と入出力端子との間に設けることができる。また、静電気保護用トランジスターが、所定範囲外のレベルの電気信号を所定範囲のレベルの電気信号に変更可能な保護回路を有する。これにより、所定範囲外のレベルの電気信号、例えば静電気保護用トランジスター自身の破壊、ひいては回路に含まれる複数のトランジスターの破壊に至るレベルの電気信号を、保護回路が、所定範囲のレベルの電気信号、例えば前述の回路の動作時のレベルの電気信号に変更することが可能になるので、静電気放電から前述の回路を保護することができる。さらに、前述の回路と入出力端子との間に静電気保護用トランジスターを配置するだけで良いので、回路に含まれる各トランジスターに、構造を変更するなどの静電気保護を施す必要がなくなる。これにより、複数のトランジスターに対してそれぞれ静電気保護を施す場合と比較して、抵抗値及び寄生容量の増加を抑制することが可能となる。かかる効果は、静電気保護用トランジスターに接続するトランジスターの数が増加するほど、顕著になる。
【０００９】
好ましくは、前述の所定範囲のレベルの電気信号は、前述の回路に入力される電気信号と該回路から出力される電気信号とのうち少なくとも一方の電気信号である。
【００１０】
かかる構成によれば、前述の所定範囲のレベルの電気信号は、前述の回路に入力される電気信号と該回路から出力される電気信号とのうち少なくとも一方の電気信号である。これにより、静電気保護用トランジスターは、前述の回路の出力信号又は入力信号に対して前述の回路と入出力端子との間を通すので、前述の回路は正常に動作することができる。
【００１１】
好ましくは、静電気保護用トランジスターは、トランスミッションゲートである。
【００１２】
かかる構成によれば、静電気保護用トランジスターがトランスミッションゲートである。これにより、静電気保護用の抵抗を使用せずに複数のトランジスターを静電気放電から保護することのできる静電気保護用トランジスターが、容易に実現（構成）することができる。
【００１３】
好ましくは、静電気保護用トランジスターは、Ｐチャネル型ＭＯＳトランジスターである。
【００１４】
かかる構成によれば、静電気保護用トランジスターがＰチャネル型ＭＯＳトランジスター、いわゆるＰＭＯＳトランジスターである。これにより、静電気保護用の抵抗を使用せずに複数のトランジスターを静電気放電から保護することのできる静電気保護用トランジスターが、容易に実現（構成）することができる。
【００１５】
本発明に係る集積回路は、前述の回路と、前述の入出力端子と、前述の静電気保護回路と、を備える。
【００１６】
かかる構成によれば、前述の回路と、前述の入出力端子と、前述の本発明に係る静電気保護回路とを備えるので、静電気保護用の抵抗を設けることができない場合であっても、複数のトランジスターを含む回路と入出力端子との間を所定範囲のレベルの電気信号が通ることができるともに、前述の回路を静電気放電から保護することができる。また、回路に含まれる各トランジスターは構造を変更するなどの静電気保護を施す必要がなくなる。これにより、回路に含まれる複数のトランジスターに対してそれぞれ静電気保護を施す場合と比較し、各トランジスターのサイズ（大きさ）を小さくすることができ、集積回路の大型化を防止することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明に係る静電気保護回路の一例を説明する概略構成図である。
【図２】図１に示したトランジスターの一例を説明する断面図である。
【図３】静電気保護を施した従来のトランジスターの一例を説明する断面図である。
【図４】本発明に係る静電気保護回路の他の例を説明する概略構成図である。
【図５】本発明に係る集積回路の一例を説明する概略構成図である。
【発明を実施するための形態】
【００１８】
以下、本発明の一実施形態について図面を参照しながら説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものである。したがって、具体的な寸法などは以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。なお、以下の説明において、図面の上側を「上」、下側を「下」、左側を「左」、右側を「右」という。
【００１９】
＜静電気保護回路＞
図１乃至図４は、本発明に係る静電気保護回路を示すものである。本発明に係る静電気保護回路は、ＥＳＤ（以下、静電気放電という）などによる瞬間的又は過渡的な過電圧又は過電流（以下、総称してサージという）から保護対象となる複数のトランジスターを保護するためのものであり、静電気保護用トランジスターを備える。
【００２０】
図１は、本発明に係る静電気保護回路の一例を説明する概略構成図である。図１に示すように、静電気保護用トランジスターは、例えばトランスミッションゲート１０Ａである。トランスミッションゲート１０Ａは、Ｐチャネル型ＭＯＳトランジスター（以下、ＰＭＯＳトランジスターという）１１Ａと、Ｎチャネル型ＭＯＳトランジスター（以下、ＮＭＯＳトランジスターという）１２Ａと、を含んで構成されており、ＰＭＯＳトランジスター１１ＡとＮＭＯＳトランジスター１２Ａとは並列に接続されている。すなわち、ＰＭＯＳトランジスター１１ＡのソースはＮＭＯＳトランジスター１２Ａのドレインであり、ＰＭＯＳトランジスター１１ＡのドレインはＮＭＯＳトランジスター１２Ａのソースである。ＰＭＯＳトランジスター１１Ａのゲート線は、グランウンドに接地（アース）されており、ＮＭＯＳトランジスター１２Ａのゲート線は、電源電位ＶDDの電源（図示省略）に接続されている。これにより、ＰＭＯＳトランジスター１１Ａのゲートの電位がローレベル（例えば、ゼロボルト）になるとともに、ＮＭＯＳトランジスター１２Ａのゲートの電位がハイレベル（例えば、電源電位ＶDDボルト）になる。
【００２１】
また、ＰＭＯＳトランジスター１１Ａは、クランプダイオード１４Ａなどの保護回路を有している。クランプダイオード１４Ａは、所定範囲外のレベルの電気信号を所定範囲のレベルの電気信号に変更することが可能であり、ＰＭＯＳトランジスター１１Ａが素子破壊（ブレークダウン）に至るのを防止している。
【００２２】
また、トランスミッションゲート１０Ａは、端子Ｐ１と端子Ｐ２との間、すなわち内部回路２０と入出力パッド３０との間に配置されている。なお、端子Ｐ１は、本発明に係る静電気保護回路の「一端」に相当し、端子Ｐ２は、本発明に係る静電気保護回路の「他端」に相当する。
【００２３】
内部回路２０は、複数のトランジスター２１を含む回路であり、各トランジスター２１は、端子Ｐ１に電気的に接続している。すなわち、各トランジスター２１は、トランスミッションゲート１０Ａの一端に接続される。また、内部回路２０は、電源（図示省略）を含んでおり、電源から所定範囲の電圧が供給されて動作する。なお、各トランジスター２１は、その種類や構造を問わない。
【００２４】
本実施形態では、内部回路２０に含まれる全てのトランジスター２１が端子Ｐ１に接続しているように説明したが、これに限定されず、内部回路２０に含まれる、少なくとも２以上のトランジスター２１が、端子Ｐ１を介してトランスミッションゲート１０Ａに接続されていればよい。
【００２５】
入出力パッド３０は、内部回路２０からの電気信号を外部に出力し、外部の電子機器などからの電気信号を内部回路２０に入力する入出力端子であり、端子Ｐ２に電気的に接続している。すなわち、入出力パッド３０は、トランスミッションゲート１０Ａの他端に接続される。なお、入出力パッド３０は、電気信号の入力及び出力のうち少なくもどちらか一方を行うようにしてもよい。
【００２６】
次に、図１に示すトランスミッションゲート１０Ａの動作について説明する。例えば、端子Ｐ１と端子Ｐ２の間に、所定範囲の電圧が印加された場合、ＰＭＯＳトランジスター１１Ａのゲートはグラウンドに接地（アース）されているので、ＰＭＯＳトランジスター１１Ａはソースからドレインに電流が流れる導通状態（オン状態）となる。一方、ＮＭＯＳトランジスター１２Ａのゲートには電源電位ＶDDが印加されているので、ゲートとソースとの間の電圧ＶgsがＮＭＯＳトランジスター１２Ａのしきい値電圧Ｖtを超える場合、ＮＭＯＳトランジスター１２Ａはドレインからソースに電流が流れる導通状態（オン状態）となる。これにより、所定範囲のレベルの電気信号に対して、トランスミッションゲート１０Ａは、ＰＭＯＳトランジスター１１ＡとＮＭＯＳトランジスター１２Ａとのうち少なくとも一方が導通状態（オン状態）になるので、静電気保護用の抵抗と比較して、抵抗値の増加を抑制することができる。
【００２７】
なお、ＰＭＯＳトランジスター１１Ａ及びＮＭＯＳトランジスター１２Ａは、端子Ｐ１と端子Ｐ２とのうち、どちらの電位（レベル）が高い場合でも導通状態（オン状態）となるので、トランスミッションゲート１０Ａは、所定範囲のレベルの電気信号に対し、端子Ｐ１から端子Ｐ２へ、又は端子Ｐ２から端子Ｐ１へ、双方向に電気信号を通すことができる。
【００２８】
一方、例えば、静電気放電などにより入出力パッド３０に過電圧、すなわち所定範囲外の電圧が印加された場合、ＰＭＯＳトランジスター１１Ａ及びＮＭＯＳトランジスター１２Ａは導通状態（オン状態）であるが、ＰＭＯＳトランジスター１１Ａはクランプダイオード１４Ａを有するので、過電圧による電流の大部分がグラウンドに流れ（抜け）る。これにより、所定範囲外のレベルの電気信号、例えばトランスミッションゲート１０Ａ自身の破壊、ひいては内部回路２０に含まれる複数のトランジスター２１の破壊に至るレベルの電気信号を、クランプダイオード１４Ａが、所定範囲のレベルの電気信号、例えば前述の回路の動作時のレベルの電気信号に変更することが可能になる。
【００２９】
トランスミッションゲート１０Ａは、前述した所定範囲の電圧が、内部回路２０に入力される電気信号（入力信号）の電圧と内部回路２０から出力される電気信号（出力信号）の電圧とのうち少なくとも一方の電気信号となるように、設定されている。これにより、トランスミッションゲート１０Ａは、内部回路２０の出力信号又は入力信号に対して内部回路２０と入出力パッド３０との間を通すので、内部回路２０は正常に動作することができる。
【００３０】
図２は、図１に示したトランジスターの一例を説明する断面図である。なお、図２において、Ｂはバルク（バックゲート）、Ｄはドレイン、Ｇはゲート、Ｓはソース、ＩＮは入力、ＯＵＴは出力、ＶＤＤは正の電源電圧、ＶＳＳは負の電源電圧をそれぞれ示すものである。内部回路２０に含まれるトランジスター２１は、図２に示すように、例えばＰＭＯＳトランジスター２１Ａと、ＮＭＯＳトランジスター２１Ｂとから構成される。ＰＭＯＳトランジスター２１Ａは、Ｐ型サブストレート基板２１ａにＮウェル２１ｂを打ち込み、Ｎウェル２１ｂにイオン注入によりＮ型拡散層２１ｃとＰ型拡散層２１ｄ，２１ｅを形成する。また、ソースＳとドレインＤとの間に金属電極２１ｆを形成してゲートＧとする。一方、ＮＭＯＳトランジスター２１Ｂは、Ｐ型サブストレート基板２１ａに、イオン注入によりＮ型拡散層２１ｇ，２１ｈとＰ型拡散層２１ｉを形成し、ドレインＤとソースＳとの間に金属電極２１ｊを形成してゲートＧとする。このように形成されたＰＭＯＳトランジスター２１Ａ及びＮＭＯＳトランジスター２１Ｂは、例えば、Ｎウェル２１ｂ、Ｐ型拡散層２１ｄ，２１ｅ、及びＮ型拡散層２１ｇ，２１ｈに、所定量の寄生容量（コンデンサ容量）が発生する。
【００３１】
図３は、静電気保護を施した従来のトランジスターの一例を説明する断面図である。図２と同様に、Ｂはバルク（バックゲート）、Ｄはドレイン、Ｇはゲート、Ｓはソース、ＩＮは入力、ＯＵＴは出力、ＶＤＤは正の電源電圧、ＶＳＳは負の電源電圧をそれぞれ示すものである。静電気保護を施したトランジスター２２は、図３に示すように、例えばＰＭＯＳトランジスター２２Ａと、ＮＭＯＳトランジスター２２Ｂとから構成される。ＰＭＯＳトランジスター２２Ａは、Ｐ型サブストレート基板２２ａにＮウェル２２ｂを打ち込み、Ｎウェル２２ｂにイオン注入によりＮ型拡散層２２ｃとＰ型拡散層２２ｄ，２２ｅを形成する。また、ソースＳとドレインＤとの間に金属電極２２ｆを形成してゲートＧとする。一方、ＮＭＯＳトランジスター２２Ｂは、Ｐ型サブストレート基板２２ａに、イオン注入によりＮ型拡散層２２ｇ，２２ｈとＰ型拡散層２２ｉを形成し、ドレインＤとソースＳとの間に金属電極２２ｊを形成してゲートＧとする。
【００３２】
このように形成された図３のＰＭＯＳトランジスター２２Ａ及びＮＭＯＳトランジスター２２Ｂは、図２に示すＰＭＯＳトランジスター２１Ａ及びＮＭＯＳトランジスター２１Ｂと比較して、静電気保護のためにゲートＧとドレインＤとの間が拡げられている。その結果、ＰＭＯＳトランジスター２２ＡのＰ型拡散層２２ｅと、ＮＭＯＳトランジスター２２ＢのＮ型拡散層２２ｇとにおいて、図３の楕円状波線で示すように抵抗が発生してしまう（抵抗が大きくなる）とともに、面積が増加するので、図３の円状波線で示すように寄生容量も増加してしまう、というデメリット（不利益）が生じる。さらに、Ｐ型拡散層２２ｆの面積が増加することで、Ｎウェル２２ｂの面積も増加するので、図３の円状波線で示すように寄生容量が増加してしまう、というデメリット（不利益）が生じる。
【００３３】
図４は、本発明に係る静電気保護回路の他の例を説明する概略構成図である。静電気保護用トランジスターは、図１に示したトランスミッションゲート１０Ａに限定されない。図４に示すように、静電気保護用トランジスターは、例えばＰＭＯＳトランジスター１０Ｂであってもよい。ＰＭＯＳトランジスター１０Ｂは、図１に示したＰＭＯＳトランジスター１１Ａと同様に、ゲート線がグランウンドに接地（アース）されている。
【００３４】
また、ＰＭＯＳトランジスター１０Ｂは、クランプダイオード１４Ｂなどの保護回路を有している。クランプダイオード１４Ｂは、所定範囲外のレベルの電気信号を所定範囲のレベルの電気信号に変更することが可能であり、ＰＭＯＳトランジスター１０Ｂが素子破壊（ブレークダウン）に至るのを防止している。
【００３５】
さらに、ＰＭＯＳトランジスター１０Ｂは、図１に示したトランスミッションゲート１０Ａと同様に動作する。すなわち、端子Ｐ１と端子Ｐ２の間に、所定範囲の電圧が印加された場合、ＰＭＯＳトランジスター１０Ｂのゲートはグラウンドに接地（アース）されているので、ＰＭＯＳトランジスター１０Ｂはソースからドレインに電流が流れる導通状態（オン状態）となる。これにより、所定範囲のレベルの電気信号に対して、ＰＭＯＳトランジスター１０Ｂが導通状態（オン状態）になるので、静電気保護用の抵抗と比較して、抵抗値の増加を抑制することができる。
【００３６】
一方、静電気放電などにより入出力パッド３０に過電圧、すなわち所定範囲外の電圧が印加された場合、ＰＭＯＳトランジスター１０Ｂは導通状態（オン状態）であるが、ＰＭＯＳトランジスター１０Ｂはクランプダイオード１４Ｂを有するので、過電圧による電流の大部分がグラウンドに流れ（抜け）る。これにより、所定範囲外のレベルの電気信号、例えばＰＭＯＳトランジスター１０Ｂ自身の破壊、ひいては内部回路２０に含まれる複数のトランジスター２１の破壊に至るレベルの電気信号を、クランプダイオード１４Ｂが、所定範囲のレベルの電気信号、例えば前述の回路の動作時のレベルの電気信号に変更することが可能になる。
【００３７】
なお、本実施形態では、保護回路としてクランプダイオード１４Ａ，１４Ｂを示したが、これに限定されず、他の素子や回路であってもよい。
【００３８】
このように、本実施形態の静電気保護回路によれば、静電気保護用トランジスターが、所定範囲のレベルの電気信号に対して端子Ｐ１と端子Ｐ２との間を通す。これにより、所定範囲のレベルの電気信号に対して、静電気保護用トランジスターが導通状態（オン状態）になるので、静電気保護用の抵抗と比較して、抵抗値の増加を抑制することができる。これにより、静電気保護用の抵抗を設けることができない場合であっても、複数のトランジスター２１を含む内部回路２０と入出力パッド３０との間に設けることができる。
【００３９】
また、静電気保護用トランジスターが、所定範囲外のレベルの電気信号を所定範囲のレベルの電気信号に変更可能なクランプダイオード１４Ａ，１４Ｂを有する。これにより、所定範囲外のレベルの電気信号、例えばＰＭＯＳトランジスター１０Ｂ自身の破壊、ひいては内部回路２０に含まれる複数のトランジスター２１の破壊に至るレベルの電気信号を、クランプダイオード１４Ｂが、所定範囲のレベルの電気信号、例えば前述の回路の動作時のレベルの電気信号に変更することが可能になるので、静電気放電から内部回路２０を保護することができる。
【００４０】
さらに、内部回路２０と入出力パッド３０との間に静電気保護用トランジスターを配置するだけで良いので、内部回路２０に含まれる各トランジスター２１に、構造を変更するなどの静電気保護を施す必要がなくなる。これにより、複数のトランジスター２１に対してそれぞれ静電気保護を施す場合と比較して、抵抗値及び寄生容量の増加を抑制することが可能となる。かかる効果は、静電気保護用トランジスターに接続するトランジスターの数が増加するほど、顕著になる。
【００４１】
また、本実施形態の静電気保護回路によれば、前述の所定範囲のレベルの電気信号は、内部回路２０に入力される電気信号（入力信号）の電圧と内部回路２０から出力される電気信号（出力信号）の電圧とのうち少なくとも一方の電気信号である。これにより、静電気保護用トランジスターは、内部回路２０の出力信号又は入力信号に対して内部回路２０と入出力パッド３０との間を通すので、内部回路２０は正常に動作することができる。
【００４２】
また、本実施形態の静電気保護回路によれば、静電気保護用トランジスターがトランスミッションゲート１０Ａである。これにより、静電気保護用の抵抗を使用せずに複数のトランジスター２１を静電気放電から保護することのできる静電気保護用トランジスターが、容易に実現（構成）することができる。
【００４３】
また、本実施形態の静電気保護回路によれば、静電気保護用トランジスターがＰＭＯＳトランジスター１０Ｂである。これにより、静電気保護用の抵抗を使用せずに複数のトランジスター２１を静電気放電から保護することのできる静電気保護用トランジスターが、容易に実現（構成）することができる。
【００４４】
＜集積回路＞
図５は本発明に係る集積回路を示すものであり、図５は本発明に係る集積回路の一例を説明する概略構成図である。なお、前述した本発明に係る静電気保護回路の実施形態と同一構成部分は同一符号をもって表し、その説明を省略する。
【００４５】
前述した本発明に係る静電気保護回路は、例えば、複数のトランジスターを含むＩＣなどの集積回路に好適に適用することができる。すなわち、図５に示すように、集積回路１００は、本発明に係る静電気保護回路と、複数のトランジスター２１と、トランジスター２１を含む電圧発生回路２５と、入出力パッド３０と、を備える。なお、図５では、静電気保護用トランジスターとして、図４に示したＰＭＯＳトランジスター１０Ｂを用いる場合を示す。
【００４６】
集積回路１００は、入出力パッド３０を介して外部回路２００，３００に接続している。
電圧発生回路２５は、集積回路１００の内部の各トランジスター２１に電力を供給するとともに、所定電圧の電気信号を、ＰＭＯＳトランジスター１０Ｂを介して入出力パッド３０から外部回路２００，３００に出力（供給）している。
【００４７】
このように、本実施形態に係る集積回路１００によれば、複数のトランジスター２１と、入出力パッド３０と、前述の本発明に係る静電気保護回路とを備えるので、静電気保護用の抵抗を設けることができない場合であっても、複数のトランジスター２１と入出力パッド３０との間を所定範囲のレベルの電気信号が通ることができるともに、複数のトランジスター２１を静電気放電から保護することができる。また、各トランジスター２１は構造を変更するなどの静電気保護を施す必要がなくなる。これにより、集積回路１００に含まれる複数のトランジスター２１に対してそれぞれ静電気保護を施す場合と比較し、各トランジスター２１のサイズ（大きさ）を小さくすることができ、集積回路１００の大型化を防止することができる。
【００４８】
なお、前述の各実施形態の構成を組み合わせたり或いは一部の構成部分を入れ替えたりしてもよい。また、本発明の構成は、前述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えてもよい。
【符号の説明】
【００４９】
１０Ａ…トランスミッションゲート、１０Ｂ…ＰＭＯＳトランジスター、１４Ａ，１４Ｂ…クランプダイオード、２０…内部回路、２１…トランジスター、３０…入出力パッド、１００…集積回路、Ｐ１，Ｐ２…端子
【図１】
2011222549.tif 000003
【図２】
2011222549.tif 000004
【図３】
2011222549.tif 000005
【図４】
2011222549.tif 000006
【図５】
2011222549.tif 000007