(57)【要約】【課題】      発振周波数の可変幅が大きい電圧制御発振器を実現する。【解決手段】  リング発振器を差動インバータで構成し、テイル電流と負荷電流を制御する。差動インバータの出力をＰＭＯＳトランジスタとＮＭＯＳトランジスタでスイッチングし、出力電圧をクリッピングトランジスタで制限する。出力振幅を反転増幅回路によって与えられる周波数制御電圧に応じて変化させる。【選択図】図４
2011139396.tif 000002
【特許請求の範囲】
【請求項１】
入力された電圧をその値に応じた値の電流に変換する電圧電流変換回路とカレントミラー回路とリング発振器と反転増幅器とバッファを含み、該電圧電流変換回路と該カレントミラー回路により変換された電流と該反転増幅回路によって与えられる電圧によって振幅制限された出力信号に応じて、周波数が変化する該リング発振器を具備し、電源電圧変動の影響が小さく低ジッタで周波数の可変幅が大きいことを特徴とする電圧制御発振器。
【請求項２】
前記電圧電流変換回路は、オペアンプからなることを特徴とする請求項１に記載の電圧制御発振器。
【請求項３】
前記リング発振器は、Ｎ段（但し、Ｎは３以上の整数）の差動インバータをリング状に接続してなることを特徴とする請求項１に記載の電圧制御発振器。
【請求項４】
前記リング発振器は、該電圧電流変換回路の電流により、該差動インバータのテイル電流と負荷電流を制御することを特徴とする請求項１及び請求項３に記載の電圧制御発振器。
【請求項５】
前記リング発振器は、該差動インバータの出力信号をＰＭＯＳトランジスタとＮＭＯＳトランジスタによりスイッチングすることを特徴とする請求項１及び請求項３に記載の電圧制御発振器。
【請求項６】
前記リング発振器は、該差動インバータの出力信号振幅をクリッピングトランジスタにより制限することを特徴とする請求項１及び請求項３に記載の電圧制御発振器。
【請求項７】
前記リング発振器は、該反転増幅器による電圧により出力信号振幅制限電圧を制御することを特徴とする請求項１及び請求項３に記載の電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路における電源制御発振器（ＶＣＯ）に関するものである。
【背景技術】
【０００２】  ＨＤＭＩやＳ／ＰＤＩＦのインタフェース受信回路において、転送クロック周波数の幅が大きくなる傾向があるので、クロックをリカバリする上でＰＬＬを使用する場合、周波数可変幅が大きくジッタの小さい電圧制御発振器（ＶＣＯ）が必要とされる。
【先行技術文献】
【０００３】
【特許文献１】ＵＳ  Ｐａｔｅｎｔ５，５６３，５５３
【特許文献２】特許公開２００５−２０７０４
【特許文献３】特許公開２００３−６９３９０
【特許文献４】特許公開平８−８６５１
【特許文献５】特許公開平１０−９８３５６
【特許文献６】特許公開平５−１９１２２１
【特許文献７】特許公開平７−７４５９６
【特許文献８】特許公開平８−２８８８０１
【発明の概要】
【発明が解決しようとする課題】
【０００４】  特許文献６と特許文献７のシングルエンドインバータで構成されたリング発振器は奇数段で構成される。
特許文献１はクリッピングトランジスタで、特許文献５は基準電位と一致させことにより振幅制限をしているが、振幅は固定値である。
従来のリング発振器の差動インバータの負荷は抵抗もしくは非飽和領域のトランジスタのオン抵抗を使用している。
【課題を解決するための手段】
【０００５】  リング発振器１２を差動回路にすることによりインバータの段数を奇数でも偶数でも構成できる。
差動インバータの負荷を電流源にすることにより、テイル電流と負荷電流を制御電圧に応じた値の電流でリング発振器の発振周波数を制御する。
差動インバータの出力はＰＭＯＳトランジスタ５０，５１とＮＭＯＳトランジスタ５２，５３のよって電流をスイッチングする。
出力電圧ＯＵＴ＋，ＯＵＴ−をクリッピングトランジスタ５６，５７で制限する。
出力振幅を反転増幅回路１３によって与えられる周波数制御電圧に応じて変化させる。
【発明の効果】
【０００６】  リング発振器を差動インバータにし、テイル電流と負荷電流を制御することにより、発振が安定する。
差動インバータの出力をＰＭＯＳトランジスタとＮＭＯＳトランジスタによって電流をスイッチングすることにより低ジッタになる。
出力電圧をクリッピングトランジスタで制限することにより、リング発振器の出力信号のジッタに対する電源電圧変動の影響が小さくなる。
出力振幅を周波数制御電圧に応じて変化させることにより、周波数の可変幅が大きくなる。
【図面の簡単な説明】
【０００７】
【図１】本発明に係わる電圧制御発振器のブロック図である。
【図２】本発明に係わる偶数段のリング発振器のブロック図である。
【図３】本発明に係わる奇数段のリング発振器のブロック図である。
【図４】本発明に係わる電圧制御発振器の回路図である。
【発明を実施するための形態】
【０００８】  以下、本発明に係わる電圧制御発振器の実施例について説明する。
【実施例】
【０００９】  図４は、本発明に係わる電圧制御発振器の実施例を示す回路図である。図４において、１０は電圧電流変換回路、１１はカレントミラー回路、２０はリング発振器を構成する差動インバータ、１３は反転増幅器である。【００１０】  リング発振器１２は、差動インバータが偶数段の場合は図２に示すように、奇数段の場合は図３のように構成できる。【００１１】  入力端子ＶＣＮＴに入力される電圧を電流に変換する電圧電流変換回路１０は、オペアンプ４０、ＮＭＯＳトランジスタ４１及び抵抗４２で構成される。変換された電流は、カレントミラー回路を構成するＰＭＯＳトランジスタ４６とＮＭＯＳトランジスタによって差動インバータに受け渡される。カレントミラー回路の電圧ＶＴＡＩＬで差動インバータのテイル電流を、電圧ＶＬＯＡＤで差動インバータの負荷電流を規定する。【００１２】  差動インバータの出力ＯＵＴ−は、立ち上がりではＰＭＯＳトランジスタ５０をオン、ＮＭＯＳトランジスタ５２をオフにし、立ち下がりではＰＭＯＳトランジスタ５０をオフ、ＮＭＯＳトランジスタ５２をオンにするようにスイッチングする。
差動インバータの出力ＯＵＴ＋は、立ち上がりではＰＭＯＳトランジスタ５１をオン、ＮＭＯＳトランジスタ５３をオフにし、立ち下がりではＰＭＯＳトランジスタ５１をオフ、ＮＭＯＳトランジスタ５３をオンにするようにスイッチングする。【００１３】  差動インバータの出力ＯＵＴ＋，ＯＵＴ−はクリッピングトランジスタ５６，５７で振幅を制限される。【００１４】  反転増幅器はＰＭＯＳトランジスタ４４と抵抗４５で構成される。該反転増幅器はＶＣＮＴに応じる電圧を出力するのであれば、図４の構成である必要はない。【００１５】  クリップトランジスタ制御電圧ＶＣＬＰはＶＣＮＴに応じて変化する。
差動インバータの出力ＯＵＴ＋，ＯＵＴ−の振幅はＶＣＬＰに応じて制御される。ＶＣＮＴの電圧が低い場合は振幅が大きく、ＶＣＮＴの電圧が大きい場合は振幅が小さくなるので、リング発振器の周波数を制御できる。【００１６】  本発明では、差動インバータの出力信号の立ち上がり時間と立ち下がり時間を電流により制御するだけではなく、振幅を制御することにより周波数の可変幅を大きくすることができる。
【符号の説明】
【００１７】１０  電圧電流変換回路
１１  カレントミラー回路
１２  リング発振器
１３  反転増幅器
１４  バッファ
２０，２１，２２，２３，３０，３１，３２  差動インバータ
【図１】
2011139396.tif 000003
【図２】
2011139396.tif 000004
【図３】
2011139396.tif 000005
【図４】
2011139396.tif 000006