(57)【要約】【課題】システムが動作するまでの起動時間を短縮することができる情報処理システム及び情報処理方法を提供すること【解決手段】本発明の第１の態様にかかる情報処理システムは、制御プログラムを記憶部に展開する処理を含む起動処理が完了した後に、記憶部に展開した制御プログラムに基づいて、周辺装置の制御を実行する実行部を有するメイン装置を備える。また、メイン装置の起動処理中に、周辺装置の制御を実行するサブ装置を備える。【選択図】図１
2011145926.tif 000002
【特許請求の範囲】
【請求項１】
制御プログラムを記憶部に展開する処理を含む起動処理が完了した後に、当該制御プログラムに基づいて、周辺装置の制御を実行する実行部を有するメイン装置と、
前記メイン装置の起動処理中に、前記周辺装置の制御を実行するサブ装置とを備えた情報処理システム。
【請求項２】
前記情報処理システムは、さらに前記メイン装置の起動処理中に、前記サブ装置と前記周辺装置とが通信可能となるようにするとともに、前記メイン装置の起動が完了した後に、前記メイン装置と前記周辺装置とが通信可能となるようにする選択部を備えた請求項１に記載の情報処理システム。
【請求項３】
前記情報処理システムは、さらに前記サブ装置と前記周辺装置との通信内容の通信方式を変換する変換部を備え、
前記周辺装置は、互いに通信方式が異なる２つの周辺装置を含む複数の周辺装置であり、
前記サブ装置は、前記異なる通信方式のうち、いずれかの１つの通信方式による通信内容を前記周辺装置に対して送信することにより、前記周辺装置の制御を行う請求項１又は２に記載の情報処理システム。
【請求項４】
前記サブ装置は、前記複数の周辺装置のうち、いずれの周辺装置と通信するかを選択する選択信号を前記変換部に出力し、
前記変換部は、前記サブ装置から出力された選択信号に基づいた周辺装置と、前記サブ装置とが通信可能となるようにする請求項３に記載の情報処理システム。
【請求項５】
前記メイン装置は、前記選択部及び前記変換部を有することを特徴とする請求項３又は４に記載の情報処理システム。
【請求項６】
前記サブ装置は、前記情報処理システムの起動要因を検出する装置であることを特徴とする１乃至５のいずれかに記載の情報処理システム。
【請求項７】
前記サブ装置及び前記メイン装置は、前記周辺装置とシリアルインタフェースによって通信して、前記周辺装置の制御を行うことを特徴とする請求項１乃至６のいずれかに記載の情報処理システム。
【請求項８】
前記メイン装置及び前記サブ装置は、マイクロコンピュータであることを特徴とする請求項１乃至７のいずれかに記載の情報処理システム。
【請求項９】
メイン装置が周辺装置を制御する制御プログラムを展開する処理を含む起動処理を実行し、
前記メイン装置の起動処理中に、サブ装置が前記周辺装置の制御を実行し、
前記メイン装置の起動処理完了後に、前記メイン装置が前記制御プログラムに従って、前記周辺装置の制御を実行する情報処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理システム及び情報処理装置に関し、特にマイクロコンピュータを備えた電子機器において、電子機器の起動時間を短縮する技術に関する。
【背景技術】
【０００２】
近年、電子機器では、機能の多様化などにより高速処理が必要となっている。そのため、電子機器は、高速なＣＰＵ(Central Processing Unit)や周辺機器を内蔵したマイクロコンピュータ(以下、「マイコン」とする)と、その制御プログラムを記憶するＲＯＭ(Read Only Memory)を備えている。しかし、一般的にＲＯＭのアクセス速度は、ＲＡＭ(Random Access Memory)のアクセス速度に比べて遅い。そのため、マイコンは、電子機器の起動直後にＲＯＭからＲＡＭにデータを転送し、以降はＲＡＭに格納されたデータにアクセスすることにより高速処理を実現している。しかし、このような構成の場合、マイコンは、リセット解除後に、まずＲＯＭからＲＡＭにデータを転送するための時間が必要となってしまうため、電子機器が動作するまでの起動時間が長くなってしまうという問題がある。
【０００３】
ここで、特許文献１には、装置の立ち上がり時間を短縮することができる技術が開示されている。特許文献１では、ＣＰＵのリセットを保持して、ＤＭＡ(Direct Memory Access)コントローラ、ファームウェアコピーコントローラ、バスコントローラ、シリアルＲＯＭコントローラやＲＡＭコントローラ等のＣＰＵ以外のハードウェアにより、シリアルＲＯＭからＲＡＭへのファームウェアなどの転送を開始させる。そして、その転送中の予め指定された起動タイミングでＣＰＵのリセットを解除し、ＣＰＵのリセット解除後は、ＣＰＵによる初期化処理と、ファームウェア等の転送とを並列に実行する。
【０００４】
これにより、ファームウェア等の転送が全て終了するまで待つことなく、ＣＰＵのリセットが解除されるため、装置の立ち上がり時間を短縮することができる。
しかし、特許文献１では、システムリセット期間中にＲＯＭからＲＡＭにファームウェア等のプログラムを転送することができるが、ＲＯＭからＲＡＭへの転送が起動タイミングまで完了するまでは電子機器を起動することができないという問題を有している。
【０００５】
より詳細には、特許文献１では、電源が供給されリセットが解除されるとリセットコントローラは、ＣＰＵをリセット状態に保持したままＣＰＵ以外の各部のリセットを解除する。ファームウェアコピーコントローラは、リセット解除されると、バスコントローラに対し、シリアルＲＯＭのヘッダ領域の読み込みを要求し、この要求に応じてバスコントローラから供給されたヘッダ領域のデータに基づき、ＤＭＡコントローラに対して設定を行った後、データ転送開始要求を行う。ＤＭＡコントローラは、設定に従って、バスコントローラを介し、シリアルＲＯＭからＲＡＭへのファームウェア本体の転送を行う。ＤＭＡコントローラは、その転送元アドレスが起動タイミングに一致すると、ＣＰＵリセット解除を要求する。リセットコントローラは、ＣＰＵのリセットを解除し、ＣＰＵが起動される。
このように、特許文献１では、ここまでの処理が終了しないと、電子機器が起動されないという制約が発生する。
【０００６】
なお、特許文献２には、ＤＭＡＣ(Direct Memory Access Controller)を用いることで、システムリセット期間にＲＯＭからＲＡＭにデータ転送を行うことができ、情報処理装置の起動時間を短縮することができる技術が開示されている。
しかし、特許文献２においても、システムリセット期間中にＲＯＭからＲＡＭにプログラムを転送することができるが、ＲＯＭからＲＡＭへの転送が完了するまでは電子機器を起動することができないという問題を有している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２６４９７８号公報
【特許文献２】特開２００３−３３７７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
背景技術として説明した技術では、プログラムのＲＯＭからＲＡＭへの転送が完了するまでは電子機器を起動することができないため、電子機器が動作するまでの起動時間が長くなってしまうという問題がある。
【課題を解決するための手段】
【０００９】
本発明の第１の態様にかかる情報処理システムは、制御プログラムを記憶部に展開する処理を含む起動処理が完了した後に、当該制御プログラムに基づいて、周辺装置の制御を実行する実行部を有するメイン装置と、前記メイン装置の起動処理中に、前記周辺装置の制御を実行するサブ装置とを備えたものである。
【００１０】
これにより、メイン装置が起動中であっても、メイン装置に代わって、サブ装置が周辺装置を制御することができるようにため、システムが動作するまでの起動時間を短縮することができる。
【００１１】
本発明の第２の態様にかかる情報処理方法は、メイン装置が周辺装置を制御する制御プログラムを展開する処理を含む起動処理を実行し、前記メイン装置の起動処理中に、サブ装置が前記周辺装置の制御を実行し、前記メイン装置の起動処理完了後に、前記メイン装置が前記制御プログラムに従って、前記周辺装置の制御を実行するものである。
【００１２】
これにより、メイン装置が起動中であっても、メイン装置に代わって、サブ装置が周辺装置を制御することができるようにため、システムが動作するまでの起動時間を短縮することができる。
【発明の効果】
【００１３】
上述した本発明の各態様により、システムが動作するまでの起動時間を短縮することができる情報処理システム及び情報処理方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１にかかる電子機器のブロック図である。
【図２】本発明の実施の形態１にかかる電子機器の起動中における状態を示すブロック図である。
【図３】本発明の実施の形態１にかかる電子機器の起動完了後における状態を示すブロック図である。
【図４】本発明の実施の形態１にかかる電子機器の動作を示すタイミングチャートである。
【図５】本発明の実施の形態２にかかる電子機器のブロック図である。
【図６】本発明の実施の形態２にかかる電子機器の起動中における状態を示すブロック図である。
【図７】本発明の実施の形態２にかかる電子機器の起動完了後における状態を示すブロック図である。
【発明を実施するための形態】
【００１５】
本発明の実施の形態１．
以下、図面を参照して本発明の実施の形態について説明する。
まず、図１を参照して、本発明の実施の形態１にかかる電子機器の構成について説明する。図１は、本発明の実施の形態１にかかる電子機器のブロック図である。
電子機器は、サブマイコン１、メインマイコン２、外部ＲＯＭ３、表示モジュール４及びチューナモジュール５を有する。
【００１６】
ここで、近年の電子機器においては、機能の多様化などにより高速処理が必要となっており、高速なＣＰＵや多種の周辺機能を内蔵したマイコンをメインマイコンとして有している。一方、特にバッテリや電池等で動作する電子機器は、バッテリや電池等の保持時間を延ばすため、別途低消費電力のサブマイコンを備え、ユーザが電子機器の電源をオフにしてからオンにするまでのスタンバイ中に、消費電力の大きいメインマイコン等は電源供給を停止し、サブマイコンだけに電源を供給することにより、スタンバイ中の消費電力を低減する構成が一般的となっている。また、サブマイコンは、スタンバイ中であっても、各種データのバックアップや電子機器の起動(スタンバイ解除)要因検出を行うために、例えば、内蔵ＲＡＭ以外の電源を切断する等したスタンバイ状態として電源供給して起動しておくのが一般的である。
【００１７】
ここで、各種データとは、上述した電子機器が、例えば、車載組み込みシステムであり、周辺装置としてチューナモジュールやＣＤ(Compact Disc)モジュールを含んでいる場合、電子機器の電源がオフされるまで聞いていたラジオ放送のチャンネルやＣＤを再生していた位置等の情報である。
【００１８】
サブマイコン１は、電子機器の低消費電力を実現するためのブロックである。サブマイコン１は、ＣＰＵ１１、内蔵ＲＯＭ１２、内蔵ＲＡＭ１３、ＣＳＩ(Clocked Serial Interface)１４及びＵＡＲＴ(Universal Asynchronous Receiver Transmitter)１５を含む。サブマイコン１は、ユーザによる電子機器の起動(スタンバイ解除)要因や切断(スタンバイ移行)要因の検出や電子機器の電源切断する場合における各種データのバックアップ等を行う。電子機器のスタンバイ中、メインマイコン２、表示モジュール４やチューナモジュール５は、電源供給が停止され、サブマイコン１だけに電源供給されることにより、電子機器の消費電力を低減する。サブマイコンは、サブ装置として機能する。
【００１９】
ＣＰＵ１１は、内蔵ＲＯＭ１２に記憶されたプログラムに従って、サブマイコン１における処理を実行する。
内蔵ＲＯＭ１２は、サブマイコン１における処理を実現するプログラムが記憶される。このプログラムには、例えば、スタンバイ状態を管理するプログラム、表示モジュール４やチューナモジュール５を制御するプログラム等が含まれる。
内蔵ＲＡＭ１３は、ＣＰＵ１１のワークＲＡＭやデータ格納として使用される。
ＣＳＩ１４は、サブマイコン１がメインマイコン２又は表示モジュール４との任意の信号の送受信を行うためのシリアルＩ／Ｆ(interface)として機能する。
ＵＡＲＴ１５は、サブマイコン１がメインマイコン２又はチューナモジュール５との任意の信号の送受信を行うためのシリアルＩ／Ｆとして機能する。
【００２０】
メインマイコン２は、電子機器全体の制御及び高速処理を行うブロックである。メインマイコン２は、ＣＰＵ２１、内蔵ＲＡＭ２２、メモリコントローラ２３、ＣＳＩ２４、２５、ＵＡＲＴ２６、２７及びセレクタ回路７１〜７５を含む。制御プログラムを外部ＲＯＭ３に記憶するが、一般的にＲＯＭのアクセス速度は、ＲＡＭのアクセス速度に比べて遅いため、メインマイコン２は、ＲＡＭを内蔵し、電子機器の起動時にメモリコントローラ２３を介して、外部ＲＯＭ３から内蔵ＲＡＭ２２に制御プログラムを転送し、以降は、内蔵ＲＡＭ２２にアクセスして制御プログラムを実行することにより、高速処理を実現している。メインマイコンは、メイン装置として機能する。
【００２１】
ＣＰＵ２１は、内蔵ＲＡＭ２２に記憶された制御プログラムに従って、メインマイコン２における処理を実行する。ＣＰＵ２１は、好ましくは、ＣＰＵ１１よりも高速な処理を行うＣＰＵである。
内蔵ＲＡＭ２２は、外部ＲＯＭ３から転送された制御プログラムが記憶される。
メモリコントローラ２３は、外部ＲＯＭ３から制御プログラムを内蔵ＲＡＭ２２に転送する。内蔵ＲＡＭは、記憶部として機能する。
【００２２】
ＣＳＩ２４は、メインマイコン２がサブマイコン１との任意の信号の送受信を行うためのシリアルＩ／Ｆとして機能する。
ＣＳＩ２５は、メインマイコン２が表示モジュール４との任意の信号の送受信を行うためのシリアルＩ／Ｆとして機能する。
ＵＡＲＴ２６は、メインマイコン２がサブマイコン１との任意の信号の送受信を行うためのシリアルＩ／Ｆとして機能する。
ＵＡＲＴ２７は、メインマイコン２がチューナモジュール５との任意の信号の送受信を行うためのシリアルＩ／Ｆとして機能する。
【００２３】
セレクタ回路７１〜７５は、電子機器の起動中、言い換えると、メインマイコン２の起動中に、サブマイコン１と各モジュール４、５とが通信可能となるように選択した信号を出力する。また、起動が完了した後に、サブマイコン１とメインマイコン２とが、また、メインマイコン２と各モジュール４、５とが通信可能となるように選択した信号を出力する。セレクタ回路７１〜７５は、例えば、マルチプレクサである。セレクタ回路は、選択部として機能する。
【００２４】
外部ＲＯＭ３は、メインマイコン２における処理を実現する制御プログラムを記憶する。制御プログラムは、例えば、ＯＳ、表示モジュール４やチューナモジュール５を制御するプログラム等が含まれる。制御プログラムは、例えば、大容量であって、内蔵ＲＡＭ２２への転送に一定の時間がかかってしまうプログラムである。
【００２５】
表示モジュール４は、メインマイコン２から確立されたシリアルＩ／ＦであるＣＳＩにて制御を受け、同じくＣＳＩにて表示データを受信し、受信した表示データに基づいて、パネル等の表示装置(図示せず)に表示を行う。
チューナモジュール５は、メインマイコン２から確立されたシリアルＩ／ＦであるＵＡＲＴにて制御を受け、放送電波の受信を行う。そして、チューナモジュール５は、受信した放送電波に基づいた音声を、例えば、スピーカー(図示せず)に出力することによって再生する。各モジュールは、周辺装置として機能する。
【００２６】
続いて、図２及び図３を参照して、本発明の実施の形態１にかかる電子機器の動作概要について説明する。
図２は、本発明の実施の形態１にかかる電子機器の起動中における状態を示すブロック図である。
【００２７】
メインマイコン２が電源オンされた場合、図２に示すように、セレクタ回路７１〜７５は、０側を選択する。ここで、セレクタ回路７１〜７５は、電源オンされたときの初期状態が０側を選択するようになっている回路である。
このように、メインマイコン２の内部をバイパスして、サブマイコン１のＣＳＩ１４と表示モジュール４のＣＳＩ４１とが、サブマイコン１のＵＡＲＴ１５と表示モジュール４のＵＡＲＴ５１とが通信可能となる。
【００２８】
また、メインマイコン２が電源オンされた場合、メモリコントローラ２３は、外部ＲＯＭ３から制御プログラムを読み出し、内蔵ＲＡＭ２２に転送する。
このように、メインマイコン２が電源オンされて、内部ＲＡＭ２２に制御プログラムが転送されて、この制御プログラムによって動作可能となるまでのメインマイコン２の起動中に、サブマイコン１は、表示モジュール４及びチューナモジュール５をメインマイコン２に代わって制御することができる。
【００２９】
図３は、本発明の実施の形態１にかかる電子機器の起動完了後における状態を示すブロック図である。
外部ＲＯＭ３から内蔵ＲＡＭ２２への制御プログラムの転送が完了し、メインマイコン２がこの制御プログラムによって動作可能、つまり、メインマイコン２の起動が完了した場合、メインマイコン２は、ＣＰＵ２１による制御プログラムの実行により、図３に示すように、セレクタ回路７１〜７５を１側を選択するように切り替える。
【００３０】
これにより、メインマイコン２のＣＳＩ２４とサブマイコン１のＣＳＩ１４とが、メインマイコン２のＵＡＲＴ２６とサブマイコン１のＵＡＲＴ１５とが通信可能となる。また、メインマイコン２のＣＳＩ２５と表示モジュール４のＣＳＩ４１とが、メインマイコン２のＵＡＲT２７とチューナモジュール５のＵＡＲＴ５１とが通信可能となる。
こうして、メインマイコン２は、サブマイコン１と通信することができるようになり、表示モジュール４及びチューナモジュール５を制御することができるようになる。
【００３１】
続いて、図４を参照して、本発明の実施の形態１にかかる電子機器の動作について説明する。図４は、本発明の実施の形態１にかかる電子機器の動作を示すタイミングチャートである。
【００３２】
まず、電子機器の動作中に、ユーザ操作による電源ボタンの押下等により、電子機器の電源オフが要求されると、サブマイコン１は、これを切断要因として検出する。
サブマイコン１は、切断要因を検出すると、ＣＳＩ１４又はＵＡＲＴ１５を介して、メインマイコン２に各種データのバックアップ要求を送信する。
メインマイコン２は、サブマイコン１からバックアップ要求を受信すると、ＣＳＩ２４又はＵＡＲＴ２６を介して、各種データをサブマイコンに送信する。
サブマイコン１は、メインマイコン２から各種データを受信すると、内蔵ＲＡＭ１３又はサブマイコン１の外部に設けた不揮発性メモリ(図示せず)に受信した各種データを記憶する。
【００３３】
次に、サブマイコン１は、自身をスタンバイ状態にするスタンバイ移行処理を行う。また、その際に、サブマイコン１は、メインマイコン２、表示モジュール４及びチューナモジュール５への電源の供給を停止する電源切断処理を行う。なお、メインマイコン２では、電源の供給が停止される前に、必要があればプログラムのシャットダウン等も電源切断処理として行う。
これにより、電子機器は、スタンバイ中の状態となる。
【００３４】
次に、ユーザ操作による電源ボタンの押下等により、電子機器の電源オンが要求されると、サブマイコン１は、これを起動要因として検出する。
サブマイコン１は、起動要因を検出すると、スタンバイ状態から復帰する復帰処理を行う。また、その際に、サブマイコン１は、メインマイコン２、表示モジュール４及びチューナモジュール５への電源を供給する電源投入処理を行う。このときに、セレクタ回路７１〜７５では、上述したように０側が選択される。また、メインマイコン２、表示モジュール４及びチューナモジュール５では、必要に応じてハードウェアの初期化等が行われる。
【００３５】
次に、メインマイコン２は、メモリコントローラ２３が外部ＲＯＭ３から内蔵ＲＡＭ２２への制御プログラムの転送を開始する。
また、サブマイコン１は、シリアルＩ／Ｆの設定を行い、ＣＳＩ１４やＵＡＲＴ１５による通信を可能とする。なお、サブマイコン１がスタンバイ状態を経由して、シリアルＩ／Ｆ設定が有効な状態を保持できていれば、ここでの設定は不要である。
【００３６】
このとき、メインマイコン２では、制御プログラムの転送が行われており、メインマイコン２は動作可能な状態ではなく、サブマイコン１は、表示モジュール４及びチューナモジュール５の制御ができない。
よって、サブマイコン１は、メインマイコン２に代わって、表示モジュール４に対してＣＳＩ１４を介して表示データを送信し、チューナモジュール５に対してＵＡＲＴ１５を介して、各種データに基づいた周波数の放送電波の受信開始を要求する受信開始コマンドを送信する。
【００３７】
表示モジュール４は、メインマイコン２から受信した表示データに基づいて、電子機器の表示装置に表示を行う。ここでの表示は、例えば、起動画面表示である。
チューナモジュール５は、メインマイコン２から受信した放送電波受信開始コマンドに基づいて、このコマンドにおいて指定された周波数の放送電波の受信を開始する。
【００３８】
メインマイコン２は、制御プログラムの転送が完了して動作可能な状態となった場合、つまり、起動が完了した場合、ＣＰＵ２１による制御プログラムの実行により、セレクタ回路７１〜７５を１側に切り替えて、サブマイコン１、表示モジュール４及びチューナモジュール５と通信可能な状態とする。
これにより、メインマイコン２は、サブマイコン１と通信可能となるため、バックアップした各種データの要求をＣＳＩ２４又はＵＡＲＴ２６を介して、サブマイコン１に送信する。
【００３９】
サブマイコン１は、メインマイコン２から各種データの要求を受信すると、バックアップしていた各種データを内蔵ＲＡＭ１３又は不揮発性メモリから取得し、取得した各種データをＣＳＩ１４又はＵＡＲＴ１５を介して、メインマイコン２に送信する。
メインマイコン２は、サブマイコン１から各種データを取得すると、取得した各種データに基づいて、ＣＰＵ２１により制御プログラムの実行し、各モジュール４、５の制御を開始する。
【００４０】
以降は、メインマイコン２からの高速処理によってＣＳＩ２５を介して表示モジュール４に表示データを送信することにより、表示モジュール４によってグラフィカルなメニュー画面表示等が可能となる。また、ユーザ操作によるチューナの設定があると、メインマイコン２がこの操作を検出し、設定された周波数での放送電波の受信開始を要求する受信開始コマンドをチューナモジュール５にＵＡＲＴ２７を介して送信することにより、放送電波の切り替え等を行う。
【００４１】
以上に説明したように、本実施の形態１によれば、メインマイコン２の内蔵ＲＡＭ２２への制御プログラムの転送が完了し、メインマイコン２のＣＰＵ２１がこの制御プログラムの実行を開始しないとできなかった各モジュール４、５へのシリアルＩ／Ｆでの制御を、サブマイコン１が、セレクタ回路７１〜７５によってメインマイコン２をバイパスして実行することができる。
これにより、メインマイコン２が起動中であっても、メインマイコン２に代わって、サブマイコン１が各モジュール４、５を制御することができるようになるため、電子機器が動作するまでの起動時間を短縮することができる。
【００４２】
本発明の実施の形態２．
まず、図５を参照して、本発明の実施の形態１にかかる電子機器の構成について説明する。図５は、本発明の実施の形態２にかかる電子機器のブロック図である。なお、実施の形態１と同様の点については説明を省略する。
【００４３】
本発明の実施の形態２にかかる電子機器は、さらにＣＤモジュール６を有する点において、実施の形態１と異なる。
また、本発明の実施の形態２にかかるサブマイコン１は、ＵＡＲＴ１５を含まず、ポート１６を含む点において実施の形態１と異なる。
また、本発明の実施の形態２にかかるメインマイコン２は、ＵＡＲＴ２６を含まず、ＵＡＲＴ２８、プロトコル変換回路２９及びセレクタ回路７６を含む点において実施の形態１と異なる。
【００４４】
以下、実施の形態１と異なる構成について説明する。
ＣＤモジュール６は、メインマイコン２から確立されたシリアルＩ／ＦであるＵＡＲＴにて制御を受け、ＣＤに含まれるデータに基づいた音声を、例えば、スピーカー(図示せず)に出力することによって再生する。
ポート１６は、各モジュール４、５、６のうちからサブマイコン１が通信するモジュールを選択するモード選択信号をプロトコル変換回路２９に送信する。
【００４５】
ＵＡＲＴ２８は、メインマイコン２がＣＤモジュール６との任意のデータの送受信を行うためのシリアルＩ／Ｆとして機能する。
プロトコル変換回路２９は、ＣＳＩ信号をＵＡＲＴ信号に変換、もしくは、ＵＡＲＴ信号をＣＳＩ信号に変換する回路である。また、プロトコル変換回路２９は、各モジュール４、５、６のうち、ポート１６から入力されたモード選択信号の値に基づいて選択されたモジュールとサブマイコン１とが通信可能となるように制御する。プロトコル変換回路は、変換部として機能する。
【００４６】
セレクタ回路７６は、電子機器の起動中、言い換えると、メインマイコン２の起動中に、サブマイコン１とＣＤモジュール６とが通信可能となるように選択した信号を出力する。また、起動が完了した後に、メインマイコン２とＣＤモジュール６とが通信可能となるように選択した信号を出力する。セレクタ回路７６は、例えば、マルチプレクサである。
【００４７】
続いて、本発明の実施の形態２にかかる電子機器の動作について説明する。
まず、ユーザから電源オンが要求された場合、実施の形態１と同様に、サブマイコン１がスタンバイ状態から復帰し、メインマイコン２及び各モジュール４、５、６に電源が供給され、このときに、図６に示すように、セレクタ回路７１〜７３、７５、７６において０側が選択される。そして、実施の形態１と同様に、サブマイコン１は、メインマイコン２の起動が完了するまで、メインマイコン２に代わって、各モジュール４、５、６を制御する。
本実施の形態２では、このときに、モード選択信号ＭＯＤＥ１、２、３によって通信するモジュールを選択することにより、サブマイコン１は、ＣＳＩ１４のみで、各モジュール４、５、６との通信が可能である。
【００４８】
サブマイコン１は、表示モジュール４と通信する場合、ポート１５を介して、プロトコル変換回路２９にハイ・レベルのモード選択信号ＭＯＤＥ１を送信する。プロトコル変換回路２９は、ハイ・レベルのモード選択信号ＭＯＤＥ１の入力を受けると、サブマイコン１のＣＳＩ１４と表示モジュール４のＣＳＩ４１とをバイパスする。これにより、サブマイコン１は、表示モジュール４との通信が可能となる。
そして、サブマイコン１は、表示モジュール４との通信を終え、他のモジュールと通信を行う場合は、プロトコル変換回路２９にロウ・レベルのモード選択信号ＭＯＤＥ１を送信して、ＣＳＩ４１とのバイパスを解除する。
【００４９】
また、サブマイコン１は、チューナモジュール５と通信する場合、ポート１５を介して、プロトコル変換回路２９にハイ・レベルのモード選択信号ＭＯＤＥ２を送信する。プロトコル変換回路２９は、ハイ・レベルのモード選択信号ＭＯＤＥ２の入力を受けると、サブマイコン１のＣＳＩ１４とチューナモジュール５のＵＡＲＴ５１とをバイパスする。また、サブマイコン１とチューナモジュール５との間で送受信される信号の通信方式をＣＳＩとＵＡＲＴとで相互に変換する。これにより、サブマイコン１は、チューナモジュール５との通信が可能となる。
そして、サブマイコン１は、チューナモジュール５との通信を終え、他のモジュールと通信を行う場合は、プロトコル変換回路２９にロウ・レベルのモード選択信号ＭＯＤＥ２を送信して、ＵＡＲＴ５１とのバイパスを解除する。
【００５０】
また、サブマイコン１は、ＣＤモジュール６と通信する場合、ポート１５を介して、プロトコル変換回路２９にハイ・レベルのモード選択信号ＭＯＤＥ３を送信する。プロトコル変換回路２９は、ハイ・レベルのモード選択信号ＭＯＤＥ３の入力を受けると、サブマイコン１のＣＳＩ１４とＣＤモジュール６のＵＡＲＴ６１とをバイパスする。また、サブマイコン１とＣＤモジュール６との間で送受信される信号の通信方式をＣＳＩとＵＡＲＴとで相互に変換する。これにより、サブマイコン１は、ＣＤモジュール６との通信が可能となる。
そして、サブマイコン１は、チューナモジュール５との通信を終え、他のモジュールと通信を行う場合は、プロトコル変換回路２９にロウ・レベルのモード選択信号ＭＯＤＥ３を送信して、ＵＡＲＴ５１とのバイパスを解除する。
【００５１】
ここで、プロトコル変換回路２９は、電源が供給されていれば動作可能な回路である。そのため、制御プログラムの転送が完了してメインマイコン２が起動する前であっても、上述の動作が可能である。
そして、メインマイコン２は、制御プログラムの転送が完了し、起動が完了した場合実施の形態１と同様に、図７に示すように、セレクタ回路７１〜７３、７５、７６を１側に切り替えて、各モジュール４、５、６と通信可能な状態とする。
【００５２】
以上に説明したように、本実施の形態２によれば、実施の形態１と同様に、メインマイコン２の内蔵ＲＡＭ２２への制御プログラムの転送が完了し、メインマイコン２のＣＰＵ２１がこの制御プログラムの実行を開始しないとできなかった各モジュール４、５、６へのシリアルＩ／Ｆでの通信を、サブマイコン１が、セレクタ回路７１〜７３、７５、７６によってメインマイコン２をバイパスして通信することができる。
【００５３】
また、本実施の形態２では、サブマイコン１と各モジュール４、５、６とが、プロトコル変換回路２９を経由して通信することにより、異なる通信方式のモジュールが複数あっても、サブマイコン１はＣＳＩ１４のみで各モジュール４、５、６と通信を行うことができる。
そのため、回路に実装するシリアルＩ／Ｆの数を減少することができ、端子数を減少することができる。
【００５４】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
例えば、各モジュールの数は、本実施の形態において例示した数に限られない。
【００５５】
また、サブマイコンとメインマイコンは、それぞれ別々のチップにより構成されていても、同じチップにより構成されていてもよい。なお、別々のチップによって構成した場合は、セレクタ回路をそれぞれのチップ外部に外部回路として構成してもよい。なお、外部にセレクタ回路を設けると、外部部品の追加が必要となること(コスト増加)、メインマイコンからの出力信号線の追加が必要となること(端子数増加)、電子機器の基板上の配線が複雑となること(基板面積拡大)、電子機器の基板上にシリアルＩ／Ｆ信号線を引き回すこととなってシリアルＩ／Ｆの転送速度が低下や出力ノイズの悪化の可能性があること(性能、特性悪化)から、セレクタ回路はメインマイコンに内蔵することが好ましい。
【００５６】
また、ＣＳＩやＵＡＲＴ等のシリアルＩ／Ｆにおいて切り替えを行う場合について例示したが、例えば、バス等のその他のＩ／Ｆによって実現してもよい。よって、プロトコル変換回路によって変換する通信方式も本実施の形態において例示した通信方式に限られない。
【００５７】
また、サブマイコンが通信するモジュールを選択するモード選択信号の形式も本実施の形態に例示したものに限られない。例えば、実施の形態２において例示したように、３つのモジュールを有する場合、モード選択信号を２つ有するようにし、ハイ・レベルとロウ・レベルの組み合わせによる３パターンによって、モジュールを選択するようにする等、どのようなものであってもよい。
【００５８】
また、サブマイコンにおける各モジュールを制御するプログラムは、例えば、表示モジュールに対して起動画面表示のみを表示するように制御する等、必要最低限の制御を行うものであってもよく、メインマイコンにおけるプログラムと同等にユーザからの操作に応じて各モジュールを制御するものであってもよく、メインマイコンに代わって各モジュールを制御できるものであれば、どのようなものであってもよい。
【符号の説明】
【００５９】
１    サブマイコン
２    メインマイコン
３    外部ＲＯＭ
４    表示モジュール
５    チューナモジュール
６    ＣＤモジュール
１１、２１    ＣＰＵ
１２    内蔵ＲＯＭ
１３、２２    内蔵ＲＡＭ
１４、２４、２５、４１    ＣＳＩ
１５、２６、２７、２８、５１、６１    ＵＡＲＴ
１６    ポート
２３    メモリコントローラ
２９    プロトコル変換回路
７１、７２、７３、７４、７５、７６    セレクタ回路
【図１】
2011145926.tif 000003
【図２】
2011145926.tif 000004
【図３】
2011145926.tif 000005
【図４】
2011145926.tif 000006
【図５】
2011145926.tif 000007
【図６】
2011145926.tif 000008
【図７】
2011145926.tif 000009
【手続補正書】
【提出日】平成22年2月18日(2010.2.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
【特許文献１】特開２００７−２６４９７８号公報
【特許文献２】特開２００３−３３７７４６号公報