(57)【要約】      （修正有）【課題】液晶ディスプレイおよびその駆動方法を提供する。【解決手段】液晶ディスプレイは、行方向に沿って空間的に配列される複数のゲートラインGと、行に垂直な列方向に沿って空間的に配列される複数のデータ線D、およびマトリクス状で空間的に配列される複数の画素Pとを含む。各画素Ｐは、ゲートラインGに電気的に結合されるゲート、ソースおよび第１サブ画素電極に電気的に結合されるドレインを有する第１トランジスタと、ゲートラインGに電気的に結合されるゲート、第１トランジスタのソースに電気的に結合されるソースおよび第２サブ画素電極に電気的に結合されるドレインを有する第２トランジスタと、およびゲートラインGに電気的に結合されるゲート、二本の隣接するデータ線Dのいずれかに電気的に結合されるソースおよび第１トランジスタと第２トランジスタのソースに電気的に結合されるドレインを有する第３トランジスタとを含む。【選択図】図１
2011164588.tif 000002
【特許請求の範囲】
【請求項１】
液晶ディスプレイであって、
(a)行の方向に沿って空間的に配列される複数のゲートライン｛Ｇn｝（n＝１,２,．．．,N,Nは０より大きい整数である）と、
(b)上記複数のゲートライン｛Ｇn｝を通過し、上記行方向と垂直な列方向に沿って空間的に配列される複数のデータ線｛Ｄm｝（m＝１,２,．．．,M,Mは０より大きい整数である）と、
(c)マトリクス状で空間的に配列されるとともに、いずれも二本の隣接するゲートラインＧnとＧn＋１および二本の隣接するデータ線ＤmとＤm＋１の間に定義される複数の画素｛Ｐn,m｝と、
を有し、
各画素Ｐn,mは、
(i)第１サブ画素電極と、
(ii)第２サブ画素電極と、
(iii)上記ゲートラインＧn＋１に電気的に結合されるゲート、ソースおよび上記第１サブ画素電極に電気的に結合されるドレインを有する第１トランジスタと、
(iv)上記ゲートラインＧnに電気的に結合されるゲート、上記第１トランジスタのソースに電気的に結合されるソースおよび上記第２サブ画素電極に電気的に結合されるドレインを有する第２トランジスタと、
(v)上記ゲートラインＧn＋２に電気的に結合されるゲート、上記二本の隣接するデータ線DmおよびDm＋１のいずれかに電気的に結合されるソースおよび上記第１トランジスタと第２トランジスタのソースに電気的に結合されるドレインを有する第３トランジスタと、
を含むことを特徴とする液晶ディスプレイ。
【請求項２】
上記画素Ｐn,mにおける第３トランジスタのソースは、上記データ線Ｄmに電気的に結合されることを特徴とする請求項１に記載の液晶ディスプレイ。
【請求項３】
上記画素Ｐn,mにおける第３トランジスタのソースは、nが正の奇整数である場合、上記データ線Ｄmに電気的に結合され；nが正の偶整数である場合、上記データ線Ｄm＋１に電気的に結合されることを特徴とする請求項１に記載の液晶ディスプレイ。
【請求項４】
さらに、各画素Ｐn,mの第１サブ画素電極および第２サブ画素電極と関連して形成される少なくとも一つの共通電極を含むことを特徴とする請求項１に記載の液晶ディスプレイ。
【請求項５】
各画素Ｐn,mは、さらに、第１液晶（Liquid Crystal; LC）キャパシタ、第２液晶キャパシタ、第１蓄積キャパシタおよび第２蓄積キャパシタを有し、上記第１液晶キャパシタおよび上記第１蓄積キャパシタは平行して上記第１サブ画素電極および上記少なくとも一つの共通電極の間に電気的に結合され、上記第２液晶キャパシタおよび上記第２蓄積キャパシタは平行して上記第２サブ画素電極および上記少なくとも一つの共通電極の間に電気的に結合されることを特徴とする請求項４に記載の液晶ディスプレイ。
【請求項６】
各画素Ｐn,mの第１サブ画素電極、第１トランジスタ、第１液晶キャパシタおよび第１蓄積キャパシタは、上記画素Ｐn,mの第１サブ画素Ｐn,m（１）を定義するとともに、各画素Ｐn,mの第２サブ画素電極、第２トランジスタ、第２液晶キャパシタおよび上記第２蓄積キャパシタは、上記画素Ｐn,mの第２サブ画素Ｐn,m（２）を定義することを特徴とする請求項５に記載の液晶ディスプレイ。
【請求項７】
さらに、
(a)複数のゲート信号を発生し、それぞれ上記複数のゲートライン｛Ｇn｝に提供するのに用いるゲートドライバを有し、これらの複数のゲート信号は、所定の順番で上記複数のゲートライン｛Ｇn｝と接続されるトランジスタをオンにするように設定され、
(b)複数のデータ信号を発生し、それぞれ上記複数のデータ線｛Ｄm｝に提供するのに用いるデータドライバを有し、これらの複数のデータ信号は、いかなる二つの隣接するデータ信号でも逆の極性を有するように設定される、
ことを特徴とする請求項１に記載の液晶ディスプレイ。
【請求項８】
各上記複数のゲート信号は、いずれも第１周期Γ1における第１電圧Ｖ１、第２周期Γ２における第２電圧Ｖ２、第３周期Γ３における第３電圧Ｖ３、第４周期Γ４における第４電圧Ｖ４および第５周期Γ５における第５電圧Ｖ５を有する波形を有し、第（ｊ＋１）周期Γｊ＋１は第ｊ周期Γｊの直後に続いており、ｊ＝１，２，３，４，Ｖ１＝Ｖ３＝Ｖ５>Ｖ２＝Ｖ４，Γ２＝Γ１/２，Γ３＝（Γ１−ｔ）/２，Γ４＝ｔ，Γ５＝Γ３およびΓ１＞＞ｔであることを特徴とする請求項７に記載の液晶ディスプレイ。
【請求項９】
各ゲート信号の波形の間はΓ１の間隔で順次シフトされることを特徴とする請求項８に記載の液晶ディスプレイ。
【請求項１０】
液晶ディスプレイの駆動方法であって、
(a)ＬＣＤパネルを提供するステップを含み、
上記ＬＣＤパネルは、
(i)行方向に沿って空間的に配列される複数のゲートライン｛Ｇn｝（n＝１，２，．．．，N，Nは０より大きい整数である）と、
(ii)上記複数のゲートライン｛Ｇn｝を通過し、上記行方向と垂直な列方向に沿って空間的に配列される複数のデータ線｛Ｄm｝（m＝１，２，．．．，M，Mは０より大きい整数である）と、
(iii)マトリクス状で空間的に配列される複数の画素｛Ｐn,m｝と、
を有し、各画素Ｐn,mは、いずれも二本の隣接するゲートラインＧnとＧn＋１および二本の隣接するデータ線ＤmとＤm＋１の間に定義され、
第１サブ画素電極と、
第２サブ画素電極と、
上記ゲートラインＧn＋１に電気的に結合されるゲート、ソースおよび上記第１サブ画素電極に電気的に結合されるドレインを有する第１トランジスタと、
上記ゲートラインＧnに電気的に結合されるゲート、上記第１トランジスタのソースに電気的に結合されるソース、および上記第２サブ画素電極に電気的に結合されるドレインを有する第２トランジスタと、
上記ゲートラインＧn＋２に電気的に結合されるゲート、上記二本の隣接するデータ線DmおよびDm＋１のいずれかに電気的に結合されるソース、および上記第１トランジスタと第２トランジスタのソースに電気的に結合されるドレインを有する第３トランジスタと、
を含み、
(b)それぞれ複数のゲート信号を上記複数のゲートライン｛Ｇn｝、複数のデータ信号を上記複数のデータ線｛Ｄm｝に提供するステップを含み、これらの複数のゲート信号は、所定の順番で上記複数のゲートライン｛Ｇn｝と接続されるトランジスタをオンにするように設定され、これらの複数のデータ信号は、いかなる二つの隣接するデータ信号でも逆の極性を有するように設定されることを特徴とする液晶ディスプレイの駆動方法。
【請求項１１】
各上記複数のゲート信号は、いずれも第１周期Γ1における第１電圧Ｖ１、第２周期Γ２における第２電圧Ｖ２、第３周期Γ３における第３電圧Ｖ３、第４周期Γ４における第４電圧Ｖ４および第５周期Γ５における第５電圧Ｖ５を有する波形を有し、第（ｊ＋１）周期Γｊ＋１は第ｊ周期Γｊの直後に続いており、ｊ＝１，２，３，４，Ｖ１＝Ｖ３＝Ｖ５>Ｖ２＝Ｖ４,Γ２＝Γ１/２,Γ３＝（Γ１−ｔ）/２,Γ４＝ｔ,Γ５＝Γ３およびΓ１＞＞ｔであることを特徴とする請求項１０に記載の方法。
【請求項１２】
各ゲート信号の波形の間はΓ１の間隔で順次シフトされることを特徴とする請求項１１に記載の方法。
【請求項１３】
液晶ディスプレイであって、
(a)マトリクス状で空間的に配列され（n＝１，２，．．．，N，m＝１，２，．．．，M，Mは０より大きい整数である）る複数の画素｛Ｐn,m｝を有し、各画素Ｐn,mはいずれも第１サブ画素電極、第２サブ画素電極、上記第１サブ画素電極に電気的に結合される第１スイッチング素子、上記第２サブ画素電極に電気的に結合される第２スイッチング素子および上記第１スイッチング素子と上記第２スイッチング素子に電気的に結合される第３スイッチング素子を含み、
(b)行方向に沿って空間的に配列される複数のゲートライン｛Gn｝を有し、各一対の隣接するゲートラインGnとGn＋１は上記画素行列｛Ｐn,m｝の画素行Ｐn,｛m｝を定義し、且つ、上記画素行Ｐn,｛m｝においてそれぞれ各画素Ｐn,mの第１スイッチング素子と第２スイッチング素子に電気的に結合され、
(c)上記複数のゲートライン｛Gn｝を通過し、上記行方向と垂直な列方向に沿って空間的に配列される複数のデータ線｛Dm｝を有し、各一対の隣接するデータ線DmとDm＋１は上記画素行列｛Pn,m｝の画素列P｛n｝,mを定義し、且つ、上記画素列P｛n｝,mにおいて各画素Pn,mの第３スイッチング素子に電気的に結合されることを特徴とする液晶ディスプレイ。
【請求項１４】
上記Pn,mの第１サブ画素電極と上記第１スイッチング素子は、上記画素の第１サブ画素Pn,m（１）を定義するとともに、上記画素Pn,mの第２サブ画素電極と上記第２スイッチング素子は、上記画素Pn,mの第２サブ画素Pn,m（２）を定義することを特徴とする請求項１３に記載の液晶ディスプレイ。
【請求項１５】
上記画素行列｛Pn,m｝における画素Pn,mの各第１、第２および第３スイッチング素子は、いずれも電界効果型薄膜トランジスタであり、ゲート、ソースおよびドレインを有することを特徴とする請求項１３に記載の液晶ディスプレイ。
【請求項１６】
上記画素Pn,mにおける第１スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインGn＋１、上記画素Pn,mにおける第２スイッチング素子のソースおよび上記画素Pn,mの第１サブ画素電極に電気的に結合され、
上記画素Pn,mにおける第２スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインGn、上記画素Pn,mにおける第１スイッチング素子のソースおよび上記画素Pn,mの第２サブ画素電極に電気的に結合されることを特徴とする請求項１５に記載の液晶ディスプレイ。
【請求項１７】
上記画素Pn,mにおける第３スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインGn＋２、上記データ線Dmおよび上記画素Pn,mにおける第１スイッチング素子と第２スイッチング素子のソースに電気的に結合されることを特徴とする請求項１６に記載の液晶ディスプレイ。
【請求項１８】
上記画素Pn,mにおける第３スイッチング素子のゲートおよびドレインは、それぞれ上記ゲートラインGn＋２および上記画素Pn,mにおける第１スイッチング素子と第２スイッチング素子のソースに電気的に結合されるとともに、上記画素Pn,mにおける第３トランジスタのソースは、nが正の奇整数である場合、上記データ線Dmに電気的に結合され、nが正の偶整数である場合、上記データ線Dm＋１に電気的に結合されることを特徴とする請求項１６に記載の液晶ディスプレイ。
【請求項１９】
さらに、
(a)複数のゲート信号を発生し、それぞれ上記複数のゲートライン｛Ｇn｝に提供するのに用いるゲートドライバを有し、これらの複数のゲート信号は、所定の順番で上記複数のゲートライン｛Ｇn｝と接続されるスイッチング素子をオンにするように設定され、
(b)複数のデータ信号を発生し、それぞれ上記複数のデータ線｛Ｄm｝に提供するのに用いるデータドライバを有し、これらの複数のデータ信号は、いかなる二つの隣接するデータ信号でも逆の極性を有するように設定される、
ことを特徴とする請求項１３に記載の液晶ディスプレイ。
【請求項２０】
液晶ディスプレイを駆動する方法であって、
(a)ＬＣＤパネルを提供するステップを含み、
上記ＬＣＤパネルは、
(i)マトリクス状で空間的に配列される複数の画素｛Ｐn,m｝（n＝１，２，．．．，N，m＝１，２，．．．，M，NとMは０より大きい整数である）を有し、各画素Ｐn,mはいずれも第１サブ画素電極、第２サブ画素電極、上記第１サブ画素電極に電気的に結合される第１スイッチング素子、上記第２サブ画素電極に電気的に結合される第２スイッチング素子および上記第１スイッチング素子と上記第２スイッチング素子に電気的に結合される第３スイッチング素子を含み、
(ii)行方向に沿って空間的に配列される複数のゲートライン｛Gn｝を有し、各一対の隣接するゲートラインGnとGn＋１は上記画素行列｛Ｐn,m｝の画素行Ｐn,｛m｝を定義し、且つ、上記画素行Ｐn,｛m｝においてそれぞれ各画素Ｐn,mの第１スイッチング素子と第２スイッチング素子に電気的に結合され、
(iii)上記複数のゲートライン｛Gn｝を通過し、上記行方向と垂直な列方向に沿って空間的に配列される複数のデータ線｛Dm｝を有し、各一対の隣接するデータ線DmとDm＋１は上記画素行列｛Pn,m｝の画素列P｛n｝,mを定義し、且つ、上記画素列P｛n｝,mにおいて各画素Pn,mの第３スイッチング素子に電気的に結合され、
(b)それぞれ複数のゲート信号を上記複数のゲートライン｛Ｇn｝、複数のデータ信号を上記複数のデータ線｛Ｄm｝に提供するステップを含み、上記複数のゲート信号は、所定の順番で上記複数のゲートライン｛Ｇn｝と接続されるスイッチング素子をオンにするように設定され、これらの複数のデータ信号はいかなる二つの隣接するデータ信号でも逆の極性を有するように設定される、
ことを特徴とする液晶ディスプレイを駆動する方法。
【請求項２１】
上記画素行列｛Pn,m｝における画素Pn,mの各第１、第２および第３スイッチング素子はいずれも電界効果型薄膜トランジスタであり、ゲート、ソースおよびドレインを有することを特徴とする請求項２０に記載の方法。
【請求項２２】
上記画素Pn,mにおける第１スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインGn＋１、上記画素Pn,mにおける第２スイッチング素子のソースおよび上記画素Pn,mの第１サブ画素電極に電気的に結合され、
上記画素Pn,mにおける第２スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインGn、上記画素Pn,mにおける第１スイッチング素子のソースおよび上記画素Pn,mの第２サブ画素電極に電気的に結合される、
ことを特徴とする請求項２１に記載の方法。
【請求項２３】
上記画素Pn,mにおける第３スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインGn＋２、上記データ線Dmおよび上記画素Pn,mにおける第１スイッチング素子と第２スイッチング素子のソースに電気的に結合されることを特徴とする請求項２２に記載の方法。
【請求項２４】
上記画素Pn,mにおける第３スイッチング素子のゲートおよびドレインは、それぞれ上記ゲートラインGn＋２および上記画素Pn,mにおける第１スイッチング素子と第２スイッチング素子のソースに電気的に結合されるとともに、上記画素Pn,mにおける第３トランジスタのソースは、nが正の奇整数である場合、上記データ線Dmに電気的に結合され、nが正の偶整数である場合、上記データ線Dm＋１に電気的に結合されることを特徴とする請求項２２に記載の方法。
【請求項２５】
各上記複数のゲート信号は、いずれも第１周期Γ1における第１電圧Ｖ１、第２周期Γ２における第２電圧Ｖ２、第３周期Γ３における第３電圧Ｖ３、第４周期Γ４における第４電圧Ｖ４および第５周期Γ５における第５電圧Ｖ５を有する波形を有し、第（ｊ＋１）周期Γｊ＋１は第ｊ周期Γｊの直後に続いており、ｊ＝１，２，３，４，Ｖ１＝Ｖ３＝Ｖ５>Ｖ２＝Ｖ４,Γ２＝Γ１/２,Γ３＝（Γ１−ｔ）/２,Γ４＝ｔ,Γ５＝Γ３およびΓ１＞＞ｔであることを特徴とする請求項２０に記載の方法。
【請求項２６】
各ゲート信号の波形の間は、Γ1の間隔で順次シフトされることを特徴とする請求項２５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイに関し、特に、電力消費を下げるとともに性能を高める液晶ディスプレイおよびその駆動方法に関する。
【背景技術】
【０００２】
液晶ディスプレイ装置は、液晶セル及び対応する液晶セルと結合され一つの液晶キャパシタおよび一つの蓄積キャパシタを有する画素素子により形成されるLCDパネルと、上記液晶キャパシタおよび蓄積キャパシタに電気的に結合される薄膜トランジスタとを含む。これらの画素素子はマトリックス状で配列され、大量の画素行と画素列を有する。一般的に、ゲート信号は順次画素行に提供され、順次に上記画素素子を一行ずつオンにする。ゲート信号が一行の画素に提供され上記画素行における画素素子の相応する薄膜トランジスタをオンする時、上記画素行のソース信号（即ち、画像信号）も同時にこれらの画素列に提供され、上記画素行の対応する液晶キャパシタおよび蓄積キャパシタを充電し、よって、上記画素行と関連する対応の液晶セルの方向を調整し、その光線の伝達を制御する。あらゆる画素行に対して上述の過程を繰り返すと、あらゆる画素素子には画像信号の対応するソース信号が供給され、上記画像信号を表示することができる。
【０００３】
周知のように、上記液晶層にかなり高い電圧が長時間印加される場合、液晶分子の光学透過特性は変化される。このような変化は永久的であり、上記液晶ディスプレイの表示品質の不可逆的な劣化を招く。これらの液晶分子の劣化を阻止するために、液晶ディスプレイは、通常、上記液晶セルに供給される電圧極性を交互に反転させる技術により駆動される。このような技術には、例えば、フレーム反転（frame inversion）、行反転（row inversion）、列反転（column inversion）とドット反転（dot inversion）などの反転方式（inversion schemes）が含まれる。一般的に、反転方式を利用するが、高品質の画像を表示するには頻繁に極性変換をしなければならないので、電力消費はより高くなる。このような液晶表示装置、特に薄膜トランジスタ液晶表示装置は、相当量の電力を消費する。
【０００４】
周知の液晶ディスプレイにおける電力消費を減少するために取り組んだ方法、例えば、画素のHSD構造、図７に示すように、HSD2を取り組んだ方法を開示する。図７（ａ）は、それぞれ順次に上記液晶ディスプレイのゲートラインG1とG2に提供されるゲート信号ｇ１とｇ２の波形を示す。図７（ｂ）-（ｆ）は、二本のゲートラインG1とG2および二本のデータ線D1とD2により定義されるサブ画素P1とP2に相応する充電および保持（holding）過程を示す。このような方法に対し、時間順序（状態）ｔ0、ｔ1、…およびｔ4において、サブ画素P2は二回のフィードスルー（feed-through）を行うが、サブ画素P1は一回のフィードスルーしか行わない。従って、上記画素P1とP2に印加される電圧値も異なる。このようなサブ画素P1とP2における不均一の電圧はムラ効果（mura effect）、すなわち、表示画像の明暗度における欠陥を引き起こす。
【０００５】
従って、本発明の技術分野においてまだ現われていない、上記不備と欠陥を解決することが出来る液晶ディスプレイおよびその駆動方法を提供する必要がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】台湾特許出願公開第201011727号公報
【特許文献２】台湾特許出願公開第200947023号公報
【特許文献３】台湾特許出願公開第200617499号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記の問題に鑑み、改良された液晶ディスプレイおよびその駆動方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様は、液晶ディスプレイに関する。本発明の一実施例によれば、上記液晶ディスプレイは、行（row）方向に沿って空間的に配列される複数のゲートライン｛Ｇn｝（n＝１，２，．．．，N，Nは正整数である）と、上記複数のゲートライン｛Ｇn｝を通過して上記行方向に垂直な列（column）方向に沿って空間的に配列される複数のデータ線｛Ｄm｝（m＝１，２，．．．，M，Mは正整数である）、およびマトリクス状で空間的に配列される複数の画素｛Ｐn,m｝とを含む。
【０００９】
各画素Ｐn,mは、いずれも隣接する二本のゲートラインGnとGn＋１、および隣接する二本のデータ線DmとＤm＋１の間に定義され、第１サブ画素電極と、第２サブ画素電極と、上記ゲートラインGn＋１に電気的に結合されるゲート、ソースおよび上記第１サブ画素電極に電気的に結合されるドレインを有する第１トランジスタと、上記ゲートラインGnに電気的に結合されるゲート、上記第１トランジスタのソースに電気的に結合されるソースおよび上記第２サブ画素電極に電気的に結合されるドレインを有する第２トランジスタ、および上記ゲートラインGn＋２に電気的に結合されるゲート、上記二本の隣接するデータ線ＤmとＤm＋１のいずれかに電気的に結合されるソースおよび上記第１トランジスタと第２トランジスタのソースに電気的に結合されるドレインを有する第３トランジスタとを含む。本発明の一実施例において、上記画素Ｐn,mにおける第２トランジスタのソースは、nが正の奇整数である場合、上記データ線Ｄmに電気的に結合され、またはnが正の偶整数である場合、上記データ線Ｄm＋１に電気的に結合される。
【００１０】
さらに、液晶ディスプレイは、また、複数のゲート信号を発生し、それぞれ上記複数のゲートライン｛Gn｝に提供するのに用いるゲートドライバを有し、これらの複数のゲート信号は、所定の順番で上記複数のゲートライン｛Gn｝と接続されるトランジスタをオンにするように設定され；複数のデータ信号を発生し、それぞれ上記複数のデータ線｛Ｄm｝に提供するのに用いるデータドライバを有し、これらの複数のデータ信号はいかなる二つの隣接するデータ信号でも逆の極性を有するように設定される。これらのゲート信号はいずれもその波形を有する。上記波形は、第１周期Γ1における第１電圧Ｖ１、第２周期Γ２における第２電圧Ｖ２、第３周期Γ３における第３電圧Ｖ３、第４周期Γ４における第４電圧Ｖ４および第５周期Γ５における第５電圧Ｖ５を有し、第（ｊ＋１）周期Γｊ＋１は第ｊ周期Γｊの直後に続いており、ｊ＝１，２，３，４，Ｖ１＝Ｖ３＝Ｖ５>Ｖ２＝Ｖ４，Γ２＝Γ１/２，Γ３＝（Γ１−ｔ）/２，Γ４＝ｔ，Γ５＝Γ３およびΓ１＞＞ｔである。本発明の一実施例において、各ゲート信号の波形の間は、Γ1の間隔で順次シフトされる。
【００１１】
一実施例において、上記液晶ディスプレイは、さらに、少なくとも一つの共通電極を含み、上記共通電極は、各画素Ｐn,mの第１サブ画素電極と第２サブ画素電極に関連して形成される。
【００１２】
一実施例において、各画素Ｐn,mは、さらに、第１液晶キャパシタ、第２液晶キャパシタ、第１蓄積キャパシタおよび第２蓄積キャパシタを有する。上記第１液晶キャパシタおよび上記第１蓄積キャパシタは、平行して上記第１サブ画素電極および上記少なくとも一つの共通電極の間に電気的に結合される。上記第２液晶キャパシタおよび上記第２蓄積キャパシタは、平行して上記第２サブ画素電極および上記少なくとも一つの共通電極の間に電気的に結合される。
【００１３】
一実施例において、各画素Ｐn,mの第１サブ画素電極、第１トランジスタ、第１液晶キャパシタび第１蓄積キャパシタは、上記画素Ｐn,mの第１サブ画素Ｐn,m（１）を定義する。各画素Ｐn,mの第２サブ画素電極、第２トランジスタ、第２液晶キャパシタび第２蓄積キャパシタは、上記画素Ｐn,mの第２サブ画素Ｐn,m（２）を定義する。
【００１４】
本発明のもう一つの態様は、液晶ディスプレイの駆動方法に関する。一実施例において、上記方法は、行方向に沿って空間的に配列される複数のゲートライン｛Ｇn｝（n＝１，２，．．．，N，Nは正整数である）と、上記複数のゲートライン｛Ｇn｝を通過して、上記行方向に垂直な列方向に沿って空間的に配列される複数のデータ線｛Ｄm｝（m＝１，２，．．．，M，Mは正整数である）、およびマトリクス状で空間的に配列される複数の画素｛Ｐn,m｝とを有する液晶ディスプレイを提供するステップを含む。
【００１５】
各画素Ｐn,mは、いずれも隣接する二本のゲートラインＧnとＧn＋１および隣接する二本のデータ線ＤmとＤm＋１の間に定義され、第１サブ画素電極と、第２サブ画素電極と、上記ゲートラインＧn＋１に電気的に結合されるゲート、ソースおよび上記第１サブ画素電極に電気的に結合されるドレインを有する第１トランジスタと、上記ゲートラインＧnに電気的に結合されるゲート、上記第１トランジスタのソースに電気的に結合されるソースおよび上記第２サブ画素電極に電気的に結合されるドレインを有する第２トランジスタ、および上記ゲートラインＧn＋２に電気的に結合されるゲート、上記二本の隣接するデータ線ＤmおよびＤm＋１のいずれかに電気的に結合されるソースおよび上記第１トランジスタと第２トランジスタのソースに電気的に結合されるドレインを有する第３トランジスタとを含む。一実施例において、上記画素Ｐn,mにおける第３トランジスタのソースは上記データ線Ｄmに電気的に結合される。もう一つの実施例において、上記画素Ｐn,mにおける第３トランジスタのソースは、nが正の奇整数である場合、上記データ線Ｄmに電気的に結合され、またはnが正の偶整数である場合、上記データ線Ｄm＋１に電気的に結合される。
【００１６】
上記方法は、また、複数のゲート信号をそれぞれ上記複数のゲートライン｛Ｇn｝に提供するステップと、複数のデータ信号をそれぞれ上記複数のデータ線｛Ｄm｝に提供するステップとを含み、これらの複数のゲート信号は、所定の順番で上記複数のゲートライン｛Ｇn｝と接続されるトランジスタをオンにするように設定され、これらの複数のデータ信号は、いかなる二つの隣接するデータ信号でも逆の極性を有するように設定される。
【００１７】
一実施例において、これらの複数のゲート信号はいずれもその波形を有する。上記波形は、第１周期Γ1における第１電圧Ｖ１、第２周期Γ２における第２電圧Ｖ２、第３周期Γ３における第３電圧Ｖ３、第４周期Γ４における第４電圧Ｖ４および第５周期Γ５における第５電圧Ｖ５を有し、第（ｊ＋１）周期Γｊ＋１は第ｊ周期Γｊの直後に続いており、ｊ＝１，２，３，４，Ｖ１＝Ｖ３＝Ｖ５>Ｖ２＝Ｖ４，Γ２＝Γ１/２，Γ３＝（Γ１−ｔ）/２，Γ４＝ｔ，Γ５＝Γ３およびΓ１＞＞ｔである。一実施例において、各ゲート信号の波形の間は、Γ1の間隔で順次シフトされる。
【００１８】
本発明のもう一つの態様は、液晶ディスプレイに関する。一実施例において、上記ＬＣＤパネルは、マトリクス状で空間的に配列される複数の画素｛Ｐn,m｝（n＝１，２，．．．，N，m＝１，２，．．．，M，NとMは正整数である）を含む。各画素Ｐn,mは、いずれも第１サブ画素電極、第２サブ画素電極、上記第１サブ画素電極に電気的に結合される第１スイッチング素子、上記第２サブ画素電極に電気的に結合される第２スイッチング素子、および上記第１スイッチング素子と第２スイッチング素子に電気的に結合される第３スイッチング素子を含む。
【００１９】
上記液晶ディスプレイは、さらに、行方向に沿って空間的に配列される複数のゲートライン｛Ｇn｝を含む。各一対の隣接するゲートラインＧnとＧn＋１は上記画素行列｛Ｐn,m｝の一画素行Ｐn｛m｝を定義し、上記画素行Ｐn｛m｝においてそれぞれ各画素の第１スイッチング素子と第２スイッチング素子に電気的に結合される。
【００２０】
上記液晶ディスプレイは、また、上記複数のゲートライン｛Ｇm｝を通過して、上記行方向に垂直な列方向に沿って空間的に配列される複数のデータ線｛Ｄm｝を含み、各一対の隣接するデータ線ＤmとＤm＋１は上記画素行列｛Ｐn,m｝の一画素列Ｐ｛n｝,mを定義し、上記画素列Ｐ｛n｝,mにおいて各画素Ｐn,mの第３スイッチング素子に電気的に結合される。
【００２１】
さらに、上記液晶ディスプレイは、また、複数のゲート信号を発生し、それぞれ上記複数のゲートライン｛Gn｝に提供するのに用いるゲートドライバを有し、これらの複数のゲート信号は、所定の順番で上記複数のゲートライン｛Gn｝と接続されるスイッチング素子をオンにするように設定され；複数のデータ信号を発生し、それぞれ上記複数のデータ線｛Ｄm｝に提供するのに用いるデータドライバを有し、これらの複数のデータ信号はいかなる二つの隣接するデータ信号でも逆の極性を有するように設定される。
【００２２】
一実施例において、各画素Ｐn,mの第１サブ画素電極と上記第１スイッチング素子は上記画素Ｐn,mの第１サブ画素Ｐn,m（１）を定義する。各画素Ｐn,mの第２サブ画素電極と第２スイッチング素子は上記画素Ｐn,mの第２サブ画素Ｐn,m（２）を定義する。
【００２３】
一実施例において、上記画素行列｛Ｐn,m｝における各画素Ｐn,mの第１、第２と第３スイッチング素子は、いずれも電界効果型薄膜トランジスタであり、ゲート、ソースおよびドレインを有する。上記画素Ｐn,mにおける第１スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインＧn＋１、上記画素Ｐn,mにおける第２スイッチング素子のソースおよび上記画素Ｐn,mの第１サブ画素電極に電気的に結合される。上記画素Ｐn,mにおける第２スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインＧn、上記画素Ｐn,mにおける第１スイッチング素子のソースおよび上記画素Ｐn,mの第２サブ画素電極に電気的に結合される。一実施例において、上記画素Ｐn,mにおける第３スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインＧn＋２、上記データ線Ｄmおよび上記画素Ｐn,mにおける第１スイッチング素子と第２スイッチング素子のソースに電気的に結合される。もう一つの実施例において、上記画素Ｐn,mにおける第３スイッチング素子のゲートとドレインは、それぞれ上記ゲートラインＧn＋２および上記画素Ｐn,mにおける第１スイッチング素子と第２スイッチング素子のソースに電気的に結合されるとともに、上記画素Ｐn,mにおける第３トランジスタのソースは、nが正の奇整数である場合、上記データ線Ｄmに電気的に結合され、またはnが正の偶整数である場合、上記データ線Ｄm＋１に電気的に結合される。
【００２４】
本発明のもう一つの態様は、液晶ディスプレイの駆動方法に関する。一実施例において、上記方法は液晶ディスプレイを提供するステップを含み、上記液晶ディスプレイは、（１）マトリクス状で空間的に配列される複数の画素｛Ｐn,m｝（n＝１，２，．．．，N，m＝１，２，．．．，M，NとMは正整数である）を有し、各画素Ｐn,mはいずれも第１サブ画素電極、第２サブ画素電極、上記第１サブ画素電極に電気的に結合される第１スイッチング素子、上記第２サブ画素電極に電気的に結合される第２スイッチング素子、および上記第１スイッチング素子と上記第２スイッチング素子に電気的に結合される第３スイッチング素子を含み；（２）行方向に沿って空間的に配列される複数のゲートライン｛Gn｝を有し、各一対の隣接するゲートラインGnとGn＋１は、上記画素行列｛Pn,m｝の画素行Pn,｛m｝を定義し、上記画素行Pn,｛m｝においてそれぞれ各画素の第１と第２スイッチング素子に電気的に結合され；（３）上記複数のゲートライン｛Gn｝を通過して、上記行方向に垂直な列方向に沿って空間的に配列される複数のデータ線｛Ｄm｝を有し、各一対の隣接するデータ線ＤmとＤm＋１は、上記画素行列｛Pn,m｝の画素列P｛n｝,mを定義し、上記画素列P｛n｝,mにおいて各画素Pn,mの第３スイッチング素子に電気的に結合される。
【００２５】
一実施例において、上記画素行列｛Pn,m｝における各画素Pn,mの第１、第２と第３スイッチング素子は、いずれも電界効果型薄膜トランジスタであり、ゲート、ソースおよびドレインを有する。上記画素Pn,mにおける第１スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインGn＋１、上記画素Pn,mにおける第２スイッチング素子のソースおよび上記画素Pn,mの第１サブ画素電極に電気的に結合される。上記画素Pn,mにおける第２スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインGn、上記画素Pn,mにおける第１スイッチング素子のソースおよび上記画素Pn,mの第２サブ画素電極に電気的に結合される。上記画素Pn,mにおける第３スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインGn＋２、上記データ線Ｄmおよび上記画素Pn,mにおける第１スイッチング素子と第２スイッチング素子のソースに電気的に結合される。上記画素Pn＋１,mにおける第３スイッチング素子のゲート、ソースおよびドレインは、それぞれ上記ゲートラインGn＋３、上記データ線Ｄm＋１および上記画素Pn＋１,mにおける第１スイッチング素子と第２スイッチング素子のソースに電気的に結合される。
【００２６】
上記方法は、また、複数のゲート信号をそれぞれ上記複数のゲートライン｛Gn｝に提供するステップと、複数のデータ信号をそれぞれ上記複数のデータ線｛Ｄm｝に提供するステップとを含み、これらの複数のゲート信号は、所定の順番で上記複数のゲートライン｛Gn｝と接続されるスイッチング素子をオンにするように設定され、これらの複数のデータ信号は、いかなる二つの隣接するデータ信号でも逆の極性を有するように設定される。
【００２７】
一実施例において、これらの複数のゲート信号はいずれもその波形を有する。上記波形は、第１周期Γ1における第１電圧Ｖ１、第２周期Γ２における第２電圧Ｖ２、第３周期Γ３における第３電圧Ｖ３、第４周期Γ４における第４電圧Ｖ４および第５周期Γ５における第５電圧Ｖ５を有し、そのうち、第（ｊ＋１）周期Γｊ＋１は第ｊ周期Γｊの直後に続いており、ｊ＝１，２，３，４，Ｖ１＝Ｖ３＝Ｖ５>Ｖ２＝Ｖ４，Γ２＝Γ１/２，Γ３＝（Γ１−ｔ）/２，Γ４＝ｔ，Γ５＝Γ３およびΓ１＞＞ｔである。一実施例において、各ゲート信号の波形の間は、Γ1の間隔で順次シフトされる。
【００２８】
以下、最適な実施例に添付の図面を合わせて本発明の上記およびその他の態様について詳しく説明する。しかし、当該技術を熟知するものなら誰でも、本発明による各種潤色と変更はいずれも本発明の精神及び要旨を逸脱しないことを理解するべきである。
【００２９】
添付の図面は、本発明の一つまたは複数の実施例を説明するためのものであり、文章による記述に合わせて本発明の原則を解釈するためのものである。いかなる可能な場合、図面上に用いる同様の記号は、一実施例における同様または類似する素子を指す。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例によるLCDを概略的に示す部分的レイアウト図である。
【図２】図１に示すLCDに提供する駆動信号を示すタイムチャートである。
【図３】図１に示すLCDにおける画素の充電および保持（holding）過程(a)‐(d)を示す概略図である。
【図４】図１に示すゲート信号に用いるLCDの画素電圧を示すシミュレーション結果図である。
【図５】本発明のもう一つの実施例によるLCDの概略図であり、図５(ａ)は等価回路図、図５(ｂ)は駆動信号のタイムチャートである。
【図６】図５に示すLCDにおける画素の充電および保持過程(a)−(b)を示す概略図である。
【図７】従来のLCDにおける駆動信号(a)のタイムチャートであり、画素充電および保持過程(ｂ)−(ｆ)を示す。
【発明を実施するための形態】
【００３１】
以下、各種実施例を用いて本発明に対する詳しい説明を行なうが、当該技術に熟知するものなら誰でも本発明に基づいて各種の潤色と変更を行なうことができるため、ここでの実施例は説明だけに用いる。以下、本発明の各実施例に対して詳細に説明し、添付の図面における同一記号は同じ素子を代表する。本明細書および請求項における「一」、「上記」および「この」は、明確にそれは一個を表示すると規定しない限り、いずれも複数の意味も含む。同様に、別途明確な規定がない限り、本文における「…の中」という表現は「…の上に」という意味も含む。
【００３２】
本明細書における用語は一般的に本技術分野における通常の意味を表す。特定の用語に関しては本明細書のその他の部分または後述する箇所で検討し、実施者が本発明を理解するよう付加的な誘導を行う。本明細書に関わる各実施例は、各種用語を含めて、本発明を説明するのに用いるだけで、本発明の範囲と要旨に対して如何なる制限をしていない。同様に、本発明も本明細書に提供される実施形態に限定されない。
【００３３】
同様に、ここに記載の「程度」、「約」または「大体」は一般的に固定値または範囲の20％を意味し、好ましくは10％、より好ましくは5％以内である。ここに記載の数値・数量は近似値であるため、「程度」、「約」または「大体」に対して明確な説明がなくても推測判断できることを意味する。
【００３４】
同様に、ここに記載の「からなる」、「含む」、「有する」、「含有する」、「ある」および類似の用語は、変更可能な用語と理解するべきであり、すなわち、含むがそれに限定されないことを意味する。
【００３５】
ここで使用している用語「HSD2」は液晶ディスプレイの画素配列およびその駆動方式を指し、そのうち、各画素は二本の隣接するゲートラインの間に定義され、それぞれ上記二本の隣接するゲートラインに電気的に結合される第１スイッチング素子と第２スイッチング素子を含むように設定される。ここで使用している用語「HSD3」は液晶ディスプレイの画素配列およびその駆動方式を指し、各画素は二本の隣接するゲートラインの間に定義され、第１スイッチ、第２スイッチ、第３スイッチを含むように設定される。上記第１スイッチと第２スイッチは、それぞれ上記二本の隣接するゲートラインに電気的に結合されるとともに、上記第３スイッチは上記第１スイッチと第２スイッチおよび上記隣接する二本のゲートラインに隣接する第３ゲートラインに電気的に結合される。
【００３６】
以下、図１〜６に合わせて本発明の実施例に対し詳細に説明する。本発明の目的によれば、本文で深く且つ幅広く開示されたように、本発明の一態様は、HSD3駆動方式を取り組んで電力消費を低減するとともに効果を向上させる液晶ディスプレイに関し、本発明は、また、上述の液晶ディスプレイを駆動する方法に関する。
【００３７】
図１に示すように、本発明の一実施例によれば、液晶ディスプレイ（Liquid Crystal Display；LCD）パネル100は、行（row）（horizontal、水平）方向に沿って空間的に配列される複数のゲートラインG1，G2，．．．Gn，Gn＋１，Gn＋２，Gn＋３，．．．GN，および上記複数のゲートラインG1，G2，．．．Gn，Gn＋１，Gn＋２，Gn＋３，．．．GNを通過して上記行方向に垂直な列方向（vertical、垂直）に沿って空間的に配列される複数のデータ線D1，D2，．．．Dm，Dm＋１，Dm＋２，Dm＋３，．．．DMを含む。MとNは１より大きい正整数である。上記LCDパネル100は、さらに、マトリクス状で空間的に配列される複数の画素｛Pn,m｝を含む。各画素Pn,mは、いずれも二本の隣接するゲートラインGnとGn＋１および隣接する二本のデータ線ＤmとＤm＋１の間に定義される。本実施例を説明するために、図１は、四本のゲートラインGn，Gn＋１，Gn＋２，Gn＋３，二本のデータ線ＤmとＤm＋１および上記LCDパネル100に対応する三つの画素だけを示す。
【００３８】
上記画素Pn,mは、例えば、上記二本の隣接するゲートラインGnとGn＋１および上記二本の隣接するゲートラインGnとGn＋１を通過する二本の隣接するデータ線ＤmとＤm＋１の間に位置し、第１サブ画素電極P1、第２サブ画素電極P2、第１トランジスタ111、第２トランジスタ112および第３トランジスタ113を含む。
【００３９】
上記第１トランジスタ111は、上記ゲートラインGn＋１に電気的に結合されるゲート、ソースおよび上記第１サブ画素電極P1に電気的に結合されるドレインを有する。第２トランジスタ112は、上記ゲートラインGnに電気的に結合されるゲート、上記第１トランジスタ111のソースに電気的に結合されるソースおよび上記第２サブ画素電極P2に電気的に結合されるドレインを有する。第３トランジスタ113は、上記ゲートラインGn＋２に電気的に結合されるゲート、二本の隣接するデータ線ＤmとＤm＋１のいずれかに電気的に結合されるソースおよび上記第１トランジスタ111と第２トランジスタ112のソースに電気的に結合されるドレインを有する。本発明の例示的一実施例において、図１に示すように、上記画素Pn,mにおける第３トランジスタ113のソースは、nが正の奇整数である場合、上記データ線Ｄmに電気的に結合され、nが正の偶整数である場合、上記データ線Ｄm＋１に電気的に結合される。もう一つの実施例において、図５に示すように、上記画素Pn,mにおける第３トランジスタ113のソースは上記データ線Ｄmに電気的に結合される。
【００４０】
さらに、LCD100は、また、少なくとも一つの各画素Pn,mの第１サブ画素電極P1と第２サブ画素電極P2と関連して形成される共通電極（図示せず）を含む。図５に示すように、各画素Pn,mは、さらに、第１液晶キャパシタCL1、第２液晶キャパシタCL2、第１蓄積キャパシタCS1および第２蓄積キャパシタCS2を含む。上記第１液晶キャパシタCL1と上記第１蓄積キャパシタCS1は、平行して上記第１サブ画素電極Ｐ1および上記少なくとも一つの共通電極の間に電気的に結合される。上記第２液晶キャパシタCL2と上記第２蓄積キャパシタCS2は、平行して上記第２サブ画素電極Ｐ2および上記少なくとも一つの共通電極の間に電気的に結合される。
【００４１】
また、各画素Ｐn,mはいずれも二つまたはより多くのサブ画素を有するように設定される。各画素Ｐn,mの第１サブ画素電極Ｐ1、第１トランジスタ111、第１液晶キャパシタＣＬ１、第１蓄積キャパシタＣＳ１は上記画素Ｐn,mの第１サブ画素Ｐn,m（１）を定義するとともに、各画素Ｐn,mの第２サブ画素電極Ｐ2、第２トランジスタ112、第２液晶キャパシタＣＬ２、第２蓄積キャパシタＣＳ２は上記画素Ｐn,mの第２サブ画素Ｐn,m（２）を定義する。一実施例において、上記第１、第２および第３トランジスタ111、112および113は電界効果型薄膜トランジスタであり、それぞれ上記第１サブ画素Ｐn,m（１）および上記第２サブ画素Ｐn,m（２）を始動するのに適用される。その他のタイプのトランジスタも本発明を実現するのに用いることができる。
【００４２】
一実施例において、各画素Ｐn,mにおける第１サブ画素Ｐn,m（１）のサブ画素電極Ｐ1/Ｐ2および各画素Ｐn,mの第２サブ画素Ｐn,m（２）は第１基板上（図示せず）に位置するとともに、上記共通電極は第２基板上（図示せず）に位置し、上記第２基板は空間的に上記第１基板から遠く離れる。上記液晶分子は上記第１基板と第２基板の間の液晶セルに充填される。各液晶分子はＬＣＤ100の一画素Ｐn,mと関係する。上記サブ画素電極Ｐ1とＰ2に印加される電圧は、上記相応するサブ画素と関係する液晶セル内の液晶分子の方向配列を制御する。
【００４３】
ＬＣＤ100は、さらに、ゲートドライバおよびデータドライバ（図示せず）を含む。上記ゲートドライバは、複数のゲート信号｛ｇn｝を発生し、それぞれ上記複数のゲートライン｛Ｇn｝に供給するのに用いられ、上記複数のゲート信号｛ｇn｝は所定の順番で上記複数のゲートライン｛Ｇn｝に接続される第１、第２および第３トランジスタ111、112、113をオンにするように設定される。上記データドライバは、複数のデータ信号｛ｄm｝を発生し、それぞれ上記複数のデータ線｛Ｄm｝に提供するのに用いられる。
【００４４】
図２は、本発明の一実施例において、図１に示すようなＬＣＤに提供されるゲート信号ｇ1、ｇ2、ｇ3とｇ4であり、示されたＬＣＤに相応するサブ画素電極Ｐ1とＰ2を充電する波形/タイムチャートである。上記波形は、第１周期Γ1における第１電圧Ｖ１、第２周期Γ２における第２電圧Ｖ２、第３周期Γ３における第３電圧Ｖ３、第４周期Γ４における第４電圧Ｖ４および第５周期Γ５における第５電圧Ｖ５を有し、そのうち、第（ｊ＋１）周期Γｊ＋１は第ｊ周期Γｊの直後に続いており、ｊ＝１，２，３，４，Ｖ１＝Ｖ３＝Ｖ５>Ｖ２＝Ｖ４，Γ２＝Γ１/２，Γ３＝（Γ１−ｔ）/２，Γ４＝ｔ，Γ５＝Γ３およびΓ１＞＞ｔである。本実施例において、Ｖ１（Ｖ３、Ｖ５）とＶ２（Ｖ４）はそれぞれ高電圧および低電圧に対応し、相応する画素行の相応するトランジスタを有効的にオンまたはオフにする。それぞれのゲート信号ｇ1、ｇ2、ｇ3とｇ4の波形は順番に相互シフトされ、所定の順位（順番）で三つの画素行を始動する。本例示的実施例において、ゲート信号ｇ2は、それぞれ周期Γ１において上記ゲート信号ｇ1からシフトされ、ゲート信号ｇ3は、それぞれ周期Γ１において上記ゲート信号ｇ２からシフトされ、ゲート信号ｇ４は、それぞれ周期Γ１において上記ゲート信号ｇ３からシフトされる。通常、それぞれのゲート信号の波形図の特性は複数のパルスを有し、例えば、パルス201、202および203である。それぞれのパルスはパルス幅とパルス高を有する。特に、上記パルス201のパルス幅およびパルス高はそれぞれ第１周期Γ１および第１電圧Ｖ1を定義し、上記パルス202のパルス幅およびパルス高はそれぞれ上記第３周期Γ３および第３電圧Ｖ３を定義し、上記パルス203のパルス幅およびパルス高はそれぞれ第５周期Γ５および第５電圧Ｖ５を定義する。上記第１パルス201と第２パルス202の間の間隔は、上記第２周期Γ２を定義し、また、上記パルス202とパルス203の間の間隔は、上記第４周期Γ４を定義する。一実施例において、Γ１＞＞Γ４（＝ｔ）≧Γ１/40である。
【００４５】
図３に示すように、これらのゲート信号ｇ1、ｇ2、ｇ3とｇ4がそれぞれ図１に示すようなＬＣＤのこれらのゲートラインＧ1、Ｇ2、Ｇ3およびＧ4に提供される時、作業にあたって、上記第１サブ画素または第２サブ画素における第２のフィードスルー効果を避けることが出来る。
【００４６】
例えば、時間周期Ｔ0において、ゲートＧ1とＧ2はオンされるとともに、ゲートＧ3とＧ4はオフされる。それに応じて、二つの画素Ｐ1,1とＰ2,1の第３トランジスタ113はオフされる。従って、上記データ線Ｄ1またはＤ2を通じて上記画素Ｐ1,1とＰ2,1の第１と第２サブ画素に提供されるデータ信号はない。これは、図３(ａ)に示すように、状態Ｔ0と対応する。
【００４７】
時間周期Ｔ1において、ゲートＧ1とＧ３はオンされるとともに、ゲートＧ２とＧ4はオフされる。それに応じて、画素Ｐ1,1の第２トランジスタ112および第３トランジスタ113はオンされ、よって、データ信号はデータ線Ｄ1を通じて画素Ｐ1,1の第２サブ画素に提供されることができ、且つ、上記画素Ｐ1,1の第２サブ画素電極Ｐ2は充電される。これは、図３(ｂ)に示すように、状態Ｔ１と対応する。
【００４８】
時間周期Ｔ２において、ゲートＧ２とＧ３はオンされるとともに、ゲートＧ１とＧ4はオフされる。それに応じて、画素Ｐ1,1の第１トランジスタ111および第３トランジスタ113はオンになり、よって、データ信号はデータ線Ｄ1を通じて画素Ｐ1,1の第１サブ画素に提供されることができ、且つ、上記画素Ｐ1,1の第１サブ画素電極Ｐ１は充電され、上記画素Ｐ1,1の第２サブ画素電極Ｐ２は保持（held）される。これは、図３(ｃ)に示すように、状態Ｔ２と対応する。
【００４９】
時間周期Ｔ３において、ゲートＧ２とＧ４はオンにするとともに、ゲートＧ１とＧ３はオフになる。それに応じて、画素Ｐ２,1の第２トランジスタ112および第３トランジスタ113はオンになり、よって、データ信号はデータ線Ｄ２を通じて画素Ｐ２,1の第２サブ画素に提供されることができ、且つ、上記画素Ｐ２,1の第２サブ画素電極Ｐ２は充電され、画素Ｐ1,1の第１および第２サブ画素電極Ｐ１とＰ２は保持（held）される。これは、図３(ｄ)に示すように、状態Ｔ３と対応する。
【００５０】
図４および表１は、図２に示すものと同じ波形を有するゲート信号ｇ1、ｇ2、ｇ3とｇ4のシミュレーション結果を示す。サブ画素Ｐ１とＰ２に充電される最終電圧はほぼ同じである。従って、ＨＳＤ2と比べて、本発明によるＨＳＤ3の駆動方式はさらに一致する充電効果および更なる保持（holding）能力を有する。
【００５１】
表１：液晶ディスプレイのフレームレート＝50Ｈｚのシミュレーション結果。（Ｔｃｈは上記画素の充電時間である；Ｗ/Ｌは上記サブ画素の幅と長さを示す；ＶｐおよびＶｐ′はサブ画素電極である；Tholdは保持（holding）時間である；Vholdは保持（holding）電圧である；ΔＶはＶp′とVholdの間の電圧差を代表する。）
【００５２】
【表１】
2011164588.tif 000003
【００５３】
図５(ａ)は部分的且つ概略的に本発明のもう一つの実施例におけるLCD200を示す。各画素Pn,mにおける第３トランジスタ213のソースが上記データ線Ｄmに電気的に結合される以外に、上記LCD200は図１に示すLCD100の構造と同様である。図５(ｂ)はゲート信号ｇ1，ｇ2，．．．およびｇ6が順次にそれぞれ上記LCDのゲートラインG1，G 2，．．．およびG6に提供されることを示すタイムチャートである。各ゲート信号ｇ1，ｇ2，．．．およびｇ6はいずれも図２に示すものと同じ波形を有する。それに応じて、上記画素の充電順番は、サブ画素（1）からサブ画素（2）、サブ画素（3）、サブ画素（n）までである。
【００５４】
図６(ａ)は、上記LCD200における画素の充電過程を示し、電流漏れ経路223により表示される。同時に、図６(ｂ)はLCD200における画素の充電過程を示し、サブ画素P1の充電経路221およびサブ画素P2の充電経路222により表示される。
【００５５】
上記本発明の実施例によれば、従来のLCDに比べて、HSD3の駆動方式を有するLCDはソースチャンネル数を半分減少し、口径比を向上させた。また、本発明のLCDは充電および保持（holding）性能において割りと良い同一性を有する。
【００５６】
上述の本発明の例示的実施例に対する記述は、本発明の開示および記述にのみ用いられ、本発明に必要な全ての要素を含んでいるわけではなく、或いは本発明を上記開示の厳格な形式に限定しているわけでもない。本発明の教示により、本発明に対して各種の変更や修飾を加えることが可能となっている。
【００５７】
本発明が選択して記述した実施例は、本発明の原則およびその実際応用を解釈するのに用いられ、当該分野の技術を熟知する他の者に対して、本発明および各実施例を利用し各種変更に合わせ予定される各種特定用途を満足させようとしている。本発明の精神と範囲を逸脱しない限り、当該技術に熟知する他の者はその他の実施例を実施することも可能である。それに応じて、本発明の範囲は上述の請求項により定義されるべきであり、上述および例示的実施例により定義されるべきではない。
【符号の説明】
【００５８】
１００、２００      液晶ディスプレイ
１１１、２１１      第１トランジスタ
１１２、２１２      第２トランジスタ
１１３、２１３      第３トランジスタ
｛Pn,m｝ 画素
P1      第１サブ画素電極
P2      第２サブ画素電極
｛Gn｝  ゲートライン
｛Dm｝  データ線
CL1        第１液晶キャパシタ
CL2        第２液晶キャパシタ
CS1        第１蓄積キャパシタ
CS2        第２蓄積キャパシタ
【図１】
2011164588.tif 000004
【図２】
2011164588.tif 000005
【図４】
2011164588.tif 000006
【図５】
2011164588.tif 000007
【図６】
2011164588.tif 000008
【図３】
2011164588.tif 000009
【図７】
2011164588.tif 000010