(57)【要約】【課題】回路規模及びコストの増大を招くことなく、高調波の解析を高精度に行うことができる高調波解析装置及び電力測定装置を提供する。【解決手段】高調波解析装置は、被測定信号をサンプリングして高調波の解析を行うものであり、被測定信号の立ち上がりエッジを検出する立ち上がりエッジ検出器２１と、検出される立ち上がりエッジの間の時間を順次計数するパルスカウンタ２２−１〜２２−ｍと、立ち上がりエッジが検出される度に複数のパルスカウンタのうちの何れか１つを順次選択するセレクタ２３と、セレクタ２３で選択されたパルスカウンタの計時結果を順次加算する加算器２５と、加算器２５の加算結果を用いてパルスカウンタの計時結果の移動平均を算出し、算出された値に応じて被測定信号のサンプリングに用いるサンプリングクロックＳ４を生成する生成部（シフタ２６〜判定回路２９）とを備える。【選択図】図２
2011145148.tif 000002
【特許請求の範囲】
【請求項１】
被測定信号をサンプリングして高調波の解析を行う高調波解析装置において、
前記被測定信号の符号が変化する変化点を検出する検出部と、
前記検出部で検出される前記変化点の間の時間を順次計時する複数の計時部と、
前記検出部で前記変化点が検出される度に前記複数の計時部のうちの何れか１つを順次選択する選択部と、
前記選択部で選択された計時部の計時結果を順次加算する加算部と、
前記加算部の加算結果を用いて前記計時部における計時結果の移動平均を算出し、算出された値に応じて前記被測定信号のサンプリングに用いるサンプリング信号を生成する生成部と
を備えることを特徴とする高調波解析装置。
【請求項２】
前記検出部は、前記被測定信号の値が負から正に変化する点、及び前記被測定信号の値が正から負に変化する点の何れか一方を前記変化点として検出することを特徴とする請求項１記載の高調波解析装置。
【請求項３】
前記複数の計時部は、前記変化点の間において、周波数が既知である基準クロックを計数することによって前記変化点の間の時間を計時することを特徴とする請求項１又は請求項２記載の高調波解析装置。
【請求項４】
前記複数の計時部のうち、前記変化点の間の時間を計時するために動作させる計時部の数及び前記選択部で選択される計時部の数が可変であることを特徴とする請求項１から請求項３の何れか一項に記載の高調波解析装置。
【請求項５】
電気機器の消費電力を測定する電力測定装置において、
前記電気機器に流れる電流に含まれる高調波の解析を行う請求項１から請求項４の何れか一項に記載の高調波解析装置を備えることを特徴とする電力測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高調波の解析を行う高調波解析装置、及び当該装置を備える電力測定装置に関する。
【背景技術】
【０００２】
電力測定装置は、電気機器や電力設備（以下、これらを「電気機器」と総称する）の消費電力を測定する装置であり、電気機器の研究開発を行うため、生産を行うため、或いは保守管理を行うために幅広く使用されている。ここで、電気機器に流れる電流に高調波が含まれていると、ノイズが生じたり、他の電気機器に悪影響を及ぼす虞があるため、高調波成分の分布を高調波解析装置によって解析して高調波成分を軽減する対策を施す必要がある。消費電力の測定時に高調波の解析が必要になることもあるため、高調波解析装置の機能を備えた高調波の解析が可能な電力測定装置も開発されている。
【０００３】
以下の特許文献１には、測定対象のアナログ信号から生成したサンプリング信号を用いて測定対象のアナログ信号をサンプリングし、得られたディジタル信号に対してＦＦＴ（Fast Fourier Transform：高速フーリエ変換）等の信号処理を施すことによってアナログ信号に含まれる高調波成分の分布等を解析する高調波解析装置が開示されている。この高調波解析装置は、正確な周波数で特性が安定したサンプリング信号を生成することで、高調波解析の精度を高めている。
【０００４】
具体的には、アナログ信号のゼロクロス点（例えば、アナログ信号が負から正に変化する点）を検出し、あるゼロクロス点から次のゼロクロス点まで基準クロックを順次計数してその計数値の移動平均を求め、その移動平均に応じたタイミングでパルスを出力することにより上記のサンプリング信号を生成している。ここで、基準クロックの計数値の移動平均を求めることによって、ゼロクロス点のジッターやノイズの悪影響が軽減又は排除されるため、正確な周波数で特性が安定したサンプリング信号を生成することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１９８７６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述した特許文献１に開示された高調波解析装置は、ゼロクロス点間の基準クロックの計数値が計数される度にその都度計数値をメモリに書き込み、所定数の計数値がメモリに記憶された時点でメモリに記憶された計数値を読み出して加算し、その後にメモリから読み出した計数値の数で除算することにより移動平均を求めている。このため、移動平均を求めるのに時間を要し、メモリに記憶される計数値の数が増加するにつれてサンプリング信号が生成されるタイミングの遅延も大きくなるという問題がある。また、サンプリング信号の精度を向上させるためにはビット数を多くする必要があるが、このビット数の増大によっても移動平均を求るのに多くの時間を要してしまう。
【０００７】
このように、移動平均に用いられる計数値の数（メモリに記憶される計数値の数）が増加することによって移動平均の算出に要する時間が長くなるため、その数を減らせば移動平均の算出に要する時間を短縮することができると考えられる。しかしながら、ゼロクロス点のジッターやノイズの悪影響を軽減又は排除して正確な周波数で特性が安定したサンプリング信号を生成するためには、移動平均に用いられる計数値の数をある一定数以上にしなければならず、時間の短縮には限界があると考えられる。
【０００８】
ここで、サンプリング信号の遅延の分だけサンプリングされるべきアナログ信号を遅延させれば、サンプリング信号の遅延が相殺されることになるため、サンプリング信号の遅延が生じても問題が生じないとも考えられる。しかしながら、アナログ信号を遅延させようとすると、回路規模及びコストの増大を招いてしまうという問題がある。
【０００９】
本発明は上記事情に鑑みてなされたものであり、回路規模及びコストの増大を招くことなく、高調波の解析を高精度に行うことができる高調波解析装置及び電力測定装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の高調波解析装置は、被測定信号（Ｓ１）をサンプリングして高調波の解析を行う高調波解析装置（１）において、前記被測定信号の符号が変化する変化点を検出する検出部（１２、２１）と、前記検出部で検出される前記変化点の間の時間を順次計時する複数の計時部（２２−１〜２２−ｍ）と、前記検出部で前記変化点が検出される度に前記複数の計時部のうちの何れか１つを順次選択する選択部（２３）と、前記選択部で選択された計時部の計時結果を順次加算する加算部（２５）と、前記加算部の加算結果を用いて前記計時部における計時結果の移動平均を算出し、算出された値に応じて前記被測定信号のサンプリングに用いるサンプリング信号を生成する生成部（２６〜２９）とを備えることを特徴としている。
この発明によると、被測定信号の符号が変化する変化点が検出され、検出された変化点の間の時間が複数の計時部によって順次計時され、変化点が検出される度に複数の計時部のうちの何れか１つが順次選択されてその計時結果が順次加算され、その加算結果を用いて計時部における計時結果の移動平均が算出され、算出された値に応じて被測定信号のサンプリングに用いるサンプリング信号が生成される。
また、本発明の高調波解析装置は、前記検出部が、前記被測定信号の値が負から正に変化する点、及び前記被測定信号の値が正から負に変化する点の何れか一方を前記変化点として検出することを特徴としている。
また、本発明の高調波解析装置は、前記複数の計時部が、前記変化点の間において、周波数が既知である基準クロック（ＣＬＫ）を計数することによって前記変化点の間の時間を計時することを特徴としている。
また、本発明の高調波解析装置は、前記複数の計時部のうち、前記変化点の間の時間を計時するために動作させる計時部の数及び前記選択部で選択される計時部の数が可変であることを特徴としている。
本発明の電力測定装置は、電気機器の消費電力を測定する電力測定装置において、前記電気機器に流れる電流に含まれる高調波の解析を行う上記の何れかに記載の高調波解析装置を備えることを特徴としている。
【発明の効果】
【００１１】
本発明によれば、被測定信号の符号が変化する変化点を検出し、検出した変化点の間の時間を複数の計時部によって順次計時し、変化点を検出する度に複数の計時部のうちの何れか１つを順次選択してその計時結果を順次加算し、その加算結果を用いて計時部における計時結果の移動平均を算出し、算出した値に応じて被測定信号のサンプリングに用いるサンプリング信号を生成している。これにより、従来よりも計時結果の加算に要する時間が短縮されて短時間で移動平均を求めることができるため、回路規模及びコストの増大を招くことなく、高調波の解析を高精度に行うことができるという効果がある。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態による高調波解析装置の要部構成を示すブロック図である。
【図２】本発明の一実施形態による高調波解析装置が備えるサンプリングクロック発生器の要部構成を示すブロック図である。
【図３】本発明の一実施形態による高調波解析装置の操作を説明するタイミングチャートである。
【発明を実施するための形態】
【００１３】
以下、図面を参照して本発明の一実施形態による高調波解析装置及び電力測定装置について詳細に説明する。図１は、本発明の一実施形態による高調波解析装置の要部構成を示すブロック図である。図１に示す通り、本実施形態の高調波解析装置１は、正規化回路１１、ゼロクロス検出器１２（検出部）、サンプリングクロック発生器１３、ＡＤＣ（Analog to Digital Converter：アナログ／デジタル変換器）１４、解析部１５、メモリ１６、及び出力装置１７を備えており、入力端子Ｔ１から入力される被測定信号をＳ１サンプリングして被測定信号Ｓ１に含まれる高調波の解析を行う。
【００１４】
正規化回路１１は、入力端子Ｔ１から入力される被測定信号Ｓ１の信号レベルを、後段に設けられた処理部（ＡＤＣ１４や解析部１５等）での信号処理に適した適正な信号レベルに正規化する回路である。ゼロクロス検出器１２は、正規化回路１１によって正規化された被測定信号Ｓ２のゼロクロス点（変化点）を検出し、その検出結果を示すゼロクロス信号Ｓ３を出力する。
【００１５】
ここで、ゼロクロス点とは、被測定信号Ｓ２の符号が変化する点をいい、被測定信号Ｓ２の値が負から正に変化するゼロクロス点と、被測定信号Ｓ２の値が正から負に変化するゼロクロス点とがある。ゼロクロス検出器１２は、前者のゼロクロス点を検出した場合には値が「１」のゼロクロス信号Ｓ３を出力し、後者のゼロクロス点を検出した場合には値が「０」のゼロクロス信号Ｓ３を出力する。
【００１６】
サンプリングクロック発生器１３は、ゼロクロス検出器１２から出力されるゼロクロス信号Ｓ３を用いて、正規化回路１１で正規化された被測定信号Ｓ２をサンプリングするために用いるサンプリングクロック（サンプリング信号）Ｓ４を生成する。尚、このサンプリングクロックＳ４は、ゼロクロス信号Ｓ３の周波数のＮ倍（Ｎは１以上の数）の周波数を有する。このように、本実施形態の高調波解析装置１は、入力端子Ｔ１から入力される被測定信号Ｓ１を正規化した被測定信号Ｓ２から、被測定信号Ｓ２をサンプリングするためのサンプリングクロックＳ４を生成している。尚、サンプリングクロック発生器１３の詳細については後述する。
【００１７】
ＡＤＣ１４は、正規化回路１１から出力される被測定信号Ｓ２と、サンプリングクロック発生器１３から出力されるサンプリングクロックＳ４とを入力としており、サンプリングクロックＳ４のタイミングで被測定信号Ｓ２をサンプリング（標本化）し、サンプリングされた信号を量子化する。かかる処理により、正規化回路１１から出力された被測定信号Ｓ２はディジタル信号Ｓ５に変換される。
【００１８】
解析部１５は、ＡＤＣ１４から出力されるディジタル信号Ｓ５を一時的にメモリ１６に記憶させるとともに、メモリ１６から必要なディジタル信号Ｓ５を読み出してＦＦＴ等の信号処理を施すことによって被測定信号Ｓ１に含まれる高調波の分布等を解析し、その解析結果を出力装置１７に出力する。出力装置１７は、例えば液晶表示装置等の表示装置であり、解析部１５の解析結果を表示する。
【００１９】
次に、サンプリングクロック発生器１３について詳細に説明する。図２は、本発明の一実施形態による高調波解析装置が備えるサンプリングクロック発生器の要部構成を示すブロック図である。図２に示す通り、サンプリングクロック発生器１３は、立ち上がりエッジ検出器２１（検出部）、パルスカウンタ２２−１〜２２−ｍ（計時部）、セレクタ２３（選択部）、ラッチ回路２４、加算器２５（加算部）、シフタ２６（生成部）、ラッチ回路２７（生成部）、ダウンカウンタ２８（生成部）、及び判定回路２９（生成部）を備えている。
【００２０】
ここで、サンプリングクロック発生器１３には、高調波解析装置１を統括して制御する制御装置（図示省略）から出力される制御信号Ｃ１，Ｃ２が入力されており、これら制御信号Ｃ１，Ｃ２に基づいてゼロクロス信号Ｓ３からサンプリングクロックＳ４を生成する。制御信号Ｃ１は、パルスカウンタ２２−１〜２２−ｍのうち、基準クロックＣＬＫの計時を行うために動作させるパルスカウンタの個数Ｍ（１≦Ｍ≦ｍ）を指定する制御信号である。制御信号Ｃ２は、ゼロクロス信号Ｓ３に対するサンプリングクロックＳ４の逓倍数Ｎを指定する制御信号である。尚、上記の制御信号Ｃ１で指定される個数Ｍは、後述する移動平均を行う区間の長さを規定する数値でもあり、上記の制御信号Ｃ２で指定される逓倍数Ｎは、ゼロクロス信号の１周期当たり何回のサンプリングクロックを生成するかを規定する数値でもある。
【００２１】
立ち上がりエッジ検出器２１は、ゼロクロス検出器１２から出力されるゼロクロス信号Ｓ３の立ち上がりエッジを検出し、そのエッジ位置を示すエッジ信号Ｓ１１を出力する。パルスカウンタ２２−１〜２２−ｍは、立ち上がりエッジ検出器２１から出力されるエッジ信号Ｓ１１と周波数が既知である基準クロックＣＬＫとを入力としており、エッジ信号Ｓ１１が出力されてから次のエッジ信号Ｓ１１が出力されるまでの基準クロックＣＬＫを順次計数することによって、その間の時間を計時する。
【００２２】
具体的には、最初のエッジ信号Ｓ１１が出力されてから次のエッジ信号Ｓ１１が出力されるまで（１番目から２番目までの間）の基準クロックＣＬＫをパルスカウンタ２２−１が計数し、更に次のエッジ信号Ｓ１１が出力されるまで（２番目から３番目までの間）の基準クロックＣＬＫをパルスカウンタ２２−２が計数する。以下同様にパルスカウンタ２２−ｍまでの計数が順次行われ、パルスカウンタ２２−ｍで基準クロックＣＬＫの計数が行われると、再びパルスカウンタ２２−１に戻って基準クロックＣＬＫの計数が行われる。尚、基準クロックＣＬＫの周波数は、ゼロクロス信号Ｓ３の周波数（被測定信号Ｓ１に含まれる基本波成分の周波数）に比べて十分高い周波数に設定される。
【００２３】
ここで、パルスカウンタ２２−１〜２２−ｍの各々には上述した制御信号Ｃ１が入力されており、制御信号Ｃ１によって指定される個数Ｍを小さくすれば動作させるパルスカウンタの数を少なくし、逆に制御信号Ｃ１によって指定される個数Ｍを大きくすれば動作させるパルスカウンタの数を多くすることができる。尚、動作させるパルスカウンタの数を大きくれば、後述する移動平均のアベレージング効果によってゼロクロス点のジッターやノイズの悪影響をより効果的に軽減することができ、その結果としてサンプリングクロックＳ４の精度を高めることができる。
【００２４】
セレクタ２３は、エッジ信号Ｓ１１が出力される度に、パルスカウンタ２２−１〜２２−ｍのうちの何れか１つを順次選択する。具体的には、最初のエッジ信号Ｓ１１が出力された後に次のエッジ信号Ｓ１１が出力された場合（かかる場合には、パルスカウンタ２２−１の計数が終了している）には、パルスカウンタ２２−１を選択する。以下、エッジ信号Ｓ１１が出力される度にパルスカウンタ２２−２〜２２−ｍを順次選択し、パルスカウンタ２２−ｍを選択した後は再びパルスカウンタ２２−１を選択する。
【００２５】
ここで、上記の制御信号Ｃ１がセレクタ２３にも入力されている。これにより、セレクタ２３は、パルスカウンタ２２−１〜２２−ｍのうちの動作状態にあるパルスカウンタのみを選択し、非動作状態にあるパルスカウンタを選択しない。例えば、制御信号Ｃ１によって指定される個数Ｍが「２」である場合には、２つのパルスカウンタ２２−１，２２−２のみを選択し、残りのパルスカウンタを選択しない。
【００２６】
ラッチ回路２４は、セレクタ２３で選択されたパルスカウンタの計数値を一時的に保持する。加算器２５は、ラッチ回路２４にラッチされる計数値を順次加算するとともに、その加算値に対してラッチ回路２７にラッチされる値を加算する。ここで、加算器２５は、ラッチ回路２４にラッチされる計数値を、制御信号Ｃ１で指定される個数Ｍの分だけ順次加算する。これは、Ｍ個のパルスカウンタの計数値の移動平均を求めるためである。
【００２７】
シフタ２６は、加算器２５の加算値と制御信号Ｃ１，Ｃ２とを入力としており、上記のＭ個のパルスカウンタの計数値の移動平均を算出してサンプリングクロックＳ４の周期を求める。具体的には、加算器２５の加算値に対して（ｌｏｇ２Ｍ）なるシフト演算（右シフト）を行ってＭ個のパルスカウンタの計数値の移動平均を求める。また、この移動平均の値に対して（ｌｏｇ２２Ｎ）なるシフト演算（右シフト）を行ってサンプリングクロックＳ４の周期を求める。
【００２８】
尚、シフタ２６は、実際には、移動平均を求める演算とサンプリングクロックＳ４の周期を求める演算とを個別に行っている訳ではなく、加算器２５の加算値に対して（ｌｏｇ２Ｍ＋ｌｏｇ２２Ｎ）なるシフト演算（右シフト）を行ってサンプリングクロックＳ４の周期を求めている。かかる演算によって、シフタ２６からは、得られた商（整数部）を示す信号Ｓ１２と、剰余（小数部）を示す信号Ｓ１３とが出力される。ラッチ回路２７は、シフタ２６から出力される信号Ｓ１３で示される剰余値をラッチする。
【００２９】
ダウンカウンタ２８は、シフタ２６から出力される信号Ｓ１２及び判定回路２９の出力（サンプリングクロックＳ４）に加えて、基準クロックＣＬＫ（図２では図示省略）を入力としており、シフタ２６で求められたサンプリングクロックＳ４の周期を計時する。具体的には、判定回路２９からのサンプリングクロックＳ４が入力された時点でシフタ２６から出力される信号Ｓ１２で示される値をカウント値の初期値として設定し、基準クロックＣＬＫが入力される度にカウント値をデクリメントする。ダウンカウンタ２８のカウント値は判定回路２９に出力される。
【００３０】
判定回路２９は、ダウンカウンタ２８のカウント値が「１」であるか否かを判定し、ダウンカウンタ２８のカウント値が「１」になった時点でパルス信号を出力する。尚、判定回路２９から出力されるパルス信号がサンプリングクロックＳ４である。このサンプリングクロックＳ４は、ダウンカウンタ２８及びラッチ回路２７に出力されるとともに、ＡＤＣ１４に出力される。
【００３１】
次に、上記構成における高調波解析装置の動作について説明する。図３は、本発明の一実施形態による高調波解析装置の操作を説明するタイミングチャートである。尚、以下では、説明を簡単にするために、パルスカウンタ２２−１〜２２−ｍの総数が「４」であり、制御信号Ｃ１で指定される個数Ｍも「４」であるとする。まず、入力端子Ｔ１に計測用ケーブルを接続し、電気機器の測定対象部位に計測用ケーブルを当接させると、入力端子Ｔ１を介して被測定信号Ｓ１が入力される。この被測定信号Ｓ１は正規化回路１１に入力されて、その信号レベルが信号処理に適した適正な信号レベルに正規化される。
【００３２】
正規化された被測定信号Ｓ２は、ゼロクロス検出器１２及びＡＤＣ１４に入力される。被測定信号Ｓ２がゼロクロス検出器１２に入力されると、そのゼロクロス点が検出されて図３に示すゼロクロス信号Ｓ３が出力される。ゼロクロス信号Ｓ３が立ち上がっている時点は被測定信号Ｓ２の値が負から正に変化した時点を示しており、ゼロクロス信号Ｓ３が立ち下がっている時点は被測定信号Ｓ２の値が正から負に変化した時点を示している。
【００３３】
ゼロクロス検出器１２から出力されたゼロクロス信号Ｓ３は、サンプリングクロック発生器１３の立ち上がりエッジ検出器２１に入力される。すると、その立ち上がりエッジが検出され、図３に示すエッジ信号Ｓ３が出力される。図３に示す通り、エッジ信号Ｓ１１は、ゼロクロス信号Ｓ３の立ち上がり時点において値が変化する信号である。
【００３４】
立ち上がりエッジ検出器２１から出力されたエッジ信号Ｓ１１は、パルスカウンタ２２−１〜２２−ｍにそれぞれ入力される。このエッジ信号Ｓ１１の入力によって、パルスカウンタ２２−１による基準クロックＣＬＫの計数が開始される。パルスカウンタ２２−１による計数が開始された後の時刻ｔ１において、立ち上がりエッジ検出器２１から次のエッジ信号Ｓ１１が出力されたとする。すると、パルスカウンタ２２−１による計数が終了するとともに、パルスカウンタ２２−２による基準クロックＣＬＫの計数が開始される。また、セレクタ２３によってパルスカウンタ２２−１が選択され、その計数値「ａ１」がラッチ回路２４に一時的に保持される。尚、ラッチ回路２４に保持された計数値「ａ１」は加算器２５に入力される。
【００３５】
次に、パルスカウンタ２２−２による計数が開始された後の時刻ｔ２において、立ち上がりエッジ検出器２１から次のエッジ信号Ｓ１１が出力されたとする。すると、パルスカウンタ２２−２による計数が終了するとともに、パルスカウンタ２２−３による基準クロックＣＬＫの計数が開始される。また、セレクタ２３によってパルスカウンタ２２−２が選択され、その計数値「ｂ１」がラッチ回路２４に一時的に保持される。このラッチ回路２４に保持された計数値「ｂ１」は加算器２５に入力され、先に入力された計数値「ａ１」と加算される。
【００３６】
次のエッジ信号Ｓ１１が出力される時刻ｔ３では、パルスカウンタ２２−３による計数が終了するとともに、パルスカウンタ２２−４による基準クロックＣＬＫの計数が開始される。そして、セレクタ２３によってパルスカウンタ２２−３が選択され、その計数値「ｃ１」がラッチ回路２４を介した後に加算器２５に入力され、先に加算された計数値「ａ１＋ｂ１」と加算される。
【００３７】
更に、次のエッジ信号Ｓ１１が出力される時刻ｔ４では、パルスカウンタ２２−４による計数が終了するとともに、パルスカウンタ２２−１による基準クロックＣＬＫの計数が開始される。そして、セレクタ２３によってパルスカウンタ２２−４が選択され、その計数値「ｄ１」がラッチ回路２４を介した後に加算器２５に入力され、先に加算された計数値「ａ１＋ｂ１＋ｃ１」と加算される。
【００３８】
ここで、時刻ｔ４において計数が終了したパルスカウンタ２２−４の計数値「ｄ１」は、ラッチ回路２４で一時的に保持されるため基準クロックＣＬＫの１クロック分だけ遅延した後に加算に２５に入力される。また、加算器２５の加算処理には基準クロックＣＬＫの１クロック分の時間を要する。このため、加算器２５からは、時刻ｔ４から基準クロックＣＬＫの２クロック分の時間だけ経過した時刻ｔ５に、４つのパルスカウンタ２２−１〜２２−４の計数値の加算値「ａ１＋ｂ１＋ｃ１＋ｄ１」が出力されることになる。
【００３９】
加算器２５の加算値は、シフタ２６に入力されて（ｌｏｇ２Ｍ＋ｌｏｇ２２Ｎ）なるシフト演算（右シフト）が行われてサンプリングクロックＳ４の周期が算出される。算出されたサンプリングクロックＳ４の周期の商（整数部）は信号Ｓ１２としてダウンカウンタ２８に出力され、その剰余（小数部）は信号Ｓ１３としてラッチ回路２７に出力される。シフタ２６から出力される信号Ｓ１２で示される値はダウンカウンタ２８のカウント値の初期値として設定され、基準クロックＣＬＫが入力される度にそのカウント値はデクリメントされる。
【００４０】
ダウンカウンタ２８のカウント値は判定回路２９に出力されており、そのカウント値が「１」であるか否か判定される。判定回路２９によってカウント値が「１」であると判定されると、判定回路２９からパルス信号が出力される。このパルス信号はラッチ回路２７及びダウンカウンタ２８に出力され、ラッチ回路２７に保持されている値が加算器２５に出力されるとともに、シフタ２６から出力されるシフタ信号Ｓ１２で示される値がダウンカウンタ２８のカウント値の初期値に設定される。更には、判定回路２９から出力されたパルス信号は、サンプリングクロックＳ４としてＡＤＣ１４に出力される。以上の動作が繰り返されることによって、サンプリングクロックＳ４が生成される。
【００４１】
サンプリングクロック発生器１３で生成されたサンプリングクロックＳ４がＡＤＣ１４に入力されると、正規化回路１１から出力された被測定信号Ｓ２がサンプリングクロックＳ４のタイミングでサンプリングされた後に量子化されてディジタル信号Ｓ５に変換される。このディジタル信号Ｓ５は、解析部１５によって一時的にメモリ１６に記憶され、必要に応じて読み出されてＦＦＴ等の信号処理が施されて被測定信号Ｓ１に含まれる高調波の分布等が解析される。解析部１５による解析が終了すると、その解析結果が出力装置１７に出力され、これにより使用者は被測定信号Ｓ１に含まれる高調波成分を知ることができる。
【００４２】
以上説明した通り、本実施形態では、ゼロクロス信号Ｓ３の立ち上がりエッジを示すエッジ信号Ｓ１１が出力されてから次のエッジ信号Ｓ１１が出力されるまでの間における基準クロックＣＬＫをパルスカウンタ２２−１〜２２−ｍで順次計数するとともに、エッジ信号Ｓ１１が出力される度にパルスカウンタ２２−１〜２２−ｍのうちの何れか１つを順次選択し、選択されたパルスカウンタの計数値を順次加算している。これにより、従来よりも加算に要する時間が短縮され、短時間で移動平均を求めることができるため、ゼロクロス信号のジッターの悪影響が軽減され、回路規模及びコストの増大を招くことなく、高調波の解析を高精度に行うことができる。
【００４３】
以上説明した高調波解析装置１は、単体の解析装置として実現されても良く、また、電気機器の消費電力を測定する電力測定装置に設けられていても良い。電力測定装置に設けられる場合には、電気機器に流れる高調波成分の解析等を行うために用いられる。
【００４４】
以上、本発明の一実施形態による高調波解析装置及び電力測定装置について説明したが、本発明は上記実施形態に制限される訳ではなく、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では、サンプリングクロック発生器１３に立ち上がりエッジ検出器２１を設けてゼロクロス信号Ｓ３の立ち上がりエッジを検出する場合を例に挙げて説明したが、立ち上がりエッジ検出器２１に代えて立ち下がりエッジ検出器を設けてゼロクロス信号Ｓ３の立ち下がりエッジを検出しても良い。
【符号の説明】
【００４５】
１                    高調波解析装置
１２                  ゼロクロス検出器
２１                  立ち上がりエッジ検出器
２２−１〜２２−ｍ    パルスカウンタ
２３                  セレクタ
２５                  加算器
２６                  シフタ
２７                  ラッチ回路
２８                  ダウンカウンタ
２９                  判定回路
ＣＬＫ                基準クロック
Ｓ１                  被測定信号
【図１】
2011145148.tif 000003
【図２】
2011145148.tif 000004
【図３】
2011145148.tif 000005