(57)【要約】【課題】クロックを高速化せずに伝送速度を向上させること。【解決手段】入力データをＭビット単位で分配してＭビットのビット列をＮ組生成する分配器と、前記分配器により分配されたＮ組のビット列をそれぞれＫシンボルの２値シンボル列に変換してＮ組の２値シンボル列を生成する符号化部と、所定のシンボルクロックに同期し、かつ、前記Ｎ組の２値シンボル列に含まれる各シンボル値を振幅値とするＮ個の送信信号Ｓｊ（ｊ＝１〜Ｎ）を生成する信号生成部と、ｊ＝１〜Ｎの各々に関し、前記信号生成部により生成された送信信号Ｓｊを（ｊ−１）／Ｎシンボル時間だけ遅延させて遅延信号Ｒｊを生成する信号遅延部と、前記信号遅延部により生成された遅延信号Ｒｊを加算して加算信号を生成する信号加算部と、前記信号加算部により生成された加算信号を送信する信号送信部と、を備える、情報処理装置が提供される。【選択図】図１４
2011103552.tif 000002
【特許請求の範囲】
【請求項１】
入力データをＭビット単位で分配してＭビットのビット列をＮ組生成する分配器と、
前記分配器により分配されたＮ組のビット列をそれぞれＫシンボルの２値シンボル列に変換してＮ組の２値シンボル列を生成する符号化部と、
所定のシンボルクロックに同期し、かつ、前記Ｎ組の２値シンボル列に含まれる各シンボル値を振幅値とするＮ個の送信信号Ｓｊ（ｊ＝１〜Ｎ）を生成する信号生成部と、
ｊ＝１〜Ｎの各々に関し、前記信号生成部により生成された送信信号Ｓｊを（ｊ−１）／Ｎシンボル時間だけ遅延させて遅延信号Ｒｊを生成する信号遅延部と、
前記信号遅延部により生成された遅延信号Ｒｊ（ｊ＝１〜Ｎ）を加算して加算信号を生成する信号加算部と、
前記信号加算部により生成された加算信号を送信する信号送信部と、
を備える、情報処理装置。
【請求項２】
前記信号送信部により送信された加算信号を受信する信号受信部と、
前記加算信号の振幅値を１／Ｎシンボル時間単位で順次検出する振幅検出部と、
前記振幅検出部により検出された前記加算信号の振幅値に基づいて前記Ｎ組の２値シンボル列に含まれる各シンボル値を算出するシンボル値算出部と、
前記シンボル値算出部により算出された各シンボル値を含む前記Ｎ組の２値シンボル列をそれぞれ前記Ｍビットのビット列に変換して前記Ｎ組のビット列を復号する復号部と、
前記復号部により復号されたＮ組のビット列を結合して前記入力データを復元するデータ復元部と、
をさらに備える、請求項１に記載の情報処理装置。
【請求項３】
前記２値シンボル列の先頭に位置するシンボル値は、前記Ｎ組の２値シンボル列のいずれも同じ所定値に設定されており、
前記シンボル値算出部は、前記振幅検出部により検出された前記加算信号の振幅値の変化を検出し、変化がある場合には同じ２値シンボル列に含まれる前のシンボル値を反転したシンボル値を現シンボル値に設定し、変化がない場合には同じ２値シンボル列に含まれる前のシンボル値と同じシンボル値を現シンボル値に設定する処理を順次繰り返すことにより、前記Ｎ組の２値シンボル列に含まれる各シンボル値を算出する、請求項２に記載の情報処理装置。
【請求項４】
前記符号化部は、前記Ｍビットのビット列を直流成分が抑圧された前記Ｋシンボルの２値シンボル列に変換する、請求項３に記載の情報処理装置。
【請求項５】
前記２値シンボル列の先頭に位置するシンボル値は、前記Ｎ組の２値シンボル列のいずれも同じ所定値に設定されており、
前記信号送信部は、前記加算信号の前段に同期信号を付加して送信し、
前記シンボル値算出部は、前記同期信号の後段で、
前記振幅検出部により１番目に検出された振幅値Ｘ（１）に基づいて前記送信信号Ｓ１の１番目のシンボル時間における振幅値Ａ（１，１）を算出し、
前記振幅検出部によりＬ番目（２≦Ｌ≦Ｎ）に検出された振幅値Ｘ（Ｌ）、前記振幅値Ａ（ｐ，１）（ｐ＝１〜Ｌ−１）に基づいて前記送信信号ＳＬの１番目のシンボル時間における振幅値Ａ（（ｐ＋１），１）を算出し、
前記振幅検出部によりＱ＊Ｎ＋１番目（１≦Ｑ≦Ｋ−１）に検出された振幅値Ｘ（Ｑ＊Ｎ＋１）、前記振幅値Ａ（ｐ，ｑ）（ｐ＝１〜Ｎ、ｑ＝１〜Ｑ）に基づいて前記送信信号Ｓ１の（Ｑ＋１）番目のシンボル時間における振幅値Ａ（１，（Ｑ＋１））を算出し、
前記振幅検出部によりＱ＊Ｎ＋Ｌ’番目（２≦Ｌ’≦Ｎ）に検出された振幅値Ｘ（Ｑ＊Ｎ＋Ｌ’）、前記振幅値Ａ（ｐ，ｑ）（ｐ＝１〜Ｎ、ｑ＝１〜Ｑ）、Ａ（ｐ’，（Ｑ＋１））（ｐ’＝１〜Ｌ’−１）に基づいて前記送信信号ＳＬ’の（Ｑ＋１）番目のシンボル時間における振幅値Ａ（Ｌ’，（Ｑ＋１））を算出する、請求項２に記載の情報処理装置。
【請求項６】
映像データを出力する演算処理部と、
前記映像データを表示する表示部と、
をさらに備え、
前記入力データは、前記演算処理部により出力された映像データであり、
前記表示部は、前記データ復元部により復元された映像データを表示する、請求項２に記載の情報処理装置。
【請求項７】
入力データをＭビット単位で分配してＭビットのビット列をＮ組生成する分配ステップと、
前記分配ステップで分配されたＮ組のビット列をそれぞれＫシンボルの２値シンボル列に変換してＮ組の２値シンボル列を生成する符号化ステップと、
所定のシンボルクロックに同期し、かつ、前記Ｎ組の２値シンボル列に含まれる各シンボル値を振幅値とするＮ個の送信信号Ｓｊ（ｊ＝１〜Ｎ）を生成する信号生成ステップと、
ｊ＝１〜Ｎの各々に関し、前記信号生成ステップで生成された送信信号Ｓｊを（ｊ−１）／Ｎシンボル時間だけ遅延させて遅延信号Ｒｊを生成する信号遅延ステップと、
前記信号遅延ステップで生成された遅延信号Ｒｊ（ｊ＝１〜Ｎ）を加算して加算信号を生成する信号加算ステップと、
を含む、信号処理方法。
【請求項８】
入力データをＭビット単位で分配してＭビットのビット列を２組生成する分配器と、
前記分配器により分配された２組のビット列をそれぞれＫシンボルの２値シンボル列に変換して第１及び第２の２値シンボル列を生成する符号化部と、
前記第１の２値シンボル列に含まれる各シンボル値を振幅値とする第１の送信信号と、前記第２の２値シンボル列に含まれる各シンボル値を振幅値とする第２の送信信号と、を生成する信号生成部と、
前記信号生成部により生成された第１の送信信号が有する振幅値を１／Ｋ（Ｋは自然数）に調整する振幅調整部と、
前記振幅調整部により振幅値が調整された第１の送信信号と、前記信号生成部により生成された第２の送信信号と、を同期加算して加算信号を生成する信号加算部と、
前記信号加算部により生成された加算信号を送信する信号送信部と、
を備える、情報処理装置。
【請求項９】
前記信号送信部により送信された加算信号を受信する信号受信部と、
前記振幅調整部により調整された第１の送信信号の振幅値がＡ又はーＡであり、前記第２の送信信号の振幅値がＢ又は−Ｂ（Ａ＝Ｂ／Ｋ）である場合に、第１の振幅値（Ｂ＋Ａ）、第２の振幅値（Ｂ−Ａ）、第３の振幅値（ーＢ＋Ａ）、及び第４の振幅値（−ＢーＡ）を判別するための複数の閾値を用いて、前記信号受信部により受信された加算信号の振幅値を判別する振幅判別部と、
前記振幅判別部による判別結果に基づいて前記第１及び第２の送信信号の振幅値を検出し、前記第１及び第２の２値シンボル列を復元するシンボル列復元部と、
前記シンボル列復元部により復元された第１及び第２の２値シンボル列を前記２組のビット列に変換する復号部と、
前記復号部により変換された２組のビット列を結合して前記入力データを復元するデータ復元部と、
をさらに備える、請求項８に記載の情報処理装置。
【請求項１０】
前記符号化部は、前記Ｍビットのビット列を直流成分が抑圧された前記Ｋシンボルの２値シンボル列に変換する、請求項９に記載の情報処理装置。
【請求項１１】
映像データを出力する演算処理部と、
前記映像データを表示する表示部と、
をさらに備え、
前記入力データは、前記演算処理部により出力された映像データであり、
前記表示部は、前記データ復元部により復元された映像データを表示する、請求項１０に記載の情報処理装置。
【請求項１２】
入力データをＭビット単位で分配してＭビットのビット列を２組生成する分配ステップと、
前記分配ステップで分配された２組のビット列をそれぞれＫシンボルの２値シンボル列に変換して第１及び第２の２値シンボル列を生成する符号化ステップと、
前記第１の２値シンボル列に含まれる各シンボル値を振幅値とする第１の送信信号と、前記第２の２値シンボル列に含まれる各シンボル値を振幅値とする第２の送信信号と、を生成する信号生成ステップと、
前記信号生成ステップで生成された第１の送信信号が有する振幅値を１／Ｋ（Ｋは自然数）に調整する振幅調整ステップと、
前記振幅調整ステップで振幅値が調整された第１の送信信号と、前記信号生成ステップで生成された第２の送信信号と、を同期加算して加算信号を生成する信号加算ステップと、
を含む、信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、及び信号処理方法に関する。
【背景技術】
【０００２】
携帯電話やノート型のパーソナルコンピュータ（以下、ノートＰＣ）等の情報処理装置は、ユーザが操作する本体部分と、情報が表示される表示部分とを接続するヒンジ部分に可動部材が用いられていることが多い。ところが、ヒンジ部分には多数の信号線や電力線が配線されており、配線の信頼性を維持する工夫が求められる。まず、考えられるのが、ヒンジ部分を通る信号線の数を減らすことである。そこで、本体部分と表示部分との間においては、パラレル伝送方式ではなく、シリアル伝送方式でデータの伝送処理が行われるようにする。このようにシリアル伝送方式を用いると信号線の本数が低減される。
【０００３】
さて、シリアル伝送方式の場合、データは符号化されてから伝送される。その際、符号化方式としては、例えば、ＮＲＺ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ）符号方式やマンチェスター符号方式、或いは、ＡＭＩ（Ａｌｔｅｒｎａｔｅ  Ｍａｒｋ  Ｉｎｖｅｒｓｉｏｎ）符号方式等が用いられる。例えば、下記の特許文献１には、バイポーラ符号の代表例であるＡＭＩ符号を利用してデータ伝送する技術が開示されている。また、同文献には、データクロックを信号レベルの中間値で表現して伝送し、受信側で信号レベルに基づいてデータクロックを再生する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−１０９８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ノートＰＣのような情報処理装置においては、上記の符号を用いるシリアル伝送方式を用いても、依然としてヒンジ部分に配線される信号線の本数が多い。例えば、ノートＰＣの場合、表示部分に伝送されるビデオ信号の他、ＬＣＤを照明するためのＬＥＤバックライトに関する配線が存在し、これらの信号線を含めると数十本程度の信号線がヒンジ部に配線されることになる。但し、ＬＣＤは、Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙの略である。また、ＬＥＤは、Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅの略である。
【０００６】
上記のような理由から、直流成分を含まず、かつ、受信信号からクロック成分を容易に抽出することが可能な符号化方式（以下、新方式）が開発された。この新方式に基づいて生成された伝送信号は直流成分を含まないため、直流電源に重畳して伝送することができる。さらに、この伝送信号から極性反転周期を検出することにより、受信側でＰＬＬを用いずにクロックを再生することが可能になる。そのため、複数の信号線を纏めることが可能になり、信号線の本数を減らすことができると共に、消費電力及び回路規模の低減が実現される。但し、ＰＬＬは、Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐの略である。
【０００７】
さて、最近では、アプリケーションの多様化に伴い、ＬＣＤの解像度が大きく向上している。そのため、上記のような消費電力の低減と共に、伝送速度の高速化が１つの大きな課題となっている。伝送速度の高速化は、単純にクロックを高速化することにより実現できる。しかし、シリアル伝送路においてクロックを高速化すると、伝送信号の周波数スペクトラムが広帯域化して携帯電話等に対する電磁妨害（ＥＭＩ）が発生してしまう。また、クロックの高速化は消費電力の増加をもたらす。但し、ＥＭＩは、Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅの略である。
【０００８】
そこで、より多くのデータを、クロック周波数を上げることなく伝送することが可能な符号化方法が求められている。また、上記のように直流電源に伝送信号を重畳して伝送する場合、ＤＣ遮断特性を持つ伝送路を通じて信号が伝送されるため、伝送信号のＤＣバランスを良好な状態に調整することが可能な符号化方法が望ましい。こうした理由から、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、データ伝送に利用する帯域を低く抑えつつ、データの伝送速度を高速化することが可能な、新規かつ改良された情報処理装置、及び信号処理方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のある観点によれば、入力データをＭビット単位で分配してＭビットのビット列をＮ組生成する分配器と、前記分配器により分配されたＮ組のビット列をそれぞれＫシンボルの２値シンボル列に変換してＮ組の２値シンボル列を生成する符号化部と、所定のシンボルクロックに同期し、かつ、前記Ｎ組の２値シンボル列に含まれる各シンボル値を振幅値とするＮ個の送信信号Ｓｊ（ｊ＝１〜Ｎ）を生成する信号生成部と、ｊ＝１〜Ｎの各々に関し、前記信号生成部により生成された送信信号Ｓｊを（ｊ−１）／Ｎシンボル時間だけ遅延させて遅延信号Ｒｊを生成する信号遅延部と、前記信号遅延部により生成された遅延信号Ｒｊ（ｊ＝１〜Ｎ）を加算して加算信号を生成する信号加算部と、前記信号加算部により生成された加算信号を送信する信号送信部と、を備える、情報処理装置が提供される。
【００１０】
また、上記の情報処理装置は、前記信号送信部により送信された加算信号を受信する信号受信部と、前記加算信号の振幅値を１／Ｎシンボル時間単位で順次検出する振幅検出部と、前記振幅検出部により検出された前記加算信号の振幅値に基づいて前記Ｎ組の２値シンボル列に含まれる各シンボル値を算出するシンボル値算出部と、前記シンボル値算出部により算出された各シンボル値を含む前記Ｎ組の２値シンボル列をそれぞれ前記Ｍビットのビット列に変換して前記Ｎ組のビット列を復号する復号部と、前記復号部により復号されたＮ組のビット列を結合して前記入力データを復元するデータ復元部と、をさらに備えていてもよい。
【００１１】
また、前記２値シンボル列の先頭に位置するシンボル値は、前記Ｎ組の２値シンボル列のいずれも同じ所定値に設定されており、前記シンボル値算出部は、前記振幅検出部により検出された前記加算信号の振幅値の変化を検出し、変化がある場合には同じ２値シンボル列に含まれる前のシンボル値を反転したシンボル値を現シンボル値に設定し、変化がない場合には同じ２値シンボル列に含まれる前のシンボル値と同じシンボル値を現シンボル値に設定する処理を順次繰り返すことにより、前記Ｎ組の２値シンボル列に含まれる各シンボル値を算出するように構成されていてもよい。
【００１２】
また、前記符号化部は、前記Ｍビットのビット列を直流成分が抑圧された前記Ｋシンボルの２値シンボル列に変換するように構成されていてもよい。
【００１３】
また、前記２値シンボル列の先頭に位置するシンボル値は、前記Ｎ組の２値シンボル列のいずれも同じ所定値に設定されており、前記信号送信部は、前記加算信号の前段に同期信号を付加して送信し、前記シンボル値算出部は、前記同期信号の後段で、前記振幅検出部により１番目に検出された振幅値Ｘ（１）に基づいて前記送信信号Ｓ１の１番目のシンボル時間における振幅値Ａ（１，１）を算出し、前記振幅検出部によりＬ番目（２≦Ｌ≦Ｎ）に検出された振幅値Ｘ（Ｌ）、前記振幅値Ａ（ｐ，１）（ｐ＝１〜Ｌ−１）に基づいて前記送信信号ＳＬの１番目のシンボル時間における振幅値Ａ（（ｐ＋１），１）を算出し、前記振幅検出部によりＱ＊Ｎ＋１番目（１≦Ｑ≦Ｋ−１）に検出された振幅値Ｘ（Ｑ＊Ｎ＋１）、前記振幅値Ａ（ｐ，ｑ）（ｐ＝１〜Ｎ、ｑ＝１〜Ｑ）に基づいて前記送信信号Ｓ１の（Ｑ＋１）番目のシンボル時間における振幅値Ａ（１，（Ｑ＋１））を算出し、前記振幅検出部によりＱ＊Ｎ＋Ｌ’番目（２≦Ｌ’≦Ｎ）に検出された振幅値Ｘ（Ｑ＊Ｎ＋Ｌ’）、前記振幅値Ａ（ｐ，ｑ）（ｐ＝１〜Ｎ、ｑ＝１〜Ｑ）、Ａ（ｐ’，（Ｑ＋１））（ｐ’＝１〜Ｌ’−１）に基づいて前記送信信号ＳＬ’の（Ｑ＋１）番目のシンボル時間における振幅値Ａ（Ｌ’，（Ｑ＋１））を算出するように構成されていてもよい。
【００１４】
また、上記の情報処理装置は、映像データを出力する演算処理部と、前記映像データを表示する表示部と、をさらに備えていてもよく、前記入力データは、前記演算処理部により出力された映像データであり、前記表示部は、前記データ復元部により復元された映像データを表示するように構成されていてもよい。
【００１５】
また、上記課題を解決するために、本発明の別の観点によれば、入力データをＭビット単位で分配してＭビットのビット列をＮ組生成する分配ステップと、前記分配ステップで分配されたＮ組のビット列をそれぞれＫシンボルの２値シンボル列に変換してＮ組の２値シンボル列を生成する符号化ステップと、所定のシンボルクロックに同期し、かつ、前記Ｎ組の２値シンボル列に含まれる各シンボル値を振幅値とするＮ個の送信信号Ｓｊ（ｊ＝１〜Ｎ）を生成する信号生成ステップと、ｊ＝１〜Ｎの各々に関し、前記信号生成ステップで生成された送信信号Ｓｊを（ｊ−１）／Ｎシンボル時間だけ遅延させて遅延信号Ｒｊを生成する信号遅延ステップと、前記信号遅延ステップで生成された遅延信号Ｒｊ（ｊ＝１〜Ｎ）を加算して加算信号を生成する信号加算ステップと、を含む、信号処理方法が提供される。
【００１６】
また、上記課題を解決するために、本発明の別の観点によれば、入力データをＭビット単位で分配してＭビットのビット列を２組生成する分配器と、前記分配器により分配された２組のビット列をそれぞれＫシンボルの２値シンボル列に変換して第１及び第２の２値シンボル列を生成する符号化部と、前記第１の２値シンボル列に含まれる各シンボル値を振幅値とする第１の送信信号と、前記第２の２値シンボル列に含まれる各シンボル値を振幅値とする第２の送信信号と、を生成する信号生成部と、前記信号生成部により生成された第１の送信信号が有する振幅値を１／Ｋ（Ｋは自然数）に調整する振幅調整部と、前記振幅調整部により振幅値が調整された第１の送信信号と、前記信号生成部により生成された第２の送信信号と、を同期加算して加算信号を生成する信号加算部と、前記信号加算部により生成された加算信号を送信する信号送信部と、を備える、情報処理装置が提供される。
【００１７】
また、上記の情報処理装置は、前記信号送信部により送信された加算信号を受信する信号受信部と、前記振幅調整部により調整された第１の送信信号の振幅値がＡ又はーＡであり、前記第２の送信信号の振幅値がＢ又は−Ｂ（Ａ＝Ｂ／Ｋ）である場合に、第１の振幅値（Ｂ＋Ａ）、第２の振幅値（Ｂ−Ａ）、第３の振幅値（−Ｂ＋Ａ）、及び第４の振幅値（−Ｂ−Ａ）を判別するための複数の閾値を用いて、前記信号受信部により受信された加算信号の振幅値を判別する振幅判別部と、前記振幅判別部による判別結果に基づいて前記第１及び第２の送信信号の振幅値を検出し、前記第１及び第２の２値シンボル列を復元するシンボル列復元部と、前記シンボル列復元部により復元された第１及び第２の２値シンボル列を前記２組のビット列に変換する復号部と、前記復号部により変換された２組のビット列を結合して前記入力データを復元するデータ復元部と、をさらに備えていてもよい。
【００１８】
また、前記符号化部は、前記Ｍビットのビット列を直流成分が抑圧された前記Ｋシンボルの２値シンボル列に変換するように構成されていてもよい。
【００１９】
また、上記の情報処理装置は、映像データを出力する演算処理部と、前記映像データを表示する表示部と、をさらに備えていてもよく、前記入力データは、前記演算処理部により出力された映像データであり、前記表示部は、前記データ復元部により復元された映像データを表示するように構成されていてもよい。
【００２０】
また、上記課題を解決するために、本発明の別の観点によれば、入力データをＭビット単位で分配してＭビットのビット列を２組生成する分配ステップと、前記分配ステップで分配された２組のビット列をそれぞれＫシンボルの２値シンボル列に変換して第１及び第２の２値シンボル列を生成する符号化ステップと、前記第１の２値シンボル列に含まれる各シンボル値を振幅値とする第１の送信信号と、前記第２の２値シンボル列に含まれる各シンボル値を振幅値とする第２の送信信号と、を生成する信号生成ステップと、前記信号生成ステップで生成された第１の送信信号が有する振幅値を１／Ｋ（Ｋは自然数）に調整する振幅調整ステップと、前記振幅調整ステップで振幅値が調整された第１の送信信号と、前記信号生成ステップで生成された第２の送信信号と、を同期加算して加算信号を生成する信号加算ステップと、を含む、信号処理方法が提供される。
【発明の効果】
【００２１】
以上説明したように本発明によれば、データ伝送に利用する帯域を低く抑えつつ、データの伝送速度を高速化することが可能になる。
【図面の簡単な説明】
【００２２】
【図１】シリアル伝送方式を採用した携帯端末の構成例を示す説明図である。
【図２】ＡＭＩ符号の信号波形を示す説明図である。
【図３】新方式に係る携帯端末１０の機能構成例を示す説明図である。
【図４】新方式に係る符号化方法の一例を示す説明図である。
【図５】新方式に係る符号化方法を用いて得られる多値信号の周波数スペクトラムの一例を示す説明図である。
【図６】８Ｂ６Ｔ変換について説明するための説明図である。
【図７Ａ】８Ｂ６Ｔ変換について説明するための説明図（８Ｂ６Ｔ変換テーブルの内容）である。
【図７Ｂ】８Ｂ６Ｔ変換について説明するための説明図（８Ｂ６Ｔ変換テーブルの内容）である。
【図７Ｃ】８Ｂ６Ｔ変換について説明するための説明図（８Ｂ６Ｔ変換テーブルの内容）である。
【図７Ｄ】８Ｂ６Ｔ変換について説明するための説明図（８Ｂ６Ｔ変換テーブルの内容）である。
【図８】本発明の第１実施形態に係る符号化方法を実現することが可能な送信側の構成例を示す説明図である。
【図９】同実施形態に係る符号化方法に用いる変換／逆変換テーブルの構成例を示す説明図である。
【図１０】同実施形態に係る符号化方法の一例を示す説明図である。
【図１１Ａ】ＡＭＩ符号に基づく伝送信号の周波数スペクトラムを示す説明図である。
【図１１Ｂ】同実施形態に係る符号化方法により生成された４値符号に基づく伝送信号の周波数スペクトラムを示す説明図である。
【図１２】同実施形態に係る復号方法を実現することが可能な受信側の構成例を示す説明図である。
【図１３】同実施形態に係る復号方法の一例を示す説明図である。
【図１４】本発明の第２実施形態に係る符号化方法を実現することが可能な送信側の構成例を示す説明図である。
【図１５】同実施形態に係る符号化方法の一例を示す説明図である。
【図１６Ａ】２値符号に基づく伝送信号の周波数スペクトラムを示す説明図である。
【図１６Ｂ】同実施形態に係る符号化方法により生成された３値符号に基づく伝送信号の周波数スペクトラムを示す説明図である。
【図１７】同実施形態に係る復号方法を実現することが可能な受信側の構成例を示す説明図である。
【図１８】同実施形態に係る復号方法の一例を示す説明図である。
【図１９】同実施形態に係る復号方法を実現することが可能な受信側の構成例を示す説明図である。
【図２０】本発明の第１実施形態に係る符号化方法のポイントを示す説明図である。
【図２１】本発明の第２実施形態に係る符号化方法のポイントを示す説明図である。
【発明を実施するための形態】
【００２３】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２４】
［説明の流れについて］
ここで、以下に記載する本発明の実施形態に関する説明の流れについて簡単に述べる。まず、図１を参照しながら、シリアル伝送方式を採用した携帯端末１０の装置構成について説明する。次いで、図２を参照しながら、ＡＭＩ符号の信号波形及びその特性について説明する。次いで、図３を参照しながら、新方式に係る携帯端末１０の機能構成について説明する。次いで、図４、図５を参照しながら、新方式に係る符号化方法、及び当該符号化方法により得られる伝送信号の周波数スペクトラムについて説明する。次いで、図６〜図７Ｃを参照しながら、８Ｂ６Ｔ変換方式に基づく符号化方法について説明する。
【００２５】
次いで、図８〜図１１Ｂを参照しながら、本発明の第１実施形態に係る符号化方法、及びその符号化方法を実現することが可能な送信側の構成について説明する。次いで、図９、図１２、図１３を参照しながら、同実施形態に係る復号方法、及びその復号方法を実現することが可能な受信側の構成について説明する。次いで、図１４〜図１６Ｂを参照しながら、本発明の第２実施形態に係る符号化方法、及びその符号化方法を実現することが可能な送信側の構成について説明する。次いで、図１７〜図１９を参照しながら、同実施形態に係る復号方法、及びその復号方法を実現することが可能な受信側の構成について説明する。
【００２６】
次いで、図２０、図２１を参照しながら、本発明の第１及び第２実施形態に係る符号化方法のポイントについて纏める。最後に、表現を整理して同実施形態の技術的思想について纏め、当該技術的思想から得られる作用効果について簡単に説明する。
【００２７】
（説明項目）
１：はじめに
１−１：シリアル伝送方式について
１−２：新方式（多値伝送方式）について
１−３：８Ｂ６Ｔ変換方式について
２：第１実施形態
２−１：符号化方法
２−２：復号方法
３：第２実施形態
３−１：符号化方法
３−２：復号方法
３−３：変形例
４：まとめ
４−１：ポイントの整理
４−２：表現の整理
【００２８】
＜１：はじめに＞
以下で本発明の一実施形態に係る技術について詳細な説明を行うが、これに先立ち、本実施形態の技術を適用可能なシリアル伝送方式、及び上記の新方式について説明する。
【００２９】
［１−１：シリアル伝送方式について］
まず、図１を参照しながら、シリアル伝送方式を採用した携帯端末１０の装置構成について簡単に説明する。図１は、シリアル伝送方式を採用した携帯端末１０の装置構成の一例を示す説明図である。
【００３０】
図１には、携帯端末１０の一例として携帯電話が模式的に描画されている。しかし、以下で説明する技術の適用範囲は携帯電話に限定されない。例えば、ノートＰＣ等の情報処理装置や各種の携帯型電子機器にも適用可能である。また、以下の説明においては、一例として画像データが伝送されるケースについて述べるが、伝送される信号の種類はこれに限定されない。例えば、制御データや音声データ等の信号が伝送されてもよい。
【００３１】
図１に示すように、携帯端末１０は、主に、操作部１２と、ヒンジ部１４と、表示部１６と、を有する。操作部１２は、ベースバンドプロセッサ２２（ＢＢＰ）と、パラレル信号ライン２４と、シリアライザ２６とを有する。ヒンジ部１４には、シリアル信号ライン２８が配線されている。また、表示部１６は、主に、デシリアライザ３０と、パラレル信号ライン３２と、液晶部３４（ＬＣＤ）と、を有する。但し、ＬＣＤは、Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙの略である。
【００３２】
液晶部３４は、表示部１６に設けられている。液晶部３４は、画像データを表示する表示手段の一例である。ここでは一例としてＬＣＤを示したが、表示部１６に設けられる表示手段の種類はこれに限定されない。例えば、表示部１６に設けられる表示手段は、ＯＥＬＤ（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｔ  Ｄｉｓｐｌａｙ）やＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）等であってもよい。
【００３３】
また、ヒンジ部１４は、表示部１６と操作部１２とを接続する部材（以下、接続部材）により形成される。この接続部材は、例えば、表示部１６をＺ−Ｙ平面内で１８０度回転できるようにしたり、或いは、Ｘ−Ｚ平面内で表示部１６を回転できるようにしたりする可動構造を有している。また、この接続部材は、自由な方向に表示部１６を配置できるような可動構造を有していてもよい。
【００３４】
また、ベースバンドプロセッサ２２は、携帯端末１０の通信制御やアプリケーションの実行機能を提供する演算処理部の一例である。ベースバンドプロセッサ２２は、制御データや画像データ等をパラレル信号の形で出力する。例えば、画像データのパラレル信号は、表示部１６に伝送され、液晶部３４における画面表示に用いられる。このようなパラレル信号をそのまま伝送するには、多数の信号線が必要になる。例えば、一般的な携帯電話の画面表示に用いられるパラレル信号線の本数は約５０本である。
【００３５】
そのため、パラレル伝送方式を採用する一般的な折り畳み式携帯電話の場合、ヒンジ部分に約５０本のパラレル信号線が配線されている。そのため、ヒンジ部分の可動範囲は、多くの場合、一方向に限られている。仮に、図１に示した携帯端末１０のように、Ｚ−Ｙ平面内で１８０度回転できるようにすると、ヒンジ部分に配線された約５０本のパラレル信号線に捻れや引っ張りの力が加わり、その力が強いとパラレル信号線が断線してしまう。そのため、パラレル伝送方式を採用する一般的な折り畳み式携帯電話の場合、ヒンジ部分の可動範囲が限られていた。
【００３６】
しかし、デザイン性やユーザの利便性を向上させるために、断線の危険を回避しつつ、ヒンジ部分の可動範囲を広げる工夫が求められている。こうした要求を受けて、図１に示すようなシリアル伝送方式の携帯端末１０が考案されたのである。携帯端末１０は、操作部１２から表示部１６に信号を伝送する際、パラレル信号を一旦シリアル信号に変換してから伝送する。そのため、携帯端末１０のヒンジ部１４に配線される信号線の本数は、パラレル伝送方式を採用する一般的な携帯電話に比べて格段に少ない。以下、携帯端末１０の構成について、より詳細に説明する。
【００３７】
携帯端末１０は、ヒンジ部１４に配線されたシリアル信号ライン２８を通じ、シリアル伝送方式に基づいて画像データ等のデータを伝送する。そのため、操作部１２には、シリアライザ２６が設けられている。シリアライザ２６は、ベースバンドプロセッサ２２から出力されたパラレル信号をシリアル化するものである。一方、表示部１６には、デシリアライザ３０が設けられている。デシリアライザ３０は、シリアル信号ライン２８を通じて伝送されるシリアル信号をパラレル化するものである。
【００３８】
ベースバンドプロセッサ２２から出力されたパラレル信号は、パラレル信号ライン２４を介してシリアライザ２６に入力される。パラレル信号が入力されると、シリアライザ２６は、入力されたパラレル信号をシリアル化してシリアル信号を生成する。シリアライザ２６により生成されたシリアル信号は、シリアル信号ライン２８を通じてデシリアライザ３０に入力される。シリアル信号が入力されると、デシリアライザ３０は、入力されたシリアル信号をパラレル化してパラレル信号を生成する。デシリアライザ３０により生成されたパラレル信号は、パラレル信号ライン３２を通じて液晶部３４に入力される。
【００３９】
上記の通り、シリアル信号ライン２８は、データ信号の伝送に利用される。但し、シリアル信号ライン２８は、データ信号とクロックとを共に伝送するために利用されてもよい。シリアル信号ライン２８の配線数ｋは、一般的な携帯電話のヒンジ部分に配線されるパラレル信号ラインの配線数ｎよりも大幅に少ない（１≦ｋ≪ｎ）。また、シリアル信号ライン２８の配線数ｋは、電源ラインにデータ信号及びクロックを重畳して伝送する方式（例えば、上記の新方式等）を利用した場合、１程度にまで低減される。
【００４０】
このように、シリアル伝送方式を採用すると、一般的な携帯電話で用いられるパラレル伝送方式を採用した場合に比べ、ヒンジ部１４に配線される信号線の数を大幅に低減させることができる。ヒンジ部１４に配線される信号線の本数が減ることにより、信号線の信頼性を維持しつつ、ヒンジ部１４の可動範囲を大きくすることができる。例えば、信号線の本数を１本程度に減らすと、ヒンジ部１４の変形に伴う信号線のねじれや引っ張り等が生じ難くなるため、信号線が断線する危険性は大幅に低くなる。
【００４１】
以上、携帯端末１０の装置構成について簡単に説明した。シリアル伝送方式を採用した携帯端末１０の装置構成は概ね上記の通りである。上記のように、シリアル伝送方式を採用することにより、ヒンジ部１４に配線される信号線の本数を減らすことができる。但し、信号線の本数は、シリアル信号ライン２８に流れる信号の特性や伝送方法に依存する。例えば、直流成分を含まないデータ信号を電源ラインに重畳して伝送する伝送方式の場合、データラインと電源ラインとを１〜２本程度に纏めることができるようになる。
【００４２】
ところで、多くの場合、シリアル信号ライン２８に流れるデータ信号は符号化されている。つまり、データを送信する際、携帯端末１０は、データを符号化して符号化データに変換し、符号化データに基づいて生成されたデータ信号をシリアル信号ライン２８で伝送する。また、携帯端末１０は、シリアル信号ライン２８で伝送されたデータ信号の振幅値をコンパレータを用いて検出し、符号化データを復元する。さらに、携帯端末１０は、符号化データを復号して元のデータを復元する。
【００４３】
符号化データの復号処理は、符号化データの生成時に用いたクロックが利用される。このクロックは、通常、ＰＬＬを用いてデータ信号から再生される。しかし、最近、ＰＬＬを用いずにデータ信号からクロックを再生することが可能な符号化方法（新方式）が考案された。この符号化方法を用いると、データ信号の受信側（例えば、表示部１６）にＰＬＬを設けずに済むようになり、消費電力を低減することができる。また、ＰＬＬを設けない分だけ回路規模を縮小することができる。携帯端末１０のような小型の電子機器においては、省電力化が強く求められており、新方式の符号化方法を用いることが望まれる。
【００４４】
［１−２：新方式（多値伝送方式）について］
ここで、図２〜図４を参照しながら、新方式の符号化方法について簡単に説明する。なお、以下では、ＡＭＩ符号をベースとする新方式の符号化方法に関して具体的な説明を試みるが、新方式の符号化方法に適用可能な符号の種類はＡＭＩ符号に限定されない。例えば、パーシャル・レスポンス符号、マンチェスター符号、ＣＭＩ符号、その他のバイポーラ符号やバイフェーズ符号等も適用対象に含まれる。
【００４５】
（ＡＭＩ符号の信号波形について）
まず、ＡＭＩ符号について簡単に説明する。図２を参照しながら、ＡＭＩ符号の信号波形、及びＡＭＩ符号の特性について簡単に説明する。図２は、ＡＭＩ符号の信号波形の一例を示す説明図である。ＡＭＩ符号は、データ０を電位０で表現し、データ１を電位Ａ又は−Ａ（Ａは任意の正数）で表現することで得られる。但し、電位Ａと電位−Ａとは交互に繰り返される。つまり、電位Ａでデータ１が表現された後、再びデータ１が現れた場合、そのデータ１は電位−Ａで表現される。このように極性反転を繰り返してデータが表現されるため、ＡＭＩ符号は、ほとんど直流成分を含まない符号となる。
【００４６】
ＡＭＩ符号と同様の特性を持つ符号としては、例えば、ＰＲ（１，−１）、ＰＲ（１，０，−１）、ＰＲ（１，０，…，−１）等で表現されるパーシャル・レスポンス符号が挙げられる。このように極性反転を利用してデータを表現する伝送符号のことをバイポーラ符号と呼ぶ。なお、後述する新方式の符号化方法には、ダイコード符号やバイフェーズ符号等を利用することも可能である。但し、以下の説明においては、デューティ１００％のＡＭＩ符号をベースとする符号化方法について述べる。
【００４７】
図２には、期間Ｔ１〜Ｔ１４のＡＭＩ符号が模式的に記載されている。図中において、データ１は、タイミングＴ２、Ｔ４、Ｔ５、Ｔ１０、Ｔ１１、Ｔ１２、Ｔ１４に現れている。タイミングＴ２において電位Ａである場合、タイミングＴ４では電位−Ａとなる。また、タイミングＴ５では電位Ａとなる。このように、データ１に対応する振幅は、プラスとマイナスとが交互に反転する。なお、プラス・マイナスが交互に反転する特性を極性反転と呼ぶことにする。一方、データ０に関しては全て電位０で表現される。
【００４８】
こうした表現によりＡＭＩ符号は直流成分をほとんど含まない符号となる。但し、タイミングＴ６、…、Ｔ９に見られるようにデータの組み合わせによっては電位０が連続する区間が現れてしまう。このように電位０が連続すると、ＰＬＬを用いずに信号波形からクロック成分を取り出すことが難しくなる。つまり、受信側にＰＬＬを設けることが必要になる。このような問題に鑑み、ＡＭＩ符号（又は同等の特性を有する符号）にクロックを重畳して伝送する方法（新方式の符号化方法）が考案された。
【００４９】
（携帯端末１０の機能構成）
以下、図３を参照しながら、新方式に係る携帯端末１０の機能構成について説明する。図３は、新方式に係る携帯端末１０の機能構成の一例を示す説明図である。但し、図３は、シリアライザ２６、及びデシリアライザ３０の機能構成を中心に描画した説明図であり、他の構成要素に関する記載を省略している。
【００５０】
（シリアライザ２６）
まず、シリアライザ２６について説明する。図３に示すように、シリアライザ２６は、Ｐ／Ｓ変換部１０２と、エンコーダ１０４と、ドライバ１０６と、ＰＬＬ部１０８と、タイミング制御部１１０と、により構成される。
【００５１】
図３に示すように、シリアライザ２６には、ベースバンドプロセッサ２２から、パラレル信号（Ｐ−ＤＡＴＡ）と、パラレル信号用クロック（Ｐ−ＣＬＫ）とが入力される。シリアライザ２６に入力されたパラレル信号は、Ｐ／Ｓ変換部１０２によりシリアル信号に変換される。Ｐ／Ｓ変換部１０２により変換されたシリアル信号は、エンコーダ１０４に入力される。エンコーダ１０４は、シリアル信号にヘッダ等を付加して送信フレームを生成する。さらに、エンコーダ１０４は、生成した送信フレームを後述する新方式の符号化方法により符号化して伝送信号を生成する。
【００５２】
ここで、図４を参照しながら、エンコーダ１０４における符号化信号の生成方法について説明する。図４は、新方式に係る符号化方法の一例を示す説明図である。なお、図４には、ＡＭＩ符号をベースとする符号化方法が記載されている。しかし、新方式の符号化方法に用いることが可能な符号の種類はこれに限定されず、ＡＭＩ符号と同等の特性を有する他の符号を同様に用いることができる。例えば、新方式の符号化方法は、バイポーラ符号やパーシャル・レスポンス符号等に応用することもできる。
【００５３】
図４（Ｃ）の符号波形は、新方式の符号化方法により生成されたものである。この符号波形は、データ１を複数の電位Ａ１（−１、−３、１、３）で表現し、データ０を電位Ａ１とは異なる複数の電位Ａ２（−２、２）で表現することにより得られたものである。この符号波形の特徴は、クロックの半周期毎に極性反転する点、及び連続して同じ電位とならない点にある。例えば、タイミングＴ６、…、Ｔ９においてデータ０が続く区間を参照すると、電位が−２、２、−２、２となっている。そのため、同じデータ値が連続して現れても、振幅の立ち上がり、立ち下がりの両エッジを検出することにより、ＰＬＬを用いずにクロック成分を検出することが可能になる。
【００５４】
このような符号波形は、例えば、図４（Ａ）に示すようなＡＭＩ符号の符号波形に、図４（Ｂ）に示すようなクロックを同期加算する方法により得られる。この方法を実現するため、エンコーダ１０４は加算器ＡＤＤを備えている。まず、エンコーダ１０４は、入力されたシリアル信号をＡＭＩ符号に符号化し、図４（Ａ）に示すようなＡＭＩ符号の符号波形を生成する。次いで、エンコーダ１０４は、生成したＡＭＩ符号の符号波形を加算器ＡＤＤに入力する。さらに、エンコーダ１０４は、図４（Ｂ）に示すようなクロックを発生させて加算器ＡＤＤに入力する。
【００５５】
但し、クロックは、図４（Ｂ）に示すように、ＡＭＩ符号の伝送速度Ｆｂの半分の周波数（Ｆｂ／２）を有する。さらに、このクロックは、ＡＭＩ符号の振幅に比べてＮ倍（Ｎ＞１；図４の例ではＮ＝２）の大きさの振幅を有する。このように、ＡＭＩ符号と、そのＡＭＩ符号が持つ振幅よりも大きな振幅を有するクロックとを加算することにより、図４（Ｃ）に示すように、クロックの半周期毎に振幅がゼロクロスする符号波形が得られる。このとき、ＡＭＩ符号の符号波形とクロックとはエッジを揃えて同期加算される。このようにしてエンコーダ１０４により新方式の符号波形（伝送信号）が生成される。
【００５６】
なお、新方式の符号波形は１つのデータに対して複数の振幅レベルを有する。例えば、図４（Ｃ）に例示した新方式の符号波形は、振幅レベルとして３、２、１、−１、−２、−３の６値を取り得るものである。そのうち、２、−２はデータ０に対応し、３、１、−１、−３はデータ１に対応する。つまり、新方式の符号は多値符号（図４の例では６値符号）である。また、新方式の符号波形が持つ周波数スペクトラムは、図５に示すような形状になる。上記の通り、新方式の符号にはクロック成分が含まれているため、周波数スペクトラムにも、クロック周波数Ｆｂ／２の位置に線スペクトルが現れている。
【００５７】
以上、エンコーダ１０４による符号化方法、及びエンコーダ１０４により生成される符号波形の特徴について説明した。なお、ここでは説明を簡単にするためにＡＭＩ符号とクロックとを同期加算して新方式の符号波形を生成する方法について述べたが、所定の符号則に基づいてデータを新方式の符号波形に直接エンコードする方法もある。例えば、図４の例では、所定の符号則に基づいてデータ列０、１、０、１、１、０、…、１から振幅レベル２、−１、２、−３、３、−２、…、−１を決定することで、その決定結果に基づいて新方式の符号波形が生成される。
【００５８】
再び図３を参照する。上記のようにしてエンコーダ１０４により符号化されたシリアル信号は、ドライバ１０６に入力される。ドライバ１０６は、入力されたシリアル信号をＬＶＤＳによる差動伝送方式でデシリアライザ３０に伝送する。一方、シリアライザ２６に入力されたパラレル信号用クロックは、ＰＬＬ部１０８に入力される。
【００５９】
ＰＬＬ部１０８は、パラレル信号用クロックからシリアル信号用クロックを生成し、Ｐ／Ｓ変換部１０２、及びタイミング制御部１１０に入力する。タイミング制御部１１０は、入力されるシリアル信号用クロックに基づいてエンコーダ１０４によるシリアル信号の送信タイミングを制御する。このようにしてシリアライザ２６からデシリアライザ３０にシリアル信号が伝送される。
【００６０】
（デシリアライザ３０）
次に、デシリアライザ３０について説明する。図３に示すように、デシリアライザ３０は、主に、レシーバ１１２と、デコーダ１１４と、Ｓ／Ｐ変換部１１６と、タイミング制御部１２０と、クロック検出部１１８と、により構成される。なお、クロック検出部１１８は、ＰＬＬを持たない。
【００６１】
さて、デシリアライザ３０には、ＬＶＤＳによる差動伝送方式でシリアライザ２６からシリアル信号が伝送される。このシリアル信号は、レシーバ１１２により受信される。レシーバ１１２により受信されたシリアル信号は、デコーダ１１４、及びクロック検出部１１８に入力される。デコーダ１１４は、入力されたシリアル信号のヘッダを参照してデータの先頭部分を検出し、エンコーダ１０４により符号化されたシリアル信号を復号する。
【００６２】
ここで、再び図４を参照しながら、デコーダ１１４による復号方法について説明する。上記の通り、シリアル信号は、エンコーダ１０４により６値の振幅レベルを持つ符号波形に符号化されている。そこで、デコーダ１１４は、複数の閾値レベルを基準にして閾値判定を行い、各振幅レベルをコンパレートする。そして、デコーダ１１４は、閾値判定により得られた各振幅レベルを元のデータに変換することで、エンコーダ１０４により符号化されたシリアル信号を復号する。
【００６３】
例えば、図４（Ｃ）に示す４つの閾値（Ｌ１、Ｌ２、Ｌ３、Ｌ４）を用いることにより、データ１に対応する振幅レベルＡ１（−１、−３、１、３）と、データ０に対応する振幅レベルＡ２（−２、２）とが判別される。まず、デコーダ１１４は、入力された信号の振幅レベルと上記の４つの閾値レベルとを比較し、振幅レベルがＡ１であるか、Ａ２であるかを判定する。次いで、デコーダ１１４は、振幅レベルがＡ１と判定されたタイミングでデータ１を出力し、振幅レベルがＡ２と判定されたタイミングでデータ０を出力することにより、エンコーダ１０４により符号化されたシリアル信号を復号する。
【００６４】
再び図３を参照する。このようにしてデコーダ１１４により復元されたシリアル信号はＳ／Ｐ変換部１１６に入力される。Ｓ／Ｐ変換部１１６は、入力されたシリアル信号をパラレル信号（Ｐ−ＤＡＴＡ）に変換する。Ｓ／Ｐ変換部１１６で変換されたパラレル信号は、液晶部３４に入力される。パラレル信号が映像信号である場合、液晶部３４により映像信号に基づいて映像が表示される。
【００６５】
さて、上記の復号処理を実行するにはクロックが必要になる。このクロックは、クロック検出部１１８により供給される。クロック検出部１１８は、レシーバ１１２により受信した信号からクロック成分を検出する。そして、クロック検出部１１８は、検出したクロック成分を用いて元のクロックを再生する。先に述べた通り、新方式の符号波形は、ＡＭＩ符号にクロックを同期加算して得られるものである。そして、この符号波形は、クロックの半周期毎に極性が反転する。そのため、クロック成分は、受信信号の振幅レベルがゼロクロスするタイミングを検出することで得られる。つまり、クロック検出部１１８は、ＰＬＬを用いずにクロックを再生することができる。そして、ＰＬＬを設けずに済む分だけ、デシリアライザ３０の消費電力及び回路規模を低減させることが可能になる。
【００６６】
クロック検出部１１８は、受信信号から検出したクロック成分を用いて元のクロックを再生する。そして、クロック検出部１１８により再生されたクロックは、デコーダ１１４、及びタイミング制御部１２０に入力される。デコーダ１１４に入力されたクロックは、デコーダ１１４における復号処理に用いられる。また、タイミング制御部１２０は、クロック検出部１１８から入力されたクロックに基づいて受信タイミングを制御する。また、タイミング制御部１２０に入力されたクロックは、パラレル信号用クロック（Ｐ−ＣＬＫ）に変換され、液晶部１０４に向けて出力される。
【００６７】
なお、デコーダ１１４、及びクロック検出部１１８で実施される閾値判定処理は、各閾値に対応するコンパレータを用いて実行される。例えば、クロック検出部１１８は、閾値Ｌ０を持つコンパレータの出力結果に基づいてクロック成分を抽出する。また、デコーダ１１４は、６値の振幅レベル３、２、１、−１、−２、−３を判定するために、４つの閾値Ｌ１（２．５）、Ｌ２（１．５）、Ｌ３（−１．５）、Ｌ４（−２．５）を持つコンパレータを利用する。そして、これらコンパレータの出力結果に基づいて振幅レベルが判定される。さらに、その判定結果に基づいて元のＮＲＺデータが復元される。
【００６８】
このように、直流成分を含まず、極性反転周期からクロック成分を検出することが可能な新方式の符号を利用することで、デシリアライザ３０にて実行されるクロックの検出にＰＬＬを用いずに済み、携帯端末１０の消費電力が大きく低減する。なお、上記の例ではＬＶＤＳによる差動伝送方式が例示されていたが、直流電源から供給される電力信号に新方式の符号波形を重畳して伝送することも可能である。このような構成にすることで、ヒンジ部１４の可動範囲をさらに拡大することが可能になる。
【００６９】
（課題の整理）
上記の通り、新方式の符号化方法により生成される伝送信号は多値信号である。また、ＡＭＩ符号に符号化する際に２値のデータ（ＮＲＺデータ）を３値のデータに変換しているため、１つのビット値を複数の振幅レベルで表現することになり、冗長度が増えてしまっている。このような形で冗長度が増えても伝送速度は増加しない。そこで、本件発明者は、多値信号の冗長度を生かし、より伝送速度を向上させる方法を考案した。
【００７０】
［１−３：８Ｂ６Ｔ変換方式について］
多値信号を利用して伝送速度を向上させる方法としては、例えば、ＩＥＥＥ８０２．３ｕにおいて規定されている８Ｂ６Ｔ変換方式が知られている。８Ｂ６Ｔ変換方式は、８ビットのデータを３値の６シンボルで表現し、８ビットのデータを６シンボル期間で伝送するものである。従って、８Ｂ６Ｔ変換方式を用いると、クロック周波数を増加させずに伝送速度を４／３＝１．３３倍に向上させることができる。８Ｂ６Ｔ変換方式の符号化に用いる８Ｂ６Ｔ変換（入力データ→送信符号）は、図６に示すように、８Ｂ６Ｔ変換テーブル１３０を用いて実現される。
【００７１】
まず、図７Ａ〜図７Ｄを参照しながら、ＩＥＥＥ８０２．３ｕにおいて規定されている８Ｂ６Ｔ変換について説明する。Ｅｔｈｅｒｎｅｔ（登録商標）の規格の中に１００ＢＡＳＥ−Ｔ４というカテゴリが存在し、ＩＥＥＥ８０２．３ｕとして標準化されている。ＩＥＥＥ８０２．３ｕにおいて仕様が規定されている符号は８Ｂ６Ｔ（以下、８Ｂ６Ｔ符号）と呼ばれるものである。８Ｂ６Ｔ符号は、ＩＥＥＥ８０２．３ｕにて規定された変換テーブル（図７Ａ〜図７Ｄを参照）に基づいて８ビットの２値データを３値の６シンボルに変換することにより得られる。
【００７２】
例えば、８ビットの２進データ１０００１１１０（８Ｅｈ）は、この変換テーブルを用いると、０，＋１，０，−１，０，０に変換される。この場合、６シンボルのＤＣバランス（＝０＋１＋０−１＋０＋０）は０となる。同様に、２進データ０１０１１１００（５Ｃｈ）は、この変換テーブルを用いると、＋１，＋１，０，−１，−１，＋１に変換される。この場合、６シンボルのＤＣバランス（＝１＋１＋０−１−１＋１）は＋１となる。この変換テーブルの中にはＤＣバランスが０となる組み合わせが１３４個存在し、残り１２２個の組み合わせは全てＤＣバランスが＋１となる。
【００７３】
そのため、８Ｂ６Ｔ変換テーブルを使用すると、符号化すべきデータ列に含まれる２進データのパターンによっては、ＤＣバランスが＋１の組み合わせが続いてしまい、８Ｂ６Ｔ符号列のＤＣバランスが正の方向に大きく崩れてしまう。このようなＤＣバランスの崩れが生じると、低域遮断の伝送路において著しい波形の劣化が生じてしまう。その結果、受信側で各振幅レベルを判定する際に判定誤りが増加し、伝送品質が大きく低下してしまう。また、図７Ａ〜図７Ｄに示すように、８Ｂ６Ｔ変換テーブルに含まれる８Ｂデータ列と６Ｔシンボル列との組み合わせ数は非常に多い。そのため、このような８Ｂ６Ｔ変換テーブルを機器内に保持させると、その回路規模が非常に大きくなってしまう。
【００７４】
上記のような問題点を解決するために、本件発明者は、サイズの小さな変換テーブルを用いて、クロックを高速化せずに伝送速度が向上し、かつ、ＤＣバランスの良好な多値信号を生成することが可能な符号化方法を考案した。以下、この符号化方法に係る第１及び第２実施形態について順次説明する。
【００７５】
＜２：第１実施形態＞
以下、本発明の第１実施形態について説明する。本実施形態の技術は、例えば、上記の携帯端末１０におけるシリアル信号ライン２８を通じたデータ伝送に適用可能である。
【００７６】
先に述べた通り、伝送速度を向上させるためには単純にクロックを高速化すればよい。しかし、クロックが高速化すると、シリアル信号線路を流れる伝送信号の周波数スペクトルが広帯域化し、ＥＭＩによる影響が増加してしまう。そこで、本実施形態においては、サイズの小さな変換テーブルを利用して、伝送信号の周波数スペクトルを広帯域化させずに伝送速度を向上させることが可能な符号化方法を提案する。また、ＤＣ遮断特性の伝送路における信号伝送が想定されているため、本実施形態の技術は、さらに、このような伝送路において伝送品質の劣化を招かず、かつ、周波数スペクトルの広帯域化を回避しつつ、伝送速度を向上させることを目的とする。
【００７７】
［２−１：符号化方法］
まず、本実施形態に係る符号化方法について説明する。本実施形態に係る符号化方法は、入力されたビット列をＮ系統（Ｎ≧２）に分配して符号化するものである。また、本実施形態に係る符号化方法は、各系統のシンボル列に含まれるシンボル値を系統毎に調整する処理ステップを含む。この処理ステップによりシンボル値が調整された各系統のシンボル列に基づいて各系統の伝送信号が生成されると、Ｎ系統の伝送信号が加算され、例えば、シリアル信号ライン２８を通じて伝送される。なお、系統毎にシンボル値が調整されているため、Ｎ系統の伝送信号を加算したとしても、各系統のシンボル列を容易に復元することができる。このように、Ｎ系統を加算して伝送することにより、１シンボル期間に伝送されるシンボル数をＮ倍にすることができる。以下、具体例を挙げて説明する。
【００７８】
（送信側の構成）
ここで、図８を参照しながら、本実施形態に係る符号化方法、及び信号伝送方法を実現することが可能な送信側の構成について、具体例を挙げて説明する。図８は、本実施形態に係る符号化方法、及び信号伝送方法を実現することが可能な送信側の構成例を示す説明図である。例えば、この構成は、携帯端末１０のシリアライザ２６に適用可能である。
【００７９】
図８に示すように、送信側の構成には、分配器２０２と、３Ｂ４Ｂ符号化器２０４、２１０、ラッチ回路２０６、２１２、２２２と、Ｐ／Ｓ変換部２０８、２１４と、アッテネータ２１６と、加算器２１８、２２０、２２４、２２６と、が含まれる。
【００８０】
なお、以下の説明では、３ビットのビット列を４シンボルの２値シンボル列に変換する３Ｂ４Ｂ変換をベースとする符号化方法を例に挙げるが、本実施形態に係る技術の適用範囲はこれに限定されない。例えば、５ビットのビット列を６シンボルの２値シンボル列に変換する５Ｂ６Ｂ変換等を利用することも可能である。
【００８１】
また、ここでは入力データを２系統に分配する構成を例示するが、Ｎ系統（Ｎ≧３）に分配する構成へと拡張することも可能である。但し、このような拡張を行う場合、系統毎に異なる割合でシンボル値を調整する必要がある点に注意されたい。ここでは２系統に分配する構成を例示する。
【００８２】
まず、入力データは、分配器２０２により２系統に分配される。例えば、分配器２０２は、入力データを３ビット単位で取り込み、取り込んだ３ビットのビット列を交互に３Ｂ４Ｂ符号化器２０４、２１０に入力する。分配器２０２により分配された３ビットのビット列が入力されると、３Ｂ４Ｂ符号化器２０４、２１０は、３ビットのビット列を３Ｂ４Ｂ変換して４シンボルの２値シンボル列を生成する。
【００８３】
このとき、３Ｂ４Ｂ符号化器２０４、２１０は、図９に示す３Ｂ４Ｂ変換用の変換テーブルを参照する。例えば、１０進数の「３」に対応する３ビットのビット列が入力された場合、３Ｂ４Ｂ符号化器２０４、２１０は、図９の変換テーブルを参照し、４シンボルの２値シンボル列｛−１，−１，＋１，＋１｝を出力する。但し、後述する極性反転信号が入力された場合、３Ｂ４Ｂ符号化器２０４、２１０は、極性反転信号の入力値に応じて４シンボルの２値シンボル列の極性を反転した上で出力する。
【００８４】
このようにして３Ｂ４Ｂ符号化器２０４、２１０により出力された４シンボルの２値シンボル列は、それぞれラッチ回路２０６、２１２に入力され、タイミングを揃えて出力される。ラッチ回路２０６、２１２から出力された２値シンボル列は、それぞれＰ／Ｓ変換部２０８、２１４に入力される。Ｐ／Ｓ変換部２０８、２１４に入力された２値シンボル列は、パラレルデータからシリアルデータに変換される。Ｐ／Ｓ変換部２０８によりシリアルデータに変換された２値シンボル列（以下、２値シンボル列ＢＳ１）は、加算器２１８に入力される。また、Ｐ／Ｓ変換部２１４によりシリアルデータに変換された２値シンボル列は、アッテネータ２１６に入力される。
【００８５】
アッテネータ２１６は、入力された２値シンボル列に含まれる各シンボル値を１／Ｋ（図８の例ではＫ＝２）に低減させる。アッテネータ２１６によりシンボル値が１／Ｋに低減された２値シンボル列（以下、２値シンボル列ＢＳ２）は、加算器２１８に入力される。上記の通り、加算器２１８には、２値シンボル列ＢＳ１と、シンボル値が１／Ｋに変換された２値シンボル列ＢＳ２とが入力される。これら２値シンボル列ＢＳ１、ＢＳ２が入力されると、加算器２１８は、２値シンボル列ＢＳ１、ＢＳ２を同期加算して加算信号を生成する。例えば、図１０（Ａ）に示す２値シンボル列ＢＳ１と、図１０（Ｂ）に示す２値シンボル列ＢＳ２とが入力されると、加算器２１８は、図１０（Ｃ）に示す４値の加算信号を生成する。
【００８６】
加算器２１８により生成された加算信号は、出力信号として受信側に伝送される。また、この加算信号は、加算器２２０に入力される。加算器２２０は、加算器２１８から出力される加算信号を積算する。また、加算器２２０により積算された信号は、ラッチ回路２２２に入力される。ラッチ回路２２２は、入力された信号を１ワードの境界でラッチし、極性反転信号として３Ｂ４Ｂ符号化器２０４に入力する。３Ｂ４Ｂ符号化器２０４は、極性反転信号が正値の場合に２値シンボル列をそのまま出力し、極性反転信号が負値の場合に２値シンボル列の極性を反転して出力する。
【００８７】
また、極性反転信号は、加算器２２６に入力される。また、加算器２２６には、極性反転信号と共に加算器２２４の出力信号が入力される。加算器２２６は、極性反転信号と、加算器２２４の出力信号とを加算し、その加算値を３Ｂ４Ｂ符号化器２１０に入力する。加算器２２４には、３Ｂ４Ｂ符号化器２０４の出力信号が入力される。そして、加算器２２４は、３Ｂ４Ｂ符号化器２０４の出力信号を１ワード分だけ積算する。この積算値が加算器２２６に入力されて極性反転信号（前ワードに対するもの）に加算されるため、その加算値を用いると、現ワードに対応する３Ｂ４Ｂ符号化器２０４の出力を考慮した３Ｂ４Ｂ符号化器２１０の極性反転制御を行うことができる。
【００８８】
以上、本実施形態に係る符号化方法、及び信号伝送方法を実現することが可能な送信側の構成について説明した。上記の方法を用いることで、６ビット（３ビット＋３ビット）のビット列を４シンボル期間で伝送することができるようになり、ＡＭＩ符号に基づく伝送信号をそのまま伝送する場合に比べ、６／４＝１．５倍の伝送速度が得られる。また、極性反転信号による２値シンボル列の極性反転制御が行われることにより、受信側に伝送される加算信号のＤＣバランスを良好に保つことが可能になる。
【００８９】
さらに、図９の例からも分かる通り、８Ｂ６Ｔ変換の変換テーブルに比べ、変換テーブルのサイズが格段に小さい。このように変換テーブルのサイズを小さくすることで、回路規模が縮小され、コストの低減に繋がる。なお、図８の例では３Ｂ４Ｂ符号化に係る構成要素を２つずつ設けているが、２系統のデータを時分割処理することにより、３Ｂ４Ｂ符号化に係る構成要素を１つに纏めることもできる。
【００９０】
（スペクトルの比較）
ここで、図１１Ａ、図１１Ｂを参照しながら、本実施形態に係る符号化方法により得られる４値信号（上記の加算信号）の周波数スペクトラムと、ＡＭＩ符号に基づく伝送信号の周波数スペクトラムとを比較する。図１１Ａは、ＡＭＩ符号に基づく伝送信号の周波数スペクトラムである。一方、図１１Ｂは、本実施形態に係る符号化方法により得られた４値信号の周波数スペクトラムである。ＡＭＩ符号はＤＣ成分を含まない符号である。そのため、図１１Ａに示すように周波数スペクトラムは、ＤＣ成分が十分に抑圧されたものとなる。また、本実施形態に係る４値信号は。上記の通り、極性反転信号によるＤＣバランスの調整が行われている。そのため、図１１Ｂに示すように、周波数スペクトラムは、ＡＭＩ符号の場合と同様に、ＤＣ成分が十分に抑圧されたものとなる。
【００９１】
以上、本実施形態に係る符号化方法について説明した。
【００９２】
［２−２：復号方法］
次に、本実施形態に係る復号方法について説明する。上記の通り、本実施形態に係る符号化方法により生成された加算信号は、図１０（Ｃ）に示すような４値信号である。また、加算信号が取り得る各振幅値は、２値シンボル列ＢＳ１、ＢＳ２に含まれるシンボル値の組み合わせに対応する。
【００９３】
２値シンボル列ＢＳ１に含まれるシンボル値が−１又は＋１を取る場合、２値シンボル列ＢＳ２に含まれるシンボル値は、−０．５又は＋０．５を取る。そのため、２値シンボル列ＢＳと２値シンボル列ＢＳ２とを加算した加算信号の振幅値は、−１．５、−０．５、＋０．５、＋１．５のいずれかとなる。そして、加算信号の振幅値−１．５は（−１．０，−０．５）の組み合わせに対応する。同様に、加算信号の振幅値−０．５、＋０．５、＋１．５は、それぞれ（−１．０，＋０．５）、（＋１．０，−０．５）、（＋１．０，＋０．５）の組み合わせに対応する。従って、図１３に示すように、３つの閾値＋１、０、−１を用いて閾値判定を行うことにより、加算信号から２値シンボル列ＢＳ１（上位）、ＢＳ２（下位）を復元することができる。
【００９４】
（受信側の構成）
ここで、図１２を参照しながら、本実施形態に係る復号方法を実現することが可能な受信側の構成について、具体例を挙げて説明する。図１２は、本実施形態に係る復号方法を実現することが可能な受信側の構成例を示す説明図である。例えば、この構成は、携帯端末１０のデシリアライザ３０に適用可能である。
【００９５】
図１２に示すように、受信側の構成には、比較器２３２、２３８、２４０と、Ｓ／Ｐ変換部２３４、２４６と、３Ｂ４Ｂ復号器２３６、２４８と、セレクタ２４２と、合成回路２５０と、が含まれる。
【００９６】
送信側から伝送された加算信号（受信信号）は、比較器２３２、２３８、２４０に入力される。加算信号が入力されると、比較器２３２は、加算信号の振幅値を閾値０と比較する。加算信号の振幅値が閾値０よりも大きい場合、比較器２３２は、判定結果１を出力する。一方、加算信号の振幅値が閾値０よりも小さい場合、比較器２３２は、判定結果−１を出力する。図１３に示すように、加算信号の振幅値が閾値０より大きい場合、２値シンボル列ＢＳ１のシンボル値（上位）は１となる。逆に、加算信号の振幅値が閾値０より小さい場合、２値シンボル列ＢＳ１のシンボル値（上位）は０となる。つまり、比較器２３２による判定結果は、そのまま２値シンボル列ＢＳ１の復元値となる。
【００９７】
比較器２３２の判定結果は、Ｓ／Ｐ変換部２３４、及びセレクタ２４２に入力される。判定結果（復元値）が入力されると、Ｓ／Ｐ変換部２３４は、シリアルデータを４シンボル単位のパラレルデータに変換する。そして、Ｓ／Ｐ変換部２３４は、パラレルデータに変換した復元値を３Ｂ４Ｂ復号器２３６に入力する。復元値が入力されると、３Ｂ４Ｂ復号器２３６は、図９に示した変換テーブルを参照し、４シンボルの復元値を３ビットのビット列に変換する。そして、３Ｂ４Ｂ復号器２３６は、３ビットのビット列を合成回路２５０に入力する。
【００９８】
一方、比較器２３８は、加算信号の振幅値を閾値＋１と比較する。そして、比較器２３８による比較の結果は、セレクタ２４２に入力される。同様に、比較器２４０は、加算信号の振幅値を閾値−１と比較する。そして、比較器２４０による比較の結果は、セレクタ２４２に入力される。上記の通り、セレクタ２４２には、比較器２３２、２３８、２４０による比較の結果が入力される。セレクタ２４２は、これら比較の結果から２値シンボル列ＢＳ２のシンボル値を復元する。但し、セレクタ２４２は、１／Ｋに低減されていたシンボル値を元に戻した状態の２値シンボル列（以下、２値シンボル列ＢＳ２’）を復元する。セレクタ２４２は、加算信号の振幅値が＋１．５、−０．５である場合に復元値１を出力し、加算信号の振幅値が＋０．５、−１．５である場合に復元値−１を出力する。
【００９９】
セレクタ２４２により出力された復元値は、Ｓ／Ｐ変換部２４６に入力される。復元値が入力されると、Ｓ／Ｐ変換部２４６は、シリアルデータを４シンボル単位のパラレルデータに変換する。そして、Ｓ／Ｐ変換部２４６は、パラレルデータに変換した復元値を３Ｂ４Ｂ復号器２４８に入力する。復元値が入力されると、３Ｂ４Ｂ復号器２４８は、図９に示した変換テーブルを参照し、４シンボルの復元値を３ビットのビット列に変換する。そして、３Ｂ４Ｂ復号器２４８は、３ビットのビット列を合成回路２５０に入力する。そして、合成回路２５０は、３Ｂ４Ｂ復号器２３６から入力されたビット列と、３Ｂ４Ｂ復号器２４８から入力されたビット列とを交互に出力する。その結果、入力データが復元される。
【０１００】
以上、本実施形態に係る復号方法を実現することが可能な受信側の構成について説明した。上記の方法を用いることで、加算信号から入力データを復元することができる。
【０１０１】
以上、本発明の第１実施形態について説明した。本実施形態の構成を適用することにより、ＡＭＩ符号に基づく伝送信号をそのまま伝送する場合に比べ、１．５倍の伝送速度が得られる。また、２値シンボル列の極性反転制御が行われることにより、受信側に伝送される加算信号のＤＣバランスを良好に保つことが可能になる。その結果、直流遮断の伝送路においても伝送品質を良好に保つことが可能になる。
【０１０２】
＜３：第２実施形態＞
次に、本発明の第２実施形態について説明する。本実施形態の技術は、例えば、上記の携帯端末１０におけるシリアル信号ライン２８を通じたデータ伝送に適用可能である。上記第１実施形態と同様、本実施形態においては、サイズの小さな変換テーブルを利用して、伝送信号の周波数スペクトルを広帯域化させずに伝送速度を向上させることが可能な符号化方法を提案する。また、ＤＣ遮断特性の伝送路における信号伝送が想定されているため、本実施形態の技術は、さらに、このような伝送路において伝送品質の劣化を招かず、周波数スペクトルの広帯域化を回避しつつ、伝送速度を向上させることを目的とする。
【０１０３】
［３−１：符号化方法］
まず、本実施形態に係る符号化方法について説明する。本実施形態に係る符号化方法は、入力されたビット列をＮ系統（Ｎ≧２）に分配して符号化するものである。また、本実施形態に係る符号化方法は、各系統のシンボル列を１／Ｎシンボル期間ずつ異なるタイミングに調整するステップを含む。このステップでタイミング調整が行われたＮ系統のシンボル列に基づく伝送信号は、加算されて、例えば、シリアル信号ライン２８を通じて伝送される。なお、系統毎にシンボル列のタイミングが１／Ｎシンボル期間ずつ異なっているため、Ｎ系統の伝送信号を加算したとしても、各系統のシンボル列を容易に復元することができる。このように、Ｎ系統を加算して伝送することにより、１シンボル期間に伝送されるシンボル数をＮ倍にすることができる。以下、具体例を挙げて説明する。
【０１０４】
（送信側の構成）
まず、図１４を参照しながら、本実施形態に係る符号化方法、及び信号伝送方法を実現することが可能な送信側の構成について、具体例を挙げて説明する。図１４は、本実施形態に係る符号化方法、及び信号伝送方法を実現することが可能な送信側の構成例を示す説明図である。例えば、この構成は、携帯端末１０のシリアライザ２６に適用可能である。
【０１０５】
図１４に示すように、送信側の構成には、分配器３０２と、３Ｂ４Ｂ符号化器３０４、３０６と、遅延回路３０８と、加算器３１０と、同期信号発生回路３１２と、選択回路３１４と、が含まれる。
【０１０６】
なお、以下の説明では、３ビットのビット列を４シンボルの２値シンボル列に変換する３Ｂ４Ｂ変換をベースとする符号化方法を例に挙げるが、本実施形態に係る技術の適用範囲はこれに限定されない。例えば、５ビットのビット列を６シンボルの２値シンボル列に変換する５Ｂ６Ｂ変換等を利用することも可能である。
【０１０７】
また、ここでは入力データを２系統に分配する構成を例示するが、Ｎ系統（Ｎ≧３）に分配する構成へと拡張することも可能である。但し、このような拡張を行う場合、系統毎に１／Ｎシンボル期間ずつ異なるタイミングとなるよう、タイミングを調整する必要がある点に注意されたい。ここでは２系統に分配する構成を例示する。
【０１０８】
まず、入力データは、分配器３０２により２系統に分配される。例えば、分配器３０２は、入力データを３ビット単位で取り込み、取り込んだ３ビットのビット列を交互に３Ｂ４Ｂ符号化器３０４、３０６に入力する。分配器３０２により分配された３ビットのビット列が入力されると、３Ｂ４Ｂ符号化器３０４、３０６は、３ビットのビット列を３Ｂ４Ｂ変換して４シンボルの２値シンボル列を生成する。このとき、３Ｂ４Ｂ符号化器３０４、３０６は、図９に示す３Ｂ４Ｂ変換用の変換テーブルを参照する。例えば、１０進数の「３」に対応する３ビットのビット列が入力された場合、３Ｂ４Ｂ符号化器３０４、３０６は、図９の変換テーブルを参照し、４シンボルの２値シンボル列｛−１，−１，＋１，＋１｝を出力する。
【０１０９】
３Ｂ４Ｂ符号化器３０４により出力された２値シンボル列ＢＳ１は、加算器３１０に入力される。また、３Ｂ４Ｂ符号化器３０４により出力された２値シンボル列ＢＳ２は、遅延回路３０８に入力される。２値シンボル列ＢＳ２が入力されると、遅延回路３０８は、２値シンボル列ＢＳ２を１／２シンボル期間だけ遅延させる。そして、遅延回路３０８は、１／２シンボル期間だけ遅延させた２値シンボル列ＢＳ２を加算器３１０に入力する。２値シンボル列ＢＳ１、ＢＳ２が入力されると、加算器３１０は、これら２値シンボル列ＢＳ１、ＢＳ２を加算して加算信号を生成する。そして、加算器３１０は、生成した加算信号を選択回路３１４に入力する。
【０１１０】
ここで、図１５を参照しながら、加算器３１０から出力される加算信号の特性について説明を補足する。図１５には、３Ｂ４Ｂ符号化器３０４から出力された２値シンボル列ＢＳ１に相当するデータ列Ａの信号波形と、遅延回路３０８から出力された２値シンボル列ＢＳ２に相当するデータ列Ｂの信号波形とが例示されている。さらに、図１５には、データ列Ａの信号波形とデータ列Ｂの信号波形とを加算した加算信号（データ列Ａ＋データ列Ｂ）の信号波形が示されている。なお、図１５に示した波線の１つの間隔は、１／２シンボル期間を表している。
【０１１１】
図１５の例からも分かるように、加算器３１０から出力される加算信号は、３値の信号となる。例えば、２値シンボル列ＢＳ１、ＢＳ２のシンボル値を＋１、−１とすると、加算信号の振幅値は＋２、０、−２のいずれかとなる。また、加算信号の周波数スペクトラムは、図１６Ｂのようになる。図１６Ａに示した２値符号（３Ｂ４Ｂ符号）の周波数スペクトラムと比較しても、加算信号の周波数スペクトラムには周波数帯域の広がりも見られず、ＤＣ成分も十分に抑制されていることが分かる。
【０１１２】
再び図１４を参照する。同期信号発生回路３１２は、データの送信時に同期信号を発生させる。そして、同期信号発生回路３１２は、発生した同期信号を選択回路３１４に入力する。選択回路３１４は、同期信号発生回路３１２により入力された同期信号を出力した後、加算器３１０から入力された加算信号を出力する。選択回路３１４から出力された信号は、例えば、シリアル伝送ライン２８を通じて受信側に伝送される。
【０１１３】
以上、本実施形態に係る符号化方法、及び信号伝送方法を実現することが可能な送信側の構成について説明した。上記の方法を用いることで、６ビット（３ビット＋３ビット）のビット列を４シンボル期間で伝送することができるようになり、ＡＭＩ符号に基づく伝送信号をそのまま伝送する場合に比べ、６／４＝１．５倍の伝送速度が得られる。また、図１６Ｂに示すように、加算信号のＤＣバランスを良好に保つことが可能になる。
【０１１４】
［３−２：復号方法］
次に、本実施形態に係る復号方法について説明する。上記の通り、本実施形態に係る符号化方法により生成された加算信号は、図１５（データ列Ａ＋データ列Ｂ）に示すような３値信号である。２値シンボル列ＢＳ１、ＢＳ２のシンボル値は、１／２シンボル期間毎に検出される加算信号の振幅値から算出することができる。
【０１１５】
例えば、２値シンボル列ＢＳ１の各シンボル値をＡ１１、Ａ１２、…、Ａ１Ｌと表現し、２値シンボル列ＢＳ２のシンボル値をＡ２１、Ａ２２、…、Ａ２Ｌと表現する。また、１／２シンボル期間を単位として加算信号の振幅値をＸ（１）、Ｘ（２）、…、Ｘ（２＊Ｌ）と表現する。上記の通り、２値シンボル列ＢＳ２は、１／２シンボル期間だけ遅延されている。そのため、Ｘ（１）＝Ａ１１＋α、Ｘ（２）＝Ａ１１＋Ａ２１、Ｘ（３）＝Ａ２１＋Ａ１２、…となる。但し、αは初期値である。
【０１１６】
まず、（ステップＳ１）加算信号の振幅値Ｘ（１）から２値シンボル列ＢＳ１のシンボル値Ａ１１が決まる。次いで、（ステップＳ２）加算信号の振幅値Ｘ（２）及びステップＳ１で決まった２値シンボル列ＢＳ１のシンボル値Ａ１１から２値シンボル列ＢＳ２のシンボル値Ａ２１が決まる。次いで、（ステップＳ３）加算信号の振幅値Ｘ（３）及びステップＳ２で決まった２値シンボル列ＢＳ２のシンボル値Ａ２１から２値シンボル列ＢＳ１のシンボル値Ａ１２が決まる。このような処理を順次繰り返すことにより、加算信号の振幅値から交互に２値シンボル列ＢＳ１、ＢＳ２のシンボル値を算出することができる。
【０１１７】
しかしながら、この方法はやや複雑である。そこで、本件発明者は、本実施形態では２値シンボル列を扱っていることに注目し、加算信号の振幅変化から順次２値シンボル列を復元する方法を考案した。この方法では、２値シンボル列ＢＳ１、ＢＳ２に含まれる第１番目のシンボル値Ａ１１、Ａ２１に初期値を設定しておく必要がある。しかし、初期値が設定されていれば、加算信号の振幅値が変化したか否かを判断することにより、第２番目のシンボル値Ａ１２、Ａ２２が決まる。同様に、第３番目以降のシンボル値も決まる。
【０１１８】
例えば、初期値Ａ１１＝Ａ２１＝１とし、Ｘ（１）＝Ａ１１＋Ａ２１、Ｘ（２）＝Ａ１２＋Ａ２１、Ｘ（３）＝Ａ１２＋Ａ２２、Ｘ（４）＝Ａ１３＋Ａ２２、…とすると、Ｘ（１）→Ｘ（２）が変化した場合、Ａ１２＝−１に決まる。Ｘ（２）→Ｘ（３）が変化した場合、Ａ２２＝−１に決まる。このように、加算信号の振幅変化を順次検出することにより、２値シンボル列ＢＳ１、ＢＳ２を復元することができる（図１８を参照）。
【０１１９】
（受信側の構成）
ここで、図１７を参照しながら、本実施形態に係る復号方法を実現することが可能な受信側の構成について、具体例を挙げて説明する。図１７は、本実施形態に係る復号方法を実現することが可能な受信側の構成例を示す説明図である。例えば、この構成は、携帯端末１０のデシリアライザ３０に適用可能である。
【０１２０】
図１７に示すように、受信側の構成には、同期信号検出回路３２２と、減算器３２４と、遅延回路３２６と、絶対値回路３２８と、クロック再生部３３０と、２分周回路３３２と、トグル回路３３４、３３８と、３Ｂ４Ｂ復号器３３６、３４０と、セレクタ３４２と、が含まれる。
【０１２１】
送信側から伝送された同期信号及び加算信号（受信信号）は、同期信号検出回路３２２、減算器３２４、遅延回路３２６、及びクロック再生部３３０に入力される。まず、受信信号が入力されると、同期信号検出回路３２２は、受信信号から同期信号を検出する。そして、同期信号検出回路３２２は、同期信号を検出すると、トグル回路３３４、３３８をセットする。また、受信信号が入力されると、クロック再生部３３０は、受信信号からシンボルクロックを再生する。但し、ここで再生されるシンボルクロックの１周期は、２値シンボル列ＢＳ１、ＢＳ２の１シンボル期間に相当する。
【０１２２】
クロック再生部３３０は、再生したシンボルクロックを遅延回路３２６、２分周回路３３２、及びトグル回路３３４、３３８に入力する。但し、トグル回路３３４、３３８には、反転されたシンボルクロックが入力される。受信信号及びシンボルクロックが入力されると、遅延回路３２６は、シンボルクロックの半周期分だけ受信信号を遅延させる。そして、遅延回路３２６は、遅延した受信信号を減算器３２４に入力する。非遅延の受信信号、及び遅延回路３２６により遅延された受信信号が入力されると、減算器３２４は、非遅延の受信信号から遅延された受信信号を減算する。そして、減算器３２４は、減算結果（以下、減算値）を絶対値回路３２８に入力する。
【０１２３】
絶対値回路３２８は、減算器３２４により入力された減算値の絶対値を算出し、トグル回路３３４、３３８に入力する。また、２分周回路３３２は、クロック再生部３３０により再生されたシンボルクロックに基づいてシンボル毎に反転する信号を生成し、トグル回路３３４、３３８のイネーブル端子（ＥＮ）に入力する。但し、ここでトグル回路３３８に入力される信号は、反転されてから入力される。トグル回路３３４、３３８は、ＥＮが１の場合に動作し、Ｔが１の場合に反転する動作を行う。そのため、トグル回路３３４、３３８は、２分周回路３３２の出力に応じて交互に動作する。また、トグル回路３３４、３３８は、絶対値回路３２８の出力が１の場合に反転し、０の場合に反転しない動作を行う。そして、トグル回路３３４、３３８の出力は、それぞれ３Ｂ４Ｂ復号器３３６、３４０に入力される。
【０１２４】
３Ｂ４Ｂ復号器３３６、３４０は、図９に示した変換テーブルを参照し、それぞれ４シンボルの２値シンボル列ＢＳ１、ＢＳ２を３ビットのビット列に変換する。そして、３Ｂ４Ｂ復号器３３６、３４０は、それぞれ３ビットのビット列をセレクタ３４２に入力する。ビット列が入力されると、セレクタ３４２は、３Ｂ４Ｂ復号器３３６から入力されたビット列と、３Ｂ４Ｂ復号器３４０から入力されたビット列とを交互に出力する。その結果、入力データ（受信データ）が復元される。
【０１２５】
ここで、図１８を参照しながら、本実施形態に係る復号方法について説明を補足する。図１８には、加算信号の波形、加算信号から復元される２値シンボル列ＢＳ１、ＢＳ２（データ列Ａ、Ｂ）、及び加算信号に基づいて再生されるシンボルクロックの波形が示されている。なお、図１８の例では、データ列Ａ、Ｂの初期値が１に設定されている。
【０１２６】
但し、初期値は、必ずしも１に設定されている必要はなく、例えば、−１に設定されていてもよい。つまり、データ列Ａ、Ｂに共通の所定値が設定されていればよい。仮に、初期値の組み合わせを（＋１，−１）にすると、加算信号の振幅値は０となる。この場合、初期値が（＋１，−１）であるか、（−１，＋１）であるかが不定になる。
【０１２７】
上記の通り、同期信号が検出されると、トグル回路３３４、３３８がセットされる。このとき、トグル回路３３４、３３８の初期値が１に設定される。このようにして初期値を設定した上で、１シンボル毎に受信信号の変化を調べることにより、データ列Ａ、Ｂの値が交互に得られる。例えば、図１８の例では、第１番目のタイミングで受信信号が１から０に変化している。そのため、データ列Ａが１から−１に変化したことが分かる。次に、第２番目のタイミングを参照すると、このタイミングで受信信号が０から−１に変化している。そのため、データ列Ｂが１から−１に変化したことが分かる。順次、このような処理ステップを繰り替えることにより、データ列Ａ、Ｂが復元される。
【０１２８】
以上、本実施形態に係る復号方法、及びその復号方法を実現することが可能な受信側の構成について説明した。
【０１２９】
［３−３：変形例］
次に、図１９を参照しながら、本実施形態の一変形例に係る受信側の構成について説明する。図１９は、本実施形態の一変形例に係る受信側の構成例を示す説明図である。この変形例は、入力データを３以上の系統に分配した場合への拡張構成に関する。なお、入力データを３以上の系統に分配する場合、送信側の構成は、図１４に示した構成のうち、３Ｂ４Ｂ符号化器３０６及び遅延回路３０８で構成される処理ブロックと同等の機能ブロックを増加した系統数分だけ追加すればよい。但し、ｊ番目の系統に設定される遅延時間は、（ｊ−１）／Ｎシンボル時間（ｊ＝１〜Ｎ；Ｎは系統数）となる。
【０１３０】
一方、受信側の構成は、図１９のようになる。図１９に示すように、受信側の構成には、同期信号検出回路３５２と、クロック再生部３５４と、タイミング生成回路３５６と、反転回路３５８、３６０、３６２と、加算器３６４と、判定回路３６６と、レジスタ３６８、３７２、３７６と、復号器３７０、３７４、３７８と、セレクタ３８０と、が含まれる。
【０１３１】
受信信号は、同期信号検出回路３５２、加算器３６４、及びクロック再生部３５４に入力される。クロック再生部３５４は、受信信号に同期したシンボルクロックを再生する。そして、クロック再生部３５４は、再生したシンボルクロックをタイミング生成回路３５６に入力する。シンボルクロックが入力されると、タイミング生成回路３５６は、シンボルクロックに基づいて個々の回路の動作に用いるタイミング信号を生成する。そして、タイミング生成回路３５６は、生成したタイミング信号を反転回路３５８、３６０、３６２、レジスタ３６８、３７２、３７６に入力する。
【０１３２】
また、同期検出回路３５２は、受信信号から同期信号を検出する。同期信号を検出すると、同期検出回路３５２は、検出した同期信号をレジスタ３６８、３７２、３７６に入力する。同期信号が入力されると、レジスタ３６８、３７２、３７６は初期化される。また、反転回路３５８、３６０、３６２は、タイミング生成回路３５６により入力されるタイミング信号がイネーブルの場合に、レジスタ３６８、３７２、３７６の出力を反転して出力する。一方、タイミング信号がディセーブルの場合には０が出力される。
【０１３３】
また、加算器３６４は、受信信号と、反転回路３５８、３６０、３６２の出力信号とを加算し、判定回路３６６に入力する。判定回路３６６は、入力信号の符号（＋／−）を判定し、その判定結果をレジスタ３６８、３７２、３７６に入力する。そして、レジスタ３６８、３７２、３７６のうち、タイミング生成回路３５６からタイミング信号を用いて指定されたレジスタが、判定回路３６６により入力された判定結果を取り込む。例えば、レジスタ３６８が判定回路３６６により入力された判定結果を取り込む。
【０１３４】
レジスタ３６８が判定回路３６６により入力された判定結果を取り込んだ場合、レジスタ３６８の出力は、復号器３７０、及び反転回路３６２に入力される。また、レジスタ３７２が判定回路３６６により入力された判定結果を取り込んだ場合、レジスタ３７２の出力は、復号器３７４、及び反転回路３６０に入力される。さらに、レジスタ３７６が判定回路３６６により入力された判定結果を取り込んだ場合、レジスタ３７６の出力は、復号器３７８、及び反転回路３５８に入力される。
【０１３５】
復号器３７０、３７４、３７８は、それぞれタイミング生成回路３５６によりタイミング信号を用いて指定されたタイミングで復号処理を実行する。そして、復号器３７０、３７４、３７８は、復号結果をセレクタ３８０に入力する。セレクタ３８０は、タイミング生成回路３５６によりタイミング信号を用いて指定されたタイミング（順番）で復号器３７０、３７４、３７８から入力された復号結果を出力する。その結果、受信信号から元の入力データが復元される。
【０１３６】
上記構成の場合、符号化された複数の２値シンボル列が時間的にシフトされて加算される。ある特定系統の２値シンボル列に注目すると、他系統の２値シンボル列が既知であり、それら２系統の２値シンボル列を加算した信号から他系列の２値シンボル列を減じることが出来れば、特定系統の２値シンボル列が抽出される。従って、同期信号により各系統のデータを格納するレジスタを初期化した後、判定する符号以外のレジスタ値を受信信号から減じることで、判定回路により特定系統の２値シンボル列のみを判定することが可能になる。つまり、＋、−の２値判定を行うだけで済む。加算器３６４に入力される反転回路３５８、３６０、３６２の出力データは、判定を行う特定系統について０とされる。そのため、これまでの判定結果に基づいて他の系統のデータが除去される。そして、判定結果は、特定のレジスタのみに格納される。
【０１３７】
以上、本実施形態の一変形例について説明した。このように、本実施形態に係る符号化方法、復号方法は、３以上の系統に入力データを分配して伝送する方法に拡張することができる。
【０１３８】
以上、本発明の第２実施形態について説明した。本実施形態の構成を適用することにより、ＡＭＩ符号に基づく伝送信号をそのまま伝送する場合に比べ、１．５倍の伝送速度が得られる。また、加算信号のＤＣバランスを良好に保つことが可能になり、直流遮断の伝送路においても伝送品質を良好に保つことが可能になる。
【０１３９】
＜４：まとめ＞
最後に、上記の第１及び第２実施形態に含まれる技術的思想について纏める。
【０１４０】
［４−１：ポイントの整理］
まず、上記の第１及び第２実施形態に係る技術のポイントについて整理する。
【０１４１】
（第１実施形態のポイント）
上記の第１実施形態は、図２１に示すように、入力データを２系統の符号列（符号１、符号２）に分け、その一方（符号２）を１／２の振幅に調整し、他方（符号１）と加算して伝送する信号伝送方法に関する。図２１に示すように、符号１＋符号２は、４値の符号になる。しかし、１シンボル期間に２倍の符号を伝送することが可能になるため、シンボルクロックを高速化せずに伝送速度を向上させることができる。例えば、３Ｂ４Ｂ符号を用いた場合、ＡＭＩ符号を用いる場合に比べて１．５倍の伝送速度が得られる。
【０１４２】
（第２実施形態のポイント）
上記の第２実施形態は、図２０に示すように、入力データを２系統の符号列（符号１、符号２）に分け、その一方（符号２）を１／２シンボル時間だけシフトし、他方（符号１）と加算して伝送する信号伝送方法に関する。図２０に示すように、符号１＋符号２は、３値の符号になる。しかし、１シンボル期間に２倍の符号を伝送することが可能になるため、シンボルクロックを高速化せずに伝送速度を向上させることができる。例えば、３Ｂ４Ｂ符号を用いた場合、ＡＭＩ符号を用いる場合に比べて１．５倍の伝送速度が得られる。
【０１４３】
［４−２：表現の整理］
次に、本発明の実施形態に係る技術内容について簡単に纏める。ここで述べる技術内容は、例えば、ＰＣ、携帯電話、携帯ゲーム機、携帯情報端末、情報家電、カーナビゲーションシステム等、種々の情報処理装置に対して適用することができる。
【０１４４】
（第２実施形態に相当）
上記の情報処理装置の機能構成は次のように表現することができる。当該情報処理装置は、当該情報処理装置は、次のような分配器、符号化部、信号生成部、信号遅延部、信号加算部、及び信号送信部を有する。上記の分配器は、入力データをＭビット単位で分配してＭビットのビット列をＮ組生成する。また、上記の符号化部は、前記分配器により分配されたＮ組のビット列をそれぞれＫシンボルの２値シンボル列に変換してＮ組の２値シンボル列を生成する。このとき、上記の符号化部は、良好なＤＣバランスを実現可能な符号化方法を利用して、Ｋシンボルの２値シンボル列が直流成分を含まないように、Ｍビットのビット列をＫシンボルの２値シンボル列に変換する。例えば、上記の３Ｂ４Ｂ変換や８Ｂ１０Ｂ変換等、様々な符号化方法を適用することが可能である。
【０１４５】
上記の通り、符号化部によりＮ組の２値シンボル列が生成される。このＮ組の２値シンボル列は、上記の信号生成部に入力される。そして、上記の信号生成部は、所定のシンボルクロックに同期し、かつ、前記Ｎ組の２値シンボル列に含まれる各シンボル値を振幅値とするＮ個の送信信号Ｓｊ（ｊ＝１〜Ｎ）を生成する。つまり、上記の信号生成部により、Ｎ組の２値シンボル列に相当する信号波形が得られる。そして、上記の信号遅延部は、ｊ＝１〜Ｎの各々に関し、前記信号生成部により生成された送信信号Ｓｊを（ｊ−１）／Ｎシンボル時間だけ遅延させて遅延信号Ｒｊを生成する。
【０１４６】
上記の信号遅延部により生成された遅延信号Ｒｊは、上記の信号加算部に入力される。そして、上記の信号加算部は、前記信号遅延部により生成された遅延信号Ｒｊ（ｊ＝１〜Ｎ）を加算して加算信号を生成する。さらに、上記の信号送信部は、前記信号加算部により生成された加算信号を送信する。このように、本実施形態に係る情報処理装置は、入力データをＮ個の２値シンボル列に分け、各２値シンボル列のタイミングを１／Ｎシンボル時間ずつ順にずらし、互いにタイミングのずれたＮ個の２値シンボル列を加算して送信する構成を有する。
【０１４７】
ここで、Ｎ＝２の場合について具体的に考えてみよう。Ｎ＝２の場合、上記の信号遅延部は、遅延信号Ｒ１、Ｒ２を生成する。遅延信号Ｒ１は無遅延（０シンボル時間の遅延）である。また、遅延信号Ｒ２は、遅延信号Ｒ１に比べて１／２シンボル時間だけ遅延している。いま、ｑ番目（ｑ＝１〜Ｋ）のシンボル時間における遅延信号Ｒ１の振幅値をＡ（１，ｑ）、遅延信号Ｒ２の振幅値をＡ（２，ｑ）と表記する。また、１／２シンボル時間毎にサンプリングした加算信号の振幅値（但し、Ｌ番目にサンプリングされた振幅値；１≦Ｌ≦２＊Ｋ＋１）をＸ（Ｌ）と表記する。
【０１４８】
このとき、Ｘ（１）＝Ａ（１，１）、Ｘ（２）＝Ａ（１，１）＋Ａ（２，１）、Ｘ（３）＝Ａ（２，１）＋Ａ（１，２）、Ｘ（４）＝Ａ（１，２）＋Ａ（２，２）、…、Ｘ（２＊Ｋ）＝Ａ（２，Ｋ−１）＋Ａ（１，Ｋ）、Ｘ（２＊Ｋ＋１）＝Ａ（２，Ｋ）となる。但し、Ｘ（１）、Ｘ（２＊Ｋ＋１）の構成は、初期値の設定方法や回路構成等に応じて適宜変形される。ここでは説明を簡単化するために上記のような構成を例示している。この例の場合、Ｘ（１）からＡ（１，１）を決めることができる。次に、Ａ（１，１）を用いてＸ（２）からＡ（２，１）を算出することができる。次に、Ａ（２，１）を用いてＸ（３）からＡ（１，２）を算出することができる。同様にしてＡ（１，ｑ）、Ａ（２，ｑ）（ｑ＝１〜Ｋ）を算出することができる。つまり、加算信号の振幅値Ｘに基づいて逐次演算を行うことにより、遅延信号Ｒ１、Ｒ２を算出することができる。
【０１４９】
やや複雑になるが、Ｎ≧３の場合についても同様にして加算信号の振幅値から遅延信号Ｒｊを算出可能である。Ｎ≧３の場合も含めて一般化すると、原理的には、加算信号の振幅値Ｘ（Ｌ）から遅延信号Ｒｊの振幅値Ａ（ｐ，ｑ）を得る方法は次のようになる。
【０１５０】
まず、振幅値Ｘ（１）に基づいて振幅値Ａ（１，１）を算出し、
各Ｌ（２≦Ｌ≦Ｎ）に対し、振幅値Ｘ（Ｌ）、振幅値Ａ（ｐ，１）（ｐ＝１〜Ｌ−１）に基づいて振幅値Ａ（（ｐ＋１），１）を算出し、
各Ｑ（１≦Ｑ≦Ｋ−１）に対し、振幅値Ｘ（Ｑ＊Ｎ＋１）、振幅値Ａ（ｐ，ｑ）（ｐ＝１〜Ｎ、ｑ＝１〜Ｑ）に基づいて振幅値Ａ（１，（Ｑ＋１））を算出し、
各Ｌ’（２≦Ｌ’≦Ｎ）に対し、振幅値Ｘ（Ｑ＊Ｎ＋Ｌ’）、振幅値Ａ（ｐ，ｑ）（ｐ＝１〜Ｎ、ｑ＝１〜Ｑ）、Ａ（ｐ’，（Ｑ＋１））（ｐ’＝１〜Ｌ’−１）に基づいて振幅値Ａ（Ｌ’，（Ｑ＋１））を算出する。この方法により遅延信号Ｒｊが得られる。
【０１５１】
また、このような複雑な復号方法を用いずとも、加算信号の振幅値Ｘの変化を検出し、その検出結果に応じて前のタイミングで検出されたシンボル値の反転を制御することにより、２値シンボル列を復元することができる。
【０１５２】
上記の通り、本実施形態の技術は、入力データをＮ個のデータストリームに分け、各データストリームを伝送路で多重することにより複数のデータストリームを略並列に伝送する方法に関する。このような方法を適用することにより、各データストリームの伝送に利用する帯域を低く抑えつつ、高いデータレートを実現することができる。
【０１５３】
（第１実施形態に相当）
上記のように、入力データを複数のデータストリームに分けて略並列に伝送する構成として、例えば、上記の情報処理装置の構成を次のように変更することも可能である。当該情報処理装置は、以下に示すような分配器、符号化部、信号生成部、振幅調整部、信号加算部、信号送信部を有する。上記の分配器は、入力データをＭビット単位で分配してＭビットのビット列を２組生成する。また、上記の符号化部は、前記分配器により分配された２組のビット列をそれぞれＫシンボルの２値シンボル列に変換して第１及び第２の２値シンボル列を生成する。そして、上記の信号生成部は、前記第１の２値シンボル列に含まれる各シンボル値を振幅値とする第１の送信信号と、前記第２の２値シンボル列に含まれる各シンボル値を振幅値とする第２の送信信号と、を生成する。
【０１５４】
このように、上記の分配器、符号化部、信号生成部により、入力データから２組の２値シンボル列が生成され、各２値シンボル列に対応する送信信号（第１及び第２の送信信号）が得られる。そして、上記の振幅調整部は、前記信号生成部により生成された第１の送信信号が有する振幅値を１／Ｋ（Ｋは自然数）に調整する。例えば、第２の送信信号の振幅値をＡ２と表記すると、第１の送信信号の振幅値Ａ１は、振幅調整部によりＡ１＝Ａ２／Ｋに調整される。そして、振幅値Ａ１（Ａ１＝Ａ２／Ｋ）を有する第１の送信信号と、振幅値Ａ２を有する第２の送信信号とは、信号加算部に入力される。
【０１５５】
上記の信号加算部は、前記振幅調整部により振幅値が調整された第１の送信信号と、前記信号生成部により生成された第２の送信信号と、を同期加算して加算信号を生成する。そして、上記の信号送信部は、前記信号加算部により生成された加算信号を送信する。
【０１５６】
例えば、第２の送信信号の振幅値Ａ２がＡ又は−Ａであるとすると、加算信号の振幅値は、第１の振幅値（１＋１／Ｋ）＊Ａ、第２の振幅値（１−１／Ｋ）＊Ａ、第３の振幅値（−１＋１／Ｋ）＊Ａ、第４の振幅値（−１−１／Ｋ）＊Ａのいずれかをとる。第１〜第４の振幅値は互いに異なる値であるから、加算信号の振幅値が第１〜第４の振幅値のいずれであるかを判別し、その判別結果に応じて第１及び第２の送信信号の振幅値を検出することが可能である。そして、その検出結果から２組の２値シンボル列を復元することができる。つまり、２つのデータストリームを同時に伝送することが可能になる。
【０１５７】
この方法を適用することにより、上記の第１構成と同様に、各データストリームの伝送に利用する帯域を低く抑えつつ、高いデータレートを実現することができる。
【０１５８】
（備考）
上記の３Ｂ４Ｂ符号化器３０４、３０６は、符号化部、信号生成部の一例である。上記の遅延回路３０８は、信号遅延部の一例である。上記の加算器３１０は、信号加算部の一例である。上記の選択回路３１４は、信号送信部の一例である。上記の遅延回路３２６、減算器３２４、絶対値回路３２８、トグル回路３３４、３３８は、振幅検出部、シンボル値算出部の一例である。上記の３Ｂ４Ｂ復号器３３６、３４０は、復号部の一例である。セレクタ３４２は、データ復元部の一例である。上記のベースバンドプロセッサ２２は、演算処理部の一例である。
【０１５９】
上記の３Ｂ４Ｂ符号化器２０４、２１０は、符号化部の一例である。上記の３Ｂ４Ｂ符号化器２０４、２１０、Ｐ／Ｓ変換部２０８、２１４は、信号生成部の一例である。上記のアッテネータ２１６は、振幅調整部の一例である。上記の加算器２１８は、信号加算部、信号送信部の一例である。上記の比較器２３２、２３８、２４０は、振幅判別部の一例である。上記の比較器２３２、セレクタ２４２、Ｓ／Ｐ変換部２３４、２４６は、シンボル列復元部の一例である。上記の３Ｂ４Ｂ復号器２３６、２４８は、復号部の一例である。上記の合成回路２５０は、データ復元部の一例である。
【０１６０】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【０１６１】
例えば、上記実施形態の説明においては３Ｂ４Ｂ符号を例に挙げたが、ＤＣバランスがよい（ＤＣ成分が十分抑圧されている）２値の符号であれば、３Ｂ４Ｂ符号以外の符号を用いることも可能である。また、加算される２つの符号は必ずしも同じ符号でなくともよい。例えば、３Ｂ４Ｂ符号と８Ｂ１０Ｂ符号とが加算されるように構成されていてもよい。また、上記の第２実施形態においては、２つの符号のうち１つを２分の１シンボル遅延させて足し合わせているが、３つの符号を用い、３分の１シンボル、３分の２シンボル遅延させて足し合わせることで、３系統に拡張することができる。同様に、４以上の系統に拡張することもできる。
【符号の説明】
【０１６２】
１０    携帯端末
１２    操作部
１４    ヒンジ部
１６    表示部
２２    ベースバンドプロセッサ
２４、３２    パラレル信号ライン
２６    シリアライザ
２８    シリアル信号ライン
３０    デシリアライザ
３４    液晶部
１０２    Ｐ／Ｓ変換部
１０４    エンコーダ
１０６    ドライバ
１０８    ＰＬＬ部
１１０    タイミング制御部
１１２    レシーバ
１１４    デコーダ
１１６    Ｓ／Ｐ変換部
１１８    クロック検出部
１２０    タイミング制御部
２０２    分配器
２０４、２１０    ３Ｂ４Ｂ符号化器
２０６、２１２、２２２    ラッチ回路
２０８、２１４    Ｐ／Ｓ変換部
２１６    アッテネータ
２１８、２２０、２２４、２２６    加算器
２３２、２３８、２４０    比較器
２３４、２４６    Ｓ／Ｐ変換部
２３６、２４８    ３Ｂ４Ｂ復号器
２４２    セレクタ
２５０    合成回路
３０２    分配器
３０４、３０６    ３Ｂ４Ｂ符号化器
３０８    遅延回路
３１０    加算器
３１２    同期信号発生回路
３１４    選択回路
３２２    同期信号検出回路
３２４    減算器
３２６    遅延回路
３２８    絶対値回路
３３０    クロック再生部
３３２    ２分周回路
３３４、３３８    トグル回路
３３６、３４０    ３Ｂ４Ｂ復号器
３４２    セレクタ
３５２    同期信号検出回路
３５４    クロック再生部
３５６    タイミング生成回路
３５８、３６０、３６２    反転回路
３６４    加算器
３６６    判定回路
３６８、３７２、３７６    レジスタ
３７０、３７４、３７８    復号器
３８０    セレクタ
【図１】
2011103552.tif 000003
【図２】
2011103552.tif 000004
【図３】
2011103552.tif 000005
【図４】
2011103552.tif 000006
【図５】
2011103552.tif 000007
【図６】
2011103552.tif 000008
【図７Ａ】
2011103552.tif 000009
【図７Ｂ】
2011103552.tif 000010
【図７Ｃ】
2011103552.tif 000011
【図７Ｄ】
2011103552.tif 000012
【図８】
2011103552.tif 000013
【図９】
2011103552.tif 000014
【図１０】
2011103552.tif 000015
【図１１Ａ】
2011103552.tif 000016
【図１１Ｂ】
2011103552.tif 000017
【図１２】
2011103552.tif 000018
【図１３】
2011103552.tif 000019
【図１４】
2011103552.tif 000020
【図１５】
2011103552.tif 000021
【図１６Ａ】
2011103552.tif 000022
【図１６Ｂ】
2011103552.tif 000023
【図１７】
2011103552.tif 000024
【図１８】
2011103552.tif 000025
【図１９】
2011103552.tif 000026
【図２０】
2011103552.tif 000027
【図２１】
2011103552.tif 000028