(57)【要約】【課題】変換効率を低下せず、誤動作を防止するスイッチング電源回路を提供する。【解決手段】入力電圧を昇電圧・降電圧に変換するスイッチング電源回路であり、スイッチ回路と、制御回路とを備える基本回路を含み、基本回路は、インダクタの一端が接続される第１の端子と、インダクタにエネルギを充電又はインダクタからエネルギを放電する第２の端子及び第３の端子を備え、第１の端子、第２の端子及び第３の端子は夫々スイッチ回路に接続され、入力電圧を昇圧変換する昇圧状態では、制御回路がスイッチ回路を制御して、第１の端子と第３の端子を介してインダクタにエネルギを充電し、第１の端子と第２の端子を介してインダクタのエネルギを放電し、入力電圧を降圧変換する降圧状態では、制御回路がスイッチ回路を制御して、第１の端子と第２の端子を介してインダクタにエネルギを充電し、第１の端子と第３の端子を介してインダクタのエネルギを放電する。【選択図】図１
2011103744.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を昇圧した電圧、または降圧した電圧のいずれかに変換して出力するスイッチング電源回路であって、
前記スイッチング電源回路は基本回路を含み、
前記基本回路は、
スイッチング動作を行うスイッチ回路と、
制御回路と、
インダクタの一端が接続される第１の端子と、
第２の端子と、
第３の端子とを備え、
前記第１の端子、前記第２の端子及び前記第３の端子は、夫々、前記スイッチ回路に接続されており、
入力電圧を昇圧した電圧に変換して出力する昇圧状態では、
前記制御回路が、前記スイッチ回路を制御することにより、
前記第１の端子と前記第３の端子を介して前記インダクタにエネルギを充電し、
前記第１の端子と前記第２の端子を介して前記インダクタのエネルギを放電して、
入力電圧を昇圧した電圧に変換して出力し、
入力電圧を降圧した電圧に変換して出力する降圧状態では、
前記制御回路が、前記スイッチ回路を制御することにより、
前記第１の端子と前記第２の端子を介して前記インダクタにエネルギを充電し、
前記第１の端子と前記第３の端子を介して前記インダクタのエネルギを放電して、
入力電圧を降圧した電圧に変換して出力する
ことを特徴とするスイッチング電源回路。
【請求項２】
前記制御回路は、
第１の制御回路と第２の制御回路を備え、
前記昇圧状態においては、前記第１の制御回路が前記スイッチ回路を制御し、
前記降圧状態においては、前記第２の制御回路が前記スイッチ回路を制御することを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記基本回路は更に、前記インダクタの他端、または前記第２の端子に入力される入力電圧を検出する検出回路を備え、
前記検出回路が、前記インダクタの他端に入力電圧が供給されていることを検出するときに昇圧状態となり、
前記検出回路が、前記第２の端子に入力電圧が供給されていることを検出するときに降圧状態となることを特徴とする
請求項１又は２に記載のスイッチング電源回路。
【請求項４】
前記基本回路は更に、制御信号入力端子を備え、
前記制御信号入力端子に第１の制御信号が入力されるときに昇圧状態となり、
前記制御信号入力端子に第２の制御信号が入力されるときに降圧状態となることを特徴とする
請求項１又は２に記載のスイッチング電源回路。
【請求項５】
前記スイッチ回路は、
前記第１の端子と前記第２の端子との間に接続された第１のＭＯＳトランジスタと、
前記第１の端子と前記第３の端子との間に接続された第２のＭＯＳトランジスタを備え、
前記昇圧状態においては、前記第１の制御回路が、
前記第２のＭＯＳトランジスタをオンすることで前記インダクタにエネルギを充電し、
前記第１のＭＯＳトランジスタをオンすることで前記インダクタのエネルギを放電するように、前記スイッチ回路を制御し、
前記降圧状態においては、前記第２の制御回路が、
前記第１のＭＯＳトランジスタをオンすることで前記インダクタにエネルギを充電し、
前記第２のＭＯＳトランジスタをオンすることで前記インダクタのエネルギを放電するように、前記スイッチ回路を制御することを特徴とする
請求項２に記載のスイッチング電源回路。
【請求項６】
前記昇圧状態においては、
前記第２の制御回路はその動作を停止し、
前記降圧状態においては、
前記第１の制御回路はその動作を停止することを特徴とする
請求項５に記載のスイッチング電源回路。
【請求項７】
前記昇圧状態においては、
前記第１の制御回路の出力が前記制御回路の出力となり、
前記降圧状態においては、
前記第２の制御回路の出力が前記制御回路の出力となることを特徴とする
請求項５又は６に記載のスイッチング電源回路。
【請求項８】
前記制御回路は、
前記昇圧状態においては、
前記第２の端子の電圧が所定の電圧になるように前記スイッチ回路を制御し、
前記降圧状態においては、
前記インダクタの他端の電圧が所定の電圧になるように前記スイッチ回路を制御することを特徴とする
請求項１乃至７のうちのいずれか一に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を昇圧、または降圧することで所定の電圧に変換するスイッチング電源回路に関する。
【背景技術】
【０００２】
図４は、特許文献１に開示される、従来例の昇降圧型スイッチング電源回路の回路図である。
【０００３】
図４に示すスイッチング電源回路は、入力電圧Vinが出力電圧Voutよりも大きいときは、スイッチ１１６によりインダクタ１１０にエネルギを充電し、スイッチ１１８によりインダクタ１１０からエネルギを放電して出力電圧Voutが所定の降圧電圧になるように制御される。更に図４に示すスイッチング電源回路は、入力電圧Vinが出力電圧Voutよりも小さいときは、スイッチ１３６によりインダクタ１１０にエネルギを充電し、スイッチ１３４によりインダクタ１１０からエネルギを放電して出力電圧Voutが所定の昇圧電圧になるように制御される。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図４に示す従来の昇降圧型スイッチング電源回路では、入力電圧Vinと出力電圧Voutの大小関係に拠らず、出力電圧Voutが所定の電圧になるように制御される。入力電圧Vinが出力電圧Voutよりも大きいシステムと、入力電圧Vinが出力電圧Voutよりも小さいシステムとの両方に、図４に示す昇降圧型スイッチング電源回路を利用できる。
【０００５】
しかしながら、図４に示す昇降圧型スイッチング電源回路は、昇圧制御と降圧制御とを自動で切替えるための回路を必要とするため、全体の回路規模が大きくなる。更にそのための制御回路も複雑なものになってしまう。
【０００６】
また、図４に示す従来の昇降圧型スイッチング電源回路では、スイッチ１１６は昇圧動作時には不要であるにもかかわらず入力電圧Vinから電流を供給する経路にあるため、当該スイッチ１１６にてスイッチ損失を発生してしまう。同様に、スイッチ１３４は降圧動作時には不要であるにもかかわらず出力電圧Voutに電流を出力する経路にあるため、当該スイッチ１３４にてスイッチ損失を発生してしまう。このようなスイッチ損失により、変換効率が大幅に低下するおそれがある。
【０００７】
本発明は上述した実情を考慮してなされたものであり、回路構成を簡潔なものにして全体回路の開発工数を削減し得るスイッチング電源回路を提供することを目的とする。
【０００８】
本発明はまた、不要なスイッチによる変換効率の低下を招くことがないスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上記の目的を達成するためになされたものである。本発明に係る請求項１に記載のスイッチング電源回路は、
入力電圧を昇圧した電圧、または降圧した電圧のいずれかに変換して出力するスイッチング電源回路であって、
前記スイッチング電源回路は基本回路を含み、
前記基本回路は、
スイッチング動作を行うスイッチ回路と、
制御回路と、
インダクタの一端が接続される第１の端子と、
第２の端子と、
第３の端子とを備え、
前記第１の端子、前記第２の端子及び前記第３の端子は、夫々、前記スイッチ回路に接続されており、
入力電圧を昇圧した電圧に変換して出力する昇圧状態では、
前記制御回路が、前記スイッチ回路を制御することにより、
前記第１の端子と前記第３の端子を介して前記インダクタにエネルギを充電し、
前記第１の端子と前記第２の端子を介して前記インダクタのエネルギを放電して、
入力電圧を昇圧した電圧に変換して出力し、
入力電圧を降圧した電圧に変換して出力する降圧状態では、
前記制御回路が、前記スイッチ回路を制御することにより、
前記第１の端子と前記第２の端子を介して前記インダクタにエネルギを充電し、
前記第１の端子と前記第３の端子を介して前記インダクタのエネルギを放電して、
入力電圧を降圧した電圧に変換して出力する
ことを特徴とする。
【００１０】
本発明に係る請求項２に記載のスイッチング電源回路は、
前記制御回路は、
第１の制御回路と第２の制御回路を備え、
前記昇圧状態においては、前記第１の制御回路が前記スイッチ回路を制御し、
前記降圧状態においては、前記第２の制御回路が前記スイッチ回路を制御することを特徴とする請求項１に記載のスイッチング電源回路である。
【００１１】
本発明に係る請求項３に記載のスイッチング電源回路は、
前記基本回路は更に、前記インダクタの他端、または前記第２の端子に入力される入力電圧を検出する検出回路を備え、
前記検出回路が、前記インダクタの他端に入力電圧が供給されていることを検出するときに昇圧状態となり、
前記検出回路が、前記第２の端子に入力電圧が供給されていることを検出するときに降圧状態となることを特徴とする
請求項１又は２に記載のスイッチング電源回路である。
【００１２】
本発明に係る請求項４に記載のスイッチング電源回路は、
前記基本回路は更に、制御信号入力端子を備え、
前記制御信号入力端子に第１の制御信号が入力されるときに昇圧状態となり、
前記制御信号入力端子に第２の制御信号が入力されるときに降圧状態となることを特徴とする
請求項１又は２に記載のスイッチング電源回路である。
【００１３】
本発明に係る請求項５に記載のスイッチング電源回路は、
前  前記スイッチ回路は、
前記第１の端子と前記第２の端子との間に接続された第１のＭＯＳトランジスタと、
前記第１の端子と前記第３の端子との間に接続された第２のＭＯＳトランジスタを備え、
前記昇圧状態においては、前記第１の制御回路が、
前記第２のＭＯＳトランジスタをオンすることで前記インダクタにエネルギを充電し、
前記第１のＭＯＳトランジスタをオンすることで前記インダクタのエネルギを放電するように、前記スイッチ回路を制御し、
前記降圧状態においては、前記第２の制御回路が、
前記第１のＭＯＳトランジスタをオンすることで前記インダクタにエネルギを充電し、
前記第２のＭＯＳトランジスタをオンすることで前記インダクタのエネルギを放電するように、前記スイッチ回路を制御することを特徴とする
請求項２に記載のスイッチング電源回路である。
【００１４】
本発明に係る請求項６に記載のスイッチング電源回路は、
前記昇圧状態においては、
前記第２の制御回路はその動作を停止し、
前記降圧状態においては、
前記第１の制御回路はその動作を停止することを特徴とする
請求項５に記載のスイッチング電源回路である。
【００１５】
本発明に係る請求項７に記載のスイッチング電源回路は、
前記昇圧状態においては、
前記第１の制御回路の出力が前記制御回路の出力となり、
前記降圧状態においては、
前記第２の制御回路の出力が前記制御回路の出力となることを特徴とする
請求項５又は６に記載のスイッチング電源回路である。
【００１６】
本発明に係る請求項８に記載のスイッチング電源回路は、
前記制御回路は、
前記昇圧状態においては、
前記第２の端子の電圧が所定の電圧になるように前記スイッチ回路を制御し、
前記降圧状態においては、
前記インダクタの他端の電圧が所定の電圧になるように前記スイッチ回路を制御することを特徴とする
請求項１乃至７のうちのいずれか一に記載のスイッチング電源回路である。
【発明の効果】
【００１７】
以上のように、本発明に係るスイッチング電源回路は、入力電圧と出力電圧の大小関係が予め分かっているとき、それに応じて入力電圧を入力する端子と出力電圧を出力する端子を設定して、昇圧動作若しくは降圧動作を行う回路である。つまり、本発明を利用すれば、基本的構成の共通する回路を昇圧型スイッチング電源回路としても降圧型スイッチング電源回路としても利用することができる。よって、本発明を利用することで、スイッチング電源回路の全体構成を簡潔なものにして全体回路の開発工数を削減できる。
【００１８】
また、本発明に係るスイッチング電源回路の昇圧状態（即ち、入力電圧より出力電圧が大きい状態）においては、動作すべきスイッチ回路以外の回路部分が動作するということが無い。同様に、降圧状態（即ち、入力電圧より出力電圧が小さい状態）においても、動作すべきスイッチ回路以外の回路部分が動作するということが無い。即ち、本発明に係るスイッチング電源回路内には不必要に動作する回路部分が存在しないので、不要なスイッチによる変換効率の低下を招くということがない。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態に係るスイッチング電源回路の回路図である。図１（ａ）に示すスイッチング電源回路は昇圧型スイッチング電源回路である。図１（ｂ）に示すスイッチング電源回路は降圧型スイッチング電源回路である。
【図２】図１（ａ）の回路及び図１（ｂ）の回路に含まれる制御回路の詳細な回路図である。
【図３】本発明の第２の実施形態に係るスイッチング電源回路の回路図である。図３（ａ）に示すスイッチング電源回路は昇圧型スイッチング電源回路である。図３（ｂ）に示すスイッチング電源回路は降圧型スイッチング電源回路である。
【図４】従来例の昇降圧型スイッチング電源回路の回路図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００２１】
１．第１の実施形態
図１は、本発明の第１の実施形態に係るスイッチング電源回路の回路図である。図１に示す回路図のうち、図１（ａ）に示すスイッチング電源回路は昇圧型スイッチング電源回路１００ａであり、入力電圧を昇圧して出力電圧とする回路である。一方、図１（ｂ）に示すスイッチング電源回路は降圧型スイッチング電源回路１００ｂであり、入力電圧を降圧して出力電圧とする回路である。
【００２２】
後述するように、昇圧型スイッチング電源回路１００ａと降圧型スイッチング電源回路１００ｂとは、いずれも同じ基本回路１０を含んでおり全体として略同じ回路構成である。
【００２３】
図２は、基本回路１０に含まれる、即ち、図１（ａ）の昇圧型スイッチング電源回路１００ａと図１（ｂ）の降圧型スイッチング電源回路１００ｂとのいずれにも含まれる制御回路１２の、詳細な回路図である。
【００２４】
１．１．昇圧型スイッチング電源回路の構成
先ず、図２の制御回路１２と共に、図１（ａ）の昇圧型スイッチング電源回路１００ａの構成について説明する。
【００２５】
図１（ａ）に示す昇圧型スイッチング電源回路１００ａは、基本回路１０を含む。該基本回路１０は、スイッチ回路１１、制御回路１２、及び検出回路１３を備える。
【００２６】
基本回路１０は、インダクタＬ３１の一端が接続される第１の端子ＬＩＯ２１と、コンデンサＣ３３と第１の負荷回路３６とが接続されてインダクタＬ３１のエネルギを放電する第２の端子ＬＩＯ２２と、接地電位ＧＮＤが接続されてインダクタＬ３１にエネルギを充電する第３の端子ＧＮＤ２３とを備える。第１の端子ＬＩＯ２１、第２の端子ＬＩＯ２２及び第３の端子ＧＮＤは、スイッチ回路１１に接続される。スイッチ回路１１は第１のスイッチＳＷ１と第２のスイッチＳＷ２とを含む。第１のスイッチＳＷ１は、第１の端子ＬＩＯ２１と第２の端子ＬＩＯ２２との間に接続され、第２のスイッチＳＷ２は、第１の端子ＬＩＯ２１と第３の端子ＧＮＤ２３との間に接続されている。第１のスイッチＳＷ１及び第２のスイッチＳＷ２は、ＭＯＳトランジスタであるのが好ましい。
【００２７】
インダクタＬ３１の他端には入力電圧ＶＩＮの端子とコンデンサＣ３２とが接続され、その接続点は、基本回路１０の端子ＶＳ２４を介して検出回路１３に接続される。検出回路１３の検出信号ｓｉｇ１は制御回路１２に入力される。制御回路１２の制御信号ｓｉｇ２はスイッチ回路１１に入力される。なお、コンデンサＣ３２は入力電圧ＶＩＮを安定化させるために接続されているものである。
【００２８】
図２に示す制御回路１２は、昇圧制御回路４０、降圧制御回路５０、三角波発生回路４８、及び出力回路Ｎｒ４９で構成される。昇圧制御回路４０では、まず第２の端子ＬＩＯ２２から入力される電圧が、第１の抵抗Ｒｆｂ４１と第２の抵抗Ｒｆｂ４２とで分圧される。分圧された電圧と第１の基準電圧Ｖｒｅｆ４３とが、第１の誤差増幅回路Ｅａ４４に入力される。第１の誤差増幅回路Ｅａ４４の誤差電圧出力と、三角波発生回路４８から出力される三角波とが、第１のコンパレータＣｐ４５に入力さる。第１のコンパレータＣｐ４５の出力信号（即ち、第１のコンパレータＣｐ４５の比較結果の信号）と検出信号ｓｉｇ１とが第１の否定論理和回路Ｎｒ４６に入力され、その出力が昇圧制御回路４０の出力として出力回路Ｎｒ４９に入力される。
【００２９】
なお、誤差電圧出力を出力する第１の誤差増幅回路Ｅａ４４は、分圧電圧が第１の基準電圧Ｖｒｅｆ４３より小さければ、誤差電圧出力の電圧を大きくし、分圧電圧が第１の基準電圧Ｖｒｅｆ４３より大きければ、誤差電圧出力の電圧を小さくする回路である。また、第１のコンパレータＣｐ４５は、誤差電圧出力が三角波より小さければ“Ｈ”レベルを出力し、誤差電圧出力が三角波より大きければ“Ｌ”レベルを出力する回路である。以下で説明する、第２の誤差増幅回路Ｅａ５４及び第２のコンパレータＣｐ５５も、同様の回路である。
【００３０】
上記昇圧制御回路４０と同様に、降圧制御回路５０では、まず端子ＶＳ２４から入力される電圧が、第３の抵抗Ｒｆｂ５１と第４の抵抗Ｒｆｂ５２とで分圧される。分圧された電圧と第２の基準電圧Ｖｒｅｆ５３とが、第２の誤差増幅回路Ｅａ５４に入力される。第２の誤差増幅回路Ｅａ５４の誤差電圧出力と、三角波発生回路４８から出力される三角波とが、第２のコンパレータＣｐ５５に入力される。第２のコンパレータＣｐ５５の出力信号（即ち、第２のコンパレータＣｐ５５の比較結果の信号）と検出信号ｓｉｇ１とが第２の否定論理和回路Ｎｒ５６に入力され、その出力が降圧制御回路５０の出力として出力回路Ｎｒ４９に入力される。
【００３１】
１．２．昇圧型スイッチング電源回路の動作
次に、図１（ａ）の昇圧型スイッチング電源回路１００ａの動作を説明する。昇圧型スイッチング電源回路１００ａに含まれる基本回路１０の検出回路１３が、入力電圧ＶＩＮが端子ＶＳ２４に供給されていることを検出すると、検出信号ｓｉｇ１を“Ｌ”レベルにして制御回路１２に入力する。このとき、図２の制御回路１２においては、検出信号ｓｉｇ１が“Ｌ”レベルになると降圧制御回路５０の第２の誤差増幅回路Ｅａ５４及び第２のコンパレータＣｐ５５は動作を停止する。更に、降圧制御回路５０の第１の論理否定回路Ｎｔ５７の出力は“Ｈ”レベルとなり、よって第２の否定論理和回路Ｎｒ５６は常に“Ｌ”レベルを出力する。したがって、制御回路１２のうち昇圧制御回路４０のみが動作して、その出力が制御回路１２の出力となる。
【００３２】
昇圧制御回路４０は、昇圧動作時の出力電圧ＶＯ１を第２の端子ＬＩＯ２２にて取り込み、第１の抵抗Ｒｆｂ４１と第２の抵抗Ｒｆｂ４２とで分圧し、分圧電圧を第１の誤差増幅回路Ｅａ４４に入力する。第１の誤差増幅回路Ｅａ４４は、（ＶＯ１の）分圧電圧が第１の基準電圧Ｖｒｅｆ４３より小さければ出力電圧を大きく設定し、（ＶＯ１の）分圧電圧が第１の基準電圧Ｖｒｅｆ４３より大きければ出力電圧を小さく設定する。第１のコンパレータＣｐ４５は、第１の誤差増幅回路Ｅａ４４の出力電圧と三角波発生回路４８から出力される三角波とを比較し、両者の大小関係を示す信号を出力する。その大小関係を示す信号は、第１の否定論理和回路Ｎｒ４６を介して出力回路Ｎｒ４９に入力される。
【００３３】
つまり、第１の誤差増幅回路Ｅａ４４の出力電圧が、三角波発生回路４８から出力される三角波よりも大きいと、第１のコンパレータＣｐ４５の出力は“Ｌ”となり出力回路Ｎｒ４９は“Ｈ”を出力する。このとき、図１（ａ）におけるスイッチ回路１１の第１のスイッチＳＷ１はオフし、第２のスイッチＳＷ２はオンして、インダクタＬ３１は入力電圧ＶＩＮの端子と第３の端子ＧＮＤ２３間に接続されて、インダクタＬ３１にエネルギが充電される。
【００３４】
また、第１の誤差増幅回路Ｅａ４４の出力電圧が、三角波発生回路４８から出力される三角波よりも小さいと、第１のコンパレータＣｐ４５の出力は“Ｈ”となり出力回路Ｎｒ４９は“Ｌ”を出力する。このとき、図１（ａ）におけるスイッチ回路１１の第１のスイッチＳＷ１はオンし、第２のスイッチＳＷ２はオフして、インダクタＬ３１は入力電圧ＶＩＮの端子と第２の端子ＬＩＯ２２間に接続されて、インダクタＬ３１からエネルギが放電される。
【００３５】
従って、図１（ａ）に示す昇圧型スイッチング電源回路１００ａ、及び図２に示す制御回路１２において、出力電圧ＶＯ１が低下してその分圧電圧が第１の基準電圧Ｖｒｅｆ４３よりも低くなると、第１の誤差増幅回路Ｅａ４４の出力電圧は上昇する。第１の誤差増幅回路Ｅａ４４の出力電圧が上昇すると、第１の誤差増幅回路Ｅａ４４の出力電圧が三角波発生回路４８から出力される三角波（の電圧）よりも大きい期間が長くなる。そうすると、インダクタＬ３１にエネルギが充電される時間がより長くなり、出力電圧ＶＯ１は昇圧レギュレーションされて所定の電圧に戻ろうとすることになる。
【００３６】
逆に、出力電圧ＶＯ１が上昇してその分圧電圧が第１の基準電圧Ｖｒｅｆ４３よりも高くなると、第１の誤差増幅回路Ｅａ４４の出力電圧は低下する。第１の誤差増幅回路Ｅａ４４の出力電圧が低下すると、第１の誤差増幅回路Ｅａ４４の出力電圧が三角波発生回路４８から出力される三角波（の電圧）よりも大きい期間が短くなる。そうすると、インダクタＬ３１からエネルギが放電される時間がより長くなり、出力電圧ＶＯ１は降圧レギュレーションされて所定の電圧に戻ろうとすることになる。このようにして、入力電圧ＶＩＮは所定の出力電圧値に昇圧されることになる。
【００３７】
図１（ａ）に示す昇圧型スイッチング電源回路１００ａが動作するときは、降圧制御回路５０は動作を停止しており電力を消費しない。また、降圧制御回路５０は、出力回路Ｎｒ４９には常に“Ｌ”レベルを出力しているため、昇圧制御回路４０の動作を妨げることはない。
【００３８】
１．３．降圧型スイッチング電源回路の構成
続いて、図１（ｂ）降圧型スイッチング電源回路１００ｂの構成について説明する。
【００３９】
図１（ｂ）に示す降圧型スイッチング電源回路１００ｂも、昇圧型スイッチング電源回路１００ａと同様に、基本回路１０を含み、該基本回路１０は、スイッチ回路１１、制御回路１２、及び検出回路１３を備える。
【００４０】
基本回路１０は、インダクタＬ３１の一端が接続される第１の端子ＬＩＯ２１と、入力電圧ＶＩＮの端子が接続されてインダクタＬ３１にエネルギを充電する第２の端子ＬＩＯ２２と、接地電位ＧＮＤが接続されてインダクタＬ３１からエネルギを放電する第３の端子ＧＮＤ２３とを備える。第１の端子ＬＩＯ２１、第２の端子ＬＩＯ２２及び第３の端子ＧＮＤは、スイッチ回路１１に接続される。スイッチ回路１１は第１のスイッチＳＷ１と第２のスイッチＳＷ２とを含む。第１のスイッチＳＷ１は、第１の端子ＬＩＯ２１と第２の端子ＬＩＯ２２との間に接続され、第２ノッチフィルタスイッチＳＷ２は、第１の端子ＬＩＯ２１と第３の端子ＧＮＤ２３との間に接続されている。図１（ａ）と同様に、第１のスイッチＳＷ１及び第２のスイッチＳＷ２はＭＯＳトランジスタであるのが好ましい。
【００４１】
インダクタＬ３１の他端には第２の負荷回路３７とコンデンサＣ３２が接続され、その接続点は、基本回路１０の端子ＶＳ２４を介して検出回路１３に接続される。検出回路の検出信号ｓｉｇ１は制御回路１２に入力される。制御回路１２の制御信号ｓｉｇ２はスイッチ回路１１に入力される。なお、コンデンサＣ３３は入力電圧ＶＩＮを安定化させるために接続されているものである。
【００４２】
要するに、図１（ａ）の昇圧型スイッチング電源回路１００ａと図１（ｂ）の降圧型スイッチング電源回路１００ｂとは、いずれも同じ基本回路１０を含んでおり全体としても略同じ回路構成であるが、入力電圧ＶＩＮの端子と、負荷回路（第１の負荷回路３６、第２の負荷回路３７）とが入れ替わるところが異なる。
【００４３】
図１（ｂ）の降圧型スイッチング電源回路１００ｂに含まれる制御回路１２は、図１（ａ）の昇圧型スイッチング電源回路１００ａに含まれるものと同じであり、図２に示すものである。
【００４４】
１．４．降圧型スイッチング電源回路の動作
次に、図１（ｂ）の降圧型スイッチング電源回路１００ｂの動作を説明する。降圧型スイッチング電源回路１００ｂに含まれる基本回路１０の検出回路１３が、入力電圧ＶＩＮが端子ＶＳ２４に入力電圧ＶＩＮが供給されていないことを検出すると、検出信号ｓｉｇ１を“Ｈ”レベルにして制御回路１２に入力する。このとき、図２の制御回路１２においては、検出信号ｓｉｇ１が“Ｈ”レベルになると、第２の論理否定回路Ｎｔ４７を介して“Ｌ”レベル信号を与えられる（昇圧制御回路４０の）第１の誤差増幅回路Ｅａ４４及び第１のコンパレータＣｐ４５は動作を停止する。更に、検出信号ｓｉｇ１が“Ｈ”レベルになると、第１の否定論理和回路４６は常に“Ｌ”レベルを出力する。したがって、制御回路１２のうち降圧制御回路５０のみが動作して、その出力が制御回路１２の出力となる。
【００４５】
降圧制御回路５０は、降圧動作時の出力電圧ＶＯ２を端子ＶＳ２４にて取り込み、第３の抵抗Ｒｆｂ５１と第４の抵抗Ｒｆｂ５２とで分圧し、分圧電圧を第２の誤差増幅回路Ｅａ５４に入力する。第２の誤差増幅回路Ｅａ５４は、（ＶＯ２の）分圧電圧が第２の基準電圧Ｖｒｅｆ５３より小さければ出力電圧を大きく設定し、（ＶＯ２の）分圧電圧が第２の基準電圧Ｖｒｅｆ５３より大きければ出力電圧を小さく設定する。第２のコンパレータＣｐ５５は、第２の誤差増幅回路Ｅａ５４の出力電圧と三角波発生回路４８から出力される三角波とを比較し、両者の大小関係を示す信号を出力する。その大小関係を示す信号は、第２の否定論理和回路Ｎｒ５６を介して出力回路Ｎｒ４９に入力される。
【００４６】
つまり、第２の誤差増幅回路Ｅａ５４の出力電圧が、三角波発生回路４８から出力される三角波よりも大きいと、第２のコンパレータＣｐ５５の出力は“Ｈ”となり出力回路Ｎｒ４９は“Ｌ”を出力する。このとき、図１（ｂ）におけるスイッチ回路１１の第１のスイッチＳＷ１はオンし、第２のスイッチＳＷ２はオフして、インダクタＬ３１は入力電圧ＶＩＮの端子と第１の端子ＬＩＯ２１間に接続されて、インダクタＬ３１にエネルギが充電される。
【００４７】
また、第２の誤差増幅回路Ｅａ５４の出力電圧が、三角波発生回路４８から出力される三角波よりも小さいと、第２のコンパレータＣｐ５５の出力は“Ｌ”となり出力回路Ｎｒ４９は“Ｈ”を出力する。このとき、図１（ｂ）におけるスイッチ回路１１の第１のスイッチＳＷ１はオフし、第２のスイッチＳＷ２はオンして、インダクタＬ３１は第１の端子ＬＩＯ２１と第３の端子ＧＮＤ間に接続されて、インダクタＬ３１からエネルギが放電される。
【００４８】
従って、図１（ｂ）に示す降圧型スイッチング電源回路１００ｂ、及び図２に示す制御回路１２において、出力電圧ＶＯ２が低下してその分圧電圧が第２の基準電圧Ｖｒｅｆ５３よりも低くなると、第２の誤差増幅回路Ｅａ５４の出力電圧は上昇する。第２の誤差増幅回路Ｅａ５４の出力電圧が上昇すると、第２の誤差増幅回路Ｅａ５４の出力電圧が三角波発生回路４８から出力される三角波（の電圧）よりも大きい期間が長くなる。そうすると、インダクタＬ３１にエネルギが充電される時間がより長くなり、出力電圧ＶＯ２は昇圧レギュレーションされて所定の電圧に戻ろうとすることになる。
【００４９】
逆に、出力電圧ＶＯ２が上昇してその分圧電圧が第２の基準電圧Ｖｒｅｆ５３よりも高くなると、第２の誤差増幅回路Ｅａ５４の出力電圧は低下する。第２の誤差増幅回路Ｅａ５４の出力電圧が低下すると、第２の誤差増幅回路Ｅａ５４の出力電圧が三角波発生回路４８から出力される三角波（の電圧）よりも大きい期間が短くなる。そうすると、インダクタＬ３１からエネルギが放電される時間がより長くなり、出力電圧ＶＯ２は高圧レギュレーションされて所定の電圧に戻ろうとすることになる。このようにして、入力電圧ＶＩＮは所定の出力電圧値に降圧されることになる。
【００５０】
図１（ｂ）に示す降圧型スイッチング電源回路１００ｂが動作するときは、昇圧制御回路４０は動作を停止しており電力を消費しない。また、昇圧制御回路４０は、出力回路Ｎｒ４９には常に“Ｌ”レベルを出力しているため、降圧制御回路５０の動作を妨げることはない。
【００５１】
１．４．入力電圧と出力電圧との大小関係を踏まえた動作
入力電圧と出力電圧との大小関係を考慮すると、本発明の第１の実施形態に係るスイッチング電源回路の動作は以下のようになる。
【００５２】
出力電圧が入力電圧よりも大きいことが予め分かっているシステムに対して、本発明の第１の実施形態に係るスイッチング電源回路を採用する場合、基本回路１０を含む、図１（ａ）に示す昇圧型スイッチング電源回路１００ａの構成を採ることになる。その場合、端子ＶＳ２４に入力電圧ＶＩＮが供給されていることを検出回路１３が検出し、その検出回路１３の検出信号ｓｉｇ１は“Ｌ”レベルに設定され制御回路１２に入力される。このとき、図２に示す制御回路１２において検出信号ｓｉｇ１が“Ｌ”レベルに設定されると、降圧制御回路５０の第２の誤差増幅回路Ｅａ５４及び第２のコンパレータＣｐ５５は動作を停止し、第１の論理否定回路Ｎｔ５７の出力は“Ｈ”レベルとなり、第２の否定論理和回路Ｎｒ５６は常に“Ｌ”レベルを出力する。従って、昇圧制御回路４０のみが動作して、その出力が制御回路１２の出力となり、昇圧制御回路４０は出力電圧ＶＯ１を入力電圧より大きな所定の電圧に昇圧して出力する。
【００５３】
逆に、出力電圧が入力電圧よりも小さいことが予め分かっているシステムに対して、本発明の第１の実施形態に係るスイッチング電源回路を採用する場合、基本回路１０を含む、図１（ｂ）に示す降圧型スイッチング電源システム回路１００ｂの構成を採ることになる。その場合、端子ＶＳ２４に入力電圧ＶＩＮが供給されていないことを検出回路１３が検出し、その検出回路１３の検出信号ｓｉｇ１は“Ｈ”レベルに設定され制御回路１２に入力される。このとき、図２に示す制御回路１２において検出信号ｓｉｇ１が“Ｈ”レベルに設定されると、昇圧制御回路４０の第１の誤差増幅回路Ｅａ４４及び第１のコンパレータＣｐ４５は動作を停止し、第１の否定論理和回路Ｎｒ４６は常に”Ｌ”レベルを出力する。従って、降圧制御回路５０のみが動作して、その出力が制御回路１２の出力となり、降圧制御回路５０は出力電圧ＶＯ２を入力電圧よりも小さな所定の電圧に降圧して出力する。
【００５４】
以上のことから明らかなように、図１に示す昇圧型スイッチング電源回路１００ａと降圧型スイッチング電源回路１００ｂは、いずれも基本回路１０を含み全体として略同じ回路構成であることから、本発明を利用すれば、同一のスイッチング電源回路を実質的に昇圧型及び降圧型として構成・動作させることができる。よって、スイッチング電源回路の開発工数を削減できる。
【００５５】
更に、従来の昇降圧型のスイッチング電源回路において、昇圧時に変換効率を低下させる要因である降圧用のスイッチ、及び、降圧時に変換効率を低下させる要因である昇圧用のスイッチが、本発明に係るスイッチング電源回路では備わらない。つまり、本発明に係るスイッチング電源回路内には不必要な回路部分が存在することがなく、従って不必要な回路部分による変換効率の低下を招くことがない。
【００５６】
２．第２の実施形態
図３は、本発明の第２の実施形態に係るスイッチング電源回路の回路図である。図１と同様に、図３（ａ）に示すスイッチング電源回路は昇圧型スイッチング電源回路２００ａであり、図３（ｂ）に示すスイッチング電源回路は降圧型スイッチング電源回路２００ｂであり、昇圧型スイッチング電源回路２００ａと降圧型スイッチング電源回路２００ｂとは、いずれも同じ基本回路２０を含んでおり全体として略同じ回路構成である。
【００５７】
ここで第２の実施形態に係るスイッチング電源回路は、第１の実施形態に係るスイッチング電源回路と略同一である。従って、同一部位には同一符号を付して説明を省略する。
【００５８】
図３に示すスイッチング電源回路における、図１に示すスイッチング電源回路との違いは、基本回路２０において、検出回路１３が備わらず、端子ＳＩＧが追加されたことである。つまり、端子ＳＩＧを介して外部信号ｓｉｇ１として外部から任意に信号を入力することで、制御回路１２において昇圧動作と降圧動作とを切替えることができる。
【００５９】
図１に示すスイッチング電源回路では、仮に動作中に端子ＶＳ２４にてノイズが発生するようなことがあれば、そのノイズによって検出回路１３が誤動作し、検出信号ｓｉｇ１に誤った信号が出力され制御回路１２が誤動作する可能性も想定され得る。第２の実施形態に係るスイッチング電源回路ではかような誤動作の発生を防止できることになる。
【符号の説明】
【００６０】
１０、２０・・・基本回路、１１・・・スイッチ回路、１２・・・制御回路、１３・・・検出回路、３６・・・第１の負荷回路、３７・・・第２の負荷回路、４０・・・昇圧制御回路、４８・・・三角波発生回路、５０・・・降圧制御回路、１００ａ、２００ａ・・・昇圧型スイッチング電源回路、１００ｂ、２００ｂ・・・降圧型スイッチング電源回路。
【先行技術文献】
【特許文献】
【００６１】
【特許文献１】特許第３７８７７８５号公報
【図１】
2011103744.tif 000003
【図２】
2011103744.tif 000004
【図３】
2011103744.tif 000005
【図４】
2011103744.tif 000006