(57)【要約】【課題】酸化物半導体を用いたｐチャネル型トランジスタを提供することを目的の一とする。また、酸化物半導体を用いたｎチャネル型トランジスタとｐチャネル型トランジスタとのＣＭＯＳ（相補型金属酸化物半導体）構造を提供することを目的の一とする。【解決手段】ゲート電極層と、ゲート絶縁層と、酸化物半導体層と、前記酸化物半導体層と接するソース電極層及びドレイン電極層とを含み、前記酸化物半導体層に用いる酸化物半導体の電子親和力をχ（ｅＶ）、バンドギャップをＥｇ（ｅＶ）とすると、前記ソース電極層及び前記ドレイン電極層に用いる導電体の仕事関数φｍは、φｍ＞χ＋Ｅｇ／２を満たし、かつ、χ＋Ｅｇ−φｍで表される正孔に対する障壁φＢＰは０．２５ｅＶ未満である、酸化物半導体を用いたｐチャネル型トランジスタを提供する。【選択図】図１
2011139049.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極層と、ゲート絶縁層と、酸化物半導体層と、前記酸化物半導体層と接するソース電極層及びドレイン電極層とを含むトランジスタを有し、
前記酸化物半導体層に用いる酸化物半導体の電子親和力をχ（ｅＶ）、バンドギャップをＥｇ（ｅＶ）とすると、
前記ソース電極層及び前記ドレイン電極層に用いる導電体の仕事関数φｍは、φｍ＞χ＋Ｅｇ／２を満たし、
かつ、χ＋Ｅｇ−φｍで表される正孔に対する障壁φＢＰは０．２５ｅＶ未満であることを特徴とする半導体装置。
【請求項２】
ゲート電極層と、ゲート絶縁層と、インジウム、ガリウム、又は亜鉛の少なくとも一種含む酸化物半導体層と、前記酸化物半導体層と接するソース電極層及びドレイン電極層とを含むトランジスタを有し、
前記酸化物半導体層に用いる酸化物半導体の電子親和力をχ（ｅＶ）、バンドギャップをＥｇ（ｅＶ）とすると、
前記ソース電極層及び前記ドレイン電極層に用いる導電体の仕事関数φｍは、φｍ＞χ＋Ｅｇ／２を満たし、
かつ、χ＋Ｅｇ−φｍで表される正孔に対する障壁φＢＰは０．２５ｅＶ未満であることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、前記導電体は金属酸化物であることを特徴とする半導体装置。
【請求項４】
第１のゲート電極層と、第１のゲート絶縁層と、第１の酸化物半導体層と、前記第１の酸化物半導体層と接する第１のソース電極層及び第１のドレイン電極層とを含むｐチャネル型トランジスタと、
第２のゲート電極層と、第２のゲート絶縁層と、第２の酸化物半導体層と、前記第２の酸化物半導体層と接する第２のソース電極層及び第２のドレイン電極層とを含むｎチャネル型トランジスタとを有し、
前記第１の酸化物半導体層に用いる第１の酸化物半導体の電子親和力をχ１（ｅＶ）、バンドギャップをＥｇ１（ｅＶ）とすると、
前記第１のソース電極層及び前記第１のドレイン電極層に用いる第１の導電体の仕事関数φｍ１は、φｍ１＞χ１＋Ｅｇ１／２を満たし、
かつ、χ１＋Ｅｇ１−φｍ１で表される正孔に対する障壁φＢＰ１は０．２５ｅＶ未満であることを特徴とする半導体装置。
【請求項５】
第１のゲート電極層と、第１のゲート絶縁層と、第１の酸化物半導体層と、前記第１の酸化物半導体層と接する第１のソース電極層及び第１のドレイン電極層とを含むｐチャネル型トランジスタと、
第２のゲート電極層と、第２のゲート絶縁層と、第２の酸化物半導体層と、前記第２の酸化物半導体層と接する第２のソース電極層及び第２のドレイン電極層とを含むｎチャネル型トランジスタとを有し、
前記第１の酸化物半導体層に用いる第１の酸化物半導体の電子親和力をχ１（ｅＶ）、バンドギャップをＥｇ１（ｅＶ）とすると、
前記第１のソース電極層及び前記第１のドレイン電極層に用いる第１の導電体の仕事関数φｍ１は、φｍ１＞χ１＋Ｅｇ１／２を満たし、
かつ、χ１＋Ｅｇ１−φｍ１で表される正孔に対する障壁φＢＰ１は０．２５ｅＶ未満であり、
前記第１の酸化物半導体層に用いる第１の酸化物半導体と前記第２の酸化物半導体層に用いる第２の酸化物半導体とは同じ材料であることを特徴とする半導体装置。
【請求項６】
請求項４又は請求項５において、前記第１の導電体は金属酸化物であり、第２のソース電極層及び第２のドレイン電極層に用いる第２の導電体は金属であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
酸化物半導体を用いる半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。薄膜トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が公知であるが、その他の材料として酸化物半導体が注目されている。
【０００４】
酸化物半導体の材料としては、酸化亜鉛又は酸化亜鉛を成分とするものが知られている。そして、電子キャリア濃度が１０１８／ｃｍ３未満である非晶質酸化物（酸化物半導体）なるもので形成された薄膜トランジスタが開示されている（特許文献１乃至３参照。）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１６５５２７号公報
【特許文献２】特開２００６−１６５５２８号公報
【特許文献３】特開２００６−１６５５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
薄膜トランジスタを用いた半導体装置において、その回路設計に自由度を持たせ、高機能化、高信頼性化を達成するためには、ｎチャネル型トランジスタ及びｐチャネル型トランジスタという両方の極性を有するトランジスタが必要とされている。しかし、酸化物半導体を用いたｐチャネル型トランジスタは実用化レベルの特性の実現するのはまだ困難とされている。
【０００７】
このような問題に鑑み、本発明の一形態は、酸化物半導体を用いたｐチャネル型トランジスタを提供することを目的の一とする。
【０００８】
また、本発明の一形態は、酸化物半導体を用いたｎチャネル型トランジスタとｐチャネル型トランジスタとのＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を提供することを目的の一とする。
【０００９】
また、本発明の一形態は、酸化物半導体を含むトランジスタを用いた高機能、高信頼性の半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
【００１０】
本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（Ｉ型）とし、又は真性型とせんとしたものである。すなわち、不純物を添加してＩ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたＩ型（真性半導体）又はそれに近づけることを特徴としている。従って、酸化物半導体層は、高純度化及び電気的にＩ型（真性）化された酸化物半導体層である。
【００１１】
従って、本明細書で用いる酸化物半導体層は、Ｎ型、Ｐ型という定義はあてはまらず、キャリアが通過する通路として機能する。よってｎチャネル型トランジスタ（ＮＭＯＳトランジスタともいう）もｐチャネル型トランジスタ（ＰＭＯＳトランジスタともいう）もＩ型（真性）酸化物半導体層を用いて作製することができ、酸化物半導体層と接するソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍを制御することによってｎチャネル型トランジスタ、ｐチャネル型トランジスタを決定する。
【００１２】
ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍが、φｍ＞酸化物半導体の電子親和力χ＋酸化物半導体のエネルギーギャップＥｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、ｐチャネル型トランジスタを得ることができる。
【００１３】
φｍ−χで表される電子に対する障壁φＢｎより、χ＋Ｅｇ−φｍで表される正孔に対する障壁φＢｐが小さければ（φＢｎ＞φＢｐ）正孔が注入されやすい。
【００１４】
よって、ｐチャネル型トランジスタとするには、ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍは、φｍ＞χ＋Ｅｇ／２を満たす必要がある。
【００１５】
また、正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満であるとｐチャネル型トランジスタとして良好なオン電流特性を示すことができる。
【００１６】
以上のことから、ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍを、φｍ＞χ＋Ｅｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、正孔はソース電極層の導電体から酸化物半導体へ注入され、酸化物半導体を通過してドレイン電極層の導電体へ到達する。従ってｐチャネル型トランジスタとして動作することができる。
【００１７】
酸化物半導体膜としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導体膜にＳｉＯ２を含んでもよい。
【００１８】
また、酸化物半導体膜は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする。
【００１９】
例えば、上記ｐチャネル型トランジスタのソース電極層及びドレイン電極層に用いる導電体としては、酸化錫（ＳｎＯ）、ＬａＣｕＯＣｈ（Ｃｈ＝カルコゲン、Ｓ、Ｓｅなど）、ＣｕＡＯ２（Ａ＝Ｂ、Ａｌ、Ｇａ、Ｉｎなど）、ＳｒＣｕ２Ｏ２、ＮｉＯ、Ｃｕ２Ｏ、ＣｕＯなどの金属酸化物を用いることができる。また該金属酸化物の導電性を上げるために、不純物を添加してもよい。例えば、Ｍｇを添加したＬａＣｕＯＣｈや、Ｌｉを添加したＮｉＯを用いることができる。
【００２０】
本明細書で開示する発明の構成の一形態は、ゲート電極層と、ゲート絶縁層と、酸化物半導体層と、酸化物半導体層と接するソース電極層及びドレイン電極層とを含むトランジスタを有し、酸化物半導体層に用いる酸化物半導体の電子親和力をχ（ｅＶ）、バンドギャップをＥｇ（ｅＶ）とすると、ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍは、φｍ＞χ＋Ｅｇ／２を満たし、かつ、χ＋Ｅｇ−φｍで表される正孔に対する障壁φＢＰは０．２５ｅＶ未満である半導体装置である。
【００２１】
本明細書で開示する発明の構成の他の一形態は、ゲート電極層と、ゲート絶縁層と、インジウム、ガリウム、又は亜鉛の少なくとも一種含む酸化物半導体層と、酸化物半導体層と接するソース電極層及びドレイン電極層とを含むトランジスタを有し、酸化物半導体層に用いる酸化物半導体の電子親和力をχ（ｅＶ）、バンドギャップをＥｇ（ｅＶ）とすると、ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍは、φｍ＞χ＋Ｅｇ／２を満たし、かつ、χ＋Ｅｇ−φｍで表される正孔に対する障壁φＢＰは０．２５ｅＶ未満である半導体装置である。
【００２２】
本明細書で開示する発明の構成の他の一形態は、第１のゲート電極層と、第１のゲート絶縁層と、第１の酸化物半導体層と、第１の酸化物半導体層と接する第１のソース電極層及び第１のドレイン電極層とを含むｐチャネル型トランジスタと、第２のゲート電極層と、第２のゲート絶縁層と、第２の酸化物半導体層と、第２の酸化物半導体層と接する第２のソース電極層及び第２のドレイン電極層とを含むｎチャネル型トランジスタとを有し、第１の酸化物半導体層に用いる第１の酸化物半導体の電子親和力をχ１（ｅＶ）、バンドギャップをＥｇ１（ｅＶ）とすると、第１のソース電極層及び第１のドレイン電極層に用いる第１の導電体の仕事関数φｍ１は、φｍ１＞χ１＋Ｅｇ１／２を満たし、かつ、χ１＋Ｅｇ１−φｍ１で表される正孔に対する障壁φＢＰ１は０．２５ｅＶ未満である半導体装置である。
【００２３】
本明細書で開示する発明の構成の他の一形態は、第１のゲート電極層と、第１のゲート絶縁層と、第１の酸化物半導体層と、第１の酸化物半導体層と接する第１のソース電極層及び第１のドレイン電極層とを含むｐチャネル型トランジスタと、第２のゲート電極層と、第２のゲート絶縁層と、第２の酸化物半導体層と、第２の酸化物半導体層と接する第２のソース電極層及び第２のドレイン電極層とを含むｎチャネル型トランジスタとを有し、第１の酸化物半導体層に用いる第１の酸化物半導体の電子親和力をχ１（ｅＶ）、バンドギャップをＥｇ１（ｅＶ）とすると、第１のソース電極層及び第１のドレイン電極層に用いる第１の導電体の仕事関数φｍ１は、φｍ１＞χ１＋Ｅｇ１／２を満たし、かつ、χ１＋Ｅｇ１−φｍ１で表される正孔に対する障壁φＢＰ１は０．２５ｅＶ未満であり、第１の酸化物半導体層に用いる第１の酸化物半導体と第２の酸化物半導体層に用いる第２の酸化物半導体とは同じ材料である半導体装置である。
【００２４】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
【発明の効果】
【００２５】
ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍが、φｍ＞酸化物半導体の電子親和力χ＋酸化物半導体のエネルギーギャップＥｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、ｐチャネル型トランジスタ（ＰＭＯＳトランジスタ）を得ることができる。
【００２６】
また、本発明の一形態は、酸化物半導体を用いたｎチャネル型トランジスタとｐチャネル型トランジスタとのＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を提供することができる。
【００２７】
また、本発明の一形態は、酸化物半導体を含むｐチャネル型トランジスタ、及びｎチャネル型トランジスタを有し、その両方の極性を用いた高機能、高信頼性の半導体装置を提供することができる。
【図面の簡単な説明】
【００２８】
【図１】図６に示すＯ−Ｐ断面におけるエネルギーバンド図（模式図）。
【図２】真空準位と導電体の仕事関数（φｍ）、酸化物半導体の電子親和力（χ）の関係を示す図。
【図３】計算結果によるトランジスタのゲート、ソース間電圧（Ｖｇｓ）−ソース、ドレイン間電流（Ｉｄｓ）（Ｖｇｓ−Ｉｄｓ）特性を示す図。
【図４】計算結果によるトランジスタのゲート、ソース間電圧（Ｖｇｓ）−ソース、ドレイン間電流（Ｉｄｓ）（Ｖｇｓ−Ｉｄｓ）特性を示す図。
【図５】計算結果によるトランジスタのゲート、ソース間電圧（Ｖｇｓ）が５Ｖの時のドレイン電流（Ｉｄｓ）値とχ＋Ｅｇ−φｍで表される正孔に対する障壁φＢｐの関係を示す図。
【図６】半導体装置を説明する図。
【図７】半導体装置を説明する図。
【図８】半導体装置を説明する図。
【図９】半導体装置を説明する図。
【図１０】半導体装置を説明する図。
【図１１】半導体装置を説明する図。
【図１２】半導体装置の作製方法を説明する図。
【図１３】半導体装置の作製方法を説明する図。
【図１４】半導体装置の作製方法を説明する図。
【図１５】半導体装置を説明する図。
【図１６】半導体装置を説明する図。
【図１７】電子機器を示す図。
【図１８】電子機器を示す図。
【図１９】電子機器を示す図。
【図２０】電子機器を示す図。
【発明を実施するための形態】
【００２９】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３０】
（実施の形態１）
本実施の形態では、酸化物半導体を用いたｐチャネル型トランジスタの一形態を示す。
【００３１】
本明細書で用いる酸化物半導体層は、高純度化及び電気的にＩ型（真性）化された酸化物半導体層である。
【００３２】
酸化物半導体層を用いるトランジスタの電気的特性変動を抑止するため、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層は高純度化及び電気的にＩ型（真性）化されている。
【００３３】
よって酸化物半導体中の水素は少なければ少ないほどよく、酸化物半導体に含まれる水素は好ましくは１×１０１６／ｃｍ３未満であり、酸化物半導体に含まれる水素はゼロに近いほど極力除去されている。
【００３４】
また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
【００３５】
酸化物半導体中にキャリアが極めて少ないため、逆方向にバイアスをかけてＩＶ特性を測定した際のトランジスタの特性では、オフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。Ｎチャネル型トランジスタの場合、オフ電流（リーク電流ともいう）とは、−１Ｖ〜−１０Ｖの間のいずれかのゲート電圧を印加した場合のトランジスタのソース、ドレイン間を流れる電流のことであり、本明細書に開示する酸化物半導体を用いたトランジスタは、チャネル幅（ｗ）が１μｍあたりの電流値が１００ａＡ／μｍ以下、好ましくは１０ａＡ／μｍ以下、さらに好ましくは１ａＡ／μｍ以下である。
【００３６】
上記水素の濃度範囲は、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で得られたもの、またはそのデータに基づいて得られる。また、キャリア濃度はホール効果測定により求めることができる。ホール効果測定器の例として、比抵抗／ホール測定システムＲｅｓｉＴｅｓｔ８３１０（東陽テクニカ製）を挙げることができる。比抵抗／ホール測定システムＲｅｓｉＴｅｓｔ８３１０は、磁場の向きと大きさを一定の周期で変化させ、それと同期してサンプルに現れるホール起電圧のみを検出するＡＣ（交流）ホール測定が可能であり、移動度が小さくて抵抗率の高い材料についても、ホール起電圧を検出できる。
【００３７】
また、酸化物半導体層中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物も低減する。
【００３８】
酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、トランジスタの動作を良好なものとすることができる。
【００３９】
従って、本明細書で用いる酸化物半導体層は、Ｎ型、Ｐ型という定義はあてはまらず、キャリアが通過する通路として機能する。よってｎチャネル型トランジスタ（ＮＭＯＳトランジスタともいう）もｐチャネル型トランジスタ（ＰＭＯＳトランジスタともいう）もＩ型（真性）酸化物半導体層を用いて作製することができ、酸化物半導体層と接するソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍを制御することによってｎチャネル型トランジスタ、ｐチャネル型トランジスタを決定する。
【００４０】
以下、ソース電極層及びドレイン電極層に用いる導電体の仕事関数による酸化物半導体層への電子／正孔注入性の変化、それによるＭＯＳトランジスタの極性（Ｎ型かＰ型か）の変化について二次元デバイスシミュレータを用いて計算を行った結果を示す。なお、ここでは、デバイスシミュレータとしてＳｉｌｖａｃｏ社のＡｔｌａｓを用いた。
【００４１】
ソース電極層又はドレイン電極層の導電体と酸化物半導体層の酸化物半導体（ＯＳ（ｉ）と示す）との接合部におけるバンド構造の概念を図２（Ａ）（Ｂ）に示す。図２（Ａ）（Ｂ）において、導電体の仕事関数はφｍ（ｅＶ）、酸化物半導体の電子親和力はχ（ｅＶ）、価電子帯の準位はＥｖ、伝導帯の準位はＥｃ、エネルギーギャップはＥｇ（ｅＶ）で示している。図２においては、φｍ＞χの導電体と酸化物半導体の場合を示している。図２（Ａ）に、真空準位と導電体の仕事関数φｍと、酸化物半導体の電子親和力χとの関係を示す。
【００４２】
従来の酸化物半導体は一般にＮ型であり、その場合のフェルミ準位（Ｅｆ）は、バンドギャップ中央に位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化物半導体において水素はドナーでありＮ型化する一つの要因であることが知られている。
【００４３】
これに対して本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（Ｉ型）とし、又は真性型とせんとしたものである。すなわち、不純物を添加してＩ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたＩ型（真性半導体）又はそれに近づけることを特徴としている。そうすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
【００４４】
図２（Ｂ）に、導電体から酸化物半導体側へ流れる、φｍ−χで表される電子に対する障壁φＢｎと、χ＋Ｅｇ−φｍで表される正孔に対する障壁φＢｐの関係を示す。図２（Ｂ）より分かるように、電子に対する障壁φＢｎより正孔に対する障壁φＢｐが大きければ（φＢｎ＜φＢｐ）電子が注入されやすく、逆に電子に対する障壁φＢｎより正孔に対する障壁φＢｐが小さければ（φＢｎ＞φＢｐ）正孔が注入されやすい。ソース電極層の導電体から酸化物半導体へ注入された電子、又は正孔は酸化物半導体を通過してドレイン電極層の導電体へ到達する。
【００４５】
ソース電極層及びドレイン電極層の導電体の仕事関数φｍが、φｍ＝χ＋Ｅｇの場合と、φｍ＝χの場合におけるトランジスタのゲート、ソース間電圧（Ｖｇｓ）−ソース、ドレイン間電流（Ｉｄｓ）（Ｖｇｓ−Ｉｄｓ）特性の変化を計算した結果を図３に示す。なお酸化物半導体としてはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を例とし、電子親和力χは４．３ｅＶ、エネルギーギャップＥｇは３．１５ｅＶとした。また、トランジスタの構造は図６で示すように、酸化物半導体層１０３と接してソース電極層１０５ａ、ドレイン電極層１０５ｂが設けられ、酸化物半導体層１０３、ソース電極層１０５ａ、及びドレイン電極層１０５ｂを覆うようにゲート絶縁層１０２が設けられ、さらにゲート絶縁層１０２上にゲート電極層１０１が設けられているトップゲート構造のプレーナ型トランジスタとした。なお、酸化物半導体層１０３の膜厚（ｄＯＳ）は２００ｎｍ、ゲート絶縁層１０２の膜厚（ｄＧＩ）は１００ｎｍ、比誘電率４．０、チャネル長（Ｌ）は１０μｍ、チャネル幅（Ｗ）は１μｍとし、ゲート、ドレイン間電圧（Ｖｄｓ）は０．１Ｖの場合のＶｇｓ−Ｉｄｓ特性を計算した。
【００４６】
図３に示すように、φｍ＜χ＋Ｅｇ／２であるφｍ＝χでは正のゲートバイアスで電流値が増加するＮ型の特性が、一方φｍ＞χ＋Ｅｇ／２であるφｍ＝χ＋Ｅｇでは負のゲートバイアスで電流値が増加するＰ型の特性が現れているのがわかる。
【００４７】
つまり、ｐチャネル型トランジスタとするには、ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍは、φｍ＞χ＋Ｅｇ／２を満たす必要がある。
【００４８】
上記φｍ＞χ＋Ｅｇ／２を満たす仕事関数φｍの範囲内で、数値を変えたときのトランジスタのＶｇｓ−Ｉｄｓ特性の変化を図４に示す。図４において、仕事関数φｍが７．５ｅＶのＶｇｓ−Ｉｄｓ特性は黒い菱形のドット、７．４５ｅＶのＶｇｓ−Ｉｄｓ特性は黒い四角形のドット、７．２５ｅＶのＶｇｓ−Ｉｄｓ特性はばつ印のドット、７．２ｅＶのＶｇｓ−Ｉｄｓ特性は米印のドット、７．１５ｅＶのＶｇｓ−Ｉｄｓ特性は黒い三角形のドットで示してある。
【００４９】
また、図４におけるゲート、ソース間電圧（Ｖｇｓ）が５Ｖの時のドレイン電流（Ｉｄｓ）値とχ＋Ｅｇ−φｍで表される正孔に対する障壁φＢｐの関係を図５に示す。
【００５０】
図５に示すように、正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満であるとｐチャネル型トランジスタとして良好なオン電流特性を示すことが確認できる。
【００５１】
図１（Ａ）乃至（Ｃ）にエネルギーバンド図（模式図）を示す。図１（Ａ）にソース電極層又はドレイン電極層である導電体と酸化物半導体層（ＯＳ（ｉ））との接合前のバンド図を示す。図１に示すトランジスタは、仕事関数φｍが、φｍ＞χ＋Ｅｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満の条件を満たすφｍ＝χ＋Ｅｇである、正孔がソース電極層から半導体層の価電子帯（Ｅｖ）を通過してドレイン電極層に到達することで動作するｐチャネル型トランジスタである。
【００５２】
図１（Ｂ）（Ｃ）は、図６に示すＯ−Ｐ断面におけるエネルギーバンド図（模式図）を示す。図１（Ｂ）はソース電極層（Ｓ）、酸化物半導体層（ＯＳ（ｉ））、及びドレイン電極層（Ｄ）を接合し、ソースとドレインの間の電圧を等電位（Ｖｄｓ＝０Ｖ）とした場合を示し、図１（Ｃ）はソースに対しドレインに負の電位（Ｖｄｓ＜０）を加えた場合を示す。
【００５３】
図１（Ｃ）に示すように、ソース電極層及びドレイン電極層の仕事関数φｍを適切に選ぶことによって、正孔を効率的に注入し、流すことができる。またバンドギャップが広いため電子の注入障壁が高い、そのためゲートに逆バイアスを印加したときのリーク電流（オフ電流）を抑えることができる。
【００５４】
以上のことから、ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍを、φｍ＞χ＋Ｅｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、ｐチャネル型トランジスタ（ＰＭＯＳトランジスタ）を得ることができる。
【００５５】
酸化物半導体膜としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導体膜にＳｉＯ２を含んでもよい。
【００５６】
また、酸化物半導体膜は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする。
【００５７】
例えば、上記ｐチャネル型トランジスタのソース電極層及びドレイン電極層に用いる導電体としては、酸化錫（ＳｎＯ）、ＬａＣｕＯＣｈ（Ｃｈ＝カルコゲン、Ｓ、Ｓｅなど）、ＣｕＡＯ２（Ａ＝Ｂ、Ａｌ、Ｇａ、Ｉｎなど）、ＳｒＣｕ２Ｏ２、ＮｉＯ、Ｃｕ２Ｏ、ＣｕＯなどの金属酸化物を用いることができる。また該金属酸化物の導電性を上げるために、不純物を添加してもよい。例えば、Ｍｇを添加したＬａＣｕＯＣｈや、Ｌｉを添加したＮｉＯを用いることができる。ソース電極層及びドレイン電極層はスパッタリング法や真空蒸着法で形成すればよい。
【００５８】
以上のことから、ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍが、φｍ＞酸化物半導体の電子親和力χ＋酸化物半導体のエネルギーギャップＥｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、ｐチャネル型トランジスタ（ＰＭＯＳトランジスタ）を得ることができる。
【００５９】
従って、酸化物半導体を含むｐチャネル型トランジスタ、及びｎチャネル型トランジスタを有し、その両方の極性を用いた高機能、高信頼性の半導体装置を提供することができる。
【００６０】
（実施の形態２）
本実施の形態では、本明細書に開示するｐチャネル型トランジスタに適用できるトランジスタの他の構造の例を示す。
【００６１】
図７（Ａ）（Ｂ）に半導体装置の平面及び断面構造の一例を示す。図７（Ａ）（Ｂ）に示すトランジスタ４５０は、ボトムゲート構造の薄膜トランジスタの一つであり、逆スタガ型薄膜トランジスタともいう。図７（Ａ）はボトムゲート構造のトランジスタ４５０の平面図であり、図７（Ｂ）は図７（Ａ）の線Ｃ１−Ｃ２における断面図である。トランジスタ４５０はｐチャネル型トランジスタである。
【００６２】
トランジスタ４５０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、トランジスタ４５０を覆い、酸化物半導体層４０３に積層する絶縁層４０７が設けられている。絶縁層４０７上にはさらに保護絶縁層４０９が形成されている。
【００６３】
図８に半導体装置の断面構造の他の一例を示す。図８に示すトランジスタ３６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。トランジスタ３６０はｐチャネル型トランジスタである。
【００６４】
トランジスタ３６０は、絶縁表面を有する基板３２０上に、ゲート電極層３６１、ゲート絶縁層３２２、酸化物半導体層３６２、酸化物半導体層３６２のチャネル形成領域を覆うチャネル保護層として機能する絶縁層３６６、ソース電極層３６５ａ、及びドレイン電極層３６５ｂを含む。また、トランジスタ３６０を覆い、保護絶縁層３２３が形成されている。
【００６５】
図９に半導体装置の断面構造の他の一例を示す。トランジスタ３５０はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板３４０上に、ゲート電極層３５１、ゲート絶縁層３４２、ソース電極層３５５ａ、ドレイン電極層３５５ｂ、及び酸化物半導体層３５２を含む。また、トランジスタ３５０を覆い、酸化物半導体層３５２に接する絶縁層３５６が設けられている。絶縁層３５６上にはさらに保護絶縁層３４３が形成されている。トランジスタ３５０はｐチャネル型トランジスタである。
【００６６】
トランジスタ３５０は、トランジスタ３５０を含む領域全てにおいてゲート絶縁層３４２が存在し、ゲート絶縁層３４２と絶縁表面を有する基板である基板３４０の間にゲート電極層３５１が設けられている。ゲート絶縁層３４２上にはソース電極層３５５ａ、ドレイン電極層３５５ｂが設けられている。そして、ゲート絶縁層３４２、及びソース電極層３５５ａ、ドレイン電極層３５５ｂ上に酸化物半導体層３５２が設けられている。本実施の形態では、ソース電極層３５５ａ、ドレイン電極層３５５ｂは酸化物半導体層３５２の外周部より外側に延在している。
【００６７】
図１０（Ａ）（Ｂ）に半導体装置の平面及び断面構造の他の一例を示す。図１０（Ａ）（Ｂ）に示すトランジスタ４６０は、トップゲート構造の薄膜トランジスタの一つである。図１０（Ａ）はトランジスタ４６０の平面図であり、図１０（Ｂ）は図１０（Ａ）の線Ｄ１−Ｄ２における断面図である。トランジスタ４６０はｐチャネル型トランジスタである。
【００６８】
トランジスタ４６０は、絶縁表面を有する基板４７０上に、絶縁層４５７、酸化物半導体層４５２、ソース電極層４６５ａ、及びドレイン電極層４６５ｂ、ゲート絶縁層４６２、ゲート電極層４６１を含み、ソース電極層４６５ａ、ドレイン電極層４６５ｂにそれぞれ配線層４６４ａ、配線層４６４ｂが接して設けられ電気的に接続している。
【００６９】
また、トランジスタ３５０、３６０、４５０、４６０はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成することができる。
【００７０】
本発明に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性（Ｉ型）とし、又は真性型とせんとしたものである。すなわち、不純物を添加してＩ型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたＩ型（真性半導体）又はそれに近づけることを特徴としている。従って、酸化物半導体層３５２、３６２、４０３、４５２は、高純度化及び電気的にＩ型（真性）化された酸化物半導体層である。
【００７１】
よって酸化物半導体中の水素は少なければ少ないほどよく、酸化物半導体に含まれる水素は好ましくは１×１０１６／ｃｍ３未満であり、酸化物半導体に含まれる水素はゼロに近いほど極力除去されている。
【００７２】
また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
【００７３】
酸化物半導体中にキャリアが極めて少ないため、逆方向にバイアスをかけてＩＶ特性を測定した際のトランジスタの特性では、オフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。Ｎチャネル型トランジスタの場合、オフ電流（リーク電流ともいう）とは、−１Ｖ〜−１０Ｖの間のいずれかのゲート電圧を印加した場合のトランジスタのソース、ドレイン間を流れる電流のことであり、本明細書に開示する酸化物半導体を用いたトランジスタは、チャネル幅（ｗ）が１μｍあたりの電流値が１００ａＡ／μｍ以下、好ましくは１０ａＡ／μｍ以下、さらに好ましくは１ａＡ／μｍ以下である。
【００７４】
また、酸化物半導体層３５２、３６２、４０３、４５２中だけでなく、ゲート絶縁層３２２、３４２、４０２、４６２内に存在する水分などの不純物を低減し、上下に接して設けられる膜と酸化物半導体層の界面に存在する水分などの不純物も低減する。
【００７５】
酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより、トランジスタ３５０、３６０、４５０、４６０の動作を良好なものとすることができる。
【００７６】
従って、酸化物半導体層３５２、３６２、４０３、４５２は、Ｎ型、Ｐ型という定義はあてはまらず、キャリアが通過する通路として機能する。よってｎチャネル型トランジスタ（ＮＭＯＳトランジスタともいう）もｐチャネル型トランジスタ（ＰＭＯＳトランジスタともいう）もＩ型（真性）酸化物半導体層を用いて作製することができ、酸化物半導体層３５２、３６２、４０３、４５２と接するソース電極層３５５ａ、３６５ａ、４０５ａ、４６５ａ、及びドレイン電極層３５５ｂ、３６５ｂ、４０５ｂ、４６５ｂに用いる導電体の仕事関数φｍを制御することによってｐチャネル型トランジスタであるトランジスタ３５０、３６０、４５０、４６０を作製することができる。
【００７７】
ソース電極層３５５ａ、３６５ａ、４０５ａ、４６５ａ、及びドレイン電極層３５５ｂ、３６５ｂ、４０５ｂ、４６５ｂに用いる導電体の仕事関数φｍが、φｍ＞酸化物半導体層３５２、３６２、４０３、４５２の酸化物半導体の電子親和力χ＋酸化物半導体のエネルギーギャップＥｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、ｐチャネル型トランジスタを得ることができる。
【００７８】
φｍ−χで表される電子に対する障壁φＢｎより、χ＋Ｅｇ−φｍで表される正孔に対する障壁φＢｐが小さければ（φＢｎ＞φＢｐ）正孔が注入されやすい。
【００７９】
よって、ｐチャネル型トランジスタであるトランジスタ３５０、３６０、４５０、４６０とするには、ソース電極層３５５ａ、３６５ａ、４０５ａ、４６５ａ、及びドレイン電極層３５５ｂ、３６５ｂ、４０５ｂ、４６５ｂに用いる導電体の仕事関数φｍは、φｍ＞χ＋Ｅｇ／２を満たす必要がある。
【００８０】
また、正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満であるとｐチャネル型トランジスタとして良好なオン電流特性を示すことができる。
【００８１】
以上のことから、ソース電極層３５５ａ、３６５ａ、４０５ａ、４６５ａ、及びドレイン電極層３５５ｂ、３６５ｂ、４０５ｂ、４６５ｂに用いる導電体の仕事関数φｍを、φｍ＞χ＋Ｅｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、正孔はソース電極層３５５ａ、３６５ａ、４０５ａ、４６５ａの導電体から酸化物半導体へ注入され、酸化物半導体を通過してドレイン電極層３５５ｂ、３６５ｂ、４０５ｂ、４６５ｂの導電体へ到達する。従ってトランジスタ３５０、３６０、４５０、４６０は、ｐチャネル型トランジスタとして動作することができる。
【００８２】
例えば、上記ｐチャネル型トランジスタであるトランジスタ３５０、３６０、４５０、４６０のソース電極層３５５ａ、３６５ａ、４０５ａ、４６５ａ、及びドレイン電極層３５５ｂ、３６５ｂ、４０５ｂ、４６５ｂに用いる導電体としては、酸化錫（ＳｎＯ）、ＬａＣｕＯＣｈ（Ｃｈ＝カルコゲン、Ｓ、Ｓｅなど）、ＣｕＡＯ２（Ａ＝Ｂ、Ａｌ、Ｇａ、Ｉｎなど）、ＳｒＣｕ２Ｏ２、ＮｉＯ、Ｃｕ２Ｏ、ＣｕＯなどの金属酸化物を用いることができる。また該金属酸化物の導電性を上げるために、不純物を添加してもよい。例えば、Ｍｇを添加したＬａＣｕＯＣｈや、Ｌｉを添加したＮｉＯを用いることができる。なお、ソース電極層３５５ａ、３６５ａ、４０５ａ、４６５ａ、及びドレイン電極層３５５ｂ、３６５ｂ、４０５ｂ、４６５ｂの成膜方法としては、スパッタリング法や真空蒸着法を用いることができる。
【００８３】
また、本明細書において、ソース電極層、ドレイン電極層とは酸化物半導体層と接する導電膜である。よってソース電極層、ドレイン電極層を積層構造とする場合、少なくとも酸化物半導体層と接する導電膜を、仕事関数φｍが、φｍ＞χ＋Ｅｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満である導電体を用いて形成する。
【００８４】
よって、例えば、ソース電極層、及びドレイン電極層を、酸化物半導体層側から第１の導電膜と第２の導電膜との積層構造とする場合、酸化物半導体層と接する第１の導電膜を、仕事関数φｍが、φｍ＞χ＋Ｅｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満である導電体を用いた導電膜とすればよい。第２の導電膜は他の導電体を用いてもよい。ソース電極層４６５ａ、ドレイン電極層４６５ｂに電気的に接続する配線層４６４ａ、配線層４６４ｂのような導電膜も、上記第２の導電膜と同様な材料を用いることができる。
【００８５】
酸化物半導体層と接しない第２の導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。また、第２の導電膜として透光性の導電性材料を用いてもよい。
【００８６】
酸化物半導体層３５２、３６２、４０３、４５２としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体層を用いることができる。また、上記酸化物半導体層にＳｉＯ２を含んでもよい。
【００８７】
また、酸化物半導体層３５２、３６２、４０３、４５２は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする。
【００８８】
酸化物半導体層は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。
【００８９】
酸化物半導体層を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【００９０】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタリング法は主に金属膜を成膜する場合に用いられる。
【００９１】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【００９２】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタリング法を用いるスパッタ装置がある。
【００９３】
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
【００９４】
絶縁表面を有する基板３２０、３４０、４００、４７０に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００９５】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。なお、実用的な耐熱ガラスである、酸化ホウ素（Ｂ２Ｏ３）より酸化バリウム（ＢａＯ）を多く含むガラス基板を用いてもよい。
【００９６】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。
【００９７】
ボトムゲート構造のトランジスタ３５０、３６０、４２０、４５０において、下地膜となる絶縁膜を基板とゲート電極層の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００９８】
ゲート電極層３５１、３６１、４０１、４６１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００９９】
例えば、ゲート電極層３５１、３６１、４０１、４６１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、または銅層上にモリブデン層を積層した２層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
【０１００】
ゲート絶縁層３２２、３４２、４０２、４６２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。なお、ゲート絶縁層３２２、３４２、４０２、４６２中に水素が多量に含まれないようにすることが好ましい。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
【０１０１】
ゲート絶縁層３２２、３４２、４０２、４６２は、ゲート電極層側から窒化シリコン層と酸化シリコン層を積層した構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層とする。ゲート絶縁層３２２、３４２、４０２、４６２の膜厚は、薄膜トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ程度でもよい。
【０１０２】
また、ゲート絶縁層３２２、３４２、４０２、４６２、酸化物半導体層３５２、３６２、４０３、４５２に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層が形成された基板、又はゲート絶縁層までが形成された基板を予備加熱し、基板に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層３５６、３６６、４０７、４５７の成膜前に、ソース電極層及びドレイン電極層まで形成した基板にも同様に行ってもよい。
【０１０３】
絶縁層３５６、３６６、４０７、４５７は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層３５６、３６６、４０７、４５７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層３５６、３６６、４０７、４５７に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層３５６、３６６、４０７、４５７はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０１０４】
本実施の形態では、絶縁層３５６、３６６、４０７、４５７として膜厚２００ｎｍの酸化シリコン膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化シリコンを形成することができる。絶縁層３５６、３６６、４０７、４５７は、水分や、水素イオンや、ＯＨ−などの不純物を含まない無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
【０１０５】
この場合において、処理室内の残留水分を除去しつつ絶縁層３５６、３６６、４０７、４５７を成膜することが好ましい。酸化物半導体層３５２、３６２、４０３、４５２、及び絶縁層３５６、３６６、４０７、４５７に水素、水酸基又は水分が含まれないようにするためである。
【０１０６】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層３５６、３６６、４０７、４５７に含まれる不純物の濃度を低減できる。
【０１０７】
絶縁層３５６、３６６、４０７、４５７を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０１０８】
また、酸化物絶縁層に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。
【０１０９】
保護絶縁層３２３、３４３、４０９は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などを用いる。例えば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層３２３、３４３、４０９の成膜方法として好ましい。
【０１１０】
以上のことから、ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍが、φｍ＞酸化物半導体の電子親和力χ＋酸化物半導体のエネルギーギャップＥｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、様々な構造のｐチャネル型トランジスタを得ることができる。
【０１１１】
従って、酸化物半導体を含むｐチャネル型トランジスタ、及びｎチャネル型トランジスタを有し、その両方の極性を用いた高機能、高信頼性の半導体装置を提供することができる。
【０１１２】
（実施の形態３）
本実施の形態では、酸化物半導体を用いたｎチャネル型トランジスタとｐチャネル型トランジスタとのＣＭＯＳ（相補型金属酸化物半導体：Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造、及びＣＭＯＳ構造の作製方法の一例を示す。
【０１１３】
以下、図１２（Ａ）乃至（Ｅ）を用い、基板５００上にｐチャネル型トランジスタであるトランジスタ５１０、ｎチャネル型トランジスタであるトランジスタ５２０を作製する工程を説明する。
【０１１４】
まず、絶縁表面を有する基板５００上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層５１１、ゲート電極層５２１を形成する。
【０１１５】
下地膜となる絶縁膜を基板５００とゲート電極層５１１、ゲート電極層５２１との間に設けてもよい。
【０１１６】
また、ゲート電極層５１１、ゲート電極層５２１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０１１７】
次いで、ゲート電極層５１１、ゲート電極層５２１上にゲート絶縁層５０２を形成する。ゲート絶縁層５０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成することができる。なお、ゲート絶縁層５０２中に水素が含まれないようにすることが好ましい。
【０１１８】
次いで、ゲート絶縁層５０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形成する。なお、酸化物半導体膜は、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。本実施の形態では、酸化物半導体膜を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により成膜する。
【０１１９】
本実施の形態では、酸化物半導体膜に脱水化または脱水素化のための第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、酸化物半導体膜への水や水素の再混入を防ぎ、酸化物半導体膜５３０を得る（図１２（Ａ）参照。）。
【０１２０】
次いで、酸化物半導体膜５３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層５１３、酸化物半導体層５２３に加工する（図１２（Ｂ）参照。）。酸化物半導体膜を島状に加工してから脱水化または脱水素化のための加熱処理を行ってもよい。
【０１２１】
酸化物半導体層５１３はｐチャネル型トランジスタの半導体層として、酸化物半導体層５２３はｎチャネル型トランジスタの半導体層として用いられるが、本実施の形態で示すように、酸化物半導体層５１３、酸化物半導体層５２３は同材料及び同工程で作製することができる。
【０１２２】
次いで、酸化物半導体層５１３上に導電膜を形成し、第３のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層５１５ａ、ドレイン電極層５１５ｂを形成する（図１２（Ｃ）参照。）。
【０１２３】
ソース電極層５１５ａ及びドレイン電極層５１５ｂに用いる導電体の仕事関数φｍを、φｍ＞χ＋Ｅｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、正孔はソース電極層５１５ａの導電体から酸化物半導体へ注入され、酸化物半導体を通過してドレイン電極層５１５ｂの導電体へ到達する。従ってトランジスタ５１０は、ｐチャネル型トランジスタとして動作することができる。
【０１２４】
ソース電極層５１５ａ及びドレイン電極層５１５ｂはスパッタリング法や真空蒸着法で形成すればよい。ソース電極層５１５ａ及びドレイン電極層５１５ｂの材料としては、例えば、酸化錫（ＳｎＯ）、ＬａＣｕＯＣｈ（Ｃｈ＝カルコゲン、Ｓ、Ｓｅなど）、ＣｕＡＯ２（Ａ＝Ｂ、Ａｌ、Ｇａ、Ｉｎなど）、ＳｒＣｕ２Ｏ２、ＮｉＯ、Ｃｕ２Ｏ、ＣｕＯなどの金属酸化物を用いることができる。また該金属酸化物の導電性を上げるために、不純物を添加してもよい。例えば、Ｍｇを添加したＬａＣｕＯＣｈや、Ｌｉを添加したＮｉＯを用いることができる。
【０１２５】
一方、酸化物半導体層５２３上に、ソース電極層５２５ａ及びドレイン電極層５２５ｂとなる導電膜を形成する。導電膜はスパッタ法や真空蒸着法で形成すればよい。第４のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層５２５ａ、ドレイン電極層５２５ｂを形成した後、レジストマスクを除去する（図１２（Ｄ）参照。）。
【０１２６】
ソース電極層５２５ａ、ドレイン電極層５２５ｂの材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。本実施の形態では、ソース電極層５２５ａ、ドレイン電極層５２５ｂとしてチタン膜を用いる。
【０１２７】
また、ソース電極層５２５ａ、ドレイン電極層５２５ｂは、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
【０１２８】
ソース電極層５２５ａ、ドレイン電極層５２５ｂ形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０１２９】
なお、本実施の形態では、酸化物半導体層５１３、５２３としてはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層を用いており、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の電子親和力χは４．３ｅＶ、エネルギーギャップＥｇは３．１５ｅＶである。
【０１３０】
次に、酸化物半導体層５１３、ソース電極層５１５ａ、ドレイン電極層５１５ｂ、酸化物半導体層５２３、ソース電極層５２５ａ、ドレイン電極層５２５ｂ上に、保護絶縁膜となる絶縁層５０７を形成する。絶縁層５０７は、スパッタリング法など、絶縁層５０７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施の形態では、絶縁層５０７として膜厚２００ｎｍの酸化シリコン膜をスパッタ法を用いて成膜する。
【０１３１】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が絶縁層５０７と接した状態で加熱される。
【０１３２】
以上の工程を経ることによって、成膜後の酸化物半導体膜に対してトランジスタの電気的特性変動を抑止するため、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層５１３、５２３を高純度化及び電気的にＩ型（真性）化することができる。
【０１３３】
絶縁層５０７上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層５０９を絶縁層５０７上に形成する。保護絶縁層５０９としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層５０９として、スパッタリング法を用いて膜厚１００ｎｍの窒化シリコン膜を形成する。
【０１３４】
以上のことから、ソース電極層５１５ａ及びドレイン電極層５１５ｂに用いる導電体の仕事関数φｍが、φｍ＞酸化物半導体の電子親和力χ＋酸化物半導体のエネルギーギャップＥｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、本実施の形態のｐチャネル型トランジスタであるトランジスタ５１０を得ることができる。一方、該ｐチャネル型トランジスタのソース電極層及びドレイン電極層の条件を満たさない、異なる仕事関数を有する導電体を用いたソース電極層５２５ａ、及びドレイン電極層５２５ｂを用いることによってトランジスタ５２０はｎチャネル型トランジスタとすることができる。よって、酸化物半導体層を用いたトランジスタ５１０及びトランジスタ５２０から構成されるＣＭＯＳ構造の半導体装置を作製することができる（図１２（Ｅ）参照。）。
【０１３５】
本明細書で用いる酸化物半導体層は、Ｎ型、Ｐ型という定義はあてはまらず、キャリアが通過する通路として機能する。よってｎチャネル型トランジスタもｐチャネル型トランジスタも同材料のＩ型（真性）酸化物半導体層を用いて作製することができ、酸化物半導体層と接するソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍを制御することによってｎチャネル型トランジスタ、ｐチャネル型トランジスタを作り分けることができる。従って、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを、ソース電極層及びドレイン電極層のみ材料及び作製工程を異ならせるだけで作製することができ、他のゲート電極層、ゲート絶縁層、酸化物半導体層等は同材料及び同工程で形成することが可能となる。作製工程を複雑化せずにＣＭＯＳ構造が作製できるために生産性やコストの面で有利である。
【０１３６】
従って、酸化物半導体を含むｐチャネル型トランジスタ、及びｎチャネル型トランジスタを有し、その両方の極性を用いた高機能、高信頼性の半導体装置を提供することができる。
【０１３７】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１３８】
（実施の形態４）
本実施の形態では、断面から見て酸化物半導体層を窒化物絶縁層で囲む例を図１１に示す。図１１は、実施の形態２に示すトランジスタ４５０と絶縁層の上面形状及び端部の位置が異なる点、ゲート絶縁層の構成が異なる点以外は同じであるため、実施の形態２と同一部分または同様な機能を有する部分、及び工程は、実施の形態２と同様に行うことができ、繰り返しの説明は省略する。
【０１３９】
図１１に示すトランジスタ４２０はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板４００上に、ゲート電極層４０１、窒化物絶縁層を用いたゲート絶縁層４３２ａ、酸化物絶縁層を用いたゲート絶縁層４３２ｂ、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層４０５ｂを含む。また、トランジスタ４２０を覆い、酸化物半導体層４０３に積層する酸化物絶縁層を用いた絶縁層４３７が設けられている。絶縁層４３７上にはさらに窒化物絶縁層を用いた保護絶縁層４３９が形成されている。保護絶縁層４３９は窒化物絶縁層であるゲート絶縁層４３２ａと接する構成とする。
【０１４０】
トランジスタ４２０においてゲート絶縁層をゲート電極層側から窒化物絶縁層と酸化物絶縁層との積層構造とする。また、窒化物絶縁層である保護絶縁層４３９の形成前に、絶縁層４３７と、ゲート絶縁層４３２ｂを選択的に除去し、窒化物絶縁層であるゲート絶縁層４３２ａが露出するように加工する。
【０１４１】
少なくとも絶縁層４３７、ゲート絶縁層４３２ｂの上面形状は、酸化物半導体層４０３の上面形状よりも広く、トランジスタ４２０を覆う上面形状とすることが好ましい。
【０１４２】
さらに絶縁層４３７の上面と、絶縁層４３７及びゲート絶縁層４３２ｂの側面とを覆い、かつ窒化物絶縁層であるゲート絶縁層４３２ａに接して、窒化物絶縁層である保護絶縁層４３９を形成する。
【０１４３】
窒化物絶縁層からなる保護絶縁層４３９及びゲート絶縁層４３２ａは、スパッタ法やプラズマＣＶＤ法で得られる窒化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、酸化窒化アルミニウム膜などの水分、水素イオン、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用いる。
【０１４４】
例えば、窒化物絶縁層からなる保護絶縁層４３９として、酸化物半導体層４０３の下面、上面、及び側面を囲むようにＲＦスパッタ法を用い、膜厚１００ｎｍの窒化シリコン層を設ける。
【０１４５】
図１１に示す構造とすることで、酸化物半導体層は、接して囲う様に設けられるゲート絶縁層４３２ｂ及び絶縁層４３７によって、水素、水分、水酸基又は水素化物などの不純物は低減され、かつ窒化物絶縁層であるゲート絶縁層４３２ａ及び保護絶縁層４３９によってさらに外部を覆うように囲まれているので、保護絶縁層４３９の形成後の製造プロセスにおいて、外部からの水分の侵入を防ぐことができる。また、半導体装置としてデバイスが完成した後にも長期的に、外部からの水分の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
【０１４６】
また、本実施の形態では一つのトランジスタを窒化物絶縁層で囲む構成を示したが特に限定されず、複数のトランジスタを窒化物絶縁層で囲む構成としてもよいし、画素部の複数のトランジスタをまとめて窒化物絶縁層で囲む構成としてもよい。少なくともアクティブマトリクス基板の画素部の周縁を囲むように保護絶縁層４３９とゲート絶縁層４３２ａとが接する領域を設ける構成とすればよい。
【０１４７】
以上のことから、ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍが、φｍ＞酸化物半導体の電子親和力χ＋酸化物半導体のエネルギーギャップＥｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、本実施の形態のｐチャネル型トランジスタを得ることができる。
【０１４８】
従って、酸化物半導体を含むｐチャネル型トランジスタ、及びｎチャネル型トランジスタを有し、その両方の極性を用いた高機能、高信頼性の半導体装置を提供することができる。
【０１４９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１５０】
（実施の形態５）
本実施の形態は、酸化物半導体層を含むｐチャネル型トランジスタ、及び作製方法の一例を図１３を用いて詳細に説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【０１５１】
図１３（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図１３（Ａ）乃至（Ｅ）に示すトランジスタ３９０は、ボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
【０１５２】
また、トランジスタ３９０はシングルゲート構造のトランジスタを用いて説明するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成することができる。
【０１５３】
以下、図１３（Ａ）乃至（Ｅ）を用い、基板３９４上にトランジスタ３９０を作製する工程を説明する。
【０１５４】
まず、絶縁表面を有する基板３９４上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３９１を形成する。形成されたゲート電極層の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１５５】
絶縁表面を有する基板３９４に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０１５６】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。
【０１５７】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。また、プラスチック基板等も適宜用いることができる。
【０１５８】
下地膜となる絶縁膜を基板３９４とゲート電極層３９１との間に設けてもよい。下地膜は、基板３９４からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【０１５９】
また、ゲート電極層３９１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０１６０】
例えば、ゲート電極層３９１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモリブデン層とを積層した２層構造、又は窒化タングステン層とタングステン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。なお、透光性を有する導電膜を用いてゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性酸化物等をその例に挙げることができる。
【０１６１】
次いで、ゲート電極層３９１上にゲート絶縁層３９７を形成する。
【０１６２】
ゲート絶縁層３９７は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。スパッタリング法により酸化シリコン膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
【０１６３】
ここで、不純物を除去することによりＩ型化又は実質的にＩ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層（ＧＩ）は、高品質化が要求される。
【０１６４】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０１６５】
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０１６６】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された不対結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
【０１６７】
これに対して、本明細書に開示する発明は、酸化物半導体の不純物、特に水素や水等を極力除去し、上記のようにゲート絶縁層との界面特性を良好にすることにより、ＢＴ試験に対しても安定なトランジスタを得ることを可能としている。
【０１６８】
ゲート絶縁層３９７は、ゲート電極層３９１側から窒化物絶縁層と、酸化物絶縁層との積層構造とすることもできる。例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層とする。ゲート絶縁層の膜厚は、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ程度でもよい。
【０１６９】
また、ゲート絶縁層３９７、酸化物半導体膜３９３に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層３９１が形成された基板３９４、又はゲート絶縁層３９７までが形成された基板３９４を予備加熱し、基板３９４に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層３９６の成膜前に、ソース電極層３９５ａ及びドレイン電極層３９５ｂまで形成した基板３９４にも同様に行ってもよい。
【０１７０】
次いで、ゲート絶縁層３９７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜３９３を形成する（図１３（Ａ）参照。）。
【０１７１】
なお、酸化物半導体膜３９３をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層３９７の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０１７２】
酸化物半導体膜３９３はスパッタリング法により成膜する。酸化物半導体膜３９３は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導体膜にＳｉＯ２を含んでもよい。本実施の形態では、酸化物半導体膜３９３をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜３９３は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタリング法により形成することができる。
【０１７３】
酸化物半導体膜３９３をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］の組成比を有するターゲットを用いることもできる。酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％である。充填率の高い酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【０１７４】
減圧状態に保持された処理室内に基板を保持し、基板を室温又は４００℃未満の温度に加熱する。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板３９４上に酸化物半導体膜３９３を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０１７５】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１７６】
次いで、酸化物半導体膜を第２のフォトリソグラフィ工程により島状の酸化物半導体層３９９に加工する（図１３（Ｂ）参照。）。また、島状の酸化物半導体層３９９を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１７７】
また、ゲート絶縁層３９７にコンタクトホールを形成する場合、その工程は酸化物半導体層３９９の形成時に行うことができる。
【０１７８】
なお、ここでの酸化物半導体膜３９３のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。
【０１７９】
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。
【０１８０】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１８１】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１８２】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１８３】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる。
【０１８４】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０１８５】
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体層３９９及びゲート絶縁層３９７の表面に付着しているレジスト残渣などを除去することが好ましい。
【０１８６】
ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）に用いる導電体の仕事関数φｍを、φｍ＞χ＋Ｅｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、正孔はソース電極層の導電体から酸化物半導体へ注入され、酸化物半導体を通過してドレイン電極層の導電体へ到達する。従ってトランジスタは、ｐチャネル型トランジスタとして動作することができる。
【０１８７】
ゲート絶縁層３９７、及び酸化物半導体層３９９上に、導電膜を形成する。導電膜をスパッタリング法や真空蒸着法で形成すればよい。ソース電極層及びドレイン電極層となる導電膜の材料としては、例えば、酸化錫（ＳｎＯ）、ＬａＣｕＯＣｈ（Ｃｈ＝カルコゲン、Ｓ、Ｓｅなど）、ＣｕＡＯ２（Ａ＝Ｂ、Ａｌ、Ｇａ、Ｉｎなど）、ＳｒＣｕ２Ｏ２、ＮｉＯ、Ｃｕ２Ｏ、ＣｕＯなどの金属酸化物を用いることができる。また該金属酸化物の導電性を上げるために、不純物を添加してもよい。例えば、Ｍｇを添加したＬａＣｕＯＣｈや、Ｌｉを添加したＮｉＯを用いることができる。
【０１８８】
また、本明細書において、ソース電極層、ドレイン電極層とは酸化物半導体層と接する導電膜である。よってソース電極層、ドレイン電極層を積層構造とする場合、少なくとも酸化物半導体層と接する導電膜を、仕事関数φｍが、φｍ＞χ＋Ｅｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満である導電体を用いて形成する。
【０１８９】
よって、例えば、ソース電極層、及びドレイン電極層を、酸化物半導体層側から第１の導電膜と第２の導電膜との積層構造とする場合、酸化物半導体層と接する第１の導電膜を、仕事関数φｍが、φｍ＞χ＋Ｅｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満である導電体を用いた導電膜とすればよい。第２の導電膜は他の導電体を用いてもよい。
【０１９０】
酸化物半導体層と接しない第２の導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。また、第２の導電膜として透光性の導電性材料を用いてもよい。
【０１９１】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３９５ａ、ドレイン電極層３９５ｂを形成した後、レジストマスクを除去する（図１３（Ｃ）参照。）。
【０１９２】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３９９上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ることができる。
【０１９３】
なお、導電膜のエッチングの際に、酸化物半導体層３９９は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０１９４】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３９９は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３９５ａ、ドレイン電極層３９５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１９５】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１９６】
Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０１９７】
プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる酸化物絶縁層として絶縁層３９６を形成する（図１３（Ｄ）参照。）。本実施の形態では、酸化物半導体層３９９がソース電極層３９５ａ、ドレイン電極層３９５ｂと重ならない領域において、酸化物半導体層３９９と絶縁層３９６とが接するように形成する。
【０１９８】
本実施の形態では、絶縁層３９６として、島状の酸化物半導体層３９９、ソース電極層３９５ａ、ドレイン電極層３９５ｂまで形成された基板３９４を室温又は１００℃未満の温度に加熱し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて、欠陥を含む酸化シリコン層を成膜する。
【０１９９】
例えば、純度が６Ｎであり、ボロンがドープされたシリコンターゲット（抵抗値０．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルスＤＣスパッタリング法により酸化シリコン膜を成膜する。膜厚は３００ｎｍとする。なお、シリコンターゲットに代えて石英（好ましくは合成石英）を酸化シリコン膜を成膜するためのターゲットとして用いることができる。なお、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
【０２００】
この場合において、処理室内の残留水分を除去しつつ絶縁層３９６を成膜することが好ましい。酸化物半導体層３９９及び絶縁層３９６に水素、水酸基又は水分が含まれないようにするためである。
【０２０１】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層３９６に含まれる不純物の濃度を低減できる。
【０２０２】
なお、絶縁層３９６として、酸化シリコン層に代えて、酸化窒化シリコン層、酸化アルミニウム層、または酸化窒化アルミニウム層などを用いることもできる。
【０２０３】
さらに、絶縁層３９６と酸化物半導体層３９９とを接した状態で１００℃乃至４００℃で加熱処理を行ってもよい。本実施の形態における絶縁層３９６は欠陥を多く含むため、この加熱処理によって酸化物半導体層３９９中に含まれる水素、水分、水酸基又は水素化物などの不純物を絶縁層３９６に拡散させ、酸化物半導体層３９９中に含まれる該不純物をより低減させることができる。
【０２０４】
以上の工程で、水素、水分、水酸基又は水素化物の濃度が低減された酸化物半導体層３９２を有するトランジスタ３９０を形成することができる（図１３（Ｅ）参照。）。
【０２０５】
上記のように酸化物半導体膜を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより酸化物半導体膜の安定化を図ることができる。
【０２０６】
酸化物絶縁層上に保護絶縁層を設けてもよい。本実施の形態では、保護絶縁層３９８を絶縁層３９６上に形成する。保護絶縁層３９８としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、又は窒化酸化アルミニウム膜などを用いる。
【０２０７】
保護絶縁層３９８として、絶縁層３９６まで形成された基板３９４を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、絶縁層３９６と同様に、処理室内の残留水分を除去しつつ保護絶縁層３９８を成膜することが好ましい。
【０２０８】
保護絶縁層３９８を形成する場合、保護絶縁層３９８の成膜時に１００℃〜４００℃に基板３９４を加熱することで、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層に拡散させることができる。この場合上記絶縁層３９６の形成後に加熱処理を行わなくてもよい。
【０２０９】
絶縁層３９６として酸化シリコン層を形成し、保護絶縁層３９８として窒化シリコン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜することができる。先に酸素を含むスパッタガスを導入して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次にスパッタガスを窒素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて窒化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続して形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着することを防止することができる。この場合、絶縁層３９６として酸化シリコン層を形成し、保護絶縁層３９８として窒化シリコン層を積層した後、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶縁層に拡散させるための加熱処理（温度１００℃乃至４００℃）を行うとよい。
【０２１０】
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。この加熱処理によって、ノーマリーオフとなるトランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
【０２１１】
また、ゲート絶縁層上にチャネル形成領域とする酸化物半導体層を成膜するに際し、反応雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。
【０２１２】
上記の工程は、液晶表示装置などのバックプレーン（トランジスタが形成された基板）の製造に用いることができる。上記の工程は、厚さが１ｍｍ以下で、一辺が１ｍを超えるガラス基板を用いる製造工程にも適用することができる。
【０２１３】
以上のことから、ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍが、φｍ＞酸化物半導体の電子親和力χ＋酸化物半導体のエネルギーギャップＥｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、本実施の形態のｐチャネル型トランジスタを得ることができる。
【０２１４】
従って、酸化物半導体を含むｐチャネル型トランジスタ、及びｎチャネル型トランジスタを有し、その両方の極性を用いた高機能、高信頼性の半導体装置を提供することができる。
【０２１５】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２１６】
（実施の形態６）
本実施の形態は、酸化物半導体層を含むｐチャネル型トランジスタ、及び作製方法の一例を図１４を用いて詳細に説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
【０２１７】
図１４（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図１４（Ａ）乃至（Ｅ）に示すトランジスタ３１０は、ボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
【０２１８】
また、トランジスタ３１０はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成することができる。
【０２１９】
以下、図１４（Ａ）乃至（Ｅ）を用い、基板３０５上にトランジスタ３１０を作製する工程を説明する。
【０２２０】
まず、絶縁表面を有する基板３０５上に導電膜を形成した後、第１のフォトリソグラフィ工程によりゲート電極層３１１を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２２１】
絶縁表面を有する基板３０５に使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０２２２】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。酸化ホウ素（Ｂ２Ｏ３）より酸化バリウム（ＢａＯ）を多く含むガラス基板を用いると実用的な耐熱ガラスが得られるので好ましい。
【０２２３】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
【０２２４】
下地膜となる絶縁膜を基板３０５とゲート電極層３１１との間に設けてもよい。下地膜は、基板３０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【０２２５】
また、ゲート電極層３１１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【０２２６】
例えば、ゲート電極層３１１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された２層の積層構造、銅層上にモリブデン層を積層した２層の積層構造、銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層の積層構造、窒化チタン層とモリブデン層とを積層した２層の積層構造、又は窒化タングステン層とタングステン層との２層の積層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。
【０２２７】
次いで、ゲート電極層３１１上にゲート絶縁層３０７を形成する。
【０２２８】
ゲート絶縁層３０７は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。また、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法を用いてもよい。
【０２２９】
本実施の形態では、ゲート絶縁層３０７としてプラズマＣＶＤ法により膜厚１００ｎｍの酸化窒化シリコン層を形成する。
【０２３０】
次いで、ゲート絶縁層３０７上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜３３０を形成する。
【０２３１】
なお、酸化物半導体膜３３０をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層３０７の表面に付着しているゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０２３２】
酸化物半導体膜３３０は、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜、Ｉｎ−Ａｌ−Ｚｎ−Ｏ膜、Ｓｎ−Ｇａ−Ｚｎ−Ｏ膜、Ａｌ−Ｇａ−Ｚｎ−Ｏ膜、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ膜、Ｓｎ−Ｚｎ−Ｏ膜、Ａｌ−Ｚｎ−Ｏ膜、Ｚｎ−Ｍｇ−Ｏ膜、Ｓｎ−Ｍｇ−Ｏ膜、Ｉｎ−Ｍｇ−Ｏ膜や、Ｉｎ−Ｏ膜、Ｓｎ−Ｏ膜、Ｚｎ−Ｏ膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導体膜にＳｉＯ２を含んでもよい。本実施の形態では、酸化物半導体膜３３０としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタ法により成膜する。この段階での断面図が図１４（Ａ）に相当する。また、酸化物半導体膜３３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することができる。
【０２３３】
酸化物半導体膜３３０をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ比］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ比］、又はＩｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ比］の組成比を有するターゲットを用いることもできる。酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％である。充填率の高い酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【０２３４】
酸化物半導体膜３３０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０２３５】
減圧状態に保持された処理室内に基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板３０５上に酸化物半導体膜３３０を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０２３６】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。酸化物半導体膜は好ましくは５ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０２３７】
次いで、酸化物半導体膜３３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２３８】
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層３３１を得る（図１４（Ｂ）参照。）。
【０２３９】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０２４０】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０２４１】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２４２】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜３３０に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０２４３】
酸化物半導体層に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導体層成膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及びドレイン電極上に保護絶縁膜を形成した後、のいずれで行っても良い。
【０２４４】
また、ゲート絶縁層３０７にコンタクトホールを形成する場合、その工程は酸化物半導体膜３３０に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
【０２４５】
なお、ここでの酸化物半導体膜のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。
【０２４６】
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング液、エッチング時間、温度等）を適宜調節する。
【０２４７】
ソース電極層及びドレイン電極層（これと同じ層で形成される配線を含む）に用いる導電体の仕事関数φｍを、φｍ＞χ＋Ｅｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、正孔はソース電極層の導電体から酸化物半導体へ注入され、酸化物半導体を通過してドレイン電極層の導電体へ到達する。従ってトランジスタは、ｐチャネル型トランジスタとして動作することができる。
【０２４８】
ゲート絶縁層３０７、及び酸化物半導体層３３１上に、導電膜を形成する。導電膜をスパッタリング法や真空蒸着法で形成すればよい。ソース電極層及びドレイン電極層となる導電膜の材料としては、例えば、酸化錫（ＳｎＯ）、ＬａＣｕＯＣｈ（Ｃｈ＝カルコゲン、Ｓ、Ｓｅなど）、ＣｕＡＯ２（Ａ＝Ｂ、Ａｌ、Ｇａ、Ｉｎなど）、ＳｒＣｕ２Ｏ２、ＮｉＯ、Ｃｕ２Ｏ、ＣｕＯなどの金属酸化物を用いることができる。また該金属酸化物の導電性を上げるために、不純物を添加してもよい。例えば、Ｍｇを添加したＬａＣｕＯＣｈや、Ｌｉを添加したＮｉＯを用いることができる。
【０２４９】
導電膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０２５０】
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層３１５ａ、ドレイン電極層３１５ｂを形成した後、レジストマスクを除去する（図１４（Ｃ）参照。）。
【０２５１】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いる。酸化物半導体層３３１上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、低消費電力化も図ることができる。
【０２５２】
なお、導電膜のエッチングの際に、酸化物半導体層３３１は除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。
【０２５３】
本実施の形態では、導電膜としてＴｉ膜を用いて、酸化物半導体層３３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて、エッチャントとして過水アンモニア水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いる。
【０２５４】
なお、第３のフォトリソグラフィ工程では、酸化物半導体層３３１は一部のみがエッチングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、ソース電極層３１５ａ、ドレイン電極層３１５ｂを形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２５５】
また、酸化物半導体層とソース電極層及びドレイン電極層の間に、酸化物導電層を形成してもよい。酸化物導電層とソース電極層及びドレイン電極層を形成するための金属層は、連続成膜が可能である。酸化物導電層はソース領域及びドレイン領域として機能しうる。
【０２５６】
ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層とソース電極層及びドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタの高速動作をすることができる。
【０２５７】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０２５８】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。
【０２５９】
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層３１６を形成する。
【０２６０】
絶縁層３１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層３１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層３１６に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜きが生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層３１６はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０２６１】
本実施の形態では、絶縁層３１６として膜厚２００ｎｍの酸化シリコン膜をスパッタ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素、及び窒素雰囲気下でスパッタ法により酸化シリコンを形成することができる。低抵抗化した酸化物半導体層に接して形成する絶縁層３１６は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
【０２６２】
この場合において、処理室内の残留水分を除去しつつ絶縁層３１６を成膜することが好ましい。酸化物半導体層３３１及び絶縁層３１６に水素、水酸基又は水分が含まれないようにするためである。
【０２６３】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した絶縁層３１６に含まれる不純物の濃度を低減できる。
【０２６４】
絶縁層３１６を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０２６５】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層の一部（チャネル形成領域）が絶縁層３１６と接した状態で加熱される。
【０２６６】
以上の工程を経ることによって、成膜後の酸化物半導体膜に対して脱水化または脱水素化のための加熱処理を行って水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）化する。
【０２６７】
特に、窒素、または希ガス等の不活性ガス雰囲気下で脱水化または脱水素化のための加熱処理を行った場合、加熱処理後の酸化半導体層は低抵抗化するので本実施の形態のように、酸化物半導体層への酸素の供給を絶縁層３１６と接することによって行う場合は、絶縁層３１６と接している酸化物半導体層の一部をより選択的に酸素過剰な状態とし、Ｉ型のチャネル形成領域として用いることができる。この場合、直接絶縁層３１６と接しないソース電極層３１５ａ又はドレイン電極層３１５ｂと重なる酸化物半導体層３１２の領域は、自己整合的に酸素欠損によってｎ型化し、高抵抗ソース領域又は高抵抗ドレイン領域として機能しうる。このような構成であるとゲート電極層３１１とドレイン電極層３１５ｂとの間に高電界が印加されても高抵抗ドレイン領域がバッファとなり局所的な高電界が印加されず、トランジスタの耐圧を向上させることができる。
【０２６８】
以上の工程でトランジスタ３１０が形成される（図１４（Ｄ）参照。）。
【０２６９】
また、酸化物絶縁層に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。
【０２７０】
絶縁層３１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層として保護絶縁層３０６を、窒化シリコン膜を用いて形成する（図１４（Ｅ）参照。）。
【０２７１】
本実施の形態では、保護絶縁層３０６として、絶縁層３１６まで形成された基板３０５を１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、絶縁層３１６と同様に、処理室内の残留水分を除去しつつ保護絶縁層３０６を成膜することが好ましい。
【０２７２】
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
【０２７３】
保護絶縁層３０６上に平坦化のための平坦化絶縁層を設けてもよい。
【０２７４】
以上のことから、ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍが、φｍ＞酸化物半導体の電子親和力χ＋酸化物半導体のエネルギーギャップＥｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、本実施の形態のｐチャネル型トランジスタを得ることができる。
【０２７５】
従って、酸化物半導体を含むｐチャネル型トランジスタ、及びｎチャネル型トランジスタを有し、その両方の極性を用いた高機能、高信頼性の半導体装置を提供することができる。
【０２７６】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２７７】
（実施の形態７）
本実施の形態は、酸化物半導体層を含むトランジスタ、及び作製方法の一例を図１５を用いて詳細に説明する。
【０２７８】
本実施の形態では、トランジスタの作製工程の一部が実施の形態６と異なる例を図１５に示す。図１５は、図１４と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符号を用い、同じ箇所の詳細な説明は省略する。
【０２７９】
実施の形態６に従って、基板３７０上にゲート電極層３８１を形成し、第１のゲート絶縁層３７２ａ、第２のゲート絶縁層３７２ｂを積層する。本実施の形態では、ゲート絶縁層を２層構造とし、第１のゲート絶縁層３７２ａに窒化物絶縁層を、第２のゲート絶縁層３７２ｂに酸化物絶縁層を用いる。
【０２８０】
酸化絶縁層としては、酸化シリコン層、酸化窒化シリコン層、または酸化アルミニウム層、酸化窒化アルミニウム層、又は酸化ハフニウム層などを用いることができる。また、窒化絶縁層としては、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などを用いることができる。
【０２８１】
本実施の形態では、ゲート電極層３８１側から窒化シリコン層と酸化シリコン層とを積層した構造とする。第１のゲート絶縁層３７２ａとしてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下（本実施の形態では５０ｎｍ）の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層３７２ａ上に第２のゲート絶縁層３７２ｂとして膜厚５ｎｍ以上３００ｎｍ以下（本実施の形態では１００ｎｍ）の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１５０ｎｍのゲート絶縁層とする。
【０２８２】
次に酸化物半導体膜の形成を行い、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施の形態では、酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。
【０２８３】
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好ましい。酸化物半導体膜に水素、水酸基又は水分が含まれないようにするためである。
【０２８４】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０２８５】
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０２８６】
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４２５℃以上７５０℃以下とする。なお、４２５℃以上であれば加熱処理時間は１時間以下でよいが、４２５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層を得る。その後、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入して冷却を行う。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２８７】
脱水化または脱水素化処理により水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にＩ型（真性）化する。
【０２８８】
なお、加熱処理装置は電気炉に限られず、例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＬＲＴＡ装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。ＧＲＴＡとは高温のガスを用いて加熱処理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。ＲＴＡ法を用いて、６００℃〜７５０℃で数分間加熱処理を行ってもよい。
【０２８９】
また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ましくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ２Ｏガス雰囲気下での加熱処理を行ってもよい。
【０２９０】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
【０２９１】
以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵抗化、即ちＩ型化させる。よって、高純度化及び電気的にＩ型（真性）化した酸化物半導体層３８２を得る。
【０２９２】
次いで、酸化物半導体層３８２上に、フォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極層３８５ａ、ドレイン電極層３８５ｂを形成する。
【０２９３】
ソース電極層３８５ａ及びドレイン電極層３８５ｂ（これと同じ層で形成される配線を含む）に用いる導電体の仕事関数φｍを、φｍ＞χ＋Ｅｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、正孔はソース電極層３８５ａの導電体から酸化物半導体へ注入され、酸化物半導体を通過してドレイン電極層３８５ｂの導電体へ到達する。従ってトランジスタは、ｐチャネル型トランジスタとして動作することができる。
【０２９４】
ソース電極層３８５ａ及びドレイン電極層３８５ｂはスパッタリング法や真空蒸着法で形成すればよい。ソース電極層３８５ａ及びドレイン電極層３８５ｂの材料としては、例えば、酸化錫（ＳｎＯ）、ＬａＣｕＯＣｈ（Ｃｈ＝カルコゲン、Ｓ、Ｓｅなど）、ＣｕＡＯ２（Ａ＝Ｂ、Ａｌ、Ｇａ、Ｉｎなど）、ＳｒＣｕ２Ｏ２、ＮｉＯ、Ｃｕ２Ｏ、ＣｕＯなどの金属酸化物を用いることができる。また該金属酸化物の導電性を上げるために、不純物を添加してもよい。例えば、Ｍｇを添加したＬａＣｕＯＣｈや、Ｌｉを添加したＮｉＯを用いることができる。
【０２９５】
次に、酸化物半導体層３８２、ソース電極層３８５ａ及びドレイン電極層３８５ｂ上に、スパッタ法で酸化物絶縁層３８６を形成する。
【０２９６】
この場合において、処理室内の残留水分を除去しつつ酸化物絶縁層３８６を成膜することが好ましい。酸化物半導体層３８２及び酸化物絶縁層３８６に水素、水酸基又は水分が含まれないようにするためである。
【０２９７】
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２Ｏ）など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁層３８６に含まれる不純物の濃度を低減できる。
【０２９８】
酸化物絶縁層３８６を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が、濃度数ｐｐｍ程度、濃度数ｐｐｂ程度まで除去された高純度ガスを用いることが好ましい。
【０２９９】
以上の工程で、トランジスタ３８０を形成することができる。
【０３００】
次いで、トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下、または窒素ガス雰囲気下で加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。
【０３０１】
酸化物絶縁層３８６上に保護絶縁層３７３を形成する。本実施の形態では、保護絶縁層３７３として、スパッタリング法を用いて膜厚１００ｎｍの窒化シリコン膜を形成する。
【０３０２】
窒化物絶縁層からなる保護絶縁層３７３及び第１のゲート絶縁層３７２ａは、水分や、水素や、水素化物、水酸化物などの不純物を含まず、これらが外部から侵入することをブロックする効果がある。
【０３０３】
従って、保護絶縁層３７３形成後の製造プロセスにおいて、外部からの水分などの不純物の侵入を防ぐことができる。また、表示パネルを含む半導体装置、例えば液晶表示装置としてデバイスが完成した後にも長期的に、外部からの水分などの不純物の侵入を防ぐことができデバイスの長期信頼性を向上することができる。
【０３０４】
また、窒化物絶縁層からなる保護絶縁層３７３と、第１のゲート絶縁層３７２ａとの間に設けられる絶縁層を除去し、保護絶縁層３７３と、第１のゲート絶縁層３７２ａとが接する構造としてもよい。
【０３０５】
従って、酸化物半導体層中の水分や、水素や、水素化物、水酸化物などの不純物を究極にまで低減し、かつ該不純物の再混入を防止し、酸化物半導体層中の不純物濃度を低く維持することができる。
【０３０６】
保護絶縁層３７３上に平坦化のための平坦化絶縁層を設けてもよい。
【０３０７】
以上のことから、ソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍが、φｍ＞酸化物半導体の電子親和力χ＋酸化物半導体のエネルギーギャップＥｇ／２を満たし、かつ正孔に対する障壁φＢｐ（χ＋Ｅｇ−φｍ）が０．２５ｅＶ未満とすることによって、本実施の形態のｐチャネル型トランジスタを得ることができる。
【０３０８】
従って、酸化物半導体を含むｐチャネル型トランジスタ、及びｎチャネル型トランジスタを有し、その両方の極性を用いた高機能、高信頼性の半導体装置を提供することができる。
【０３０９】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３１０】
（実施の形態８）
トランジスタを作製し、該トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０３１１】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０３１２】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０３１３】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０３１４】
半導体装置の一形態に相当する表示パネルの外観及び断面について、図１６（ＡＡ）（Ｂ）を用いて説明する。図１６は、トランジスタ、及び表示素子を、第１の基板４００１と、第２の基板４００６との間にシール材４００５によって封止した表示パネルの平面図である。
【０３１５】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０３１６】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１６（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１６（Ｂ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０３１７】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、上記実施の形態１乃至７で示したｐチャネル型トランジスタを用いることができ、実施の形態２で示したＣＭＯＳ構造も適用することができる。
【０３１８】
本明細書で用いる酸化物半導体層は、Ｎ型、Ｐ型という定義はあてはまらず、キャリアが通過する通路として機能する。よってｎチャネル型トランジスタもｐチャネル型トランジスタも同材料のＩ型（真性）酸化物半導体層を用いて作製することができ、酸化物半導体層と接するソース電極層及びドレイン電極層に用いる導電体の仕事関数φｍを制御することによってｎチャネル型トランジスタ、ｐチャネル型トランジスタを作り分けることができる。従って、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを、ソース電極層及びドレイン電極層のみ材料及び作製工程を異ならせるだけで作製することができ、他のゲート電極層、ゲート絶縁層、酸化物半導体層等は同材料及び同工程で形成することが可能となる。作製工程を複雑化せずにＣＭＯＳ構造が作製できるために生産性やコストの面で有利である。
【０３１９】
表示素子として、液晶素子を用いる場合、ＴＮ液晶、ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、ディスコティック液晶などを用いることができる。また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。特に、酸化物半導体層を用いる薄膜トランジスタは、静電気の影響により薄膜トランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
【０３２０】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いる。
【０３２１】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
【０３２２】
また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
【０３２３】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
【０３２４】
実施の形態１乃至７のトランジスタによって得られるアクティブマトリクス基板を、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
【０３２５】
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
【０３２６】
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
【０３２７】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【０３２８】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【０３２９】
表示素子として、エレクトロルミネッセンスを利用する発光素子を用いた発光表示装置（発光装置）に、実施の形態１乃至７のトランジスタによって得られるアクティブマトリクス基板を用いることができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０３３０】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０３３１】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
【０３３２】
以上のように、酸化物半導体を含むｐチャネル型トランジスタ、及びｎチャネル型トランジスタを有し、その両方の極性を用いた高機能、高信頼性の半導体装置を提供することができる。
【０３３３】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３３４】
（実施の形態９）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０３３５】
図１７（Ａ）は、携帯電話機の一例を示している。携帯電話機１６００は、筐体１６０１に組み込まれた表示部１６０２の他、操作ボタン１６０３ａ、１６０３ｂ、外部接続ポート１６０４、スピーカ１６０５、マイク１６０６などを備えている。
【０３３６】
図１７（Ａ）に示す携帯電話機１６００は、表示部１６０２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１６０２を指などで触れることにより行うことができる。
【０３３７】
表示部１６０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０３３８】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１６０２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１６０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０３３９】
また、携帯電話機１６００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１６００の向き（縦か横か）を判断して、表示部１６０２の画面表示を自動的に切り替えるようにすることができる。
【０３４０】
また、画面モードの切り替えは、表示部１６０２を触れること、又は筐体１６０１の操作ボタン１６０３の操作により行われる。また、表示部１６０２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０３４１】
また、入力モードにおいて、表示部１６０２の光センサで検出される信号を検知し、表示部１６０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０３４２】
表示部１６０２は、イメージセンサとして機能させることもできる。例えば、表示部１６０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０３４３】
表示部１６０２には、上記実施の形態に示す半導体装置を適用することができ、例えば画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置することができる。
【０３４４】
図１７（Ｂ）も携帯電話機の一例である。図１７（Ｂ）を一例とした携帯型情報端末は、複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様々なデータ処理機能を備えることもできる。
【０３４５】
図１７（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で構成されている。筐体１８００には、表示パネル１８０２、スピーカー１８０３、マイクロフォン１８０４、ポインティングデバイス１８０６、カメラ用レンズ１８０７、外部接続端子１８０８などを備え、筐体１８０１には、キーボード１８１０、外部メモリスロット１８１１などを備えている。また、アンテナは筐体１８０１内部に内蔵されている。
【０３４６】
また、表示パネル１８０２はタッチパネルを備えており、図１７（Ｂ）には映像表示されている複数の操作キー１８０５を点線で示している。
【０３４７】
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい。
【０３４８】
上記実施の形態に示す半導体装置は、表示パネル１８０２に用いることができ、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１８０２と同一面上にカメラ用レンズ１８０７を備えているため、テレビ電話が可能である。スピーカー１８０３及びマイクロフォン１８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１８００と筐体１８０１は、スライドし、図１７（Ｂ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０３４９】
外部接続端子１８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
【０３５０】
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０３５１】
図１８（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０３５２】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０３５３】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０３５４】
表示部９６０３には、上記実施の形態に示す半導体装置を適用することができ、例えば画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置することができる。
【０３５５】
図１８（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０３５６】
表示部９７０３には、上記実施の形態に示す半導体装置を適用することができ、例えば画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置することができる。
【０３５７】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム９７００の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０３５８】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０３５９】
図１９（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。
【０３６０】
表示部９８８３には、上記実施の形態に示す半導体装置を適用することができ、例えば画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置することができる。
【０３６１】
また、図１９（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図１９（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図１９（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０３６２】
また、本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１９（Ｂ）に示す。
【０３６３】
図１９（Ｂ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０３６４】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１９（Ｂ）では表示部２７０５）に文章を表示し、左側の表示部（図１９（Ｂ）では表示部２７０７）に画像を表示することができる。
【０３６５】
また、図１９（Ｂ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０３６６】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０３６７】
図２０は、上記実施の形態を適用して形成される半導体装置の一例である発光装置を、室内の照明装置３００１として用いた例である。本明細書に示す発光装置は大面積化も可能であるため、大面積の照明装置として用いることができる。また、上記実施の形態で示した発光装置は、卓上照明器具３００２として用いることも可能である。なお、照明器具には天井固定型の照明器具、卓上照明器具の他にも、壁掛け型の照明器具、車内用照明、誘導灯なども含まれる。
【０３６８】
以上のように、実施の形態１乃至８のいずれか一で示した半導体装置は、上記のような様々な電子機器に適用することができ、信頼性の高い電子機器を提供することができる。
【０３６９】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【図１】
2011139049.tif 000003
【図２】
2011139049.tif 000004
【図３】
2011139049.tif 000005
【図４】
2011139049.tif 000006
【図５】
2011139049.tif 000007
【図６】
2011139049.tif 000008
【図７】
2011139049.tif 000009
【図８】
2011139049.tif 000010
【図９】
2011139049.tif 000011
【図１０】
2011139049.tif 000012
【図１１】
2011139049.tif 000013
【図１２】
2011139049.tif 000014
【図１３】
2011139049.tif 000015
【図１４】
2011139049.tif 000016
【図１５】
2011139049.tif 000017
【図１６】
2011139049.tif 000018
【図１７】
2011139049.tif 000019
【図１８】
2011139049.tif 000020
【図１９】
2011139049.tif 000021
【図２０】
2011139049.tif 000022