(57)【要約】      （修正有）【課題】ＡＩＣＯマッピング規則を満たすＡＩＣＯシンボルコンスタレーションを生成する方法を提供する。【解決手段】４連ビットのうちの最初のビットの数値と３番目のビットの数値とを、第１の係数によって重み付けするステップと、４連ビットのうちの２番目のビットの数値と４番目のビットの数値とを、第１の係数の２倍に等しい第２の係数によって重み付けするステップと、４連ビットのうちの最初のビットの重み付けられた数値と、４連ビットのうちの２番目のビットの重み付けられた数値とを加算して、これによって、１６ＱＡＭコンスタレーションの変調シンボルの同相成分を形成するステップと、４連ビットのうちの３番目のビットの重み付けられた数値と、４連ビットのうちの４番目のビットの重み付けられた数値とを加算して、これによって、１６ＱＡＭコンスタレーションの変調シンボルの直交成分を形成するステップと、を含む。【選択図】図２５
2011083030.tif 000002
【特許請求の範囲】
【請求項１】
データワードから１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成する方法であって、前記変調シンボルが同相成分および直交成分によって表現可能であり、
４連ビットのうちの最初のビットの数値と３番目のビットの数値とを、第１の係数によって重み付けするステップと、
前記４連ビットのうちの２番目のビットの数値と４番目のビットの数値とを、第２の係数によって重み付けするステップであって、前記第２の係数が前記第１の係数の２倍に等しいステップと、
前記４連ビットのうちの前記最初のビットの前記重み付けられた数値と、前記４連ビットのうちの前記２番目のビットの前記重み付けられた数値とを加算して、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記同相成分を形成するステップと、
前記４連ビットのうちの前記３番目のビットの前記重み付けられた数値と、前記４連ビットのうちの前記４番目のビットの前記重み付けられた数値とを加算して、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記直交成分を形成するステップと、
を含む、方法。
【請求項２】
前記第１の係数が、平方１６ＱＡＭコンスタレーションにおける最も近い隣接シンボルである変調シンボルの間の最小距離ｄの２倍に等しく、前記第２の係数が前記最小距離ｄに等しい、請求項１に記載の方法。
【請求項３】
データワードから１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成する方法であって、前記変調シンボルが同相成分および直交成分によって表現可能であり、
４連ビットのうちの最初のビットの数値と３番目のビットの数値とを第１の係数によって重み付けするステップと、
前記４連ビットのうちの前記最初のビットの前記重み付けられた数値と、前記４連ビットのうちの２番目のビットの数値とを加算し、前記４連ビットのうちの前記重み付けられた最初のビットおよび前記２番目のビットの前記数値の前記合計を第２の係数によって重み付けて、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記同相成分を形成するステップと、
前記４連ビットのうちの前記３番目のビットの前記重み付けられた数値と４番目のビットの数値とを加算し、前記４連ビットのうちの前記重み付けられた３番目のビットと前記４番目のビットの前記数値の前記合計を前記第２の係数によって重み付けて、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記直交成分を形成するステップと、
を含む、方法。
【請求項４】
前記第１の係数が２に等しく、前記第２の係数が前記平方１６ＱＡＭコンスタレーションにおける最も近い隣接シンボルである変調シンボルの間の最小距離ｄに等しい、請求項３に記載の方法。
【請求項５】
４連ビットのそれぞれを論理値から数値に変換するステップ、
をさらに含む、請求項１から請求項４のいずれかに記載の方法。
【請求項６】
データワードから１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成する装置であって、前記変調シンボルが同相成分および直交成分によって表現可能であり、
４連ビットのうちの最初のビットの数値と３番目のビットの数値とを第１の係数によって重み付けし、前記４連ビットのうちの２番目のビットの数値と４番目のビットの数値とを第２の係数によって重み付けする重み付け手段であって、前記第１の係数が第２の係数の２倍である重み付け手段と、
前記４連ビットのうちの前記最初のビットの前記重み付けられた数値と、前記４連ビットのうちの前記２番目のビットの前記重み付けられた数値とを加算し、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記同相成分を形成し、前記４連ビットのうちの前記３番目のビットの前記重み付けられた数値と、前記４連ビットのうちの前記４番目のビットの前記重み付けられた数値とを加算し、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記直交成分を形成する、少なくとも１つの加算器と、
を備える、装置。
【請求項７】
前記第１の係数が、前記平方１６ＱＡＭコンスタレーションにおける最も近い隣接シンボルである変調シンボルの間の最小距離ｄの２倍に等しく、前記第２の係数が前記最小距離ｄに等しい、請求項６に記載の装置。
【請求項８】
データワードから１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成する装置であって、前記変調シンボルが同相成分および直交成分によって表現可能であり、
４連ビットのうちの最初のビットの数値と３番目のビットの数値とを第１の係数によって重み付けする重み付け手段と、
前記４連ビットのうちの前記最初のビットの前記重み付けられた数値と、前記４連ビットのうちの２番目のビットの数値とを加算し、前記４連ビットのうちの前記重み付けられた最初のビットおよび前記２番目のビットの前記数値の前記合計を第２の係数によって重み付けて、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記同相成分を形成し、前記４連ビットのうちの前記３番目のビットの前記重み付けられた数値と前記４番目のビットの数値とを加算し、前記４連ビットのうちの前記重み付けられた３番目のビットと前記４番目のビットの前記数値の前記合計を前記第２の係数によって重み付けて、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記直交成分を形成する、少なくとも１つの加算器と、
を備える、装置。
【請求項９】
前記第１の係数が２に等しく、前記第２の係数が、前記平方１６ＱＡＭコンスタレーションにおける最も近い隣接シンボルである変調シンボルの間の最小距離ｄに等しい、請求項８に記載の装置。
【請求項１０】
命令を格納するコンピュータ可読媒体であって、前記命令が送信装置のプロセッサによって実行されたときに、それに起因して、前記送信装置が、以下のステップ、すなわち、
４連ビットのうちの最初のビットの数値と３番目のビットの数値とを、第１の係数によって重み付けするステップと、
前記４連ビットのうちの２番目のビットの数値と４番目のビットの数値とを、第２の係数によって重み付けするステップであって、前記第１の係数が前記第２の係数の２倍に等しいステップと、
前記４連ビットのうちの前記最初のビットの前記重み付けられた数値と、前記４連ビットのうちの前記２番目のビットの前記重み付けられた数値とを加算して、これによって、前記平方１６ＱＡＭコンスタレーションの変調シンボルの前記同相成分を形成するステップと、
前記４連ビットのうちの前記３番目のビットの前記重み付けられた数値と、前記４連ビットのうちの前記４番目のビットの前記重み付けられた数値とを加算して、これによって、前記平方１６ＱＡＭコンスタレーションの変調シンボルの前記直交成分を形成するステップと、
によって、データワードから平方１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成し、
前記変調シンボルが同相成分および直交成分によって表現可能である、
コンピュータ可読媒体。
【請求項１１】
命令を格納するコンピュータ可読媒体であって、前記命令が送信装置のプロセッサによって実行されたときに、それに起因して、前記送信装置が、以下のステップ、すなわち、
４連ビットのうちの最初のビットの数値と３番目のビットの数値とを、第１の係数によって重み付けするステップと、
前記４連ビットのうちの前記最初のビットの前記重み付けられた数値と、前記４連ビットのうちの２番目のビットの数値とを加算し、前記４連ビットのうちの前記重み付けられた最初のビットおよび前記２番目のビットの前記数値の前記合計を第２の係数によって重み付けて、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記同相成分を形成するステップと、
前記４連ビットのうちの前記３番目のビットの前記重み付けられた数値と４番目のビットの数値とを加算し、前記４連ビットのうちの前記重み付けられた３番目のビットと前記４番目のビットの前記数値の前記合計を前記第２の係数によって重み付けて、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記直交成分を形成するステップと、
によって、データワードから１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成し、
前記変調シンボルが同相成分および直交成分によって表現可能である、
コンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データワードから１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成する方法および装置、ならびにこれを実行させる命令を格納するコンピュータ可読媒体に関する。
【背景技術】
【０００２】
以下の説明をより理解できるように、説明の中で頻繁に使用するいくつかの用語の定義を示しておく。
【０００３】
ハミング重み／パリティ
バイナリ要素０および１（あるいは−１および１と表される）から成るシンボルのハミング重みは、バイナリ要素から成るワードの中の０ではない（すなわち１である）要素の数である。従って、１６ＱＡＭシンボルにマッピングされる４ビットワードの場合、ハミング重みは、整数０（すなわちワード「００００」）、整数１（例えばワード「００１０」）、整数２（例えばワード「１０１０」）、整数３（例えばワード「１１１０」）、整数４（すなわちワード「１１１１」）をとることができる。偶数のハミング重み値は「偶数ハミングパリティ」とも称し、奇数のハミング重み値は「奇数ハミングパリティ」とも称する。
【０００４】
１６ＱＡＭ
１６ＱＡＭ（直交振幅変調）は、例えばＩＭＴ２０００ベースの移動通信システム（例：ＵＭＴＳ、ＣＤＭＡ２０００）において一般に使用されているデジタル変調方式である。複素信号空間（一般に１６ＱＡＭコンスタレーションを表現する）内の相異なる信号点によって、１６個の変調シンボルが規定される。これらの点のそれぞれが１つの１６ＱＡＭシンボルを表す。
【０００５】
バイナリ情報送信システムの場合、１６ＱＡＭシンボルの１つを決定するのに、４個の異なるビットを使用することができる。従って、１つの１６ＱＡＭシンボルは、４個のビットから成り（またはデータワードによって表すことができる）、複素平面における複素数によって表される。一般的には、変調シンボルの複素数は、複素平面内のＩ軸およびＱ軸に対する直交座標系同相成分および直交座標系直交成分（cartesian inphase- and quadrature-components）（Ｉ成分およびＱ成分）によって表すことができる。さらに、これらの軸により、複素平面が４つの象限に分割される。変調シンボルを複素平面における実部および虚部によって表すことは、極座標成分（すなわち半径および角度）によって表すことと同等である。
【０００６】
以下の説明においては、グレイ１６ＱＡＭに従って変調シンボルにマッピングされるデータワードを、ｉ１ｑ１ｉ２ｑ２とも表す。この表記は、個々のビットから変調シンボルの同相成分および直交成分へのマッピングを示すことを目的とし、ｉ１およびｉ２が一緒にシンボルの同相成分を形成し、ｑ１およびｑ２が一緒にシンボルの直交成分を形成する（またはこの逆）。同様に、ＡＩＣＯ１６ＱＡＭ（後からの説明を参照）に従って変調シンボルにマッピングされるデータワードをａ１ｂ１ａ２ｂ２とも表し、ａ１およびａ２が一緒にシンボルの同相成分を形成し、ｂ１およびｂ２が一緒にシンボルの直交成分を形成する（またはこの逆）。
【０００７】
いずれの表記も、説明を目的として選択してあるにすぎないことを理解されたい。提示した本発明が、データワードのビットから変調シンボルの同相成分または直交成分への、特定の次数のマッピングに限定されるものとして理解するべきでない。
【０００８】
グレイマッピングまたはグレイ符号化
グレイマッピングまたはグレイ符号化は、デジタル変調を使用する場合に通信システムにおいて幅広く使用される用語である。いわゆるグレイマッピングは、一般には、１６ＱＡＭコンスタレーションにおける１６個の変調シンボルを、各シンボルにマッピングされる４連ビット（quadruple of bits）に関連付けるために使用する。このグレイマッピング方式によると、水平方向または垂直方向に隣接する変調シンボルは、１個のビットのみが異なる。例示的なグレイ１６ＱＡＭコンスタレーションは図２１に示してある。
【０００９】
ＡＩＣＯマッピング
同時係属中の国際出願ＰＣＴ／ＥＰ２００５／００４８９１号およびＰＣＴ／ＥＰ２００５／００４８９２号では、１６ＱＡＭコンスタレーションのマッピング規則の新しい規定として、いわゆるＡＩＣＯ（対蹠反転コンスタレーション：Antipodal Inverted COnstellation）マッピングを提案している。図２２は、この新しく提案されるマッピング方式による例示的な１６ＱＡＭシンボルコンスタレーションを示す。本発明のいくつかの実施形態は、この新しい変調シンボルのマッピングに関連するため、以下では、ＡＩＣＯマッピングの重要な特性について簡潔に説明する。
【００１０】
図３は、偶数および奇数のハミング重みワードからコンスタレーションシンボルへの、ＡＩＣＯマッピング方式によるマッピングを示す。図３に示したコンスタレーションでは、特殊な１６ＱＡＭマッピングは少なくとも以下の特性を満たす。
【００１１】
■  第１のハミング重みパリティ（偶数／奇数）を有するすべてのワードを、図３における斜線の変調シンボルまたは白色の変調シンボルのいずれかに一義的にマッピングする。
■  第２のハミング重みパリティ（偶数／奇数）を有するすべてのワードを、図３における斜線の変調シンボルまたは白色の変調シンボルのいずれかに一義的にマッピングする。
■  上記の２つの特性は互いに相補的であり、すなわち、偶数ハミング重みのワードを破線の変調シンボルにマッピングする場合、奇数ハミング重みのワードを白色の変調シンボルにマッピングし、またはこの逆にマッピングする。
■  第１のコンスタレーションシンボルを１８０度回転させると、第２のワードを伝える第２のコンスタレーションシンボルになり、第２のワードは、第１のコンスタレーションシンボルによって伝えられる第１のワードのビット反転ワード（ｂｉｎａｒｙ  ｃｏｍｐｌｅｍｅｎｔ）である。
【００１２】
図３は、方形１６ＱＡＭコンスタレーションにおける距離の一般的な関係をさらに示し、複素座標平面の軸に最も近い変調シンボルは、その軸からのユークリッド距離がｄである（その結果、最も近い隣接シンボルの間のユークリッド距離は２ｄ＝２√Ｄである）。
【００１３】
図４において理解できるように、図３のような１６ＱＡＭコンスタレーションにおける破線のシンボルのそれぞれは、２個または４個の最も近い隣接シンボルを持ち、図３における白色のシンボルのそれぞれは、３個の最も近い隣接シンボルを持つ。従って、上記の最初の２つの特性は、以下のように書き換えることができる。
【００１４】
■  第１のハミング重みパリティを有するすべてのワードを、２個の最も近い隣接シンボルを有する変調シンボル、または４個の最も近い隣接シンボルを有する変調シンボル、のいずれかに一義的にマッピングする。
■  第２のハミング重みパリティを有するすべてのワードを、３個の最も近い隣接シンボルを有する変調シンボルに一義的にマッピングする。
【００１５】
これらの特性の注目すべき結果として、最も近いいくつかの隣接シンボルにおいてグレイ原理に違反する。従って、提案するマッピングは、非グレイマッピングと称することができる。
【００１６】
上に規定した４つの特性のうちの最後の特性は、互いに対蹠位置にあるコンスタレーションシンボルが、反転関係にある（binary inverted）ワードを運ぶことを意味する。従って、本文書において、このマッピングを対蹠反転コンスタレーションマッピングと称する。この非グレイ特性の結果として、特定のビットによって選択されるシンボル領域が異なる。
【００１７】
上述した同時係属中の２つの欧州出願に説明してあるように、ＡＩＣＯマッピングは通信用に有利に採用することができ、信号空間拡張と１６ＱＡＭ（ＱＰＳＫ変調信号と比較してビット誤り率が改良されている）とを使用する変調・符号化方式を提供することができる。ＡＩＣＯマッピングでは、移動通信システムに関する限り、複雑さの低い符号器および復号器を実施することも可能である。
【００１８】
さらに、システムにおけるマッピング構造部として、グレイマッピング規則ならびにＡＩＣＯマッピング規則に従ってビットから変調シンボルを生成することができ、かつ両方のマッピング規則をハードウェアに並列に実施する必要のない、単純なマッピング構造部を有することも望ましい。これは、主として複雑さの理由によるものであり、これにより、グレイマッピング規則に従って変調シンボルを生成することのみがサポートされるレガシーデバイスに、ＡＩＣＯマッピング規則を容易に含めることもできる。同様に、ＡＩＣＯマッピング規則に従って変調シンボルを生成することのみがサポートされる新しいシステムにおいては、グレイマッピング規則に従う変調シンボルを生成できることが望ましいことがある。
【００１９】
先行技術においては、複数の異なるマッピング方式を実施するためのいくつかの方法が提案されている。
【００２０】
例えば、特許文献１には、移動通信システムにおいてパケットを再送する送信／受信装置および方法が提案されている。受信器から再送が要求された時点で、送信器は、同じデータの再送回数が奇数である場合、最初に送信した符号化ビットを反転させ、反転させたビットを変調し、変調したビットを受信器に送信する。次いで、受信器は、符号化ビットを復調によって回復する。符号化ビットの再送回数が奇数である場合、受信器は、符号化ビットを反転させた後に復号化する。従って、最初に送信するビットと再送するビットの誤りの確率が実質的に平均化され、復号化のパフォーマンスが向上する。
【００２１】
特許文献２（本出願人の別出願）においては、無線通信システムにおいて送信器から受信器にデータを送信する方法は、送信器において、第１の信号コンスタレーションパターンを使用してデータを変調して第１のデータシンボルを得るステップを含む。第１のデータシンボルを第１のダイバーシチブランチを使用して受信器に送信する。さらに、送信器において、第２の信号コンスタレーションパターンを使用してデータを変調して第２のデータシンボルを得る。次いで、この第２のデータシンボルを第２のダイバーシチブランチを使用して受信器に送信する。最後に、受信器において、受信した第１および第２のデータシンボルをダイバーシチ合成する（diversity combined）。
【００２２】
これらの先行技術の例は、特定のシンボルマッピング方式に従って動作する単一のマッピングユニットを使用して複数の異なるシンボルマッピングを実施する方法を示すが、これらの手法を使用して、ＡＩＣＯマッピングとグレイマッピングの両方を提供できるようにすることはできない。これらの先行技術の手法においては、マッピングの基礎をなすハミング距離構造を変更する、すなわち、コンスタレーションにおける変調シンボルのうちの最も近い隣接シンボルの関係（ハミング距離）を変更することができない。
【００２３】
従って、先行技術の手法を使用して、グレイシンボルマッピングユニットによってＡＩＣＯマッピングを生成する（またはこの逆）ことはできず、なぜなら、ＡＩＣＯマッピング方式とグレイマッピング方式とでは、変調方式の変調シンボルのコンスタレーションの表現において最も近い隣接シンボルを表すデータワードのハミング距離に関する分布が異なるためである。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】米国特許出願公開第２００３／７２２８６号明細書
【特許文献２】国際公開第２００４／０３６８１７号
【発明の概要】
【００２５】
従って、本発明の目的は、データビット列を特定の変調方式に従って変調シンボルに変換することである。
【００２６】
本発明の別の目的は、ＡＩＣＯマッピング規則を満たすＡＩＣＯシンボルコンスタレーションを生成する方法を提供することである。
【００２７】
本発明に係る方法は、データワードから１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成する方法であって、前記変調シンボルが同相成分および直交成分によって表現可能であり、４連ビットのうちの最初のビットの数値と３番目のビットの数値とを、第１の係数によって重み付けするステップと、前記４連ビットのうちの２番目のビットの数値と４番目のビットの数値とを、第２の係数によって重み付けするステップであって、前記第２の係数が前記第１の係数の２倍に等しいステップと、前記４連ビットのうちの前記最初のビットの前記重み付けられた数値と、前記４連ビットのうちの前記２番目のビットの前記重み付けられた数値とを加算して、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記同相成分を形成するステップと、前記４連ビットのうちの前記３番目のビットの前記重み付けられた数値と、前記４連ビットのうちの前記４番目のビットの前記重み付けられた数値とを加算して、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記直交成分を形成するステップと、を含む。
【００２８】
本発明に係る方法は、データワードから１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成する方法であって、前記変調シンボルが同相成分および直交成分によって表現可能であり、４連ビットのうちの最初のビットの数値と３番目のビットの数値とを第１の係数によって重み付けするステップと、前記４連ビットのうちの前記最初のビットの前記重み付けられた数値と、前記４連ビットのうちの２番目のビットの数値とを加算し、前記４連ビットのうちの前記重み付けられた最初のビットおよび前記２番目のビットの前記数値の前記合計を第２の係数によって重み付けて、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記同相成分を形成するステップと、前記４連ビットのうちの前記３番目のビットの前記重み付けられた数値と４番目のビットの数値とを加算し、前記４連ビットのうちの前記重み付けられた３番目のビットと前記４番目のビットの前記数値の前記合計を前記第２の係数によって重み付けて、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記直交成分を形成するステップと、を含む。
【００２９】
本発明に係る装置は、データワードから１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成する装置であって、前記変調シンボルが同相成分および直交成分によって表現可能であり、４連ビットのうちの最初のビットの数値と３番目のビットの数値とを第１の係数によって重み付けし、前記４連ビットのうちの２番目のビットの数値と４番目のビットの数値とを第２の係数によって重み付けする重み付け手段であって、前記第１の係数が第２の係数の２倍である重み付け手段と、前記４連ビットのうちの前記最初のビットの前記重み付けられた数値と、前記４連ビットのうちの前記２番目のビットの前記重み付けられた数値とを加算し、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記同相成分を形成し、前記４連ビットのうちの前記３番目のビットの前記重み付けられた数値と、前記４連ビットのうちの前記４番目のビットの前記重み付けられた数値とを加算し、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記直交成分を形成する、少なくとも１つの加算器と、を備える。
【００３０】
本発明に係る装置は、データワードから１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成する装置であって、前記変調シンボルが同相成分および直交成分によって表現可能であり、４連ビットのうちの最初のビットの数値と３番目のビットの数値とを第１の係数によって重み付けする重み付け手段と、前記４連ビットのうちの前記最初のビットの前記重み付けられた数値と、前記４連ビットのうちの２番目のビットの数値とを加算し、前記４連ビットのうちの前記重み付けられた最初のビットおよび前記２番目のビットの前記数値の前記合計を第２の係数によって重み付けて、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記同相成分を形成し、前記４連ビットのうちの前記３番目のビットの前記重み付けられた数値と前記４番目のビットの数値とを加算し、前記４連ビットのうちの前記重み付けられた３番目のビットと前記４番目のビットの前記数値の前記合計を前記第２の係数によって重み付けて、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記直交成分を形成する、少なくとも１つの加算器と、を備える。
【００３１】
本発明に係るコンピュータ可読媒体は、命令を格納するコンピュータ可読媒体であって、前記命令が送信装置のプロセッサによって実行されたときに、それに起因して、前記送信装置が、以下のステップ、すなわち、４連ビットのうちの最初のビットの数値と３番目のビットの数値とを、第１の係数によって重み付けするステップと、前記４連ビットのうちの２番目のビットの数値と４番目のビットの数値とを、第２の係数によって重み付けするステップであって、前記第１の係数が前記第２の係数の２倍に等しいステップと、前記４連ビットのうちの前記最初のビットの前記重み付けられた数値と、前記４連ビットのうちの前記２番目のビットの前記重み付けられた数値とを加算して、これによって、前記平方１６ＱＡＭコンスタレーションの変調シンボルの前記同相成分を形成するステップと、前記４連ビットのうちの前記３番目のビットの前記重み付けられた数値と、前記４連ビットのうちの前記４番目のビットの前記重み付けられた数値とを加算して、これによって、前記平方１６ＱＡＭコンスタレーションの変調シンボルの前記直交成分を形成するステップと、によって、データワードから平方１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成し、前記変調シンボルが同相成分および直交成分によって表現可能である。
【００３２】
本発明に係るコンピュータ可読媒体は、命令を格納するコンピュータ可読媒体であって、前記命令が送信装置のプロセッサによって実行されたときに、それに起因して、前記送信装置が、以下のステップ、すなわち、４連ビットのうちの最初のビットの数値と３番目のビットの数値とを、第１の係数によって重み付けするステップと、前記４連ビットのうちの前記最初のビットの前記重み付けられた数値と、前記４連ビットのうちの２番目のビットの数値とを加算し、前記４連ビットのうちの前記重み付けられた最初のビットおよび前記２番目のビットの前記数値の前記合計を第２の係数によって重み付けて、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記同相成分を形成するステップと、前記４連ビットのうちの前記３番目のビットの前記重み付けられた数値と４番目のビットの数値とを加算し、前記４連ビットのうちの前記重み付けられた３番目のビットと前記４番目のビットの前記数値の前記合計を前記第２の係数によって重み付けて、これによって、前記１６ＱＡＭコンスタレーションの変調シンボルの前記直交成分を形成するステップと、によって、データワードから１６ＱＡＭコンスタレーションの変調シンボルへのマッピングを生成し、前記変調シンボルが同相成分および直交成分によって表現可能である。
【００３３】
以下では、本発明について添付の図面を参照しながらさらに詳しく説明する。図面中の類似または対応する細部は同じ参照数字によって表してある。
【図面の簡単な説明】
【００３４】
【図１】例示的な方形１６ＱＡＭコンスタレーションを示す。
【図２】例示的な方形１６ＱＡＭコンスタレーションを示す。
【図３】偶数および奇数のハミング重みのデータワードから１６ＱＡＭコンスタレーションの変調シンボルへのマッピングとして、本発明の実施形態による、ＡＩＣＯマッピング方式を使用してのマッピングを示す。
【図４】方形１６ＱＡＭコンスタレーションにおける変調シンボルのうちの最も近い隣接シンボルの関係を示す。
【図５】先行技術による、異なる変調ユニットの例示的な構造を示す。
【図６】先行技術による、異なる変調ユニットの例示的な構造を示す。
【図７】本発明の相異なる実施形態による、変調ユニットの例示的な構造を示す。
【図８】本発明の相異なる実施形態による、変調ユニットの例示的な構造を示す。
【図９】本発明の例示的な実施形態による、ＡＩＣＯマッピング方式を使用したときのデータワードの個々のビットによるマッピング領域の選択を示す。
【図１０】本発明の例示的な実施形態による、ＡＩＣＯマッピング方式を使用したときのデータワードの個々のビットによるマッピング領域の選択を示す。
【図１１】本発明の例示的な実施形態による、ＡＩＣＯマッピング方式を使用したときのデータワードの個々のビットによるマッピング領域の選択を示す。
【図１２】本発明の例示的な実施形態による、ＡＩＣＯマッピング方式を使用したときのデータワードの個々のビットによるマッピング領域の選択を示す。
【図１３】グレイマッピング方式を使用したときのデータワードの個々のビットによるマッピング領域の選択を示す。
【図１４】グレイマッピング方式を使用したときのデータワードの個々のビットによるマッピング領域の選択を示す。
【図１５】グレイマッピング方式を使用したときのデータワードの個々のビットによるマッピング領域の選択を示す。
【図１６】グレイマッピング方式を使用したときのデータワードの個々のビットによるマッピング領域の選択を示す。
【図１７】本発明の例示的な実施形態によるビット列変換ユニットを示す。
【図１８】本発明の例示的な実施形態による、図７および図８の構造においてビット列変換ユニットを使用する状況を示す。
【図１９】本発明の例示的な実施形態による、図７および図８の構造においてビット列変換ユニットを使用する状況を示す。
【図２０】本発明のさらなる例示的な実施形態による別のビット列変換ユニットを示す。
【図２１】グレイマッピング方式を使用しての、データワードから１６ＱＡＭコンスタレーションの変調シンボルへの例示的なマッピングを示す。
【図２２】本発明の実施形態による、ＡＩＣＯマッピング方式を使用しての、データワードから１６ＱＡＭコンスタレーションの変調シンボルへの例示的なマッピングを示す。
【図２３】本発明の実施形態による、ＡＩＣＯマッピング方式を使用したときの１６ＱＡＭコンスタレーションのハミング距離の特性の１次元表現を示す。
【図２４】グレイマッピング方式を使用したときの１６ＱＡＭコンスタレーションのハミング距離の特性の１次元表現を示す。
【図２５】本発明の例示的な実施形態による、ＡＩＣＯマッピングを生成する代替構造を示す。
【図２６】本発明の例示的な実施形態による、ＡＩＣＯマッピングを生成する代替構造を示す。
【発明を実施するための形態】
【００３５】
以下の段落では、本発明のさまざまな実施形態について説明する。実施形態のほとんどは、移動環境における実施には依存せずに概説してあるが、これは例示を目的とするのみである。しかしながら、本発明は、特に無線ネットワークまたは移動ネットワーク（ＵＭＴＳ通信システム、ＷＬＡＮなど）に適用できることに留意されたい。
【００３６】
さらに、上の背景技術に示した説明は、以下に説明する例示的な実施形態を正しく理解することを目的としたものにすぎず、移動通信ネットワークにおけるプロセスおよび機能の説明した特定の実施形態に本発明を制限するものではないことを理解されたい。
【００３７】
以下では、１６ＱＡＭシンボルの特定のコンスタレーションとして、複素平面の象限内の信号点が、信号空間の２つの直交方向における４個の点による方形を形成するように配置されるコンスタレーションを前提とし、これは例示を目的とするにすぎない。このマッピングは、一般に方形１６ＱＡＭまたは格子１６ＱＡＭとして知られている。図１および図２は、方形１６ＱＡＭコンスタレーションの２つの例を示す。なお、例えば図２に示したような回転した１６ＱＡＭコンスタレーションについても、回転した１６ＱＡＭコンスタレーションが図１のコンスタレーションとしてみなすことができるように複素平面の軸を選択できることが、当業者には明らかであろう。
【００３８】
以下では、本発明を方形１６ＱＡＭコンスタレーションに関連して説明するが、本発明はこの変調方式を使用することに限定されるものではない。当業者には、より高次の変調方式（６４ＱＡＭなど）とともに本発明を有利に採用できることが、本明細書における本発明の説明から明らかになるであろう。
【００３９】
図５および図６には、先行技術による２つの異なる変調ユニットの構造を示してある。異なる構造のそれぞれにおいて、データ源５０１はビットストリームを供給し、これらのビットは、それぞれのマッピングユニット５０２，６０２において、ブロック単位で変調シンボルにマッピングされる。変調シンボルにマッピングされるビットの数を、本文書においてはデータワードと称し、これは使用する変調方式の次数に依存する。マッピングユニット５０２がグレイシンボルマッピング方式を採用する場合、例示を目的として、データワードのビットをｉ１ｑ１ｉ２ｑ２と表す。この場合、成分ｉ１およびｉ２は変調シンボルの同相成分を規定し、成分ｑ１およびｑ２は変調シンボルの直交成分を規定する。ＡＩＣＯマッピングユニット６０２を使用するときには、使用するマッピングユニットが違うことを示すため、変調シンボルにマッピングされるデータワードの中のビットをａ１ｂ１ａ２ｂ２と表す。ビットａ１ｂ１ａ２ｂ２の意味は、表現ｉ１ｑ１ｉ２ｑ２の意味に類似する。
【００４０】
図５および図６に示した例におけるように、データ源５０１は、各マッピングユニット５０２，６０２において変調シンボルにマッピングされるビットのストリームを供給する。データ源５０１は、例えば、データワードのストリームにおいてデータビットを供給することができ、データワードの中のビットの数は変調方式の次数に基づいて選択される。例えば、１６ＱＡＭを採用するときには、データワードのそれぞれは４個のデータビットから成る。データ源５０１は、例えば、符号器（畳み込み符号器、ターボ符号器など）、あるいは、マルチメディアサービス、音声通信、アプリケーションデータなどからの任意のデータストリームとすることができる。
【００４１】
装置がグレイマッピングとＡＩＣＯマッピングの両方をサポートしなければならない場合、送信装置の中に両方の構造を並列に実施することは望ましくない。本発明の実施形態によると、図５の構造を図７におけるような構造に置き換える、あるいは図６の構造を図８に示したような構造に置き換える。
【００４２】
図７においては、ＡＩＣＯマッピングユニット６０２を使用してグレイシンボルマッピングが得られるように、ビット列変換器７０１が、データ源５０１によって供給されるデータワードを変換する。この変換は、データワードのビットの表記がｉ１ｑ１ｉ２ｑ２からａ１ｂ１ａ２ｂ２に変化することによって示してある。同様に、図８においては、グレイマッピングユニット５０２を使用してＡＩＣＯシンボルマッピングが得られるように、ビット列変換器８０１が、データ源５０１によって供給されるデータワードを変換する。
【００４３】
図１７は、本発明の例示的な実施形態による、図７および図８において使用されるビット列変換器ユニットの構造を示す。グレイマッピングユニット５０２を使用してＡＩＣＯマッピングを得る、あるいはＡＩＣＯマッピングユニット６０２を使用してグレイマッピングを得るためのデータワードの変換は、ＸＯＲ演算を実行することによって行われる。
【００４４】
元のグレイ列から目的のＡＩＣＯ列への変換が必要である場合、ビット列変換器ユニット１７０１に入力されるデータワードのビットの以下の変換を実行する。
【００４５】
【数１】
2011083030.tif 000003
【００４６】
図１８は、ＡＩＣＯシンボルマッピングユニット６０２における変調の前に、図１７のビット列変換器ユニット１７０１において、データワードの入力グレイ列を変換する構造のブロック図を示す。ＡＩＣＯシンボルマッピングユニット６０２は、変換されたデータワードをマッピングするとき、上述したグレイシンボルマッピング方式に従うシンボルを出力する。
【００４７】
逆に、ＸＯＲ演算を使用して、元のＡＩＣＯビット列を目的のグレイ列に変換することもできる。図１９に示したこの場合には、ビット列変換器ユニット１７０１は、入力されるＡＩＣＯ列の各データワードのビットに対して以下の演算を実行することができる。
【００４８】
【数２】
2011083030.tif 000004
【００４９】
図９〜図１２は、ＡＩＣＯ１６ＱＡＭマッピングの場合の、個々のビットａ１ｂ１ａ２ｂ２による、その論理値に応じたマッピング領域の選択を示し、図１３〜図１６は、グレイ１６ＱＡＭマッピングの場合の、個々のビットｉ１ｑ１ｉ２ｑ２による、その論理値に応じたマッピング領域の選択を示す。オプションとして、それぞれのマッピング規則において、各マッピング領域への論理ビット値の割り当ては、各ビットについて任意とすることができる。ここまでは、説明を単純にするため、グレイマッピング規則とＡＩＣＯマッピング規則の両方において、破線のマッピング領域すべてがバイナリ（２進）値１を表し、白色のマッピング領域すべてがバイナリ値０を表すことを前提とする。
【００５０】
しかしながら、これらのビットのそれぞれについて、マッピング構造を変更することなく、個々に関係をネゲート（negate）することができ、すなわち、図１３〜図１６によるグレイマッピングにおける１つ以上の領域をネゲートしても、その結果は依然としてグレイマッピングである。同様に、図９〜図１２によるＡＩＣＯマッピングにおける１つ以上の領域をネゲートしても、その結果は依然としてＡＩＣＯマッピングである。従って、本発明の別の実施形態によると、バイナリネゲート演算を導入する。図２０は、ビット列変換器ユニットの別の例示的な実施形態２００１を示し、このユニットは、図１７のビット列変換器ユニット１７０１と、各ビットをオプションとして反転器によってネゲート／反転させることのできる追加のユニット（図２０における破線のボックス２００２）とを備える。
【００５１】
どのビットを反転させなければならないかは、マッピング領域の間の関係に依存する。例えば、ＡＩＣＯマッピングの場合に、最初のビットの論理バイナリ値０によって、図９に示した白色の垂直方向の連続するマッピング領域が選択され、かつ、グレイマッピングの場合に、最初のビットの論理バイナリ値０によって、図１３に示した破線の水平方向の連続するマッピング領域が選択されるならば、ビット列変換器ユニット２００１におけるデータワードの変換において、目的のマッピングが得られるようにビットｉ１をネゲートすることができる。すなわち、
【００５２】
【数３】
2011083030.tif 000005
である。従って、垂直方向の連続するマッピング領域を選択する各ビットを反転させる反転器を作動させる必要がある。
【００５３】
ビット列変換器ユニット２００１において４個の構成ビットのいずれかを反転させても、グレイまたはＡＩＣＯの一般的な特性は変化しない。しかしながら、シンボルマッピングユニットの出力において特定のマッピングが必要である場合、それに応じて反転を選択することができる。
【００５４】
なお、図１７および図２０において、例示的なビット列変換器ユニットの４個の入力／出力ポートの割り当て（label）は、故意に省いてあり、なぜなら、具体的な割り当ては、上述したようにグレイシンボルおよびＡＩＣＯシンボルに使用する特定のマッピング規則に依存するためである。
【００５５】
移動通信システムにおける送信装置（例：移動端末、基地局（ノードＢ））は、図１７〜図２０に示した例示的な構造を備えることができる。１つ以上の通信方法において、送信装置が、グレイマッピング方式もしくはＡＩＣＯマッピング方式、またはその両方に従ってマッピングされるデータを送信する必要がある場合、ビット列変換器ユニットにおけるデータワードの変換を送信装置によって構成・設定することができる。例えば、データワードの変換が必要ない場合、制御信号を使用して、データワードの中のビットの変換のオン／オフを切り換える、すなわち、ＸＯＲ演算の実行を制御することができる。
【００５６】
移動通信システム（ＵＭＴＳなど）において本発明を使用することを考えるとき、使用する変調・符号化方式の構成・設定は、一般には無線リソース制御（ＲＲＣ）機能およびシグナリングによって行う。従って、本発明の別の実施形態においては、送信装置のビット列変換器ユニットをＲＲＣシグナリングに従って構成・設定することが予測される。例えば、ＡＩＣＯマッピングを使用するように、ＲＲＣシグナリングによって送信装置が指示され、かつ送信装置のシンボルマッピングユニットがグレイマッピングを使用する場合、送信装置は、上述したようにマッピングの前にデータワードを変換するようにビット列変換器ユニットを制御することができる。同様に、ＲＬＣまたはＨＡＲＱプロトコルレイヤにおいてパケットデータユニットの最初の送信とその再送とでマッピング方式を変更すべきであることが、ＲＲＣシグナリングによって指示される場合、送信装置は、それに応じてビット列変換器ユニットを構成・設定することができる。変換の前または後にデータワードの個々のビットまたはすべてのビットを反転させる必要がある場合にも、送信装置は、受信するＲＲＣシグナリングに応じてビットの反転を制御することができる。
【００５７】
以下の段落においては、シンボルをマッピングする前にデータワードを変換することによって生じる、１６ＱＡＭコンスタレーションの中のハミング距離の分布に対する影響について、さらに詳しく説明する。図２３は、ＡＩＣＯマッピングにおける１次元に関するハミング距離、すなわち、２次元の複素信号空間の各行または各列における変調シンボルのハミング距離を示す。図２４は、グレイマッピングにおける１次元に関するハミング距離を示す。この図においても、２次元の複素信号空間の各行または各列における変調シンボルのハミング距離を示してある。当業者には、単純さを目的として１次元の図を提示してあることが理解されるであろう。これらの距離特性は、各次元のハミング距離および平方ユークリッド距離を加えることによって、２次元の１６ＱＡＭの場合に容易に拡張することができる。
【００５８】
特に図２３および図２４から理解できるように、信号空間の象限の境界における（左から２番目のシンボルと左から３番目のシンボルとの間の）ハミング距離は、グレイマッピングとＡＩＣＯマッピングとで異なる。
【００５９】
グレイマッピングにおいては、コンスタレーションにおける最も近い隣接シンボルの間のハミング距離はつねに１であるのに対し、ＡＩＣＯマッピングにおいては、信号空間の象限の境界における変調シンボルのハミング距離が２である。この結果として、すでに上で引用した同時係属中の国際出願第ＰＣＴ／ＥＰ２００５／００４８９１号およびＰＣＴ／ＥＰ２００５／００４８９２号に詳しく説明してあるように、ＡＩＣＯマッピングを使用するシステムとグレイマッピングを使用するシステムとで、達成されるビット誤り率の特性が異なる。
【００６０】
本発明の１つの実施形態においては、グレイシンボルマッピングユニット５０２またはＡＩＣＯシンボルマッピングユニット６０２を使用してマッピングすることによって得られるハミング距離特性の変化を、供給される元のデータワードを変換するＸＯＲ演算によって達成する。重要な点として、個々のビットに対して実行されるＸＯＲ演算は、データワードを変換する方法として１つの例示的な例にすぎない。本発明とは異なる方法として、マッピングの前にデータをインターリーブする方法では、シンボルマッピングのハミング距離特性を変化させることはできず、なぜなら、ビットの順序を単に変更する結果として、同じシンボルマッピング方式の中の異なるマッピング領域が選択されるにすぎないためである。
【００６１】
本発明が提案するデータワードの変換は、各データワードの個々のビットを変化させるものであり、達成するシンボルマッピング方式および使用するシンボルマッピングユニットに応じて、インターリーブするステップと組み合わせて使用することもできる。例えば、図１７〜図２０に例示を目的として示してある論理演算によって、各データワードの個々のビットを変化させることができる。
【００６２】
上述した実施形態においては、例示を目的として１６ＱＡＭの使用を想定する。より一般的には、変調シンボルにマッピングするビットを（論理）合成することによって、第１のマッピングのハミング距離特性が、それとは異なるハミング距離特性の第２のマッピングに変化することに留意されたい。例えば、グレイ６４ＱＡＭシンボルマッピングユニットを使用して、データワードの３個のビットを合成することによって、グレイマッピングユニットを使用して非グレイマッピングが得られるように、グレイハミング距離特性が変化する。
【００６３】
すでに上で述べたように、図９〜図１２は、ＡＩＣＯ１６ＱＡＭマッピングの場合に個々のビットａ１ｂ１ａ２ｂ２によって、その論理値に基づいてマッピング領域を選択する状況を示し、図１３〜図１６は、グレイ１６ＱＡＭマッピングの場合に個々のビットｉ１ｑ１ｉ２ｑ２によって、その論理値に基づいてマッピング領域を選択する状況を示す。ＡＩＣＯシンボルマッピング方式は、本明細書の最初の方に記載した規則に従う。これらのマッピング規則は、以下のように代替的に表現することができる。
【００６４】
■  変調シンボルを表すデータワードの４個のデータビットのうち最初のデータビットによって、１６ＱＡＭコンスタレーションの２つの水平方向の連続するシンボル領域のうちの一方が、その論理値に基づいて選択される。この場合、２つの水平方向の連続するシンボル領域のそれぞれは、互いに隣接する２行によって形成される。
■  各変調シンボルを表すデータワードの４個のデータビットのうち２番目のデータビットによって、１６ＱＡＭコンスタレーションの２つの垂直方向の連続するシンボル領域のうちの一方が、その論理値に基づいて選択される。この場合、２つの垂直方向の連続するシンボル領域のそれぞれは、互いに隣接する２列によって形成される。
■  各変調シンボルを表すデータワードの４個のデータビットのうち３番目のデータビットによって、１６ＱＡＭコンスタレーションの２つの水平方向の連続しないシンボル領域のうちの一方が、その論理値に基づいて選択される。この場合、２つの水平方向の連続しないシンボル領域のそれぞれは、互いに隣接していない２行によって形成される。
■  各変調シンボルを表すデータワードの４個のデータビットのうち４番目のデータビットによって、１６ＱＡＭコンスタレーションの２つの垂直方向の連続しないシンボル領域のうちの一方が、その論理値に基づいて選択される。この場合、２つの垂直方向の連続しないシンボル領域のそれぞれは、互いに隣接していない２列によって形成される。
【００６５】
ＡＩＣＯマッピングの場合の図９および図１０と、グレイマッピングの場合の図１３および図１４とを比較すると、グレイマッピングとＡＩＣＯマッピングのいずれの場合にも、４個のビットのうちの２つのビット（例えば、それぞれ、ａ１およびｂ１、またはｉ１およびｑ１）によって選択されるマッピング領域は同じである。論理ビットＳｂ１の値（ａ１またはｉ１）およびＳｂ２の値（ｂ１またはｑ１）は、それぞれ、隣接する２列または２行によって規定される２つの垂直方向または水平方向の連続する領域の一方を選択する。
【００６６】
変調シンボルにマッピングされるデータワードの残りの２つのビットＳｂ３およびＳｂ４（それぞれ、ａ２およびｂ２、またはｉ２およびｑ２）については、図１１、図１２、図１５、図１６に示したように、与えられた論理ビット値によるマッピング領域は、どちらのマッピング方式の場合にも連続しておらず、論理ビット値にかかわらず不連続である。
【００６７】
図１５および図１６は、グレイマッピング規則による、残りの２つのビットＳｂ３およびＳｂ４に対するマッピング領域を示す。この場合、第１の論理ビット値に対するマッピング領域は連続的であるのに対し（白色の背景で示してある）、第２の論理ビット値に対するマッピング領域は不連続である（破線の背景で示してある）。さらには、図１１および図１２に示した、Ｓｂ３およびＳｂ４がマッピングされるＡＩＣＯマッピングの不連続領域は、グレイマッピングの不連続領域と同じではない。
【００６８】
ＡＩＣＯマッピングとグレイマッピングとを比較すると、以下の特徴を認識することができる。
【００６９】
■  データワードの中の３番目のビットの論理値によって選択されるマッピング領域のそれぞれは、８つの信号点を包含する。これらの８つの信号点のうちの４つは、グレイマッピングおよびＡＩＣＯマッピングにおいて同じ論理ビット領域内にある。図１１および図１５に示した例においては、このことは、４つの信号点の右側の２列についてあてはまる。
■  さらに、これらの８つの信号点のうちの４つは、グレイマッピングおよびＡＩＣＯマッピングにおいて異なる論理ビット領域内である。図１１および図１５に示した例においては、このことは、４つの信号点の左側の２列についてあてはまる。
【００７０】
データワードが、第１のマッピング規則（グレイまたはＡＩＣＯのいずれか）に従って、２つの右側列の一方に変調される場合、ビットの修正／変換は必要ない。しかしながら、データワードが、第１のマッピング規則（グレイまたはＡＩＣＯのいずれか）に従って、２つの左側列の一方に変調される場合、３番目のビットの論理バイナリ値を反転させる必要がある。
【００７１】
この解決策は、３番目のビットの反転または非反転を最初のビットの論理ビット値に関連付けることによって、さらに改良することができる（図７を参照）。最初のビットが２つの右側列を選択する場合、演算は必要なく、最初のビットが２つの左側列を選択する場合、３番目のビットのバイナリ反転が必要である。
【００７２】
この処理は、バイナリ排他的ＯＲ（ＸＯＲ）演算を使用してさらに単純化することができる。いま、元のグレイ列の最初のビットをｉ１と表し、元のグレイ列の３番目のビットをｉ２と表し、目的のＡＩＣＯ列の３番目のビットをａ２と表し（図７を参照）、図９〜図１５においてマッピング領域のうちの白色の背景が論理ビット値０を表し、破線の背景が論理ビット値１を表すようにマッピング規則が規定されるものと想定するならば、ａ２およびｂ２に関する以下の関係を使用することができる。
【００７３】
【数４】
2011083030.tif 000006
【００７４】
従って、上記以外の別の変調（例えば、次数が異なる、コンスタレーションが異なるなど）を使用する場合、データワードの個々のビットの必要な変換は、２つの相異なるマッピング規則において個々のビットによって選択されるマッピング領域を分析することに基づいて、決定することができる。
【００７５】
本発明の別の側面は、例えば図２５に示したように、ＡＩＣＯ１６ＱＡＭシンボルコンスタレーションを生成することである。以下では、コンスタレーションの１６個の変調シンボルのうちの１つを選択する信号の同相成分および直交成分を生成する２つの代替実施形態について説明する。
【００７６】
図２５は、本発明の１つの実施形態による、ＡＩＣＯシンボルマッピングを生成するための例示的なブロック構造を示す。１６ＱＡＭ方式の場合、４連ビットから成るデータワードが、４連ビットの論理（バイナリ）値に従って１６個の変調シンボルのうちの１つを選択する。変調シンボルを選択するため、４個のビットを送信するために使用する信号の同相成分および直交成分を、４連ビットを使用して構築する。これにより、同相成分および直交成分によって、コンスタレーションの変調シンボルのうちの１つが指定される。
【００７７】
本発明の１つの実施形態においては、データワードのビットが論理値（例：０および１）を指定することを前提とする。この場合、データワードを変調シンボルにマッピングする前に、変換部２５０１（図２５には４つの独立した変換器として示してある）において論理値を数値に変換する。
【００７８】
図９〜図１２を参照しながら図２５に例示を目的として示してあるように、データワードのビットａ１（ｂ１）の論理値は、データワードがマッピングされる選択される変調シンボルの同相（直交）成分の正の半平面または負の半平面のいずれかを選択する。そしてａ１およびａ２（ｂ１およびｂ２）の論理値（logical equivalence）に応じて、データワードが外側の列（行）または内側の列（行）のいずれかにマッピングされる。
【００７９】
従って、ビットａ１（ｂ１）は符号を規定するものと考えることができ、ビットａ１とａ２（ｂ１とｂ２）の組合せは、変調シンボルの同相（直交）成分の絶対値を規定するものと考えることができる。各信号成分の符号は、ａ１＝０の場合の正、ａ１＝１の場合の負のいずれかである（またはこの逆）。従って、成分の絶対値は、ａ１＝ａ２の場合の３ｄ、ａ１≠ａ２の場合の１ｄのいずれかである（またはこの逆）。このことは、ビットｂ１およびｂ２についても等しくあてはまる。ｄの値は、例えば図３に示したように、使用するコンスタレーションの中の最も近い隣接シンボルである変調シンボルの間の最小ユークリッド距離の１／２とすることができる。例えば、距離ｄは、√１／１０として選択することができる。
【００８０】
図２５の構造の上側部分においては、ビットａ１の数値を、目的のシンボルコンスタレーションに従って選択される第１の所定の係数によって重み付けし、ビットａ２の数値を、目的のシンボルコンスタレーションに従って選択される第２の所定の係数によって重み付けする。方形１６ＱＡＭコンスタレーションを得るため、第１の係数を２ｄとし、第２の係数をｄとすることができる。次いで、加算器が、ビットａ１の重み付けられた数値と、ビットａ２の重み付けられた数値とを加算する。結果の合計は、変調シンボルの同相成分である。図２５の下側部分に示したコンポーネントによって、ビットｂ１およびｂ２を同様に処理し、変調シンボルの直交成分を形成する。図２５に示した実施形態においては、この構造により、本明細書において前述したＡＩＣＯマッピング規則に従ったシンボルマッピングを生成することができる。
【００８１】
変換ユニットは、論理値を数値に変換する。この変換は、例えば、論理値０を数値＋１に変換し、論理値１を数値−１に変換するものとして実施することができる。変換規則と、バイナリ論理値のそれぞれに割り当てられる数値は、使用するまたは目的のシンボルコンスタレーションに従って選択できることが、当業者には理解されるであろう。変換ユニットの４つの変換器のそれぞれは、数値から個々の論理ビットへの変換を互いに独立して実行することができる。
【００８２】
データワードの中のビットａ１ａ２ｂ１ｂ２の順序は、ＡＩＣＯマッピングを生成するうえで重要ではない。図２５に示した構造においては、ビットａ１およびｂ１は、連続するマッピング領域を選択するビットであるのに対して（図９および図１０を参照）、ビットａ２およびｂ２は、連続しないマッピング領域を選択するビットである（図１１および図１２を参照）。マッピング領域の重なりによって、利用可能な変調シンボルのうちの１つが選択される。
【００８３】
図２６は、本発明の別の実施形態による、ＡＩＣＯシンボルマッピングを生成するためのさらなる代替ブロック構造を示す。図２５に示した実施形態と同様に、図２６による実施形態においても、最初に、変換ユニット２５０１の変換器によって、必要な場合にデータワードのビットをそれらのバイナリ論理値から数値に変換する。
【００８４】
この構造の上側部分においては、最初に、ビットａ１の数値を、目的のシンボルコンスタレーションに従って選択される所定の係数によって重み付けする。方形１６ＱＡＭコンスタレーションを得るため、この係数を２とすることができる。次いで、加算器が、ビットａ１の重み付けられた数値とビットａ２の数値とを加算する。次いで、その合計値を最小ユークリッド距離ｄによって重み付けし、その結果は、変調シンボルの同相成分である。図２６の下側部分に示したコンポーネントによって、ビットｂ１およびｂ２を同様に処理し、変調シンボルの直交成分を形成する。図２５に示した実施形態の場合と同様に、図２６の構造により、本明細書において前述したＡＩＣＯマッピング規則に従ったシンボルマッピングを生成することができる。
【００８５】
なお、論理値から数値に変換するステップが必要であるのは、本発明による手順の前にデータが論理値としてのみ利用できる場合だけであることが、当業者には明らかであろう。
【００８６】
本発明の別の実施形態は、上述したさまざまな実施形態をハードウェアおよびソフトウェアを使用して実施することに関する。上述したさまざまな方法と、上述したさまざまな論理ブロックまたは論理構造部は、コンピューティングデバイス、例えば、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）またはその他のプログラマブルロジックデバイスなどを使用して実施または実行できることを認識されたい。さらに、本発明のさまざまな実施形態は、これらのデバイスの組合せによって実行する、あるいは具体化することもできる。
【００８７】
例えば、マッピングの前にデータワードを変換するビット列変換器ユニットは、ハードウェアに実施できることを認識されたい。また、ビット列変換器ユニットの実施形態には、シンボルマッピングの前の変換を制御信号に基づいて有効／無効にすることのできるスイッチを、オプションとして含めることができる。また、ビット列変換器ユニットによる変換の前または後にデータワードの個々のビットをオプションとして反転させる反転器は、ハードウェアに実施することができる。同様に、ＡＩＣＯマッピングの生成に関して、図２５および図２６の例示的な構造における加算器および重み付け要素と、その他のすべての要素は、ハードウェアに実施できることに留意されたい。
【００８８】
さらには、本発明のさまざまな実施形態は、プロセッサによって実行されるソフトウェアモジュールによって実施する、あるいはハードウェアに直接実装することもできる。さらに、ソフトウェアモジュールとハードウェアへの実施とを組み合わせることも可能である。例えば、ビット列変換器ユニットによって実行される機能もソフトウェアモジュールによって実施することができる。ソフトウェアモジュールまたは命令は、任意の種類のコンピュータ可読記憶媒体、例えば、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、レジスタ、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤなどに格納することができる。
【図１】
2011083030.tif 000007
【図２】
2011083030.tif 000008
【図３】
2011083030.tif 000009
【図４】
2011083030.tif 000010
【図５】
2011083030.tif 000011
【図６】
2011083030.tif 000012
【図７】
2011083030.tif 000013
【図８】
2011083030.tif 000014
【図９】
2011083030.tif 000015
【図１０】
2011083030.tif 000016
【図１１】
2011083030.tif 000017
【図１２】
2011083030.tif 000018
【図１３】
2011083030.tif 000019
【図１４】
2011083030.tif 000020
【図１５】
2011083030.tif 000021
【図１６】
2011083030.tif 000022
【図１７】
2011083030.tif 000023
【図１８】
2011083030.tif 000024
【図１９】
2011083030.tif 000025
【図２０】
2011083030.tif 000026
【図２１】
2011083030.tif 000027
【図２２】
2011083030.tif 000028
【図２３】
2011083030.tif 000029
【図２４】
2011083030.tif 000030
【図２５】
2011083030.tif 000031
【図２６】
2011083030.tif 000032