(57)【要約】【課題】  絶縁樹脂層充填後に実装部品と回路基板間の気泡の発生の有無を検査でき、気泡を有する不良品の出荷を確実に防ぐことが可能な回路モジュールを提供する。【解決手段】  チップ素子３１は、外部電極３５を介して実装電極２９に実装される。この時、チップ素子の切断面４１は、回路モジュール２０の実装電極２９が形成されている端部側の側面に向くように配置される。また、チップ素子３１の基体３３の底面と回路基板２１の表面の間には外部から観察可能な隙間３４が構成される。【選択図】        図１
2011222704.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板の一方の主面上に実装された実装部品と、前記実装部品を覆うように形成された絶縁層とを備える回路モジュールにおいて、
前記基板の一方の主面の端部に実装電極が形成されるとともに、
両端面に形成された折り返し電極となる外部電極を備えた電子部品が切断されてなるチップ素子を備え、
前記チップ素子は、その切断面が、前記回路モジュールの前記実装電極が形成されている端部側の側面に向くように、前記外部電極を介して、前記実装電極に実装されたことを特徴とする回路モジュール。
【請求項２】
グランドに接続された前記実装電極と、
前記外部電極と導通する内部電極を備えた電子部品が前記内部電極の少なくとも一部分が露出するように切断されてなるチップ素子と、
前記切断面で前記内部電極の露出した一部分と導通され、かつ、前記絶縁層を覆うように形成されシールド導電層とを
備えたことを特徴とする請求項１に記載の回路モジュール
【請求項３】
前記実装電極および該実装電極に表面実装された前記チップ素子を２つ以上備えたことを特徴とする請求項１または請求項２のいずれかに記載の回路モジュール。
【請求項４】
一方の主面上に実装部品が実装された基板が複数形成された集合基板を準備する工程と、
前記基板の境界部分を跨って、折り返し電極となる外部電極と前記外部電極と導通する内部電極を備えた電子部品を前記集合基板の一方の主面上に実装する工程と、
前記実装部品および前記電子部品を覆って、前記集合基板の前記主面上に絶縁層を形成する工程と、
前記内部電極が露出するように前記電子部品を切断し、前記絶縁層の天面から前記電子部品の底面と前記集合基板の一方の主面の間の絶縁層、または、前記集合基板の内部まで至る切り込み部を形成する工程と、
前記切り込み部および前記絶縁層の天面を覆って、前記内部電極と導通するシールド導電層を形成する工程と、
を含むことを特徴とする回路モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面に実装部品が搭載された回路基板と、その実装部品を覆う絶縁層とを備えた回路モジュールに関し、特に、実装部品と回路基板間への絶縁樹脂層の充填性が確認可能な回路モジュールに関する。
【背景技術】
【０００２】
従来の回路モジュールの構造として、例えば、特許文献１に記載の回路モジュールが知られている。この回路モジュールの断面図を図６に示す。図６において、回路モジュール１０は、ビアホールと面内配線電極で構成された電極パターンを内部に含む回路基板１２と、回路基板１２の一方の主面上に搭載された実装部品１１、１３、１５、１７と、これらの実装部品を覆うように前記主面上に形成された絶縁樹脂層１９によって構成されている。
【０００３】
実装部品１１、１３、１５、１７は、ハンダ結合あるいは熱圧着などの手法によって、回路基板１２の一方の主面上に搭載され、回路基板１２内部の電極パターンと接続されている。例えば、実装部品１１、１５、１７は接続導体１４を介して回路基板１２上に搭載されている。この時、実装部品１１，１５，１７の底面と回路基板１２の一方の主面の間で、接続導体１４が存在しない部分では、接続導体１４の高さ分だけ隙間ができている。
【０００４】
絶縁樹脂層１９は、上記隙間も含めて、実装部品１１、１３、１５、１７を全て覆うように形成されている。絶縁樹脂層１９は電子部品と回路基板間の機械的接続を強固にするとともに外部からの衝撃により実装部品が破壊されるのを防ぐという役目もある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２０３６５２
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記回路モジュール１０にあっては、モジュールを低背にするために、接続導体１４は低く設計されることが多い。従って、実装部品と回路基板間の隙間の高さも非常に低くなる（数十ミクロン程度）。
【０００７】
このため、絶縁樹脂層１９を回路基板１２上に形成する際に、隙間内部まで十分充填されずに気泡がランダムに残る場合がある。この様に気泡が残留すると、回路モジュールをプリント配線基板などにリフロー等によって温度を与えながらハンダ結合する際に、気泡が熱膨張を起こして絶縁樹脂層あるいは実装部品にクラックを発生させるという問題が起きる。
【０００８】
また、この気泡中に水分が残留していると、あるいは絶縁樹脂層１９を徐々に水分が通過して気泡内に水分が蓄積されると、実装部品の外部電極が腐食するという問題もある。
【０００９】
もちろん、気泡の存在により実装部品１１、１５、１７と回路基板１２との機械的接続力が低減するという欠点も存在する。
【００１０】
本発明は、上述した問題点を鑑みてなされたものであり、絶縁樹脂層充填後に実装部品と回路基板間の気泡の発生の有無を検査でき、気泡を有する不良品の出荷を確実に防ぐことが可能な回路モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る回路モジュールは、内部に電極パターンを含む基板と、前記基板の一方の主面上に実装された実装部品と、前記実装部品を覆うように形成された絶縁樹脂層とを備える回路モジュールにおいて、前記基板の一方の主面の端部に実装電極が形成されるとともに、両端面にディップ法で形成された折り返し電極となる外部電極を備えた電子部品が切断されてなるチップ素子を備え、前記チップ素子は、その切断面が、前記回路モジュールの前記実装電極が形成されている端部側の側面に向くように、前記外部電極を介して、前記実装電極に実装されている。
【００１２】
この場合、チップ素子は回路モジュールの端面で切断されるとともに、折り返し電極の厚み分だけ、回路基板間との隙間の高さを高くできる。このため、回路モジュールの外側から、隙間の絶縁樹脂層の気泡の有無を検査することが可能になる
さらに、本発明に係る回路モジュールは、グランドに接続された実装電極と、外部電極と導通する内部電極を備えた電子部品が内部電極の少なくとも一部分が露出するように切断されてなるチップ素子と、その切断面で前記内部電極の露出した一部分と導通され、かつ、絶縁樹脂層を覆うように形成されシールド導電層とを備えたことが好ましい。
【００１３】
この場合、グランドに接続されたシールド導電層によって基板上の実装部品が覆われるため、外部からの電磁界や静電によって、実装部品が影響を受けることを阻止することができる。
【００１４】
さらに、本発明に係る回路モジュールは、実装電極および該実装電極に実装されたチップ素子を２つ以上備えたことが好ましい。
【００１５】
この場合、複数のチップ素子が回路モジュール上に実装されているため、より確実に気泡の有無を検査できる。
【発明の効果】
【００１６】
本発明によれば  表面に実装部品が搭載された回路基板と、これらの実装部品を覆う絶縁樹脂層とを備えた回路モジュールにおいて、絶縁樹脂層の気泡の残留の有無を確実に検出できる。これにより、出荷される回路モジュールの信頼性が向上する。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態に係る回路モジュールの断面図である。
【図２】本発明の第１の実施形態で用いる電子部品の断面図である。
【図３】本発明の第２の実施形態に係る回路モジュールの断面図である。
【図４】本発明の第２の実施形態で用いる電子部品の断面図である。
【図５】本発明の第２の実施形態に係る回路モジュールの製造方法を説明する工程説明図である。
【図６】従来の高周波モジュールの断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００１９】
（第１の実施形態）
本発明の第１の実施形態に係る回路モジュールの断面図を図１に示す。回路モジュール２０は、一例として、１０．０ｍｍ×１０．０ｍｍ×１．２ｍｍの直方体形状をなす回路基板２１と、回路基板２１の表面に搭載される半導体素子である表面実装型の実装部品２３、２５と、チップ素子３１を備えている。このチップ素子３１の詳細な構成については後述する。
【００２０】
なお、回路モジュールの機能に応じて、半導体素子以外に、コンデンサ、抵抗、ＳＡＷフィルタなどを実装部品２３，２５として用いてもよい。
【００２１】
回路基板２１としては、主としてセラミック材料からなるセラミック多層基板、主として樹脂材料からなる樹脂多層基板などを用いることができる。多層基板は面内配線電極が形成された基板を積み重ねて構成されており、各層間の面内配線電極と、実装部品２３，２５とはビアホールによって接続されている。
【００２２】
実装部品２３、２５はハンダ結合により、回路基板２１の表面に形成された接合パッド（図示せず）に接続されている。この際、ハンダの高さ分だけ、実装部品２３、２５の底面と回路基板２１の表面の間に隙間２４が構成される。
【００２３】
また、実装部品２３，２５と、チップ素子３１を覆うように回路基板２１の表面には絶縁樹脂層３９が形成されている。この際、絶縁樹脂層３９は隙間２４にも充填される。絶縁樹脂層３９により、実装部品２３，２５およびチップ素子３１の回路基板２１への接続が強固になされるとともに、実装部品２３、２５およびチップ素子３１が外部環境から保護される。
【００２４】
絶縁樹脂層３９としては、エポキシ樹脂などの熱硬化性樹脂を用いることが好適であり、強度、誘電率、温度特性、粘性などをコントロールすることを目的として、その材料中にセラミックなどのフィラー成分を含有させたものを用いてもよい。
【００２５】
回路基板２１の底面には外部接続電極２７が形成されており、この外部接続電極２７は、回路基板２１内部の電極パターン（図示せず）を介して前記接合パッドと接続されている。
【００２６】
回路基板２１の表面の一方の端部には実装電極２９が形成され、チップ素子３１がハンダ接合により実装電極２９と接続されている。
【００２７】
つづいて、チップ素子３１について詳細に説明する。
【００２８】
図２に電子部品３０の断面図を示す。電子部品３０は基体３３と外部電極３５、３６によって構成される。チップ素子３１はこの電子部品３０を切断して形成される。外部電極３５、３６は基体３３の端部を流動性の導電性材料に浸漬した後、基体を引き上げるディップ法で形成される。ディップ法により形成されることで、外部電極３５、３６は基体３３の端面から基体の両側面並びに上面及び下面に至るように延ばされている折り返し部３５ａ、３６ａを有する折り返し電極となる。
【００２９】
チップ素子３１は、電子部品３０を、一つの外部電極（例えば、外部電極３５）のみを備えるように、基体３３の端面と平行な方向（図２中の矢印方向）に沿って切断したものである。電子部品３０の切断は、回路基板２１を集合基板から切り出すのと同時に行われる。
【００３０】
チップ素子３１は、外部電極３５を介して実装電極２９に実装される。この時、チップ素子の切断面４１は、回路モジュール２０の実装電極２９が形成されている端部側の側面に向くように配置される。また、チップ素子３１の基体３３の底面と回路基板２１の表面の間には外部から観察可能な隙間３４が構成される。
【００３１】
本実施形態の回路モジュール２０によれば、チップ素子３１の切断面４１が絶縁樹脂層３９の側面に近接して配置されているため、絶縁樹脂層３９の外部から隙間３４を確認することができる。さらに、チップ素子３１が折り返し部３５ａを有するため、その厚み分だけ、隙間３４の高さを隙間２４よりも高く構成することができ、隙間３４での気泡の発生の有無を確認しやすくすることができる。
【００３２】
以上のような構成となっているために、絶縁樹脂層３９の形成後に回路モジュール２０の気泡の有無を確実に検出することができる。
【００３３】
なお、本実施例の形態では回路モジュール基板にチップ素子３１が一つのみ実装されているが、複数のチップ素子３１を回路基板上に実装するようにしてもよい。さらに、回路基板上の異なる端部にチップ素子３１を同時に実装することで、より確実に気泡の有無を検出できる。
【００３４】
（第２の実施形態）
本発明の第２の実施形態に係る回路モジュールの断面図を図３に示す。回路モジュール４０は、絶縁樹脂層３９の表面にシールド導電層４３が形成されている。シールド電極層４３が、チップ素子３１ａと、ビアホールと面内配線電極で構成された電極パターン４７を介して、外部グランド電極２８と接続されている。その他の構成は、本発明の第１の実施形態と同じであるので、説明を省略する。
【００３５】
図４（Ａ）に電子部品３０ａの断面図を示す。電子部品３０ａは基体３３の内部に内部電極４５が形成されている点で第１の実施形態に示した電子部品３０と異なる。チップ素子３１ａは、この電子部品３０ａを切断して形成される。
【００３６】
内部電極４５ａ、４５ｃ、４５ｅは外部電極３５と接続され、内部電極４５ｂ、４５ｄは外部電極３６と接続されている。電子部品３０ａの内部電極４５ａ〜４５ｅは互いに部分的に重なっており、いわゆる積層型のコンデンサと同じ構造となっている。
【００３７】
チップ素子３１ａは、電子部品３０ａを、一つの外部電極（例えば、外部電極３５）のみを備えるように、基体３３の端面と平行な方向（図４（Ａ）中の矢印方向）に沿って切断される。
【００３８】
第１の実施形態と同様に、電子部品３０ａは、集合基板から回路基板２１を切り出すのと同時に切断される。
【００３９】
図４（Ｂ）にチップ素子３１ａの切断面４１を正面から見た図を示す。基体３３とともに内部電極４５が切断されることにより、切断面４１の表面には内部電極４５ａ〜４５ｅが露出している。
【００４０】
実装電極２９の上に実装されたチップ素子３１ａの切断面４１は絶縁樹脂層３９から露呈する。
【００４１】
シールド導電層４３は絶縁樹脂層３９の表面を覆うように、回路基板２１の上に形成され、チップ素子３１ａの切断面４１と接する。従って、シールド導電層４３とチップ素子３１ａの内部電極４５ａ〜４５ｅとは電気的に接続される。
【００４２】
シールド導電層４３には、例えば、導電性成分を含む導電性樹脂が使用される。導電体樹脂に含まれる導電体成分（フィラー）は、例えばＡｇ、Ｃｕ、Ｎｉなどであり、導電性成分を包含する合成樹脂（バインダー）は、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、アクリル樹脂、ポリイミド樹脂などである。
【００４３】
一方で、回路基板２１の底面には外部グランド電極２８が形成されている。グランド電極２８は回路基板内部に、ビアホールと面内配線電極で構成された電極パターン４７を介して、チップ素子３１ａが接続される実装電極２９と電気的に接続されている。従って、内部電極４５ａ、４５ｃ、４５ｅと、外部電極３５と、実装電極２９と、電極パターン４７で構成される経路によって、シールド導電層４３は外部グランド電極２８と電気的に接続されている。
【００４４】
本実施形態の回路モジュール４０によれば、絶縁体樹脂層３９を覆うように、回路基板２１の表面に外部グランド電極２８に接続されたシールド導電層４３が形成されている。このような構成により、本発明の第１の実施形態で述べた効果に加えて、回路基板上の実装部品がシールド導電層４３に完全に覆われるので、外部からの電磁波ノイズが回路モジュールに影響を与えることを防ぐシールド効果が実現できる。
【００４５】
なお、本実施例では電子部品３０ａに積層型コンデンサを用いたが、本実施例のシールド効果を達成するための電子部品３０ａは、切断面４１に露呈し、かつ、外部電極と接続されている内部電極を有していればよく、積層型コンデンサの代わりに積層型インダクタ、積層型チップ抵抗などを用いてもよい。
【００４６】
次に、第２の実施形態に係る回路モジュール４０の製造方法について、図５を参照しながら、説明する。なお、図５で図３と対応する部分は詳細な説明を省略する。
【００４７】
図５は、本発明の回路モジュール４０の製造方法を説明するための断面図である。図５（ａ）は集合基板２２の表面に実装部品２３、２５および電子部品３０ａが実装された状態を、図５（ｂ）は実装部品２３、２５および電子部品３０ａを覆うように集合基板２２の表面に絶縁樹脂層３９が形成された状態を、図５（ｃ）は絶縁樹脂層３９が形成された後、切り込み部３２が形成された状態、図５（ｄ）はシールド導電層４３が形成された状態を、図５（ｅ）は集合基板２２が完全に分割された状態を、それぞれ示しいている。
【００４８】
回路基板２１として、セラミック多層基板を例にとって説明する。所定パターンのビアホールや面内配線電極を設けたセラミックグリーンシートを必要シートごとに所定の枚数積み重ねて、焼成することにより、表面および底面に接合パッド（図示せず）および実装電極２９を有するセラミック多層基板からなる集合基板２２を得ることができる。
【００４９】
次いで、図５（ａ）は集合基板２２の表面に実装部品２３、２５および電子部品３０ａが実装された状態を示す断面図である。
【００５０】
集合基板２２の表面の接合パッドにスクリーン印刷等によりはんだを供給した後に、実装部品２３、２５と電子部品３０ａを載せ、さらに、これをリフロー炉に投入することによってはんだを溶融、固化させて、実装部品２３，２５と電子部品３０ａをセラミック多層基板に実装する。
【００５１】
次いで、図５（ｂ）は実装部品２３、２５および電子部品３０ａを覆うように集合基板２２の表面に絶縁樹脂層３９が形成された状態を示す断面図である。絶縁樹脂層はトランスファモールド法、ポッティング法、真空印刷法などにより形成される。
【００５２】
次いで、図５（ｃ）は絶縁樹脂層３９が形成された後、切り込み部３２が形成された状態を示す断面図である。回路モジュール４０として切り出す境界部分において、所定の深さまで溝状の切り込み部３２は、ブレードなどを用いて形成される。この切り込み部３２を形成することにより、隙間３４が絶縁樹脂層３９の側面に露出する。ここで、隙間３４を確認することで、絶縁樹脂層３９内の気泡の有無を確認できる。
【００５３】
なお、切り込み部の深さは隙間３４が露出する程度であれば、絶縁樹脂層の途中で止めてもよく、集合基板２２の途中に至る深さまで形成してもよい。
【００５４】
次いで、図５（ｄ）はシールド導電層４３が形成された状態を示す断面図である。デイスペンサー、真空印刷装置、スピンコーターなどにより、切り込み部３２を含めてシールド導電層４３が塗布される。この時、シールド導電層４３はチップ素子３１ａの内部電極４５と接続される。また、図５（ｄ）に示すように、切り込み部３２が十分に充填されるようにシールド導電層４３を塗布することにより、シ−ルド性を高めることができる。
【００５５】
最後に、図５（ｅ）は集合基板２２が完全に分割された状態を示す断面図である。シールド導電層４３を形成した後、ブレードなどで、切り込み部３２をさらに切り進め、集合基板２２は個々の回路モジュール４０に分断される。
【００５６】
なお、第１の実施形態に示すシールド導電層を持たない回路モジュール２０の作製においては、図５（ｃ）の時点で、切り込み部３２を集合基板２２の底面まで形成し、これにより、集合基板２２は個々の回路モジュール２０に分断される。
【符号の説明】
【００５７】
２０、４０・・・回路モジュール
１２、２１・・・回路基板
２２・・・集合基板
２８・・・外部グランド電極
３０、３０ａ・・・電子部品
３５、３６・・・外部電極
３５ａ、３６ａ・・・折り返し電極
４５・・・内部電極
２３、２５・・・実装部品
３１，３１ａ・・・チップ素子
２４，３４・・・隙間
１９、３９・・・絶縁樹脂層
４３・・・シールド導電層
【図１】
2011222704.tif 000003
【図２】
2011222704.tif 000004
【図３】
2011222704.tif 000005
【図４】
2011222704.tif 000006
【図５】
2011222704.tif 000007
【図６】
2011222704.tif 000008