(57)【要約】【課題】高強度の光が入力されても、応答性の低下が抑制できるようにする。【解決手段】例えばＩｎＰからなる基板１０１と、基板１０１の上に形成された第１導電型の半導体からなる第１半導体層１０２と、第１半導体層１０２の上に形成された半導体からなる光吸収層１０３と、光吸収層１０３の上に形成された第２導電型の半導体からなる第２半導体層１０５と、第１半導体層１０２に形成された第１電極および第２半導体層１０５に形成された第２電極とを少なくとも備える。光吸収層１０３は、対象とする光の波長に対応するバンドギャップエネルギーを有して基板１０１とは格子定数が異なる半導体から構成されて歪みを有している。【選択図】  図１
2011181581.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された第１導電型の半導体からなる第１半導体層と、
この第１半導体層の上に形成された半導体からなる光吸収層と、
この光吸収層の上に形成された第２導電型の半導体からなる第２半導体層と、
前記第１半導体層に形成された第１電極および前記第２半導体層に形成された第２電極と
を少なくとも備え、
前記光吸収層は、対象とする光の波長に対応するバンドギャップエネルギーを有し、少なくとも前記第１半導体層および前記第２半導体層の少なくとも一方とは格子定数が異なる半導体から構成されて歪みを有し、
前記第１半導体層，および前記第２半導体層は、前記光吸収層を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、
前記第１半導体層および前記第２半導体層は、不純物を導入することで各々の前記導電型とされ、
前記光吸収層は、前記第１半導体層および前記第２半導体層よりも不純物濃度が低い状態とされている
ことを特徴とするフォトダイオード。
【請求項２】
請求項１記載のフォトダイオードにおいて、
前記光吸収層は、少なくとも前記第１半導体層および前記第２半導体層の少なくとも一方より格子定数が小さな半導体から構成されて伸張性の歪みを有していることを特徴とするフォトダイオード。
【請求項３】
請求項１または２記載のフォトダイオードにおいて、
前記第１半導体層の上に形成された半導体からなる電子走行層と、
この電子走行層の上に形成された第１導電型の半導体からなる電界制御層と
を備え、
前記光吸収層は、前記電界制御層の上に形成され、
前記電子走行層および前記電界制御層は、前記光吸収層を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、
前記電界制御層は、不純物を導入することで各々の前記導電型とされ、
前記電子走行層は、前記第１半導体層，前記電界制御層、および前記第２半導体層よりも不純物濃度が低い状態とされている
ことを特徴とするフォトダイオード。
【請求項４】
請求項３記載のフォトダイオードにおいて、
前記光吸収層と前記第２半導体層との間に配置され、前記光吸収層を構成する半導体を第２導電型とした半導体からなる第２導電型光吸収層を備える
ことを特徴とするフォトダイオード。
【請求項５】
請求項３または４記載のフォトダイオードにおいて、
前記電子走行層に、動作時のキャリア濃度に等しい第１導電型の不純物が導入されている
ことを特徴とするフォトダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信用などに用いることができる広帯域フォトダイオードに関するものである。
【背景技術】
【０００２】
フォトダイオードは、長波長帯（１．３μｍ帯〜１．５μｍ帯）の光通信システムに、レシーバ装置の受光デバイスとして広く使用されている。光通信システムでは、伝送容量の増大により動作速度の高速化が要求されており、高速動作が可能な化合物半導体によるフォトダイオードが主に用いられている（特許文献１，２，３参照）。
【０００３】
例えば、ＩｎＧａＡｓ系の化合物半導体を用い、ｐ型半導体層，ノンドープ（ｉ型）半導体層、ｎ型半導体層から構成したｐｉｎ構造のフォトダイオードが用いられている。このフォトダイオードは、入射した光が、バイアス電界の印加されたｉ型半導体層（光吸収層）で吸収された後、電子と正孔に変換されて電気信号として検出される。光吸収層としては、低濃度に不純物が導入されている場合もある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０５−１７５５３３号公報
【特許文献２】特開平７−０８６６３１号公報
【特許文献３】特開２００６−２２９１５６号公報
【特許文献４】特許第４０６１０５７号公報
【非特許文献】
【０００５】
【非特許文献１】Shun Lien Chuang, "Efficient band-structure calculations of strained quantum wells", Phys. Rev. B, vol.43, No.12, pp.9649-9661, 1991.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、光通信システムでは、Ｓ／Ｎ比の（受信感度）の向上を図るために、より強い光を用いることが検討されている。例えば、光通信システムにおいては、２ｍＷ程度の高強度の光の使用が検討されている。一般に、フォトダイオードが受け付ける光強度は０．３〜０．４ｍＷ程度であるが、２ｍＷの光は高い強度の光となる。
【０００７】
ところが、上述したような高強度の光が入力されると、フォトダイオードの応答性が低下し、要求される高速動作が得られないという問題が発生する。この問題について、簡単に説明すると、まず、逆バイアスが印加されているフォトダイオードに、低強度の光が入力される場合、ｐ型半導体層，光吸収層，およびｎ型半導体層のポテンシャル状態は、図７に示すようになる。この低強度光入力の状態では、ｐ型半導体層７０３とｎ型半導体層７０１との間の光吸収層７０２の電界は均一であり、光吸収層７０２のポテンシャルは直線的に変化する。
【０００８】
一方、逆バイアスが印加されているフォトダイオードに、高強度の光が入力されると、ｐ型半導体層７０３，光吸収層７０２，およびｎ型半導体層７０１のポテンシャル状態は、図８に示すようになる。この高強度光入力の状態では、光吸収層７０２により多くの電子および正孔が生成されるが、正孔は電子よりもはるかに移動度が小さく、光吸収層７０２で正孔が生成される速度が、生成した正孔がｐ型半導体層７０３に抜けていく速度を上回ると、光吸収層７０２に多くの正孔が蓄積されるようになる。このため、光吸収層７０２の電界が不均一になり、光吸収層７０２のポテンシャルが、価電子帯の側に凸の曲線状態に変化する。この状態では、ｎ型半導体層７０１からｐ型半導体層７０３にかけての傾きが、ｎ型半導体層７０１の側で小さくなるため、正孔の走行速度が低下し、光吸収層７０２にさらに多くの正孔が蓄積されるようになる。この結果、フォトダイオードの帯域が劣化し、応答性が低下する。
【０００９】
本発明は、以上のような問題点を解消するためになされたものであり、高強度の光が入力されても、応答性の低下が抑制できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係るフォトダイオードは、基板の上に形成された第１導電型の半導体からなる第１半導体層と、この第１半導体層の上に形成された半導体からなる光吸収層と、この光吸収層の上に形成された第２導電型の半導体からなる第２半導体層と、第１半導体層に形成された第１電極および第２半導体層に形成された第２電極とを少なくとも備え、光吸収層は、対象とする光の波長に対応するバンドギャップエネルギーを有して、少なくとも第１半導体層および第２半導体層の少なくとも一方とは格子定数が異なる半導体から構成されて歪みを有し、第１半導体層，および第２半導体層は、光吸収層を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第１半導体層および第２半導体層は、不純物を導入することで各々の導電型とされ、光吸収層は、第１半導体層および第２半導体層よりも不純物濃度が低い状態とされている。
【００１１】
上記フォトダイオードにおいて、光吸収層は、基板少なくとも第１半導体層および第２半導体層の少なくとも一方より格子定数が小さな半導体から構成されて伸張性の歪みを有しているとよりよい。
【００１２】
上記フォトダイオードにおいて、第１半導体層の上に形成された半導体からなる電子走行層と、この電子走行層の上に形成された第１導電型の半導体からなる電界制御層とを備え、光吸収層は、電界制御層の上に形成され、電子走行層および電界制御層は、光吸収層を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、電界制御層は、不純物を導入することで各々の導電型とされ、電子走行層は、第１半導体層，電界制御層、および第２半導体層よりも不純物濃度が低い状態とされているようにしてもよい。
【００１３】
また、光吸収層と第２半導体層との間に配置され、光吸収層を構成する半導体を第２導電型とした半導体からなる第２導電型光吸収層を備えるようにしてもよい。また、電子走行層に、動作時のキャリア濃度に等しい第１導電型の不純物が導入されているようにしてもよい。
【発明の効果】
【００１４】
以上説明したように、本発明によれば、光吸収層は、対象とする光の波長に対応するバンドギャップエネルギーを有して基板とは格子定数が異なる半導体から構成されて歪みを有しているようにしたので、高強度の光が入力されても、応答性の低下が抑制できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１におけるフォトダイオードの構成を示す断面図である。
【図２】本発明の実施の形態１におけるフォトダイオードの高強度の光が入射した動作状態のポテンシャルの状態を示すバンド図である。
【図３】本発明の実施の形態１におけるフォトダイオードの高強度の光が入射した動作状態の他のポテンシャルの状態を示すバンド図である。
【図４】本発明の実施の形態２におけるフォトダイオードの構成を示す断面図である。
【図５】本発明の実施の形態３におけるフォトダイオードの構成を示す断面図である。
【図６】本発明の実施の形態４におけるフォトダイオードの構成を示す断面図である。
【図７】フォトダイオードの低強度の光が入射した動作状態のポテンシャルの状態を示すバンド図である。
【図８】フォトダイオードの高強度の光が入射した動作状態のポテンシャルの状態を示すバンド図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図を参照して説明する。
【００１７】
［実施の形態１］
はじめに、本発明の実施の形態１について説明する。図１は、本発明の実施の形態におけるフォトダイオードの断面図である。このフォトダイオードは、例えばＩｎＰからなる基板１０１と、基板１０１の上に形成された第１導電型の半導体からなる第１半導体層１０２と、第１半導体層１０２の上に形成された半導体からなる光吸収層１０３と、光吸収層１０３の上に形成された第２導電型の半導体からなる第２半導体層１０５と、第１半導体層１０２に形成された第１電極および第２半導体層１０５に形成された第２電極とを少なくとも備える。
【００１８】
ここで、光吸収層１０３は、対象とする光の波長に対応するバンドギャップエネルギーを有して基板１０１とは格子定数が異なる半導体から構成されて歪みを有し、第１半導体層１０２，および第２半導体層１０５は、光吸収層１０３を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第１半導体層１０２および第２半導体層１０５は、不純物を導入することで各々の導電型とされ、光吸収層１０３は、第１半導体層１０２および第２半導体層１０５よりも不純物濃度が低い状態とされていればよい。
【００１９】
例えば、基板１０１は、半絶縁性のＩｎＰからなる半導体基板であればよい。また、第１半導体層１０２は、ｎ型のＩｎＰから構成されていればよい。この場合、上述した第１導電型がｎ型となり、第２導電型がｐ型となる。また、光吸収層１０３は、基板１０１を構成するＩｎＰとは格子定数が異なる組成とされたＩｎＧａＡｓより構成されていればよい。また、第２半導体層１０５は、光吸収層１０３の上に形成されたＩｎＧａＡｓＰ層１０４に第２導電型を呈する不純物導入により形成されていればよい。例えば、ＩｎＧａＡｓＰ層１０４にＺｎを不純物として導入することで、ｐ型とされた第２半導体層１０５を形成することができる。
【００２０】
なお、光吸収層１０３およびＩｎＧａＡｓＰ層１０４は、所望とする形状にパターニングされ、一部の第１半導体層１０２は露出し、この露出領域に、第１電極１０８が形成されている。また、本実施の形態では、第２半導体層１０５を形成している領域が受光領域となるので、第２半導体層１０５の中央部が開放されるように、第２電極１０９が形成されている。例えば、リング状の第２電極１０９が、第２半導体層１０５の周縁部に接して形成されている。加えて、第２電極１０９以外の領域のＩｎＧａＡｓＰ層１０４の上には、反射防止膜１１０が形成されている。
【００２１】
次に、本実施の形態におけるフォトダイオードの製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板１０１上に、ｎ型のＩｎＰ（第１半導体層１０２）、ノンドープのＩｎＧａＡｓ（光吸収層１０３）、およびＩｎＧａＡｓＰ（ＩｎＧａＡｓＰ層１０４）を順次堆積する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。また、ｎ型の層は、例えば、シリコンを不純物として用いればよい。また、ＩｎＧａＡｓＰ層１０４は、ノンドープではなくｐ型の層としてもよく、その場合は後述のＺｎ拡散によって改めて第２半導体層１０５を形成する必要はなく、ＩｎＧａＡｓＰ層１０４が第２半導体層１０５も兼ねる。ｐ型の層は、例えば、Ｚｎを不純物として用いればよい。ここで、光吸収層１０３となるノンドープのＩｎＧａＡｓが、基板１０１を構成するＩｎＰとは格子定数が異なる組成とされていることが重要である。例えば、第１半導体層１０２となるＩｎＰの層の上に、ＩｎＰより格子定数の小さいＩｎ0.48Ｇａ0.52Ａｓを堆積してこの層を光吸収層１０３とすればよい。
【００２２】
次に、Ｚｎ拡散により、第２半導体層１０５を形成する。さらに、反射防止膜１１０を形成する。この後、公知のリソグラフィー技術およびエッチング技術によりパターニングした後、第１電極１０８を形成する。また、反射防止膜１１０をパターニングした後、第２電極１０９を形成する。第１電極１０８はチタン層／白金層／金層の３層構造、第２電極１０９は白金層／チタン層／白金層／金層の４層構造とし、各半導体層にオーミック接続していればよい。
【００２３】
本実施の形態におけるフォトダイオードは、第１電極１０８および第２電極１０９の間に逆方向のバイアス電圧を印加すると、ノンドープとされて不純物濃度が低い光吸収層１０３が空乏化して動作可能状態となる。この動作状態で、第２半導体層１０５より光が入射すると、光吸収層１０３において、電子・正孔対が発生し、第１電極１０８および第２電極１０９に接続されている外部回路に電流が出力される。このように動作する中で、本実施の形態では、光吸収層１０３の格子定数が、基板１０１の格子定数とは異なる状態とされているので、バイアス電圧が印加されている動作時において、例えば、２ｍＷ程度の高強度の光が入力されても、正孔の走行速度低下が抑制できるようになる。
【００２４】
以下、本実施の形態における光吸収層１０３について、より詳細に説明する。本実施の形態では、光吸収層１０３の格子定数を基板１０１とは異なる状態として光吸収層１０３が歪みを有する状態としている。このため、光吸収層１０３の価電子帯において、重い正孔のバンド（正孔の走行方向の有効質量が大きいバンド、ヘビーホールバンド）と軽い正孔のバンド（正孔の走行方向の有効質量が小さいバンド、ライトホールバンド）との間にエネルギー準位差が生じるようになり、これら２つのバンドが分離するようになる。
【００２５】
例えば、光吸収層１０３の格子定数を基板１０１より小さくして光吸収層１０３に伸張性の歪みを発生させると、図２のバンド図に示すように、光吸収層１０３の価電子帯が、禁制帯側のライトホールバンド１３１と、これよりエネルギー準位の低いヘビーホールバンド１３２とに分離する。
【００２６】
このように、価電子帯における２つのバンドを分離させることで、受光により光吸収層１０３で発生した正孔の散乱後の状態密度が低下するために散乱頻度が低下し、正孔の移動度がより速くなる。また、上述したように、禁制帯側がライトホールバンド１３１となるようにすることで正孔の有効質量が小さくなり、移動度をさらに向上させることができるようになる。禁制帯側がライトホールバンド１３１となる状態は、光吸収層１０３が、基板１０１より格子定数が小さな半導体から構成されて伸張性の歪みを有している状態である。
【００２７】
なお、室温（３００Ｋ）に相当するエネルギーが、およそ２５ｍｅＶになる。このため、ライトホールバンドとヘビーホールバンドとのエネルギー準位の差が上記エネルギー値と同程度あるいはそれ以上にならないと、室温での動作においては、温度の揺らぎなどにより、エネルギー準位の異なる２つのバンドを形成したことにならない。従って、ライトホールバンドとヘビーホールバンドとのエネルギー準位の差が上記エネルギー値と同程度あるいはそれ以上となるように、光吸収層１０３に歪みが発生しているようにすることが重要となる。非特許文献１によれば（Table IV、Ｇａ content 0.52の場合）、ＩｎＰより格子定数の小さいＩｎ0.48Ｇａ0.52Ａｓを光吸収層１０３とすることにより、ライトホールバンド・ヘビーホールバンドのエネルギー準位差を２５ｍｅＶとすることができる（Ｅg3/2−Ｅg1/2＝０．７７９３−０．７５４５［ｅＶ］＝０．０２４８［ｅＶ］≒２５［ｍｅＶ］）ので、ヘビーホールとライトホールのエネルギー準位差に関する上記条件を満たす。
【００２８】
ここで、図３に示すように、光吸収層１０３を、第１半導体層１０２に配置した第１光吸収層１０３ａと、この上に形成した第２光吸収層１０３ｂとから構成し、第１光吸収層１０３ａに歪みが発生しているようにするとよりよい。第１光吸収層１０３ａが、基板１０１に対して異なる格子定数の半導体から構成されていればよい。このようにすることで、光吸収層１０３として所望の層厚を維持した状態で、格子定数が異なって歪みを有している第１光吸収層１０３ａの層厚を小さくすることができる。層厚を小さくすることで、転位などの発生がなく結晶性が維持される臨界膜厚の範囲で、格子定数の差をより大きくすることができ、より大きな歪みを導入することができる。歪みが大きいほどライトホールバンドとヘビーホールバンドとのエネルギー準位の差を大きくすることができ、正孔の移動度をさらに向上させることができる。
【００２９】
以上に説明したように、本実施の形態によれば、光吸収層１０３に歪みが導入されているようにしたので、高強度の光が入力された状態においても、価電子帯における正孔の走行速度の低下が抑制できるようになるので、応答性の低下が抑制できるようなる。
【００３０】
［実施の形態２］
次に、本発明の実施の形態２について説明する。図４は、本発明の実施の形態２におけるフォトダイオードの構成を示す断面図である。このフォトダイオードは、基板４０１の上に形成された第１導電型の半導体からなる第１半導体層４０２と、第１半導体層４０２の上に形成された半導体からなる電子走行層４０３と、電子走行層４０３の上に形成された第１導電型の半導体からなる電界制御層４０４と、電界制御層４０４の上に形成された半導体からなる光吸収層４０５と、光吸収層４０５の上に形成された第２導電型の半導体からなる第２半導体層４０７と、第１半導体層４０２に形成された第１電極４０８および第２半導体層４０７に形成された第２電極４０９とを少なくとも備える。
【００３１】
ここで、光吸収層４０５は、対象とする光の波長に対応するバンドギャップエネルギーを有して基板４０１とは格子定数が異なる半導体から構成されて歪みを有し、第１半導体層４０２，電子走行層４０３、電界制御層４０４、および第２半導体層４０７は、光吸収層４０５を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第１半導体層４０２，電界制御層４０４、および第２半導体層４０７は、不純物を導入することで各々の導電型とされ、電子走行層４０３および光吸収層４０５は、第１半導体層４０２，電界制御層４０４、および第２半導体層４０７よりも不純物濃度が低い状態とされていればよい。
【００３２】
例えば、基板４０１は、半絶縁性のＩｎＰからなる半導体基板であればよい。また、第１半導体層４０２は、ｎ型のＩｎＰから構成されていればよい。この場合、上述した第１導電型がｎ型となり、第２導電型がｐ型となる。また、電子走行層４０３は、ノンドープのＩｎＧａＡｓＰから構成されていればよい。また、電界制御層４０４は、ｎ型のＩｎＧａＡｓＰから構成されていればよい。
【００３３】
また、光吸収層４０５は、基板４０１を構成するＩｎＰとは格子定数が異なる組成とされたＩｎＧａＡｓより構成されていればよい。また、第２半導体層４０７は、光吸収層４０５の上に形成されたＩｎＧａＡｓＰ層４０６に対する第２導電型を呈する不純物導入により形成されていればよい。例えば、ＩｎＧａＡｓＰ層４０６にＺｎを不純物として導入することで、ｐ型とされた第２半導体層４０７を形成することができる。
【００３４】
なお、電子走行層４０３，電界制御層４０４，光吸収層４０５，およびＩｎＧａＡｓＰ層４０６は、所望とする形状にパターニングされ、一部の第１半導体層４０２は露出し、この露出領域に、第１電極４０８が形成されている。また、本実施の形態では、第２半導体層４０７が受光領域となるので、第２半導体層４０７の中央部が開放されるように、第２電極４０９が形成されている。例えば、リング状の第２電極４０９が、第２半導体層４０７の周縁部に接して形成されている。加えて、第２電極４０９以外の領域のＩｎＧａＡｓＰ層４０６の上には、反射防止膜４１０が形成されている。
【００３５】
次に、本実施の形態におけるフォトダイオードの製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板４０１上に、ｎ型のＩｎＰ（第１半導体層４０２）、ノンドープのＩｎＧａＡｓＰ（電子走行層４０３）、ｎ型のＩｎＧａＡｓＰ（電界制御層４０４）、ノンドープのＩｎＧａＡｓ（光吸収層４０５）、およびＩｎＧａＡｓＰ（ＩｎＧａＡｓＰ層４０６）をエピタキシャル成長により順次堆積する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。また、ｎ型の層は、例えば、シリコンを不純物として用いればよい。また、ＩｎＧａＡｓＰ層４０６は、ノンドープではなくｐ型の層としてもよく、この場合は後述のＺｎ拡散によって改めて第２半導体層４０７を形成する必要はなく、ＩｎＧａＡｓＰ層４０６が第２半導体層４０７も兼ねる。ｐ型の層は、例えば、Ｚｎを不純物として用いればよい。
【００３６】
ここで、光吸収層４０５となるノンドープのＩｎＧａＡｓが、基板４０１を構成するＩｎＰとは格子定数が異なる組成とされていることが重要である。例えば、電界制御層４０４となるｎ型のＩｎＧａＡｓＰの層の上に、ＩｎＰより格子定数の小さいＩｎ0.48Ｇａ0.52Ａｓを堆積してこの層を光吸収層４０５とすればよい。
【００３７】
次に、Ｚｎ拡散により、第２半導体層４０７を形成する。さらに、反射防止膜４１０を形成する。この後、公知のリソグラフィー技術およびエッチング技術によりパターニングした後、第１電極４０８を形成する。また、反射防止膜４１０をパターニングした後、第２電極４０９を形成する。第１電極４０８はチタン層／白金層／金層の３層構造、第２電極４０９は白金層／チタン層／白金層／金層の４層構造とし、各半導体層にオーミック接続していればよい。
【００３８】
本実施の形態におけるフォトダイオードは、第１電極４０８および第２電極４０９の間に逆方向のバイアス電圧を印加すると、ノンドープとされて不純物濃度が低い光吸収層４０５および電子走行層４０３が空乏化し、動作可能状態となる。この動作状態で、第２半導体層４０７より光が入射すると、光吸収層４０５において、電子・正孔対が発生し、第１電極４０８および第２電極４０９に接続されている外部回路に電流が出力される。
【００３９】
本実施の形態においても、光吸収層４０５が、基板４０１とは異なる格子定数とされているので、バイアス電圧が印加されている動作時において、例えば、２ｍＷ程度の高強度の光が入力されても、前述した実施の形態１と同様に、正孔の走行速度低下が抑制できるようになる。
【００４０】
また、本実施の形態では、光吸収が起こらないバンドギャップエネルギーに設定されている電子走行層４０３では、電子のみが走行する。このように動作する中で、本実施の形態では、電界制御層４０４を備えているので、バイアス電圧が印加されている動作時において、電子走行層４０３の電界強度を低くすることができ、動作に必要なバイアス電圧を低くすることができる。
【００４１】
以下、電界制御層４０４について、より詳細に説明する。電界制御層４０４を持たない一般的なｐｉｎ型フォトダイオードでは、光吸収層４０５から電子走行層４０３にかけて変化のない一定な電界強度分布を持つ。これに対し、電界制御層４０４を備える本実施の形態によれば、光吸収層４０５の電界強度に対して電子走行層４０３の電界強度を低くすることができる。本実施の形態では、電界制御層４０４のドナー電荷により、電子走行層４０３の電界強度が低くなる。
【００４２】
ここで、バイアス電圧が印加されている状態における光吸収層４０５の電界強度は、おおむね５０ｋＶ／ｃｍ程度に設定されていればよい。また、電子走行層４０３の電界強度は、５０ｋＶ／ｃｍよりも十分に低く、例えば、１０ｋＶ／ｃｍ程度に設定されていればよい。
【００４３】
光吸収層４０５内は、光吸収により発生した電子と正孔の両者が走行するのに対し、電子走行層４０３内では、電子のみが走行するので、電界強度を高くする必要ない。これは、ノンドープのＩｎＧａＡｓＰより構成されている電子走行層４０３では、電子移動度が高く、約５ｋＶ／ｃｍ以上あれば、電子は飽和速度域に達するからである。従って、電子走行層４０３の電界強度が５ｋＶ／ｃｍ以上あれば、この値に関わらず、フォトダイオードの動作帯域は一定に保たれる。
【００４４】
また、電子走行層４０３の電界強度は低いので、光吸収層４０５の厚さを多少薄くし、この分の電圧降下を電子走行層４０３に振り分けることにより、広い空乏層厚を確保することができる。
【００４５】
本実施の形態によれば、電子走行層４０３の電界強度が低い分だけ、従来のｐｉｎ型フォトダイオードに比較して必要なバイアス電圧は下がる。言い換えると、一定のバイアス電圧に対して空乏層を広く保つことができるので、接合容量を低減することが可能となる。
【００４６】
例えば、光吸収層４０５の厚さＷＡｄｅｐを０．４５μｍとし、電子走行層４０３の厚さＷＴｄｅｐを０．２５μｍとする。この場合、ＷＡｄｅｐ中の電界を５０ｋＶ／ｃｍとして電位降下は１．７５Ｖ、ＷＴｄｅｐ中の電界を１０ｋＶ／ｃｍとして電位降下は０．３５Ｖである。従って、動作時の最低必要バイアス電圧は約１．７５Ｖとなる。このバイアス電圧はマージンを持って２Ｖよりも小さく、接合容量は８０％に低下する。
【００４７】
このように、本実施の形態によれば、電子走行層４０３に加えて電界制御層４０４を備えるようにしたので、フォトダイオードをより低いバイアス電圧で動作させても、より高い感度が得られるようになる。
【００４８】
なお、電子走行層４０３および電界制御層４０４の存在による動作周波数帯域（ｆ３ｄＢ）の低下は、これらの層厚が一定値以下の条件では起こらない。これは、空乏層内の正孔の飽和時の走行速度が約５×１０6ｃｍ／ｓであるのに対して、電子の走行速度が約４×１０7ｃｍ／ｓと格段に大きいことによる。従って、上述した層が存在することによる電子の全遅延時間が、正孔走行の遅延時間よりも小さい範囲では、全体の遅延時間の増大は起こらない。なお、各層の厚さは、各キャリアの走行速度と所望とするｆ３ｄＢとを考慮して、適宜に設定するとよい。
【００４９】
［実施の形態３］
次に、本発明の実施の形態３について説明する。図５は、本発明の実施の形態におけるフォトダイオードの構成を模式的に示す断面図である。このフォトダイオードは、基板５０１の上に形成された第１導電型の半導体からなる第１半導体層５０２と、第１半導体層５０２の上に形成された半導体からなる電子走行層５０３と、電子走行層５０３の上に形成された第１導電型の半導体からなる電界制御層５０４と、電界制御層５０４の上に形成された半導体からなる光吸収層５０５と、光吸収層５０５の上に形成された第２導電型の半導体からなる第２導電型光吸収層５０６と、第２導電型光吸収層５０６の上に形成された第２導電型の半導体からなる第２半導体層５０７と、第１半導体層５０２に形成された第１電極５０８および第２半導体層５０７に形成された第２電極５０９を少なくとも備える。
【００５０】
ここで、光吸収層５０５は、対象とする光の波長に対応するバンドギャップエネルギーを有して基板５０１とは格子定数が異なる半導体から構成されて歪みを有し、第２導電型光吸収層５０６は、対象とする光の波長に対応するバンドギャップエネルギーを有し、第１半導体層５０２，電子走行層５０３、電界制御層５０４、および第２半導体層５０７は、光吸収層５０５および第２導電型光吸収層５０６を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第１半導体層５０２，電界制御層５０４、および第２半導体層５０７は、不純物を導入することで各々の導電型とされ、電子走行層５０３および光吸収層５０５は、第１半導体層５０２，電界制御層５０４、および第２半導体層５０７よりも不純物濃度が低い状態とされていればよい。
【００５１】
例えば、基板５０１は、半絶縁性のＩｎＰからなる半導体基板であればよい。また、第１半導体層５０２は、ｎ型のＩｎＰから構成されていればよい。この場合、上述した第１導電型がｎ型となり、第２導電型がｐ型となる。また、電子走行層５０３は、ノンドープのＩｎＧａＡｓＰから構成されていればよい。また、電界制御層５０４は、ｎ型のＩｎＧａＡｓＰから構成されていればよい。
【００５２】
また、光吸収層５０５は、基板５０１を構成するＩｎＰとは格子定数が異なる組成とされたＩｎＧａＡｓより構成されていればよい。また、第２導電型光吸収層５０６は、ｐ型のＩｎＧａＡｓ層より構成されていればよい。また、第２半導体層５０７は、第２導電型光吸収層５０６の上に形成されたｐ型のＩｎＧａＡｓＰから構成されていればよい。ここで、ｐ型の層は、Ｚｎが不純物として導入されている。
【００５３】
なお、電子走行層５０３，電界制御層５０４，光吸収層５０５，第２導電型光吸収層５０６，および第２半導体層５０７は、所望とする形状にパターニングされ、一部の第１半導体層５０２は露出し、この露出領域に、第１電極５０８が形成されている。電子走行層５０３，電界制御層５０４，光吸収層５０５，第２導電型光吸収層５０６，および第２半導体層５０７は、例えば、電子走行層５０３の途中までの深さまでのメサ構造とされてる。
【００５４】
また、本実施の形態では、受光領域となる第２半導体層５０７の中央部が開放されるように、第２電極５０９が形成されている。例えば、リング状の第２電極５０９が、第２半導体層５０７の周縁部に接して形成されている。加えて、第２電極５０９以外の領域の第２導電型光吸収層５０６の上には、反射防止膜５１０が形成されている。
【００５５】
次に、本実施の形態におけるフォトダイオードの製造方法について簡単に説明する。まず、半絶縁性のＩｎＰからなる基板５０１上に、ｎ型のＩｎＰ（第１半導体層５０２）、ノンドープのＩｎＧａＡｓＰ（電子走行層５０３）、ｎ型のＩｎＧａＡｓＰ（電界制御層５０４）、ノンドープのＩｎＧａＡｓ（光吸収層５０５）、ｐ型のＩｎＧａＡｓ（第２導電型光吸収層５０６）およびｐ型のＩｎＧａＡｓＰ（第２半導体層５０７）をエピタキシャル成長により順次堆積する。これらは、よく知られたＭＯＶＰＥ法により形成すればよい。また、ｎ型の層は、例えば、シリコンを不純物として用い、ｐ型の層は、例えば、Ｚｎを不純物として用いればよい。なお、第２導電型光吸収層５０６の不純物濃度は、少なくとも本実施の形態におけるフォトダイオードに逆方向のバイアス電圧を印加したときに空乏化しない濃度にまで高めておく必要がある。
【００５６】
ここで、光吸収層５０５となるノンドープのＩｎＧａＡｓが、基板５０１を構成するＩｎＰとは格子定数が異なる組成とされていることが重要である。例えば、電界制御層５０４となるｎ型のＩｎＧａＡｓＰの層の上に、ＩｎＰより格子定数の小さいＩｎ0.48Ｇａ0.52Ａｓを堆積してこの層を光吸収層５０５とすればよい。
【００５７】
さらに、反射防止膜５１０を形成した後、公知のリソグラフィー技術およびエッチング技術により前述したメサ構造にパターニングする。この後、第１電極５０８を形成する。また、反射防止膜５１０をパターニングした後、第２電極５０９を形成する。各電極は、チタン層／白金層／チタン層の３層構造とし、各半導体層にオーミック接続していればよい。
【００５８】
本実施の形態におけるフォトダイオードに逆方向のバイアス電圧を印加すると、ノンドープとすることで不純物濃度が低くされている電子走行層５０３および光吸収層５０５が空乏化し、動作可能状態となる。一方で、第２導電型光吸収層５０６は不純物濃度が高いため空乏化しない。本ダイオードに光信号を入力すると、光吸収層５０５および第２導電型光吸収層５０６で電子・正孔対が発生し、外部回路に電流が出力される。
【００５９】
本実施の形態においても、光吸収層５０５が、基板５０１とは異なる格子定数とされているので、バイアス電圧が印加されている動作時において、例えば、２ｍＷ程度の高強度の光が入力されても、前述した実施の形態１，２と同様に、正孔の走行速度低下が抑制できるようになる。
【００６０】
また、本実施の形態においても、前述した実施の形態２と同様に、電子走行層５０３は、光吸収が起こらないバンドギャップエネルギーに設定されており、電子のみが走行する。また、第２導電型光吸収層５０６で発生したキャリアの内、正孔は、中性の半導体の中を走行するため、実質的な遅延時間は発生しない。遅延時間の増加に寄与する可能性があるのは、電子が拡散／ドリフトして光吸収層５０５との境の空乏層に達し、さらに電子走行層５０３をよぎるまでの時間である。
【００６１】
本実施の形態において、空乏層の電界分布は、前述した実施の形態２の場合と基本的に変わらない。本実施の形態でも、電子走行層５０３が挿入される分、前述した実施の形態２と同様に、フォトダイオードの接合容量を下げる効果がある。
【００６２】
加えて、実施の形態３においては、第２導電型光吸収層５０６が追加されるので、受光感度は増大する。ノンドープの光吸収層５０５の厚さＷＡｄｅｐを０．４５μｍ、第２導電型光吸収層５０６の厚さＷＡｎを０．４５μｍとすると、前述の様にＬ帯の長波長端、光の結合効率９０％、光リタン配置を想定した場合、従来の構造（例えば、ＷＡｄｅｐ＝０．５５μｍ、ＷＴｄｅｐ＝０μｍ）では０．５５Ａ／Ｗ、本実施形態の場合は０．７６Ａ／Ｗと、３８％増大する。
【００６３】
また、本実施の形態では、前述した実施の形態に比較して、第２導電型光吸収層５０６が追加されているため、層厚が増大している状態となる。このため、キャリア走行による遅延時間の増大が起こり、ｆ３ｄＢ帯域の低下が懸念されるものとなる。しかしながら、以下に説明するように、第２導電型光吸収層５０６が存在しても、必ずしもｆ３ｄＢ帯域は低下しない。
【００６４】
以下では、前述した実施の形態におけるフォトダイオードに、第２導電型光吸収層を追加（挿入）した状態における出力応答特性の変化について検討する。まず、ノンドープとされている光吸収層５０５の厚さをＷＡｄｅｐとし、このＷＡｄｅｐ部分のみに光信号が入力された際の周波数応答をＲ１（ｆ）とする。周波数応答Ｒ１（ｆ）は規格化した値とする。また、追加する第２導電型光吸収層の厚さをＷＡｎとし、ＷＡｎ部分のみに光信号が入力された際の周波数応答をＲ２（ｆ）とする。周波数応答Ｒ２（ｆ）も規格化した値とする。
【００６５】
ここで、Ｒ１（ｆ）は、第２導電型光吸収層がない場合（実施の形態２）も、第２導電型光吸収層が追加されている場合（実施の形態３）も、同じ応答特性を持つ。この理由は、両者は同じ空乏層構造を持ち、この空乏層構造による誘導電流に基づく出力特性は不変であることにある。
【００６６】
一般に、フォトダイオードの光入力に対する応答は、重ね合わせの原理が成立する。従って、ＷＡｄｅｐとＷＡｎ部分に同時に光信号入力がある場合、全体の（規格化された）応答Ｒ１２（ｆ）は、以下の式（１）で示すように、各光吸収厚で重量配分された応答の和となる。
【００６７】
Ｒ１２（ｆ）＝Ｒ１（ｆ）×ＷＡｄｅｐ／（ＷＡｄｅｐ＋ＷＡｎ）＋Ｒ２（ｆ）×ＷＡｎ／（ＷＡｄｅｐ＋Ｗａ２）・・・（１）
【００６８】
この式（１）を以下の式（１’）に書き換える。
【００６９】
（ＷＡｄｅｐ＋ＷＡｎ）×Ｒ１２（ｆ）＝ＷＡｄｅｐ×Ｒ１（ｆ）＋ＷＡｎ×Ｒ２（ｆ）・・・（１’）
【００７０】
このように書き換えると、「（ＷＡｄｅｐ＋ＷＡｎ）×Ｒ１２（ｆ）」は、複素平面上で、「ＷＡｄｅｐ×Ｒ１（ｆ）」と「ＷＡｎ×Ｒ２（ｆ）」との足し合わせである。従って、扱う周波数範囲で、Ｒ２（ｆ）の位相がＲ１（ｆ）の位相回転よりも小さいかぎり、「（ＷＡｄｅｐ＋ＷＡｎ）×Ｒ１２（ｆ）」の位相回転は、「Ｒ１（ｆ）」の位相回転よりも小さく、Ｒ１２（ｆ）の応答特性はＲ１（ｆ）の応答特性よりも優れることになる。
【００７１】
Ｒ２（ｆ）の応答速度がＲ１（ｆ）の応答速度よりも早い状態は、ＷＡｎがある値よりも小さい範囲内で成立する。これは、空乏層内の正孔の飽和時の走行速度が、約５×１０6ｃｍ／ｓであるのに対し、電子の走行速度が約４×１０7ｃｍ／ｓと格段に大きく、遅延時間の増大は起こりにくいことによる。
【００７２】
従って、Ｒ１（ｆ）を与える応答速度は、ほぼ正孔の走行速度で決定されるのに対し、Ｒ２（ｆ）を決める応答速度は電子の速度で決まり、ＷＡｄｅｐ、ＷＡｎ、電子走行層５０３の厚さＷＴｄｅｐ、および各層の厚さを調整することにより、Ｒ２（ｆ）の応答速度がＲ１（ｆ）の応答速度よりも早くなる状態を実現することが可能となる。なお、全体の光吸収層の層厚を変えずに、応答速度を上げる設計指針についての詳細は、特許文献４に記載されている。
【００７３】
［実施の形態４］
次に、本発明の実施の形態４について説明する。図６は、本発明の実施の形態４におけるフォトダイオードの構成を模式的に示す断面図である。このフォトダイオードは、基板６０１の上に形成された第１導電型の半導体からなる第１半導体層６０２と、第１半導体層６０２の上に形成された半導体からなる電子走行層６０３と、電子走行層６０３の上に形成された第１導電型の半導体からなる電界制御層６０４と、電界制御層６０４の上に形成された半導体からなる光吸収層６０５と、光吸収層６０５の上に形成された第２導電型の半導体からなる第２半導体層６０７と、第１半導体層６０２に形成された第１電極６０８および第２半導体層６０７に形成された第２電極６０９とを少なくとも備える。
【００７４】
ここで、光吸収層６０５は、対象とする光の波長に対応するバンドギャップエネルギーを有して基板６０１とは格子定数が異なる半導体から構成されて歪みを有し、第１半導体層６０２，電子走行層６０３、電界制御層６０４、および第２半導体層６０７は、光吸収層６０５を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第１半導体層６０２，電界制御層６０４、および第２半導体層６０７は、不純物を導入することで各々の導電型とされ、電子走行層６０３および光吸収層６０５は、第１半導体層６０２，電界制御層６０４、および第２半導体層６０７よりも不純物濃度が低い状態とされていればよい。
【００７５】
例えば、基板６０１は、半絶縁性のＩｎＰからなる半導体基板であればよい。また、第１半導体層６０２は、ｎ型のＩｎＰから構成されていればよい。この場合、上述した第１導電型がｎ型となり、第２導電型がｐ型となる。また、電子走行層６０３は、ノンドープのＩｎＧａＡｓＰから構成されていればよい。また、電界制御層６０４は、ｎ型のＩｎＧａＡｓＰから構成されていればよい。
【００７６】
また、光吸収層６０５は、基板６０１を構成するＩｎＰとは格子定数が異なる組成とされたＩｎＧａＡｓより構成されていればよい。また、第２半導体層６０７は、また、第２半導体層６０７は、光吸収層６０５の上に形成されたＩｎＧａＡｓＰ層６０６に対する第２導電型を呈する不純物導入により形成されていればよい。例えば、ＩｎＧａＡｓＰ層６０６にＺｎを不純物として導入することで、ｐ型とされた第２半導体層６０７を形成することができる。
【００７７】
なお、電子走行層６０３，電界制御層６０４，光吸収層６０５，およびＩｎＧａＡｓＰ層６０６は、所望とする形状にパターニングされ、一部の第１半導体層６０２は露出し、この露出領域に、第１電極６０８が形成されている。また、本実施の形態では、第２半導体層６０７が受光領域となるので、第２半導体層６０７の中央部が開放されるように、第２電極６０９が形成されている。例えば、リング状の第２電極６０９が、第２半導体層６０７の周縁部に接して形成されている。加えて、第２電極６０９以外の領域のＩｎＧａＡｓＰ層６０６の上には、反射防止膜６１０が形成されている。
【００７８】
加えて、本実施の形態においては、電子走行層６０３に、動作時のキャリア濃度に等しい第１導電型の不純物が導入され、電子走行層６０３が第１導電型を呈するようにされているところに特徴がある。なお、電子走行層６０３の不純物濃度の増加に対応させ、電界制御層６０４の不純物濃度を、電子走行層６０３の不純物濃度分布に応じ、前述した実施の形態における電界制御層５０４に比較して減少させる。電子走行層６０３および電界制御層６０４の合計の不純物面密度が、一定とされていればよい。他の構成は、前述した実施の形態２と同様である。
【００７９】
以下、本実施の形態におけるフォトダイオードについてより詳細に説明する。まず、前述した実施の形態２におけるフォトダイオードでは（図４参照）、電界制御層４０４においては、導入されているドナー不純物により電荷密度分布がある。また、バイアス電圧が印加されているときの第２半導体層４０７，光吸収層４０５，電界制御層４０４，電子走行層４０３，第１半導体層４０２の電界強度分布は、電界制御層４０４の存在により、光吸収層４０５に対して電子走行層４０３の方が低い状態となる。
【００８０】
ここで、光信号入力レベルが上がると、電子と正孔の電荷により空乏層内の電界強度プロファイルが変調を受け、特に、電子走行層４０３においては、電界制御層４０４の側が低く、第１半導体層４０２の側が高くなるような電界強度分布となる。実施の形態２におけるフォトダイオードでは、電子走行層４０３の電界強度が光吸収層４０５より低いので、一定のバイアス電圧のもとでは、光吸収層４０５側の電子走行層４０３の電界が低下するという影響が出やすい。この電界低下は、帯域を低下させると共に、電子電荷の蓄積がさらに電界変調を増幅するので、強い非線形効果が生じる。
【００８１】
これに対し、本実施の形態４においては、電子走行層６０３に、動作時のキャリア濃度に等しい不純物が導入されているので、光信号入力レベルが低い動作状態では、光吸収層６０５側の電子走行層６０３の電界が上昇する。しかしながら、光信号入力レベルが高くなって前述したような電界強度プロファイルが変調を受けると、光吸収層６０５側の電子走行層６０３の電界が低下し、電子走行層６０３の電界はより平坦な分布となる。このように、本実施の形態によれば、高い光入力条件で使用される場合において、低い光入力条件時とほぼ変わらない帯域を確保できるようになる。
【００８２】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形が実施可能であることは明白である。例えば、上述した実施の形態の説明では、主に、光吸収層が第１半導体層と第２半導体層とに対して小さい格子定数を有する場合について説明したが、これに限るものではなく、光吸収層が第１半導体層と第２半導体層とに対して大きい格子定数を有し、圧縮歪みを有する状態とされていてもよい。
【００８３】
ただしこの場合、図２のバンド図とは、ヘビーホールバンドとライトホールバンドとのエネルギー準位の関係が逆になる。価電子帯における２つのバンドを分離させることで、受光により光吸収層で発生した正孔の散乱後の状態密度が低下するために散乱頻度が低下し、正孔の移動度がより速くなる点では光吸収層が引張り歪みを有する状態と同じであるが、禁制帯側が正孔の走行方向の有効質量が大きいヘビーホールバンドとなるため、正孔の移動度の向上は小さくなる。よって光吸収層が引張り歪みを有する状態とする方が、正孔の走行速度をより向上させることができる。
【００８４】
また、上述した実施の形態の説明では、主に、第１半導体層と第２半導体層とが基板と格子整合しており、光吸収層がそれらと異なる格子定数を有する場合について説明したが、第１半導体層と第２半導体層とが基板と格子整合していない場合でもよい。例えば、基板と格子整合する半導体で光吸収層を構成した方が、対象とする光の波長に対するバンドギャップエネルギーとしやすい場合は、第１半導体層の格子定数を、基板に近い側から連続的、あるいは段階的に大きくしながら格子緩和させ、光吸収層に近い側の格子定数を基板よりも大きくすることで、光吸収層に引張り歪みを与えることができる。あるいは、第１半導体層の格子定数を、基板に近い側から連続的、あるいは段階的に小さくしながら格子緩和させ、光吸収層に近い側の格子定数を基板よりも小さくすることで、光吸収層に圧縮歪みを与えることができる。同様のことは第２半導体層側でも行うことができる。
【００８５】
加えて、第１半導体層と第２半導体層とで格子定数が一致している必要は必ずしもない。本発明の実施の形態１では、部分的にひずみを持つ光吸収層を作製するために、第１半導体層と第２半導体層とは基板と格子整合させ、第１光吸収層と第２光吸収層とで格子定数を異なるものにする構成で説明を行ったが、第１半導体層と第２半導体層とで格子定数を異なるものにすることでも、同様の構成は可能である。例えば、第１半導体層が光吸収層側で基板よりも大きな格子定数を持つようにし、光吸収層と第２半導体層とを基板と格子整合する構成とすることで、光吸収層の第１半導体層に近い側に特に引っ張りひずみを持たせることができる。このように、第１半導体層、第２半導体層、光吸収層（あるいは第１光吸収層と第２光吸収層）の各々の格子定数を、光吸収層にひずみが加わるように構成することで、本発明を構成する事が可能である
【００８６】
また、上述した実施の形態では、第１導電型をｎ型とし、第２導電型をｐ型としたが、これに限るものではなく、第１導電型をｐ型とし、第２導電型をｎ型としてもよいことはいうまでもない。また、例えば、前述した実施の形態４において、光吸収層６０５における正孔電荷を保障するために、アクセプタ濃度分布を持たせるようにしてもよい。
【符号の説明】
【００８７】
１０１…基板、１０２…第１半導体層、１０３…光吸収層、１０４…ＩｎＧａＡｓＰ層、１０５…第２半導体層、１０８…第１電極、１０９…第２電極、１１０…反射防止膜。
【図７】
2011181581.tif 000003
【図８】
2011181581.tif 000004
【図１】
2011181581.tif 000005
【図２】
2011181581.tif 000006
【図３】
2011181581.tif 000007
【図４】
2011181581.tif 000008
【図５】
2011181581.tif 000009
【図６】
2011181581.tif 000010