(57)【要約】      （修正有）【課題】高密度化を実現し、かつ製造コストを低減することができる単層ボードオンチップパッケージ基板及びその製造方法を提供する。【解決手段】単層ボードオンチップパッケージ基板は、絶縁体１０と、絶縁体１０の上面に設けられる回路パターン１２及びフリップチップボンディングパッド１４と、回路パターン１２の下面と接触し、絶縁体１０を貫通する導電性バンプ１５と、フリップチップボンディングパッド１４の少なくとも一部が露出するように絶縁体１０の上面に形成されるソルダーレジスト層２０と、電子素子３０とのフリップチップ接続のために、フリップチップボンディングパッド１４の上面に設けられるフリップチップボンディングバンプと、を含む。【選択図】図２
2011103432.tif 000002
【特許請求の範囲】
【請求項１】
絶縁体と、
前記絶縁体の上面に設けられる回路パターン及びフリップチップボンディングパッド（flip-chip bonding pad）と、
前記回路パターンの下面に接触し、前記絶縁体を貫通する導電性バンプと、
前記フリップチップボンディングパッドの少なくとも一部が露出するように、前記絶縁体の上面に形成されるソルダーレジスト層と、
電子素子とのフリップチップ接続のために、前記フリップチップボンディングパッドの上面に設けられるフリップチップボンディングバンプ（flip-chip bonding bump）と、
を含む単層ボードオンチップパッケージ基板。
【請求項２】
前記絶縁体を貫通する導電性バンプの下面に結合されるハンダボールと、
前記フリップチップボンディングバンプを介して前記フリップチップボンディングパッドにフリップチップ方式で接続され、前記絶縁体の上側に実装される電子素子と、をさらに含む請求項１に記載の単層ボードオンチップパッケージ基板。
【請求項３】
前記回路パターン及びフリップチップボンディングパッドが前記絶縁体に埋め込まれる（embedded）ことを特徴とする請求項１または２に記載の単層ボードオンチップパッケージ基板。
【請求項４】
キャリアの表面に回路パターン及びフリップチップボンディングパッドを形成する工程、前記回路パターンの表面に導電性バンプを形成する工程、及び前記キャリアの表面に 絶縁体を積層する工程を含むバンプ基板を用意する工程であって、前記絶縁体が導電性バンプにより貫通され、前記回路パターン及びフリップチップボンディングパッドが上記絶縁体に埋め込まれる工程と、
前記キャリアを除去する工程であって、ここで、前記回路パターン及び前記フリップチップボンディングパッドが露出される工程と、
前記回路パターンがカバーされ、前記フリップチップボンディングパッドの少なくとも一部が露出するように、前記絶縁体の表面にソルダーレジスト層を形成する工程と、
電子素子とのフリップチップ接続のために、前記フリップチップボンディングパッドの上面にフリップチップボンディングバンプを形成する工程と、
を含む単層ボードオンチップパッケージ基板の製造方法。
【請求項５】
前記絶縁体を貫通する導電性バンプの端部にハンダボールを結合する工程と、
前記フリップチップボンディングバンプを介して前記フリップチップボンディングパッドにフリップチップ方式で接続されるように前記絶縁体の上側に電子素子を実装する工程と、をさらに含む請求項４に記載の単層ボードオンチップパッケージ基板の製造方法。
【請求項６】
前記バンプ基板が一対をなし、
前記キャリアを除去する工程の前に、
離型体を介在して前記一対のバンプ基板を積層する工程であって、前記導電性バンプの端部が全て前記離型体に向かう工程と、
前記ソルダーレジスト層を形成する工程の後に、前記一対のバンプ基板を前記離型体から分離する工程と、をさらに含むことを特徴とする請求項４または５に記載の単層ボードオンチップパッケージ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は単層ボードオンチップパッケージ基板及びその製造方法に関する。
【背景技術】
【０００２】
最近の電子機器は、従来に比し小型化になりつつあり、これのためにさらに小型で高性能の半導体チップパッケージが要求されている。このような傾向に伴い、半導体チップパッケージは、主にパッケージ内に複数の半導体チップを上下で積層したり、または平面上に配列された形態で内蔵するマルチチップパッケージ、または基板に半導体チップを直接付着してこれを密封することで大きさを減少させたボードオンチップパッケージなどが用いられている。
【０００３】
ボードオンチップ（ＢｏＣ：Board on Chip、以下「ボードオンチップ」と言う）は、半導体をリードフレームを介して基板に装着する既存方式と異なって、ベアダイ自体を基板に直接実装することで、Ｄラムの高速化に応ずる熱的・電気的性能損失を最小化することができるようになり、ＤＤＲ２などＤラム高速化に適する次世代高速半導体用基板として注目されている。現在、Ｄラムの容量は、１２８ＭＢ、２５６ＭＢ、５１２ＭＢ、１ＧＢ、２ＧＢなどで速く容量が増加していて、これに対応するためには基板の厚みの減少を介して電気的な損失を最小化しかつ製品の信頼性を確保するべきである。既存に製作されたボードオンチップパッケージには、基板の中央に半導体チップを連結するためのホールが存在し、このホールを介してワイヤーボンディングが実現される構造を有する。
【０００４】
しかし、このようなボードオンチップパッケージにおいても、高集積化のための入出力端子の増加が問題となり、印刷回路基板の製造コストを低減するための対策が求められている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、高密度化を実現し、かつ製造コストを低減することができる単層ボードオンチップパッケージ基板及びその製造方法を提供することをその目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によれば、絶縁体と、上記絶縁体の上面に設けられる回路パターン及びフリップチップボンディングパッドと、上記回路パターンの下面に接触し、上記絶縁体を貫通する導電性バンプと、上記フリップチップボンディングパッドの少なくとも一部が露出するように、上記絶縁体の上面に形成されるソルダーレジスト層と、電子素子とのフリップチップ接続のために上記フリップチップボンディングパッドの上面に設けられるフリップチップボンディングバンプと、を含む単層ボードオンチップパッケージ基板が提供される。
【０００７】
ここで、上記絶縁体を貫通する導電性バンプの下面に結合されるハンダボールと、上記フリップチップボンディングバンプを介して上記フリップチップボンディングパッドにフリップチップ方式で接続され、上記絶縁体の上側に実装される電子素子と、をさらに含むことができる。
【０００８】
また、上記回路パターン及びフリップチップボンディングパッドは上記絶縁体に埋め込まれてもよい。
【０００９】
本発明の他の実施形態によれば、キャリアの表面に回路パターン及びフリップチップボンディングパッドを形成する工程、上記回路パターンの表面に導電性バンプを形成する工程、及び上記キャリアの表面に絶縁体を積層する工程を含むバンプ基板を用意する工程と、上記キャリアを除去する工程と、上記回路パターンがカバーされ、上記フリップチップボンディングパッドの少なくとも一部が露出するように上記絶縁体の表面にソルダーレジスト層を形成する工程と、電子素子にフリップチップ接続するために上記フリップチップボンディングパッドの上面にフリップチップボンディングバンプを形成する工程と、を含む単層ボードオンチップパッケージ基板の製造方法が提供される。
【００１０】
ここで、上記絶縁体を貫通する導電性バンプの端部にハンダボールを結合する工程と、上記フリップチップボンディングバンプを介して上記フリップチップボンディングパッドにフリップチップ方式で接続されるように上記絶縁体の上側に電子素子を実装する工程と、をさらに含むことができる。
【００１１】
上記バンプ基板が一対をなし、上記キャリアを除去する工程の前に、離型体を介在して上記一対のバンプ基板を積層する工程を含み、上記ソルダーレジスト層を形成する工程の後に、上記一対のバンプ基板を上記離型体から分離する工程を含んでもよい。
【発明の効果】
【００１２】
本発明の好ましい実施例によれば、高密度化を実現することができ、製造コストを低減することができる。
【００１３】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施例に係るボードオンチップパッケージ基板を示す断面図である。
【図２】図１のボードオンチップパッケージ基板に電子素子が実装されている状態を示す断面図である。
【図３】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法を示す順序図である。
【図４】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図５】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図６】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図７】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図８】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図９】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図１０】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【図１１】本発明の一実施例に係るボードオンチップパッケージ基板の製造方法の一工程を示す図面である。
【発明を実施するための形態】
【００１５】
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明の説明において、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明瞭にすると判断される場合、その詳細な説明を省略する。
【００１６】
以下、本発明に係るボードオンチップパッケージ基板及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
【００１７】
図１は、本発明の一実施例に係る単層ボードオンチップパッケージ基板を示す断面図であり、図２は、図１の単層ボードオンチップパッケージ基板に電子素子が実装されている状態を示す断面図である。
【００１８】
絶縁体１０の上面には回路パターン１２とフリップチップボンディングパッド１４が設けられる。ここで、回路パターン１２は、絶縁体１０の上面で電気的な信号をやり取りする機能を行う配線と、後述する導電性バンプ１５を介してハンダボール５０に電気的に接続する部分と、を含む概念である。一方、フリップチップボンディングパッド１４は絶縁体１０に実装される電子素子３０との間で信号をやり取りすることができる入出力端子としての機能を行うことができる。
【００１９】
ここで、回路パターン１２及びフリップチップボンディングパッド１４は上記絶縁体１０に埋め込まれてもよい。回路パターン１２及びフリップチップボンディングパッド１４が絶縁体１０に埋め込まれると、微細ピッチを実現する場合に、これらの間に短絡が発生するおそれを低減でき、製品全体の厚さを薄くすることができる。
【００２０】
絶縁体１０は導電性バンプ１５により貫通される。導電性バンプ１５は回路パターン１２の下面に接触し、絶縁体１０を貫通する導電性バンプ１５の端部にハンダボール５０が結合されてマザーボードなどと信号をやり取りすることができる。すなわち、本実施例によれば、絶縁体１０の上側の回路パターン１２とハンダボール５０との接続のために導電性バンプ１５を活用するため、別途のホール加工やメッキ工程が不要となる。また、導電性バンプ１５の端部にハンダボール５０が直接結合されるため、絶縁体１０の下面に対する再配線などの工程も不要となる。
【００２１】
絶縁体１０の上面にはソルダーレジスト層２０がコーティングされる。ソルダーレジスト層２０は絶縁体１０の上面に設けられる回路パターン１２を保護する機能を行う。このとき、電子素子３０との間で信号をやり取りするための入出力端子となるフリップチップボンディングパッド１４は露出することになる。回路パターン１２は下面を介してハンダボール５０に接続し、その上面はソルダーレジスト層２０によりカバーされる。フリップチップボンディングパッド１４の上面は、全て露出してもよく、一部だけ露出してもよい。
【００２２】
一方、電子素子３０とのフリップチップ接続のためにフリップチップボンディングパッド１４の上面にはフリップチップボンディングバンプ１６が印刷されてもよい。このようなフリップチップボンディングバンプ１６を媒介にして、電子素子３０の電極３２とフリップチップボンディングパッド１４とが互いに電気的に接続される。
【００２３】
一方、絶縁体１０の上側には電子素子３０が実装される。このとき、電子素子３０はフリップチップボンディングパッド１４にフリップチップ方式で接続される。すなわち、電子素子３０がフェイスアップ方式ではなく、フェイスダウン方式で実装されてフリップチップボンディングバンプ１６を介してフリップチップボンディングパッド１４に接続する。このようなフリップチップ方式の接続から、より多い入出力経路が確保でき、高密度化に有利な構造を実現することができる。
【００２４】
このように絶縁体１０の上側に実装された電子素子３０はモールディング材４０によりカバーされ、外部から保護される。
【００２５】
以上では、本発明の一実施例に係るボードオンチップパッケージ基板の構造について説明したが、以下ではその製造方法について図３〜図１１を参照して説明する。
【００２６】
先ず、ステップＳ１１０で、バンプ基板８０を用意する。ここで、バンプ基板８０は、図６に示すように、表面に回路パターン１２及びフリップチップボンディングパッド１４が形成されたキャリア６０と、回路パターン１２の表面に印刷された導電性バンプ１５と、キャリア６０に積層された絶縁体１０と、を含む。このようなバンプ基板８０を用意する方法について具体的に説明すれば次の通りである。
【００２７】
ステップＳ１１２で、図４に示すように、キャリア６０の表面に回路パターン１２及びフリップチップボンディングパッド１４を形成する。このために、アディティブ（additive）法、テンティング（tenting）法、及び／またはインクジェット（inkjet）法など様々な方法を用いることができる。キャリア６０としては金属材質のプレートを用いてもよく、ポリマー材質のフィルムを用いてもよい。
【００２８】
次に、ステップＳ１１４で、図５に示すように、回路パターン１２の表面に導電性バンプ１５を形成する。このためにスクリーン印刷法またはインクジェット印刷法などを用いて回路パターン１２の表面に導電性ペーストを印刷した後に硬化させる方法を用いることができる。
【００２９】
次に、ステップＳ１１６で、キャリア６０の表面に絶縁体１０を積層する。これにより、導電性バンプ１５が絶縁体１０を貫通し、回路パターン１２及びフリップチップボンディングパッド１４が絶縁体１０に埋め込まれる構造のバンプ基板８０が用意される。
【００３０】
このように、バンプ基板８０を用意した後、次の工程に進む。ここで、一対のバンプ基板８０に対する加工工程を同時に行うために、上述した工程を繰り返して一対のバンプ基板８０を用意し、図７に示すように、離型体７０を介在して一対のバンプ基板８０を積層した後に後続工程を行う方法を用いることもできる。以下では一対のバンプ基板８０に対して同時に加工を行う場合を例に挙げて説明する。
【００３１】
上述した過程によりバンプ基板８０を用意した後、図７に示すように、離型体７０を介在して一対のバンプ基板８０を積層する。このとき、絶縁体１０を貫通する導電性バンプ１５の端部はすべて上記離型体７０に向かう。離型体７０としては熱可塑性材質を用いてもよい。
【００３２】
次に、ステップＳ１２０で、図８に示すように、キャリア６０を除去する。キャリア６０が金属材質である場合は湿式エッチング法を用いることができ、ポリマー材質のフィルムである場合は剥離法を用いることができる。このようにキャリア６０が除去されると、絶縁体１０に埋め込まれた回路パターン１２とフリップチップボンディングパッド１４が露出される。
【００３３】
次に、ステップＳ１３０で、図９に示すように、回路パターン１２がカバーされるように、またフリップチップボンディングパッド１４の少なくとも一部が露出するように、絶縁体１０の表面にソルダーレジスト層２０を形成する。このために、絶縁体１０の上面にソルダーレジストインクを塗布した後、フリップチップボンディングパッド１４の一部または全部が露出するように、一部を開放する方法を用いることができる。
【００３４】
次に、一対のバンプ基板８０を上記離型体７０から分離する。離型体７０として熱可塑性材質を用いた場合には、分離の前に離型体７０の接着力を弱くするための加熱工程を行ってもよい。
【００３５】
次に、ステップＳ１４０で、図１０に示すように、電子素子３０とのフリップチップ接続のために、フリップチップボンディングパッド１４の上面にフリップチップボンディングバンプ１６を形成する。このために、フリップチップボンディングパッド１４の上面に対して選択的にメッキ工程を行う方法または導電性物質を選択的に印刷する方法などを用いることができる。このようなフリップチップボンディングバンプ１６を媒介として、電子素子３０の電極３２とフリップチップボンディングパッド１４とが互いに電気的に接続される。
【００３６】
次に、図１１に示すように、ステップＳ１５０で、絶縁体１０を貫通する導電性バンプ１５の端部にハンダボール５０を結合し、ステップＳ１６０で、フリップチップボンディングバンプ１６を介してフリップチップボンディングパッド１４にフリップチップ方式で接続されるように、絶縁体１０の上側に電子素子３０を実装する。すなわち、電子素子３０がフェイスアップ方式ではなく、フェイスダウン方式で実装されてフリップチップボンディングバンプ１６を介してフリップチップボンディングパッド１４に接続される。このようなフリップチップ方式の接続から、より多い入出力経路を確保でき、高密度化に有利な構造を実現することができる。
【００３７】
次に、モールディング材４０を用いて絶縁体１０の上側に実装された電子素子３０をカバーし保護する。
【００３８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００３９】
１０：絶縁体
１２：回路パターン
１４：フリップチップボンディングパッド
１５：導電性バンプ
１６：フリップチップボンディングバンプ
２０：ソルダーレジスト層
３０：電子素子
４０：モールディング材
５０：ハンダボール
【図１】
2011103432.tif 000003
【図２】
2011103432.tif 000004
【図３】
2011103432.tif 000005
【図４】
2011103432.tif 000006
【図５】
2011103432.tif 000007
【図６】
2011103432.tif 000008
【図７】
2011103432.tif 000009
【図８】
2011103432.tif 000010
【図９】
2011103432.tif 000011
【図１０】
2011103432.tif 000012
【図１１】
2011103432.tif 000013