(57)【要約】【課題】トランジスタ中の電子移動度を向上させる上、デバイスの性能を向上させる高電子移動度トランジスタ及びその製造方法を提供する。【解決手段】高電子移動度トランジスタは、基板１１０と、基板１１０上に形成したバッファ層１２０と、複数のＩｎＧａＡｓ薄膜と複数のＩｎＡｓ薄膜とを交互に積層して形成した超格子構造を含み、バッファ層１２０上に形成したチャネル層１３０と、チャネル層１３０上に形成したスペーサ層１４０と、スペーサ層１４０上に形成したショットキー層１６０と、ショットキー層１６０上に形成したキャップ層１７０とを備える。【選択図】図１
2011139014.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成したバッファ層と、
複数のＩｎＧａＡｓ薄膜と複数のＩｎＡｓ薄膜とを交互に積層して形成した超格子構造を含み、前記バッファ層上に形成したチャネル層と、
前記チャネル層上に形成したスペーサ層と、
前記スペーサ層上に形成したショットキー層と、
前記ショットキー層上に形成したキャップ層と、を備えることを特徴とする高電子移動度トランジスタ。
【請求項２】
前記ＩｎＧａＡｓ薄膜は、ＩｎｘＧａ１−ｘＡｓからなり、
前記ｘの範囲は０．５３〜０．８であることを特徴とする請求項１に記載の高電子移動度トランジスタ。
【請求項３】
前記超格子構造の厚さは１０〜２０ｎｍであることを特徴とする請求項２に記載の高電子移動度トランジスタ。
【請求項４】
前記バッファ層の材料は、Ｉｎ０．５２Ａｌ０．４８Ａｓを含むことを特徴とする請求項２または３に記載の高電子移動度トランジスタ。
【請求項５】
前記スペーサ層は、Ｉｎ０．５２Ａｌ０．４８Ａｓからなることを特徴とする請求項４に記載の高電子移動度トランジスタ。
【請求項６】
前記スペーサ層と前記ショットキー層との間に形成したデルタドープ薄膜をさらに備えることを特徴とする請求項５に記載の高電子移動度トランジスタ。
【請求項７】
基板上にメタモルフィックバッファ層を形成する工程と、
前記メタモルフィックバッファ層上に成長バッファ層を形成する工程と、
前記成長バッファ層上に、複数のＩｎＧａＡｓ薄膜と複数のＩｎＡｓ薄膜とを交互に積層してチャネル層を形成する工程と、
前記チャネル層上にスペーサ層を形成する工程と、
前記スペーサ層上にデルタドープ薄膜を形成する工程と、
前記デルタドープ薄膜上にショットキー層を形成する工程と、
前記ショットキー層上にキャップ層を形成する工程と、を含むことを特徴とする高電子移動度トランジスタの製造方法。
【請求項８】
前記複数のＩｎＧａＡｓ薄膜のそれぞれは、ＩｎｘＧａ１−ｘＡｓからなり、
前記ｘの範囲は０．５３〜０．８であることを特徴とする請求項７に記載の高電子移動度トランジスタの製造方法。
【請求項９】
前記複数のＩｎＧａＡｓ薄膜と前記複数のＩｎＡｓ薄膜とを交互に積層して形成される厚さは１２〜１８ｎｍであることを特徴とする請求項８に記載の高電子移動度トランジスタの製造方法。
【請求項１０】
前記メタモルフィックバッファ層は、ＩｎＡｌＡｓからなり、
前記成長バッファ層は、Ｉｎ０．５２Ａｌ０．４８Ａｓからなることを特徴とする請求項８または９に記載の高電子移動度トランジスタの製造方法。
【請求項１１】
前記スペーサ層、前記デルタドープ薄膜及び前記ショットキー層は、Ｉｎ０．５２Ａｌ０．４８Ａｓからなることを特徴とする請求項８から１０の何れか１項に記載の高電子移動度トランジスタの製造方法。
【請求項１２】
前記キャップ層は、Ｉｎ０．５３Ｇａ０．４７Ａｓからなることを特徴とする請求項１１に記載の高電子移動度トランジスタの製造方法。
【請求項１３】
ＧａＡｓ基板と、
前記ＧａＡｓ基板上に形成されたＩｎＡｌＡｓメタモルフィックバッファ層と、
前記ＩｎＡｌＡｓメタモルフィックバッファ層上に形成されたＩｎ０．５２Ａｌ０．４８Ａｓ成長バッファ層と、
前記Ｉｎ０．５２Ａｌ０．４８Ａｓ成長バッファ層上に交互に積層し、ｘの範囲が０．５３〜０．８であり、積層により形成される厚さが１４〜１６ｎｍである複数のＩｎｘＧａ１−ｘＡｓ薄膜及び複数のＩｎＡｓ薄膜と、
前記交互に積層した複数のＩｎｘＧａ１−ｘＡｓ薄膜及び複数のＩｎＡｓ薄膜上に形成したＩｎ０．５２Ａｌ０．４８Ａｓスペーサ層と、
前記Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層上に形成したＩｎ０．５２Ａｌ０．４８Ａｓショットキー層と、
前記Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層上に形成したＩｎ０．５３Ｇａ０．４７Ａｓキャップ層と、を備えることを特徴とする高電子移動度トランジスタ。
【請求項１４】
前記Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層と前記Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層との間に形成したデルタドープ薄膜をさらに備えることを特徴とする請求項１３に記載の高電子移動度トランジスタ。
【請求項１５】
前記ＩｎＡｌＡｓメタモルフィックバッファ層、前記Ｉｎ０．５２Ａｌ０．４８Ａｓ成長バッファ層、前記交互に積層した複数のＩｎｘＧａ１−ｘＡｓ薄膜及び複数のＩｎＡｓ薄膜と、前記Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層、前記Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層及び前記Ｉｎ０．５３Ｇａ０．４７Ａｓキャップ層とは、分子線エピタキシーの成長方式により形成されることを特徴とする請求項１３または１４に記載の高電子移動度トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波デバイスに関し、特に超格子構造を有する高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）に関する。
【背景技術】
【０００２】
高周波デバイスの高電子移動度トランジスタにとって、一般にデバイスのチャネル層がエピタキシャル成長される場合、チャネル層が超格子構造を有すると、使用する材料成分の元素が複雑となり、エピタキシャル方式により成長させることは容易でなかった。反対に、単純なＩｎＧａＡｓ材料成分を用いる場合、ヘテロ構造のＨＥＭＴにとって、インジウム含有量が高くなく、デバイス中の電子有効質量が十分に小さくないため、電子移動度が低くなる虞がある。そのため、デバイスの直流特性及び高周波特性は理想的でなかった。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
上述のデバイス特性は、デバイスのゲート長さと緊密な関係があるが、上述のデバイス特性を向上させ、デバイス上にナノメートルスケールのゲート長さを製作するためには、電子線描画装置を使用する必要があった。そのため、スループットを向上させることができず、製造コストが増大した。
【０００４】
本発明は上述の点に鑑みて為されたもので、その目的は、トランジスタ中の電子移動度を向上させることができる高電子移動度トランジスタを提供することにある。
本発明のもう一つの目的は、デバイスの性能を向上させることができる高電子移動度トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、請求項１の発明では、基板と、前記基板上に形成したバッファ層と、複数のＩｎＧａＡｓ薄膜と複数のＩｎＡｓ薄膜とを交互に積層して形成した超格子構造を含み、前記バッファ層上に形成したチャネル層と、前記チャネル層上に形成したスペーサ層と、前記スペーサ層上に形成したショットキー層と、前記ショットキー層上に形成したキャップ層と、を備えることを特徴とする。
【０００６】
請求項２の発明では、請求項１の発明において、前記ＩｎＧａＡｓ薄膜は、ＩｎｘＧａ１−ｘＡｓからなり、前記ｘの範囲は０．５３〜０．８であることを特徴とする。
【０００７】
請求項３の発明では、請求項２の発明において、前記超格子構造の厚さは１０〜２０ｎｍであることを特徴とする。
【０００８】
請求項４の発明では、請求項２の発明において、前記バッファ層の材料は、Ｉｎ０．５２Ａｌ０．４８Ａｓを含むことを特徴とする。
【０００９】
請求項５の発明では、請求項４の発明において、前記スペーサ層は、Ｉｎ０．５２Ａｌ０．４８Ａｓからなることを特徴とする。
【００１０】
請求項６の発明では、請求項５の発明において、前記スペーサ層と前記ショットキー層との間に形成したデルタドープ薄膜をさらに備えることを特徴とする。
【００１１】
上記の課題を解決するために、請求項７の発明では、基板上にメタモルフィックバッファ層を形成する工程と、前記メタモルフィックバッファ層上に成長バッファ層を形成する工程と、前記成長バッファ層上に、複数のＩｎＧａＡｓ薄膜と複数のＩｎＡｓ薄膜とを交互に積層してチャネル層を形成する工程と、前記チャネル層上にスペーサ層を形成する工程と、前記スペーサ層上にデルタドープ薄膜を形成する工程と、前記デルタドープ薄膜上にショットキー層を形成する工程と、前記ショットキー層上にキャップ層を形成する工程と、を含むことを特徴とする。
【００１２】
請求項８の発明では、請求項７の発明において、前記複数のＩｎＧａＡｓ薄膜のそれぞれは、ＩｎｘＧａ１−ｘＡｓからなり、前記ｘの範囲は０．５３〜０．８であることを特徴とする。
【００１３】
請求項９の発明では、請求項８の発明において、前記複数のＩｎＧａＡｓ薄膜と前記複数のＩｎＡｓ薄膜とを交互に積層して形成される厚さは１２〜１８ｎｍであることを特徴とする。
【００１４】
請求項１０の発明では、請求項８の発明において、前記メタモルフィックバッファ層は、ＩｎＡｌＡｓからなり、前記成長バッファ層は、Ｉｎ０．５２Ａｌ０．４８Ａｓからなることを特徴とする。
【００１５】
請求項１１の発明では、請求項８の発明において、前記スペーサ層、前記デルタドープ薄膜及び前記ショットキー層は、Ｉｎ０．５２Ａｌ０．４８Ａｓからなることを特徴とする。
【００１６】
請求項１２の発明では、請求項１１の発明において、前記キャップ層は、Ｉｎ０．５３Ｇａ０．４７Ａｓからなることを特徴とする。
【００１７】
上記の課題を解決するために、請求項１３の発明では、ＧａＡｓ基板と、前記ＧａＡｓ基板上に形成されたＩｎＡｌＡｓメタモルフィックバッファ層と、前記ＩｎＡｌＡｓメタモルフィックバッファ層上に形成されたＩｎ０．５２Ａｌ０．４８Ａｓ成長バッファ層と、前記Ｉｎ０．５２Ａｌ０．４８Ａｓ成長バッファ層上に交互に積層し、ｘの範囲が０．５３〜０．８であり、積層により形成される厚さが１４〜１６ｎｍである複数のＩｎｘＧａ１−ｘＡｓ薄膜及び複数のＩｎＡｓ薄膜と、前記交互に積層した複数のＩｎｘＧａ１−ｘＡｓ薄膜及び複数のＩｎＡｓ薄膜上に形成したＩｎ０．５２Ａｌ０．４８Ａｓスペーサ層と、前記Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層上に形成したＩｎ０．５２Ａｌ０．４８Ａｓショットキー層と、前記Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層上に形成したＩｎ０．５３Ｇａ０．４７Ａｓキャップ層と、を備えることを特徴とする。
【００１８】
請求項１４の発明では、請求項１３の発明において、前記Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層と前記Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層との間に形成したデルタドープ薄膜をさらに備えることを特徴とする。
【００１９】
請求項１５の発明では、請求項１３の発明において、前記ＩｎＡｌＡｓメタモルフィックバッファ層、前記Ｉｎ０．５２Ａｌ０．４８Ａｓ成長バッファ層、前記交互に積層した複数のＩｎｘＧａ１−ｘＡｓ薄膜及び複数のＩｎＡｓ薄膜と、前記Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層、前記Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層及び前記Ｉｎ０．５３Ｇａ０．４７Ａｓキャップ層とは、分子線エピタキシーの成長方式により形成されることを特徴とする。
【発明の効果】
【００２０】
本発明の高電子移動度トランジスタ及びその製造方法は、トランジスタの高周波特性（例えば、電流利得遮断周波数、低いノイズ指数など）を改善することができるだけでなく、高性能の高電子移動度トランジスタを製造するときに、電子線描画装置によりナノメートルスケールのゲート電極を製作する際に生じる虞がある問題点を解決することができる上、光学リソグラフィ・ステッパーを用いてゲート電極を画成してスループットを向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態による高電子移動度トランジスタ構造を示す模式図である。
【図２】本発明の他の実施形態による高電子移動度トランジスタ構造を示す模式図である。
【図３】図２の高電子移動度トランジスタ構造が演算シミュレーションに基づいて得た電子濃度及びエネルギギャップを示すグラフである。
【図４】図２の高電子移動度トランジスタ構造で製作したデバイスが異なるゲート電極のサイズを有する状況下のノイズ指数（Ｎｏｉｓｅ  Ｆｉｇｕｒｅ：ＮＦ）を示す比較図である。
【図５】図２の超格子チャネルを有する高電子移動度トランジスタが異なるゲート電極の長さを有する状況下で、従来のＩｎＧａＡｓチャネルを有する高電子移動度トランジスタの最小ノイズ指数と比較したグラフである。
【図６】図２の高電子移動度トランジスタ構造で製作したデバイスが、異なるＶｇｓ電圧下で対応するドレイン電流及び相互コンダクタンスを示すグラフである。
【図７】図２の高電子移動度トランジスタ構造により製作したデバイスが８０ｎｍのゲート長さを有し、寄生効果を除去した後の高周波特性を示すグラフである。
【発明を実施するための形態】
【００２２】
以下、添付図面を参照して本発明の好適な実施例について詳細に説明する。
【００２３】
図１を参照する。図１に示すように本発明の一実施形態による高電子移動度トランジスタ構造１００は、基板１１０、バッファ層１２０、チャネル層１３０、スペーサ層１４０、デルタドープ薄膜１５０、ショットキー層１６０及びキャップ層１７０を含む。
【００２４】
バッファ層１２０は、基板１１０上に形成された後、チャネル層１３０の遷移層として用いる。さらに詳細には、チャネル層１３０は、メタモルフィックバッファ層及び成長バッファ層（図２に示す）をさらに含む。メタモルフィックバッファ層は、基板１１０の材料と異なる材料からなり、基板１１０上に成長される際、応力が発生してメタモルフィックバッファ層の格子構造に転位（ｄｉｓｌｏｃａｔｉｏｎ）又は欠陥（ｄｅｆｅｃｔ）が発生する虞がある。続いて、メタモルフィックバッファ層が所定の厚さに成長された後に、メタモルフィックバッファ層上に成長バッファ層を形成する。成長バッファ層の材料は、メタモルフィックバッファ層の材料と同じであるため、成長バッファ層の格子構造はより完全であり、転位、欠陥などの問題が発生する虞がない。そのため、チャネル層１３０の基礎として用いることができる。
【００２５】
チャネル層１３０は、バッファ層１２０上に形成され、超格子構造（ｓｕｐｅｒｌａｔｔｉｃｅ）（図２に示す）を含む。この超格子構造は、複数のＩｎｘＧａ１−ｘＡｓ薄膜と複数のＩｎＡｓ薄膜とが交互に積層されて形成されている。ここでｘの範囲は０．５３〜０．８であり、ｘの値は、０．５５、０．６、０．６５、０．７又は０．７５を含むがこれらだけに限定されるわけではない。本実施形態の超格子構造の厚さは、約１０〜２０ｎｍであるが、約１２〜１８ｎｍでもよい。
【００２６】
チャネル層１３０上には、スペーサ層１４０が形成されているため、デバイスが稼動するときにチャネル層１３０中に電子を閉じ込めることができる。デルタドープ（ｄｅｌｔａ  ｄｏｐｉｎｇ）薄膜１５０は、スペーサ層１４０上に形成された１層のデルタドープト平面層（ｄｅｌｔａ−ｄｏｐｅｄ  ｓｈｅｅｔ  ｌａｙｅｒ）であり、デバイスが稼動するときに十分なキャリア（ｃａｒｒｉｅｒ）（又は電子）がチャネル層１３０中に入って作用する。本実施形態のデルタドープ薄膜１５０は、ドーピング濃度の範囲が約３〜５×１０１２ｃｍ−３のシリコンを含んでいるが、ドーピング濃度が約４×１０１２ｃｍ−３のシリコンを含んでもよい。
【００２７】
ショットキー層１６０は、デルタドープ薄膜１５０上に形成され、キャップ層１７０は、ショットキー層１６０上に形成される。その後、高電子移動度トランジスタ構造１００上に金属ゲート電極、ドレイン電極及びソース電極を製作するとともに、ショットキー層１６０によりゲート電極とショットキー接触し、キャップ層１７０によりオーミックコンタクト（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）を低減させる。本実施形態のキャップ層１７０は、ドーピング濃度の範囲が約５×１０１８〜５×１０１９ｃｍ−３のシリコンを含む。
【００２８】
図２を参照する。図２に示すように、本発明の他の実施形態による高電子移動度トランジスタ構造２００は、ＧａＡｓ基板２１０、ＩｎＡｌＡｓメタモルフィックバッファ層２２０、Ｉｎ０．５２Ａｌ０．４８Ａｓ成長バッファ層２３０、超格子構造を有するチャネル層２４０、Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層２５０、デルタドープ薄膜２６０、Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層２７０及びＩｎ０．５３Ｇａ０．４７Ａｓキャップ層２８０を含む。
【００２９】
まず、ＧａＡｓ基板２１０上にＩｎＡｌＡｓメタモルフィックバッファ層２２０を所定の厚さに成長させた後に、ＩｎＡｌＡｓメタモルフィックバッファ層２２０上にＩｎ０．５２Ａｌ０．４８Ａｓ成長バッファ層２３０を形成すると、良好なチャネル層２４０をスムーズに形成することができる。
【００３０】
続いて、成長バッファ層２３０上に、複数のＩｎｘＧａ１−ｘＡｓ薄膜と複数のＩｎＡｓ薄膜とを交互に積層して形成した超格子構造を有するチャネル層２４０を形成させる。このチャネル層２４０は、主に（ＩｎＡｓ）ｍ／（ＩｎｘＧａ１−ｘＡｓ）ｎからなる。ここでｘの範囲は０．５３〜０．８であり、ｍは、ＩｎＡｓ薄膜の膜数を表し、ｎは、ＩｎｘＧａ１−ｘＡｓ薄膜の膜数を表す。ｘの範囲は、好ましくは０．５３〜０．６、０．６〜０．７又は０．７〜０．８である。ｘの値は、０．５５、０．６、０．６５、０．７又は０．７５を含むがこれらだけに限定されるわけではない。
【００３１】
エピタキシャル層の厚さは、臨界膜厚（ｃｒｉｔｉｃａｌ  ｔｈｉｃｋｎｅｓｓ）より小さいとき、エピタキシープロセスの際に欠陥（ｄｅｆｅｃｔ）及び転位（ｄｉｓｌｏｃａｔｉｏｎ）が発生することを防ぐことができる。そのため、上述の超格子構造によりチャネル層を形成することにより、チャネル層中の原子により乱れて飛散（ｄｉｓｏｒｄｅｒ  ｓｃａｔｔｅｒｉｎｇ）する状況を防ぎ、高品質のデバイスのチャネル層を得て、デバイスの特性を有効に向上させることができる。
【００３２】
一方、デバイスの特性を考慮した場合、上述のチャネル層２４０の厚さがデバイスの電気的特性に影響を与えるため、デバイスのゲート長さが小さい条件下で、チャネルアスペクト比（ｃｈａｎｎｅｌ  ａｓｐｅｃｔ  ｒａｔｉｏ：Ｗ／Ｌ）（即ち、ゲート長さをショットキー層の厚さとチャネル層の厚さの合計で割る）を考慮しなければならないが、短チャネル効果（ｓｈｏｒｔ  ｃｈａｎｎｅｌ  ｅｆｆｅｃｔ）がデバイスに相互コンダクタンス（ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ：ｇｍ）を発生させ、デバイスをトランシーバに応用するときにＲＦ特性を低下させないように、この値を１以上にする必要がある。本実施形態において、上述の交互に積層されたＩｎｘＧａ１−ｘＡｓ薄膜とＩｎＡｓ薄膜との合計厚さは、約１４〜１６ｎｍであるが、約１５ｎｍでもよい。
【００３３】
上述の交互に積層されたＩｎｘＧａ１−ｘＡｓ薄膜とＩｎＡｓ薄膜（即ち、２４０）上にＩｎ０．５２Ａｌ０．４８Ａｓスペーサ層２５０を形成した後、Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層２５０上にデルタドープ薄膜２６０を形成する。本実施形態のデルタドープ薄膜２６０は、ドーピング濃度の範囲が約３〜５×１０１２ｃｍ−３のシリコン（ｎ型ドーピング）を含んでいるが、ドーピング濃度が約４×１０１２ｃｍ−３のシリコンを含んでもよい。
【００３４】
Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層２７０は、デルタドープ薄膜２６０上に形成され、Ｉｎ０．５３Ｇａ０．４７Ａｓキャップ層２８０は、Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層２７０上に形成する。同様に、高電子移動度トランジスタ構造２００上に金属ゲート電極、ドレイン電極及びソース電極を製作するとともに、Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層２７０によりゲート電極とショットキー接触され、Ｉｎ０．５３Ｇａ０．４７Ａｓキャップ層２８０によりオーミックコンタクト（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）を低減させる（例えば、ドレイン電極とソース電極とのオーミックコンタクトを低減させる）。本実施形態のＩｎ０．５３Ｇａ０．４７Ａｓキャップ層２８０は、ドーピング濃度の範囲が約５×１０１８〜５×１０１９ｃｍ−３のシリコンを含む（ｎ型ドーピング）。
【００３５】
ここで、図１のバッファ層１２０、チャネル層１３０、スペーサ層１４０、デルタドープ薄膜１５０、ショットキー層１６０及びキャップ層１７０と、図２のＩｎＡｌＡｓメタモルフィックバッファ層２２０、Ｉｎ０．５２Ａｌ０．４８Ａｓ成長バッファ層２３０、超格子構造を有するチャネル層２４０、Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層２５０、デルタドープ薄膜２６０、Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層２７０及びＩｎ０．５３Ｇａ０．４７Ａｓキャップ層２８０と、は分子線エピタキシー（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ：ＭＢＥ）の成長方式により形成する。
【００３６】
また、本実施形態のＩｎ０．５２Ａｌ０．４８Ａｓ成長バッファ層２３０の厚さは約１００ｎｍであり、交互に積層されたＩｎｘＧａ１−ｘＡｓ薄膜とＩｎＡｓ薄膜とは、１０回の繰り返し周期（即ち、１０層のＩｎｘＧａ１−ｘＡｓ薄膜と１０層のＩｎＡｓ薄膜とを交互に積層する）により、チャネル層２４０の厚さを約１５ｎｍにし、Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層２５０の厚さの範囲を約３〜８ｎｍにし、Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層２７０の厚さの範囲を約１５〜３０ｎｍにし、Ｉｎ０．５３Ｇａ０．４７Ａｓキャップ層２８０の厚さの範囲を約２０〜３５ｎｍにする。
【００３７】
以下の表１は、ＩＩＩ−Ｖ族半導体材料及びシリコン材料の性質を表す。
【００３８】
【表１】
2011139014.tif 000003
【００３９】
表１に示すように、本実施形態は、Ｉｎ０．５３Ｇａ０．４７Ａｓ薄膜とＩｎＡｓ薄膜とを交互に積層してチャネル層を形成することにより、チャネル層が含むＩｎ含量が従来技術より高く、デバイス中の電子の有効質量が十分に小さいため、電子移動度が高くなり、デバイスの直流特性及び高周波特性を向上させることができる。
【００４０】
さらに、本実施形態の超格子構造中で、Ｉｎ０．５３Ｇａ０．４７Ａｓ薄膜の格子定数は５．８３Åであり、ＩｎＡｓ薄膜の格子定数は６．０６Åであり、両者の差異は従来技術と比べて小さい。そのため、例えば、ＭＢＥなどによりエピタキシャル成長を容易に行うことができる。
【００４１】
また、ＩｎＳｂ／ＩｎＡｓｙＰ１−ｙにより超格子構造を形成する場合、ＩｎＳｂの電子移動度が現在のところ最も速いが、ＩｎＳｂのバンドギャップが０．１８ｅＶしかないため、インパクトイオン化（ｉｍｐａｃｔ  ｉｏｎｉｚａｔｉｏｎ）が発生し易い。格子定数表によると、ＩｎＳｂ及びＩｎＡｓＰの２種類の材料は格子数の差異が大きすぎるため、エピタキシャル成長は容易でない。また、ＩｎＧａＡｓ／ＡｌＧａＡｓの場合、エピタキシャル成長を行う際に付加的にガス源（即ち、Ａｌ）を用いる。本実施形態では、Ｉｎ０．５３Ｇａ０．４７Ａｓ薄膜とＩｎＡｓ薄膜とを交互に積層してチャネル層を形成することにより、電子移動度を有効に向上させ、チャネル層の構造を簡単にし、エピタキシャル成長を簡便に行うことができる。
【００４２】
図３は、図２の高電子移動度トランジスタ構造が演算シミュレーションに基づいて得た電子濃度及びエネルギギャップを示すグラフである。図３に示すように、Ｉｎ０．５３Ｇａ０．４７Ａｓ薄膜とＩｎＡｓ薄膜とを交互に１０回積層させ、厚さを約１５ｎｍ（図３では３５〜５０ｎｍである）にすると、チャネル層２４０中に電子を有効に集中させて閉じ込め、チャネル層２４０中の電子濃度を大幅に向上させることができる。また、上述の高電子移動度トランジスタ構造が製作するデバイスは、演算シミュレーションをした後、シート電荷密度（ｓｈｅｅｔ  ｃｈａｒｇｅ  ｄｅｎｓｉｔｙ）が約２．３５×１０１２／ｃｍ２となる。
【００４３】
図４は、図２の高電子移動度トランジスタ構造で製作したデバイスが異なるゲート電極のサイズを有する状況下のノイズ指数（Ｎｏｉｓｅ  Ｆｉｇｕｒｅ：ＮＦ）を示す比較図である。図４に示すように、同様に図２の超格子構造のチャネル層を備える状況下で、８０ｎｍゲート電極及び３５０ｎｍゲート電極のデバイスを有し、両者は動作バイアス電圧ＶＤＳが１．０Ｖであり、動作周波数の範囲が２〜１６ＧＨｚであるときに対応するノイズ指数が非常に類似する。このように、電子線描画装置によりゲート長さ（Ｌｇ）が小さなデバイスを製作する代わりに、光学リソグラフィ・ステッパー（ｏｐｔｉｃａｌ  ｌｉｔｈｏｇｒａｐｈｙ  ｓｔｅｐｐｅｒ）（Ｌｇ≦０．３５μｍに用いる）を用いて大きなゲート長さを画成すると、デバイスが良好な高周波特性を失わずに、デバイスのスループットを向上させ、製造コストを低減させることができる。
【００４４】
図５は、図２の超格子チャネルを有する高電子移動度トランジスタが異なるゲート長さを有する状況下で、従来のＩｎＧａＡｓチャネルを有する高電子移動度トランジスタと比較した最小ノイズ指数の比較図である。図５に示すように、同じ周波数１６ＧＨｚにおいて、ゲート長さが８０ｎｍの超格子チャネルのＨＥＭＴデバイスのノイズ指数は０．７５ｄＢであり、ゲート長さが８０ｎｍのＩｎ０．５２Ｇａ０．４８ＡｓチャネルのＨＥＭＴデバイスのノイズ指数は０．７７ｄＢであり、ゲート長さが３５０ｎｍの超格子チャネルのＨＥＭＴデバイスのノイズ指数は０．８８ｄＢである。上述したことから分かるように、本実施形態の超格子チャネル層により製作したＨＥＭＴデバイスは、そのゲート長さが３５０ｎｍであるが、電気的特性に優れている。
【００４５】
図６は、図２の高電子移動度トランジスタ構造で製作したデバイスが、異なるＶｇｓ電圧下で対応するドレイン電流及び相互コンダクタンスを示すグラフである。図６に示すように、８０ｎｍのゲート長さ（Ｌｇ＝８０ｎｍ）を有する高電子移動度トランジスタは、ドレイン電圧が１．２Ｖ（Ｖｄ＝１．２Ｖ）で稼動するときに３９２ｍＡ／ｍｍのドレイン飽和電流密度を有し、最大の相互コンダクタンス９９１ｍＳ／ｍｍを得る。これにより、デバイスの直流特性を向上させることができる。
【００４６】
図７は、図２の高電子移動度トランジスタ構造により製作したデバイスが８０ｎｍのゲート長さを有し、寄生効果（ｐａｒａｓｉｔｉｃ  ｅｆｆｅｃｔ）を除去した後の高周波（ＲＦ）特性を示すグラフである。図７に示すように、バイアス電圧が１．２Ｖの状況下では、電流利得遮断周波数（ｆＴ）が約３０４ＧＨｚであり、最大発振周波数（ｆｍａｘ）が約１６２ＧＨｚである。
【００４７】
上述のデバイスを測定して得た直流特性及び高周波特性の結果から分かるように、図２の高電子移動度トランジスタ構造により製作したデバイスは、ＬＮＡ−ＭＭＩＣ（Ｌｏｗ−Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ  Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）に応用することができるだけでなく、従来、電子線描画装置により画成されるナノメートルゲートサイズによりスループットが制限される問題を解決することができる。
【００４８】
上述したことから分かるように、本発明の高電子移動度トランジスタ及びその製造方法は、トランジスタの高周波特性（例えば、電流利得遮断周波数、低いノイズ指数など）を改善することができるだけでなく、高性能の高電子移動度トランジスタを製造するときに、電子線描画装置によりナノメートルスケールのゲート電極を製作する際に生じる虞がある問題点を解決し、光学リソグラフィ・ステッパーを用いてゲート電極を画成してスループットを向上させることができる。
【００４９】
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施例を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を逸脱しない範囲内で変更や修正を加えることができる。従って、本発明による特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
【符号の説明】
【００５０】
１００  高電子移動度トランジスタ構造
１１０  基板
１２０  バッファ層
１３０  チャネル層
１４０  スペーサ層
１５０  デルタドープ薄膜
１６０  ショットキー層
１７０  キャップ層
２００  高電子移動度トランジスタ構造
２１０  ＧａＡｓ基板
２２０  ＩｎＡｌＡｓメタモルフィックバッファ層
２３０  Ｉｎ０．５２Ａｌ０．４８Ａｓ成長バッファ層
２４０  チャネル層
２５０  Ｉｎ０．５２Ａｌ０．４８Ａｓスペーサ層
２６０  デルタドープ薄膜
２７０  Ｉｎ０．５２Ａｌ０．４８Ａｓショットキー層
２８０  Ｉｎ０．５３Ｇａ０．４７Ａｓキャップ層
【図１】
2011139014.tif 000004
【図２】
2011139014.tif 000005
【図３】
2011139014.tif 000006
【図４】
2011139014.tif 000007
【図５】
2011139014.tif 000008
【図６】
2011139014.tif 000009
【図７】
2011139014.tif 000010