(57)【要約】【課題】第一の電極膜に接して形成されている導電膜を有する表示装置と、その製造方法の提供。【解決手段】ゲート電極膜と、第一の電極膜及び第二の電極膜と、第一の電極膜に接続され、第一の導電層及び第一の導電層と重ねて形成される第二の導電層を含む導電層からなる導電膜と、を備える表示装置の製造方法であって、第一の電極膜と第二の電極膜とを形成する電極膜形成工程と、導電層を第一の電極膜及び第二の電極膜に接続するように形成する導電層形成工程と、導電層のうち所定の領域以外を除去することにより、導電膜を形成する導電膜形成工程と、を含み、導電層形成工程は、第一の導電層を第一の電極膜及び第二の電極膜それぞれの上面に形成する第一の導電層形成工程と、第一の導電層の上面に第二の導電層を形成する第二の導電層形成工程と、を含むことを特徴とする。【選択図】図３Ｂ
2011145530.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極膜と、
絶縁膜によって前記ゲート電極膜と隔てられてそれぞれ位置する第一の電極膜および第二の電極膜と、
前記第一の電極膜に接続され、第一の導電層および前記第一の導電層と重ねて形成される第二の導電層を含む導電層からなる導電膜と、
を備える表示装置の製造方法であって、
前記第一の電極膜と前記第二の電極膜とを形成する電極膜形成工程と、
前記導電層を、前記第一の電極膜および前記第二の電極膜に接続するように形成する導電層形成工程と、
前記導電層のうち、所定の領域以外を除去することにより、前記導電膜を形成する導電膜形成工程と、を含み、
前記導電層形成工程は、
前記第一の導電層を、前記第一の電極膜および前記第二の電極膜それぞれの上面に形成する第一の導電層形成工程と、
前記第一の導電層の上面に前記第二の導電層を形成する第二の導電層形成工程と、を含む、
ことを特徴とする表示装置の製造方法。
【請求項２】
前記導電層形成工程は、第一の導電層形成工程後、第二の導電層形成工程前、に前記第一の導電層の上面を洗浄する洗浄工程を更に含む、
ことを特徴とする請求項１に記載の表示装置の製造方法。
【請求項３】
前記導電膜形成工程は、
前記導電層の上面にレジストを塗布するレジスト塗布工程と、
前記所定の領域以外の領域に形成されるレジストを、除去剤を用いて除去するレジスト除去工程を含む、
ことを特徴とする請求項１または２のいずれか一項に記載の表示装置の製造方法。
【請求項４】
前記除去剤はアルカリ性水溶液であり、前記第一の電極膜および前記第二の電極膜は金属である、
ことを特徴とする請求項３に記載の表示装置の製造方法。
【請求項５】
前記金属は、クロム、モリブデン又はこれらの合金である、
ことを特徴とする請求項４に記載の表示装置の製造方法。
【請求項６】
前記導電膜は、可視光を透過する性質を有する、
ことを特徴とする請求項１乃至３のいずれか一項に記載の表示装置の製造方法。
【請求項７】
前記第一の導電層と、前記第二の導電層とは、同じ材料よりそれぞれが形成される、
ことを特徴とする請求項６に記載の表示装置の製造方法。
【請求項８】
前記表示装置は、横電界方式の液晶表示装置である、
ことを特徴とする請求項１または２のいずれか一項に記載の表示装置の製造方法。
【請求項９】
ゲート電極膜と、
前記ゲート電極膜上に設けられた絶縁膜と、
前記絶縁膜上に設けられた金属からなる電極膜と、
前記電極膜に接続された第一の透明導電層と、前記第一の透明導電層に接して形成された第二の透明導電層と、を備える、
ことを特徴とする表示装置。
【請求項１０】
前記第一の透明導電層の有する欠損の箇所が、前記第二の透明電極層の有する欠損の箇所と、平面的に見て異なっている、
ことを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、及び、表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、表示装置の薄型化・高画質化に伴い、様々な種類の表示装置が開発されている。例えば表示装置としてＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置が知られている。
【０００３】
図８は従来のＩＰＳ方式の液晶表示装置に備えられる、１つの画素領域の一例の断面図である。図８に示されるように、従来のＩＰＳ方式の液晶表示装置の構造は、薄型化・高画質化の要望に応えるべく複雑なものである。そして複雑な構造に伴って表示装置の製造工程もまた複雑なものとなっている。
【０００４】
例えば、図８に示されるＩＰＳ方式の液晶表示装置の製造方法の一例は、基板９上にゲート電極４ａ、ゲート絶縁膜１０、半導体膜８、例えば金属によって成るソース電極２ａおよびドレイン電極３ａを形成した後、絶縁膜であるパッシベーション膜１１を形成し、パッシベーション膜１１の上面にコモン電極７ａを形成し、更に絶縁膜である層間絶縁膜１２を形成し、ソース電極２ａと後述の画素電極６とが、電気的に接続されるパッシベーション膜１１と層間絶縁膜１２を貫通してなるスルーホール１３を形成し、更にＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電材料により画素電極６を形成するという、多くの工程を有するものである。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１９２８８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の複雑化した構造および製造工程を簡略化すべく、ゲート電極膜と、絶縁膜によってゲート電極膜と隔てられてそれぞれ位置するソース電極膜およびドレイン電極膜と、ソース電極膜の上面と接して所定の領域に形成される画素電極と、を有する表示装置の構造（以下Ｌｉｔｅ構造と記す）が近年提唱されている。
【０００７】
Ｌｉｔｅ構造を備える表示装置の製造方法の一例は、基板上にゲート電極膜、ゲート絶縁膜、半導体膜、例えば金属によって成るソース電極膜およびドレイン電極膜を形成した後、ソース電極膜の一部と接して所定の領域に形成される画素電極を形成し、次いで絶縁膜であるパッシベーション膜を形成し、パッシベーション膜の上面にコモン電極を形成するという、従来の表示装置の製造方法と比較して簡略化されたものである。
【０００８】
しかしながら、Ｌｉｔｅ構造を備える表示装置の製造方法において、ソース電極膜の一部と接して、画素電極を所定の領域に形成する際に、形成されたソース電極膜若しくはドレイン電極膜の一部が、欠損するという問題が生じることがわかった。
【０００９】
ソース電極膜若しくはドレイン電極膜の一部が欠損することによって、表示装置の表示品質の低下、ひいては歩留まりの低下を引き起こすこととなる。よって、Ｌｉｔｅ構造を備える表示装置の製造方法に含まれる画素電極を形成する工程において、ソース電極膜若しくはドレイン電極が欠損されるのを抑制しつつ、画素電極を形成する必要がある。
【００１０】
本発明の目的は、ソース電極膜の一部と接して所定の領域に画素電極を形成する工程において、ソース電極膜若しくはドレイン電極膜の欠損が抑制される表示装置、及びその製造方法の提供にある。また、本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかにする。
【課題を解決するための手段】
【００１１】
本発明における表示装置の製造方法は、ゲート電極膜と、絶縁膜によって前記ゲート電極膜と隔てられてそれぞれ位置する第一の電極膜および第二の電極膜と、前記第一の電極膜に接続され、第一の導電層および前記第一の導電層と重ねて形成される第二の導電層を含む導電層からなる導電膜と、を備える表示装置の製造方法であって、前記第一の電極膜と前記第二の電極膜とを形成する電極膜形成工程と、前記導電層を、前記第一の電極膜および前記第二の電極膜に接続するように形成する導電層形成工程と、前記導電層のうち、所定の領域以外を除去することにより、前記導電膜を形成する導電膜形成工程と、を含み、前記導電層形成工程は、前記第一の導電層を、前記第一の電極膜および前記第二の電極膜それぞれの上面に形成する第一の導電層形成工程と、前記第一の導電層の上面に前記第二の導電層を形成する第二の導電層形成工程と、を含むことを特徴としている。
【００１２】
また、前記導電層形成工程は、第一の導電層形成工程後、第二の導電層形成工程前、に前記第一の導電層の上面を洗浄する洗浄工程を更に含むこととしてもよい。
【００１３】
また、前記導電膜形成工程は、前記導電層の上面にレジストを塗布するレジスト塗布工程と、前記所定の領域以外の領域に形成されるレジストを、除去剤を用いて除去する前記レジスト除去工程を含むこととしてもよい。また、前記除去剤はアルカリ性水溶液であり、前記第一の電極膜および前記第二の電極膜は金属であることとしてもよい。また、前記金属は、クロム、モリブデン又はこれらの合金であることとしてもよい。また、前記導電膜は、可視光を透過する性質を有することとしてもよい。また、前記第一の導電層と、前記第二の導電層とは、同じ材料より形成されることとしてもよい。また、前記表示装置は、横電界方式の液晶表示装置であることとしてもよい。
【００１４】
また、本発明における表示装置は、ゲート電極膜と、前記ゲート電極膜上に設けられた絶縁膜と、前記絶縁膜上に設けられた金属からなる電極膜と、前記電極膜に接続された第一の透明導電層と、前記第一の透明導電層に接して形成された第二の透明導電層と、を備えることを特徴としている。
【００１５】
また、前記第一の透明導電層の有する欠損の箇所が、前記第二の透明電極層の有する欠損の箇所と、平面的に見て異なっていることとしてもよい。
【発明の効果】
【００１６】
本発明により、ソース電極膜の一部と接して所定の領域に画素電極を形成する工程において、ソース電極膜若しくはドレイン電極膜の欠損が抑制される表示装置、及びその製造方法が提供される。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係る液晶表示装置の全体斜視図である。
【図２】本発明の実施形態に係る液晶表示装置のＴＦＴ基板の等価回路の概念図である。
【図３Ａ】本発明の実施形態に係る液晶表示装置の１つの画素領域の拡大平面図である。
【図３Ｂ】図３Ａの３Ｂ−３Ｂ線における断面を示す模式断面図である。
【図３Ｃ】本発明の実施形態に係る液晶表示装置の他の一例を示す模式断面図である。
【図４Ａ】本発明の実施形態に係る液晶表示装置を製造する様子を示す図である。
【図４Ｂ】本発明の実施形態に係る液晶表示装置を製造する様子を示す図である。
【図４Ｃ】本発明の実施形態に係る液晶表示装置を製造する様子を示す図である。
【図４Ｄ】本発明の実施形態に係る液晶表示装置を製造する様子を示す図である。
【図４Ｅ】本発明の実施形態に係る液晶表示装置を製造する様子を示す図である。
【図４Ｆ】本発明の実施形態に係る液晶表示装置を製造する様子を示す図である。
【図４Ｇ】本発明の実施形態に係る液晶表示装置を製造する様子を示す図である。
【図４Ｈ】本発明の実施形態に係る液晶表示装置を製造する様子を示す図である。
【図５Ａ】導電膜が第一の導電層のみからなる導電層によって形成される場合における、現像処理前の状態を示す第二の電極線付近の平面図である。
【図５Ｂ】図５Ａの５Ｂ−５Ｂ線における断面を示す断面図である。
【図６Ａ】導電膜が第一の導電層のみからなる導電層によって形成される場合における、現像処理後の状態を示す第二の電極線付近の平面図である。
【図６Ｂ】図６Ａの６Ｂ−６Ｂ線における断面を示す断面図である。
【図７】本発明の実施形態に係る表示装置の現像処理前の状態を示す第二の電極線付近の一部断面図である。
【図８】従来のＩＰＳ方式の液晶表示装置に備えられる、１つの画素領域の一例の断面図である。
【発明を実施するための形態】
【００１８】
本発明の表示装置の製造方法によって製造される表示装置は、ゲート電極膜と、絶縁膜によってゲート電極膜と隔てられてそれぞれ位置する第一の電極膜および第二の電極膜と、第一の電極膜の上面と接して形成される第一の導電層および第一の導電層と重ねて形成される第二の導電層を含む導電層が、所定の領域に形成される導電膜とを備える表示装置である。
【００１９】
また、本発明におけるゲート電極膜とは、ゲート電極およびゲート電極線からなるものである。また、第一の電極膜とは、第一の電極および第一の電極と電気的に接続される第一の電極線からなるものである。また、第二の電極膜とは、第二の電極および第二の電極と電気的に接続される第二の電極線からなるものである。
【００２０】
本発明の表示装置の製造方法は、たとえば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置１の製造方法にも好適に用いることができる。
【００２１】
図1は本発明の実施形態に係る液晶表示装置１の全体斜視図である。図１に示す通り、液晶表示装置１は、後述するゲート電極膜４、ソース電極膜（第一の電極膜）２、ドレイン電極膜（第二の電極膜）３、画素電極（導電膜）６、コモン電極７ａなどが配置されたＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）基板１０２と、ＴＦＴ基板１０２に対向し、カラーフィルタが設けられたフィルタ基板１０１と、両基板に挟まれた領域に封入された液晶材料（図示せず）と、ＴＦＴ基板１０２のフィルタ基板１０１側と反対側に接して位置するバックライト１０３とを含んで構成されている。
【００２２】
図２は、本発明の実施形態に係る液晶表示装置１のＴＦＴ基板１０２の等価回路の概念図である。図２において、ＴＦＴ基板１０２には、ゲートドライバ１０４に接続された多数のゲート電極線４ｂが互いに等しい間隔を有しながら、表示領域となる表示パネルの中を図中横方向に延びている。また、データドライバ１０５に接続された多数のドレイン電極線（第二の電極線）３ｂが互いに等しい間隔を有しながら、表示領域となる表示パネルの中を図中縦方向に延びている。
【００２３】
そして、これらゲート電極線４ｂ及びドレイン電極線３ｂによりマトリックス状に並ぶ画素領域がそれぞれ区画されている。これら画素領域により、表示領域となる表示パネルが構成される。また、各ゲート電極線４ｂと平行にコモン信号線７が図中横方向に延びている。
【００２４】
ゲート電極線４ｂ及びドレイン電極線３ｂにより区画される各画素領域の隅には、薄膜トランジスタ５が形成されており、ドレイン電極線３ｂと画素電極６に接続されている。また、薄膜トランジスタ５のゲート電極４ａは、ゲート電極線４ｂと接続されている。各画素領域には、対応するコモン信号線７に接続され、さらに、画素電極６に対向するように、コモン電極７ａが形成されている。
【００２５】
なお、薄膜トランジスタ５には、ゲート電極４ａと、ゲート絶縁膜１０によってゲート電極４ａと隔てられてそれぞれ位置するソース電極（第一の電極）２ａおよびドレイン電極（第二の電極）３ａと、が備えられている。
【００２６】
以上の回路構成において、各画素回路のコモン電極７ａにコモン信号線７を介して基準電圧が印加される。また、ゲート電極線４ｂに供給されたゲート信号により、薄膜トランジスタ５のゲート電極４ａにゲート電圧が選択的に印加され、薄膜トランジスタ５を流れる電流が制御される。
【００２７】
ゲート電極４ａに選択的にゲート電圧が印加された薄膜トランジスタ５を介してドレイン電極線３ｂに供給された映像信号の電圧が、選択的に画素電極６に印加される。これにより、画素電極６とコモン電極７ａとの間に電位差が生じる。この電位差によって形成される電界は、横方向（ＴＦＴ基板１０２に並行な方向）の成分を有し、横方向成分の電界（横電界）によって液晶分子の配向などを制御し、それにより、バックライト１０３からの光を遮蔽の度合を制御し、画像を表示することとなる。
【００２８】
次に本発明の実施形態に係る液晶表示装置１の１つの画素領域について更に詳しく説明をする。液晶表示装置１の１つの画素領域には、ゲート電極膜４に含まれるゲート電極４ａと、ゲート絶縁膜１０によってゲート電極４ａと隔てられてそれぞれ位置する、ソース電極膜（第一の電極膜）２に含まれるソース電極（第一の電極）２ａおよび、ドレイン電極膜（第二の電極膜）３に含まれるドレイン電極（第二の電極）３ａと、ソース電極膜２の上面と接して形成される第一の導電層６ａおよび第一の導電層６ａと重ねて形成される第二の導電層６ｂを含む導電層が所定の領域に形成される画素電極（導電膜）６とが備えられている。
【００２９】
図３Ａは、本発明の実施形態に係る液晶表示装置１の１つの画素領域の拡大平面図である。図３Ａに示す通り、ゲート電極膜４は図中横方向に延びる帯状の膜として形成される。ゲート電極膜４のうち、半導体膜８の下方に形成されている部分をゲート電極４ａとし、それ以外をゲート電極線４ｂとする。
【００３０】
また、ドレイン電極膜３は、図中縦方向に延びる帯状の膜と、帯状の膜より分岐して延びる膜とで形成される。ドレイン電極膜３のうち、半導体膜８の上方に形成されている部分をドレイン電極３ａとし、それ以外をドレイン電極線３ｂとする。また、ソース電極膜２のうち、半導体膜８の上方に形成されている部分をソース電極２ａとし、それ以外の部分をソース電極線（第一の電極線）２ｂとする。
【００３１】
また、画素電極６は図３Ａにおいて示されるように、ソース電極膜２の上面の一部と重なって矩形状に広がっている。すなわち画素電極６の一部と、ソース電極膜２の上面の一部とは電気的、物理的に接しており、ソース電極膜２が形成されていない領域まで広がって形成されている。また、画素電極６の上方にはパッシベーション膜（図示せず）が図中全体に形成されている。
【００３２】
更に、パッシベーション膜の上方には、ＩＴＯによって形成されるコモン電極膜が、図３Ａの全体に形成されることとなる。また、形成されるコモン電極膜は複数のスリット状の開口部２３を有している。複数のスリット状の開口部２３は、図３Ａにて二点破線にて示されている。また、コモン電極膜の下方には矩形状に形成された画素電極６が位置している。
【００３３】
またコモン電極膜のうち、画素電極６の上方に形成される部分を特にコモン電極７ａという。すなわち、コモン電極７ａは画素電極６に対向する矩形状の領域から、複数のスリット状の開口部２３の領域を除いた領域をいう。
【００３４】
なお、図３Ａにおいて図中全体に広がるコモン電極膜のうち、コモン電極７ａ以外の領域はコモン信号線として機能することとなる。
【００３５】
図３Ｂは、図３Ａの３Ｂ−３Ｂ線における模式断面図である。なお、図３Ｂは要部構成を強調して模式的に示すもので、図３Ａの３Ｂ−３Ｂ線と１対１で対応しない。例えば、図３Ｂではコモン信号線は図示されていない。
【００３６】
図３Ｂに示す通り、本発明の実施形態に係る液晶表示装置１に備えられた、ソース電極膜２と一部が接して形成されている画素電極６は第一の導電層６ａおよび第二の導電層６ｂの二つの層を有していることが特徴である。
【００３７】
基板９の上には、ゲート電極４ａが配置されている。また、ゲート電極４ａの上方にはゲート絶縁膜１０を介してアモルファスシリコン８ａおよび不純物シリコン半導体膜層８ｂからなる半導体膜８が配置されている。また、半導体膜８の一部の上面に接するように金属によって形成された、ドレイン電極３ａおよびソース電極２ａが配置されている。
【００３８】
不純物シリコン半導体膜層８ｂは、リン（Ｐ）などの不純物がドープされたアモルファスシリコンにより成っている。不純物シリコン半導体膜層８ｂは、ドレイン電極３ａ及びソース電極２ａに対して、オーミックコンタクトとして機能している。また、ドレイン電極３ａと、ソース電極２ａとは、電気的に遮断されている。なお、オーミックコンタクトとは、配線層と半導体層などとの電気的接触部において、電圧と電流の特性が直線性を示していることをいう。
【００３９】
更に、ソース電極膜２、ドレイン電極膜３、画素電極６および半導体膜８の上面を被覆するように例えば窒化シリコンからなるパッシベーション膜１１が形成されている。そしてパッシベーション膜１１の一部を覆うように例えばＩＴＯからなるコモン電極７ａが形成されている。パッシベーション膜１１により、コモン電極７ａは、ソース電極膜２、ドレイン電極膜３、画素電極６および半導体膜８から電気的に絶縁される。
【００４０】
また、本発明の実施形態に係る液晶表示装置１に含まれる画素電極６は可視光を透過する性質を有することが好ましい。すなわち第一の導電層６ａと、第二の導電層６ｂとは、いずれも可視光を透過することが好ましく、例えば、ＩＴＯ、ＩｎＺｎＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）等によってそれぞれが形成されることは好ましい。画素電極６が可視光を透過する性質を有することによって、表示装置の表示品質を向上することができる。
【００４１】
更に、第一の導電層６ａと、第二の導電層６ｂとは、同じ材料よりそれぞれが形成されることは好適である。例えば、第一の導電層６ａと、第二の導電層６ｂとはＩＴＯよりそれぞれが形成されることとしてもよい。第一の導電層６ａと、第二の導電層６ｂとが同じ材料によってそれぞれが形成されることによって、第一の導電層６ａおよび第二の導電層６ｂの界面において光の散乱等の発生を抑制することができ、また可視光の透過率の低下も低減することができる。なお、上記に示される材料は、単に第一および第二の導電層６ａ、６ｂを形成し得る材料の一例を示すものであってこれに限定されるものではない。
【００４２】
また、本発明の実施形態に係る液晶表示装置１に含まれるドレイン電極３ａおよびソース電極２ａを形成する金属が、クロム、モリブデン又はこれらの合金であることは好ましい。また、クロム、モリブデン又はこれらの合金以外の金属、例えば、アルミニウム、タングステン、チタン、タンタル、又はそれらの合金などによって形成されることとしてもよい。
【００４３】
ドレイン電極３ａおよびソース電極２ａが金属によって形成されることは、導電性の観点から望ましい。またドレイン電極３ａおよびソース電極２ａの上面に形成される化合物は、ドレイン電極３ａおよびソース電極２ａの融点以下の化合物であることが必要である。クロム、モリブデン又はこれらの合金は比較的高い融点を有するため、ドレイン電極３ａおよびソース電極２ａの上面にはより様々な化合物より適宜選択をして所望の層を形成することができる。
【００４４】
なお、上記に示される材料は、単にドレイン電極３ａおよびソース電極２ａを形成し得る材料の一例を示すものであってこれに限定されるものではない。
【００４５】
また、本発明の実施形態に係る液晶表示装置１に含まれる半導体膜８は、アモルファスシリコンを用いたが、例えばポリシリコン（多結晶シリコン）、微結晶シリコン等も好適に用いることができる。なお、上記に示される材料は、単に半導体膜８を形成し得る材料の一例を示すものであってこれに限定されるものではない。
【００４６】
また、本発明の実施形態に係る液晶表示装置１に含まれる基板９は、可視光を透過し、熱収縮が少なく、耐薬品性の優れるものであれば好適に用いることができる。例えば基板９は、アルミノケイ酸ガラス、アルミノホウケイ酸ガラス等によって形成されたガラス基板を好適に用いることができる。なお、上記に示される材料は、単に基板９を形成し得る材料の一例を示すものであってこれに限定されるものではない。
【００４７】
また、本発明の実施形態に係る液晶表示装置１は、金属等によって形成されるソース電極膜２の一部と接して所定の領域に画素電極６が形成され、かつ、ゲート電極４ａがドレイン電極３ａとソース電極２ａとの下方に位置するボトムゲート構造のものであるが、ボトムゲート構造に限らず、金属等によって形成されるソース電極膜２の一部と接して所定の領域に画素電極６が形成される構造を有する他の薄膜トランジスタ構造にも適用できる。
【００４８】
また、本発明の実施形態に係る液晶表示装置１は、基板９の下方にバックライト１０３を備えるものであるが、例えばエッジライト型バックライト、採光用バックライト、フロント型バックライト等適宜変更を行うことが可能である。
【００４９】
図３Ｂに示される、本発明の実施形態に係る液晶表示装置１は、図８に示される従来のものと比較して、スルーホール１３を形成する必要がなく、また、形成される層の数も軽減することができる等、製造工程の大幅な簡略化が見込まれるものである。本発明の実施形態に係る液晶表示装置１の主たる特徴は、ソース電極２ａの一部に接して形成されている画素電極６を含む構造を有することである。
【００５０】
しかしながら、ソース電極２ａに一部が接続されて形成されている画素電極６を形成するにあたって、従来の製造工程では製造工程中にもちいられる除去剤に曝されることよって、第一及び／又は第二の電極膜の一部が溶解される等不具合が生じるという問題が発生する。
【００５１】
また、図３Ｃは、本発明の実施形態に係る液晶表示装置１の他の一例を示す模式断面図である。図３Ｃに示す通り、画素電極６は、ソース電極２ａの上面の一部と重なって広がるっている。すなわち画素電極６の一部と、ソース電極２ａの上面の一部とが直接電気的に接しており、ソース電極２ａが形成されていない領域まで広がって形成されていることとしてもよい。
【００５２】
図４Ａ〜図４Ｈは本発明の実施形態に係る液晶表示装置１を製造する様子を示す図である。図４Ａ〜図４Ｈでは、本発明の実施形態に係る液晶表示装置１の、図３Ｃの構造を有する場合の製造方法を示している。
【００５３】
本発明の実施形態に係る表示装置１の製造方法は、ソース電極膜２とドレイン電極膜３とを形成する電極膜形成工程と、導電層６０を、ソース電極膜２およびドレイン電極膜３に接続するように形成する導電層形成工程と、導電層６０のうち、所定の領域以外を除去することにより、画素電極６を形成する導電膜形成工程とを含むものである。
【００５４】
また、導電層形成工程は、第一の導電層６ａを、ソース電極膜２およびドレイン電極膜３それぞれの上面に形成する第一の導電層形成工程と、第一の導電層６ａの上面に前記第二の導電層６ｂを形成する第二の導電層形成工程とを含むものである。
【００５５】
加えて、導電層形成工程は、第一の導電層形成工程後、第二の導電層形成工程前、に第一の導電層６ａの上面を洗浄する洗浄工程を更に含むことは好ましい。
【００５６】
洗浄工程は、第一の導電層６ａの上面に含まれる微粒子や分子レベルの汚染物質等を除去するために行われるものである。微粒子や分子レベルの汚染物質等を除去することによって、表示装置のパターン欠陥や汚染物質による素子特性の劣化等を防ぐことができる。
【００５７】
図４Ａは電極膜形成工程によってソース電極２ａおよびドレイン電極３ａが所定の製造方法によって形成された、導電層形成工程が行われる前の状態を示す図である。
【００５８】
電極膜形成工程が行われる前に、まず、基板９の上面にゲート電極４ａ、ゲート絶縁膜１０、半導体膜８の順に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）やＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等によって成膜し、その後、フォトリソグラフィ、エッチングを経て形成する。
【００５９】
電極膜形成工程によって形成される、ソース電極膜２およびドレイン電極膜３は、例えばＣＶＤやＰＶＤ等によって成膜し、その後、フォトリソグラフィ、エッチングを経て形成される。
【００６０】
ソース電極膜２を構成する、ソース電極２ａおよびソース電極線２ｂは、同一の工程によって形成される。すなわち、ソース電極２ａおよびソース電極線２ｂは、ソース電極膜２が形成されることによって、形成されることとなる。また、ドレイン電極３ａおよびドレイン電極線３ｂも、ドレイン電極膜３が形成されることによって、形成されることとなる。
【００６１】
また、ソース電極膜２と、ドレイン電極膜３とを同一の工程によって形成することとしてもよいし、別々の工程によってそれぞれを独立して形成することとしてもよい。すなわち電極膜形成工程は、ソース電極膜（第一の電極膜）２を形成する第一の電極膜形成工程と、ドレイン電極膜（第二の電極膜）３を形成する第二の電極膜形成工程と、を含むこととしてもよい。
【００６２】
次に図４Ｂ、図４Ｃをもちいて導電層形成工程について説明する。
【００６３】
図４Ｂは、電極膜形成工程によって形成されたソース電極膜２とドレイン電極膜３それぞれの上面と接して第一の導電層６ａを形成する工程を示す図である。本実施形態における第一の導電層６ａはＩＴＯを用いて形成する。まず、ＩＴＯをスパッタリングすることによって、画素電極６が形成される所定の領域を含む領域に、第一の導電層６ａを形成する。
【００６４】
第一の導電層６ａの形成後、次いで洗浄工程を行う。なお、洗浄工程は、ブラシスクラブ洗浄、高圧ジェット洗浄、超音波洗浄、乾燥処理等によって行われるが、これらの方法に限ったものではない。
【００６５】
図４Ｃは、上述の洗浄工程を行った後、第一の導電層６ａの上面を覆う第二の導電層６ｂを形成する工程を示す図である。本実施形態における第二の導電層６ｂはＩＴＯを用いて形成される。また、ＩＴＯを第一の導電層６ａの上面を覆うようにスパッタリングすることによって、本実施形態における第二の導電層６ｂが形成される。
【００６６】
また、第二の導電層６ｂの上面に含まれる微粒子や分子レベルの汚染物質等を除去するために、第二の導電層６ｂの上面を、第一の導電層６ａと同様の方法で洗浄工程を行うこととしてもよい。
【００６７】
また、本実施形態においては、第一の導電層６ａと第二の導電層６ｂとは同じ層の厚さで形成がされているが、形成される第一の導電層６ａと第二の導電層６ｂとは異なる層の厚さであることとしてもよい。
【００６８】
次に図４Ｄ、図４Ｅ、図４Ｆをもちいて導電膜形成工程について説明を行う。
【００６９】
導電膜形成工程は、導電層６０のうち、前述の所定の領域以外の領域に形成された導電層６０を除去することにより、所定の領域の導電層６０を画素電極６とする工程である。ここで、所定の領域とは、液晶表示装置１において、画素電極６が形成される領域のことを示す。
【００７０】
本発明の実施形態に係る表示装置の製造方法における、形成された導電層６０のうち、画素電極６が形成される領域以外を除去することにより、画素電極６を形成する導電膜形成工程は、導電層６０の上面にレジストを塗布するレジスト塗布工程と、所定の領域以外の領域に形成されたレジストを、除去剤を用いて除去するレジスト除去工程を含むことは好ましい。
【００７１】
上記、レジスト塗布工程およびレジスト除去工程を含むことによって、画素電極６を形成する導電膜形成工程が、より簡便に、より精度を高く行われることとなる。そして、導電膜形成工程において、レジスト塗布工程と、レジスト除去工程とを含むことによって、ソース電極膜２の一部と接して所定の領域に画素電極６を形成する工程において、ソース電極膜２若しくはドレイン電極膜３が欠損されるのを抑制する効果が高まる。
【００７２】
また、本発明におけるレジストとは、導電層６０の表面の少なくとも一部に、例えば除去剤によって剥離可能な保護膜を形成するものをいう。レジストを所定の方法によって塗布した後に、レジストの一部を例えば除去剤をもちいて除去することで、導電層６０の所定の部分のみを処理することができる。
【００７３】
本実施例においては、レジストとしてフォトレジスト２０を用い、除去剤として現像液を用いた。
【００７４】
図４Ｄ〜図４Ｆはフォトリソグラフィ工程を示す図である。フォトリソグラフィ工程は、塗布工程、露光工程、現像工程を含む工程である。図４Ｄはフォトレジスト（感光材）２０を塗布する工程（塗布工程）を示す図、図４Ｅは塗布したフォトレジストにフォトマスク２１を介して所定の波長を有する光２２を露光する工程（露光工程）を示す図、図４Ｆは現像液によって現像する工程（現像工程）を示す図である。以下フォトリソグラフィ工程について説明する。
【００７５】
図４Ｄは、形成された第二の導電層６ｂの表面にフォトレジスト（感光材）２０を塗布する塗布工程を示す図である。フォトレジスト２０は、スピンコーター、スリットコーター等を用いて塗布される。
【００７６】
次いで図４Ｅに示されるように、フォトレジスト２０が塗布された表面にフォトマスク２１を介し上面より所定の波長を有する光２２を照射する露光工程を行う。所定の波長を有する光２２は、例えば半導体レーザー、メタルハライドランプ、高圧水銀灯等を光源にもちいて得ることができる。
【００７７】
図４Ｆは、露光処理後、現像（現像液をフォトレジスト２０に曝すこと）によってフォトレジスト２０の一部が除去される現像工程を示す図である。現像は、シャワー式現像、ディップ式現像、パドル式現像等の方法を適宜選択して行うことができる。
【００７８】
図４Ｇは、現像後、所定のパターンに画素電極（電極膜）６を形成するために、エッチング処理によって、導電層６０（第一の導電層６ａおよび第二の導電層６ｂ）の不要な部分が除去する導電層エッチング工程を示す図である。
【００７９】
導電層エッチング工程の後、画素電極６のパターン上に残存している不要なフォトレジスト２０を剥離する。図４Ｈは、画素電極６のパターン上に残っている不要なフォトレジスト２０を剥離した後の状態を示す図である。不要なフォトレジスト２０は、ウェット剥離、プラズマアッシング、オゾンアッシング等の方法を適宜選択して剥離することができる。
【００８０】
図４Ｄ〜図４Ｈで示されるように、第二の導電層形成工程後に、第二の導電層６ｂの上にフォトレジスト２０を塗布し、露光、現像するフォトリソグラフィ工程と、第一の導電層６ａおよび第二の導電層６ｂをエッチングすることによって所定の領域以外の領域に形成された第一の導電層６ａおよび第二の導電層６ｂを含む導電層６０を除去することによって画素電極６を形成する導電膜形成工程と、を更に含むことによって所定の領域に画素電極６を形成することができる。
【００８１】
次に、ソース電極２ａ、ドレイン電極３ａ、およびゲート電極４ａを含む薄膜トランジスタ５と、ソース電極２ａと一部が接続されて形成されている画素電極６とを含む表示装置の製造方法において、本発明の実施形態に係る表示装置の製造方法を行わず、画素電極６が、第一の導電層６ａのみからなる導電層によって形成される場合について、図５Ａ、図５Ｂ、図６Ａ、図６Ｂを用いて説明を行う。
【００８２】
図５Ａは、仮に画素電極６が第一の導電層６ａのみからなる導電層によって形成される場合における、現像処理前の状態を示すドレイン電極線３ｂ付近の平面図である。なお、図５Ａに示されるドレイン電極線３ｂ付近の領域は、画素電極６が形成される所定の領域以外の領域に該当する。図５Ｂは図５Ａの５Ｂ−５Ｂ線における断面図である。係る場合、画素電極６は第一の導電層形成工程のみを経て形成されているため、図５Ｂで示されるように導電層は第一の導電層６ａからなるものである。
【００８３】
例えば、ＩＴＯ等をスパッタリングすることによって形成される第一の導電層６ａには、ランダムにピンホール１４が形成されることがある。ピンホール１４は図５Ｂに示されるように、第一の導電層６ａを貫通する小孔を形成しており、ドレイン電極線３ｂの表面の一部はピンホール１４を介して外部に曝されることとなる。
【００８４】
係る状態においてフォトリソグラフィ工程（フォトレジスト２０を塗布し、露光、現像の処理）が行われる場合、フォトレジスト２０が除去される領域は、ドレイン電極３ａおよびドレイン電極３ａと接続されているドレイン電極線３ｂの上方の一部の領域を含むこととなるため、現像工程において現像液がピンホール１４を介してドレイン電極線３ｂおよび第一の導電層６ａの界面に浸みこむこととなる。係る場合、現像液によってドレイン電極線３ｂに影響を及ぼし、一部を溶解することがある。
【００８５】
現像液は、石油溶剤のもの、アルカリ性水溶液のものと様々である。現像液にアルカリ性水溶液の物をもちいることは環境面への配慮の点で好適である。図６Ａは画素電極６が第一の導電層６ａのみからなる導電層によって形成される場合における、現像処理後の状態を示すドレイン電極線３ｂ付近の平面図である。また、図６Ｂは図６Ａの６Ｂ−６Ｂ線における断面を示す断面図である。図６Ａ、図６Ｂは現像液にアルカリ性水溶液を用いた場合における、ドレイン電極線３ｂの一部が溶解した状態を示した図である。
【００８６】
図６Ａに示されるように、線幅の一部が狭いドレイン電極線３ｂが表示装置において存在する場合、表示装置は深刻な画像欠陥を引き起こされることとなる。例えばドレイン電極線３ｂの線幅が狭くなることによって、ドレイン電極線３ｂの抵抗値は高くなり、表示装置に表示ムラ等を生じさせ、結果表示装置の製造において歩留まりの低下を引き起こすこととなる。
【００８７】
図７は本発明の実施形態に係る表示装置の、現像処理前の状態を示すドレイン電極線３ｂ付近の一部断面図である。第一の導電層６ａが形成された状態にてピンホール１４ａが形成された場合、第二の導電層６ｂによってピンホール１４ａは埋まることとなり、現像液がドレイン電極線３ｂおよび第一の導電層６ａの界面に浸みこむことを抑制する。また、第二の導電層６ｂが形成された状態にてピンホール１４ｂが形成された場合においても、現像液は第一の導電層６ａによってドレイン電極線３ｂおよび第一の導電層６ａの界面に浸みこむことを抑制する。
【００８８】
すなわちドレイン電極線３ｂは現像液に曝されることがなく、所定のパターンのドレイン電極線３ｂを有する表示装置を得ることが可能となる。
【００８９】
クロム等の金属とアルカリ性水溶液とは反応性が高いものであるので、ソース電極膜２やドレイン電極膜３にクロム等の金属を使用し、除去剤にアルカリ性水溶液を使ったときに、本発明の効果は更に高まる。
【００９０】
なお、第一の導電層形成工程にてピンホール１４は、ある一定の確率で形成される。また、第二の導電層形成工程にてピンホール１４が形成される確率も、第一の導電層形成工程にてピンホール１４が形成される確率と同程度である。すなわち、第一の導電層形成工程および第二の導電層形成工程を行うことによってピンホールが同じ場所に形成される確率は、一定の確率の２乗程度となり、非常に小さな確率に低下させることができる。
【００９１】
したがって、本発明の実施形態に係る表示装置は、ゲート電極膜と、ゲート電極膜上に設けられた絶縁膜と、絶縁膜上に設けられた金属からなる電極膜と、電極膜に接続された第一の透明導電層と、前記第一の透明導電層に接して形成された第二の透明導電層と、を備える表示装置である。
【００９２】
また、第一の透明導電層に生じた欠損の箇所と、第二の透明電極層に生じた欠損の箇所とが、平面的に見て異なっていることを特徴とする表示装置であることとしてもよい。
【００９３】
本発明の実施形態に係る表示装置の製造方法によって、ソース電極膜の一部と接して所定の領域に画素電極を形成する工程において、ソース電極膜若しくはドレイン電極膜が欠損されるのを抑制することができ、ひいては表示装置の製造において歩留まりの低下を抑制することができる。
【００９４】
なお、上述の第二の導電層形成工程後、更に導電する層を第二の導電層の上面に形成する工程を行ってもよい。すなわち、導電層形成工程は、第一の導電層６ａを、ソース電極膜２およびドレイン電極膜３それぞれの上面と接して形成する第一の導電層形成工程と、第一の導電層６ａの上面を洗浄する洗浄工程と、第一の導電層６ａの上面を覆う第二の導電層６ｂを形成する第二の導電層形成工程と、第二の導電層６ｂの上面を覆う少なくとも一つの層を有する第三の導電層形成工程とを含むこととしてもよい。
【００９５】
第三の導電層が形成される場合、第三の導電層は少なくとも一つの層を有するため、結果、形成される導電層６０は少なくとも３つの層によって形成されることとなる。
【００９６】
さらに、第三の導電層を構成する層は、それぞれ可視光を透過することが好ましい。例えば、第三の導電層を構成する層は、ＩＴＯ、ＩｎＺｎＯ、ＺｎＯ、ＳｎＯ２等によって形成されることが好ましい。
【００９７】
また、第三の導電層を構成する層は、それぞれ同じ材料より形成されることとしてもよい。例えば、第三の導電層を構成する層のそれぞれはＩＴＯより形成されることとしてもよい。
【００９８】
また、第三の導電層を構成する層は、それぞれが同じ層の厚さで形成されることとしてもよいし、異なる層の厚さで形成されることとしてもよい。
【００９９】
第二の導電層形成工程後、更に導電する層を第二の導電層の上面に形成する工程を行うことによって、より表示装置の製造において歩留まりの低下を抑制することができる。
【０１００】
なお、本発明の実施形態に係る表示装置において、上記では、ＩＰＳ方式の液晶表示装置について説明しているが、本発明は、ＩＰＳ方式の表示装置に限らず他の横電界方式の液晶表示装置やＶＡ（Ｖｅｒｔｉｃａｌｌｙ  Ａｌｉｇｎｅｄ）方式やＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式等、その他の駆動方式の液晶表示装置であってもよいし、他の表示装置であってもよい。
【符号の説明】
【０１０１】
１  液晶表示装置、２  ソース電極膜、２ａ  ソース電極、２ｂ  ソース電極線、３  ドレイン電極膜、３ａ  ドレイン電極、３ｂ  ドレイン電極線、４  ゲート電極膜、４ａ  ゲート電極、４ｂ  ゲート電極線、５  薄膜トランジスタ、６  画素電極、６ａ  第一の導電層、６ｂ  第二の導電層、７  コモン信号線、７ａ  コモン電極、８  半導体膜、８ａ  アモルファスシリコン、８ｂ  不純物シリコン半導体膜層、９  基板、１０  ゲート絶縁膜、１１  パッシベーション膜、１２  層間絶縁膜、１３  スルーホール、１４，１４ａ，１４ｂ  ピンホール、２０  フォトレジスト、２１  フォトマスク、２２  上面より所定の波長を有する光、２３  開口部、６０  導電層、１０１  フィルタ基板、１０２  ＴＦＴ基板、１０３  バックライト、１０４  ゲートドライバ、１０５  データドライバ。
【図１】
2011145530.tif 000003
【図２】
2011145530.tif 000004
【図３Ａ】
2011145530.tif 000005
【図３Ｂ】
2011145530.tif 000006
【図３Ｃ】
2011145530.tif 000007
【図４Ａ】
2011145530.tif 000008
【図４Ｂ】
2011145530.tif 000009
【図４Ｃ】
2011145530.tif 000010
【図４Ｄ】
2011145530.tif 000011
【図４Ｅ】
2011145530.tif 000012
【図４Ｆ】
2011145530.tif 000013
【図４Ｇ】
2011145530.tif 000014
【図４Ｈ】
2011145530.tif 000015
【図５Ａ】
2011145530.tif 000016
【図５Ｂ】
2011145530.tif 000017
【図６Ａ】
2011145530.tif 000018
【図６Ｂ】
2011145530.tif 000019
【図７】
2011145530.tif 000020
【図８】
2011145530.tif 000021