(57)【要約】【課題】単一のダイに含まれる単位ＬＥＤ素子の個数を切り換え小型から大型まで様々な形態に対応できるＬＥＤチップにおいても、高輝度化のため電流密度が高くなり放熱が課題となった。【解決手段】ＬＥＤチップ２０は、一つの面にｎ電極とｐ電極を備えた単位ＬＥＤ素子４０が２行２列で配列している。この配列領域の中心部にｎ電極２３が配置され、角部にｐ電極２４が配置される。ｎ電極用２３と回路基板の−電極１４をまとめて一本の細い配線に接続することで、発熱源に接するｐ電極２４を＋電極１５の太い配線に接続できるため効率のよい放熱経路が確保できる。【選択図】図６
2011181576.tif 000002
【特許請求の範囲】
【請求項１】
一つの面にｎ電極とｐ電極を備えた単位半導体発光素子を単一のダイに複数個形成した半導体発光素子において、
２行２列で前記単位半導体発光素子が配列する配列領域を含み、
該配列領域の中心線に沿って前記ｎ電極または前記ｐ電極のうち一方の電極が配置され、
該配列領域の外側の辺に沿って前記ｎ電極または前記ｐ電極のうち他方の電極が配置される
ことを特徴とする半導体発光素子。
【請求項２】
前記配列領域において前記ｎ型半導体層又は前記ｐ型半導体層のうちの一方が共通となっていることを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記配列領域において前記単位半導体発光素子の間にスクライブラインが設けられていることを特徴とする請求項１又は請求項２のいずれか一項に記載の半導体発光素子。
【請求項４】
前記ｎ電極および前記ｐ電極が金バンプであることを特徴とする請求項１〜３のいずれか一項に記載の半導体発光素子。
【請求項５】
前記金バンプが電解メッキ法で形成されたことを特徴とする請求項４に記載の半導体発光素子。
【請求項６】
一つの面にｎ電極とｐ電極を備えた単位半導体発光素子を単一のダイに複数個形成した半導体発光素子と、
該半導体発光素子を実装する面に−電極および＋電極を形成した回路基板と
を備える半導体発光装置において、
２行２列で前記単位発光素子が配列する配列領域を含み、
該配列領域の中心線に沿って前記ｎ電極または前記ｐ電極のうち一方の電極が配置され、
該配列領域の外側の辺に沿って前記ｎ電極または前記ｐ電極のうち他方の電極が配置される半導体発光素子を備え、
前記ｎ電極と前記ｐ電極がそれぞれ前記−電極と前記＋電極に接続することを特徴とする半導体発光装置。
【請求項７】
前記配列領域においてｎ型半導体層またはｐ型半導体層のうちの一方が共通となっている半導体発光素子を備えることを特徴とする請求項６に記載の半導体発光装置。
【請求項８】
前記配列領域において前記単位半導体発光素子の間にスクライブラインが設けられている半導体発光素子を備えることを特徴とする請求項６又は請求項７のいずれか一項に記載の半導体発光装置。
【請求項９】
前記ｎ電極および前記ｐ電極が金バンプである半導体発光素子を備えることを特徴とする請求項６〜８のいずれか一項に記載の半導体発光装置。
【請求項１０】
前記金バンプが電解メッキ法で形成された半導体発光素子を備えることを特徴とする請求項９に記載の半導体発光装置。
【請求項１１】
前記半導体発光素子と前記回路基板の電極とが金錫共晶で接合することを特徴とする請求項９又は請求項１０のいずれか一項に記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の単位半導体発光素子を単一のダイ上に配置した半導体発光素子及びその半導体発光素子を用いた半導体発光装置に関する。
【背景技術】
【０００２】
単一種類のウェハーでありながら、１個のダイに含まれる単位半導体発光素子（以下特に断らない限り単位ＬＥＤ素子と呼ぶ）の個数を切り換え、小型から大型まで様々な仕様の半導体発光素子（以下特に断らない限りＬＥＤチップと呼ぶ）を作り分ける手法が知られている。例えば特許文献１には、「一チップ領域（ダイ）当たりのドット数（単位ＬＥＤ素子の個数）が異なる場合であっても、スクライブラインを形成するために用いるアイソレーションマスクのみの変更により、任意のドット数／チップのダイオードアレイを製造出来る方法」が記載されている。なお「」で示した特許文献１から引用した文の中にある（）は、部材の対応関係を明確にするため挿入した（以下同様）。
【０００３】
特許文献１は、ダイオードアレイ、すなわち１次元的な配列を想定していた。特許文献２の請求項１には「サブマウント素子（回路基板）上に発光素子が実装された複合発光素子（半導体発光装置）であって、前記発光素子が複数個の発光素子（単位ＬＥＤ素子）で構成されたブロック発光素子（ＬＥＤチップ）からなることを特徴とする複合発光素子」と記載され、図１に４個の発光素子が２行２列に配列している状況が示されている。
【０００４】
特許文献２には、特許文献１にあったスクライブラインを変更してダイに含まれる発光素子数を変えるという記載はない。しかし特許文献１と特許文献２を組め合わせれば、単位ＬＥＤ素子が単一のダイ上に様々な個数で２次元的に配列するＬＥＤチップが得られる。またこの手法には、単位ＬＥＤ素子の特性を最適化しておけば、自動的に最適化された大型のＬＥＤチップが得られるため、開発に係わるリソース、費用、期間の削減が可能となるという特徴がある。なかでも単位ＬＥＤ素子は電流分布を制御しやすいため、大型のＬＥＤチップ化しても発光効率を上げやすいことが知られている。
【０００５】
最近のＬＥＤチップは高輝度化の要請にともない電流密度が高くなっている。このため放熱対策が必要となった。特許文献２でも放熱について、段落（００３７）には「大電流を流してもＳｉ基板による放熱が促進されるので発光素子（単位ＬＥＤ素子）の発光効率の低下を低く抑えることができる」と記載されている。つまり特許文献２の図３に示されるサブマウント素子２（回路基板）の上にブロック発光素子１（ＬＥＤチップ）を搭載した複合発光素子（半導体発光装置、以下とくに断らないかぎりＬＥＤ装置と呼ぶ）は、サブマウント素子２が熱伝導性の良いＳｉからなるため、サブマウント素子２全体を通じてブロック発光素子１の発する熱をＬＥＤ装置外に放出することが可能であった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６１−２５８４８１号公報                        （第２頁左上欄第７行〜第２頁右上欄第１３行）
【特許文献２】特開２００２−２７０９０５号公報                        （請求項１、図１、図３、段落（００３７））
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが回路基板として熱伝導率の小さい樹脂を使うような場合、実質的な放熱経路は
回路基板の金属配線に限定される。そこで発熱源と重なるｐ電極に接する回路基板上の配線を太くしなければならない。ところが特許文献２の図１に示されるようなＬＥＤチップの電極パターンであると、各単位ＬＥＤ素子を並列に接続するとき、ｐ電極に接続する回路基板配線の一部が細くなってしまい放熱が充分でなくなるという課題があった。
【０００８】
そこで本発明の目的は、この課題に鑑みてなされたものであり、複数の単位半導体発光素子が単一のダイ上に備えられたフリップチップ実装用の半導体発光素子及びその半導体発光素子を用いた半導体発光装置の放熱効率を改善することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するため本発明の半導体発光素子は、一つの面にｎ電極とｐ電極を備えた単位半導体発光素子を単一のダイに複数個形成した半導体発光素子において、
２行２列で前記単位半導体発光素子が配列する配列領域を含み、
該配列領域の中心線に沿って前記ｎ電極または前記ｐ電極のうち一方の電極が配置され、該配列領域の外側の辺に沿って前記ｎ電極または前記ｐ電極のうち他方の電極が配置されることを特徴とする。
【００１０】
前記配列領域において前記ｎ型半導体層又は前記ｐ型半導体層のうちの一方が共通となっていても良い。
【００１１】
前記配列領域において前記単位半導体発光素子の間にスクライブラインが設けられていても良い。
【００１２】
前記ｎ電極および前記ｐ電極が金バンプであっても良い。
【００１３】
前記金バンプが電解メッキ法で形成されても良い。
【００１４】
上記目的を達成するため本発明の半導体発光装置は、一つの面にｎ電極とｐ電極を備えた単位半導体発光素子を単一のダイに複数個形成した半導体発光素子と、
該半導体発光素子を実装する面に−電極および＋電極を形成した回路基板と
を備える半導体発光装置において、
２行２列で前記単位発光素子が配列する配列領域を含み、
該配列領域の中心線に沿って前記ｎ電極または前記ｐ電極のうち一方の電極が配置され、
該配列領域の外側の辺に沿って前記ｎ電極または前記ｐ電極のうち他方の電極が配置される半導体発光素子を備え、
前記ｎ電極と前記ｐ電極がそれぞれ前記−電極と前記＋電極に接続することを特徴とする。
【００１５】
前記配列領域において前記ｎ型半導体層または前記ｐ型半導体層のうちの一方が共通となっている半導体発光素子を備ていても良い。
【００１６】
前記配列領域において前記単位半導体発光素子の間にスクライブラインが設けられている半導体発光素子を備えていても良い。
【００１７】
前記ｎ電極および前記ｐ電極が金バンプである半導体発光素子を備えていても良い。
【００１８】
前記金バンプが電解メッキ法で形成された半導体発光素子を備えていても良い。
【００１９】
前記半導体発光素子と前記回路基板の電極とが金錫共晶で接合しても良い。
【発明の効果】
【００２０】
ｎ型半導体層上にｐ型半導体層が形成され、このｐ型半導体層が発光層と略一致して重なる半導体発光素子において、単位半導体発光素子が２行２列で配列する領域に、この配列領域の中心線に沿ってｎ電極を配置し、その外側の辺に沿ってｐ電極を配置すると、この半導体発光素子を回路基板にフリップチップ実装した場合、ｐ電極に接続する回路基板上の配線（＋電極の一部）は半導体発光素子の実装領域をはみ出せるようになる。この結果、熱は発光層からｐ電極を経由して回路基板に形成された太く大きな面積の配線に伝わり半導体発光装置の外に放出される。
【００２１】
同様に配列領域の中心線に沿ってｐ電極を配置し、その外側の辺に沿ってｎ電極を配置すると、この半導体発光素子を回路基板にフリップチップ実装した場合、ｐ電極に接続する回路基板上の配線（＋電極の一部）を半導体発光装置の実装領域の中心線に沿って太くできる。この結果、熱は発光層からｐ電極を経由して回路基板に形成された太く大きな面積の配線に伝わり半導体発光装置の外に放出される。
【００２２】
なおｎ型半導体層がｐ型半導体層上に形成され、ｎ型半導体層が発光層と略一致して平面的に重なる場合も同様である。
【００２３】
以上のように本発明の半導体発光素子は、回路基板に形成された太い配線に発熱源を接続させられるので放熱効率を改善できる。
【００２４】
同様に本発明の半導体発光装置は、前述の半導体素子の発熱源と接続する配線を太くできるため放熱効率を改善できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１実施形態のＬＥＤ装置を示す斜視図である。
【図２】図１のＬＥＤ装置から樹脂層を除いた状態の斜視図である。
【図３】図１の回路基板の斜視図である。
【図４】本発明の第１実施形態における単位ＬＥＤ素子の平面図である。
【図５】図４の単位ＬＥＤ素子の断面図である。
【図６】本発明の第１実施形態におけるＬＥＤチップの平面図である。
【図７】図６のＬＥＤチップの断面図である。
【図８】図６のＬＥＤチップの回路図である。
【図９】図２のＬＥＤ装置の断面図である。
【図１０】図９のＤで囲んだ領域の拡大図である。
【図１１】従来例と図３の電極パターンの相違点に関する説明図である。
【図１２】本発明の第２実施形態における単位ＬＥＤ素子の平面図である。
【図１３】本発明の第２実施形態におけるＬＥＤチップの平面図である。
【図１４】本発明の第２実施形態における電極パターンの説明図である。
【図１５】本発明の第１〜８実施形態の説明図である。
【発明を実施するための形態】
【００２６】
（第1実施形態）
【００２７】
以下、図１〜１１を参照しながら本発明の第1実施形態について詳細に説明する。なお、図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。
【００２８】
図１により本実施形態のＬＥＤ装置（半導体発光装置）の外観を説明する。図１はこの
ＬＥＤ装置の斜視図である。ＬＥＤ装置１０は蛍光体を含有した樹脂層１１が回路基板１２の上に積層したものである。
【００２９】
図２により図１のＬＥＤ装置１０に実装されるＬＥＤチップ２０（半導体発光素子）の実装状況を概説する。図２は図１のＬＥＤ装置１０から樹脂層１１を取り除いたＬＥＤ装置の斜視図である。回路基板１２の板材１６上には−電極１４と＋電極１５が形成されている。さらにその上にはＬＥＤチップ２０がフリップチップ実装されている。このＬＥＤチップ２０のｐ電極（図示せず）とｎ電極（図示せず）はそれぞれ−電極１４と＋電極１５に接続している。
【００３０】
図３により回路基板１２の電極を説明する。図３は図１の回路基板１２をＬＥＤチップ２０の実装面側から眺めた斜視図である。図３に示すように−電極１４は凸部を有し、＋電極１５は凹部を有し、互いに勘合する。ＬＥＤチップ２０は中央部にｎ電極が集合しており、このｎ電極と−電極の凸部の先端部とが接続する。同様にＬＥＤチップ２０は周辺部にｐ電極が配置されており、ＬＥＤチップ２０の実装領域の周辺部でｐ電極と+電極１５とが接続する。
【００３１】
図４と図５により単位ＬＥＤ素子（単位半導体発光素子）を説明する。図４は本実施形態における単位ＬＥＤ素子４０を電極面側から眺めた平面図である。ｎ電極２３およびｐ電極２４は単位ＬＥＤ素子４０の一つの面に備えられている。ｎ電極２３はｐ型半導体層２２の占める領域とともにｎ型半導体層２１に囲まれている。ｐ電極２４はｐ型半導体層２２の占める領域の内側にある。なおｎ電極２３はｐ電極２４より平面積が小さく、ｎ電極２３およびｐ電極２４は金バンプである。
【００３２】
図５は図４のＢＢ線に沿った単位ＬＥＤ素子４０の断面図である。なお図４ではｎ電極２３とｐ電極２４が同時に図示できるようにＢＢ線を曲げている。図５に示すようにサファイア基板２５の下面にはｎ型半導体層２１が形成されている。サファイア基板２５は厚さが１００〜１５０μｍ、ｎ型半導体層２１は厚さが５μｍ程度であり、ｎ型半導体層２１と輪郭が一致している。ｎ型半導体層２１の下面には、ｐ型半導体層２２が形成されるともに金バンプ（ｎ電極２３）が付着している。ｐ型半導体層２２は厚みが１μｍ程度であり、下面に金バンプ（ｐ電極２４）が付着している。ｎ及びｐ電極２３，２４の金バンプは厚さが１０〜１５μｍであり、ｐ型半導体層２２の厚さに相当する約１μｍの段差がある。発光層（図示せず）は、ｎ型半導体層２１とｐ型半導体層２２の境界部にあり、平面的には概ねｐ型半導体層２２に等しい。
【００３３】
図６から図８によりＬＥＤチップについて説明する。図６は本実施形態のＬＥＤチップ２０を電極面側から眺めた平面図である。ＬＥＤチップ２０はｎ電極２３が中央に集まるようにして単一のダイ上に４個の単位ＬＥＤ素子４０を配置したものである。各単位ＬＥＤ素子４０の間にはスクライブライン６１と配線領域６２がある。配線領域６２は、フリップチップ実装時に図３で示した回路基板１２の−電極１４の凸部とｐ電極２４とが短絡しないようにｐ電極２４を設けなかった領域を含んでいる。
【００３４】
図７は図６のＣＣ線に沿ったＬＥＤチップ２０の断面図である。なお図６ではｎ電極２３とｐ電極２４が同時に図示できるようにＣＣ線を曲げている。図７に示すようにサファイア基板２５の下面に形成されたｎ型半導体層２１は各単位ＬＥＤ素子４０間で共通化（相互に接続）している。
【００３５】
図８は図６のＬＥＤチップ２０の回路図である。４個のダイオード２０ａが並列に配置され−側の電極（ｎ電極２３に相当）が共通になっている。＋側の電極（ｐ電極２４に相当）は分離しており、ＬＥＤチップ２０が回路基板１２にフリップチップ実装されると共
通化する。
【００３６】
図９と図１０によりＬＥＤチップ２０の実装状況を説明する。図９は図２のＬＥＤ装置のＡＡ線に沿った断面図である。なお図２ではスルーホール電極１４ａ，１５ａ，ｎ電極２３，ｐ電極２４，及び−電極１４の凸部が同時に図示できるようにＡＡ線を曲げている。図９に示したように回路基板１２側では、板材１６の上面に−電極１４と＋電極１５、下面にはマザー基板の電極と接続するための出力電極１４ｂ，１５ｂが形成され、−電極１４と出力電極１４ｂ、＋電極１５と出力電極１５ｂがそれぞれスルーホール電極１４ａ，１５ａで接続している。板材１６は厚さが３００μｍでＢＴレジン（三菱瓦斯化学の商標名であり、ビスマレイミドトリアジン樹脂等からなる熱硬化性樹脂）からなる。−及び＋電極１４，１５と出力電極１４ｂ，１５ｂはニッケルと金を積層した銅箔である。スルーホール電極１４ａ，１５ａは直径が２００μｍで銅が充填されている。
【００３７】
図７ではｐ型半導体層２２の厚みによる段差でｎ電極２３とｐ電極２４の金バンプは底面の高さが１μｍ程度違っていた。図９ではＬＥＤチップ２０を回路基板１２に接合するさいＬＥＤチップ２０を加圧しながら加熱するため、接合後はそれぞれの金バンプの底面が揃う。また配線領域６２においてｐ型半導体層２２と−電極１４とが絶縁している（隙間がある）ことを示すため、図２のＡＡ線は−電極１４の凸部を含みながらスクライブライン６１を避けている。
【００３８】
図１０により接合時の金バンプ周りの状況を説明する。図１０は図９のＤで囲んだ領域の拡大図である。ｐ型半導体層２２は、ｐ型のＧａＮ層７１、反射膜として機能する銀層（以下Ａｇ層と呼ぶ）７２、金層（以下Ａｕ層と呼ぶ）７３、保護膜７４を含んでいる。Ａｕ層７３を被覆する保護膜７４は一部が開口し、この開口部（周辺を含む）に金バンプ２４ａが付着している。金バンプ２４ａは、ｐ型半導体層２２側からＵＢＭ（アンダーバンプメタル）層７５、金バンプ部７６、錫層（図示せず、以下Ｓｎ層と呼ぶ、接合後は金バンプ部７６及び＋電極のＡｕ層１５ｃの一部を取り込みながら合金化し金錫共晶層７７となる）が積層している。ＵＢＭ層７５は、金バンプ部７６を電解メッキ法で形成するためウェハー全体に形成されていた共通電極が金バンプ２４ａを分離する時に残ったものであり、厚さが２００ｎｍのＴｉＷ層と、厚さが１００ｎｍのＡｕ層からなっている。金バンプ部７６は厚さが１０〜１５μｍ程度であるのに対し、金錫共晶層７７は厚さが１〜２μｍである。回路基板１２の＋電極１５は、Ｎｉ層を備えた厚さが１０〜２０μｍの銅箔１５ｄと、厚さが５０ｎｍ程度のＡｕ層１５ｃとが積層したものであり、接合領域のＡｕ層１５ｃは金錫共晶層７７の一部となっている。
【００３９】
金錫共晶層７７について説明する。金バンプ２４ａと＋電極１５とを接触させ、加熱すると金バンプ部７６の底部に形成されていたＳｎ層（図示せず）が約２３０℃で融解し、さらに温度を上昇させるとＳｎ層に金バンプ部６６の底面及びＡｕ層１５ｃから金が溶け出してくる。加熱を止め冷却するとＳｎ層及び金バンプ部７６の底面部と接合領域のＡｕ層１５ｃは融点が３００℃〜４２０℃の金錫共晶層７７となる。この金錫共晶層７７による接合は２５０℃前後のリフロー温度では融解しないのでＬＥＤ装置１０をマザー基板に実装するとき有利になる。
【００４０】
図１１により本実施形態で放熱効率が向上する理由を説明する。図１１は、従来から知られているＬＥＤチップ用の回路基板の電極パターンと、図３で示した本実施形態の回路基板１２の電極パターンとを比較するため、電極等を模式化して描いた説明図である。
【００４１】
（ａ）は単位ＬＥＤ素子４０の模式図であり、ｎ電極２３とｐ電極２４だけを示した。
【００４２】
（ｂ）は特許文献２の図１（ａ）に示されていたブロック発光素子１（ＬＥＤチップ）
の平面図を模式化したものである。図中、ＬＥＤチップ２７の左側の単位ＬＥＤ素子４０はｎ電極２３が左下隅にあり、右側の単位ＬＥＤ素子４０はｎ電極２３が左上隅にある。
【００４３】
（ｃ）は、ＬＥＤチップ２７を回路基板に搭載した場合に想定される電極パターンを示している。なお（ｃ）は電極パターン越しにＬＥＤチップ２７の電極面を眺めているものである。−電極１４ｅは図の上部にスルーホールとの接続部があり、ここからｎ電極２３と接続するための２本の配線が下側に延びている。同様に＋電極１５ｅは図の下部にスルーホールとの接続部があり、ここからｐ電極２４と接続するための２本の配線が上側に延びている。左側の単位ＬＥＤ素子４０のｐ電極２４に接続する配線はＬＥＤチップ２７の占める領域からはみ出すようにして充分な太さを確保できているのに対し、右上隅の単位ＬＥＤ素子４０のｐ電極２４に接続する配線はｎ電極と接続する配線に挟まれ細くなっている。このようにして放熱効率が悪化した右上の単位ＬＥＤ素子４０がＬＥＤチップ２７全体の性能を低いものにしてしまう。
【００４４】
（ｄ）は本実施形態のＬＥＤチップ２０の平面図（図６）を模式化したものである。図中、単位ＬＥＤ素子４０のｎ電極２３はＬＥＤチップ２０の中央部にあり、単位ＬＥＤ素子のｐ電極２４はそれぞれＬＥＤチップ２０の角部にある。これは２行２列で単位ＬＥＤ素子が配列するＬＥＤチップにおいて、中心線に沿ってｎ電極が配置され、外側の辺に沿ってｐ電極が配置されるＬＥＤチップの一形態である。
【００４５】
（ｅ）はＬＥＤチップ２０を回路基板１２に搭載した場合の電極パターン（図３に示されている−及び＋電極１４，１５に相当）を示しながら、この電極パターン越しにＬＥＤチップ２０の電極面を眺めている。−電極１４は図の上部にスルーホールとの接続部があり、ここからｎ電極２３と接続するための配線が下側に延びている（図３の−電極１４の凸部に相当する）。一方、＋電極１５は図の下部にスルーホールとの接続部があり、ここからｐ電極２４と接続するための２本の配線が上側に延びている。このｐ電極２４に接続する配線はＬＥＤチップ２０の占める領域からはみ出すようにして充分な太さを確保しているので放熱効率が良い。
【００４６】
発光に伴う発熱はほとんどｐ型半導体層２２と重なる領域（発光層）で起こる。この熱はＬＥＤチップ２０からｐ電極２４を経由してＬＥＤチップ２０の外部に出てくる。回路基板１２の板材１６を構成する樹脂は熱伝導率が低いので、熱はｐ電極２４に接続する配線を伝わってスルーホール電極１５ａに達し、さらにスルーホール電極１５ａから出力電極１５ｂを経由してマザー基板（図示せず）に放出される。つまり本実施形態では太い配線を備えているので効率良く（低い熱抵抗で）スルーホール電極１５ａに熱を伝えられる。なおスルーホール電極１５ａは、図９に示したとおり熱伝導率を高めるため銅が充填されている。またスルーホール電極１５ａを回路基板１２に複数個形成しておくことが好ましい。
（第2実施形態）
【００４７】
図１２〜図１４により本発明の第２実施形態について説明する。図１２は本発明の第２実施形態における単位ＬＥＤ素子の平面図である。図１２において、図４で示した第１実施形態の電極面とはｐ電極２６の形状だけが相違し、その他は同一である。
【００４８】
図１３は本実施形態におけるＬＥＤチップを電極面からみた平面図である。ｎ電極２３はＬＥＤチップの４隅にあり、ｐ電極２６が中央に寄っている。本実施形態は、２行２列で単位ＬＥＤ素子が配列し、中心線に沿ってｐ電極が配置され、外側の辺に沿ってｎ電極が配置されるＬＥＤチップの一形態である。
【００４９】
図１４により本実施形態で放熱効率が向上する理由を説明する。図１４は回路基板の−
及び＋電極のパターンを示す平面図（ａ）と、ＬＥＤチップ４２をフリップチップ実装した状態の模式図（ｂ）からなる説明図である。
【００５０】
図１４（ａ）に示すように回路基板１２ａの上面には−電極１４ｆと＋電極１５ｆが形成されている。−電極１４ｆは図の上部のスルーホール接続部から下側に２本の配線が延びており、それぞれの配線にはｎ電極２３と接続するためのランドがある。＋電極１５は図の下部のスルーホール接続部から上側に一本の配線が延びており、その配線はｐ電極２６と接続する。
【００５１】
図１４（ｂ）は、図１１（ｄ）に対応するようにＬＥＤチップ４２を回路基板１２ａに実装した状態で（ａ）の電極パターン越しにＬＥＤチップ４２の電極面を眺めている状況を模式化している。本実施形態では、ｎ電極２３と−電極１４ｆはＬＥＤチップ４２の周辺部で接続する一方、ｐ電極２６が集合している領域に＋電極１５ｆの太い配線がある。
【００５２】
本実施形態（図１２）と第１実施形態（図６）とを比較すると、第１実施形態にあった配線領域６２が本実施形態では不要になったためｐ電極２６の面積がｐ電極２４に比べ大きなっている。さらにｐ電極２６に接続する＋電極１５ｆの配線はスクライブライン６１に対向する領域まで利用できる。この二つの理由によりｐ電極２６が接する配線部の面積が大きくなるため、発光にともなう熱を効率よくマザー基板に伝えることができる。またｐ電極２６と接続する配線部が一箇所にまとまって大きな面積を占めているので、ここにサーマルビアを配置すればいっそう放熱効率を高くできる。
（第３〜８実施形態）
【００５３】
図１５により本発明のＬＥＤチップにおける電極配置の他の可能な形態について説明する。図１５は、本発明の第１，２実施形態とともに第３〜８実施形態を示す説明図である。なお単位ＬＥＤ素子は図１１（ａ）と同等である。図１５において（ａ）から（ｈ）で示すＬＥＤチップは第１〜８実施形態に相当する。各ＬＥＤチップは、２行２列で単位ＬＥＤ素子４０が配列し、図の上下方向に延びた中心線に沿ってｎ電極またはｐ電極のうち一方の電極が配置され、同様に図の上下方向に延びた辺に沿ってｎ電極またはｐ電極のうち他方の電極が配置されている。
【００５４】
第１〜４実施形態｛（ａ）〜（ｄ）｝はＬＥＤチップ内の単位ＬＥＤ素子を９０度回転すると別の単位ＬＥＤ素子と電極配置が一致する。この条件から単位ＬＥＤ素子４０は正方形でなければならず、ＬＥＤチップも正方形になる。一方、第５〜第８実施形態｛（ｅ）〜（ｈ）｝は、ＬＥＤチップ内のある単位ＬＥＤ素子を１８０度回転すると別の単位ＬＥＤ素子と電極配置が一致する。このため単位ＬＥＤ素子を長方形とすることも可能である。このときＬＥＤチップも長方形になる。回路基板が長方形である場合、長方形のＬＥＤチップの方が回路基板表面を有効利用できる場合がある。
【００５５】
第１〜８実施形態のＬＥＤチップは４個の単位ＬＥＤ素子を備えていたが、本発明のＬＥＤチップは６，８，…個の単位ＬＥＤ素子を備えても良い。この場合、配列領域の中心線の方向に単位ＬＥＤ素子を２個づつ積み上げていく配置とすることにより太い放熱用配線が確保できる。
【００５６】
第１〜８実施形態のＬＥＤチップはｎ型半導体層２１が各単位ＬＥＤ素子間で連続していた（共通となっていた）が、本発明のＬＥＤチップは各単位ＬＥＤ素子毎にｎ型半導体層が分離していても良い。単位ＬＥＤ素子が完全に分離していれば、特許文献２のように回路基板の配線により単位ＬＥＤ素子を直列接続させることも可能となる。しかしながらｎ型半導体層を共通にしておくと、ｎ型半導体層の分離に係わる工程が不要となるため製造が簡単化するうえ、電流分布が広がるため並列接続における閾値電圧Ｖｆの低下など好
ましい特性が得られる。なお半導体層を積層させる順番を変えた場合はｐ型半導体層を共通にすることになる。
【００５７】
第１〜８実施形態のＬＥＤチップは単位ＬＥＤ素子の間にスクライブライン６１を備えていたが、本発明のＬＥＤチップは各単位ＬＥＤ素子の間にスクライブラインがなくても放熱効率を高くできることは変わらない。しかしながら前述のようにＬＥＤチップ内にもスクライブライン６１があれば、ウェハーの切断条件を変え単一のダイに含まれる単位ＬＥＤ素子数を変更できるようになる。
【００５８】
第１〜８実施形態のｎ電極及びｐ電極は電解メッキにより形成された金バンプであったが、本発明のＬＥＤ素子のｎ電極及びｐ電極はこの種のバンプに限られない。放熱効率を改善するには、発光層を覆う側の半導体層と、大きな面積（ないし幅）を備える回路基板上の配線とを熱伝導性の高い金属で接続しておけば良いので、ハンダバンプやスタッドバンプでも良い。また回路基板側にバンプを形成しても良い。しかしながら金バンプは製造方法が容易で信頼性が高く、金錫共晶接合も使えるという特徴がある。
【００５９】
また金バンプを形成する電解メッキ法はホトリソグラフィを使うので、金バンプの平面形状を任意に設定できる。このため回路基板上の配線とＬＥＤチップの電極との接触平面積を最大限まで広げられ、放熱効率をより高くできる。
【００６０】
第１〜８実施形態ではＬＥＤチップと回路基板の接合に金錫共晶を採用していたが、本発明のＬＥＤチップの整合方法は金錫共晶に限られない。ハンダバンプの場合はリフロー炉を使い、スタッドバンプなら超音波接合が使える。なお前述のように金錫共晶接合はリフロー温度よりは高いといっても比較的低い温度で接合できるため製造が容易である。
【００６１】
第１，２実施形態のように単位ＬＥＤ素子４０，４１間にスクライブライン６１がある場合、１ブロックにつき１個だけ（または２個）の単位ＬＥＤ素子を備えたＬＥＤチップを得ることができる。単一のダイに１個の単位ＬＥＤ素子を備える場合、例えば第１実施形態なら、図６の左上の単位ＬＥＤ素子に相当する単位ＬＥＤ素子４０をウエハーから全てピックアップし、つぎにウェハーを９０°回転し図６の右上の単位ＬＥＤ素子に相当する単位ＬＥＤ素子４０をピックアップすればよい。つまり第１実施形態用のウェハーを４回させるだけで同じ方向を向いた単位ＬＥＤ素子４０をピックアップできる。同様に第２〜８実施形態でも２又は４回ウェハーを回転させるだけで同じ方向を向いた単位ＬＥＤ素子を取りだせる。このように本発明の配列領域を含むウェハーであっても、単位ＬＥＤ素子が１または２個だけのＬＥＤチップを容易に製造できる。
【００６２】
第１〜８実施形態では回路基板の板材１６を樹脂にしていた。しかしながら板材料は樹脂に限定されず金属やセラミックでも良い。金属基板の場合は短絡を防ぐため基板表面に熱伝導率の低い絶縁膜を備えているから、本発明のように熱をいったん配線で回路基板全体に広げてから絶縁膜を経由して金属基材に伝えれば放熱効率が改善する。また金属配線の方がセラミックより熱伝導率が高いのでセラミック基板（回路基板）の場合も同様である。
【符号の説明】
【００６３】
１０…ＬＥＤ装置（半導体発光装置）
１１…樹脂層
１２，１２ａ…回路基板
１４，１４ｅ，１４ｆ…−電極
１４ａ，１５ａ…スルーホール電極
１４ｂ，１５ｂ…出力電極
１５，１５ｅ，１５ｆ…＋電極
１５ｃ…Ａｕ層
１５ｄ…銅箔
１６…板材
２０，２７，４２…ＬＥＤチップ（半導体発光素子）
２０ａ…ダイオード
２１…ｎ型半導体層
２２…ｐ型半導体層
２３…ｎ電極
２４…ｐ電極
２４ａ…金バンプ
２５…サファイア基板
４０，４１…単位ＬＥＤ素子（単位半導体発光素子）
６１…スクライブライン
６２…配線領域
７１…ＧａＮ層
７２…Ａｇ層
７３…Ａｕ層
７４…保護膜
７５…ＵＢＭ層
７６…金バンプ部
７７…金錫共晶層
【図１】
2011181576.tif 000003
【図２】
2011181576.tif 000004
【図３】
2011181576.tif 000005
【図４】
2011181576.tif 000006
【図５】
2011181576.tif 000007
【図６】
2011181576.tif 000008
【図７】
2011181576.tif 000009
【図８】
2011181576.tif 000010
【図９】
2011181576.tif 000011
【図１０】
2011181576.tif 000012
【図１１】
2011181576.tif 000013
【図１２】
2011181576.tif 000014
【図１３】
2011181576.tif 000015
【図１４】
2011181576.tif 000016
【図１５】
2011181576.tif 000017