(57)【要約】【課題】通常モードと省電力モードとの切替えを行う構成において、効率的に機能向上を実現する電子機器を提供すること。【解決手段】電子機器１は、メイン制御部３０と、メイン制御部の制御に応じて所定の処理を行うサブ制御部４０と、データバス５１とを含む。メイン制御部３０は、制御回路３１，３２、ウォッチドッグタイマ３３および制御信号出力部３４とを含む。制御信号出力部３４は、モード切替えに関連してデータバス５１のデータ転送方式を変更する変更信号Ｓｂｃ１、およびウォッチドッグタイマ３３からの停止信号Ｓｗｄのうち少なくともいずれかを受け取った場合、変更信号Ｓｂｃ１と停止信号Ｓｗｄとの機能を兼ね備えた制御信号Ｓｂｃ２を生成し、制御信号Ｓｂｃ２を、制御信号線５２を介してサブ制御部４０に出力する。【選択図】図３
2011164976.tif 000002
【特許請求の範囲】
【請求項１】
通常モードと、前記通常モードより小さい電力を消費する省電力モードとを有する電子機器であって、
前記電子機器を全体的に制御するメイン制御部と、
前記メイン制御部の制御に応じて所定の処理を行うサブ制御部と、
前記メイン制御部と前記サブ制御部との間においてデータを転送するデータバスと、を備え、
前記メイン制御部は、
前記通常モードから前記省電力モードへの移行時に、前記データバスによるデータ転送方式を省電力のデータ転送方式に変更する変更信号を生成する制御回路と、
一定時間、前記制御回路を監視する監視信号を前記制御回路から受けない場合に、前記サブ制御部による所定の処理を停止させる停止信号を生成するウォッチドッグタイマと、
前記変更信号および前記停止信号のうち少なくともいずれかを受け取った場合、前記変更信号と前記停止信号との機能を兼ね備えた制御信号を生成し、前記制御信号を、制御信号線を介して前記サブ制御部に出力する制御信号出力部とを含む、電子機器。
【請求項２】
請求項１に記載の電子機器において、
前記サブ制御部は、
負荷の駆動を制御する負荷制御部と、
前記データバスおよび前記負荷制御部に接続され、前記制御信号線から前記制御信号を受け取り、前記制御信号に基づいて、前記負荷の駆動を停止させる負荷停止信号を前記負荷制御部に生成させるサブ・バス制御回路とを含む、電子機器。
【請求項３】
請求項１に記載の電子機器において、
前記サブ制御部は、
負荷の駆動を制御するとともに、前記負荷の駆動を停止させる負荷停止信号を生成する負荷制御部と、
前記負荷制御部からの前記負荷停止信号および前記制御信号出力部からの前記制御信号の少なくともいずれかを受け取った場合、前記負荷の駆動を停止させる負荷制御出力部を含む、電子機器。
【請求項４】
請求項１から請求項３のいずれか一項に記載の電子機器において、
前記メイン制御部は、前記制御信号を受けて、前記サブ制御部への前記データバスを介したデータ転送方式を制御するメイン・バス制御回路を含む、電子機器。
【請求項５】
請求項２から請求項４のいずれか一項に記載の電子機器において、
前記電子機器は、被記録媒体に画像を形成する画像形成装置であり、
前記データは画像データであり、
当該電子機器は、
前記画像データに基づく画像を形成する画像形成部をさらに備え、
前記サブ制御部は、前記画像形成部の駆動を制御するエンジン制御部である、電子機器。
【請求項６】
請求項５に記載の電子機器において、
前記画像形成部は、前記エンジン制御部の負荷として、モータおよび／またはヒータを含み、
前記負荷制御部は、
前記モータの駆動を制御するモータ制御部および／または前記ヒータの駆動を制御するヒータ制御部を含む、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子機器に関し、詳しくは、通常モードと省電力モードとを有する電子機器において、モード切替え時の制御技術に関する。
【背景技術】
【０００２】
従来、通常モードと省電力モードとの切替え時にデータバスの転送方式を変更する技術があり、例えば、省電力モード移行時にデータバスの本数を減少させることにより省電力を実現していた。
【０００３】
また、電子機器に含まれる制御回路に不具合が発生した場合、その波及効果を抑制する技術が、例えば、特許文献１に開示されている。そこでは、プロセッサ（制御回路）が暴走した場合、それをウォッチドッグタイマによって検知し、プロセッサをリセットし、プロセッサの暴走による波及効果を抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−００４２４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来技術では、制御回路の暴走による波及効果を抑制することができるものの、それが、モード切替え時の省電力化と関連させて必ずしも効率的に行えるものとは言えなかった。そのため、制御回路の暴走による波及効果の抑制と、モード切替え時の省電力化とを効率的に行える方法が望まれていた。すなわち、モード切替え時の機能向上が望まれていた。
本発明は、通常モードと省電力モードとの切替えを行う構成において、効率的に機能向上を実現する技術を提供するものである。
【課題を解決するための手段】
【０００６】
上記の目的を達成するための手段として、第１の発明に係る電子機器は、通常モードと、前記通常モードより小さい電力を消費する省電力モードとを有する電子機器であって、前記電子機器を全体的に制御するメイン制御部と、前記メイン制御部の制御に応じて所定の処理を行うサブ制御部と、前記メイン制御部とサブ制御部との間においてデータを転送するデータバスと、を備え、前記メイン制御部は、前記通常モードから前記省電力モードへの移行時に、前記データバスによるデータ転送方式を省電力のデータ転送方式に変更する変更信号を生成する制御回路と、一定時間、前記制御回路を監視する監視信号を前記制御回路から受けない場合に、前記サブ制御部による所定の処理を停止させる停止信号を生成するウォッチドッグタイマと、前記変更信号および前記停止信号のうち少なくともいずれかを受け取った場合、前記変更信号と前記停止信号との機能を兼ね備えた制御信号を生成し、前記制御信号を、制御信号線を介して前記サブ制御部に出力する制御信号出力部とを含む。
【０００７】
本構成によれば、モード切替えに伴いデータバスの本数を変更する等、データ転送方式を変更する変更信号を出力する信号線と、制御回路の異常に伴う波及効果を低減する停止信号を出力する信号線とが共通化される。そのため、通常モードと省電力モードとの切替えを行う構成において、効率的に機能向上を実現することができる。
【０００８】
第２の発明は、第１の発明の電子機器において、前記サブ制御部は、負荷の駆動を制御する負荷制御部と、前記データバスおよび前記負荷制御部に接続され、前記制御信号線から前記制御信号を受け取り、前記制御信号に基づいて、前記負荷の駆動を停止させる負荷停止信号を前記負荷制御部に生成させるサブ・バス制御回路とを含む。
本構成によれば、サブ制御部から主制御部へのバスを介したデータ転送を省電力で行え、かつ省電力モードへの移行時、あるいはメイン制御部の異常発生時に、制御信号に基づいて、サブ・バス制御回路によって負荷の動作を停止させることができる。
【０００９】
第３の発明は、第１の発明の電子機器において、前記サブ制御部は、負荷の駆動を制御するとともに、前記負荷の駆動を停止させる負荷停止信号を生成する負荷制御部と、前記負荷制御部からの前記負荷停止信号および前記制御信号出力部からの前記制御信号の少なくともいずれかを受け取った場合、前記負荷の駆動を停止させる負荷制御出力部とを含む。
本構成によれば、データ転送線（データバス）を使用せず制御信号線を使用することにより、確実かつ迅速に負荷の駆動を停止できる。
【００１０】
第４の発明は、第１から第３のいずれかの発明に記載の電子機器において、前記メイン制御部は、前記制御信号を受けて、前記サブ制御部への前記データバスを介したデータ転送方式を制御するメイン・バス制御回路を含む。
本構成によれば、メイン制御部の制御回路の異常に起因するメイン制御部からサブ制御部への予期せぬアクセスを抑制し、サブ制御部の安全性を高めることができる。
【００１１】
第５の発明は、第２から第４のいずれかの発明に記載の電子機器において、前記電子機器は、被記録媒体に画像を形成する画像形成装置であり、前記データは画像データであり、当該電子機器は、前記画像データに基づく画像を形成する画像形成部をさらに備え、前記サブ制御部は、前記画像形成部の駆動を制御するエンジン制御部である。
本構成によれば、通常、画像形成装置は通常モードと省電力モードとを有しており、画像形成装置におけるモード切替えに関連して、効率的に機能向上を実現することができる。
【００１２】
第６の発明は、第５の発明の電子機器において、前記画像形成部は、前記エンジン制御部の負荷として、モータおよび／またはヒータを含み、前記負荷制御部は、前記モータの駆動を制御するモータ制御部および／または前記ヒータの駆動を制御するヒータ制御部を含む。
本構成によれば、サブ制御部から主制御部へのバスを介したデータ転送を省電力で行え、かつ省電力モードへの移行時、あるいはメイン制御部の異常発生時に、自動的にモータおよび／またはヒータの動作を停止させることができる。
【発明の効果】
【００１３】
本発明の電子機器によれば、通常モードと省電力モードとの切替えを行う構成において、効率的に機能向上を実現する
【図面の簡単な説明】
【００１４】
【図１】本発明に係る電子機器（カラープリンタ）の概略構成を示す側断面図
【図２】メイン回路基板とエンジン回路基板の電気的構成を概略的に示すブロック図
【図３】メインＡＳＩＣとエンジンＡＳＩＣの電気的構成を概略的に示すブロック図
【図４】メインＡＳＩＣとエンジンＡＳＩＣとによる処理の流れを示すフローチャート
【図５】別のメインＡＳＩＣとエンジンＡＳＩＣの電気的構成を概略的に示すブロック図
【発明を実施するための形態】
【００１５】
＜実施形態＞
次に本発明の一実施形態について図を参照して説明する。
【００１６】
１．プリンタの全体構成
図１は、本実施形態のプリンタ１（本発明に係る「電子機器」、「画像形成装置」の一例）の概略構成を示す側断面図である。プリンタ１は例えば４色（ブラックＫ、イエローＹ、マゼンタＭ、シアンＣ）のトナーを用いてカラー画像を形成する直接転写方式のカラープリンタである。図１の紙面左方向がプリンタ１の前方向である。なお、以下の説明では、プリンタ１の各構成部品や用語を色ごとに区別する場合には、その構成部品等の符号末尾に各色を意味するＫ（ブラック）、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）を付すものとする。また、画像形成装置はカラープリンタに限定されず、例えば、モノクロプリンタ、コピー機能等を備えた、いわゆる複合機等であってもよい。さらに、本発明の電子機器は、画像形成装置に限定されず、例えば、オーディオ機器やビデオ機器にも適用できる。
【００１７】
プリンタ１は、ケーシング２を備えており、そのケーシング２内の底部には、複数のシート材３（具体的には用紙）を積載可能な給紙トレイ４が設けられている。給紙トレイ４の前端上方には給紙ローラ５が設けられており、給紙ローラ５の回転に伴って給紙トレイ４内の最上位に積載されたシート材３がレジストレーションローラ６へ送り出される。レジストレーションローラ６は、シート材３の斜行補正を行った後、シート材３をベルトユニット１１上へ搬送する。
【００１８】
ベルトユニット１１は、一対の支持ローラ１２Ａ、１２Ｂ間に環状のベルト１３を張架した構成となっている。ベルト１３は、後側の支持ローラ１２Ｂが回転駆動されることにより循環移動して、その上面に載せたシート材３を後方へ搬送する。ベルト１３の内側には、各プロセス部１９の感光体２８に対してベルト１３を挟んで対向する位置に４つの転写ローラ１４が設けられている。
【００１９】
さらに、ベルト１３の下側には、ベルト１３表面に付着したトナーや紙粉等を回収するクリーニング装置１６が設けられている。
【００２０】
ベルトユニット１１の上方には、４つの露光部１７と、４つのプロセス部１９とが前後方向に並んで設けられている。露光部１７、プロセス部１９および転写ローラ１４を、それぞれ一つずつ含んで一組の画像形成部２０（本発明の「画像形成部」一例）が構成されており、プリンタ１全体では、ブラック、イエロー、マゼンタ、シアンの各色に対応した４組の画像形成部２０Ｋ，２０Ｙ，２０Ｍ，２０Ｃが設けられている。
【００２１】
各露光部１７は、複数のＬＥＤが一列に並んで設けられたＬＥＤヘッド１８を備えている。各露光部１７は、形成すべき画像データに基づいて発光制御され、ＬＥＤヘッド１８から、対向する感光体２８の表面に一ラインごとに光を照射することで露光を行う。
【００２２】
各プロセス部１９は、現像剤である各色のトナーを収容するトナー収容室２３を備え、その下側に供給ローラ２４、現像ローラ２５を備える。トナー収容室２３から放出されたトナーは、供給ローラ２４を介して、一定厚さの薄層として現像ローラ２５上に担持される。
【００２３】
また、各プロセス部１９は、表面が、例えば正帯電性の感光層によって覆われた感光体２８と、帯電器２９とが設けられている。画像形成時には、感光体２８が回転駆動され、それに伴って感光体２８の表面が帯電器２９により一様に正帯電される。そして、その正帯電された部分が露光部１７により露光されて、感光体２８の表面に静電潜像が形成される。
【００２４】
次いで、現像ローラ２５上に担持されたトナーが感光体２８表面の静電潜像に供給され、これにより感光体２８の静電潜像が可視像化される。その後、各感光体２８の表面上に担持されたトナー像は、シート材３が感光体２８と転写ローラ１４との間の各転写位置を通過する間に、転写ローラ１４に印加される負極性の転写電圧によってシート材３上に順次転写される。トナー像が転写されたシート材３は、次に定着器２１に搬送され、そこでトナー像が熱定着され、その後、そのシート材３は上方へ搬送され、ケーシング２の上面に排出される。定着器２１は、トナー像を熱定着するための、例えば、ハロゲンヒータ２１ａを含む。
【００２５】
また、プリンタ１は、主に画像データを処理するメイン回路基板１０Ａと、メイン回路基板１０Ａによって制御されるサブ回路基板１０Ｂとを含む。さらに、プリンタ１は、動作モードとして、通常モードと、通常モードより小さい電力を消費するスリープモード（「省電力モード」の一例）とを有する。
【００２６】
２．メイン回路基板およびエンジン回路基板の構成
次に、図２のブロック図を参照して、メイン回路基板６０Ａおよびエンジン回路基板６０Ｂの回路構成について説明する。
【００２７】
メイン回路基板６０Ａは、メインＡＳＩＣ（特定用途向け集積回路）３０を含む。メインＡＳＩＣ３０は、印刷データ等に基づいてデータ処理を行い、実際に印刷する画像データ等を生成し、生成した画像データを画像形成部１０のＬＥＤヘッド１８に供給する。
【００２８】
一方、エンジン回路基板６０Ｂは、エンジンＡＳＩＣ４０、ＲＡＭ４７、ＲＯＭ４８、およびセンサ制御回路４９を含む。エンジンＡＳＩＣ４０は、複数本のバス５０によって、メイン基板６０ＡのメインＡＳＩＣ３０に接続されており、定着器２１の制御をはじめとする画像形成に必要となる制御のための処理命令をメインＡＳＩＣ３０から入力され、入力された処理命令に従って動作する。
【００２９】
ＲＯＭ４８には、エンジンＡＳＩＣ４０が実行するための各種プログラムが記憶されており、エンジンＡＳＩＣ４０は、ＲＯＭ４８から読み出したプログラムに従って、その処理結果をＲＡＭ４８に記憶させながら、画像形成部１０の機構部分（実際に画像印刷を行うメカニカル部分、いわゆるエンジン部分）の駆動を制御する。具体的には、エンジンＡＳＩＣ４０は、例えば、画像形成部１０のメインモータ１５あるいはハロゲンヒータ２１ａの駆動を制御する。
【００３０】
また、センサ制御回路４９は、エンジンＡＳＩＣ４０の指令に応じてプリンタ１内の各種センサの制御を行う。例えば、センサ制御回路４９は、用紙３の位置検出を行う用紙センサの制御を行う。
【００３１】
３．メインＡＳＩＣおよびエンジンＡＳＩＣの構成
次に、図３の回路ブロック図を参照して、メインＡＳＩＣ（「メイン制御部」の一例）３０およびエンジンＡＳＩＣ（「サブ制御部」の一例）４０の回路構成について説明する。
【００３２】
メインＡＳＩＣ３０とエンジンＡＳＩＣ４０とを接続する複数本のバス５０は、データバス５１と制御信号線５２とを含む。ここでは、例えば、１６本（１６ビット）のデータバス５１が設けられている。また、図３には、便宜上、第２バス制御信号Ｓｂｃ２を送信する１本の制御信号線５２のみが示される。他の制御信号線５２としては、例えば、クロック信号、あるいはリセット信号を送信する制御信号線がある。
【００３３】
メインＡＳＩＣ３０は、プリンタ１を全体的に制御する。メインＡＳＩＣ３０は図２に示すように、ＣＰＵ（「制御回路」の一例）３１、システム制御回路（「制御回路」の一例）３２、ウォッチドッグタイマ３３、ＡＮＤ回路（「制御信号出力部」の一例）３４、メイン・バス制御回路３５、ＲＡＭ３６、およびＲＯＭ３７を含む。
【００３４】
ＣＰＵ３１は、メインＡＳＩＣ３０の各部およびエンジンＡＳＩＣ４０を制御するとともに、画像形成に係る全体的な制御を行う。ＣＰＵ３１は、動作モード移行の前において、移行後の動作モードに応じて、１６本のデータバス５１のうち使用するバスの本数を増減させ、バスの転送方式を切り替える。すなわち、ＣＰＵ３１は、動作モードの移行に際して、いわゆるダイナミックバスサイジングを行う。なお、他のバス転送方式としては、データの通信速度を切り替える、差動信号を利用する等がある。また、データバス５１は１本でもよく、その場合、例えば、データ転送クロック周波数を１０Ｈｚと１００ＭＨｚとに切り替えてデータ転送方式を変更する方法が考えられる。
【００３５】
また、ＣＰＵ３１は、ＲＯＷ３７に格納された制御プログラムにしたがって、所定周期毎にウォッチドッグタイマ３３をリセットするリセット信号（「監視信号」の一例）Ｒｓｔを生成し、リセット信号Ｒｓｔをウォッチドッグタイマ３３に供給する。すなわち、所定周期毎にリセット信号Ｒｓｔによってウォッチドッグタイマ３３のカウントがリセットされることによって、ＣＰＵ３１の正常動作が確認される。一方、リセット信号Ｒｓｔによってウォッチドッグタイマ３３がリセットされずに、ウォッチドッグタイマ３３がカウントアップした場合には、ＣＰＵ３１に何らかの異常が発生したと確認される。
【００３６】
システム制御回路３２は、メインＡＳＩＣ３０の全体制御、およびメインＡＳＩＣ３０の電力制御を行う。システム制御回路３２は、ＣＰＵ３１のバスサイジング要求に応じて、データバス５１の使用本数を制御する第１バス制御信号Ｓｂｃ１を生成し、第１バス制御信号Ｓｂｃ１をＡＮＤ回路３４の一方の入力端子に供給する。
【００３７】
システム制御回路３２は、通常モードにおいて、例えば、１６本のデータバス５１を使用する場合、「Ｈ」レベルの第１バス制御信号Ｓｂｃ１を生成する。一方、スリープモードにおいて、例えば、８本のデータバス５１を使用する場合には、「Ｌ」レベルの第１データバス制御信号Ｓｂｃ１を生成する。ここでは、「Ｌ」レベルの第１データバス制御信号Ｓｂｃ１が、本発明の「変更信号」に相当する。
【００３８】
すなわち、ここでは、ＣＰＵ３１およびシステム制御回路３２が、本発明の「制御回路」に相当し、通常モードから省電力モードへの移行時に、データバス５１によるデータ転送方式を省電力のデータ転送方式に変更する変更信号を生成する。
【００３９】
ウォッチドッグタイマ３３は、ＣＰＵ３１の動作を監視するリセット信号Ｒｓｔを、一定時間、ＣＰＵ３１から受けない場合に、エンジンＡＳＩＣによる所定の処理を停止させる停止信号を生成する。ここで、一定時間は、例えば、ウォッチドッグタイマ３３がタイムアップする時間であり、リセット信号Ｒｓｔの所定周期よりも長い時間として設定される。
【００４０】
ウォッチドッグタイマ３３は、リセット信号Ｒｓｔに基づいて、ＣＰＵ３１の動作を監視するウォッチドッグ信号Ｓｗｄを生成し、ウォッチドッグ信号ＳｗｄをＡＮＤ回路３４の他方の入力端子に供給する。ウォッチドッグタイマ３３は、上記したように、ＣＰＵ３１の動作が正常で、所定周期毎にリセット信号Ｒｓｔを受けてタイムアップしない場合、「Ｈ」レベルのウォッチドッグ信号Ｓｗｄを生成する。一方、暴走等のＣＰＵ３１の異常が発生し、ウォッチドッグタイマ３３がリセットされずにタイムアップした場合、ウォッチドッグタイマ３３は、「Ｌ」レベルのウォッチドッグ信号Ｓｗｄを生成する。ここでは、「Ｌ」レベルのウォッチドッグ信号Ｓｗｄが、本発明の「停止信号」に相当する。
【００４１】
ＡＮＤ回路３４は、第１バス制御信号Ｓｂｃ１およびウォッチドッグ信号Ｓｗｄに基づいて、第２バス制御信号Ｓｂｃ２を生成する。具体的には、第１バス制御信号Ｓｂｃ１およびウォッチドッグ信号Ｓｗｄが共に「Ｈ」レベルの場合にのみ、「Ｈ」レベルの第２バス制御信号Ｓｂｃ２を生成する。一方、第１バス制御信号Ｓｂｃ１およびウォッチドッグ信号Ｓｗｄの少なくとも一方が「Ｌ」レベルの場合、「Ｌ」レベルの第２バス制御信号Ｓｂｃ２が生成される。
【００４２】
言い換えれば、動作モードが通常モードであり、ＣＰＵ３１の動作が正常である場合に、「Ｈ」レベルの第２バス制御信号Ｓｂｃ２が生成される。それ以外の場合、すなわち、動作モードがスリープモードである場合、あるいはＣＰＵ３１の動作が異常である場合、あるいはその両方の場合、「Ｌ」レベルの第２バス制御信号Ｓｂｃ２が生成される。なお、ここでは、「Ｌ」レベルの第２バス制御信号Ｓｂｃ２が、本発明の「変更信号と停止信号とを兼ね備える制御信号」に相当する。
【００４３】
メイン・バス制御回路３５は、第２バス制御信号Ｓｂｃ２を受けて、エンジンＡＳＩＣへのデータバス５１を介したデータ転送方式を制御する。具体的には、メイン・バス制御回路３５は、第２バス制御信号Ｓｂｃ２に基づいて、１６本のデータバス５１の内、動作モードに応じて使用するデータバス５１を決定し、データバス５１の本数を変更する。また、メイン・バス制御回路３５は、決定されたデータバス５１のインターフェースを行う。
【００４４】
ここでは、メイン・バス制御回路３５は、例えば、動作モードが通常モードにおいて、「Ｈ」レベルの第２バス制御信号Ｓｂｃ２を受け取った場合、データバス５１の本数を１６本に決定する。また、動作モードがスリープモードに変更され、「Ｌ」レベルの第２バス制御信号Ｓｂｃ２を受け取った場合、データバス５１の本数を８本に決定する。
【００４５】
さらに、動作モードが通常モードであっても、ＣＰＵ３１の動作が異常となって、「Ｌ」レベルの第２バス制御信号Ｓｂｃ２を受け取った場合、メイン・バス制御回路３５は、データバス５１の本数を８本に決定する。そのため、ＣＰＵ３１の異常に起因するメインＡＳＩＣからエンジンＡＳＩＣへの予期せぬアクセスを抑制し、エンジンＡＳＩＣの安全性を高めることができる。
【００４６】
ＲＯＭ３７には、ＣＰＵ３１が実行するための各種プログラムが記憶されており、ＣＰＵ３１は、ＲＯＭ３７から読み出したプログラムに従って、その処理結果をＲＡＭ３６に記憶させながら、プリンタ１の全体的な制御を行う。
【００４７】
一方、エンジンＡＳＩＣ４０は、図３に示すように、サブ・バス制御回路４１、モータ制御回路４２、ＬＥＤ（発光ダイオード）制御回路４３、ヒータ制御回路４４、３つのＡＮＤ回路（「負荷制御出力部」の一例）４５Ａ，４５Ｂ，４５Ｃ、およびレジスタ部４６を含む。
【００４８】
エンジンＡＳＩＣ４０は、メインＡＳＩＣ３０の制御に応じて所定の処理を行う。例えば、エンジンＡＳＩＣ４０は、制御信号Ｓｂｃ２によって、データバス５１の本数の減少を検知した場合、通常モードからスリープモードへのモード移行準備を実行する。一方、データバス本数の増加を検知した場合、エンジンＡＳＩＣ４０は、スリープモードから通常モードへのモード移行準備を実行する。
【００４９】
サブ・バス制御回路４１は、メインＡＳＩＣ３０からの第２バス制御信号Ｓｂｃ２に応じて、データバス５１のインターフェース制御を行う。また、サブ・バス制御回路４１は、モータ制御回路４２、ＬＥＤ制御回路４３、およびヒータ制御回路４４に接続され、各制御回路４２，４３，４４を制御する。すなわち、サブ・バス制御回路４１は、データバス５１および各制御回路４２，４３，４４に接続され、制御信号線５２から第２バス制御信号Ｓｂｃ２を受け取り、第２バス制御信号Ｓｂｃ２に基づいて、メインモータ１５等の負荷の駆動を制御する信号Ｓｍ，Ｓｄ，Ｓｈを各制御回路４２，４３，４４に生成させる。
【００５０】
モータ制御回路（「負荷制御部」の一例）４２は、サブ・バス制御回路４１の制御に応じて、メインモータ１５の駆動を制御するモータ制御信号Ｓｍを生成し、モータ制御信号ＳｍをＡＮＤ回路４５Ａの一方の入力端子に供給する。ここで、メインモータ１５の駆動制御を行う場合には、モータ制御回路４２は、「Ｈ」レベルのモータ制御信号Ｓｍを生成する。一方、メインモータ１５の駆動制御を停止する場合には、「Ｌ」レベルのモータ制御信号（「負荷停止信号」に相当）Ｓｍを生成する。
【００５１】
ＬＥＤ制御回路（「負荷制御部」の一例）４３は、サブ・バス制御回路４１の制御に応じて、例えば、トナー残量検知センサのＬＥＤ２６を点灯制御するＬＥＤ制御信号Ｓｄを生成し、ＬＥＤ制御信号ＳｄをＡＮＤ回路４５Ｂの一方の入力端子に供給する。ここで、ＬＥＤ２６の点灯制御を行う場合には、ＬＥＤ制御回路４３は、「Ｈ」レベルのＬＥＤ制御信号Ｓｄを生成する。一方、ＬＥＤ２６の点灯制御を停止する場合には、「Ｌ」レベルのＬＥＤ制御信号（「負荷停止信号」に相当）Ｓｄを生成する。
【００５２】
また、ヒータ制御回路（「負荷制御部」の一例）４４は、サブ・バス制御回路４１の制御に応じて、定着器２１のハロゲンヒータ２１ａの駆動を制御するヒータ制御信号Ｓｈを生成し、ヒータ制御信号ＳｈをＡＮＤ回路４５Ｃの一方の入力端子に供給する。ここで、ヒータ２１ａの駆動制御を行う場合には、ヒータ制御回路４４は、「Ｈ」レベルのモータ制御信号Ｓｈを生成する。一方、ヒータ２１ａの駆動制御を停止する場合には、「Ｌ」レベルのヒータ制御信号（「負荷停止信号」に相当）Ｓｈを生成する。
【００５３】
また、３つのＡＮＤ回路４５Ａ，４５Ｂ，４５Ｃの各他方の入力端子には、メインＡＳＩＣ３０のＡＮＤ回路３４の出力端子から、第２バス制御信号Ｓｂｃ２が、共通に供給される。そのため、第２バス制御信号Ｓｂｃ２が「Ｌ」レベルである場合、すなわち、動作モードがスリープモードである場合、あるいはＣＰＵ３１の動作が異常である場合、あるいはその両方の場合、メインモータ１５の駆動制御、ＬＥＤヘッド１８の点灯制御、およびハロゲンヒータ２１ａの駆動制御が停止される。その結果、各制御回路４２，４３，４４の制御状態にかかわらず、メインモータ１５、ＬＥＤヘッド１８、およびヒータ２１ａの動作が、強制的に迅速に停止される。
このように、本実施形態においては、ＡＮＤ回路４５Ａ，４５Ｂ，４５Ｃは、負荷停止信号および第２バス制御信号Ｓｂｃ２の少なくともいずれかを受け取ると、各負荷の駆動を停止させることができる。
【００５４】
そのため、本実施形態においては、特に、省電力モードへの移行時、あるいはメインＡＳＩＣ３０の異常発生時において、データバス（データ転送線）５１を使用せず制御信号線５２を使用することにより、確実かつ速やかに各負荷１５，２６，２１ａの駆動を停止できる。また、ＣＰＵ３１の動作が不安定である場合における、レジスタ部４６への書き込みが抑制される。すなわち、省電力モードにおいて、メインモータ１５およびヒータ３１による電力消費をより確実に低減できるとともに、ＣＰＵ３１の異常発生時の安全性を向上させることができる。
【００５５】
なお、エンジンＡＳＩＣ４０において、第２バス制御信号Ｓｂｃ２によって制御される制御回路（負荷制御部、あるいは負荷）の数は、図３に示される３つの制御回路４２，４３，４４に限られず、任意である。例えば、ＬＥＤヘッド１８を制御するＬＥＤ制御回路４３は除かれてものよいし、ヒータ３１のみ第２バス制御信号Ｓｂｃ２によって制御されるようにしてもよい。あるいは、さらなる負荷、例えば、メインモータ１５以外のモータも第２バス制御信号Ｓｂｃ２によって制御されるようにしてもよい。
【００５６】
また、制御信号出力部である論理回路としてＡＮＤ回路３４を使用する例を示したがこれに限られない。論理回路として、例えばＯＲ回路を使用してもよい。その場合、「Ｈ」レベルの第１データバス制御信号Ｓｂｃ１が、本発明の「変更信号」に相当し、「Ｈ」レベルのウォッチドッグ信号Ｓｗｄが、本発明の「停止信号」に相当することとなる。
【００５７】
同様に、負荷制御出力部である論理回路のとして３つのＡＮＤ回路４５Ａ，４５Ｂ，４５Ｃを使用する例を示したがこれに限られない。さらに、制御信号出力部および負荷制御出力部が論理回路によって構成されることにも限られない。
【００５８】
４．実施形態の動作
次に、図４を参照して、本実施形態における動作を説明する。図４は本実施形態に係る処理を概略的に示すフローチャートである。なお、各処理は、所定のプログラムにしたがって、メインＡＳＩＣ３０およびエンジンＡＳＩＣ４０によって行われる。
【００５９】
プリンタ１の電源がオンされたとすると、メインＡＳＩＣ３０、詳しくは、ＣＰＵ３１は動作モード変更等の命令入力待ちの状態となる（ステップＳ１０）。なお、通常モードからスリープモードへの動作モードの変更は、例えば、プリンタ１が所定時間使用されない場合、所定のタイマ回路によってＣＰＵ３１に命令される。
【００６０】
スリープモード（省電力モード）への動作モードの変更あるいはウォッチドッグタイマ３３のカウントアップがない場合、ステップＳ１０に戻り、命令入力待ちの状態となる（ステップＳ２０において「ＮＯ」判定）。一方、スリープモード（省電力モード）への動作モードの変更およびウォッチドッグタイマ３３のカウントアップの少なくとも一方が発生した場合（ステップＳ２０において「ＹＥＳ」判定）、メインＡＳＩＣ３０側において、第２バス制御信号Ｓｂｃ２が「Ｌ」レベルに設定され、「Ｌ」レベルの第２バス制御信号Ｓｂｃ２がエンジンＡＳＩＣ４０に供給される（ステップＳ３０）。
【００６１】
それに伴って、例えば、データバス５１の本数を変更（減少）して省電力機能が有効化されるとともに、各負荷１５，１８，２１ａの動作が、サブ・バス制御回路４１の制御にかかわらず、強制的に停止される（ステップＳ４０）。
【００６２】
その後、省電力モードが解除されるか、あるいはＣＰＵ３１の動作が正常化してウォッチドッグタイマ３３がリセットされるようになると、具体的には、第２バス制御信号Ｓｂｃ２が「Ｌ」レベルから「Ｈ」レベルに変化すると、ステップＳ１０に戻る（ステップＳ５０において「ＹＥＳ」判定）。
【００６３】
５．実施形態の効果
モード切替えに伴いデータバスの本数を変更等、データ転送方式を変更する変更信号Ｓｂｃ１を出力する信号線と、ＣＰＵ（制御回路）３１の異常に伴う波及効果を低減する停止信号Ｓｗｄを出力する信号線とが、１本の制御信号線５２に共通化される。そのため、メインＡＳＩＣ（メイン制御部）３０とエンジンＡＳＩＣ（サブ制御部，エンジン制御部）４０とを結ぶ配線を低減しつつ、モード切替えに伴うデータバスの本数を変更すること、各負荷１５，１８，２１ａを強制的に停止させること（省電力化，安全化）、およびＣＰＵ３１の異常に伴う波及効果を低減すること（システムの安全化）ができる。すなわち、通常モードと省電力モードとの切替えを行う構成において、効率的に機能向上を実現することができる。
【００６４】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記実施形態では、３つのＡＮＤ回路（負荷制御出力部）４５Ａ，４５Ｂ，４５Ｃを設けて、各負荷１５，１８，２１ａの動作を、サブ・バス制御回路４１の制御にかかわらず、強制的に停止させる例を示したが、これに限られない。例えば、図５に示すように、３つのＡＮＤ回路（負荷制御出力部）４５Ａ，４５Ｂ，４５Ｃは省略されてもよい。この場合であっても、第２バス制御信号Ｓｂｃ２に応じたサブ・バス制御回路４１の制御によって、各負荷１５，１８，２１ａの動作を好適に停止させることができる。この場合、サブ・バス制御回路４１は、制御信号線５２から第２バス制御信号Ｓｂｃ２を受け取り、第２バス制御信号（制御信号）Ｓｂｃ２に基づいて、負荷の駆動を停止させる負荷停止信号を各負荷制御部４２，４３，４４に生成させるようにする。
【００６５】
（２）上記実施形態では、データ転送を省電化するデータ転送方式として、短に、データバス５１の本数を減らす方式を示したが、これに限られない。例えば、データ転送クロック信号の周波数を低下させてデータ転送速度を低下する方式、あるいはデータバス５１の本数を減らす他の方法として、データ転送方式をパラレル方式からシリアル方式とするもの、差動信号を用いた転送方式から差動信号を用いない転送方式とするものであってもよい。また、データバス５１の本数とデータ転送速度とを共に低下させる方式であってもよい。その際、メイン・バス制御回路３５は、設定されるデータ転送方式に応じて、データをエンジンＡＳＩＣ４０に転送するようにすればよい。
【００６６】
（３）上記実施形態では、サブ制御部の例としてエンジンＡＳＩＣ４０を示したが、これに限られない。例えば、本発明を、スキャナ機能を有する複合機に適用した場合、サブ制御部は、図２の二点鎖線で示すように、スキャナで読み取られたスキャナデータに基づいてデータ処理を行う画像処理ＡＳＩＣ３８であってもよい。この場合、画像処理ＡＳＩＣ３８はメイン回路基板６０Ａに設けられ、メインＡＳＩＣ３０と画像処理ＡＳＩＣ３８とは、複数本の内部バス５１Ａと第２バス制御信号Ｓｂｃ２とによって接続される。画像処理ＡＳＩＣ３８は、例えば、「Ｌ」レベルの第２バス制御信号Ｓｂｃ２を受け取った場合、処理中の画像データを所定のメモリに保存し、「Ｈ」レベルの第２バス制御信号Ｓｂｃ２を受け取るまで動作を停止する。
【符号の説明】
【００６７】
１…プリンタ
１０…画像形成部
１５…メインモータ
２１ａ…ハロゲンヒータ
３０…メインＡＳＩＣ
３１…ＣＰＵ
３２…システム制御回路
３３…ウォッチドッグタイマ
３５…メイン・バス制御回路
４０…エンジンＡＳＩＣ
４１…サブ・バス制御回路
４２…モータ制御回路
４４…ヒータ制御回路
５２…制御信号線
【図１】
2011164976.tif 000003
【図２】
2011164976.tif 000004
【図３】
2011164976.tif 000005
【図４】
2011164976.tif 000006
【図５】
2011164976.tif 000007