(57)【要約】【課題】本発明においては、保持容量を増加させるとともに、画素スイッチング素子のフィードスルーの影響を抑制でき、中間階調の表示も行え、低消費電力化も実現することのできる電気泳動表示装置及び電子機器を提供する。【解決手段】本発明の電気泳動表示装置は、素子基板と対向基板との間に電気泳動層を挟持してなり、素子基板の前記電気泳動層側の面に、互いに交差する方向に延びる複数の走査線と複数のデータ線と、走査線及びデータ線と接続された選択トランジスタと選択トランジスタと接続された画素電極と、走査線と平行して延びる保持容量線と、選択トランジスタおよび画素電極に一方の電極を接続されるとともに保持容量線に他方の電極を接続されるキャパシタと、を有し、キャパシタの絶縁膜が、選択トランジスタのゲート絶縁膜の厚みよりの薄く形成されている。【選択図】図７
2011164303.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と第２基板との間に電気泳動素子を挟持してなり、
前記第１基板の前記電気泳動素子側の面に、
互いに交差する方向に延びる複数の走査線及び複数のデータ線と、
前記走査線及び前記データ線と接続された選択トランジスタと、
前記選択トランジスタと接続された画素電極と、
前記選択トランジスタ及び前記画素電極に一方の電極を接続されたキャパシタと、を有し、
前記キャパシタの絶縁膜が前記選択トランジスタのゲート絶縁膜の厚さよりも薄くなっていることを特徴とする電気泳動表示装置。
【請求項２】
前記ゲート絶縁膜が積層された複数の層間絶縁膜からなり、
前記キャパシタの絶縁膜は、前記ゲート絶縁膜の層間絶縁膜の総数よりも少ない数の絶縁膜によって構成されていることを特徴とする請求項１記載の電気泳動表示装置。
【請求項３】
前記ゲート絶縁膜が積層された第１絶縁膜と第２絶縁膜とからなり、前記キャパシタの絶縁膜が前記第２絶縁膜からなることを特徴とする請求項１または２記載の電気泳動表示装置。
【請求項４】
前記キャパシタの一方の電極の周縁部において、前記第１絶縁膜と前記第２絶縁膜とが積層されていることを特徴とする請求項３記載の電気泳動表示装置。
【請求項５】
前記第１絶縁膜には、前記キャパシタの一方の電極の少なくとも一部を露出させる開口が形成されていることを特徴とする請求項３または４記載の電気泳動表示装置。
【請求項６】
前記選択トランジスタの半導体層が酸化物半導体層からなり、
前記半導体層に接する絶縁膜が酸化物からなることを特徴とする請求項１から５のいずれか一項に記載の電気泳動表示装置。
【請求項７】
第１基板と第２基板との間に電気泳動素子を挟持してなり、前記第１基板の前記電気泳動素子側の面に、互いに交差する方向に延びる複数の走査線及び複数のデータ線と、前記走査線及び前記データ線と接続された選択トランジタと、前記選択トランジスタと接続された画素電極と、前記選択トランジスタ及び前記画素電極に一方の電極を接続されたキャパシタと、を有し、前記キャパシタの絶縁膜が前記選択トランジスタのゲート絶縁膜の厚みよりも薄くなっている電気泳動表示装置の製造方法であって、
前記素子基板上にゲート電極と前記キャパシタの一方の電極とを形成する電極形成工程と、
前記ゲート絶縁膜及び前記キャパシタの前記絶縁膜を形成する絶縁膜形成工程と、を備え、
前記キャパシタの前記絶縁膜の厚さを前記ゲート絶縁膜の厚さよりも薄く形成することを特徴とする電気泳動表示装置の製造方法。
【請求項８】
前記絶縁膜形成工程において、
前記ゲート電極上に複数の層間絶縁膜を積層して前記ゲート絶縁膜を形成し、
前記キャパシタの一方の前記電極上に前記ゲート絶縁膜の前記層間絶縁膜の総数よりも少ない数の絶縁膜を形成することで前記キャパシタの絶縁膜とすることを特徴とする請求項７記載の電気泳動表示装置の製造方法。
【請求項９】
前記ゲート絶縁膜を第１絶縁膜と第２絶縁膜とを積層させて形成し、前記キャパシタの絶縁膜を前記第２絶縁膜で形成することを特徴とする請求項７または８記載の電気泳動表示装置の製造方法。
【請求項１０】
前記キャパシタの一方の前記電極の周縁部において、前記第１絶縁膜と前記第２絶縁膜とを積層させて形成することを特徴とする請求項９記載の電気泳動表示装置の製造方法。
【請求項１１】
前記絶縁膜形成工程において、
前記ゲート電極及び前記キャパシタの一方の前記電極上に前記第１絶縁膜を形成した後に、前記第１絶縁膜に前記キャパシタの一方の前記電極の一部を露出させる開口を形成することを特徴とする請求項９または１０に記載の電気泳動表示装置の製造方法。
【請求項１２】
請求項１から６のいずれか１項に記載の電気泳動表示装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置、電気泳動表示装置の製造方法、電子機器に関するものである。
【背景技術】
【０００２】
電気泳動表示装置として、電気泳動粒子を分散媒に分散させた電気泳動素子を素子基板と対向基板との間に挟持したものが知られている。例えば、特許文献１に記載の電気泳動表示装置では、素子基板として、マトリクス状に配列された複数の画素電極と、各々の画素電極に接続された選択トランジスタと、選択トランジスタのドレイン及び画素電極に接続されたキャパシタとを備えるものが用いられていた。さらに、並列接続された第１キャパシタと第２キャパシタとを形成することで、キャパシタの保持電荷の減少を抑制する構成とされていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２０７７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、選択トランジスタを介して画像信号をキャパシタの書き込む方式の電気泳動表示装置では、選択トランジスタのフィードスルーの影響が液晶表示装置と比較して著しく大きく、中間階調を表示させたときの濃度ムラが発生しやすいことが本発明者らの研究により判明した。
フィードスルーは、選択トランジスタの寄生容量に起因するものであるため、画素内のキャパシタを大きくすることで影響を小さくすることができる。そこで、特許文献１記載の電気泳動表示装置のように、ゲート絶縁膜を用いたキャパシタの上層に、層間絶縁膜を用いたキャパシタを積層する構成を採用することも考えられる。
【０００５】
しかしながら、特許文献１の構成では、上層側のキャパシタは膜厚の厚い層間絶縁膜を用いているため、容量を大きくすることができないという問題があった。
【０００６】
本発明は、上記従来技術の問題点に鑑み成されたものであって、保持容量を増加させるとともに、画素スイッチング素子のフィードスルーの影響を抑制でき、中間階調の表示も行え、低消費電力化も実現することのできる電気泳動表示装置、電気泳動表示装置の製造方法、電子機器を提供することを目的の一つとしている。
【課題を解決するための手段】
【０００７】
本発明の電気泳動表示装置は、上記課題を解決するために、第１基板と第２基板との間に電気泳動素子を挟持してなり、前記第１基板の前記電気泳動素子側の面に、互いに交差する方向に延びる複数の走査線及び複数のデータ線と、前記走査線及び前記データ線と接続された選択トランジスタと、前記選択トランジスタと接続された画素電極と、前記選択トランジスタ及び前記画素電極に一方の電極を接続されたキャパシタと、を有し、前記キャパシタの絶縁膜が前記選択トランジスタのゲート絶縁膜の厚さよりも薄くなっていることを特徴とする。
【０００８】
本発明によれば、キャパシタの絶縁膜が選択トランジスタのゲート絶縁膜の厚みよりも薄くなっていることからキャパシタの容量を増加させることができる。また、キャパシタの容量が増加することでフィードスルーの影響を抑制することができる。これにより、表示される画像の階調のバラツキを低減することが可能となり、中間階調を表示した際にも表示ムラが抑えられる。
したがって、高精細な表示が可能で低消費電力化も実現し得る表示装置となる。
【０００９】
また、前記ゲート絶縁膜が積層された複数の層間絶縁膜からなり、前記キャパシタの絶縁膜は、前記ゲート絶縁膜の層間絶縁膜の総数よりも少ない数の絶縁膜によって構成されていることが好ましい。
【００１０】
本発明によれば、ゲート絶縁膜よりもキャパシタの絶縁膜の方が薄い絶縁膜となってキャパシタの容量を増加させることができる。
【００１１】
また、前記ゲート絶縁膜が積層された第１絶縁膜と第２絶縁膜とからなり、前記キャパシタの絶縁膜が前記第２絶縁膜からなることが好ましい。
【００１２】
本発明によれば、ゲート絶縁膜が第１絶縁膜と第２絶縁膜による２層構造とされている一方、キャパシタの絶縁膜は第２絶縁膜のみから構成されているので、ゲート絶縁膜よりもキャパシタの絶縁膜の方が薄くなり、その結果、キャパシタの容量が増加する。
【００１３】
また、前記キャパシタの一方の電極の周縁部において、前記第１絶縁膜及び前記第２絶縁膜とが積層されていることが好ましい。
【００１４】
本発明によれば、キャパシタの一方の電極の周縁部上が第２絶縁膜のみで覆われている場合はその電極の周縁部において絶縁破壊が起こりやすいが、当該電極の周縁部上に第１絶縁膜と第２絶縁膜を積層させることで周縁部における絶縁膜の厚さが増し、電極の周縁部において絶縁破壊が生じるのを防止することができる。
【００１５】
また、前記第１絶縁膜には、前記キャパシタの一方の電極の少なくとも一部を露出させる開口が形成されていることが好ましい。
【００１６】
本発明によれば、第１絶縁膜の開口から露出するキャパシタの一方の電極上には第２絶縁膜のみが存在することになるため、キャパシタの絶縁膜の厚さを薄くすることができる。
【００１７】
また、前記選択トランジスタの半導体層が酸化物からなり、前記半導体層に接する絶縁膜が酸化物からなることが好ましい。
本発明によれば、酸化物からなる半導体層に接する絶縁膜を酸化物である（無機材料とする）ことにより、半導体層上に絶縁膜をパターン形成する際のエッチング液によって半導体層が水素等で還元され難くなる。
【００１８】
本発明の電気泳動表示装置の製造方法は、第１基板と第２基板との間に電気泳動素子を挟持してなり、前記第１基板の前記電気泳動素子側の面に、互いに交差する方向に延びる複数の走査線及び複数のデータ線と、前記走査線及び前記データ線と接続された選択トランジタと、前記選択トランジスタと接続された画素電極と、前記選択トランジスタ及び前記画素電極に一方の電極を接続されたキャパシタと、を有し、前記キャパシタの絶縁膜が前記選択トランジスタのゲート絶縁膜の厚みよりも薄くなっている電気泳動表示装置の製造方法であって、前記素子基板上に前記ゲート電極と前記キャパシタの一方の電極とを形成する電極形成工程と、前記ゲート絶縁膜及び前記キャパシタの前記絶縁膜を形成する絶縁膜形成工程と、を備え、前記キャパシタの前記絶縁膜の厚さを前記ゲート絶縁膜の厚さよりも薄く形成することを特徴とする。
【００１９】
本発明によれば、キャパシタの絶縁膜を選択トランジスタのゲート絶縁膜の厚みよりも薄く形成することによってキャパシタの容量を増加させることができる。また、キャパシタの容量が増加することでフィードスルーの影響を抑制することができる。これにより、表示される画像の階調のバラツキを低減することが可能となり、中間階調を表示した際にも表示ムラが抑えられる。
したがって、高精細な表示が可能で低消費電力化も実現し得る表示装置となる。
【００２０】
また、前記絶縁膜形成工程において、前記ゲート電極上に複数の層間絶縁膜を積層して前記ゲート絶縁膜を形成し、前記キャパシタの一方の前記電極上に前記ゲート絶縁膜の前記層間絶縁膜の総数よりも少ない数の絶縁膜を形成することで前記キャパシタの絶縁膜とすることが好ましい。
【００２１】
本発明によれば、ゲート絶縁膜よりもキャパシタの絶縁膜の方が薄い絶縁膜となり、キャパシタの容量を増加させることができる。
【００２２】
また、前記ゲート絶縁膜を第１絶縁膜と第２絶縁膜とを積層させて形成し、前記キャパシタの絶縁膜を前記第２絶縁膜で形成することが好ましい。
【００２３】
本発明によれば、ゲート絶縁膜が第１絶縁膜と第２絶縁膜の２層構造とされている一方、キャパシタの絶縁膜は第２絶縁膜のみから構成されているので、ゲート絶縁膜よりもキャパシタの絶縁膜の方が薄くなり、キャパシタの容量を増加させることができる。
【００２４】
また、前記キャパシタの一方の前記電極の周縁部において、前記第１絶縁膜と前記第２絶縁膜とを積層させて形成することが好ましい。
【００２５】
本発明によれば、キャパシタの一方の電極の周縁部を第２絶縁膜だけで覆うとその電極の周縁部において絶縁破壊が起こりやすいが、当該電極の周縁部を第１絶縁膜と第２絶縁膜とで覆う構成とすることで、周縁部における絶縁膜の厚さが増し、電極の周縁部上の絶縁膜に絶縁破壊が生じるのを防止することができる。
【００２６】
また、前記絶縁膜形成工程において、前記ゲート電極及び前記キャパシタの一方の前記電極上に前記第１絶縁膜を形成した後に、前記第１絶縁膜に前記キャパシタの一方の前記電極の一部を露出させる開口を形成することが好ましい。
【００２７】
本発明によれば、第１絶縁膜にキャパシタの一方の電極の一部を露出させる開口を形成すべく当該電極上の第１絶縁膜を部分的に除去することで、開口から露出する電極上には第２絶縁膜のみが存在することになる。これにより、第１絶縁膜と第２絶縁膜とからなるゲート絶縁膜の厚さよりも、キャパシタの絶縁層の厚さの方が薄くなり、キャパシタの容量を増加させることができる。
【００２８】
本発明の電子機器は、本発明の電気光学装置を備えたことを特徴とする。
本発明によれば、省電力とされた表示部を備えることにより、低消費電力の電子機器となる。
【図面の簡単な説明】
【００２９】
【図１】第１実施形態に係る電気泳動表示装置の構成を示すブロック図。
【図２】画素回路の詳細構成を説明する回路図。
【図３】液晶と電気泳動材料の電圧を表示状態の関係を示す図。
【図４】ＴＦＴ素子基板の部分断面図。
【図５】マトリクス型液晶表示装置の駆動波形と液晶に印加される電圧を示す図。
【図６】マトリクス型電気泳動表示装置の駆動波形と電気泳動材料に印加される電圧を示す図。
【図７】本実施形態の電気泳動表示装置の概略構成を示す部分断面図。
【図８】（ａ）は、電気泳動表示装置の一画素における素子基板の平面図であり、図８（ｂ）は、（ａ）のＡ−Ａ線に沿う位置における断面図。
【図９】（ａ）に、電気泳動表示装置における１画素の電気泳動材料を拡大して示す。図９（ｂ）は（ａ）の等価回路図。
【図１０】電気泳動素子に対する書き込み期間に印加した電圧変化について示す図。
【図１１】電気泳動表示装置の製造工程を示す部分断面図。
【図１２】電気泳動表示装置の製造工程を示す部分断面図。
【図１３】電子機器の一例を示す図。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００３１】
［第１実施形態］
図１は、本発明の電気泳動表示装置１００の構成を示すブロック図である。
図１に示す電気泳動表示装置１００は、複数の走査線６６（Ｙ１、Ｙ２…、Ｙｍ）と、当該走査線６６を順次選択するための走査ドライバ６１と、走査線６６と交差して設けられる複数のデータ線６８（Ｙ１、Ｘ２…、Ｘｎ）と、当該データ線６８を順次選択するためのデータドライバ６２と、走査線６６とデータ線６８との各交点に設けられ、マトリクス状に配置される複数の画素４０を含んでなる表示部５と、データドライバ６２と走査ドライバ６１とを制御するコントローラー（不図示）とを含んで構成されている。
【００３２】
図２は、１画素の代表的な回路構成を示す。
図２に示すように、各画素４０における画素回路は、電気光学材料としての電気泳動素子３２と、この電気泳動素子３２の電気分極状態を保持するための保持容量Ｃｓ（キャパシタ）と、スイッチング動作を行って保持容量Ｃｓに電荷を蓄積させるための選択トランジスタＴＲｓと、を含んで構成されている。選択トランジスタＴＲｓは、ゲートに走査線６６が接続され、ソースにデータ線６８が接続され、ドレインに電気泳動素子３２及び保持容量Ｃｓの一方の電極１０ａが接続されている。
各走査線６６には、列方向で隣り合う他の画素４０Ａ，４０Ｂの保持容量Ｃｓが接続されている。
例えば、画素４０Ａにおける保持容量Ｃｓの電極１０ｂが、同画素４０Ａ内の選択トランジスタＴＲｓに接続されている走査線６６とは異なる走査線６６（画素４０Ｂ内の選択トランジスタＴＲｓに接続されている走査線）に接続された構成とすることによって、基準電位線を省略することができる。
【００３３】
次に、フィードスルーが片極性の電気光学材料と両極性の材料に与える影響について述べる。
片極性の材料として電気泳動材料、両極性の材料として液晶を用いて説明する。図３に液晶と電気泳動材料の電圧と表示状態の関係を示す。
液晶表示装置５１は、図３（ａ）に示すように液晶５２に印加される電圧の実効値で表示状態が変化する。一方、電気泳動表示装置５３は、図３（ｂ）に示すように印加される電圧の極性で表示状態が変化する。この場合はマイナス側に白色の電荷粒子２７が引き付けられ、プラス側に黒色の電荷粒子２６が引き付けられるようにそれぞれ帯電している。
液晶表示装置５１は表示させている間は電圧を印加し続ける必要があるが、電気泳動表示装置５３では一度書くとメモリー性を有するため再度書かなくても良い。
【００３４】
電気泳動表示装置５３は各電荷粒子２６，２７に印加される電圧の極性によりその状態が変化する。この場合は白黒変化し、制御される。また、制御は極性だけでなく、印加電圧の絶対値や印加時間にも依存する。本実施形態において最も重要なのは、後述するように表示状態が極性によって異なるという原理原則から生じる課題を新たに発見し、その解決策を新規に発明したということである。
【００３５】
次に、従来の画素回路において、フィードスルーが電気泳動材料（電荷粒子）へ与える影響を液晶と比較して説明する。図４は素子基板の部分断面図である。
図４に示すように、素子基板３０上には、ゲート電極４１ｅ（走査線６６）と保持容量線６９（電極１０ｂ）とが形成されており、これらゲート電極４１ｅ及び保持容量線６９を覆うようにしてゲート絶縁膜４１ｂが設けられている。ゲート絶縁膜４１ｂのゲート電極４１ｅと重なる位置には半導体層４１ａが設けられ、この半導体層４１ａの周縁部に一部乗り上げるようにしてドレイン電極４１ｄとソース電極４１ｃとが形成されている。保持容量Ｃｓの一方の電極１０ａはドレイン電極４１ｄと接続され、他方の電極１０ｂは保持容量線６９に接続されている。
選択トランジスタＴＲｓ上に層間絶縁膜３４ｂを介して形成される画素電極３５は、この層間絶縁膜３４ｂに形成されたコンタクトホールＨを介してドレイン電極４１ｄと接続されている。
【００３６】
ここで、選択トランジスタＴＲｓのゲート電極４１ｅとドレイン電極４１ｄ間には構造上避けれない寄生容量（Ｃｇｄ）が存在する。この容量としては、ゲート電極４１ｅとドレイン電極４１ｄとの重なりにおける両電極４１ｅ，４１ｄ間の容量が中心である。
よく知られているように、寄生容量（Ｃｇｄ）選択トランジスタＴＲｓが導通状態の時は全チャネル領域Ｌのおよそ半分とΔＬで示す領域（ゲート電極４１ｂとドレイン電極４１ｄとが重なっている領域）のゲート絶縁膜４１ｂから成る容量で構成される。ちなみに、チャネル領域Ｌの残り半分ともう一方の領域ΔＬはソース電極４１ｃ側に配分され、ソース電極４１ｃとゲート電極４１ｅとの間の容量（Ｃｇｓ）となる。選択トランジスタＴＲｓが非導通状態では領域ΔＬのゲート絶縁膜４１ｂと半導体層４１aの積層膜が寄生容量（Ｃｇｄ）を構成する。後述のフィードスルーでは選択トランジスタＴＲｓが導通状態での寄生容量（Ｃｇｄ）を一般に用いる。
【００３７】
ゲート選択期間（ゲート電圧が高電位の期間）に、データ線６８の電圧（画像信号）が、選択トランジスタＴＲｓを介して保持容量Ｃｓに書き込まれる。保持期間（ゲート電極４１ｅの電位が低電位に下げられている期間）においては、選択トランジスタＴＲｓはオフになる。ここで、ゲート電圧の変化量Ｖｇ、保持容量Ｃｓ、電気光学材料の容量Ｃｅ、ゲート−ドレイン間の寄生容量Ｃｇｄとすると、フィードスルーΔＶｇは、下記式１によって得られる。
【００３８】
【数１】
2011164303.tif 000003
【００３９】
この値が１枚の表示体の中でばらついた時の影響を液晶と電気泳動材料で比較する。
【００４０】
図５にマトリクス型の液晶表示装置の駆動波形と液晶に印加される電圧を示す。
保持期間Ｔ１１中のリーク電流を無視した。選択期間内に保持容量Ｃｓおよび電気光学材料の容量Ｃｅに書き込まれ、保持期間に入る際にゲート電圧がオフされてフィードスルーが生じる。フィードスルーの分だけ共通電位Ｖcomが信号電圧のコモン電圧より予め低く設定されており、液晶に交流電圧が印加される。この時液晶に印加される実効電圧は、下記式２により得られる。
【００４１】
【数２】
2011164303.tif 000004
【００４２】
製造ばらつき等の理由でフィードスルーが変化し、先のものよりＶｂ大きくなった時の実効電圧は、下記式３により得られる。
【００４３】
【数３】
2011164303.tif 000005
【００４４】
よって、Ｖｂ×Ｖｂ×（１／２）が実効値のばらつきとなる。ここで、一般にＶｂ≪１Ｖのためこの項は実質的に無視できる（ゼロに近くなる）。すなわち、両極性の電気光学装置では選択トランジスタのバラツキがほとんど表示に影響しない。
【００４５】
図６にマトリクス型電気泳動装置の駆動波形と電気泳動材料に印加される電圧を示す。
ここでは、保持期間中のリーク電流を無視した。選択期間内に保持容量Ｃｓおよび電気光学材料の容量Ｃｅに書き込まれ、保持期間に入る際にゲート電圧がオフされてフィードスルーが生じる。フィードスルーの分だけ共通電位が信号電圧のコモン電圧より予め低く設定されており、電気泳動材料に交流電圧が印加される。この時材料に印加される実効電圧は、下記式４によって得られる。
【００４６】
【数４】
2011164303.tif 000006
【００４７】
製造ばらつき等の理由でフィードスルーが変化し、先のものよりＶｂだけ大きくなった時の実効電圧は下記式５によって得られる。
【００４８】
【数５】
2011164303.tif 000007
【００４９】
Ｖｂの２倍が電圧のばらつきとなる。
またその結果、液晶では問題とならなかったバラツキが片極性では大きな問題となることがわかる。それは中間調での表示ムラ（均一でない表示）となる。この課題は、高精細またはカラー表示を実現する上で画素が小さくなり保持容量が十分確保できなくなると顕著になってくる。事実、３８５ｄｐｉのアモルファスＴＦＴを用いた試作品（Ｃｓ＝４００ｆＦ、Ｃｇｄ＝６０ｆＦ）では中間階調で表示ムラが発生し白黒の２階調表示しかできなかった。
【００５０】
上記表示ムラを解消するにはフィードスルーのバラツキを小さくすればよい。上記式（１）において、一般的に寄生容量Ｃｇｄ<<保持容量Ｃｓ、電気光学材料の容量Ｃｅである。フィードスルーのばらつきを小さくするには式（１）より保持容量Ｃｓを大きくする、あるいは寄生容量Ｃｇｄを小さくすることが考えられる。（電気光学材料の容量Ｃｅは材料起因で固定のためここでは考えない。）保持容量Ｃｓを大きくするのは以下に示す構造及び製造方法にてＴＦＴ基板を作成することが有効であり、寄生容量Ｃｇｄを小さくするには移動度の大きい選択トランジスタＴＲｓを用いて、選択トランジスタＴＲｓそのものを小さくする方法が有効である。
【００５１】
本実施形態では、半導体層にａ-ＩＧＺＯ（アモルファス状態のＩｎ、Ｇａ、Ｚｎ、Ｏの化合物）を用いたＴＦＴを示す。移動度が１０ｃｍ２／Ｖ／ｓ程度あり、先のアモルファスシリコンＴＦＴが移動度０．２なので選択トランジスタＴＲｓのＷを４ｕｍとした。これでフィードスルーのバラツキを１／２程度にした。
【００５２】
図７は、本実施形態の電気泳動表示装置１００の概略構成を示す部分断面図である。
図７に示すように、本実施形態の電気泳動表示装置１００は、素子基板３０と対向基板３１との間にカプセル型の電気泳動素子３２を挟持してなる。素子基板３０の電気泳動素子３２側の面には、互いに交差する方向に延びる複数の走査線６６と複数のデータ線６８とが形成されている。また、これら走査線６６及びデータ線６８と接続される選択トランジスタＴＲｓと該選択トランジスタＴＲｓに接続された画素電極３５と、保持容量Ｃｓ（キャパシタ）と、を有して構成されている。
【００５３】
図８（ａ）は、電気泳動表示装置１００の一画素における素子基板３０の平面図であり、図８（ｂ）は、（ａ）のＡ−Ａ線に沿う位置における断面図である。
選択トランジスタＴＲｓは、半導体層４１ａと、データ線６８から延出されたソース電極４１ｃと、半導体層４１ａと画素電極３５とを接続するドレイン電極４１ｄと、走査線６６から延出されたゲート電極４１ｅと、を有する。ドレイン電極４１ｄと保持容量線６９とが重なる領域に保持容量Ｃｓが形成されている。保持容量Ｃｓの一方の電極１０ｂは保持容量線６９に接続され、他方の電極１０ｂは選択トランジスタＴＲｓのドレイン電極４１ｄに接続されている。層間絶縁膜３４ｂを介して形成された画素電極３５は、層間絶縁膜３４ｂに形成されたコンタクトホールＨを介してドレイン電極４１ｄと接続されている。
【００５４】
図８（ｂ）に示すように、ガラス基板からなる素子基板３０上には、厚さ３００ｎｍのアルミニウム（Ａｌ）からなるゲート電極４１ｅ（走査線６６）と保持容量線６９とが設けられている。これらゲート電極４１ｅと保持容量線６９とを覆って酸化シリコン物や窒化シリコン物からなる厚さ２００ｎｍの第１絶縁膜４１ｂが基板面全体に形成されている。この第１ゲート絶膜４１ｂには、保持容量線６９の一部を露出させる開口４１１が形成されている。
【００５５】
第１絶縁膜４１Ａ上には、厚さ５０ｎｍのシリコン窒化膜、厚さ５０ｎｍのシリコン酸化膜からなる第２絶縁膜４１Ｂが形成されている。ここで、第２絶縁膜４１Ｂは第１絶縁膜４１Ａの開口４１１内を埋めるようにして形成されている。これら第１絶縁膜４１Ａ及び第２絶縁膜４１Ｂによって選択トランジスタＴＲｓのゲート絶縁膜４１ｂが構成されている。本実施形態の保持容量Ｃｓの絶縁膜は開口４１１内の第２絶縁膜４１Ｂからなっており、ゲート絶縁膜４１ｂよりも薄い絶縁膜となっている。
そして、第２絶縁膜４１Ｂの表面におけるゲート電極４１ｅと重なる位置に厚さ１００ｎｍのａ−ＩＧＺＯからなる酸化物半導体材料が半導体層４１ａとして設けられている。
【００５６】
第２絶縁膜４１Ｂ上には、厚さ３００ｎｍのアルミニウム（Ａｌ）からなるソース電極４１ｃとドレイン電極４１ｄとがゲート電極４１ｅ及び半導体層４１ａと一部重なるようにそれぞれ設けられている。ソース電極４１ｃとドレイン電極４１ｄは、半導体層４１ａに一部乗り上げるようにして形成されている。また、同じく厚さ３００ｎｍのアルミニウム（Ａｌ）からなる保持容量Ｃｓの一方の電極１０ａが保持容量線６９上に形成されている。この保持容量Ｃｓの一方の電極１０ａはドレイン電極４１ｄに接続されている。
【００５７】
ソース電極４１ｃ、ドレイン電極４１ｄ及び保持容量Ｃｓの一方の電極１０ａを覆うようにして第２絶縁膜４１Ｂ上に、厚さ１００ｎｍのシリコン酸化膜と、厚さ３００ｎｍの窒化シリコン膜とからなる第１保護膜４２が設けられている。そして、この第１保護膜４２上には、さらに厚さ１ｎｍのアクリルからなる第２保護膜４３が設けられている。この第２保護膜４３は平坦化膜として機能する。
【００５８】
第２保護膜４３上には、厚さ５０ｎｍのＩＴＯからなる画素電極３５が形成されている。この画素電極３５は、第１保護膜４２及び第２保護膜４３を貫通するコンタクトホールＨを介して下層のドレイン電極４１ｄと接続されている。
【００５９】
一方、対向基板３１には、ＰＥＴからなる透明基板上に厚さ１００ｎｍのＩＴＯからなる共通電極３７（対向電極）が設けられている。ここで、上記した素子基板３０の構成の場合、保持容量Ｃｓの絶縁膜の膜厚が１００ｎｍと薄くなっている。
【００６０】
上記した第１絶縁膜４１Ａ及び第２絶縁膜４１Ｂを用いず、図４に示したような１層の絶縁膜でゲート絶縁膜４１ｂと保持容量Ｃｓの絶縁膜４５とを兼ねるのが通常の構成である。選択トランジスタＴＲｓのゲート電極４１ｅには書き込み時に、電気光学材料を駆動する電圧（Ｖａの２倍の電圧２Ｖａ）と、選択トランジスタＴＲｓのしきい電圧Ｖｔｈを合わせた電圧が印加されて選択トランジスタがＯＮ状態となるため、ゲート絶縁膜４１ｂの耐圧を高めるために十分な厚みを持たせる必要がある。一方、保持容量Ｃｓの絶縁膜４５には±Ｖａしか印加されない。このため、本来ならば保持容量Ｃｓ側の絶縁膜４５の厚みを薄くすることができるが、上記した構成の場合だとゲート絶縁膜４１ｂとしても機能するため薄くすることができない。よって、ゲート絶縁膜４１ｂと保持容量Ｃｓの絶縁膜４５とを兼ねた１層の絶縁膜を用いる構成とした場合、その厚みを薄くすることができない。
【００６１】
本実施形態の場合、選択トランジスタＴＲｓのゲート絶縁膜４１ｂは第１絶縁膜４１Ａ及び第２絶縁膜４１Ｂの２層構成とされているが、保持容量Ｃｓの絶縁膜４５は第２絶縁膜４１Ｂだけとなっている。従来の構成の場合、２層のゲート絶縁膜の厚さが３００ｎｍである。これに対して本実施形態の構成では保持容量Ｃｓの絶縁膜４５が１００ｎｍなので、従来の構成に比べて保持容量Ｃｓを約３倍に増大させることができた。
【００６２】
また、第１絶縁膜４１Ａの開口４１１は保持容量線６９上に位置するとともにその開口端４１１ａが保持容量線６９上に一部乗り上げるようにして形成されている。保持容量線６９全体を第２絶縁膜４１Ｂだけで覆うと絶縁破壊が起こり易いが、保持容量線６９のエッジ（周縁部）上に第１絶縁膜４１Ａと第２絶縁膜４１Ｂとを積層させることによりこのような絶縁破壊が生じるのを防止している。
【００６３】
なお、第１絶縁膜４１Ａの開口４１１を保持容量線６９全体を露出させる大きさで形成してもよい。つまり、保持容量線６９を第２絶縁膜４１Ｂのみで覆う場合には、保持容量線６９のエッチング形状をテーパー状にすることによって、絶縁破壊を低下させることができる。
【００６４】
また、酸化物半導体は水素等で還元されやすいのでこの酸化物半導体に接する絶縁膜が酸化膜であることが望ましい。そのため、本実施形態では、第２絶縁膜４１Ｂ及び第１保護膜４２の半導体層４１ａと接する部分は酸化膜で構成してある。
【００６５】
次に、電気泳動表示装置の低消費電力化の効果を示す。
図９（ａ）に、電気泳動表示装置における１画素の等価回路の電気泳動材料を拡大して示す。図９（ｂ）は（ａ）の等価回路図である。
通常の電気光学装置では容量を増やすと消費電力が増大するが、電気泳動材料を用いた電気泳動表示装置の場合は消費電力が減少する。
図９（ａ）に示すように、電気泳動材料はバインダー２３と呼ばれる粘着材の中に、逆極性に帯電した白色の電荷粒子２７と黒色の電荷粒子３６と分散媒２１とを封入したマイクロカプセル２０が複数保持されている。マイクロカプセル２０は、共通電極３７と画素電極３５とで挟持され、１つの画素４０内に１つまたは複数のマイクロカプセル２０が配列される。そして、これら白色の電荷粒子２７及び黒色の電荷粒子２６が移動して白黒表示を行なう。
【００６６】
図９（ｂ）に示すように、電気泳動素子３２の等価回路においては、容量成分と、荷電粒子の移動により生じる電流による可変抵抗Ｒ１と、バインダー２３や溶液のリーク成分による定抵抗成分Ｒ２を有する。ここで、荷電粒子の移動中は電荷移動（電流）が生じるが移動終了後は電荷移動（電流が流れ）ないため可変抵抗とした。
【００６７】
これら抵抗成分のために電気泳動表示装置１００のアクティブマトリクス動作を行なう際の書き込み後の保持期間（１フィールド期間）にリークが生じ、電気泳動素子３２に対する書き込み期間に印加した電圧がリークし、電圧が低下する。この様子を図１０に示す。
【００６８】
図１０は、電気泳動素子に対する書き込み期間に印加した電圧変化について示す。
図１０では、８０ｍｓｅｃの１フィールドの間に１５Ｖから１０Ｖへ、５Ｖの低下が生じた。この低下のために表示の書き換えに必要な荷電粒子を動かすだけの電圧が不足して荷電粒子の移動速度が低下し、書き換えに長時間が必要になるという課題が生じる。そのため複数回、例えば図４に示す素子を用いた構成では４回の書き換えを行い、必要時間での書き換えを実現している。電圧が低下すると移動速度が低下するのは、電界が荷電粒子に与える力が電界に比例することからも容易に理解できる。さらに１回の書き込みでは荷電粒子を移動させるに必要な電荷が消失し、書き換えが出来ない場合もある。
【００６９】
本実施形態では、保持容量を約３倍としたため電圧の低下量が約１／３となり、書き換え回数を従来の４回から１回あるいは２回に減少させることができた。電気泳動表示装置１００の消費電力の大部分は、一般的なアクティブマトリクス型表示装置と同様に、ソース線の容量を充放電する電力であり、書き換え回数に比例する。すなわち消費電力を１／２から１／４に低減することができた。この時書き換え後は走査線６６、データ線６８に印加する電圧を切り、画像の保持状態とした。
以上の低消費電力化は、表示画像を書き換えた後は電圧を印加しなくても保持できる電気泳動素子を用いた光学装置で有効となる。表示を行うとき常に電圧を印加し続ける液晶表示装置では消費電力を低減できない。逆に保持容量増加分だけ増加傾向となる。
【００７０】
次に、本実施形態の電気泳動表示装置１００の製造方法について述べる。
図１１及び図１２は、電気泳動表示装置１００の製造工程を示す部分断面図である。
【００７１】
図１１（ａ）に示すように、０．６ｍｍ厚のガラス基板からなる基材３０Ａ上にスパッタ法で３００ｎｍのアルミニウム（Ａｌ）を全面に成膜し、フォトエッチング法でゲート電極４１ｅと保持容量線６９とを形成する。
【００７２】
図１１（ｂ）に示すように、プラズマＣＶＤ法で窒化シリコン膜を厚さ２００ｎｍ程度で全面に形成し、保持容量線６９を部分的に露出させるようにその一部をフォトエッチング法で選択的に除去し、開口４１１を形成する。このようにして第１絶縁膜４１Ａを形成する。
【００７３】
図１１（ｃ）に示すように、第１絶縁膜４１Ａ上には、厚さ５０ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化シリコン膜とがこの順で形成されてなる第２絶縁膜４１Ｂが形成される。このとき、第１絶縁膜４１Ａの開口４１１内を埋めるようにしてプラズマＣＶＤ法で第２絶縁膜４１Ｂを成膜する。
これら第１絶縁膜４１Ａ及び第２絶縁膜４１Ｂによって選択トランジスタＴＲｓのゲート絶縁膜４１ｂが構成され、第２絶縁膜４１Ｂによって保持容量Ｃｓの絶縁膜が構成される。よって，保持容量Ｃｓの絶縁膜は選択トランジスタＴＲｓのゲート絶縁膜４１ｂよりも薄くなる。
なお、保持容量Ｃｓの一方の電極１０ａの周縁部上に第１絶縁膜４１Ａ及び第２絶縁膜４１Ｂを積層させて形成し、絶縁破壊を防止する。
【００７４】
一般にプラズマＣＶＤ法で得られた膜は水素を％オーダーの原子数比率で有しており、酸化物半導体層を還元しやすい。そのため酸化物半導体層を酸化物で挟み込むように形成してある。
【００７５】
図１１（ｄ）に示すように、スパッタ法によりａ―ＩＧＺＯからなる厚さ１００ｎｍの半導体層４１ａを第２絶縁膜４１Ｂの表面全体に形成し、フォトエッチングプロセスでゲート電極４１ｅ上を部分的に残すように島状態に加工した。酸化物半導体のソース、ドレイン領域は特に不純物導入等を行なわなくても自然に形成されることが知られている。本実施形態においても不純物導入等は行っていない。また、第２絶縁膜４１Ｂと半導体層４１ａの形成は、アモルファスシリコンのように、必ずしも真空中での連続成膜である必要はない。
【００７６】
図１２（ｅ）に示すように、第２絶縁膜４１Ｂ上の全面にアルミニウム（Ａｌ）膜をスパッタ法により厚さ３００ｎｍで成膜し、該アルミニウム膜をフォトエッチング法でパターニングすることによって、ゲート電極４１ｅ側にソース電極４１ｃ、ドレイン電極４１ｄを形成し、保持容量線６９側に保持容量の一方の電極６９ａを形成した。
【００７７】
図１２（ｆ）に示すように、第２絶縁膜４１Ｂ上にソース電極４１ｃ、ドレイン電極４１ｄ及び電極６９ａを覆うようにして、厚さ１００ｎｍの酸化シリコン膜、厚さ３００ｎｍの窒化シリコン膜からなる第１保護膜４２をプラズマＣＶＤ法で形成した。その後、第１保護膜４２を部分的に露光、現像してドレイン電極４１ｄ上を一部露出させる貫通孔１１ａを形成した。
【００７８】
図１２（ｇ）に示すように、第１保護膜４２上に厚さ１ｕｍの感光性アクリルをスピンコート法で塗布することによって第２保護膜４３を形成する。その後、第２保護膜４３を部分的に露光、現像してドレイン電極４１ｄを一部露出させる貫通孔１１ｂを形成し、第２保護膜４３をマスクにして貫通孔１１ａ内のアクリルを除去することによってコンタクトホールＨを完成させる。
【００７９】
図１２（ｈ）に示すように、第２保護膜４３の表面全体にスパッタ法で厚さ５０ｎｍのＩＴＯ膜を成膜し、フォトエッチング法でパターニングすることで画素電極３５を形成した。
図示しないが、その後にこのＴＦＴ基板３０と、電気泳動シートが貼り付けられた対向基板３１とを貼り合わせることによって電気泳動表示装置１００が完成する。
【００８０】
以上述べた方法により電気泳動表示装置１００を形成できるが、本製造方法においては、保持容量線６９上の第１絶縁膜４１Ａに開口４１１を設けて、保持容量Ｃにおける絶縁膜を第２絶縁膜４１Ｂのみとし、ＴＦＴのゲート絶縁膜（第１絶縁膜４１Ａ及び第２絶縁膜４１Ｂの全体の厚み）より薄くしたことである。さらにこの方法はボトムゲート型ＴＦＴに適用でき、アモルファスシリコンＴＦＴにも適用できる。
【実施例１】
【００８１】
本実施例では先の実施形態と同じ３８５ｄｐｉの電気泳動表示装置を試作した。保持容量は約３倍の１２００ｆＦ、ＴＦＴサイズはＬ／Ｗ＝４／７μｍとした。（ＴＦＴのＷ＝７μｍは一括露光機の性能限界でこれ以上小さくすると寸法バラツキが大きくなるからである。）この構成だと中間階調の表示ムラは発生せず、均一な１６階調表示を実現できた。
【００８２】
なお、本実施形態においてそれぞれを構成する部材は上記にこだわらない。素子基板３０や対向基板３１としてはＰＥＴ以外の有機材料やガラス以外の無機材料を用いても良い。ソース電極４１ｃ、ドレイン電極４１ｄ、ゲート電極４１ｅを構成するのはＡｌ以外の金属や、有機材料を用いても良い。半導体材料もａ−ＩＧＺＯ以外のＡＧＺＯ、ＺｎＯ、ＡＺＯ等の酸化物半導体や有機半導体材料、水素化アモルファスやタ結晶のシリコン等の無機材料を用いても良い。各種絶縁膜は上記以外の無機絶縁体材料や有機絶縁体材料を用いても良い。
【００８３】
膜厚も上記以外のものを用いても良い。
製造方法もプラズマＣＶＤやスパッタ法、フォトエッチング法に限らない。インクジェット等の塗布法を用いても良い。
【００８４】
ＴＦＴのゲート絶縁膜４１ｂは２層以上の複数層から構成しても良い。その時の保持容量Ｃｓの絶縁膜はそれらの一部を用いて構成される。
また、複数層からなるゲート絶縁膜４１ｂの各絶縁膜４１Ａ、４１Ｂの成膜温度を、例えば、後に成膜する絶縁膜ほど低温で形成してもよい。
また、第２保護膜４３は必ずしも必要ではない。第１保護膜４２によって表面（画素電極３５が形成される面）の平坦化が可能であれば第２保護膜４３を省略してもよい。
【００８５】
上記実施形態ではボトムゲート構造のＴＦＴとしたが、トップゲート構造のＴＦＴを用いる場合においても同様の構成とすることができる。ゲート絶縁膜４１ｂを第１絶縁膜４１Ａと第２絶縁膜４１Ｂとし、まず第１絶縁膜４１Ａを基板全面に成膜し、保持容量Ｃｓを形成する領域の第１絶縁膜４１Ａをエッチングにより部分的に除去し、開口４１１を形成する。その後、第２絶縁膜４１Ｂを成膜する。この構成だと、ＴＦＴのゲート絶縁膜４１ｂは第１絶縁膜４１Ａと第２絶縁膜４１Ｂとの２層構造になり、保持容量Ｃｓの絶縁膜は第２絶縁膜４１Ｂの１層となる。
【００８６】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００８７】
例えば、先の実施形態では、ゲート絶縁膜４１ｂを２層構造としたが、３層以上の構成としてもよい。この場合、保持容量Ｃｓの電極１０ａ上にゲート絶縁膜４１ｂを構成する複数の絶縁膜の総数よりも少ない数の絶縁膜を積層させることで、保持容量Ｃｓの絶縁膜とする。
図７にカプセル型の電気泳動素子３２を用いたが、それ以外の適用も可能である。例えば一対の基板間に隔壁を形成し、この一対の基板と隔壁とによって形成された空間に電気泳動素子を封入する構成とすることもできる。
【００８８】
（電子機器）
次に、上記各実施形態の電気泳動表示装置１００を、電子機器に適用した場合について説明する。
図１３は、本発明の電気泳動表示装置１００を適用した電子機器の具体例を説明する斜視図である。
図１３（ａ）は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック１０００は、ブック形状のフレーム１００１と、このフレーム１００１に対して回動自在に設けられた（開閉可能な）カバー１００２と、操作部１００３と、本発明の電気泳動表示装置によって構成された表示部１００４と、を備えている。
【００８９】
図１３（ｂ）は、電子機器の一例である腕時計を示す斜視図である。この腕時計１１００は、本発明の電気泳動表示装置によって構成された表示部１１０１を備えている。
【００９０】
図１３（ｃ）は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー１２００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部１２０１と、本発明の電気泳動表示装置によって構成された表示部１２０２を備えている。
【００９１】
例えば電子ブックや電子ペーパーなどは、白地の背景上に文字を繰り返し書き込む用途が想定されるため、消去時残像や経時的残像の解消が必要とされる。
なお、本発明の電気泳動表示装置を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。
【００９２】
以上の電子ブック１０００、腕時計１１００及び電子ペーパー１２００によれば、本発明に係る電気泳動表示装置が採用されているので、低消費電力の表示手段を備えた電子機器となる。
【００９３】
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。
【符号の説明】
【００９４】
１００  電気泳動表示装置、Ｃｓ  保持容量（キャパシタ）、Ｈ  コンタクトホール、Ｌ  チャネル領域、１０ａ  電極、１０ｂ  電極、２６  電荷粒子、２７  電荷粒子、３０  素子基板、３２  電気泳動素子、３４ｂ  層間絶縁膜、３５  画素電極、４１Ａ  第１絶縁膜、４１Ｂ  第２絶縁膜、４１ａ  半導体層、４１ｂ  ゲート絶縁膜、４１ｄ  ドレイン電極、４１ｅ  ゲート電極、４２  第１保護膜、４３  第２保護膜、６６  走査線、６８  データ線、６９  保持容量線、Ｃｓ  保持容量、１００  電気泳動表示装置、４１１  開口、ＴＲｓ  選択トランジスタ、１０００  電子ブック（電子機器）、１１００  腕時計（電子機器）、１２００  電子ペーパー（電子機器）
【図１】
2011164303.tif 000008
【図２】
2011164303.tif 000009
【図３】
2011164303.tif 000010
【図４】
2011164303.tif 000011
【図５】
2011164303.tif 000012
【図６】
2011164303.tif 000013
【図７】
2011164303.tif 000014
【図８】
2011164303.tif 000015
【図９】
2011164303.tif 000016
【図１０】
2011164303.tif 000017
【図１１】
2011164303.tif 000018
【図１２】
2011164303.tif 000019
【図１３】
2011164303.tif 000020