(57)【要約】【課題】内部抵抗の小さい電源が接続された場合でも、負荷回路側の電源電圧をなだらかに立ち上げる電源電圧制御回路を提供する。【解決手段】電源入力端子とバイパスコンデンサとを互いに並列に挿入された電流制限抵抗器、ＭＯＳスイッチでつなぐ。ＭＯＳスイッチのゲートに、電源入力端子とゲートを接続する抵抗器と、ゲートとグラウンドとの間に挿入された第２のＭＯＳスイッチを接続する。バイパスコンデンサの電圧を第２のＭＯＳスイッチのゲートに供給する線路を設ける。【選択図】図１
2011083043.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続される入力端子と、
負荷回路に並列に接続されるバイパスコンデンサと、
前記入力端子と前記バイパスコンデンサのホット端子との間に、互いに並列に挿入された電流制限抵抗器およびＭＯＳスイッチと、
前記ＭＯＳスイッチを、前記入力端子に電源が接続されたときオフし、前記バイパスコンデンサの端子間電圧が所定値以上になったときオンする開閉回路と、
を備えた電源電圧制御回路。
【請求項２】
前記開閉回路は、前記入力端子と前記ＭＯＳスイッチのゲートを接続する抵抗器と、前記ＭＯＳスイッチのゲートとグラウンドとの間に挿入された第２のＭＯＳスイッチと、前記バイパスコンデンサの前記ホット端子の電圧を前記第２のＭＯＳスイッチのゲートに供給する線路と、を含む請求項１に記載の電源電圧制御回路。
【請求項３】
前記バイパスコンデンサの前記ホット端子の電圧を前記第２のＭＯＳスイッチのゲートに供給する線路は、バイパスコンデンサの前記ホット端子の電圧を分割する複数の分圧抵抗と、分圧点と前記第２のＭＯＳスイッチのゲートとを接続する線路と、を含む請求項２に記載の電源電圧制御回路。
【請求項４】
バイパスコンデンサに並列に、前記入力端子から電源が切断されたときオンする第３のＭＯＳスイッチを設けた請求項１、請求項２または請求項３に記載の電源電圧制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子機器、特に携帯・省電力型の電子機器において、電源電圧の立ち上がり特性を制御する電源電圧制御回路に関する。
【背景技術】
【０００２】
近年の小型電子機器の多くは、電源として電流容量が大きいリチウムイオン電池を用いている。リチウムイオン電池は内部抵抗が小さいため、特に、デジタルカメラなどの大きな電流を消費する用途に好適である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１８７８０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一方、省電力型の電子機器の場合、電源入力回路に設けられているバイパスコンデンサとして、たとえば１μＦ程度の小さいものしか設けられていないため、電源として内部抵抗が小さいリチウムイオン電池を用いた場合、一気にバイパスコンデンサが充電されてしまい急峻に電源が立ち上がる。省電力機器に内蔵されているマイコン等の半導体回路には、電源電圧を一定以上の時間を掛けて立ち上げることを要求するものがあり、急峻に電源が立ち上がってしまうと回路に障害を来してしまうおそれがあった。
【０００５】
この発明は、内部抵抗の小さい電源が接続された場合でも、負荷回路側の電源電圧をなだらかに立ち上げる電源電圧制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１の発明は、電源に接続される入力端子と、負荷回路に並列に接続されるバイパスコンデンサと、前記入力端子と前記バイパスコンデンサのホット端子との間に、互いに並列に挿入された電流制限抵抗器およびＭＯＳスイッチと、前記ＭＯＳスイッチを、前記入力端子に電源が接続されたときオフし、前記バイパスコンデンサの端子間電圧が所定値以上になったときオンする開閉回路と、を備えたことを特徴とする。
【０００７】
請求項２の発明は、前記開閉回路が、前記入力端子と前記ＭＯＳスイッチのゲートを接続する抵抗器と、前記ＭＯＳスイッチのゲートとグラウンドとの間に挿入された第２のＭＯＳスイッチと、前記バイパスコンデンサの前記ホット端子の電圧を前記第２のＭＯＳスイッチのゲートに供給する線路と、を含むことを特徴とする。
【０００８】
請求項３の発明は、前記バイパスコンデンサの前記ホット端子の電圧を前記第２のＭＯＳスイッチのゲートに供給する線路が、バイパスコンデンサの前記ホット端子の電圧を分割する複数の分圧抵抗と、分圧点と前記第２のＭＯＳスイッチのゲートとを接続する線路と、を含むことを特徴とする。
【０００９】
請求項４の発明は、バイパスコンデンサに並列に、前記入力端子から電源が切断されたときオンする第３のＭＯＳスイッチを設けたことを特徴とする。
【発明の効果】
【００１０】
この発明によれば、電源のオン時には電流制限抵抗器を介してバイパスコンデンサに電源電圧が供給されるため、バイパスコンデンサ側の電圧（負荷電圧）は徐々に上昇し、負荷回路に障害を与えることがない。また、負荷電圧が所定値以上まで上昇したときＭＯＳスイッチがオンして電流制限抵抗器を短絡するため、動作中のロードレギュレーションを悪化させることもない。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施形態である電源電圧制御回路の回路図
【図２】同電源電圧制御回路の電源オン時の電圧・電流の変化を示す図
【図３】この発明の他の実施形態である電源電圧制御回路の回路図
【図４】同他の実施形態における電源オフ時の電圧・電流の変化を示す図
【発明を実施するための形態】
【００１２】
図面を参照してこの発明の実施形態である電源電圧制御回路について説明する。  
図１は電源電圧制御回路の回路図である。入力（ＩＮＰＵＴ）側には電源スイッチＳＷを介して電源（たとえばリチウムイオン電池）ＢＡＴが接続される。また、出力（ＯＵＴＰＵＴ）側には負荷回路Ｌが接続される。負荷回路Ｌはたとえばマイコン等の省電力の半導体回路である。負荷回路Ｌに並列にバイパスコンデンサＣ１が設けられる。バイパスコンデンサＣ１は、電源電圧のリプルや負荷電流の変動による電圧変動を吸収するためのコンデンサである。小型の省電力機器の場合バイパスコンデンサＣ１としては、たとえば１μＦ程度の小さいものが用いられる。
【００１３】
なお、この実施形態では、電源ＢＡＴがスイッチＳＷを介して接続されているようにしているが、スイッチに代えてコネクタ（プラグ・ジャック等）を設け、このコネクタに電源ＢＡＴが接続されるようにしてもよい。
【００１４】
電源ＢＡＴから負荷回路Ｌに至る経路に直列に電流制限のための抵抗Ｒ１、Ｒ２が挿入されている。また、抵抗Ｒ２に並列にＰＭＯＳトランジスタＰＭＯＳ１が接続されている。
【００１５】
抵抗Ｒ１は、ＰＭＯＳトランジスタＰＭＯＳ１に対する過電流を防止するための小さい抵抗である。抵抗Ｒ１の抵抗値はたとえば１Ω程度である。抵抗Ｒ２は電源オン時の立ち上がりを制限して、負荷回路Ｌに供給される電圧（以下、負荷電圧と呼ぶ）がゆるやかに立ち上がるよう制限する抵抗である。抵抗Ｒ２の抵抗値はたとえば４．７ｋΩ程度の比較的大きな値である。
【００１６】
ＰＭＯＳトランジスタＰＭＯＳ１は、ソースが入力（ＩＮＰＵＴ）側に、ドレインが抵抗Ｒ１側に接続されている。また、ＰＭＯＳトランジスタＰＭＯＳ１のゲートには抵抗Ｒ４を介してＩＮＰＵＴの電圧が印加される。これにより、電源スイッチＳＷがオンしたとき、ＰＭＯＳトランジスタＰＭＯＳ１のゲートは電源ＢＡＴの電圧（電源電圧）にプルアップされ、ゲート・ソース間電圧が負電圧になるためＰＭＯＳトランジスタＰＭＯＳ１はオフする。なお、抵抗Ｒ４の抵抗値は１００ｋΩ程度である。
【００１７】
電源オン時にＰＭＯＳトランジスタＰＭＯＳ１がオフすることにより、電源スイッチＳＷがオンされたとき電源電圧は、抵抗Ｒ１，Ｒ２を介してバイパスコンデンサＣ１および負荷回路Ｌに供給される。抵抗Ｒ２は電源供給経路に挿入される抵抗として十分大きいものであるため、負荷電圧すなわちバイパスコンデンサＣ１の端子間電圧はゆっくり立ち上がる。これにより、負荷回路Ｌの電圧が急峻に立ち上がることを防止することができる。
【００１８】
また、抵抗Ｒ２に並列に接続されているＰＭＯＳトランジスタＰＭＯＳ１のゲートにはＮＭＯＳトランジスタＮＭＯＳのドレインが接続されている。ＮＭＯＳトランジスタＮＭＯＳのソースはグラウンドに接続されている。したがってゲート電圧がしきい値以下のときＮＭＯＳトランジスタＮＭＯＳはオフしている。
【００１９】
ＮＭＯＳトランジスタＮＭＯＳのゲートには、負荷電圧すなわちバイパスコンデンサＣ１の端子間電圧を抵抗Ｒ５，Ｒ６で分圧した電圧Ｖａが印加されている。このＶａがＮＭＯＳトランジスタＮＭＯＳのしきい値電圧よりも高くなるとトランジスタＮＭＯＳがオンし、ＰＭＯＳトランジスタＰＭＯＳ１のゲートを接地する。ＰＭＯＳトランジスタＰＭＯＳ１は、ゲートが接地されると、ゲート・ソース間電圧が正になってオンし、抵抗Ｒ２を短絡する。これにより、電源ＢＡＴから負荷回路Ｌに至る経路から抵抗Ｒ２が外れ、電源供給経路内の抵抗値は抵抗Ｒ１のみとなり、電圧変動なしに大きな電流の供給が可能になる。なお、ＰＭＯＳトランジスタＰＭＯＳ１が大電流を流せるものであれば、抵抗Ｒ１は不要である。
【００２０】
また入力端子ＩＮＰＵＴとグラウンドとの間には放電用の抵抗Ｒ３が接続されている。この抵抗Ｒ３の抵抗値は１００ｋΩ程度である。電源スイッチＳＷがオフしたとき、ＰＭＯＳトランジスタＰＭＯＳ１はドレイン電圧が低下するためオフする。したがって、コンデンサＣ１に充電された電荷は、抵抗Ｒ５、Ｒ６および抵抗Ｒ１，Ｒ２，Ｒ３を介して放電される。
【００２１】
この実施形態では、抵抗Ｒ５、Ｒ６で分圧した電圧をＮＭＯＳトランジスタＮＭＯＳのゲートに印加しているが、ＮＭＯＳトランジスタのしきい値電圧が十分に高ければバイパスコンデンサＣ１のホット側とＮＭＯＳトランジスタのゲートを直結してもよい。
【００２２】
図２は、電源オン時のＩＮＰＵＴの電圧値、バイパスコンデンサＣ１の電圧値（負荷電圧値）、バイパスコンデンサＣ１の電流値の変化を示す図である。同図上段がバイパスコンデンサＣ１の電圧値、同図中段がバイパスコンデンサＣ１の電流値、同図下段がＩＮＰＵＴの電圧値の変化を示している。
【００２３】
電源スイッチＳＷがオンされるとＩＮＰＵＴの電圧は電源電圧まで急峻に立ち上がる。一方、コンデンサＣ１には抵抗Ｒ１，Ｒ２を介して徐々に電流が流れるため、コンデンサＣ１の端子間電圧は徐々に立ち上がる。そして端子間電圧が一定値を超えたときＰＭＯＳトランジスタＰＭＯＳ１がオンするため、電流が一気に流れてコンデンサＣ１が充電され、端子間電圧が電源電圧と同じになる。
【００２４】
図３は電源電圧制御回路の変形例を示す図である。この実施形態では、もう１つのＰＭＯＳトランジスタＰＭＯＳ２を設けている。ＰＭＯＳトランジスタＰＭＯＳ２のソースは抵抗Ｒ１、Ｒ２の間に接続され、ＰＭＯＳトランジスタＰＭＯＳ２のドレインは接地されている。ＰＭＯＳトランジスタＰＭＯＳ２のソースには、入力端子ＩＮＰＵＴの電圧が供給されている。電源スイッチＳＷがオンされている間は、ゲートに電源電圧が印加されるため、ＰＭＯＳトランジスタＰＭＯＳ２はオフしているが、電源スイッチＳＷがオフされると、ゲート電圧がドレイン電圧（０Ｖ）まで下がるため、ＰＭＯＳトランジスタＰＭＯＳ２はオンする。これにより、バイパスコンデンサＣ１に蓄えられていた電荷は、抵抗Ｒ５、Ｒ６、抵抗Ｒ１，Ｒ２，Ｒ３の経路に加えて、抵抗Ｒ１，ＰＭＯＳ２を介して放電され、図４に示すように迅速に放電される。なお、図４は、電源オフ時の電源電圧およびバイパスコンデンサＣ１の電圧値（負荷電圧値）の変化を示す図である。
【００２５】
なお、抵抗Ｒ２、Ｒ３は、両方向型の定電流回路に置き換えることも可能である。
【図１】
2011083043.tif 000003
【図２】
2011083043.tif 000004
【図３】
2011083043.tif 000005
【図４】
2011083043.tif 000006