(57)【要約】【課題】本発明は、ＣＯＧ型の液晶表示装置であっても、ドライバーＬＳＩの電気的測定による検査を行うことができる液晶表示装置を提供することを目的とする。【解決手段】本発明に係る液晶表示装置は、相対向する二枚の基板（１，２）によって液晶層を挟持し、複数の表示素子が形成された液晶表示部と、一方の基板１の周縁部に形成され、液晶表示部と接続された電極端子部１２０とを、備える。さらに、電極端子部１２０において、表示素子を駆動するドライバーＬＳＩ（６ｓ，６ｔ）を当該一方の基板１に実装する。また、電極端子部１２０には、ドライバーＬＳＩ（６ｓ，６ｔ）に電源電圧および信号を供給する配線（３ｆ，３ｇ）が配設されている。そして、当該配線（３ｆ，３ｇ）上方に、絶縁層８を介して導電性パターン部７が配設される。【選択図】図１
2011008051.tif 000002
【特許請求の範囲】
【請求項１】
相対向する二枚の基板によって液晶層を挟持し、複数の表示素子が形成された液晶表示部と、
一方の前記基板の周縁部に形成され、前記液晶表示部と接続された電極端子部と、
前記電極端子部において前記一方の基板上に実装され、前記表示素子を駆動するドライバーＬＳＩと、
前記電極端子部に配設され、前記ドライバーＬＳＩに電源電圧および信号を供給する配線と、
前記電極端子部において、前記配線上に形成される絶縁層と、
前記絶縁層を介して前記配線上方に形成される、孤立パターンとなる導電性パターン部とを、備えている、
ことを特徴とする液晶表示装置。
【請求項２】
前記配線は、
複数であり、
前記導電性パターン部は、
前記配線の数と同数であり、
各前記配線の上方には、
少なくとも１つの前記導電性パターン部が、形成されている、
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記配線は、
第一の配線幅と、
前記第一の配線幅より太い、第二の配線幅とを、有し、
前記導電性パターン部は、
平面視において、少なくとも、前記配線の前記第二の配線幅を有する部分を覆うように、形成されている、
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記導電性パターン部は、
平面視において、複数の前記配線に跨って、形成されている、
ことを特徴とする請求項２に記載の液晶表示装置。
【請求項５】
前記導電性パターン部は、
平面視において、所定の方向に等ピッチ間隔で配列されている、
ことを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記配線は、
分岐した分岐配線部を有し、
前記導電性パターン部は、
平面視において、前記配線の前記分岐配線部を覆うように、形成されている、
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記導電性パターン部と前記配線との間に存する前記絶縁層内に配設された、メタルパッド部を、さらに備えている、
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
前記導電性パターン部は、
コート材で覆われている、
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項９】
前記導電性パターン部は、
前記表示素子を構成する何れかの導電部材と、同一層に配設されている、
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項１０】
請求項１乃至請求項９のいずれか１つに記載の液晶表示装置を検査する液晶表示装置の検査方法であって、
前記一方の基板は、
透明性を有する基板であり、
（Ａ）前記一方の基板を介して、前記配線にレーザーを照射することにより、前記配線と当該配線の上方に存する前記導電性パターン部とを電気的に接続する工程と、
（Ｂ）前記工程（Ａ）の後において、前記導電性パターン部に測定器を接続させることにより、前記配線に接続された前記ドライバーＬＳＩを電気的に測定する工程とを、備えている、
ことを特徴とする液晶表示装置の検査方法。
【請求項１１】
前記工程（Ａ）は、
複数回レーザーを照射する工程である、
ことを特徴とする請求項１０に記載の液晶表示装置の検査方法。
【請求項１２】
前記工程（Ｂ）は、
前記導電性パターン部にフレキシブルプリント基板を実装し、前記フレキシブルプリント基板を介して、前記測定を行う工程である、
ことを特徴とする請求項１０に記載の液晶表示装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置および液晶表示装置の検査方法に係る発明であって、特に、表示素子を駆動するためのドライバーＬＳＩが設けられた液晶表示装置、および当該液晶表示装置の検査方法に関するものである。
【背景技術】
【０００２】
小型化および低コスト化の観点から、液晶表示装置では、表示素子を駆動するドライバーＬＳＩのバンプを、ガラス基板上に配設された配線の電極端子に接続させている。または、表示素子を駆動するドライバーＬＳＩが実装されたフィルムを、ガラス基板上に配設された配線の電極端子に接続させている。そして、当該ドライバーＬＳＩへの入力信号および電源電圧を、当該配線を介して伝送している。
【０００３】
上記構成の液晶表示装置において、回路不良等による表示不良が生じた場合には、ドライバーＬＳＩに原因があるか、配線に原因があるかを、区別する必要があった。
【０００４】
しかし、ドライバーＬＳＩのバンプや前記フィルムと接続する端子以外の部分において当該配線は、絶縁層に覆われている。このため、表示不良の究明を容易に行うことができなかった。
【０００５】
上記問題を解決する特許文献として、たとえば特許文献１が存在する。当該特許文献１に係る技術では、液晶パネルに、ドライバーＬＳＩが実装されたフィルムを接続している。そして、当該フィルムに配設されている配線に検査用パッドを形成し、当該検査用パッド上の絶縁膜を剥離させ、当該検査用パッドを通じて電気信号の波形確認を行い、表示不良の究明を行っている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２８７０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示されている測定形態では、複数箇所の不具合を確認する際を考慮して、ドライバーＬＳＩが実装されたフィルム上に、配線ごと個別に検査用パッドを設ける必要があった。近年、液晶表示装置の小型化に伴い上記フィルムも縮小化されていることから、検査用パッドをフィルム上に配置することが難しくなりつつある。
【０００８】
また、液晶表示装置の小型の観点からは、ドライバーＬＳＩをバンプを介してガラス基板上の電極に実装する、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式の液晶表示装置が有益である。しかしながら、当該ＣＯＧ型の液晶表示装置を検査する場合には、特許文献１に係る技術を採用することができない。
【０００９】
そこで、本発明は、ＣＯＧ型の液晶表示装置であっても、ドライバーＬＳＩの電気的測定による検査を行うことができる液晶表示装置、および液晶表示装置の検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明に係る請求項１に記載の液晶表示装置は、相対向する二枚の基板によって液晶層を挟持し、複数の表示素子が形成された液晶表示部と、一方の前記基板の周縁部に形成され、前記液晶表示部と接続された電極端子部と、前記電極端子部において前記一方の基板上に実装され、前記表示素子を駆動するドライバーＬＳＩと、前記電極端子部に配設され、前記ドライバーＬＳＩに電源電圧および信号を供給する配線と、前記電極端子部において、前記配線上に形成される絶縁層と、前記絶縁層を介して前記配線上方に形成される、孤立パターンとなる導電性パターン部とを、備えている。
【００１１】
また、請求項１０に記載の液晶表示装置の検査方法は、請求項１乃至請求項９のいずれか１つに記載の液晶表示装置を検査する液晶表示装置の検査方法であって、前記一方の基板は、透明性を有する基板であり、（Ａ）前記一方の基板を介して、前記配線にレーザーを照射することにより、前記配線と当該配線の上方に存する前記導電性パターン部とを電気的に接続する工程と、（Ｂ）前記工程（Ａ）の後において、前記導電性パターン部に測定器を接続させることにより、前記配線に接続された前記ドライバーＬＳＩを電気的に測定する工程とを、備えている。
【発明の効果】
【００１２】
本発明の液晶表示装置およびその検査方法では、電極端子部においてドライバーＬＳＩが搭載されており、当該ドライバーＬＳＩに電源電圧および信号を供給する配線が配設されている。また、当該配線上方において、絶縁層を介して導電性パターン部が配設されている。そして、検査の際には、所定の配線に対して、レーザー照射を行う。
【００１３】
これにより、当該所定の配線と当該配線の上方に存する導電性パターン部とを、電気的に接続させることができる。よって、電気的に接続された導電性パターン部に測定器を接続させることにより、所定の配線にＣＯＧ方式で接続されたドライバーＬＳＩを、容易に電気的に測定（入力信号又は入力電圧を検査）することができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１に係る液晶表示装置の電極端子部付近の構成を示す断面図である。
【図２】ソース配線に接続される電極端子部における、導電性パターン部の周辺部構成を示す平面図である。
【図３】図２の断面構成を示す断面図である。
【図４】図２に示す入力側配線のみを図示した平面図である。
【図５】導電性パターン部の他の形態を示す平面図である。
【図６】（入力側）配線の他の形態を示す平面図である。
【図７】液晶表示装置の組立方法を説明するための斜視図である。
【図８】実施の形態１に係る液晶表示装置の検査方法を説明するための平面図である。
【図９】実施の形態１に係る液晶表示装置の検査方法を説明するための断面図である。
【図１０】実施の形態２に係る液晶表示装置の電極端子部付近の構成を示す断面図である。
【図１１】実施の形態２に係る液晶表示装置の検査方法を説明するための断面図である。
【図１２】電極端子部において測定用ＦＰＣが実装された様子を示す平面図である。
【図１３】実施の形態１に係る液晶表示装置の電極端子部付近の構成を示す平面図である。
【図１４】実施の形態２に係る液晶表示装置の電極端子部付近の構成を示す平面図である。
【発明を実施するための形態】
【００１５】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１６】
＜実施の形態１＞
図１は、本実施の形態に係る液晶表示装置の電極端子部１２０付近の構成を示す断面図である。図１に示す図面を用いて、当該液晶表示装置の構造について説明する。
【００１７】
液晶表示装置は、表示部として機能する液晶表示部と、液晶表示素子の駆動部として機能するドライバーＬＳＩ（６ｓ，６ｔ）が搭載される電極端子部１２０とを、備えている。
【００１８】
液晶表示装置の液晶表示部は、電極基板１と対向基板（図示せず）とで、液晶層（図示省略）を挟むことで構成されている。具体的に、当該液晶表示部において、電極基板１と対向基板とは、液晶層及びスペーサー（図示省略）を介して相対向しており、シール材（図示省略）を用いて電極基板１と対向基板との間に存する空間は封止されている。また、電極基板１および対向基板は、透明性を有する絶縁性基板（たとえば、ガラス基板）である。
【００１９】
また、図示は省略しているが、当該液晶表示部内には、複数の液晶表示素子が形成されている。具体的に、当該複数の液晶表示素子は、液晶表示部における電極基板１上に、複数のゲート配線及び複数のソース配線を交差させて配設し、各当該交差付近にスイッチング素子である薄膜トランジスタを配置されることにより、構成されている。ここで、当該薄膜トランジスタに接続された画素電極等が、マトリックス状に配置されている。
【００２０】
また、図示は省略しているが、液晶表示部における対向基板には、透明導電膜よりなる対向電極、カラー表示用の着色フィルタ層及び各画素間に配置されたブラックマトリックス等が形成されている。
【００２１】
また、電極基板１の周縁部には、液晶表示部に接続された（より具体的には、液晶表示装置内のソース配線に接続された）電極端子部１２０が形成されている。当該電極端子部１２０は、電極基板１の一部を上記液晶表示部の領域外に延設することにより、形成されている。したがって、対向基板は液晶表示部にのみ配設され、電極端子部１２０には配設されない。また、当該電極端子部１２０は、外部基板（後述するフレキシブルプリント基板（ＦＰＣ）１０）と、上記液晶表示部とを電気的に接続させるために設けられた部分である。
【００２２】
当該電極端子部１２０において電極基板１上には、ＣＯＧ方式により、上記液晶表示素子を駆動するドライバーＬＳＩ（６ｓ，６ｔ）が実装（搭載）されている。ここで、上記ソース配線とドライバーＬＳＩ（６ｓ，６ｔ）とが電気的に接続されることにより、ドライバーＬＳＩ（６ｓ，６ｔ）は液晶表示素子を駆動させることができる。
【００２３】
電極基板１の延設部分（周縁部分）に設けられた電極端子部１２０は、さらに次の構成を有する。つまり、図１に示すように、電極基板１上には、透明性を有する絶縁膜８が形成されており、当該絶縁膜８上には、所定のパターンの配線（３ｆ，３ｇ，３ｈ）が複数配設されている。そして、当該配線（３ｆ，３ｇ，３ｈ）を覆うように、絶縁膜８上には、保護膜（絶縁層であると把握できる）９が形成されている。保護膜９には、所定の開口部が複数設けられており、各開口部の底面からは、配線（３ｆ，３ｇ，３ｈ）が露出している。各開口部には、電極端子（５ａ，５ｂ）が各々配設されている。各電極端子（５ａ，５ｂ）は、当該各電極端子（５ａ，５ｂ）が形成されている開口部から露出している配線（３ｆ，３ｇ，３ｈ）と、各々電気的に接続されている。
【００２４】
本実施の形態に係る液晶表示装置では、上記のように、電極端子部１２０においてＣＯＧ方式により複数のドライバーＬＳＩ（６ｓ，６ｔ）が実装される。このため、当該電極端子部１２０に形成される各配線（３ｆ，３ｇ，３ｈ）には、ドライバーＬＳＩ（６ｓ，６ｔ）に形成されたバンプ６と接続するための電極端子５ａが、形成される。また、電極端子部１２０においてＦＰＣ１０が接続される。このため、当該電極端子部１２０に形成される一部の配線（３ｆ，３ｇ，３ｈ）には、当該ＦＰＣ１０の端子と接続するための電極端子５ｂが、形成される。
【００２５】
ここで、電極端子５ｂは、導電粒子１１ａを含むＡＣＦ（異方性導電接着フィルム）１１を介して、ＦＰＣ（フレキシブルプリント基板）１０と接続されている。また、電極端子５ａは、導電粒子１１ａを含むＡＣＦ１１およびバンプ６ａを介して、各ドライバーＬＳＩ（６ｓ，６ｔ）の入力部および出力部と、各々電気的に接続されている。
【００２６】
図１の構成例では、ＦＰＣ１０は、電極端子５ｂを介して配線３ｆの一方端と電気的に接続され、当該配線３ｆの他方端は、電極端子５ａを介してドライバーＬＳＩ６ｓの入力部と接続される。また、当該ドライバーＬＳＩ６ｓの出力部は、電極端子５ａを介して配線３ｇの一方端と接続され、当該配線３ｇの他方端は、電極端子５ａを介してドライバーＬＳＩ６ｔの入力部と接続される。
【００２７】
当該図１の構成において、配線（３ｆ，３ｇ）は、ドライバーＬＳＩ（６ｓ，６ｔ）の入力部に接続されており、当該ドライバーＬＳＩ（６ｓ，６ｔ）に必要な電源電圧や信号が供給される。より具体的には、ＦＰＣ１０から、当該配線（３ｆ，３ｇ）を介して、各ドライバーＬＳＩ（６ｓ，６ｔ）に必要な電源電圧や信号が供給される。
【００２８】
たとえば、図１の構成例では、ドライバーＬＳＩ６ｓには、ＦＰＣ１０から直接、配線３ｆを介して電源電圧や信号が供給される。当該配線３ｆは、ドライバーＬＳＩ６ｓの入力側配線であると把握できる。ドライバーＬＳＩ６ｓの出力部から、出力信号および電源電圧が出力される。当該ドライバーＬＳＩ６ｓから出力された信号および電源電圧は、配線３ｇを介してドライバーＬＳＩ６ｔの入力部に供給される。当該配線３ｇは、ドライバーＬＳＩ６ｓの出力側配線であると共に、ドライバーＬＳＩ６ｔの入力側配線であると把握できる。
【００２９】
以下の説明では、ドライバーＬＳＩ（６ｓ，６ｔ）に必要な電源電圧や信号を供給する配線を、単に「入力側配線」と称する。
【００３０】
さて、本実施の形態に係る液晶表示装置では、当該ドライバーＬＳＩ（６ｓ，６ｔ）に供給される電源電圧や信号を検査する際に使用される、導電性パターン部７が形成されている。具体的に、保護膜９を介して入力側配線（３ｆ，３ｇ）上方に、導電性パターン部７が各々形成される。
【００３１】
当該導電性パターン部７は、孤立パターンとして形成されている。なお、図１の構成例では、当該複数の内の一部の導電性パターン部７のみが図示されている。当該一部の導電性パターン部７は、保護膜９を介して入力側配線３ｇ上方に形成されている。つまり、図１の構成例では、保護膜９を介して入力側配線３ｆ上方に形成される導電性パターン部は、図示が省略されている。
【００３２】
各導電性パターン部７は、電極端子部１２０に配設されている上記「入力側配線」と把握できる配線（３ｆ，３ｇ）に対応して設けられている。各導電性パターン部７は、平面視において、複数の配線（３ｆ，３ｇ，３ｈ）に跨って配設されていても良い。しかしながら、各導電性パターン部７は、少なくとも対応関係にある一の入力側配線と把握できる配線（３ｆ，３ｇ）上方に形成されていることを要する。
【００３３】
つまり、電極端子部１２０に複数の「入力側配線」と把握できる配線（３ｆ，３ｇ）が複数配設されている場合には、導電性パターン部７も、当該「入力側配線」と把握できる配線と同数存在する。そして、各導電性パターン部７は、当該各入力側配線に対応しており、少なくとも当該対応関係にある入力側配線上方に配設される。
【００３４】
たとえば、図１の構成例では、図示されている導電性パターン部７が、保護膜９を介して配線３ｇの上方に、少なくとも配設されている。当該配線３ｇは、ドライバーＬＳＩ６ｔの入力側配線であり、当該導電性パターン部７と対応関係にある配線である。
【００３５】
電極端子部１２０の保護膜９上には、複数のドライバーＬＳＩ（６ｓ，６ｔ）および複数の導電性パターン部７が形成されているが、これらを覆うように、当該保護膜９上には、コート材１２が形成される。
【００３６】
次に、導電性パターン部７周辺について詳しく説明する。
【００３７】
図２は、液晶表示装置のソース配線と接続される電極端子部１２０における、導電性パターン部（７ａ〜７ｆ）の周辺部構成を示す平面図である。また、図３は、図２のIV−IV断面構成を示す断面図である。また、図４は、図２において導電性パターン部（７ａ〜７ｆ）の図示を省略し、図２に示す入力側配線（３ａ〜３ｆ）のみを図示した平面図である。
【００３８】
ここで、各入力側配線（３ａ〜３ｆ）は、電極端子部１２０に実装されている何れかのドライバーＬＳＩの入力部に接続され、当該ドライバーＬＳＩに電源電圧や信号を供給する。また、各入力側配線（３ａ〜３ｆ）は保護膜９より下層に配設されているので、図２では、点線にて当該各入力側配線（３ａ〜３ｆ）の輪郭を表示している。
【００３９】
図２内において、各入力側配線（３ａ〜３ｆ）は、互いに交差する事無く配設されている。また、図４に示すように、各入力側配線（３ａ〜３ｆ）は、第一の配線幅Ｄ１と第二の配線幅Ｄ２とを有する。ここで、図４の上下方向の第二の配線幅Ｄ２は、図４の上下方向の第一の配線幅Ｄ１より太い。
【００４０】
また、図１を用いて説明したように、図２，３の構成例では、電極基板１の周縁部上には絶縁膜（液晶表示部に形成されるゲート絶縁膜と同一部材）８が積層される。当該絶縁膜８上に入力側配線（３ａ〜３ｆ：図３の断面図では入力側配線（３ｄ，３ｅ，３ｆ）のみ図示）が形成されている。さらに、当該図２，３の構成例では、入力側配線（３ａ〜３ｆ）の上には、絶縁層である保護膜９が設けられ、保護膜９上にＩＴＯで形成された導電性パターン部（７ａ〜７ｆ：図３の断面図では導電性パターン部（７ｄ，７ｅ，７ｆ）のみ図示）が設けられている。
【００４１】
図２において、導電性パターン部７ａと入力側配線３ａとは対応関係にある。導電性パターン部７ｂと入力側配線３ｂとは対応関係にある。導電性パターン部７ｃと入力側配線３ｃとは対応関係にある。導電性パターン部７ｄと入力側配線３ｄとは対応関係にある。導電性パターン部７ｅと入力側配線３ｅとは対応関係にある。導電性パターン部７ｆと入力側配線３ｆとは対応関係にある。
【００４２】
また、導電性パターン７ａは、対応関係にある入力側記配線３ａの上方において、形成されている。より具体的には、平面視において、導電性パターン部７ａは、対応関係にある入力側配線３ａにおいて、第二の配線幅Ｄ２を有する部分を覆うように、形成されている。
【００４３】
導電性パターン７ｂは、対応関係にある入力側記配線３ｂの上方において、形成されている。より具体的には、平面視において、導電性パターン部７ｂは、対応関係にある入力側配線３ｂにおいて、第二の配線幅Ｄ２を有する部分を覆うように、形成されている。
【００４４】
導電性パターン７ｃは、対応関係にある入力側記配線３ｃの上方において、形成されている。より具体的には、平面視において、導電性パターン部７ｃは、対応関係にある入力側配線３ｃにおいて、第二の配線幅Ｄ２を有する部分を覆うように、形成されている。
【００４５】
導電性パターン７ｄは、対応関係にある入力側記配線３ｄの上方において、形成されている。より具体的には、平面視において、導電性パターン部７ｄは、対応関係にある入力側配線３ｄにおいて、第二の配線幅Ｄ２を有する部分を覆うように、形成されている。
【００４６】
導電性パターン７ｅは、対応関係にある入力側記配線３ｅの上方において、形成されている。より具体的には、平面視において、導電性パターン部７ｅは、対応関係にある入力側配線３ｅにおいて、第二の配線幅Ｄ２を有する部分を覆うように、形成されている。
【００４７】
導電性パターン７ｆは、対応関係にある入力側記配線３ｆの上方において、形成されている。より具体的には、平面視において、導電性パターン部７ｆは、対応関係にある入力側配線３ｆにおいて、第二の配線幅Ｄ２を有する部分を覆うように、形成されている。
【００４８】
なお、導電性パターン部（７ａ〜７ｆ）の形状および入力側配線（３ａ〜３ｆ）の形状は、図２，４に示す形態に限らず、図５，６に示す形態であっても良い。
【００４９】
つまり、図５に示すように、各導電性パターン部（７ａ〜７ｆ）は、平面視において、複数の入力側配線（３ａ〜３ｆ）に跨って、形成されていても良い。つまり、各導電性パターン部（７ａ〜７ｆ）は、平面視において、対応関係にある入力側配線（３ａ〜３ｆ）だけでなく、それ以外の入力配線（３ａ〜３ｆ）の上方に、形成されていても良い。
【００５０】
たとえば、図５の構成において、導電性パターン部７ａに着目する。すると、平面視において、当該導電性パターン部７ａは、対応関係にある入力側配線３ａの第二の配線幅Ｄ２を有する部分を覆っているのみならず、対応関係にない入力配線（３ｂ〜３ｆ）の第一の配線幅Ｄ１を有する部分を覆うようにも形成されている。
【００５１】
ここで、図５に示す構成において、各導電性パターン部（７ａ〜７ｆ）は、図面の横方向に等間隔で配設されることが望ましい。なお、図５においても、保護膜９より下層に配設されている各入力側配線（３ａ〜３ｆ）の各輪郭は、点線にて図示されている。
【００５２】
また、図６に示すように、各導電性パターン部（７ａ〜７ｆ）は、平面視において、対応関係にある各入力側配線（３ａ〜３ｆ）の分岐後の配線部分をも覆うように、形成されていても良い。つまり、図６に示すように、各入力側配線（３ａ〜３ｆ）は、本線部から分岐した分岐配線部３Ｂを各々有している。そして、平面視において、各導電性パターン部（７ａ〜７ｆ）は、対応関係にある入力側配線（３ａ〜３ｆ）の本線部の一部および分岐配線部３Ｂを覆うように、形成されている。
【００５３】
たとえば、図６の構成において、導電性パターン部７ｆに着目する。すると、平面視において、当該導電性パターン部７ｆは、対応関係にある入力側配線３ｆの本線部の一部のみならず、当該本線部から分岐した分岐配線部３Ｂをも覆うように形成されている。
【００５４】
ここで、図６に示す構成において、分岐配線部３Ｂの線幅は、本線部分の線幅よりも太いことが望ましい。なお、図６においても、保護膜９より下層に配設されている各入力側配線（３ａ〜３ｆ）の各輪郭（分岐配線部３Ｂの輪郭も含む）は、点線にて図示されている。
【００５５】
次に、本実施の形態に係る液晶表示装置の製造方法について説明する。特に、以下では、電極基板１上方に形成される構造物の製造方法について説明する。
【００５６】
まず、無アルカリガラス（例えば商品名ＡＮ６３５）等の透明絶縁性基板（電極基板１）上に、スパッタリングにより、Ｃｒ（クロム），Ａｌ（アルミニウム），Ｔａ（タンタル），Ｔｉ（チタン）およびＭｏ（モリブデン）等の金属膜を、成膜する。または、前記列記の金属成分を主成分とする合金膜を成膜しても良い。その後、写真製版技術により、当該金属膜（あるいは合金膜）をパターニングする。これにより、液晶表示部において、薄膜トランジスタを構成するゲート電極及びゲート配線を形成する。
【００５７】
次に、プラズマＣＶＤ（化学気相成長）を用いて、上記までの工程により作成された構造体に対して、例えばＳｉＮなどの絶縁膜を成膜する。当該絶縁膜の成膜により、液晶表部においてゲート絶縁膜が形成され、電極端子部１２０において絶縁膜８が形成される。
【００５８】
続いて、ゲート電極、ゲート配線およびゲート絶縁膜上に、チャネル層となるアモルファスＳｉと、コンタクト層となるＮ＋型のアモルファスＳｉとを、液晶表示部において成膜する。当該成膜後に、写真製版技術を用いたパターニング処理を施す。これにより、液晶表示部において、各液晶表示素子を構成する薄膜トランジスタが形成される。
【００５９】
その後、上記までの工程により作成された構造体に対して、スパッタリング処理を施し、Ｃｒ，Ａｌ，Ｍｏ等の金属膜あるいは前記金属を主成分とする合金膜を成膜する。その後、写真製版技術により、前記金属膜（あるいは合金膜）に対してパターニングを行う。これにより、液晶表示部において、ドレイン電極、ソース電極およびソース配線を形成すると共に、電極端子部１２０において、ソース配線およびドライバーＬＳＩ（６ｓ，６ｔ）に接続される配線（たとえば、図１で図示した配線（３ｆ，３ｇ，３ｈ）や図２，３で例示した入力側配線（３ａ〜３ｆ））等を、同時に形成する。
【００６０】
次に、上記までの工程により作成された構造体に対してプラズマＣＶＤを施し、ＳｉＮ等の絶縁膜を成膜する。当該絶縁膜は、液晶表示部においては、液晶層にＤＣ成分が印加されることを防ぐ保護膜として機能する一方、電極端子部１２０においては保護膜９となる。
【００６１】
その後、端子部分作成のため、ゲート配線及びソース配線の一部が露出するように、保護膜９や絶縁膜８を部分的に除去する。同時に、たとえば図１の構成の場合には、配線（３ｆ，３ｇ，３ｈ）の端子部分となる領域上方の保護膜９を部分的に除去する。最後に、スパッタリングにてＩＴＯ（酸化インジウムスズ）を成膜し、写真製版技術を当該ＩＴＯに対して施す。これにより、液晶表示部において画素電極がパターニング形成されると共に、電極端子部１２０において導電性パターン部７および電極端子（５ａ，５ｂ）が形成される。さらに、ゲート配線及びソース配線の端子部分と接続する電極端子も形成される。
【００６２】
上記ＩＴＯを成膜することで、Ｃｒ，Ａｌ等の配線材料で形成された端子部分が露出せず、当該端子部分に酸化膜が形成されるのを防止でき、結果として外部入力との導通不良の発生を防ぐことができる。
【００６３】
以上の製造方法を経て、本実施の形態に係る液晶表示装置の電極基板１上に構造体が形成される。なお、対向基板の製造方法や、上記構造体を有する電極基板１と対向基板とを重ね合わせて接着し液晶を注入する組立工程等については、周知事項であるので、ここでは説明を省略する。
【００６４】
次に、ドライバーＬＳＩ（６ｓ，６ｔ）を電極基板１に搭載する方法を、図１に基づいて説明する。
【００６５】
まず、電極基板１の周縁部（電極端子部１２０）に形成された電極端子（５ａ，５ｂ）上に、ＡＣＦ１１を貼り付けする。次に、ドライバーＬＳＩ（６ｓ，６ｔ）の裏面に形成された複数のバンプ６ａと電極端子５ａとを精度良くアライメントし、加熱加圧ツールを用いて熱圧着する。ここで、バンプ６ａはＡｕ（金）よりなる。また、上記加熱加圧の条件は、例えば加熱温度１７０〜２００℃、時間１０〜２０秒、圧力３０〜１００Ｐａである。
【００６６】
上記のように加熱加圧処理を実施することで、バンプ６ａと電極端子５ａとの間に挟まったＡＣＦ１１の導電粒子１１ａにより、バンプ６ａと電極端子５ａとが導通することになる。すなわち、ＡＣＦ１１に含まれる導電粒子１１ａを介して、ドライバーＬＳＩ（６ｓ，６ｔ）が電極端子５ａと電気的に接続される。なお、図１の水平方向においてＡＣＦ１１には、導電粒子１１ａの周囲に絶縁性のエポキシ樹脂が存在する。当該エポキシ樹脂の存在により外部と導電粒子１１ａを介した電気的接続部分との絶縁が保たれる。
【００６７】
続いて、外部基板であるＦＰＣ１０と電極端子５ｂとの電気的接続処理においても、ＡＣＦ１１を用い、加熱加圧処理を施す。ここで、ＦＰＣ１０は、厚さ３０〜７０μｍ程度のポリイミドフィルム、厚さ８〜２５μｍの銅箔、およびポリイミド系のソルダーレジストより構成されている。
【００６８】
最後に、電極端子（５ａ，５ｂ）およびドライバーＬＳＩ（６ｓ，６ｔ）を覆うように、絶縁性コート材１２を塗布する。ここで、当該コート材１２としては、主にシリコン樹脂、アクリル樹脂、フッ素樹脂、ウレタン樹脂等が用いられ、ディスペンサーを用いて塗布される。当該コート材１２の塗布により、電極端子部（５ａ，５ｂ）および電極端子部（５ａ，５ｂ）と接続される導電性部材の腐食を防止することができる。
【００６９】
次に、液晶表示装置の組立方法について、図７を用いて説明する。
【００７０】
ドライバーＬＳＩ（６ｓ，６ｔ）を電極基板１の端子電極部１２０に搭載した液晶パネル１６を、平面発光源となるバックライト１８上に載せる。そして、液晶パネル１６の前面側（バックライト１８が存在しない側の面）より、フロントフレーム１７を嵌め込む。また、電極基板１に接続されたＦＰＣ１０を、回路基板１５と接続させる。これにより、本実施の形態に係る液晶表示装置を組立てることができる。
【００７１】
次に、本実施の形態による液晶表示装置において、表示不良が発生した際の検査方法を説明する。
【００７２】
まず、検査は、電極基板１にドライバーＬＳＩ（６ｓ，６ｔ）が搭載され、ＦＰＣ１０が接続されて入る液晶表示装置に対して、当該ＦＰＣを介して信号発生器より信号を入力する。当該信号の入力により、液晶表示部において所定の映像信号が得られない表示不良が発生したとする。この場合には、電極端子部１２０において、当該表示不良の原因となる入力側配線を特定する。
【００７３】
上記特定の結果、たとえば図２，３に例示する構成において、入力側配線３ｄが当該表示不良の原因であると特定できたとする。この場合には、表示不良の原因であると特定された入力側配線３ｄと、当該入力側配線３ｄと対応関係にある導電性パターン部７ｄとの、平面視における重複部分に対して、電極基板１の裏面側（すなわちガラス基板側）からレーザーを照射する。図８および図９に示すように、当該レーザー照射により、レーザー痕Ｒｚが生じる。ここで、図９は、図８のＸ−Ｘ断面を示す断面図である。また、図８においても、図２と同様に、保護膜９より下層に配設されている入力側配線（３ａ〜３ｆ）の輪郭は、点線にて図示している。
【００７４】
上記レーザー照射に起因して発生した熱により、入力側配線３ｄの金属が上層の保護膜９を突き破って、導電性パターン部７ｄと接触する。つまり、当該レーザー照射により、入力側配線３ｄと導電性パターン部７ｄとが短絡し、両者３ｄ，７ｄを電気的に接続させることができる。図８，９のレーザー痕Ｒｚの位置で、当該短絡が生じている。
【００７５】
なお、入力側配線３ｄと導電性パターン部７ｄとの確実な導通を図るためには、レーザー照射を数回に分けて行うことが望ましい。
【００７６】
レーザー照射により入力側配線３ｄと導電性パターン部７ｄとを導通させた後に、導電性パターン部７ｄにオシロスコープ又はディジタルマルチメータなどの測定機器のプローブ又は針を接触させる。導電性パターン部７ｄと接続した測定機器によって、表示不良の原因であると特定された入力側配線３ｄが接続されたドライバーＬＳＩへの入力信号又は入力電源を測定する。当該測定により、表示不良の原因を究明することができる。
【００７７】
以上のように、本実施の形態に係る液晶表示装置では、電極基板１の電極端子部１２０に、ドライバーＬＳＩ（６ｓ，６ｔ）が配設されている。そして、電極端子部１２０において、ドライバーＬＳＩ（６ｓ，６ｔ）と接続された配線（３ａ〜３ｆ、３ｇ，３ｈ）が配設されている。そして、当該配線（３ａ〜３ｆ、３ｇ，３ｈ）上方に、保護膜９を介して、孤立パターンである導電性パターン部（７，７ａ〜７ｆ）が形成されている。
【００７８】
したがって、表示不良の原因となる配線（３ａ〜３ｆ、３ｇ，３ｈ）を特定し、当該特定された配線（３ａ〜３ｆ、３ｇ，３ｈ）に対して、レーザー照射を行う。これにより、当該特定された配線（３ａ〜３ｆ、３ｇ，３ｈ）と、当該配線と対応関係にある導電性パターン部（７，７ａ〜７ｆ）とを、電気的に接続することができる。よって、電気的に接続された導電性パターン部に測定器を接続させることにより、上記特定された配線（３ａ〜３ｆ、３ｇ，３ｈ）に接続されたドライバーＬＳＩ（６ｓ，６ｔ）を、容易に電気的に測定（入力信号又は入力電圧を検査）することができる。
【００７９】
なお、本実施の形態では、ＣＯＧ方式にてより、電極端子部１２０にドライバーＬＳＩ（６ｓ，６ｔ）が搭載されている。したがって、電極端子部１２０を有する液晶表示装置全体の小型化も可能となる。
【００８０】
また、本実施の形態に係る液晶表示装置では、各入力側配線（３ａ〜３ｆ）とは、各導電性パターン部（７ａ〜７ｆ）とは、対応関係を有している。そして、各導電性パターン部（７ａ〜７ｆ）は、対応関係にある各入力側配線（３ａ〜３ｆ）の上方に、形成されている。
【００８１】
したがって、当該表示不良の原因となる入力側配線として複数本が特定されたとしても、レーザー照射を個別に行うことにより、当該特定された各入力側配線と当該入力側配線と対応関係にある導電性パターン部とを電気的に接続できる。したがって、上記複数本の入力側配線を介した、ドライバーＬＳＩに対する不良原因の究明（解析）を行うことができる。
【００８２】
また、本実施の形態に係る液晶表示装置として、図２〜４を用いて説明した構成を採用しても良い。つまり、入力側配線（３ａ〜３ｆ）は、第一の配線幅Ｄ１と、第一の配線幅Ｄ１より太い第二の配線幅Ｄ２とを有する。そして、導電性パターン部（７ａ〜７ｆ）は、平面視において、当該第二の配線幅Ｄ２を有する部分を覆うように、形成されている。
【００８３】
当該図２〜４の構成を採用することにより、導電性パターン部（７ａ〜７ｆ）と対応関係にある入力側配線（７ａ〜７ｆ）との、平面視重複面積が増大する。したがって、導電性パターン部（７ａ〜７ｆ）と対応関係にある入力側配線（３ａ〜３ｆ）との電気的接続のためのレーザー照射を、精密な位置調整を要する事無く、容易に行うことができる。
【００８４】
また、本実施の形態に係る液晶表示装置では、図５に示すように、導電性パターン部（７ａ〜７ｆ）を、平面視において、複数の入力側配線（３ａ〜３ｆ）に跨って、形成させても良い。
【００８５】
当該図５の構成を採用することにより、比較的大面積の導電性パターン部（７ａ〜７ｆ）の作成が可能となる。したがって、微細な孤立パターンを作成する場合よりも、導電性パターン部（７ａ〜７ｆ）の製造が容易となる。なお、導電性パターン部は、所定の方向に等ピッチで配設されていることが望ましい。
【００８６】
また、本実施の形態に係る液晶表示装置として、図６を用いて説明した構成を採用しても良い。つまり、入力側配線（３ａ〜３ｆ）は、本線部から分岐した分岐配線部３Ｂを有している。そして、導電性パターン部（７ａ〜７ｆ）は、平面視において、当該分岐配線部３Ｂを覆うように、形成されている。
【００８７】
当該図６の構成を採用することにより、導電性パターン部（７ａ〜７ｆ）と対応関係にある入力側配線（３ａ〜３ｆ）との、平面視重複面積が増大する。したがって、導電性パターン部（７ａ〜７ｆ）と対応関係にある入力側配線（３ａ〜３ｆ）との電気的接続のためのレーザー照射を、精密な位置調整を要する事無く、容易に行うことができる。なお、当該分岐配線部３Ｂの線幅を太くすることにより、上記平面視重複面積をより増大させることができる。
【００８８】
また、本実施の形態では、導電性パターン部７は、コート材１２で覆われている。したがって、導電性パターン部７の腐食を防止できる。
【００８９】
また、本実施の形態では、導電性パターン部７は、液晶表示素子を構成する何れかの導電部材（本実施の形態では、画素電極）と、同一層に配設されている。したがって、当該導電部材と導電性パターン部７とを、同一工程で作成できる。
【００９０】
なお、入力側配線と導電性パターンとの電気的接続のためにレーザー照射を行うが、当該レーザー照射を数回に分けて行うことが望ましい。これにより、入力側配線と導電性パターン部との確実な導通を図ることができるからである。
【００９１】
＜実施の形態２＞
実施の形態１では、液晶表示部内のソース配線と接続される電極端子１２０の構成を説明した。本実施の形態では、液晶表示部内のゲート配線と接続される電極端子１５０の構成を説明する。
【００９２】
図１０は、当該ゲート配線に接続される電極端子部１５０の構成を示す断面図である。電極基板１の周縁部には、液晶表示部に接続された（より具体的には、液晶表示装置内のゲート配線に接続された）電極端子部１５０が形成されている。また、当該電極端子部１５０は、電極基板１の一部を上記液晶表示部の領域外に延設することにより、形成されている。
【００９３】
実施の形態１に係る電極端子１２０の構成と本実施の形態に係る電極端子１５０の構成とは、以下の点を除いて、同じである。つまり、電極端子１５０がソース配線でなくゲート配線に接続される点、電極基板１上に配線（３ｆ，３ｇ，３ｈ）が直接配設されている点、およびメタルパッド部１３が形成されている点である。
【００９４】
本実施の形態に係る電極端子１５０では、電極基板１上に、複数の配線（３ｆ，３ｇ，３ｈ）が所定のパターンで形成されている。そして、当該配線（３ｆ，３ｇ，３ｈ）を覆うように、電極基板１上に、透明性を有する絶縁膜８が形成されている。当該絶縁膜８上には、所定の孤立パターン形状のメタルパッド部１３が形成され、当該メタルパッド部１３を覆うように、絶縁膜８上には、保護膜９が形成されている。
【００９５】
絶縁膜８および保護膜９には、所定の開口部が複数設けられており、各開口部の底面からは、配線（３ｆ，３ｇ，３ｈ）が露出している。各開口部には、電極端子（５ａ，５ｂ）が各々配設されている。各電極端子（５ａ，５ｂ）は、当該各電極端子（５ａ，５ｂ）が形成されている開口部から露出している配線（３ｆ，３ｇ，３ｈ）と、各々電気的に接続されている。
【００９６】
さらに、電極端子部１５０においてＣＯＧ方式により複数のドライバーＬＳＩ（６ｓ，６ｔ）が実装される。このため、当該電極端子部１５０に形成される各配線（３ｆ，３ｇ，３ｈ）には、ドライバーＬＳＩ（６ｓ，６ｔ）に形成されたバンプ６と接続するための電極端子５ａが、形成される。また、電極端子部１５０においてＦＰＣ１０が接続される。このため、当該電極端子部１５０に形成される配線３ｆには、当該ＦＰＣ１０の端子と接続するための電極端子５ｂが、形成される。
【００９７】
ここで、電極端子５ｂは、導電粒子１１ａを含むＡＣＦ１１を介して、ＦＰＣ１０と接続されている。また、電極端子５ａは、導電粒子１１ａを含むＡＣＦ１１およびバンプ６ａを介して、各ドライバーＬＳＩ（６ｓ，６ｔ）の入力部および出力部と、各々電気的に接続されている。
【００９８】
本実施の形態においても、配線（３ｆ，３ｇ）が、ドライバーＬＳＩ（６ｓ，６ｔ）の入力部に接続されており、当該ドライバーＬＳＩ（６ｓ，６ｔ）に必要な電源電圧や信号が供給される。したがって、配線（３ｆ，３ｇ）が「入力側配線」となる。
【００９９】
本実施の形態では、絶縁膜８および保護膜９を介して、入力側配線（３ｆ，３ｇ）上方に、導電性パターン部７が各々形成される。当該導電性パターン部７は、孤立パターンとして形成されている。そして、当該導電性パターン部７と入力側配線（３ｆ，３ｇ）との間における絶縁層（８，９）内に、メタルパッド部１３が配設されている。
【０１００】
また、本実施の形態では、導電性パターン部７と入力側配線（３ｆ，３ｇ）との間に存する、絶縁層であると把握できる保護膜９と絶縁膜８との積層体内に、メタルパッド部１３が配設されている。
【０１０１】
なお、図１０の構成例では、当該複数の内の一部の導電性パターン部７と一部のメタルパッド部１３のみが図示されている。当該一部の導電性パターン部７は、絶縁膜８および保護膜９を介して入力側配線３ｇ上方に形成されている。また、当該一部のメタルパッド部１３は、入力側配線３ｇと一部の導電性パターン部７との間に形成されている。つまり、図１０の構成例では、絶縁膜８および保護膜９を介して入力側配線３ｆ上方に形成される導電性パターン部、および、入力側配線３ｆと前記導電性パターン部との間に形成されるメタルパッド部１３は、図示が省略されている。
【０１０２】
なお、本実施の形態においても、各導電性パターン部７は、電極端子部１５０に配設されている上記「入力側配線」と把握できる配線（３ｆ，３ｇ）に対応して設けられている。
【０１０３】
ここで、本実施の形態においても、導電性パターン７の形状、入力側配線（３ｆ，３ｇ）の形状、および導電性パターン７と入力側配線（３ｆ，３ｇ）との平面視における位置関係として、図２，４〜６で説明した形態を採用することができる。
【０１０４】
なお、複数のドライバーＬＳＩ（６ｓ，６ｔ）および複数の導電性パターン部７を覆うように、当該保護膜９上には、コート材１２が形成される。
【０１０５】
次に、本実施の形態に係る液晶表示装置の製造方法について説明する。特に、以下では、電極基板１上方に形成される構造物の製造方法について説明する。
【０１０６】
まず、無アルカリガラス（例えば商品名ＡＮ６３５）等の透明絶縁性基板（電極基板１）上に、スパッタリングにより、Ｃｒ，Ａｌ，Ｔａ，ＴｉおよびＭｏなどの金属膜を、成膜する。または、前記列記の金属成分を主成分とする合金膜を成膜しても良い。その後、写真製版技術により、当該金属膜（あるいは合金膜）をパターニングする。これにより、液晶表示部において、薄膜トランジスタを構成するゲート電極及びゲート配線を形成すると共に、電極端子部１５０においてもゲート配線および配線（３ｆ，３ｇ，３ｈ）等を同時に形成する。
【０１０７】
次に、プラズマＣＶＤを用いて、上記までの工程により作成された構造体に対して、例えばＳｉＮなどの絶縁膜を成膜する。当該絶縁膜の成膜により、液晶表部においてゲート絶縁膜が形成され、電極端子部１５０において絶縁膜８が形成される。
【０１０８】
続いて、ゲート電極、ゲート配線およびゲート絶縁膜上に、チャネル層となるアモルファスＳｉと、コンタクト層となるＮ＋型のアモルファスＳｉとを、液晶表示部において成膜する。当該成膜後に、写真製版技術を用いたパターニング処理を施す。これにより、液晶表示部において、各液晶表示素子を構成する薄膜トランジスタが形成される。
【０１０９】
その後、上記までの工程により作成された構造体に対して、スパッタリング処理を施し、Ｃｒ，Ａｌ，Ｍｏ等の金属膜あるいは前記金属を主成分とする合金膜を成膜する。その後、写真製版技術により、前記金属膜（あるいは合金膜）に対してパターニングを行う。これにより、液晶表示部において、ドレイン電極、ソース電極およびソース配線を形成すると共に、電極端子部１５０においてメタルパッド部１３等を、同時に形成する。
【０１１０】
次に、上記までの工程により作成された構造体に対してプラズマＣＶＤを施し、ＳｉＮ等の絶縁膜を成膜する。当該絶縁膜は、液晶表示部においては、液晶層にＤＣ成分が印加されることを防ぐ保護膜として機能する一方、電極端子部１５０においては保護膜９となる。
【０１１１】
その後、端子部分作成のため、ゲート配線及びソース配線の一部が露出するように、保護膜９や絶縁膜８を部分的に除去する。同時に、たとえば図１０の構成の場合には、配線（３ｆ，３ｇ，３ｈ）の端子部分となる領域上方の保護膜９および絶縁膜８を部分的に除去する。最後に、スパッタリングにてＩＴＯを成膜し、写真製版技術を当該ＩＴＯに対して施す。これにより、液晶表示部において画素電極がパターニング形成されると共に、電極端子部１５０において導電性パターン部７および電極端子（５ａ，５ｂ）が形成される。また、ゲート配線及びソース配線の端子部分と接続する電極端子も形成される。
【０１１２】
なお、ドライバーＬＳＩ（６ｓ，６ｔ）の電極基板１への搭載、コート材１２の形成、などは、実施の形態１で説明した内容と同様である。したがって、ここでは、当該各記載の詳細は省略する。
【０１１３】
以上の製造方法を経て、本実施の形態に係る液晶表示装置の電極基板１上に構造体が形成される。なお、対向基板の製造方法や、上記構造体を有する電極基板１と対向基板とを重ね合わせて接着し液晶を注入する組立工程等については、周知事項であるので、ここでは説明を省略する。また、図７を用いた説明も本実施の形態で採用できる。
【０１１４】
なお、液晶表示装置において表示不良が発生した際の検査方法は、基本的に実施の形態１と同様である。
【０１１５】
本実施の形態では、たとえば図１０に示すように、入力側配線３ｇと導電性パターン７との間における、絶縁層（絶縁膜８＋保護膜９）内に、メタルパッド部１３が形成されている。当該構成において、電極基板１の裏面側からレーザーを照射する。すると、当該レーザー照射に起因して発生する熱により、入力側配線３ｇの金属が上層の絶縁膜８を突き破って、メタルパッド部１３と接触する。さらに、上記レーザー照射に起因した起因した熱により、入力側配線３ｇの金属およびメタルパッド部１３の金属が、上層の保護膜９を突き破って、導電性パターン部７と接触する。
【０１１６】
つまり、当該レーザー照射により、入力側配線３ｇと導電性パターン部７とが、メタルパッド部１３を介して短絡し、両者３ｇ，７を電気的に接続させることができる。図１１に、上記レーザー照射による生じるレーザー痕Ｒｚの様子を示す。当該レーザー痕Ｒｚの位置で、上記短絡が生じている。
【０１１７】
なお、入力側配線３ｇと導電性パターン部７との確実な導通を図るためには、レーザー照射を数回に分けて行うことが望ましい。また、オシロスコープなどを用いた、ドライバーＬＳＩ（６ｓ，６ｔ）への入力信号又は入力電源を測定する方法等は、実施の形態１と同様である。
【０１１８】
以上のように、本実施の形態に係る液晶表示装置では、電極基板１の電極端子部１５０に、ドライバーＬＳＩ（６ｓ，６ｔ）が配設されている。そして、電極端子部１５０において、ドライバーＬＳＩ（６ｓ，６ｔ）と接続された配線（３ｆ、３ｇ，３ｈ）が配設されている。そして、入力側配線（３ｆ、３ｇ）上方に、絶縁層（８，９）を介して、孤立パターンである導電性パターン部７が形成されている。さらに、本実施の形態では、導電性パターン部７と入力側配線（３ｆ，３ｇ）との間に存する絶縁層（８，９）内に配設された、メタルパッド部１３を、さらに備えている。
【０１１９】
したがって、入力側配線（３ｆ，３ｇ）と導電性パターン部７との間の距離が大きくなったとしても（換言すれば、絶縁層（８，９）の層厚が厚くなったとしても）、途中にメタルパッド部１３が配設されているので、確実に、導電性パターン部７と入力側配線（３ｆ，３ｇ）とのレーザー照射による短絡を実現できる。
【０１２０】
なお、メタルパッド部１３が配設されていることや、入力側配線（３ｆ，３ｇ）と導電性パターン部７との間に存する絶縁層の膜厚の相違等を除けば（つまり、入力側配線（３ｆ，３ｇ）と絶縁膜８との積層順が逆である以外は）、実施の形態１と実施の形態２とは、同様の構成、検査方法が採用されている。したがって、本実施の形態においても、実施の形態１で説明した効果は、当然奏させる。
【０１２１】
＜実施の形態３＞
本実施の形態では、実施の形態１，２で説明したドライバーＬＳＩの検査の際に、測定用ＦＰＣを用いることを特徴とする。つまり、実施の形態１，２では、検査の際に、測定機器のプローブなどを直接導電性パターン部に接続させていた。これに対して、本実施の形態では、検査の際に、測定用ＦＰＣを介して、測定機器と導電性パターン部とを接続している。
【０１２２】
図１２は、電極端子部１２０，１５０において測定用ＦＰＣ１９が実装された様子を示す平面図である。図１２に図示されている導電性パターン部（７ａ〜７ｆ）の配設形態は、図５で図示したものと同じである。
【０１２３】
ここで、各入力側配線（３ａ〜３ｆ）は、導電性パターン部（７ａ〜７ｆ）より下層に配設されている。したがって、図１２では、当該入力側配線（３ａ〜３ｆ）の輪郭は、点線にて表示している。また、各導電性パターン部（７ａ〜７ｆ）の大部分には、測定用ＦＰＣ１９が搭載される。したがって、図１２では、当該ＦＰＣ１０が搭載される領域の導電性パターン部（７ａ〜７ｆ）の輪郭は、点線にて図示している。さらに、導電性パターン部（７ａ〜７ｆ）に対面する側において、測定用ＦＰＣ１９には複数の端子部が配設されている。したがって、図１２において、当該各端子の輪郭を、一点鎖線で図示をしている。
【０１２４】
実施の形態１，２で説明したように、レーザー照射により所定の入力側配線（３ａ〜３ｆ）と、当該入力側配線（３ａ〜３ｆ）の上方に存する導電性パターン部（７ａ〜７ｆ）とを電気的に接続させる。その後、図１２に示すように、導電性パターン部（７ａ〜７ｆ）上に、測定用ＦＰＣ１９を実装される。ここで、導電性パターン部（７ａ〜７ｆ）に測定用ＦＰＣ１９を接続する方法は、実施の形態１で説明した、ＦＰＣ１０を電極端子５ｂに接続する方法と同様である。
【０１２５】
上記測定用ＦＰＣ１９の実装後、ドライバーＬＳＩの検査に際して、当該測定用ＦＰＣ１９の先端にコネクタ接続を行い、その末端をオシロスコープ又はディジタルマルチメータなどの測定機器に接続させる。つまり、測手用ＦＰＣ１９の一方の端子は導電性パターン部７に接続され、他方の端子は測定機器に接続される。
【０１２６】
当該接続後、測定機器を用いてまた測定用ＦＰＣ１９を介して、ドライバーＬＳＩへの入力信号又は入力電源を測定し、不良原因を究明する。
【０１２７】
以上のように、本実施の形態では、導電性パターン部（７ａ〜７ｆ）に測定用ＦＰＣ１９を実装し、当該測定用ＦＰＣ１９を介して、ドライバーＬＳＩの電気測定を行う。したがって、当該ドライバーＬＳＩの電気測定を、遠隔より容易に実施することが可能となる。
【０１２８】
ここで、図５を用いて説明したように、導電性パターン部（７ａ〜７ｆ）は、所定の方向に、等ピッチ間隔で配列されていることが、本実施の形態では好ましい。たとえば、図１２の構成例では、導電性パターン部（７ａ〜７ｆ）は、図面横方向に等ピッチ間隔で配列されている。
【０１２９】
一般的に、ＦＰＣの端子は、等間隔に配設されている。したがって、導電性パターン部（７ａ〜７ｆ）を等ピッチ間隔で配列させることにより、測定用ＦＰＣ１９に配設されている各端子を、各導電性パターン部（７ａ〜７ｆ）上に、容易に接続させることができる。
【０１３０】
なお、実施の形態１に係る液晶表示装置の導電性パターン部配設領域付近の構成を、図１３の平面図に示す。また、実施の形態２に係る液晶表示装置の導電性パターン部配設領域付近の構成を、図１４の平面図に示す。ここで、図１３のＥ−Ｆ断面の構成が図１であり、図１４のＧ−Ｈ断面の構成が図１０である。また、図１３，１４では、電極端子部のみでならず、液晶表示部Ｄも一部図示されている。図１，１０，１３，１４の構成では、ドライバーＬＳＩ（６ｓ，６ｔ）間を接続する各配線３ｇ上方に導電性パターン部７（または、導電性パターン部７とメタルパッド部１３）が配設されている。
【０１３１】
また、実施の形態１ないし２においては、液晶表示装置を例にして説明した。しかし、表示部と接続された電極端子部が形成された基板上にドライバーＬＳＩが実装されている場合には、たとえば複数の発光素子が形成された表示部を有するＥＬ（エレクトロ・ルミネセンス）表示装置においても、本発明を同様に適用することができる。
【符号の説明】
【０１３２】
１  電極基板、３ａ〜３ｈ  配線、３Ｂ  分岐配線部、６ｓ，６ｔ  ドライバーＬＳＩ、７，７ａ〜７ｆ  導電性パターン部、８  絶縁膜、９  保護膜、１０  ＦＰＣ、１２  コート材、１３  メタルパッド部、１９  測定用ＦＰＣ、１２０，１５０  電極端子部、Ｄ１  第一の配線幅、Ｄ２  第二の配線幅、Ｒｚ  レーザー痕。
【図１】
2011008051.tif 000003
【図２】
2011008051.tif 000004
【図３】
2011008051.tif 000005
【図４】
2011008051.tif 000006
【図５】
2011008051.tif 000007
【図６】
2011008051.tif 000008
【図７】
2011008051.tif 000009
【図８】
2011008051.tif 000010
【図９】
2011008051.tif 000011
【図１０】
2011008051.tif 000012
【図１１】
2011008051.tif 000013
【図１２】
2011008051.tif 000014
【図１３】
2011008051.tif 000015
【図１４】
2011008051.tif 000016