(57)【要約】【課題】高精度電流検出手段を１チップのＬＳＩで実現する。【解決手段】電流検出手段の一端を電圧増幅手段およびアナログ／デジタル変換手段のアナログ系電源またはアナログ系仮想的接地電位に接続し、電圧増幅手段の電源，仮想的接地電位間に所定の電圧を供給する電源供給手段を設ける。【効果】高精度な電流検出が可能となり、その結果高精度電流制御が可能となり、より滑らかな電動アクチュエータ制御が可能となり快適で高度な電子制御が可能となる。【選択図】  図１
2011012964.tif 000002
【特許請求の範囲】
【請求項１】
電流検出手段と電圧増幅手段を有し、
該電流検出手段の一端を電圧増幅手段のアナログ系電源またはアナログ系仮想的接地電位に接続し、
該アナログ系電源，該アナログ系仮想的接地電位間に所定の電圧を供給する電源供給手段を有し、
単一の半導体基板の一部分を酸化膜で他の部分から絶縁し、該電圧増幅手段および他の部分から絶縁した一部分に形成し、
該電流検出手段の出力電圧を該電圧増幅手段で増幅することを特徴とする電流検出装置。
【請求項２】
請求項１記載の電流検出装置であって、
前記他の部分から絶縁した一部分にアナログ／デジタル変換手段を形成し、
該アナログ／デジタル変換手段が前記該アナログ系電源，前記アナログ系仮想的接地電位により動作することを特徴とする電流検出装置。
【請求項３】
請求項１記載の電流検出装置であって、
前記酸化膜で他の部分から絶縁した基板の裏面基板を前記電流検出手段の一端に接続したことを特徴とする電流検出装置。
【請求項４】
請求項１記載の電流検出装置であって、
負荷に電流を供給する出力駆動半導体素子を有し、
前記電圧増幅手段の出力により該出力駆動半導体素子を制御することを特徴とする電流検出装置。
【請求項５】
請求項２記載の電流検出装置であって、
負荷に電流を供給する半導体素子を有し、
前記アナログ／デジタル変換手段の出力により半導体素子を制御することを特徴とする電流検出装置。
【請求項６】
請求項１乃至２記載の電流検出装置であって、
前記電流検出手段はハイサイド側の出力駆動半導体素子に付加されていることを特徴とする電流検出装置。
【請求項７】
請求項６記載の電流検出装置と、
電源を開閉するリレーとを有し、
前記電圧増幅手段の出力により該リレーを遮断することを特徴とする制御システム。
【請求項８】
請求項６記載の電流検出装置と、
電源を開閉するリレーとを有し、
前記アナログ／デジタル変換手段の出力により該リレーを遮断することを特徴とする制御システム。
【請求項９】
請求項４または５において、
前記電流検出手段，前記電圧増幅手段，前記アナログ／デジタル変換手段，前記出力駆動半導体素子が同一の半導体チップに形成されていることを特徴とする電流検出装置。
【請求項１０】
請求項４または５において、
前記出力駆動半導体素子がリニアソレノイドを駆動し、該リニアソレノイドから出力された油圧が変速機に設けられたクラッチおよびブレーキを作動させることを特徴とする電流検出装置。
【請求項１１】
請求項４または５において、
前記出力駆動半導体素子がモータを駆動することを特徴とする電流検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電流検出装置およびこれを用いた制御システムにかかり、特に高い精度で電流検出が可能な電流検出装置およびこれを用いた制御システムに関する。
【背景技術】
【０００２】
各種制御対象が電子制御されるに従って、電気信号を機械的運動や油圧に変換するためにモータやソレノイドなどの電動アクチュエータが広く用いられるようになっている。これらの電動アクチュエータ高精度に制御するためには、高精度な電流検出が必須である。また、故障時に焼損などを防ぐためには過電流を検出して保護することも求められる。
【０００３】
一方、近年の半導体技術の進歩に伴って、これらの電子制御に必要な回路を集積化して１チップのＬＳＩで実現することも行われてきている。
【０００４】
ＧＮＤコモンの回路構成で過電流を検出するためには、電源に近いハイサイド側に電流検出機能を設ける必要があるが、増幅回路のＣＭＲＲ（コモンモード除去比）が有限であることから、電源電圧の変動により発生する電流検出誤差が問題となる。数ｍＶ〜数十ｍＶオーダのシャント抵抗両端の電位差を数Ｖのコモンモード電圧変動のある環境で増幅、検出するのは極めて困難なことである。オペアンプ自身のＣＭＲＲは極めて高く設計されているが、周辺に使われる抵抗器の精度により増幅回路のＣＭＲＲは大幅に悪化する。またさらに、電動アクチュエータに流す電流（相電流）を検出する際には、出力端の電圧が大きく変動するため、ハイサイド側での電流検出以上に高精度化のためには特別な技術を要する。
【０００５】
この電圧の変動による電流検出誤差を防ぐためには、特許文献１（特開２００４−２２８２６８号公報）や特許文献２（特開２００７−２７２１６号公報）に示されるカレントトランスにより絶縁しながら電流を取り出す方法，抵抗（シャント抵抗）の両端に電流に比例して発生する電位差を特許文献３（特開平３−１０８９０７号公報）や特許文献４（特開平４−１８９００６号公報）に示される絶縁アンプにより増幅して取り出す方法，特許文献５（特開２００２−１２８２９０号公報）に示される電源電圧に対してグランド電位を一定に保った増幅回路で増幅して取り出す方法などがある。
【０００６】
また、電流検出方法に関して、特許文献６（特開２００６−２０３４１５号公報）によればセンスＭＯＳによって分流した電流を検出することで、シャント抵抗での損失、即ち発熱を削減する方法が提供されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−２２８２６８号公報
【特許文献２】特開２００７−２７２１６号公報
【特許文献３】特開平３−１０８９０７号公報
【特許文献４】特開平４−１８９００６号公報
【特許文献５】特開２００２−１２８２９０号公報
【特許文献６】特開２００６−２０３４１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以上述べた方法は、電流の高精度検出に関して優れた方法である。しかし、近年の半導体技術の進歩を享受して、これらの電子制御に必要な回路を集積化して１チップのＬＳＩで実現する上で更なる考慮が望まれる。特許文献１に示される方法では、電源電圧，入力電圧でも差動動作が可能なレールトゥレール増幅器、または電源電圧を上回る入力電圧でも差動動作が可能な増幅器で構成する必要があるため、増幅器の回路が複雑となり回路面積が増加する可能性がある。特許文献２，３に示されるカレントトランスを１チップのＬＳＩで実現するのは実用的でなく、特許文献４，５に示される絶縁トランスも内部にトランスを有しており１チップのＬＳＩで実現するのは実用的ではない。また、特許文献６のグランの電位を一定に保つ方法も、個別部品では実現可能であるが、１チップのＬＳＩで実現することについては考慮されていない。またさらに、相出力電流を計測する場合には半導体素子のスイッチング動作により動作電位が大幅に変動するため、対応することが困難となる。
【０００９】
そこで本発明では、高精度電流検出手段を１チップのＬＳＩで実現することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために本発明では以下の手段を講じる。
（１）電流検出手段の一端を電圧増幅手段およびアナログ／デジタル変換手段のアナログ系電源またはアナログ系仮想的接地電位に接続し、電圧増幅手段の電源，仮想的接地電位間に所定の電圧を供給する電源供給手段を設ける。
（２）電流検出手段の出力電圧を電圧増幅手段で増幅し、増幅した信号をアナログ／デジタル変換手段でデジタル信号に変換する。
（３）単一の半導体基板の内一部分を酸化膜で他の部分から絶縁し、電圧増幅手段およびアナログ／デジタル変換手段を他の部分から絶縁した一部分に形成する。
（４）さらに望ましくは、前記酸化膜で他の部分から絶縁した基板の裏面基板を電流検出手段の一端に接続する。
【発明の効果】
【００１１】
以上述べたように本発明によれば、高精度な電流検出が可能となり、その結果高精度電流制御が可能となり、より滑らかな電動アクチュエータ制御が可能となり快適で高度な電子制御が可能となる。また、制御システムの主要部を集積化し同一のＳＯＩ基板１００化することにより制御システムを小型化することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の基本的実施例。
【図２】図１の実施例の動作。
【図３】チップ上の実装方法の実施例。
【図４】グランドとの間の浮遊容量の説明図。
【図５】アナログ系電源ＶＡＣＣを電流検出手段３の一端の電位に接続した実施例。
【図６】図５の実施例の動作。
【図７】ハイサイドドライバー１に電流検出手段３をもうけた実施例。
【図８】センスＭＯＳを用いた実施例。
【図９】シャント抵抗３１による電圧降下を補償した実施例。
【図１０】電源供給手段１１（レギュレータ）の実施例。
【図１１】増幅手段１２の実施例。
【図１２】増幅手段１２の出力をレベルシフトして出力する実施例。
【図１３】レベルシフト手段４の実施例。
【図１４】相電流経路に電流検出手段３を挿入した実施例。
【図１５】図１４の実施例の動作。
【図１６】相電流経路に電流検出手段３を挿入した実施例。
【図１７】図１６の実施例の動作。
【図１８】アイソレータ４０の実施例（差動）。
【図１９】アイソレータ４０の実施例（差動）。
【図２０】アイソレータ４０の実施例（シングルエンド）。
【図２１】電源供給手段１１（チャージポンプ）の実施例。
【図２２】制御システムの実施例。
【図２３】オートマチックトランスミッション制御システムの実施例。
【図２４】直流ブラシレスモータ制御システムの実施例。
【発明を実施するための形態】
【００１３】
以下図に従い、本発明の実施例について説明を加える。
【実施例１】
【００１４】
図１は本発明の基本的な実施例で、電流検出のための増幅手段１２およびアナログ／デジタル変換手段１３のアナログ系仮想的接地電位ＶＡＧを電流検出手段３の一端の電位に接続した実施例である。さらに、増幅手段１２およびアナログ／デジタル変換手段１３を動作させるために、アナログ系電源ＡＶＣＣとアナログ系仮想的接地電位ＶＡＧ間に所定の電圧を供給する電源供給手段１１を設けている。本実施例によれば、図２に示すように電流検出手段１３中のシャント抵抗両端の電圧にコモンモード成分が含まれないため、コモンモード成分による電流検出値に対する誤差の発生を防ぐことができる。
【００１５】
最後にＶＡＧを基準とした信号はレベルシフト手段４によりＧＮＤ電位を基準とした信号レベルに変換される。本実施例でデジタル信号に変換された後にレベルシフト手段４により信号レベルを変換しているのは、レベル変換に伴う電圧誤差の影響を受けないためである。ただしアナログ信号であっても、増幅手段１２で十分な振幅に増幅され、レベル変換に伴う電圧誤差が許容できる場合にはアナログ信号のままレベル変換することも可能である。アナログ信号のままレベル変換する実施例は図１２，図１３に示す。
【００１６】
図３はチップ上の実装方法の実施例である。半導体基板の中央に絶縁体層１０２を有するＳＯＩ（Silicon on Insulator）基板に絶縁体層１０１で囲まれた領域１０を形成し、この領域１０に増幅手段１２およびアナログ／デジタル変換手段１３を形成する。
【００１７】
さらに領域１０の裏面の半導体基板１０３を図１の実施例のアナログ系仮想的接地電位ＶＡＧに接続することが望ましい。半導体基板１０３をアナログ系仮想的接地電位ＶＡＧに接続しない場合には、図４に示すようにアナログ系電源ＶＡＣＣ，アナログ系仮想的接地電位ＶＡＧ、その他の配線とグランドとの間の浮遊容量Ｃｓ１，Ｃｓ２，Ｃｓ３により増幅手段１２およびアナログ／デジタル変換手段１３の各部の電位が電流検出手段３の一端の電位に追従しなくなる。その結果、コモンモード電圧が発生し、コモンモード成分による電流検出値に対する誤差が発生する。そこで図１に示すように領域１０の裏面の半導体基板１０３を図１の実施例のアナログ系仮想的接地電位ＶＡＧに接続することにより、浮遊容量Ｃｓ１，Ｃｓ２，Ｃｓ３による静電結合を除去し、コモンモード成分による電流検出値に対する誤差を防止する。
【実施例２】
【００１８】
図５は本発明の基本的な実施例で、電流検出のための増幅手段１２およびアナログ／デジタル変換手段１３のアナログ系電源ＶＡＣＣを電流検出手段３の一端の電位に接続した実施例である。本実施例によれば、図６に示すように電流検出手段１３中のシャント抵抗両端の電圧にコモンモード成分が含まれないため、コモンモード成分による電流検出値に対する誤差の発生を防ぐことができる。
【００１９】
さらに領域１０の裏面の半導体基板１０３を図５の実施例のアナログ系電源ＶＡＣＣに接続することが望ましい。
【００２０】
図１と図５のどちらの実施例を選択するかは、どちらの実施例のほうが電源供給手段１１をより容易に実現できるかに依存する。
【００２１】
アナログ系電源ＡＶＣＣとアナログ系仮想的接地電位ＶＡＧの両方とも、外部から供給される電源電圧、例えばバッテリ電圧ＶＢとグランド電位ＧＮＤの間にあるのならば、電源供給手段１１ではバッテリ電圧ＶＢとグランド電位ＧＮＤを分圧してアナログ系電源ＡＶＣＣとアナログ系仮想的接地電位ＶＡＧを生成することができる。もし図１と図５の何れかの実施例が上記条件に合致する場合には電源供給手段１１を容易に実現できるため、その実施例を採用すべきである。この場合、電源供給手段１１は、自身と負荷となる増幅手段１２およびアナログ／デジタル変換手段１３の間で電圧を分圧させるレギュレータで実現できる。
【００２２】
もし、図１と図５の何れもが上記条件に合致しない場合には、実現手段が複雑になるが電源供給手段１１としてチャージポンプを用いた昇圧電源または負電圧電源などを用いればよい。
【実施例３】
【００２３】
ハイサイド側の半導体素子１に電流検出手段３をもうけた実施例を図７に示す。この場合には、図１の実施例によるとＶＡＣＣ＞ＶＢとなるため、ＶＡＣＣを生成するために電源供給手段１１としてチャージポンプが必要となるが、図５の実施例によればＶＢ＞ＶＡＣＣ＞ＶＡＧ＞ＧＮＤとすることができるため、電源供給手段１１としてレギュレータで実現できる。
【００２４】
なお本実施例では、半導体素子１をオフとしたときに誘導性負荷に流れる還流電流はダイオードではなく半導体素子２に流すことで損失を削減し、効率を向上させるだけでなく、発熱を削減して機器の小型化も図るものである。この場合、半導体素子２には負電圧が印加されるため、ラッチアップを防ぐために半導体素子２はＳＯＩによる絶縁が必須となる。即ち、領域１０をＳＯＩにより絶縁する本発明による方法と、半導体素子２をＳＯＩにより絶縁して還流電流を流すことで損失を低減させる方法は親和性が良いアプローチであることがわかる。
【実施例４】
【００２５】
電流検出手段３としては電流が流れる経路にシャント抵抗を挿入して、シャント抵抗の両端の電圧を測ることが一般的であるが、図８では大きな半導体素子１と並列に小さな半導体素子１′を並列接続し、小さな半導体素子１′の電流経路に挿入したシャント抵抗３１の両端の電圧を測る実施例を示している。この場合、半導体素子１と小さな半導体素子１′に流れる電流は両者のオン抵抗の逆比、即ち面積比に比例する。従って、半導体素子１′の面積を半導体素子１に比べて十分小さくすればシャント抵抗３１に流れる電流も小さくでき、シャント抵抗３１での電圧降下による損失も削減できる。また、シャント抵抗３１は計測精度を高めるためには高精度な抵抗器を用いる必要があるが、流れる電流を小さくすることでより安価な容量の小さな抵抗器を用いることができる上、発熱による温度上昇を抑えることで抵抗の温度係数による計測誤差を小さくすることもできる。
【実施例５】
【００２６】
図９はさらにシャント抵抗３１による電圧降下による電流計測誤差を防ぐための実施例である。図８の実施例では半導体素子１のＶＢ側の端子電圧はＶＢであるのに対して、半導体素子１′のＶＢ側の端子電圧はＶＢよりもシャント抵抗３１の電圧降下分低い電位となる。即ち、半導体素子１と半導体素子１′に流れる電流費は両者のオン抵抗の逆比ではなく、半導体素子１′に流れる電流がシャント抵抗３１の電圧降下分小さくなる。そこで、図９ではオペアンプ３２により半導体素子１′のＶＢ側の端子電位をＶＢと同電位に保つことができ半導体素子１と半導体素子１′に流れる電流費は両者のオン抵抗の逆比とすることができる。なお、オペアンプ３２はＶＢより高い電圧を出力する必要があるため、ＶＢより高い電源を必要とするが、半導体素子１に面積削減が可能なＮチャンネルのＭＯＳ−ＦＥＴを用いる場合には駆動するためにＶＢより高い昇圧電源が必須で、この電源を使用することができる。
【実施例６】
【００２７】
図１０は電源供給手段１１としてのレギュレータの実施例である。ＶＢとＶＡＧとの電位差を抵抗器Ｒ１とＲ２で分圧してオペアンプＯＰ１で基準電圧Ｖｒｅｆと比較し分圧した電圧とＶｒｅｆが等しくなるようにトランジスタＴｒ１を制御する。従って、
ＶＢ−ＶＡＧ＝Ｖｒｅｆ・（Ｒ１＋Ｒ２）／Ｒ１
という関係となる。
【実施例７】
【００２８】
図１１は増幅手段１２の実施例で、典型的な差動増幅回路である。出力電圧Ｖｏは次式で与えられる。
【００２９】
Ｖｏ＝（Ｖｐ−Ｖｎ）・Ｒｆ／Ｒｉ＋Ｖｂｉａｓ
なお、ＶｂｉａｓはＶｏがオペアンプ１２０の動作電圧範囲、即ちＶＡＣＣとＶＡＧの間になるように調整するためのものである。
【実施例８】
【００３０】
図１２は増幅手段１２の出力をレベルシフト手段４でレベルシフトして出力する実施例である。レベルシフト手段４も図１３に示すように典型的な差動増幅回路で実現することができる。なお、オペアンプ４０はＧＮＤとＶＢまたは望ましくはＶＣＣで動作する。この場合も、図１１と同様に出力電圧Ｖｏ′は次式で与えられる。
【００３１】
Ｖｏ′＝（Ｖｏ−ＶＡＧ）・Ｒｆ′／Ｒｉ′＋Ｖｂｉａｓ′
なお、Ｖｂｉａｓ′はＶｏ′がオペアンプ４０の動作電圧範囲、即ちＶＢまたはＶＣＣとＧＮＤの間になるように調整するためのものである。
【実施例９】
【００３２】
図１４は相電流経路に電流検出手段３を挿入し、電流検出手段３の上流側の電位をＶＡＣＣとした実施例である。また、図１６は相電流経路に電流検出手段３を挿入し、電流検出手段３の下流側の電位をＶＡＧとした実施例である。この場合、電流検出手段３の電位は高いときにはＶＢ、半導体素子２を介して還流させる場合にはＧＮＤ電位よりも下がり、各部の電位は図１５，図１７に示すように変動する。
【００３３】
そのため、ＶＡＣＣ，ＶＡＧはＶＢとＧＮＤの間に収まらないため、どちらの場合も電源供給手段１１としてチャージポンプを用いた昇圧電源または負電圧電源が必要となる。また、レベルシフト手段４として絶縁しながら信号を伝送させられるアイソレータ４０を用いることも考えられる。また、図１３に示すレベルシフト手段４を用いることも可能である。
【実施例１０】
【００３４】
図１８，図１９はアイソレータ４０の実施例である。なお、アイソレータ４０の実現手段については既に発明者らによって（特許文献８）特開２００６−６４５９６号公報により開示されている。領域１０内で入力された信号はドライバ４１，４２を駆動しキャパシター４３，４４を介して、領域１０の外側にあるレシーバ４５に差動入力され、領域１０の外側にあるＧＮＤ基準の信号に変換される。キャパシター４３，４４は図１９に示すように絶縁物１０４，１０５により周囲を囲まれて絶縁物１０６，１０７を間に挟んで形成されている。
【実施例１１】
【００３５】
図１８は信号を差動で伝送しているが、図２０に示すように信号をシングルエンドで伝送することも可能である。なお、他の経路で十分な結合容量が確保できるのならキャパシター４４は省略することができる。
【実施例１２】
【００３６】
図２１はチャージポンプを用いた電源供給手段１１の実施例である。領域１０の外側にあるクロック信号源１１０によりドライバ１１１は駆動され、キャパシター１１２を介して領域１０の内側に伝送された後、ダイオードＤ１，Ｄ２により倍電圧整流され、ＶＡＧに対して正の電位を有するＶＡＣＣを生成する。なお、ここでキャパシター１１３は信号の帰路であるが、他の経路で十分な結合容量が確保できるのならキャパシター１１３は省略することができる。またダイオードＤ１，Ｄ２により倍電圧整流された後、レギュレータを介すことでＶＡＣＣを安定化することも可能であり、むしろ動作の安定化のためには望ましい。
【実施例１３】
【００３７】
図２２は本発明を用いた制御システムの実施例である。制御機能６により半導体素子１，２がＯＮ／ＯＦＦ動作し、アクチュエータ５に電流を供給する。アクチュエータ５に流れる電流は電流検出手段３により検出され、増幅回路１２，アナログ／デジタル変換器１３で変換された後レベルシフト手段４でレベルシフトされて制御機能６に入力される。制御機能６では電流検出手段３により検出されたアクチュエータ５に流れる電流が目標電流となるようにフィードバック制御をする。本実施例によれば、半導体素子１，２，電流検出手段３，増幅回路１２，アナログ／デジタル変換器１３，レベルシフト手段４を集積化して同一のＳＯＩ基板１００とすることが可能なので制御システムを小型化することができる。さらに制御機能６も同一のＳＯＩ基板１００に実装すればさらに制御システムを小型化することができる。
【００３８】
さらにアナログ／デジタル変換器１３変換された後レベルシフト手段４でレベルシフトされた信号で電源ＶＢを開閉するＲＬを制御し、過電流が検出されたときにはＲＬを遮断すれば、過電流保護のための電流検出と制御のための電流検出とを兼ねさせることができ、コスト削減，小型化に寄与することができる。
【００３９】
なお、制御機能６は全て固定論理によるハードウェアにより実現することも、プログラム制御によるマイクロプロセッサにより実現することも可能である。
【実施例１４】
【００４０】
図２３はオートマチックトランスミッション制御システムの実施例である。エンジンからの駆動出力はオートマチックトランスミッション７の入力軸に加えられ、トルクコンバータ７００を介して変速機７０１に伝えられ、変速機７０１からの駆動出力は駆動軸を介して作動ギアを介して車輪に伝えられる。
【００４１】
制御機能６により半導体素子１，２がＯＮ／ＯＦＦ動作し、リニアソレノイド５−１〜５−ｎが駆動される。リニアソレノイド５−１〜５−ｎは入力軸によりより駆動される油圧ポンプ７０からの油圧を供給されてクラッチＣ１〜Ｃｎに加えられる油圧を制御する。リニアソレノイド５−１〜５−ｎからクラッチＣ１〜Ｃｎに加えられる油圧はリニアソレノイド５−１〜５−ｎに流す電流によって制御することができる。制御機能６にはエンジン回転数センサ８１，シフトレバー位置センサ８２，アクセルペダル位置センサ８３，水温センサ８４などからの信号が入力されている。以上のようにして制御機能６はエンジン回転数センサ８１，シフトレバー位置センサ８２，アクセルペダル位置センサ８３，水温センサ８４などからの信号に基づき、クラッチＣ１〜Ｃｎの締結状態を制御すること走行状態にあった適切な変速比を設定する。さらに電流検出手段３により検出されるリニアソレノイド５−１〜５−ｎに流れる電流を目標値となるようにフィードバック制御することにより、シフトショックのない滑らかな動作を実現する。
【００４２】
以上のべた実施例によれば、精度の高い電流制御によりよりシフトショックのない滑らかな動作を実現することができる。また、図２３に示す実施例同様に制御回路を同一のＳＯＩ基板１００に集積化できるため制御システムを小型化することができる。また、クラッチＣ１〜Ｃｎの繊細な制御によりシフトショックの軽減だけでなく、オートマチックトランスミッション７に加わる機械的応力を軽減することができ、オートマチックトランスミッション７自体の小型軽量化も可能となる。
【実施例１５】
【００４３】
図２４は直流ブラシレスモータ５の制御システムの実施例である。制御機能６により電流検出手段３により検出される直流ブラシレスモータ５の各相に流れる電流を目標値となるようにフィードバック制御することにより、より高精度で滑らかなモータ制御が可能となる。また、図２３に示す実施例同様に制御回路を同一のＳＯＩ基板１００に集積化できるため制御システムを小型化することができる。また、モータ５により電動パワーステアリング，電動ブレーキなどを駆動することにより電動パワーステアリング，電動ブレーキ制御システムを小型化できるだけでなく、より細やかな電流制御が可能となり、より快適な乗り心地を実現することができる。
【符号の説明】
【００４４】
１，２  半導体素子
３  電流検出手段
４  レベルシフト手段
５  モータ
８  ステアリングホイール
９  トルクセンサ
１２  増幅手段、
３１  シャント抵抗
１０１，１０２  絶縁体層
１０３  半導体基板
【図１】
2011012964.tif 000003
【図２】
2011012964.tif 000004
【図３】
2011012964.tif 000005
【図４】
2011012964.tif 000006
【図５】
2011012964.tif 000007
【図６】
2011012964.tif 000008
【図７】
2011012964.tif 000009
【図８】
2011012964.tif 000010
【図９】
2011012964.tif 000011
【図１０】
2011012964.tif 000012
【図１１】
2011012964.tif 000013
【図１２】
2011012964.tif 000014
【図１３】
2011012964.tif 000015
【図１４】
2011012964.tif 000016
【図１５】
2011012964.tif 000017
【図１６】
2011012964.tif 000018
【図１７】
2011012964.tif 000019
【図１８】
2011012964.tif 000020
【図１９】
2011012964.tif 000021
【図２０】
2011012964.tif 000022
【図２１】
2011012964.tif 000023
【図２２】
2011012964.tif 000024
【図２３】
2011012964.tif 000025
【図２４】
2011012964.tif 000026