(57)【要約】【課題】本発明は、ヒステリシスコンパレータの出力信号に従ってインダクタ電流が制御されるインダクタが入力段に構成されていても、出力電圧を安定させることができる、電圧変換装置の提供を目的とする。【解決手段】ヒステリシスコンパレータ２２と、コンパレータ２２の出力信号に従って駆動されるスイッチング素子Ｑと、入力電圧Ｖｉｎが入力される電圧入力端子１とスイッチング素子Ｑとの間に直列に設けられたインダクタ２６とを備え、インダクタ２６に流れるインダクタ電流をスイッチング素子Ｑの駆動により制御することによって、入力電圧Ｖｉｎを電圧変換した出力電圧Ｖｏｕｔを生成する電圧変換装置であって、出力電圧Ｖｏｕｔの直流成分をコンパレータ２２の反転入力端子側にフィードバックし、インダクタ電流の大きさに対応する電圧の交流成分をコンパレータ２２の非反転入力端子側にフィードバックする、ことを特徴とする、電圧変換装置。【選択図】図１
2011083049.tif 000002
【特許請求の範囲】
【請求項１】
ヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力信号に従って駆動されるスイッチング素子と、
入力電圧が入力される電圧入力端子と前記スイッチング素子との間に直列に設けられたインダクタとを備え、
前記インダクタに流れるインダクタ電流を前記スイッチング素子の駆動により制御することによって、前記入力電圧を電圧変換した出力電圧を生成する電圧変換装置であって、
前記出力電圧の直流成分を前記ヒステリシスコンパレータの第１の入力端子側にフィードバックする第１のフィードバック回路と、
前記インダクタ電流の大きさに対応する電圧の交流成分を前記ヒステリシスコンパレータの第２の入力端子側にフィードバックする第２のフィードバック回路とを備えることを特徴とする、電圧変換装置。
【請求項２】
前記第２のフィードバック回路が、前記インダクタに接続されたＲＣ回路網を有し、
前記ＲＣ回路網が、前記交流成分を検出する、請求項１に記載の電圧変換装置。
【請求項３】
前記ＲＣ回路網が、
前記インダクタに直列に接続された抵抗と、該抵抗と前記インダクタとの間に一端が接続され且つ前記第２の入力端子側に他端が接続されるキャパシタとを有する、請求項２に記載の電圧変換装置。
【請求項４】
前記抵抗が、前記電圧入力端子と前記インダクタとの間に直列に設けられる、請求項３に記載の電圧変換装置。
【請求項５】
前記ＲＣ回路網が、
抵抗と第１のキャパシタとの直列回路と、該抵抗と前記第１のキャパシタとの間に一端が接続され且つ前記第２の入力端子側に他端が接続される第２のキャパシタとを有し、
前記直列回路が、前記インダクタに並列に接続された、請求項２に記載の電圧変換装置。
【請求項６】
前記第１のキャパシタの静電容量と前記抵抗の抵抗値とを積算した積算値が、前記インダクタのインダクタンスを前記インダクタの抵抗分の抵抗値で除算した除算値に等しい、請求項５に記載の電圧変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子の駆動によって入力電圧を電圧変換した出力電圧を生成する電圧変換装置に関する。
【背景技術】
【０００２】
従来、インダクタが出力側に設けられたヒステリシススイッチングレギュレータが知られている（例えば、特許文献１の図２ｂ及び図３参照）。特許文献１の開示内容によれば、ＡＣ結合を利用したレギュレータによって、出力電圧に生じたエラーの低減が図られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１５９３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、出力側にインダクタがあるタイプのヒステリシススイッチングレギュレータについて記載された特許文献１の開示技術では、入力側にインダクタがあるタイプの電圧変換装置の出力電圧の安定化を図ることができない。すなわち、入力側にインダクタがあるタイプの電圧変換装置の場合、特許文献１の開示技術と同様に、出力側をＡＣ結合を利用してフィードバックを行っても、出力電流の連続性が特許文献１に開示されたヒステリシススイッチングレギュレータと相違するため、出力電圧を安定化させることが難しい。
【０００５】
そこで、本発明は、ヒステリシスコンパレータの出力信号に従ってインダクタ電流が制御されるインダクタが入力段に構成されていても、出力電圧を安定させることができる、電圧変換装置の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係る電圧変換装置は、
ヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力信号に従って駆動されるスイッチング素子と、
入力電圧が入力される電圧入力端子と前記スイッチング素子との間に直列に設けられたインダクタとを備え、
前記インダクタに流れるインダクタ電流を前記スイッチング素子の駆動により制御することによって、前記入力電圧を電圧変換した出力電圧を生成する電圧変換装置であって、
前記出力電圧の直流成分を前記ヒステリシスコンパレータの第１の入力端子側にフィードバックする第１のフィードバック回路と、
前記インダクタ電流の大きさに対応する電圧の交流成分を前記ヒステリシスコンパレータの第２の入力端子側にフィードバックする第２のフィードバック回路とを備えることを特徴とするものである。
【発明の効果】
【０００７】
本発明によれば、ヒステリシスコンパレータの出力信号に従ってインダクタ電流が制御されるインダクタが入力段に構成されていても、出力電圧を安定させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明に係る電圧変換装置の第１の実施形態であるヒステリシスコンパレータ型ＤＣ−ＤＣコンバータ１０の構成を示すブロック図である。
【図２】本発明に係る電圧変換装置の第２の実施形態であるヒステリシスコンパレータ型ＤＣ−ＤＣコンバータ２０の構成を示すブロック図である。
【図３】本発明に係る電圧変換装置の第３の実施形態であるヒステリシスコンパレータ型ＤＣ−ＤＣコンバータ３０の構成を示すブロック図である。
【図４】ＤＣ−ＤＣコンバータ１０の動作シミュレーションの波形図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら、本発明を実施するための形態の説明を行う。図１は、本発明に係る電圧変換装置の第１の実施形態であるヒステリシスコンパレータ型ＤＣ−ＤＣコンバータ１０の構成を示したブロック図である。ＤＣ−ＤＣコンバータ１０は、ヒステリシスコンパレータ２２と、ヒステリシスコンパレータ２２の出力信号に従って駆動されるスイッチング素子Ｑ（Ｑ１，Ｑ２）と、入力電圧Ｖｉｎが入力される電圧入力端子１とスイッチング素子Ｑとの間に直列に設けられたインダクタ２６とを備える電圧変換回路である。ＤＣ−ＤＣコンバータ１０は、インダクタ２６に流れるインダクタ電流をスイッチング素子Ｑの駆動により制御することによって、入力電圧Ｖｉｎを電圧変換した出力電圧Ｖｏｕｔを生成するブーストコンバータである。
【００１０】
ＤＣ−ＤＣコンバータ１０は、第１のフィードバック回路と第２のフィードバック回路とを備える。第１のフィードバック回路は、出力電圧Ｖｏｕｔの直流成分（ＤＣ値）をヒステリシスコンパレータ２２の第１の入力端子（図１の場合、反転入力端子）側にフィードバックする。第２のフィードバック回路は、インダクタ２６に流れるインダクタ電流の大きさに対応する電圧の交流成分（ＡＣ値）をヒステリシスコンパレータ２２の第２の入力端子（図１の場合、非反転入力端子）側にフィードバックする。
【００１１】
ＤＣ−ＤＣコンバータ１０は、このような構成を有しているので、ヒステリシスコンパレータ２２の出力信号に従ってインダクタ電流が制御されるインダクタ２６が入力段に構成されていても、出力電圧Ｖｏｕｔを安定させることができる。
【００１２】
すなわち、出力電圧Ｖｏｕｔの直流成分をフィードバックすることによって、出力電圧ＶｏｕｔのＤＣ的な精度の低下を抑えることができる。そして、ＤＣ−ＤＣコンバータ１０の出力段にインダクタが構成されていないため、ヒステリシスコンパレータ２２に供給するための三角波（ランプ信号）をその出力段で得ることができなくても、図１に例示した上述の構成によれば、インダクタ２６に流れるインダクタ電流をスイッチング素子Ｑの駆動により制御することによって、該インダクタ電流の大きさに応じた三角波を生成することができる。したがって、入力段に構成されたインダクタ２６に流れるインダクタ電流の大きさに対応する電圧の交流成分をフィードバックすることによって、出力電圧Ｖｏｕｔの応答性を向上させることができる。
【００１３】
次に、図１の構成について詳細に説明する。
【００１４】
ＤＣ−ＤＣコンバータ１０は、電圧入力端子１から入力される入力電圧Ｖｉｎを昇圧変換した出力電圧Ｖｏｕｔを電圧出力端子２から出力する。電圧入力端子１には、入力電圧Ｖｉｎを平滑させる入力キャパシタ３１が接続され、電圧出力端子２には、出力電圧Ｖｏｕｔを平滑させる出力キャパシタ２８が接続されている。
【００１５】
出力電圧Ｖｏｕｔの直流成分をヒステリシスコンパレータ２２の反転入力端子側にフィードバックする第１のフィードバック回路は、検出抵抗２９Ａと２９Ｂとが直列に接続された直列回路を備える。この直列回路が、出力電圧Ｖｏｕｔの直流成分を検出する直流成分検出回路２９である。直流成分検出回路２９は、検出抵抗２９Ａと２９Ｂによる出力電圧Ｖｏｕｔの分圧によって検出した出力電圧Ｖｏｕｔの直流成分を、ヒステリシスコンパレータ２２の反転入力端子側に出力する。
【００１６】
インダクタ２６に流れるインダクタ電流の大きさに対応する電圧Ｖｍの交流成分をヒステリシスコンパレータ２２の非反転入力端子側にフィードバックする第２のフィードバック回路は、抵抗３７とキャパシタ３８とが接続されて構成されたＲＣ回路網４９を備える。インダクタ２６に接続されたＲＣ回路網４９は、電圧Ｖｍの交流成分を検出する交流成分検出回路である。ＲＣ回路網４９は、検出した電圧Ｖｍの交流成分を、ヒステリシスコンパレータ２２の非反転入力端子側に出力する。電圧Ｖｍは、インダクタ２６に流れるインダクタ電流の大きさに対応して変化し、例えば、インダクタ電流の大きさが大きくなるにつれて増加する。つまり、電圧Ｖｍは、インダクタ電流の大きさを表している。図１の場合、電圧Ｖｍは、インダクタ２６に直列に接続された抵抗３７のインダクタ２６側の端子電圧である。
【００１７】
抵抗３７は、インダクタ２６に流れるインダクタ電流を検出するため、インダクタ２６に直列に接続される。抵抗３７は、電圧入力端子１とインダクタ２６との間に、より詳細には、入力キャパシタ３１が入力電圧Ｖｉｎの供給経路に接続された接続点とインダクタ２６との間に、直列に挿入されている。抵抗３７にインダクタ電流が流れることによって、そのインダクタ電流の電流値（大きさ）に対応する電圧Ｖｍが生成される。
【００１８】
キャパシタ３８は、インダクタ電流の大きさに対応する電圧Ｖｍの交流成分をヒステリシスコンパレータ２２の非反転入力端子側に伝達するため、抵抗３７とインダクタ２６との間に一端が接続され且つヒステリシスコンパレータ２２の非反転入力端子側に他端が接続される。キャパシタ３８は、このように接続されることによって、抵抗３７とインダクタ２６との接続点の電圧Ｖｍの交流成分を、ヒステリシスコンパレータ２２の非反転入力端子側に供給する。
【００１９】
ＲＣ回路網４９は、インダクタ２６に流れるインダクタ電流の電流値に対応する電圧Ｖｍを抵抗３７で生成して、ヒステリシスコンパレータ２２の非反転入力端子側に出力する。抵抗３７によって取り出される電圧Ｖｍは、ＤＣ−ＤＣコンバータの出力段に構成されたインダクタに直列に接続された抵抗によって該インダクタに流れるインダクタ電流の大きさに対応する電圧を取り出す場合に比べて、１８０°位相がずれている。そこで、位相を反転させて位相を合わせるため、ヒステリシスコンパレータ２２のリファレンス電圧Ｖｒｅｆが入力される非反転入力端子側に、電圧Ｖｍをフィードバックする。
【００２０】
ＲＣ回路網４９によって、ヒステリシスコンパレータ２２に入力するための三角波（ランプ信号）が生成される。一定のリファレンス電圧ＶｒｅｆとＲＣ回路網４９から供給されるランプ信号との重畳電圧Ｖ＋が、ヒステリシスコンパレータ２２の非反転入力端子に入力される。
【００２１】
ヒステリシスコンパレータ２２は、リファレンス電圧Ｖｒｅｆに電圧Ｖｍの交流成分が加算した重畳電圧Ｖ＋と出力電圧Ｖｏｕｔの直流成分の大きさに応じた出力フィードバック電圧Ｖ−とを比較し、その比較結果を駆動回路２４に出力する。出力フィードバック電圧Ｖ−がヒステリシスコンパレータ２２のヒステリシス幅内で変動するように、その比較結果である出力電圧レベルが、ハイレベル又はローレベルに切り替わる。駆動回路２４は、ヒステリシスコンパレータ２２の出力電圧レベルに従って、出力電圧Ｖｏｕｔが所定の目標電圧となるようなデューティ比でスイッチング素子Ｑ（Ｑ１，Ｑ２）を駆動する駆動信号（ＰＷＭ信号）を出力する。その駆動信号に基づきスイッチング素子Ｑのそれぞれがスイッチング動作を行うことによって、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔへの昇圧がなされる。なお、スイッチング素子Ｑの具体例として、ＩＧＢＴ，ＭＯＳＦＥＴ，バイポーラトランジスタ等の半導体素子が挙げられる。
【００２２】
つまり、ＰＷＭ信号に基づき、ローサイドのスイッチング素子Ｑ２がオンし、ハイサイドのスイッチング素子Ｑ１がオフすると、スイッチング素子Ｑ１とＱ２との間の接続点に接続されたインダクタ２６にインダクタ電流が流れ、インダクタ２６にエネルギーが蓄積される。そして、ＰＷＭ信号に基づき、スイッチング素子Ｑ２がオフし、スイッチング素子Ｑ１がオンすると、インダクタ２６に蓄積されたエネルギーが、スイッチング素子Ｑ１を介して出力コンデンサ２８に蓄積される。このようなスイッチング動作をすることによって、平滑された出力電圧Ｖｏｕｔが電圧出力端子２から出力される。
【００２３】
なお、スイッチング素子Ｑ１が構成されている場合、スイッチング素子Ｑ１がダイオードに置き換えられた構成に比べて、該ダイオードに電流が流れることによる発熱を抑えることができる。
【００２４】
図４は、ＤＣ−ＤＣコンバータ１０の動作シミュレーションの波形図である。図４（ａ）は、出力電圧Ｖｏｕｔを表す。図４（ｂ）は、ヒステリシスコンパレータ２２の反転入力端子の電圧Ｖ−を表す。図４（ｃ）は、ヒステリシスコンパレータ２２の非反転入力端子の電圧Ｖ＋を表す。図４（ｄ）は、スイッチング素子Ｑ１のコレクタとスイッチング素子Ｑ２のコレクタとの接続点の電圧Ｖｃを表す。図４に示されるように、ＤＣ−ＤＣコンバータ１０の構成によれば、出力電圧Ｖｏｕｔを安定させることができる。
【００２５】
図２は、本発明に係る電圧変換装置の第２の実施形態であるヒステリシスコンパレータ型ＤＣ−ＤＣコンバータ２０の構成を示すブロック図である。図１に示したＤＣ−ＤＣコンバータ１０と同様の構成については、同一の符号を付して、その説明を省略又は簡略する。
【００２６】
ＤＣ−ＤＣコンバータ２０は、ヒステリシスコンパレータ２２と、ヒステリシスコンパレータ２２の出力信号に従って駆動されるスイッチング素子Ｑ１と、入力電圧Ｖｉｎが入力される電圧入力端子１とスイッチング素子Ｑ１との間に直列に設けられた一次巻線２６Ａを有するフライバックトランスＴｓとを備える電圧変換回路である。ＤＣ−ＤＣコンバータ２０は、一次巻線２６Ａに流れる一次電流をスイッチング素子Ｑ１の駆動により制御することによって、入力電圧Ｖｉｎを電圧変換した出力電圧Ｖｏｕｔを生成するフライバック型レギュレータである。
【００２７】
ＤＣ−ＤＣコンバータ２０は、第１のフィードバック回路と第２のフィードバック回路とを備える。第１のフィードバック回路は、出力電圧Ｖｏｕｔの直流成分（ＤＣ値）をヒステリシスコンパレータ２２の第１の入力端子（図２の場合、反転入力端子）側にフィードバックする。第２のフィードバック回路は、一次巻線２６Ａに流れる一次電流の大きさに対応する電圧の交流成分（ＡＣ値）をヒステリシスコンパレータ２２の第２の入力端子（図２の場合、非反転入力端子）側にフィードバックする。ＤＣ−ＤＣコンバータ２０は、フライバックトランスＴｓの一次インダクタンスが十分大きいため、一次電流の大きさに対応する電圧の交流成分をフィードバックしている。
【００２８】
ＤＣ−ＤＣコンバータ２０は、このような構成を有しているので、図１に示したＤＣ−ＤＣコンバータ１０の場合と同様に、ヒステリシスコンパレータ２２の出力信号に従って一次電流が制御される一次巻線２６Ａが入力段に構成されていても、図４に示した波形と同様の結果が得られ、出力電圧Ｖｏｕｔを安定させることができる。
【００２９】
次に、図２の構成について詳細に説明する。
【００３０】
ＤＣ−ＤＣコンバータ２０は、一次側の入力電圧ＶｉｎをフライバックトランスＴｓで電圧変換（昇圧又は降圧）し、二次側の直流の出力電圧Ｖｏｕｔを生成し出力する。ＤＣ−ＤＣコンバータ２０は、電圧入力端子１に接続された入力キャパシタ３１と、フライバックトランスＴｓと、フライバックトランスＴｓの一次巻線２６Ａに流れる電流を制御するスイッチング素子Ｑ１と、フライバックトランスＴｓの二次巻線２６Ｂにアノードが接続されたダイオード３９と、ダイオード３９のカソードに接続された出力キャパシタ２８とを有するフライバック式スイッチング回路を備える。ダイオード３９と出力コンデンサ２８とで構成される整流平滑回路の出力電圧がＶｏｕｔに相当する。なお、ダイオード３９を効率改善のためスイッチング素子に置き換えて、同期整流してもよい。
【００３１】
出力電圧Ｖｏｕｔの直流成分をヒステリシスコンパレータ２２の反転入力端子側にフィードバックする第１のフィードバック回路は、増幅回路を備える。この増幅回路が、出力電圧Ｖｏｕｔの直流成分を検出する直流成分検出回路２９である。
【００３２】
一次巻線２６Ａに流れる一次電流の大きさに対応する電圧Ｖｍの交流成分をヒステリシスコンパレータ２２の非反転入力端子側にフィードバックする第２のフィードバック回路は、抵抗３７とキャパシタ３８とが接続されて構成されたＲＣ回路網４９を備える。
【００３３】
駆動回路２４は、ヒステリシスコンパレータ２２の出力電圧レベルに従って、出力電圧Ｖｏｕｔが所定の目標電圧となるようなデューティ比でスイッチング素子Ｑ１を駆動する駆動信号（ＰＷＭ信号）を出力する。その駆動信号に基づきスイッチング素子Ｑ１がスイッチング動作を行うことによって、入力電圧Ｖｉｎから出力電圧Ｖｏｕｔへの昇圧がなされる。
【００３４】
ＤＣ−ＤＣコンバータ２０は、このような構成を有しているので、図１に示したＤＣ−ＤＣコンバータ１０の場合と同様に、ヒステリシスコンパレータ２２の出力信号に従って一次電流が制御される一次巻線２６Ａが入力段に構成されていても、図４に示した波形と同様の結果が得られ、出力電圧Ｖｏｕｔを安定させることができる。
【００３５】
また、ＤＣ−ＤＣコンバータ２０の場合、ＡＣ値のフィードバックをフライバックトランスＴｓの一次巻線２６Ａ側（ＤＣ−ＤＣコンバータ２０の入力側）から行うため、フライバックトランスＴｓの二次巻線２６Ｂ側（ＤＣ−ＤＣコンバータ２０の出力側）から行う場合に比べて、ＡＣカップリングのためのキャパシタ３８の耐圧を低く設定することができる。
【００３６】
図３は、本発明に係る電圧変換装置の第３の実施形態であるヒステリシスコンパレータ型ＤＣ−ＤＣコンバータ３０の構成を示すブロック図である。上述の実施形態と同様の構成については、同一の符号を付して、その説明を省略する。
【００３７】
ＤＣ−ＤＣコンバータ３０の場合、出力電圧Ｖｏｕｔの直流成分をヒステリシスコンパレータ２２の反転入力端子側にフィードバックする第１のフィードバック回路は、検出抵抗２９Ａと２９Ｂとが直列に接続された直流成分検出回路２９を備える。
【００３８】
また、インダクタ２６に流れるインダクタ電流の大きさに対応する電圧Ｖｍの交流成分をヒステリシスコンパレータ２２の非反転入力端子側にフィードバックする第２のフィードバック回路は、抵抗４２とキャパシタ４１とキャパシタ３８とが接続されて構成されたＲＣ回路網４９を備える。インダクタ２６に接続されたＲＣ回路網４９は、電圧Ｖｍの交流成分を検出する交流成分検出回路である。ＲＣ回路網４９は、検出した電圧Ｖｍの交流成分を、ヒステリシスコンパレータ２２の非反転入力端子側に出力する。図３の場合、電圧Ｖｍは、抵抗４２とキャパシタ４１との接続点の電圧である。
【００３９】
ＲＣ回路網４９は、抵抗４２とキャパシタ４１との直列回路と、抵抗４２とキャパシタ４１との間に一端が接続され且つヒステリシスコンパレータ２２の非反転入力端子側に他端が接続されるキャパシタ３８とを有する。抵抗４２とキャパシタ４１との直列回路は、インダクタ２６に並列に接続されている。
【００４０】
抵抗４２とキャパシタ４１との直列回路は、インダクタ２６に流れるインダクタ電流を検出するため、インダクタ２６に並列に接続される。抵抗４２の一端がキャパシタ４１に接続され、その他端がインダクタ２６の出力側（スイッチング素子Ｑ１及びＱ２）に接続される。キャパシタ４１の一端が抵抗４２に接続され、その他端がインダクタ２６の入力側に接続される。
【００４１】
キャパシタ３８は、インダクタ電流の大きさに対応する電圧Ｖｍの交流成分をヒステリシスコンパレータ２２の非反転入力端子側に供給するため、抵抗４２とキャパシタ４１との間に一端が接続され且つヒステリシスコンパレータ２２の非反転入力端子側に他端が接続される。
【００４２】
ＲＣ回路網４９は、インダクタ２６に流れるインダクタ電流の電流値に対応する電圧Ｖｍを抵抗４２とキャパシタ４１で生成して、ヒステリシスコンパレータ２２の非反転入力端子側に出力する。
【００４３】
ＤＣ−ＤＣコンバータ３０は、このような構成を有しているので、図１，２に示したＤＣ−ＤＣコンバータ１０，２０の場合と同様に、ヒステリシスコンパレータ２２の出力信号に従ってインダクタ電流が制御されるインダクタ２６が入力段に構成されていても、図４に示した波形と同様の結果が得られ、出力電圧Ｖｏｕｔを安定させることができる。
【００４４】
また、ＤＣ−ＤＣコンバータ３０の場合、インダクタ２６に流れる電流の電流経路に並列に抵抗が挿入されているため、直列に電流検出用の抵抗が挿入されている場合に比べて、抵抗による損失を低減することができる。
【００４５】
ところで、インダクタ２６の抵抗分の抵抗値ＲＤＣＲに対して、抵抗４２の抵抗値Ｒ１が十分大きければ、抵抗４２とキャパシタ４１との直列回路と、インダクタ２６とが並列に接続された並列回路に流れる電流は、該直列回路に流れる電流は微小なため、インダクタ２６に流れるインダクタ電流で近似できる。そのため、インダクタ２６に流れるインダクタ電流の電流値ＩＬ１は、ＶＬ１がインダクタ２６の両端にかかる電圧、Ｌ１がインダクタ２６のインダクタンスとすると、
ＩＬ１＝ＶＬ１／（ｊω×Ｌ１＋ＲＤＣＲ）                    ・・・（１）
と表すことができる。
【００４６】
一方、キャパシタ４１の両端にかかる電圧ＶＣ２は、Ｃ２がキャパシタ４１の静電容量、Ｒ１が抵抗４２の抵抗値とすると、
ＶＣ２＝ＶＬ１／（１＋ｊω×Ｃ２×Ｒ１）                    ・・・（２）
と表すことができる。
【００４７】
式（２）をＶＬ１について整理して、式（１）に代入すると、電流値ＩＬ１は
ＩＬ１＝（ＶＣ２／ＲＤＣＲ）
×（１＋ｊω×Ｃ２×Ｒ１）／（１＋ｊω×（Ｌ１／ＲＤＣＲ））
・・・（３）
と表すことができる。
【００４８】
ここで、キャパシタ４１と抵抗４２との時定数（Ｃ２×Ｒ１）と、インダクタ２６とインダクタ２６の抵抗分との時定数（Ｌ１／ＲＤＣＲ）が等しくなるように、キャパシタ４１の静電容量Ｃ２と抵抗４２の抵抗値Ｒ１とを選定することによって、式（３）は更に簡素化され、
ＩＬ１＝（ＶＣ２／ＲＤＣＲ）                                ・・・（４）
と表すことができる。つまり、キャパシタ４１の両端間電圧ＶＣ２が、インダクタ２６のインダクタ電流の電流値ＩＬ１の比例値になる。
【００４９】
したがって、時定数（Ｃ２×Ｒ１）と時定数（Ｌ１／ＲＤＣＲ）が等しくなるように選定されたキャパシタ４１と抵抗４２を構成して、キャパシタ４１の両端間電圧ＶＣ２をキャパシタ３８のＡＣカップリングによってフィードバックすることによって、式（４）に示されるように他の回路要素による誤差要因が減るので、インダクタ２６に流れるインダクタ電流の大きさに対応する電圧Ｖｍの交流成分を精度良くフィードバックすることができる。
【００５０】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【００５１】
例えば、上述の実施形態では、インダクタ電流の大きさに対応する電圧の交流成分をフィードバックするために、キャパシタを使用する例を示した。しかしながら、交流成分をフィードバックする手段は、他の構成によって実現してもよい。例えば、デジタル回路によって交流成分を検出してもよい。
【００５２】
また、抵抗３７は、図１又は２において、電圧入力端子１とインダクタ２６（一次巻線２６Ａ）との間に直列に挿入されているが、スイッチング素子Ｑとインダクタ２６（一次巻線２６Ａ）との間に直列に挿入されていてもよい。この場合、キャパシタ３８は、インダクタ電流の大きさに対応する電圧Ｖｍの交流成分をヒステリシスコンパレータ２２の非反転入力端子側に伝達するため、スイッチング素子Ｑとインダクタ２６（一次巻線２６Ａ）との間に直列に挿入された抵抗３７と、インダクタ２６との間に一端が接続され且つヒステリシスコンパレータ２２の非反転入力端子側に他端が接続される。
【符号の説明】
【００５３】
１  電圧入力端子
２  電圧出力端子
１０，２０，３０  ＤＣ−ＤＣコンバータ
２２  ヒステリシスコンパレータ
２４  駆動回路
２６  インダクタ
２８  出力キャパシタ
２９  直流成分検出回路
３１  入力キャパシタ
３７，４２  抵抗
３８，４１  キャパシタ
３９  ダイオード
４９  ＲＣ回路網（交流成分検出回路）
Ｑ１，Ｑ２  スイッチング素子
【図１】
2011083049.tif 000003
【図２】
2011083049.tif 000004
【図３】
2011083049.tif 000005
【図４】
2011083049.tif 000006