(57)【要約】【課題】基板に大きな応力が加わることがなく、ボイドの形成されない埋め込み酸化膜により形成された素子分離領域を有する半導体装置の製造方法を提供する。【解決手段】素子分離領域を有する半導体装置の製造方法において、半導体基板の表面または、半導体基板の表面に形成された半導体層に、トレンチを形成するトレンチ形成工程と、シロキサン樹脂と有機樹脂からなる脱離材とを混合した塗布材料を前記半導体基板上または、半導体基板に形成された半導体層上に塗布し、前記トレンチを前記塗布材料により埋め込む塗布工程と、前記塗布工程の後、第１の温度で熱処理を行う第１の熱処理工程と、前記第１の熱処理工程の後、前記第１の温度よりも高い第２の温度で熱処理を行う第２の熱処理工程と、を有し、前記トレンチ内に埋め込み酸化膜を形成することにより素子分離領域を形成することを特徴とする半導体装置の製造方法を提供することにより上記課題を解決する。【選択図】図４
2011181683.tif 000002
【特許請求の範囲】
【請求項１】
素子分離領域を有する半導体装置の製造方法において、
半導体基板の表面または、半導体基板の表面に形成された半導体層に、トレンチを形成するトレンチ形成工程と、
シロキサン樹脂と有機樹脂からなる脱離材とを混合した塗布材料を前記半導体基板上または、半導体基板に形成された半導体層上に塗布し、前記トレンチを前記塗布材料により埋め込む塗布工程と、
前記塗布工程の後、第１の温度で熱処理を行う第１の熱処理工程と、
前記第１の熱処理工程の後、前記第１の温度よりも高い第２の温度で熱処理を行う第２の熱処理工程と、
を有し、前記トレンチ内に埋め込み酸化膜を形成することにより素子分離領域を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の温度は、前記脱離材の分離、脱離が行われる温度であって、前記第２の温度は、前記シロキサン樹脂の架橋反応が促進される温度であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の熱処理工程は、前記第２の熱処理工程よりも長時間の熱処理を行うことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
素子分離領域を有する半導体装置の製造方法において、
半導体基板の表面または、半導体基板の表面に形成された半導体層に、トレンチを形成するトレンチ形成工程と、
シロキサン樹脂と有機樹脂からなる脱離材とを混合した塗布材料を前記半導体基板上または、半導体基板に形成された半導体層上に塗布し、前記トレンチを前記塗布材料により埋め込む塗布工程と、
前記塗布工程の後、ＵＶ照射を行うことにより、前記脱離材を分解するＵＶ照射工程と、
前記ＵＶ照射工程の後、前記シロキサン樹脂の架橋反応をさせるための熱処理を行う熱処理工程と、
を有し、前記トレンチ内に埋め込み酸化膜を形成することにより素子分離領域を形成することを特徴とする半導体装置の製造方法。
【請求項５】
前記半導体基板はＳＯＩ基板であって、前記トレンチは前記ＳＯＩ基板の酸化層に至るまで形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記埋め込み酸化膜内には、クローズドポアとなる空隙が形成されており、前記クローズドポアの大きさは１０ｎｍ以下であることを特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置における半導体素子の高集積化に伴い、各々の半導体素子間の素子分離が行われている。このような素子分離は、一般的に、半導体基板にトレンチを形成し、形成されたトレンチに絶縁膜を埋め込むことにより形成される。
【０００３】
具体的には、半導体基板において、半導体素子の形成される領域間に素子分離領域を形成するためのトレンチを形成し、形成されたトレンチ内に酸化物材料からなる埋め込み酸化膜を形成することによりＳＴＩ（Shallow  Trench  Isolation）構造を形成し、このように形成された素子分離領域により、半導体装置における素子分離を行っている。
【０００４】
例えば、特許文献１には、シリコンからなる半導体基板にトレンチを形成し、トレンチ側壁のシリコンを熱酸化することによりトレンチの形成されていた領域に二酸化シリコンの熱酸化膜を形成する方法が開示されている。また、特許文献２には、半導体基板に形成されたトレンチにＣＶＤ法により二酸化シリコンからなる絶縁膜を形成し、その後、研磨により表面に形成された絶縁膜を除去することにより形成する方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−２０５１３７号公報
【特許文献２】特開平１０−５０８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、引用文献１に記載されている素子分離領域の形成方法は、図１に示すように、シリコン基板１１０に酸化シリコン層１１１及び窒化シリコン層１１２を形成した後、この酸化シリコン層１１１及び窒化シリコン層１１２をマスクとして破線で示す形状のトレンチ１１３を形成し、その後、トレンチ１１３の壁面を熱酸化させることにより埋め込み酸化膜１１４を形成する方法である。この際、トレンチ壁面のシリコンは熱酸化されるため、酸化されたシリコンは体積が膨張する。即ち、トレンチ１１３の壁面のシリコンを熱酸化させることにより形成される酸化シリコンは、トレンチ１１３の内部を埋めるように体積膨張し、これによりトレンチ１１３が形成されていた領域に、体積膨張した埋め込み酸化膜１１４が形成される。このように熱酸化により形成された埋め込み酸化膜１１４は体積膨張して形成されるものであるため、シリコン基板１１０における埋め込み酸化膜１１４近傍のシリコンに応力が加わり、シリコン基板１１０の内部に歪み等が発生する。この歪みを緩和するために、シリコン基板１１０内部では、転位や格子欠陥等の結晶欠陥１１５が発生し、ＰＮ接合のリーク電流が増大し、所望の特性の半導体装置を得ることができなくなってしまうという問題点を有していた。
【０００７】
また、引用文献２に記載されている素子分離領域の形成方法では、図２に示すように、シリコン基板１２０のトレンチ内部に減圧ＣＶＤまたはプラズマＣＶＤにより埋め込み酸化膜１２１を形成する方法である。よって、トレンチにおけるアスペクト比が約５以上の場合では、埋め込み酸化膜１２１中にボイド１２２等が形成されやすくなる。このため表面に形成された埋め込み酸化膜１２１ａをＣＭＰ（Chemical  Mechanical  Polishing）またはエッチバック等により除去した場合、トレンチ内の埋め込み酸化膜１２１に形成されたボイド１２２等が露出してしまい、埋め込み酸化膜１２１の上部に形成される層の形状や特性等に影響を与え、所望の素子特性を得ることができなくなってしまう。
【０００８】
よって、本発明は、素子分離領域に形成された埋め込み酸化膜によりシリコン内部に応力が加わることなく、また、素子分離領域における埋め込み酸化膜の内部にボイド等が形成されることのない半導体装置の製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
本発明は、素子分離領域を有する半導体装置の製造方法において、半導体基板の表面または、半導体基板の表面に形成された半導体層に、トレンチを形成するトレンチ形成工程と、シロキサン樹脂と有機樹脂からなる脱離材とを混合した塗布材料を前記半導体基板上または、半導体基板に形成された半導体層上に塗布し、前記トレンチを前記塗布材料により埋め込む塗布工程と、前記塗布工程の後、第１の温度で熱処理を行う第１の熱処理工程と、前記第１の熱処理工程の後、前記第１の温度よりも高い第２の温度で熱処理を行う第２の熱処理工程と、を有し、前記トレンチ内に埋め込み酸化膜を形成することにより素子分離領域を形成することを特徴とする。
【００１０】
また、本発明は、前記第１の温度は、前記脱離材の分離、脱離が行われる温度であって、前記第２の温度は、前記シロキサン樹脂の架橋反応が促進される温度であることを特徴とする。
【００１１】
また、本発明は、前記第１の熱処理工程は、前記第２の熱処理工程よりも長時間の熱処理を行うことを特徴とする。
【００１２】
また、本発明は、素子分離領域を有する半導体装置の製造方法において、半導体基板の表面または、半導体基板の表面に形成された半導体層に、トレンチを形成するトレンチ形成工程と、シロキサン樹脂と有機樹脂からなる脱離材とを混合した塗布材料を前記半導体基板上または、半導体基板に形成された半導体層上に塗布し、前記トレンチを前記塗布材料により埋め込む塗布工程と、前記塗布工程の後、ＵＶ照射を行うことにより、前記脱離材を分解するＵＶ照射工程と、前記ＵＶ照射工程の後、前記シロキサン樹脂の架橋反応をさせるための熱処理を行う熱処理工程と、を有し、前記トレンチ内に埋め込み酸化膜を形成することにより素子分離領域を形成することを特徴とする。
【００１３】
また、本発明は、前記半導体基板はＳＯＩ基板であって、前記トレンチは前記ＳＯＩ基板の酸化層に至るまで形成されていることを特徴とする。
【００１４】
また、本発明は、前記埋め込み酸化膜内には、クローズドポアとなる空隙が形成されており、前記クローズドポアの大きさは１０ｎｍ以下であることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、素子分離領域に形成された埋め込み酸化膜によりシリコン内部に応力が加わることなく、また、素子分離領域における埋め込み酸化膜の内部にボイド等が形成されることのない半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】従来の素子分離領域の説明図（１）
【図２】従来の素子分離領域の説明図（２）
【図３】第１の実施の形態における半導体装置の製造方法のフローチャート
【図４】本発明における半導体装置の製造方法の工程図
【図５】本発明における半導体装置の製造方法により得られた半導体装置の構造図
【図６】第２の実施の形態における半導体装置の製造方法のフローチャート
【発明を実施するための形態】
【００１７】
本発明を実施するための形態について、以下に説明する。
【００１８】
〔第１の実施の形態〕
第１の実施の形態は、半導体装置の製造方法であり、素子分離領域に埋め込み酸化膜を形成した半導体装置の製造方法である。
【００１９】
図３及び図４に基づき、本実施の形態における半導体装置の製造方法について説明する。図３は、本実施の形態における半導体装置の製造方法を示すフローチャートであり、図４は、本発明における半導体装置の製造方法を示す工程図である。
【００２０】
最初に、ステップ１０２（Ｓ１０２）に示すように、半導体基板であるＳＯＩ（Silicon  on  Insulator）基板にトレンチを形成する。具体的には、図４（ａ）に示すように、ＳＯＩ基板１０は、シリコンからなる支持基板１１上に酸化シリコン膜からなるＢＯＸ層１２、シリコンからなる活性層１３が形成されており、トレンチ１４は、活性層１３を貫通しＢＯＸ層１２に到達するように形成する。トレンチ１４の形成方法は、活性層１３の表面において、トレンチ１４が形成される部分に開口部を有する不図示のマスクを形成し、その後、マスクの形成されていない領域の活性層１３をＲＩＥ（Reactive  Ion  Etching）等のドライエッチングにより、除去することにより形成する。このように、形成されたトレンチ１４は、トレンチ１４の幅に対する深さのアスペクト比が５以上である。
【００２１】
次に、ステップ１０４（Ｓ１０４）に示すように、塗布材料の塗布を行う。具体的には、トレンチ１４の内部に埋め込み酸化膜を形成するために、シロキサン樹脂と、有機樹脂からなる脱離材を含む塗布溶媒とからなる塗布材料をＳＯＩ基板１０におけるトレンチ１４が形成されている側に塗布する。これにより、図４（ｂ）に示すように、トレンチ１４の内部は塗布材料１５により埋め込まれ、更には、ＳＯＩ基板１０の表面が、塗布材料１５により覆われる。塗布材料１５には、後の熱処理工程において分解、脱離が行われるように、所定量の脱離材１５ａが添加されており、塗布材料１５ではシロキサン樹脂１５ｂ及び脱離材１５ａは均一に分散されている。脱離材１５ａとしては、有機樹脂が挙げられ、特に、ポリスチレン、アクリル系重合体、フェノール化合物、脂環式化合物、エポキシ樹脂、ケトン樹脂等が好ましい。
【００２２】
尚、脱離材１５ａの添加量は、後述するトレンチ１４内部に形成される埋め込み酸化膜の応力の値が、所定の値以下となるようにすることが好ましく、形成される埋め込み酸化膜の応力絶対値が０〜２００ＭＰａの範囲となることが好ましい。脱離材１５ａの添加量が少なすぎると、埋め込み酸化膜における応力の値が２００ＭＰａを超えてしまい、引張り応力によるクラックが埋め込み酸化膜等において発生し、後の工程においてガスや薬液等が染み込み、製造される半導体装置に不具合が生じてしまう。また、脱離材１５ａの添加量が多すぎると、形成される埋め込み酸化膜中における空孔率が増加するため、低応力化させることはできるものの、過剰に添加すると膜密度が低下してしまい、この後の工程の薬液処理等において、埋め込み酸化膜のエッチングレートが増加し、埋め込み酸化膜等の形状異常が生じてしまう。よって、脱離材１５ａの添加量は、埋め込み酸化膜における応力の値が一定の値以下となる量であって、埋め込み酸化膜等の形状異常が生じない範囲であることが好ましい。
【００２３】
次に、ステップ１０６（Ｓ１０６）に示すように、第１の熱処理を行う。具体的には、第１の熱処理では、ホットプレート等により数分間、１００〜３００℃の温度（第１の温度）で熱処理を行い、脱離材１５ａを揮発等させ除去するとともに、シロキサン樹脂１５ｂの一部架橋を行う。これにより、図４（ｃ）に示すように、脱離材１５ａを分解、離脱させて、シロキサン樹脂１５ｂ中に空隙１６を形成する。
【００２４】
次に、ステップ１０８（Ｓ１０８）に示すように、第２の熱処理を行う。具体的には、第２の熱処理では、ホットプレート等により数十分間〜１時間、３５０℃以上の温度（第２の温度）で熱処理（キュア）を行う。これにより、シロキサン樹脂１５ｂの架橋反応を促進させることができ、シリカ材からなる埋め込み酸化膜内にクローズドポア（空隙１６と略同じ）を形成する。
【００２５】
以上により、本実施の形態では、図５に示されるように、埋め込み酸化膜１７を低い応力で形成することができ、更には、ボイド等を発生させることなく形成することができる。よって、信頼性の高い半導体装置を製造することができる。
【００２６】
図５は、本実施の形態における半導体装置の製造方法により製造された半導体装置の素子分離領域を示す。この素子分離領域となる埋め込み酸化膜１７には、大きさが１０ｎｍ以下のクローズドポア１８が形成されているため、この後の工程におけるガスや薬液の染み込みを防ぐことができる。また、埋め込み酸化膜１７内に形成されたクローズドポア１８は、応力緩衝材として機能するものであり、数十ＭＰａ以下の低い応力の埋め込み酸化膜１７である。よって、埋め込み酸化膜１７におけるクラックの発生やシリコンにおける結晶欠陥等の発生を防止し、信頼性の高い半導体装置を得ることができる。尚、クローズドポア１８の大きさは、脱離材の種類や添加量に依存するため、脱離材の種類や添加量は、クローズドポア１８の大きさが１０ｎｍ以下となるように設定されている。また、本実施の形態では、ＳＯＩ基板１０を用いた場合について説明したが、通常のシリコン基板を用いた場合であっても同様に、クローズドポア１８の形成された埋め込み酸化膜１７による素子分離領域を形成することができる。
【００２７】
〔第２の実施の形態〕
第２の実施の形態は、第１の実施の形態とは異なる半導体装置の製造方法であり、素子分離領域に埋め込み酸化膜を形成した半導体装置の製造方法である。
【００２８】
図６及び図４に基づき、本実施の形態における半導体装置の製造方法について説明する。図６は、本実施の形態における半導体装置の製造方法を示すフローチャートである。
【００２９】
最初に、ステップ２０２（Ｓ２０２）に示すように、半導体基板であるＳＯＩ基板にトレンチを形成する。具体的には、第１の実施の形態におけるステップ１０２と同様に行うものであり、図４（ａ）に示すように、トレンチ１４は、活性層１３を貫通しＢＯＸ層１２に到達するように形成する。このように、形成されたトレンチ１４は、トレンチ１４の幅に対する深さのアスペクト比が５以上である。
【００３０】
次に、ステップ２０４（Ｓ２０４）に示すように、塗布材料の塗布を行う。具体的には、第１の実施の形態におけるステップ１０４と同様に行うものであり、トレンチ１４の内部に埋め込み酸化膜を形成するために、シロキサン樹脂と、有機樹脂からなる脱離材を含む塗布溶媒とからなる塗布材料をＳＯＩ基板１０におけるトレンチ１４が形成されている側に塗布する。これにより、図４（ｂ）に示すように、トレンチ１４の内部は塗布材料１５により埋め込まれ、更には、ＳＯＩ基板１０の表面が、塗布材料１５により覆われる。
【００３１】
次に、ステップ２０６（Ｓ２０６）に示すように、ＵＶ照射を行う。具体的には、トレンチ１４内及びＳＯＩ基板１０の表面に塗布された塗布材料にＵＶ光を照射する。これにより、図４（ｃ）に示すように、脱離材１５ａを分解、離脱させて、シロキサン樹脂１５ｂ中に空隙１６を形成する。本実施の形態におけるＵＶ照射は、第１の実施の形態のステップ１０６における第１の熱処理と同様の作用を生じさせるものであり、ＵＶ照射により、シロキサン樹脂１５ｂ中に空隙１６を形成することができる。
【００３２】
次に、ステップ２０８（Ｓ２０８）に示すように、熱処理を行う。具体的には、第１の実施の形態のステップ１０８における第２の熱処理と同様のものであり、ホットプレート等により数十分間〜１時間、３５０℃以上の温度で熱処理（キュア）を行う。これにより、シロキサン樹脂１５ｂの架橋反応を促進させることができ、シリカ材からなる埋め込み酸化膜内にクローズドポア（空隙１６と略同じ）を形成する。
【００３３】
以上により、本実施の形態では、第１の実施の形態と同様に、埋め込み酸化膜１７を低い応力で形成することができ、更には、ボイド等を発生させることなく形成することができる。よって、信頼性の高い半導体装置を製造することができる。
【００３４】
尚、上記以外の内容については第１の実施の形態と同様である。
【００３５】
以上、本発明の実施に係る形態について説明したが、上記内容は、発明の内容を限定するものではない。
【符号の説明】
【００３６】
１０    ＳＯＩ基板
１１    支持基板
１２    ＢＯＸ層
１３    活性層
１４    トレンチ
１５    塗布材料
１５ａ  脱離材
１５ｂ  シロキサン樹脂
１６    空隙
１７    埋め込み酸化膜
１８    クローズドポア
【図１】
2011181683.tif 000003
【図２】
2011181683.tif 000004
【図３】
2011181683.tif 000005
【図４】
2011181683.tif 000006
【図５】
2011181683.tif 000007
【図６】
2011181683.tif 000008