(57)【要約】【課題】焼成後のクラック等の構造欠陥が抑制され、かつショート不良を防止できる積層型電子部品の製造方法を提供すること。【解決手段】グリーンシート２０と電極パターン３０と余白パターン４０とを有する積層体ユニットを複数形成する工程と、積層体ユニットを積層する工程と、を有し、積層工程において、第１の積層体ユニットの余白パターンの表面であって、第２の積層体ユニットのグリーンシートの表面と接触する面を第１面４０ａとし、第２の積層体ユニットのグリーンシートの表面であって、第１の積層体ユニットの余白パターンの表面と接触する面を第２面２０ａとした場合に、第１面４０ａの表面粗さＳｚ１と第２面２０ａの表面粗さＳｚ２との差ΔＳｚが０．６０〜１．６０μｍであって、Ｓｚ１およびＳｚ２は非接触方式により測定される積層型電子部品の製造方法。【選択図】図３
2011181615.tif 000002
【特許請求の範囲】
【請求項１】
グリーンシートと、前記グリーンシート上に形成された電極パターンと、前記グリーンシート上における前記電極パターンの隙間部分に形成された余白パターンと、から構成される積層体ユニットを複数形成するユニット形成工程と、
前記積層体ユニットを積層する積層工程と、を有し、
前記積層工程において、第１の積層体ユニットを構成する余白パターンの表面であって、第２の積層体ユニットを構成するグリーンシートの表面と接触する面を第１面とし、前記第２の積層体ユニットを構成するグリーンシートの表面であって、前記第１の積層体ユニットを構成する余白パターンの表面と接触する面を第２面とした場合に、前記第１面の表面粗さＳｚ１と、前記第２面の表面粗さＳｚ２と、の差を示すΔＳｚが０．６０〜１．６０μｍであって、
前記表面粗さＳｚ１およびＳｚ２は、測定面に対し、非接触方式を用いて測定されることを特徴とする積層型電子部品の製造方法。
【請求項２】
前記電極パターンと前記余白パターンとの間に、隙間部分を設ける請求項１に記載の積層型電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば積層セラミックコンデンサなどの積層型電子部品の製造方法に関する。
【背景技術】
【０００２】
積層型電子部品の一例としての積層セラミックコンデンサは、通常、キャリアシート上に誘電体ペーストを用いてドクターブレード法などによりセラミックグリーンシートを形成し、この上に内部電極形成用の導電性ペーストを所定パターンで印刷し、乾燥させて内部電極パターンを形成する。その後、キャリアシートからセラミックグリーンシートを剥離し、これを所望の層数まで積層する。
【０００３】
ここで、積層前にセラミックグリーンシートをキャリアシートから剥離する方法と、積層圧着後にキャリアシートを剥離する方法の２種類の積層法が知られているが、両者ともに大きな違いはない。最後にこの積層体をチップ状に切断してグリーンチップが作成される。これらのグリーンチップを焼成後、外部電極を形成し積層セラミックコンデンサが得られる。
【０００４】
ところで近年、電子機器の軽薄短小化が進んできている。これに伴い、その電子機器に使用される積層セラミックコンデンサにおいても、より一層の小型化・高容量化が進められている。積層セラミックコンデンサを小型化・高容量化するために最も効果的な方法は、内部電極と誘電体層を双方ともに可能な限り薄くし（薄層化）、かつそれらを可能な限り多く積層する（多層化）ことである。
【０００５】
しかしながら、積層セラミックコンデンサのように、セラミックグリーンシートと内部電極パターンとを交互に積層する場合には、セラミックグリーンシートの間に挟まれる内部電極パターンの同列上には、電極が形成されない隙間（余白部分）が形成される。この余白部分のために、内部電極パターンが存在する部分との間で段差を生じ、それが原因で、積層ズレ、製品チップの変形、クラック、シート間のデラミネーションなどが問題になる。特に、コンデンサの高容量化を狙って、さらに１層あたりの誘電体層厚みを内部電極の厚み程度にまで薄くした場合、段差が生じた部分で誘電体層が切断されやすくなり、その結果、内部電極間の短絡などによるショート不良を生じ易く、不良率が増大する傾向にあった。
【０００６】
そこで近年、このような段差によって生じる諸問題を解決するために、内部電極（内部電極パターン）の形成に引き続き、内部電極が形成されていない隙間（余白部分）に、電極段差を解消するための余白ペーストを用いて余白パターンを形成し、形成面を平坦化しつつ積層していく技術が知られている。
【０００７】
このような技術の１つとして、たとえば特許文献１が挙げられる。特許文献１では、グリーンシート上において、内部電極パターンとの段差を解消するための補助層が形成されており、この補助層の表面に凹凸が形成されていることが開示されている。特許文献１では、このようにすることで、積層工程における積層ズレを改善できることが記載されている。
【０００８】
しかしながら、特許文献１では、クラックの発生、特に脱バインダ処理に起因するクラックの発生や、ショート不良については考慮されていなかった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−２４４１５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、このような実状に鑑みてなされ、焼成後のクラック等の構造欠陥が抑制され、かつショート不良を防止できる積層型電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る積層型電子部品の製造方法は、
グリーンシートと、前記グリーンシート上に形成された電極パターンと、前記グリーンシート上における前記電極パターンの隙間部分に形成された余白パターンと、から構成される積層体ユニットを複数形成するユニット形成工程と、
前記積層体ユニットを積層する積層工程と、を有し、
前記積層工程において、第１の積層体ユニットを構成する余白パターンの表面であって、第２の積層体ユニットを構成するグリーンシートの表面と接触する面を第１面とし、前記第２の積層体ユニットを構成するグリーンシートの表面であって、前記第１の積層体ユニットを構成する余白パターンの表面と接触する面を第２面とした場合に、前記第１面の表面粗さＳｚ１と、前記第２面の表面粗さＳｚ２と、の差を示すΔＳｚが０．６０〜１．６０μｍであって、
前記表面粗さＳｚ１およびＳｚ２は、測定面に対し、非接触方式を用いて測定されることを特徴とする。
【００１２】
積層体ユニットの積層工程では、一方の積層体ユニットの面と、他方の積層体ユニットの面とが接触することになる。本発明では、接触することになる一方の面の表面粗さと、他方の面の表面粗さとの差を上記の範囲としている。このようにすることで、積層体ユニットと積層体ユニットとの接着性を良好にしつつ、脱バインダ時に除去される有機成分が抜けやすくなり、脱バインダ処理に起因するクラックの発生を抑制することができる。しかも、焼成後においても、電極層間の短絡を防止することができ、ショート不良を防止することができる。
【００１３】
好ましくは、前記電極パターンと前記余白パターンとの間に、隙間部分を設ける。このようにすることで、本発明の効果を高めることができる。
【００１４】
本発明により製造される積層型電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップバリスタ、チップサーミスタ、チップインダクタ、チップ抵抗、その他の表面実装（ＳＭＤ）チップ型電子部品などが例示される。
【図面の簡単な説明】
【００１５】
【図１】図１は本発明の一実施形態に係る製造方法により製造される積層セラミックコンデンサの概略断面図である。
【図２】図２（Ａ）〜図２（Ｃ）は本発明の一実施形態に係る製造方法において、グリーンシート、電極パターンおよび余白パターンを有する積層体ユニットの形成方法を示す要部断面図である。
【図３】図３（Ａ）〜図３（Ｃ）は本発明の一実施形態に係る製造方法において、積層体ユニットを積層し、グリーン積層体を形成する方法を示す要部断面図である。
【図４】図４は本発明の一実施形態に係る製造方法において、グリーンシート上において電極パターンと余白パターンとの間に隙間を設けたことを示す要部断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明を、図面に示す実施形態に基づき説明する。
【００１７】
積層セラミックコンデンサの全体構成
まず、本発明に係る方法により製造される積層型電子部品の一例として、積層セラミックコンデンサの全体構成について説明する。
【００１８】
図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、コンデンサ素子本体４と、第１端子電極６と第２端子電極８とを有する。コンデンサ素子本体４は、誘電体層１０と、内部電極層１２とを有し、誘電体層１０の間に、これらの内部電極層１２が交互に積層してある。交互に積層される一方の内部電極層１２は、コンデンサ素子本体４の第１端部の外側に形成してある第１端子電極６の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層１２は、コンデンサ素子本体４の第２端部の外側に形成してある第２端子電極８の内側に対して電気的に接続してある。
【００１９】
誘電体層１０の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウムあるいはこれらの混合物などの誘電体材料で構成される。各誘電体層１０の厚みは特に限定されず、用途等に応じて適宜決定すればよい。
【００２０】
内部電極層１２に含有される導電体材料は特に限定されないが、誘電体層１０の構成材料が耐還元性を有する場合には、比較的安価な卑金属を用いることができる。卑金属としては、ＮｉまたはＮｉ合金が好ましい。Ｎｉ合金としては、Ｍｎ，Ｃｒ，ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１重量％程度以下含まれていてもよい。また、内部電極層１２は、市販の電極用ペーストを使用して形成してもよい。各内部電極層１２の厚さは特に限定されず、用途等に応じて適宜決定すればよい。
【００２１】
端子電極６および８の材質も特に限定されないが、通常、銅や銅合金、ニッケルやニッケル合金などが用いられるが、銀や銀とパラジウムの合金なども使用することができる。端子電極６および８の厚みも特に限定されないが、通常１０〜５０μｍ程度である。
【００２２】
積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、縦（０．６〜５．７ｍｍ、好ましくは０．６〜３．２ｍｍ）×横（０．３〜５．０ｍｍ、好ましくは０．３〜１．６ｍｍ）×厚み（０．１〜１．９ｍｍ、好ましくは０．３〜１．６ｍｍ）程度である。
【００２３】
積層セラミックコンデンサの製造方法
次に、本実施形態に係る製造方法の一例として、積層セラミックコンデンサ２を製造する方法について説明する。
【００２４】
ペーストの調製
まず、焼成後に図１に示す誘電体層１０を構成することになるグリーンシートを製造するための誘電体ペースト、焼成後に図１に示す内部電極層を構成することとなる電極パターンを形成するための電極ペースト、および電極パターンの段差を解消し、焼成後に図１に示す誘電体層１０を構成することになる余白パターンを形成するための余白ペーストを準備する。  
【００２５】
本実施形態では、誘電体ペーストは、セラミック粉末（誘電体原料）と有機ビヒクルとを混練して得られる有機溶剤系ペースト、または水系ペーストで構成される。
【００２６】
セラミック粉末としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の平均粒子径は、好ましくは０．１〜１．０μｍである。なお、極めて薄いグリーンシートを形成するためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。
【００２７】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いられるバインダとしては、特に限定されず、セルロース系樹脂、ブチラール系樹脂、アクリル系樹脂などの通常の各種バインダが用いられる。
【００２８】
また、有機ビヒクルに用いられる有機溶剤も特に限定されず、ターピネオール、アルコール、ブチルカルビトール、アセトン、メチルエチルケトン（ＭＥＫ）、トルエン、キシレン、酢酸エチル、ステアリン酸ブチル、イソボニルアセテートなどの有機溶剤が用いられる。
【００２９】
なお、誘電体ペーストが水系ペーストである場合には、バインダ樹脂としてたとえばポリビニルアルコールなどの水溶性のものを用いればよい。
【００３０】
誘電体ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、ガラスフリット、絶縁体、帯電除剤などから選択される添加物が含有されても良い。ただし、これらの総含有量は、１０質量％以下とすることが望ましい。
【００３１】
たとえば、可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。
【００３２】
次に、電極ペーストを準備する。本実施形態では、電極ペーストは、上記した導電性金属や合金からなる導電性材料、あるいは焼成後に導電性材料となる各種酸化物、有機金属化合物、またはレジネート等と、有機ビヒクルとを混練して調製する。この電極ペーストは、導電性粉末と有機ビヒクルとを含有する。
【００３３】
このような導電性粉末は、球状、リン片状等、その形状に特に制限はなく、また、これらの形状のものが混合したものであってもよい。
【００３４】
有機ビヒクルは、誘電体ペーストのそれと同様に、バインダ樹脂および有機溶剤を含有するものである。バインダ樹脂としては、たとえばセルロース系樹脂、アクリル系樹脂、ブチラール系樹脂、ウレタン系樹脂、酢酸ビニル系樹脂などが好ましい。また、誘電体ペーストに含まれるバインダと同じバインダであってもよいし、異なっていてもよい。
【００３５】
有機溶剤としては、たとえばターピネオール、ブチルカルビトール、ケロシン、アセトン、イソボニルアセテート等公知のものはいずれも使用可能である。
【００３６】
電極ペースト中には、必要に応じて各種分散剤、可塑剤、安定剤などが含まれていてもよい。たとえば、接着性を改善するために、可塑剤としてフタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが含まれていてもよい。ただし、これらの総含有量は、１０重量％以下とすることが望ましい。
【００３７】
また、電極ペースト中には、上記誘電体ペーストに含まれるセラミック粉末と同じセラミック粉末が共材として含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。
【００３８】
次に、余白ペーストを準備する。余白ペーストは、余白セラミック粉末と有機ビヒクルとを混練して得られる有機溶剤系ペースト、または水系ペーストで構成される。本実施形態では、余白ペーストは有機溶剤系ペーストであることが好ましい。
【００３９】
余白セラミック粉末としては、誘電体ペーストに含まれるセラミック粉末の組成と異なる組成を有するものであってもよいが、実質的に同じ組成であることが好ましい。余白パターンは焼成後に誘電体層を構成するため、焼成後の誘電体層の組成ズレを防止できるからである。
【００４０】
有機ビヒクルは、誘電体ペーストのそれと同様に、バインダ樹脂および有機溶剤を含有するものである。バインダ樹脂としては、セルロース系樹脂、アクリル系樹脂、ブチラール系樹脂、ウレタン系樹脂、酢酸ビニル系樹脂などが好ましい。また、誘電体ペーストまたは電極ペーストに含まれるバインダ樹脂と同じであってもよいし、異なっていてもよい。
【００４１】
また、主たるバインダ樹脂と非相溶の関係にある他の樹脂を混合したものを用いてもよい。このような非相溶の関係にある複数の樹脂を混合すると、余白パターンの表面において、均一に混じり合わなくなるので、後述する余白パターンの表面粗さＳｚ１、およびキャリアシート側のグリーンシート面であって、余白パターンの直下に位置する部分の表面粗さＳｚ２を制御できる。
【００４２】
有機溶剤も、誘電体ペーストまたは電極ペーストに含まれる溶剤と同じであってもよいし、異なっていてもよい。本実施形態では、ターピネオール、ターピニルアセテート、トリデカン、ジヒドロターピネオール、ジヒドロターピニルアセテート、アルコール類などを用いることが好ましい。
【００４３】
また、グリーンシートに含まれるバインダ樹脂を溶解する有機溶剤を用いてもよい。このような溶剤を用いて余白パターンを形成すると、余白パターンの直下に位置するグリーンシートにはシートアタックが生じる。このシートアタックの程度は、たとえば余白パターンの乾燥条件（温度、温度勾配、時間など）を変化させることで制御することができる。その結果、表面粗さＳｚ１およびＳｚ２を制御できる。
【００４４】
あるいは、有機溶剤として良溶媒と貧溶媒とを組み合わせて用いてもよい。本願における良溶媒とは、ペーストに含まれるバインダ樹脂を溶解しやすい溶媒であり、貧溶媒とは、ペーストに含まれるバインダ樹脂を溶解しにくい溶媒である。
【００４５】
貧溶媒が余白ペーストに含まれる場合には、余白パターンからグリーンシートへ貧溶媒が移動してもグリーンシートに含まれるバインダ樹脂を溶解しにくいため、グリーンシートに生じるシートアタックが抑制される。すなわち、グリーンシートの表面を平坦に保つことができ、表面粗さＳｚ２が小さくなる傾向にある。
【００４６】
一方、余白パターンの表面は、貧溶媒の存在により一部のバインダ樹脂が未溶解の状態で存在していると考えられる。そのため、余白パターンの表面が粗くなる傾向にある。すなわち、余白パターンの表面粗さＳｚ１が大きくなる傾向にある。
【００４７】
したがって、余白ペーストに含まれるバインダ樹脂や有機溶剤の種類あるいはそれらの比率を変化させることで、表面粗さＳｚ１およびＳｚ２を制御することができる。また、後述する余白パターンの形成工程において、余白パターンの乾燥条件を変化させても、表面粗さＳｚ１およびＳｚ２を制御することができる。
【００４８】
余白ペースト中のバインダ、有機溶剤等の含有量は特に限定されず、通常の含有量、たとえばバインダは１〜５質量％程度、有機溶剤は３０〜６５質量％程度とすればよい。
【００４９】
また、余白ペーストは、必要に応じて各種分散剤、可塑剤、安定剤などが含まれていてもよい。たとえば、接着性を改善するために、可塑剤としてフタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが含まれていてもよい。
【００５０】
なお、各ペーストは、上記各成分をボールミルや３本ロールミルなどで混合・混練し、スラリー化することにより作製することができる。
【００５１】
積層体ユニット（グリーンシート、電極パターン、余白パターン）の形成
上記の各ペーストを用いて、グリーンシート、電極パターンおよび余白パターンから構成される積層体ユニットを形成する。まず、上記で準備した誘電体ペーストを用いて、図２（Ａ）に示すように、支持体としてのキャリアシート８０上に、好ましくは０．５〜２．０μｍ程度の厚みで、グリーンシート２０を形成する。
【００５２】
キャリアシート８０としては、たとえばＰＥＴフィルムなどが用いられ、剥離性を制御するために、シリコーンなどがコーティング処理してあるものが好ましい。キャリアシート８０のコーティング処理を変化させることで、余白パターン形成後の余白パターン直下のグリーンシート２０とキャリアシート８０との密着性（キャリアシート８０の剥離性）が変化し、グリーンシート２０に生じるシートアタックの程度を制御することができる。その結果として、表面粗さＳｚ１およびＳｚ２を制御することができる。また、キャリアシート自体の表面粗さを制御することで、Ｓｚ２を制御してもよい。
【００５３】
次に、図２（Ｂ）に示すように、キャリアシート８０上に形成されたグリーンシート２０の表面に、電極パターン３０を形成する。
【００５４】
電極パターン３０の形成方法は、電極層を均一に形成できる方法であれば特に限定されないが、本実施形態では、電極ペーストを用いたスクリーン印刷法あるいはグラビア印刷法などを用いることが好ましい。
【００５５】
本実施形態では、上記の電極ペーストを用いて、スクリーン印刷法によりグリーンシートの表面に電極パターンを形成した後、これを乾燥する。
【００５６】
次に、電極パターン３０が形成されたグリーンシート２０の表面に、図２（Ｂ）に示す電極パターン３０が形成されていないグリーンシート２０の隙間部分（余白部分５０）に、図２（Ｃ）に示すように、余白パターン４０を形成する。すなわち、グリーンシート２０の表面において電極パターン３０と相補関係にある余白パターン４０を形成し、その後乾燥する。
【００５７】
余白パターン４０の形成方法は、電極パターン３０の形成方法と同様にすればよく、本実施形態では余白ペーストを用いて、スクリーン印刷法により電極パターン３０が形成されたグリーンシート２０の表面に余白パターン４０を形成する。このとき、余白パターン４０の表面を第１面４０ａとし、その表面粗さをＳｚ１とする。
【００５８】
本実施形態では、Ｓｚ１は好ましくは１．８０μｍ超２．８５μｍ未満である。
【００５９】
また、本実施形態では、図２（Ｃ）に示すように、グリーンシート２０がキャリアシート８０と接触している面（キャリアシート側面）であって、余白パターン４０の直下に位置する面を第２面２０ａとし、その表面粗さをＳｚ２とする。
【００６０】
第１面４０ａは、後述する積層工程において、別の積層体ユニットを構成するグリーンシートにおけるキャリアシート側面（第２面２０ａ）と接触して積層されることとなる。また、第２面２０ａは、後述する積層工程において、グリーンシート２０からキャリアシート８０から剥離された後、別の積層体ユニットを構成する余白パターンの表面と接触して積層されることとなる。
【００６１】
なお、上記では、グリーンシートの表面に電極パターンを形成してから、余白パターンを形成しているが、形成する順序が逆であってもよい。すなわち、グリーンシートの表面に余白パターンを形成してから、電極パターンを形成してもよい。
【００６２】
以上より、図２（Ｃ）に示すように、グリーンシート２０、電極パターン３０および余白パターン４０から構成される積層体ユニットＵ１ａが形成される。このような積層体ユニットを複数形成する。また、積層体ユニットの形成とは別に、グリーンシート２０上にさらにグリーンシート２０を形成し、グリーンシート２０が複数枚積層された外層用グリーンシートを準備しておく。なお、外層用グリーンシートは、内層用グリーンシート２０と同一のものでなくてもよい。
【００６３】
グリーン積層体の形成
その後、図３（Ａ）に示すように、積層体ユニットＵ１ａ（内層用グリーンシート）をキャリアシート８０から剥離し、内部電極パターン３０が形成されていないグリーンシート２０を複数枚積層したもの（外層用グリーンシート）の上に、積層する。そして、図３（Ｃ）に示すように、この作業を繰り返して、積層体ユニットＵ１ａ〜Ｕ１ｄを積層していく。最後に複数枚積層した外層用グリーンシートを積層して、積層方向の両側から外層用グリーンシートで内層用グリーンシートを挟み込んだ構成を有するグリーン積層体を作製する。
【００６４】
この積層工程では、図３（Ｂ）に示すように、積層体ユニットＵ１ａを構成する余白パターンの第１面４０ａは、別の積層体ユニットＵ１ｂを構成するグリーンシートの第２面２０ａと接触することになる。この関係は、積層される積層体ユニットと、直前に積層された積層体ユニットとに当てはまる。
【００６５】
本実施形態では、第１面４０ａの表面粗さＳｚ１と、第２面２０ａの表面粗さＳｚ２と、の差を示すΔＳｚが０．６０〜１．６０μｍの範囲に制御されている。
【００６６】
第１面４０ａおよび第２面２０ａがある程度の表面粗さを有しており、ΔＳｚが上記の範囲内に制御されていることで、第１面４０ａの凹凸部と第２面２０ａの凹凸部とが互いに噛み合い、アンカー効果が発揮される。したがって、積層体ユニットＵ１ａと積層体ユニットＵ１ｂとの接着性が向上し、積層ズレ等が抑制される。しかも、第１面４０ａの凹凸部と第２面２０ａの凹凸部とは、隙間が全くない状態で噛み合っているわけではなく、第１面４０ａと第２面２０ａとの界面には微細な隙間が生じている。この隙間を通じて、脱バインダ工程等において有機成分（バインダ樹脂等）のガスが抜けやすくなり、脱バインダ工程に起因するクラックの発生を抑制することができる。
【００６７】
ΔＳｚが小さすぎると、有機成分のガスが抜けにくくなり、脱バインダ時のクラックを抑制できない傾向にある。逆に、ΔＳｚが大きすぎると、グリーンシートや余白パターンにおいて、薄い部分と厚い部分との差が大きくなるため（厚みムラが生じるため）、焼成工程時に、後述する電極パターン外縁相当部において、誘電体層の薄い部分を介して内部電極層間の短絡が生じやすくなり、ショート不良を改善できない傾向にある。
【００６８】
また、図２（Ｃ）においては、グリーンシート上において、電極パターンと余白パターンとは、隙間無く形成されているが、図４に示すように、電極パターンと余白パターンとの間に隙間が設けられていることがより好ましい。
【００６９】
電極パターンと余白パターンとが隙間無く形成されている場合、余白パターンの粗い表面が電極パターン外縁相当部にも影響を与えてしまい、電極パターンの外縁相当部の凹凸が大きくなってしまう。このような電極パターンの凹凸が生じると、積層工程において、グリーンシートに食い込み、焼成後の内部電極層間の短絡を招き、ショート不良の原因となってしまうことがあるからである。
【００７０】
なお、上記の表面粗さＳｚ（Ｓｚ１およびＳｚ２）は、１０点平均粗さを示しており、測定領域内で平均面から最も高い山頂から高い順に５番目までの山の高さの平均と、最も深い谷底から深い順に５番目までの谷の深さの平均の和で算出される量である。
【００７１】
表面粗さを測定する方法としては、測定箇所に接触させて測定する接触方式と、測定箇所に接触させずに測定する非接触方式とがある。Ｓｚは接触方式の測定であっても算出することができるが、接触方式では、触針先端の球の直径よりも凹凸の間隔が小さい場合には、凹凸を触針の変位として検出できず、表面の凹凸が正確に反映されない。
【００７２】
これに対し、本実施形態では、Ｓｚは非接触方式の測定により算出される。非接触式の測定方法としては特に制限されないが、干渉光を利用して表面性状を測定する方式が好ましい。このような方式であれば、凹凸の間隔が小さい場合であっても測定可能であり、実際の表面状態がより反映された表面粗さを得ることができる。
【００７３】
また、表面粗さの測定を、線分に対してではなく、面に対して行うことで、上記の第１面および第２面の表面性状がより正確に反映された表面粗さを得ることができる。
【００７４】
グリーンチップの作製、焼成など 
得られたグリーン積層体を所定のサイズに切断して、グリーンチップを作製し、脱バインダ工程および焼成工程を行う。
【００７５】
脱バインダ処理は、通常の条件で行えばよいが、内部電極層の導電性材料としてＮｉやＮｉ合金等の卑金属を用いる場合、下記の条件で行えばよい。
【００７６】
保持温度は２００〜６００℃、保持時間は０．５〜２０時間とすることが好ましい。また、雰囲気用ガスは加湿したＮ２  とＨ２  との混合ガスとすることが好ましい。昇温速度は５〜３００℃／時間とすることが好ましい。
【００７７】
焼成は、下記の条件で行えばよい。昇温速度は５０〜２０００℃／時間とすることが好ましい。また、保持温度は１１００〜１３００℃とし、保持時間は０．５〜８時間とすることが好ましい。冷却速度は昇温速度と同様にするのが好ましい。また、雰囲気用ガスは加湿したＮ２  とＨ２  との混合ガス等とすることが好ましい。このとき、焼成時の空気雰囲気中の酸素分圧は、１０−２Ｐａ以下、特に１０−２〜１０−８  Ｐａにて行うことが好ましい。
【００７８】
このような焼成を行った後の熱処理（アニール処理）は、保持温度または最高温度を、好ましくは８００℃以上として行うことが好ましい。熱処理時の保持温度または最高温度が、前記範囲未満では誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲をこえると内部電極のＮｉが酸化し、容量が低下するだけでなく、誘電体材料と反応してしまい、寿命も短くなる傾向にある。熱処理の際の酸素分圧は、焼成時の還元雰囲気よりも高い酸素分圧であり、好ましくは１０−３Ｐａ〜１Ｐａである。前記範囲未満では、誘電体層１０の再酸化が困難であり、前記範囲をこえると内部電極層１２が酸化する傾向にある。
【００７９】
その他の熱処理条件としては、保持時間を０〜６時間、雰囲気用ガスは加湿したＮ２  ガス等とすることが好ましい。
【００８０】
なお、脱バインダ処理、焼成および熱処理は、それぞれを連続して行っても、独立に行ってもよい。
【００８１】
このようにして得られた焼結体（素子本体４）には、例えばバレル研磨、サンドブラスト等にて端面研磨を施し、端子電極用ペーストを焼きつけて端子電極６，８が形成される。端子電極用ペーストの焼成条件は、例えば、加湿したＮ２  とＨ２  との混合ガス中で６００〜８００℃にて１０分間〜１時間程度とすることが好ましい。そして、必要に応じ、端子電極６，８上にめっき等を行うことによりパッド層を形成する。
【００８２】
このようにして本発明に係る方法により製造された積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
【００８３】
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。
【００８４】
たとえば、上述した実施形態では、印刷法により、グリーンシートの表面に電極パターンを直接形成しているが、転写法を用いて、グリーンシートの表面に電極パターンを形成してもよい。
【００８５】
また、上述した実施形態では、本実施形態に係る方法により製造される電子部品として積層セラミックコンデンサを例示したが、本実施形態に係る方法により製造される電子部品としては、積層セラミックコンデンサに限定されず、積層チップインダクタ、積層チップバリスタなどにも適用できることは勿論である。
【実施例】
【００８６】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【００８７】
実施例１ 
誘電体ペーストの作製 
まず、グリーンシートを形成するための誘電体ペーストを作製した。セラミック粉末としてのＢａＴｉＯ３系粉末を１００重量部、バインダ樹脂としてのブチラール系樹脂を６．５重量部、アルコール系溶剤を１００重量部、可塑剤としてのフタル酸ジオクチルを３．５重量部、をボールミルでスラリー化して誘電体ペーストを得た。
【００８８】
余白ペーストの作製 
次いで、余白パターンを形成するための余白ペーストを作製した。ＢａＴｉＯ３系粉末を１００重量部、バインダ樹脂を６．５重量部、溶剤を１５５重量部、可塑剤としてのフタル酸ジオクチルを３．５重量部、をボールミルでスラリー化して余白ペーストを得た。
【００８９】
なお、表１の試料番号１〜１３および１７〜２４では、バインダ樹脂としては段落番号００４０に記載されたバインダ樹脂から適宜選択し、溶剤としては段落番号００４２に記載された溶剤から適宜選択し、これらの比率や乾燥条件を変化させた。
【００９０】
電極ペーストの作製 
さらに、電極パターンを形成するための電極ペーストを作製した。平均粒径が０．２μｍのＮｉ粒子１００重量部と、エチルセルロース５重量部と、ターピネオール７０重量部とを用いて、スラリー化して電極ペーストとした。
【００９１】
積層セラミックコンデンサ試料の作製 
次いで、上記で作製した誘電体ペースト、余白ペーストおよび電極ペーストを用い、以下のようにして、積層セラミックコンデンサを製造した。
【００９２】
まず、キャリアシートとしてのＰＥＴフィルム上に、誘電体ペーストを用いて、乾燥後の厚みが１．５μｍとなるようにグリーンシートを形成した。
【００９３】
なお、表１の試料番号１４〜１６では、ＰＥＴフィルムのシリコーン処理状態を変更して、グリーンシートに生じるシートアタックを制御することで、表面粗さＳｚ１およびＳｚ２を変化させた。
【００９４】
次に、得られたグリーンシートの上に、電極ペーストを用いて、スクリーン印刷法により、内部電極パターンを形成した。その後、グリーンシート上の内部電極パターンが形成されていない余白パターン部分に、余白ペーストを用いて、スクリーン印刷法により、余白パターンを形成した。なお、内部電極パターンと余白パターンとの間には隙間部分を設けた。これを乾燥することにより、図２（Ｃ）に示すような積層体ユニットを得た。得られた積層体ユニットに対して、表面粗さＳｚの測定を行った。
【００９５】
表面粗さＳｚの評価
積層体ユニットからＰＥＴフィルムを剥離し、余白パターンの表面（第１面）および余白パターンの直下に位置するグリーンシートのＰＥＴフィルム側面（第２面）について、非接触方式の測定装置を用いて、表面粗さＳｚ１およびＳｚ２を測定した。結果を表１に示す。
【００９６】
続いて、図３に示す方法で、積層体ユニット（内層用グリーンシート）を外層用グリーンシートの上に次々と積層し、グリーン積層体を形成した。このグリーン積層体を、所定サイズに切断し、グリーンチップを得た。
【００９７】
次に、脱バインダ処理、焼成及びアニールを下記の条件にて行い、焼結体を得た。
【００９８】
脱バインダは、昇温速度：１００℃／時間、保持温度：４００℃、保持時間：１時間、処理雰囲気：空気中、の条件で行った。
【００９９】
焼成は、昇温速度：３００℃／時間、保持温度：１２５０℃、保持時間：２時間、降温速度：３００℃／時間、処理雰囲気：還元雰囲気（酸素分圧：１０−６ＰａにＮ２  とＨ２  との混合ガスを水蒸気に通して調整した）、の条件で行った。
【０１００】
アニールは、昇温速度：２００℃／時間、保持温度：１０００℃、保持時間：１時間、冷却速度：２００℃／時間、雰囲気ガス：Ｎ２  ガス、で行った。雰囲気ガスの加湿には、ウェッターを用い、水温０〜７５℃にて行った。
【０１０１】
次に、得られた焼結体の端面をサンドブラストにて研磨した後、Ｉｎ−Ｇａ合金を塗布して、試験用電極を形成し、積層セラミックコンデンサ試料を得た。
【０１０２】
コンデンサ試料のサイズは、縦１．６ｍｍ×横０．８ｍｍ×高さ０．８ｍｍであり、一対の内部電極層間に挟まれる誘電体層の厚みは約１．０μｍ、内部電極層の厚みは０．９μｍであった。また積層数は４００であった。
【０１０３】
得られたコンデンサ試料について、クラックの発生率およびショート不良を評価した。
【０１０４】
クラック発生率
得られた積層セラミックコンデンサのサンプルについて、クラックの発生率を評価した。まず、１００００個のコンデンサ試料の外観を、実体顕微鏡により、それぞれ観察してクラックの有無を確認し、クラック発生率（ｐｐｍ）を算出した。クラックの発生率は０ｐｐｍを良好とした。結果を表１に示す。
【０１０５】
ショート不良
ショート不良率は、積層セラミックコンデンサの試料１００個に対して測定した。測定においては、各サンプルの抵抗値を測定し、抵抗値が５０００Ω以下となったサンプルを、ショート不良を起こしたサンプルとした。全測定サンプルに対する、ショート不良を起こしたサンプルの比率を、ショート不良率とした。ショート不良率は０％を良好とした。結果を表１に示す。
【０１０６】
【表１】
2011181615.tif 000003
【０１０７】
表１より、余白パターンの第１面の表面粗さＳｚ１と、グリーンシートの第２面の表面粗さＳｚ２との差ΔＳｚが本発明の範囲内である場合には（試料番号２〜６、１１、１４、１７、２０〜２２）、第１面と第２面との界面から有機成分のガスが抜けやすく、内部電極層間の短絡も生じないため、クラック発生率およびショート不良が抑制されていることが確認できた。
【０１０８】
これに対し、ΔＳｚが本発明の範囲外である場合には（試料番号１、７〜１０、１２、１３、１５、１６、１８、１９、２３、２４）、クラックの発生、ショート不良のいずれかあるいはその両方が生じてしまい、特性が悪化していることが確認できた。
【０１０９】
実施例２
内部電極層の厚みが０．９μｍ、誘電体層の厚みが１．０μｍ、積層数が２２０、コンデンサ試料のサイズが縦１．０ｍｍ×横０．５ｍｍ×高さ０．５ｍｍとなるようにし、内部電極パターンと余白パターンとの間に隙間部分を設けず、チタン酸バリウムの粒子径を変化させた以外は、実施例１と同様にして、積層体ユニットを作製し、これを用いて積層セラミックコンデンサを作製した。表面粗さＳｚ、クラック発生率およびショート不良の評価については、実施例１と同様に行った。結果を表２に示す。
【０１１０】
なお、試料番号３２および３３については、余白ペーストの溶剤として貧溶媒であるトリデカンをさらに添加し、溶剤における比率を変化させた。
【０１１１】
【表２】
2011181615.tif 000004
【０１１２】
表２より、溶剤に貧溶媒をさらに添加することで、ΔＳｚを制御でき、ΔＳｚが本発明の範囲内である場合には（試料番号３２）、クラック発生率およびショート不良が抑制されていることが確認できた。
【符号の説明】
【０１１３】
２…  積層セラミックコンデンサ
４…  コンデンサ素子本体
６，８…  端子電極
１０…  誘電体層
１２…  内部電極層
２０…  グリーンシート
３０…  内部電極パターン
４０…  余白パターン
５０…  余白部分
８０…  キャリアシート
Ｕ１ａ〜Ｕ１ｄ…  積層体ユニット
【図１】
2011181615.tif 000005
【図２】
2011181615.tif 000006
【図３】
2011181615.tif 000007
【図４】
2011181615.tif 000008