(57)【要約】      （修正有）【課題】表示特性を向上させることができる電気光学装置の製造方法を提供する。【解決手段】液晶層を囲むシール材を介して対向配置された素子基板と、液晶層側に凸状の形状を有する対向基板と、を貼り合わせてなる電気光学装置の製造方法であって、素子基板にＴＦＴ素子を形成する工程Ｓ１１と、ＴＦＴ素子を覆うように素子基板上に層間絶縁膜を形成する工程Ｓ１２と、シール材によって囲まれる領域の少なくとも一部の層間絶縁膜の表面の高さが、シール材と平面的に重なる領域の層間絶縁膜の高さよりも低くなるようにエッチング処理を施す工程Ｓ１４と、を有する。【選択図】図５
2011164247.tif 000002
【特許請求の範囲】
【請求項１】
素子基板と、前記素子基板に対向配置される対向基板とをシール材を介して貼り合わせてなる電気光学装置の製造方法であって、
前記素子基板にスイッチング素子を形成するスイッチング素子形成工程と、
前記スイッチング素子を覆うように前記素子基板に層間絶縁膜を形成する層間絶縁膜形成工程と、
前記シール材によって囲まれる領域の少なくとも一部の前記層間絶縁膜の表面の前記素子基板における高さが、前記シール材と平面的に重なる領域の前記層間絶縁膜の表面の高さよりも低くなるように前記層間絶縁膜にエッチング処理を施すエッチング工程と、
を有することを特徴とする電気光学装置の製造方法。
【請求項２】
請求項１に記載の電気光学装置の製造方法であって、
前記エッチング工程は、平面的に前記スイッチング素子を含む駆動回路のパターン密度が高い領域と少なくとも一部が重なる領域の前記層間絶縁膜にエッチング処理を施すことを特徴とする電気光学装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の電気光学装置の製造方法であって、
前記層間絶縁膜は、前記スイッチング素子に接続されるデータ線と、容量電極とのうち少なくとも一方を覆っていることを特徴とする電気光学装置の製造方法。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置の製造方法であって、
前記エッチング工程は、前記対向基板の反り量とエッチング量とが略同じになるように前記層間絶縁膜をエッチングすることを特徴とする電気光学装置の製造方法。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の電気光学装置の製造方法であって、
前記エッチング工程の後に、前記素子基板と前記対向基板との間のギャップを調整するギャップ調整工程を有することを特徴とする電気光学装置の製造方法。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載の電気光学装置の製造方法であって、
前記シール材には液晶を注入する開口部が形成されており、
前記素子基板と前記対向基板との間のギャップが略均一になった状態で前記開口部を封止する封止工程を有することを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の製造方法に関する。
【背景技術】
【０００２】
上記電気光学装置として、例えば、素子基板と対向基板との間に液晶層が挟持された構造を有する液晶装置がある。液晶装置の製造方法としては、例えば、素子基板と対向基板とをシール材を介して貼り合わせる工程と、貼り合わされた一対の基板間に液晶を注入する工程と、例えば、特許文献１に記載のように、一対の基板間の距離（ギャップ）が略均一になるようにギャップを調整する工程と、を有する。
【０００３】
ところが、対向基板の中央部が液晶層側に凸状となって反っている場合、中央部における素子基板と対向基板との間のギャップが端部と比較して狭くなり、液晶を注入する工程において、液晶をムラなく十分に注入することが難しいという課題があった。また、ギャップを調整する工程において、ギャップを均一に調整することが難しく、その結果、ギャップの不均一による表示ムラや色ムラなどが発生し、表示品質が低下するという課題があった。
【０００４】
これらの課題を解決する方法として、例えば、特許文献２に記載のように、対向基板の反り量を低減する膜を対向基板の液晶層とは反対側に設ける技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３０９１５３号公報
【特許文献２】特開平１１−１２６０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、対向基板側に反りを矯正する目的で膜を形成しても、個々の対向基板における反りにばらつきがあり、安定的に反りを矯正することが難しいという課題があった。
本発明は、例えば上述した問題点に鑑みなされたものであり、電気光学装置のギャップの不均一に起因する表示ムラや色ムラを好適に防止することが可能な電気光学装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００８】
［適用例１］本適用例に係る電気光学装置の製造方法は、素子基板と、前記素子基板に対向配置される対向基板とをシール材を介して貼り合わせてなる電気光学装置の製造方法であって、前記素子基板にスイッチング素子を形成するスイッチング素子形成工程と、前記スイッチング素子を覆うように前記素子基板に層間絶縁膜を形成する層間絶縁膜形成工程と、前記シール材によって囲まれる領域の少なくとも一部の前記層間絶縁膜の表面の前記素子基板における高さが、前記シール材と平面的に重なる領域の前記層間絶縁膜の表面の高さよりも低くなるように前記層間絶縁膜にエッチング処理を施すエッチング工程と、を有することを特徴とする。
【０００９】
この方法によれば、エッチング工程では素子基板において端部より中央部が低い凹状に層間絶縁膜をエッチングすることになるので、例えば、対向基板の形状が電気光学材料側に凸状に反っていても、素子基板と対向基板との隙間が面内においてばらつくことを抑えることができる。よって、面内において隙間がばらつくことによる表示ムラなどの不具合を低減し、安定した表示品質を確保することができる。
【００１０】
［適用例２］上記適用例に係る電気光学装置の製造方法において、前記エッチング工程は、平面的に前記スイッチング素子を含む駆動回路のパターン密度が高い領域と少なくとも一部が重なる領域の前記層間絶縁膜にエッチング処理を施すことが好ましい。
【００１１】
スイッチング素子を含む駆動回路のパターン密度が高い領域を覆う層間絶縁膜の表面は、他の領域との間で段差が生じ易い。この方法によれば、該パターン密度が高い領域の層間絶縁膜を、対向基板の反りの状態に合うようにエッチングすることにより、素子基板と対向基板との隙間が面内においてばらつくことをより抑えることができる。
【００１２】
［適用例３］上記適用例に係る電気光学装置の製造方法において、前記層間絶縁膜は、前記スイッチング素子に接続されるデータ線と、容量電極とのうち少なくとも一方を覆っていることが好ましい。
【００１３】
データ線や容量電極を覆う層間絶縁膜は、他の部分よりも層間絶縁膜上の段差が大きくなり易い。この方法によれば、エッチング工程において、この段差を小さくすることができる。
【００１４】
［適用例４］上記適用例に係る電気光学装置の製造方法において、前記エッチング工程は、前記対向基板の反り量とエッチング量とが略同じになるように前記層間絶縁膜をエッチングすることが好ましい。
【００１５】
この方法によれば、層間絶縁膜に施すエッチング量を対向基板の反り量に合わせて調整することにより、対向基板側の反り形状に合った形状に素子基板側を形成することができる。よって、素子基板と対向基板との隙間が面内においてばらつくことを抑えることができる。
【００１６】
［適用例５］上記適用例に係る電気光学装置の製造方法において、前記エッチング工程の後に、前記素子基板と前記対向基板との間のギャップを調整するギャップ調整工程を有することが好ましい。
【００１７】
この方法によれば、ギャップ調整を行う前に、上記したように対向基板側の反りの形状を素子基板側に反映させておくので、ギャップ調整工程において、ギャップ調整をより行いやすくすることができる。よって、表示品質を向上させることができる。
【００１８】
［適用例６］上記適用例に係る電気光学装置の製造方法において、前記シール材には液晶を注入する開口部が形成されており、前記素子基板と前記対向基板との間のギャップが略均一になった状態で前記開口部を封止する封止工程を有する。
【００１９】
この方法によれば、素子基板と対向基板とのギャップが面内において略均一になった状態で開口部を封止するので、そのギャップの状態を維持することができる。
【図面の簡単な説明】
【００２０】
【図１】液晶装置の構造を示す模式平面図。
【図２】図１に示す液晶装置のＡ−Ａ'線に沿う模式断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】液晶装置の構造を示す模式断面図。
【図５】液晶装置の製造方法を工程順に示すフローチャート。
【図６】素子基板のエッチング量と表面の凹凸との関係を示すグラフ。
【図７】液晶装置の製造方法のうちギャップ調整方法を示す斜視図。
【図８】ギャップ調整装置の構造を模式的に示す分解斜視図。
【図９】封止を行った後の液晶装置の状態を示す模式断面図。
【発明を実施するための形態】
【００２１】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。本実施形態では、電気光学装置の一例として、投射型映像装置である液晶プロジェクターにおいてライトバルブとして用いられるＴＦＴ（Thin Film Transistor）アクティブマトリクス駆動方式の液晶装置を例に挙げて説明する。
【００２２】
＜電気光学装置の構造＞
図１は、電気光学装置としての液晶装置の構造を示す模式平面図である。図２は、図１に示す液晶装置のＡ−Ａ'線に沿う模式断面図である。以下、液晶装置の構造を、図１及び図２を参照しながら説明する。
【００２３】
図１及び図２に示すように、液晶装置１１は、例えば、薄膜トランジスター（以下、「ＴＦＴ（Thin Film Transistor）素子」と称する。）を画素のスイッチング素子として用いたＴＦＴアクティブマトリクス方式の液晶装置である。液晶装置１１は、第１基板１２を備えた素子基板４１と、第２基板１３を備えた対向基板４２とが、平面視で略矩形枠状のシール材１４を介して貼り合わされている。
【００２４】
第１基板１２及び第２基板１３は、例えば、石英などの透光性材料によって構成されている。液晶装置１１は、シール材１４に囲まれた領域に液晶層１５が封入された構成になっている。なお、シール材１４には電気光学材料としての液晶を注入するための液晶注入口１６（開口部）が設けられ、液晶注入口１６は封止材１７により封止されている。液晶層１５としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。
【００２５】
第２基板１３の液晶層１５側には、シール材１４の内周近傍に沿って遮光性材料からなる平面視で矩形枠状の額縁遮光膜１８が形成されており、この額縁遮光膜１８の内側の領域が表示領域１９となっている。額縁遮光膜１８は、例えば、遮光性材料であるアルミ（Ａｌ）やクロム（Ｃｒ）で形成されており、表示領域１９の外周を区画するように設けられている。
【００２６】
表示領域１９内には、画素２１がマトリクス状に設けられている。画素２１は、表示領域１９の最小表示単位となる１画素を構成している。シール材１４の外側の領域には、データ線駆動回路２２及び接続端子部２３が第１基板１２の一辺（図１における下側）に沿って形成されている。
【００２７】
また、シール材１４の内側の領域には、この一辺に隣接する二辺に沿って走査線駆動回路２４がそれぞれ形成されている。第１基板１２の残る一辺（図１における上側）には、検査回路２５が形成されている。額縁遮光膜１８は、例えば、第１基板１２上に形成された走査線駆動回路２４及び検査回路２５に対向する位置（平面的に重なる位置）に形成されている。
【００２８】
一方、対向基板４２の各角部（例えば、シール材１４のコーナー部の４箇所）には、素子基板４１と対向基板４２との間の電気的導通をとるための上下導通端子２６が配設されている。
【００２９】
また、図２に示すように、第１基板１２の液晶層１５側には、複数の画素電極２７が形成されており、これら画素電極２７を覆うように第１配向膜２８が形成されている。画素電極２７は、ＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる導電膜である。
【００３０】
一方、第２基板１３の液晶層１５側には、格子状の遮光膜（ＢＭ：ブラックマトリクス）（図示せず）が形成され、その上に平面ベタ状の共通電極３１が形成されている。そして、共通電極３１上には、第２配向膜３２が形成されている。共通電極３１は、ＩＴＯ等の透明導電材料からなる導電膜である。
【００３１】
液晶装置１１は透過型であって、素子基板４１及び対向基板４２における光の入射側と出射側とにそれぞれ偏光板（図示せず）等が配置されて用いられる。なお、液晶装置１１の構成は、これに限定されず、反射型や半透過型の構成であってもよい。反射型の場合、例えば、画素電極２７はＩＴＯに代えてアルミニウムを用いる。
【００３２】
図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の電気的な構成を、図３を参照しながら説明する。
【００３３】
図３に示すように、液晶装置１１は、表示領域１９を構成する複数の画素２１を有している。各画素２１には、それぞれ画素電極２７が配置されている。また、画素２１には、ＴＦＴ素子３３が形成されている。
【００３４】
ＴＦＴ素子３３は、画素電極２７へ通電制御を行うスイッチング素子である。ＴＦＴ素子３３のソース側には、データ線３４が電気的に接続されている。各データ線３４には、例えば、データ線駆動回路２２（図１参照）から画像信号Ｓ１，Ｓ２，…，Ｓｎが供給されるようになっている。
【００３５】
また、ＴＦＴ素子３３のゲート側には、走査線３５が電気的に接続されている。走査線３５には、例えば、走査線駆動回路２４（図１参照）から所定のタイミングでパルス的に走査信号Ｇ１，Ｇ２，…，Ｇｍが供給されるようになっている。また、ＴＦＴ素子３３のドレイン側には、画素電極２７が電気的に接続されている。
【００３６】
走査線３５から供給された走査信号Ｇ１，Ｇ２，…，Ｇｍにより、スイッチング素子であるＴＦＴ素子３３が一定期間だけオン状態となることで、データ線３４から供給された画像信号Ｓ１，Ｓ２，…，Ｓｎが、画素電極２７を介して画素２１に所定のタイミングで書き込まれるようになっている。
【００３７】
画素２１に書き込まれた所定レベルの画像信号Ｓ１，Ｓ２，…，Ｓｎは、画素電極２７と共通電極３１（図２参照）との間で形成される液晶容量で一定期間保持される。なお、保持された画像信号Ｓ１，Ｓ２，…，Ｓｎがリークするのを防止するために、画素電極２７に電気的に接続された画素電位側容量電極と容量線の一例であるシールド層５７（図４参照）に電気的に接続された容量電極３６との間に蓄積容量３７が形成されている。
【００３８】
このように、液晶層１５に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層１５に入射した光が変調されて、画像光が生成されるようになっている。
【００３９】
図４は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図４を参照しながら説明する。なお、図４は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
【００４０】
図４に示すように、液晶装置１１は、素子基板４１と、これに対向配置される対向基板４２とを備えている。素子基板４１を構成する第１基板１２、及び対向基板４２を構成する第２基板１３は、上記したように、例えば、石英基板等によって構成されている。
【００４１】
第１基板１２上には、Ｔｉ（チタン）やＣｒ（クロム）等からなる下側遮光膜５１が形成されている。下側遮光膜５１は、平面的に格子状にパターニングされており、各画素２１の開口領域を規定している。第１基板１２及び下側遮光膜５１上には、シリコン酸化膜等からなる下地絶縁膜５２が形成されている。
【００４２】
下地絶縁膜５２上には、ＴＦＴ素子３３及び走査線３５等が形成されている。ＴＦＴ素子３３は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン等からなる半導体層３８と、半導体層３８上に形成されたゲート絶縁膜５３と、ゲート絶縁膜５３上に形成されたポリシリコン膜等からなる走査線３５とを有する。上記したように、走査線３５は、ゲート電極として機能する。
【００４３】
半導体層３８は、チャネル領域３８ａと、低濃度ソース領域３８ｂと、低濃度ドレイン領域３８ｃと、高濃度ソース領域３８ｄと、高濃度ドレイン領域３８ｅとを備えている。チャネル領域３８ａは、走査線３５からの電界によりチャネルが形成される。下地絶縁膜５２上には、シリコン酸化膜等からなる第１層間絶縁膜５４が形成されている。
【００４４】
第１層間絶縁膜５４上には、蓄積容量３７等が設けられている。蓄積容量３７は、ＴＦＴ素子３３の高濃度ドレイン領域３８ｅ及び画素電極２７に接続された画素電位側容量電極としての中継層５５と、固定電位側容量電極としての容量電極３６とが、誘電体膜５６を介して対向配置されている。容量電極３６を固定電位とするためには、上述のように、画素２１外の定電位源に接続されることで固定電位とされたシールド層５７と電気的に接続されることによってなされている。
【００４５】
また、第１層間絶縁膜５４には、ＴＦＴ素子３３の高濃度ドレイン領域３８ｅと蓄積容量３７とを電気的に接続するコンタクトホール６１ａが開孔されている。第１層間絶縁膜５４上には、シリコン酸化膜等からなる第２層間絶縁膜５８が形成されている。
【００４６】
第２層間絶縁膜５８上には、データ線３４が設けられている。データ線３４は、下層より順に、アルミニウム層３４ａ、窒化チタン層３４ｂ、窒化シリコン層３４ｃの三層構造を有する膜として形成されている。
【００４７】
データ線３４は、光反射性能に比較的優れたアルミニウムを含み、かつ、光吸収性能に比較的優れた窒化チタン及び窒化シリコンを含むことから、遮光層として機能し得る。よって、ＴＦＴ素子３３の半導体層３８に対する入射光の進行を、その上側で遮ることが可能である。
【００４８】
第１層間絶縁膜５４及び第２層間絶縁膜５８には、ＴＦＴ素子３３の高濃度ソース領域３８ｄとデータ線３４とを電気的に接続するコンタクトホール６１ｂが開孔されている。
【００４９】
第２層間絶縁膜５８上には、シリコン酸化膜等からなる第３層間絶縁膜６３が形成されている。第３層間絶縁膜６３上には、例えば、アルミニウム等からなるシールド層５７が形成されている。シールド層５７は、蓄積容量３７の容量電極３６とコンタクトホール６１ｃ、中継層６２ａ、コンタクトホール６１ｄを介して電気的に接続されている。
【００５０】
第３層間絶縁膜６３上には、シリコン酸化膜等からなる第４層間絶縁膜６４が形成されている。第４層間絶縁膜６４上には、上記した画素電極２７及び第１配向膜２８が形成されている。
【００５１】
画素電極２７は、平面的にマトリクス状に形成されており、例えば、ＩＴＯ膜等の透明導電性膜からなる。また、画素電極２７上には、ラビング等により所定の方向に配向処理が施された第１配向膜２８が形成されている。第１配向膜２８は、例えば、ポリイミド膜等の透明な有機膜からなる。
【００５２】
第１層間絶縁膜５４〜第４層間絶縁膜６４には、画素電極２７と高濃度ドレイン領域３８ｅに接続された中継層５５とを電気的に接続するためのコンタクトホール６１ｅ，６１ｆ，６１ｇ，６１ｈ、中継層６２ｂ，６２ｃ，６２ｄが形成されている。
【００５３】
第１配向膜２８上には、シール材１４（図２参照）により囲まれた空間に液晶等の電気光学物質が封入された液晶層１５が設けられている。第２基板１３の液晶層１５に面する側には、透明な共通電極３１を覆ってラビングにより所定の方向に配向処理が施された第２配向膜３２が形成されている。第２配向膜３２は、例えば、ポリイミド膜等の透明な有機膜からなる。
【００５４】
液晶層１５は、画素電極２７からの電界が印加されていない状態で第１配向膜２８及び第２配向膜３２によって所定の配向状態をとる。シール材１４は、素子基板４１及び対向基板４２をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。
【００５５】
＜電気光学装置の製造方法＞
図５は、電気光学装置の製造方法としての液晶装置の製造方法を工程順に示すフローチャートである。図６は、素子基板に施すエッチング量と表面の凹凸との関係を示すグラフである。図７は、ギャップ調整方法を模式的に示す斜視図である。図８は、ギャップ調整装置の構造を模式的に示す分解斜視図である。図９は、封止を行った後の液晶装置の状態を示す模式断面図である。以下、液晶装置の製造方法を、図５〜図９を参照しながら説明する。ここでは、対向基板４２が液晶層１５側に凸状に反っている場合の製造方法を説明する。
【００５６】
最初に、素子基板４１側の製造方法を説明する。ステップＳ１１（スイッチング素子形成工程）では、第１基板１２上にＴＦＴ素子３３（図４参照）等を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第１基板１２上にＴＦＴ素子３３、蓄積容量３７、データ線３４等を形成する。当然ながら、これらの構成要素の形成に対応して、第１層間絶縁膜５４〜第２層間絶縁膜５８も形成される。
【００５７】
ステップＳ１２（層間絶縁膜形成工程）では、第３層間絶縁膜６３を形成する。具体的には、一旦、シリコン酸化膜を用いて少なくともデータ線３４を覆うように第３層間絶縁膜６３の前駆体が形成される。その後に、ＣＭＰ法によりその表面が研磨される。
【００５８】
ステップＳ１３では、上記前駆体が形成された素子基板４１表面の起伏の状態に応じて水準分けを行い、素子基板４１に施すエッチング量を決定する。具体的には、予め行ったエッチング処理、ＣＭＰ研磨（Chemical Mechanical Polishing）の結果を基に、ＣＭＰ研磨後に最適な起伏の状態になるように（素子基板４１と対向基板４２との間のギャップが面内において略均一になるように）エッチング量を決定する。以下、素子基板４１表面の起伏の状態を、図６を参照しながら説明する。
【００５９】
図６は、図１に示す液晶装置のＢ−Ｂ'線に沿う第３層間絶縁膜６３上の起伏（段差）の状態を示すグラフである。横軸がＢ−Ｂ'線に沿った素子基板４１の範囲を示し、縦軸が第３層間絶縁膜６３表面の起伏（段差）の状態を示している。また、水準１〜水準６の範囲でエッチング量を変えており、水準６に行くに従ってエッチング量を増やしている。なお、図６に示すグラフは、素子基板４１にエッチング処理を施し、その後、ＣＭＰ研磨を行った後の起伏の状態を示している。
【００６０】
これによれば、素子基板４１の端部（表示領域１９の周辺領域）に駆動回路２２，２４などが配置されており、パターン密度が高いことから、エッチング量の少ない水準１では、第３層間絶縁膜６３の端部（該周辺領域における）の高さが中央と比較して高くなっている。このように、素子基板４１における第３層間絶縁膜６３上の形状は、略中央部がへこんだ凹状となっている。
【００６１】
ここでは、予め行った実験結果（対向基板４２の反り量と素子基板４１のエッチング量との関係）を基に、ＣＭＰ研磨後の第３層間絶縁膜６３上の起伏が、例えば、水準４になるようにエッチング量を決定した。なお、このエッチング量は、対向基板４２側の反りに対応して決定することが望ましい。言い換えれば、対向基板４２の反りに合うように素子基板４１をエッチングし、素子基板４１と対向基板４２との間のギャップが略均一になるようにする。
【００６２】
その後、図５に示すように、ステップＳ１４（エッチング工程）では、素子基板４１にエッチング処理を施す。エッチング処理は、例えば、素子基板４１の中央の領域にレジストパターンを形成し、レジストパターンをマスクとしてドライエッチングを行う。具体的には、素子基板４１の端部の高さが目的の値より高いことから、素子基板４１の端部の領域の一部をエッチングによって除去する。エッチング量は、ステップＳ１３において決定した量である。処理ガスとしては、例えば、ＣＦ４である。
【００６３】
これにより、パターン密度の高い領域（例えば、駆動回路２２，２４などと平面的に重なる領域近傍）の第３層間絶縁膜６３をエッチングすることができる。これにより、シール材１４によって囲まれる領域の少なくとも一部の第３層間絶縁膜６３の表面の高さが、シール材１４と平面的に重なる領域の第３層間絶縁膜６３の高さと比較して、低くなるようにすることができる。少なくとも一部とは、平面的に全部でもよいし一部でもよい。
【００６４】
なお、エッチング処理は、ウェットエッチングでも可能であるが、エッチング方向の制御性からドライエッチングが好ましい。実際の液晶装置１１の製造工程では、素子基板４１は大板に面付けされて加工されるので、素子基板４１間のばらつきを考慮して、エッチング量を設定することが望ましい。
【００６５】
ステップＳ１５では、素子基板４１にＣＭＰ研磨を施す。なお、ＣＭＰ研磨を行った後の素子基板４１上の起伏の状態は、上記した図６のグラフの水準４付近の状態になる。ステップＳ１４において、エッチング処理を行わなかった場合、素子基板４１上の起伏は水準１に示すような形状となる。以上により、素子基板４１と対向基板４２との間のギャップを略均一に調整することができる。
【００６６】
なお、ステップＳ１５で行うＣＭＰ研磨と、ステップＳ１４で行うエッチング処理とを入れ替えて行うことも可能であるが、ＣＭＰ研磨後にエッチング処理を行うと、鋭角な段差が生じ、配線が断線したりギャップ調整が難しくなったりする恐れがあることから、先にエッチング処理を行うことが望ましい。
【００６７】
ステップＳ１６では、画素電極２７を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、第３層間絶縁膜６３上に第４層間絶縁膜６４を形成し、第４層間絶縁膜６４上に画素電極２７を形成する。
【００６８】
ステップＳ１７では、画素電極２７上に第１配向膜２８を形成する。第１配向膜２８の形成方法は、例えば、配向膜材料としてのポリイミドやポリアミック酸を含む有機溶液を塗布して、溶媒成分を除去する乾燥・焼成を行う。塗布方法としては、特に限定されるものではなく、スピンコート、スリットコート等の方法や、オフセット等の印刷法が挙げられる。その後、成膜化した第１配向膜２８に、例えば、ラビング処理を施す。なお、ラビング処理に限定されず、例えば、斜方蒸着処理を行うようにしてもよい。以上により、素子基板が完成する。
【００６９】
次に、対向基板４２側の製造方法を説明する。まず、ステップＳ２１では、ガラスや石英等の透光性材料からなる第２基板１３上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、共通電極３１を形成する。
【００７０】
ステップＳ２２では、共通電極３１上に第２配向膜３２を形成する。第２配向膜３２の形成方法は、上記した第１配向膜２８と同様にして形成することができる。以上により、対向基板４２側が完成する。なお、対向基板４２は、製造の過程において液晶層１５の方向に凸状に反っている。
【００７１】
なお、ステップＳ１３における素子基板４１のエッチング量を決定するために、対向基板４２側の反りの状態を確認しておくことが望ましい。また、複数の対向基板４２において反り量がばらつく恐れがあるので、複数の対向基板４２の反り状態のばらつきを考慮してエッチング量を設定することが望ましい。次に、素子基板４１と対向基板４２とを貼り合わせる方法を説明する。
【００７２】
ステップＳ３１では、素子基板４１上にシール材１４を塗布する。詳しくは、素子基板４１とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板４１における表示領域１９の周縁部に（表示領域１９を囲むように）シール材１４を塗布する。
【００７３】
ステップＳ３２では、素子基板４１と対向基板４２とを貼り合わせる。具体的には、素子基板４１に塗布されたシール材１４を介して素子基板４１と対向基板４２とを貼り合わせる。より具体的には、互いの基板１２，１３の平面的な縦方向や横方向の位置精度を確保しながら行う。
【００７４】
ステップＳ３３では、真空注入法を用いて液晶注入口１６（図１参照）から構造体の内部に液晶を注入する。
【００７５】
ステップＳ３４（ギャップ調整工程）では、素子基板４１と対向基板４２との間のギャップ調整を行う。具体的には、図７及び図８に示すギャップ調整装置７０を参照しながら説明する。図７及び図８に示すように、ギャップ調整装置７０の下治具７１と上治具７２は、下治具基部７１ａと上治具基部７２ａとが接した状態でネジ７３によって固定されている。このとき、素子基板４１は、支持リング７４によって支持されるとともに、上面の周縁部を６つの基板押圧部７５によって押さえられて固定される。
【００７６】
一方、対向基板４２には何も接していない。なお、以下では支持リング７４が規定する平面の法線方向は重力加速度方向と平行であるとし、重力加速度方向を下、これと反対の方向を上と呼ぶ。
【００７７】
この状態でマイクロメーターヘッド７６を回転させて基板押圧部７５を下方向に変位させることによって、素子基板４１に対し、素子基板４１と支持リング７４との接触箇所を支点とし、素子基板４１と基板押圧部７５との接触領域を力点として力を印加することができる。このとき、素子基板４１は当該力の印加によって変形する。
【００７８】
具体的には、周縁部が下方向に変位し、中心部が僅かに上方向に変位して変形する。基板押圧部７５は互いに独立して変位することから、それぞれの基板押圧部７５が素子基板４１に印加する力を適切に設定することによって、素子基板４１の任意の位置における変形量をある程度操作することができる。
【００７９】
素子基板４１が変形すると、これに対向して配置された対向基板４２との間の基板間隔が変化する。素子基板４１の変形量は場所によって異なるので、基板間隔も場所によって異なるが、基板押圧部７５が素子基板４１に印加する力を適切に設定すれば、一度にまとまった領域に対応する基板間隔を適正な状態に調整することができる。
【００８０】
ステップＳ３５（封止工程）では、液晶注入口１６（図１参照）を封止する。封止には、例えば、熱硬化性あるいはＵＶ（紫外線）硬化性のエポキシ樹脂等の封止材１７が用いられる。ギャップ調整を行った後、液晶注入口１６を封止することにより、図９に示すように、素子基板４１と対向基板４２との間のギャップを略均一に維持することができる。以上により、液晶装置１１が完成する。
【００８１】
以上詳述したように、本実施形態の液晶装置の製造方法によれば、以下に示す効果が得られる。
【００８２】
（１）本実施形態によれば、エッチング工程において第３層間絶縁膜６３をエッチングするので、対向基板４２の形状が液晶層１５側に凸状に反っていても、素子基板４１と対向基板４２との隙間が面内においてばらつくことを抑えることができる。よって、面内において隙間がばらつくことによる表示ムラなどの不具合を低減し、安定した表示品質を確保することができる。
【００８３】
（２）本実施形態によれば、素子基板４１においてパターン密度の高い領域（素子基板４１の端部側）の第３層間絶縁膜６３の高さが中央部に比べて高くなるので、この領域の第３層間絶縁膜６３の高さが対向基板４２の反り量と略同じになるようにエッチングすることにより、対向基板４２の反りの状態に合わせて素子基板４１を形成することができる。
【００８４】
（３）本実施形態によれば、ギャップ調整を行う前に、対向基板４２側の反りの形状を素子基板４１側に反映させておくので、ギャップ調整工程において、ギャップ調整をより行いやすくすることができる。よって、表示品質を向上させることができる。
【００８５】
なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。
【００８６】
（変形例１）
上記したように、対向基板４２はそれぞれ別々に分けられた小板を用いることに限定されず、大板に面付けされたものを用いるようにしてもよい。
【００８７】
（変形例２）
上記したように、対向基板４２側の反り量を予め測定しておくことに限定されず、対向基板４２を製造する度に反り量を測定するようにしてもよい。これによれば、常に対向基板４２の反り量がわかるので、その反り量を素子基板４１側に反映させることが可能となり、素子基板４１と対向基板４２との間のギャップをより均一にすることができる。
【００８８】
（変形例３）
上記したように、第３層間絶縁膜６３に対し対向基板４２の反り状態に合わせてエッチング処理及びＣＭＰ研磨を施すことに代えて、第４層間絶縁膜６４に対してエッチング処理及びＣＭＰ研磨を施すようにしてもよい。また、第３層間絶縁膜６３と第４層間絶縁膜６４の両方に同様の処理を施すようにしてもよい。
【００８９】
（変形例４）
上記したように、液晶装置１１が第１基板１２及び第２基板１３に石英を用いることに限定されず、例えば、ＬＣＯＳ（Liquid Crystal on Silicon）のようなシリコン基板を用いた反射型の電気光学装置に適用するようにしてもよい。
【００９０】
（変形例５）
上記した電気光学装置は、液晶装置１１に限定されない。例えば、有機ＥＬ装置、プラズマディスプレイ等に適用するようにしてもよい。
【符号の説明】
【００９１】
１１…電気光学装置としての液晶装置、１２…第１基板、１３…第２基板、１４…シール材、１５…液晶層、１６…開口部としての液晶注入口、１７…封止材、１８…額縁遮光膜、１９…表示領域、２１…画素、２２…データ線駆動回路、２３…接続端子部、２４…走査線駆動回路、２５…検査回路、２６…上下導通端子、２７…画素電極、２８…第１配向膜、３１…共通電極、３２…第２配向膜、３３…スイッチング素子としてのＴＦＴ素子、３４…データ線、３４ａ…アルミニウム層、３４ｂ…窒化チタン層、３４ｃ…窒化シリコン層、３５…走査線、３６…容量電極、３７…蓄積容量、３８…半導体層、３８ａ…チャネル領域、３８ｂ…低濃度ソース領域、３８ｃ…低濃度ドレイン領域、３８ｄ…高濃度ソース領域、３８ｅ…高濃度ドレイン領域、４１…素子基板、４２…対向基板、５１…下側遮光膜、５２…下地絶縁膜、５３…ゲート絶縁膜、５４…第１層間絶縁膜、５５…中継層、５６…誘電体膜、５７…シールド層、５８…第２層間絶縁膜、６１ａ〜６１ｈ…コンタクトホール、６２ａ〜６２ｄ…中継層、６３…第３層間絶縁膜、６４…第４層間絶縁膜、７０…ギャップ調整装置、７１…下治具、７１ａ…下治具基部、７２…上治具、７２ａ…上治具基部、７３…ネジ、７４…支持リング、７５…基板押圧部、７６…マイクロメーターヘッド。
【図１】
2011164247.tif 000003
【図２】
2011164247.tif 000004
【図３】
2011164247.tif 000005
【図４】
2011164247.tif 000006
【図５】
2011164247.tif 000007
【図６】
2011164247.tif 000008
【図７】
2011164247.tif 000009
【図８】
2011164247.tif 000010
【図９】
2011164247.tif 000011