(57)【要約】【課題】最小限の検査回路の付加により製造段階での欠陥を効率的に発見すると共に、検査終了後には完成品としての機能低下を招くことのない、アレイ基板および検査方法の提供を目的とする。【解決手段】  ＦＰＤアレイ基板にデータ線毎に配置されたセンスアンプを含む簡易な検査回路を内蔵し、データを書き込んだ後に、前記センスアンプにより画素よりデータを読み出し増幅・保持し、期待値と比較することにより画素不良を検出し、その場所を高速に確定する検査回路とその方法。【選択図】図１
2011065118.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に画素電極、前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板において、前記複数のデータ線毎に接続された検査用のセンスアンプと基準キャパシターを有することを特徴とするアクティブマトリックス基板
【請求項２】
請求項１に記載のアクティブマトリックス型基板において、検査の基準とする期待値を送るための比較信号線と、前記比較信号線からの信号と前記複数の検査用センス・アンプの出力との排他的論理和をとるＥＯＲ回路と、前記複数の走査線を走査する走査線走査回路と、を有することを特徴とするアクティブマトリックス基板
【請求項３】
請求項２に記載のアクティブマトリックス型基板において、前記複数のデータ線を走査するデータ線走査回路と、すべての前記複数のＥＯＲ回路の出力と前記データ線走査回路との論理積を出力する出力ライン部を有することを特徴とするアクティブマトリックス基板
【請求項４】
請求項３に記載のアクティブマトリックス型基板において、すべての前記複数のＥＯＲ回路の出力を接続することにより論理和回路を形成する出力ライン部を有することを特徴とするアクティブマトリックス基板
【請求項５】
請求項４に記載のアクティブマトリックス型基板において、奇数番目のデータ線と偶数番目のデータ線に独立の検査データを書き込む回路を有することを特徴とするアクティブマトリックス基板
【請求項６】
請求項５に記載のアクティブマトリックス基板において、奇数番目のデータ線と偶数番目のデータ線に検査信号を印加し走査線走査回路により画素に検査データを書き込むステップと、検査用基準キャパシターに基準電位を与えるステップと、走査線走査回路により画素から順次データを読み出すステップと、読み出した電位をセンスアンプにより増幅・保持するステップと、センスアンプ出力と期待値をＥＯＲ回路により比較するステップと比較結果を出力するステップ、を有することを特徴とするアクティブマトリックス基板の検査方法。
【請求項７】
請求項６に記載の検査方法において、請求項４に記載の比較ＥＯＲ回路出力の論理和が期待値との不一致を示した場合、請求項３の論理積に不一致が出力されるデータ線走査回路の入力クロックカウントによりデータ線アドレスを特定するとともに、請求項２に記載の走査線走査回路の入力クロックカウントにより走査線アドレスを特定する事により、不良画素の場所を確定する検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、アクティブマトリックス型のアレイ基板およびその検査方法に関する。
【背景技術】
【０００２】  近年、表示装置の主流はアクティブマトリックス型液晶表示装置になりつつある。このアクティブマトリックス型液晶表示装置が従来のブラウン管テレビにかわり液晶テレビとして普及するにつれて、表示画面の大型化とともに価格競争も厳しくなりつつあり、製造コストを低減する必要がある。【０００３】  表示画面の大型化に伴い、表示装置あたりの画素数が増加し、画素電極の配列ピッチは年々微細なものとなりつつある、その結果、不良が生じやすくなる。また、配列ピッチが微細となり、画素数が増加すると、検査装置も大掛かりで高価なものとなり、検査のために基板に電気的に接触するためのプローブも微細で、プローブのピンの本数が増加するために高価なものとなる。結果として、製造コストを低減するためには、検査コストの低減が重要な課題となっている。【０００４】  このような状況下において、製造コストを低減するためには、製品の機能や製造歩留まりの改善が必要であり、検査方法を考慮した設計をし、高額な検査装置の必要性を最小限にすることが重要な課題である。【０００５】  この課題に対して、
文献１にアクティブマトリックス型液晶パネルの各データ線（文献１の図１の３）に検査用のスイッチング素子（文献１の図１の２６ａ）を配設し、データ線検査用の信号を送るデータ線検査用表示信号線とスイッチング素子を導通または遮断するためのデータ線検査用制御信号線を設置し、赤緑青の色表示を行いつつ、点灯検査をすることによって、欠陥輝点、データ線間のリーク等を検査する検査方法が開示されている。【０００６】  しかし、この検査方法では隣接するデータ線間の短絡等の欠陥をデジタル的に容易に検査し特定できない等の問題がある。【０００７】  また、文献２にアクティブマトリックス型液晶パネルの検査に関して、アクティブマトリックス型液晶パネルの各画素に順次、検査用の情報を書き込み、水平方向に走査回路を設け（文献２の図１、符号番号２参照）各画素情報を読み出すことにより、各画素の欠陥を検出する検査装置・検査方法が開示されている。【０００８】  しかし、この検査回路・検査方法によると検査時間が長く、また画素の蓄積容量内の電荷が微小な場合に問題があると思われる。【０００９】  さらに、文献３にアクティブマトリックス型液晶パネルのすべての画素に順次、検査用の情報を書き込み、一定時間後に、順次情報を読み出すことにより各画素データをセンスアンプで読み取り、それをＡＤ変換（アナログデジタル変換）して、デジタルに変換されたデータをシフトレジスターに移して、順次、シフトアウトすることにより、欠陥画素を特定する方法が開示されている。【００１０】  しかしながら、ＡＤ変換をおこなうことは現実的ではなく、また、具体的な検査回路が開示されていない。【００１１】  さらに、文献４には前記文献１と同様に、アクティブマトリックス型液晶パネルの信号線のペアに対してセンスアンプを配置し、前記文献１に類似した検査方法が開示されている。【００１２】  しかし、この検査方法では、画素の諧調表示に問題があり、十分な検査はできない。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許第３８７９６６８号
【特許文献２】特許第２７２８７４８号
【特許文献３】特開２００５−２４５５８
【特許文献４】特開２００２−３５１４３０
【発明の概要】
【発明が解決しようとする課題】
【００１４】  そこで、発明者は、アクティブマトリックス型ＴＦＴ基板を設計する際に、該基板に検査を容易にする回路を付加し、該基板に対して簡易な検査用装置から検査用の信号を印加することにより、欠陥の有無と、欠陥の位置を把握し得る該基板およびその検査方法の開発に努力した。【００１５】  第１のアイデアとして、アクティブマトリックス型ＴＦＴ基板の信号線毎に検査用画素を設置し、全ての画素に検査用のデータを書き込み、該検査用画素と表示領域の画素に書き込まれたデータをゲートラインに接続される画素毎に比較して、デジタル的に良否の判定し、検査の結果を一時的にシフトレジスターに格納し、不良画素が検知された場合にはシフトレジスター内のデータをシフトアウトすることにより、全画素の良否を、迅速に検査するアクティブマトリックス型ＴＦＴ基板と検査方法を考案した。【００１６】  しかしながら、この第１のアイデアでは、シフトレジスターを形成する必要があり、検査以外には、本来は不必要なトランジスター等の能動素子を設置しなければならないという欠点があった。【００１７】  第２のアイデアとして、該シフトレジスターの代わりにＣＣＤを利用するというアイデアもある。この場合にはトランジスター等の能動素子を要しないという利点がある。しかし、すべての画素のデータを送出して検査しなければならないという欠点があった。【００１８】  そこで、発明者は、原則的には第１および第２のアイデアと同様に、各信号線に検査用画素を設置して、検査用画素と全ての画素に検査用のデータを書き込み、該検査用画素と表示領域の画素に書き込まれたデータをゲートラインに接続される画素毎に比較する点では同様であるが、第１のアイデアのようにシフトレジスターを構成する必要もなく、第２のアイデアのように、すべてのゲートラインに接続された画素のデータを送出して検査しなければならないという欠点のない検査用の回路を最小限にすることが可能な検査装置と検査方法を考案した。以下該検査装置と検査方法をシフトセレクト型ＴＦＴ基板及び検査方法ともいう。
【課題を解決するための手段】
【００１９】  前記目的を達成するために、請求項１に記載された発明は、アレイＴＦＴ基板であって、絶縁基板上に画素電極、前記電極に個別に接続される画素スイッチング素子、前記画素スイッチング素子を介して画素電極を駆動する、格子状に配設された複数の走査線及びデータ線を有するアクティブマトリックス基板において、前記複数のデータ線毎に接続された検査用のセンスアンプと基準キャパシターと、を有することを特徴とする。【００２０】  請求項２に記載された発明は、請求項１に記載のアクティブマトリックス型基板に係り、検査の基準とする期待値を送るための比較信号線と、前記比較信号線からの信号と前記複数の検査用センス・アンプの出力との排他的論理和をとるＥＯＲ回路と、前記複数の走査線を走査する走査線走査回路と、を有することを特徴とするアクティブマトリックス型基板。【００２１】  請求項３に記載された発明は、請求項２に記載のアクティブマトリックス型基板に係り、前記複数のデータ線を走査するデータ線走査回路と、すべての前記複数のＥＯＲ回路の出力と前記データ線走査回路との論理和を出力する出力ライン部を有することを特徴とするアクティブマトリックス基板【００２２】  請求項４に記載された発明は、請求項３に記載のアクティブマトリックス型基板に係り、すべての前記複数のＥＯＲ回路の出力を接続することにより論理和回路を形成する出力ライン部を有することを特徴とするアクティブマトリックス基板【００２３】  請求項５に記載された発明は、請求項４に記載のアクティブマトリックス型基板に係り、奇数番目のデータ線と偶数番目のデータ線に独立の検査データを書き込む回路を有することを特徴とするアクティブマトリックス基板【００２４】  請求項６に記載された発明は、請求項５に記載のアクティブマトリックス型基板に係り、奇数番目のデータ線と偶数番目のデータ線に検査信号を印加し走査線走査回路により画素に検査データを書き込むステップと、検査用基準画素に基準電位を与えるステップと、走査線走査回路により画素から順次データを読み出すステップと、読み出した電位をセンスアンプにより増幅・保持するステップと、センスアンプ出力と期待値を比較するステップと比較結果を出力するステップ、を有することを特徴とするアクティブマトリックス基板の検査方法。【００２５】  請求項７に記載された発明は、請求項６に記載のアクティブマトリックス型基板の検査方法に係り、請求項４に記載の比較ＥＯＲ回路出力が期待値との不一致を示した場合、請求項３の論理積に不一致が出力されるデータ線走査回路の入力クロックカウントによりデータ線アドレスを特定するとともに、請求項２に記載の走査線走査回路の入力クロックカウントにより走査線アドレスを特定する事により、不良画素の場所を一意に確定する検査方法。
【発明の効果】
【００２６】アレイ基板に簡易な検査用の回路を付加するのみで、画素数が増加しても、検査装置が大掛かりで高価なものとなることを防止でき、検査のために基板に電気的に接触するための微細で高価なプローブに要する費用も最小限にでき、また検査に要する時間を短縮でき、結果として、製造コストを相当に低減することが可能となる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態１に係るアレイ基板と該検査方法の概要を示す説明図である。
【図２】図１に示された本発明の実施の形態に係るアクティブマトリックス型基板の回路図を例示的に示した模式図である
【図３】本発明を実施するための形態にかかるフローチャートである。
【図４】本発明に係るシフトセレクタ型の検査回路に隣接するデータ線用の検査回路が付加された実施の形態２の概略を示す説明図である。
【発明を実施するための形態】
【００２８】（実施の形態１）
以下、図を参照しつつ、本発明を実施するための実施の形態１につき説明する。
本発明を実施するための実施の形態１は本発明に係るシフトセレクタ型の検査回路が付加されたアレイ基板と該検査方法に係るものである。
【００２９】  図１は本発明の実施の形態１に係るアレイ基板と該検査方法の概要を示す説明図である。
図１において、１００は通常の画像が表示される画素マトリックスである。
理解の容易のために、４  ｘ  ４の画素マトリックスとして図示しているが、実際にはこの数字には限定されない。
１３１乃至１３４は検査用基準画素である。
１９０は画素マトリックス内のデータ線（一般に、信号線ともいわれる）を選択する信号線セレクターである。１２８は画素マトリックス内のゲート線（一般に、走査線ともいわれる）を選択するゲート線セレクターである。
【００３０】  １０１はデータ線であり、１０２もデータ線であり、１０３もデータ線であり、１０４もデータ線である。１９１はゲート線であり、１９２もゲート線であり、１９３もゲート線であり、１９４もゲート線である。
１５１乃至１５４はセンスアンプである。
【００３１】  センスアンプ１５１は、データ線１０１を通じて、ゲート線１９１乃至１９４の内から選択されたゲート線に接続された画素のデータをセンスして増幅する。
センスアンプ１５２乃至１５４についても、それぞれ同様である。
【００３２】  １６１乃至１６４はＥＯＲ（排他的論理和）比較回路である。
１８０は比較信号線である。
【００３３】  １７１乃至１７４はＯＲ（論理和）出力回路である。
１８１は出力ラインであり、ＯＲ（論理和）出力回路の出力が接続されワイアードオア（論理和）を形成している。
【００３４】  次に、本発明の実施の形態１に係るアレイ基板と該検査方法の概要について図に基づいて説明する。
【００３５】  図２は図１に示された本発明の実施の形態に係るアクティブマトリックス型基板の回路図を例示的に示した模式図である。
図２において、２３１は検査用基準画素（図１の１３１に対応する検査用基準画素）である。２５１はセンスアンプであり、２６１はＥＯＲ（排他的論理和）比較回路である。２９９は検査対象の画素である。２９１は出力ラインであり、ワイアード・オアを形成している。
【００３６】  ただし、図２に示した回路は本発明を実現するための例示的な回路であり、同様の機能を果たす回路であれば、他の回路であっても良い。
【００３７】  なお、図２に示した検査回路において、注意すべき事項としては、検査用基準画素の作成においては検査用の信号線の寄生容量を考慮する。信号線の寄生容量として、検査用基準画素の略５０％を付加する方法が考えられる。
【００３８】  ゲートカップリングの影響を等価にするために、検査用基準画素は表示領域以外の場所で検査用信号線と交差させる。検査用基準画素に関する寄生容量を検査対象の画素の容量の略５０％とする場合には、検査用基準画素と検査される画素への書き込み電圧に差を設けて調整する。
【００３９】  図３は本発明を実施するための形態にかかるフローチャートである。
最初にアレイ基板の表示領域の全画素へデータを書き込む（ステップ３０１）。次に各データ線毎に設置された検査用基準画素に検査用のデータを書き込む（ステップ３０２）。ただし、この工程（ステップ３０２）は基板の製造方法によっては必要でない場合もある。
【００４０】  次に、順次走査線を選択し，選択された走査線に接続された画素のデータと、該データ線に設置された検査用基準画素のデータとを、比較・増幅する（ステップ３０３）。
【００４１】  次に、該センスアンプの出力と比較信号線からの信号との排他的論理和（ＥＯＲ）比較回路の論理和をとる（ステップ３０４）。
【００４２】  ここで、該排他的論理和（ＥＯＲ）比較回路の論理和の出力は出力ライン接続され、ワイアードオア（ワイアード論理和）を形成しているので、出力ラインがアクティブの場合（ステップ３０５のＹｅｓ）には、該走査線に接続された画素に不良があると考えられ、信号線セレクターとゲート線セレクターの状態等に基づいて故障解析（ステップ３０６）をする。出力ラインがアクティブでない場合（ステップ３０５のＮｏ）には、該走査線に接続された画素に不良はないと考えられ、この場合には、まだ、選択されていないゲート線がある場合（ステップ３０７のＹｅｓ）には、残りのゲート線を選択（ステップ３０８）して、該選択されたゲート線に接続された画素の検査をする。
選択されていないゲート線がない場合（ステップ３０７のＮｏ）には検査を終了する。
【００４３】  以上のように、本発明に係るＴＦＴアレイ・ビルトイン・シフトセレクタ型検査方法の場合には、画素へのデータのかきこみや、不良画素が検出された場合であっても、シフトレジスターを使用する必要が無いために、トランジスター等のアクティブであって検査終了後は必要がない回路を最小化でき、更に、検査や、故障解析に必要な時間を短縮できるという利点がある。
（実施の形態２）
実施の形態２は本発明に係るシフトセレクタ型の検査回路が付加された実施の形態１に係るアレイ基板と該検査方法にさらに、シフトセレクタ型の検査回路の外周に、固有なショートリングを加えて、特に隣接するデータ線間の不良をさらに効果的に検査することを可能とするものである。図に基づいて説明する。
【００４４】  図４は本発明に係るシフトセレクタ型の検査回路に隣接するデータ線用の検査回路が付加された実施の形態２の概略を示す説明図である。
図４において、１００は通常の画像が表示される画素マトリックスである。
１０１乃至１０４は画素マトリックス１００のデータ線であり、１９１乃至１９４はゲート線である。
４６１ＳＷ、４６２ＳＷ、６３ＳＷおよび４６４ＳＷはデータ線検査用スイッチング素子である。
【００４５】４２１と４２２とは所謂ショートリングの役割も果たし、４２１は奇数番目のデータ線１０１およびデータ線１０３に接続している（以下、４２１を「データ線側奇数ショートリング」ともいう）。４２２は偶数番目のデータ線１０２およびデータ線１０４に接続している。（以下、４２２を「データ線側偶数ショートリング」ともいう）。
【００４６】  なお、図４においては、データ線は４本であるが本数は４本に限定されるわけではなく、画素マトリクッスのデータ線の本数による。
４６１ＳＷは画素マトリックス１００のデータ線のうち、図４の画素マトリックス１００の左端から数えて奇数番目のデータ線１０１に接続されており、４６２ＳＷは画素マトリックス１００データ線のうち左から数えて偶数番データ線１０２に接続されており、４６３ＳＷは画素マトリックス１００のデータ線のうち奇数番目のデータ線１０３に接続されており、４６４ＳＷは画素マトリックス１００のデータ線のうち偶数番目データ１０４に接続されている。
【００４７】  以下４６１ＳＷのように画素マトリックス１００のデータ線のうち奇数番目データ線に接続されているものを「奇数番目データ検査用スイッチング素子」ともいい、４６２ＳＷのように画素マトリックス１００のデータ線のうち偶数番目データ線に接続されているものを「偶数番目データ線検査用スイッチング素子」ともいう。
【００４８】  ４００は画素マトリックス１００のデータ線に接続されているデータ検査用スイッチング素子のゲートに共通に接続されて、全てのデータ線検査用スイッチング素子を一斉に導通または遮断するデータ線検査用スイッチング素子制御線である。
【００４９】（実施の形態２）
実施の形態２に係る検査回路の検査方法の発明は実施の形態に係る検査回路の検査方法に各データ線にデータ線検査用スイッチング素子を設けて、所謂ショートリングとも呼ばれる線を２本とし、さらに全てのデータ線検査用スイッチング素子に接続されて、一斉にスイッチング素子の開閉をおこなうデータ線検査用スイッチング制御線を設置し、２本のショートリング線の一方には奇数葉番目のデータ線を接続し、残りの１本のショートリング線には番目のデータ線を接続して、特に隣接するデータ線間の不良を効率よく検査できる機能を付加したものである。
【００５０】  以下、実施の形態２に係る検査回路の検査方法のうち、実施の形態１に係る発明に付加された部分について説明する。
ショートリング４２１は奇数番目データ線検査用スイッチング素子を介して画素マトリックス１００のデータ線のうち奇数番目のデータ線に接続される。以下「奇数番目データ線検査用ショートリング」ともいう。具体的には、データ線１０１はデータ線検査用スイッチング素子４６１ＳＷのソース側に接続されており、データ線検査用スイッチング素子４６１ＳＷがデータ線検査用制御線４００からの信号により導通すれば、ショートリング４２１に接続する。
【００５１】  同様にデータ線１０３は奇数番目データ線検査用スイッチング素子４６３ＳＷのソース側に接続されており、データ線検査用スイッチング素子４６３ＳＷがデータ線検査用制御線４００からの信号により導通すれば、ショートリング４２１に接続する。
【００５２】  ショートリング４２２は、偶数番目データ線検査用スイッチング素子を介して画素マトリックス１００のデータ線のうち偶数番目のデータ線に接続される。以下「偶数番目データ線検査用ショートリング」ともいう。データ線１０２はデータ線検査用スイッチング素子４６２ＳＷのソース側に接続されており、データ線検査用スイッチング素子４６２ＳＷがデータ線検査用制御線４００からの信号により導通すれば、ショートリング４２２に接続する。
同様にデータ線１０４はデータ線検査用スイッチング素子４６４ＳＷのソース側に接続されており、データ線検査用スイッチング素子４６４ＳＷがデータ線検査用制御４００からの信号により導通すれば、ショートリング４２２に接続する。
【００５３】  なお、図４においては、データ線は４本であるが本数は４本に限定されるわけではなく、画素マトリクッスのデータ線の本数による。データ線検査用スイッチング素子の数についても同様である・
アレイテストの際は、奇数ショートリング４２１と偶数ショートリング４２２を利用することにより、欠陥を生じやすい隣接するデータ線に独立した検査信号を供給することができ、特に隣接するデータ線間の欠陥を容易に発見し、特定することの可能性を向上させることができる。
（実施の形態３）
実施の形態３に係る検査回路の検査方法の発明は実施の形態１または２に係る検査回路の検査方法に各走査線に走査線検査用スイッチング素子を設けて、所謂ショートリングとも呼ばれる線を２本とし、さらに全ての走査線検査用スイッチング素子に接続されて、一斉にスイッチング素子の開閉をおこなう走査線検査用スイッチング制御線を設置し、２本のショートリング線の一方には奇数番目の走査線を接続し、残りの１本のショートリング線には偶数番目の走査線を接続して、特に隣接する走査線間の不良を効率よく検査できる機能を付加したものである。奇数番目の走査線が接続されたショートリング線を走査線側奇数ショートリング線といい、偶数番目の走査線が接続されたショートリング線を走査線側偶数ショートリング線ともいう。
その結果走査線についても、アレイテストの際は、奇数ショートリング線と偶数ショートリング線を利用することにより、欠陥を生じやすい隣接する走査線に独立した検査信号を供給することができ、特に隣接する走査線間の欠陥を容易に発見し、欠陥場所の特定の効率を向上させることができる。
【産業上の利用可能性】
【００５４】フラットディスプレイ表示装置に用いられるアレイ基板を効果的に検査でき、製造コストを低減できる。
【符号の説明】
【００５５】    １００      通常の画像が表示される画素マトリックス
１０１      データ線
１０２      データ線
１０３      データ線
１０４      データ線
１３１      検査用基準キャパシター
１３２      検査用基準キャパシター
１３３      検査用基準キャパシター
１３４      検査用基準キャパシター
１５１      センスアンプ
１５２      センスアンプ
１５３      センスアンプ
１５４      センスアンプ
１６１      ＥＯＲ（排他的論理和）比較回路
１６２      ＥＯＲ（排他的論理和）比較回路
１６３      ＥＯＲ（排他的論理和）比較回路
１６４      ＥＯＲ（排他的論理和）比較回路
１７１      ＯＲ（論理和）出力回路
１７２      ＯＲ（論理和）出力回路
１７３      ＯＲ（論理和）出力回路
１７４      ＯＲ（論理和）出力回路
１９１      ゲート線
１９２      ゲート線
１９３      ゲート線
１９４      ゲート線
１８０      比較信号線
１８１      出力ライン
１２８      ゲート線走査回路
１９０      データ線走査回路
【図１】
2011065118.tif 000003
【図２】
2011065118.tif 000004
【図３】
2011065118.tif 000005
【図４】
2011065118.tif 000006