(57)【要約】【課題】半導体集積回路の電源パッドの配置を決定するためのＴＡＴをより短縮した半導体集積装置の設計方法を提供する。【解決手段】半導体集積回路の設計方法としてのＣＡＤ設計ツール５は、半導体チップに電源電位を供給する電源パッドの供給可能電流量に基づき、各電源パッドに対し、それぞれ供給する電力の基準値となる電力基準値としての消費電力基準値を設定し、半導体チップ領域を、当該領域が消費電力基準値以下の消費電力の分割領域となるまで分割し、半導体チップの内部回路に電源電位を供給する電源配線のうち、分割領域としての確定エリアの中心に最も近い電源配線の上に電源パッドを配置する。【選択図】図２
2011145971.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに電源電位を供給する電源パッドの供給可能電流量に基づき、各電源パッドに対し、それぞれ供給する電力の基準値となる電力基準値を設定し、
半導体チップ領域を、当該領域が前記電力基準値以下の消費電力の分割領域となるまで分割し、
前記半導体チップの内部回路に電源電位を供給する電源配線のうち、前記分割領域の中心に最も近い電源配線の上に前記電源パッドを配置する半導体集積回路の設計方法。
【請求項２】
前記半導体チップ領域を複数に分割する際、
前記半導体チップ領域を、前記半導体チップの内部回路へ電源電位を供給する電源配線の方向とは略直交する方向に分割して第１の領域とし、
前記第１の領域を、前記第１の領域の消費電力が前記電力基準値以下になるまで、前記電源配線と略平行する方向に繰り返し分割して前記分割領域とし、
前記分割領域の中心に最も近い前記電源配線上に、前記電源パッドを配置する請求項１記載の半導体集積回路の設計方法。
【請求項３】
前記電源パッドを配置する電源配線は、前記半導体チップの内部回路へ電源電位を供給する電源配線のうち、最も単位面積当たりの抵抗値が小さいもののうち、前記分割領域の中心に最も近い前記電源配線とする請求項１および２記載の半導体集積回路の設計方法。
【請求項４】
前記半導体チップ領域は、少なくとも半導体の構造上の制約に基づき、前記電源パッドが配置できない配置禁止領域を有し、前記電源パッドを配置する際は、前記電源配線上であって、かつ前記配置禁止領域以外の領域に配置する請求項１乃至３記載の半導体集積回路の設計方法。
【請求項５】
前記第１の領域を繰り返し分割する際、前記第１の領域を分割した複数の領域のうち、前記電力基準値以上の消費電力の領域が複数あり、かつそれらが隣接している場合、当該隣接している複数の領域を統合し、
当該統合された複数の前記分割された第１の領域を、当該統合された領域の数に、１を加算した数でさらに分割する請求項１又は２記載の半導体集積回路の設計方法。
【請求項６】
前記第１の領域を前記電源配線と略平行する方向に繰り返し分割して前記分割領域とする換わりに、
前記半導体チップの内部回路の構成に基づき、当該第１の領域を分割可能な最小単位の領域である最小領域を設定し、
前記最小領域の消費電力の総和が前記電力基準値に近い値であって当該電力基準値以下になるまで当該最小領域を統合して前記分割領域とする請求項１又は２記載の半導体集積回路の設計方法。
【請求項７】
前記半導体チップ全体の消費電力をＷ０、前記電力基準値をＷ１、前記最小領域のうち最大の消費電力をＷＭ、としたとき、分割数Ｎ０＝Ｗ０／（Ｗ１−ＷＭ）とし、消費電力判定値Ｗ２＝Ｗ０／Ｎ０とし、
前記分割領域を求める際、前記最小領域を順次統合した統合領域の消費電力が前記消費電力判定値Ｗ２近傍になるまで順次統合して前記分割領域とする請求項６記載の半導体集積回路の設計方法。
【請求項８】
前記最小領域を統合する際は、
基準となる前記最小領域に対し、前記電源配線の配線方向を長辺とする矩形領域となるよう、当該最小領域を統合する請求項６又は７記載の半導体集積回路の設計方法。
【請求項９】
半導体チップと、
前記半導体チップに電位を供給するためのパッケージと、を有し、
前記半導体チップは、
内部回路と、
前記内部回路に電位を供給するための電源配線と、
前記電源配線とパッケージとを接続するための電源パッドと、を有し、
前記電源パッドには、前記半導体チップに電源電位を供給する供給可能電流量に基づき、供給する電力の基準値となる電力基準値が設定され、
前記電源パッドは、前記半導体チップ領域を、当該領域が前記電力基準値以下の消費電力の分割領域となるまで分割し、前記半導体チップの内部回路に電源電位を供給する電源配線のうち、前記分割領域の中心に最も近い電源配線の上に配置される半導体集積回路。
【請求項１０】
前記半導体チップ領域を複数に分割する際、
前記半導体チップ領域を、前記半導体チップの内部回路へ電源電位を供給する電源配線の方向とは略直交する方向に分割して第１の領域とし、
前記第１の領域を、前記第１の領域の消費電力が前記電力基準値以下になるまで、前記電源配線と略平行する方向に繰り返し分割して前記分割領域としたとき、
前記電源パッドは、前記分割領域の中心に最も近い前記電源配線上に配置される請求項９記載の半導体集積回路。
【請求項１１】
前記電源パッドを配置する電源配線は、前記半導体チップの内部回路へ電源電位を供給する電源配線のうち、最も単位面積当たりの抵抗値が小さいもののうち、前記分割領域の中心に最も近い前記電源配線である請求項９又は１０記載の半導体集積回路。
【請求項１２】
前記第１の領域を前記電源配線と略平行する方向に繰り返し分割して前記分割領域とする換わりに、
前記半導体チップの内部回路の構成に基づき、当該第１の領域を分割可能な最小単位の領域である最小領域を設定し、
前記最小領域の消費電力の総和が前記電力基準値に近い値であって当該電力基準値以下になるまで当該最小領域を統合して前記分割領域とする請求項９又は１０記載の半導体集積回路。
【請求項１３】
前記半導体チップ全体の消費電力をＷ０、前記電力基準値をＷ１、前記最小領域のうち最大の消費電力をＷＭ、としたとき、分割数Ｎ０＝Ｗ０／（Ｗ１−ＷＭ）とし、消費電力判定値Ｗ２＝Ｗ０／Ｎ０とし、
前記分割領域は、前記最小領域を順次統合した統合領域の消費電力が前記消費電力判定値Ｗ２近傍になるまで順次統合されたものである請求項１２記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路の設計方法に関し、特にボンディングワイヤを用いた半導体集積回路の設計方法に関する。
【背景技術】
【０００２】
半導体分野において、ボンディングワイヤを用いた半導体集積回路がある。このような半導体集積回路は、特に安価な民生分野に用いられる。ボンディングワイヤを用いた半導体集積回路は、半導体チップと基板とを有し、半導体チップ上には電源パッドおよび電極パッドを有し、基板上にはボンディングリードを有する。そして、ボンディングリード及び電源パッドの間と、電源パッド及び電極パッドの間とをボンディングワイヤで接続する。ボンディングワイヤで接続することにより、半導体チップにボンディングリード及び電源パッドを介し、電源電圧が印加される構成となっている。
【０００３】
昨今では、半導体チップ内部回路の多機能化により、半導体チップに高機能で消費電力が大きいブロックと、低機能で消費電力が小さいブロックとが混在している。このようにブロック間で消費電力に差がある半導体チップでは、チップの領域により消費電力に偏りが生じ、一部の回路に電源の供給不足が発生する可能性がある。そのため、電源パッドの配置には、安定した電力供給を行うよう考慮する必要がある。また、安定した電力供給のためには、電源配線上に生じる電圧降下（IR-Drop）を考慮して電源パッドを配置する必要がある。
【０００４】
以上のように、パッドの配置の決定は、各ブロックへの安定した電力供給およびＩＲ−Ｄｒｏｐを考慮しなければならない。これにより、電源パッドの配置を決定するためのＴＡＴ（turn around time）が増大し、結果、半導体集積回路の全体の開発期間の長期化を招くため、電源パッドの配置を決定するためのＴＡＴを短くする必要性が高まってきた。
【０００５】
特許文献１には、半導体集積回路のＩＲ−Ｄｒｏｐを抑制する半導体装置における電極の配置方法を提供する技術が開示されている。
【０００６】
図１４は、特許文献１に記載の半導体集積回路の電極配置方法を示すフローチャートである。まず、初期設定として、ボンディングパッド位置を算出するために必要な情報を入力する。この情報は、半導体チップのサイズ及び半導体チップの周辺に配置する電源パッド位置及び配置個数などを有する。さらに、後述する終了条件（点数及びシミュレートループ数）、限界ＩＲ−Ｄｒｏｐ値、アセンブリ制約及び入れ替え確率などの諸条件を必要に応じて適宜有する。さらに限界ＩＲ−Ｄｒｏｐ値及びアセンブリ制約などに対する重要度数をも適宜入力することができる（ステップＳ１１１）。
【０００７】
次に、半導体チップ中央部をメッシュ状に分割し（ステップＳ１１２）、縦、横の線が交差した位置をボンディングパッド配置の候補点とし、予め定められた数の電極パッドを一義的にランダム配置する（ステップＳ１１３）。この場合のメッシュの間隔は、パラメータによる固定値でも良いし、作業者が個別に指定する値でも良い。また、この際に、アセンブリ制約（特にボンディングワイヤ長）を考慮してある程度の範囲を絞り込んでボンディングパッド配置位置を限定することもできる。すなわち電源パッドに対してボンディングワイヤ長を考慮することによって、半導体チップ上において電極パッドを配置できる領域を太線枠で囲まれた領域（特許文献１の図４参照）内に予め限定することができる。
【０００８】
また、ボンディングワイヤの最大・最小ルール値およびワイヤの平面配置角度などのアセンブリ制約を入力することで各電源パッドからボンディングワイヤを張ることができる範囲（概ね扇状になる）に限定することで、半導体チップ上において電極パッドを配置できる領域を、扇状の枠で囲まれた領域内に予め限定することができる（特許文献１の図５参照）。なお、ワイヤの平面配置角度を入力するのは、チップ周辺に近い場所に内部ボンディングパッドを配置してもＩＲ−Ｄｒｏｐの改善効果は少ないので、おおよそ９０度くらいの角度を範囲とすることで、候補点とすることができる。このように候補点をあらかじめ絞り込むことは、処理時間の短縮につながる利点もある。
【０００９】
次に、現時点でのボンディングパッド位置における電圧降下の情報をＩＲ−Ｄｒｏｐ解析ツールを使用して計算を行う（ステップＳ１１４）。このＩＲ−Ｄｒｏｐ解析ツールは市販されている。なお、予め所定数の電極パッドを半導体チップ上に配置した状態で、ＩＲ−Ｄｒｏｐ解析ツールによって半導体チップ上の電位分布を算出する。したがって、その後の電極パッドの配置変更に際して最初に配置した電極パッドの形態を参照することができ、電極パッドの配置変更を簡易に行うことができるようになる。
【００１０】
次に、ＩＲ−Ｄｒｏｐ解析ツールによって得た半導体チップ上の電圧降下の最大値や平均値の情報を点数計算グラフに基づく計算式を使って点数化を行う。あらかじめ入力されたＩＲ−Ｄｒｏｐ限界値を超えた場合は、その電極パッド位置が採用されないように１００点を１００倍くらいしたような大きな値となるようにする。最大値、平均値の点数は、あらかじめ入力された重要度数を掛けたものを各項目の点数とする（ステップＳ１１５）。
【００１１】
次に、半導体チップ周辺部の電源パッドから、ボンディングワイヤとチップ内電源配線を経由する測定点までの経路と、半導体チップ中央部の電極パッドからチップ内電源配線のみを経由する測定点までの経路とにおける抵抗値を測定点において計算する（ステップＳ１１６）。抵抗値は、単位長さ当たりの抵抗値をボンディングワイヤ、チップ内配線のそれぞれをライブラリとして用意し、単位長さ当たりの抵抗値にボンディングワイヤ長やチップ内配線長（直線距離）を掛けて計算する。
【００１２】
次に、測定点での計算結果より抵抗値の平均値、最大値の情報を点数計算グラフに基づく計算式を使って点数化を行う。最大値、平均値の点数は、あらかじめ入力された重要度数を掛けたものを各項目の点数とする（ステップＳ１１７）。
【００１３】
次に現時点でのボンディングパッド位置の状態で、周辺の電源パッドとチップ中央部の電極パッド間をボンディングワイヤで接続し、アセンブリ制約に関するルール判定を行う。判定内容の例としては、ボンディングワイヤ長やボンディングワイヤ間距離などについて判定を行う（ステップＳ１１８）。ボンディングワイヤ長は、周辺パッド側の電源パッドの中心から、チップ内部パッドの中心までの直線距離を計算する。ボンディングワイヤ間距離は、チップ周辺パッドからチップ内部パッドへのボンディングワイヤの最短距離を計算する。
【００１４】
次に、ボンディングワイヤ長の結果をルール値にあてはめ、点数計算グラフに基づく計算式を使って点数化を行う（ステップＳ１１９）。アセンブリ制約の項目では、ルール値の範囲外でのアセンブリは不可能であるので、１００点を１００倍くらいしたような大きな値となるようにする。
【００１５】
同様に、ボンディングワイヤ間距離の結果をルール値にあてはめ、点数計算グラフに基づく計算式を使って点数化を行う（ステップＳ１１９）。ワイヤ間距離は、間隔が近い場合のみアセンブリ不可能となるため測定結果がルール値以下の場合は、１００点を１００倍くらいしたような大きな値となるようにする。
【００１６】
ボンディングワイヤ長、ボンディングワイヤ間隔についても最大値、平均値の点数は、あらかじめ入力された重要度数を掛けたものを各項目の点数とする。ＩＲ−Ｄｒｏｐ、抵抗値、アセンブリ制約の各項目で計算した点数を合計し、総合点数を算出する（ステップＳ１１９）。この総合点数は、点数表として表すことができる。
【００１７】
総合点数がステップＳ１１１で入力された点数に到達した場合は、処理を終了し、上述したシミュレーションによって得た結果に基づいて電極パッドを半導体チップ上に配置する（ステップＳ１２３）。一方、総合点数がステップＳ１１１に入力された点数に到達していない場合は、ステップＳ３１に戻って再度電極パッドを再配列し、同様にステップＳ３２からＳ２０までの操作を行う。この場合、２回目以降で計算された点数が、前回のものと比較して改善されていればボンディングパッドの位置を確定し、そうでなければ入れ替えたボンディングパッド位置を元に戻すようにする（ステップＳ１２１）。
【００１８】
総合点数が小さいほど良い結果であると言えるので、前回の結果より小さい点数であれば現在のパッド位置および総合点数を記憶し、そうでなければ前回のパッド位置に戻すようにする。あらかじめ入れ替え確率（パッド位置を戻すか否か決定する確率）が指定されている場合は、点数が改善されていない場合であっても指定された確率で現在のパッド位置と総合点数を記憶する。入れ替え確率を０％にすることで、改善されない場合は必ずパッド位置を元に戻すようにすることも可能である。点数があらかじめ入力された終了点数に達した場合は、そのパッド位置を最終結果として出力する。
【００１９】
また、終了点数の指定によっては、永遠に点数未達で上記の繰り返しのシミュレーションが無限ループになってしまう可能性もあるので、終了条件として最大ループ数も指定できるようにする。ループ回数が指定ループ数に達した場合は、処理を終了し、一番点数が良かった（小さかった）ボンディングパッド位置を最終結果として出力する（ステップＳ１２２）。
【００２０】
なお、ステップＳ３１〜Ｓ１２０の得られたデータと点数グラフなどは、記憶され、必要に応じて表示装置等に表示されるようになっている。また、ステップＳ１２２を経て最終的に得たデータ（電極パッドの配置形態）は、出力装置に出力される（ステップＳ１２３）。
【００２１】
なお、特許文献１の実施形態では、半導体チップのＩＲ−Ｄｒｏｐと、電源パッド、電極パッド、電源パッド及び電極パッドを接続するボンディングワイヤ、並びに電極パッドに電気的に接続された半導体チップ内の電源配線に起因した抵抗値と、半導体装置のアセンブリ制約とをこの順に評価解析し、点数化しているが、評価解析の順序は適宜に変化させることもできる。例えば、抵抗値の評価解析の後にＩＲ−Ｄｒｏｐの評価解析を行い、アセンブリ制約の評価解析を行うこともできる。さらには、アセンブリ制約の評価解析の後に、ＩＲ−Ｄｒｏｐの評価解析及び抵抗値の評価解析を行うことができる。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００８−２７０４３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
特許文献１に記載の技術では、チップ中央部にランダムにボンディングパッドを配置する。しかしながら、消費電力の分布に偏りがある半導体集積回路では、定められた数の電極パッドをランダム配置すると、一部の電極パッドに消費電力が集中する。それにより、設計上の許容限界値を超えたＩＲ−Ｄｒｏｐが発生する可能性があり、その際、何度もイタレーションを繰り返すため、電源パッドの配置を決定するためのＴＡＴが長期化するという問題がある。
【課題を解決するための手段】
【００２４】
本発明にかかる半導体集積回路の設計方法は、半導体チップに電源電位を供給する電源パッドの供給可能電流量に基づき、各電源パッドに対し、それぞれ供給する電力の基準値となる電力基準値を設定し、半導体チップ領域を、当該領域が電力基準値以下の消費電力の分割領域となるまで分割し、半導体チップの内部回路に電源電位を供給する電源配線のうち、分割領域の中心に最も近い電源配線の上に電源パッドを配置する。これにより、電源パッドの数および配置をより容易に決定することができる。
【発明の効果】
【００２５】
本発明によれば、半導体集積回路の電源パッドの配置を決定するためのＴＡＴをより短縮した半導体集積装置の設計方法を提供することができる。
【図面の簡単な説明】
【００２６】
【図１】実施の形態１にかかるシステムの構成を示す図である。
【図２】実施の形態１にかかる半導体チップの設計方法を示すフローチャートである。
【図３】実施の形態１にかかる半導体チップの設計方法の詳細を示すフローチャートである。
【図４】実施の形態１にかかる半導体集積回路を示す図である。
【図５】実施の形態１にかかるチップエリアを示す図である。
【図６】実施の形態１にかかるチップエリアを示す図である。
【図７】実施の形態１にかかるチップエリアを示す図である。
【図８】実施の形態１にかかる電源パッドの配置を決定する動作を示すフローチャートである。
【図９】実施の形態１にかかるチップエリアを示す図である。
【図１０】実施の形態２にかかる半導体チップの設計方法を示すフローチャートである。
【図１１】実施の形態２にかかるチップエリアを示す図である。
【図１２】実施の形態２にかかるチップエリアを示す図である。
【図１３】実施の形態２にかかるチップエリアを示す図である。
【図１４】従来の半導体集積回路の電極配置方法を示すフローチャートである。
【発明を実施するための形態】
【００２７】
本発明の実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。また、以下の図面に示す各装置の構成は、例えば記憶装置に読み込まれたプログラムをコンピュータ（ＰＣや携帯端末装置等）上で実行することにより実現される。また、これらのプログラムは、ＣＤ−ＲＯＭや光ディスク等の情報記憶媒体に記憶され、もしくはインターネット等のネットワークを介して配布され、コンピュータにインストールされることになる。
【００２８】
図１は、本実施の形態にかかるシステムの構成を示す図である。本実施の形態にかかるシステムは、エンジニアリングワークステーションなどのコンピュータ装置１と記録媒体３を有するサーバ２とを有し、当該サーバ２は、インターネット４などのネットワークを介してコンピュータ装置１に接続されている。
【００２９】
記録媒体３には、実行プログラム、並びにモデル式及びモデルパラメータ等が格納され、サーバ２内に保持されている。記録媒体３は、更に、ＣＡＤ設計ツール５（回路エディタやレイアウトエディタ等）を有する。このＣＡＤ設計ツール５は、ネットワーク４を介してコンピュータ装置１にダウンロードされる。ダウンロードされたＣＡＤ設計ツール５はコンピュータ装置１のローカルなハードディスクあるいはメモリなどにストアされて、このＣＡＤ設計ツール５を使用して半導体集積回路を設計することができる。回路エディタおよびレイアウトエディタは回路作成ツール(回路エディタ：回路Edit(er))とレイアウト作成ツール(レイアウトEdit(er))のである。また、回路作成ツールはＲＴＬ（Register transfer level）設計および回路合成ツールなどを含む。レイアウト作成ツールは素子設計および自動結線ツールなどを含む。
【００３０】
本実施の形態にかかる半導体集積回路の設計方法においては、設計上の許容限界値を超えたＩＲ−Ｄｒｏｐの発生を防止するものである。このため、先ず、半導体集積回路（半導体チップ）に電源電位を供給する電源パッドの供給可能電流量に基づき、各電源パッドに対し、それぞれ供給する電力の基準値となる電力基準値としての消費電力基準値を設定する。次に、半導体チップ領域を、その領域が消費電力基準値以下の消費電力の分割領域（確定エリア）となるまで分割していく。分割が終了したら、半導体チップの内部回路に電源電位を供給する電源配線のうち、確定エリアの中心に最も近い電源配線の上に電源パッドを配置する。このように、半導体チップのエリアを消費電力基準値以下の消費電力となるまで分割することにより、特定の電源パッドに電流が集中することを防止し、より容易に電源パッドの数と位置を決定することができる。
【００３１】
以下、本実施の形態にかかる半導体集積回路の設計方法について更に詳細に説明する。図２は、本実施の形態にかかる半導体チップの設計方法を示すフローチャートである。まず、１つの電源パッドに供給することができる電力量に基づき、消費電力基準値を設定する（ステップＳ２１）。
【００３２】
次に、半導体チップの内部回路へ電源電位を供給する電源配線のうち、最も単位面積当たりの抵抗値が小さいもの（以下ρＳの小さい電源配線という。）の配線方向とは略直交する方向に、半導体チップのエリア（以下チップエリアという。）を２分割する（ステップＳ２２）。
【００３３】
チップエリアを分割したエリアであって、エリア内の消費電力が消費電力基準値を超えるもの（更に分割が必要なもの）を未確定エリア（第１の領域）とし、エリア内の消費電力が消費電力基準値内となったエリアを確定エリア（分割領域）ということとする。ここでは、上述の２分割した後のエリア（以下、１／２エリア）が未確定エリアである場合について説明する。
【００３４】
次に、上記１／２エリアの消費電力が消費電力基準値内に納まるよう、ρＳの小さい電源配線とは略平行な方向に１／２エリアを複数個に分割する（ステップＳ２３）。これにより、全未確定エリアを確定エリアとする。そして、各確定エリア内に配置されるρＳの小さい電源配線のうち、中心に最も近いρＳの小さい電源配線上に電源パッドを配置する（ステップＳ２４）。
【００３５】
ここで、ρＳの小さい電源配線に電源パッドを配置する場合、電源配線の配線方向に対して略平行な辺側から当該電源配線までの距離は、電源配線がチップエリア中心に位置する場合に長くなる。したがって、ボンディングワイヤ長が長くなりアセンブリの基準を満足できない問題が発生する。しかし、ρＳの小さい電源配線の方向とは直交する方向の２辺側からであれば、電源配線がチップエリア中心に位置した場合であっても、電源パッドを周縁部に配置することができ、ボンディングワイヤの長さを短くすることができる。
【００３６】
言い換えれば、電源パッドを配置する際は、なるべくチップエリア周縁部に配置することが好ましい。チップエリア中心部に電源パッドを配置すると、ボンディングワイヤが長くなり、アセンブリの基準を満足できない場合があるためである。
【００３７】
これに対し、本実施の形態にかかる設計方法においては、先ず、チップエリアを、ρＳの小さい電源配線に直交する方向で２分割している。したがって、２分割したエリアは、いずれもρＳの小さい電源配線に対して直交する辺を有する。この辺側からのρＳの小さい電源配線上の電源パッドへの距離は、チップエリアの１／２未満となるため、ボンディングワイヤ長を短くすることができる。
【００３８】
さらに、ρＳの小さい電源配線上に電源パッドを配置することにより、ρＳの小さい電源配線と基板とを電源パッドを通じて接続することができる。このため、ρＳの小さい電源配線を使って内部回路に電源供給することで、内部回路に効率よく電源電位を供給できる。
【００３９】
次に、半導体チップ分割方法についてさらに詳細に説明する。図３は、半導体チップのチップエリアの分割方法の詳細を示すフローチャートである。図４は、半導体集積回路を示す図である。半導体集積回路１０は、半導体チップ４２と、パッケージ４３とを有する。半導体チップ４２は、内部回路に電源電位を供給するための複数のρＳの小さい電源配線Ｌ０１、及びパッケージと半導体チップ４２とを接続する為の電源パッド４４を有する。また、パッケージ４３は、半導体チップ４２とパッケージ４３を接続するためのボンディングリード４５を有する。半導体集積回路１０は、電源パッド４４およびボンディングリード４５をボンディングワイヤで接続することにより、半導体チップ４２内の内部回路に電力を供給する。
【００４０】
図５乃至図７は、チップエリアを示す図である。図中、黒太破線で示す領域が現在処理中のエリアであることを示す。また、各エリア内の（）で示す数字は当該エリアにおける消費電力を示すものとする。さらに、チップエリアには、ρＳの小さい電源配線が紙面縦方向に配線されているものとする。また、チップエリア全体の消費電力を７００とし、消費電力基準値を１００とする。すなわち、本処理においては、チップエリアを、そのエリア内の消費電力が１００未満となるように分割する。
【００４１】
図５（ａ）は、未確定エリアを示す図である。まず、図５（ａ）に示すように、黒太破線で示す選択エリアＡ０１（チップエリア全体）を処理対象エリアとし、当該選択エリアＡ０１を、ρＳの小さい電源配線に直交する方向に２分割して１／２エリアＣ０１と１／２エリアＣ０２とする（ステップＳ３０）。
【００４２】
次に、各１／２エリアＣ０１、Ｃ０２における消費電力を算出する。本例においては、紙面上側の１／２エリアＣ０１の消費電力は３７５、紙面下側の１／２エリアＣ０２の消費電力は３２５であったとする。
【００４３】
さらに、この両方のエリアにのうちどちらか一方の１／２エリアを選択し、分割処理の対象エリアである選択エリアＡ０２とする（ステップＳ３１）。本例では、図５（ｂ）に示すように、まず１／２エリアＣ０１を選択し、選択エリアＡ０２とする。
【００４４】
次に、分割数Ｎの初期値として、選択エリアを分割する数を２分割（Ｎ＝２）に設定し（ステップＳ３２）、選択エリアＡ０２を、ρＳの小さい電源配線の配線方向と平行な方向に分割数Ｎ＝２で均等に分割する（ステップＳ３３）。図５（ｂ）に示すように、選択エリアＡ０２は分割数Ｎ＝２で均等にエリアＣ０３とＣ０４に分割されている。
【００４５】
次に、均等に分割されたエリア毎の消費電力計算を（例えば左のエリアから順番に）実施し、消費電力基準値内か判定する（ステップＳ３４）。ここで、エリアＣ０３の消費電力が７５、エリアＣ０４の消費電力が３００であるとする。
【００４６】
消費電力基準値内であれば、該未確定エリアを確定エリアとしてコンピュータ装置１のローカルなハードディスクあるいはメモリに格納されている確定フラグを立てる（ステップＳ３５）。消費電力基準値外であれば、未確定エリアなので確定フラグは立てない（ステップＳ３４：Ｎｏ）。図５（ｂ）では、エリアＣ０３が確定エリアと判定され、エリアＣ０４が未確定エリアと判定される。
【００４７】
次に、ステップＳ３３で分割した全てのエリアについて消費電力基準値内かの判別が実施されたかを判定（ステップＳ３７）し、消費電力基準値内かの判別が実施されていないエリアがあった場合（ステップＳ３７：Ｎｏ）、消費電力基準値内かの判別が実施されていないエリアを選択（ステップＳ３６）し、ステップＳ３４に戻って、選択されたエリア内の消費電力を算出し、分割した全てのエリアが確定エリアか未確定エリアかを決定する。
【００４８】
次に、分割したすべてのエリアの消費電力基準値内かの判別が実施されていた場合、未確定エリアを繰り返し分割する。具体的には、図５（ｂ）のエリアＣ０４を再度分割数Ｎ＝２で分割する。図６（ａ）はチップエリアを分割した図である。図６（ａ）は、エリアＣ０４を分割対象の選択エリアＡ０３とし、選択エリアＡ０３をエリアＣ０５およびエリアＣ０６に分割して、ぞれぞれの消費電力が１５０であったことを示す。
【００４９】
図６（ａ）のエリアＣ０５およびエリアＣ０６のように、未確定エリアを分割した複数の領域のうち、電力基準値以上の消費電力の未確定エリアが複数あり、かつそれらが隣接している場合、当該隣接している複数の未確定エリアを統合し、当該統合された複数の未確定エリアを、当該統合された領域の数に、１を加算した数でさらに分割する。
【００５０】
すなわち、分割したすべてのエリアの消費電力基準値内かの判別が実施されていた場合、（ステップＳ３７：Ｙｅｓ）、確定したエリアを除き、隣接する未確定エリアを１つに結合する（ステップＳ３８）。ステップＳ３３でＮ分割した未確定エリアのうち、確定したエリアがあったかを判定（ステップＳ３９）し、１つも確定したエリアがなかった場合（ステップＳ３９：Ｎｏ）、分割数を１つ繰り上げ（Ｎ＝Ｎ＋１）細分化を行う（ステップＳ４１）。ステップＳ３９で、ステップＳ３３でＮ分割した未確定エリアのうち、確定したエリアがあった場合（ステップＳ３９：Ｙｅｓ）、ステップＳ４０ですべてのエリアが確定したか判定し、すべてのエリアが確定した場合は処理を終了する（ステップＳ４０：Ｙｅｓ）。すべてのエリアが確定していない場合（ステップＳ４０：Ｎｏ）、再度ステップＳ３１に戻る。
【００５１】
図６（ａ）のエリアＣ０５およびＣ０６の消費電力は１５０であり、消費電力基準値である１００より大きいのでエリアは確定しない（ステップＳ３４：Ｎｏ）。
【００５２】
エリアが確定しなかったため、ステップＳ３８で隣接する未確定エリアを１つに統合し、もとの選択エリアＡ０３の状態に戻す。ステップＳ３９で確定エリアが１つもなかったのでステップＳ４１に進み、分割数Ｎを１つ増やしＮ＝３となる。
【００５３】
次いで、ステップＳ３３に進み、選択エリアＡ０３を３分割する。図６（ｂ）は選択エリアＡ０３を３分割した場合を示す図である。選択エリアＡ０３を３分割した左のエリアＣ０７の消費電力が１００となり、消費電力基準値１００以下なので、ステップＳ３５に進み、確定フラグを立てて確定エリアＣ０７となる。
【００５４】
次に、ステップＳ３６で次のエリアを選択し、選択エリアＡ０３を３分割した真ん中のエリアＣ０８の消費電力が１００となり、消費電力基準値１００以下なので、ステップＳ３５に進み、確定フラグを立てて確定エリアＣ０８となる。同様にして、エリアＣ０９も消費電力が１００なので、確定フラグを立てて確定エリアＣ０９となる。ステップＳ４０において、すべてのエリアが確定していないため（ステップＳ４０：Ｎｏ）、ステップＳ３１に戻り、未確定エリアＣ０２を選択して選択エリアＡ０４とする。以降選択エリアＡ０４も同様の処理を行い全てのエリアがその消費電力が１００以下の確定エリアになれば処理を終了する。
【００５５】
図７（ａ）は分割されたチップエリアを示す。図７（ａ）は、チップエリアの上半分が確定エリアＣ０３、Ｃ０７、Ｃ０８、Ｃ０９の４分割され、下半分は確定エリアＣ１０、Ｃ１１、Ｃ１２、Ｃ１３に分割されている。図７（ｂ）は、図７（ａ）の確定したエリアに対し、全確定エリアの中心にパッドＰＡ１を仮配置した図である。
【００５６】
次に、電源パッドの配置の決定方法について説明する。電源パッドは、ρＳが小さい電源配線のうち、確定エリアの中心に最も近いものの上に配置する。そして、チップエリアが、少なくとも半導体の構造上の制約に基づき、電源パッドが配置できない配置禁止領域を有する場合、電源パッドを配置する際は、ρＳが小さい電源配線上であって、かつ配置禁止領域以外の領域に配置する。図８は、電源パッドの配置を決定する動作を示すフローチャートである。図８は、図２のステップＳ２４の詳細を示すフローチャートであって、ステップＳ２３において消費電力基準値以下まで分割された各エリアに対し、電源パッドの配置を決定する処理を示す。
【００５７】
まず、図１のステップＳ２３にてエリアの分割が終了し、各確定エリアの中心にパッドを仮配置する（ステップＳ５１）。次に、各仮配置したパッドについて順次、各仮配置したパッドの近傍にあるρＳの小さい電源配線上に移動する（ステップＳ５２）。電源パッドが配置された場所がボンディングワイヤの配線不可能領域等によるパッド配置禁止のエリアかの確認を行い（ステップＳ５３）、パッド配置禁止エリア以外である場合（ステップＳ５３：Ｙｅｓ）、パッドの位置を決定して処理を終了する。
【００５８】
パッド配置禁止のエリアの場合（ステップＳ５３：Ｎｏ）、ρＳの小さい電源配線上を、パッド配置可能エリアまで移動する（ステップＳ５４）。全てのパッドをパッド配置可能エリアまで移動したら、終了する。
【００５９】
図９は、半導体チップ４２ｇを示す図である。半導体チップ４２ｇは、ρＳの小さい電源配線Ｌ０１と、配置禁止領域ＡＸ１とを有し、確定エリアＣ０３、Ｃ０７〜Ｃ１３に分割されている。また、パッドＰＦ１は、移動後の最終パッド位置に電源パッドが配置された状態を示す。半導体チップ４２ｇは、仮配置したパッドＰＡ１を、ステップＳ５２で近傍のρＳの小さい電源配線Ｌ０１上に移動させ、かつ、当該パッドが仮配置された位置がパッド配置禁止エリアＡＸ１の場合、ステップＳ５４で、ρＳの小さい電源配線上をパッド配置可能エリアまで移動したものである。
【００６０】
本実施の形態においては、電源パッドの消費電力基準値を設定して、チップ内部のエリアをρＳの小さい電源配線と直角方向に２分割し、エリア内を消費電力基準値に納まるようにρＳの小さい電源配線とは平行方向に複数のエリアにさらに分割して電源パッドを配置するため、一部の電源パッドに消費電力が集中しない。よって設計上の許容限界値を超えたＩＲ−Ｄｒｏｐが発生せず、半導体集積回路の電源パッド配置のために何度もイタレーションを繰り返さないので、ＴＡＴを短くすることができる。
【００６１】
本発明の実施の形態２
本実施の形態における半導体集積回路の設計方法は、図２のステップＳ２３において、チップ内部のエリアをρＳの小さい電源配線と直角方向に２分割したエリアを電源配線と略平行する方向に繰り返し分割して分割領域とする換わりに、半導体チップの内部回路の構成に基づき、当該２分割した領域（以下、１／２エリア）に対し、分割可能な最小単位の領域である最小エリア（最小領域）を設定し、最小エリアの消費電力の総和が電力基準値としての消費電力判定値に近い値であって、当該消費電力判定値以下になるまで当該最小領域を１／２エリア内で統合する処理工程を有する。
【００６２】
また、消費電力判定値を求める際、チップ内部のエリアをρＳの小さい電源配線と直角方向に２分割したエリアの消費電力をＷ０、電力基準値としての消費電力基準値をＷ１、最小エリアの消費電力のうち最大の消費電力をＷＭ、としたとき、チップ内部のエリアをρＳの小さい電源配線と直角方向に２分割したエリアとし、消費電力判定値Ｗ２＝Ｗ０／Ｎ０とする。そして、確定エリアを求める際、最小エリアを順次統合した統合領域としての確定エリアの消費電力が消費電力判定値Ｗ２近傍になるまで順次統合する。
【００６３】
さらに、最小エリアを統合する際は、基準となる最小エリアに対し、電源配線の配線方向を長辺とする矩形領域となるよう、当該最小エリアを統合する。
【００６４】
以下、図面を参照して本発明の実施の形態について説明する。図１０は、半導体チップを消費電力基準値以下のエリアに分割する方法を示すフローチャートである。本実施の形態においては、図２のステップＳ２３の処理に換わり、この図１０に示す処理を実施する。その他の処理は、図２に示す処理と同様である。なお、本実施の形態においても、半導体チップ８０の消費電力を７００とし、消費電力基準値を１００とし、且つ、ρＳの小さい電源配線が、図８と同様に縦方向に配線されているものとする。
【００６５】
図１１乃至図１３は、半導体チップ８０を示す図である。図１１（ａ）のエリアＣ０１、Ｃ０２、図１１（ｂ）のＣ２２、図１２（ａ）のＣ２４が未確定エリアであり、図１１（ｂ）のエリアＣ２１、図１２（ａ）のＣ２３、図１２（ｂ）のＣ２５、Ｃ２６、図１３（ａ）のＣ２７〜Ｃ３０が確定エリアである。実施の形態１と同様に、図の（）内の数字は消費電力を表す。
【００６６】
本実施の形態では、半導体チップ内部のエリア内の消費電力を、消費電力基準値以下にするまで分割するが、実施の形態１と異なり、１／２エリア内の消費電力及びその分割数に基づき、電源パッドから供給する平均消費電力を求め、当該平均消費電力値以下になるように領域を端から順番に決定する。
【００６７】
まず、予め分割する最小エリアの面積を設定（ステップＳ６１）する。次に、図２のステップＳ２２にて２分割された未確定エリアに対して、一方の未確定エリアを選択して選択エリアとする（ステップＳ６２）。図１１（ａ）のＣ０１を選択し、図１０（ｂ）の選択エリアＡ２とする。
【００６８】
次に、選択エリアＡ１２を最小単位の領域（面積）を有する最小エリアで分割して個々の最小エリア毎の消費電力を算出する（ステップＳ６３）。次に、チップ内部のエリアをρＳの小さい電源配線と直交する方向に２分割したエリアの消費電力をＷ０、電力基準値としての消費電力基準値をＷ１、最小エリアの消費電力のうち最大の消費電力をＷＭ、としたとき、分割数Ｎ０＝消費電力Ｗ０／（消費電力基準値Ｗ１−消費電力ＷＭ）とする（ステップＳ６４）。分割数Ｎ０の少数点以下を切り上げた数が分割数Ｎとなる（ステップＳ６５）。図１１（ａ）では、未確定エリアＣ０１の消費電力を３７５とし、ステップＳ６４にて算出した最小エリア毎の消費電力の中で最大消費電力ＷＭを１とした場合、未確定エリアＣ０１の消費電力３７５を、消費電力基準値１００−１（最小エリアの最大消費電力）＝９９で割ると、分割数Ｎ０＝３７５／９９≒３．７が求められる（ステップＳ６４）。次に、分割数Ｎ０は、小数点以下を切り上げたものを必要な分割数Ｎとする（ステップＳ６５）。よって、分割数Ｎは４となる。
【００６９】
次に、消費電力判定値Ｗ２＝未確定エリアの消費電力Ｗ０／分割数Ｎとし、消費電力判定値Ｗ２を算出する（ステップＳ６６）。消費電力判定値Ｗ２は、未確定エリアＣ０１の消費電力を分割数４で割った値９３．７５となる。以上のようにして消費電力判定値Ｗ２が求められる。このようにして求められた消費電力判定値Ｗ２かそれ以上の値となるまで最小エリアを統合することにより、未確定エリアを適切に分割することができ、各電源パッドの消費電力をほぼ均等にすることができる。
【００７０】
選択エリア内の未確定エリアについて、例えば左端の最小エリアを判定エリアに設定（ステップＳ６７）し、判定エリア内の消費電力が消費電力判定値の値Ｗ２以下か判定（ステップＳ６８）し、消費電力判定値Ｗ２の値以下であれば、他の最小エリアが判定エリアに隣接し、かつ結合して当該判定エリアが拡大可能か判定し（ステップＳ７０）、拡大が可能であれば、順次隣接する最小エリアと判定エリアを結合して判定エリアを拡大（するステップＳ７０）。ここで、判定エリアは選択エリア内でのみ拡大するように、隣接する最小エリアを選択する必要があるため、選択エリア外の最小エリアと結合しないようにする必要がある。
【００７１】
統合したエリア内の消費電力が消費電力判定値Ｗ２を超えたら確定フラグを立てて確定エリアとする（ステップＳ６９）。図１１（ｂ）では選択エリアＡ２の左端の最小エリアを基準として判定エリアを拡大していき、消費電力が９４以上になった時点で確定フラグを立てて確定エリアＣ２１とする。ここで、消費電力判定値Ｗ２を求める際、（未確定エリアの消費電力Ｗ０）／（消費電力基準値Ｗ１−最小エリアの最大消費電力基準値ＷＭ）で求められたＮ０の少数点以下をさらに切り上げてＮとし、消費電力判定値Ｗ２＝Ｗ０／Ｎ０としている。そのため、消費電力判定値Ｗ２は（消費電力基準値Ｗ１−最小エリアの最大消費電力基準値ＷＭ）より大きくなることはなく、さらに、１つの電源パッドに供給することができる電力量に基づき設定された消費電力基準値を超えることはない。つまり、最小エリアを順次統合する際、ステップＳ６９では、消費電力が消費電力判定基準値以上であるかを判定するのみでよい。
【００７２】
次に、ステップＳ６２で選択したエリア内に未確定エリアがあるか判定し（ステップＳ７３）、未確定エリアがある場合、確定エリアの右隣の最小エリアを判定エリアに再度設定（ステップＳ７４）し、ステップＳ６７の後にある判定処理に移行する。例えば図１２（ａ）では確定エリアＣ２１の右隣の最小エリアを判定エリアとして拡大していき、消費電力が９４になった時点で確定フラグを立てて確定エリアＣ２３としたことを示している。
【００７３】
また、判定エリア内の消費電力が消費電力判定値Ｗ２以下であり（ステップＳ６８：Ｎｏ）、判定エリアに結合する最小エリアがない場合（ステップＳ７０：Ｎｏ）、残りの未確定エリアを判定エリアと結合して確定フラグを立てて確定エリアとする（ステップＳ７２）。図１１（ｂ）では、確定エリアＣ２５の右隣の最小エリアを判定エリアとして拡大していく。ここで、判定エリアは消費電力が９３だが、統合するエリアがなくなったので確定フラグを立てて確定エリアＣ２６とする。
【００７４】
次に選択した全てのエリアが確定したか判定（ステップＳ７５）し、全てのエリアが確定していない場合は、ステップＳ６２に戻り、全てのエリアが確定するまで繰り返し、全てのエリアが確定したら終了する。
【００７５】
図１３（ａ）は、選択エリアＡ１２が確定エリアＣ２１、Ｃ２３、Ｃ２５、Ｃ２６の４分割で確定し、選択エリアＡ１３も同様の処理で、確定エリアＣ２７、Ｃ２８、Ｃ２９、Ｃ３０の４つに分割されたことを示す図である。また図１３（ｂ）は、全確定エリアの中心にパッドＰＡ１を仮配置したこと例を示す図である。
【００７６】
本発明の実施の形態２では、１／２エリア内の消費電力及びその分割数に基づき、１つの電源パッドにより供給する平均消費電力を求め、平均消費電力を消費電力判定値に設定することにより、各電源パッドから供給する消費電力をより均等にすることができる。
【００７７】
本実施の形態では、実施の形態１と同様に、一部の電源パッドに消費電力が集中せず、それにより設計上の許容限界値を超えたＩＲ−Ｄｒｏｐが発生することがないので、何度もイタレーションを繰り返さず、パッド配置決定のためのＴＡＴを短くすることができる。
【００７８】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００７９】
１  コンピュータ装置
２  サーバ
３  記録媒体
４  インターネット
５  ＣＡＤ設計ツール
Ｃ０１〜Ｃ１３、Ｃ２１〜Ｃ３０  エリア
Ａ０１〜Ａ０４  選択エリア
Ａ１１〜Ａ１３  選択エリア
ＰＡ１  パッド
４２  半導体チップ
４３  パッケージ
４４  電源パッド
４５  ボンディングリード
８０  半導体チップ
Ｌ０１  電源配線
ＰＦ１  パッド
【図１】
2011145971.tif 000003
【図２】
2011145971.tif 000004
【図３】
2011145971.tif 000005
【図４】
2011145971.tif 000006
【図５】
2011145971.tif 000007
【図６】
2011145971.tif 000008
【図７】
2011145971.tif 000009
【図８】
2011145971.tif 000010
【図９】
2011145971.tif 000011
【図１０】
2011145971.tif 000012
【図１１】
2011145971.tif 000013
【図１２】
2011145971.tif 000014
【図１３】
2011145971.tif 000015
【図１４】
2011145971.tif 000016