(57)【要約】【課題】点灯期間においてＥＬ素子の輝度が上昇するＥＬ表示装置を提供する。【解決手段】格子状に配された複数の画素を有するＥＬ表示装置において、ゲート信号線２からのゲート信号によってスイッチングトランジスタ１１ｋをＯＮ状態にして、ＥＬ素子１５へ映像信号を書き込む映像書き込み期間において、ＥＬ電源１２から駆動トランジスタ１１ａのドレイン電極に電流が流れないようにするスイッチ１２１ａを有する。【選択図】      図３
2011164133.tif 000002
【特許請求の範囲】
【請求項１】
格子状に配された複数の画素を有するＥＬ表示装置において、
前記各画素の回路は、
ＥＬ素子と、
前記ＥＬ素子に第１の電極が接続された駆動トランジスタと、
前記駆動トランジスタの第２の電極に接続されたＥＬ電源と、
映像信号を供給するソース信号線と、
前記ソース信号線に第１の電極が接続されたスイッチングトランジスタと、
前記駆動トランジスタの第３の電極に接続された前記スイッチングトランジスタの第２の電極と、
前記スイッチングトランジスタの第３の電極に接続された第１のゲート信号線と、
前記駆動トランジスタの前記第１の電極と第３の電極の間に接続された蓄積容量と、
前記第１のゲート信号線からの第１のゲート信号によって前記スイッチングトランジスタをＯＮ状態にして、前記ＥＬ素子へ前記映像信号を書き込む映像書き込み期間において、前記ＥＬ電源から前記駆動トランジスタの前記第２の電極に電流が流れないようにするスイッチ素子と、
を有することを特徴とするＥＬ表示装置。
【請求項２】
前記スイッチ素子に第２のゲート信号線が接続され、
前記第２のゲート信号線からの第２のゲート信号によって前記スイッチ素子をＯＮ／ＯＦＦする、
ことを特徴とする請求項１記載のＥＬ表示装置。
【請求項３】
横方向に隣接する複数の前記画素の回路によって組が形成され、
前記一組の前記回路における前記各駆動トランジスタの第２の電極が、共通配線により互いに接続され、
前記共通配線と前記ＥＬ電源の間が、前記スイッチ素子で接続されている、
ことを特徴とする請求項１記載のＥＬ表示装置。
【請求項４】
横方向に隣接する全ての前記画素の回路における前記各駆動トランジスタの第２の電極が、共通配線により互いに接続され、
前記共通配線と前記ＥＬ電源の間が、前記スイッチ素子で接続されている、
ことを特徴とする請求項１記載のＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＬ表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ（ＰＬＥＤ、ＯＬＥＤ、ＯＥＬ）パネルは、アクティブマトリクス方式の開発が行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（例えば、ＴＦＴ（薄膜トランジスタ））によって制御するものである（例えば、特許文献１、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１４８１２８号公報
【特許文献２】特開２００３−２７１０９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記有機ＥＬ装置に関して、映像信号の信号書き込み期間において、ゲート信号線の動作によりＥＬアノード電源を駆動トランジスタと接続すると、駆動トランジスタに印加されるゲートソース電圧によってＥＬ素子に電流が流れる。ＥＬ素子に電流が流れ、ＥＬ素子の容量成分に電荷が蓄積され、更にＥＬ素子が発光状態となり、ＥＬ素子の節点の電位が上昇する。一方、駆動トランジスタのゲート電極には映像信号に応じた電圧がソース信号線から供給されていることから、前記節点の電位上昇により蓄積容量に印加される電荷が減少する。
【０００５】
ところが、高階調表示を実施するためにソース信号線の電圧を高くするほど、ＥＬ素子に大きな電流が流れることから前記節点の電位上昇が大きくなり、蓄積容量の電荷の減少が早くなる。これにより、ソース信号線の映像振幅を高めても、点灯期間においてＥＬ素子が発光する輝度が上昇しにくいという問題点があった。
【０００６】
そこで本願発明は、上記問題点に鑑み、点灯期間においてＥＬ素子の輝度が上昇するＥＬ表示装置を提供する。
【課題を解決するための手段】
【０００７】
本発明は、格子状に配された複数の画素を有するＥＬ表示装置において、前記各画素の回路は、ＥＬ素子と、前記ＥＬ素子に第１の電極が接続された駆動トランジスタと、前記駆動トランジスタの第２の電極に接続されたＥＬ電源と、映像信号を供給するソース信号線と、前記ソース信号線に第１の電極が接続されたスイッチングトランジスタと、前記駆動トランジスタの第３の電極に接続された前記スイッチングトランジスタの第２の電極と、前記スイッチングトランジスタの第３の電極に接続された第１のゲート信号線と、前記駆動トランジスタの前記第１の電極と第３の電極の間に接続された蓄積容量と、前記第１のゲート信号線からの第１のゲート信号によって前記スイッチングトランジスタをＯＮ状態にして、前記ＥＬ素子へ前記映像信号を書き込む映像書き込み期間において、前記ＥＬ電源から前記駆動トランジスタの前記第２の電極に電流が流れないようにするスイッチ素子と、を有することを特徴とするＥＬ表示装置である。
【発明の効果】
【０００８】
本発明によれば、点灯期間においてＥＬ素子が発光する輝度が上昇する。
【図面の簡単な説明】
【０００９】
【図１】参考例のＥＬ表示装置の画素回路である。
【図２】参考例のタイミングチャートである。
【図３】実施例１のＥＬ表示装置の画素回路である。
【図４】実施例１のＥＬ表示装置の画素回路である。
【図５】実施例１における映像信号書き込み期間に駆動トランジスタ１１ａのドレイン電流を減少させるための駆動波形を示す図である。
【図６】実施例１における映像信号書き込み期間に駆動トランジスタ１１ａのドレイン電流を減少させるための駆動波形を示す図である。
【図７】実施例１における変更例である。
【図８】実施例１における変更例である。
【図９】実施例１における変更例である。
【図１０】実施例１における変更例である。
【図１１】実施例２のＥＬ表示装置の説明図である。
【図１２】実施例２のＥＬ表示装置の説明図である。
【図１３】実施例２における映像信号書き込み期間に駆動トランジスタ１１ａのドレイン電流を減少させるための駆動波形を示す図である。
【図１４】実施例２における映像信号書き込み期間に駆動トランジスタ１１ａのドレイン電流を減少させるための駆動波形を示す図である。
【図１５】実施例２における映像信号書き込み期間に駆動トランジスタ１１ａのドレイン電流を減少させるための駆動波形を示す図である。
【図１６】実施例３のＥＬ表示装置の説明図である。
【図１７】実施例３のＥＬ表示装置の説明図である。
【図１８】実施例３における駆動波形を示す図である。
【図１９】実施例３における駆動波形を示す図である。
【図２０】実施例３における駆動波形を示す図である。
【図２１】実施例３における駆動波形を示す図である。
【図２２】実施例３における画素回路を示した図である。
【図２３】図２２の構成を用いた時の駆動波形を示した図である。
【図２４】図２２の構成を用いた時の駆動波形を示した図である。
【図２５】図２２の構成を用いた時の駆動波形を示した図である。
【図２６】信号線選択駆動と組み合わせたときの駆動波形を示した図である。
【図２７】図２２の構成を用いた時の駆動波形を示した図である。
【図２８】蓄積容量１９のリークの影響を少なくした画素回路を示した図である。
【図２９】図２８の構成を用いた時の駆動波形を示した図である。
【図３０】実施例１のＥＬ表示装置の変更例の説明図である。
【発明を実施するための形態】
【００１０】
以下、本発明の一実施例のＥＬ表示装置について説明する前に、本実施例の構成と動作の参考となる参考例のＥＬ表示装置について図１と図２を用いて説明する。
【００１１】
図１は、参考例に係るＥＬ表示装置の格子状に配された画素部分における回路２１の構成を示したものである。図１に示すように、駆動トランジスタ１１ａのドレイン電極に接続される電源が、ＥＬアノード電源１２に固定されている。
【００１２】
図１の回路の動作を図２に示すタイミングチャートを用いて説明する。
【００１３】
表示装置外部から送信される映像信号に対応する電圧を画素回路２１に書き込む書き込み期間２３と、所定の輝度で発光する表示期間２４により表示が行われる。
【００１４】
（１）書き込み期間２３
書き込み期間２３は、１フレーム前の映像信号のデータを消去し、映像信号の書き込みの準備を行う初期化期間２５、駆動トランジスタ１１ａの閾値電圧ばらつきを補正する閾値補償期間２６及び映像信号に対応した電圧を画素に書き込む信号書き込み期間２７から構成される。
【００１５】
（１−１）初期化期間２５
初期化期間２５では、駆動トランジスタ１１ａのゲート電極に初期化電源１４の電位が印加され、ソース電極にリセット電源１６の電圧が印加される。初期化電源１４とリセット電源１６の電位差は、駆動トランジスタ１１ａのドレイン電流が十分流れるように設定される。
【００１６】
（１−２）閾値補償期間２６
閾値補償期間２６では、蓄積容量１９に駆動トランジスタ１１ａのドレイン電流が流れなくなるときのソース・ゲート間電圧に相当する電荷が蓄積される。このときＥＬ素子１５には逆バイアス電圧が印加されるようにし、スイッチであるトランジスタ１１ｍを非導通状態として、駆動トランジスタ１１ａのドレイン電流が流れなくなるようにする必要がある。このため節点２２の電圧としては初期化期間２５においては少なくともＥＬカソード電源１３に対してＥＬ素子１５の電流発光開始電圧（ＥＬ素子１５の閾値電圧）よりも低い電圧をリセット電源１６から供給する必要がある。
【００１７】
また、閾値補償期間２６の終了時には、開始時に比べて、駆動トランジスタ１１ａのソース・ゲート間電位差が少なくなることから、節点２２の電圧が上昇することとなる。閾値補正が終了し、蓄積容量１９に駆動トランジスタ１１ａの閾値電圧（ＶｔｈＤＲＴ）が蓄えられたときにＥＬ素子１５に電流が流れないようにする必要があり、初期化電源１４の電圧値とＥＬカソード電源１３の電位差は、ＥＬ素子１５の閾値電圧（ＶｔｈＥＬ）とＶｔｈＤＲＴの和よりも小さくする必要がある。
【００１８】
これにより節点２２の電位は、図２に示すように、閾値補償期間２６の終了時には初期化電源１４からＶｔｈＤＲＴ分だけ低い電圧に設定される。ＶｔｈＤＲＴは画素回路２１の駆動トランジスタ１１ａの特性により変化するため、駆動トランジスタ１１ａの特性ばらつきに対応して節点２２の電位が決定され、駆動トランジスタ１１ａのばらつきによらず均一な表示を実現することができる。
【００１９】
（１−３）信号書き込み期間２７
次に、信号書き込み期間２７では、ソース信号線１８に映像信号データを入力する。
【００２０】
駆動トランジスタ１１ａのゲート電位は、映像信号データの電圧と同電位となる。節点２２の電圧は、蓄積容量１９とＥＬ素子１５の容量２０の容量比により決定され、容量比と初期化電源１４から映像信号データの電圧への変化量によって、駆動トランジスタ１１ａのソース・ゲート間電圧が決定される。
【００２１】
蓄積容量１９及びＥＬ素子１５の容量２０は、表示装置が決定されていれば常に一定の値であることから、映像信号データの電圧によって、駆動トランジスタ１１ａのソース・ゲート間電圧が決定され、階調に応じた表示が可能となる。
【００２２】
（２）表示期間２４
次に、表示期間２４では、トランジスタ１１ｍが非導通状態であるとすると、書き込み期間２３で書き込まれた蓄積容量１９の電荷に応じて、駆動トランジスタ１１ａはドレイン電流をＥＬ素子１５に供給し、ＥＬ素子１５が発光する。
【００２３】
トランジスタ１１ｍを導通状態にすると、ＥＬ素子１５の両端の電位差がＥＬ素子の閾値電圧以下となり、ＥＬ素子に電流が流れなくなることから、蓄積容量１９の電荷によらず非点灯状態となり、非点灯期間２９を実現できる。
【００２４】
非点灯期間２９であっても蓄積容量１９の電荷は書き込み期間２３で書き込まれた電荷に保持されることから、再び書き込み期間２３になる前であれば、再び点灯期間２８ｂを設けても所定輝度でＥＬ素子１５が発光する。
【００２５】
（３）初期化電源１４
初期化電源１４は、ソース信号線１８に印加される映像信号電圧の範囲内であることが好ましい。駆動トランジスタ１１ａが初期化電圧が印加されているときに、特性バラツキが補償されているが、映像信号書き込みで駆動トランジスタ１１ａのゲート電圧を変化させると、移動度のばらつきによって、映像信号書き込み後の駆動トランジスタ１１ａのドレイン電流が変化する。従って、初期化電源１４と映像信号の電圧差が大きいほど移動度ばらつきにより画素毎の電流バラツキが大きくなることから、電位差が小さいほうが好ましい。そのため初期化電源１４は映像信号振幅の範囲内に設定することが好ましい。
【００２６】
（４）黒表示
閾値補償期間において、十分な時間があり駆動トランジスタ１１ａのドレイン電流が０になるまで閾値補償動作が実行されれば、初期化電源１４と同一電圧を映像信号書き込み時に印加すれば、黒表示が実施可能であるが、閾値補償動作が不完全となることがある。補償動作が不完全な場合には、映像信号に初期化電源１４と同一電圧を入れてもドレイン電流が０とならず、うっすらとＥＬ素子１５が発光してしまいコントラストが低下する。自発光素子の特徴である、きっちりとした黒を表示するためには、初期化電源１４よりも低い電圧を黒表示時に映像信号として入力することで、蓄積容量１９に蓄えられる電荷量を削減しより深い黒を実現することが可能である。黒表示時の映像信号電圧は、初期化電源１４に対して０．２〜２Ｖ程度低い電圧を入れることが好ましい。
【００２７】
（５）問題点
図１に示す参考例の回路において、信号書き込み期間２７において、ゲート信号線１の動作によりＥＬアノード電源１２を駆動トランジスタ１１ａと接続すると、駆動トランジスタ１１ａに印加されるゲートソース電圧によってＥＬ素子１５に電流が流れる。
【００２８】
ＥＬ素子１５に電流が流れ、ＥＬ素子の容量成分に電荷が蓄積され、更にＥＬ素子１５が発光状態となり、節点２２の電位が上昇する。
【００２９】
駆動トランジスタ１１ａのゲート電極には映像信号に応じた電圧がソース信号線１８から供給されていることから、節点２２の電位上昇により蓄積容量１９に印加される電荷が減少する。
【００３０】
高階調表示を実施するためにソース信号線１８の電圧を高くするほど、ＥＬ素子１５に大きな電流が流れることから節点２２の電位上昇が大きくなり、蓄積容量１９の電荷の減少が早くなる。
【００３１】
これにより、ソース信号線１８の映像振幅を高めても、点灯期間２８においてＥＬ素子１５が発光する輝度が上昇しにくいという問題点が発生する。
【００３２】
そこで、本発明の実施例では、信号書き込み期間において、駆動トランジスタにドレイン電流が流れない回路を提供する。
【実施例１】
【００３３】
本発明の実施例１のＥＬ表示装置について図３、図４、図５、図６、図７、図８、図９、図１０を用いて説明する。
【００３４】
（１）回路構成
図３は、本実施例におけるＥＬ表示装置の格子状に配された画素部分における回路を示す。本実施例の各画素の回路は、横方向に隣接する赤、緑、青の画素が一組であり、これら３画素の各駆動トランジスタ１１ａのドレイン電極を共通配線９２により互いに接続し、ＥＬアノード電源１２もしくはリセット電源１６から駆動トランジスタへの接続を共通に行う。
【００３５】
各画素の回路は、ＥＬ素子１５のカソード電極にはＥＬカソード電源が接続され、アノード電極には駆動トランジスタ１１ａのソース電極が接続され、駆動トランジスタ１１ａのドレイン電極には、上記した共通配線９２が接続されている。
【００３６】
共通配線９２にはスイッチ１２１ａを介してＥＬアノード電源１２が接続され、また、共通配線９２にはスイッチ１２１ｂを介してリセット電源線が接続されている。スイッチ１２１ａはゲート信号線１Ａ（１７ｐＡ）からのゲート信号で動作させ、スイッチ１２１ｂはゲート信号線１Ｂ（１７ｐＢ）からのゲート信号で動作させる。これにより、ゲート信号線１Ａ（１７ｐＡ）、１Ｂ（１７ｐＢ）の２本からのゲート信号でスイッチ１２１ａ及びスイッチ１２１ｂを動作させ、リセット電源用スイッチとＥＬ素子１５に電流を供給するスイッチを個別に動作させる。スイッチ１２１ａ及びスイッチ１２１ｂとしては、例えばスイッチングトランジスタを用いる。
【００３７】
ソース信号線１８には、スイッチ（スイッチングトランジスタ）１１ｋのソース電極が接続されている。このスイッチ１１ｋのゲート電極にはゲート信号線２（１７ｋ）が接続され、このスイッチ１１ｋのソース電極には駆動トランジスタ１１ａのゲート電極が接続されている。
【００３８】
駆動トランジスタ１１ａのゲート電極とソース電極の間には、蓄積容量１６が接続されている。
【００３９】
以上により、３画素分の画素領域１１１に対して、駆動トランジスタ１１ａのドレイン電極に電圧もしくは電流を供給する回路を、区間１１２に示すように共通化し、画素毎の階調情報を蓄える回路１４１を個別に形成する。
【００４０】
なお、図３ではＥＬ素子１５に並列な容量を記載していないが、ＥＬ素子１５の容量が点灯の条件に合わない場合や、全ての色で映像信号の振幅を合わせる場合には、図４に示すように、容量１６１を並列に接続してもよい。
【００４１】
（３）動作
本実施例では、映像信号書き込み期間１０３において、駆動トランジスタ１１ａにドレイン電流が流れないように、スイッチ１２１ａを非導通状態として電流経路をなくし、ＥＬ素子１５に電流を流さない。
【００４２】
図５は、図３の回路に対して、映像信号を画素に書き込む映像信号書き込み期間１０３において、ＥＬ素子１５に電流を流さないするために、ゲート信号線１を制御し、スイッチ１２１をオフにした場合の１フレーム間の動作を示したものである。
【００４３】
映像信号に応じた電圧を蓄積容量１９に印加する原理は、参考例の原理と同様であり、映像信号書き込み期間１０３の前の駆動トランジスタ１１ａのゲート電圧から映像信号電圧への電圧変化量が蓄積容量１９とＥＬ素子１５の容量比によって、分圧された電圧が蓄積容量１９に蓄えられることで決定される。
【００４４】
よって、ＥＬ素子１５に電流を流さなくても、映像信号に応じた電圧が書込みが可能である。
【００４５】
（４）効果
本実施例によれば、駆動トランジスタ１１ａのドレイン電流による節点９３の電位上昇を抑えることが可能となり、ソース信号線のソース電圧振幅に対して、表示輝度のダイナミックレンジを損なうことなく表示ができる。
【００４６】
また、節点９３の電位上昇を抑えることができるため、ゲート信号線２（１７ｋ）によるスイッチ１１ｋのオン期間を短くする構成を取る必要がない。そのため、本実施例では、電位上昇がなくなるためスイッチ１１ｋのオン期間は長くても良い。したがって、ゲート信号線２（１７ｋ）のゲートドライバの出力バッファの充放電能力を低くすることができ、回路面積を小さくできる利点がある。
【００４７】
また、図４の容量１６１のように補助容量をＥＬ素子１５に並列に付加しなくても、小さなＥＬ素子１５の容量でも節点９３の電位上昇を抑えて、高輝度な表示パネルを実現することが可能となり、１画素回路あたりの回路規模を押さえた表示パネルを提供することが可能である。
【００４８】
（５）変更例
図５の例では、ソース信号線１６に映像信号が印加されている期間、スイッチ１１ｋを導通状態として画素に映像信号に対応した電圧の書き込みを行っている。１画素回路の配線容量はソース信号線１８の容量に比べて小さく、充放電にかかる時間も短くてすむ。そのため、図６に示すように、映像信号書き込み期間１０３のうち、映像信号がソース信号線１８に書き込まれた後の期間５６１のみゲート信号線２を操作して、スイッチ１１ｋを導通状態としても良い。
【００４９】
ＥＬ素子１５に電流を印加しない方法であれば、どのような方法でも本実施例と同様に輝度を高める効果を得ることができる。例えば、図７のような回路構成においてスイッチ１１ｎを非導通にすれば良い。また、他の回路構成でも同様に効果を得ることができる。
【００５０】
上記実施例では、区間１１２に示すようにスイッチを３画素分で共通利用する例で説明を行ったが、図８の区間１４２に示すように６画素分共通利用しても、同様に実施が可能である。同様にｎは２以上の整数とすると、ｎ画素分共通にスイッチを利用で効果がある。また、図３０に示すように、１行分全ての画素の駆動トランジスタ１１ａに供給するために、スイッチ６２ａ、６２ｂ、・・・を設け、これらスイッチをＯＦＦすることにより、１行分全てのドレイン電流を一度に遮断してもよい。
【００５１】
駆動トランジスタ１１ａはｎ型ＴＦＴでなくてもｐ型ＴＦＴでも図９に示すような画素構成により実施が可能である。電流の流れる方向、電圧の高低を逆にすればよい。
【００５２】
複数画素のスイッチ１２１を共通化する本実施例は、同一行の画素間でなくても実施できる。例えば、図１０は同一行で３画素分を２行間で共通化する例を示す。
【実施例２】
【００５３】
本発明の実施例２のＥＬ表示装置について、図１１、図１２、図１３、図１４、図１５を用いて説明する。
【００５４】
本実施例の画素部分における回路を図１１及び図１２に示す。この回路におけるゲート信号線及びスイッチ２１１の動作を図１３に示す。ここで初期化電圧は初期化電源１４を利用している。
【００５５】
本実施例と実施例１の違いは、リセット電源１６の入力をスイッチ１２１ｂを介するかスイッチ２１１を介するかの違いで、他の動作は同一である。スイッチ１１ｋを介して画素回路に映像信号に応じた電圧を印加する５７２の期間において、ＥＬ素子１５に電流が流れないようにスイッチ１１ｐを非導通状態にしている。
【００５６】
なお、スイッチ１１ｐの非導通状態は、映像信号に応じた電圧を画素に書き込む期間に応じて変更させる必要がある。図１４に示すように映像信号印加期間中にスイッチ１１ｋが導通状態であれば、蓄積容量１９に大きな電荷が印加され駆動トランジスタ１１ａにドレイン電流が流れるようになるため、スイッチ１１ｐは映像信号書込み期間１０３の間非導通状態とする。
【００５７】
また、映像信号がソース信号線に印加されているが、画素内部に電圧を取り込まない期間５７１において、スイッチ１１ｐは導通状態でも非導通状態でも実施が可能である。
【００５８】
図１５のようにスイッチ１１ｐを非導通状態とすれば、駆動トランジスタ１１ａのドレイン電流を供給するＥＬアノード電源１２が駆動トランジスタと電気的に切り離されるため、特性補償期間１０２の終了後、階調に応じた電圧が蓄積容量に印加される期間５７２までの間に、駆動トランジスタ１１ａのゲートソース間電圧に応じたドレイン電流によりＥＬ素子１５のアノード電圧の上昇を防止することができる。アノード電圧の上昇は蓄積容量１９を介して駆動トランジスタ１１ａのゲート電圧の上昇させることとなる。これにより電圧はＶｒｓｔからＶｒｓｔ２に変化する。
【００５９】
すると蓄積容量１９に印加される電圧は、Ｃｏｌｅｄ／（Ｃｓｔ＋Ｃｏｌｅｄ）＊（Ｖｄａｔａ−Ｖｒｓｔ２）＋ＶｔｈＤＲＴ  となりＶｒｓｔ２＞Ｖｒｓｔであることを考慮すると、輝度が低下する。
【００６０】
図１５に示すように期間５７１においてスイッチ１１ｐを非導通状態にすることは、輝度低下を防止できる利点がある。
【実施例３】
【００６１】
本発明の実施例３のＥＬ表示装置について、図１６、図１７、図１８、図１９、図２０、図２１を用いて説明する。
【００６２】
（１）回路構成
垂直方向の画素数が増加すると水平走査期間が短くなり、映像信号及び初期化電源の書き込みの時間が不足することがある。そこで、本実施例のＥＬ表示では、図１６、図１７の回路に示すように、書き込み時間を長くするために、初期化電源１４を別に配線し、ソース信号線１８は、映像信号に対応した信号を転送する。すなわち、初期化電源１４を別途配線し、初期化電圧をスイッチ１１ｒを介して駆動トランジスタ１１ａのゲート電極に印加する。
【００６３】
（２）動作
本実施例においても、映像信号書き込み期間１０３において駆動トランジスタ１１ａのドレイン電流を流さない。ゲート信号線及びスイッチの動作を図１８に示す。
【００６４】
映像信号書き込み期間１０３のうち、ゲート信号線２（１７ｋ）の操作によりトランジスタ１１ｋが導通状態となり、蓄積容量１９に大きな電圧が印加される期間５７２において、ゲート信号線１（１７ｐ）の操作によりスイッチ１１ｐが非導通状態とすることで、同様の効果を得ることが可能である。
【００６５】
ゲート信号線１（１７ｐ）による非導通期間は、必ずしも期間５７２と同一である必要があるわけでなく、期間５７２以上の長さを有すれば、任意の期間非導通状態となってよい。例えば図１９に示すように、映像信号が画素に書き込まれる期間５７２に対して、駆動トランジスタ１１ａへの電流経路を遮断する期間６１２を長く取っている。
【００６６】
図１９では期間５７２と期間６１２は同時に終了しているが、期間６１２を長くとっても良い。但し、６１２の期間ではＥＬ素子１５に電流が供給されないため、非点灯期間１０５となり、点灯期間１０４は期間６１２が終了後からとなる。
【００６７】
（３）輝度とＴＦＴ特性補償の両立
映像信号電圧を画素回路内部に取り込む期間５７２において、駆動トランジスタ１１ａにドレイン電流を供給する経路をなくすことで、ＥＬ素子１５のアノード電圧の上昇の影響を小さくし、蓄積容量１９に蓄えられる電荷の減少を抑えることで、映像信号振幅に対して輝度が低くなる影響を小さくできた。
【００６８】
同一映像振幅に対して、より高い輝度で発光させることが可能になるが、一方で閾値補正動作により、低電流領域においては、駆動トランジスタ１１ａの特性ばらつきに対応できるが、高電流領域においては、移動度ばらつき、電流増加率のばらつきにより、閾値補正動作だけでは、駆動トランジスタ１１ａの特性バラツキを補正できず、点灯期間１０４における駆動トランジスタ１１ａの電流にばらつきが発生し、表示ムラが視認されることがある。
【００６９】
そこで、駆動トランジスタ１１ａの特性バラツキにより、ドレイン電流が多く流れる画素においては、蓄積容量１９に蓄えられる電荷を少なくし、ドレイン電流が少なく流れる画素においては、蓄積容量１９に蓄えられる電荷の減少量を、多く流れる画素に比べて少なくすることで、駆動トランジスタ１１ａの特性ばらつきの影響を補正できるようにする。
【００７０】
図１６の画素回路構成において、映像信号を画素回路に書き込む期間５７２のうち、期間６２１においては、映像信号電圧によって蓄積容量１９の電荷が蓄積され、電荷量が減少しないようにスイッチ１１ｐを非導通状態とし、映像信号に基づいた電圧が駆動トランジスタ１１ａに印加されるようにする。
【００７１】
次に、期間６２２においてスイッチ１１ｐを導通状態とすることで、ＥＬ素子１５に電流が流れ、流れた電流量に応じて蓄積容量１９の電荷が少なくなるようにした。
【００７２】
これにより、映像信号を画素回路に書き込む時間を十分にとりつつ、輝度減少量が少なく、駆動トランジスタ１１ａの特性ばらつきを補正できる表示装置を実現することができた。
【００７３】
補正に要する期間６２２は、ＥＬ素子１５の容量及び、駆動トランジスタ１１ａのドレイン電流の最大値によるが、最大輝度が減少する影響を少なくするためには、容量０．２ｐＦ、電流１μＡの場合、５００ｎｓ以内好ましくは３００ｎｓ以内にする必要がある。
【００７４】
一方でソース信号線１８に印加された映像信号電圧を、駆動トランジスタ１１ａのゲート電極に書き込む時間５７２は１μｓ程度必要である。
【００７５】
図２０のゲート信号線波形を入力することで、補正と、映像信号書き込みを両立し、さらに輝度低下を最小限にすることが可能となった。
【００７６】
なお、スイッチ１１ｐを非導通状態にするのは、図２１に示すようにスイッチ１１ｋの導通期間よりも前に実施しても同様に実施が可能である。
【００７７】
予めスイッチ１１ｐを非導通状態にすれば、ゲート信号線１とゲート信号線２の負荷の違いにより立ち上がり、立下り時間にバラツキがあっても、映像信号書き込み期間の始めに、スイッチ１１ｐは必ず非導通状態にすることができ、ゲート信号線の負荷に違いがあっても、輝度低下の影響を防止することができる。
【実施例４】
【００７８】
本発明の実施例４のＥＬ表示装置について、図２２、図２３、図２４、図２５、図２６、図２７、図２８、図２９を用いて説明する。
【００７９】
（１）特性補償期間の電圧
特性補償期間１０２の開始時点において、図１２の構成では、駆動トランジスタ１１ａのソースドレイン間電圧は（ＥＬアノード電源）−（リセット電源）だけ電位差があり、リセット電源はＥＬカソード電源よりも低い電圧であるため、点灯期間１０４に比べて駆動トランジスタ１１ａのソースドレイン間電圧が大きくなっていた。
【００８０】
駆動トランジスタ１１ａにアーリー電圧が存在するので、点灯期間１０４に比べてドレイン電流がたくさん流れる状態で、特性補償期間１０２において閾値補正動作を実施する。通常の点灯状態でのソースドレイン間電圧では、閾値補正点よりも電流が流れない状態で、特性補償期間１０２を終了する。また、ソースドレイン間電圧が大きいほどアーリー電圧のばらつきの影響を受け、閾値補正動作後、点灯状態でのソースドレイン間電圧に対して、駆動トランジスタ１１ａが流すドレイン電流にばらつきが生じる。
【００８１】
このドレイン電流のバラツキが、点灯期間１０４での点灯時の電流に影響し、表示ムラを引き起こすことがわかった。
【００８２】
また特性補償期間１０２において電流がより流れない状態まで駆動トランジスタ１１ａの閾値補正動作が進行することで、高階調表示を行う時のソース信号線１８の電圧を高くする必要がある。すなわち、特性補償期間１０２終了後の蓄積容量１９の電荷が、少ないためである。
【００８３】
そこで、特性補償期間１０２を短くすることで対応する必要がある。
【００８４】
他の対応策として、図２２の回路構成を用いる方法がある。図２２は、図１２の構成に対して、リセット信号線２０３に印加できる電圧を２つに増加させた構成である。図１２の構成同様に、制御線６０３によって、スイッチ６０２を制御し、リセット信号線２０３に、リセット電源１６もしくは閾値補正電源６０１もしくは電源を入力しないの選択をできるようにしたものである。
【００８５】
図２２の構成を用いると、点灯期間１０４、特性補償期間１０２、映像信号書込み期間１０３で、駆動トランジスタ１１ａのドレイン電圧を変化させることができる特徴がある。
【００８６】
これを用いて、閾値補正電源６０１の電圧を、次のように設定する。
【００８７】
（閾値補正電圧−リセット電圧）と（ＥＬアノード電源−ＥＬカソード電源−ＥＬ素子１５の閾値電圧）がほぼ同一となる（アーリー効果の影響が少なくなる範囲）電圧とする。
【００８８】
これにより特性補償期間１０２において、駆動トランジスタ１１ａのソースドレイン間電圧が小さくなり、点灯期間１０４における、非点灯時のドレイン電流相当での閾値補正動作が実施可能となる。輝度低下や表示ムラの改善となる。
【００８９】
更に、特性補償期間１０２において、閾値補正電流が少なくなることから、閾値補正動作が長くなり、ゲート信号線１７が供給可能な最小パルス幅以上の期間で特性補償期間１０２を形成することで、より低速のゲートドライバでも実施が可能となる。
【００９０】
図２２の構成と映像信号書き込み期間でのスイッチ１１ｐを非導通状態を組み合わせた実施例を図２３に示しているが、スイッチ１１ｐが映像信号書き込み期間導通状態であっても同様に実施が可能である（図２４参照）。
【００９１】
また、特性補償期間１０２が終了後、スイッチ１１ｋにより映像信号が画素回路に書き込まれるまでに、画素回路の動作が無い期間５７１が存在する場合には、映像信号書き込み期間１０３のうち、期間５７１においてリセット信号線２０３に閾値補正電源６０１を入力する構成としても良い（図２５参照）。
【００９２】
ＥＬアノード電源１２よりも低い閾値補正電源６０１の電圧を入力することで、期間５７１において、駆動トランジスタ１１ａのソースドレイン間電圧が低下し、リークによるドレイン電流が少なくなる効果を得ることができる。ドレイン電流の低減は、蓄積容量１９の電圧変動を抑える効果があり、ソース信号線電圧からの映像信号の書込みに対して、書き込み初期の蓄積容量１９の電荷が多くなることで、より小さな信号振幅で、高輝度発光が可能となる表示装置を実現することが可能である。
【００９３】
（２）信号線選択駆動との併用
図２２の構成では、図２６に示すように、信号線選択駆動を実施した時にも適用が可能である。信号線選択駆動を実施すると、例えば３信号線選択の場合、１つのソースドライバ出力から、１水平走査期間に３回に分けて赤緑青のソース信号線１８に書き込みを行う。同一行のすべての画素に対応する映像信号がソース信号線１８に書き込まれた後に、ゲート信号線２により画素に電圧を書き込む。
【００９４】
特性補償期間１０２と映像信号書き込み期間１０３の間の期間５７１が必ず存在するようになり、期間５７１において蓄積容量１９の両端の電位の変化を抑えるようにスイッチ６０２によってリセット信号線２０３に閾値補正電源６０１を入力することで、信号線選択駆動においても、輝度低下なく、表示が可能となる。
【００９５】
なお、ゲート信号線１（１７ｐ）の操作により、スイッチ１１ｐが非導通状態となり、駆動トランジスタ１１ａに電流が流れなく期間５７１での電位変動が少ないため、アーリー効果の影響が少なければ、スイッチ８０２は映像信号書き込み期間１０３の間オフ状態であってもよい。
【００９６】
（３）特性補償期間の拡大
図２２の構成において、特性補償期間１０２で、閾値補正電源６０１を駆動トランジスタ１１ａのドレイン電極に印加することで、従来のＥＬアノード電源１２で動作させる場合に比べて、特性補償期間１０２における駆動トランジスタ１１ａのドレイン電流が少なくなる。
【００９７】
ドレイン電流が減少すると、特性補償期間１０２を長くする必要がある。図２３に特性補償期間１０２を拡大した時の図２２におけるゲート信号線１７及びスイッチ６０２の動作を示す。
【００９８】
図２２の画素構成では、初期化電源と映像信号を供給するスイッチ１１が個別に用意されているため、スイッチ１１ｋを非導通状態にすることで、ソース信号線１８に該当画素に対応した映像信号を印加する動作と、画素回路１４１において、初期化電源線１４を利用して駆動トランジスタ１１ａの閾値補正を行う動作を同時に実施することが可能である。
【００９９】
特性補償期間１０２を長く取れることで、ゲート信号線３（１７ｒ）のパルス幅を拡大することができ、波形なまりによる、ゲート信号線３のハイレベル期間のずれによる特性補償期間１０２のばらつきの影響が少なくなり、特性補償期間１０２のバラツキによる、輝度ムラがなくなる効果がある。
【０１００】
特性補償期間１０２が長くなると、蓄積容量１９に蓄えられる電荷が少なくなり、特性補償期間１０２が短くなると、蓄積容量１９に蓄えられる電荷が多くなる。この状態で映像信号に対応した電荷が蓄積容量１９に重畳されるため、特性補償期間１０２のばらつきは画素ごとの輝度のばらつきとして視認されるため、均一にすることが好ましい。
【０１０１】
（４）小容量画素への対応
図２７のように、２水平走査期間にまたがって特性補償期間１０２を実施するほかに、図２３や図２４のような１水平走査期間で特性補償する場合でも同様に効果がある。
【０１０２】
画面が高精細化すると、１画素回路１４１あたりに用いることができる回路のレイアウトスペースが少なくなり、駆動トランジスタ１１ａ、スイッチ、蓄積容量１９、補助容量１６１を小型化やなくす必要がある。
【０１０３】
蓄積容量１９や補助容量１６１を小さくすると、静電容量が小さくなるため、蓄えられる電荷が少なくなる。小さくなった蓄積容量１９に対して閾値補正動作を実施すると、より少ない電荷で閾値補正動作が完了する。少ない電荷量で動作が完了するということは、特性補償期間１０２は、画素が高精細化するほど短くなり、数μ秒で動作を完了してしまう。閾値補正電源６０１を用いない図１６の構成であれば、特性補償期間１０２を正確に入力するために、スイッチ２１１、ゲート信号線１（１７ｐ）、ゲート信号線３（１７ｒ）のパルス波形のなまりが小さくなるように、周辺回路の設計をする必要がある。
【０１０４】
パルス波形のなまりを小さくするにはバッファの能力を向上する方法があるが、電力や回路規模が大きくなる問題がある。
【０１０５】
そこで特性補償期間１０２において、駆動トランジスタ１１ａのドレイン電流を小さくすることで、特性補償期間１０２の長さを短くすることなく、適正な閾値補正動作を実施することを考えた。
【０１０６】
ＥＬアノード電源１２の電圧を下げれば閾値補正動作時の駆動トランジスタ１１ａのドレイン電流は低下するが、点灯期間１０４でＥＬ素子１５に必要な電圧を供給することができなくなる。
【０１０７】
そこで、図２２に示すような閾値補正電源６０１を導入し、特性補償期間１０２において、閾値補正電源６０１により閾値補正動作を実施するようにする。閾値補正電源６０１の電圧はＥＬアノード電源１２よりも低い電圧かつ、駆動トランジスタ１１ａにドレイン電流が流れる電圧に設定しておく。蓄積容量１９、補助容量１６１、ＥＬ素子１５の容量によって、映像信号書き込みまでに閾値補正動作が終了するような電流が駆動トランジスタ１１ａに流れるような閾値補正電源６０１の電圧とする。（図２３、図２４の動作波形となる）
点灯期間１０４においては、ＥＬアノード電源１２の電圧を利用することから、点灯するのに必要なＥＬ素子１５の電圧も供給することが可能である。
【０１０８】
これにより高精細画素であっても、閾値補正動作のばらつきもなく、またゲート信号線の波形なまりの影響も少ない表示装置が実現できる。
【０１０９】
（５）蓄積容量の放電対策
図２２の画素構成で、高精細パネルにおいても、閾値補正動作を可能としたが、蓄積容量１９が小さくなることで、１フレームの間特に点灯期間１０４で、蓄積容量１９の電荷が放電され、輝度が減衰しフリッカが発生する。
【０１１０】
点灯期間１０４では、ＥＬ素子１５が発光するためＥＬ素子１５の両端の電位差が大きくなる。これにより節点８１１の電圧が上昇し、蓄積容量１９を介して、駆動トランジスタ１１ａのゲート電圧も上昇する。ゲート電圧の上昇に伴いスイッチ１１ｋのソースドレイン間電圧が大きくなり、ゲート信号線２（１７ｋ）からスイッチ１１ｋを非導通状態にする信号を印加しても、リーク電流が流れやすい状態となる。
【０１１１】
そこで図２８に示すように、駆動トランジスタ１１ａのゲート電極と、スイッチ１１ｋ及び１１ｒの間に更にスイッチ１１ｓを設け、１つのスイッチあたりのソースドレイン間電圧を小さくし（この場合、スイッチが２倍になったので理想的には半分に低減）、リーク電流を少なくすることとした。
【０１１２】
スイッチ１１ｓを設けたときのゲート信号線１７及びスイッチ６０２の動作を図２９に示す。点灯期間１０４においてスイッチ１１ｒをオフ動作させることでソース信号線と駆動トランジスタ１１ａのゲート電圧間に発生した電圧をスイッチ１１ｓ及びスイッチ１１ｋで分担し、リーク電流を減少させることで、蓄積容量１９の電荷を１フレーム間保持し、フリッカの低減を行った。
【０１１３】
スイッチ１１ｓはソース信号線のほか、初期化電源１４と駆動トランジスタ１１ａのゲート間電位差によるスイッチ１１ｒのリーク電流をスイッチ１１ｒとスイッチ１１ｓを直列に接続することで低減し、初期化電源１４との電位差によるリーク電流の影響も低減する効果を持つ。
【０１１４】
図２６においてスイッチ１１ｋが導通状態のときに、スイッチ１１ｐが非導通状態となっているが、映像信号書込み時に駆動トランジスタ１１ａのドレイン電流が少ないか、蓄積容量１９に蓄える電荷が少なくなっても表示が可能な場合にはスイッチ１１ｐは導通状態であってもよい。またスイッチ６０２について、期間５７１において、オフ状態であるが、閾値補正電源６０２を入力してもよい。
【０１１５】
（６）黒挿入との組み合わせ
本願発明の画素回路１４１において、スイッチ１１ｐが導入されていることで、１フレームのうち初期化期間１０１、特性補償期間１０２、映像信号書き込み期間１０３以外の期間において、１１ｐを導通状態とすると、ＥＬ素子１５に電流が供給され、点灯期間１０４となり、１１ｐを非導通状態とすることで非点灯期間１０５を容易に作ることが可能である。
【０１１６】
スイッチ１１ｐによりＥＬ素子１５に電流を流すかどうかを判断するため、非点灯期間１０５のあとにスイッチ１１ｐを導通状態とすると再び点灯期間を設けることが可能である。
【０１１７】
スイッチ１１ｐは、初期化期間１０１〜映像信号書き込み期間１０３の形成で必要であり、新たな回路の追加なく、非点灯期間１０５を作成することができ、動画視認性向上を図れる点が、本願発明の画素回路の特徴である。
【変更例】
【０１１８】
本発明は上記各実施例に限らず、その主旨を逸脱しない限り種々に変更することができる。
【０１１９】
本発明の複数の実施例の組み合わせでも同様に効果が得られる。
【０１２０】
スイッチはＭＯＳトランジスタで説明を行っているが、ＭＯＳトランジスタのほかにＭＩＳトランジスタやダイオード、などスイッチング動作を行う素子であれば置き換えて実施することが可能である。
【０１２１】
トランジスタは、ＴＦＴばかりでなく、バイポーラトランジスタでも同様に実現が可能である。また、ＴＦＴについても、ポリシリコン、結晶シリコン、アモルファスシリコン、酸化物ＴＦＴなど構成材料によらず同様に実施が可能である。
【０１２２】
また、本実施例におけるＥＬ表示装置の画素は、単色の画素構成、赤緑青の３色、赤緑青白の４色、シアンイエローマゼンダの３色、ペンタイル画素構成等、表示色を問わず適用が可能である。
【０１２３】
また、図８、図４の回路では、１列分の画素構成が記載されているが、これは、ストライプ状に形成されていても、デルタ配列に形成されていても、同様に適用が可能である。
【０１２４】
また、各トランジスタ１１は、駆動トランジスタ１１ａを除いて、ｐ型、ｎ型のいずれのトランジスタであっても同様に本実施例が実施可能である。
【０１２５】
本実施例の説明ではゲートドライバが左右に、ソースドライバが上部に配置されたときの回路構成で説明を行っているが、ゲートドライバが上下、ソースドライバが左右に配置されても、ソース信号線及びゲート信号線の配線引き回しをあわせることで実施が可能である。
【０１２６】
また、上記実施例におけるスイッチとして用いられるトランジスタは、１つのトランジスタにて図示しているが、オフリークが多い場合には、複数のトランジスタを直列接続して挿入したり（例えばスイッチ１１ｍ、スイッチ１１ｋ、スイッチ１１ｒなど）、マルチゲート構成のトランジスタを用いて実施してもよい。例えば図１６に対する図５４の実施例である。スイッチ１１ｒを２つのトランジスタにて構成している。オン抵抗が不足する場合には複数のトランジスタを並列接続しても同様に実施が可能である。
【符号の説明】
【０１２７】
１１ａ    駆動トランジスタ
１１ｋ    スイッチ
１５      ＥＬ素子
１６      蓄積容量
１７ｐＡ  ゲート信号線１Ａ
１７ｐＢ  ゲート信号線１Ｂ
１７ｋ    ゲート信号線２
１８      ソース信号線１８
９２      配線
１２１ａ    スイッチ
１２１ｂ    スイッチ
【図１】
2011164133.tif 000003
【図２】
2011164133.tif 000004
【図３】
2011164133.tif 000005
【図４】
2011164133.tif 000006
【図５】
2011164133.tif 000007
【図６】
2011164133.tif 000008
【図７】
2011164133.tif 000009
【図８】
2011164133.tif 000010
【図９】
2011164133.tif 000011
【図１０】
2011164133.tif 000012
【図１１】
2011164133.tif 000013
【図１２】
2011164133.tif 000014
【図１３】
2011164133.tif 000015
【図１４】
2011164133.tif 000016
【図１５】
2011164133.tif 000017
【図１６】
2011164133.tif 000018
【図１７】
2011164133.tif 000019
【図１８】
2011164133.tif 000020
【図１９】
2011164133.tif 000021
【図２０】
2011164133.tif 000022
【図２１】
2011164133.tif 000023
【図２２】
2011164133.tif 000024
【図２３】
2011164133.tif 000025
【図２４】
2011164133.tif 000026
【図２５】
2011164133.tif 000027
【図２６】
2011164133.tif 000028
【図２７】
2011164133.tif 000029
【図２８】
2011164133.tif 000030
【図２９】
2011164133.tif 000031
【図３０】
2011164133.tif 000032