(57)【要約】【課題】付加のテスト回路層を備えずに基板に内蔵された能動素子間の連結回路層の接続状態を確認し、基板に形成された回路パターンの接続状態を確認する基板のテスト方法を提供する。【解決手段】基板に内蔵された第１能動素子１の第１接続パッドに連結された第１外部回路層１１に第１テスト端子を接続し、第１能動素子の第２接続パッドに連結された第２外部回路層１３に第２テスト端子を接続し、第１テスト端子を介して静電気を印加して第１能動素子１に含まれた静電放電保護回路の電圧降下を第２テスト端子で測定することで、基板に内蔵された能動素子１と外部回路層１１，１３の接続状態をテストする。能動素子１〜４の接続状態をテストする段階の外に、連結回路層２０の接続状態をテストする段階、外部回路層１１〜１９、３１〜３６の接続状態をテストする段階、表面実装素子５，６の接続状態をテストする段階、及び基板の正常作動状態をテストする段階をさらに含む。【選択図】図１
2011039023.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）基板に内蔵された第１能動素子の第１接続パッドに連結された第１外部回路層に第１テスト端子を接続し、前記第１能動素子の第２接続パッドに連結された第２外部回路層に第２テスト端子を接続する段階；及び
（ｂ）前記第１テスト端子を介して静電気を印加して前記第１能動素子に含まれた静電放電保護回路の電圧降下を前記第２テスト端子で測定することで、前記基板に内蔵された前記第１能動素子と前記第１外部回路層又は前記第２外部回路層の接続状態をテストする段階；
を含むことを特徴とする基板のテスト方法。
【請求項２】
前記（ｂ）段階の後に、
（ｃ）前記基板に内蔵された第２能動素子の第１接続パッドに連結された第３外部回路層に第３テスト端子を接続し、第３能動素子の第１接続パッドに連結された第４外部回路層に第４テスト端子を接続する段階；及び
（ｄ）前記第３テスト端子を介してソースを印加して前記第４テスト端子から出力されるソースを測定することで、前記第２能動素子と前記第３能動素子を連結する連結回路層の接続状態をテストする段階；
をさらに含むことを特徴とする請求項１に記載の基板のテスト方法。
【請求項３】
前記（ａ）段階の前に、
（ｅ）前記基板の第５外部回路層に第５テスト端子を接続し、前記第５外部回路層と内部回路層を介して連結された第６外部回路層に第６テスト端子を接続する段階；及び
（ｆ）前記第５テスト端子にソースを印加して前記第６テスト端子から出力されるソースを測定することで、前記第５外部回路層と前記第６外部回路層の接続状態をテストする段階；
をさらに含むことを特徴とする請求項１に記載の基板のテスト方法。  
【請求項４】
前記（ｄ）段階の後に、
（ｅ）前記基板の第５外部回路層に第５テスト端子を接続し、前記第５外部回路層と内部回路層を介して連結された第６外部回路層に第６テスト端子を接続する段階；及び
（ｆ）前記第５テスト端子にソースを印加して前記第６テスト端子から出力されるソースを測定することで、前記第５外部回路層と前記第６外部回路層の接続状態をテストする段階；
をさらに含むことを特徴とする請求項２に記載の基板のテスト方法。
【請求項５】
前記（ｆ）段階の後に、
（ｇ）前記基板の表面に実装された表面実装素子の第１パッドと内部回路層を介して連結された第７外部回路層に第７テスト端子を接続し、前記表面実装素子の第２パッドと内部回路層を介して連結された第８外部回路層に第８テスト端子を接続する段階；及び
（ｈ）前記第７テスト端子にソースを印加して前記第８テスト端子から出力されるソースを測定することで、前記表面実装素子の接続状態をテストする段階；
をさらに含むことを特徴とする請求項４に記載の基板のテスト方法。
【請求項６】
前記（ｈ）段階の後に、
（ｉ）前記基板の外部連結コネクタに外部電源入力端子を連結し、前記外部連結コネクタに電源を印加して前記基板の正常作動状態をテストする段階をさらに含むことを特徴とする請求項５に記載の基板のテスト方法。
【請求項７】
（ａ）基板の第１外部回路層に接続された第１テスト端子にソースを印加し、前記第１外部回路層と内部回路層を介して連結された第２外部回路層から出力されるソースを第２テスト端子で測定することで、前記第１外部回路層と前記第２外部回路層の接続状態をテストする段階；
（ｂ）前記基板に内蔵された第１能動素子に連結された第３外部回路層に接続された第３テスト端子に静電気を印加し、前記第１能動素子に連結された第４外部回路層から出力される前記第１能動素子に含まれた静電放電保護回路の電圧降下を第４テスト端子で測定することで、前記第１能動素子と前記第３外部回路層又は前記第４外部回路層の接続状態をテストする段階；
（ｃ）前記基板に内蔵された第２能動素子に連結された第５外部回路層に接続された第５テスト端子にソースを印加し、前記第２能動素子と連結回路層を介して接続される第３能動素子に連結された第６外部回路層から出力されるソースを第６テスト端子で測定することで、前記第２能動素子と前記第３能動素子を連結する前記連結回路層の接続状態をテストする段階；
（ｄ）前記基板の表面に実装された表面実装素子と内部回路層を介して連結された第７外部回路層に接続された第７テスト端子にソースを印加し、前記表面実装素子と内部回路層を介して連結された第８外部回路層から出力されるソースを第８テスト端子で測定することで、前記表面実装素子の接続状態をテストする段階；及び
（ｅ）前記基板の外部連結コントネックに電源を印加して前記基板の正常作動状態をテストする段階；
を含むことを特徴とする基板のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板のテスト方法に関する。
【背景技術】
【０００２】
既存の電子製造産業では能動素子を表面実装技術（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）で基板（Ｓｕｂｓｔｒａｔｅ）上に装着することが大部分であった。しかし、電子製品の小型化の趨勢にしたがって基板内に能動素子を内蔵する新たなパッケージング技術が多く開発されている。
【０００３】
能動素子を内蔵した基板の場合、基板内にさまざまな能動素子を集積することにより、製造工程のコストが低くなり、携帯電話などのような製品に用いて製品の小型化に寄与することになると予想される。
【０００４】
この頃、基板の製造及び管理の際に発生する品質問題のため基板検査段階を要求しており、製品品質の確保のために基板検査段階が必要である。また、基板産業において、高度化、高密度化、高機能化、高信頼性化、細密化などの技術が段々複雑で多様な形態に変わっている状況で基板の品質を確保し、色々の問題点を解決するためにより確かな基板テスト方法が要求されている。
【０００５】
従来の基板テスト方法は、基板の性能試験と、部品の歪み、誤挿、逆挿、極性反転などの実装不良、少半田、過半田、ショートなどを検査するものであった。すなわち、既存の基板テスト方法は、能動素子を内蔵した基板をテストする目的ではなく、基板の一般的回路パターンに対するオープンまたはショート（ｏｐｅｎ ｏｒ ｓｈｏｒｔ）のみを測定するものであった。
【０００６】
したがって、能動素子（ＲＦ Ｔｒａｎｓｃｅｉｖｅｒ、Ｄｉｇｉｔａｌ ＆ Ａｎａｌｏｇ Ｂａｓｅｂａｎｄ、ＰＭＵ、Ｍｅｍｏｒｙ、ＦＭ Ｒａｄｉｏなど）を内蔵した基板に対して既存の基板テスト方法でテストすることは基板の信頼性を確保するための確かなソリューションを提供するのに限界があった。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
したがって、本発明は、前述した問題点を解決するためになされたもので、基板に内蔵された能動素子に連結された外部回路層に静電気を印加し、能動素子に内蔵された静電放電保護回路の電圧降下を測定することで能動素子と外部回路層の接続状態をテストすることができ、基板に内蔵された能動素子に連結された外部回路層のいずれか一つにソースを印加し、他の外部回路層から出力されるソースを測定することで、付加のテスト回路層を備えなくても基板に内蔵された能動素子間の連結回路層の接続状態を確認することができる基板のテスト方法を提供することにその目的がある。
【０００８】
また、本発明は、外部回路層間の接続状態をテストする段階、表面実装素子の接続状態をテストする段階、及び基板の正常作動状態をテストする段階をさらに含むことができるので、基板の製造工程によって基板に形成された回路パターンの接続状態を確認することができる基板のテスト方法を提供することに他の目的がある。
【０００９】
更に、本発明は、完成された基板に前記テスト段階をすべて行うことで、基板に形成されたすべての回路パターンの接続状態を確認することができる基板のテスト方法を提供することにさらに他の目的がある。
【課題を解決するための手段】
【００１０】
前記目的を達成するために、本発明の一面によれば、（ａ）基板に内蔵された第１能動素子の第１接続パッドに連結された第１外部回路層に第１テスト端子を接続し、前記第１能動素子の第２接続パッドに連結された第２外部回路層に第２テスト端子を接続する段階；及び（ｂ）前記第１テスト端子を介して静電気を印加して前記第１能動素子に含まれた静電放電保護回路の電圧降下を前記第２テスト端子で測定することで、前記基板に内蔵された前記第１能動素子と前記第１外部回路層又は前記第２外部回路層の接続状態をテストする段階；を含む基板のテスト方法が提供される。
【００１１】
前記基板のテスト方法では、前記（ｂ）段階の後に、（ｃ）前記基板に内蔵された第２能動素子の第１接続パッドに連結された第３外部回路層に第３テスト端子を接続し、第３能動素子の第１接続パッドに連結された第４外部回路層に第４テスト端子を接続する段階；及び（ｄ）前記第３テスト端子を介してソースを印加して前記第４テスト端子から出力されるソースを測定することで、前記第２能動素子と前記第３能動素子を連結する連結回路層の接続状態をテストする段階；をさらに含むことが好ましい。
【００１２】
また、前記基板のテスト方法では、前記（ａ）段階の前に、（ｅ）前記基板の第５外部回路層に第５テスト端子を接続し、前記第５外部回路層と内部回路層を介して連結された第６外部回路層に第６テスト端子を接続する段階；及び（ｆ）前記第５テスト端子にソースを印加して前記第６テスト端子から出力されるソースを測定することで、前記第５外部回路層と前記第６外部回路層の接続状態をテストする段階；をさらに含むことが好ましい。
【００１３】
そして、前記基板のテスト方法では、前記（ｄ）段階の後に、（ｅ）前記基板の第５外部回路層に第５テスト端子を接続し、前記第５外部回路層と内部回路層を介して連結された第６外部回路層に第６テスト端子を接続する段階；及び（ｆ）前記第５テスト端子にソースを印加して前記第６テスト端子から出力されるソースを測定することで、前記第５外部回路層と前記第６外部回路層の接続状態をテストする段階；をさらに含むことが好ましい。
【００１４】
また、前記基板のテスト方法では、前記（ｆ）段階の後に、（ｇ）前記基板の表面に実装された表面実装素子の第１パッドと内部回路層を介して連結された第７外部回路層に第７テスト端子を接続し、前記表面実装素子の第２パッドと内部回路層を介して連結された第８外部回路層に第８テスト端子を接続する段階；及び（ｈ）前記第７テスト端子にソースを印加して前記第８テスト端子から出力されるソースを測定することで、前記表面実装素子の接続状態をテストする段階；をさらに含むことが好ましい。
【００１５】
更に、前記基板のテスト方法では、前記（ｈ）段階の後に、（ｉ）前記基板の外部連結コネクタに外部電源入力端子を連結し、前記外部連結コネクタに電源を印加して前記基板の正常作動状態をテストする段階をさらに含むことが好ましい。
【００１６】
また、本発明の他の面によれば、（ａ）基板の第１外部回路層に接続された第１テスト端子にソースを印加し、前記第１外部回路層と内部回路層を介して連結された第２外部回路層から出力されるソースを第２テスト端子で測定することで、前記第１外部回路層と前記第２外部回路層の接続状態をテストする段階；（ｂ）前記基板に内蔵された第１能動素子に連結された第３外部回路層に接続された第３テスト端子に静電気を印加し、前記第１能動素子に連結された第４外部回路層から出力される前記第１能動素子に含まれた静電放電保護回路の電圧降下を第４テスト端子で測定することで、前記第１能動素子と前記第３外部回路層又は前記第４外部回路層の接続状態をテストする段階；（ｃ）前記基板に内蔵された第２能動素子に連結された第５外部回路層に接続された第５テスト端子にソースを印加し、前記第２能動素子と連結回路層を介して接続される第３能動素子に連結された第６外部回路層から出力されるソースを第６テスト端子で測定することで、前記第２能動素子と前記第３能動素子を連結する前記連結回路層の接続状態をテストする段階；（ｄ）前記基板の表面に実装された表面実装素子と内部回路層を介して連結された第７外部回路層に接続された第７テスト端子にソースを印加し、前記表面実装素子と内部回路層を介して連結された第８外部回路層から出力されるソースを第８テスト端子で測定することで、前記表面実装素子の接続状態をテストする段階；及び（ｅ）前記基板の外部連結コントネックに電源を印加して前記基板の正常作動状態をテストする段階；を含む基板のテスト方法が提供される。
【００１７】
本発明の特徴及び利点は、添付図面に基づいた以降の詳細な説明からより明らかになるであろう。
【００１８】
本発明の詳細な説明に先立ち、本明細書及び請求範囲に使用された用語や単語は通常的で辞書的な意味に解釈されてはいけなく、発明者がその自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されなければならない。
【発明の効果】
【００１９】
本発明は、基板に内蔵された能動素子と基板の外部回路層間の接続状態を個別的に確認することができ、基板の内層に形成された連結回路層の接続状態を付加のテスト回路層を具備しないで基板の外部で確認することができる。
【００２０】
また、本発明によれば、基板に含まれた外部回路層間の接続状態、表面実装素子の接続状態、及び基板全体の正常作動状態をそれぞれテストすることで、能動素子を内蔵する基板を段階的にテストすることができ、基板全体の信頼性を向上させることができる。
【００２１】
更に、本発明によれば、完成された基板に前記テスト段階をすべて行うことで、基板に形成されたすべての回路パターンの連結状態を最終的に確認することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例によるテスト方法が適用されることができる能動素子が内蔵された基板の断面図である。
【図２】本発明の好適な第１実施例によるテスト方法を適用することができる能動素子が内蔵された基板の一部を示す断面図である。
【図３】本発明の好適な第２実施例によるテスト方法を適用することができる能動素子が内蔵された基板の一部を示す断面図である。
【図４】本発明の好適な第３実施例によるテスト方法を適用することができる能動素子が内蔵された基板の一部を示す断面図である。
【図５】本発明の好適な第４実施例によるテスト方法を適用することができる能動素子が内蔵された基板の一部を示す断面図である。
【図６】本発明の好適な第６実施例によるテスト方法を適用することができる能動素子が内蔵された基板の断面図である。
【発明を実施するための形態】
【００２３】
本発明の目的、利点及び特徴は添付図面を参照する以下の詳細な説明及び好適な実施例からもっと明らかになろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同じ構成要素には、たとえ異なる図面に表示されていても、できるだけ同一符号を付けることにする。また、本発明の説明において、関連の公知技術についての具体的な説明が本発明の要旨を不必要にあいまいにすることができると判断される場合は、その詳細な説明を省略する。
【００２４】
以下、添付図面を参照して本発明の好適な実施例について詳細に説明する。
【００２５】
図１は、本発明の実施例によるテスト方法が適用可能な能動素子が内蔵された基板の断面図である。以下、これを参照して本発明のテスト方法が適用可能な基板の構成を簡単に説明する。
【００２６】
図１に示すように、基板は、多数の能動素子１、２、３、４を内蔵しており、二つの表面実装素子５、６を基板表面に実装している。ここで、能動素子１、２、３、４は、ＲＦトランシーバー（ＲＦ Ｔｒａｎｓｃｅｉｖｅｒ）、ベースバンドチップ（Ｂａｓｅ ｂａｎｄ Ｃｈｉｐ）、ＰＭＵ（Ｐｈａｓｏｒ Ｍｅａｓｕｒｅｍｅｎｔ Ｕｎｉｔ）、メモリ（Ｍｅｍｏｒｙ）、ラジオ受信モジュールなどの半導体素子であることが好ましく、表面実装素子５、６は、前記能動素子の外に、コイル、コンデンサーなどの受動素子であることが好ましい。
【００２７】
また、基板には、多数の外部回路層１１〜１９及び３１〜３６が形成されており、外部回路層１１〜１９には内部回路層を介して基板に内蔵された能動素子の接続パッドに連結され、外部回路層３１〜３６は、基板の一面と他面に形成され、内部回路層を介して互いに連結されている。
【００２８】
この際、内部回路層は、多層基板の絶縁層と絶縁層の間に形成されたビアを含みそれぞれの絶縁層に形成された回路層を連結する回路パターンを指称する。
【００２９】
また、連結回路層２０は、内蔵能動素子の間を連結して能動素子の間を電気的に接続する回路パターンを指称する。連結回路層２０は、完成された基板において、全体が駆動されるとき、能動素子の間に信号を伝達する役目をする。
【００３０】
また、能動素子に含まれた接続パッド（図示せず）は能動素子と外部回路層を内部回路層を介して連結するか、あるいは内蔵能動素子の間を連結回路層を介して連結するための回路パターンであり、図１には詳細に示していないが、能動素子は多数の接続パッドを含む。
【００３１】
また、後述するテスト端子（図示せず）は、基板に形成された回路層の接続状態を確認するために、電圧、電流、機能テスト信号などのソースを印加して出力値を測定する接続端子を指称する。
【００３２】
一方、後述する‘第１’、‘第２’などの表現は、基板に含まれた多数の能動素子のいずれか一つ、能動素子の多数の接続パッドのいずれか一つ、多数の回路層のいずれか一つまたは多数のテスト端子のいずれか一つを任意に指定して本発明の説明を容易にするための表現であるだけ、前記要素の指定において指定順には何らの意味を付与しない。
【００３３】
図２は、本発明の好適な第１実施例によるテスト方法を適用することができる能動素子が内蔵された基板の一部を示す断面図である。以下、同図を参照して本実施例による内蔵能動素子の接続状態テスト段階を説明する。
【００３４】
本実施例による基板のテスト方法は、第１テスト端子（図示せず）を第１外部回路層１１に接続して静電気を印加し、第２外部回路層１３に第２テスト端子（図示せず）を接続して、第２外部回路層１３から出力される静電放電保護回路の電圧降下値を測定することで、内蔵能動素子１の接続状態をテストする段階を含むものである。
【００３５】
このようなテスト方法は、従来の基板テスト方法が回路層全体のオープン／ショートのみを確認したのは異なり、内蔵能動素子と特定の外部回路層間の連結状態を確認することができるので、基板全体の信頼性を確保することができる。
【００３６】
まず、基板に内蔵された第１能動素子１の第１接続パッドに連結された第１外部回路層１１に第１テスト端子を接続し、第１能動素子１の第２接続パッドに連結された第２外部回路層１３に第２テスト端子を接続する。
【００３７】
これは、第１能動素子と外部回路層１１、１３の接続状態を確認するための準備段階である。
【００３８】
一方、第１外部回路層１１と第２外部回路層１３は、基板の両面にそれぞれ形成されているが、これは一例に過ぎなく、内部回路層を介して基板の同一面に形成されることができる。
【００３９】
ついで、第１テスト端子を介して静電気を印加し、第１能動素子１に含まれた静電放電保護回路の電圧降下を第２テスト端子で測定することで、第１能動素子と第１外部回路層、または第１能動素子と第２外部回路層の接続状態をテストする。
【００４０】
ここで、第１テスト端子に印加される静電気は静電気電流と静電気電圧を含む概念である。また、静電放電（ｅｌｅｃｔｒｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅ：ＥＳＤ）とは、相互に絶縁されている物体が接触するとき、両物体間の非常に大きな電圧差による電流が瞬間的に流れる現象をいう。ＥＳＤ電流による高電圧が能動素子に流入される場合、内部回路が破壊されることができるので、大部分の能動素子は、内部回路を保護するために、入出力パッドと内部回路の間に静電放電保護回路を含む。
【００４１】
このような静電放電保護回路は、能動素子が正常に動作しているうちには連結が切れたオープン（ｏｐｅｎ）状態にあるが、入出力パッドからＥＳＤ電流が流入されるときには連結状態になって、入出力パッドから流入されるＥＳＤ電流を電源電圧端（Ｖｓｓ）または接地電圧端（Ｖｄｄ）に放電させることで内部回路を保護する。
【００４２】
より詳細に説明すれば、静電放電保護回路は、入出力パッド（ｐａｄ）と電源電圧端（Ｖｄｄ）の間、かつ入出力パッドと接地電圧端（Ｖｓｓ）の間にＥＳＤ保護素子（例えば、静電気放電保護ダイオード）を含み、入出力パッドに流入される過剰電流をＥＳＤ保護素子を介して電源電圧端または接地電圧端に放電させることで内部回路を保護するようになる。
【００４３】
したがって、第１外部回路層１１は、能動素子の入出力パッド、またはこれと接続された接続パッドに連結され、第２外部回路層１３は能動素子に含まれた静電放電保護回路の電源電圧端または接地電圧端に接続された接続パッドに連結される。
【００４４】
この際、第２テスト端子を電源電圧端に連結された外部回路層に連結するか、あるいは接地電圧端に連結された外部回路層に連結するかによって、第１テスト端子に印加される静電気が変わることが好ましい。
【００４５】
まず、電源電圧端に第２テスト端子が連結されれば、第１テスト端子には正の静電気電圧または静電気電流が印加される。そして、接地電圧端に第２テスト端子が連結されれば、第１テスト端子には負の静電気電圧または静電気電流が印加される。よって、電源電圧端に連結された第２テスト端子では正の電圧値または電流値を測定し、接地電圧端に連結された第２テスト端子では負の電圧値または電流値を測定するようになる。
【００４６】
したがって、第１外部回路層１１、第１能動素子１、及び第２外部回路層１３が電気的に連結されなかったら、第２テスト端子ではどんな電圧値、または電流値も測定することができなくなる。
【００４７】
ここで、静電気を印加する方式は、デジタル電流／電圧印加方式であり、ＶＦＩＭ（ｖｏｌｔａｇｅ ｆｏｒｃｅ ｃｕｒｒｅｎｔ ｍｅａｓｕｒｅ）、ＩＦＶＭ（ｃｕｒｒｅｎｔ ｆｏｒｃｅ ｖｏｌｔａｇｅ ｍｅａｓｕｒｅ）を例としてあげることができる。
【００４８】
この際、ＶＦＩＭは、電流計回路と静電圧源の組合せで構成され、第１テスト端子を介して電圧を印加し、第２外部回路層１３から出力される電流値を第２テスト端子で測定する方式であり、第２テスト端子で電流値を測定することにより、外部回路層１１、１３と内蔵能動素子が正常に連結されたことを認知することになる。
【００４９】
また、ＩＦＶＭは、静電流源回路と電圧計の組合せで構成され、第１テスト端子を介して第１外部回路層に電流を印加し、その時の第２外部回路層１３から出力される電圧値を第２テスト端子が測定する方式であり、第２テスト端子で電圧値を測定することにより、外部回路層１１、１３と内蔵能動素子が正常に連結されたことを認知することになる。
【００５０】
この際、第２テスト端子から出力される電圧または電流の測定範囲を高めるために、前述したピン−ツー−ピン（ｐｉｎ−ｔｏ−ｐｉｎ）方式とは異なり、テスト端子が接続されない外部回路層をグラウンドさせるオールグラウンド（ａｌｌ ｏｆ ｐｉｎ ｇｒｏｕｎｄｉｎｇ）方式によることが第２テスト端子で電圧値または電流値を測定するのに有利である。
【００５１】
ここで、第２テスト端子で電圧値または電流値が測定されなければ、第１テスト端子を第１外部回路層１１ではないさらに他の外部回路層１２と接続して静電気を印加し、第２テスト端子で結果値を測定することで、第１外部回路層１１と能動素子１の間の連結状態及び他の外部回路層１２と能動素子１の連結状態をテストすることができる。
【００５２】
また、第２テスト端子を電源電圧端パッドと接地電圧端パッドに連結されたさらに他の外部回路層１４に取り替えて接続し、第１外部回路層１１に静電気を印加した後、第２テスト端子で結果値を測定することで、第２外部回路層１３と能動素子１の連結状態及び他の外部回路層１４と能動素子１の連結状態をテストすることができる。
【００５３】
このような方式を使用することにより、第１外部回路層１１、１２と第１能動素子１、及び第２外部回路層１３、１４の全ての連結状態だけでなく、第１外部回路層１１、１２と第１能動素子１、そして第１能動素子１と第２外部回路層１３、１４のそれぞれの連結状態を確認することができる。
【００５４】
図３は、本発明の好適な第２実施例によるテスト方法を適用することができる能動素子が内蔵された基板の一部を示す断面図である。以下、同図を参照して本実施例による連結回路層の接続状態テスト段階を説明する。
【００５５】
本実施例による基板テスト方法は、第２能動素子２に連結された第３外部回路層１５に第３テスト端子（図示せず）を接続してソースを印加し、第３能動素子に連結された第４外部回路層１６に第４テスト端子（図示せず）を接続して、第４外部回路層１６から出力されるソースを測定することにより、連結回路層２０の接続状態をテストする段階をさらに含むことを特徴とするものである。
【００５６】
ここで、本実施例による基板のテスト方法は、前述した内蔵能動素子の接続状態テスト段階によって第２能動素子２と第３外部回路層１５の接続状態、そして第３能動素子３と第４外部回路層１６の接続状態を確認した後に行うことが好ましい。
【００５７】
このようなテスト方法は、連結回路層２０に付加の回路層を外部で連結しなくてもその接続性をテストすることができるので、基板のデザイン構成に制限を与えなくなる。
【００５８】
まず、基板に内蔵された第２能動素子２の第１接続パッドに連結された第３外部回路層１５に第３テスト端子を接続し、第３能動素子３の第１接続パッドに連結された第４外部回路層１６に第４テスト端子を接続する。これは連結回路層２０の接続状態を確認するための準備段階である。
【００５９】
その後、第３テスト端子を介してソースを印加し、第４テスト端子から出力されるソースを測定することにより、第２能動素子２と第３能動素子３の連結回路層２０接続状態をテストする。
【００６０】
ここで、‘ソース’とは、連結回路層２０の連結性をテストするために印加可能なすべての要素を表す表現のもので、電圧、電流、機能テスト信号などであることが好ましい。
この際、電圧、電流ソースの測定は、デジタル電流／電圧テストによってなされる。デジタル電流／電圧テストは、前述したように、ＶＦＩＭ、ＩＦＶＭを例としてあげることができる。
【００６１】
また、機能テスト信号が印加されることが好ましい。機能テスト信号は、各能動素子の特性によって変わって印加され、能動素子に電源が連結された状態で印加される。機能テスト信号を適切に印加するために、内蔵された素子の特性を前もって認知していることが好ましい。能動素子の種類によってＲＦ信号、デジタル信号、アナログ信号、混合信号が印加される。
【００６２】
第３テスト端子を介して印加された信号が能動素子２、３を経って、テスト信号の結果値が第４テスト端子で測定されれば、連結回路層２０が接続されたことが分かる。
【００６３】
このような機能テスト信号を印加して出力を検査することで、ＫＧＤ（ｋｎｏｗｎ−ｇｏｏｄ−ｄｉｅ）の確保有無も確認することができる。ＫＧＤ確保有無を別にテストするに際して、費用問題と製品の生産遅延問題が発生することができるが、連結回路層２０のテストと同時にＫＧＤの有無を判断することができるので、費用節減効果と生産性向上効果をもたらす。
【００６４】
前述したＫＧＤ確保有無をテストするために、ＤＴＦ（ｄｅｓｉｇｎ ｆｏｒ ｔｅｓｔａｂｉｌｉｔｙ）技術を組み合わせることが好ましい。その例として、バウンダリー−スキャンテスト（ｂｏｕｎｄａｒｙ−ｓｃａｎ ｔｅｓｔ）、ビルトインセルフテスト（ｂｕｉｌｔ ｉｎ ｓｅｌｆ ｔｅｓｔ）方式を挙げることができる。
【００６５】
図４は、本発明の好適な第３実施例によるテスト方法を適用することができる能動素子が内蔵された基板の一部を示す断面図である。以下、同図を参照して本実施例による外部回路層接続状態テスト段階を説明する。
【００６６】
本実施例による基板テスト方法は、前述した内蔵能動素子の接続状態テスト段階の前に、あるいは連結回路層の接続状態テスト段階の後に、基板の第５外部回路層３１に第５テスト端子（図示せず）を接続してソースを印加し、第６外部回路層３２に第６テスト端子（図示せず）を接続して第６外部回路層３２から出力されるソースを測定することで、第５外部回路層３１と第６外部回路層３２の接続状態をテストする段階をさらに含むことを特徴とするものである。
【００６７】
本実施例によるテスト段階は、前述した接続状態テスト段階とは無関係に実行されることができる。これは、内蔵された多数の能動素子１〜４と連関しない回路パターンの接続状態を確認するテスト段階であるからである。
【００６８】
したがって、多数の外部回路層３１及び３２、３３及び３５、３４及び３６などの接続状態テストを先に行い、前述した内蔵能動素子の接続状態テスト段階（図２参照）、連結回路層の接続状態テスト段階（図３参照）及び後述する表面実装素子の接続状態テスト（図５参照）、及び基板の正常作動状態テスト段階を基板の製造工程にしたがって、あるいは完成された基板に連続的に行うことができる。
【００６９】
一方、前述した内蔵能動素子の接続状態テスト段階、及び連結回路層の接続状態テスト段階を実施した後に外部回路層接続状態テストを行えば、能動素子に関連した回路パターンの信頼性を確認した後、一般的な回路パターンの接続有無を確認し、接続不良が最も頻繁に発生する能動素子と外部回路層の間の回路パターン、及び連結回路層部分の接続不良を先に認知することにより、接続不良が発生した基板に後続のテストを進める手間を減らすことができる。これにより、不良基板に無駄な作業が続いて行われることを防止することができる。
【００７０】
すなわち、従来は、目的とする最終基板を形成した後、全体テストだけで基板の完成を判断したのとは異なり、本発明は、能動素子に連結された外部回路層の接続状態を別にテストし、一般的な外部回路層３１及び３２、３３及び３５、３４及び３６などの接続状態をテストすることで、不良基板の発生有無を製造工程の中間段階でも確認することができる。
【００７１】
まず、基板の第５外部回路層３１に第５テスト端子を接続し、第６外部回路層３２に第６テスト端子を接続することで、ソースの印加のための準備段階を実施する。
【００７２】
その後、第５テスト端子にソースを印加し、内部回路層を介して第６外部回路層３２に出力されるソースを第６テスト端子で測定することで、第５外部回路層３１と第６外部回路層３２の接続状態をテストする。
【００７３】
ここで、ソース電圧と電流であることができ、オープン／ショートテストによって連結回路層の接続状態を確認する。
【００７４】
この際、オープンテスト（ｏｐｅｎ ｔｅｓｔ）は、第５テスト端子を介して第５外部回路層３１に静電圧を印加し、第６外部回路層３２から出力される電圧を第６テスト端子で測定する。電圧計は第５テスト端子と第６テスト端子に並列で連結されて電圧値を測定する。電圧計の値が静電圧値に至らない場合、第５外部回路層３１と第６外部回路層３２が接続されていることが分かる。
【００７５】
また、ショートテスト（ｓｈｏｒｔ ｔｅｓｔ）は、第５テスト端子に静電圧を印加し、第６テスト端子から出力される電流を測定する。電流計は第５テスト端子と第６テスト端子に直列で連結されて第５外部回路層３１と第６外部回路層３２の間の電流を測定する。電流計の値が測定されれば、第５外部回路層３１と第６外部回路層３２が接続されていることが分かる。
【００７６】
図５は、本発明の好適な第４実施例によるテスト方法を適用することができる能動素子が内蔵された基板の一部を示す断面図である。以下、同図を参照して本実施例による表面実装素子接続状態テスト段階を説明する。
【００７７】
本実施例による基板テスト方法は、前述した外部回路層接続状態テスト段階の後に表面実装素子５の第１パッドと内部回路層を介して連結された第７外部回路層３５に第７テスト端子（図示せず）を接続してソースを印加し、表面実装素子の第２パッドと内部回路層を介して連結された第８外部回路層３６に第８テスト端子（図示せず）を接続して、第８外部回路層から出力されるソースを第８テスト端子で測定することにより、表面実装素子の接続状態をテストする段階をさらに含むことを特徴とするものである。
【００７８】
ここで、表面実装素子５は、能動素子及び受動素子を含み、基板の製造目的によって他の方式で実装可能であり、多数の素子がそれぞれ異なる回路層（外部回路層及び連結回路層）に実装されることができる。
【００７９】
本実施例によるテスト段階は、表面実装素子５が実装される回路層３３、３４に図４を参照して説明した外部回路層接続状態テストを先に行って外部回路層間の接続状態を確認し、表面実装素子５を基板表面に実装した後、本段階のテストを行うことが好ましい。
【００８０】
ここで、表面実装素子５の第１パッドと第２パッドは、基板の上面に形成された外部回路層にソルダボール方式などによってそれぞれ接続されており、基板の表面実装素子５の第１パッドと第２パッドは、内部回路層を介して基板の後面に形成された第７外部回路層３５と第８外部回路層３６に連結される。
【００８１】
まず、第１テスト端子を第７外部回路層３５に接続し、第２テスト端子を第８外部回路層３６に接続することでソースの印加のための準備段階を実施する。
【００８２】
その後、第７テスト端子にソースを印加し、第８外部回路層３６から出力されるソースを第８テスト端子で測定する。この際、第１テスト端子に入力されるソースは、前述したように、電圧、電流、静電気であることが好ましい。
【００８３】
一方、表面実装素子５が能動素子の場合、前述したように、静電気を印加してデジタル電流／電圧テスト方法で測定し、さらに機能テスト信号を印加して測定する。また、表面実装素子５が受動素子の場合、前述したオープン／ショートテストによって接続状態を確認する。
【００８４】
本発明の好適な第５実施例による基板テスト方法は、表面実装素子接続状態テスト段階の後に、基板の外部連結コネクタに電源を印加して基板の正常作動状態をテストする段階をさらに含むことを特徴とする。
【００８５】
このようなテスト段階は、基板が製品に適用することができる程度に充分に完成されたかをテストする段階である。
【００８６】
まず、基板の外部連結コネクタ（図示せず）に外部電源入力端子（図示せず）を連結する。これは基板全体に電源を入力するためのものである。その後、外部連結コネクタに電源を印加する。
【００８７】
この際、基板が目的とおりに製造された場合であれば、基板の外部連結コネクタに入力された電源によって多数の内蔵能動素子（図１参照）及び表面実装素子（図１参照）がそれぞれ作動し、外部に形成されたすべての回路層でそれぞれのソース値を測定することができる。この際、すべての回路層でソース値を最終的に確認することで基板のテスト段階を終了する。
【００８８】
また、能動素子が内蔵された基板を最終製品として採用し、製品に電源を印加して、製品が目的の機能を正常に実行するかを判断することで正常作動状態テストを行うことができる。
【００８９】
図６は、本発明の第６実施例によるテスト方法を適用することができる能動素子が内蔵された基板を示す断面図である。以下、同図を参照して本実施例による基板のテスト方法を説明する。
【００９０】
ここで、図６に示す基板は、製品に適用することができる完成された基板であり、図１に示す基板とその構成は同様であるが、本実施例によるテスト方法を明確に説明するために、図１と参照番号を異にするものである。
【００９１】
また、基板に形成されたすべての外部回路層に多数のテスト端子（図示せず）をすべて接続した後、後述するテスト段階に必要なテスト端子にだけソースを印加して、出力されるソースをそれぞれ測定することで連続的なテストを行うことができる。この場合、テスト端子をテスト段階ごとに移しながらテストを行わなければならない不便さを解消することができる。
【００９２】
特に、本実施例によるテスト方法は、基板に形成された回路パターンの一部の回路パターンに対してそれぞれテストすることとは異なり、図６に示す基板のすべての回路パターンの接続状態を段階的にテストし、完成された基板の信頼性を確保するための確かなソリューションを提供し、能動素子を内蔵した基板の接続状態をテストすることにおいて一般的な方向を提示する。
【００９３】
まず、外部回路層間の接続状態をテストする。このような外部回路層は基板に内蔵された能動素子と連関しない外部回路層でオープン／ショートテストを実施して接続状態をテストする。
【００９４】
このようなオープン／ショートテストは、図４を参照して第３実施例で説明したテスト段階と同様に実施される。例えば、基板の第１外部回路層３１１、３１３、３１５に接続された第１テスト端子（図示せず）にソースを印加し、第１外部回路層３１１、３１３、３１５と内部回路層を介して連結された第２外部回路層３１２、３１４、３１６に接続された第２テスト端子（図示せず）から出力されるソースを測定する。
【００９５】
このような外部回路層の間の接続は、多層基板において一般的になされ、層間接続のための基本構造を成すので、最も先にテストする。
【００９６】
ついで、能動素子の接続状態をテストする。例えば、第１能動素子１００に含まれた静電放電保護回路の電圧降下を測定して能動素子と外部回路層３２１、３２２、３２３、３２４間の接続状態を測定する。
【００９７】
このような静電放電保護回路の電圧降下の測定は、図２を参照して第１実施例で説明したテスト段階と同様に実施される。例えば、第１能動素子１００に連結された第３外部回路層３２１に第３テスト端子（図示せず）を接続して静電気を印加し、第１能動素子に連結された第４外部回路層３２３、３２４に接続された第４テスト端子（図示せず）で電圧降下値を測定する。
【００９８】
その後、連結回路層４００の接続状態をテストする。図３を参照して第２実施例で説明したテスト段階と同様に実施する。例えば、第２能動素子１１０に連結された第５外部回路層３２５、３２９に第５テスト端子（図示せず）を接続してソースを印加し、第３能動素子１２０に連結された第６外部回路層３２６、３２８に接続された第６テスト端子（図示せず）から出力されるソースを測定する。
【００９９】
このような連結回路層４００は、基板に内層に形成され、外部回路層と直接連結されないとしても、付加のテスト回路パターンを形成しないで内蔵能動素子１１０、１２０に連結された外部回路層３２５、３２６を利用して間接的に接続状態をテストすることができる。
【０１００】
また、表面実装素子の接続状態をテストする。図５を参照して第４実施例で説明したテスト段階と同様に実施する。例えば、第７外部回路層３１４に第７テスト端子（図示せず）を接続してソースを印加し、表面実装素子２００と内部回路層を介して連結された第８外部回路層３１６に接続された第８テスト端子（図示せず）から出力されるソースを測定する。
【０１０１】
最後に、基板の正常作動状態をテストする。本テスト段階は、第５実施例で説明したテスト段階と同様であるので、その詳細な説明は省略する。
【０１０２】
前述したテスト段階を順次実施することで、基板に形成されたすべての回路パターンの接続状態を確認することができる。前記テスト段階を連続的に実施すれば、いずれか一つのテスト段階を誤って落とす間違いを最小化することができるので、基板の信頼性を確保することができる。
【０１０３】
本発明は、以上に説明した実施例に限定されるものではなく、本発明の思想及び範囲を逸脱しない範囲内で多様に修正及び変形可能であることは当該技術分野の当業者に明らかであろう。したがって、そのような変形例及び修正例は本発明の範疇内に属するものとして見なさなければならない。
【産業上の利用可能性】
【０１０４】
本発明は、付加のテスト回路層を備えずに基板に内蔵された能動素子間の連結回路層の接続状態を確認する基板のテスト方法に適用可能である。
【符号の説明】
【０１０５】
１、２、３、４、１００、１１０、１２０、１３０    能動素子
５、６、２００、２１０    表面実装素子
１１、１２、１３、１４、１５、１６、１７、１８、１９、３２１、３２２、３２３、３２４、３２５、３２６、３２７、３２８、３２９    外部回路層（内蔵能動素子の接続パッドに連結される）
３１、３２、３３、３４、３５、３６、３１１、３１２、３１３、３１４、３１５、３１６    外部回路層（内装された能動素子の接続パッドに連結されない）
２０、４００    連結回路層
【図１】
2011039023.tif 000003
【図２】
2011039023.tif 000004
【図３】
2011039023.tif 000005
【図４】
2011039023.tif 000006
【図５】
2011039023.tif 000007
【図６】
2011039023.tif 000008