(57)【要約】【課題】液晶表示装置において、画素トランジスタの長寿命化と消費電力を低減させるゲート信号の波形をより簡易な構成により出力する。【解決手段】各画素の液晶の配向を制御する画素トランジスタのゲートに入力されるゲート信号を出力し、各画素が並べられたライン毎に配置された複数のシフトレジスタ回路（２８１，２８２）と、奇数ラインシフトレジスタ回路（２８１）に入力される第１クロック出力線ＣＫ１と、偶数ラインシフトレジスタ回路（２８２）に入力される第２クロック出力線ＣＫ２と、を備え、第１クロック出力線ＣＫ＿Ａ及び第２クロック出力線ＣＫ＿Ｂには、１画面分を表示する期間であるフレーム期間ごとに第１クロック信号ＣＫ＿Ａ及び第２クロック信号ＣＫ＿Ｂの２種類の異なるクロック信号が交互に印加され、第１クロック信号ＣＫ＿Ａ及び第２クロック信号ＣＫ＿Ｂは、周期が同じで位相が異なるクロック信号である。【選択図】図４
2011232697.tif 000002
【特許請求の範囲】
【請求項１】
各画素の液晶の配向を制御する画素トランジスタのゲートに入力されるゲート信号を出力し、前記各画素が並べられたライン毎に配置された複数のシフトレジスタ回路と、
前記シフトレジスタ回路に入力される第１クロック出力線と、を備え、
前記第１クロック出力線は、１画面分を表示する期間であるフレーム期間ごとに２種類の異なるクロック信号が交互に印加される、ことを特徴とする液晶表示装置。
【請求項２】
前記２種類の異なるクロック信号は、第１クロック信号及び第２クロック信号であり、
前記第１クロック信号及び前記第２クロック信号は、周期が同じで位相が異なるクロック信号であり、
前記第１クロック信号は、第１ハイレベルの電圧値と、前記第１ハイレベルの電圧値よりも低い電圧値である第１ローレベルの電圧値とが交互に繰り返される信号であり、
前記第２クロック信号は、前記第１ハイレベルの電圧値よりも低く、前記第１ローレベルの電圧値よりも高い電圧値である第２ハイレベルの電圧値と、前記第１ローレベルの電圧値よりも低い電圧値である第２ローレベルの電圧値とが交互に繰り返される信号である、ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記シフトレジスタ回路に入力される第２クロック出力線を更に備え、
前記第１クロック出力線は、前記シフトレジスタ回路のうち、奇数ラインの画素に前記ゲート信号を出力する奇数ラインシフトレジスタ回路に接続され、
前記第２クロック出力線は、前記シフトレジスタ回路のうち、偶数ラインの画素に前記ゲート信号を出力する偶数ラインシフトレジスタ回路に接続され、
前記第２クロック出力線には、前記第１クロック出力線が前記第１クロック信号を出力している前記フレーム期間に、前記第２クロック信号が印加され、前記第１クロック出力線が前記第２クロック信号を出力している前記フレーム期間には、前記第１クロック信号が印加される、ことを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記第１クロック信号の反転信号である第３クロック信号が出力される第３クロック出力線と、
前記第２クロック信号の反転信号である第４クロック信号が出力される第４クロック出力線と、を更に備え、
前記第３クロック出力線は、前記第１クロック出力線と共に前記奇数ラインシフトレジスタ回路に入力され、
前記第４クロック出力線は、前記第２クロック出力線と共に前記偶数ラインシフトレジスタ回路に入力される、ことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記第１ハイレベルの電圧値、前記第１ローレベルの電圧値、前記第２ハイレベルの電圧値及び前記第２ローレベルの電圧値を生成する電圧変換部と、
前記電圧変換部により生成された前記第１ハイレベルの電圧値、前記第１ローレベルの電圧値、前記第２ハイレベルの電圧値及び前記第２ローレベルの電圧値と、外部から入力される基準クロック信号とから第１クロック信号と第２クロック信号とを生成するレベルシフト部と、
フレーム期間毎に第１クロック信号と第２クロック信号とを入れ替える信号スイッチ部と、を更に備える請求項３に記載の液晶表示装置。
【請求項６】
前記偶数ラインシフトレジスタ回路及び前記奇数ラインシフトレジスタ回路のいずれかからの出力信号が印加され、基板上で第１方向に延びる複数の導電線である走査信号線と、
前記基板上で前記走査信号線と垂直な第２方向に延びる複数の導電線であるデータ信号線と、
前記走査信号線と前記データ信号線とにより囲まれることにより形成された複数の画素にそれぞれ配置された画素トランジスタと、
前記複数の画素のうちの一画素の前記画素トランジスタのゲートは、前記一画素の第１方向側の前記走査信号線に接続され、前記一画素の前記画素トランジスタのソース及びドレインのいずれか一方は、前記一画素の第２方向とは反対側の前記データ信号線に接続され、
前記一画素に隣接する前記複数の画素である隣接画素の前記画素トランジスタのゲートは、前記隣接画素の第１方向とは反対側の前記走査信号線に接続され、前記隣接画素の前記画素トランジスタのソース及びドレインのいずれか一方は、前記隣接画素の第２方向側の前記データ信号線に接続されることにより、前記第２方向に延びる前記複数の画素が同じ極性であり、前記第１方向に延びる、隣り合う前記複数の画素は極性が入れ替わる反転駆動であるカラム反転駆動を行う、ことを特徴とする請求項３に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。液晶表示装置は、電界を変化させることにより、２つの基板の間に封じ込められた液晶組成物の配向を変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置であり、この電界を変化させるために、各画素の階調値に対応する電圧（以下、「階調電圧」という。）を、各画素の画素トランジスタを介して画素電極に印加している。一般に、画面の１ライン分の各画素トランジスタの各ゲートは一つの信号線（以下、「走査信号線」という。）に接続され、走査信号線は、駆動回路内で、各ライン毎に設けられたシフトレジスタにより、１ライン毎に順番に画素トランジスタを導通させる信号を出力するように制御されている。
【０００３】
一方、画素トランジスタのソース・ドレイン線に印加される階調電圧において、供給される電荷の極性に偏りがある場合には液晶パネルの短寿命化を招くため、電荷の極性を反転させながら駆動する、いわゆる反転駆動により表示画像の制御を行うのが一般的となっている。特許文献１は、反転駆動を行うアクティブマトリクス基板において、信号書込と信号保持との間のレベルシフト△Ｖを小さくするゲート信号の波形について開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−１５９７５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
各ラインのすべての画素トランジスタを導通させるための走査信号線には大きな電圧が印加されるため、画素トランジスタの長寿命化と消費電力の低減のために、走査信号線にかかる信号の波形を工夫することは重要である。
【０００６】
本発明は上述の事情に鑑みてされたものであり、画素トランジスタの長寿命化と消費電力を低減させる走査信号線にかかる信号の波形を、より簡易な構成により実現させることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の液晶表示装置は、各画素の液晶の配向を制御する画素トランジスタのゲートに入力されるゲート信号を出力し、前記各画素が並べられたライン毎に配置された複数のシフトレジスタ回路と、前記シフトレジスタ回路に入力される第１クロック出力線と、を備え、前記第１クロック出力線は、１画面分を表示する期間であるフレーム期間ごとに２種類の異なるクロック信号が交互に印加される、ことを特徴とする液晶表示装置である。
【０００８】
また、本発明の液晶表示装置は、前記２種類の異なるクロック信号は、第１クロック信号及び第２クロック信号であり、前記第１クロック信号及び前記第２クロック信号は、周期が同じで位相が異なるクロック信号であり、前記第１クロック信号は、第１ハイレベルの電圧値と、前記第１ハイレベルの電圧値よりも低い電圧値である第１ローレベルの電圧値とが交互に繰り返される信号であり、前記第２クロック信号は、前記第１ハイレベルの電圧値よりも低く、前記第１ローレベルの電圧値よりも高い電圧値である第２ハイレベルの電圧値と、前記第１ローレベルの電圧値よりも低い電圧値である第２ローレベルの電圧値とが交互に繰り返される信号である、とすることができる。
【０００９】
また、本発明の液晶表示装置は、前記シフトレジスタ回路に入力される第２クロック出力線を更に備え、前記第１クロック出力線は、前記シフトレジスタ回路のうち、奇数ラインの画素に前記ゲート信号を出力する奇数ラインシフトレジスタ回路に接続され、前記第２クロック出力線は、前記シフトレジスタ回路のうち、偶数ラインの画素に前記ゲート信号を出力する偶数ラインシフトレジスタ回路に接続され、前記第２クロック出力線には、前記第１クロック出力線が前記第１クロック信号を出力している前記フレーム期間に、前記第２クロック信号が印加され、前記第１クロック出力線が前記第２クロック信号を出力している前記フレーム期間には、前記第１クロック信号が印加される、とすることができる。
【００１０】
また、本発明の液晶表示装置は、前記第１クロック信号の反転信号である第３クロック信号が出力される第３クロック出力線と、前記第２クロック信号の反転信号である第４クロック信号が出力される第４クロック出力線と、を更に備え、前記第３クロック出力線は、前記第１クロック出力線と共に前記奇数ラインシフトレジスタ回路に入力され、前記第４クロック出力線は、前記第２クロック出力線と共に前記偶数ラインシフトレジスタ回路に入力される、とすることができる。
【００１１】
また、本発明の液晶表示装置は、前記第１ハイレベルの電圧値、前記第１ローレベルの電圧値、前記第２ハイレベルの電圧値及び前記第２ローレベルの電圧値を生成する電圧変換部と、前記電圧変換部により生成された前記第１ハイレベルの電圧値、前記第１ローレベルの電圧値、前記第２ハイレベルの電圧値及び前記第２ローレベルの電圧値と、外部から入力される基準クロック信号とから第１クロック信号と第２クロック信号とを生成するレベルシフト部と、フレーム期間毎に第１クロック信号と第２クロック信号とを入れ替える信号スイッチ部と、を更に備えることとしてもよい。
【００１２】
また、本発明の液晶表示装置は、前記偶数ラインシフトレジスタ回路及び前記奇数ラインシフトレジスタ回路のいずれかからの出力信号が印加され、基板上で第１方向に延びる複数の導電線である走査信号線と、前記基板上で前記走査信号線と垂直な第２方向に延びる複数の導電線であるデータ信号線と、前記走査信号線と前記データ信号線とにより囲まれることにより形成された複数の画素にそれぞれ配置された画素トランジスタと、前記複数の画素のうちの一画素の前記画素トランジスタのゲートは、前記一画素の第１方向側の前記走査信号線に接続され、前記一画素の前記画素トランジスタのソース及びドレインのいずれか一方は、前記一画素の第２方向とは反対側の前記データ信号線に接続され、前記一画素に隣接する前記複数の画素である隣接画素の前記画素トランジスタのゲートは、前記隣接画素の第１方向とは反対側の前記走査信号線に接続され、前記隣接画素の前記画素トランジスタのソース及びドレインのいずれか一方は、前記隣接画素の第２方向側の前記データ信号線に接続されることにより、前記第２方向に延びる前記複数の画素が同じ極性であり、前記第１方向に延びる、隣り合う前記複数の画素は極性が入れ替わる反転駆動であるカラム反転駆動を行う、とすることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る液晶表示装置を示す図である。
【図２】図１の液晶表示パネルの構成を示す図である。
【図３】図２のＴＦＴ基板に形成された複数の画素の一部と、画素内の回路について概略的に示す図である。
【図４】図２の走査信号駆動回路の構成について概略的に示す図である。
【図５】図４のクロック波形生成回路の内部構成について概略的に示す図である。
【図６】図４のシフトレジスタ回路を示す回路図である。
【図７】図４の走査信号駆動回路のタイミングチャートである。
【図８】本発明の第２実施形態に係る液晶表示装置のＴＦＴ基板に形成された複数の画素の一部と画素内の回路について概略的に示す図である。
【図９】本発明の第３実施形態に係る液晶表示装置のＴＦＴ基板に形成された複数の画素の一部と画素内の回路について概略的に示す図である。
【図１０】本発明の第４実施形態に係る液晶表示装置の走査信号駆動回路の構成について概略的に示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
［第１実施形態］
図１は、本発明の第１実施形態に係る液晶表示装置１００を示す図である。この図に示すように、液晶表示装置１００は、液晶表示パネル２００と、液晶表示パネル２００を挟むように固定する上フレーム１０１及び下フレーム１０２と、表示する情報を生成する回路素子を備える不図示の回路基板と、その回路基板において生成された表示情報を液晶表示パネル２００に伝える不図示のフレキシブル基板と、により構成される。
【００１６】
図２には、図１の液晶表示パネル２００の構成が示されている。液晶表示パネル２００は、ＴＦＴ基板２３０とカラーフィルタ基板２２０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板２３０には、走査信号駆動回路２４０により制御される走査信号線Ｇ［Ｎ］、及びデータ信号駆動回路２５０により制御されるデータ信号線Ｄ［Ｍ］が張り巡らされ、これらの信号線は、液晶表示装置１００の画素２６０を形成している。なお、Ｍ及びＮは、それぞれカラム数及びライン数に対応した自然数である。また、液晶表示パネル２００は、その表示の解像度に対応する数の画素２６０を有するが、図が煩雑になるのを避けるため、図２では簡略化して示している。
【００１７】
なお、本実施形態の液晶表示パネル２００は、ＴＦＴ基板２３０内に２つの電極（図３の画素電極２６２及び共通電極２６３）を有するいわゆるＩＰＳ（In Plane Switching）方式の液晶表示パネル２００である。
【００１８】
図３は、ＴＦＴ基板２３０に形成された複数の画素２６０の一部と画素２６０内の回路について概略的に示す図である。画素２６０は、各画素の階調値に対応する電圧が印加される画素電極２６２と、画素電極２６２との間で電界を形成し、各画素で共通の電位を有する共通電極２６３と、走査信号線Ｇ［Ｎ］がゲートに接続され、ソース及びドレインのいずれか一方がデータ信号線Ｄ［Ｍ］に、他方が画素電極２６２に接続された画素トランジスタ２６１と、を有している。本実施形態においては、１ライン毎に異なる極性のデータ信号を印加する、いわゆるライン反転駆動を行うため、図３に示すように、画面の第１ラインの画素２６０の画素トランジスタ２６１は、すべて走査信号線Ｇ［１］に接続され、画面の第１カラムの画素２６０の画素トランジスタ２６１は、すべてデータ信号線Ｄ［１］に接続されており、他のライン及びカラムの各画素トランジスタ２６１についても同様に、対応する走査信号線Ｇ［Ｎ］及びデータ信号線Ｄ［Ｍ］に接続されている。
【００１９】
図４は、走査信号駆動回路２４０の構成について概略的に示す図である。走査信号駆動回路２４０は、クロック波形生成回路２７０と、偶数ライン（Ｎ：偶数）の走査信号線Ｇ［Ｎ］に接続された複数のシフトレジスタ回路２８１と、奇数ライン（Ｎ：奇数）の走査信号線Ｇ［Ｎ］に接続された複数のシフトレジスタ回路２８２と、を有している。
【００２０】
クロック波形生成回路２７０は、外部からのクロック信号ＣＬＫ１等を入力とし、奇数ラインの画素の走査信号線Ｇ［Ｎ］に走査信号を出力するシフトレジスタ回路２８１に対する入力信号である第１クロック信号及び第１クロック信号の反転信号である第１クロック反転信号、並びに第１ラインのシフトレジスタ回路２８１への開始の合図となる第１セット信号を、それぞれ第１クロック信号線ＣＫ１、第１クロック反転信号線ＣＫＢ１及び第１セット信号線ＳＥＴ１に印加し、偶数ラインの画素の走査信号線Ｇ［Ｎ］に走査信号を出力するシフトレジスタ回路２８２に対する入力信号である第２クロック信号及び第２クロック信号の反転信号である第２クロック反転信号、並びに第２ラインのシフトレジスタ回路２８２への開始の合図となる第２セット信号を、それぞれ第２クロック信号線ＣＫ２及び第２クロック反転信号線ＣＫＢ２、並びに第２セット信号線ＳＥＴ２に印加する。
【００２１】
クロック波形生成回路２７０から出力された上述の各信号を入力した各シフトレジスタ回路２８１及び２８２は、各走査信号線Ｇ［Ｎ］に走査信号を出力する。なお、各シフトレジスタ回路２８１及び２８２には、２ライン前のシフトレジスタの出力ＯＵＴＢ［Ｎ−２］の信号、及び２ライン後のシフトレジスタの出力ＯＵＴＡ［Ｎ＋２］の信号も入力される。
【００２２】
図５は、クロック波形生成回路２７０の内部構成について概略的に示す図である。クロック波形生成回路２７０は、クロック信号において使用される２種類のハイレベル電圧及び２種類のローレベル電圧を生成する電圧変換部２７２と、フレーム期間毎に、２種類のハイレベル電圧及び２種類のローレベル電圧をそれぞれ入れ替えて出力する信号スイッチ部２７６と、２種類のクロック信号をクロック信号線ＣＫ１及びＣＫ２等に出力するレベルシフト部２７４とを備えている。
【００２３】
これら各部について詳細に説明すると、電圧変換部２７２は、電源電圧ＶＤＤ及び接地電圧ＧＮＤを入力し、第１のクロック信号のハイレベル電圧値ＶＤＤ＿Ｈ及びローレベル電圧値ＶＳＳ＿Ｈ、並びに第２のクロック信号のハイレベル電圧値ＶＤＤ＿Ｌ及びローレベル電圧値ＶＳＳ＿Ｌを出力する。
【００２４】
信号スイッチ部２７６は、電圧変換部２７２の出力である第１のクロック信号のハイレベル電圧値ＶＤＤ＿Ｈ及びローレベル電圧値ＶＳＳ＿Ｈ、第２のクロック信号のハイレベル電圧値ＶＤＤ＿Ｌ及びローレベル電圧値ＶＳＳ＿Ｌ、並びに制御信号を入力し、第１のクロック信号の各電圧と第２のクロック信号の各電圧が出力される端子をフレーム期間毎に切替える。すなわちレベルシフト部２７４に入力される各電圧値はフレーム期間毎に切替えられる。
【００２５】
また、レベルシフト部２７４は、外部からの２種類のクロック信号ＣＫ１ｉｎ及びＣＫ２ｉｎと、その反転信号ＣＫＢ１ｉｎ及びＣＫＢ２ｉｎ、スタート信号ＳＥＴ１ｉｎ及びＳＥＴ２ｉｎとを入力すると共に、電圧変換部２７２で生成され、信号スイッチ部を介して入力される各レベル電圧値ＶＤＤ＿Ｈ、ＶＳＳ＿Ｈ、ＶＤＤ＿Ｌ及びＶＳＳ＿Ｌを入力し、２種類のクロック信号をクロック信号線ＣＫ２及びＣＫ１に出力し、その反転信号を反転信号線ＣＫＢ１及びＣＫＢ２に出力し、スタート信号を第１セット信号線ＳＥＴ１及びＳＥＴ２に出力する。ここで、２種類のクロック信号の一方は、タイミングをクロック信号ＣＫ１ｉｎのタイミングとするクロックであり、他方は、タイミングをクロック信号ＣＫ２ｉｎのタイミングとするクロックである。また、それぞれのクロック信号には、ハイレベル電圧をＶＤＤ＿Ｈ、ローレベル電圧をＶＳＳ＿Ｈとするクロック電圧と、ハイレベル電圧をＶＤＤ＿Ｌ、ローレベル電圧をＶＳＳ＿Ｌとするクロック電圧とのいずれかがフレーム期間毎に交互に印加される。
【００２６】
図６には、奇数ラインに配置されたシフトレジスタ回路２８１の代表的な回路図が示されており、図７には、タイミングチャートが示されている。また、ＯＵＴＡ［Ｎ］は走査信号線Ｇ［Ｎ］に接続されている。なお、第１ラインのシフトレジスタ回路２８１におけるＯＵＴＢ［Ｎ−２］には、第１セット信号線ＳＥＴ１が接続されている。
【００２７】
第１ラインのシフトレジスタ回路２８１の動作について、図６及び図７を参照しつつ説明する。図７の時刻ｔ２において、第１クロック反転信号線ＣＫＢ１及びＯＵＴＢ［Ｎ−２］に接続された第１セット信号線ＳＥＴ１に電位ＶＤＤ＿Ｈが印加されると、まず、トランジスタＴ１及びトランジスタＴ２が導通し、ノードＮ１に電位ＶＤＤ＿Ｈとなると共に、ノードＮ２が電位ＶＳＳ＿Ｈとなるため、容量Ｃ１には電位ＶＤＤ＿Ｈ及び電位ＶＳＳ＿Ｈの差の電位差が生じると共に、トランジスタＴ３及びトランジスタＴ４が導通する。次に、時刻ｔ３において、第１クロック信号線ＣＫ１に電位ＶＤＤ＿Ｈが印加されると、トランジスタＴ３及びトランジスタＴ４が導通しているため、第１クロック信号線ＣＫ１の信号はそのままＯＵＴＡ［１］及びＯＵＴＢ［１］に出力され走査信号線Ｇ［１］に印加されると共に、トランジスタＴ５が導通し、容量Ｃ１は放電する。時刻ｔ４において、第１クロック信号線ＣＫ１に電位ＶＳＳ＿Ｈが印加され、２ライン後の出力信号であるＯＵＴＡ［Ｎ＋２］が電位ＶＤＤ＿Ｈになると、トランジスタＴ６及びＴ７が導通し、ノードＮ１が電位ＶＳＳ＿Ｈになるため、第１クロック信号線ＣＫ１へ電位ＶＤＤ＿Ｈは出力されなくなる。
【００２８】
一方、偶数ラインに配置されたシフトレジスタ回路２８２も同様の動作を行うが、入力信号が第２クロック信号線ＣＫ２及び第２クロック反転信号線ＣＫＢ２等に印加された信号であるため、出力される電位も異なっている。図７の走査信号線Ｇ［２］及びＧ［４］の出力に表されるように、偶数ラインの走査信号線Ｇ［Ｎ］の電位は、電位ＶＳＳ＿Ｈを跨ぐように、ハイレベル電位ＶＤＤ＿Ｌ及びローレベル電位ＶＳＳ＿Ｌが設定されている。つまり、第１ラインの書込の際には、各カラムのデータ信号線Ｄ［Ｍ］の極性が正極性の階調電圧が印加され、走査信号線Ｇ［１］には、ハイレベル電位ＶＤＤ＿Ｈ及びローレベル電位ＶＳＳ＿Ｈを有するＡクロック信号ＣＫ＿Ａが印加される。次に、第２ラインの書込の際には、各カラムのデータ信号線Ｄ［Ｍ］には負極性の階調電圧が印加され、走査信号線Ｇ［２］には、走査信号線Ｇ［１］に印加した電位より低い、ハイレベル電位ＶＤＤ＿Ｌ及びローレベル電位ＶＳＳ＿Ｌを有するＢクロック信号ＣＫ＿Ｂが印加される。以下、各ライン毎に極性の異なるデータ信号が印加されると共に、奇数ラインにＡクロック信号ＣＫ＿Ａ、偶数ラインにＢクロック信号ＣＫ＿Ｂが印加される。図３では、ハッチングにより、ライン毎にデータ信号の極性が入れ替わる様子が示されている。
【００２９】
なお、各画素の画素電極２６２に印加される信号の反転の極性は、一画面を書き換えるフレーム期間ごとに入れ替わり、クロック波形生成回路２７０から出力される第１クロック信号線ＣＫ１及び第２クロック信号線ＣＫ２に印加されるＡクロック信号ＣＫ＿Ａ及びＢクロック信号ＣＫ＿Ｂも、クロック波形生成回路２７０の信号スイッチ部２７６により、フレーム期間ごとに入れ替えられる。そのため、正極性のデータ信号の場合には、Ａクロック信号ＣＫ＿Ａが用いられ、負極性のデータ信号の場合には、Ｂクロック信号ＣＫ＿Ｂが用いられるように制御されている。
【００３０】
したがって、正極性のデータ信号を印加する場合と、負極性のデータ信号を印加する場合とで、走査信号線Ｇ［Ｎ］に印加されるハイレベル電位及びローレベル電位を異ならせているため、画素トランジスタ２６１に与える負荷を軽減することができ、画素トランジスタ２６１の長寿命化と消費電力を低減させることができる。また、クロック信号の種類を増加させるのみの簡易な構成で実現することができる。
【００３１】
［第２実施形態］
図８には、本発明の第２実施形態に係る液晶表示装置のＴＦＴ基板３３０に形成された複数の画素３６０の一部と画素３６０内の回路について概略的に示す図である。本実施形態の液晶表示装置及び液晶表示パネルの構成は、第１実施形態の図１及び図２と同様であるため説明を省略する。
【００３２】
第１実施形態のＴＦＴ基板２３０の回路とは、各画素トランジスタ３６１のゲートが接続する走査信号線Ｇ［Ｎ］が異なっている。具体的には、奇数カラムで第Ｎラインの画素トランジスタ３６１のゲートは、第１実施形態と同様に、走査信号線Ｇ［Ｎ］に接続されているが、偶数カラムで第Ｎラインの画素トランジスタ３６１のゲートは、走査信号線Ｇ［Ｎ＋１］に接続されている。このような接続とし、第１実施形態と同様の走査信号駆動回路２４０を用いることにより、市松模様状に極性が反転する、いわゆるドット反転駆動を実現することができる。
【００３３】
したがって、ＴＦＴ基板３３０のような回路としたとしても、第１実施形態と同様に、正極性のデータ信号を印加する場合と、負極性のデータ信号を印加する場合とで、走査信号線Ｇ［Ｎ］に印加するハイレベル電位及びローレベル電位を異ならせているため、画素トランジスタ３６１に与える負荷を軽減することができ、画素トランジスタ３６１の長寿命化と消費電力を低減させることができる。また、クロック信号の種類を増加させるのみの簡易な構成で実現することができる。
【００３４】
［第３実施形態］
図９には、本発明の第３実施形態に係る液晶表示装置のＴＦＴ基板４３０に形成された複数の画素４６０の一部と画素４６０内の回路について概略的に示す図である。本実施形態の液晶表示装置及び液晶表示パネルの構成は、第１実施形態の図１及び図２と同様であるため説明を省略する。本実施形態のＴＦＴ基板４３０の回路は、第１実施形態のＴＦＴ基板２３０の回路と比較して、各画素トランジスタのゲートが接続する走査信号線Ｇ［Ｎ］が異なると共に、各画素トランジスタ４６１のソース及びドレインのいずれかが接続するデータ信号線Ｄ［Ｎ］が異なっている。
【００３５】
具体的には、第Ｍカラムで第Ｎラインの画素で、ＭとＮの和が偶数となる場合には、画素トランジスタ４６１のゲートは走査信号線Ｇ［Ｎ］に接続され、ソース及びドレインのいずれかはデータ信号線Ｄ［Ｍ＋１］に接続される。また、ＭとＮの和が奇数となる場合には、画素トランジスタ４６１のゲートは走査信号線Ｇ［Ｎ＋１］に接続され、ソース及びドレインのいずれかはデータ信号線Ｄ［Ｍ］に接続されている。別の表現では、ある一画素から見て、その一画素の画素トランジスタのゲートがデータ信号線の延びる方向とは逆の方向の走査信号線に接続され、ソース及びドレインのいずれか一方が走査信号線が延びる方向のデータ信号線に接続されている場合に、その一画素と隣接する画素では、画素トランジスタのゲートがデータ信号線の延びる方向の走査信号線に接続され、ソース及びドレインのいずれか一方が走査信号線が延びる方向とは逆の方向のデータ信号線に接続されている。このような接続とし、第１実施形態と同様の走査信号駆動回路２４０を用いることにより、列ごとに極性が反転する、いわゆるカラム反転駆動を実現することができる。
【００３６】
したがって、ＴＦＴ基板４３０のような回路としたとしても、第１実施形態と同様に、正極性のデータ信号を印加する場合と、負極性のデータ信号を印加する場合とで、走査信号線Ｇ［Ｎ］に印加するハイレベル電位及びローレベル電位を異ならせているため、画素トランジスタ４６１に与える負荷を軽減することができ、画素トランジスタ４６１の長寿命化と消費電力を低減させることができる。また、クロック信号の種類を増加されるのみの簡易な構成で実現することができる。
【００３７】
［第４実施形態］
図１０には、本発明の第４実施形態に係る液晶表示装置の走査信号駆動回路５４０の構成について概略的に示す図である。本実施形態の液晶表示装置、液晶表示パネル及びＴＦＴ基板の画素内の回路の構成は、走査信号駆動回路を除き、第１実施形態の図１〜図３と同様であるため、説明を省略する。
【００３８】
走査信号駆動回路５４０は、第１実施形態の走査信号駆動回路２４０と同様に、クロック波形生成回路５７０と、走査信号線Ｇ［Ｎ］の数に対応した数のシフトレジスタ回路５８０と、を有している。クロック波形生成回路５７０は、外部からのクロック信号ＣＬＫを入力とし、画素の走査信号線Ｇ［Ｎ］に走査信号を出力するシフトレジスタ回路５８０に対する入力信号である第１クロック信号及び第１クロック信号の反転信号である第１クロック反転信号、並びに第１ラインのシフトレジスタ回路５８０への開始の合図となる第１セット信号を、それぞれ第１クロック信号線ＣＫ１、第１クロック反転信号線ＣＫＢ１及び第１セット信号線ＳＥＴ１に印加する。
【００３９】
クロック波形生成回路５７０から出力された上述の各信号を入力した各シフトレジスタ回路５８０は、各走査信号線Ｇ［Ｎ］に走査信号を出力する。なお、各シフトレジスタ回路５８０には、１ライン前のシフトレジスタの出力ＯＵＴＢ［Ｎ−１］の信号、及び１ライン後のシフトレジスタの出力ＯＵＴＡ［Ｎ＋１］の信号も入力される。
【００４０】
ここで、クロック波形生成回路５７０は、図５に示された第１実施形態のクロック波形生成回路２７０と同様の構成であり、第１クロック信号線ＣＫ１、第１クロック反転信号線ＣＫＢ１及び第１セット信号線ＳＥＴ１に出力される信号のみが使用され、第２クロック信号線ＣＫ２、第２クロック反転信号線ＣＫＢ２及び第２セット信号線ＳＥＴ２に出力される信号は使用しない。なお、第１実施形態で説明したように、第１クロック信号線ＣＫ１及び第１クロック反転信号線ＣＫＢ１に印加される信号は、フレーム期間毎に２種類のＡクロック信号ＣＫ＿Ａ及びＢクロック信号ＣＫ＿Ｂのいずれかに切替えて出力されている。
【００４１】
このように、第１実施形態と同様のＴＦＴ基板の画素回路において、本実施形態の走査信号駆動回路５４０を用いることにより、フレーム期間ごとに極性が反転する、いわゆるフレーム反転駆動を実現することができる。
【００４２】
したがって、本実施形態の走査信号駆動回路５４０を用いたとしても、第１実施形態と同様に、正極性のデータ信号を印加する場合と、負極性のデータ信号を印加する場合とで、走査信号線Ｇ［Ｎ］に印加するハイレベル電位及びローレベル電位を異ならせているため、画素トランジスタに与える負荷を軽減することができ、画素トランジスタの長寿命化と消費電力を低減させることができる。また、クロック信号の種類を増加させるのみの簡易な構成で実現することができる。
【００４３】
なお、上述の実施形態では、第１クロック信号線ＣＫ１と第２クロック信号線ＣＫ２に印加される信号は、位相がπ／２だけずれた信号を使用しているが、これに限られず、π及びπ／４その他の位相ずれの信号を使用してもよい。
【００４４】
また、上述の実施形態に係る液晶表示装置は、ＴＦＴ基板にのみに電極が設けられたＩＰＳ（In Plane Switching）方式としたが、ＴＦＴ基板及びカラーフィルタ基板の両方に電極が設けられたＴＮ（Twisted Nematic）方式又はＶＡ（Vertical Alignment）方式の液晶表示装置にも適用することができる。
【符号の説明】
【００４５】
１００  液晶表示装置、１０１  上フレーム、１０２  下フレーム、２００  液晶表示パネル、２２０  カラーフィルタ基板、２３０  ＴＦＴ基板、２４０  走査信号駆動回路、２５０  データ信号駆動回路、２６０  画素、２６１  画素トランジスタ、２６２  画素電極、２６３  共通電極、２７０  クロック波形生成回路、２７２  電圧変換部、２７４  レベルシフト部、２７６  信号スイッチ部、２８１，２８２  シフトレジスタ回路、３３０  ＴＦＴ基板、３６０  画素、３６１  画素トランジスタ、４３０  ＴＦＴ基板、４６０  画素、４６１  画素トランジスタ、５４０  走査信号駆動回路、５７０  クロック波形生成回路、５８０  シフトレジスタ回路。
【図１】
2011232697.tif 000003
【図２】
2011232697.tif 000004
【図３】
2011232697.tif 000005
【図４】
2011232697.tif 000006
【図５】
2011232697.tif 000007
【図６】
2011232697.tif 000008
【図７】
2011232697.tif 000009
【図８】
2011232697.tif 000010
【図９】
2011232697.tif 000011
【図１０】
2011232697.tif 000012