(57)【要約】【課題】ガンマ設定データの単調増加性を確保して、階調電圧のガンマ補正特性の単調増加性を保証し、階調電圧の特性の不整合によりＤＡコンバータ２４を構成する回路素子が破壊される可能性を排除する。【解決手段】表示装置へ入力される階調電圧のガンマ補正特性を決定するべきガンマ補正電圧を生成する複数のＤＡコンバータと、複数のＤＡコンバータの各々に対応して設けられて、各々に対応する各ＤＡコンバータにおいてガンマ補正電圧のレベルを決定するガンマ設定データを記憶する複数のレジスタと、外部装置から入力されたガンマ設定データが、ガンマ補正特性を実現するために満たすべき所定の大小関係を満たしているか否かを判定し、ガンマ設定データが所定の大小関係を満たしている場合にのみ、ガンマ設定データを複数のレジスタへ出力する書き込み制限回路と、を備える。【選択図】図７
2011027959.tif 000002
【特許請求の範囲】
【請求項１】
表示装置へ入力される階調電圧のガンマ補正特性を決定するべきガンマ補正電圧を生成する複数のＤＡコンバータと、
前記複数のＤＡコンバータの各々に対応して設けられて、各々に対応する前記各ＤＡコンバータにおいて前記ガンマ補正電圧のレベルを決定するガンマ設定データを記憶する複数のレジスタと、
外部装置から入力された前記ガンマ設定データが、前記ガンマ補正特性を実現するために満たすべき所定の大小関係を満たしているか否かを判定し、前記ガンマ設定データが前記所定の大小関係を満たしている場合にのみ、前記ガンマ設定データを前記複数のレジスタへ出力する書き込み制限回路と
を備えるガンマ補正電源回路。
【請求項２】
請求項１に記載のガンマ補正電源回路であって、
前記所定の大小関係は、前記ガンマ設定データが満たすべき前記ガンマ補正特性における単調増加性を確保する大小関係である
ガンマ補正電源回路。
【請求項３】
請求項２に記載のガンマ補正電源回路であって、
前記複数のレジスタ数をｇ、前記複数のレジスタの各々に設定されるべき前記ガンマ設定データをＤｋ１〜Ｄｋｇとして、前記判定を行うべきガンマ設定データをＤｋｎとすると、
前記書き込み制限回路は、Ｄｋｎが、Ｄｋｎ−１＜Ｄｋｎ＜Ｄｋｎ＋１の関係を満たしている否かを判定する
ガンマ補正電源回路。
【請求項４】
請求項１から請求項３までのいずれかに記載のガンマ補正電源回路であって、
前記書き込み制限回路は、前記ガンマ設定データを入力する度に前記判定を行って、前記判定が正しいと判定する都度、前記ガンマ設定データを前記複数のレジスタへ出力する
ガンマ補正電源回路。
【請求項５】
請求項１から請求項３までのいずれかに記載のガンマ補正電源回路であって、
前記書き込み制限回路は、前記複数のレジスタの全てに対応する前記ガンマ設定データを入力してから前記判定を行って、前記複数のレジスタの全てに対応する前記ガンマ設定データに対する前記判定が正しい判定すると、前記ガンマ設定データを前記複数のレジスタへ出力する
ガンマ補正電源回路。
【請求項６】
請求項１から請求項５までのいずれかに記載のガンマ補正電源回路であって、
前記判定において前記所定の大小関係を満たしていないと判定されると、エラー信号を生成するエラー信号発生回路と、
前記外部装置と通信を行って、前記外部装置から受信された前記ガンマ設定データを前記書き込み制限回路へ出力し、前記エラー信号発生回路から入力された前記エラー信号を前記外部装置へ送信する通信回路と
をさらに備えるガンマ補正電源回路。
【請求項７】
請求項６に記載のガンマ補正電源回路であって、
前記通信回路は、前記外部装置とシリアル通信を行って、前記エラー信号を前記シリアル通信の応答信号を用いて送信する
ガンマ補正電源回路。
【請求項８】
請求項７に記載のガンマ補正電源回路であって、
前記通信回路は、Ｉ２Ｃに準拠した前記シリアル通信を行う
ガンマ補正電源回路。
【請求項９】
請求項６から請求項８までのいずれかに記載のガンマ補正電源回路であって、
前記エラー信号発生回路は、前記エラー信号を、前記通信回路へ出力すると共に、前記エラー信号用に設けられた専用端子へ出力する。
ガンマ補正電源回路。
【請求項１０】
請求項６から請求項８までのいずれかに記載のガンマ補正電源回路であって、  
前記エラー信号発生回路は、前記エラー信号を前記通信回路へ出力せずに、前記エラー信号用に設けられた専用端子のみへ出力する
ガンマ補正電源回路。
【請求項１１】
請求項６から請求項９までのいずれかに記載のガンマ補正回路であって、
前記書き込み制限回路は、前記エラー信号発生回路を内部に備える
ガンマ補正電源回路。
【請求項１２】
複数のＤＡコンバータと、前記複数のＤＡコンバータの各々に対応して設けられた複数のレジスタと、書き込み制限回路とを備えるガンマ補正電源回路において、
表示装置へ入力される階調電圧のガンマ補正特性を決定するべきガンマ補正電圧を生成するステップと、
各々に対応する前記各ＤＡコンバータにおいて前記ガンマ補正電圧のレベルを決定するガンマ設定データを記憶するステップと、
外部装置から入力された前記ガンマ設定データが、前記ガンマ補正特性を実現するために満たすべき所定の大小関係を満たしているか否かを判定するステップと、
前記ガンマ設定データが前記所定の大小関係を満たしている場合にのみ、前記ガンマ設定データを前記複数のレジスタへ出力するステップと
を備えるガンマ補正電源回路のデータ設定方法。
【請求項１３】
請求項１２に記載のガンマ補正電源回路のデータ設定方法であって、
前記所定の大小関係は、前記ガンマ設定データが満たすべき前記ガンマ補正特性における単調増加性を確保する大小関係である
ガンマ補正電源回路のデータ設定方法。
【請求項１４】
請求項１３に記載のガンマ補正電源回路のデータ設定方法であって、前記判定するステップは、
前記複数のレジスタ数をｇ、前記複数のレジスタの各々に設定されるべき前記ガンマ設定データをＤｋ１〜Ｄｋｇとして、前記判定を行うべきガンマ設定データをＤｋｎとすると、Ｄｋｎが、Ｄｋｎ−１＜Ｄｋｎ＜Ｄｋｎ＋１の関係を満たしている否かを判定するステップ
を含むガンマ補正電源回路のデータ設定方法。
【請求項１５】
請求項１２から請求項１４までのいずれかに記載のガンマ補正電源回路のデータ設定方法であって、前記判定するステップは、
前記ガンマ設定データを入力する度に前記判定を行うステップ
を含み、
前記複数のレジスタへ出力するステップは、
前記判定が正しいと判定する都度、前記ガンマ設定データを前記複数のレジスタへ出力するステップ
を含むガンマ補正電源回路のデータ設定方法。
【請求項１６】
請求項１２から請求項１４までのいずれかに記載のガンマ補正電源回路のデータ設定方法であって、前記判定するステップは、
前記複数のレジスタの全てに対応する前記ガンマ設定データを入力してから前記判定を行うステップ
を含み、
前記複数のレジスタへ出力するステップは、
前記複数のレジスタの全てに対応する前記ガンマ設定データに対する前記判定が正しい判定されると、前記ガンマ設定データを前記複数のレジスタへ出力するステップ
を含む
ガンマ補正電源回路のデータ設定方法。
【請求項１７】
請求項１２から請求項１６までのいずれかに記載のガンマ補正電源回路のデータ設定方法であって、前記ガンマ補正電源回路は、通信回路と、エラー信号発生回路とをさらに備え、
前記判定において前記所定の大小関係を満たしていないと判定されると、エラー信号を生成するステップと、
前記外部装置と通信を行うステップと、
前記外部装置から受信された前記ガンマ設定データを前記書き込み制限回路へ出力するステップと、
前記エラー信号発生回路から入力された前記エラー信号を前記外部装置へ送信するステップと
をさらに備えるガンマ補正電源回路のデータ設定方法。
【請求項１８】
請求項１７に記載のガンマ補正電源回路のデータ設定方法であって、
前記外部装置と通信を行うステップは、
前記外部装置とシリアル通信を行うステップ
を含み、
前記エラー信号を前記外部装置へ送信するステップは、
前記エラー信号を前記シリアル通信の応答信号を用いて送信するステップ
を含むガンマ補正電源回路のデータ設定方法。
【請求項１９】
請求項１８に記載のガンマ補正電源回路のデータ設定方法であって、前記外部装置とシリアル通信を行うステップは、
Ｉ２Ｃに準拠した前記シリアル通信を行うステップ
を含むガンマ補正電源回路の電源方法。
【請求項２０】
請求項１７から請求項１９までのいずれかに記載のガンマ補正電源回路のデータ設定方法であって、前記エラー信号を前記外部装置へ送信するステップは、
前記エラー信号を前記通信回路へ出力すると共に、前記エラー信号用に設けられた専用端子へ出力するステップ
を含むガンマ補正電源回路のデータ設定方法。
【請求項２１】
請求項１７から請求項１９までのいずれかに記載のガンマ補正電源回路のデータ設定方法であって、前記エラー信号を前記外部装置へ送信するステップは、
前記エラー信号を、前記通信回路へ出力せずに、前記エラー信号用に設けられた専用端子のみへ出力するステップ
を含むガンマ補正電源回路のデータ設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ガンマ補正電源回路に関する。
【背景技術】
【０００２】
液晶表示装置は、表示するべき画像データの処理を行うロジック部と、表示素子（画素）を駆動する駆動回路部とを備える。ロジック部と駆動回路部とは、動作電圧が異なり、電源から供給される電位も異なる。一般に、ロジック部は低圧（数Ｖ）で動作し、駆動回路部は高圧（数十Ｖ以上）で動作する。そのため、駆動回路部とその周辺回路では、回路を構成するトランジスタ等の素子耐圧を高くする必要がある。しかし、素子耐圧は回路の素子面積と相関しているため、素子耐圧を高くすると素子面積が拡大してしまい、駆動回路、及びその周辺回路による占有面積が増大してしまう。
【０００３】
以下、従来の液晶表示装置の説明を行う。図１は、従来の液晶表示装置の構成を示す機能ブロック図である。図１の液晶表示装置は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）液晶パネル１と、ソースドライバ２と、ゲートドライバ３と、タイミングコントローラ４と、ガンマ補正電源回路５と、ロジック電源回路６と、ソース電源回路７と、ゲート電源回路８と、対向電極信号回路９と、を備える。
【０００４】
ロジック電源回路６は、電源電位ＶＤを出力する。ロジック電源回路６は、電源電位ＶＤを、タイミングコントローラ４と、ソースドライバ２のシフトレジスタ２１及びレジスタ２２と、ゲートドライバ３のシフトレジスタ３１と、ガンマ補正電源回路５のガンマ補正電圧設定回路５３とへ供給する。ゲート電源回路８は、電源電位ＶＧを出力する。ゲート電源回路８は、電源電位ＶＧを、ゲートドライバ３の出力バッファ３３へ供給する。ソース電源回路７は、電源電位ＶＳを出力する。ソース電源回路７は、電源電位ＶＳを、対向電極信号回路９と、ガンマ補正電源回路５のガンマ補正電圧発生回路５２と、ソースドライバ２の階調電圧発生回路２６及びＤＡコンバータ２４及びソースアンプ２５とへ供給する。これらの電源電位のうち、電源電位ＶＳ、及びＶＧは、数十Ｖ以上の高圧部であり、電源電位ＶＤは、数Ｖの低圧である。
【０００５】
対向電極信号回路９は、対向電極信号（Ｖｃｏｍ）を出力する。対向電極信号回路９は、ＶｃｏｍをＴＦＴ液晶パネル１の対向電極へ印加する。
【０００６】
タイミングコントローラ４は、図示されない画像ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）から表示データ４１を入力して、輝度データであるソースデータ４２と、ライン走査データであるゲートデータ４３とに分離する。タイミングコントローラ４は、ソースデータ４２をソースドライバ２へ出力し、デートデータ４３をゲートドライバ３へ出力する。
【０００７】
ゲートドライバ３は、ゲートデータ４３に基づいて、ｙ本のゲート信号（Ｇ１〜Ｇｙ）を生成する。ゲートドライバ３は、シフトレジスタ３１と、レベルシフタ３２と、出力バッファ３３と、を備える。シフトレジスタ３１は、タイミングコントローラ４からゲートデータ５３を入力して、ゲートデータ５３をｙ本の走査線に対応させて振り分ける。出力バッファ３３は、レベルシフタ３２を介してシフトレジスタ３１から入力される各走査線に振り分けられたゲートデータ５３を、所定の電圧のゲート信号（Ｇ１〜Ｇｙ）へ変換する。ゲートドライバ３は、ゲート信号（Ｇ１〜Ｇｙ）をＴＦＴ液晶パネル１の各画素を構成する薄膜トランジスタのゲート電極へ走査線を介して印加する。
【０００８】
ガンマ補正電源回路５は、外部回路からガンマ設定データ５１を入力して、ガンマ設定データ５１に基づいて、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）を生成する。ガンマ補正電源回路５は、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）を、ソースドライバ２の階調電圧発生回路２６へ出力する。ガンマ補正電源回路５の構成については、後述する。
【０００９】
ソースドライバ２は、ソースデータ４２と階調電圧（Ｖｓ１〜Ｖｓｚ）を用いてソース信号（Ｓ１〜Ｓｘ）を生成する。ソースドライバ２は、シフトレジスタ２１と、レジスタ２２と、レベルシフタ２３と、ＤＡコンバータ２４と、ソースアンプ２５と、階調電圧発生回路２６とを備える。ソースドライバ２の階調電圧発生回路２６は、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）に基づいて、階調電圧（Ｖｓ１〜Ｖｓｚ）を生成して、階調電圧（Ｖｓ１〜Ｖｓｚ）をＤＡコンバータ２４へ出力する。シフトレジスタ２１、及びレジスタ２２は、タイミングコントローラ４から入力するソースデータ４２を、１ライン分毎にｘ本のデータ線に対応するｘ個のデジタル輝度データへ振り分ける。ＤＡコンバータ２４は、階調電圧発生回路２６から入力する階調電圧（Ｖｓ１〜Ｖｓｚ）からデジタル輝度データに対応する電圧レベルを選択して、レベルシフタ２３を介して入力するｘ個のデジタル輝度データをｘ個のアナログ輝度信号へ変換する。ソースアンプ２５は、ＤＡコンバータ２４から入力する各アナログ輝度信号を、所定の電圧のソース信号（Ｓ１−Ｓｘ）に変換する。ソースドライバ３は、ソース信号（Ｓ１〜Ｓｘ）をＴＦＴ液晶パネル１のデータ線を介して、各画素を構成する薄膜トランジスタのソース電極へ印加する。
【００１０】
図１のＴＦＴ液晶パネル１は、画素１０（ｎ，ｍ）を備える。なお、図１には画素１０（ｎ，ｍ）を一つしか記載していないが、実際には液晶パネル１は、多数の画素１０（ｎ，ｍ）により構成されて、表示データに基づく表示画像を表示する。画素１０は、ゲートドライバ３の出力するゲート信号（Ｇ１〜Ｇｙ）のうちのゲート信号Ｇｍと、ソースドライバ２の出力するソース信号（Ｓ１〜Ｓｘ）のうちのソース信号Ｓｎと、対向電極信号回路９の出力するＶｃｏｍとを入力して、表示を行う。
【００１１】
ここで、ソースドライバ２のＤＡコンバータ２４が行うデジタル輝度データからアナログ輝度データへのＤＡ変換における変換特性は非線形である。ＤＡコンバータ２４は、この非線形特性（以下、ガンマ補正特性）を、階調電圧発生回路２６からｚ本の階調電圧（Ｖｓ１〜Ｖｓｚ）により与えられる。また、階調電圧発生回路２６は、ガンマ補正電源回路５のガンマ補正電圧発生回路５２から入力するガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）に基づいて、ｚ本の階調電圧（Ｖｓ１〜Ｖｓｚ）を生成する。ｚは、ＴＦＴ液晶パネル１の輝度を決定するデジタル輝度データの階調に対応しており、例えば、デジタル輝度データが６４階調（６ビット）でｚ＝６４である。なお、ガンマ補正特性は、ＴＦＴ液晶パネル１の画素１０（ｎ，ｍ）の発光特性を補間して所定の発行特性が得られるように設定される。
【００１２】
図２は、ガンマ補正電圧（Ｖｋ１〜ｇ）と階調電圧（Ｖｓ１〜Ｖｓｚ）との関係を説明する図である。図２（ａ）は、ガンマ補正電圧発生回路５２と階調電圧発生回路２６との構成を示す図である。また、図２（ｂ）は、階調電圧発生回路２６から出力される階調電圧のガンマ補正特性を示すグラフである。以下の説明において、ｇ＝６、ｚ＝６４であるとする。すなわち、ガンマ補正電圧は、Ｖｋ１〜Ｖｋ６が存在し、階調電圧は、Ｖｓ１〜Ｖｓ６４が存在する。ガンマ補正電圧は、Ｖｋ１が最も低い電位であり、Ｖｋ６が最も高い電位である。同様に、階調電圧は、Ｖｓ１が最も低い電位であり、Ｖｓ６４が最も高い電位である。なお、「ｇ」、及び「ｚ」の値は、一例である。
【００１３】
ガンマ補正電圧発生回路５２は、可変な出力電圧を発生するＤＡコンバータ（以下、ＤＡＣ）１〜６を備える。ＤＡＣ１〜６は、ガンマ補正電圧（Ｖｋ１〜Ｖｋ６）と対応しており、それぞれ、ガンマ補正電圧（Ｖｋ１〜Ｖｋ６）を出力する。ＤＡＣ１〜６は、ガンマ補正電圧（Ｖｋ１〜Ｖｋ６）を、後述するガンマ補正電圧設定回路５３から入力するガンマ設定データにより設定される。
【００１４】
階調電圧発生回路２６は、６個の入力タップと６４個の出力タップとを備える抵抗ストリング２６１によって構成される。６個の入力タップは、ガンマ補正電圧発生回路５２の備えるＤＡＣ１〜６にそれぞれ対応して接続されており、ＤＡＣ１〜６の出力するガンマ補正電圧（Ｖｋ１〜Ｖｋ６）を入力する。入力タップに入力されたガンマ補正電圧（Ｖｋ１〜Ｖｋ６）は、抵抗ストリング２６１の所定の位置に印加される。ＤＡＣ１〜６から出力されるガンマ補正電圧（Ｖｋ１〜Ｖｋ６）は、ガンマ設定データの値によって電圧値を変化させることが可能であり、抵抗ストリングス２６の各入力タップに印加される電圧値も変化する。なお、図２（ａ）、図２（ｂ）内の上下の矢印は、電圧値が変化可能であることを示している。６４個の出力タップから出力される階調電圧（Ｖｓ１〜Ｖｓ６４）の各々の電圧値は、抵抗ストリングス２６の各入力タップに印加されたガンマ補正電圧（Ｖｋ１〜Ｖｋ６）と、抵抗ストリング２６１の固定抵抗比に基づく抵抗分圧特性により決定される。階調電圧（Ｖｓ１〜Ｖｓ６４）は、６４個の出力タップからＤＡコンバータ２４へ出力される。これによって、ＤＡコンバータ２４は、図２（ｂ）に示すようなガンマ補正特性を有する階調電圧（Ｖｓ１〜Ｖｓ６４）を得ることができる。
【００１５】
ところで、図２（ｂ）に示すように、一般的に、階調電圧（Ｖｓ１〜Ｖｓ６４）のガンマ補正特性は、単調増加性を有する。すなわち、階調電圧（Ｖｓ１〜Ｖｓ６４）は、「Ｖｓ１＜Ｖｓ２＜Ｖｓ３＜・・・＜Ｖｓ６３＜Ｖｓ６４」の特性を有する。図３は、一般的な階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性を示すグラフである。基本となる階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性は、図３に示すような単調増加を示す特性となる。図３において、縦軸は階調電圧（Ｖｓ１〜Ｖｓｚ）の電圧レベルを示し、横軸はソースドライバ２においてＤＡコンバータ２４へ入力されるデジタル輝度データの階調値（本説明では、６４階調）を示している。また、図４は、ユーザによって任意に調整が行われた階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性を示すグラフである。ユーザは、ガンマ設定データ５１を調整することで、階調電圧（Ｖｓ１〜Ｖｓｚ）が液晶表示装置の画素１０の発光特性に応じたガンマ補正特性を有するように調整することが可能である。図４に示すとおり、ユーザが任意に調整を行った場合でも、ガンマ補正特性の単調増加性は不変である。
【００１６】
このように、ガンマ補正特性が単調増加性を有するように階調電圧（Ｖｓ１〜Ｖｓ６４）を設定する必要があるため、ガンマ補正電圧（Ｖｋ１〜Ｖｋ６）も単調増加性「Ｖｋ１＜Ｖｋ２・・・Ｖｋ５＜Ｖｋ６」を有するように設定を行う必要がある。
【００１７】
図５は、ガンマ補正電圧設定回路５３とガンマ補正電圧発生回路５２との構成を示す図である。ガンマ補正電圧設定回路５３は、通信回路５４と、デコーダ５５と、レジスタ（以下、ＲＥＧ）１〜ｇとを備える。
【００１８】
通信回路５４は、デコーダ５５と、ＲＥＧ１〜ＲＥＧｇのそれぞれと接続されている。また、通信回路５４は、図示されない外部装と接続されて、シリアルクロック（ＳＣＬ）と、シリアルデータ（ＳＤＡ）とを入力する。ＳＣＬとＳＤＡは、図１におけるガンマ設定データ５１である。デコーダ５５は、ＲＥＧ１〜ＲＥＧｇのそれぞれと接続されている。ＲＥＧ１〜ＲＥＧｇは、ガンマ補正電圧発生回路５２のＤＡＣ１〜ＤＡＣｇにそれぞれ対応して設けられており、それぞれ対応するＤＡＣ１〜ＤＡＣｇと接続される。なお、前述のとおり、本説明では、ｇ＝６である。
【００１９】
通信回路５４は、外部装置から、ガンマ設定データ５１を入力する。ガンマ設定データは、アドレス指定データ（ＲＥＧ  Ａｄｄｒｅｓｓ）Ａ１〜ｇと、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）とを含む。通信回路５４は、ガンマ設定データ５１を入力すると、ガンマ設定データに含まれたアドレス指定データＡ１〜ｇをデコーダ５５へ出力し、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）をＲＥＧ１〜ＲＥＧｇへ出力する。アドレス指定データ（Ａ１〜Ａｇ）は、ＲＥＧ１〜ＲＥＧｇを指定するデータである。ガンマ設定データは、各ＲＥＧ１〜ＲＥＧｇが記憶するべきガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）の設定値を指定するデータである。各ＲＥＧ１〜ＲＥＧｇは、デコーダ５５から入力したアドレス指定データ（Ａ１〜Ａｇ）が自身を示すアドレスであるときに、通信回路５４から入力したガンマ設定データの値を記憶する。ＲＥＧ１〜ＲＥＧｇは、通信回路５４から入力したガンマ設定データを、それぞれガンマ設定データ（Ｄｋ１〜Ｄｋｇ）として記憶する。ＲＥＧ１〜ＲＥＧｇは、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）を、それぞれ対応して接続されているガンマ補正電圧発生回路５２のＤＡＣ１〜ＤＡＣｇへ出力する。ＤＡＣ１〜ＤＡＣｇは、それぞれ、ＲＥＧ１〜ＲＥＧｇから入力したガンマ設定データ（Ｄｋ１〜Ｄｋｇ）に基づいて、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）を生成して、階調電圧発生回路２６へ出力する。
【００２０】
このように、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）に基づいてガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）が生成され、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）に基づいて、階調電圧（Ｖｓ１〜Ｖｓｚ）が生成される。
【００２１】
上述のようなガンマ補正電源回路５が、ローム株式会社の高精度階調電圧発生ＩＣ（ＢＤ８１３９ＡＥＦＶ）として開示されている（非特許文献１）。また、特許文献１は、新規に作成されたガンマ補正データを液晶プロジェクタに送信する場合に、液晶プロジェクタの現在の入力モードとは異なる入力モードのガンマ補正データを液晶プロジェクタに誤って送信することを回避するガンマ補正データ書き換え装置を開示している。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２００４−１５３５３２号公報
【非特許文献】
【００２３】
【非特許文献１】ＤＡＣ内蔵高精度階調電圧発生ＩＣ［BD8139AEFV］、［online］、ローム株式会社、［平成２１年７月９日検索］、インターネット＜URL:  http://www.rohm.co.jp/products/lsi/power/tft-lcd_panel/lineup_dac/bd8139aefv/＞
【発明の概要】
【発明が解決しようとする課題】
【００２４】
しかし、従来のガンマ補正電源回路では、階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性の不整合によりソースドライバ２を構成する回路素子に素子耐圧を超える電圧が印加されて、回路素子が破壊されてしまう可能性があるという課題があった。
【００２５】
前述の通り、階調電圧（Ｖｓ１〜Ｖｓｚ）は、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）に基づいて生成され、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）は、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）に基づいて設定される。このとき、階調電圧（Ｖｓ１〜Ｖｓｚ）は、「Ｖｓ１＜Ｖｓ２＜・・・＜Ｖｓｚ−１＜Ｖｓｚ」の関係であるため、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）も「Ｖｋ１」＜Ｖｋ２＜・・・＜Ｖｋｇ−１＜Ｖｋｇ」の関係である。そのため、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）も「Ｄｋ１＜Ｄｋ２＜・・・＜Ｄｋｇ−１＜Ｄｋｇ」の関係である必要がある。
【００２６】
ところが、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）の設定に制限が設けられているわけではないため、人為的な設定ミスや、通信経路上でのエラー等に起因して、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）の関係が誤って設定される場合がある。図６は、誤ったガンマ設定データ（Ｄｋ１〜Ｄｋｇ）に基づく階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性を示す図である。図６に示されたガンマ補正特性は、単調増加とはなっていないことが確認できる。このような特性の階調電圧（Ｖｓ１〜Ｖｓｚ）が、ソースドライバ２のＤＡコンバータ２４へ入力されると、隣接する階調電圧間の差分電圧が大きいため、ＤＡコンバータ２４の素子耐圧の低い回路素子を破壊してしまう。
【００２７】
このような課題を解決しようとＤＡコンバータ２４の素子耐圧を高く確保しようとすると、素子面積大きくなり回路面積が拡大してしまうというという課題もあった。
【課題を解決するための手段】
【００２８】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２９】
本発明のガンマ補正電源回路は、表示装置へ入力される階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性を決定するべきガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）を生成する複数のＤＡコンバータ（ＤＡＣ１〜ＤＡＣｇ）と、複数のＤＡコンバータ（ＤＡＣ１〜ＤＡＣｇ）の各々に対応して設けられて、各々に対応する各ＤＡコンバータ（ＤＡＣ１〜ＤＡＣｇ）においてガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）のレベルを決定するガンマ設定データ（Ｄｋ１〜Ｄｋｇ）を記憶する複数のレジスタ（ＲＥＧ１〜ＲＥＧｇ）と、外部装置から入力されたガンマ設定データ（Ｄｋ１〜Ｄｋｇ）が、ガンマ補正特性を実現するために満たすべき所定の大小関係を満たしているか否かを判定し、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）が所定の大小関係を満たしている場合にのみ、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）を複数のレジスタ（ＲＥＧ１〜ＲＥＧｇ）へ出力する書き込み制限回路（１５６）と、を備える。
【００３０】
本発明のガンマ補正電源回路のデータ設定方法は、複数のＤＡコンバータ（ＤＡＣ１〜ＤＡＣｇ）と、前記複数のＤＡコンバータ（ＤＡＣ１〜ＤＡＣｇ）の各々に対応して設けられた複数のレジスタ（ＲＥＧ１〜ＲＥＧｇ）と、書き込み制限回路（１５６）とを備えるガンマ補正電源回路において、表示装置へ入力される階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性を決定するべきガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）を生成するステップと、各々に対応する各ＤＡコンバータ（ＤＡＣ１〜ＤＡＣｇ）においてガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）のレベルを決定するガンマ設定データ（Ｄｋ１〜Ｄｋｇ）を記憶するステップと、外部装置から入力されたガンマ設定データ（Ｄｋ１〜Ｄｋｇ）が、ガンマ補正特性を実現するために満たすべき所定の大小関係を満たしているか否かを判定するステップと、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）が所定の大小関係を満たしている場合にのみ、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）を複数のレジスタ（ＲＥＧ１〜ＲＥＧｇ）へ出力するステップとを備える。
【発明の効果】
【００３１】
本発明のガンマ補正電源回路によれば、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）の単調増加性を確保することが可能となる。これにより、階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性の単調増加性を保証することができる。そのため、階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性の不整合により、ＤＡコンバータ２４を構成する回路素子が破壊される可能性を排除することができる。このように、階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性の不整合を考慮する必要がないため、回路素子の素子耐圧を高くとる必要がなく、素子耐圧の低い素子を使用して回廊構成することが可能となり、回路面積の拡大を抑えることができる。
【図面の簡単な説明】
【００３２】
【図１】従来の液晶表示装置の構成を示す機能ブロック図である。
【図２】ガンマ補正電圧（Ｖｋ１〜ｇ）と階調電圧（Ｖｓ１〜Ｖｓｚ）との関係を説明する図である。
【図３】一般的な階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性を示すグラフである。
【図４】ユーザによって任意に調整が行われた階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性を示すグラフである。
【図５】ガンマ補正電圧設定回路５３とガンマ補正電圧発生回路５２との構成を示す図である。
【図６】誤ったガンマ設定データ（Ｄｋ１〜Ｄｋｇ）に基づく階調電圧（Ｖｓ１〜Ｖｓｚ）のガンマ補正特性を示す図である。
【図７】本実施形態におけるガンマ補正電源回路５の構成を示す図である。
【図８】本実施形態におけるＩ２ＣによるＳＣＬとＳＤＡの受信信号の一例を示す図である。
【図９】本実施形態におけるガンマ補正電源回路５の他の構成を示す機能ブロック図である。
【発明を実施するための形態】
【００３３】
添付図面を参照して、本発明の実施形態によるガンマ補正電源回路を以下に説明する。
【００３４】
図７を用いて、本実施形態におけるガンマ補正電源回路の構成の説明を行う。図７は、本実施形態におけるガンマ補正電源回路５の構成を示す図である。なお、本実施形態のガンマ補正電源回路は、従来技術の説明で行ったような液晶表示装置に搭載される。このような液晶表示装置は、説明を行ったとおり従来技術によるため、本発明と関係する構成以外については説明を省略する。また、従来技術の説明におけるガンマ補正電源回路５と同様の構成については同じ符号を付して説明を行う。
【００３５】
本実施形態のガンマ補正電源回路５は、ガンマ補正設定回路１５３と、ガンマ補正電圧発生回路５２とを備える。また、ガンマ補正電圧発生回路１５３は、通信回路１５４と、書き込み制限回路１５６と、レジスタ（以下、ＲＥＧ）１〜ｇとを備える。ガンマ補正電圧発生回路５２は、従来と同様の構成であり、ＤＡＣ１〜ＤＡＣｇを備える。
【００３６】
まず、通信回路１５４の説明を行う。通信回路１５４は、図示されない外部装置と接続される。通信回路１５４は、外部装置と通信を行って、シリアルクロック（ＳＣＬ）と、シリアルデータ（ＳＤＡ）とを入力する。ＳＣＬとＳＤＡは、図１におけるガンマ設定データ５１である。なお、本実施形態における通信回路１５４は、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）に規定されたシリアル通信を行う。ガンマ設定データ５１は、アドレス指定データ（ＲＥＧ  Ａｄｄｒｅｓｓ）（Ａ１〜Ａｇ）と、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）とを含む。
【００３７】
図８は、本実施形態におけるＩ２ＣによるＳＣＬとＳＤＡの受信信号の一例を示す図である。Ｉ２Ｃでは、送信側がデータ１バイトを転送する毎に、受信側が応答信号（ＡＣＫ）を送信する。図８を参照すると、送信側からスタートコンディション（ＳＴＡＲＴ）を受信すると、その直後に受信された１バイト中の７ビットが受信側のアドレスを指定しており、１ビットが送信側のＲｅａｄ／Ｗｒｉｔｅ要求を示している（７ビットモード）。この７ビットで指定された受信装置のみが、その後のデータ送受信を行う。
【００３８】
受信側からのＡＣＫ１（１ビット）の後、アドレス指定データ（Ａ１〜Ａｇ）（７ビット）によりＲＥＧ１〜ＲＥＧｇのうちの一つのアドレスが指定され、受信側からのＡＣＫ２（１ビット）の後、アドレス指定データ（Ａ１〜Ａｇ）で指定されたＲＥＧ１〜ＲＥＧｇへ設定するべきガンマ設定データ（Ｄｋ１〜Ｄｋｇ）（７ビット）が指定される。受信側からのＡＣＫ３の後に、送信側がストップコンディションを送信して、データの送受信が完了する。通信回路１５４は、このようにして、外部装置との間でシリアル通信を行って、アドレス指定データ（Ａ１〜Ａｇ）とガンマ設定データ５１（Ｄｋ１〜Ｄｋｇ）の含まれるガンマ設定データ５１を受信する。なお、外部装置と通信回路１５４とが行うシリアル通信は、Ｉ２Ｃに限定せず、その他のシリアル通信方式も適用可能である。
【００３９】
通信回路１５４は、書き込み制限回路１５６と接続されている。通信回路１５４は、入力されたアドレス指定データ（Ａ１〜Ａｇ）とガンマ設定データ（Ｄｋ１〜Ｄｋｇ）を、書き込み制限回路１５６へ出力する。
【００４０】
次に、書き込み制限回路１５６の説明を行う。書き込み制限回路１５６は、通信回路５４からアドレス指定データ（Ａ１〜Ａｇ）と、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）とを入力する。書き込み制限回路１５６は、アドレス指定データ（Ａ１〜Ａｇ）で指定されたＲＥＧ１〜ＲＥＧｇに設定されるべきガンマ設定データ（Ｄｋ１〜Ｄｋｇ）が、所定の関係を満たしているかを判定する。ここで、所定の関係とは、従来技術で説明を行った、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）における単調増加性を満たす関係である。つまり、書き込み制限回路１５６は、ＲＥＧ１〜ＲＥＧｇに設定されるガンマ設定データ（Ｄｋ１〜Ｄｋｇ）が、「Ｄｋ１＜Ｄｋ２＜・・・＜Ｄｋｇ−１＜Ｄｋｇ」の関係を満たしているかを判定する。
【００４１】
書き込み制限回路１５６は、通信回路５４から、アドレス指定データ（Ａ１〜Ａｇ）と、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）とを受信すると、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）が所定の大小関係を満たしているか否かを判定する。書き込み制限回路１５６は、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）が所定の大小関係を満たしていると判定された場合にのみ、アドレス指定データ（Ａ１〜Ａｇ）と、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）とをＲＥＧ１〜ＲＥＧｇへ出力する。
【００４２】
書き込み制限回路１５６が行う判定では、具体的に以下のような判定処理を行う。ＲＥＧ１〜ＲＥＧｇへ書き込まれるべきガンマ設定データ（Ｄｋ１〜Ｄｋｇ）のうちで、判定を行うＲＥＧｎへ書き込まれるべきガンマ設定データをＤｋｎとすると、書き込み制限回路１５６は、次の式（１）により所定の大小関係を判定する。
Ｄｋｎ−１＜Ｄｋｎ＜Ｄｋｎ＋１  ・・・式（１）
ここで、Ｄｋｎ−１、及びＤｋｎ＋１は、判定の対象であるＤｋｎが設定されるべきＲＥＧｎの前後に位置するＲＥＧｎ−１及びＲＥＧｎ＋１に設定されるガンマ設定データである。すなわち、例えば、書き込み制限回路１５６が、通信回路１５４からアドレス指定データＡ３によりＲＥＧ３へ設定されるべきガンマ設定データＤｋ３を受信すると、書き込み制限回路１５６は、ガンマ設定データＤｋ３と、ＲＥＧ２へ設定されるべきガンマ設定データＤｋ２及びＲＥＧ４へ設定されるべきガンマ設定データＤｋ４との関係を判定する。具体的には、書き込み制限回路１５６は、「Ｄｋ２＜Ｄｋ３＜Ｄｋ４」の関係となっているかを判定する。書き込み制限回路１５６は、この判定において大小関係が正しいと判定した場合にのみ、当該ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）を設定するべきＲＥＧ１〜ＲＥＧｎへ出力する。つまり、この場合、ガンマ設定データＤｋ３を、ＲＥＧ３へ出力する。
【００４３】
書き込み制限回路１５６は、ＲＥＧ１〜ＲＥＧｎの全てに設定されるべきガンマ設定データ（Ｄｋ１〜Ｄｋｎ）に対して大小関係の判定を行う。そのため、ＲＥＧ１〜ＲＥＧｎへ設定されるべきガンマ設定データ（Ｄｋ１〜Ｄｋｎ）は、「Ｄｋ１＜Ｄｋ２＜・・・＜Ｄｋｇ−１＜Ｄｋｇ」の関係となって単調増加性が確保される。なお、書き込み制限回路１５６は、通信回路１５４から全てのＲＥＧ１〜ＲＥＧｎに対応するガンマ設定データ（Ｄｋ１〜Ｄｋｎ）を入力した後に、各ガンマ設定データ（Ｄｋ１〜Ｄｋｎ）に対する大小関係の判定を実行して、全ての判定結果において大小関係が正しいと判定した後に、ガンマ設定データ（Ｄｋ１〜Ｄｋｎ）をＲＥＧ１〜ＲＥＧｎへ出力してもよい。あるいは、書き込み制限回路１５６は、通信回路１５４からアドレス設定データＡ１〜Ａｎとガンマ設定データ（Ｄｋ１〜Ｄｋｎ）を入力する度に、大小関係の判定を実行して、判定結果において大小関係が正しいと判定すると、その都度、ＲＥＧ１〜ＲＥＧｎへガンマ設定データを出力しても良い。この場合、書き込み制限回路１５６は、通信回路１５４から既に入力されたアドレス設定データ（Ａ１〜Ａｇ）とガンマ設定データ（Ｄｋ１〜Ｄｋｎ）とを記憶しておき、各判定に利用する。
【００４４】
書き込み制限回路１５６は、エラー信号発生回路１５７を備える。エラー信号発生回路１５７は、エラー信号を出力する。書き込み制限回路１５６は、大小関係の判定結果が正しくない場合、当該アドレス設定データ（Ａ１〜Ａｇ）とガンマ設定データ（Ｄｋ１〜Ｄｋｎ）とを、ＲＥＧ１〜ＲＥＧｇへ出力しない。この場合、エラー信号発生回路１５７は、大小関係の判定結果が正しくないことを検知して、エラー信号（Ｅｒｒｏｒ）を生成する。エラー信号発生回路１５７は、生成されたエラー信号を、通信回路１５４へ送信する。エラー信号は、通信回路１５４を介して、外部装置へ送信される。なお、エラー信号発生回路１５７は、書き込み制限回路１５６内に構成されなくても良い。ガンマ補正電圧設定回路は、エラー信号発生回路１５７を、書き込み制限回路１５６と接続された別の構成として備えてもよい。
【００４５】
なお、本実施形態において、エラー信号は、図８に示したＩ２Ｃによるシリアル通信において、受信側（通信回路１５４）からのＡＣＫ信号を用いてガンマ設定データ（Ｄｋ１〜Ｄｋｎ）の大小関係が正しくない旨を通知する。例えば、Ｉ２Ｃによるシリアル通信では、ＡＣＫ１は受信側からの受信成功の通知用に使用されているが、ＡＣＫ２以降のＡＣＫに対して任意のビット設定が可能である。そこで、ＡＣＫ２以降のＡＣＫに設定するビットにより大小判定が正しくない旨を通知する。このように構成することで、送信側では送信したアドレス設定データ（Ａ１〜Ａｇ）に対応するガンマ設定データ（Ｄｋ１〜Ｄｋｎ）に不具合があったことを検知することができる。そのため、外部装置と通信回路１５４間で送受信されるデータ量を不必要に増加させること無く、エラーを通知することができる。なお、通信回路１５４による外部装置とのエラー信号の送受信は、上述の方法に限定はしない。
【００４６】
次に、ＲＥＧ１〜ＲＥＧｇの説明を行う。ＲＥＧ１〜ＲＥＧｇは、それぞれ、書き込み制限回路１５６と接続されている。ＲＥＧ１〜ＲＥＧｇは、書き込み制限回路１５６からアドレス設定データ（Ａ１〜Ａｇ）とガンマ設定データ（Ｄｋ１〜Ｄｋｎ）とを入力する。ＲＥＧ１〜ＲＥＧｇは、アドレス設定データ（Ａ１〜Ａｇ）の示すアドレスが自身のアドレスを示す場合に、ガンマ設定データ（Ｄｋ１〜Ｄｋｎ）を記憶する。ＲＥＧ１〜ＲＥＧｇは、従来技術と同様に、ガンマ補正電圧発生回路５２のＤＡコンバータ（以下、ＤＡＣ）１〜ｇに対応して設けられており、それぞれ、対応するＤＡＣ１〜ＤＡＣｇと接続されている。ＲＥＧ１〜ＲＥＧｇは、記憶したガンマ設定データ（Ｄｋ１〜Ｄｋｎ）を、接続されたＤＡＣ１〜ＤＡＣｇへ出力する。
【００４７】
ＤＡＣ１〜ＤＡＣｇは、それぞれ、ＲＥＧ１〜ＲＥＧｇからガンマ設定データ（Ｄｋ１〜Ｄｋｎ）を入力すると、従来技術と同様に、ガンマ設定データ（Ｄｋ１〜Ｄｋｎ）に基づいて、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）を生成して、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）を図示されない階調電圧発生回路２６へ出力する。前述の通り、書き込み制限回路１５６において、ガンマ設定データ（Ｄｋ１〜Ｄｋｎ）の単調増加性が確保されているため、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）の単調増加性と、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）に基づいて生成される階調電圧（Ｖｓ１〜Ｖｓｚ）の単調増加性も保証される。そのため、ソースドライバ２のＤＡコンバータ２４へ入力される階調電圧（Ｖｓ１〜Ｖｓｚ）は、素子耐圧を超えるような電圧が印加されないことが保証される。その結果、ＤＡコンバータ２４は、階調電圧（Ｖｓ１〜Ｖｓｚ）によって回路素子が破壊されることを考慮する必要がなく、素子耐圧の低い回路素子を使用して構成することが可能となり、回路素子面積が拡大することを防ぐことができる。
【００４８】
以上が、本実施形態におけるガンマ補正電源回路の説明である。
【００４９】
ここで、図９は、本実施形態のガンマ補正電源回路５その他の構成を示す機能ブロック図である。図９のガンマ補正電源回路５は、エラー信号発生回路１５７が出力するエラー信号が、通信回路１５４へ出力されるのではなく、専用のエラー検出端子へ出力されている点が、図７のガンマ補正電源回路と異なる。このように構成することで、エラー信号をエラー信号発生回路１５７から直接、外部装置へ出力することができる。そのため、エラー信号の伝送が、Ｉ２Ｃによるシリアル通信の通信速度に依存することを避ける効果がある。また、専用端子を用いることで、データ伝送上に発生した通信エラーが原因ではなく、送信されたガンマ設定データ５１の設定ミスであることを特定することができる効果もある。また、液晶表示装置の他のエラー信号と重畳させることも可能である。
【００５０】
なお、エラー信号は、このように専用端子を用いる場合と、通信回路を介したＩ２Ｃによるシリアル通信を用いる場合とを併用することができるのは当然である。
【００５１】
ここまで、本実施形態のガンマ補正電源回路を説明してきた。本実施形態のガンマ補正電源回路は、書き込み制限回路１５６を備える。書き込み制限回路１５６は、通信回路１５４を介して外部装置からガンマ設定データ５１を入力する。書き込み制限回路１５６は、ガンマ設定データ５１に含まれるガンマ設定データ（Ｄｋ１〜Ｄｋｇ）に対して、単調増加性を確保するために大小関係の判定を行う。書き込み制限回路１５６は、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）の大小関係の判定結果が正しい場合にのみ、ＲＥＧ１〜ＲＥＧｇへガンマ設定データ５１を出力する。書き込み制限回路１５６の大小関係の判定により、ガンマ設定データ（Ｄｋ１〜Ｄｋｇ）の単調増加性が確保され、それゆえ、ガンマ補正電圧（Ｖｋ１〜Ｖｋｇ）と階調電圧（Ｖｓ１〜Ｖｓｚ）の単調増加性も保証される。これによって、ソースドライバ２のＤＡコンバータ２４は、階調電圧（Ｖｓ１〜Ｖｓｚ）の特性の不整合により回路素子を破壊される可能性を排除することができる。階調電圧（Ｖｓ１〜Ｖｓｚ）の特性の不整合により回路素子が破壊される可能性を考慮する必要がないため、ＤＡコンバータ２４は、耐圧の低い回路素子を用いて構成することが可能である。そのため、回路素子の面積が拡大することを防ぐことができる。
【００５２】
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【００５３】
１  ＴＦＴ液晶パネル
２  ソースドライバ
３  ゲートドライバ
４  タイミングコントローラ
５  ガンマ補正電源回路
６  ロジック電源回路
７  ソース電源回路
８  ゲート電源回路
９  対向電極信号回路
１０  画素
２１  シフトレジスタ
２２  レジスタ
２３  レベルシフタ
２４  ＤＡコンバータ
２５  ソースアンプ
２６  階調電圧発生回路
３１  シフトレジスタ
３２  レベルシフタ
３３  出力バッファ
４１  表示データ
４２  ソースデータ
４３  ゲートデータ
５１  ガンマ設定データ
５２  ガンマ補正電圧発生回路
５３  ガンマ補正電圧設定回路
５４  通信回路
５５  デコーダ
１５３  ガンマ補正電圧設定回路
１５４  通信回路
１５６  書き込み制限回路
１５７  エラー信号発生回路
２６１  抵抗ストリング
【図１】
2011027959.tif 000003
【図２】
2011027959.tif 000004
【図３】
2011027959.tif 000005
【図４】
2011027959.tif 000006
【図５】
2011027959.tif 000007
【図６】
2011027959.tif 000008
【図７】
2011027959.tif 000009
【図８】
2011027959.tif 000010
【図９】
2011027959.tif 000011