(57)【要約】【課題】半導体素子の電流試験の測定時間を短縮することができる半導体試験装置及び半導体試験方法を提供すること。【解決手段】本発明にかかる半導体試験装置１は、電流検出回路１１と、電流引込回路１２と、判定装置１３を備えている。電流引込回路１２は、半導体素子１０に接続され、所定の電圧が印加された半導体素子１０に流れた測定電流から、当該測定電流から分岐される分岐電流を引き込む。電流検出回路１１は、半導体素子１０に接続され、半導体素子１０に流れた測定電流から電流引込回路１２に流れた分岐電流を減じた検出電流を検出する。判定装置１３は、検出電流に基づいて、半導体素子１０の良否判定を行う。【選択図】図１
2011027453.tif 000002
【特許請求の範囲】
【請求項１】
試験対象である半導体素子の第１及び第２の端子間に所定の電圧を印加して試験を行う半導体試験装置であって、
前記第２の端子に接続され、前記所定の電圧に応じて前記第２の端子から出力される測定電流から、当該測定電流から分岐される分岐電流を引き込む電流引込回路と、
前記第２の端子に接続され、前記測定電流から前記分岐電流を減じた検出電流を検出する電流検出回路と、
前記検出電流に基づいて、前記半導体素子の良否判定を行う判定装置と、
を備える半導体試験装置。
【請求項２】
前記電流検出回路は、前記検出電流を電圧に変換し、
前記判定装置は、前記電流検出回路が変換した電圧に応じた前記検出電流と、前記分岐電流との和の電流に基づいて、前記半導体素子の良否判定を行う請求項１に記載の半導体試験装置。
【請求項３】
定電圧印加回路をさらに備え、
前記定電圧印加回路は、前記半導体素子の前記第１の端子と、前記第２の端子と、の間に前記所定の電圧を印加する請求項１または２に記載の半導体試験装置。
【請求項４】
前記分岐電流は、一定の電流である請求項１〜３のいずれか一項に記載の半導体試験装置。
【請求項５】
試験対象である半導体素子の第１及び第２の端子間に所定の電圧を印加して試験を行う半導体試験方法であって、
前記所定の電圧に応じて前記第２の端子から出力される測定電流から、当該測定電流から分岐される分岐電流を減じた検出電流を検出し、
前記検出電流に基づいて、前記半導体素子の良否を判定する半導体試験方法。
【請求項６】
前記検出電流を電圧に変換し、
変換した電圧に応じた前記検出電流と、前記分岐電流との和に基づいて前記良否を判定する請求項５に記載の半導体試験方法。
【請求項７】
前記分岐電流は、一定の電流である請求項５または６に記載の半導体試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験装置及び半導体試験方法に関し、特に、半導体の電流測定の試験装置及び試験方法に関する。
【背景技術】
【０００２】
半導体素子の電気的特性試験において、半導体素子に流れる微小電流を測定し、その半導体の電気的特性の良否を判断する試験がある。通常、微小電流を測定する試験では、図６に示したような回路を用いて試験が行われる。
【０００３】
図６に示した微小電流試験装置は、定電圧印加回路１４と、電流検出回路１１を被測定半導体素子１０に接続した構成である。定電圧印加回路１４により半導体素子１０に電圧Ｖが印加され、電流Ｉが流れる。そして、当該電流Ｉを電流検出回路１１で検出し、電流Ｉを電圧に変換する。Ａ／Ｄコンバータ１５で電圧がデジタル信号に変換されて、判定装置１３は、当該デジタル信号に基づいて被測定半導体素子１０の良否を判定する。
【０００４】
このとき、微小電流試験装置の回路や、被測定半導体素子１０が有している容量成分によって、過渡現象が生じる。過渡電流は、試験開始時に流れ始め、時間とともに減衰していくため、測定できるように安定するまでに一定時間を要する。
【０００５】
一方、上記した過渡電流が減衰し、安定するまでの時間を短くするために、特許文献１では、図７に示したように、バイパスコンデンサ７１と同じ容量のダミーコンデンサ７２を接続した半導体試験装置が開示されている。特許文献１に示された半導体試験装置は、バイパスコンデンサ７１と同じ条件でダミーコンデンサ７２の電流を測定し、全電流からダミーコンデンサ７２の電流を減算することにより、過渡電流の減衰時間を短縮する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−２５３７０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示されている技術は、電源電流試験の場合のみ有効な試験装置である。また、バイパスコンデンサ７１を接続する特定の半導体素子のみにしか利用することができないため、バイパスコンデンサ７１を接続しない半導体素子には有効ではない。さらに、バイパスコンデンサ７１による過渡電流の影響には対処できるものの、被測定半導体素子１０自身が有する容量成分による過渡電流の減衰時間を短縮することはできない。
【０００８】
したがって、図７に示したような特許文献１の技術を利用することができない半導体試験においては、過渡電流が減衰するまで一定時間待ってから測定を開始しなければならず、試験時間が長くなってしまうという問題点があった。
【課題を解決するための手段】
【０００９】
本発明にかかる半導体試験装置は、試験対象である半導体素子の第１及び第２の端子間に所定の電圧を印加して試験を行う半導体試験装置であって、前記第２の端子に接続され、前記所定の電圧に応じて前記第２の端子から出力される測定電流から、当該測定電流から分岐される分岐電流を引き込む電流引込回路と、前記第２の端子に接続され、前記測定電流から前記分岐電流を減じた検出電流を検出する電流検出回路と、前記検出電流に基づいて、前記半導体素子の良否判定を行う判定装置と、を備えるものである。このような構成によって、過渡電流を早く流すことができ、測定時間を短縮することができる。
【００１０】
本発明にかかる半導体試験方法は、試験対象である半導体素子の第１及び第２の端子間に所定の電圧を印加して試験を行う半導体試験方法であって、前記所定の電圧に応じて前記第２の端子から出力される測定電流から、当該測定電流から分岐される分岐電流を減じた検出電流を検出し、前記検出電流に基づいて、前記半導体素子の良否を判定するものである。これによって、容量成分に起因する過渡電流と早く流し、減衰時間を短くすることができる。
【発明の効果】
【００１１】
本発明により、半導体素子の電流試験の測定時間を短縮することができる半導体試験装置及び半導体試験方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１にかかる電流試験装置の構成例の図である。
【図２】実施の形態２にかかる電流試験装置の構成例の図である。
【図３】実施の形態３にかかる電流試験装置の回路例の図である。
【図４】実施の形態３にかかる過渡電流の時間変化を示す図である。
【図５】実施の形態４にかかる電流試験装置の回路例の図である。
【図６】従来の微小電流試験装置の構成例の図である。
【図７】従来の電源電流試験の構成例の図である。
【発明を実施するための形態】
【００１３】
実施の形態１
以下、図１を用いて本発明の実施の形態１について説明する。図１は、本発明にかかる半導体試験装置の構成例である。半導体試験装置１は、電流検出回路１１、電流引込回路１２、判定装置１３を備えている。
【００１４】
電流検出回路１１は、試験される半導体素子１０の第２の端子１０２と接続され、電流検出回路１１に流れる検出電流を検出する。電流引込回路１２は、第２の端子１０２に接続され、予め設定した電流を引き込む回路である。また、判定装置１３は、電流検出回路１１に接続され、検出電流に基づいて、半導体素子１０の良否判定を行う。
【００１５】
次に、半導体試験装置１の動作について説明する。まず、半導体素子１０の第１の端子１０１と、第２の端子１０２との間に所定電圧Ｖを印加する。これにより、半導体素子１０内部に測定される電流Ｉ（測定電流）が流れる。このとき、電圧Ｖは、半導体素子１０の試験に必要となる測定電流に基づいて定められる。すなわち、半導体素子１０の製品スペック等により適宜設定される。また、電流Ｉは、第１の端子１０１から第２の端子１０２へと流れるものとする。電流Ｉは第２の端子１０２から出力され、電流検出回路１１及び電流引込回路１２へと流れていく。
【００１６】
電流引込回路１２は、半導体素子１０から流れてきた電流Ｉから、電流Ｉ２を電流引込回路１２に引き込む。この電流Ｉから分岐して、電流引込回路１２に引き込まれる電流Ｉ２を分岐電流と称す。そして、半導体素子１０が出力した電流Ｉから電流引込回路１２へと分岐された電流Ｉ２を減じた電流Ｉ１が、検出電流として電流検出回路１１へと流れていく。
【００１７】
電流検出回路１１は、電流Ｉ１を検出する。そして、判定装置１３は、電流Ｉ１の過渡現象が減衰し平衡状態となった後に、電流Ｉ１に基づいて、半導体素子１０の良否判定を行う。具体的には、電流検出回路１１は、検出した電流Ｉと、分岐させた電流Ｉ２との和に基づいて判定を行う。なお、試験される半導体素子１０は、トランジスタ、ダイオード等であってもよいし、それらを集めた集積回路であってもよい。
【００１８】
以上のように、本実施の形態にかかる半導体試験装置１を用いると、電圧Ｖが印加された直後において、電流引込回路１２が分岐電流を引き込むことにより、過渡電流を早く平衡状態にすることができ、測定時間を短縮することができる。
【００１９】
実施の形態２
図２を用いて本発明の実施の形態２について説明する。図２は、実施の形態２にかかる半導体試験装置の構成例の図である。図２に示した半導体試験装置２は、実施の形態１で説明した半導体試験装置１の構成である電流検出回路１１、電流引込回路１２、判定装置１３に加えて、さらに定電圧印加回路１４を備えている。
【００２０】
半導体素子１０には、実施の形態１と同様に、第２の端子１０２に電流検出回路１１、電流引込回路１２が接続されている。定電圧印加回路１４は、半導体素子１０と接続されており、第１の端子１０１と、第２の端子１０２との間に所定の電圧Ｖを印加する。これによって、半導体素子１０に電流Ｉが流れる。
【００２１】
このように、本実施の形態にかかる半導体試験装置２は、定電圧印加回路１４を備えることで、試験される半導体素子１０の電源電流の測定だけでなく、定電圧印加回路１４による電圧の印加で発生した微小電流の測定も可能となる。
【００２２】
実施の形態３
図３を用いて本発明の実施の形態３について説明する。図３に示した半導体試験装置３は、図２に示した構成例の具体的な回路例である。図３においては、図２の構成に加えて、Ａ／Ｄコンバータ１５及びＤ／Ａコンバータ１６を備えている。また、図３に示した半導体試験装置３は、電流引込回路１２として定電流回路１７を備えている。このとき、電流検出回路１１の一方は、第２の端子１０２と接続されており、他方は、Ａ／Ｄコンバータ１５と接続されている。定電流回路１７の一方は、第２の端子１０２と、他方はＤ／Ａコンバータ１６と接続されている。また、Ａ／Ｄコンバータ１５は、入力が電流検出回路１１と接続されており、その出力は判定装置１３に接続されている。Ｄ／Ａコンバータ１６の入力は、判定装置１３と接続され、出力は定電圧印加回路１４及び定電流回路１７と接続されている。
【００２３】
電流検出回路１１は、オペアンプ１１１と、検出抵抗１１２を備えている。検出抵抗１１２は、第２の端子１０２と接続されており、電流Ｉ１が流れる。そして、オペアンプ１１１は、検出抵抗１１２に流れる電流Ｉ１を電圧に変換する。
【００２４】
また、定電圧印加回路１４は、可変抵抗１４１、オペアンプ１４２、１４３、１４４を備えている。可変抵抗１４１は、オペアンプ１４２に接続されており、Ｄ／Ａコンバータ１６の出力電圧を、測定電流として必要な電流Ｉが流れるように何倍かに変換する。例えば、Ｄ／Ａコンバータ１６の出力が１０Ｖ以下で制御されており、試験したい電圧Ｖが５０Ｖの場合には、Ｄ／Ａコンバータ１６の出力電圧を５Ｖまたは０．５Ｖとし、定電圧印加回路１４が当該出力電圧を１０倍または１００倍に変換することで、所望の電圧５０Ｖが得られる。オペアンプ１４２は、変換された電圧を第１の端子１０１に印加する。オペアンプ１４３は、第２の端子１０２に接続されており、非常に高いインピーダンスにより電流Ｉの流入を防ぐバッファアンプである。オペアンプ１４４は、オペアンプ１４２の入力に接続され、電圧Ｖが設定値通りに印加され、変動しないように第２の端子１０２の電圧をオペアンプ１４２にフィードバックしている。
【００２５】
さらに、定電流回路１７は、可変抵抗１７１、オペアンプ１７２、１７３、１７４、抵抗１７５を備えている。可変抵抗１７１の一方は、第２の端子１０２に接続されており、他方は、オペアンプ１７２に接続されている。定電流回路１７において、抵抗１７５にかけられた電圧及び可変抵抗１７１の抵抗値と、第２の端子１０２の電圧と、に基づいて、可変抵抗１７１の両端の電圧が決定され、可変抵抗１７１に所望の電流Ｉ２が流れる。オペアンプ１７３は、上記したオペアンプ１４３と同様に、電流Ｉ２の流入を防ぐ。
【００２６】
可変抵抗１７１に定電流を流すためには、その両端の電圧が一定でなければならないので、オペアンプ１７４は、定電圧印加回路１４のオペアンプ１４４と同様に、可変抵抗１７１の電圧をオペアンプ１７２にフィードバックして可変抵抗１７１の両端の電圧を一定にしている。そして、流れた電流Ｉ２は、オペアンプ１７２のアースへ吸い込まれていく。
【００２７】
次に、図３に示した半導体試験装置３の動作例について説明する。まず、判定装置１３が、試験される半導体素子１０に印加する電圧Ｖ及び測定する電流Ｉから分岐させる電流Ｉ２を流すための電圧をデジタル信号で出力する。Ｄ／Ａコンバータ１６は、判定装置１３からのデジタル信号をアナログ電圧に変換し、定電圧印加回路１４及び定電流回路１７に電圧をかける。
【００２８】
そして、定電圧印加回路１４は、Ｄ／Ａコンバータ１６からの電圧を何倍かに変換し、半導体素子１０に電圧Ｖを印加する。その印加された電圧により、半導体素子１０に所望の電流Ｉが流れる。なお、図３においては、第１の端子１０１及び第２の端子１０２として、半導体素子１０のコレクタ−エミッタ間の電流測定の例を示しているが、電流を流すために電圧を印加する２つの端子については、半導体素子１０のベース、エミッタ、コレクタのうち、任意の端子間で電流測定が可能である。
【００２９】
電流Ｉのうち、定電流回路１７へと電流Ｉ２が引き込まれ、残りの電流Ｉ１は電流検出回路１１へと流れる。このとき、電流Ｉ２に流れる電流の量を予め想定して、その予想に基づいて、定電流回路１７に電圧がかけられる。予想される電流は、予め半導体素子１０の設計値と、同条件の実力値を把握しておき、その値に基づいて設定される。
【００３０】
電流検出回路１１は、入力された電流Ｉ１を検出し、アナログ電圧に変換する。Ａ／Ｄコンバータ１５は、アナログ電圧をデジタル信号に変換し、当該デジタル信号を判定装置１３に送る。そして、判定装置１３は、Ａ／Ｄコンバータ１５から送られてきたデジタル信号から電流Ｉ１を計算し、当該電流Ｉ１と、予め設定した電流Ｉ２との和に基づいて、試験されている半導体素子１０に流れる電流Ｉを計算し、当該半導体素子１０の良否判定を行う。
【００３１】
続いて、図４を用いて、実施の形態３にかかる半導体試験装置３を用いた場合と、図６に示した従来の半導体試験装置を用いた場合の過渡電流の時間変化について説明する。図４は、過渡電流の時間変化を示す波形であり、縦軸が電流を示しており、横軸が時間軸となっている。図４において、実線で示されている波形ａは、本実施の形態の半導体試験装置３を用いて試験を行った場合の測定される電流Ｉ（電流Ｉ１＋電流Ｉ２）を示している。また、一点鎖線ｂは、定電流回路１７が、電流Ｉから分岐させて引き込んだ電流Ｉ２を示している。さらに、点線ｃは、図６に示した従来の半導体試験装置を用いた場合の測定電流Ｉである。
【００３２】
図４において、実線ａ及び点線ｃの過渡電流が減衰し、測定可能な程度に平衡状態となった点を、それぞれ測定ポイント１及び測定ポイント２で示している。図３を用いて説明した半導体試験装置３は、測定開始直後において、電流検出回路１１に流れる電流Ｉ１に加えて、定電流回路１７が電流Ｉから分岐した電流Ｉ２を引き込むため、従来の波形ｃよりも多くの電流が流れる。それによって、半導体素子１０等の容量に早く電荷が蓄えられるので、電流Ｉの減衰に必要な時間も短くなり、本発明にかかる半導体試験装置３を用いた場合の測定ポイント１は、従来の測定ポイント２よりも早くなる。
【００３３】
このように、本実施の形態の構成によって、測定する電流Ｉから一定の電流を分岐させ引き込むことができるので、電流Ｉ１の検出において、分岐電流による影響を与えることがない。よって、平衡状態であるか否かの判定が容易に行うことができる。
【００３４】
実施の形態４
図５は、実施の形態４にかかる半導体試験装置４の回路例を示す図である。図５に示した半導体試験装置４においては、図３に示した半導体試験装置３の定電流回路１７が、一定の電圧が両端に印加された抵抗素子１８となっており、それ以外の構成は、図３に示した半導体試験装置３と同様の構成であるので、説明を省略する。
【００３５】
電圧が印加された抵抗素子１８は、第２の端子１０２に接続されており、その両端に一定の電圧が印加されている。したがって、抵抗素子１８は、一定の電流を流すことができる。また、当該一定の電圧または抵抗素子１８の抵抗値を変更することで、分岐させたい電流Ｉ２の流量を決めることができる。
【００３６】
本実施の形態にかかる半導体試験装置４を用いることで、オペアンプ等を用いた複雑な定電流回路を用いることなく、測定する電流Ｉから、一定の電流Ｉ２を分岐させ引き込むことができる。
【符号の説明】
【００３７】
１〜４  半導体試験装置
１０  半導体素子
１１  電流検出回路
１２  電流引込回路
１３  判定装置
１４  定電圧印加回路
１５  Ａ／Ｄコンバータ
１６  Ｄ／Ａコンバータ
１７  定電流回路
１８  抵抗素子
７１  バイパスコンデンサ
７２  ダミーコンデンサ
１０１  第１の端子
１０２  第２の端子
１１１  オペアンプ
１１２  検出抵抗
１４１  可変抵抗
１４２〜１４４  オペアンプ
１７１  可変抵抗
１７２〜１７４  オペアンプ
１７５  抵抗
【図１】
2011027453.tif 000003
【図２】
2011027453.tif 000004
【図３】
2011027453.tif 000005
【図４】
2011027453.tif 000006
【図５】
2011027453.tif 000007
【図６】
2011027453.tif 000008
【図７】
2011027453.tif 000009