(57)【要約】【課題】単チャネルトランジスタのみで構成されるコモンドライバの回路規模を小さくする。【解決手段】対向電極駆動回路は、Ｍ（Ｍ≧２）本の対向電極に接続されるＭ個の基本回路を有し、ｎ（１≦ｎ≦Ｍ）番目の基本回路には、（ｎ−１）番目の選択走査信号と、ｎ番目の選択走査信号と、交流化信号と、反転交流化信号とが入力され、前記選択走査信号と前記交流化信号との間、および、前記選択走査信号と前記反転交流化信号との間に位相差を有し、前記ｎ番目の基本回路は、前記入力される（ｎ−１）番目の選択走査信号と、ｎ番目の選択走査信号と、交流化信号と、反転交流化信号とに基づき、正極性の対向電圧あるいは負極性の対向電圧をＮ番目の対向電極に供給する。【選択図】図５
2011145474.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、
前記複数の画素に走査信号を入力するＭ（Ｍ≧２）本の走査線と、
前記複数の画素に対向電圧を入力するＭ本の対向電極と、
前記Ｍ本の走査線に走査信号を供給する走査線駆動回路と、
前記Ｍ本の対向電極に対向電圧を供給する対向電極駆動回路とを備える液晶表示装置であって、
前記対向電極駆動回路は、Ｍ本の対向電極にそれぞれ接続されるＭ個の基本回路を有し、
ｎ（１≦ｎ≦Ｍ）番目の基本回路には、（ｎ−１）番目の選択走査信号と、ｎ番目の選択走査信号と、交流化信号と、反転交流化信号とが入力され、
前記交流化信号または前記反転交流化信号のいずれか一方の信号は、前記選択走査信号が第１電圧レベルから第２電圧レベルへ変化した後に、第１電圧レベルから第２電圧レベルへ変化するとともに、前記選択走査信号が第２電圧レベルから第１電圧レベルへ変化した後に、第２電圧レベルから第１電圧レベルへ変化し、
前記交流化信号または前記反転交流化信号の他方の信号は、前記選択走査信号が第１電圧レベルから第２電圧レベルへ変化する前に、第２電圧レベルから第１電圧レベルへ変化するとともに、前記選択走査信号が第２電圧レベルから第１電圧レベルへ変化した後に、第１電圧レベルから第２電圧レベルへ変化し、
前記各基本回路は、オン状態の時に正極性の対向電圧を前記ｎ番目の対向電極に供給する第１出力トランジスタと、
オン状態の時に負極性の対向電圧を前記ｎ番目の対向電極に供給する第２出力トランジスタと、
制御電極に前記（ｎ−１）番目の選択走査信号が入力された時にオンとなり、前記交流化信号を取り込み前記第１出力トランジスタの制御電極に入力する第１トランジスタと、
制御電極に前記（ｎ−１）番目の選択走査信号が入力された時にオンとなり、前記反転交流化信号を取り込み前記第２出力トランジスタの制御電極に入力する第２トランジスタと、
前記第１トランジスタで取り込んだ交流化信号が第２電圧レベルのときにオンとなり、前記第２出力トランジスタの制御電極に第１基準電圧を入力する第３トランジスタと、
前記第２トランジスタで取り込んだ反転交流化信号が第２電圧レベルのときにオンとなり、前記第１出力トランジスタの制御電極に第１基準電圧を入力する第４トランジスタと、
前記第１出力トランジスタの制御電極に、制御電極が接続される第５トランジスタと、
前記第２出力トランジスタの制御電極に、制御電極が接続される第６トランジスタと、
前記第５のトランジスタの制御電極と第２電極との間に接続される第１容量素子と、
前記第６のトランジスタの制御電極と第２電極との間に接続される第２容量素子と、
制御電極に前記（ｎ−１）番目の選択走査信号が入力された時にオンとなり、前記第５トランジスタの第１電極と前記第６トランジスタの第１電極に第１基準電圧を入力する第７トランジスタと、
制御電極にｎ番目の選択走査信号が入力された時にオンとなり、前記第５トランジスタの第１電極と前記第６トランジスタの第１電極に第２基準電圧を入力する第８トランジスタと、
前記第８トランジスタの制御電極と前記第６トランジスタの第１電極との間に接続される第３の容量素子と、
制御電極に前記（ｎ−１）番目の選択走査信号が入力された時にオンとなり、前記第８トランジスタの制御電極に第１基準電圧を入力する第９トランジスタとを有することを特徴とする液晶表示装置。
【請求項２】
前記第１トランジスタないし前記第８トランジスタは、直列接続された２つのトランジスタで構成され、
当該直列接続された２つのトランジスタの制御電極には、同一の電圧が入力されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
複数の画素と、
前記複数の画素に走査信号を入力するＭ（Ｍ≧２）本の走査線と、
前記複数の画素に対向電圧を入力するＭ本の対向電極と、
前記Ｍ本の走査線に走査信号を供給する走査線駆動回路と、
前記Ｍ本の対向電極に対向電圧を供給する対向電極駆動回路とを備える液晶表示装置であって、
前記対向電極駆動回路は、Ｍ本の対向電極にそれぞれ接続されるＭ個の基本回路を有し、
ｎ（１≦ｎ≦Ｍ）番目の基本回路には、（ｎ−１）番目の選択走査信号と、ｎ番目の選択走査信号と、交流化信号と、反転交流化信号とが入力され、
前記交流化信号または前記反転交流化信号のいづれか一方の信号は、前記選択走査信号が第１電圧レベルから第２電圧レベルへ変化した後に、第１電圧レベルから第２電圧レベルへ変化するとともに、前記選択走査信号が第２電圧レベルから第１電圧レベルへ変化した後に、第２電圧レベルから第１電圧レベルへ変化し、
前記交流化信号または前記反転交流化信号の他方の信号は、前記選択走査信号が第１電圧レベルから第２電圧レベルへ変化する前に、第２電圧レベルから第１電圧レベルへ変化するとともに、前記選択走査信号が第２電圧レベルから第１電圧レベルへ変化した後に、第１電圧レベルから第２電圧レベルへ変化し、
前記各基本回路は、オン状態の時に正極性の対向電圧を前記ｎ番目の対向電極に供給する第１出力トランジスタと、
オン状態の時に負極性の対向電圧を前記ｎ番目の対向電極に供給する第２出力トランジスタと、
制御電極に前記（ｎ−１）番目の選択走査信号が入力された時にオンとなり、前記交流化信号を取り込み前記第１出力トランジスタの制御電極に入力する第１トランジスタと、
制御電極に前記（ｎ−１）番目の選択走査信号が入力された時にオンとなり、前記反転交流化信号を取り込み前記第２出力トランジスタの制御電極に入力する第２トランジスタと、
前記第１トランジスタで取り込んだ交流化信号が第２電圧レベルのときにオンとなり、前記第２出力トランジスタの制御電極に第１基準電圧を入力する第３トランジスタと、
前記第２トランジスタで取り込んだ反転交流化信号が第２電圧レベルのときにオンとなり、前記第１出力トランジスタの制御電極に第１基準電圧を入力する第４トランジスタと、
前記第１出力トランジスタの制御電極に、制御電極が接続される第５トランジスタと、
前記第２出力トランジスタの制御電極に、制御電極が接続される第６トランジスタと、
前記第５のトランジスタの制御電極と第２電極との間に接続される第１容量素子と、
前記第６のトランジスタの制御電極と第２電極との間に接続される第２容量素子と、  
制御電極にｎ番目の選択走査信号が入力された時にオンとなり、前記第５トランジスタの第１電極と前記第６トランジスタの第１電極に第２基準電圧を入力する第８トランジスタと、
前記第８トランジスタの制御電極と前記第６トランジスタの第１電極との間に接続される第３の容量素子と、
制御電極に前記（ｎ−１）番目の選択走査信号が入力された時にオンとなり、前記第８トランジスタの制御電極に第１基準電圧を入力する第９トランジスタと、
制御電極に前記（ｎ−１）番目の選択走査信号が入力された時にオンとなり、前記第５トランジスタの第２電極に第１基準電圧を入力する第１０トランジスタと、
制御電極に前記（ｎ−１）番目の選択走査信号が入力された時にオンとなり、前記第６トランジスタの第２電極に第１基準電圧を入力する第１１トランジスタとを有することを特徴とする液晶表示装置。
【請求項４】
前記第１トランジスタないし前記第６トランジスタ、および前記第８トランジスタないし前記第１１トランジスタは、直列接続された２つのトランジスタで構成され、
当該直列接続された２つのトランジスタの制御電極には、同一の電圧が入力されることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記ｎ番目の選択走査信号は、ダイオード接続されたトランジスタを介して、第８トランジスタの制御電極に入力されることを特徴とする請求項１または請求項３に記載の液晶表示装置。
【請求項６】
前記ｎ番目の選択走査信号は、直列接続された２つのトランジスタを介して、第８トランジスタの制御電極に入力され、
当該直列接続された２つのトランジスタの制御電極には、前記ｎ番目の選択走査信号が入力されることを特徴とする請求項１または請求項３に記載の液晶表示装置。
【請求項７】
前記第１出力トランジスタの制御電極と前記第３トランジスタの制御電極との間に接続され、制御電極に第２基準電圧が入力される第１２トランジスタと、
前記第２出力トランジスタの制御電極と前記第４トランジスタの制御電極との間に接続され、制御電極に第２基準電圧が入力される第１３トランジスタと、
前記第９トランジスタの第２電極と前記第８トランジスタの制御電極との間に接続され、制御電極に第２基準電圧が入力される第１４トランジスタとを有し、
前記ｎ番目の選択走査信号は、前記第１４トランジスタを介して、第８トランジスタの制御電極に入力されることを特徴とする請求項１ないし請求項６のいずれか１項に記載の液晶表示装置。
【請求項８】
前記各出力トランジスタおよび前記各トランジスタは、半導体層がポリシリコン層で構成される薄膜トランジスタであることを特徴とする請求項１ないし請求項７のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係わり、特に、各画素の対向電極に正極性の対向電圧、あるいは、負極性の対向電圧を入力するコモンドライバに適用して有効な技術に関する。
【背景技術】
【０００２】
アクティブ素子として薄膜トランジスタ（ＴＦＴ）を使用するＴＦＴ（Thin Film Transistor）方式の液晶表示装置は、パーソナルコンピュータ等の表示装置として広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路（ドレインドライバ、ゲートドライバ、コモンドライバ）と、表示制御回路（タイミングコントローラ）を備えている。
薄膜トランジスタ（ＴＦＴ）には、半導体層にアモルファスシリコン層を使用するもの（以下、ａ−Ｓｉ薄膜トランジスタという）と、半導体層にポリシリコン層を使用するもの（以下、ｐｏｌｙ−Ｓｉ薄膜トランジスタという）とが知られている。
ｐｏｉｙ−Ｓｉ薄膜トランジスタは、動作速度が、ａ−Ｓｉ薄膜トランジスタより２桁程度早いので、アクティブ素子としてｐｏｉｙ−Ｓｉ薄膜トランジスタを使用する液晶表示パネルでは、ｐｏｉｙ−Ｓｉ薄膜トランジスタで、ゲートドライバ、コモンドライバ（対向電極駆動回路）を構成し、当該ゲートドライバ、コモンドライバを、液晶表示パネルを構成する一対の基板の一方の基板の液晶側の面に作製するようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２７６５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述したように、ｐｏｉｙ−Ｓｉ薄膜トランジスタで、ゲートドライバ、コモンドライバを構成し、当該ゲートドライバ、コモンドライバを、液晶表示パネルを構成する一対の基板の一方の基板の液晶側の面に作成する場合、ゲートドライバ、コモンドライバの回路構成を単チャネルトランジスタで構成される回路構成とすることにより、製造プロセスが短く、効率的な生産が可能である点で優れている。
しかしながら、従来の、単チャネルトランジスタのみで構成されるコモンドライバでは、リセット用の薄膜トランジスタが必要となり、回路規模が小さくできないので、液晶表示パネルの狭額縁化に対応できないという問題があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、単チャネルトランジスタのみで構成されるコモンドライバの回路規模を小さくすることが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
前述の課題を解決するために、本発明の液晶表示装置は、複数の画素と、前記複数の画素に走査信号を入力するＭ（Ｍ≧２）本の走査線と、前記複数の画素に対向電圧を入力するＭ本の対向電極と、前記Ｍ本の走査線に走査信号を供給する走査線駆動回路と、前記Ｍ本の対向電極に対向電圧を供給する対向電極駆動回路とを備える液晶表示装置であって、前記対向電極駆動回路は、Ｍ本の対向電極にそれぞれ接続されるＭ個の基本回路を有し、ｎ（１≦ｎ≦Ｍ）番目の基本回路には、（ｎ−１）番目の選択走査信号と、ｎ番目の選択走査信号と、交流化信号と、反転交流化信号とが入力され、前記交流化信号は、前記選択走査信号が第１電圧レベルから第２電圧レベルへ変化した後に、第１電圧レベルから第２電圧レベルへ変化するとともに、前記選択走査信号が第２電圧レベルから第１電圧レベルへ変化した後に、第２電圧レベルから第１電圧レベルへ変化し、前記反転交流化信号は、前記選択走査信号が第１電圧レベルから第２電圧レベルへ変化した後に、第１電圧レベルから第２電圧レベルへ変化するとともに、前記選択走査信号が第２電圧レベルから第１電圧レベルへ変化した後に、第２電圧レベルから第１電圧レベルへ変化し、前記各基本回路は、オン状態の時に正極性の対向電圧を前記ｎ番目の対向電極に供給する第１出力トランジスタと、オン状態の時に負極性の対向電圧を前記ｎ番目の対向電極に供給する第２出力トランジスタと、制御電極に前記（ｎ−１）番目の選択走査信号が入力された時にオンとなり、前記交流化信号を取り込み前記第１出力トランジスタの制御電極に入力する第１トランジスタと、制御電極に前記（ｎ−１）番目の選択走査信号が入力された時にオンとなり、前記反転交流化信号を取り込み前記第２出力トランジスタの制御電極に入力する第２トランジスタと、前記第１トランジスタで取り込んだ交流化信号が第２電圧レベルのときにオンとなり、前記第２出力トランジスタの制御電極に第１基準電圧を入力する第３トランジスタと、前記第２トランジスタで取り込んだ反転交流化信号が第２電圧レベルのときにオンとなり、前記第１出力トランジスタの制御電極に第１基準電圧を入力する第４トランジスタと、前記第１出力トランジスタの制御電極に、制御電極が接続される第５トランジスタと、前記第２出力トランジスタの制御電極に、制御電極が接続される第６トランジスタと、前記第５のトランジスタの制御電極と第２電極との間に接続される第１容量素子と、前記第６のトランジスタの制御電極と第２電極との間に接続される第２容量素子と、制御電極にｎ番目の選択走査信号が入力された時にオンとなり、前記第５トランジスタの第１電極と前記第６トランジスタの第１電極に第２基準電圧を入力する第８トランジスタとを有することを特徴とする。
即ち、本発明では、各画素の対向電極を表示ライン毎に分割し、この対向電極を表示ライン毎に設けた対向電極駆動回路で駆動する分割対向電極駆動方式において、選択走査信号と交流化信号との間、および、選択走査信号と反転交流化信号との間に、位相差を設けることを特徴とする。
これにより、専用のリセット用信号が不要となり、リセット用の薄膜トランジスタを削除することが可能となるので、対向電極駆動回路の回路面積を縮小することが可能となる。
【発明の効果】
【０００６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、単チャネルトランジスタのみで構成されるコモンドライバの回路規模を小さくすることが可能となる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施例の液晶表示装置の概略構成を示すブロック図である。
【図２】本発明の実施例の液晶表示装置の動作を説明するためのタイミングチャートである。
【図３】従来のコモンドライバのｎ（１≦ｎ≦Ｍ）番目の基本回路の回路構成を示す回路図である。
【図４】図３に示す基本回路の動作を説明するためのタイミングチャートである。
【図５】本発明の実施例１のコモンドライバのｎ（１≦ｎ≦Ｍ）番目の基本回路の回路構成を示す回路図である。
【図６】図５に示す基本回路の動作を説明するためのタイミングチャートである。
【図７】本発明の実施例２のコモンドライバのｎ（１≦ｎ≦Ｍ）番目の基本回路の回路構成を示す回路図である。
【図８】図７に示す基本回路の動作を説明するためのタイミングチャートである。
【図９】本発明の実施例１の基本回路をコモンドライバに適用した回路構成を示す回路図である。
【図１０】本発明の実施例２の基本回路をコモンドライバに適用した回路構成を示す回路図である。
【図１１】本発明の各実施例のコモンドライバに入力される交流化信号（Ｍ）と反転交流化信号（ＭＢ）の他の例を説明するための図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
［実施例１］
図１は、本発明の実施例の液晶表示装置の概略構成を示すブロック図である。
図１に示すように、本実施例の液晶表示装置は、表示部１００と、ゲートドライバ（２００Ｌ，２００Ｒ）と、コモンドライバ（３００Ｌ，３００Ｒ）と、ドレインドライバ４００とを備える。
表示部１００は、液晶を介して互いに対向配置される一対の基板の一方の基板の液晶側の面に、複数の走査線（ゲート線ともいう）（ＧＬ）と、複数の映像線（ソース線、またはドレイン線ともいう）（ＤＬ）とを有する。
走査線と映像線とで囲まれた領域がサブピクセル領域であり、１つのサブピクセル領域には、ゲートが走査線に、ドレイン（または、ソース）が映像線に、およびソース（または、ドレイン）が画素電極（ＰＸ）に接続される薄膜トランジスタ（ＴＦＴ；アクティブ素子）が設けられる。
本実施例の液晶表示装置では、アクティブ素子としてｐｏｉｙ−Ｓｉ薄膜トランジスタを使用するとともに、ｐｏｉｙ−Ｓｉ薄膜トランジスタで、ゲートドライバ、コモンドライバを構成し、当該ゲートドライバ、コモンドライバを、液晶表示パネルを構成する一対の基板の一方の基板の液晶側の面に作製している。
【０００９】
画素電極（ＰＸ）と対向電極（ＣＬ）との間には保持容量（Ｃａｄｄ）が設けられる。なお、実際は、画素電極（ＰＸ）と対向電極（ＣＬ）との間には液晶が介在するので、画素電極（ＰＸ）と対向電極（ＣＬ）との間には、液晶容量（Ｃｌｃ）が形成されるが、図１では、液晶容量（Ｃｌｃ）の図示は省略している。
各走査線（ＧＬ）は、表示部１００の両側に形成されたゲートドライバ（２００Ｌ，２００Ｒ）に接続され、ゲートドライバ（２００Ｌ，２００Ｒ）は、各表示ラインの走査線（ＧＬ）に対して、それぞれ左右両側から順次選択走査信号を供給する。
また、本実施例では、各画素の対向電極（ＣＬ）は表示ライン毎に分割される。各対向電極（ＣＬ）は、表示部１００の両側に形成されたコモンドライバ（３００Ｌ，３００Ｒ）に接続され、コモンドライバ（３００Ｌ，３００Ｒ）は、各表示ラインの対向電極（ＣＬ）に対して、それぞれ左右両側から正極性の対向電圧、あるいは負極性の対向電圧を供給する。
各映像線（ＤＬ）は、ドレインドライバ４００に接続される。ドレインドライバ４００は、１水平走査期間内に、Ｒ、Ｇ、Ｂの映像電圧（所謂、階調電圧）を、映像線（ＤＬ）に出力する。
【００１０】
本実施例の液晶表示装置は、画素電極、薄膜トランジスタ等が設けられた第１基板（ＴＦＴ基板、アクティブマトリクス基板ともいう）（図示せず）と、カラーフィルタ等が形成される第２基板（対向基板ともいう）（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
このように、本実施例の液晶表示装置は、液晶が一対の基板の間に挟持された構造となっている。また、対向電極は、ＴＮ方式やＶＡ方式の液晶表示パネルであれば第２基板（対向基板）側に設けられる。ＩＰＳ方式の場合は、第１基板（ＴＦＴ基板）側に設けられる。
なお、本発明において、液晶表示パネルの内部構造とは関係がないので、液晶表示パネルの内部構造の詳細な説明は省略する。さらに、本発明は、どのような構造の液晶表示パネルであっても適用可能である。
【００１１】
図２は、本実施例の液晶表示装置の動作を説明するためのタイミングチャートである。この図２は、画素に書き込まれる映像電圧の極性が、１表示ライン毎に異なる１ライン毎反転駆動法の場合を図示している。
Ｇ１〜Ｇ４の選択走査信号は、１フレーム期間（Ｔｆ）の周期で繰り返し、１水平期間（Ｔｗｇ）の周期毎に、Ｈｉｇｈレベル（以下、Ｈレベルという）の期間がシフトする。
Ｃ１〜Ｃ４の対向電圧は、対応する選択走査信号の立ち上がり時点で、その電圧レベルが反転し、２フレーム期間を１周期とする信号である。反転する電圧レベルの極性は、対向電極（ＣＬ）の奇数ラインと偶数ラインで異なる。
Ｄ１、Ｄ２の映像電圧は、対向電圧を基準とする電圧である。なお、Ｄ１、Ｄ２の映像電圧は、それぞれ画素（Ｐ１１〜Ｐ１４）と画素（Ｐ２１〜Ｐ２４）に対応する電圧であり、その極性は、１水平期間（Ｔｗｇ）の周期毎に反転する。
また、図２において、「↑」は、各画素への映像電圧の書き込みが正極性の書き込み（画素電極の電圧＞対向電圧）であり、「↓」は、各画素への映像電圧の書き込みが負極性の書き込み（対向電圧＞画素電極の電圧）であることを示す。
１ライン毎反転駆動法では、図２に示すように、１表示ライン毎に、各画素に書き込まれる映像電圧の極性が反転し、さらに、１フレーム毎に、同一の画素に書き込まれる映像電圧の極性が反転する。
即ち、前のフレームにおいて、奇数表示ライン上の画素に正極性の映像電圧が、偶数表示ライン上の画素に負極性の映像電圧が書き込まれた場合には、次のフレームにおいては、奇数表示ライン上の画素に負極性の映像電圧が、偶数表示ライン上の画素に正極性の映像電圧が書き込まれる。
【００１２】
仮に、対向電極の数をＭ（Ｍ≧２）とするとき、従来のコモンドライバ（３００Ｌ，３００Ｒ）は、Ｍ個の基本回路を有する。
図３は、従来のコモンドライバ（３００Ｌ，３００Ｒ）のｎ（１≦ｎ≦Ｍ）番目の基本回路の回路構成を示す回路図である。
図３において、Ｇｎ−２、Ｇｎ−１、Ｇｎは、ゲートドライバ（２００Ｌ，２００Ｒ）から出力される（ｎ−２）番目、（ｎ−１）番目、およびｎ番目の選択走査信号である。また、Ｃｎは、ｎ番目の基本回路から出力される対向電圧である。また、Ｍは交流化信号、ＭＢは反転交流化信号である。
また、ＶＧＬは、ゲートドライバ（２００Ｌ，２００Ｒ）から出力される非選択走査信号の電圧、ＶＧＨはゲートドライバ（２００Ｌ，２００Ｒ）から出力される選択走査信号の電圧である。さらに、ＶＣＯＭＬは負極性の対向電圧、ＶＣＯＭＨは正極性の対向電圧である。
図３に示す回路は、Ｔ１〜Ｔ１３の薄膜トランジスタと、Ｔ１ｂ〜Ｔ９ｂの薄膜トランジスタと、ＣＳ１、ＣＳ２、ＣＳ１ｂの容量素子で構成される。薄膜トランジスタ（Ｔ１〜Ｔ９）と容量素子（ＣＳ１）は、交流化信号（Ｍ）がＨレベルのときに、ｎ番目の対向電極（ＣＬ）に出力する対向電圧（Ｃｎ）として、正極性の対向電圧（ＶＣＯＭＨ）を出力するための回路であり、薄膜トランジスタ（Ｔ１ｂ〜Ｔ９ｂ）と容量素子（ＣＳ１ｂ）は、反転交流化信号（ＭＢ）がＨレベルのときに、ｎ番目の対向電極（ＣＬ）に出力する対向電圧（Ｃｎ）として、負極性の対向電圧（ＶＣＯＭＬ）を出力するための回路であり、薄膜トランジスタ（Ｔ１０〜Ｔ１３）と容量素子（ＣＳ２）は出力トランジスタ（Ｔ９，Ｔ９ｂ）のゲート電圧を昇圧するための回路である。
【００１３】
図４は、図３に示す基本回路の動作を説明するためのタイミングチャートである。図４は、シフトクロック（ＧＣＫ１，ＧＣＫ２）と交流化信号（Ｍ）との間、および、シフトクロック（ＧＣＫ１，ＧＣＫ２）と反転交流化信号（ＭＢ）との間に位相差がない場合の、連続した２フレーム期間のタイミングチャートを示す。
図３に示す基本回路では、（Ｇｎ−２）番目の選択走査信号がＨレベルの期間に、薄膜トランジスタ（Ｔ４，Ｔ４ｂ）により、ノードＡの電圧（Ｖｎａ）と、ノードＢの電圧（Ｖｎｂ）を、ＶＧＬの電圧にリセットし、同時に、薄膜トランジスタ（Ｔ８，Ｔ８ｂ）により、ノードＣの電圧（Ｖｎｃ）と、ノードＤの電圧（Ｖｎｄ）を、ＶＧＬの電圧にリセットする。
そして、（Ｇｎ−１）番目の選択走査信号がＨレベルの期間に、交流化信号（Ｍ）、または反転交流化信号（ＭＢ）を取り込み、Ｇｎ番目の選択走査信号がＨレベルの期間に、出力トランジスタである薄膜トランジスタ（Ｔ９，Ｔ９ｂ）のゲート電圧（ＶｎａまたはＶｎｂ）を高めるよう動作する。
【００１４】
まず、１番目のフレームの動作について説明する。
（１）（Ｇｎ−２）番目の選択走査信号がＨレベルの期間
前述したように、（Ｇｎ−２）番目の選択走査信号がＨレベルの期間には、薄膜トランジスタ（Ｔ４，Ｔ４ｂ）がオンとなり、ゲートにＶＧＨの電圧が入力されている薄膜トランジスタ（Ｔ５，Ｔ５ｂ）を介して、ノードＡの電圧（Ｖｎａ）と、ノードＢの電圧（Ｖｎｂ）が、ＶＧＬの電圧にリセットされ、同時に、薄膜トランジスタ（Ｔ８，Ｔ８ｂ）がオンとなり、ノードＣの電圧（Ｖｎｃ）と、ノードＤの電圧（Ｖｎｄ）が、ＶＧＬの電圧にリセットされる。
（２）（Ｇｎ−１）番目の選択走査信号がＨレベルの期間
（Ｇｎ−１）番目の選択走査信号がＨレベルの期間には、薄膜トランジスタ（Ｔ２，Ｔ２ｂ）がオンとなるが、交流化信号（Ｍ）がＨレベル、反転交流化信号（ＭＢ）がＬｏｗレベル（以下、Ｌレベルという）なので、ダイオード接続された薄膜トランジスタ（Ｔ１）と薄膜トランジスタ（Ｔ２）を介して、交流化信号（Ｍ）が取り込まれ、薄膜トランジスタ（Ｔ５）を介してノードＡに供給されるので、ノードＡの電圧（Ｖｎａ）がＶａ１の電圧に変化する。
また、ゲートが、薄膜トランジスタ（Ｔ２）の第２電極（ドレインまたはソース）に接続される薄膜トランジスタ（Ｔ３）がオンとなり、薄膜トランジスタ（Ｔ２ｂ）の第２電極にＶＧＬの電圧が供給され、薄膜トランジスタ（Ｔ５ｂ）を介してノードＢに供給されるので、ノードＢの電圧（Ｖｎｂ）は、ＶＧＬの電圧を維持する。
また、この期間に、薄膜トランジスタ（Ｔ７，Ｔ７ｂ）がオンとなり、ノードＣの電圧（Ｖｎｃ）と、ノードＤの電圧（Ｖｎｄ）がＶＧＬの電圧に維持される。さらに、薄膜トランジスタ（Ｔ１１）がオンとなり、ゲートにＶＧＨの電圧が入力されている薄膜トランジスタ（Ｔ１２）を介して、ノードＥの電圧（Ｖｎｅ）がＶＧＬの電圧にリセットされる。
【００１５】
（３）Ｇｎ番目の選択走査信号がＨレベルの期間
Ｇｎ番目の選択走査信号がＨレベルの期間には、薄膜トランジスタ（Ｔ３）がオン、薄膜トランジスタ（Ｔ３ｂ）がオフ状態である。この状態において、Ｇｎ番目の選択走査信号が、ダイオード接続された薄膜トランジスタ（Ｔ１０）を介して、薄膜トランジスタ（Ｔ１２）の第１電極（ソースまたはドレイン）に入力されると、薄膜トランジスタ（Ｔ１３）がオンとなり、ノードＦの電圧（Ｖｎｆ）が上昇する。ここで、容量素子（ＣＳ２）によるブートストラップ効果により、ノードＦの電圧（Ｖｎｆ）は、ほぼＶＧＨの電圧となる。
また、（Ｇｎ−１）番目の選択走査信号がＨレベルの期間に、ノードＡの電圧（Ｖｎａ）がＶａ１の電圧に変化したことにより、薄膜トランジスタ（Ｔ６）がオンとなる。この状態で、ノードＦの電圧（Ｖｎｆ）が、ほぼＶＧＨの電圧となると、ノードＣの電圧（Ｖｎｃ）がＶｃ１の電圧になり、さらに、容量素子（ＣＳ１）によるブートストラップ効果により、ノードＡの電圧（Ｖｎａ）は、ＶＧＨの電圧以上のＶａ２の電圧となる。これにより、薄膜トランジスタ（Ｔ９）が充分オンとなり、ｎ番目の対向電極（ＣＬ）に正極性の対向電圧（ＶＣＯＭＨ）が出力される。
また、（Ｇｎ−１）番目の選択走査信号がＨレベルの期間に、ノードＢの電圧（Ｖｎｂ）はＶＧＬの電圧を維持しているので、薄膜トランジスタ（Ｔ６ｂ）がオフとなる。この状態で、ノードＦの電圧（Ｖｎｆ）が、ほぼＶＧＨの電圧となっても、ノードＢの電圧（Ｖｎｂ）は、ＶＧＬの電圧となっている。したがって、薄膜トランジスタ（Ｔ９ｂ）がオフと維持する。
【００１６】
次に、２番目のフレームの動作について説明する。
（１）（Ｇｎ−２）番目の選択走査信号がＨレベルの期間
前述したように、（Ｇｎ−２）番目の選択走査信号がＨレベルの期間には、薄膜トランジスタ（Ｔ４，Ｔ４ｂ）がオンとなり、薄膜トランジスタ（Ｔ５，Ｔ５ｂ）を介して、ノードＡの電圧（Ｖｎａ）と、ノードＢの電圧（Ｖｎｂ）が、ＶＧＬの電圧にリセットされ、同時に、薄膜トランジスタ（Ｔ８，Ｔ８ｂ）がオンとなり、ノードＣの電圧（Ｖｎｃ）と、ノードＤの電圧（Ｖｎｄ）が、ＶＧＬの電圧にリセットされる。
（２）（Ｇｎ−１）番目の選択走査信号がＨレベルの期間
（Ｇｎ−１）番目の選択走査信号がＨレベルの期間には、薄膜トランジスタ（Ｔ２，Ｔ２ｂ）がオンとなるが、交流化信号（Ｍ）がＬレベル、反転交流化信号（ＭＢ）がＨレベルなので、ダイオード接続された薄膜トランジスタ（Ｔ１ｂ）と薄膜トランジスタ（Ｔ２ｂ）を介して、反転交流化信号（ＭＢ）が取り込まれ、薄膜トランジスタ（Ｔ５ｂ）を介してノードＢに供給されるので、ノードＢの電圧（Ｖｎｂ）がＶｂ１の電圧に変化する。
また、ゲートが、薄膜トランジスタ（Ｔ２ｂ）の第２電極に接続される薄膜トランジスタ（Ｔ３ｂ）がオンとなり、薄膜トランジスタ（Ｔ２）の第２電極にＶＧＬの電圧が供給され、薄膜トランジスタ（Ｔ５）を介してノードＡに供給されるので、ノードＡの電圧（Ｖｎａ）は、ＶＧＬの電圧を維持する。
また、薄膜トランジスタ（Ｔ７，Ｔ７ｂ）がオンとなり、ノードＣの電圧（Ｖｎｃ）と、ノードＤの電圧（Ｖｎｄ）が、ＶＧＬの電圧に維持される。さらに、薄膜トランジスタ（Ｔ１１）がオンとなり、薄膜トランジスタ（Ｔ１２）を介して、ノードＥの電圧（Ｖｎｅ）が、ＶＧＬの電圧にリセットされる。
【００１７】
（３）Ｇｎ番目の選択走査信号がＨレベルの期間
Ｇｎ番目の選択走査信号がＨレベルの期間には、薄膜トランジスタ（Ｔ３）がオフ、薄膜トランジスタ（Ｔ３ｂ）がオン状態である。この状態において、Ｇｎ番目の選択走査信号が、ダイオード接続された薄膜トランジスタ（Ｔ１０）を介して、薄膜トランジスタ（Ｔ１２）の第１電極に入力されると、薄膜トランジスタ（Ｔ１３）がオンとなり、ノードＦの電圧（Ｖｎｆ）が上昇する。ここで、容量素子（ＣＳ２）によるブートストラップ効果により、ノードＦの電圧（Ｖｎｆ）は、ほぼＶＧＨの電圧となる。
また、（Ｇｎ−１）番目の選択走査信号がＨレベルの期間に、ノードＡの電圧（Ｖｎａ）はＶＧＬの電圧を維持しているので、薄膜トランジスタ（Ｔ６）がオフとなる。この状態で、ノードＦの電圧（Ｖｎｆ）が、ほぼＶＧＨの電圧となっても、ノードＡの電圧（Ｖｎａ）は、ＶＧＬの電圧となっている。したがって、薄膜トランジスタ（Ｔ９）がオフと維持する。
また、（Ｇｎ−１）番目の選択走査信号がＨレベルの期間に、ノードＢの電圧（Ｖｎｂ）がＶｂ１の電圧に変化したことにより、薄膜トランジスタ（Ｔ６ｂ）がオンとなる。この状態で、ノードＦの電圧（Ｖｎｆ）が、ほぼＶＧＨの電圧となると、ノードＤの電圧（Ｖｎｄ）がＶｄ１の電圧になり、さらに、容量素子（ＣＳ１ｂ）によるブートストラップ効果により、ノードＢの電圧（Ｖｎｂ）は、ＶＧＨの電圧以上のＶｂ２の電圧となる。これにより、薄膜トランジスタ（Ｔ９ｂ）が充分オンとなり、ｎ番目の対向電極（ＣＬ）に負極性の対向電圧（ＶＣＯＭＬ）が出力される。
【００１８】
以上説明したように、従来のコモンドライバ（３００Ｌ，３００Ｒ）では、シフトクロック（ＧＣＫ１，ＧＣＫ２）（換言すれば、選択走査信号）と交流化信号（Ｍ）との間、およびシフトクロック（ＧＣＫ１，ＧＣＫ２）と反転交流化信号（ＭＢ）との間に位相差がないので、従来のコモンドライバ（３００Ｌ，３００Ｒ）の基本回路は、（Ｇｎ−２）番目の選択走査信号がＨレベルの期間に、Ａ〜Ｄのノード電圧（Ｖｎａ〜Ｖｎｄ）を、ＶＧＬの電圧にリセットするための薄膜トランジスタ（Ｔ４，Ｔ４ｂ）と薄膜トランジスタ（Ｔ８，Ｔ８ｂ）が必要となる。
また、シフトクロック（ＧＣＫ１，ＧＣＫ２）より早く、交流化信号（Ｍ）、あるいは、反転交流化信号（ＭＢ）が立ち下がると、ノードＡの電圧（Ｖｎａ）と、ノードＢの電圧（Ｖｎｂ）がＬレベルとなるので、これを防止するために、交流化信号（Ｍ）と反転交流化信号（ＭＢ）を取り込むための薄膜トランジスタ（Ｔ１，Ｔ１ｂ）が必要となる。
このように、従来のコモンドライバ（３００Ｌ，３００Ｒ）の基本回路では、回路面積を小さくできないという課題があった。
【００１９】
図５は、本発明の実施例１のコモンドライバ（３００Ｌ，３００Ｒ）のｎ（１≦ｎ≦Ｍ）番目の基本回路の回路構成を示す回路図である。
図３に示す従来の回路と異なるのは、交流化信号（Ｍ）と反転交流化信号（ＭＢ）を取り込むための、薄膜トランジスタ（Ｔ１，Ｔ１ｂ）と、Ａ〜Ｄのノード電圧（Ｖｎａ〜Ｖｎｄ）を、ＶＧＬの電圧にリセットするための薄膜トランジスタ（Ｔ４，Ｔ４ｂ）と薄膜トランジスタ（Ｔ８，Ｔ８ｂ）を削除した点である。
図６は、図５に示す基本回路の動作を説明するためのタイミングチャートである。
シフトクロック（ＧＣＫ１，ＧＣＫ２）と交流化信号（Ｍ）との間、およびシフトクロック（ＧＣＫ１，ＧＣＫ２）と反転交流化信号（ＭＢ）との間に、立上り時点の位相差（Ｔｍｓ）と、立下り時点の位相差（Ｔｍｈ）がある点、図４と相違している。
【００２０】
以下、本実施例の基本回路の、１番目のフレームの動作について説明する。
（１）（Ｇｎ−１）番目の選択走査信号のＨレベルの期間
（Ｇｎ−１）番目の選択走査信号のＨレベルの期間には、薄膜トランジスタ（Ｔ２，Ｔ２ｂ）がオンとなる。また、（Ｇｎ−１）番目の選択走査信号のＨレベルの期間内の（Ｔｍｓ）の期間は、交流化信号（Ｍ）、および反転交流化信号（ＭＢ）がＬレベルのＶＧＬの電圧なので、この（Ｔｍｓ）の期間内に、ゲートにＶＧＨの電圧が入力されている薄膜トランジスタ（Ｔ５）を介して、ノードＡの電圧（Ｖｎａ）がＶＧＬの電圧にリセットされ、同様に、ゲートにＶＧＨの電圧が入力されている薄膜トランジスタ（Ｔ５ｂ）を介して、ノードＢの電圧（Ｖｎｂ）もＶＧＬの電圧にリセットされる。
また、（Ｇｎ−１）番目の選択走査信号のＨレベルの期間に、薄膜トランジスタ（Ｔ１１，Ｔ１１ｂ）がオンとなるので、ノードＦの電圧（Ｖｎｆ）が、ＶＧＬの電圧にリセットされるともに、ゲートにＶＧＨの電圧が入力されている薄膜トランジスタ（Ｔ１２）を介して、ノードＥの電圧（Ｖｎｅ）が、ＶＧＬの電圧にリセットされる。
次に、（Ｔｍｓ）の期間経過後に、交流化信号（Ｍ）がＨレベル、反転交流化信号（ＭＢ）がＬレベルとなると、薄膜トランジスタ（Ｔ２）により交流化信号（Ｍ）が取り込まれ、薄膜トランジスタ（Ｔ５）を介してノードＡに供給されるので、ノードＡの電圧（Ｖｎａ）がＶａ１の電圧に変化する。また、交流化信号（Ｍ）がＨレベルとなると、薄膜トランジスタ（Ｔ３）がオンとなり、薄膜トランジスタ（Ｔ２ｂ）の第２電極にＶＧＬの電圧が供給され、薄膜トランジスタ（Ｔ５ｂ）を介して、ノードＢに供給されるので、ノードＢの電圧（Ｖｎｂ）は、ＶＧＬの電圧を維持する。
【００２１】
（２）Ｇｎ番目の選択走査信号のＨレベルの期間
Ｇｎ番目の選択走査信号のＨレベルの期間には、薄膜トランジスタ（Ｔ３）がオン、薄膜トランジスタ（Ｔ３ｂ）がオフ状態である。この状態において、Ｇｎ番目の選択走査信号が、ダイオード接続された薄膜トランジスタ（Ｔ１０）を介して、ゲートにＶＧＨの電圧が入力されている薄膜トランジスタ（Ｔ１２）の第１電極に入力されると、薄膜トランジスタ（Ｔ１３）がオンとなり、ノードＦの電圧（Ｖｎｆ）が上昇する。ここで、容量素子（ＣＳ２）によるブートストラップ効果により、ノードＦの電圧（Ｖｎｆ）は、ほぼＶＧＨの電圧となる。
また、（Ｇｎ−１）番目の選択走査信号がＨレベルの期間に、ノードＡの電圧（Ｖｎａ）がＶａ１の電圧に変化したことにより、薄膜トランジスタ（Ｔ６）がオンとなり、ノードＣの電圧（Ｖｎｃ）が、薄膜トランジスタ（Ｔ１１）を介してＶＧＬにリセットされる（図６参照）。この状態で、ノードＦの電圧（Ｖｎｆ）が、ほぼＶＧＨの電圧となると、ノードＣの電圧（Ｖｎｃ）が、Ｖｃ１の電圧になり、さらに、容量素子（ＣＳ１）によるブートストラップ効果により、ノードＡの電圧（Ｖｎａ）が、ＶＧＨの電圧以上のＶａ２の電圧となる。これにより、薄膜トランジスタ（Ｔ９）が充分オンとなり、ｎ番目の対向電極（ＣＬ）に正極性の対向電圧（ＶＣＯＭＨ）が出力される。
また、（Ｇｎ−１）番目の選択走査信号がＨレベルの期間に、ノードＢの電圧（Ｖｎｂ）はＶＧＬの電圧を維持しているので、薄膜トランジスタ（Ｔ６ｂ）がオフとなる。この状態で、ノードＦの電圧（Ｖｎｆ）が、ほぼＶＧＨの電圧となっても、ノードＢの電圧（Ｖｎｂ）は、ＶＧＬの電圧となっている。したがって、薄膜トランジスタ（Ｔ９ｂ）がオフとなる。
【００２２】
次に、２番目のフレームの動作について説明する。
（Ｇｎ−１）番目の選択走査信号のＨレベルの期間には、薄膜トランジスタ（Ｔ２，Ｔ２ｂ）がオンとなる。また、（Ｇｎ−１）番目の選択走査信号のＨレベルの期間内の（Ｔｍｓ）の期間は、交流化信号（Ｍ）、および反転交流化信号（ＭＢ）がＬレベルのＶＧＬの電圧なので、この（Ｔｍｓ）の期間内に、薄膜トランジスタ（Ｔ５，Ｔ５ｂ）を介して、ノードＡの電圧（Ｖｎａ）と、ノードＢの電圧（Ｖｎｂ）がＶＧＬの電圧にリセットされる。
また、（Ｇｎ−１）番目の選択走査信号のＨレベルの期間に、薄膜トランジスタ（Ｔ１１，Ｔ１１ｂ）がオンとなるので、ノードＦの電圧（Ｖｎｆ）が、ＶＧＬの電圧にリセットされるともに、薄膜トランジスタ（Ｔ１２）を介して、ノードＥの電圧（Ｖｎｅ）が、ＶＧＬの電圧にリセットされる。
次に、（Ｔｍｓ）の期間経過後に、交流化信号（Ｍ）がＬレベル、反転交流化信号（ＭＢ）がＨレベルとなると、薄膜トランジスタ（Ｔ２ｂ）により反転交流化信号（ＭＢ）が取り込まれ、薄膜トランジスタ（Ｔ５ｂ）を介してノードＢに供給されるので、ノードＢの電圧（Ｖｎｂ）がＶｂ１の電圧に変化する。また、反転交流化信号（ＭＢ）がＨレベルとなると、薄膜トランジスタ（Ｔ３ｂ）がオンとなり、薄膜トランジスタ（Ｔ２）の第２電極にＶＧＬの電圧が供給され、薄膜トランジスタ（Ｔ５）を介して、ノードＡに供給されるので、ノードＡの電圧（Ｖｎａ）は、ＶＧＬの電圧を維持する。
【００２３】
（２）Ｇｎ番目の選択走査信号のＨレベルの期間
Ｇｎ番目の選択走査信号のＨレベルの期間には、薄膜トランジスタ（Ｔ３）がオフ、薄膜トランジスタ（Ｔ３ｂ）がオン状態である。この状態において、Ｇｎ番目の選択走査信号が、ダイオード接続された薄膜トランジスタ（Ｔ１０）を介して、薄膜トランジスタ（Ｔ１２）の第１電極に入力されると、薄膜トランジスタ（Ｔ１３）がオンとなり、ノードＦの電圧（Ｖｎｆ）が上昇する。ここで、容量素子（ＣＳ２）によるブートストラップ効果により、ノードＦの電圧（Ｖｎｆ）は、ほぼＶＧＨの電圧となる。
また、（Ｇｎ−１）番目の選択走査信号がＨレベルの期間に、ノードＢの電圧（Ｖｎｂ）がＶｂ１の電圧に変化したことにより、薄膜トランジスタ（Ｔ６ｂ）がオンとなり、ノードＤの電圧（Ｖｎｄ）が、薄膜トランジスタ（Ｔ１１）を介してＶＧＬにリセットされる（図６参照）。この状態で、ノードＦの電圧（Ｖｎｆ）が、ほぼＶＧＨの電圧となると、ノードＤの電圧（Ｖｎｄ）が、Ｖｄ１の電圧になり、さらに、容量素子（ＣＳ１ｂ）によるブートストラップ効果により、ノードＢの電圧（Ｖｎｂ）は、ＶＧＨの電圧以上のＶｂ２の電圧となる。これにより、薄膜トランジスタ（Ｔ９ｂ）が充分オンとなり、ｎ番目の対向電極（ＣＬ）に負極性の対向電圧（ＶＣＯＭＬ）が出力される。
また、（Ｇｎ−１）番目の選択走査信号がＨレベルの期間に、ノードＡの電圧（Ｖｎａ）はＶＧＬの電圧を維持しているので、薄膜トランジスタ（Ｔ６）がオフとなる。この状態で、ノードＦの電圧（Ｖｎｆ）が、ほぼＶＧＨの電圧となっても、ノードＡの電圧（Ｖｎ
ａ）は、ＶＧＬの電圧となっている。したがって、薄膜トランジスタ（Ｔ９）がオフ状態を維持する。
【００２４】
なお、薄膜トランジスタ（Ｔ５）は、ノードＡの電圧（Ｖｎａ）が、ＶＧＨの電圧以上のＶａ２の電圧となった場合に、薄膜トランジスタ（Ｔ２）の第２電極の電圧が、（ＶＧＨ−Ｖｔｈ）（Ｖｔｈは、薄膜トランジスタ（Ｔ５）のしきい値電圧）を超える電圧にならないようにするためのものであり、必ずしも必要とされるものでもない。薄膜トランジスタ（Ｔ５ｂ）と、薄膜トランジスタ（Ｔ１２）も同様である。
本実施例のように、シフトクロック（ＧＣＫ１，ＧＣＫ２）（換言すれば、選択走査信号）と交流化信号（Ｍ）との間、およびシフトクロック（ＧＣＫ１，ＧＣＫ２）と反転交流化信号（ＭＢ）との間に、（Ｔｍｓ）の位相差と、（Ｔｍｈ）の位相差があると、交流化信号（Ｍ）と反転交流化信号（ＭＢ）を取り込むための薄膜トランジスタ（図３のＴ１、Ｔ１ｂ）や、Ａ〜Ｄのノード電圧（Ｖｎａ〜Ｖｎｄ）を、ＶＧＬの電圧にリセットするための薄膜トランジスタ（図３のＴ４、Ｔ４ｂ、Ｔ８、Ｔ８ｂ）を削除できるため、回路面積を小さくすることが可能となる。
図９に、図５に示す基本回路をコモンドライバに適用した回路を示す。
図９に示す基本回路は、図５のＴ２、Ｔ２ｂ、Ｔ３、Ｔ３ｂ、Ｔ６、Ｔ６ｂ、Ｔ１１、Ｔ１１ｂ、Ｔ１３の各薄膜トランジスタが、それぞれゲートに同一の電圧が入力される直列接続の２個の薄膜トランジスタで構成されている点と、図５のＴ１０の薄膜トランジスタが、それぞれゲートにＧｎ番目の選択走査信号が入力される直列接続の２個の薄膜トランジスタで構成されている点で、図５に示す基本回路と相違する。
図９に示すように、それぞれゲートに同一の電圧が入力される直列接続の２個の薄膜トランジスタで構成することにより、リーク電流を減少させることができる。
【００２５】
[実施例２]
図７は、本発明の実施例２のコモンドライバ（３００Ｌ，３００Ｒ）のｎ（１≦ｎ≦Ｍ）番目の基本回路の回路構成を示す回路図である。
図５に示す回路と相違する点は、ノードＣの電圧（Ｖｎｃ）と、ノードＤの電圧（Ｖｎｄ）をＶＧＬの電圧にリセットするための薄膜トランジスタ（Ｔ８，Ｔ８ｂ）を追加した点である。
この薄膜トランジスタ（Ｔ８，Ｔ８ｂ）は、ノードＣの電圧（Ｖｎｃ）と、ノードＤの電圧（Ｖｎｄ）が、ＶＧＬの電圧より低くなるのを防止することを目的としている。
図８は、図７に示す基本回路の動作を説明するためのタイミングチャートである。図８に示すタイミングチャートは、（Ｇ−１）番目の選択走査信号がＨレベルになった時点でノードＣの電圧（Ｖｎｃ）が直ぐにＶｃ１の電圧になり、ノードＤの電圧（Ｖｎｄ）が直ぐにＶｄ１の電圧となっている以外は、図６に示すタイミングチャートと同じであるので、再度の説明は省略する。
図１０は、図７に示す基本回路をコモンドライバに適用した回路を示す。
図１０に示す基本回路は、図７のＴ２、Ｔ２ｂ、Ｔ３、Ｔ３ｂ、Ｔ６、Ｔ６ｂ、Ｔ８、Ｔ８ｂ、Ｔ１１、Ｔ１１ｂ、Ｔ１３の各薄膜トランジスタが、それぞれゲートに同一の電圧が入力される直列接続の２個の薄膜トランジスタで構成されている点と、図７のＴ１０の薄膜トランジスタが、それぞれゲートにＧｎ番目の選択走査信号が入力される直列接続の２個の薄膜トランジスタで構成されている点で、図７に示す基本回路と相違する。
【００２６】
以上説明したように、本実施例では、各画素の対向電極（ＣＬ）を表示ライン毎に分割し、この対向電極（ＣＬ）を表示ライン毎に設けた対向電極駆動回路で駆動する分割対向電極駆動方式において、選択走査信号（Ｇ）と交流化信号（Ｍ）との間、および、選択走査信号（Ｇ）と反転交流化信号（ＭＢ）との間に、（Ｔｍｓ）の位相差と（Ｔｍｈ）の位相差を設けたことを特徴とする。
これにより、専用のリセット用信号が不要となり、リセット用の薄膜トランジスタを削除することが可能となるので、対向電極駆動回路の回路面積を縮小することが可能となる。その結果として、液晶表示装置の液晶表示パネルの額縁寸法を小さくすることが可能となる。
また、本実施例の薄膜トランジスタは、半導体層がポリシリコン（多結晶シリコン）層で構成されるｐｏｉｙ−Ｓｉ薄膜トランジスタで構成される。
一般に、ポリシリコン層は、アモルファスシリコン層にレーザ光を照射し、加熱することにより製作される。そのため、ｐｏｉｙ−Ｓｉ薄膜トランジスタは、特性のバラツキが大きく、図３に示す従来の基本回路のように、薄膜トランジスタの素子数が多いと、１個の薄膜トランジスタの特性バラツキにより、回路全体が製品不良となる確率が大きいが、本実施例の基本回路のように、薄膜トランジスタの素子数が少ないと、１個の薄膜トランジスタの特性バラツキにより、回路全体が製品不良となる確率が小さくなるので、本実施例では、コストを低減することが可能となる。
【００２７】
なお、前述の説明では、液晶表示装置の交流化駆動方式として、画素に書き込まれる映像電圧の極性が、１表示ライン毎に異なる１ライン毎反転駆動法の場合について説明したが、例えば、交流化信号（Ｍ）と反転交流化信号（ＭＢ）として、図１１（ａ）に示す信号を採用することにより、画素に書き込まれる映像電圧の極性がｋ（図１１（ａ）ではｋ＝２）表示ライン毎に異なるｋライン毎反転駆動法とすることも可能である。さらに、交流化信号（Ｍ）と反転交流化信号（ＭＢ）として、図１１（ｂ）に示す信号を採用することにより、画素に書き込まれる映像電圧の極性が１フレーム毎に異なる１フレーム反転駆動法とすることも可能である。
また、前述の説明では、ｎ型の薄膜トランジスタを使用する場合について説明したが、ｐ型の薄膜トランジスタを使用することも可能である。但し、ｐ型の薄膜トランジスタを使用する場合は、信号のＨレベルとＬレベル、各基準電圧の電圧レベルは、ｎ型の薄膜トランジスタを使用する場合に対して反転する必要があることはいうまでもない。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００２８】
１００  表示部
２００Ｌ，２００Ｒ  ゲートドライバ
３００Ｌ，３００Ｒ  コモンドライバ
４００  ドレインドライバ
ＧＬ  走査線（ゲート線ともいう）
ＤＬ  映像線（ソース線、またはドレイン線ともいう）
ＣＬ  対向電極
ＰＸ  画素電極
Ｐ１１〜Ｐ１４，Ｐ２１〜Ｐ２４  画素  
ＴＦＴ，Ｔ１，Ｔ１ｂ，Ｔ２，Ｔ２ｂ，Ｔ３，Ｔ３ｂ，Ｔ４，Ｔ４ｂ，Ｔ５，Ｔ５ｂ，Ｔ６，Ｔ６ｂ，Ｔ７，Ｔ７ｂ，Ｔ８，Ｔ８ｂ，Ｔ９，Ｔ９ｂ，Ｔ１０，Ｔ１１，Ｔ１２，Ｔ１３  薄膜トランジスタ
ＣＳ１，ＣＳ１ｂ，ＣＳ２  容量素子
Ｃａｄｄ  保持容量
【図１】
2011145474.tif 000003
【図２】
2011145474.tif 000004
【図３】
2011145474.tif 000005
【図４】
2011145474.tif 000006
【図５】
2011145474.tif 000007
【図６】
2011145474.tif 000008
【図７】
2011145474.tif 000009
【図８】
2011145474.tif 000010
【図９】
2011145474.tif 000011
【図１０】
2011145474.tif 000012
【図１１】
2011145474.tif 000013