(57)【要約】【課題】簡単なデューティサイクル制御と、広い周波数レンジと、簡単な周波数調整構成と、低消費電力を備え、集積回路に組み込まれ、且つ、その集積回路を複雑にすることのない多相出力を有する可変周波数多相発振器を提供する装置および方法を提供すること。【解決手段】多相信号を供給するための可変周波数多相発振器が開示される。この可変周波数多相発振器は、相関器、複数の遅延セル、およびＮＯＲ回路を備える。上記相関器のそれぞれは、電流供給部、キャパシタ、コンパレータ、スイッチ、及び論理ユニットを備える。上記複数の遅延セルは、大きな周波数レンジの範囲内で相が相関性を有する多相信号を発生させる。上記多相信号の周波数とデューティサイクルは調整可能である。【選択図】図１
2011135617.tif 000002
【特許請求の範囲】
【請求項１】
多相信号を発生させるための可変周波数多相発振器であって、
外部ソースから制御信号を入力して閾値電圧を発生させる相関器と、
互いに直列に接続され、それぞれが、前記外部ソースから前記制御信号を入力し、前記相関器から前記閾値電圧を入力して、一つの多相信号を発生させる複数の遅延セルと、
前記複数の遅延セルから複数の多相信号を入力し、そして前記複数の遅延セルのうちの一つへの出力信号を発生させるＮＯＲ回路と、
を備えた可変周波数多相発振器。
【請求項２】
前記相関器は、
ソース電流を供給する電流供給部と、
前記電流供給部から前記ソース電流を入力してミラー電流を発生させるカレントミラー部と、
前記カレントミラー部に接続され、リファレンス電圧と前記ミラー電流を入力して前記閾値電圧を発生させる抵抗と、
を備えた請求項１記載の可変周波数多相発振器。
【請求項３】
前記遅延セルのそれぞれは、
充電電流を供給する電流供給部と、
前記電流供給部に接続されたキャパシタと、
前記電流供給部および前記キャパシタに接続され、デジタル信号を発生させるコンパレータと、
前記キャパシタと並列接続されたスイッチと、
論理ユニットと、を備え、
前記論理ユニットは、
前記コンパレータから前記デジタル信号を入力する第１の入力端子と、
前記遅延セルの入力端子としての第２の入力端子と、
多相信号の一つを供給する第１の出力端子と、
前記スイッチに制御信号を供給する第２の出力端子と、
を備えた請求項１記載の可変周波数多相発振器。
【請求項４】
前記スイッチは、前記論理ユニットの前記第２の出力端子からの前記制御信号がローであるときにターンオフし、前記キャパシタは、前記スイッチがターンオフされたときに、前記電流供給部からの前記充電電流によって充電される請求項３記載の可変周波数多相発振器。
【請求項５】
前記スイッチは、前記論理ユニットの前記第２の出力端子からの前記制御信号がハイであるときにターンオンする請求項３記載の可変周波数多相発振器。
【請求項６】
前記論理ユニットは、ＲＳフリップフロップである請求項３記載の可変周波数多相発振器。
【請求項７】
多相信号を発生させるための可変周波数多相発振器であって、
外部ソースから入力信号を入力して複数の制御信号を発生させるための制御ユニットと、
前記制御ユニットから前記複数の制御信号を入力して複数の閾値電圧を発生させるための複数の相関器と、
互いに直列接続され、それぞれが、前記複数の相関器の一つを並列接続され、前記制御ユニットからの前記複数の制御信号の一つと前記複数の閾値電圧の一つとを入力して前記多相信号の一つを発生させる複数の遅延セルと、
前記複数の遅延セルから前記多相信号を入力して前期複数の遅延セルの一つへの出力信号を発生させるＮＯＲ回路と、
を備えた可変周波数多相発振器。
【請求項８】
前記相関器のそれぞれは、
ソース電流を供給する電流供給部と、
前記電流供給部から前記ソース電流を入力してミラー電流を発生させるカレントミラー部と、
前記カレントミラー部に接続され、リファレンス電圧と前記ミラー電流を入力して前記複数の閾値電圧の一つを発生させる抵抗と、
を備えた請求項７記載の可変周波数多相発振器。
【請求項９】
前記遅延セルのそれぞれは、
充電電流を供給する電流供給部と、
前記電流供給部に接続されたキャパシタと、
前記電流供給部および前記キャパシタに接続され、デジタル信号を発生させるコンパレータと、
前記キャパシタと並列接続されたスイッチと、
論理ユニットと、を備え、
前記論理ユニットは、
前記コンパレータから前記デジタル信号を入力する第１の入力端子と、
前記遅延セルの入力端子としての第２の入力端子と、
多相信号の一つを供給する第１の出力端子と、
前記スイッチに制御信号を供給する第２の出力端子と、
を備えた請求項７記載の可変周波数多相発振器。
【請求項１０】
前記スイッチは、前記論理ユニットの前記第２の出力端子からの前記制御信号がローであるときにターンオフし、前記キャパシタは、前記スイッチがターンオフされたときに、前記電流供給部からの前記充電電流によって充電される請求項９記載の可変周波数多相発振器。
【請求項１１】
前記スイッチは、前記論理ユニットの前記第２の出力端子からの前記制御信号がハイであるときにターンオンする請求項９記載の可変周波数多相発振器。
【請求項１２】
前記論理ユニットは、ＲＳフリップフロップである請求項９記載の可変周波数多相発振器。
【請求項１３】
多相信号を発生させるための方法であって、
（ａ）電流制御信号を入力し、
（ｂ）各遅延セルで前記電流制御信号に基づき閾値電圧を発生させ、
（ｃ）各遅延セルで前記電流制御信号および前記閾値電圧に基づき前記多相信号を発生させ、
（ｄ）ＮＯＲ回路で前記多相信号を演算し、
（ｅ）前記ＮＯＲ回路でデジタル信号を発生させ、
（ｆ）前記デジタル信号がハイであれば、前記ステップ（ｃ）から（ｅ）を繰り返す方法。
【請求項１４】
前記ステップ（ｂ）は、
外部ソースからの前記電流制御信号に基づきソース電流を発生させ、
カレントミラー部で前記ソース電流に基づきミラー電流を発生させ、
外部エレメントからリファレンス電圧を入力し、
前記リファレンス電圧および前記ミラー電流に基づき前記閾値電圧を発生させる請求項１３記載の方法。
【請求項１５】
前記ステップ（ｃ）は、
キャパシタで電圧信号を発生させ、
前記電圧信号と前記閾値電圧とを比較し、
前記電圧信号と前記閾値電圧との間の比較に基づきデジタル信号を発生させ、
ＲＳフリップフロップで前記デジタル信号と入力信号とを取得し、
前記デジタル信号および前記入力信号の制御の下、前記多相信号の一つとスイッチ制御信号を発生させる請求項１３記載の方法。
【請求項１６】
前記電圧信号を発生させるステップは、更に、
前記電流制御信号に基づき充電電流を発生させ、
前記スイッチ制御信号がローであるときに前記スイッチをターンオフさせ、
前記スイッチがターンオフされたときに前記充電電流によってキャパシタを充電し、該キャパシタでの前記電圧信号を更新し、
前記スイッチ制御信号がハイであるときにスイッチをターンオンさせ、
前記スイッチがターンオンされたときに前記キャパシタを放電して、該キャパシタでの前記電圧信号を更新する請求項１５記載の方法。
【請求項１７】
前記ステップ（ｅ）は、
前記多相信号の一つがハイであるときに論理０を発生させ、前記多相信号の全てがローであるときに論理１を発生させる請求項１３記載の方法。
【請求項１８】
電源管理ユニット（ＰＭＵ）と、
複数のＤＣ／ＤＣコンバータと、
を備え、
前記電源管理ユニットは、
多相信号を供給するための可変周波数多相発振器と、
複数のコントローラと、
を備え、
前記可変周波数多相発振器は、
ソースから制御信号を入力して閾値電圧を発生させる相関器と、
互いに直列接続され、それぞれが、前記ソースから前記制御信号を入力し、前記相関器から前記閾値電圧を入力して、前記多相信号の一つを発生させる複数の遅延セルと、
前記複数の遅延セルから前記多相信号を入力して前記複数の遅延セルの一つへの出力信号を発生させるＮＯＲ回路と、
を備え、
前記複数のコントローラのそれぞれは前記多相信号の一つを入力し、
前記複数のＤＣ／ＤＣコンバータのそれぞれは、前記複数のコントローラの一つによって制御される装置。
【請求項１９】
前記相関器は、
ソース電流を供給する電流供給部と、
前記電流供給部から前記ソース電流を入力してミラー電流を発生させるカレントミラー部と、
前記カレントミラー部に接続され、リファレンス電圧と前記ミラー電流を入力して前記閾値電圧を発生させる抵抗と、
を備えた請求項１８記載の装置。
【請求項２０】
前記遅延セルのそれぞれは、
充電電流を供給する電流供給部と、
前記電流供給部に接続されたキャパシタと、
前記電流供給部および前記キャパシタに接続され、デジタル信号を発生させるコンパレータと、
前記キャパシタと並列接続されたスイッチと、
論理ユニットと、を備え、
前記論理ユニットは、
前記コンパレータから前記デジタル信号を入力する第１の入力端子と、
前記遅延セルの入力端子としての第２の入力端子と、
多相信号の一つを供給する第１の出力端子と、
前記スイッチに制御信号を供給する第２の出力端子と、
を備えた請求項１８記載の装置。
【請求項２１】
前記スイッチは、前記論理ユニットの前記第２の出力端子からの前記制御信号がローであるときにターンオフし、前記キャパシタは、前記スイッチがターンオフされたときに、前記電流供給部からの前記充電電流によって充電される請求項２０記載の装置。
【請求項２２】
前記スイッチは、前記論理ユニットの前記第２の出力端子からの前記制御信号がハイであるときにターンオンする請求項２０記載の装置。
【請求項２３】
前記論理ユニットは、ＲＳフリップフロップである請求項２０記載の装置。
【請求項２４】
無線通信ネットワークを介して基地局と通信可能な無線通信装置であって、
コントローラと、
前記コントローラの制御の下でアンテナを介して前記基地局と通信するトランシーバと、
ユーザーからオーディオ及びビデオデータを受信して、前記オーディオ及びビデオデータを前記ユーザーに対して表示することが可能なユーザーインターフェイスと、
前記オーディオ及びビデオデータを格納することが可能な記憶ユニットと、
前記コントローラ、前記トランシーバ、前記ユーザーインターフェイス、および前記憶ユニットに電力を供給する電源ユニットと、
を備え、
前記電源ユニットは、可変周波数多相発振器を備え、
前記可変周波数多相発振器は、
ソースから制御信号を入力して閾値電圧を発生させることが可能な相関器と、
互いに直列に接続され、それぞれが、前記ソースから前記制御信号を入力し、前記相関器から前記閾値電圧を入力して、前記多相信号の一つを発生させることが可能な複数の遅延セルと、
前記複数の遅延セルから前記多相信号を入力して、前記複数の遅延セルの一つへの出力信号を発生させることが可能なＮＯＲ回路と、
を備えた無線通信装置。
【請求項２５】
前記相関器は、
ソース電流を供給する電流供給部と、
前記電流供給部から前記ソース電流を入力してミラー電流を発生させるカレントミラー部と、
前記カレントミラー部に接続され、リファレンス電圧と前記ミラー電流を入力して前記閾値電圧を発生させる抵抗と、
を備えた請求項２４記載の無線通信装置。
【請求項２６】
前記遅延セルのそれぞれは、
充電電流を供給する電流供給部と、
前記電流供給部に接続されたキャパシタと、
前記電流供給部および前記キャパシタに接続され、デジタル信号を発生させるコンパレータと、
前記キャパシタと並列接続されたスイッチと、
論理ユニットと、を備え、
前記論理ユニットは、
前記コンパレータから前記デジタル信号を入力する第１の入力端子と、
前記遅延セルの入力端子としての第２の入力端子と、
多相信号の一つを供給する第１の出力端子と、
前記スイッチに制御信号を供給する第２の出力端子と、
を備えた請求項２４記載の無線通信装置。
【請求項２７】
前記スイッチは、前記論理ユニットの前記第２の出力端子からの前記制御信号がローであるときにターンオフし、前記キャパシタは、前記スイッチがターンオフされたときに、前記電流供給部からの前記充電電流によって充電される請求項２６記載の無線通信装置。
【請求項２８】
前記スイッチは、前記論理ユニットの前記第２の出力端子からの前記制御信号がハイであるときにターンオンする請求項２６記載の無線通信装置。
【請求項２９】
前記論理ユニットは、ＲＳフリップフロップである請求項２６記載の無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
１．発明の技術分野
【０００２】
本発明は、電源管理(power management)に関し、特に、電源管理のための多相発振器に関する。
【０００３】
本出願は、多相発振器と題されて２００６年６月３０日に出願されたシリアル番号６０／８１８０５５の米国仮出願の利益を主張するものであり、その明細書は、そっくりそのまま参照することにより本明細書に組み込まれる。
【背景技術】
【０００４】
２．関連技術の説明
【０００５】
今や、現代社会において、可変周波数多相発振器(variable frequency multi-phase oscillators)の性能と利用が拡大するにつれて、このような可変周波数多相発振器がますます一般的になりつつある。可変周波数多相発振器は、種々の電源管理ユニットにおいて広く使用することができる。ＰＭＵにおいて使用される場合、可変周波数多相発振器は、他のコンポーネントを駆動するための複雑なクロック信号を生成することができる。換言すれば、可変周波数多相発振器は、例えばＤＣ／ＤＣコンバータなど、複数のコンポーネントに複数の相（多相）の信号を供給することができる。使用においては、可変周波数多相発振器に接続された複数のコンポーネントを同期させるために、この可変周波数多相発振器は多相信号を供給する必要がある。通常、発振器は、その周波数を決定するために、内部インダクタ、抵抗、容量、および他の必要な素子を用いる。
【０００６】
例えば、ＰＭＵ(Power Management Unit)に適用する場合、可変周波数多相発振器は、調整可能(tunable)であることが必要とされ、即ち、それらの出力周波数は、通常は電圧である制御入力の関数である。例えば、電圧制御発振器(voltage-controlled oscillator)は、その出力周波数がその入力制御電圧の関数である回路である。可変周波数多相発振器の出力周波数は、また、幾つかの内部コンポーネントの固有の遅延に影響される。
【０００７】
通常、携帯電子機器は、普通はバッテリであるところの単一の電力供給装置（即ち電源）とは異なる電源電圧を供給する高性能な電源管理に大きく依存している。上述したような各ＤＣ／ＤＣコンバータチャンネルは、相信号（ＴON）の各周期の最初の期間(time interval)の間に増加する一方で相信号（ＴOFF）の各周期の２番目の期間の間に減少またはゼロに低下する不同の電流を有する。供給電流の配分を改善するためには、各ＤＣ／ＤＣ変換サイクルは異なる時期に開始しなければならない。広範な応用に対応するためには、ＰＭＵは、異なる周波数で動作可能でなければならず、従って可変周波数多相発振器の使用を強要する。
【０００８】
上述の同期を達成するために、多相信号を調整して異なる要求に応じた所望の相の相関性(phase correlation)を得るのに種々の測定がなされる。従って、ＤＣ／ＤＣコンバータは、ノイズを低減させ、入力フィルタリング状態を緩和し、そして不要な突入電流を避けるために、位相をずらして動作することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
多相信号を生成するために使用される従来方法は、特定の同期クロック周波数よりもＮ倍高い（即ち、非常に高い）周波数のマスタークロックを使用することである。この方法は、低い周波数の信号に対して小さなデューティサイクルを達成するために、非常に高い周波数のマスタークロックを課す。高い周波数の発振器を使用することは、電力消費が大きくなることと、周波数の調整が困難になることを意味する。また、この方法は、複雑な位相調整と、仮想的に不可能な個々のデューティサイクルの設計と、そしてスケーリングできない回路設計を招く。
【００１０】
従って、簡単なデューティサイクル制御と、広い周波数レンジと、簡単な周波数調整構成と、低消費電力を備え、集積回路に組み込まれ、且つ、その集積回路を複雑にすることのない多相出力を有する可変周波数多相発振器を提供する装置および方法が要請される。本発明は、主として、このような装置および方法を指向するものである。
【課題を解決するための手段】
【００１１】
一実施形態において、多相信号を発生させるための可変周波数多相発振器が開示される。本可変周波数多相発振器は、相関器(correlator)、複数の遅延セル、およびＮＯＲ回路を備える。上記相関器は、外部ソースから制御信号を入力して閾値電圧を発生させる。上記複数の遅延セルは、互いに直列に接続される。各遅延セルは、上記外部ソースから上記制御信号を入力し、上記相関器から上記閾値電圧を入力して、一つの多相信号を発生させる。上記ＮＯＲ回路は、上記複数の遅延セルから複数の多相信号を入力し、そして上記複数の遅延セルのうちの一つへの出力信号を発生させる。
【００１２】
更に他の実施形態では、多相信号を発生させるための可変周波数多相発振器が開示される。上記可変周波数多相発振器は、制御ユニット、複数の相関器、複数の遅延セル、およびＮＯＲ回路を備える。上記制御ユニットは、外部ソースから入力信号を入力して複数の制御信号を発生させる。上記複数の相関器は、上記制御ユニットから上記複数の制御信号を入力して複数の閾値電圧を発生させる。上記複数の遅延セルは互いに直列に接続される。各遅延セルは、上記複数の相関器の一つと並列に接続され、上記制御ユニットから上記複数の制御信号を入力し、上記複数の閾値電圧の一つを入力し、そして上記多相信号の一つを発生させる。上記ＮＯＲ回路は、上記複数の遅延セルから上記多相信号を入力し、そして上記複数の遅延セルの一つへの出力信号を発生させる。
【００１３】
更に他の実施形態では、多相信号を発生させるための方法が開示される。上記方法は、（ａ）電流制御信号を入力するステップと、（ｂ）上記電流制御信号に従って各遅延セルで閾値電圧を発生させるステップと、（ｃ）各遅延セルで上記閾値電圧および上記電流制御信号に基づき上記多相信号を発生させるステップと、（ｄ）ＮＯＲ回路で上記多相信号を演算するステップと、（ｅ）上記ＮＯＲ回路でデジタル信号を発生させるステップと、（ｆ）上記デジタル信号がハイである場合、ステップ（ｃ）−（ｅ）を繰り返すステップとを含む。
【００１４】
更に他の実施形態では、装置が開示される。上記装置は、ＰＭＵと複数のＤＣ／ＤＣコンバータを備える。上記ＰＭＵは、可変周波数多相発振器と複数のコントローラを備える。上記可変周波数多相発振器は、相関器、複数の遅延セル、およびＮＯＲ回路を備える。上記相関器は、ソースから制御信号を入力して閾値電圧を発生させる。上記複数の遅延セルは、互いに直列に接続される。各遅延セルは、上記ソースから上記制御信号を入力し、上記相関器から上記閾値電圧を入力して、上記多相信号の一つを発生させる。上記ＮＯＲ回路は、上記複数の遅延セルから上記多相信号を入力して、上記複数の遅延セルの一つへの出力信号を発生させる。各コントローラは、上記多相信号の一つを入力する。各ＤＣ／ＤＣコンバータは、上記複数のコントローラの一つによって制御される。
【００１５】
更に他の実施形態では、無線通信ネットワークを介して基地局と通信可能な無線通信装置が開示される。上記無線通信装置は、コントローラ、トランシーバ、ユーザーインターフェイス、記憶ユニット、および電源ユニットを備える。上記トランシーバは、上記コントローラの制御の下でアンテナを介して上記基地局と通信する。上記ユーザーインターフェイスは、ユーザーからオーディオ及びビデオデータを受信して、上記オーディオ及びビデオデータを上記ユーザーに対して表示することが可能である。上記記憶ユニットは、上記オーディオ及びビデオデータを格納することが可能である。上記電源ユニットは、上記コントローラ、上記トランシーバ、上記ユーザーインターフェイス、および上記記憶ユニットに電力を供給する。上記電源ユニットは、可変周波数多相発振器を備える。上記可変周波数多相発振器は、相関器、複数の遅延セル、およびＮＯＲ回路を備える。上記相関器は、ソースから制御信号を入力して閾値電圧を発生させることが可能である。上記複数の遅延セルは、互いに直列に接続される。各遅延セルは、上記ソースから上記制御信号を入力し、上記相関器から上記閾値電圧を入力して、上記多相信号の一つを発生させることが可能である。上記ＮＯＲ回路は、上記複数の遅延セルから上記多相信号を入力して、上記複数の遅延セルの一つへの出力信号を発生させることが可能である。
【００１６】
本発明の利点は、その典型的な次の実施形態の詳細な説明から明らかとなり、その説明は、次の添付の図面とともに考慮されるべきである。
【図面の簡単な説明】
【００１７】
【図１】本発明による一定のデューティサイクルを有する典型的な可変周波数多相発振器のブロック図である。
【図２】本発明による可変デューティサイクルを有する他の典型的な可変周波数多相発振器のブロック図である。
【図３】図１および図２における発振器の一つの電流−閾値相関器の回路図である。
【図４】図１における発振器の一つの遅延セルの回路図である。
【図５】図１における可変周波数多相発振器の位相波形を示す図である。
【図６】図２における可変周波数多相発振器の位相波形を示す図である。
【図７】可変周波数多相発振器を備えた応用システムのブロック図である。
【図８】可変周波数多相発振器が設けられた電源ユニットを備えた携帯電話のブロック図である。
【発明を実施するための形態】
【００１８】
本発明は、多相出力が相の相関性(phase correlated)を有する可変周波数多相発振器を提供する。図１は、一定のデューティサイクルを有する典型的な可変周波数多相発振器(variable frequency multi-phase oscillator)のブロック図を示す。可変周波数多相発振器１００は、可変周波数発振器である。本実施形態では、可変周波数多相発振器１００は、主として、電流−閾値相関器１１０と、複数の遅延セル１２０，１２２，１２４，１２６，１２８と、ＮＯＲ回路１３０とから構成される。図１に示される本実施形態は、例示的な目的のためだけのものであるから、概して可変周波数多相発振器１００に組み込まれる幾つかのサブコンポーネント及び／又は周辺コンポーネントは、本明細書では明確のために省略される。加えて、上記遅延セルの個数は、アプリケーションの要件に応じて、任意の個数（２よりも少なくない個数）に変更してもよい。
【００１９】
可変周波数多相発振器１００は、入力ポート１４０と、複数の出力ポート１５０，１５２，１５４，１５６，１５８を備える。入力ポート１４０は、入力信号、例えば外部エレメント（図示なし）からのアナログ信号を入力することができる。このアナログ信号は、電流信号、電圧信号、またはこれらの組み合わせであることができる。アナログ信号の周波数は、可変周波数多相発振器１００のそれよりも極めて低い。このアナログ信号は、可変周波数多相発振器１００の発振周波数を制御するために、電流−閾値相関器１１０および複数の遅延セル１２０，１２２，１２４，１２６，１２８に供給される。可変周波数多相発振器１００の発振周波数は、また、上述の遅延セルの総数で決定される。
【００２０】
電流−閾値相関器１１０は、上記アナログ信号を入力して閾値電圧を発生させることができる。そして、上記閾値電圧は、複数の遅延セル１２０，１２２，１２４，１２６，１２８に供給される。上記アナログ信号および上記閾値電圧に制御されて、上記複数の遅延セル１２０，１２２，１２４，１２６，１２８は多相信号(multi-phase signals)を生成する。
【００２１】
遅延セル１２０は、電流制御端子、閾値制御端子、入力端子、および出力端子を備えている。複数の遅延セル１２０，１２２，１２４，１２６，１２８は、電流制御型の遅延セルであり、リングオシレータ構造を形成している。遅延セル１２０の出力端子は、ネガティブ・エッジ・ディテクタを介して遅延セル１２２の入力端子に接続される。同様に、遅延セル１２２の出力端子は、ネガティブ・エッジ・ディテクタを介して遅延セル１２４の入力端子に接続される。同様に、遅延セル１２６の出力端子は、ネガティブ・エッジ・ディテクタを介して遅延セル１２８の入力端子に接続される。従って、複数の遅延セル１２０，１２２，１２４，１２６，１２８はカスケード接続されている。
【００２２】
遅延セル１２０は、電流制御端子で上記アナログ信号を入力し、閾値制御端子で上記閾値電圧を入力する。また、遅延セル１２０は、その入力端子でＮＯＲ回路１３０の出力信号を入力する。上記アナログ信号及び上記閾値電圧の制御の下、遅延セル１２０は、出力端子１５０に相信号（即ち、クロック信号）を発生させる。加えて、上記相信号のデューティサイクルは、上記アナログ信号及び／又は電流−閾値相関器１１０と遅延セル１２０の内部パラメータが変化したときに変わる。また、可変周波数多相発振器１００の発振周波数は、上記アナログ信号、電流−閾値相関器１１０の内部パラメータ、及び／又は、複数の遅延セル１２０，１２２，１２４，１２６，１２８の内部パラメータを調整することにより可変である。動作においては、以下に詳細に説明するように、出力端子１５０での相信号（クロック信号）は、ローに低下し、出力端子１５２での相信号はハイになり、といったようにして遅延セル１２８に至るまで同様に繰り返される。
【００２３】
本実施形態では、入力ポート１４０からのアナログ信号は、可変周波数多相発振器１００によって発生される多相信号の周波数およびデューティを制御するための電流であることができる。また、この電流は、遅延セル１２０に備えられるキャパシタを充電するために使用されることができる。上記キャパシタを充電するのに必要な時間は、遅延セル１２０の遅延として定義される。遅延セル１２０は、その入力信号を比較することが可能な内部コンパレータを備える。このような比較は、コンパレータの固有遅延をもたらす。このコンパレータの固有遅延を補償して遅延セル１２０の遅延と上記電流との間の望ましい関係を維持するために、電流−閾値相関器１１０によって発生された上記閾値電圧は、以下に詳細に説明するように自動的に調整される。
【００２４】
図１において、他の遅延セル１２２，１２４，１２６，１２８は、遅延セル１２０と同一に構成され、従って同様の点、例えばファンクションに関する繰り返しの説明は、更なる明確のために省略する。
【００２５】
本実施形態では、ＮＯＲ回路１３０はＮＯＲゲートである。ＮＯＲゲート１３０は、複数の相信号、即ち複数の遅延セル１２０，１２２，１２４，１２６，１２８からの多相信号を入力する。これらの多相信号は、ＮＯＲゲート１３０によってＮＯＲ演算される。上述の遅延セルによって供給される相信号（クロック信号）は、一つずつ順次的に活性化される。上記相信号のタイミングの全てがゼロに低下すると、新たなサイクルが開始される。
【００２６】
図２は、デューティサイクルが可変の他の典型的な可変周波数多相発振器２００のブロック図である。この可変周波数多相発振器２００は、主として、制御ユニット２１０、複数の電流−閾値相関器１１０，１１２，１１４，１１６，１１８、複数の遅延セル１２０，１２２，１２４，１２６，１２８、およびＮＯＲ回路１３０から構成される。複数の電流−閾値相関器１１２，１１４，１１６，１１８は、図１の電流−閾値相関器１１０と同一に構成されるので、それらの同様のファンクションの繰り返しの説明は、明確のために省略する。同様に、可変周波数多相発振器２００の他の同様の構成およびファンクションの繰り返しの説明も、更なる明確のために本実施形態では省略する。可変周波数多相発振器２００と１００との違いのみが、以下で詳細に説明される。
【００２７】
制御ユニット２１０は、信号、例えば外部エレメント（図２では示されていない）からのアナログ信号を入力する。このアナログ信号は、電流信号、電圧、またはこれらの組み合わせであることができる。制御ユニット２１０は、このアナログ信号を複数の制御信号に変換し、更に、これを複数の電流−閾値相関器１１０，１１２，１１４，１１６，１１８と複数の遅延セル１２０，１２２，１２４，１２６，１２８に配信することができる。本実施形態では、制御ユニット２１０は、信号変換のファンクションを実施することができる任意の回路接続形態であることができる。本明細書では詳細に説明しないが、制御ユニット２１０は、別のコンポーネントを備えた種々の構成で実施されてもよい。制御ユニット２１０は、上記アナログ信号を本実施形態における電流信号に変換する。当業者であれば、上記電圧信号または上記電流信号と上記電圧信号との組み合わせは、電流−閾値相関器とそれに関連する遅延セルを制御するために使用されることが分かる。この場合、幾つかの回路接続形態が可変周波数多相発振器２００において採用され、それは、本実施形態では明確のために説明しない。
【００２８】
上記複数の制御信号の周波数は、可変周波数多相発振器２００の周波数よりも非常に低い。上記アナログ信号は、可変周波数多相発振器２００の発振周波数を制御するために使用される。加えて、また、可変周波数多相発振器２００の発振周波数は、上述の遅延セルの総数で決定される。
【００２９】
図２において、各遅延セルには、一つの電流−閾値相関器が接続される。例えば、遅延セル１２０は、電流−閾値相関器１１０を備える。同様に、遅延セル１２８は電流−閾値相関器１１８を備える。上述したように、電流−閾値相関器１１０の内部パラメータの変化は、遅延セル１２０によって発生された相信号のデューティサイクルに影響を与え得る。また、遅延セル１２０に入力される制御信号は、出力端子１５０での相信号のデューティサイクルを制御することができる。従って、各相信号のデューティサイクルは、対応する遅延セルに入力される上記制御信号及び上記閾値電圧によって制御される。従って、複数の電流−閾値相関器の構成は、可変周波数多相発振器２００が異なるデューティサイクルを有する多相信号を発生させることを可能とし、ここで、各相信号のデューティサイクルは一定である。多相信号のデューティサイクルの変化は、上記閾値電圧と上記制御信号の調整に依存し、その極めて詳細な説明については後述される。また、可変周波数多相発振器２００の発振周波数は、上記アナログ信号、電流−閾値相関器１００の内部パラメータ、及び／又は、複数の遅延セル１２０，１２２，１２４，１２６，１２８の内部パラメータによって可変である。特定の場合には、可変周波数多相発振器２００の発振周波数は、一定であることができる。
【００３０】
図３は、図１および図２における発振器の一つの電流−閾値相関器の一実施形態３００の回路図を示す。本実施形態では、電流−閾値相関器３００は、電流ジェネレータ３１０、カレントミラー３２０、および抵抗３３０から構成される。電流−閾値相関器３００は、電流制御ポート３０１および閾値生後ポート３０２を備える。電流制御ポート３０１は、電流−閾値相関器３００の入力ポートであり、閾値制御ポート３０２は、電流−閾値相関器３００の出力ポートである。可変周波数多相発振器１００では、電流制御ポート３０１は、外部エレメント（図１では示されていない）からアナログ信号を入力する。図２に示される可変周波数多相発振器２００では、電流制御ポート３０１は、複数の制御信号のうちの一つを入力し、これら複数の制御信号は、また、制御ユニット２１０からのアナログ信号である。
【００３１】
本実施形態では、電流ジェネレータ３１０は、ＰチャネルＭＯＳ（ＰＭＯＳ）トランジスタであることができる。ＰＭＯＳ ３１０は上述のアナログ信号を入力し、それを電流に変換して、この電流をカレントミラー３２０に出力する。カレントミラー３２０は、ＮＭＯＳトランジスタ３２２，３２４から構成される。カレントミラー３２０は、抵抗３３０を流れるミラー電流ＩＭＩＲを発生させる。抵抗３３０には、内部エレメント（図３では示されていない）によって発生されたリファレンス電圧ＶＲＥＦが印加される。電流−閾値相関器３００は、数式（１）で与えられるように、閾値ポート３０２に閾値電圧ＶＴＨＲを出力する。
ＶＴＨＲ＝ＶＲＥＦ−ＩＭＩＲ＊Ｒ          ・・・（１）
ここで、ＶＴＨＲは、閾値制御ポート３０２での閾値電圧であり、ＶＲＥＦはリファレンス電圧であり、ＩＭＩＲは、カレントミラー３２０によって発生されたミラー電流であり、Ｒは抵抗３３０の抵抗値である。
【００３２】
上記閾値電圧は、上記アナログ信号と、電流ジェネレータ３１０、カレントミラー３２０、および抵抗３３０のパラメータに依存する。上記閾値電圧は、電流−閾値相関器３００に含まれる素子のパラメータと上記アナログ信号の変化に伴って変わり得る。換言すると、上記閾値電圧は、多相信号の多様な要件を満たす様々な方法で電流−閾値相関器３００に含まれる素子のパラメータと上記アナログ信号の調整により調整されることができる。
【００３３】
図４は、図１および図２における発振器の一つの遅延セルの一実施形態４００の回路図を示す。遅延セル４００は、電流源４１０、コンパレータ４２０、充放電回路４３０、およびＲＳフリップフロップ４４０から構成される。遅延セル４００は、電流制御ポート４０１、閾値制御ポート４０２、入力ポート４０３、および出力ポート４０４から構成される。電流制御ポート４０１は、可変周波数多相発振器１００における外部エレメントからのアナログ信号、または、可変周波数多相発振器２００における制御ユニット２１０からの複数の制御信号の一つを入力することができ、この複数の制御信号も、可変周波数多相発振器２００においてはアナログ信号である。
【００３４】
本実施形態において、電流源４１０は、ＰＭＯＳトランジスタであることができる。ＰＭＯＳトランジスタ３１０と同様に、図４におけるＰＭＯＳトランジスタ４１０は、上述のアナログ信号を入力して、それを電流に変換する。
【００３５】
充放電回路４３０は、ＰＭＯＳトランジスタ４３２とＮＭＯＳトランジスタ４３４から構成される。ＰＭＯＳトランジスタ４３２は、ＮＭＯＳトランジスタ４３４と並列に接続される。ＰＭＯＳトランジスタ４３２は、その充電時間が遅延セル４００の遅延として定義されるキャパシタとして動作する。ＮＭＯＳトランジスタ４３４は、制御スイッチとしての役割を果たす。ＰＭＯＳトランジスタ４３２（キャパシタ４３２）は、ＮＭＯＳトランジスタ４３４（スイッチ４３４）がターンオフしている或る期間中にＰＭＯＳトランジスタ４１０からの電流（即ち、充電電流）によって充電される。ＰＭＯＳトランジスタ４３２は、ＮＭＯＳトランジスタ４３４がターンオンすると放電される。従って、鋸歯状信号が充放電回路４３０によって発生される。
【００３６】
コンパレータ４２０は、非反転入力端子と反転入力端子を備える。コンパレータ４２０の反転入力端子は、ＰＭＯＳトランジスタ４１０のドレイン端子とＰＭＯＳトランジスタ４３２のゲート端子に接続される。コンパレータ４２０の反転入力端子は、非反転入力端子が、電流−閾値相関器、例えば電流閾値相関器３００から閾値制御ポート４０２で閾値電圧を入力している期間、上記鋸歯状信号を入力する。
【００３７】
コンパレータ４２０は、鋸歯状信号と閾値電圧とを比較した後にデジタル信号を発生させる。上記鋸歯状信号が上記閾値電圧よりも高い場合、コンパレータ４２０は論理０を発生させる。逆に、上記鋸歯状信号が上記閾値電圧よりも低い場合、コンパレータ４２０は論理１を発生させる。
【００３８】
ＲＳフリップフロップ４４０はＮＡＮＤゲート４４２，４４４，４４６から構成される。ＲＳフリップフロップ４４０は、コンパレータ４２０からのデジタル信号と、入力ポート４０３での入力信号とを入力して、出力ポート４０４で相信号を発生させる。また、ＲＳフリップフロップ４４０は、ＮＭＯＳトランジスタ４３４を制御するための制御信号を生成する。ＮＭＯＳトランジスタ４３４のゲート端子が論理０により制御されると、即ち、ＮＡＮＤゲート４４６が論理０を出力すると、ＮＭＯＳトランジスタ４３４はターンオフする。この場合、ＰＭＯＳトランジスタ４３２は、ＰＭＯＳトランジスタ４１０からの充電電流で充電される。ＰＭＯＳトランジスタ４３２が閾値電圧よりも高いレベルに充電されると、コンパレータ４２０は論理０を生成する。この場合、ＮＡＮＤゲート４４２は、入力ポート４０３での入力信号が論理０であれば論理１を発生させ、そして、ＮＡＮＤゲート４４４は論理１を発生させる。
【００３９】
反対に、ＮＡＮＤゲート４４６が論理１を出力すると、ＮＭＯＳトランジスタ４３４はターンオンする。従って、ＰＭＯＳトランジスタ４３２はゼロに放電される。上記の鋸歯状信号が閾値電圧よりも低い場合、コンパレータ４２０は論理１を発生させる。この論理０を入力すると、ＲＳフリップフロップ４４０は、出力ポート４０４に論理０を発生させる。
【００４０】
コンパレータ４２０の内部構成は固有の遅延をもたらす。コンパレータ４２０の上記遅延を補償するために、閾値制御ポート４０２での閾値電圧は、電流と遅延との間の望ましい関係を維持するのに対応して調整される。この調整は、電流制御ポート４０１でのアナログ信号と、図３における電流−閾値相関器３００に含まれるエレメントのパラメータを変更することにより実施される。この補償技法の結果、多相信号は、望ましい関係の位相を有する。
【００４１】
前述したように、キャパシタ４３２を充電するために使用される電流（充電電流）と、コンパレータ４２０の閾値電圧は、上述のアナログ信号に依存する。従って、アナログ信号の周波数は、上記充電電流と、コンパレータ４２０の閾値電圧に影響を与える。換言すると、上記アナログ信号の周波数は、上記充電電流と上記閾値電圧を変更することができる。従って、或る一定の振幅を有する鋸歯状信号は、コンパレータ４２０の非反転端子で得られる。
【００４２】
図５は、図１における可変周波数多相発振器１００の相波形(phase waveform)５００である。相波形(phase waveform)５００は、遅延セル１２０，１２２，１２４，１２６，１２８の出力端子での相信号を表す。プロット５１０,５１２，５１４，５１６，５１８は、それぞれ、出力端子１５０，１５２，１５４，１５６，１５８での相信号である。相信号がハイの期間がタイムスロット(time-slot)である。上記相信号は、上述の遅延セルの全てについて同一のタイムスロットを有し、その時間シフトされたパルスは、同じ可変周波数と一定のデューティサイクルを有する。相信号５１０がローに低下すると、相信号５１２がハイになり、以下、相信号５１８まで同様である。新たなサイクルは、全ての相信号がゼロに低下すると開始する。
【００４３】
図６は、図２における可変周波数多相発振器２００の相波形６００である。相波形６００は、遅延セル１２０，１２２，１２４，１２６，１２８の出力端子での相信号を表す。プロット６１０，６１２，６１４，６１６，６１８は、それぞれ、出力端子１５０，１５２，１５４，１５６，１５８での相信号である。相信号は、上述の遅延セルの全てについて不同のタイムスロットを有し、その時間シフトされたパルスは個別に一定のデューティサイクルを有する。相信号の周波数は可変または一定であり、それは可変周波数多相発振器２００に含まれるエレメントの異なるパラメータに依存する。相信号６１０のタイミングが経過すると、相信号６１２のタイミングが開始し、以下、相信号６１８まで同様である。新たなサイクルは、相信号の全てのタイミングがゼロに低下すると開始する。
【００４４】
図７に移り、図７にはアプリケーションシステム７００が示されている。アプリケーションシステム７００は、ＰＭＵ ７１０、抵抗７１８、複数のＤＣ／ＤＣコンバータ７４０，７４２，７４４，７４６を備える。ＰＭＵ ７１０は、バック(buck)、ブースト(boost)またはバックブーストコンバータのような、異なるタイプのＤＣ／ＤＣコンバータを駆動することが可能である。
【００４５】
ＰＭＵ ７１０は、リファレンス電圧ジェネレータ７１２、コンパレータ７１４、ＰＭＯＳトランジスタ７１６、可変周波数多相発振器７２０、および複数のコントローラ７３０，７３２，７３４，７３６を備える。リファレンス電圧ジェネレータ７１２は、リファレンス電圧を発生させるために使用される。コンパレータ７１４、ＰＭＯＳトランジスタ７１６、および抵抗７１８は、上記リファレンス電圧を電流に変換することができる。可変周波数多相発振器７２０は、ＰＭＯＳトランジスタ７１６からの電流によって制御され、そして複数のコントローラ７３０，７３２，７３４，７３６への複数の多相信号（クロック信号）を発生させる。各コントローラは、上記クロック信号のうちの一つを入力し、複数のＤＣ／ＤＣコンバータのうちの一つを制御する。従って、上記クロック信号は、ＤＣ／ＤＣコンバータを駆動して同期化するために使用することができる。この実施形態では、コントローラ７４０および７４２はバックコンバータであり、コントローラ７４４はバックブーストコンバータであり、コントローラ７４６はブーストコンバータである。複数のＤＣ／ＤＣコンバータは、外部のエレメントを駆動するための望ましいＤＣ出力信号を供給することができる。当業者であれば、図７におけるＤＣ／ＤＣコンバータのタイプは例示目的のためだけのものであり、他のタイプのＤＣ／ＤＣコンバータも使用できることが分かる。可変周波数多相発振器７００は、上述の構成によって実施され、その説明は、明確のために本明細書では省略される。
【００４６】
図８は、可変周波数多相発振器を備えた電源ユニットを有する携帯電話(cell phone)８００を示す。携帯電話８００は、主として、トランシーバ８１０、コントローラ８２０、ユーザーインターフェイス８３０、記憶ユニット８４０、及び電源ユニット８５０を備える。トランシーバ８１０は、無線通信により基地局と通信することができ、例えば、アンテナを介した無線ネットワークからオーディオ及びビデオデータを受信／送信することができる。コントローラ８２０により制御されて、無線信号を反映するデータは記憶ユニット８４０に格納されることができる。ユーザーインターフェイス８３０は、ユーザーによるオーディオ及びビデオデータの受信および送信を可能とするスピーカ、マイクロホン、及び表示ユニットを制御する。電源ユニット８５０は、携帯電話８００に給電するものであり、そして可変周波数多相発振器８６０を更に備える。可変周波数多相発振器８６０は、上述の技法および構成によって実施されることができる。可変周波数多相発振器８６０は、携帯電話８００の要求に応じて望ましい相信号を発生させることができる。また、図８に提示されたアーキテクチャは、無線通信コンポーネントを備えたＰＤＡ(Personal Digital Assistant)のような他の無線通信装置に適用することもできる。
【００４７】
動作において、可変周波数多相発振器１００は、アナログ信号を入力して、外部のＤＣ／ＤＣコンバータを同期化するための広い周波数レンジ内で多相信号（相が相関性を有するクロック信号）を発生させる。可変周波数多相発振器１００に含まれる必要エレメントのパラメータと、上記アナログ信号によって供給される電流及び／又は電圧とを含む多くの重要なパラメータは、可変周波数多相発振器１００の発振周波数と、多相信号のデューティサイクルを調整するのに重要である。換言すると、上述のパラメータの変動は、上述のパラメータの変動は、可変周波数多相発振器１００の機能に影響を与え得る。可変周波数多相発振器１００におけるエレメントは、電流−閾値相関器１１０および複数の遅延セル１２０，１２２，１２４，１２６，１２８並びにＮＯＲゲート１３０を含んでもよい。
【００４８】
別の案として、可変周波数多相発振器２００を構成するエレメントは、制御ユニット２１０、複数の電流−閾値相関器１１０，１１２，１１４，１１６，１１８、および複数の遅延セル１２０，１２２，１２４，１２６，１２８、並びにＮＯＲゲート１３０を備える。従って、上述の重要なパラメータは、可変周波数多相発振器２００に備えられた上述の遅延セルと電流−閾値相関器の上記パラメータと上記アナログ信号とに基づき制御ユニット２１０によって発生された複数の制御信号を含む。
【００４９】
実施形態３００は、一つの電流−閾値相関器の機能を例示するための例として取り上げられたものである。電流−閾値相関器３００は、閾値電圧を発生させることができる。この閾値電圧の調整は、上記アナログ信号、ＰＭＯＳトランジスタ３１０のパラメータ、カレントミラー３２０、抵抗３３０、および上記リファレンス電圧を調整することを通じて実施される。
【００５０】
実施形態４００は、一つの遅延セルを表す例示目的のためだけのものである。遅延セル４００において、ＰＭＯＳトランジスタ４１０は、上記アナログ信号または上記制御信号の一つを、スイッチ４３４がオフのときにキャパシタ４３２を充電するために利用される充電電流に変換する。キャパシタ４３２は、スイッチ４３４がオンのときに放電される。上記キャパシタ４３２の充電および放電は、コンパレータ４２０に送出される鋸歯状信号をもたらす。上記鋸歯状信号および上記閾値電圧の比較の後、コンパレータ４２０は、ＲＳフリップフロップ４４０を制御するためのデジタル信号を発生させることができる。上記デジタル信号および上記入力ポート４０３での入力信号により制御されて、ＲＳフリップフロップ４４０は相信号を発生させる。
【００５１】
可変周波数多相発振器１００では、電流−閾値相関器１１０は、複数の遅延セル１２０，１２２，１２４，１２６，１２８を同時に制御するための閾値電圧を発生させることができる。従って、多相信号は、同等のデューティサイクルを有する。しかしながら、可変周波数多相発振器２００では、各遅延セルは、複数の制御信号の一つと、関連する電流−閾値相関器とにより制御される。従って、可変周波数多相発振器２００によって発生された相信号のデューティサイクルは、複数の制御信号が異なる場合には不同であり得る。
【００５２】
しかしながら、本明細書で述べられた実施形態は、本発明を利用する多くの実施形態のうちの幾つかであって一例に過ぎず、本発明を制限するものではない。当業者には明白であろう多くの他の実施形態が、添付の特許請求の範囲に規定されるように、実質的に本発明の要旨を逸脱しない範囲でなされ得ることは明らかである。また、本発明の構成要素は、単数形でクレームされ記載されるが、単数形に制限することが明確に述べられていなければ、複数形が考慮されてもよい。
【符号の説明】
【００５３】
１１０，１１２，１１４，１１６，１１８；電流−閾値相関器
１２０，１２２，１２４，１２６，１２８；遅延セル
１３０；ＮＯＲ回路
１４０；入力ポート
１５０，１５２，１５４，１５６，１５８；出力ポート
２１０；制御ユニット
【図１】
2011135617.tif 000003
【図２】
2011135617.tif 000004
【図３】
2011135617.tif 000005
【図４】
2011135617.tif 000006
【図５】
2011135617.tif 000007
【図６】
2011135617.tif 000008
【図７】
2011135617.tif 000009
【図８】
2011135617.tif 000010