(57)【要約】【課題】導電層に均一な電界を形成し、良質の多結晶シリコン薄膜を形成することができる多結晶シリコン薄膜の製造装置及び製造方法を提供する。【解決手段】本発明は、チャンバーと；前記チャンバー内の下部に設置され、導電層を含む基板が位置する基板ステージと；前記チャンバー内の上部に設置され、前記導電層に電源を印加する電極端子を含む電源印加部と；前記電極端子と前記導電層との間に位置する導電性パッドと；を含む多結晶シリコン薄膜の製造装置及び製造方法に関する。  したがって、本発明は、導電層に均一な電界を形成し、良質の多結晶シリコン薄膜を形成することができる。【選択図】図３ａ
2011135085.tif 000002
【特許請求の範囲】
【請求項１】
チャンバーと；
前記チャンバー内の下部に設置され、導電層を含む基板が位置する基板ステージと；
前記チャンバー内の上部に設置され、前記導電層に電源を印加する電極端子を含む電源印加部と；
前記電極端子と前記導電層との間に位置する導電性パッドと；を含む電界印加装置。
【請求項２】
前記導電性パッドは、金、銀、銅、ニッケル、シルバー／ガラス、シルバー／銅のうち少なくとも１つの物質とポリウレタン、シリコンのうち少なくとも１つの物質とを含むことを特徴とする請求項１に記載の電界印加装置。
【請求項３】
前記基板は、非晶質シリコン膜をさらに含むことを特徴とする請求項１に記載の電界印加装置。
【請求項４】
前記導電性パッドは、前記電極端子に付着されることを特徴とする請求項１に記載の電界印加装置。
【請求項５】
前記電極端子と前記導電性パッドのサイズ及び形状が同一であることを特徴とする請求項１に記載の電界印加装置。
【請求項６】
前記導電性パッドのサイズが前記電極端子のサイズより小さいことを特徴とする請求項１に記載の電界印加装置。
【請求項７】
前記電極端子のサイズが前記導電性パッドのサイズより小さいことを特徴とする請求項１に記載の電界印加装置。
【請求項８】
前記電極端子は突出部を有し、前記導電性パッドは溝を有することを特徴とする請求項１に記載の電界印加装置。
【請求項９】
前記導電性パッドは突出部を有し、前記電極端子は溝を有することを特徴とする請求項１に記載の電界印加装置。
【請求項１０】
前記電極端子は溝を有し、前記導電性パッドは前記溝に挿入されることを特徴とする請求項１に記載の電界印加装置。
【請求項１１】
前記電極端子は、ハウジングと；前記ハウジングの内部に形成される複数のルームと；前記ルームに弾力的に昇降自在に設置される昇降端子部と；含むことを特徴とする請求項１に記載の電界印加装置。
【請求項１２】
前記ハウジングの内部にバネが介在されることを特徴とする請求項１１に記載の電界印加装置。
【請求項１３】
前記ハウジングの端部にストッパーが形成されることを特徴とする請求項１１に記載の電界印加装置。
【請求項１４】
前記電界印加装置は、多結晶シリコン薄膜の製造装置であることを特徴とする請求項１に記載の電界印加装置。
【請求項１５】
チャンバー内の下部に設置された基板ステージ上に導電層を含む基板を用意する段階と；
チャンバー内の上部に位置し、電極端子を含む電源印加部を用意する段階と；
前記電極端子と前記導電層との間に導電性パッドを用意する段階と；
前記電極端子から前記導電層に電源を印加する段階と；を含む多結晶シリコン薄膜の製造方法。
【請求項１６】
前記導電性パッドは、金、銀、銅、ニッケル、シルバー／ガラス、シルバー／銅のうち少なくとも１つの物質とポリウレタン、シリコンのうち少なくとも１つの物質とを含むことを特徴とする請求項１５に記載の多結晶シリコン薄膜の製造方法。
【請求項１７】
前記基板は、非晶質シリコン膜をさらに含み、前記導電層に電源を印加して前記非晶質シリコン膜を多結晶シリコン膜に結晶化することを特徴とする請求項１５に記載の多結晶シリコン薄膜の製造方法。
【請求項１８】
前記導電性パッドは、前記電極端子に付着されることを特徴とする請求項１５に記載の多結晶シリコン薄膜の製造方法。
【請求項１９】
前記電極端子と前記導電性パッドのサイズ及び形状が同一であることを特徴とする請求項１５に記載の多結晶シリコン薄膜の製造方法。
【請求項２０】
前記導電性パッドのサイズが前記電極端子のサイズより小さいことを特徴とする請求項１５に記載の多結晶シリコン薄膜の製造方法。
【請求項２１】
前記電極端子のサイズが前記導電性パッドのサイズより小さいことを特徴とする請求項１５に記載の多結晶シリコン薄膜の製造方法。
【請求項２２】
前記電極端子は突出部を有し、前記導電性パッドは溝を有することを特徴とする請求項１５に記載の多結晶シリコン薄膜の製造方法。
【請求項２３】
前記導電性パッドは突出部を有し、前記電極端子は溝を有することを特徴とする請求項１５に記載の多結晶シリコン薄膜の製造方法。
【請求項２４】
前記電極端子は溝を有し、前記導電性パッドは前記溝に挿入されることを特徴とする請求項１５に記載の多結晶シリコン薄膜の製造方法。
【請求項２５】
前記電極端子は、ハウジングと；前記ハウジングの内部に形成される複数のルームと；前記ルームに弾力的に昇降自在に設置される昇降端子部と；含むことを特徴とする請求項１５に記載の多結晶シリコン薄膜の製造方法。
【請求項２６】
前記ハウジングの内部にバネが介在されることを特徴とする請求項２５に記載の多結晶シリコン薄膜の製造方法。
【請求項２７】
前記ハウジングの端部にストッパーが形成されることを特徴とする請求項２５に記載の多結晶シリコン薄膜の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶シリコン薄膜の製造装置及び製造方法に関し、基板に電源を印加することによって、ジュール熱を発生させ、これにより、多結晶シリコン薄膜を製造する多結晶シリコン薄膜の製造装置及び方法に関する。
【背景技術】
【０００２】
一般的に、非晶質シリコン（ａ−Ｓｉ）は、電荷運搬体である電子の移動度及び開口率が低く、ＣＭＯＳ工程に符合しないという短所を有する。一方、多結晶シリコン（Ｐｏｌｙ−Ｓｉ）薄膜素子は、非晶質シリコンＴＦＴ（ａ−Ｓｉ  ＴＦＴ）では不可能であった映像信号を画素に書き込むのに必要な駆動回路を画素ＴＦＴアレイと一緒に基板上に構成することが可能である。したがって、多結晶シリコン薄膜素子では、多数の端子とドライバーＩＣとの接続が不要になるので、生産性と信頼性を高めることができ、パネルの厚さを低減することができる。また、多結晶シリコンＴＦＴ工程では、シリコンＬＳＩの微細加工技術をそのまま利用することができるので、配線などを微細構造で形成することができる。したがって、非晶質シリコンＴＦＴに現われるドライバーＩＣのＴＡＢ実装上のピッチ制約がないので、画素縮小が容易であり、小さい画角に多数の画素を実現することができる。多結晶シリコンを能動層に利用した薄膜トランジスタは、非晶質シリコンを利用した薄膜トランジスタと比較すれば、スイッチ能力が高く、自己整合によって能動層のチャネル位置が決定されるので、素子小型化、ＣＭＯＳ化が可能であるという特徴がある。このような理由で、多結晶シリコン薄膜トランジスタは、アクティブマトリックス型フラットパネルディスプレイ（例えば、液晶表示装置、有機ＥＬ）などの画素スイッチ素子として使用して大画面化及びドライバーが内蔵されたＣＯＧ（Chip On Glass）製品の実用化に主要な素子として提起されている。
【０００３】
一方、本発明の発明者らは、特許文献１において、前記シリコン薄膜の上方または下方に導電性薄膜を介在した後、電界を印加し、ジュール加熱を行うことによって、結晶化をする方法を開示している。
【０００４】
図１は、従来の多結晶シリコン薄膜の製造方法を説明するための概略的な断面図であり、図２は、図１の"Ａ"領域を拡大した拡大図である。  
【０００５】
まず、図１を参照すれば、従来の多結晶シリコン薄膜の製造方法は、ガラス、ステンレス鋼またはプラスチックなどよりなる基板１１上に非晶質シリコン膜１２を形成し、前記非晶質シリコン膜１２上にシリコン酸化膜またはシリコン窒化膜などの絶縁膜１３を形成し、前記絶縁膜１３上に透明性導電薄膜または金属薄膜などで導電層１４を形成する。
【０００６】
その後、多結晶シリコン薄膜の製造装置に設置された電極端子１５を介して前記導電層１４に電界を印加し、前記非晶質シリコン膜１２はジュール加熱によって結晶化する。
【０００７】
しかし、従来の多結晶シリコン薄膜の製造方法では、図２に示されたように、導電層と電極端子とが接触する面が均一でない場合、導電層と電極端子間の面接触が均一でないため、導電層に均一な電界が形成されず、良質の多結晶シリコン薄膜を形成しないという問題点が発生する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】韓国特許出願２００７−００２１２５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、前述したような問題点を解決するためになされたもので、その目的は、導電層に均一な電界を形成し、良質の多結晶シリコン薄膜を形成することができる多結晶シリコン薄膜の製造装置及び製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明による電界印加装置は、チャンバーと；前記チャンバー内の下部に設置され、導電層を含む基板が位置する基板ステージと；前記チャンバー内の上部に設置され、前記導電層に電源を印加する電極端子を含む電源印加部と；前記電極端子と前記導電層との間に位置する導電性パッドと；を含む。
【００１１】
また、本発明による電界印加装置において、前記電界印加装置は、多結晶シリコン薄膜の製造装置であることを特徴とする。
【００１２】
また、本発明による多結晶シリコン薄膜の製造方法は、チャンバー内の下部に設置された基板ステージ上に導電層を含む基板を用意する段階と；チャンバー内の上部に位置し、電極端子を含む電源印加部を用意する段階と；前記電極端子と前記導電層との間に導電性パッドを用意する段階と；前記電極端子から前記導電層に電源を印加する段階と；を含む。
【００１３】
また、本発明による電界印加装置及び多結晶シリコン薄膜の製造方法において、前記導電性パッドは、金、銀、銅、ニッケル、シルバー／ガラス、シルバー／銅のうち少なくとも１つの物質とポリウレタン、シリコンのうち少なくとも１つの物質とを含むことを特徴とする。
【発明の効果】
【００１４】
したがって、本発明は、導電層に均一な電界を形成し、良質の多結晶シリコン薄膜を形成することができる多結晶シリコン薄膜の製造装置及び製造方法を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】従来の多結晶シリコン薄膜の製造方法を説明するための概略的な断面図である。
【図２】図１の"Ａ"領域を拡大した拡大図である。
【図３ａ】本発明による多結晶シリコン薄膜の製造方法を説明するための概略的な斜視図である。
【図３ｂ】図３ａのＩ−Ｉ線に沿う断面図である。
【図４】図３ｂの"Ｂ"領域を拡大した拡大図である。
【図５】本発明による多結晶シリコン薄膜の製造装置を示す概略的な断面図である。
【図６ａ】本発明による電極端子及び導電性パッドの例を示す断面図である。
【図６ｂ】本発明による電極端子及び導電性パッドの例を示す断面図である。
【図６ｃ】本発明による電極端子及び導電性パッドの例を示す断面図である。
【図６ｄ】本発明による電極端子及び導電性パッドの例を示す断面図である。
【図６ｅ】本発明による電極端子及び導電性パッドの例を示す断面図である。
【図６ｆ】本発明による電極端子及び導電性パッドの例を示す断面図である。
【図６ｇ】本発明による電極端子及び導電性パッドの例を示す断面図である。
【図７ａ】本発明による電極端子及び導電性パッドの例を示す断面図である。
【図７ｂ】図７ａの"Ｃ"領域を拡大した拡大図である。
【図７ｃ】図７ａの導電性パッドの変形例である。
【発明を実施するための形態】
【００１６】
以下、添付の図面を参照して本発明の好ましい実施例を詳しく説明する。しかし、本発明は、ここで説明される実施例に限定されるものではなく、他の形態に具体化されることもできる。なお、ここで紹介される実施例は、開示された内容が完全になることができるように、そして当業者に本発明の思想が充分に伝達されることができるようにするために提供されるものである。明細書全般にわたって同一の参照番号は同一の構成要素を示す。
【００１７】
図３ａは、本発明による多結晶シリコン薄膜の製造方法を説明するための概略的な斜視図であり、図３ｂは、図３ａのＩ−Ｉ線に沿う断面図であり、図４は、図３ｂの"Ｂ"領域を拡大した拡大図である。
【００１８】
まず、図３ａ及び図３ｂを参照すれば、基板１１上に非晶質シリコン膜１２、絶縁膜１３及び導電層１４を順次に形成し、前記導電層１４に電界を印加してジュール加熱を誘導することによって、高熱を発生させて、前記高熱によって前記非晶質シリコン膜１４を結晶化する。
【００１９】
前記基板１１の素材は、特に限定されるものではなく、例えば、ガラス、石英、プラスチックなどの透明基板素材を使用することができ、経済的な側面でガラスを使用することがさらに好ましい。
【００２０】
前記非晶質シリコン膜１２は、例えば、低圧化学蒸着法、常圧化学蒸着法、ＰＥＣＶＤ（plasma enhanced chemical vapor deposition）法、スパッタリング法、真空蒸着法（vacuum evaporation）などの方法で形成されることができる。
【００２１】
前記絶縁膜１３は、熱処理過程で前記導電層１４によって非晶質シリコン膜１２が汚染されることを防止する役目と、ＴＦＴ素子を絶縁する役目を行うことができ、一般的にシリコン酸化物（ＳｉＯ２）、シリコン窒化物を蒸着して形成することができる。
【００２２】
前記導電層１４は、透明性導電薄膜または金属薄膜で形成することができ、具体的には、前記透明性導電薄膜は、ＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxide）などを使用することができ、前記金属薄膜は、Ｍｏ、Ｔｉ、Ｃｒ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、ＰｄまたはＭｏＷなどを使用することができ、但し、本発明において、前記導電層の材質が限定されるものではない。
【００２３】
前記導電層１４は、スパッタリング（Sputtering）、または気相蒸着（Evaporation）などの方法によって形成することができ、５００Å〜３０００Åに形成することができる。しかし、それに限定されるものではない。
【００２４】
本発明では、前述したように、導電層に電界を印加してジュール加熱（Joule Heating）を発生させ、ジュール加熱というのは、導体を通じて電流が流れる時、抵抗によって発生する熱を利用して加熱することを意味する。
【００２５】
すなわち、電界の印加によるジュール加熱によって導電層に加えられる単位時間当りエネルギー量は、下記式で表示されることができる。
【００２６】
Ｗ＝Ｖ×Ｉ
【００２７】
上記式中、Ｗは、ジュール加熱の単位時間当りエネルギー量、Ｖは、導電層の両端にかかる電圧、Ｉは、電流を各々意味する。
【００２８】
前記式から、電圧Ｖが増加するほど、及び／または電流Ｉが大きいほど、ジュール加熱によって導電層に加えられる単位時間当りエネルギー量が増加することが分かる。ジュール加熱によって導電層の温度が上昇すれば、前記高熱によって前記非晶質シリコン膜１４が多結晶シリコン膜に結晶化される。
【００２９】
この時、前記電界の印加は、前記導電層の抵抗、長さ、厚さなど多様な要素によって決定されるので、特定されることは難しいが、約１００Ｗ／ｃｍ２〜１，０００，０００Ｗ／ｃｍ２程度であることができる。また、印加される電流は、直流または交流であってもよく、電界の印加時間は、連続的に印加される時間が１／１０，０００，０００〜１０秒であることができる。このような電界の印加は、規則的または不規則的単位で数回繰り返されることができる。
【００３０】
この時、導電層１４に電界を印加することは、多結晶シリコン薄膜の製造装置に設置された電極端子１５を介して印加し、本発明では、前記導電層と前記電極端子との間に導電性パッド１６を含むことを特徴とする。
【００３１】
前記導電性パッド１６は、金、銀、銅、ニッケル、シルバー／ガラス、シルバー／銅などの電気伝導性が高い金属粉末を単一または少なくとも２種類以上混合したものをポリウレタンやシリコンなどの液体状態の高分子樹脂に分散及びミキシングして一緒に混合し、これを板状に製造したもので、導電性とクッション力を有している。
【００３２】
一方、前記導電性パッドは、電極端子に付着されて一体化されることができ、導電性パッドと電極端子を付着するために、導電性無機材または導電性基材両面テープを使用するか、または導電性接着剤を使用することができる。
【００３３】
このように、導電性とクッション力を有する導電性パッドを導電層と電極端子との間に含むことによって、本発明の多結晶シリコン薄膜の製造方法では、図４に示されたように、導電層と電極端子とが接触する面が均一でないとしても、前記導電性パッドによって均一な面接触が可能なので、導電層に均一な電界を形成することができる。
【００３４】
図５は、本発明による多結晶シリコン薄膜の製造装置を示す概略的な断面図である。
図５を参照すれば、本発明による多結晶シリコン薄膜の製造装置１００は、チャンバー１１０と、前記チャンバー１１０内の下部に設置される基板ステージ１２０と、前記チャンバー１１０内の上部に設置される電源印加部１３０とを含み、前記基板保持部１２０と前記電源印加部１３０は対向するように設置される。
【００３５】
また、前記多結晶シリコン薄膜の製造装置１００は、前記チャンバー１１０の内部に設置されるアラインメントチェックユニット１４０をさらに含むことができる。
【００３６】
前記チャンバー１１０は、多結晶シリコン薄膜製造工程が進行されるように＜内部に密閉された工程進行空間を提供する。
【００３７】
前記基板ステージ１２０は、ローディングされる基板５０に多結晶シリコン薄膜製造工程の進行が可能となるように、基板５０を正確な位置に整列及び固定させるための装置である。
【００３８】
この時、前記基板ステージ１２０の上面には、ローディングされる基板５０が位置するようになり、前記基板５０は、前述したような非晶質シリコン膜、絶縁膜及び導電層を含む。
【００３９】
また、前記基板ステージ１２０は、その上面に露出するように形成される１つまたは多数個の吸着孔を含むことができる。
【００４０】
前記吸着孔は、真空ライン１５１を介して真空ユニット１５０に連結され、前記真空ユニット１５０は、前記真空ライン１５１を介して前記吸着孔に前記基板ステージ１２０の上面に位置する前記基板５０を吸着固定するための真空を提供する。
【００４１】
前記電源印加部１３０は、前記基板ステージ１２０に整列及び固定された基板５０の導電性薄膜に電源を印加する装置であって、前記チャンバー１１０内の上部に設置される電極移動ユニット１３１と、前記電極移動ユニット１３１に設置される電極端子１３５とを備えてなることができる。
【００４２】
前記電極移動ユニット１３１は、前記チャンバー１１０内の上部に固定されるシリンダー１３２と、前記シリンダー１３２に結合し、一定距離で往復移動可能なピストン１３３と、前記ピストン１３３に連結されて設置される電極ホルダー１３４とを含む。前記電極ホルダー１３４は、前記ピストン１３３と一体に形成される平板であってもよい。
【００４３】
前記電極端子１３５は、前記基板５０の導電性薄膜に電源を印加することができるように、前記電極ホルダー１３４の前記基板保持部１２０と対向する面である下部面に設置される。
【００４４】
前記電極端子１３５は、互いに異なる極性を有する２つの電極１３６、１３７が一定の間隔を維持するように設置され、電源ライン１６１を介して電源供給ユニット１６０に電気的に連結される。
【００４５】
前記電源供給ユニット１６０は、前記電源ライン１６１を介して前記電極端子１３５に前記基板５０の導電性薄膜に印加するための電源を供給する。
【００４６】
前記アラインメントチェックユニット１４０は、前記基板ステージ１２０と前記基板５０の整列状態を外部で確認加能となるようにモニタリングする装置であって、前記チャンバー１１０の内壁に設置されることができる。
【００４７】
勿論、前記アラインメントチェックユニット１４０は、前記基板ステージ１２０と前記基板５０の整列状態をモニタリングすることができるように、前記チャンバー１１０の内部のどこでも設置されることができる。
【００４８】
また、前記アラインメントチェックユニット１４０は、前記基板５０に電源を印加するために前記電極端子１３５が基板５０と接触する場合、前記基板５０と前記電極端子１３５との整列状態をもモニタリングすることができる。
【００４９】
したがって、前記アラインメントチェックユニット１４０は、整列状態を確認するためにあらかじめ設定された位置、例えば、前記基板５０の角部を各々モニタリングするように設置される。
【００５０】
さらに、前記アラインメントチェックユニット１４０は、前記基板ステージ１２０と前記基板５０の整列状態及び前記基板５０と前記電極端子１３５の整列状態以外にも、結晶化工程が進行される全過程をモニタリングすることもできる。
【００５１】
この時、前述したように、本発明では、前記基板５０に含まれた導電層と前記電極端子との間に導電性パッド１２３を含むことを特徴とし、前記導電性パッド１２３は、電極端子の２つの電極１３６、１３７に各々形成１２１、１２２される。
【００５２】
前記導電性パッドは、電極端子に付着されて一体化されることができ、または電極端子に付着されない形態で結晶化工程時に導電層と電極端子との間に別に設けられることができる。
【００５３】
但し、本発明は、導電層と電極端子との間に導電性パッドを含むことを特徴とし、したがって、本発明においては、多結晶シリコン薄膜の製造装置の構成及び形状が限定されるものではない。
【００５４】
図６ａ乃至図６ｇは、発明による電極端子及び導電性パッドの例を示す断面図である。
【００５５】
まず、図６ａに示されたように、電極端子２００と導電性パッド３００のサイズ及び形状が同一であることができる。
【００５６】
また、図６ｂに示されたように、導電性パッド３１０のサイズが電極端子２００のサイズより小さく形成することができる。
【００５７】
また、図６ｃに示されたように、電極端子２１０は、突出部２１０ａを有し、導電性パッド３２０は、溝３２０ａを有し、前記突出部を前記溝に挿入可能な構造で形成することができる。
【００５８】
また、図６ｄに示されたように、電極端子２００のサイズが導電性パッド３３０のサイズより小さく形成することができる。
【００５９】
また、図６ｅに示されたように、電極端子２２０に溝２２０ａを形成し、前記溝に導電性パッド３４０を挿入することができる構造で形成することができる。
【００６０】
また、図６ｆに示されたように、電極端子２２０は、溝２２０ａを有し、導電性パッド３５０は、突出部３５０ａを有し、前記突出部を前記溝に挿入可能な構造で形成することができる。
【００６１】
また、図６ｇに示されたように、前記導電性パッド３６０の形状が球形または円筒形であることができる。
【００６２】
但し、本発明において、導電性パッド及び電極端子の形状が限定されるものではない。
【００６３】
図７ａは、本発明による電極端子及び導電性パッドの例を示す断面図であり、図７ｂは、図７ａの"Ｃ"領域を拡大した拡大図であり、図７ｃは、図７ａの導電性パッドの変形例である。  
【００６４】
図７ａを参照すれば、電極端子４１０は、ハウジング４１１と、前記ハウジング４１１の内部に形成される複数のルーム４１３と、前記ルーム４１３に弾力的に昇降自在に設置される昇降端子部４１５とで構成される。
【００６５】
前記ハウジング４１１の内部には、バネ４１７が介在されていて、前記ハウジング４１１の端部には、ストッパー４１９が形成されることができる。
【００６６】
この時、ジュール加熱する間に昇降端子部４１５がバネ４１７によって弾力的に支持されているので、前記多数の昇降端子部４１５が均一に導電層に接触した状態を維持することができる。
【００６７】
前記ストッパー４１９は、前記ハウジング４１１のルーム４１３内に昇降される前記昇降端子部４１５がルーム４１３の外部に任意に離脱しないようにする役目をする。
【００６８】
一方、本発明では、前記電極端子４１０の昇降端子部４１５の各々には、導電性パッド４２０が付着されることができ、前記昇降端子部４１５と前記導電性パッド４２０の形状及びサイズを前述した図６と同様に構成することができる。
【００６９】
すなわち、図６では、電極端子及び導電性パッドの例を示したが、前記昇降端子部の形状を図６の電極端子の形状と同様に構成することができる。
【００７０】
一方、図７ｃに示されたように、導電性パッドを各々の昇降端子部に付着するものではなく、導電性パッドのサイズを前記複数の昇降端子部をカバーすることができる分だけ大きくして、電極端子と導電層との間に導電性パッド４２０ａを設けることも可能である。この時、前記導電性パッドは、昇降端子部に付着されて一体化されることができ、または昇降端子部に付着されない形態で結晶化工程時に導電層と電極端子との間に別に設けられることができる。
【００７１】
以上、本発明は、実施例を参照して説明したが、これは、例示的なものに過ぎず、この技術分野における通常の知識を有する者ならこれから多様な変形及び均等な他の実施例が可能であることを理解することができる。それで、本発明の範囲は、添付の特許請求の範囲とそれと均等なものなどによって定められるべきである。
【符号の説明】
【００７２】
１１  基板
１２  非晶質シリコン膜
１３  絶縁膜
１４  導電層
１５  電極端子
１６  導電性パッド
１３０  電源印加部
【図１】
2011135085.tif 000003
【図２】
2011135085.tif 000004
【図３ａ】
2011135085.tif 000005
【図３ｂ】
2011135085.tif 000006
【図４】
2011135085.tif 000007
【図５】
2011135085.tif 000008
【図６ａ】
2011135085.tif 000009
【図６ｂ】
2011135085.tif 000010
【図６ｃ】
2011135085.tif 000011
【図６ｄ】
2011135085.tif 000012
【図６ｅ】
2011135085.tif 000013
【図６ｆ】
2011135085.tif 000014
【図６ｇ】
2011135085.tif 000015
【図７ａ】
2011135085.tif 000016
【図７ｂ】
2011135085.tif 000017
【図７ｃ】
2011135085.tif 000018