(57)【要約】【課題】  電源起動時の消費電力を抑制したバンドギャップレファレンス回路を提供する。【解決手段】  バンドギャップレファレンス回路は，第１，第２の特性で変化する第１，第２の電圧を生成する第１，第２のＰＮ接合素子回路と，第１及び第２の電圧を入力端子対に入力し第１及び第２の電圧との差電圧に応じて高電位電源から出力端子に供給される出力電流を増減するアンプとを有し，出力電圧が第１及び第２のＰＮ接合素子回路に供給される。さらに，出力電圧が閾値電圧より小さいに，アンプに差電圧にかかわらず出力電流を出力端子に供給させる出力電流調整部を有する。【選択図】  図６
2011039887.tif 000002
【特許請求の範囲】
【請求項１】
第１の特性で変化する第１の電圧を生成する第１のＰＮ接合素子回路と，
前記第１の特性と異なる第２の特性で変化する第２の電圧を生成する第２のＰＮ接合素子回路と，
前記第１及び第２の電圧を入力端子対に入力し，前記第１及び第２の電圧との差電圧に応じて高電位電源から出力端子に供給される出力電流を増減するアンプとを有し，
前記出力端子の出力電圧が前記第１及び第２のＰＮ接合素子回路に供給され，
前記出力電圧が閾値電圧より小さい場合に，前記アンプに前記差電圧にかかわらず前記出力電流を前記出力端子に供給させる出力電流調整部を有するバンドギャップレファレンス回路。
【請求項２】
請求項１において，
前記第１のＰＮ接合素子回路は，前記出力端子と低電位基準電圧との間に設けられた第１の抵抗と第２の抵抗と第１のＰＮ接合素子とを有し，前記第１の抵抗と第２の抵抗との第１の接続点に前記第１の電圧を生成し，
前記第２のＰＮ接合素子回路は，前記出力端子と低電位電源との間に設けられた第３の抵抗と第２のＰＮ接合素子とを有し，前記第３の抵抗と第２のＰＮ接合素子との第２の接続点に前記第２の電圧を生成し，前記第２のＰＮ接合素子は前記第１のＰＮ接合素子より接合面積が小さいバンドギャップレファレンス回路。
【請求項３】
請求項１または２において，
前記アンプは，
前記差電圧に応じた差動出力信号を生成する差動回路と，
前記差動出力信号に応じて前記出力電流を増減する出力電流供給回路とを有するバンドギャップレファレンス回路。
【請求項４】
請求項３において，
前記出力電流供給回路は，前記高電位電源と前記出力端子との間に設けられた高電位側電流源と，前記出力端子と前記低電位電源との間のプルダウン素子とを有し，前記プルダウン素子は前記差動出力信号に応じて導通抵抗が変動し，
前記出力電流調整部は，前記出力電圧が前記閾値電圧より小さい場合に前記プルダウン素子をディセーブル状態にするバンドギャップレファレンス回路。
【請求項５】
請求項３において，
前記出力電流供給回路は，前記高電位電源と前記出力端子との間に設けられ前記出力電流を前記出力端子に供給する出力トランジスタを有し，
前記差動回路は前記差動出力信号により前記出力トランジスタを駆動し，
前記出力電流調整部は，前記出力電圧が前記閾値電圧より小さい場合に，前記差電圧にかかわらず，前記出力トランジスタの駆動能力を増大するよう前記差動出力信号を制御するバンドギャップレファレンス回路。
【請求項６】
請求項５において，
前記差動回路は，前記高電位電源に接続された高電位側電流源と，前記低電位電源に接続されたプルダウントランジスタとを有し，前記高電位側電流源と前記プルダウントランジスタとの接続ノードに前記差動出力信号を生成し，
前記出力電流調整部は，前記プルダウントランジスタと前記低電位電源との間，または前記プルダウントランジスタと前記接続ノードとの間のいずれかに設けられ，ゲートが前記出力端子に接続された出力電流調整トランジスタを有するバンドギャップレファレンス回路。
【請求項７】
請求項３において，
前記出力電流供給回路は，前記高電位電源と前記出力端子との間に設けられ前記差動出力信号によりゲートが駆動される出力トランジスタと，前記低電位電源と前記出力トランジスタのゲートとの間に設けられたプルダウントランジスタとを有し，
前記出力電流調整部は，前記出力電圧が前記閾値電圧より小さい場合に前記プルダウントランジスタを制御して前記差動出力信号を前記出力トランジスタの出力電流が増大するように制御するバンドギャップレファレンス回路。
【請求項８】
請求項１または２において，
前記アンプは，前記差電圧に応じた差動出力信号を生成するアンプと，前記差動出力信号に応じて前記出力電流を増減するバッファ回路とを有し，
前記バッファ回路は，前記高電位電源と前記出力端子との間に設けられた高電位側電流源と，前記出力端子と前記低電位電源との間に設けられ前記差動出力信号により制御されるプルダウントランジスタとを有し，
前記出力電流調整部は，前記プルダウントランジスタと前記低電位電源との間または前記プルダウントランジスタと高電位電流源との間に設けられゲートが前記出力端子に接続された出力電流調整トランジスタを有するバンドギャップレファレンス回路。
【請求項９】
請求項１または２において，
前記アンプは，前記差電圧に応じた差動出力信号を生成するアンプ部と，前記差動出力信号に応じて前記出力電流を増減するバッファ回路とを有し，
前記バッファ回路は，前記高電位電源に接続された高電位側電流源と，前記高電位側電流源と前記低電位電源との間に設けられ前記差動出力信号により制御されるプルダウントランジスタと，前記高電位側電流源と前記プルダウントランジスタとの接続ノードにゲートが接続され前記高電位電源と出力端子との間に設けられ前記出力電流を出力端子に供給する出力トランジスタとを有し，
前記出力電流調整部は，前記プルダウントランジスタと前記低電位電源との間または前記プルダウントランジスタと高電位電流源との間に設けられゲートが前記出力端子に接続された出力電流調整トランジスタを有するバンドギャップレファレンス回路。
【請求項１０】
第１の特性で変化する第１の電圧を生成する第１のＰＮ接合素子回路と，
前記第１の特性と異なる第２の特性で変化する第２の電圧を生成する第２のＰＮ接合素子回路と，
前記第１及び第２の電圧を入力端子対に入力し，前記第１及び第２の電圧との差電圧に応じて高電位電源から出力端子に供給される出力電流を増減するアンプとを有し，
前記出力端子の出力電圧が前記第１及び第２のＰＮ接合素子回路に供給され，
さらに，前記出力電圧が閾値電圧より小さい場合に，前記アンプに前記差電圧にかかわらず前記出力電流を増大させて前記出力端子に供給させる出力電流調整部を有するバンドギャップレファレンス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，バンドギャップレファレンス回路に関する。
【背景技術】
【０００２】
バンドギャップレファレンス回路は，半導体のＰＮ接合電圧に基づいて，温度依存性の少ない基準電圧を生成する基準電圧生成回路である。この基準電圧は，ＡＤＣ，ＤＡＣ，ＤＣＤＣコンバータ，ＬＤＯ（低損失レギレータ），温度センサなどのアナログ回路で広く利用されている。
【０００３】
バンドギャップレファレンス回路は，バイポーラトランジスタなどのＰＮ接合素子と抵抗素子と差動アンプとにより構成される。そして，バンドギャップレファレンス回路は，温度の上昇に伴い電圧が減少する負の温度特性を有するＰＮ接合電圧と，温度の上昇に伴い電圧が増加する正の温度特性を有する熱電圧とを組み合わせることで，それぞれの温度依存性を相殺し温度依存性の少ない基準電圧を生成する。
【０００４】
バンドギャップレファレンス回路は，通常，出力電圧が０Ｖ付近の停止点（第１の安定点）と，所望の出力電圧での第２の安定点の２点に動作安定点を有する。そのため，第１の安定点で動作が停止しないように，電源起動時に起動回路が設けられる。この起動回路は，起動時にバンドギャップレファレンス回路に強制的に起動電流を供給して，出力端子の出力電圧を第１の安定点ではなく第２の安定点近傍の電圧に引き上げる。
【０００５】
この起動回路を有するバンドギャップレファレンス回路については，例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２３９２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記の起動回路は，電源起動時に出力電圧を強制的に所望の電圧にするために起動電流を出力端子に供給するため，消費電流の増加を招く。特に，電源の起動と停止を繰り返す回路の場合は，起動回路が起動のたびに起動電流を消費し，かかる起動電流は無視することができず，バッテリ駆動の機器の場合はバッテリ寿命を短くする要因にもなる。
【０００８】
そこで，本発明の目的は，起動時の消費電流を抑制したバンドギャップレファレンス回路を提供することにある。
【課題を解決するための手段】
【０００９】
バンドギャップレファレンス回路の第１の側面は，第１の特性で変化する第１の電圧を生成する第１のＰＮ接合素子回路と，前記第１の特性と異なる第２の特性で変化する第２の電圧を生成する第２のＰＮ接合素子回路と，前記第１及び第２の電圧を入力端子対に入力し，前記第１及び第２の電圧との差電圧に応じて高電位電源から出力端子に供給される出力電流を増減するアンプとを有し，前記出力端子の出力電圧が前記第１及び第２のＰＮ接合素子回路に供給され，前記出力電圧が閾値電圧より小さい場合に，前記アンプに前記差電圧にかかわらず前記出力電流を前記出力端子に供給させる出力電流調整部を有する。
【発明の効果】
【００１０】
第１の側面によれば，起動時にオペレーションアンプによる出力電流で出力電圧を立ち上げるので，起動回路が必要なく，消費電流を抑制できる。
【図面の簡単な説明】
【００１１】
【図１】バンドギャップレファレンス回路の構成図である。
【図２】バンドギャップレファレンス回路の特性図である。
【図３】起動回路を有するバンドギャップレファレンス回路の構成図である。
【図４】オフセット電圧を有する場合のバンドギャップレファレンス回路の特性図である。
【図５】起動回路を有するバンドギャップレファレンス回路の電流消費を示すグラフ図である。
【図６】第１の実施の形態におけるバンドギャップレファレンス回路の構成図である。
【図７】本実施の形態におけるバンドギャップレファレンス回路の動作を示す図である。
【図８】第１の実施の形態におけるバンドギャップレファレンス回路の第１の回路図である。
【図９】図８のオペレーションアンプＡ１内の電流源ＣＳ１，ＣＳ２の具体例を示す回路図である。
【図１０】第１の実施の形態におけるバンドギャップレファレンス回路の第２の回路図である。
【図１１】第１の実施の形態におけるバンドギャップレファレンス回路の第３の回路図である。
【図１２】第１の実施の形態におけるバンドギャップレファレンス回路の第４の回路図である。
【図１３】第２の実施の形態におけるバンドギャップレファレンス回路の構成図である。
【図１４】第２の実施の形態におけるバンドギャップレファレンス回路の第１の回路図である。
【図１５】第２の実施の形態におけるバンドギャップレファレンス回路の第２の回路図である。
【図１６】第２の実施の形態におけるバンドギャップレファレンス回路の第３の回路図である。
【図１７】第２の実施の形態におけるバンドギャップレファレンス回路の第４の回路図である。
【図１８】第２の実施の形態におけるバンドギャップレファレンス回路の第４の回路図の変型例である。
【図１９】本実施の形態におけるバンドギャップレファレンス回路のＰＮ接合素子の変型例を示す図である。
【発明を実施するための形態】
【００１２】
図１は，バンドギャップレファレンス回路の構成図である。バンドギャップレファレンス回路は，ノードＢに電圧ＶＢを生成する第１のＰＮ接合素子回路１０と，ノードＡに電圧ＶＡを生成する第２のＰＮ接合素子回路１２と，ノードＢが負側入力端子にノードＡが正側入力端子に接続され電圧ＶＡ，ＶＢの差電圧に応じて出力端子Ｏｕｔに出力する出力電流を増減して出力電圧Ｖｏｕｔを基準電圧として出力するオペレーションアンプＡ１とを有する。
【００１３】
第１のＰＮ接合素子回路１０は，出力端子ＯＵＴと低電位電源（例えばグランド）Ｖｓｓとの間に抵抗Ｒ１，Ｒ２及びＰＮ接合素子Ｑ１を有し，抵抗Ｒ１，Ｒ２の接続ノードＢに第１の特性の電圧ＶＢを生成する。第２のＰＮ接合素子回路１２は，出力端子ＯＵＴと低電位電源Ｖｓｓとの間に抵抗Ｒ３とＰＮ接合素子Ｑ２を有し，抵抗Ｒ３とＰＮ接合素子Ｑ２の接続ノードＡに第２の特性の電圧ＶＡを生成する。ＰＮ接合素子Ｑ１，Ｑ２のＰＮ接合面積は，Ｑ１がＱ２のｎ倍（ｎ＞１）と大きい。
【００１４】
ＰＮ接合素子Ｑ１，Ｑ２は，この例では，ベースコレクタ間が短絡されコレクタが低電位電源Ｖｓｓに接続されたＰＮＰバイポーラトランジスタである。そして，ＰＮＰバイポーラトランジスタのベースエミッタ間ＰＮ接合が利用されている。つまり，両トランジスタのエミッタ面積比が，ｎ：１である。
【００１５】
このバンドギャップレファレンス回路の安定状態での出力電圧Ｖｏｕｔは，以下のとおりである。トランジスタＱ１，Ｑ２のベースエミッタ間電圧をＶＢＥ１，ＶＢＥ２とし，トランジスタＱ１，Ｑ２のエミッタ電流をＩ１，Ｉ２とし，トランジスタＱ１，Ｑ２のエミッタ電流Ｉ１，Ｉ２とコレクタ電流ＩＣ１，ＩＣ２とがそれぞれ等しい（Ｉ１＝ＩＣ１，Ｉ２＝ＩＣ２）とする。
Ｖｏｕｔ＝ＶＢＥ２＋Ｒ３＊ＩＣ２              （１）
安定状態では，オペレーションアンプＡ１の入力対の電圧ＶＡ，ＶＢは等しくなるので，抵抗Ｒ３とＲ１の電圧は等しく，Ｒ３＊ＩＣ２＝Ｒ１＊ＩＣ１である。よって，出力電圧Ｖｏｕｔは，次のようになる。
Ｖｏｕｔ＝ＶＢＥ２＋Ｒ１＊ＩＣ１              （２）
さらに，ＶＡ＝ＶＢの状態では，エミッタサイズが大きいトランジスタＱ１のエミッタ電流密度はトランジスタＱ２のそれより低く，ＶＢＥ２＞ＶＢＥ１になっている。また，抵抗Ｒ２に印加される電圧がＶＢＥ２−ＶＢＥ１になる。したがって，抵抗Ｒ２の電流ＩＣ１は（ＶＢＥ２−ＶＢＥ１）／Ｒ２となるので，上記の式（２）は，以下のとおりである。
Ｖｏｕｔ＝ＶＢＥ２＋（Ｒ１／Ｒ２）＊（ＶＢＥ２−ＶＢＥ１）              （３）
そこで，トランジスタＱ１，Ｑ２のコレクタ電流ＩＣ１，ＩＣ２，飽和電流ＩＳ１，ＩＳ２，ボルツマン定数ｋ，絶対温度Ｔ，電子の電荷ｑ，熱電圧ＶＴ＝ｋＴ／ｑとすると，トランジスタＱ１，Ｑ２のベースエミッタ電圧ＶＢＥ１，ＶＢＥ２は，以下のとおりである。まず，
ＩＣ１＝ＩＳ１＊ｅｘｐ（ＶＢＥ１／ＶＴ）
ＩＣ２＝ＩＳ２＊ｅｘｐ（ＶＢＥ２／ＶＴ）
であるから，これらを変形して，ＶＢＥ１，ＶＢＥ２は以下の通り求められる。ｌｎは自然対数である。
ＶＢＥ１＝ＶＴ＊ｌｎ（ＩＣ１／ＩＳ１）
ＶＢＥ２＝ＶＴ＊ｌｎ（ＩＣ２／ＩＳ２）
上記のＶＢＥ１，ＶＢＥ２を式（３）に代入すると，出力電圧Ｖｏｕｔは次のようになる。
Ｖｏｕｔ＝ＶＢＥ２＋（Ｒ１／Ｒ２）＊ＶＴ＊ｌｎ（ＩＳ１ＩＣ２／ＩＳ２ＩＣ１）    （４）
ここで，Ｒ１ＩＣ１＝Ｒ３ＩＣ２だったので，式（４）は，次の通りである。
Ｖｏｕｔ＝ＶＢＥ２＋（Ｒ１／Ｒ２）＊ＶＴ＊ｌｎ（ＩＳ１Ｒ１／ＩＳ２Ｒ３）  （５）
式（５）において，右辺第一項のベースエミッタ電圧ＶＢＥ２は，温度の上昇に対して負の増加特性を有し，右辺第二項は絶対温度Ｔの上昇に対して正の増加特性を有する。なお，抵抗Ｒ１，Ｒ２は除算によりそれぞれの温度特性は相殺される。よって，式（５）の右辺の第一項と第二項の温度特性は相殺されて，バンドギャップレファレンス回路の定常状態での出力Ｖｏｕｔは，温度による変動幅が小さくなる。つまり，温度に依存する変動幅が小さい基準電圧Ｖｏｕｔが得られる。
【００１６】
図２は，バンドギャップレファレンス回路の特性図である。バンドギャップレファレンス回路のオペレーションアンプＡ１は，入力端子対の電圧ＶＡ，ＶＢの差電圧に応じて，その出力端子ＯＵＴに高電位電源から出力電流を供給し，その結果，出力電圧Ｖｏｕｔが生成される。そして，この出力電圧Ｖｏｕｔが，第１，第２のＰＮ接合素子回路１０，１２に印加される。ただし，電源起動時においては，出力電圧Ｖｏｕｔは０Ｖから徐々に立ち上がる。
【００１７】
図２に示されるとおり，出力電圧Ｖｏｕｔが０Ｖから徐々に立ち上がると，電圧ＶＡ，ＶＢも同様に立ち上がり，ＶＡ＝ＶＢになる第１の安定点ＳＴＢ１になる。そして，トランジスタＱ１，Ｑ２のベースエミッタ間電圧がそのフォワード電圧ＶＦを越えるとトランジスタＱ１，Ｑ２が導通し，電流Ｉ１，Ｉ２が流れ始める。トランジスタＱ１，Ｑ２のエミッタサイズが異なることに起因して，トランジスタＱ１のエミッタ電流密度がトランジスタＱ２より小さいので，ＶＢＥ２＞ＶＢＥ１になり，ＶＢ＜ＶＡで上昇する。
【００１８】
そして，電流Ｉ１，Ｉ２が流れると，電圧ＶＢ，ＶＡは以下のとおりである。
ＶＢ＝ＶＢＥ１＋Ｉ１Ｒ２
ＶＡ＝ＶＢＥ２
つまり，電圧ＶＢは，出力電圧Ｖｏｕｔが上昇して電流Ｉ１が大きくなると，電圧ＶＡと同じ電位に達し，オペレーションアンプＡ１はＶＢ＝ＶＡの第２の安定点ＳＴＢ２に達する。さらに，出力電圧Ｖｏｕｔが上昇して電流Ｉ１が大きくなると，第２の安定点ＳＴＢ２を越えて，ＶＢ＞ＶＡとなる。
【００１９】
図２には，上側には横軸の出力電圧Ｖｏｕｔの立ち上がりに対応した縦軸の電圧ＶＡ，ＶＢが示され，下側には，電圧ＶＡ−ＶＢが示されている。
【００２０】
このように，バンドギャップレファレンス回路は，出力電圧Ｖｏｕｔが第２の安定点ＳＴＢの前後の電位に制御され，オペレーションアンプＡ１の動作を利用して，第２の安定点ＳＴＢで上記の式（５）の出力電圧Ｖｏｕｔを基準電圧として出力する。第２の安定点ＳＴＢ２の近傍では，オペレーションアンプＡ１が，ＶＢ＞ＶＡになると出力端子ＯＵＴへの出力電流を減少させて出力電圧Ｖｏｕｔを低下させ，ＶＢ＜ＶＡになると出力端子ＯＵＴへの出力電流を増加させて出力電圧Ｖｏｕｔを増加させる。
【００２１】
しかしながら，バンドギャップレファレンス回路は，電源起動時において，オペレーションアンプＡ１が自力で出力電圧Ｖｏｕｔを上昇させることができない。すなわち，電源起動時はＶＢ＝ＶＡ＝０Ｖであり，第１の安定点ＳＴＢ１の状態であるので，オペレーションアンプＡ１の入力端子対の電圧は等しく，出力電圧を上昇させることができない。このことは，出力電圧Ｖｏｕｔが第１の安定点ＳＴＢ１の場合は，バンドギャップレファレンス回路が停止する停止点であることを意味する。
【００２２】
そこで，バンドギャップレファレンス回路の電源起動時においてノードＡの電位を強制的に上昇させる起動回路を設け，これによりＶＢ＜ＶＡ状態にして出力電圧Ｖｏｕｔを第２の安定点ＳＴＢ２近傍まで上昇させることが行われる。
【００２３】
図３は，起動回路を有するバンドギャップレファレンス回路の構成図である。図３のバンドギャップレファレンス回路は，図１の回路に起動回路１４が設けられている。そして，起動回路１４が，電源起動時に高電位電源ＶＤＤから起動電流ＩｓｔをノードＡに供給してノードＡの電圧ＶＡを強制的に立ち上げる。その結果，ＶＢ＜ＶＡの状態になりオペレーションアンプＡ１の動作により出力電圧Ｖｏｕｔを上昇させる。
【００２４】
図３には，オペレーションアンプＡ１の正入力側にオフセットＶｏｆｆが存在することが示されている。オペレーションアンプＡ１には，トランジスタの閾値の製造ばらつきなどに起因してオフセット電圧Ｖｏｆｆが発生する。オフセット電圧の方向は，ＶＢ＞ＶＡで安定する場合とＶＢ＜ＶＡで安定する場合とがある。図３の例では，ＶＢ＜ＶＡで安定する例である。つまり，ノードＡ，Ｂの電圧関係がＶＢ＜ＶＡとなると，ＶＢ＝ＶＡ’（＝ＶＡ−Ｖｏｆｆ）となり，オペレーションアンプＡ１はバランスする。
【００２５】
図４は，オフセット電圧を有する場合のバンドギャップレファレンス回路の特性図である。図３のようにＶＢ＜ＶＡで安定した場合を考えると，式（５）は以下のとおりである。
Ｖｏｕｔ＝（ＶＢＥ２−Ｖｏｆｆ）＋（Ｒ１／Ｒ２）＊ＶＴ＊ｌｎ（ＩＳ１Ｒ１／ＩＳ２Ｒ３）        （６）
図４に示されるとおり，オフセット電圧Ｖｏｆｆが存在する場合，オペレーションアンプの正入力端子の電圧ＶＡ’はノードＡの電圧ＶＡよりもＶｏｆｆだけ低下して見える。そのため，第１の安定点ＳＴＢ１の領域はより高い出力電圧まで拡がり，第２の安定点ＳＴＢ２の領域はより低い出力電圧に移動する。そして，電源起動時のＶｏｕｔ＝０Ｖでは，ＶＡ＝ＶＢ＝０Ｖであるので，オペレーションアンプＡ１の正入力端子の電圧ＶＡ’は負入力端子の電圧ＶＢより低くなり（ＶＢ＞ＶＡ’），オペレーションアンプＡ１は出力端子の出力電流を減らして出力電圧Ｖｏｕｔを下げようと動作する。その結果，起動動作はますます困難になる。したがって，オフセット電圧が存在する場合は，起動回路による電流量をより大きくする必要がある。
【００２６】
図５は，起動回路を有するバンドギャップレファレンス回路の電流消費を示すグラフ図である。図５（Ａ）は横軸に時間，縦軸に電圧を示し，電源起動時の出力電圧Ｖｏｕｔの変化を示している。一方，図５（Ｂ）は横軸に時間，縦軸に電流を示し，電源起動時の消費電流の変化を示している。電源起動時に，起動回路１４が時間ｔ０からｔ１まで電流Ｉｓｔを供給することにより時間ｔ０からｔ１まで，起動回路１４の起動電流Ｉｓｔとバンドギャップレファレンス回路の動作で消費される電流Ｉ１＋Ｉ２の両方にアンプＡ１の電流を加えた電流が消費される。したがって，バンドギャップレファレンス回路の起動動作を繰り返し行うシステムでは，消費電力の増大を招く。
【００２７】
図６は，第１の実施の形態におけるバンドギャップレファレンス回路の構成図である。このバンドギャップレファレンス回路は，ノードＢに電圧ＶＢを生成する第１のＰＮ接合素子回路１０と，ノードＡに電圧ＶＡを生成する第２のＰＮ接合素子回路１２と，ノードＢが負側入力端子にノードＡが正側入力端子に接続され電圧ＶＡ，ＶＢの差電圧に応じて出力端子Ｏｕｔに出力する出力電流Ｉｏｕｔを増減して出力電圧Ｖｏｕｔを基準電圧として出力するオペレーションアンプＡ１とを有する。この出力電流Ｉｏｕｔは，高電位電源ＶＤＤから出力される。
【００２８】
第１のＰＮ接合素子回路１０は，出力端子ＯＵＴと低電位電源であるグランドＶｓｓとの間に抵抗Ｒ１，Ｒ２及びＰＮＰトランジスタ（ＰＮ接合素子）Ｑ１を有し，抵抗Ｒ１，Ｒ２の接続ノードＢに第１の特性の電圧ＶＢを生成する。第２のＰＮ接合素子回路１２は，出力端子ＯＵＴと低電位電源Ｖｓｓとの間に抵抗Ｒ３とＰＮＰトランジスタ（ＰＮ接合素子）Ｑ２を有し，抵抗Ｒ３とＰＮＰトランジスタＱ２の接続ノードＡに第２の特性の電圧ＶＡを生成する。ＰＮＰトランジスタＱ１，Ｑ２のエミッタ面積は，Ｑ１がＱ２のｎ倍（ｎ＞１）と大きい。ここまでは，図１の回路構成と同じである。
【００２９】
さらに，バンドギャップレファレンス回路は，出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈより小さい場合に，オペレーションアンプＡ１にディセーブル状態の制御信号１６を与え，オペレーションアンプＡ１に入力端子の差電圧にかかわらず出力電流Ｉｏｕｔを出力端子Ｏｕｔに供給させる出力電流調整部Ｃ１を有する。言い換えれば，ディセーブル状態の制御信号１６により，オペレーションアンプＡ１による出力電流の増減機能のうち減少機能を停止させ，それにより大きな出力電流が出力端子に出力される。
【００３０】
オペレーションアンプＡ１は，後述するとおり，入力の差電圧に応じた差動出力信号を生成する差動回路と，差動出力信号に応じて出力電流Ｉｏｕｔを増減する出力電流供給回路とを有する。上記のディセーブル状態の制御信号１６は，たとえば出力電流供給回路の出力電流を減少させる機能を停止させて，出力電流を増加させる機能のみを動作させる。それにより，電源起動時に出力電圧ＶｏｕｔはオペレーションアンプＡ１の機能により上昇する。
【００３１】
そして，出力電圧Ｖｏｕｔが閾値Ｖｔｈに達すると，出力電流調整部Ｃ１は制御信号１６をイネーブル状態にする。これにより，出力電流調整部Ｃ１は，差動出力信号に基づいて出力電流の増減する通常動作を行う。
【００３２】
図７は，本実施の形態におけるバンドギャップレファレンス回路の動作を示す図である。図７（Ａ）は，電源起動時の出力電圧Ｖｏｕｔの変化を示し，図５（Ａ）と同様の図である。図７（Ｂ），（Ｃ）は，電圧ＶＡ，ＶＢとその差電圧ＶＡ−ＶＢの変化を示し，図４と同様の図である。そして，図７（Ｄ）は，制御信号１６の変化を示す。
【００３３】
図７（Ｄ）に示されるとおり，制御信号１６は，起動開始時ｔ０にディセーブル状態にされ，出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈに達する時間ｔ１０でイネーブル状態にされる。この閾値電圧Ｖｔｈの設定可能な範囲２０は，図７（Ｂ）に示される第１安定点ＳＴＢ１の最も高い電圧より高ければよい。また，設定可能な範囲２０は，第２安定点ＳＴＢ２の最も低い電圧より高くする必要はない。第２安定点ＳＴＢ２の最も低い電圧とは，オフセット電圧Ｖｏｆｆのばらつき範囲を考慮して決まる電圧であり，オフセット電圧Ｖｏｆｆが最大にばらついた場合の第２安定点ＳＴＢ２の電圧である。
【００３４】
このように，電源起動時に，オペレーションアンプＡ１が，入力の差電圧にかかわらず強制的に出力電流Ｉｏｕｔを増大させる動作を継続することで，出力電圧Ｖｏｕｔを急速にかつ安定して立ち上げることができる。そして，出力電圧が閾値電圧Ｖｔｈに達すると，入力電圧ＶＢ，ＶＡはＶＡ＞ＶＢの状態になっているので，制御信号１６をイネーブル状態にしても，本来のオペレーションアンプＡ１の動作により出力電圧Ｖｏｕｔはさらに上昇し，第２安定点ＳＴＢ２で安定させることができる。また，オフセット電圧Ｖｏｆｆが存在する場合でも，出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈに達した時点では，ＶＡ’＞ＶＢになっているので，上記と同様である。
【００３５】
図８は，第１の実施の形態におけるバンドギャップレファレンス回路の第１の回路図である。この回路図には，オペレーションアンプＡ１と出力電流調整部Ｃ１の具体的な回路が示されている。オペレーションアンプＡ１は，高電位電源ＶＤＤに接続された電流源ＣＳ１と，それにソースが共通に接続されノードＢ，Ａにゲートが接続されたＰチャネルＭＯＳトランジスタＰ１，Ｐ２と，低電位電源Ｖｓｓにソースが接続されたＮチャネルＭＯＳトランジスタＮ３，Ｎ４とを有する差動回路と，高電位電源ＶＤＤに接続された電流源ＣＳ２と差動回路の差動出力信号２２がゲートに供給されるＮチャネルＭＯＳトランジスタＮ５とを有する出力電流供給回路とを有する。差動出力信号２２のノードと出力端子Ｏｕｔとの間には，発振防止用ＣＲ回路ＣＲが設けられる。そして，トランジスタＮ５とグランドＶｓｓとの間に，出力電流調整部Ｃ１としてゲートに出力端子Ｏｕｔが接続されたＮチャネルトランジスタＮ６を有する。
【００３６】
トランジスタＰ１，Ｐ２，Ｎ３，Ｎ４と電流源ＣＳ１による差動回路は，ノードＡ，Ｂの電圧差に応じて差動出力信号２２を生成する。一方，出力電流供給回路は，電流源ＣＳ２の電流を出力端子Ｏｕｔに出力電流Ｉｏｕｔとして出力する。トランジスタＮ５はプルダウン素子であり，差動出力信号２２に応じてトランジスタＮ５の導通状態が変化し，電流源ＣＳ２の電流の一部をグランドＶｓｓ側に吸収する。この電流吸収の増減により，出力電流Ｉｏｕｔが増減する。
【００３７】
出力電流調整部Ｃ１を構成するトランジスタＮ６は，出力電圧ＶｏｕｔがトランジスタＮ６の閾値電圧Ｖｔｈに達するまでオフ状態になるので，プルダウン素子であるトランジスタＮ５の動作をディセーブルし，オペレーションアンプＡ１は，入力の差電圧にかかわらず，電流源ＣＳ２の電流すべてを出力電流Ｉｏｕｔとして出力し，出力電圧Ｖｏｕｔを立ち上げる。そして，出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈに達するとトランジスタＮ６がオンとなり，トランジスタＮ５の動作がイネーブルされ，それ以降は通常の動作になる。通常動作では，オペレーションアンプＡ１は入力の差電圧に応じて出力電流Ｉｏｕｔを増減し，前述の第２安定点で安定する。
【００３８】
図９は，図８のオペレーションアンプＡ１内の電流源ＣＳ１，ＣＳ２の具体例を示す回路図である。ＰチャネルトランジスタＰ３，Ｐ４，Ｐ５がカレントミラー回路を構成している。そして，トランジスタＰ３が電流源ＣＳ３に接続され，トランジスタＰ３に生成された電流が，トランジスタＰ４，Ｐ５にも生成される。ただし，トランジスタＰ４，Ｐ５の電流量は，トランジスタＰ３とのトランジスタサイズ比に対応した電流量になる。
【００３９】
図１０は，第１の実施の形態におけるバンドギャップレファレンス回路の第２の回路図である。この第２の回路例では，オペレーションアンプＡ１は，電流源ＣＳ２とトランジスタＮ５の接続ノード２３にゲートが接続された出力トランジスタＮ７を有する。それ以外は，図８の第１の回路例と同じである。出力トランジスタＮ７は，高電位電源ＶＤＤと出力端子Ｏｕｔとの間に設けられたＮチャネルトランジスタであり，前述のとおり，ノード２３にはノード２２と反転する制御信号が生成され，それによりトランジスタＮ７がソースフォロワートランジスタとして動作する。そして，出力電流調整部Ｃ１を構成するトランジスタＮ６が，出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈ未満のときにオフになり，ノード２３の電圧を上昇させ，出力トランジスタＮ７の駆動能力を増大させ，出力電流Ｉｏｕｔを増大させる。出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈ以上になると，トランジスタＮ６はオンになり，トランジスタＮ５を通常動作状態にする。
【００４０】
この回路はシリーズレファレンスタイプと称され，図８の第１の回路例のシャントレファレンスタイプと比較すると，電流源ＣＳ２の電流を小さく設定し，出力電流Ｉｏｕｔは出力トランジスタＮ７から必要な量だけ供給する。よって，全体の消費電流を抑えることができる。
【００４１】
図１１は，第１の実施の形態におけるバンドギャップレファレンス回路の第３の回路図である。この第３の回路例では，オペレーションアンプＡ１は，電流源ＣＳ２とトランジスタＮ５の接続ノード２３にゲートが接続された出力トランジスタＮ７を有し，出力電流調整回路Ｃ１を構成するトランジスタＮ６０が出力トランジスタＮ７のゲートとトランジスタＮ５との間に設けられる。それ以外は，図１０の第２の回路例と同じである。
【００４２】
第３の回路の動作は，図１０と同様であり，トランジスタＮ６０が，出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈ未満のときにオフになり，ノード２３の電圧を上昇させ，出力トランジスタＮ７の駆動能力を増大させ，出力電流Ｉｏｕｔを増大させる。出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈ以上になると，トランジスタＮ６０はオンになり，トランジスタＮ５を通常動作状態にする。
【００４３】
図１２は，第１の実施の形態におけるバンドギャップレファレンス回路の第４の回路図である。この第４の回路図は，出力トランジスタとしてＰチャネルトランジスタＰ８を高電位電源ＶＤＤと出力端子Ｏｕｔとの間に有し，出力電流調整回路としてＮチャネルトランジスタＮ６１と出力電圧Ｖｏｕｔと閾値電圧Ｖｔｈとを比較するコンパレータＣ１０とを有する。オペレーションアンプＡ１の内部の構成は，図８に示した構成と同じであり，図１０，図１１のＮチャネルの出力トランジスタＮ７に代えてＰチャネルの出力トランジスタＰ８にしている。
【００４４】
さらに，この回路では，出力トランジスタがＰチャネルであるので，オペレーションアンプＡ１の正側入力端子にノードＢが，負側入力端子にノードＡがそれぞれ接続されている。この接続関係は，図８，図１０，図１１とは逆になっている。そして，ＶＡ＞ＶＢであれば，差動出力信号２４が低下し出力トランジスタＰ８をより導通させて出力電流Ｉｏｕｔを増加させ，ＶＡ＜ＶＢであれば，差動出力信号２４が上昇し出力トランジスタＰ８の導通度を低下させて出力電流Ｉｏｕｔを減少させる。
【００４５】
そして，コンパレータＣ１０は，出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈより低いとその出力信号をＨレベルにして，トランジスタＮ６１を導通させ，その結果出力電流Ｉｏｕｔが増加する。また，コンパレータＣ１０は，出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈより高いとその出力信号をＬレベルにして，トランジスタＮ６１を非導通にさせ，出力トランジスタＰ８を差動出力信号２４により駆動制御させる。
【００４６】
図１３は，第２の実施の形態におけるバンドギャップレファレンス回路の構成図である。このバンドギャップレファレンス回路は，オペレーションアンプＡ１の出力である差動出力信号２４により駆動され出力電流Ｉｏｕｔを出力するバッファ回路Ｂ１を有する。さらに，出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈより低い場合に制御信号１６をディセーブル状態にして，バッファＢ１の出力電流供給回路の出力電流を減少させる機能をディセーブルにする電流調整回路Ｃ１を有し，バッファＢ１の出力電流供給回路の出力電流を減少させる機能をディセーブルにすると，バッファＢ１内の電流源の電流がすべて出力電流Ｉｏｕｔとして出力端子Ｏｕｔに供給される。電流調整回路Ｃ１は，出力電圧Ｖｏｕｔが閾値電圧Ｖｔｈ以上になると，制御信号１６をイネーブル状態にし，バッファ回路Ｂ１を通常動作状態にさせる。これにより，オペレーションアンプＡ１とバッファ回路Ｂ１とで，出力電流Ｉｏｕｔを入力の差電圧に応じて増減させる。
【００４７】
第２の実施の形態のバンドギャップレファレンス回路は，オペレーションアンプＡ１の付加駆動能力を増加させるためにバッファ回路Ｂ１を設け，オペレーションアンプＡ１の出力２４によりバッファ回路Ｂ１を駆動することで出力電流を増減させる構成であり，そのような構成において，電源起動時に電流調整回路Ｃ１がバッファ回路Ｂ１の出力電流供給回路の出力電流を減少させる機能をディセーブル状態にして，入力の差電圧にかかわらず出力電流Ｉｏｕｔを出力端子Ｏｕｔに供給する。
【００４８】
図１４は，第２の実施の形態におけるバンドギャップレファレンス回路の第１の回路図である。この第１の回路例では，バッファ回路Ｂ１としてＰチャネルトランジスタＰ１０と電流源ＣＣ１とが，出力電流調整回路Ｃ１として出力端子Ｏｕｔに接続されたゲートを有するＮチャネルトランジスタＮ７０が設けられ，出力端子ＯｕｔとグランドＶｓｓとの間に，そのトランジスタＰ１０とトランジスタＮ７０とが設けられている。
【００４９】
この第１の回路例では，オペレーションアンプＡ１が入力電圧の差に応じて差動出力信号２４を生成する差動回路に対応し，バッファ回路Ｂ１が差動出力信号２４に応じて出力電流Ｉｏｕｔを出力する出力電流供給回路に対応するとも言える。
【００５０】
電源起動時のＶｏｕｔ＜Ｖｔｈの間は，トランジスタＮ７０がオフになり，バッファ回路Ｂ１のトランジスタＰ１０をディセーブル状態にし，電流源ＣＣ１のすべての電流が出力電流Ｉｏｕｔとして出力される。つまり，出力電流Ｉｏｕｔは増大された状態になる。そして，Ｖｏｕｔ≧Ｖｔｈになると，通常動作になり，トランジスタＮ７０がオンになり，バッファ回路Ｂ１のトランジスタＰ１０は，オペレーションアンプＡ１の差動出力信号２４に応じて駆動され，バッファ回路Ｂ１は，出力端子Ｏｕｔに出力する出力電流Ｉｏｕｔを増減させる。
【００５１】
通常動作では，ＶＢ＜ＶＡでは，差動出力信号２４が上昇しトランジスタＰ１０の導通度が低下し（導通抵抗が増大し）出力電流Ｉｏｕｔが増加する。逆に，ＶＢ＞ＶＡでは，差動出力信号２４が低下しトランジスタＰ１０の導通度が上昇し（導通抵抗が減少し）出力電流Ｉｏｕｔが低下する。
【００５２】
図１５は，第２の実施の形態におけるバンドギャップレファレンス回路の第２の回路図である。この第２の回路例では，バッファ回路Ｂ１としてＮチャネルトランジスタＮ１１と電流源ＣＣ１とが，出力電流調整回路Ｃ１として出力端子Ｏｕｔ接続されたゲートを有するＮチャネルトランジスタＮ７０が設けられ，出力端子ＯｕｔとグランドＶｓｓとの間に，そのトランジスタＮ１１とトランジスタＮ７０とが設けられている。
【００５３】
この第２の回路例では，オペレーションアンプＡ１が入力電圧の差に応じて差動出力信号２４Ｒを生成する差動回路に対応し，バッファ回路Ｂ１が差動出力信号２４Ｒに応じて出力電流Ｉｏｕｔを出力する出力電流供給回路に対応するとも言える。
【００５４】
電源起動時のＶｏｕｔ＜Ｖｔｈの間は，トランジスタＮ７０がオフになり，バッファ回路Ｂ１のトランジスタＮ１１をディセーブル状態にし，電流源ＣＣ１のすべての電流が出力電流Ｉｏｕｔとして出力される。そして，Ｖｏｕｔ≧Ｖｔｈになると，通常動作になり，トランジスタＮ７０がオンになり，バッファ回路Ｂ１のトランジスタＮ１１は，オペレーションアンプＡ１の差動出力信号２４に応じて駆動され，バッファ回路Ｂ１は出力端子Ｏｕｔに出力する出力電流Ｉｏｕｔを増減させる。
【００５５】
図１４の第１の回路例とは，オペレーションアンプＡ１の入力端子がノードＡ，Ｂと逆に接続されている。それに伴い，通常動作では，ＶＢ＜ＶＡでは，差動出力信号２４Ｒが下降しトランジスタＮ１１の導通度が低下し出力電流Ｉｏｕｔが増加する。逆に，ＶＢ＞ＶＡでは，差動出力信号２４Ｒが上昇しトランジスタＮ１１の導通度が上昇し出力電流Ｉｏｕｔが低下する。
【００５６】
図１４，１５の第１，第２の回路例は，バッファ付きのシャントレファレンスタイプの回路である。それに対して，以下の図１６，１７の第３，第４の回路例は，バッファ付きのシリーズレファレンスタイプの回路である。
【００５７】
図１６は，第２の実施の形態におけるバンドギャップレファレンス回路の第３の回路図である。この第３の回路例では，バッファ回路Ｂ１は，ＰチャネルトランジスタＰ１０と電流源ＣＣ１とＮチャネルの出力トランジスタＮ１２とを有し，出力電流調整回路Ｃ１はゲートが出力端子Ｏｕｔに接続されたＮチャネルトランジスタＮ７０を有する。
【００５８】
この回路においても，電源起動時のＶｏｕｔ＜Ｖｔｈの間は，トランジスタＮ７０がオフになり，バッファ回路Ｂ１のトランジスタＰ１０をディセーブル状態にし，出力トランジスタＮ１２の導通度が高くなり，増大された駆動能力で出力電流Ｉｏｕｔが出力される。そして，Ｖｏｕｔ≧Ｖｔｈになると，通常動作になり，トランジスタＮ７０がオンになり，バッファ回路Ｂ１のトランジスタＰ１０は，オペレーションアンプＡ１の差動出力信号２４に応じて駆動され，出力トランジスタＮ１２の駆動能力が増減し，出力端子Ｏｕｔに出力される出力電流Ｉｏｕｔが増減する。
【００５９】
通常動作では，ＶＢ＜ＶＡで，差動出力信号２４が上昇しトランジスタＰ１０の導通度が低下し出力トランジスタＮ１２の駆動能力が上昇し出力電流Ｉｏｕｔが増加する。逆に，ＶＢ＞ＶＡで，差動出力信号２４が低下しトランジスタＰ１０の導通度が上昇し出力トランジスタＮ１２の駆動能力が低下し出力電流Ｉｏｕｔが低下する。
【００６０】
図１７は，第２の実施の形態におけるバンドギャップレファレンス回路の第４の回路図である。この第４の回路例では，バッファ回路Ｂ１は，ＮチャネルトランジスタＮ１１と電流源ＣＣ１とＮチャネルの出力トランジスタＮ１２とを有し，出力電流調整回路Ｃ１はゲートが出力端子Ｏｕｔに接続されたＮチャネルトランジスタＮ７０を有する。トランジスタＮ１１をＮチャネルにしたことにともない，オペレーションアンプＡ１の入力端子対の接続関係が図１６とは逆になっている。そして通常動作では，ＶＢ＞ＶＡで，差動出力信号２４Ｒが上昇しトランジスタＮ１１の導通度が上昇し出力トランジスタＮ１２の駆動能力が低下し出力電流Ｉｏｕｔが減少する。逆に，ＶＢ＜ＶＡで，差動出力信号２４Ｒが低下しトランジスタＮ１１の導通度が低下し出力トランジスタＮ１２の駆動能力が上昇し出力電流Ｉｏｕｔが増加する。
【００６１】
図１８は，第２の実施の形態におけるバンドギャップレファレンス回路の第４の回路図の変型例である。図１７と異なる構成は，出力電流調整回路Ｃ１のトランジスタＮ７０が，バッファ回路Ｂ１のトランジスタＮ１１と電流源ＣＣ１との間に設けられていることである。それ以外の構成と動作は，図１７と同じである。
【００６２】
図１４，１５，１６の第１，第２，第３の回路例においても，図１８と同様に，出力電流調整回路Ｃ１のトランジスタＮ７０を，バッファ回路Ｂ１のトランジスタＮ１１またはＰ１０と電流源ＣＣ１との間に設けても良い。
【００６３】
図１９は，本実施の形態におけるバンドギャップレファレンス回路のＰＮ接合素子の変型例を示す図である。図１９には，第１，第２のＰＮ接合素子回路１０，１２のみが示され，他の構成は省略されている。上記の例では，ＰＮ接合素子はベースとコレクタがグランドＶｓｓに接続されたＰＮＰトランジスタであったが，図１９の例では，ＰＮ接合素子は，ベースとコレクタが短絡されたエミッタ接地のＮＰＮトランジスタＱ１，Ｑ２である。この場合も，トランジスタＱ１，Ｑ２のエミッタ面積はｎ：１である。
【００６４】
以上の通り，本実施の形態のバンドギャップレファレンス回路は，電源起動時にオペレーションアンプＡ１の出力電流Ｉｏｕｔを供給する機能を利用して，入力電圧の差にかかわらず高い能力で出力電流Ｉｏｕｔを出力端子に出力させて，出力電圧Ｖｏｕｔを第２の安定点近傍まで上昇させている。したがって，起動回路を別途設ける必要がなく，消費電流は抑えられる。
【００６５】
以上の実施の形態をまとめると，次の付記のとおりである。
【００６６】
（付記１）
第１の特性で変化する第１の電圧を生成する第１のＰＮ接合素子回路と，
前記第１の特性と異なる第２の特性で変化する第２の電圧を生成する第２のＰＮ接合素子回路と，
前記第１及び第２の電圧を入力端子対に入力し，前記第１及び第２の電圧との差電圧に応じて高電位電源から出力端子に供給される出力電流を増減するアンプとを有し，
前記出力端子の出力電圧が前記第１及び第２のＰＮ接合素子回路に供給され，
前記出力電圧が閾値電圧より小さい場合に，前記アンプに前記差電圧にかかわらず前記出力電流を前記出力端子に供給させる出力電流調整部を有するバンドギャップレファレンス回路。
【００６７】
（付記２）
付記１において，
前記第１のＰＮ接合素子回路は，前記出力端子と低電位基準電圧との間に設けられた第１の抵抗と第２の抵抗と第１のＰＮ接合素子とを有し，前記第１の抵抗と第２の抵抗との第１の接続点に前記第１の電圧を生成し，
前記第２のＰＮ接合素子回路は，前記出力端子と低電位電源との間に設けられた第３の抵抗と第２のＰＮ接合素子とを有し，前記第３の抵抗と第２のＰＮ接合素子との第２の接続点に前記第２の電圧を生成し，前記第２のＰＮ接合素子は前記第１のＰＮ接合素子より接合面積が小さいバンドギャップレファレンス回路。
【００６８】
（付記３）
付記１または２において，
前記アンプは，
前記差電圧に応じた差動出力信号を生成する差動回路と，
前記差動出力信号に応じて前記出力電流を増減する出力電流供給回路とを有するバンドギャップレファレンス回路。
【００６９】
（付記４）
付記３において，
前記出力電流調整部は，前記出力電圧が前記閾値電圧以上の第２の場合に，前記オペレーションアンプに前記差電圧に応じて前記出力電流を増減させるバンドギャップレファレンス回路。
【００７０】
（付記５）
付記３において，
前記出力電流供給回路は，前記高電位電源と前記出力端子との間に設けられた高電位側電流源と，前記出力端子と前記低電位電源との間のプルダウン素子とを有し，前記プルダウン素子は前記差動出力信号に応じて導通抵抗が変動し，
前記出力電流調整部は，前記前記出力電圧が閾値電圧より小さい場合に前記プルダウン素子をディセーブル状態にするバンドギャップレファレンス回路。
【００７１】
（付記６）
付記３において，
前記出力電流供給回路は，前記高電位電源と前記出力端子との間に設けられ前記出力電流を前記出力端子に供給する出力トランジスタを有し，
前記差動回路は前記差動出力信号により前記出力トランジスタを駆動し，
前記出力電流調整部は，前記前記出力電圧が閾値電圧より小さい場合に，前記差電圧にかかわらず，前記出力トランジスタの駆動能力を増大するよう前記差動出力信号を制御するバンドギャップレファレンス回路。
【００７２】
（付記７）
付記６において，
前記差動回路は，前記高電位電源に接続された高電位側電流源と，前記低電位電源に接続されたプルダウントランジスタとを有し，前記高電位側電流源と前記プルダウントランジスタとの接続ノードに前記差動出力信号を生成し，
前記出力電流調整部は，前記プルダウントランジスタと前記低電位電源との間，または前記プルダウントランジスタと前記接続ノードとの間のいずれかに設けられ，ゲートが前記出力端子に接続された出力電流調整トランジスタを有するバンドギャップレファレンス回路。
【００７３】
（付記８）
付記３において，
前記出力電流供給回路は，前記高電位電源と前記出力端子との間に設けられ前記差動出力信号によりゲートが駆動される出力トランジスタと，前記低電位電源と前記出力トランジスタのゲートとの間に設けられたプルダウントランジスタとを有し，
前記出力電流調整部は，前記前記出力電圧が閾値電圧より小さい場合に前記プルダウントランジスタを制御して前記差動出力信号を前記出力トランジスタの出力電流が増大するように制御するバンドギャップレファレンス回路。
【００７４】
（付記９）
付記１または２において，
前記アンプは，前記差電圧に応じた差動出力信号を生成するアンプと，前記差動出力信号に応じて前記出力電流を増減するバッファ回路とを有し，
前記バッファ回路は，前記高電位電源と前記出力端子との間に設けられた高電位側電流源と，前記出力端子と前記低電位電源との間に設けられ前記差動出力信号により制御されるプルダウントランジスタとを有し，
前記出力電流調整部は，前記プルダウントランジスタと前記低電位電源との間または前記プルダウントランジスタと高電位電流源との間に設けられゲートが前記出力端子に接続された出力電流調整トランジスタを有するバンドギャップレファレンス回路。
【００７５】
（付記１０）
付記１または２において，
前記アンプは，前記差電圧に応じた差動出力信号を生成するアンプ部と，前記差動出力信号に応じて前記出力電流を増減するバッファ回路とを有し，
前記バッファ回路は，前記高電位電源に接続された高電位側電流源と，前記高電位側電流源と前記低電位電源との間に設けられ前記差動出力信号により制御されるプルダウントランジスタと，前記高電位側電流源と前記プルダウントランジスタとの接続ノードにゲートが接続され前記高電位電源と出力端子との間に設けられ前記出力電流を出力端子に供給する出力トランジスタとを有し，
前記出力電流調整部は，前記プルダウントランジスタと前記低電位電源との間または前記プルダウントランジスタと高電位電流源との間に設けられゲートが前記出力端子に接続された出力電流調整トランジスタを有するバンドギャップレファレンス回路。
【００７６】
（付記１１）
付記２において，
前記ＰＮ接合素子は，ベースとコレクタとが前記低電位電源に接続されたＰＮＰバイポーラトランジスタであるバンドギャップレファレンス回路。
【００７７】
（付記１２）
付記２において，
前記ＰＮ接合素子は，エミッタが前記低電位電源に接続されベースとコレクタとが接続されたＮＰＮバイポーラトランジスタであるバンドギャップレファレンス回路。
【００７８】
（付記１３）
付記１，２，３のいずれかにおいて，
前記出力電圧が第１の安定点のときと，前記第１の安定点より高い第２の安定点のときとで，前記オペレーションアンプが安定状態になり，
前記閾値電圧は，前記第１の安定点の出力電圧より高いバンドギャップレファレンス回路。
【００７９】
（付記１４）
第１の特性で変化する第１の電圧を生成する第１のＰＮ接合素子回路と，
前記第１の特性と異なる第２の特性で変化する第２の電圧を生成する第２のＰＮ接合素子回路と，
前記第１及び第２の電圧を入力端子対に入力し，前記第１及び第２の電圧との差電圧に応じて高電位電源から出力端子に供給される出力電流を増減するアンプとを有し，
前記出力端子の出力電圧が前記第１及び第２のＰＮ接合素子回路に供給され，
さらに，前記出力電圧が閾値電圧より小さい場合に，前記アンプに前記差電圧にかかわらず前記出力電流を増大させて前記出力端子に供給させる出力電流調整部を有するバンドギャップレファレンス回路。
【符号の説明】
【００８０】
１０：第１のＰＮ接合素子回路            １２：第２のＰＮ接合素子回路
Ａ１：オペレーションアンプ              Ｃ１：出力電流調整部
Ｏｕｔ：出力端子                        Ｖｏｕｔ：出力電圧
Ｉｏｕｔ：出力電流                      Ｖｔｈ：閾値電圧
【図１】
2011039887.tif 000003
【図２】
2011039887.tif 000004
【図３】
2011039887.tif 000005
【図４】
2011039887.tif 000006
【図５】
2011039887.tif 000007
【図６】
2011039887.tif 000008
【図７】
2011039887.tif 000009
【図８】
2011039887.tif 000010
【図９】
2011039887.tif 000011
【図１０】
2011039887.tif 000012
【図１１】
2011039887.tif 000013
【図１２】
2011039887.tif 000014
【図１３】
2011039887.tif 000015
【図１４】
2011039887.tif 000016
【図１５】
2011039887.tif 000017
【図１６】
2011039887.tif 000018
【図１７】
2011039887.tif 000019
【図１８】
2011039887.tif 000020
【図１９】
2011039887.tif 000021