(57)【要約】【課題】  熱型赤外線固体撮像素子において２次元画素アレイの画素数を多画素化にともない発生する、水平走査回路の動作速度低減、駆動線での電圧降下によるオフセット分布の問題の解決、及び素子温度変動による温度ドリフト抑制を同時に実現可能な熱型赤外線固体撮像素子を提供する。【解決手段】  熱型赤外線固体撮像素子において、画素エリアの水平走査を行う水平走査回路（８）を設け、画素の読み出しを行うとともに、画素エリアの両端部に配置した２つの垂直走査回路（４ａ、４ｂ）により駆動線（３）を両端駆動し、さらに、差動積分回路（７）のバイアス線（１９）に画素エリアの両端にて電圧供給することにより画素エリア端部に形成した参照画素（１２）列の出力をフィードバックする。【選択図】        図１４
2011196992.tif 000002
【特許請求の範囲】
【請求項１】
断熱構造と赤外線吸収構造を有し、少なくとも１個以上直列接続されたダイオードによって感光画素が構成され、前記感光画素が２次元状に配置された画素エリアを含む熱型赤外線固体撮像素子であって、
前記感光画素の一方の極を行毎に共通接続する駆動線と、
前記駆動線を順に選択し前記駆動線の画素エリア両端に電源電圧をそれぞれ供給する第１と第２の垂直走査回路と、
前記感光画素の他方の極を列毎に共通接続すると共に、終端に第１の定電流手段が接続された信号線と、
前記画素エリアの列毎に設けられた第２の定電流手段を並列接続し、前記駆動線と略同一の電圧降下を生じるバイアス線と、
前記画素エリアの列毎に設けられ、前記第１の定電流手段と前記第２の定電流手段の両端電圧の差を一定時間積分して出力する差動積分回路と、
画素エリアの画素に対する前記差動積分回路の出力信号を列毎に選択して出力端子に導く水平走査回路と、
実質的に熱型赤外線固体撮像素子全体の温度変化に応じて変化する参照信号を出力する、断熱構造及び／又は赤外線吸収構造を除外して構成された一列または複数列の参照ダミー画素列を含む参照信号出力回路と、
前記バイアス線上の所定位置の電圧と参照信号の差分信号と、基準電圧との差に応じたバイアス電圧を生成するバイアス生成回路とを備え、
前記バイアス電圧は、前記バイアス線上の画素エリア両端に対応する位置に入力される
ことを特徴とする熱型赤外線固体撮像素子。
【請求項２】
前記水平走査回路は、
画素エリアの第１の画素群に対する前記差動積分回路の出力信号を列毎に選択して出力端子に導く第１の水平走査回路と、
画素エリアの第２の画素群に対する前記差動積分回路の出力信号を列毎に選択して出力端子に導く第２の水平走査回路とを含む、
ことを特徴とする請求項１記載の熱型赤外線固体撮像素子。
【請求項３】
前記画素エリアは、前記第１の画素群を含む第１の領域と、前記第２の画素群を含む第２の領域とに分割され、
前記第１の水平走査回路は、画素エリアの前記第１の領域と前記第２の領域の境界から、画素エリアの第１の領域側の端部に向って走査を行い、画素エリアの第１の領域に対する前記差動積分回路の出力信号を列毎に選択して出力端子に導き、
第２の水平走査回路は、前記第１の領域と第２の領域の境界から、画素エリアの第２の領域側の端部に向って走査を行い、画素エリアの第２の領域に対する前記差動積分回路の出力信号を列毎に選択して出力端子に導く、
ことを特徴とする請求項２記載の熱型赤外線固体撮像素子。
【請求項４】
前記水平走査回路は、
画素エリアの第１の領域と第２の領域の境界から、画素エリアの第１の領域側の端部に向って走査を行い、画素エリアの第１の領域に対する前記差動積分回路の出力信号を列毎に選択して出力端子に導く第１の水平走査回路と、
画素エリアの第１の領域と第２の領域の境界から、画素エリアの第２の領域側の端部に向って走査を行い、画素エリアの第２の領域に対する前記差動積分回路の出力信号を列毎に選択して出力端子に導く第２の水平走査回路とを含み、
前記参照ダミー画素列は、前記第１および第２の領域において形成され、
前記バイアス生成回路の前段に、前記バイアス線上の所定位置の電圧と前記第１の領域における参照信号の差分である第１の差分信号と、前記バイアス線上の所定位置の電圧と前記第２の領域における参照信号の差分である第２の差分信号とを平均化した信号を生成する平均化回路をさらに設け、
前記バイアス生成回路は、前記平均化回路からの信号と基準電圧の差に応じたバイアス電圧を生成する、
ことを特徴とする請求項１に記載の熱型赤外線固体撮像素子。
【請求項５】
前記第１の垂直走査回路は、
前記画素エリアの第１の領域に対応して形成される第１’の垂直走査回路と、
前記画素エリアの第２の領域に対応して形成される第３の垂直走査回路とを含み、
前記第２の垂直走査回路は、
前記画素エリアの第１の領域に対応して形成される第２’の垂直走査回路と、
前記画素エリアの第２の領域に対応して形成される第４の垂直走査回路とを含み、
前記信号線は、
第１の領域の前記感光画素の他方の極を列毎に共通接続すると共に、終端に第１の定電流手段が接続された第１の信号線と、
第２の領域の前記感光画素の他方の極を列毎に共通接続すると共に、終端に第１の定電流手段が接続された第２の信号線とを含み、
前記バイアス線は、
前記画素エリアの第１の領域の列毎に設けられた第１のバイアス線と、
前記画素エリアの第２の領域の列毎に設けられた第２のバイアス線とを含み、
前記差動積分回路は、
前記画素エリアの第１の領域の列毎に設けられた第１の差動積分回路と、
前記画素エリアの第２の領域の列毎に設けられた第２の差動積分回路とを含み、
前記水平走査回路は、
画素エリアの中央から両端部に向ってそれぞれ走査を行い、前記第１の差動積分回路の出力信号を列毎に選択して出力端子に導く第１および第２の水平走査回路と、
画素エリアの中央から両端部に向ってそれぞれ走査を行い、前記第２の差動積分回路の出力信号を列毎に選択して出力端子に導く第３および第４の水平走査回路とを含み、
前記バイアス電圧生成回路は、
前記第１のバイアス線上の所定位置の電圧と前記参照信号の差分信号と、基準電圧との差に応じた第１のバイアス電圧を生成する第１のバイアス生成回路と、
前記第２のバイアス線上の所定位置の電圧と前記参照信号の差分信号と、基準電圧との差に応じた第２のバイアス電圧を生成する第２のバイアス生成回路とを含み、
前記第１のバイアス電圧が前記第１のバイアス線上の画素エリア両端に対応する位置に入力され、
前記第２のバイアス電圧が前記第２のバイアス線上の画素エリア両端に対応する位置に入力される、
ことを特徴とする請求項１に記載の熱型赤外線固体撮像素子。
【請求項６】
前記参照ダミー画素列は前記画素アレイの端の列に設けられた、ことを特徴とする請求項１から５のいずれかに記載の熱型赤外線固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射赤外線による温度変化を２次元配列された半導体センサで検出する熱型赤外線固体撮像素子に関し、特に、半導体センサからの電気信号を信号処理回路にて積分処理した後に出力する熱型赤外線固体撮像素子に関する。
【背景技術】
【０００２】
一般的な熱型赤外線固体撮像素子では、断熱構造を有する画素を２次元に配列し、入射した赤外線によって画素の温度が変化することを利用して赤外線像を撮像する。非冷却型の熱型赤外線固体撮像素子の場合、画素を構成する温度センサには、ポリシリコン、アモルファスシリコン、炭化ケイ素や酸化バナジウム等のボロメータの他、ダイオードやトランジスタ等の半導体素子を用いたものが知られている。特に、ダイオード等の半導体素子は、電気特性や温度依存性のバラツキが固体等で非常に小さいため、各画素の特性を均一にする上で有利である。
【０００３】
また、熱型赤外線固体撮像素子では、画素は２次元に配列されており、行ごとに駆動線によって接続され、列ごとに信号線によって接続されている。垂直走査回路とスイッチにより各駆動線が順番に選択され、選択された駆動線を介して電源から画素に通電される。画素の出力は信号線を介して積分回路に伝えられ、積分回路で積分及び増幅され、水平走査回路とスイッチによって順次出力端子へ出力される（例えば、非特許文献１参照）。
【０００４】
これらの熱型赤外線固体撮像素子において、積分回路に入力される電圧に対して画素の両端電圧以外に駆動線での電圧降下が影響し、駆動線での電圧降下量は画素列毎に異なる。よって、積分回路の出力は画素列毎に異なった値となり、撮像した画像に駆動線の抵抗によるオフセット分布が発生してしまう。また、熱型赤外線固体撮像素子の赤外光に対するレスポンス、即ち、画素の両端電圧の変化は、駆動線における電圧降下成分に比べはるかに小さい。このため、駆動線による電圧降下分布によって増幅器が飽和等を起こし、必要な増幅度を確保できない問題もある。
【０００５】
また、画素のレスポンスには赤外光のレスポンス以外に素子温度変化によるレスポンスも含まれるため、素子出力が素子温度変化とともにドリフトする問題もある。即ち、画素が完全に断熱され、赤外線吸収による温度変化のみを検出することが理想であるが、画素の断熱構造は有限の熱抵抗をもつため、検出動作を行っているときに環境温度が変化すると出力も変化してしまう。この環境温度の変化による出力変動は入射赤外線の変化と区別がつかないため、赤外線の測定精度が低下して安定した画像取得ができなくなってしまう。
【０００６】
こうした問題を解消するため、特許文献１の熱型赤外線固体撮像素子は次のような構成を有する。すなわち、図１３に示すように、熱型赤外線固体撮像素子は、２次元に配列された画素配列1と、断熱構造及び／又は赤外線吸収構造を除外して構成した参照ダミー画素列12と、終端に第１の定電流手段2が接続された信号線23と、画素エリアの列毎に設けられた第２の定電流手段20を並列接続し駆動線3と略同一の電圧降下を生じるバイアス線19と、第１の定電流手段2と第２の定電流手段20の両端電圧の差を一定時間積分して出力する差動積分回路７とを有する。サンプルホールド回路13は、差動積分回路7から出力された参照ダミー画素出力信号をサンプルホールドし、参照ダミー画素出力信号を基準電圧と比較して、その差に応じたバイアス電圧を生成してバイアス線19に入力する。このような、出力読み出しにおける差動積分回路の使用、ならびに、参照ダミー画素列の出力の差動積分回路へのフィードバック機構により、従来の問題であった、駆動線での電圧降下によるオフセット分布と素子温度変動による温度ドリフトを解決している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開2005-214639号公報
【非特許文献】
【０００８】
【非特許文献１】石川等、「従来のシリコンＩＣプロセスを用いた低コスト３２０ｘ２４０非冷却ＩＲＦＰＡ」、Part of the SPIE Conference on Infrared Technology and Applications XXV, 1999年4月発行、Vol.3698、p.556頁から564頁
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記の熱型赤外線固体撮像素子の２次元画素アレイの画素数を多画素化(例えば従来の熱型赤外線固体撮像素子の主流であった640画素x480画素の２次元画素アレイを超える画素数への多画素化)した際、以下の課題が生じる。
【００１０】
フレームレートfrを維持しつつ多画素化するためには、水平走査回路の動作速度を少なくとも(1/fr)/(m*n)より高くする必要がある。ここで、mは多画素化した２次元画素アレイの水平方向画素数、nは垂直方向画素数である。フレームレートfrは、熱型赤外線固体撮像素子が全画素の出力を掃き出す速度（すなわち、1秒間に何枚の２次元画像を表示できるかの性能指標）である(例えば30fps)。
【００１１】
そして(1/fr)/(m*n)より高く設定された水平走査回路の動作速度が、熱型赤外線固体撮像素子を形成する半導体上のＭＯＳトランジスタの動作速度を超えてしまう場合は、水平走査回路の動作速度の低減を図る必要がある。
【００１２】
また、従来の熱型赤外線固体撮像素子において、出力読み出しにおける差動積分回路の使用、ならびに、参照ダミー画素列の出力の差動積分回路へのフィードバック機構により、オフセット分布を低減する手法が考えられる。しかし、そのような手法を用いても、画素数の増加により駆動線での電圧降下そのものが増大し、その増大した駆動線での電圧降下の電圧値以上に差動積分回路の入力電圧範囲を確保することが困難となる。
【００１３】
本発明は、熱型赤外線固体撮像素子の２次元画素アレイの画素数を多画素化した際、駆動線での電圧降下の問題を解決し、さらに素子温度変動による温度ドリフトを抑制可能な、熱型赤外線固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る赤外線固体撮像素子は、断熱構造と赤外線吸収構造を有し、少なくとも１個以上直列接続されたダイオードによって感光画素が構成され、感光画素が２次元状に配置された画素エリアを含む熱型赤外線固体撮像素子である。熱型赤外線固体撮像素子は、感光画素の一方の極を行毎に共通接続する駆動線と、駆動線を順に選択し駆動線の画素エリア両端に電源電圧をそれぞれ供給する第１と第２の垂直走査回路と、感光画素の他方の極を列毎に共通接続すると共に、終端に第１の定電流手段が接続された信号線と、画素エリアの列毎に設けられた第２の定電流手段を並列接続し、駆動線と略同一の電圧降下を生じるバイアス線と、画素エリアの列毎に設けられ、第１の定電流手段と第２の定電流手段の両端電圧の差を一定時間積分して出力する差動積分回路と、画素エリアの画素に対する差動積分回路の出力信号を列毎に選択して出力端子に導く水平走査回路と、実質的に熱型赤外線固体撮像素子全体の温度変化に応じて変化する参照信号を出力する、断熱構造及び／又は赤外線吸収構造を除外して構成された一列または複数列の参照ダミー画素列を含む参照信号出力回路と、バイアス線上の所定位置の電圧と参照信号の差分信号と、基準電圧との差に応じたバイアス電圧を生成するバイアス生成回路とを備える。バイアス電圧は、バイアス線上の画素エリア両端に対応する位置に入力される。
【００１５】
尚、本発明において、「バイアス線上の所定位置」とは、バイアス線上の固定された位置であれば良く、特定の位置には限定されない。即ち、本発明において、バイアス線上の所定位置の電圧を取出すのは、バイアス線全体の電圧レベルをモニタするためであるので、どの位置で電圧をモニタしても発明の思想には影響しない。
【００１６】
また、本発明において、「基準電圧」とは、ある一定の電圧であれば良く、特定の電圧値には限定されない。即ち、本発明において、「基準電圧」はフィードバックするバイアス電圧を一定の電圧に自動修正する際の基準となるものである。従って、「基準電圧」は、ある一定の電圧であり、かつ、差動積分回路の出力信号が後段回路のダイナミックレンジに入るように選択されたものであれば、それがどのような電圧であっても発明の思想には影響しない。
【発明の効果】
【００１７】
本発明により、熱型赤外線固体撮像素子の２次元画素アレイの画素数を多画素化した際においても、駆動線での電圧降下の抑制、素子温度変動による温度ドリフト抑制を実現することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態１による熱型赤外線固体撮像素子を示す回路ブロック図である。
【図２】本発明に用いる差動積分回路の一例を示す回路図である。
【図３】本発明に用いる低域通過フィルタの例を示す回路図である。
【図４】本発明に用いるサンプルホールド回路の例を示す回路図である。
【図５】本発明に用いるサンプルホールド回路の別の例を示す回路図である。
【図６】本発明に係る熱型赤外線固体撮像素子の画素構造の例を示す断面図（ａ）及び斜視図（ｂ）である。
【図７】本発明の実施の形態２による熱型赤外線固体撮像素子を示す回路ブロック図である。
【図８】本発明の実施の形態３による熱型赤外線固体撮像素子を示す回路ブロック図である。
【図９】水平走査期間とブランキング期間における出力電圧の波形の推移についての説明図である。
【図１０】従来技術による駆動線の片端駆動の動作説明図である。
【図１１】本発明による駆動線の両端駆動の動作説明図である。
【図１２】従来技術による駆動線の片端駆動と本発明による駆動線の両端駆動における駆動線電圧降下の水平方向画素位置（画素列番号）依存性についてのグラフである。
【図１３】従来技術による熱型赤外線固体撮像素子を示す回路ブロック図である。
【図１４】本発明の実施の形態４による熱型赤外線固体撮像素子を示す回路ブロック図である。
【発明を実施するための形態】
【００１９】
以下、添付の図面を参照し、本発明の実施形態を説明する。
【００２０】
実施の形態１．
図１は、本発明の実施の形態１に係る熱型赤外線固体撮像素子を示す回路図である。熱型赤外線固体撮像素子において、従来の熱型赤外線固体撮像素子と同様に、赤外線吸収構造と断熱構造を備えたダイオードが複数個直列接続されて個々の感光画素1a,1bが構成されている。感光画素1a,1bは２次元上に配列され、画素エリアを構成している。
【００２１】
画素エリアは、その中央を境界にして左右に分割され、画素エリアの左側の領域が第1の領域であり、画素エリアの右側の領域が第2の領域である。第1の領域に含まれる画素数は、第2の領域に含まれる画素数と同一であるのが望ましい。感光画素1aは、画素エリアの第1の領域に形成される感光画素であり、感光画素1bは画素エリアの第2の領域に形成される感光画素である。
【００２２】
感光画素1a,1bの行毎に、感光画素1a,1bを共通接続する駆動線3が設けられている。また、感光画素1a,1bの列毎に、感光画素1aまたは感光画素1bを共通接続する信号線23aまたは23bが設けられている。各信号線23a,23bの終端には第１の定電流手段群として定電流源2a,2bが接続されている。
【００２３】
画素エリア左側において、第1の垂直走査回路4aと第1のスイッチ5aが形成されている。画素エリア右側において、第2の垂直走査回路4bと第2のスイッチ5bが形成されている。第１の垂直走査回路４aと第１のスイッチ5aにより、駆動線3が順番に選択されて電源6aに接続される。同時に、第2の垂直走査回路４bと第2のスイッチ5bにより、駆動線3が順番に選択されて電源6bに接続される。電源6aと電源6bは同一電圧値の電源である。この構成により、選択された各駆動線3は、同一電圧値の２つの電源6aと6bにより、駆動線３の両端から電圧を供給される（両端駆動）。
【００２４】
一方、定電流源2a,2bに近接して画素1a,1bの列毎に、第２の定電流手段群として、定電流源2a,2bと略同一の電流を流す定電流源20a,20bが配置されている。定電流源20a,20bは、駆動線3と略平行なバイアス線19によって並列接続されている。バイアス線19は、駆動線3と略同一の電圧降下を生じるように、駆動線3と略同一の抵抗値を有している。尚、バイアス線19は、駆動線3と略同一の電圧降下を生じれば良く、必ずしも駆動線3と同一の抵抗値を有する必要はない。定電流源2a,2bの電流値が定電流源20a,20bと異なる場合には、それに応じてバイアス線19と駆動線3が異なる抵抗を有しても良い。
【００２５】
画素１a,1bの列毎に差動増幅積分回路7a,7bが形成されている。差動増幅積分回路7a,7bは、定電流源2a,2bの両端電圧と定電流源20a,20bの両端電圧との差を積分、増幅して出力する。第1の領域の感光画素1aに対して、水平走査回路8a、水平選択スイッチ9aが形成され、第2の領域の感光画素1bに対して、水平走査回路8b、水平選択スイッチ9bが形成される。
【００２６】
水平走査回路8a,8bは、画素エリアの第１の領域と第２の領域の境界から、画素エリアの端部に向って、それぞれ同時に水平走査を行う。水平走査回路8a,8bによって水平選択スイッチ9a,9bが順次オンされ、列毎に配置された差動積分回路7a,7bの出力信号が、出力アンプ11a,11bを介して出力端子10a,10bから外部に出力される。このように、本実施形態では、水平走査回路を、画素エリアの第１の領域と第２の領域それぞれに対して設けられた２つの水平走査回路8a、8bで構成している。
【００２７】
ここで、バイアス線19においては駆動線3と略同一の電圧降下が生じている。このため、上記構成によって駆動線3での電圧降下分が出力信号からキャンセルされ、駆動線3に起因するオフセット分布が除去される。即ち、参照信号とバイアス線19の電圧との差分を取り、その差分信号を所定の基準電圧と対比し、その差に応じたバイアス電圧を生成してバイアス線19にフィードバックする。これにより、バイアス線19の電圧を参照信号に応じて（素子温度に応じて）変化させながら、製造バラツキ等によるバイアス線19の電圧バラツキを自動修正することができる。
【００２８】
本実施の形態では、画素エリアの右側１列の画素12bを、断熱構造及び／又は赤外線吸収構造を有しない参照画素としている。この参照画素12bに接続された定電流源2bの両端電圧が参照信号として読み出される。この参照信号は、通常の画素1bからの信号と同様に読み出される。即ち、参照画素12bに接続された電流源2bの両端電圧と、電流源2bに隣接してバイアス線19に接続された電流源20bの両端電圧とが、各々、差動積分回路7bのマイナス側とプラス側に入力されて、積分増幅される。そして、水平走査回路8bとスイッチ9bによって、通常の画像読出しの１ライン毎に参照画素12bに対応した出力信号が読み出され、アンプ11bを介して出力端子10bから出力される。
【００２９】
なお、画素エリアの左側１列の画素も参照画素12aとしているが、これは望ましくは第1の領域と第2の領域の画素数を同一にするためであり、本実施の形態では参照信号のフィードバックとして用いていない。もちろん、参照画素12bでなく、参照画素12aを、参照信号のフィードバックとして用いても良い。
【００３０】
出力端子10bには、サンプルホールド回路13が接続され、参照画素列の出力信号が出力端子10bに出力されているタイミングでサンプルホールド動作を行うよう、サンプルホールドタイミング信号が入力される。サンプルホールド回路13の出力は、バイアス発生回路（基本的には減算回路）14のマイナス側端子に入力される。バイアス発生回路14のプラス側端子には基準電圧が入力される。バイアス発生回路14は両入力端子に入力された電圧の差に応じたバイアス電圧を生成する。生成したバイアス電圧は、低域通過フィルタ16、バッファアンプ17及び低域通過フィルタ18を介した後、分岐し配線22a、22bを介してバイアス線19の画素エリア両端の端子21a、21bにそれぞれ入力される。ここで、配線22aと配線22bは、配線抵抗が可能な限り等しくなるようにする。
【００３１】
差動積分回路7a,7bの減算極性とバイアス発生回路14の減算極性は、参照画素12bに対応する出力信号の変化が抑制される方向に選択されている。即ち、バイアス線19の電圧（バイアス線19に接続した電流源20a,20bの電圧）が差動積分回路7a,7bのプラス側に入力された場合には、その差動積分回路7a,7bの出力はバイアス発生回路14のマイナス側に入力される。逆に、バイアス線19の電圧が差動積分回路7a,7bのマイナス側に入力された場合には、その差動積分回路7a,7bの出力はバイアス発生回路14のプラス側に入力される。これにより、バイアス発生回路14には、サンプルホールドされた信号と基準信号の差に応じて、この差を減少させる方向にバイアス線19の電圧を変化させることになる。
【００３２】
以上の構成により、本実施形態においても、特許文献１と同様、製造バラツキ等によるバイアス線の電圧バラツキが自動修正され、このため、参照画素12bに対応する素子出力（画像信号の基準電圧レベルに相当する）は、回路内における直流オフセット成分の製造バラツキの影響を受けずにほぼ一定となり、素子ごとの特性バラツキによる素子内外の後段回路でのダイナミックレンジオーバーが防止できる。しかも、バイアス線19の電圧は、列毎に設けられた電流源2a,2bによる駆動線3の電圧降下を模擬するだけでなく、参照画素12bによる素子温度ドリフト情報を反映して変化する。よって、駆動線3での電圧降下によるオフセット分布抑制と温度ドリフト抑制も実現される。
【００３３】
即ち、通常画素1a,1bに対応する差動積分回路7a,7bのマイナス側端子には、
ａ）駆動線3の電圧降下成分、
ｂ）環境温度による画素1a,1bの画素信号変化成分、及び
ｃ）入射赤外線による画素1a,1bの出力変化成分
が入力される。
【００３４】
一方、差動積分回路7a,7bのプラス側端子には、
ａ’）バイアス線19での電圧降下成分、及び
ｂ’）環境温度による参照信号変化成分
が入力される。
【００３５】
駆動線3の電圧降下成分（ａ）は、バイアス線での電圧降下成分（ａ’）によってキャンセルされ、環境温度による画素1a,1bの画素信号変化成分（ｂ）は、環境温度による参照信号変化成分（ｂ’）によってキャンセルされる。このため、差動積分回路7a,7bでは、入射赤外線による画素1a,1bの出力変化（ｃ）のみ残して減算処理される。
【００３６】
以上のように、本実施形態の熱型赤外線固体撮像素子では、画素エリアを第1の領域と第2の領域に分割し、それぞれの読み出しを担う2つの水平走査回路8a,8b、および、2つの水平選択スイッチ9a,9bを具備し、２つの水平走査回路8a,8bが同時に水平走査を行い、分割並列読み出しを行う。これにより、分割並列読み出しを行わない従来の撮像素子に比べ、水平走査回路の動作速度を1/2に低減することが可能となる。
【００３７】
一般に２次元画素アレイの熱型赤外線固体撮像素子では、感光画素エリアが撮像領域となり、赤外線に対し感度の無い参照画素が感光画素エリア内に形成されるとその領域だけ撮像が出来ないという問題がある。このため、参照画素は画素エリアの端部にしか形成できないという制限がある。
【００３８】
本実施形態では、水平走査回路8a,8bによる走査を画素エリアの中央から端部に向って行う。これにより、画素エリアの端部にしか形成できない参照画素の出力が、水平走査の最終期間に得られることとなり、ブランキング（帰線）期間の間、出力端子に参照画素からの出力が維持される（図９参照）。よって、ブランキング期間の間に、サンプルホールド回路13により、参照画素からの出力の抽出を行なうことができる。これにより、水平走査の最終期間でない場合に出力の抽出を行う場合に、出力端子において水平走査周期の短い期間で後続の画素により出力変動が起こることにより、出力の抽出が精度良く行えないという問題を回避できる。この高精度に抽出した参照画素の出力をフィードバックすることにより、素子温度変動による温度ドリフトを首尾良く抑制可能となる。
【００３９】
また、駆動線3について、画素エリアの両端に配置した２つの垂直走査回路4a,4bにより画素エリアの両端で駆動し、バイアス線19についても画素エリアの両端で駆動を行う（両端駆動）。これにより、多画素化による駆動線3の電圧降下増を著しく低減可能となり、差動積分回路7a,7bの入力電圧レンジにおさめることができるようになる。これにより、使用可能となった差動積分回路7a,7bにより、駆動線3の電圧降下とバイアス線19の電圧降下の相殺がなされ、出力電圧におけるオフセット電圧が著しく低減できる。
【００４０】
図１０は、従来の熱型赤外線固体撮像素子の駆動線の片端駆動の動作を説明した図である。垂直走査回路により選択された行に対応する駆動線においては、前述のように各列同時に並行してダイオード電流Idを流し、ダイオード電流Idの積分が行われる。このため、画素エリア左側に配置された垂直走査回路により片端駆動した場合、図１０に示すような電流が駆動線に流れることとなり、画素エリア右側に進むにつれ電圧降下値が増大していく。一方、本実施形態での駆動線3の両端駆動では、画素エリア両端から駆動電圧が供給される（図１１参照）。
【００４１】
図１２に、従来の駆動線の片端駆動の場合と、本実施形態の駆動線の両端駆動の場合における、駆動線電圧降下の水平方向画素位置（画素列番号）依存性を示す。従来の駆動線の片端駆動では、画素エリア右端（画素列番号ｍ、ただしｍは水平画素数）において、駆動線電圧降下値は、最大となり、読み出し動作に用いられる差動積分回路の入力電圧レンジの許容範囲を超えている。これに対し、本実施形態の駆動線の両端駆動では、駆動線電圧降下値は、著しく低減され、差動積分回路7a,7bの入力電圧レンジの許容範囲内におさまることがわかる。
【００４２】
従って、本実施形態の構成によれば、熱型赤外線固体撮像素子の２次元画素アレイの画素数を多画素化した際においても、水平走査回路の動作速度の低減と、駆動線での電圧降下の問題の解決とを同時に実現し、さらに素子温度変動による温度ドリフトを抑制可能な熱型赤外線固体撮像素子を提供することができる。
【００４３】
以下、本実施の形態に係る熱型赤外線固体撮像素子の各構成について詳細に説明する。
【００４４】
（１）差動積分回路
図２に差動積分回路7a,7bの構成例を示す。図２は、本願発明者が先にした特許出願(特願２０００−３８６９７４)に開示したものである。演算増幅器を用いた一般的な構成に比較し、構成を簡略化できる。図２に示す差動積分回路は、定電流源2a,2bの両端電圧と定電流源20a,20bの両端電圧を入力側に接続した差動電圧電流変換アンプ125と、差動電圧電流変換アンプ125の出力側に接続された積分容量126と、積分容量126を周期的に基準電圧Ｖrefにリセットするように接続されたリセットトランジスタ127を備える。差動電圧電流変換アンプ125は、負帰還なしの状態で接続されており、その出力インピーダンスと積分容量125のキャパシタンスＣｉとの積（＝時定数）が積分時間Ｔｉの５倍以上となるように設定されている。
【００４５】
積分容量126の入力端には、サンプルホールド用トランジスタ45、サンプルホールド容量47、リセットトランジスタ46から成るサンプルホールド回路128が接続されている。積分後の出力は、サンプルホールド回路128でサンプリングされ、バッファ129を介して出力される。図２の差動積分回路7a,7bでは、負帰還をしない状態の差動電圧電流変換アンプ125を用いて積分回路を構成しているため回路構成が簡略となる。
【００４６】
（２）低域通過フィルタ
低域通過フィルタ16と18は、参照画素12bに対応する出力やサンプルホールド回路13等、バイアス発生回路14で発生する雑音をカットし温度ドリフト成分のみを抽出する。一般に、高Ｓ／Ｎを目指す赤外線検出器では、電源系の雑音は電源回路で充分低減されており、検出部からの雑音が装置の雑音主成分となる。バイアス発生回路14の出力には参照画素12bで発生した雑音成分が含まれるが、参照画素12bの雑音成分と画素1a,1bの雑音成分は無相関である。このため、差動積分回路7a,7bからの出力における雑音が、画素1a,1bの出力のみを積分する場合に比べて√2倍になる。一方、環境温度変化による検出部出力の変化や、環境温度変化に伴う電源回路特性変動による電源電圧の変化は、その変動が一般に秒オーダ以上の緩やかなものである。したがって、バイアス電圧が通過するラインの帯域は、赤外線を検出する信号ラインに必要な帯域にくらべて充分狭くてもよい。そこで、出力端子10a,10bから差動積分回路7a,7bの入力端子にフィードバックするライン上に低域通過フィルタ16と18を入れ、温度ドリフト成分のみを通過するようにすれば、差動による雑音増加を抑制することができる。尚、このような赤外線固体撮像素子の画素にとっての雑音帯域幅の代表的な値は数kHzであるので、その１/100以下にカットオフ周波数を設定すれば良い。素子温度変動の観点からは、その変動周期は早くて秒オーダであるから数Hzの帯域があれば十分である。また、本実施の形態では２つの低域通過フィルタ16、18をバッファ17の前後に挿入しているが、何れか一方だけでもよい。
【００４７】
低域通過フィルタ16及び18の回路構成例を、図３(a)及び(b)に示す。以下に示す構成は、低域通過フィルタ１6及び18のいずれにも用いることができる。
【００４８】
図３(a)の低域通過フィルタは受動素子を用いたもので、素子（抵抗またはリアクタンス）130と、容量131とを含む。バッファアンプ17の後側に挿入する低域通過フィルタ18においては、素子130は直流電圧降下がないリアクタンスの方が望ましい。一方、バッファアンプ17の手前側に設ける低域通過フィルタ16においては、素子130はフィルタとしての特性が得られ易い抵抗を用いる方が望ましい。また、素子130は、電源回路6の内部抵抗あるいはバッファアンプ17の内部抵抗でもよい。図３(b)の低域通過フィルタは、能動素子である演算増幅器132を用いた積分回路であり、この回路構成も低域通過フィルタとして一般的であるので詳細な説明は省略する。 
【００４９】
本実施形態における低域通過フィルタ16及び18は、図３（a）及び（b）に例示するものに限定されるものではなく、他のフィルタ（例えば、スイッチトキャパシタ回路）を用いることもできる。また、低域通過フィルタ16及び18は、バッファアンプ17の前側か後側のいずれか一方だけに設けても良いが、その場合はバッファアンプ17の前側のフィルタ16を残すことが好ましい。バッファアンプ17の後側には大きな電流が流れるため、フィルタでの電圧降下がバイアス電圧の変動の原因となるからである。
【００５０】
（３）画素、参照画素
図６（a）及び（b）は、本実施の形態に係る熱型赤外線固体撮像素子における画素１a,1bの構造例を模式的に示す断面図及び斜視図である。画素1a,1bにおいて、温度センサとなるＰＮ接合ダイオード902が、２本の長い支持脚1101によってシリコン基板1102に設けられた中空部1103の上に支持されており、ダイオード902の電極配線1104が支持脚1101内に埋め込まれている。ＰＮ接合ダイオード902は、感度を高めるために複数個が直列に接続されていることが好ましい。中空部1103は、ダイオード902とシリコン基板1102との間の熱抵抗を高めて、断熱構造を形成している。この例では、ダイオード902がＳＯＩ基板のＳＯＩ層上に形成されており、ＳＯＩ層下の埋め込み酸化膜が中空構造を支持する構造体の一部になっている。また、ダイオード部に熱的に接触している赤外線吸収構造1106が、図の上方から入射する赤外線を効率良く吸収できるように、支持脚1101の上方に張り出した構造となっている。尚、図６(b)では下部の構造を判りやすくするため、図の前方の部分での赤外線吸収構造を除いて描いてある。
【００５１】
赤外線が画素1a,1bに入射すると、赤外線吸収構造1106で吸収され、上記の断熱構造により画素1a,1bの温度が変化し、温度センサとなるダイオード902の順方向電圧特性が変化する。このダイオード902の順方向電圧特性の変化量を、所定の検出回路で読み取ることにより、入射した赤外線量に応じた出力信号を取出すことができる。熱型赤外線固体撮像素子では、画素1a,1bが２次元に多数配列されており、それらを順にアクセスしていく構造となっている。このような素子では画素間の特性の均一性が重要である。ダイオードの順方向電圧やその温度依存性は固体間のバラツキが非常に小さく、熱型赤外線撮像素子にとって温度センサにダイオードをもちいることは、特性の均一性を図る上で特に有効である。尚、本実施形態において、赤外線吸収構造は、素子に入射した赤外線を吸収して温度センサの温度上昇を生ぜしめる構造であれば良く、上記構成には限定されない。また、本実施形態において、断熱構造は、赤外線吸収による温度センサの温度変化を妨げる構造であれば良く、上記の中空構造には限定されない。
【００５２】
（４）参照画素、参照信号出力回路
参照信号を出力する回路構成として、本実施の形態では画素エリア内の右側１列分の画素から断熱構造及び／又は赤外線吸収構造を除外することによって参照画素を構成している。参照画素は、断熱構造と赤外線吸収構造のいずれか一方若しくは両方を除去する以外は、通常の画素1a,1bと実質的に同一の構造を有する。このため、参照画素は素子温度変化のみを検出することが可能となる。赤外線吸収に対する感度が必要なレベルにまで低下できれば、参照画素において断熱構造と赤外線吸収構造のいずれか一方は残していても良い。参照画素12bは、電源6bと定電流源2bによって定電流駆動されており、定電流源2bの両端電圧を参照信号Ｖｐｒとして出力する。即ち、参照画素12b、電源6b及び定電流源2bによって参照信号出力回路が構成されている。参照画素12bによって参照信号を出力することにより、素子温度に対する画素1a,1bの応答特性を正確に模擬することができ、精度の高い温度ドリフト補正が可能となる。特に、本実施の形態のように、画素エリアの一部の画素から断熱構造及び／又は赤外線吸収構造を除外して参照画素12bとすれば、製造条件の僅かな違いによる特性のズレを防止して、画素1a,1bの温度応答特性を一層精度良く模擬することができる。その場合、撮像画像に参照画素の信号が現れないように、参照画素を画素エリアの水平又は垂直の１辺に設けることが好ましい。尚、参照信号出力回路において、参照画素ではなくサーミスタを利用することも勿論可能である。 
【００５３】
（５）サンプルホールド回路
本実施形態及び以下の実施形態におけるサンプルホールド回路13、…の構成は任意のものでよい。例えば、図２に示したサンプルホールド回路128と同じものを用いることもできる。また、図４に、サンプルホールド回路13の他の構成例を示す。図４は、オペアンプ133を用いた周知の構成を示し、サンプルホールド容量134にサンプルホールドスイッチ135が接続されている。サンプルホールドスイッチ135のゲートには参照画素12bの出力タイミングでクロックが与えられ、スイッチが開状態となる。
【００５４】
複数の参照画素12bの出力を平均化してサンプルホールドする場合の回路構成の例を図５に示す。図４に示す回路の前段に図３(a)又は図３(b)に示した構成を有する低域通過フィルタ１３６を挿入している。平均化する参照画素は時間に対して連続的に出力されるので、フィルタの時定数を時間に対する出力変化が抑制されるように設定すればよい。
【００５５】
なお、本実施の形態において、サンプルホールド回路13、バイアス発生回路14、低域通過フィルタ16、18、バッファアンプ17を、画素1a,1bと同一チップに設けてもよく、チップ外に設けてもよいのは言うまでもない。またバッファアンプ18の機能はバイアス発生回路14に含めてもよい。また、参照画素12bに対応するバッファアンプ11の出力の変化を抑制する向きであれば、差動積分回路7a,7b、バイアス発生回路14のプラス、マイナス側入力の接続構成はこの例に限らない。例えば、図１においてプラス、マイナス側入力の向きを全て逆転しても良い。一方のみ逆転し、バッファアンプ17に反転アンプを含めてもよい。
【００５６】
実施の形態２．
図７は、本発明の実施の形態２に係る熱型赤外線固体撮像素子の回路図である。図７に示すように、本実施の形態２の熱型赤外線固体撮像素子は、実施の形態１の熱型赤外線固体撮像素子と同様の構成を有するが、下記の構成が異なる。以下、実施の形態１の熱型赤外線固体撮像素子と異なる構成、動作について説明する。
【００５７】
図７に示すように、本実施の形態の熱型赤外線固体撮像素子は、実施の形態１の熱型赤外線固体撮像素子の構成に加えてアナログ平均化回路24をさらに設けている。さらに、本実施形態では、画素エリアの第１の領域及び第２の領域のそれぞれの領域からの信号に対してサンプルホールド回路13a,13bを備えている。第１の領域側のサンプルホールド回路13aの入力は出力端子10aに接続され、その出力はアナログ平均化回路24の一方の入力に接続される。第２の領域側のサンプルホールド回路13bの入力は出力端子10bに接続され、その出力はアナログ平均化回路24の他方の入力に接続される。アナログ平均化回路24の出力はバイアス発生回路14のマイナス入力に接続される。
【００５８】
以上の構成を有する本実施の形態の熱型赤外線固体撮像素子では、画素エリアの端の列に設けられた参照画素12a,12bに接続された定電流源2a,2bの両端電圧を参照信号として読み出される。この参照信号は、通常の画素1a,1bの信号と同様の方法で読み出される。即ち、参照画素12a,12bに接続された電流源2a,2bの両端電圧と、それに隣接してバイアス線19に接続された電流源20a,20bの両端電圧とが、各々、差動積分回路7a,7bのマイナス側とプラス側に入力されて、積分、増幅される。そして、水平走査回路8a,8bとスイッチ9a,9bによって、通常の画像読出しの１ライン毎に参照画素12a,12bに対応した出力信号が読み出され、アンプ11a,11bを介して出力端子10a,10bから出力される。
【００５９】
出力端子10a,10bからの信号はそれぞれサンプルホールド回路13a,13bに入力される。サンプルホールド回路13a,13bは、参照画素列の出力信号が出力信号10a,10bに出力されているタイミングでサンプルホールド動作を行うよう、サンプルホールドタイミング信号が入力される。このサンプルホールド回路13a,13bの出力は、アナログ平均化回路24により平均化され、その後、バイアス発生回路（基本的には減算回路）14のマイナス側端子に入力され、その差に応じたバイアス電圧が生成される。生成したバイアス電圧は、低域通過フィルタ16、バッファアンプ17及び低域通過フィルタ18を介した後、分岐し配線22a、22bを介して、バイアス線19の画素エリア両端21a、21bに、それぞれ、入力される。ここで、配線22aと配線22bは、配線抵抗が可能な限り等しくなるようにする。
【００６０】
実施の形態１と同様、差動積分回路7a,7bの減算極性とバイアス発生回路14の減算極性は、参照画素12bに対応する出力信号の変化が抑制される方向に選択されている。これにより、バイアス発生回路14は、サンプルホールドされた信号と基準信号の差に応じて、この差を減少させる方向にバイアス線19の電圧を変化させる。
【００６１】
従って、本発明においても、特許文献１と同様、製造バラツキ等によるバイアス線の電圧バラツキが自動修正され、このため、参照画素12a,12bに対応する素子出力（画像信号の基準電圧レベルに相当する）は、回路内における直流オフセット成分の製造バラツキの影響を受けずにほぼ一定となり、素子ごとの特性バラツキによる素子内外の後段回路でのダイナミックレンジオーバーが防止できる。しかも、バイアス線19の電圧は、列毎に設けられた電流源2a,2bによる駆動線電圧降下を模擬するだけでなく、参照画素12a,12bによる素子温度ドリフト情報を反映して変化する。よって、駆動線3での電圧降下によるオフセット分布抑制と温度ドリフト抑制も実現される。
【００６２】
以上のように、本実施形態では、画素エリアを第1の領域と第2の領域に分割し、それぞれの読み出しを担う2つの水平走査回路8a,8b、および、2つの水平選択スイッチ9a,9bを具備し、２つの水平走査回路8a,8bが同時に水平走査を行い、分割並列読み出しを行う。これにより、分割並列読み出しを行わない従来の撮像素子に比べ、水平走査回路の動作速度を1/2に低減することが可能となる。
【００６３】
さらに、この水平走査回路8a,8bの走査を、画素エリアの中央から端部に向って行うことにより、画素エリアの端部にしか形成できない参照画素の出力が、水平走査の最終期間に得られることとなり、ブランキング（帰線）期間の間、出力端子に参照画素からの出力が維持される（図9参照）。よって、ブランキング期間の間に、サンプルホールド回路13により、参照画素からの出力の抽出を行なうことができる。これにより、参照画素からの出力レベルの抽出精度を向上できる。
【００６４】
また、前述のように差動積分回路7a,7bとバイアス線19の使用により、駆動線3の電圧降下が出力に及ぼす影響は抑制されるものの、若干の影響が残存する可能性もある。その場合は、画素エリア左端に形成した参照画素12aと画素エリア右端に形成した参照画素12bの出力レベルが異なることとなる。この課題に対し、本実施形態では、サンプルホールド回路13a,13bにより抽出した参照画素12aの出力レベルと参照画素12bの出力レベルを、アナログ平均化回路24で平均化した後、フィードバックに使用する。これにより、実質的に画素エリア全体の温度変動に対応した参照信号のフィードバックが実現され、素子温度変動による温度ドリフトの抑制を精度良く実行可能となる。
【００６５】
そして、駆動線3の駆動を、画素エリアの両端に配置した２つの垂直走査回路4a,4bにより両端駆動を行い、バイアス線19についても画素エリアの両端での両端駆動を行う。これにより、多画素化による駆動線3の電圧降下の増大を、著しく低減でき、差動積分回路7a,7bの入力電圧レンジにおさめることができるようになる。これにより使用可能となった差動積分回路7a,7bにより、駆動線3の電圧降下とバイアス線19の電圧降下の相殺がなされ、出力電圧におけるオフセット電圧が著しく低減できる。
【００６６】
よって、本実施形態により、熱型赤外線固体撮像素子の２次元画素アレイの画素数を多画素化した際においても、水平走査回路8a,8bの動作速度の低減と駆動線での電圧降下の問題解決を同時に実現し、さらに素子温度変動による温度ドリフトの抑制を精度良く実行可能な熱型赤外線固体撮像素子の提供が可能となる。
【００６７】
実施の形態３．
図８は、本発明の実施の形態３に係る熱型赤外線固体撮像素子を示す回路図である。熱型赤外線固体撮像素子において、実施の形態１と同様に、赤外線吸収構造と断熱構造を備えたダイオードが複数個直列接続されて個々の感光画素1a,1b,1c,1dが構成されている。感光画素1a,1b,1c,1dは２次元上に配列された画素エリアを構成している。
【００６８】
画素エリアは、その中央を境界に上下左右に４分割され、すなわち、第１から第４の領域に分割されている。各領域に含まれる画素数は同一であるのが望ましい。感光画素1aは、画素エリアの左上側領域である第1の領域に形成された感光画素である。感光画素1bは、画素エリアの右上側領域である第2の領域に形成された感光画素である。感光画素1cは、画素エリアの左下側領域である第3の領域に形成される感光画素である。感光画素1dは、画素エリアの右下側領域である第4の領域に形成される感光画素である。
【００６９】
感光画素1a,1bの行毎に、感光画素1a,1bを共通接続する駆動線3aが接続されている。感光画素1c,1dの行毎に、感光画素1c,1dを共通接続する駆動線3bが接続されている。また、感光画素1a,1bの列毎に、感光画素1aまたは感光画素1bを共通接続する信号線23a,23b（第１の信号線）が設けられている。各信号線23a,23bの終端には第１の定電流手段群として定電流源2a,2bが接続されている。感光画素1c,1dの列毎に、感光画素1cまたは感光画素1dを共通接続する信号線23c,23d（第２の信号線）が設けられている。各信号線23c,23dの終端には第１の定電流手段群として定電流源2c,2dが接続されている。なお、信号線23aと信号線23cは、画素エリアの第１の領域と第３の領域の境界で分断されており、電気的に導通していない。信号線23bと信号線23dは、画素エリアの第２の領域と第４の領域の境界で分断されており、電気的に導通していない。
【００７０】
画素エリア左上側において、第１の垂直走査回路4aと第１のスイッチ5aが形成されている。画素エリア右上側において、第2の垂直走査回路4bと第2のスイッチ5bが形成されている。画素エリア左下側において、第3の垂直走査回路4cと第3のスイッチ5cが、画素エリア右下側に第4の垂直走査回路4dと第4のスイッチ5dが形成される。このように、本実施形態では、垂直走査回路を、画素エリア左側（第１、第３の領域）に対して設けられた垂直走査回路4a、4cと、画素エリア右側（第２、第４の領域）に対して設けられた垂直走査回路4b、4dとで構成している。
【００７１】
第１の垂直走査回路４aと第１のスイッチ5aにより駆動線3aが順に選択され、各駆動線3aが電源6aに接続される。同時に第2の垂直走査回路４bと第2のスイッチ5bにより駆動線3aが順に選択され、各駆動線3aが電源6bに接続される。電源6aと電源6bは同一電圧値の電源である。この構成により、選択された各駆動線3aは、同一電圧値の２つの電源6aと電源6bにより、配線3aの両端から電圧が供給される（両端駆動）。同様に、第3の垂直走査回路４cと第3のスイッチ5cにより駆動線3bが順に選択され、各駆動線3bが電源6cに接続される。同時に第4の垂直走査回路４dと第4のスイッチ5dにより駆動線3bが順に選択され、各駆動線3bが電源6dに接続される。電源6cと電源6dは同一電圧値の電源である。すなわち、選択された各駆動線3bは、同一電圧値の２つの電源6cと電源6dにより、駆動線3bの両端から電圧が供給される（両端駆動）。
【００７２】
一方、定電流源2a,2bに近接して画素1a,1bの列毎に、第２の定電流手段群として、定電流源2a,2bと略同一の電流を流す定電流源20a,20bが配置されている。定電流源20a,20bは、駆動線3aと略平行なバイアス線19a（第１のバイアス線）によって並列接続されている。定電流源2c,2dに近接して画素1c,1dの列毎に、第２の定電流手段群として、定電流源2c,2dと略同一の電流を流す定電流源20c,20dが配置されている。定電流源20c,20dは、駆動線3bと略平行なバイアス線19b（第２のバイアス線）によって並列接続されている。バイアス線19a,19bは、駆動線3a,3bと略同一の電圧降下を生じるように、駆動線3a,3bと略同一の抵抗値を有している。尚、バイアス線19a,19bは、駆動線3a,3bと略同一の電圧降下を生じれば良く、必ずしも駆動線3a,3bと同一の抵抗を有する必要はない。定電流源2a,2b,2c,2dの電流値が定電流源20a,20b,20c,20dと異なる場合には、それに応じてバイアス線19a,19bと駆動線3a,3bが異なる抵抗を有しても良い。
【００７３】
画素１a,1bの列毎に差動増幅積分回路7a,7b（第１の差動積分回路）が形成されている。差動増幅積分回路7a,7bは、定電流源2a,2bの両端電圧と定電流源20a,20bの両端電圧との差を積分、増幅して出力する。画素１c,1dの列毎に差動増幅積分回路7c,7d（第２の差動積分回路）が形成されている。差動増幅積分回路7c,7dは、定電流源2c,2dの両端電圧と定電流源20c,20dの両端電圧との差を積分、増幅して出力する。
【００７４】
第1の領域の感光画素1aに対して水平走査回路8a、水平選択スイッチ9aが形成される。第2の領域の感光画素1bに対して水平走査回路8b、水平選択スイッチ9bが形成される。水平走査回路8a,8bは、画素エリアの第１の領域と第２の領域の境界から、画素エリアの端部に向って、それぞれ、同時に水平走査を行う。水平走査回路8a,8bによって水平選択スイッチ9a,9bが順次オンされ、列毎に配置された差動積分回路7a,7bの出力信号が、出力アンプ11a,11bを介して出力端子10a,10bから外部に出力される。
【００７５】
バイアス線19aにおいては駆動線3aと略同一の電圧降下が生じている。このため、上記構成によって駆動線3aでの電圧降下分が出力信号からキャンセルされ、駆動線3aに起因するオフセット分布が除去される。即ち、参照信号とバイアス線19aの電圧との差分を取り、その差分信号を所定の基準電圧と対比し、その差に応じたバイアス電圧を生成してバイアス線19aにフィードバックする。これにより、バイアス線19aの電圧を参照信号に応じて（素子温度に応じて）変化させながら、製造バラツキ等によるバイアス線の電圧バラツキを自動修正することができる。
【００７６】
第3の領域の感光画素1cに対して水平走査回路8c、水平選択スイッチ9cが形成される。第4の領域の感光画素1dに対して水平走査回路8d、水平選択スイッチ9dが形成される。水平走査回路8c,8dは、画素エリアの第３の領域と第４の領域の境界から、画素エリアの端部に向って、それぞれ、同時に水平走査を行う。水平走査回路8c,8dによって水平選択スイッチ9c,9dが順次オンされ、列毎に配置された差動積分回路7c,7dの出力信号が、出力アンプ11c,11dを介して出力端子10c,10dから外部に出力される。このように、本実施形態では、水平走査回路を、画素エリアの上側（第１、第２の領域）に対して設けられた２つの水平走査回路8a、8ｂと、画素エリアの下側（第３、第４の領域）に対して設けられた２つの水平走査回路8c、8dとで構成している。
【００７７】
バイアス線19bにおいては駆動線3bと略同一の電圧降下を生じている。このため、上記構成によって駆動線3bでの電圧降下分が出力信号からキャンセルされ、駆動線3bに起因するオフセット分布が除去される。即ち、参照信号とバイアス線19bの電圧との差分を取り、その差分信号を所定の基準電圧と対比し、その差に応じたバイアス電圧を生成してバイアス線19bにフィードバックする。これにより、バイアス線19bの電圧を参照信号に応じて（素子温度に応じて）変化させながら、製造バラツキ等によるバイアス線の電圧バラツキを自動修正することができる。
【００７８】
本実施の形態では、画素エリアの右上側１列の画素を参照画素12bとし、この参照画素12bに接続された定電流源2bの両端電圧を参照信号として読み出す。この参照信号は、通常の画素1bの信号と同じようにして読み出される。即ち、参照画素12bに接続された電流源2bの両端電圧と、それに隣接してバイアス線19aに接続された電流源20bの両端電圧とが、各々、差動積分回路7bのマイナス側とプラス側に入力されて、積分、増幅される。そして、水平走査回路8bとスイッチ9bによって、通常の画像読出しの１ライン毎に参照画素12bに対応した出力信号が読み出され、アンプ11bを介して出力端子10bから出力される。なお、画素エリアの左上側１列の画素も参照画素12aとしているが、これは望ましくは第1の領域と第2の領域の画素数を同一にするためであり、本実施の形態では参照信号のフィードバックとしては用いていない。もちろん、参照画素12bでなく、参照画素12aを、参照信号のフィードバックとして用いても良い。
【００７９】
また、画素エリアの右下側１列の画素を参照画素12dとし、この参照画素12dに接続された定電流源2dの両端電圧を参照信号として読み出す。この参照信号は、通常の画素1dの信号と同じようにして読み出される。即ち、参照画素12dに接続された電流源2dの両端電圧と、それに隣接してバイアス線19bに接続された電流源20dの両端電圧とが、各々、差動積分回路7dのマイナス側とプラス側に入力されて、積分、増幅される。そして、水平走査回路8dとスイッチ9dによって、通常の画像読出しの１ライン毎に参照画素12dに対応した出力信号が読み出され、アンプ11dを介して出力端子10dから出力される。なお、画素エリアの左下側１列の画素も参照画素12cとしているが、これは望ましくは第３の領域と第４の領域の画素数を同一にするためであり、本実施の形態では参照信号のフィードバックとしては用いていない。もちろん、参照画素12dでなく、参照画素12cを、参照信号のフィードバックとして用いても良い。
【００８０】
出力端子10bには、サンプルホールド回路13aが接続され、参照画素列の出力信号が出力端子10bに出力されているタイミングでサンプルホールド動作を行うよう、サンプルホールドタイミング信号が入力される。このサンプルホールド回路13aの出力は、バイアス発生回路（基本的には減算回路）14aのマイナス側端子に入力される。バイアス発生回路14aのプラス側端子には基準電圧が入力される。バイアス発生回路14a（第１のバイアス生成回路）は両入力端子に入力された電圧の差に応じたバイアス電圧を生成する。生成したバイアス電圧は、低域通過フィルタ16a、バッファアンプ17a及び低域通過フィルタ18aを介して、配線22a、22bを介して、バイアス線19aの画素エリアの両端21a、21bにそれぞれ入力される。ここで、配線22aと配線22bの配線抵抗は可能な限り等しくなるようにする。
【００８１】
出力端子10dには、サンプルホールド回路13bが接続され、参照画素列の出力信号が出力信号10dに出力されているタイミングでサンプルホールド動作を行うよう、サンプルホールドタイミング信号が入力される。このサンプルホールド回路13bの出力は、バイアス発生回路（基本的には減算回路）14bのマイナス側端子に入力される。バイアス発生回路14bのプラス側端子には基準電圧が入力される。バイアス発生回路14b（第２のバイアス生成回路）は両入力端子に入力された電圧の差に応じたバイアス電圧が生成される。生成したバイアス電圧は、低域通過フィルタ16b、バッファアンプ17b及び低域通過フィルタ18bを介した後、分岐し配線22c、22dを介して、バイアス線19bの画素エリアの両端21c、21dにそれぞれ入力される。ここで、配線22cと配線22dの配線抵抗は可能な限り等しくなるようにする。
【００８２】
差動積分回路7a,7bの減算極性とバイアス発生回路14aの減算極性は、参照画素12bに対応する出力信号の変化が抑制される方向に選択されている。即ち、バイアス線19aの電圧（バイアス線19aに接続した電流源20a,20bの電圧）が差動積分回路7a,7bのプラス側に入力された場合には、その差動積分回路7a,7bの出力はバイアス発生回路14aのマイナス側に入力される。逆に、バイアス線19aの電圧が差動積分回路7a,7bのマイナス側に入力された場合には、その差動積分回路7a,7bの出力はバイアス発生回路14aのプラス側に入力される。これにより、バイアス発生回路14aには、サンプルホールドされた信号と基準信号の差に応じて、この差を減少させる方向にバイアス線19aの電圧を変化させることになる。これは画素エリア下側に対する対応回路においても同様である。
【００８３】
以上の構成により、本実施形態においても、特許文献１と同様、製造バラツキ等によるバイアス線の電圧バラツキが自動修正され、このため、参照画素12b,12dに対応する素子出力（画像信号の基準電圧レベルに相当する）は、回路内における直流オフセット成分の製造バラツキの影響を受けずにほぼ一定となり、素子ごとの特性バラツキによる素子内外の後段回路でのダイナミックレンジオーバーが防止できる。しかも、バイアス線19a,19bの電圧は、列毎に設けられた電流源2a,2bによる駆動線3a,3bの電圧降下を模擬するだけでなく、参照画素12b,12dによる素子温度ドリフト情報を反映して変化する。よって、駆動線3a,3bの電圧降下によるオフセット分布抑制と温度ドリフト抑制も実現される。
【００８４】
以上のように、本実施形態では、画素エリアを第1、第2、第3、第4の領域に分割し、それぞれの読み出しを担う4つの水平走査回路8a,8b,8c,8d、および、4つの水平選択スイッチ9a,9b,9c,9dを具備し、4つの水平走査回路8a,8b,8c,8dが同時に水平走査を行い、４分割並列読み出しを行う。これにより、分割並列読み出しを行わない従来に比べ、水平走査回路の動作速度を1/4に低減することが可能となる。ここで、画素エリア上側（第１、第２の領域）の読み出し時に画素ダイオード電流が流れる信号線23a,23bと、下側（第３、第４の領域）の読み出し時に画素ダイオード電流が流れる信号線23c,23dとが、第１と第３の領域の境界、および、第２と第４の領域の境界で、分断され、電気的に導通していない、このため、画素エリア上側（第１、第２の領域）の読み出し（ダイオード電流の積分動作）と下側（第３、第４の領域）の読み出し（ダイオード電流の積分動作）を、同時に並行して駆動することができる。
【００８５】
さらに、この水平走査回路8a,8b,8c,8dの走査を、画素エリアの中央から端部に向って行うことにより、画素エリアの端部にしか形成できない参照画素12b,12dの出力を、水平走査の最終期間に得ることが可能になる。これにより、ブランキング（帰線）期間の間、出力端子10b,10dに維持される参照画素12b,12dからの出力を、サンプルホールド回路13a,13bにより抽出すればよく、参照画素からの出力レベルの抽出精度が向上する。この高精度に抽出した参照画素の出力をフィードバックすることにより、素子温度変動による温度ドリフトを首尾良く抑制可能となる。
【００８６】
そして、画素エリア上側（第１、第２の領域）と下側（第３、第４の領域）それぞれについて、駆動線3a,3bの駆動を、画素エリアの両端に配置した２つの垂直走査回路4aと4b,4cと4dにより両端駆動を行い、バイアス線19a,19bについても画素エリアの両端での両端駆動を行う。これにより、多画素化による駆動線3a,3bの電圧降下の増大を、著しく低減可能とし、差動積分回路7a,7b,7c,7dの入力電圧レンジにおさめることができるようになる。これにより使用可能となった差動積分回路7a,7b,7c,7dにより、駆動線3a,3bの電圧降下とバイアス線の電圧降下の相殺がなされ、出力電圧におけるオフセット電圧が著しく低減できる。
【００８７】
よって、本実施形態により、熱型赤外線固体撮像素子の２次元画素アレイの画素数を多画素化した際においても、水平走査回路の動作速度の低減と駆動線での電圧降下の問題解決を同時実現し、さらに素子温度変動による温度ドリフトの抑制を精度良く実行可能な熱型赤外線固体撮像素子を提供可能となる。
【００８８】
実施の形態４．
図１４は、本発明の実施の形態４に係る熱型赤外線固体撮像素子の回路図である。図１４に示すように、実施の形態４の熱型赤外線固体撮像素子は、実施の形態１の熱型赤外線固体撮像素子とほぼ同様の構成を有するが、一部の構成が異なる。以下、実施の形態１の熱型赤外線固体撮像素子と異なる構成、動作について説明する。
【００８９】
実施の形態１の熱型赤外線固体撮像素子は、２つの水平走査回路8a,8bを備えていた。これに対して、本実施の形態の熱型赤外線固体撮像素子は、図１４に示すように、実施の形態１の熱型赤外線固体撮像素子の構成と異なり、水平走査回路8を１つのみ有している。水平走査回路8は、画素エリアの画素に対する差動積分回路7の出力信号を列毎に選択して出力端子10に導く。
【００９０】
以上の構成を有する本実施の形態の熱型赤外線固体撮像素子では、画素エリアの端の列に設けられた参照画素12に接続された定電流源2の両端電圧が参照信号として読み出される。この参照信号は、通常画素1の信号と同様の方法で読み出される。即ち、参照画素12に接続された電流源2の両端電圧と、それに隣接して、バイアス線19に接続された電流源20の両端電圧がそれぞれ、差動積分回路7のマイナス側とプラス側に入力されて、積分、増幅される。そして、水平走査回路8とスイッチ9によって、通常の画像読出しの１ライン毎に参照画素12に対応した出力信号が読み出され、アンプ11を介して出力端子10から出力される。
【００９１】
出力端子10からの信号はそれぞれサンプルホールド回路13に入力される。サンプルホールド回路13には、参照画素列の出力信号が出力端子10に出力されているタイミングでサンプルホールド動作を行うよう、サンプルホールドタイミング信号が入力される。サンプルホールド回路13の出力は、バイアス発生回路（基本的には減算回路）14のマイナス側端子に入力される。バイアス発生回路14のプラス端子には、基準信号が入力される。よって、バイアス発生回路14は、サンプルホールドされた信号と基準信号の差に応じたバイアス電圧を生成する。生成したバイアス電圧は、低域通過フィルタ16、バッファアンプ17及び低域通過フィルタ18を介した後、分岐される。分岐されたバイアス電圧は、配線22a、22bを介して、バイアス線19の画素エリア両端21a、21bに、それぞれ入力される。ここで、配線22aと配線22bの配線抵抗は、可能な限り等しくなるようにする。
【００９２】
実施の形態１と同様、差動積分回路7の減算極性とバイアス発生回路14の減算極性は、参照画素12に対応する出力信号の変化が抑制されるように選択されている。これにより、バイアス発生回路14は、サンプルホールドされた信号と基準信号の差に応じて、その差を減少させる方向にバイアス線19の電圧を変化させる。
【００９３】
従って、本実施形態においても、特許文献１と同様、製造バラツキ等に起因するバイアス線の電圧バラツキが自動修正される。このため、参照画素12に対応する素子出力（画像信号の基準電圧レベルに相当）は、回路内における直流オフセット成分の製造バラツキの影響を受けずにほぼ一定となり、素子ごとの特性バラツキによる素子内外の後段回路でのダイナミックレンジオーバーが防止できる。しかも、バイアス線19の電圧は、列毎に設けられた電流源2,20による駆動線電圧降下を模擬するだけでなく、参照画素12による素子温度ドリフト情報を反映して変化する。よって、駆動線3での電圧降下によるオフセット分布抑制と温度ドリフト抑制も実現される。
【００９４】
以上のように、本実施形態では、駆動線3の駆動を、画素エリアの両端に配置した２つの垂直走査回路4a,4bにより両端駆動を行い、バイアス線19aについても画素エリアの両端での両端駆動を行う。これにより、多画素化による駆動線3の電圧降下の増大を、著しく低減でき、差動積分回路7の入力電圧レンジにおさめることができるようになる。これにより使用可能となった差動積分回路7により、駆動線3の電圧降下とバイアス線19aの電圧降下の相殺がなされ、出力電圧におけるオフセット電圧が著しく低減できる。
【００９５】
よって、本実施形態により、熱型赤外線固体撮像素子の２次元画素アレイの画素数を多画素化した際においても、駆動線での電圧降下の問題解決を実現し、さらに素子温度変動による温度ドリフトの抑制を精度良く実行可能な熱型赤外線固体撮像素子の提供が可能となる。
【符号の説明】
【００９６】
1,1a,1b,1c,1d  画素、2,2a,2b,2c,2d  第１群の定電流源（第１群の定電流手段）、3,3a,3b  駆動線、4,4a,4b,4c,4d 垂直走査回路、 5,5a,5b,5c,5d 垂直スイッチ、  6,6a,6b,6c,6d 電源、7,7a,7b,7c,7d  差動積分回路、8,8a,8b,8c,8d 水平走査回路、9,9a,9b,9c,9d  水平スイッチ、10,10a,10b,10c,10d  出力端子、11,11a,11b,11c,11d  出力アンプ、12,12a,12b,12c,12d 参照画素、13,13a,13b サンプルホールド回路、14,14a,14bバイアス発生回路、 15,15a,15b 基準電圧、16,16a,16b及び18,18a,18b 低域通過フィルタ、 17,17a,17b バッファアンプ、19,19a,19b  バイアス線、20,20a,20b,20c,20d  第２群の定電流源（第２群の定電流手段）、21a,21b,21c,21d  バイアス線のアレイ端における端子、22,22a,22b,22c,22d  配線、23,23a,23b,23c,23d  信号線、24  アナログ平均化回路、45  サンプルホールド用トランジスタ、46 リセットトランジスタ、47  サンプルホールド容量、125 差動電圧電流変換アンプ、126 積分容量、127 リセットトランジスタ、128  サンプルホールド回路、129 バッファ、130  抵抗もしくはリアクタンス、131容量、132  演算増幅器、133  オペアンプ、134  サンプルホールド容量、135  サンプルホールドスイッチ、902  ＰＮ接合ダイオード、1101  支持脚、1102  シリコン基板、1103  中空部、1104  電極配線、1106  赤外線吸収構造
【図１】
2011196992.tif 000003
【図２】
2011196992.tif 000004
【図３】
2011196992.tif 000005
【図４】
2011196992.tif 000006
【図５】
2011196992.tif 000007
【図６】
2011196992.tif 000008
【図７】
2011196992.tif 000009
【図８】
2011196992.tif 000010
【図９】
2011196992.tif 000011
【図１０】
2011196992.tif 000012
【図１１】
2011196992.tif 000013
【図１２】
2011196992.tif 000014
【図１３】
2011196992.tif 000015
【図１４】
2011196992.tif 000016