(57)【要約】      （修正有）【課題】ＤＡＣ部の抵抗の寄生容量と電源回路との間で移動する電荷量を小さくするデルタシグマ変調器を提供する。【解決手段】第１端子と第２端子とを有し前記第１端子を介して供給される電圧を積分する積分回路と、第１参照電圧を第１抵抗の一端に供給してその他端に得られる第１電圧を、前記第１端子または前記第２端子へ交互に供給する第１ＤＡＣ部と、第２参照電圧を第２抵抗の一端に供給してその他端に得られる第２電圧を、前記第２端子または前記第１端子へ交互に供給する第２ＤＡＣ部とを備え、前記第１ＤＡＣ部が前記第１電圧を前記第１端子に供給するときには、前記第２ＤＡＣ部は前記第２電圧を前記第２端子に供給し、前記第１ＤＡＣ部が前記第１電圧を前記第２端子に供給するときには、前記第２ＤＡＣ部は前記第２電圧を前記第１端子に供給するシグマデルタ変調回路を提供する。【選択図】図１
2011139394.tif 000002
【特許請求の範囲】
【請求項１】
第１端子と第２端子とを有し前記第１端子を介して供給される電圧を積分する積分回路と、
第１参照電圧を第１抵抗の一端に供給してその他端に得られる第１電圧を、前記第１端子または前記第２端子へ交互に供給する第１ＤＡＣ部と、
第２参照電圧を第２抵抗の一端に供給してその他端に得られる第２電圧を、前記第２端子または前記第１端子へ交互に供給する第２ＤＡＣ部と
を備え、
前記第１ＤＡＣ部が前記第１電圧を前記第１端子に供給するときには、前記第２ＤＡＣ部は前記第２電圧を前記第２端子に供給し、前記第１ＤＡＣ部が前記第１電圧を前記第２端子に供給するときには、前記第２ＤＡＣ部は前記第２電圧を前記第１端子に供給するシグマデルタ変調器。
【請求項２】
前記第１ＤＡＣ部は、
前記第１電圧を前記第１端子へ供給する配線に設けられた第１スイッチと、
前記第１電圧を前記第２端子へ供給する配線に設けられた第２スイッチと
を有し、
前記第２ＤＡＣ部は、
前記第２電圧を前記第２端子へ供給する配線に設けられた第３スイッチと、
前記第２電圧を前記第１端子へ供給する配線に設けられた第４スイッチと
を有し、
前記第１スイッチがオン状態であるときには、前記第２スイッチはオフ状態となり、前記第３スイッチはオン状態となり、前記第４スイッチはオフ状態となり、
前記第１スイッチがオフ状態であるときには、前記第２スイッチはオン状態となり、前記第３スイッチはオフ状態となり、前記第４スイッチはオン状態となる
請求項１に記載のシグマデルタ変調器。
【請求項３】
前記第１スイッチと前記第３スイッチとのそれぞれは、同期した第１信号がゲート電極に供給されるトランジスタにより構成され、
前記第２スイッチと前記第４スイッチとのそれぞれは、前記第１信号とは反転した第２信号がゲート電極に供給されるトランジスタにより構成される請求項２に記載のシグマデルタ変調器。
【請求項４】
前記トランジスタは、ｎＭＯＳトランジスタである請求項３に記載のシグマデルタ変調器。
【請求項５】
前記積分回路は、
入力端子として非反転入力端子と反転入力端子と出力端子とを有する差動増幅器と、
前記出力端子の信号を前記非反転入力端子へ帰還するキャパシタと
を有し、
前記第１端子は、前記非反転入力端子であり、前記第２端子は、前記反転入力端子である請求項１に記載のシグマデルタ変調器。
【請求項６】
第１端子と第２端子とを有し前記第１端子と前記第２端子とを介して供給されるそれぞれの電圧を積分する積分回路と、
第１参照電圧を第１抵抗の一端に供給してその他端に得られる第１電圧と第２参照電圧を第２抵抗の一端に供給してその他端に得られる第２電圧とを交互に、前記第１端子へ供給する第１ＤＡＣ部と、
前記第２参照電圧を第３抵抗の一端に供給してその他端に得られる第３電圧と前記第１参照電圧を第４抵抗の一端に供給してその他端に得られる第４電圧とを交互に、前記第２端子へ供給する第２ＤＡＣ部と、
前記第２抵抗の前記他端と前記第４抵抗の前記他端との間を接続し、オン状態またはオフ状態となる第１スイッチと、
前記第１抵抗の前記他端と前記第３抵抗の前記他端との間を接続し、オン状態またはオフ状態となる第２スイッチと
を備え、
前記第１ＤＡＣ部が前記第１電圧を前記第１端子へ供給するとき、前記第２ＤＡＣ部は、前記第３電圧を前記第２端子へ供給し、前記第１スイッチはオン状態となり、前記第２スイッチはオフ状態となり、
前記第１ＤＡＣ部が前記第２電圧を前記第１端子へ供給するとき、前記第２ＤＡＣ部は、前記第４電圧を前記第２端子へ供給し、前記第１スイッチはオフ状態となり、前記第２スイッチはオン状態となるシグマデルタ変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シグマデルタ変調器に関する。とりわけ、本発明に係るシグマデルタ変調器は、例えば、アナログ信号をデジタル信号に変換するＡ／Ｄコンバータに好適に使用することができる。また、本発明は、シグマデルタ変調器に用いるＤ／Ａコンバータにも関する。
【背景技術】
【０００２】
Ａ／Ｄコンバータは、センサなどが出力するアナログデータをデジタルデータに変換する、という機能を持つ。このため、Ａ／Ｄコンバータは、物理現象とデジタル回路の間のインターフェースの役割を果たす。Ａ／Ｄコンバータは、通信、医療、計測など幅広い分野で用いられており、携帯電話やテレビなどの無線機器、医療機器、健康機器、計測機器などに応用されている。
【０００３】
Ａ／Ｄコンバータの構成の一つとして、シグマデルタ変調器を用いるものが知られている（例えば、特許文献１）。シグマデルタ変調器を用いるＡ／Ｄコンバータは、入力信号と量子化ステップの差分を積分回路で積分して連続的に量子化を行うことで量子化誤差を抑制する、という特徴を持つ。このような、シグマデルタ変調器を用いることにより、比較的高い分解能のＡ／Ｄコンバータを、比較的小さいチップ面積の半導体集積回路にて実現することが可能となる。
【０００４】
図５は、従来のシグマデルタ変調器を用いるＡ／Ｄコンバータの一構成における回路図を示す。図５に示すＡ／Ｄコンバータは、シグマデルタ変調器５と、フィルタ９と、を有する。
【０００５】
シグマデルタ変調器５は、後述するデジタル信号ψによって極性が制御される参照電圧＋Ｖｒｅｆ及び−Ｖｒｅｆと、入力電圧＋Ｖｉｎ及び−Ｖｉｎと、をそれぞれ積分し、それを量子化することにより、２値（又は多値）のデジタル信号ψを出力する。
【０００６】
フィルタ９は、デシメーションフィルタなどであり、シグマデルタ変調器５が出力するデジタル信号ψをフィルタリングもしくは積分、平均化などの処理を行ない、入力電圧＋Ｖｉｎ及び−Ｖｉｎに対応するデジタルデータを出力する。このデジタル信号ψによって、後述のように参照電圧＋Ｖｒｅｆと−Ｖｒｅｆとを切り替えるタイミングが決定される。
【０００７】
シグマデルタ変調器５は、積分回路１０と、第１ＤＡＣ部３４と、第２ＤＡＣ部５４と、比較器７０と、を有する。
【０００８】
積分回路１０は、全差動増幅器１０１と、第１のキャパシタ１０７と、第２のキャパシタ１０９と、第１入力抵抗１０３と、第２入力抵抗１０５と、を有する。
【０００９】
全差動増幅器１０１は、入力端子として非反転入力端子と反転入力端子とを有し、出力端子として反転出力端子と非反転出力端子とを有する。また、全差動増幅器１０１の反転出力端子と非反転出力端子との電圧が積分結果として、比較器７０に出力される。
【００１０】
第１のキャパシタ１０７は、全差動増幅器１０１の反転出力端子と非反転入力端子とを接続し、反転出力端子の信号を非反転入力端子へ帰還する。また、第２のキャパシタ１０９は、全差動増幅器１０１の非反転出力端子と反転入力端子とを接続し、非反転出力端子の信号を反転入力端子へ帰還する。
【００１１】
比較器７０は、図示されないサンプリングクロックを参照し、そのサンプリングクロックの遷移タイミングに同期して、全差動増幅器１０１から出力される２つの積分結果を比較し、その比較の結果を２値のデジタル信号ψとして出力する。
【００１２】
第１入力抵抗１０３は、入力電圧＋Ｖｉｎが供給される一端と全差動増幅器１０１の非反転入力端子に接続される他端とを有する。また、第２入力抵抗１０５は、入力電圧−Ｖｉｎが供給される一端と全差動増幅器１０１の反転入力端子に接続される他端とを有する。
【００１３】
第１ＤＡＣ部３４は、第１のスイッチ３４３と、第２のスイッチ３４５と、第１の抵抗３４１と、を有する。第１のスイッチ３４３の一端には、参照電圧＋Ｖｒｅｆが供給され、その他端は第１の抵抗３４１の一端に接続される。また、第２のスイッチ３４５の一端には、参照電圧−Ｖｒｅｆが供給され、その他端は第１の抵抗３４１の一端に接続される。第１のスイッチ３４３は、デジタル信号ψに従って、オン状態とオフ状態を切り替える。また、第２のスイッチ３４５は、デジタル信号ψの反転信号に従って、オン状態とオフ状態を切り替える。この第１のスイッチ３４３と第２のスイッチ３４５とがデジタル信号ψにより相補的な動作をすることにより、参照電圧＋Ｖｒｅｆ及び−Ｖｒｅｆがデジタル信号ψに応じて積分回路１０に帰還される。
【００１４】
第２ＤＡＣ部５４は、第３のスイッチ５４３と、第４のスイッチ５４５と、第２の抵抗５４１と、を有する。第３のスイッチ５４３の一端には、参照電圧−Ｖｒｅｆが供給され、その他端は第２の抵抗５４１の一端に接続される。また、第４のスイッチ５４５の一端には、参照電圧＋Ｖｒｅｆが供給され、その他端は第２の抵抗５４１の一端に接続される。第３のスイッチ５４３は、デジタル信号ψに従って、オン状態とオフ状態を切り替える。また、第４のスイッチ５４５は、デジタル信号ψの反転信号に従って、オン状態とオフ状態を切り替える。この第３のスイッチ５４３と第４のスイッチ５４５とがデジタル信号ψにより相補的な動作をすることにより、参照電圧＋Ｖｒｅｆ及び−Ｖｒｅｆがデジタル信号ψに応じて積分回路１０に帰還される。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００６−３３３０５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
図５に示すＡ／Ｄコンバータにおいては、第１の抵抗３４１の一端の電圧と、第２の抵抗５４１の一端の電圧とは、デジタル信号ψに応じて、＋Ｖｒｅｆと−Ｖｒｅｆとの間を変動することになる。
【００１７】
しかしながら、第１の抵抗３４１及び第２の抵抗５４１を構成する抵抗素子は、寄生容量を有する。例えば、図６の点線に示すように、第１の抵抗３４１とグランド電位などとの間に寄生容量を発生させる寄生キャパシタ３４９と、第２の抵抗５４１とグランド電位などとの間に寄生容量を発生させる寄生キャパシタ５４９とが存在する。
【００１８】
この寄生キャパシタ３４９により、第１の抵抗３４１の一端の電圧が＋Ｖｒｅｆと−Ｖｒｅｆとの間を変動すると寄生キャパシタ３４９に過渡的な電荷の充放電が生じる。このため、−Ｖｒｅｆを供給する電源回路の応答速度が不十分であると、参照電圧が変動し、積分回路の出力に誤差が発生する。これは、第１の抵抗３４１の一端の電位が−Ｖｒｅｆから＋Ｖｒｅｆに変動する場合も同様である。また、寄生キャパシタ５４９により、第２の抵抗５４１についても同様の現象が生じる。
【００１９】
このような課題に対しては、電源回路の応答速度を十分に大きくするという解決方法も考えられる。しかしながら、この解決方法では、回路規模が大きくなり、電源回路の消費電力も大きくなる。寄生キャパシタと抵抗自身が持つ抵抗値によって、抵抗の電位が安定するまでに必要な時間が制限されるため、高速な動作も困難となる。
【００２０】
電源回路の消費電力や回路規模を増大しない解決方法としては、集積回路の外部に参照電圧＋Ｖｒｅｆ及び−Ｖｒｅｆにそれぞれ接続した大容量のキャパシタを配置する方法が考えられる。しかしながら、この解決方法は、大容量のキャパシタを必要とするため、集積回路の内部に実装する場合には同一の集積回路上に実現するとコストの増大を招き、集積回路の外部にキャパシタを配置すると外付け容量とそれを接続するための外部ピンが必要となるため、やはりコストが増大する。さらに、外部ピンを経由して参照電圧＋Ｖｒｅｆ及び−Ｖｒｅｆに接続されるため、寄生成分（寄生インダクタンスや寄生抵抗等）の影響を避けられず高速動作を制限し、高速動作を実現できない場合がある。
【００２１】
また、図５に示すＡ／Ｄコンバータにおいては、第１の抵抗３４１と第２の抵抗５４１との抵抗値のマッチングの精度が、Ａ／Ｄコンバータの性能に影響を与える。第１の抵抗３４１と第２の抵抗５４１との抵抗値のマッチングの精度を高めるには、抵抗素子の面積を大きくする必要がある。抵抗素子の面積を大きくすることによって、抵抗素子が持つ寄生キャパシタも増大する。このため、例えば、第１の抵抗３４１の一端の電位が＋Ｖｒｅｆから−Ｖｒｅｆに変動する場合に、第１の抵抗３４１の寄生キャパシタと−Ｖｒｅｆを供給する電源回路との間での電荷の充放電がさらに増大する。このため、電源回路の過渡的な電流供給能力を大きくする必要があり、消費電力や回路規模が増大する。
【課題を解決するための手段】
【００２２】
本発明の一実施形態として、第１端子と第２端子とを有し前記第１端子を介して供給される電圧を積分する積分回路と、第１参照電圧を第１抵抗の一端に供給してその他端に得られる第１電圧を、前記第１端子または前記第２端子へ交互に供給する第１ＤＡＣ部と、第２参照電圧を第２抵抗の一端に供給してその他端に得られる第２電圧を、前記第２端子または前記第１端子へ交互に供給する第２ＤＡＣ部と、を備え、前記第１ＤＡＣ部が前記第１電圧を前記第１端子に供給するときには、前記第２ＤＡＣ部は前記第２電圧を前記第２端子に供給し、前記第１ＤＡＣ部が前記第１電圧を前記第２端子に供給するときには、前記第２ＤＡＣ部は前記第２電圧を前記第１端子に供給するシグマデルタ変調器が提供される。
【００２３】
また、本発明の一実施形態として、第１端子と第２端子とを有し前記第１端子と前記第２端子とを介して供給されるそれぞれの電圧を積分する積分回路と、第１参照電圧を第１抵抗の一端に供給してその他端に得られる第１電圧と第２参照電圧を第２抵抗の一端に供給してその他端に得られる第２電圧とを交互に、前記第１端子へ供給する第１ＤＡＣ部と、前記第２参照電圧を第３抵抗の一端に供給してその他端に得られる第３電圧と前記第１参照電圧を第４抵抗の一端に供給してその他端に得られる第４電圧とを交互に、前記第２端子へ供給する第２ＤＡＣ部と、前記第２抵抗の前記他端と前記第４抵抗の前記他端との間をオン状態またはオフ状態とする第１スイッチと、前記第１抵抗の前記他端と前記第３抵抗の前記他端との間をオン状態またはオフ状態とする第２スイッチとを備え、前記第１ＤＡＣ部が前記第１電圧を前記第１端子へ供給するとき、前記第２ＤＡＣ部は、前記第３電圧を前記第２端子へ供給し、前記第１スイッチはオン状態となり、前記第２スイッチはオフ状態となり、前記第１ＤＡＣ部が前記第２電圧を前記第１端子へ供給するとき、前記第２ＤＡＣ部は、前記第４電圧を前記第２端子へ供給し、前記第１スイッチはオフ状態となり、前記第２スイッチはオン状態となるシグマデルタ変調器が提供される。
【発明の効果】
【００２４】
本発明に係るシグマデルタ変調器は、従来のシグマデルタ変調器よりも電源回路を小型化し消費電力を小さくすることができる。また、本発明に係るシグマデルタ変調器は、従来のシグマデルタ変調器よりも高速動作に適する。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態１に係るシグマデルタ変調器を用いて構成されるＡ／Ｄコンバータの回路図
【図２】本発明の実施形態１の実施例としてのシグマデルタ変調器を用いて構成されるＡ／Ｄコンバータの回路図
【図３】本発明の実施形態２に係るシグマデルタ変調器を用いて構成されるＡ／Ｄコンバータの回路図
【図４】本発明の実施形態３に係るシグマデルタ変調器を用いて構成されるＡ／Ｄコンバータの回路図
【図５】従来のシグマデルタ変調器を用いるＡ／Ｄコンバータの回路図
【図６】従来のシグマデルタ変調器を用いるＡ／Ｄコンバータの回路図
【発明を実施するための形態】
【００２６】
以下、本発明を実施するための形態を実施形態として説明する。なお、本発明は、以下の実施形態に限定して解釈されることはなく、種々の変形を加えて、例えば、高次のシグマデルタ変調器にて実施することが可能である。図面において、同じまたは同様の役割、特性の素子などには同じ符号を付することにする。ただし、異なる符号が付されていることは、異なる役割、特性であるとは限らない。
【００２７】
（実施形態１）
図１は、本発明の実施形態１に係るシグマデルタ変調器を用いて構成されるＡ／Ｄコンバータの回路図を示す。図１に示すＡ／Ｄコンバータは、シグマデルタ変調器１と、フィルタ９と、を有する。
【００２８】
シグマデルタ変調器１は、デジタル信号ψによって極性が制御される第１参照電圧（＋Ｖｒｅｆ）及び第２参照電圧（−Ｖｒｅｆ）と、入力電圧＋Ｖｉｎ及び−Ｖｉｎと、をそれぞれ積分し、それを量子化することにより、２値（又は多値）のデジタル信号ψを出力する。シグマデルタ変調器１は、積分回路１０と、比較器７０と、第１ＤＡＣ部３０と、第２ＤＡＣ部５０とを有する。
【００２９】
積分回路１０は、全差動増幅器１０１と、第１キャパシタ１０７と、第２キャパシタ１０９と、第１入力抵抗１０３と、第２入力抵抗１０５と、を有する。
【００３０】
全差動増幅器１０１は、入力端子として非反転入力端子と反転入力端子とを有し、出力端子として反転出力端子と非反転出力端子とを有する。
【００３１】
第１キャパシタ１０７は、全差動増幅器１０１の反転出力端子と非反転入力端子とに接続され、反転出力端子の信号を非反転入力端子へ帰還する。第２キャパシタ１０９は、全差動増幅器１０１の非反転出力端子と反転入力端子とに接続され、非反転出力端子の信号を反転入力端子へ帰還する。
【００３２】
第１入力抵抗１０３の一端と第２入力抵抗１０５の一端とが、積分回路１０の２つの入力端子となる。また、全差動増幅器１０１の反転出力端子と非反転出力端子とに出力される信号の電圧が積分結果として、比較器７０に出力される。
【００３３】
第１入力抵抗１０３は、一端に入力電圧＋Ｖｉｎが供給され、他端が全差動増幅器１０５の非反転入力端子に接続される。また、第２入力抵抗１０５は、一端に入力電圧−Ｖｉｎが供給され、他端に全差動増幅器１０１の反転入力端子に接続される。なお、第１入力抵抗１０３の抵抗値は、第２入力抵抗１０５の抵抗値と同じであることが好ましい。
【００３４】
第１ＤＡＣ部３０は、第１参照電圧が第１抵抗３０５の一端に供給された場合に、その他端に得られる電圧（第１電圧）を積分回路１０に設けられた全差動増幅器１０１の２つの入力端子へ交互に供給する。言い換えると、第１抵抗３０５の一端には、第１参照電圧が供給される。そして、第１抵抗３０５の他端が、積分回路１０に設けられた全差動増幅器１０１の２つの入力端子に交互に接続される。例えば、第１ＤＡＣ部３０は、デジタル信号ψが“Ｈ”であれば、第１抵抗３０５の他端に得られる電圧を積分回路１０に設けられた全差動増幅器１０１の一方の入力端子に供給し、他方の入力端子には供給しない。また、デジタル信号ψが“Ｌ”であれば、第１抵抗３０５の他端に得られる電圧を積分回路１０に設けられた全差動増幅器１０１の他方の入力端子に供給し、一方の入力端子には供給しない。
【００３５】
なお、第１参照電圧が第１抵抗３０５の一端に供給された場合に、その他端に得られる電圧（第１電圧）は、第１参照電圧と第２参照電圧との間のほぼ中間的な電圧値となる。
【００３６】
第１ＤＡＣ部３０は、第１スイッチ３０１と、第２スイッチ３０３と、第１抵抗３０５とを有する。第１抵抗３０５の一端には、第１参照電圧が供給され、その他端は、第１スイッチ３０１の一端と第２スイッチ３０３の一端とに接続される。第１スイッチ３０１の他端は、全差動増幅器１０１の非反転入力端子に接続される。また、第２スイッチ３０３の他端は、全差動増幅器１０１の反転入力端子に接続される。すなわち、第１スイッチ３０１は、第１電圧を反転入力端子へ供給する配線に設けられる。また、第２スイッチ３０３は、第１電圧を非反転入力端子へ供給する配線に設けられる。したがって、第１スイッチ３０１は、第１電圧の反転入力端子への供給を制御する。第２スイッチ３０３は、第１電圧の非反転入力端子への供給を制御する。
【００３７】
第１スイッチ３０１の他端と全差動増幅器１０１の非反転入力端子との接続抵抗は、第１抵抗３０５の抵抗値よりも小さいのが好ましい。また、第２スイッチ３０３の他端と全差動増幅器１０１の反転入力端子との接続抵抗は、第１抵抗３０５の抵抗値よりも小さいのが好ましい。第１スイッチ３０１、第２スイッチ３０３のオン抵抗は、一般的に非線形性を有するため、非線形性の影響を低減するために、第１抵抗３０５の抵抗値と比較して小さいことが望ましいためである。
【００３８】
第１スイッチ３０１がオン状態であるときには、第２スイッチ３０３は、オフ状態となる。また、第１スイッチ３０１がオフ状態であるときには、第２スイッチ３０３は、オン状態となる。すなわち、第１スイッチ３０１と第２スイッチ３０３とは、状態が相補的となる。例えば、第１スイッチ３０１が、デジタル信号ψに従って、オン状態とオフ状態との間を遷移する場合、第２スイッチ３０３は、デジタル信号ψの反転信号に従って、オン状態とオフ状態との間を遷移する。
【００３９】
第２ＤＡＣ部５０は、第２参照電圧が第２抵抗５０５の一端に供給された場合に、その他端に得られる電圧（第２電圧）を全差動増幅器１０１の２つの入力端子へ交互に供給する。言い換えると、第２抵抗５０５の一端には、第２参照電圧が供給される。そして、第２抵抗５０５の他端が、全差動増幅器１０１の２つの入力端子に交互に接続される。
【００４０】
ただし、第１ＤＡＣ部３０が、第１電圧を全差動増幅器１０１の入力端子の一方に供給すると、第２ＤＡＣ部５０は、第２電圧を全差動増幅器１０１の入力端子の他方に供給する。また、第１ＤＡＣ部３０が、第１電圧を全差動増幅器１０１の入力端子の他方に供給すると、第２ＤＡＣ部５０は、第２電圧を全差動増幅器１０１の入力端子の一方に供給する。すなわち、第１ＤＡＣ部３０と第２ＤＡＣ部５０とは、同時に全差動増幅器１０１の同じ入力端子に第１電圧と第２電圧とを供給しないように制御される。例えば、第１ＤＡＣ部３０は、デジタル信号ψが“Ｈ”であれば、第１抵抗３０５の他端に得られる電圧を全差動増幅器１０１の一方の入力端子に供給し、他方の入力端子には供給しない。また、第１ＤＡＣ部３０は、デジタル信号ψが“Ｌ”であれば、第１抵抗３０５の他端に得られる電圧を全差動増幅器１０１の他方の入力端子に供給し、一方の入力端子には供給しない。
【００４１】
第２ＤＡＣ部５０は、第３スイッチ５０１と、第４スイッチ５０３と、第２抵抗５０５とを有する。第２抵抗５０５の一端には、参照電圧−Ｖｒｅｆが供給され、その他端は、第３スイッチ５０１の一端と第４スイッチ５０３の一端とに接続される。第３スイッチ５０１の他端は、全差動増幅器１０１の反転入力端子に接続される。また、第４スイッチ５０３の他端は、全差動増幅器１０１の非反転入力端子に接続される。すなわち、第３スイッチ５０１は、第２電圧を反転入力端子へ供給する配線に設けられる。また、第４スイッチ５０３は、第２電圧を非反転入力端子へ供給する配線に設けられる。したがって、第３スイッチ５０１は、第２電圧の反転入力端子への供給を制御する。第４スイッチ５０３は、第２電圧の非反転入力端子への供給を制御する。
【００４２】
第３スイッチ５０１の他端と全差動増幅器１０１の反転入力端子との接続抵抗は、第２抵抗５０５の抵抗値よりも小さいのが好ましい。また、第４スイッチ５０３の他端と全差動増幅器１０１の非反転入力端子との接続抵抗は、第２抵抗５０５の抵抗値よりも小さいのが好ましい。上述した第１スイッチ３０１及び第２スイッチ３０３と同様に、第３スイッチ５０１、第４スイッチ５０３のオン抵抗は、一般的に非線形性を有するため、非線形性の影響を低減するために第２抵抗に比べて小さいことが望ましいためである。
【００４３】
第３スイッチ５０１がオン状態であるときには、第４スイッチ５０３はオフ状態となる。また、第３スイッチ５０１がオフ状態であるときには、第４スイッチ５０３はオン状態となる。すなわち、第３スイッチ５０１と第４スイッチ５０３とは、状態が相補的となる。
【００４４】
また、第１スイッチ３０１がオン状態であるときには、第３スイッチ５０１もオン状態となる。また、第１スイッチ３０１がオフ状態であるときには、第３スイッチ５０１もオフ状態となる。すなわち、第１スイッチ３０１と第３スイッチ５０１とは同期的となる。
【００４５】
同様に、第２スイッチ３０３と第４スイッチ５０３とは同期的となる。例えば、第３スイッチ５０１は、デジタル信号ψに従って、オン状態とオフ状態との間を遷移する場合には、第４スイッチ５０３は、デジタル信号ψの反転信号に従って、オン状態とオフ状態との間を遷移する。しがって、第３スイッチ５０１がオン状態にあれば、第４スイッチ５０３はオフ状態となる。また、第３スイッチ５０１がオフ状態にあれば、第４スイッチ５０３はオン状態となる。
【００４６】
なお、第１抵抗３０５の抵抗値は、第２抵抗５０５の抵抗値と同じであることが望ましい。
【００４７】
このような構成により、第１参照電圧（＋Ｖｒｅｆ）が第１抵抗３０５の一端に供給されることにより、その他端に得られる電圧（第１電圧）は、全差動増幅器１０１の非反転入力端子と反転入力端子とに交互に供給される。また、第２参照電圧（−Ｖｒｅｆ）が第２抵抗５０５の一端に供給されることにより、その他端に得られる電圧（第２電圧）は、全差動増幅器１０１の非反転入力端子と反転入力端子とに交互に供給される。このとき、第１電圧が、全差動増幅器１０１の非反転入力端子に供給されるときには、第２電圧は、全差動増幅器１０１の反転入力端子に供給される。また、第１電圧が、全差動増幅器１０１の反転入力端子に供給されるときには、第２電圧は、全差動増幅器１０１の非反転入力端子に供給される。
【００４８】
全差動増幅器１０１の非反転入力端子と反転入力端子とは仮想接地がされるので、非反転入力端子の電圧と反転入力端子との電圧は略等しい。したがって第１電圧が全差動増幅器１０１の非反転入力端子と反転入力端子とに交互に供給されても、第１抵抗３０５の他端の電圧はほぼ一定である。また、第１抵抗３０５の一端には、参照電圧＋Ｖｒｅｆが供給されている。したがって、第１ＤＡＣ部３０が、積分回路１０に設けられた全差動増幅器１０１の２つの入力端子の一方から他方へ第１電圧の供給を切り替えても、第１抵抗３０５の両端の電圧はほぼ一定に保たれる。したがって、第１抵抗３０５が寄生容量を有していたとしても、寄生容量が電源回路に与える影響を従来技術よりも小さくすることができる。このため、参照電圧＋Ｖｒｅｆを供給する電源回路の応答速度や消費電力さらには面積を従来よりも小さくしても、参照電圧＋Ｖｒｅｆの変動が大きくなることを防ぐことができる。また、デジタル信号ψの時間あたりの遷移回数を増加させることができ、高速動作も可能となる。
【００４９】
同様に、第２電圧が、全差動増幅器１０１の反転入力端子と非反転入力端子とに交互に供給されても、第２抵抗５０５の他端の電圧はほぼ一定である。また、第２抵抗５０５の一端には、第２参照電圧−Ｖｒｅｆが供給されている。したがって、第２ＤＡＣ部５０が、積分回路１０に設けられた全差動増幅器１０１の２つの入力端子の一方から他方へ第２電圧の供給の先を切り替えても第２抵抗５０５の両端の電圧はほぼ一定に保たれる。したがって、第２抵抗５０５が寄生容量を有していたとしても、その寄生容量が電源回路に与える影響を従来技術よりも小さくすることができる。このため、参照電圧−Ｖｒｅｆを供給する電源回路の応答速度や消費電力さらには面積を従来よりも小さくしても、参照電圧−Ｖｒｅｆの変動が大きくなることを防ぐことができる。また、信号ψの時間あたりの遷移回数を増加させることができ、高速動作も可能となる。
【００５０】
（実施形態１の変形例）
図２は、図１に示した本実施形態の実施例に係るシグマデルタ変調器を用いて構成されるＡ／Ｄコンバータの回路図を示す。図２においては、図１に示された第１スイッチ３０１、第２スイッチ３０３、第３スイッチ５０１、第４スイッチ５０３が、それぞれ、トランジスタ３２１、トランジスタ３２３、トランジスタ５２１、トランジスタ５２３を用いて実現されている。
【００５１】
トランジスタ３２１、トランジスタ３２３、トランジスタ５２１、トランジスタ５２３としては、ｎＭＯＳを用いることが好ましい（ただし、電位のレベルによってはｐＭＯＳが好ましい場合もある）。ｎＭＯＳによって形成することにより、スイッチのオン抵抗が下がり、これにより、スイッチを小さくすることができる。さらに、スイッチが小さくなることにより寄生容量が減り、積分回路の出力の誤差を発生させる要因となるフィードスルーやチャージインジェクションの影響を低減できるため、高速な動作が可能となる。また、トランジスタ３２１、トランジスタ３２３、トランジスタ５２１、トランジスタ５２３として、ｐＭＯＳを用いることもできる。
【００５２】
本変形例では、トランジスタ３２１およびトランジスタ３２３のオン抵抗が第１抵抗および第２抵抗の抵抗値と比較して十分小さい場合に、それらのソースおよびドレインの電圧はほぼ同一となるので、トランジスタ３２１およびトランジスタ３２３が、それぞれオン状態になった場合の抵抗はほぼ同じとなる。これにより、トランジスタ３２１がオン状態になった場合の、第１抵抗３０５の一端から全差動増幅器１０１の非反転入力端子までの電気抵抗と、トランジスタ３２３がオン状態になった場合の第１抵抗３０５の一端から全差動増幅器１０１反転入力端子までの電気抵抗とをほぼ同一とすることができる。
【００５３】
同様に、トランジスタ５２１がオン状態になった場合の、第２抵抗５０５の一端から全差動増幅器１０１の反転入力端子までの電気抵抗と、トランジスタ５２３がオン状態になった場合の第１抵抗３０５の一端から全差動増幅器１０１非反転入力端子までの電気抵抗とをほぼ同一とすることができる。これにより、第１参照電圧を供給する電源回路と非反転入力端子との間の電気抵抗、第１参照電圧を供給する電源回路と反転入力端子との間の電気抵抗、第２参照電圧を供給する電源回路と非反転入力端子との間の電気抵抗および第２参照電圧を供給する電源回路と反転入力端子との間の電気抵抗のマッチングの精度を高めることができる。
【００５４】
また、全差動アンプの非反転入力端子に参照電圧を供給するトランジスタ３２１とトランジスタ５２３との一方がオン状態であれば他方はオフ状態となるので、スイッチのフィールドスルーやチャージインジェクションがトランジスタ３２１とトランジスタ５２３の間で相殺され影響を低減できる。同様に、全差動アンプの反転入力端子に参照電圧を供給するトランジスタ３２３とトランジスタ５２１との一方がオン状態であれば他方はオフ状態となるので、スイッチのフィールドスルーやチャージインジェクションの影響が低減でき高精度化に寄与する。
【００５５】
なお、トランジスタ３２１とトランジスタ５２３とをｎＭＯＳおよびｐＭＯＳの並列接続で構成されるＣＭＯＳスイッチとしてそれぞれ構成することができる。この場合に、1組のＣＭＯＳスイッチを構成するｎＭＯＳとｐＭＯＳのゲートにそれぞれ入力される制御信号は相補的な極性となる。また、トランジスタ３２３とトランジスタ５２１とをｎＭＯＳおよびｐＭＯＳの並列接続で構成されるＣＭＯＳスイッチとしてそれぞれ構成することができる。
【００５６】
以上のように、本実施形態により、参照電圧が供給される抵抗の寄生容量による充放電が電源回路に与える影響を従来技術よりも小さくすることができる。これにより、電源回路の応答速度、消費電力、面積を従来よりも小さくしても、参照電圧の変動が大きくなることを防止でき、より高速動作も可能なシグマデルタ変調器が提供される。
【００５７】
（実施形態２）
図３は、本発明の実施形態２に係るシグマデルタ変調器を用いて構成される、Ａ／Ｄコンバータの回路図を示す。図３に示すＡ／Ｄコンバータは、シグマデルタ変調器３と、フィルタ９と、を有する。
【００５８】
シグマデルタ変調器３は、参照電圧＋Ｖｒｅｆ及び−Ｖｒｅｆと、入力電圧＋Ｖｉｎ及び−Ｖｉｎとにより得られる電圧をそれぞれ積分し、デジタル信号を出力する。シグマデルタ変調器３は、積分回路１５と、ＤＡＣ部４０と、を有する。また、ＤＡＣ部４０は、第１ＤＡＣ部と第２ＤＡＣ部とを有する。
【００５９】
ここで、第１〜第４電圧を次のように定義する。第１参照電圧（＋Ｖｒｅｆ）が第１抵抗４１３の一端に供給された場合に、その他端に得られる電圧を第１電圧と定義する。第２参照電圧（−Ｖｒｅｆ）が第２抵抗４１７の一端に供給された場合に、その他端に得られる電圧を第２電圧と定義する。第２参照電圧が第３抵抗４１９の一端に供給された場合に、その他端に得られる電圧を第３電圧と定義する。第１参照電圧が第４抵抗４１５に供給された場合に、その他端に得られる電圧を第４電圧と定義する。
【００６０】
このとき、第１ＤＡＣ部は、第１電圧と第２電圧とを交互に、積分回路１０に設けられた全差動増幅器１０１の入力端子の一方に供給する。また、第２ＤＡＣ部は、第３電圧と第４電圧とを交互に、積分回路１０に設けられた全差動増幅器１０１の入力端子の他方に供給する。そして、第１ＤＡＣ部が第１電圧を積分回路１０に設けられた全差動増幅器１０１の入力端子の一方に供給するとき、第２ＤＡＣ部は、第３電圧を積分回路１０に設けられた全差動増幅器１０１の入力端子の他方に供給する。また、第１ＤＡＣ部が第２電圧を積分回路１０に設けられた全差動増幅器１０１の入力端子の一方に供給するとき、第２ＤＡＣ部は、第４電圧を積分回路１０に設けられた全差動増幅器１０１の入力端子の他方に供給する。
【００６１】
第１スイッチ４０９は、第１ＤＡＣ部が第１電圧を全差動増幅器１０１の入力端子の一方に供給するとき、第２抵抗４１７の他端と第４抵抗４１５との他端とを接続し、第１ＤＡＣ部が第２電圧を全差動増幅器１０１の入力端子の一方に供給するとき、第２抵抗４１７の他端と第４抵抗４１５との他端とをしない。
【００６２】
第２スイッチ４１１は、第１ＤＡＣ部が第１電圧を全差動増幅器１０１の入力端子の一方に供給するとき、第１抵抗４１３の他端と第３抵抗４１９の他端とを接続せず、第１ＤＡＣ部が第２電圧を全差動増幅器１０１の入力端子の一方に供給するとき、第１抵抗４１３の他端と第３抵抗４１９の他端とを接続する。
【００６３】
第１ＤＡＣ部は、図３に示すように、第３スイッチ４０１、第４スイッチ４０５、第１抵抗４１３、第２抵抗４１７と、を有する。また、第２ＤＡＣ部は、図３に示すように、第５スイッチ４０３、第６スイッチ４０７、第３抵抗４１９、第４抵抗４１５と、を有する。
【００６４】
第１抵抗４１３の一端には、第１参照電圧（＋Ｖｒｅｆ）が供給される。第１抵抗４１３の他端は、第３スイッチ４０１の一端と、第２スイッチ４１１の一端とに接続される。第２抵抗４１７の一端には、第２参照電圧（−Ｖｒｅｆ）が供給される。第２抵抗４１７の他端は、第４スイッチ４０５の一端と、第１スイッチ４０９の一端とに接続される。第３抵抗４１９の一端には、第２参照電圧が供給される。第３抵抗４１９の他端は、第５スイッチ４０３の一端と、第２スイッチ４１１の他端とに接続される。第４抵抗４１５の一端には、第１参照電圧が供給される。第４抵抗４１５の他端は、第６スイッチ４０７の一端と、第１スイッチ４０９の他端とに接続される。
【００６５】
すなわち、第３スイッチ４０１は、第１電圧を非反転入力端子へ供給する配線に設けられる。第４スイッチ４０５は、第２電圧を非反転入力端子へ供給する配線に設けられる。第５スイッチ４０３は、第３電圧を反転入力端子へ供給する配線に設けられる。第６スイッチ４０７は、第４電圧を反転入力端子へ供給する配線に設けられる。したがって、第３スイッチ４０１は、第１電圧の非反転入力端子への供給を制御する。また、第４スイッチ４０５は、第２電圧の非反転入力端子への供給を制御する。また、第５スイッチ４０３は、第３電圧の反転入力端子への供給を制御する。第６スイッチ４０７は、第４電圧の反転入力端子への供給を制御する。
【００６６】
なお、第３スイッチ４０１の他端と非反転入力端子との間の接続抵抗は、第１抵抗４１３の抵抗値よりも小さいのが好ましい。第４スイッチ４０５の他端と非反転入力端子との間の接続抵抗は第２抵抗４１７の抵抗値よりも小さいのが好ましい。第５スイッチ４０３の他端と反転入力端子との間の接続抵抗は、第３抵抗４１９の抵抗値よりも小さいのが好ましい。第６スイッチ４０７の他端と非反転入力端子との間の接続抵抗は第４抵抗４１５の抵抗値よりも小さいのが好ましい。第３スイッチ４０１、第４スイッチ４０５、第５スイッチ４０３、第６スイッチ４０７のオン抵抗は、一般的に非線形性を有するため、非線形性の影響を低減するためにスイッチのオン抵抗が小さいことが望ましいためである。
【００６７】
このとき、第３スイッチ４０１がオン状態であるときには、第４スイッチ４０５はオフ状態となり、第５スイッチ４０３はオン状態となり、第６スイッチ４０７はオフ状態となり、第１スイッチ４０９はオン状態となり、第２スイッチ４１１はオフ状態となる。また、第３スイッチ４０１がオフ状態であるときには、第４スイッチ４０５はオン状態となり、第５スイッチ４０３はオフ状態となり、第６スイッチ４０７はオン状態となり、第１スイッチ４０９はオフ状態となり、第２スイッチ４１１はオン状態となる。
【００６８】
なお、第１抵抗４１３の抵抗値は、第３抵抗４１９の抵抗値と同じであることが好ましい。また、第２抵抗４１７の抵抗値は、第４抵抗４１５の抵抗値と同じであることが好ましい。また、第１抵抗４１３、第３抵抗４１９、第２抵抗４１７、第４抵抗４１５全ての抵抗値が同じであることが好ましい。
【００６９】
例えば、第３スイッチ４０１が、デジタル信号ψに従って、オン状態とオフ状態との間を遷移する場合、第４スイッチ４０５は、デジタル信号ψの反転信号に従って、オン状態とオフ状態との間を遷移する。
【００７０】
また、第５スイッチ４０３が、デジタル信号ψに従って、オン状態とオフ状態との間を遷移し、第６スイッチ４０７は、デジタル信号ψの反転信号に従って、オン状態とオフ状態との間を遷移する。従って、第３スイッチ４０１と第５スイッチ４０３とは同期的であり、第４スイッチ４０５と第６スイッチ４０７とは同期的である。しかし、第３スイッチ４０１と第４スイッチ４０５とは相補的な関係にある。また、第５スイッチ４０３と第６スイッチ４０７とも相補的な関係にある。このように全てのスイッチが同期して動作することにより、第１の参照電圧及び第２の参照電圧が積分回路に帰還される。
【００７１】
図３に示すように、第１スイッチ４０９の一端は、第２抵抗４１９の他端に接続され、その他端は、第４抵抗４１５の他端に接続される。また、第２スイッチ４１１の一端は、第１抵抗４１３の他端に接続され、その他端は、第３抵抗４１９の一端に接続される。第１スイッチ４０９は、信号ψに従って、オン状態とオフ状態との間を遷移し、第２スイッチ４１１は、信号ψの反転信号に従って、オン状態とオフ状態との間を遷移する。したがって、第１スイッチ４０９と第２スイッチ４１１とは、相補的な関係にある。また、第１スイッチ４０９の状態は、第３スイッチ４０１と第５スイッチ４０３と、同じ状態にすることができる。同様に、第２スイッチ４１１の状態は、第４スイッチ４０５と第６スイッチ４０７と、同じ状態にすることができる。
【００７２】
本実施形態においては、第３スイッチ４０１と第５スイッチ４０３とが、オン状態になると、第４スイッチ４０５と第６スイッチ４０７とが、オフ状態になる。また、第１スイッチ４０９は、オン状態になる。第２スイッチ４１１は、オフ状態になる。したがって、この状態では、第２抵抗４１７の他端と第４抵抗４１５の他端とが接続され、それらの他端の電圧が＋Ｖｒｅｆと−Ｖｒｅｆとの中間の電圧となる。また、全差動増幅器１０１の非反転入力と反転入力とは、仮想接地により、略等しい電圧となるので、第１抵抗４１３の他端の電圧と第３抵抗４１９の他端と電圧も、＋Ｖｒｅｆと−Ｖｒｅｆとの中間の電圧となる。
【００７３】
一方、デジタル信号ψの論理が変化し、第３スイッチ４０１と第５スイッチ４０３とがオフ状態になると、第４スイッチ４０５と第６スイッチ４０７とはオン状態になる。また、第１スイッチ４０９はオフ状態になる。第２スイッチ４１１はオン状態となる。したがって、第１抵抗４１３の他端の電圧と第３抵抗４１９の他端と電圧とは、＋Ｖｒｅｆと−Ｖｒｅｆとの中間の電圧となる。また、第２抵抗４１７の他端の電圧と第４抵抗４１５の他端の電圧も、仮想接地により、＋Ｖｒｅｆと−Ｖｒｅｆとの中間の電圧となる。
【００７４】
したがって、本実施形態においては、デジタル信号ψの論理変化により、第１〜第６スイッチのオン状態とオフ状態との遷移が発生しても、第１〜第４抵抗の他端の電圧は、遷移前の電位とほぼ同じなので、＋Ｖｒｅｆと−Ｖｒｅｆとの中間の電圧に維持される。
【００７５】
すなわち、第１〜第４抵抗の他端の電圧の変化を小さくすることができる。このため、寄生容量により発生する第１〜第４抵抗と電源回路とを移動する電荷量を、従来技術よりも小さくすることができる。したがって、第１〜第４抵抗が寄生容量を有していたとしても、その寄生容量が電源回路に与える影響を従来技術よりも小さくすることができる。これにより、電源回路の容量を従来よりも小さくしても、参照電圧の変動が大きくなることを防止でき、より高速な動作も可能なシグマデルタ変調器が提供される。
【００７６】
なお、第１〜第６スイッチは、実施形態１で説明したように、トランジスタを用いて構成することができる。また、これらのトランジスタとしてｎＭＯＳやｐＭＯＳを用いることができる。また、第１スイッチ４０９および第２のスイッチ４１１のオン抵抗は、第３スイッチ４０１、第５スイッチ４０３、第４スイッチ４０５、第６スイッチ４０７のオン抵抗の２倍であることが好適である。あるいは、第１スイッチ４０９および第２のスイッチ４１１は、第３スイッチ４０１、第５スイッチ４０３、第４スイッチ４０５、第６スイッチ４０７と同一のものを直列に２個並べたものが好適である。スイッチの特性を合わせて抵抗の両端に現れる電圧が同等になるようにすること、チャージインジェクションやフィードスルーの影響を相殺して小さくすること、が可能となるからである。
【００７７】
（実施形態３）
図４は、本発明の実施形態３に係るシグマデルタ変調器を用いて構成されるＡ／Ｄコンバータの回路図を示す。図４に回路図を示すＡ／Ｄコンバータは、シグマデルタ変調器４と、フィルタ９と、を有する。ここで、シグマデルタ変調器４が出力する積分値は１つであり、比較器７０には、その積分値と、所定の電圧とを比較する。
【００７８】
シグマデルタ変調器４は、参照電圧＋Ｖｒｅｆ、−Ｖｒｅｆを用いながら入力電圧＋Ｖｉｎより得られる電圧を積分し、デジタル信号ψを出力する。シグマデルタ変調器４は、積分回路２０と、ＤＡＣ部６０とを有している。
【００７９】
積分回路２０は、差動増幅器２０１とキャパシタ２０７とを有する。差動増幅器２０１は、入力端子として非反転入力端子と反転入力端子とを有する。キャパシタ２０７は、差動増幅器２０１の出力の信号が反転入力端子に帰還するように差動増幅器２０１に接続されている。
【００８０】
入力抵抗２０３は、一端に入力電圧Ｖｉｎが供給され、他端が差動増幅器２０１の反転入力端子に接続される。
【００８１】
ＤＡＣ部６０は、第１ＤＡＣ部と第２ＤＡＣ部とを有する。第１ＤＡＣ部は、第１参照電圧(＋Ｖｒｅｆ)が第１抵抗６０９の一端に供給された場合に、その他端に得られる電圧（第１電圧）を積分回路２０に設けられた差動増幅器２０１の２つの入力端子に交互に供給する。また、第２ＤＡＣ部は、第２参照電圧（−Ｖｒｅｆ）が第２抵抗６１１の一端に供給された場合に、その他端に得られる電圧（第２電圧）を積分回路２０に設けられた差動増幅器２０１の２つの入力端子に交互に供給する。ただし、第１ＤＡＣ部と第２ＤＡＣ部とは、積分回路２０の異なる入力端子に第１電圧と第２電圧とを供給するように制御される。
【００８２】
第１ＤＡＣ部の具体的な構成としては、第１スイッチ６０１と、第２スイッチ６０７と、第１抵抗６０９とを有する構成がある。また、第２ＤＡＣ部の具体的な構成としては、第３スイッチ６０３と、第４スイッチ６０５と、第２抵抗６１１とを有する。
【００８３】
第１抵抗６０９の一端には、参照電圧＋Ｖｒｅｆが供給される。第１抵抗６０９の他端は、第１スイッチ６０１の一端と第２スイッチ６０７の一端とに接続される。第２抵抗６１１の一端には、参照電圧−Ｖｒｅｆが供給される。第２抵抗６１１の他端は、第３スイッチ６０３の一端と第４スイッチ６０５の一端とに接続される。なお、第１抵抗６０９の抵抗値は、第２抵抗６１１の抵抗値と同じであることが好ましい。
【００８４】
第１スイッチ６０１の他端は、差動増幅器２０１の反転入力端子に接続される。第２スイッチ６０７の他端は、差動増幅器２０１の非反転入力端子に接続される。第３スイッチ６０３の他端は、差動増幅器２０１の反転入力端子に接続される。第４スイッチ６０５の他端は、差動増幅器２０１の非反転入力端子に接続される。第１スイッチ６０１の他端と差動増幅器２０１の反転入力端子との接続抵抗および第２スイッチ６０７の他端と差動増幅器２０１の非反転入力端子との接続抵抗の抵抗値は、第１抵抗６０９より小さいのが好ましい。第３スイッチ６０３の他端と差動増幅器２０１の反転入力端子との接続抵抗および第４スイッチ６０５の他端と差動増幅器２０１の非反転入力端子との接続抵抗の抵抗値は、第１抵抗６０９より小さいのが好ましい。第１スイッチ６０１、第２スイッチ６０７、第３スイッチ６０３、第４スイッチ６０５のオン抵抗は、一般的に非線形性を有するため、非線形性の影響を低減するためにスイッチのオン抵抗が小さいことが望ましいためである。
【００８５】
したがって、第１スイッチ６０１は、第１電圧を反転入力端子へ供給する配線に設けられている。これにより、第１スイッチ６０１は、第１電圧の反転入力端子への供給を制御する。また、第３スイッチ６０３は、第２電圧を非反転入力端子へ供給する配線に設けられている。これにより、第３スイッチ６０３は、第２電圧の非反転入力端子への供給を制御する。
【００８６】
第１スイッチ６０１が、例えばデジタル信号ψに従って、オン状態とオフ状態との間を遷移する場合、第２スイッチ６０７は、デジタル信号ψの反転信号に従って、オン状態とオフ状態との間を遷移する。したがって、第１スイッチ６０１と第２スイッチ６０７とは、相補的な関係にある。
【００８７】
また、第３スイッチ６０３が、デジタル信号ψの反転信号に従って、オン状態とオフ状態との間を遷移し、第４スイッチ６０５は、デジタル信号ψに従って、オン状態とオフ状態との間を遷移する。したがって、第３スイッチ６０３と第４スイッチ６０５とは、相補的な関係にある。また、第３スイッチ６０３は、第１スイッチ６０１相補的な関係にある。第４スイッチ６０５は、第２スイッチ６０７と相補的な関係にある。
【００８８】
本実施形態においては、第１スイッチ６０１と第４スイッチ６０５とがオン状態になると、第３スイッチ６０３と第２スイッチ６０７とはオフ状態になる。したがって、第２抵抗６１１の他端の電圧は、差動増幅器２０１の非反転入力端子の電圧と等しくなる。仮想接地により、第２抵抗６１１の他端の電圧は、差動増幅器２０１の反転入力端子の電圧とほぼ等しくなる。結果として、第２抵抗６１１の他端の電圧は、第１抵抗６０９の他端の電圧と略等しくなる。
【００８９】
一方、デジタル信号ψの論理が変化し、第１スイッチ６０１と第４スイッチ６０５とがオフ状態になると、第２スイッチ６０７と第３スイッチ６０３とはオン状態になる。したがって、この場合でも、第２抵抗６１１の他端の電圧は、差動増幅器２０１の反転入力端子の電圧と略等しくなり、仮想接地により、差動増幅器２０１の非反転入力端子の電圧と略等しくなる。結果として、第２抵抗６１１の他端の電圧は、第１抵抗６０９の他端の電圧とほぼ等しくなる。
【００９０】
したがって、本実施形態においては、実施形態２と同様に、第１抵抗６０９の他端と第２抵抗６１１の他端との電圧はほぼ等しい状態が維持される。したがって、抵抗の寄生成分に伴う第１抵抗６０９および第２抵抗６１１と電源回路との間を移動する電荷量を小さくすることができる。したがって、第１抵抗６０９と第２抵抗６１１とが寄生容量を有していたとしても、それらの寄生容量が電源回路に与える影響を従来技術よりも小さくすることができる。このため、参照電圧＋Ｖｒｅｆ及び−Ｖｒｅｆを供給する電源回路の応答速度や消費電力さらには面積を従来よりも小さくしても、参照電圧＋Ｖｒｅｆの変動が大きくなることを防ぐことができる。また、デジタル信号ψの時間あたりの遷移回数を増加させることができ、高速動作も可能となる。
【符号の説明】
【００９１】
１  シグマデルタ変調器、１０  積分回路、１０３  第１入力抵抗、１０５  第２入力抵抗、３０  第１ＤＡＣ部、５０  第２ＤＡＣ部、１０１  全差動増幅器、１０７  第１キャパシタ、１０９  第２キャパシタ、３０１  第１スイッチ、３０３  第２スイッチ、５０１  第３スイッチ、５０３  第４スイッチ、３０５  第１抵抗、５０５  第２抵抗、７０  比較器、９  フィルタ
【図１】
2011139394.tif 000003
【図２】
2011139394.tif 000004
【図３】
2011139394.tif 000005
【図４】
2011139394.tif 000006
【図５】
2011139394.tif 000007
【図６】
2011139394.tif 000008