(57)【要約】【課題】  マザーボード用節電電子装置及びそのマザーボード。【解決手段】本発明のコンピュータのマザーボード節電電子装置は、マザーボードがウエークオンＬＡＮ待機状態の時、マザーボードのサウスブリッジチップとスーパーインプットアウトプット（ＳＩＯ）チップを強制的に停電させ、電力を節約する。ウエークオンＬＡＮが発生するとき、ＬＡＮチップが節電電子装置に信号を送り、このとき、節電電子装置はスタンバイパワーをサウスブリッジチップとＳＩＯチップに導通させる。節電電子装置を具えたマザーボードは、節電状態時に、強制的にサウスブリッジチップとＳＩＯチップを停電させた状況でも、ウエークオンＬＡＮの機能を実行できる。【選択図】図１
2011008748.tif 000002
【特許請求の範囲】
【請求項１】
電源供給源からのスタンバイパワーに電気的に接続されたＬＡＮチップを具えたマザーボードに用いられる節電電子装置において、
第２装置の制御を受けて該スタンバイパワーを該マザーボードのサウスブリッジチップ及びＳＩＯチップに導通させるか否かを制御する第１装置と、
該ＬＡＮチップからの信号を受け取った時に、該第１装置により該スタンバイパワーを該サウスブリッジチップ及び該ＳＩＯチップに導通させるか否かを判断し、及び該ＬＡＮチップからの信号を受け取った後に、エミュレートした電源スイッチング信号を該ＳＩＯチップに出力し、これにより該マザーボードを起動させる上記第２装置と、
を包含することを特徴とする、マザーボード用節電電子装置。
【請求項２】
請求項１記載のマザーボード用節電電子装置において、電源供給源は、電源供給器、電源アダプタのいずれかとされることを特徴とする、マザーボード用節電電子装置。
【請求項３】
請求項１記載のマザーボード用節電電子装置において、プラットフォームコントローラハブ（Ｐｌａｔｆｏｒｍ  Ｃｏｎｔｒｏｌｌｅｒ  Ｈｕｂ；ＰＣＨ）が該サウスブリッジチップの代わりに用いられたことを特徴とする、マザーボード用節電電子装置。
【請求項４】
請求項１記載のマザーボード用節電電子装置において、該ＬＡＮチップが、ＬＡＮチップ、無線ＬＡＮチップのいずれかとされたことを特徴とする、マザーボード用節電電子装置。
【請求項５】
請求項１記載のマザーボード用節電電子装置において、該ＬＡＮチップの代わりに１３９４通信チップが用いられたことを特徴とする、マザーボード用節電電子装置。
【請求項６】
請求項１記載のマザーボード用節電電子装置において、該ＬＡＮチップの信号が、電源管理イベント（ＰＭＥ）信号、ウエークアップイベント信号のいずれかを包含することを特徴とする、マザーボード用節電電子装置。
【請求項７】
請求項１記載のマザーボード用節電電子装置において、充電ポンプ回路ユニットを更に包含したことを特徴とする、マザーボード用節電電子装置。
【請求項８】
請求項１記載のマザーボード用節電電子装置において、ソフトスタート回路ユニットを更に包含したことを特徴とする、マザーボード用節電電子装置。
【請求項９】
請求項１記載のマザーボード用節電電子装置において、該第２装置がマイクロコントローラ或いはＡＳＩＣとされたことを特徴とする、マザーボード用節電電子装置。
【請求項１０】
マザーボードにおいて、
電源供給源からのスタンバイパワーに電気的に接続されたＬＡＮチップと、
第１装置に電気的に接続されたサウスブリッジチップと、
該第１装置に電気的に接続されたＳＩＯ（Ｓｕｐｅｒ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ）チップと、
第２装置の制御を受けて該スタンバイパワーを該サウスブリッジチップ及び該ＳＩＯチップに導通させるか否かを制御する該第１装置と、
該ＬＡＮチップからの信号を受けて、該第１装置を制御して該第１装置により該サウスブリッジチップ及び該ＳＩＯチップに該スタンバイパワーを導通させ、及び該ＬＡＮチップからの信号を受け取った後に、エミュレートしたスイッチング信号を該ＳＩＯチップに出力する該第２装置と、
を包含したことを特徴とする、マザーボード。
【請求項１１】
請求項１０記載のマザーボードにおいて、電源供給源は、電源供給器、電源アダプタのいずれかとされることを特徴とする、マザーボード。
【請求項１２】
請求項１０記載のマザーボードにおいて、プラットフォームコントローラハブ（Ｐｌａｔｆｏｒｍ  Ｃｏｎｔｒｏｌｌｅｒ  Ｈｕｂ；ＰＣＨ）が該サウスブリッジチップの代わりに用いられたことを特徴とする、マザーボード。
【請求項１３】
請求項１０記載のマザーボードにおいて、該ＬＡＮチップが、ＬＡＮチップ、無線ＬＡＮチップのいずれかとされたことを特徴とする、マザーボード。
【請求項１４】
請求項１０記載のマザーボードにおいて、該ＬＡＮチップの代わりに１３９４通信チップが用いられたことを特徴とする、マザーボード。
【請求項１５】
請求項１０記載のマザーボードにおいて、該ＬＡＮチップの信号が、電源管理イベント（ＰＭＥ）信号、ウエークアップイベント信号のいずれかを包含することを特徴とする、マザーボード。
【請求項１６】
請求項１０記載のマザーボードにおいて、充電ポンプ回路ユニットを更に包含したことを特徴とする、マザーボード。
【請求項１７】
請求項１０記載のマザーボードにおいて、ソフトスタート回路ユニットを更に包含したことを特徴とする、マザーボード。
【請求項１８】
請求項１０記載のマザーボードにおいて、該第２装置がマイクロコントローラ或いはＡＳＩＣとされたことを特徴とする、マザーボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一種の節電機能を具えたマザーボードに係り、特にマザーボードが節電状態にある時に、強制的にサウスブリッジチップとＳＩＯ（Ｓｕｐｅｒ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ）チップを停電させた状況でも、ウエークオンＬＡＮ（Ｗａｋｅ  Ｏｎ  ＬＡＮ）の機能を実行できるものに関する。
【背景技術】
【０００２】
周知のマザーボードはシステムがＡＣＰＩ（Ａｄｖａｎｃｅｄ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ  ａｎｄ  Ｐｏｗｅｒ  Ｉｎｔｅｒｆａｃｅ）Ｓ３（Ｓｕｓｐｅｎｄ  ｔｏ  Ｍｅｍｏｒｙ）の待機スリープ状態に進入するか、或いはＳ５のパワーオフ状態下、例えばウエークオンＬＡＮ（Ｗａｋｅ  Ｏｎ  ＬＡＮ）待機の待機スリープ状態の時、周知のマザーボードはすでに節電モードに進入しているものの、一部のチップは続けて電力消耗しており、例えば、サウスブリッジチップ、ノースブリッジチップ、ＳＩＯ（Ｓｕｐｅｒ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ）チップはいずれも電力を消耗し得て、ＣＰＵもまた電力を消耗し得るため、電源損耗をいま一歩有効に低減することができなかった。周知のマザーボードは節電を達成するために、いずれも個別の制御により電力消耗する部品の電源入力部分を切断するか、さらには、節電部品をプログラム制御することでそれを節電モードに進入させて電力消耗を減らさねばならない。ただし、サウスブリッジチップのＡＣＰＩ、ＳＩＯチップ制御は、オンオフを制御するものであり、両者はいずれも節電状態下では切断できない。また、異なるチップセットを使用したマザーボードの設計方法はそれぞれ異なり、且つマザーボード上の異なる部品を考慮して、異なる制御方式を設計しなければならないため、複雑さとコストが増し、さらに他の設計に援用できないため、設計時の手間がかかるだけでなく、開発時間が長くなり、コストアップにつながった。
【０００３】
特許文献１の「ＡＣＰＩ  Ｓｌｅｅｐ  Ｃｏｎｔｒｏｌ」には、内部電池（Ｉｎｔｅｒｎａｌ  ｂａｔｔｅｒｙ）あるいは外部電源供給器（Ｅｘｔｅｒｎａｌ  ｐｏｗｅｒ  ｓｕｐｐｌｙ）の状態に変化が発生した時に、この変化がインベッド式コントローラにより検出され、この変化は電源管理イベント信号（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｅｖｅｎｔ  Ｓｉｇｎａｌ，ＰＯＷＥＲ  ＰＭＥ）及びＳＣＩ中断（Ｉｎｔｅｒｒｕｐｔ）を利用し、オペレーションシステムに通知され、オペレーションンシステムの現在システム状態（Ｃｕｒｒｅｎｔ  ｓｙｓｔｅｍ  ｓｔａｔｅ）がこれにより別のシステム状態に変換される。特許文献１にはＡＣＰＩのＳ３状態とＳ５状態の時、或いはウエークオンＬＡＮ待機の待機スリープモードの時に、少なくともマザーボードのサウスブリッジチップとＳＩＯチップを停電させて、電力節約することは記載されていない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第６，２６６，７７６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は上述の周知のマザーボードの欠点を鑑み、マザーボード用の節電電子装置を提供し、上述の欠点を解決し、マザーボードが節電状態の時に、強制的にサウスブリッジチップとＳＩＯチップを停電させて、電力を節約できるようにする。
【０００６】
本発明の第１の目的は、一種の節電電子装置及び節電電子装置を具えたマザーボードを提供し、マザーボードのウエークオンＬＡＮ待機時の電力消耗を減らせるようにすることにある。
【０００７】
本発明の第２の目的は、一種の節電電子装置及び節電電子装置を具えたマザーボードを提供し、節電状態の時に、強制的にサウスブリッジチップとＳＩＯ（Ｓｕｐｅｒ  Ｉｎｐｕｔ  Ｏｕｔｐｕｔ）チップを停電させた状態で、依然としてウエークオンＬＡＮ（Ｗａｋｅ  Ｏｎ  ＬＡＮ）の機能を実行できるようにすることにある。
【課題を解決するための手段】
【０００８】
上述の目的を達成するため、本発明は一種のマザーボード用節電電子装置を提供し、該マザーボードのＬＡＮチップはスタンバイパワーに電気的に接続され、該スタンバイパワーは電源供給源由来であり、該節電電子装置は、第２装置の制御を受けて該スタンバイパワーを該マザーボードのサウスブリッジチップ及びＳＩＯチップに導通させるか否かを制御する第１装置と、ＬＡＮチップからの信号を受け取った時に、該第１装置によりスタンバイパワーをサウスブリッジチップ及びＳＩＯチップに導通させるか否かを判断し、及びＬＡＮチップからの信号を受け取った後に、エミュレートした電源スイッチング信号をＳＩＯチップに出力し、これによりマザーボードを起動させる上記第２装置と、を包含する。
【０００９】
さらに、上述の目的を達成するため、本発明は一種のマザーボードを提供し、それは、電源供給源からのスタンバイパワーに電気的に接続されたＬＡＮチップと、第１装置に電気的に接続されたサウスブリッジチップと、該第１装置に電気的に接続されたＳＩＯチップと、第２装置の制御を受けて該スタンバイパワーを該サウスブリッジチップ及びＳＩＯチップに導通させるか否かを制御する該第１装置と、該ＬＡＮチップからの信号を受けて、該第１装置を制御して該第１装置に該サウスブリッジチップ及び該ＳＩＯチップに該スタンバイパワーを導通させ、及び該ＬＡＮチップからの信号を受け取った後に、エミュレートしたスイッチング信号を該ＳＩＯチップに出力する該第２装置と、を包含する。
【発明の効果】
【００１０】
本発明の節電電子装置はマザーボードが節電状態にある時、少なくともサウスブリッジチップとＳＩＯチップを停電させられるが、本発明のマザーボードはウエークオンＬＡＮの能力を依然として有し、この特徴が本発明の長所であり最大の特色である。
【図面の簡単な説明】
【００１１】
【図１】本発明のマザーボード用節電電子装置の構造表示図である。
【図２】図１に基づく具体的実施例表示図である。
【発明を実施するための形態】
【００１２】
図１、２を参照されたい。本発明の便利性を開示し理解し易くするために、図１、２においてマザーボード２０は本発明と直接関係するハードウエア部品のみが描かれ、マザーボード２０上の本発明と直接に関係のない他の部品については省略されている。
【００１３】
節電電子装置１０はマザーボード２０において、ＬＡＮチップ４０のみに電力を維持させて他の電子装置は完全に停電させる節電環境下での節電処理に応用される。マザーボード２０にはＡＣＰＩ（Ａｄｖａｎｃｅｄ  Ｃｏｎｆｉｇｕｒａｔｉｏｎ  ａｎｄ  Ｐｏｗｅｒ  Ｉｎｔｅｒｆａｃｅ）規格のマザーボードが採用される。この技術に詳しい者であれば分かるように、周知のコンピュータは節電状態に進入した後も、その一部分の電子装置がスタンバイパワーを消耗し、例えばＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ
Ｉｎｔｅｒｆａｃｅ）  ＲＯＭ、ＬＡＮチップ、オーディオチップ、サウスブリッジチップ、及びＳＩＯチップはスタンバイパワーを依然として消費する。これに対して、本発明によると、節電電子装置１０を具えたマザーボード２０は節電状態に進入した後に、節電電子装置１０がサウスブリッジチップ２０５とＳＩＯチップ２０３への給電を停止する。さらに、マザーボード２０がサウスブリッジチップ２０５、ＳＩＯチップ２０３、ＳＰＩ  ＲＯＭ、オーディオチップを共同で同一の電力源を使用するように設計されている時、節電電子装置１０はさらにＳＰＩ  ＲＯＭ、オーディオチップへの給電を停止できる。注意すべきことは、このとき、マザーボード２０の節電電子装置１０、及びＬＡＮチップ４０は依然として電力の供給を受けていることである。
【００１４】
以下の比較表を参照されたい。この表は周知のマザーボードと本発明のマザーボード２０が節電状態に進入した時の、スタンバイパワー消耗の状況を比較したものである。
【００１５】
【表１】
2011008748.tif 000003
【００１６】
上述の比較表から分かるように、ウエークオンＬＡＮ待機時には、節電電子装置１０を具えたマザーボード２０は周知のマザーボードに較べて明らかに電力消耗量が減っている。
【００１７】
本発明の節電電子装置１０は第１装置１０１と第２装置１０３を包含する。これについて以下に詳細に説明する。
【００１８】
本発明の節電電子装置１０とマザーボード２０のＬＡＮチップ４０は電源供給器３０のスタンバイパワー３０ａに電気的に接続される。電源供給器３０の具体的な実施例としては、ＡＴＸ電源供給器或いは電源アダプタを採用可能である。スタンバイパワー３０ａの具体的実施例として、該ＡＴＸ電源供給器のスタンバイパワーを採用可能であり、例えば５Ｖスタンバイパワー或いは３Ｖスタンバイパワー或いは３．３Ｖスタンバイパワーとされる。
【００１９】
第１装置１０１の主要な機能は、スタンバイパワーの少なくともサウスブリッジチップ２０５とＳＩＯチップ２０３への供給の導通と切断を制御することである。第１装置１０１の具体的な部品としては、ＭＯＳＦＥＴを採用可能であり、例えば、ｎ型ＭＯＳＦＥＴ或いはｐ型ＭＯＳＦＥＴが採用される。第２装置１０３のＭＯＳＦＥＴのゲート電極に対する制御により、スタンバイパワー３０ａのサウスブリッジチップ２０５、ＳＩＯチップ２０３への通路の形成と切断を制御する目的を達成する。
【００２０】
ｎ型ＭＯＳＦＥＴを例とすると、第２装置１０３のそのうち一つの信号出力端がゲート電極に接続され、ドレイン電極はスタンバイパワー３０ａに接続され、ソース電極はそれぞれサウスブリッジチップ２０５とＳＩＯチップ２０３の電源ピンに接続される。
【００２１】
さらに、該ｎ型ＭＯＳＦＥＴのソース電極は更に該ＳＰＩ  ＲＯＭと該オーディオチップの電源ピンに接続される。
【００２２】
第２装置１０３の機能は以下のとおりである。第２装置１０３の第１の機能は電源スイッチ１０５の発生する電源スイッチング信号１０５ａを受け取り、及び該電源スイッチング信号１０５ａを受け取った後に、第１装置１０１に、第１装置１０１にスタンバイパワー３０ａの少なくともサウスブリッジチップ２０５とＳＩＯチップ２０３への通路を形成させる。
【００２３】
具体的な第２装置１０３の主要な部品は、少なくともマイクロコントローラ１０３１を包含する。マイクロコントローラ１０３１が電源スイッチング信号１０５ａを受け取った後、マイクロコントローラ１０３１は該ｎ型ＭＯＳＦＥＴのゲート電極に対してコントロール信号１０３ａを出力し、該ｎ型ＭＯＳＦＥＴを導通させ、こうしてスタンバイパワー３０ａのサウスブリッジチップ２０５、ＳＩＯチップ２０３への通路を形成させる。
【００２４】
さらに、該ＳＰＩ  ＲＯＭと該オーディオチップもまた電力供給を回復する。
該第２装置１０３の第２の機能はマザーボード２０が節電状態にある時、例えばＡＣＰＩのＳ３、Ｓ４、Ｓ５、Ｇ３（非機械式電力切断（ＡＣ  Ｏｆｆ））のいずれかの状態である時、第１装置１０１を制御して第１装置１０１にスタンバイパワー３０ａの少なくともサウスブリッジチップ２０５、ＳＩＯチップ２０３への通路を形成させるか切断させる。注意すべきことは、ＬＡＮチップ４０は電力を維持し、停電されないことである。
【００２５】
第２装置１０３の第２の機能の具体例を説明する。マイクロコントローラ１０３１がサウスブリッジチップ２０５からのＳＬＰ Ｓ３、ＳＬＰ Ｓ５等の信号を受け取って、マザーボード２０がＡＣＰＩのＳ３状態にあるかを判断し、イエスであれば、マイクロコントローラ１０３１は第１装置１０１である該ｎ型ＭＯＳＦＥＴをオフとし、こうしてスタンバイパワー３０ａのサウスブリッジチップ２０５、ＳＩＯチップ２０３への通路を切断する。
【００２６】
さらに、該ＳＰＩ  ＲＯＭ及び該オーディオチップとスタンバイパワー３０ａの通路も切断する。
【００２７】
さらに、第２装置１０３の第３の機能は、電源スイッチング信号１０５ａを受け取った後に、電源スイッチング信号１０５ａを複製し、並びに複製した電源スイッチング信号１０５ａ’をマザーボード２０のＳＩＯチップ２０３に送ることである。
【００２８】
第２装置１０３の第４の機能は、ＬＡＮチップ４０からの信号４０ａを受けて、電源スイッチング信号１０５ａをエミュレートした電源スイッチング信号１０５ａ’を該ＳＩＯチップ２０３に出力し、これによりマザーボード２０を起動することである。
【００２９】
上述の信号４０ａの具体例は、電源管理イベント（ＰＭＥ）信号或いはウエークアップイベント信号とされる。
【００３０】
第２装置１０３の第３と第４の機能の実施例を以下に説明する。マイクロコントローラ１０３１が電源スイッチング信号１０５ａ或いは信号４０ａを受け取った後、マイクロコントローラ１０３１にビルトインされた電源スイッチング信号複製回路（図示せず）により電源スイッチング信号１０５ａを複製し、その後、複製した電源スイッチング信号１０５ａ’をマザーボード２０のＳＩＯチップ２０３に送る。或いは、マイクロコントローラ１０３１が電源スイッチング信号１０５ａ或いは信号４０ａを受け取った後、マイクロコントローラ１０３１がプログラムを実行する方式によりマイクロコントローラ１０３１の出力ポートの電圧レベルを制御することで、該出力ポートに電源スイッチング信号１０５ａ’をマザーボード２０のＳＩＯチップ２０３に出力させる。
【００３１】
スタンバイパワー３０ａが供給された後のマザーボード２０は、ＲＳＭＲＳＴ信号（
ＲＳＭＲＳＴ信号は例えば第２装置１０３或いはＳＩＯチップ２０３より発生する）を発生し、並びにサウスブリッジチップ２０５に伝送する。第２装置１０３は設定時間待ち、該設定時間の長さはマザーボード２０がＲＳＭＲＳＴ信号発生を完了するのに必要な時間とされ、例えば、該設定時間は１００ｍｓとされる。
【００３２】
マイクロコントローラ１０３１は該ｎ型ＭＯＳＦＥＴを導通させた後、１００ｍｓの設定時間待機（Ｗａｉｔ）し、１００ｍｓの後（マザーボード２０がＲＳＭＲＳＴ信号発生を完了する）、マイクロコントローラ１０３１は電源スイッチング信号１０５ａ’を発生し、並びに電源スイッチング信号１０５ａ’をＳＩＯチップ２０３に伝送する。ＳＩＯチップ２０３が電源スイッチング信号１０５ａ’を受け取った後、マザーボード２０はウエークオンＬＡＮを実行し、Ｓ０状態の後続プロセスに回復する。
【００３３】
導通後の該ｎ型ＭＯＳＦＥＴは瞬間的に過大電流が流入した場合、該ｎ型ＭＯＳＦＥＴに負荷過大による焼損を発生させ得るため、本発明はソフトスタート（Ｓｏｆｔ  Ｓｔａｒｔ）回路ユニット１０３３を増設することで、該ｎ型ＭＯＳＦＥＴの焼損を防止することができる。ソフトスタート回路ユニット１０３３は関係する周知の回路手段により実現できる。
【００３４】
さらに、電圧制御効果をアップし、コストが比較的安いＭＯＳＦＥＴを使用できるようにするため、本発明は充電ポンプ（Ｃｈａｒｇｅ  ｐｕｍｐ）回路ユニット１０３５を増設可能である。充電ポンプ回路ユニット１０３５は関係する周知の回路手段により実現できる。
【００３５】
本発明の第２装置１０３はＡＳＩＣ（特定用途向け集積回路）を採用して実現可能である。
【００３６】
図２を参照されたい。第２装置１０３はイネーブル信号を電子スイッチ１０４に出力することで、電子スイッチ１０４を導通状態となすことにより、スタンバイパワー３０ａをＬＡＮチップ４０に導通させる。また、第２装置１０３はＬＡＮチップ４０に対して電源供給と切断の制御を実行できる。
【００３７】
サウスブリッジチップ２０５、ＳＩＯチップ２０３、ＬＡＮチップ４０はいずれも直接対応する周知装置を採用できる。
【００３８】
ＬＡＮチップ４０には周知のＬＡＮチップ或いは周知の無線ＬＡＮチップを採用できる。さらに、ＬＡＮチップ４０は１３９４通信チップに置換可能である。
【００３９】
さらに、サウスブリッジチップ２０５はプラットフォームコントローラハブ（ＰＣＨ）に置換可能である。
【００４０】
本発明の節電電子装置１０はマザーボード２０に設置可能であるほか、マザーボード２０のＳＩＯチップ２０３に整合可能である。
【００４１】
システム電源２０１の具体例はマザーボード２０のＡＴＸ電源インタフェース（コネクタ）からの電力源とされ、ＡＴＸ電源インタフェースは電源コードで電源供給器３０に接続される。
【００４２】
マイクロコントローラ１０３１のビルトインメモリ１０３１ａはファームウエアとして使用可能で、ビルトインメモリ１０３１ａは上述の第１、第２、第３、及び第４の機能を実行するためのプログラムを保存する。さらに、マイクロコントローラ１０３１はＳＭバスを通してサウスブリッジチップ２０５に接続され、これにより、マイクロコントローラ１０３１の新ファームウエアの更新は該ＳＭバスを通して完成される。
【００４３】
以上の説明は、本発明の好ましい実施例に関するものに過ぎず、本発明の実施範囲を限定するものではなく、本発明の技術の属する分野における通常の知識を有する者がなし得る修飾或いは変更はお、いずれも本発明の実質内容から離脱しないと見なされる。
【符号の説明】
【００４４】
１０  節電電子装置
２０  マザーボード
３０  電源供給器
３０ａ  スタンバイパワー
４０  ＬＡＮチップ
４０ａ  信号
１０１  第１装置
１０３  第２装置
１０３ａ  コントロール信号
１０３１  マイクロコントローラ
１０３１ａ  ビルトインメモリ
１０３３  ソフトスタート回路ユニット
１０３５  充電ポンプ回路ユニット
１０４  電子スイッチ
１０５  電源スイッチ
１０５ａ  電源スイッチング信号
２０１  システム電源
２０３  ＳＩＯチップ
２０５  サウスブリッジチップ
【図１】
2011008748.tif 000004
【図２】
2011008748.tif 000005