(57)【要約】【課題】ＢＩＯＳシステム、及びこのＢＩＯＳシステムを備えるＰＡＣにおいて、製造コストを抑制し、処理速度を向上させる。【解決手段】ＰＡＣは、ＣＰＵ、ＢＩＯＳデータ格納用メモリ、及びメモリアクセス制御回路部等から構成されるＢＩＯＳシステムを備える。このメモリは、ＢＩＯＳデータを格納する第１格納エリアと、第２格納エリアとを有する。各格納エリアには、ＢＩＯＳデータが正常に書き込まれたか否かを判断するための完了フラグが格納される。メモリアクセス制御回路部は、ＣＰＵからＢＩＯＳデータの読込み要求が有ると（Ｓ３１でＹＥＳ）、各完了フラグを読込む（Ｓ３２）。そして、第１格納エリアの完了フラグが「０」の場合（Ｓ３３でＹＥＳ）、第１格納エリアからＢＩＯＳデータを読み込んで転送する（Ｓ３４）。一方、第２格納エリアの完了フラグが「０」の場合（Ｓ３５でＹＥＳ）、第２格納エリアからＢＩＯＳデータを読込んで転送する（Ｓ３６）。【選択図】図６
2011232804.tif 000002
【特許請求の範囲】
【請求項１】
ＰＡＣ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ａｕｔｏｍａｔｉｏｎ  Ｃｏｎｔｒｏｌｌｅｒ）
に用いるＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）データを格
納可能な複数のＢＩＯＳデータ格納領域を有するメモリと、
前記複数のＢＩＯＳデータ格納領域のそれぞれに対してデータの読み書きを行うデータ
読み書き手段とを備えるＢＩＯＳシステムにおいて、
前記メモリは、前記複数のＢＩＯＳデータ格納領域のそれぞれにＢＩＯＳデータが正常
に書き込まれたか否かを判断するための完了フラグを記憶し、
前記データ読み書き手段は、
前記複数のＢＩＯＳデータ格納領域のいずれかにＢＩＯＳデータを書き込むときに、こ
のＢＩＯＳデータの書き込みが正常に完了した場合、該ＢＩＯＳデータを書き込んだＢＩ
ＯＳデータ格納領域に対応した完了フラグを書込み完了状態に書き換えると共に、該ＢＩ
ＯＳデータを書き込んでいないＢＩＯＳデータ格納領域に対応した完了フラグを書込み未
完了状態に書き換え、
前記複数のＢＩＯＳデータ格納領域からＢＩＯＳデータを読み込むときに、該複数のＢ
ＩＯＳデータ格納領域のうち、前記完了フラグが書込み完了状態であるＢＩＯＳデータ格
納領域に格納されているＢＩＯＳデータを読み込むことを特徴とするＢＩＯＳシステム。
【請求項２】
請求項１に記載のＢＩＯＳシステムを備えることを特徴とするＰＡＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）データ
を書き換え可能なＢＩＯＳシステム、及びこのＢＩＯＳシステムを備えるＰＡＣ（Ｐｒｏ
ｇｒａｍｍａｂｌｅ  Ａｕｔｏｍａｔｉｏｎ  Ｃｏｎｔｒｏｌｌｅｒ）に関する。
【背景技術】
【０００２】
従来から、ＰＡＣ等の起動時に使用されるＢＩＯＳデータの不具合の解消や更新等を行
うために、ＢＩＯＳデータを書き換えることがある。ＢＩＯＳデータの書き換えには、Ｐ
ＡＣ等の製造メーカが提供するＢＩＯＳデータ書換え用ソフトや、ＯＳ（Ｏｐｅｒａｔｉ
ｎｇ  Ｓｙｓｔｅｍ）上で動作するＢＩＯＳデータ書換え用ソフト等を用いるのが一般的
である。ところで、データの書き換え中に、機器の電源オフ等によりＢＩＯＳデータの書
き換えに失敗することがある。その場合、ＢＩＯＳデータはその性質上、ＰＡＣ等の起動
に欠くことのできないデータであるため、ＰＡＣ等を二度と起動できないことがある。
【０００３】
これに対して、ＢＩＯＳデータを格納するためのメモリを２個使用し、ＢＩＯＳデータ
の書き換え時には、一方のメモリ内のＢＩＯＳデータのみを書き換えるＢＩＯＳ書換え方
法が知られている。この書換え方法では、ＢＩＯＳデータの書き換えに失敗した場合、Ｂ
ＩＯＳデータの書き換えを行わなかったもう一方のメモリ内のＢＩＯＳデータを用いてＰ
ＡＣを起動して、再度、ＢＩＯＳデータの書き換えを行う。しかしながら、この方法では
、ＢＩＯＳデータを格納するためのメモリを２個使用する必要があるため、ＰＡＣの製造
コストを抑制できないという新たな問題が生じる。
【０００４】
これに対して、特許文献１には、ＢＩＯＳデータを格納する不揮発メモリ素子における
同一容量の上位・下位部分の接続先を切り換えるアドレス切換回路を設け、ＢＩＯＳデー
タを、装置の起動に最小限必要な基本部分と拡張部分とに分割したＢＩＯＳデータ書換制
御回路が開示されている。この書換制御回路では、基本部分の書き換えの際には、古い拡
張部分に新しい基本部分を書き込み、書き込み完了後に不揮発メモリ素子の上位・下位部
分を回路的に交換した後、古い基本部分を格納した不揮発メモリに新しい拡張部分を書き
込む。この書換制御回路では、ＢＩＯＳデータを格納するためのメモリを１個しか使用し
ないため、製造コストを抑制することができる。しかしながら、このＢＩＯＳデータ書換
制御回路では、メモリのアドレスの上位部分・下位部分の切り換えを行うためのアドレス
切換回路が必要になるため、製造コストを抑制することができない。
【０００５】
また、特許文献２には、ＢＩＯＳデータサイズの２倍以上の記憶領域を有するメモリを
用いて、メモリの２分割された領域Ａ、ＢについてそれぞれがＢＩＯＳデータを保有する
情報処理装置が知られている。この装置は、システム側からメモリの半分の領域のみがア
クセス可能になると共に、両方の領域が選択的にアクセス可能になるようにするためのア
ドレス切換回路を有している。
【０００６】
しかしながら、上記情報処理装置においても、アドレス切換回路が必要となるため、製
造コストを抑制できない。また、この装置のＢＩＯＳデータ書換方法では、メモリ内の分
割された領域の一方からＢＩＯＳデータを読み込んだときに、チェックサムを計算し、そ
の結果、不正なＢＩＯＳデータであるか否かを判断する。すなわち、不正なＢＩＯＳデー
タを読み込んだ場合であっても、チェックサムを計算して不正か否かを判断しなければな
らないため、ＢＩＯＳデータの起動処理に時間がかかり、処理を迅速に行えないという問
題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平８−６９３７６号公報
【特許文献２】特開２０００−１４８４６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上述した問題点を解決するためになされたものであり、製造コストを抑制で
きると共に、処理速度を向上できるＢＩＯＳシステム、及びこのＢＩＯＳシステムを備え
るＰＡＣを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために請求項１の発明は、ＰＡＣ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ａ
ｕｔｏｍａｔｉｏｎ  Ｃｏｎｔｒｏｌｌｅｒ）に用いるＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕ
ｔ／Ｏｕｔｐｕｔ  Ｓｙｓｔｅｍ）データを格納可能な複数のＢＩＯＳデータ格納領域を
有するメモリと、前記複数のＢＩＯＳデータ格納領域のそれぞれに対してデータの読み書
きを行うデータ読み書き手段とを備えるＢＩＯＳシステムにおいて、前記メモリは、前記
複数のＢＩＯＳデータ格納領域のそれぞれにＢＩＯＳデータが正常に書き込まれたか否か
を判断するための完了フラグを記憶し、前記データ読み書き手段は、前記複数のＢＩＯＳ
データ格納領域のいずれかにＢＩＯＳデータを書き込むときに、このＢＩＯＳデータの書
き込みが正常に完了した場合、該ＢＩＯＳデータを書き込んだＢＩＯＳデータ格納領域に
対応した完了フラグを書込み完了状態に書き換えると共に、該ＢＩＯＳデータを書き込ん
でいないＢＩＯＳデータ格納領域に対応した完了フラグを書込み未完了状態に書き換え、
前記複数のＢＩＯＳデータ格納領域からＢＩＯＳデータを読み込むときに、該複数のＢＩ
ＯＳデータ格納領域のうち、前記完了フラグが書込み完了状態であるＢＩＯＳデータ格納
領域に格納されているＢＩＯＳデータを読み込むものである。
【００１０】
請求項２の発明は、請求項１に記載のＢＩＯＳシステムを備えるＰＡＣである。
【発明の効果】
【００１１】
本発明によれば、ＢＩＯＳデータを読み込むときに、完了フラグが書込み完了状態であ
るＢＩＯＳデータ格納領域に格納されているＢＩＯＳデータを読み込むので、チェックサ
ム等の計算を行うことなしに、書き込みが正常に完了したＢＩＯＳデータを読み込むこと
ができる。従って、正常なＢＩＯＳデータを迅速に読み込むことができるため、処理速度
を向上させることができる。また、ＢＩＯＳデータを格納するメモリを１個だけ使用する
ため、メモリを２個以上使用する場合と比較して、ＰＡＣの製造コストを抑制できる。ま
た、メモリ内のＢＩＯＳデータ格納領域にアクセスする際に、従来のようなアドレス切換
回路を必要としないため、ＰＡＣの製造コストを抑制できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係るＢＩＯＳシステムを備えるＰＡＣの概略構成を示すブロック図。
【図２】上記ＢＩＯＳシステムのＢＩＯＳデータ格納用メモリの構成を示す説明図。
【図３】上記ＰＡＣにおけるＢＩＯＳデータ書込み処理の手順を示すフローチャート。
【図４】上記ＢＩＯＳデータ書込み処理における第１格納エリア書込み処理の手順を示すフローチャート。
【図５】上記ＢＩＯＳデータ書込み処理における第２格納エリア書込み処理の手順を示すフローチャート。
【図６】上記ＰＡＣにおけるＢＩＯＳデータ読込み処理の手順を示すフローチャート。
【発明を実施するための形態】
【００１３】
以下、本発明の一実施形態に係るＢＩＯＳ（Ｂａｓｉｃ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ  
Ｓｙｓｔｅｍ）システム、及びこのＢＩＯＳシステムを備えるＰＡＣ（Ｐｒｏｇｒａｍｍ
ａｂｌｅ  Ａｕｔｏｍａｔｉｏｎ  Ｃｏｎｔｒｏｌｌｅｒ）について、図１及び図２を参
照して説明する。図１は、ＢＩＯＳシステム１ａを備えるＰＡＣ１の概略構成を示す。図
２は、ＢＩＯＳデータ格納用メモリ１６内の記憶領域の概略構成を示す。
【００１４】
ＰＡＣ１は、中央処理装置（以下、ＣＰＵという）１１と、ＲＡＭ（Ｒａｎｄｏｍ  Ａ
ｃｃｅｓｓ  Ｍｅｍｏｒｙ）１２と、ユーザによって操作されるキーボード１３と、映像
やメッセージを表示する表示デバイス１４とを備える。また、ＰＡＣ１は、各種データを
記録するためのハードディスクドライブ（以下、ＨＤＤという）１５と、ＢＩＯＳデータ
格納用メモリ（メモリ）１６と、ＢＩＯＳデータ格納用メモリアクセス制御回路部（デー
タ読み書き手段）１７と、システムバス１８とをさらに備える。
【００１５】
ＣＰＵ１１、ＲＡＭ１２、キーボード１３、表示デバイス１４、ＨＤＤ１５、及びＢＩ
ＯＳデータ格納用メモリアクセス制御回路部１７は、システムバス１８を介して接続され
ている。ＢＩＯＳシステム１ａは、ＣＰＵ１１と、ＢＩＯＳデータ格納用メモリ１６と、
ＢＩＯＳデータ格納用メモリアクセス制御回路部１７等から構成される。ＨＤＤ１５には
、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）等のプログラムが記録されている。
【００１６】
ＢＩＯＳデータ格納用メモリ１６は、データを書き換え可能なフラッシュメモリである
。ＢＩＯＳデータ格納用メモリ１６は、図２に示すように、ＢＩＯＳデータ２２を格納可
能な第１格納エリア（ＢＩＯＳデータ格納領域）１６ａと、ＢＩＯＳデータ３２を格納可
能な第２格納エリア（ＢＩＯＳデータ格納領域）１６ｂとを有する。第１格納エリア１６
ａには、ＢＩＯＳデータ２２が正常に書き込まれたか否かを判断するための完了フラグ２
１がさらに格納される。第２格納エリア１６ｂには、ＢＩＯＳデータ３２が正常に書き込
まれたか否かを判断するための完了フラグ３１がさらに格納される。
【００１７】
ＢＩＯＳデータ２２、３２は、書き換え可能なデータである。ＢＩＯＳデータ２２、３
２は、ＰＡＣ１の起動時に、ＢＩＯＳデータ格納用メモリアクセス制御回路部１７によっ
て読み込まれ、ＲＡＭ１２上に展開された後、ＣＰＵ１１によって実行される。これによ
り、ＢＩＯＳデータ２２、３２は、ＯＳへの周辺機器（キーボード１３、表示デバイス１
４、及びＨＤＤ１５等）に対する入出力手段の提供等のＰＡＣ１のシステムに固有の機能
を提供する。
【００１８】
完了フラグ２１、及び完了フラグ３１には、「０」又は「１」のいずれかの値が格納さ
れる。例えば、ＢＩＯＳデータ２２、３２の書込みが正常に完了した状態（以下、「書込
み完了状態」という）の場合、完了フラグ２１、３１には「０」の値が格納される。一方
、ＢＩＯＳデータ２２、３２の書込みが正常に完了していない状態（以下、「書込み未完
了状態」という）の場合、「１」の値が格納される。
【００１９】
ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は、ＢＩＯＳデータ格納用メモリ
１６の第１格納エリア１６ａ、及び第２格納エリア１６ｂのそれぞれに対して、データの
読み書きを行う。具体的には、ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は、
ＣＰＵ１１からのＢＩＯＳデータの書込み要求に応じて、完了フラグ２１、３１の内容に
基づいて、ＢＩＯＳデータ２２、３２の書込み処理（ＢＩＯＳデータ書込み処理）を行う
。また、ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は、ＣＰＵ１１からのＢＩ
ＯＳデータの読込み要求に応じて、完了フラグ２１、３１の内容に基づいて、ＢＩＯＳデ
ータ２２、３２を読込む処理（ＢＩＯＳデータ読込み処理）を行う。
【００２０】
次に、上記ＢＩＯＳデータ書込み処理について、図３に示すフローチャートを参照して
説明する。まず、ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は、ＣＰＵ１１か
らＢＩＯＳデータの書込み要求が有ると（Ｓ１でＹＥＳ）、第１格納エリア１６ａの完了
フラグ２１と、第２格納エリア１６ｂの完了フラグ３１とを読込む（Ｓ２）。
【００２１】
そして、完了フラグ２１が「１」である場合（Ｓ３でＹＥＳ）、すなわち、ＢＩＯＳデ
ータ２２が「書込み未完了状態」である場合、ＢＩＯＳデータ格納用メモリアクセス制御
回路部１７は、第１格納エリア書込み処理（Ｓ４）を行う。
【００２２】
一方、第１格納エリア１６ａの完了フラグ２１が「１」ではなく（Ｓ３でＮＯ）、第２
格納エリア１６ｂの完了フラグ３１が「１」である場合（Ｓ５でＹＥＳ）、すなわち、Ｂ
ＩＯＳデータ３２が「書込み未完了状態」である場合、ＢＩＯＳデータ格納用メモリアク
セス制御回路部１７は、第２格納エリア書込み処理（Ｓ６）を行う。
【００２３】
一方、第２格納エリア１６ｂの完了フラグ３１が「１」ではなく（Ｓ５でＮＯ）、ＢＩ
ＯＳデータ格納用メモリアクセス制御回路部１７は、上記Ｓ４と同様の処理である第１格
納エリア書込み処理（Ｓ７）を行う。
【００２４】
次に、上記Ｓ４及びＳ７の第１格納エリア書込み処理について、図４に示すフローチャ
ートを参照して説明する。まず、ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は
、第１格納エリア１６ａのＢＩＯＳデータ２２を消去し（Ｓ１１）、第１格納エリア１６
ａに新しいＢＩＯＳデータ２２を書込む（Ｓ１２）。
【００２５】
そして、ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は、第１格納エリア１６
ａの完了フラグ２１を「０」に書換え（Ｓ１３）、第２格納エリア１６ｂの完了フラグ３
１を「１」に書換える（Ｓ１４）。なお、ＢＩＯＳデータ格納用メモリ１６は、フラッシ
ュメモリであるため、完了フラグ３１のデータを消去することにより、完了フラグ３１の
値が「１」になる。
【００２６】
次に、上記Ｓ６の第２格納エリア書込み処理について、図５に示すフローチャートを参
照して説明する。まず、ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は、第２格
納エリア１６ｂのＢＩＯＳデータ３２を消去し（Ｓ２１）、第２格納エリア１６ｂに新し
いＢＩＯＳデータ３２を書込む（Ｓ２２）。
【００２７】
そして、ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は、第２格納エリア１６
ｂの完了フラグ３１を「０」に書換え（Ｓ２３）、第１格納エリア１６ａの完了フラグ２
１を「１」に書換える（Ｓ２４）。なお、ＢＩＯＳデータ格納用メモリ１６は、フラッシ
ュメモリであるため、完了フラグ２１のデータを消去することにより、完了フラグ２１の
値が「１」になる。
【００２８】
次に、ＢＩＯＳデータ読込み処理について、図６に示すフローチャートを参照して説明
する。まず、ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は、ＣＰＵ１１からＢ
ＩＯＳデータの読込み要求が有ると（Ｓ３１でＹＥＳ）、第１格納エリア１６ａの完了フ
ラグ２１と、第２格納エリア１６ｂの完了フラグ３１とを読込む（Ｓ３２）。
【００２９】
そして、第１格納エリア１６ａの完了フラグ２１が「０」の場合（Ｓ３３でＹＥＳ）、
ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は、第１格納エリア１６ａからＢＩ
ＯＳデータ２２を読込んでＲＡＭ１２に転送する（Ｓ３４）。
【００３０】
一方、完了フラグ２１が「０」でなく（Ｓ３３でＮＯ）、完了フラグ３１が「０」の場
合（Ｓ３５でＹＥＳ）、ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は、第２格
納エリア１６ｂからＢＩＯＳデータ３２を読込んでＲＡＭ１２に転送する（Ｓ３６）。
【００３１】
上述したように、本実施形態に係るＢＩＯＳシステム１ａ、及びこのＢＩＯＳシステム
１ａを備えるＰＡＣ１においては、完了フラグ２１、３１の内容に基づいてＢＩＯＳデー
タ２２、３２の読み書き処理を行う。すなわち、ＢＩＯＳデータ格納用メモリアクセス制
御回路部１７は、ＢＩＯＳデータ格納用メモリ１６の第１格納エリア１６ａ、及び第２格
納エリア１６ｂのいずれかにＢＩＯＳデータを書き込む。このとき、ＢＩＯＳデータ格納
用メモリアクセス制御回路部１７は、正常にＢＩＯＳデータ２２、３２を書き込みした各
格納エリア１６ａ、１６ｂに対応した完了フラグ２１、３１を「書込み完了状態」（「０
」）に書き換える。そして、ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は、Ｂ
ＩＯＳデータ２２、３２を書き込みしていない各格納エリア１６ａ、１６ｂに対応した完
了フラグ２１、３１を「書込み未完了状態」（「１」）に書き換える。
【００３２】
そして、ＢＩＯＳデータ格納用メモリアクセス制御回路部１７は、ＢＩＯＳデータ格納
用メモリ１６からＢＩＯＳデータ２２、３２を読込むときには、完了フラグ２１、３１が
「書込み完了状態」である格納エリア１６ａ、１６ｂに格納されているＢＩＯＳデータ２
２、３２を読み込む。そのため、従来のように、チェックサム等の計算を行うことなしに
、完了フラグ２１、３１の内容に基づいて、書込みが正常に完了したＢＩＯＳデータ２２
、３２を容易に読み出すことができる。従って、正常なＢＩＯＳデータの読み込みを迅速
に行うことができ、処理速度を向上させることができる。
【００３３】
また、一方のＢＩＯＳデータ２２、３２に不具合があったとしても、他方の正常なＢＩ
ＯＳデータ２２、３２を読込むことにより、ＢＩＯＳデータ２２、３２の破損によりＰＡ
Ｃ１が起動できなくなるという、不具合の発生を防ぐことができる。
【００３４】
また、ＢＩＯＳデータ２２、３２を格納するＢＩＯＳデータ格納用メモリ１６を１個だ
け使用するので、メモリを２個以上使用する場合と比較して、ＰＡＣ１の製造コストを抑
制できる。また、ＢＩＯＳデータ格納用メモリ１６内のＢＩＯＳデータ２２、３２にアク
セスする際に、従来のようなアドレス切換回路を必要としないため、ＰＡＣ１の製造コス
トを抑制できる。
【００３５】
なお、本発明は、上記実施形態の構成に限られず、発明の趣旨を変更しない範囲で種々
の変形が可能である。例えば、上記実施形態において、ＢＩＯＳ格納用メモリには、ＢＩ
ＯＳデータを格納するための格納エリアが３つ以上設けられていてもよい。また、完了フ
ラグは、第１格納エリア、及び第２格納エリアのそれぞれに格納されている場合に限られ
ず、ＢＩＯＳ格納用メモリ内に格納されていればよい。
【符号の説明】
【００３６】
１  ＰＡＣ
１ａ  ＢＩＯＳシステム
１６  ＢＩＯＳデータ格納用メモリ（メモリ）
１７  ＢＩＯＳデータ格納用メモリアクセス制御回路部（データ読み書き手段）
２１、３１  完了フラグ
２２、３２  ＢＩＯＳデータ
１６ａ  第１格納エリア（ＢＩＯＳデータ格納領域）
１６ｂ  第２格納エリア（ＢＩＯＳデータ格納領域）
【図１】
2011232804.tif 000003
【図２】
2011232804.tif 000004
【図３】
2011232804.tif 000005
【図４】
2011232804.tif 000006
【図５】
2011232804.tif 000007
【図６】
2011232804.tif 000008