(57)【要約】【課題】抵抗を広い範囲で変化させることができる可変抵抗制御回路及び可変抵抗器を提供すること【解決手段】本発明にかかる可変抵抗制御回路は、電源１０と、電源１０よりも低い電位を有する電源１１との間に設けられ、電源１０と接続される抵抗２１と、電源１０と、電源１１との間に設けられ、前記抵抗２１と直列に接続されるＭＯＳトランジスタ３１と、電源１０と、電源１１との間に設けられ、前記ＭＯＳトランジスタ３１と直列に接続されるＭＯＳトランジスタ３２と、抵抗２１とＭＯＳトランジスタ３１との節点における電圧と、制御電圧とに基づいて、ＭＯＳトランジスタ３２にゲート電圧を出力するオペアンプ４１とを備え、オペアンプ４１は、ゲート電圧に基づいて抵抗値が制御される外部の可変抵抗に対してゲート電圧を出力するものである。【選択図】図１
2011103582.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源と、当該第１の電源よりも低い電位を有する第２の電源との間に設けられ、当該第１の電源と接続される第１の抵抗部と、
前記第１の電源と前記第２の電源との間に設けられ、前記第１の抵抗部と直列に接続される第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタと前記第２の電源との間に設けられ、前記第１のＭＯＳトランジスタと直列に接続される第２のＭＯＳトランジスタと、
前記第１の抵抗部と前記第１のＭＯＳトランジスタとの節点における電圧と、第１の制御電圧とに基づいて、前記第２のＭＯＳトランジスタにゲート電圧を出力するオペアンプとを備え、
前記オペアンプは、前記ゲート電圧に基づいて抵抗値が制御される外部の可変抵抗に対して当該ゲート電圧を出力する可変抵抗制御回路。
【請求項２】
前記第１のＭＯＳトランジスタは、飽和領域で動作し、前記第２のＭＯＳトランジスタは、線形領域で動作する、請求項１記載の可変抵抗制御回路。
【請求項３】
前記第１のＭＯＳトランジスタを飽和領域で動作させ、前記第２のＭＯＳトランジスタを線形領域で動作させるように、当該第１のＭＯＳトランジスタ及び当該第２のＭＯＳトランジスタにバイアス電圧を供給する第１のバイアス電源をさらに備える請求項２記載の可変抵抗制御回路。
【請求項４】
前記オペアンプは、前記ゲート電圧に基づいて抵抗値が制御される外部の第３のＭＯＳトランジスタを用いた可変抵抗に対して当該ゲート電圧を出力する請求項１〜３のいずれか１項に記載の可変抵抗制御回路。
【請求項５】
前記第２のＭＯＳトランジスタと前記第３のＭＯＳトランジスタとのそれぞれ一方の電位を実質的に同電位となるように、当該第２のＭＯＳトランジスタに接続される第２のバイアス電源をさらに備える請求項１〜４のいずれか１項に記載の可変抵抗制御回路。
【請求項６】
第３の電源と前記第２の電源との間に設けられ、当該第３の電源と接続される第２の抵抗部と、
前記第３の電源と前記第２の電源との間に設けられ、前記第２の抵抗部と直列に接続される第４のＭＯＳトランジスタと、
前記第４のＭＯＳトランジスタと前記第２のＭＯＳトランジスタ及び当該第２の電源の節点と直列に接続される第３の抵抗部とを備え、
前記オペアンプは、前記第２の抵抗部及び前記第４のＭＯＳトランジスタの節点における電圧と前記第１の制御電圧とに基づいて定められる第１の入力電圧と、前記第１の抵抗部及び前記第１のＭＯＳトランジスタの節点における電圧と第２の制御電圧とに基づいて定められる第２の入力電圧とが入力される、請求項１〜５のいずれか１項に記載の可変抵抗制御回路。
【請求項７】
前記第１の制御電圧及び前記第２の制御電圧が同一の場合、前記第２のＭＯＳトランジスタの抵抗値は、前記第３の抵抗部の抵抗値によって定まる請求項６記載の可変抵抗制御回路。
【請求項８】
前記第１の入力電圧は、前記第２の抵抗部及び前記第４のＭＯＳトランジスタの節点と前記第１の制御電圧を入力する入力端子との間に直列に接続された第４の抵抗部及び第５の抵抗部に基づいて分圧され、前記第２の入力電圧は、前記第１の抵抗部及び前記第１のＭＯＳトランジスタの節点と前記第２の制御電圧を入力する入力端子との間に直列に接続される第６の抵抗部及び第７の抵抗部に基づいて分圧される請求項６又は７記載の可変抵抗制御回路。
【請求項９】
第１の電源と、当該第１の電源よりも低い電位を有する第２の電源との間に設けられ、当該第１の電源と接続される第１の抵抗部と、
前記第１の電源と前記第２の電源との間に設けられ、前記第１の抵抗部と直列に接続される第１のＭＯＳトランジスタと、
前記第１の電源と前記第２の電源との間に設けられ、前記第１のＭＯＳトランジスタと直列に接続される第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタの一方の電位と実質的に同一の電位を有する第３のＭＯＳトランジスタと、
前記第１の抵抗部と前記第１のＭＯＳトランジスタとの節点における電圧と、第１の制御電圧とに基づいて、前記第２のＭＯＳトランジスタ及び前記第３のＭＯＳトランジスタにゲート電圧を出力するオペアンプと、を備える可変抵抗器。
【請求項１０】
前記第３のＭＯＳトランジスタの一方と接続される第８の抵抗部と、
前記第８の抵抗部の他方に接続される信号入力端子と、
前記第３のＭＯＳトランジスタと前記第８の抵抗部との節点と接続され、前記信号入力端子に入力される信号を減衰して出力する出力端子と、をさらに備える請求項９記載の可変抵抗器。
【請求項１１】
前記第１のＭＯＳトランジスタを飽和領域で動作させ、前記第２のＭＯＳトランジスタを線形領域で動作させるように、当該第１のＭＯＳトランジスタ及び当該第２のＭＯＳトランジスタに電圧を供給する第１のバイアス電源をさらに備える請求項９又は１０に記載の可変抵抗器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は可変抵抗制御回路及び可変抵抗器に関し、特に帰還制御を用いる可変抵抗制御回路及び可変抵抗器に関する。
【背景技術】
【０００２】
昨今、ＭＯＳトランジスタのソースドレイン間を、ゲート電圧によって制御可能な可変抵抗器として用いる回路形式が様々に提案されている。これらは、回路特性を調整するためや、特性を連続的に可変にするために用いられる。この可変抵抗器の抵抗値可変範囲を広げることは、可変抵抗器を使用した回路特性の特性可変範囲を拡大することにつながり有用である。また、ＭＯＳのソースドレイン間抵抗は、環境変動やプロセス変動によって大きくばらつくため、回路特性に変動を与えないよう制御する必要がある。
【０００３】
一般にＭＯＳのソースドレイン間電圧をＶｄｓ、ゲートソース間電圧をＶｇｓ、閾値電圧をＶｔｈとすると、Ｖｄｓ＞（Ｖｇｓ-Ｖｔｈ）の領域を飽和領域、Ｖｄｓ＜（Ｖｇｓ-Ｖｔｈ）の領域を線形領域とよぶ。特に、Ｖｄｓ＜＜２（Ｖｇｓ−Ｖｔｈ）の動作領域において、ＭＯＳのソースドレイン間抵抗は、Ｒｏｎ＝１/｛μｎ×Ｃｏｘ×（Ｗ／Ｌ）×（Ｖｇｓ−Ｖｔｈ）｝の抵抗値を持つ抵抗として動作する。つまり、Ｖｄｓの小さな線形領域においては、ＭＯＳのソースドレイン間抵抗はＶｇｓによって定まる可変抵抗器として動作する。ここで、図６を用いて特許文献１に記載された可変抵抗器について説明する。ＭＯＳトランジスタ１０６が可変抵抗器として用いるＭＯＳトランジスタであり、そのソースドレイン間電圧は線形領域で動作するバイアス設定とする。ＭＯＳトランジスタ１０６のゲート端子は、オペアンプ１０３の出力に接続される。さらに、ＭＯＳトランジスタ１０６のゲート端子は、ＭＯＳトランジスタ１０４のゲート端子にも接続される。これより、ＭＯＳトランジスタ１０４は、ＭＯＳトランジスタ１０６のレプリカとして制御される。ＭＯＳトランジスタ１０４は、ＭＯＳトランジスタ１０６のソース電位と同一電位になるように、バイアス電源１０５を接続する。ＭＯＳトランジスタ１０４のドレインは、電流検出素子である抵抗１０２とオペアンプ１０３入力のプラス端子側とに接続される。オペアンプ１０３のマイナス端子側にＭＯＳトランジスタ１０６のソースドレイン間抵抗を制御する制御電圧を入力する。以上の構成により、ＭＯＳトランジスタ１０４をオペアンプによる帰還を用いて制御する。
【０００４】
ＭＯＳトランジスタ１０６のレプリカであるＭＯＳトランジスタ１０４のソースドレイン間抵抗の逆数、つまりコンダクタンスは、抵抗１０２に発生する電流Ｉｃ１００に比例し、抵抗１０２には、電流Ｉｃ１００に比例した電圧が発生する。抵抗１０２における電圧の変化量は、制御電圧に等しくなるように帰還がかかる。これにより、ＭＯＳトランジスタ１０４に流れ込む電流が変化し、さらにＭＯＳトランジスタ１０４のソースドレイン間抵抗及びコンダクタンスも変化する。このようにして、オペアンプ１０３に入力する制御電圧に応じてＭＯＳトランジスタ１０４のソースドレイン間の抵抗値を変化させるとともに、ＭＯＳトランジスタ１０６のソースドレイン間の抵抗値も変化させる。
【０００５】
また、特許文献２には、特許文献１と同様に、可変とする制御電圧をオペアンプに入力し、オペアンプから出力されるゲート電圧に基づいて、ＭＯＳトランジスタのソースドレイン間抵抗を可変としている内容について開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１０−２００３３４号公報
【特許文献２】特開２００８−１２４６１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の可変抵抗器には、次のような問題がある。ＭＯＳトランジスタ１０４のソースドレイン間抵抗が低い場合には、ＭＯＳトランジスタ１０４のソースドレイン間電圧は小さく、ＭＯＳトランジスタ１０４は線形領域で動作する。そのため、ＭＯＳトランジスタ１０４の抵抗値は、制御電圧に応じて変化する。但し、ＭＯＳトランジスタ１０４のソースドレイン間電圧は、ＭＯＳトランジスタ１０４に流れ込む電流Ｉｃ１００の変化によって変動する。そのため、ＭＯＳトランジスタ１０４のソースドレイン間コンダクタンス（抵抗値の逆数）は、制御電圧に対して一定の傾きで変化しない。さらに、ＭＯＳトランジスタ１０４のソースドレイン間抵抗が高い場合には、ＭＯＳトランジスタ１０４は飽和領域で動作する。そのため、制御電圧に対するＭＯＳトランジスタ１０４のソースドレイン間抵抗の変化の傾きは大きく変化する。これに伴い、オペアンプ１０３に接続されているＭＯＳトランジスタ１０６も同様の特性となる。図７に、ＭＯＳトランジスタ１０４のソースドレイン間コンダクタンスと制御電圧の関係を示す。よって、ＭＯＳトランジスタ１０４及び１０６が高抵抗となる範囲を含む広い抵抗値可変範囲でコンダクタンスの変化の傾きを一定とすることはできないという問題がある。特許文献２の可変抵抗器においても、同様の問題が生じる。
【課題を解決するための手段】
【０００８】
本発明の第１の態様にかかる可変抵抗制御回路は、第１の電源と、当該第１の電源よりも低い電位を有する第２の電源との間に設けられ、当該第１の電源と接続される第１の抵抗部と、前記第１の電源と前記第２の電源との間に設けられ、前記第１の抵抗部と直列に接続される第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタと前記第２の電源との間に設けられ、前記第１のＭＯＳトランジスタと直列に接続される第２のＭＯＳトランジスタと、前記第１の抵抗部と前記第１のＭＯＳトランジスタとの節点における電圧と、第１の制御電圧とに基づいて、前記第２のＭＯＳトランジスタにゲート電圧を出力するオペアンプとを備え、前記オペアンプは、前記ゲート電圧に基づいて抵抗値が制御される外部の可変抵抗に対して当該ゲート電圧を出力する可変抵抗制御回路。
【０００９】
このように、可変抵抗制御回路は、第１の抵抗部と第２のＭＯＳトランジスタとの間に第１のＭＯＳトランジスタを有するため、第１の抵抗部に発生する電流が変化することによる、第２のＭＯＳトランジスタの電位の変動を抑制できる。これより、第２のＭＯＳトランジスタのコンダクタンスを線形的に制御することが可能であり、低抵抗から高抵抗まで広い範囲で変化する抵抗を制御することができる。
【００１０】
本発明の第２の態様にかかる可変抵抗器は、第１の電源と、当該第１の電源よりも低い電位を有する第２の電源との間に設けられ、当該第１の電源と接続される第１の抵抗部と、前記第１の電源と前記第２の電源との間に設けられ、前記第１の抵抗部と直列に接続され、飽和領域で動作する第１のＭＯＳトランジスタと、前記第１の電源と前記第２の電源との間に設けられ、前記第１のＭＯＳトランジスタと直列に接続され、線形領域で動作する第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタの一方の電位と実質的に同一の電位を有する第３のＭＯＳトランジスタと、前記第１の抵抗部と前記第１のＭＯＳトランジスタとの節点における電圧と、第１の制御電圧とに基づいて、前記第２のＭＯＳトランジスタ及び前記第３のＭＯＳトランジスタにゲート電圧を出力するオペアンプと、を備えるものである。
【００１１】
このように、可変抵抗器は、飽和領域で動作する第１のＭＯＳトランジスタを有するため、第２のＭＯＳトランジスタの電位の変動を抑制できる。そのため、第２のＭＯＳトランジスタのコンダクタンスを線形的に制御することが可能であり、第２のＭＯＳトランジスタをレプリカとして動作させる第３のＭＯＳトランジスタの抵抗を、低抵抗から高抵抗まで広い範囲で制御することができる。
【発明の効果】
【００１２】
本発明により、抵抗を広い範囲で変化させることができる可変抵抗制御回路及び可変抵抗器を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１にかかる可変抵抗制御回路の構成図である。
【図２】実施の形態１にかかるコンダクタンスと制御電圧の関係を示すグラフである。
【図３】実施の形態２にかかる可変抵抗制御回路の構成図である。
【図４】実施の形態２にかかるコンダクタンスと制御電圧の関係を示すグラフである。
【図５】実施の形態３にかかる可変抵抗器の構成図である。
【図６】特許文献１にかかる可変抵抗回路の構成図である。
【図７】特許文献１にかかるコンダクタンスと制御電圧の関係を示すグラフである。
【発明を実施するための形態】
【００１４】
（実施の形態１）
以下、図面を参照して本発明の実施の形態について説明する。図１を用いて本発明の実施の形態１にかかる可変抵抗制御回路の構成例について説明する。可変抵抗制御回路１は、電源（ＶＣＣ）１０と、電源（ＧＮＤ）１１と、バイアス電源１２及び１３と、抵抗２１と、ＭＯＳトランジスタ３１及び３２と、オペアンプ４１と、入力端子５１と、出力端子５２と、ノード６１とを備えている。
【００１５】
抵抗２１、ＭＯＳトランジスタ３１及びＭＯＳトランジスタ３２は、電源（ＶＣＣ）１０と電源（ＧＮＤ）１１との間に直列に接続されており、抵抗２１は、電源（ＶＣＣ）１０に接続されている。また、ＭＯＳトランジスタ３２と電源（ＧＮＤ）１１との間に、バイアス電源１３が接続されている。さらに、抵抗２１とＭＯＳトランジスタ３２との間に、ＭＯＳトランジスタ３１が接続されている。
【００１６】
また、出力端子５２は、一方をオペアンプ４１とＭＯＳトランジスタ３２とに接続され、他方を可変抵抗回路３のＭＯＳトランジスタ３３のゲートと接続されている。
【００１７】
ノード６１は、抵抗２１とＭＯＳトランジスタ３１との節点における電圧をオペアンプ４１のプラス端子側に出力する。また、オペアンプ４１は、マイナス端子側には入力端子５１から制御電圧を入力する。制御電圧は、可変に設定することが可能である。さらにオペアンプ４１は、プラス端子とマイナス端子とに入力する電圧に基づいて、ＭＯＳトランジスタ３２に対して電圧を出力する。ここで、オペアンプ４１は、ＭＯＳトランジスタ３２に電圧を出力するとともに、出力端子５２に対しても同一の電圧を出力する。
【００１８】
バイアス電源１２は、ＭＯＳトランジスタ３１を飽和領域で動作させるように、ＭＯＳトランジスタ３１のゲートに対して電圧を出力する。一例としては、ＭＯＳトランジスタ３１のソースドレイン間電圧Ｖｄｓと、ゲートソース間電圧Ｖｇｓと、閾値電圧Ｖｔｈが、Ｖｄｓ＞２（Ｖｇｓ−Ｖｔｈ）の関係を満たすよう、バイアス電源１２は、ＭＯＳトランジスタ３１のゲートに電圧を出力する。ＭＯＳトランジスタ３１が飽和領域で動作することにより、ＭＯＳトランジスタ３１のソース、つまりＭＯＳトランジスタ３２のドレイン側の電位がほぼ固定される。
【００１９】
さらに、バイアス電源１２は、ＭＯＳトランジスタ３２を線形領域で動作させるように、ＭＯＳトランジスタ３２のソースと接続される。一例としては、Ｖｄｓの小さな、Ｖｄｓ＜＜２（Ｖｇｓ−Ｖｔｈ）の条件を満たすバイアス設定とする。さらに、ＭＯＳトランジスタ３２のソースと、可変抵抗回路３のＭＯＳトランジスタ３３のソースとが同一電位になるように、バイアス電源１３を接続する。ＭＯＳトランジスタ３３は、ＭＯＳトランジスタ３２をレプリカとして動作させ、抵抗値を可変に制御する対象のトランジスタである。ＭＯＳトランジスタ３３は、出力端子５２から出力される電圧をゲートに入力する。
【００２０】
次に、可変抵抗制御回路１の動作について説明する。可変抵抗制御回路１は、ＭＯＳトランジスタ３２をオペアンプ４１による帰還を用いて制御する。入力端子５１に入力する制御電圧Ｖｃｎｔを可変にした場合、ノード６１は、制御電圧Ｖｃｎｔと等しい電圧が発生するように帰還制御される。また、抵抗２１の抵抗値をＲ２１とし、抵抗２１に発生する電流をＩｃ２１とすると、Ｉｃ２１は以下の式１で求めることができる。
【００２１】
Ｉｃ２１＝（ＶＣＣ−Ｖｃｎｔ）／Ｒ２１・・・（式１）
【００２２】
また、ＭＯＳトランジスタ３１が飽和領域で動作していることにより、Ｉｃ２１が変化しても、ＭＯＳトランジスタ３２のソースドレイン間電圧Ｖｄｓは、一定である。そのため、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇ（ＭＯＳトランジスタ３２のソースドレイン間抵抗の逆数）は、以下の式２で求めることができる。
【００２３】
ｇ＝Ｉｃ２１／Ｖｄｓ・・・（式２）
【００２４】
ＭＯＳトランジスタ３２のソースドレイン間電圧Ｖｄｓは一定であるため、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇは、Ｉｃ２１に比例して変化する。また、式１及び式２より、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇは、以下の式３で示される。
【００２５】
ｇ＝（ＶＣＣ−Ｖｃｎｔ）／（Ｒ２１×Ｖｄｓ）・・・（式３）
【００２６】
これより、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇは、入力端子５１に入力する制御電圧Ｖｃｎｔの値に応じて可変に制御される。さらに、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇの変化の傾きは、１／Ｒ２１に比例して一定に定まる。ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇと、制御電圧Ｖｃｎｔの関係を図２に示す。図２は、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇが、制御電圧Ｖｃｎｔに応じて線形的に変化する状態を示している。
【００２７】
以上説明したように、本発明の実施の形態１にかかる可変抵抗制御回路１のＭＯＳトランジスタ３１を用いることにより、ＭＯＳトランジスタ３２のソースドレイン間電圧をほぼ一定値に固定することができる。そのため、ＭＯＳトランジスタ３２は、抵抗２１に発生する電流Ｉｃ２１の変化にかかわらず、線形領域による動作を継続することができる。そのため、制御電圧Ｖｃｎｔに対するＭＯＳトランジスタ３２のソースドレイン間コンダクタンスの変化の傾きを一定にするができる。つまり、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスを線形的に制御することができる。これに伴いオペアンプ４１に接続されているＭＯＳトランジスタ３３のソースドレイン間コンダクタンスの変化についても同様に線形的に制御することが可能となる。これより、広い抵抗値可変範囲を持ち、制御電圧に対しコンダクタンスが線形的に変化するＭＯＳトランジスタを用いた可変抵抗器を実現することができる。
【００２８】
（実施の形態２）
続いて、図３を用いて本発明の実施の形態２にかかる可変抵抗制御回路２について説明する。図３にかかる可変抵抗制御回路２は、図１の構成に加え、電源（ＶＣＣ）１４と、抵抗２２〜２７と、ＭＯＳトランジスタ３４と、入力端子５３と、電圧バッファ７１及び７２と、を備えている。
【００２９】
抵抗２２、抵抗２３及びＭＯＳトランジスタ３４は、電源（ＶＣＣ）１４とＭＯＳトランジスタ３２のソースとの間に直列に接続されている。抵抗２２は、一方が電源（ＶＣＣ）１４と接続され、他方がＭＯＳトランジスタ３４と接続されている。抵抗２３は、一方がＭＯＳトランジスタ３２のソース及びバイアス電源１２と接続され、他方がＭＯＳトランジスタ３４と接続されている。ＭＯＳトランジスタ３４は、抵抗２２及び２３の間に接続されている。
【００３０】
ノード６２は、抵抗２２とＭＯＳトランジスタ３４との節点における電圧をオペアンプ４１のマイナス端子側に出力する。オペアンプ４１は、ノード６２からの出力電圧と入力端子５１に入力される制御電圧Ｖｃｎｔとに基づいてオペアンプ４１のマイナス端子に電圧を入力する。この時、ノード６２から出力される電圧は、電圧バッファ７２及び抵抗２６を介してノード６３へ出力される。また、入力端子５１に入力される制御電圧Ｖｃｎｔは、抵抗２７を介してノード６３へ出力される。ノード６３は、ノード６２から出力される電圧と、制御電圧Ｖｃｎｔに基づいて定められる電圧を抵抗２６及び２７により分圧し、当該分圧された電圧をオペアンプ４１のマイナス端子へ出力する。
【００３１】
ノード６１は、抵抗２１とＭＯＳトランジスタ３１との節点における電圧をオペアンプ４１のプラス端子側に出力する。オペアンプ４１は、ノード６１からの出力電圧と入力端子５３に入力する制御電圧Ｖｃｅｎｔとに基づいてオペアンプ４１のプラス端子に電圧を入力する。この時、ノード６１から出力される電圧は、電圧バッファ７１及び抵抗２４を介してノード６４へ出力される。また、入力端子５３に入力される制御電圧Ｖｃｅｎｔは、抵抗２５を介してノード６４へ出力される。ノード６４は、ノード６１から出力される電圧と、制御電圧Ｖｃｅｎｔに基づいて定められる電圧を抵抗２４及び２５により分圧し、当該分圧された電圧をオペアンプ４１のプラス端子へ出力する。
【００３２】
また、抵抗２１及び２２、抵抗２４及び２６、抵抗２５及び２７は、それぞれ実質的に同一の抵抗値を有するように構成される。これは１つの例であり、これらの抵抗値は様々な設定が可能である。
【００３３】
次に、図３の可変抵抗制御回路２の動作について説明する。オペアンプ４１と、抵抗２４と２５の抵抗値の比と、抵抗２６と２７の抵抗値の比と、で定まる帰還ループによって、制御電圧Ｖｃｎｔに対するＭＯＳトランジスタ３２のソースドレイン間コンダクタンスの変化の傾きは、Ｒ２５／（Ｒ２１×Ｒ２４）に比例して一定に定まる。ここで、Ｒ２１は、抵抗２１の抵抗値を示し、Ｒ２４は、抵抗２４の抵抗値を示し、Ｒ２５は、抵抗２５の抵抗値を示す。また、制御電圧Ｖｃｎｔ＝制御電圧Ｖｃｅｎｔを入力端子５１及び５３に入力した場合、帰還によって、抵抗２１及び２２に発生する電流は同じ値となるように動作する。ＭＯＳトランジスタ３１及び３４は、飽和領域で動作するように、ゲートにバイアス電源１２が接続されている。そのため、ＭＯＳトランジスタ３１及び３４のソースの電位はほぼ一定値に定められる。これより、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスは、抵抗２３の抵抗値Ｒ２３により一定値に定められる。これは、抵抗２３とＭＯＳトランジスタ３４とバイアス電圧１２によって定まる抵抗２３に流れる電流を、ＭＯＳトランジスタ３２にも流れるようにミラーする回路動作ということができ、抵抗２３に対応するＭＯＳトランジスタ３２の抵抗値及びコンダクタンスは、Ｒ２３により一定値に定められる。
【００３４】
以上説明したように、本発明の実施の形態２にかかる可変抵抗回路を用いることにより、制御電圧Ｖｃｎｔに対するＭＯＳトランジスタ３２のソースドレイン間コンダクタンスの変化の傾きはＲ２５／（Ｒ２１×Ｒ２４）に比例して一定に定められるため、実施の形態１と同様に、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスを、線形的に制御することができる。さらに、制御電圧Ｖｃｎｔ＝制御電圧ＶｃｅｎｔのときのＭＯＳトランジスタ３２のソースドレイン間抵抗をＲ２３によって定めることができる。これにより、図４に示されるグラフ１やグラフ２のように、環境変動やプロセス変動により変動される可能性のあるコンダクタンスとＶｃｎｔの関係を、制御電圧Ｖｃｎｔ＝制御電圧Ｖｃｅｎｔのときに、コンダクタンスが１／Ｒ２３を有するグラフ３に一意に設定することができる。これに伴いオペアンプ４１に接続されているＭＯＳトランジスタ３３のソースドレイン間コンダクタンスの変化についても同様に線形的に一意に制御することが可能となる。
【００３５】
（実施の形態３）
続いて、図５を用いて、本発明の実施の形態３にかかる可変減衰回路４の構成例について説明する。可変減衰回路４は、可変抵抗制御回路１と接続される。当該可変抵抗制御回路１は、図１の可変抵抗制御回路１と同様の構成であるため、説明を省略する。可変減衰回路４は、入力端子５４と、出力端子５５と、抵抗２８と、ＭＯＳトランジスタ３５と、キャパシタ８１と、を備えている。入力端子５４と、抵抗２８と、ＭＯＳトランジスタ３５と、キャパシタ８１とは直列に接続されており、入力端子５４は、抵抗２８の一方と接続されている。抵抗２８の他方は、ＭＯＳトランジスタ３５の一方、例えばドレインと接続されている。ＭＯＳトランジスタ３５の他方、例えばソースは、キャパシタ８１と接続されている。出力端子５５は、抵抗２８とＭＯＳトランジスタ３５との節点における電圧を出力するために、当該節点であるノード６５と接続されている。
【００３６】
ＭＯＳトランジスタ３５は、一方をキャパシタ８１に接続され、交流的に接地することにより、線形領域での動作を実現する。
【００３７】
ＭＯＳトランジスタ３５とＭＯＳトランジスタ３２とは、同一の種類を用い、近接配置することでペア性を持つようにする。また、抵抗２８と抵抗２１とも同一の種類を用い、近接配置することでペア性を持つようにする。
【００３８】
次に、可変減衰器の動作について説明する。入力端子５４に入力される入力信号は、ＭＯＳトランジスタ３５のソースドレイン間コンダクタンスｇｏｎと抵抗２８とによって、減衰比１／（１＋Ｒ２８×ｇｏｎ）に減衰されて出力される。ここで、Ｒ３５は、ＭＯＳトランジスタ３５のソースドレイン間抵抗を示す。減衰比が十分大きな領域では、この減衰比は１／（Ｒ２８×ｇｏｎ）と近似できる。また、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスは、実施の形態１において説明したように、式３で表わされる。また、ＭＯＳトランジスタ３５とＭＯＳトランジスタ３２がペア性を持つことにより、減衰比はＲ２１／｛Ｒ２８／（ＶＣＣ−Ｖｃｎｔ）｝に比例する。よって、可変減衰器の減衰量を、制御電圧Ｖｃｎｔに基づいて変化させることが可能となる。
【００３９】
以上説明したように、本発明の実施の形態３にかかる可変減衰器４を用いることにより、制御電圧Ｖｃｎｔに基づいて、広い範囲で減衰量を変化させることが可能な可変減衰器を実現することができる。また、抵抗２１及び抵抗２８の抵抗値の比（Ｒ２１／Ｒ２８）は、環境変動やプロセス変動に基づいて値が変化しないことから、環境変動やプロセス変動に対する耐性の強い可変減衰器を実現することができる。
【００４０】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００４１】
１、２  可変抵抗制御回路
３  可変抵抗回路
４  可変減衰器
５  可変減衰回路
１０  電源（ＶＣＣ）
１１  電源（ＧＮＤ）
１２、１３  バイアス電源
１４  電源（ＶＣＣ）
２１〜２８  抵抗
３１〜３５  ＭＯＳトランジスタ
４１  オペアンプ
５１  入力端子
５２  出力端子
５３、５４  入力端子
５５  出力端子
６１〜６５  ノード
７１、７２  電圧バッファ
８１  キャパシタ
１０１  電源電圧
１０２  抵抗
１０３  オペアンプ
１０４  ＭＯＳトランジスタ
１０５  バイアス電源
１０６  ＭＯＳトランジスタ
【図１】
2011103582.tif 000003
【図２】
2011103582.tif 000004
【図３】
2011103582.tif 000005
【図４】
2011103582.tif 000006
【図５】
2011103582.tif 000007
【図６】
2011103582.tif 000008
【図７】
2011103582.tif 000009