(57)【要約】【課題】別途修理装置を必要とせず、静電気保護素子を高効率かつ正確に修理することが可能な表示パネル用マトリクス回路基板及び表示パネルの構造ならびにそれらの製造方法を提供する。【解決手段】基板と、当該基板上に配置された複数のゲート配線１３及び複数のソース配線１４を含む回路表示部と、ゲート配線１３またはソース配線１４と接続されたＥＳＤ保護素子と、ＥＳＤ保護素子と接続され表示回路部の短絡先となるショートリング１２と、ＥＳＤ保護素子とショートリング１２との間、若しくは、ＥＳＤ保護素子と表示回路部との間に直列挿入された、電流を流すことにより切断可能なヒューズと、当該ヒューズを切断する際に当該ヒューズを加熱するヒーターとを具備する表示パネル１。【選択図】図１
2011164231.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された表示回路部と、
前記基板上に配置され、前記表示回路部と電気的に接続された静電気保護素子と、
前記基板の周縁領域に配置され、前記静電気保護素子と電気的に接続され、前記静電気保護素子の導通により前記表示回路部の短絡先となるショートリングと、
前記静電気保護素子と前記ショートリングとの間、若しくは、前記静電気保護素子と前記表示回路部との間に直列挿入された、電流を流すことにより切断可能なヒューズと、
前記ヒューズを切断する際に当該ヒューズを加熱するヒーターと、を具備する
表示パネル用マトリクス回路基板。
【請求項２】
前記表示回路部は、マトリクス状に配置された、複数の走査線と複数のデータ線とを備え、
前記静電気保護素子は、前記複数の走査線及び複数のデータ線のうちの少なくとも一方の各々に対して、少なくとも１つずつ電気的に接続されて設けられており、
前記ヒューズは、前記静電気保護素子に対して、少なくとも１つずつ設けられており、
前記ヒーターは、ジュール熱によって２以上の前記ヒューズを共通して加熱できるように形成されているヒーター線である、
請求項１に記載の表示パネル用マトリクス回路基板。
【請求項３】
前記ヒューズは、絶縁膜を介して、前記ヒーター線の上方または下方に積層されている金属線であり、
前記ヒューズと前記ヒーター線とは交叉している、
請求項２に記載の表示パネル用マトリクス回路基板。
【請求項４】
前記ヒューズの線幅は、前記表示回路部、前記静電気保護素子及び前記ショートリングの間を電気的に接続する配線の幅よりも狭い、
請求項３に記載の表示パネル用マトリクス回路基板。
【請求項５】
請求項２〜４のいずれか１項に記載の表示パネル用マトリクス回路基板と、
前記マトリクス回路基板における、前記複数の走査線と前記複数のデータ線との交差部に配置された発光画素とを含む、
表示パネル。
【請求項６】
前記発光画素は、有機エレクトロルミネッセンス素子を含む、
請求項５に記載の表示パネル。
【請求項７】
基板上に配置された表示回路部と、当該表示回路部と電気的に接続された静電気保護素子と、当該静電気保護素子と電気的に接続されたショートリングと、前記静電気保護素子と前記ショートリングとの間、若しくは、前記静電気保護素子と前記表示回路部との間に直列挿入されたヒューズと、当該ヒューズを切断する際に前記ヒューズを加熱するヒーターとを備える表示パネル用マトリクス回路基板の製造方法であって、
前記ヒーターによって、前記ヒューズを加熱する加熱ステップと、
前記ヒューズに切断電流を流して、前記ヒューズを切断する切断ステップと、
を含む表示パネル用マトリクス回路基板の製造方法。
【請求項８】
さらに、前記加熱ステップの前に、全ての前記静電気保護素子のうち、正常でない静電気保護素子を特定する特定ステップを含み、
前記切断ステップでは、正常でない静電気保護素子に対応して挿入されたヒューズのみに前記切断電流を流す、
請求項７に記載の表示パネル用マトリクス回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネル用マトリクス回路基板、表示パネル及びそれらの製造方法に関し、特に静電気保護素子を有する表示パネル用マトリクス回路基板、表示パネル及びそれらの製造方法に関する。
【背景技術】
【０００２】
近年の表示装置の高品位化への需要に伴い、薄型で低消費電力の表示パネルとして、液晶表示パネルや有機エレクトロルミネッセンス（ＥＬ）表示パネルが注目されている。これらの表示パネルは、２次元に配列された複数の画素を備える。
【０００３】
例えば、アクティブマトリクス型の有機ＥＬ表示パネルでは、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が設けられ、このＴＦＴに保持容量素子（コンデンサ）、駆動トランジスタのゲート、及び補償回路などが接続されている。そして、選択した走査線を通じてこのＴＦＴをオンさせ、データ線からのデータ信号等を駆動トランジスタ、保持容量素子及び補償回路に入力し、その駆動トランジスタ及び保持容量素子及び補償回路によって有機ＥＬ素子の発光輝度及び発光タイミングを制御する。このアクティブマトリクス回路の構成により、アクティブマトリクス型の有機ＥＬ表示パネルでは、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。
【０００４】
しかしながら、アクティブマトリクス型の有機ＥＬ表示パネルは、各製造工程において外部測定機器や外付けＩＣ回路などが接続される際に、当該表示パネルまたはその製造途中段階であるマトリクス回路基板に静電気が流入して画素回路が静電破壊されるケースがある。
【０００５】
そこで、特許文献１では、画素回路に含まれる各素子が製造時に静電破壊されることを低減し、表示パネルの画質を低下させることのない有機ＥＬ装置が開示されている。
【０００６】
図６は、特許文献１に記載された従来の有機ＥＬ装置の構成を模式的に示した図である。同図に記載された有機ＥＬ装置５００は、単位画素回路５２０及びダミー単位回路５２８を含む素子表示領域５１４と、その周縁に形成されたＸ側保護回路５１１ａ及びＹ側保護回路５１１ｂとを備える。
【０００７】
素子表示領域５１４には、単位画素回路５２０がマトリクス状に配置されており、素子表示領域５１４の周縁部には有機ＥＬ素子５２９を備えていないダミー単位回路５２８が配置されている。
【０００８】
Ｘ側保護回路５１１ａは、データ線５２４の途中に設けられ、ロジック電源配線５１６及び５１７に電気的に接続されたダイオードＥＳＤ１、及び、電流供給線５２５の途中に設けられ、ロジック電源配線５１６及び５１７に電気的に接続されたダイオードＥＳＤ２を備える。ダイオードＥＳＤ１及びＥＳＤ２は、データ線５２４及び電流供給線５２５で発生した静電気をロジック電源配線５１６及び５１７に放出し、単位画素回路５２０に含まれる駆動ＴＦＴ５２３及びスイッチング用ＴＦＴ５２２が静電破壊されることを低減する。例えば、ロジック電源配線５１６に設定された電位より高電位である静電気が電流供給線５２５に発生した場合には、ダイオードＤｂを介して静電気が高電位のロジック電源配線５１６に放出され、ロジック電源配線５１７に設定された電位より低電位である静電気が電流供給線５２５に発生した場合には、ダイオードＤａを介して静電気が低電位のロジック電源配線５１７に放出される。したがって、静電保護回路ＥＳＤ２は、電流供給線５２５で発生した静電気に起因する不慮の電圧が駆動ＴＦＴ５２３に印加されることを抑制することができ、駆動ＴＦＴ５２３が静電破壊されることを低減することができる。また、静電保護回路ＥＳＤ２は、電流供給線５２５を流れる駆動電流に対して電気抵抗として機能しないことから有機ＥＬ素子５２９の発光を妨げることがない。一方、データ線５２４の途中に抵抗素子５１２が設けられており、単位画素回路５２０をより確実に静電気から保護することが可能である。
【０００９】
このように、静電保護回路ＥＳＤ１〜ＥＳＤ４によれば、有機ＥＬ素子５２９を発光さ
せる際に必要な各種電流の流れを阻害することなく、電流供給線５２５及びデータ線５２４で発生した静電気から、単位画素回路５２０を保護することが可能であると共に、有機ＥＬパネルの表示品質を確保している。
【００１０】
なお、走査線５２６及び５２７の途中に設けられロジック電源配線５１６及び５１７に電気的に接続された静電保護回路ＥＳＤ５及びＥＳＤ６についても、静電保護回路ＥＳＤ１〜ＥＳＤ４と同様の構成により、走査線５２６及び５２７で発生した静電気から、単位画素回路５２０を保護することが可能である。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００８−２８２０２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従来の有機ＥＬ装置や液晶表示装置において、特許文献１に記載されたような静電保護機能を有するには、上述したようにマトリクス上に配置された単位画素回路に対応した複数のデータ線、電流供給線及び走査線ごとに静電保護回路が配置される必要がある。よって、高画素化や大面積化により表示パネル中の静電保護素子数が増加し、これに伴い製造工程途中において、不良の静電保護素子の発生が想定される。特に、静電保護回路を構成するダイオードがショート不良である場合、データ線、電流供給線及び走査線からの電気信号が単位画素回路に正確に供給されなくなり、表示パネルの画質が低下してしまうという問題が生じる。特許文献１に記載された有機ＥＬ装置に代表される、静電保護機能を有する従来の有機ＥＬ装置や液晶表示装置では、ショート不良のダイオードについて、目視で不良箇所を特定した後、レーザー照射などにより当該ダイオードを回路から分離する工程が必要となる。
【００１３】
しかしながら、上述した分離工程を実施するには、別途レーザーリペア装置が必要となり、また、人為的な修理作業による作業効率の低下及び回路分離精度の低下という課題を有する。
【００１４】
本発明は、上記の課題に鑑みてなされたものであり、別途修理装置を必要とせず、静電気保護素子を高効率かつ正確に修理することが可能な表示パネル用マトリクス回路基板及び表示パネルの構造ならびにそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の一態様に係る表示パネル用マトリクス回路基板は、基板と、前記基板上に配置された表示回路部と、前記基板上に配置され、前記表示回路部と電気的に接続された静電気保護素子と、前記基板の周縁領域に配置され、前記静電気保護素子と電気的に接続され、前記静電気保護素子の導通により前記表示回路部の短絡先となるショートリングと、前記静電気保護素子と前記ショートリングとの間、若しくは、前記静電気保護素子と前記表示回路部との間に直列挿入された、電流を流すことにより切断可能なヒューズと、前記ヒューズを切断する際に当該ヒューズを加熱するヒーターと、を具備することを特徴とする。
【発明の効果】
【００１６】
本発明の表示パネル用マトリクス回路基板及び表示パネルの構造ならびにそれらの製造方法によれば、静電気保護素子を介して接続された表示回路とショートリングとの電流パス上に設けられたヒューズを、ヒーター加熱及び切断電流により周辺回路に損傷を与えることなく選択的に切断できる。よって、上記ヒューズの切断に際して別途修理装置を必要とせず、静電気保護素子をパネル回路またはショートリングから高効率に分離することが可能となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一態様にかかる表示パネルの電気的な構成を示すブロック図である。
【図２】（ａ）は、本発明の一態様にかかる表示パネルのヒューズ及びヒーター線の構造を示す上面図である。（ｂ）は、本発明の一態様にかかる表示パネルのヒューズ及びヒーター線の構造を示す断面図である。（ｃ）は、本発明の一態様にかかる表示パネルのヒューズ及びヒーター線の等価回路図である。
【図３】本発明の実施の形態に係る表示パネルにおける短絡不良を解消するためのシステムブロック図である。
【図４】本発明の実施の形態に係る表示パネルにおける短絡不良を解消するための製造方法を説明する動作フローチャートである。
【図５】本発明の表示パネルを内蔵した薄型フラットＴＶの外観図である。
【図６】特許文献１に記載された従来の有機ＥＬ装置の構成を模式的に示した図である。
【発明を実施するための形態】
【００１８】
本発明の一態様に係る表示パネル用マトリクス回路基板は、基板と、前記基板上に配置された表示回路部と、前記基板上に配置され、前記表示回路部と電気的に接続された静電気保護素子と、前記基板の周縁領域に配置され、前記静電気保護素子と電気的に接続され、前記静電気保護素子の導通により前記表示回路部の短絡先となるショートリングと、前記静電気保護素子と前記ショートリングとの間、若しくは、前記静電気保護素子と前記表示回路部との間に直列挿入された、電流を流すことにより切断可能なヒューズと、前記ヒューズを切断する際に当該ヒューズを加熱するヒーターと、を具備するものである。
【００１９】
ショートリングに接続された静電気保護素子のショート不良により、駆動回路から表示回路部へ正確に電気信号が供給されなくなり、表示パネルが正確に検査されない、または、表示パネルの画質が低下してしまうという問題が生じる。上述したショート不良のダイオードについては、従来は、目視で不良箇所を特定した後、レーザー照射などにより当該ダイオードをパネル回路から分離していた。
【００２０】
本態様によると、ヒーターによってヒューズを加熱すると、ヒューズの電気抵抗が増大する。このようにしてヒューズの電気抵抗が増大している間に、予め定められた電流を当該ヒューズに流すことで当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく、当該ヒューズのみをより確実に切断することができる。さらに、別途レーザーリペア装置のような修理装置を必要とせず、製造工程途中で使用する電気検査装置などを流用して、静電気保護素子を表示回路部またはショートリングから高効率に分離することが可能となる。
【００２１】
また、本発明の一態様に係る表示パネル用マトリクス回路基板は、請求項１に記載の表示パネル用マトリクス回路基板において、前記表示回路部は、マトリクス状に配置された、複数の走査線と複数のデータ線とを備え、前記静電気保護素子は、前記複数の走査線及び複数のデータ線のうちの少なくとも一方の各々に対して、少なくとも１つずつ電気的に接続されて設けられており、前記ヒューズは、前記静電気保護素子に対して、少なくとも１つずつ設けられており、前記ヒーターは、ジュール熱によって２以上の前記ヒューズを共通して加熱できるように形成されているヒーター線である。
【００２２】
本態様によると、上記ヒューズは、静電気保護素子に対して少なくとも１つずつ設けられているので、不良の静電気保護素子ごとに上記ヒューズを切断することが可能となる。また、ヒーターは、当該ヒーターに電流が流れることにより２以上のヒューズを共通して加熱できるように形成されているので、ヒューズごとに別個のヒーターが設けられている場合と比較して、当該ヒューズにジュール熱を発生させるための消費電力を低減することが可能となる。
【００２３】
また、本発明の一態様に係る表示パネル用マトリクス回路基板は、請求項２に記載の表示パネル用マトリクス回路基板において、前記ヒューズは、絶縁膜を介して、前記ヒーター線の上方または下方に積層されている金属線であり、前記ヒューズと前記ヒーター線とは交叉している。
【００２４】
本態様によると、上記ヒューズ、絶縁層及びヒーター線は積層構造により形成されているので、ヒューズの加熱効率を高くでき消費電力を低減できる。また、上記ヒューズは、表示回路部、静電気保護素子、及びショートリングを電気的に接続する配線と同じ金属材料で形成できるので、当該ヒューズを形成するための製造工程を簡略化できる。
【００２５】
また、本発明の一態様に係る表示パネル用マトリクス回路基板は、請求項３に記載の表示パネル用マトリクス回路基板において、前記ヒューズの線幅は、前記表示回路部、前記静電気保護素子及び前記ショートリングの間を電気的に接続する配線の幅よりも狭い。
【００２６】
本態様によると、上記ヒューズの抵抗は、前記表示回路部と前記静電気保護素子と前記ショートリングとを電気的に接続する配線の抵抗より高く設定できるので、当該配線と同じ線幅を有するヒューズと比較して、より小さな切断電流にてヒューズを確実に切断することが可能となる。よって、製造時の消費電力の低減が図られるとともに、当該ヒューズに接続された周辺の配線や回路素子が切断電流によりダメージを受けることを回避できる。
【００２７】
また、本発明の一態様に係る表示パネルは、請求項２〜４のいずれか１項に記載の表示パネル用マトリクス回路基板と、前記マトリクス回路基板における、前記複数の走査線と前記複数のデータ線との交差部に配置された発光画素とを含むものである。
【００２８】
本発明の表示パネル用マトリクス回路基板の構成は、当該基板上に配置された複数の発光画素を含む表示パネルにも適用できる。例えば、上記表示パネルにおいて静電気保護素子が不良となった場合には、ヒーターを加熱して当該不良の静電気保護素子に対応して挿入されたヒューズに切断電流を流すことにより、当該ヒューズのみを切断することが可能である。また、表示回路部とショートリングとを電気的に遮断した状態とすることで表示パネルを表示動作させる場合には、表示動作時までに、ヒーターを加熱して全てのヒューズに切断電流を流すことにより、全てのヒューズを切断しておくことが可能である。
【００２９】
よって、上記ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく当該ヒューズのみをより確実に切断することができる。さらに、別途レーザーリペア装置のような修理装置を必要とせず、製造工程途中で使用する電気検査装置などを流用して、静電気保護素子を表示回路またはショートリングから高効率に分離することが可能となる。
【００３０】
また、本発明の一態様に係る表示パネルは、請求項５に記載の表示パネルにおいて、上記発光画素は、有機エレクトロルミネッセンス素子を含む。
【００３１】
また、本発明の一態様に係る表示パネル用マトリクス回路基板の製造方法は、基板上に配置された表示回路部と、当該表示回路部と電気的に接続された静電気保護素子と、当該静電気保護素子と電気的に接続されたショートリングと、前記静電気保護素子と前記ショートリングとの間、若しくは、前記静電気保護素子と前記表示回路部との間に直列挿入されたヒューズと、当該ヒューズを切断する際に前記ヒューズを加熱するヒーターとを備える表示パネル用マトリクス回路基板の製造方法であって、前記ヒーターによって、前記ヒューズを加熱する加熱ステップと、前記ヒューズに切断電流を流して、前記ヒューズを切断する切断ステップと、を含むものである。
【００３２】
本態様の表示パネル用マトリクス回路基板の製造方法によると、表示パネルの製造工程において静電気保護素子が不良となった場合には、ヒーターを加熱して当該不良の静電気保護素子に対応して挿入されたヒューズに切断電流を流すことにより、当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく当該ヒューズのみを確実に切断することが可能である。また、表示回路部とショートリングとを電気的に遮断した状態とすることにより表示パネルを表示動作させる場合には、表示動作時までに、ヒーターを加熱して全てのヒューズに切断電流を流すことにより、全てのヒューズに接続された周辺の配線や回路素子に損傷を与えることなく全てのヒューズを確実に切断することが可能である。また、別途レーザーリペア装置のような修理装置を必要とせず、製造工程途中で使用する電気検査装置などを流用して、静電気保護素子を表示回路部またはショートリングから高効率に分離することが可能となる。
【００３３】
また、本発明の一態様に係る表示パネル用マトリクス回路基板の製造方法は、さらに、前記加熱ステップの前に、全ての前記静電気保護素子のうち、正常でない静電気保護素子を特定する特定ステップを含み、前記切断ステップでは、正常でない静電気保護素子に対応して挿入されたヒューズのみに前記切断電流を流す。
【００３４】
本態様によると、予め正常でない静電気保護素子を特定しているので、表示パネルの製造工程において正常でない静電気保護素子に対応して挿入されたヒューズにのみ切断電流を流すことにより、当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく当該ヒューズのみを効率よく切断することが可能である。
【００３５】
（実施の形態）
本実施の形態における表示パネル用マトリクス回路基板及び表示パネルは、基板上に配置された表示回路部と、表示回路部と接続された静電気保護素子と、静電気保護素子と接続されたショートリングと、静電気保護素子とショートリングとの間に直列挿入されたヒューズと、ヒューズを切断する際に当該ヒューズを加熱するヒーターとを備える。これにより、ヒーター加熱により電気抵抗が増大したヒューズに、予め定められた電流を流すことで当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく、当該ヒューズのみをより確実に切断することができる。さらに、別途レーザーリペア装置のような修理装置を必要とせず、静電気保護素子を表示回路部またはショートリングから高効率に分離することが可能となる。
【００３６】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００３７】
図１は、本発明の一態様にかかる表示パネルの電気的な構成を示すブロック図である。同図における表示パネル１は、表示パネル用マトリクス回路基板と複数の発光画素３０とを備える。上記表示パネル用マトリクス回路基板は、ショートリング１２と、ゲート配線１３と、ソース配線１４と、ゲート側ＥＳＤ保護素子１５と、ソース側ＥＳＤ保護素子１６と、ゲート側ヒューズ１７と、ソース側ヒューズ１８と、ヒーター線１９とを備える。
【００３８】
発光画素３０は、表示パネル用マトリクス基板上であって、ゲート配線１３とソース配線１４との交差部に配置されている。全ての発光画素３０は、ｍ行×ｎ列のマトリクス状に配置された表示部１１を構成している。また、発光画素３０は、図示していないが、例えば、ゲート電極がゲート配線１３に接続され、ドレイン電極がソース配線１４に接続された選択トランジスタと、ゲート電極が当該選択トランジスタのソース電極に接続された駆動トランジスタと、アノード電極が当該駆動トランジスタのソース電極に接続された有機ＥＬ素子とを有する。この構成により、正電圧のゲート信号が印加されたゲート配線１３に接続された発光画素３０に、検査電圧または映像信号電圧がソース配線１４から供給されることにより、有機ＥＬ素子が発光動作を行う。
【００３９】
ゲート配線１３は、基板上にｍ本平行に配置され、それぞれ、ゲートドライバ用端子１３１と、発光画素３０に接続されている。これにより、ゲート配線１３は、正のゲート信号電圧（例えば、＋１０Ｖ）を、一画素行に属する各発光画素３０へ供給する（アクティブになる）ことにより、当該各発光画素３０へ検査電圧または映像信号電圧を書き込むタイミングを供給する機能を有する。また、ゲート配線１３は、負のゲート信号電圧（例えば、−６．５Ｖ）を、一画素行に属する各発光画素３０へ供給する（非アクティブになる）ことにより、当該各発光画素３０へ検査電圧または映像信号電圧を書き込まないタイミングを供給する機能を有する。ここで、上記ゲート信号電圧をゲート配線１３に供給する回路としては、ゲートドライバ用端子１３１に接続されたゲートドライバやアレイ電気検査機が相当する。
【００４０】
ソース配線１４は、基板上にｎ本平行に配置され、ゲート配線１３と直交する方向に配置されたデータ線であり、それぞれ、ソースドライバ用端子１４１と、発光画素３０に接続されている。これにより、ソース配線１４は、アクティブとなった発光画素行に対し、検査電圧または映像信号電圧（例えば、０Ｖ以上）を供給する機能を有する。ここで、上記映像信号電圧または検査電圧をソース配線１４に供給する回路としては、ソースドライバ用端子１４１に接続されたソースドライバやアレイ電気検査機が相当する。
【００４１】
ゲート配線１３及びソース配線１４は、表示回路部を構成する。なお、表示パネル１の製造工程における途中段階である表示パネル用マトリクス基板には、ゲート配線１３及びソース配線１４に発光画素３０が接続されていない場合がある。
【００４２】
ショートリング１２は、基板の周縁領域に配置され、ゲート側ＥＳＤ保護素子１５またはソース側ＥＳＤ保護素子１６を介して、全てのゲート配線１３及びソース配線１４を短絡する機能を有する短絡線であり、図示していないが接地されている。ショートリング１２は、例えば、金属などの低抵抗体で構成される。
【００４３】
ゲート側ＥＳＤ保護素子１５は、ゲート配線１３とショートリング１２との間の接続された静電気保護素子であり、ダイオード１５１及び１５２で構成されている。ダイオード１５１及び１５２は、順方向が互いに逆向きとなるように並列接続されている。これにより、ゲート側ＥＳＤ保護素子１５は、表示パネル用マトリクス基板の各製造工程において、外部測定機器や外付けＩＣ回路などがゲートドライバ用端子１３１に接続される際に、ゲートドライバ用端子１３１から静電気が流入して発光画素３０などの画素回路が静電破壊されることを防止することが可能となる。例えば、ダイオード１５１の閾値電圧より高電圧である静電気がゲートドライバ用端子１３１から流入した場合には、ダイオード１５１を介して正電荷がショートリング１２に放出される。一方、ダイオード１５２の閾値電圧より絶対値が大きい負電圧を有する静電気がゲートドライバ用端子１３１から流入した場合には、ダイオード１５１を介して負電荷がショートリング１２に放出される。ダイオード１５１及び１５２は、例えば、ダイオード接続された薄膜トランジスタにより構成される。
【００４４】
ソース側ＥＳＤ保護素子１６は、ソース配線１４とショートリング１２との間の接続された静電気保護素子であり、ダイオード１６１及び１６２で構成されている。ダイオード１６１及び１６２は、順方向が互いに逆向きとなるように並列接続されている。これにより、ソース側ＥＳＤ保護素子１６は、表示パネル用マトリクス基板の各製造工程において、外部測定機器や外付けＩＣ回路などがソースドライバ用端子１４１に接続される際に、ソースドライバ用端子１４１から静電気が流入して発光画素３０などの画素回路が静電破壊されることを防止することが可能となる。例えば、ダイオード１６１の閾値電圧より高電圧である静電気がソースドライバ用端子１４１から流入した場合には、ダイオード１６１を介して正電荷がショートリング１２に放出される。一方、ダイオード１６２の閾値電圧より絶対値が大きい負電圧を有する静電気がソースドライバ用端子１４１から流入した場合には、ダイオード１６１を介して負電荷がショートリング１２に放出される。ダイオード１６１及び１６２は、例えば、ダイオード接続された薄膜トランジスタにより構成される。
【００４５】
ゲート側ヒューズ１７は、ゲート側ＥＳＤ保護素子１５とショートリング１２との間に直列挿入されており、予め定められた切断電流を流すことにより切断可能なヒューズである。ゲート側ヒューズ１７は、ゲート配線１３ごとに配置されている。ゲート側ヒューズ１７の構造については、図２を用いて後述する。
【００４６】
ソース側ヒューズ１８は、ソース側ＥＳＤ保護素子１６とショートリング１２との間に直列挿入されており、予め定められた切断電流を流すことにより切断可能なヒューズである。ソース側ヒューズ１８は、ソース配線１４ごとに配置されている。ソース側ヒューズ１８の構造については、図２を用いて後述する。なお、上記切断電流は、ＥＳＤ保護素子の閾値電圧以上の電圧を印加することにより流れる電流であり、例えば、数ミリアンペアレベルである。
【００４７】
表示パネル用マトリクス基板の製造工程において、全てのゲート側ＥＳＤ保護素子１５及びソース側ＥＳＤ保護素子１６のうち少なくともいずれか一本が短絡不良となっている場合、アレイ電気検査機や駆動回路から表示回路部へ正確に電気信号が供給されなくなる。これにより、表示パネルの正確な検査が不可能となる、または、表示画質が低下してしまうという問題が生じる。よって、上記短絡不良の原因となっている短絡パスを切断する必要がある。この場合に、例えば、ゲートドライバ用端子１３１またはソースドライバ用端子１４１からショートリング１２に上記切断電流を流すことにより、ゲート側ヒューズ１７またはソース側ヒューズ１８が切断される。これにより、ゲート配線１３とショートリング１２との間の短絡パス、及び、ソース配線１４とショートリング１２との間の短絡パスが消滅するので、検査工程における表示テストや出荷後の表示動作を正確に実行することが可能となる。
【００４８】
なお、ゲート側ヒューズ１７は、ゲート側ＥＳＤ保護素子１５とゲート配線１３との間に直列挿入されていてもよく、同様に、ソース側ヒューズ１８は、ソース側ＥＳＤ保護素子１６とソース配線１４との間に直列挿入されていてもよい。
【００４９】
ヒーター線１９は、基板上であってショートリング１２を囲むように配置されており、ジュール熱により全てのゲート側ヒューズ１７及びソース側ヒューズ１８を共通して加熱するリング状のヒーターである。ヒーター線１９によってヒューズが加熱されると、ヒューズの電気抵抗が増大する。このようにしてヒューズの電気抵抗が増大している間に、短絡不良であるゲート側ＥＳＤ保護素子１５及びソース側ＥＳＤ保護素子１６に対応して直列挿入されたヒューズに対して、上記切断電流を当該ヒューズに流すことで当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく、当該ヒューズのみをより確実に切断することができる。
【００５０】
なお、ヒーター線１９は、全てのゲート側ヒューズ１７及びソース側ヒューズ１８を共通して加熱するヒーターでなくてもよく、ヒューズごとに個別のヒーター線が配置されていてもよい。また、複数のヒューズごとに個別のヒーター線が配置されていてもよい。
【００５１】
次に、上記ヒューズ及びヒーター線１９の構造について、図２を用いて説明する。
【００５２】
図２（ａ）は、本発明の一態様にかかる表示パネルのヒューズ及びヒーター線の構造を示す上面図である。また、図２（ｂ）は、本発明の一態様にかかる表示パネルのヒューズ及びヒーター線の構造を示す断面図である。また、図２（ｃ）は、本発明の一態様にかかる表示パネルのヒューズ及びヒーター線の等価回路図である。
【００５３】
図２（ａ）及び図２（ｂ）に示すように、基板２１上にヒーター線１９が形成され、ヒーター線１９の上に、絶縁膜２０を介してソース側ヒューズ１８が形成されている。基板２１は、特に限定されないが、ガラス、樹脂からなるフレキシブル基板、または、シリコン基板が用いられる。絶縁膜２０は、特に限定されないが、シリコン酸化膜（ＳｉＯｘ）、または、シリコン窒化膜（ＳｉＮ）などが用いられる。
【００５４】
ヒーター線１９は、特に限定されないが、積層されたニッケル（Ｎｉ）及びクロム（Ｃｒ）の合金をフォトリソグラフィーによりリング状に細線化することにより形成される。
【００５５】
ソース側ヒューズ１８は、ソース配線１４やソース側ヒューズ１８に接続された配線と同じ材料で構成され、ソース側ヒューズ１８に接続された配線よりも細線化されており、絶縁膜２０を介して、ヒーター線１９と交叉している。ソース側ヒューズ１８は、特に限定されないが、電気抵抗率が小さい材料を用いることが好ましく、例えば銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、鉄（Ｆｅ）、白金（Ｐｔ）、タングステン（Ｗ）のうちのいずれかの金属、これらの金属の合金、またはそれらを積層したものが用いられる。
【００５６】
上記構成により、ソース側ヒューズ１８は、ヒーター線１９により加熱され、周囲の配線と比較して電気抵抗が高くなる。この状態で、予め定められた切断電流をショートリング１２とソースドライバ用端子１４１との間に流すことにより、ソース側ヒューズ１８がヒーター線１９により加熱されない場合に必要とされる切断電流よりも小さな電流で、周辺の配線や回路素子に損傷を与えることなく、ソース側ヒューズ１８のみをより確実に切断することができる。
【００５７】
また、上記構成によれば、ソース側ヒューズ１８、絶縁膜２０及びヒーター線１９は積層構造により形成され、ソース側ヒューズ１８及びヒーター線１９は交叉しているので、ソース側ヒューズ１８の加熱効率を高くでき消費電力を低減できる。また、ソース側ヒューズ１８は、表示回路部、ソース側ＥＳＤ保護素子１６、及びショートリング１２を電気的に接続する配線と同じ金属材料で形成できるので、当該ヒューズを形成するための製造工程を簡略化できる。
【００５８】
また、上記ヒューズは、表示回路部とソース側ＥＳＤ保護素子１６とショートリング１２とを電気的に接続する配線より細線化されていることで、当該配線よりも電気抵抗が高く設定されているので、当該配線と同じ線幅を有するヒューズと比較して、より小さな切断電流にてヒューズを切断することが可能となる。よって、製造時の消費電力の低減が図られるとともに、当該ヒューズに接続された周辺の配線や回路素子が切断電流によりダメージを受けることを回避できる。
【００５９】
ゲート側ヒューズ１７の構造及びヒーター線１９との配置関係は、図２（ａ）〜図２（ｃ）で説明したソース側ヒューズ１８と同様である。よって、ゲート側ヒューズ１７は、ソース側ヒューズ１８と同様の機能及び効果を有する。
【００６０】
なお、ゲート側ヒューズ１７及びソース側ヒューズ１８は、それぞれ、ゲート側ヒューズ１７に接続された配線及びソース側ヒューズ１８に接続された配線よりも細線化されていなくてもよい。ゲート側ヒューズ１７及びソース側ヒューズ１８は、ヒーター線１９による加熱により生じた高抵抗化の効果のみにより、適切な切断電流にて切断されることが可能である。
【００６１】
また、ゲート側ヒューズ１７及びソース側ヒューズ１８は、それぞれ、絶縁膜２０を介して、ヒーター線１９の下方に配置されてもよい。この場合にも、ゲート側ヒューズ１７及びソース側ヒューズ１８は、ヒーター線１９による加熱により生じた高抵抗化の効果により、適切な切断電流にて切断されることが可能である。
【００６２】
次に、本発明の表示パネル用マトリクス回路基板及び表示パネルにおいて、電気検査機を活用して、静電気保護素子の短絡不良を解消する製造方法を説明する。
【００６３】
図３は、本発明の実施の形態に係る表示パネルにおける短絡不良を解消するためのシステムブロック図である。同図に記載されたように、本発明の実施の形態に係る表示パネル１の製造方法では、既に製造工程時に各発光画素の表示動作検査機として接続されているアレイ電気検査機４０を利用する。アレイ電気検査機４０は、ゲート信号源４１とソース信号源４２とを備える。ゲート信号源４１は、複数の電源ユニットと切替えスイッチとを有し、通常使用状態では、接続されたゲート配線１３に対し、行順次に電流及び電圧を供給する。また、ソース信号源４２は、複数の電源ユニットと切替えスイッチとを有し、通常使用状態では、接続されたソース配線１４に対し、列順次に電流及び電圧を供給する。これらのゲート信号源４１及びソース信号源４２に対し、さらに、ゲート信号源４１の一出力端子をヒーター線１９に接続し、ソース信号源４２の一出力端子をショートリング１２に接続する。これにより、ゲート信号源４１から上記一出力端子を介してヒーター線１９にヒーター電流が供給される。上記ヒーター電流が供給され全てのゲート側ヒューズ１７及びソース側ヒューズ１８が加熱されている間に、ソース信号源４２の出力端子を選択してショートリング１２と所望のソース配線１４間に切断電流を流すことにより、所望のソース側ヒューズ１８を切断する。
【００６４】
なお、ゲート側ヒューズ１７を切断する場合には、上記ヒーター電流が供給され全てのゲート側ヒューズ１７及びソース側ヒューズ１８が加熱されている間に、ゲート信号源４１の出力端子（図示せず）を選択してショートリング１２と所望のゲート配線１３間に切断電流を流すことにより、所望のゲート側ヒューズ１７を切断する。
【００６５】
図４は、本発明の実施の形態に係る表示パネルにおける短絡不良を解消するための製造方法を説明する動作フローチャートである。
【００６６】
まず、アレイ電気検査機４０を用いて、全てのゲート側ＥＳＤ保護素子１５及びソース側ＥＳＤ保護素子１６を検査する（ステップＳ１０）。具体的には、検査対象のゲート配線１３またはソース配線１４の電圧レベルをＨＩＧＨとし、その他のゲート配線１３及びソース配線１４の電圧レベルをＬＯＷとし、ショートリング１２の電圧レベルをＬＯＷとする。この状態で、検査対象のゲート配線１３またはソース配線１４の電圧レベルを変化させて検査対象のゲート配線１３またはソース配線１４に接続されたＥＳＤ保護素子の電流−電圧特性を測定する。測定された電流−電圧特性により、ＥＳＤ保護素子の短絡不良を判断する。
【００６７】
次に、ステップＳ１０で、短絡不良であると判断されたＥＳＤ保護素子に接続されたヒューズを加熱するヒーター線１９に対し、ゲート信号源４１からヒーター電流を供給する（ステップＳ２０）。
【００６８】
次に、ステップＳ１０で、短絡不良であると判断されたＥＳＤ保護素子に対応したゲート配線１３またはソース配線１４とショートリング１２との間に、ゲート信号源４１またはソース信号源４２から切断電流を流す（ステップＳ３０）。例えば、一のソース配線１４に接続されたソース側ＥＳＤ保護素子１６が短絡不良であった場合、当該ソース配線１４の電圧レベルをＬＯＷとし、その他のゲート配線１３及びソース配線１４の電圧レベルをＨＩＧＨとし、ショートリング１２の電圧レベルをＨＩＧＨとする。これにより、ショートリング１２から上記一のソース配線１４にのみ切断電流が流れる。また、当該ソース配線１４の電圧レベルをＨＩＧＨとし、その他のゲート配線１３及びソース配線１４の電圧レベルをＬＯＷとし、ショートリング１２の電圧レベルをＬＯＷとしてもよい。このとき、上記一のソース配線１４からショートリング１２にのみ切断電流が流れる。
【００６９】
次に、アレイ電気検査機４０を用いて、ステップＳ３０で切断電流を流した静電気保護素子を再検査する（ステップＳ４０）。再検査の結果、上記切断電流を流した静電気保護素子に接続されたヒューズが切断されていない場合、再度ステップＳ２０〜ステップＳ４０を実行する。また、再検査の結果、上記切断電流を流した静電気保護素子に接続されたヒューズが切断されている場合、当該ヒューズの切断による表示パネル１の修理を終了する。
【００７０】
以上、表示パネル用マトリクス回路基板及び表示パネルの構成およびそれらの製造方法によれば、表示パネルの製造工程において静電気保護素子が不良となった場合には、別途レーザーリペア装置のような修理装置を必要とせず、製造工程途中で使用する電気検査装置などを流用して修理することが可能となる。具体的には、ヒーターを加熱して当該不良の静電気保護素子に対応して挿入されたヒューズに切断電流を流すことにより、当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく当該ヒューズのみを確実に切断することが可能である。また、予め正常でない静電気保護素子を特定しているので、表示パネルの製造工程において正常でない静電気保護素子に対応して挿入されたヒューズにのみ切断電流を流すことにより、当該ヒューズに接続された周辺の配線や回路素子に損傷を与えることなく当該ヒューズのみを効率よく切断することが可能である。
【００７１】
以上、実施の形態について説明してきたが、本発明に係る表示パネル用マトリクス回路基板及び表示パネルの構成およびそれらの製造方法は、上述した実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示パネル用マトリクス回路基板または表示パネルを内蔵した各種機器も本発明に含まれる。
【００７２】
例えば、実施の形態では、マトリクス状に配置された発光画素３０を備える表示パネル１として、本発明の一態様を説明したが、当該表示パネルとしてではなく、製造工程途中における、発光画素３０が形成されていない表示パネル用マトリクス回路基板も、同様の効果を奏する。
【００７３】
また、例えば、本発明に係る表示パネル用マトリクス回路基板及び表示パネルの構成およびそれらの製造方法は、図５に記載されたような薄型フラットＴＶに内蔵される。本発明に係る表示パネルが内蔵されることにより、静電気保護回路の機能を持ちながら、高効率な製造工程により製造され、かつ、高い表示品質が確保されたた薄型フラットＴＶが実現される。
【００７４】
なお、本実施の形態では、ＥＳＤ保護素子の短絡不良を修理する構成および方法について説明したが、本発明は、例えば、静電気保護素子に接続された全てのヒューズを切断して出荷する場合にも適用することが可能となる。例えば、図３に記載されたシステムにおいて、ヒーター線１９にヒーター電流を供給した状態で、ソース配線１４の電圧レベルを列順次にＬＯＷとし、その他のソース配線１４の電圧レベルをＨＩＧＨとし、ショートリング１２の電圧レベルをＨＩＧＨとする。これにより、ショートリング１２からソース配線１４に列順次に切断電流が流れ、全てのソース側ヒューズ１８を切断することが可能となる。同様にして、ヒーター線１９にヒーター電流を供給した状態で、ゲート配線１３の電圧レベルを行順次にＬＯＷとし、その他のゲート配線１３の電圧レベルをＨＩＧＨとし、ショートリング１２の電圧レベルをＨＩＧＨとする。これにより、ショートリング１２からゲート配線１３に行順次に切断電流が流れ、全てのゲート側ヒューズ１７を切断することが可能となる。これにより、表示回路部とショートリングとを電気的に遮断した状態とすることにより表示パネルを表示動作させる形態の場合には、表示動作時までに、ヒーターを加熱して全てのヒューズに切断電流を流すことにより、全てのヒューズに接続された周辺の配線や回路素子に損傷を与えることなく全てのヒューズを確実に切断することが可能となる。
【産業上の利用可能性】
【００７５】
本発明の表示パネル用マトリクス回路基板及び表示パネルの構成およびそれらの製造方法は、大画面及び高解像度が要望される、薄型テレビ、パーソナルコンピュータ等のディスプレイ及びその製造方法として有用である。
【符号の説明】
【００７６】
１    表示パネル
１１    表示部
１２    ショートリング
１３    ゲート配線
１４    ソース配線
１５    ゲート側ＥＳＤ保護素子
１６    ソース側ＥＳＤ保護素子
１７    ゲート側ヒューズ
１８    ソース側ヒューズ
１９    ヒーター線
２０    絶縁膜
２１    基板
３０    発光画素
４０    アレイ電気検査機
４１    ゲート信号源
４２    ソース信号源
１３１    ゲートドライバ用端子
１４１    ソースドライバ用端子
１５１、１５２、１６１、１６２    ダイオード
５００    有機ＥＬ装置
５１１ａ    Ｘ側保護回路
５１１ｂ    Ｙ側保護回路
５１２    抵抗素子
５１４    素子表示領域
５１６、５１７    ロジック電源配線
５２０    単位画素回路
５２２    スイッチング用ＴＦＴ
５２３    駆動ＴＦＴ
５２４    データ線
５２５    電流供給線
５２６、５２７    走査線
５２８    ダミー単位回路
５２９    有機ＥＬ素子
【図１】
2011164231.tif 000003
【図２】
2011164231.tif 000004
【図３】
2011164231.tif 000005
【図４】
2011164231.tif 000006
【図５】
2011164231.tif 000007
【図６】
2011164231.tif 000008