(57)【要約】【課題】  入力信号の電力増幅用回路及びそのような回路を組み込んでいる信号発信システムを提供する。【解決手段】  本発明は、入力段（ＥＥ）及び出力段（ＥＳ）を含む入力信号の電力増幅用回路（ＣＩＲ）に関し、前記入力段（ＥＥ）は：―いわゆる主駆動トランジスタ（Ｔ３）を組み込んでいる駆動手段（ＭＰ）と、―入力信号を受信可能で、主駆動トランジスタ（Ｔ３）と共に電流ミラーとして組み立てられた、第１のいわゆる主入力トランジスタ（Ｔ１）とを備える。  第１の主入力トランジスタ（Ｔ１）は、入力段（ＥＥ）内へ組み込まれた第２のいわゆる主入力トランジスタ（Ｔ２）を介して出力段（ＥＳ）に連結され、かつ駆動手段（ＭＰ）によって制御され、第１の主入力トランジスタ（Ｔ１）と第２の主入力トランジスタ（Ｔ２）は相互に連結され、かつ共振回路（ＢＢ２，Ｃｐ）を経由してＤａｒｌｉｎｇｔｏｎ型の構造に従ってアースに連結される。【選択図】      図１
2011103655.tif 000002
【特許請求の範囲】
【請求項１】
入力段（ＥＥ）及び出力段（ＥＳ）を含む入力信号の電力増幅用回路（ＣＩＲ）であって、前記入力段（ＥＥ）が：
―いわゆる主駆動トランジスタ（Ｔ３）を組み込んでいる駆動手段（ＭＰ）と、
―入力信号を受信可能で、主駆動トランジスタ（Ｔ３）と共に電流ミラーとして組み立てられた、第１のいわゆる主入力トランジスタ（Ｔ１）と
を備える、回路（ＣＩＲ）において、
第１の主入力トランジスタ（Ｔ１）が、入力段（ＥＥ）内へ組み込まれた第２のいわゆる主入力トランジスタ（Ｔ２）を介して出力段（ＥＳ）に連結され、かつ駆動手段（ＭＰ）によって制御され、第１の主入力トランジスタ（Ｔ１）と第２の主入力トランジスタ（Ｔ２）が相互に連結され、かつ共振回路（ＢＢ２，Ｃｐ）を経由してＤａｒｌｉｎｇｔｏｎ型の構造に従いアースに連結されるという事実によって特徴付けられる回路（ＣＩＲ）。
【請求項２】
第１の主入力トランジスタ（Ｔ１）と第２の主入力トランジスタ（Ｔ２）が、ある誤差内で等価な振幅の電流が通るように構成される、請求項１に記載の回路。
【請求項３】
前記入力信号が単純なタイプであり、前記第２の主トランジスタが主駆動トランジスタ（Ｔ３）により制御される、請求項１または２のいずれか一項に記載の回路。
【請求項４】
前記入力信号が差動タイプであり、入力段（ＥＥ）がさらに：
―前記駆動手段（ＭＰ）内に組み込まれた、いわゆる補助駆動トランジスタ（Ｔ３ｓ）と、
―第１のいわゆる補助入力トランジスタ（Ｔ１ｓ）と、
―第２のいわゆる補助入力トランジスタ（Ｔ２ｓ）と
を備え、各々のいわゆる補助素子が、対応するいわゆる主素子に対して対称に組み立てられる、請求項１または２のいずれか一項に記載の回路。
【請求項５】
第２の主入力トランジスタ（Ｔ２）が主駆動トランジスタ（Ｔ３）により制御され、第２の補助入力トランジスタ（Ｔ２ｓ）が補助駆動トランジスタにより制御される、請求項４に記載の回路。
【請求項６】
第２の主入力トランジスタ（Ｔ２）が補助駆動トランジスタ（Ｔ３ｓ）により制御され、第２の補助入力トランジスタ（Ｔ２ｓ）が主駆動トランジスタ（Ｔ３）により制御される、請求項４に記載の回路。
【請求項７】
第１の補助入力トランジスタ（Ｔ１ｓ）と第２の補助入力トランジスタ（Ｔ２ｓ）が、ある誤差内で等価な振幅の電流が通るように構成される、請求項４〜６のいずれか一項に記載の回路。
【請求項８】
さらにシリコン上に作られる、請求項１〜７のいずれか一項に記載の回路。
【請求項９】
請求項１〜８のいずれか一項に記載の回路を組み込むという事実により特徴付けられる、信号発信／送信システム。
【請求項１０】
請求項９に記載の信号発信／送信システムの、レーダー内における使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にシリコン上に作られ、周波数がＸ帯域（従来８〜１２ＧＨｚの間）にある信号を処理可能な、電力増幅回路に関する。
【背景技術】
【０００２】
これらの回路は、例えばレーダー内に組み込まれるもののような、能動的送信／受信モジュールにおいて使用され得る。より正確には、これらのモジュールは、受信した信号又は送信されるべき信号を移相及び減衰あるいは増幅できるマイクロチップを含む。増幅機能は、理想的には送信／受信チェーンの良好な線形性を保証する一方で、要求される必要な電力を提供可能でなければならない増幅回路により実行される。
【０００３】
理想的な増幅回路は特に：
―出力において必要とされる電力レベルを備え、
―上流で連結された他の回路を出来る限り妨害せず、
―意図される用途のために十分に線形であり、
―出力ゲインの制御を可能にしなければならず、
これら全てを出来る限り最小の電力消費で行うことが必須である。
【０００４】
増幅回路はとりわけ、その入力インピーダンス、そのゲイン、及びその遷移周波数により定義される。
【０００５】
回路の動作が最適であるためには、増幅ゲインの最大且つ制御された値から恩恵を受けるように、それが線形動作領域内で機能することが望ましい。
【０００６】
この線形動作領域は、０と遷移周波数Ｆｔとの間にある周波数により形成される。後者は：
Ｆｔ＝Ｆｃ×Ｇｍａｘ
により定義される。
ここで、
―Ｆｔは遷移周波数、
―Ｆｃは遮断周波数、
―Ｇｍａｘは増幅回路の電流に関して、ゲインによってとられ得る最大値である。
【０００７】
最大出力を供給できるようにするには、それに対してゲインが最大値をとる周波数値において、すなわち回路の線形動作領域内で機能することが必要である。
【０００８】
これまでは、増幅回路において高いゲイン値で動作することは、とりわけ電流源（例えば電流ミラー）により自己バイアスをかけられたトランジスタの使用に関連し、そして共通エミッタ・モードで搭載される低い入力インピーダンスを意味する。
【０００９】
（適切に選ばれた寸法のトランジスタのための）この構成において、入力インピーダンスは：
【数１】
2011103655.tif 000003
の形で表わされる。ここで、
―Ｚｅは増幅回路の入力インピーダンス、
―βは自己バイアスをかけられたトランジスタのゲインである。
【００１０】
低い入力インピーダンスの不利な点は：
―上流に配置された別の回路との連結に有害であり、
―それが遷移周波数の値を低くし、その結果として増幅回路の線形動作領域の範囲を狭めることである。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は特にこれらの問題を解決することである。
【課題を解決するための手段】
【００１２】
このため、本発明の第１の態様によれば、入力段及び出力段を含む、入力信号の電力増幅用の回路が提案され、前記入力段は：
―いわゆる主駆動トランジスタを組み込んでいる駆動手段と、
―入力信号を受信可能で、主駆動トランジスタと共に電流ミラーとして組み立てられた、第１のいわゆる主入力トランジスタとを備える。
【００１３】
本態様の全般的な特性によれば、第１の主入力トランジスタは、入力段の中へ組み込まれた第２のいわゆる主入力トランジスタを介して出力段に連結され、かつ駆動手段により制御され、第１の主入力トランジスタと第２の主入力トランジスタは相互に連結され、かつ共振回路を経由してＤａｒｌｉｎｇｔｏｎ型の構造に従ってアースに連結される。
【００１４】
言い換えれば、回路の増幅機能を保持しながら、自己バイアスをかけられたトランジスタの構造は、とりわけＤａｒｌｉｎｇｔｏｎ型の構造で置き換えられる。
【００１５】
本発明は従って回路の入力インピーダンスの値を増すことを可能にし、結果として遷移周波数の値を増すことを可能にする。線形の動作範囲は従って増加する。
【００１６】
さらに、第１と第２の主トランジスタの連結に共振回路を使用するため、増幅回路は、周波数がＸ帯域内にある信号を処理できる。
【００１７】
１つの実施形態によれば、第１と第２の主入力トランジスタは、ある誤差内で等価な振幅の電流が通るように構成され得る。
【００１８】
例えば、前記入力信号は単純なタイプであってもよく、前記第２の主トランジスタは、そのとき主駆動トランジスタにより制御されている。
【００１９】
１つの変形として、前記入力信号は差動タイプであり、その場合入力段は更に：
―前記駆動手段内に組み込まれたいわゆる補助駆動トランジスタと、
―第１のいわゆる補助入力トランジスタと、
―第２のいわゆる補助入力トランジスタと
を備え、各々のいわゆる補助素子は、対応するいわゆる主素子に対して対称に組み立てられる。
【００２０】
１つの実施形態によれば、第２の主入力トランジスタは主駆動トランジスタによって制御され得る。そして第２の補助入力トランジスタは補助駆動トランジスタによって制御され得る。
【００２１】
１つの変形として、第２の主入力トランジスタは補助駆動トランジスタによって制御され得る。そして第２の補助入力トランジスタは主駆動トランジスタによって制御され得る。
【００２２】
好ましくは第１と第２の補助入力トランジスタは、ある誤差内で等価な振幅の電流が通るように構成され得る。
【００２３】
１つの実施形態において、回路はさらにシリコン上に作られ得る。
【００２４】
本発明の別の態様によれば、上述のような回路を組み込んでいる信号の発信／送信システムが提案されている。
【００２５】
本発明の別の態様によれば、上述の信号発信／送信システムの、レーダー内における使用が提案されている。
【００２６】
本発明のその他の利点及び特徴は、本発明による全く制限されない実施形態の詳細な説明、及び本発明による１つの例示的な増幅回路が示されている１つの添付図を検討することにより、明らかになるであろう。
【図面の簡単な説明】
【００２７】
【図１】本発明による１つの例示的な増幅回路を示す。
【発明を実施するための形態】
【００２８】
１つの図がここで参照される。参照符号ＣＩＲは増幅回路を示す。
【００２９】
増幅回路は、出力段ＥＳに連結される入力段ＥＥを含む。
【００３０】
入力段はここで、以下により詳細に記述されるように、２つのコイルＢＢ１及びＢＢ２を介して相互に連結された、２つの対称な分枝ＢＲ及びＢＲＳで形成される。
【００３１】
差動タイプの入力信号が考えられるため、回路ＣＩＲは２つの分枝ＢＲ及びＢＲＳを備える。単純なタイプの入力信号の場合、回路ＣＩＲは当然、２つの分枝のうちの１つだけで形成されるであろう。
【００３２】
分枝ＢＲを以下詳細に記述する。分枝ＢＲの各々のいわゆる主素子に対し、分枝ＢＲＳ内のいわゆる対称な補助素子が対応する。これらの補助素子の参照符号は、図に表わされるように添え字「ｓ」を含む。記述を単純化するために、これから分枝ＢＲのみが記述され、分枝ＢＲＳはそれに類似である。
【００３３】
差動タイプの入力信号が考えられるので、バイアス電流Ｉｐは、分枝ＢＲ及び分枝ＢＲＳの双方における入力段ＥＥに入力として供給される。
【００３４】
差動入力信号は、回路ＣＩＲの分枝ＢＲ及びＢＲＳの入力端子Ｅｎ及びＥｎｓにそれぞれ、差動電圧Ｖｅ、Ｖｅｓの形で加えられる。より正確には、差動入力電圧は、Ｃｐ及びＣｐｓの符号を付けられた２つのコンデンサを経由して、第１の主トランジスタＴ１及び第１の補助トランジスタＴ１ｓのそれぞれのベースに加えられる。
【００３５】
バイアス電流Ｉｐは、入力として主バイアス・トランジスタＴ３に、より正確にはそのコレクタに供給される。
【００３６】
主バイアス・トランジスタＴ３は、第１の主トランジスタＴ１と共に電流ミラーとして組み立てられる。言い換えれば、主バイアス・トランジスタＴ３のベースは、ここで直列に組み立てられた２つの抵抗Ｒａ及びＲｂを経由して、第１の主トランジスタＴ１のベースにつながれる。それらのそれぞれの値は、数１００Ωのオーダーであり得る。
【００３７】
主バイアス・トランジスタＴ３により伝達される駆動電流の損失を制限するために、トランジスタＴ４はまた、バイアス電流Ｉｐを供給する電流源と２つの抵抗Ｒａ及びＲｂに共通の分岐点との間に接続される。
【００３８】
このトランジスタは、主バイアス・トランジスタＴ３によって消散される電流の値に相当する値の、追加のいわゆるベース電流を供給する。
【００３９】
主バイアス・トランジスタＴ３のエミッタは、コイルＢＢ１を経由して、補助バイアス・トランジスタＴ３ｓのエミッタにつながれる。２つのトランジスタＴ３及びＴ３ｓは、駆動手段ＭＰを形成する。
【００４０】
同様に、第１の主入力トランジスタＴ１のエミッタは、コイルＢＢ２を経由して第１の補助入力トランジスタＴ１ｓのエミッタにつながれる。
【００４１】
これらのコイルＢＢ１及びＢＢ２は、動作周波数において高インピーダンスを作り出すことにより、トランジスタＴ３、Ｔ３ｓ、Ｔ１及びＴ１ｓをアースから切り離すことを可能にする。
【００４２】
さらに、コイルＢＢ２はコンデンサＣｐと共にＬＣタイプの共振回路を形成し、この共振回路は、トランジスタＴ１とＴ２を相互に連結し、白色の矢印の記号で表わされるアースと連結する。この共振回路は、周波数がＸ帯域内にある信号を増幅回路が処理することを可能にする。
【００４３】
より正確には、第１の主入力トランジスタＴ１は第２の主入力トランジスタＴ２と共に、当業者に良く知られたＤａｒｌｉｎｇｔｏｎ型の構造に従って搭載される。言い換えれば、第２の主入力トランジスタＴ２のコレクタは第１の主入力トランジスタＴ１のコレクタと連結される。さらに、第２の主入力トランジスタＴ２のベースは、コンデンサＣｐを介して第１の主入力トランジスタＴ１のエミッタと連結される。
【００４４】
第１及び第２の主入力トランジスタは、ある誤差内で類似の値の電流がそれらを通るような方法で構成される。
【００４５】
より正確には、本発明者らは（分枝ＢＲに対して）：
【数２】
2011103655.tif 000004
を有し、ここで
―Ｚｅは増幅回路の分枝ＢＲの入力インピーダンス、
―Ｖｅは入力電圧、
―Ｉｅは入力電流である。
しかるに：
Ｖｅ＝Ｖｂｅ１＋Ｖｂｅ２
であり、ここで
―Ｖｂｅ１はトランジスタＴ１のベース／エミッタ電圧、
―Ｖｂｅ２はトランジスタＴ２のベース／エミッタ電圧
である。
【００４６】
単純にするために、Ｖｂｅ１＝Ｖｂｅ２と考える。そうすると：
Ｖｅ＝２×Ｖｂｅ２
となる。その結果：
【数３】
2011103655.tif 000005
が得られる。
ここで、
―ＩｂはトランジスタＴ１（又はＴ２）のベース電流であり、
―ＩｃはトランジスタＴ１（又はＴ２）のコレクタ電流であり、
―ｇｍはトランジスタＴ１（又はＴ２）の相互コンダクタンスの値であり、
―βはトランジスタＴ２（又はＴ１）のゲインである。
【００４７】
本発明による入力インピーダンス（式（２））は、従って従来技術による回路の入力インピーダンス（上記の式（１）を参照のこと）よりも遥かに大きく、上流に連結されたオプション回路との連結を改善する。
【００４８】
その結果として、回路ＣＩＲの分枝ＢＲの電流ゲインＧは：
【数４】
2011103655.tif 000006
と書かれ得る。ここで、
―Ｇは回路ＣＩＲの電流ゲインであり、
―Ｉｔｏｔは回路ＣＩＲの分枝ＢＲから、出力として供給される全電流であり、
―Ｉｅは回路の分枝ＢＲの入力電流であり、
―ｇｍはトランジスタＴ１（又はＴ２）の相互コンダクタンスの値である。
【００４９】
従って、入力インピーダンスＺｅの値における増加は、回路の電流ゲインＧの値における増加を意味する。遷移周波数Ｆｔが
【数５】
2011103655.tif 000007
であるため、電流ゲインＧにおける増加は実際に遷移周波数の値における増加を意味する。
【００５０】
同じ計算が回路ＣＩＲの分枝ＢＲＳに当てはまる。
【００５１】
従って、回路ＣＩＲの線形動作領域の範囲は大幅に増加する。その結果、より広い周波数範囲に対する回路のゲインの最大値の恩恵に浴することができる。
【００５２】
図に例示されるように、第２の主入力トランジスタＴ２のベースは、補助バイアス・トランジスタＴ３ｓのベースにつながれる。
【００５３】
従って、トランジスタは第１の主入力トランジスタＴ１により動的モードで駆動される。静的モードにおいて、第２の主入力トランジスタＴ２は、主バイアス・トランジスタＴ３によりバイアスをかけられる。
【００５４】
１つの変形として、第２の主入力トランジスタＴ２のベースは、主バイアス・トランジスタＴ３のベースにつながれ得る。そして第２の補助入力トランジスタＴ２ｓのベースは、（図に例示されるように）補助バイアス・トランジスタＴ３ｓのベースにつながれる。図に例示される交差は、１つの分枝における変化が他方の分枝に伝達されることを可能にし、従って完全に対称の差動信号を保つことを可能にする。
【００５５】
さらに、第２の主入力トランジスタＴ２は、トランジスタＴ５と共にカスコード組立てされる。第２の主入力トランジスタＴ２のエミッタは接地され、そのコレクタはトランジスタＴ５のエミッタと連結される。エミッタＴ５のベースは基準電圧Ｖｒｅｆの端子とつながれる。
【００５６】
トランジスタＴ５は入力段ＥＥと出力段ＥＳとの間で：
―第２の主入力トランジスタＴ２のコレクタに対して電圧をかけることと、
―第２の主入力トランジスタＴ２のコレクタにおけるインピーダンスを制限することと、
―回路のＭｉｌｌｅｒ効果、すなわち入力特性に対する増幅回路自体のゲインの影響、とりわけ入力インピーダンスにおける減少を制限することと
によりバッファを形成する。
【００５７】
トランジスタＴ５のコレクタは出力段ＥＳと連結される。後者はこの差動モードに関して、平衡不平衡変成器ＢＬ、すなわち並列の印刷された線とアース面の上方に印刷された線との間のリンクを有効にできる電気回路を含む。
【００５８】
平衡不平衡変成器ＢＬは供給電圧Ｖｃｃにより給電され、回路ＣＩＲの出力端子Ｓｔとアースとの間の出力電圧はＶｓｔとして示される。
【００５９】
供給電圧Ｖｃｃは又、回路ＣＩＲの全ての能動素子に給電するために用いられる。その接続は、単純にするために表わされていない。
【００６０】
本発明による増幅回路ＣＩＲの別の利点は、それが特に小型だということである。事実、トランジスタＴ３（又は選ばれる構成に応じてＴ３ｓ）は、トランジスタＴ２（又はＴ２ｓ）の静的バイアスに直接関与するため、それをトランジスタＴ２（又はＴ２ｓ）の近傍に置くことはとりわけ有利である。これは小さなサイズの回路をもたらす。
【００６１】
本例に使用されるトランジスタはシリコン基板上のバイポーラ・タイプである。ＡＳＧａ又はＩｎＰタイプの基板上のバイポーラ・トランジスタを使用することもまた可能である。
【符号の説明】
【００６２】
ＢＢ１  コイル
ＢＢ２  コイル
ＢＬ  平衡不平衡変成器
ＢＲ  分枝  
ＢＲＳ  分枝
ＣＩＲ  増幅回路
Ｃｐ  コンデンサ
Ｃｐｓ  コンデンサ
ＥＥ  入力段 
Ｅｎ  入力端子
Ｅｎｓ  入力端子
ＥＳ  出力段
Ｉｅ  入力電流
Ｉｐ  バイアス電流
Ｉｔｏｔ  全電流
ＭＰ  駆動手段
Ｒａ  抵抗
Ｒｂ  抵抗
Ｓｔ  出力端子
Ｔ１  第１の主入力トランジスタ
Ｔ１ｓ  第１の補助入力トランジスタ
Ｔ２  第２の主入力トランジスタ
Ｔ２ｓ  第２の補助入力トランジスタ
Ｔ３  主バイアス・トランジスタ
Ｔ３ｓ  補助バイアス・トランジスタ
Ｔ４  トランジスタ
Ｔ５  トランジスタ
Ｖｃｃ  供給電圧
Ｖｅ  差動電圧
Ｖｅｓ  差動電圧
Ｖｒｅｆ  基準電圧
Ｖｓｔ  Ｓｔとアースとの間の出力電圧
【図１】
2011103655.tif 000008
【外国語明細書】
2011103655000001.pdf