(57)【要約】【課題】棒状ワイヤを基板から分離させる箇所を制御でき、棒状ワイヤの長さのばらつきを小さくすることができる棒状ワイヤの作製方法を提供する。【解決手段】この棒状ワイヤの作製方法は、Ｓｉ基板１上にＧａＮでできた棒状ワイヤ２を形成するワイヤ形成工程と、棒状ワイヤ２を基板１から切り離す切り離し工程とを有する。上記切り離し工程は、Ｓｉ基板１を選択的にエッチングする選択エッチングを含んでいる。Ｓｉ基板１と棒状ワイヤ２とが異なる材料でできているので、基板１と棒状ワイヤ２との境界面で基板１から棒状ワイヤ２を容易に分離できる。【選択図】図１Ｂ
2011121154.tif 000002
【特許請求の範囲】
【請求項１】
基板部材上に棒状ワイヤを形成するワイヤ形成工程と、
上記棒状ワイヤを上記基板部材から切り離す切り離し工程と
を有し、
上記基板部材は、上記棒状ワイヤと境を接する部分が上記棒状ワイヤの材料とは異なる材料でできており、
上記切り離し工程は、
上記基板部材を選択的にエッチングする選択エッチングを含んでいることを特徴とする棒状ワイヤの作製方法。
【請求項２】
請求項１に記載の棒状ワイヤの作製方法において、
上記基板部材は、上記棒状ワイヤの材料とは異なる材料でできた基板であることを特徴とする棒状ワイヤの作製方法。
【請求項３】
請求項２に記載の棒状ワイヤの作製方法において、
上記切り離し工程では、
上記選択エッチングのみによって上記基板と上記棒状ワイヤとを切り離すことを特徴とする棒状ワイヤの作製方法。
【請求項４】
請求項２に記載の棒状ワイヤの作製方法において、
上記切り離し工程では、
上記選択エッチングを行った後、上記棒状ワイヤを上記基板から切り離すことを特徴とする棒状ワイヤの作製方法。
【請求項５】
請求項１から４のいずれか１つに記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程で形成する上記棒状ワイヤは、
半導体コアと上記半導体コアの表面に形成された半導体層とを有することを特徴とする棒状ワイヤの作製方法。
【請求項６】
請求項１、２、４、５のいずれか１つに記載の棒状ワイヤの作製方法において、
上記切り離し工程では、
ＩＰＡ溶液あるいは純水あるいはＩＰＡ水溶液中で上記棒状ワイヤを上記基板部材から切り離すことを特徴とする棒状ワイヤの作製方法。
【請求項７】
請求項１、２、４、５、６のいずれか１つに記載の棒状ワイヤの作製方法において、
上記切り離し工程では、
超音波振動によって上記棒状ワイヤを上記基板部材から切り離すことを特徴とする棒状ワイヤの作製方法。
【請求項８】
請求項１、２、４、５、６のいずれか１つに記載の棒状ワイヤの作製方法において、
上記切り離し工程では、
上記棒状ワイヤを別の基板に擦り合わせて、上記棒状ワイヤを上記基板部材から切り離すことを特徴とする棒状ワイヤの作製方法。
【請求項９】
請求項１、２、４、５、６のいずれか１つに記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程では、上記棒状ワイヤを複数形成し、
上記切り離し工程では、
上記複数の棒状ワイヤの間を上記棒状ワイヤの材料とは別の物質で満たし、上記棒状ワイヤを上記別の物質ごと上記基板部材から剥ぎ取ることを特徴とする棒状ワイヤの作製方法。
【請求項１０】
請求項１から９のいずれか１つに記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程では、
基板部材上に上記基板部材の材料とは異なる材料でできた第１の棒状ワイヤ部を形成し、上記第１の棒状ワイヤ部上に上記第１の棒状ワイヤ部の材料とは異なる材料でできた第２の棒状ワイヤ部を形成して、上記第１の棒状ワイヤ部と第２の棒状ワイヤ部とが構成する棒状ワイヤを形成することを特徴とする棒状ワイヤの作製方法。
【請求項１１】
請求項１から９のいずれか１つに記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる材料でできた膜を形成する工程と、
上記膜上に上記膜と同じ材料でできた棒状ワイヤを形成する工程と、
上記膜をエッチングして上記基板部材を露出させる工程と
を含んでいることを特徴とする棒状ワイヤの作製方法。
【請求項１２】
請求項１１に記載の棒状ワイヤの作製方法において、
上記切り離し工程では、
上記選択エッチングによって上記基板部材と上記棒状ワイヤとを切り離すことを特徴とする棒状ワイヤの作製方法。
【請求項１３】
請求項１１に記載の棒状ワイヤの作製方法において、
上記切り離し工程では、
上記基板部材を選択的にエッチングする選択エッチングを行ってから、上記棒状ワイヤを上記基板部材から切り離すことを特徴とする棒状ワイヤの作製方法。
【請求項１４】
請求項１から９のいずれか１つに記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程で上記基板部材上に形成した棒状ワイヤの表面および上記基板部材の表面に膜を形成する工程と、
上記膜をエッチングして上記基板部材を露出させると共に上記棒状ワイヤの側面に上記膜を残存させる工程とを有することを特徴とする棒状ワイヤの作製方法。
【請求項１５】
請求項１から９のいずれか１つに記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる材料でできた第１の膜を形成する工程と、
上記第１の膜上に上記第１の膜の材料と同じ材料でできた棒状コアを形成する工程と、
上記棒状コアの表面に上記棒状コアとは異なる材料でできた第２の膜を形成する工程と、
上記第１の膜および上記第１の膜上の上記第２の膜をエッチングして上記基板部材を露出させると共に上記棒状コアの側面に上記第２の膜を残存させる工程と
を含んでいることを特徴とする棒状ワイヤの作製方法。
【請求項１６】
請求項１から９のいずれか１つに記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる材料でできた第１の膜を形成し、棒状コアを形成するための穴を上記第１の膜に形成する工程と、
上記穴に露出した上記基板部材上に上記基板部材とは異なる材料でできた上記棒状コアを形成する工程と、
上記第１の膜および上記棒状コアの表面にシェル用の第２の膜を形成する工程と、
上記第１の膜および上記第１の膜上の上記第２の膜をエッチングして、上記基板部材を露出させると共に上記棒状コアの側面に上記第２の膜を残存させる工程とを含んでいることを特徴とする棒状ワイヤの作製方法。
【請求項１７】
請求項１６に記載の棒状ワイヤの作製方法において、
上記第１の膜および棒状コアは半導体でできており、
上記第２の膜は、上記第１の膜とは異なる伝導性をもつ半導体でできていることを特徴とする棒状ワイヤの作製方法。
【請求項１８】
請求項１から９のいずれか１つに記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる第１の材料で第１の膜を形成する工程と、
上記第１の材料とは異なる第２の材料で上記第１の膜の表面に第２の膜を形成する工程と、
棒状コアを形成するための穴を上記第２の膜に形成する工程と、
上記穴に露出した上記第１の膜上に上記第１の膜と同じ材料でできた上記棒状コアを形成する工程と、
上記棒状コアおよび上記第２の膜の表面に第３の材料でできた膜を形成する工程と、
上記第２の膜上の上記第３の材料でできた膜および上記第２の膜をエッチングして、上記第１の膜を露出させると共に上記棒状コアの側面に上記第３の材料でできた膜を残存させる工程と、
上記基板部材上の上記第１の膜をエッチングして上記基板部材を露出させると共に上記棒状コアの側面に上記第３の材料でできた膜を残存させる工程と
を含んでいることを特徴とする棒状ワイヤの作製方法。
【請求項１９】
請求項１８に記載の棒状ワイヤの作製方法において、
上記第１の膜および棒状コアは半導体でできており、
上記第２の膜は上記第１の膜とは異なる材料でできた半導体でできており、
上記第３の材料でできた膜は、上記第１の膜とは異なる伝導性をもつ半導体でできていることを特徴とする棒状ワイヤの作製方法。
【請求項２０】
請求項１から９のいずれか１つに記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる第１の材料でできた棒状のコアを形成する工程と、
上記棒状のコアの表面に第２の材料でできた第１の膜を形成する工程と、
上記第２の材料でできた第１の膜の表面に第３の材料でできた第２の膜を形成する工程と、
上記第１の膜および上記第１の膜上の上記第２の膜をエッチングして、上記基板部材を露出させると共に上記棒状コアの側面に上記第１の膜と上記第２の膜を残存させる工程とを含んでいることを特徴とする棒状ワイヤの作製方法。
【請求項２１】
請求項１から９のいずれか１つに記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる第１の材料でできた第１の膜を形成する工程と、
上記第１の膜上に上記第１の膜の材料と同じ材料でできた棒状コアを形成する工程と、
上記棒状コアの表面に第２の材料でできた第２の膜を形成する工程と、
上記第２の膜の表面に第３の材料でできた第３の膜を形成する工程と、
上記基板部材上の上記第１の膜および上記第２の膜,上記第３の膜をエッチングして上記基板部材を露出させると共に上記棒状コアの側面に上記第２の膜と上記第３の膜を残存させる工程と
を含んでいることを特徴とする棒状ワイヤの作製方法。
【請求項２２】
請求項１から９のいずれか１つに記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる第１の材料でできた半導体コアを形成する工程と、
上記半導体コアおよび上記基板部材の表面に量子井戸を形成する工程と、
上記量子井戸の表面に上記半導体コアとは異なる伝導性を持つ半導体膜を形成する工程と、
上記半導体膜の表面に導電性膜を形成する工程と、
上記導電性膜と上記半導体膜と上記量子井戸とをエッチングして、上記基板部材を露出させると共に上記半導体コアの側面に上記量子井戸と上記半導体膜と上記導電性膜を残存させる工程とを含んでいることを特徴とする棒状ワイヤの作製方法。
【請求項２３】
請求項１から９のいずれか１つに記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる第１の材料でできた第１の半導体膜を形成する工程と、
上記第１の半導体膜上に上記第１の材料でできた半導体コアを形成する工程と、
上記半導体コアおよび上記第１の半導体膜の表面に量子井戸を形成する工程と、
上記量子井戸の表面に上記半導体コアとは異なる伝導性を持つ第２の半導体膜を形成する工程と、
上記第２の半導体膜の表面に導電性膜を形成する工程と、
上記導電性膜と上記第２の半導体膜と上記量子井戸と上記第１の半導体膜をエッチングして上記基板部材を露出させると共に上記半導体コアの側面に上記導電性膜と上記第２の半導体膜と上記量子井戸を残存させる工程と
を含んでいることを特徴とする棒状ワイヤの作製方法。
【請求項２４】
請求項１から９のいずれか１つに記載の棒状ワイヤの作製方法において、
基板上に上記基板とは異なる材料でできた第１の膜を形成して上記第１の膜と上記基板とで構成される基板部材を作製する工程を有し、
上記ワイヤ形成工程では、上記基板部材の上記第１の膜上に上記第１の膜の材料とは異なる材料でできた上記棒状ワイヤを形成することを特徴とする棒状ワイヤの作製方法。
【請求項２５】
請求項２４に記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程は、
上記棒状ワイヤの表面および上記第１の膜の表面に第２の膜を形成する工程と、
上記第２の膜をエッチングして上記第１の膜を露出させると共に上記棒状ワイヤの側面に上記第２の膜を残存させる工程とを有することを特徴とする棒状ワイヤの作製方法。
【請求項２６】
請求項２４に記載の棒状ワイヤの作製方法において、
上記ワイヤ形成工程は、
上記棒状ワイヤの表面および上記第１の膜の表面に第２の膜を形成する工程と、
上記第２の膜の表面に第３の膜を形成する工程と、
上記第２の膜と上記第３の膜をエッチングして上記第１の膜を露出させると共に上記棒状ワイヤの側面に上記第２の膜と上記第３の膜を残存させる工程とを有することを特徴とする棒状ワイヤの作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、発光素子等として用いることができる棒状ワイヤの作製方法に関する。
【背景技術】
【０００２】
従来、この種の棒状ワイヤの作製方法としては、基板上に形成したナノスケールのナノワイヤを別の基板に擦り合わせて、上記ナノワイヤを折ることにより、上記基板から分離する方法が開示されている(非特許文献１参照)。
【０００３】
しかし、上記従来の棒状ワイヤの製造方法では、上記基板上のナノワイヤが折れる箇所がばらつき、上記ナノワイヤが折れる箇所を制御できず、素子としてのナノワイヤの長さのばらつきが大きくなるという問題がある。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｗafer-Ｓcale Ａssembly of Ｈighly Ｏrdered Ｓemiconductor Ｎanowire Ａrrays by Ｃontact Ｐrinting（Nano letters, vol. 8, pp.20-25, 2008）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、この発明の課題は、棒状ワイヤを基板から分離させる箇所を制御でき、棒状ワイヤの長さのばらつきを小さくすることができる棒状ワイヤの作製方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、この発明の棒状ワイヤの作製方法は、基板部材上に棒状ワイヤを形成するワイヤ形成工程と、
上記棒状ワイヤを上記基板部材から切り離す切り離し工程と
を有し、
上記基板部材は、上記棒状ワイヤと境を接する部分が上記棒状ワイヤの材料とは異なる材料でできており、
上記切り離し工程は、
上記基板部材を選択的にエッチングする選択エッチングを含んでいることを特徴としている。
【０００７】
この発明によれば、上記基板部材の上記棒状ワイヤと境を接する部分が上記棒状ワイヤの材料とは異なる材料でできているので、上記基板部材と棒状ワイヤとの境界面で基板部材から棒状ワイヤを容易に分離できる。よって、棒状ワイヤを基板部材から分離させる箇所を制御でき、棒状ワイヤの長さのばらつきを小さくすることができる。
【０００８】
また、一実施形態の棒状ワイヤの作製方法は、上記基板部材は、上記棒状ワイヤの材料とは異なる材料でできた基板である。
【０００９】
この実施形態によれば、基板と棒状ワイヤとが異なる材料でできているので、基板と棒状ワイヤとの境界面で基板から棒状ワイヤを容易に分離できる。よって、棒状ワイヤを基板から分離させる箇所を制御でき、棒状ワイヤの長さのばらつきを小さくすることができる。
【００１０】
また、一実施形態の棒状ワイヤの作製方法は、上記切り離し工程では、上記選択エッチングのみによって上記基板と上記棒状ワイヤとを切り離す。
【００１１】
この実施形態によれば、選択エッチングによって、棒状ワイヤにダメージをほとんど与えずに、基板から棒状ワイヤを切り離すことができる。
【００１２】
また、一実施形態の棒状ワイヤの作製方法は、上記切り離し工程では、上記選択エッチングを行った後、上記棒状ワイヤを上記基板から切り離す。
【００１３】
この実施形態によれば、上記選択エッチングを行った後、空気中や所望の液体中で棒状ワイヤを切り離すことができる。
【００１４】
また、一実施形態の棒状ワイヤの作製方法は、上記ワイヤ形成工程で形成する上記棒状ワイヤは、半導体コアと上記半導体コアの表面に形成された半導体層とを有する。
【００１５】
この実施形態によれば、棒状ワイヤを半導体コアと半導体層とで構成したもの(例えば、発光ダイオード)とすることができる。
【００１６】
また、一実施形態の棒状ワイヤの作製方法は、上記切り離し工程では、ＩＰＡ溶液あるいは純水あるいはＩＰＡ水溶液中で上記棒状ワイヤを上記基板部材から切り離す。
【００１７】
この実施形態によれば、棒状ワイヤをＩＰＡ(イソプロピルアルコール)あるいは純水あるいはＩＰＡ水溶液中に含有させることができる。
【００１８】
また、一実施形態の棒状ワイヤの作製方法では、上記切り離し工程では、超音波振動によって上記棒状ワイヤを上記基板部材から切り離す。
【００１９】
この実施形態によれば、超音波を用いて基板平面に沿って基板部材を振動させることにより、基板上に立設する棒状ワイヤを基板側の根元の界面で折るように応力が働いて、基板から棒状ワイヤを切り離すことができる。
【００２０】
また、一実施形態の棒状ワイヤの作製方法では、上記切り離し工程では、上記棒状ワイヤを別の基板に擦り合わせて、上記棒状ワイヤを上記基板部材から切り離す。
【００２１】
この実施形態によれば、上記別の基板と棒状ワイヤとの間の摩擦力で棒状ワイヤを基板部材側の根元の界面で折るように応力が働いて、棒状ワイヤを基板部材側の根元の界面で基板部材から棒状ワイヤが切り離される。
【００２２】
また、一実施形態の棒状ワイヤの作製方法は、上記ワイヤ形成工程では、上記棒状ワイヤを複数形成し、
上記切り離し工程では、
上記複数の棒状ワイヤの間を上記棒状ワイヤの材料とは別の物質で満たし、上記棒状ワイヤを上記別の物質ごと上記基板部材から剥ぎ取る。
【００２３】
この実施形態によれば、上記別の物質によって上記複数の棒状ワイヤ間の位置関係を保持した状態で上記基板部材から上記複数の棒状ワイヤを分離できる。また、上記切り離し工程で棒状ワイヤを分離する際、棒状ワイヤが上記別の物質によって保護されているので、棒状ワイヤへのダメージを低減できる。
【００２４】
また、一実施形態の棒状ワイヤの作製方法は、上記ワイヤ形成工程では、
基板部材上に上記基板部材の材料とは異なる材料でできた第１の棒状ワイヤ部を形成し、上記第１の棒状ワイヤ部上に上記第１の棒状ワイヤ部の材料とは異なる材料でできた第２の棒状ワイヤ部を形成して、上記第１の棒状ワイヤ部と第２の棒状ワイヤ部とが構成する棒状ワイヤを形成する。
【００２５】
この実施形態によれば、上記第１の棒状ワイヤ部と第２の棒状ワイヤ部との接合(例えばｐｎ接合)を持った棒状ワイヤ(例えば発光ダイオード)を作製できる。
【００２６】
また、一実施形態の棒状ワイヤの作製方法は、上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる材料でできた膜を形成する工程と、
上記膜上に上記膜と同じ材料でできた棒状ワイヤを形成する工程と、
上記膜をエッチングして上記基板部材を露出させる工程とを含んでいる。
【００２７】
この実施形態によれば、棒状ワイヤと同じ材料でできた膜上に上記棒状ワイヤを形成することで、品質のよい棒状ワイヤを作製できる。
【００２８】
また、一実施形態の棒状ワイヤの作製方法は、上記切り離し工程では、上記選択エッチングによって上記基板部材と上記棒状ワイヤとを切り離す。
【００２９】
この実施形態によれば、上記選択エッチングによって、上記棒状ワイヤにほとんどダメージを与えることなく基板部材から切り離すことができる。
【００３０】
また、一実施形態の棒状ワイヤの作製方法は、上記切り離し工程では、
上記基板部材を選択的にエッチングする選択エッチングを行ってから、上記棒状ワイヤを上記基板から切り離す。
【００３１】
この実施形態によれば、上記基板部材を選択的にエッチングして基板部材から棒状ワイヤを切り離し易くしてから、上述した超音波を用いる方法、他の基板と擦り合わせる方法、別の物質ごと基板から剥ぎ取る方法などを用いて、空気中あるいは所望の液体中で棒状ワイヤを切り離すことができる。
【００３２】
また、一実施形態の棒状ワイヤの作製方法は、上記ワイヤ形成工程で上記基板部材上に形成した棒状ワイヤの表面および上記基板部材の表面に膜を形成する工程と、
上記膜をエッチングして上記基板部材を露出させると共に上記棒状ワイヤの側面に上記膜を残存させる工程とを有する。
【００３３】
この実施形態によれば、上記棒状ワイヤと上記棒状ワイヤの表面に形成した膜とで接合(例えば、ｐｎ接合)を形成でき、一例として発光ダイオードを作製できる。
【００３４】
また、一実施形態の棒状ワイヤの作製方法では、上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる材料でできた第１の膜を形成する工程と、
上記第１の膜上に上記第１の膜の材料と同じ材料でできた棒状コアを形成する工程と、
上記棒状コアの表面に上記棒状コアとは異なる材料でできた第２の膜を形成する工程と、
上記第１の膜および上記第１の膜上の上記第２の膜をエッチングして上記基板部材を露出させると共に上記棒状コアの側面に上記第２の膜を残存させる工程とを含んでいる。
【００３５】
この実施形態によれば、上記棒状コアと同じ材料でできた膜上に上記棒状コアを形成するので、品質のよい棒状コアを作製できる。
【００３６】
また、一実施形態の棒状ワイヤの作製方法では、上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる材料でできた第１の膜を形成し、棒状コアを形成するための穴を上記第１の膜に形成する工程と、
上記穴に露出した上記基板部材上に上記基板部材とは異なる材料でできた上記棒状コアを形成する工程と、
上記第１の膜および上記棒状コアの表面にシェル用の第２の膜を形成する工程と、
上記第１の膜および上記第１の膜上の上記第２の膜をエッチングして、上記基板部材を露出させると共に上記棒状コアの側面に上記第２の膜を残存させる工程とを含んでいる。
【００３７】
この実施形態によれば、一方の端に上記棒状コアが露出していると共に他方の端が上記シェル用の第２の膜で被覆されたコア・シェル構造の棒状ワイヤを作製できる。
【００３８】
また、一実施形態の棒状ワイヤの作製方法では、上記第１の膜および棒状コアは半導体でできており、上記第２の膜は、上記第１の膜とは異なる伝導性をもつ半導体でできている。
【００３９】
この実施形態によれば、一方の端に上記半導体でできた棒状コアが露出していると共に他方の端が上記シェル用の半導体でできた第２の膜で被覆されたコア・シェル構造の棒状ワイヤを作製できる。なお、上記伝導性とは、Ｎ型、Ｐ型のような半導体の導電型を意味している。
【００４０】
また、一実施形態の棒状ワイヤの作製方法では、上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる第１の材料で第１の膜を形成する工程と、
上記第１の材料とは異なる第２の材料で上記第１の膜の表面に第２の膜を形成する工程と、
棒状コアを形成するための穴を上記第２の膜に形成する工程と、
上記穴に露出した上記第１の膜上に上記第１の膜と同じ材料でできた上記棒状コアを形成する工程と、
上記棒状コアおよび上記第２の膜の表面に第３の材料でできた膜を形成する工程と、
上記第２の膜上の上記第３の材料でできた膜および上記第２の膜をエッチングして、上記第１の膜を露出させると共に上記棒状コアの側面に上記第３の材料でできた膜を残存させる工程と、
上記基板部材上の上記第１の膜をエッチングして上記基板部材を露出させると共に上記棒状コアの側面に上記第３の材料でできた膜を残存させる工程とを含んでいる。
【００４１】
この実施形態によれば、上記棒状コアと同じ材料でできた第１の膜上に上記棒状コアを形成するので、品質のよい棒状コアを作製できる。また、一方の端に上記棒状コアが露出していると共に他方の端が上記第３の材料でできた膜で被覆されたコア・シェル構造の棒状ワイヤを作製できる。
【００４２】
また、一実施形態の棒状ワイヤの作製方法では、上記第１の膜および棒状コアは半導体でできており、
上記第２の膜は上記第１の膜とは異なる材料でできた半導体でできており、
上記第３の材料でできた膜は、上記第１の膜とは異なる伝導性をもつ半導体でできている。
【００４３】
また、一実施形態の棒状ワイヤの作製方法では、上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる第１の材料でできた棒状のコアを形成する工程と、
上記棒状のコアの表面に第２の材料でできた第１の膜を形成する工程と、
上記第２の材料でできた第１の膜の表面に第３の材料でできた第２の膜を形成する工程と、
上記第１の膜および上記第１の膜上の上記第２の膜をエッチングして、上記基板部材を露出させると共に上記棒状コアの側面に上記第１の膜と上記第２の膜を残存させる工程とを含んでいる。
【００４４】
この実施形態によれば、上記棒状のコアと上記棒状のコアを覆う第１の膜と上記第１の膜を覆う第２の膜とが構成するコア・シェル・シェル構造の棒状ワイヤを作製できる。
【００４５】
また、一実施形態の棒状ワイヤの作製方法では、上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる第１の材料でできた第１の膜を形成する工程と、
上記第１の膜上に上記第１の膜の材料と同じ材料でできた棒状コアを形成する工程と、
上記棒状コアの表面に第２の材料でできた第２の膜を形成する工程と、
上記第２の膜の表面に第３の材料でできた第３の膜を形成する工程と、
上記基板部材上の上記第１の膜および上記第２の膜,上記第３の膜をエッチングして上記基板部材を露出させると共に上記棒状コアの側面に上記第２の膜と上記第３の膜を残存させる工程とを含んでいる。
【００４６】
この実施形態によれば、上記棒状コアと同じ材料でできた第１の膜上に上記棒状コアを形成するので、品質のよい棒状コアを作製できる。また、上記棒状コアと上記棒状コアを覆う第２の膜と上記第２の膜を覆う第３の膜とが構成するコア・シェル・シェル構造の棒状ワイヤを作製できる。
【００４７】
また、一実施形態の棒状ワイヤの作製方法では、上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる第１の材料でできた半導体コアを形成する工程と、
上記半導体コアおよび上記基板部材の表面に量子井戸を形成する工程と、
上記量子井戸の表面に上記半導体コアとは異なる伝導性を持つ半導体膜を形成する工程と、
上記半導体膜の表面に導電性膜を形成する工程と、
上記導電性膜と上記半導体膜と上記量子井戸とをエッチングして、上記基板部材を露出させると共に上記半導体コアの側面に上記量子井戸と上記半導体膜と上記導電性膜を残存させる工程とを含んでいる。
【００４８】
この実施形態によれば、上記半導体コアと量子井戸と半導体シェルと導電性膜とで発光素子をなす棒状ワイヤを作製できる。
【００４９】
また、一実施形態の棒状ワイヤの作製方法では、上記ワイヤ形成工程は、
上記基板部材上に上記基板部材の材料とは異なる第１の材料でできた第１の半導体膜を形成する工程と、
上記第１の半導体膜上に上記第１の材料でできた半導体コアを形成する工程と、
上記半導体コアおよび上記第１の半導体膜の表面に量子井戸を形成する工程と、
上記量子井戸の表面に上記半導体コアとは異なる伝導性を持つ第２の半導体膜を形成する工程と、
上記第２の半導体膜の表面に導電性膜を形成する工程と、
上記導電性膜と上記第２の半導体膜と上記量子井戸と上記第１の半導体膜をエッチングして上記基板部材を露出させると共に上記半導体コアの側面に上記導電性膜と上記第２の半導体膜と上記量子井戸を残存させる工程とを含んでいる。
【００５０】
この実施形態によれば、上記半導体コアと同じ材料でできた半導体膜上に上記半導体コアを形成するので、品質のよい半導体コアを作製できる。また、上記半導体コアと量子井戸と半導体シェルと導電性膜とで発光素子をなす棒状ワイヤを作製できる。
【００５１】
また、一実施形態の棒状ワイヤの作製方法では、基板上に上記基板とは異なる材料でできた第１の膜を形成して上記第１の膜と上記基板とで構成される基板部材を作製する工程を有し、
上記ワイヤ形成工程では、上記基板部材の上記第１の膜上に上記第１の膜の材料とは異なる材料でできた上記棒状ワイヤを形成する。
【００５２】
この実施形態によれば、上記基板部材の第１の膜と上記棒状ワイヤとは異なる材料でできているので、上記第１の膜と上記棒状ワイヤとの境界面で上記第１の膜から上記棒状ワイヤを容易に分離できる。よって、上記棒状ワイヤを上記基板部材から分離させる箇所を制御でき、上記棒状ワイヤの長さのばらつきを小さくすることができる。
【００５３】
また、一実施形態の棒状ワイヤの作製方法では、上記ワイヤ形成工程は、
上記棒状ワイヤの表面および上記第１の膜の表面に第２の膜を形成する工程と、
上記第２の膜をエッチングして上記第１の膜を露出させると共に上記棒状ワイヤの側面に上記第２の膜を残存させる工程とを有する。
【００５４】
この実施形態によれば、上記棒状ワイヤと上記棒状ワイヤの側面を覆う第２の膜とが構成するコア・シェル構造を作製でき、上記棒状ワイヤと上記第２の膜とを異なる導電型とすることで、上記棒状ワイヤと第２の膜とでＰＮ接合を形成することが可能となり、ＰＮ接合ダイオードやショットキーダイオードを作製可能になる。
【００５５】
また、一実施形態の棒状ワイヤの作製方法では、上記ワイヤ形成工程は、上記棒状ワイヤの表面および上記第１の膜の表面に第２の膜を形成する工程と、
上記第２の膜の表面に第３の膜を形成する工程と、
上記第２の膜と上記第３の膜をエッチングして上記第１の膜を露出させると共に上記棒状ワイヤの側面に上記第２の膜と上記第３の膜を残存させる工程とを有する。
【００５６】
この実施形態によれば、上記棒状ワイヤと上記棒状ワイヤの側面を覆う第２,第３の膜とが構成するコア・シェル・シェル構造を作製でき、上記棒状ワイヤと上記第２,第３の膜とを異なる導電型とし、上記第２の膜を量子井戸層とすることで、量子井戸層を持つＰＮ接合ダイオードやショットキーダイオードを作製可能になる。
【発明の効果】
【００５７】
この発明の棒状ワイヤの作製方法によれば、基板部材の棒状ワイヤと境を接する部分が棒状ワイヤと異なる材料でできているので、基板部材と棒状ワイヤとの境界面で基板部材から棒状ワイヤを容易に分離できる。よって、棒状ワイヤを基板部材から分離させる箇所を制御でき、棒状ワイヤの長さのばらつきを小さくすることができる。
【図面の簡単な説明】
【００５８】
【図１Ａ】この発明の第１実施形態の棒状ワイヤの製造方法の工程図である。
【図１Ｂ】上記第１実施形態の棒状ワイヤの製造方法の工程図である。
【図２Ａ】この発明の第２実施形態の棒状ワイヤの製造方法の工程図である。
【図２Ｂ】上記第２実施形態の棒状ワイヤの製造方法の工程図である。
【図２Ｃ】上記第２実施形態の棒状ワイヤの製造方法の工程図である。
【図３Ａ】この発明の第３実施形態の棒状ワイヤの製造方法の工程図である。
【図３Ｂ】上記第３実施形態の棒状ワイヤの製造方法の工程図である。
【図３Ｃ】上記第３実施形態の製造方法の工程図である。
【図４Ａ】この発明の第４実施形態の棒状ワイヤの製造方法の工程図である。
【図４Ｂ】上記第４実施形態の棒状ワイヤの製造方法の工程図である。
【図４Ｃ】上記第４実施形態の棒状ワイヤの製造方法の工程図である。
【図４Ｄ】上記第４実施形態の棒状ワイヤの製造方法の工程図である。
【図５Ａ】この発明の第４実施形態の変形例の工程図である。
【図５Ｂ】上記変形例の工程図である。
【図５Ｃ】上記変形例の工程図である。
【図５Ｄ】上記変形例の工程図である。
【図５Ｅ】上記変形例の工程図である。
【図６Ａ】この発明の第５実施形態の棒状ワイヤの製造方法の工程図である。
【図６Ｂ】上記第５実施形態の棒状ワイヤの製造方法の工程図である。
【図６Ｃ】上記第５実施形態の棒状ワイヤの製造方法の工程図である。
【図６Ｄ】上記第５実施形態の棒状ワイヤの製造方法の工程図である。
【図７Ａ】この発明の第６実施形態の棒状ワイヤの製造方法の工程図である。
【図７Ｂ】上記第６実施形態の棒状ワイヤの製造方法の工程図である。
【図７Ｃ】上記第６実施形態の棒状ワイヤの製造方法の工程図である。
【図７Ｄ】上記第６実施形態の棒状ワイヤの製造方法の工程図である。
【図８Ａ】この発明の第７実施形態の棒状ワイヤの製造方法の工程図である。
【図８Ｂ】上記第７実施形態の棒状ワイヤの製造方法の工程図である。
【図８Ｃ】上記第７実施形態の棒状ワイヤの製造方法の工程図である。
【図８Ｄ】上記第７実施形態の棒状ワイヤの製造方法の工程図である。
【図８Ｅ】上記第７実施形態の棒状ワイヤの製造方法の工程図である。
【図９Ａ】この発明の第８実施形態の棒状ワイヤの製造方法の工程図である。
【図９Ｂ】上記第８実施形態の棒状ワイヤの製造方法の工程図である。
【図９Ｃ】上記第８実施形態の棒状ワイヤの製造方法の工程図である。
【図９Ｄ】上記第８実施形態の棒状ワイヤの製造方法の工程図である。
【図９Ｅ】上記第８実施形態の棒状ワイヤの製造方法の工程図である。
【図１０Ａ】この発明の第９実施形態の棒状ワイヤの製造方法の工程図である。
【図１０Ｂ】上記第９実施形態の棒状ワイヤの製造方法の工程図である。
【図１０Ｃ】上記第９実施形態の棒状ワイヤの製造方法の工程図である。
【図１０Ｄ】上記第９実施形態の棒状ワイヤの製造方法の工程図である。
【図１０Ｅ】上記第９実施形態の棒状ワイヤの製造方法の工程図である。
【図１１Ａ】この発明の第１０実施形態の棒状ワイヤの製造方法の工程図である。
【図１１Ｂ】上記第１０実施形態の棒状ワイヤの製造方法の工程図である。
【図１１Ｃ】上記第１０実施形態の棒状ワイヤの製造方法の工程図である。
【図１１Ｄ】上記第１０実施形態の棒状ワイヤの製造方法の工程図である。
【図１１Ｅ】上記第１０実施形態の棒状ワイヤの製造方法の工程図である。
【図１２Ａ】この発明の第１１実施形態の棒状ワイヤの製造方法の工程図である。
【図１２Ｂ】上記第１１実施形態の棒状ワイヤの製造方法の工程図である。
【図１２Ｃ】上記第１１実施形態の棒状ワイヤの製造方法の工程図である。
【図１２Ｄ】上記第１１実施形態の棒状ワイヤの製造方法の工程図である。
【図１２Ｅ】上記第１１実施形態の棒状ワイヤの製造方法の工程図である。
【図１２Ｆ】上記第１１実施形態の棒状ワイヤの製造方法の工程図である。
【図１３Ａ】この発明の第１２実施形態の棒状ワイヤの製造方法の工程図である。
【図１３Ｂ】上記第１２実施形態の棒状ワイヤの製造方法の工程図である。
【図１３Ｃ】上記第１２実施形態の棒状ワイヤの製造方法の工程図である。
【図１３Ｄ】上記第１２実施形態の棒状ワイヤの製造方法の工程図である。
【図１３Ｅ】上記第１２実施形態の棒状ワイヤの製造方法の工程図である。
【図１３Ｆ】上記第１２実施形態の棒状ワイヤの製造方法の工程図である。
【図１４Ａ】この発明の第１３実施形態の棒状ワイヤの製造方法の工程図である。
【図１４Ｂ】上記第１３実施形態の棒状ワイヤの製造方法の工程図である。
【図１４Ｃ】上記第１３実施形態の棒状ワイヤの製造方法の工程図である。
【図１４Ｄ】上記第１３実施形態の棒状ワイヤの製造方法の工程図である。
【図１５Ａ】この発明の第１４実施形態の棒状ワイヤの製造方法の工程図である。
【図１５Ｂ】上記第１４実施形態の棒状ワイヤの製造方法の工程図である。
【図１５Ｃ】上記第１４実施形態の棒状ワイヤの製造方法の工程図である。
【図１５Ｄ】上記第１４実施形態の棒状ワイヤの製造方法の工程図である。
【図１５Ｅ】上記第１４実施形態の棒状ワイヤの製造方法の工程図である。
【図１５Ｆ】上記第１４実施形態の棒状ワイヤの製造方法の工程図である。
【図１６Ａ】この発明の第１５実施形態の棒状ワイヤの製造方法の工程図である。
【図１６Ｂ】上記第１５実施形態の棒状ワイヤの製造方法の工程図である。
【図１６Ｃ】上記第１５実施形態の棒状ワイヤの製造方法の工程図である。
【図１６Ｄ】上記第１５実施形態の棒状ワイヤの製造方法の工程図である。
【図１６Ｅ】上記第１５実施形態の棒状ワイヤの製造方法の工程図である。
【図１６Ｆ】上記第１５実施形態の棒状ワイヤの製造方法の工程図である。
【発明を実施するための形態】
【００５９】
以下、この発明を図示の実施の形態により詳細に説明する。
【００６０】
（第１の実施の形態)
図１Ａ、図１Ｂはこの発明の第１実施形態の棒状ワイヤの製造方法を示す工程図である。この実施形態では、まず、棒状ワイヤ形成工程において、図１Ａに示すように、基板部材としての基板１上に基板１の材料とは異なる材料でできた棒状ワイヤ２を形成する。なお、図１Ａでは、基板１上に１つの棒状ワイヤ２が形成されている様子が示されているが、上記基板１上に複数の棒状ワイヤ２が形成されていてもよい。また、ここでは、一例として、上記基板１の材料をＳｉとし、上記棒状ワイヤ２の材料をＧａＮとした。
【００６１】
この実施形態では、例えば、基板１表面の上記棒状ワイヤ２を形成する領域を露出させる成長穴を有するマスク(図示せず)で覆う。このマスクは、酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)など基板１に対して選択的にエッチング可能な材料を用いることができる。また、上記成長穴の形成は、通常の半導体プロセスに使用する公知のリソグラフィー法とドライエッチング法が利用できる。
【００６２】
次に、上記マスクの成長穴から露出した基板１の領域に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)装置を用いて、ＧａＮを結晶成長させ、上記基板１上に棒状ワイヤ２を形成させる。上記結晶成長では、成長温度を９５０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、キャリアガスとして水素(Ｈ２)を供給した。
【００６３】
次に、上記マスクをエッチングにより除去する。上記マスクが酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)で構成されている場合、フッ酸(ＨＦ)を含んだ溶液を用いることにより、棒状ワイヤ２に影響を与えずに容易にマスクをエッチングすることができる。また、ＣＦ４やＸeＦ２を用いるドライエッチングにより、棒状ワイヤ２に影響を与えずに容易にマスクをエッチングすることができる。なお、上記成長穴を有するマスクを用いないで棒状ワイヤを成長させてもよい。その場合は、基板１上に触媒金属（例えばＮｉ）の粒を分散させ、ＭＯＣＶＤにより触媒金属下に棒状ワイヤを成長させればよい。
【００６４】
次に、図１Ｂに示すように、上記基板１を選択的にエッチングし、このエッチングによって、上記ｎ型ＧａＮで作製された棒状ワイヤ２を基板１から切り離す。上記基板１を選択的にエッチングする方法としては、Ｓｉ ｉｓｏ ｅｔｃｈ(ＨＮＯ３，Ｈ２Ｏ，ＮＨ４Ｆ混合液等のシリコン等方性エッチング)あるいはＸｅＦ２によるエッチングを用いることができる。
【００６５】
この実施形態によれば、棒状ワイヤ２の材質が基板１の材質と異なっているので、基板１の選択エッチングが可能になり、棒状ワイヤ２と基板１との界面で棒状ワイヤ２と基板１とを切り離すことができる。つまり、基板１から棒状ワイヤ２を切り離す位置を制御可能となり、作製する棒状ワイヤ２の長さばらつきを小さくすることができる。なお、この実施形態では、一例として、棒状ワイヤ２の直径を１μｍ、長さを１０μｍとしているがこの寸法に限るものでなく、直径が１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また長さが１００ｎｍから２００μｍ、より好ましくは１μｍから５０μｍとすることができる。
【００６６】
また、この実施形態では、上記選択的なエッチングによって、棒状ワイヤ２を基板１から切り離すので、棒状ワイヤ２にダメージをほとんど与えずに、基板１から棒状ワイヤ２を切り離すことができる。
【００６７】
（第２の実施の形態)
図２Ａ〜図２Ｃは、この発明の第２実施形態の棒状ワイヤの製造方法を示す工程図である。この第２実施形態は、図２Ａに示すように、基板部材としての基板１上に棒状ワイヤ２を形成する工程は、前述の第１実施形態と同様であり、基板１から棒状ワイヤ２を切り離す工程が前述の第１実施形態と異なる。よって、この第２実施形態では、前述の第１実施形態と異なる点を主に説明する。
【００６８】
この第２実施形態では、図２Ｂに示すように、基板１を選択的に（棒状ワイヤ２が基板１から分離しない程度に）エッチングし、次に、図２Ｃに示すように、基板１から棒状ワイヤ２を切り離して分離する。この分離の方法としては、イソプロピルアルコール(ＩＰＡ)溶液中に基板１を浸し、超音波(例えば数１０ＫＨz)を用いて基板１を基板平面に沿って振動させる。この超音波振動により、基板１に立設する棒状ワイヤ２を基板１側に折り曲げるように棒状ワイヤ２に対して応力が働いて、図２Ｃに示すように、基板１と棒状ワイヤ２とが切り離される。なお、上記第２実施形態では、ＩＰＡ溶液中で超音波を用いたが、純水、エタノール、メタノール、あるいはＩＰＡ水溶液中で超音波を用いてもよい。
【００６９】
なお、図２Ｂに示している基板１に立設する棒状ワイヤ２を別の基板(図示せず)に擦り合わせることによって棒状ワイヤ２を基板１から切り離してもよい。また、基板１に立設されている複数の棒状ワイヤ２の棒状ワイヤ２間に別の物質(例えば、ポリマーあるいはエラストマー) を満たして、この別の物質ごと複数の棒状ワイヤ２を基板１から剥ぎ取ってもよい。この場合、上記切り離し工程で棒状ワイヤ２を分離する際、棒状ワイヤ２が上記別の物質によって保護されているので、棒状ワイヤへのダメージを低減できる。
【００７０】
（第３の実施の形態) 
図３Ａ〜図３Ｃは、この発明の第３実施形態の棒状ワイヤの製造方法を示す工程図である。この第３実施形態では、Ｓiをドープしたｎ型ＧaＮとＭgをドープしたｐ型ＧaＮとを用いるが、ＧaＮにドーピングする不純物はこれに限らない。上述の第１実施形態とは、棒状ワイヤ形成工程が異なる。
【００７１】
この実施形態では、まず、棒状ワイヤ形成工程において、図３Ａに示すように、基板部材としての基板３１上に基板３１の材料とは異なる材料でできた第１の棒状ワイヤ部３２を形成する。なお、図３Ａでは、基板３１上に１つの第１の棒状ワイヤ部３２が形成されている様子が示されているが、上記基板３１上に複数の棒状ワイヤ部３２が形成されていてもよい。
【００７２】
この実施形態では、例えば、基板３１表面の上記第１の棒状ワイヤ部３２を形成する領域を露出させる成長穴を有するマスク(図示せず)で覆う。このマスクは、酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)など基板３１に対して選択的にエッチング可能な材料を用いることができる。また、上記成長穴の形成は、通常の半導体プロセスに使用する公知のリソグラフィー法とドライエッチング法が利用できる。この際、成長する半導体コアの径は上記マスクの成長穴のサイズに依存する。
【００７３】
次に、上記マスクの成長穴から露出した基板３１の領域に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)装置を用いて、ＧａＮを結晶成長させ、上記基板３１上に第１の棒状ワイヤ部３２を形成させる。上記結晶成長では、成長温度を９５０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、キャリアガスとして水素(Ｈ２)を供給した。
【００７４】
次に、成長ガスとしてＴＭＧおよびＮＨ３を使用し、ｐ型不純物供給用にＣp２Ｍgを用いることによって、第１の棒状ワイヤ部３２上にｐ型ＧaＮからなる第２の棒状ワイヤ部３３を形成する。この第１の棒状ワイヤ部３２と第２の棒状ワイヤ部３３とが棒状ワイヤ３５を構成している。上記第１の棒状ワイヤ部３２と第２の棒状ワイヤ部３３とでｐｎ接合を形成させることによって、棒状ワイヤ３５を発光素子とすることができる。
【００７５】
次に、上記マスクをエッチングにより除去する。上記マスクが酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)で構成されている場合、フッ酸(ＨＦ)を含んだ溶液を用いることにより、棒状ワイヤ３５に影響を与えずに容易にマスクをエッチングすることができる。また、ＣＦ４やＸeＦ２を用いるドライエッチングにより、棒状ワイヤ３５に影響を与えずに容易にマスクをエッチングすることができる。なお、上記成長穴を有するマスクを用いないで棒状ワイヤを成長させてもよい。その場合は、基板３１上に触媒金属（例えばＮｉ）の粒を分散させ、ＭＯＣＶＤにより触媒金属下に棒状ワイヤを成長させればよい。
【００７６】
次に、図３Ｃに示すように、基板３１をＳｉ ｉｓｏ ｅｔｃｈ(ＨＮＯ３，Ｈ２Ｏ，ＮＨ４Ｆ混合液等のシリコン等方性エッチング)あるいはＸｅＦ２によるエッチングにより選択的にエッチングして、第１の棒状ワイヤ部３２と第２の棒状ワイヤ部３３とが構成する棒状ワイヤ３５を、基板３１から切り離す。この第３実施形態では、基板３１から棒状ワイヤ３５を切り離す切り離し工程において、基板３１を選択的にエッチングすることによって、棒状ワイヤ３５を基板３１から切り離したが、基板３１を（棒状ワイヤ３２が基板３１から分離しない程度に）選択的にエッチングしてから、前述の第２実施形態で説明したように、超音波を用いる方法、他の基板と擦り合わせる方法、別の物質ごと基板３１から剥ぎ取る方法のうちのいずれかを用いて、基板３１から棒状ワイヤ３２を切り離してもよい。
【００７７】
なお、この実施形態では、一例として、棒状ワイヤ２の直径を１μｍ、長さを１０μｍとしているが、直径が１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また長さが１００ｎｍから２００μｍ、より好ましくは１μｍから５０μｍとすることができる。
【００７８】
（第４の実施の形態) 
図４Ａ〜図４Ｄは、この発明の第４実施形態の棒状ワイヤの製造方法を示す工程図である。
【００７９】
この第４実施形態は、まず、図４Ａに示すように、サファイアからなる基板部材としての基板４１上にｎ型ＧａＮからなる膜４２を形成する。次に、上記ｎ型ＧａＮ膜４２上に、棒状ワイヤを形成する領域を露出させる成長穴を有するマスク(図示せず)を形成する。このマスクには、酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)などＧａＮ膜４２に対して選択的にエッチング可能な材料を用いることができる。また、上記成長穴の形成は、通常の半導体プロセスに使用する公知のリソグラフィー法とドライエッチング法が利用できる。この際、成長する棒状部分４３の径は上記マスクの成長穴のサイズに依存する。
【００８０】
次に、上記マスクの成長穴から露出した膜４２上に、ＭＯＣＶＤ(有機金属気相成長)装置を用いて、ＧａＮを結晶成長させ、図４Ｂに示すように、上記基板４１上に棒状ワイヤとなる棒状部分４３を形成させる。上記結晶成長では、成長温度を９５０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、キャリアガスとして水素(Ｈ２)を供給した。
【００８１】
なお、上記マスクは、例えば、ＳｉＯ２、Ｓｉ３Ｎ４等で作製される。上記マスクが酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)で構成されている場合、フッ酸(ＨＦ)を含んだ溶液を用いることにより、膜４２および棒状部分４３に影響を与えずに上記マスクを容易にエッチングすることができる。また、ＣＦ４やＸeＦ２を用いるドライエッチングにより、膜４２および棒状部分４３に影響を与えずに容易にマスクをエッチングすることができる。なお、上記成長穴を有するマスクを用いないで棒状ワイヤを成長させてもよい。その場合は、膜４２上に触媒金属（例えばＮｉ）の粒を分散させ、ＭＯＣＶＤにより触媒金属下に棒状ワイヤを成長させればよい。
【００８２】
次に、図４Ｃに示すように、上記マスクを除去した後、上記ｎ型ＧａＮ膜４２をドライエッチングして、基板４１を露出させる。このドライエッチングのＲＩＥ(Reactive Ion Etching：反応性イオンエッチング)にＳiＣl４を用いることにより、容易にＧaＮに異方性を持ってエッチングすることができる。このエッチングにより、基板４１上に立設した棒状ワイヤ４５を形成できる。また、この実施形態では、一例として、棒状ワイヤ４５の直径を１μｍ、長さを１０μｍとしているがこの寸法に限るものでないことは勿論である。
【００８３】
次に、図４Ｄに示すように、熱硫酸による選択エッチングにより、基板４１と棒状ワイヤ４５とを分離する。
【００８４】
この実施形態によれば、棒状ワイヤ４５の材質ＧａＮが基板４１の材質サファイアと異なっているので、棒状ワイヤ４５と基板４１との界面で棒状ワイヤ４５と基板４１とを容易に切り離すことができる。つまり、基板４１から棒状ワイヤ４５を切り離す位置を制御可能となり、作製する棒状ワイヤ４５の長さばらつきを小さくすることができる。
【００８５】
また、この実施形態では、上記選択的なエッチングによって、棒状ワイヤ４５を基板４１から切り離すので、棒状ワイヤ４５にダメージをほとんど与えずに、基板４１から棒状ワイヤ４５を切り離すことができる。
【００８６】
なお、この第４実施形態では、基板４１から棒状ワイヤ４５を切り離す切り離し工程において、基板４１を選択的にエッチングすることによって、棒状ワイヤ４５を基板４１から切り離した。これに対して、図５Ａから図５Ｅに示す方法でもよい。この方法は、棒状ワイヤ形成工程では、図５Ａから図５Ｃに示すように、前述の図４Ａから図４Ｃに示す工程と同様にして、棒状ワイヤ４５を形成し、次に、切り離し工程において、図５Ｄに示すように、基板４１を（棒状ワイヤ４５が基板４１から分離しない程度に）選択的にエッチングしてから、図５Ｅに示すように、前述の第２実施形態で説明した、超音波を用いる方法、他の基板と擦り合わせる方法、別の物質ごと基板４１から剥ぎ取る方法のうちのいずれかを用いて、基板４１から棒状ワイヤ４５を切り離す。
【００８７】
（第５の実施の形態)
図６Ａ〜図６Ｄは、この発明の第５実施形態の棒状ワイヤの製造方法を示す工程図である。
【００８８】
この第５実施形態は、まず、棒状ワイヤ形成工程において、図６Ａに示すように、基板部材としての基板６１上に基板６１の材料とは異なる材料でできた棒状コア６２を形成する。なお、図６Ａでは、基板６１上に１つの棒状コア６２が形成されている様子が示されているが、上記基板６１上に複数の棒状コア６２が形成されていてもよい。また、ここでは、一例として、上記基板６１の材料をＳｉとし、上記棒状コア６２の材料をＧａＮとした。
【００８９】
この実施形態では、例えば、基板６１表面の上記棒状コア６２を形成する領域を露出させるマスクで覆い、このマスクから露出した上記基板６１の領域に、ＭＯＣＶＤ(有機金属気相成長)装置を用いて、ＧａＮを結晶成長させ、図６Ａに示すように、上記Ｓｉ基板６１上にｎ型ＧａＮによる棒状コア６２を形成させる。ここで、上記マスクは、前述の第１実施形態と同様にして作製できる。また、前述の第１実施形態と同様にして上記ＧａＮの結晶成長を行うことで、棒状コア６２を作製できる。
【００９０】
次に、図６Ｂに示すように、半導体コアとなる棒状コア６２を覆うように基板６１全面にｐ型ＧaＮからなる半導体膜６３を形成する。
【００９１】
次に、図６Ｃに示すように、ドライエッチングにより、棒状コア６２の両端間の側面を覆う部分の半導体膜６３Ａを残すと共に基板６１と反対側の棒状コア６２の端面を覆う部分の半導体膜６３を除去し、かつ、上記棒状コア６２の側面を覆う部分以外の基板６１上の半導体膜６３を除去する。このドライエッチングでは、上記半導体膜６３Ａと棒状コア６２で覆われていない領域の基板６１も或る深さだけ除去される。この場合、ドライエッチングのＲＩＥ(Reactive Ion Etching：反応性イオンエッチング)にＳiＣl４を用いることにより、容易にＧaＮに異方性を持ってエッチングすることができる。
【００９２】
次に、図６Ｄに示すように、上記基板６１を選択的にエッチングし、このエッチングによって、上記棒状コア６２と半導体膜６３Ａとで構成される棒状ワイヤ６４を基板６１から切り離す。上記基板６１を選択的にエッチングする方法としては、Ｓｉ ｉｓｏ ｅｔｃｈ(ＨＮＯ３，Ｈ２Ｏ，ＮＨ４Ｆ混合液等のシリコン等方性エッチング)あるいはＸｅＦ２を用いることができる。
【００９３】
この実施形態によれば、棒状コア６２の材質が基板６１の材質と異なっているので、基板の選択的なエッチングが可能となり、棒状ワイヤ６４と基板６１との界面で棒状ワイヤ６４と基板６１とを切り離すことができる。つまり、基板６１から棒状ワイヤ６４を切り離す位置を制御可能となり、作製する棒状ワイヤ６４の長さばらつきを小さくすることができる。
【００９４】
また、この実施形態では、上記選択的なエッチングによって、棒状ワイヤ６４を基板６１から切り離すので、棒状ワイヤ６４にダメージをほとんど与えずに、基板６１から棒状ワイヤ６４を切り離すことができる。
【００９５】
なお、この実施形態では、一例として、棒状コア６２の直径を１μｍ、半導体膜６３の厚さを１００ｎｍ、長さを１０μｍとしているが、直径が１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また、半導体膜の厚さが１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また長さが１００ｎｍから２００μｍ、より好ましくは１μｍから５０μｍとすることができる。
【００９６】
なお、この第５実施形態では、上記選択的なエッチングによって、棒状ワイヤ６４を基板６１から切り離したが、基板６１を（棒状ワイヤ６４が基板６１から分離しない程度に）選択的にエッチングしてから、前述の第２実施形態で説明した、超音波を用いる方法、他の基板と擦り合わせる方法、別の物質ごと基板６１から剥ぎ取る方法のうちのいずれかを用いて、基板６１から棒状ワイヤ６４を切り離してもよい。
【００９７】
（第６の実施の形態) 
図７Ａ〜図７Ｄは、この発明の第６実施形態の棒状ワイヤの製造方法を示す工程図である。
【００９８】
この第６実施形態は、まず、棒状ワイヤ形成工程において、図７Ａに示すように、サファイアからなる基板部材としての基板７１上にｎ型ＧａＮからなる膜７２を形成する。次に、上記膜７２上に、棒状ワイヤを形成する領域を露出させる成長穴を有するマスク(図示せず)を形成する。このマスクには、酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)など膜７２に対して選択的にエッチング可能な材料を用いることができる。また、上記成長穴の形成は、通常の半導体プロセスに使用する公知のリソグラフィー法とドライエッチング法が利用できる。
【００９９】
このマスクの成長穴から露出した膜７２上に、ＭＯＣＶＤ装置を用いて、ｎ型ＧａＮを結晶成長させ、図７Ａに示すように、基板７１上に棒状のコア７３を形成させる。この際、成長する棒状コア７３の径は上記マスクの成長穴のサイズに依存する。上記結晶成長では、成長温度を９５０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、キャリアガスとして水素(Ｈ２)を供給した。
【０１００】
なお、上記マスクは、例えば、ＳｉＯ２、Ｓｉ３Ｎ４等で作製される。上記マスクが酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)で構成されている場合、フッ酸(ＨＦ)を含んだ溶液を用いることにより、膜７２および棒状コア７３に影響を与えずに上記マスクを容易にエッチングすることができる。また、ＣＦ４やＸeＦ２を用いるドライエッチングにより、膜７２および棒状コア７３に影響を与えずに容易にマスクをエッチングすることができる。
【０１０１】
次に、図７Ｂに示すように、上記マスクを除去した後、上記棒状コア７３を覆うように膜７２全面にｐ型ＧaＮからなる半導体層７５を形成する。形成温度を９６０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を、ｐ型不純物供給用にビスシクロペンタジエニルマグネシウム(Ｃp２Ｍg)を用いることによってマグネシウム(Ｍg)を不純物とするｐ型ＧaＮを成長させることができる。
【０１０２】
次に、図７Ｃに示すように、ドライエッチングにより、棒状コア７３の両端間の側面を覆う部分の半導体層７５Ａを残すと共に基板７１と反対側の棒状コア７３の端面を覆う部分の半導体層７５を除去する。また、上記ドライエッチングにより、棒状コア７３の側面を覆う部分以外の基板７１上の半導体層７５を除去する。なお、このドライエッチングの際、棒状コア７３の側面を覆う部分の半導体層７５も一部エッチングされる可能性があるが、棒状コア７３の側面には上記棒状コア７３の側面を覆うように半導体層７５Ａが残存する。また、上記ドライエッチングにより、上記半導体層７５Ａよりも外径方向に延在している部分のｎ型ＧａＮ膜７２は除去されるが、上記棒状コア７３,半導体層７５Ａ下の領域にはｎ型ＧａＮ膜７２Ａが残存する。
【０１０３】
このドライエッチングでは、上記半導体層７５Ａと棒状コア７３とで覆われていない領域の基板７１も或る深さだけ除去される。この場合、ドライエッチングのＲＩＥ(反応性イオンエッチング)にＳiＣl４を用いることにより、容易にＧaＮに異方性を持ってエッチングすることができる。
【０１０４】
次に、図７Ｄに示すように、上記基板７１を選択的にエッチングし、このエッチング(熱硫酸)によって、上記棒状コア７３と半導体層７５Ａとで構成される棒状ワイヤ７６を基板７１から切り離す。
【０１０５】
この第６実施形態によれば、半導体コア７３の材質が基板７１の材質と異なっているので、半導体コア７３と基板７１との界面で棒状ワイヤ７６と基板７１とを切り離すことができる。つまり、基板７１から棒状ワイヤ７６を切り離す位置を制御可能となり、作製する棒状ワイヤ７６の長さばらつきを小さくすることができる。また、この実施形態では、上記選択的なエッチングによって、棒状ワイヤ７６を基板７１から切り離すので、棒状ワイヤ７６にダメージをほとんど与えずに、基板７１から棒状ワイヤ７６を切り離すことができる。なお、この実施形態では、一例として、棒状コア７３の直径を１μｍ、半導体層７５の厚さを１００ｎｍ、長さを１０μｍとしているが、直径が１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また、半導体層の厚さが１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また長さが１００ｎｍから２００μｍ、より好ましくは１μｍから５０μｍとすることができる。
【０１０６】
なお、この第６実施形態では、上記選択的なエッチングによって、棒状ワイヤ７６を基板７１から切り離したが、基板７１を（棒状ワイヤ７６が基板７１から分離しない程度に）選択的にエッチングしてから、前述の第２実施形態で説明した、超音波を用いる方法、他の基板と擦り合わせる方法、別の物質ごと基板７１から剥ぎ取る方法のうちのいずれかを用いて、基板７１から棒状ワイヤ７６を切り離してもよい。
【０１０７】
(第７の実施の形態) 
図８Ａ〜図８Ｅは、この発明の第７実施形態の棒状ワイヤの製造方法を示す工程図である。
【０１０８】
この第７実施形態は、まず、棒状ワイヤ形成工程において、図８Ａに示すように、サファイアからなる基板部材としての基板８１上に第１の膜としてのマスク８２を形成し、このマスク８２に穴８２Ａを形成する。このマスク８２は、酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)など基板８１に対して選択的にエッチング可能な材料を用いることができる。また、上記穴８２Ａの形成は、通常の半導体プロセスに使用する公知のリソグラフィー法とドライエッチング法が利用できる。
【０１０９】
次に、図８Ｂに示すように、上記マスク８２の穴８２Ａに露出した基板８１上にｎ型ＧａＮからなる棒状コア８３を形成する。この棒状コア８３は、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)装置を用いて、ｎ型ＧaＮを結晶成長させて形成する。この結晶成長では、成長温度を９５０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、さらにキャリアガスとして水素(Ｈ２)を供給することによって、Ｓｉを不純物としたｎ型ＧａＮの棒状コア８３を成長させることができる。
【０１１０】
次に、図８Ｃに示すように、上記棒状コア８３を覆うようにマスク８２全面にｐ型ＧaＮからなるシェル用の第２の膜８５を形成する。形成温度を９６０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を、ｐ型不純物供給用にビスシクロペンタジエニルマグネシウム(Ｃp２Ｍg)を用いることによってマグネシウム(Ｍg)を不純物とするｐ型ＧaＮを成長させることができる。
【０１１１】
次に、図８Ｄに示すように、リフトオフにより棒状コア８３を覆う第２の膜８５のシェル８５Ａの部分を除く領域とマスク８２を除去して、棒状コア８３の基板８１側に基板側の外周面を露出させて露出部分８３Ａを形成する。この状態で、上記棒状コア８３の基板８１と反対の側の端面は、シェル８５Ａにより覆われている。マスク８２が酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)で構成されている場合、フッ酸(ＨＦ)を含んだ溶液を用いることにより、容易に棒状コア８３および棒状コア８３を覆うシェル８５Ａに影響を与えずにマスク８２をエッチングすることができ、マスク８２とともに棒状コア８３を覆うシェル８５Ａを除く領域をリフトオフにより除去することができる。この実施形態の工程では、リフトオフを用いたがエッチングにより棒状コア８３の一部８３Ａを露出させてもよい。ドライエッチングの場合、ＣＦ４やＸeＦ２を用いることにより、容易に棒状コア８３および棒状コア８３を覆うシェル８５Ａに影響を与えずにマスク８２をエッチングすることができ、マスク８２とともに棒状コア８３を覆うシェル８５Ａの部分を除く領域を除去することができる。
【０１１２】
次に、図８Ｅに示すように、上記基板８１を選択的にエッチングし、このエッチング(熱硫酸)によって、上記棒状コア８３とシェル８５Ａとで構成される棒状ワイヤ８６を基板８１から切り離す。
【０１１３】
この第７実施形態によれば、棒状コア８３の材質が基板８１の材質と異なっているので、棒状コア８３と基板８１との界面で棒状コア８３と基板８１とを切り離すことができる。つまり、基板８１から棒状ワイヤ８６を切り離す位置を制御可能となり、作製する棒状ワイヤ８６の長さばらつきを小さくすることができる。また、この実施形態では、上記選択的なエッチングによって、棒状ワイヤ８６を基板８１から切り離すので、棒状ワイヤ８６にダメージをほとんど与えずに、基板８１から棒状ワイヤ８６を切り離すことができる。
【０１１４】
なお、この第７実施形態では、上記選択的なエッチングによって、棒状ワイヤ８６を基板８１から切り離したが、基板８１を（棒状ワイヤ８６が基板８１から分離しない程度に）選択的にエッチングしてから、前述の第２実施形態で説明した、超音波を用いる方法、他の基板と擦り合わせる方法、別の物質ごと基板８１から剥ぎ取る方法のうちのいずれかを用いて、基板８１から棒状ワイヤ８６を切り離してもよい。
【０１１５】
(第８の実施の形態) 
図９Ａ〜図９Ｅは、この発明の第８実施形態の棒状ワイヤの製造方法を示す工程図である。
【０１１６】
この第８実施形態は、まず、棒状ワイヤ形成工程において、図９Ａに示すように、サファイアからなる基板部材としての基板９１上に第１の膜としてｎ型ＧａＮからなる膜９２を形成し、この膜９２上に第２の膜としてのマスク９３を形成し、このマスク９３に穴９３Ａを形成する。このマスク９３は、酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)など基板９１に対して選択的にエッチング可能な材料を用いることができる。また、上記穴９３Ａの形成は、通常の半導体プロセスに使用する公知のリソグラフィー法とドライエッチング法が利用できる。
【０１１７】
次に、図９Ａに示すように、上記マスク９３の穴９３Ａに露出した第１の膜９２上にｎ型ＧａＮからなる棒状コア９４を形成する。この棒状コア９４は、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)装置を用いて、ｎ型ＧａＮを結晶成長させて形成する。この結晶成長では、成長温度を９５０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、さらにキャリアガスとして水素(Ｈ２)を供給することによって、Ｓｉを不純物としたｎ型ＧａＮの棒状コア９４を成長させることができる。
【０１１８】
次に、図９Ｂに示すように、上記棒状コア９４を覆うようにマスク９３全面にｐ型ＧaＮからなる半導体層９５を形成する。形成温度を９６０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を、ｐ型不純物供給用にビスシクロペンタジエニルマグネシウム(Ｃp２Ｍg)を用いることによってマグネシウム(Ｍg)を不純物とするｐ型ＧaＮを成長させることができる。
【０１１９】
次に、図９Ｃに示すように、リフトオフにより棒状コア９４を覆う半導体層９５のシェル９５Ａの部分を除く領域とマスク９３を除去して、棒状コア９４の基板９１側に基板側の外周面を露出させて露出部分９４Ａを形成する。この状態で、上記半導体コア９４の基板９１と反対の側の端面は、シェル９５Ａにより覆われている。マスク９３が酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)で構成されている場合、フッ酸(ＨＦ)を含んだ溶液を用いることにより、容易に棒状コア９４および棒状コア９４を覆うシェル９５Ａに影響を与えずにマスク９３をエッチングすることができ、マスク９３とともに棒状コア９４を覆うシェル９５Ａを除く領域をリフトオフにより除去することができる。この実施形態の工程では、リフトオフを用いたがエッチングにより棒状コア９４の一部９４Ａを露出させてもよい。ドライエッチングの場合、ＣＦ４やＸeＦ２を用いることにより、容易に棒状コア９４および棒状コア９４を覆うシェル９５Ａに影響を与えずにマスク９３をエッチングすることができ、マスク９３とともに棒状コア９４を覆うシェル９５Ａの部分を除く領域を除去することができる。
【０１２０】
次に、図９Ｄに示すように、ドライエッチングにより、上記シェル９５Ａ下の領域のｎ型ＧａＮ膜９２を除く領域を除去して、ｎ型ＧａＮからなる棒状コア９４に連なるｎ型ＧａＮの部分９２Ａを残す。
【０１２１】
このドライエッチングでは、上記シェル９５Ａと棒状コア９４で覆われていない領域の基板９１も或る深さだけ除去される。この場合、ドライエッチングのＲＩＥ(反応性イオンエッチング)にＳiＣl４を用いることにより、容易にＧaＮに異方性を持ってエッチングすることができる。
【０１２２】
次に、図９Ｅに示すように、上記基板９１を選択的にエッチングし、このエッチング(熱硫酸)によって、上記半導体コア９４とシェル９５Ａとで構成される棒状ワイヤ９６を基板９１から切り離す。
【０１２３】
この第８実施形態によれば、半導体コア９４の材質が基板９１の材質と異なっているので、半導体コア９４と基板９１との界面で半導体コア９４と基板９１とを切り離すことができる。つまり、基板９１から棒状ワイヤ９６を切り離す位置を制御可能となり、作製する棒状ワイヤ９６の長さばらつきを小さくすることができる。また、この実施形態では、上記選択的なエッチングによって、棒状ワイヤ９６を基板９１から切り離すので、棒状ワイヤ９６にダメージをほとんど与えずに、基板９１から棒状ワイヤ９６を切り離すことができる。
【０１２４】
なお、この第８実施形態では、上記選択的なエッチングによって、棒状ワイヤ９６を基板９１から切り離したが、基板９１を（棒状ワイヤ９６が基板９１から分離しない程度に）選択的にエッチングしてから、前述の第２実施形態で説明した、超音波を用いる方法、他の基板と擦り合わせる方法、別の物質ごと基板９１から剥ぎ取る方法のうちのいずれかを用いて、基板９１から棒状ワイヤ９６を切り離してもよい。
【０１２５】
(第９の実施の形態) 
図１０Ａ〜図１０Ｅは、この発明の第９実施形態の棒状ワイヤの製造方法を示す工程図である。
【０１２６】
この第９実施形態は、まず、棒状ワイヤ形成工程において、前述の第５実施形態で図６Ａ,図６Ｂを参照した説明したのと同様にして、図１０Ａに示すように、基板部材としてのＳｉ基板１０１上にＳｉ基板１０１の材料とは異なる材料でできたｎ型ＧａＮからなる半導体コア１０２を形成し、次に、図１０Ｂに示すように、ｎ型ＧａＮ半導体コア１０２を覆うように基板１０１全面にｐ型ＧａＮからなる第１の半導体膜１０３を形成する。
【０１２７】
次に、図１０Ｃに示すように、上記第１の半導体膜１０３を覆うように、第２の膜としての導電膜１０４を形成する。
【０１２８】
次に、図１０Ｄに示すように、ドライエッチングにより、半導体コア１０２を覆う第１の半導体膜１０３のシェル１０３Ａを除く領域と、シェル１０３Ａを覆う第２の膜としての導電膜１０４のシェル１０４Ａを除く領域とを除去する。
【０１２９】
ＣＦ４やＸeＦ２を用いることにより、容易に半導体コア１０２および半導体コア１０２を覆うシェル１０３Ａ,１０４Ａに影響を与えずに半導体コア１０２を覆うシェル１０３Ａ,１０４Ａを除く領域を除去できる。
【０１３０】
次に、図１０Ｅに示すように、上記基板１０１を選択的にエッチングし、このエッチング(Ｓｉ ｉｓｏ ｅｔｃｈ(ＨＮＯ３，Ｈ２Ｏ，ＮＨ４Ｆ混合液等のシリコン等方性エッチング)あるいはＸｅＦ２によるエッチング)によって、上記半導体コア１０２とシェル１０３Ａ,１０４Ａとで構成される棒状ワイヤとしての発光素子１０５を基板１０１から切り離す。
【０１３１】
なお、この第９実施形態では、上記選択的なエッチングによって、棒状ワイヤとしての発光素子１０５を基板１０１から切り離したが、基板１０１を（発光素子１０５が基板１０１から分離しない程度に）選択的にエッチングしてから、前述の第２実施形態で説明した、超音波を用いる方法、他の基板と擦り合わせる方法、別の物質ごと基板１０１から剥ぎ取る方法のうちのいずれかを用いて、基板１０１から発光素子１０５を切り離してもよい。
【０１３２】
なお、この実施形態では、一例として、半導体コア１０２の直径を１μｍ、シェルの厚さを１００ｎｍ、導電膜の厚さを５００ｎｍ、長さを１０μｍとしているが、半導体コア直径が１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また、シェルの厚さが１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また導電膜の厚さが１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また長さが１００ｎｍから２００μｍ、より好ましくは１μｍから５０μｍとすることができる。
【０１３３】
(第１０の実施の形態) 
図１１Ａ〜図１１Ｅは、この発明の第１０実施形態の棒状ワイヤの製造方法を示す工程図である。
【０１３４】
この第１０実施形態は、まず、棒状ワイヤ形成工程において、前述の実施形態で図１０Ａを参照して説明したのと同様にして、図１１Ａに示すように、基板部材としてのＳｉ基板１１１上にＳｉ基板１１１の材料とは異なる材料でできたｎ型ＧａＮからなる第１の膜１１２を形成し、この第１の膜１１２上に成長穴を有するマスク(図示せず)を形成し、このマスクの成長穴から露出した膜１１２上に、ＭＯＣＶＤ装置を用いて、ｎ型ＧａＮを結晶成長させ、第１の膜１１２上に棒状の半導体コア１１３を形成させる。
【０１３５】
次に、図１１Ｂに示すように、前述の第６実施形態で図７Ｂを参照した説明したのと同様にして、ｎ型ＧａＮ半導体コア１１３を覆うように第１の膜１１２全面にｐ型ＧａＮからなる第２の半導体膜１１４を形成する。
【０１３６】
次に、図１１Ｃに示すように、上記第２の半導体膜１１４を覆うように、第３の膜としての導電膜１１５を形成する。
【０１３７】
次に、図１１Ｄに示すように、ドライエッチングにより、半導体コア１１３を覆う第２の半導体膜１１４のうちのシェル１１４Ａを除く領域と、シェル１１４Ａを覆う第３の膜としての導電膜１１５のシェル１１５Ａを除く領域を除去すると共に上記ｎ型ＧａＮ膜１１２のうちの上記半導体コア１１３,シェル１１４Ａ,１１５Ａ下の領域のｎ型ＧａＮ膜１１２Ａを除去する。
【０１３８】
ＣＦ４やＸeＦ２を用いることにより、容易に半導体コア１１３および半導体コア１１３を覆うシェル１１４Ａ,１１５Ａに影響を与えずに半導体コア１１３を覆うシェル１１４Ａ,１１５Ａを除く領域を除去できる。
【０１３９】
次に、図１０Ｅに示すように、上記基板１１１を選択的にエッチングし、このエッチング(熱硫酸)によって、上記半導体コア１１３とシェル１１４Ａ,１１５Ａとで構成される棒状ワイヤとしての発光素子１１６を基板１１１から切り離す。
【０１４０】
なお、この第１０実施形態では、上記選択的なエッチングによって、棒状ワイヤとしての発光素子１１６を基板１１１から切り離したが、基板１１１を（発光素子１１６が基板１１１から分離しない程度に）選択的にエッチングしてから、前述の第２実施形態で説明した、超音波を用いる方法、他の基板と擦り合わせる方法、別の物質ごと基板１１１から剥ぎ取る方法のうちのいずれかを用いて、基板１１１から発光素子１１６を切り離してもよい。
【０１４１】
(第１１の実施の形態) 
図１２Ａ〜図１２Ｆは、この発明の第１１実施形態の棒状ワイヤの製造方法を示す工程図である。
【０１４２】
この第１１実施形態は、まず、棒状ワイヤ形成工程において、前述の第５実施形態で図６Ａを参照して説明したのと同様にして、図１２Ａに示すように、基板部材としてのＳｉ基板１２１上にＳｉ基板１２１の材料とは異なる材料でできたｎ型ＧａＮからなる半導体コア１２２を形成する。
【０１４３】
次に、図１２Ｂに示すように、ｎ型ＧａＮ半導体コア１２２を覆うように基板１２１全面に量子井戸層１２３を形成する。
【０１４４】
次に、図１２Ｃに示すように、上記量子井戸層１２３を覆うように、ｐ型ＧａＮからなる半導体シェル層１２４を形成する。
【０１４５】
次に、図１２Ｄに示すように、上記半導体シェル層１２４を覆うように、導電膜層１２５を形成する。
【０１４６】
次に、図１２Ｅに示すように、ドライエッチングにより、半導体コア１２２を覆う量子井戸層１２３の量子井戸１２３Ａを除く領域と、量子井戸１２３Ａを覆う半導体シェル層１２４の半導体シェル１２４Ａを除く領域と、半導体シェル１２４Ａを覆う導電膜層１２５の導電膜１２５Ａを除く領域とを除去する。
【０１４７】
ＣＦ４やＸeＦ２を用いることにより、容易に半導体コア１２２および半導体コア１２２を覆う量子井戸１２３Ａ,半導体シェル１２４Ａ,導電膜１２５Ａに影響を与えずに、半導体コア１２２を覆う量子井戸１２３Ａ,半導体シェル１２４Ａ,導電膜１２５Ａを除く領域を除去することができる。
【０１４８】
次に、図１２Ｆに示すように、上記基板１２１を選択的にエッチングし、このエッチングＳｉ ｉｓｏ ｅｔｃｈ(ＨＮＯ３，Ｈ２Ｏ，ＮＨ４Ｆ混合液等のシリコン等方性エッチング)あるいはＸｅＦ２によるエッチングによって、上記半導体コア１２２と量子井戸１２３Ａ,半導体シェル１２４Ａ,導電膜１２５Ａで構成される棒状ワイヤとしての発光素子１２６を基板１２１から切り離す。
【０１４９】
なお、この第１２実施形態では、上記選択的なエッチングによって、発光素子１２６を基板１２１から切り離したが、基板１２１を選択的にエッチングしてから、前述の第２実施形態で説明した、超音波を用いる方法、他の基板と擦り合わせる方法、別の物質ごと基板１２１から剥ぎ取る方法のうちのいずれかを用いて、基板１２１から発光素子１２６を切り離してもよい。
【０１５０】
なお、この実施形態では、一例として、半導体コアの直径を１μｍ、量子井戸の厚さを１０ｎｍ、半導体シェルの厚さを１００ｎｍ、導電膜の厚さを５００ｎｍ、発光素子の長さを１０μｍとしているが、半導体コアの直径が１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また、量子井戸の厚さが１ｎｍから１００ｎｍ、より好ましくは２ｎｍから２０ｎｍとすることもできる。また、半導体シェルの厚さが１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また導電膜の厚さが１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また発光素子の長さが１００ｎｍから２００μｍ、より好ましくは１μｍから５０μｍとすることができる。
【０１５１】
(第１２の実施の形態) 
図１３Ａ〜図１３Ｆは、この発明の第１２実施形態の棒状ワイヤの製造方法を示す工程図である。
【０１５２】
この第１２実施形態は、まず、棒状ワイヤ形成工程において、前述の第６実施形態で図７Ａを参照して説明したのと同様にして、図１３Ａに示すように、基板部材としてのＳｉ基板１３１上にｎ型ＧａＮからなる半導体膜１３２を形成し、この半導体膜１３２上に成長穴を有するマスク(図示せず)を形成し、この成長穴から露出した半導体膜１３２上に、ＭＯＣＶＤ装置を用いて、ｎ型ＧａＮを結晶成長させ、半導体膜１３２上に棒状の半導体コア１３３を形成させる。
【０１５３】
次に、図１３Ｂに示すように、ｎ型ＧａＮ半導体コア１３３を覆うようにｎ型ＧａＮ半導体膜１３２全面に量子井戸層１３４を形成する。
【０１５４】
次に、図１３Ｃに示すように、上記量子井戸層１３４を覆うように、ｐ型ＧａＮからなる半導体シェル層１３５を形成する。次に、図１３Ｄに示すように、上記ｐ型ＧａＮ半導体シェル層１３５を覆うように、導電膜層１３６を形成する。
【０１５５】
次に、図１３Ｅに示すように、ドライエッチングにより、半導体コア１３３を覆う量子井戸層１３４の量子井戸１３４Ａを除く領域と、量子井戸１３４Ａを覆う半導体シェル層１３５の半導体シェル１３５Ａを除く領域と、半導体シェル１３５Ａを覆う導電膜層１３６の導電膜１３６Ａを除く領域とを除去する。
【０１５６】
ＣＦ４やＸeＦ２を用いることにより、容易に半導体コア１３３および半導体コア１３３を覆う量子井戸１３４Ａ,半導体シェル１３５Ａ,導電膜１３６Ａに影響を与えずに、半導体コア１３３を覆う量子井戸１３４Ａ,半導体シェル１３５Ａ,導電膜１３６Ａを除く領域を除去することができる。
【０１５７】
次に、図１３Ｆに示すように、上記基板１３１を選択的にエッチングし、このエッチング(熱硫酸)によって、上記半導体コア１３３と量子井戸１３４Ａ,半導体シェル１３５Ａ,導電膜１３６Ａで構成される棒状ワイヤとしての発光素子１３７を基板１３１から切り離す。
【０１５８】
なお、この第１２実施形態では、上記選択的なエッチングによって、発光素子１３７を基板１３１から切り離したが、基板１３１を選択的にエッチングしてから、前述の第２実施形態で説明した、超音波を用いる方法、他の基板と擦り合わせる方法、別の物質ごと基板１３１から剥ぎ取る方法のうちのいずれかを用いて、基板１３１から発光素子１３７を切り離してもよい。
【０１５９】
(第１３の実施の形態) 
図１４Ａ〜図１４Ｄは、この発明の第１３実施形態の棒状ワイヤの製造方法を示す工程図である。
【０１６０】
この第１３実施形態は、図１４Ａに示すように、まず、サファイア基板１５１上に第１の膜としてのＩｎＮ膜１５２をデポジションによって形成する。このサファイア基板１５１とＩｎＮ膜１５２とが基板部材を構成している。次に、図１４Ｂに示すように、このＩｎＮ膜１５２上にｎ型ＧａＮ棒状ワイヤ１５３を形成する。
【０１６１】
この実施形態では、例えば、ＩｎＮ膜１５２表面の上記ｎ型ＧａＮ棒状ワイヤ１５３を形成する領域を露出させる成長穴を有するマスク(図示せず)で覆う。このマスクは、酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)などＩｎＮ膜１５２に対して選択的にエッチング可能な材料を用いることができる。また、上記成長穴の形成は、通常の半導体プロセスに使用する公知のリソグラフィー法とドライエッチング法が利用できる。
【０１６２】
次に、上記マスクの成長穴から露出したＩｎＮ膜１５２の領域に、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長)装置を用いて、ＧａＮを結晶成長させ、上記ＩｎＮ膜１５２上にＧａＮ棒状ワイヤ１５３を形成させる。上記結晶成長では、成長温度を９５０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を使用し、ｎ型不純物供給用にシラン(ＳiＨ４)を、キャリアガスとして水素(Ｈ２)を供給した。
【０１６３】
次に、上記マスクをエッチングにより除去する。上記マスクが酸化シリコン(ＳiＯ２)あるいは窒化シリコン(Ｓi３Ｎ４)で構成されている場合、フッ酸(ＨＦ)を含んだ溶液を用いることにより、棒状ワイヤ１５３に影響を与えずに容易にマスクをエッチングすることができる。また、ＣＦ４やＸeＦ２を用いるドライエッチングにより、棒状ワイヤ１５３に影響を与えずに容易にマスクをエッチングすることができる。なお、上記成長穴を有するマスクを用いないで棒状ワイヤを成長させてもよい。その場合は、上記ＩｎＮ膜１５２上に触媒金属（例えばＮｉ）の粒を分散させ、ＭＯＣＶＤにより触媒金属下に棒状ワイヤを成長させればよい。
【０１６４】
次に、図１４Ｃに示すように、棒状ワイヤ１５３がＩｎＮ膜１５２から分離しない程度に、上記ＩｎＮ膜１５２を選択的にエッチングする。このＩｎＮ膜１５２の選択エッチングとしては、バンドギャップ選択性の光電気化学エッチング(Ｂand-gap-selective photoelectrochemical etching)を採用可能である。
【０１６５】
次に、図１４Ｄに示すように、ＩｎＮ膜１５２から棒状ワイヤ１５３を切り離して分離する。この分離の方法としては、イソプロピルアルコール(ＩＰＡ)溶液中に基板１５１を浸し、超音波(例えば数１０ＫＨz)を用いて基板１５１を基板平面に沿って振動させる。この超音波振動により、ＩｎＮ膜１５２上に立設する棒状ワイヤ１５３を基板１５１側に折り曲げるように棒状ワイヤ１５３に対して応力が働いて、図１４Ｃに示すように、サファイア基板１５１と棒状ワイヤ１５３がサファイア基板１５１,ＩｎＮ膜１５２から切り離される。なお、この第１３実施形態では、ＩＰＡ溶液中で超音波を用いたが、純水、エタノール、メタノール、あるいはＩＰＡ水溶液中で超音波を用いてもよい。
【０１６６】
なお、図１４Ｃに示している基板１５１,ＩｎＮ膜１５２上に立設する棒状ワイヤ１５３を別の基板(図示せず)に擦り合わせることによって棒状ワイヤ１５３をＩｎＮ膜１５２から切り離してもよい。また、ＩｎＮ膜１５２上に立設されている複数の棒状ワイヤ１５３の棒状ワイヤ１５３間に別の物質(例えば、ポリマーあるいはエラストマー) を満たして、この別の物質ごと複数の棒状ワイヤ１５３を基板１５１から剥ぎ取ってもよい。この場合、上記切り離し工程で棒状ワイヤ１５３を分離する際、棒状ワイヤ１５３が上記別の物質によって保護されているので、棒状ワイヤへのダメージを低減できる。
【０１６７】
この実施形態によれば、棒状ワイヤ１５３の材質がＩｎＮ膜１５２の材質と異なっているので、ＩｎＮ膜１５２の選択エッチングが可能になり、棒状ワイヤ１５３とＩｎＮ膜１５２との界面で棒状ワイヤ１５３とＩｎＮ膜１５２とを切り離すことができる。つまり、ＩｎＮ膜１５２から棒状ワイヤ１５３を切り離す位置を制御可能となり、作製する棒状ワイヤ１５３の長さばらつきを小さくすることができる。
【０１６８】
また、この実施形態によれば、基板１５１上に形成したＩｎＮ膜１５２上に棒状ワイヤ１５３を形成したので、基板１５１が選択エッチングの困難な材料で作製されていても、棒状ワイヤ１５３の切り離し位置を制御できる。また、この実施形態によれば、基板１５１と棒状ワイヤ１５３が同じ材料で作製されている場合でも、基板１５１上に形成されたＩｎＮ膜１５２と棒状ワイヤ１５３とが異なる材料で作製されていれば、棒状ワイヤ１５３の切り離し位置を制御可能になる。
【０１６９】
なお、この実施形態では、一例として、棒状ワイヤ１５３の直径を１μｍ、長さを１０μｍとしているがこの寸法に限るものでなく、直径が１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また長さが１００ｎｍから２００μｍ、より好ましくは１μｍから５０μｍとすることができる。
【０１７０】
また、上記実施形態では、ＩｎＮ膜１５２の選択エッチングの後に、超音波等によって棒状ワイヤ１５３をＩｎＮ膜１５２から分離したが、上記選択エッチングのみによって、棒状ワイヤ１５３をＩｎＮ膜１５２から切り離しても良い。この場合、棒状ワイヤ１５３にダメージをほとんど与えずに、ＩｎＮ膜１５２から棒状ワイヤ１５３を切り離すことができる。
【０１７１】
(第１４の実施の形態) 
図１５Ａ〜図１５Ｆは、この発明の第１４実施形態の棒状ワイヤの製造方法を示す工程図である。
【０１７２】
この第１４実施形態は、図１５Ａに示すように、まず、サファイア基板１６１上に第１の膜としてのＩｎＮ膜１６２をデポジションによって形成する。このサファイア基板１６１とＩｎＮ膜１６２とが基板部材を構成している。次に、図１５Ｂに示すように、前述の第１３実施形態で説明したのと同様にして、上記ＩｎＮ膜１６２上にｎ型ＧａＮ棒状コア１６３を形成する。
【０１７３】
次に、図１５Ｃに示すように、上記第１の膜としてのＩｎＮ膜１６２の表面および上記ｎ型ＧａＮ棒状コア１６３の表面を覆うように、第２の膜としてのｐ型ＧａＮ膜１６４を形成する。ＭＯＣＶＤ装置を用いて、形成温度を９６０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を、ｐ型不純物供給用にビスシクロペンタジエニルマグネシウム(Ｃp２Ｍg)を用いることによってマグネシウム(Ｍg)を不純物とするｐ型ＧａＮ膜１６４を成長させることができる。
【０１７４】
次に、図１５Ｄに示すように、ドライエッチングにより、棒状コア１６３の両端間の側面を覆う部分のｐ型ＧａＮ膜１６４Ａを残すと共にＩｎＮ膜１６２と反対側の棒状コア１６３の端面を覆う部分のｐ型ＧａＮ膜１６４を除去する。また、上記ドライエッチングにより、棒状コア１６３の側面を覆う部分以外のＩｎＮ膜１６２上のｐ型ＧａＮ膜１６４を除去して、ＩｎＮ膜１６２を露出させる。なお、このドライエッチングの際、棒状コア１６３の側面を覆う部分のｐ型ＧａＮ膜１６４も一部エッチングされる可能性があるが、棒状コア１６３の側面には上記棒状コア１６３の側面を覆うようにｐ型ＧａＮ膜１６４Ａが残存する。また、上記ドライエッチングにより、上記ｐ型ＧａＮ膜１６４Ａよりも外径方向に延在している部分のｐ型ＧａＮ膜１６４は除去される。
【０１７５】
このドライエッチングでは、上記ｐ型ＧａＮ膜１６４Ａと棒状コア１６３とで覆われていない領域のＩｎＮ膜１６２も或る深さだけ除去される。この場合、ドライエッチングのＲＩＥ(反応性イオンエッチング)にＳiＣl４を用いることにより、容易にＧａＮに異方性を持ってエッチングすることができる。
【０１７６】
次に、図１５Ｅに示すように、上記ｐ型ＧａＮ膜１６４Ａと棒状コア１６３とで構成される棒状ワイヤ１６６がＩｎＮ膜１６２から分離しない程度に、上記ＩｎＮ膜１６２を選択的にエッチングする。このＩｎＮ膜１６２の選択エッチングとしては、バンドギャップ選択性の光電気化学エッチング(Ｂand-gap-selective photoelectrochemical etching)を採用可能である。
【０１７７】
次に、図１５Ｆに示すように、ＩｎＮ膜１６２から棒状ワイヤ１６６を切り離して分離する。この分離の方法としては、前述の第１３実施形態で説明したように、超音波を用いる方法、別の基板に擦り合せる方法、別の物質ごと剥ぎ取る方法等を採用できる。
【０１７８】
この実施形態によれば、棒状ワイヤ１６６の材質がＩｎＮ膜１６２の材質と異なっているので、ＩｎＮ膜１６２の選択エッチングが可能になり、棒状ワイヤ１６６とＩｎＮ膜１６２との界面で棒状ワイヤ１６６とＩｎＮ膜１６２とを切り離すことができる。つまり、ＩｎＮ膜１６２から棒状ワイヤ１６６を切り離す位置を制御可能となり、作製する棒状ワイヤ１６６の長さばらつきを小さくすることができる。
【０１７９】
また、この実施形態によれば、基板１６１上に形成したＩｎＮ膜１６２上に棒状ワイヤ１６６を形成したので、基板１６１が選択エッチングの困難な材料で作製されていても、棒状ワイヤ１６６の切り離し位置を制御できる。また、この実施形態によれば、基板１６１と棒状ワイヤ１６６が同じ材料で作製されている場合でも、基板１６１上に形成されたＩｎＮ膜１６２と棒状ワイヤ１６６とが異なる材料で作製されていれば、棒状ワイヤ１６６の切り離し位置を制御可能になる。
【０１８０】
また、この実施形態によれば、棒状ワイヤ１６６がｎ型ＧａＮ棒状コア１６３とｐ型ＧａＮ膜１６４Ａとで構成されているので、ＰＮ接合ダイオード、ショットキーダイオードを作製できる。
【０１８１】
なお、この実施形態では、一例として、ｎ型ＧａＮ棒状コア１６３の直径を１μｍ、ｐ型ＧａＮ膜１６４Ａの厚さを１００ｎｍ、棒状ワイヤ１６６の長さを１０μｍとしているが、棒状コア１６３の直径が１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また、ｐ型ＧａＮ膜１６４Ａの厚さが１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また、棒状ワイヤ１６６の長さが１００ｎｍから２００μｍ、より好ましくは１μｍから５０μｍとすることができる。
【０１８２】
また、上記実施形態では、ＩｎＮ膜１６２の選択エッチングの後に、超音波等によって棒状ワイヤ１６６をＩｎＮ膜１６２から分離したが、上記選択エッチングのみによって、棒状ワイヤ１６６をＩｎＮ膜１６２から切り離しても良い。この場合、棒状ワイヤ１６６にダメージをほとんど与えずに、ＩｎＮ膜１６２から棒状ワイヤ１６６を切り離すことができる。
【０１８３】
(第１５の実施の形態) 
図１６Ａ〜図１６Ｆは、この発明の第１５実施形態の棒状ワイヤの製造方法を示す工程図である。
【０１８４】
この第１５実施形態は、図１６Ａに示すように、まず、サファイア基板１７１上に第１の膜としてのＩｎＮ膜１７２をデポジションによって形成する。このサファイア基板１７１とＩｎＮ膜１７２とが基板部材を構成している。次に、図１６Ｂに示すように、前述の第１３実施形態で説明したのと同様にして、上記ＩｎＮ膜１７２上にｎ型ＧａＮ棒状コア１７３を形成する。
【０１８５】
次に、図１６Ｃに示すように、上記第１の膜としてのＩｎＮ膜１７２の表面および上記ｎ型ＧａＮ棒状コア１７３の表面を覆うように、量子井戸層１７４を形成する。次に、上記量子井戸層１７４を覆うように、ｐ型ＧａＮ膜１７５を形成する。ＭＯＣＶＤ装置を用いて、形成温度を９６０℃程度に設定し、成長ガスとしてトリメチルガリウム(ＴＭＧ)およびアンモニア(ＮＨ３)を、ｐ型不純物供給用にビスシクロペンタジエニルマグネシウム(Ｃp２Ｍg)を用いることによってマグネシウム(Ｍg)を不純物とするｐ型ＧａＮ膜１７５を成長させることができる。
【０１８６】
次に、図１６Ｄに示すように、ドライエッチングにより、棒状コア１７３の両端間の側面を覆う部分の量子井戸層１７４Ａ,ｐ型ＧａＮ膜１７５Ａを残すと共に基板１７１と反対側の棒状コア１７３の端面を覆う部分の量子井戸層１７４,ｐ型ＧａＮ膜１７５を除去する。また、上記ドライエッチングにより、棒状コア１７３の側面を覆う部分以外のＩｎＮ膜１７２上の量子井戸層１７４,ｐ型ＧａＮ膜１７５を除去して、ＩｎＮ膜１７２を露出させる。なお、このドライエッチングの際、棒状コア１７３の側面を覆う部分のｐ型ＧａＮ膜１７５Ａも一部エッチングされる可能性があるが、棒状コア１７３の側面には上記棒状コア１７３の側面を覆うようにｐ型ＧａＮ膜１７５Ａが残存する。
【０１８７】
次に、図１６Ｅに示すように、上記量子井戸層１７４Ａ,ｐ型ＧａＮ膜１７５Ａと棒状コア１７３とで構成される棒状ワイヤ１７７がＩｎＮ膜１７２から分離しない程度に、上記ＩｎＮ膜１７２を選択的にエッチングする。このＩｎＮ膜１７２の選択エッチングとしては、バンドギャップ選択性の光電気化学エッチング(Ｂand-gap-selective photoelectrochemical etching)を採用可能である。
【０１８８】
次に、図１６Ｆに示すように、ＩｎＮ膜１７２から棒状ワイヤ１７７を切り離して分離する。この分離の方法としては、前述の第１３実施形態で説明したように、超音波を用いる方法、別の基板に擦り合せる方法、別の物質ごと剥ぎ取る方法等を採用できる。
【０１８９】
この実施形態によれば、棒状ワイヤ１７７の材質がＩｎＮ膜１７２の材質と異なっているので、ＩｎＮ膜１７２の選択エッチングが可能になり、棒状ワイヤ１７７とＩｎＮ膜１７２との界面で棒状ワイヤ１７７とＩｎＮ膜１７２とを切り離すことができる。つまり、ＩｎＮ膜１７２から棒状ワイヤ１７７を切り離す位置を制御可能となり、作製する棒状ワイヤ１７７の長さばらつきを小さくすることができる。
【０１９０】
また、この実施形態によれば、基板１７１上に形成したＩｎＮ膜１７２上に棒状ワイヤ１７７を形成したので、基板１７１が選択エッチングの困難な材料で作製されていても、棒状ワイヤ１７７の切り離し位置を制御できる。また、この実施形態によれば、基板１７１と棒状ワイヤ１７７が同じ材料で作製されている場合でも、基板１７１上に形成されたＩｎＮ膜１７２と棒状ワイヤ１７７とが異なる材料で作製されていれば、棒状ワイヤ１７７の切り離し位置を制御可能になる。
【０１９１】
また、この実施形態によれば、棒状ワイヤ１７７がｎ型ＧａＮ棒状コア１７３とｐ型ＧａＮ膜１７５Ａと量子井戸層１７４Ａとで構成されているので、量子井戸層１７４Ａを有するＰＮ接合ダイオード,ショットキーダイオードを作製できる。
【０１９２】
なお、この実施形態では、一例として、ｎ型ＧａＮ棒状コア１７３の直径を１μｍ、量子井戸層１７４Ａの厚さを１０ｎｍ、ｐ型ＧａＮ膜１７５Ａの厚さを１００ｎｍ、棒状ワイヤ１７７の長さを１０μｍとしているが、棒状コア１７３の直径が１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また、量子井戸層１７４Ａの厚さが１ｎｍから１００ｎｍ、より好ましくは２ｎｍから２０ｎｍとすることもできる。また、ｐ型ＧａＮ膜１７５Ａの厚さが１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また、棒状ワイヤ１７７の長さが１００ｎｍから２００μｍ、より好ましくは１μｍから５０μｍとすることができる。
【０１９３】
また、上記実施形態では、ＩｎＮ膜１７２の選択エッチングの後に、超音波等によって棒状ワイヤ１７７をＩｎＮ膜１７２から分離したが、上記選択エッチングのみによって、棒状ワイヤ１７７をＩｎＮ膜１７２から切り離しても良い。この場合、棒状ワイヤ１７７にダメージをほとんど与えずに、ＩｎＮ膜１７２から棒状ワイヤ１７７を切り離すことができる。
【０１９４】
尚、上記第１〜第１５実施形態では、上記基板の材質をＳｉまたはサファイアとし、棒状ワイヤの材質をＧａＮとしたが、上記基板の材質としては、Ｓｉの他にＳｉＯ２、ＳｉＣ、ＺｎＯ等を採用できる。また、上記基板の材質としては、半導体の他に絶縁物、導電体等の各種材料を採用できる。また、棒状ワイヤの材質としては、ＧａＮの他にＧaＡs,ＡlＧaＡs,ＧaＡsＰ,ＩnＧaＮ,ＡlＧaＮ,ＧaＰ,ＺnＳe,ＡlＧaＩnＰなどを母材とする半導体を採用できる。また、上記棒状ワイヤの材質としては、Ｗ、Ａｌなどの金属を採用できる。また、上記第１〜第１５実施形態では、一例として、棒状ワイヤの直径を１０ｎｍから５μｍ、より好ましくは１００ｎｍから２μｍとすることもできる。また長さが１００ｎｍから２００μｍ、より好ましくは１μｍから５０μｍとすることもできる。
【符号の説明】
【０１９５】
１、３１、４１、６１、７１、８１、９１、１０１、１１１、１２１、１３１、１５１、１６１、１７１  基板
２、５、３２、４５、６４、７６、８６、９６、１５３、１６６、１７７  棒状ワイヤ
３２  第１の棒状ワイヤ部
３３  第２の棒状ワイヤ部
４２、７２、９２、１１２  膜
４３  棒状部分
６３、１３２  半導体膜
１１３、１２２、１３３  半導体コア
７５、９５  半導体層
９６、１０５、１１６、１２６、１３７  発光素子
８２、９３  マスク
８２Ａ、９３Ａ  穴
６２、７３、８３、９４  棒状コア
８３Ａ  露出部分
８５  第２の膜
８５Ａ、９５Ａ、１０３Ａ、１０４Ａ、１１４Ａ、１１５Ａ  シェル
１０３  第１の半導体膜
１０４、１１５  導電膜
１１４  第２の半導体膜
１２３、１３４、１７４  量子井戸層
１２４  半導体シェル層
１２５、１３６  導電膜層
１３５  半導体シェル層
１５２、１６２、１７２  ＩｎＮ膜
１６４、１７５  ｐ型ＧａＮ膜
【図１Ａ】
2011121154.tif 000003
【図１Ｂ】
2011121154.tif 000004
【図２Ａ】
2011121154.tif 000005
【図２Ｂ】
2011121154.tif 000006
【図２Ｃ】
2011121154.tif 000007
【図３Ａ】
2011121154.tif 000008
【図３Ｂ】
2011121154.tif 000009
【図３Ｃ】
2011121154.tif 000010
【図４Ａ】
2011121154.tif 000011
【図４Ｂ】
2011121154.tif 000012
【図４Ｃ】
2011121154.tif 000013
【図４Ｄ】
2011121154.tif 000014
【図５Ａ】
2011121154.tif 000015
【図５Ｂ】
2011121154.tif 000016
【図５Ｃ】
2011121154.tif 000017
【図５Ｄ】
2011121154.tif 000018
【図５Ｅ】
2011121154.tif 000019
【図６Ａ】
2011121154.tif 000020
【図６Ｂ】
2011121154.tif 000021
【図６Ｃ】
2011121154.tif 000022
【図６Ｄ】
2011121154.tif 000023
【図７Ａ】
2011121154.tif 000024
【図７Ｂ】
2011121154.tif 000025
【図７Ｃ】
2011121154.tif 000026
【図７Ｄ】
2011121154.tif 000027
【図８Ａ】
2011121154.tif 000028
【図８Ｂ】
2011121154.tif 000029
【図８Ｃ】
2011121154.tif 000030
【図８Ｄ】
2011121154.tif 000031
【図８Ｅ】
2011121154.tif 000032
【図９Ａ】
2011121154.tif 000033
【図９Ｂ】
2011121154.tif 000034
【図９Ｃ】
2011121154.tif 000035
【図９Ｄ】
2011121154.tif 000036
【図９Ｅ】
2011121154.tif 000037
【図１０Ａ】
2011121154.tif 000038
【図１０Ｂ】
2011121154.tif 000039
【図１０Ｃ】
2011121154.tif 000040
【図１０Ｄ】
2011121154.tif 000041
【図１０Ｅ】
2011121154.tif 000042
【図１１Ａ】
2011121154.tif 000043
【図１１Ｂ】
2011121154.tif 000044
【図１１Ｃ】
2011121154.tif 000045
【図１１Ｄ】
2011121154.tif 000046
【図１１Ｅ】
2011121154.tif 000047
【図１２Ａ】
2011121154.tif 000048
【図１２Ｂ】
2011121154.tif 000049
【図１２Ｃ】
2011121154.tif 000050
【図１２Ｄ】
2011121154.tif 000051
【図１２Ｅ】
2011121154.tif 000052
【図１２Ｆ】
2011121154.tif 000053
【図１３Ａ】
2011121154.tif 000054
【図１３Ｂ】
2011121154.tif 000055
【図１３Ｃ】
2011121154.tif 000056
【図１３Ｄ】
2011121154.tif 000057
【図１３Ｅ】
2011121154.tif 000058
【図１３Ｆ】
2011121154.tif 000059
【図１４Ａ】
2011121154.tif 000060
【図１４Ｂ】
2011121154.tif 000061
【図１４Ｃ】
2011121154.tif 000062
【図１４Ｄ】
2011121154.tif 000063
【図１５Ａ】
2011121154.tif 000064
【図１５Ｂ】
2011121154.tif 000065
【図１５Ｃ】
2011121154.tif 000066
【図１５Ｄ】
2011121154.tif 000067
【図１５Ｅ】
2011121154.tif 000068
【図１５Ｆ】
2011121154.tif 000069
【図１６Ａ】
2011121154.tif 000070
【図１６Ｂ】
2011121154.tif 000071
【図１６Ｃ】
2011121154.tif 000072
【図１６Ｄ】
2011121154.tif 000073
【図１６Ｅ】
2011121154.tif 000074
【図１６Ｆ】
2011121154.tif 000075