(57)【要約】【課題】表示のバラツキを抑制する。【解決手段】マトリクス上に配置された画素２２毎に電流駆動型の発光素子ＥＬとこの発光素子ＥＬに電流を供給する駆動トランジスタＴｒ３を備える。発光素子ＥＬの点灯時間について１フレーム期間を複数のサブフレーム期間に分割して駆動するするとともに、駆動トランジスタの制御を電流書き込み駆動とし、かつ書き込み電流を１：１／２Ｎの比をもつ２つの書き込み電流およびその和を用いて行う。【選択図】図４
2011164136.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス上に配置された画素毎に電流駆動型の発光素子とこの発光素子に電流を供給する駆動トランジスタを備え、
この発光素子の点灯時間について1フレーム期間を複数のサブフレーム期間に分割して駆動するとともに、
駆動トランジスタの制御を電流書き込み駆動とし、かつ書き込み電流を１：１／２Ｎの比をもつ２つの書き込み電流およびその和を用いて行うことを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置において、
書き込み電流を発生する電流源を２つ設け、これら電流源からの電流を組み合わせて書き込み電流を発生することを特徴とする表示装置。
【請求項３】
請求項１または２に記載の表示装置において、
最短のサブフレームの点灯期間を１としたときに、サブフレーム点灯期間の合計が２Ｎ−１でありサブフレームによりＮビット階調を表示でき、駆動電流値との組み合わせで２Ｎビット階調を表示することを特徴とする表示装置。
【請求項４】
請求項１〜３のいずれか１つに記載の表示装置において、
最短のサブフレームの期間を１としたときに、１フレームが、長さ２ｋ（ｋ＝０〜Ｎ−３）のサブフレームを各１回、長さが２Ｎ−２のサブフレームを３回から構成され、その冗長性を利用して動画像の擬似輪郭を低減することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
マトリクス状に配置した画素毎に画素データを書き込み、表示を行う表示装置及びその駆動に関する。
【背景技術】
【０００２】
１フレーム期間を複数のサブフレーム期間に分割して駆動することで階調表示を行う表示装置については特許文献１に示すようなものを代表として、種々のものが提案されている。
【０００３】
図１に、特許文献１に示された時間分割階調表示型の有機ＥＬ表示装置における１画素分の回路（画素回路）の構成を示す。２Ｔ（トランジスタ）、１Ｃ（容量）の簡単な構成で、ゲートラインがハイレベルの時にトランジスタＴｒ１１がオンとなってデータラインのデータ電圧が保持容量Ｃｈに書き込まれる。ゲートラインがロウレベルとなってトランジスタＴｒ１１がオフになると、保持容量Ｃｈに保持された電圧でトランジスタＴｒ１２が駆動され、データ電圧に応じた駆動電流が有機ＥＬ素子ＥＬに流れる。
【０００４】
通常の駆動方式では、このデータラインの電圧を制御してトランジスタＴｒ１２の電流が制御され、有機ＥＬ素子ＥＬの発光量（輝度）が制御される。また、通常の駆動方式では、トランジスタＴｒ１２は飽和領域で使用され、トランジスタＴｒ１２のスレッショルド電圧Ｖｔｈ、移動度μ、ゲート幅Ｗおよびゲート長Ｌで決まる、次式で示される電流ＩｄがＴｒ１２を流れる。
【０００５】
Ｉｄ＝μＣ０（Ｗ／Ｌ）（Ｖｇｓ−Ｖｔｈ）２
【０００６】
ここで、Ｖｇｓはゲートとソースの電位差、Ｃ０はゲートの単位面積当たりの容量値である。ガラス基板上に形成される薄膜トランジスタ（ＴＦＴ）の場合、特に低温ポリシリコン（ＬＴＰＳ）のＴＦＴではスレッショルド電圧Ｖｔｈおよび移動度μが画素ごとに値が異なり、不均一な表示となって問題となる。
【０００７】
この問題を解決する方法として、データラインのデータ電圧をトランジスタＴｒ１２が完全にオン状態となるように書き込んで、トランジスタＴｒ１２を単なるスイッチ（リニア領域動作）として利用し、（正側電源電圧ＰＶＤＤ）−（負側電源電圧ＣＶ）がダイレクトに有機ＥＬ素子に印加され、１フレームを複数のサブフレームに分けて点灯制御することで階調表示を行っている。図２に、４ビット階調の場合の点灯方法の一例を示す。このように、各ビットに対応して点灯時間をＴ１，Ｔ２（＝２Ｔ１），Ｔ４（＝４Ｔ１），Ｔ８（＝８Ｔ１）としている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開１９９８−２１４０６０号公報
【特許文献２】特開２００２−３５１３５７号公報
【特許文献３】特開２００６−２４３０６０号公報
【非特許文献】
【０００９】
【非特許文献１】“A New Driving Method for a-Si AMOLED Displays Based on Voltage Feedback”  SID ’05 Digest p.316-319
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来例として図１に示した電圧駆動型の装置では、有機ＥＬ素子の経時変化による電圧上昇の影響により電流量が減少するため、輝度が低くなり焼きつきなどの問題がある。また、複数画素の有機ＥＬに流れる電流と電源配線による電圧降下により、画素位置に依存する輝度均一性が問題となっている。さらに、表示階調数を増やすとサブフレーム期間が短くなり十分な書き込み時間が取れないなどの問題もあった。
【００１１】
このような問題を鑑みて、特許文献２のように、画素駆動回路に電流駆動型を使用した時間分割階調表示装置も提案されている。しかし、この表示装置では、個々の電流書き込みのバラツキによる輝度不均一性や、書き込み時間が十分とれないなどの問題を持つ。
【００１２】
電流駆動型の問題である書き込み時間については、特許文献３のような工夫もされているが、多ビットの電流源ドライバの構成が複雑でコストの点および各々の電流値を正確に設定することが難しいという難点がある。さらに、有機ＥＬ素子の電流―発光効率は年々向上しており、１画素の駆動最大電流が１mＡ以下となる表示装置も珍しくなく、この場合に、最小階調の精度が問題となる。
【課題を解決するための手段】
【００１３】
本発明は、マトリクス上に配置された画素毎に電流駆動型の発光素子とこの発光素子に電流を供給する駆動トランジスタを備え、この発光素子の点灯時間について１フレーム期間を複数のサブフレーム期間に分割して駆動するするとともに、駆動トランジスタの制御を電流書き込み駆動とし、かつ書き込み電流を１：１／２Ｎの比をもつ２つの書き込み電流およびその和を用いて行うことを特徴とする。
【００１４】
また、書き込み電流を発生する電流源を２つ設け、これら電流源からの電流を組み合わせて書き込み電流を発生することが好適である。
【００１５】
また、最短のサブフレームの点灯期間を１としたときに、サブフレーム点灯期間の合計が２Ｎ−１でありサブフレームによりＮビット階調を表示でき、駆動電流値との組み合わせで２Ｎビット階調を表示することが好適である。
【００１６】
また、最短のサブフレームの期間を１としたときに、１フレームが、長さ２ｋ（ｋ＝０〜Ｎ−３）のサブフレームを各１回、長さが２Ｎ−２のサブフレームを３回から構成され、その冗長性を利用して動画像の擬似輪郭を低減することが好適である。
【発明の効果】
【００１７】
駆動ＴＦＴのバラツキおよび電流駆動型発光素子の経時変化による電圧上昇の影響を抑制して、均一な表示動作を行うことができる。
【図面の簡単な説明】
【００１８】
【図１】従来の画素回路の構成を示す図である。
【図２】従来の時間分割階調駆動の動作を示す図である。
【図３】表示装置の全体構成を示す図である。
【図４】画素回路およびソースドライバの構成を示す図である。
【図５】書き込み動作を説明する図である。
【図６】発光動作を説明する図である。
【図７】各部の波形を示す図である。
【図８】１画素点灯における階調表現を説明する図である。
【図９】ゲートラインの駆動タイミングを示す図である。
【図１０】駆動タイミングの概念を示す図である。
【図１１】他の駆動タイミングの概念を示す図である。
【図１２】プリチャージを行う場合の電流切り替えの例を示す図である。
【図１３】１画素点灯における他の階調表現を説明する図である。
【図１４】１画素点灯における点灯例を説明する図である。
【図１５】１画素点灯における点灯タイミングを冗長化した点灯例を説明する図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面に基づいて説明する。
【００２０】
「概要説明」
本実施形態では、画素部の制御を電流書き込み型とするが、書き込み電流として最大電流値と、もう一つの（他方の）書き込み電流値を設定する。そして、他方の電流値を最大電流値の１／８、１／１６程度といった比較的比率の小さな１／２Ｎ値に留めて、高速な書き込み時間の範囲内で、最大電流とその１／２Ｎの２つの書き込み電流値を使用して点灯時間制御を行う。
【００２１】
これによって、時間階調部の次数をＮビット分低減して、時間階調表示方式の電流駆動型回路を使用した表示装置の問題であった書き込み時間の問題を解決し、高次な階調表示を実現する。また、電流設定値が２つであることから管理および回路が簡略化できコストの面で有利となる。さらに、電流書き込み部に２つの電流値を補正する回路を組み込み、ソースライン毎の電流バラツキを補正することで表示装置全体の輝度均一性の向上が図れる。
【００２２】
「実施形態」
実施例として表示装置の全体構成を図３に示す。１つの画素部とソースドライバの１ライン分の構成を図４に示す。
【００２３】
図３に示すように、映像信号、水平同期信号、垂直同期信号、その他制御信号は、タイミング制御電流選択回路１０に供給される。映像信号、水平同期信号などから生成される画素毎の画像データ（ビットデータ）を示す電流選択信号、そのタイミングを示す水平制御信号がソースドライバ１２に供給される。
【００２４】
ソースドライバ１２には、電流検出補正値書き込み部１４が接続されている。この電流検出補正値書き込み部１４は、後述するソースドライバ１２内の各列毎に設けられる電流源の電流値を検出し、その補正値を求める。この電流検出補正値書き込み部１４には、補正メモリ１６が接続されており、各列毎の電流源の補正値が電流検出補正値書き込み部１４によって書き込まれる。電流補正制御部１８は、補正メモリ１６に記憶されている補正値をどの列の画素に対する書き込みかに応じて、読み出し、これをソースドライバ１２に供給する。従って、ソースドライバ１２内に列毎に２つ設けられている電流源の定電流値がそれぞれ補正メモリ１６に記憶されている補正値によって補正される。
【００２５】
タイミング制御電流選択回路１０からの垂直制御信号は、ゲートドライバ２０に供給される。このゲートドライバ２０は、画素２２の行毎に設けられたゲートラインＧａｔｅに順次供給する。すなわち、ソースドライバ１２は、各画素についての電流選択信号を順次受け取り、各列の画素についての画像信号を出力し、ゲートドライバ２０が選択した該当行の画素に供給するよう制御する。
【００２６】
なお、各画素２２には、電源電圧ＰＶＤＤ，ＣＶが供給される。通常、一方の電源電圧は有機ＥＬ素子の供給電極に接続され、他方が駆動用トランジスタに接続される。
【００２７】
図４には、１画素分の画素回路と、ソースドライバ１２の列毎に設けられた電流書き込み型の画素データの書き込み回路が示してある。
【００２８】
画素２２は、３トランジスタ、１容量の構成である。データラインＤａｔａＢには、トランジスタＴｒ１のソースが接続され、そのドレインはトランジスタＴｒ３のゲートに接続されている。データラインＤａｔａＡには、トランジスタＴｒ２のソースが接続され、そのドレインはトランジスタＴｒ３のソースに接続されている。トランジスタＴｒ３のゲートソース間には保持容量Ｃｈが配置されており、トランジスタＴｒ３のドレインは電圧ＶＰＶＤＤの電源ＰＶＤＤに接続され、ソースは有機ＥＬ素子ＥＬのアノードに接続されている。有機ＥＬ素子ＥＬのカソードは電圧ＶＣＶの電源ＣＶに接続されている。なお、有機ＥＬ素子ＥＬは、アノードが画素電極になっており、カソードが全画素共通電極になっている。
【００２９】
ソースドライバ１２には、２つの電流源２４Ａ，２４Ｂが設けられている。電流源２４Ａの定電流はＩｍａｘ、電流源２４Ｂの定電流はＩｍａｘ／２Ｎである。そして、電流源２４Ａはスイッチ２６Ａ、電流源２４Ｂはスイッチ２６Ｂを介し、共通接続されている。そして、スイッチ２６Ａ，２６Ｂの共通接続端は、オペアンプ２８の負入力端に接続されている。オペアンプ２８の正入力端は、電源Ｖｘに接続され、電圧Ｖｘが供給されており、出力端はデータラインＤａｔａＢに接続されている。また、オペアンプ２８の負入力端に接続されているスイッチ２６Ａ，２６Ｂの共通接続端は、データラインＤａｔａＡに接続されている。図示の例は、ｍ列目のデータラインＤａｔａＡ，ＤａｔａＢを示している。
【００３０】
このように、この構成では、画素回路とソースドライバとして使用した回路は、３Ｔ１Ｃの簡単な構成で、図上部の演算回路と電流源で２本のソースラインをフィードバックループに構成して書き込み時間の短縮を図っている。
【００３１】
この構成による書き込み時の原理図を図５に、発光時の原理図を図６にそれぞれ示す。図５，６では、電流源２４Ａ，２４Ｂ、スイッチ２６Ａ，２６Ｂによって構成される電流量が変更可能な電流源を電流源２４とし、その電流Ｉｘ＝ｆ（Ｖｉｎ）としている。すなわち、データ信号Ｖｉｎに応じてスイッチ２６Ａ，２６Ｂのオンオフを制御して出力する電流量が設定される。
【００３２】
このような構成において、水平方向に伸びるゲートラインｎ（Ｇａｔｅ）をハイレベルにして、選択ＴＦＴ（トランジスタＴｒ１およびトランジスタＴｒ２）をオンすると、オペアンプを含む回路がボルテージフォロワーとして動作し、トランジスタＴｒ３のソース電位Ｖｘ’をオペアンプ２８の正入力端の電圧Ｖｘと同電位になるようにトランジスタＴｒ３のゲート電圧を制御する。
【００３３】
この時、ボルテージフォロワーの基準電圧Ｖｘは発光素子である有機ＥＬ素子ＥＬがオフとなる電圧に設定されているため、電流源２４に引き込まれる電流ＩｘはトランジスタＴｒ３を流れる電流Ｉｘ’と等しくなる。そして、この時のトランジスタＴｒ３のゲート電位が保持容量Ｃｈにチャージされる。
【００３４】
すなわち、トランジスタＴｒ１，Ｔｒ２の両方がオンになっていると、図５に示すように、有機ＥＬ素子ＥＬには電流が流れず、電流源２４に流れる電流Ｉｘ＝Ｉｘ’がトランジスタＴｒ３に流れ、そのソース電圧Ｖｘ’は、オペアンプの負入力端電圧（＝正入力端電圧Ｖｘ）となる。この時のトランジスタＴｒ３のゲートソース間電圧は、トランジスタＴｒ３に電流Ｉｘが流れる電圧Ｖ（Ｉｘ）になる。従って、トランジスタＴｒ３のゲート電圧は、ソース電圧Ｖｘにゲートソース間電圧Ｖ（Ｉｘ）を加算したものになる。
【００３５】
次に、ゲートラインｎがロウレベルとなってトランジスタＴｒ１，Ｔｒ２がオフになると、この保持容量Ｃｈにチャージされた電圧がトランジスタＴｒ３のゲートソース間電圧を維持し、ブートストラップ動作を行って有機ＥＬ素子が発光する。すなわち、トランジスタＴｒ３は、電流Ｉｘを維持し、有機ＥＬ素子ＥＬのアノード電圧が有機ＥＬ素子において電流Ｉｘが流れた際の電圧Ｖｚに上昇して、発光する。
【００３６】
図７に、その電圧波形を示す。ゲートラインＧａｔｅは、順次オンされる。データ信号Ｖｉｎは、各行の画素についてのデータを順次定電流源２４に供給する。従って、定電流源２４はデータ信号Ｖｉｎに対応した電流Ｉｘを順次流す。
【００３７】
図７において、Ｉｘ’〜ＩOLEDは、ｎ行の画素についての状態を示している。ゲートラインｎがハイレベルの際に、トランジスタＴｒ３の電流Ｉｘ’がＩｘと同じになる。この時、トランジスタＴｒ３のゲートソース間電圧Ｖｇｓが電流Ｉｘに対応した電圧Ｖ（Ｉｘ）にセットされ、これが保持容量Ｃｓに保持される。書き込み期間において、有機ＥＬ素子ＥＬのアノード電圧Ｖｚは、Ｖｘ’（＝Ｖｘ）となり、トランジスタＴｒ３のゲート電圧Ｖｇは、有機ＥＬ素子ＥＬのアノード電圧に比べ、Ｖ（Ｉｘ）だけ高い電圧になる。
【００３８】
トランジスタＴｒ１，Ｔｒ２がオフされることで、データラインＤａｔａＡ，ＤａｔａＢが画素回路から切り離されるが、トランジスタＴｒ３のＶｇｓは維持され、トランジスタＴｒ３の電流Ｉｘ’、有機ＥＬ素子ＥＬの電流Ｉが共にＩｘとなる。
【００３９】
次に、電流源２４Ａと、電流源２４Ｂの電流量を、それぞれＩｍａｘとその１／８の電流Ｉｍａｘ／８とした場合における階調制御について説明する。
【００４０】
この例では、この２種類の駆動電流と３種類（Ｔ１，２Ｔ１，４Ｔ１）のサブフレームでトータル６ビットの階調表示を行う。１画素分の点灯例を図８に、この場合のゲートラインの駆動波形を図９に、その概念図を図１０にそれぞれ示す。
【００４１】
Ｉｍａｘ／８でＴ１の期間点灯した場合を最も小さな平均輝度とすると、最大平均輝度は（Ｉｍａｘ／８＋Ｉｍａｘ）で全期間点灯した場合であり、（１＋８）×（１＋２＋４）＝６３倍になる。すなわち、（Ｉｍａｘ／８＋Ｉｍａｘ）の電流で、７Ｔ１の期間点灯した場合の輝度が最大平均輝度Ｌｍａｘであり、Ｉｍａｘ／８の電流でＴ１の期間のみ点灯した場合の平均輝度がＬｍａｘ／６３となる。図８に図示のＬｍａｘ×１／６３、Ｌｍａｘ×２／６３、Ｌｍａｘ×４／６３、Ｌｍａｘ×８／６３を組み合わせることによって、０〜６３の６ビットの階調表現が行える。
【００４２】
図９，１０に示すように各サブフレームについて各ゲートラインを順次駆動してデータの書き込みが行われ、各サブフレームの点灯制御が行われる。
【００４３】
駆動例２として駆動時間を緩和する駆動波形の概念図を図１１に示す。図１１の場合は水平方向の書き込み時に２つのゲートラインについて同時期に書き込みをする場合を示している。書き込み期間を分割して、対応する２つのラインの画素にデータ書き込みを行うことになる。なお、３ライン同時など、書き込みを多ライン化することでさらに駆動時間の制限を緩和することも好適である。
【００４４】
更に図１２に示すように、Ｉｍａｘ／８書き込み時にＩｍａｘを短時間作動させてプリチャージ動作として書き込み時間の短縮を図ることも好適である。これによって、小さな電流値に基づく保持容量Ｃｈへのデータ書き込みを確実に行える。
【００４５】
更に、消灯動作時にソースドライバ１２内の回路の出力をＶＣＶにクランプすることで消灯動作を確実迅速化することも好適である。すなわち、消灯するサブフレームでは、書き込み期間において、図４におけるＶｘをバイパスしてＶＣＶをオペアンプ２８の正入力端に供給することで、保持容量Ｃｈに保持されている電荷を速やかに放電することができる。
【００４６】
Ｉｍａｘとその１／１６の電流Ｉｍａｘ／１６の２つの駆動電流と単純なサブフレームでトータル８ビットの階調表示の場合で１画素分の点灯例を図１３に示す。この例では８ビットの階調表示を行うにあたり、サブフレームビットを４、駆動電流比を２４としている。
【００４７】
このような構成では、擬似輪郭の発生が問題となる。すなわち、動画像では、例えば図１４に示すような階調変化点が存在する。この例では、１２７から１２８へのサブフレーム切り替えにおいて、前半の７Ｔ１の期間フル点灯、後半の８Ｔ１の期間最小輝度点灯から、前半消灯、後半フル点灯に変化する。
【００４８】
このような大きな変化点を、最長のサブフレームを二つに分割して、図１５のように冗長なレベル点灯と、フレーム単位もしくは画素単位で適宜切り替えて表示することで擬似輪郭を視覚上目立たなくすることが可能となる。すなわち、８Ｔ１のサブフレームをなくして、４Ｔ１のサブフレームを３つ設けることで、１２８階調について３種類の点灯のモードが形成され、これを適宜選択することで、擬似輪郭の発生を減少することができる。
【００４９】
また、図３の構成でソースドライバを外部ＩＣとすることで、表示部の有機ＥＬ素子を実装する前の状態で検査可能となり、表示装置の歩留まりの改善も可能である。この時、電流検出・補正部を外部ＩＣに内蔵することは精度面・コスト面でも好適である。
【００５０】
なお、有機ＥＬ素子でなく、他の電流駆動型の発光素子を利用した表示装置にも本実施形態の構成を適用することができる。
【符号の説明】
【００５１】
１０  タイミング制御電流選択回路、１２  ソースドライバ、１４  電流検出補正値書き込み部、１６  補正メモリ、１８  電流補正制御部、２０  ゲートドライバ、２２  画素、２４（２４Ａ，２４Ｂ）  電流源、２６（２６Ａ，２６Ｂ）  スイッチ、２８  オペアンプ。
【図１】
2011164136.tif 000003
【図２】
2011164136.tif 000004
【図３】
2011164136.tif 000005
【図４】
2011164136.tif 000006
【図５】
2011164136.tif 000007
【図６】
2011164136.tif 000008
【図７】
2011164136.tif 000009
【図８】
2011164136.tif 000010
【図９】
2011164136.tif 000011
【図１０】
2011164136.tif 000012
【図１１】
2011164136.tif 000013
【図１２】
2011164136.tif 000014
【図１３】
2011164136.tif 000015
【図１４】
2011164136.tif 000016
【図１５】
2011164136.tif 000017