(57)【要約】      （修正有）【課題】モータの待機電流を低減可能な構成を、コンパクト且つ簡単な構成により実現する。【解決手段】インバータ回路４を駆動する制御回路５と制御回路５に電流を供給する制御電源との間の電流供給経路に待機電流低減回路１３を設けて、モータ本体２の駆動が停止しているときには待機電流低減回路１３によって電流供給経路を遮断するようにし、待機電流低減回路１３、インバータ回路４、制御回路５、及びモータ本体２を一つのモータ１に設けるようにする。【選択図】図１
2011139624.tif 000002
【特許請求の範囲】
【請求項１】
回転子と固定子巻線とを有するモータ本体と、
上記モータ本体の固定子巻線に駆動電流を供給するインバータ回路と、
上記インバータ回路を制御する制御回路と、
上記制御回路に電流を供給する制御電源と上記制御回路との間の電流供給経路を導通状態と遮断状態とに切換え可能に構成されたスイッチング素子を含む電流遮断回路と、を備え、
上記電流遮断回路は、上記モータ本体を駆動するための信号がモータ外から入力されるように構成されているとともに、該信号の信号レベルが、上記モータ本体の停止状態に対応するモータ停止レベルにあるときには、上記スイッチング素子により上記電流供給経路を遮断状態にする一方、上記信号レベルが、上記モータ停止レベルにないときには上記スイッチング素子により上記電流供給経路を導通状態にするよう構成されているモータ。
【請求項２】
請求項１記載のモータにおいて、
上記モータ本体を駆動するための信号は、上記制御電源の電圧信号と、上記インバータ回路に入力される速度指令電圧の電圧信号と、上記インバータ回路に接続されるモータ電源の電圧信号とのうち少なくとも一つを含むモータ。
【請求項３】
請求項２記載のモータにおいて、
上記モータ本体を駆動するための信号は、上記制御電源の電圧信号と、上記インバータ回路に接続されるモータ電源の電圧信号又は上記インバータ回路に入力される速度指令電圧と、の二つの電圧信号からなり、
上記電流遮断回路は、上記二つの電圧信号の少なくとも一方の信号レベルが、それぞれに対して設定された上記モータ停止レベルにあるときには、上記電流供給経路を上記スイッチング素子により遮断状態にする一方、上記二つの電圧信号の信号レベルが共に上記モータ停止レベルにないときには、上記スイッチング素子により上記電流供給経路を導通状態にするように構成されているモータ。
【請求項４】
請求項１乃至３のいずれか一項に記載のモータにおいて、
上記モータ本体は、上記回転子及び固定子巻線を収容するモータケーシングを備えており、
上記インバータ回路、上記制御回路、及び上記電流遮断回路は、上記モータケーシング内に収容されているモータ。
【請求項５】
請求項１乃至４のいずれか一項に記載のモータにおいて、
上記インバータ回路は、６つのスイッチング素子を有し、
上記制御回路は、
上記６つのスイッチング素子のうち上記固定子の上流側に位置する上流側スイッチング素子を駆動制御する上アーム駆動回路と、
上記６つのスイッチング素子のうち上記固定子の下流側に位置する下流側スイッチング素子を駆動する下アーム駆動回路と、
上記上アーム駆動回路及び上記下アーム駆動回路に対して駆動信号を出力する駆動信号形成回路と、
上記駆動信号形成回路への供給電圧を一定化するためのレギュレータ回路と、
上記回転子の回転位置を検出するための位置検出回路とを構成回路として含み、
上記制御電源は、上記制御回路の各構成回路にそれぞれ電流を供給可能に構成されており、
上記電流遮断回路は、上記各構成回路のうちの少なくとも一つと上記制御電源との間の電流供給経路を導通状態と遮断状態とに切換え可能に構成されたスイッチング素子を備えていて、上記信号レベルが、上記モータ本体の停止状態に対応するモータ停止レベルにあるときには、上記スイッチング素子により上記電流供給経路を遮断状態にする一方、上記信号レベルが、上記モータ停止レベルにないときには、上記スイッチング素子により上記電流供給経路を導通状態にするように構成されているモータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ回路とその制御回路とを備えたモータに関する技術分野に属する。
【背景技術】
【０００２】
従来より、ブラシレスＤＣモータの駆動装置として、該ＤＣモータに駆動電流を供給するインバータ回路と、このインバータ回路を制御するための制御回路とを備えたものが知られている。
【０００３】
この種の駆動装置では、モータ停止中に制御電源から制御回路へと流れる待機電流を低減するべく、現在までに種々の技術が提案されている。
【０００４】
例えば、特開平１１−３１１４３６号公報に開示されるモータ駆動装置では、制御回路に対する電流供給経路に機械式の開閉スイッチを有する電流遮断回路を設けて、モータが停止しているときには、ＭＣＵ（マイクロコンピュータ）により該開閉スイッチを開放するようにしている。
【特許文献１】特開平１１−３１１４３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記特許文献１に示すものでは、電流遮断回路の構成要素として、機械式の開閉スイッチや、ＭＣＵ（マイクロコンピュータユニット）を必要とするため、電流遮断回路が複雑化、大型化するという問題がある。
【０００６】
本発明の目的は、モータの待機電流を低減可能な構成を、コンパクト且つ簡単な構成により実現することにある。
【課題を解決するための手段】
【０００７】
具体的には、第一の発明に係るモータは、回転子と固定子巻線とを有するモータ本体と、上記モータ本体の固定子巻線に駆動電流を供給するインバータ回路と、上記インバータ回路を制御する制御回路と、上記制御回路に電流を供給する制御電源と上記制御回路との間の電流供給経路を導通状態と遮断状態とに切換え可能に構成されたスイッチング素子を含む電流遮断回路と、を備え、上記電流遮断回路は、上記モータ本体を駆動するための信号がモータ外から入力されるように構成されているとともに、該信号の信号レベルが、上記モータ本体の停止状態に対応するモータ停止レベルにあるときには、上記スイッチング素子により上記電流供給経路を遮断状態にする一方、上記信号レベルが、上記モータ停止レベルにないときには上記スイッチング素子により上記電流供給経路を導通状態にするよう構成されているものとする。
【０００８】
上記の構成によれば、モータ本体が停止状態にあるときには、上記モータを駆動するための信号の信号レベルがモータ停止レベルとなって、上記電流遮断回路により、制御電源と制御回路との間の電流供給経路が遮断される。これにより、モータ停止中に制御電源から制御回路へと待機電流が流れるのを防止して、省エネ性を向上させることができる。
【０００９】
また、上記電流供給経路を遮断するために、機械式のリレースイッチ等に比べてスペース効率に優れたスイッチング素子を利用するようにしたことで、電流遮断回路の小型化を図ることができる。また、ＭＣＵ等を使用することなく、簡単な回路構成で、上記制御電源と制御回路との間の電流供給経路を遮断することができる。
【００１０】
また、上記電流遮断回路、インバータ回路及び制御回路等の回路類と、モータ本体とを一つのモータに設けるようにしたことで、モータのコンパクト化を図ることができる。
【発明の効果】
【００１１】
以上より、第１の発明に係るブラシレスＤＣモータによれば、制御電源と制御回路との間の電流供給経路に、モータ停止時に該電流供給経路を遮断するスイッチング素子を含む電流遮断回路を設けて、該電流遮断回路、インバータ回路及び制御回路等の回路類と、モータ本体とを一つのモータに設けるようにしたことで、モータの待機電流を低減可能な構成を、コンパクト且つ簡単な構成により実現することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に係るモータの構成を示すブロック図である。
【図２】待機電流低減回路の構成を示す回路図である。
【図３】制御用電圧と、制御電源から制御回路へと流れる電流との関係を示すグラフである。
【図４】実施形態１の変形例を示す図２相当図である。
【図５】実施形態２を示す図２相当図である。
【図６】実施形態３を示す図２相当図である。
【図７】実施形態４を示す図２相当図である。
【図８】実施形態５を示す図２相当図である。
【図９】実施形態５の変形例を示す図２相当図である。
【図１０】実施形態６を示す図１相当図である。
【図１１】実施形態６の変形例を示す図１相当図である。
【図１２】実施形態６の変形例にを示す図２相当である。
【図１３】実施形態６の変形例に係るモータの動作を示すタイムチャートである。
【発明を実施するための形態】
【００１３】
《実施形態１》
（全体構成）
図１は、本発明の実施形態に係るモータを示す。このモータ１は、いわゆるブラシレスＤＣモータ（以下、単にモータという）１であって、モータ本体２と、モータ本体２を駆動するための駆動回路３とを備えている。
【００１４】
モータ本体２は、回転子と三相の固定子巻線とこの固定子などの構成部品を覆う略円筒状のモータケーシング（図示省略）とを有している。
【００１５】
上記駆動回路３は、モータケーシング内に配設された基板上に実装されている。駆動回路３は、モータ本体２の各相の固定子巻線に駆動電流を供給するインバータ回路４と、インバータ回路４を制御する制御回路５と、後述する待機電流低減回路１３とを備えている。
【００１６】
インバータ回路４は、６個のスイッチング素子６により構成されていて、制御回路５から出力される制御信号に基づいて、各スイッチング素子６の駆動タイミングを切り換える。これにより、インバータ回路４は、不図示のモータ電源から供給されるモータ電圧Ｖｍに応じて、モータ本体２の各層の固定子巻線に所定の位相を有する電流を供給する。
【００１７】
制御回路５は、制御ＩＣによって構成されていて、不図示の制御電源から供給される直流の制御用電圧Ｖｃｃにより駆動する。
【００１８】
制御電源は、後述する位置検出部８からの検出信号を基にモータ１の作動状態（運転及び停止）を判断可能な制御部を有している。該制御部は、モータが運転していると判断したときには、その電源電圧である制御用電圧Ｖｃｃを第一電源電圧Ｅ１（例えば１５Ｖ）に制御する一方、モータ１が停止していると判断したときには制御用電圧Ｖｃｃを該第一電源電圧Ｅ１よりも低い第二電源電圧Ｅ２（例えば７〜８Ｖ）に制御する。
【００１９】
上記制御回路５は、モータ１の外部から入力される速度指令電圧Ｖｓｐに基づいて、インバータ回路４に対して制御信号を出力する。これにより、制御回路５は、モータ本体２を、上記速度指令電圧Ｖｓｐに応じた回転速度で駆動することができる。
【００２０】
具体的には、上記制御回路５は、図１に示すように、ＰＷＭ信号生成部７、位置検出部８、タイミング制御部９、三角波発振回路１２、通電信号形成部１４、上アーム駆動回路１０、及び下アーム駆動回路１１を備えている。
【００２１】
上記ＰＷＭ信号生成部７は、上記速度指令電圧Ｖｓｐを三角波と比較して、モータの要求回転数に応じたＰＷＭ信号を生成するように構成されている。詳しくは、上記ＰＷＭ信号生成部７は、上記速度指令電圧Ｖｓｐと三角波発振回路１２から出力される三角波とを比較器によって比較し、その比較結果に基づいてＰＷＭ制御のためのＰＷＭ信号を出力する。
【００２２】
上記タイミング制御部９は、上記ＰＷＭ信号生成部７から出力されたＰＷＭ信号と、上記回転子の回転位置を検出する位置検出部８から出力された回転位置信号とに基づいて、ＰＷＭ信号の立ち上がり等のタイミングを調整する。
【００２３】
上記通電信号形成部１４は、タイミング制御部９にて調整されたＰＷＭ信号を基に、スイッチング素子６を駆動するための通電信号を生成して、上アーム駆動回路１０及び下アーム駆動回路１１に出力する。
【００２４】
上記上アーム駆動回路１０及び下アーム駆動回路１１は、それぞれ、上記通電信号形成部１４から出力された通電信号に応じて、所定のタイミングでスイッチング素子６を駆動するように構成されている。具体的には、上アーム駆動回路１０は、６つのスイッチング素子６のうち上記固定子の上流側に位置する上流側スイッチング素子を駆動制御する。下アーム駆動回路１１は、上記固定子の下流側に位置する下流側スイッチング素子６を駆動する。
【００２５】
上記位置検出部８は、電気角１２０度の間隔で配置された３つのセンサ１５（例えば、ホール素子などからなる磁気センサ）から出力される信号を合成して、該回転子の回転位置を検出するように構成されている。上記位置検出部８で検出された回転子の回転位置は、回転位置信号として上記タイミング制御部９に送信される。
【００２６】
上記制御電源と制御回路５（制御ＩＣ）との間の電流供給経路には、モータ停止中に制御電源から制御回路５に流れる待機電流を遮断する待機電流低減回路１３が設けられている。この電流供給経路は、制御電源に接続された大元の電流供給ライン２００を分岐させて、制御回路５を構成する各構成回路に接続することで構成されている（図１では、供給ライン２００のみを示す）。本実施形態では、待機電流低減回路１３はこの大元の電流供給ライン２００に設けられている。
【００２７】
（待機電流低減回路の構成）
待機電流低減回路１３は、図２に示すように、制御電源（図示省略）に接続されるＶｃｃ入力端子２１と、該入力端子２１と制御回路５との間の電流供給経路を遮断するＰチャンネル型のＭＯＳトランジスタ２２と、該ＭＯＳトランジスタ２２及びグランド間の電流経路に設けられるツェナダイオード２３と、を備えている。
【００２８】
ＭＯＳトランジスタ２２のゲート端子は、互いに直列に接続された抵抗Ｒ２及び上記ツェナダイオード２３を介して接地されている。ＭＯＳトランジスタ２２のソース端子はＶｃｃ入力端子２１を介して制御電源に接続されている。ＭＯＳトランジスタ２２のドレイン端子は制御回路５に接続されている。ＭＯＳトランジスタ２２のゲート・ソース間には抵抗Ｒ１が設けられている。上記両抵抗Ｒ１，Ｒ２の分圧比は、制御用電圧Ｖｃｃが所定電圧Ｅｋ（Ｅ２＜Ｅｋ＜Ｅ１）を上回ったときに、ＭＯＳトランジスタ２２のゲート・ソース間電圧（以下、ゲート電圧という）ＥＲ１が閾値電圧Ｖｔｈ（スレッショールド電圧）を下回るように設定されている。
【００２９】
上記ツェナダイオード２３の耐電圧Ｅｄは、第二電源電圧Ｅ２＜耐電圧Ｅｄ＜第一電源電圧Ｅ１の関係を満たすように設定されている。これにより、制御用電圧Ｖｃｃが第一電源電圧Ｅ１である場合には、ツェナダイオード２３を介してグランド側へ電流が流れる一方、制御用電圧Ｖｃｃが第二電源電圧Ｅ２である場合にはこのグランド側への電流流れは生じないようになっている。
【００３０】
次に待機電流低減回路１３の動作についてモータ１が運転状態にある場合と停止状態にある場合とのそれぞれについて説明する。
【００３１】
先ず、モータ１が運転状態にある場合には、制御用電圧Ｖｃｃが制御電源によって第一電源電圧Ｅ１に制御される。ここで、第一電源電圧Ｅ１はツェナダイオード２３の耐電圧Ｅｄよりも高いため、制御電源→抵抗Ｒ１→抵抗Ｒ２→ツェナダイオード２３→グランドを通る経路で電流が流れることとなる。この結果、抵抗Ｒ１において電圧降下が発生して、ＭＯＳトランジスタ２２のゲート電圧ＥＲ１が閾値電圧Ｖｔｈを下回る。これにより、ＭＯＳトランジスタ２２が作動してそのソース・ドレイン間が導通する。よって、制御電源から制御回路５へ電流が供給される。
【００３２】
一方、モータ１が停止状態にある場合には、上述の如く、制御用電圧Ｖｃｃが制御電源によって第二電源電圧Ｅ２に制御される。ここで、第二電源電圧Ｅ２はツェナダイオード２３の耐電圧Ｅｄよりも低いためグランド側へ電流が流れることはない。したがって、ＭＯＳトランジスタ２２のゲート・ソース間には電位差が生じない。このため、ＭＯＳトランジスタ２２は作動せず、そのソース・ドレイン間の導通が遮断される。よって、制御電源から制御回路５へ電流は流れることもない。
【００３３】
図３は、制御電源の制御用電圧Ｖｃｃと、制御電源から制御回路５間へ流れる電流との関係を示したグラフである。この図から、モータ１が運転状態で制御用電圧Ｖｃｃが第一電源電圧Ｅ１である場合には、制御電源から制御回路５へ所定電流Ｉｓが供給されていることがわかる。一方、モータ１が停止状態で制御用電圧Ｖｃｃが第二電源電圧Ｅ２（所定電圧Ｅｋ未満）である場合には、制御電源から制御回路５へ流れる電流は０（Ａ）であり、待機電流が流れないことがわかる（図３参照）。
【００３４】
以上の如く上記実施形態では、モータ１が停止状態にある場合には、制御電源から制御回路へ流れる待機電流を遮断することができる。よって、モータ全体の待機電流を低減して、省エネ性を向上させることができる。
【００３５】
また、この実施形態１では、待機電流低減回路１３は、電気式のスイッチング素子であるＭＯＳトランジスタ２２を用いて構成されている。したがって、機械式のリレースイッチ等を用いた場合に比べて回路全体のコンパクト化を図ることができる。よって、駆動回路３をモータ１のケーシング内に設けた回路一体型のモータにおいて、モータケーシングを大型化することなく、該ケーシング内に待機電流低減回路１３を効率良く配置することができる。また、ＭＣＵ等を新たに付加する必要がなくなり、簡単な回路構成により、制御電源と制御回路との間の電流供給経路を遮断することができるため、モータ１のコスト低減を図ることができる。
【００３６】
また、モータ本体２と待機電流低減回路１３を含む駆動回路３とをモータケーシング内に収容することにより、モータ１のコンパクト化を図れるとともにその据え付け作業を容易に行うことができる。
【００３７】
《実施形態１の変形例》
図４には、実施形態１に係る待機電流低減回路１３の変形例を示す。この変形例に係る待機電流低減回路１３は、ＭＯＳトランジスタ２２のゲート端子に接続される回路構成が上記実施形態１とは異なる。
【００３８】
具体的には、ＭＯＳトランジスタ２２のゲート端子には、抵抗Ｒ２を介して比較器２４が接続されている。この比較器２４の正相入力端子は、Ｖｃｃ入力端子２１及びグランド間に跨る電流経路上の点ａ１に接続されている。この電流経路には、点ａ１を挟んで抵抗Ｒ５及び抵抗Ｒ６が直列に配設されている。上記比較器２４の逆相入力端子も、同じくＶｃｃ入力端子２１及びグランド間に跨る別の電流経路上の点ａ２に接続されている。この電流経路には、点ａ２を挟んで抵抗Ｒ３及び抵抗Ｒ４が直列に配設されている。また、比較器２４の正相入力端子及びグランド間にはツェナダイオード２５が設けられている。上記抵抗Ｒ３及びＲ４の分圧比、並びに、抵抗Ｒ５及びＲ６の分圧比は、制御用電圧Ｖｃｃが所定電圧Ｅｋ以上になると比較器２４の出力が反転するように設定される。
【００３９】
以上のように構成された待機電流低減回路１３では、モータ１が停止状態で制御用電圧Ｖｃｃが第二電源電圧Ｅ２に等しいときには、比較器２４の正相入力端子の電圧が逆相入力端子の電圧に比べて高くなる。このため、比較器２４からの出力によってＭＯＳトランジスタ２２のソース・ドレイン間は導通せず、制御電源からモータ１に電流が供給されることもない。一方、モータ１が運転状態なって制御用電圧Ｖｃｃが第二電源電圧Ｅ２から第一電源電圧Ｅ１に上昇すると、比較器２４の逆相入力端子の電圧が正相入力端子の電圧よりも高くなり、比較器２４の出力が反転する。この結果、ＭＯＳトランジスタ２２が作動してそのソース・ドレイン間が導通し、制御電源からモータ１に電流が供給される。
【００４０】
以上より、上述のような回路構成でも、モータ１が停止状態のときには、待機電流低減回路１３によって、制御電源から制御回路５へ供給される待機電流を遮断することができる。よって、上記実施形態１と同様に、回路全体のコンパクト化を図りながら、簡単な構成により、モータ停止時における待機電流を低減することができる。
【００４１】
《実施形態２》
図５には、実施形態２に係る待機電流低減回路１３を示す。この実施形態２に係る待機電流低減回路１３は、モータ電圧Ｖｍの電圧値に応じて、制御電源と制御回路５との間の電流供給経路を遮断するように構成されている。
【００４２】
すなわち、ＭＯＳトランジスタ２２のゲート端子には、モータ電圧Ｖｍが入力されるＶｍ入力端子３１と比較器２６とを含む付加回路６０が接続されている。
【００４３】
上記比較器２６は、ＭＯＳトランジスタ２２のゲート端子に抵抗Ｒ２を介して接続されている。比較器２６の正相入力端子は、Ｖｃｃ入力端子２１及びグランド間に跨る電流経路上の点ｂ１に接続されている。この電流経路には、点ｂ１を挟んで抵抗Ｒ３及び抵抗Ｒ４が直列に配設されている。比較器２６の逆相入力端子は、Ｖｍ入力端子３１及びグランド間に跨る電流経路上の点ｂ２に接続されている。この電流経路には、点ｂ２を挟んで抵抗Ｒ５及び抵抗Ｒ６が直列に配設されている。上記抵抗Ｒ３及びＲ４の分圧比、並びに、抵抗Ｒ５及びＲ６の分圧比は、Ｖｍ入力端子３１が所定電圧Ｅｍ以上になったときに、比較器２６の出力が反転するように設定されている。すなわち、これらの分圧比を変えることにより所定電圧Ｅｍの設定値を変更することができる。本実施形態では、上記所定電圧Ｅｍは、モータの運転状態に対応したモータ電圧の最低値である。
【００４４】
また、上記制御電源は、上記実施形態１とは異なり、モータ１の作動状態に拘わらず、その電源電圧（制御用電圧Ｖｃｃ）を第一電源電圧Ｅ１に維持するように構成されている。
【００４５】
以上のように構成された待機電流低減回路１３では、モータ１が停止状態でモータ電圧Ｖｍが所定電圧Ｅｍ未満になっている場合には、比較器２６の正相入力端子の電圧が逆相入力端子の電圧に比べて高くなる。このため、比較器２６からの出力によってＭＯＳトランジスタ２２のソース・ドレイン間は導通せず、制御電源から制御回路５に電流は流れない。一方、モータ１が運転状態でモータ電圧Ｖｍが所定電圧Ｅｍ以上になると、比較器２６の逆相入力端子の電圧が正相入力端子の電圧よりも高くなり、比較器２６の出力が反転する。この結果、ＭＯＳトランジスタ２２が作動してそのソース・ドレイン間が導通し、制御電源から制御回路５に電流が流れる。
【００４６】
このように、上述のような回路構成でも、モータ１が停止状態にあるときには、該待機電流低減回路１３によって、制御電源から制御回路５へと供給される待機電流を遮断することができる。よって、上記実施形態１と同様に、回路全体のコンパクト化を図りながら、簡単な構成により、モータ停止時における待機電流を低減することができる。
【００４７】
また、上述の構成では、待機電流低減回路１３は、モータ電圧Ｖｍに基づいて、制御電源と制御回路５との間を遮断するように構成されている。これにより、上記実施形態１の如く、モータ１の運転／停止状態に応じて制御電源の制御用電圧Ｖｃｃを第一電源電圧Ｅ１と第二電源電圧Ｅ２との間で切り換える必要もない。したがって、制御電源の構成を簡略化することができ、モータシステム全体のコスト低減を図れる。
【００４８】
《実施形態３》
図６は、本発明の実施形態３に係る待機電流低減回路１３の構成を示す。この実施形態３に係る待機電流低減回路１３は、制御用電圧Ｖｃｃ及び速度指令電圧Ｖｓｐに応じて、制御電源と制御回路５との間の電流供給経路を遮断するように構成されている。
【００４９】
具体的には、待機電流低減回路１３は、制御用電圧Ｖｃｃが入力される主回路５０と、速度指令電圧Ｖｓｐが入力される付加回路６０とを備えている。
【００５０】
主回路５０の構成は上記実施形態１の待機電流低減回路１３の構成と同様であるため、ここでは説明を省略する。
【００５１】
付加回路６０は、速度指令電圧Ｖｓｐが入力されるＶｓｐ入力端子４１と、ＭＯＳトランジスタ２２及びグランド間の電流経路を遮断するＮチャンネル型のＭＯＳトランジスタ２７と、を備えている。該ＭＯＳトランジスタ２７のソース端子はツェナダイオード２３に接続され、ドレイン端子はグランドに接続されている。また、ＭＯＳトランジスタ２７のゲート端子は、速度指令電圧Ｖｓｐが入力されるＶｓｐ入力端子４１に抵抗Ｒ３を介して接続されている。
【００５２】
上記ＭＯＳトランジスタ２７のゲート・ドレイン間には抵抗Ｒ４が設けられている。抵抗Ｒ３及びＲ４の分圧比は、Ｖｓｐ入力端子４１に所定電圧Ｅｓ以上の速度指令電圧Ｖｓｐが入力されたときに、ＭＯＳトランジスタ２７が作動（導通）するように設定されている。所定電圧Ｅｓは、モータ１を定常運転可能な回転数の最低値に対応する速度指令電圧である。
【００５３】
以上のように構成された待機電流低減回路１３では、入力端子４１からの入力電圧が所定電圧Ｅｓ以上である場合、つまりモータが運転状態にある場合には、ＭＯＳトランジスタ２７が作動してそのソース・ドレイン間が導通する。このとき、制御用電圧Ｖｃｃが第一電源電圧Ｅ１（所定電圧Ｅｋ以上）になっていれば、上述の如く、主回路５０に含まれるＰ型のＭＯＳトランジスタ２２が作動して、制御電源から制御回路５へと電流が供給される。入力端子４１からの入力電圧が所定電圧Ｅｓ以上である場合でも、制御用電圧Ｖｃｃが第二電源電圧Ｅ２になっていれば、上述の如く、ＭＯＳトランジスタ２２は作動せず、制御電源から制御回路５へと待機電流が流れることもない。
【００５４】
一方、Ｖｓｐ入力端子４１からの入力電圧が所定電圧Ｅｓ未満である場合、つまりモータが停止状態にある場合には、ＭＯＳトランジスタ２７は作動せずそのソース・ドレイン間の導通が遮断される。したがって、制御電源→抵抗Ｒ１→抵抗Ｒ２→ツェナダイオード２３→ＭＯＳトランジスタ２７→グランドを通る経路で電流が流れることもない。よって、制御用電圧Ｖｃｃが所定電圧Ｅｋ以上であっても、ＭＯＳトランジスタ２２は作動せず、制御電源と制御回路５との間の電流供給経路が遮断される。したがって、制御電源から制御回路５へと流れる待機電流を遮断することができる。
【００５５】
上述のような回路構成でも、モータ１が停止状態にあるときには、該待機電流低減回路１３によって、制御電源から制御回路５へと供給される待機電流を遮断することができる。よって、上記実施形態１及び上記実施形態２と同様に、回路全体のコンパクト化を図りながら、簡単な構成により、モータ停止時における待機電流を低減することができる。
【００５６】
また、上述の構成では、待機電流低減回路１３は、制御用電圧Ｖｃｃと速度指令電圧Ｖｓｐとの２段階の電圧基準を設けて、この二つの電圧基準を基に、制御電源と制御回路５との間の電流供給経路を遮断するように構成されている。すなわち、待機電流低減回路１３は、速度指令電圧Ｖｓｐが所定電圧Ｅｓ以上であり且つ制御用電圧Ｖｃｃが第一電源電圧Ｅ１（所定電圧Ｅｋ以上）になっているときのみ、制御電源と制御回路５とを導通させるように構成されている。これにより、待機電流低減回路１３の誤作動を防止することができ、上記実施形態１及び２に比べて、待機電流低減回路１３の作動確実性を向上させることができる。
【００５７】
《実施形態４》
図７は、本発明の実施形態４に係る待機電流低減回路１３の構成を示す。この実施形態４に係る待機電流低減回路１３は、制御用電圧Ｖｃｃ及びモータ電圧Ｖｍに応じて、制御電源と制御回路５との間の電流供給経路を遮断するように構成されている。
【００５８】
この待機電流低減回路１３の構成は、上記実施形態３に係る待機電流低減回路１３においてＶｓｐ入力端子４１をＶｍ入力端子に置き換えただけで、その他の構成は全て上記実施形態３と同様である。待機電流低減回路１３の作動原理についても上記実施形態３と同様であるため、ここでは詳細な説明を省略する。
【００５９】
したがって、本実施形態に係る待機電流低減回路１３では、Ｖｍ入力端子３１からの入力電圧が所定電圧Ｅｍ以上で且つ制御用電圧Ｖｃｃが第一電源電圧Ｅ１（所定電圧Ｅｋ以上）である場合にのみＭＯＳトランジスタ２２が導通して制御電源から制御回路５へと電流が供給される。Ｖｍ入力端子３１が所定電圧Ｅｍ未満である場合や、制御電圧Ｖｃｃの電圧が第二電源電圧Ｅ２（所定電圧Ｅｋ未満）である場合には、ＭＯＳトランジスタ２２により制御電源と制御回路５との間の電流供給経路が遮断されて、制御電源から制御回路５へと電流が流れることはない。
【００６０】
したがって、上述のような回路構成でも、モータ１が停止状態にあるときには、該待機電流低減回路１３によって、制御電源から制御回路５へと流れる待機電流を遮断することができる。よって、上記実施形態１〜実施形態３と同様に、回路全体のコンパクト化を図りながら、簡単な構成により、モータ停止時における待機電流を低減することができる。
【００６１】
また、上述の構成では、待機電流低減回路１３は、制御用電圧Ｖｃｃとモータ電圧Ｖｍとの２段階の電圧基準を設けて、この二つの電圧基準を基に、制御電源と制御回路５との間の電流供給経路を遮断するように構成されている。したがって、上記実施形態３と同様に、待機電流低減回路１３の誤作動を防止してその作動確実性を向上させることができる。
【００６２】
《実施形態５》
図８は、本発明の実施形態５に係る待機電流低減回路１３の構成を示す。この実施形態５に係る待機電流低減回路１３は、制御電源及び制御回路５間の電流供給経路を遮断する回路（以下、制御側遮断回路１３ａという）に加えて、モータ電源及びインバータ回路４間の電流供給経路を遮断するモータ側遮断回路１３ｂを備えている。
【００６３】
制御側遮断回路１３ａの構成は、上記実施形態１に係る待機電流低減回路１３（図２参照）の構成と同様であるため、ここでは詳細な説明を省略する。
【００６４】
モータ側遮断回路１３ｂは、上記モータ電源及びインバータ回路４間の電流供給経路に配設されたＰチャンネル型のＭＯＳトランジスタ２８と、該ＭＯＳトランジスタ２８及びグランド間に配設されたＮチャンネル型のＭＯＳトランジスタ２９と、を備えている。
【００６５】
上記Ｐチャンネル型のＭＯＳトランジスタ２８のソース端子はＶｍ入力端子に接続され、ドレイン端子はインバータ回路４に接続されている。該ＭＯＳトランジスタ２８のゲート・ソース間には抵抗Ｒ７が設けられている。該ＭＯＳトランジスタ２８のゲート端子は、抵抗Ｒ８を介してＮチャンネル型のＭＯＳトランジスタ２９のソース端子に接続されている。
【００６６】
抵抗Ｒ７及びＲ８の分圧比は、モータ電圧Ｖｍが所定電圧Ｅｍ以上のときに、ＭＯＳトランジスタ２８のゲート電圧ＥＲ７が閾値電圧Ｖｔｈを下回るように設定される。
【００６７】
上記Ｎチャンネル型のＭＯＳトランジスタ２９のドレイン端子は接地されている。該ＭＯＳトランジスタ２９のゲート端子は、ＭＯＳトランジスタ２２のドレイン端子及びグランド間に跨る電流経路上の点ｃに接続されている。当該電流経路には、該点ｃを挟んで抵抗Ｒ９及びツェナダイオード３０が互いに直列に配設されている。
【００６８】
以上のように構成された待機電流低減回路１３では、モータ１が運転状態で制御用電圧Ｖｃｃが第一電源電圧Ｅ１である場合には、上述の如く、ＭＯＳトランジスタ２２が作動（導通）して制御電源から制御回路５へ電流が供給される。また、ＭＯＳトランジスタ２２が作動することで、制御電源から抵抗Ｒ９及びツェナダイオード３０を介してグランド側へ電流が流れる。この結果、ＭＯＳトランジスタ２９のゲート電圧が閾値電圧Ｖｔｈを上回って、該ＭＯＳトランジスタ２９が作動する。
【００６９】
このとき、モータ電圧Ｖｍが所定電圧Ｅｍ以上になっていれば、モータ電源（Ｖｍ入力端子）からグランド側へ流れる電流により、ＭＯＳトランジスタ２８のゲート電圧ＥＲ７が閾値電圧Ｖｔｈを下回る。このため、ＭＯＳトランジスタ２８が作動して、モータ電源からインバータ回路４を介してモータ本体２に駆動電流が供給される。制御用電圧Ｖｃｃが第一電源電圧Ｅ１である場合でも、モータ電圧Ｖｍが所定電圧Ｅｍ未満であるときには、ＭＯＳトランジスタ２８が作動せず、モータ電源とインバータ回路４との導通は遮断される。したがって、モータ電源からインバータ回路４（延いてはモータ本体２）に電流が供給されることもない。
【００７０】
一方、モータ１が停止状態で制御用電圧Ｖｃｃが第二電源電圧Ｅ２である場合には、上述の如く、ＭＯＳトランジスタ２２は作動せず、制御電源と制御回路５との導通は遮断される。このため、制御電源から抵抗Ｒ９及びツェナダイオード３０を介してグランド側に電流が流れることもない。このため、ＭＯＳトランジスタ２９が作動しないので、仮にモータ電圧Ｖｍが所定電圧Ｅｍ以上であっても、ＭＯＳトランジスタ２８は作動せず、モータ電源及びインバータ回路４間の導通は遮断される。したがって、モータ電源からインバータ回路４を介してモータ本体２に電流が供給されることもない。
【００７１】
このように、本実施形態に係る待機電流低減回路１３では、制御用電圧Ｖｃｃが所定電圧Ｅｋ以上で且つモータ電圧Ｖｍが所定電圧Ｅｍ以上である場合にのみ、モータ電源からインバータ回路４に電流が供給される。制御用電圧Ｖｃｃが所定電圧Ｅｋ未満の場合や、モータ電圧Ｖｍが所定電圧Ｅｍ未満の場合には、モータ電源からインバータ回路４に電流が供給されることもない。したがって、制御電源から制御回路５に流れる待機電流に加えて、モータ電源からインバータ回路４に流れる待機電流も遮断することができる。よって、上記実施形態１〜４に比べてモータ全体の待機電流をさらに低減することができる。
【００７２】
《実施形態５の変形例》
図９には、実施形態５に係る待機電流低減回路１３の変形例を示す。この変形例に係る待機電流低減回路１３は、制御側遮断回路１３ａが制御用電圧Ｖｃｃ及び速度指令電圧Ｖｓｐを入力とする点、並びに、モータ側遮断回路１３ｂがモータ電圧Ｖｍ及び速度指令電圧Ｖｓｐを入力とする点で上記実施形態５と異なる。
【００７３】
上記制御側遮断回路１３ａの構成は、上記実施形態３に係る待機電流低減回路１３（図６参照）の構成と同様であるため、ここでは詳細な説明を省略する。
【００７４】
上記モータ側遮断回路１３ｂは、ＭＯＳトランジスタ２９のゲート端子に接続される回路構成を上記実施形態５とは異ならせたものである。すなわち、上記モータ側遮断回路１３ｂにおいて、上記ＭＯＳトランジスタ２９のゲート端子は、比較器３２を介してＶｓｐ入力端子４１に接続されている。上記比較器３２の出力端子とＭＯＳトランジスタ２２のドレイン端子との間には抵抗Ｒ１０が設けられている。
【００７５】
上記比較器３２の正相入力端子は、抵抗Ｒ１１を介してＶｓｐ入力端子４１に接続されている。比較器３２の正相入力端子及びグランド間には抵抗Ｒ１４が設けられている。比較器３２の逆相入力端子は、上記ＭＯＳトランジスタ２２のドレイン端子及びグランド間に跨る電流経路上の点ｄに接続されている。該電流経路には、点ｄを挟んで抵抗Ｒ１２及び抵抗Ｒ１３が互いに直列に配設されている。
【００７６】
以上のように構成された待機電流低減回路１３の動作について説明する。尚、制御側遮断回路１３ａの動作については、上記実施形態３と同様であるため、ここでは詳細な説明を省略する。
【００７７】
モータ側遮断回路１３ｂにおいて、速度指令電圧Ｖｓｐが所定電圧Ｅｓ未満である場合には、比較器３２の正相入力端子の電圧（速度指令電圧Ｖｓｐを抵抗Ｒ１１及びＲ１４で分圧した電圧）が、逆相入力端子の電圧（制御用電圧Ｖｃｃを抵抗Ｒ１２及びＲ１３で分圧した電圧）に比べて低くなる。このため、比較器３２からの出力によってＭＯＳトランジスタ２９が作動することもない。したがって、ＭＯＳトランジスタ２８も作動しないので、モータ電源からインバータ回路４へ電流が流れることもない。
【００７８】
一方、速度指令電圧Ｖｓｐが所定電圧Ｅｓ以上になると、比較器３２の正相入力端子の電圧が逆相入力端子の電圧よりも高くなり、比較器２６の出力が反転する。この結果、ＭＯＳトランジスタ２９が作動してそのソース・ドレイン間が導通する。このとき、モータ電圧Ｖｍが所定電圧Ｅｍ以上になっていれば、ＭＯＳトランジスタ２８が作動して、モータ電源からインバータ回路４へ電流が流れる。速度指令電圧Ｖｓｐが所定電圧Ｅｓ以上であっても、モータ電圧Ｖｍが所定電圧未満であるときには、ＭＯＳトランジスタ２８は作動しない。このため、モータ電源からインバータ回路４へと電流が流れることもない。
【００７９】
したがって、上述のような回路構成でも、上記実施形態５と同様に、制御電源から制御回路５に流れる待機電流に加えて、モータ電源からインバータ回路４に流れる待機電流を遮断することができる。
【００８０】
また、上述のような回路構成によれば、モータ側遮断回路１３ｂは、モータ電圧Ｖｍと速度指令電圧Ｖｓｐとの２段階の電圧基準を設けて、この二つの電圧基準を基に、モータ電源とインバータ回路４との間の電流供給経路を遮断するように構成されている。したがって、上記実施形態５に比べて、モータ電源からインバータ回路４へ流れる待機電流を確実に遮断することができる。
【００８１】
《実施形態６》
図１０には、実施形態６に係る待機電流低減回路１３を示す。この実施形態では、待機電流低減回路１３は、制御電源に接続された大元の電流供給ライン２００から分岐した分岐ライン２０１上に設けられている点で上記各実施形態とは異なる。
【００８２】
すなわち、本実施形態では、制御電源から制御回路５へと電流を供給する電流供給ラインは、上記大元の電流供給ライン２００と、そこから分岐して上アーム駆動回路１０に接続される第１分岐ライン２０１と、下アーム駆動回路１１に接続される第２分岐ライン２０２と、第２分岐ライン２０２上の点ｆから分岐してレギュレータ２０５に接続される第３分岐ライン２０３とを有している。
【００８３】
レギュレータ２０５は、タイミング制御部９、通電信号形成部１４及び位置検出部８への供給電圧を一定化するためのものであって、該各部８，９，１４に接続ライン２０６〜２０８を介してそれぞれ接続されている。
【００８４】
本実施形態では、待機電流低減回路１３は、上記第２分岐ライン２０２上における点ｆよりも制御電源側の部位に設けられている。待機電流低減回路１３の構成は、上記実施形態１と同様の構成であるため、ここでは、その詳細な説明を省略する。尚、待機電流低減回路１３の構成としては、例えば上記実施形態３と同様の構成を採用することもできる。
【００８５】
上述の構成では、モータ１が運転状態にある場合には、ＭＯＳトランジスタ２２（図２参照）のソース・ドレイン間が導通して、第２分岐ライン２０２が導通する。この結果、制御電源から制御回路５を構成する各回路に電流が供給される。
【００８６】
一方、モータ１が停止状態にある場合には、上記実施形態１で説明したように、待機電流低減回路１３を構成するＭＯＳトランジスタ２２のソース・ドレイン間の導通が遮断される。この結果、第２分岐ライン２０２の導通が遮断され、制御電源から、レギュレータ２０５、タイミング制御部９、通電信号形成部１４、位置検出部８、及び下アーム駆動回路１１への電流供給が遮断される。上アーム駆動回路１０に対しては、モータ１が停止状態にある場合でも、第１分岐ライン２０１を介して制御電源からの電流が供給される。
【００８７】
このように本実施形態では、モータ１が停止状態にある場合に、上記各実施形態の如く制御回路５を構成する回路の全てに対し電流供給を停止するのではなく、必要な回路（本実施形態では上アーム駆動回路１０）には制御電源から電流を継続的に供給することができる。
【００８８】
尚、本実施形態では、待機電流低減回路１３を、第２分岐ライン２０２における点ｆよりも制御電源側に設けるようにしているが、これに限ったものではなく、例えば、レギュレータ２０５と位置検出部８との接続ライン２０６上に設けるようにしてもよいし、上記第３分岐ライン２０３上に設けるようにしてもよい。
【００８９】
《実施形態６の変形例》
図１１及び図１２には、実施形態６の変形例を示す。この変形例では、タイミング制御部９は、位置検出部８からの回転位置信号を基に、モータ１の回転子が回転状態にあるか否かを判断して、モータ１が回転状態から停止状態に切換わった時には、回転停止信号Ｖｒとしてクロック信号ＤＣＬＫを出力するように構成されている。
【００９０】
待機電流低減回路１３は、速度指令電圧Ｖｓｐと、上記タイミング制御部９から出力される回転停止信号Ｖｒ（クロック信号ＤＣＬＫ）とを基に、第２分岐ライン２０２を導通状態と遮断状態とに切り換えるように構成されている。
【００９１】
具体的には、本変形例では、待機電流低減回路１３は、制御用電圧Ｖｃｃが入力される主回路５０と、速度指令電圧Ｖｓｐが入力される第１付加回路６０と、速度指令電圧Ｖｓｐ及び上記回転停止信号Ｖｒが入力される第２付加回路６１と、を備えている。
【００９２】
上記主回路５０及び第１付加回路６０はそれぞれ、実施形態３に係るモータ１の主回路５０及び付加回路６０と同じ構成であるため、これらの詳細な説明は省略する。
【００９３】
第２付加回路６１は、Ｎチャンネル型のＭＯＳトランジスタ７０と、Ｄ型フリップフロップ回路７１とを備えている。
【００９４】
上記ＭＯＳトランジスタ７０は、そのゲート端子がＤ型フリップフロップ回路７１の出力端子に接続されている。ＭＯＳトランジスタ７０のソース端子は、Ｖｓｐ入力端子４１に接続され、ＭＯＳトランジスタ７０のドレイン端子は接地されている。
【００９５】
Ｄ型フリップフロップ回路７１の出力端子は、上述の如くＭＯＳトランジスタ７０に接続されている。Ｄ型フリップフロップ回路７１の一方の入力端子は、シュミットトリガ７２の出力端子に接続され、他方の入力端子は、上記タイミング制御部９に接続されている。シュミットトリガ７２の入力端子は、Ｖｓｐ入力端子４１に接続されている。
【００９６】
以上のように構成された待機電流低減回路１３の作動例について、図１３のタイムチャートを参照しながら説明する。
【００９７】
ユーザの操作により速度指令電圧Ｖｓｐ（図１３（ｂ）参照）が上昇して、時刻ｔ１で、速度指令電圧Ｖｓｐが予め設定されたＶｃｃオン電圧（本実施形態では、上記所定電圧Ｅｓに等しい）に達すると、上記制御電源の制御用電圧Ｖｃｃが第二電源電圧Ｅ２から第一電源電圧Ｅ１に切り換わる（図１３（ａ）参照）。これと同時に、モータ１が、停止状態から回転状態に切り換わるとともに（図１３（ｄ）参照）、シュミットトリガ７２からは、Ｄ型フリップフロップ回路７１に対してＨレベル信号（ＤＶＳＰ信号）が出力される（図１３（ｃ）参照）。そして、時刻ｔ２から時刻ｔ３までの一定期間、モータ１が回転状態を維持した後、ユーザの操作により速度指令電圧Ｖｓｐが低下し始めて、時刻ｔ４で、速度指令電圧Ｖｓｐが所定電圧Ｅｓ（＝Ｖｃｃオン電圧）を下回ると、モータ１が回転状態から停止状態に切り換わる（図１３（ｄ）参照）。速度指令電圧Ｖｓｐが所定電圧Ｅｓを下回った後も、シュミットトリガ７２の出力信号はそのヒステリシス特性によりＨレベルに維持される。そして、時刻ｔ４で、モータ１が停止するのと同時に、タイミング制御部９からクロック信号ＤＣＬＫが出力される（図１３（ｅ）参照）。時刻ｔ５では、速度指令電圧ＶｓｐがＶｃｃオフ電圧に達することにより、制御用電圧Ｖｃｃが第二電源電圧Ｅ２に切り換わるとともに、Ｄ型フリップフロップ回路７１によって、タイミング制御部９からのクロック信号ＤＣＬＫと、直前の入力信号ＤＶＳＰとを基に、所定信号Ｑ（Ｈレベル信号）を生成して上記ＭＯＳトランジスタ７０のゲート端子に印加する（図１３（ｆ）参照）。
【００９８】
ＭＯＳトランジスタ７０のゲート端子に所定信号Ｑが入力されると、ＭＯＳトランジスタ７０が導通して、Ｖｓｐ入力端子４１→ＭＯＳトランジスタ７０→グランドの経路で電流が流れるため、第１付加回路６０を構成するＭＯＳトランジスタ２７が作動することはなく、したがって、主回路５０を構成するＭＯＳトランジスタ２２が作動することもない。
【００９９】
このように、本変形例では、待機電流低減回路１３は、速度指令電圧Ｖｓｐと回転停止信号Ｖｒとの双方に基づいて、主回路５０（延いては第２分岐ライン２０２）を導通状態と遮断状態とに切り換えるように構成されている。これにより、待機電流低減回路１３の作動確実性を向上させることができる。
【０１００】
《他の実施形態》
本発明の構成は、上記各実施形態に限定されるものではなく、それ以外の種々の構成を包含するものである。
【０１０１】
すなわち、上記実施形態３及び実施形態４ではそれぞれ、待機電流低減回路１３の入力電圧として２種類の電圧を使用して、この入力された２種類の電圧値に応じて、制御電源と制御回路５との間の電流供給経路を遮断するようにしているが、これに限ったものではなく、モータ電圧Ｖｍと制御用電圧Ｖｃｃと速度指令電圧Ｖｓｐとの３種類の電圧を入力として使用するようにしてもよい。
【０１０２】
また、上記実施形態３及び実施形態４に示した例に限らず、例えば上記２種類の電圧として、速度指令電圧Ｖｓｐとモータ電圧Ｖｍとを採用するようにしてもよい。
【０１０３】
また、上記実施形態１、上記実施形態３〜実施形態５において、ツェナダイオード２３を設けずに、抵抗Ｒ２をＭＯＳトランジスタ２７のソース端子に直接、接続するようにしてもよい。この場合でも、抵抗Ｒ１及び抵抗Ｒ２の分圧比や、ＭＯＳトランジスタ２２の閾値電圧Ｖｔｈを調整することで、上述した該各実施形態と同様の回路動作を実現することができる。
【０１０４】
また、上記各実施形態では、制御電源と制御回路５との間の電流供給経路に設けるスイッチング素子として、ＭＯＳトランジスタを採用するようにしているが、これに限ったものではなく、例えば、接合型トランジスタを採用するようにしてもよい。
【０１０５】
また、上記各実施形態では、３相の巻線によってモータ１を構成しているが、これに限ったものではなく、例えば単相又は４相の巻線によってモータ１を構成するようにしてもよい。
【０１０６】
また、上記各実施形態では、モータ１の制御方式としてＰＷＭ制御を採用するようにしているが、例えばＰＡＭ制御を採用するようにしてもよい。
【０１０７】
また、上記各実施形態では、制御回路５が位置検出部８を有するモータ１の例を示したが、例えば、位置検出部８を有さないセンサレス方式のモータ１であってもよい。
【産業上の利用可能性】
【０１０８】
本発明は、インバータ回路とその制御回路とを備えたモータに有用であり、特に、モータ本体とその駆動回路とを一体化した回路一体型のモータに有用である。
【符号の説明】
【０１０９】
１      ブラシレスＤＣモータ
２      モータ本体
４      インバータ回路
５      制御回路
６      スイッチング素子
８      位置検出部（位置検出回路）
９      タイミング制御部（駆動信号形成回路）
１０    上アーム駆動回路
１１    下アーム駆動回路
１４    通電信号形成部（駆動信号形成回路）
１３    待機電流低減回路（電流遮断回路）
２２    ＭＯＳトランジスタ（スイッチング素子）
２０５  レギュレータ（レギュレータ回路）
Ｖｃｃ  制御電源の電圧
Ｖｍ    モータ電源の電圧
Ｖｓｐ  速度指令電圧
Ｖｒ    回転信号
【図１】
2011139624.tif 000003
【図２】
2011139624.tif 000004
【図３】
2011139624.tif 000005
【図４】
2011139624.tif 000006
【図５】
2011139624.tif 000007
【図６】
2011139624.tif 000008
【図７】
2011139624.tif 000009
【図８】
2011139624.tif 000010
【図９】
2011139624.tif 000011
【図１０】
2011139624.tif 000012
【図１１】
2011139624.tif 000013
【図１２】
2011139624.tif 000014
【図１３】
2011139624.tif 000015