(57)【要約】【課題】画素回路内にデータ信号を保持するメモリー回路を備えた電気光学装置において、消費電力の増加を抑制しつつ耐ノイズ性を高める。【解決手段】画素回路内にはデータ信号を保持するメモリー回路が設けられている。表示データ書込期間は、画素回路に対してデータ信号を書き込みつつ書き込んだデータ信号に基づいて表示を行う期間である。また、表示データ保持期間は、画素回路に対するデータ信号の書き込みを停止してメモリー回路に保持されたデータ信号に基づいて表示を行う期間である。切替回路は、表示データ保持期間が開始されると（Ｔ１）、駆動回路用の電源線に供給する電源電位（ＶＤＨ，ＶＤＤ）を、表示データ書込期間において電源線に供給する第１定電位（１２Ｖ，６Ｖ）よりも低い第２定電位（３Ｖ）にする。また、切替回路は、表示データ保持期間が終了する前に（Ｔ２）、電源線に供給する電源電位を第２定電位から第１定電位にする。【選択図】図４
2011027887.tif 000002
【特許請求の範囲】
【請求項１】
走査線とデータ線との交点に対応して設けられた画素回路と、
前記画素回路を駆動する駆動回路と、
前記駆動回路に電源電位を供給する電源線と、
前記電源線に供給する電源電位を切り替える切替回路と
を備えた電気光学装置であって、
前記画素回路は、
画素電極と、
前記データ線に供給されたデータ信号を保持するメモリー回路と、
前記メモリー回路に保持されたデータ信号に基づいて、互いに論理レベルが反対の２つの交流信号のうちの一方を、前記画素電極に供給する交流信号として選択する選択回路とを備え、
前記切替回路は、
前記画素回路に対するデータ信号の書き込みを停止して前記メモリー回路に保持されたデータ信号に基づいて表示を行う表示データ保持期間が開始されると、前記電源線に供給する電源電位を、前記画素回路に対してデータ信号を書き込みつつ当該書き込んだデータ信号に基づいて表示を行う表示データ書込期間において前記電源線に供給する第１定電位よりも低い第２定電位にし、前記表示データ保持期間が終了する前に、前記電源線に供給する電源電位を前記第２定電位から前記第１定電位にする
ことを特徴する電気光学装置。
【請求項２】
前記駆動回路は、
前記走査線に供給される走査信号をオンにするデコーダー回路と、
前記デコーダー回路の出力をレベルシフトするバッファー回路と
を備えた走査線駆動回路であり、
前記電源線は、前記デコーダー回路に電源電位を供給する電源線、または前記バッファー回路に電源電位を供給する電源線である
ことを特徴する請求項１に記載の電気光学装置。
【請求項３】
前記データ線に対応する選択線をさらに備え、
前記駆動回路は、
前記選択線に供給される選択信号をオンにするデコーダー回路と、
前記デコーダー回路の出力をレベルシフトするバッファー回路と、
前記選択信号がオンの場合に前記データ線にデータ信号を供給するサンプルホールド回路と
を備えたデータ信号出力回路であり、
前記電源線は、前記デコーダー回路に電源電位を供給する電源線、または前記バッファー回路に電源電位を供給する電源線である
ことを特徴する請求項１に記載の電気光学装置。
【請求項４】
前記画素回路、前記駆動回路、前記電源線および前記切替回路は、電気光学パネル内に設けられている
ことを特徴する請求項１乃至３のうちいずれか一項に記載の電気光学装置。
【請求項５】
前記画素回路に対してデータ信号の書き込みを開始することが可能な所定周期ごとのタイミングを示す第１制御信号と、前記タイミングごとにデータ信号の書き込みを行うか否かを示す第２制御信号とに基づいて、前記電源電位を切り替えるタイミングを規定する切替信号を生成する生成回路をさらに備え、
前記切替回路は、前記生成回路が生成した前記切替信号に基づいて、前記電源線に供給する電源電位を切り替える
ことを特徴する請求項１乃至４のうちいずれか一項に記載の電気光学装置。
【請求項６】
前記生成回路は電気光学パネル内に設けられている
ことを特徴する請求項５に記載の電気光学装置。
【請求項７】
請求項１乃至６のうちいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項８】
走査線とデータ線との交点に対応して設けられ、画素電極と、前記データ線に供給されたデータ信号を保持するメモリー回路と、前記メモリー回路に保持されたデータ信号に基づいて、互いに論理レベルが反対の２つの交流信号のうちの一方を、前記画素電極に供給する交流信号として選択する選択回路とを備えた画素回路と、前記画素回路を駆動する駆動回路と、前記駆動回路に電源電位を供給する電源線とを備えた電気光学装置の制御方法であって、
前記画素回路に対するデータ信号の書き込みを停止して前記メモリー回路に保持されたデータ信号に基づいて表示を行う表示データ保持期間が開始されると、前記電源線に供給する電源電位を、前記画素回路に対してデータ信号を書き込みつつ当該書き込んだデータ信号に基づいて表示を行う表示データ書込期間において前記電源線に供給する第１定電位よりも低い第２定電位にし、前記表示データ保持期間が終了する前に、前記電源線に供給する電源電位を前記第２定電位から前記第１定電位にする
ことを特徴とする電気光学装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電子機器および電気光学装置の制御方法に関する。
【背景技術】
【０００２】
例えば特許文献１には、映像データを保持するＳＲＡＭ部を画素に内蔵した液晶表示装置が記載されている。この液晶表示装置は、ＳＲＡＭ部に保持している映像データを画素に供給して静的な表示を行う期間中に、ＸドライバーやＹドライバーへの電源電圧の供給を停止する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１６２９３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＸドライバーやＹドライバーへの電源供給を停止すると、Ｘドライバーへの電源配線やＹドライバーへの電源配線がフローティング状態（不定状態）になってしまう。このため静的な表示を行っている期間中に、ノイズの影響を受けて誤動作が生じたり表示が正確に行えなくなるといった問題が生じる。
【０００５】
本発明は、上述した課題に鑑みてなされたものであり、画素回路内にデータ信号を保持するメモリー回路を備えた電気光学装置において、消費電力の増加を抑制しつつ耐ノイズ性を高めることである。
【課題を解決するための手段】
【０００６】
以上の課題を解決するために、本発明に係る電気光学装置は、走査線とデータ線との交点に対応して設けられた画素回路と、前記画素回路を駆動する駆動回路と、前記駆動回路に電源電位を供給する電源線と、前記電源線に供給する電源電位を切り替える切替回路とを備えた電気光学装置であって、前記画素回路は、画素電極と、前記データ線に供給されたデータ信号を保持するメモリー回路と、前記メモリー回路に保持されたデータ信号に基づいて、互いに論理レベルが反対の２つの交流信号のうちの一方を、前記画素電極に供給する交流信号として選択する選択回路とを備え、前記切替回路は、前記画素回路に対するデータ信号の書き込みを停止して前記メモリー回路に保持されたデータ信号に基づいて表示を行う表示データ保持期間が開始されると、前記電源線に供給する電源電位を、前記画素回路に対してデータ信号を書き込みつつ当該書き込んだデータ信号に基づいて表示を行う表示データ書込期間において前記電源線に供給する第１定電位よりも低い第２定電位にし、前記表示データ保持期間が終了する前に、前記電源線に供給する電源電位を前記第２定電位から前記第１定電位にする、ことを特徴とする。
【０００７】
以上の構成によれば、駆動回路用の電源線には、表示データ保持期間が開始されると、この表示データ保持期間が終了する前までの間、表示データ書込期間中に供給される第１定電位よりも低い第２定電位が供給される。
したがって、静止画の表示中においても、特許文献１に記載された発明のように駆動回路用の電源線がフローティング状態になってしまうことがない。よって、ノイズによる誤動作表示を防ぐことができる。また、電源線に供給される第２定電位は、表示データ書込期間中に供給される第１定電位よりも低いので、特許文献１に記載された発明と比べると消費電力は増えるものの、電源電位の切り替えを行わない場合と比べると消費電力を低減することができる。よって、消費電力の増加を抑制しつつ耐ノイズ性を高めることができる。
【０００８】
また、上述した電気光学装置において、前記駆動回路は、前記走査線に供給される走査信号をオンにするデコーダー回路と、前記デコーダー回路の出力をレベルシフトするバッファー回路とを備えた走査線駆動回路であり、前記電源線は、前記デコーダー回路に電源電位を供給する電源線、または前記バッファー回路に電源電位を供給する電源線であってもよい。この場合、走査線駆動回路に備わるデコーダー回路用の電源線や、走査線駆動回路に備わるバッファー回路用の電源線について、フローティング状態を解消することができる。
【０００９】
また、上述した電気光学装置において、前記データ線に対応する選択線をさらに備え、前記駆動回路は、前記選択線に供給される選択信号をオンにするデコーダー回路と、前記デコーダー回路の出力をレベルシフトするバッファー回路と、前記選択信号がオンの場合に前記データ線にデータ信号を供給するサンプルホールド回路とを備えたデータ信号出力回路であり、前記電源線は、前記デコーダー回路に電源電位を供給する電源線、または前記バッファー回路に電源電位を供給する電源線であってもよい。この場合、データ信号出力回路に備わるデコーダー回路用の電源線や、データ信号出力回路に備わるバッファー回路用の電源線について、フローティング状態を解消することができる。
【００１０】
また、上述した電気光学装置において、前記画素回路、前記駆動回路、前記電源線および前記切替回路は、電気光学パネル内に設けられている構成であってもよい。この場合、電気光学パネル内で電源電位を切り替えることができる。
【００１１】
また、上述した電気光学装置において、前記画素回路に対してデータ信号の書き込みを開始することが可能な所定周期ごとのタイミングを示す第１制御信号と、前記タイミングごとにデータ信号の書き込みを行うか否かを示す第２制御信号とに基づいて、前記電源電位を切り替えるタイミングを規定する切替信号を生成する生成回路をさらに備え、前記切替回路は、前記生成回路が生成した前記切替信号に基づいて、前記電源線に供給する電源電位を切り替える構成であってもよい。この場合、切替信号を容易に生成することができる。
また、上述した電気光学装置において、前記生成回路は電気光学パネル内に設けられている構成であってもよい。この場合、電気光学パネル内で切替信号を生成することができる。
【００１２】
また、本発明に係る電子機器は上述した電気光学装置を備える。電子機器には、例えば、パーソナルコンピューター、携帯電話機、情報携帯端末などが含まれる。
【００１３】
また、本発明に係る電気光学装置の制御方法は、走査線とデータ線との交点に対応して設けられ、画素電極と、前記データ線に供給されたデータ信号を保持するメモリー回路と、前記メモリー回路に保持されたデータ信号に基づいて、互いに論理レベルが反対の２つの交流信号のうちの一方を、前記画素電極に供給する交流信号として選択する選択回路とを備えた画素回路と、前記画素回路を駆動する駆動回路と、前記駆動回路に電源電位を供給する電源線とを備えた電気光学装置の制御方法であって、前記画素回路に対するデータ信号の書き込みを停止して前記メモリー回路に保持されたデータ信号に基づいて表示を行う表示データ保持期間が開始されると、前記電源線に供給する電源電位を、前記画素回路に対してデータ信号を書き込みつつ当該書き込んだデータ信号に基づいて表示を行う表示データ書込期間において前記電源線に供給する第１定電位よりも低い第２定電位にし、前記表示データ保持期間が終了する前に、前記電源線に供給する電源電位を前記第２定電位から前記第１定電位にする、ことを特徴とする。
以上の構成によれば、本発明に係る電気光学装置と同様の効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】同装置に備わる画素回路の構成を示す回路図である。
【図３】同装置に備わる切替回路の構成を示す回路図である。
【図４】同装置の動作を説明するためのタイミングチャートである。
【図５】液晶パネルの各部に供給される電源電位について説明するための図である。
【図６】第２実施形態に係り、電源切替信号生成回路の構成を示す回路図である。
【図７】電源切替信号生成回路の動作を説明するためのタイミングチャートである。
【図８】本発明に係る電子機器の具体例を示す斜視図である。
【図９】本発明に係る電子機器の具体例を示す斜視図である。
【図１０】本発明に係る電子機器の具体例を示す斜視図である。
【発明を実施するための形態】
【００１５】
＜１．第１実施形態＞
図１は、第１実施形態に係る電気光学装置１の構成を示すブロック図である。
電気光学装置１は、電気光学材料として液晶を用い、主要部として液晶パネル２（電気光学パネルの一例）を備える。液晶パネル２は、画素電極やスイッチング素子としての薄膜トランジスター（以下、ＴＦＴと記載する）が画素ごとに形成された素子基板と、全画素に渡って共通のコモン電極が形成された対向基板を有する。素子基板と対向基板は、互いに電極形成面が対向するように一定の間隙を保って貼り付けられ、その間隙に液晶が挟持されている。なお、液晶パネル２は反射型とするが透過型や半透過型であってもよい。
【００１６】
液晶パネル２は、素子基板上に、画像表示領域３と、Ｖドライバー（走査線駆動回路）４と、Ｈドライバー（データ信号出力回路）５と、ＩＦ回路６と、／Ｆ生成回路７を備える。また、液晶パネル２には、行指定信号、列指定信号、データ信号、Ｆ信号、電源切替信号、複数の固定電位（例えば０Ｖ，３Ｖ，６Ｖ，１２Ｖ）などがフラットケーブル８を介して外部から供給される。
【００１７】
画像表示領域３には、複数の画素回路Ｐがマトリクス状に形成されている。Ｖドライバー４は、デコーダー回路とバッファー回路を有する。デコーダー回路は、行方向に並んだ複数の走査線の中から、行指定信号に基づいて走査線を１本ずつ選択し、選択した走査線に供給される走査信号をＨｉレベルにすると共に、それ以外の走査線に供給される走査信号をＬｏｗレベルにする。バッファー回路は、デコーダー回路からの出力をレベルシフトする。また、Ｖドライバー４内には、デコーダー回路に対してロジック駆動電位ＶＤＤを供給するためのＶＤＤ電源配線と、バッファー回路に対してマトリクス選択電位ＶＤＨを供給するためのＶＤＨ電源配線が形成されている。
【００１８】
Ｈドライバー５は、列選択部（デコーダー回路とバッファー回路）と、データ信号出力部（サンプルホールド回路）を有する。デコーダー回路は、データ信号と共に列方向に並んだ複数の選択線の中から、列指定信号に基づいて１本以上の選択線を順次選択し、選択した選択線に供給される選択信号をＨｉレベルにすると共に、それ以外の選択線に供給される選択信号をＬｏｗレベルにする。バッファー回路は、デコーダー回路からの出力をレベルシフトする。サンプルホールド回路は、複数のトランジスターを備え、列選択部によって選択された列のデータ線にデータ信号を供給する。また、Ｈドライバー５内にも、デコーダー回路に対してロジック駆動電位ＶＤＤを供給するためのＶＤＤ電源配線と、バッファー回路に対してマトリクス選択電位ＶＤＨを供給するためのＶＤＨ電源配線が形成されている。
【００１９】
ＩＦ回路６には、フラットケーブル８を介して、行指定信号、列指定信号、データ信号、電源切替信号、固定電位０Ｖ，３Ｖ，６Ｖ，１２Ｖが入力される。ＩＦ回路６はレベルシフト回路を有し、このレベルシフト回路は、行指定信号を３Ｖから６ＶにレベルシフトしてＶドライバー４に供給し、列指定信号を３Ｖから６ＶにレベルシフトしてＨドライバー５に供給する。また、レベルシフト回路は、データ信号を３Ｖから６ＶにレベルシフトしてＨドライバー５に供給し、電源切替信号を３Ｖから１２Ｖにレベルシフトして後述する切替回路１０（図３）に供給する。
【００２０】
また、ＩＦ回路６は、Ｖドライバー４とＨドライバー５に対し、接地電位ＶＳＳ（０Ｖ）と、ロジック駆動電位ＶＤＤ（６Ｖまたは３Ｖ）と、マトリクス選択電位ＶＤＨ（１２Ｖまたは３Ｖ）を供給する。なお、６Ｖのロジック駆動電位ＶＤＤは、Ｖドライバー４のデコーダー回路とＨドライバー５のデコーダー回路を駆動するのに必要な電位である。また、１２Ｖのマトリクス選択電位ＶＤＨは、各画素回路Ｐにスイッチング素子として備わるＴＦＴ２１〜２４（図２）をオンするのに必要な電位である。また、ＩＦ回路６は、切替回路１０（図３）を備え、ロジック駆動電位ＶＤＤやマトリクス選択電位ＶＤＨを切り替えることができる。
【００２１】
／Ｆ生成回路７（インバーター回路）は、フラットケーブル８を介して液晶パネル２に供給されるＦ信号を反転させて／Ｆ信号を生成する。Ｆ信号と／Ｆ信号は、液晶素子１４を駆動するための交流信号であり、全画素回路Ｐに対して共通に供給される。また、Ｆ信号は、導電部材９ａ，９ｂを介して対向基板に供給され、コモン電極に印加される。電気光学材料である液晶は、素子基板と対向基板の間において画像表示領域３の部分に挟持されており、画素回路Ｐごとに液晶の透過率を制御することで画像表示領域３に所望の画像が表示される。
【００２２】
図２は、画素回路Ｐの構成を示す回路図である。
画素回路Ｐは、ＳＲＡＭなどのスタティック型のメモリー回路１２と、選択回路１３と、液晶素子１４を備える。メモリー回路１２は、各々がスイッチング素子として機能する４つのｎチャネル型のＴＦＴ２１，２２，２３，２４と、２つのＮＯＴ回路２５，２６を有する。ＴＦＴ２１は、そのソースがＨドライバー５からのデータ線ＤＡＴＡに接続され、そのドレインがＴＦＴ２２のソースに接続され、そのゲートがＶドライバー４からの走査線ＶＧＡＴＥに接続されている。ＴＦＴ２２は、そのドレインがＮＯＴ回路２５の入力端に接続され、そのゲートがＨドライバー５からの選択線ＨＧＡＴＥに接続されている。
【００２３】
ＮＯＴ回路２５の出力端は、ＮＯＴ回路２６の入力端に接続され、ＮＯＴ回路２６の出力端は、ＮＯＴ回路２５の入力端に帰還されている。ここで、ＮＯＴ回路２５の入力端（ＮＯＴ回路２６の出力端）をメモリー回路１２の正転端子の端子Ｑとし、ＮＯＴ回路２６の入力端（ＮＯＴ回路２５の出力端）をメモリー回路１２の反転端子の端子／Ｑとする。
【００２４】
メモリー回路１２は、相補型であるので、ＴＦＴ２４は、そのソースがＨドライバー５からの相補データ線／ＤＡＴＡに接続され、そのドレインがＴＦＴ２３のソースに接続され、そのゲートがＶドライバー４からの走査線ＶＧＡＴＥに接続されている。また、ＴＦＴ２３は、そのドレインがＮＯＴ回路２６の入力端に接続され、そのゲートがＨドライバー５からの選択線ＨＧＡＴＥに接続されている。
【００２５】
このメモリー回路１２は、走査線ＶＧＡＴＥに供給される走査信号と、選択線ＨＧＡＴＥに供給される選択信号が共にＨｉレベルになったとき、ＴＦＴ２１〜２４の全てが同時にオンし、データ線ＤＡＴＡに供給されるデータ信号を端子Ｑにおいて保持する一方、端子／Ｑには、データ線ＤＡＴＡに供給されるデータ信号を反転した信号を保持するように構成されている。
【００２６】
選択回路１３は、２つのトランスファーゲート２７，２８を有する。トランスファーゲート２７の入力端には／Ｆ信号が供給され、トランスファーゲート２８の入力端にはＦ信号が供給される。トランスファーゲート２７と２８の出力端は、画素電極２９に共通に接続されている。また、トランスファーゲート２７の正転制御ゲートとトランスファーゲート２８の反転制御ゲートは、メモリー回路１２の端子Ｑに接続され、トランスファーゲート２７の反転制御ゲートとトランスファーゲート２８の正転制御ゲートは、メモリー回路１２の端子／Ｑに接続されている。
【００２７】
Ｆ信号と／Ｆ信号は、液晶素子１４をオンまたはオフにする交流信号である。液晶素子１４は、画素ごとに個別の画素電極２９と、全画素に渡って共通のコモン電極３０と、両電極間の液晶とで構成される。また、コモン電極３０にはＦ信号が印加される。
【００２８】
トランスファーゲート２７，２８は、正転制御ゲートがＨｉレベル（反転制御ゲートはＬｏｗレベル）であるときに、入力端と出力端の間がオン（導通状態）となる。したがって、メモリー回路１２の端子ＱがＨｉレベルである場合、トランスファーゲート２７と２８はそれぞれオンとオフになって、画素電極２９には／Ｆ信号が印加される。その結果、ノーマリーホワイトモードであれば、その画素は暗いオン状態となる。一方、メモリー回路１２の端子ＱがＬｏｗレベルである場合、トランスファーゲート２７と２８はそれぞれオフとオンになって、画素電極２９にはＦ信号が印加される。その結果、ノーマリーホワイトモードであれば、その画素は明るいオフ状態となる。
【００２９】
例えば、ｊ行目のｋ列目に位置する画素回路Ｐ（ｊ，ｋ）に対してデータ信号を書き込む場合、電気光学装置１において液晶パネル２の外部に設けられた制御回路（図示せず）は、ｊ行目を指定する行指定信号と、ｋ列目を指定する列指定信号と、画素回路Ｐ（ｊ，ｋ）に書き込むデータ信号を、フラットケーブル８を介して液晶パネル２に供給する。Ｖドライバー４は、行指定信号に基づいてｊ行目の走査線ＶＧＡＴＥに供給される走査信号をＨｉレベルにし、Ｈドライバー５は、列指定信号に基づいてｋ列目の選択線ＨＧＡＴＥに供給される選択信号をＨｉレベルにする。同時に、Ｈドライバー５（サンプルホールド回路）は、ｋ列目のデータ線ＤＡＴＡにデータ信号を供給すると共に、そのデータ信号の反転信号をｋ列目の相補データ線／ＤＡＴＡに供給する。その結果、画素回路Ｐ（ｊ，ｋ）では、ＴＦＴ２１〜２４が同時にオンし、データ線ＤＡＴＡに供給されるデータ信号が端子Ｑにおいて保持され、その反転信号が端子／Ｑにおいて保持される。
【００３０】
この状態において、走査線ＶＧＡＴＥと選択線ＨＧＡＴＥの一方あるいは双方がＬｏｗレベルになると、画素回路Ｐ（ｊ，ｋ）では、ＴＦＴ２１と２４若しくはＴＦＴ２２と２３がオフ、あるいは全てのＴＦＴ２１〜２４がオフとなる。その結果、メモリー回路１２において、端子Ｑはデータ線ＤＡＴＡから、端子／Ｑは相補データ線／ＤＡＴＡから、それぞれ電気的に切り離されるが、メモリー回路１２は書き込まれたデータ信号を保持し続ける。
【００３１】
なお、画素回路Ｐ（ｊ，ｋ）に対してデータ信号を書き込んでいる期間中において、それ以外の画素回路Ｐでは、走査線ＶＧＡＴＥに供給される走査信号または選択線ＨＧＡＴＥに供給される選択信号がＬｏｗレベルであるので、ＴＦＴ２１と２２、並びにＴＦＴ２３と２４の、それぞれ一方若しくは双方がオフである。よって、画素回路Ｐ（ｊ，ｋ）以外の画素回路Ｐでは、メモリー回路１２の端子Ｑと／Ｑが、それぞれデータ線ＤＡＴＡと／ＤＡＴＡから電気的に切り離されている。このためデータ信号の書き込みが行われていない画素回路Ｐは、データ線ＤＡＴＡと相補データ線／ＤＡＴＡの電圧変化の影響をなんら受けることがない。
【００３２】
このようにメモリー回路１２は、既にデータ信号が書き込まれていれば、データ線ＤＡＴＡと相補データ線／ＤＡＴＡの電圧状態とは無関係に、データ信号を保持し続けることになる。また、一旦メモリー回路１２にデータ信号を書き込んでしまえば、それ以降その状態を保持し続けるので（保持状態）、リフレッシュを行う必要がない。
【００３３】
図３は、切替回路１０の構成を示す回路図である。
切替回路１０は、ＩＦ回路６内に設けられており、４つのトランスファーゲート３１，３２，３３，３４と、１つのＮＯＴ回路３５を有する。トランスファーゲート３１の入力端には１２Ｖの固定電位が供給され、トランスファーゲート３２の入力端には３Ｖの固定電位が供給される。また、トランスファーゲート３３の入力端には６Ｖの固定電位が供給され、トランスファーゲート３４の入力端には３Ｖの固定電位が供給される。トランスファーゲート３１と３２の出力端は、ＶＤＨ電源配線に共通に接続されている。このＶＤＨ電源配線は、Ｖドライバー４のバッファー回路とＨドライバー５のバッファー回路にマトリクス選択電位ＶＤＨを供給するための電源線である。また、トランスファーゲート３３と３４の出力端は、ＶＤＤ電源配線に共通に接続されている。このＶＤＤ電源配線は、Ｖドライバー４のデコーダー回路とＨドライバー５のデコーダー回路にロジック駆動電位ＶＤＤを供給するための電源線である。
【００３４】
トランスファーゲート３１と３３の正転制御ゲートおよびトランスファーゲート３２と３４の反転制御ゲートには、ＩＦ回路６によって１２Ｖにレベルシフトされた電源切替信号が供給される。また、トランスファーゲート３１と３３の反転制御ゲートおよびトランスファーゲート３２と３４の正転制御ゲートには、電源切替信号の反転信号が供給される。
【００３５】
トランスファーゲート３１〜３４は、正転制御ゲートがＨｉレベル（反転制御ゲートはＬｏｗレベル）であるときに、入力端と出力端の間がオンとなる。したがって、切替回路１０に供給される電源切替信号がＨｉレベルの場合、トランスファーゲート３１と３２はそれぞれオンとオフになって、ＶＤＨ電源配線には１２Ｖの固定電位が供給され、トランスファーゲート３３と３４はそれぞれオンとオフになって、ＶＤＤ電源配線には６Ｖの固定電位が供給される。一方、切替回路１０に供給される電源切替信号がＬｏｗレベルの場合、トランスファーゲート３１と３２はそれぞれオフとオンになって、ＶＤＨ電源配線には３Ｖの固定電位が供給され、トランスファーゲート３３と３４はそれぞれオフとオンになって、ＶＤＤ電源配線にも３Ｖの固定電位が供給される。このように切替回路１０は、電源切替信号に基づいて、ＶＤＨ電源配線に供給するマトリクス選択電位ＶＤＨと、ＶＤＤ電源配線に供給するロジック駆動電位ＶＤＤを切り替える。
【００３６】
なお、本実施形態では、液晶パネル２の外部に設けられた制御回路で電源切替信号が生成される。制御回路には画像表示領域３に表示する表示データが供給されるので、制御回路では、この表示データを解析し、電源切替信号の信号レベルをＬｏｗからＨｉに切り替えたり、あるいは逆にＨｉからＬｏｗに切り替える。例えば、制御回路は、画像表示領域３に表示する画像が動画であるのか静止画であるのかを判別し、動画を表示する動画表示期間中は電源切替信号をＨｉレベルにする。また、制御回路は、静止画を表示する静止画表示期間が開始されると電源切替信号をＬｏｗレベルにし、静止画表示期間が終了する前に電源切替信号をＨｉレベルに戻す。ここで、画像表示領域３に表示される表示データは、実際に表示されるタイミングよりもかなり前の段階で制御回路に供給されるので、制御回路は、静止画表示期間が終了するタイミングを事前に特定することができる。
なお、制御回路は、画像表示領域３に表示する画像が静止画の場合でも、例えば、ある静止画を別の静止画に書き替える静止画像書替期間の場合は、電源切替信号をＨｉレベルにする。また、制御回路は、画像表示領域３に表示している画像が静止画の場合でも、一部の領域の画像を書き替える場合には、電源切替信号をＨｉレベルにする。例えば、携帯電話機の待受画面のように背景画像として静止画を表示しているものの、現在時刻を表示する時刻表示領域や、電波強度を表示する電波強度表示領域の部分の画像を書き替える場合には、電源切替信号をＨｉレベルにする。
【００３７】
図４は、電気光学装置１の動作を説明するためのタイミングチャートである。
なお同図において、表示データ書込期間は、画像表示領域３に設けられた全画素回路Ｐのうち、少なくとも１つ以上の画素回路Ｐに対してデータ信号を書き込む必要がある期間である。つまり、垂直走査期間ごとに少なくとも１つ以上の画素回路Ｐに対してデータ信号を書き込みつつ、書き込んだデータ信号に基づいて表示を行っている期間である。この表示データ書込期間は、例えば画像表示領域３に動画を表示している動画表示期間に相当する。また、表示データ保持期間は、画像表示領域３に設けられた全画素回路Ｐに対するデータ信号の書き込みを停止して、メモリー回路１２に保持されているデータ信号に基づいて表示を行っている期間である。この表示データ保持期間は、例えば画像表示領域３に静止画を表示している静止画表示期間に相当する。
また、ＶＣＣは、ＩＦ回路６の一部や／Ｆ生成回路７に供給されるロジック駆動電位（３Ｖ）であり、ＶＳＳは接地電位（０Ｖ）である。
【００３８】
まず、図４に示す表示データ書込期間においては、垂直走査期間ごとに少なくとも１つ以上の画素回路Ｐに対してデータ信号を書き込まなければならない。つまり、Ｖドライバー４やＨドライバー５を駆動させる必要があるので、制御回路は電源切替信号をＨｉレベルにする。したがって、切替回路１０は、ＶＤＨ電源配線に対して１２Ｖのマトリクス選択電位ＶＤＨを供給すると共に、ＶＤＤ電源配線に対して６Ｖのロジック駆動電位ＶＤＤを供給する。つまり、Ｖドライバー４のバッファー回路とＨドライバー５のバッファー回路には１２Ｖの電源電位が供給され、Ｖドライバー４のデコーダー回路とＨドライバー５のデコーダー回路には６Ｖの電源電位が供給される。よって、Ｖドライバー４とＨドライバー５は動作可能であり、表示データ書込期間において画素回路Ｐに対するデータ信号の書き込み処理を行う。
【００３９】
次に、表示データ保持期間においては、画素回路Ｐに対するデータ信号の書き込みが一切行われない。つまり、Ｖドライバー４やＨドライバー５を駆動させる必要がない。このため同図に示すタイミングＴ１、すなわち表示データ書込期間が終了して表示データ保持期間が開始されると、制御回路は、電源切替信号をＨｉレベルからＬｏｗレベルに切り替える。したがって、切替回路１０は、ＶＤＨ電源配線に供給するマトリクス選択電位ＶＤＨを１２Ｖから３Ｖに切り替えると共に、ＶＤＤ電源配線に供給するロジック駆動電位ＶＤＤを６Ｖから３Ｖに切り替える。これによりＶドライバー４に備わるデコーダー回路およびバッファー回路と、Ｈドライバー５に備わるデコーダー回路およびバッファー回路には、いずれも３Ｖの定電位が供給される。
【００４０】
なお、表示データ保持期間では、画素回路Ｐに対するデータ信号の書き込みが一切行われないが、各画素回路Ｐでは、メモリー回路１２に保持されているデータ信号に基づいて液晶素子１４を駆動している。このため画像表示領域３には静止画が表示される。また、上述したように表示データ保持期間では、Ｖドライバー４とＨドライバー５を駆動する必要がないが、ＶＤＨ電源配線やＶＤＤ電源配線がフローティング状態（不定状態）になってしまうことを防ぐため、ＶＤＨ電源配線とＶＤＤ電源配線に３Ｖの定電位を供給している。
【００４１】
また、制御回路は、表示データ保持期間が終了するタイミングＴ３を特定すると、特定したタイミングＴ３よりも所定時間Δｔだけ前のタイミングＴ２で、電源切替信号をＬｏｗレベルからＨｉレベルに切り替える。なお、図４に示すタイミングＴ３は、次の表示データ書込期間が開始されるタイミングでもある。このように電源切替信号がＬｏｗレベルからＨｉレベルに切り替わると、切替回路１０は、ＶＤＨ電源配線に供給するマトリクス選択電位ＶＤＨを３Ｖから１２Ｖに切り替えると共に、ＶＤＤ電源配線に供給するロジック駆動電位ＶＤＤを３Ｖから６Ｖに切り替える。これによりＶドライバー４のバッファー回路とＨドライバー５のバッファー回路には１２Ｖの電源電位が供給され、Ｖドライバー４のデコーダー回路とＨドライバー５のデコーダー回路には６Ｖの電源電位が供給される。よって、Ｖドライバー４とＨドライバー５は動作可能になり、タイミングＴ３が訪れると、再びデータ信号の書き込み処理を開始する。
【００４２】
図５は、液晶パネル２の各部に供給される電源電位について説明するための図である。
図５（Ａ）に示すように、表示データ書込期間においては、Ｖドライバー４のバッファー回路と、Ｈドライバー５のバッファー回路と、ＩＦ回路６のレベルシフト回路に対し、１２Ｖのマトリクス選択電位ＶＤＨが供給される。また、Ｖドライバー４のデコーダー回路とＨドライバー５のデコーダー回路には、６Ｖのロジック駆動電位ＶＤＤが供給される。また、ＩＦ回路６の一部と／Ｆ生成回路７には、３Ｖのロジック駆動電位ＶＣＣが供給される。これに対し、図５（Ｂ）に示すように、表示データ保持期間のうちのタイミングＴ１からタイミングＴ２に至る期間においては、ＩＦ回路６の一部（切替回路１０）を除く全ての駆動回路に対していずれも３Ｖの定電位が供給される。なお、回路構成によっては、ＩＦ回路６や／Ｆ生成回路７なども電源電位の切替対象となる駆動回路に含まれる場合がある。
【００４３】
以上説明したように本実施形態によれば、ＶＤＨ電源配線とＶＤＤ電源配線には、表示データ保持期間のうちのタイミングＴ１からタイミングＴ２に至る期間において、表示データ書込期間中に供給される定電位（１２Ｖ，６Ｖ）よりも低い定電位（３Ｖ）が供給される。このため静止画の表示中においても、ＶＤＨ電源配線やＶＤＤ電源配線がフローティング状態になってしまうことがない。よって、ノイズによる誤動作表示を防ぐことができる。また、タイミングＴ１からタイミングＴ２に至る期間においてＶＤＨ電源配線とＶＤＤ電源配線に供給される定電位（共に３Ｖ）は、表示データ書込期間中に供給される定電位（１２Ｖ，６Ｖ）よりも低いので、電源電位の切り替えを行わない場合と比較すると、Ｖドライバー４、Ｈドライバー５およびＩＦ回路６の電力消費を低減することができる。
【００４４】
＜２．第２実施形態＞
本実施形態は、液晶パネル２内において電源切替信号を生成する点で第１実施形態と異なる。第１実施形態と共通する要素については同じ符号を使用する。
図６は、電源切替信号生成回路１１の構成を示す回路図である。また、図７は、電源切替信号生成回路１１の動作を説明するためのタイミングチャートである。
電源切替信号生成回路１１は、ＩＦ回路６内に設けられており、図６に示すように、Ｄ型フリップフロップ４１と、４つのＮＯＴ回路４２，４３，４４，４５を有する。ＮＯＴ回路４２の出力端は、Ｄ型フリップフロップ４１のＤ入力端子に接続され、ＮＯＴ回路４３の出力端は、Ｄ型フリップフロップ４１のＣ（CLOCK）端子に接続される。また、Ｄ型フリップフロップ４１のＱ出力端子は、ＮＯＴ回路４４の入力端に接続され、ＮＯＴ回路４４の出力端は、ＮＯＴ回路４５の入力端に接続される。また、ＮＯＴ回路４２の入力端には／ＣＥ信号が供給され、ＮＯＴ回路４３の入力端には／ＷＥ信号が供給される。
【００４５】
また、図７に示すように、／ＷＥ信号は、１垂直走査期間（１Ｖ）ごとにその開始タイミングＳを特定することが可能な信号である。つまり、／ＷＥ信号は、画像表示領域３に設けられた全画素回路Ｐに対し、データ信号の書き込みを開始することが可能な所定周期ごとのタイミングを示す信号である。また、／ＣＥ信号は、個々の垂直走査期間ごとに、少なくとも１つ以上の画素回路Ｐに対してデータ信号の書き込みを行うか否かを示す信号である。この／ＣＥ信号は、／ＷＥ信号がＬｏｗレベルの期間においてその信号レベルがＬｏｗの場合は、次の１垂直走査期間内において１つ以上の画素回路Ｐにデータ信号の書き込みを行うことを示し、／ＷＥ信号がＬｏｗレベルの期間においてその信号レベルがＨｉの場合は、次の１垂直走査期間内においてデータ信号の書き込みを一切行わないことを示す。なお、／ＷＥ信号と／ＣＥ信号は、フラットケーブル８を介して液晶パネル２の外部から供給される。
【００４６】
電源切替信号生成回路１１は、図７に示すように、／ＷＥ信号と／ＣＥ信号の両方がＬｏｗレベルになったタイミングＴａで、電源切替信号をＬｏｗレベルからＨｉレベルに切り替える。また、電源切替信号生成回路１１は、／ＷＥ信号がＬｏｗレベルで、かつ／ＣＥ信号がＨｉレベルになったタイミングＴｂで、電源切替信号をＨｉレベルからＬｏｗレベルに切り替える。このように電源切替信号生成回路１１は、／ＷＥ信号と／ＣＥ信号に基づいて電源切替信号を生成する。また、以上のような電源切替信号生成回路１１を設けることで、液晶パネル２内において容易に電源切替信号を生成することができる。
【００４７】
＜３．電子機器＞
次に、電気光学装置１を適用した電子機器について説明する。
図８に、電気光学装置１を適用したモバイル型のパーソナルコンピューターの構成を示す。パーソナルコンピューター２０００は、表示ユニットとしての電気光学装置１と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１とキーボード２００２が設けられている。
図９に、電気光学装置１を適用した携帯電話機の構成を示す。携帯電話機３０００は、表示ユニットとしての電気光学装置１と、複数の操作ボタン３００１と、スクロールボタン３００２を備える。スクロールボタン３００２を操作することで電気光学装置１に表示される画像がスクロールされる。
図１０に、電気光学装置１を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、表示ユニットとしての電気光学装置１と、複数の操作ボタン４００１と、電源スイッチ４００２を備える。操作ボタン４００１を操作することで、住所録やスケジュール帳といった各種の情報が電気光学装置１に表示される。
なお、電気光学装置１が適用される電子機器としては、図８〜図１０に示すものの他、テレビ、デジタルスチルカメラ、ビデオカメラ、カーナビゲーション装置、電子手帳、電卓、テレビ電話機、ＰＯＳ端末、プリンター、スキャナー、複写機、ビデオプレーヤー、電子ペーパー、デジタルサイネージ（電子看板／電子ポスター）などが挙げられる。
【００４８】
＜４．変形例＞
表示データ保持期間のうちのタイミングＴ１からタイミングＴ２に至る期間においてＶＤＨ電源配線とＶＤＤ電源配線に供給される定電位は、表示データ書込期間中に供給される定電位よりも低ければ任意の固定電位を用いることができる。また、この固定電位は、液晶パネル２の外部から供給される構成であってもよいし、液晶パネル２内で生成される構成であってもよい。また、タイミングＴ１からタイミングＴ２に至る期間においてＶＤＨ電源配線とＶＤＤ電源配線に供給される定電位は、互いに異なる電位であってもよい。また、電源電位の切替対象は、ＶＤＨ電源配線とＶＤＤ電源配線のいずれか一方であってもよいし、Ｖドライバー４とＨドライバー５のいずれか一方であってもよい。
【００４９】
切替回路１０は、ＩＦ回路６内に限らず、液晶パネル２上の任意の場所に設けることができる。また、切替回路１０は、液晶パネル２の外部（例えば制御回路内）に設けられる構成であってもよい。この場合、切替回路１０からの出力（マトリクス選択電位ＶＤＨおよびロジック駆動電位ＶＤＤ）は、フラットケーブル８を介して液晶パネル２に供給される。電源切替信号生成回路１１についても、ＩＦ回路６内に限らず、液晶パネル２上の任意の場所に設けることができ、また、液晶パネル２の外部（例えば制御回路内）に設けられる構成であってもよい。また、走査線、データ線、相補データ線、選択線は、いずれも１本以上であればよい。画素回路についても１つ以上であればよい。また、選択線を備えず、線順次駆動を行う電気光学装置に対しても本発明を適用可能である。
【００５０】
本発明は、アクティブマトリクス型の液晶表示装置だけでなく、パッシブマトリクス型の液晶表示装置や、ＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示装置にも適用可能である。また、透過型や半透過型の液晶表示装置にも適用可能である。また、本発明は、液晶素子を用いて画像を表示する液晶表示装置だけでなく、例えば、無機ＥＬ素子、有機ＥＬ素子、電界電子放出素子、表面伝導型電子放出素子、弾道電子放出素子、ＬＥＤ素子、電気泳動素子、エレクトロクロミック素子などの電気光学素子を用いて画像を表示する電気光学装置にも適用可能である。
【符号の説明】
【００５１】
１…電気光学装置、２…液晶パネル、３…画像表示領域、４…Ｖドライバー、５…Ｈドライバー、６…ＩＦ回路、７…／Ｆ生成回路、８…フラットケーブル、９ａ，９ｂ…導電部材、Ｐ…画素回路、Ｆ…Ｆ信号、／Ｆ…／Ｆ信号、１０…切替回路、１１…電源切替信号生成回路、１２…メモリー回路、１３…選択回路、１４…液晶素子、２１〜２４…ＴＦＴ、２５，２６…ＮＯＴ回路、２７，２８…トランスファーゲート、２９…画素電極、３０…コモン電極、ＶＧＡＴＥ…走査線、ＨＧＡＴＥ…選択線、ＤＡＴＡ…データ線、／ＤＡＴＡ…相補データ線、３１〜３４…トランスファーゲート、３５…ＮＯＴ回路、ＶＤＨ…マトリクス選択電位、ＶＤＤ…ロジック駆動電位、ＶＣＣ…ロジック駆動電位、ＶＳＳ…接地電位、４１…Ｄ型フリップフロップ、４２〜４５…ＮＯＴ回路、／ＷＥ…／ＷＥ信号、／ＣＥ…／ＣＥ信号、２０００…パーソナルコンピューター、３０００…携帯電話機、４０００…情報携帯端末。
【図１】
2011027887.tif 000003
【図２】
2011027887.tif 000004
【図３】
2011027887.tif 000005
【図４】
2011027887.tif 000006
【図５】
2011027887.tif 000007
【図６】
2011027887.tif 000008
【図７】
2011027887.tif 000009
【図８】
2011027887.tif 000010
【図９】
2011027887.tif 000011
【図１０】
2011027887.tif 000012