(57)【要約】【課題】例えば電気泳動表示装置等の電気光学装置において、省資源及び低コストの要請に対応しつつ基板におけるたわみの抑制を図る。【解決手段】電気光学装置は、基板（１０）と、画素電極（２１）と、画素電極より下層側に設けられたトランジスター（２４、２６）と、ゲート絶縁膜（２４ｃ、２６ｃ）より上層側に配置されており、ゲート絶縁膜が形成されていない領域内に、ゲート電極及びソース・ドレイン電極の少なくとも一部に直接重なるように形成され、トランジスターに接続される接続電極（５２、５３、５４）とを備える。【選択図】図３
2011164196.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が配列された表示領域を有する電気光学装置用基板であって、
基板と、
前記基板上における前記画素毎に設けられた画素電極と、
前記基板上における前記画素電極よりも下層側に設けられ、前記基板上の所定の領域に選択的に設けられたゲート絶縁膜を含むトランジスターと、
該トランジスターを構成するゲート絶縁膜よりも上層側に配置されており、前記基板上における前記ゲート絶縁膜が形成されていない領域内において、前記トランジスターのゲート電極及びソース・ドレイン電極の少なくとも一部に直接重なるように形成され、前記トランジスターに電気的に接続される接続電極と
を備えることを特徴とする電気光学装置用基板。
【請求項２】
前記トランジスター及び前記接続電極は、前記画素毎に設けられており、
前記画素電極は、前記基板上で平面的に見て、少なくとも前記接続電極に重なるように形成されることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記トランジスターは、前記表示領域の周辺に位置する周辺領域に配置されており、
前記接続電極は、前記トランジスターをダイオード接続するように形成されていることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項４】
前記トランジスターは、前記表示領域の周辺に位置する周辺領域に複数設けられており、
前記複数のトランジスターは、前記接続電極によって互いに接続されることにより、インバーター回路を構成していることを特徴とする請求項１に記載の電気光学装置用基板。
【請求項５】
前記接続電極は、前記接続電極が形成されるべき領域に導電材料を塗布することにより形成されることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置用基板。
【請求項６】
前記トランジスターは、前記表示領域、又は前記表示領域の周辺に位置する周辺領域に複数設けられており、
前記接続電極は、前記トランジスターのソース電極又はドレイン電極のが延設されて形成されていることを特徴とする請求項１から５のいずれか一項に記載の電気光学装置用基板。
【請求項７】
請求項１から６のいずれか一項に記載の電気光学装置用基板を備えることを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置用基板、該電気光学装置用基板を備える電気光学装置、及び該電気光学装置を備える電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置用基板の一例として、例えばアクティブマトリクス駆動方式の電気泳動表示装置等の電気光学装置に用いられ、基板上に、画素電極と、当該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング素子としての薄膜トランジスター（ＴＦＴ：Thin Film Transistor）とを備えてなるアクティブマトリクス基板がある。以上の構成要素は、基板上に積層構造をなして形成される。各構成要素は層間絶縁膜によって各層に分け隔てられて配置されると共に、層間絶縁膜に形成されたコンタクトホール（或いは「スルーホール」とも呼ばれる）を介して適宜電気的に接続される。
【０００３】
例えば特許文献１には、印刷法を用いて材料を成膜すべき領域に限定的に塗布することにより、有機薄膜トランジスターを製造する技術が開示されている。このような技術によれば、コンタクトホールを形成するためのエッチング工程を少なくすることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９―３８３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述の特許文献１では、単体或いは複数のトランジスターの端子間を電気的に接続するための接続線に関しては、依然としてエッチング等の手法を用いて形成されている。そのため、このような接続線を形成する際に、基板の全面に亘って成膜する必要があり、当該膜内に発生する応力により基板にたわみが生じてしまうおそれがあるという技術的問題がある。また、パターニングを行う際に基板の全面に形成された絶縁膜の一部が排除されて無駄になってしまうため、省資源及び低コストの要請に反するという技術的問題点もある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、省資源及び低コストの要請に対応しつつ基板におけるたわみを抑制可能である電気光学装置用基板、電気光学装置及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置用基板は上記課題を解決するために、複数の画素が配列された表示領域を有する電気光学装置用基板であって、基板と、前記基板上における前記画素毎に設けられた画素電極と、前記基板上における前記画素電極よりも下層側に設けられたトランジスターと、該トランジスターを構成するゲート絶縁膜よりも上層側に配置されており、前記基板上における前記ゲート絶縁膜が形成されていない領域内に、前記トランジスターのゲート電極及びソース・ドレイン電極の少なくとも一部に直接重なるように形成され、前記トランジスターに電気的に接続される接続電極とを備える。
【０００８】
本発明の電気光学装置用基板によれば、例えばマトリクス状に複数の画素が配列された表示領域（適宜、画素領域又は画像表示領域ともいう）において、画素毎に設けられた画素電極に画像信号が印加されることにより、所謂アクティブマトリックス方式による画像表示を実現することが可能となる。
【０００９】
本発明に係る「トランジスター」は、基板上における画素電極よりも下層側に設けられている。トランジスターは、例えば、画素毎に設けられ、画素電極に電気的に接続された画素トランジスターである。この場合、トランジスターは、例えば、複数の画素がマトリクス状に配置された表示領域に配列され、各画素におけるスイッチング素子として機能することで、例えば、所謂アクティブマトリクス方式による画像表示を可能とする。また、トランジスターは、周辺領域（即ち、表示領域の周辺に位置する領域）に設けられた周辺トランジスターであってもよい。この場合、トランジスターは、例えば、駆動周波数の高い駆動方式における比較的高速のスイッチング動作や、更には電流増幅動作或いは電流制御動作、整流動作、電圧保持動作等を行うドライバ回路（即ちＸドライバ回路やＹドライバ回路）を構成するための回路素子として用いられる。尚、周辺トランジスターの用途としては、当該電気光学装置の電気光学動作に関与する限りにおいて何ら限定されない。
【００１０】
トランジスターは、基板上の所定の領域に選択的に設けられたゲート絶縁膜を含む。ここで、「基板上の所定の領域に選択的に設けられた」とは、基板上の所定の領域にのみ設けられていること、言い換えれば、基板上のうち一部の領域にのみ設けられていることを意味する。例えば、ゲート絶縁膜は、インクジェット法等の塗布法によって、基板上の然るべき領域に絶縁材料を塗布することにより形成される。このように選択的に設けられたゲート絶縁膜は、基板全面に亘って絶縁材料を積層した後パターニングすることによって形成された場合に比べて、その形成過程において無駄になる材料が生じない。そのため、省資源及び低コストの要請に対応することができる。またゲート絶縁膜を基板全面に製膜しないので、基板の応力を抑える事ができる。
【００１１】
尚、トランジスターは、ゲート電極が基板上の積層構造において半導体層よりも上層側に配置されたトップゲート型であってもよいし、ゲート電極が基板上の積層構造において半導体層よりも下層側に配置されたボトムゲート型であってもよいし、更にはゲート電極が半導体層の上層側及び下層側の両方に配置されたダブルゲート型であってもよい。
【００１２】
本発明に係る「接続電極」は、基板上におけるゲート絶縁膜が形成されていない領域内に形成される。接続電極は、周辺トランジスターをその他の導電層（例えば、基板上に形成された電気光学動作を実現するための各種配線や素子等）に電気的に接続するための電極であり、例えばアルミニウム等の導電性材料によって形成される。接続電極が形成される領域には、ゲート絶縁膜が形成されておらず、接続電極の接続対象である各種配線や素子等の導電層が露出されている状態になっている。
【００１３】
本発明では、接続電極はトランジスターのゲート電極及びソース・ドレイン電極を延設して形成される。またその接続対象は、自己又は他のトランジスターのゲート電極及びソース・ドレイン電極の少なくとも一部又はそれらと同一工程で形成された電源線等の配線である。ここで、ゲート電極及びソース・ドレイン電極とは、トランジスターのゲート、ソース及びドレイン自体、及びこれらに電気的に接続された各種配線や素子等を意味する。接続電極が形成される領域では、ゲート絶縁膜が形成されていないことによって、接続電極の接続対象であるゲート電極及びソース・ドレイン電極の少なくとも一部が露出している。接続電極は、このように露出した接続対象上に形成されることにより、接続対象と電気的な接続を行う。即ち、接続電極はコンタクトホールを介してではなく、接続対象に直接（つまり、接続対象との間に他の積層構造を介することなく）接触するように形成されることによって、電気的な接続を実現している。このような接続は、コンタクトホールを介して電気的に接続する場合に比べて、ゲート絶縁膜にエッチング等によりコンタクトホールを開孔する工程を行う必要がないので、より少ない工程数で電気的な接続を実現することができる。また、本発明では接続電極を接続対象に電気的に接続する際に、コンタクトホールを形成する場合のように基板全面に亘って絶縁膜を形成する必要がないので、完成される電気光学装置用基板におけるたわみ（即ち、構造的な歪み）を効果的に抑制することも可能である。
【００１４】
尚、ゲート絶縁膜を形成する際には、例えばインクジェット法等の塗布法によって、基板上の然るべき領域に導電材料を塗布することにより形成するとよい。パターニングによってゲート絶縁膜にコンタクトホールを形成する場合、一度、基板上にベタ状に絶縁膜を形成する必要があり、パターニングによって除去される際に無駄となってしまう絶縁膜が少なからず存在する。一方、塗布法によればこのような無駄はなく、必要な領域にのみ直接的にゲート絶縁膜を形成することができるので、省資源及び低コストの要請に対応することができる。
【００１５】
以上説明したように、本発明によれば、省資源及び低コストの要請に対応しつつ基板におけるたわみを抑制可能な電気光学装置用基板を実現することができる。
【００１６】
本発明の電気光学装置用基板の一の態様では、前記トランジスター及び前記接続電極は、前記画素毎に設けられており、前記画素電極は、前記基板上で平面的に見て、少なくとも前記接続電極に重なるように形成される。
【００１７】
この態様によれば、トランジスターは、画素電極に電気的に接続された画素トランジスターとして形成されており、画素電極が少なくとも接続電極に重なるように形成されている。接続電極や画素電極は共に導電性の材料から形成されるため、典型的には素子基板上に広くベタ状に形成された一の導電膜をパターニングすることによって、接続電極や画素電極が形成される。この場合、接続電極及び画素電極は同一膜から形成されるため、画素電極の大きさは接続電極によって制限されてしまう。即ち、接続電極が形成される領域においては、画素電極を形成することができない。一方、本態様によれば、画素電極は接続電極に重なるように形成されている。そのため、接続電極の配置や大きさに関わらず、画素電極を広く形成することができる。
【００１８】
本発明の電気光学装置用基板の他の態様では、前記トランジスターは、前記表示領域の周辺に位置する周辺領域に配置されており、前記接続電極は、前記トランジスターをダイオード接続するように形成されている。
【００１９】
この態様では、接続電極は、例えばトランジスターのソース及びゲート間を電気的に接続するように形成することによって、ダイオード回路を形成する。
【００２０】
また、前記トランジスターは、前記表示領域の周辺に位置する周辺領域に複数設けられており、前記複数のトランジスターは、前記接続電極によって互いに接続されることにより、インバーター回路を構成してもよい。
【００２１】
この態様によれば、例えば複数のトランジスターを用いて周辺領域にインバーター回路を形成することができる。
【００２２】
本発明の電気光学装置用基板の一の態様では、前記接続電極は、前記接続電極が形成されるべき領域に導電材料を塗布することにより形成される。
【００２３】
この態様によれば、接続電極を、例えばインクジェット法等の塗布法によって、基板上の然るべき領域に導電材料を塗布することにより形成する。このように、接続電極を一の膜をエッチング等によりパターニングして形成するのではなく、材料を塗布することによって形成するので、その形成過程において無駄になる材料が生じない。つまり、省資源及び低コストの要請により対応した電気光学装置用基板を実現することが可能である。
【００２４】
本発明の電気光学装置用基板の他の態様では、前記トランジスターは、前記表示領域、又は前記表示領域の周辺に位置する周辺領域に複数設けられており、前記接続電極は、前記トランジスターのソース電極又はドレイン電極のが延設されて形成されている。
【００２５】
本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学装置用基板（但し、その各種態様も含む）を備える。
【００２６】
本発明の電気光学装置によれば、上述した本発明の電気光学装置用基板を備えるので、例えば、高品位な表示を行うことが可能な、例えば電気泳動表示装置、液晶表示装置、有機ＥＬ（Electro-Luminescence）表示装置などの各種表示装置を実現できる。
【００２７】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。
【００２８】
本発明の電子機器は、上述した本発明の電気光学装置を備えるので、例えば、高品質な画像表示を行うことが可能な例えば電子ペーパーなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた装置としてＤＬＰ（Digital Light Processing）等を実現することが可能である。また、本発明の電子機器として、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニタ直視型のビデオテープレコーダー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル、人工皮膚の表面に形成されるセンサーなどの各種電子機器も実現することができる。
【００２９】
本発明の作用及び他の利得は次に説明する実施するための形態から明らかにされる。
【図面の簡単な説明】
【００３０】
【図１】第１実施形態に係る電気泳動表示パネルの全体構成を示すブロック図である。
【図２】第１実施形態に係る電気泳動表示パネルの画素の電気的な構成を示す等価回路図である。
【図３】第１実施形態に係る電気泳動表示パネルの画素の構成を示す拡大平面図である。
【図４】図３のＡ−Ａ’線断面図である。
【図５】第１実施形態に係る電気泳動表示パネルが備える静電保護用回路の電気的な構成を示す回路図である。
【図６】第１実施形態に係る電気泳動表示パネルが備える静電保護用回路の電気的な構成の他の例を示す回路図である。
【図７】第１実施形態に係る電気泳動表示パネルにおける静電保護用回路の拡大平面図である。
【図８】図７のＢ−Ｂ'線断面図である。
【図９】第２実施形態に係る電気泳動表示パネルの画素における拡大断面図である。
【図１０】第２実施形態に係る電気泳動表示パネルの画素における拡大断面図の他の例である。
【図１１】第３実施形態に係る電気泳動表示パネルの周辺領域に設けられたインバーター回路の電気的な構成を示す回路図である。
【図１２】第３実施形態に係る電気泳動表示パネルのインバーター回路の拡大平面図である。
【図１３】第１実施形態に係る電気泳動表示パネルの周辺領域における積層構造を製造する一連の製造工程を示す工程断面図である。
【図１４】本発明に係る電気泳動表示パネルを適用した電子ペーパーの構成を示す斜視図である。
【図１５】本発明に係る電気泳動表示パネルを適用した電子ノートの構成を示す斜視図である。
【発明を実施するための形態】
【００３１】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置用基板の一例であるアクティブマトリクス基板を備える電気光学装置の一例であるＴＦＴアクティブマトリクス駆動方式の電気泳動表示パネルを例にとる。
【００３２】
＜電気泳動表示パネル＞
＜第１実施形態＞
先ず、本実施形態に係る電気泳動表示パネルの全体構成について、図１及び図２を参照して説明する。
【００３３】
図１は、本実施形態に係る電気泳動表示パネルの全体構成を示すブロック図である。
【００３４】
図１において、本実施形態に係る電気泳動表示パネル１００は、表示部３と、コントローラー１０と、走査線駆動回路６０と、データ線駆動回路７０と、電源回路２１０と、共通電位供給回路２２０とを備えている。尚、表示部３は本発明に係る「表示領域」の一例である。
【００３５】
表示部３には、ｍ行×ｎ列分の画素２０がマトリクス状（二次元平面的）に配列されている。また、表示部３には、ｍ本の走査線４０（即ち、走査線Ｙ１、Ｙ２、…、Ｙｍ）と、ｎ本のデータ線５０（即ち、データ線Ｘ１、Ｘ２、…、Ｘｎ）とが互いに交差するように設けられている。具体的には、ｍ本の走査線４０は、行方向（即ち、Ｘ方向）に延在し、ｎ本のデータ線５０は、列方向（即ち、Ｙ方向）に延在している。ｍ本の走査線４０とｎ本のデータ線５０との交差に対応して画素２０が配置されている。
【００３６】
コントローラー１０は、走査線駆動回路６０、データ線駆動回路７０、電源回路２１０及び共通電位供給回路２２０の動作を制御する。コントローラー１０は、例えばクロック信号、スタートパルス等のタイミング信号を各回路に供給する。尚、コントローラー１０は、図２を参照して後述するスイッチ９２ｓ、９３ｓ及び９４ｓのオンオフ状態も制御する。
【００３７】
走査線駆動回路６０は、コントローラー１０から供給されるタイミング信号に基づいて、走査線Ｙ１、Ｙ２、…、Ｙｍの各々に走査信号をパルス的に順次供給する。
【００３８】
データ線駆動回路７０は、コントローラー１０から供給されるタイミング信号に基づいて、データ線Ｘ１、Ｘ２、…、Ｘｎに画像信号を供給する。画像信号は、ハイレベル（即ち、高電位レベル、例えば１５Ｖ）又はローレベル（即ち、低電位レベル、例えば−１５Ｖ）の２値的なレベルをとる。
【００３９】
電源回路２１０は、高電位電源線９１に高電位電源電位Ｖｄｄを供給し、低電位電源線９２に低電位電源電位Ｖｓｓを供給し、制御線９４に制御電位Ｓを供給する。また、共通電位供給回路２２０は、共通電位線９３に共通電位Ｖｃｏｍを供給する。
【００４０】
走査線４０及びデータ線５０は、表示部３の周囲に位置する周辺領域において静電保護用回路８０に電気的に接続されている。静電保護用回路８０は、高電圧パルス（いわゆるＥＳＤサージ）が回路に入力されることを防ぐ機能を有する。具体的には、静電保護回路８０は、例えば、回路内部に入力されたＥＳＤサージを、高電位電源線９１及び低電位電源線９２へと流す。このため、ＥＳＤサージが回路内部に流れずに済む。尚、静電保護用回路８０の具体的な構成については、後に詳述する。
【００４１】
尚、コントローラー１０、走査線駆動回路６０、データ線駆動回路７０、電源回路２１０及び共通電位供給回路２２０には、各種の信号が入出力されるが、本実施形態と特に関係のないものについては説明を省略する。
【００４２】
図２は、本実施形態に係る電気泳動表示パネルの画素の電気的な構成を示す等価回路図である。
【００４３】
図２において、画素２０は、画素電極２１と、画素電極２１と互いに対向するように配置された共通電極２２と、画素電極２１及び共通電極２２間に設けられた電気泳動素子２３と、選択用トランジスター２４と、キャパシター２７と、制御用トランジスター２６とを備えている。尚、選択用トランジスター２４及び制御用トランジスター２６は、本発明に係る「トランジスター」の一例である。
【００４４】
選択用トランジスター２４は、アモルファス半導体を用いて、Ｎチャネル型のトランジスターとして形成されている。選択用トランジスター２４は、そのゲートが走査線４０に電気的に接続されており、そのソースがデータ線５０に電気的に接続されており、そのドレインがキャパシター２７に電気的に接続されている。選択用トランジスター２４は、データ線駆動回路７０（図１参照）からデータ線５０を介して供給される画像信号を、走査線駆動回路６０（図１参照）から走査線４０を介してパルス的に供給される走査信号に応じたタイミングで、キャパシター２７に入力する。これにより、キャパシター２７に画像信号が書き込まれる。
【００４５】
キャパシター２７は、画像信号を保持するための容量素子である。キャパシター２７の一方の容量電極は、選択用トランジスター２４のドレイン及び制御用トランジスター２６のゲートに電気的に接続されている。キャパシター２７の他方の容量電極は、低電位電源線９２に電気的に接続されている。
【００４６】
低電位電源線９２は、電源回路２１０（図１参照）から低電位電源電位Ｖｓｓが供給可能に構成されている。低電位電源線９２は、スイッチ９２ｓを介して電源回路２１０に電気的に接続されている。スイッチ９２ｓは、コントローラー１０（図１参照）によってオン状態とオフ状態とが切り替えられるように構成されている。スイッチ９２ｓがオン状態とされることで、低電位電源線９２と電源回路２１０とが電気的に接続され、スイッチ９２ｓがオフ状態とされることで、低電位電源線９２は電気的に切断されたハイインピーダンス状態とされる。
【００４７】
制御用トランジスター２６は、アモルファス半導体を用いて、Ｎチャネル型のトランジスターとして形成されている。制御用トランジスター２６は、そのゲートがキャパシター２７及び選択用トランジスター２４のドレインに電気的に接続されており、そのソースが制御線９４に電気的に接続されており、そのドレインが画素電極２１に電気的に接続されている。制御用トランジスター２６は、電源回路２１０（図１参照）から制御線９４を介して供給される制御電位Ｓを、キャパシター２７に保持された画像信号の電位に応じて、画素電極２１に出力する。例えば、キャパシター２７に保持された画像信号がハイレベルである場合には、制御用トランジスター２６はオン状態とされ、制御線９４から制御電位Ｓが、オン状態とされた制御用トランジスター２６を介して画素電極２１に供給される。一方、キャパシター２７に保持された画像信号がローレベルである場合には、制御用トランジスター２６はオフ状態とされ、制御線９４と画素電極２１との間はオフ状態とされた制御用トランジスター２６によって電気的に切断される。
【００４８】
画素電極２１は、電気泳動素子２３を介して共通電極２２と互いに対向するように配置されている。
【００４９】
共通電極２２は、共通電位Ｖｃｏｍが供給される共通電位線９３に電気的に接続されている。共通電位線９３は、共通電位供給回路２２０（図１参照）から共通電位Ｖｃｏｍが供給可能に構成されている。共通電位線９３は、スイッチ９３ｓを介して共通電位供給回路２２０に電気的に接続されている。スイッチ９３ｓは、コントローラー１０によってオン状態とオフ状態とが切り替えられるように構成されている。スイッチ９３ｓがオン状態とされることで、共通電位線９３と共通電位供給回路２２０とが電気的に接続され、スイッチ９３ｓがオフ状態とされることで、共通電位線９３は電気的に切断されたハイインピーダンス状態とされる。
【００５０】
電気泳動素子２３は、電気泳動粒子を夫々含んでなる複数のマイクロカプセルから構成されている。マイクロカプセルは、例えば、被膜の内部に分散媒と、複数の白色粒子と、複数の黒色粒子とが封入されてなる。被膜は、マイクロカプセルの外殻として機能し、ポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアゴム等の透光性を有する高分子樹脂から形成されている。分散媒は、白色粒子及び黒色粒子をマイクロカプセル内（言い換えれば、被膜内）に分散させる媒質であり、例えば、水や、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ペンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロヘキサン、メチルシクロヘキサン等の脂環式炭化水素、ベンゼン、トルエンや、キシレン、ヘキシルベンゼン、へブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１、２−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩やその他の油類を単独で又は混合して用いることができる。また、分散媒には、界面活性剤が配合されてもよい。白色粒子は、例えば、二酸化チタン、亜鉛華（酸化亜鉛）、三酸化アンチモン等の白色顔料からなる粒子（高分子或いはコロイド）であり、例えば負に帯電されている。黒色粒子は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子或いはコロイド）であり、例えば正に帯電されている。このため、白色粒子及び黒色粒子は、画素電極９と対向電極２１との間の電位差によって発生する電場によって、分散媒中を移動することができる。
【００５１】
尚、これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。
【００５２】
次に、本実施形態に係る電気泳動表示パネル１００の画素２０の具体的な構成について、図３及び図４を参照して説明する。
【００５３】
図３は、本実施形態に係る電気泳動表示パネル１００の画素２０の構成を示す拡大平面図である。図４は、図３のＡ−Ａ’線断面図である。尚、図３及び図４では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００５４】
図３において、選択用トランジスター２４は、半導体層２４ａ、ゲート電極２４ｂ及びゲート絶縁膜２４ｃから構築されている。選択用トランジスター２４は、下層側から順にゲート電極２４ｂ、ゲート絶縁膜２４ｃ及び半導体層２４ａが積層されてなるボトムゲート型のトランジスターである。
【００５５】
図３及び図４において、制御用トランジスター２６は、半導体層２６ａ、ゲート電極２６ｂ及びゲート絶縁膜２６ｃから構築されている。制御用トランジスター２６は、下層側から順にゲート電極２６ｂ、ゲート絶縁膜２６ｃ及び半導体層２６ａが積層されてなるボトムゲートのトランジスターである。
【００５６】
尚、選択用トランジスター２４及び制御用トランジスター２６は本発明に係る「トランジスター」の一例である。
【００５７】
図３において、選択用トランジスター２４のゲート電極２４ｂは、走査線４０と一体的に（即ち、走査線４０の一部として）形成されている。本実施形態では、主にＸ方向に沿って形成された走査線４０のうち、素子基板１０上において平面的に見た場合に、半導体層２４ａに重なる一の領域において、Ｙ方向に部分的に突出するように形成された走査線４０の部分がゲート電極２４ｂとして機能する。ゲート電極２４ｂの上層側には、ゲート絶縁膜２４ｃが設けられており、半導体層２４ａのうちゲート電極２４ｂに対向する領域がチャネルとして機能する。
【００５８】
選択用トランジスター２４のソース電極５１、素子基板１０上に形成されたデータ線５０と一体的に（即ち、データ線５０の一部として）形成されている。本実施形態では、主にＹ方向に沿って延在するように形成されたデータ線５０のうち、Ｘ方向に部分的に突出するように形成された部分がソース電極５１を形成している。
【００５９】
選択用トランジスター２４のドレインは、本発明に係る「接続電極」の一例としての第１接続電極５２に電気的に接続されている。第１接続電極５２は選択用トランジスター２４のドレイン電極を延設し形成されており、ドレイン電極としても機能する。以下の接続電極においても、ソース電極、ゲート電極又はドレイン電極を延設して設けられているが、それについての説明は割愛する。第１接続電極５２は、後述する制御用トランジスター２６のゲート電極２６ｂに電気的に接続されている。ここで、第１接続電極５２は、ゲート電極２６ｂに直接的に接触するように形成されている。即ち、第１接続電極５２は、コンタクトホールを介することなく、ゲート電極２６ｂに電気的に接続されている。
【００６０】
制御用トランジスター２６のソースは、本発明に係る「接続電極」の一例としての第２接続電極５３に電気的に接続されている。第２接続電極５３は、Ｘ方向に沿って延在するように形成された制御線９４に電気的に接続されている。ここで、第２接続電極５３は、制御線９４に直接的に接触するように形成されている。即ち、第２接続電極５３は、コンタクトホールを介することなく、制御線９４に電気的に接続されている。
【００６１】
制御用トランジスター２６のドレインは、本発明に係る「接続電極」の一例としての第３接続電極５４に電気的に接続されている。
【００６２】
ここで、以上に説明した積層構造の上層側には、層間絶縁膜１４が設けられている。本実施形態では特に、層間絶縁膜１４は、素子基板１０上で平面的に見て、点線で囲まれた領域１４ａを除くように形成されている。即ち、領域１４ａにおいて第３接続電極５４は、層間絶縁膜１４から部分的に露出するように形成されている。
【００６３】
層間絶縁膜１４上には、画素電極２１が設けられている。画素電極２１は、走査線４０及びデータ線５０によって区画されてなる画素２０において広く形成されている。画素電極２１は、領域１４ａにおいて層間絶縁膜１４から部分的に露出している第３接続電極５４に直接的に接触することによって、電気的に接続されている。つまり、制御用トランジスター２６のドレインは、第３接続電極５４を中継して、画素電極２１に電気的に接続されている。これにより、ゲート電極２６ｂに選択用トランジスター２４のドレインからハイレベルの信号が供給されるタイミング（即ち、制御用トランジスター２６がオン状態にされるタイミング）で、制御線９４から供給される電圧が第３接続電極５４を中継して、画素電極２１に供給される。
【００６４】
接続電極はコンタクとホールを介さずに、すなわち接続用の電極を介さずに他の配線又は電極に接続されている。またこれらは画素電極２１と素子基板１０との間で形成されているため、画素電極２１を広いエリアに設ける事ができる。
【００６５】
制御用トランジスター２６のゲート電極２６ｂは、本発明に係る「接続電極」の一例としての容量電極２７ａに電気的に接続されている。容量電極２７ａは、低電位電源線９２に容量絶縁膜２７ｃを介して対向するように配置されることによってキャパシター２７を構築している。
【００６６】
ここで、容量電極２７aは、ゲート電極２６ｂに直接的に接触するように形成されている。即ち、容量電極２７aは、コンタクトホールを介することなく、ゲート電極２６ｂに電気的に接続されている。
【００６７】
データ線５０とゲート線４０、制御線９４、低電位線９２との交点及びゲート電極２６ｂと制御線９４との交点にはゲート絶縁膜２４ｃと同時形成された絶縁膜２５ｃが設けられている。
【００６８】
次に、周辺領域に形成された静電保護用回路８０の具体的な構成について、図５を参照して説明する。
【００６９】
図５は、本実施形態に係る電気泳動表示パネル１００が備える静電保護用回路８０の電気的な構成を示す回路図である。
【００７０】
静電保護用回路８０は、ダイオード接続がなされた第１トランジスター１３０及び第２トランジスター１４０を備えてなる。
【００７１】
第１トランジスター１３０のソースは、データ線５０に電気的に接続されており、第１トランジスター１３０のゲート及びドレインは互いに電気的に短絡されると共に、低電位電源線９２に電気的に接続されることにより、電位ＶＳＳに保持されている。一方、第２トランジスター１４０のソースは、高電位電源線９１に電気的に接続され電位Ｖｄｄに保持されており、第２トランジスター１４０のゲート及びドレインは互いに電気的に短絡されると共に、データ線５０に電気的に接続される。このようにダイオード接続がなされた第１トランジスター１３０及び第２トランジスター１４０を逆方向にバイアスし、備えることにより、静電気が発生しない時はリーク電流を抑える事ができる。そして、静電気放電（ＥＳＤ）によって発生したＥＳＤサージがデータ線５０に印加されその電位が２つの電源線９１，９２を越えてしまった場合には、第１トランジスター１３０及び第２トランジスター１４０を介して２つの電源線９１、９２にＥＳＤサージを速やかに放出することができる。従って、静電保護用回路８０は、ＥＳＤサージがデータ線５０に印加されてしまうことにより、内部回路（例えば、表示部３におけるＴＦＴ等の回路素子やその周辺領域におけるデータ線駆動回路７０）が静電破壊されてしまうことを防止できる。尚、走査線４０に電気的に接続された静電保護用回路８０もまた、上述のデータ線５０に電気的に接続された静電保護用回路８０と同様のメカニズムにより、ＥＳＤサージが走査線４０に印加された場合に、内部回路が静電破壊されてしまうことを防止できる。
【００７２】
尚、静電保護用回路８０は、図６に示す回路構成を有していてもよい。図６は、本実施形態に係る電気泳動表示パネル１００が備える静電保護用回路８０の電気的な構成の他の例を示す回路図である。図６の静電保護用回路８０は２つの接続端子を有しており、一方の接続端子はデータ線５０又は走査線４０に、他方は共通線（図示せず）に接続される。例えば図１、５の構成において高電位電源線９１を共通線とし、ダイオード１４０の代わりに図６の回路を用いる。このとき低電位電源線９２は用いなくてもよい。共通線には共通電位、例えば０Ｖが印加される。
【００７３】
次に、本実施形態に係る電気泳動表示パネル１００の周辺領域の静電保護用回路８０の具体的な構成について、図７及び図８を参照して説明する。
【００７４】
図７は、本実施形態に係る電気泳動表示パネル１００における静電保護用回路８０の拡大平面図である。図８は、図７のＢ−Ｂ'線断面図である。尚、図７及び図８では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００７５】
図７及び図８において、第１トランジスター１３０は、半導体層１３０ａにゲート絶縁膜１３０ｃを介してゲート電極１３０ｂが対向するように配置されることにより構成されている。
【００７６】
第１トランジスター１３０のソースは、ソース電極として機能する第１接続線１３１を介して低電位電源線９２に電気的に接続されている。ここで、第１接続線１３１は、、本発明に係る「接続電極」の一例であり、低電圧電源線９２に直接的に接触するように形成されている。即ち、第１接続線１３１は、コンタクトホールを介することなく、低電圧電源線９２に電気的に接続されている。
【００７７】
第１トランジスター１３０のゲート電極１３０ｂは、データ線５０に至るまで延在されて形成されることによって、データ線５０に電気的に接続されている。ここで、ゲート電極１３０ｂは、本発明に係る「接続電極」の一例であり、データ線５０に直接的に接触するように形成されている。即ち、ゲート電極１３０ｂは、コンタクトホールを介することなく、データ線５０に電気的に接続されている。
【００７８】
第１トランジスター１３０のドレインには、データ線５０が部分的に延在するように接続されている。
【００７９】
第２トランジスター１４０は、半導体層１４０ａにゲート絶縁膜１４０ｃを介してゲート電極１４０ｂが対向するように配置されることにより構成されている。
【００８０】
第２トランジスター１４０のソースには、データ線５０が部分的に延在するように接続されており、データ線５０の当該部分がソース電極として機能する。
【００８１】
第２トランジスター１４０のゲート電極１４０ｂは、高電位電源線９１が部分的に延在して形成された部分に電気的に接続されている。当該高電位電源線９１が延在して形成された部分には、第２トランジスター１４０のドレインに接続された第２接続線１４１もまた電気的に接続されている。ここで、第２接続線１４１は、本発明に係る「接続電極」の一例であり、高電位電源線９１に直接的に接触するように形成されている。即ち、第２接続線１４１は、コンタクトホールを介することなく、高電位電源線９１に電気的に接続されている。高電位電源船９１、低電位電源線９２はデータ線５０と同一工程で形成される。
【００８２】
以上説明したように、本実施形態によれば、接続対象に接続電極を直接形成することにより、省資源及び低コストの要請に対応しつつ基板におけるたわみを抑制可能である。また、接続電極を画素電極に重なるように形成することにより、画素電極を画素中に広く形成することができる。その結果、高品位な画像表示が可能な電気泳動表示パネルを実現することができる。
【００８３】
＜第２実施形態＞
続いて、図９を参照して、第２実施形態に係る電気泳動表示パネルについて説明する。
【００８４】
図９は、本実施形態に係る電気泳動表示パネルのＴＦＴ基板の拡大断面図である。上述の第１実施形態では、周辺領域においてダイオード接続がなされたボトムゲート型のトランジスターを有する静電保護用回路８０を備える場合を例示したが、本実施形態では、周辺領域にダイオード接続がなされたトップゲート型のトランジスターを有する静電保護用回路８０を備える場合について例示する。尚、本実施形態に係る電気泳動表示パネルは、第１実施形態に係る電気泳動表示パネルと基本的な構成を共通とするため、共通する部位については共通の符号を付すこととし、詳細な説明は適宜省略することとする。
【００８５】
素子基板１０上には、第１接続線１３１及びデータ線５０が形成されている。半導体層１３０ａは、第１接続線１３１及びデータ線５０の端部に夫々接触するように形成されている。更に上層側には、ゲート絶縁膜１３０ｃ及びゲート電極１３０ｂが設けられ、トップゲート型のトランジスターとして選択用トランジスター１３０が構築されている。
【００８６】
また、データ線５０上には、本発明に係る「接続電極」の一例としてのゲート電極１３０ｂのうち延在して形成された部分が直接的に接触するように設けられている。従って、ゲート電極１３０ｂは、コンタクトホールを介することなくデータ線５０に電気的に接続されている。
【００８７】
尚、第１トランジスター１３がトップゲート型の構造を有する場合、図１０に示す積層構造を有していてもよい。図１０は、他のトップゲート型ＴＦＴの構造を示す図である。
【００８８】
図１０では、下地膜１２上に半導体層１３０ａが形成されている。半導体層１３０ａの上層側には、半導体層１３０ａのうちソース及びドレインとなるべき領域が露出するように、ゲート絶縁膜１３０ｃが形成されている。ゲート絶縁膜１３０ｃ上にはゲート電極１３０ｂが形成され、半導体層１３０ａのうち当該ゲート電極１３０と対向する領域がチャネルとして機能するように構成されている。ゲート電極１３０ｂ上には層間絶縁膜１４が形成されている。ここで、層間絶縁膜１４は、ゲート絶縁膜１３０ｃと同様に、当該半導体層１３０ａのうちソース及びドレインとなるべき領域が露出するように形成されており、更に上層側に形成される第１接続線１３１及びデータ線５０との間に介在するように配置されている。
【００８９】
半導体層１３０ａのうちソース及びドレインとなるべき露出した領域には、データ線５０及び第１接続線１３１が直接的に接触するように形成される。また、データ線５０は、ゲート電極１３０ｂのうち下地膜１２上に延在した部分にも直接的に接触するように形成されている。即ち、本実施形態において、データ線５０及び第１接続線１３１は、本発明に係る「接続電極」の一例である。
【００９０】
＜第３実施形態＞
続いて、図１１及び図１２を参照して、第３実施形態に係る電気泳動表示パネルについて説明する。上述の第１及び第２実施形態では、周辺領域にダイオード接続がなされたトランジスターを有する静電保護用回路８０を備える場合を例示したが、本実施形態では周辺領域にインバーター回路を有する点において異なっている。尚、本実施形態に係る電気泳動表示パネルは、上述の各実施形態に係る電気泳動表示パネルと基本的な構成を共通とするため、共通する部位については共通の符号を付すこととし、詳細な説明は適宜省略することとする。
【００９１】
まず、図１１を参照して、本実施形態に係る電気泳動表示パネルの周辺領域に設けられたインバーター回路２１０の電気的な構成について説明する。図１１は、実施形態に係る電気泳動表示パネルの周辺領域に設けられたインバーター回路２１０の電気的な構成を示す回路図である。尚、図１１には同様のインバーター回路が複数連結されている様子が図示されているが、以下では一つのインバーター回路２１０についてのみ代表的に説明を行い、他のインバーター回路については説明を省略することとする。
【００９２】
図１１において点線で囲まれた回路は、一つのインバーター回路２１０である。インバーター回路２１０は、第１トランジスター２３０及び第２トランジスター２４０により構成されている。
【００９３】
第１トランジスター２３０はＰチャネル型トランジスターであり、第２トランジスター２４０はＮチャネル型トランジスターである。
【００９４】
第１トランジスター２３０のソースは、高電位電源線９１に電気的に接続されている。一方、第２トランジスター２４０のソースは、定電位電源線９２に電気的に接続されている。第１トランジスター２３０のゲート及びドレインは、第２トランジスター２４０のゲート及びドレインに夫々電気的に短絡されていると共に、出力線１６に電気的に接続されている。
【００９５】
次に、本実施形態に係る電気泳動表示パネルのインバーター回路２１０の具体的な構成について、図１２を参照して説明する。図１２は、本実施形態に係る電気泳動表示パネルのインバーター回路２１０の拡大平面図である。尚、図１２では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００９６】
第１トランジスター２３０は、半導体層２３０ａにゲート絶縁膜２３０ｃを介してゲート電極２３０ｂが対向するように配置されることにより構成されている。第２トランジスター２４０は、半導体層２４０ａにゲート絶縁膜２４０ｃを介してゲート電極２４０ｂが対向するように配置されることにより構成されている。
【００９７】
第１トランジスター２３０のソースは、高電位電源線９１に電気的に接続されている。第１トランジスター２３０のドレインは第１接続線２３１を介して、第２トランジスター２４０のドレインに電気的に短絡されている。第１トランジスター２３０のゲート電極２３０ｂは、第２接続線２３２を介して第２トランジスター２４０のゲート電極２４０ｂに電気的に短絡されると共に、出力線１６に電気的に接続されている。第２トランジスター２４０のソースは、第３接続線２３３に電気的に接続されている。第３接続線２３３は、低電位電源線９２に電気的に接続されている。
【００９８】
ここで、第２接続線２３２は、ゲート電極２３０ｂ及び２４０ｂに直接的に接触するように形成されている。また、第３接続線２３３もまた低電位電源線９２に対して直接的に接触するように形成されている。即ち、本実施形態における第２接続線２３２及び第３接続線２３３は、本発明に係る「接続電極」の一例である。従って、コンタクトホールを介して電気的に接続する場合に比べて、絶縁膜にエッチング等によりコンタクトホールを開孔する工程を行う必要がないので、より少ない工程数で電気的な接続を実現することができる。更に、コンタクトホールを形成するための絶縁膜を基板上に広く形成する必要がないので、素子基板１０におけるたわみ（即ち、構造的な歪み）を効果的に抑制することも可能である。
【００９９】
＜製造方法＞
次に、第１実施形態に係る電気泳動表示パネル１００の製造方法について、図１３を参照して説明する。尚、以下では、本実施形態に係る電気泳動表示パネル１００の素子基板１０側を製造する製造方法について主に説明する。
【０１００】
図１３は、本実施形態に係る電気泳動表示パネル１００の素子基板１０上の周辺領域における積層構造を製造する一連の製造工程を示す工程断面図である。
【０１０１】
先ず、図１３（ａ）に示すように、例えば厚さのＰＥＴ（ポリエチレンテレフタレート）基板からなる素子基板１０を用意する。次に厚さ５００ｎｍの銀ペーストからなるゲート電極１３０ｂをインクジェット法で必要な領域に選択的に形成する。
【０１０２】
次いで図１３（ｂ）に示すように厚さ５００ｎｍのポリイミドからなるゲート絶縁膜１３０ｃをインクジェット法で形成する。その後厚さ５０ｎｍのペンタセンからなる半導体層１３０a、３０aを同様にインクジェット法で形成する。ゲート絶縁膜と容量絶縁膜は必要な領域に選択的に形成されている。
【０１０３】
次に図１３（ｃ）に示すように厚さ３００ｎｍの銀ペーストからなるデータ線５０、第１接続線１３１をインクジェット法で形成する。データ線５０はゲート電極１３０ｂと直接接するように形成される。図示していないが第一接続線１３１は低電位電源線９２と直接接するように形成される。本実施形態では特に、データ線５０、第１接続線１３１は、同一膜から形成するとよい。この場合、同一工程においてこれらの各種配線を同時に形成することができるので、製造工程の削減及び低コスト化を図ることができる。また、それらも必要な領域に選択的に形成される。
【０１０４】
尚、図示を省略しているが、走査線１１とデータ線６やそれらと同層で形成された外部回路を接続する実装端子にもゲート絶縁膜や層間絶縁膜は設けられていない。また、そこに画素電極形成工程において、画素電極と同一材料を形成し実装接続を行なう材料として用いてもよい。
【０１０５】
他方厚さ０．５ｍｍのＰＥＴ基板からなる基板上に厚さ５０ｎｍのＩＴＯからなる透明電極上にカプセル型の電気泳動材料を保持させた対向基板を張り合わせ、駆動用ＩＣを実装して電気光学装置を作成する事ができる。
【０１０６】
以上の製造方法において、画素電極、接続線、配線材料は他のペースト、有機、無機導電材料、金属を用いても良い。半導体層は他の有機半導体材料や無機半導体材料を用いても良い。絶縁膜は他の有機絶縁膜や無機絶縁膜を用いても良い。基板は他の有機材料や薄い無機材料を用いても良い。薄膜の形成方法は他の印刷方法や塗布方法を用いてもよい。
【０１０７】
このように製造された素子基板１０に、共通電極２２が形成された対向基板側に電気泳動素子２３が固定されてなる電気泳動シートを接着することで、本実施形態に係る電気泳動表示装置を製造することができる。
【０１０８】
＜電子機器＞
次に、上述した電気泳動表示装置を適用した電子機器について、図１４及び図１５を参照して説明する。以下では、上述した電気泳動表示装置を電子ペーパー及び電子ノートに適用した場合を例にとる。
【０１０９】
図１４は、電子ペーパー１４００の構成を示す斜視図である。
【０１１０】
図１４に示すように、電子ペーパー１４００は、上述した実施形態に係る電気泳動表示装置を表示部１４０１として備えている。電子ペーパー１４００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１４０２を備えて構成されている。
【０１１１】
図１５は、電子ノート１５００の構成を示す斜視図である。
【０１１２】
図１５に示すように、電子ノート１５００は、図１４で示した電子ペーパー１４００が複数枚束ねられ、カバー１５０１に挟まれているものである。カバー１５０１は、例えば外部の装置から送られる表示データを入力するための表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【０１１３】
上述した電子ペーパー１４００及び電子ノート１５００は、上述した実施形態に係る電気泳動表示装置を備えるので、消費電力が小さく、高品質な画像表示を行うことが可能である。
【０１１４】
尚、これらの他に、腕時計、携帯電話、携帯用オーディオ機器などの電子機器の表示部に、上述した本実施形態に係る電気泳動表示装置を適用することができる。
【０１１５】
尚、本発明は上述の実施形態で説明した電気泳動表示パネル以外にも、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ（ＰＤＰ）、電解放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ及びデジタルマイクロミラーデバイス（ＤＭＤ）等にも適用可能である。
【０１１６】
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用基板、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【符号の説明】
【０１１７】
１０…素子基板、２０…画素、１４…層間絶縁膜、２１…画素電極、２３…電気泳動表示素子、２４…選択用トランジスター、２６…制御用トランジスター、４０…走査線、５０…データ線、５２、５３、５４…接続電極、９１…高電位電源線、９２…低電位電源線、１３０…第１トランジスター、１３１…第１接続線、１４０…第２トランジスター、１４１…第２接続線
【図１】
2011164196.tif 000003
【図２】
2011164196.tif 000004
【図３】
2011164196.tif 000005
【図４】
2011164196.tif 000006
【図５】
2011164196.tif 000007
【図６】
2011164196.tif 000008
【図７】
2011164196.tif 000009
【図８】
2011164196.tif 000010
【図９】
2011164196.tif 000011
【図１０】
2011164196.tif 000012
【図１１】
2011164196.tif 000013
【図１２】
2011164196.tif 000014
【図１３】
2011164196.tif 000015
【図１４】
2011164196.tif 000016
【図１５】
2011164196.tif 000017