(57)【要約】【課題】リーク電流が低く、電界効果移動度が高いなどの優れた特性を有するＴＦＴを備え、駆動回路を内蔵して部材点数を減らすことが可能な半導体装置において、駆動回路内部における腐食などの発生を防止する。【解決手段】本発明の半導体装置においては、駆動回路を内蔵したＴＦＴアレイ基板１００に、ゲート電極２と、ゲート絶縁膜３と、結晶性半導体部分を含んでチャネル領域４ｃが形成される半導体層４と、チャネル領域４ｃを保護するチャネル保護膜５と、半導体層４に接続されたソース電極６及びドレイン電極７を備えたＴＦＴ、並びに、ゲート電極２と同層に形成された配線層２ａとソース電極６と同層に形成された配線層６ａを駆動回路内部においてコンタクトホール１３を介し直接接触させて接続させる配線変換部１２を備えるものである。【選択図】図２
2011181596.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタを備えた薄膜トランジスタ基板と、前記薄膜トランジスタ基板に内蔵された駆動回路を備えた半導体装置において、前記薄膜トランジスタ基板は、絶縁性基板上に形成されたゲート電極と、前記絶縁性基板及び前記ゲート電極上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成され、少なくとも一部において結晶性半導体部分を有し、該結晶性半導体部分を含んでチャネル領域が形成される半導体層と、前記半導体層におけるチャネル領域上に形成され、前記チャネル領域を保護するチャネル保護膜と、前記半導体層に接続されたソース電極及びドレイン電極を備えた前記薄膜トランジスタ、並びに、前記絶縁性基板上に前記ゲート電極と同層に形成された第一配線層と、前記ソース電極及びドレイン電極と同層に形成された第二配線層を、前記駆動回路内部において、前記ゲート絶縁膜を開口して設けられたコンタクトホールを介して直接接触させて電気的に接続させる配線変換部を備えることを特徴とする半導体装置。
【請求項２】
薄膜トランジスタ基板に対向して配置された対向基板と、前記薄膜トランジスタ基板と前記対向基板間を貼り合わせるシールと、前記薄膜トランジスタ基板と前記対向基板及び前記シールにより囲まれる領域に封入された液晶とを備え、配線変換部が前記シールにより囲まれる領域より外部に配置された液晶表示装置であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
薄膜トランジスタ基板に対向して配置された対向基板と、前記薄膜トランジスタ基板と前記対向基板間を貼り合わせるシールと、前記薄膜トランジスタ基板と前記対向基板及び前記シールにより囲まれる領域に封入された液晶と、前記対向基板における前記液晶側表面に配置される対向電極とを備え、配線変換部が前記シール近傍に配置された液晶表示装置であることを特徴とする請求項１或いは請求項２に記載の半導体装置。
【請求項４】
配線変換部における第二配線層並びにソース電極及びドレイン電極を覆う保護絶縁膜と、前記保護絶縁膜に開口されたコンタクトホールと、該保護絶縁膜に開口されたコンタクトホールを介して前記ドレイン電極と接続される画素電極とを備えた液晶表示装置であることを特徴とする請求項１から請求項３の何れかに記載の半導体装置。
【請求項５】
ゲート絶縁膜は、半導体層における結晶性半導体部分と接し、前記結晶性半導体部分は結晶性シリコン膜よりなり、前記結晶性半導体部分と接する部分におけるゲート絶縁膜は酸化シリコン膜よりなることを特徴とする請求項１から請求項４の何れかに記載の半導体装置。
【請求項６】
チャネル保護膜は、半導体層における結晶性半導体部分と接し、前記結晶性半導体部分は結晶性シリコン膜よりなり、前記結晶性半導体部分と接する部分におけるチャネル保護膜は酸化シリコン膜よりなることを特徴とする請求項１から請求項５の何れかに記載の半導体装置。
【請求項７】
チャネル保護膜は下層が酸化シリコン膜よりなり、上層が窒化シリコン膜よりなる積層膜であることを特徴とする請求項６に記載の半導体装置。
【請求項８】
半導体層は全て結晶性半導体部分により形成されることを特徴とする請求項１から請求項７の何れかに記載の半導体装置。
【請求項９】
半導体層における結晶性半導体部分は微結晶シリコン層により形成されることを特徴とする請求項１から請求項８の何れかに記載の半導体装置。
【請求項１０】
ソース電極及びドレイン電極の接続部分において、半導体層に不純物を導入したソース領域及びドレイン領域が形成されていることを特徴とする請求項１から請求項９の何れかに記載の半導体装置。
【請求項１１】
第一配線層と第二配線層とを直接接触させて電気的に接続させるコンタクトホールの加工とチャネル保護膜或いは半導体層の加工は１回の写真製版工程にて行われることを特徴とする請求項１から請求項１０の何れかに記載の半導体装置の製造方法。
【請求項１２】
ゲート絶縁膜上に半導体膜と無機絶縁膜を順次形成する工程と、チャネル保護膜或いは半導体層を形成する領域において厚みの大きい厚膜部と、第一配線層と前記第二配線層とを直接接触させて電気的に接続させるコンタクトホールを形成する領域において開口部を有したフォトレジストを前記無機絶縁膜上に形成する工程と、前記開口部において、前記無機絶縁膜、半導体膜、及びゲート絶縁膜を除去する工程と、前記フォトレジストの減厚工程を行い、前記厚膜部を残して前記フォトレジストを除去する工程と、続いて、前記厚膜部のフォトレジストにより覆われる領域を除いて前記無機絶縁膜或いは半導体膜を除去し前記チャネル保護膜或いは半導体層を形成する工程と、を備えたことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
第一配線層と第二配線層とを直接接触させて電気的に接続させるコンタクトホールの加工とチャネル保護膜の加工に加え、半導体層の加工についても１回の写真製版工程にて行われることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１４】
ゲート絶縁膜上に半導体膜と無機絶縁膜を順次形成する工程と、半導体層を形成する領域において厚みの大きい第一の厚膜部と、チャネル保護膜を形成する領域において前記第一の厚膜部より更に厚みの大きい第二の厚膜部と、第一配線層と前記第二配線層とを直接接触させて電気的に接続させるコンタクトホールを形成する領域において開口部を有したフォトレジストを前記無機絶縁膜上に形成する工程と、前記開口部において、前記無機絶縁膜、半導体膜、及びゲート絶縁膜を除去する工程と、前記フォトレジストの減厚工程を行い、前記第一の厚膜部及び第二の厚膜部を残して前記フォトレジストを除去する工程と、続いて、前記第一の厚膜部及び第二の厚膜部のフォトレジストにより覆われる領域を除いて前記半導体膜と無機絶縁膜を除去し前記半導体層を形成する工程と、更に前記フォトレジストの減厚工程を行い、前記第二の厚膜部を残して前記フォトレジストを除去する工程と、続いて、前記第二の厚膜部のフォトレジストにより覆われる領域を除いて前記無機絶縁膜を除去し前記チャネル保護膜を形成する工程と、を備えたことを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１５】
ゲート絶縁膜上に半導体膜と無機絶縁膜を順次形成する工程と、半導体層を形成する領域において厚みの大きい厚膜部と、第一配線層と前記第二配線層とを直接接触させて電気的に接続させるコンタクトホールを形成する領域において開口部を有したフォトレジストを前記無機絶縁膜上に形成する工程と、前記開口部において、前記無機絶縁膜、半導体膜、及びゲート絶縁膜を除去する工程と、前記フォトレジストの減厚工程を行い、前記厚膜部を残して前記フォトレジストを除去する工程と、続いて、前記厚膜部のフォトレジストにより覆われる領域を除いて前記無機絶縁膜と半導体膜を除去し半導体層を形成する工程と、更にフォトレジストの端面後退工程を行い、チャネル保護膜を形成する領域を残して前記フォトレジストを除去する工程と、続いて、前記端面後退工程により残されたフォトレジストにより覆われる領域を除いて前記無機絶縁膜を除去し前記チャネル保護膜を形成する工程と、を備えたことを特徴とする請求項１３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び光電変換装置などの薄膜トランジスタを備えた半導体装置とその製造方法に関する。
【背景技術】
【０００２】
従来からの一般的な薄型パネル表示装置の一つである液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）は、低消費電力や小型軽量といったメリットを活かしてパーソナルコンピュータや携帯情報端末機器におけるモニターなどに広く用いられている。また近年ではブラウン管に代わってＴＶ用途としても広く用いられる様になった。更に、ＬＣＤで問題となる視野角、コントラスト、動画表示に必要な応答速度などの問題点をクリアした電界発光型ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置も、薄型パネル表示装置として用いられる様になってきている。これらの表示装置においては、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を備えた半導体装置である点で共通している。また、ＴＦＴを備えた半導体装置という点で共通するものとしては、これら表示装置以外にもあり、イメージセンサなどの光電変換装置などが挙げられる。これらＴＦＴを備えた半導体装置に用いられるＴＦＴの構造としては、半導体膜を用いたＭＩＳ（Ｍｅｔａｌ−Ｉｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造が多用される。ＴＦＴには、ボトムゲート型（逆スタガ型とも呼ぶ）ＴＦＴ構造やトップゲート型（コプレーナ型とも呼ぶ）ＴＦＴ構造といった種類がある。半導体膜にも結晶性を有しない半導体膜（非晶質半導体膜或いはアモルファス半導体膜と呼ばれる）や結晶性を有する半導体膜（多結晶半導体膜と呼ばれる）がある。それらＴＦＴ構造や半導体膜の種類は表示装置の用途や性能により適宜選択される。特に、結晶性を有する半導体膜を用いたＴＦＴでは、信頼性が高く、電界効果移動度が大きいなど優れたトランジスタ特性のＴＦＴが得られる。従って、これら結晶性を有する半導体膜を用いたＴＦＴを使うと、ガラス基板上に駆動回路を直接形成すること（駆動回路内蔵型とも呼ばれる）ができ、狭額縁化や外付けＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの部材点数を減らすことによる低コスト化などを実現できる利点がある。また、最近では結晶性を有する半導体膜の一種として、結晶粒径が比較的微細な半導体膜（微結晶半導体膜と呼ばれる）についてもＴＦＴに使用される様になってきている。一般的な多結晶半導体膜の作成方法としては、下地膜となる酸化シリコン膜などの上層に形成された非晶質半導体膜に対し、レーザー光を照射することにより非晶質半導体膜を多結晶半導体膜に変換する方法が知られている（例えば特許文献１参照）。また微結晶半導体膜の形成方法としては、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する方法が知られている（例えば特許文献２参照）。
【０００３】
一方、この様なＴＦＴを備えた半導体装置の製造には複数のマスク工程（薄膜上に所定形状のレジストパターンを写真製版により形成する工程と形成されたレジストパターンをマスクとして薄膜を所定形状に加工する工程までの一連の工程）が必要となるが、製造工程において、マスク工程における、特に写真製版工程は占める時間と費用が大きく、生産性、コストの観点から、マスク工程数を減らすことが望まれている。従って、できる限り少ないマスク工程数で製造可能なＴＦＴ構造が望ましい。比較的少ないマスク工程数で製造可能なＴＦＴ構造として、逆スタガ型ＴＦＴ構造が挙げられる。更に逆スタガ型ＴＦＴ構造において、特にマスク数の少ない構造として、チャネル部背面をエッチングするバックチャネルエッチ型ＴＦＴ構造があり、非晶質半導体膜を用いたＴＦＴにおいて使用されることが多い。また、ＴＦＴを備えた半導体装置の製造時においては、半導体装置の種類により若干異なるが、ＴＦＴの形成と同時に、ＴＦＴと接続される画素電極、外部端子を構成する端子電極、及び配線変換部などの構成についても形成する必要がある。従って、結局、上記説明したマスク工程数を減らす為には、これらの構成の形成とＴＦＴ構造の形成に必要なマスク工程数全体を減らすことが重要となる。以上の様にＴＦＴを備えた半導体装置の製造に必要なマスク工程数全体を有効に減らす方法として、ＴＦＴ構造としては、マスク工程数の少ないバックチャネルエッチ型ＴＦＴ構造を採用し、更に、画素電極、端子電極、及び配線変換部の形成を、できるだけＴＦＴ構造の形成と共通したマスク工程により行うことが考えられる。例えば、特許文献３においては、バックチャネルエッチ型ＴＦＴ構造を採用し、配線変換部の形成については、変換部の配線をＴＦＴにおけるゲート電極、ソース・ドレイン電極の形成と共通のマスク工程で形成し、更に、接続するコンタクトホールをＴＦＴと画素電極を接続するコンタクトホールの形成と共通のマスク工程で形成するなど、マスク工程数を削減する工夫を行ったＬＣＤの製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１７５０５号公報
【特許文献２】特開平８−９７４３６号公報
【特許文献３】特開２０００−８１６３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１や特許文献２に示した多結晶半導体膜を用いたＴＦＴにおいては、マスク工程数が多いにも関わらずコプレーナ型ＴＦＴ構造を採用する場合が多く、結果的にはマスク工程削減が行われていない。理由としては、多結晶半導体膜を用いたバックチャネルエッチ型ＴＦＴ構造を実現するにあたり、幾つか解決されない問題点があるからである。先ず、第一の問題点より説明する。バックチャネルエッチ型ＴＦＴ構造におけるバックチャネルエッチング処理は半導体膜上に形成されたオーミックコンタクト層（ｎ型不純物を含むシリコン層、以下ｎ＋Ｓｉ層）をエッチング除去し分離する為に行う。このエッチングの際のｎ＋Ｓｉ層と半導体膜とのエッチング選択性は大きくないことから、ｎ＋Ｓｉ層を確実に分離可能なエッチング条件と、半導体膜を一部削りながらも半導体膜が分離されずに残ることが可能なエッチング条件の間の条件に設定し行われる。更に基板面内のｎ＋Ｓｉ層の膜厚ばらつきやエッチングレートのばらつきを考慮すると、半導体膜が分離されずに残るために膜厚をある程度厚く設定する必要がある。この様な状況において、非晶質半導体膜を用いる場合には比較的自由に厚みを厚くすることが可能であるが、多結晶半導体膜を用いる場合には厚く形成することが非常に困難である。理由としては、多結晶半導体膜はレーザー光を照射し非結晶半導体膜より変換する方法とプラズマＣＶＤ法により直接堆積する方法の何れかにより形成されるが、前者の方法では一般的なレーザー光の侵入深さの制限により厚い非結晶半導体膜を多結晶半導体膜に変換することが難しく、後者の方法では成膜レートが非常に遅いために厚い多結晶半導体膜を得ることは現実的な生産性の点で困難である。この様に厚い多結晶半導体膜を形成することは困難であることから、多結晶半導体膜を用いた逆スタガ型ＴＦＴ構造を実現することが難しいというのが第一の問題点である。この第一の問題点に対しては、回避策として、多結晶半導体膜を下層とし、比較的厚い非晶質半導体膜を上層とした積層膜を半導体膜として用いることによって、バックチャネルエッチングに対するプロセスマージンを確保しながら多結晶半導体膜を用いた逆スタガ型ＴＦＴ構造を形成する方法がある。しかしながら、この様な非晶質半導体膜と多結晶半導体膜の積層膜を用いた逆スタガ型ＴＦＴ構造においても、第二の問題点が残存する。この非晶質半導体膜と多結晶半導体膜の積層膜において、非晶質半導体膜は光吸収係数が高く電子−ホール対が発生しやすい。また、多結晶半導体膜はホール移動度が高いという特性を有している。従って、例えばバックライトなどから光照射された際には、非晶質半導体膜で生成したホールが多結晶半導体膜へ注入されると考えられる。その結果、作成したＴＦＴのゲート電極にマイナスバイアスを印加した場合には、リーク電流が増大してクロストークなどが視認され、表示品質が低下するという問題が生じることがこれまでの検討で分かっている。以上説明の第一の問題点及び第二の問題点により、多結晶半導体膜を用いバックチャネルエッチ型ＴＦＴ構造を得ることは難しく、結果的には、多結晶半導体膜を用い優れたトランジスタ特性を有したＴＦＴを備えた半導体装置を少ないマスク工程数で製造することができなかった。
【０００６】
また、特許文献３のＬＣＤの製造方法においては、配線変換部における配線間を接続するコンタクトホールの形成をＴＦＴと画素電極を接続するコンタクトホールの形成と共通のマスク工程で行うために、配線間を画素電極として形成するＩＴＯなどの透明導電性酸化膜を介して接続する構造を採用している。しかしながら、この様な配線変換部は、例えば、外部端子部や駆動回路部などのパネル周辺領域で用いられ、大気に曝される位置に配置されることも多い。更に、ＬＣＤに限られず駆動回路内蔵型の半導体装置では、駆動回路内部において配線間が近接して配置されることから、この配線変換部と該配線変換部とは異なる電位が印加される配線間も近接して配置される。また、ＬＣＤでは、この配線変換部とは異なる電位が印加されるものとして、カラーフィルタ基板表面の対向電極が存在する。この対向電極は、対向配置される基板間距離を置いて、配線変換部に比較的近接して配置される。これら配線変換部と該配線変換部とは異なる電位が印加される配線或いは電極間の近接部において、大気中での結露などが生じた場合、電位差と水分により電気化学反応が生ずる。また、ＬＣＤの場合、液晶中の水分を溶媒として、同様の電位差により電気化学反応を生ずる場合もある。以上の様にして電気化学反応が生じた結果として、配線変換部において透明導電性酸化膜が還元腐食することを起因とする断線などが発生することがこれまでの検討で分かっている。なお、ＬＣＤでは基板間を貼り合わせて液晶を保持するシールに囲まれた領域の外側の領域、特にシール近傍では結露などによる水分が生じやすく、上記電気化学反応を生じ易い。また、シール近傍ではシールに囲まれた領域の内側外側を問わずシール側壁に付着した不純物を媒介として電流パスが形成されて、シール側壁の表面を微小な電流が流れることも、上記電気化学反応を助長する。
【０００７】
以上説明のとおり、ＴＦＴを備えた半導体装置において、トランジスタ特性の向上と信頼性の向上を両立し、更に、マスク工程数が少なく生産性の高い半導体装置を得ることのできる有効な方法は実現されていなかった。
【０００８】
本発明は上記の様な問題点を解決するためになされたものであり、本発明の目的は、ＴＦＴを備えた半導体装置において、トランジスタ特性の向上と信頼性の向上を両立させること、その製造方法において、マスク工程数を低減し生産性を向上させることを実現するものである。
【課題を解決するための手段】
【０００９】
本発明の半導体装置においては、薄膜トランジスタ基板に内蔵された駆動回路を備え、この薄膜トランジスタ基板は、絶縁性基板上に形成されたゲート電極と、前記絶縁性基板及び前記ゲート電極上に形成されるゲート絶縁膜と、このゲート絶縁膜上に形成され、少なくとも一部において結晶性半導体部分を有し、該結晶性半導体部分を含んでチャネル領域が形成される半導体層と、この半導体層におけるチャネル領域上に形成され、チャネル領域を保護するチャネル保護膜と、この半導体層に接続されたソース電極及びドレイン電極を備える薄膜トランジスタ、並びに、前記の絶縁性基板上に前記のゲート電極と同層に形成された第一配線層と、前記のソース電極及びドレイン電極と同層に形成された第二配線層を、前記の駆動回路内部において、前記のゲート絶縁膜を開口して設けられたコンタクトホールを介して直接接触させて電気的に接続させる配線変換部を備えるものである。
【発明の効果】
【００１０】
本発明は、リーク電流が低く、電界効果移動度が高いなどの優れた特性を有するＴＦＴを備え、駆動回路を内蔵して外付けＩＣなどの部材点数を減らすことが可能な半導体装置において、駆動回路内部における電気化学反応による腐食などを防止することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１の液晶表示装置における液晶表示パネルを示す平面図である。
【図２】本発明の実施の形態１の液晶表示装置に用いられるＴＦＴアレイ基板を示す断面図である。
【図３】本発明の実施の形態１の液晶表示装置に用いられるＴＦＴアレイ基板の製造方法を説明する断面図である。
【図４】本発明の実施の形態１の液晶表示装置における製造過程となるマザー液晶セル基板を示す平面図である。
【図５】本発明の実施の形態２の液晶表示装置に用いられるＴＦＴアレイ基板の製造方法を説明する断面図である。
【図６】本発明の実施の形態２の液晶表示装置に用いられるＴＦＴアレイ基板の製造方法を説明する断面図である。
【図７】本発明の実施の形態３の液晶表示装置に用いられるＴＦＴアレイ基板の製造方法を説明する断面図である。
【図８】本発明の実施の形態３の変形例となる液晶表示装置に用いられるＴＦＴアレイ基板の製造方法を説明する断面図である。
【図９】本発明の実施の形態３の変形例となる液晶表示装置に用いられるＴＦＴの製造方法を説明する平面図である。
【図１０】本発明の実施の形態４の液晶表示装置に用いられるＴＦＴアレイ基板の製造方法を説明する断面図である。
【図１１】本発明の実施の形態４の液晶表示装置に用いられるＴＦＴアレイ基板の製造方法を説明する断面図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
初めにＴＦＴを用いた半導体装置の一例として、液晶表示装置に対して本発明を適用した場合である本発明の第１の実施形態について説明する。図１は、本実施の形態１にかかる表示装置として機能する半導体装置である液晶表示装置における液晶表示パネルの構成を示した平面概略図である。なお、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、図面が煩雑とならない様、発明の主要部以外の省略や構成の一部簡略化などを適宜行っている。以下の図においても同様とする。更に、以下の図においては、図中、既出の図において説明したものと同一の構成要素には同一の符号を付し、その説明を省略する。
【００１３】
本実施の形態１の液晶表示パネルは、二枚のガラス基板や石英基板などの光透過性を有する透明絶縁性基板が対向して配置されるが、図１に示す様に、一方の透明絶縁性基板には画像を表示する単位となる画素に対応して液晶へ電圧印加する表示電圧の供給のオンとオフを制御するスイッチング素子となる画素ＴＦＴ１０８が配置されている。この画素ＴＦＴ１０８が配置される基板について、ＴＦＴを備えていることから、薄膜トランジスタ基板（ＴＦＴ基板）或いは、画素ＴＦＴ１０８は画素毎にアレイ状に配置（配列して配置）されていることから、ＴＦＴアレイ基板１００と呼ぶ。また、ＴＦＴアレイ基板１００には、画像を表示する表示領域１０１と表示領域１０１を囲むように設けられた額縁領域１０２とが設けられている。この表示領域１０１には、複数のゲート配線（走査信号線）１０９、複数の蓄積容量配線１１２、及び複数のソース配線（表示信号線）１１０が形成されている。
【００１４】
複数のゲート配線１０９及び複数の蓄積容量配線１１２は、対向して配置されており、其々が平行に設けられている。同様に、複数のソース配線１１０は其々が平行に設けられている。ゲート配線１０９及び蓄積容量配線１１２とソース配線１１０とは、互いに交差するとともに直交するように配置されている。そして、隣接するゲート配線１０９及び蓄積容量配線１１２と、隣接するソース配線１１０とで囲まれた領域が画素１０５となる。ＴＦＴアレイ基板１００では画素１０５がマトリクス状に配列される。
【００１５】
画素１０５内には、少なくとも１つの画素ＴＦＴ１０８と、画素ＴＦＴ１０８と接続された蓄積容量１１１が直列に接続されるように形成されている。画素ＴＦＴ１０８は画素電極（図示省略）に表示電圧を供給するためのスイッチング素子となる。画素ＴＦＴ１０８のゲート電極はゲート配線１０９に接続され、ゲート配線１０９から供給されるゲート信号によって画素ＴＦＴ１０８のオンとオフを制御している。画素ＴＦＴ１０８のソース電極はソース配線１１０に接続されている。画素ＴＦＴ１０８がオンされると画素ＴＦＴ１０８のソース電極側からドレイン電極側に電流が流れる。これによって、ドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と対向電極（後に詳細説明する）との間に、表示電圧に応じた電界が生じる。更に、蓄積容量１１１は画素電極と並列に接続されている。よって、画素電極に電圧印加されるのと同時に蓄積容量１１１にも電圧印加が生じる。また、蓄積容量１１１の容量は画素電極と対向電極との間の容量に比べ大きく設定されていることから、比較的長い一定時間、電荷を保持することができる。
【００１６】
更に、ＴＦＴアレイ基板１００の額縁領域１０２には、走査信号駆動回路１０３と走査信号駆動回路１０４とが設けられる。即ち、ＴＦＴアレイ基板１００には、走査信号駆動回路１０３と走査信号駆動回路１０４よりなる駆動回路が内蔵されている。また、走査信号駆動回路１０３と走査信号駆動回路１０４は、表示領域１０１内の画素ＴＦＴ１０８と同時に形成された駆動用ＴＦＴ（図示省略）によって回路が構成されている。ゲート配線１０９は、表示領域１０１から額縁領域１０２まで延設されている。そして、ゲート配線１０９は、走査信号駆動回路１０３に接続される。そして、ソース配線１１０は、同様に表示領域１０１から延設され、走査信号駆動回路１０４に接続される。
【００１７】
以下、液晶表示装置全体に関わるその他の構成の説明を行う。その他の構成としては、走査信号駆動回路１０３及び走査信号駆動回路１０４から、其々外部配線１０６及び外部配線１０７がＴＦＴアレイ基板１００の基板端二辺に設けられた外部端子に接続される。外部配線は、例えば、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）などの配線基板である。外部配線１０６及び外部配線１０７を介して走査信号駆動回路１０３及び走査信号駆動回路１０４に外部からの各種信号が供給される。それら信号に基づいて、走査信号駆動回路１０３によりゲート信号（走査信号）がゲート配線１０９に供給され、順次、ＴＦＴ１０８が選択され、走査信号駆動回路１０４により表示信号がソース配線１１０に供給され、表示データに応じた表示電圧を各画素１０５に供給する。また、ＴＦＴアレイ基板１００の最表面には配向膜が形成されている。ＴＦＴアレイ基板１００は以上の様に構成される。
【００１８】
更に、ＴＦＴアレイ基板１００には対向基板が対向して配置されている（図示省略）。対向基板は、例えばカラーフィルタ基板であり、視認側に配置される。対向基板には、表面にカラーレジスト（色材）、ブラックマトリクス（Ｂｌａｃｋ  Ｍａｔｒｉｘ：ＢＭ）、対向電極、及び配向膜などが形成されている。なお、例えばＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式（横電界方式）の液晶表示装置の場合には、対向電極はＴＦＴアレイ基板１００側に配置される。そして、ＴＦＴアレイ基板１００と対向基板は、額縁領域１０２に設けられ、表示領域１０１を囲むように形成されたシール１２０により貼り合わされている。更に、ＴＦＴアレイ基板１００と対向基板及びシール１２０により囲まれる領域に液晶（図示省略）が封入されている。なお、本実施の形態１の液晶表示装置においては、ＴＦＴアレイ基板１００と対向基板は画素電極と対向電極が対向するように、即ち、液晶側に画素電極と対向電極が配置されるように対向して配置される。更に、ＴＦＴアレイ基板１００と対向基板との外側には、偏光板及び位相差板などの光学シートが設けられる。また、以上の様に構成された液晶表示パネルの反視認側にはバックライトユニットなどが配設される。本実施の形態１の液晶表示装置は以上の様に構成される。
【００１９】
続いて、本実施の形態１の液晶表示装置の表示動作について簡単に説明する。画素電極と対向電極との電界によって、液晶が駆動される。すなわち、基板間の液晶の配向方向が変化し、液晶を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。即ち、画像として視認される光量を制御することができる。なお、この一連の動作で、蓄積容量１１１については表示電圧の保持に寄与する。
【００２０】
次に、本発明の主要部にあたるＴＦＴアレイ基板１００上における表示領域１０１に配置される画素ＴＦＴ１０８及び額縁領域１０２に配置される配線変換部１２の構成について図２を用いて詳細に説明する。図２は本実施の形態１の液晶表示装置における表示領域１０１に形成される画素ＴＦＴ１０８及びＴＦＴアレイ基板１００に設けられた走査信号駆動回路１０３、走査信号駆動回路１０４、或いは外部端子などの設けられる額縁領域１０２に形成される配線変換部１２の断面模式図である。例えば、ガラス基板からなる光透過性を有する透明絶縁性基板１上にゲート電極２が形成されている。次に、ゲート電極２を覆うように下層が窒化シリコン膜（ＳｉＮ膜）であり、上層が酸化シリコン膜（ＳｉＯ膜）の積層膜からなるゲート絶縁膜３が形成される。ゲート絶縁膜３上には結晶性シリコン膜からなる半導体層４が形成されている。半導体層４はＴＦＴにおいてソース領域４ｓ、チャネル領域４ｃ、及びドレイン領域４ｄを有している。ソース領域４ｓとドレイン領域４ｄには不純物が導入されており、チャネル領域４ｃよりも低抵抗としている。また、チャネル領域４ｃでは、半導体層４は、１００ｎｍ程度或いはそれ以下の略同一の大きさの小さい結晶粒、即ち、微結晶シリコン膜によって構成される。更に、チャネル領域４ｃ上には、例えば、下層が酸化シリコン膜（ＳｉＯ膜）であり、上層が窒化シリコン膜（ＳｉＮ膜）よりなる積層膜である無機絶縁膜からなり、チャネル領域４ｃを覆い保護する役割を行うチャネル保護膜５が形成されている。更にチャネル保護膜５上の一部にかかり、半導体層４におけるソース領域４ｓとドレイン領域４ｄに接続するようにソース電極６とドレイン電極７が形成される。言い換えると、ソース電極６及びドレイン電極７との接続部分において、半導体層４には不純物を導入したソース領域４ｓとドレイン領域４ｄが形成されている。なお、本実施の形態１においては、半導体層４におけるチャネル保護膜５に覆われない領域全体に渡り、イオンドーピング法により不純物を導入したソース領域４ｓ及びドレイン領域４ｄが形成されていることから、ＴＦＴのオン特性の向上がはかられている。更に、ソース電極６及びドレイン電極７を覆うように保護絶縁膜８が形成される。以上の様に画素ＴＦＴ１０８は構成され、微結晶シリコンをチャネル領域に用いたチャネル保護膜型ＴＦＴ構造により構成される。更に、保護絶縁膜８にはコンタクトホール９が開口されており、保護絶縁膜８上に形成される画素電極１１が画素ＴＦＴ１０８のドレイン電極７とコンタクトホール９を介して接続されている。なお、走査信号駆動回路１０３及び走査信号駆動回路１０４においても、駆動用ＴＦＴが形成されるが、上記説明の画素ＴＦＴ１０８に用いられるチャネル保護膜型ＴＦＴと同様の構成を有しており、駆動用ＴＦＴにおいては、画素電極１１及び画素電極１１をドレイン電極７に接続するコンタクトホール９の構成が省略される。また、図２では図示を省略しているが、図１において説明したゲート配線１０９、蓄積容量配線１１２はゲート電極２と同層に形成されており、ソース配線１１０は、ソース電極６及びドレイン電極７と同層に形成されている。
【００２１】
また、ＴＦＴアレイ基板１００の走査信号駆動回路１０３、走査信号駆動回路１０４、或いは外部端子などの設けられる額縁領域１０２において、ゲート電極２と同層に形成された第一配線層である配線層２ａと、ソース電極６及びドレイン電極７と同層に形成された第二配線層である配線層６ａとを電気的に接続する配線変換部１２が形成される。なお、配線層２ａについては、ゲート配線１０９の一部であっても良く、配線層６ａについてはソース配線１１０の一部であっても良い。この配線変換部１２においては、ゲート電極２及び配線層２ａの形成されるレイヤとソース電極６、ドレイン電極６及び配線層６ａの形成されるレイヤ間に存在するゲート絶縁膜３にコンタクトホール１３が形成されることにより、このコンタクトホール１３を介し、これら配線層２ａと配線層６ａが直接接続されている。言い換えると、このコンタクトホール１３により、これら配線層２ａと配線層６ａが直接接続され電気的に接続されている。更に、これら配線層２ａ、配線層６ａ、及びコンタクトホール１３よりなる配線変換部１２上にも、画素ＴＦＴ１０８部においてソース電極６とドレイン電極７を覆う保護絶縁膜８が共通して形成され、配線変換部１２を覆っている。
【００２２】
なお、本実施の形態１の液晶表示装置においては、ゲート電極２と同層に形成された配線層２ａとソース電極６及びドレイン電極７と同層に形成された配線層６ａとを電気的に接続する配線変換部については、額縁領域１０２における特にシール１２０により囲まれる領域より外部において存在する場合には全て配線層２ａと配線層６ａとをゲート絶縁膜３に設けられたコンタクトホール１３を介し直接接続する構造である配線変換部１２により形成される様にした。また、走査信号駆動回路１０３部及び走査信号駆動回路１０４部における配線層２ａと配線層６ａとを電気的に接続する配線変換部については、シール１２０により囲まれた領域の内側外側を問わず同様に配線層２ａと配線層６ａとをゲート絶縁膜３に設けられたコンタクトホール１３を介し直接接続する構造とした。
【００２３】
次に、本実施の形態１の液晶表示装置の製造方法について説明する。先ず、発明の主要部にあたるＴＦＴアレイ基板１００上における表示領域１０１に配置される画素ＴＦＴ１０８及び額縁領域１０２に配置される配線変換部１２の製造方法について、図３を参照して説明する。図３（ａ）〜図３（ｇ）は、本実施の形態１におけるＴＦＴアレイ基板１００の特に画素ＴＦＴ１０８及び配線変換部１２の製造方法を示す断面模式図である。
【００２４】
先ず、ガラス基板や石英基板などの光透過性を有する透明絶縁性基板１上にＤＣマグネトロンスパッタ法を用いて金属膜を形成する。本実施の形態においては、透明絶縁性基板１については無アルカリガラス基板を用いた。金属膜についてはアルミニウムを主成分とする金属膜として、特にアルミニウムを主成分としてニッケルとネオジウムを所定量添加した合金膜を用い、およそ２００ｎｍの膜厚に成膜した。この金属膜を公知の写真製版法及びウエットエッチング法により所定の形状にパターニングし、表示領域１０１にゲート電極２を形成し、額縁領域１０２には、同時に配線層２ａを形成する。即ち、ゲート電極２及び配線層２ａは共通のマスク工程により形成される。その結果、ゲート電極２と配線層２ａは同層に形成される。また、図示は省略するが、図１において説明したゲート配線１０９及び蓄積容量配線１１２についても共通のマスク工程により形成され、ゲート電極２及び配線層２ａと同層に形成される。ウエットエッチングにはリン酸を主成分とするエッチング液を用いた。なおゲート電極２の端面はテーパー形状とすることが望ましい。テーパー形状とすることにより、後に成膜する絶縁膜の被覆性が向上し、絶縁膜耐圧が向上するという効果を奏する。以上の工程により、図３（ａ）に示す構成が得られる。
【００２５】
次に、表示領域１０１に形成したゲート電極２及び額縁領域１０２に形成した配線層２ａ上を含む透明絶縁性基板１上に、ゲート絶縁膜３、結晶性を有する半導体膜である結晶性半導体膜４１、及びチャネル保護膜５となる無機絶縁膜５１を順次形成する。本実施の形態１では、ゲート絶縁膜３、非晶質半導体膜を順次形成した後、非晶質半導体膜にレーザー光を照射し結晶化することにより結晶性半導体膜４１を形成し、その後、結晶性半導体膜４１上に無機絶縁膜５１を形成している。具体的には、ゲート絶縁膜３については、窒化シリコン膜（ＳｉＮ膜）を絶縁膜としておよそ３００ｎｍの膜厚に形成し、更に酸化シリコン膜（ＳｉＯ膜）をおよそ１００ｎｍの膜厚に形成して、ＳｉＮ膜とＳｉＯ膜の積層膜としている。但し、ゲート絶縁膜３の構成は上記に限るものではなく、絶縁耐圧や絶縁膜容量などを勘案して膜厚などを決定すればよい。結晶性半導体膜４１とする非晶質半導体膜については、非晶質シリコン膜を用い、およそ５０ｎｍの膜厚に形成している。これら、ゲート絶縁膜３を構成するＳｉＮ膜及びＳｉＯ膜と非晶質半導体膜を構成する非晶質シリコン膜はプラズマＣＶＤ法を用いた連続成膜により形成している。また、プラズマＣＶＤ法を用い成膜した非晶質シリコン膜は膜中に大量の水素を含有しているため、この水素を低減するための処理として、高温中でアニールしておくことが好ましい。本実施の形態では窒素雰囲気の低真空状態で保持したチャンバ内を４００℃に加熱し、非晶質半導体膜を成膜した基板を３０分間保持した。この様な処理を行っておくことにより、非晶質半導体膜を結晶化する際の温度上昇に伴う水素の急激な離脱による半導体膜表面の荒れを抑制することが可能となる。以上の様に準備した非晶質シリコン膜に対して、パルスレーザー光を照射し結晶化する。レーザー光の照射時においては、非晶質半導体膜に対して窒素などの不活性ガスを吹き付けて非晶質半導体膜の表面の酸素濃度を低下させ、この状態で照射すると良い。この際、レーザー光は所定の光学系を通して線状のビーム形状に成型された後、非晶質半導体膜に照射される。このとき非晶質半導体膜に対して１回の走査を行うことにより、非晶質半導体膜は溶融し、結晶性半導体膜４１が形成される。本実施の形態では、レーザー光として、エキシマレーザー（発振波長：３０８ｎｍ）を用いた。またビーム形状はおよそ２００μｍ×２００ｍｍの線状ビーム形状とし、照射エネルギーを２００ｍＪ／ｃｍ２、走査の送りピッチを１５μｍとした。ここで、半導体層全体を結晶化しているので、ドレイン電流の高い、信頼性に優れたＴＦＴを得ることができる。
【００２６】
その後、チャネル保護膜５となる無機絶縁膜５１として、プラズマＣＶＤ法にて、酸化シリコン膜（ＳｉＯ膜）をおよそ３０ｎｍの膜厚に、更に窒化シリコン膜（ＳｉＮ膜）をおよそ１００ｎｍの膜厚に連続して形成し、ＳｉＯ膜とＳｉＮ膜の積層膜を成膜する。なお、以上説明した実施の形態１においては、非晶質半導体膜を成膜した後にレーザー光を照射し結晶化することにより結晶性半導体膜４１を形成したが、結晶性半導体膜４１をプラズマＣＶＤ法により直接形成しても良く、その場合においては、ゲート絶縁膜３、結晶性半導体膜４１、及びチャネル保護膜５となる無機絶縁膜５１を連続成膜しても良い。連続成膜をすることにより、工程の簡略化ができる。更に、結晶性半導体膜４１の表面が大気中に曝されることなく形成できることから、結晶性半導体膜４１への汚染の混入も発生し難い。以上の様にゲート絶縁膜３、結晶性を有する半導体膜である結晶性半導体膜４１、及びチャネル保護膜５となる無機絶縁膜５１を形成した後、額縁領域１０２の配線層２ａと接続するために公知の写真製版法及びドライエッチング法を用いて、配線層２ａ上のゲート絶縁膜３、結晶性半導体膜４１、及びチャネル保護膜５となる無機絶縁膜５１を除去する。その結果、配線層２ａ上の所定の領域において、ゲート絶縁膜３を開口するコンタクトホール１３が形成される。以上の工程により、図３（ｂ）に示す構成が得られる。
【００２７】
続いて、無機絶縁膜５１を公知の写真製版法及びドライエッチング法により所定の形状にパターニングしチャネル保護膜５を形成する。なお、無機絶縁膜５１をパターニングし、ドライエッチング法により除去する際に、無機絶縁膜５１の除去部分においては、ドライエッチング処理に結晶性半導体膜４１が曝される。無機絶縁膜５１については、ＳｉＯ膜の単層膜を用いても構わないが、本実施の形態１においては、下層がＳｉＯ膜、上層がＳｉＮ膜の積層構造としている。この無機絶縁膜５１を除去するドライエッチング処理の際、無機絶縁膜５１がＳｉＯ膜より構成される場合、ＳｉＯ膜のエッチングレートは遅く、ＳｉＯ膜の膜厚分布やエッチングレートのばらつきを考慮すると、確実に無機絶縁膜５１を除去するためには、マージンを考慮したエッチング時間、即ちオーバーエッチングの時間を長くとる必要がある。つまり、ＳｉＯ膜のドライエッチング処理に結晶性半導体膜４１が曝される時間が長くなる。また、ＳｉＯ膜と微結晶シリコン膜よりなる結晶性半導体膜４１間のエッチング選択性が低いことから、オーバーエッチングに対して結晶性半導体膜４１を残存させることが難しい。従って、無機絶縁膜５１にＳｉＯ膜の単層膜を用いる場合には、ＳｉＯ膜の膜厚分布を均一に近づけるか無機絶縁膜５１を薄くする必要があり、製造への制限や形成されたチャネル保護膜５のチャネル領域４ｃを覆い保護する効果の低下などを生ずる。一方、本実施の形態１の様に無機絶縁膜５１にＳｉＯ膜上にエッチング選択性を得やすいＳｉＮ膜を積層した積層構造とすることで、先にＳｉＮ膜をエッチングした後にＳｉＯ膜をエッチングすることとなり、無機絶縁膜５１の膜厚を変えることなくＳｉＯ膜の膜厚を薄く設定することができる。従って、結晶性半導体膜４１を残存させることが容易となる。また、形成されたチャネル保護膜５のチャネル領域４ｃを覆い保護する効果も高くなる。以上の工程により、図３（ｃ）に示す構成が得られる。続いて、公知の写真製版法及びドライエッチング法を用いて、結晶性半導体膜４１を所定の形状のパターンに加工し、半導体層４を形成する。ドライエッチング処理にはＣＦ４とＯ２の混合ガスを用いて、フォトレジストを後退させながらエッチングを行うことにより、結晶性シリコン膜からなる半導体層４のパターン端部をテーパー形状とした。テーパー形状とすることにより、後に成膜する配線形成用の金属膜の被覆性が向上し、半導体層４のパターン端部の段差部で発生し易い配線の断線を防止することができる。以上の工程により、図３（ｄ）に示す構成が得られる。
【００２８】
次に、チャネル保護膜５をマスクとして、イオンドーピング法によってリンイオンを導入するイオン注入処理３０を行うことにより、チャネル保護膜５で覆われている領域以外の半導体層４よりオーミックコンタクト層であるｎ＋Ｓｉ層を形成する。ここで、イオンドーピング条件は、加速電圧５ｋＶ、ドーズ量１Ｅ＋１５／ｃｍ２に設定した。リンイオンが導入された半導体層４には、ｎ＋Ｓｉ層よりなるソース領域４ｓ及びドレイン領域４ｄが形成され、残りの半導体層４となるチャネル保護膜５の下部にはチャネル領域４ｃが形成される。以上の工程により、図３（ｅ）に示す構成が得られる。なお、図３（ｄ）で説明した結晶性半導体膜４１の加工工程と図３（ｅ）で説明したイオンドーピング工程を入れ替えても構わない。即ち、このチャネル保護膜５で覆われている領域以外の半導体層４にｎ＋Ｓｉ層を形成するイオンドーピング工程については、図３（ｃ）で説明を行ったチャネル保護膜５を形成する無機絶縁膜５１の除去工程に続けて行っても良い。その場合には、チャネル保護膜５で覆われている領域以外の結晶性半導体膜４１全体にｎ＋Ｓｉ層が形成される。その後、図３（ｄ）の結晶性半導体膜４１を半導体層４のパターンに加工する工程と同様に結晶性半導体膜４１の代わりにｎ＋Ｓｉ層をドライエッチング法により加工除去することにより、図３（ｅ）に示す構成と同様の構成が得られる。
【００２９】
次にＤＣマグネトロンスパッタ法を用いて金属膜を成膜する。本実施の形態１では、クロム膜よりなる金属膜をおよそ２００ｎｍの膜厚に成膜した。続いて、この金属膜を公知の写真製版法及びウエットエッチング法により所定の形状にパターニングし、表示領域１０１にソース電極６とドレイン電極７を形成し、額縁領域１０２には、同時に配線層６ａを形成する。即ち、ソース電極６、ドレイン電極７及び配線層６ａは共通のマスク工程により形成される。その結果、ソース電極６、ドレイン電極７及び配線層６ａは全て同層に形成される。また、図示は省略するが、図１において説明したソース配線１１０についても共通のマスク工程により形成され、ソース電極６、ドレイン電極７及び配線層６ａと同層に形成される。クロム膜のウエットエッチングには過塩素酸と硝酸セリウムアンモニウムからなるエッチング液を用いた。また、クロム膜をエッチング除去した領域においては、クロム膜と半導体層４の接触時の反応により半導体層４表面にシリサイド膜が形成されており、ソース電極６、ドレイン電極７間にリーク電流を発生する。従って、クロム膜のウエットエッチングに続いて、ドライエッチング処理を行うことにより、この半導体層４表面に形成されているシリサイド膜を除去した。以上の工程により、図３（ｆ）に示す構成が得られる。
【００３０】
その後、表示領域１０１に形成したソース電極６及びドレイン電極７上と、額縁領域１０２に形成した配線層６ａ上を覆うように保護絶縁膜８を形成する。この保護絶縁膜８は、ＴＦＴ自体、ソース電極６及びドレイン電極７、配線層６ａ、及び配線変換部１２自体を共通して覆い、これらを水分などとの接触から保護する役割を有し、ＴＦＴ部分と配線変換部１２において共通して形成されることから製造工程も簡略化されている。本実施の形態１においては、この保護絶縁膜８は、プラズマＣＶＤ法を用いて成膜し、水分などを通し難い膜として、窒化シリコン膜（ＳｉＮ膜）を選定し、保護絶縁膜として機能する為に充分な厚さ、例えば、およそ３００ｎｍの膜厚に形成した。続いて、この保護絶縁膜８に公知の写真製版法及びドライエッチング法を用いてコンタクトホール９を形成する。具体的には、ドレイン電極７上の所定の領域において、保護絶縁膜８を開口するコンタクトホール９が形成される。以上の工程により、図３（ｇ）に示す構成が得られる。次に、画素電極１１及び外部端子を構成する端子電極を形成するため、ＩＴＯやＩＺＯなどの透明性と導電性を有する酸化膜である透明導電性酸化膜を成膜し、公知の写真製版法により所定の形状にパターニングして画素電極１１及び端子電極（図示省略）を形成する。本実施の形態１においては、Ａｒガス、Ｏ２ガス、Ｈ２Ｏガスを混合したガスを用いたＤＣマグネトロンを用いたスパッタリング法により、加工性に優れた非晶質の透明導電性酸化膜を成膜した。ここで、画素電極１１はコンタクトホール９を介して、ドレイン電極７と接続するようにパターニングされる。また、透明導電性酸化膜のエッチングは、シュウ酸を主成分とする薬液を用いたウエットエッチング法によって行った。その後、不要となったフォトレジストを除去し、アニールを行うことにより非晶質の透明導電性酸化膜を結晶化させる。以上の工程により、図２に示す構成、即ち、ＴＦＴアレイ基板１００上における表示領域１０１に配置される画素ＴＦＴ１０８及び額縁領域１０２に配置される配線変換部１２が完成される。また、ここでは、表示領域１０１に配置される画素ＴＦＴ１０８の製造方法を例に取って説明を行ったが、走査信号駆動回路１０３及び走査信号駆動回路１０４において形成されるＴＦＴである駆動用ＴＦＴについても、上記説明の画素ＴＦＴ１０８に用いられる微結晶シリコンＴＦＴと共通の製造工程で同時に製造することが可能である。具体的には、駆動用ＴＦＴ部においては、画素電極１１及び画素電極１１をドレイン電極７に接続するコンタクトホール９の形成が省略されることから、コンタクトホール９形成工程及び画素電極１１形成工程の写真製版工程において、其々、駆動用ＴＦＴ部の開口或いはパターンの省略された露光マスクが用いられる。その他については、画素ＴＦＴ１０８に用いられる微結晶シリコンＴＦＴと共通の製造工程及び共通の構成により駆動用ＴＦＴが製造される。以上の説明の様な製造方法により、実施の形態１における液晶表示装置に用いられるＴＦＴアレイ基板１００が完成する。
【００３１】
続いて、液晶表示装置の製造方法におけるセル組み立て工程について図４を用いて説明を行う。図４は、本実施の形態１における液晶表示装置の製造過程における液晶表示パネルを構成する液晶セル基板をアレイ状に多面配置したマザー液晶セル基板１０の構成を示す平面概略図である。通常、小型の液晶表示装置を製造する場合には、量産効率の点から、図４に示す様に例えばｎ枚の複数の液晶セル基板１０ａ、１０ｂ、・・１０ｘ、・・１０ｎがアレイ状に区画配置されるマザー液晶セル基板１０を形成し、このマザー液晶セル基板１０より、これら液晶セル基板１０ａ、１０ｂ、・・１０ｘ、・・１０ｎが、個々の液晶表示パネル単位のサイズに切り出されることにより、図１に示す様な液晶表示パネルが得られる。従って、上記説明したＴＦＴアレイ基板１００の製造方法においても、ＴＦＴアレイ基板１００が複数個アレイ状に区画配置される大きな透明絶縁性基板である一枚のマザーＴＦＴアレイ基板１ａとして、同時に製造することができる。
【００３２】
このＴＦＴアレイ基板１００の製造方法により同時に製造されたマザーＴＦＴアレイ基板１ａを準備し、更に図４に示す様にマザーＴＦＴアレイ基板１ａと対向して配置されるマザー対向基板１ｂを準備する。マザー対向基板１ｂについては、カラーレジスト（色材）、ブラックマトリクス（ＢＭ）、対向電極などを有する一般的なもので構わない。この様に準備されたマザーＴＦＴアレイ基板１ａ及びマザー対向基板１ｂの基板表面に、其々一般的な方法により配向膜を形成した後、一方の基板に液晶セル基板１０ａ、１０ｂ、・・１０ｘ、・・１０ｎの其々に対応した液晶封入領域を囲むシール１２０ａ、１２０ｂ、・・１０ｘ、・・１２０ｎを形成し、マザーＴＦＴアレイ基板１ａ及びマザー対向基板１ｂを貼り合せる。この様にして、図４に示すマザー液晶セル基板１０が形成される。また、シールにより囲まれる領域内への液晶の封入は、貼り合わせ後に注入口より真空中で注入を行う真空注入法を用いても良いし、シールにより囲まれる領域内に液晶を滴下し、液晶封入と貼り合わせを同時に行う液晶滴下法を用いても良い。個々の液晶表示パネル単位のサイズに切り出す液晶セル基板切断工程は、真空注入法の場合には、液晶封入の前に行われ、滴下法の場合には、液晶封入の後に行われる。この様にして、セル組み立て工程は完了し、個々の液晶セル基板１０ａ、１０ｂ、・・１０ｘ、・・１０ｎが得られる。
【００３３】
最後に、液晶セル基板１０ａ、１０ｂ、・・１０ｘ、・・１０ｎの個々のＴＦＴアレイ基板１００及び対向基板の外側に偏光板を貼り付け、ＴＦＴアレイ基板１００における外部端子においては、対向基板が除去され露出されるように対向基板を切断しておき、この露出した外部端子に対してＩＣチップ１１８やプリント基板１１９の実装を行う。以上の様にして、図１に示される液晶表示パネルが完成する。更に、位相差板などの光学シート、バックライトユニットなどをＴＦＴアレイ基板１００の裏面側に配置し、液晶表示パネルと共に筐体などに収納することで、本実施の形態１の液晶表示装置が完成する。
【００３４】
続いて、本実施の形態１の液晶表示装置により得られる効果について説明を行う。先ず、本実施の形態１の液晶表示装置が備えるＴＦＴにおいては、チャネル領域４ｃを覆い保護する役割を行うチャネル保護膜５が形成されたチャネル保護膜型ＴＦＴ構造とすることにより、チャネル領域４ｃの背面側へのプラズマダメージを抑制することができ、チャネル領域４ｃ背面側からのリーク電流を低減することができる。更に、少なくともチャネル領域において結晶性半導体部分を有していることにより電界効果移動度を高くできる。何れにしても、優れた特性を有するＴＦＴが得られる。更に、これら優れた特性を有するＴＦＴを表示領域においてスイッチング素子となる画素ＴＦＴ或いはＴＦＴアレイ基板に内蔵して形成した駆動回路の駆動用ＴＦＴに採用したことにより、画素ＴＦＴのリーク電流を低減できることから表示ムラを抑える効果、或いは駆動用ＴＦＴの電界効果移動度を高くできることより、ＴＦＴアレイ基板に内蔵して形成した駆動回路を備えて外付けＩＣなどの部材点数を減らすことができ、部品及び資源の減量化、液晶表示装置の軽量化、狭額縁化、及び製造時における生産性向上による低コスト化の効果が得られる。
【００３５】
また、本実施の形態１の液晶表示装置においては、ゲート電極２と同層に形成された配線層２ａと、ソース電極６及びドレイン電極７と同層に形成された配線層６ａとを電気的に接続する配線変換部については、額縁領域１０２における特にシール１２０により囲まれる領域より外部において存在する場合には全て配線層２ａと配線層６ａとをゲート絶縁膜３に設けられたコンタクトホール１３を介して直接接続する構造である配線変換部１２により形成される。従って、配線変換部１２においては配線層２ａ、配線層６ａ及びコンタクトホール１３などの構成が全て保護絶縁膜８よりも下層に形成されて、ＴＦＴアレイ基板１００表面に露出しないことから、シール１２０により囲まれる領域より外部において結露などによりＴＦＴアレイ基板１００と対向して配置されるカラーフィルタ基板間に水分が発生した場合にも、カラーフィルタ基板表面の対向電極に印加されるコモン電位との間に電気化学反応は生じない。よって、配線変換部における腐食などを起因とする断線の発生を回避することができる。その結果、額縁領域で発生する腐食などを起因とする不良品発生による歩留りの低下や、製造される液晶表示装置における信頼性の低下などを防止することができる。従って、不良品となり工程内で脱落される基板を削減できることから、原材料費の削減につながる。更に不良品の代替品を再度作りなおす無用な処理の削減を実現できることから製造にかかるエネルギー消費量の削減につながる。また、これらは、全て製品の低コスト化につながる。
【００３６】
また、走査信号駆動回路１０３及び走査信号駆動回路１０４部に存在する配線層２ａと配線層６ａとを電気的に接続する配線変換部については、特に駆動回路内部において異なる電位が印加される配線が近接して配置されることから電気化学反応を生じ易い。従って、これら配線変換部が、駆動回路内部において、ゲート絶縁膜３を開口して設けられ、配線層２ａと配線層６ａとを直接接続させるコンタクトホール１３を備えた構造である配線変換部１２により形成されることにより、特に腐食防止において高い効果が得られる。なお、シール１２０により囲まれる領域の内側においても、液晶内やシールと基板間の配向膜などに微量存在する水分の影響により同様の電気化学反応を生じることがあるが、上記説明のとおり、シール１２０により囲まれる領域の内側外側を問わず、走査信号駆動回路１０３及び走査信号駆動回路１０４部において同様の構成を取っていることから、これらの部分においても同様の効果が得られる。但し、シール１２０により囲まれる領域より外部の領域、特にシール近傍では結露などによる水分が生じやすく、上記電気化学反応を生じ易いことから、これらの領域において上記構成、即ち、少なくとも、シール１２０により囲まれる領域より外部に配線層２ａと配線層６ａとをコンタクトホール１３を介し直接接続させる配線変換部１２を備えた構造を取ることは配線変換部における腐食などを起因とする断線などを防止する効果が高く、特に有用である。
【００３７】
また、本実施の形態１の液晶表示装置が備えるＴＦＴにおいては、ゲート絶縁膜２において、半導体層４側となる上層がＳｉＯ膜により形成され、半導体層４のチャネル領域４ｃは全て微結晶シリコン膜で形成されている。従って、ゲート絶縁膜２の結晶性半導体との界面が微結晶シリコン膜とＳｉＯ膜により形成されることから、界面への電荷蓄積が低減され、閾値電圧の変動を抑制することができる。同様の効果は、ゲート絶縁膜２がＳｉＯ膜単層で形成されていても得られ、少なくとも半導体層４における結晶性半導体部分と接する部分において、結晶性半導体部分が結晶性シリコン膜により形成されており、ゲート絶縁膜２がＳｉＯ膜により形成されていれば得ることができる。
【００３８】
また、本実施の形態１の液晶表示装置が備えるＴＦＴにおいては、チャネル保護膜５において、半導体層４側となる下層がＳｉＯ膜により形成され、半導体層４のチャネル領域４ｃは全て微結晶シリコン膜で形成されている。従って、チャネル保護膜５の結晶性半導体部分との界面が微結晶シリコン膜とＳｉＯ膜により形成されることから、界面への電荷蓄積が低減され、閾値電圧の変動を抑制することができる。同様の効果は、チャネル保護膜５がＳｉＯ膜単層で形成されていても得られ、少なくとも半導体層４における結晶性半導体部分と接する部分において、結晶性半導体部分が結晶性シリコン膜により形成されており、チャネル保護膜５がＳｉＯ膜により形成されていれば得ることができる。但し、本実施の形態１においては、チャネル保護膜５は、下層がＳｉＯ膜、上層がＳｉＮ膜よりなる積層構造としていることから、上記説明の下層がＳｉＯ膜により形成されることによる効果に加え、更に、チャネル保護膜５を形成する無機絶縁膜５１の加工の際に、結晶性半導体膜４１の削れを軽減することができるという効果を有する。
【００３９】
また、本実施の形態１の液晶表示装置が備えるＴＦＴにおいては、結晶性シリコン膜からなる半導体膜４におけるチャネル領域４ｃが１００ｎｍ程度或いはそれ以下の略同一の大きさの小さい結晶粒、即ち、微結晶シリコン膜よりなる結晶性半導体によって構成されることにより、非晶質半導体膜から結晶性半導体部分を得る結晶化工程において適正条件の範囲が広く製造が容易である点、結晶サイズバラツキを抑え、得られた半導体膜を用いたＴＦＴの特性のバラツキを小さくできる点などの利点がある。微結晶シリコン膜よりなる結晶性半導体部分を有するＴＦＴを用いるとＴＦＴの特性のバラツキを小さくできる効果については、表示装置として機能する半導体装置の画素ＴＦＴに採用した際に、表示ムラを抑える効果が顕著となることから特に有効である。なお、半導体膜４については、微結晶シリコン膜に限られず、例えば、非晶質半導体膜の結晶化工程において、レーザー光の照射エネルギーや照射時の雰囲気、基板温度など、照射条件を制御することにより、結晶粒を大きく形成しても良い。つまり、結晶化工程により形成される半導体層は微結晶シリコン膜に分類されない一般的な多結晶半導体膜であっても良い。結晶性半導体膜であれば、従来の非結晶の半導体膜をチャネル領域に用いたＴＦＴよりも高い電界効果移動度を得る効果が得られる。また、半導体層４において、非晶質半導体膜などが混在すると、光照射の際などに光吸収係数の高い非晶質半導体膜においてホールが生成し、非晶質半導体膜と接する結晶性半導体部分にホールが注入されオフ電流が増加することなどが懸念されることから、半導体層４が全て、結晶性半導体膜或いは微結晶シリコン膜などにより形成される結晶性半導体部分により構成されることが好ましい。しかしながら、少なくともチャネル領域４ｃにおいて、半導体層４が上記結晶性半導体部分を有していれば非結晶の半導体膜をチャネル領域に用いたＴＦＴよりも高い電界効果移動度を得ることができ、本実施の形態１における駆動回路を内蔵するＴＦＴアレイ基板を備えたことよる効果を得ることができる。なお、半導体の種類については、シリコンを例に取って説明を行っているが、微結晶或いは結晶性半導体を形成可能であれば、他の元素を用いた半導体でも良いことは言うまでも無い。
【００４０】
また、本実施の形態１では、ＴＦＴを用いた半導体装置の一例として、液晶表示装置を例にとって説明を行ったが、液晶表示装置以外の表示装置として有機ＥＬ表示装置などの平面型表示装置（フラットパネルディスプレイ）や、表示装置以外の半導体装置であるイメージセンサなどの光電変換装置などにも用いることも可能である。例えば、有機ＥＬ表示装置の場合には、実施の形態１の液晶表示装置における画素電極１１により自発光材料などの電気光学材料に電圧を印加させる構成に変形すれば良く、カラーフィルタ基板やシール１２０の構成などが省略される。この様に有機ＥＬ表示装置などの場合、カラーフィルタ基板表面に形成される対向電極についても備えておらず、更に、表示装置以外の半導体装置などの場合には、液晶表示装置のシール１２０により囲まれる領域の様に大気中に曝されない領域についても通常は有さない。しかしながら、駆動回路内蔵型の半導体装置における駆動回路部においては、駆動回路内部において異なる電位が印加される配線が近接して配置されることから、同様の問題が発生し、本発明の適用により効果を発揮する。この様な駆動回路内蔵型の半導体装置においても、実施の形態１と同様のＴＦＴアレイ基板１００を形成し、額縁領域１０２における駆動回路内部に存在するゲート電極２と同層に形成された配線層２ａとソース電極６及びドレイン電極７と同層に形成された配線層６ａとを電気的に接続する配線変換部を全て配線層２ａと配線層６ａとをゲート絶縁膜３に設けられたコンタクトホール１３を介して直接接続する構造である配線変換部１２により形成すれば良い。これにより、実施の形態１の液晶表示装置と同様に額縁領域で発生する腐食などを起因とする歩留りや信頼性の低下を防止する効果が得られる。なお、少なくとも、駆動回路を内蔵しＴＦＴを備えた薄膜トランジスタ基板を備えた半導体装置における駆動回路内部において、ゲート電極と同層に形成された第一配線層である配線層２ａとソース電極及びドレイン電極と同層に形成された第二配線層である配線層６ａとをゲート絶縁膜３を開口して設けられたコンタクトホール１３を介して直接接触させて電気的に接続させる配線変換部１２を備えていれば、配線層２ａと配線層６ａ間の配線変換部において一定の腐食防止効果が得られる。従って、上記説明の実施の形態１で得られる効果と同様の効果が得られる。また、画素ＴＦＴ或いは駆動用ＴＦＴの構成により生ずる効果についても、駆動回路を内蔵しＴＦＴを備えた薄膜トランジスタ基板を備えた半導体装置において、上記実施の形態１において説明を行った画素ＴＦＴ或いは駆動用ＴＦＴの構成を上記配線変換部１２の構成と併せて適用することにより、実施の形態１で得られる効果と同様の効果が得られる。但し、本実施の形態１は対向基板表面に対向電極が存在する液晶表示装置であることから、駆動回路内部において異なる電位が印加される配線が近接して配置されることに加えて、対向電極は、基板間距離を置いて、配線変換部に比較的近接して配置され、更に電気化学反応を生じ易い。また、シール近傍ではシールに囲まれた領域の内側外側を問わずシール側壁に付着した不純物を媒介として電流パスが形成されて、シール側壁の表面を微小な電流が流れることも、上記電気化学反応を助長する。従って、液晶表示装置の駆動回路内部、特にシール近傍において上記構成を取ることは、配線変換部における腐食などを起因とする断線などを防止する効果が高く、特に有用である。
【００４１】
実施の形態２．
実施の形態１においては、チャネル保護膜５が形成されたチャネル保護膜型ＴＦＴ構造であって、更にゲート電極２と同層に形成された配線層２ａと、ソース電極６及びドレイン電極７と同層に形成された配線層６ａとを直接接続するコンタクトホール１３により配線変換部１２が形成される液晶表示装置について説明を行った。実施の形態１において説明したとおり、実施の形態１の液晶表示装置においては、多くの効果を得ることが可能となる。しかしながら、実施の形態１においては、ごく一般的な製造方法を例にとって説明を行ったことから、ＴＦＴ構造の形成においては、バックチャネルエッチ型ＴＦＴ構造を採用した場合に比べて、チャネル保護膜５を形成するためのマスク工程が増加している。また、配線変換部１２を構成するコンタクトホール１３についても、画素電極１１をドレイン電極７に接続するコンタクトホール９の形成工程とマスク工程の共通化ができないことからマスク工程が増加している。つまり、製造工程の点では、必ずしも最適化されたものではない。但し、実施の形態１の液晶表示装置においては、ゲート絶縁膜３に設けられた開口部であるコンタクトホール１３を除いた領域内に半導体層が形成され、半導体層が形成された領域内にチャネル保護膜５が形成されている。言い換えると、上面視において、ゲート絶縁膜３のパターン、半導体層４のパターン、チャネル保護膜５のパターンが順番に前者のパターン外形に対して後者のパターン外形が内包される。この様な構造の場合には、中間調露光領域を有する公知のハーフトーンマスクを用いマスク工程を共通化することが可能である。即ち、ハーフトーンマスクを利用可能な構造に最適化されているため、マスク工程数を容易に削減することが可能である。続いて、実施の形態１で説明した製造方法よりマスク工程を一工程削減した実施の形態２の液晶表示装置の製造方法について説明を行う。なお、本実施の形態２の製造方法における実施の形態１の製造方法からの変更点については、チャネル保護膜５とコンタクトホール１３の形成工程の違いのみであり、液晶表示装置の構成及び製造方法におけるその他の工程などについては、同一の構成或いは同一の方法で良いことから、以下、実施の形態１との変更部であるチャネル保護膜５とコンタクトホール１３の形成工程を重点的に説明し、実施の形態１と同じ液晶表示装置の構成及び製造工程については適宜説明を省略する。
【００４２】
実施の形態１においては、図３（ｂ）を用い説明したとおり、ゲート絶縁膜３、結晶性を有する半導体膜である結晶性半導体膜４１、及びチャネル保護膜５となる無機絶縁膜５１を形成した後、額縁領域１０２の配線層２ａと接続するために公知の写真製版法及びドライエッチング法を用いて、配線層２ａ上のゲート絶縁膜３、結晶性半導体膜４１、及びチャネル保護膜５となる無機絶縁膜５１を除去し、配線層２ａ上の所定の領域において、ゲート絶縁膜３を開口するコンタクトホール１３を形成した。その後、別途、公知の写真製版法及びドライエッチング法により無機絶縁膜５１を所定の形状にパターニングしチャネル保護膜５を形成した。本実施の形態２においては、公知のハーフトーンマスクを用いて、一回のマスク工程、即ち、写真製版工程によりゲート絶縁膜３を開口するコンタクトホール１３の形成と、チャネル保護膜５の形成を行う。以下、ハーフトーンマスクを用いたコンタクトホール１３の形成とチャネル保護膜５の形成工程の一例について、詳細に説明を行う。
【００４３】
先ず、図５（ａ）に示す様に表示領域１０１に形成したゲート電極２及び額縁領域１０２に形成した配線層２ａの上を含む透明絶縁性基板１上にゲート絶縁膜３、結晶性を有する半導体膜である結晶性半導体膜４１、及びチャネル保護膜５となる無機絶縁膜５１を形成した後、ゲート絶縁膜３上にフォトレジスト３１を形成する。ここまでは、実施の形態１と同様で良いことから詳細な製造方法は省略する。続いて、図５（ｂ）に示す様に無機絶縁膜５１上のフォトレジスト３１に公知のハーフトーンマスク３３を介して露光３２を行うことにより、領域により三段階の異なる強度の露光を行う。以下、本実施の形態２のハーフトーンマスク３３の構成について詳細に説明を行う。
【００４４】
本実施の形態２のハーフトーンマスク３３は、第一の光透過性領域３３ａと第二の光透過性領域３３ｂと第三の光透過性領域３３ｃを備えており、少なくとも一つの中間調露光領域を備える。ここでは、第二の光透過性領域３３ｂが、中間調露光領域であり、第一の光透過性領域３３ａと第三の光透過領域３３ｃとの中間の光透過性を有すれば良い。具体的な構成としては、均一な所定の光透過性を有する膜により形成されても良いし、露光解像度以下の微細パターンに遮光膜を形成して実質的な光透過性を落としても良い。また、第一の光透過性領域３３ａは、ここでは、光を全く遠さない遮光領域とした。但し、少なくとも第二の光透過性領域３３ｂよりも光透過性の低い領域であれば良く、若干の光透過性を有する中間調露光領域としても構わない。逆に第三の光透過領域３３ｃは、殆ど光を遮断しない開口領域とした。但し、少なくとも第二の光透過性領域３３ｂよりも光透過性の高い領域であれば良く、若干量、光を遮断する中間調露光領域としても構わない。
【００４５】
この様なハーフトーンマスク３３を介して露光３２を実施することにより、フォトレジスト３１には、領域により三段階の異なる強度、即ち、三段階の異なる光量の露光が行われる。この三段階の異なる強度或いは光量の露光により、露光強度或いは露光光量に応じて、フォトレジスト３１における露光される深さ或いは度合いが異なることから、其々の領域には露光深さ或いは露光度合いが異なる露光領域３１ａが形成される。なお、ここでは、図５（ｂ）に示す様に露光領域３１ａの厚みを変えて示しているが、露光強度或いは露光光量に応じてフォトレジスト３１の感光の程度が変わるものであり、必ずしも感光された領域となる露光領域３１ａの深さが変わるとは限らない。即ち、ここで説明した露光領域３１ａの厚さは、あくまでも感光の程度に対する目安を示したものである。従って、必ずしも感光される深さ自体を示すものではなく、感光される度合いと読み替えても良い。なお、本実施の形態２においてはポジ型フォトレジストを用いたので、露光強度或いは露光光量に応じて、露光強度或いは露光光量が大きい領域では、露光領域３１ａが厚く、或いは感光の進み度合いが大きく形成される。また、後に行う所定の条件の現像処理により、露光領域３１ａの深さ或いは露光領域３１ａの感光の度合いに応じて、露光強度或いは露光量が大きいほど、結果的に除去される露光領域３１ａの厚みが大きくなり、現像後に残存するフォトレジストの膜厚が薄く形成される。また、ここでは、第一の光透過性領域３３ａに対応する領域では、露光領域３１ａが形成されず、第二の光透過性領域３３ｂでは、フォトレジスト３１の膜厚方向の一部において露光領域３１ａが形成され、第三の光透過領域３３ｃに対応する領域では、フォトレジスト３１の膜厚全てに渡って露光領域３１ａが形成される。なお、第一の光透過性領域３３ａに光透過性を有しても良いことから、第一の光透過性領域３３ａに対応する領域でも第二の光透過性領域３３ｂよりも薄い露光領域３１ａを形成しても構わない。また、第一の光透過性領域３３ａは、チャネル保護膜５を形成する領域に対応し、第三の光透過領域３３ｃは、額縁領域１０２に形成した配線層２ａ上のゲート絶縁膜３を開口するコンタクトホール１３を形成する領域に対応する。第二の光透過性領域３３ｂはゲート絶縁膜３を残存させる残りの領域に対応する。以上の様に形成された露光領域３１ａに対して、続いて、現像処理を行うことによって、露光領域３１ａを除去する。その結果、図５（ｃ）に示す様に、チャネル保護膜５を形成する領域において厚みの大きい厚膜部３４ａと、コンタクトホール１３を形成する領域において開口部３４ｃを有したフォトレジスト３４が形成される。
【００４６】
続いて、上記の様に形成されたフォトレジスト３４を介して、ドライエッチング処理を行うことにより、フォトレジスト３４における開口部３４ｃにおいて、配線層２ａ上のゲート絶縁膜３、結晶性半導体膜４１、及びチャネル保護膜５となる無機絶縁膜５１が除去される。その結果、配線層２ａ上の所定の領域において、ゲート絶縁膜３を開口するコンタクトホール１３が形成される。以上の工程により、図６（ａ）に示す構成が得られる。続いて、Ｏ２ガスを用いたプラズマ処理を用いたアッシング処理３５によって、フォトレジスト３４を削る減厚工程を行い、厚みの大きい厚膜部３４ａを残してフォトレジスト３４を除去する。残存されたフォトレジスト３４における厚膜部３４ａは、チャネル保護膜５を形成する領域に対応して残存される。以上の工程により、図６（ｂ）に示す構成が得られる。なお、アッシング時間は予め決めておいても良く、その場合、フォトレジスト３４における厚みの大きい厚膜部３４ａにおける膜厚と、厚みの大きい厚膜部３４ａ以外の膜厚を評価しておくことで、厚みの大きい厚膜部３４ａ以外の膜厚を全て除去可能な時間と、厚みの大きい厚膜部３４ａにおける膜厚がエッチングされる時間との間に適宜アッシング時間を設定すれば良い。また、チャネル保護膜５となる無機絶縁膜５１表面のフォトレジスト３４が除去されて、無機絶縁膜５１がアッシングのプラズマに曝されたときに生じる発光現象をモニターし、処理中にアッシング時間を決めるようにしてもよい。
【００４７】
続いて、残存されたフォトレジスト３４における厚膜部３４ａをマスクとして、無機絶縁膜５１をドライエッチング法により除去し、チャネル保護膜５を形成する。その結果、図６（ｃ）に示す構成が得られる。このドライエッチング法を用いた無機絶縁膜５１の除去処理については、実施の形態１と同様で構わないので説明を省略する。その後、実施の形態１と同様に公知の写真製版法により半導体層４を形成する領域に対応してフォトレジスト３６を形成し、図６（ｄ）に示す構成が得られる。更にフォトレジスト３６をマスクとして、結晶性半導体膜４１をドライエッチング法により除去し、所定の形状のパターンに加工し、半導体層４を形成する。その結果、実施の形態１において説明を行った図３（ｄ）に示す構成が得られる。以下、実施の形態１と同様の製造工程で良いことから、説明を省略する。
【００４８】
以上説明の実施の形態２における液晶表示装置の製造方法では、チャネル保護膜５を加工形成するためのマスク工程と、ゲート電極２と同層に形成された配線層２ａとソース電極６及びドレイン電極７と同層に形成された配線層６ａとを直接接続する配線変換部１２を構成するコンタクトホール１３を加工形成するためのマスク工程において、写真製版工程を共通化し、１回の写真製版工程により形成することができる。従って、実施の形態１と同様の効果を得られるとともに、マスク工程数を１つ減少させることにより、生産性を向上させることができる。また、生産時にかかる電力、その他エネルギー、或いはフォトレジスト、現像液、その他原材料費など、製造コストを削減できる効果も得られる。
【００４９】
実施の形態３．
実施の形態２においては、実施の形態１で説明した製造方法よりマスク工程を一工程削減する方法として、チャネル保護膜５を加工形成するためのマスク工程と、ゲート電極２と同層に形成された配線層２ａとソース電極６及びドレイン電極７と同層に形成された配線層６ａとを直接接続する配線変換部１２を構成するコンタクトホール１３を加工形成するためのマスク工程において、写真製版工程を共通化する方法について説明を行った。続いて、マスク工程を一工程削減する別の方法である実施の形態３の液晶表示装置の製造方法について説明を行う。なお、本実施の形態３の製造方法における実施の形態２の製造方法からの変更点については、チャネル保護膜５、半導体層４、及びコンタクトホール１３の形成工程の違いのみであり、液晶表示装置の構成及び製造方法におけるその他の工程などについては、同一の構成或いは同一の方法で良いことから、以下、実施の形態２との変更部であるチャネル保護膜５、半導体層４、及びコンタクトホール１３の形成工程を重点的に説明し、実施の形態１或いは実施の形態２と同じ、液晶表示装置の構成及び製造工程については適宜説明を省略する。
【００５０】
先ず、実施の形態２における図５（ｃ）と同様に、本実施の形態３においては、図７（ａ）に示す様に、表示領域１０１に形成したゲート電極２及び額縁領域１０２に形成した配線層２ａの上を含む透明絶縁性基板１上にゲート絶縁膜３、結晶性を有する半導体膜である結晶性半導体膜４１、及びチャネル保護膜５となる無機絶縁膜５１を形成した後、ゲート絶縁膜３上に半導体層４を形成する領域において厚みの大きい厚膜部３４ｂと、コンタクトホール１３を形成する領域において開口部３４ｃを有したフォトレジスト３４が形成される。実施の形態２との相違点としては、実施の形態２においては、チャネル保護膜５を形成する領域に対応して厚みの大きい厚膜部３４ａが形成されていたが、本実施の形態３においては、半導体層４を形成する領域に対応して形成される厚膜部３４ｂに変更される点のみである。従って、実施の形態２において説明したハーフトーンマスク３３を用い領域により三段階の異なる強度の露光を行う工程についても同様で良く、ハーフトーンマスク３３における第一の光透過性領域３３ａのみを半導体層４を形成する領域に対応するように変更すれば良い。
【００５１】
続いて、上記の様に形成されたフォトレジスト３４を介して、ドライエッチング処理を行うことにより、フォトレジスト３４における開口部３４ｃにおいて、配線層２ａ上のゲート絶縁膜３、結晶性半導体膜４１、及びチャネル保護膜５となる無機絶縁膜５１が除去される。その結果、配線層２ａ上の所定の領域において、ゲート絶縁膜３を開口するコンタクトホール１３が形成される。続いて、Ｏ２ガスを用いたプラズマ処理を用いたアッシング処理３５によって、フォトレジスト３４を削る減厚工程を行い、厚みの大きい厚膜部３４ｂを残してフォトレジスト３４を除去する。残存されたフォトレジスト３４における厚膜部３４ｂは、半導体層４を形成する領域に対応して残存される。以上の工程により、図７（ｂ）に示す構成が得られる。続いて、残存されたフォトレジスト３４における厚膜部３４ｂをマスクとして、無機絶縁膜５１及び結晶性半導体膜４１をドライエッチング法により除去し、半導体層４及び半導体層４と同じ形状のパターンに加工された無機絶縁膜５１が得られる。その結果、図７（ｃ）に示す構成が得られる。その後、実施の形態１と同様に公知の写真製版法によりチャネル保護膜５を形成する領域に対応してフォトレジスト３６を形成し、図７（ｄ）に示す構成が得られる。更にフォトレジスト３６をマスクとして、半導体層４と同じ形状のパターンに加工された無機絶縁膜５１をドライエッチング法により除去し、所定の形状のパターンに加工し、チャネル保護膜５を形成する。このドライエッチング法を用いた無機絶縁膜５１の除去処理については、基本的には実施の形態１と同様で構わないので詳細な説明を省略するが、実施の形態１と比較して、図７（ｄ）から分かる様に、半導体層４及び同じ形状のパターンに加工された無機絶縁膜５１に覆われる部分を除くゲート絶縁膜３が露出された状態で行われる点が異なる。従って、無機絶縁膜５１を除去するドライエッチング処理により、ゲート絶縁膜３についても表面がエッチングされる点が異なる。従って、本実施の形態３においては、これら露出されたゲート絶縁膜３の膜減り量を少なくする点からは、実施の形態２や実施の形態３に比較すると無機絶縁膜５１を薄く形成しておくことが望ましい。但し、本実施の形態３においては、実施の形態２や実施の形態３と同様に、ゲート絶縁膜３を下層がＳｉＮ膜であり、上層がＳｉＯ膜の積層膜により構成している。従って、全てＳｉＮ膜とした場合と比べ、無機絶縁膜５１を構成するＳｉＯ膜を除去するドライエッチング処理に対するゲート絶縁膜３の膜減り量を少なくすることができる。以上説明した無機絶縁膜５１の除去処理の結果、実施の形態１において説明を行った図３（ｄ）に示す構成が得られる。以下、実施の形態１と同様の製造工程で良いことから、説明を省略する。
【００５２】
以上説明の実施の形態３における液晶表示装置の製造方法では、半導体層４を加工形成するためのマスク工程と、ゲート電極２と同層に形成された配線層２ａとソース電極６及びドレイン電極７と同層に形成された配線層６ａとを直接接続する配線変換部１２を構成するコンタクトホール１３を加工形成するためのマスク工程において、写真製版工程を共通化し、１回の写真製版工程により形成することができる。従って、実施の形態１と同様の効果を得られるとともに、マスク工程数を１つ減少させることにより、生産性を向上させることができるなど、実施の形態２と同様の効果が得られる。
【００５３】
なお、上記説明の実施の形態３における液晶表示装置の製造方法に若干の変更を加えることにより、チャネル保護膜５を加工形成するためのマスク工程と半導体層４を加工形成するためのマスク工程を共通化し、マスク工程数を更に１つ減少させることが可能である。以下、マスク工程数を更に１つ減少させた実施の形態３の変形例について説明を行う。実施の形態３との変更部であるチャネル保護膜５の形成工程とソース電極６及びドレイン電極７の形成後の処理について重点的に説明し、実施の形態３と同じ製造工程については適宜説明を省略する。
【００５４】
本実施の形態３の変形例においては、先ず、実施の形態３の製造方法において、図７（ｃ）を用い説明した様に、残存されたフォトレジスト３４における厚膜部３４ｂをマスクとして、無機絶縁膜５１及び結晶性半導体膜４１をドライエッチング法により除去し、半導体層４及び半導体層４と同じ形状のパターンに加工された無機絶縁膜５１を形成する工程を行う。続いて、図８に示す様にＯ２ガスを用いたプラズマ処理を用いたアッシング処理３５によって、半導体層４を形成する領域に対応して残存されたフォトレジスト３４における厚膜部３４ｂを削る減厚工程を行う。その結果、厚膜部３４ｂについては厚みが減少するとともに、厚膜部３４ｂのパターン端面が後退する。即ち、図９（ａ）のＴＦＴ部における平面模式図にも示す様に、平面パターンにおいても、ほぼ等方的に厚膜部３４ｂのパターン端面が後退し、厚膜部３４ｂの覆う領域の面積についても縮小する。この様にして、厚膜部３４ｂのパターン端面を後退する端面後退工程を行うことにより、厚膜部３４ｂの覆う領域を縮小し、チャネル保護膜５を形成する領域を残して厚膜部３４ｂを除去する。その結果、図８の断面図或いは図９（ａ）の平面図からも明らかな様に、図７（ｃ）の状態において厚膜部３４ｂにより覆われていた無機絶縁膜５１の表面が露出される。なお、図７（ｃ）の断面図から明らかな様に、図９（ａ）の平面図においても、無機絶縁膜５１の下には同じ形状のパターンに加工された結晶性半導体膜４１が存在している。続いて、面積を縮小し、チャネル保護膜５を形成する領域に対応して残された厚膜部３４ｂをマスクとして、この厚膜部３４ｂにより覆われる領域を除いて、無機絶縁膜５１をドライエッチング法により除去し、チャネル保護膜５を形成する。このドライエッチング法を用いた無機絶縁膜５１の除去処理については、実施の形態３と同様で構わないので説明を省略する。以上の様にして、チャネル保護膜５が形成され、無機絶縁膜５１が除去された部分においては、結晶性半導体膜４１の表面が露出される。断面図としては、チャネル保護膜５の形状において微差は生ずるが実施の形態１における図３（ｄ）とほぼ同様の構成となる。続いて、実施の形態１において説明を行ったオーミックコンタクト層であるｎ＋Ｓｉ層を形成するためのチャネル保護膜５で覆われている領域以外の半導体層４へのイオンドーピング工程と、ソース電極６、ドレイン電極７及び配線層６ａを形成する工程を順次行うことにより、断面図としては実施の形態１における図３（ｆ）とほぼ同様の構成、平面図としては、図９（ｃ）の構成が得られる。図９（ｃ）に示す様に、チャネル保護膜５で覆われている領域以外の結晶性半導体膜４１には、オーミックコンタクト層であるｎ＋Ｓｉ層が形成されており、実施の形態１と同様にソース電極６及びドレイン電極７の下部においては、其々ソース領域４ｓ及びドレイン領域４ｄが形成されているが、本変形例においては、ソース領域４ｓ及びドレイン領域４ｄ間にも導電層であるｎ＋Ｓｉ層からなる不純物半導体領域４ｉが形成されており、ソース領域４ｓ及びドレイン領域４ｄ間が導電層により連結されている。従って、この図９（ｃ）の構成のままでは、ＴＦＴとして機能しないことから、本変形例においては、この不純物半導体領域４ｉを除去し、ソース領域４ｓ及びドレイン領域４ｄを分離する工程が必要となる。具体的な処理としては、実施の形態１において説明を行った半導体層４表面のシリサイド膜を除去するドライエッチング処理を行い。続いて、実施の形態１において示唆したｎ＋Ｓｉ層を加工除去するドライエッチング処理を行うと良い。この処理により、図９（ｄ）の平面模式図に示す様に、ソース電極６、ドレイン電極７、及びチャネル保護膜５に覆われない領域におけるｎ＋Ｓｉ層、即ち、不純物半導体領域４ｉが除去される。なお、不純物半導体領域４ｉが除去された領域を図中点線で囲み示している。以降は、実施の形態３と同じ製造工程で良いことから説明を省略する。
【００５５】
以上説明の実施の形態３の変形例においては、半導体層４のパターンを形成するためのマスクとして使用されたフォトレジストに対して、パターン端面を後退する端面後退工程を行い、チャネル保護膜５を形成するマスクに変形して使用することにより、チャネル保護膜５を加工形成するためのマスク工程と半導体層４を加工形成するためのマスク工程を共通化することができる。その結果、実施の形態２或いは実施の形態３の製造方法より更に１つマスク工程数を減少させることができる。なお、マスク工程数が減少する代わりに、厚膜部３４ｂの面積を縮小させるアッシング工程やｎ＋Ｓｉ層を除去しソース領域４ｓ及びドレイン領域４ｄ間を分離するドライエッチング工程が別途必要となるが、これらの代替工程については、写真製版工程と比較し、生産性や製造コストの面での悪影響が少なく、製造方法トータルとしての生産性は向上し、製造コストも低減される。従って、本変形例においては、実施の形態３で得られる効果に加え、更に生産性を向上できるなどの効果が得られる。また、領域により三段階の異なる強度の露光を行うことのできる実施の形態２或いは実施の形態３と同様の公知の比較的一般的なハーフトーンマスクを用いても良いことから、比較的容易に前記の生産性向上などの効果が得られる。
【００５６】
実施の形態４．
実施の形態２及び実施の形態３においては、実施の形態１で説明した製造方法よりマスク工程を一工程削減する方法として、チャネル保護膜５或いは半導体膜４を加工形成するためのマスク工程と、ゲート電極２と同層に形成された配線層２ａとソース電極６及びドレイン電極７と同層に形成された配線層６ａとを直接接続する配線変換部１２を構成するコンタクトホール１３を加工形成するためのマスク工程において、写真製版工程を共通化する方法について説明を行った。また、実施の形態３の変形例においては、チャネル保護膜５を加工形成するマスク工程と半導体膜４を加工形成するマスク工程についても共通化し、更にマスク工程を一工程削減する方法について説明を行った。ここでは、チャネル保護膜５を加工形成するマスク工程と半導体膜４を加工形成するマスク工程について共通化する別の方法である実施の形態４の液晶表示装置の製造方法について説明を行う。なお、本実施の形態４の製造方法における実施の形態２或いは実施の形態３の製造方法からの変更点については、チャネル保護膜５、半導体層４、及びコンタクトホール１３の形成工程の違いのみであり、液晶表示装置の構成及び製造方法におけるその他の工程などについては、同一の構成或いは同一の方法で良いことから、以下、実施の形態２或いは実施の形態３との変更部であるチャネル保護膜５、半導体層４、及びコンタクトホール１３の形成工程を重点的に説明し、実施の形態１、実施の形態２或いは実施の形態３と同じ、液晶表示装置の構成及び製造工程については適宜説明を省略する。
【００５７】
先ず、実施の形態２において使用した図５（ａ）に示す様に表示領域１０１に形成したゲート電極２及び額縁領域１０２に形成した配線層２ａの上を含む透明絶縁性基板１上にゲート絶縁膜３、結晶性を有する半導体膜である結晶性半導体膜４１、及びチャネル保護膜５となる無機絶縁膜５１を形成した後、ゲート絶縁膜３上にフォトレジスト３１を形成する。ここまでは、実施の形態１、実施の形態２或いは実施の形態３と同様で良いことから詳細な製造方法は省略する。続いて、図１０（ａ）に示す様に無機絶縁膜５１上のフォトレジスト３１に本実施の形態４のハーフトーンマスク３７を介して露光３２を行うことにより、領域により四段階の異なる強度の露光を行う。以下、本実施の形態４のハーフトーンマスク３７の構成について詳細に説明を行う。
【００５８】
本実施の形態４のハーフトーンマスク３７は、第一の光透過性領域３７ａと第二の光透過性領域３７ｂ１と第三の光透過性領域３７ｂ２と第四の光透過性領域３７ｃを備えている。第一の光透過性領域３７ａは、ここでは、光を全く遠さない遮光領域とした。但し、少なくとも第二の光透過性領域３７ｂ１よりも光透過性の低い領域であれば良い。逆に第四の光透過領域３７ｃは、殆ど光を遮断しない開口領域とした。但し、少なくとも第三の光透過性領域３７ｂ２よりも光透過性の高い領域であれば良い。第二の光透過性領域３７ｂ１及び第三の光透過性領域３７ｂ２は、中間調露光領域であり、第一の光透過性領域３７ａと第四の光透過領域３７ｃとの中間の光透過性を有すれば良く、更に第二の光透過性領域３７ｂ１は少なくとも第三の光透過性領域３７ｂ２よりも光透過性の低い領域であれば良い。また、第二の光透過性領域３７ｂ１及び第三の光透過性領域３７ｂ２は、其々異なる均一な所定の光透過性を有する膜により形成されても良いし、露光解像度以下の微細パターンに遮光膜を形成して実質的な光透過性を落とし、其々異なる実質的な光透過性を有する領域としても良い。
【００５９】
この様なハーフトーンマスク３７を介して露光３２を実施することにより、フォトレジスト３１には、四段階の異なる強度の露光が行われ、露光強度に応じてフォトレジスト３１の露光し感光される深さが異なることから、其々の領域には露光厚さが異なる露光領域３１ａが形成される。ここでは、第一の光透過性領域３７ａに対応する領域では、露光領域３１ａが形成されない。第二の光透過性領域３７ｂ１では、フォトレジスト３１の膜厚方向の一部において露光領域３１ａが形成され、第三の光透過性領域３７ｂ２では、第二の光透過性領域３７ｂ１の場合と比較して、より厚い露光領域３１ａが形成される。更に第四の光透過領域３７ｃに対応する領域では、フォトレジスト３１の膜厚全てに渡って露光領域３１ａが形成される。なお、実施の形態２でも説明したとおり、第一の光透過性領域３７ａに光透過性を有しても良いことから、第一の光透過性領域３７ａに対応する領域でも第二の光透過性領域３７ｂ１よりも薄い露光領域３１ａを形成しても構わない。また、第一の光透過性領域３７ａは、チャネル保護膜５を形成する領域に対応し、第二の光透過性領域３７ｂ１は、半導体層４を形成する領域に対応し、第四の光透過領域３７ｃは、額縁領域１０２に形成した配線層２ａ上のゲート絶縁膜３を開口するコンタクトホール１３を形成する領域に対応する。第三の光透過性領域３７ｂ２はゲート絶縁膜３を残存させる残りの領域に対応する。続いて、現像処理によって、露光して感光した露光領域３１ａを除去することにより、図１０（ｂ）に示す様に、半導体層４を形成する領域において厚みの大きい第一の厚膜部３８ｂと、チャネル保護膜５を形成する領域において、第一の厚膜部３８ｂより更に厚みの大きい第二の厚膜部３８ａと、コンタクトホール１３を形成する領域において開口部３８ｃを有したフォトレジスト３８が形成される。
【００６０】
続いて、上記の様に形成されたフォトレジスト３８を介して、ドライエッチング処理を行うことにより、フォトレジスト３８における開口部３８ｃにおいて、配線層２ａ上のゲート絶縁膜３、結晶性半導体膜４１、及びチャネル保護膜５となる無機絶縁膜５１が除去される。その結果、配線層２ａ上の所定の領域において、ゲート絶縁膜３を開口するコンタクトホール１３が形成される。続いて、Ｏ２ガスを用いたプラズマ処理を用いたアッシング処理３５によって、フォトレジスト３８を削る減厚工程を行い、厚みの大きい厚膜部３８ａ及び厚膜部３８ｂを残してフォトレジスト３８を除去する。残存されたフォトレジスト３８における厚膜部３８ａ及び厚膜部３８ｂは、半導体層４を形成する領域に対応して残存される。以上の工程により、図１１（ａ）に示す構成が得られる。続いて、残存されたフォトレジスト３８における厚膜部３８ａ及び厚膜部３８ｂをマスクとして、無機絶縁膜５１及び結晶性半導体膜４１をドライエッチング法により除去し、半導体層４及び半導体層４と同じ形状のパターンに加工された無機絶縁膜５１が得られる。その結果、図１１（ｂ）に示す構成が得られる。続いて、Ｏ２ガスを用いたプラズマ処理を用いたアッシング処理３５によって、フォトレジスト３８を削る減厚工程を行い、厚みの大きい厚膜部３８ａを残してフォトレジスト３８の厚膜部３８ｂを除去する。残存されたフォトレジスト３８における厚膜部３８ａは、チャネル保護膜５を形成する領域に対応して残存される。以上の工程により、図１１（ｃ）に示す構成が得られる。更に残存されたフォトレジスト３８における厚膜部３８ａをマスクとして、半導体層４と同じ形状のパターンに加工された無機絶縁膜５１をドライエッチング法により除去し、所定の形状のパターンに加工し、チャネル保護膜５を形成する。このドライエッチング法を用いた無機絶縁膜５１の除去処理については、実施の形態３と同様で構わないので説明を省略する。その結果、実施の形態１において説明を行った図３（ｄ）に示す構成が得られる。以下、実施の形態１と同様の製造工程で良いことから、説明を省略する。
【００６１】
以上説明の実施の形態４における液晶表示装置の製造方法では、半導体層４を加工形成するためのマスク工程と、チャネル保護膜５を加工形成するためのマスク工程と、ゲート電極２と同層に形成された配線層２ａとソース電極６及びドレイン電極７と同層に形成された配線層６ａとを直接接続する配線変換部１２を構成するコンタクトホール１３を加工形成するためのマスク工程において、写真製版工程を共通化し、１回の写真製版工程により形成することができる。従って、実施の形態１と同様の効果を得られるとともに、マスク工程数を実施の形態１に比べて２つ、実施の形態２或いは実施の形態３に比べて１つ減少させることができ、生産性を向上させるなどの効果が得られる。
【００６２】
なお、以上説明を行った実施の形態２、実施の形態３、実施の形態４及びその変形例で用いた厚みの大きい厚膜部と開口部を有したフォトレジストの様に、領域により異なる厚みを有したフォトレジストを形成する方法としては、上記説明の領域により異なる光透過率を有するハーフトーンマスクを介して露光を実施する方法以外にも方法がある。例えば、露光工程が二回以上必要となるが、一般的な開口領域と遮光領域を有したフォトマスクを複数種類用意し、其々のフォトマスクで開口領域を変え、更に、其々を用いた異なる照射光量の露光を行うことで、領域毎に三種類以上の異なる強度の露光を行うことができる。この方法によっても、領域により異なる厚みを有した同様のフォトレジストを形成することができる。この場合には、中間調露光領域を有するハーフトーンマスクを準備することなく、一般的なフォトマスクのみで形成することが可能である。また、実施の形態２、実施の形態３、実施の形態４及びその変形例においては、ポジ型のレジストを使用した場合を例として説明を行ったが、ネガ型のレジストを使用しても良く、その場合、露光の際における照射光量の大小関係或いは開口領域と遮光領域の関係が逆になるのは言うまでもない。
【００６３】
なお、以上説明を行った実施の形態２、実施の形態３、実施の形態４、及びこれら変形例においては、実施の形態１と同様に、ＴＦＴを用いた半導体装置の一例として、液晶表示装置を例にとって説明を行ったが、実施の形態１において転用の可能性について説明を行った様に、液晶以外の表示装置として有機ＥＬ表示装置などの平面型表示装置（フラットパネルディスプレイ）や、表示装置以外の半導体装置であるイメージセンサなどの光電変換装置などにも用いることも可能であり、実施の形態１において説明した各構成に対応した効果に加え、上記説明の実施の形態２、実施の形態３、実施の形態４、及びこれら変形例で得られる効果と同様の効果が得られる。
【００６４】
以上の様に本発明の実施の形態及びその変形例について説明を行ったが、各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変形が含まれる。
【符号の説明】
【００６５】
１  透明絶縁性基板、１ａ  マザーアレイ基板、１ｂ  マザー対向基板、
１０  マザー液晶セル基板、１０ａ、１０ｂ、・・１０ｘ、・・１０ｎ  液晶セル基板、
２  ゲート電極、２ａ  配線層、３  ゲート絶縁膜、
３０  イオン注入処理、３１、３４、３６、３８  フォトレジスト、
３１ａ  露光領域、３２  露光、３３、３７  ハーフトーンマスク、
３３ａ、３７ａ  第一の光透過性領域、３３ｂ、３７ｂ１  第二の光透過性領域、
３３ｃ、３７ｂ２  第三の光透過性領域、３７ｃ  第四の光透過性領域、
３４ａ、３４ｂ、３８ａ、３８ｂ  厚膜部、３４ｃ、３８ｃ  開口部、
３５  アッシング処理、
４  半導体層、４ｃ  チャネル領域、４ｓ  ソース領域、４ｄ  ドレイン領域、
４１  結晶性半導体膜、４ｉ  不純物半導体領域、
５  チャネル保護膜、５１  無機絶縁膜、
６  ソース電極、６ａ  配線層、７  ドレイン電極、８  保護絶縁膜、
９、１３  コンタクトホール、１１  画素電極、１２  配線変換部、
１００  ＴＦＴアレイ基板、１０１  表示領域、１０２  額縁領域、
１０３  走査信号駆動回路、１０４  表示信号駆動回路、１０５  画素、
１０６、１０７  外部配線、１０８  画素ＴＦＴ、１０９  ゲート配線、
１１０  ソース配線、１１１  蓄積容量、１１２  蓄積容量配線、
１２０、１２０ａ、１２０ｂ、・・１２０ｘ、・・１２０ｎ  シール。
【図１】
2011181596.tif 000003
【図２】
2011181596.tif 000004
【図３】
2011181596.tif 000005
【図４】
2011181596.tif 000006
【図５】
2011181596.tif 000007
【図６】
2011181596.tif 000008
【図７】
2011181596.tif 000009
【図８】
2011181596.tif 000010
【図９】
2011181596.tif 000011
【図１０】
2011181596.tif 000012
【図１１】
2011181596.tif 000013