(57)【要約】【課題】本発明は非晶質シリコン膜の結晶化方法、またこれを適用した薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタに関する。【解決手段】本発明の実施形態に係る結晶化方法は、非晶質シリコン膜を形成する段階と、非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階と、非晶質シリコン膜で結晶化触媒粒子を選択的に除去する段階と、非晶質シリコン膜を熱処理によって結晶化する段階とを含む。【選択図】図１
2011222936.tif 000002
【特許請求の範囲】
【請求項１】
非晶質シリコン膜を形成する段階；
前記非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階；
前記非晶質シリコン膜で前記結晶化触媒粒子を選択的に除去する段階；および
前記非晶質シリコン膜を熱処理によって結晶化する段階；
を含む結晶化方法。
【請求項２】
前記結晶化する段階において結晶化された結晶化領域は、
前記結晶化触媒粒子の下部に位置してＳＧＳ（ｓｕｐｅｒ  ｇｒａｉｎ  ｓｉｌｉｃｏｎ）または金属誘導結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｃｒｙｓｔａｌｌｉｚａｉｏｎ、ＭＩＣ）によって結晶化される第１領域；および
前記第１領域の両側に位置して金属誘導側面結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｌａｔｅｒａｌ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＬＣ）によって結晶化される第２領域；
を含む請求項１に記載の結晶化方法。
【請求項３】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含む請求項１に記載の結晶化方法。
【請求項４】
前記結晶化触媒粒子を選択的に除去する段階は、
前記結晶化触媒粒子を覆うように絶縁層を形成する段階；および
前記絶縁層をパターニングする段階；
を含む請求項１に記載の結晶化方法。
【請求項５】
前記非晶質シリコン膜を形成する段階と前記結晶化触媒粒子を位置させる段階の間に、前記非晶質シリコン膜上に補助絶縁層を形成する段階をさらに含む請求項４に記載の結晶化方法。
【請求項６】
前記絶縁層をパターニングする段階において、前記絶縁層と同じパターンで前記補助絶縁層を共にパターニングする請求項５に記載の結晶化方法。
【請求項７】
前記非晶質シリコン膜を結晶化する段階の後に、前記絶縁層と同じパターンで前記補助絶縁層をパターニングする請求項５に記載の結晶化方法。
【請求項８】
前記結晶化触媒粒子はニッケル（Ｎｉ）を含み、
前記結晶化触媒粒子を位置させる段階では、前記結晶化触媒粒子が１０１１〜１０１５個／ｃｍ２の量で蒸着される請求項１に記載の結晶化方法。
【請求項９】
前記非晶質シリコン膜を結晶化する段階における熱処理温度が２００℃〜９００℃である請求項１に記載の結晶化方法。
【請求項１０】
チャネル領域、ソースおよびドレイン領域が定義される半導体層；ゲート絶縁層を間において前記チャネル領域に対応して形成されるゲート電極；および前記ソースおよびドレイン領域とそれぞれ電気的に連結するソースおよびドレイン電極を含む薄膜トランジスタの製造方法であって、
前記半導体層を形成する段階は、
非晶質シリコン膜を形成する段階；
前記非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階；
前記非晶質シリコン膜で前記結晶化触媒粒子を選択的に除去する段階；および
前記非晶質シリコン膜を熱処理によって結晶化する段階；
を含む薄膜トランジスタの製造方法。
【請求項１１】
前記結晶化する段階において結晶化された結晶化領域は、
前記結晶化触媒粒子の下部に位置してＳＧＳ（ｓｕｐｅｒ  ｇｒａｉｎ  ｓｉｌｉｃｏｎ）または金属誘導結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｃｒｙｓｔａｌｌｉｚａｉｏｎ、ＭＩＣ）によって結晶化される第１領域；および
前記第１領域の両側に位置して金属誘導側面結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｌａｔｅｒａｌ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＬＣ）によって結晶化される第２領域；
を含む請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含む請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記結晶化触媒粒子を選択的に除去する段階は、
前記結晶化触媒粒子を覆うように絶縁層を形成する段階；および
前記絶縁層をパターニングする段階；
を含む請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記非晶質シリコン膜を形成する段階と前記結晶化触媒粒子を位置させる段階の間に、前記非晶質シリコン膜上に補助絶縁層を形成する段階をさらに含む請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記絶縁層をパターニングする段階において、前記絶縁層と同じパターンで前記補助絶縁層を共にパターニングする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記非晶質シリコン膜を結晶化する段階の後に、前記チャネル領域に対応するように前記補助絶縁層をパターニングする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記絶縁層と前記補助絶縁層が互いに異なるエッチング選択比を有する請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記非晶質シリコン膜を結晶化する段階の後に、前記絶縁層、または前記絶縁層および前記補助絶縁層を除去する請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記結晶化触媒粒子を選択的に位置させる段階では、前記結晶化触媒粒子を前記チャネル領域に対応する位置に位置させ、
前記チャネル領域が前記第１領域を含み、前記ソースおよびドレイン領域が前記第２領域を含む請求項１１に記載の薄膜トランジスタの製造方法。
【請求項２０】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含み、
前記未結晶化領域を除去する段階では、前記ソースおよびドレイン領域が第２領域のみを含むように前記未結晶化領域をすべて除去する請求項１９に記載の薄膜トランジスタの製造方法。
【請求項２１】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含み、
前記未結晶化領域を除去する段階では、前記ソースおよびドレイン領域が前記第２領域と共に前記未結晶化領域の一部を備えるように前記未結晶化領域の一部のみを除去する請求項１９に記載の薄膜トランジスタの製造方法。
【請求項２２】
前記結晶化触媒粒子を選択的に位置させる段階では、前記結晶化触媒粒子を前記ソースおよびドレイン領域の一部またはすべてに対応する位置に位置させ、
前記チャネル領域が前記第２領域を含み、前記ソースおよびドレイン領域が第１領域を含む請求項１１に記載の薄膜トランジスタの製造方法。
【請求項２３】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含み、
前記未結晶化領域を除去する段階では、前記ソースおよびドレイン領域が第１領域のみを含むように前記未結晶化領域と共に前記第１領域の外側に位置する第２領域を共に除去する請求項２２に記載の薄膜トランジスタの製造方法。
【請求項２４】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含み、
前記未結晶化領域を除去する段階では、前記ソースおよびドレイン領域が第１領域と共に前記第２領域を備えるように前記未結晶化領域を除去する請求項２２に記載の薄膜トランジスタの製造方法。
【請求項２５】
前記半導体層を形成する段階の前に、前記ゲート電極を形成する段階および前記ゲート電極上に前記ゲート絶縁層を形成する段階を含み、
前記半導体層を形成する段階の後に、前記ソースおよびドレイン電極を形成する段階を含む請求項１０に記載の薄膜トランジスタの製造方法。
【請求項２６】
前記半導体層を形成する段階の後に、
前記ソースおよびドレイン電極を形成する段階；
前記絶縁層および前記ソースおよびドレイン電極上に前記ゲート絶縁層を形成する段階；および
前記ゲート絶縁層上に前記ゲート電極を形成する段階；
を含む請求項１０に記載の薄膜トランジスタの製造方法。
【請求項２７】
前記絶縁層が前記ソースおよびドレイン電極のエッチング終了層として機能する請求項１０、２５、および２６のうちのいずれか一項に記載の薄膜トランジスタの製造方法。
【請求項２８】
前記結晶化触媒粒子はニッケル（Ｎｉ）を含み、
前記結晶化触媒粒子を位置させる段階では、前記結晶化触媒粒子が１０１１〜１０１５個／ｃｍ２の量で蒸着される請求項１０に記載の薄膜トランジスタの製造方法。
【請求項２９】
前記非晶質シリコン膜を結晶化する段階における熱処理温度が２００℃〜９００℃である請求項１０に記載の薄膜トランジスタの製造方法。
【請求項３０】
チャネル領域、ソースおよびドレイン領域が定義される半導体層；
ゲート絶縁層を間において前記チャネル領域に対応して形成されるゲート電極；および
前記ソースおよびドレイン領域とそれぞれ電気的に連結するソースおよびドレイン電極を含み、
前記チャネル領域がＳＧＳ（ｓｕｐｅｒ  ｇｒａｉｎ  ｓｉｌｉｃｏｎ）または金属誘導結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｃｒｙｓｔａｌｌｉｚａｉｏｎ、ＭＩＣ）によって結晶化される第１領域を含み、前記ソースおよびドレイン領域が金属誘導側面結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｌａｔｅｒａｌ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＬＣ）によって結晶化される第２領域を含む薄膜トランジスタ。
【請求項３１】
前記ソースおよびドレイン領域が第２領域のみを含む請求項３０に記載の薄膜トランジスタ。
【請求項３２】
前記ソースおよびドレイン領域が前記第２領域と共に非晶質シリコンで構成された未結晶化領域を含む請求項３０に記載の薄膜トランジスタ。
【請求項３３】
前記チャネル領域に対応して形成された絶縁層をさらに含む請求項３０に記載の薄膜トランジスタ。
【請求項３４】
前記絶縁層と前記半導体層の間に補助絶縁層をさらに含む請求項３３に記載の薄膜トランジスタ。
【請求項３５】
前記ゲート電極上に前記ゲート絶縁層が位置し、
前記ゲート絶縁層上に前記半導体層が位置し、
前記半導体層上に前記絶縁層が位置し、
前記半導体層上に前記ソースおよびドレイン電極が位置する請求項３３に記載の薄膜トランジスタ。
【請求項３６】
前記半導体層上に前記絶縁層が位置し、
前記半導体層上に前記ソースおよびドレイン電極が位置し、
前記ソースおよびドレイン電極上にゲート絶縁層が位置し、
前記ゲート絶縁層上に前記ゲート電極が位置する請求項３３に記載の薄膜トランジスタ。
【請求項３７】
前記絶縁層が前記ソースおよびドレイン電極のエッチング終了層として機能する請求項３３〜３６のうちのいずれか一項に記載の薄膜トランジスタ。
【請求項３８】
前記絶縁層と前記半導体層の界面において、結晶化触媒粒子の含有量が前記絶縁層または前記半導体層内部における前記結晶化触媒粒子の含有量よりも高い請求項３３に記載の薄膜トランジスタ。
【請求項３９】
前記絶縁層と前記補助絶縁層の界面において、結晶化触媒粒子の含有量が前記絶縁層または前記補助絶縁層内部における前記結晶化触媒粒子の含有量よりも高い請求項３４に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は非晶質シリコン膜の結晶化方法、これを適用した薄膜トランジスタの製造方法および、これによって製造された薄膜トランジスタに関する。
【背景技術】
【０００２】
能動駆動型液晶表示装置、有機発光表示装置などのような表示装置は薄膜トランジスタを備えるようになるが、電界効果移動度が優れていて温度および光に対する安定性が優れている多結晶シリコン膜を薄膜トランジスタの半導体層として利用することが一般的である。
【０００３】
このような多結晶シリコン膜は非晶質シリコン膜を結晶化して形成されるが、結晶化方法としてはレーザビームを照射するレーザ工程などが広く用いられている。このようなレーザ工程としては、高出力のパルスレーザのエキシマレーザを瞬間的に照射するレーザアニーリング（ｅｘｉｍｅｒ  ｌａｓｅｒ  ａｎｎｅａｌｉｎｇ、ＥＬＡ）法、シリコン結晶の側面成長を誘導する順次的側面結晶化（ｓｅｑｕｅｎｔｉａｌ  ｌａｔｅｒａｌ  ｓｏｌｉｄｉｆｉｃａｔｉｏｎ、ＳＬＳ）法、金属触媒の拡散を利用した金属誘導結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＣ）法、結晶化触媒の拡散を利用してシリコン結晶の側面成長を誘導する金属誘導側面結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＬＣ）法などがある。
【０００４】
このうち、金属誘導結晶化法または金属誘導側面結晶化法は微細なシリコン多結晶を得ることができるという点において有利であるが、結晶化に利用された結晶化触媒が半導体層に残留する量が多い場合には漏洩電流が発生し、薄膜トランジスタの特性が低下するという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一実施形態は上述した問題点を解決するためのものであって、金属触媒の拡散を利用して多結晶シリコンを含む半導体層で形成しても、金属触媒を効果的にゲッタリングして半導体層内に残留する金属触媒の量を低減することができる非晶質シリコン膜の結晶化方法を提供することを目的とする。これと共に、この非晶質シリコン膜の結晶化方法を適用した薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタを提供することを他の目的とする。
【課題を解決するための手段】
【０００６】
本発明の実施形態に係る結晶化方法は、非晶質シリコン膜を形成する段階と、非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階と、非晶質シリコン膜で結晶化触媒粒子を選択的に除去する段階と、非晶質シリコン膜を熱処理によって結晶化する段階とを含む。
【０００７】
結晶化する段階において、結晶化された結晶化領域は、結晶化触媒粒子の下部に位置してＳＧＳ（ｓｕｐｅｒ  ｇｒａｉｎ  ｓｉｌｉｃｏｎ）または金属誘導結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｃｒｙｓｔａｌｌｉｚａｉｏｎ、ＭＩＣ）によって結晶化される第１領域と、この第１領域の両側に位置して金属誘導側面結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｌａｔｅｒａｌ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＬＣ）によって結晶化される第２領域とを含んでもよい。
【０００８】
前記非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含んでもよい。
結晶化触媒粒子を選択的に除去する段階は、結晶化触媒粒子を覆うように絶縁層を形成する段階と、絶縁層をパターニングする段階とを含んでもよい。
【０００９】
非晶質シリコン膜を形成する段階と結晶化触媒粒子を位置させる段階の間に、非晶質シリコン膜上に補助絶縁層を形成する段階をさらに含んでもよい。
絶縁層をパターニングする段階において、絶縁層と同じパターンで補助絶縁層を共にパターニングしてもよい。または、非晶質シリコン膜を結晶化する段階の後に、絶縁層と同じパターンで補助絶縁層をパターニングしてもよい。
【００１０】
結晶化触媒粒子はニッケル（Ｎｉ）を含み、結晶化触媒粒子を位置させる段階では、前記結晶化触媒粒子が１０１１〜１０１５個／ｃｍ２の量で蒸着してもよい。
非晶質シリコン膜を結晶化する段階における熱処理温度が２００℃〜９００℃であってもよい。
【００１１】
一方、本発明の実施形態に係る薄膜トランジスタの製造方法は、チャネル領域、ソース、およびドレイン領域が定義される半導体層と、ゲート絶縁層を間においてチャネル領域に対応して形成されるゲート電極と、ソースおよびドレイン領域とそれぞれ電気的に連結するソースおよびドレイン電極とを含む薄膜トランジスタの製造方法に関する。ここで、半導体層を形成する段階は、非晶質シリコン膜を形成する段階と、非晶質シリコン膜上に互いに離隔するように結晶化触媒粒子を位置させる段階と、非晶質シリコン膜で結晶化触媒粒子を選択的に除去する段階と、非晶質シリコン膜を熱処理によって結晶化する段階とを含む。
【００１２】
結晶化する段階において、結晶化された結晶化領域は、結晶化触媒粒子の下部に位置してＳＧＳ（ｓｕｐｅｒ  ｇｒａｉｎ  ｓｉｌｉｃｏｎ）または金属誘導結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｃｒｙｓｔａｌｌｉｚａｉｏｎ、ＭＩＣ）によって結晶化される第１領域と、この第１領域の両側に位置して金属誘導側面結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｌａｔｅｒａｌ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＬＣ）によって結晶化される第２領域とを含んでもよい。
非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含んでもよい。
【００１３】
結晶化触媒粒子を選択的に除去する段階は、結晶化触媒粒子を覆うように絶縁層を形成する段階と、絶縁層をパターニングする段階とを含んでもよい。
非晶質シリコン膜を形成する段階と結晶化触媒粒子を位置させる段階の間に、非晶質シリコン膜上に補助絶縁層を形成する段階をさらに含んでもよい。
【００１４】
絶縁層をパターニングする段階において、絶縁層と同じパターンで補助絶縁層を共にパターニングしてもよい。または、非晶質シリコン膜を結晶化する段階の後に、チャネル領域に対応するように補助絶縁層をパターニングしてもよい。このとき、絶縁層と補助絶縁層が互いに異なるエッチング選択比を有してもよい。
【００１５】
非晶質シリコン膜を結晶化する段階の後に、絶縁層、または絶縁層および補助絶縁層を除去してもよい。
結晶化触媒粒子を選択的に位置させる段階では、結晶化触媒粒子を前記チャネル領域に対応する位置に位置させてもよい。これにより、チャネル領域が第１領域を含み、ソースおよびドレイン領域が第２領域を含むことができる。
【００１６】
このとき、非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含んでもよい。ここで、未結晶化領域を除去する段階において、ソースおよびドレイン領域が第２領域のみを含むように未結晶化領域をすべて除去してもよい。または、未結晶化領域を除去する段階において、ソースおよびドレイン領域が第２領域と共に未結晶化領域の一部を備えるように未結晶化領域の一部のみを除去してもよい。
【００１７】
結晶化触媒粒子を選択的に位置させる段階では、結晶化触媒粒子を前記ソースおよびドレイン領域の一部またはすべてに対応する位置に位置させてもよい。これにより、チャネル領域が第２領域を含み、ソースおよびドレイン領域が第１領域を含むことができる。
【００１８】
このとき、非晶質シリコン膜を結晶化する段階の後に、未結晶化領域を除去する段階をさらに含んでもよい。ここで、未結晶化領域を除去する段階において、前記ソースおよびドレイン領域が第１領域のみを含むように未結晶化領域と共に第１領域の外側に位置する第２領域を共に除去してもよい。または、未結晶化領域を除去する段階では、ソースおよびドレイン領域が第１領域と共に前記第２領域を備えるように未結晶化領域を除去してもよい。
【００１９】
半導体層を形成する段階の前にゲート電極を形成する段階およびゲート電極上に前記ゲート絶縁層を形成する段階を含み、半導体層を形成する段階の後にソースおよびドレイン電極を形成する段階を含んでもよい。これにより、下部ゲート構造の薄膜トランジスタを製造することができる。
【００２０】
半導体層を形成する段階の後に、ソースおよびドレイン電極を形成する段階と、絶縁層およびソースおよびドレイン電極上に前記ゲート絶縁層を形成する段階と、ゲート絶縁層上にゲート電極を形成する段階とを含んでもよい。これにより、上部ゲート構造の薄膜トランジスタを製造することができる。
【００２１】
絶縁層がソースおよびドレイン電極のエッチング終了層として機能してもよい。
結晶化触媒粒子はニッケル（Ｎｉ）を含み、結晶化触媒粒子を位置させる段階では、結晶化触媒粒子が１０１１〜１０１５個／ｃｍ２の量で蒸着されてもよい。
【００２２】
非晶質シリコン膜を結晶化する段階における熱処理温度が２００℃〜９００℃であってもよい。
【００２３】
一方、本発明の実施形態に係る薄膜トランジスタは、チャネル領域、ソースおよびドレイン領域が定義される半導体層と、ゲート絶縁層を間においてチャネル領域に対応して形成されるゲート電極と、ソースおよびドレイン領域とそれぞれ電気的に連結するソースおよびドレイン電極とを含む。チャネル領域がＳＧＳ（ｓｕｐｅｒ  ｇｒａｉｎ  ｓｉｌｉｃｏｎ）または金属誘導結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｃｒｙｓｔａｌｌｉｚａｉｏｎ、ＭＩＣ）によって結晶化される第１領域を含み、ソースおよびドレイン領域が金属誘導側面結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｌａｔｅｒａｌ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＬＣ）によって結晶化される第２領域を含む。
【００２４】
ソースおよびドレイン領域が第２領域のみを含んでもよい。または、ソースおよびドレイン領域が第２領域と共に非晶質シリコンで構成された未結晶化領域を含んでもよい。
チャネル領域に対応して形成された絶縁層をさらに含んでもよい。絶縁層と前記半導体層の間に補助絶縁層をさらに含んでもよい。
【００２５】
本実施形態の薄膜トランジスタは、ゲート電極上にゲート絶縁層が位置し、ゲート絶縁層上に半導体層が位置し、半導体層上に絶縁層が位置し、半導体層上にソースおよびドレイン電極が位置する、下部ゲート構造であってもよい。
半導体層上に絶縁層が位置し、半導体層上にソースおよびドレイン電極が位置し、ソースおよびドレイン電極上にゲート絶縁層が位置し、ゲート絶縁層上にゲート電極が位置する、上部ゲート構造であってもよい。
【００２６】
絶縁層が前記ソースおよびドレイン電極のエッチング終了層として機能してもよい。
本実施形態の薄膜トランジスタは、絶縁層と半導体層の界面において、結晶化触媒粒子の含有量が絶縁層または半導体層内部における結晶化触媒粒子の含有量よりも高くてもよい。
本実施形態の薄膜トランジスタは、絶縁層と補助絶縁層の界面において、結晶化触媒粒子の含有量が絶縁層または補助絶縁層内部における結晶化触媒粒子の含有量よりも高くてもよい。
【発明の効果】
【００２７】
本実施形態に係る非晶質シリコン膜の結晶化方法は、結晶化触媒粒子を非晶質シリコン膜上において選択的な領域にのみ位置するようにした状態で熱処理を行い、結晶化触媒粒子が形成されない非晶質シリコン膜の領域に結晶化触媒粒子を拡散させる。すなわち、結晶化触媒粒子が形成されない非晶質シリコン膜の領域が結晶化触媒粒子のゲッタリング（ｇａｔｔｅｒｉｎｇ）に利用され、半導体層内に残留する結晶化触媒粒子の量を効果的に低減することができる。
【００２８】
一方、本発明の実施形態に係る薄膜トランジスタの製造方法は、上述した本実施形態に係る非晶質シリコン膜の結晶化方法を適用することにより、半導体層内に残留する結晶化触媒粒子の量を低減することができる。これにより、製造された薄膜トランジスタにおいて漏洩電流を最小化することができ、結果的に薄膜トランジスタの特性を向上させることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態に係る非晶質シリコン膜の結晶化方法を示すフローチャートである。
【図２Ａ】図１の結晶化方法に係る工程を順に示す断面図である。
【図２Ｂ】図１の結晶化方法に係る工程を順に示す断面図である。
【図２Ｃ】図１の結晶化方法に係る工程を順に示す断面図である。
【図２Ｄ】図１の結晶化方法に係る工程を順に示す断面図である。
【図２Ｅ】図１の結晶化方法に係る工程を順に示す断面図である。
【図２Ｆ】図１の結晶化方法に係る工程を順に示す断面図である。
【図３Ａ】本発明の第１変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図３Ｂ】本発明の第１変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図３Ｃ】本発明の第１変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図３Ｄ】本発明の第１変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図３Ｅ】本発明の第１変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図３Ｆ】本発明の第１変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図３Ｇ】本発明の第１変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図３Ｈ】本発明の第１変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図４Ａ】本発明の第２変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図４Ｂ】本発明の第２変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図４Ｃ】本発明の第２変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図４Ｄ】本発明の第２変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図４Ｅ】本発明の第２変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図４Ｆ】本発明の第２変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図４Ｇ】本発明の第２変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【図５】本発明の第１実施形態に係る薄膜トランジスタの製造方法を示すフローチャートである。
【図６Ａ】本発明の第１実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
【図６Ｂ】本発明の第１実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
【図６Ｃ】本発明の第１実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
【図６Ｄ】本発明の第１実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
【図７】本発明の第２実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図８】本発明の第３実施形態に係る薄膜トランジスタの製造方法において未結晶化領域を除去する段階を示す断面図である。
【図９】本発明の第３実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図１０Ａ】本発明の第４実施形態に係る薄膜トランジスタの製造方法において半導体層形成段階の一部工程を示す断面図である。
【図１０Ｂ】本発明の第４実施形態に係る薄膜トランジスタの製造方法において半導体層形成段階の一部工程を示す断面図である。
【図１０Ｃ】本発明の第４実施形態に係る薄膜トランジスタの製造方法において半導体層形成段階の一部工程を示す断面図である。
【図１１】本発明の第４実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図１２Ａ】本発明の第５実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階の一部工程を示す断面図である。
【図１２Ｂ】本発明の第５実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階の一部工程を示す断面図である。
【図１２Ｃ】本発明の第５実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階の一部工程を示す断面図である。
【図１３】本発明の第５実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図１４】本発明の第６実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階のうちで結晶化触媒粒子を選択的に除去する段階を示す断面図である。
【図１５】本発明の第７実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【図１６】本発明の第８実施形態に係る薄膜トランジスタの製造方法を示すフローチャートである。
【図１７】本発明の第８実施形態によって製造された薄膜トランジスタの断面図である。
【図１８】本発明の第９実施形態に係る薄膜トランジスタを示す断面図である。
【図１９】本発明の実験例および比較例において半導体層と絶縁層における２次イオン質量分析法（ＳＩＭＳ）のプロファイルを示すグラフである。
【発明を実施するための形態】
【００３０】
以下、添付の図面を参照しながら、本発明が属する技術分野において通常の知識を有する者が容易に実施することができるように本発明の実施形態を詳細に説明する。本発明は多様に相違する状態で実現することができ、ここで説明する実施形態に限定されることはない。本発明の実施形態を明確に説明するために説明と関係ない部分は省略し、明細書全体に渡って同一または類似した構成要素については同一の参照符号を用いる。また、図面において説明の便宜のために各構成の大きさおよび厚さを任意に示したが、本発明はこれに限定されることはない。
【００３１】
図面において、多様な層および領域を明確に表現するために厚さを拡大して示した。また、図面において、説明の便宜のために、一部の層および領域の厚さを誇張して示した。層、膜、領域、板などの部分が他の部分の「上」にあるとするとき、これは他の部分の「直ぐ上に」ある場合だけではなく、その中間にさらに他の部分がある場合も含む。また、明細書全体において「上に」という表現は、対象の部分の上または下に位置することを意味するものであり、必ずしも重力方向を基準として上側に位置することを意味するものではない。
【００３２】
さらに、明細書全体において、ある部分がある構成要素を「含む」とするとき、これは特に反対となる記載がない限り、他の構成要素を除くのではなく他の構成要素をさらに含むことを意味する。
【００３３】
以下、図１及び図２Ａ〜図２Ｆを参照しながら、本発明の一実施形態に係るシリコン膜の結晶化方法について説明する。
図１は、本発明の一実施形態に係る非晶質シリコン膜の結晶化方法を示すフローチャートであり、図２Ａ〜図２Ｆは、図１の結晶化方法に係る工程を順に示す断面図である。
【００３４】
図１を参照すれば、本実施形態に係る非晶質シリコン膜の結晶化方法は、非晶質シリコン膜を形成する段階（ＳＴ１）と、結晶化触媒粒子を位置させる段階（ＳＴ２）と、絶縁層を形成する段階（ＳＴ３）と、結晶化触媒粒子を選択的に除去する段階（ＳＴ４）と、非晶質シリコン膜を結晶化する段階（ＳＴ５）と、未結晶化領域を除去する段階（ＳＴ６）とを含む。
【００３５】
まず、図２Ａに示すように、非晶質シリコン膜を形成する段階（ＳＴ１）では、基板１０のバッファ層１２上に非晶質シリコン膜２００を形成する。
バッファ層１２は、不純元素の浸透を防いで表面を平坦化する役割を果たすことができる多様な物質からなってもよい。一例として、バッファ層１２は、シリコンナイトライド（ＳｉＮｘ）膜、シリコンオキサイド（ＳｉＯ２）膜、シリコンオキシナイトライド（ＳｉＯｘＮｙ）膜などからなってもよい。しかしながら、このようなバッファ層１２が必ずしも必要なのではなく、基板１０の種類および工程条件などを考慮して形成しないこともある。
【００３６】
非晶質シリコン膜２００は蒸着によって形成してもよい。一例として、プラズマ化学気相蒸着法（ｐｌａｓｍａ  ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）、低圧化学気相蒸着法（ｌｏｗ  ｐｒｅｓｓｕｒｅ  ｃｈｅｍｉＣｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＬＰＣＶＤ）、熱線化学気相蒸着法（ｈｏｔ  ｗｉｒｅ  ｃｈｅｍｉＣｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、ＨＷＣＶＤ）などの気相蒸着法によって非晶質シリコン膜２００を形成してもよい。しかしながら、本発明がこれに限定されるものではなく、多様な方法によって非晶質シリコン膜２００を形成してもよいことはもちろんである。
【００３７】
続いて、図２Ｂに示すように、結晶化触媒粒子を位置させる段階（ＳＴ２）において、蒸着などによって非晶質シリコン膜２００上に結晶化触媒粒子２２を位置させる。
本実施形態において、結晶化触媒粒子２２は微量のみが蒸着され、膜の形態をなさずに粒子単位で互いに離隔して形成されたり、複数の粒子がなす群が互いに離隔して形成される形態で形成されてもよい。図面においては、一例として、結晶化触媒粒子２２が粒子単位で互いに離隔して形成された場合を示した。
【００３８】
結晶化触媒粒子２２としては、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、チタニウム（Ｔｉ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、テルビウム（Ｔｂ）、ルテニウム（Ｒｕ）、カドミウム（Ｃｄ）、白金（Ｐｄ）などのような多様な金属物質のうちの１つまたは２つ以上を用いてもよい。
【００３９】
一例として、結晶化触媒粒子２２としてニッケル（Ｎｉ）を用いる場合に、結晶化触媒粒子２２は１０１１〜１０１５個／ｃｍ２だけが蒸着されてもよい。結晶化触媒粒子２２が１０１１個／ｃｍ２未満で蒸着される場合、結晶化の核であるシード（ｓｅｅｄ）の量が少なく、結晶化触媒を利用した方法によって結晶化するのに困難がある。結晶化触媒粒子２２が１０１５個／ｃｍ２を超過して蒸着される場合、非晶質シリコン膜２００に拡散される量が多くなって非晶質シリコン膜２００に残留する量が多くなり、結晶化された後のシリコン層の特性が低下する。
【００４０】
続いて、図２Ｃおよび図２Ｄに示すように、結晶化触媒粒子２２を選択的に除去する。
すなわち、まず、図２Ｃに示すように、絶縁層を形成する段階（ＳＴ３）において、結晶化触媒粒子２２を覆うように絶縁層２４ａを形成する。このような絶縁層２４ａは多様な物質で構成してもよいが、本実施形態では一例としてシリコンオキサイドを蒸着して形成する。
【００４１】
次に、図２Ｄに示すように、結晶化触媒粒子を選択的に除去する段階（ＳＴ４）において、絶縁層（図２Ｃの参照符号２４ａ）をパターニングして触媒粒子２２を選択的に除去する。すなわち、パターニングによって絶縁層２４ａの一部を除去すれば、除去される部分で絶縁層２４ａと共に結晶化触媒粒子２２が除去される。
【００４２】
このとき、絶縁層２４ａの一部はエッチングなどによって除去してもよい。しかしながら、本発明はこれに限定されるものではなく、多様な方法によって絶縁層２４ａの一部を除去することができることはもちろんである。
続いて、図２Ｅに示すように、非晶質シリコン膜を結晶化する段階（ＳＴ５）において、熱処理を行って非晶質シリコン膜（図２Ｄの参照符号２００、以下同じ）の一部を結晶化して多結晶シリコン領域２０を形成する。
【００４３】
ここで、熱処理は、２００℃〜９００℃の温度で数秒〜数時間行って結晶化触媒粒子２２を非晶質シリコン膜２００内に拡散させてもよい。熱処理温度が２００℃未満であったり熱処理時間が極めて短い場合には結晶化触媒粒子２２の拡散が円滑でないことがあり、熱処理温度が９００℃を超過したり熱処理時間が極めて長い場合には基板１０が変形することがある。すなわち、本実施形態の熱処理温度および時間は、結晶化効率、収率、および製造費用などを考慮したものである。このとき、４００℃〜７５０℃の温度で５分内〜１２０分程度で熱処理を行ってもよい。
【００４４】
結晶化触媒粒子２２は熱処理によって絶縁層２４と非晶質シリコン膜２００内に拡散する。非晶質シリコン膜２００に拡散する結晶化触媒粒子２２は、シリコン（Ｓｉ）と結合して結晶化のシードとして作用するようになり、このシードを中心として非晶質シリコン膜２００内で結晶が成長することによって多結晶シリコン領域２０を形成するようになる。
【００４５】
このように結晶化された多結晶シリコン領域２０は、結晶化触媒粒子２２の下部に位置する第１領域２０ａとこの第１領域２０ａの両側に位置する第２領域２０ｂが、互いに異なる結晶化メカニズムによって結晶化される。すなわち、相対的に多量の結晶化触媒粒子２２が拡散された第１領域２０ａはＳＧＳ（ｓｕｐｅｒ  ｇｒａｉｎ  ｓｉｌｉｃｏｎ）または金属誘導結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｃｒｙｓｔａｌｌｉｚａｉｔｏｎ、ＭＩＣ）によって結晶化され、この両側に位置する第２領域２０ｂは金属誘導側面結晶化（ｍｅｔａｌ  ｉｎｄｕｃｅｄ  ｌａｔｅｒａｌ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＬＣ）によって結晶化される。
【００４６】
このように、本実施形態では、ＳＧＳ、金属誘導結晶化、または金属誘導側面結晶化によって結晶化がなされるため、形成された多結晶シリコンが微細な結晶粒を有することができ、製造された多結晶シリコン領域２０が優れた特性を有することができる。
【００４７】
本実施形態では、熱処理を行う前に結晶化触媒粒子２２を選択的に除去するため、熱処理工程において結晶化触媒粒子２２が位置しない領域の非晶質シリコン膜２００に結晶化触媒粒子２２を簡単に拡散することができる。すなわち、結晶化触媒粒子２２が位置しない領域の非晶質シリコン膜２００が結晶化触媒粒子をゲッタリング（ｇａｔｔｅｒｉｎｇ）し、結晶化によって形成された多結晶シリコン領域２０内の結晶化触媒粒子２２の濃度を低めることができる。
【００４８】
多結晶シリコン領域２０を半導体層として利用した薄膜トランジスタにおいて、多結晶シリコン領域２０内に残存する結晶化触媒粒子２２によって漏洩電流が発生することがある。本実施形態では、多結晶シリコン領域２０内に残存する結晶化触媒粒子２２の濃度を低め、薄膜トランジスタに適用されたときの漏洩電流を最小化することができ、これによって薄膜トランジスタの特性を向上させることができる。
【００４９】
続いて、図２Ｆに示すように、未結晶化領域を除去する段階（ＳＴ６）において、エッチングなどの方法によって非晶質シリコン膜２００のうちの未結晶化された領域（図２Ｅの参照符号２００’、以下同じ）を除去する。
図面においては、多結晶シリコン領域２０を除いた未結晶化領域２００’のみを除去したものとして示したが、所望する半導体層の形状により、多結晶シリコン領域２０の一部を共に除去したり未結晶化非晶質シリコン膜２００’の一部を残存させることも可能である。
【００５０】
絶縁層２４はエッチングなどによって除去してもよく、または、除去せずに薄膜トランジスタにおいてエッチング終了層（ｅｔｃｈ  ｓｔｏｐｐｅｒ）またはゲート絶縁層などとして用いてもよい。絶縁層２４をエッチング終了層またはゲート絶縁層として用いる場合については、後述する薄膜トランジスタの製造方法においてより詳細に説明する。
【００５１】
このように、本実施形態では、結晶化触媒粒子２２を選択的に形成し、結晶化触媒粒子２２が位置しない領域の非晶質シリコン膜２００が結晶化触媒粒子２２をゲッタリングできるようにする。これにより、製造された多結晶シリコン領域２０内の結晶化触媒粒子の濃度を低めることができ、結果的に薄膜トランジスタの特性を向上させることができる。
【００５２】
以下、上述した実施形態の変形例に係る結晶化方法を、図３Ａ〜図３Ｈまたは図４Ａ〜図４Ｇを参照しながらそれぞれ説明する。明確な説明のために、上述した実施形態と同じまたは極めて類似した構成の詳細な説明は省略し、異なる部分のみを説明する。
図３Ａ〜図３Ｈは、本発明の第１変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
【００５３】
本変形例では、図３Ａに示す非晶質シリコン膜を形成する段階（ＳＴ１）と図３Ｃに示す結晶化触媒粒子を位置させる段階（ＳＴ２）の間に、図３Ｂに示すように、補助絶縁層２６を形成する段階（ＳＴ７）をさらに含む。したがって、結晶化触媒粒子を位置させる段階（ＳＴ２）において、結晶化触媒粒子２２は補助絶縁層２６上に位置する。
続いて、図３Ｄの絶縁層を形成する段階（ＳＴ３）、図３Ｅの結晶化触媒粒子を選択的に除去する段階（ＳＴ４）、図３Ｆの非晶質シリコン膜を結晶化する段階（ＳＴ５）を順に実行する。これは図２Ｃ〜図２Ｅと関連して説明した段階と同じであるため、これについての詳細な説明は省略する。
【００５４】
図３Ｂに示すように、本実施形態では、結晶化触媒粒子２２下に補助絶縁層２６が位置するため、図３Ｆの結晶化する段階（ＳＴ５）において結晶化触媒粒子２２が拡散するとき、補助絶縁層２６が結晶化触媒粒子２２をゲッタリング（ｇａｔｔｅｒｉｎｇ）することができる。これにより、多結晶シリコン領域２０内に残存する結晶化触媒の量をさらに低減させることができる。
【００５５】
続いて、図３Ｇに示すように、絶縁層２４ａと同じパターンで補助絶縁層２６をパターニングする段階（ＳＴ８）をさらに実行してもよい。このとき、絶縁層２４は、補助絶縁層２６をパターニングするときにマスクとして利用してもよいが、この場合には絶縁層２４と補助絶縁層２６が互いに異なるエッチング選択比を有してもよい。しかしながら、本発明がこれに限定されるものではなく、絶縁層２４と補助絶縁層２６が互いに同じエッチング選択比を有してもよい。
【００５６】
残存した絶縁層２４および補助絶縁層２６を薄膜トランジスタにおいてエッチング終了層などとして用いてもよい。絶縁層２４および補助絶縁層２６を薄膜トランジスタにおいてエッチング終了層として用いる場合については、後述する薄膜トランジスタの製造方法においてより詳細に説明する。
【００５７】
図４Ａ〜図４Ｇは、本発明の第２変形例に係る非晶質シリコン膜の結晶化方法の工程を順に示す断面図である。
本変形例では、図４Ａに示すように、基板１０にバッファ層１２と非晶質シリコン膜２００を形成する。続いて、図４Ｂに示すように、非晶質シリコン膜２００の上に補助絶縁層２６を形成する。続いて、図４Ｃに示すように、非晶質シリコン膜２００上に結晶化触媒粒子２２を位置させる。続いて、図４Ｄに示すように絶縁層２４ａを形成した後、図４Ｅに示すように絶縁層２４ａと補助絶縁層２６をパターニングして結晶化触媒粒子２２を選択的に除去する。続いて、図４Ｆに示すように非晶質シリコン膜２００を結晶化して多結晶シリコン領域２０を形成し、図４Ｇに示すように未結晶化領域（図４Ｆの参照符号２００）を除去する。
【００５８】
すなわち、本変形例は、図４Ｅの絶縁層を選択的に除去する段階（ＳＴ４）において、絶縁層（図４Ｄの参照符号２４ａ、以下同じ）と共にこれと同じパターンで補助絶縁層２６をパターニングし、別途に補助絶縁層２６をパターニングする段階（図３Ｇの参照符号ＳＴ８）を省略したことを除いては第１変形例と同じである。
本変形例では、絶縁層２４ａと共に補助絶縁層２６を除去するため、第１変形例に比べて工程数を減らすことができ、工程を単純化して製造費用を節減することができる。
【００５９】
以下、上述した非晶質シリコン膜の結晶化方法を適用した薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタについてより詳細に説明する。
後述する薄膜トランジスタの製造方法は、上述した非晶質シリコン膜の結晶化方法を適用して半導体層を形成し、これと共にゲート電極、ソースおよびドレイン電極をさらに形成するものである。したがって、明確な説明のために既に説明した部分（すなわち、非晶質シリコン膜の結晶化方法）についての説明は省略し、非晶質シリコン膜の結晶化方法に対応する段階は上述した図面を参照しながら説明する。図面において、同一または極めて類似する構成については同一する参照符号を説明する。
【００６０】
図５は、本発明の第１実施形態に係る薄膜トランジスタの製造方法を示すフローチャートであり、図６Ａ〜図６Ｄは、本発明の第１実施形態に係る薄膜トランジスタの製造方法の工程を順に示す断面図である。
本実施形態では、図５に示すように、本実施形態に係る薄膜トランジスタの製造方法は、ゲート電極を形成する段階（ＳＴ１１）と、ゲート絶縁層を形成する段階（ＳＴ１３）と、半導体層を形成する段階（ＳＴ１５）と、ソースおよびドレイン電極を形成する段階（ＳＴ１７）とを含む。これを図６Ａ〜図６Ｄを参照しながらより詳細に説明する。
【００６１】
まず、図６Ａに示すように、ゲート電極を形成する段階（ＳＴ１１）において、基板１０のバッファ層１２上にゲート電極３０を形成する。上述したように、このようなバッファ層１２が必ずしも必要なのではなく、基板１０の種類および工程条件などを考慮して形成しないこともある。
【００６２】
ゲート電極３０は導電性に優れた金属からなってもよいが、一例として、モリタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、またはこれらの合金などからなってもよい。このようなゲート電極３０は、一例として、金属膜を形成した後にこれをパターニングして形成してもよい。しかしながら、本発明はこれに限定されるものではなく、公知された多様な方法によってゲート電極３０を形成してもよいことはもちろんである。
【００６３】
続いて、図６Ｂに示すように、ゲート絶縁層を形成する段階（ＳＴ１３）において、ゲート電極３０を覆うようにゲート絶縁層３２を形成する。一例として、ゲート絶縁層３２は、シリコンオキサイドまたはシリコンナイトライドなどを蒸着して形成してもよい。
【００６４】
続いて、図６Ｃに示すように、半導体層を形成する段階（ＳＴ１５）において、多結晶シリコンを含む半導体層２０と絶縁層２４を形成する。半導体層２０と絶縁層２４は、図２Ａ〜図２Ｆに示すような方法で形成される。これにより、半導体層２０は、ＳＧＳまたは金属誘導結晶化によって結晶化された第１領域２０ａと、金属誘導側面結晶化によって結晶化された第２領域２０ｂとを含む。
【００６５】
図２Ｂを参照すれば、半導体層２０と絶縁層２４の間に結晶化触媒粒子２２が位置するため、図２Ｅに示す結晶化する段階（ＳＴ５）を経た薄膜トランジスタ１００は、半導体層２０と絶縁層２４の間に結晶化触媒粒子の含有量が半導体層２０または絶縁層２４内部における結晶化触媒粒子の含有量よりも高い。
【００６６】
続いて、図６Ｄに示すように、ソースおよびドレイン電極を形成する段階（ＳＴ１７）において、半導体層２０のソースおよびドレイン領域に対応して電気的に連結するようにソースおよびドレイン電極３５、３６を形成する。本実施形態において、ソースおよびドレイン領域（Ｓ、Ｄ）は、図に示すように、高濃度にドーピングされた非晶質シリコン層３７、３８を別途に形成して形成されてもよい。または、別途の高濃度にドーピングされた非晶質シリコン層３７、３８を形成せずに、イオンドーピングなどの方法によって半導体層２０の両側領域を高濃度にドーピングしてソースおよびドレイン領域を形成してもよい。
【００６７】
このような高濃度にドーピングされた非晶質シリコン層３７、３８およびソースおよびドレイン電極３５、３６は、構成物質を蒸着した後にパターニングして形成されてもよい。しかしながら、本発明はこれに限定されるものではなく、多様な物質を利用した多様な方法によって高濃度にドーピングされた非晶質シリコン層３７、３８、またはソースおよびドレイン電極３５、３６を形成してもよい。
【００６８】
本実施形態では、高濃度にドーピングされた非晶質シリコン層３７、３８およびソースおよびドレイン電極３５、３６のパターニング工程において、絶縁層２４をエッチング終了層（ｅｔｃｈ  ｓｔｏｐｐｅｒ）として用いてもよい。すなわち、半導体を形成する段階（ＳＴ１３）で形成された絶縁層２４をエッチング終了層として利用してもよいため、別途の工程が追加されない。これにより、工程を単純化することができて製造費用を節減することができる。
【００６９】
しかしながら、本発明はこれに限定されるものではなく、半導体を形成する段階（ＳＴ１３）で形成された絶縁層２４を除去して別途のエッチング終了層を形成することも可能であり、これも本発明の範囲に属する。
【００７０】
このとき、本実施形態では、結晶化触媒粒子（図２Ｄの参照符号２２、以下同じ）と絶縁層２４がチャネル領域（Ｃ）に対応するように位置した状態で結晶化を行う。これにより、半導体層２０においてチャネル領域（Ｃ）に対応する領域はＳＧＳまたは金属誘導結晶化によって結晶化された第１領域２０ａで構成され、ソースおよびドレイン領域（Ｓ、Ｄ）が金属誘導側面結晶化によって結晶化された第２領域２０ｂで構成される。
【００７１】
本実施形態では、結晶化触媒粒子２２がチャネル領域（Ｃ）のみに対応するように位置した状態で結晶化する段階を実行するため、結晶化触媒粒子２２が位置しない非晶質シリコン膜（図２Ｄの参照符号２００、以下同じ）の領域が結晶化触媒粒子２２をゲッタリングする領域として利用される。したがって、形成された半導体層２０内に残存する結晶化触媒粒子２２の濃度を低めることができ、これによって漏洩電流を最小化することができる。
【００７２】
図７は、本発明の第２実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
本実施形態において、ゲート電極を形成する段階（図５の参照符号ＳＴ１１および図６Ａ）、ゲート絶縁層を形成する段階（図５の参照符号ＳＴ１３および図６Ｂ）、ソースおよびドレイン電極を形成する段階（図５の参照符号ＳＴ１５および図６Ｄ）は第１実施形態と基本的に同じであり、半導体層を形成する段階（図５の参照符号ＳＴ１７）において差があるため、これを中心として説明する。
【００７３】
図７を参照すれば、本実施形態に係る薄膜トランジスタ１０２は、絶縁層２４と半導体層２０の間に補助絶縁層２６がさらに形成される。この補助絶縁層２６は、図３Ｂまたは図４Ｂに示すように、非晶質シリコン膜を形成する段階（ＳＴ１）と結晶化触媒粒子を位置させる段階（ＳＴ２）の間で実行される補助絶縁層２６を形成する段階（ＳＴ７）で形成される。
【００７４】
また、非晶質シリコン膜（図３Ｂまたは図４Ｄの参照符号２０ａ）の前面に形成された補助絶縁層２６は、図３Ｇに示すように、非晶質シリコン膜を結晶化する段階（ＳＴ５）または／および未結晶化領域を除去する段階（ＳＴ６）の後に絶縁層２４に対応するようにパターニングされてもよい。または、図４Ｄに示すように、結晶化触媒粒子を選択する段階（ＳＴ４）において、絶縁層２４と補助絶縁層２６を共にパターニングしてもよい。
【００７５】
図３Ｂまたは図４Ｂを参照すれば、補助絶縁層２６と絶縁層２４の間に結晶化触媒粒子２２が位置するため、図３Ｆまたは図４Ｆに示す結晶化する段階（ＳＴ５）の後にも補助絶縁層２６と絶縁層２４の間に結晶化触媒粒子の含有量が補助絶縁層２６または絶縁層２４内部における結晶化触媒粒子の含有量よりも高い。
【００７６】
本図面においては、絶縁層２４を共にエッチング終了層として用いたことを示したが、本発明はこれに限定されるものではない。したがって、絶縁層２４を除去して補助絶縁層２６のみをエッチング終了層として用いたり、絶縁層２４と補助絶縁層２６をすべて除去して別途のエッチング終了層を形成することも可能である。
【００７７】
図８は、本発明の第３実施形態に係る薄膜トランジスタの製造方法において未結晶化領域を除去する段階を示す断面図であり、図９は、本発明の第３実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【００７８】
本実施形態において、ゲート電極を形成する段階（図５の参照符号ＳＴ１１および図６Ａ）、ゲート絶縁層を形成する段階（図５の参照符号ＳＴ１３および図６Ｂ）、ソースおよびドレイン電極を形成する段階（図５の参照符号ＳＴ１５および図６Ｄ）は第１実施形態と基本的に同じであり、半導体層を形成する段階（図５の参照符号ＳＴ１７）において差があるため、これを中心として説明する。
【００７９】
本実施形態では、半導体層を形成する段階（ＳＴ１７）のうちの未結晶化領域を除去する段階（ＳＴ６）において、未結晶化領域２００’全体を除去せずに未結晶化領域２００’の一部を残すという点においてのみ第１実施形態と差がある。
【００８０】
これによれば、図９に示すように、薄膜トランジスタ１０４のソースおよびドレイン領域（Ｓ、Ｄ）は、金属誘導側面結晶化によって結晶化された領域である第２領域２０ｂと共に未結晶化領域２００’を含む。これにより、薄膜トランジスタ１０４はオフ（ｏｆｆ）状態で流れる電流を低減することができ、これによってオフの状態における特性を向上させることができる。
【００８１】
チャネル領域（Ｃ）は、第１実施形態のように金属誘導結晶化によって結晶化された領域で構成される。
図１０Ａ〜図１０Ｃは、本発明の第４実施形態に係る薄膜トランジスタの製造方法において半導体層形成段階の一部工程を示す断面図であり、図１１は、本発明の第４実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
【００８２】
本実施形態は、第１実施形態と半導体層形成段階（図５の参照符号ＳＴ１７）においてのみ差があるため、これを重点的に説明する。特に、半導体層形成段階（ＳＴ１７）において、絶縁層２４および結晶化触媒粒子２２が選択的に形成された位置にのみ差があるため、以下ではこれに関する段階のみを詳細に説明し、他の説明を省略する。
【００８３】
本実施形態では、非晶質シリコン膜を形成する段階（ＳＴ１）、結晶化触媒粒子を位置させる段階（ＳＴ２）、絶縁層を形成する段階（ＳＴ３）を順に実行する。これについての説明は図１および図２Ａ〜図２Ｃ、図３Ａ〜図３Ｃ、または図４Ａ〜図４Ｃに関する説明に記載されているため、詳細な説明を省略する。
【００８４】
続いて、図１０Ａに示すように、結晶化触媒粒子２２を選択的に除去する段階（ＳＴ４）において、ソースおよびドレイン領域（Ｓ、Ｄ）が定義される部分を除いた一部分の絶縁層２４および結晶化触媒粒子２２を除去する。
続いて、図１０Ｂに示すように、非晶質シリコン膜を結晶化する段階（ＳＴ５）において熱処理を行うようになれば、絶縁層２２および結晶化触媒粒子２４が位置したソースおよびドレイン領域（Ｓ、Ｄ）がＳＧＳまたは金属誘導結晶化によって結晶化される第１領域２０ａで構成され、第１領域２０ａの両側には金属誘導側面結晶化によって結晶化される第２領域２０ｂが形成され、残りの部分は未結晶化領域２００’として残るようになる。
【００８５】
続いて、図１０Ｃに示すように、未結晶化領域を除去する段階（ＳＴ６）において、ソースおよびドレイン領域（Ｓ、Ｄ）の外側に形成された未結晶化領域２００’と第２領域２０ｂを除去する。
本実施形態では、絶縁層２４がソースおよびドレイン領域（Ｓ、Ｄ）に対応して形成されるためにエッチング終了層として機能することが困難であるため、未結晶化領域を除去する段階（ＳＴ６）の前または後に絶縁層２４を除去して別途のエッチング終了層（図１１の参照符号４０）を形成してもよい。
【００８６】
本実施形態によって製造された薄膜トランジスタ１０６は、図１１に示すように、チャネル領域（Ｃ）が金属誘導側面結晶化によって結晶化された第２領域２０ｂで構成され、ソースおよびドレイン領域（Ｓ、Ｄ）がＳＧＳまたは金属誘導結晶化によって結晶化された第１領域２０ａで構成される。これによれば、チャネル領域（Ｃ）で結晶化触媒粒子２２の量を低め、薄膜トランジスタ１０６の特性を向上させることができる。
【００８７】
図１２Ａ〜図１２Ｃは、本発明の第５実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階の一部工程を示す断面図である。図１３は、本発明の第５実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
本実施形態は、第４実施形態と半導体層形成段階（図５の参照符号ＳＴ１７）においてのみ差があるため、これを重点的に説明する。本実施形態では、絶縁層２４と半導体層２０の間に補助絶縁層２６がさらに形成される。非晶質シリコン膜を形成する段階（ＳＴ１）の後に、図１２Ａに示すように、補助絶縁層を形成する段階（ＳＴ７）を実施して非晶質シリコン膜２００上に補助絶縁層２６を形成する。このような補助絶縁層２６は、結晶化触媒粒子２２をゲッタリングする役割を果たすことができる。
【００８８】
続いて、結晶化触媒粒子を位置させる段階（ＳＴ２）および絶縁層を形成する段階（ＳＴ３）を順に実行する。
続いて、図１２Ｂに示すように、結晶化触媒粒子を選択的に除去する段階（ＳＴ４）において、ソースおよびドレイン領域（Ｓ、Ｄ）以外の領域の絶縁層２４を除去する。
続いて、非晶質シリコン膜を結晶化する段階（ＳＴ５）において熱処理を実行した後、図１２Ｃに示すように、残りの絶縁層２４を除去する。
【００８９】
そして、補助絶縁層２６をチャネル領域（Ｃ）に対応するようにパターニングしてもよい。このような補助絶縁層２６は、ソースおよびドレイン電極（図１３の参照符号３５、３６）のエッチング終了層として機能してもよい。本実施形態においては、ゲッタリング役割を果たす補助絶縁層２６をエッチング終了層としても用いることができるようにし、別途のエッチング終了層を形成しなくてもよいため、工程の効率性を向上することができる。
【００９０】
続いて、未結晶化領域を除去する段階（ＳＴ６）を実行した後、高濃度にドーピングされた非晶質層３７、３８およびソースおよびドレイン電極３５、３６を形成し、図１３に示すような薄膜トランジスタ１０８を形成してもよい。
本実施形態では、非晶質シリコン膜を結晶化する段階（ＳＴ５）と未結晶化領域を除去する段階（ＳＴ６）の間で補助絶縁層２６の一部を除去したが、本発明がこれに限定されるものではない。したがって、未結晶化領域を除去する段階（ＳＴ６）の後に補助絶縁層２６の一部を除去することも可能である。
【００９１】
図１４は、本発明の第６実施形態に係る薄膜トランジスタの製造方法の半導体層形成段階のうちの結晶化触媒粒子を選択的に除去する段階を示す断面図である。
本実施形態は、結晶化触媒粒子を選択的に除去する段階（ＳＴ４）において、ソースおよびドレイン領域（Ｓ、Ｄ）を除いた領域から絶縁層２４と共に補助絶縁層２６を除去するという点のみを除けば、第５実施形態の製造方法と同じである。
本実施形態において、絶縁層２４と補助絶縁層２６はソースおよびドレイン領域（Ｓ、Ｄ）に対応して形成されるため、エッチング終了層などとして用いられることが困難であるため、非晶質シリコン膜を結晶化する段階（ＳＴ５）の後に絶縁層２４と補助絶縁層２６を除去して別途のエッチング終了層を形成してもよい。
【００９２】
図１５は、本発明の第７実施形態に係る薄膜トランジスタの製造方法によって製造された薄膜トランジスタの断面図である。
本実施形態では、半導体層を形成する段階（ＳＴ１５）のうちの未結晶化領域を除去する段階（ＳＴ６）において、ソースおよびドレイン領域（Ｓ、Ｄ）が金属誘導側面結晶化によって結晶化された第１領域２０ａだけでなく、ＳＧＳまたは金属誘導結晶化によって結晶化された第２領域２０ｂを含むようにするという点においてのみ第４実施形態と差がある。
【００９３】
図に示してはいないが、ソースおよびドレイン領域（Ｓ、Ｄ）が未結晶化領域２００’の一部を含むようにすることも可能であり、これも本発明の範囲に属する。
図１６は、本発明の第８実施形態に係る薄膜トランジスタの製造方法を示すフローチャートであり、図１７は、本発明の第８実施形態によって製造された薄膜トランジスタの断面図である。
【００９４】
本実施形態では、図１６に示すように、本実施形態に係る製造方法は、半導体層を形成する段階（ＳＴ２１）と、ソースおよびドレイン電極を形成する段階（ＳＴ２３）と、前記半導体層およびソースおよびドレイン電極上にゲート絶縁層を形成する段階（ＳＴ２５）と、ゲート電極を形成する段階（ＳＴ２７）とを含む。すなわち、本実施形態は、ゲート電極が半導体層上に位置した上部ゲート（ｔｏｐ  ｇａｔｅ）構造を有する。
【００９５】
本実施形態の半導体層を形成する段階（ＳＴ２１）、ソースおよびドレイン電極を形成する段階（ＳＴ２３）、ゲート絶縁層を形成する段階（ＳＴ２５）、ゲート電極を形成する段階（ＳＴ２７）はそれぞれ、上述した実施形態において、半導体層を形成する段階（ＳＴ１５）、ソースおよびドレイン電極を形成する段階（ＳＴ１７）、ゲート絶縁層を形成する段階（ＳＴ１３）、ゲート電極を形成する段階（ＳＴ１１）に対応する。したがって、これに関する詳細な説明は省略する。
【００９６】
図１７を参照すれば、これによって製造された本実施形態の薄膜トランジスタ１１２は、基板１０のバッファ層１２上に第１領域２０ａと第２領域２０ｂを備えた半導体層２０が形成され、この半導体層２０上に絶縁層２４（エッチング終了層）が形成される。この絶縁層２４上に半導体層２０のソースおよびドレイン領域（Ｓ、Ｄ）に対応して高濃度にドーピングされた非晶質層３７０、３６８とソースおよびドレイン電極３５０、３６０が順に形成される。ソースおよびドレイン電極３５０、３６０を覆うようにゲート絶縁層３２０が形成され、このゲート絶縁層３２０上にチャネル領域（Ａ）に対応してゲート電極３００が形成される。
【００９７】
図面においては、チャネル領域（Ｃ）が第１領域２０ａで構成され、ソースおよびドレイン領域（Ｓ、Ｄ）が第２領域２０ｂで構成されることを示しているが、本発明がこれに限定されるものではない。すなわち、上述した第１〜第７実施形態に対応する下部ゲート構造の薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタが本発明の範囲に属する。
【００９８】
図１８は、本発明の第９実施形態に係る薄膜トランジスタを示す断面図である。
本実施形態は上部ゲート構造の他の例であって、絶縁層２４をゲート絶縁層として用いる。すなわち、チャネル領域（Ｃ）に対応して形成された絶縁層２４をゲート絶縁層として用い、この上に絶縁層２４と同じ幅または小さい幅を有するゲート電極３０２を形成し、半導体層２０と絶縁層２４を覆いながら層間絶縁膜３２２を形成する。層間絶縁膜３３２にコンタクトホール３２２ａを形成し、層間絶縁膜３３２上にこのコンタクトホール３３２ａによってソースおよびドレイン領域（Ｓ、Ｄ）に電気的に連結するソースおよびドレイン電極３５２、３６２を形成する。
【００９９】
図面においては、チャネル領域（Ｃ）が第１領域２０ａで構成され、ソースおよびドレイン領域（Ｓ、Ｄ）が第２領域２０ｂで構成されることを示しているが、本発明がこれに限定されるものではない。すなわち、上述した第１〜第７実施形態に対応する下部ゲート構造の薄膜トランジスタの製造方法およびこれによって製造された薄膜トランジスタが本発明の範囲に属する。
【０１００】
上述した本実施形態によって製造された薄膜トランジスタは、能動駆動型液晶表示装置、有機発光表示装置などのような表示装置に適用してもよい。しかしながら、本発明がこれに限定されるものではなく、多様な電子機器に適用してもよいことはもちろんである。
【０１０１】
以下、本発明の実験例および比較例を参照しながら、本発明をより詳細に説明する。
＜実験例＞
基板に形成されたバッファ層上に蒸着によって非晶質シリコン膜を形成した。非晶質シリコン膜の前面に結晶化触媒粒子としてニッケル粒子を位置させた。ニッケル粒子を覆いながら非晶質シリコン膜を形成した。その後、一部領域を除いた絶縁層の領域を除去してニッケル粒子を選択的に位置させた。熱処理を行って非晶質シリコン膜を結晶化して半導体層を形成した。
【０１０２】
＜比較例＞
一部領域を除いた絶縁層の領域を除去する工程を実行しないという点を除いては、実験例と同じ工程によって非晶質シリコン膜を結晶化して半導体層を形成した。
実験例および比較例において、半導体層と絶縁層におけるニッケル粒子の分布を２次イオン質量分析法（ＳＩＭＳ）プロファイルを通じて図１９に示した。図１９において、ｙ軸の強度（ｉｎｔｅｎｓｉｔｙ）を参照すれば、本発明の実験例の絶縁層および半導体層におけるニッケル粒子の濃度が、比較例の絶縁層および半導体層におけるニッケル粒子の濃度よりも著しく低いことが分かる。これは、本発明の実験例において、ニッケル粒子が形成されない非晶質シリコン膜部分がゲッタリングサイト（ｇａｔｔｅｒｉｎｇ  ｓｉｔｅ）として作用したためである。
【０１０３】
以上、本発明の好ましい実施形態について説明したが、本発明がこれに限定されるものではなく、特許請求の範囲と発明の詳細な説明および添付した図面の範囲内で多様に変形して実施することが可能であり、これも本発明の範囲に属することは当然である。
【符号の説明】
【０１０４】
１０：基板
１２：バッファ層
２０：多結晶シリコン領域または半導体層
２０ａ：第１領域
２０ｂ：第２領域
２２：結晶化触媒粒子
２４、２４ａ：絶縁層
２６：補助絶縁層
３２、３２０、３２：ゲート電極
３５、３５０、３５２：ソース電極
３６：３６０、３６２：ドレイン電極
【図１】
2011222936.tif 000003
【図２Ａ】
2011222936.tif 000004
【図２Ｂ】
2011222936.tif 000005
【図２Ｃ】
2011222936.tif 000006
【図２Ｄ】
2011222936.tif 000007
【図２Ｅ】
2011222936.tif 000008
【図２Ｆ】
2011222936.tif 000009
【図３Ａ】
2011222936.tif 000010
【図３Ｂ】
2011222936.tif 000011
【図３Ｃ】
2011222936.tif 000012
【図３Ｄ】
2011222936.tif 000013
【図３Ｅ】
2011222936.tif 000014
【図３Ｆ】
2011222936.tif 000015
【図３Ｇ】
2011222936.tif 000016
【図３Ｈ】
2011222936.tif 000017
【図４Ａ】
2011222936.tif 000018
【図４Ｂ】
2011222936.tif 000019
【図４Ｃ】
2011222936.tif 000020
【図４Ｄ】
2011222936.tif 000021
【図４Ｅ】
2011222936.tif 000022
【図４Ｆ】
2011222936.tif 000023
【図４Ｇ】
2011222936.tif 000024
【図５】
2011222936.tif 000025
【図６Ａ】
2011222936.tif 000026
【図６Ｂ】
2011222936.tif 000027
【図６Ｃ】
2011222936.tif 000028
【図６Ｄ】
2011222936.tif 000029
【図７】
2011222936.tif 000030
【図８】
2011222936.tif 000031
【図９】
2011222936.tif 000032
【図１０Ａ】
2011222936.tif 000033
【図１０Ｂ】
2011222936.tif 000034
【図１０Ｃ】
2011222936.tif 000035
【図１１】
2011222936.tif 000036
【図１２Ａ】
2011222936.tif 000037
【図１２Ｂ】
2011222936.tif 000038
【図１２Ｃ】
2011222936.tif 000039
【図１３】
2011222936.tif 000040
【図１４】
2011222936.tif 000041
【図１５】
2011222936.tif 000042
【図１６】
2011222936.tif 000043
【図１７】
2011222936.tif 000044
【図１８】
2011222936.tif 000045
【図１９】
2011222936.tif 000046