(57)【要約】  【課題】  高湿環境下であっても、内部の容量素子の水分による特性変化を抑えられる積層型誘電体フィルタを提供する。  【解決手段】  誘電体層１ａ〜１ｊが積層され、異なる誘電体層間に形成された一対の内部電極51〜54，60で構成した容量素子Ｃ１〜Ｃ４を含む積層体１と、積層体１の側面に形成した入出力端子21ａ〜24ａ、接地端子30ａ，30ｂとを含む積層型誘電体フィルタ10であり、容量素子Ｃ１〜Ｃ４を構成する一方の内部電極51〜54が、入出力側貫通導体81ｅと、一方の内部電極51〜54とは異なる誘電体層間に形成した入出力側導体層41ｅ〜44ｅとを介して入出力端子21ａ〜24ａに接続され、容量素子Ｃ１〜Ｃ４を構成する他方の内部電極60が、接地側貫通導体81ｆ，82ｆと、他方の内部電極60とは異なる誘電体層間に形成した接地側導体層70ａ，70ｂとを介して接地端子30ａ，30ｂに接続された積層型誘電体フィルタ10である。【選択図】  図２
2011135127.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されており、異なる該誘電体層間に形成された一対の内部電極によって構成された容量素子を内部に含む積層体と、
該積層体の側面に形成された入出力端子および接地端子と
を具備している積層型誘電体フィルタであって、
前記容量素子を構成する一方の前記内部電極が、入出力側貫通導体および一方の前記内部電極の形成された前記誘電体層間とは異なる前記誘電体層間に形成された入出力側導体層を介して前記入出力端子に電気的に接続されているとともに、前記容量素子を構成する他方の前記内部電極が、接地側貫通導体および他方の前記内部電極の形成された前記誘電体層間とは異なる前記誘電体層間に形成された接地側導体層を介して前記接地端子に電気的に接続されていることを特徴とする積層型誘電体フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル機器内部の信号供給ライン等に重畳するノイズを低減するために用いられる積層型誘電体フィルタに関するものである。
【背景技術】
【０００２】
一般的に、積層型誘電体フィルタは以下のようにして作製される。
【０００３】
まず、誘電体層となるセラミックグリーンシートに各種電極，インダクタパターンおよび貫通導体を形成して、これらを各種電極，インダクタパターンおよび貫通導体が所定の関係で接続されるように積層し圧着して積層体の成形体を形成する。
【０００４】
次に、この積層体の成形体を、多数個取りの状態の場合には所定の大きさに分割した後、焼成することによって、焼結した積層体を得る。
【０００５】
そして、焼結した積層体の表面に、Ａｇ，Ａｇ−Ｐｄ合金またはＡｇ−Ｐｔ合金等を主成分とする導体材料から成る接地端子および入出力端子を形成して、積層型誘電体フィルタを得る。
【０００６】
また、例えば、特許文献１には、コイルとコンデンサとを有するＬＣ並列共振回路およびＬＣ直列共振回路からなるフィルタ素子が、複数個アレイ状に並設されて一体形成されてなる積層型誘電体フィルタであって、ＬＣ直列共振回路を構成する接地用のコンデンサの信号側電極にインダクタンス調整用導体が個別に接続されており、かつ、コンデンサの接地側電極が各信号側電極に対して共通に対向して配置されている積層型誘電体フィルタが提案されている。そして、各インダクタンス調整用導体の一端は、誘電体層の一端部に引き出されて出力端子にそれぞれ接続されており、インダクタンス調整用導体の他端は、誘電体層を貫通する貫通導体を介して、接地用のコンデンサの各信号側電極に電気的に接続されている。（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開2008−54287号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に記載の積層型誘電体フィルタにおいては、コンデンサの接地側電極は、この電極が形成されたのと同じ誘電体層から積層体の外部に露出し、接地端子と電気的に接続されているので、湿度が高い環境下で使用した場合に、水分が接地側電極に沿って積層体の内部に浸入し、容量素子を構成する各信号側電極と接地側電極との間の誘電体層の内部に水分が浸透しやすくなり、容量素子の特性が変化しやすくなるという問題点があった。
【０００９】
本発明は、以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、湿度が高い環境下で使用した場合であっても、水分による容量素子の特性の変化を抑制することが可能な積層型誘電体フィルタを供給することにある。
【課題を解決するための手段】
【００１０】
本発明の積層型誘電体フィルタは、複数の誘電体層が積層されており、異なる該誘電体層間に形成された一対の内部電極によって構成された容量素子を内部に含む積層体と、該積層体の側面に形成された入出力端子および接地端子とを具備している積層型誘電体フィルタであって、前記容量素子を構成する一方の前記内部電極が、入出力側貫通導体および一方の前記内部電極の形成された前記誘電体層間とは異なる前記誘電体層間に形成された入出力側導体層を介して前記入出力端子に電気的に接続されているとともに、前記容量素子を構成する他方の前記内部電極が、接地側貫通導体および他方の前記内部電極の形成された前記誘電体層間とは異なる前記誘電体層間に形成された接地側導体層を介して前記接地端子に電気的に接続されていることを特徴とするものである。
【発明の効果】
【００１１】
本発明の積層型誘電体フィルタによれば、複数の誘電体層が積層されており、異なる誘電体層間に形成された一対の内部電極によって構成された容量素子を内部に含む積層体と、積層体の側面に形成された入出力端子および接地端子とを具備している積層型誘電体フィルタであって、容量素子を構成する一方の内部電極が、入出力側貫通導体および一方の内部電極の形成された誘電体層間とは異なる誘電体層間に形成された入出力側導体層を介して入出力端子に電気的に接続されているとともに、容量素子を構成する他方の内部電極が、接地側貫通導体および他方の内部電極の形成された誘電体層間とは異なる誘電体層間に形成された接地側導体層を介して接地端子に電気的に接続されていることから、湿度が高い環境下で使用した場合において、入出力端子に付着した水分が入出力側導体層に沿って積層体の内部に浸入したとしても、容量素子を構成する一方の内部電極は入出力側導体層とは異なる誘電体層間に形成されていることから、水分はこの一方の内部電極には到達しにくくなる。従って、容量素子を構成する一方の内部電極および他方の内部電極の間の誘電体層には水分が浸透しにくくなる。
【００１２】
また、接地端子側でも同様に、接地端子に付着した水分が接地側導体層に沿って積層体の内部に浸入したとしても、容量素子を構成する他方の内部電極は接地側導体層とは異なる誘電体層間に形成されていることから、水分はこの他方の内部電極には到達しにくくなる。従って、容量素子を構成する他方の内部電極および一方の内部電極の間の誘電体層には水分が浸透しにくくなる。
【００１３】
このように、容量素子を構成する全ての内部電極が、各内部電極が形成されたのとは異なる誘電体層間から引き出されて入出力端子または接地端子に電気的に接続されていることから、湿度が高い環境下で使用した場合であっても、水分が容量素子を構成する一方の内部電極および他方の内部電極の間の誘電体層に浸透しにくくなるので、容量素子の特性変化を抑制することが可能な積層型誘電体フィルタを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の積層型誘電体フィルタについて実施の形態の一例を模式的に示す斜視図である。
【図２】図１に示す積層型誘電体フィルタの内部構造を模式的に示す分解斜視図である。
【図３】図１および図２に示す積層型誘電体フィルタの等価回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明の積層型誘電体フィルタの実施の形態の例を、添付の図面を参照しつつ詳細に説明する。
【００１６】
図１は、本発明の積層型誘電体フィルタ10について実施の形態の一例を模式的に示す斜視図であり、図２は、図１に示す積層型誘電体フィルタ10の内部構造を模式的に示す分解斜視図であり、図３は、図１および図２に示す積層型誘電体フィルタ10の等価回路図である。
【００１７】
図１および図２に示す積層型誘電体フィルタ10は、複数の誘電体層１ａ〜１ｊが積層されており、異なる誘電体層間に形成された一対の内部電極51〜54，60によって構成された容量素子Ｃ１〜Ｃ４を内部に含む積層体１と、積層体１の側面に形成された入出力端子21ａ〜24ａおよび接地端子30ａ，30ｂとを具備している積層型誘電体フィルタ10であって、容量素子Ｃ１〜Ｃ４を構成する一方の内部電極51〜54が、入出力側貫通導体81ｅおよび一方の内部電極51〜54の形成された誘電体層間（誘電体層１ｆ−１ｇ間）とは異なる誘電体層間（誘電体層１ｅ−１ｆ間）に形成された入出力側導体層41ｅ〜44ｅを介して入出力端子21ａ〜24ａに電気的に接続されているとともに、容量素子Ｃ１〜Ｃ４を構成する他方の内部電極60が、接地側貫通導体81ｆ，82ｆおよび他方の内部電極60の形成された誘電体層間（誘電体層１ｇ−１ｈ間）とは異なる誘電体層間（誘電体層１ｈ−１ｉ間）に形成された接地側導体層70ａ，70ｂを介して接地端子30ａ，30ｂに電気的に接続されている。なお、本例では、一対の内部電極51〜54，60は、一方の内部電極51〜54が複数個、ここでは４個が積層体１の長手方向に並べて形成され、これらに１個の他方の内部電極60が対向するように形成されることによって、４組が形成されて構成されている。
【００１８】
このような構成により、湿度が高い環境下（以下、高湿環境下と略す）で使用した場合において、入出力端子21ａ〜24ａに付着した水分が入出力側導体層41ｅ〜44ｅに沿って積層体１の内部に浸入したとしても、容量素子Ｃ１〜Ｃ４を構成する一方の内部電極51〜54は入出力側導体層41ｅ〜44ｅが形成されている誘電体層間（誘電体層１ｅ−１ｆ間）とは異なる誘電体層間（誘電体層１ｆ−１ｇ間）に形成されていることから、水分はこの一方の内部電極51〜54には到達しにくくなる。従って、容量素子Ｃ１〜Ｃ４を構成する一方の内部電極51〜54および他方の内部電極60の間の誘電体層１ｇには水分が浸透しにくくなる。
【００１９】
また、接地端子30ａ，30ｂ側でも同様に、接地端子30ａ，30ｂに付着した水分が、接地側導体層70ａ，70ｂに沿って積層体１の内部に浸入したとしても、容量素子Ｃ１〜Ｃ４を構成する他方の内部電極60は、接地側導体層70ａ，70ｂが形成されている誘電体層間（誘電体層１ｈ−１ｉ間）とは異なる誘電体層間（誘電体層１ｇ−１ｈ間）に形成されていることから、水分はこの他方の内部電極60には到達しにくくなる。従って、容量素子Ｃ１〜Ｃ４を構成する他方の内部電極60および一方の内部電極51〜54の間の誘電体層１ｇには水分が浸透しにくくなる。
【００２０】
このように、容量素子Ｃ１〜Ｃ４を構成する全ての内部電極51〜54，60が、各内部電極51〜54，60が形成されたのとは異なる誘電体層間から引き出されて入出力端子21ａ〜24ａまたは接地端子30ａ，30ｂに電気的に接続されていることから、高湿環境下で使用した場合であっても、水分が容量素子Ｃ１〜Ｃ４を構成する一方の内部電極51〜54および他方の内部電極60の間の誘電体層１ｇに浸透しにくくなるので、容量素子Ｃ１〜Ｃ４の特性変化を抑制することが可能な積層型誘電体フィルタ10を提供することができる。
【００２１】
以下、本発明の積層型誘電体フィルタ10の実施の形態の例においては、図２および図３に示す例において、図中の最も右側から順番に第１フィルタ回路Ｆ１，第２フィルタ回路Ｆ２，第３フィルタ回路Ｆ３および第４フィルタ回路Ｆ４と称する。また、入出力端子については、図１における積層体１の左側の側面（図示している手前側の側面）に形成された入出力端子21ａ〜24ａを入力端子と称し、右側の側面（図示していない向こう側の側面）に形成された入出力端子21ｂ〜24ｂを出力端子と称する。また、一方の内部電極51〜54は容量電極と称し、他方の内部電極60はグランド電極と称する。また、入出力側貫通導体81ｅは入力側貫通導体と称し、入出力側導体層41ｅ〜44ｅを含む導体層41ａ〜41ｅ，42ａ〜42ｅ，43ａ〜43ｅ，44ａ〜44ｅはインダクタパターンと称する。
【００２２】
本例の積層型誘電体フィルタ10は、図１に示すように、第１〜第４フィルタ回路Ｆ１〜Ｆ４を内蔵した積層型誘電体フィルタ10の積層体１の外表面に、第１フィルタ回路Ｆ１の入力端子21ａおよび出力端子21ｂ、第２フィルタ回路Ｆ２の入力端子22ａおよび出力端子22ｂ、第３フィルタ回路Ｆ３の入力端子23ａおよび出力端子23ｂ、第４フィルタ回路Ｆ４の入力端子24ａおよび出力端子24ｂ、ならびに第１〜第４フィルタ回路Ｆ１〜Ｆ４の入力側で共有される接地端子30ａ，30ｂがそれぞれ形成されている。
【００２３】
そして、４つのフィルタ回路Ｆ１〜Ｆ４は、それぞれ両端が一対の入出力端子21ａ〜24ａ，21ｂ〜24ｂに接続されたインダクタ素子Ｌ１〜Ｌ４と、入力端子21ａ〜24ａおよび接地端子30ａ，30ｂの間に配置された容量素子Ｃ１〜Ｃ４とから構成されている。このような４つのフィルタ回路Ｆ１〜Ｆ４を内蔵している積層型誘電体フィルタ10の等価回路図は、図３に示すものとなる。
【００２４】
また、図２に示すように、積層型誘電体フィルタ10は、誘電体層１ａ〜１ｊが積層されて積層体１が構成されており、誘電体層１ａ〜１ｊの各層には第１〜第４フィルタ回路Ｆ１〜Ｆ４を構成する各種電極やインダクタパターンを含む導体層，貫通導体が形成されている。
【００２５】
例えば、図２に示す例の積層型誘電体フィルタ10の第１フィルタ回路Ｆ１は、誘電体層１ｂ〜１ｆ上に形成されたインダクタパターン41ａ〜41ｅ（入出力側導体層）と、誘電体層１ｇ上に形成された容量電極51（容量素子Ｃ１を構成する一方の内部電極）と、誘電体層１ｈ上に形成されたグランド電極60（容量素子Ｃ１を構成する他方の内部電極）と、誘電体層１ｉ上に形成された接地側導体層70ａ，70ｂと、インダクタパターン41ａ〜41ｅを相互に接続する貫通導体81ａ〜81ｄと、インダクタパターン41ｅおよび容量電極51を互いに接続する入力側貫通導体81ｅ（入出力側貫通導体）と、グランド電極60および接地側導体層70ａを互いに接続する接地側貫通導体81ｆとから成る。そして、インダクタパターン41ａ〜41ｅおよびこれらを接続する貫通導体81ａ〜81ｄによって、所定の巻き数を有するコイル状のインダクタ素子Ｌ１が構成されている。
【００２６】
また、グランド電極60は、誘電体層１ｇを介して対向する容量電極51との間で容量Ｃ１を形成している。また、インダクタ素子Ｌ１の両端部に位置するインダクタパターン41ｅ，41ａは、積層型誘電体フィルタ10の積層体１の外表面に導出されて、入力端子21ａおよび出力端子21ｂにそれぞれ接続されている。同様に、容量電極51は入力側貫通導体81ｅおよび異なる誘電体層間（誘電体層１ｅ−１ｆ間）に形成されたインダクタパターン41ｅを介して入力端子21ａに接続され、グランド電極60は接地側貫通導体81ｆおよび異なる誘電体層間（誘電体層１ｈ−１ｉ間）に形成された接地側導体層70ａを介して接地端子30ａに接続されている。
【００２７】
同様に、図２に示す例の積層型誘電体フィルタ10の右から２番目に位置する第２フィルタ回路Ｆ２は、誘電体層１ｂ〜１ｆ上に形成されたインダクタパターン42ａ〜42ｅと、誘電体層１ｇ上に形成された容量電極52と、誘電体層１ｈ上に形成されたグランド電極60と、誘電体層１ｉ上に形成された接地側導体層70ａ，70ｂと、インダクタパターン42ａ〜42ｅを相互に接続する貫通導体（図示せず）と、インダクタパターン42ｅおよび容量電極52を互いに接続する入力側貫通導体（図示せず）と、グランド電極60および接地側導体層70ａを互いに接続する接地側貫通導体81ｆとから成る。そして、インダクタパターン42ａ〜42ｅおよびこれらを接続する貫通導体（図示せず）によって、所定の巻き数を有するコイル状のインダクタ素子Ｌ２が構成されている。
【００２８】
また、グランド電極60は、誘電体層１ｇを介して対向する容量電極52との間で容量Ｃ２を形成している。また、インダクタ素子Ｌ２の両端部に位置するインダクタパターン42ｅ，42ａは、積層型誘電体フィルタ10の積層体１の外表面に導出されて、入力端子22ａおよび出力端子22ｂにそれぞれ接続されている。同様に、容量電極52は入力側貫通導体（図示せず）および異なる誘電体層間（誘電体層１ｅ−１ｆ間）に形成されたインダクタパターン42ｅを介して入力端子22ａに接続され、グランド電極60は接地側貫通導体81ｆおよび異なる誘電体層間（誘電体層１ｈ−１ｉ間）に形成された接地側導体層70ａを介して接地端子30ａに接続されている。
【００２９】
同様に、図２に示す例の積層型誘電体フィルタ10の右から３番目に位置する第３フィルタ回路Ｆ３は、誘電体層１ｂ〜１ｆ上に形成されたインダクタパターン43ａ〜43ｅと、誘電体層１ｇ上に形成された容量電極53と、誘電体層１ｈ上に形成されたグランド電極60と、誘電体層１ｉ上に形成された接地側導体層70ａ，70ｂと、インダクタパターン43ａ〜43ｅを相互に接続する貫通導体（図示せず）と、インダクタパターン43ｅおよび容量電極53を互いに接続する入力側貫通導体（図示せず）と、グランド電極60および接地側導体層70ｂを互いに接続する接地側貫通導体82ｆとから成る。そして、インダクタパターン43ａ〜43ｅおよびこれらを接続する貫通導体（図示せず）によって、所定の巻き数を有するコイル状のインダクタ素子Ｌ３が構成されている。
【００３０】
また、グランド電極60は、誘電体層１ｇを介して対向する容量電極53との間で容量Ｃ３を形成している。また、インダクタ素子Ｌ３の両端部に位置するインダクタパターン43ｅ，43ａは、積層型誘電体フィルタ10の積層体１の外表面に導出されて、入力端子23ａおよび出力端子23ｂにそれぞれ接続されている。同様に、容量電極53は入力側貫通導体（図示せず）および異なる誘電体層間（誘電体層１ｅ−１ｆ間）に形成されたインダクタパターン43ｅを介して入力端子23ａに接続され、グランド電極60は接地側貫通導体82ｆおよび異なる誘電体層間（誘電体層１ｈ−１ｉ間）に形成された接地側導体層70ｂを介して接地端子30ｂに接続されている。
【００３１】
同様に、図２に示す例の積層型誘電体フィルタ10の右から４番目に位置する第４フィルタ回路Ｆ４は、誘電体層１ｂ〜１ｆ上に形成されたインダクタパターン44ａ〜44ｅと、誘電体層１ｇ上に形成された容量電極54と、誘電体層１ｈ上に形成されたグランド電極60と、誘電体層１ｉ上に形成された接地側導体層70ａ，70ｂと、インダクタパターン44ａ〜44ｅを相互に接続する貫通導体（図示せず）と、インダクタパターン44ｅおよび容量電極54を互いに接続する入力側貫通導体（図示せず）と、グランド電極60および接地側導体層70ｂを互いに接続する接地側貫通導体82ｆとから成る。そして、インダクタパターン44ａ〜44ｅおよびこれらを接続する貫通導体（図示せず）によって、所定の巻き数を有するコイル状のインダクタ素子Ｌ４が構成されている。
【００３２】
また、グランド電極60は、誘電体層１ｇを介して対向する容量電極54との間で容量Ｃ４を形成している。また、インダクタ素子Ｌ４の両端部に位置するインダクタパターン44ｅ，44ａは、積層型誘電体フィルタ10の積層体１の外表面に導出されて、入力端子24ａおよび出力端子24ｂにそれぞれ接続されている。同様に、容量電極54は入力側貫通導体（図示せず）および異なる誘電体層間（誘電体層１ｅ−１ｆ間）に形成されたインダクタパターン44ｅを介して入力端子24ａに接続され、グランド電極60は接地側貫通導体82ｆおよび異なる誘電体層間（誘電体層１ｈ−１ｉ間）に形成された接地側導体層70ｂを介して接地端子30ｂに接続されている。
【００３３】
このようにして、図３の等価回路で示されるような、４つのフィルタ回路Ｆ１〜Ｆ４を内蔵した積層型誘電体フィルタ10が構成されている。
【００３４】
本例の積層型誘電体フィルタ10は、携帯電話または小型ＰＣ（Personal Computer）等の移動体通信機器内部における、ＬＣＤ（Liquid Crystal Display：液晶ディスプレイ）等の表示部，メモリー部，ＲＦ回路部およびカメラ部等の各構成部への信号を伝送するための信号ライン等において、この信号ラインには外部からのノイズが重畳しやすいので、信号ラインのノイズを減衰させるために用いられる。また、積層型誘電体フィルタ10は、携帯電話または小型ＰＣ等の他にも、カーナビゲーションシステムやテレビ等の高周波信号が使用されるデジタル機器に使用される。
【００３５】
積層型誘電体フィルタ10の積層体１は、複数の誘電体層１ａ〜１ｊを積層して一体化した構成となっており、誘電体層１ａ〜１ｊの材料としては、例えばＺｎＯ２−Ｂｉ２Ｏ３系のバリスタ材料、またはＴｉＯ２−Ｎｄ２Ｏ３−ＢａＴｉＯ３系材料が用いられる。なお、各誘電体層１ａ〜１ｊの厚みは、例えば５μｍ〜300μｍに適宜設定される。
【００３６】
各誘電体層１ｂ〜１ｉに形成される容量電極（容量素子Ｃ１〜Ｃ４を構成する一方の内部電極）51〜54、グランド電極（容量素子Ｃ１〜Ｃ４を構成する他方の内部電極）60、接地側導体層70ａ，70ｂ、インダクタパターン（入出力側導体層）41ａ〜41ｅ，42ａ〜42ｅ，43ａ〜43ｅ，44ａ〜44ｅおよび貫通導体81ａ〜81ｆ，82ｆの材料としては、ＡｇまたはＡｇ−Ｐｄ合金もしくはＡｇ−Ｐｔ合金等のＡｇを主成分とする合金などから成る導体材料、あるいはＣｕまたはＣｕ−Ｚｎ合金，Ｃｕ−Ｓｎ合金，Ｃｕ−Ａｇ合金もしくはＣｕ−Ｎｉ合金等のＣｕを主成分とする合金などから成る導体材料を用いることができ、各種電極および導体層の厚みは、例えば５μｍ〜25μｍ程度に適宜設定される。
【００３７】
また、図１に示す例では、入力端子21ａ〜24ａは、図１における積層体１の手前側の側面に設けられており、図１における積層体１の上下方向を縦とし、図１における積層体１の短い方の辺の方向を横とし、図１における積層体１の長い方の辺の方向を奥行としたときに、例えば、積層体１の側面において縦が0.5ｍｍ〜1.0ｍｍ程度で、奥行が0.2ｍｍ〜0.3ｍｍ程度の帯形状であり、積層体１の上面および下面において横が0.2ｍｍ〜0.3ｍｍ程度で、奥行が0.2ｍｍ〜0.3ｍｍ程度の半楕円形状の形状である。また、入力端子21ａ〜24ａの厚みは、例えば10μｍ〜25μｍ程度である。
【００３８】
なお、出力端子21ｂ〜24ｂは、図１における積層体１の向こう側の側面に設けられており、形状および寸法等は入力端子21ａ〜24ａと同様のものである。
【００３９】
また、図１に示す例では、接地端子30ａは、図１における積層体１の手前側の端面に設けられており、図１における積層体１の上下方向を縦とし、図１における積層体１の短い方の辺の方向を横とし、図１における積層体１の長い方の辺の方向を奥行としたときに、例えば、積層体１の端面において縦が0.5ｍｍ〜1.0ｍｍ程度で、横が0.2ｍｍ〜0.3ｍｍ程度の帯形状であり、積層体１の上面および下面において奥行が0.2ｍｍ〜0.3ｍｍ程度で、横が0.2ｍｍ〜0.3ｍｍ程度の半楕円形状の形状である。また、接地端子30ａの厚みは、例えば10μｍ〜25μｍ程度である。
【００４０】
なお、接地端子30ｂは、図１における積層体１の向こう側の端面に設けられており、形状および寸法等は接地端子30ａと同様のものである。
【００４１】
また、積層体１の側面における入力端子21ａ〜24ａ同士または出力端子21ｂ〜24ｂ同士の間隔は、例えば積層体１の側面において奥行方向に0.1ｍｍ〜２ｍｍ程度である。
【００４２】
また、接地端子30ａ，30ｂおよび入出力端子21ａ〜24ａ，21ｂ〜24ｂの形状は、積層体１の端面および側面において、斜線状の平行な帯状または楕円形状等であってもよいものである。
【００４３】
なお、入出力端子21ａ〜24ａ，21ｂ〜24ｂは、図１に示すように、積層体１の側面において、上下方向に平行な帯状となるように形成されているのが好ましい。この場合には、積層体１の内部のインダクタパターン41ａ〜41ｅ，42ａ〜42ｅ，43ａ〜43ｅ，44ａ〜44ｅおよび容量電極51〜54の、各誘電体層１ｂ〜１ｇにおける位置と入出力端子21ａ〜24ａ，21ｂ〜24ｂに対する位置とを対応させることが容易となる。
【００４４】
例えば、入出力端子21ａ〜24ａ，21ｂ〜24ｂを、側面において上下方向に平行な帯状となるように形成し、入力端子21ａ〜24ａ同士または出力端子21ｂ〜24ｂ同士の間隔を同じとする場合であれば、各誘電体層１ｂ〜１ｇにおけるインダクタパターン41ａ〜41ｅ，42ａ〜42ｅ，43ａ〜43ｅ，44ａ〜44ｅ同士の間隔および容量電極51〜54同士の間隔を、互いに同じとなるように形成すればよい。従って、各誘電体層１ｂ〜１ｇにおけるインダクタパターン41ａ〜41ｅ，42ａ〜42ｅ，43ａ〜43ｅ，44ａ〜44ｅおよび容量電極51〜54と入出力端子21ａ〜24ａ，21ｂ〜24ｂとの位置を容易に対応させることができるので、所望のフィルタ特性を有する積層型誘電体フィルタ10の作製が容易となる。
【００４５】
図３において、第１フィルタ回路Ｆ１は、入力端子21ａと出力端子21ｂとの間にインダクタ素子Ｌ１が接続されており、入力端子21ａと接地端子30ａ，30ｂとの間に容量素子Ｃ１が配置されている。
【００４６】
また、同様に、第２フィルタ回路Ｆ２は、入力端子22ａと出力端子22ｂとの間にインダクタ素子Ｌ２が接続されており、入力端子22ａと接地端子30ａ，30ｂとの間に容量素子Ｃ２が配置されている。
【００４７】
また、同様に、第３フィルタ回路Ｆ３は、入力端子23ａと出力端子23ｂとの間にインダクタ素子Ｌ３が接続されており、入力端子23ａと接地端子30ａ，30ｂとの間に容量素子Ｃ３が配置されている。
【００４８】
また、同様に、第４フィルタ回路Ｆ４は、入力端子24ａと出力端子24ｂとの間にインダクタ素子Ｌ４が接続されており、入力端子24ａと接地端子30ａ，30ｂとの間に容量素子Ｃ４が配置されている。
【００４９】
本例の第１〜第４のフィルタ回路Ｆ１〜Ｆ４はそれぞれ同じ構成から成るものであるが、それぞれの構成が異なっていてもよい。例えば、インダクタ素子、抵抗素子および容量素子の組合せ、個数、回路定数等が異なっていてもよいものである。
【００５０】
なお、積層型誘電体フィルタ10は、以下に示すようなセラミックグリーンシート積層法により作製される。
【００５１】
具体的には、まずセラミック原料粉末に適当な有機溶剤等を添加し混合して泥漿状にするとともに、ドクターブレード法等を用いることによってセラミックグリーンシートを形成する。
【００５２】
次に、得られたセラミックグリーンシートにスクリーン印刷法等によって、各種電極51〜54，60、インダクタパターン41ａ〜41ｅ，42ａ〜42ｅ，43ａ〜43ｅ，44ａ〜44ｅおよび貫通導体81ａ〜81ｆ，82ｆを形成して、これらを積層し圧着して積層体１の成形体を形成する。
【００５３】
次に、この積層体１の成形体を所定の大きさに分割して、800〜1050℃で焼成することによって、焼結した積層体１が得られる。
【００５４】
次に、得られた積層体１の角部に、マイクロクラックの除去および欠けの発生を防止する目的で、バレル研磨等による面取りを施す。
【００５５】
次に、面取りが施された積層体１の表面に、Ａｇ，Ａｇ−Ｐｄ合金またはＡｇ−Ｐｔ合金等から成る導体材料から成る接地端子30ａ，30ｂおよび入出力端子21ａ〜24ａ，21ｂ〜24ｂを形成する。このとき、接地端子30ａ，30ｂおよび入出力端子21ａ〜24ａ，21ｂ〜24ｂとなる導体ペーストを、積層体１の表面にディップ法またはスクリーン印刷法等によって所定パターンに塗布する。次に、導体ペーストが塗布された積層体１を焼成して、接地端子30ａ，30ｂおよび入出力端子21ａ〜24ａ，21ｂ〜24ｂを形成する。そして、接地端子30ａ，30ｂおよび入出力端子21ａ〜24ａ，21ｂ〜24ｂの表面に、必要に応じてＮｉメッキ層，Ａｕメッキ層，Ｓｎメッキ層または半田メッキ層等のメッキ層を形成して、積層型誘電体フィルタ10を得る。
【００５６】
ここで、前述したように、従来の積層型誘電体フィルタを高湿環境下で使用する場合には、入出力端子に付着した微量の水分が、容量素子を構成する一方の内部電極における入出力端子との接続部分から、この内部電極に沿って積層体の内部に浸入し、容量素子を構成する一方の内部電極と他方の内部電極との間の誘電体層の内部に浸透しやすくなり、容量素子の特性が変化しやすくなってしまうという問題点があった。
【００５７】
このことは特に、従来のように、容量素子を構成する内部電極が、この内部電極が形成されたのと同じ誘電体層間から積層体の外部に露出し、接地端子または入出力端子と電気的に接続されている構成の積層型誘電体フィルタにおいて起こりやすい問題点であった。
【００５８】
この問題点に対して、本発明の積層型誘電体フィルタ10は、容量素子Ｃ１〜Ｃ４を構成する容量電極51〜54が、入力側貫通導体81ｅおよび容量電極51〜54の形成された誘電体層間（誘電体層１ｆ−１ｇ間）とは異なる誘電体層間（誘電体層１ｅ−１ｆ間）に形成されたインダクタパターン41ｅ〜44ｅを介して入力端子21ａ〜24ａに電気的に接続されているとともに、容量素子Ｃ１〜Ｃ４を構成するグランド電極60が、接地側貫通導体81ｆ，82ｆおよびグランド電極60の形成された誘電体層間（誘電体層１ｇ−１ｈ間）とは異なる誘電体層間（誘電体層１ｈ−１ｉ間）に形成された接地側導体層70ａ，70ｂを介して接地端子30ａ，30ｂに電気的に接続されている。
【００５９】
このような構成により、高湿環境下で使用した場合において、入力端子21ａ〜24ａに付着した水分が、インダクタパターン41ｅ〜44ｅに沿って積層体１の内部に浸入したとしても、容量素子Ｃ１〜Ｃ４を構成する容量電極51〜54は、インダクタパターン41ｅ〜44ｅが形成されている誘電体層間（誘電体層１ｅ−１ｆ間）とは異なる誘電体層間（誘電体層１ｆ−１ｇ間）に形成されていることから、水分はこの容量電極51〜54には到達しにくくなる。従って、容量素子Ｃ１〜Ｃ４を構成する容量電極51〜54およびグランド電極60の間の誘電体層１ｇには水分が浸透しにくくなる。
【００６０】
また、接地端子30ａ，30ｂ側でも同様に、接地端子30ａ，30ｂに付着した水分が、接地側導体層70ａ，70ｂに沿って積層体１の内部に浸入したとしても、容量素子Ｃ１〜Ｃ４を構成するグランド電極60は、接地側導体層70ａ，70ｂが形成されている誘電体層間（誘電体層１ｈ−１ｉ間）とは異なる誘電体層間（誘電体層１ｇ−１ｈ間）に形成されていることから、水分はこのグランド電極60には到達しにくくなる。従って、容量素子Ｃ１〜Ｃ４を構成するグランド電極60および容量電極51〜54の間の誘電体層１ｇには水分が浸透しにくくなる。
【００６１】
このように、容量素子Ｃ１〜Ｃ４を構成する全ての内部電極51〜54，60が、各内部電極51〜54，60が形成されている誘電体層間とは異なる誘電体層間から引き出されて入力端子21ａ〜24ａまたは接地端子30ａ，30ｂに電気的に接続されていることから、高い湿度の環境下で使用した場合であっても、水分が容量素子Ｃ１〜Ｃ４を構成する容量電極51〜54およびグランド電極60の間の誘電体層１ｇに浸透しにくくなり、容量素子Ｃ１〜Ｃ４の特性変化を抑制することが可能な積層型誘電体フィルタ10を提供することができる。
【００６２】
なお、図２に示す例においては、容量電極51〜54とインダクタパターン41ｅ〜44ｅとの間には１層の誘電体層１ｆが介在して、両者が入力側貫通導体81ｅによって接続されているが、両者の間には２層以上の誘電体層が存在してもよい。このような場合には、入力端子21ａ〜24ａからインダクタパターン41ｅ〜44ｅに沿って浸入した水分は、複数の誘電体層の厚み分、容量電極51〜54から離れていることとなるため、水分が容量電極51〜54に到達することを抑制できる。
【００６３】
また、このことは、グランド電極60および接地側導体層70ａ，70ｂの位置関係についても同様であるものである。
【００６４】
また、図２に示す例においては、容量電極51〜54は長方形状であるが、円形状または楕円形状等であってもよいものである。
【００６５】
また、図２に示す例においては、接地側導体層70ａ，70ｂは長方形状であるが、円形状または楕円形状等であってもよいものである。
【００６６】
また、図１〜図３に示す例においては、積層型誘電体フィルタ10の入力側に容量素子Ｃ１〜Ｃ４を配置するような構成としたが、容量素子Ｃ１〜Ｃ４が配置された側を出力側として使用してもよいものである。つまり、以上の説明において、入力側貫通導体は、出力側貫通導体であってもよいものである。
【００６７】
また、積層型誘電体フィルタ10の入力側および出力側のそれぞれに容量素子が配置される構成としてもよいものである。
【実施例】
【００６８】
本発明の積層型誘電体フィルタの実施例を以下に説明する。なお、本実施例においては、図１〜図３に示す構成の積層型誘電体フィルタ10を作製した。
【００６９】
まず、ＺｎＯ２−Ｂｉ２Ｏ３粉末を用いてセラミックペーストを作製し、そのセラミックペーストを用いてドクターブレード法によってセラミックグリーンシートを作製した。
【００７０】
次に、得られたセラミックグリーンシートにＡｇ−Ｐｄ合金を含む導体ペーストを用いてスクリーン印刷法によって、容量電極51〜54、グランド電極60、接地側導体層70ａ，70ｂ、インダクタパターン41ａ〜41ｅ，42ａ〜42ｅ，43ａ〜43ｅ，44ａ〜44ｅおよび貫通導体81ａ〜81ｆ，82ｆ（入力側貫通導体81ｅおよび接地側貫通導体81ｆ，82ｆを含む）を形成して、これらを積層し圧着して積層体１の成形体を作製した。これらの各種電極の厚みは５μｍとした。
【００７１】
次に、この積層体１の成形体を所定の個数に分割して、900℃で焼成することにより、焼結した複数の積層体１を得た。
【００７２】
次に、得られたそれぞれの積層体１の角部にバレル研磨によって面取りを施した。
【００７３】
次に、面取りが施された積層体１の表面に、Ａｇ−Ｐｄ合金から成る接地端子30ａ，30ｂ、入力端子21ａ〜24ａおよび出力端子21ｂ〜24ｂを形成した。このとき、Ａｇ−Ｐｄ合金を含む導体ペーストを、積層体１の表面にスクリーン印刷法によって所定パターンに塗布した。次に、導体ペーストが塗布された積層体１を焼成して、接地端子30ａ，30ｂ、入力端子21ａ〜24ａおよび出力端子21ｂ〜24ｂを形成した。そして、接地端子30ａ，30ｂ、入力端子21ａ〜24ａおよび出力端子21ｂ〜24ｂの表面にＮｉメッキ層を被着させて、積層型誘電体フィルタ10を得た。
【００７４】
本実施例の積層型誘電体フィルタ10の積層体１の寸法は、図１における積層体１の上下方向を縦とし、図１における積層体１の短い方の辺の方向を横とし、図１における積層体１の長い方の辺の方向を奥行としたときに、縦が0.7ｍｍで、横が1.25ｍｍで、奥行が2.0ｍｍであり、全体として直方体状の形状であった。
【００７５】
また、入力端子21ａ〜24ａは、積層体１の側面において縦が0.7ｍｍで、奥行が0.2ｍｍの帯状であり、積層体１の上面および下面において横が0.2ｍｍで、奥行が0.2ｍｍの半楕円形状であるものとした。
【００７６】
また、接地端子30ａは、積層体１の端面において縦が0.7ｍｍで、横が0.2ｍｍの帯状であり、積層体１の上面および下面において横が0.2ｍｍで、奥行が0.2ｍｍの半楕円形状であるものとした。
【００７７】
また、４つの入力端子21ａ〜24ａの間のそれぞれの間隔は、積層体１の側面において奥行方向に0.2ｍｍとした。
【００７８】
また、積層体１の反対側の側面における出力端子21ｂ〜24ｂの形状、寸法および間隔は、入力端子21ａ〜24ａと同様とした。
【００７９】
また、積層体１の反対側の端面における接地端子30ｂの形状、寸法および間隔は、接地端子30ａと同様とした。
【００８０】
なお、図３に示したように、本実施例の積層型誘電体フィルタ10は、４つのフィルタ回路Ｆ１〜Ｆ４を有するものであり、それぞれのフィルタ回路Ｆ１〜Ｆ４は、両端が一対の入出力端子に接続されたインダクタＬ１〜Ｌ４と、入力端子21ａ〜24ａおよび接地端子30ａ，30ｂの間に配置された容量素子Ｃ１〜Ｃ４とを有する構成である。
【００８１】
また、容量素子Ｃ１〜Ｃ４を構成する容量電極51〜54が、入力側貫通導体81ｅおよび容量電極51〜54の形成された誘電体層間とは異なる誘電体層間に形成されたインダクタパターン41ｅ〜44ｅを介して入力端子21ａ〜24ａに電気的に接続されているとともに、容量素子Ｃ１〜Ｃ４を構成するグランド電極60が、接地側貫通導体81ｆ，82ｆおよびグランド電極60の形成された誘電体層間（誘電体層１ｇ−１ｈ間）とは異なる誘電体層間（誘電体層１ｈ−１ｉ間）に形成された接地側導体層70ａ，70ｂを介して接地端子30ａ，30ｂに電気的に接続されているものとした。
【００８２】
さらに、比較例である従来の構成の積層型誘電体フィルタを、上記実施例と同様にしてセラミックグリーンシート積層法により作製した。この比較例の積層型誘電体フィルタの構成は、実施例の積層型誘電体フィルタ10から、容量電極51〜54が形成された誘電体層１ｇおよび接地側導体層70ａ,70ｂが形成された誘電体層１ｉを除去したものとした。
【００８３】
つまり、比較例である従来の構成の積層型誘電体フィルタにおいては、入力端子に接続されたインダクタパターンおよびグランド電極によって入力側の容量素子が形成されたものとした。
【００８４】
また、比較例の積層型誘電体フィルタにおけるグランド電極は、このグランド電極が形成されたのと同じ誘電体層間から積層体の外部に露出して接地端子に接続されたものとした。
【００８５】
なお、それ以外の構成および寸法等は、全て実施例の積層型誘電体フィルタ１と同様のものとした。
【００８６】
そして、本実施例および比較例の積層型誘電体フィルタを、数時間、高温多湿の恒温槽（温度が60℃、湿度が95％）内に放置して、入力端子21ａ〜24ａと出力端子21ｂ〜24ｂとの間に５Ｖの電圧を印加する、という試験を行なった。なお、各積層型誘電体フィルタは、エポキシ樹脂からなる配線基板上に半田によって電気的に接続されているものとした。また、電圧を印加するための電源は、恒温槽の外部に配置されており、恒温槽の配線基板とはリード線によって電気的に接続されているものとした。
【００８７】
そして、それぞれの積層型誘電体フィルタの、試験の前後の容量素子の絶縁抵抗値を測定した。
【００８８】
なお、このような実施例および比較例の積層型誘電体フィルタの容量素子の絶縁抵抗値の測定には、ハイレジスタンスメータ（Agilent社製、製品名「4339Ｂ」）を使用した。測定にあたっては、積層型誘電体フィルタを固定した測定用の治具をハイレジスタンスメータに固定して、ハイレジスタンスメータの端子の一端を入力端子に接続し、ハイレジスタンスメータの他端を接地端子に接続して測定を行なった。なお、測定電圧は５Ｖであった。
【００８９】
このような測定方法を使用して測定を行なった結果、試験を行なう前の、本実施例および比較例の積層型誘電体フィルタの容量素子の絶縁抵抗値はそれぞれ10ＧΩおよび10ＧΩであった。
【００９０】
そして、比較例の積層型誘電体フィルタに120時間、前述した試験を施した後、この比較例の積層型誘電体フィルタの容量素子の絶縁抵抗値を測定したところ、それぞれ１ＭΩであった。
【００９１】
一方、本実施例の積層型誘電体フィルタ10に120時間、前述した試験を施した後、この本実施例の積層型誘電体フィルタ10の容量素子Ｃ１〜Ｃ４の絶縁抵抗値を測定したところ、それぞれ10ＧΩであった。
【００９２】
これらの結果より、比較例の積層型誘電体フィルタは、１時間の試験の前後で、容量素子の絶縁抵抗値が10000分の１に低下したが、本実施例の積層型誘電体フィルタ10は、容量素子Ｃ１〜Ｃ４の絶縁抵抗値が変化しなかった。
【００９３】
この結果より、容量素子Ｃ１〜Ｃ４を構成する全ての内部電極51〜54，60が、各内部電極51〜54，60が形成された誘電体層間（誘電体層１ｆ−１ｇ間および誘電体層１ｇ−１ｈ間）とは異なる誘電体層間（誘電体層１ｅ−１ｆ間または誘電体層１ｈ−１ｉ間）から引き出されて入力端子21ａ〜24ａまたは接地端子30ａ，30ｂに電気的に接続されていることから、高湿環境下で使用しても、水分が容量素子Ｃ１〜Ｃ４を構成する容量電極51〜54およびグランド電極60の間の誘電体層１ｇに浸透しにくくなり、容量素子Ｃ１〜Ｃ４の特性変化を抑制することが可能な積層型誘電体フィルタ10を提供することができることが分かった。
【符号の説明】
【００９４】
１：積層体
１ａ〜１ｊ：誘電体層
10：積層型誘電体フィルタ
21ａ〜24ａ：入力端子（入出力端子）
21ｂ〜24ｂ：出力端子（入出力端子）
30ａ，30ｂ：接地端子
41ａ〜41ｄ，42ａ〜42ｄ，43ａ〜43ｄ，44ａ〜44ｄ：インダクタパターン
41ｅ〜44ｅ：インダクタパターン（入出力側導体層）
51〜54：容量電極（容量素子を構成する一方の内部電極）
60：グランド電極（容量素子を構成する他方の内部電極）
70ａ，70ｂ：接地側導体層
81ａ〜81ｄ：貫通導体
81ｅ：入力側貫通導体（入出力側貫通導体）
81ｆ，82ｆ：接地側貫通導体
Ｌ１〜Ｌ４：インダクタ素子
Ｃ１〜Ｃ４：容量素子
Ｆ１〜Ｆ４：フィルタ回路
【図１】
2011135127.tif 000003
【図２】
2011135127.tif 000004
【図３】
2011135127.tif 000005