(57)【要約】【課題】タッチによる液晶静電容量の変化を認識し、その有無及び位置を感知できる液晶表示装置とその製造方法を提供する。【解決手段】第１及び第２基板、画素領域を定義する第１基板上に形成されたゲートライン及びデータライン、ゲートラインとデータラインとの交差部に形成されたピクセルトランジスタ、画素領域に形成された画素電極、画素電極に接続された第１ストレージキャパシタ、第１基板に形成されたスイッチングライン、第１基板に形成されたリードアウトライン、第１基板に形成された第２ストレージキャパシタ、第２ストレージキャパシタに接続されたゲート電極、前記リードアウトラインに接続されたドレイン電極、及び駆動電圧ラインに接続されたソース電極を含むスイッチングトランジスタ、第２基板に形成された第１コラムスペーサ、第１コラムスペーサ上に形成されセンシングキャパシタを形成する共通電極とを含む。【選択図】図６
2011065124.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２基板と、
画素領域を定義するために前記第１基板上に形成されたゲートライン及びデータラインと、
前記ゲートラインとデータラインとの交差部に形成されたピクセルトランジスタと、
前記画素領域に形成された画素電極と、
前記画素電極に接続された第１ストレージキャパシタと、
前記第１基板に形成されたスイッチングラインと、
前記第１基板に形成されたリードアウトラインと、
前記第１基板に形成された第２ストレージキャパシタと、
前記第２ストレージキャパシタに接続されたゲート電極、前記リードアウトラインに接続されたドレイン電極、及び駆動電圧ラインに接続されたソース電極を含むスイッチングトランジスタと、
第２基板に形成された第１コラムスペーサと、
前記第１コラムスペーサ上に形成され、センシングキャパシタを形成する共通電極と、を含むことを特徴とする液晶表示装置。
【請求項２】
前記第１ストレージキャパシタは、前記スイッチングラインに接続された第１突出パターン、ゲート絶縁膜、及びデータ金属パターンを含むことを特徴とする、請求項１に記載の液晶表示装置。
【請求項３】
前記第１突出パターンが前記データ金属パターンとオーバーラップすることを特徴とする、請求項２に記載の液晶表示装置。
【請求項４】
前記スイッチングトランジスタのゲート電極及び前記スイッチングラインに接続された抵抗をさらに含むことを特徴とする、請求項１に記載の液晶表示装置。
【請求項５】
前記第１突出パターンは、前記スイッチングラインから突出するように形成されたことを特徴とする、請求項１に記載の液晶表示装置。
【請求項６】
前記第２基板の非画素領域に形成されたブラックマトリクス層と、
前記第２基板の画素領域に形成されたカラーフィルタ層と、
前記第１基板と第２基板との間のギャップを維持するために第２基板上に形成された第２コラムスペーサと、
押しつぶしを防止するために前記第２基板上に形成された第３コラムスペーサと、
前記第１基板と第２基板との間に形成されたギャップを充填する液晶層と、
をさらに含むことを特徴とする、請求項１に記載の液晶表示装置。
【請求項７】
前記センシングキャパシタは、前記共通電極、前記液晶層、及び前記データ金属パターンを含むことを特徴とする、請求項６に記載の液晶表示装置。
【請求項８】
前記センシングキャパシタは、保護膜をさらに含むことを特徴とする、請求項７に記載の液晶表示装置。
【請求項９】
前記共通電極は、前記第２及び第３コラムスペーサ上に形成されたことを特徴とする、請求項６に記載の液晶表示装置。
【請求項１０】
前記第２及び第３コラムスペーサは、共通電極上に形成されたことを特徴とする、請求項６に記載の液晶表示装置。
【請求項１１】
前記第２コラムスペーサの高さは、第１コラムスペーサの高さと第３コラムスペーサの高さに相応することを特徴とする、請求項６に記載の液晶表示装置。
【請求項１２】
前記第２コラムスペーサの高さは、前記第１コラムスペーサの高さよりも大きいことを特徴とする、請求項６に記載の液晶表示装置。
【請求項１３】
前記第２コラムスペーサの高さは、前記第３コラムスペーサの高さよりも大きいことを特徴とする、請求項６に記載の液晶表示装置。
【請求項１４】
第１及び第２基板と、
前記第２基板上に形成されたセンシングスペーサと、
前記センシングキャパシタ上に形成された共通電極、前記第１基板と第２基板との間に形成された誘電体、及び前記第１基板上に形成された第１金属パターンと、
前記第１基板上に形成された第２金属パターン、前記第２金属パターン上に形成されたゲート絶縁膜、及び前記第２金属パターンとオーバーラップするように形成された第１金属パターンを含むストレージキャパシタと、
前記第１金属パターンに接続されたゲート電極を含むスイッチングトランジスタと、
を含むことを特徴とするタッチセンシング装置。
【請求項１５】
前記第１金属パターンはデータ金属パターンであり、第２金属パターンはスイッチングラインから突出した第１突出パターンであることを特徴とする、請求項１４に記載のタッチセンシング装置。
【請求項１６】
リードアウトラインに接続された前記スイッチングトランジスタドレイン電極、及び駆動電圧ラインに接続された前記スイッチングトランジスタのソース電極をさらに含むことを特徴とする、請求項１４に記載のタッチセンシング装置。
【請求項１７】
第１及び第２基板を形成する段階と、
画素領域を定義するために、前記第１基板上にデータライン及びゲートラインを形成する段階と、
前記ゲートラインとデータラインとの交差部にピクセルトランジスタを形成する段階と、
前記画素領域に画素電極を形成する段階と、
前記画素電極に接続されるように第１ストレージキャパシタを形成する段階と、
前記第１基板上にスイッチングラインを形成する段階と、
前記第１基板上にリードアウトラインを形成する段階と、
前記第１基板上に第２ストレージキャパシタを形成する段階と、
前記第２ストレージキャパシタに接続されたゲート電極、前記リードアウトラインに接続されたドレイン電極、及び駆動電圧ラインに接続されたソース電極を含むスイッチングトランジスタを形成する段階と、
前記第２基板上に第１コラムスペーサを形成する段階と、
前記第１コラムスペーサ上に共通電極を含むセンシングキャパシタを形成する段階と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項１８】
前記第１ストレージキャパシタは、前記スイッチングラインに接続された第１突出パターン、ゲート絶縁膜、及びデータ金属パターンを含むことを特徴とする、請求項１７に記載の液晶表示装置の製造方法。
【請求項１９】
前記第１突出パターンが前記データ金属パターンとオーバーラップするように形成されたことを特徴とする、請求項１８に記載の液晶表示装置の製造方法。
【請求項２０】
前記スイッチングトランジスタのゲート電極及び前記スイッチングラインに接続された抵抗を形成する段階をさらに含むことを特徴とする、請求項１７に記載の液晶表示装置の製造方法。
【請求項２１】
前記第１突出パターンは、前記スイッチングラインから突出するように形成されたことを特徴とする、請求項１７に記載の液晶表示装置の製造方法。
【請求項２２】
前記第２基板の非画素領域にブラックマトリクス層を形成する段階と、
前記第２基板の画素領域にカラーフィルタ層を形成する段階と、
前記第１基板と第２基板との間のギャップを維持するために、第２基板上に第２コラムスペーサを形成する段階と、
押しつぶしを防止するために前記第２基板上に第３コラムスペーサを形成する段階と、
前記第１基板と第２基板との間に形成されたギャップを充填する液晶層を形成する段階と、
をさらに含むことを特徴とする、請求項１７に記載の液晶表示装置の製造方法。
【請求項２３】
前記第２及び第３コラムスペーサ上に共通電極が形成されたことを特徴とする、請求項２２に記載の液晶表示装置の製造方法。
【請求項２４】
前記第２及び第３コラムスペーサが前記共通電極上に形成されたことを特徴とする、請求項２２に記載の液晶表示装置の製造方法。
【請求項２５】
前記第２コラムスペーサの高さが、第１コラムスペーサの高さと第３コラムスペーサの高さに相応することを特徴とする、請求項２２に記載の液晶表示装置の製造方法。
【請求項２６】
前記第２コラムスペーサの高さが前記第１コラムスペーサの高さよりも大きいことを特徴とする、請求項２２に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、タッチ（接触）による液晶静電容量の変化を認識し、タッチの有無及びタッチ位置を感知できる液晶表示装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、本格的な情報化時代の渡来に伴って、電気的情報信号を視覚的に表現するディスプレイ（display）分野も急速に発展してきており、それに相応して薄型化、軽量化、低消費電力化などの優れた性能を有する様々な平板表示装置（Flat Display Device）が開発され、既存のブラウン管（Cathode Ray Tube: CRT）に急速に取って代わるようになった。
【０００３】
このような平板表示装置の具体的な例には、液晶表示装置(Liquid Crystal Display device: LCD)、プラズマ表示装置（Plasma Display Panel device: PDP）、電界放出表示装置（Field Emission Display device: FED）、電気発光表示装置（Electro luminescence Display Device: ELD）などがあり、これらはいずれも、画像を具現する平板表示パネルを必須の構成要素とする。この平板表示パネルは、固有の発光または偏光物質層を介して一対の透明絶縁基板を対面合着した構成を有する。
【０００４】
特に、液晶表示装置は、電界を用いて液晶の光透過率を調節することによって画像を表示する。このために、液晶表示装置は、液晶セルを有する表示パネル、表示パネルに光を照射するバックライトユニット、及び液晶セルを駆動するための駆動回路を含んで構成される。
【０００５】
表示パネルは、互いに交差する複数のゲートライン及び複数のデータラインにより定義された複数の単位画素領域を含む。この場合、各画素領域は、互いに対向する薄膜トランジスタアレイ基板及びカラーフィルタアレイ基板と、両基板間の一定のセルギャップ維持のために両基板の間に設けられるスペーサと、当該セルギャップに封入された液晶とを含む。
【０００６】
薄膜トランジスタアレイ基板は、ゲートライン及びデータラインと、該ゲートラインとデータラインとの交差部ごとに形成された、スイッチング素子である薄膜トランジスタと、液晶セル単位に形成され、薄膜トランジスタに接続された画素電極と、該画素電極上に塗布された配向膜と、を含む。ゲートライン及びデータラインはそれぞれのパッド部を通じて駆動回路から信号を受け取る。
【０００７】
薄膜トランジスタは、ゲートラインに供給されるスキャン信号に応答してデータラインからの画素電圧信号を画素電極に供給する。
【０００８】
カラーフィルタアレイ基板は、液晶セル単位に形成されたカラーフィルタと、カラーフィルタの区切り及び外部光反射のためのブラックマトリクスと、液晶セルに共通的に共通電圧を供給する共通電極と、該共通電極上に塗布される配向膜と、を含む
【０００９】
このように別個として製作された薄膜トランジスタ基板及びカラーフィルタアレイ基板を整列し、相対向するようにして合着した後、液晶を注入し、この液晶が注入される注入口をシールすることで、液晶表示装置が完成する。
【００１０】
このように形成された液晶表示装置に、最近では、人の手や別の入力手段によりタッチされた部位を認識し、それに応じて別の情報を伝達できるタッチパネルを付加してもらいたいという要求が増加しつつある。現在、このようなタッチパネルは液晶表示装置の外面に付着する形態で適用されているが、これを液晶表示装置中のパネルの内部に装着する研究がなされてきている。
【００１１】
次に、タッチパネルを液晶表示装置の内部に形成することによって、タッチパネルの別途付着による体積増加を防止する例を示す。
【００１２】
添付の図面を参照して、従来の液晶表示装置について説明すると、下記の通りである。
【００１３】
図１は、従来の静電容量方式を示す概略回路図であり、図２は、図１の静電容量センサー及びその駆動方式を示す回路図である。
【００１４】
図１及び図２に示すように、従来の液晶表示装置は、相対向する第１及び第２基板（図示せず）と、この第１基板と第２基板との間に形成された液晶層（図示せず）と、第１基板上に互いに交差するように形成されて画素領域を定義するゲートライン１１及びデータライン１２と、ゲートライン１１とデータライン１２との交差部に形成される薄膜トランジスタ（ＴＦＴ）と、を含む。そして、第２基板上の全面には共通電圧Ｖｃｏｍが印加される共通電極ＣＥが形成され、第１基板上の画素領域には画素電極１３が形成される。
【００１５】
ここで、画素領域外側に、静電容量センシングのために、第１配線２１、第２配線２２、第１基準電圧Ｖｒｅｆ１を伝送する第１基準電圧線ＲＬ１及び第２基準電圧Ｖｒｅｆ２を伝送する第２基準電圧線ＲＬ２がさらに形成される。ここで、第１配線２１及び第１基準電圧線ＲＬ１は、ゲートライン１１に平行に配列され、第２配線２２及び第２基準電圧線ＲＬ２は、データライン１２に平行に配列される。
【００１６】
また、従来の液晶表示装置は、第１基準電圧線ＲＬ１と第１配線２１との間に形成された第１補助キャパシタＣｒｅｆ１、及び第１配線２１と共通電極ＣＥとの間に形成された第１静電容量キャパシタＣｌｃ１を含む。第１補助キャパシタＣｒｅｆ１及び第１静電容量キャパシタＣｌｃ１は、互いに直列に接続される。このような直列接続関係を有する一対の第１補助キャパシタＣｒｅｆ１及び第１静電容量キャパシタＣｌｃ１は、各画素領域別に対応して形成される。
【００１７】
また、従来の液晶表示装置は、第２基準電圧線ＲＬ２と第２配線２２との間に形成された第２補助キャパシタＣｒｅｆ２、及び共通電極ＣＥと第２配線２２との間に形成された第２静電容量キャパシタＣｌｃ２を含む。第２補助キャパシタＣｒｅｆ２及び第２静電容量キャパシタＣｌｃ２は互いに直列に接続される。このような直列接続関係を有する一対の第２補助キャパシタＣｒｅｆ２及び第２静電容量キャパシタＣｌｃ２は、各画素領域別に対応して形成される。
ここで、第１配線２１で感知された信号は、この第１配線２１の端部に設けられた、図２に示すような増幅器３１により増幅される。すなわち、第１配線２１で感知された信号は、静電容量キャパシタＣｌｃと補助キャパシタＣｒｅｆとの間におけるノードｎ１に印加され、この時、増幅器３１は、ノードｎ１にかかった電圧Ｖｎ１を増幅させ、出力電圧Ｖｏｕｔとして出力する。この出力電圧Ｖｏｕｔの値によってタッチ有無とタッチ位置が感知される。すなわち、外部からタッチパネルへのタッチがある場合、このタッチ位置に対応する静電容量キャパシタＣｌｃの値が可変し、これにより、ノードｎ１の電圧Ｖｎ１の値も変化する。すると、増幅器３１を通じて出力される出力電圧Ｖｏｕｔの値が、タッチのない時の出力電圧Ｖｏｕｔの値と異なってくるが、この出力電圧Ｖｏｕｔの差に基づいてタッチ有無及びタッチ位置が判断される。
【００１８】
そして、静電容量キャパシタＣｌｃと補助キャパシタＣｒｅｆとの間におけるノードｎｌの出力側と反対側には第１及び第２スイッチｓｗ１，ｓｗ２を設け、第１及び第２スイッチ別に選択的に信号を印加する。
【００１９】
第１及び第２補助キャパシタＣｒｅｆ１，Ｃｒｅｆ２の一側に連結される第１及び第２基準電圧線ＲＬ１，ＲＬ２にはそれぞれ２つの共通電圧値Ｖｃｏｍｈ，Ｖｃｏｍｌが互いに交差して印加される。そして、共通電圧がＶｃｏｍｈである場合、第１スイッチｓｗ１を通じて電圧Ｖａが印加されて静電容量キャパシタＣｌｃに保存され、以降、共通電圧がＶｃｏｍｌの時に増幅器３１に出力される。結局、出力される出力電圧Ｖｏｕｔは、タッチ時に変化した静電容量キャパシタＣｌｃ値に関する情報を含むこととなる。静電容量の変化による出力電圧Ｖｏｕｔの変化は、下記の通りである。
【数１】
2011065124.tif 000003
【００２０】
このような構成の場合、Ｘ軸及びＹ軸の交差配置の配線が要求され、結果として寄生キャパシタが増加すると予想される。
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、上記従来の静電容量方式でタッチを認識する液晶表示装置は、下記のような問題点を有する。
【００２２】
第一に、選択的に一画素領域に該当する地点の電圧変化を感知することでタッチの有無がわかり、同時に多数の地点がタッチされる場合にはその認識が不可能である。
【００２３】
第二に、Ｘ軸位置及びＹ軸位置を通じてタッチを感知するから、Ｘ軸及びＹ軸方向に交差する配線を形成しなければならず、よって、パネルの大きさ増加が予想される。なお、このようなパネルサイズ増加により、配線が有するライン抵抗、配線と配線間の寄生キャパシタも増え、結合キャパシタンス（coupling capacitance）が増加し、これにより、Ｓ／Ｎ（Signal to Noise）比が低くなって信号の信頼性が低下し、タッチ認識に困難が生じうる。
【００２４】
本発明は、上記の問題点を解決するためのもので、その目的は、タッチによる液晶静電容量の変化を認識し、タッチの有無及びタッチ位置を感知できる液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２５】
上記目的を達成するための本発明による液晶表示装置は、相対向する第１基板及び第２基板と、前記第１基板上に互いに交差して画素領域を定義する複数個のゲートライン及びデータラインと、前記ゲートラインとデータラインとの各交差部に形成されたピクセルトランジスタ、及び前記画素領域に形成された画素電極と、前記ゲートラインと平行に形成されたスイッチングライン及び駆動電圧ラインと、前記データラインに平行なリードアウト配線と、前記スイッチングラインから突出した第１突出パターンと、前記第１突出パターンをオーバーラップするデータ金属パターンと、前記データ金属パターンと接続されたゲート電極と、前記リードアウト配線に連結されたドレイン電極及び前記駆動電圧ラインにソース電極が連結されたスイッチングトランジスタと、前記第１基板と第２基板間の間隔を維持する第１コラムスペーサ及び前記データ金属パターン上に設けられた第２コラムスペーサと、前記第２基板上に前記第２コラムスペーサを覆うように形成された共通電極と、前記第１基板と第２基板との間に充填された液晶層と、を含むことを特徴とする。
【００２６】
上記液晶表示装置は、前記スイッチングラインと前記データ金属パターンとの間に形成されたゲート絶縁膜をさらに含み、前記スイッチングラインと前記データ金属パターンとの間に前記ゲート絶縁膜を誘電体として有するストレージキャパシタが形成され、前記データ金属パターンと前記第２コラムスペーサ上の共通電極との間にセンシングキャパシタが形成されることを特徴とする。
【００２７】
前記データ金属パターンと前記第２コラムスペーサ上の共通電極とが互いに離間することを特徴とする。
【００２８】
上記液晶表示装置は、前記データ金属パターンを覆うように前記画素電極の下部に形成された保護膜をさらに含むことを特徴とする。
【００２９】
前記共通電極は、前記第２コラムスペーサを含めて前記第１コラムスペーサをさらに覆うように前記第２基板上に形成されることを特徴とする。
【００３０】
前記第１コラムスペーサに対応する前記第１基板上の高さが、前記第２コラムスペーサに対応する前記第１基板上の高さよりも高いことを特徴とする。
【００３１】
前記第１コラムスペーサに対応する前記第１基板の前記ゲートライン上に、半導体層及び金属層が順に積層された構造の二重導電膜がさらに形成されたことを特徴とする。
【００３２】
前記データ金属パターンは、前記ゲートラインに平行に延び、一側は前記スイッチングトランジスタのゲート電極に連結され、他側は抵抗を通じて前記スイッチングラインから突出した第２突出パターンに連結されることを特徴とする。
【００３３】
前記抵抗は、前記第１基板上の前記第２突出パターンに隣接して設けられたゲート金属パターンと、前記ゲート金属パターン上にゲート絶縁膜を介在して形成された半導体層パターンと、前記半導体層パターンの両側に連結され、前記データラインと同一層上に形成された第１及び第２データ連結パターンと、からなることを特徴とする。
【００３４】
前記第１データ連結パターンは前記第２突出パターンと連結され、前記第２データ連結パターンは第１突出パターンと連結されたことを特徴とする。
【００３５】
上記目的を達成するための本発明による液晶表示装置の製造方法は、第１基板及び第２基板を準備する段階と、前記第１基板上に互いに交差して画素領域を定義する複数個のゲートライン及びデータラインを形成する段階と、前記ゲートラインとデータラインとの各交差部にピクセルトランジスタを形成するとともに前記画素領域に画素電極を形成する段階と、前記ゲートラインと平行にスイッチングライン及び駆動電圧ラインを形成する段階と、前記データラインに平行なリードアウト配線を形成する段階と、前記スイッチングラインから突出した第１突出パターンと、前記第１突出パターンとオーバーラップするデータ金属パターンを形成する段階と、前記データ金属パターンと接続されたゲート電極と、前記リードアウト配線に連結されたドレイン電極、及び前記駆動電圧ラインにソース電極が連結されたスイッチングトランジスタを形成する段階と、前記第１基板と第２基板間の間隔を維持する第１コラムスペーサを第２基板上に形成するとともに、前記データ金属パターン上に位置するように前記第２基板上に第２コラムスペーサを形成する段階と、前記第２基板上に前記第２コラムスペーサを覆うように共通電極を形成する段階と、前記第１基板と第２基板とを合着する段階と、前記合着された第１基板と第２基板との間に液晶層を形成する段階と、を含むことを特徴とする。
【００３６】
前記データ金属パターンと前記第２コラムスペーサ上の共通電極とが互いに離間することを特徴とする。
【００３７】
上記液晶表示装置の製造方法は、前記データ金属パターンを覆うように前記画素電極の下部に保護膜を形成する段階をさらに含むことを特徴とする。
【００３８】
前記共通電極は、前記第２コラムスペーサを含めて前記第１コラムスペーサをさらに覆うように前記第２基板上に形成されたことを特徴とする。
前記第１コラムスペーサに対応する前記第１基板上の高さが、前記第２コラムスペーサに対応する前記第１基板上の高さよりも高いことを特徴とする。
【００３９】
上記液晶表示装置の製造方法は、前記第１コラムスペーサに対応する前記第１基板の前記ゲートライン上に、半導体層及び金属層が順に積層された構造の二重導電膜を形成する段階をさらに含むことを特徴とする。
前記データ金属パターンは、前記ゲートラインに平行に延び、一側は前記スイッチングトランジスタのゲート電極に連結され、他側は抵抗を通じて前記スイッチングラインから突出した第２突出パターンに連結されることを特徴とする。
【００４０】
前記データ金属パターンは、前記ゲートラインに平行に延び、一側は前記スイッチングトランジスタのゲート電極に連結され、他側は抵抗を通じて前記スイッチングラインから突出した第２突出パターンに連結されることを特徴とする。
【００４１】
前記抵抗は、前記第１基板上の前記第２突出パターンに隣接するように前記第１基板上にゲート金属パターンを形成する段階と、前記ゲート金属パターン上にゲート絶縁膜を形成する段階と、前記ゲート金属パターンとオーバーラップするように前記ゲート絶縁膜上に半導体層パターンを形成する段階と、前記半導体層パターンの両側に連結され、前記データラインと同一層上に形成されるように第１及び第２データ連結パターンを形成する段階と、を含んで製造されることを特徴とする。
【００４２】
前記第１データ連結パターンは、前記第２突出パターンと連結され、前記第２データ連結パターンは、第１突出パターンと連結されたことを特徴とする。
【発明の効果】
【００４３】
本発明の液晶表示装置は、下記のような効果を有する。
【００４４】
第一に、従来のＸ、Ｙ軸方向に設けられた配線（リードアウト配線）を具備した静電容量方式とは違い、データラインに平行な方向にのみリードアウト配線を設け、構造上の最適化を図ることができ、かつ、配線間の寄生容量を減らすことができる。これにより、大面積において寄生容量に対する影響が一層少なくなり、安定的にタッチを感知することができる。
【００４５】
第二に、タッチセンサーを液晶パネルと一体として形成し、別のタッチパネル付着なしにもタッチセンシングが可能になる。また、タッチセンサーの内蔵により、外部付着型に比べて軽量薄型化が可能となり、製造コストを下げることができる。
【００４６】
第三に、タッチ感知のためのセンサーキャパシタを、液晶セル内に形成されるスペーサを利用し、その上部に共通電極を形成し、下部基板上の構造物を変更することによって形成する。したがって、センサーキャパシタ定義のための別の工程や形成部位を増加させずにセンサーキャパシタを形成することができる。
【００４７】
第四に、フォト方式と違い、外部光に影響を受けることなく安定的に使用可能である。
【図面の簡単な説明】
【００４８】
【図１】従来の静電容量方式を示す概略回路図である。
【図２】図１の静電容量センサー及びその駆動方式を示す回路図である。
【図３】本発明の液晶表示装置を示す回路図である。
【図４】図４Ａ及び図４Ｂは、本発明の液晶表示装置において、時間経過による電圧変化をゲート電極及びノードＡで示すタイミング図である。
【図５】本発明の液晶表示装置を示す平面図である。
【図６】図５におけるセンサーキャパシタの拡大図である。
【図７】図６におけるセンサーキャパシタを示す断面図である。
【図８】本発明の第１実施例による液晶表示装置の各種スペーサを示す断面図である。
【図９】本発明の第２実施例による液晶表示装置の各種スペーサを示す断面図である。
【発明を実施するための形態】
【００４９】
以下、添付の図面を参照しつつ、本発明に係る液晶表示装置及びそのタッチ感知方法の好適な実施例について詳細に説明する。
【００５０】
図３は、本発明の液晶表示装置を示す回路図である。
【００５１】
図３に示すように、本発明の液晶表示装置は、タッチ感知のために相対向して設けられた第１及び第２基板（図７〜図９の１００，２００）と、第１及び第２基板１００，２００の間に充填された液晶層と、第１基板１００上に形成された薄膜トランジスタアレイと、第２基板２００上に形成されたカラーフィルタアレイと、を含んでなる。
【００５２】
ここで、カラーフィルタアレイには、非画素領域に形成されたブラックマトリクス層（図７の２０１参照）、各画素領域のカラーを決定するカラーフィルタ層（図７の２０２参照）、及び第２基板２００の全面に形成された共通電極（図７の２０３参照）を含む。
【００５３】
そして、薄膜トランジスタアレイは、第１基板（図７の１００参照）上に、互いに交差して画素領域を定義するゲートライン１０１及びデータライン１０２と、ゲートライン１０１とデータライン１０２との交差部に形成されたピクセルトランジスタＴｐｉｘｅｌと、ピクセルトランジスタＴｐｉｘｅｌのドレイン電極と共通電極２０３との間に形成された液晶キャパシタＣｌｃと、ピクセルトランジスタＴｐｉｘｅｌのドレイン電極とストレージライン４０６との間に形成された第１ストレージキャパシタＣｓｔ１と、を含む。回路的に、液晶キャパシタＣｌｃと第１ストレージキャパシタＣｓｔ１とが並列に連結されるから、実際の構成上では、液晶パネルの内部には、共通電極２０３とピクセルトランジスタＴｐｉｘｅｌのドレイン電極に接続された画素電極ＰＥと液晶層との間に液晶キャパシタＣｌｃが形成され、ピクセルトランジスタＴｐｉｘｅｌのドレイン電極に接続された画素電極ＰＥとストレージライン４０６との間（層間）にゲート絶縁膜１０７がさらに介在されて第１ストレージキャパシタＣｓｔ１が形成される。
【００５４】
そして、本発明の液晶表示装置は、スイッチングライン１２１と共通電極２０３との間に形成されたタッチ感知部ＴＳをさらに含む。
【００５５】
ここで、タッチ感知部ＴＳは、スイッチングライン１２１と共通電極２０３との間に直列に連結された第２ストレージキャパシタＣｓｔ２及びセンシングキャパシタＣｓｅｎと、第２ストレージキャパシタＣｓｔ２とセンシングキャパシタＣｓｅｎとの間におけるノードＡにゲート電極が連結され、データライン１０２に平行に形成されるリードアウト配線（read out line）１１５にドレイン電極１１５ａが連結され、駆動電圧ライン１３５にソース電極１１５ｂが連結されるスイッチングトランジスタＴｓｗと、を含む。なお、ノードＡとスイッチングライン１２１との間には、スイッチングトランジスタＴｓｗのゲート電極に印加される電圧値を安定化させるための抵抗Ｒ１がさらに設けられる。
【００５６】
そして、タッチ感知部ＴＳは、毎画素ごとに形成されることもでき、あるいは、一定数の画素ごとに規則的に形成されることもできる。ここで、タッチ感知部ＴＳの位置は、一般的なタッチ部位の面積と画素の大きさを考慮して、一のタッチ部位の面積に入ってくる画素の数に対応するように決定されることができる。すなわち、一のタッチ部位の面積に入ってくる画素の数をｎとすれば、ｎ個の画素ごとにタッチ感知部ＴＳが形成されることができる。
【００５７】
また、ストレージライン１０６は、画素電極ＰＥとオーバーラップして定義される第１ストレージキャパシタＣｓｔ１の形成部位によって定められることができ、例えば、ゲートライン１０１別に平行な画素領域に形成される共通ライン（図５の１０６参照）とすることができる。この共通ライン１０６は、図５に示すように、各画素領域の画素電極ＰＥとオーバーラップするように‘Ｕ’字状に形成された共通ライン電極１０６ａと、各画素領域の共通ライン電極１０６ａを互いに連結する共通ライン連結パターン１０６ｂとからなる。
【００５８】
第１ストレージキャパシタＣｓｔ１の一側電極は画素電極ＰＥであり、他側電極は共通ライン１０６である。
【００５９】
そして、駆動電圧ライン１３５は、タッチ感知部ＴＳのスイッチングトランジスタＴｓｗの駆動のための電源電圧が印加されるラインであり、例えば、別個として第１基板１００の外側に形成されるライン形状にゲートライン１０１に平行に形成される。
【００６０】
また、リードアウト配線１１５は、スイッチングトランジスタＴｓｗに流れる電流を感知するもので、このリードアウト配線１１５の端部には、当該感知された電流を増幅させることによって感度を向上させうる増幅器が接続される。
【００６１】
ここで、抵抗Ｒ１は、これを利用した時定数（Ｖｒ１・(ｖＣｓｅｎ＋ｖＣｓｔ２＋ｖＣｓｗ)）の値が１フレーム時間よりは小さく、１ゲートハイ信号のオンタイム（1 Horizontal time）よりは十分に大きくなるようにその値が設定される。これは、スイッチングトランジスタＴｓｗに印加されるゲート電圧信号のオンタイム以上にスイッチングトランジスタＴｓｗに印加されるゲート電圧値を維持させ、該スイッチングトランジスタＴｓｗのタッチ感知時に、その感知度も少なくともスイッチングトランジスタのオンタイム以上に安定的に維持するためである。
【００６２】
ここで、ｖＣｓｗはスイッチングトランジスタ（Ｔｓｗのゲート電極とチャネルとの間の静電容量）、vＣｓｔ２は第２ストレージキャパシタＣｓｔ２の静電容量、ｖＣｓｅｎはセンシングキャパシタＣｓｅｎの静電容量、ｖＲ１は抵抗Ｒ１の抵抗値を表す。
【００６３】
駆動電圧ライン１３５にかかる電源電圧は、スイッチングライン１２１にハイ信号が印加される時にスイッチングトランジスタＴｓｗに電流を流すために、一定の正極性（＋）の電圧以上のＤＣ電圧値として印加され、これにより、スイッチングライン１２１にハイ信号が印加されるとスイッチングトランジスタＴｓｗが動作し、リードアウト配線１１５へとスイッチングトランジスタＴｓｗに流れる電流が流れるようになる。これにより、リードアウト配線１１５は、スイッチングトランジスタＴｓｗに流れる電流を感知することができる。
【００６４】
ここで、初期状態でスイッチングライン１２１からのロー電圧（ゲートロー電圧（Ｖｇｌ）と同一）が抵抗Ｒ１を通じてノードＡに印加される。この時、スイッチングライン１２１に印加される信号は、ゲートラインに印加される信号と同様に、スキャンパルスが各ライン別に印加される。そして、特定スイッチングライン１２１に印加されるゲート電圧は、ゲートロー電圧（Ｖｇｌ）からゲートハイ電圧（Ｖｇｈ）に変わり、この時、スイッチングトランジスタＴｓｗのゲート電極に印加されるゲート電圧（Ｖｇ＿ｓｗ）は、下記の通りである。
【数２】
2011065124.tif 000004
【００６５】
図４は、本発明の液晶表示装置において、時間経過による電圧変化をゲート電極及びノードＡで示したタイミング図である。
【００６６】
タッチ時にのタッチ感知部ＴＳの動作について説明すると、図４に示すように、タッチをする場合、タッチ地点で共通電極２０３とノードＡ間の距離差が減り、これにより、センシングキャパシタＣｓｅｎの静電容量（ｖＣｓｅｎ）が増加し、スイッチングトランジスタＴｓｗに印加されるゲート電圧（Ｖｇ＿ｓｗ）が減少することによって、結果としてリードアウト配線１１５に流れる電流が減少する。
【００６７】
したがって、単位時間当たりリードアウトライン１１５に流れる電流値からタッチ有無及び位置を把握することが可能になる。すなわち、タッチ前の初期状態よりも電流値が減少した時をタッチと判断し、感知される電流値が初期状態のそれと類似しているとタッチしなかったと判断する。この時、タッチ位置のＸ軸及びＹ軸座標は、センシングを行うスイッチングライン１２１及びリードアウト配線１１５により判断される。
【００６８】
次に、図面を参照して、本発明のタッチ感知部を備えた液晶表示装置について具体的に説明する。
【００６９】
図５は、本発明の液晶表示装置を示す平面図であり、図６は、図５におけるセンサーキャパシタの拡大図であり、図７は、図６におけるセンサーキャパシタの断面図である。
【００７０】
図５〜図７に示すように、本発明の液晶表示装置は、第１基板１００上には、互いに交差して画素領域を定義する複数のゲートライン１０１及び複数のデータライン１０２と、該画素領域に形成された画素電極ＰＥと、画素領域の周辺部において画素電極ＰＥの３辺部にオーバーラップする‘Ｕ’字状の共通ライン電極１０６ａ、及び隣接する各共通ライン電極１０６ａ同士を連結する連結パターン１０６ｂからなる共通ライン１０６と、ゲートライン１０１と平行なスイッチングライン１２１と、を含む。また、データライン１０２と平行な方向にタッチ感知部ＴＳの形成部位に対応してリードアウト配線１１５がさらに形成され、この液晶パネルの外側にゲートライン１０１と平行に駆動電圧ライン１３５がさらに形成される。ここで、スイッチングライン１２１は、タッチ感知部ＴＳのタッチ感知時にスイッチングトランジスタＴｓｗをターンオンするためのスイッチング信号Ｖｇｓを印加するための配線であり、駆動電圧ライン１３５は、ターンオンされたスイッチングトランジスタＴｓｗから一定の出力値を伝達するために設けられたラインである。
【００７１】
ここで、ゲートライン１０１とデータライン１０２との交差部にピクセルトランジスタＴｐｉｘｅｌが形成され、ゲートライン１０１と第２基板２００上に位置した共通電極２０３との間に第２ストレージキャパシタＣｓｔ２、センシングキャパシタＣｓｅｎ、抵抗Ｒ１及びスイッチングトランジスタＴｓｗを含むタッチ感知部ＴＳが形成される。図６は、ゲートライン１０１とスイッチングライン１２１との間のタッチ感知部ＴＳに含まれた第２ストレージキャパシタＣｓｔ２、センシングキャパシタＣｓｅｎ、抵抗Ｒ１及びスイッチングトランジスタＴｓｗを拡大した形状を示す図である。
【００７２】
タッチ感知部ＴＳの第２ストレージキャパシタＣｓｔ２は、図６及び図７に示すように、第１突出パターン１２１ａと、この第１突出パターン１２１ａとオーバーラップした面積を有するデータ金属パターン１２５ｃにより形成されるから、第１突出パターン１２１ａはスイッチングライン１２１から突出する。
【００７３】
タッチ感知部ＴＳのセンシングキャパシタＣｓｅｎは、図６及び図７に示すように、データ金属パターン１２５ｃと、その上部に位置する第２基板上のセンシングスペーサ２１０を覆う共通電極２０３とによって形成される。この場合、センシングスペーサ２１０は、外圧の印加時に共通電極２０３とデータ金属パターン１２５ｃとが短絡することを防止する役割を果たすもので、このセンシングスペーサ２１０と第１基板１００上の最上部面である保護膜１０８とは所定間隔だけ離間してある。この場合、第２ストレージキャパシタＣｓｔ２の両電極は、第１突出パターン１２１ａとデータ金属パターン１２５ｃであり、この第２ストレージキャパシタＣｓｔ２の誘電体は、両電極の間に形成されたゲート絶縁膜１０７である。そして、センシングキャパシタＣｓｅｎの両電極は、データ金属パターン１２５ｃと共通電極２０３であり、このセンシングキャパシタＣｓｅｎの誘電体は、両電極の間に形成された保護膜１０８、及び共通電極２０３と保護膜１０８の上部面との間の液晶層である。
【００７４】
また、データ金属パターン１２５ｃは、センシングキャパシタＣｓｅｎと第２ストレージキャパシタＣｓｔ２との間のノードとして機能するもので、スイッチングトランジスタＴｓｗのゲート電極と電気的にコンタクトする。
【００７５】
図６に示すように、タッチ感知部ＴＳに設けられたスイッチングトランジスタＴｓｗのドレイン電極１１５ａは、リードアウト配線１１５から突出し、このスイッチングトランジスタＴｓｗのソース電極１１５ｂは、ドレイン電極１１５ａと所定間隔だけ離間してある。この場合、スイッチングトランジスタＴｓｗのソース電極１１５ｂは、図５及び図６に示すように、ゲート延長金属１１１ｄ及び駆動電圧連結ライン１４５との連結を通じて駆動電圧ライン１３５から信号を受信する。
【００７６】
抵抗Ｒ１は、図５及び図６に示すように、第２ゲート金属パターン１１１ｃ上に形成されたゲート絶縁膜（図７の１０７）と、ゲート絶縁膜上に形成された半導体層１１４と、半導体層１１４の両側に連結された第１及び第２データ連結パターン１２５ａ，１２５ｂと、からなる。ここで、第１データ連結パターン１２５ａは、スイッチングライン１２１から突出した第２突出パターン１２１ｂと第１コンタクト部１１３ａで電気的なコンタクトを有し、第２データ連結パターン１２５ｂは、データ金属パターン１２５ｃと一体として形成され、この第２データ連結パターン１２５ｂは、第２コンタクト部１１３ｂで第２ゲート金属パターン１１１ｃと電気的コンタクトを有する。
【００７７】
このような抵抗Ｒ１をなす半導体層１１４は、非晶質シリコン層と不純物層が積層された構造としても良く、あるいは、ポリシリコン層からなる構造にしても良い。両者とも、抵抗Ｒ１の半導体層、ピクセルトランジスタＴｐｉｘｅｌの半導体層１０５、及びスイッチングトランジスタＴｓｗの半導体層１３４はいずれも同一物質を使用して同一工程過程で形成される。
【００７８】
一方、図７及び図８に示すように、第２基板２００の非画素領域にはブラックマトリクス層２０１が形成され、この第２基板２００の画素領域及びタッチ感知部ＴＳの対応領域にカラーフィルタ層２０２が形成され、ブラックマトリクス層２０１の一部に対応してカラーフィルタ層２０２の上部にセンシングスペーサ２１０、ギャップ維持スペーサ（図８の２２０参照）及び押しつぶし防止スペーサ（図８の２３０参照）が形成され、少なくともセンシングスペーサ２１０を含む第２基板２００の全面に共通電極２０３が形成される。ここで、共通電極２０３は、センシングスペーサ２１０を覆うように形成され、その他ギャップ維持スペーサ２２０や押しつぶし防止スペーサ２３０においてはその上部または下部のいずれかに形成されても構わない。ところが、ギャップ維持スペーサ２２０や押しつぶし防止スペーサ２３０の下側に共通電極２０３が形成される場合には、センシングスペーサ２１０の形成工程とギャップ維持スペーサ２２０／押しつぶし防止スペーサ２３０の形成工程はそれぞれ共通電極２０３の後及び前に区分して実施される。
【００７９】
ここで、センシングスペーサ２１０は、前述したように、第１基板１００上の最上部面から離間させて形成すると好ましいもので、相対的に第１基板１００上の最上部面と接触するギャップ維持スペーサ２２０に比べて低い高さに形成しても良く、あるいは、センシングスペーサ２１０が設けられた第１基板１００や第２基板２００の構造物を相対的に他の部位に比べて低く形成し、第１基板１００上の最上部面との離間空間を維持しても良い。
【００８０】
次に、図５〜図７の断面図を参照しつつ本発明の液晶表示装置の製造方法について説明する。
【００８１】
以下に説明する第１基板１００上にはマトリクス状に配置される複数の画素領域が定義されている。タッチ感知部ＴＳは、ｎ個の画素領域ごとに一つずつ形成され、この場合、タッチ感知部ＴＳは画素領域の境界部に形成される。ここで、ｎは自然数である。
【００８２】
まず、第１基板１００上に第１金属を蒸着した後、これを選択的に除去することで、ゲートライン１０１、ゲート電極１０１ａ、Ｕ'字状の共通ライン電極１０６ａ、連結パターン１０６ｂ、スイッチングライン１０６、第１突出パターン１２１ａ、第２突出パターン１２１ｂ、ゲート電極パターン１１１ａ、第１ゲート金属パターン１１１ｂ、第２ゲート金属パターン１１１ｃ、ゲート延長金属１１１ｄ、第１駆動電圧連結金属１１１ｅ及び第２駆動電圧連結金属１１１ｆ、駆動電圧ライン１３５を形成する。この駆動電圧ラインの一端には駆動電圧ラインパッド１３５ａが形成される。
【００８３】
ここで、ゲートライン１０１は一方向に配列されるように形成され、ゲート電極１０１ａは、各画素領域別にゲートライン１０１から突出して形成され、Ｕ'字状の共通ライン電極１０６ａは、ゲートライン１０１に沿って配列された画素領域の各画素電極の一部周縁とオーバーラップするように形成され、連結パターン１０６ｂは、互いに隣接する共通ライン電極１０６ａを連結するように形成され、スイッチングライン１２１は、ゲートライン１０１に平行に形成され、第１及び第２突出パターン１２１ａ，１２１ｂは、スイッチングライン１２１から上側に突出するように形成され、ゲート電極パターン１１１ａは、第１突出パターン１２１ａの右側に位置するように形成され、第１ゲート金属パターン１１１ｂは、ゲート電極パターン１１１ａと一体として第１突出パターン１２１ａに隣接するように形成され、第２ゲート金属パターン１１１ｃは、第１突出パターン１２１ａと第２突出パターン１２１ｂとの間に位置するように形成され、ゲート延長金属１１１ｄは、ゲート電極パターン１１１ａの右側に位置し、右外側ラインに延びるように形成され、第１及び第２延長ラインパッド１１１ｅ、１１１ｆはゲート延長金属１１１ｄの両端に形成され、駆動電圧ライン１３５は、ゲートライン１０１の最外側に位置し、ゲートライン１０１と平行に形成される。
【００８４】
続いで、ゲートライン１０１、ゲート電極１０１ａ、Ｕ'字状の共通ライン電極１０６ａ、連結パターン１０６ｂ、スイッチングライン１０６、第１突出パターン１２１ａ、第２突出パターン１２１ｂ、ゲート電極パターン１１１ａ、第１ゲート金属パターン１１１ｂ、第２ゲート金属パターン１１１ｃ、ゲート延長金属１１１ｄ、第１延長ラインパッド１１１ｅ、第２延長ラインパッド１１１ｆ及び駆動電圧ライン１３５を含む第１基板１００上の全面にゲート絶縁膜１０７を形成する。
【００８５】
続いで、ゲート絶縁膜１０７上に非晶質シリコン層及び不純物層を全面蒸着した後、これを選択的に除去してピクセルトランジスタＴｐｉｘｅｌ形成部位、ゲート電極１０１ａ上の所定部位、スイッチングトランジスタＴｓｗのチャネル部位及び抵抗Ｒ１形成部位にのみ半導体層１０５，１３４，１１４を形成させる。
【００８６】
次いで、半導体層１０５，１３４，１１４を含むゲート絶縁膜１０７上に第２金属を蒸着した後、これを選択的に除去して、データライン１０２、リードアウト配線１１５、ピクセルトランジスタＴｐｉｘｅｌのソース／ドレイン電極１０２ａ，１０２ｂ、スイッチングトランジスタＴｓｗのソース電極／ドレイン電極１１５ｂ，１１５ａ、駆動電圧連結ライン１４５、第１駆動電圧連結パッド１４５ａ、第２駆動電圧連結パッド１４５ｂ、データ金属パターン１２５ｃ、第２データ連結パターン１２５ｂ、第３データ連結パターン１２５ｄ及び第１データ連結パターン１２５ａを形成する。
【００８７】
この場合、データライン１０２はゲートライン１０１と交差するように形成され、リードアウト配線１１５は、該データラインと平行し、タッチ感知部ＴＳの形成部位を通るように形成され、ピクセルトランジスタＴｐｉｘｅｌのソース電極１０２ａは、データライン１０２から突出するように形成され、ピクセルトランジスタＴｐｉｘｅｌのドレイン電極１０２ｂは、このソース電極１０２ａと所定間隔だけ離間して形成され、そして、スイッチングトランジスタＴｓｗのソース電極１１５ｂは、リードアウト配線１１５から突出するように形成され、スイッチングトランジスタＴｓｗのドレイン電極１１５ａは、このソース電極１１５ｂと所定間隔だけ離間して形成され、駆動電圧連結ライン１４５の一端に設けられた第１駆動電圧連結パッド１４５ａは、駆動電圧ラインパッド１３５ａとオーバーラップするように形成され、駆動電圧連結ライン１４５の他端に設けられた第２駆動電圧連結パッド１４５ｂは、第２延長ラインパッド１１１ｆとオーバーラップするように形成され、データ金属パターン１２５ｃは、タッチ感知部の両側データライン１０２とリードアウト配線１１５に隣接し、第１突出パターン１２１ａとオーバーラップするように形成され、第２データ連結パターン１２５ｂ及び第３データ連結パターン１２５ｄはそれぞれデータ金属パターン１２５ｃの両側から突出し、第２ゲート金属パターン１１１ｃ及び第１ゲート金属パターン１１１ｂとそれぞれ部分的にオーバーラップするように形成され、第１データ連結パターン１２５ａは、第２突出パターン１２１ｂ及び第２ゲート金属パターン１１１ｃと両側において部分的にオーバーラップするように形成される。
【００８８】
そして、第２金属のパターニング工程中に下部半導体層までオーバーエッチングされ、ピクセルトランジスタＴｐｉｘｅｌのソース電極１０２ａ／ドレイン電極１０２ｂ及びスイッチングトランジスタＴｓｗのソース電極１１５ｂ／ドレイン電極１１５ａの下部において半導体層１０５，１３４はそれぞれ両電極間の不純物層が除去され、チャネルが定義されるようにパターニングされる。
【００８９】
続いて、データライン１０２、リードアウト配線１１５、スイッチングトランジスタＴｓｗのソース／ドレイン電極１１５ｂ，１１５ａ、ピクセルトランジスタのソース／ドレイン電極１０２ａ／１０２ｂ、データ金属パターン１２５ｃ及び第１〜第３データ連結パターン１２５ａ，１２５ｂ，１２５ｄを含むゲート絶縁膜１０７の全面に保護膜１０８を形成する。
【００９０】
続いて、保護膜１０８及びゲート絶縁膜１０７を選択的に除去し、コンタクトホール１２４ａ及び第１〜第６コンタクト部１１３ａ，１１３ｂ，１１３ｃ，１１３ｄ，１１３ｅ，１１３ｆを形成する。この時、コンタクトホール１２４ａ部位では保護膜１０８が除去され、ドレイン電極１０２ｂが露出されるように定義し、第１〜第６コンタクト部１１３ａ〜１１３ｆではそれぞれオーバーラップされたゲート金属層の上部とデータ金属層の側面が全て露出されるように保護膜１０８及びゲート絶縁膜１０７をエッチングする。
【００９１】
続いて、コンタクトホール１２４ａ及び第１〜第６コンタクト部１１３ａ〜１１３ｆを含む保護膜１０８の全面に透明金属を蒸着した後にこれを選択的に除去し、各画素領域にコンタクトホール１２４ａを埋め込み、画素領域に対応する画素電極ＰＥを形成し、第１〜第６コンタクト部１１３ａ〜１１３ｆにおいて該当のゲート金属層（第１金属）及びデータ金属層（第２金属）と接続する画素電極パターンを形成する。
【００９２】
以下では、センシングキャパシタが形成されるセンシングスペーサの部位とその他スペーサの位置を図示したもので、第１基板と第２基板との対応関係を示す図面について説明する。以下に説明する第１及び第２実施例の構造において第１基板１００上の構成は同一であり、第２基板２００上の構成のみが異なる。
【００９３】
図８は、本発明の第１実施例による液晶表示装置の各種スペーサを示す断面図である。以下では、その平面図である図５を参照して説明する。
【００９４】
図８に示すように、本発明の第１実施例による液晶表示装置は、相対向する第１基板１００及び第２基板２００と、第１基板１０１上に互いに交差して画素領域を定義する複数個のゲートライン１０１及びデータライン（図５の１０２参照）と、ゲートライン１０１とデータライン１０２との各交差部に形成されたピクセルトランジスタ（図５のＴｐｉｘｅｌ）及び画素領域に形成された画素電極ＰＥと、ゲートライン１０１と平行に形成されたスイッチングライン１２１及び駆動電圧ライン１３５と、データライン１０２に平行なリードアウト配線１１５と、スイッチングライン１２１から突出した第１突出パターン１２１ａと、第１突出パターン１２１ａとオーバーラップするデータ金属パターン１２５ｃと、データ金属パターン１２５ｃと駆動電圧ライン１３５との間に連結されたスイッチングトランジスタＴｓｗと、第１及び第２基板１００，２００間の間隔を維持するギャップ維持スペーサ２２０及びデータ金属パターン１２５ｃ上に設けられたセンシングスペーサ２１０と、第２基板２００上にセンシングスペーサ２１０を覆うように形成された共通電極２０３と、第１及び第２基板１００，２００間に充填された液晶層と、を含んでなる。
【００９５】
ここで、ギャップ維持のためのスペーサ２２０の他に、第１基板１００上の最上部面から離間して設けられ、外圧の印加時に、ギャップ維持スペーサ２２０とともに第１及び第２基板１００，２００間を支持する押しつぶし防止スペーサ２３０がさらに形成されることができる。
【００９６】
そして、スイッチングトランジスタＴｓｗは、図５に示すように、データ金属パターン１２５ｃと接続したゲート電極パターン１１１ａ、リードアウト配線１１５に連結されたドレイン電極１１５ａ、及び駆動電圧ライン１３５に連結されたソース電極１１５ｂにより形成される。
【００９７】
センシングスペーサ２１０が設けられた部位について説明すると、スイッチングライン１２１及びデータ金属パターン１２５ｃ間の層間にゲート絶縁膜１０７がさらに介在されることで第２ストレージキャパシタＣｓｔ２が形成され、データ金属パターン１２５ｃとセンシングスペーサ２１０上の共通電極２０３との間にセンシングキャパシタＣｓｅｎが形成される。
【００９８】
ここで、データ金属パターン１２５ｃとセンシングスペーサ２１０上の共通電極２０３とが離間している反面、ギャップ維持スペーサ２２０は第１基板１００の最上部面である保護膜１０８に当接している。同図では、ゲートライン１０１の上部にゲート絶縁膜を介在し、半導体層１１４ａとデータライン金属パターン１２２との積層体からなる二重導電膜２５０がギャップ維持スペーサ２２０の下部に位置することから、センシングスペーサ２１０との高さに差をつける様子を示している。なお、本実施例は、センシングスペーサ２１０を共通電極２０３の形成後に形成するもので、共通電極２０３形成前に形成されるギャップ維持スペーサ２２０及び押しつぶし防止スペーサ２３０とは異なる高さで形成できるため、相対的にギャップ維持スペーサ２２０に比べて十分に低い高さで形成し、データ金属パターン１２５ｃ上部の保護膜１０８との離間距離を大きくすることができる。
【００９９】
そして、押しつぶし防止スペーサ２３０は、ギャップ維持スペーサ２２０と同一高さにするが、その下部の第１基板１００上においてはゲートライン１０１上のゲート絶縁膜１０７／保護膜１０８の上に対応して形成されるから、ギャップ維持スペーサ２２０とは違い、対応する第１基板１００上に二重導電膜２５０が形成されず、よって、第１基板１００の最上部面である保護膜１０８と間隔するわけである。
【０１００】
この場合、工程順序を別にし、センシングスペーサ２１０上の共通電極２０３と保護膜１０８との離間間隔を、押しつぶし防止スペーサ２３０と保護膜１０８との間隔よりも大きくすることができる。
【０１０１】
図９は、本発明の第２実施例による液晶表示装置の各種スペーサを示す断面図である。
【０１０２】
図９に示すように、本発明の第２実施例による液晶表示装置では、共通電極２０３がセンシングスペーサ３１０、ギャップ維持スペーサ３２０及び押しつぶし防止スペーサ３３０を全て覆うように、同一工程で各スペーサ３１０，３２０，３３０を形成した後に共通電極２０３を形成している。
【０１０３】
この場合、センシングスペーサ３１０、ギャップ維持スペーサ３２０及び押しつぶし防止スペーサ３３０は、同図のように、同一工程で同一高さに形成することもでき、ハーフトーンマスク工程を用いて選択的にギャップ維持スペーサ３２０の高さのみを大きくし、その他センシングスペーサ３１０及び押しつぶし防止スペーサ３３０は低い高さとすることもできる。
【０１０４】
各スペーサ３１０，３２０，３３０を同一高さとする場合、ギャップ維持スペーサ３２０の対応部位には、半導体層パターン１１４ａとデータ金属パターン１２２との積層体である二重導電膜２５０が設けられ、相対的に第１基板１００上において最も高くなっているため、合着において、ギャップ維持スペーサ３２０のみが第１基板１００上の保護膜１０８の表面と接触を維持し、残りの部位は離隔を維持する。
【０１０５】
ところが、合着時には、ギャップ維持スペーサ３２０が押し付けられ、センシングスペーサ３１０も第１基板１００上の保護膜１０８と当接する恐れがある。これを避けるために、ハーフトーンマスク工程を適用し、センシングスペーサ３１０の高さを相対的に小さくすることもできる。
【０１０６】
上述した構造のタッチ感知部ＴＳを具備する液晶表示装置では、選択的に該当のゲートラインがオンされた場合に該当のタッチ感知部ＴＳ側のリードアウト配線１１５で電流が感知されるので、リードアウト配線１１５は選択的にデータライン方向にのみ設けられても、センシングされた電流値がどのゲートラインから感知されるかによってＸ、Ｙ位置両方の位置感知が可能である。
【０１０７】
この場合、タッチ感知部において、スイッチングトランジスタの電流感知時に、タッチと判断する時には、液晶表示装置に備えられた素子の寄生容量を勘案して定める。例えば、ＳＮ比（Signal to Noise Ratio）が高い場合は、センシングキャパシタの静電容量変化（ΔＣｓｅｎ）が１０〜２０％と低い水準もタッチと判断できるが、ＳＮ比が低いと、２０％以上の高い水準である場合にのみタッチと判断することができる。本発明の液晶表示装置は、タッチ感知部及びリードアウト配線の構成を最適化したもので、寄生容量水準を下げ、パネルのＳＮ比を高くしたため、静電容量の変化が約１０〜２０％水準の場合にタッチと判断することができる。
【０１０８】
一方、以上では具体的な実施例及び添付の図面を参照して本発明を説明してきたが、これら限定されず、本発明の技術的思想を逸脱しない範囲内で様々置換、変形及び変更が可能であるということは、本発明の属する技術分野における通常の知識を有する者にとっては明白である。
【符号の説明】
【０１０９】
１０１：ゲートライン
１０１ａ：ゲート電極
１０２：データライン
１０２ａ：ソース電極
１０２ｂ：ドレイン電極
１０３：画素電極
１０５，１３４：半導体層
１０６：共通ライン
１０６ａ：‘Ｕ'字状パターン
１０６ｂ：連結パターン
１０７：ゲート絶縁膜
１０８：保護膜
１１１ａ：ゲート電極パターン
１１１ｂ，１１１ｃ：ゲート金属パターン
１１１ｄ：ゲート延長金属
１１１ｅ，１１１ｆ：駆動電圧連結パッド
１１３ａ〜１１３ｆ：コンタクト部
１１５：リードアウト配線
１１５ａ：ドレイン電極パターン
１１５ｂ：ソース電極パターン
１２１：スイッチングライン            
１２１ａ，１２１ｂ：突出パターン
１２５ａ，１２５ｂ，１２５ｄ：データ連結パターン
１２５ｃ：データ金属パターン
２００：第２基板
２０１：ブラックマトリクス層
２０２：カラーフィルタ層
２０３：共通電極
２１０，３１０：センシングスペーサ
２２０、３２０：ギャップ維持スペーサ
２３０，３３０：押しつぶし防止スペーサ
【図１】
2011065124.tif 000005
【図２】
2011065124.tif 000006
【図３】
2011065124.tif 000007
【図４】
2011065124.tif 000008
【図５】
2011065124.tif 000009
【図６】
2011065124.tif 000010
【図７】
2011065124.tif 000011
【図８】
2011065124.tif 000012
【図９】
2011065124.tif 000013