(57)【要約】【課題】周辺の温度変化による表示品位の低下を抑制する。【解決手段】液晶表示素子が、フィルム基板４１と、フィルム基板４１と対向するフィルム基板４２と、フィルム基板４１の、フィルム基板４２との対向面上に形成されたＩＴＯ電極４３と、フィルム基板４２の、フィルム基板４１との対向面上に形成されたＩＴＯ電極４４と、フィルム基板４１，４２の少なくとも一方の、他方の基板との対向面上の外縁部近傍に形成され、ＩＴＯ電極４３，４４よりも面積が小さく、かつＩＴＯ電極と同一材料の透明導電体５０と、ＩＴＯ電極４３，４４上のいずれか一方に形成されるとともに、いずれか他方のＩＴＯ電極又は透明導電体５０に接着され、フィルム基板４３，４４間にスペースを形成する複数の柱状スペーサ４６と、スペース内に充填された液晶混合物４５と、を備えている。【選択図】図２
2011027851.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、
前記第１の基板と対向する第２の基板と、
前記第１の基板の、前記第２の基板との対向面上に形成された第１の電極と、
前記第２の基板の、前記第１の基板との対向面上に形成された第２の電極と、
前記第１、第２の基板の少なくとも一方の、他方の基板との対向面上の外縁部近傍に形成され、前記第１、第２の電極よりも面積が小さく、かつ前記第１、第２の電極と同一材料の透明導電体と、
前記第１の電極上及び前記第２の電極上のいずれか一方に形成されるとともに、いずれか他方の電極又は前記透明導電体に接着され、前記第１の基板と前記第２の基板との間にスペースを形成する複数のスペーサと、
前記スペース内に充填された液晶層と、を備える液晶表示素子。
【請求項２】
前記透明導電体が形成される領域は、表示に用いられない領域であることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
前記透明導電体に接着されるスペーサの接着面積は、前記他方の電極に接着されるスペーサの接着面積よりも小さいことを特徴とする請求項１又は２に記載の液晶表示素子。
【請求項４】
前記複数のスペーサは同一形状であることを特徴とする請求項１〜３のいずれか一項に記載の液晶表示素子。
【請求項５】
前記複数のスペーサは、等間隔で形成されていることを特徴とする請求項１〜４のいずれか一項に記載の液晶表示素子。
【請求項６】
前記液晶層は、カイラルネマティック液晶であることを特徴とする請求項１〜５のいずれか一項に記載の液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は、液晶表示素子に関する。
【背景技術】
【０００２】
近年、各企業・大学等では、電子ペーパーの開発が盛んに進められている。電子ペーパーは、電子書籍を筆頭に、モバイル端末機器のサブディスプレイやＩＣカードの表示部等、多用な応用方法が提案されている。電子ペーパーの表示方式の１つに、コレステリック相が形成される液晶組成物を用いるもの（コレステリック液晶）がある。このコレステリック液晶は、カイラルネマティック液晶とも呼ばれている。コレステリック液晶は、ネマティック液晶にキラル性の添加剤（カイラル材）を比較的多く（数十％）添加することにより、ネマティック液晶の分子が螺旋状のコレステリック相を形成する液晶である。また、コレステリック液晶は、半永久的に表示を保持する特性（メモリ性）、鮮やかなカラー表示特性、高コントラスト特性、及び高解像度特性等の優れた特徴を有する。
【０００３】
上記コレステリック液晶を含むドットマトリクス構造を有する液晶表示素子は、従来、図９に示すような構造を有していた。図９（ａ）は、従来の液晶表示素子２００の平面図であり、図９（ｂ）は、従来の液晶表示素子２００の断面図である。これら図９（ａ）、図９（ｂ）に示すように、液晶表示素子２００は、上側基板２０４Ａと、下側電極２０４Ｂと、周辺シール材料２０８と、封止材料２１０と、ビーズスペーサ２１２と、液晶材料２１４と、を備える。上側基板２０４Ａは、透明電極２０２Ａを有し、下側基板２０４Ｂは、透明電極２０２Ｂを有している。透明電極２０２Ａ、２０２Ｂと液晶材料２１４との間には、不図示ではあるが、配向膜材料等を材料とする膜が設けられている。周辺シール材料２０８及び封止材料２１０は、上下基板２０４Ａ、２０４Ｂを接合するとともに、液晶材料２１４を上下基板２０４Ａ、２０４Ｂ間のスペースへ封入する役割を有している。
【０００４】
ビーズスペーサ２１２は上下基板２０４Ａ，２０４Ｂ間のギャップを一定間隔に保つ役割を有する。ビーズスペーサ２１２は、特許文献１に記載のように、粒状のガラス球又は樹脂球から成り、例えば、下側基板２０４Ｂ上への散布により下側基板２０４Ｂ上にランダムに配置される。
【０００５】
一方、最近では上記ビーズスペーサに代えて、柱状スペーサが用いられることもある。この柱状スペーサはフォトリソグラフィ工程などを経て基板上に形成されることが多い。このため、柱状スペーサには、意図した場所に意図した形状で配置できるという利点がある。
【０００６】
更に、最近では液晶表示素子を構成する上下基板として、ガラス基板に代えて、より薄くかつフレキシブルな樹脂基板が開発されてきている。しかるに、このような樹脂基板を用いる場合、スペーサとして、上述したビーズスペーサや柱状スペーサを用いた構造とすると、素子を湾曲させたときに上下基板間のギャップ（一定間隔）を維持できないおそれがある。この場合、液晶が大きく流動してしまい表示画像が乱れるおそれがあり、また、コレステリック液晶を用いた素子などにおいては、表示画像を維持できないなどの現象が生じるおそれがある。
【０００７】
上記現象に対する対策として、特許文献２に記載されているような、接着性の柱状スペーサを用いることも考えられる。特許文献２に記載の構造とすることで、液晶の流動と、湾曲時のギャップ変動を抑制した湾曲可能な表示素子が実現される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平５−１６５０３５号公報
【特許文献２】国際公開第２００７／００７３９４号
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記のように樹脂基板を用い、かつ接着性の柱状スペーサを用いた構造の液晶表示素子では、周辺環境の温度変化が生じたときに以下の現象が生じる可能性がある。すなわち、液晶表示素子を構成する各部材（特に液晶、基板及び柱状スペーサ）の線膨張係数が大きく異なる場合、周辺環境の温度変化が生じたときに基板間のスペースの内容積と液晶材料の体積差が大きくなる。この場合、柱状スペーサの接着部が剥離する可能性がある。特に、この剥離部分が、画像を表示する表示領域内であった場合には、表示品位が低下することとなる。
【００１０】
これを解決するための一手段として、表示領域外の領域に、接着性の柱状スペーサとは異なる非接着性のスペーサを配置しておく方法も考えられる。しかるに、２種類のスペーサを設けるためには、上下基板のいずれか一方に接着性の柱状スペーサを形成し、他方に非接着性の柱状スペーサを形成して、両基板を貼り合わせる必要がある。この方法は、手間がかかるとともに、コスト高を招く。
【００１１】
そこで、本件は上記の課題に鑑みてなされたものであり、周辺の温度変化による表示品位の低下を抑制することが可能な液晶表示素子を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本明細書に記載の液晶表示素子は、第１の基板と、前記第１の基板と対向する第２の基板と、前記第１の基板の、前記第２の基板との対向面上に形成された第１の電極と、前記第２の基板の、前記第１の基板との対向面上に形成された第２の電極と、前記第１、第２の基板の少なくとも一方の、他方の基板との対向面上の外縁部近傍に形成され、前記第１、第２の電極よりも面積が小さく、かつ前記第１、第２の電極と同一材料の透明導電体と、前記第１の電極上及び前記第２の電極上のいずれか一方に形成されるとともに、いずれか他方の電極又は前記透明導電体に接着され、前記第１の基板と前記第２の基板との間にスペースを形成する複数のスペーサと、前記スペース内に充填された液晶層と、を備えている。
【発明の効果】
【００１３】
本明細書に記載の液晶表示素子は、周辺の温度変化による表示品位の低下を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】一実施形態に係る液晶表示素子の構成を概略的に示す図である。
【図２】図２（ａ）は、ＩＴＯ電極４３の配列を示す平面図であり、図２（ｂ）は、ＩＴＯ電極４４３の配列を示す平面図であり、
【図３】図３（ａ）は、液晶表示素子の液晶混合物がプレーナ状態にある場合の液晶分子の配向状態を示す図である。図３（ｂ）は、液晶表示素子の液晶混合物がフォーカルコニック状態にある場合の液晶分子の配向状態を示す図である。
【図４】図４（ａ）は、透明導電体と、ＩＴＯ電極及びＩＴＯ電極上に形成された柱状スペーサの配置関係を示す図であり、図４（ｂ）は、図４（ａ）の柱状スペーサの接着部分を示す図である。
【図５】図５（ａ）は、ＩＴＯ電極及びＩＴＯ電極上に形成された柱状スペーサの配置関係を示す図であり、図５（ｂ）は、図５（ａ）の柱状スペーサの接着部分を示す図である。
【図６】図６（ａ）、図６（ｂ）は、周辺環境の温度が変化した場合のフィルム基板の変形状態を説明するための図である。
【図７】配置密度を最も小さくした柱状スペーサの配置例を示す図である。
【図８】透明導電体の配置例を示す図である。
【図９】図９（ａ）は、従来の液晶表示素子の平面図であり、図９（ｂ）は、従来の液晶表示素子の断面図である。
【発明を実施するための形態】
【００１５】
以下、液晶表示素子の一実施形態について、図１〜図８に基づいて詳細に説明する。
【００１６】
図１には、無電力下で画像をメモリ表示可能なコレステリック液晶を用いた、液晶表示素子１０の概略構成が示されている。なお、図１の液晶表示素子１０は、一例として、モノクロ画像（ここでは、緑色（Ｇｒｅｅｎ）とする）を表示する液晶表示素子である。
【００１７】
液晶表示素子１０は、図１に示すように、第１、第２の基板としてのフィルム基板４１、４２と、第１、第２の電極としてのＩＴＯ電極４３，４４と、液晶層としての液晶混合物４５と、柱状スペーサ４６と、周辺シール材料４７と、光吸収層４８と、を有する。
【００１８】
フィルム基板４１，４２は、いずれも透光性を有している。フィルム基板４１，４２の材料としては、例えば、ＰＥＴ（Polyethylene Terephthalate）やＰＣ（Polycarbonate）などのフィルム基板が用いられる。
【００１９】
ＩＴＯ電極４３，４４は、平行に配列された複数の帯状の電極から成る。ＩＴＯ電極４３は、図２（ａ）の平面図に示すように、図２（ａ）の紙面左右方向に延び、かつ紙面上下方向に配列されている。ＩＴＯ電極４３は、フィルム基板４１の中央部に設定された液晶表示素子１０の表示領域ＤＰＡの全域をカバーするようにフィルム基板４１のほぼ全面にわたって配置されている。ＩＴＯ電極４４は、図２（ｂ）の平面図に示すように、図２（ｂ）の紙面上下方向に延び、かつ紙面左右方向に配列されている。ＩＴＯ電極４４は、表示領域ＤＰＡ全域をカバーするようにフィルム基板４２のほぼ全面にわたって配置されている。すなわち、ＩＴＯ電極４３とＩＴＯ電極４４とは、互いに９０°の角度で交差するように配列されている。ここで、ＩＴＯ電極４３，４４は、画素数分だけ設ける必要がある。例えば、液晶表示装置１００が、３２０×２４０ドットのＱＶＧＡ表示を可能とするものである場合には、ＩＴＯ電極４３，４４の一方を３２０本、他方を２４０本用意する必要がある。このＩＴＯ電極４３，４４の材料は、Indium Tin Oxide（ＩＴＯ：インジウム錫酸化物）である。ただし、これに代えて、Indium Zic Oxide（ＩＺＯ：インジウム亜鉛酸化物）等の透明導電膜などを用いた電極を採用することとしても良い。
【００２０】
図２（ａ）に示すように、フィルム基板４２上には、ＩＴＯ電極４３のほかに、複数の透明導電体５０が設けられている。この透明導電体５０の材料は、ＩＴＯ電極４３，４４と同一の材料である。なお、透明導電体５０の詳細については後述する。
【００２１】
なお、ＩＴＯ電極４３，４４（及び透明導電体５０）上には絶縁性のある薄膜が形成されている（不図示）。この絶縁性薄膜が厚い場合、駆動電圧の上昇が生じてしまい、汎用ＳＴＮドライバでの制御が困難となる。一方、絶縁性薄膜を設けないとリーク電流が流れてしまうため、消費電力が増大してしまう。この絶縁性薄膜は比誘電率が５前後であり、液晶よりも低いことから、絶縁性薄膜の厚みとしては概ね０．３μｍ以下が適している。なお、この絶縁性薄膜としては、ＳｉＯ2の薄膜、あるいは配向安定化膜として公知なポリイミド樹脂やアクリル樹脂などの有機膜を用いることができる。
【００２２】
図１に戻り、液晶混合物４５は、室温でコレステリック相を示すコレステリック液晶組成物である。液晶混合物４５は、ＩＴＯ電極４３，４４を介して、外部の電源から印加される電圧により、プレーナ状態、フォーカルコニック状態、これらが混在した中間的な状態を取りうる。プレーナ状態は、所定の高電圧を印加して液晶に強電界を与えた後に急激に電界をゼロにすることにより得られる。フォーカルコニック状態は、例えば、上記所定の高電圧より低い電圧を印加して液晶に電界を与えた後に急激に電界をゼロにすることにより得られる。また、プレーナ状態とフォーカルコニック状態とが混在した中間的な状態は、例えば、フォーカルコニック状態が得られる電圧よりも低い電圧を印加して液晶に電界を与えた後、急激に電界をゼロにすることにより得られる。
【００２３】
液晶混合物４５は、ネマティック液晶混合物にカイラル材を１０〜４０ｗｔ％添加したコレステリック液晶であるものとする。なお、カイラル材の添加量は、ネマティック液晶成分とカイラル材の合計量を１００ｗｔ％としたときの値である。ネマティック液晶としては従来から知られているものを用いることができるが、誘電率異方性（Δε）が１５〜３５の範囲であることが好ましい。誘電率異方性が１５以上であれば、駆動電圧が比較的低くなるが、３５を超えると、駆動電圧自体は低いが比抵抗が小さくなり、高温時の消費電力が特に増大する。また、屈折率異方性（Δｎ）は、０．１８〜０．２４程度であることが好ましい。この範囲より小さい場合、プレーナ状態の反射率が低くなり、この範囲より大きい場合、フォーカルコニック状態での散乱反射が大きくなるほか、これに起因して粘度も高くなり、応答速度が低下することとなる。
【００２４】
柱状スペーサ４６は、一対のフィルム基板４１，４２間のギャップを均一に保持するためのものであり、フィルム基板４２上（ＩＴＯ基板４４上）に、等間隔で多数設けられている。この柱状スペーサ４６は、例えば、ＩＴＯ電極４４上にフォトリソグラフィ工程を経てパターニングされ、かつ１５０℃で１２０分程度焼成されたフォトレジストである。この柱状スペーサ４６によって形成されるギャップは、例えば、３〜６μｍの範囲であることが好ましい。ギャップがこの範囲よりも小さい場合には、反射率が低下して暗い表示となり、大きい場合には、駆動電圧が上昇して汎用部品による駆動が困難になるからである。柱状スペーサ４６としては、ネガ型の柱状スペーサ（材料は、アクリル系レジストである、ＮＣＳ−１０６やＮＣＳ−５０６）が用いられる。柱状スペーサ４６は、高分子の架橋密度を落とすことにより接着力が発揮される。
【００２５】
周辺シール材料４７は、液晶混合物４５をフィルム基板４１、４２間に封入するためのものである。周辺シール材料４７としては、エポキシ系のシール剤を用いることができる。周辺シール材料４７は、フィルム基板４１，４２の外縁部に沿って連続的に設けられているが、そのうちの一部には、液晶混合物４５をフィルム基板４１，４２間のスペースに封入するための開口が設けられている。この開口は、液晶混合物４５が封入された後に封止材料により封止される。
【００２６】
光吸収層４８は、液晶表示素子１０の、光が入射する側（図１の紙面上側）とは反対側（図１の紙面下側）に位置するフィルム基板４２の、裏面（図１の紙面下側の面）側に設けられている。
【００２７】
次に、コレステリック液晶の表示原理を、図３（ａ）、図３（ｂ）に基づいて説明する。図３（ａ）は、液晶表示素子１０の液晶混合物４５がプレーナ状態にある場合の液晶分子３６の配向状態を示す。また、図３（ｂ）は、液晶表示素子１０の液晶混合物４５がフォーカルコニック状態にある場合の液晶分子３６の配向状態を示す。
【００２８】
図３（ａ）に示すように、プレーナ状態での液晶分子３６は、厚さ方向に順次回転して螺旋構造を形成し、螺旋構造の螺旋軸は基板面にほぼ垂直になる。プレーナ状態では、液晶分子の螺旋ピッチに応じた所定波長の入射光Ｌが選択的に液晶層で反射される。
【００２９】
この場合に、液晶層の平均屈折率をｎとし、螺旋ピッチをｐとすると、反射が最大となる波長λは、ｎとｐの積で表すことができる。従って、液晶混合物４５でプレーナ状態時に光（例えば、中心波長が５５０ｎｍの所定の波長帯域の光）を選択的に反射させるには、λが波長５５０ｎｍとなるように平均屈折率ｎ及び螺旋ピッチｐを決める必要がある。平均屈折率ｎは液晶材料及びカイラル材を選択することで調整可能であり、螺旋ピッチｐは、カイラル材の含有率を調整することにより調節することができる。
【００３０】
一方、図３（ｂ）に示すように、フォーカルコニック状態での液晶分子３６は、基板面内方向に順次回転して螺旋構造を形成し、その螺旋軸は基板面にほぼ平行になる。この場合、液晶表示素子１０は、反射波長の選択性を失い、入射光Ｌの殆どを透過させる。この液晶混合物４５を透過した光は、図１に示す光吸収層４８にて吸収されるため、暗表示が実現できる。
【００３１】
次に、フィルム基板４２上に設けられている、前述した透明導電体５０について、詳細に説明する。
【００３２】
図４（ａ）には、透明導電体５０と、ＩＴＯ電極４４及びＩＴＯ電極４４上に形成された柱状スペーサ４６の配置関係が示されている。この図４（ａ）に示すように、透明導電体５０は、略正方形板状の形状を有しており、二次元方向に所定間隔をあけて複数配置されている。透明導電体５０は、ＩＴＯ電極４４に対向した状態となっている。これら透明導電体５０は、それぞれの角部近傍において、柱状スペーサ４６の上面に接触している。すなわち、図４（ａ）に示すように、１つの柱状スペーサ４６に対して、４つの透明導電体５０が接触するようになっている。
【００３３】
ここで、本実施形態では、上述のように柱状スペーサ４６としてネガ型かつ接着性の柱状スペーサを用いている。したがって、柱状スペーサ４６の接着面（図４（ａ）の上面）の軟化部分は、従来用いられていたスペーサに比べて小さい。このため、上記のように、柱状スペーサ４６の上面と４つの透明導電体５０とが接触するような場合、透明導電体５０間の隙間にその厚み分の段差が形成されているので、その段差部分は、柱状スペーサ４６と接触しないようになっている。すなわち、柱状スペーサ４６の透明導電体５０との接触部分は、透明導電体５０と重なる部分のみ、具体的には、図４（ｂ）にハッチングを付して示す部分のみとなる。
【００３４】
図５（ａ）には、表示領域ＤＰＡ内における、ＩＴＯ電極４３、ＩＴＯ電極４４、及びＩＴＯ電極４４上に形成された柱状スペーサ４６の配置関係が示されている。この図５（ａ）に示すように、表示領域ＤＰＡ内では、柱状スペーサ４６は、１つのＩＴＯ電極４３と、１つのＩＴＯ電極４４とにより挟持される。したがって、柱状スペーサ４６の上面（接着面）と、ＩＴＯ電極４３との接着部分は、柱状スペーサ４６の上面全て、すなわち、図５（ｂ）にハッチングを付して示す部分となる。
【００３５】
このように、本実施形態では、柱状スペーサ４６の上面に接触する部材（透明導電体５０）の隙間の有無をコントロールすることによって、接着部分の面積をコントロールすることとしている（図４（ｂ）、図５（ｂ）参照）。これにより、液晶表示素子１０で用いる柱状スペーサ４６を全て同一形状としても、柱状スペーサ４６の配置位置に応じて単位面積当たりの接着強度をコントロールすることができる。本実施形態では、上述したように透明導電体５０を表示領域ＤＰＡの外側に配置しているので、表示領域ＤＰＡ以外の一部分の接着力のみを低下させることができる。
【００３６】
例えば、周辺環境の温度が変化すると、フィルム基板４１，４２間のスペースの容積に対して、液晶混合物４５の体積が増加する場合がある。このような場合でも、本実施形態では、図６（ａ）、図６（ｂ）に模式的に示すように、表示領域ＤＰＡ以外の部分の柱状スペーサ４６の接着のみを解除することができる。すなわち、表示領域ＤＰＡ以外の部分に剥離発生部５２（図６（ｂ）においてハッチングを付して示す部分）を設定することができる。これにより、周辺環境の温度が変化した場合でも、表示領域ＤＰＡの表示品位の低下を抑制することが可能となる。
【００３７】
次に、柱状スペーサ４６の寸法及び配置、並びに透明導電体５０の寸法及び配置について詳細に説明する。
【００３８】
まず、柱状スペーサ４６の材料として、アクリル系レジストＮＣＳ-１０６、ＮＣＳ-５０６を用いている観点から、柱状スペーサ４６の大きさ（精細度）の限界について説明する。柱状スペーサ４６の精細度に影響を与える要因としては、現在用いられているフォトマスクの限界精細度、レジストとフォトマスクとの接近度合を示す露光ギャップ、現像時の膜減り率などが挙げられる。特に、上記材料を用いた場合、柱状スペーサの材料となるレジストとの接着を回避するため、レジストとフォトマスクとの接近度合が低下するおそれがある。柱状スペーサ４６として、例えば厚さ５μｍ前後の円柱形状のパターンを形成する場合、上記精細度に影響を与える要素を考慮すると、実際にパターン形成できる精細度の限界は、円柱形状の直径がおよそ１０μｍ程度の精細度となる。
【００３９】
次に、フィルム基板４１，４２が接触しないようにするための柱状スペーサ４６の配置密度について説明する。液晶表示素子１０に対して加わる可能性のある最も大きな力は大気圧である。この大気圧による力がフィルム基板４１，４２に対して等分布荷重となって加わった場合に、フィルム基板４１、４２間（又はＩＴＯ電極４３，４４間）が接触しないだけの柱状スペーサ４６の配置密度を計算する。そして、そのうちの最小の配置密度を最小配置密度とする。
【００４０】
ここで、柱状スペーサ４６の円柱の直径を、上述したように、精細度の限界である１０μｍとした場合、隣り合う柱状スペーサ４６の間の距離をＬ、大気圧をｗとすると、最大曲げモーメントＭmaxは、
Ｍmax＝ｗＬ2／８        …（１）
となる。
【００４１】
このときの最大たわみＹmaxは、ヤング率をＥ、断面二次モーメントをＩzとすると、
Ｙmax＝５／３８４×ｗＬ4／ＥＩZ        …（２）
となる。
【００４２】
フィルム基板４１，４２間の距離が、柱状スペーサ４６の厚さ５μｍと同一であるとすると、Ｙmaxが５μｍ以上となった場合にフィルム基板４１，４２が接触することになる。このため、計算上は、Ｙmaxが５μｍとなるような、隣り合う柱状スペーサ４６間の距離Ｌの値が、柱状スペーサ４６の最大間隔となる。具体的には、フィルム基板４１，４２として、樹脂系の材料を用いた場合、式（２）より、直径１０μｍの柱状スペーサ４６の間隔をおよそ２００μｍ以上にするとフィルム基板４１，４２が接触することになる。
【００４３】
したがって、本実施形態では、最小配置密度を達成する、柱状スペーサ４６の配置は、図７に示す配置となる。このような配置とすることで、真空汲み上げ方式による液晶混合物注入時に液晶が入らない部分ができるのを抑制することができる。
【００４４】
ここで、実際にフィルム基板４１，４２を貼り合わせる作業を行うときには，貼り合わせの位置ずれが、最小値で±５μｍ程度発生するおそれがある。このため、確実に直径１０μｍの柱状スペーサ４６の上面に、図４（ａ）に示すように４つの透明導電体５０を接触させるためには、透明導電体５０は、表示領域ＤＰＡの外側の全面に連続的に配置することが望ましい。すなわち、透明導電体５０の間隔は、透明導電体５０間の隙間が柱状スペーサ４６の配置位置にかかるように、柱状スペーサ４６の直径の半分の間隔である５μｍが適切であると考えられる。
【００４５】
以上の観点から、本実施形態では、図８に示すように、表示領域ＤＰＡの外側に配置される透明導電体５０を５μｍ角とし、各透明導電体５０の間隔を５μｍに設定している。
【００４６】
以上、詳細に説明したように、本実施形態によると、対向する２枚のフィルム基板４１，４２の対向面それぞれにはＩＴＯ電極４３，４４が形成され、フィルム基板４２の外縁部近傍に、ＩＴＯ電極４３，４４よりも面積が小さく、かつＩＴＯ電極と同一材料である透明導電体５０が形成されている。そして、複数の柱状スペーサ４６が、ＩＴＯ電極４４上に形成されるとともに、ＩＴＯ電極４３又は透明導電体５０に接着されることで、液晶混合物４５が充填されるスペースをフィルム基板４１，４２間に形成する。したがって、ＩＴＯ電極４４と透明導電体５０との間に配置される柱状スペーサ４６の、透明導電体５０との接着面積を、ＩＴＯ電極４３，４４間に配置される柱状スペーサ４６の、ＩＴＯ電極４４との接着面積よりも小さくコントロールすることができる。これにより、周辺環境の温度が変化して、フィルム基板４１，４２間のスペースの容積に対して、液晶混合物４５の体積が増加しても、柱状スペーサ４６と透明導電体５０とが接着している部分のみをはがしやすくすることができる。これにより、柱状スペーサ４６の接着部分がはがれる部分（剥離発生部５２）を一部に集中させることができる。したがって、当該剥離発生部５２を表示品位に対する影響が少ない位置に設定することで、温度による液晶表示素子１０の表示品位の低下を抑制することができる。また、透明導電体５０の材料をＩＴＯ電極と同一の材料としているので、透明導電体５０とＩＴＯ電極とを同時にパターニングすることができる。
【００４７】
ここで、従来のように、熱により硬化する接着材料を用いた場合には、接着する直前に軟化する温度域が存在することが多い。このため、本実施形態のように透明導電体５０を用いても、柱状スペーサ４６が段差に沿って変形し、接着面積をコントロールできないおそれがある。しかるに、本実施形態のように、柱状スペーサ４６の材料として、アクリル系レジストを用いることで、柱状スペーサ４６の接着部分が、段差に沿って変形するのを防止することができる。これにより、接着面積の適切なコントロールが可能となる。
【００４８】
また、フィルム基板４１，４２の単位面積あたりの接着力を部分的にコントロールする方法としては、配置する柱状スペーサの円柱の直径自体を小さくする方法や、配置密度を小さくする方法なども考えられる。しかるに、円柱の直径を小さくするのは、精度上問題があり、また、配置密度を小さくしすぎるとスペーサとしての密度が足りずフィルム基板４１，４２間が接触してしまう可能性がある。したがって、本実施形態のように、柱状スペーサ４６に接触する部材、すなわち、ＩＴＯ電極４３や透明導電体５０の面積や配置ピッチを変更することで、柱状スペーサ４６の設計及び製造を簡易に行うことができる。
【００４９】
また、本実施形態によると、透明導電体５０が形成される領域が、表示領域ＤＰＡ以外の領域であるので、周辺温度の影響による表示品位の低下を効果的に抑制することができる。
【００５０】
また、本実施形態によると、複数の柱状スペーサ４６を同一形状としても、接着面積をコントロールすることができるので、柱状スペーサ４６の製造を簡易にすることができる。
【００５１】
なお、上記実施形態では、ＩＴＯ電極４４上に柱状スペーサ４６を形成した場合について説明したが、これに限らず、ＩＴＯ電極４３側に柱状スペーサ４６を形成しても良い。
【００５２】
また、上記実施形態では、透明導電体５０を、フィルム基板４１上に形成した場合について説明したが、これに限らず、フィルム基板４２側に形成しても良い。また、フィルム基板４１、４２の両方に形成しても良い。また、透明導電体５０は２箇所以上に設けても良い。
【００５３】
なお、上記実施形態では、図４（ａ）、図５（ａ）に示すように、一枚のＩＴＯ電極４４上に柱状スペーサ４６が一列のみ配列されている場合について説明したが、これに限られるものではない。柱状スペーサ４６は、一枚の電極上に複数列配列されても勿論良い。また、上記実施形態では、同一形状の透明導電体５０を等間隔で多数配置したが、これに限られるものではない。透明導電体５０は、ＩＴＯ電極よりも面積が小さければ、必ずしも全てが同一形状である必要はなく、また、透明導電体５０は、等間隔で配置しなくても良い。
【００５４】
なお、上記実施形態では、本発明をコレステリック液晶に適用した場合について説明したが、これに限られるものではない。上記実施形態は、無電力下で表示を維持することが可能な表示装置、例えば、電気泳動方式や電子粉流体など、種々の表示装置に適用することが可能である。
【００５５】
また、上記実施形態では、液晶表示素子１０がモノクロ表示のみ可能である場合について説明したが、これに限られるものではない。例えば、緑、青、赤色の表示が可能な液晶表示素子１０を重ねることにより、カラー表示を実現することとしても良い。また、モノクロ表示は、緑（Ｇｒｅｅｎ）以外の色であっても良い。
【００５６】
また、上記実施形態では、液晶表示素子１０が反射型の液晶表示素子である場合について説明したが、これに限られるものではない。上記実施形態の液晶表示素子１０の、光吸収層４８を光源に変更することで、透過型の液晶表示素子を実現することとしても良い。
【００５７】
上述した実施形態は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
【符号の説明】
【００５８】
１０  液晶表示素子
４１  フィルム基板（第１の基板）
４２  フィルム基板（第２の基板）
４３  ＩＴＯ電極（第１の電極）
４４  ＩＴＯ電極（第２の電極）
４５  液晶混合物（液晶層）
４６  柱状スペーサ（スペーサ）
５０  透明導電体
【図１】
2011027851.tif 000003
【図２】
2011027851.tif 000004
【図３】
2011027851.tif 000005
【図４】
2011027851.tif 000006
【図５】
2011027851.tif 000007
【図６】
2011027851.tif 000008
【図７】
2011027851.tif 000009
【図８】
2011027851.tif 000010
【図９】
2011027851.tif 000011