(57)【要約】【課題】ポリゴンミラーの回転速度を変更せずとも、画像データの副走査方向の倍率調整と倍率調整に伴う画像劣化の防止を可能とし、生産性を向上させること。【解決手段】主走査方向に配列された画素列を１ラインとして、主走査方向に直交する方向である副走査方向に複数ラインを配して構成された画像データに対し、設定された変倍率に基づいて、副走査方向の画素列に対して画素の挿入又は間引きによる変倍を行なう変倍部を備え、変倍部は、隣接する記副走査方向の画素列における画素の挿入又は間引き位置が、主走査方向において非連続となる位置で画素の挿入又は間引きを行なう画像処理装置。【選択図】図５
2011135387.tif 000002
【特許請求の範囲】
【請求項１】
主走査方向に配列された画素列を１ラインとして、前記主走査方向に直交する方向である副走査方向に複数ラインを配して構成された画像データに対し、設定された変倍率に基づいて、前記副走査方向の画素列に対して画素の挿入又は間引きによる変倍を行なう変倍部を備え、
前記変倍部は、隣接する前記副走査方向の画素列における画素の挿入又は間引き位置が、前記主走査方向において非連続となる位置で画素の挿入又は間引きを行なう、
画像処理装置。
【請求項２】
前記変倍部は、
前記変倍率に基づいて算出された副走査方向の周期で、前記副走査方向の画素列毎に画素の挿入又は間引きを行なう、
請求項１に記載の画像処理装置。
【請求項３】
前記副走査方向の周期で実施される画素の挿入又は間引きの周期的パターンについて、当該周期的パターンの位相が前記副走査方向の画素列毎に異なる、
請求項２に記載の画像処理装置。
【請求項４】
前記変倍部は、
前記副走査方向の画素列毎に、前記前記周期的パターンの初期位相値を示す初期位相設定情報を記憶する初期位相記憶部を有する、
請求項３に記載の画像処理装置。
【請求項５】
前記変倍部は、
前記副走査方向の画素列毎に対して、前記副走査方向の周期の範囲内で乱数を発生する乱数発生部を有し、
前記副走査方向の画素列毎に、前記乱数発生部により発生された乱数を前記周期的パターンの初期位相値とする、
請求項３に記載の画像処理装置。
【請求項６】
前記画像データを記憶する画像メモリと、
前記画像メモリに対する前記画像データの入力又は出力を許可する許可信号を生成し、当該許可信号の出力に基づいて前記画像メモリに対して前記画像データの入力又は出力を制御するメモリ制御部と、
を備え、
前記変倍部は、
前記メモリ制御部内において、前記画像メモリとの前記画像データの入出力部の位置に設けられており、前記許可信号の出力を停止して画素の挿入又は間引きを行なう、
請求項１から５のいずれか一項に記載の画像処理装置。
【請求項７】
前記画像データをラスタライズするラスタライズ部と、
前記画像データに対してスクリーン処理を行うスクリーン処理部と、を備え、
前記変倍部は、前記ラスタライズ部の後段であって前記スクリーン処理部の前段に設けられ、前記ラスタライズ部によりラスタライズされた画像データが入力され、スクリーン処理部に画像データを出力する、
請求項１から６のいずれか一項に記載の画像処理装置。
【請求項８】
前記変倍部は、
前記副走査方向の画素列に対して、ニアレストネイバー処理を用いて画素の挿入又は間引きを行う、
請求項１から７のいずれか一項に記載の画像処理装置。
【請求項９】
前記変倍部は、
前記副走査方向の画素列に対して、所定の補間処理を用いて画素の挿入又は間引き箇所の平滑化を行なう、
請求項１から７のいずれか一項に記載の画像処理装置。
【請求項１０】
前記変倍部は、
入力された主走査方向の画素列の画像データに対して前記副走査方向において１列前の主走査方向の画素列の画像データを一時的に格納するバッファと、
前記主走査方向の画素数をカウントする主走査カウンタと、
前記主走査カウンタと同期して前記副走査方向の画素列毎に、前記周期的パターンの初期位相値を出力する初期位相出力部と、
前記変倍率に基づく前記副走査方向の周期内の画素数をカウントする副走査カウンタと、
前記主走査カウンタによるカウンタ値に対応する画素毎に、前記副走査カウンタによるカウンタ値と前記初期位相値との比較結果に応じて、前記バッファに格納されている画像データを選択するか否かを示す選択信号を生成する選択信号生成部と、
前記主走査カウンタによるカウンタ値に対応する画素毎に、前記選択信号生成部により生成された選択信号に応じて、前記入力された主走査方向の画素列の画像データ又は前記バッファに格納されている主走査方向の画素列の画像データのうち、いずれか一方を選択して出力する選択部と、
前記副走査方向の周期と前記副走査カウンタによるカウンタ値とを比較し、当該比較結果に応じて前記主走査方向の画像データの入出力を制御する入力制御部と、
を備える、
請求項３に記載の画像処理装置。
【請求項１１】
前記入出力制御部は、
前記比較結果に応じて、前記画素の挿入時には前記主走査方向の画像データの入力を、前記画素の間引き時には前記主走査方向の画像データの出力を停止させる、
請求項１０に記載の画像処理装置。
【請求項１２】
前記画像データを一時的に格納するための画像メモリと、
前記画像メモリを制御するメモリ制御部と、をさらに備え、
前記変倍部は、
前記メモリ制御部の下流に接続され、前記画素の間引き時における前記主走査方向の画像データの出力停止時には、当該画像データともに、水平同期信号、水平画像有効信号のいずれか、又は両方ともアクティブとしない、
請求項１１に記載の画像処理装置。
【請求項１３】
前記画像データを一時的に格納するための画像メモリと、
前記画像メモリを制御するメモリ制御部と、をさらに備え、
前記変倍部のうち、前記画素の挿入処理を行う拡大部は前記メモリ制御部の下流に、前記画素の間引き処理を行う縮小部は前記メモリ制御部の上流に接続される、
請求項１１に記載の画像処理装置。
【請求項１４】
画像データに基づいて用紙の両面に画像形成を行う画像形成部と、
前記画像データに基づいて画像形成が行われる前記用紙の表面と裏面とに個別に設定された変倍率を記憶する記憶部と、
請求項１から１３のいずれか一項に記載の画像処理装置と、
を備えた画像形成装置。
【請求項１５】
前記変倍率は、用紙の種類、サイズ毎に設定されている、
請求項１４に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置及び画像形成装置に関する。
【背景技術】
【０００２】
近年、ポリゴンミラー等の光学系を含む露光装置、現像装置、感光体ドラム等を備えた画像形成装置がある。このような画像形成装置では、画像データに基づいて変調された光が所定の速度で回転するポリゴンミラーにより偏向走査されることにより感光体ドラム上が露光され、静電潜像が形成される。そして、感光体ドラム上に形成された静電潜像にトナーが付着してトナー像が形成され、当該トナー像が用紙に転写され、定着装置により熱定着されることにより、用紙に画像が形成される。
【０００３】
色毎にポリゴンミラーを備えて露光する画像形成装置では、副走査方向の色ズレ調整を行うために、ポリゴンミラーの回転速度を調整して各色に副走査方向の倍率調整を行っている。しかし、ポリゴンミラーの回転速度を変更する場合には、当該回転速度が安定するまでその他の動作を待機させる時間が必要となり、生産性が低下するという問題が生じている。
【０００４】
特に、用紙の両面に形成される画像の位置を表裏で一致させる表裏見当合わせを行なう場合には、表面に画像を形成した後の用紙は定着装置による熱定着で熱収縮しているため、裏面に形成される画像サイズを用紙の熱収縮率に応じて変更しなくてはならない。このときに、ポリゴンミラーの回転速度を変更して画像サイズを変更する場合には、回転速度が安定するまで画像形成の中断が余儀なくされ、生産性が低下するという問題がある。
【０００５】
また、単一のポリゴンミラーで複数色の露光を行なう画像形成装置では、色毎にポリゴンミラーの回転速度を変更することができず、色毎に副走査方向の倍率を調整することが困難である。
【０００６】
そこで、画像データがカラーデータかモノクロデータかに基づいてプロセス速度を切り替える画像形成装置であって、プロセス速度に応じて画像データを補正して副走査方向倍率を調整し、プロセス速度の変更に伴う回転多面鏡の回転速度の変更を不要とした技術が開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−２９２５１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、引用文献１の画像形成装置では、ポリゴンミラーの回転速度を変更せずに副走査方向の倍率を調整することが可能ではあるが、プロセス速度が変更されるため、プロセス速度が安定するまでの時間が必要となり、生産性の良いものではない。
また、副走査方向の倍率調整をライン単位の挿入または間引きで行う場合には、周期的なパターンが目立ちやすくなったり、挿入または間引き位置での画像の段差が目立ったりといった画像劣化の問題がある。
【０００９】
本発明の課題は、上記問題に鑑みて、ポリゴンミラーの回転速度を変更せずとも、画像データの副走査方向の倍率調整と倍率調整に伴う画像劣化の防止を可能とし、生産性を向上させることである。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明は、主走査方向に配列された画素列を１ラインとして、前記主走査方向に直交する方向である副走査方向に複数ラインを配して構成された画像データに対し、設定された変倍率に基づいて、前記副走査方向の画素列に対して画素の挿入又は間引きによる変倍を行なう変倍部を備え、前記変倍部は、隣接する前記副走査方向の画素列における画素の挿入又は間引き位置が、前記主走査方向において非連続となる位置で画素の挿入又は間引きを行なう画像処理装置である。
【００１１】
請求項２に記載の発明は、請求項１に記載の画像処理装置において、前記変倍部は、前記変倍率に基づいて算出された副走査方向の周期で、前記副走査方向の画素列毎に画素の挿入又は間引きを行なう。
【００１２】
請求項３に記載の発明は、請求項２に記載の画像処理装置において、前記副走査方向の周期で実施される画素の挿入又は間引きの周期的パターンについて、当該周期的パターンの位相が前記副走査方向の画素列毎に異なる。
【００１３】
請求項４に記載の発明は、請求項３に記載の画像処理装置において、前記変倍部は、前記副走査方向の画素列毎に、前記周期的パターンの初期位相値を示す初期位相設定情報を記憶する初期位相記憶部を有する。
【００１４】
請求項５に記載の発明は、請求項３に記載の画像処理装置において、前記変倍部は、前記副走査方向の画素列毎に対して、前記副走査方向の周期の範囲内で乱数を発生する乱数発生部を有し、前記副走査方向の画素列毎に、前記乱数発生部により発生された乱数を前記周期的パターンの初期位相値とする。
【００１５】
請求項６に記載の発明は、請求項１から５のいずれか一項に記載の画像処理装置において、前記画像データを記憶する画像メモリと、前記画像メモリに対する前記画像データの入力又は出力を許可する許可信号を生成し、当該許可信号の出力に基づいて前記画像メモリに対して前記画像データの入力又は出力を制御するメモリ制御部と、を備え、前記変倍部は、前記メモリ制御部内において、前記画像メモリとの前記画像データの入出力部の位置に設けられており、前記許可信号の出力を停止して画素の挿入又は間引きを行なう。
【００１６】
請求項７に記載の発明は、請求項１から６のいずれか一項に記載の画像処理装置において、前記画像データをラスタライズするラスタライズ部と、前記画像データに対してスクリーン処理を行うスクリーン処理部と、を備え、前記変倍部は、前記ラスタライズ部の後段であって前記スクリーン処理部の前段に設けられ、前記ラスタライズ部によりラスタライズされた画像データが入力され、スクリーン処理部に画像データを出力する。
【００１７】
請求項８に記載の発明は、請求項１から７のいずれか一項に記載の画像処理装置において、前記変倍部は、前記副走査方向の画素列に対して、ニアレストネイバー処理を用いて画素の挿入又は間引きを行う。
【００１８】
請求項９に記載の発明は、請求項１から７のいずれか一項に記載の画像処理装置において、前記変倍部は、前記副走査方向の画素列に対して、所定の補間処理を用いて画素の挿入又は間引き箇所の平滑化を行なう。
【００１９】
請求項１０に記載の発明は、請求項３に記載の画像処理装置において、前記変倍部は、入力された主走査方向の画素列の画像データに対して前記副走査方向において１列前の主走査方向の画素列の画像データを一時的に格納するバッファと、前記主走査方向の画素数をカウントする主走査カウンタと、前記主走査カウンタと同期して前記副走査方向の画素列毎に、前記周期的パターンの初期位相値を出力する初期位相出力部と、前記変倍率に基づく前記副走査方向の周期内の画素数をカウントする副走査カウンタと、前記主走査カウンタによるカウンタ値に対応する画素毎に、前記副走査カウンタによるカウンタ値と前記初期位相値との比較結果に応じて、前記バッファに格納されている画像データを選択するか否かを示す選択信号を生成する選択信号生成部と、前記主走査カウンタによるカウンタ値に対応する画素毎に、前記選択信号生成部により生成された選択信号に応じて、前記入力された主走査方向の画素列の画像データ又は前記バッファに格納されている主走査方向の画素列の画像データのうち、いずれか一方を選択して出力する選択部と、前記副走査方向の周期と前記副走査カウンタによるカウンタ値とを比較し、当該比較結果に応じて前記主走査方向の画像データの入出力を制御する入力制御部と、を備える。
【００２０】
請求項１１に記載の発明は、請求項１０に記載の画像処理装置において、前記入出力制御部は、前記比較結果に応じて、前記画素の挿入時には前記主走査方向の画像データの入力を、前記画素の間引き時には前記主走査方向の画像データの出力を停止させる。
【００２１】
請求項１２に記載の発明は、請求項１１に記載の画像処理装置において、前記画像データを一時的に格納するための画像メモリと、前記画像メモリを制御するメモリ制御部と、をさらに備え、前記変倍部は、前記メモリ制御部の下流に接続され、前記画素の間引き時における前記主走査方向の画像データの出力停止時には、当該画像データともに、水平同期信号、水平画像有効信号のいずれか、又は両方ともアクティブとしない。
【００２２】
請求項１３に記載の発明は、請求項１１に記載の画像処理装置において、前記画像データを一時的に格納するための画像メモリと、前記画像メモリを制御するメモリ制御部と、をさらに備え、前記変倍部のうち、前記画素の挿入処理を行う拡大部は前記メモリ制御部の下流に、前記画素の間引き処理を行う縮小部は前記メモリ制御部の上流に接続される。
【００２３】
請求項１４に記載の発明は、画像データに基づいて用紙の両面に画像形成を行う画像形成部と、前記画像データに基づいて画像形成が行われる前記用紙の表面と裏面とに個別に設定された変倍率を記憶する記憶部と、請求項１から１３のいずれか一項に記載の画像処理装置と、を備えた画像形成装置である。
【００２４】
請求項１５に記載の発明は、請求項１４に記載の画像形成装置において、前記変倍率は、用紙の種類、サイズ毎に設定されている。
【発明の効果】
【００２５】
請求項１に記載の発明によれば、ポリゴンミラーの回転速度を変更せずとも、画像データの副走査方向の倍率調整をすることができると共に、倍率調整に伴う画像劣化を防止でき、生産性を向上させることができる。
【００２６】
請求項２に記載の発明によれば、請求項１と同様の効果を得られるのは勿論のこと、副走査方向に連続して画素が挿入又は間引きされることを防止でき、画像データの劣化を低減できる。
【００２７】
請求項３に記載の発明によれば、請求項２と同様の効果を得られるのは勿論のこと、主走査方向に連続して画素が挿入又は間引きされることを防止でき、画像データの劣化を低減できる。
【００２８】
請求項４に記載の発明によれば、請求項３と同様の効果を得られるのは勿論のこと、初期位相記憶部に記憶されている初期位相設定情報を用いて、副走査方向の画素列毎に、周期的パターンの初期位相値を設定することができ、主走査方向に連続して画素が挿入又は間引きされることを防止でき、画像データの劣化を低減できる。
【００２９】
請求項５に記載の発明によれば、請求項３と同様の効果を得られるのは勿論のこと、副走査方向の画素列毎に、乱数発生部により発生された乱数を周期的パターンの初期位相値とすることができ、主走査方向に連続して画素が挿入又は間引きされることを防止でき、画像データの劣化を低減できる。
【００３０】
請求項６に記載の発明によれば、請求項１から５のいずれか一項と同様の効果を得られるのは勿論のこと、変倍部がメモリ制御部内において、画像メモリとの画像データの入出力部の位置に設けられていることにより、メモリ制御部が生成する許可信号の出力を直接的に停止させることができ、画素の挿入又は間引きを行なうことができる。
【００３１】
請求項７に記載の発明によれば、請求項１から６のいずれか一項と同様の効果を得られるのは勿論のこと、変倍部がメモリ制御部内において、画像メモリとの画像データの入出力部の位置に設けられていることにより、メモリ制御部が生成する許可信号の出力を直接的に停止させることができるため画素の挿入又は間引きを行なうことができる。
【００３２】
請求項８に記載の発明によれば、請求項１から７のいずれか一項と同様の効果を得られるのは勿論のこと、副走査方向の画素列に対して、ニアレストネイバー処理を用いて画素の挿入又は間引きを行うことができる。
【００３３】
請求項９に記載の発明によれば、請求項１から７のいずれか一項と同様の効果を得られるのは勿論のこと、副走査方向の画素列に対して、所定の補間処理を用いて画素の挿入又は間引き箇所の平滑化を行なうことができ、画像データの劣化を低減することができる。
【００３４】
請求項１０に記載の発明によれば、請求項３と同様の効果を得られる。
【００３５】
請求項１１に記載の発明によれば、請求項３と同様の効果を得られるのは勿論のこと、比較結果に応じて、画素の挿入時には主走査方向の画像データの入力を、画素の間引き時には主走査方向の画像データの出力を停止させることができる。
【００３６】
請求項１２に記載の発明によれば、請求項１１と同様の効果を得られるのは勿論のこと、変倍部をメモリ制御部の下流に接続し、画素の間引き時における主走査方向の画像データの出力停止時には、画像データともに、水平同期信号、水平画像有効信号のいずれか、又は両方ともアクティブとしないことで、画素の間引きを行うことができる。
【００３７】
請求項１３に記載の発明によれば、請求項１１とは同様の効果を得られるのは勿論のこと、変倍部のうち、画素の挿入処理を行う拡大部をメモリ制御部の下流に、画素の間引き処理を行う縮小部をメモリ制御部の上流に接続することができる。
【００３８】
請求項１４に記載の発明によれば、用紙の表面と裏面とに個別に設定された変倍率に基づいて、用紙の表面に画像形成される画像データと裏面に画像形成される画像データとに対して、ポリゴンミラーの回転速度を変更せずとも、個別に副走査方向の倍率調整をすることができ、両面画像形成時における生産性を向上させることができる。
【００３９】
請求項１５に記載の発明によれば、請求項１４と同様の効果を得られるのは勿論のこと、用紙の種類、サイズ毎に設定された変倍率を用いることができる。
【図面の簡単な説明】
【００４０】
【図１】画像形成装置の機能的構成図である。
【図２】変倍率テーブルの例を示す図である。
【図３】画像処理装置の概略構成図である。
【図４】副走査方向に画像データを拡大する場合のメモリコントローラ２３０の概略機能構成図である。
【図５】図４に示す変倍部の概略構成図である。
【図６】選択信号生成部で実行される選択信号生成処理のフローチャートである。
【図７】副走査方向に画像データを拡大する場合の出力画像データの動作イメージ図である。
【図８】（Ａ）は図７に示した副走査方向に画像データを拡大する場合の出力画像データに基づく出力画像全体のイメージ図であり、（Ｂ）は（Ａ）に示す出力画像の一部拡大イメージ図を示す。
【図９】多値の画像データの場合の変倍部の概略構成図である。
【図１０】選択信号生成部で実行される選択信号生成処理のフローチャートである。
【図１１】副走査方向に多値の画像データを拡大する場合の出力画像データに基づく出力画像の一部拡大イメージ図である。
【図１２】副走査方向に画像データを拡大する場合のメモリコントローラの概略機能構成図である。
【図１３】図１２に示す画素間引部の概略構成図である。
【図１４】選択信号生成部で実行される選択信号生成処理のフローチャートである。
【図１５】副走査方向に画像データを縮小する場合の出力画像データの動作イメージ図である。
【図１６】図１５に示した副走査方向に画像データを縮小する場合の出力画像データに基づく出力画像の一部拡大イメージ図である。
【図１７】副走査方向に画像データを縮小する場合の出力画像メモリコントローラの概略機能構成図である。
【図１８】図１７に示す変倍部の概略構成図である。
【発明を実施するための形態】
【００４１】
以下、図を参照して本実施の形態を詳細に説明する。
まず、構成を説明する。
図１に、本実施の形態における画像形成装置１の機能的構成図を示す。
図１に示すように、画像形成装置１は、本体制御部１０と、画像読取部２０と、操作表示部３０と、プリント部４０と、プリンタコントローラ５０等を備えて構成される。
【００４２】
本体制御部１０は、制御部１００、不揮発メモリ１１１、ＤＢ（DataBase）１１２、メモリ１２０、画像処理装置２００等を備え、各部は制御部１００によって統括的に制御されている。
【００４３】
制御部１００は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等から構成され、ＲＯＭ又は不揮発メモリ１１１、ＤＢ１１２に格納されているシステムプログラム及び各種アプリケーションプログラム、各種データの中から指定されたプログラムやデータを読み出してＲＡＭに展開し、ＲＡＭに展開されたプログラムとの協働で、各種処理を実行し、画像形成装置１の各部を集中制御する。例えば、制御部１００は、操作表示部３０やプリンタコントローラ５０を介して接続された外部装置２から入力される指示信号に従って、コピーモード、プリンタモード、スキャナモードを切り替え、複写、プリント、画像データの読取等の制御を行う。
【００４４】
また、制御部１００は、ＲＯＭ又は不揮発メモリ１１１から本実施の形態に係る処理プログラムや必要な各種データを読み出し、当該プログラム及び各種データとの協働により、画像形成処理を制御する。
【００４５】
本実施の形態における制御部１００は、画像データに基づいて用紙に画像を形成する画像形成処理を実行する場合、不揮発メモリ１１１内の変倍率テーブルを参照して、当該画像データに基づいて画像が形成される用紙の種類、サイズ、及びプリントモード（両面／片面）に対応する変倍率を選出する。そして、制御部１００は、この変倍率に基づいて、副走査方向に画素を挿入又は間引く変倍周期（挿入周期又は間引き周期）を算出し、当該変倍周期を示す変倍周期信号（挿入周期信号又は間引き周期信号）を画像処理装置２００に出力する。
【００４６】
詳しくは、制御部１００は、変倍率と各色ズレ補正倍率とを乗算し、この乗算値に基づいて副走査方向の変倍量（副走査方向に拡大又は縮小する画素数）を算出する。そして、変倍量に応じて画像データの副走査方向の画素数を等分した画素数を変倍周期（挿入周期又は間引き周期）として算出する。
【００４７】
例えば、副走査方向の画素数が１０００画素であり、乗算値が１０１％である場合には、乗算値が１００％以上であることから、制御部１００は、副走査方向に拡大すると判別し、変倍量として１０画素、挿入周期として１００画素を算出し、挿入周期信号を出力する。また、例えば、副走査方向の画素数が１０００画素であり、乗算値が９９％である場合には、乗算値が１００％未満であることから、制御部１００は、副走査方向に縮小すると判別し、変倍量として１０画素、間引き周期として１００画素を算出し、間引き周期信号を出力する。
【００４８】
不揮発メモリ１１１は、画像形成に係る各種処理プログラム及びデータの他、本実施の形態に係る処理プログラムや、各処理で生成される各種データや処理されたデータ等を記憶する。また、本実施の形態における不揮発メモリ１１１には、変倍率テーブルを記憶する記憶部として機能する。
【００４９】
図２に、変倍率テーブルの例を示す。
図２に示すように、変倍率テーブルには、用紙の種類（紙種）、サイズ、用紙の表面・裏面毎の熱収縮率に基づいて、副走査方向の変倍率が設定されている。
なお、変倍率テーブルは、プリント部４０の給紙部４１が備える給紙トレイ毎に、給紙トレイに格納されている用紙の熱収縮率に基づいて副走査方向の変倍率が設定されたものであってもよい。更に、変倍率テーブルは、操作表示部３０からの指示に応じて書き換え可能であってもよい。
【００５０】
ＤＢ１１２は、ＨＤＤ（Hard Disk Drive）等の書き込み可能な不揮発性の記憶媒体で構成されている。
【００５１】
メモリ１２０は、ＨＤＤ（Hard Disk Drive）、ＤＲＡＭ（Dynamic RAM）等により構成され、画像データを読み書き可能に記憶する。メモリ１２０に記憶される画像データは、主走査方向に配列された画素列を１ラインとして、主走査方向と直交する方向である副走査方向に複数ラインを配して構成されている。
【００５２】
メモリ１２０は、制御部１００からの指示により、画像読取部２０又はプリンタコントローラ５０から入力され、画像処理装置２００により処理された画像データを記憶して格納したり、メモリ１２０に記憶されている画像データを読み出して画像処理装置２００に出力する。
【００５３】
画像処理装置２００は、画像読取部２０、プリンタコントローラ５０又はメモリ１２０から入力された画像データに対して、各種画像処理を施してメモリ１２０又はプリント部４０に出力する。
【００５４】
画像読取部２０は、ＣＣＤ、画像読取制御部、ＡＤＦ（Auto Document Feeder）と称される自動原稿送り部や読取部等から構成される。画像読取制御部は、制御部１００からの指示に基づいて自動原稿送り部、読取部等を制御して、複数の原稿の画像を読み取る。読み取られたアナログの画像データは画像処理装置２００に出力される。ここで、画像とは、図形や写真等のイメージデータに限らず、文字や記号等のテキストデータ等も含む意である。
【００５５】
操作表示部３０は、ＬＣＤ（Liquid Crystal Display）等の表示部と、当該表示部を覆うように設けられたタッチパネル３１、スタートボタン、操作表示制御部、その他図示しない操作キー等から構成される入力部とを備えている。操作表示部３０は、操作キー群又はタッチパネル３１から入力される操作信号を制御部１００に出力する。また、操作表示部３０は、操作表示制御部により制御部１００から入力される表示信号に従って、各種設定条件を入力するための各種設定画面や各種処理結果等を表示部に表示する。
【００５６】
プリント部４０は、画像処理装置２００から入力されたプリントデータに基づいて、電子写真方式の画像形成処理を行うものであり、給紙部４１、給紙搬送部、各色の画像形成部４２、定着部、搬出部等のプリント出力に係る各部やプリント制御部を備えて構成される。
【００５７】
給紙部４１は、複数の給紙トレイを備える。各給紙トレイには、用紙の種類（紙種、坪量、サイズ）毎に予め識別された用紙が格納されており、用紙の最上部から一枚ずつ給紙搬送部に向けて搬送される。
【００５８】
給紙搬送部は、給紙トレイから搬送された用紙を、複数の中間ローラ、レジストローラ等を経て二次転写ローラへと搬送する。また、給紙搬送部は、搬送路切換板により、片面に画像形成処理済みの用紙を両面搬送路に搬送し、再び中間ローラ、レジストローラを経て二次転写ローラへと搬送する。この二次転写ローラにより、後述する中間転写ベルトに転写されたトナー画像が用紙上に一括転写される。
【００５９】
画像形成部４２は、感光体ドラム、帯電装置、露光装置、現像装置、一次転写ローラ、クリーニング装置等を備え、画像データに基づき用紙上に画像形成された出力物を生成する。例えば、画像形成装置１がカラー画像を形成するものである場合、画像形成部４２が色毎に設けられる。
【００６０】
例えば、イエロー（Ｙ）の画像を形成する画像形成部は、感光体ドラムの周囲に配置された帯電装置、露光装置、現像装置、一次転写ローラ、クリーニング装置を備え、イエロー（Ｙ）の画像を形成する。
【００６１】
具体的には、帯電装置により帯電された感光体ドラムに、露光装置からイエロー（Ｙ）の画像データに応じた光が照射されて静電潜像が形成される。現像装置には、イエロー（Ｙ）のトナーが充填されており、現像装置は、静電潜像が形成された感光体ドラムの表面にトナーを付着させて静電潜像を現像する。感光体ドラムに付着したトナーは、感光体ドラムが一定速度回転することで一次転写ローラが配置された転写位置へ移動し、当該転写位置で中間転写ベルトに転写される。中間転写ベルトにトナーが転写された後、クリーニング装置が、感光体ドラムの表面の残留電荷や残留トナー等を除去する。
同様に、各色の画像形成部は、感光体ドラムの周囲に配置された帯電装置、露光装置、現像装置、一次転写ローラ、クリーニング装置を備え、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の画像をそれぞれ形成する。
【００６２】
各一次転写ローラによる転写位置で中間転写ベルトに転写された各色のトナーは、二次転写ローラよる転写位置で用紙に一括転写される。
用紙に転写されたトナー像は、定着装置により熱定着され、トナー像が熱定着された画像が形成された用紙は、排紙ローラに挟持されて搬出口から排紙トレイへ排出される。
【００６３】
用紙の両面に画像形成を行う場合には、一方の面（例えば表面）に画像形成された後、定着装置から排出された用紙が搬送路切換板により両面搬送路に搬送され、再び中間ローラ、レジストローラを経て二次転写ローラへと搬送され、他方の面（裏面）上に画像形成が行われる。従って、画像形成部４２は、画像データに基づいて用紙の両面に画像形成を行う機能を実現する。
【００６４】
プリンタコントローラ５０は、画像形成装置１をネットワークプリンタとして使用する場合に、ＬＡＮ（Local Area Network）等のネットワーク３に接続されるＰＣ（Personal Computer）等の外部装置２から画像形成装置１に送信されるジョブの管理及び制御を行う。プリンタコントローラ５０は、外部装置２からプリント対象のデータを受信し、当該データをジョブデータとして制御部１００へ出力する。
【００６５】
図３に、画像処理装置２００の概略構成図を示す。
図３に示すように、メモリ１２０は、画像メモリ１２１と出力画像メモリ１２２とを備え、画像処理装置２００は、入力画像処理部２１０、ラスタライズ部２２０、メモリコントローラ２３０、出力画像処理部２４０、出力画像メモリコントローラ２５０等を備える。
【００６６】
画像メモリ１２１は、メモリコントローラ２３０からの指示により、画像データの書き込み／読み出しが行なわれる。出力画像メモリ１２２は、出力画像メモリコントローラ２５０からの指示により、画像データの書き込み／読み出しが行なわれる。
なお、画像メモリ１２１、出力画像メモリ１２２は、画像形成部毎、即ち、画像形成部により形成される画像の色毎にそれぞれ設けられている。
【００６７】
入力画像処理部２１０は、画像読取部２０から入力されたアナログの画像データに対して、アナログ処理、Ａ／Ｄ変換処理、色変換処理、輝度濃度変換処理、フィルタ処理等を行い、各種処理が行われた画像データをメモリコントローラに出力する。
【００６８】
ラスタライズ部２２０は、プリンタコントローラ５０から入力されたページ記述言語（ＰＤＬ；Pate Description Language）形式の画像データをビットマップ形式の画像データに変換（ラスタライズ）する。ラスタライズ部２２０は、変換済みの画像データをメモリコントローラに出力する。
【００６９】
メモリコントローラ２３０は、入力画像処理部２１０及びラスタライズ部２２０の後段であって出力画像処理部２４０の前段に設けられている。
メモリコントローラ２３０は、制御部１００からの指示に従って、入力画像処理部２１０又はラスタライズ部２２０から入力された画像データを画像メモリ１２１に書き込んで格納させる、又は、画像メモリ１２１に格納されている画像データを読み出して出力画像処理部２４０に出力する制御を行なう。
【００７０】
また、本実施の形態におけるメモリコントローラ２３０は、画像データに対し、制御部１００から入力される変倍周期（挿入周期又は間引き周期）に基づいて、副走査方向の画素列に対して画素の挿入又は間引きを行い、副走査方向の画像データを変倍（拡大又は縮小）する変倍部を備える。この変倍部は、変倍周期で実施される画素の挿入又は間引きの周期的パターンについて、当該周期的パターンの位相を副走査方向の画素列毎に異ならせ、隣接する副走査方向の画素列における画素の挿入又は間引き位置が、主走査方向において非連続となる位置で画素の挿入又は間引きを行う。
【００７１】
出力画像処理部２４０は、メモリコントローラ２３０から入力された画像データに対して、スクリーン処理や誤差拡散処理等を行い、各種処理が行われた画像データを出力画像メモリコントローラ２５０に出力する。即ち、出力画像処理部２４０は、画像データに対してスクリーン処理を行うスクリーン処理部として機能する。
【００７２】
出力画像メモリコントローラ２５０は、制御部１００からの指示に従って、出力画像処理部２４０から入力された画像データを出力画像メモリ１２２に書き込んで格納したり、出力画像メモリ１２２に格納されている画像データをプリント部４０の動作タイミングと同期させて出力したりする出力タイミング制御を行う。
出力画像メモリコントローラ２５０から出力された各色の画像データは、プリントデータとしてプリント部４０の各色の画像形成部に出力される。
【００７３】
なお、メモリコントローラ２３０、出力画像処理部２４０、出力画像メモリコントローラ２５０は、画像形成部毎、即ち、画像形成部により形成される画像の色毎にそれぞれ設けられており、各色の画像データを扱うものである。
【００７４】
まず、副走査方向に画像データを拡大する場合について説明する。
図４に、副走査方向に画像データを拡大する場合のメモリコントローラ２３０の概略機能構成図を示す。図４に示すように、メモリコントローラ２３０は、メモリ制御部２３１と、変倍部３００と備えている。
【００７５】
メモリ制御部２３１は、制御部１００から入力される書込ライン同期信号に従ってライトイネーブル信号を生成する。ライトイネーブル信号は、画像メモリ１２１に対する画像データの入力を許可する許可信号である。メモリ制御部２３１は、ライトイネーブル信号を画像メモリ１２１に出力すると共に、ライトイネーブル信号の出力に基づいて、入力画像データを画像メモリ１２１に書き込んで格納させる。
また、メモリ制御部２３１は、制御部１００から入力される読出ライン同期信号に従ってリードイネーブル信号を生成する。リードイネーブル信号は、画像メモリ１２１に対する画像データの出力を許可する許可信号である。メモリ制御部２３１は、リードイネーブル信号を画像メモリ１２１に出力すると共に、リードイネーブル信号の出力に基づいて、画像メモリ１２１に格納されている画像データを読み出して出力する。
【００７６】
変倍部３００は、メモリコントローラ２３０内において、画像メモリ１２１との画像データの入出力部の位置に設けられており、画素挿入部３１０とリセット信号生成部３２０とを備え、リードイネーブル信号の出力を停止し、副走査の各画素列に対して画素の挿入を行う。
【００７７】
図５に、図４に示す変倍部３００の概略構成図を示す。
図５に示す変倍部３００は、画像データが２値の場合の例とする。図５に示すように、変倍部３００は、画素挿入部３１０とリセット信号生成部３２０とを備える。
【００７８】
画素挿入部３１０は、主走査カウンタ３１１、ＨＶ＆ＶＶ部３１２、タイミング調整部３１３、ラインバッファ３１４、乱数発生部３１５、副走査カウンタ３１６、選択信号生成部３１７、選択部３１８を備える。
【００７９】
主走査カウンタ３１１は、クロック信号を発生し、主走査方向の画素数をカウントするカウンタであり、主走査カウンタ３１１によるカウンタ値（画素カウンタ値；ＡＤＲＳ）をタイミング調整部３１３、ラインバッファ３１４、選択信号生成部３１７に出力する。
【００８０】
ＨＶ＆ＶＶ部３１２には、制御部１００からの信号に基づいてプリント制御部が生成したＶＶ（Vertical Valid：垂直画像有効領域）信号、ＨＶ（Horizontal Valid：水平画像有効領域）信号が入力される。ＨＶ＆ＶＶ部３１２は、ＨＶ信号及びＶＶ信号を合成し、当該信号をタイミング調整部３１３へ出力する。
【００８１】
タイミング調整部３１３では、画像メモリ１２１から読み出された画像データ（入力画像データ）と、ＨＶ信号、ＶＶ信号、画素カウンタ値とのタイミング調整が行われる。タイミング調整部３１３は、主走査カウンタ３１１から画素カウンタ値、ＨＶ＆ＶＶ部からＨＶ信号とＶＶ信号の合成信号、画像メモリ１２１から読み出された画像データがそれぞれ入力され、タイミング調整後の各信号をラインバッファ３１４に出力する。
【００８２】
ラインバッファ３１４は、主走査方向の画素列（１ライン分）の画像データを格納するバッファである。ラインバッファ３１４は、タイミング調整部３１３に入力された１ライン分の入力画像データに対して、副走査方向において１ライン前の１ライン分の入力画像データを一時的に格納する。
【００８３】
乱数発生部３１５は、ＶＶ信号と挿入周期信号とが入力され、副走査方向の画素列毎に、挿入周期信号が示す挿入周期の範囲内で乱数を発生し、当該乱数を副走査方向の画素列毎の周期的パターンの初期位相値（ＲＮＤ）として選択信号生成部３１７に出力する初期位相出力部として機能する。
【００８４】
なお、本実施の形態では、乱数発生部３１５を用いているがこれに限らない。乱数発生部３１５に替えて、副走査方向の画素列毎の周期的パターンの初期位相値を示す初期位相設定情報を挿入周期毎に記憶する初期位相記憶部を備え、入力される挿入周期に対する初期位相設定情報を選択し、選択した初期位相設定情報に基づいて副走査方向の画素列毎の周期的パターンの初期位相値を選択信号生成部３１７に出力する構成であってもよい。
【００８５】
また、乱数発生部３１５は、比較器３２１からリセット信号が入力された場合、当該リセット信号が入力される度に、副走査方向の画素列毎に、挿入周期信号が示す挿入周期の範囲内で乱数を発生させ、挿入周期毎に副走査方向の画素列の周期的パターンの初期位相値を異ならせる構成であってもよい。
【００８６】
副走査カウンタ３１６は、クロック信号を発生し、変倍率に基づく副走査方向の挿入周期内の画素数を０からカウントするカウンタである。
副走査カウンタ３１６は、制御部１００から挿入周期信号、比較器３２１からリセット信号が入力され、挿入周期内の画素数のカウンタ値（ラインカウンタ値；ＣＮＴ）を選択信号生成部３１７、比較器３２１に出力し、また、リセット信号が入力されるとラインカウンタ値をリセットする。
【００８７】
選択信号生成部３１７は、主走査カウンタ３１１から画素カウンタ値、乱数発生部３１５から初期位相値、副走査カウンタ３１６からラインカウンタ値、制御部１００から挿入周期信号が入力される。選択信号生成部３１７は、入力された画素カウンタ値、初期位相値、ラインカウンタ値、挿入周期信号に基づいて、画素カウンタ値が示す画素毎に、ラインカウンタ値（ＣＮＴ）と初期位相値とを比較する。そして選択信号生成部３１７は、当該比較結果に応じて、画素カウンタ値が示す画素毎に、ラインバッファに格納されている画像データを選択するか否かを示す選択信号ＦＬＧを生成し、当該選択信号を選択部３１８に出力する。
【００８８】
図６に、選択信号生成部３１７で実行される選択信号生成処理のフローチャートを示す。なお、図６に示す選択信号生成処理は、画素カウンタ値ＡＤＲＳが入力される度に実行される。
【００８９】
まず、初期位相値ＲＮＤがラインカウンタ値ＣＮＴ以上か否かが判別される（ステップＳ１）。初期位相値ＲＮＤがラインカウンタ値ＣＮＴ以上である場合（ステップＳ１；ＹＥＳ）、初期位相値ＲＮＤからラインカウンタ値ＣＮＴを減算した値が変数Ｑとして算出される（ステップＳ２）。
【００９０】
初期位相値ＲＮＤがラインカウンタ値ＣＮＴ未満である場合（ステップＳ１；ＮＯ）、挿入周期ＩＮＩＴと初期位相値ＲＮＤとの和からラインカウンタ値ＣＮＴを減算した値が変数Ｑとして算出される（ステップＳ３）。
【００９１】
次に、ＶＶ信号が０か否かが判別される（ステップＳ４）。ＶＶ信号が０である場合、即ち、画像領域外である場合（ステップＳ４；ＹＥＳ）、入力された画素カウンタ値ＡＤＲＳに対する選択信号ＦＬＧ［ＡＤＲＳ］は０に設定され（ステップＳ５）、選択信号生成処理が終了される。
【００９２】
ＶＶ信号が０でない場合、即ち、ＶＶ信号が１の場合（ステップＳ４；ＮＯ）、画像領域内であると判別され、ラインカウンタ値ＣＮＴが０か否かが判別される（ステップＳ６）。ラインカウンタ値ＣＮＴが０である場合（ステップＳ６；ＹＥＳ）、ステップＳ５の処理が実行される。
【００９３】
ラインカウンタ値ＣＮＴが０でない場合（ステップＳ６；ＮＯ）、変数Ｑが０か否かが判別される（ステップＳ７）。変数Ｑが０である場合（ステップＳ７；ＹＥＳ）、入力された画素カウンタ値ＡＤＲＳに対する選択信号ＦＬＧ［ＡＤＲＳ］は１に設定され（ステップＳ８）、選択信号生成処理が終了される。
【００９４】
変数Ｑが０でない場合（ステップＳ７；ＮＯ）、入力された画素カウンタ値ＡＤＲＳに対する選択信号ＦＬＧ［ＡＤＲＳ］は設定されている選択信号に維持され（ステップＳ９）、選択信号生成処理が終了される。
【００９５】
選択部３１８は、画像メモリから読み出された画像データ（入力画像データ）と、ラインバッファ３１４から出力された画像データ（遅延画像データ）と、選択信号生成部３１７により生成された選択信号とが入力される。選択部３１８は、画素カウンタ値に対応する画素毎に、入力される選択信号に応じて、画像メモリから入力された入力画像データ又はラインバッファ３１４から入力された遅延画像データのうち、いずれか一方を選択して出力する。
本実施の形態における選択部３１８では、選択信号が０の場合には画像メモリから入力された入力画像データ、選択信号が１の場合にはラインバッファから入力された遅延画像データが選択されるものとする。
【００９６】
リセット信号生成部３２０は、比較器３２１を備える。
比較器３２１は、制御部１００から挿入周期信号と、副走査カウンタ３１６からラインカウンタ値とが入力される。比較器３２１は、挿入周期とラインカウンタ値とを比較し、当該比較結果に応じてリセット信号を生成し、当該リセット信号を画像メモリ１２１、副走査カウンタ３１６に出力して、主走査方向の画像データの入出力を制御する入力制御部として機能する。
【００９７】
リセット信号は、画像メモリ１２１に入力されると、画像メモリから１ライン毎に画像データを読み出すリードイネーブル信号の出力を１ライン分停止させる信号として機能し、１ライン分の主走査方向の画像データが画像メモリ１２１から読み出されること停止させるものである。本実施の形態では、リセット信号は、挿入周期とラインカウンタ値とが等しい場合に生成される。
【００９８】
図７に、副走査方向に画像データを拡大する場合の出力画像データの動作イメージ図を示す。
図７には、ラインバッファから選択部３１８へ出力される１ライン分の遅延画像データと、画像メモリから選択部３１８へ出力される１ライン分の入力画像データとを示す。図７に示すＡ、Ｂ、Ｃ、…は、主走査方向の画素の識別符号を示し、１、２、３、…は、副走査方向の画素の識別符号（ライン番号）を示す。○で囲まれた画素は、選択部３１８により選択され出力画像データとして出力される画素を示す。
【００９９】
図７（Ａ）に、ラインカウンタ値が０の場合の出力画像データの動作イメージ図を示す。図７（Ａ）に示すように、ラインバッファには遅延画像データが無い状態であるため、ラインバッファからは遅延画像データが出力されない（図７（Ａ）では「−」）。画像メモリからは、入力画像データの１ライン目が出力される。
【０１００】
ラインカウンタ値が０であるため、全ての主走査方向の画素に対する選択信号ＦＬＧが０に設定される。従って、出力画像データの１ライン目の画素としては、画像メモリから出力された入力画像データの１ライン目の画素が選択されることとなる。
【０１０１】
図７（Ｂ）に、ラインカウンタ値が１の場合の出力画像データの動作イメージ図を示す。図７（Ｂ）に示すように、ラインバッファからは入力画像データの１ライン目が出力され、画像メモリからは、入力画像データ２ライン目が出力される。
【０１０２】
例えば、画素カウンタ値；Ｅ、初期位相値；２、ラインカウンタ値；２である場合には、画素カウンタ値Ｅに対して選択信号ＦＬＧが１に設定され、出力画像データの２ライン目の画素Ｅとしては、遅延画像データ（入力画像データの１ライン目）の画素Ｅ１が選択されることとなる。ここで、出力画像データの２ライン目の画素Ｅとして、入力画像データの１ライン目の画素Ｅ１が選択されることにより、同一の画素（Ｅ１）が副走査方向に２回連続して出力されることとなり、画素Ｅ列は副走査方向に１画素挿入されたこととなる。
【０１０３】
また、他の画素カウンタ値に対する選択信号ＦＬＧは、維持されるため、出力画像データの２ライン目のＥを除く他の画素としては、画像メモリから出力された入力画像データ（入力画像データの２ライン目）の画素が選択されることとなる。
【０１０４】
図７（Ｃ）に、ラインカウンタ値が２の場合の出力画像データの動作イメージ図を示す。図７（Ｃ）に示すように、ラインバッファからは入力画像データの２ライン目が出力され、画像メモリからは、入力画像データの３ライン目が出力される。
【０１０５】
例えば、画素カウンタ値；Ｇ、初期位相値；３、ラインカウンタ値；３である場合には、画素カウンタ値Ｇに対して選択信号ＦＬＧが１に設定され、出力画像データの３ライン目の画素Ｇとしては、遅延画像データ（入力画像データの２ライン目）の画素Ｇ２が選択されることとなる。ここで、出力画像データの３ライン目の画素Ｇとして、入力画像データの２ライン目の画素Ｇ２が選択されることにより、同一の画素（Ｇ２）が副走査方向に２回連続して出力されることとなり、画素Ｇ列は副走査方向に１画素挿入されたこととなる。
【０１０６】
なお、画素カウンタ値Ｅに対する選択信号ＦＬＧは維持されるため、出力画像データの３ライン目の画素Ｅとしては、遅延画像データ（入力画像データの２ライン目）の画素Ｅ２が選択されることとなる。
また、画素Ｅ、Ｇを除く画素の画素カウンタ値に対する選択信号ＦＬＧは、維持されるため、出力画像データの３ライン目のＥ、Ｇを除く画素としては、画像メモリから出力された入力画像データ（入力画像データの３ライン目）の画素が選択されることとなる。
以降、１ライン毎にラインバッファから出力される遅延画像データを選択する画素が増加する。
【０１０７】
図７（Ｄ）に、ラインカウンタ値が挿入周期（例えば、１００）と等しい場合の出力画像データの動作イメージ図を示す。
【０１０８】
ラインカウンタ値が挿入周期（例えば１００）と等しくなると、リセット信号が画像メモリに入力される。そのため、挿入周期の次のライン（例えば、１０１）の画像データは、画像メモリからは読み出されず、選択部３１８には画像メモリから入力画像データが入力されない状態となる。そのため、図７（Ｄ）に示すように、ラインバッファからは、入力画像データの１００ライン目が出力されるが、画像メモリからは入力画像データが出力されない（図７（Ｄ）では「−」）。
この場合、出力画像データの１０１ライン目の全画素としては、ラインバッファから出力された遅延画像データ（入力画像データの１００ライン目）の全画素が選択されることとなる。従って、画像メモリから入力画像データが出力されない状態であっても出力画像データが欠けることはない。
【０１０９】
また、ラインカウンタ値が挿入周期（例えば１００）と等しくなると、リセット信号が副走査カウンタに入力されラインカウンタ値がリセットされる。
【０１１０】
図７（Ｅ）に、図７（Ｄ）後のラインカウンタ値がリセットされた場合（ラインカウンタ値が０の場合）の出力画像データの動作イメージ図を示す。図７（Ｅ）に示すように、ラインバッファには遅延画像データがない状態であるため、ラインバッファからは遅延画像データが出力されない（図７（Ｅ）では「−」）。画像メモリからは、入力画像データの１０１ライン目が出力される。
【０１１１】
ラインカウンタ値が０であるため、全ての主走査方向の画素に対する選択信号ＦＬＧが０に設定される。従って、出力画像データの１０２ライン目の画素としては、画像メモリから出力された入力画像データの１０１ライン目の画素が選択されることとなる。
以後、図７（Ｂ）〜（Ｄ）のような動作が繰り返される。
【０１１２】
図８（Ａ）に、図７に示した副走査方向に画像データを拡大する場合の出力画像データに基づく出力画像全体のイメージ図を示し、図８（Ｂ）に、図８（Ａ）に示す出力画像の一部拡大イメージ図を示す。
図８（Ｂ）に示す符号は、図７に示す各画素を識別するための符号であり、副走査方向Ｙには出力画像のライン番号を示す。網掛けされた画素は、副走査方向Ｙにおいて１つ前の画素が連続して出力された画素、即ち、挿入された画素を示している。
【０１１３】
図８（Ａ）、図８（Ｂ）に示すように、変倍部の動作により、隣接する副走査方向の画素列における画素の挿入位置が、主走査方向Ｘにおいて非連続となる位置で、かつ、挿入周期毎に画素の挿入が行なわれる。これは、乱数発生部３１５により生成された初期位相値が画素カウンタ値毎に異なるため、副走査方向の画素列の挿入周期の初期位相が他の副走査方向Ｙの画素列の挿入周期の初期位相と異なるためである。
【０１１４】
図５に示す変倍部３００は、挿入する画素の画像データを副走査方向において１つ前の画素の画像データとしているが、これにかぎらず、副走査方向の画素列に対してニアレストネイバー法等の画像補間法を用いて挿入する画素の画像データを生成してもよい。
【０１１５】
図９に、多値の画像データの場合の変倍部３００の概略構成図を示す。
なお、図５と同一の部分については同一符号を付し、説明は省略する。
【０１１６】
図９に示すように、変倍部３００は、画素挿入部３１０とリセット信号生成部３２０とを備える。
【０１１７】
画素挿入部３１０は、主走査カウンタ３１１と、ＨＶ＆ＶＶ部３１２、タイミング調整部３１３、ラインバッファ３１４、乱数発生部３１５、副走査カウンタ３１６、選択信号生成部３１７ａ、選択部３１８ａ、線形補間部３１９を備える。
【０１１８】
選択信号生成部３１７ａは、主走査カウンタ３１１から画素カウンタ値、乱数発生部３１５から初期位相値、副走査カウンタ３１６からラインカウンタ値、制御部１００から挿入周期信号が入力される。選択信号生成部３１７は、入力された画素カウンタ値、初期位相値、ラインカウンタ値、挿入周期信号に基づいて、ラインカウンタ値（ＣＮＴ）と初期位相値とを比較し、当該結果に応じてラインバッファに格納されている画素の画像データを選択するか否かを示す選択信号ＦＬＧを生成し、当該選択信号を選択部３１８ａに出力する。
【０１１９】
図１０に、選択信号生成部３１７ａで実行される選択信号生成処理のフローチャートを示す。なお、図１０に示す選択信号生成処理は、画素カウンタ値ＡＤＲＳが入力される度に実行される。
【０１２０】
図１０にステップＳ１１〜１８は、図６に示すステップＳ１〜８と同様であるため、説明は省略する。
【０１２１】
変数Ｑが０でない場合（ステップＳ１７；ＮＯ）、入力された画素カウンタ値ＡＤＲＳに対する選択信号ＦＬＧ［ＡＤＲＳ］が１か否かが判別される（ステップＳ１９）。
【０１２２】
入力された画素カウンタ値ＡＤＲＳに対する選択信号ＦＬＧ［ＡＤＲＳ］が１である場合（ステップＳ１９；ＹＥＳ）、選択信号ＦＬＧ［ＡＤＲＳ］は２に設定され（ステップＳ２０）、選択信号生成処理が終了される。
【０１２３】
入力された画素カウンタ値ＡＤＲＳに対する選択信号ＦＬＧ［ＡＤＲＳ］が１でない場合（ステップＳ１９；ＮＯ）、選択信号ＦＬＧ［ＡＤＲＳ］は設定されている選択信号に維持され（ステップＳ２１）、選択信号生成処理が終了される。
【０１２４】
線形補間部３１９は、画像メモリから読み出された画像データと、ラインバッファ３１４から出力された画像データ（遅延画像データ）とが入力される。線形補間部３１９は、画素カウンタ値に対応する画素毎に、画像データと遅延画像データとの平均画像データを生成し、当該平均画像データを選択部３１８ａに出力する。
【０１２５】
なお、本実施の形態ではラインバッファを１つ備えた構成としているが、複数のラインバッファを備えることにより、線形補間部をバイキュービック法等の所定の補間処理を用いて挿入箇所の平滑化を行う構成とすることも可能である。
【０１２６】
選択部３１８ａは、画像メモリから読み出された画像データ（入力画像データ）と、ラインバッファ３１４から出力された画像データ（遅延画像データ）と、線形補間部３１９により生成された平均画像データと、選択信号生成部３１７ａにより生成された選択信号とが入力される。
選択部３１８ａは、画素カウンタ値に対応する画素毎に、入力された選択信号に応じて、画像メモリから入力された入力画像データ、ラインバッファ３１４から入力された遅延画像データ、線形補間部３１９から入力された平均画像データのうち、いずれか一つを選択して出力する。
本実施の形態における選択部３１８ａでは、選択信号が０の場合には入力画像データ、選択信号が１の場合には平均画像データ、選択信号が２の場合には遅延画像データが選択されるものとする。
【０１２７】
図１１に、副走査方向に多値の画像データを拡大する場合の出力画像データに基づく出力画像の一部拡大イメージ図を示す。
図１１に示す符号は、図７に示す各画素を識別するための符号であり、副走査方向Ｙには出力画像のライン番号を示す。網掛けされた画素は、副走査方向において前後の画素の画素値の平均値が出力された画素を示している。
図１１に示すように、隣接する副走査方向の画素列における画素の挿入位置が、主走査方向において非連続となる位置で、かつ、挿入周期毎に画素の挿入が行なわれる。これは、乱数発生部３１５により生成された初期位相値が画素カウンタ値毎に異なるため、副走査方向の画素列の挿入周期の初期位相が他の副走査方向の画素列の挿入周期の初期位相と異なるためである。
【０１２８】
次に、副走査方向に画像データを縮小する場合を説明する。
図１２に、副走査方向に画像データを縮小する場合のメモリコントローラ２３０の概略機能構成図を示す。図１２に示すように、メモリコントローラ２３０は、メモリ制御部２３１と、変倍部４００と備えている。
なお、図４と同様の部分には、図４と同一の符号を付し、説明は省略する。
【０１２９】
変倍部４００は、メモリコントローラ２３０内において、画像メモリ１２１との画像データの入出力部の位置に設けられており、画素間引部４１０とを備え、リードイネーブル信号の出力を停止し、副走査の各画素列に対して画素の間引きを行う。
【０１３０】
図１３に、図１２に示す画素間引部４１０の概略構成図を示す。
図１３に示すように、画素間引部４１０は、主走査カウンタ３１１、ＨＶ＆ＶＶ部３１２、タイミング調整部３１３、ラインバッファ３１４、乱数発生部３１５、副走査カウンタ３１６ａ、比較器３２１ａ、選択信号生成部４１１、第１選択部４１２、ＨＶ間引部４１３、第２選択部４１４を備える。
なお、図５と同一の部分については同一符号を付し、説明は省略する。
【０１３１】
副走査カウンタ３１６ａは、クロック信号を発生し、変倍率に基づく副走査方向の間引き周期内の画素数を１からカウントするカウンタである。
副走査カウンタ３１６は、制御部１００から間引き周期信号、比較器３２１からリセット信号が入力され、間引き周期内の画素数のカウンタ値（ラインカウンタ値；ＣＮＴ）を選択信号生成部４１１、比較器３２１ａに出力し、また、リセット信号が入力されるとラインカウンタ値をリセットする。
【０１３２】
比較器３２１ａは、制御部１００から間引き周期信号と、副走査カウンタ３１６からラインカウンタ値とが入力される。比較器３２１は、間引き周期とラインカウンタ値とを比較し、当該比較結果に応じてリセット信号を生成し、当該リセット信号を副走査カウンタ３１６ａ、ＨＶ間引部４１３に出力して、主走査方向の画像データの入出力を制御する入力制御部として機能する。
【０１３３】
選択信号生成部４１１は、主走査カウンタ３１１から画素カウンタ値、乱数発生部３１５から初期位相値、副走査カウンタ３１６からラインカウンタ値、制御部１００から間引き周期信号が入力される。選択信号生成部４１１は、入力された画素カウンタ値、初期位相値、ラインカウンタ値、間引き周期信号に基づいて、ラインカウンタ値（ＣＮＴ）と初期位相値とを比較し、当該結果に応じてラインバッファに格納されている画像データを選択するか否かを示す選択信号ＦＬＧを生成し、当該選択信号を第１選択部４１２に出力する。
【０１３４】
図１４に、選択信号生成部４１１で実行される選択信号生成処理のフローチャートを示す。なお、図１４に示す選択信号生成処理は、画素カウンタ値ＡＤＲＳが入力される度に実行される。
【０１３５】
ステップＳ３１〜３４は、図６に示すステップＳ１〜４と同様であるため、説明は省略する。
【０１３６】
ＶＶ信号が０である場合、即ち、画像領域外である場合（ステップＳ３４；ＹＥＳ）、入力された画素カウンタ値ＡＤＲＳに対する選択信号ＦＬＧ［ＡＤＲＳ］は１に設定され（ステップＳ３５）、選択信号生成処理が終了される。
【０１３７】
ＶＶ信号が０でない場合、即ち、ＶＶ信号が１の場合（ステップＳ３４；ＮＯ）、画像領域内であると判別され、ラインカウンタ値ＣＮＴが間引き周期ＩＮＩＴと等しいか否かが判別される（ステップＳ３６）。ラインカウンタ値ＣＮＴが間引き周期ＩＮＩＴと等しい場合（ステップＳ３６；ＹＥＳ）、ステップＳ３５の処理が実行される。
【０１３８】
ラインカウンタ値ＣＮＴが間引き周期ＩＮＩＴと等しくない場合（ステップＳ３６；ＮＯ）、変数Ｑは０か否かが判別される（ステップＳ３７）。変数Ｑが０である場合（ステップＳ３７；ＹＥＳ）、入力された画素カウンタ値ＡＤＲＳに対する選択信号ＦＬＧ［ＡＤＲＳ］は０に設定され（ステップＳ３８）、選択信号生成処理が終了される。
変数Ｑが０でない場合（ステップＳ３７；ＮＯ）、入力された画素カウンタ値ＡＤＲＳに対する選択信号ＦＬＧ［ＡＤＲＳ］は設定されている選択信号に維持され（ステップＳ３９）、選択信号生成処理が終了される。
【０１３９】
第１選択部４１２は、画像メモリから読み出された画像データと、ラインバッファ３１４から出力された画像データ（遅延画像データ）と、選択信号生成部４１１により生成された選択信号とが入力される。第１選択部４１２は、画素カウンタ値に対応する画素毎に、入力された選択信号に応じて、画像メモリから入力された画像データ又はラインバッファ３１４から入力された遅延画像データのうち、いずれか一方を選択して出力する。
本実施の形態においては、選択信号が０の場合には画像データ、選択信号が１の場合には遅延画像データが選択されるものとする。
【０１４０】
ＨＶ間引部４１３は、ＨＶ信号と、比較器３２１からリセット信号とが入力される。
ＨＶ間引部４１３は、リセット信号に応じてＨＶ信号の出力タイミングを１ライン分間引く、即ち、ＨＶ信号を１ライン分「０」にする信号（ＨＶ０信号）を生成し、当該ＨＶ０信号を第２選択部４１４と出力画像処理部２４０とに出力する。
【０１４１】
第２選択部４１４は、第１選択部４１２により選択された画像データ（入力画像データ／遅延画像データ）と、ＨＶ間引部４１３により生成されたＨＶ０信号とが入力される。第２選択部４１４は、ＨＶ０信号に応じて、入力された画像データを出力画像データとして出力画像処理部２４０に出力する。
また、ＶＶ信号は、ＶＶ０信号として出力画像処理部２４０に出力される。
【０１４２】
なお、間引き対象となる信号を水平画像有効信号（ＨＶ信号）としたが、水平同期信号とともに間引く構成としたり、間引き対象ラインであることを示す信号を設けてこれを下流の画像処理部に伝える構成としてもよい。
【０１４３】
図１５に、副走査方向に画像データを縮小する場合の出力画像データの動作イメージ図を示す。
図１５には、ラインバッファから第１選択部４１２へ出力される１ライン分の遅延画像データと、画像メモリから第１選択部４１２へ出力される１ライン分の入力画像データとを示す。図１５に示すＡ、Ｂ、Ｃ、…は、主走査方向の画素の識別符号を示し、１、２、３、…は、副走査方向の画素の識別符号（ライン番号）を示す。○で囲まれた画素は、第１選択部４１２により選択され、且つ、第２選択部４１４から出力画像データとして出力される画素を示す。
【０１４４】
図１５（Ａ）には、ラインカウンタ値が１の場合の出力画像データの動作イメージ図を示している。図１５（Ａ）に示すように、ラインバッファには遅延画像データが無い状態であるため、ラインバッファからは遅延画像データが出力されない（図１５（Ａ）では「−」）。画像メモリからは、入力画像データの１ライン目が出力される。
【０１４５】
例えば、画素カウンタ値；Ｊ、初期位相値；１、ラインカウンタ値；１である場合には、画素カウンタ値Ｊに対して選択信号ＦＬＧが０に設定され、出力画像データの１ライン目の画素Ｊとしては、画像メモリから出力された入力画像データの１ライン目の画素Ｊ１が選択されることとなる。
【０１４６】
図１５（Ｂ）には、ラインカウンタ値が２の場合の出力画像データの動作イメージ図を示している。図１５（Ｂ）に示すように、ラインバッファからは入力画像データの１ライン目が出力され、画像メモリからは、入力画像データの２ライン目が出力される。
【０１４７】
例えば、画素カウンタ値；Ｅ、初期位相値；２、ラインカウンタ値；２である場合には、画素カウンタ値Ｅに対して選択信号ＦＬＧが０に設定され、出力画像データの２ライン目の画素Ｅとしては、入力画像データ（入力画像データの２ライン目）の画素Ｅ２が選択されることとなる。ここで、出力画像データの２ライン目の画素Ｅとして、２ライン目の画像データ（Ｅ２）が選択されることにより、入力画像データの１ライン目の画素Ｅ１が間引かれて出力されないこととなり、画素Ｅ列は副走査方向に１画素間引かれたこととなる。
【０１４８】
なお、画素カウンタ値Ｊに対する選択信号ＦＬＧは、維持されるため、出力画像データの２ライン目の画素Ｊとしては、入力画像データ（入力画像データの２ライン目）の画素Ｊ２が選択されることとなる。
また、画素Ｅ、Ｊを除く画素の画素カウンタ値に対する選択信号ＦＬＧは、維持されるため、出力画像データの２ライン目のＥ、Ｊを除く画素としては、ラインバッファから出力された遅延画像データ（入力画像データの１ライン目）の画素が選択されることとなる。
【０１４９】
図１５（Ｃ）には、ラインカウンタ値が３の場合の出力画像データの動作イメージ図を示している。図１５（Ｃ）に示すように、ラインバッファからは入力画像データの２ライン目が出力され、画像メモリからは、入力画像データの３ライン目が出力される。
【０１５０】
例えば、画素カウンタ値；Ｇ、初期位相値；３、ラインカウンタ値；３である場合には、画素カウンタ値Ｇに対して選択信号ＦＬＧが０に設定され、出力画像データの３ライン目の画素Ｇとしては、画像メモリから出力された入力画像データ（入力画像データの３ライン目）の画素Ｇ３が選択されることとなる。ここで、出力画像データの３ライン目の画素Ｇとして、入力画像データの３ライン目の画素Ｇ３が選択されることにより、入力画像データの２ライン目の画素Ｇ２が間引かれて出力されないこととなり、画素Ｇ列は副走査方向に１画素間引かれたこととなる。
【０１５１】
なお、画素カウンタ値Ｅ、Ｊに対する選択信号ＦＬＧは維持されるため、出力画像データの３ライン目の画素Ｅ、Ｊとしては、入力画像データ（入力画像データの３ライン目）の画素Ｅ３、Ｊ３が選択されることとなる。
また、画素Ｅ、Ｇ、Ｊを除く画素の画素カウンタ値に対する選択信号ＦＬＧは、維持されるため、出力画像データの３ライン目のＥ、Ｇ、Ｊを除く画素としては、ラインバッファから出力された遅延画像データ（入力画像データの２ライン目）の画素が選択されることとなる。
以降、１ライン毎に画像メモリから出力される入力画像データを選択する画素が増加する。
【０１５２】
図１５（Ｄ）には、ラインカウンタ値が９９の場合の出力画像データの動作イメージ図を示している。図１５（Ｄ）に示すように、ラインバッファからは入力画像データの９８ライン目が出力され、画像メモリからは、入力画像データの９９ライン目が出力される。
【０１５３】
ここでは、出力画像データの９９ライン目の画素として、画像メモリから出力された入力画像データ（入力画像データの９９ライン目）の画素が選択されることとなる。従って、Ｊ列を除く全ての副走査方向の画素列が、副走査方向に１画素間引かれたこととなる。
【０１５４】
図１５（Ｅ）に、ラインカウンタ値が間引き周期（例えば、１００）と等しい場合の出力画像データの動作イメージ図を示す。図１５（Ｅ）に示すように、ラインバッファからは入力画像データの９９ライン目が出力され、画像メモリからは、入力画像データの１００ライン目が出力される。
【０１５５】
ラインカウンタ値が間引き周期と等しいことから、全ての画素カウンタ値に対する選択信号が「１」に設定され、第１選択部では、全画素は入力画像データの９９ライン目の画素が選択される。その一方で、ラインカウンタ値が間引き周期（例えば１００）と等しくなると、リセット信号が比較器３２１からＨＶ間引部４１３に入力され、ＨＶ０信号がＨＶ間引部４１３から第２選択部４１４に入力される。従って、第２選択部４１４にＨＶ０信号が入力されるため、ラインバッファ、画像メモリのいずれかの画像データも選択されず、１ライン分の画像データの出力が停止される。
【０１５６】
また、ラインカウンタ値が間引き周期（例えば１００）と等しくなると、リセット信号が副走査カウンタに入力されラインカウンタ値がリセットされる。
【０１５７】
図１５（Ｆ）には、図１５（Ｅ）後のラインカウンタ値がリセットされた場合（ラインカウンタ値が１の場合）の出力画像データの動作イメージ図を示している。図１５（Ｆ）に示すように、ラインバッファからは入力画像データの１００ライン目が出力され、画像メモリからは、入力画像データの１０１ライン目が出力される。
【０１５８】
例えば、画素カウンタ値；Ｊ、初期位相値；１、ラインカウンタ値；１である場合には、画素カウンタ値Ｊに対して選択信号ＦＬＧが１に設定され、出力画像データの１００ライン目の画素Ｊとしては、画像メモリから出力された入力画像データの１０１ライン目の画素Ｊ１０１が選択されることとなる。出力画像データの１００ライン目の画素Ｊとして、入力画像データの１０１ライン目の画素Ｊ１０１が選択されることにより、１００ライン目の入力画像データの１００ライン目の画素Ｊ１００が間引かれて出力されないこととなり、この段階で、画素Ｊ列は副走査方向に１画素間引かれたこととなる。
【０１５９】
なお、他の画素カウンタ値に対する選択信号ＦＬＧは、維持されるため、出力画像データの１００ライン目のＪを除く画素としては、ラインバッファから出力された遅延画像データ（入力画像データの１００ライン目）が選択されることとなる。
以後、図１５（Ｂ）〜（Ｅ）のような動作が繰り返される。
【０１６０】
図１６に、図１５に示した副走査方向に画像データを縮小する場合の出力画像データに基づく出力画像の一部拡大イメージ図を示す。
図１６に示す符号は、図１５に示す各画素を識別するための符号であり、副走査方向Ｙには出力画像のライン番号を示す。網掛けされた画素は、副走査方向において１つ前の画素が間引かれた状態を示している。
図１６に示すように、隣接する副走査方向の画素列における画素の間引き位置が、主走査方向において非連続となる位置で、かつ、間引き周期毎に画素が間引かれる。これは、乱数発生部３１５により生成された初期位相値が画素カウンタ値毎に異なるため、副走査方向の画素列の間引き周期の初期位相が他の副走査方向の画素列の間引き周期の初期位相と異なるためである。
【０１６１】
副走査方向に画像データを縮小する場合に用いる変倍部４００は、メモリコントローラ２３０に設けられた場合を説明したが、これに限らず、出力画像メモリコントローラ２５０に変倍部を設けてもよい。
【０１６２】
図１７に、副走査方向に画像データを縮小する場合の出力画像メモリコントローラ２５０の概略機能構成図を示す。
図１７に示すように、出力画像メモリコントローラ２５０は、メモリ制御部２５１と、変倍部５００と備えている。
なお、図１２と同様の部分には、図４と同一の符号を付し、説明は省略する。
【０１６３】
変倍部５００は、出力画像メモリコントローラ２５０内において、出力画像メモリ１２２との画像データの入出力部の位置に設けられており、画素間引部５１０とリセット信号生成部５２０とを備え、ライトイネーブル信号の出力を停止し、副走査の各画素列に対して画素の間引きを行う。
【０１６４】
図１８に、図１７に示す変倍部５００の概略構成図を示す。
図１８に示すように、変倍部５００は、画素間引部５１０とリセット信号生成部５２０とを備える。
【０１６５】
画素間引部５１０は、主走査カウンタ３１１、ＨＶ＆ＶＶ部３１２、タイミング調整部３１３、ラインバッファ３１４、乱数発生部３１５、副走査カウンタ３１６ａ、選択信号生成部４１１、選択部３１８を備える。
リセット信号生成部５２０は、比較器３２１ｂを備える。
なお、図５、図１２と同一の部分については同一符号を付し、説明は省略する。
【０１６６】
比較器３２１ｂは、制御部１００から間引き周期信号と、副走査カウンタ３１６ａからラインカウンタ値とが入力される。比較器３２１ｂは、間引き周期とラインカウンタ値とを比較し、当該比較結果に応じてリセット信号を生成し、当該リセット信号を出力画像メモリ１２２、副走査カウンタ３１６ａに出力して、主走査方向の画像データの入出力を制御する入力制御部として機能する。
【０１６７】
リセット信号は、出力画像メモリ１２２に入力されると、出力画像メモリへ１ライン毎に画像データを書き込むライトイネーブル信号の出力を１ライン分停止させる信号として機能し、１ライン分の主走査方向の画像データが出力画像メモリ１２２に書き込まれること停止させるものである。本実施の形態では、リセット信号は、間引き周期とラインカウンタ値とが等しい場合に生成される。
【０１６８】
以上のように、本実施の形態によれば、変倍率に基づいて、副走査方向の画素列毎に対して画素の挿入又は間引きによる変倍を行なう際、隣接する副走査方向の画素列における画素の挿入又は間引き位置が、主走査方向において非連続となる位置で、副走査方向の画素列における画素の挿入又は間引きを行なうことにより、ポリゴンミラーの回転速度を変更せずとも、画像データの副走査方向の倍率調整（拡大又は縮小）をすることができると共に、倍率調整に伴う画像劣化を防止でき、生産性を向上させることができる。
【０１６９】
更に、変倍率に基づいて算出された副走査方向の周期（変倍周期）で、副走査方向の画素列毎に画素の挿入又は間引きを行なうことができるため、副走査方向に連続して画素が挿入又は間引きされることを防止でき、画像データの変倍調整に伴う画質劣化を低減できる。また、副走査方向の周期で実施される画素の挿入又は間引きの周期的パターンの位相が、副走査方向の画素列毎に異なるため、主走査方向に連続して画素が挿入又は間引きされることを防止でき、画像データの変倍調整に伴う画質劣化を低減できる。
【０１７０】
更に、副走査方向の画素列毎に、乱数発生部３１５により発生された乱数を周期的パターンの周期の初期位相値とすることができ、主走査方向に連続して画素が挿入又は間引きされることを防止でき、画像データの変倍調整に伴う画質劣化を低減できる。
また、乱数発生部３１５に替えて初期位相記憶部を備えたとしても、初期位相記憶部に記憶されている初期位相設定情報を用いて、副走査方向の画素列毎に、副走査方向の周期の初期位相値を設定することができ、主走査方向に連続して画素が挿入又は間引きされることを防止でき、画像データの変倍調整に伴う画質劣化を低減できる。
【０１７１】
更に、変倍部がメモリ制御部内において、画像メモリ１２１又は出力画像メモリ１２２との画像データの入出力部の位置に設けられていることにより、メモリ制御部が生成する許可信号（ライトイネーブル信号、リードイネーブル信号）の出力を直接的に停止させることができ、画素の挿入又は間引きを行なうことができる。
【０１７２】
更に、ラスタライズ後の画像データに対して、画素の挿入又は間引きを行なって画像データの副走査方向の倍率調整（拡大又は縮小）をした後、スクリーン処理を行なうことができるため、倍率調整に伴う画像データの劣化を低減することができる。
【０１７３】
更に、副走査方向の画素列毎に対して、ニアレストネイバー処理や所定の補間処理を用いて画素の挿入又は間引きを行うことができ、画質の低下を低減することができる。
【０１７４】
また、副走査方向の周期とラインカウンタ値との比較結果に応じて出力されるリセット信号により、画素の挿入時には主走査方向の画像データの入力を、画素の間引き時には主走査方向の画像データの出力を停止させることができる。
【０１７５】
更に、変倍部がメモリ制御部の下流に接続された場合、画素の間引き時における主走査方向の画像データの出力停止時に出力されるＨＶ０信号により、画像データともに、水平同期信号、水平画像有効信号（ＨＶ信号）のいずれか、又は両方とも非アクティブとすることができるため、画素の間引きを行うことができる。
【０１７６】
更に、画素の挿入処理を行う拡大部として機能する変倍部をメモリ制御部の下流に、画素の間引き処理を行う縮小部として機能する変倍部をメモリ制御部の上流に接続することができる。
【０１７７】
また、用紙の表面と裏面とに個別に設定された変倍率に基づいて、用紙の表面に画像形成される画像データと裏面に画像形成される画像データとに対して、ポリゴンミラーの回転速度を変更せずとも、個別に副走査方向の倍率調整（拡大又は縮小）をすることができる。特に、用紙の両面に形成される画像の位置を表裏で一致させる表裏見当合わせを行なう場合において、表裏見当合わせの精度を高めることができると共に、生産性を向上させることができる。
【０１７８】
更に、用紙の種類、サイズ毎に設定された変倍率を用いることができるため、用紙の種類、サイズ毎に異なる熱収縮率に対応した副走査方向の倍率調整を行うことができる。
【０１７９】
また、本発明は、上記実施の形態の内容に限定されるものではなく、本発明の主旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【０１８０】
１  画像形成装置
２  外部装置
３  ネットワーク
１０  本体制御部
２０  画像読取部
３０  操作表示部
３１  タッチパネル
４０  プリント部
４１  給紙部
４２  画像形成部
５０  プリンタコントローラ
１００  制御部
１１１  不揮発メモリ
１１２  ＤＢ
１２０  メモリ
１２１  画像メモリ
１２２  出力画像メモリ
２００  画像処理装置
２１０  入力画像処理部
２２０  ラスタライズ部
２３０  メモリコントローラ
２３１  メモリ制御部
２４０  出力画像処理部
２５０  出力画像メモリコントローラ
２５１  メモリ制御部
３００、４００、５００  変倍部
３１０  画素挿入部
３１１  主走査カウンタ
３１２  ＨＶ＆ＶＶ部
３１３  タイミング調整部
３１４  ラインバッファ
３１５  乱数発生部
３１６、３１６ａ  副走査カウンタ
３１７、３１７ａ、４１１  選択信号生成部
３１８、３１８ａ  選択部
３１９  線形補間部
３２０、５２０  リセット信号生成部
３２１、３２１ａ、３２１ｂ  比較器
４１０、５１０  画素間引部
４１２  第１選択部
４１３  ＨＶ間引部
４１４  第２選択部
Ｘ  主走査方向
Ｙ  副走査方向
【図１】
2011135387.tif 000003
【図２】
2011135387.tif 000004
【図３】
2011135387.tif 000005
【図４】
2011135387.tif 000006
【図５】
2011135387.tif 000007
【図６】
2011135387.tif 000008
【図７】
2011135387.tif 000009
【図８】
2011135387.tif 000010
【図９】
2011135387.tif 000011
【図１０】
2011135387.tif 000012
【図１１】
2011135387.tif 000013
【図１２】
2011135387.tif 000014
【図１３】
2011135387.tif 000015
【図１４】
2011135387.tif 000016
【図１５】
2011135387.tif 000017
【図１６】
2011135387.tif 000018
【図１７】
2011135387.tif 000019
【図１８】
2011135387.tif 000020