(57)【要約】【課題】  積層されたパッケージ間の信号伝達の速度を向上させることにある。【解決手段】  マルチチップパッケージに関し、多数のチップが積層されたマルチチップパッケージにおいて、多数のチップの各々は互いに電源または信号を伝達するように構成される多数のインダクターパッドを備え、前記多数のインダクターパッドのうちのいずれか一つである基準インダクターパッドの両側には互いに異なる磁束方向を有する第１及び第２インダクターパッドが形成される。【選択図】図１
2011181914.tif 000002
【特許請求の範囲】
【請求項１】
多数のチップが積層されたマルチチップパッケージにおいて、
前記多数のチップの各々は、互いに電源または信号を伝達するように構成された多数のインダクターパッドを備え、
前記多数のインダクターパッドのうちのいずれか一つである基準インダクターパッドの両側には、互いに異なる磁束方向を有する第１及び第２インダクターパッドが形成されていることを特徴とする、マルチチップパッケージ。
【請求項２】
前記インダクターパッドは、前記磁束方向を決定するコイルで構成されていることを特徴とする、請求項１に記載のマルチチップパッケージ。
【請求項３】
前記第１及び第２インダクターパッドのうちのいずれか一つは、前記基準インダクターパッドの磁束方向と同一磁束方向を有するように構成されていることを特徴とする、請求項１に記載のマルチチップパッケージ。
【請求項４】
前記第１及び第２インダクターパッドのうちのいずれか一つは、前記基準インダクターパッドの磁束方向と反対方向を有するように構成されていることを特徴とする、請求項１に記載のマルチチップパッケージ。
【請求項５】
前記多数のインダクターパッドは、前記多数のチップの各々に一列に配置されて形成されていることを特徴とする、請求項１に記載のマルチチップパッケージ。
【請求項６】
前記多数のインダクターパッドは、前記多数のチップの各々にジグザグに配置されて形成されていることを特徴とする、請求項１に記載のマルチチップパッケージ。
【請求項７】
多数のチップが積層されたマルチチップパッケージにおいて、
前記多数のチップの各々は、無線で電源または信号を伝達するように構成された多数のインダクターパッドを備え、
前記多数のインダクターパッドのうちのいずれか一つである基準インダクターパッドの一側には、前記基準インダクターパッドと同一磁束方向を有するように構成された第１インダクターパッドが形成され、前記基準インダクターパッドの他側には前記基準インダクターパッドと互いに異なる磁束方向を有するように構成された第２インダクターパッドが形成されていることを特徴とする、マルチチップパッケージ。
【請求項８】
多数のチップが積層されたマルチチップパッケージにおいて、
前記多数のチップの各々には、互いに異なる磁束方向を有するインダクターパッドが順次一対ずつ反復されて形成されていることを特徴とする、マルチチップパッケージ。
【請求項９】
前記多数のインダクターパッドは、正四角形、三角形、直四角形などの渦巻き形のコイルで形成されていることを特徴とする、請求項１、請求項７、または請求項８のいずれかに記載のマルチチップパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路に関し、特にマルチチップパッケージに関する。
【背景技術】
【０００２】
マルチチップパッケージ（ＭＣＰ，Ｍｕｌｔｉ‐Ｃｈｉｐ  Ｐａｃｋａｇｅ）は、多数のチップで構成されるパッケージチップとして応用製品により必要なメモリを組み合わせることができ、携帯電話などのモバイル機器の空間の効率化にも大きく寄与する。
【０００３】
前記マルチチップパッケージを製造する方式には色々な方式があるが、そのうち、３次元の積層（３Ｄ  ｓｔａｃｋｉｎｇ）方式は多数のチップを垂直方向に積層して、ＴＳＶ（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａｓ：ＴＳＶ）を利用して前記多数のチップを互いに接続する。
【０００４】
前記３次元の積層方式で重ねるマルチチップパッケージは、チップなどを互いに接続するための金属ワイヤー（ｗｉｒｅ）が必要ないため、前記マルチチップパッケージの小型化、高速化、及び低電力化が可能となり、日々需要が増加している。しかし、ＴＳＶ（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａｓ：ＴＳＶ）を利用する場合、信号の歪曲現状がもたらす問題がある。
【０００５】
したがって、近年、３次元の積層方式の問題点を解決するためのマルチチップパッケージの製造する方式で、多数のチップに無線電送が可能なインダクターパッドを形成し、各チップの間に信号伝達が可能となる方式を利用している。
【０００６】
しかし、インダクターパッドを具備したマルチチップパッケージの場合には、互いに隣接するように形成された各インダクターパッド間の間隔が狭いので、３次元の積層方式の問題点である互いに隣接するインダクターパッド間の信号歪曲現状を解決出来ず、同時に信号伝達の速度が低下するという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開１９９９−１７７０２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は上述した問題点を解決するためになされたものであって、積層されたパッケージ間の信号伝達の速度を向上させることにある。
【課題を解決するための手段】
【０００９】
本発明の実施形態によるマルチチップパッケージは、多数のチップが積層されたマルチチップパッケージにおいて、前記多数のチップの各々が互いに電源または信号を伝達するように構成された多数のインダクターパッドを含み、前記多数のインダクターパッドのうちのいずれか一つである基準インダクターパッドの両側には、互いに異なる磁束方向を生成する第１及び第２インダクターパッドが形成される。
【発明の効果】
【００１０】
本発明にかかるマルチチップパッケージは、互いに異なる方向の電流を形成するインダクターパッドを具備して積層されたパッケージ間の信号伝達の速度を向上させる効果がある。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態によるマルチチップパッケージを示す斜視図である。
【図２】本発明の実施形態によるマルチチップパッケージを示す断面図である。
【図３】本発明の他の実施形態によるマルチチップパッケージのインダクターパッドの配列を示す平面図である。
【図４ａ】本発明の実施形態によるマルチチップパッケージの多数のインダクターパッドの磁束及び電流方向を示す図である。
【図４ｂ】本発明の実施形態によるマルチチップパッケージの多数のインダクターパッドの磁束及び電流方向を示す図である。
【図５ａ】本発明の実施形態によるマルチチップパッケージのインダクターパッドに具備されたコイル形態を示す図である。
【図５ｂ】本発明の実施形態によるマルチチップパッケージのインダクターパッドに具備されたコイル形態を示す図である。
【発明を実施するための形態】
【００１２】
図１は本発明の実施形態によるマルチチップパッケージを示す斜視図であり、図２は本発明の実施形態によるマルチチップパッケージを示す断面図である。
【００１３】
図１及び図２に示すように、本発明の実施形態にかかるマルチチップパッケージはチップ１１０及びインダクターパッド１２０を含む。
【００１４】
前記チップ１１０は、上部チップ１１４及び下部チップ１１２で構成され、前記下部チップ１１２及び上部チップ１１４は、図２のように基板１１６上に順次積層される。ここで、上部チップ１１４及び下部チップ１１２は、互いに異なる種類または同じ種類のチップであってもよい。
【００１５】
前記上部チップ１１４及び下部チップ１１２には、互いが対応する位置に、互いに同じ電流及び磁束方向を有する上部チップ及び下部チップのインダクターパッド１２０ａ、インダクターパッド１２０ｂが形成されている。
【００１６】
前記上部チップ１１４及び前記下部チップ１１２のそれぞれの平面上には、互いに異なる電流及び磁束方向を有するインダクターパッドが交互に配列されて形成される。より具体的に、上部チップ１１４上には、多数のインダクターパッド１２０ａが交互に配列されて形成されて、下部チップ１１２上にも多数のインダクターパッド１２０ｂが交互に配列されて形成される。
【００１７】
本発明では、上部チップ１１４及び下部チップ１１２を含む２重の積層方式を用いたが、本実施形態に限定されず、少なくとも２個以上のチップを積層する方式にも利用することができる。
【００１８】
このような前記上部チップ１１４及び下部チップ１１２は、駆動のために複数の信号が要求される。このような信号は、外部から入力されるか、外部から入力される信号を利用して上部チップ１１４及び下部チップ１１２内で形成され得る。
【００１９】
前記インダクターパッド１２０は、上部チップ１１４及び下部チップ１１２の間に信号または電源電送が可能となるようにする。前記インダクターパッド１２０は、それぞれの上部チップ１１４及び下部チップ１１２の上に一列に配列されて形成され得る。しかし、インダクターパッド１２０の配列は、本発明の実施形態のように限定されず、本発明の他の実施形態である図３のように、ジグザグに配列されて形成されてもよい。
【００２０】
前記インダクターパッド１２０は、上部チップ１１４に形成される上部チップのインダクターパッド１２０ａ及び下部チップ１１２に形成される下部チップのインダクターパッド１２０ｂで構成される。
【００２１】
前記上部チップインダクターパッド１２０ａは、下部チップ１１２から上部チップ１１４側に信号または電源電送が可能となるように構成されたインダクターパッドＡ及びインダクターパッドＤと、上部チップ１１４から下部チップ１１２側に信号または電源電送が可能なように構成されたインダクターパッドＢ及びインダクターパッドＣで構成される。
【００２２】
前記下部チップインダクターパッド１２０ｂは、インダクターパッドＡ及びインダクターパッドＤと対応する位置に形成されるインダクターパッドＡ’及びインダクターパッドＤ’と、インダクターパッドＢ及びインダクターパッドＣと対応する位置に形成されるインダクターパッドＢ’及びインダクターパッドＣ’で構成される。
【００２３】
前記上部チップ及び下部チップの多数のインダクターパッド１２０ａ、１２０ｂは、各チップで順次に一対ずつ配列される。一例において、上部チップの多数のインダクターパッド１２０を３個ずつ結んで説明する。
【００２４】
（１）まず、インダクターパッドＡ、インダクターパッドＢ、インダクターパッドＣを一対として仮定すれば、インダクターパッドＢを基準に、インダクターパッドＢの一側に形成されたインダクターパッドＡは、インダクターパッドＢと異なる方向に電流を流すコイルを有し、インダクターパッドＢの他側に形成されたインダクターパッドＣは、Ｂインダクターパッドと同一方向に電流を流すコイルを有する。
【００２５】
前記インダクターパッドＡは、図４ａのように、逆時計回りの方向の渦巻き形のコイル１３０で構成される。この時、前記インダクターパッドＡから生み出される磁束方向はコイル１３０の方向、すなわち、インダクタンス形成の原理によってインダクタンス特性が表れるので、逆時計回りの方向であり、電流の方向はｙ方向である。
【００２６】
インダクターパッドＢ及びインダクターパッドＣは、図４ｂのように、時計回りの方向の渦巻き形のコイル１３０で構成される。この時、前記インダクターパッドＢ及びインダクターパッドＣから生み出される磁束方向は、コイル１３０の方向によって時計方向に生成されて、電流の方向はｙ’方向である。
【００２７】
このようにインダクターパッドＡとインダクターパッドＣとを異なる磁束方向を有するように形成すれば、互いの磁束が相殺されて、その間に形成されたインダクターパッドＢはインダクターパッドＡ及びインダクターパッドＣの影響なく、望む方向に信号を電送することができる。
【００２８】
この時、前記インダクターパッドＡ、インダクターパッドＢ及びインダクターパッドＣのコイル１３０は、本発明の実施形態から正四角形の渦巻きの形状で形成されたが、本発明の実施形態のように限定されず、図５ａのように三角形の渦巻きの形状で形成されてもよく、図５ｂのように直四角形の渦巻きの形状で形成されてもよい。
【００２９】
（２）インダクターパッドＢ、インダクターパッドＣ、インダクターパッドＤを一対として仮定すれば、インダクターパッドＣを基準に、インダクターパッドＣの一側に形成されたインダクターパッドＢは、インダクターパッドＣと同一方向に電流を流すコイルを有し、インダクターパッドＣの他側に形成されたインダクターパッドＤはインダクターパッドＣと異なる方向に電流を流すコイルを有する。
【００３０】
このように、インダクターパッドＢとインダクターパッドＤとを異なる磁束方向を有するように形成すれば、互いの磁束が相殺されてその間に形成されたインダクターパッドＣはインダクターパッドＢ及びインダクターパッドＤの影響はなく、望む方向に信号を電送することができる。
【００３１】
前記（１）及び（２）と同じように、本発明はいずれか一つのインダクターパッドを基準インダクターパッドと仮定した場合、前記基準インダクターパッドの一側には前記基準インダクターパッドと同一方向に磁束及び電流を流す第１インダクターパッドを形成し、他側には前記基準インダクターパッドと異なる方向の磁束及び電流を流す第２インダクターパッドを形成する。
【００３２】
すなわち、本発明は、基準インダクターパッドの両側に互いに異なる性質を有する第１及び第２インダクターパッドを形成すると磁束を相殺させることができる。このようになると、基準インダクターパッドは好ましくない第１及び第２インダクターパッドの信号干渉を解決するようになり、信号の歪曲現状を減らすと共に無線電送の効率性を高めることができる。
【００３３】
このように、本発明の属する技術分野の当業者は、本発明がその技術的思想や必須的特徴を変更せずに、他の具体的な形態で実施され得るということが理解できる。したがって、上述した実施形態は、あらゆる面で例示的なものであり、限定的なものではない。本発明の範囲は、上記の詳細な説明よりは、後述する特許請求の範囲によって表わされ、特許請求の範囲の意味及び範囲、そして、その等価概念から導き出されるあらゆる変更または変形された形態が本発明の範囲に含まれるものと解釈されるべきである。
【符号の説明】
【００３４】
１１０  チップ
１２０  インダクターパッド
１３０  コイル
【図１】
2011181914.tif 000003
【図２】
2011181914.tif 000004
【図３】
2011181914.tif 000005
【図４ａ】
2011181914.tif 000006
【図４ｂ】
2011181914.tif 000007
【図５ａ】
2011181914.tif 000008
【図５ｂ】
2011181914.tif 000009