(57)【要約】【課題】従来に比して格段的に特性のばらつきを小さくすることができるフィルタを提供する。【解決手段】入力信号Ｖｉｎの周波数特性を補正して出力するフィルタ部２２と、フィルタ部２２の特性を制御する制御部２３とを備えるようにする。フィルタ部２２は、制御電流ＩＣＮＴにより相互コンダクタンスを可変して入力電圧に応じた電流を出力するトランスコンダクタンス回路２４を使用したジャイレータ方式のフィルタ回路であり、制御部２３は、制御用のクロック信号ＣＬＫを周波数電流変換して制御電流ＩＣＮＴを生成する。【選択図】図１
2011223429.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の周波数特性を補正して出力するフィルタ部と、
前記フィルタ部の特性を制御する制御部とを備え、
前記フィルタ部は、
制御電流により相互コンダクタンスを可変して入力電圧に応じた電流を出力するトランスコンダクタンス回路を使用した、ジャイレータ方式のフィルタ回路により前記入力信号の周波数特性を補正し、
前記制御部は、
制御用のクロック信号を周波数電流変換して前記制御電流を生成する周波数電流変換回路を有する
ことを特徴とするフィルタ。
【請求項２】
前記フィルタ部は、
前記ジャイレータ方式のフィルタ回路を複数個備える
ことを特徴とする請求項１に記載のフィルタ。
【請求項３】
前記制御部は、
前記複数個のフィルタ回路の中心周波数又はカットオフ周波数を同一の方向に可変する周波数調整用の制御電流を各フィルタ回路に出力する周波数調整用制御部と、
前記複数個のフィルタ回路による総合の特性による帯域を可変する帯域調整用の制御電流を各フィルタ回路に出力する帯域調整用制御部と、
前記複数個のフィルタ回路における中心周波数又はカットオフ周波数のばらつき補正用の制御電流を各フィルタ回路に出力するばらつき補正用制御部とを有し、
前記周波数調整用の制御電流、帯域調整用の制御電流、ばらつき補正用の制御電流をフィルタ回路毎に加算して対応するフィルタ回路に供給する
ことを特徴とする請求項２に記載のフィルタ。
【請求項４】
前記複数個のフィルタ回路が、
帯域通過フィルタ回路と、
前記帯域通過フィルタ回路の高域側の減衰特性を強調する高域側帯域除去フィルタと、
前記帯域通過フィルタ回路の低域側の減衰特性を強調する低域側帯域除去フィルタとである
ことを特徴とする請求項２、又は請求項３に記載のフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ジャイレータ方式による帯域通過フィルタ、帯域除去フィルタ等に関する。
【背景技術】
【０００２】
従来、電子機器では各種の帯域通過フィルタが使用されている。また帯域通過フィルタとしては、増幅素子、抵抗及び容量から構成されるアクティブフィルタ、コイルとコンデンサの共振現象を利用する同調型帯域通過フィルタ、圧電素子を使用する帯域通過フィルタ等が知られている。
【０００３】
図９、アクティブフィルタによる帯域通過フィルタを示す接続図である。この帯域通過フィルタ１は、いわゆる電圧帰還型帯域通過フィルタである。この帯域通過フィルタ１は、オペアンプ２の反転入力端が接地抵抗Ｒ４により接地され、また帰還抵抗Ｒ５を介してオペアンプ２の反転入力端がオペアンプ２の出力端に接続される。またオペアンプ２の非反転入力端が、コンデンサＣ２及び抵抗Ｒ３の並列回路により接地され、さらにこの非反転入力端が、コンデンサＣ１、抵抗Ｒ１を順次介して当該帯域通過フィルタ１の入力端Ｖｉｎに接続される。またこれら抵抗Ｒ１及びコンデンサＣ１の接続中点が、帰還抵抗Ｒ２を介してオペアンプ２の出力端に接続される。
【０００４】
この帯域通過フィルタ２は、ω０、Ｑをそれぞれ次式により表すことができる。なおω０は、通過帯域の中心角周波数であり、Ｑは、通過域の利得に対して利得が−３〔ｄＢ〕となる帯域幅と通過帯域の中心角周波数ω０との比である。
【０００５】
【数１】
2011223429.tif 000003
【０００６】
【数２】
2011223429.tif 000004
【０００７】
また図１０は、アクティブフィルタによる帯域通過フィルタの他の例を示す接続図である。この帯域通過フィルタ６は、いわゆる多重帰還型帯域通過フィルタである。この帯域通過フィルタ６は、オペアンプ７の非反転入力端を抵抗Ｒ３により接地する。またコンデンサＣ２、抵抗Ｒ１を順次介して、オペアンプ７の反転入力端をこの帯域通過フィルタ６の入力端Ｖｉｎに接続し、抵抗Ｒ１及びコンデンサＣ２の接続中点、オペアンプ７の反転入力端をそれぞれコンデンサＣ１、抵抗Ｒ２によりオペアンプ７の出力端に接続する。なお抵抗Ｒ２と抵抗Ｒ３は、同一の抵抗値に設定される。
【０００８】
この帯域通過フィルタ６において、ω０、Ｑは、それぞれ次式により表すことができる。
【０００９】
【数３】
2011223429.tif 000005
【００１０】
【数４】
2011223429.tif 000006
【００１１】
また図１１は、同調型帯域通過フィルタを示す図である。この帯域通過フィルタ１１は、抵抗Ｒ、コンデンサＣ、インダクタＬによる並列共振回路（タンク回路とも呼ばれる）が設けられ、この並列共振回路が信号源Ｉｉｎ等に並列接続される。この帯域通過フィルタ１１において、ω０、Ｑは、それぞれ次式により表すことができる。
【００１２】
【数５】
2011223429.tif 000007
【００１３】
【数６】
2011223429.tif 000008
【００１４】
また図１２は、圧電素子を用いた帯域通過フィルタを示す図である。この帯域通過フィルタ１５には、圧電素子にセラミックフィルタＣＦが適用される。この帯域通過フィルタ１５は、マッチング抵抗Ｒを介してセラミックフィルタＣＦの入力端が信号源Ｖｉｎに接続され、またこのセラミックフィルタＣＦの出力端をマッチング抵抗Ｒにより終端してバッファアンプ１６に接続する。この帯域通過フィルタ１５において、ω０、Ｑは、セラミックフィルタＣＦの特性よって決まることになる。なおここで図１３にセラミックフィルタの周波数特性の１例を示す。
【００１５】
このようなフィルタに関して、特開平０５−２５９８０８号公報には、ジャイレータによるフィルタの特性を調整する工夫が提案されている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平０５−２５９８０８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら図９〜図１２について上述した各フィルタは、構成部品の精度を高くしなければ、精度よく特性を設定することができない。
【００１８】
すなわち帯域通過フィルタ１、６（図９及び図１０）において、ω０、Ｑのばらつきを小さくするためには、（１）から（４）式より、抵抗Ｒ１、Ｒ２、コンデンサＣ１、Ｃ２に高精度の素子を使用することが必要になる。また同調型帯域通過フィルタ１１（図１１）において、ω０、Ｑのばらつきを小さくするためには、共振回路を構成するインダクタＬ、コンデンサＣ、抵抗Ｒを高精度化することが必要になる。なおインダクタＬは、小型により高いインダクタンス値を確保するために、磁性体の芯材を使用しており、この芯材は、透磁率のばらつきが大きい。従って同調型帯域通過フィルタ１１では、インダクタＬのばらつきが大きく、結局、インダクタンス値の調整を避け得ない。また圧電素子を用いた帯域通過フィルタ１５（図１２）では、圧電素子の特性のばらつきを小さくすることが必要であり、このためには圧電素子の加工精度を高くすることが必要になる。
【００１９】
これによりこれら従来のフィルタでは、特性にばらつきを避け得ない問題があり、敢えて多くの製品で特性を揃える場合には、結局、部品の選別が必要となっていた。
【００２０】
この問題を解決する１つの方法として、マイクロコンピュータ等により特性を制御し、ばらつきを補正することが考えられるものの、実際上、この方法は適用することができない。すなわちアクティブフィルタによる帯域通過フィルタ１、６、同調型帯域通過フィルタ１１では、（１）式から（６）式により明らかなように、結局、コンデンサ等の回路定数自体を調整することが必要であり、実際上、マイクロコンピュータ等によっては、特性を制御できない。また圧電素子を用いた帯域通過フィルタ１５では、圧電素子自体の特性によりフィルタの特性が決まることから、マイクロコンピュータ等によっては、何ら特性を制御し得ない。
【００２１】
而して、フィルタを集積回路化する場合を考慮すると、集積回路内部の抵抗値及び容量は、絶対値が±２０〔％〕程度ばらつき、同一ウエハ内における相対的なばらつきが±５〔％〕程度となる。この関係を（３）〜（６）式に当てはめて考察すると、集積回路化により、ω０は０．６９４〜１．５６（−３０〔％〕〜＋５６〔％〕）ばらつき、Ｑは、０．９５２〜１．０５２（−４．３〔％〕〜＋５．２〔％〕）ばらつくことになる。これに対してセラミックフィルタのω０のばらつきは、±０．５〔％〕である。これにより従来の半導体によるアクティブフィルタ技術では、集積回路化した場合、セラミックフィルタ並みの周波数特性は、到底、実現することができなかった。
【００２２】
なお上述した各方式によるフィルタは、それぞれ短所、長所がある。すなわちＱに関して、アクティブフィルタによる帯域通過フィルタ１、６、同調型帯域通過フィルタ１１では、回路定数のばらつきによりＱ値の上限値が制限されてしまう。これに対して圧電素子を用いた帯域通過フィルタ１５では、ω０のばらつきとの兼ね合いから、Ｑ値は、数十程度となる。
【００２３】
またインダクタを設けることが必要な同調型帯域通過フィルタ１１では、ω０が低い場合にインダクタが大型化し、その結果、基板実装面積が大面積化する。また圧電素子を用いた帯域通過フィルタ１５では、振動が発生する場所での使用において特性の劣化が著しく、さらに２次及び３次のスプリアスへの対応も必要になる。また圧電素子を用いた帯域通過フィルタ１５では、マッチング回路が必要である。従って、入出力回路に係る回路設計に自由度が低くなり、さらにはマッチング回路の分、基板実装面積が大面積化する。
【課題を解決するための手段】
【００２４】
本発明は、以上の点を考慮して成されたもので、従来に比して格段的に特性のばらつきを小さくすることができるフィルタを提供することを目的とする。すなわち、本発明は、以下の技術的事項から構成される。
【００２５】
（１）  入力信号の周波数特性を補正して出力するフィルタ部と、
前記フィルタ部の特性を制御する制御部とを備え、
前記フィルタ部は、
制御電流により相互コンダクタンスを可変して入力電圧に応じた電流を出力するトランスコンダクタンス回路を使用した、ジャイレータ方式のフィルタ回路により前記入力信号の周波数特性を補正し、
前記制御部は、
制御用のクロック信号を周波数電流変換して前記制御電流を生成する周波数電流変換回路を有する
ことを特徴とするフィルタ。
【００２６】
（１）によれば、フィルタ部においてコンデンサの容量がばらつく場合でも、このばらつきを補正して所望の特性により入力信号の周波数特性を補正することができ、これにより従来に比して格段的に特性のばらつきを低減することができる。
【００２７】
（２）  （１）において、
前記フィルタ部は、
前記ジャイレータ方式のフィルタ回路を複数個備える。
【００２８】
（２）によれば、複数個のフィルタ回路による総合の特性により入力信号の周波数特性を補正する場合に適用して、従来に比して格段的に特性のばらつきを低減することができる。
【００２９】
（３）  （２）において、
前記制御部は、
前記複数個のフィルタ回路の中心周波数又はカットオフ周波数を同一の方向に可変する周波数調整用の制御電流を各フィルタ回路に出力する周波数調整用制御部と、
前記複数個のフィルタ回路による総合の特性による帯域を可変する帯域調整用の制御電流を各フィルタ回路に出力する帯域調整用制御部と、
前記複数個のフィルタ回路における中心周波数又はカットオフ周波数のばらつき補正用の制御電流を各フィルタ回路に出力するばらつき補正用制御部とを有し、
前記周波数調整用の制御電流、帯域調整用の制御電流、ばらつき補正用の制御電流をフィルタ回路毎に加算して対応するフィルタ回路に供給する。
【００３０】
（３）によれば、
中心周波数又はカットオフ周波数と、帯域と、ばらつきとを個々に調整、補正することができる。
【００３１】
（４）  （２）、又は（３）において、
前記複数個のフィルタ回路が、
帯域通過フィルタ回路と、
前記帯域通過フィルタ回路の高域側の減衰特性を強調する高域側帯域除去フィルタと、
前記帯域通過フィルタ回路の低域側の減衰特性を強調する低域側帯域除去フィルタとである。
【００３２】
（４）によれば、減衰特性を強調して帯域通過フィルタを構成する場合に、従来に比して格段的に特性のばらつきを低減することができる。
【発明の効果】
【００３３】
本発明によれば、従来に比して格段的に特性のばらつきを小さくすることができる。また、スプリアスを発生させず、フィルタの周波数特性を向上させることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施の形態のフィルタを示す接続図である。
【図２】図１のフィルタの中心周波数に係る特性を示す特性曲線図である。
【図３】図１のフィルタのＱに係る特性を示す特性曲線図である。
【図４】クロック周波数を可変した場合の図１のフィルタの中心周波数に係る特性を示す特性曲線図である。
【図５】通過帯域と妨害波との関係の説明に供する特性曲線図である。
【図６】本発明の第２の実施の形態のフィルタを示す接続図である。
【図７】図６のフィルタの中心周波数に係る特性を示す特性曲線図である。
【図８】図６のフィルタの周波数特性を示す図である。
【図９】従来のアクティブフィルタによる帯域通過フィルタを示す接続図である。
【図１０】従来のアクティブフィルタによる帯域通過フィルタの他の例を示す接続図である。
【図１１】従来の同調型帯域通過フィルタを示す図である。
【図１２】従来の圧電素子を用いた帯域通過フィルタを示す図である。
【図１３】セラミックフィルタの周波数特性の１例を示す図である。
【発明を実施するための形態】
【００３５】
（１）第１の実施の形態
図１は、本発明の第１の実施の形態に係るフィルタを示す図である。このフィルタ２１は、全体が集積回路により同一ウエハ上に型成される。このフィルタ２１は、フィルタ部２２により入力信号の周波数特性を補正し、制御部２３によりこのフィルタ部２２の特性を制御する。
【００３６】
ここでフィルタ部２２は、ジャイレータによる２次のフィルタであり、この実施の形態では、帯域通過フィルタにより構成される。従ってフィルタ部２２は、トランスコンダクタンス回路２４、２６、バッファ回路２５、２７をリング状に接続して構成される。
【００３７】
ここでトランスコンダクタンス回路２４、２６は、制御電流により相互コンダクタンスを可変し、差動入力電圧を出力電流に変換する差動増幅回路である。フィルタ部２２は、第１のトランスコンダクタンス回路２４の非反転入力端が所定の基準電源に接続され、反転入力端がバッファ回路２７の出力端に接続される。またフィルタ部２２は、この第１のトランスコンダクタンス回路２４の出力端がバッファ回路２５の入力端に接続され、さらにこのバッファ回路２５の入力端が、コンデンサＣ１を介して処理対象の信号源２８に接続される。さらにフィルタ部２２は、このバッファ回路２５の出力端が第２のトランスコンダクタンス回路２６の非反転入力端に接続され、第２のトランスコンダクタンス回路２６の反転入力端にバッファ回路２７の出力端が接続される。またさらにこの第２のトランスコンダクタンス回路２６の出力端がバッファ回路２７に入力され、このバッファ回路２７の入力端がコンデンサＣ２により接地される。
【００３８】
フィルタ部２２の伝達関数Ｈ（ω）は、次式により表される。なおこの関係式は、各種の教科書等で広く周知である。
【００３９】
【数７】
2011223429.tif 000009
【００４０】
ここでｇｍ（ｇｍ1、ｇｍ2）は、トランスコンダクタンス回路２４、２６の電圧電流変換の処理に係る相互コンダクタンスである。また、β（β1、β2）は、バッファ回路２７の出力についてのトランスコンダクタンス回路２４、２６への帰還率であり、この実施の形態ではそれぞれ１である。またＺ１及びＺ２は、それぞれコンデンサＣ１、Ｃ２のインピーダンスである。
【００４１】
またω０、Ｑは、それぞれ次式により表される。
【００４２】
【数８】
2011223429.tif 000010
【００４３】
【数９】
2011223429.tif 000011
【００４４】
ここでフィルタ部２２がジャイレータによるフィルタであることから、フィルタ部２２の中心角周波数ω０は、容量Ｃ１、Ｃ２のばらつきの影響を受けるものの、図９、図１０について上述したアクティブフィルタとは異なり、抵抗値の影響はうけない。一方、Ｑ値は、集積回路化した場合、（９）式より±２．５〔％〕程度の範囲でばらつくことになり、セラミックフィルタと同等の精度を確保することができる。従ってこの場合、ω０を精度良く設定することができれば、実用上十分な特性を確保することができる。
【００４５】
そこでこの実施の形態では、制御部２３によりフィルタ部２２を制御し、ω０を所望の角周波数に設定する。このため制御部２３は、外部クロック信号ＣＬＫを周波数電流変換し、外部クロック信号ＣＬＫの周波数に応じた制御電流ＩＣＮＴを生成する。またこの制御電流ＩＣＮＴによりトランスコンダクタンス回路２４、２６の相互コンダクタンスを可変する。
【００４６】
すなわち制御部２３は、周波数電圧変換部３１にクロック信号ＣＬＫを入力し、三角波生成回路３２に入力する。なおクロック信号ＣＬＫは、所望する通過帯域に応じた周波数により、例えばこのフィルタ２１が実装される電子機器のコントローラ等から出力され、その生成方法は、種々の方法を適用することができる。具体的に、例えばマスタクロックを分周してクロック信号ＣＬＫを作成するようにし、フィルタ部２２の特性の事前の測定によりこの分周比を設定するようにしてもよい。
【００４７】
三角波生成回路３２は、ランプ回路であり、矩型波によるクロック信号ＣＬＫを三角波信号に変換して出力する。比較回路３３は、この三角波信号の信号レベルを所定の基準電圧Ｖｒｅｆで判定し、判定結果による矩型波信号を出力する。平滑化回路３４は、この比較回路３３から出力される矩型波信号を平滑化する。これにより周波数電圧変換部３１は、クロック信号ＣＬＫの周波数に比例した信号レベルによる周波数電圧変換結果を出力する。
【００４８】
変換回路３５は、この周波数電圧変換部３１から出力される周波数電圧変換結果を電圧電流変換処理することにより、次式により表される制御電流ＩＣＮＴを出力する。なおここでｆＣＬＫは、クロック信号ＣＬＫの周波数である。またＣＲは、平滑化回路３４における平滑化の処理に係る時定数である。
【００４９】
【数１０】
2011223429.tif 000012
【００５０】
ここでトランスコンダクタンス回路２４、２６の相互コンダクタンスｇｍは、次式により表すことができる。なおここでＲは、トランスコンダクタンス回路２４、２６の相互コンダクタンスｇｍに係る差動増幅回路の内部抵抗（エミッタ抵抗）である。
【００５１】
【数１１】
2011223429.tif 000013
【００５２】
この（１１）式に（１０）式を代入すると、次式の関係式を得ることができ、相互コンダクタンスｇｍを容量に比例する関数として定義することができる。
【００５３】
【数１２】
2011223429.tif 000014
【００５４】
この（１２）式の関係式を（８）式に代入すると、（８）式の分母分子で容量の要素を打ち消し合い、次式により示すように、外部から入力されるクロック信号ＣＬＫの周波数ｆＣＬＫのみに依存するように、通過帯域の中心角周波数ω０を設定することができる。
【００５５】
【数１３】
2011223429.tif 000015
【００５６】
これにより図２に示すように、フィルタ部２を構成するトランジスタの内部抵抗Ｒ、コンデンサＣ１及びＣ２の容量がばらつく場合でも、クロック信号ＣＬＫの周波数ｆＣＬＫを一定周波数に保持することにより、角周波数ω０を一定周波数に保持することができる。またさらにフィルタ部２における容量Ｃがばらつく場合でも、このばらつきによる角周波数ω０のばらつきを補正することができる。なおここで図２は、この抵抗Ｒ及び容量Ｃの積であるＣＲ積の変化による角周波数ω０の変化を測定した特性曲線図である。この図２において、ＣＲ積は、設計中心値により正規化して示す。
【００５７】
ここで図３は、図２との対比によりＱの変化を示す特性曲線図である。また図４は、クロック信号ＣＬＫの周波数ｆＣＬＫに対する角周波数ω０の変化を示す特性曲線図である。
【００５８】
なおｇｍ１＝ｇｍ２＝ｇｍ０，Ｃ１＝Ｃ２＝Ｃ０，β１＝１とおくと、（８）（９）は、次式により表すことができる。
【００５９】
【数１４】
2011223429.tif 000016
【００６０】
これによりこの場合、中心角周波数ω０を可変することなく、Ｑを１に正規化することができる。またこれによりｇｍ１＝ｋｇｍ０，ｇｍ２＝ｇｍ０  （ｋ＞１）とおくと、（８）（９）は、次式により表すことができる。
【００６１】
【数１５】
2011223429.tif 000017
【００６２】
これにより（１４）式及び（１５）式を比較して、相互コンダクタンスｇｍの制御によりＱを種々に設定できることがわかる。またこのように相互コンダクタンスｇｍを可変した場合には、中心角周波数ω０も変化することから、帰還率β１の制御により中心角周波数ω０を一定値に保持したままＱを可変することができる。具体的に、（１４）及び（１５）式の対比により、次式により示す値に帰還率β１を設定する。
【００６３】
【数１６】
2011223429.tif 000018
【００６４】
すると中心角周波数ω０は次式により表すことができ、これによりこの関係式を利用して帰還率β１及び相互コンダクタンスｇｍを制御してＱを可変することができる。
【００６５】
【数１７】
2011223429.tif 000019
【００６６】
以上の構成によれば、抵抗、容量値に依存することなく、クロック周波数のみにフィルタ特性を依存させることができ、これにより従来に比して格段的に特性のばらつきを小さくすることができる。
【００６７】
またこの抵抗、容量値に依存することなく、クロック周波数のみにフィルタ特性が依存することを積極的に活用して、種々に利便を図ることができる。すなわち例えば通信装置の中間周波数フィルタに適用して、図５（Ａ）に示すように、隣接局による妨害波が通過帯域内に存在する場合に、図５（Ｂ）において矢印Ａにより示すように、中間周波数フィルタの通過帯域を移動させて隣接局による影響を低減することができる。なおこの場合、クロック信号ＣＬＫの周波数を手動により可変できるように設定して、妨害波を帯域外に設定するようにしても良い。また例えば同期検波等による目的局の受信結果と、包絡線検波等による妨害波を含む受信結果との対比により、自動的に、妨害波を帯域外に設定するようにしても良い。
【００６８】
これらによりこの実施の形態では、半導体内部のＣＲのばらつきを吸収して、中心角周波数ω０をクロック信号の精度で設定することができる。従ってクロック信号をセラミック振動子で作成している場合には、中心角周波数ω０をセラミック振動子の精度に設定することができ、またクロック信号をクリスタル振動子で作成している場合には、中心角周波数ω０をクリスタル振動子の精度で設定することができる。また半導体の温度特性、経年変化などによる抵抗値、容量値の変動も吸収することができ、さらにはクロック信号の周波数の可変によりフィルタの制御も可能となる。なおクロック信号はマイクロコンピュータ等から分岐して入力することも可能である。また、この実施の形態では、スプリアスを発生させず、フィルタの周波数特性を向上させることができる。
【００６９】
（２）第２の実施の形態
図６は、本発明の第２の実施の形態に係るフィルタを示す図である。この図６において、図１について上述したフィルタ２１と同一の構成は、対応する符号を付して示し、重複した説明は省略する。このフィルタ回路４１は、全体が集積回路により同一ウエハ上に型成される。このフィルタ回路４１は、フィルタ部４２により所望の入力信号を帯域制限し、制御部４３によりこのフィルタ部４２の特性を制御する。
【００７０】
またフィルタ部４２は、３つのフィルタ回路４２Ａ、４２Ｂ、４２Ｃを備え、この３つのフィルタ回路４２Ａ、４２Ｂ、４２Ｃによる総合の特性により入力信号Ｖｉｎの周波数特性を補正する。ここでこの３つのフィルタ回路４２Ａ、４２Ｂ、４２Ｃは、それぞれジャイレータによる２次のフィルタである。この実施の形態では、この３つのフィルタ回路４２Ａ、４２Ｂ、４２Ｃが直列に接続され、２段目のフィルタ回路４２Ｂが帯域通過フィルタに設定される。またその前段のフィルタ回路４２Ａが、フィルタ回路４２Ｂによる帯域通過フィルタの低域側の減衰特性を強調する帯域除去フィルタに割り当てられ、後段のフィルタ回路４２Ｃが、フィルタ回路４２Ｂによる帯域通過フィルタの高域側の減衰特性を強調する帯域除去フィルタに割り当てられる。
【００７１】
このため第２段目のフィルタ回路４２Ｂは、最終段のバッファ回路２７の出力を帰還する帰還ループにそれぞれ帰還率がβ１及びβ２の帰還回路４４Ｂ及び４５Ｂが設けられている点、トランスコンダクタンス回路２４の非反転入力端が接地されている点を除いて、第１の実施の形態のフィルタ部２２と同一に構成される。なお帰還回路４４Ｂ、４５Ｂは、後述する制御部４３の制御に係るコントローラにより帰還率β１、β２が可変制御される。
【００７２】
また初段のフィルタ回路４２Ａ、後段のフィルタ回路４２Ｃは、帯域遮断フィルタに関する構成を除いて、フィルタ回路４２Ｂと同一に構成される。具体的に、フィルタ回路４２Ａ、４２Ｃは、コンデンサＣ１を介したバッファ回路２５への入力に代えて、トランスコンダクタンス回路２４の非反転入力端に入力信号が入力されると共に、コンデンサＣ１が接地される点、コンデンサＣ２を介した接地に代えて、コンデンサＣ２を介して、バッファ回路２７に入力信号が入力される点を除いて、フィルタ回路４２Ｂと同一に構成される。
【００７３】
フィルタ部４２は、バッファ４６を介してフィルタ回路４２Ａ、４２Ｂ、４２Ｃの直列回路に入力信号Ｖｉｎを入力し、またフィルタ回路４２Ａ、４２Ｂ、４２Ｃの直列回路による出力信号をバッファ４７を介して出力する。
【００７４】
制御部４３は、これら複数のフィルタ回路４２Ａ、４２Ｂ、４２Ｃの中心角周波数ω０を同一の方向に可変することにより、フィルタ部４２の中心角周波数ω０を可変する周波数調整用制御部４８Ａと、これら複数のフィルタ回路４２Ａ、４２Ｂ、４２Ｃの総合の特性による帯域幅（この実施の形態では、通過帯域幅）を可変し、フィルタ部４２のＱを可変する帯域調整用制御部４８Ｂと、これら複数のフィルタ回路４２Ａ、４２Ｂ、４２Ｃにおける中心周波数のばらつきを補正するばらつき補正用制御部４８Ｃとを有する。
【００７５】
これら制御部４８Ａ、４８Ｂ、４８Ｃは、それぞれフィルタ回路４２Ａ、４２Ｂ、４２Ｃのトランスコンダクタンス回路２４、２６に対応する各６系統の制御電流を出力し、制御部４３は、この６系統の制御電流に係る配線パターンをそれぞれ接続して、系統毎に制御電流を加算して対応するフィルタ回路４２Ａ、４２Ｂ、４２Ｃのトランスコンダクタンス回路２４、２６に出力する。
【００７６】
すなわち周波数調整用制御部４８Ａは、電圧電流変換部４９Ａにより６系統の制御電流を生成する。周波数調整用制御部４８Ａは、制御電流の制御に係る制御端子が何れの電圧にも設定されていない場合、基準電圧Ｖｒｅｆに対応する制御電流をそれぞれ各系統に出力する。これに対して制御端子に制御信号が入力され、この制御信号が基準電圧Ｖｒｅｆより高い場合、この基準電圧Ｖｒｅｆより制御信号の電圧が高い分だけ、基準電圧Ｖｒｅｆによる場合に比して制御電流の電流値を増大させる。またこれとは逆に制御信号が基準電圧Ｖｒｅｆより低い場合、この基準電圧Ｖｒｅｆより制御信号の電圧が低い分だけ、基準電圧Ｖｒｅｆによる場合に比して制御電流の電流値を減少させる。これにより周波数調整用制御部４８Ａは、制御信号の電圧に比例した制御信号をフィルタ回路４２Ａ、４２Ｂ、４２Ｃに出力し、制御信号に応じてフィルタ部４２の中心角周波数ω０を可変する。
【００７７】
帯域調整用制御部４８Ｂは、同様に、電圧電流変換部４９Ｂにより６系統の制御電流を生成する。電圧電流変換部４９Ｂは、制御信号の電圧に応じて、帯域通過フィルタであるフィルタ回路４２Ｂの中心角周波数ω０に対してフィルタ回路４２Ａ、４２Ｃの中心角周波数ω０を可変し、これにより制御信号によりフィルタ部４２の帯域を可変する。またこれと連動してフィルタ回路４２ＢのＱを可変する。すなわち電圧電流変換部４９Ｂは、制御端子が何れの電圧にも設定されていない場合、基準電圧Ｖｒｅｆに対応する制御電流をそれぞれ各系統に出力する。これに対して制御端子に制御信号が入力され、この制御信号が基準電圧Ｖｒｅｆより高い場合、フィルタ回路４２Ａについては、基準電圧Ｖｒｅｆより制御信号の電圧が高い分だけ、基準電圧Ｖｒｅｆによる場合に比して制御電流の電流値を増大させる。これに対してフィルタ回路４２Ｃについては、基準電圧Ｖｒｅｆより制御信号の電圧が高い分だけ、基準電圧Ｖｒｅｆによる場合に比して制御電流の電流値を減少させる。またこれに連動して（１４）〜（１９）式を用いて説明した手法を適用して、上位のコントローラの制御によりフィルタ回路４２ＢのＱを可変する。
【００７８】
またこれとは逆に、電圧電流変換部４９Ｂの制御端子に制御信号が入力され、この制御信号が基準電圧Ｖｒｅｆより低い場合、フィルタ回路４２Ａについては、この基準電圧Ｖｒｅｆより制御信号の電圧が低い分だけ、基準電圧Ｖｒｅｆによる場合に比して制御電流の電流値を減少させる。これに対してフィルタ回路４２Ｃについては、基準電圧Ｖｒｅｆより制御信号の電圧が低い分だけ、基準電圧Ｖｒｅｆによる場合に比して制御電流の電流値を増大させる。またこれに連動して（１４）〜（１９）式を用いて説明した手法を適用して、上位のコントローラの制御によりフィルタ回路４２ＢのＱを可変する。
【００７９】
ばらつき補正用制御部４８Ｃは、クロック信号ＣＬＫの周波数に応じた制御電流を出力する周波数電流変換回路であり、周波数電圧変換部３１によりクロック信号ＣＬＫの周波数に応じた電圧による制御信号を生成し、この制御信号を電圧電流変換部３５により制御電流に変換する。なおこの補正用制御部４８Ｃにおいて、平滑回路を構成する平滑用コンデンサＣは外付けとされる。
【００８０】
図７は、周波数調整用制御部４８Ａの制御により中心周波数を５〔ｋＨｚ〕単位で変化させた場合の特性の変化を示す特性曲線図である。この図７によれは、通過帯域の特性を維持したまま、中心周波数を可変できることが判る。また図８は、図１３との対比により、この第２の実施の形態に係るフィルタ４１の周波数特性を示す図である。この図８によれば、スプリアスを発生させず、フィルタ特性が格段的に向上することがわかる。
【００８１】
以上の構成によれば、フィルタ部を複数のフィルタで構成する場合であっても、第１の実施の形態と同様の効果を得ることができる。
【００８２】
またこのように複数のフィルタにより構成するようにして、総合の特性の調整に係る周波数調整用制御部、帯域調整用制御部、ばらつき補正用制御部を設け、これらの制御部による制御電流を加算して対応するフィルタ部に出力することにより、総合の特性における中心周波数、Ｑ、ばらつきを個々に調整することができ、フィルタの制御に関する構成を簡略化することができる。
【００８３】
より具体的に、この複数のフィルタが、帯域通過フィルタ回路と、この帯域通過フィルタ回路の高域側の減衰特性を強調する高域側帯域除去フィルタと、この帯域通過フィルタ回路の低域側の減衰特性を強調する低域側帯域除去フィルタとであることにより、十分な減衰率によるサイドローブを確保して帯域通過フィルタを構成し、この帯域通過フィルタの中心周波数等を精度良く調整することができる。
【００８４】
（３）他の実施の形態
なお上述の実施の形態では、本発明に好適な実施の形態を上述したが、本発明はその趣旨を逸脱しない範囲で、上述の実施の形態に種々の変更を加えた形態等とすることができる。
【００８５】
すなわち上述の第１の実施の形態においては、帯域通過フィルタに本発明を適用する場合について述べたが、本発明はこれに限らず、帯域除去フィルタ、低域通過フィルタ、高域通過フィルタ等に広く適用することができる。なおこれら低域通過フィルタ、高域通過フィルタ等に適用する場合には、その特性の周波数軸上の基準として、上述の中心角周波数ω０に代えてカットオフ周波数を適用することになる。
【００８６】
また上述の第２の実施の形態では、１つの帯域通過フィルタと２つの帯域除去フィルタによりフィルタ部を構成するようにして、これらの３つのフィルタを直列接続した総合の特性を制御する場合について述べたが、本発明はこれに限らず、複数のフィルタを種々の形態で接続した総合の特性を制御する場合に広く適用することができる。具体的に、２つの帯域通過フィルタの直列接続により双峰特性の通過帯域を確保する場合等にも広く適用することができる。
【００８７】
また上述の実施の形態ではジャイレータ方式に係る２次のフィルタに本発明を適用する場合について述べたが、本発明はこれに限らず、２次以外の種々の次数によるフィルタに広く適用することができる。
【００８８】
また上述の実施の形態では、クロック信号を周波数電圧変換した後、電流変換して制御電流を生成する場合について述べたが、本発明はこれに限らず、直接、クロック信号を周波数電流変換して制御信号を作成してもよい。
【符号の説明】
【００８９】
１、６、１１、１５、２１、４１、４２Ａ、４２Ｂ、４２Ｃ      フィルタ
２、７      オペアンプ
１６      バッファアンプ
２２、４２    フィルタ部
２３、４３    制御部
２４、２６    トランスコンダクタンス回路
２５、２７    バッファ回路
２８    信号源
３１    周波数電圧変換部
３５、４９Ａ、４９Ｂ    電圧電流変換部
４８Ａ    周波数調整用制御部
４８Ｂ    帯域調整用制御部
４８Ｃ    ばらつき補正用制御部
【図１】
2011223429.tif 000020
【図２】
2011223429.tif 000021
【図３】
2011223429.tif 000022
【図４】
2011223429.tif 000023
【図５】
2011223429.tif 000024
【図６】
2011223429.tif 000025
【図７】
2011223429.tif 000026
【図８】
2011223429.tif 000027
【図９】
2011223429.tif 000028
【図１０】
2011223429.tif 000029
【図１１】
2011223429.tif 000030
【図１２】
2011223429.tif 000031
【図１３】
2011223429.tif 000032