(57)【要約】【課題】  消費電力の少ない画像処理回路を提供する。【解決手段】  画像処理回路４００はＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、Ｂ用ＲＡＭ４２２を備える。表示装置１２２の垂直ブランキング期間において、各ＲＡＭに、入力信号Ｄｉとして入力されうる全ての値に対応する階調補正結果がルックアップテーブル（ＬＵＴ）として保存される。表示装置１２２に画像を表示する際、入力信号Ｄｉは前記ＬＵＴを参照することで間接的に階調補正がなされる。これにより、重複した演算を回避し消費電力を低減することができる。【選択図】図６
2011130136.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の階調補正を行う画像処理回路であって、
前記画像処理回路は、
ルックアップテーブル作成のためのダミー信号を生成する信号生成部と、
前記ダミー信号を受信し、前記ダミー信号の階調補正を行う階調補正部と、
前記階調補正部の出力を受信し、ルックアップテーブルとして記憶する記憶装置を備え、
前記記憶装置は前記入力信号を受信し、前記記憶装置に記憶されたルックアップテーブルを参照して、前記入力信号の階調補正を行うことを特徴とする画像処理回路。
【請求項２】
請求項１記載の画像処理回路であって、
前記記憶装置は、入力端子、アドレス端子、書込許可端子を備えるＲＡＭであることを特徴とする画像処理回路。
【請求項３】
請求項１記載の画像処理回路であって、
前記階調補正部は、入力された信号のビット数を増やすことを特徴とする画像処理回路。
【請求項４】
請求項２記載の画像処理回路であって、
前記画像処理回路はさらに、前記ダミー信号を受信し該ダミー信号を遅延させる遅延回路を備え、前記遅延回路の出力は前記アドレス端子に入力されることを特徴とする画像処理回路。
【請求項５】
請求項１記載の画像処理回路であって、
前記画像処理回路は、表示装置の画質調整に用いられる画像処理回路であって、
前記ルックアップテーブルの作成は前記表示装置の垂直ブランキング期間に行われることを特徴とする画像処理回路。
【請求項６】
請求項３記載の画像処理回路であって、
前記画像処理回路はさらに、前記記憶装置の後段に、入力された信号のビット数を減らすビット変換部を備えることを特徴とする画像処理回路。
【請求項７】
請求項６記載の画像処理回路であって、
前記ルックアップテーブルは、入力端子、アドレス端子、書込許可端子を備えるＲＡＭに保存されることを特徴とする画像処理回路。
【請求項８】
請求項７記載の画像処理回路であって、
前記入力信号は複数の原色要素から構成されており、
前記ＲＡＭは、前記入力信号の原色要素に対して各別に設けられていることを特徴とする画像処理回路。
【請求項９】
入力信号の階調補正を行う画像処理回路であって、
前記入力信号は複数の原色要素から構成されており、
前記画像処理回路は、
前記入力信号の複数の原色要素に対して各別に階調補正を行うためのルックアップテーブルが記憶される複数の記憶装置と、
前記ルックアップテーブルを作成するためのダミー信号を生成する信号生成部と、
前記ダミー信号の階調補正を行う階調補正部を備えることを特徴とする画像処理回路。
【請求項１０】
請求項９記載の画像処理回路であって、
前記記憶装置は、入力端子、アドレス端子、書込許可端子を備えるＲＡＭであることを特徴とする画像処理回路。
【請求項１１】
請求項１０記載の画像処理回路であって、
前記画像処理回路はさらに、前記ダミー信号を受信し、前記ダミー信号を遅延させる遅延回路を備え、前記遅延回路の出力は前記アドレス端子に入力されることを特徴とする画像処理回路。
【請求項１２】
請求項９記載の画像処理回路であって、
前記階調補正部は複数の原色要素に対して共通の階調補正を行う共通階調補正部と、複数の原色要素それぞれ独立に階調補正を行う独立階調補正部を備えることを特徴とする画像処理回路。
【請求項１３】
請求項１２記載の画像処理回路であって、
前記共通階調補正部は画像のガンマ補正を行うガンマ補正部であることを特徴とする画像処理回路。
【請求項１４】
請求項１２記載の画像処理回路であって、
前記独立階調補正部は画像のコントラスト調整を行うコントラスト調整部であることを特徴とする画像処理回路。
【請求項１５】
請求項１２記載の画像処理回路であって、
前記共通階調補正部および前記独立階調補正部のうち少なくともいずれか一つは、前記入力信号の最大階調を増加させる処理を行うことを特徴とする画像処理回路。
【請求項１６】
請求項１５記載の画像処理回路であって、
前記画像処理回路はさらに、前記記憶装置の後段に、入力された信号のビット数を減らすビット変換部を備えることを特徴とする画像処理回路。
【請求項１７】
請求項９記載の画像処理回路であって、
前記画像処理回路は、表示装置の画質調整に用いられる画像処理回路であって、
前記ルックアップテーブルの更新は前記表示装置の垂直ブランキング期間に行われることを特徴とする画像処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理回路に関する。
【背景技術】
【０００２】
従来、ブラウン管表示装置や液晶表示装置等の分野において、入力された画像信号を表示装置の特性や使用者の好みに合わせて階調補正する画像処理回路が用いられている。
【０００３】
代表的な階調補正の方法としては、ガンマ補正、コントラスト調整、ブライトネス調整等が挙げられ、これらを複数組み合わせて画像信号の階調補正を行うのが一般的である。
【０００４】
図１１に、従来の画像処理回路のブロック図を示す。画像処理回路９００は、ガンマ補正部９０２、コントラスト調整部９０４、ブライトネス調整部９０６、入力端子９０８、出力端子９１０、第１設定端子９１２、第２設定端子９１４、第３設定端子９１６を備える。入力端子９０８に入力される入力信号Ｄｉは例えばＲＧＢ信号である。
【０００５】
入力端子９０８に入力された入力信号Ｄｉは、ガンマ補正部９０２、コントラスト調整部９０４、およびブライトネス調整部９０６で階調補正が行われ、出力信号Ｄｏとして出力端子９１０から出力される。第１設定端子９１２からはガンマ補正部９０２での階調補正に対する設定値であるガンマ設定値Ａ１が入力され、第２設定端子９１４からはコントラスト調整部９０４での階調補正に対する設定値であるコントラスト設定値Ａ２が入力され、第３設定端子９１６からはブライトネス調整部９０６での階調補正に対する設定値であるブライトネス設定値Ａ３が入力される。ガンマ補正部９０２、コントラスト調整部９０４およびブライトネス調整部９０６はそれぞれ、ガンマ設定値Ａ１、コントラスト設定値Ａ２、およびブライトネス設定値Ａ３に基づいて入力信号Ｄｉに対して演算処理を施し、入力信号Ｄｉの階調補正を行う。
【０００６】
特許文献１には、表示装置の画像処理回路において、入力信号のガンマ補正を行う際に、マイコンにより設定されたガンマ設定値に対応するガンマ補正結果をＬＵＴ（ルックアップテーブル）として保存し、該ＬＵＴを参照することで入力信号のガンマ補正を行う技術的思想が開示されている。
【０００７】
特許文献２には、プリンタの画像処理回路において、使用者が設定したガンマ設定値、コントラスト設定値等に応じて、ＲＧＢ入力信号をＲ＝Ｇ＝Ｂ＝０で始まり、Ｒ、Ｇ、Ｂ、を０から１６ずつ順次変化させ４９１３個のパッチを作成してＬＵＴの形式に保存し、該ＬＵＴを参照することで入力信号の階調補正を行う技術的思想が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−７５５２２号公報
【特許文献２】特開２００２−５１２２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
図１１に示した画像処理回路９００において、ガンマ補正部９０２、コントラスト調整部９０４、およびブライトネス調整部９０６での演算処理は、入力信号Ｄｉの入力ごとに行われていたため、過去に同一の入力信号Ｄｉが入力されていた場合であっても、重複して演算処理が行われていた。すなわち、画像処理回路に入力されたＲＧＢ値の数だけ演算処理が必要であった。
【００１０】
特許文献１には、入力信号のガンマ補正結果をＬＵＴとして保存し、該ＬＵＴを参照して入力信号のガンマ補正を行うことで、重複した演算処理を無くし、画像処理回路の消費電力を低減させる技術的思想が開示されているものの、使用者がより頻繁に変更する可能性のあるコントラスト調整、ブライトネス調整まで含めた階調補正結果をＬＵＴに保存する技術的思想は開示されていない。
【００１１】
特許文献２には、ガンマ補正、コントラスト調整等を含めた階調補正結果をＬＵＴに保存する技術的思想が開示されているものの、該ＬＵＴは入力信号のＲＧＢ値を１６ずつ順次変化させて作成されたものであり、入力信号の全てのパターンをＬＵＴとして保存する技術的思想は開示されていない。そのため、ＬＵＴを参照して入力信号の階調補正を行う際に補間計算が必要であって、依然として重複した演算処理が行われていた。
【課題を解決するための手段】
【００１２】
本発明はこうした不具合を克服したものであって、入力信号に対して階調補正を行う画像処理回路において、階調補正結果をＬＵＴに保存することで重複した演算処理を無くし、消費電力を低減することを目的とする。
【００１３】
本明細書において、後述する垂直同期信号Ｔｃ、書込信号Ｗｒ、Ｒ選択信号Ｄｓｒ、Ｇ選択信号Ｄｓｇ、およびＢ選択信号Ｄｓｂの各信号におけるハイまたはローについて、説明の都合上一例を示したが、各信号のハイまたはローの関係は特に限定されるものでは無く、逆転していてもよい。
【００１４】
本発明は、入力信号の階調補正を行う画像処理回路であって、前記画像処理回路は、ルックアップテーブル作成のためのダミー信号を生成する信号生成部と、前記ダミー信号を受信し、前記ダミー信号の階調補正を行う階調補正部と、前記階調補正部の出力を受信し、ルックアップテーブルとして記憶する記憶装置を備え、前記記憶装置は前記入力信号を受信し、前記記憶装置に記憶されたルックアップテーブルを参照して、前記入力信号の階調補正を行うことを特徴とする画像処理回路である。
【００１５】
また、本発明のさらに別の画像処理回路は、入力信号の階調補正を行う画像処理回路であって、前記入力信号は複数の原色要素から構成されており、前記画像処理回路は、前記入力信号の複数の原色要素に対して各別に階調補正を行うためのＬＵＴが記憶される複数の記憶装置と、前記ＬＵＴを作成するためのダミー信号を生成する信号生成部と、前記ダミー信号の階調補正を行う階調補正部を備えることを特徴とする画像処理回路である。
【発明の効果】
【００１６】
本発明の画像処理回路は、作成されたＬＵＴに基づいて入力信号の階調補正が行われるため、同一の入力信号に対して重複した演算処理を行う必要が無く、画像処理回路の消費電力を低減することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態にかかる画像処理回路を示す図である。
【図２】本発明の画像処理回路に接続される表示装置の模式図である。
【図３】本発明におけるガンマ補正を示す図である。
【図４】本発明におけるガンマ補正ＬＵＴを示す図である。
【図５】本発明の第１の実施の形態にかかる画像処理回路のタイミングチャートである。
【図６】本発明の第２の実施の形態にかかる画像処理回路を示す図である。
【図７】本発明におけるコントラスト調整を示す図である。
【図８】本発明におけるブライトネス調整を示す図である。
【図９】本発明の第２の実施の形態にかかる画像処理回路のＲＡＭ書込時におけるタイミングチャートである。
【図１０】本発明の第２の実施の形態にかかる画像処理回路のＲＡＭ読出時におけるタイミングチャートである。
【図１１】従来の画像処理回路を示す図である。
【発明を実施するための形態】
【００１８】
（第１の実施の形態）
図１に第１の実施の形態にかかる画像処理回路を示す。画像処理回路１００は、制御部１０２、信号生成部１０４、ガンマ補正部１０６、遅延回路１０８、ＲＡＭ１１０、インバータ１１２、ビット変換部１１３、セレクタＳＥＬ、ガンマ設定端子１１４、入力端子１１６、同期端子１１８、出力端子１２０を備える。出力端子１２０には表示装置１２２が接続される。
【００１９】
ＬＵＴを記憶させる記憶装置として用いるＲＡＭ１１０はＲＡＭ入力端子Ｄ、アドレス端子ＡＤ、書込許可端子ＷＥ、読出許可端子ＯＥ、ＲＡＭ出力端子Ｑを備える。
【００２０】
ＲＡＭ入力端子ＤはＲＡＭ１１０への書込データを入力する端子であり、アドレス端子ＡＤはＲＡＭ１１０のデータ書込時またはデータ読出時にアクセスするメモリの位置を指定する端子である。
【００２１】
書込許可端子ＷＥおよび読出許可端子ＯＥは、ＲＡＭ１１０の動作を指定する端子である。書込許可端子ＷＥに入力される信号がハイであれば、ＲＡＭ１１０はＲＡＭ入力端子Ｄに入力されたデータをアドレス端子ＡＤで指定されたメモリに書き込み、読出許可端子ＯＥに入力される信号がハイであれば、アドレス端子ＡＤで指定されたメモリに記憶されたデータをＲＡＭ出力端子Ｑへ出力する。
【００２２】
入力端子１１６には入力信号Ｄｉが入力される。入力信号Ｄｉは、たとえばＲＧＢ信号であり、表示装置１２２の各ドットに対応したＲ値、Ｇ値、Ｂ値が順番に並んだ信号である。本明細書において、以後、入力信号ＤｉのＲ値、Ｇ値、Ｂ値はそれぞれ８ビットの信号として説明を行うが、入力信号ＤｉのＲ値、Ｇ値、Ｂ値のビット数は特に限定されるものでは無く、種々の変形実施が可能である。
【００２３】
図２に表示装置１２２の概略図を示す。表示装置１２２にはＲ、Ｇ、Ｂそれぞれに対応するドットが並んでおり、表示装置１２２に画像を走査する際、最上段のラインＬ０から走査が行われる。ラインＬ０におけるドットＲ０から右方向にＧ１、Ｂ２……と順番に走査が行われ、ドットＢ９５９まで走査が行われると、ラインＬ１の走査に移行する。ラインＬ１においても同様にドットＧ０からドットＲ９５９まで走査が行われ、ラインＬ２、Ｌ３……と、ラインＬ０と同様に走査が行われる。最下段のラインＬ２３９におけるドットＲ９５９まで走査されると、最短でも１マイクロ秒から１５マイクロ秒程度の垂直ブランキング期間の後に再度ラインＬ０のドットＲ０から走査が繰り返される。第１の実施の形態においてＲＡＭ１１０へのデータ書込は、この垂直ブランキング期間に行われる。
【００２４】
再び図１を参照する。同期端子１１８には垂直同期信号Ｔｃが入力される。垂直同期信号Ｔｃは表示装置１２２に画像を走査する際に、垂直方向の１画面ごとの走査タイミングを計るための信号である。第１の実施の形態において、垂直同期信号Ｔｃがハイの間に表示装置１２２への走査が行われ、ローの間（垂直ブランキング期間）にＲＡＭ１１０へのデータ書込が行われる。垂直同期信号Ｔｃがローとなり、垂直ブランキング期間となったことを制御部１０２が検知すると、制御部１０２は信号生成部１０４にトリガＴｒを送信し、書込信号Ｗｒをハイにする。
【００２５】
信号生成部１０４はトリガＴｒを受信すると、ガンマ補正を行うガンマ補正部１０６および遅延回路１０８にダミー信号Ｓ０を送信する。ダミー信号Ｓ０とは、ＲＡＭ１１０にＬＵＴを保存するための信号であり、垂直ブランキング期間において、入力信号Ｄｉの代わりにガンマ補正部１０６によって階調補正が行われる信号である。今、入力信号Ｄｉとしては８ビットの信号が入力されるから、入力信号Ｄｉに対する全ての階調補正結果をＲＡＭ１１０に保存するために、信号生成部１０４はダミー信号Ｓ０として、０から始まり２５５まで１ずつ増加していく信号を生成する。
【００２６】
ガンマ補正部１０６はガンマ設定端子１１４から入力されたガンマ設定値Ｇａに基づいて、ダミー信号Ｓ０に対する階調補正を行い、第１補正信号Ｓｘ１を出力する階調補正部である。第１補正信号Ｓｘ１はＲＡＭ１１０のＲＡＭ入力端子Ｄに入力される。
【００２７】
ガンマ補正部１０６では、ダミー信号Ｓ０に対する階調補正としてガンマ補正が行われる。ガンマ補正とは、表示装置１２２に表示される画像の明るさや色の彩度を正しく表示するための補正処理のことである。表示装置１２２に入力される信号は、ドットごとに所定の電圧を加えることで、画像の明るさや色が再現されるように構成されている。しかしながら、実際に表示される画像の明るさや色は、表示装置１２２が有する特性（ガンマ値）により、入力電圧を倍にしても表示される画像の明るさが倍になるわけではない。すなわち非線形性を有するため、ガンマ補正部１０６において、表示装置１２２に表示される画像の明るさや色の彩度が正しく表示されるように補正する処理が施される。
【００２８】
図３にガンマ補正部１０６の入出力の関係を示す。ガンマ補正部１０６はたとえば、ＬＵＴ１、ＬＵＴ２、ＬＵＴ３として示した複数のＬＵＴを備えており、ガンマ設定値Ｇａに対応したＬＵＴが選択され、ダミー信号Ｓ０のガンマ補正が行われる。すなわち、ガンマ設定端子１１４から入力されるガンマ設定値Ｇａは、ガンマ補正部１０６に複数備わっているＬＵＴから一つを選択するための設定値である。また、ガンマ補正部１０６では、ガンマ補正後の信号である第１補正信号Ｓｘ１の精度を保つために８ビットから１０ビットへ信号のビット数を増大させる処理も同時に行う。
【００２９】
図４にガンマ補正部１０６が備えるＬＵＴの一例を示す。ガンマ補正部１０６でのガンマ補正において、前記ＬＵＴは、ダミー信号Ｓ０として入力される全ての値に対応する補正値を持っている訳では無く、図４に示すようにダミー信号Ｓ０中の１６点に対応する第１補正信号Ｓｘ１の値を保持しており、残りの値については線形補間される。たとえば、ガンマ設定値ＧａがＬＵＴ１の選択を指示している場合、ダミー信号Ｓ０として１６が入力されると、第１補正信号Ｓｘ１としては６４が出力される。また、ダミー信号Ｓ０として１２が入力されると、線形補間により第１補正信号Ｓｘ１としては４８が出力される。
【００３０】
再び図１を参照する。ガンマ補正部１０６から出力された第１補正信号Ｓｘ１はＲＡＭ１１０のＲＡＭ入力端子Ｄへ入力される。この時、第１補正信号Ｓｘ１はガンマ補正部１０６でのガンマ補正により所定時間（たとえば数ナノ秒から数十ナノ秒程度）の遅延を生ずる。
【００３１】
一方、遅延回路１０８はダミー信号Ｓ０に対してガンマ補正部１０６で発生する遅延時間と同じだけの遅延を生じさせる回路である。遅延回路１０８に入力されたダミー信号Ｓ０は数ナノ秒から数十ナノ秒程度遅延され、遅延信号ＳｄとしてセレクタＳＥＬの第２入力に入力される。
【００３２】
セレクタＳＥＬは、複数の入力信号から一つを選択して出力する回路である。書込信号Ｗｒがローであれば第１入力を、書込信号Ｗｒがハイであれば第２入力を出力する。垂直ブランキング期間中において、書込信号Ｗｒはハイであるから、セレクタＳＥＬは第２入力に入力された遅延信号Ｓｄを出力する。セレクタＳＥＬの出力はＲＡＭ１１０のアドレス端子ＡＤに入力される。
【００３３】
すなわち、制御部１０２が書込信号Ｗｒをハイとしている間、ＲＡＭ１１０のＲＡＭ入力端子Ｄには第１補正信号Ｓｘ１が入力され、アドレス端子ＡＤには遅延信号Ｓｄが入力されることになる、これにより、垂直同期信号Ｔｃがローとなっている間に、ＲＡＭ１１０には入力信号Ｄｉが取りうる全ての値に対応するガンマ補正結果が書き込まれる。ＲＡＭ１１０へのデータ書込時における各部の信号のタイミングチャートを図５に示す。
【００３４】
図５は、ＲＡＭ１１０へのデータ書込時における画像処理回路１００の各部の信号の変化を示したタイミングチャートである。（ａ）に垂直同期信号Ｔｃを、（ｂ）に書込信号Ｗｒを、（ｃ）にトリガＴｒを、（ｄ）にダミー信号Ｓ０を、（ｅ）に第１補正信号Ｓｘ１を、（ｆ）に遅延信号Ｓｄを、（ｇ）にＲＡＭ１１０のアドレス００００の状態を、（ｈ）にＲＡＭ１１０のアドレス０００１の状態をそれぞれ示した。
【００３５】
図５（ａ）に示した垂直同期信号Ｔｃがローの間（垂直ブランキング期間）にＲＡＭ１１０へデータが書き込まれる。今、垂直ブランキング期間の開始時刻を時刻Ｘ、垂直ブランキング期間の終了時刻を時刻Ｚとする。
【００３６】
図５（ｂ）に示した書込信号ＷｒはＲＡＭ１１０へのデータ書込を許可するための信号である。垂直同期信号Ｔｃがハイの間、書込信号Ｗｒはローとなり、垂直同期信号Ｔｃがローの間、書込信号Ｗｒはハイとなる。図５（ｃ）にトリガＴｒを示した。トリガＴｒは垂直同期信号Ｔｃがローとなったタイミングでパルスを発生する。
【００３７】
図５（ｄ）にダミー信号Ｓ０を示した。時刻Ｘとなると、信号生成部１０４はトリガＴｒの受信に伴いダミー信号Ｓ０を生成する。ダミー信号Ｓ０は、０から開始し所定のパルス幅Ｗ（たとえば１０ナノ秒〜１００ナノ秒）ごとに入力信号Ｄｉの最大階調まで１ずつ増加していく信号である。今、入力信号Ｄｉは８ビットであるから、ダミー信号Ｓ０は０から２５５までの値をとる。ダミー信号Ｓ０はガンマ補正部１０６および遅延回路１０８に入力される。
【００３８】
図５（ｅ）に第１補正信号Ｓｘ１を示した。ガンマ補正部１０６ではダミー信号Ｓ０に対してガンマ補正を行い、ガンマ補正結果を第１補正信号Ｓｘ１として出力する。この時、第１補正信号Ｓｘ１は遅延時間Ｔｄを生ずる。図５中、ダミー信号Ｓ０における０、１、２、３の値に対応する階調補正結果が第１補正信号Ｓｘ１として０、４、８、１２として出力されている。
【００３９】
図５（ｆ）に遅延信号Ｓｄを示した。遅延回路１０８ではダミー信号Ｓ０の値はそのままに、位相を前記遅延時間Ｔｄ分だけ遅らせて遅延信号Ｓｄとして出力する。
【００４０】
この時、第１補正信号Ｓｘ１はＲＡＭ１１０のＲＡＭ入力端子Ｄに入力され、遅延信号ＳｄはＲＡＭ１１０のアドレス端子ＡＤに入力される。すなわち、ＲＡＭ１１０には０〜２５５までの値に対応したガンマ補正結果がＬＵＴとして保存されることとなる。たとえば、図５（ｇ）に示すように、遅延信号Ｓｄが０の時にはＲＡＭ１１０のアドレス００００番地にその時の第１補正信号Ｓｘ１の値である０が書き込まれる。また、図５（ｈ）に示すように、遅延信号Ｓｄが１の時にはＲＡＭ１１０のアドレス０００１番地にその時の第１補正信号Ｓｘ１の値である４が書き込まれる。
【００４１】
垂直ブランキング期間中に全ての階調補正結果がＲＡＭ１１０に保存される。時刻Ｚになり、垂直ブランキング期間が終了すると制御部１０２は書込信号Ｗｒをローとする。
【００４２】
再び図１を参照する。ＲＡＭ１１０へのデータ書込が終了し、垂直ブランキング期間が終了すると、制御部１０２は書込信号Ｗｒをローとし、入力端子１１６から入力信号Ｄｉが入力される。
【００４３】
入力信号ＤｉはセレクタＳＥＬの第１入力に入力される。今、書込信号ＷｒはローであるからセレクタＳＥＬは第１入力を出力する。セレクタＳＥＬの出力はＲＡＭ１１０のアドレス端子ＡＤへ入力される。
【００４４】
書込信号Ｗｒはインバータ１１２を介してＲＡＭ１１０の読出許可端子に入力される。すなわち、垂直ブランキング期間を除く期間においてＲＡＭ１１０はアドレス端子ＡＤに入力されたアドレスに書き込まれたデータをＲＡＭ出力端子Ｑから出力する読出モードで動作する。ＲＡＭ１１０には、垂直ブランキング期間において０〜２５５までの値に対応するガンマ補正結果がＬＵＴとして保存されているから、入力信号ＤｉはＲＡＭ１１０内のＬＵＴを参照することで間接的にガンマ補正が実行され、ＲＡＭ出力端子ＱからＲＡＭ出力信号Ｄｏ１として出力される。
【００４５】
ＲＡＭ出力信号Ｄｏ１はビット変換部１１３に入力される。ビット変換部１１３は、入力された１０ビットのＲＡＭ出力信号Ｄｏ１をビット変換し、表示装置１２２に適したビット数に変換する。
【００４６】
今、入力信号ＤｉはＲＡＭ１１０でのガンマ補正において８ビットから１０ビットに変換されているから、ビット変換部１１３は、１０ビットのＲＡＭ出力信号Ｄｏ１を８ビットに変換する。１０ビットから８ビットへのビット変換は、ＲＡＭ出力信号Ｄｏ１の下位２ビットを切り捨てる事によって行っても良いし、周知のディザリング処理を施すことによって行っても良い。
【００４７】
以上、第１の実施の形態について説明した。本構成によれば、垂直ブランキング期間に入力信号Ｄｉとして入力されうる全ての値に対応するガンマ補正結果をＲＡＭ１１０にＬＵＴとして保存し、垂直ブランキング期間終了後に、該ＬＵＴを参照することで入力信号Ｄｉのガンマ補正を行うので、ガンマ補正時の演算処理が８ビットの場合２５６回で済み、重複した演算処理を行わないので画像処理回路の消費電力を低減することができる。
【００４８】
（第２の実施の形態）
図６に第２の実施の形態にかかる画像処理回路を示す。画像処理回路４００は、図１に示した画像処理回路１００と比較してＬＵＴ保存用の記憶装置であるＲＡＭを入力信号Ｄｉの原色要素ごと、すなわちＲ値、Ｇ値、Ｂ値ごとに独立して設けた点について大きく異なる。図１と同じ箇所には同一の符号を付し詳しい説明については省略する。
【００４９】
画像処理回路４００は、制御部４０２、信号生成部１０４、ガンマ補正部１０６、Ｒコントラスト調整部４０６、Ｇコントラスト調整部４０８、Ｂコントラスト調整部４１０、Ｒブライトネス調整部４１２、Ｇブライトネス調整部４１４、Ｂブライトネス調整部４１６、Ｒ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、Ｂ用ＲＡＭ４２２、遅延回路１０８、セレクタＳＥＬ、ビット変換部１１３を備える。
【００５０】
画像処理回路４００はさらに、第１論理積回路４２４、第２論理積回路４２６、第３論理積回路４２８、論理和回路４３０、入力端子１１６、同期端子１１８、識別端子４３２、ガンマ設定端子１１４、Ｒブライトネス設定端子４３６、Ｇブライトネス設定端子４３８、Ｂブライトネス設定端子４４０、Ｒコントラスト設定端子４４２、Ｇコントラスト設定端子４４４、Ｂコントラスト設定端子４４６、出力端子１２０を備える。出力端子１２０には表示装置１２２が接続される。
【００５１】
入力端子１１６には入力信号Ｄｉが入力される。入力信号Ｄｉは、たとえばＲＧＢ信号であり、表示装置１２２の各ドットに対応したＲ値、Ｇ値、Ｂ値が順番に並んだ信号である。本明細書において、Ｒ値、Ｇ値、Ｂ値はそれぞれ８ビットの信号として説明を行うが、Ｒ値、Ｇ値、Ｂ値のビット数は特に限定されるものでは無く、種々の変形実施が可能である。
【００５２】
同期端子１１８には垂直同期信号Ｔｃが入力される、垂直同期信号Ｔｃは表示装置１２２に画像を走査する際に、垂直方向の同期をとるための信号である。第２の実施形態において、垂直同期信号Ｔｃがハイの間に表示装置１２２への走査が行われ、ローの間（垂直ブランキング期間）にＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、Ｂ用ＲＡＭ４２２の更新が行われる。垂直同期信号Ｔｃがローとなり、垂直ブランキング期間となったことを制御部４０２が検知すると、制御部４０２は信号生成部１０４にトリガＴｒを送信し、書込信号Ｗｒをハイにする。
【００５３】
信号生成部１０４はトリガＴｒを受信すると、ガンマ補正部１０６および遅延回路１０８にダミー信号Ｓ０を送信する。今、入力信号Ｄｉは８ビットであるから、入力信号Ｄｉに対する全ての階調補正結果をＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、およびＢ用ＲＡＭ４２２に保存するために、信号生成部１０４は０から始まり２５５まで１ずつ増加していく信号を生成する。
【００５４】
ガンマ補正部１０６はガンマ設定端子１１４から入力されたガンマ設定値Ｇａに基づいて、ダミー信号Ｓ０に対するガンマ補正を行い、ガンマ補正結果を第１補正信号Ｓｘ１としてＲコントラスト調整部４０６、Ｇコントラスト調整部４０８、Ｂコントラスト調整部４１０へ出力する。ガンマ補正部１０６で行われるガンマ補正は第１の実施の形態と同様である。ガンマ補正部１０６はＲ値、Ｇ値、Ｂ値に共通して階調補正を行う共通階調補正部である。
【００５５】
ガンマ補正部１０６から出力された第１補正信号Ｓｘ１はＲコントラスト調整部４０６、Ｇコントラスト調整部４０８、およびＢコントラスト調整部４１０へと入力される。各コントラスト調整部は、Ｒコントラスト設定端子４４２、Ｇコントラスト設定端子４４４、およびＢコントラスト設定端子４４６から入力されたＲコントラスト設定値Ｂｒ１、Ｇコントラスト設定値Ｂｒ２、およびＢコントラスト設定値Ｂｒ３に基づいて、第１補正信号Ｓｘ１のコントラスト調整を行い、結果を第２補正信号Ｓｒ２、Ｓｇ２、Ｓｂ２として出力する。Ｒコントラスト調整部４０６、Ｇコントラスト調整部４０８、およびＢコントラスト調整部４１０はＲＧＢ独立に階調補正を行う独立階調補正部である。
【００５６】
図７に各コントラスト調整部の入出力の関係を示す。コントラスト調整部は第１補正信号Ｓｘ１に対して各コントラスト設定端子により設定された係数ｋを乗ずる処理を行う。係数ｋはＲコントラスト設定値Ｂｒ１、Ｇコントラスト設定値Ｂｒ２、Ｂコントラスト設定値Ｂｒ３によって、ＲＧＢ独立に設定される。たとえば、係数ｋの値が１より大きい場合、図７中ｋ＝１．５に示されるようにグラフの傾きα３はｋ＝１．０の時の傾きα２よりも大きくなり、係数ｋの値が１より小さい場合、図７中ｋ＝０．５に示されるようにグラフの傾きα１は傾きα２よりも小さくなる。演算結果が１０２４以上となる場合にはクリップする。
【００５７】
再び図６を参照する。第２補正信号Ｓｒ２、Ｓｇ２、Ｓｂ２は、それぞれＲブライトネス調整部４１２、Ｇブライトネス調整部４１４、およびＢブライトネス調整部４１６に入力される。各ブライトネス調整部では、ＲＧＢ独立に階調の微調整が行われる。
【００５８】
図８に各ブライトネス調整部の入出力の関係を示す。Ｒブライトネス設定端子４３６、Ｇブライトネス設定端子４３８、Ｂブライトネス設定端子４４０からは、それぞれ第２補正信号が、予め設定された入力補正点（たとえば０、１２８、２５６、５１２、７６８、１０２４）の時に第２補正信号へ加算（または減算）する補正値を示すＲブライトネス設定値Ｂｒ１、Ｇブライトネス設定値Ｂｒ２、Ｂブライトネス設定値Ｂｒ３が入力される。すなわち、Ｇブライトネス設定値Ｂｒ２によって、第２補正信号Ｓｇ２が０の時の補正値であるＢｒ２（０）から第２補正信号Ｓｇ２が１０２３の時の補正値であるＢｒ２（１０２３）まで６つの補正値が設定される。第２補正信号が入力補正点以外の場合には線形補間される。たとえば、第２補正信号が１９２の時の補正値は、入力補正点１２８における補正値と入力補正点２５６における補正値の中間値に設定される。
【００５９】
また、Ｒ値を示す第２補正信号Ｓｒ２およびＢ値を示す第２補正信号Ｓｂ２の補正にあたっては、Ｇブライトネス設定値Ｂｒ２を基準として、Ｇブライトネス設定値Ｂｒ２との差分が、Ｒブライトネス設定値Ｂｒ１およびＢブライトネス設定値Ｂｒ３として設定される。こうすることで、Ｇブライトネス設定値Ｂｒ２を基準としたＲＧＢ値の階調補正が可能となる。たとえば、第２補正信号が１２８の時を例にすると、第３補正信号Ｓｒ３、Ｓｇ３、Ｓｂ３は次の式によって与えられる。
【数１】
2011130136.tif 000003
【００６０】
再び図６を参照する。Ｒブライトネス調整部４１２、Ｇブライトネス調整部４１４、およびＢブライトネス調整部４１６から出力された第３補正信号Ｓｒ３、Ｓｇ３、Ｓｂ３はそれぞれ、Ｒ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、およびＢ用ＲＡＭ４２２のＲＡＭ入力端子Ｄへと入力される。
【００６１】
この時、第３補正信号Ｓｒ３、Ｓｇ３、Ｓｂ３はダミー信号Ｓ０と比較して、ガンマ補正部１０６、各コントラスト調整部、および各ブライトネス調整部における階調補正により所定時間（たとえば数ナノ秒から数十ナノ秒程度）の遅延を生ずる。
【００６２】
一方、遅延回路１０８はダミー信号Ｓ０に対してガンマ補正部１０６、各コントラスト調整部、および各ブライトネス調整部で発生する遅延時間と同じだけの遅延を生じさせる回路である。遅延回路１０８に入力されたダミー信号Ｓ０は数ナノ秒から数十ナノ秒程度遅延され、遅延信号ＳｄとしてセレクタＳＥＬの第２入力に入力される。
【００６３】
セレクタＳＥＬは、複数の入力信号から一つを選択して出力する回路である。今、書込信号Ｗｒはハイであるから、セレクタＳＥＬは第２入力に入力された遅延信号Ｓｄを出力する。セレクタＳＥＬの出力はＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０およびＢ用ＲＡＭ４２２のアドレス端子ＡＤに入力される。
【００６４】
すなわち、制御部４０２が書込信号Ｗｒをハイとしている間、Ｒ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、およびＢ用ＲＡＭ４２２のＲＡＭ入力端子Ｄにはそれぞれ、第３補正信号Ｓｒ３、Ｓｇ３、Ｓｂ３が入力され、アドレス端子ＡＤには遅延信号Ｓｄが入力されることになる、これにより、垂直同期信号Ｔｃがローとなっている間に、Ｒ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、およびＢ用ＲＡＭ４２２には入力信号Ｄｉが取りうる全ての値に対応する階調補正結果がＲＧＢ独立に書き込まれる。ＲＡＭへのデータ書込時における各部の信号のタイミングチャートを図９に示す。
【００６５】
図９は、Ｒ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０およびＢ用ＲＡＭ４２２へのデータ書込時における画像処理回路４００の各部の信号の変化を示したタイミングチャートである。（ａ）に垂直同期信号Ｔｃを、（ｂ）に書込信号Ｗｒを、（ｃ）にトリガＴｒを、（ｄ）にダミー信号Ｓ０を、（ｅ）に第３補正信号Ｓｒ３を、（ｆ）に第３補正信号Ｓｇ３を、（ｇ）に第３補正信号Ｓｂ３を、（ｈ）に遅延信号Ｓｄをそれぞれ示した。
【００６６】
図９（ａ）に垂直同期信号Ｔｃを示した。垂直同期信号Ｔｃがローの間（垂直ブランキング期間）にＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０およびＢ用ＲＡＭ４２２へデータが書き込まれる。今、垂直ブランキング期間の開始時刻を時刻Ｘ、垂直ブランキング期間の終了時刻を時刻Ｚとする。
【００６７】
図９（ｂ）に書込信号Ｗｒを示した。書込信号ＷｒはＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０およびＢ用ＲＡＭ４２２へのデータ書込を許可するための信号である。垂直同期信号Ｔｃがハイの間、書込信号Ｗｒはローとなり、垂直同期信号Ｔｃがローの間、書込信号Ｗｒはハイとなる。図９（ｃ）にトリガＴｒを示した。トリガＴｒは垂直同期信号Ｔｃがローとなったタイミングでパルスを発生する。
【００６８】
図９（ｄ）にダミー信号Ｓ０を示した。時刻Ｘとなると、信号生成部１０４はトリガＴｒの受信に伴いダミー信号Ｓ０を生成する。ダミー信号Ｓ０は、０から開始し所定のパルス幅Ｗ（たとえば１０ナノ秒〜１００ナノ秒）ごとに入力信号Ｄｉの最大階調まで１ずつ増加していく信号である。今、入力信号Ｄｉは８ビットであるから、ダミー信号Ｓ０は０から２５５までの値をとる。ダミー信号Ｓ０はガンマ補正部１０６および遅延回路１０８に入力される。
【００６９】
図９（ｅ）に第３補正信号Ｓｒ３を示した。ガンマ補正部１０６、Ｒコントラスト調整部４０６、およびＲブライトネス調整部４１２において、ダミー信号Ｓ０に対して階調補正が行われ、階調補正結果が第３補正信号Ｓｒ３として出力される。この時、第３補正信号Ｓｒ３はダミー信号Ｓ０と比較して遅延時間Ｔｄだけ遅れる。図９中、ダミー信号Ｓ０における０、１、２、３……の値に対応する階調補正結果が第３補正信号Ｓｒ３として０、２０、４６、７８……としてそれぞれ出力されている。
【００７０】
図９（ｆ）に第３補正信号Ｓｇ３を示した。ガンマ補正部１０６、Ｇコントラスト調整部４０８、およびＧブライトネス調整部４１４において、ダミー信号Ｓ０に対して階調補正が行われ、階調補正結果が第３補正信号Ｓｇ３として出力される。この時、第３補正信号Ｓｇ３はダミー信号Ｓ０と比較して遅延時間Ｔｄだけ遅れる。図９中、ダミー信号Ｓ０における０、１、２、３……の値に対応する階調補正結果が第３補正信号Ｓｇ３として０、４、９、１５……としてそれぞれ出力されている。
【００７１】
図９（ｇ）に第３補正信号Ｓｂ３を示した。ガンマ補正部１０６、Ｂコントラスト調整部４１０、およびＢブライトネス調整部４１６において、ダミー信号Ｓ０に対して階調補正が行われ、階調補正結果が第３補正信号Ｓｂ３として出力される。この時、第３補正信号Ｓｇ３はダミー信号Ｓ０と比較して遅延時間Ｔｄだけ遅れる。図９中、ダミー信号Ｓ０における０、１、２、３……の値に対応する階調補正結果が第３補正信号Ｓｂ３として０、３０、６０、９０……としてそれぞれ出力されている。
【００７２】
図９（ｈ）に遅延信号Ｓｄを示した。遅延回路１０８ではダミー信号Ｓ０の値はそのままに、位相を前記遅延時間Ｔｄ分だけ遅らせて遅延信号Ｓｄとして出力する。
【００７３】
この時、第３補正信号Ｓｒ３、Ｓｇ３、Ｓｂ３はそれぞれ、Ｒ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、Ｂ用ＲＡＭ４２２のＲＡＭ入力端子Ｄに各別に入力され、遅延信号ＳｄはＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０およびＢ用ＲＡＭ４２２のアドレス端子ＡＤに入力される。すなわち、Ｒ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０およびＢ用ＲＡＭ４２２には０〜２５５までの値に対応した階調補正結果がＲＧＢ独立にＬＵＴとして保存されることとなる。
【００７４】
垂直ブランキング期間中に全ての階調補正結果がＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０およびＢ用ＲＡＭ４２２に保存される。時刻Ｚになり、垂直ブランキング期間が終了すると制御部１０２は書込信号Ｗｒをローとする。
【００７５】
再び図６を参照する。Ｒ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、Ｂ用ＲＡＭ４２２へのデータ書込が終了し、垂直ブランキング期間が終了すると、制御部４０２は書込信号Ｗｒをローとし、入力端子１１６からは入力信号Ｄｉが、識別端子４３２からは識別信号Ｄｓが入力される。
【００７６】
識別信号Ｄｓは入力端子１１６から入力される入力信号ＤｉがＲ値、Ｇ値、Ｂ値のどの値を示しているのかを識別するための信号である。入力信号Ｄｉとしては表示装置１２２の各ドットに応じてＲ値、Ｇ値、Ｂ値が順に入力されるから、識別信号Ｄｓはたとえば入力信号Ｄｉと同期した３進カウンタにより生成すればよい。
【００７７】
識別信号Ｄｓが０の場合にはＲ選択信号Ｄｓｒがハイとなり、識別信号Ｄｓが１の場合にはＧ選択信号Ｄｓｇがハイとなり、識別信号Ｄｓが２の場合にはＢ選択信号Ｄｓｂがハイとなる。
【００７８】
Ｒ選択信号ＤｓｒはＲ用ＲＡＭ４１８の読出許可端子ＯＥおよび第１論理積回路４２４に、Ｇ選択信号ＤｓｇはＧ用ＲＡＭ４２０の読出許可端子ＯＥおよび第２論理積回路４２６に、Ｂ選択信号ＤｓｂはＢ用ＲＡＭ４２２の読出許可端子ＯＥおよび第３論理積回路４２８にそれぞれ入力される。
【００７９】
入力信号ＤｉはセレクタＳＥＬの第１入力に入力される。今、書込信号ＷｒはローであるからセレクタＳＥＬは第１入力を出力する。セレクタＳＥＬの出力はＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、およびＢ用ＲＡＭ４２２のアドレス端子ＡＤへ入力される。
【００８０】
すなわち、垂直ブランキング期間を除く期間においてＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、およびＢ用ＲＡＭ４２２はアドレス端子ＡＤに入力されたアドレスに書き込まれたデータをＲＡＭ出力端子Ｑから出力する読出モードで動作する。各ＲＡＭには、垂直ブランキング期間において０〜２５５までの値に対応する階調補正結果がＬＵＴとして保存されているから、入力信号Ｄｉは各ＲＡＭ内のＬＵＴを参照することで間接的に階調補正が実行される。
【００８１】
Ｒ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、およびＢ用ＲＡＭ４２２の出力は第１論理積回路４２４、第２論理積回路４２６、および第３論理積回路４２８に入力され、各論理積回路の出力は論理和回路４３０に入力される。これにより、ＲＧＢ独立に階調補正された信号が合成され、ひとつのＲＡＭ出力信号Ｄｏ１として論理和回路４３０から出力される。
【００８２】
図１０は、Ｒ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０およびＢ用ＲＡＭ４２２からのデータ読出時における画像処理回路４００の各部の信号の変化を示したタイミングチャートである。（ａ）に垂直同期信号Ｔｃを、（ｂ）に識別信号Ｄｓを、（ｃ）に入力信号Ｄｉを、（ｄ）にＲ出力信号Ｒｏを、（ｅ）にＧ出力信号Ｇｏを、（ｆ）にＢ出力信号Ｂｏを、（ｇ）にＲＡＭ出力信号Ｄｏ１をそれぞれ示した。
【００８３】
図１０（ａ）に示した垂直同期信号Ｔｃがハイの間に、入力端子１１６から入力信号Ｄｉが入力される。入力信号ＤｉはセレクタＳＥＬの第１入力に入力される。今、書込信号ＷｒはローであるからセレクタＳＥＬは第１入力を出力する。セレクタＳＥＬの出力はＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、Ｂ用ＲＡＭ４２２のアドレス端子ＡＤへ入力される。
【００８４】
図１０（ｂ）に示した識別信号Ｄｓは入力信号Ｄｉとして入力されたデータがＲ値、Ｇ値、Ｂ値のどの値を示しているのかを識別するための信号である。入力信号Ｄｉと同期して、入力信号ＤｉがＲ値であることを示す０、入力信号ＤｉがＧ値であることを示す１、入力信号ＤｉがＢ値であることを示す２のいずれかの値をとる。
【００８５】
図１０（ｃ）に示した入力信号Ｄｉは、表示装置１２２の各ドットに対応したＲ値、Ｇ値、Ｂ値が所定のパルス幅Ｗ（たとえば１０ナノ秒〜１００ナノ秒）ごとに順に並んだ信号である。
【００８６】
図１０（ｄ）にＲ出力信号Ｒｏを示した。たとえば、入力信号ＤｉにおけるＲ０の値はＲ用ＲＡＭ４１８のアドレス端子ＡＤに入力されることで間接的に階調補正がなされ、Ｒ０に対する階調補正結果であるＲｏ０が出力端子Ｑから出力される。同様に、Ｒ３の値がＲ用ＲＡＭ４１８のアドレス端子ＡＤに入力されると、Ｒ３に対する階調補正結果であるＲｏ３が出力端子Ｑから出力される。
【００８７】
図１０（ｅ）にＧ出力信号Ｇｏを示した。たとえば、入力信号ＤｉにおけるＧ１の値はＧ用ＲＡＭ４２０のアドレス端子ＡＤに入力されることで間接的に階調補正がなされ、Ｇ１に対する階調補正結果であるＧｏ１が出力端子Ｑから出力される。同様に、Ｇ４の値がＧ用ＲＡＭ４２０のアドレス端子ＡＤに入力されると、Ｇ４に対する階調補正結果であるＧｏ４が出力端子Ｑから出力される。
【００８８】
図１０（ｆ）にＢ出力信号Ｂｏを示した。たとえば、入力信号ＤｉにおけるＢ２の値はＢ用ＲＡＭ４２２のアドレス端子ＡＤに入力されることで間接的に階調補正がなされ、Ｂ２に対する階調補正結果であるＢｏ２が出力端子Ｑから出力される。同様に、Ｂ５の値がＢ用ＲＡＭ４２２のアドレス端子ＡＤに入力されると、Ｂ５に対する階調補正結果であるＢｏ５が出力端子Ｑから出力される。
【００８９】
図１０（ｇ）にＲＡＭ出力信号Ｄｏ１を示した。第２の実施の形態において、ＲＡＭ出力信号Ｄｏ１はＲ出力信号Ｒｏ、Ｇ出力信号ＧｏおよびＢ出力信号Ｂｏを合成した信号である。Ｒ出力信号Ｒｏ、Ｇ出力信号ＧｏおよびＢ出力信号Ｂｏは第１論理積回路４２４、第２論理積回路４２６、第３論理積回路４２８、および論理和回路４３０で論理処理されることによりＲＡＭ出力信号Ｄｏ１に合成される。すなわち、識別信号Ｄｓが０の時にはＲ出力信号ＲｏがＲＡＭ出力信号Ｄｏ１として出力され、識別信号Ｄｓが１の時にはＧ出力信号ＧｏがＲＡＭ出力信号Ｄｏ１として出力され、識別信号Ｄｓが２の時にはＢ出力信号Ｂｏが出力されることで、入力信号ＤｉにおけるＲ０、Ｇ１、Ｂ２……、に対応する階調補正結果がＲｏ０、Ｇｏ１、Ｂｏ２……として出力される。
【００９０】
再び図６を参照する。ＲＡＭ出力信号Ｄｏ１はビット変換部１１３に入力される。ビット変換部１１３は、入力された１０ビットのＲＡＭ出力信号Ｄｏ１をビット変換し、表示装置１２２に適したビット数に変換する。
【００９１】
今、入力信号ＤｉはＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、およびＢ用ＲＡＭ４２２での階調補正において８ビットから１０ビットに変換されているから、ビット変換部１１３は、１０ビットのＲＡＭ出力信号Ｄｏ１を８ビットに変換する。１０ビットから８ビットへのビット変換は、ＲＡＭ出力信号Ｄｏ１の下位２ビットを切り捨てる事によって行っても良いし、周知のディザリング処理を施すことによって行っても良い。
【００９２】
以上、第２の実施の形態について説明した。本構成によれば、垂直ブランキング期間に入力信号Ｄｉとして入力されうる全ての値に対応する階調補正結果をＲ用ＲＡＭ４１８、Ｇ用ＲＡＭ４２０、Ｂ用ＲＡＭ４２２にＬＵＴとして保存し、該ＬＵＴを参照することで入力信号Ｄｉのガンマ補正を行うので、ガンマ補正時の演算処理が８ビットの場合７６８回で済み、重複した演算処理を行わないので画像処理回路の消費電流を低減することができる。発明者らによる測定では、５ｍＡから３０ｍＡの消費電流低減化が可能であった。
【００９３】
また、第１の実施の形態と比較して、ＬＵＴ保存用のＲＡＭをＲＧＢ独立に設けることにより、ＲＧＢ独立の階調補正を行うことが可能となっており、入力信号Ｄｉに対するより詳細な階調補正が可能である。
【００９４】
第１および第２の実施の形態において、垂直同期信号Ｔｃ、書込信号Ｗｒ、Ｒ選択信号Ｄｓｒ、Ｇ選択信号Ｄｓｇ、およびＢ選択信号Ｄｓｂのハイまたはローの関係は逆転してもよい。
【００９５】
第１および第２の実施の形態において、ガンマ設定端子１１４、Ｒコントラスト設定端子４４２、Ｇコントラスト設定端子４４４、Ｂコントラスト設定端子４４６、Ｒブライトネス設定端子４３６、Ｇブライトネス設定端子４３８、Ｂブライトネス設定端子４４０にはレジスタを接続し、各レジスタに設定値を記憶させる構成としてもよい。
【００９６】
第１および第２の実施形態において、画像処理回路は非同期回路として説明を行ったが、同期回路として構成することも可能である。その場合、遅延回路１０８はクロック遅延を発生させる回路として構成すればよい。
【符号の説明】
【００９７】
１００、４００  画像表示装置
１０２、４０２  制御部
１０４  信号生成部
１０６  ガンマ補正部
１０８  遅延回路
１１０  ＲＡＭ
１１２  インバータ
１１３  ビット変換部
１１４  ガンマ設定端子
１１６  入力端子
１１８  同期端子
１２０  出力端子
１２２  表示装置
４０６  Ｒコントラスト調整部
４０８  Ｇコントラスト調整部
４１０  Ｂコントラスト調整部
４１２  Ｒブライトネス調整部
４１４  Ｇブライトネス調整部
４１６  Ｂブライトネス調整部
４１８  Ｒ用ＲＡＭ
４２０  Ｇ用ＲＡＭ
４２２  Ｂ用ＲＡＭ
４２４  第１論理積回路
４２６  第２論理積回路
４２８  第３論理積回路
４３０  論理和回路
４３２  識別端子
４３６  Ｒブライトネス設定端子
４３８  Ｇブライトネス設定端子
４４０  Ｂブライトネス設定端子
４４２  Ｒコントラスト設定端子
４４４  Ｇコントラスト設定端子
４４６  Ｂコントラスト設定端子
ＡＤ  アドレス端子
Ｂｏ  Ｂ出力信号
Ｂｒ１  Ｒブライトネス設定値
Ｂｒ２  Ｇブライトネス設定値
Ｂｒ３  Ｂブライトネス設定値
Ｃｎ１  Ｒコントラスト設定値
Ｃｎ２  Ｇコントラスト設定値
Ｃｎ３  Ｂコントラスト設定値
Ｄ  ＲＡＭ入力端子
Ｄｉ  入力信号
Ｄｏ１  ＲＡＭ出力信号
Ｄｏ２  出力信号
Ｄｓ  識別信号
Ｄｓｒ  Ｒ選択信号
Ｄｓｇ  Ｇ選択信号
Ｄｓｂ  Ｂ選択信号
Ｇａ  ガンマ設定値
Ｇｏ  Ｇ出力信号
ＯＥ  読出許可端子
Ｑ  ＲＡＭ出力端子
Ｒｏ  Ｒ出力信号
Ｓ０  ダミー信号
Ｓｄ  遅延信号
ＳＥＬ  セレクタ
Ｓｘ１  第１補正信号
Ｓｒ２  Ｒ第２補正信号
Ｓｇ２  Ｇ第２補正信号
Ｓｂ２  Ｂ第２補正信号
Ｓｒ３  Ｒ第３補正信号
Ｓｇ３  Ｇ第３補正信号
Ｓｂ３  Ｂ第３補正信号
Ｔｃ  垂直同期信号
Ｔｒ  トリガ
ＷＥ  書込許可端子
Ｗｒ  書込信号
【図１】
2011130136.tif 000004
【図２】
2011130136.tif 000005
【図３】
2011130136.tif 000006
【図４】
2011130136.tif 000007
【図５】
2011130136.tif 000008
【図６】
2011130136.tif 000009
【図７】
2011130136.tif 000010
【図８】
2011130136.tif 000011
【図９】
2011130136.tif 000012
【図１０】
2011130136.tif 000013
【図１１】
2011130136.tif 000014