(57)【要約】【課題】高密度実装に適しつつ、半導体デバイスが実装された状態で外部から衝撃が加わっても、実装基板と半導体デバイスとを接合するはんだ部分が変形したり破断したりすることを抑制する実装基板を提供する。【解決手段】実装基板１１１の厚さ方向から見て、半導体デバイス１２１が実装された領域の外側に、実装基板１１１の剛性を高める補強体１１２ａ−１１２ｄが、半導体デバイス１２１の角部１２１ａ−１２１ｄに個別に隣接するように配置されている。【選択図】図１
2011210755.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスが実装基板に実装されており、前記実装基板の厚さ方向から見て、前記半導体デバイスが実装された領域の外側に、前記実装基板の剛性を高める補強体が、前記半導体デバイスの角部に隣接するように配置されている
ことを特徴とする実装基板。
【請求項２】
前記補強体が、銅箔で構成されている
ことを特徴とする請求項１に記載の実装基板。
【請求項３】
前記補強体が、銅箔と、前記銅箔上に形成されたはんだとで構成されている
ことを特徴とする請求項１に記載の実装基板。
【請求項４】
前記補強体が、銅箔と、前記銅箔上に形成されたはんだと、はんだ上に配置された電子部品とで構成されている
ことを特徴とする請求項１に記載の実装基板。
【請求項５】
前記補強体が、前記半導体デバイスの複数の角部に個別に配置されている
ことを特徴とする請求項１に記載の実装基板。
【請求項６】
前記実装基板が、複数の配線層を有する多層プリント配線板であって、
前記補強体が、少なくとも前記実装基板の表面、裏面、またはいずれかの配線層に形成されている
ことを特徴とする請求項５に記載の実装基板。
【請求項７】
前記補強体が、前記実装基板の表面または裏面に形成されており、ビアホールまたはスルーホールを介して、前記実装基板のいずれかの配線層と接続されている
ことを特徴とする請求項６に記載の実装基板。
【請求項８】
前記補強体が、前記実装基板の第１の配線層に形成されており、ビアホールまたはスルーホールを介して、前記第１の配線層とは異なる第２の配線層と接続されている
ことを特徴とする請求項６に記載の実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板に関し、特に、実装基板と半導体デバイスとを接合するはんだ部分が変形したり破断したりすることを抑制する実装基板に関する。
【背景技術】
【０００２】
従来から、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージなどの半導体デバイスが実装される実装基板について、色々な技術が提案されている。その一つとして、半導体デバイスが実装された実装基板に外部から衝撃が加わっても、実装基板と半導体デバイスとを接合するはんだ部分が変形したり破断したりすることを抑制する技術が提案されている（例えば、特許文献１参照。）。
【０００３】
具体的には、図１９に示すように、実装基板１１では、ＢＧＡパッケージの半導体デバイス２１が実装された領域の外側に、半導体デバイス２１の角部２１ａ−２１ｄに個別に隣接するスリット孔１２ａ−１２ｄが形成されている。これによって、実装基板１１の角部１１ａ−１１ｄに外力が与えられても、実装基板１１と半導体デバイス２１とを接合するはんだ部分のうち、半導体デバイス２１の各角部に位置するはんだ部分、すなわち、応力が集中し易いはんだ部分が変形したり破断したりすることを抑制することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３２２８４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、実装基板１１では、半導体デバイス２１が実装された領域の外側にスリット孔１２ａ−１２ｄが存在することから、さまざまな問題がある。
例えば、半導体デバイス２１が実装された領域の外周における配線スペースが制限される。このことから、従来の配線ルールでは対応できなかったり、半導体デバイス２１の周辺には電子部品を配置することができなかったりする。
【０００６】
また、実装基板１１の強度が低下する。このことから、配線幅が細くなると、配線切れが起こり易くなる。
また、半導体デバイス２１で発生した熱が、スリット孔１２ａ−１２ｄに存在する雰囲気に妨げられ、半導体デバイス２１の外周における実装基板１１の部分に効率的に伝導されない。
【０００７】
特に、高密度実装では、配線幅が細くなり、部品が密集する。このことから、実装基板１１は、高密度実装に適していないという問題がある。
そこで、本発明は、上記問題に鑑みて、高密度実装に適しつつ、半導体デバイスが実装された状態で外部から衝撃が加わっても、実装基板と半導体デバイスとを接合するはんだ部分が変形したり破断したりすることを抑制する実装基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係わる実装基板は、下記に示す特徴を備える。
（ＣＬ１）本発明に係わる実装基板では、半導体デバイスが実装基板に実装されており、前記実装基板の厚さ方向から見て、前記半導体デバイスが実装された領域の外側に、前記実装基板の剛性を高める補強体が、前記半導体デバイスの角部に隣接するように配置されている。
【０００９】
（ＣＬ２）上記（ＣＬ１）に記載の実装基板では、前記補強体が、銅箔で構成されている。
（ＣＬ３）上記（ＣＬ１）に記載の実装基板では、前記補強体が、銅箔と、前記銅箔上に形成されたはんだとで構成されている。
【００１０】
（ＣＬ４）上記（ＣＬ１）に記載の実装基板では、前記補強体が、銅箔と、前記銅箔上に形成されたはんだと、はんだ上に配置された電子部品とで構成されている。
（ＣＬ５）上記（ＣＬ１）に記載の実装基板では、前記補強体が、前記半導体デバイスの複数の角部に個別に配置されている。
【００１１】
（ＣＬ６）上記（ＣＬ５）に記載の実装基板では、前記実装基板が、複数の配線層を有する多層プリント配線板であって、前記補強体が、少なくとも前記実装基板の表面、裏面、またはいずれかの配線層に形成されている。
【００１２】
（ＣＬ７）上記（ＣＬ６）に記載の実装基板では、前記補強体が、前記実装基板の表面または裏面に形成されており、ビアホールまたはスルーホールを介して、前記実装基板のいずれかの配線層と接続されている。
【００１３】
（ＣＬ８）上記（ＣＬ６）に記載の実装基板では、前記補強体が、前記実装基板の第１の配線層に形成されており、ビアホールまたはスルーホールを介して、前記第１の配線層とは異なる第２の配線層と接続されている。
【発明の効果】
【００１４】
本発明によれば、複数の補強体によって、実装基板の一部が占有される。しかしながら、各補強体の間に、配線を引き回すことができるスペースが確保されている。これに伴い、半導体デバイスが実装される領域の外側に配線を引き回すことができ、半導体デバイスの外周に電子部品を配置することもできる。
【００１５】
また、複数の補強体によって、半導体デバイスの各角部の近傍における実装基板の部分の剛性が高められる。このため、当該部分が外力で撓んだり反り返ったりし難くなっている。これに伴い、実装基板に外部から衝撃が加わっても、半導体デバイスの各角部に位置するはんだ部分、すなわち、応力が集中し易いはんだ部分が変形したり破断したりすることを抑制することができる。さらに、半導体デバイスが実装される領域の外側に引き回した配線が細くなっても、配線切れが起こり難くなっている。
【００１６】
また、複数の補強体が銅箔などで構成されている。このことから、半導体デバイスで発生した熱が、複数の補強体の各々を伝導することができる。これに伴い、半導体デバイスで発生した熱が、複数の補強体に妨げられず、半導体デバイスの外周における実装基板の部分に効率的に伝導される。
【００１７】
これらのことから、本発明における実装基板は、高密度実装に適しつつ、半導体デバイスが実装された状態で外部から衝撃が加わっても、実装基板と半導体デバイスとを接合するはんだ部分が変形したり破断したりすることを抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１における実装基板を示す斜視図である。
【図２】（Ａ）は、実施の形態１における実装基板を示す平面図であり、（Ｂ）は、当該実装基板を切断線Ａ−Ａで切断して矢視方向に見た断面図である。
【図３】（Ａ）は、実施の形態１における実装基板の両側に下向きの外力が加わったときの様子を示す図であり、（Ｂ）は、上向きの外力が加わったときの様子を示す図である。
【図４】（Ａ）−（Ｆ）は、実施の形態１の変形例１における補強体を示す図である。
【図５】実施の形態１の変形例２における実装基板を示す斜視図である。
【図６】（Ａ）は、実施の形態１の変形例２における実装基板を示す平面図であり、（Ｂ）は、当該実装基板を切断線Ｂ−Ｂで切断して矢視方向に見た断面図である。
【図７】（Ａ）は、実施の形態１の変形例２における実装基板の両側に下向きの外力が加わったときの様子を示す図であり、（Ｂ）は、上向きの外力が加わったときの様子を示す図である。
【図８】実施の形態１の変形例３における実装基板を示す斜視図である。
【図９】（Ａ）は、実施の形態１の変形例３における実装基板を示す平面図であり、（Ｂ）は、当該実装基板を切断線Ｃ−Ｃで切断して矢視方向に見た断面図である。
【図１０】（Ａ）は、実施の形態１の変形例３における実装基板の両側に下向きの外力が加わったときの様子を示す図であり、（Ｂ）は、上向きの外力が加わったときの様子を示す図である。
【図１１】実施の形態１の変形例４における実装基板を示す平面図である。
【図１２】実施の形態１の変形例５における実装基板を示す平面図である。
【図１３】実施の形態１の変形例６における実装基板を示す平面図である。
【図１４】実施の形態１の変形例７における実装基板を示す平面図である。
【図１５】（Ａ）は、実施の形態１の変形例８における実装基板を示す平面図であり、（Ｂ）は、当該実装基板を切断線Ｄ−Ｄで切断して矢視方向に見た断面図である。
【図１６】（Ａ）は、実施の形態１の変形例９における実装基板を示す平面図であり、（Ｂ）は、当該実装基板を切断線Ｅ−Ｅで切断して矢視方向に見た断面図である。
【図１７】（Ａ）は、実施の形態２における実装基板を示す平面図であり、（Ｂ）は、当該実装基板を切断線Ｆ−Ｆで切断して矢視方向に見た断面図である。
【図１８】（Ａ）−（Ｆ）は、実施の形態２における補強体の変形例を示す図である。
【図１９】従来の実装基板を示す平面図である。
【発明を実施するための形態】
【００１９】
（実施の形態１）
以下、本発明に係わる実施の形態１について説明する。
＜実装基板＞
図１、図２（Ａ）、図２（Ｂ）に示すように、本実施の形態における実装基板１１１では、ＢＧＡパッケージなどの半導体デバイス１２１が実装された領域の外側に、半導体デバイス１２１の角部１２１ａ−１２１ｄに個別に隣接する補強体１１２ａ−１１２ｄが形成されている。
【００２０】
なお、図１については、矩形状パッケージの半導体デバイス１２１の一部を切り欠いた状態で示している。さらに、実装基板１１１の長手方向をＸ方向に、短手方向をＹ方向に、厚さ方向をＺ方向にした状態で示している。また、図２（Ａ）については、半導体デバイス１２１の最外周電極の外周側の位置を表す補助線Ｌｘ，Ｌｙを追加した状態で示している。また、図２（Ｂ）については、図２（Ａ）に示す切断線Ａ−Ａで実装基板１１１を切断して得られた断面を矢視方向に見た状態で示している。さらに、補強体１１２ｃの近傍を拡大した状態も示している。
【００２１】
ここでは、一例として、実装基板１１１は、絶縁層１１３と配線層１１４とを多数有する矩形状の多層プリント配線板である。半導体デバイス１２１は、ＢＧＡパッケージタイプのものである。半導体デバイス１２１の裏面には、各辺に沿って、複数のはんだボール１２５が取り付けられている。実装基板１１１の表面中央部には、長手方向（Ｘ方向）と短手方向（Ｙ方向）とに沿って、各はんだボール１２５に対応する複数のランド１１５が形成されている。
【００２２】
実装基板１１１の表面には、各ランド１１５と各はんだボール１２５とを対向させた状態で、半導体デバイス１２１が実装されている。実装基板１１１の表面には、他の補強体と繋がっておらず独立した状態で、補強体１１２ａ−１１２ｄが形成されている。
【００２３】
補強体１１２ａ−１１２ｄの各々は、Ｚ方向から見て、半導体デバイス１２１の角部１２１ａ−１２１ｄに個別に隣接するように、半導体デバイス１２１が実装された領域の外側に配置されている。補強体１１２ａ−１１２ｄの各々は、形状・寸法・材質などが同じものである。各補強体の形状については、各補強体が隣接する半導体デバイス１２１の角部に沿って折れ曲がったＬ字形状である。各補強体のＸ方向とＹ方向との寸法については、少なくとも、補助線Ｌｘ，Ｌｙを跨ぎ、各補強体が隣接する半導体デバイス１２１の角部に位置するはんだボール１２５（最外周電極）を覆う長さである。各補強体の材質については、実装基板１１１の基材（絶縁層１１３）よりも剛性が高いものである。
【００２４】
ここでは、補強体１１２ａ−１１２ｄは、Ｃｕ箔１１８で構成されている。Ｃｕ箔１１８と同一面上には、補強体１１２ａ−１１２ｄが露出するようにレジスト層１１７が形成されている。
【００２５】
ここで、図３（Ａ）、図３（Ｂ）に示すように、実装基板１１１の長手方向（Ｘ方向）の両側部分に下方向または上方向（Ｚ方向）に外力が与えられたと仮定する。この場合において、実装基板１１１の長手方向（Ｘ方向）の両側部分から、外力に起因した撓みが生じ、補強体１１２ａ−１１２ｄの付近まで撓むことになる。しかしながら、半導体デバイス１２１の各角部の近傍における実装基板１１１の部分については、外力の影響が受け難く、撓みによるストレスが低減される。これは、補強体１１２ａ−１１２ｄによって、半導体デバイス１２１の外周における実装基板１１１の部分の剛性が高められ、当該部分が外力で撓んだり反り返ったりし難くなっているからである。
【００２６】
＜まとめ＞
以上、本実施の形態によれば、補強体１１２ａ−１１２ｄによって、実装基板１１１の表面の一部が占有される。しかしながら、実装基板１１１の表面以外については、従来通り配線を引き回すことができ、従来の配線ルールで対応することができる。さらに、実装基板１１１の表面における各補強体の間に、配線を引き回すことができる部分が確保されている。これに伴い、半導体デバイス１２１が実装される領域の外側に配線を引き回すことができ、半導体デバイス１２１の外周に電子部品を配置することもできる。
【００２７】
また、補強体１１２ａ−１１２ｄによって、半導体デバイス１２１の各角部の近傍における実装基板１１１の部分の剛性が高められる。このため、当該部分が外力で撓んだり反り返ったりし難くなっている。これに伴い、実装基板１１１に外部から衝撃が加わっても、半導体デバイス１２１の各角部に位置するはんだ部分（はんだボール１２５）、すなわち、応力が集中し易いはんだ部分（はんだボール１２５）が変形したり破断したりすることを抑制することができる。さらに、半導体デバイス１２１が実装される領域の外側に引き回した配線が細くなっても、配線切れが起こり難くなっている。
【００２８】
また、補強体１１２ａ−１１２ｄがＣｕ箔１１８で構成されている。このことから、半導体デバイス１２１で発生した熱が、補強体１１２ａ−１１２ｄを伝導することができる。これに伴い、半導体デバイス１２１で発生した熱が、補強体１１２ａ−１１２ｄに妨げられず、半導体デバイス１２１の外周における実装基板１１１の部分に効率的に伝導される。
【００２９】
これらのことから、実装基板１１１は、高密度実装に適しつつ、半導体デバイス１２１が実装された状態で外部から衝撃が加わっても、実装基板１１１と半導体デバイス１２１とを接合するはんだ部分（はんだボール１２５）が変形したり破断したりすることを抑制することができる。
【００３０】
＜変形例１＞
なお、補強体１１２ａ−１１２ｄの各々は、図４（Ａ）に示すように、レジスト層１１７に両端が覆われて中央が覆われていないＣｕ箔１１８によって実現されるとしてもよい。また、補強体１１２ａ−１１２ｄの各々は、図４（Ｂ）に示すように、レジスト層１１７に全面的に覆われたＣｕ箔１１８によって実現されるとしてもよい。
【００３１】
なお、補強体１１２ａ−１１２ｄの各々は、図４（Ｃ）に示すように、レジスト層１１７に覆われていないＣｕ箔１１８と、Ｃｕ箔１１８上に形成されたはんだ部１１９との組合せによって実現されるとしてもよい。また、補強体１１２ａ−１１２ｄの各々は、図４（Ｄ）に示すように、レジスト層１１７に部分的に覆われたＣｕ箔１１８と、Ｃｕ箔１１８上に形成されたはんだ部１１９との組合せによって実現されるとしてもよい。これによって、はんだ部１１９が存在する分、実装基板１１１の剛性が向上する。
【００３２】
ここでは、例えば、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｐｂ系、またはＳｎ−Ｂｉ系などのペースト状のはんだが、実装基板１１１に形成されたＣｕ箔１１８上に印刷される。はんだボール１２５と一緒にペースト状のはんだも溶融するように、半導体デバイス１２１が搭載された実装基板１１１がリフロー方式で加熱される。半導体デバイス１２１が実装基板１１１に実装されると同時に、はんだ部１１９が形成される。
【００３３】
なお、補強体１１２ａ−１１２ｄの各々は、図４（Ｅ）に示すように、レジスト層１１７に覆われていないＣｕ箔１１８と、Ｃｕ箔１１８上に形成されたはんだ部１１９と、はんだ部１１９ではんだ付けされた電子部品１３０との組合せによって実現されるとしてもよい。また、補強体１１２ａ−１１２ｄの各々は、図４（Ｆ）に示すように、レジスト層１１７に部分的に覆われたＣｕ箔１１８と、Ｃｕ箔１１８上に形成されたはんだ部１１９と、はんだ部１１９ではんだ付けされた電子部品１３０との組合せによって実現されるとしてもよい。これによって、はんだ部１１９ではんだ付けされた電子部品１３０が存在する分、実装基板１１１の剛性が向上する。
【００３４】
ここでは、電子部品１３０として、チップ部品のコンデンサー、チップ部品のインダクター、またはコネクター部品などが挙げられる。また、半導体デバイス１２１が実装基板１１１に実装される前に、電子部品１３０が実装基板１１１に実装されていてもよい。しかしながら、例えば、一括リフロー加熱処理で、半導体デバイス１２１が実装基板１１１に実装されると同時に、電子部品１３０が実装基板１１１に実装される方が望ましい。
【００３５】
なお、補助線Ｌｘ，Ｌｙに掛かるように電子部品１３０が配置されるとしてもよい。また、補助線Ｌｙを跨ぐように電子部品１３０が配置されるとしてもよい。
＜変形例２＞
なお、図５、図６（Ａ）、図６（Ｂ）に示すように、実装基板１１１の表面の代わりに、半導体デバイス１２１が実装されていない実装基板１１１の裏面に、補強体１１２ａ−１１２ｄが形成されているとしてもよい。
【００３６】
なお、図５については、実装基板１１１を裏返した状態で示している。
この場合においても、図７（Ａ）、図７（Ｂ）に示すように、実装基板１１１の裏面に形成されている補強体１１２ａ−１１２ｄによって、半導体デバイス１２１の外周における実装基板１１１の部分の剛性が高められ、当該部分が外力で撓んだり反り返ったりし難くなっている。このことから、半導体デバイス１２１の各角部の近傍における実装基板１１１の部分については、外力の影響が受け難く、撓みによるストレスが低減される。
【００３７】
さらに、実装基板１１１の表面については、従来通り配線を引き回すことができ、従来の配線ルールで対応することができる。これに伴い、半導体デバイス１２１が実装される領域の外側に配線を引き回すことができ、半導体デバイス１２１の外周に電子部品を配置することもできる。
【００３８】
＜変形例３＞
なお、図８、図９（Ａ）、図９（Ｂ）に示すように、実装基板１１１の表面の代わりに、配線層１１４に、実装基板１１１の配線パターンと同様に、配線層１１４の一部を使用して補強体１１２ａ−１１２ｄが形成されているとしてもよい。ここでは、配線層１１４として、Ｃｕ箔が望ましい。また、補強体１１２ａ−１１２ｄが配線パターンと電気的に接続されているとしてもよいし、電気的に接続されていないとしてもよい。
【００３９】
なお、図８については、実装基板１１１を裏返した状態で示している。さらに、実装基板１１１の一部を切り欠いた状態で示している。
この場合においても、図１０（Ａ）、図１０（Ｂ）に示すように、配線層１１４に形成されている補強体１１２ａ−１１２ｄによって、半導体デバイス１２１の外周における実装基板１１１の部分の剛性が高められ、当該部分が外力で撓んだり反り返ったりし難くなっている。このことから、半導体デバイス１２１の各角部の近傍における実装基板１１１の部分については、外力の影響が受け難く、撓みによるストレスが低減される。
【００４０】
さらに、実装基板１１１の表面については、従来通り配線を引き回すことができ、従来の配線ルールで対応することができる。これに伴い、半導体デバイス１２１が実装される領域の外側に配線を引き回すことができ、半導体デバイス１２１の外周に電子部品を配置することもできる。
【００４１】
＜変形例４＞
なお、図１１に示すように、補強体１１２ａ−１１２ｂの形状が、半導体デバイス１２１の対角線の延長線に直行する方向に真っすぐ伸びる直線形状であるとしてもよい。
【００４２】
ここで、各補強体のＸ方向とＹ方向との寸法については、少なくとも、補助線Ｌｘ，Ｌｙに掛かり、各補強体が隣接する半導体デバイス１２１の角部に位置するはんだボール１２５（最外周電極）を横切る長さである。
【００４３】
＜変形例５＞
なお、図１２に示すように、補強体１１２ａ−１１２ｂの形状が、内側が半導体デバイス１２１の方を向いた円弧形状であるとしてもよい。
【００４４】
ここで、各補強体のＸ方向とＹ方向との寸法については、少なくとも、補助線Ｌｘ，Ｌｙを跨ぎ、各補強体に隣接する半導体デバイス１２１の角部に位置するはんだボール１２５（最外周電極）を覆う長さである。
【００４５】
＜変形例６＞
なお、図１３に示すように、補強体１１２ａ−１１２ｂの形状が、実装基板１１１の長手方向（Ｘ方向）に伸びる直線形状であるとしてもよい。
【００４６】
ここで、各補強体のＸ方向の寸法については、少なくとも、補助線Ｌｙを跨ぎ、各補強体に隣接する半導体デバイス１２１の角部に位置するはんだボール１２５（最外周電極）に掛かる長さである。
【００４７】
＜変形例７＞
なお、補強体１１２ａ−１１２ｄのいずれかの寸法が他のものと異なるとしてもよい。例えば、図１４に示すように、補強体１１２ａ，１１２ｃと比べて、Ｘ方向に伸びる部分とＹ方向に伸びる部分との各々の幅が広い補強体１１２ｂ，１１２ｄが実装基板１１１に形成されているとしてもよい。
【００４８】
＜変形例８＞
なお、補強体１１２ａ−１１２ｄが実装基板１１１の両面に分散されて形成されているとしてもよい。例えば、図１５（Ａ）、図１５（Ｂ）に示すように、実装基板１１１の表面に補強体１１２ａ，１１２ｃが形成されており、実装基板１１１の裏面に補強体１１２ｂ，１１２ｄが形成されているとしてもよい。
【００４９】
＜変形例９＞
なお、補強体１１２ａ−１１２ｄが実装基板１１１の両面と複数の配線層とに分散されて形成されているとしてもよい。例えば、図１６（Ａ）、図１６（Ｂ）に示すように、実装基板１１１の表面に補強体１１２ａが形成されており、実装基板１１１の裏面に補強体１１２ｄが形成されており、第１の配線層１１４ａに補強体１１２ｃが形成されており、第２の配線層１１４ｂに補強体１１２ｂが形成されているとしてもよい。
【００５０】
＜その他＞
なお、実装基板１１１として、ガラス布積層エポキシ基板、ガラス布積層ポリイミド基板、アラミド不織布基板などが挙げられる。
【００５１】
なお、はんだボール１２５として、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｐｂ系、Ｓｎ−Ｂｉ系などのボールが挙げられる。
なお、半導体デバイス１２１のパッケージとして、例えば、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）、ＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ＬｅａｄＰａｃｋａｇｅ）など、ＢＧＡ以外のパッケージを適用するとしてもよい。
【００５２】
なお、Ｃｕ箔１１８の表面に、有機防錆被膜処理（ＯＳＰ）、Ｎｉ／Ａｕめっき処理、またはＮｉ／Ｐｄ／Ａｕめっき処理を施してもよい。
なお、実装基板１１１の剛性を補強するために、Ｃｕ箔１１８の厚みがランド１１５の厚み以上であることが望ましい。
【００５３】
なお、半導体デバイス１２１の角部１２１ａ−１２１ｄのいずれかの角部の近傍における実装基板１１１の部分に撓みが発生する場合には、当該部分のみに対して、当該角部に隣接する補強体が形成されるとしてもよい。また、角部１２１ａ−１２１ｄのうち選択的に補強体が配置されるとしてもよい。
【００５４】
なお、実施の形態１における変形例１−９を適宜組み合わせるとしてもよい。
（実施の形態２）
以下、本発明に係わる実施の形態２について説明する。なお、実施の形態１と同一の構成要素については、同一の参照符号を付して、説明を省略する。
【００５５】
図１７（Ａ）、図１７（Ｂ）に示すように、本実施の形態における実装基板２１１では、補強体１１２ａ−１１２ｄの代わりに、内側補強体２１２ａ−２１２ｄと外側補強体２１３ａ−２１３ｄとが形成されている。
【００５６】
なお、図１７（Ａ）については、半導体デバイス１２１の最外周電極の外周側の位置を表す補助線Ｌｘ，Ｌｙを追加した状態で示している。また、図１７（Ｂ）については、図１７（Ａ）に示す切断線Ｆ−Ｆで実装基板２１１を切断して得られた断面を矢視方向に見た状態で示している。さらに、補強体２１２ｃ，２１３ｃの近傍を拡大した状態も示している。
【００５７】
実装基板２１１の表面には、他の内側補強体と繋がっておらず独立した状態で、内側補強体２１２ａ−２１２ｄが形成されている。実装基板２１１の表面には、他の外側補強体と繋がっておらず独立した状態で、外側補強体２１３ａ−２１３ｄが形成されている。
【００５８】
内側補強体２１２ａ−２１２ｄの各々は、Ｚ方向から見て、半導体デバイス１２１の角部１２１ａ−１２１ｄに個別に隣接するように、半導体デバイス１２１が実装された領域の外側に配置されている。内側補強体２１２ａ−２１２ｄの各々は、形状・寸法・材質などが同じものである。各内側補強体の形状については、各内側補強体が隣接する半導体デバイス１２１の角部に沿って折れ曲がったＬ字形状である。各内側補強体のＸ方向とＹ方向との寸法については、少なくとも、各内側補強体が隣接する半導体デバイス１２１の角部に位置するはんだボール１２５（最外周電極）を覆う長さである。各内側補強体の材質については、実装基板２１１の基材よりも剛性が高いものである。
【００５９】
外側補強体２１３ａ−２１３ｄの各々は、Ｚ方向から見て、内側補強体２１２ａ−２１２ｄに個別に隣接するように、内側補強体２１２ａ−２１２ｄが形成されている領域の外側に配置されている。外側補強体２１３ａ−２１３ｄの各々は、形状・寸法・材質などが同じものである。各外側補強体の形状については、各外側補強体が隣接する内側補強体に沿って折れ曲がったＬ字状である。各外側補強体のＸ方向とＹ方向との寸法については、少なくとも、各外側補強体が隣接する内側補強体を覆う長さである。各外側補強体の材質については、実装基板２１１の基材よりも剛性が高いものである。
【００６０】
ここでは、内側補強体２１２ａ−２１２ｄと外側補強体２１３ａ−２１３ｄとは、Ｃｕ箔１１８で形成されている。Ｃｕ箔１１８と同一面上には、内側補強体２１２ａ−２１２ｄと外側補強体２１３ａ−２１３ｄとが露出するようにレジスト層１１７が形成されている。内側補強体２１２ａ−２１２ｄの各々は、接合部２１６を介して、実装基板２１１の配線層１１４と全面的に接続されている。このため、接合部２１６が存在しない場合と比べて、内側補強体２１２ａ−２１２ｄの近傍における実装基板２１１の部分の剛性がさらに高くなる。同様に、外側補強体２１３ａ−２１３ｄの各々は、接合部２１６を介して、実装基板２１１の配線層１１４と接続されている。このため、接合部２１６が存在しない場合と比べて、外側補強体２１３ａ−２１３ｄの近傍における実装基板２１１の部分の剛性がさらに高くなる。
【００６１】
例えば、実装基板２１１の長手方向（Ｘ方向）の両側部分に下方向または上方向（Ｚ方向）に外力が与えられたと仮定する。この場合において、実装基板２１１の長手方向（Ｘ方向）の両側部から、外力に起因した撓みが生じ、外側補強体２１３ａ−２１３ｄの付近まで撓むことになる。しかしながら、半導体デバイス１２１の各角部の近傍における実装基板２１１の部分については、外力の影響が受け難く、撓みによるストレスが低減される。これは、内側補強体２１２ａ−２１２ｄと外側補強体２１３ａ−２１３ｄと接合部２１６とによって、半導体デバイス１２１の外周における実装基板２１１の部分の剛性が高められ、当該部分が外力で撓んだり反り返ったりし難くなっているからである。
【００６２】
＜まとめ＞
以上、本実施の形態によれば、内側補強体２１２ａ−２１２ｄと外側補強体２１３ａ−２１３ｄとによって、実装基板２１１の表面の一部が占有される。しかしながら、実装基板２１１の表面以外については、従来通り配線を引き回すことができ、従来の配線ルールで対応することができる。さらに、実装基板２１１の表面における各内側補強体の間、各外側補強体の間に、配線を引き回すことができるスペースが確保されている。これに伴い、半導体デバイス１２１が実装される領域の外側に配線を引き回すことができ、半導体デバイス１２１の外周に電子部品を配置することもできる。
【００６３】
また、内側補強体２１２ａ−２１２ｄと外側補強体２１３ａ−２１３ｄと接合部２１６とによって、半導体デバイス１２１の外周における実装基板２１１の部分の剛性が高められる。このため、当該部分が外力で撓んだり反り返ったりし難くなっている。これに伴い、実装基板２１１に外部から衝撃が加わっても、半導体デバイス１２１の各角部に位置するはんだ部分（はんだボール１２５）、すなわち、応力が集中し易いはんだ部分（はんだボール１２５）が変形したり破断したりすることを抑制することができる。さらに、半導体デバイス１２１が実装される領域の外側に引き回した配線が細くなっても、配線切れが起こり難くなっている。
【００６４】
また、内側補強体２１２ａ−２１２ｄと外側補強体２１３ａ−２１３ｄとがＣｕ箔１１８で構成されている。このことから、半導体デバイス１２１で発生した熱が、内側補強体２１２ａ−２１２ｄと外側補強体２１３ａ−２１３ｄとを伝導することができる。これに伴い、半導体デバイス１２１で発生した熱が、内側補強体２１２ａ−２１２ｄと外側補強体２１３ａ−２１３ｄとに妨げられず、半導体デバイス１２１の外周における実装基板２１１の部分に効率的に伝導される。
【００６５】
また、接合部２１６によって、実装基板２１１の表面における配線（Ｃｕ箔）と配線層１１４における配線（Ｃｕ箔）との相対位置を保つことができ、実装基板２１１のＣｕ箔が引き剥れることを防止することができる。
【００６６】
これらのことから、実装基板２１１は、高密度実装に適しつつ、半導体デバイス１２１が実装された状態で外部から衝撃が加わっても、実装基板２１１と半導体デバイス１２１とを接合するはんだ部分（はんだボール１２５）が変形したり破断したりすることを抑制することができる。
【００６７】
＜その他＞
なお、図１８（Ａ）−図１８（Ｆ）に示すように、内側補強体２１２ａ−２１２ｄと外側補強体２１３ａ−２１３ｄとの各々は、図４（Ａ）−図４（Ｆ）に示す実施の形態１における補強体１１２ａ−１１２ｄと同様としてもよい。
【００６８】
なお、内側補強体２１２ａ−２１２ｄの各々は、外側補強体２１３ａ−２１３ｄの各々と組み合わせて配置されるほうがよい。しかしながら、例えば、内側補強体２１２ａが配置されて、外側補強体２１３ａが配置されていない場合のように、内側補強体２１２ａ−２１２ｄのいずれかが単独で配置されているとしてもよい。同様に、外側補強体２１３ａ−２１３ｄのいずれかが単独で配置されているとしてもよい。
【００６９】
なお、接合部２１６は、例えば、ビアホールまたはスルーホールなどのような構造であるとしてもよい。
なお、実施の形態２における内側補強体２１２ａ−２１２ｄとして、実施の形態１の各変形例における補強体１１２ａ−１１２ｄを適用するとしてもよい。同様に、実施の形態２における外側補強体２１３ａ−２１３ｄとして、実施の形態１の各変形例における補強体１１２ａ−１１２ｄを適用するとしてもよい。
【産業上の利用可能性】
【００７０】
本発明は、実装基板などとして、特に、実装基板と半導体デバイスとを接合するはんだ部分が変形したり破断したりすることを抑制する実装基板などとして利用することができる。
【符号の説明】
【００７１】
１１  実装基板
１１ａ−１１ｄ  角部
１２ａ−１２ｄ  スリット孔
２１  半導体デバイス
２１ａ−２１ｄ  角部
１１１  実装基板
１１１ａ−１１１ｄ  角部
１１２ａ−１１２ｄ  補強体
１１３  絶縁層
１１４  配線層
１１５  ランド
１１７  レジスト層
１１８  Ｃｕ箔
１１９  はんだ
１２１  半導体デバイス
１２１ａ−１２１ｄ  角部
１２５  はんだボール
１３０  電子部品
２１１  実装基板
２１２ａ−２１２ｄ  内側補強体
２１３ａ−２１３ｄ  外側補強体
２１６  接合部
【図１】
2011210755.tif 000003
【図２】
2011210755.tif 000004
【図３】
2011210755.tif 000005
【図４】
2011210755.tif 000006
【図５】
2011210755.tif 000007
【図６】
2011210755.tif 000008
【図７】
2011210755.tif 000009
【図８】
2011210755.tif 000010
【図９】
2011210755.tif 000011
【図１０】
2011210755.tif 000012
【図１１】
2011210755.tif 000013
【図１２】
2011210755.tif 000014
【図１３】
2011210755.tif 000015
【図１４】
2011210755.tif 000016
【図１５】
2011210755.tif 000017
【図１６】
2011210755.tif 000018
【図１７】
2011210755.tif 000019
【図１８】
2011210755.tif 000020
【図１９】
2011210755.tif 000021