(57)【要約】【課題】小型な装置構成で、入力信号がそのまま増幅器に入力される第１信号経路の遅延時間と、入力信号から分岐したエンベロープ信号が電源電圧として増幅器に印加される第２信号経路の遅延時間とを一致させることができる増幅装置を得る。【解決手段】入力信号を増幅して出力する増幅装置であって、印加される電源電圧に基づいて入力信号を増幅するＲＦ増幅器４と、入力信号の包絡線成分を検出して、エンベロープ信号を出力する包絡線検出器５と、エンベロープ信号に対して位相進みを与え、位相進み信号を出力する位相進み回路６と、位相進み信号に応じた電源電圧をＲＦ増幅器４に印加する電圧印加手段とを備えたものである。【選択図】図１
2011250190.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅して出力する増幅装置であって、
印加される電源電圧に基づいて前記入力信号を増幅する電力増幅手段と、
前記入力信号の包絡線成分を検出して、エンベロープ信号を出力する包絡線検出手段と、
前記エンベロープ信号に対して位相進みを与え、位相進み信号を出力する位相進み手段と、
前記位相進み信号に応じた電源電圧を前記電力増幅手段に印加する電圧印加手段と、
を備えたことを特徴とする増幅装置。
【請求項２】
前記位相進み手段は、負の群遅延特性を有することを特徴とする請求項１に記載の増幅装置。
【請求項３】
前記位相進み手段は、第１差動増幅手段と、第１減衰手段と、フィルタ手段と、を含み、
前記第１差動増幅手段は、非反転入力端子に入力された前記エンベロープ信号と、前記フィルタ手段から反転入力端子に入力された帰還信号との差分を所定の利得で増幅して、前記位相進み信号として出力し、
前記第１減衰手段は、前記位相進み信号を所定の減衰量で減衰させて、前記フィルタ手段に出力し、
前記フィルタ手段は、前記第１減衰手段で減衰された前記位相進み信号の高周波成分を除去し、前記帰還信号として前記第１差動増幅手段の反転入力端子に出力する
ことを特徴とする請求項１または請求項２に記載の増幅装置。
【請求項４】
前記位相進み手段は、複数の位相進み手段が互いに直列に接続されて構成されていることを特徴とする請求項１から請求項３までの何れか１項に記載の増幅装置。
【請求項５】
第２差動増幅手段と、第２減衰手段と、をさらに備え、
前記第２差動増幅手段は、非反転入力端子に入力された前記位相進み信号と、前記第２減衰手段から反転入力端子に入力された信号との差分を所定の利得で増幅して出力し、
前記第２減衰手段は、前記電圧印加手段から出力された信号を所定の減衰量で減衰させて、前記第２差動増幅手段に出力する
ことを特徴とする請求項１から請求項４までの何れか１項に記載の増幅装置。
【請求項６】
前記包絡線検出手段と前記位相進み手段との間に接続され、前記電力増幅手段の利得が一定となるように、前記エンベロープ信号に対して任意の重み付けを実行する電圧制御手段をさらに備えたことを特徴とする請求項１から請求項５までの何れか１項に記載の増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、入力された信号を増幅して出力する増幅装置に関する。
【背景技術】
【０００２】
従来から、入力された信号を増幅して出力する増幅装置として、エンベロープトラッキング（Ｅｎｖｅｌｏｐｅ  Ｔｒａｃｋｉｎｇ）増幅装置が知られている。
【０００３】
エンベロープトラッキング増幅装置は、入力信号の包絡線成分（エンベロープ信号）に基づいて、ＲＦ増幅器に印加する電源電圧を制御するものである。ＲＦ増幅器に印加する電源電圧を入力信号の大きさに追従させることにより、入力信号に対するバックオフが最小限となるので、無駄な消費電力を低減して、増幅装置の効率を改善することができる。
【０００４】
ここで、エンベロープトラッキング増幅装置には、入力信号がそのままＲＦ増幅器に入力される第１信号経路と、入力信号から分岐したエンベロープ信号が電源電圧としてＲＦ増幅器に印加される第２信号経路とが形成される。このような増幅装置において、出力される出力信号の精度を高くするためには、第１信号経路の遅延時間と第２信号経路の遅延時間とを一致させる必要がある。
【０００５】
しかしながら、一般的に、第２信号経路には、遅延時間の大きなフィルタがあるので、第２信号経路の遅延時間は、第１信号経路の遅延時間よりも大きくなる。
そこで、第１信号経路の遅延時間と第２信号経路の遅延時間とを一致させるために、第１信号経路に遅延回路を設けたエンベロープトラッキング増幅装置が提案されている（例えば、特許文献１参照）。
【０００６】
特許文献１に記載された増幅装置では、第１信号経路において、ＲＦ増幅器の前段に遅延回路を設け、入力信号がＲＦ増幅器に入力されるタイミングを遅延させることにより、第１信号経路の遅延時間と第２信号経路の遅延時間とを一致させている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開２００８／１４６３５４号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来技術には、以下のような課題がある。
例えば、エンベロープトラッキング増幅装置において、信号帯域幅が２０ＭＨｚの入力信号を考えると、第２信号経路における遅延時間は、１０〜２０ｎｓｅｃ程度になる。このとき、１０〜２０ｎｓｅｃの遅延時間を有する遅延回路を伝送線路で実現しようとすると、伝送線路の長さは数メートルとなる。また、帯域通過フィルタの群遅延を用いてこの遅延回路を実現しようとすると、帯域通過フィルタを多段（例えば、数十段）に接続する必要がある。
【０００９】
すなわち、第２信号経路の遅延時間と同等の遅延時間を有する遅延回路は、回路構成が大型になる。したがって、特許文献１に記載された増幅装置では、第１信号経路の遅延時間と第２信号経路の遅延時間とを一致させるために、装置構成が大型になるという問題がある。
【００１０】
この発明は、上記のような課題を解決するためになされたものであり、小型な装置構成で、入力信号がそのまま増幅器に入力される第１信号経路の遅延時間と、入力信号から分岐したエンベロープ信号が電源電圧として増幅器に印加される第２信号経路の遅延時間とを一致させることができる増幅装置を得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る増幅装置は、入力信号を増幅して出力する増幅装置であって、印加される電源電圧に基づいて入力信号を増幅する電力増幅手段と、入力信号の包絡線成分を検出して、エンベロープ信号を出力する包絡線検出手段と、エンベロープ信号に対して位相進みを与え、位相進み信号を出力する位相進み手段と、位相進み信号に応じた電源電圧を電力増幅手段に印加する電圧印加手段とを備えたものである。
【発明の効果】
【００１２】
この発明に係る増幅装置によれば、位相進み手段は、包絡線検出手段から入力信号の包絡線成分として出力されたエンベロープ信号に対して、位相進みを与えて位相進み信号を出力し、電圧印加手段は、位相進み信号に応じた電源電圧を電力増幅手段に印加する。
そのため、小型な装置構成で、第１信号経路の遅延時間と第２信号経路の遅延時間とを一致させることができる。
【図面の簡単な説明】
【００１３】
【図１】この発明の実施の形態１に係る増幅装置を示すブロック構成図である。
【図２】この発明の実施の形態１に係る位相進み回路を詳細に示す回路図である。
【図３】この発明の実施の形態１に係る位相進み回路の通過位相特性を示す説明図である。
【図４】この発明の実施の形態１に係る位相進み回路におけるエンベロープ信号と位相進み信号との関係を示す説明図である。
【図５】この発明の実施の形態２に係る増幅装置を示すブロック構成図である。
【図６】この発明の実施の形態３に係る増幅装置を示すブロック構成図である。
【図７】この発明の実施の形態４に係る増幅装置を示すブロック構成図である。
【発明を実施するための形態】
【００１４】
以下、この発明の増幅装置の好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。
【００１５】
実施の形態１．
図１は、この発明の実施の形態１に係る増幅装置を示すブロック構成図である。
図１において、この増幅装置は、入力された信号を増幅して出力する装置であって、入力端子１、出力端子２、エンベロープ増幅回路３およびＲＦ増幅器４（電力増幅手段）を備えている。
【００１６】
また、エンベロープ増幅回路３は、包絡線検波器５（包絡線検出手段）、位相進み回路６（位相進み手段）、ＰＷＭ回路７、スイッチング増幅器８および低域通過フィルタ９（以下、「ＬＰＦ９（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）」と称する）を有している。
ここで、この増幅装置には、入力端子１から入力された入力信号がそのままＲＦ増幅器４に入力される第１信号経路と、分岐した入力信号がエンベロープ増幅回路３を経由し、電源電圧としてＲＦ増幅器４に印加される第２信号経路とが形成される。
【００１７】
包絡線検波器５は、入力端子１から入力された入力信号の包絡線成分を検出して、エンベロープ信号を出力する。
位相進み回路６は、包絡線検波器５からのエンベロープ信号に対して位相進みを与え、位相進み信号を出力する。
【００１８】
ＰＷＭ回路７、スイッチング増幅器８およびＬＰＦ９は、位相進み回路６からの位相進み信号に応じた電源電圧をＲＦ増幅器４に印加する電圧印加手段を構成している。ここで、ＬＰＦ９は、大きな遅延時間を発生する。
ＲＦ増幅器４は、例えばエミッタ接地またはソース接地された半導体増幅器であり、電圧印加手段から印加される電源電圧に基づいて、入力信号を増幅し、出力信号として出力端子２から出力する。
【００１９】
以下、図２を参照しながら、位相進み回路６の構成について詳細に説明する。
図２は、この発明の実施の形態１に係る位相進み回路６を詳細に示す回路図である。
図２において、位相進み回路６は、入力端子２１、出力端子２２、差動増幅器２３（第１差動増幅手段）、減衰器２４（第１減衰手段）および帰還フィルタ２５（フィルタ手段）を含んでいる。
【００２０】
差動増幅器２３は、入力端子２１から非反転入力端子に入力されたエンベロープ信号と、帰還フィルタ２５から反転入力端子に入力された帰還信号との差分を所定の利得で増幅し、位相進み信号として出力端子２２から出力する。
減衰器２４は、差動増幅器２３からの分岐した位相進み信号を所定の減衰量で減衰させ、帰還フィルタ２５に出力する。
帰還フィルタ２５は、低域通過フィルタであり、減衰器２４で減衰された位相進み信号の高周波成分を除去し、帰還信号を差動増幅器２３の反転入力端子に出力する。
【００２１】
ここで、この発明の実施の形態１に係る位相進み回路６の通過位相特性を図３に示す。
図３において、横軸は周波数を示し、縦軸は位相を示している。図３より、位相がプラス側に変化していることが分かる。すなわち、位相進み回路６は、負の群遅延特性を有し、位相進みを与えて遅延時間を補償する。なお、位相進み回路６の通過位相特性は、差動増幅器２３の利得、減衰器２４の減衰量または帰還フィルタ２５の特性を変化させることにより、変更することができる。
【００２２】
続いて、上記構成の位相進み回路６の動作について説明する。
説明を簡単にするために、位相進み回路６に入力されるエンベロープ信号を正弦波とすると、エンベロープ信号Ｖｉｎは、次式（１）で表される。
【００２３】
Ｖｉｎ（ｔ）＝Ａｃｏｓ（２πｆ０ｔ＋θ０）＋Ｂ    （１）
【００２４】
式（１）において、Ａはエンベロープ信号の振幅を示し、ｆ０は角周波数を示し、ｔは任意の時間を示し、θ０は位相の初期値を示し、Ｂはエンベロープ信号のＤＣ成分を示している。
ここで、位相進み回路６において、周波数ｆにおける位相変化量をθ（ｆ）とし、位相進み回路６から出力される位相進み信号をＶｏｕｔとすると、周波数ｆ０において位相進み信号Ｖｏｕｔは、エンベロープ信号Ｖｉｎよりも位相θ１（ｆ０）だけ進むので、位相進み信号Ｖｏｕｔは、次式（２）で表される。
【００２５】
Ｖｏｕｔ（ｔ）＝Ａｃｏｓ｛２πｆ０ｔ＋θ０＋θ１（ｆ０）｝＋Ｂ    （２）
【００２６】
また、この発明の実施の形態１に係る位相進み回路６において、Ａ＝１、ｆ０＝１、θ０＝０、θ１（ｆ０）＝π／５、Ｂ＝１としたときの、エンベロープ信号と位相進み信号との関係を図４に示す。
図４において、横軸は時間を示し、縦軸は振幅を示している。図４より、エンベロープ信号に対して、位相進み信号が時間ＴＮＧＤ＝０．１だけ進んでいることが分かる。
【００２７】
次に、この発明の実施の形態１に係る増幅装置の動作について説明する。なお、説明を簡単にするために、ＬＰＦ９のみに遅延時間ＴＤが発生しているものとする。
入力端子１から入力された入力信号は、分岐してＲＦ増幅器４および包絡線検波器５にそれぞれ入力される。包絡線検波器５では、入力信号の包絡線成分が検出され、エンベロープ信号として位相進み回路６に出力される。位相進み回路６では、包絡線検波器５からのエンベロープ信号に対して、時間ＴＮＧＤに相当する位相進みが与えられ、位相進み信号としてＰＷＭ回路７に出力される。
【００２８】
位相進み回路６から出力された位相進み信号は、ＰＷＭ回路７でＰＷＭ信号に変換され、スイッチング増幅器８に出力される。ＰＷＭ信号に変換された位相進み信号は、スイッチング増幅器８で振幅が増幅されてＬＰＦ９に出力される。ＰＷＭ信号に変換されて増幅された位相進み信号は、ＬＰＦ９で高周波成分が除去され、振幅が増幅されたエンベロープ信号が再生されて、電源電圧としてＲＦ増幅器４に印加される。ＲＦ増幅器４では、ＬＰＦ９から印加される電源電圧に基づいて、入力信号が増幅される。増幅された入力信号は、出力信号として出力端子２から出力される。
【００２９】
このとき、ＬＰＦ９で遅延時間ＴＤが発生するので、ＬＰＦ９から出力される再生されたエンベロープ信号は、位相進み回路６から出力された位相進み信号に対して、時間ＴＤだけ遅れることとなる。そこで、位相進み回路６における進み時間ＴＮＧＤが、｜ＴＮＧＤ｜＝｜ＴＤ｜を満たすように、位相進み回路６の回路定数（差動増幅器２３の利得、減衰器２４の減衰量および帰還フィルタ２５の特性）を設定する。
【００３０】
これにより、ＬＰＦ９における遅延時間ＴＤが位相進み回路６における進み時間ＴＮＧＤによってキャンセルされ、第１信号経路（入力信号がそのままＲＦ増幅器４に入力される経路）の遅延時間と、第２信号経路（入力信号がエンベロープ増幅回路３を経由し、電源電圧としてＲＦ増幅器４に印加される経路）の遅延時間とが一致する。すなわち、第１信号経路を通過する信号と、第２信号経路を通過する信号とのタイミングが一致する。
【００３１】
以上のように、実施の形態１によれば、位相進み手段は、包絡線検出手段から入力信号の包絡線成分として出力されたエンベロープ信号に対して、位相進みを与えて位相進み信号を出力し、電圧印加手段は、位相進み信号に応じた電源電圧を電力増幅器に印加する。
そのため、小型な装置構成で、第１信号経路の遅延時間と第２信号経路の遅延時間とを一致させることができる。
【００３２】
なお、上記実施の形態１では、ＬＰＦ９のみに遅延時間ＴＤが存在するものとして説明したが、これに限定されず、エンベロープ増幅回路３のその他の構成要素に遅延が存在してもよい。
この場合には、位相進み回路６における進み時間が、エンベロープ増幅回路３全体の遅延時間と等しくなるように位相進み回路６の回路定数を設定することにより、第１信号経路の遅延時間と第２信号経路の遅延時間とを一致させることができる。
【００３３】
実施の形態２．
図５は、この発明の実施の形態２に係る増幅装置を示すブロック構成図である。
図５において、この増幅装置のエンベロープ増幅回路３Ａは、図１に示した位相進み回路６に代えて、それぞれ入力された信号に対して位相進みを与える第１位相進み回路１０および第２位相進み回路１１を有している。なお、その他の構成は、上述した実施の形態１と同様なので、説明を省略する。
【００３４】
以下、この発明の実施の形態２に係る増幅装置の動作について説明する。なお、説明を簡単にするために、ＬＰＦ９のみに遅延時間ＴＤが発生しているものとする。また、上述した実施の形態１と同様の動作については、説明を省略する。
【００３５】
第１位相進み回路１０では、包絡線検波器５からのエンベロープ信号に対して、時間ＴＮＧＤ１に相当する位相進みが与えられ、第２位相進み回路１１に出力される。第２位相進み回路１１では、第１位相進み回路１０で時間ＴＮＧＤ１の位相進みが与えられたエンベロープ信号に対して、時間ＴＮＧＤ２に相当する位相進みが与えられ、位相進み信号としてＰＷＭ回路７に出力される。
【００３６】
このとき、ＬＰＦ９で遅延時間ＴＤが発生するので、ＬＰＦ９から出力される再生されたエンベロープ信号は、第２位相進み回路１１から出力された位相進み信号に対して、時間ＴＤだけ遅れることとなる。そこで、第１位相進み回路１０および第２位相進み回路１１における進み時間ＴＮＧＤ１＋ＴＮＧＤ２が、｜ＴＮＧＤ１＋ＴＮＧＤ２｜＝｜ＴＤ｜を満たすように、第１位相進み回路１０および第２位相進み回路１１の回路定数を設定する。
【００３７】
これにより、ＬＰＦ９における遅延時間ＴＤが、第１位相進み回路１０および第２位相進み回路１１における進み時間ＴＮＧＤ１＋ＴＮＧＤ２によってキャンセルされ、第１信号経路（入力信号がそのままＲＦ増幅器４に入力される経路）の遅延時間と、第２信号経路（入力信号がエンベロープ増幅回路３Ａを経由し、電源電圧としてＲＦ増幅器４に印加される経路）の遅延時間とが一致する。すなわち、第１信号経路を通過する信号と、第２信号経路を通過する信号とのタイミングが一致する。
【００３８】
以上のように、実施の形態２によれば、位相進み手段は、複数の位相進み手段が互いに直列に接続されて構成されている。
そのため、１段の位相進み手段だけでは十分な位相進み量を確保できない場合であっても、位相進み手段を多段接続することで、十分な位相進み量を確保することができる。
【００３９】
なお、上記実施の形態２では、ＬＰＦ９のみに遅延時間ＴＤが存在するものとして説明したが、これに限定されず、エンベロープ増幅回路３Ａのその他の構成要素に遅延が存在してもよい。
この場合には、第１位相進み回路１０および第２位相進み回路１１における進み時間が、エンベロープ増幅回路３Ａ全体の遅延時間と等しくなるように第１位相進み回路１０および第２位相進み回路１１の回路定数を設定することにより、第１信号経路の遅延時間と第２信号経路の遅延時間とを一致させることができる。
【００４０】
また、上記実施の形態２では、位相進み回路を２つ直列接続した場合を例に挙げて説明したが、これに限定されず、３つ以上の位相進み回路を接続してもよい。
この場合も、上記実施の形態２と同様の効果を得ることができる。
【００４１】
実施の形態３．
図６は、この発明の実施の形態３に係る増幅装置を示すブロック構成図である。
図６において、この増幅装置のエンベロープ増幅回路３Ｂは、図１に示したエンベロープ増幅回路３に加えて、位相進み回路６とＰＷＭ回路７との間に接続された差動増幅器１２（第２差動増幅手段）、およびＬＰＦ９と差動増幅器１２との間に接続された減衰器１３（第２減衰手段）を有している。
【００４２】
差動増幅器１２は、位相進み回路６から非反転入力端子に入力された位相進み信号と、減衰器１３から反転入力端子に入力された帰還信号との差分を所定の利得で増幅し、ＰＷＭ回路７に出力する。減衰器１３は、ＬＰＦ９からの分岐したエンベロープ信号を所定の減衰量で減衰させ、差動増幅器１２に出力する。
すなわち、差動増幅器１２、減衰器１３およびＬＰＦ９は、負帰還回路を構成している。なお、その他の構成および動作は、上述した実施の形態１と同様なので、説明を省略する。
【００４３】
このように、エンベロープ増幅回路３Ｂの一部に負帰還回路が構成されている場合であっても、実施の形態３によれば、上述した実施の形態１と同様に、ＬＰＦ９における遅延時間ＴＤを位相進み回路６における進み時間ＴＮＧＤによってキャンセルさせて、第１信号経路（入力信号がそのままＲＦ増幅器４に入力される経路）の遅延時間と、第２信号経路（入力信号がエンベロープ増幅回路３Ｂを経由し、電源電圧としてＲＦ増幅器４に印加される経路）の遅延時間とを一致させることができる。すなわち、第１信号経路を通過する信号と、第２信号経路を通過する信号とのタイミングを一致させることができる。
【００４４】
なお、上記実施の形態３では、ＬＰＦ９のみに遅延時間ＴＤが存在するものとして説明したが、これに限定されず、エンベロープ増幅回路３Ｂのその他の構成要素に遅延が存在してもよい。
この場合には、位相進み回路６における進み時間が、エンベロープ増幅回路３Ｂ全体の遅延時間と等しくなるように位相進み回路６の回路定数を設定することにより、第１信号経路の遅延時間と第２信号経路の遅延時間とを一致させることができる。
【００４５】
実施の形態４．
図７は、この発明の実施の形態４に係る増幅装置を示すブロック構成図である。
図７において、この増幅装置のエンベロープ増幅回路３Ｃは、図６に示したエンベロープ増幅回路３Ｂに加えて、包絡線検波器５と位相進み回路６との間に接続された電圧制御回路１４（電圧制御手段）を有している。
【００４６】
電圧制御回路１４は、ＲＦ増幅器４の非線形特性（非線形歪み）を補償して利得が一定となるように、包絡線検波器５から入力されたエンベロープ信号に対して、任意の重み付けを実行し、重み付け後のエンベロープ信号を位相進み回路６に出力する。なお、その他の構成および動作は、上述した実施の形態３と同様なので、説明を省略する。
【００４７】
このように、エンベロープ増幅回路３Ｃに電圧制御回路１４が接続されている場合であっても、実施の形態４によれば、上述した実施の形態１と同様に、ＬＰＦ９における遅延時間ＴＤを位相進み回路６における進み時間ＴＮＧＤによってキャンセルさせて、第１信号経路（入力信号がそのままＲＦ増幅器４に入力される経路）の遅延時間と、第２信号経路（入力信号がエンベロープ増幅回路３Ｃを経由し、電源電圧としてＲＦ増幅器４に印加される経路）の遅延時間とを一致させることができる。すなわち、第１信号経路を通過する信号と、第２信号経路を通過する信号とのタイミングを一致させることができる。
【００４８】
なお、上記実施の形態４では、ＬＰＦ９のみに遅延時間ＴＤが存在するものとして説明したが、これに限定されず、エンベロープ増幅回路３Ｃのその他の構成要素に遅延が存在してもよい。
この場合には、位相進み回路６における進み時間が、エンベロープ増幅回路３Ｃ全体の遅延時間と等しくなるように位相進み回路６の回路定数を設定することにより、第１信号経路の遅延時間と第２信号経路の遅延時間とを一致させることができる。
【符号の説明】
【００４９】
１  入力端子、２  出力端子、３、３Ａ、３Ｂ、３Ｃ  エンベロープ増幅回路、４  ＲＦ増幅器（電力増幅手段）、５  包絡線検波器（包絡線検出手段）、６  位相進み回路（位相進み手段）、７  ＰＷＭ回路（電圧印加手段）、８  スイッチング増幅器（電圧印加手段）、９  ＬＰＦ（電圧印加手段）、１０  第１位相進み回路（位相進み手段）、１１  第２位相進み回路（位相進み手段）、１２  差動増幅器（第２差動増幅手段）、１３  減衰器（第２減衰手段）、１４  電圧制御回路（電圧制御手段）、２１  入力端子、２２  出力端子、２３  差動増幅器（第１差動増幅手段）、２４  減衰器（第１減衰手段）、２５  帰還フィルタ（フィルタ手段）。
【図１】
2011250190.tif 000003
【図２】
2011250190.tif 000004
【図３】
2011250190.tif 000005
【図４】
2011250190.tif 000006
【図５】
2011250190.tif 000007
【図６】
2011250190.tif 000008
【図７】
2011250190.tif 000009