(57)【要約】【課題】コルピッツ回路を用いた電圧制御発振器において、帰還部の２つのコンデンサ間とトランジスタのエミッタとを接続する導電線路におけるインダクタンス成分の影響による出力周波数の可変幅（調整幅）の劣化（低下）を抑えることのできる電圧制御発振器を提供すること。【解決手段】コルピッツ回路を用いたＶＣＯにおいて、帰還部２のコンデンサ２２、２３について、トランジスタ２１のベースから伸びる端子部８（Ｔ１）及び前記トランジスタ２１のエミッタから伸びる端子部８（Ｔ２）が夫々装着されるベース基板５上のベース用端子（接続部７）とエミッタ用端子とを直結するように第１の帰還容量素子（コンデンサ）２２を配置すると共に、上記エミッタ用端子とアース用端子（接地電極５１）とを直結するように第２の帰還容量素子（コンデンサ）２３を配置する。【選択図】図２
2011101343.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子及びインダクタンス素子を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
この共振部にベースが接続された増幅用のトランジスタと、
前記トランジスタのベースとアースとの間に接続されると共に互いに直列に接続され、その間が前記トランジスタのエミッタに接続された第１の帰還容量素子及び及び第２の帰還容量素子と、を備え、
前記第１の帰還容量素子は、前記トランジスタのベースから伸びるピン及び前記トランジスタのエミッタから伸びるピンが夫々装着される基板上のベース用端子とエミッタ用端子とを直結するように配置されていることを特徴とする電圧制御発振器。
【請求項２】
前記第２の帰還容量素子は、前記エミッタ用端子及び基板上のアース用の端子とを直結するように配置されていることを特徴とする請求項１に記載の電圧制御発振器。
【請求項３】
前記共振部は前記可変容量素子以外の容量素子を含み、この容量素子は、誘電体からなる基板上に互いに間隔をおいて交差する一対の櫛歯電極により構成されていることを特徴とする請求項１または２に記載の電圧制御発振器。
【請求項４】
前記直列共振周波数は、５ＧＨｚ以上であることを特徴とする請求項１ないし３のいずれか一つに記載の電圧制御発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コルピッツ回路を用いた電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ）に関する。
【背景技術】
【０００２】
電圧制御発振器{ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ）}は、例えば図２０に示すように、制御電圧に応じて静電容量が変化するバリキャップダイオードＶＤ及びインダクタンス素子を含む共振部１１と、増幅部であるトランジスタ２１と、２つのコンデンサＣ１、Ｃ２からなる帰還部２と、を備えたコルピッツ回路を用いた構成が知られている。この例では、共振部１１により共振した周波数信号がトランジスタ２１により増幅されて、帰還部２を介して直列共振回路に帰還することにより、発振ループが構成されている。尚、図２０中３１は、周波数信号を増幅して外部に出力するバッファアンプである。また、１６、Ｔ３及びＬは、夫々入力端子、出力端子部及びインダクタンス素子である。
【０００３】
このＶＣＯは、模式的に図２１に示すと、例えばアルミナ（Ａｌ2Ｏ3）を主成分とするＬＴＣＣ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）などのセラミックスからなるベース基板５上に配置されている。そして、上記のコンデンサＣや回路部３に対応する電子部品がベース基板５上に搭載され、例えば導電線路６などを介してこれらの電子部品が電気的に接続されることになる。ところで、既述のように発振周波数（出力周波数）の調整は、バリキャップダイオードＶＤへの印加電圧を変えて容量値を調整することにより行われるが、周波数が高くなるにつれて帰還容量素子であるコンデンサＣ１、Ｃ２の接続点とトランジスタ２１のエミッタとの間の導電線路６のインダクタンス値が大きくなる。そして、このインダクタンス値がバリキャップダイオードＶＤの容量値変化分を相殺するように作用するので、結果として発振周波数の調整幅が設計値よりも小さくなる。このため、例えば１０ＧＨｚのＶＣＯを設計しようとすると、発振周波数の調整幅を広く確保できないという課題がある。特許文献１〜３には、電圧制御発振器が記載されているが、コルピッツ回路を用いたＶＣＯにおける上記の課題については検討されていない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２０９７１４
【特許文献２】特開平１０−２１５１１９
【特許文献３】特開２００５−０７２１５４
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明はかかる事情に鑑みてなされたものであり、その目的はコルピッツ回路を用いた電圧制御発振器において、出力周波数の可変幅（調整幅）の劣化（低下）を抑えることのできる電圧制御発振器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の電圧制御発振器は、
外部から入力される周波数制御用の制御電圧に応じて静電容量が変化する可変容量素子及びインダクタンス素子を含み、前記静電容量に応じて直列共振周波数が調整される共振部と、
この共振部にベースが接続された増幅用のトランジスタと、
前記トランジスタのベースとアースとの間に接続されると共に互いに直列に接続され、その間が前記トランジスタのエミッタに接続された第１の帰還容量素子及び及び第２の帰還容量素子と、を備え、
前記第１の帰還容量素子は、前記トランジスタのベースから伸びるピン及び前記トランジスタのエミッタから伸びるピンが夫々装着される基板上のベース用端子とエミッタ用の端子とを直結するように配置されていることを特徴とする。  
前記第２の帰還容量素子は、前記エミッタ用の端子及び基板上のアース用の端子とを直結するように配置されていることが好ましい。  
前記共振部は前記可変容量素子以外の容量素子を含み、この容量素子は、誘電体からなる基板上に互いに間隔をおいて交差する一対の櫛歯電極により構成されていることが好ましい。  
前記直列共振周波数は、５ＧＨｚ以上であることが好ましい。
【発明の効果】
【０００７】
本発明は、コルピッツ回路を用いた電圧制御発振器において、増幅用のトランジスタのベースとアースとの間に、互いに直列に接続された第１の帰還容量素子及び第２の帰還容量素子を配置し、これら第１の帰還容量素子及び第２の帰還容量素子の間を前記トランジスタのエミッタに接続している。そして、前記トランジスタのベースから伸びるピン及び前記トランジスタのエミッタから伸びるピンが夫々装着される基板上のベース用端子とエミッタ用端子とを直結するように、第１の帰還容量素子を配置している。そのため、第１の帰還容量素子とトランジスタのエミッタとを接続する導電線路におけるインダクタンス成分を小さく抑えることができるので、この導電線路のインダクタンス成分の影響による出力周波数の可変幅（調整幅）の劣化（低下）を抑えることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の電気回路の実施の形態の一例のＶＣＯを示す回路図である。
【図２】上記のＶＣＯの外観を示す斜視図である。
【図３】上記のＶＣＯを示す平面図である。
【図４】上記のＶＣＯを示す側面図である。
【図５】上記のＶＣＯを示す拡大平面図である。
【図６】上記のコンデンサを拡大して示す平面図である。
【図７】上記のＶＣＯにおけるコンデンサ及びトランジスタを模式的に示す模式図である。
【図８】上記のＶＣＯの他の例を示す平面図である。
【図９】上記の他の例のＶＣＯを示す側面図である。
【図１０】上記のＶＣＯの他の例を示す側面図である。
【図１１】上記のＶＣＯの他の例を示す側面図である。
【図１２】本発明の実施例においてシミュレーションを行った電気回路を示す概略図である。
【図１３】上記の実施例において得られる特性図である。
【図１４】上記の実施例においてシミュレーションを行った電気回路を示す概略図である。
【図１５】上記の実施例において得られる特性図である。
【図１６】上記のＶＣＯの他の例を示す斜視図である。
【図１７】前記他の例においてコンデンサがパターニングされた基板を示す平面図である。
【図１８】前記他の例のＶＣＯを示す縦断面図である。
【図１９】前記他の例におけるＩＣ回路部を示す平面図である。
【図２０】従来のＶＣＯの構成を示す電気回路図である。
【図２１】上記の従来のＶＣＯの外観を示す概略図である。
【発明を実施するための形態】
【０００９】
本発明のコルピッツ回路を用いた電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ）の実施の形態について、構造を説明する前に回路構成について図１を参照しながら述べておく。図１中、１は共振部であり、この共振部１は、導電線路からなるインダクタンス素子１１と容量素子であるコンデンサ１２との直列共振用の直列回路を備えている。インダクタンス素子１１には、第１のバリキャップダイオード１３、第２のバリキャップダイオード１４及び容量素子であるコンデンサ１５からなる直列回路が並列に接続されていて、並列共振用の並列回路を構成している。即ちこの共振部１は、前記直列回路の直列共振周波数（共振点）と前記並列回路の並列共振周波数（反共振点）とを有しており、共振点の周波数により発振周波数が決まる。この例では、共振点が反共振点よりも大きくなるように各回路要素の定数が設定されており、このように反共振点を持たせることにより共振点付近の周波数特性が急峻になる。
【００１０】
また図１中、１６は制御電圧用の入力端子であり、この入力端子１６に供給される制御電圧により第１のバリキャップダイオード１３及び第２のバリキャップダイオード１４の容量値が調整され、これにより前記並列回路の反共振点が移動し、その結果共振点も移動して発振周波数が調整される。第１のバリキャップダイオード１３に加えて第２のバリキャップダイオード１４を用いた理由は、周波数の調整幅を大きくとるためである。１７は電圧安定化用のコンデンサ、１８、１９はバイアス用のインダクタである。  
【００１１】
また共振部１の後段側には、帰還部２が設けられており、この帰還部２は、前記コンデンサ１２にベースが接続された増幅部をなすＮＰＮ型トランジスタ２１及び、コンデンサ１２とトランジスタ２１のベースとの接続点と、アースとの間に接続された、夫々帰還容量素子をなす第１のコンデンサ２２及び第２のコンデンサ２３の直列回路を備えている。トランジスタ２１のエミッタはコンデンサ２２、２３間の接続点に接続され、またインダクタンス２４及び抵抗２５を介して接地されている。トランジスタ２１は点線で示すＩＣチップであるＩＣ回路部（ＬＳＩ）３内に設けられており、当該ＩＣチップの端子部（ピン）８を介してトランジスタ２１のベース及びエミッタが夫々コンデンサ２２の両端に接続されることになる。以後の説明では、トランジスタ２１のベース及びエミッタに夫々対応する端子部８にＴ１、Ｔ２の符号を割り当てる。
【００１２】
このような回路では、外部から制御電圧が入力端子１６に入力されると、共振部１及び帰還部２からなる発振ループにより前記共振点の周波数例えば１０ＧＨｚで発振する。  
ＩＣ回路部３内には、例えばトランジスタ２１のコレクタに互に並列に接続された２つのバッファアンプ３１、３２が設けられている。一方のバッファアンプ３１からは発振出力（発振周波数の信号）が端子部Ｔ３を介して取り出され、また他方のバッファアンプ３２からは発振出力が分周回路３３及び端子部Ｔ４を介して取り出される。  
尚、共振部１は、バリキャップダイオードとインダクタンス素子１１とを直列に接続してこの直列回路の直列共振周波数により発振周波数が決まる回路構成であっても良く、この場合はバリキャップダイオードが特許請求の範囲の容量素子を兼用することになる。
【００１３】
次に、このＶＣＯの具体的な概観や上記の共振部１及び回路部３のレイアウトについて、図２〜図６を参照して説明する。ＶＣＯは、例えばＡＴカット板の水晶からなるベース基板５上に形成されており、このベース基板５上に共振部１のダイオード１３、１４、ＩＣ回路部３及び周辺部品などを構成する電子部品と、共振部１のインダクタンス素子１１、コンデンサ１２、１５及び帰還部２のコンデンサ２２、２３などに対応する電気配線とが配置されている。このベース基板（水晶）５の特性は、誘電率εが３．８程度、電気エネルギーの損失（誘電正接：ｔａｎδ）が０．００００８程度となっている。従って、このベース基板５のＱ値は、１２５００（＝１／０．００００８）程度となっている。
【００１４】
上記の電子部品や電気配線は、ベース基板５上に引き回された導電線路６を介して電気的に接続されて既述の図１に示す回路を構成している。即ち、図２及び図５に示すように、電子部品の端子部（例えばピン）８がベース基板５の例えば半田ボールなどからなる接続部７に接続され且つ固定され、これにより電子部品の端子部８が接続部７を介してベース基板５側の導電線路６に電気的に接続されることになる。図２では、ＩＣ回路部３の３個の端子部８が夫々接続される接続部７を代表して記載してある。また、図５はベース基板５の一部の領域を切り欠いて拡大して描画しており、ＩＣ回路部３がベース基板５に装着されている状態を模式的に表すためにＩＣ回路部３の輪郭を点線で示し、ＩＣ回路部３の端子部８を白丸で記載している。更に、上記の図２、図４では導電線路６、共振部１及び帰還部２の描画を省略しており、また図５では一部の導電線路６のみを描画している。
【００１５】
このベース基板５上には、図５に示すように、上記の導電線路６と、この導電線路６から離間して配置された接地電極５１と、からなる、例えばＣｒ（クロム）とＣｕ（銅）とが下側からこの順番で積層された金属膜がコプレナ線路として形成されている。ベース基板５の接地電極５１は、ベース基板５の表面全体に形成した薄膜のエッチングにより、導電線路６の配置領域などの部分を除去して形成されたものである。接地電極５１に相当する部分はハッチングを記載し、また導電線路６は前記ハッチングよりも線間隔の狭いハッチングを記載してある。そして、図１の回路図に記載しているように、コンデンサ１２とコンデンサ１５との間の接続点と、アースとの間にはインダクタンス素子１１が設けられているが、このインダクタンス素子１１に相当する部分についてもハッチングを付している。この例ではインダクタンス素子１１は、水晶基板（ベース基板５）の表面に形成された金属膜からなる導電線路により構成されている。また、回路部３の複数の端子部８のうち既述のトランジスタ２１のベース、エミッタ及びコレクタが夫々装着されるベース基板５上の接続部７（１１４、１１５、１１６）について、夫々Ｂ、Ｅ及びＣの記載をしている。図１及び図３中２０は、トランジスタ２１へバイアス電圧を供給するための、図示しないコンデンサ及び抵抗を組み合わせたバイアス回路素子部であり、このバイアス回路素子部２０の一部は接地されている。
【００１６】
上記の共振部１のインダクタンス素子１１、コンデンサ１２、１５及び帰還部２のコンデンサ２２、２３は、既述の図５に示すように、例えばフォトリソグラフィ法を利用してベース基板５上に形成されている。また、上記のコンデンサ１２、１５、２２、２３は、図５では簡略化して描画しているが、実際には図６に示すように、例えば互いに平行となるように形成された１対の共通電極部６０と、これらの共通電極部６０から櫛歯状に互いに交差するように伸び出す電極指（導電路）６１群と、を備えた櫛歯電極により構成されており、夫々の共通電極部６０が端子部８やインダクタンス素子１１に接続されている。これらのコンデンサ２２、２３の容量値は、例えば各々０．１ｐＦに設定されている。また、インダクタンス素子１１は、接地電極５１に一端側が接続されると共に、他端側がこの接地電極５１から離間して伸びる導電線路であるストリップラインにより構成されている。図５に示すように、ベース基板５上には、トランジスタ２１のコレクタに接続された接続部７（１１６）から伸びる導電線路６の端部に設けられた接続部７（１１１）と、第２のバリキャップダイオード１４とコンデンサ１５との間を接続する接続部７（１１２）と、コンデンサ１２とトランジスタ２１のベースに接続される接続部７（１１４）から当該コンデンサ１２に向かって伸びる導電線路６とを接続する接続部７（１１３）と、が例えば金属膜やバンプなどからなる導体として各々配置されている。
【００１７】
上記のＩＣ回路部３は、ベース基板５上のコンデンサ２２、２３間を接続する接続部７（１１５）とトランジスタ２１の端子部８（Ｔ２）との間を接続する導電線路６の線路長ができるだけ短くなるように、即ち当該接続部７（１１５）の上方に端子部８（Ｔ２）が位置するように、コンデンサ２２、２３の直上に配置されている。そのため、図７に模式的に示すように、コンデンサ２２、２３とトランジスタ２１の端子部８（Ｔ２）との間の夫々の離間距離Ｗ１、Ｗ２は、例えば８０〜１００μｍ以下となっている。即ち、第１のコンデンサ２２は、トランジスタ２１のベースから伸びる端子部８（Ｔ１）が装着されるベース基板５上の接続部７（１１４）と、トランジスタ２１のエミッタから伸びる端子部８（Ｔ２）が装着されるベース基板５上の接続部７（１１５）と、を直結するように配置されている。また、第２のコンデンサ２３は、ベース基板５上の前記エミッタ用端子（接続部７（１１５））及びアース用の端子（接地電極５１）とを直結するように配置されている。従って、コンデンサ２２、２３間の接続部７（１１５）とトランジスタ２１のエミッタとの間におけるインダクタンス成分が極力小さくなるように、ＩＣ回路部３の位置が設定されていることになる。図７において、端子部８（Ｔ２）の直径寸法は例えば１２０μｍ、端子部８（Ｔ１）と端子部８（Ｔ２）との間の離間寸法Ｗ３及び端子部８（Ｔ２）と接地電極５１（図７では黒丸として模式的に示している）との間の離間寸法Ｗ４は、夫々例えば１２０μｍである。
【００１８】
このＶＣＯにおいて、入力端子１６に制御用の電圧（制御電圧）を印加すると、既述のように、共振部１及び帰還部２からなる発振ループにより前記共振点の周波数例えば１０ＧＨｚで発振が起こり、この発振周波数に対応する周波数信号及びこの周波数信号の分周出力が夫々端子部Ｔ３及び端子部Ｔ４から取り出される。そして、制御電圧に応じて、端子部Ｔ３、Ｔ４から取り出される出力周波数が各々調整されることになる。この時、既述のようにコンデンサ２２、２３間の接続部７（１１５）とトランジスタ２１のエミッタとの間のインダクタンス成分が極力小さく抑えられているので、後述の実施例にて詳述するように、出力周波数の可変幅は、当該インダクタンス成分の影響による劣化（減少）が抑えられて、既述の図１の回路を設計した時の設定値に極めて近くなる。尚、共振時には、既述の共振部１は誘導性となる。
【００１９】
上述の実施の形態によれば、コルピッツ回路を用いたＶＣＯにおいて、トランジスタ２１のベースから伸びる端子部８（Ｔ１）及び前記トランジスタ２１のエミッタから伸びる端子部８（Ｔ２）が夫々装着されるベース基板５上のベース用端子（接続部７（１１４））とエミッタ用端子（接続部７（１１５））とを直結するように第１の帰還容量素子（コンデンサ）２２を配置すると共に、上記エミッタ用端子とアース用端子（接地電極５１）とを直結するように第２の帰還容量素子（コンデンサ）２３を配置している。そのため、帰還部２のコンデンサ２２、２３間とトランジスタ２１のエミッタとの間を接続する導電線路６（接続部７、端子部８）のインダクタンス成分を小さく抑えることができるので、当該インダクタンス成分の影響による出力周波数の可変幅の低下を抑えることができる。
【００２０】
また、既述のように櫛歯電極によりコンデンサ１２、１５、２２、２３を構成することにより、フォトリソグラフィ法によって小型で薄膜のコンデンサを簡便に得ることができるので、既述のようにＩＣ回路部３をベース基板５の直上に近接配置することができる。更に、ベース基板５を水晶により構成しているので、既述のように良好な電気的特性のＶＣＯを得ることができる。
【００２１】
上記のコンデンサ１２、１５、２２、２３としては、櫛歯電極に代えて、例えば２本の電極ラインや２枚の電極膜を対向させて、これら電極ライン間や電極膜に電荷を蓄える構成としても良い。このような構成の一例について、コンデンサ２２、２３を例に図８及び図９を参照して説明すると、ベース基板５上にトランジスタ２１の端子部Ｔ１、Ｔ３（Ｔ４）に夫々接続される第１電極膜７１、７１を配置し、例えば誘電体膜７２を介してこれらの第１電極膜７１、７１に対向すると共に端子部Ｔ２に接続される第２電極膜７３を配置している。このような構成においても、既述の例と同様にコンデンサ２２、２３間とトランジスタ２１のエミッタとの間におけるインダクタンス成分を小さく抑えることができる。図９中１００は、端子部Ｔ１、Ｔ３（Ｔ４）と第１電極膜７１、７１とを夫々接続するための導電体である。尚、図８では、端子部Ｔ４については記載を省略している。  
また、上記のように２枚の電極膜７１、７３を対向させてコンデンサ２２、２３を構成するにあたり、図１０に示すように、例えば複数枚のベース基板５を積層すると共にこれらのベース基板５間に電極膜７１、７３を介在させることにより、上記の電極膜７１、７３をいわばベース基板５に埋設するようにしても良い。
【００２２】
また、コンデンサ２２、２３として、図１１に示すように、従来から用いられている例えばチップ型の電子部品９０をベース基板５上に搭載しても良い。そして、この電子部品９０の端子部８にＩＣ回路部３の端子部８（Ｔ２）が既述のように近接して配置されるように、電子部品９０が搭載される面とは反対側の面にＩＣ回路部３を配置し、ベース基板５の内部領域を介してコンデンサ２２、２３とＩＣ回路部３とを接続するようにしても良い。この場合には、ベース基板５は、例えば水晶からなる基板５０を２枚積層して構成され、既述の導電線路６や接地電極５１はこれら基板５０、５０間に介設されることになる。
【００２３】
また、上記の例では、バリキャップダイオード１３、１４を２つ配置したが、１つでも良いし、また既述の図２０に示すようにこれらのバリキャップダイオード１３、１４のうちの一方にコンデンサ１２の働きを受け持たせるようにしても良い。
【実施例】
【００２４】
次に、上記のＶＣＯにおいて出力される出力周波数がコンデンサ２２、２３とトランジスタ２１のエミッタとの間のインダクタンス成分によってどのように影響を受けるか確認するために行ったシミュレーションについて説明する。  
先ず、図１２に示すように、既述の図１の回路を簡略化して、コンデンサ２２（Ｃ１）、２３（Ｃ２）の容量値を変化させた時の出力周波数についてシミュレーションを行った。その結果、図１３（ａ）〜（ｄ）に示すように、コンデンサ２２、２３の容量値が１．５ｐＦから０．１ｐＦに向かって小さくなる程、出力周波数が高域側にシフトしていき、コンデンサ２２、２３の容量値が各々０．１ｐＦの場合には発振周波数が１０ＧＨｚ程度まで高域化することが分かった。尚、図１３（ａ）〜（ｄ）の各々において、左側にスミスチャートを示しており、実線が点線で示した円よりも外側に伸びている領域において発振できる（出力できる）ことを表している。また、この図１３中右側に示したグラフは上記のスミスチャートに各々対応した特性図であり、０ｄＢ以上の領域で発振することを示している。以下の図１５においても同様である。
【００２５】
続いて、図１４に示すように、コンデンサ２２、２３間とトランジスタ２１のエミッタとの間にインダクタンス成分Ｌｐが介在している場合について、同様にシミュレーションを行った。その結果、図１５（ａ）〜（ｃ）に示すように、インダクタンス成分Ｌｐが大きくなる程、出力周波数の可変幅が小さくなっていくことが分かった。また、同図（ｄ）に示すように、出力周波数を例えば１０ＧＨｚ程度まで高域化させるためにコンデンサ２２、２３の容量値を各々０．２ｐＦまで小さくすると、同図（ｂ）と比較して更に出力周波数の可変幅が狭まることが分かった。従って、インダクタンス成分Ｌｐを小さく抑える程出力周波数の可変幅の劣化（低下）が抑えられ、その効果は出力周波数が高域側である程大きいことが分かった。
【００２６】
既述の図１１において、ベース基板５（基板５０、５０）を上下両側から挟むように、２つのコンデンサ２２、２３（９０、９０）及びＩＣ回路部３を当該ベース基板５の上方側及び下方側に夫々配置したが、これらコンデンサ２２、２３については、既述の図５及び図６に示すように、水晶からなる基板上に配置した状態でＩＣ回路部３に接続するようにしても良い。具体的には、図１６に示すように、水晶からなる基板３００上に櫛歯電極状のコンデンサ２２、２３をパターニングし、またこれらコンデンサ２２、２３間を接続する接続部７（１１５）、トランジスタ２１のベースに接続される接続部７（１１４）及び接地電極５１に接続される接続部７（１１７）を配置する。尚、図１６において、コンデンサ２２、２３及びＩＣ回路部３の内部のトランジスタ２１については模式的に示している。後述の図１７及び図１９においても同様である。
【００２７】
そして、例えばＬＴＣＣ（アルミナ、Ａｌ2Ｏ3）からなる共通基板２００に、トランジスタ２１の各端子部８（Ｔ１、Ｔ２、Ｔ３）と基板３００上の各接続部７（１１４、１１５、１１７）とを夫々接続するためのホール状の貫通孔２０１を例えば３つ形成する。また、図１８に示すように、これら貫通孔２０１の各々に例えば金属からなる導電体２０２を埋め込み、基板３００の各接続部７が各々の導電体２０２に対して例えば上方側から接触するように、共通基板２００の上面に対して当該基板３００におけるコンデンサ２２、２３及び各接続部７のパターニングされた面を当接させる。ＩＣ回路部３についても、当該ＩＣ回路部３の各端子部８が共通基板２００の各導電体２０２に下方側から接触するように、共通基板２００の下面に対してＩＣ回路部３における各端子部８が形成された面を当接させる。こうして既述の各例と同様に、コンデンサ２２、２３とＩＣ回路部３とが近接配置される。
【００２８】
ここで、図１７及び図１９は、基板３００におけるコンデンサ２２、２３と各接続部７とのパターニングされた面及びＩＣ回路部３における各端子部８の形成された面を夫々示している。尚、図１６〜図１９においては、既述のインダクタンス素子１１などの各電子部品を省略して示しており、このインダクタンス素子１１については、既述のように基板３００上に導電線路としてパターニングしても良いし、あるいは共通基板２００上に電子部品として配置しても良い。また、図１８では、貫通孔２０１内に埋め込まれる導電体２０２については模式的に示している。
【符号の説明】
【００２９】
１  共振部
２  帰還部
３  回路部
５  ベース基板
６  導電線路
７  接続部
８  端子部
２１  トランジスタ
２２、２３  コンデンサ
Ｔ２  端子部
【図１】
2011101343.tif 000003
【図２】
2011101343.tif 000004
【図３】
2011101343.tif 000005
【図４】
2011101343.tif 000006
【図５】
2011101343.tif 000007
【図６】
2011101343.tif 000008
【図７】
2011101343.tif 000009
【図８】
2011101343.tif 000010
【図９】
2011101343.tif 000011
【図１０】
2011101343.tif 000012
【図１１】
2011101343.tif 000013
【図１２】
2011101343.tif 000014
【図１３】
2011101343.tif 000015
【図１４】
2011101343.tif 000016
【図１５】
2011101343.tif 000017
【図１６】
2011101343.tif 000018
【図１７】
2011101343.tif 000019
【図１８】
2011101343.tif 000020
【図１９】
2011101343.tif 000021
【図２０】
2011101343.tif 000022
【図２１】
2011101343.tif 000023