(57)【要約】【課題】動作中の過電流を防止可能なチャージポンプ回路を提供する。【解決手段】制御部１０は、第１スイッチＳＷ１および第３スイッチＳＷ３をオンする第１状態φ１と、第２スイッチＳＷ２および第４スイッチＳＷ４をオンする第２状態φ２と、を交互に繰り返す。電圧検出部２０は、出力キャパシタＣＨの一端（ＯＵＴ端子）に生ずる出力電圧Ｖｏｕｔを所定の負のしきい値電圧Ｖｔと比較し、出力電圧Ｖｏｕｔがしきい値電圧Ｖｔより高いときにアサートされる異常検出信号Ｓ１を生成する。制御部１０は異常検出信号Ｓ１がアサートされると第１スイッチＳＷ１のオン抵抗ＲＳＷ１を通常よりも高くする。【選択図】図２
2011223829.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を受け、負の出力電圧を生成する負電圧チャージポンプ回路の制御回路であって、
フライングキャパシタの一端と入力端子の間に設けられた第１スイッチと、
前記フライングキャパシタの前記一端と接地端子の間に設けられた第２スイッチと、
前記フライングキャパシタの他端と接地端子の間に設けられた第３スイッチと、
前記フライングキャパシタの他端と出力キャパシタの一端の間に設けられた第４スイッチと、
前記第１スイッチおよび前記第３スイッチをオンする第１状態と、前記第２スイッチおよび前記第４スイッチをオンする第２状態と、を交互に繰り返す制御部と、
前記出力キャパシタの前記一端に生ずる前記出力電圧を所定の負のしきい値電圧と比較し、前記出力電圧が前記しきい値電圧より高いときにアサートされる異常検出信号を生成する電圧検出部と、
を備え、
前記制御部は、前記異常検出信号がアサートされると、前記第１スイッチのオン状態におけるオン抵抗を高くすることを特徴とする制御回路。
【請求項２】
前記第１スイッチは、第１のオン抵抗を有するメインスイッチと、前記第１のオン抵抗より高い第２のオン抵抗を有するサブスイッチを含み、
前記制御部は前記第１状態において、前記異常検出信号がアサートされるとき、前記サブスイッチのみをオンし、前記異常検出信号がネゲートされるとき、少なくとも前記メインスイッチをオンすることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記第１スイッチは、並列に設けられた複数のスイッチを含み、
前記制御部は、前記異常検出信号に応じて、前記第１状態においてオンさせるスイッチを切りかえることを特徴とする請求項１に記載の制御回路。
【請求項４】
前記第１スイッチはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、
前記制御部は、前記第１スイッチのゲート電圧を変化させることにより、そのオン抵抗を変化させることを特徴とする請求項１に記載の制御回路。
【請求項５】
前記電圧検出部は、
電流源と、
ドレインが前記電流源と接続され、ソースに前記出力電圧が印加され、ゲートの電位が固定されたＮチャンネルＭＯＳＦＥＴと、
を含み、前記ＮチャンネルＭＯＳＦＥＴのドレインに生ずる電圧に応じた信号を、前記異常検出信号として出力することを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項６】
前記ＮチャンネルＭＯＳＦＥＴのゲートには、接地電圧が印加されることを特徴とする請求項５に記載の制御回路。
【請求項７】
前記ＮチャンネルＭＯＳＦＥＴのゲートには、正または負の基準電圧が印加されることを特徴とする請求項５に記載の制御回路。
【請求項８】
前記電圧検出部は、
前記ＮチャンネルＭＯＳＦＥＴのソースと前記出力電圧の間に設けられた抵抗をさらに含むことを特徴とする請求項５から７のいずれかに記載の制御回路。
【請求項９】
前記電圧検出部は、
前記出力電圧を所定の基準電圧と比較するコンパレータを含み、前記コンパレータの出力信号を前記異常検出信号として出力することを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項１０】
前記電圧検出部は、
ソースが接地され、ゲートに前記出力電圧が印加されたＰチャンネルＭＯＳＦＥＴと、
前記ＰチャンネルＭＯＳＦＥＴのドレインと接続される電流源と、
を含み、前記ＰチャンネルＭＯＳＦＥＴのドレインに生ずる電圧に応じた信号を、前記異常検出信号として出力することを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項１１】
前記制御部は、前記異常検出信号がアサートされると、前記第２スイッチのオン状態におけるオン抵抗を高くすることを特徴とする請求項１から１０のいずれかに記載の制御回路。
【請求項１２】
フライングキャパシタと、
出力キャパシタと、
前記フライングキャパシタおよび前記出力キャパシタと接続される請求項１から１１のいずれかに記載の制御回路と、
を備えることを特徴とするチャージポンプ回路。
【請求項１３】
電池と、
前記電池の電圧を受け、負電圧を生成する請求項１２に記載のチャージポンプ回路と、
を備えることを特徴とする電子機器。
【請求項１４】
オーディオ信号を増幅するアンプと、
前記アンプの負の電源電圧を供給する請求項１２に記載のチャージポンプ回路と、
を備えることを特徴とするオーディオシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負電圧を生成するチャージポンプ回路に関し、特にその過電流保護に関する。
【背景技術】
【０００２】
あるレベルを有する直流電圧を、別のレベルの直流電圧に変換するために、チャージポンプ回路が利用される。チャージポンプ回路は、いくつかのキャパシタと、いくつかのスイッチで構成され、入力電圧によってあるキャパシタ（フライングキャパシタともいう）を充電し、フライングキャパシタに蓄えられたエネルギー（電荷）を別のキャパシタ（出力キャパシタともいう）に転送することにより、入力電圧を昇圧、降圧、もしくは極性反転した電圧を発生する。
【０００３】
図１は、負電圧を生成するチャージポンプ回路の構成を示す回路図である。チャージポンプ回路１００２は、フライングキャパシタＣＦ、出力キャパシタＣＨ、第１スイッチＳＷ１〜第４スイッチＳＷ４を備える。チャージポンプ回路１００２は、第１状態φ１と第２状態φ２を交互に繰り返すことにより、入力端子Ｐ１に入力された正の電圧Ｖｉｎの極性を反転して負の電圧Ｖｏｕｔを生成し、出力端子Ｐ２から出力する。
【０００４】
第１状態φ１において、第１スイッチＳＷ１、第３スイッチＳＷ３がオンし、残りのスイッチがオフする。この状態においてフライングキャパシタＣＦが入力電圧Ｖｉｎで充電される。続いて第２状態φ２において、第２スイッチＳＷ２、第４スイッチＳＷ４がオンし、残りのスイッチがオフする。この状態において、出力キャパシタＣＨが、負の電圧（−Ｖｉｎ）で充電される。第１状態φ１と第２状態φ２を交互に繰り返すことにより、出力キャパシタＣＨには負の出力電圧Ｖｏｕｔが発生する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−０２８７２６号公報
【特許文献２】特開２００１−１８６７５４号公報
【特許文献３】特開２００７−１７４７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このようなチャージポンプ回路１００２においては、起動直後に、電荷量ゼロのフライングキャパシタＣＦおよび出力キャパシタＣＨに非常に大きな突入電流（ラッシュカレント）が流れることが知られており、さまざまな対策がなされている。しかしながら、チャージポンプ回路１００２の出力電圧Ｖｏｕｔが安定した後に生じうるさまざまな回路異常に対しては、何らの対策もなされていないのが現状である。
【０００７】
たとえばチャージポンプ回路１００２の動作中に、フライングキャパシタＣＦの正側の一端（ＣＰ端子）が地絡したとする。この場合、第１状態φ１において、入力端子Ｐ１に接続される電源（たとえば電池）が第１スイッチＳＷ１を介して地絡することになるため、過電流が発生するおそれがある。
【０００８】
また出力キャパシタＣＨが接続される出力端子（ＯＵＴ端子）が地絡した場合には、第２状態φ２においてフライングキャパシタＣＦに蓄えられた電荷がすべて流出する。そのため、次に第１状態φ１に遷移したときに、入力端子Ｐ１からフライングキャパシタＣＦに過電流が流れてしまう。
【０００９】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、動作中の過電流を防止可能なチャージポンプ回路の提供にある。
【課題を解決するための手段】
【００１０】
本発明のある態様は、入力電圧を受け、負の出力電圧を生成する負電圧チャージポンプ回路の制御回路に関する。制御回路は、フライングキャパシタの一端と入力端子の間に設けられた第１スイッチと、フライングキャパシタの一端と接地端子の間に設けられた第２スイッチと、フライングキャパシタの他端と接地端子の間に設けられた第３スイッチと、フライングキャパシタの他端と出力キャパシタの一端の間に設けられた第４スイッチと、第１スイッチおよび第３スイッチをオンする第１状態と、第２スイッチおよび第４スイッチをオンする第２状態と、を交互に繰り返す制御部と、出力キャパシタの一端に生ずる出力電圧を所定の負のしきい値電圧と比較し、出力電圧がしきい値電圧より高いときにアサートされる異常検出信号を生成する電圧検出部と、を備える。制御部は、異常検出信号がアサートされると、第１スイッチのオン状態におけるオン抵抗を高くする。
【００１１】
フライングキャパシタの一端が地絡したり、出力キャパシタの一端が地絡したりする異常状態が発生すると、負電圧チャージポンプ回路の出力電圧は本来の電圧レベルより高くなる。そこで出力電圧を所定のしきい値電圧と比較することにより、異常状態を検出でき、異常状態において第１スイッチのインピーダンスを高くすることにより、過電流を防止し、回路を保護することができる。
【００１２】
第１スイッチは、第１のオン抵抗を有するメインスイッチと、第１のオン抵抗より高い第２のオン抵抗を有するサブスイッチを含んでもよい。制御部は第１状態において、異常検出信号がアサートされるときサブスイッチのみをオンし、異常検出信号がネゲートされるとき少なくともメインスイッチをオンしてもよい。
【００１３】
第１スイッチは、並列に設けられた複数のスイッチを含んでもよい。制御部は、異常検出信号に応じて、第１状態においてオンさせるスイッチを切りかえてもよい。
【００１４】
第１スイッチはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、制御部は、第１スイッチのゲート電圧を変化させることにより、そのオン抵抗を変化させてもよい。
【００１５】
電圧検出部は、電流源と、ドレインが電流源と接続され、ソースに出力電圧が印加され、ゲートの電位が固定されたＮチャンネルＭＯＳＦＥＴと、を含み、ＮチャンネルＭＯＳＦＥＴのドレインに生ずる電圧に応じた信号を、異常検出信号として出力してもよい。
この場合、ＮチャンネルＭＯＳＦＥＴのゲートソース間しきい値電圧を利用して、電圧比較を行うことができる。
【００１６】
ＮチャンネルＭＯＳＦＥＴのゲートには、接地電圧が印加されてもよい。この場合、回路を簡素化できる。
【００１７】
ＮチャンネルＭＯＳＦＥＴのゲートには、正または負の基準電圧が印加されてもよい。この場合、基準電圧のレベルに応じてしきい値電圧を調節できる。
【００１８】
電圧検出部は、ＮチャンネルＭＯＳＦＥＴのソースと出力電圧の間に設けられた抵抗をさらに含んでもよい。
【００１９】
電圧検出部は、出力電圧を所定の基準電圧と比較するコンパレータを含み、コンパレータの出力信号を異常検出信号として出力してもよい。この場合、正確な異常検出を行うことができる。
【００２０】
電圧検出部は、ソースが接地され、ゲートに出力電圧が印加されたＰチャンネルＭＯＳＦＥＴと、ＰチャンネルＭＯＳＦＥＴのドレインと接続される電流源と、を含み、ＰチャンネルＭＯＳＦＥＴのドレインに生ずる電圧に応じた信号を、異常検出信号として出力してもよい。
【００２１】
制御部は、異常検出信号がアサートされると、第２スイッチのオン状態におけるオン抵抗を高くしてもよい。第２スイッチのオン抵抗を制御することにより、フライングキャパシタの一端が天絡（電源端子と接続）した場合に過電流を防止できる。
【００２２】
本発明の別の態様は、チャージポンプ回路である。このチャージポンプ回路は、フライングキャパシタと、出力キャパシタと、フライングキャパシタおよび出力キャパシタと接続される上述のいずれかの制御回路と、を備える。
【００２３】
本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、電池の電圧を受け、負電圧を生成する上述のチャージポンプ回路と、を備える。
【００２４】
本発明のさらに別の態様は、オーディオシステムである。このオーディオシステムは、オーディオ信号を増幅するアンプと、アンプの負の電源電圧を供給する上述のチャージポンプ回路と、を備える。
【００２５】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２６】
本発明のある態様によれば、過電流を防止できる。
【図面の簡単な説明】
【００２７】
【図１】負電圧を生成するチャージポンプ回路の構成を示す回路図である。
【図２】実施の形態に係るチャージポンプ回路の構成を示す回路図である。
【図３】図３（ａ）〜（ｅ）は、電圧検出部の構成例を示す回路図である。
【図４】電圧検出部の入出力を示す図である。
【図５】図２のチャージポンプ回路の動作を示す波形図である。
【図６】チャージポンプ回路の負荷電流ＩＬと出力電圧Ｖｏｕｔの関係を示す図である。
【図７】図２のチャージポンプ回路を備えるオーディオシステムの構成を示すブロック図である。
【発明を実施するための形態】
【００２８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２９】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３０】
図２は、実施の形態に係るチャージポンプ回路２の構成を示す回路図である。チャージポンプ回路２は、入力端子Ｐ１に入力された入力電圧Ｖｉｎの極性を反転し、出力端子Ｐ２から負の出力電圧Ｖｏｕｔを出力する。チャージポンプ回路２は、たとえば電池駆動型の電子機器に搭載される。このような電子機器としては、ノート型ＰＣ、デジタルカメラ、デジタルビデオカメラ、オーディオプレイヤ、携帯電話端末などのうち、負電圧を必要とする回路ブロックを備えるものが例示されるが、特に限定されない。
【００３１】
チャージポンプ回路２は、フライングキャパシタＣＦ、出力キャパシタＣＨおよび制御回路１００を備える。
【００３２】
出力キャパシタＣＨは、その一端が出力端子Ｐ２と接続され、その他端が接地されている。制御回路１００は、入力端子ＩＮ（ＩＮ端子）、出力端子ＯＵＴ（ＯＵＴ端子）、２つのキャパシタ端子（ＣＰ端子、ＣＮ端子）および接地端子ＧＮＤ（ＧＮＤ端子）を備える。ＩＮ端子は入力端子Ｐ１と接続され、図示しない電源（たとえば電池やレギュレータ）からの入力電圧Ｖｉｎが印加される。ＣＰ端子はフライングキャパシタＣＦの一端と接続され、ＣＮ端子はフライングキャパシタＣＦの他端と接続される。ＯＵＴ端子は、出力端子Ｐ２および出力キャパシタＣＨの一端と接続される。ＧＮＤ端子は接地される。
【００３３】
制御回路１００は、第１スイッチＳＷ１〜第４スイッチＳＷ４、制御部１０、電圧検出部２０を備える。
第１スイッチＳＷ１は、フライングキャパシタＣＦの一端（ＣＰ端子）と入力端子ＩＮとの間に設けられる。第２スイッチＳＷ２は、フライングキャパシタＣＦの一端（ＣＰ端子）と接地端子（ＧＮＤ端子）の間に設けられる。第３スイッチＳＷ３は、フライングキャパシタＣＦの他端（ＣＮ端子）と接地端子（ＧＮＤ端子）の間に設けられる。第４スイッチＳＷ４は、フライングキャパシタＣＦの他端（ＣＮ端子）と出力キャパシタＣＨの一端（ＯＵＴ端子）の間に設けられる。
【００３４】
制御部１０は、第１スイッチＳＷ１〜第４スイッチＳＷ４の状態をクロック信号ＣＬＫと同期して制御する。具体的には、第１状態φ１と第２状態φ２を、クロック信号ＣＬＫと同期して交互に繰り返す。第１状態φ１において、第１スイッチＳＷ１および第３スイッチＳＷ３がオンし、残りのスイッチはオフする。第２状態φ２において、第２スイッチＳＷ２および第４スイッチＳＷ４がオンし、残りのスイッチがオフする。
【００３５】
第１状態φ１において、フライングキャパシタＣＦが入力電圧Ｖｉｎによって充電され、その両端間には、ΔＶ＝Ｖｉｎとなる電位差が発生する。続く第２状態φ２において、フライングキャパシタＣＦの一端（ＣＰ端子）が接地されると、その他端（ＣＮ端子）には負の電圧−ΔＶ＝−Ｖｉｎが発生する。出力キャパシタＣＨは、第４スイッチＳＷ４を介して負の電圧−Ｖｉｎで充電される。第１状態φ１と第２状態φ２を繰り返すことにより、出力端子Ｐ２に、負電圧が発生する。
【００３６】
電圧検出部２０は、出力キャパシタＣＨの一端（ＯＵＴ端子）に生ずる出力電圧Ｖｏｕｔを所定の負のしきい値電圧Ｖｔと比較する。電圧検出部２０は、出力電圧Ｖｏｕｔがしきい値電圧Ｖｔより高いときにアサートされる異常検出信号Ｓ１を生成する。アサートのレベルはハイレベルであってもよいし、ローレベルであってもよい。
【００３７】
図３（ａ）〜（ｅ）は、電圧検出部２０の構成例を示す回路図である。図３（ａ）の電圧検出部２０ａは、電流源２２、トランジスタＭ１０、レベルシフタ２４、インバータ２６を備える。
【００３８】
電流源２２は電流Ｉｏを生成する。トランジスタＭ１０は、ＮチャンネルＭＯＳＦＥＴであり、そのドレインは電流源２２と接続され、そのゲートは接地され、そのソースには監視対象の出力電圧Ｖｏｕｔが印加される。
【００３９】
電圧検出部２０ａは、トランジスタＭ１０のドレイン電圧Ｖｄに応じたレベルを有する異常検出信号Ｓ１を出力する。レベルシフタ２４は、ドレイン電圧Ｖｄのハイレベル電圧およびローレベル電圧を、それぞれ適切な電圧レベルへとシフトする。インバータ２６は、レベルシフトされた電圧Ｖｄ’を反転し、異常検出信号Ｓ１を生成する。
【００４０】
図４は、電圧検出部２０ａの入出力を示す図である。横軸は出力電圧Ｖｏｕｔを、縦軸は異常検出信号Ｓ１を示す。
【００４１】
トランジスタＭ１０のゲートソース間電圧Ｖｇｓが、トランジスタＭ１０のしきい値電圧Ｖｔｈより高いとき、つまり出力電圧Ｖｏｕｔが負のしきい値電圧Ｖｔ＝−Ｖｔｈより低いとき、トランジスタＭ１０がオンし、トランジスタＭ１０のドレインの電圧Ｖｄはローレベルをとる。したがってそれを反転した異常検出信号Ｓ１はハイレベル（ネゲート）をとる。
【００４２】
反対にトランジスタＭ１０のゲートソース間電圧Ｖｇｓが、しきい値電圧Ｖｔｈより低いとき、つまり出力電圧Ｖｏｕｔが負のしきい値電圧Ｖｔ＝−Ｖｔｈより高いとき、トランジスタＭ１０がオフし、トランジスタＭ１０のドレインの電圧Ｖｄはハイレベルをとる。したがってそれを反転した異常検出信号Ｓ１はローレベル（アサート）をとる。
【００４３】
このように、図３（ａ）の電圧検出部２０ａによれば、非常に簡易な構成で、負の出力電圧Ｖｏｕｔを負のしきい値電圧Ｖｔと比較し、比較結果を示す異常検出信号Ｓ１を生成することができる。
【００４４】
なお図３（ａ）の構成において、ドレイン電圧Ｖｄのハイレベル電圧ＶＨとローレベル電圧ＶＬが後段の回路に対して適切な電圧レベルを有する場合には、レベルシフタ２４を省略してもよい。また異常検出信号Ｓ１のアサートとネゲートのレベルを反転したい場合には、インバータ２６を省略してもよい。
【００４５】
図３（ｂ）〜（ｄ）には、変形例に係る電圧検出部２０ｂ〜２０ｄが示される。これらの変形例において、レベルシフタ２４、インバータ２６は省略している。図３（ｂ）の電圧検出部２０ｂは、図３（ａ）の電圧検出部２０ａに加えて、トランジスタＭ１０のソースとＯＵＴ端子の間に設けられた抵抗Ｒ１０を備える。
【００４６】
図３（ｃ）の電圧検出部２０ｃは、図３（ｂ）の電圧検出部２０ｂに加えて、正または負の基準電圧Ｖｒｅｆを生成する電圧源２３をさらに備える。トランジスタＭ１０のゲートには、基準電圧Ｖｒｅｆが印加される。この構成では、電圧検出部２０ｃのしきい値電圧Ｖｔが、（Ｖｔｈ＋Ｖｒｅｆ）となる。したがって基準電圧Ｖｒｅｆを調節することにより、しきい値電圧Ｖｔを調節できる。図３（ｂ）の構成から抵抗Ｒ１０を省略してもよい。
【００４７】
図３（ｄ）は、トランジスタＭ１０に代えてＰチャンネルＭＯＳＦＥＴのトランジスタＭ１２を用いた構成である。トランジスタＭ１２のソースは接地され、そのゲートには出力電圧Ｖｏｕｔが印加される。電流源２５は、トランジスタＭ１２のドレインと接続され、定電流Ｉｏを生成する。
【００４８】
この構成によれば、トランジスタＭ１２のゲートソース間しきい値電圧Ｖｔｈをしきい値電圧Ｖｔとして利用できる。なお、トランジスタＭ１２のソースには、接地電圧に代えて、正または負の基準電圧Ｖｒｅｆを印加してもよい。この場合、しきい値電圧Ｖｔは、（Ｖｒｅｆ＋Ｖｔｈ）で与えられるため、基準電圧Ｖｒｅｆに応じてしきい値電圧Ｖｔを決定することができる。
【００４９】
図３（ｅ）の電圧検出部２０ｅは、しきい値電圧Ｖｔを生成する電圧源２７と、出力電圧Ｖｏｕｔをしきい値電圧Ｖｔと比較するコンパレータ２８を含む。この構成によれば、回路面積は大きくなるが、正確な電圧比較が可能となる。
【００５０】
なお電圧検出部２０の構成は、図３（ａ）〜（ｅ）のそれには限定されない。
【００５１】
図２に戻る。第１スイッチＳＷ１のオン状態における抵抗値（オン抵抗）ＲＳＷ１は、少なくとも２値で切りかえ可能に構成される。第１の抵抗値は、回路が正常な状態において出力端子Ｐ２に接続される負荷に十分な負荷電流ＩＬを供給できる値に設定される。第２の抵抗値は、回路の異常状態において、負荷電流ＩＬを制限するために、第１抵抗値より高く設定される。
【００５２】
異常検出信号Ｓ１は、制御部１０へと入力される。制御部１０は、異常検出信号Ｓ１がアサートされると、第１スイッチＳＷ１のオン状態におけるオン抵抗ＲＳＷ１を高くする。
【００５３】
具体的には第１スイッチＳＷ１は、ＩＮ端子とＣＰ端子の間に並列に設けられたメインスイッチＳＷ１ａとサブスイッチＳＷ１ｂを含む。メインスイッチＳＷ１ａは、第１の抵抗値を提供するために用いられ、サブスイッチＳＷ１ｂは、第２の抵抗値を提供するために用いられる。サブスイッチＳＷ１ｂのオン抵抗Ｒｏｎ２は、メインスイッチＳＷ１ａのオン抵抗Ｒｏｎ１よりも高く設定される。
【００５４】
制御部１０は、第１状態φ１において、異常検出信号Ｓ１がアサートされるとき、つまり異常状態においてサブスイッチＳＷ１ｂのみをオンする。反対に異常検出信号Ｓ１がネゲートされるとき、つまり正常状態において、少なくともメインスイッチＳＷ１ａをオンする。正常な状態において、サブスイッチＳＷ１ｂをメインスイッチＳＷ１ａと同時にオンしてもよい。
【００５５】
以上がチャージポンプ回路２の構成である。続いてその動作を説明する。図５は、図２のチャージポンプ回路２の動作を示す波形図である。
制御回路１００に対してチャージポンプ回路２の起動が指示されると、制御回路１００は第１状態φ１と第２状態φ２を交互に繰り返しながら出力キャパシタＣＨを充電する。その結果、出力電圧Ｖｏｕｔは０Ｖから目標値−Ｖｉｎに向かって低下していく。この際に、制御回路１００は上では説明していない突入電流防止機能によって、突入電流を防止する（ｔ０〜ｔ１）。たとえば突入電流を防止するために、起動直後の起動期間Ｔｓは、第１スイッチＳＷ１のオン抵抗ＲＳＷ１が高く設定される。起動期間Ｔｓが終了すると、第１スイッチＳＷ１のオン抵抗ＲＳＷ１は通常の値に戻される。
【００５６】
出力電圧Ｖｏｕｔが目標値に達したのちには、第１状態φ１、第２状態φ２が交互に繰り返される（ｔ１〜ｔ２）。
【００５７】
時刻ｔ１にＣＰ端子が地絡したとする。そうすると、第１状態φ１においてフライングキャパシタＣＦに電荷を蓄えることができなくため、第２状態φ２において出力キャパシタＣＨに電荷を転送できなくなる。その結果、出力電圧Ｖｏｕｔは時間とともに上昇していく（ｔ２〜）。
【００５８】
このとき、図１に示すような従来のチャージポンプ回路では、毎サイクル、ＩＮ端子と接地されたＣＰ端子が第１スイッチＳＷ１を介して接続されるため、第１スイッチＳＷ１に過電流が流れるおそれがあった。
【００５９】
これに対して図２のチャージポンプ回路２では、出力電圧Ｖｏｕｔがしきい値電圧Ｖｔまで上昇すると、第１スイッチＳＷ１のオン抵抗を高くする（時刻ｔ３）。その結果、第１スイッチＳＷ１を介して流れる電流が制限され、過電流を防止することができる。
【００６０】
チャージポンプ回路２は、ＣＰ端子の地絡に加えて、ＯＵＴ端子（出力端子Ｐ２）の地絡時において発生しうる過電流も抑制できる。従来の回路では、すなわちＯＵＴ端子が地絡すると、第２状態φ２においてフライングキャパシタＣＦに蓄えられた電荷がすべて流出してゼロとなる。そのため、次に第１状態φ１に遷移したときに、制限をかけないと入力端子Ｐ１からフライングキャパシタＣＦに過電流が流れてしまう。
【００６１】
ＯＵＴ端子が地絡すると出力電圧Ｖｏｕｔが上昇して、しきい値電圧Ｖｔより高くなる。このとき図２のチャージポンプ回路２においては、異常検出信号Ｓ１がアサートされる。異常検出信号Ｓ１がアサートされると第１スイッチＳＷ１のオン抵抗ＲＳＷ１が高くなるため、フライングキャパシタＣＦに対する過電流を好適に抑制することができる。
【００６２】
以上がチャージポンプ回路２の動作および利点である。さらにチャージポンプ回路２は以下の利点を有する。図６は、チャージポンプ回路２の負荷電流ＩＬと出力電圧Ｖｏｕｔの関係を示す図である。チャージポンプ回路２では、負荷電流ＩＬが大きくなるに従い、出力電圧Ｖｏｕｔを目標値に保つことができなくなり、出力電圧Ｖｏｕｔが上昇する。図２のチャージポンプ回路２によれば、出力電圧Ｖｏｕｔがしきい値電圧Ｖｔを超えると、第１スイッチＳＷ１のオン抵抗ＲＳＷ１が高くなり入力電流が制限される。チャージポンプ回路２において、入力電流と負荷電流ＩＬは等しいため、入力電流を制限することにより、負荷電流ＩＬを制限することができる。
【００６３】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例を説明する。
【００６４】
実施の形態では、第１スイッチＳＷ１のオン抵抗ＲＳＷ１を制御する場合を説明したが、それに加えて第２スイッチＳＷ２のオン抵抗ＲＳＷ２を制御してもよい。具体的には第２スイッチＳＷ２を第１スイッチＳＷ１と同様に構成し、異常検出信号Ｓ１がアサートされると第２スイッチＳＷ２のオン抵抗ＲＳＷ２を高くしてもよい。この変形例によれば、ＣＮ端子が天絡（電源端子と接続）した場合にも、過電流を好適に防止できる。
【００６５】
実施の形態では、出力電圧Ｖｏｕｔの目標値が−Ｖｉｎであるチャージポンプ回路について説明したが、チャージポンプ回路２は出力電圧Ｖｏｕｔを所望の電圧レベルにレギュレートする機能を有していてもよい。具体的には、出力電圧Ｖｏｕｔを帰還し、それが目標値と一致するように、スイッチＳＷ１〜ＳＷ４のいずれかのオン抵抗やオン時間を制御してもよい。
【００６６】
実施の形態では、第１スイッチＳＷ１を複数のスイッチで構成する場合を説明したが、本発明はそれに限定されない。第１スイッチＳＷ１がＭＯＳＦＥＴで構成される場合には、そのゲート電圧を制御することにより、オン抵抗を切りかえることができる。したがって制御部１０は、異常検出信号Ｓ１がネゲートされた状態において、第１スイッチＳＷ１がフルオンするようにゲートソース間電圧を大きくし、異常検出信号Ｓ１がアサートされた状態において、オン抵抗が高くなるように第１スイッチＳＷ１のゲートソース間電圧を小さくしてもよい。
【００６７】
最後に、チャージポンプ回路２の好適なアプリケーションを説明する。図７は、図２のチャージポンプ回路２を備えるオーディオシステム３００の構成を示すブロック図である。
【００６８】
オーディオシステム３００は、ヘッドアンプやスピーカアンプ（これらは、メインアンプまたはパワーアンプとも総称される）３０２、反転型のチャージポンプ回路２、スピーカ３０６を備える。メインアンプ３０２はたとえば反転アンプであり、入力電圧Ｖｉｎを反転増幅し、出力電圧Ｖｏｕｔをスピーカ３０６へと供給する。メインアンプ３０２は、電池電圧Ｖｄｄを正の電源電圧として受ける。反転型チャージポンプ回路２は、電池電圧Ｖｄｄを反転し、メインアンプ３０２の負の電源電圧Ｖｓｓを生成する。実施の形態に係るチャージポンプ回路２は、このようなオーディオシステム３００に好適に利用できる。
【００６９】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７０】
ＣＦ…フライングキャパシタ、ＣＨ…出力キャパシタ、１００…制御回路、２…チャージポンプ回路、Ｐ１…入力端子、Ｐ２…出力端子、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ、１０…制御部、２０…電圧検出部、２２…電流源、Ｍ１０…トランジスタ、２４…レベルシフタ、２６…インバータ、Ｓ１…異常検出信号、ＳＷ１ａ…メインスイッチ、ＳＷ１ｂ…サブスイッチ。
【図１】
2011223829.tif 000003
【図２】
2011223829.tif 000004
【図３】
2011223829.tif 000005
【図４】
2011223829.tif 000006
【図５】
2011223829.tif 000007
【図６】
2011223829.tif 000008
【図７】
2011223829.tif 000009