(57)【要約】      （修正有）【課題】液晶表示装置において、製造工程中に残留する導電膜によって画素電極及びデータ配線が互いに短絡されることを防止して画素欠陥を減少させる。【解決手段】液晶表示装置は、絶縁基板と、絶縁基板の上に位置するゲート線と、ゲート線を覆っているゲート絶縁膜３０と、ゲート絶縁膜上に位置し、ドレーン電極とデータ線とを含むデータ配線と、データ配線を覆っている保護膜７０と、保護膜の上に位置してデータ配線と電気的に連結されている画素電極８０とを含み、ゲート絶縁膜は第１開口部を有し、保護膜は第２開口部と接触口７２とを含み、第２開口部は前記第１開口部を露出させ、第１開口部と前記第２開口部は画素の縁領域に位置し、接触口７２は前記ドレーン電極の一部分を露出させる。【選択図】図１４
2011237807.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
絶縁基板の上に位置するゲート線と、
前記ゲート線を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に位置し、ドレーン電極とデータ線とを含むデータ配線と、
前記データ配線を覆っている保護膜と、
前記保護膜の上に位置して前記データ配線と電気的に連結されている画素電極とを含み、
前記ゲート絶縁膜は第１開口部を有し、前記保護膜は第２開口部と接触口とを含み、
前記第２開口部は前記第１開口部を露出させ、
前記第１開口部と前記第２開口部は画素の縁領域に位置し、
前記接触口は前記ドレーン電極の一部分を露出させることを特徴とする液晶表示装置。
【請求項２】
整列パターンをさらに含み、
前記第２開口部の少なくとも一部分は前記データ線と前記整列パターンとの間に位置することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第２開口部の少なくとも一部分は前記ゲート線と前記画素電極との間に位置することを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記第１開口部と前記第２開口部は互いに重畳し、
前記第１開口部と前記第２開口部の重畳する部分は前記画素電極の少なくとも一部分と重畳することを特徴とする請求項１〜３のいずれかに記載の液晶表示装置。
【請求項５】
前記第１開口部と前記第２開口部は実質的に同一の面積を有することを特徴とする請求項１〜４のいずれかに記載の液晶表示装置。
【請求項６】
前記ゲート絶縁膜の上に位置する半導体パターンと、
前記半導体パターンの上に位置して、前記ドレーン電極と対向するソース電極を更に含むことを特徴とする請求項１〜５のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置用薄膜トランジスタ基板及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は現在最も広く使用されている平板表示装置のうちの１つであって、電極が形成されている２枚の基板とその間に挿入されている液晶層とからなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過される光の量を調節する表示装置である。
【０００３】
液晶表示装置のうちで現在主に使用されるものは、スイッチング素子として薄膜トランジスタを有しており、薄膜トランジスタが形成されている基板には互いに交差して行列形態の画素を定義する多数のゲート線とデータ線とが形成されており、それぞれの画素には画素電極が形成されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、液晶表示装置用基板の製作過程中に意図しなかった部分、特に画素電極と画素電極との間、画素電極とデータ線との間などに導電物質が残留する場合には画素の閉じた状態でも画素が常に明るく表示される画素欠陥が発生する。
【０００５】
また、液晶表示装置の駆動時、任意の画素電極はデータ線を通して伝達される画像信号が薄膜トランジスタを通して一回印加された後には次回の信号が印加されるまで浮遊（floating）状態になるが、データ線には他の行の画像信号が印加し続けられる。従って、データ線を通して伝達される画像信号の電圧が浮遊状態である任意の画素電極の電位を変動させ、これによって液晶表示装置には意図しなかった画像が現れるようになる。このような現象は画素電極とデータ線との配置関係から発生する結合静電容量（coupling capacitance）が大きいほど激しく発生する。
【０００６】
製造工程上、データ線と画素電極とは互いに異なる写真エッチング（photolithography）工程によって形成され、写真工程でマスク誤整列（mask misalign）が発生すると結合静電容量が変動する。特に、写真工程進行時に画面を多数のブロックに分割して露光する場合には各ブロックごとに誤整列の程度が異なるようになって各ブロックの間の明るさが異なるようになるステッチ（stitch）が発生する。このようなステッチ不良は液晶表示装置を列（column）反転駆動又は点（dot）反転駆動する場合にさらに激しくなる。
【０００７】
従って、本発明は前記問題点を解決するためのものであって、その目的は、製造工程中に残留する導電膜によって画素電極及びデータ配線が互いに短絡されることを防止して画素欠陥を減少させることにある。
【０００８】
また、本発明の他の目的は、液晶表示装置の製造工程中に発生する整列誤差を最少化することにある。
【課題を解決するための手段】
【０００９】
このような目的を達成するために、絶縁基板と、絶縁基板の上に位置するゲート線と、ゲート線を覆っているゲート絶縁膜と、ゲート絶縁膜上に位置し、ドレーン電極とデータ線とを含むデータ配線と、データ配線を覆っている保護膜と、保護膜の上に位置してデータ配線と電気的に連結されている画素電極とを含み、ゲート絶縁膜は第１開口部を有し、保護膜は第２開口部と接触口とを含み、第２開口部は第１開口部を露出させ、第１開口部と第２開口部は画素の縁領域に位置し、接触口はドレーン電極の一部分を露出させる。
【００１０】
ここで、整列パターンをさらに含み、第２開口部の少なくとも一部分はデータ線と整列パターンとの間に位置することが好ましい。
【００１１】
また、第２開口部の少なくとも一部分はゲート線と画素電極との間に位置することが好ましい。
【００１２】
さらに、第１開口部と第２開口部は互いに重畳し、第１開口部と第２開口部の重畳する部分は画素電極の少なくとも一部分と重畳することが好ましい。
【００１３】
第１開口部と第２開口部は実質的に同一の面積を有することが好ましい。
【００１４】
さらに、ゲート絶縁膜の上に位置する半導体パターンと、半導体パターンの上に位置して、ドレーン電極と対向するソース電極を更に含むことが好ましい。
【発明の効果】
【００１５】
以上のように、データ線と共に整列パターンを画素電極に隣接するように形成して製造工程の整列誤差を最小化することができ、分割露光時にもデータ線と画素電極との間で発生する結合静電容量を画面全体にわたって一定にすることができるのでステッチ不良を防止することができる。また、整列パターンを画素の縁に配置することによって漏洩される光を遮断することができ、画素電極とデータ線との間に開口部を形成することによって画素電極とデータ線とが短絡されることを防止することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図２】図２は、図１のII−II′線に沿って切断した薄膜トランジスタの断面図である。
【図３】図３は、図１のIII−III′線に沿って切断したゲートパッドの断面図である
【図４】図４は、図１のIV−IV′線に沿って切断したデータパッドの断面図である。
【図５】図５は、図１のＶ−Ｖ′線の断面図である。
【図６】図６は、本発明による液晶表示装置用薄膜トランジスタ基板の製造方法の第１実施例を工程順序によって示した断面図である。
【図７】図７は、本発明による液晶表示装置用薄膜トランジスタ基板の製造方法の第１実施例を工程順序によって示した断面図である。
【図８】図８は、本発明による液晶表示装置用薄膜トランジスタ基板の製造方法の第１実施例を工程順序によって示した断面図である。
【図９】図９は、本発明による液晶表示装置用薄膜トランジスタ基板の製造方法の第１実施例を工程順序によって示した断面図である。
【図１０】図１０は、本発明による液晶表示装置用薄膜トランジスタ基板の製造方法の第１実施例を工程順序によって示した断面図である。
【図１１】図１１は、本発明による液晶表示装置用薄膜トランジスタ基板の製造方法においてゲートパッドを露出させる段階における開口部を形成する製造方法を示した断面図である。
【図１２】図１２は、本発明による液晶表示装置用薄膜トランジスタ基板の製造方法においてゲートパッドを露出させる段階における開口部を形成する製造方法を示した断面図である。
【図１３】図１３は、本発明による液晶表示装置用薄膜トランジスタ基板の製造方法においてゲートパッドを露出させる段階における開口部を形成する製造方法を示した断面図である。
【図１４】図１４は、本発明による液晶表示装置用薄膜トランジスタ基板の製造方法においてゲートパッドを露出させる段階における開口部を形成する製造方法を示した断面図である。
【図１５】図１５は、本発明の第２実施例による二重のゲート線を有する液晶表示装置用薄膜トランジスタ基板の構造を示した配置図である。
【図１６】図１６は、図１５のXVI−XVI′線の断面図である。
【図１７】図１７は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図１８】図１８は、図１７のXVIII−XVIII′線に沿って切断した薄膜トランジスタの断面図である。
【図１９】図１９は、図１７のXIX−XIX′線の断面図である。
【図２０】図２０は、図１７のXX−XX′線に沿って切断したゲートパッド部の断面図である。
【図２１】図２１は、図１７のXXI−XXI′線に沿って切断したデータパッド部の断面図である。
【図２２】図２２は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図２３】図２３は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図２４】図２４は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図２５】図２５は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図２６】図２６は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図２７】図２７は、本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図２８】図２８は、本発明の第４実施例によるゲートパッド部を示した平面図及び断面図である。
【図２９】図２９は、本発明の第４実施例によるデータパッド部を示した平面図及び断面図である。
【図３０】図３０は、本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図３１】図３１は、本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図３２】図３２は、本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図３３】図３３は、本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図３４】図３４は、本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図３５】図３５は、図３４のXXXV−XXXV′線の断面図である。
【図３６】図３６は、本発明の第６実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図３７】図３７は、図３６のXXXVII−XXXVII′線の断面図である。
【図３８】図３８は、本発明の第７実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図３９】図３９は、図３８のXXXIX−XXXIX′の断面図である。
【図４０】図４０は、図３６のXXXVII−XXXVII′線の断面図を製造工程の順序によって示した図面である。
【図４１】図４１は、図３６のXXXVII−XXXVII′線の断面図を製造工程の順序によって示した図面である。
【図４２】図４２は、図３８のXXXIX−XXXIX′線の断面図を製造工程の順序によって示した図面である。
【図４３】図４３は、図３８のXXXIX−XXXIX′線の断面図を製造工程の順序によって示した図面である。
【図４４】図４４は、本発明の第８実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図４５】図４５は、図４４に示した薄膜トランジスタ基板のXLV−XLV′線の断面図である。
【図４６】図４６は、本発明の第９実施例による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図４７】図４７は、図４６に示した薄膜トランジスタ基板のXLVII−XLVII′線の断面図である。
【図４８】図４８は、本発明の第９実施例による液晶表示装置用薄膜トランジスタ基板のデータ線の断線を修理する方法を示した配置図である。
【図４９】図４９は、本発明の第９実施例による液晶表示装置用薄膜トランジスタ基板のデータ線及び共通電極の短絡を修理する方法を示した配置図である。
【図５０】図５０は、本発明の第８実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図５１】図５１は、本発明の第８実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図５２】図５２は、本発明の第８実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【図５３】図５３は、本発明の第８実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【発明を実施するための形態】
【００１７】
以下、添付図面に基づいて本発明の実施例による液晶表示装置用薄膜トランジスタ基板及びその製造方法を本発明が属する技術分野における通常の知識を有する者が容易に実施し得るように詳しく説明する。
【００１８】
図１は本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図２は図１のII−II′線に沿って切断した薄膜トランジスタの断面図であり、図３は図１のIII−III′線に沿って切断したゲートパッドの断面図であり、図４は図１のIV−IV′線に沿って切断したデータパッドの断面図であり、図５は図１のＶ−Ｖ′線の断面図であって、データ線及び画素電極の短絡を防止するために保護膜に開口部が形成されている構造である。
【００１９】
図１ないし図５に示されているように、透明絶縁基板１０の上に横方向に長くゲート線２２が形成されており、ゲート線２２からゲート電極２４が延長されており、ゲート線２２の端部にはゲート信号を印加するためのゲートパッド２６が形成されている。
【００２０】
ゲート配線２２、２４、２６をゲート絶縁膜３０が覆っており、ゲート電極２４の上部のゲート絶縁膜３０の上には半導体である非晶質珪素層４０がゲート電極２４を覆う形態で形成されている。また、ゲート絶縁膜３０の上にデータ線６２が縦方向に長く形成されており、データ線６２の端には画像信号の印加のためのデータパッド６４が形成されている。データ線６２から延長されたソース電極６５がゲート電極２４の一方の縁と重畳しており、ゲート電極２４を中心にしてソース電極６５の反対側にドレーン電極６６がゲート電極２４と重畳している。
【００２１】
非晶質珪素層４０とソース及びドレーン電極６５、６６が接触する面との間には接触抵抗特性を向上させるためのドーピングされた非晶質珪素層５５、５６が形成されている。
【００２２】
データ線６２と、データパッド６４と、ソース及びドレーン電極６５、６６などのデータ配線及び非晶質珪素層４０を保護膜７０が覆っている。保護膜７０にはドレーン電極６６及びデータパッド６４を露出させる接触口７２、７４がそれぞれ形成されており、ゲートパッド２６を露出させる接触口７６が保護膜７０及びゲート絶縁膜３０に形成されている。
【００２３】
データ線６２とゲート線２２とが交差して区画する画素内の保護膜７０の上にはＩＴＯのような透明物質からなる画素電極８０が形成され、接触口７２を通してドレーン電極６６と接触している。また、接触口７６、７４を通してゲートパッド２６及びデータパッド６４と接触する補助パッドパターン８６、８４が形成されている。
【００２４】
図１及び図５に示されているように、データ線６２又はゲート線２２と画素電極８０との間には保護膜７０の一部又は保護膜７０及びその下部の非晶質珪素層４０が除去された開口部７８が長く形成されている。
【００２５】
非晶質珪素物質膜４２１及びドーピングされた非晶質珪素物質膜４２２からなる残存物質４２がデータ線６２と画素電極８０との間に残っている場合には保護膜７０及び残存物質４２が同時に除去される形態に開口部７８が形成される。このように、データ線６２と接触している残存物質４２がデータ線６２と画素電極８０との間で切れているので、工程進行過程で保護膜７０に隙間７９が発生することによって画素電極８０と残存物質４２とが連結されても、画素電極８０とデータ線６２とが電気的に連結されない。
【００２６】
このような本発明の第１実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について図１ないし５及び図６ないし１０に基づいて説明する。
【００２７】
図６ないし図１０は液晶表示装置の製造方法の第１実施例を工程順序によって示した断面図であって、残留物質を除去するための開口部を保護膜エッチング工程時に形成する方法を示したものである。
【００２８】
図６に示されているように、透明な絶縁基板１０の上にゲート金属を蒸着しパターニングしてゲート線２２と、ゲートパッド２６と、ゲート電極２４とを形成した後、図７に示されているように、その上にゲート絶縁膜３０を形成し、非晶質珪素及びドーピングされた非晶質珪素を順に積層してからパターニングして非晶質珪素層４０及びドーピングされた非晶質珪素層５０を形成する。この過程で、意図しなかった部分に半導体物質４２１、４２２からなる残留導電膜４２が残る可能性もある。
【００２９】
次に、図８に示されているように、データ金属を蒸着しパターニングしてデータ線６２と、データパッド６４と、ソース電極６５及びドレーン電極６６とを形成した後、ソース及びドレーン電極６５、６６をマスクとしてドーピングされた非晶質珪素層５０の一部を除去して抵抗性接触層５５、５６を形成する。この過程でデータ金属の一部が意図しなかった位置に残留する可能性もある。
【００３０】
図９に示されているように、その上に保護膜７０を蒸着しエッチングすることにより、ドレーン電極６６を露出させる接触口７２、データパッド６４を露出させる接触口７４、ゲートパッド２６を露出させる接触口７６を形成する。この段階で、データ線６２の外側で半導体物質４２１、４２２などの残留物質４２と、ゲート絶縁膜３０と、保護膜７０とを同時にエッチングして長い開口部７８を形成する。この時、保護膜７０及び／又はゲート絶縁膜３０と残留物質４２とのエッチング選択比が小さかったり、残留物質４２のエッチング速度が速い条件下で乾式エッチングを実施し、エッチング気体及びエッチング時間を適切に調節して残留物質４２を十分に除去する。
【００３１】
その次、図１０に示されているように、ＩＴＯなどの透明導電物質を蒸着してからパターニングして接触口７２を通してドレーン電極６６と接触する画素電極８０を形成し、ゲートパッド２６及びデータパッド６４を保護するための補助パッドパターン８６、８４を接触口７６、７４を通してゲートパッド２６及びデータパッド６４とそれぞれ接触するように形成する。
【００３２】
次いで、半導体層を形成した後、ゲート絶縁膜をパターニングしてゲートパッドを露出させる段階で開口部を形成する方法について図１１ないし図１４に基づいて詳しく説明する。
【００３３】
前述の図６及び図７と同様に、透明な絶縁基板１０の上にゲート金属を蒸着しパターニングしてゲート線２２と、ゲートパッド２６と、ゲート電極２４とを形成した後、その上にゲート絶縁膜３０を形成し、非晶質珪素及びドーピングされた非晶質珪素を順に積層してからパターニングして非晶質珪素層４０及びドーピングされた非晶質珪素層５０を形成する。
【００３４】
次に、図１１に示されているように、ゲート絶縁膜３０をパターニングしてゲートパッド２６を露出させる接触口７６を形成する。この段階で、データ線６２が位置する部分と画素電極８０が位置する部分との間に縦方向に長い開口部７８を形成する。この時、非晶質珪素などの残留物質４２とゲート絶縁膜３０とのエッチング選択比が小さかったり残留物質のエッチング速度が速い条件下で開口部７８を形成しなければならない。
【００３５】
図１２に示されているように、データ金属を蒸着しパターニングしてデータ線６２と、データパッド６４と、ソース電極６５及びドレーン電極６６とを形成した後、ソース電極６５及びドレーン電極６６をマスクとして露出されているドーピングされた非晶質シリコン層５０をエッチングして抵抗性接触層５５、５６を完成する。
【００３６】
図１３に示されているように、その上に保護膜７０を蒸着し、ドレーン電極６６を露出させる接触口７２及びデータパッド６４及びゲートパッド２６を露出させる接触口７４、７６をそれぞれ形成する。
【００３７】
次に、図１４に示されているように、ＩＴＯのような透明導電物質を蒸着しパターニングして画素電極８０と、補助ゲートパッド８６及び補助データパッド８４とを形成する。この段階で、ＩＴＯ残留物質が画素の間を連結する形態で残る場合には追加エッチング工程を実施して連結部位を切る。
【００３８】
このように、第１実施例による製造方法では、画素電極８０とデータ線６２との間にわたって形成されている半導体残存物質４２をゲート絶縁膜３０又は保護膜７０と共に溝を掘るようにエッチングして除去することによって、残存物質４２によって画素電極８０とデータ線６２との間に発生した短絡不良部を断線させる。
【００３９】
勿論、画素電極８０を形成する段階で画素電極導電材料が残留する場合、追加写真エッチング工程を実施して開口部を形成することもできる。この場合、工程が追加されることとなるが、半導体残留物質及びデータ金属残留物質など全ての導電残留物質を完全に除去することができるという長所がある。
【００４０】
次いで、二重のゲート線を有する液晶表示装置用薄膜トランジスタ基板の構造について図面に基づいて詳しく説明する。
【００４１】
図１５は本発明の第２実施例による二重のゲート線を有する液晶表示装置に画素不良を除去するための開口部が適用された構造を示した配置図であり、図１６は図１５のXVI−XVI′線の断面図である。
【００４２】
図１５に示されているように、ゲート線２２、２８が二重化されており、ゲート線２２、２８を上下に連結する２つの連結部２７が画素電極８０の縁と重畳する形態で形成されていること以外は、図１ないし図５に示した構造と同一である。
【００４３】
図１５及び図１６に示されているように、データ線６２と画素電極８０又は連結部２７との間にそれぞれの開口部７７、７８が縦方向に長く形成されていることによって、データ線６２と画素電極８０との間、又は画素電極８０と隣接画素の画素電極８０との間に残る可能性がある残留物質４３が２つの部分４３１、４３２に分かれる。即ち、残留物質４３の中のデータ線６２と接触する部分４３１が画素電極８０と重畳或いは短絡されている部分４３２と互いに分離されていることによって、データ線６２に印加される表示信号が画素電極８０の電位を揺るがしたり、画素電極８０に直接流入しない。これによって、画素内又は画素間の点欠陥が除去され得る。
【００４４】
この時、図１６に示されているように、保護膜７０が除去された開口部７８又は保護膜７０及びゲート絶縁膜３０を同時に除去した開口部７７の構造が全ての画素に適用され得る。
【００４５】
次いで、画素電極がデータ配線の下部に位置する構造を有する第３及び第４実施例とその製造方法とを説明する。
【００４６】
図１７ないし図２１は本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の構造を示す。
【００４７】
図１７は本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図１８は図１７のXVIII−XVIII′線に沿って切断した薄膜トランジスタの断面図であり、図１９は図１７のXIX−XIX′線の断面図であり、図２０は図１７のXX−XX′線に沿って切断したゲートパッド部の断面図であり、図２１は図１７のXXI−XXI′線に沿って切断したデータパッド部の断面図である。
【００４８】
前述の実施例と同様に、基板１０の上にゲート線２２と、ゲート電極２４と、ゲートパッド２６などのゲート配線が形成されている。
【００４９】
ゲート配線をゲート絶縁膜３０が覆っており、ゲート絶縁膜３０には接触口３６が形成されていてゲートパッド２６の一部を露出させる。また、ゲート絶縁膜３０の上に前述の実施例と同様な形態で、半導体パターンである非晶質珪素層４０及び抵抗性接触層パターンであるドーピングされた非晶質珪素層５５、５６が形成されている。
【００５０】
前述のように、第３実施例では画素電極８０がゲート絶縁膜３０の上に形成されており、駆動回路部分と接触する補助パッドパターン８６、８４がゲートパッド２６の付近及びデータパッド６４が形成される付近に形成されている。
【００５１】
画素電極８０の外側に沿ってゲート絶縁膜３０が除去された開口部３８、３９が形成されていて、画素電極８０が形成される領域に半導体物質４２（図１９参照）が残存して隣接した画素電極８０が短絡される可能性を除去する。
【００５２】
前述の実施例と同様に、データ線６２と、ソース電極６５及びドレーン電極６６とが形成されている。この時、図１９に示されているように、データ線６２は開口部３８、３９を介して画素電極８０と離間して形成されている。
【００５３】
図２０に示されているように、ゲートパッドの付近には接触口３６を通してゲートパッド２６と接触し補助ゲートパッド８６とは直接接触する連結パターン６３がデータ配線と同一な物質から形成されており、連結パターン６３には補助ゲートパッド８６の中間部分が露出されるように開口部６７が形成されている。
【００５４】
また、データパッド部を示す図２１のように、データパッド６４が補助データパッド８４を覆っており、補助データパッド８４の中間部分が露出されるようにデータパッド６４の一部が除去された開口部６９が形成されている。
【００５５】
即ち、補助パッドパターン８６、８４を媒介としてゲートパッド２６及びデータパッド６４に外部信号が印加される。
【００５６】
データ線６２と、ソース電極６５及びドレーン電極６５と、連結パターン６３と、データパッド６４などを保護膜７０が覆っており、補助パッドパターン８６、８４の一部が露出されるように開口部７６、７４が形成されており、画素電極８０の上部の保護膜７０も除去されている。
【００５７】
前述したように、画素電極８０の縁に沿って開口部３８、３９が形成されているのでデータ線６２と画素電極８０又は２つの画素電極の間に半導体物質４２の残存による短絡が発生しない。
【００５８】
次いで、このような構造の液晶表示装置を製造する方法について図２２ないし図２７に基づいて説明する。
【００５９】
図２２ないし図２７は本発明の第３実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【００６０】
図２２に示されているように、基板１０の上にゲート線２２と、ゲート電極２４と、ゲートパッド２６などのゲート配線を形成する。
【００６１】
次に、図２３に示されているように、その上にゲート絶縁膜３０と、非晶質珪素膜と、ドーピングされた非晶質珪素膜とを連続して蒸着した後、非晶質珪素膜及びドーピングされた非晶質珪素膜をパターニングして半導体パターンである非晶質珪素層４０とオーミック（ohmic）接触層５０とを形成する。半導体パターンを形成する過程で意図しなかった部分、特にデータ線６２及び画素電極８０が形成される部分に半導体残留物質４２が残る可能性がある。
【００６２】
図２４に示されているように、ＩＴＯのような透明導電物質を全面に蒸着しパターニングして画素電極８０と、ゲートパッド部及びデータパッド部とに補助パッドパターン８６、８４をそれぞれ形成する。
【００６３】
図２５に示されているように、乾式エッチングでゲートパッド２６の上部のゲート絶縁膜３０を除去して接触口３６を形成する。この段階で、画素電極８０の外側に沿ってゲート絶縁膜３０及び残留物質４２を除去するために開口部３８、３９を形成する。この乾式エッチングの後、画素電極８０の形成段階で残ったＩＴＯ残留物質を除去するための湿式エッチングを追加に実施してＩＴＯ残留物質による画素電極８０の間の短絡が切れるようにする。
【００６４】
又は、ゲート絶縁膜３０を乾式エッチングして開口部３８、３９を形成する前段階で、ＩＴＯ画素電極８０に使用した同一マスクでＩＴＯ残留物質を乾式エッチングする。
【００６５】
結局、この段階でＩＴＯ残留物質及び半導体残留物質４２が同時に除去される。
【００６６】
図２６に示されているように、データ金属を蒸着しパターニングしてデータ線６２と、ソース電極６５及びドレーン電極６６と、ゲートパッド部の連結パターン６３と、データパッド部のデータパッド６４などを形成した後、ソース電極６５及びドレーン電極６５をマスクとしてドーピングされた非晶質珪素層５０の露出した部分をエッチングして抵抗性接触層５５、５６を形成する。この時、連結パターン６３は接触口３６を通してゲートパッド２６と接触する。
【００６７】
この時、補助パッドパターン８６、８４の中間部分が露出されるように連結パターン６３及びデータパッド６４の一部をエッチングして開口部６７、６９を形成する。
【００６８】
図２７に示されているように、保護膜７０を全面に蒸着しエッチングして、画素電極８０を露出させ、補助パッドパターン８６、８４が露出されるように接触口７６、７４を形成する。
【００６９】
本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板は本発明の第３実施例のゲート及びデータパッド部とは異なるパッド部構造を有する。
【００７０】
以下に、図２８及び図２９に基づいて第４実施例による構造を説明し、図３０ないし図３３に基づいて第４実施例の構造を実現する製造方法を説明する。
【００７１】
図２８は本発明の第４実施例による液晶表示装置用基板のゲートパッド部を示した平面図及び断面図であり、図２９は本発明の第４実施例による液晶表示装置用基板のデータパッド部を示した平面図及び断面図である。
【００７２】
図２８及び図２９に示されているように、基板１０の上にゲートパッド２６が形成されており、その上にはゲート絶縁膜３０が覆われており、ゲート絶縁膜３０にはゲートパッド２６を露出させる接触口３６が形成されている
データパッド部において、ゲート絶縁膜３０の上にはクロム（Ｃｒ）などから構成されるデータパッド６４が形成されている。このデータパッド６４と同一な物質から構成される連結パターン６３が接触口３６を通してゲートパッド２６と連結されるように形成されている。
【００７３】
データパッド６４及び連結パターン６３を保護膜７０が覆っており、保護膜７０には連結パターン６３及びデータパッド６４を露出させる形態で接触口７６、７４が形成されている。
【００７４】
クロムなどの金属は空気中に露出した状態であっても酸化しにくいため第３実施例のような補助パッドパターンが不必要になる。
【００７５】
このような構造の液晶表示装置の製造方法を図３０ないし図３３に基づいて説明する。
【００７６】
図３０ないし図３３は本発明の第４実施例による液晶表示装置用薄膜トランジスタ基板の製造方法を工程順序によって示した断面図である。
【００７７】
図３０に示されているように、ゲート線２２と、ゲート電極２４と、ゲートパッド２６とを形成した後、その上にゲート絶縁膜３０を蒸着する。
【００７８】
第３実施例と同一な方法で半導体パターン４０、５０と、ＩＴＯ画素電極８０と、開口部３８、３９とを形成する（図２３及び図２４参照）。この過程で、図３１に示されているように、ゲートパッド２６を露出させる接触口３６を形成する。
【００７９】
次に、図３２に示されているように、データ線６２と、ソース電極６５及びドレーン電極６６と、ゲートパッド部の連結パターン６３と、データパッド６４とを形成する。この時、連結パターン６３は接触口３６を通してゲートパッド２６と接触する。
【００８０】
図３３に示されているように、保護膜７０を蒸着し画素電極８０の上部の保護膜７０を除去する（図２５参照）。この段階で、連結パターン６３及びデータパッド６４を露出させる開口部７６、７４を形成する。
【００８１】
このように、ゲートパッド部及びデータパッド部以外は第３実施例と同一な構造及び製造方法で形成される。
【００８２】
前述の第１ないし第４実施例では残留する導電物質による画素欠陥を除去する場合のみについて説明した。次いで、画素欠陥と誤整列又はステッチ不良を同時に最少化することができる構造について詳しく説明する。
【００８３】
まず、図３４及び図３５に基づいてステッチ不良のみを除去する構造及び原理について考察する。
【００８４】
図３４は本発明の第５実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図３５は図３４のXXXV−XXXV′線の断面図である。
【００８５】
透明な絶縁基板１０の上に横方向にゲート線２２が形成されており、その上にゲート絶縁膜３０が積層されており、ゲート絶縁膜３０の上には縦方向にデータ線６２が形成されており、データ線６２の両側にデータ線６２と平行にデータ線６２と分離された整列パターン６８が形成されている。ここで、整列パターン６８はデータ線６２形成段階で共に形成されるのでデータ線６２との整列誤差が発生する恐れはない。また、ゲート絶縁膜３０の上には薄膜トランジスタを形成する非晶質珪素パターン４０が形成されており、非晶質珪素パターン４０の上にゲート線２４を中心にして両側に分離されている接触層５５、５６が形成されており、接触層５５、５６の上にはソース電極６５及びドレーン電極６６が形成されている。データ線６２と、整列パターン６８と、ソース電極６５と、ドレーン電極６６との上には保護膜７０が積層されており、保護膜７０の上には画素電極８０がデータ線６２と隣接しない整列パターン６８の一部と重畳するように形成されている。画素電極８０は保護膜７０に形成されている接触口７２を通してドレーン電極６６と連結されている。
【００８６】
これによって、画素電極８０とデータ線６２との間の静電容量Ｃ１は、大略画素電極８０と整列パターン６８との間の静電容量Ｃ２と、整列パターン６８とデータ線６２との間の静電容量Ｃ３とを直列連結した容量で示される。即ち、
Ｃ１＝ （Ｃ２×Ｃ３）／（Ｃ２＋Ｃ３）                           （１）
である。この時、整列パターン６８とデータ線６２との間の距離は３μｍから５μｍの範囲であるのに比べて整列パターン６８と画素電極８０との間の距離は０．２μｍ程度であり、整列パターン６８と画素電極８０とは一部が重畳しているので画素電極８０と整列パターン６８との間の静電容量 Ｃ２に比べて整列パターン６８とデータ線６２との間の静電容量 Ｃ３が非常に小さい。前記式（１）で、画素電極８０と整列パターン６８との間の静電容量 Ｃ２より整列パターン６８とデータ線６２との間の静電容量 Ｃ３の大きさが非常に小さい場合、画素電極８０とデータ線６２との間の結合静電容量 Ｃ１は、凡そ整列パターン６８とデータ線６２との間の静電容量 Ｃ３と同一であるということができる。結局、整列パターン６８とデータ線６２との間の静電容量 Ｃ３によって画素電極８０とデータ線６２との間の結合静電容量 Ｃ１が決定される。さらに、データ線６２と整列パターン６８との間には整列誤差が発生する恐れがないので基板１０の全面にわたってデータ線６２と画素電極８０との間の結合静電容量は一定になり、従って、ステッチ不良が発生しない。
【００８７】
図３６は本発明の第６実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図３７は図３６のXXXVII−XXXVII′線の断面図である。
【００８８】
第６実施例は第５実施例とほぼ同一の構造を有する。ただ、第１ないし第４実施例と類似してデータ線６２と整列パターン６８との間の保護膜７０及びゲート絶縁膜３０が除去されて基板１０を露出させる開口部７８が形成されている。
【００８９】
ここで、開口部７８はデータ線６２及び整列パターン６８をエッチングするために形成したものであって、開口部７８によってデータ線６２と整列パターン６８との間隔が決定されるので結合静電容量を一定にすることができることは勿論、データ線６２と整列パターン６８との間又はデータ線６２と画素電極８０との間に残留する導電物質が存在するのでデータ線６２と整列パターン６８又は画素電極８０が短絡されるのを除去するようにして画素不良を防止することができるようにする。
【００９０】
図３８は本発明の第７実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図３９は図３８のXXXIX−XXXIX′の断面図である。
【００９１】
第７実施例のゲート線２２と、ゲート絶縁膜３０と、非晶質珪素パターン４０と、接触層５５、５６と、データ線６２と、整列パターン６８と、ソース電極６５と、ドレーン電極６６とは第６実施例と同一な構造を有する。差異点は画素電極８０がゲート絶縁膜３０の上に形成されていてドレーン電極６６及び整列パターン６８と一部分が重畳して直接接触しており、画素電極８０の上に保護膜７０が積層されている。
【００９２】
これによって、整列パターン６８と画素電極８０との間には静電容量が発生しないのでデータ線６２と画素電極８０との間の静電容量はデータ線６２と整列パターン６８との間の静電容量と完全に同一になる。従って、ステッチ不良を完全に解消することができる。
【００９３】
次いで、図面に基づいて本発明の第６及び第７実施例による液晶表示装置用薄膜トランジスタ基板を製造する方法を説明する。
【００９４】
図４０及び図４１は、図３６のXXXVII−XXXVII′線の断面図を製造工程の順序によって示した図面である。
【００９５】
図４０に示されているように、基板の上にゲート導電材料を蒸着しパターニング（patterning）してゲート線２２を形成し、その上にゲート絶縁膜３０と、非晶質珪素層と、ドーピングされた非晶質珪素層とを順に蒸着した後、非晶質珪素層及びドーピングされた非晶質珪素層をパターニングして非晶質珪素パターン４０と両側に分離されない接触層とを形成する。次に、データ導電材料を蒸着しパターニングしてデータ線６２と、整列パターン６８と、ソース電極６５と、ドレーン電極６６とを形成し、ソース電極６５及びドレーン電極６６をマスクとして接触層５５、５６をエッチングして両側に分離する。
【００９６】
次いで、図４１に示されているように、保護膜７０を蒸着しパターニングしてドレーン電極６６を露出させる接触口７２と、データ線６２と整列パターン６８との互いに隣接した側面を露出させる開口部７８とを形成した後、ＩＴＯ（indium tin oxide）などの導電物質を蒸着しパターニングして画素電極８０を形成する。ここで、保護膜７０のパターニングは乾式エッチング方法によって進められる。
【００９７】
最後に、保護膜７０をマスクとして開口部７８を通して露出されているデータ線６２及び整列パターン６８をエッチングして除去する。この時、ゲート絶縁膜３０までエッチングすることもできる。
【００９８】
このような方法で薄膜トランジスタ基板を製造するとデータ線６２と整列パターン６８との間隔が開口部７８によって決定されるので、データ線６２と整列パターン６８との間隔を一定にすることが容易であり、データ線６２と整列パターン６８又は画素電極８０が短絡されることを防止して画素不良を除去することができる。
【００９９】
図４２及び図４３は図３８のXXXIX−XXXIX′線の断面図を製造工程の順序によって示した図面である。
【０１００】
第７実施例も、図４２に示されているように、ソース電極６５及びドレーン電極６６をマスクとして接触層５５、５６をエッチングして両側に分離する段階までは図４０に示した第６実施例と同一である。次いで、ゲート絶縁膜３０の上にＩＴＯなどの導電材料を蒸着しパターニングしてドレーン電極６６の一部及び整列パターン６８の一部とも重畳して接触するように画素電極８０を形成する。
【０１０１】
次に、図４３に示されているように、保護膜７０を蒸着しパターニングしてデータ線６２及び整列パターン６８の一部を露出させる開口部７８を形成する。
【０１０２】
最後に、開口部７８を通して露出されているデータ線６２及び整列パターン６８をエッチングして除去する。この時、データ線６２と整列パターン６８及び画素電極の間に残留する導電性残留物質も共に除去する。
【０１０３】
次いで、図４４及び図４５に基づいて本発明の第８実施例による液晶表示装置用薄膜トランジスタ基板の構造について詳しく説明する。
【０１０４】
図４４は本発明の第８実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図４５は図４４に示した薄膜トランジスタ基板のXLV−XLV′線の断面図である。
【０１０５】
まず、絶縁基板１０の上にアルミニウム（Ａｌ）又はアルミニウム合金（Ａｌ alloy）、モリブデン（Ｍｏ）又はモリブデン−タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）などの金属又は導電体からなるゲート配線が形成される。ゲート配線は横方向に二重に伸びている走査信号線又はゲート線２２と、ゲート線２２の一部である薄膜トランジスタのゲート電極２４と、二重のゲート線２２を連結するゲート線連結部２８とを含み、ゲート配線は、図示していないが、ゲート線の端に連結されていて外部からの走査信号の印加を受けてゲート線２２に伝達するゲートパッドを含むことができる。ゲート配線２２、２８は後述する画素電極８０と重畳して画素の電荷保存能力を向上させるための維持容量を有する維持畜電器をなし、維持容量が充分でない場合にはゲート配線２２、２４、２８と同一な層で後述する画素電極８０と重畳する維持容量用配線を別途に形成することもできる。
【０１０６】
ゲート配線２２、２４、２８は単一層から形成されることができるが、二重層又は三重層から形成されることもできる。二重層以上に形成する場合、１つの層は抵抗が小さな物質から形成し、他の層は他の物質との接触特性が良好な物質から形成するのが好ましく、Ｃｒ／Ａｌ（又はＡｌ合金）の二重層又はＡｌ／Ｍｏの二重層がその例である。
【０１０７】
ゲート配線２２、２４、２８の上には窒化珪素（ＳｉＮＸ）などからなるゲート絶縁膜３０が形成されてゲート配線２２、２４、２８を覆っている。
【０１０８】
ゲート絶縁膜３０の上には水素化非晶質珪素（hydrogenated amorphous silicon）などの半導体からなる半導体パターン４０、４８が形成されており、半導体パターン４０、４８の上には燐（Ｐ）などのｎ形不純物で高濃度にドーピングされている非晶質珪素などからなる抵抗性接触層（ohmic contact layer）パターン又は中間層パターン５５、５６、５８が形成されている。
【０１０９】
接触層パターン５５、５６、５８の上にはＭｏ又はＭｏＷ合金、Ｃｒ、Ａｌ又はＡｌ合金、Ｔａなどの導電物質からなるデータ配線と整列パターンとが形成されている。データ配線は縦方向に形成されているデータ線６２と、データ線６２の分枝である薄膜トランジスタのソース電極６５からなるデータ線部とを含み、また、データ線部６２、６５と分離されておりゲート電極２４又は薄膜トランジスタのチャンネル部Ｃに対してソース電極６５の反対側に位置する薄膜トランジスタのドレーン電極６６を含み、データ配線は、図示してはいないが、データ線６２の一端に連結されて外部からの画像信号の印加を受けるデータパッドをさらに含むことができる。整列パターン６８は接触層パターン５８の上部にデータ線６２と同一な方向に形成されている。
【０１１０】
データ配線６２、６５、６６及び整列パターン６８はゲート配線２２、２４、２８と同様に単一層から形成されることもできるが、二重層又は三重層から形成されることもできる。勿論、二重層以上に形成する場合、１つの層は抵抗が小さな物質から形成し、他の層は他の物質との接触特性が良好な物質から形成するのが好ましい。
【０１１１】
接触層パターン５５、５６はその下部の半導体パターン４０とその上部のデータ配線６２、６５、６６との接触抵抗を低下させる役割を果たし、データ配線６２、６５、６６と完全に同一な形態を有する。即ち、データ線部の中間層パターン５５はデータ線部６２、６５と同一であり、ドレーン電極用中間層パターン５６はドレーン電極６６と同一である。一方、整列パターン６８の下部には半導体パターン４８と接触層パターン５８とが形成されているが、一部は整列パターン６８の内側に形成されている。
【０１１２】
一方、半導体パターン４０は薄膜トランジスタのチャンネル部Ｃ以外はデータ配線６２、６５、６６及び接触層パターン５５、５６と同一な形態を有している。
【０１１３】
データ配線６２、６５、６６及びデータ配線で覆われない半導体パターン４０のチャンネル部Ｃの上には保護膜７０が形成されており、保護膜７０はドレーン電極６６を露出させる接触口７２を有しており、データ線６２の両側にはゲート絶縁膜３０と共にデータ線６２と整列パターン６８との間の基板１０を露出させる開口部７８を有している。ここで、データ線６２から遠く離れて位置した開口部７８の境界線は整列パターン６８の内側に形成されていてデータ線６２に隣接した整列パターン６８の境界線は開口部７８を通して露出されており、データ線６２に隣接した整列パターン６８の下部の半導体パターン４８及び接触層パターン５８は整列パターン６８の境界線の内側に形成されている。勿論、データ線６２に隣接した開口部７８の境界線もデータ線６８の内側に位置するように開口部７８が形成されることもでき、開口部７８の境界線がデータ線６２と整列パターン６８との間に位置するように開口部７８が形成されることもできる。ここで、保護膜７０はデータパッドを露出させる接触口を有することができ、ゲート絶縁膜３０と共にゲートパッドを露出させる接触口を有することもできる。また、保護膜７０は窒化珪素又はアクリル系などの有機絶縁物質からなることができる。
【０１１４】
保護膜７０の上には薄膜トランジスタから画像信号を受けて上板の電極と共に電気場を生成する画素電極８０が形成されている。画素電極８０はＩＴＯ（indium tin oxide）又はＩＺＯ（indium zinc oxide）などの透明な導電物質からなり、接触口７２を通してドレーン電極６６と物理的・電気的に連結されて画像信号の伝達を受ける。ここで、データ線６２に隣接した画素電極８０は開口部７８を通して露出された整列パターン６８の上部まで形成されている。勿論、画素電極８０を開口部７８まで至らないように保護膜７０の上部のみに形成することができ、整列パターン６８を過ぎて形成されることもできる。画素電極８０はゲート配線２２、２４、２８と重畳して維持容量を形成するが、維持容量が充分でない場合には維持配線を別途に形成して十分な維持容量を確保することもできる。一方、画素電極８０と同一な層には保護膜７０の接触口を通してゲートパッド及びデータパッドと連結される補助ゲートパッド及び補助データパッドを形成することができ、これらの適用如何は選択的である。
【０１１５】
ここでは画素電極８０の材料の例として透明なＩＴＯ又はＩＺＯをあげたが、反射型液晶表示装置の場合には不透明な導電物質を使用しても良い。
【０１１６】
このような本発明の構造では画素電極８０とデータ線６２との間の保護膜７０に隙間が形成されて導電物質が存在しても、画素電極８０とデータ線６２との間に開口部７８を形成するので、画素電極８０及びデータ線６２の短絡は発生しない。従って、残留する導電性物質によって画素が常に明るく表示される画素不良は発生しない。
【０１１７】
また、本発明では整列パターン６８を形成して画素電極８０の境界線が整列パターン６８に隣接するように形成することによって、製造工程時に整列誤差を最小化することができ、分割露光工程を利用した液晶表示装置の製造方法でもステッチを除去することができる。
【０１１８】
また、整列パターン６８を画素電極８０の縁に形成して、画素の縁から漏洩される光を遮断することができる。
【０１１９】
一方、整列パターン６８は修理用配線、即ち、ゲート線２２及びデータ線６２の断線／短絡又はデータ線６２及び上部基板の共通電極の短絡を修理するための配線として使用されることもできる。以下にこれについて図面に基づいて詳しく説明する。
【０１２０】
図４６は本発明の第９実施例による液晶表示装置用薄膜トランジスタ基板の配置図であり、図４７は図４６に示した薄膜トランジスタ基板のXLVII−XLVII′線の断面図である。
【０１２１】
図４６及び図４７に示されているように、大部分の構造は第８実施例と類似している。
【０１２２】
しかし、ゲート配線２２、２４、２８と同一な層に両端がデータ線６２を中心にして両側に形成されている整列パターン６８の両端と重畳している修理用配線２９が形成されており、画素電極８０は保護膜７０の上部のみに形成され整列パターン６８と画素電極８０とは互いに連結されていない。また、データ線６２とゲート線２２とが交差する部分には補助データ線６９、８９が形成されている。この時、データ線６２と同一な層に形成されている補助データ線６９はデータ線６２に直接連結されており、画素電極８０と同一な層に形成されている補助データ線８９は両端がデータ線６２と重畳している。これら補助データ線６９、８９は全てゲート線２２と交差する部分のデータ線６２が断線される場合にデータ線６２に伝達される信号を迂回させるために使用される。勿論、補助データ線８９を利用する場合にはデータ線６２と重畳する補助データ線８９の両端Ａ部分（●）をレーザーを利用してデータ線６２と連結させる。
【０１２３】
一方、Ｂ部分（＊）でゲート線２２及びデータ線６２の短絡が発生する場合には短絡されたＢ部分（＊）を中心にして両側のゲート線２２の中のゲート線連結部２８の間のＣ部分（・・・）を断線させる。
【０１２４】
本発明の実施例による構造では、画素電極８０と重畳して維持容量を形成するゲート線連結部２８が画素の中央に配置されているためゲート連結部２８がデータ線６２に隣接するように形成されている場合より画素電極８０を整列することが容易である。また、この場合にはゲート線２２及びデータ線６２の短絡が発生する可能性が非常に希薄であると共に、これら２２、６２の短絡を修理することが非常に容易である。
【０１２５】
次いで、データ線６２が断線される場合にこれを修理する方法について図面に基づいて詳しく説明する。
【０１２６】
図４８は本発明の第９実施例による液晶表示装置用薄膜トランジスタ基板のデータ線の断線を修理する方法を示した配置図である。
【０１２７】
図４８に示されているように、Ａ部分（＊）でデータ線６２が断線される場合にはＡ部分（＊）を中心にして両側のデータ線６２と修理用配線２９とが重畳するＢ部分（●）及び修理用配線２９と整列パターン６８の両端が重畳するＣ部分（●）をレーザーを利用して短絡させて、データ線６２を通して伝達される映像信号を修理用配線２９及び整列パターン６８を通して迂回させる。
【０１２８】
次いで、データ線６２と上部基板の共通電極（図示しない）とが短絡される場合にこれを修理する方法について図面に基づいて詳しく説明する。
【０１２９】
図４９は本発明の第９実施例による液晶表示装置用薄膜トランジスタ基板のデータ線及び共通電極の短絡を修理する方法を示した配置図である。
【０１３０】
図４９に示されているように、Ａ部分（＊）でデータ線６２と上部基板の共通電極（図示しない）とが短絡される場合にはＡ部分（＊）を中心にして両側のデータ線６２と修理用配線２９とが重畳するＢ部分（●）及び修理用配線２９と整列パターン６８の両端が重畳するＣ部分（●）をレーザーを利用して短絡させて、データ線６２を通して伝達される映像信号を修理用配線２９及び整列パターン６８を通して迂回させるようにする。また、Ａ部分（＊）とＢ部分（●）との間のＤ部分（・・・）のデータ線６２をそれぞれ断線させる。
【０１３１】
これによって、本発明の第８実施例による液晶表示装置用薄膜トランジスタ基板の製造方法について図５０ないし図５３と前述の図４４及び図４５に基づいて詳しく説明する。
【０１３２】
まず、図５０に示されているように、金属などの導電体層を積層しマスクを利用した写真エッチング工程でパターニングして、基板１０の上にゲート線２２とゲート電極２４とゲート線連結部２８とを含むゲート配線を形成する。ここで、修理用配線２９（図４８参照）を追加に形成することができ、ゲートパッドも共に形成される。
【０１３３】
その次、図５１に示されているように、ゲート絶縁膜３０と、半導体層４５と、中間層５０とを連続蒸着し、次いで、金属などの導電体層６０を蒸着した後、その上に感光膜を塗布し、部分的に異なる透過率を有するマスクを利用した写真工程で感光膜を露光し現像して部分的に異なる厚さを有する感光膜パターン１１２、１１４を形成する。この時、感光膜パターン１１２、１１４のうちの薄膜トランジスタのチャンネル部Ｃ、即ち、ソース電極６５とドレーン電極６６との間に位置した第１部分１１４はデータ配線６２、６５、６６及び整列パターン６８が形成される部分に位置した第２部分１１２より厚さが小さくなるようにし、他の部分の感光膜は全て除去する。
【０１３４】
このように、中間厚さを有する感光膜パターン１１２はマスクに露光器の解像度より小さいスリット（slit）又は格子形態のパターンを形成したり半透明膜を形成して光の照射量を調節して感光膜を露光及び現像すると可能である。他の方法は感光膜のリフロー（reflow）を利用することである。
【０１３５】
次いで、感光膜パターン１１２、１１４をエッチングマスクとして使用してその下部の膜、即ち、導電体層６０と、中間層５０と、半導体層４５とに対するエッチングを進める。この時、感光膜パターン１１２、１１４をエッチングマスクとして導電体層６０と中間層５０と半導体層４５とをエッチングすると、図５２に示されているような半導体パターン４０、４８を完成することができる。次いで、感光膜パターン１１２を除去し感光膜パターン１１４をエッチングマスクとして使用して導電体層６０及び中間層５０をエッチングすると、図５２に示されているようなデータ配線６２、６５、６６及び整列パターン６８を完成することができる。ここで、補助データ線６９も形成することができ、データパッドも形成する。ここで、半導体パターン４０、４８はデータ配線６２、６５、６６の外に出るように形成されることもある。
【０１３６】
このようにしてデータ配線６２、６５、６６と整列パターン６８とを形成した後、図５３に示されているような窒化珪素をＣＶＤ方法で蒸着したり有機絶縁物質をスピンコーティングして保護膜７０を形成する。次いで、マスクを利用して写真エッチング工程で保護膜７０をゲート絶縁膜３０と共にパターニングしてドレーン電極６６を露出させる接触口７２と、整列パターン６８とデータ線６２との間の基板１０を露出させる開口部７８とを形成する。この時、開口部７８では接触層パターン５８と、半導体パターン４８と、ゲート絶縁膜３０とが整列パターン６８の下部までエッチングされてアンダーカット（under cut） が発生するようにエッチングを進めるのが好ましい。この時、保護膜７０にゲートパッド及びデータパッドをそれぞれ露出させる接触口を形成することができる。
【０１３７】
最後に、図４４ないし図４５に示されているように、ＩＴＯ層を蒸着し、マスクを利用した写真エッチング工程で画素電極８０を形成する。この時、図４６に示されているような補助データ線８９を形成することができ、接触口を通してゲートパッド及びデータパッドとそれぞれ連結される補助ゲートパッド及び補助データパッドを形成することもできる。この時、データ線６２に隣接した画素電極８０の境界線はデータ線に隣接した整列パターン６８の境界線より遠く又は同一に離れて形成されるのが好ましく、前述したように、画素電極８０は整列パターン６８と連結されるように形成することもでき、保護膜７０の上部に整列パターン６８と一部のみが重畳するように形成することもできる。
【０１３８】
このような本発明の実施例による製造工程では、半導体パターン４０、４８及びデータ配線６２、６５、６６を形成する工程で整列パターン６８とデータ線６２との間に導電性物質が残留してもその後に保護膜７０に開口部７８を形成する工程があるので半導体パターン４２及びデータ配線６２、６５、６６と整列パターン６８及び半導体パターン４８の間の短絡は発生しない。また、画素電極８０の形成時にも保護膜７０に隙間があるのでＩＴＯがデータ線６２まで染み込んでも開口部７８で整列パターン６８の下部がアンダーカットに形成され画素電極８０とデータ線６２との間の短絡は発生しない。
【符号の説明】
【０１３９】
２２  ゲート線
２４  ゲート電極
２６  ゲートパッド
３０  ゲート絶縁膜
４０  非晶質珪素層
５５、５６  抵抗性接触層
６２  データ線
６４  データパッド
６５  ソース電極
６６  ドレーン電極
７０  保護膜
７２、７４、７６  接触口
７８  開口部
７９  隙間
８０  画素電極
８４、８６  補助パッドパターン
【図１】
2011237807.tif 000003
【図２】
2011237807.tif 000004
【図３】
2011237807.tif 000005
【図４】
2011237807.tif 000006
【図５】
2011237807.tif 000007
【図６】
2011237807.tif 000008
【図７】
2011237807.tif 000009
【図８】
2011237807.tif 000010
【図９】
2011237807.tif 000011
【図１０】
2011237807.tif 000012
【図１１】
2011237807.tif 000013
【図１２】
2011237807.tif 000014
【図１３】
2011237807.tif 000015
【図１４】
2011237807.tif 000016
【図１５】
2011237807.tif 000017
【図１６】
2011237807.tif 000018
【図１７】
2011237807.tif 000019
【図１８】
2011237807.tif 000020
【図１９】
2011237807.tif 000021
【図２０】
2011237807.tif 000022
【図２１】
2011237807.tif 000023
【図２２】
2011237807.tif 000024
【図２３】
2011237807.tif 000025
【図２４】
2011237807.tif 000026
【図２５】
2011237807.tif 000027
【図２６】
2011237807.tif 000028
【図２７】
2011237807.tif 000029
【図２８】
2011237807.tif 000030
【図２９】
2011237807.tif 000031
【図３０】
2011237807.tif 000032
【図３１】
2011237807.tif 000033
【図３２】
2011237807.tif 000034
【図３３】
2011237807.tif 000035
【図３４】
2011237807.tif 000036
【図３５】
2011237807.tif 000037
【図３６】
2011237807.tif 000038
【図３７】
2011237807.tif 000039
【図３８】
2011237807.tif 000040
【図３９】
2011237807.tif 000041
【図４０】
2011237807.tif 000042
【図４１】
2011237807.tif 000043
【図４２】
2011237807.tif 000044
【図４３】
2011237807.tif 000045
【図４４】
2011237807.tif 000046
【図４５】
2011237807.tif 000047
【図４６】
2011237807.tif 000048
【図４７】
2011237807.tif 000049
【図４８】
2011237807.tif 000050
【図４９】
2011237807.tif 000051
【図５０】
2011237807.tif 000052
【図５１】
2011237807.tif 000053
【図５２】
2011237807.tif 000054
【図５３】
2011237807.tif 000055