(57)【要約】【課題】適切なタイミングで同期整流モードとチョッパモードとを切り換えることができるＤＣ−ＤＣコンバータを提供する。【解決手段】ＤＣ−ＤＣコンバータは、入力電圧ライン１に接続されるハイサイドスイッチＱ１と、ハイサイドスイッチＱ１に直列に接続されたローサイドスイッチＱ２と、ハイサイドドライバ３と、ローサイドドライバ４と、を備え、ハイサイドスイッチＱ１とローサイドスイッチＱ２とが交互にオンオフする同期整流モードと、ローサイドスイッチＱ２がオフに維持されるチョッパモードとは、外部からローサイドドライバ４に供給される選択信号によって切り換えられる。【選択図】図１
2011142761.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧ラインに接続されるハイサイドスイッチと、
前記ハイサイドスイッチに直列に接続されたローサイドスイッチと、
前記ハイサイドスイッチを切り換えるハイサイドドライバと、
前記ローサイドスイッチを切り換えるローサイドドライバと、
を備え、
前記ハイサイドスイッチと前記ローサイドスイッチとが交互にオンオフする同期整流モードと、前記ローサイドスイッチがオフに維持されるチョッパモードとは、外部から前記ローサイドドライバに供給される選択信号によって切り換えられることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記チョッパモードから前記同期整流モードへの切り換え時、前記ハイサイドスイッチがオンになるタイミングまで前記チョッパモードが維持されることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記チョッパモードから切り換わった後の前記同期整流モードは、前記ハイサイドスイッチがオン、前記ローサイドスイッチがオフの状態から開始されることを特徴とする請求項１または２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記選択信号の入力ライン、前記ローサイドドライバ及び前記ハイサイドドライバに接続されたラッチ回路であって、前記チョッパモードから前記同期整流モードへの切り換え時、前記ハイサイドスイッチがオンになるタイミングまで、前記ローサイドドライバに入力される前記選択信号の切り換えを遅延させるラッチ回路をさらに備えたことを特徴とする請求項１〜３のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記選択信号と前記ハイサイドスイッチの駆動信号は、前記ローサイドドライバに入力され、
前記ローサイドドライバは、前記駆動信号が前記ハイサイドスイッチをオフにする信号であって、且つ前記選択信号が前記同期整流モードを選択する信号のときに、前記ローサイドスイッチをオンにすることを特徴とする請求項１〜４のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
スイッチング式の降圧型ＤＣ−ＤＣコンバータは、インダクタに流す電流をスイッチングし、コンデンサで平滑化して出力電圧として取り出す。同期整流方式の場合は、常時スイッチングを行うため、大電流時の効率は優れているが、小電流時におけるスイッチング損失が大きくなり効率が低下する。チョッパ方式の場合は、小電流時のスイッチング損失は少ないが、ローサイド素子をダイオードで構成するためダイオードによる電圧降下が大きく、大電流時の効率が悪い。
【０００３】
例えば特許文献１には、インダクタ電流を検出するセンス抵抗によって軽負荷であることが検出されると、ローサイドスイッチをオフにして同期整流を中止し、転流ダイオードを介してインダクタ電流を流すことが開示されている。すなわち、モード切り換えタイミングは、ＤＣ−ＤＣコンバータの内部信号に依存している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２８１７４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、適切なタイミングで同期整流モードとチョッパモードとを切り換えることができるＤＣ−ＤＣコンバータを提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、入力電圧ラインに接続されるハイサイドスイッチと、前記ハイサイドスイッチに直列に接続されたローサイドスイッチと、前記ハイサイドスイッチを切り換えるハイサイドドライバと、前記ローサイドスイッチを切り換えるローサイドドライバと、を備え、前記ハイサイドスイッチと前記ローサイドスイッチとが交互にオンオフする同期整流モードと、前記ローサイドスイッチがオフに維持されるチョッパモードとは、外部から前記ローサイドドライバに供給される選択信号によって切り換えられることを特徴とするＤＣ−ＤＣコンバータが提供される。
【発明の効果】
【０００７】
本発明によれば、適切なタイミングで同期整流モードとチョッパモードとを切り換えることができるＤＣ−ＤＣコンバータが提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係るＤＣ−ＤＣコンバータの回路図。
【図２】同実施形態に係るＤＣ−ＤＣコンバータの動作を説明するためのタイミングチャート。
【発明を実施するための形態】
【０００９】
以下、図面を参照し、本発明の実施形態について説明する。  
図１は、本発明の実施形態に係るＤＣ−ＤＣコンバータの回路図である。
【００１０】
このＤＣ−ＤＣコンバータは、入力電圧Ｖｉｎよりも低い出力電圧Ｖｏｕｔを出力する降圧型ＤＣ−ＤＣコンバータ（buck converter）である。
【００１１】
図１に示す各要素において、例えばインダクタＬ、フィードバック抵抗Ｒ１、Ｒ２、平滑コンデンサＣ１は外付け部品であり、それら以外の要素は、共通の半導体基板に形成され、１つのチップもしくはパッケージ化された半導体装置として構成される。
【００１２】
入力電圧Ｖｉｎが与えられる入力電圧ライン１とグランドとの間に、ハイサイドスイッチＱ１とローサイドスイッチＱ２とが直列に接続されている。ハイサイドスイッチＱ１は、例えばｐ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）であり、ローサイドスイッチＱ２は、例えばｎ型ＭＯＳＦＥＴである。なお、ハイサイドスイッチＱ１として、ｎ型ＭＯＳＦＥＴを用いてもよい。
【００１３】
ハイサイドスイッチＱ１のソースは入力電圧ライン１に接続され、ドレインはローサイドスイッチＱ２のドレインと接続されている。ローサイドスイッチＱ２のソースはグランドに接続されている。
【００１４】
ハイサイドスイッチＱ１のドレイン及びローサイドスイッチＱ２のドレインは、インダクタＬの一端と接続されている。図１において、ハイサイドスイッチＱ１とローサイドスイッチＱ２とインダクタＬとの接続ノードをＬｘとする。
【００１５】
インダクタＬの他端は出力端子もしくは出力電圧ライン２に接続され、出力電圧ライン２とグランドとの間に、平滑コンデンサＣ１が接続されている。インダクタＬと平滑コンデンサＣ１は、出力電圧Ｖｏｕｔを平滑化して安定化させるＬＣフィルタとして機能する。
【００１６】
インダクタＬの一端（もしくはノードＬｘ）と、グランドとの間には、ローサイドスイッチＱ２に対して並列にダイオードＤが接続されている。ダイオードＤは、グランドからインダクタＬの一端に向かう方向を順方向としている。
【００１７】
インダクタＬの他端（もしくは出力電圧ライン２）と、グランドとの間には、フィードバック抵抗Ｒ１とフィードバック抵抗Ｒ２が直列に接続されている。フィードバック抵抗Ｒ１とフィードバック抵抗Ｒ２との接続ノードをフィードバック端子ＦＢとする。
【００１８】
フィードバック端子ＦＢは、エラーアンプ６の反転入力端子に接続されている。エラーアンプ６の非反転入力端子は、基準電圧源５と接続されている。エラーアンプ６の出力端子は、コンパレータ７の非反転入力端子に接続されている。
【００１９】
エラーアンプ６の出力端子とグランドとの間には、抵抗Ｒ３とコンデンサＣ２が直列に接続されている。抵抗Ｒ３とコンデンサＣ２は、エラーアンプ６の出力を安定化させる位相補償回路を構成する。
【００２０】
コンパレータ７の反転入力端子には、三角波発生回路８が接続されている。コンパレータ７の出力端子は、ハイサイドドライバ３の入力端子に接続されている。ハイサイドドライバ３は、例えばＮＯＴ回路である。ハイサイドドライバ３の出力端子は、ハイサイドスイッチＱ１のゲートに接続され、ハイサイドドライバ３から供給されるローレベル信号またはハイレベル信号によって、ハイサイドスイッチＱ１のオンオフが切り換えられる。
【００２１】
コンパレータ７の出力端子は、ローサイドドライバ４の一方の入力端子に接続されている。ローサイドドライバ４は、例えばＮＯＲ回路である。ローサイドドライバ４の出力端子は、ローサイドスイッチＱ２のゲートに接続され、ローサイドドライバ４から供給されるハイレベル信号またはローレベル信号によって、ローサイドスイッチＱ２のオンオフが切り換えられる。
【００２２】
ローサイドドライバ４の他方の入力端子には、同期整流モードまたはチョッパモードを選択する選択信号がラッチ回路１２を介して入力する。ラッチ回路１２は、ＮＯＴ回路１１を介して選択信号の入力ライン２１と接続されている。また、ラッチ回路１２は、ＮＯＴ回路１５を介してローサイドドライバ４と接続されている。
【００２３】
例えば、ラッチ回路１２は、２つのＮＯＲ回路１３、１４を有する。ＮＯＲ回路１３の一方の入力端子は、ＮＯＴ回路１１の出力端子と接続されている。ＮＯＲ回路１３の他方の入力端子は、ＮＯＲ回路１４の出力端子と接続されている。
【００２４】
ＮＯＲ回路１３の出力端子は、ＮＯＴ回路１５の入力端子に接続されている。また、ＮＯＲ回路１３の出力端子は、ＮＯＲ回路１４の一方の入力端子と接続されている。ＮＯＲ回路１４の他方の入力端子は、コンパレータ７の出力端子と接続されている。
【００２５】
入力ライン２１には、このＤＣ−ＤＣコンバータの外部から選択信号ｓｅｌ１が与えられる。例えば、同期整流モードを選択するときには、選択信号ｓｅｌ１としてハイレベル信号が与えられ、チョッパモードを選択するときには選択信号ｓｅｌ１としてローレベル信号が与えられる。
【００２６】
同期整流モードでは、ハイサイドスイッチＱ１とローサイドスイッチＱ２とが交互にオンオフされる。ハイサイドスイッチＱ１がオンで、ローサイドスイッチＱ２がオフのときは、入力電圧ライン１からハイサイドスイッチＱ１及びインダクタＬを経由して出力電圧ライン２に電流が供給される。このとき、インダクタ電流は増加し、インダクタＬにエネルギーが蓄積される。
【００２７】
ハイサイドスイッチＱ１がオフに、ローサイドスイッチＱ２がオンになると、インダクタＬは蓄積したエネルギーを放出し、グランドからローサイドスイッチＱ２及びインダクタＬを経由して出力電圧ライン２に電流が供給される。
【００２８】
チョッパモードでは、ローサイドスイッチＱ２はオフに維持され、ハイサイドスイッチＱ１のみがオンオフされる。チョッパモードでハイサイドスイッチＱ１がオフになると、グランドからダイオードＤ及びインダクタＬを経由して出力電圧ライン２に電流が供給される。
【００２９】
また、本実施形態では、出力電圧Ｖｏｕｔを２個のフィードバック抵抗Ｒ１、Ｒ２により分割し、エラーアンプ６にて基準電圧源５がつくる基準電圧Ｖｒｅｆと比較して、その誤差分に基づいて、例えばＰＷＭ（Pulse Width Modulation）信号を生成し、ハイサイドスイッチＱ１、ローサイドスイッチＱ２のオンオフサイクルを制御する。このような出力電圧Ｖｏｕｔをフィードバックする負帰還制御により、設定した電圧を安定化させる。
【００３０】
具体的に、エラーアンプ６は、基準電圧Ｖｒｅｆと、出力電圧Ｖｏｕｔを抵抗Ｒ１、Ｒ２により分圧した電圧との電圧差を増幅し、誤差電圧Ｖｅｒｒとして出力する。
【００３１】
コンパレータ７は、三角波発生回路８の出力（三角波）と、エラーアンプ６の出力（誤差電圧Ｖｅｒｒ）とを比較する。三角波の電圧が誤差電圧Ｖｅｒｒより大きくなったときに、コンパレータ７の出力が反転する。すなわち、三角波発生回路８の出力の方が誤差電圧Ｖｅｒｒよりも大きいとき、コンパレータ７はローレベルを出力し、三角波発生回路８の出力の方が誤差電圧Ｖｅｒｒよりも小さいとき、コンパレータ７はハイレベルを出力する。したがって、コンパレータ７の出力は、誤差電圧Ｖｅｒｒの大きさに対応してデューティ比が変化するＰＷＭ信号となる。
【００３２】
コンパレータ７の出力は、例えばＮＯＴ回路であるハイサイドドライバ３に入力する。ハイサイドスイッチＱ１は、例えばｐ型ＭＯＳＦＥＴであるため、ハイサイドドライバ３の出力がローレベルのときハイサイドスイッチＱ１はオンになり、ハイサイドドライバ３の出力がハイレベルのときハイサイドスイッチＱ１はオフになる。
【００３３】
出力電圧Ｖｏｕｔが低いほどエラーアンプ６の出力は上昇し、ハイサイドスイッチＱ１のオンする期間が長くなり、出力電圧Ｖｏｕｔが上昇する。逆に、出力電圧Ｖｏｕｔが高いときは、ハイサイドスイッチＱ１のオフする期間が長くなり、出力電圧Ｖｏｕｔは降下する。
【００３４】
同期整流モードが選択されると、選択信号入力ライン２１にハイレベルの選択信号ｓｅｌ１が供給される。したがって、ＮＯＴ回路１１の出力はローレベルとなる。同期整流モードでは、ＮＯＲ回路１４はローレベルを出力し、ＮＯＲ回路１３の２つの入力は共にローレベルとなり、ＮＯＲ回路１３はハイレベルを出力する。
【００３５】
同期整流モードで、ハイサイドスイッチＱ１がオン、ローサイドスイッチＱ２がオフのとき、ラッチ回路１２の出力（ＮＯＲ回路１３の出力）ｓｅｌ２はハイレベルとなる。ハイサイドドライバ３はハイレベルの入力を受けてローレベルをハイサイドスイッチＱ１のゲートに出力し、ハイサイドスイッチＱ１をオンにする。ローサイドドライバ４の一方の入力端子には、ハイサイドドライバ３の入力と同じハイレベルが入力し、他方の入力端子には、ＮＯＴ回路１５を介して、ｓｅｌ２の反転信号であるローレベルが入力する。したがって、ローサイドドライバ４は、ローレベルをローサイドスイッチＱ２のゲートに出力し、ローサイドスイッチＱ２をオフにする。
【００３６】
同期整流モードで、ハイサイドスイッチＱ１がオフになると、ハイサイドドライバ３の入力はローレベルとなり、ローサイドドライバ４の２つの入力は共にローレベルとなる。したがって、ローサイドドライバ４はハイレベルをローサイドスイッチＱ２のゲートに出力し、ローサイドスイッチＱ２をオンにする。
【００３７】
チョッパモードが選択されると、選択信号入力ライン２１にローレベルの選択信号ｓｅｌ１が供給される。したがって、ＮＯＴ回路１１の出力はハイレベルとなり、ＮＯＲ回路１３の一方の入力は常にハイレベルとなる。このため、チョッパモード時、ＮＯＲ回路１３の出力ｓｅｌ２はローレベルに維持され、ローサイドドライバ４の一方の入力は常にハイレベルとなる。ローサイドドライバ４の他方の入力は、ハイサイドスイッチＱ１のオンオフに応じてハイレベルまたはローレベルとなるが、一方の入力が常にハイレベルであるため、ＮＯＲ回路であるローサイドドライバ４は、チョッパモード時、常にローレベルをローサイドスイッチＱ２のゲートに供給する。これにより、ローサイドスイッチＱ２は、チョッパモード時、オフに維持される。チョッパモード時、ハイサイドスイッチＱ１は、エラーアンプ６の出力（誤差電圧Ｖｅｒｒ）に基づいて、オンオフされる。
【００３８】
すなわち、同期整流モード時は、ｓｅｌ１及びｓｅｌ２はハイレベルとなり、これを反転したローレベルが、ＮＯＴ回路１５を介して、ローサイドドライバ４の一方の入力として与えられる。ハイサイドスイッチＱ１がオフのとき、ローサイドドライバ４の２つの入力が共にローレベルとなり、ローサイドドライバ４の出力はハイレベルとなり、ローサイドスイッチＱ２はオンになる。
【００３９】
チョッパモード時は、ｓｅｌ１及びｓｅｌ２はローレベルとなり、これを反転したハイレベルが、ＮＯＴ回路１５を介して、ローサイドドライバ４の一方の入力として与えられる。したがって、ハイサイドスイッチＱ１のオンオフに関係なく、ローサイドドライバ４の出力はローレベルとなり、ローサイドスイッチＱ２はオフが維持される。
【００４０】
本実施形態によれば、ＤＣ−ＤＣコンバータの内部信号ではなく、外部から任意のタイミングで与えることができる選択信号ｓｅｌ１によって、同期整流モードまたはチョッパモードを選択する。このため、負荷などに応じたモード選択の自由度が高く、効率の低下をより抑えた使い方が可能となる。
【００４１】
例えば、負荷電流が小さいときは、同期整流モード時よりもハイサイドスイッチＱ１のスイッチング周波数を低くしたチョッパモードを選択することで、効率の低下を抑制できる。
【００４２】
チョッパモードにおいて、負荷電流が小さく、ハイサイドスイッチＱ１がオフとなり、パルススキップ状態のとき、エラーアンプ６の出力は低くなっていて、コンパレータ７の出力はローレベルになっている。この状態で、同期整流モードに切り換わってローサイドスイッチＱ２がオンになると、出力電圧が急激に低下する場合がある。出力電圧の急激な低下が起こっても、エラーアンプ６の出力の位相補償回路（抵抗Ｒ３及びコンデンサＣ２）の時定数により、エラーアンプ６の出力上昇が遅れ、出力電圧の回復が遅れ、出力電圧が大きく低下する場合がある。
【００４３】
そこで、本実施形態では、チョッパモードから同期整流モードに切り換えるとき、図２のタイミングチャートを参照して以下に説明するように、ハイサイドスイッチＱ１がオンになるタイミングに合わせて同期整流モードを開始するようにする。すなわち、同期整流モードを選択するために選択信号ｓｅｌ１がハイレベルになっても、ハイサイドスイッチＱ１がオンになるまでは、ローサイドスイッチＱ２のオフは維持され、チョッパモードが維持される。
【００４４】
図２（ａ）は、ハイサイドスイッチＱ１の駆動信号（ハイサイドドライバ３の出力信号）ＶｇＱ１を表し、ハイサイドスイッチＱ１は、ＶｇＱ１がローレベルのときオンになり、ＶｇＱ１がハイレベルのときオフになる。
【００４５】
図２（ｂ）は、ローサイドスイッチＱ２の駆動信号（ローサイドドライバ４の出力信号）ＶｇＱ２を表し、ローサイドスイッチＱ２は、ＶｇＱ２がハイレベルのときオンになり、ＶｇＱ２がローレベルのときオフになる。
【００４６】
図２（ｃ）は、ノードＬｘの電位ＶＬｘを表す。図２（ｄ）は、選択信号入力ライン２１に与えられる選択信号ｓｅｌ１を表す。図２（ｅ）は、ラッチ回路１２の出力信号（ＮＯＲ回路１３の出力信号）を表す。
【００４７】
例えば、チョッパモードにおけるパルススキップ状態（ハイサイドスイッチＱ１がオフ）の時刻ｔ１で、ｓｅｌ１が、チョッパモードを選択するローレベルから、同期整流モードを選択するハイレベルに切り換わったとする。
【００４８】
ＮＯＲ回路１３の一方の入力端子には、ＮＯＴ回路１１を介してｓｅｌ１の反転信号であるローレベルが入力する。チョッパモード時、ＮＯＲ回路１３の出力はローレベルとなっており、ＮＯＲ回路１４の一方の入力端子にはローレベルが入力している。ハイサイドスイッチＱ１はオフであるため、ＮＯＲ回路１４の他方の入力端子にはローレベルが入力している。したがって、ＮＯＲ回路１４の２つの入力は共にローレベルであり、ＮＯＲ回路１４はハイレベルを出力し、このハイレベルはＮＯＲ回路１３の他方の入力となる。したがって、ＮＯＲ回路１３の出力すなわちｓｅｌ２は、ｓｅｌ１がハイレベルになったにもかかわらずローレベルに維持される。このため、ローサイドドライバ４の出力はローレベルが維持され、ローサイドスイッチＱ２のオフが維持される。
【００４９】
そして、例えば時刻ｔ２で、コンパレータ７の出力がハイレベルになってハイサイドスイッチＱ１がオンになると、コンパレータ７からＮＯＲ回路１４に入力する信号がハイレベルになる。これにより、ＮＯＲ回路１４の出力がローレベルになり、ＮＯＲ回路１３の２つの入力が共にローレベルになる。これにより、ＮＯＲ回路１３の出力すなわちｓｅｌ２はハイレベルとなり、ローサイドドライバ４の一方の入力がローレベルになる。
【００５０】
そして、ハイサイドスイッチＱ１がオフになれば、ローサイドドライバ４の他方の入力がローレベルになり、ローサイドドライバ４の２つの入力が共にローレベルになる。これにより、ローサイドドライバ４はハイレベルを出力し、ローサイドスイッチＱ２がオンになる。
【００５１】
チョッパモードが選択されてｓｅｌ１及びｓｅｌ２がローレベルに切り換わるまで、ローサイドドライバ４の一方の入力はローレベルに維持され、他方の入力はハイサイドスイッチＱ１のオンオフに応じて切り換わり、ハイサイドスイッチＱ１とローサイドスイッチＱ２とが交互にオンオフされる同期整流モードが続けられる。
【００５２】
すなわち、ｓｅｌ１が同期整流モードを選択するハイレベルに切り換わっても、ラッチ回路１２によってｓｅｌ２のハイレベルへの切り換わりが、ハイサイドスイッチＱ１がオンになるタイミングまで遅延される。
【００５３】
したがって、チョッパモードから切り換わった後の同期整流モードは、ハイサイドスイッチＱ１がオン、ローサイドスイッチＱ２がオフとなり、ノードＬｘの電位ＶＬｘが正電位の状態から開始する。このため、負荷電流の少ない状態で、チョッパモードから同期整流モードに切り換わるときに生じる出力電圧の降下を抑制できる。
【００５４】
出力電圧が設定値よりも低下し、エラーアンプ６の出力が上昇し、コンパレータ７の出力がハイレベルになると、ハイサイドスイッチＱ１はオンになる。すなわち、エラーアンプ６の出力が上昇した状態でチョッパモードから同期整流モードに切り換わるので、その切り換え時の出力電圧の下降分（変動）が少なくて済む。
【００５５】
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
【符号の説明】
【００５６】
３…ハイサイドドライバ、４…ローサイドドライバ、６…エラーアンプ、７…コンパレータ、１２…ラッチ回路、Ｑ１…ハイサイドスイッチ、Ｑ２…ローサイドスイッチ、Ｌ…インダクタ、Ｄ…ダイオード
【図１】
2011142761.tif 000003
【図２】
2011142761.tif 000004