(57)【要約】      （修正有）【課題】フリッカが低減された液晶表示装置及びフリッカ低減方法を提供する。【解決手段】色信号ＲＧＢを構成するビットのトグリングをトグリング検出器６１で検出し、トグリングされたビット数を加算器６２により計算する。第１比較器６３は計算結果とＲｅｆ１の比較結果を第１カウンタ６５に出力する。第１カウンタ６５は１ラインでのフリッカの個数をカウントし、第２比較器６６はカウント結果とＲｅｆ２の比較結果を第２カウンタ６７に出力する。第２カウンタ６７は１フレームでのフリッカの個数をカウントし、第３比較器６８はカウント結果とＲｅｆ３の比較結果をバックライトの制御信号Ｄｉｍとして出力する。以上のような構成により、１つのフレームで所定比率以上のフリッカが発生する時、バックライトの明るさを調節して、液晶表示装置で視覚的に感知されるフリッカを減少させる。【選択図】図３
2011053693.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を備える液晶パネルと、
前記液晶パネルに均一な明るさの平面光を提供するためのバックライトと、
ゲートクロック信号及び複数の制御信号を発生させ、前記液晶パネルに表示される色信号が階調値に応じてビットで表現される時、前記色信号の各ビットと前記ビットを遅延させて生成された遅延ビットを利用し、前記色信号の各ビットが反転しているか否かを判別し、全てのビットが反転された画素の数に応じて前記バックライトの明るさを調節するための制御信号を発生させるタイミング制御回路と、
前記ゲートクロック信号に応じて色信号に対応する複数の階調電圧を発生させるための階調電圧発生回路と、
前記ゲートクロック信号に応じて前記複数の画素を１ラインずつ順番にスキャンするためのゲート駆動回路と、
前記複数の制御信号に応じて前記複数の階調電圧から色信号に対応するデータ電圧を発生させ、前記ゲート駆動回路によるスキャンに合わせて前記データ電圧を前記液晶パネルに印加するためのソース駆動回路と、
を含み、同一階調値であり、互いに異なる極性の色信号は、互いに全てのビットが反転するように表現される液晶表示装置。
【請求項２】
前記タイミング制御回路は、
前記ゲートクロック信号及び前記複数の制御信号を発生させるための信号発生手段と、
前記２つの色信号の間で各ビットが反転しているか否かを判別し、前記２つの色信号の間で全てのビットが反転している画素の数に応じて前記制御信号を発生させるフリッカ低減手段と、
を含む、請求項１に記載の液晶表示装置。
【請求項３】
前記フリッカ低減手段は、
前記液晶パネルの画素ごとに前記２つの色信号の間で全てのビットが反転していることを検出するフリッカ感知部と、
前記フリッカ感知部によって検出された結果に応じ、１つのラインに含まれる画素のうち、前記２つの色信号の間で全てのビットが反転している画素の個数をカウントするための第１カウンタと、
前記第１カウンタでカウントされた結果を第１基準値と比較して、前記１つのラインに含まれる全ての画素について前記２つの色信号の間で全てのビットが反転していることを検出するための第１比較器と、
前記第１比較器によって検出された結果に応じ、前記２つの色信号の間で全てのビットが反転している画素しか含まないラインの本数をカウントするための第２カウンタと、
前記第２カウンタでカウントされた結果を第２基準値と比較して、前記カウントされた結果が前記第２基準値より大きいか、同一である場合、前記バックライトを暗くする制御信号を発生させるための第２比較器と、
を含む、請求項２に記載の液晶表示装置。
【請求項４】
前記フリッカ感知部は、
前記２つの色信号の間で対応するビットに対してＸＯＲ演算を実行して、前記２つの色信号の間で反転しているビットを検出するためのビット反転検出器と、
前記ビット反転検出器によるＸＯＲ演算の結果に応じて、前記２つの色信号ごとに反転しているビットの個数をカウントするための加算器と、
前記加算器によってカウントされたビットの個数を第３基準値と比較して、前記２つの色信号の間で全てのビットが反転していることを検出するための第３比較器と、
を含む、請求項３に記載の液晶表示装置。
【請求項５】
前記フリッカ低減手段は、前記バックライトを暗くする制御信号を発生させた後、新たなフレームについて前記第２カウンタでカウントされたラインの本数が前記第２基準値未満である時、前記バックライトを明るく調節するための制御信号を発生させる、請求項３に記載の液晶表示装置。
【請求項６】
前記フリッカ低減手段は、前記バックライトの明るさを２段階に調節できる、請求項５に記載の液晶表示装置。
【請求項７】
各画素に対する色信号を液晶表示装置に入力する段階と、
各画素について連続して入力され、階調値に応じてビットで表現された２つの隣接する色信号の間で各ビットが反転しているか否かを判別する段階と、
液晶パネルの１つのラインに含まれる画素のうち、前記２つの色信号の間で全てのビットが反転している画素の個数をカウントして第１カウント値として求める段階と、
前記第１カウント値に基づき、前記２つの色信号の間で全てのビットが反転している画素しか含まないラインの本数をカウントして第２カウント値として求める段階と、
前記第２カウント値に応じて前記液晶表示装置の明るさを調節する段階と、
を含み、同一階調値であり、互いに異なる極性の色信号は、互いに全てのビットが反転するように表現される液晶表示装置のフリッカ低減方法。
【請求項８】
前記２つの色信号の間で各ビットが反転しているか否かを判別する段階は、
前記２つの色信号の間で対応するビットに対してＸＯＲ演算を実行して、前記２つの色信号の間で反転しているビットを検出する段階と、
前記ＸＯＲ演算の結果に応じて、前記２つの色信号ごとに反転しているビットの個数をカウントして第３カウント値として求める段階と、
前記第３カウント値を第１基準値と比較して、前記２つの色信号の間で全てのビットが反転していることを検出する段階と、
を含む、請求項７に記載の液晶表示装置のフリッカ低減方法。
【請求項９】
前記第１カウント値を求める段階は、前記第３カウント値が前記第１基準値と同一である場合、前記第１カウント値を増加させる段階を含み、
前記第２カウント値を求める段階は、前記第１カウント値を第２基準値と比較する段階を含む、
請求項８に記載の液晶表示装置のフリッカ低減方法。
【請求項１０】
前記第２カウント値を求める段階は、前記第１カウント値が前記第２基準値と同一である場合、前記第２カウント値を増加させる段階を含む、請求項９に記載の液晶表示装置のフリッカ低減方法。
【請求項１１】
前記液晶表示装置の明るさを調節する段階は、
前記第２カウント値を第３基準値と比較する段階と、
前記第２カウント値が前記第３基準値より大きいか、同一である場合、バックライトを暗く調節して、視覚的に認識されるフリッカを低減させる段階と、
を含む、
請求項１０に記載の液晶表示装置のフリッカ低減方法。
【請求項１２】
前記液晶表示装置の明るさを調節する段階は、前記バックライトが暗く調節された後、前記第２カウント値が前記第３基準値未満であると、前記バックライトを明るく調節する段階を含む、請求項１１に記載の液晶表示装置のフリッカ低減方法。
【請求項１３】
前記バックライトの明るさは２段階で調節される、請求項１２に記載の液晶表示装置のフリッカ低減方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ：ＬＣＤ）に関し、さらには薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）をスイッチング素子として使用するアクティブマトリックス液晶表示装置の残像又はフリッカを低減できる装置及び方法に関する。
【背景技術】
【０００２】
アクティブマトリックスＬＣＤの駆動方式はマトリックス状に配列された各画素に非線形特性を有するアクティブ素子を付加して各画素をスイッチングすることであり、アクティブ素子としては、通常、薄膜トランジスタを使用する。
【０００３】
このようなＴＦＴＬＣＤの光学的な表示特性は、ＴＦＴ素子、液晶材料、配向膜材料、セル間隔、カラーフィルタ等の影響を受け、長時間使用することによって表示特性を低下させるフリッカ又は残像が現れることである。
【０００４】
このようなフリッカを低減する方法は、１９９３年１０月、Ｋｉｍｕｒａ等による米国特許第５，２５３，０９１号の“ＬＩＱＵＩＤ  ＣＲＹＳＴＡＬ  ＤＩＳＰＬＡＹ  ＨＡＶＩＮＧ  ＲＥＤＵＣＥＤ  ＦＬＩＣＫＥＲＳ”と、１９９５年７月、Ｓｕｚｕｋｉ等による米国特許第５，４３６，７４７号の“ＲＥＤＵＣＥＤ  ＦＬＩＣＫＥＲ  ＬＩＱＵＩＤ  ＣＲＹＳＴＡＬ  ＤＩＳＰＬＡＹ”に開示されている。
【０００５】
一般に、液晶表示装置は画素電極及びＴＦＴが形成されたＴＦＴ基板と、共通電極及びカラーフィルタが形成されたカラーフィルタと、その間に注入されている液晶物質とで構成される。
【０００６】
このような液晶表示装置では、カラーフィルタ基板に形成された共通電極とＴＦＴ基板に形成された画素電極に電圧を印加して２つの電極の間に電位差を与えて液晶分子を駆動させる。通常、２つの電極の間に印加される電界の方向を周期的に変える。
【０００７】
例えば、共通電極に加える共通電極電圧をＶｃｏｍにすると、ＴＦＴを通じて画素電極に印加される信号電圧は共通電極電圧Ｖｃｏｍに対して周期的に反転される。この時、共通電極電圧に対してプラスである電圧の実効値とマイナスである電圧の実効値が同一であると、残像もフリッカも発生しない。しかし、２つの電圧の実効値が異なると、２つの電極の間には直流成分を有する電界が印加され、この直流成分によって残像が発生する。即ち、同一の階調に対するプラス電圧とマイナス電圧のデータ電圧が共通電極電圧を中心にして対称に印加されないと、プラス電圧及びマイナス電圧各々に従って画素の明るさが異なり、このような明るさの差がフリッカとして現れる。又、２つの基板の間に直流成分の電圧が印加されて残像又は焼付き（ｉｍａｇｅ  ｓｔｉｃｋｉｎｇ）が生じる。最初は共通電極電圧が正確に調節されて直流成分がなくても、液晶表示装置を使用するに従ってパネルの薄膜トランジスタ又は配向膜又は保護膜に物理的な変化が生じるので、共通電極電圧が最適条件から外れて、フリッカが増加する。さらに、液晶表示装置の大型化と高輝度化に従って、目によって認識されるフリッカの量は増加する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、前述した問題点を解決するためのものであり、視覚的に認識されるフリッカの量を減少させ得る装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
複数の画素を備える液晶パネルと、
前記液晶パネルに均一な明るさの平面光を提供するためのバックライトと、
ゲートクロック信号及び複数の制御信号を発生させ、前記液晶パネルに表示される色信号が階調値に応じてビットで表現され時、前記色信号の各ビットと前記ビットを遅延させて生成された遅延ビットを利用し、前記色信号の各ビットが反転しているか否かを判別し、全てのビットが反転された画素の数に応じて前記バックライトの明るさを調節するための制御信号を発生させるタイミング制御回路と、
前記ゲートクロック信号に応じて色信号に対応する複数の階調電圧を発生させるための階調電圧発生回路と、
前記ゲートクロック信号に応じて前記複数の画素を１ラインずつ順番にスキャンするためのゲート駆動回路と、
前記複数の制御信号に応じて前記複数の階調電圧から色信号に対応するデータ電圧を発生させ、前記ゲート駆動回路によるスキャンに合わせて前記データ電圧を前記液晶パネルに印加するためのソース駆動回路と、
を含み、同一階調値であり、互いに異なる極性の色信号は、互いに全てのビットが反転するように表現される液晶表示装置を提供する。
【００１０】
また、このような液晶表示装置を駆動するための方法を提供する。
【発明の効果】
【００１１】
前述のような本発明によると、簡単な回路構成によって液晶表示装置で視覚的に感知されるフリッカの量を減少させ得る。
【図面の簡単な説明】
【００１２】
【図１】本発明による液晶表示装置の構成を示す構成図である。
【図２】図１に示すタイミング制御回路の構成を示す構成図である。
【図３】図２に示すフリッカ低減部の構成を示す回路図である。
【図４】本発明による液晶表示装置のフリッカ低減方法を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
【００１４】
本発明の液晶表示装置は、液晶パネルに表示される１つのフレーム全体のフリッカの量を感知し、感知されたフリッカの量に従って液晶パネルの明るさを調節する制御信号を発生するフリッカ低減部を備えるタイミング制御回路を含む。タイミング制御回路は１つのフレームで所定比率以上のフリッカが発生すると、バックライトの明るさが暗くなるように調節する制御信号を発生して、液晶表示装置において視覚的に感知されるフリッカの量を減少させる。
【００１５】
図１は本発明による液晶表示装置１００の構成を示す構成図である。図を参照すると、液晶表示装置１００は液晶パネル１０と、液晶パネル１０に連結されたゲート駆動回路２０と、ソース駆動回路３０と、フリッカ低減部６０を備えるタイミング制御回路４０と、階調電圧発生回路５０と、バックライト７０とを含む。
【００１６】
液晶パネル１０は、複数のゲートラインＧ０〜Ｇｎと、ゲートラインＧ０〜Ｇｎ各々に垂直に交差する複数のデータライＤ１〜Ｄｍで構成される。各々のゲートラインＧ０〜Ｇｎにはゲート駆動回路２０が連結され、各々のデータラインＤ１〜Ｄｍにはソース駆動回路３０が連結される。液晶パネル１０を通じて表示される画像は赤（ｒｅｄ：Ｒ）、緑（ｇｒｅｅｎ：Ｇ）、青（ｂｌｕｅ：Ｂ）、３種類のカラーフィルタの組合せによって得られ、液晶表示装置１００はこれらの組合せによってカラー画像だけでなく純粋な赤、緑、青の階調値を示す。バックライト７０は液晶パネル１０に連結され、液晶パネル１０に明るさが均一な平面光を提供する。階調電圧発生回路５０はソース駆動回路３０に連結され、液晶駆動電圧を発生するのに基準になる電圧Ｖｇｒａｙを発生する。ゲート駆動回路２０が液晶パネル１０の画素を１列ずつ順次にスキャンニングすると、ソース駆動回路３０は階調電圧発生回路５０から出力される基準電圧Ｖｇｒａｙに応じてタイミング制御回路４０を通じて入力される色信号ＲＧＢによる液晶駆動電圧を発生し、発生された液晶駆動電圧を毎スキャンニングごとに液晶パネル１０に印加する。
【００１７】
一方、タイミング制御回路４０は色信号ＲＧＢ、ライン区別信号Ｈ＿Ｓｙｎｃ、フレーム区別信号Ｖ＿Ｓｙｎｃ及びクロック信号ＭＣＬＫに応じてゲート駆動回路２０及びソース駆動回路３０で必要な制御信号を発生する。そして、タイミング制御回路４０はその内部に備えられたフリッカ低減部６０によって色信号ＲＧＢに含まれたフリッカを検出し、検出されたフリッカの量に従って液晶パネル１０の明るさを調節することによって、液晶パネル１０を通じて表示されるフリッカの量を視覚的に減少させる。
【００１８】
通常、フリッカに対する実際的な認識は個人差があり、又、個人の状態等によっても変化する。従って、表示技術分野ではフリッカを精神生理学的な方法によって測定することを論議している。例えば、フリッカに対する敏感性は年を取るほど減少し、疲労度に従って減少する。このように、フリッカは視覚的な感度に従って異なって感じられ、照度が高い時に容易に感知されるのに対して、照度が低くなるほど感知しにくい特徴がある。従って、本発明によるタイミング制御回路４０はこのような特徴を利用してフリッカが所定レベル以上発生する場合、画面の明るさを暗くしてフリッカが視覚的によく感知されないようにし、フリッカが所定レベル以下発生する場合、画面の明るさを元の状態に復元する。このような動作を実行するタイミング制御回路４０の構成は次のとおりである。
【００１９】
図２は図１に示すタイミング制御回路４０の構成を示す構成図である。図２を参照すると、タイミング制御回路４０の構成は設計方法により異なるが、入力処理部４１と、データ処理部４２と、クロック処理部４３と、信号処理部４４とで構成される。そして、信号処理部４４の内部にはフリッカの量に従って液晶パネル１０の明るさを調節するフリッカ低減部６０を含む。
【００２０】
データ処理部４２は色信号ＲＧＢのタイミングを調節し、クロック処理部４３はクロック信号ＭＣＬＫのタイミングを調節する。信号処理部４４は、グラフィックコントローラから入力されるライン区別信号Ｈ＿Ｓｙｎｃ及びフレーム区別信号Ｖ＿Ｓｙｎｃ、色信号ＲＧＢが出力される間だけにハイレベルを示すＤＥ信号、そして、クロック信号ＭＣＬＫに応じて、ゲート駆動回路２０とソース駆動回路３０で必要な制御信号（例えば、ＳＴＨ（ｓｔａｒｔ  ｈｏｒｉｚｏｎｔａｌ  ｓｉｇｎａｌ）、ＳＴＶ（ｓｔａｒｔ  ｖｅｒｔｉｃａｌ  ｓｉｇｎａｌ）、ロード信号（ｌｏａｄ  ｓｉｇｎａｌ：ＴＰ）、ゲートクロック信号（ｇａｔｅ  ｃｌｏｃｋ）、ゲートオンイネーブル信号（ＯＥ）等）を発生する。これら制御信号の内、ゲートクロック信号は階調電圧を発生するための階調電圧発生回路や、液晶パネルの画素を１列ずつ順次にスキャンニングするためのゲート駆動回路を制御している。入力処理部４１はグラフィックコントローラ（図示しない）から入力される可変的な信号を一定した信号に変換し、データ処理部４２と信号処理部４４での作業を容易にする。そして、タイミング制御回路４０に備えられたフリッカ低減部６０は液晶パネル１０に表示される１つのフレーム全体のフリッカの量を感知し、感知されたフリッカの量に従って液晶パネル１０の明るさを調節する制御信号Ｄｉｍをバックライト７０に供給する。バックライト７０にはディミング回路（ｄｉｍｍｉｎｇ  ｃｉｒｃｕｉｔ）（図示しない）が備えられ、タイミング制御回路４０から発生される制御信号Ｄｉｍに応じてバックライト７０の明るさを調節する。このようなバックライト７０のディミング回路は、１９９９年８月、Ｐｒａｉｓｗａｔｅｒによる米国特許第５，９３９，８３０号“ＭＥＴＨＯＤ  ＡＮＤ  ＡＰＰＡＲＡＴＵＳ  ＦＯＲ  ＤＩＭＭＩＮＧ  Ａ  ＬＡＭＰ  ＩＮ  Ａ  ＢＡＣＫＬＩＧＨＴ  ＯＦ  Ａ  ＬＩＱＵＩＤ  ＣＲＹＳＴＡＬ  ＤＩＳＰＬＡＹ”に開示されている。
【００２１】
図３は本発明の望ましい実施形態によるフリッカ低減部６０の構成を示す回路図である。図３を参照すると、本発明によるフリッカ低減部６０はトグリング検出器６１と、加算器６２及び第１比較器６３を備えるフリッカ感知部６４と、第１カウンタ６５と、第２比較器６６と、第２カウンタ６７と、第３比較器６８とを含む。第１乃至第３比較器６３，６６，６８に入力される第１乃至第３基準値Ｒｅｆ１〜Ｒｅｆ３は液晶表示装置１００の解像度及び液晶表示装置１００の駆動方法に従って異なるが、本発明では１２８０×１０２４の解像度を有するＳＸＧＡ（ｓｕｐｅｒ  ｅｘｔｅｎｄｅｄ  ｇｒａｐｈｉｃｓ  ａｒｒａｙｓ）と、奇数番目の画素と偶数番目の画素を同時に入力できるデュアルポート駆動を例にして説明する。  
【００２２】
フリッカ感知部６４に備えられたトグリング検出器６１は、入力される色信号ＲＧＢがフリッカされることを感知するために、色信号ＲＧＢを構成する各々のビットがトグリングされるかを検出する。このために、トグリング検出器６１は色信号ＲＧＢを各々のビット別Ｄ０〜Ｄ４７に区分して取り込み、入力されたビットＤ０〜Ｄ４７をディレイＤｅｌａｙ０〜Ｄｅｌａｙ４７を通じて所定時間遅延させた後、遅延されない元のビットＤ０〜Ｄ４７と所定時間遅延されたビット各々に対するＸＯＲ演算を実行する。入力されたビットがトグリングされる場合、ＸＯＲ演算結果は１になり、入力されたビットがトグリングされない場合、ＸＯＲ演算結果は０になる。このようなトグリング検出器６１のＸＯＲ演算結果は加算器６２に入力されて加算され、入力された色信号ＲＧＢのうち、トグリングされたビットの個数が計算される。加算器６２によって得られたトグリングされたビットの個数は第１比較器６３によって第１基準値Ｒｅｆ１と比較され、０又は１の値を有する比較結果が第１カウンタ６５に入力される。ここで、第１基準値Ｒｅｆ１は一度に入力されるデータのビットの個数を基準にする。例えば、８ビットで構成された色信号ＲＧＢが入力される場合、赤、緑、青の色信号ごとに各々８ビットのデータが要求されるので、１つの画素を示すのに要求されるビットの数は８×３＝２４である。近年、幅広く使用されるデュアルポート駆動の時は奇数番目の画素と偶数番目の画素が同時に入力されるので、一度に入力されるデータのビットの数は８×３×２＝４８である。
【００２３】
フリッカ感知部６４は入力されるデータを構成する各々のビットＤ０〜Ｄ４７に対してトグリングされるかを検出して、入力されるデータがフリッカされるかを感知する。なぜならば、フリッカはトグリングデータとして発生されるためである。又、フリッカ感知部６４は入力されるデータを構成する各々のビットＤ０〜Ｄ４７が全部トグリングされる場合、入力データがフリッカされることを意味する１を出力し、そうではない場合、０を出力する。
【００２４】
フリッカ感知部６４によって入力データがフリッカされるかが感知されると、１又は０の値を有する感知結果が第１カウンタ６５に入力される。第１カウンタ６５は１０ビットカウンタで構成されたトグリングされた画素格納庫として、感知結果の他にＡＮＤゲートを通じてリセット信号Ｒｅｓｅｔ及びライン区別信号Ｈ＿Ｓｙｎｃを取り込む。即ち、第１カウンタ６５はフリッカ感知部６４から伝送される感知結果に応じてフリッカが発生された入力データの個数を画素単位でカウントし、ライン区別信号Ｈ＿Ｓｙｎｃが入力されるとリセットされて、１つのラインで発生したフリッカの数を示す。このような動作によって、１つのライン内でフリッカが発生した画素の個数が分かる。
【００２５】
第１カウンタ６５によって１つのラインで発生したフリッカの個数がカウントされると、カウントされた結果（即ち、第１カウント値）は第２比較器６６によって第２基準値Ｒｅｆ２と比較される。ここで、第２基準値Ｒｅｆ２は１つのラインを構成する画素の個数を意味し、液晶表示装置１００が２つの画素に対応するデータが同時に入力されるデュアルポート駆動であり、ＳＸＧＡのように１２８０×１０２４の解像度を有する場合、第２基準値Ｒｅｆ２は６４０になる。第２比較器６６は第１カウンタ６５のカウント結果（即ち、第１カウント値）が第２基準値Ｒｅｆ２と同一であるかを判別して、カウント結果が第２基準値Ｒｅｆ２と同一であると１を出力し、同一ではないと０を出力する。即ち、第２比較器６６は前述した比較動作によってライン全体でフリッカが発生するかを検出する。      
【００２６】
第１カウンタ６５及び第２比較器６６によってライン全体でフリッカが発生するかが検出されると、１又は０の値を有する各ラインに対するフリッカ検出結果は第２カウンタ６７に入力される。第２カウンタ６７は１０ビットカウンタで構成されたトグリングされた画素格納庫として、フリッカが発生したラインの個数の他にリセット信号Ｒｅｓｅｔ及びフレーム区別信号Ｖ＿ＳｙｎｃをＡＮＤゲートを通じて取り込む。即ち、第２カウンタ６７は第２比較器６６から出力される各ラインに対するフリッカ検出結果をカウントし、フレーム区別信号Ｖ＿Ｓｙｎｃが入力されるとリセットされて、１つのフレームに対するフリッカ発生ラインの個数だけをカウントする。このような動作によって、１つのフレーム内でフリッカが発生したラインの個数が分かる。
【００２７】
第２カウンタ６７によって１つのフレームに対するフリッカ発生ラインの個数がカウントされると、カウントされた結果（即ち、第２カウント値）は第３比較器６８によって第３基準値Ｒｅｆ３と比較される。ここで、第３基準値Ｒｅｆ３は１つのフレームを構成するラインの個数に所定比率を掛け算した値として、１２８０×１０２４の解像度を有するＳＸＧＡの場合、第３基準値Ｒｅｆ３は１０２４の約９０％レベルに該当する値の９２１になる。これは１つのフレームを構成する画素の９０％以上でフリッカが発生する場合、バックライト７０の明るさを暗く調節して視覚的に認識されるフリッカの量を低減するためである。そのため、第３比較器６８は第２カウンタ６７のカウント結果（即ち、第２カウント値）を第３基準値Ｒｅｆ３と比較して、カウント結果が第３基準値Ｒｅｆ３より大きいか、同一である場合は、１の値を有する制御信号Ｄｉｍをバックライト７０に供給してバックライト７０の明るさを暗く調節し、小さい場合は、０の値を有する制御信号Ｄｉｍをバックライト７０に供給する。
【００２８】
このような動作を実行する本発明によるフリッカ低減部６０は、図に示すように別途のメモリは不要であり、カウンタ及び比較器のような簡単な回路構成であるので、少量の回路面積を必要とするのみであり、回路の単価も減少する。
【００２９】
前述のように、本発明によるタイミング制御回路４０は１つのフレームを構成する各々の画素に対してフリッカが発生するかを感知し、フリッカが所定レベル以上発生する場合、バックライト７０の明るさが暗くなるように調節する制御信号Ｄｉｍを発生する。これに対して、タイミング制御回路４０の制御によってバックライト７０の明るさが暗くなり、１つのフレームの間に発生したフリッカの量が所定レベル以下に減少されると、タイミング制御回路４０はバックライト７０の明るさを元のように明るくなるように調節する制御信号Ｄｉｍをバックライト７０に供給して、視覚的に感知されるフリッカの量を低減する。この時、バックライト７０に対する明るさ調節基準は基準値Ｒｅｆ１，Ｒｅｆ２，Ｒｅｆ３によって適切に調節される。基準値Ｒｅｆ１，Ｒｅｆ２，Ｒｅｆ３を適切に調節することによって、バックライト７０に対する明るさの段階も調節可能である。
【００３０】
図４は本発明の望ましい実施形態による液晶表示装置のフリッカ低減方法を示すフローチャートであり、図３に示すフリッカ低減部６０で実行される動作手順を示す。図４を参照すると、段階Ｓ１０では液晶表示装置の各画素に対応する色信号ＲＧＢが入力され、段階Ｓ１２では入力された色信号ＲＧＢを構成する各々のビットに対してトグリングされるかが判別される。続いて、段階Ｓ１４ではトグリングされたビットの個数がカウントされ、段階Ｓ１６ではカウントされたビットの個数が第１基準値Ｒｅｆ１と同一であるかが判別される。ここで、第１基準値Ｒｅｆ１は一度に入力される色信号ＲＧＢの全体ビットの個数を意味し、デュアルポート駆動方式であり、ＳＸＧＡのように１２８０×１０２４の解像度を有する液晶表示装置の場合、第１基準値Ｒｅｆ１は４８になる。
【００３１】
段階Ｓ１６の判別結果、カウントされたビットの個数が第１基準値Ｒｅｆ１と同一であると、手順は段階Ｓ１８に進行して第１カウント値を増加させ、カウントされたビットの個数が第１基準値Ｒｅｆ１と同一ではないと、手順は段階Ｓ１０に戻って前述のような手順を繰り返す。カウントされたビットの個数が第１基準値Ｒｅｆ１と同一であるということは入力された色信号ＲＧＢの全てのビットがトグリングされてフリッカが発生することを意味し、第１カウント値は１つのラインのうち、トグリングされた画素の個数（即ち、フリッカが発生した画素の個数）を意味する。
【００３２】
段階Ｓ２０では、第１カウント値が第２基準値Ｒｅｆ２と同一であるかを判別する。第２基準値Ｒｅｆ２は１つのラインを構成する画素の個数を意味し、デュアルポート駆動方式であり、ＳＸＧＡのように１２８０×１０２４の解像度を有する液晶表示装置の場合、第２基準値Ｒｅｆ２は６４０になる。段階Ｓ２０の判別結果、第１カウント値が第２基準値Ｒｅｆ２と同一であると、即ち、１つのライン全体でフリッカが発生すると、手順は段階Ｓ２２に進行して第２カウント値を増加さる。一方、第１カウント値が第２基準値Ｒｅｆ２と同一ではないと、即ち、１つのライン全体でフリッカが発生しないと、手順は段階Ｓ１０に戻って前述のような手順を繰り返す。第２カウント値は１つのフレームのうち、トグリングされたラインの個数（即ち、フリッカが発生したラインの個数）を意味する。
【００３３】
続いて、段階Ｓ２４では第２カウント値が第３基準値Ｒｅｆ３と同一であるかを判別する。第３基準値Ｒｅｆ３は１つのフレームを構成するラインの個数に所定比率（例えば、９０％）を掛け算した値を意味し、デュアルポート駆動方式であり、ＳＸＧＡのように１２８０×１０２４の解像度を有する液晶表示装置の場合、第３基準値Ｒｅｆ３は比率が９０％である時、約９２１になる。段階Ｓ２４の判別結果、第２カウント値が第３基準値Ｒｅｆ３と大きいか、同一である場合、即ち、１つのフレーム全体で所定比率（例えば、９０％）以上のフリッカが発生すると、手順は段階Ｓ２６に進行してバックライト７０の明るさが暗くなるように調節する制御信号Ｄｉｍを発生する。一方、第２カウント値が第３基準値Ｒｅｆ３より小さい場合、即ち、１つのフレーム全体で所定比率以下のフリッカが発生すると、手順は段階Ｓ１０に戻って前述のような手順を繰り返す。
【００３４】
図４では１つのフレーム全体で所定比率以上のフリッカが発生する時、バックライト７０の明るさが暗くなるように調節する制御信号Ｄｉｍの発生に対して示している。一方、バックライト７０の明るさが暗くなるように調節されている間、１つのフレーム全体でフリッカが所定比率以下になると、本発明によるタイミング制御回路４０はバックライト７０の明るさが明るくなるように調節する制御信号Ｄｉｍを発生してバックライト７０の明るさを調節する。前記方法において、バックライト７０の明るさを調節する明るさ調節基準は、基準値を調節することによって適切に変更可能である。バックライトの明るさの段階は１段階以上の調節が可能である。
【００３５】
本発明による回路の構成及び動作を説明したが、これは一例に過ぎない。本発明の思想から逸脱しない範囲で様々に変化及び変更できる。
【符号の説明】
【００３６】
１０  液晶パネル
２０  ゲート駆動回路
３０  ソース駆動回路
４０  タイミング制御回路
４１  入力処理部
４２  データ処理部
４３  クロック処理部
４４  信号処理部
５０  階調電圧発生回路
６０  フリッカ低減部
７０  バックライト
１００  液晶表示装置
【図１】
2011053693.tif 000003
【図２】
2011053693.tif 000004
【図３】
2011053693.tif 000005
【図４】
2011053693.tif 000006