(57)【要約】      （修正有）【課題】半選択状態になったデータの誤反転を抑制して信頼性の高い書き込み動作を行うことができる磁気記憶素子およびこれを用いた磁気記憶装置を提供する。【解決手段】磁化容易軸９１とそれに交差する磁化困難軸９２とを有する記録層３と、磁化容易軸９１の方向と交差する方向に磁界を形成するライト線ＷＴと、記録層３の配置位置において磁化困難軸９２の方向と交差する方向に磁界を形成するビット線ＢＬとを備え、記録層３は、ライト線ＷＴとビット線ＢＬとの間に挟まれるように配置されており、ライト線ＷＴおよびビット線ＢＬと記録層３とが積層された積層方向からみた記録層３の平面形状は、積層方向からみてライト線ＷＴが延びる方向に沿うライト線ＷＴの仮想の第１の中心線ＡＷに対して一方側に位置する一方の部分と他方側に位置する他方の部分とを有し、積層方向からみた一方の部分の面積Ｓ２が他方の部分の面積Ｓ１の１／３以下である。【選択図】図６
2011210830.tif 000002
【特許請求の範囲】
【請求項１】
外部磁界によって磁化方向を変化可能であり、磁化容易軸と前記磁化容易軸に交差する磁化困難軸とを有する記録層と、
前記記録層の配置位置において前記磁化容易軸の方向と交差する方向に磁界を形成するための第１導電層と、
前記１導電層と交差する方向に延び、かつ前記記録層の配置位置において前記磁化困難軸の方向と交差する方向に磁界を形成するための第２導電層とを備え、
前記記録層は、前記第１導電層と前記第２導電層との間に前記記録層の少なくとも一部が挟まれるように配置されており、前記第１および第２導電層と前記記録層とが積層された積層方向からみた前記記録層の平面形状は、前記積層方向からみて前記第１導電層が延びる方向に沿う前記第１導電層の仮想の第１の中心線に対して一方側に位置する一方の部分と他方側に位置する他方の部分とを有し、
前記積層方向からみた前記一方の部分の面積が前記他方の部分の面積の１／３以下である、磁気記憶素子。
【請求項２】
前記記録層は、前記第１導電層が形成する前記磁界のみが作用した場合に、磁化が飽和しないように構成されている、請求項１に記載の磁気記憶素子。
【請求項３】
前記磁化容易軸の方向に沿う前記平面形状の最大長さを有する仮想の第１の直線の第１の中点を通り、かつ前記磁化困難軸の方向に沿う前記平面形状の長さを有する仮想の第２の直線の第２の中点にある中心点は、前記積層方向からみて前記第１導電層と前記第２導電層との間に挟まれた領域に配置され、かつ前記積層方向からみて前記第１導電層の前記第１の中心線からずれて配置されている、請求項１または２に記載の磁気記憶素子。
【請求項４】
前記中心点は、前記積層方向からみて前記第２導電層が延びる方向に沿う前記第２導電層の仮想の第２の中心線上に配置されている、請求項３に記載の磁気記憶素子。
【請求項５】
前記第２の直線上に位置する前記平面形状の両端部を一方端および他方端としたときに、
前記積層方向からみた前記第１導電層の幅は、前記中心点と前記一方端との間の距離および前記中心点と前記他方端との間の距離の双方よりも大きく、かつ前記一方端と前記他方端との間の距離の２倍の距離よりも小さく、かつ
前記積層方向からみて前記第１導電層の前記第１の中心線は、前記中心点と前記一方端との第３の中点および前記中心点と前記他方端との第４の中点のいずれかを通る、請求項３または４に記載の磁気記憶素子。
【請求項６】
前記積層方向からみて前記平面形状が前記第１導電層の前記第１の中心線に対して非対称であり、かつ前記第２の導電層の前記第２の中心線に対して対称に配置されており、
前記第１の中点と前記中心点との直線領域は、前記積層方向からみて前記第１導電層と前記第２導電層との間に挟まれた領域に配置され、かつ前記積層方向からみて前記第１導電層の前記第１の中心線と交差しない位置に配置されている、請求項３〜５のいずれかに記載の磁気記憶素子。
【請求項７】
前記第１導電層の前記第１の中心線に対して前記中心点よりも前記第１の中点は離れて配置されている、請求項６に記載の磁気記憶素子。
【請求項８】
前記積層方向からみて前記第１導電層と前記第２導電層との間に前記平面形状の全てが挟まれている、請求項１〜７のいずれかに記載の磁気記憶素子。
【請求項９】
前記第１導電層を被覆し、かつ前記第１導電層より高い透磁率を有する材料により構成されている被覆層をさらに備えた、請求項１〜８のいずれかに記載の磁気記憶素子。
【請求項１０】
請求項１〜９のいずれかに記載の磁気記憶素子と、
前記磁気記憶素子を制御するための制御素子とを備えた、磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記憶素子および磁気記憶装置に関し、特に、トンネル磁気抵抗効果を有する磁気記憶素子およびこれを用いた磁気記憶装置に関するものである。
【背景技術】
【０００２】
磁気抵抗（ＭＲ：magnetoresistive）効果は、磁性体に磁界を加えることにより電気抵抗が変化する現象であり、磁界センサや磁気ヘッドなどに利用されている。特に、非常に大きな磁気抵抗効果を示す巨大磁気抵抗（ＧＭＲ：giant magnetoresistance）効果材料として、Ｆｅ／Ｃｒ、Ｃｏ／Ｃｕなどの人工格子膜などが非特許文献１、２で紹介されている。
【０００３】
また、強磁性層間の交換結合作用がなくなる程度に厚い非磁性金属層を持つ強磁性層／非磁性層／強磁性層／反強磁性層からなる積層構造を用いた磁気抵抗効果素子が提案されている。この素子では、強磁性層と反強磁性層とが交換結合されて、その強磁性層の磁気モーメントが固定され、他方の強磁性層のスピンのみが外部磁場で容易に反転できるようにされている。これが、いわゆるスピンバルブ膜として知られている素子である。この素子では、２つの強磁性層間の交換結合が弱いために小さな磁場でスピンが反転できる。このため、スピンバルブ膜は上記交換結合膜に比べて高感度の磁気抵抗素子を提供することができる。反強磁性体としては、ＦｅＭｎ、ＩｒＭｎ、ＰｔＭｎなどが用いられている。このスピンバルブ膜は、用いる際に膜面内方向に電流を流すが、上記のような特徴のために、高密度磁気記録用再生ヘッドに用いられている。
【０００４】
一方、膜面に対して垂直方向に電流を流す垂直磁気抵抗効果を利用すると、更に大きな磁気抵抗効果が得られることが、非特許文献３に示されている。
【０００５】
さらには、強磁性トンネル接合によるトンネル磁気抵抗（ＴＭＲ：tunneling magneto-resistive）効果も、非特許文献４に示されている。このトンネル磁気抵抗は、強磁性層／絶縁層／強磁性層からなる３層膜において、外部磁界によって２つの強磁性層のスピンを互いに平行あるいは反平行にすることにより、膜面垂直方向のトンネル電流の大きさが異なることを利用したものである。
【０００６】
近年では、ＧＭＲおよびＴＭＲ素子を、不揮発性磁気記憶半導体装置（ＭＲＡＭ：magnetic random access memory）に利用する研究が、たとえば非特許文献５〜７に示されている。
【０００７】
この場合、保磁力の異なる２つの強磁性層で非磁性金属層を挟んだ擬スピンバルブ素子や強磁性トンネル効果素子が検討されている。ＭＲＡＭへ利用する場合には、これらの素子をマトリックス状に配置し、別に設けた配線に電流を流して磁界を印加し、各素子を構成する２つの磁性層を互いに平行、反平行に制御することにより、"１"、"０"が記録される。読み出しはＧＭＲやＴＭＲ効果を利用して行なわれる。
【０００８】
ＭＲＡＭにおいては、ＧＭＲ効果に対しＴＭＲ効果を利用した方が低消費電力であるから、主としてＴＭＲ素子を用いることが検討されている。ＴＭＲ素子を利用したＭＲＡＭでは、室温でＭＲ変化率が２０％以上と大きく、かつトンネル接合における抵抗が大きいので、より大きな出力電圧が得られる。またＴＭＲ素子を利用したＭＲＡＭでは、読み出し時にスピン反転をする必要がなく、それだけ小さい電流で読み出しが可能である。このため、ＴＭＲ素子を利用したＭＲＡＭは、高速書き込み・読み出し可能な低消費電力型の不揮発性半導体記憶装置として期待されている。
【０００９】
ＭＲＡＭの書き込み動作においては、ＴＭＲ素子における強磁性層の磁気特性を制御することが望まれる。具体的には、非磁性層を挟む２つの強磁性層の相対的な磁化方向を、平行・反平行に制御する技術、および所望のセルにおける一方の磁性層を確実かつ効率的に磁化反転する技術が望まれる。非磁性層を挟む２つの強磁性層の相対的な磁化方向を、交差する２つの配線を用いて膜面内において均一に平行・反平行に制御する技術は、たとえば特許文献１、３、４および７に示されている。
【００１０】
またＭＲＡＭでは、高集積化のためにセルの微細化を実施した場合、磁性層の膜面方向の大きさに依存して反磁界により反転磁界が増大する。これにより書き込み時に大きな磁界が必要となり、消費電力も増大する。このため、特許文献２、５、６および７に示されるように強磁性層の形状を最適化し、磁化反転を容易にする技術が提案されている。
【００１１】
ＭＲＡＭにおける高集積化に伴って、磁気記憶素子の微細化を実施した場合、反磁界の影響により書込み時に更に大きな磁界が必要となるため、選択された磁気記憶素子の周辺に及ぼす磁界の影響が大きくなり、誤った磁化反転は顕著になる。これに対処すべく、パーマロイのように高透磁率の材料により被覆した配線を形成し、ＴＭＲ素子に磁界を集中させることが、例えば後掲する特許文献３で提案されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平１１−２７３３３７号公報
【特許文献２】特開２００２−２８０６３７号公報
【特許文献３】特開２０００−３５３７９１号公報
【特許文献４】米国特許第６，００５，８００号明細書
【特許文献５】特開２００４−２９６８５８号公報
【特許文献６】米国特許第６，５７０，７８３号明細書
【特許文献７】特開２００５−３１０９７１号公報
【非特許文献】
【００１３】
【非特許文献１】D. H. Mosca et al., "Oscillatory interlayer coupling and giant magnetoresistance in Co/Cu multilayers", Journal of Magnetism and Magnetic Materials 94 (1991) pp.L1-L5
【非特許文献２】S. S. P. Parkin et al., "Oscillatory Magnetic Exchange Coupling through Thin Copper Layers", Physical Review Letters, vol.66, No.16, 22 April 1991, pp.2152-2155
【非特許文献３】W. P. Pratt et al., "Perpendicular Giant Magnetoresistances of Ag/Co Multilayers", Physical Review Letters, vol.66, No.23, 10 June 1991, pp.3060-3063
【非特許文献４】T. Miyazaki et al., "Giant magnetic tunneling effect in Fe/Al2O3/Fe junction", Journal of Magnetism and Magnetic Materials 139 (1995), pp.L231-L234
【非特許文献５】S. Tehrani et al., "High density submicron magnetoresistive random access memory (invited)", Journal of Applied Physics, vol.85, No.8, 15 April 1999, pp.5822-5827
【非特許文献６】S. S. P. Parkin et al., "Exchange-biased magnetic tunnel junctions and application to nonvolatile magnetic random access memory (invited)", Journal of Applied Physics, vol.85, No.8, 15 April 1999, pp.5828-5833
【非特許文献７】ISSCC 2001 Dig of Tech. Papers, p.122
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ＭＲＡＭでは書き込み動作の際に、書き込みされる磁気記憶素子と同一のライト線上に配置された他の磁気記憶素子も半選択状態となる。この半選択状態では、書き込みされる磁気記憶素子と同一のライト線上に配置された他の磁気記憶素子にもライト線電流によって磁界が印加されている。
【００１５】
ＭＲＡＭでは磁気記憶素子の製造工程におけるフォトリソグラフィーおよびエッチングに起因して、行列状に配置された複数のＭＲＡＭメモリセル内の各々のメモリセルにおいて磁気記憶素子の記録層の形状にばらつきが発生する。このため、磁気記憶素子の記録層の形状によっては、記録層の磁化を飽和するための磁界が小さくなる。そのため、磁化を飽和するための磁界が小さい記録層では、ライト線電流によって半選択状態となった場合に、ライト線電流の磁界により磁化困難軸の方向に記録層の磁化が飽和する。記録層の磁化が飽和した後、ライト線電流が０になると、記録層の磁化は磁化容易軸に沿う両方向のいずれかになるが、それぞれの確率は理想的には１／２となる。このため、記録層の磁化が制御できなくなるため情報の保持が不可能となる。したがって、磁気記憶素子のデータの誤反転が発生するという問題がある。
【００１６】
本発明は上記の課題を鑑みてなされたものであり、その目的は、半選択状態になった磁気記憶素子のデータの誤反転を抑制することにより信頼性の高い書き込み動作を行うことができる磁気記憶素子およびこれを用いた磁気記憶装置を提供することである。
【課題を解決するための手段】
【００１７】
本発明の磁気記憶素子は、外部磁界によって磁化方向を変化可能であり、磁化容易軸と磁化容易軸に交差する磁化困難軸とを有する記録層と、記録層の配置位置において磁化容易軸の方向と交差する方向に磁界を形成するための第１導電層と、１導電層と交差する方向に延び、かつ記録層の配置位置において磁化困難軸の方向と交差する方向に磁界を形成するための第２導電層とを備え、記録層は、第１導電層と第２導電層との間に記録層の少なくとも一部が挟まれるように配置されており、第１および第２導電層と記録層とが積層された積層方向からみた記録層の平面形状は、積層方向からみて第１導電層が延びる方向に沿う第１導電層の仮想の第１の中心線に対して一方側に位置する一方の部分と他方側に位置する他方の部分とを有し、積層方向からみた一方の部分の面積が他方の部分の面積の１／３以下である。
【発明の効果】
【００１８】
本発明によれば、積層方向からみた記録層の平面形状は、積層方向からみて第１導電層が延びる方向に沿う第１導電層の仮想の第１の中心線に対して一方側に位置する一方の部分と他方側に位置する他方の部分とを有し、積層方向からみた一方の部分の面積が他方の部分の面積の１／３以下である。このため、半選択状態において、他方の部分にかかるライト線電流による磁界が小さくなる。そのため、記録層の磁化が飽和しない。したがって、磁気記憶素子はライト線電流が流れる前の磁化の向きを維持できる。そのため、半選択状態になった磁気記憶素子のデータの誤反転を抑制することができる。よって、信頼性の高い書き込み動作を行うことができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態１における磁気記憶装置のメモリセルの回路図である。
【図２】本発明の実施の形態１における磁気記憶装置の構成を示す概略断面図である。
【図３】本発明の実施の形態１における磁気記憶素子の構成を概略的に示す斜視図である。
【図４】本発明の実施の形態１における強磁性トンネル接合素子の構成を概略的に示す断面図である。
【図５】本発明の実施の形態１における記録層の平面形状を示す概略平面図である。
【図６】本発明の実施の形態１における記録層の位置の説明図であり、磁気記憶素子を積層方向からみたときの図である。
【図７】本発明の実施の形態１における磁気記憶装置の製造方法の第１工程を示す概略断面図である。
【図８】本発明の実施の形態１における磁気記憶装置の製造方法の第２工程を示す概略断面図である。
【図９】本発明の実施の形態１における磁気記憶装置の製造方法の第３工程を示す概略断面図である。
【図１０】本発明の実施の形態１における磁気記憶装置の製造方法の第４工程を示す概略断面図（ａ）と、強磁性トンネル接合素子部分を拡大して示す拡大断面図（ｂ）である。
【図１１】本発明の実施の形態１における磁気記憶装置の製造方法の第５工程を示す概略断面図である。
【図１２】本発明の実施の形態１における磁気記憶装置の構成を示す概略断面図であって、磁気記憶素子が被覆層を備えた磁気記憶装置の概略断面図である。
【図１３】本発明の実施の形態１の比較例１における記録層の位置の説明図であり、磁気記憶素子を積層方向からみたときの図である。
【図１４】本発明の実施の形態１の比較例１におけるライト線電流によって磁界が発生した場合の記録層内の磁化分布を示す概略平面図である。
【図１５】本発明の実施の形態１におけるライト線電流によって磁界が発生した場合の記録層内の磁化分布を示す概略平面図である。
【図１６】本発明の実施の形態１における磁気記憶素子の飽和ビット率と面積比との関係を示す図である。
【図１７】本発明の実施の形態１の比較例２における記録層の位置の説明図であり、磁気記憶素子を積層方向からみたときの図である。
【図１８】本発明の実施の形態１の比較例３における記録層の位置の説明図であり、磁気記憶素子を積層方向からみたときの図である。
【図１９】本発明の実施の形態２における記録層の平面形状を示す概略平面図である。
【図２０】本発明の実施の形態２における記録層の位置の説明図であり、磁気記憶素子を積層方向からみたときの図である。
【図２１】本発明の実施の形態２における変形例１の記録層の位置の説明図であり、磁気記憶素子を積層方向からみたときの図である。
【図２２】本発明の実施の形態２における変形例２の記録層の平面形状を示す概略平面図である。
【図２３】本発明の実施の形態２における磁気記憶素子の変形例２の位置の説明図であり、記録層を積層方向からみたときの図である。
【図２４】本発明の実施の形態２における磁気記憶素子の変形例３の位置の説明図であり、記録層を積層方向からみたときの図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
（メモリセルの回路と構造）
まず、本発明の実施の形態１における磁気記憶装置に関し、磁気記憶装置のメモリセルの回路について説明する。
【００２１】
図１を参照して、磁気記憶装置ＭＤでは、１つのメモリセルＭＣ（点線枠内）は、素子選択用トランジスタＴＲと強磁性トンネル接合素子ＭＭとから構成されている。メモリセルＭＣはマトリクス状に複数形成されている。
【００２２】
磁気記憶素子ＭＥは、強磁性トンネル接合素子ＭＭと、情報の書き換えと読み取りを行うためのライト線ＷＴとビット線ＢＬと含んでいる。素子選択用トランジスタＴＲは磁気記憶素子ＭＥを制御するための制御素子である。ビット線ＢＬは、一方向（たとえば行）に並んで配置された強磁性トンネル接合素子ＭＭのそれぞれの一端の側に電気的に接続されている。
【００２３】
一方、ライト線ＷＴは、他方向（たとえば列）にビット線ＢＬと直交する向きに配置されている。また、その強磁性トンネル接合素子ＭＭの他端の側は、素子選択用トランジスタＴＲのドレイン側と電気的に接続されている。一方向に並んで配置された複数の素子選択用トランジスタＴＲのそれぞれのソース側が、ソース線ＳＬによって電気的に接続されている。また、他方向に並んで配置された複数の素子選択用トランジスタＴＲのそれぞれのゲートが、ワード線ＷＤによって互いに電気的に接続されている。
【００２４】
次に、本実施の形態における磁気記憶装置の構造について説明する。
図２を参照して、半導体基板１１におけるメモリセル領域ＭＲでは、素子分離絶縁膜１２によって区切られた素子形成領域の表面（半導体基板１１の表面）に素子選択用トランジスタＴＲが形成されている。素子選択用トランジスタＴＲは、ドレイン領域Ｄと、ソース領域Ｓと、ゲート電極本体Ｇとを主に有している。ドレイン領域Ｄ及びソース領域Ｓは、互いに所定の距離を開けて半導体基板１１の表面に形成されている。ドレイン領域Ｄ及びソース領域Ｓは、互いに所定導電型の不純物領域から形成されている。ゲート電極本体Ｇは、ドレイン領域Ｄ及びソース領域Ｓに挟まれる領域上にゲート絶縁膜ＧＩを介在して形成されている。ゲート電極本体Ｇの側壁は、サイドウォール状の側壁絶縁膜ＳＩによって覆われている。
【００２５】
素子選択用トランジスタＴＲを覆うように層間絶縁膜１３が形成されている。この層間絶縁膜１３にはその上面からドレイン領域Ｄに達する孔が設けられている。この孔内には接続部材１４が形成されている。層間絶縁膜１３上には、層間絶縁膜１５が形成されている。この層間絶縁膜１５にはその上面から接続部材１４に達する孔と層間絶縁膜１３に達する孔とが形成されている。これらの孔の各々にはライト線ＷＴと接続部材１６とが形成されている。その接続部材１６は、接続部材１４によってドレイン領域Ｄと電気的に接続されている。
【００２６】
ライト線ＷＴと接続部材１６とを覆うように、層間絶縁膜１５上に層間絶縁膜１７が形成されている。この層間絶縁膜１７にはその上面から接続部材１６に達する孔が設けられている。この孔内には接続部材１８が形成されている。層間絶縁膜１７上には、導電層１９と、強磁性トンネル接合素子ＭＭとが形成されている。その導電層１９は、接続部材１８、１６、１４によってドレイン領域Ｄと電気的に接続されている。
【００２７】
強磁性トンネル接合素子ＭＭは磁気抵抗効果素子であり、下から順に積層された、固着層１と、非磁性層であるトンネル絶縁層２と、記録層３とを有している。固着層１は、導電層１９に接するように形成されている。
【００２８】
強磁性トンネル接合素子ＭＭを覆うように保護膜２０が形成されており、その保護膜２０上に層間絶縁膜２１が形成されている。この保護膜２０および層間絶縁膜２１には、これらの膜２０、２１を貫通して記録層３に達する孔が設けられている。この孔内には、接続部材２３が形成されている。層間絶縁膜２１上には、ビット線ＢＬが形成されている。このビット線ＢＬは、接続部材２３によって強磁性トンネル接合素子ＭＭに電気的に接続されている。
【００２９】
ビット線ＢＬを覆うように層間絶縁膜２６が形成されている。その層間絶縁膜２６上には、所定の配線層２９および絶縁層２８が形成されている。
【００３０】
一方、半導体基板１１における周辺（論理）回路領域ＲＲでは、論理回路を構成するトランジスタＴＲＡが形成されている。このトランジスタＴＲＡは、半導体基板１１の表面に互いに所定の距離を置いて形成された１対のソース／ドレイン領域Ｓ／Ｄと、その１対のソース／ドレイン領域Ｓ／Ｄに挟まれる領域上にゲート絶縁膜ＧＩを介して形成されたゲート電極Ｇとを有している。ゲート電極Ｇの側壁は、サイドウォール状の側壁絶縁膜ＳＩによって覆われている。
【００３１】
このトランジスタＴＲＡの上には、所定の配線層１６、２５、２９と、その各配線層１６、２５、２９を電気的に接続する為の接続部材１４、２３、２７と、層間絶縁膜１３、１５、１７、２１、２４、２６、２８とが形成されている。
【００３２】
次に、メモリセルの構造についてさらに詳しく説明する。
図３および図４を参照して、情報としての磁化が行われる強磁性トンネル接合素子ＭＭは、ライト線ＷＴとビット線ＢＬ（第１導電層および第２導電層）とが交差する領域において、ライト線ＷＴとビット線ＢＬとの間に少なくとも一部が上下方向から挟み込まれるように配置されている。強磁性トンネル接合素子ＭＭは、たとえば固着層１、トンネル絶縁層２および記録層３の積層構造とされる。固着層１では、磁化の方向が固定されている。また、記録層３は外部磁界によって磁化方向を変化可能であり、記録層３では所定の配線（たとえばビット線ＢＬ）に流れる電流によって生じる磁界やスピン偏極した電子の注入によって磁化方向が変化する。
【００３３】
その固着層１が、図２に示すように導電層１９及び接続部材１８、１６、１４を介して素子選択用トランジスタＴＲのドレイン領域Ｄに電気的に接続されている。一方、記録層３側は、接続部材２３を介してビット線ＢＬに電気的に接続されている。
【００３４】
外部から与えられる磁界によって磁化の向きが変化する記録層３については、一般に、結晶構造や形状などによって磁化しやすい方向がある。この方向はエネルギが低い状態であり、磁化しやすい方向は磁化容易軸（Ｅａ：Easy-axis）と呼ばれる。これに対して、磁化されにくい方向は、磁化困難軸（Ｈａ：Hard-axis）と呼ばれる。
【００３５】
図５を参照して、記録層の平面形状の概略について説明する。本実施の形態における記録の平面視上の形状に関する一つの態様として、図５に示すような楕円の形状がある。図５に示すように、記録層３は磁化容易軸９１と磁化容易軸９１に交差する磁化困難軸９２とを有している。記録層３は、磁化容易軸９１の方向に沿う平面形状の最大長さＬを有する仮想の第１の直線６３を有している。すなわち、仮想の第１の直線６３は記録層３の磁化容易軸９１の方向の長さが最大となる位置に延びており、記録層３は仮想の第１の直線６３上で長さ最大長さＬを有している。
【００３６】
記録層３は、仮想の第１の直線６３の第１の中点ＭＰ１を通り、かつ磁化困難軸９２の方向に沿う平面形状の長さＷを有する仮想の第２の直線６４を有している。すなわち、仮想の第２の直線６４は、仮想の第１の直線６３に垂直な直線であり、仮想の第１の直線６３の最大長さＬの部分を等分するように位置している。中心点ＣＰは、仮想の第２の直線の第２の中点ＭＰ２にある。すなわち、中心点ＣＰは、仮想の第１の直線６３と仮想の第２の直線６４との交点にある。
【００３７】
仮想の第２の直線６４上に位置する平面形状の両端部を一方端ＬＰおよび他方端ＲＰとする。すなわち、仮想の第２の直線６４と記録層３の平面形状の両端部とが交差する交点位置を一方端ＬＰと他方端ＲＰとする。中心点ＣＰは、一方端ＬＰと他方端ＲＰとの間の距離の中点にある。中心点ＣＰと一方端ＬＰとの中点を第３の中点ＭＰ３とし、中心点ＣＰと他方端ＲＰとの中点を第４の中点ＭＰ４とする。
【００３８】
図６を参照して、ライト線ＷＴは、記録層３の配置位置において磁化容易軸９１の方向と交差する方向に磁界を形成するためのものである。ライト線ＷＴは仮想の第１の中心線ＡＷに沿って延びている。ビット線ＢＬは、ライト線ＷＴと交差する方向に延び、かつ記録層３の配置位置において磁化困難軸９２の方向と交差する方向に磁界を形成するためのものである。ビット線ＢＬは仮想の第２の中心線ＢＷに沿って延びている。
【００３９】
記録層３は、磁化容易軸９１の方向が仮想の第１の中心線ＡＷの延びる方向と実質的に平行になるように配置されている。すなわち、記録層３は、長手方向が、ライト線ＷＴの延在方向とほぼ平行になるように配置されている。また、記録層３の磁化困難軸９２の方向が仮想の第２の中心線ＢＷの延びる方向と実質的に平行になるように配置されている。本実施の形態においては、仮想の第１の中心線ＡＷの延びる方向（ライト線ＷＴの延在方向）と仮想の第２の中心線ＢＷの延びる方向（ビット線ＢＬとのの延在方向）とが互いにほぼ垂直になるように形成されている。
【００４０】
ライト線ＷＴおよびビット線ＢＬと記録層３とが積層された積層方向からみた記録層３の平面形状は、積層方向からみてライト線ＷＴが延びる方向に第１の中心線ＡＷに対して一方側に位置する一方の部分と他方側に位置する他方の部分とを有している。積層方向からみた一方の部分の面積Ｓ２が他方の部分の面積Ｓ１の１／３以下である。一方の部分の面積Ｓ２は、仮想の第１の中心線ＡＷの他方端ＲＰ側に位置する平面形状の面積であり、他方の部分の面積Ｓ１は、仮想の第１の中心線ＡＷの一方端ＬＰ側に位置する平面形状の面積である。記録層３は、ライト線ＷＴが形成する磁界のみが作用した場合に、磁化が飽和しないように構成されている。
【００４１】
記録層３における中心点ＣＰは、ライト線ＷＴおよびビット線ＢＬと記録層３とが積層された積層方向からみて、ライト線ＷＴとビット線ＢＬとの間に挟まれた領域に配置され、第１の中心線ＡＷからずれて配置されている。記録層３における中心点ＣＰは、積層方向からみて実質的にビット線ＢＬの第２の中心線ＢＷ上に配置されている。
【００４２】
積層方向からみたライト線ＷＴの幅は、中心点ＣＰと一方端ＬＰとの間の距離および中心点ＣＰと他方端ＲＰとの間の距離の双方よりも大きく、一方端ＬＰと他方端ＲＰとの間の距離の２倍の距離よりも小さく形成されている。ライト線ＷＴの第１の中心線ＡＷは、積層方向からみて第４の中点ＭＰ４上を通っている。なお、ライト線ＷＴの仮想の第１の中心線ＡＷは、積層方向からみて第３の中点ＭＰ３上を通っていてもよい。
【００４３】
他方端ＲＰは、積層方向からみてライト線ＷＴとビット線ＢＬとの間に挟まれて配置されている。一方端ＬＰは、積層方向からみてライト線ＷＴとビット線ＢＬとの間に挟まれて配置されていない。
（メモリセルの動作）
次に、メモリセルの動作について説明する。
【００４４】
図２を参照して、読み出し動作は、特定のメモリセルの強磁性トンネル接合素子ＭＭに所定の電流を流し、磁化の向きによる抵抗値の違いを検知することによって行われる。まず、特定のメモリセルの選択用トランジスタＴＲがＯＮ状態とされて、所定のセンス信号がビット線ＢＬから特定の強磁性トンネル接合素子ＭＭを経て、接続部材１８、１６、１４および選択用トランジスタＴＲを介してソース線ＳＬに伝わる。
【００４５】
このとき、強磁性トンネル接合素子ＭＭにおける記録層３と固着層１の磁化の向きが同じ向き（平行）の場合では抵抗値が相対的に低く、記録層３と固着層１の磁化の向きが互いに反対向き（反平行）の場合では抵抗値が相対的に高くなる。トンネル磁気抵抗効果素子は、記録層３と固着層１との各磁化方向が平行の場合には抵抗値が小さくなり、かつ記録層３と固着層１との各磁化方向が反平行の場合には抵抗値が大きくなる特性を有している。
【００４６】
これにより、強磁性トンネル接合素子ＭＭの磁化の向きが平行の場合では、ソース線ＳＬに流れるセンス信号の強度は所定の参照メモリセルの信号強度より大きくなる。一方、強磁性トンネル接合素子ＭＭの磁化の向きが反平行の場合では、センス信号の強度は所定の参照メモリセルの信号強度より小さくなる。こうして、センス信号の強度が所定の参照メモリセルの信号強度よりも大きいか小さいかによって、特定のメモリセルに書き込まれた情報が「０」であるか「１」であるかが判定されることになる。
【００４７】
書き込み（書き換え）動作については、ビット線ＢＬとライト線ＷＴに所定の電流を流し、強磁性トンネル接合素子ＭＭを磁化（磁化反転）することによって行われる。まず、選択されたビット線ＢＬとライト線ＷＴのそれぞれに所定の電流を流すことによってビット線ＢＬとライト線ＷＴのまわりにはそれぞれ電流の流れの方向に対応した磁界（図６の矢印５３ａおよび５４ａ）が生じる。選択されたビット線ＢＬとライト線ＷＴとが交差する領域に位置する強磁性トンネル接合素子ＭＭには、ビット線ＢＬを流れる電流によって生じた磁界とライト線ＷＴを流れる電流によって生じた磁界との合成磁界（図６の矢印５５ａ）が作用することになる。
【００４８】
このとき、その合成磁界によって、強磁性トンネル接合素子ＭＭの記録層３が固着層１の磁化の方向と同じ向きに磁化される態様と、記録層３が固着層１の磁化の方向とは反対の向きに磁化される態様とがある。こうして、記録層３と固着層１の磁化の向きが同じ向き（平行）の場合と互いに反対向き（反平行）の場合とが実現されて、この磁化の向きが「０」または「１」に対応する情報として記録されることになる。
（磁気記憶装置の製造方法）
次に、上述した磁気記憶素子および磁気記憶装置の製造方法の一例について説明する。
【００４９】
図７〜図１１は、本実施の形態における磁気記憶装置の製造方法を工程順に示す概略断面図である。まず、図７を参照して、半導体基板１１の主表面における所定の領域に素子分離絶縁膜１２を形成することによって、メモリセル領域ＭＲおよび周辺回路領域ＲＲが形成される。そのメモリセル領域ＭＲおよび周辺回路領域ＲＲに位置する半導体基板１１の表面にゲート絶縁膜ＧＩを介してゲート電極本体Ｇが形成される。そのゲート電極本体Ｇなどをマスクとして半導体基板１１の表面に所定導電型の不純物を導入することにより、不純物領域からなるドレイン領域Ｄおよびソース領域Ｓと、１対のソース／ドレイン領域Ｓ／Ｄが形成される。こうして、メモリセル領域ＭＲでは、ゲート電極Ｇ、ドレイン領域Ｄおよびソース領域Ｓを含む素子選択用トランジスタＴＲが形成され、周辺回路領域ＲＲでは、論理回路を構成するトランジスタＴＲＡが形成される。
【００５０】
その素子選択用トランジスタＴＲおよびトランジスタＴＲＡを覆うように、たとえばＣＶＤ（Chemical Vapor Deposition）法により層間絶縁膜１３が形成される。その層間絶縁膜１３に対して所定の写真製版およびエッチングを施すことによって、半導体基板１１の表面を露出するコンタクトホール１３ａ、１３ｂが形成される。そのコンタクトホール１３ａ、１３ｂを充填するように層間絶縁膜１３上に例えばタングステン層（図示せず）が形成される。そのタングステン層に対してＣＭＰ（Chemical Mechanical Polishing）処理を施すことによって、層間絶縁膜１３の上面上に位置するタングステン層の部分が除去される。
【００５１】
図８を参照して、上記のタングステン層の除去により、コンタクトホール１３ａ、１３ｂ内の各々にタングステン層が残存されて接続部材１４が形成される。
【００５２】
図９を参照して、たとえばＣＶＤ法により層間絶縁膜１３上にさらに層間絶縁膜１５が形成される。その層間絶縁膜１５に所定の写真製版およびエッチングを施すことにより、メモリセル領域ＭＲでは、ライト線および所定の配線層を形成するための開口部１５ａ、１５ｂが形成される。また、周辺回路領域ＲＲでは、所定の配線層を形成するための開口部１５ｃが層間絶縁膜１５に形成される。その開口部１５ａ、１５ｂ、１５ｃを充填するように、層間絶縁膜１５上にたとえば銅層（図示せず）が形成される。その銅層にＣＭＰ処理を施すことによって、層間絶縁膜１５の上面上に位置する銅層が除去されて、開口部１５ａ、１５ｂ、１５ｃ内に銅層が残存される。これにより、メモリセル領域ＭＲでは開口部１５ａ内に接続部材１６、開口部１５ｂ内にライト線ＷＴが形成される。また周辺回路領域ＲＲでは開口部１５ｃ内に配線層１６が形成される。
【００５３】
なお、開口部１５ａ、１５ｂ、１５ｃを充填する銅層の形成においては、銅層と層間絶縁膜との反応を防止するための反応防止層が積層される場合がある。さらに、図１２を参照して、配線電流磁界を所定の磁気記憶素子へ集中させるため、ライト線ＷＴを被覆するようにライト線ＷＴより高い透磁率を有する材料により構成されている被覆層ＨＲが形成されてもよい。
【００５４】
図１０（ａ）および（ｂ）を参照して、層間絶縁膜１５上に例えばＣＶＤ法によりさらに層間絶縁膜１７が形成される。その層間絶縁膜１７に所定の写真製版およびエッチングを施すことにより、接続部材１６の表面を露出するコンタクトホール１７ａが形成される。そのコンタクトホール１７ａ内を充填するように層間絶縁膜１７上に例えば銅層（図示せず）が形成される。その銅層にたとえばＣＭＰ処理等を施すことによって層間絶縁膜１７の上面上に位置する銅層が除去され、コンタクトホール１７ａ内に銅層が残存されて接続部材１８が形成される。
【００５５】
次に、メモリセル領域ＭＲにおける層間絶縁膜１７の上に、導電層１９と強磁性トンネル接合素子ＭＭとが形成される。その強磁性トンネル接合素子ＭＭは、固着層１と、トンネル絶縁層２と、記録層３との積層膜から構成される。まず、固着層１となる膜として、例えば膜厚約２０ｎｍの白金マンガン膜（反強磁性層）と膜厚約３ｎｍのコバルト合金膜（強磁性層）が順次形成される。次に、トンネル絶縁層２となる膜として、たとえば膜厚約１ｎｍのアルミニウム酸化膜が形成される。そして、記録層３としては、たとえば膜厚約３ｎｍのニッケル合金膜が形成される（いずれも図示せず）。なお、白金マンガン膜、コバルト合金膜、アルミニウム酸化膜、ニッケル合金膜は、たとえばスパッタ法によって形成される。
【００５６】
その後、そのニッケル合金膜、アルミニウム酸化膜、コバルト合金膜および白金マンガン膜に所定の写真製版およびエッチングを施すことによって、固着層１、トンネル絶縁層２および記録層３を備えた所定形状の強磁性トンネル接合素子ＭＭが形成されることになる。一般的に、エッチング後のレジストパターン除去においてドライプロセス（アッシング）を用いる場合には酸素を主成分とするガスが使用される。好ましくは、固着層１、記録層３の構成材料に対して酸化性でないガス、たとえば水素、窒素、アンモニア、およびそれらの混合ガスを用い、固着層１、記録層３の酸化が抑制される。
【００５７】
なお、固着層１は、反強磁性層／強磁性層／非磁性層／強磁性層の積層構造とする場合がある。また、記録層３は、磁気特性の異なる強磁性膜の積層や強磁性層／非磁性層／強磁性層の積層構造としても問題ない。
【００５８】
図１１を参照して、強磁性トンネル接合素子ＭＭがその後のプロセスによってダメージを受けないように、強磁性トンネル接合素子ＭＭを覆うように保護膜２０が形成される。その保護膜２０を覆うように層間絶縁膜１７上にたとえばＣＶＤ法によりさらに層間絶縁膜２１が形成される。メモリセル領域ＭＲでは、その層間絶縁膜２１および保護膜２０に所定の写真製版およびエッチングを施すことにより、記録層３の表面を露出するコンタクトホール２１ａが形成される。また周辺回路領域ＲＲでは、その層間絶縁膜２１および層間絶縁膜１７に所定の写真製版およびエッチングを施すことにより、配線層１６の表面に達するコンタクトホール２１ｂが形成される。これらのコンタクトホール２１ａ、２１ｂ内を充填するように層間絶縁膜２１上にたとえば銅層（図示せず）が形成される。その銅層にたとえばＣＭＰ処理等を施すことによって層間絶縁膜２１の上面上に位置する銅層が除去され、コンタクトホール２１ａ、２１ｂ内の各々に銅層が残存されて接続部材２３が形成される。
【００５９】
その層間絶縁膜２１を覆うように層間絶縁膜２１上にたとえばＣＶＤ法によりさらに層間絶縁膜２４が形成される。その層間絶縁膜２４に所定の写真製版およびエッチングを施すことにより、メモリセル領域ＭＲでは層間絶縁膜２４にビット線を形成するための開口部が形成され、周辺回路領域ＲＲでは層間絶縁膜２４に開口部２４ａが形成される。これらの開口部内を充填するように層間絶縁膜２４上にたとえば銅層（図示せず）が形成される。その銅層に例えばＣＭＰ処理等を施すことによって層間絶縁膜２４の上面上に位置する銅層が除去され、ビット線用の開口部内に銅層が残存されてビット線ＢＬが形成され、開口部２４ａ内には銅層が残存されて配線層２５が形成される。
【００６０】
なお上記においてはシングルダマシン法について説明したが、層間絶縁膜２１の形成後に、さらに層間絶縁膜２４を形成し、それらの層間絶縁膜２１、２４に対して、デュアルダマシン法により所定の接続部材と配線層が形成されてもよい。この場合、まず層間絶縁膜２４に対して所定の写真製版およびエッチングを施すことにより、メモリセル領域ＭＲでは、ビット線を形成するための開口部（図示せず）が形成される。周辺回路領域ＲＲでは、配線層を形成するための開口部２４ａが形成される。次に、層間絶縁膜２１に対して所定の写真製版およびエッチングを施すことにより、メモリセル領域ＭＲでは、強磁性トンネル接合素子ＭＭの記録層３の表面に達するコンタクトホール２１ａが形成される。周辺回路領域ＲＲでは、配線層１６の表面に達するコンタクトホール２１ｂが形成される。なお、層間絶縁膜２１、２４にコンタクトホールを形成した後に、層間絶縁膜２４に開口部２４ａなどが形成されてもよい。
【００６１】
次に、コンタクトホール２１ａ、２１ｂおよび開口部２４ａなどの内部を充填するように層間絶縁膜２４上にたとえば銅層（図示せず）が形成される。その銅層に例えばＣＭＰ処理等を施すことによって層間絶縁膜２４の上面上に位置する銅層の部分が除去される。これにより、メモリセル領域ＭＲでは、コンタクトホール２１ａ内を埋め込んで記録層３に電気的に接続される接続部材２３が形成されると共に、開口部内にはその接続部材２３に電気的に接続されるビット線ＢＬが形成される。なお、接続部材２３を用いなくても、ビット線ＢＬと記録層３とが電気的に接続できれば問題はない。一方、周辺回路領域ＲＲでは、コンタクトホール２１ｂ内に配線層１６に電気的に接続される接続部材２３が形成されるとともに、開口部２４ａ内には接続部材２３に電気的に接続される配線層２５が形成される。
【００６２】
図２を参照して、上記で形成されたビット線ＢＬおよび配線層２５を覆うように、層間絶縁膜２４上に、さらに層間絶縁膜２６が形成される。周辺回路領域ＲＲにおいては層間絶縁膜２６に孔が形成され、その孔に接続部材２７が形成される。この層間絶縁膜２６上にさらに層間絶縁膜２８が形成される。その層間絶縁膜２８に開口部が形成され、その開口部に配線層２９が形成される。
【００６３】
なお上記においてはシングルダマシン法について説明したが、層間絶縁膜２６の形成後に、さらに層間絶縁膜２８を形成し、それらの層間絶縁膜２６、２８に対して、上記と同様にデュアルダマシン法により接続部材２７と配線層２９が形成されてもよい。
【００６４】
以上により、本実施の形態の磁気記憶装置ＭＤが製造される。
なお、上述した磁気記憶装置ＭＤの製造方法では、接続部材１４などとして、タングステン層を例に挙げて説明したが、たとえばシリコンが適用されてもよい。また、銅、チタンあるいはタンタルなどの金属が適用されてもよい。さらに、このような金属の合金やこのような金属の窒化物なども適用することができる。また、接続部材１４などの形成方法としてＣＭＰ法あるいはＲＩＥ法を例に挙げて説明したが、例えばメッキ法、スパッタリング法、ＣＶＤ法などが適用されてもよい。金属として銅を適用する場合には、いわゆるダマシン法を適用することができ、接続部材１４と並行して配線層を形成することもできる。
【００６５】
また、ライト線ＷＴの形成方法としてシングルダマシン法を例に挙げて説明したが、ライト線ＷＴを接続部材１４と同時に形成する場合には、デュアルダマシン法を適用することもできる。さらに、配線材料としてシリコン、タングステン、アルミニウム、チタンなどの金属、そのような金属の合金あるいはそのような金属の化合物を適用することによって、ドライエッチングによる配線の形成も可能になる。
【００６６】
また配線層と配線層との間に介在する層間絶縁膜の膜厚は適用デバイスによって異なることになるが、この磁気記憶装置ＭＤでは、当該膜厚はたとえば約４０ｎｍである。
【００６７】
また強磁性トンネル接合素子ＭＭのトンネル絶縁層２としてアルミニウム酸化物を例に挙げて説明したが、トンネル絶縁層２としては非磁性材料が好ましい。たとえばアルミニウム、シリコン、タンタル、マグネシウムなどの金属の酸化物、その金属の窒化物、シリケートなどに代表されるその金属の合金酸化物、あるいはその合金の窒化物などがトンネル絶縁層２として好ましい。また、そのトンネル絶縁層２は、膜厚約０．３〜５ｎｍ程度の比較的薄い膜として形成されることが好ましい。なお、トンネル絶縁層２に換えて非磁性金属材料を用いる場合には、いわゆる膜面に対して垂直方向の巨大磁気抵抗効果を利用することもできる。
【００６８】
さらに、強磁性トンネル接合素子ＭＭの固着層１として白金マンガン合金膜とコバルト鉄合金膜との積層構造を例に挙げ、記録層３としてニッケル鉄合金膜を例に挙げたが、固着層１および記録層３については、たとえばニッケル、鉄および／またはコバルトを主成分とする強磁性材料が好ましい。さらに、その強磁性材料の磁気特性向上と熱的安定性のため、それら強磁性材料にホウ素、窒素、シリコン、モリブデンなどの添加物が導入されてもよい。特に、記録層３に対しては、記録層３上に記録層３の磁気特性を改善する体心立方型、ルチル型、塩化ナトリウム型、閃亜鉛鉱型の結晶構造を有する結晶性材料薄膜を積層する、および／またはタンタル、ルテニウムなどの酸化防止膜を積層するなどして、磁気特性の向上・安定化を図ることも可能である。さらに、ハーフメタルと呼ばれるＮｉＭｎＳｂ、Ｃｏ2Ｍｎ（Ｇｅ,Ｓｉ）、Ｃｏ2Ｆｅ（Ａｌ,Ｓｉ）、（Ｚｎ，Ｍｎ）Ｆｅ2Ｏ4などを適用することも可能である。ハーフメタルでは一方のスピンバンドにエネルギギャップが存在するので、非常に大きな磁気効果を得ることができ、その結果、大きな信号出力を得ることができる。
【００６９】
固着層１では、反強磁性層と強磁性層との積層構造とすることで、磁化方向をより固定することができる。つまり、反強磁性層が強磁性層のスピンの向きを固定することで、強磁性層の磁化の方向が一定に保たれる。反強磁性層としては、鉄などの強磁性材料または貴金属の少なくとも１つと、マンガンとの化合物が好ましい。
【００７０】
なお、上述した製造方法では、固着層１、トンネル絶縁層２および記録層３をそれぞれスパッタリング法によって形成する場合を例に挙げた。しかし、固着層１、トンネル絶縁層２および記録層３のそれぞれは、スパッタリング法の他にも、たとえばＭＢＥ（Molecular Beam Epitaxy）法、化学気相成長法あるいは蒸着法などにより形成することも可能である。
【００７１】
また、上述した磁気記憶装置ＭＤの製造方法では、強磁性トンネル接合素子ＭＭの固着層１と接続部材１８との間に導電層１９がある場合について説明したが、固着層１と接続部材１８とが直接接続されていてもよい。また、接続部材１８を介さずに配線層１６とその導電層１９とを直接接続させた構造としてもよい。この場合、その導電層１９は、固着層１と平面視において重なるように固着層１の平面形状と同じ形状に形成されてもよい。その導電層１９の材料として、低抵抗の金属、たとえば白金、ルテニウム、銅、アルミニウム、タンタル等を適用することが好ましい。また、導電層１９の膜厚としては、その導電層の上に形成される固着層１、トンネル絶縁層２および記録層３の平坦性が損なわれないように、たとえば３００ｎｍ以下にすることが好ましい。
【００７２】
なお、固着層１を記録層３と平面視において同じ大きさに形成する場合には、導電層１９が接続部材１４と接続されるように導電層１９を固着層１よりも平面視において大きく形成する必要がある。このように導電層１９が固着層１よりも平面的に大きく形成されたとしても、何ら問題はない。
【００７３】
このように層間絶縁膜１５と強磁性トンネル接合素子ＭＭとの間に所定の導電層１９を介在させることによって、接続部材１８をたとえば銅により形成した場合には、強磁性トンネル接合素子ＭＭをエッチングによってパターニングする際に、銅の接続部材１８が腐食するのを阻止することもできる。また、その導電層１９に固着層１の抵抗よりも低い抵抗からなる材料を適用することで、読み出しの際の電流の経路の抵抗を下げることができ、読み出し速度の向上を図ることもできる。
【００７４】
また、さらに、上述した本実施の形態の磁気記憶装置ＭＤでは、強磁性トンネル接合素子ＭＭが形成された後の工程において強磁性トンネル接合素子ＭＭがダメージを受けるのを防止するために、強磁性トンネル接合素子ＭＭを覆うように保護膜２０を形成する場合を例に挙げて説明した。製造工程において強磁性トンネル接合素子ＭＭが被る可能性のあるダメージとしては、たとえば層間絶縁膜を形成する際の熱処理がある。層間絶縁膜としてシリコン酸化膜を形成する場合、約４００℃程度の酸化雰囲気のもとでシリコン酸化膜が形成されることになる。
【００７５】
このとき、酸化雰囲気のもとで磁性膜が酸化するおそれがあり、これによって、強磁性トンネル接合素子ＭＭの磁気特性が劣化してしまうことがある。強磁性トンネル接合素子ＭＭを、シリコン窒化膜や酸化アルミニウム膜等の保護膜２０により被覆することで、保護膜２０はこの酸化のバリアとして機能して強磁性トンネル接合素子ＭＭを保護することができる。
【００７６】
また、このような酸化を防ぐために、層間絶縁膜が、シリコン窒化膜などの非酸化性雰囲気のもとで成膜可能な薄膜と、酸化性絶縁膜との２層構造とされてもよい。この場合、２層構造の層間絶縁膜のうち、シリコン窒化膜が強磁性トンネル接合素子ＭＭの保護膜となる。
【００７７】
さらに、保護膜２０としては、絶縁性金属窒化物、絶縁性金属炭化物およびＦｅよりも酸化物生成自由エネルギが低い金属の酸化処理によって形成した金属酸化物のうち少なくとも１つの材料を含む膜が好ましい。このような材料を用いることにより、少なくとも、Ｆｅを含む磁性材料薄膜を用いた磁気記憶装置の製造工程における酸化工程中に強磁性トンネル接合素子ＭＭが酸化するのを抑制することができる。その結果、製造が容易でかつ動作特性が安定した磁気記憶装置を得ることができる。
（作用効果）
次に、本実施の形態の作用効果について説明する。
【００７８】
最初に、書込み動作の際に書き込みされる磁気記憶素子ＭＥと同一のライト線ＷＴ上に配置された他の磁気記憶素子ＭＥが選択された場合（ライト線ＷＴによる半選択状態）について説明する。この半選択状態では、記録層３にライト線ＷＴに流れるライト線電流ＩＷＴによる磁化困難軸９２の方向の磁界が印加される。
【００７９】
まず、本実施の形態の比較例１におけるライト線ＷＴによる半選択状態での記録層の磁化について説明する。図１３を参照して、比較例１の記録層３は本実施の形態と同様の形状を有している。比較例１では、記録層３の中心点ＣＰが第１の中点ＭＰ１と第２の中点ＭＰ２上にある。すなわち、中心点ＣＰがビット線ＢＬとライト線ＷＴの交点に存在している。
【００８０】
図１４を参照して、図１３に示す比較例１の記録層３に対して十分に大きいライト線電流ＩＷＴが流れて記録層３の面内において磁界が発生した場合の記録層３における磁化の分布を説明する。この場合、記録層３の面内において、実質的に均一な磁界が印加され、記録層３における磁化は、全てライト線電流ＩＷＴによる磁界方向へと飽和する。この状態でライト線電流ＩＷＴが０になると、記録層３の磁化は磁化容易軸９１に沿って、図中上向き若しくは下向きとなるが、それぞれの確率は理想的には１／２となる。すなわち、記録層３の磁化が飽和されたことにより、記録層３の磁化が制御できなくなるため情報の保持が不可能となる。したがって、ライト線ＷＴによる半選択状態で誤ってデータの反転が発生する。
【００８１】
続いて、本実施の形態におけるライト線ＷＴによる半選択状態での記録層３の磁化について説明する。なお、ライト線電流ＩＷＴは比較例１と同様の大きさとする。
【００８２】
図１５を参照して、本実施の形態の記録層３の中心点ＣＰは、ライト線ＷＴの仮想の中心線ＡＷからずれて配置されている。このため、記録層３における磁化困難軸９２の方向には、不均一な磁界が印加されている。なお、中心点ＣＰはビット線ＢＬの仮想の中心線ＢＷ上にあるため、磁化容易軸９１の方向に沿う仮想の第１の直線６３上の磁界は実質的に均一である。
【００８３】
これにより、記録層３の他方の部分（一方端ＬＰ側）においては磁化が飽和しておらず、仮想の第１の直線６３に対して非対称な磁化分布となっている。これは、記録層３の他方の部分においては、ライト線電流ＩＷＴにより発生する磁界が小さく、ライト線電流ＩＷＴが流れる前の磁化の向きを維持しているためである。この場合には、ライト線電流ＩＷＴの通電を停止した場合（ライト線電流ＩＷＴを０にした場合）でも磁気記憶素子ＭＥが元来有していた情報は維持される。
【００８４】
そして、本実施の形態の磁気記憶素子ＭＥによれば、積層方向からみた記録層３の平面形状は、積層方向からみてライト線ＷＴが延びる方向に沿う第１の中心線ＡＷに対して一方側に位置する一方の部分と他方側に位置する他方の部分とを有し、積層方向からみた一方の部分の面積Ｓ２が他方の部分の面積Ｓ１の１／３以下である。これにより、半選択状態となった記録層３の磁化反転をほぼ０にすることができる。したがって、半選択状態になった磁気記憶素子ＭＥのデータの誤反転を抑制することができる。よって、信頼性の高い書き込み動作を行うことができる。以下にその理由を詳細に説明する。
【００８５】
表１は、一方の部分の面積Ｓ２と他方の部分の面積Ｓ１との面積比（Ｓ２／Ｓ１）と、飽和ビット率との関係を示している。なお、ビットは１つの磁気記憶素子ＭＥを意味している。飽和ビット率は、ライト線ＷＴによる半選択状態で記録層３の磁化が飽和する確率を示している。
【００８６】
飽和ビット率は以下のように求められた。記録層３の膜面での発生磁界について、マックスウェル方程式を各座標ごとに解くことにより（電磁界解析）、ライト線電流ＩＷＴを流した際の記録層３の面内の磁界が計算された。記録層３の飽和磁界の分布が正規分布に従うとして、各位置ごとに飽和磁界に達したビットの存在確率が計算された。なお、計算に用いたライト線電流ＩＷＴは、ライト線ＷＴ上にある全てのビットを飽和し得る値が便宜的に使用された。このようにして、飽和ビット率が求められた。
【００８７】
【表１】
2011210830.tif 000003
【００８８】
図１６は表１の各値を示している。図１６および表１を参照して、一方の部分の面積Ｓ１と他方の部分の面積Ｓ２との面積比（Ｓ２／Ｓ１）が１／３以下の場合には、ライト線ＷＴによる半選択状態で記録層３の磁化が飽和した割合を示す飽和ビット率がほぼ０になる。そのため、ライト線ＷＴによる半選択状態でデータの誤反転を抑制することができるという知見が得られた。
【００８９】
また、本実施の形態の磁気記憶素子ＭＥによれば、記録層３はライト線ＷＴが形成する磁界のみが作用した場合に磁化が飽和しないように構成されているため、半選択状態になった磁気記憶素子ＭＥのデータの誤反転を抑制することができる。
【００９０】
次に、磁気記憶素子ＭＥが、書込み動作において選択された場合について説明する。
ライト線ＷＴから発生する磁界の記録層３と同一面上の成分は、ライト線ＷＴの仮想の第１の中心線ＡＷの直上付近で最大となる。
【００９１】
図１７を参照して、本実施の形態の比較例２では、積層方向からみて中心点ＣＰがライト線ＷＴとビット線ＢＬとの間になく、ライト線ＷＴの仮想の第１の中心線ＡＷが中心点ＣＰと他方端ＲＰとの間にない。この場合は、ライト線電流ＩＷＴによって発生する記録層３の膜面方向における最大の磁界は、記録層３に印加されないため、書込み動作に必要とされるライト線電流ＩＷＴは増大する。さらに、中心点ＣＰが積層方向からライト線ＷＴとビット線ＢＬとの間にないことから、記録層３の中心に印加される磁界が小さくなり、書き込み動作に必要とされるライト線電流ＩＷＴは増大する。
【００９２】
一方、本実施の形態の磁気記憶素子ＭＥによれば、中心点ＣＰは積層方向からみてライト線ＷＴとビット線ＢＬとの間に挟まれた領域に配置され、かつ積層方向からみてライト線ＷＴの第１の中心線ＡＷからずれて配置されている。そのため、記録層３の内部にライト線電流ＩＷＴによる最大の磁界が印加されることから、ライト線電流ＩＷＴを大きくしなくても書き込み動作が可能である。このため、書き込み動作の際のライト線電流ＩＷＴの増大を抑制することができる。よって、ライト線電流ＩＷＴを増大することなく、半選択状態になった磁気記憶素子ＭＥのデータの誤反転を抑制することができる。
【００９３】
また、本実施の形態の磁気記憶素子ＭＥによれば、中心点ＣＰは、積層方向からみてビット線ＢＬが延びる方向に沿うビット線ＢＬの仮想の第２の中心線ＢＷ上に配置されている。このため、書き込み動作の際にビット線ＢＬの電流によって記録層３の中心に印加される磁界が大きくなる。そのため、書き込み動作の際のビット線ＢＬの電流の増大を抑制することができる。したがって、ビット線ＢＬの電流とライト線電流ＩＷＴとの合成磁界の増大を抑制することができる。
【００９４】
上記より、ライト線電流ＩＷＴの増大を抑制し、記録層３の磁化の飽和を防ぐためには、ライト線ＷＴの仮想の第１の中心線ＡＷは、中心点ＣＰと一方端ＬＰ、中心点ＣＰと他方端ＲＰのそれぞれの中点付近を通過することが望ましい。さらに、中心点ＣＰは、積層方向においてライト線ＷＴとビット線ＢＬとの間にある必要があることから、ライト線ＷＴの幅は、中心点ＣＰと一方端ＬＰとの間の距離と、中心点ＣＰと他方端ＲＰとの間の距離よりも大きいことが望ましい。しかしながら、ライト線ＷＴの幅が広すぎると、ライト線電流ＩＷＴによって記録層３に実質的に均一な磁界が発生するため、記録層３の磁化が飽和する。
【００９５】
図１８を参照して、本実施の形態の比較例２では、記録層３の一方端ＬＰから他方端ＲＰまでの距離に対し、ライト線ＷＴの幅は２．５倍である。この場合は、記録層３に実質的に均一な磁界が発生する。
【００９６】
本実施の形態の磁気記憶素子ＭＥによれば、積層方向からみたライト線ＷＴの幅は、中心点ＣＰと一方端ＬＰとの間の距離および中心点ＣＰと他方端ＲＰとの間の距離の双方よりも大きく、かつ一方端ＬＰと他方端ＲＰとの間の距離の２倍の距離よりも小さく、かつ積層方向からみてライト線ＷＴの第１の中心線ＡＷは、中心点ＣＰと一方端ＬＰとの第３の中点ＭＰ３および中心点ＣＰと他方端ＲＰとの第４の中点ＭＰ４のいずれかを通る。
【００９７】
これにより、中心点ＣＰと一方端ＬＰとの間の距離および中心点ＣＰと他方端ＲＰとの間の距離の双方よりも積層方向からみたライト線ＷＴの幅が大きいため、中心点ＣＰを積層方向においてライト線ＷＴとビット線ＢＬとの間に位置させることができる。また、一方端ＬＰと他方端ＲＰとの間の距離の２倍の距離よりも積層方向からみたライト線ＷＴの幅が小さいため、記録層３に実質的に均一な磁界が発生することを防ぐことができる。また、積層方向からみてライト線ＷＴの第１の中心線ＡＷは、中心点ＣＰと一方端ＬＰとの第３の中点ＭＰ３および中心点ＣＰと他方端ＲＰとの第４の中点ＭＰ４のいずれかを通るため、ライト線電流ＩＷＴの増大を抑制しつつ、記録層３の磁化の飽和を防ぐことができる。
【００９８】
本実施の形態の磁気記憶素子ＭＥによれば、ライト線ＷＴを被覆し、かつライト線ＷＴより高い透磁率を有する材料により構成されている被覆層ＨＲをさらに備えている。これにより、ライト線ＷＴから発生する磁束が集中することから急峻な磁界分布が得られるため、さらにライト線電流ＩＷＴの増大を抑制しつつ、半選択状態になった磁気記憶素子ＭＥのデータの誤反転を抑制することができる。
【００９９】
本実施の形態の磁気記憶装置ＭＤによれば、上記の磁気記憶素子ＭＥと、磁気記憶素子ＭＥを制御するための素子選択用トランジスタＴＲとを備えている。これにより、半選択状態になった磁気記憶素子のデータの誤反転を抑制することにより信頼性の高い書き込み動作を行うことができる磁気記憶素子ＭＥを用いた磁気記憶装置ＭＤを提供することができる。
【０１００】
本実施の形態によれば、特にＭＲＡＭのマトリクス内で記録層３の特性にばらつきがある場合において、ライト線電流ＩＷＴを増大することなく、半選択状態になった記録層３の磁化反転を防ぐことが可能である。このため、実用的観点からは、マトリクス状に並んだ磁気記憶素子ＭＥの記録層３のばらつきに起因したデータの反転を抑制できる構成が好ましい。
【０１０１】
（実施の形態２）
本発明の実施の形態２は、実施の形態１と比較して記録層３の形状が主に異なっている。
【０１０２】
図１９を参照して、本実施の形態の記録層３の平面形状は、仮想の第１の直線６３に関して非対称であり、仮想の第２の直線６４に対して対象な形状を有している。第１の中点ＭＰ１と中心点ＣＰとに挟まれた直線の領域を直線領域ＳＲとする。
【０１０３】
記録層３の平面形状は、仮想の第１の直線６３に対して、一方端ＬＰ側の面積が小さく、他方端ＲＰ側の面積が大きくなるよう構成されている。
【０１０４】
図２０を参照して、積層方向からみて記録層３の平面形状は、ライト線ＷＴの第１の中心線ＡＷに対して非対称であり、かつビット線ＢＬの第２の中心線ＢＷに対して対称に配置されている。第１の中点ＭＰ１と中心点ＣＰとの直線領域ＳＲは、積層方向からみてライト線ＷＴとビット線ＢＬとの間に挟まれた領域に配置されている。直線領域ＳＲは積層方向からみてライト線ＷＴの第１の中心線ＡＷと交差しない位置に配置されている。
【０１０５】
ライト線ＷＴの仮想の第１の中心線ＡＷに対して中心点ＣＰよりも第１の中点ＭＰ１は離れて配置されている。ライト線ＷＴの仮想の第１の中心線ＡＷは、中心点ＣＰと他方端ＲＰとの中点ＭＰ４上を通っている。他方端ＲＰは、積層方向からみてライト線ＷＴとビット線ＢＬとの間に挟まれて配置されている。一方端ＬＰは、積層方向からみてライト線ＷＴとビット線ＢＬとの間に挟まれて配置されていない。
【０１０６】
なお、本実施の形態のこれ以外の構成などは、上述した実施の形態１の構成と同一であるため同一の要素については同一の符号を付し、その説明を繰り返さない。
【０１０７】
また、図２１を参照して、本実施の形態の変形例１の記録層３は、本実施の形態の記録層３と磁化容易軸９１の方向に対して線対称の形状であってもよい。この変形例１では、第１の中点ＭＰ１と他方端ＲＰとの距離が小さいため、その配置の余裕度が小さい。そのため、たとえばフォトリソグラフィーにおいて、各層間の重ね合わせにずれが発生した場合には、半選択状態になった磁気記憶素子ＭＥのデータの誤反転を抑制することが難しい。これを考慮した場合は、図２０に示す本実施の形態の方が好ましい。
【０１０８】
また、図２２を参照して、本実施の形態の変形例２の記録層３では、仮想の第２の直線６４の方向に凹型の部分を有していてもよい。図２３を参照して、この変形例２では、一方端ＬＰは積層方向からみてライト線ＷＴとビット線ＢＬとの間に配置されている。また、磁化容易軸９１に沿う方向における記録層３の両端部は、積層方向においてライト線ＷＴとビット線ＢＬとの間に配置されていない。また、この変形例２でも記録層３は磁化容易軸９１の方向に対して線対称の形状であってもよい。
【０１０９】
また、図２３を参照して、本実施の形態の変形例３の記録層３では、積層方向からみてライト線ＷＴとビット線ＢＬとの間に平面形状の全てが挟まれていてもよい。この変形例３では、一方端ＬＰは積層方向からみてライト線ＷＴとビット線ＢＬとの間に配置されている。この変形例３では、ライト線ＷＴの製造工程において、段差が発生した場合においても、その影響を防ぐことが可能である。
【０１１０】
次に、本実施の形態の作用効果について説明する。
本実施の形態では、記録層３においては、第１の中点ＭＰ１は磁化容易軸９１の方向に沿う平面形状の最大長さＬを有する仮想の第１の直線６３の中点であり、中心点ＣＰは磁化困難軸９２の方向に沿う平面形状の長さＷを有する仮想の第２の直線６４の中点である第２の中点ＭＰ２にあるため、直線領域ＳＲでは磁化容易軸９１方向の長さが長くなる。そのため、直線領域ＳＲではライト線電流ＩＷＴによる磁界の影響が大きくなる。したがって、第１の中点ＭＰ１と中心点ＣＰとで挟まれた領域である直線領域ＳＲに磁界を印加することで、書き込みの際に効率的な磁化反転が可能となる。すなわち、記録層３が磁化容易軸９１に対して非対称な形状の場合は、第１の中点ＭＰ１と中心点ＣＰとを結ぶ直線領域ＳＲを実施の形態１での中心点ＣＰと同様に考えることによって同様な効果を得ることが可能である。
【０１１１】
本実施の形態の磁気記憶素子ＭＥによれば、積層方向からみて記録層３の平面形状がライト線ＷＴの第１の中心線ＡＷに対して非対称であるため、形状による磁気異方性の影響により、記録層３の磁化分布は磁化容易軸９１に対して非対称となる。そのため、記録層３の一方端ＬＰ側または他方端ＲＰ側においては、さらに磁化が飽和しなくなる。したがって、記録層３形状とライト線電流ＩＷＴにより印加される磁界がともに仮想の第１の中心線ＡＷに対して非対称であるため、ライト線ＷＴにより半選択となった記録層３の誤反転をより防止することができる。
【０１１２】
また、本実施の形態の磁気記憶素子ＭＥによれば、ライト線ＷＴの仮想の第１の中心線ＡＷに対して中心点ＣＰよりも第１の中点ＭＰ１は離れて配置されているため、一方端ＬＰまたは他方端ＲＰと直線領域ＳＲとの距離を確保することができるため、その配置の余裕度が大きくなる。そのため、たとえばフォトリソグラフィーにおいて、各層間の重ね合わせにずれが発生した場合でも、半選択状態になった磁気記憶素子ＭＥのデータの誤反転を抑制することができる。
【０１１３】
また、本実施の形態の磁気記憶素子ＭＥによれば、積層方向からみてライト線ＷＴとビット線ＢＬとの間に平面形状の全てが挟まれているため、ライト線ＷＴの製造工程において段差が発生した場合においても、その影響を防ぐことができる。
【０１１４】
また、上述した磁気記憶素子ＭＥおよび磁気記憶装置ＭＤでは、１つのメモリセルに１つの磁気記憶素子ＭＥを設けたメモリセルを例に挙げて説明したが、１つのメモリセルに２つ以上の磁気記憶素子ＭＥを設けてもよく、また、それらのメモリセルが互いに積層されていてもよい。
【０１１５】
上記の各実施の形態は、適時組み合わせることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【符号の説明】
【０１１６】
１  固着層、２  トンネル絶縁層、３  記録層、１１  半導体基板、１２  素子分離絶縁膜、１３，１５，１７，２１，２４，２６，２８  層間絶縁膜、１３ａ，１７ａ，２１ａ，２１ｂ  コンタクトホール、１４，１６，１８，２３，２７  接続部材、１５ａ，１５ｂ，１５ｃ，２４ａ  開口部、１６，２５，２９  配線層、１９  導電層、２０  保護膜、２８  絶縁層、６３  仮想の第１の直線、６４  仮想の第２の直線、９１  磁化容易軸、９２  磁化困難軸、ＡＷ  仮想の第１の中心線、ＢＬ  ビット線、ＢＷ  仮想の第２の中心線、ＣＰ  中心点、Ｄ  ドレイン領域、Ｇ  ゲート電極、ＧＩ  ゲート絶縁膜、ＨＲ  被覆層、ＩＷＴ  ライト線電流、ＬＰ  一方端、ＭＣ  メモリセル、ＭＤ  磁気記憶装置、ＭＥ  磁気記憶素子、ＭＭ  強磁性トンネル接合素子、ＭＰ１  第１の中点、ＭＰ２  第２の中点、ＭＰ３  第３の中点、ＭＰ４  第４の中点、ＭＲ  メモリセル領域、ＲＰ  他方端、ＲＲ  周辺回路領域、Ｓ  ソース領域、Ｓ／Ｄ  ソース／ドレイン領域、Ｓ１  他方の部分の面積、Ｓ２  一方の部分の面積、ＳＩ  側壁絶縁膜、ＳＬ  ソース線、ＳＲ  直線領域、ＴＲ  素子選択用トランジスタ、ＴＲＡ  トランジスタ、ＷＤ  ワード線、ＷＴ  ライト線。
【図１】
2011210830.tif 000004
【図２】
2011210830.tif 000005
【図３】
2011210830.tif 000006
【図４】
2011210830.tif 000007
【図５】
2011210830.tif 000008
【図６】
2011210830.tif 000009
【図７】
2011210830.tif 000010
【図８】
2011210830.tif 000011
【図９】
2011210830.tif 000012
【図１０】
2011210830.tif 000013
【図１１】
2011210830.tif 000014
【図１２】
2011210830.tif 000015
【図１３】
2011210830.tif 000016
【図１４】
2011210830.tif 000017
【図１５】
2011210830.tif 000018
【図１６】
2011210830.tif 000019
【図１７】
2011210830.tif 000020
【図１８】
2011210830.tif 000021
【図１９】
2011210830.tif 000022
【図２０】
2011210830.tif 000023
【図２１】
2011210830.tif 000024
【図２２】
2011210830.tif 000025
【図２３】
2011210830.tif 000026
【図２４】
2011210830.tif 000027