(57)【要約】【課題】配線からのＣｕの拡散を防止する。【解決手段】例えば、ＵＤＣ拡散バリア膜２２、ポーラスシリカ膜２３、ＵＤＣミドルストッパ膜２４、ポーラスシリカ膜２５およびＵＤＣ拡散バリア膜２６の積層構造にビア溝２７ａと配線溝２７ｂを形成したときに、内部に露出するＵＤＣ拡散バリア膜２２、ＵＤＣミドルストッパ膜２４、ＵＤＣ拡散バリア膜２６の表面に対し、水素プラズマを照射する。これにより、各ＳｉＣ膜の露出表面をＳｉリッチにする。そして、プラズマ照射後のビア溝２７ａと配線溝２７ｂにＴａ膜２８を形成し、Ｃｕで埋め込む。Ｔａ膜２８と接触することとなるＳｉＣ膜の表面をあらかじめＳｉリッチな状態にしておくことにより、Ｔａ膜２８をＣｕの突き抜けが抑えられるような結晶構造に制御することが可能になる。これにより、配線からのＣｕの拡散を防止することが可能になる。【選択図】図７
2011101028.tif 000002
【特許請求の範囲】
【請求項１】
多層配線を有する半導体装置の製造方法において、
上層側がＳｉリッチになるような組成勾配を有するＳｉＣ膜と、絶縁膜との積層構造を形成する工程と、
前記積層構造に、内部に前記ＳｉＣ膜が露出する溝を形成する工程と、
前記溝にバリアメタルを形成する工程と、
前記バリアメタルが形成された前記溝を導電材料で埋め込む工程と、
を有し、
前記積層構造を形成する工程では、
前記ＳｉＣ膜の形成の間、前記ＳｉＣ膜の原料の濃度を制御することによって、上層側がＳｉリッチになるような組成勾配を有する前記ＳｉＣ膜を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記溝の形成後、前記溝に対して水素、アンモニア、又は窒素のいずれかを含有するプラズマを照射することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記溝の形成後、前記溝に対して紫外線を照射することを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
前記溝の形成後、前記溝にＳｉ層を堆積することを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置を構成する際等に現在広く利用されている多層配線構造では、信号の伝播速度が主に配線抵抗と配線間に存在する絶縁膜の寄生容量で決まる。配線間隔が１μｍ以上であれば配線間容量は小さくデバイス全体の速度に影響することは少ないが、配線間隔が０．５μｍ以下程度になるとその影響は大きくなってくる。特に今後０．２μｍ以下の配線間隔で回路を形成することも想定されており、そのような場合には配線間容量がデバイス速度に非常に大きく影響してくることが予想されている。また、近年では半導体装置の高集積化が進み、配線間隔がいっそう狭くなってきているため、これまでと同じ配線厚のままでは配線間容量が増大してしまうことになる。配線厚を薄くして配線間の絶縁膜領域を小さくすれば、配線間容量を低減することは可能であるが、配線厚を薄くすれば配線抵抗は上昇するため、回路動作の高速化は妨げられる。そこで、現在では、配線間容量の低減を図るためには用いる絶縁膜の低誘電率化が最も有力な手段と考えられており、比誘電率が２．０〜２．５程度の低誘電率（Ｌｏｗ−ｋ）材料が注目されている（例えば、特許文献１参照。）。
【０００３】
Ｌｏｗ−ｋ材料には、例えば、塗布プロセスによって成膜するものとして、有機系のポリアリーレンやポリアリルエーテル、無機系の水素シルセスキオキサン（ＨＳＱ）、有機・無機ハイブリッドのメチルシルセスキオキサン（ＭＳＱ）、あるいはＨＳＱとＭＳＱの混合材料等が用いられる。また、オルガノシロキサン系材料を原料ガスとしたＣＶＤ（Chemical Vapor Deposition）プロセスによって成膜するものとして、シリコンオキシカーバイド等も用いられる。さらに、成膜プロセスによらず、Ｌｏｗ−ｋ絶縁膜中に空孔を形成することによって誘電率を低下させる方法もあり、空孔形成による膜の機械的強度劣化とのバランスをとりながら、デバイスへの適用が進められている。
【０００４】
一般に多層配線構造では、素子に近い下層に微細な配線が適用されることが多く、上記のような配線間容量の問題がより顕著になるため、特にそのような部分にＬｏｗ−ｋ材料を用いることが強く求められている。一方で、そのような微細な配線を用いている部分では、電場の広がりによって上下層の配線間容量も無視できなくなる。したがって、現在では、横方向の配線間のみならず上下方向の配線間にもＬｏｗ−ｋ絶縁膜を設ける必要性が高まっている。
【０００５】
しかし、多層配線構造の配線間や層間のＬｏｗ−ｋ絶縁膜を用いた場合、低誘電率化は図れるものの、従来のシリコンオキサイド（ＳｉＯ2）膜等の材料に比べると、その機械的強度は低下してしまうため、むやみに多層配線構造内の絶縁膜をＬｏｗ−ｋ絶縁膜に置き換えることはできない。そこで、最近では、より多層配線構造内での占有率が小さい、例えば、銅（Ｃｕ）等の配線材料の拡散を抑える拡散バリア膜、絶縁膜上に設けられるキャップ膜、エッチング層の下に設けられるエッチングストッパ膜等の低誘電率化も求められてきている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１３６３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
拡散バリア膜等には、例えば、ＣＶＤ法を用いて形成されるシリコンナイトライド（ＳｉＮ）や酸素（Ｏ）含有シリコンカーバイド（ＳｉＣ）（Oxygen-Doped Carbide，ＯＤＣ）を用いることができる。これらの比誘電率は、ＳｉＮが約７．０、ＯＤＣが４．５〜５．０程度である。
【０００８】
最近では、拡散バリア膜等の材料として、低酸素濃度あるいは無酸素状態においてオルガノシランを原料に用いて形成される、よりカーボン（Ｃ）組成の高いＳｉＣ（UnDoped Carbide，ＵＤＣ）が注目されてきている。ＵＤＣは、その比誘電率を２．５〜４．５の範囲とすることが可能であり、拡散バリア膜として用いた場合には良好なＣｕの拡散バリア性を示す。ところが、ＵＤＣを多層配線構造内に用いた場合には、次のような問題が生じる場合があった。
【０００９】
ダマシン法を用いた多層配線構造の形成では、まず絶縁膜に配線溝を形成し、その配線溝に薄いタンタル（Ｔａ）等のバリアメタルを形成した後、そこに導電材料であるＣｕを埋め込んでＣｕ配線を形成する。配線溝内に形成されるバリアメタルは、導電性を有しながら、Ｃｕ配線から絶縁膜へのＣｕの拡散を抑える役割を果たす。このようなＣｕ配線の近傍には、絶縁材料を用いて、例えば、Ｃｕ配線の上面に形成される拡散バリア膜やエッチングストッパ膜、あるいは配線溝の形成前に絶縁膜上に形成しておくキャップ膜が設けられている。
【００１０】
しかし、そのような拡散バリア膜等に低誘電率のＵＤＣを用いた場合、その配線構造内にＵＤＣとバリアメタルが接触するような部分が存在すると、その形成過程やデバイス動作時に、Ｃｕ配線のＣｕが、そのような接触部分のバリアメタルを突き抜け、絶縁膜中に拡散してしまうといった現象が見られる場合があった。絶縁膜中へのＣｕの拡散は、リーク電流の増加や配線抵抗の上昇を引き起こす。そのため、全体的な誘電率が低く抑えられかつ配線材料の絶縁膜中への拡散が抑えられた多層配線構造、およびそのような多層配線構造を有する半導体装置を実現するための技術が強く要望されている。
【００１１】
本発明はこのような点に鑑みてなされたものであり、高性能でかつ高信頼性の半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一観点によれば、多層配線を有する半導体装置の製造方法において、ＳｉＣ膜と絶縁膜の積層構造を形成する工程と、前記積層構造に溝を形成する工程と、前記溝を形成したときに前記溝の内部に露出する前記ＳｉＣ膜の表面をＳｉリッチにする工程と、前記溝にバリアメタルを形成する工程と、前記バリアメタルが形成された前記溝を導電材料で埋め込む工程と、を有する半導体装置の製造方法が提供される。
【００１３】
このような半導体装置の製造方法によれば、ＳｉＣ膜と絶縁膜の積層構造に溝を形成したときにその内部に露出するＳｉＣ膜の表面をＳｉリッチにし、その後、その溝にバリアメタルを形成し、その溝を導電材料で埋め込む。このように溝内でバリアメタルと接触することとなるＳｉＣ膜の表面をあらかじめＳｉリッチな状態にしておくと、その表面に形成されるバリアメタルの結晶性を制御することが可能になる。バリアメタル結晶を所定の構造に制御することにより、その後に埋め込まれる導電材料がバリアメタルを突き抜けて拡散してしまうのを抑制することが可能になる。
【００１４】
また、本発明の一観点によれば、多層配線を有する半導体装置の製造方法において、上層側がＳｉリッチになるような組成勾配を有するＳｉＣ膜と、絶縁膜との積層構造を形成する工程と、前記積層構造に、内部に前記ＳｉＣ膜が露出する溝を形成する工程と、前記溝にバリアメタルを形成する工程と、前記バリアメタルが形成された前記溝を導電材料で埋め込む工程と、を有し、前記積層構造を形成する工程では、前記ＳｉＣ膜の形成の間、前記ＳｉＣ膜の原料の濃度を制御することによって、上層側がＳｉリッチになるような組成勾配を有する前記ＳｉＣ膜を形成する半導体装置の製造方法が提供される。
【００１５】
このような半導体装置の製造方法によれば、ＳｉＣ膜と絶縁膜の積層構造を形成する際、ＳｉＣ膜をその上層側がＳｉリッチになるような組成勾配となるように形成する。そして、その積層構造に溝を形成し、その溝にバリアメタルを形成し、その溝を導電材料で埋め込む。このようにＳｉＣ膜をあらかじめその上層側がＳｉリッチになるように形成しておくことにより、その後に溝が形成されてバリアメタルが形成されたときにその結晶性を制御することが可能になり、導電材料がバリアメタルを突き抜けて拡散してしまうのを抑制することが可能になる。
【００１６】
また、本発明の一観点によれば、多層配線を有する半導体装置において、ＳｉＣ膜と絶縁膜の積層構造と、前記積層構造に形成され内部に前記ＳｉＣ膜が露出する溝と、前記溝に形成されたバリアメタルと、前記バリアメタルが形成された前記溝に埋め込まれた導電材料と、を有し、前記ＳｉＣ膜は、前記バリアメタルとの接触面がＳｉリッチになっている半導体装置が提供される。
【００１７】
このような半導体装置によれば、溝内のＳｉＣ膜とバリアメタルが接触する部分において、ＳｉＣ膜は、バリアメタルとの接触面がＳｉリッチになっている。このとき、バリアメタルは、所定の結晶構造で形成されており、それにより、溝に埋め込まれた導電材料がバリアメタルを突き抜けて拡散してしまうのを抑制することが可能になる。
【発明の効果】
【００１８】
多層配線構造において、溝内のＳｉＣ膜とバリアメタルの接触部分のＳｉＣ膜表面がＳｉリッチになるようにした。これにより、低誘電率を確保しつつ、溝内の導電材料がバリアメタルを突き抜けて拡散してしまう現象を抑えることができる。その結果、高性能でかつ信頼性の高い多層配線構造が実現可能になり、また、そのような多層配線構造を有する高性能かつ高信頼性の半導体装置が実現可能になる。
【図面の簡単な説明】
【００１９】
【図１】Ｃｕの拡散現象の説明図である。
【図２】ＳｉＣ膜上に成膜されたＴａ膜のシート抵抗の測定結果を示す図である。
【図３】ＳｉＣ膜上に成膜されたＴａ膜の結晶構造の解析結果を示す図である。
【図４】ＳｉＣ膜のＣ含有量とＴａ膜の結晶性の関係を示す図である。
【図５】水素プラズマ処理を行ったＳｉＣ膜上に成膜されたＴａ膜のシート抵抗の測定結果を示す図である。
【図６】水素プラズマ処理を行ったＳｉＣ膜上に成膜されたＴａ膜の結晶構造の解析結果を示す図である。
【図７】多層配線構造の要部断面模式図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、ＵＤＣを拡散バリア膜に用いたときのＣｕの拡散現象について説明する。
図１はＣｕの拡散現象の説明図である。この図１には、ダマシン法を用いて形成された多層配線構造の一例の要部断面を模式的に図示している。
【００２１】
図１に示した多層配線構造では、ダマシンプロセスによって絶縁膜１およびＵＤＣ膜２に、バリアメタルのＴａ膜３ａ，３ｂおよびＣｕ配線４ａ，４ｂが形成されている。そして、この層の上に形成された絶縁膜５およびＵＤＣ膜６に、デュアルダマシンプロセスによってバリアメタルのＴａ膜７、Ｃｕビア８ａおよびＣｕ配線８ｂが形成され、その上には、さらに別の絶縁膜９が形成されている。この多層配線構造では、下層側のＣｕ配線４ｂと上層側のＣｕ配線８ｂが、Ｃｕビア８ａを介して接続されている。
【００２２】
このような多層配線構造では、その形成過程やデバイス動作時に、例えば図１に矢印で示したように、Ｃｕ配線８ｂのＣｕが、Ｔａ膜７とＵＤＣ膜６が接触する部分からＵＤＣ膜６内や絶縁膜５内に拡散してしまうといった現象が発生する場合がある。また、このような拡散現象は、下層側のＴａ膜３ａ，３ｂとＵＤＣ膜２の接触部分でも同様に発生し得る。
【００２３】
多層配線構造内でこのようなＣｕの拡散現象が発生したか否かは、リーク電流の増加や配線抵抗の増加により確認することができるが、Ｃｕの拡散が電子顕微鏡等を用いた断面構造の観察で確認できるほどの規模になることもある。
【００２４】
以下に、このようなＣｕの拡散現象の発生メカニズムについて検討した結果を説明する。なお、検討に当たり、ここではサンプルとしてＵＤＣ膜上またはＯＤＣ膜上にＣＶＤ法によりＴａ膜を成膜したものを用いた。
【００２５】
図２はＳｉＣ膜上に成膜されたＴａ膜のシート抵抗の測定結果を示す図である。図２において、横軸はＴａ膜のシート抵抗（Ω／□）を表し、縦軸は確率（％）を表している。
図２には、比誘電率の異なる３種類のＵＤＣ膜上にそれぞれＴａ膜を膜厚１８ｎｍで成膜したサンプル（図中、「ＵＤＣ」と表示。）、および比誘電率の異なる３種類のＯＤＣ膜上にそれぞれＴａ膜を膜厚１８ｎｍで成膜したサンプル（図中、「ＯＤＣ」と表示。）について、それぞれＴａ膜の複数箇所のシート抵抗を測定し、そのシート抵抗を示す箇所の存在確率を求めた結果を示している。また、図２には、Ｓｉ膜上にＴａ膜を膜厚１８ｎｍで成膜したサンプル（図中、「Ｓｉ」と表示。）のＴａ膜のシート抵抗と存在確率の関係も併せて示している。
【００２６】
図２より、Ｔａ膜がＵＤＣ膜上に成膜された３サンプル（ＵＤＣ）はいずれも、Ｔａ膜がＯＤＣ膜上に成膜された３サンプル（ＯＤＣ）に比べ、Ｔａ膜のシート抵抗のばらつきが小さい。また、確率５０％での各サンプルのＴａ膜のシート抵抗を比較すると、Ｔａ膜がＳｉ膜上に成膜されたサンプル（Ｓｉ）では約９５Ω／□、Ｔａ膜がＯＤＣ膜上に成膜された３サンプル（ＯＤＣ）では約８０〜約８５Ω／□で、わずかに低下した。一方、Ｔａ膜がＵＤＣ膜上に成膜された３サンプル（ＵＤＣ）の確率５０％でのＴａ膜のシート抵抗はいずれも約３０Ω／□であり、Ｔａ膜がＳｉ膜上に成膜されたサンプル（Ｓｉ）に比べて約１／３に低下した。このように、Ｔａ膜のシート抵抗は、その下地の種類に大きく依存することがわかった。
【００２７】
続いて、これら各サンプルのＴａ膜の結晶性について調べた結果を次の図３に示す。
図３はＳｉＣ膜上に成膜されたＴａ膜の結晶構造の解析結果を示す図である。Ｔａ膜の結晶構造解析にはＸ線回折（X-Ray Diffraction，ＸＲＤ）装置を用いた。図３において、横軸は回折角２θ（ｄｅｇ）を表し、縦軸は回折Ｘ線の強度（ｃｐｓ（ｃｏｕｎｔｓ／ｓｅｃ））を表している。なお、図３には、Ｓｉ膜上に成膜されたＴａ膜の結晶構造の解析結果も併せて図示している。
【００２８】
図３より、Ｔａ膜がＳｉ膜上に成膜されたサンプル（図中、「Ｓｉ」と表示。）では、β相のＴａ（００２）（β−Ｔａ（００２））のピークが認められ、Ｔａ膜がＯＤＣ膜上に成膜されたサンプル（図中、「ＯＤＣ」と表示。ここでは２サンプルのデータを例示。）では、β−Ｔａ（００２）のピークとα相のＴａ（１１０）（α−Ｔａ（１１０））のピークが認められた。一方、Ｔａ膜がＵＤＣ膜上に成膜されたサンプル（図中、「ＵＤＣ」と表示。ここでは２サンプルのデータを例示。）では、β−Ｔａ（００２）のピークはほとんど認められず、α−Ｔａ（１１０）の強いピークが認められた。
【００２９】
ここで、ＵＤＣ膜とＯＤＣ膜の元素組成を比較すると、より低誘電率であるＵＤＣ膜では、Ｃ含有量がＯＤＣ膜に比べて６ａｔｏｍ％〜１０ａｔｏｍ％程度多くなる。
図４はＳｉＣ膜のＣ含有量とＴａ膜の結晶性の関係を示す図である。図４において、横軸は上記図３の解析に用いたサンプルのＵＤＣ，ＯＤＣ膜のＣ含有量（ａｔｏｍ％）を表し、縦軸は上記図３で得られたα−Ｔａの回折Ｘ線の強度（ｃｐｓ）を表している。
【００３０】
図４より、Ｔａ膜は、Ｃ含有量の高いＵＤＣ膜を用いた場合の方が、Ｃ含有量の低いＯＤＣ膜を用いた場合に比べ、α−Ｔａ結晶が生成されやすいということができる。このように、Ｔａ膜の結晶性は、シート抵抗同様、その下地の種類に大きく依存することがわかった。
【００３１】
従来、配線構造にＯＤＣ膜を用いたときにはＣｕ配線からＯＤＣ膜中や絶縁膜中へのＣｕの拡散は問題とならなかった。また、仮にＯＤＣ膜の代わりにＳｉ膜を用いたとしても、Ｃｕ配線から絶縁膜中へのＣｕの拡散は起こらない。これらのことを考慮すると、図１に示したようなＵＤＣ膜２，６を用いたときのＣｕの拡散現象には、ＵＤＣ膜２，６とＴａ膜３ａ，３ｂ，７の接触部分のＴａ膜３ａ，３ｂ，７の結晶性が影響しているものと推察される。
【００３２】
Ｔａ膜３ａ，３ｂ，７と接触するＵＤＣ膜２，６は、その製法上あるいは構造上、ＯＤＣ膜表面に比べて表面にメチル基が多く存在しており、このような表面性状がＯＤＣ膜やＳｉ膜とは大きく異なっている点である。そこで、ＵＤＣ膜２，６の表面性状をＯＤＣ膜の表面性状と同じか同等にする、あるいはＳｉ膜の表面性状と同じか同等にする。具体的には、例えばＵＤＣ膜２，６の表面からメチル基を解離させ、その表面性状をＯＤＣ膜やＳｉ膜の表面性状に近づける。それにより、ＵＤＣ膜２，６とＴａ膜３ａ，３ｂ，７が接触する場合にも、低誘電率特性を確保しつつ、その接触部分におけるα−Ｔａ結晶の生成を抑制して、Ｃｕ配線４ａ，４ｂ，８ｂからのＣｕの拡散を抑えることが可能になると考えられる。
【００３３】
ＵＤＣ膜表面からメチル基を解離させるため、ここでは、ＵＤＣ膜に対して水素プラズマ等を照射した場合の効果について検討した。以下、その検討結果について説明する。
図５は水素プラズマ処理を行ったＳｉＣ膜上に成膜されたＴａ膜のシート抵抗の測定結果を示す図である。図５において、横軸はＴａ膜のシート抵抗（Ω／□）を表し、縦軸は確率（％）を表している。
【００３４】
ここではサンプルとして、所定比誘電率のＵＤＣ膜またはＯＤＣ膜に対し、真空雰囲気のＣＶＤチャンバ内で水素プラズマを照射し、その後、続けてそのＣＶＤチャンバ内でＴａ膜を膜厚１８ｎｍで成膜したものを用いた。水素プラズマ処理は、水素約４０００ｓｃｃｍ、圧力約４．０Ｔｏｒｒ、ＲＦ電力約２００Ｗ、処理時間約６０秒の条件で行った。なお、１ｓｃｃｍ＝１ｍＬ／ｍｉｎ（０℃，１０１．３ｋＰａ）、１Ｔｏｒｒ＝１３３．３２Ｐａである。
【００３５】
図５には、異なる比誘電率のＵＤＣ膜にそれぞれ水素プラズマ処理を行ってからＴａ膜を所定膜厚で成膜した３サンプル（図中、「ＵＤＣ」と表示。）および異なる比誘電率のＯＤＣ膜にそれぞれ水素プラズマ処理を行ってからＴａ膜を所定膜厚で成膜した３サンプル（図中、「ＯＤＣ」と表示。）のＴａ膜のシート抵抗と存在確率の関係を示している。また、図５には、Ｓｉ膜上にＴａ膜を同じく膜厚１８ｎｍで成膜したサンプル（図中、「Ｓｉ」と表示。）のＴａ膜のシート抵抗と存在確率の関係も併せて示している。
【００３６】
図５より、Ｔａ膜が水素プラズマ処理を行ったＵＤＣ膜に成膜された３サンプル（ＵＤＣ）の確率５０％でのＴａ膜のシート抵抗はいずれも約９５Ω／□になる。上記図２に示したように、Ｔａ膜が水素プラズマ処理を行っていないＵＤＣ膜上に成膜された場合の確率５０％でのＴａ膜のシート抵抗は約３０Ω／□であったが、ＵＤＣ膜に水素プラズマ処理を行うことにより、その上に成膜されるＴａ膜のシート抵抗は、Ｔａ膜がＳｉ膜上に成膜されたサンプル（Ｓｉ）のＴａ膜のシート抵抗にほぼ一致するようになった。
【００３７】
また、水素プラズマ処理を行ったＯＤＣ膜に成膜された３サンプル（ＯＤＣ）についてもこれと同様のことが言え、上記図２に示したように、Ｔａ膜が水素プラズマ処理を行っていないＯＤＣ膜上に成膜された場合の確率５０％でのＴａ膜のシート抵抗が約８０〜約８５Ω／□であったのに対し、ＯＤＣ膜に水素プラズマ処理を行うことにより、その上に成膜されるＴａ膜のシート抵抗は、Ｔａ膜がＳｉ膜上に成膜されたサンプル（Ｓｉ）のＴａ膜のシート抵抗にほぼ一致するようになった。
【００３８】
図６は水素プラズマ処理を行ったＳｉＣ膜上に成膜されたＴａ膜の結晶構造の解析結果を示す図である。Ｔａ膜の結晶構造解析にはＸＲＤ装置を用いた。図６において、横軸は回折角２θ（ｄｅｇ）を表し、縦軸は回折Ｘ線の強度（ｃｐｓ）を表している。なお、図６には、Ｓｉ膜上に成膜されたＴａ膜の結晶構造の解析結果も併せて図示している。
【００３９】
図６より、Ｔａ膜が水素プラズマ処理を行ったＵＤＣ膜上に成膜されたサンプル（図中、「ＵＤＣ」と表示。）とＴａ膜が水素プラズマ処理を行ったＯＤＣ膜上に成膜されたサンプル（図中、「ＯＤＣ」と表示。）とでは、Ｔａ膜がほぼ同じ結晶構造を有していることがわかった。また、これらのサンプルのＴａ膜は、Ｔａ膜がＳｉ膜上に成膜されたサンプル（図中、「Ｓｉ」と表示。）ともほぼ同じ結晶構造を有していることがわかった。
【００４０】
図６のＸＲＤ測定結果を上記図３のものと比較すると、Ｔａ膜が水素プラズマ処理を行ったＵＤＣ膜上に成膜されたサンプル（ＵＤＣ）では、β−Ｔａ（００２）のピークは残るが、α−Ｔａ（１１０）のピークはほとんど消失している状況が見て取れ、このＴａ膜がＳｉ膜上に成膜されたサンプル（Ｓｉ）のＴａ膜の結晶性に近くなることがわかった。
【００４１】
また、Ｔａ膜が水素プラズマ処理を行ったＯＤＣ膜上に成膜されたサンプル（ＯＤＣ）についても同様のことが言え、ＯＤＣ膜に水素プラズマ処理を行ったことにより、α−Ｔａ（１１０）のピークがほとんど消失している状況が見て取れ、このＴａ膜がＳｉ膜上に成膜されたサンプル（Ｓｉ）のＴａ膜の結晶性に近くなることがわかった。
【００４２】
このように、ＵＤＣ膜に対して水素プラズマ処理を行った後にＴａ膜を形成することにより、α−Ｔａ結晶の生成を抑制することが可能になる。これは、前述のように、水素プラズマ処理によってＵＤＣ膜表面からメチル基が解離し、その表面性状がＳｉ膜の表面性状と同等になったためと考えられる。換言すれば、このような水素プラズマ処理により、ＵＤＣ膜の表面が、よりＳｉリッチになったためと考えられる。
【００４３】
また、さらに注目すべきは、ＯＤＣ膜に対して水素プラズマ処理を行ってＴａ膜を形成した場合にも、ＵＤＣ膜の場合と同様、α−Ｔａ結晶の生成を抑制することができる点である。このように、ＯＤＣ膜についても、水素プラズマ処理により、その表面性状をＳｉ膜の表面性状と同等に、すなわちよりＳｉリッチにすることができる。
【００４４】
上記の説明では、ＵＤＣ膜上あるいはＯＤＣ膜上へのＴａ膜の成膜に先立ち、それらのＳｉＣ膜に水素プラズマ処理を行う場合を例にして述べた。このような水素プラズマ処理のほか、アンモニアプラズマ処理や窒素プラズマ処理を行っても、それらＳｉＣ膜の表面からメチル基を解離してその表面性状をＳｉリッチにし、α−Ｔａ結晶の生成を抑制することが可能である。なお、水素プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理にはそれぞれ、水素を含有するプラズマによる処理、アンモニアを含有するプラズマによる処理、窒素を含有するプラズマによる処理を含むものとする。
【００４５】
また、ＳｉＣ膜に波長１００ｎｍ〜４００ｎｍ程度の紫外線を照射することによっても、メチル基を解離してその表面性状をＳｉリッチにし、α−Ｔａ結晶の生成を抑制することが可能である。
【００４６】
また、ＳｉＣ膜の表面性状をＳｉリッチにするためには、ＳｉＣ膜の表面に極薄い、例えば１原子層〜数原子層程度の厚みでＳｉ層を成膜するようにしてもよい。このような方法によっても、ＳｉＣ膜の表面のみをＳｉリッチにすることが可能になるため、その上にＴａ膜を成膜した場合にも、α−Ｔａ結晶の生成は抑制されるようになる。
【００４７】
また、ＳｉＣ膜を形成する際、その原料ガス濃度を制御し、膜表面にいくに従ってＣ組成が減少しＳｉ組成が増加するよう、組成に勾配をもたせたＳｉＣ膜を形成するようにしてもよい。このような方法によっても、ＳｉＣ膜の表面性状をＳｉリッチにすることができるため、その上にＴａ膜を成膜した場合にも、α−Ｔａ結晶の生成は抑制されるようになる。
【００４８】
以下、上記手法を多層配線構造の形成に適用した場合について具体例を挙げて説明する。
まず、第１の適用例について説明する。
【００４９】
図７は多層配線構造の要部断面模式図である。
シリコン基板１０の素子分離領域１１で画定された素子領域内に、常法に従い、ゲート絶縁膜１２ａ、ゲート電極１２ｂ、サイドウォール１２ｃおよび不純物拡散領域１２ｄ，１２ｅを有する絶縁ゲート型のトランジスタ１２を形成した。
【００５０】
トランジスタ１２の形成後、ＣＶＤ法によりリンケイ酸ガラス（Phospho-Silicate Glass，ＰＳＧ）１３を膜厚約１．５μｍで成膜し（基板温度約６００℃）、化学的機械的研磨（Chemical Mechanical Polishing，ＣＭＰ）により平坦化した後、電極取り出し用レジストパターンをマスクにして常法によりビア溝を形成した。そして、そのビア溝をタングステン（Ｗ）で埋め込み、不要なＷをＣＭＰにより除去し、トランジスタ１２の不純物拡散領域１２ｄ，１２ｅにそれぞれ接続されたＷプラグ１４ａ，１４ｂを形成した。
【００５１】
続いて、テトラメチルシランを原料に用いたＣＶＤ法により、膜厚約５０ｎｍのＵＤＣ膜を成膜し、ＵＤＣエッチングストッパ膜１５を形成した。このＵＤＣエッチングストッパ膜１５は、原料であるテトラメチルシランガス流量約６５０ｓｃｃｍ、チャンバ内圧力約４．５Ｔｏｒｒ、ＨＦＲＦ電力約５００Ｗ、ＬＦＲＦ電力約１５０Ｗの条件で成膜した。
【００５２】
続いて、ＭＳＱとＨＳＱの混合材料を使ったＬｏｗ−ｋ材料（触媒化成工業製ＮＣＳ（商品名））を用い、Ｌｏｗ−ｋ絶縁膜としてハイブリッド型のポーラスシリカ膜１６をスピンオンプロセスにより膜厚約２５０ｎｍで成膜した。このときのＮＣＳのキュア条件は、温度約４００℃、時間約６０分とした。そして、その上に膜厚約１００ｎｍのＳｉＯ膜をＣＶＤ法により成膜してＳｉＯキャップ膜１７を形成した。
【００５３】
このＳｉＯキャップ膜１７上に、１層目配線用レジストパターンを形成した後、それをマスクにして、常法により、ＳｉＯキャップ膜１７、ポーラスシリカ膜１６およびＵＤＣエッチングストッパ膜１５の一部を除去し、Ｗプラグ１４ａ，１４ｂにそれぞれ通じる２つの配線溝１８ａ，１８ｂを形成した。
【００５４】
そして、形成されたこれら２つの配線溝１８ａ，１８ｂに対し、水素プラズマ照射ヘッドを備えたＣＶＤ装置を用い、水素プラズマ処理を行った。その際、水素プラズマは、水素流量約４０００ｓｃｃｍ、チャンバ内圧力約４．０Ｔｏｒｒ、ＲＦ電力約２００Ｗの条件で照射し、照射時間は約６０秒とした。この水素プラズマ処理により、配線溝１８ａ，１８ｂを形成したときに露出するＵＤＣエッチングストッパ膜１５の表面からメチル基が除去され、その表面がＳｉリッチな状態になる。
【００５５】
水素プラズマ処理後、その配線溝１８ａ，１８ｂに、バリアメタルとしてのＴａ膜１９をスパッタ法により膜厚約３０ｎｍで形成した。このとき、Ｔａ膜１９とＵＤＣエッチングストッパ膜１５の接触面では、配線溝１８ａ，１８ｂを形成したときに露出するＵＤＣエッチングストッパ膜１５の表面にあらかじめ水素プラズマ処理が施されており、その表面がＳｉリッチになっている。そのため、その表面がＴａ膜１９と接触することになっても、上記知見に基づき、α−Ｔａ結晶の生成が抑制されるようになる。
【００５６】
配線溝１８ａ，１８ｂへのＴａ膜１９の形成後は、その上にＣｕ膜２０をスパッタ法により膜厚約３０ｎｍで成膜し、さらに、めっき法によりそれらの配線溝１８ａ，１８ｂをＣｕで埋め込んだ。そして、不要なＣｕをＣＭＰにより除去して１層目のＣｕ配線２１ａ，２１ｂを形成した後、Ｃｕの拡散バリア膜としてＵＤＣ膜をＣＶＤ法により膜厚約５０ｎｍで成膜し、ＵＤＣ拡散バリア膜２２を形成した。ＵＤＣ拡散バリア膜２２は、テトラメチルシランガス流量約６５０ｓｃｃｍ、チャンバ内圧力約４．５Ｔｏｒｒ、ＨＦＲＦ電力約５００Ｗ、ＬＦＲＦ電力約１５０Ｗの条件で成膜した。
【００５７】
ここまでの工程により、多層配線構造の１層目の配線層を形成した。
次いで、ＵＤＣ拡散バリア膜２２上に、ＮＣＳを用いてハイブリッド型のポーラスシリカ膜２３をスピンオンプロセスにより膜厚約２００ｎｍで成膜した。その後、ＵＤＣ膜をＣＶＤ法により成膜してＵＤＣミドルストッパ膜２４を形成し、ＵＤＣミドルストッパ膜２４上に、ＮＣＳを用いてハイブリッド型のポーラスシリカ膜２５をスピンオンプロセスにより膜厚約１７０ｎｍで成膜した。そして、その上に膜厚約５０ｎｍのＵＤＣ膜をＣＶＤ法により成膜し、ＵＤＣ拡散バリア膜２６を形成した。なお、その形成条件は、先に形成したＵＤＣ拡散バリア膜２２の形成時と同じにした。
【００５８】
続いて、反射防止膜等（図示せず。）を付け、まず、ビア用レジストパターンをマスクにして、常法により、Ｃｕ配線２１ｂに通じるビア溝２７ａを形成した。このビア溝２７ａの形成時、ＵＤＣ拡散バリア膜２２は、エッチングストッパ膜としての役割も果たす。そして、ビア溝２７ａの形成後、配線用レジストパターンをマスクにして、同じく常法により、ＵＤＣミドルストッパ膜２４が露出するまで開口し、配線溝２７ｂを形成した。
【００５９】
そして、形成されたこれらのビア溝２７ａおよび配線溝２７ｂに対し、１層目の配線溝１８ａ，１８ｂのときと同様に、所定のＣＶＤ装置を用い、水素流量約４０００ｓｃｃｍ、チャンバ内圧力約４．０Ｔｏｒｒ、ＲＦ電力約２００Ｗの照射条件、約６０秒の照射時間で、水素プラズマ処理を行った。この水素プラズマ処理により、ビア溝２７ａおよび配線溝２７ｂを形成したときに露出するＵＤＣ拡散バリア膜２２，２６の表面およびＵＤＣミドルストッパ膜２４の表面からメチル基が除去され、それらの表面がＳｉリッチな状態になる。
【００６０】
水素プラズマ処理後は、そのビア溝２７ａおよび配線溝２７ｂに、バリアメタルとしてのＴａ膜２８をスパッタ法により膜厚約３０ｎｍで形成した。このとき、Ｔａ膜２８とＵＤＣ拡散バリア膜２２，２６との接触面、Ｔａ膜２８とＵＤＣミドルストッパ膜２４との接触面では、上記のように、ビア溝２７ａおよび配線溝２７ｂを形成したときに露出するＵＤＣ拡散バリア膜２２，２６およびＵＤＣミドルストッパ膜２４の表面にあらかじめ水素プラズマ処理が施されており、それらの表面がＳｉリッチになっている。そのため、それらの表面がＴａ膜２８と接触することになっても、上記知見に基づき、α−Ｔａ結晶の生成が抑制されるようになる。
【００６１】
ビア溝２７ａおよび配線溝２７ｂへのＴａ膜２８の形成後は、その上にＣｕ膜２９をスパッタ法により膜厚約３０ｎｍで成膜し、さらに、めっき法によりビア溝２７ａおよび配線溝２７ｂを導電材料であるＣｕで埋め込んだ。そして、不要なＣｕをＣＭＰにより除去してＣｕビア３０ａおよび２層目のＣｕ配線３０ｂを形成した。
【００６２】
ここまでの工程により、多層配線構造の２層目の配線層を形成した。
この２層目の配線層の上には、まず、ＳｉＯ2層間絶縁膜３１を形成して、そこに配線溝を形成し、さらに、Ｔａ膜３２およびＣｕ膜３３を成膜して、Ｃｕを埋め込み、ＣＭＰを行ってＣｕ配線３４を形成した。そして、その表面にＵＤＣ拡散バリア膜３５およびＳｉＯ2層間絶縁膜３６を形成し、ＵＤＣ拡散バリア膜３５をエッチングストッパにして最終的にＣｕ配線３４に通じるビア溝を形成した。そして、そこにＷプラグ３７を形成し、さらにその上にアルミニウム（Ａｌ）パッド３８を形成し、最後に、Ａｌパッド３８表面の一部を残してその他の領域に保護膜３９を形成した。
【００６３】
このようにして第１の適用例の多層配線構造を完成した。
また、この第１の適用例の多層配線構造とは別に、ここでは比較例として、上記のプロセスのうち、１層目の配線溝１８ａ，１８ｂの形成後とビア溝２７ａおよび２層目の配線溝２７ｂの形成後に行った水素プラズマ処理のプロセスを省略し、それ以外のプロセスおよび構成は同じにした多層配線構造も併せて形成した。
【００６４】
このようにして形成された２種類の多層配線構造に対しそれぞれ、温度が約４００℃でその温度での保持時間が約３０分の熱処理を１０回繰り返して行い、それらの回路評価を行った。その結果、水素プラズマ処理を省略した比較例の多層配線構造では、熱処理後には、熱処理前に比べてリーク電流の増大や配線抵抗の上昇等が認められた。一方、水素プラズマ処理を行っている第１の適用例の多層配線構造では、熱処理後もそのようなリーク電流の増大や配線抵抗の上昇等は発生しなかった。また、電子顕微鏡を用いた断面観察でも、ＵＤＣエッチングストッパ膜１５とＴａ膜１９の接触面、ＵＤＣ拡散バリア膜２２とＴａ膜２８の接触面、ＵＤＣミドルストッパ膜２４とＴａ膜２８の接触面およびＵＤＣ拡散バリア膜２６とＴａ膜２８の接触面の各近傍において、Ｃｕの拡散は認められなかった。
【００６５】
ＵＤＣ膜に水素プラズマ処理を行うことにより、低誘電率を確保しつつ、Ｃｕの拡散を効果的に抑制した、高性能でかつ信頼性の高い多層配線構造を有する半導体装置を形成することができた。
【００６６】
次に、第２の適用例について説明する。なお、この第２の適用例の多層配線構造の説明においては、上記第１の適用例の多層配線構造と同一の要素については同一の符号を付している。
【００６７】
第２の適用例の多層配線構造は、上記第１の適用例において述べた水素プラズマ処理をアンモニアプラズマ処理に変更して形成した。それ以外のプロセスおよび構成は、上記第１の適用例と同じにした。
【００６８】
すなわち、上記図７に示した１層目の配線溝１８ａ，１８ｂの形成後に、それらの配線溝１８ａ，１８ｂに対し、アンモニアプラズマ照射ヘッドを備えたＣＶＤ装置を用い、アンモニアプラズマ処理を行った。また、上記図７に示したビア溝２７ａおよび２層目の配線溝２７ｂの形成後に、所定のＣＶＤ装置を用い、アンモニアプラズマ処理を行った。いずれのプロセスにおいても、アンモニアプラズマは、アンモニア流量約４０００ｓｃｃｍ、チャンバ内圧力約２．３Ｔｏｒｒ、ＲＦ電力約２００Ｗの条件で照射し、照射時間は約６０秒とした。
【００６９】
このようなアンモニアプラズマ処理によっても、上記第１の適用例で述べた水素プラズマ処理と同様、配線溝１８ａ，１８ｂを形成したときに露出するＵＤＣエッチングストッパ膜１５の表面、およびビア溝２７ａ並びに配線溝２７ｂを形成したときに露出するＵＤＣ拡散バリア膜２２，２６の表面並びにＵＤＣミドルストッパ膜２４の表面からメチル基が除去され、それらの表面がＳｉリッチな状態になる。そして、このアンモニアプラズマ処理後に、配線溝１８ａ，１８ｂ、ビア溝２７ａおよび配線溝２７ｂにバリアメタルのＴａ膜１９，２８を形成することにより、α−Ｔａ結晶の生成が抑制されるようになる。
【００７０】
このようにして形成された第２の適用例の多層配線構造に対し、上記第１の適用例と同様、温度約４００℃で保持時間約３０分の熱処理を１０回繰り返し、回路評価を行った。その結果、第２の適用例の多層配線構造では、熱処理後も、上記比較例の多層配線構造、すなわちアンモニアプラズマ処理のプロセスを省略して形成した多層配線構造で見られるようなリーク電流の増大や配線抵抗の上昇等は発生しなかった。また、電子顕微鏡を用いた断面観察でも、ＵＤＣエッチングストッパ膜１５とＴａ膜１９の接触面、ＵＤＣ拡散バリア膜２２とＴａ膜２８の接触面、ＵＤＣミドルストッパ膜２４とＴａ膜２８の接触面およびＵＤＣ拡散バリア膜２６とＴａ膜２８の接触面の各近傍において、Ｃｕの拡散は認められなかった。
【００７１】
ＵＤＣ膜にアンモニアプラズマ処理を行うことにより、低誘電率を確保しつつ、Ｃｕの拡散を効果的に抑制した、高性能でかつ信頼性の高い多層配線構造を有する半導体装置を形成することができた。
【００７２】
次に、第３の適用例について説明する。なお、この第３の適用例の多層配線構造の説明においては、上記第１の適用例の多層配線構造と同一の要素については同一の符号を付している。
【００７３】
第３の適用例の多層配線構造は、上記第１の適用例において述べた水素プラズマ処理を窒素プラズマ処理に変更して形成した。それ以外のプロセスおよび構成は、上記第１の適用例と同じにした。
【００７４】
すなわち、上記図７に示した１層目の配線溝１８ａ，１８ｂの形成後に、それらの配線溝１８ａ，１８ｂに対し、窒素プラズマ照射ヘッドを備えたＣＶＤ装置を用い、窒素プラズマ処理を行った。また、上記図７に示したビア溝２７ａおよび２層目の配線溝２７ｂの形成後に、所定のＣＶＤ装置を用い、窒素プラズマ処理を行った。いずれのプロセスにおいても、窒素プラズマは、窒素流量約４０００ｓｃｃｍ、チャンバ内圧力約２．３Ｔｏｒｒ、ＲＦ電力約１００Ｗの条件で照射し、照射時間は約６０秒とした。
【００７５】
このような窒素プラズマ処理により、配線溝１８ａ，１８ｂ、ビア溝２７ａおよび配線溝２７ｂを形成したときに露出するＵＤＣエッチングストッパ膜１５の表面、ＵＤＣ拡散バリア膜２２，２６の表面およびＵＤＣミドルストッパ膜２４の表面がＳｉリッチな状態になり、Ｔａ膜１９，２８を形成したときにも、α−Ｔａ結晶の生成が抑制されるようになる。
【００７６】
このようにして形成された第３の適用例の多層配線構造に対し、上記第１の適用例と同様、温度約４００℃で保持時間約３０分の熱処理を１０回繰り返し、回路評価を行った。その結果、第３の適用例の多層配線構造では、熱処理後も、上記比較例の多層配線構造、すなわち窒素プラズマ処理のプロセスを省略して形成した多層配線構造で見られるようなリーク電流の増大や配線抵抗の上昇等は発生しなかった。また、電子顕微鏡を用いた断面観察でも、ＵＤＣエッチングストッパ膜１５とＴａ膜１９の接触面、ＵＤＣ拡散バリア膜２２とＴａ膜２８の接触面、ＵＤＣミドルストッパ膜２４とＴａ膜２８の接触面およびＵＤＣ拡散バリア膜２６とＴａ膜２８の接触面の各近傍において、Ｃｕの拡散は認められなかった。
【００７７】
ＵＤＣ膜に窒素プラズマ処理を行うことにより、低誘電率を確保しつつ、Ｃｕの拡散を効果的に抑制した、高性能でかつ信頼性の高い多層配線構造を有する半導体装置を形成することができた。
【００７８】
次に、第４の適用例について説明する。なお、この第４の適用例の多層配線構造の説明においては、上記第１の適用例の多層配線構造と同一の要素については同一の符号を付している。
【００７９】
第４の適用例の多層配線構造は、上記第１の適用例において述べた水素プラズマ処理を紫外線処理に変更して形成した。それ以外のプロセスおよび構成は、上記第１の適用例と同じにした。
【００８０】
すなわち、上記図７に示した１層目の配線溝１８ａ，１８ｂの形成後に、それらの配線溝１８ａ，１８ｂに対し、紫外線ランプを用い、窒素やアルゴン等の不活性ガス雰囲気下で紫外線を照射する紫外線処理を行った。また、上記図７に示したビア溝２７ａおよび２層目の配線溝２７ｂの形成後に、紫外線ランプを用い、所定の雰囲気下で紫外線処理を行った。いずれのプロセスにおいても、紫外線の照射時間は約８分とした。
【００８１】
このような紫外線処理により、配線溝１８ａ，１８ｂ、ビア溝２７ａおよび配線溝２７ｂを形成したときに露出するＵＤＣエッチングストッパ膜１５の表面、ＵＤＣ拡散バリア膜２２，２６の表面およびＵＤＣミドルストッパ膜２４の表面がＳｉリッチな状態になり、Ｔａ膜１９，２８を形成したときにも、α−Ｔａ結晶の生成が抑制されるようになる。
【００８２】
このようにして形成された第４の適用例の多層配線構造に対し、上記第１の適用例と同様、温度約４００℃で保持時間約３０分の熱処理を１０回繰り返し、回路評価を行った。その結果、第４の適用例の多層配線構造では、熱処理後も、上記比較例の多層配線構造、すなわち紫外線処理のプロセスを省略して形成した多層配線構造で見られるようなリーク電流の増大や配線抵抗の上昇等は発生しなかった。また、電子顕微鏡を用いた断面観察でも、ＵＤＣエッチングストッパ膜１５とＴａ膜１９の接触面、ＵＤＣ拡散バリア膜２２とＴａ膜２８の接触面、ＵＤＣミドルストッパ膜２４とＴａ膜２８の接触面およびＵＤＣ拡散バリア膜２６とＴａ膜２８の接触面の各近傍において、Ｃｕの拡散は認められなかった。
【００８３】
ＵＤＣ膜に紫外線処理を行うことにより、低誘電率を確保しつつ、Ｃｕの拡散を効果的に抑制した、高性能でかつ信頼性の高い多層配線構造を有する半導体装置を形成することができた。
【００８４】
次に、第５の適用例について説明する。なお、この第５の適用例の多層配線構造の説明においては、上記第１の適用例の多層配線構造と同一の要素については同一の符号を付している。
【００８５】
第５の適用例の多層配線構造は、上記第１の適用例において述べた水素プラズマ処理をＳｉ層形成処理に変更して形成する。それ以外のプロセスおよび構成は、上記第１の適用例と同じである。
【００８６】
すなわち、上記図７に示した１層目の配線溝１８ａ，１８ｂの形成後に、その基体を例えばシラン（ＳｉＨ4）ガスの雰囲気下に置き、その表面吸着を利用して配線溝１８ａ，１８ｂ内等に極薄の、例えば１原子層程度の厚みでＳｉ層を形成するＳｉ層形成処理を行う。また、上記図７に示したビア溝２７ａおよび２層目の配線溝２７ｂの形成後にも、同様のＳｉ層形成処理を行う。
【００８７】
このようなＳｉ層形成処理によっても、配線溝１８ａ，１８ｂ、ビア溝２７ａおよび配線溝２７ｂを形成したときに露出するＵＤＣエッチングストッパ膜１５の表面、ＵＤＣ拡散バリア膜２２，２６の表面およびＵＤＣミドルストッパ膜２４の表面がＳｉリッチな状態になるため、Ｔａ膜１９，２８を形成したときにも、α−Ｔａ結晶の生成が抑制されるようになる。それにより、高性能かつ高信頼性の多層配線構造を有する半導体装置が形成可能になる。なお、このようなＳｉ層は、Ｃｕ配線２１ｂ上に形成された場合にも、それ自体が極薄であり、また、後の熱処理環境でシリサイド化されやすいため、Ｃｕビア３０ａとの導通は確保される。
【００８８】
なお、上記第１〜第５の適用例においては、１層目の配線溝１８ａ，１８ｂの形成後とビア溝２７ａおよび２層目の配線溝２７ｂの形成後に同種の処理を行ったが、各プロセスで異なる種類の処理を行うようしても構わない。例えば、１層目の配線溝１８ａ，１８ｂの形成後に水素プラズマ処理を行い、ビア溝２７ａおよび２層目の配線溝２７ｂの形成後にはアンモニアプラズマ処理を行うことも可能であり、このような手法によっても、上記同様の効果が得られ、高性能かつ高信頼性の半導体装置が形成可能である。処理のその他の組み合わせについても同様である。
【００８９】
次に、第６の適用例について説明する。なお、この第６の適用例の多層配線構造の説明においては、上記第１の適用例の多層配線構造と同一の要素については同一の符号を付している。
【００９０】
第６の適用例では、ＳｉＣ膜をＣＶＤ法で形成する際、その原料ガス濃度を制御して、得られるＳｉＣ膜の組成に表面ほどＣが少なくなるような勾配をもたせるようにする。例えば、上記図７に示したＵＤＣエッチングストッパ膜１５、ＵＤＣ拡散バリア膜２２，２６およびＵＤＣミドルストッパ膜２４をそれぞれ形成する際、成膜開始から原料のテトラメチルシランガスの流量を徐々に減らしていき、かわりに酸素流量を徐々に増やしていく、あるいはテトラメチルシランガスを徐々にシランガス等に切り換えていく。このような方法を用いると、ＳｉＣ膜表面のＣ組成を、ＯＤＣに近い値あるいはＳｉに近い値にすることが可能になる。
【００９１】
このような方法によれば、配線溝１８ａ，１８ｂ、ビア溝２７ａおよび配線溝２７ｂを形成したときに露出するＵＤＣエッチングストッパ膜１５の表面、ＵＤＣ拡散バリア膜２２，２６の表面およびＵＤＣミドルストッパ膜２４の表面がそこにＳｉリッチな領域を有しているため、Ｔａ膜１９，２８を形成したときにも、α−Ｔａ結晶の生成が抑制されるようになる。それにより、高性能かつ高信頼性の多層配線構造を有する半導体装置が形成可能になる。
【００９２】
また、このような方法を用いてＵＤＣエッチングストッパ膜１５、ＵＤＣ拡散バリア膜２２，２６およびＵＤＣミドルストッパ膜２４を形成すると共に、１層目の配線溝１８ａ，１８ｂの形成後やビア溝２７ａおよび２層目の配線溝２７ｂの形成後に、上記第１〜第５の適用例で述べたような各種処理を行っても構わない。
【００９３】
なお、以上の説明では、バリアメタルにＴａを用いた場合を例にして述べたが、バリアメタルとして、タンタルナイトライド（ＴａＮ）、チタン（Ｔｉ）、チタンナイトライド（ＴｉＮ）、Ｗ、タングステンナイトライド（ＷＮ）、ジルコニウム（Ｚｒ）、ジルコニウムナイトライド（ＺｒＮ）、バナジウム（Ｖ）、バナジウムナイトライド（ＶＮ）、チタンジルコニウム（ＴｉＺｒ）、チタンジルコニウムナイトライド（ＴｉＺｒＮ）を用いる場合でも、上記のようなＳｉＣ膜に対する各種処理やＳｉＣ膜の形成方法を適用することが可能である。また、これらのメタルを２種以上組み合わせてバリアメタルに用いることも可能であり、その場合にも、上記のようなＳｉＣ膜に対する各種処理やＳｉＣ膜の形成方法を適用することが可能である。
【００９４】
また、以上の説明で述べた形成条件は一例であって、条件は、形成する多層配線構造の形態やデバイスの要求特性等に応じて適当に変更可能である。
（付記１）  多層配線を有する半導体装置の製造方法において、
ＳｉＣ膜と絶縁膜の積層構造を形成する工程と、
前記積層構造に溝を形成する工程と、
前記溝を形成したときに前記溝の内部に露出する前記ＳｉＣ膜の表面をＳｉリッチにする工程と、
前記溝にバリアメタルを形成する工程と、
前記バリアメタルが形成された前記溝を導電材料で埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。
【００９５】
（付記２）  前記溝を形成したときに前記溝内に露出する前記ＳｉＣ膜の前記表面をＳｉリッチにする工程においては、
前記表面に対して水素を含有するプラズマを照射することによって、前記表面をＳｉリッチにすることを特徴とする付記１記載の半導体装置の製造方法。
【００９６】
（付記３）  前記溝を形成したときに前記溝内に露出する前記ＳｉＣ膜の前記表面をＳｉリッチにする工程においては、
前記表面に対してアンモニアを含有するプラズマを照射することによって、前記表面をＳｉリッチにすることを特徴とする付記１記載の半導体装置の製造方法。
【００９７】
（付記４）  前記溝を形成したときに前記溝内に露出する前記ＳｉＣ膜の前記表面をＳｉリッチにする工程においては、
前記表面に対して窒素を含有するプラズマを照射することによって、前記表面をＳｉリッチにすることを特徴とする付記１記載の半導体装置の製造方法。
【００９８】
（付記５）  前記溝を形成したときに前記溝内に露出する前記ＳｉＣ膜の前記表面をＳｉリッチにする工程においては、
前記表面に対して紫外線を照射することによって、前記表面をＳｉリッチにすることを特徴とする付記１記載の半導体装置の製造方法。
【００９９】
（付記６）  前記溝を形成したときに前記溝内に露出する前記ＳｉＣ膜の前記表面をＳｉリッチにする工程においては、
前記表面にＳｉ層を形成することによって、前記表面をＳｉリッチにすることを特徴とする付記１記載の半導体装置の製造方法。
【０１００】
（付記７）  前記ＳｉＣ膜と前記絶縁膜の前記積層構造を形成する工程においては、
前記ＳｉＣ膜を、原料にオルガノシランを用い低酸素濃度または酸素を含まない雰囲気下で気相成長させることによって形成することを特徴とする付記１記載の半導体装置の製造方法。
【０１０１】
（付記８）  前記バリアメタルは、Ｔａ，ＴａＮ，Ｔｉ，ＴｉＮ，Ｗ，ＷＮ，Ｚｒ，ＺｒＮ，Ｖ，ＶＮ，ＴｉＺｒ，ＴｉＺｒＮのうちの１種または２種以上を含むことを特徴とする付記１記載の半導体装置の製造方法。
【０１０２】
（付記９）  多層配線を有する半導体装置の製造方法において、
上層側がＳｉリッチになるような組成勾配を有するＳｉＣ膜と絶縁膜の積層構造を形成する工程と、
前記積層構造に内部に前記ＳｉＣ膜が露出する溝を形成する工程と、
前記溝にバリアメタルを形成する工程と、
前記バリアメタルが形成された前記溝を導電材料で埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。
【０１０３】
（付記１０）  上層側がＳｉリッチになるような組成勾配を有する前記ＳｉＣ膜と前記絶縁膜の積層構造を形成する工程においては、
前記ＳｉＣ膜の形成の間、前記ＳｉＣ膜の原料の濃度を制御することによって、表面がＳｉリッチになるような組成勾配を有する前記ＳｉＣ膜を形成することを特徴とする付記９記載の半導体装置の製造方法。
【０１０４】
（付記１１）  前記ＳｉＣ膜は、前記原料にオルガノシランを用いて気相成長させることによって形成することを特徴とする付記１０記載の半導体装置の製造方法。
（付記１２）  前記積層構造に前記ＳｉＣ膜が露出する前記溝を形成する工程後に、
前記溝を形成したときに前記溝内に露出する前記ＳｉＣ膜の表面をＳｉリッチにする工程を有することを特徴とする付記９記載の半導体装置の製造方法。
【０１０５】
（付記１３）  前記バリアメタルは、Ｔａ，ＴａＮ，Ｔｉ，ＴｉＮ，Ｗ，ＷＮ，Ｚｒ，ＺｒＮ，Ｖ，ＶＮ，ＴｉＺｒ，ＴｉＺｒＮのうちの１種または２種以上を含むことを特徴とする付記９記載の半導体装置の製造方法。
【０１０６】
（付記１４）  多層配線を有する半導体装置において、
ＳｉＣ膜と絶縁膜の積層構造と、
前記積層構造に形成され内部に前記ＳｉＣ膜が露出する溝と、
前記溝に形成されたバリアメタルと、
前記バリアメタルが形成された前記溝に埋め込まれた導電材料と、
を有し、
前記ＳｉＣ膜は、前記バリアメタルとの接触面がＳｉリッチになっていることを特徴とする半導体装置。
【０１０７】
（付記１５）  前記バリアメタルは、Ｔａ，ＴａＮ，Ｔｉ，ＴｉＮ，Ｗ，ＷＮ，Ｚｒ，ＺｒＮ，Ｖ，ＶＮ，ＴｉＺｒ，ＴｉＺｒＮのうちの１種または２種以上を含むことを特徴とする付記１４記載の半導体装置。
【０１０８】
（付記１６）  前記ＳｉＣ膜は、上層側がＳｉリッチになるような組成勾配を有していることを特徴とする付記１４記載の半導体装置。
（付記１７）  前記ＳｉＣ膜は、比誘電率が２．５〜４．５の範囲であることを特徴とする付記１４記載の半導体装置。
【符号の説明】
【０１０９】
１，５，９  絶縁膜
２，６  ＵＤＣ膜
３ａ，３ｂ，７，１９，２８，３２  Ｔａ膜
４ａ，４ｂ，８ｂ，２１ａ，２１ｂ，３０ｂ，３４  Ｃｕ配線
８ａ，３０ａ  Ｃｕビア
１０  シリコン基板
１１  素子分離領域
１２  トランジスタ
１２ａ  ゲート絶縁膜
１２ｂ  ゲート電極
１２ｃ  サイドウォール
１２ｄ，１２ｅ  不純物拡散領域
１３  ＰＳＧ
１４ａ，１４ｂ，３７  Ｗプラグ
１５  ＵＤＣエッチングストッパ膜
１６，２３，２５  ポーラスシリカ膜
１７  ＳｉＯキャップ膜
１８ａ，１８ｂ，２７ｂ  配線溝
２０，２９，３３  Ｃｕ膜
２２，２６，３５  ＵＤＣ拡散バリア膜
２４  ＵＤＣミドルストッパ膜
２７ａ  ビア溝
３１，３６  ＳｉＯ2層間絶縁膜
３８  Ａｌパッド
３９  保護膜
【図１】
2011101028.tif 000003
【図２】
2011101028.tif 000004
【図３】
2011101028.tif 000005
【図４】
2011101028.tif 000006
【図５】
2011101028.tif 000007
【図６】
2011101028.tif 000008
【図７】
2011101028.tif 000009