(57)【要約】【課題】ブートストラップ回路を有するＤＣ−ＤＣコンバータを長期間のスイッチング休止状態から通常状態にスムーズに復帰可能にする。【解決手段】ＤＣ−ＤＣコンバータは、ローサイドスイッチ（２）がオン状態のときに充電されるコンデンサ（５１）を有し、コンデンサの充電電圧でハイサイドスイッチ（１）のオン駆動電圧を引き上げるブートストラップ回路（５）と、ハイサイドスイッチ（１）およびローサイドスイッチ（２）をスイッチング制御する制御回路（７）と、ハイサイドスイッチ（１）およびローサイドスイッチ（２）のスイッチング制御の休止を指示する休止信号がインアクティブになったとき、出力を一定時間アクティブにする一定時間トリガ回路（６）とを備えている。制御回路（７）は、一定時間トリガ回路（６）の出力がアクティブのとき、ハイサイドスイッチ（１）をオフ制御するとともにローサイドスイッチ（２）をオン制御する。【選択図】図１
2011101452.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧とグランドとの間に直列接続されたハイサイドスイッチおよびローサイドスイッチをスイッチング制御して前記入力電圧を降圧して出力電圧を生成するＤＣ−ＤＣコンバータであって、
前記ローサイドスイッチがオン状態のときに充電されるコンデンサを有し、前記コンデンサの充電電圧で前記ハイサイドスイッチのオン駆動電圧を引き上げるブートストラップ回路と、
前記ハイサイドスイッチおよびローサイドスイッチをスイッチング制御する制御回路と、
前記ハイサイドスイッチおよびローサイドスイッチのスイッチング制御の休止を指示する休止信号がインアクティブになったとき、出力を一定時間アクティブにする一定時間トリガ回路とを備え、
前記制御回路は、前記一定時間トリガ回路の出力がアクティブのとき、前記ハイサイドスイッチをオフ制御するとともに前記ローサイドスイッチをオン制御する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１のＤＣ−ＤＣコンバータにおいて、
前記制御回路は、
前記休止信号がインアクティブかつ前記一定時間トリガ回路の出力がインアクティブのとき、出力をアクティブにし、それ以外は出力をインアクティブにする第１の論理回路と、
前記第１の論理回路の出力がアクティブのとき、前記ハイサイドスイッチを制御するための第１の制御信号および前記ローサイドスイッチを制御するための第２の制御信号を出力する制御信号発生回路と、
前記第２の制御信号がアクティブまたは前記一定時間トリガ回路の出力がアクティブのとき、出力をアクティブにし、それ以外は出力をインアクティブにする第２の論理回路とを有するものであり、
前記ハイサイドスイッチおよびローサイドスイッチは、それぞれ、前記第１の制御信号および前記第２の論理回路の出力に従ってスイッチング動作する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１のＤＣ−ＤＣコンバータにおいて、
前記制御回路は、
前記休止信号がインアクティブのとき、前記ハイサイドスイッチを制御するための第１の制御信号および前記ローサイドスイッチを制御するための第２の制御信号を出力する制御信号発生回路と、
前記第１の制御信号がアクティブかつ前記一定時間トリガ回路の出力がインアクティブのとき、出力をアクティブにし、それ以外は出力をインアクティブにする第１の論理回路と、
前記第２の制御信号がアクティブまたは前記一定時間トリガ回路の出力がアクティブのとき、出力をアクティブにし、それ以外は出力をインアクティブにする第２の論理回路とを有するものであり、
前記ハイサイドスイッチおよびローサイドスイッチは、それぞれ、前記第１および第２の論理回路の出力に従ってスイッチング動作する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項１のＤＣ−ＤＣコンバータにおいて、
前記一定時間トリガ回路は、
前記休止信号を受けて遅延出力する遅延回路と、
前記休止信号と前記遅延回路の出力との論理演算を行う論理回路とを有する
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項５】
請求項１のＤＣ−ＤＣコンバータにおいて、
前記出力電圧をフィードバックした電圧と目標電圧とを比較し、当該比較結果として前記休止信号を出力するヒステリシスコンパレータを備えている
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項６】
入力電圧とグランドとの間に直列接続されたハイサイドスイッチおよびローサイドスイッチをそれぞれスイッチング制御して前記入力電圧を降圧して出力電圧を生成するＤＣ−ＤＣコンバータであって、
前記ローサイドスイッチがオン状態のときに充電されるコンデンサを有し、前記コンデンサの充電電圧で前記ハイサイドスイッチのオン駆動電圧を引き上げるブートストラップ回路を備え、
前記ハイサイドスイッチおよびローサイドスイッチのスイッチング制御の休止を指示する休止信号がインアクティブになってから一定時間、前記ハイサイドスイッチをオフ制御するとともに前記ローサイドスイッチをオン制御し、前記一定時間の経過後に前記ハイサイドスイッチをオン制御を開始する
ことを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関し、特に、ＤＣ−ＤＣコンバータにおけるハイサイドスイッチのオン駆動電圧のブートストラップに関する。
【背景技術】
【０００２】
各種電子機器の直流電源としてスイッチング方式のＤＣ−ＤＣコンバータがよく用いられる。一般に、ＤＣ−ＤＣコンバータは、入力電圧とグランドとの間に直列接続されたハイサイドスイッチおよびローサイドスイッチをスイッチング制御してインダクタに蓄積される電気エネルギーを平滑コンデンサで平滑化して出力電圧を生成する。
【０００３】
ＤＣ−ＤＣコンバータの小型化および性能向上の目的でハイサイドスイッチをＮチャネルＭＯＳＦＥＴで構成することがある。この場合、ハイサイドスイッチのオン駆動電圧を入力電圧以上にする必要からブートストラップ回路が設けられる。ブートストラップ回路はハイサイドスイッチとローサイドスイッチとの接続点に接続されたコンデンサを備えており、このコンデンサの充電電圧でハイサイドスイッチのオン駆動電圧を引き上げる。
【０００４】
一般に、ハイサイドスイッチのオン駆動電圧のブートストラップ中にコンデンサの電荷が電源側に逆流しないようにコンデンサと電源との間にダイオードが設けられる。また、ダイオードに代えて電圧降下の小さいスイッチングトランジスタを設けてコンデンサの充電電圧の低下を阻止しているものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１９５３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ブートストラップ回路がハイサイドスイッチのオン駆動電圧を入力電圧以上に引き上げるには、ローサイドスイッチがある程度の期間オン状態を維持してコンデンサが十分に充電されなければならない。しかし、待機時や過電圧検出後の一時停止時などのようにＤＣ−ＤＣコンバータのスイッチング動作が休止する期間が長時間におよぶ場合、コンデンサが放電してしまい、ハイサイドスイッチのオン駆動電圧が十分に上がらなくなる。この結果、動作再開時にハイサイドスイッチをオン制御してもハイサイドスイッチはターンオンせずにＤＣ−ＤＣコンバータがスムーズに再起動できなくなるおそれがある。
【０００７】
上記問題に鑑み、本発明は、ブートストラップ回路を有するＤＣ−ＤＣコンバータを長期間のスイッチング休止状態から通常状態にスムーズに復帰可能にすることを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明によって次のような手段を講じた。すなわち、入力電圧とグランドとの間に直列接続されたハイサイドスイッチおよびローサイドスイッチをそれぞれスイッチング制御して入力電圧を降圧して出力電圧を生成するＤＣ−ＤＣコンバータであって、ローサイドスイッチがオン状態のときに充電されるコンデンサを有し、コンデンサの充電電圧でハイサイドスイッチのオン駆動電圧を引き上げるブートストラップ回路を備え、ハイサイドスイッチおよびローサイドスイッチのスイッチング制御の休止を指示する休止信号がインアクティブになってから一定時間、ハイサイドスイッチをオフ制御するとともにローサイドスイッチをオン制御し、一定時間の経過後にハイサイドスイッチをオン制御を開始するものとする。具体的には、ＤＣ−ＤＣコンバータは、上記ブートストラップ回路の他に、ハイサイドスイッチおよびローサイドスイッチをスイッチング制御する制御回路と、ハイサイドスイッチおよびローサイドスイッチのスイッチング制御の休止を指示する休止信号がインアクティブになったとき、出力を一定時間アクティブにする一定時間トリガ回路とを備えているものとする。そして、制御回路は、一定時間トリガ回路の出力がアクティブのとき、ハイサイドスイッチをオフ制御するとともにローサイドスイッチをオン制御するものとする。
【０００９】
これによると、休止状態が終了してからハイサイドスイッチがオン制御されるまでの間、ブートストラップ回路におけるコンデンサが充電される。したがって、休止状態が長く続いてコンデンサが放電していても、動作再開時にハイサイドスイッチをオン状態にすることができる。これにより、ＤＣ−ＤＣコンバータは休止状態から通常状態にスムーズに復帰することができる。
【発明の効果】
【００１０】
本発明によると、ブートストラップ回路を有するＤＣ−ＤＣコンバータが長期間のスイッチング休止状態から通常状態にスムーズに復帰可能になる。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１の実施形態に係るＤＣ−ＤＣコンバータの構成図である。
【図２】図２は、図１における一定時間トリガ回路の構成例を示したＤＣ−ＤＣコンバータの構成図である。
【図３】図３は、図１のＤＣ−ＤＣコンバータの動作タイミングチャートである。
【図４】図４は、第２の実施形態に係るＤＣ−ＤＣコンバータの構成図である。
【図５】図５は、図４における一定時間トリガ回路の構成例を示したＤＣ−ＤＣコンバータの構成図である。
【図６】図６は、図４のＤＣ−ＤＣコンバータの動作タイミングチャートである。
【発明を実施するための形態】
【００１２】
（第１の実施形態）
図１は、第１の実施形態に係るＤＣ−ＤＣコンバータの構成を示す。入力電圧Ｖｉｎとグランドとの間にはハイサイドスイッチ１およびローサイドスイッチ２が直列接続されている。これらスイッチはいずれもＮチャネルＭＯＳＦＥＴで構成されており、ドライバ１１，１２によってそれぞれ駆動される。そして、これらスイッチを所定の時比率で交互に導通させてインダクタ３に蓄積された電気エネルギーを平滑コンデンサ４で平滑化して出力電圧Ｖｏｕｔが生成される。
【００１３】
ブートストラップ回路５は、コンデンサ５１とダイオード５２とで構成することができる。コンデンサ５１は、ローサイドスイッチ２がオン状態のときに制御用の電圧ＶＤＤからダイオード５２を介して充電される。コンデンサ５１の低電位端はハイサイドスイッチ１のソースおよびドライバ１１の基準電位端に接続されている。したがって、ハイサイドスイッチ１およびローサイドスイッチ２が所定の時比率で交互に導通することによりコンデンサ５１は電圧ＶＤＤ程度にまで充電され、その電荷がハイサイドスイッチ１のオン駆動電力として供給される。一方、ドライバ１２には電圧ＶＤＤが供給されており、ローサイドスイッチ２は電圧ＶＤＤでオン駆動される。
【００１４】
一定時間トリガ回路６は、休止信号ＢＲＫがインアクティブになったとき、出力である信号ＬＯＮを一定時間アクティブにする。休止信号ＢＲＫはハイサイドスイッチ１およびローサイドスイッチ２のスイッチング制御の休止を指示する信号であり、例えば、出力電圧Ｖｏｕｔが許容上限値に達するとアクティブとなり、許容下限値に達するとインアクティブとなる。以下、便宜のため、各信号についてアクティブは“Ｈ”、インアクティブは“Ｌ”であるとする。
【００１５】
図２は、一定時間トリガ回路６の構成例を示したものである。一定時間トリガ回路６は、休止信号ＢＲＫを受けて遅延出力する遅延回路６１と、休止信号ＢＲＫの反転と遅延回路６１の出力との論理積を演算する論理回路６２とで構成することができる。遅延回路６１は、抵抗素子６１１とコンデンサ６１２とで構成されるＣＲ回路で実現することができる。この場合、ＣＲ時定数が遅延時間となる。したがって、抵抗素子６１１およびコンデンサ６１２の少なくとも一方の素子値を変更することで遅延時間を調整することができる。なお、遅延回路６１に代えて一定時間を刻むタイマ回路を設けてもよい。
【００１６】
図１に戻り、制御回路７は、ドライバ１１，１２を介してハイサイドスイッチ１およびローサイドスイッチ２をそれぞれスイッチング制御する。具体的には、制御信号発生回路７１は、イネーブル信号ＥＮがアクティブのとき動作して、ハイサイドスイッチ１を制御するための制御信号Ｓ１とローサイドスイッチ２を制御するための制御信号Ｓ２を出力する。イネーブル信号ＥＮは、休止信号ＢＲＫがインアクティブかつ一定時間トリガ回路６の出力がインアクティブのとき、アクティブになるものとする。具体的には、イネーブル信号ＥＮは、休止信号ＢＲＫと信号ＬＯＮとの否定論理和を演算する論理回路７２の出力として与えることができる。制御信号Ｓ１はそのままドライバ１１に入力される。一方、ドライバ１２には制御信号Ｓ２と信号ＬＯＮとの論理和を演算する論理回路７３の出力が入力される。すなわち、ローサイドスイッチ２は、制御信号Ｓ２がアクティブまたは一定時間トリガ回路６の出力がアクティブのとき、オン制御される。なお、一定時間トリガ回路６を図２のように構成した場合、信号ＬＯＮに代えて遅延回路６１の出力を論理回路７２に入力してもよい。
【００１７】
図３は、本実施形態に係るＤＣ−ＤＣコンバータの動作タイミングを示す。ＤＣ−ＤＣコンバータに接続された図示しない負荷回路が待機モードにあってＤＣ−ＤＣコンバータの負荷が非常に軽い場合には、消費電力を下げるためにＤＣ−ＤＣコンバータを間欠動作させることがある。あるいは、負荷電流の急減によって出力電圧Ｖｏｕｔにオーバーシュートが発生すると、出力電圧Ｖｏｕｔが目標値に戻るまでスイッチング制御を一時停止することがある。このような間欠動作時や過電圧検出時などに休止信号ＢＲＫはある程度の期間アクティブとなる。休止信号ＢＲＫが“Ｈ”になると、イネーブル信号ＥＮは“Ｌ”になる。このため、制御信号発生回路７１は動作を停止して制御信号Ｓ１，Ｓ２はいずれも“Ｌ”になる。一方、休止信号ＢＲＫが“Ｈ”の間は信号ＬＯＮは“Ｌ”のままである。
【００１８】
休止期間が終わって信号ＢＲＫが“Ｌ”になると、信号ＬＯＮは“Ｈ”になるが、イネーブル信号ＥＮは信号ＬＯＮが“Ｈ”となっている間は“Ｌ”のままである。したがって、制御信号発生回路７１は動作を再開しないためハイサイドスイッチ１はオン制御されない。一方、ローサイドスイッチ２は信号ＬＯＮが“Ｈ”になったことでオン制御される。これにより、ハイサイドスイッチ１はオフ状態、ローサイドスイッチ２はオン状態となり、休止期間中に放電したコンデンサ５１が充電される。
【００１９】
一定時間トリガ回路６が刻む一定時間が経過して信号ＬＯＮが“Ｌ”になるとイネーブル信号ＥＮが“Ｈ”になる。これにより、制御信号発生回路７１が動作を再開する。このとき、コンデンサ５１は十分に充電されているため、ＤＣ−ＤＣコンバータはスムーズに通常状態に復帰することができる。
【００２０】
以上、本実施形態によると、休止状態の終了時にブートストラップ回路におけるコンデンサが充電されるため、ハイサイドスイッチのオン駆動電圧を十分に引き上げて通常状態にスムーズに復帰することができる。
【００２１】
（第２の実施形態）
図４は、第２の実施形態に係るＤＣ−ＤＣコンバータの構成を示す。以下、第１の実施形態と異なる点について説明する。
【００２２】
本実施形態に係るＤＣ−ＤＣコンバータは、出力電圧Ｖｏｕｔをフィードバックした電圧Ｖｆｂと基準電圧Ｖｒとをヒステリシス幅ΔＶで比較するヒステリシスコンパレータ８を備えている。ヒステリシスコンパレータ８の出力が休止信号ＢＲＫとなる。電圧Ｖｆｂは出力電圧Ｖｏｕｔそのものでもよいし、出力電圧Ｖｏｕｔを抵抗分圧した電圧であってもよい。
【００２３】
制御回路７Ａにおいて、制御信号発生回路７１のイネーブル信号ＥＮは休止信号ＢＲＫの反転として与えられる。したがって、休止状態が終了すると制御信号発生回路７１は直ちに動作を開始し、図示しない周辺回路を再起動するとともにハイサイドスイッチ１およびローサイドスイッチ２のスイッチング制御を再開する。休止信号ＢＲＫがインアクティブとなってから一定時間は制御信号Ｓ２にかかわらず一定時間トリガ回路６の出力によって論理回路７３の出力がアクティブとなる。したがって、制御信号Ｓ１をマスクして、ハイサイドスイッチ１とローサイドスイッチ２が同時にオン状態とならないようにする必要がある。そこで、制御信号Ｓ１と信号ＬＯＮの反転との論理積を演算する論理回路７４の出力をドライバ１１に入力する。すなわち、制御信号Ｓ１がアクティブかつ一定時間トリガ回路６の出力がインアクティブのときにハイサイドスイッチ１をオン制御する。
【００２４】
図５は、一定時間トリガ回路６の構成例を示したものである。遅延回路６１Ａはインバータ回路を多段接続して実現することができる。この接続段数を変更することで遅延時間を調整することができる。なお、一定時間トリガ回路６を図５のように構成した場合、信号ＬＯＮに代えて遅延回路６１Ａの出力を論理回路７４に入力してもよい。
【００２５】
図６は、本実施形態に係るＤＣ−ＤＣコンバータの動作タイミングを示す。間欠動作時のような軽負荷状態ではインダクタ３に負荷電流よりも大きな電流が供給され、出力電圧Ｖｏｕｔが上昇する。そして、電圧Ｖｆｂが基準電圧Ｖｒ＋ΔＶを上回ると、ヒステリシスコンパレータ８の出力、すなわち、休止信号ＢＲＫが“Ｈ”になる。これにより、イネーブル信号ＥＮは“Ｌ”になり、制御信号発生回路７１は動作を停止し、ハイサイドスイッチ１およびローサイドスイッチ２はいずれもオフ状態となり、出力電圧Ｖｏｕｔは低下する。このような休止期間において、図示しない周辺回路も動作を停止することで消費電流が低減される。
【００２６】
出力電圧Ｖｏｕｔが低下して電圧Ｖｆｂが基準電圧Ｖｒを下回ると、休止信号ＢＲＫは“Ｌ”になる。これにより、イネーブル信号ＥＮは“Ｈ”になり、制御信号発生回路７１および図示しない周辺回路が動作を開始する。また、信号ＬＯＮが“Ｈ”になるため、ローサイドスイッチ２はオン制御される。一方、制御信号Ｓ１がマスクされるため、ハイサイドスイッチ１はオフ状態のままである。これにより、休止期間中に放電したコンデンサ５１が充電される。
【００２７】
一定時間トリガ回路６が刻む一定時間が経過して信号ＬＯＮが“Ｌ”になると制御信号Ｓ１のマスクが解除される。これにより、ハイサイドスイッチ１がオン制御される。このとき、コンデンサ５１は十分に充電されているため、ＤＣ−ＤＣコンバータはスムーズに通常状態に復帰することができる。
【００２８】
以上、本実施形態によると、休止状態の終了時にブートストラップ回路におけるコンデンサを充電している間に周辺回路の動作を再開させることができるため、より素早く通常状態に復帰することができる。
【００２９】
なお、上記各実施形態において、ブートストラップ回路５におけるダイオード５２に代えてスイッチングトランジスタで同期整流するようにしてもよい。また、論理回路７２，７３，７４は、入力される信号論理に応じてさまざまに変形可能である。
【００３０】
また、一定時間トリガ回路６の出力がインアクティブになってから直ちにハイサイドスイッチ１をオン制御しなくてもよい。例えば、一定時間トリガ回路６よりも長い時間を刻むタイマ回路を設けて、当該タイマ回路の計時が終了してからハイサイドスイッチ１をオン制御するようにしてもよい。この場合においても休止期間の終了直後にブートストラップ回路５におけるコンデンサ５１が充電されるため、休止状態から通常状態にスムーズに復帰することができる。
【産業上の利用可能性】
【００３１】
本発明に係るＤＣ−ＤＣコンバータは、休止状態から通常状態にスムーズに復帰することができるため、待機モードを有する負荷回路の電源装置として有用である。
【符号の説明】
【００３２】
５      ブートストラップ回路
５１    コンデンサ
６      一定時間トリガ回路
６１    遅延回路
６１Ａ  遅延回路
６２    論理回路
７      制御回路
７２    論理回路（第１の論理回路）
７３    論理回路（第２の論理回路）
７４    論理回路（第１の論理回路）
７１    制御信号発生回路
８      ヒステリシスコンパレータ
【図１】
2011101452.tif 000003
【図２】
2011101452.tif 000004
【図３】
2011101452.tif 000005
【図４】
2011101452.tif 000006
【図５】
2011101452.tif 000007
【図６】
2011101452.tif 000008