(57)【要約】【課題】出力電流の変化によって電圧減衰条件が変化してもスイッチング素子のオン時の損失を低減することのできる直流電源装置を提供する。【解決手段】フルブリッジインバータ２０と、トランス３０と、整流回路４０と、平滑回路５０と、フルブリッジインバータ２０を制御する制御回路７０とを備え、フルブリッジインバータ２０は、第１〜第４スイッチング素子ＱＡ〜ＱＤを有し、制御回路７０は、第１,第２スイッチング素子ＱＡ,ＱＢを交互に、第３,第４スイッチング素子ＱＣ,ＱＤを交互にそれぞれ一定周期でオン・オフさせ、第１,第２スイッチング素子ＱＡ,ＱＢのオン時点を基準にして第３,第４スイッチング素子ＱＣ,ＱＤをオンさせるタイミングを変えることにより、フルブリッジインバータの出力をパルス幅変調する直流電源装置であって、負荷に流れる電流を検出する出力電圧電流検出回路６０を設け、制御回路７０は検出する電流に基づいて、第１,第２デッド時間の少なくとも何れか一方を制御する。【選択図】図１
2011130577.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の電圧を交流電圧に変換する位相シフト制御方式のフルブリッジインバータと、このフルブリッジインバータから出力される交流電圧を所定の交流電圧に変換するトランスと、このトランスの二次側から出力される交流電圧を整流する整流回路と、この整流回路で整流された整流電流を平滑して負荷へ供給する平滑回路と、前記フルブリッジインバータを制御する制御手段とを備え、前記フルブリッジインバータは、スイッチング素子がそれぞれ接続された第１〜第４アームを有し、第１アームと第２アームが直列接続され、第３アームと第４アームが直列接続され、前記制御手段は、第１,第２アームの第１,第２スイッチング素子を交互に、第３,第４アームの第３,第４スイッチング素子を交互にそれぞれ一定周期でオン・オフさせ、第１,第２スイッチング素子のオン時点を基準にして第３,第４スイッチング素子をオンさせるタイミングを変えることにより、フルブリッジインバータの出力をパルス幅変調する直流電源装置であって、
前記負荷に流れる電流を検出する電流検出回路を設け、
前記制御手段は、電流検出回路が検出する電流に基づいて、第３スイッチング素子と第４スイッチング素子とがオフしているデッド時間と、第１スイッチング素子と第２スイッチング素子とがオフしているデッド時間のうち、少なくとも何れか一方のデッド時間を制御することを特徴とする直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フルブリッジインバータを備えた直流電源装置に関する。
【背景技術】
【０００２】
従来から、フルブリッジインバータと、このフルブリッジインバータから出力される交流電圧を変換するトランスと、このトランスの二次側から出力される交流電圧を整流する整流回路と、この整流回路で整流された整流電流を平滑して負荷へ供給する平滑回路とを備えた直流電源装置が知られている（特許文献１参照）。
【０００３】
かかる直流電源装置は、フルブリッジインバータに入力する入力電圧を検出する入力電圧検出部と、フルブリッジインバータに入力する入力電流を検出する入力電流検出部と、負荷に印加する電圧を検出する出力電圧検出部とを有する制御回路を備え、制御回路は、入力電圧検出部が検出する入力電圧と出力電圧検出部が検出する出力電圧とに基づいてフルブリッジインバータの各スイッチング素子のオン・オフを制御する。
【０００４】
フルブリッジインバータは、スイッチング素子を設けた第１〜第４アームを有し、第１アームと第２アームとが直列接続され、第３アームと第４アームとが直列接続されている。そして、第１,第２アームの第１,第２スイッチング素子を所定周波数で所定のデッドタイム（第１デッドタイム）が生じるように交互にオン・オフさせ、同じ所定周波数で第３,第４アームの第３,第４スイッチング素子をデッドタイム（第２デッドタイム）が生じるように交互にオン・オフさせる。
【０００５】
第１,第２アームを固定アームとして位相シフトの基準とし、第３,第４アーム（シフトアーム）を固定アームから位相（スイッチング素子のオンするタイミング）をシフトさせる。
【０００６】
すなわち直流電源装置は、出力電圧検出部が検出する出力電圧が一定となるように、制御回路１がスイッチング周波数と位相シフト量とを調整して、スイッチング素子に流れる電流のピーク値の過剰な上昇を抑制し、高効率な低ノイズの電力制御を行うようにしたものである。
【０００７】
また、このような直流電源装置では、各スイッチング素子のオフ時は、各スイッチング素子に並列接続された共振コンデンサの充電で電圧上昇が遅れるため、各スイッチング素子はゼロ電圧スイッチング動作となりスイッチング損失を小さくすることができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−３３９２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような直流電源装置にあっては、オン時において、固定アームとシフトアームのスイッチ電圧の減衰に部分共振などを利用して、一定時間経過後に各スイッチング素子をオンさせることで損失を小さくしている。しかし、電圧減衰条件が電源の出力状態により変化するため、一定時間に合わせたデッドタイムではスイッチ電圧の減衰が十分に行われず、このためスイッチング素子のオン時の損失を低減することができないという問題があった。
【００１０】
すなわち、図３に示すように、第２デッドタイムを出力電流１００％で変換効率が最高効率となるように設定すると、出力電流が小さい領域では変換効率が低下する。逆に、第２デッドタイムを出力電流２０％で変換効率が最高効率となるように設定すると、出力電流が大きい領域で変換効率が低下する。
【００１１】
また、図４に示すように、第１デッドタイムを出力電流１００％で変換効率が最高効率となるように設定すると、出力電流が小さい領域では変換効率が低下する。逆に、第１デッドタイムを出力電流２０％で変換効率が最高効率となるように設定すると、出力電流が大きい領域で変換効率が低下する。
【００１２】
この発明の目的は、出力電流の変化によって電圧減衰条件が変化してもスイッチング素子のオン時の損失を低減することのできる直流電源装置を提供することにある。
【課題を解決するための手段】
【００１３】
請求項１の発明は、直流電源の電圧を交流電圧に変換する位相シフト制御方式のフルブリッジインバータと、このフルブリッジインバータから出力される交流電圧を所定の交流電圧に変換するトランスと、このトランスの二次側から出力される交流電圧を整流する整流回路と、この整流回路で整流された整流電流を平滑して負荷へ供給する平滑回路と、前記フルブリッジインバータを制御する制御手段とを備え、前記フルブリッジインバータは、スイッチング素子がそれぞれ接続された第１〜第４アームを有し、第１アームと第２アームが直列接続され、第３アームと第４アームが直列接続され、前記制御手段は、第１,第２アームの第１,第２スイッチング素子を交互に、第３,第４アームの第３,第４スイッチング素子を交互にそれぞれ一定周期でオン・オフさせ、第１,第２スイッチング素子のオン時点を基準にして第３,第４スイッチング素子をオンさせるタイミングを変えることにより、フルブリッジインバータの出力をパルス幅変調する直流電源装置であって、
前記負荷に流れる電流を検出する電流検出回路を設け、
前記制御手段は、電流検出回路が検出する電流に基づいて、第３スイッチング素子と第４スイッチング素子とがオフしているデッド時間と、第１スイッチング素子と第２スイッチング素子とがオフしているデッド時間のうち、少なくとも何れか一方のデッド時間を制御する。
【発明の効果】
【００１４】
この発明によれば、電圧減衰条件が電源の出力状態により変化してもスイッチング素子のオン時の損失を低減することができ、これにより出力電流の広範囲の出力範囲で変換効率を向上させることができる。
【図面の簡単な説明】
【００１５】
【図１】この発明に係る直流電源装置の構成を示した回路図である。
【図２】図１に示す直流電源装置の主要部のタイムチャートである。
【図３】第２デッドタイムを変化させたときの出力電流に対する変換効率の関係を示したグラフである。
【図４】第１デッドタイムを変化させたときの出力電流に対する変換効率の関係を示したグラフである。
【発明を実施するための最良の形態】
【００１６】
以下、この発明に係る直流電源装置の実施の形態である実施例を図面に基づいて説明する。
【実施例】
【００１７】
［第１実施例］
図１に示す直流電源装置１０は、直流電源の電圧を交流電圧に変換する位相シフト制御方式のフルブリッジインバータ２０と、このフルブリッジインバータ２０から出力される交流電圧を変換するトランス３０と、このトランス３０の二次側から出力される交流電圧を整流する整流回路４０と、この整流回路４０で整流された整流電流を平滑して負荷へ供給する平滑回路５０と、平滑回路５０から出力される出力電圧と出力電流を検出する出力電圧電流検出回路６０と、出力電圧電流検出回路（電流検出回路）６０が検出する電圧と電流とに基づいてフルブリッジインバータ２０の各スイッチング素子（第１〜第４スイッチング素子）ＱＡ〜ＱＤのオン・オフを制御する制御回路（制御手段）７０とを備えている。
【００１８】
フルブリッジインバータ２０は、スイッチング素子ＱＡ〜ＱＤがそれぞれ接続された第１〜第４アームＳ１〜Ｓ４を有し、第１アームＳ１と第２アームＳ２が直列接続され、第３アームＳ３と第４アームＳ４が直列接続されている。スイッチング素子ＱＡ〜ＱＤには共振コンデンサＣＡ〜ＣＤが接続されている。
【００１９】
トランス３０は、一次コイル３１に印加される電圧Ｖｐを一次,二次コイル３１,３２の巻数比に対応した所定の電圧Ｖｓに変換するものである。一次コイル３１の一方の端子がフルブリッジインバータ２０の第１,第２アームＳ１,Ｓ２の接続点に接続され、一次コイル３１の他方の端子は第３,第４アームＳ３,Ｓ４の接続点に接続されている。トランス３０の二次コイル３２の一方の端子が後述するダイオードＤＡのアノードに接続され、二次コイル３２の他方の端子が後述するダイオードＤＣのアノードに接続されている。
【００２０】
整流回路４０は、４つのダイオードＤＡ〜ＤＤで構成され、トランス３０の二次コイル３２から出力される交流電圧を全波整流する。
【００２１】
平滑回路５０は、出力インダクタＬoutと出力コンデンサＣoutとから構成され、整流回路４０から出力される整流電圧を平滑して直流電圧にして出力する。
［動  作］
次に、上記のように構成される直流電原装置１０の動作について説明する。
【００２２】
図示しないメインスイッチがオンされると、制御回路７０からスイッチング信号が出力されて、図２に示すタイミングで各スイッチング素子ＱＡ〜ＱＤがオン・オフされる。つまり、第１,第２アームＳ１,Ｓ２のスイッチング素子ＱＡ,ＱＢを所定周波数で所定のデッドタイム（時点ｔ３〜ｔ４,ｔ７〜ｔ８…：第１デッドタイム：デッド時間）が生じるように交互にオン・オフさせ、同じ所定周波数で第３,第４アームＳ３,Ｓ４のスイッチング素子ＱＣ,ＱＤをデッドタイム（時点ｔ１〜ｔ２,ｔ５〜ｔ６…：第２デッドタイム：デッド時間）が生じるように交互にオン・オフさせる。
【００２３】
各スイッチング素子ＱＡ〜ＱＤのオン・オフによりトランス３０の一次コイル３１に図２に示す電圧Ｖｐが印加され、トランス３０の二次コイル３２から図２に示す電圧Ｖｓが出力される。
【００２４】
電圧Ｖｓは、整流回路４０により整流されて平滑回路５０により平滑されて直流電圧として図示しない負荷へ供給される。
【００２５】
出力電圧電流検出回路６０は、平滑回路５０から出力される電圧と電流つまり負荷に供給される電圧と電流を検出し、制御回路７０は出力電圧電流検出回路６０が検出した電圧と電流とに基づいて、負荷に供給される電圧や電流や電力が定電圧や定電流や定電力となるように、スイッチング素子ＱＡ〜ＱＤのオン・オフを制御してトランス３０の一次コイル３１に印加されるパルス電圧（Ｖｐ）のパルス幅（時点ｔ０〜ｔ１,ｔ４〜ｔ５）を変化させる。つまり、パルス幅変調により出力電流Ｉoや出力電圧や出力電力を一定にするものである。
【００２６】
ここで、デッドタイムについて説明する。図２の時点ｔ１〜ｔ２間,ｔ５〜ｔ６間がデッドタイムＴＤ２であるが、極性が異なるだけなので時点ｔ１〜ｔ２間のデッドタイムＴＤ２について説明する。
【００２７】
スイッチング素子ＱＤのオフからスイッチング素子ＱＣのオンまでの時間は、共振コンデンサＣＤの電圧を入力直流電圧Ｅin（インバータ駆動電圧）まで充電または共振コンデンサＣＣの電圧を０Ｖまで放電するまでの時間となる。コンデンサＣＣとコンデンサＣＤを等価的にＣＤの箇所に合成してＣcd（図示せず）とすると、Ｃcdの電圧は、スイッチング素子ＱＤのオフ直前の状態を出力インダクタＬoutが継続するので、出力電流Ｉoをトランス３０の巻数比で変換した電流で充電された電圧となる。このため、Ｃcdの電圧Ｖcdは、
Ｖcd（ｔ）＝（Ｉo×Ｎｓ×ｔ）／（Ｃcd×Ｎｐ）
となる。ただし、Ｎｐはトランス３０の一次巻線（一次コイル３１）の巻数、Ｎｓはトランス３０の二次巻線（二次コイル３２）の巻数である。Ｖcd＝Ｅinのとき、スイッチング素子ＱＣのオン電圧が０Ｖとなるので、デッドタイムＴＤ２は、
ＴＤ２＝（Ｅin×Ｃcd×Ｎp）／（Ｉo×Ｎｓ）
となる。原理的には、デッドタイムＴＤ２は出力電流Ｉoの逆数に比例するため、以下のように近似することができる。
【００２８】
ＴＤ２≒Ａ／Ｉo   …（１）
ただし、Ａは回路固有の定数である。また、出力電流Ｉoの小さい領域ではデッドタイムＴＤ２が長くなるため上限を設定しておく。
【００２９】
次に、制御回路７０からスイッチング信号が出力されてスイッチング素子ＱＡ〜ＱＤがオン・オフするとき、スイッチング素子ＱＡ〜ＱＤの特性などでオン時とオフ時の遅れ時間に差が生じる。その差の時間を（１）式に加えた近似式は、以下の通りとなる。
【００３０】
ＴＤ２≒（Ａ／Ｉo）＋Ｂ  …（２）
ただし、Ｂは回路固有の定数である。また、この場合も出力電流Ｉoの小さい領域ではデッドタイムＴＤ２が長くなるため上限を設定しておく。なお、オフの遅れ時間が長いときには定数Ｂは正、オンの遅れ時間が長いときには定数Ｂは負となる。
【００３１】
デッドタイムＴＤ２の変動要素は多数あるが、影響の大きい他の変動要素ｘとデッドタイムＴＤ２の補正式ｆ（ｘ）を算出または実測し、（２）式に追加することで最適なデッドタイムＴＤ２を求めることができる。
【００３２】
ＴＤ２＝（Ａ／Ｉo）＋Ｂ＋ｆ（ｘ）  …（３）
または、ＴＤ２＝（Ａ／Ｉo）＋Ｂ×ｆ（ｘ）
ｆ（ｘ）はｘの関数であり、ｆ（ｘ）は１項のみでなく、複数の項にしてもよい。例えば、ｆ（ｘ１）,ｆ（ｘ２）…
ただし、この場合も出力電流Ｉoの小さい領域ではデッドタイムＴＤ２が長くなるため上限を設定しておく。
【００３３】
その他の変動要素ｘの例としては、インバータ入力電圧Ｅinや電源周囲温度などがある。
【００３４】
この第１実施例では、制御回路７０は出力電圧電流検出回路６０が検出した出力電流Ｉoに基づいて、（１）式または（２）式または（３）式によりデッドタイムＴＤ２を求め、この求めたデッドタイムＴＤ２となるようにスイッチング素子ＱＣ,ＱＤのオン時間のタイミングを前後にずらすものである。
【００３５】
例えば、図２に示すように、スイッチング素子ＱＡ〜ＱＤがオン・オフされていて、出力電流がＩoで出力電圧または出力電流または出力電力が所定電力に保たれている場合、（１）式または（２）式または（３）式により求めたデッドタイムが例えば図２に示すＴＤ２の２倍であった場合、デッドタイムがＴＤ２×２となるように時点ｔ２,ｔ６…よりΔｔ時間遅らせてスイッチング素子ＱＣ,ＱＤを時点ｔ２′,ｔ６′でオンさせるものである。
【００３６】
このようにすることにより、スイッチング素子ＱＡ,ＱＤが同時にオンしている時間およびスイッチング素子ＱＢ,ＱＣが同時にオンしている時間と、スイッチング素子ＱＡ〜ＱＤのオン・オフの繰り返し周期とを変えることなく、つまり、パルス電圧（Ｖｐ）のパルス幅とそのパルスの周期（周波数）とを変えることなくデッドタイムＴＤ２を調整（制御）することができる。
【００３７】
このため、デッドタイムＴＤ２を制御しても出力電圧や出力電流や出力電力を一定に保つことができる。
【００３８】
そして、デッドタイムＴＤ２の制御により、出力電流Ｉoの大小に拘わらずスイッチ電圧（スイッチング素子ＱＣ,ＱＤがオンするときの共振コンデンサＣＣ,ＣＤの電圧）の減衰を十分に行わせることができ、スイッチング素子ＱＣ,ＱＤのオン時の損失を低減することができる。このため、出力電流Ｉoの広範囲の出力範囲で直流電源装置１０の変換効率を向上させることができる。
［第２実施例］
次に、デッドタイムＴＤ１を制御する場合について説明する。
【００３９】
スイッチング素子ＱＡのオフからスイッチング素子ＱＢのオンまでの状態において、スイッチング素子ＱＢのオン時の電圧Ｖａｂは、アームＳ１,Ｓ２側の共振コンデンサＣＡ,ＣＢとトランス３０のリーケージインダクタンスＬｒの直列共振となるため、以下の式となる。ここで、共振コンデンサＣＡ,ＣＢを等価的に共振コンデンサＣＢの箇所に合成してＣａｂ（図示せず）とする。
【００４０】
Ｖａｂ(ｔ)＝Ｅin−（(Ｉo×Ｎｓ）／(Ｃａｂ×Ｎｐ×ω))×ε-αt×sinωｔ
となる。ただし、α＝Ｒ／２Ｌｒ  ω＝√（１／(Ｃａｂ×Ｌｒ)−α2）である。
【００４１】
Ｖａｂの電圧は減衰振動となるので、最初の谷でスイッチング素子ＱＢをオンさせる。このため、デッドタイムＴＤ１は、
ＴＤ１＝π／２ω
となる。したがって、
Ｖａｂ(ＴＤ１)＝Ｅin−（(Ｉo×Ｎｓ）／(Ｃａｂ×Ｎｐ×ω))×ε-β
となる。ただし、β＝πα／２ωである。
【００４２】
デッドタイムＴＤ１は固定時間であるから、
ＴＤ１＝Ｃ  …（４）
となる。ただし、Ｃは回路固有の定数である。ちなみに、スイッチする電圧Ｖａｂは出力電流Ｉoの増加とともに低下するため、スイッチング素子ＱＡ,ＱＢのオン損失は出力電流Ｉoが大きいと小さく、出力電流Ｉoが小さいと大きくなる。
【００４３】
次に、スイッチング素子ＱＡ,ＱＢの特性等でオン時とオフ時の遅れ時間に差が生じる。その差の時間の要素を（４）式に加えると、
ＴＤ１＝Ｃ＋Ｄ      …（５）
となる。だだし、Ｄは回路固有の定数である。
【００４４】
また、ＴＤ１の変動要素は多数あるが、影響の大きい他の変動要素ｘとＴＤ１の補正式ｇ（ｙ）を算出または実測し、（５）式に追加することで最適なＴＤ１を求めることができる。
【００４５】
ＴＤ１＝Ｃ＋Ｄ＋ｇ（ｙ）またはＴＤ１＝Ｃ＋Ｄ×ｇ（ｙ）  …（６）
ただし、ｙはその他の変動要素である。ｇ（ｙ）はｙの関数であり、ｇ（ｙ）は１項のみでなく複数の項にしてもよい。例えばｇ（ｙ１）,ｇ（ｙ２）…である。
【００４６】
ここで、影響の大きい変動要素は、出力電流Ｉoであるので、（６）式を用いてＴＤ１を決定する。
【００４７】
そして、出力電圧電流検出回路６０が検出する出力電流Ｉoに基づいて（６）式からＴＤ１を算出し、この算出したデッドタイムＴＤ１となるように制御回路７０がスイッチング素子ＱＡ〜ＱＤのオン・オフを制御する。
【００４８】
ここでは、算出したデッドタイムＴＤ１となるようにスイッチング素子ＱＡ,ＱＢがオフする時間を図２に示す時点ｔ３,ｔ７を前後にずらせるものである。
【００４９】
このようにすることにより、実施例１と同様な効果を得ることができる。なお、影響の大きい変動要素として入力直流電圧Ｅinや電源周囲温度などがあり、これら入力直流電圧Ｅinや電源周囲温度からＴＤ１を算出するようにしてもよい。
【００５０】
この発明は、第１,第２実施例に限られるものではなく、例えば、出力電圧電流検出回路６０が検出する出力電流Ｉoに基づいて、デッドタイムＴＤ１とデッドタイムＴＤ２を制御するようにしてもよく、特許請求の範囲の発明の要旨を逸脱しない限り、設計の変更や追加等は許容される。
【符号の説明】
【００５１】
１０          直流電源装置
２０          フルブリッジインバータ
３０          トランス
４０          整流回路
５０          平滑回路
６０          出力電圧電流検出回路（電流検出回路）
７０          制御回路（制御手段）
ＱＡ〜ＱＤ    スイッチング素子
Ｓ１〜Ｓ４    アーム
【図１】
2011130577.tif 000003
【図２】
2011130577.tif 000004
【図３】
2011130577.tif 000005
【図４】
2011130577.tif 000006