(57)【要約】【課題】電流制御の比例演算電流制御の頑健性を保ちながら、演算負荷を低減する交流回転機の制御装置を提供する。【解決手段】記憶部は、三相検出電流iu,iv,iwを記憶して三相記憶検出電流iuh,ivh,iwhとして出力するとともに、三相電圧指令vu1*,vv1*,vw1*を記憶して三相記憶電圧指令vu1h*,vv1h*,vw1h*を出力する。第２の電圧指令演算部は、記憶部から得た三相記憶検出電流iuh,ivh,iwhと三相記憶電圧指令vu1h*,vv1h*,vw1h*と、電流検出手段４から得た三相検出電流iu, iv, iwに基づいて三相電圧指令vu2*,vv2*,vw2*を出力する。電圧指令出力手段は、三相電圧指令vu1*,vv1*,vw1*および三相電圧指令vu2*,vv2*,vw2*に基づいて得た三相電圧指令vu*,vv*,vw*を電圧印加手段へ出力し、電圧印加手段は三相電圧指令vu*,vv*,vw*に基づいて交流回転機に電圧を印加する。【選択図】図１
2011223670.tif 000002
【特許請求の範囲】
【請求項１】
静止座標上の電圧指令に基づいて、交流回転機に電圧を印加する電圧印加手段と、
前記交流回転機の電流を検出し、静止座標上の検出電流として出力する電流検出手段と、
前記静止座標上の検出電流を任意位相に基づいて座標変換し、回転座標上の検出電流として出力する第１の座標変換手段と、
前記交流回転機に給電すべき電流を指令する回転座標上の電流指令と、前記回転座標上の検出電流とに基づいて、回転座標上の第１の電圧指令を出力する第１の電流制御手段と、
前記回転座標上の第１の電圧指令を前記任意位相に基づいて座標変換し、静止座標上の第１の電圧指令として出力する第２の座標変換手段と、
前記静止座標上の検出電流に基づいて、静止座標上の第２の電圧指令を出力する第２の電流制御手段と、
前記静止座標上の第１の電圧指令と静止座標上の第２の電圧指令とに基づいて、前記静止座標上の電圧指令を前記電圧印加手段へ出力する電圧指令出力手段とを備えたことを特徴とする交流回転機の制御装置。
【請求項２】
請求項１記載の交流回転機の制御装置であって、前記第２の電流制御手段は、前記静止座標上の検出電流の変化量に基づいて、静止座標上の第２の電圧指令を出力することを特徴とする交流回転機の制御装置。
【請求項３】
請求項１または２記載の交流回転機の制御装置であって、前記第２の電流制御手段は、前記任意位相の変化率に基づいて、静止座標上の第２の電圧指令を出力することを特徴とする交流回転機の制御装置。
【請求項４】
請求項１〜３のいずれか一項記載の交流回転機の制御装置であって、前記第１の座標変換手段と前記第２の座標変換手段の少なくともいずれか一方は、座標変換を行う演算周期を、前記電圧指令出力手段が出力する静止座標上の電圧指令を更新する周期よりも長周期にしたことを特徴とする交流回転機の制御装置。
【請求項５】
請求項１〜４のいずれか一項記載の交流回転機の制御装置であって、
前記電圧指令出力手段は、前記静止座標上の第１の電圧指令と前記静止座標上の第２の電圧指令のいずれかを前記静止座標上の電圧指令として選択して前記電圧印加手段へ出力するように構成し、
前記第２の電流制御手段は、
前記静止座標上の検出電流と前記静止座標上の第１の電圧指令とを記憶して静止座標上の記憶検出電流と静止座標上の記憶電圧指令として出力する記憶部と、
前記静止座標上の記憶検出電流と前記静止座標上の記憶電圧指令と前記静止座標上の検出電流とに基づいて、前記静止座標上の第２の電圧指令を出力する第２の電圧指令演算部とを備え、
前記記憶部は、前記電圧指令出力手段が、前記静止座標上の電圧指令として前記静止座標上の第１の電圧指令を選択した場合における前記静止座標上の検出電流と前記静止座標上の第１の電圧指令を記憶し、前記静止座標上の記憶検出電流と前記静止座標上の記憶電圧指令として出力するようにしたことを特徴とする交流回転機の制御装置。
【請求項６】
請求項１〜４のいずれか一項記載の交流回転機の制御装置であって、前記電圧指令出力手段は、前記静止座標上の第１の電圧指令に静止座標上の第２の電圧指令を加算した値を前記静止座標上の電圧指令として前記電圧印加手段へ出力するように構成し、
前記第２の電流制御手段は、
前記静止座標上の検出電流を記憶して静止座標上の記憶検出電流として出力する記憶部と、
前記静止座標上の記憶検出電流と前記静止座標上の検出電流に基づいて、前記静止座標上の第２の電圧指令を出力する第２の電圧指令演算部とを備えたことを特徴とする交流回転機の制御装置。
【請求項７】
請求項１〜６のいずれか一項記載の交流回転機の制御装置であって、
前記制御装置は静止座標として三相交流座標を用い、
前記第２の制御手段は、三相交流座標上の検出電流の二相分に基づいて、前記三相交流座標上で前記第２の電圧指令を出力するようにしたことを特徴とする交流回転機の制御装置。
【請求項８】
請求項１〜７のいずれか一項記載の交流回転機が車両の操舵トルクを補助する補助トルクを発生する交流電動機として構成された電動パワーステアリングの制御装置であって、
請求項１〜７のいずれか一項記載の制御装置と、
前記操舵トルクを検出し、検出トルクとして出力するトルク検出手段と、
前記検出トルクに基づいて、前記交流電動機に給電すべき電流を指令する回転座標上の電流指令を出力する電流指令演算手段とを備え、
前記電流指令演算手段の演算周期は、前記第１の電流制御手段が前記回転座標上の第１の電圧指令を更新する周期と同じかまたはそれよりも長周期にするとともに、前記第２の電流制御手段が前記静止座標上の第２の電圧指令を更新する周期よりも長周期にしたことを特徴とする電動パワーステアリングの制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、外乱に対する電流制御の頑健性を保ちながら、演算量の低減を可能とする交流回転機の制御装置及び電動パワーステアリングの制御装置に関する発明である。
【背景技術】
【０００２】
交流回転機の制御において、ベクトル量である電流または電圧を扱う座標は、静止座標と回転座標の２種類に大別できる。
静止座標としては、三相、例えばU-V-W相の値を直接扱う三相交流座標、または三相/二相変換によって直交静止二軸座標上で状態を観測する二相交流座標などが知られている。
回転座標としては、直交回転二軸座標がよく知られており、交流回転機の回転位置に同期して回転するもの、周波数指令に同期して回転するもの、または推定した回転子磁束や誘起電圧に同期して回転するものなどが知られている。
【０００３】
先行技術として、交流回転機を駆動する場合、回転座標上の電流指令値を与え、この電流指令値に交流回転機の電流が一致するように制御する交流回転機の制御装置が知られている。
例えば特許文献１に記載される従来の交流回転機の制御装置では、電流検出器から得た静止座標上の検出電流を座標変換の演算式に基づいて回転座標上の電流に変換し、それが、回転座標上の電流指令値に一致するように回転座標上の電圧指令を制御し、また、座標変換の演算式に基づいて、回転座標上の電圧指令を静止座標上の三相電圧指令に変換し、この三相電圧指令に基づいて交流回転機を制御している。
【０００４】
また、例えば特許文献２に記載される従来の交流回転機の制御装置では、電流検出器で検出した交流回転機の三相検出電流を、三相／二相変換器で相互に直交する二相電流に変換したのち、座標変換器により回転座標上の検出電流を求める。設定した回転座標上の電流指令と回転座標上の検出電流との偏差を各軸について別個に演算し、各軸について別個に求めた回転座標上の電流指令と回転座標上の検出電流との偏差を、それぞれが入力偏差を零にするように２組の積分器によって積分制御し、回転座標上の電圧指令として出力する。この回転座標上の電圧指令を座標変換によって、静止座標上の相互に直交する二相電圧指令値を出力し、二相／三相変換によって二相電圧指令値を三相電圧指令値に変換する。一方、電流設定器が設定する回転座標上の電流指令値を、座標変換と二相／三相変換によって三相電流指令値に変換し、三相電流指令と三相検出電流との偏差を３組の比例制御によって三相電圧指令を出力する。３組の加算器は、二相電圧指令値を変換した三相電圧指令値と３組の比例制御による三相電圧指令値とを各相ごとに加算し、これによって得た三相電圧指令値に基づいて交流回転機を制御している。
【０００５】
また、例えば特許文献３に記載される従来の交流回転機の制御装置では、交流電動機の回転座標軸上の電流指令を１サンプリング周期前の電流指令をモデル電流として出力するとともに、上記モデル電流の時間変化率に比例したモデル電圧を出力するフィードフォワード信号演算手段と、モデル電流と回転座標上の電流との偏差を入力して補償電圧を出力する電流制御手段と、モデル電圧と補償電圧とを加算して回転座標上の電圧指令を出力する加算手段とを備えることによって、高速応答の電流制御性能を得るために応答周波数を高く設定するとステップ応答のオーバーシュートが増加するという課題を解決し、高い電流制御応答を実現している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６０−２１９９８４号公報（２頁、図１）
【特許文献２】特開平２−２８５９６６号公報（２頁、図２）
【特許文献３】特許平１１−０１８４６９号公報（段落００２５，００６７〜００７９、図１３）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電動パワーステアリングなどの用途で交流回転機の制御装置を利用する場合、電源電圧の変動などに起因する外乱に対して頑健性の高い電流制御性能が望ましい。外乱に対して頑健性の高い電流制御性能を保つためには、電流制御の比例演算が重要であり、比例演算の演算周期を短くすることが望ましい。
【０００８】
特許文献１記載の従来の交流回転機の制御装置では、比例演算の演算周期を短くすると、電流制御の比例演算を回転座標上で行うため、それに伴って座標変換の演算も短周期で実行する必要があり、マイクロコンピュータなどによって行う演算負荷が大きくなるといった問題があった。
【０００９】
また、特許文献２記載の従来の交流回転機の制御装置では、静止座標上の検出電流から回転座標上の検出電流への座標変換と、回転座標上の電圧指令から静止座標上の電圧指令への座標変換に加え、回転座標上の電流指令から静止座標上の電流指令への座標変換が必要であり、座標変換の回数が特許文献１記載の交流回転機の制御装置よりも多く、マイクロコンピュータなどによって行う演算負荷が大きくなるといった問題があった。
【００１０】
また、特許文献３記載の従来の交流回転機の制御装置では、フィードフォワード信号演算手段を利用して電流指令に対する電流の追従性を高くすることはできるものの、電源電圧の変動などに起因する外乱に対する電流制御の頑健性は特許文献１記載の交流回転機の制御装置と同じである。即ち、電流制御の頑健性を保つには、比例演算の演算周期を短くすることになり、特許文献１記載の交流回転機の制御装置と同様に、マイクロコンピュータなどによって行う演算負荷が大きくなるといった問題があった。
【００１１】
この発明は、上記のような問題点を改良するためになされたものであり、電源電圧の変動などに起因する外乱に対して頑健性の高い電流制御性能を損なうことなく、マイクロコンピュータなどによって演算を行うときの演算負荷を低減できる交流回転機の制御装置及びそれを応用した電動パワーステアリングの制御装置を得ることを目的としている。
【課題を解決するための手段】
【００１２】
この発明の第１の観点に係る交流回転機の制御装置は、
静止座標上の電圧指令に基づいて、交流回転機に電圧を印加する電圧印加手段と、
前記交流回転機の電流を検出し、静止座標上の検出電流として出力する電流検出手段と、
前記静止座標上の検出電流を任意位相に基づいて座標変換し、回転座標上の検出電流として出力する第１の座標変換手段と、
前記交流回転機に給電すべき電流を指令する回転座標上の電流指令と、前記回転座標上の検出電流とに基づいて、回転座標上の第１の電圧指令を出力する第１の電流制御手段と、
前記回転座標上の第１の電圧指令を前記任意位相に基づいて座標変換し、静止座標上の第１の電圧指令として出力する第２の座標変換手段と、
前記静止座標上の検出電流に基づいて、静止座標上の第２の電圧指令を出力する第２の電流制御手段と、
前記静止座標上の第１の電圧指令と静止座標上の第２の電圧指令とに基づいて、前記静止座標上の電圧指令を前記電圧印加手段へ出力する電圧指令出力手段とを備えたことを特徴とする。
【００１３】
また、この発明の第２の観点に係る電動パワーステアリングの制御装置は、交流回転機が車両の操舵トルクを補助する補助トルクを発生する交流電動機として構成された電動パワーステアリングの制御装置であって、
この発明の第１の観点による交流回転機の制御装置と、
前記操舵トルクを検出し、検出トルクとして出力するトルク検出手段と、
前記検出トルクに基づいて、前記交流電動機に給電すべき電流を指令する回転座標上の電流指令を出力する電流指令演算手段とを備え、
前記電流指令演算手段の演算周期は、前記第１の観点による交流回転機の制御装置における前記第１の電流制御手段が前記回転座標上の第１の電圧指令を更新する周期と同じかまたはそれよりも長周期にするとともに、前記第１の観点による交流回転機の制御装置における前記第２の電流制御手段が静止座標上の前記第２の電圧を更新する周期よりも長周期にしたことを特徴とする。
【発明の効果】
【００１４】
この発明の第１の観点による交流回転機の制御装置では、静止座標上の第１の電圧指令と静止座標上の第２の電圧指令に基づいて、静止座標上の電圧指令を電圧印加手段へ出力する電圧指令出力手段とを備えるようにしたので、静止座標上の第１の電圧指令と静止座標上の第２の電圧指令の演算を同じ演算周期で実行する制約を解くことができ、また、静止座標上の第１の電圧指令の演算をデジタルで演算しながら、静止座標上の第２の電圧指令の演算をアナログ演算させることも可能となり、その結果、電流制御の頑健性を保ちながら全体の演算量を低減できる効果を得ることができる。
【００１５】
この発明の第２の観点による電動パワーステアリングの制御装置によれば、この発明による第１の交流回転機の制御装置と同じ効果に加え、電流指令演算手段による演算量を低減できる効果を得ることができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、この発明による交流回転機の制御装置の実施の形態１の全体構成を示すブロック図である。
【図２】図２は、実施の形態１における第１の電流制御手段の内部構成を示すブロック図である。
【図３】図３は、実施の形態１における記憶部の内部構成を示すブロック図である。
【図４】図４は、実施の形態１における第２の電圧指令演算部の内部構成を示すブロック図である。
【図５】図５は、実施の形態１に係る交流回転機の制御装置の動作原理を説明するための説明図である。
【図６】図６は、実施の形態１に係る交流回転機の制御装置におけるタイムチャートの一例を示す図表である。
【図７】図７は、この発明による交流回転機の制御装置の実施の形態２の全体構成を示すブロック図である。
【図８】図８は、実施の形態２に係る交流回転機で実行される位相補正の原理説明図である。
【図９】図９は、実施の形態２における位相補正部の内部構成を示すブロック図である。
【図１０】図１０は、実施の形態２に係る交流回転機の制御装置におけるタイムチャートの一例を示す図表である。
【図１１】図１１は、実施の形態２に係る交流回転機の制御装置の動作波形の一例を示す波形図である。
【図１２】図１２は、この発明による交流回転機の制御装置の実施の形態３の全体構成を示すブロック図である。
【図１３】図１３は、実施の形態３における記憶部の内部構成を示すブロック図である。
【図１４】図１４は、実施の形態３における位相補正部の内部構成を示すブロック図である。
【図１５】図１５は、実施の形態３における第２の電圧指令演算部の内部構成を示すブロック図である。
【図１６】図１６は、この発明による交流回転機の制御装置の実施の形態４の全体構成を示すブロック図である。
【図１７】図１７は、実施の形態４における位相補正部の内部構成を示すブロック図である。
【図１８】図１８は、実施の形態４に係る交流回転機の制御装置におけるタイムチャートの一例を示す図表である。
【図１９】図１９は、実施の形態４に係る交流回転機の制御装置の動作波形の一例を示す波形図である。
【図２０】図２０は、この発明による交流回転機の制御装置の実施の形態５における位相補正部の内部構成を示すブロック図である。
【図２１】図２１は、この発明による交流回転機の制御装置の実施の形態６の全体構成を示すブロック図である。
【図２２】図２２は、この発明による交流回転機の制御装置の実施の形態７の全体構成を示すブロック図である。
【図２３】図２３は、実施の形態７における記憶部の内部構成を示すブロック図である。
【図２４】図２４は、実施の形態７における第２の電圧指令演算部の内部構成を示すブロック図である。
【図２５】図２５は、この発明による交流回転機の制御装置の実施の形態８の全体構成を示すブロック図である。
【図２６】図２６は、この発明による電動パワーステアリングの制御装置の実施の形態９の全体構成を示すブロック図である。
【発明を実施するための形態】
【００１７】
以下この発明による交流回転機の制御装置と電動パワーステアリングの制御装置のいくつかの実施の形態について、図面を参照して説明する。
【００１８】
実施の形態１．
図１は、この発明による交流回転機の制御装置の実施の形態１の全体構成を示すブロック図である。
実施の形態１に係る交流回転機の制御装置は、交流回転機２を制御するものであり、電圧印加手段１と、位置検出手段３と、電流検出手段４と、座標変換手段５と、第１の電流制御手段６と、座標変換手段７と、第２の電流制御手段８と、電圧指令出力手段１１を含んでいる。実施の形態１では、交流回転機２は、同期機、例えば同期電動機で構成される。電流検出手段４は、ＡＤ変換手段を内蔵する。位置検出手段３は、Ｒ／Ｄコンバータ（レゾルバ／デジタルコンバータ）を内蔵し、デジタル信号で交流回転機２の回転位置を出力する。
実施の形態１では、座標変換手段５、７、第１の電流制御手段６、第２の電流制御手段８、及び電圧指令出力手段１１は、それぞれデジタル回路で構成され、具体的には、これらはデジタルマイクロコンピュータを用いて構成される。
実施の形態１では、静止座標としてU,V,W相を含む三相交流座標を使用する。
【００１９】
電圧印加手段１は、三相給電線１２を通じて同期電動機２に接続され、この同期電動機２に三相交流電圧vu,vv,vwを印加する。この三相交流電圧vu,vv,vwは、u相交流電圧vuと、v相交流電圧vvと、w相交流電圧vwを含む。電圧印加手段１は、電圧指令出力手段１１から、デジタルの三相電圧指令vu*,vv*,vw*を受け、この三相電圧指令vu*,vv*,vw*に基づいて、内部の母線電圧を三相交流電圧vu,vv,vwに変換し、この三相交流電圧vu,vv,vwを同期電動機２に印加する。三相電圧指令vu*,vv*,vw*は、静止座標上の電圧指令であり、u相電圧指令vu*と、v相電圧指令vv*と、w相電圧指令vw*を含む。
電圧印加手段１は、よく知られているので、詳細な説明は省略するが、複数のオンオフ制御の可能な半導体スイッチを用いて構成され、三相電圧指令vu*,vv*,vw*に基づいて、各半導体スイッチをオンオフ制御する。
なお、電圧印加手段１が同期電動機２に三相交流電圧vu,vv,vwを印加するに当たっては、三相交流電圧vu,vv,vwの相対的な電位差が、三相電圧指令vu*,vv*,vw*の相対的な電位差と概ね一致していれば良く、三相電圧指令vu*,vv*,vw*に対して、公知のように電圧利用率を向上させる電圧を各相に加算しても良い。また、各半導体スイッチのオン電圧またはデッドタイムに起因する補正電圧を各相に加算して、三相交流電圧vu,vv,vwを同期電動機２に印加するようにしても良い。
【００２０】
同期電動機２は、具体的には、表面磁石型同期電動機、または埋め込み磁石型同期電動機などの永久磁石型同期電動機を用いて構成される。しかし、回転子に磁石を用いないリラクタンス同期電動機、または二次側に界磁巻線回路を備える界磁巻線型同期電動機を用いて構成することもできる。
【００２１】
位置検出手段３は、同期電動機２の回転位置θを検出する。この位置検出手段３も周知であるので詳細な説明は省略するが、位置検出手段３は、同期電動機２の回転軸に結合され、同期電動機２の回転位置θを発生する。この回転位置θは、位置検出手段３に内蔵されたＲ／Ｄコンバータにより、デジタルの回転位置θとして、位置検出手段３から出力される。
電流検出手段４も周知であるので詳細な説明は省略するが、電流検出手段４は、三相給電線１２に結合され、三相交流電圧vu,vv,vwに基づいて同期電動機２に流れる三相交流電流を検出し、三相検出電流iu,iv,iwを出力する。この三相検出電流iu,iv,iwも、アナログの信号として検出されるが、電流検出手段４に内蔵されたＡＤ変換手段により、デジタルの信号に変換され、デジタルの三相検出電流iu,iv,iwとして、電流検出手段４から出力される。
なお、実施の形態１では、電流検出手段４は、電圧印加手段１と同期電動機２を結ぶ三相給電線１２から三相検出電流iu,iv,iwを検出しているが、公知のように電圧印加手段１の内部の母線電流を検出して三相検出電流iu,iv,iwを出力するように構成することもできる。
【００２２】
電流検出手段４は、周期ΔTで繰返される第１動作タイミングのそれぞれにおいて、三
相検出電流iu,iv,iwを出力する。三相検出電流iu,iv,iwは、前記第１動作タイミングのそれぞれにおいて更新され、次の第１動作タイミングまで保持される。前記第１タイミングの周期ΔTは、第１動作周期と呼ばれる。この第１動作周期ΔTは、例えば５０〜２５０×１０−６（秒）に設定される。三相検出電流iu,iv,iwは、静止座標上の検出電流であり、u相検出電流iuと、v相検出電流ivと、w相検出電流iwを含む。この三相検出電流iu,iv,iwは、座標変換手段５と第２の電流制御手段８へ供給される。
位置検出手段３は、第１動作周期ΔTよりも大きな第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて、回転位置θを出力する。回転位置θは、前記第２動作タイミングのそれぞれにおいて更新され、次の第２動作タイミングまで保持される。回転位置θは静止座標上の位置信号であり、座標変換手段５、７へ供給される。
この第２動作周期ΔT1は、第１動作周期ΔTよりも大きく設定される。この第２動作周期ΔT1は、実用的には、例えば第１動作周期ΔTの２〜２０倍とされるが、第１動作周期ΔTよりも大きければ充分であり、前記実用的な値に限るものではない。また、第２動作周期ΔT1は、望ましくは、第１動作周期ΔTの整数倍に設定されるが、これに限るものでもない。第２動作周期ΔT1が第１動作周期ΔTよりも大きく設定される結果、２つの隣接する前記第２動作タイミングの間には、１つ以上の前記第１動作タイミングが与えられる。
【００２３】
座標変換手段５は、任意位相に基づいて三相検出電流iu,iv,iwを座標変換し、二相検出電流id,iqを出力する。実施の形態１では、座標変換に用いる該任意位相は、位置検出手段３から出力される回転位置θを用いて与えられる。座標変換手段５は、位置検出手段３から出力される回転位置θに基づいて、電流検出手段４からの三相検出電流iu,iv,iwを二相検出電流id,iqに変換する。座標変換手段５は、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて、回転位置θに基づいて、二相検出電流id,iqを出力する。この二相検出電流id,iqは、前記第２動作タイミングのそれぞれにおいて更新され、次の第２動作タイミングまで保持される。この二相検出電流id,iqは、回転座標上のデジタルの検出電流であり、互いに直交するｄ軸上のｄ軸成分idと、ｑ軸上のｑ軸成分iqを含む。
【００２４】
第１の電流制御手段６は、回転座標上の二相電流指令id*,iq*と、回転座標上の二相検出電流id,iqを受ける。二相電流指令id*,iq*は、同期電動機２に給電すべき回転座標上のデジタルの電流指令であって、外部から与えられ、互いに直交するｄ軸上のｄ軸成分id*と、ｑ軸上のｑ軸成分iq*を含む。二相検出電流id,iqは、座標変換手段５から第1の電流制御手段６に与えられる。第1の電流制御手段６は、これらの回転座標上の二相電流指令id*,iq*と、回転座標上の二相検出電流id,iqとに基づいて、回転座標上のデジタルの二相電圧指令vd1*,vq1*を、回転座標上の第１の電圧指令として出力する。二相電圧指令vd1*,vq1*は、互いに直交するｄ軸上のｄ軸成分vd1*と、ｑ軸上のｑ軸成分vq1*を含む。
第１の電流制御手段６は、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて、二相電圧指令vd1*,vq1*を出力する。言換えれば、二相電圧指令vd1*,vq1*は、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれで更新され、次の第２動作タイミングまで保持される。
【００２５】
座標変換手段７は、位置検出手段３から出力された回転位置θに基づいて、回転座標上の二相電圧指令vd1*,vq1*を座標変換し、第1の三相電圧指令vu1*,vv1*,vw1*を出力する。この第1の三相電圧指令vu1*,vv1*,vw1*は、静止座標上のデジタルの電圧指令であり、第１のu相電圧指令vu1*と、第１のv相電圧指令vv1*と、第１のw相電圧指令vw1*を含む。この第１の三相電圧指令vu1*,vv1*,vw1*は、第２の電流制御手段８及び電圧指令出力手段１１に供給される。
回転位置θが第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて座標変換手段７に与えられ、座標変換手段７は、前記第２動作タイミングのそれぞれにおいて、第１の三相電圧指令vu1*,vv1*,vw1*を出力する。言換えれば、この第１の三相電圧指令vu1*,vv1*,vw1*は、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて更新され、次の第２動作タイミングまで保持される。
【００２６】
第２の電流制御手段８は、座標変換手段７からの第１の三相電圧指令vu1*,vv1*,vw1*と、電流検出手段４からの三相検出電流iu,iv,iwとに基づいて、第２の三相電圧指令vu2*,vv2*,vw2*を発生する。
電圧指令出力手段１１は、座標変換手段７から供給された第1の三相電圧指令vu1*,vv1*,vw1*と、第２の電流制御手段８から供給された第２の三相電圧指令vu2*,vv2*,vw2*のいずれかを選択し、三相電圧指令vu*,vv*,vw*として電圧印加手段１へ出力する。電圧指令出力手段１１は、第２動作周期ΔT1で繰返される第２タイミングのそれぞれに対応して、座標変換手段７から供給された第1の三相電圧指令vu1*,vv1*,vw1*を選択し、また、第１周期ΔTで繰返される第１動作タイミングのそれぞれに対応して、第２の電流制御手段８から供給された第２の三相電圧指令vu2*,vv2*,vw2*を選択する。三相電圧指令vu*,vv*,vw*は、常時継続して電圧印加手段１へ供給される。
【００２７】
電圧指令出力手段１１は、さらに切換フラグ出力部sfを有する。このフラグ出力部sfは、電圧指令出力手段１１による選択状態に応じて、切換フラグFLG_SWを第２の電流制御手段８へ出力する。この切換フラグFLG_SWは、TRUEとFALSEとの間で切換えられる。電圧指令出力手段１１が、第1の三相電圧指令vu1*,vv1*,vw1*を選択した状態では、切換フラグFLG_SWはTRUEとなり、電圧指令出力手段１１が、第２の三相電圧指令vu2*,vv2*,vw2*を選択した状態では、切換フラグFLG_SWはFALSEとなる。
【００２８】
第２の電流制御手段８は、具体的には、記憶部９と第２の電圧指令演算部１０を有する。記憶部９には、電流検出手段４から三相検出電流iu,iv,iwが供給され、座標変換手段７から第1の三相電圧指令vu1*,vv1*,vw1*が供給され、また電圧指令出力手段１１から切換フラグFLG_SWが供給される。
切換フラグFLG_SWは、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれに対応してTUREとなる。記憶部９は、前記第２動作タイミングのそれぞれにおいて、切換フラグFLG_SWがTRUEとなることに基づいて、座標変換手段７から出力される第1の三相電圧指令vu1*,vv1*,vw1*を記憶し、また、電流検出手段４から出力される三相検出電流iu,iv,iwを記憶する。
【００２９】
切換フラグFLG_SWは、第１動作周期ΔTで繰返される第１動作タイミングのそれぞれに対応してFALSEとなる。第２動作周期ΔT1が第１動作周期ΔTよりも大きく設定されるので、隣接する２つの前記第２動作タイミングの間には、１つ以上の前記第１動作タイミングが与えられる。記憶部９は、この第１動作タイミングのそれぞれにおいて、切換フラグFLG_SWがFALSEとなることに基づいて、その直前の前記第２動作タイミングで記憶された第１の三相電圧指令vu1*,vv1*,vw1*を三相記憶電圧指令vu1h*,vv1h*,vw1h*として出力するとともに、その直前の前記第２動作タイミングで記憶された三相検出電流iu,iv,iwを三相記憶検出電流iuh,ivh,iwhとして出力する。
三相記憶電圧指令vu1h*,vv1h*,vw1h*は、静止座標上のデジタルの電圧指令であり、u相記憶電圧指令vu1h*と、v相記憶電圧指令vv1h*と、w相記憶電圧指令vw1h*を含む。三相記憶検出電流iuh,ivh,iwhは、静止座標上のデジタルの検出電流であり、u相記憶検出電流iuhと、v相記憶検出電流ivhと、w相記憶検出電流iwhを含む。
【００３０】
第２の電圧指令演算部１０には、電流検出手段４から三相検出電流iu,iv,iwが供給され、また、記憶部９から三相記憶検出電流iuh,ivh,iwhと、三相記憶電圧指令vu1h*,vv1h*,vw1h*が供給される。第２の電圧指令演算部１０は、前記第１動作タイミングのそれぞれにおいて、三相記憶検出電流iuh,ivh,iwhと、三相記憶電圧指令vu1h*,vv1h*,vw1h*と、三相検出電流iu,iv,iwとに基づいて、第２の三相電圧指令vu2*,vv2*,vw2*を出力する。言換えれば、第２の三相電圧指令vu2*,vv2*,vw2*は、前記第１動作タイミングのそれぞれにおいて更新され、次の第１動作タイミングまで保持される。この第２の三相電圧指令vu2*,vv2*,vw2*は、電圧指令出力手段１１に供給される。第２の三相電圧指令vu2*,vv2*,vw2*は、静止座標上のデジタルの電圧指令であり、第２のu相電圧指令vu2*と、第２のv相電圧指令vv2*と、第２のw相電圧指令vw2*を含む。
【００３１】
電圧指令出力手段１１は、具体的には、u相切換スイッチsuと、v相切換スイッチsvと、w相切換スイッチswを含む。u相切換スイッチsuには、第1のu相電圧指令vu1*と第２のu相電圧指令vu2*が入力され、このu相切換スイッチsuは、これらの第1のu相電圧指令vu1*と第２のu相電圧指令vu2*のいずれかを、u相電圧指令vu*として出力する。v相切換スイッチsvには、第1のv相電圧指令vv1*と第２のv相電圧指令vv2*が入力され、このv相切換スイッチsvは、これらの第1のv相電圧指令vv1*と第２のv相電圧指令vv2*のいずれかを、v相電圧指令vv*として出力する。w相切換スイッチswには、第1のw相電圧指令vw1*と第２のw相電圧指令vw2*が入力され、このw相切換スイッチswは、これらの第1のw相電圧指令vw1*と第２のw相電圧指令vw2*のいずれかを、w相電圧指令vu*として出力する。切換スイッチsu,sv,swは、互いに連動しており、電圧指令出力手段１１が第1の三相電圧指令vu1*,vv1*,vw1*を選択するときには、それらは全て、第1の三相電圧指令vu1*,vv1*,vw1*を選択するように切換えられる。電圧指令出力手段１１が第２の三相電圧指令vu2*,vv2*,vw2*を選択するときには、切換スイッチsu,sv,swは全て、第２の三相電圧指令vu2*,vv2*,vw2*を選択するように切換えられる。
【００３２】
電圧指令出力手段１１は、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれに対応して、第1の三相電圧指令vu1*,vv1*,vw1*を選択し、それらを三相電圧指令vu*,vv*,vw*として電圧印加手段１へ出力する。この第２動作タイミングのそれぞれでは、切換スイッチsu,sv,swは、それぞれ前記第２動作タイミングで更新された第１のu相電圧指令vu1*、第１のv相電圧指令vv1*、第１のw相電圧指令vw1*を選択する。電圧指令出力手段１１は、前記第２動作タイミングに続いて、次に前記第１動作タイミングが与えられるまで、継続して第1の三相電圧指令vu1*,vv1*,vw1*を選択する。電圧指令出力手段１１は、前記第２動作タイミングに続いて前記第１動作タイミングが与えられると、第２の三相電圧指令vu2*,vv2*,vw2*を選択する。電圧指令出力手段１１は、この第１動作タイミングに続いて前記第１動作タイミングまたは前記第２動作タイミングが与えられるまで、継続して第２の三相電圧指令vu2*,vv2*,vw2*を選択する。前記第１動作タイミングに続き、再び前記第１動作タイミングが与えられた場合には、電圧指令出力手段１１は、再び第２の三相電圧指令vu2*,vv2*,vw2*を選択する。この第２の三相電圧指令vu2*,vv2*,vw2*が選択される状態は、次に前記第１動作タイミングまたは前記第２動作タイミングが与えられるまで継続する。隣接する２つの前記第２動作タイミングの間には、１つ以上の前記第１動作タイミングが含まれており、切換スイッチsu,sv,swは、前記第１動作タイミングのそれぞれに対応して、その第１動作タイミングで更新された第２のu相電圧指令vu2*、第２のv相電圧指令vv2*、第２のw相電圧指令vw2*を選択する。
【００３３】
図２は、実施の形態１における第１の電流制御手段６の内部構成を示すブロック図である。この第1の電流制御手段６は、減算器２０、２６と、比例ゲイン乗算器２１、２７と、積分ゲイン乗算器２２、２８と、加算器２３、２９と、遅延保持演算器２４、３０と、加算器２５、３１を有する。
減算器２０は、回転座標上の二相電流指令id*,iq*の中のｄ軸成分id*から、回転座標上の二相検出電流id,iqの中のｄ軸成分idを減算し、ｄ軸電流偏差(id*-id)を比例ゲイン乗算器２１へ出力する。比例ゲイン乗算器２１は、ｄ軸電流偏差(id*-id)に比例ゲインkpを乗算して出力する。積分ゲイン演算器２２は、ｄ軸電流偏差(id*-id)にkiΔT1を乗算して出力する。加算器２３は、積分ゲイン乗算器２２の出力と遅延保持演算器２４の出力とを加算し、遅延保持演算器２４へ出力する。遅延保持演算器２４は、第２動作周期ΔT1に相当する遅延時間間隔だけ入力を遅らせて保持する。
【００３４】
積分ゲイン乗算器２２と、加算器２３と、遅延保持演算器２４とを図２のように接続することによって、遅延保持演算器２４は、ｄ軸電流偏差(id*-id)をKi倍して積分した結果を出力する。加算器２５は、比例ゲイン乗算器２１の出力と遅延保持演算器２４の出力とを加算し、回転座標上の二相電圧指令id*,iq*の中のｄ軸成分vd1*を出力する。この回転座標上の二相電圧指令id*,iq*の中のｄ軸成分vd1*は、減算器２０が出力するｄ軸電流偏差(id*-id)を比例積分した結果に相当する。
【００３５】
同様に、減算器２６は、回転座標上の二相電流指令id*,iq*の中のｑ軸成分iq*から、回転座標上の二相検出電流id,iqの中のｑ軸成分iqを減算し、ｑ軸電流偏差(iq*-iq)を比例ゲイン乗算器２７へ出力する。比例ゲイン乗算器２７は、ｑ軸電流偏差(iq*-iq)に比例ゲインkpを乗算して出力する。積分ゲイン乗算器２８は、ｑ軸電流偏差(iq*-iq)にkiΔT1を乗算して出力する。加算器２９は、積分ゲイン乗算器２８の出力と遅延保持演算器３０の出力とを加算し、遅延保持演算器３０へ出力する。遅延保持演算器３０は、第２動作周期ΔT1に相当する遅延時間間隔だけ入力を遅らせて保持する。
【００３６】
積分ゲイン乗算器２８と、加算器２９と、遅延保持演算器３０とを図２のように接続することによって、遅延保持演算器３０は、ｑ軸電流偏差(iq*-iq)をKi倍して積分した結果を出力する。加算器３１は、比例ゲイン乗算器２７の出力と遅延保持演算器３０の出力とを加算し、回転座標上の二相電圧指令vq*,Vq*の中のｑ軸成分vq1*を出力する。この回転座標上の二相電圧指令vq*,Vq*の中のｑ軸成分vq1*は、減算器２６が出力するｑ軸電流偏差(iq*-iq)を比例積分した結果に相当する。
【００３７】
図３は、実施の形態１における記憶部９の内部構成を示すブロック図である。記憶部９は、図３に示す通り、サンプルホールド器４０〜４５を有する。これらのサンプルホールド器４０〜４５は、それぞれ電圧指令出力手段１１の切換フラグ出力部sfから出力される切換フラグFLG_SWにより、制御される。
【００３８】
サンプルホールド器４０は、切換フラグFLG_SWがTRUEとなったときに、第１のu相電圧指令vu1*をサンプルホールドし、この第1のu相電圧指令vu1*を、u相記憶電圧指令vu1h*として記憶保持する。このサンプルホールド器４０は、切換フラグFLG_SWがFALSEとなったときに、記憶保持しているu相記憶電圧指令vu1h*を出力する。
同様に、サンプルホールド器４１は、切換フラグFLG_SWがTRUEとなったときに、第１のv相電圧指令vv1*をサンプルホールドし、この第1のv相電圧指令vv1*を、v相記憶電圧指令vv1h*として記憶保持する。このサンプルホールド器４１は、切換フラグFLG_SWがFALSEとなったときに、記憶保持しているv相記憶電圧指令vv1h*を出力する。
同様に、サンプルホールド器４２は、切換フラグFLG_SWがTRUEとなったときに、第１のw相電圧指令vw1*をサンプルホールドし、この第1のw相電圧指令vw1*を、w相記憶電圧指令vw1h*として記憶保持する。このサンプルホールド器４２は、切換フラグFLG_SWがFALSEとなったときに、記憶保持しているw相記憶電圧指令vw1h*を出力する。
【００３９】
サンプルホールド器４３は、切換フラグFLG_SWがTRUEとなったときに、u相検出電流iuをサンプルホールドし、このu相検出電流iuを、u相記憶検出電流iuhとして記憶保持する。このサンプルホールド器４３は、切換フラグFLG_SWがFALSEとなったときに、記憶保持しているu相記憶検出電流iuhを出力する。
同様に、サンプルホールド器４４は、切換フラグFLG_SWがTRUEとなったときに、v相検出電流ivをサンプルホールドし、このv相検出電流ivを、v相記憶検出電流ivhとして記憶保持する。このサンプルホールド器４４は、切換フラグFLG_SWがFALSEとなったときに、記憶保持しているv相記憶検出電流ivhを出力する。
同様に、サンプルホールド器４５は、切換フラグFLG_SWがTRUEとなったときに、w相検出電流iwをサンプルホールドし、このw相検出電流iwを、w相記憶検出電流iwhとして記憶保持する。このサンプルホールド器４５は、切換フラグFLG_SWがFALSEとなったときに、記憶保持しているw相記憶検出電流iwhを出力する。
【００４０】
図４は、実施の形態１における第２の電圧指令演算部１０の内部構成を示すブロック図である。この第２の電圧指令演算部１０は、図４に示す通り、減算器５０、５３、５６と、比例ゲイン乗算器５１、５４、５７と、加算器５２、５５、５８を有する。
【００４１】
減算器５０と比例ゲイン乗算器５１と加算器５２は、u相記憶検出電流iuhと、u相検出電流iuと、u相記憶電圧指令vu1h*とに基づいて、第２のu相電圧指令vu2*を出力する。具体的には、減算器５０は、記憶部９により出力されたu相記憶検出電流iuhから、電流検出手段４により出力されたu相検出電流iuを減算し、その偏差(iuh-iu)を比例ゲイン演算器５１へ出力する。比例ゲイン乗算器５１は、減算器５０の出力に比例ゲインkpを乗算し、加算器５２へ出力する。u相記憶検出電流iuhとu相検出電流iuとの偏差(iuh-iu)は、静止座標上におけるu相検出電流の変化量であり、ここでは、前記u相検出電流の変化量に比例ゲインkpを乗算して加算器５２へ出力している。加算器５２は、比例ゲイン乗算器５１の出力に、記憶部９から出力されたu相記憶電圧指令vu1h*を加算し、第２のu相電圧指令vu2*を出力する。
【００４２】
同様に、減算器５３と比例ゲイン乗算器５４と加算器５５は、v相記憶検出電流ivhと、v相検出電流ivと、v相記憶電圧指令vv1h*とに基づいて、第２のv相電圧指令vv2*を出力する。具体的には、減算器５３は、記憶部９により出力されたv相記憶検出電流ivhから、電流検出手段４により出力されたv相検出電流ivを減算し、その偏差(ivh-iv)を比例ゲイン乗算器５４へ出力する。比例ゲイン乗算器５４は、減算器５３の出力に比例ゲインkpを乗算し、加算器５５へ出力する。v相記憶検出電流ivhとv相検出電流ivとの偏差(ivh-iv)は、静止座標上におけるv相検出電流の変化量であり、ここでは、前記v相検出電流の変化量に比例ゲインkpを乗算して加算器５５へ出力している。加算器５５は、比例ゲイン乗算器５４の出力に、記憶部９から出力されたv相記憶電圧指令vv1h*を加算し、第２のv相電圧指令vv2*を出力する。
【００４３】
同様に、減算器５６と比例ゲイン乗算器５７と加算器５８は、w相記憶検出電流iwhと、w相検出電流iwと、w相記憶電圧指令vw1h*とに基づいて、第２のw相電圧指令vw2*を出力する。具体的には、減算器５６は、記憶部９により出力されたw相記憶検出電流iwhから、電流検出手段４により出力されたw相検出電流iwを減算し、その偏差(iwh-iw)を比例ゲイン乗算器５７へ出力する。比例ゲイン乗算器５７は、減算器５６の出力に比例ゲインkpを乗算し、加算器５８へ出力する。w相記憶検出電流iwhとw相検出電流iwとの偏差(iwh-iw)は、静止座標上におけるw相検出電流の変化量であり、ここでは、前記w相検出電流の変化量に比例ゲインkpを乗算して加算器５８へ出力している。加算器５８は、比例ゲイン乗算器５７の出力に、記憶部９から出力されたw相記憶電圧指令vw1h*を加算し、第２のw相電圧指令vw2*を出力する。
【００４４】
さて、実施の形態１に係る交流回転機の制御装置の動作原理について説明する。図５は、実施の形態１に係る交流回転機の制御装置の動作原理を説明するための説明図である。図５の横軸は時刻［秒］、縦軸は電流である。
図５の横軸には、時刻０、ΔT、２ΔT、３ΔT、４ΔTがプロットされている。この横軸の上部に、電流指令i*を表わす特性L1と、検出電流iを表わす特性L2が示される。電流指令i*を表わす特性L1上に、i*(k)、i*(k+1)、i*(k+2)、i*(k+3)、i*(k+4)が示される。検出電流iを表わす特性L2上に、i(k)、i(k+1)、i(k+2)、i(k+3)、i(k+4)が示される。
【００４５】
図５では、時刻０における電流指令をi*(k)、検出電流をi(k)とし、時刻ΔTにおける電流指令をi*(k+1)、検出電流をi(k+1)とする。同様に、時刻２ΔTにおける電流指令をi*(k+2)、検出電流をi(k+2)、時刻３ΔTにおける電流指令をi*(k+3)、検出電流をi(k+3)、時刻４ΔTにおける電流指令をi*(k+4)、検出電流をi(k+4)とする。
第１動作周期ΔTが、各時刻０、ΔT、２ΔT、３ΔT、４ΔTの間に示されている。
また、特性L1は、横軸と平行であり、時刻０から時刻４ΔTの間の電流指令i*(k)、i*(k+1)、i*(k+2)、i*(k+3)、i*(k+4)は一定であるとする。特性L2は、時刻０から特性L1に向かって次第に増加するものとしている。
【００４６】
なお、図５の特性L1で表わされる電流指令i*は、ｄ軸電流指令id*と、ｑ軸電流指令iq*のいずれにも適用されるものとする。また、図５の特性L2で表わされる検出電流iは、ｄ軸検出電流idと、ｑ軸検出電流iqのいずれにも適用されるものとする。
【００４７】
時刻０におけるi*(k)とi(k)との偏差をΔi(k)と定義すると、次の（１）式が成り立つ。
Δi(k) = i*(k)-i(k)                                    ・・・  （１）
時刻ΔTにおけるi*(k+1)とi(k+1)との偏差Δi(k+1)は、次の（２）式となる。
Δi(k+1) = i*(k+1)-i(k+1)                              ・・・  （２）
ここで、時刻０から時刻４ΔTの間の電流指令は一定としているので、（２）式のi*(k+1)にi*(k)を代入すると、次の（３）式となる。
Δi(k+1) = i*(k)-i(k+1)                                ・・・  （３）
更に（３）式に（１）式を代入してi*(k)を消去すると、次の（４）式となる。
Δi(k+1) = i(k)-i(k+1)+Δi(k)                          ・・・  （４）
この（４）式は、『時刻ΔTにおける偏差Δi(k+1)は、時刻０の検出電流i(k)と時刻ΔTの検出電流i(k+1)との偏差{i(k)-i(k+1)}を求め、この偏差に時刻０における偏差Δi(k)を加算したものである』ことを意味している。
【００４８】
同様に、時刻２ΔTにおけるi*(k+2)とi(k+2)の偏差Δi(k+2)は、次の（５）式となる。
Δi(k+2) = i*(k+2)-i(k+2)                              ・・・  （５）
ここで、時刻０から時刻４ΔTの間の電流指令は一定としているので、（５）式のi*(k+2)にi*(k)を代入し、更に（３）式に（１）式を代入してi*(k)を消去すると、次の（６）式となる。
Δi(k+2) = i(k)-i(k+2)+Δi(k)                          ・・・  （６）
この（６）式は、『時刻２ΔT(秒)における偏差Δi(k+2)は、時刻０の検出電流i(k)と時刻２ΔTの検出電流i(k+2)との偏差{i(k)-i(k+2)}を求め、この偏差に時刻０における偏差Δi(k)を加算したものである』ことを意味している。
【００４９】
（４）、（６）式の関係を勘案すれば、次の（７）、（８）式を導き出すことができる。
Δi(k+3) = i(k)-i(k+3)+Δi(k)                          ・・・  （７）
Δi(k+4) = i(k)-i(k+4)+Δi(k)                          ・・・  （８）
【００５０】
ここで、（４）式の両辺に比例ゲインkpを乗算するとともに、任意の定数Cを両辺に加算すると、次の（９）式を得る。
kp Δi(k+1)+C = kp {i(k)-i(k+1)}+{kp Δi(k)+C}       ・・・  （９）
時刻ΔTにおける比例制御器の出力を（９）式の左辺第１項kpΔi(k+1)と見做し、また、時刻ΔTにおける積分制御器の出力を（９）式の左辺第２項Cと見做すことにより、（９）式の左辺は、「時刻ΔTにおける比例制御器の出力と、積分制御器の出力との和」と見做すことができる。そして、第１動作周期ΔTは第２動作期間ΔT1よりも短く、積分制御器の出力は変化しないので、（９）式の右辺は、「時刻０の検出電流i(k)と時刻ΔTの検出電流i(k+1)との偏差{i(k)-i(k+1)}をkp倍した値」に、「時刻０における比例制御器の出力と積分制御器の出力との和」を加算した値と見做すことができる。
【００５１】
また、（６）、（７）、（８）式を（９）式と同様に展開すると（１０）、（１１）、（１２）式を得る。
kp Δi(k+2)+C = kp {i(k)-i(k+2)}+{kp Δi(k)+C}     ・・・  （１０）
kp Δi(k+3)+C = kp {i(k)-i(k+3)}+{kp Δi(k)+C}     ・・・  （１１）
kp Δi(k+4)+C = kp {i(k)-i(k+4)}+{kp Δi(k)+C}     ・・・  （１２）
（１０）〜（１２）式の左辺第１項を、それぞれ時刻２ΔT、３ΔT、４ΔTにおける比
例制御器の出力と見做し、また、（１０）〜（１２）式の左辺第２項をそれぞれ積分制御器の出力と見做すことがきる。そして、（１０）式の右辺は「時刻０の検出電流i(k)と時刻Δ２Tの検出電流i(k+2)との偏差をkp倍した値」に、「時刻０における比例制御器の出力と積分制御器の出力との和」を加算した値と見做すことができ、（１１）式の右辺は「時刻０の検出電流i(k)と時刻３ΔTの検出電流i(k+3)との偏差をkp倍した値」に、「時刻０における比例制御器の出力と積分制御器の出力との和」を加算した値と見做すことができ、また（１２）式の右辺は「時刻０の検出電流i(k)と時刻４ΔTの検出電流i(k+4)との偏差をkp倍した値」に、「時刻０における比例制御器の出力と積分制御器の出力との和」を加算した値と見做すことができる。
【００５２】
ここで、静止座標上の値と回転座標上の値は観測する座標が異なるだけでその本質は同じであることを勘案し、図１〜図４に示した実施の形態１の構成と、（９）〜（１２）式を照らし合わせてみる。
【００５３】
電圧指令出力手段１１が、静止座標上の三相電圧指令vu*,vv*,vw*として、第１の三相電圧指令vu1*,vv1*,vw1*を選択して電圧印加手段１に出力するとき、第１の電流制御手段６は、回転座標上の二相電流指令id*,iq*と、座標変換手段５から出力される回転座標上の二相検出電流id,iqとに基づいて、回転座標上の二相電圧指令vd*,vq*を演算し、座標変換手段７は、回転座標上の二相電圧指令vd*,vq*を静止座標上の第１の三相電圧指令vu1*,vv1*,vw1*に変換して出力する。
第１の電流制御手段６では、回転座標上の電流指令id*,iq*と回転座標上の検出電流id,iqとのそれぞれの偏差(id*-id),(iq*-iq)に比例した値に、前記回転座標上の偏差(id*-id),(iq*-iq)の積分値を加算している。即ち、第１の電流制御手段６において、比例ゲイン乗算器２１は、（９）〜（１２）式のそれぞれの右辺第２項におけるkp Δi(k)に相当する値を演算し、また、積分ゲイン乗算器２２と加算器２３と遅延保持演算器２４は、（９）〜（１２）式のそれぞれの右辺第２項におけるCに相当する値を演算する。
同様に、比例ゲイン乗算器２７は、（９）〜（１２）式のそれぞれの右辺第２項におけるkp Δi(k)に相当する値を演算し、積分ゲイン乗算器２８と加算器２９と遅延保持演算器３０は、（９）〜（１２）式のそれぞれの右辺第２項におけるCに相当する値を演算する。
【００５４】
また、電圧指令出力手段１１が、静止座標上の三相電圧指令vu*,vv*,vw*として、第２の三相電圧指令vu2*,vv2*,vw2*を選択して電圧印加手段１に出力するとき、第２の電圧指令演算部１０は、記憶部９からの記憶三相電圧指令vu1h*,vv1h*,vw1h*と、記憶三相検出電流iuh,ivh,iwhと、電流検出手段４からの三相検出電流iu,iv,iwに基づいて、第２の三相電圧指令vu2*,vv2*,vw2*を演算する。
記憶部９は、電圧指令出力手段１１が、静止座標上の三相電圧指令vu*,vv*,vw*として、静止座標上の第１の三相電圧指令vu1*,vv1*,vw1*を選択した時の静止座標上の三相検出電流iu,iv,iwを、静止座標上の三相記憶検出電流iuh,ivh,iwhとして記憶するが、この三相記憶検出電流iuh,ivh,iwhは、（９）〜（１２）式のそれぞれの右辺第１項におけるi(k)に相当する値である。
また、記憶部９は、電圧指令出力手段１１が、静止座標上の三相電圧指令vu*,vv*,vw*として、静止座標上の第１の三相電圧指令vu1*,vv1*,vw1*を選択した時の静止座標上の第１の三相電圧指令vu1*,vv1*,vw1*を、静止座標上の三相記憶電圧指令vu1h*,vv1h*,vw1h*として記憶するが、この三相記憶電圧指令vu1h*,vv1h*,vw1h*は、（９）〜（１２）式のそれぞれの右辺第２項における{kpΔi(k)+C}に相当する値である。
【００５５】
第２の電圧指令演算部１０では、u相記憶検出電流iuhからu相検出電流iuを、減算器５０によって減算し、その偏差(iuh-iu)を、比例ゲイン乗算器５１でkp倍するが、この比例ゲイン乗算器５１の出力は、（９）〜（１２）式それぞれの右辺第１項に相当する値である。
そして、加算器５２によって、（９）〜（１２）式のそれぞれの右辺第１項に相当する値と右辺第２項に相当する値を加算して、第２のu相電圧指令vu2*を出力する。
同様に、比例ゲイン乗算器５４、５７の出力は、（９）〜（１２）式のそれぞれの右辺第１項に相当する値であり、加算器５５、５８によって、（９）〜（１２）式のそれぞれの右辺第１項に相当する値と右辺第２項に相当する値を加算して、第２のv,w相電圧指令vv2*,vw2*を出力する。
【００５６】
ここで、電圧指令出力手段１１が、静止座標上の三相電圧指令vu*,vv*,vw*として、第１の三相電圧指令vu1*,vv1*,vw1*を選択する場合、第２の電圧指令演算部１０の演算結果はどこにも反映されないので、第２の電圧指令演算部１０の演算は省略することができる。
また、電圧指令出力手段１１が、静止座標上の三相電圧指令vu*,vv*,vw*として、第２の三相電圧指令vu2*, vv2*, vw2*を選択する場合、座標変換手段５、７、および第１の電流制御手段６の演算結果はどこにも反映されないので、座標変換手段５、７および第１の電流制御手段６の演算は省略することができる。
【００５７】
図６は、実施の形態１に係る交流回転機の制御装置におけるタイムチャートの一例を示す図表である。この図６のタームチャートは、実施の形態１において、第２動作周期ΔT1を、第１動作周期ΔTの５倍に設定し、電圧指令出力手段１１が、静止座標上の三相電圧指令vu*,vv*,vw*として、第１動作周期ΔTの５周期に１周期の割合で、すなわち、５ΔTの中で１周期の割合で、第１の三相電圧指令vu1*,vv1*,vw1*を選択する場合のタイムチャートである。
【００５８】
図６では、（ａ）欄に時刻［秒］が示され、この時刻は、０、ΔT、２ΔT、・・・、１２ΔTを含んでいる。時刻０、５ΔT、１０ΔTは、第２動作周期ΔT1で繰返される第２動作タイミングであり、時刻ΔT、２ΔT、３ΔT、４ΔT、６ΔT、７ΔT、８ΔT、９ΔT、１１ΔT、１２ΔTは、第１動作周期ΔTで繰返される第１動作タイミングである。第２動作タイミング０、５ΔTの間には、４つの第１タイミングΔT、２ΔT、３ΔT、および４ΔTが含まれる。第２動作タイミング５ΔT、１０ΔTの間にも、４つの第１タイミング６ΔT、７ΔT、８ΔT、および９ΔTが含まれる。
【００５９】
図６の（ｂ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、１２ΔTに対応して
、座標変換手段５の実行状態が示される。（ｃ）欄には、（ａ）欄の各時刻０、ΔT、２
ΔT、・・・、１２ΔTに対応して、第１の電流制御手段６の実行状態が示される。（ｄ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、１２ΔTに対応して、座標変換手段７の実行状態が示される。（ｂ）（ｃ）（ｄ）欄から明らかなように、座標変換手段５、第１の電流制御手段６、および座標変換手段７は、時刻０、５ΔT、１０ΔTのそれぞれで実行されるが、その他の各時刻では実行されない。
【００６０】
図６の（ｅ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、１２ΔTに対応して
、記憶部９の動作状態が示される。この（ｅ）欄から明らかなように、記憶部９では、時刻０において記憶動作が行なわれ、それに続く時刻ΔTから時刻４ΔTでは、時刻０で記憶された記憶値を保持する保持動作が行なわれる。同様に、記憶部９では、時刻５ΔTにおいて記憶動作が行なわれ、それに続く時刻６ΔTから時刻９ΔTでは、時刻５ΔTで記憶された記憶値を保持する保持動作が行なわれる。さらに、記憶部９では、時刻１０ΔTにおいて記憶動作が行なわれ、それに続く時刻１１ΔT、１２ΔTでは、時刻１０ΔTで記憶された記憶値を保持する保持動作が行なわれる。
【００６１】
図６の（ｆ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、１２ΔTに対応して
、第２の電圧指令演算部１０の実行状態が示される。この（ｆ）欄から明らかなように、第２の電圧指令演算部１０は、時刻ΔT〜４ΔT、６ΔT〜９ΔT、および１１ΔT、１２ΔTの各第１タイミングにおいて実行されるが、時刻０、５ΔT、および１０ΔTの第２タイミングでは実行されない。
【００６２】
図６の（ｇ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、１２ΔTに対応して
、電圧指令出力手段１１から出力される三相電圧指令vu*,vv*,vw*が、第１の三相電圧指令vu1*,vv1*,vw1*と第２の三相電圧指令vu2*,vv2*,vw2*のいずれから選択されたかが示される。この（ｇ）欄において、「第１の電圧指令」は第１の三相電圧指令vu1*,vv1*,vw1*を示し、「第２の電圧指令」は第２の三相電圧指令vu2*,vv2*,vw2*を示す。
なお、図６では、時刻１２ΔT以降の時刻は省略されている。しかし、時刻１０ΔT以降では、時刻０から時刻９ΔTに記載した動作が繰返し、行なわれる。
【００６３】
図６のタイムチャートを見て判るように、電圧指令出力手段１１は、第１動作周期ΔT
の５周期に１周期の割合で第１の三相電圧指令vu1*,vv1*,vw1*を選択し、残りの４周期は第２の三相電圧指令vu2*,vv2*,vw2*を選択する。
記憶部９は、第１動作周期ΔTの５周期に１周期の割合で記憶を行い、残りの４周期は
記憶を保持する。
そして、座標変換手段５、７、および第１の電流制御手段６は、第１動作周期ΔTの５
周期に１周期の割合で実行するだけでよく、残り４周期では第２の電圧指令演算部１０が実行される。
【００６４】
なお、第２の電圧指令演算部１０の演算は、記憶部９により出力される三相記憶検出電流iuh,ivh,iwhから、電流検出手段４により出力される三相検出電流iu,iv,iwを減算した結果に、記憶部９により出力される三相記憶電圧指令iu1h*,iv1h*,iw1h*を加算するだけであり、座標変換手段５、７及び第１の電流制御手段６の演算量より少ない。
なお、この実施の形態１では、電圧指令出力手段１１は、静止座標上の三相電圧指令vu*,vv*,vw*として、第１動作周期ΔTの５周期に１周期の割合で第１の三相電圧指令vu1*,vv1*,vw1*を選択するようにしたが、第１動作周期ΔTの１０周期に１周期の割合で第１の三相電圧指令vu1*,vv1*,vw1*を選択することもでき、また、第１動作周期ΔTの５周期に２周期の割合で第１の三相電圧指令vu1*,vv1*,vw1*を選択することもでき、第１動作周期ΔTに対して任意の割合で、第１の三相電圧指令vu1*,vv1*,vw1*を選択するようにしても良い。
【００６５】
このように比例演算の周期をΔTとする場合、従来の交流回転機の制御装置では、座標
変換手段５、７及び第１の電流制御手段６に相当する演算をΔT毎に実行する必要があっ
たが、実施の形態１に係る交流回転機の制御装置では、座標変換手段５、７及び第１の電流制御手段６の演算を、周期ΔTに対して数周期に１周期の割合で実行するだけでよく、
残りの周期は座標変換手段５、７及び第１の電流制御手段６の演算を間引くことができるので、比例演算の演算周期を短くしても、デジタルマイクロコンピュータなどによって行う演算負荷増大を抑制できる効果を得る。また、座標変換手段５または座標変換手段７の少なくともいずれか一方は、座標変換を行う演算周期を、電圧指令出力手段１１が出力する静止座標上の電圧指令を更新する周期よりも長周期にすることにより、座標変換に起因する演算負荷増大を抑制できる効果を得る。
【００６６】
また、実施の形態１に係る交流回転機の制御装置では、第１の電流制御手段６に対して回転座標上の電流指令id*,iq*を入力するが、第２の電流制御手段８が第２の三相電圧指令vu2*,vv2*,vw2*を演算する上では、電流指令を特別に入力する必要がないので、この第２の電流制御手段による第２の三相電圧指令vu2*,vv2*,vw2*の演算のために、回転座標上の電流指令を静止座標上の電流指令に座標変換する必要もない。換言すると、実施の形態１に係る交流回転機の制御装置は、比例演算の演算周期を短くして電源電圧の変動などに起因する外乱に対して頑健性の高い電流制御性能を保ちながら、デジタルマイクロコンピュータなどによって演算を行ったときの演算負荷を低減できるといった効果がある。
【００６７】
実施の形態２．
交流回転機が回転している場合、交流回転機の静止座標上の誘起電圧および静止座標上の交流回転機の電流は基本周波数で変化する。静止座標上の交流回転機の電流では、基本波成分以外の電流は、交流回転機の駆動音、電磁ノイズ、トルクリップルまたは回転むらの要因になり、交流回転機の損失または発熱の増大要因となることがあるので、交流回転機の静止座標上の電流は、基本波成分に近いことが望ましい。
実施の形態１に係る交流回転機の制御装置において、電圧指令出力手段１１が第２の三相電圧指令vu2*,vv2*,vw2*を選択している期間では、記憶部９は、静止座標上の三相記憶検出電流iuh,ivh,iwhと、静止座標上の三相記憶電圧指令vu1h*,vv1h*,vw1h*を保持する。
そして、実施の形態１では、記憶部９が三相記憶検出電流iuh,ivh,iwhおよび三相記憶電圧指令vu1h*,vv1h*,vw1h*を保持している期間には、交流回転機の誘起電圧および相電流の基本波周期に対する変動は微小であるものとし、この期間には、交流回転機２の誘起電圧および電流が変化しないもとのした。
【００６８】
実施の形態２の係る交流回転機の制御装置では、記憶部９が三相記憶検出電流iuh,ivh,iwhおよび三相記憶電圧指令vu1h*,vv1h*,vw1h*を保持している期間においても、交流回転機の静止座標上の誘起電圧及び静止座標上の交流回転機の電流が微小に変化していることを考慮することにより、記憶部９が三相記憶検出電流iuh,ivh,iwh及び三相記憶電圧指令vu1h*,vv1h*,vw1h*を保持している期間においても、交流回転機の静止座標上の電流を滑らかにするように構成している。この実施の形態２に係る交流回転機の制御装置について説明する。この実施の形態２も、静止座標としてU,V,W相を含む三相交流座標を使用する。
【００６９】
図７は、この発明による交流回転機の制御装置の実施の形態２の全体構成を示すブロック図である。図中、実施の形態１と同一の符号を付したものは、同一またはこれに相当するものである。
実施の形態２に係る交流回転機の制御装置では、実施の形態１に、一次角周波数演算手段６０が追加され、また、実施の形態１における第２の電流制御手段８が第２の電流制御手段８ａに置き換えられる。実施の形態２は、その他は、実施の形態１と同じに構成される。
一次角周波数演算手段６０及び第２の電流制御手段８ａは、デジタル回路で構成され、座標変換手段５、７、第１の電流制御手段６、電圧指令出力手段１１とともに、デジタルマイクロコンピュータで構成される。
【００７０】
一次角周波数演算手段６０は、位置検出装置３からの回転位置θを受け、その変化率、即ち、回転位置θの変化率である一次角周波数ωを演算する。一次角周波数演算手段６０は、遅延保持演算器６１と、減算器６２と、比例ゲイン乗算器６３を有する。
一次角周波数演算手段６０では、位置検出手段３が出力する回転位置θを遅延保持演算器６１に入力し、遅延保持演算器６１は、遅延時間間隔ΔT2だけ入力を遅らせて保持する。遅延時間間隔ΔT2の値は、任意であり、実施の形態１における第１動作周期ΔT、あるいは第２動作周期ΔT1と同じでも良いし、ΔT、ΔT1の何れとも相違する値であっても良い。減算器６２は、現在の回転位置θからΔT2前の回転位置θを減算し、その減算結果を比例ゲイン乗算器６３に出力する。比例ゲイン乗算器６３は、減算器６２の出力を(１／ΔT2)倍することで、単位時間あたりの回転位置θの変化を求め、回転位置θの変化率である一次角周波数ωを出力する。一次角周波数ωは、デジタルの信号として出力され、第２の電流制御手段８ａへ供給される。
【００７１】
第２の電流制御手段８ａは、記憶部９と、位相補正部６４と、第２の電圧指令演算部１０ａを有する。記憶部９は、実施の形態１と同じに構成され、静止座標上の三相検出電流iu,iv,iwを記憶し、静止座標上の三相記憶検出電流iuh,ivh,iwhとして出力するとともに、静止座標上の第１の三相電圧指令vu1*,vv1*,vw1*を記憶し、静止座標上の三相記憶電圧指令vu1h*,vv1h*,vw1h*として出力する。位相補正部６４には、記憶部９から三相記憶検出電流iuh,ivh,iwhと三相記憶電圧指令vu1h*,vv1h*,vw1h*が供給され、また、一次角周波数演算手段６０から回転位置θの変化率を表わす一次角周波数ωが供給される。この位相補正部６４は、一次角周波数ωに基づいて、記憶部９が出力する静止座標上の三相記憶検出電流iuh,ivh,iwhの位相と、静止座標上の三相記憶電圧指令vu1h*,vv1h*,vw1h*の位相をそれぞれ補正し、静止座標上のデジタルの三相補正記憶検出電流iuh0,ivh0,iwh0と、静止座標上のデジタルの三相補正記憶電圧指令vu1h0*,vv1h0*,vw1h0*として出力する。位相補正部６４は、第１動作周期ΔTで繰返される第１動作タイミングのそれぞれにおいて、三相補正記憶検出電流iuh0,ivh0,iwh0と三相補正記憶電圧指令vu1h0*,vv1h0*,vw1h0*を出力する。
【００７２】
第２の電圧指令演算部１０ａは、位相補正部６４から出力される静止座標上の三相補正記憶検出電流iuh0,ivh0,iwh0と、静止座標上の三相補正記憶電圧指令vu1h0*,vv1h0*,vw1h0*と、電流検出手段４から出力される静止座標上の三相検出電流iu,iv,iwに基づいて、静止座標上のデジタルの第２の三相電圧指令vu2*,vv2*,vw2*を出力する。第２の電圧指令演算部１０ａは、前記第１動作タイミングのそれぞれにおいて、第２の三相電圧指令vu2*,vv2*,vw2*を出力する。第２の三相電圧指令vu2*,vv2*,vw2*は、前記第１動作タイミングのそれぞれにおいて更新され、次の第１動作タイミングまで保持される。
なお、三相補正記憶検出電流iuh0,ivh0,iwh0は、u相補正記憶検出電流iuh0と、v相補正記憶検出電流ivh0と、w相補正記憶検出電流iwh0を含む。また、三相補正記憶電圧指令vu1h0*,vv1h0*,vw1h0*は、u相補正記憶電圧指令vu1h0*と、v相補正記憶電圧指令vv1h0*と、w相補正記憶電圧指令vw1h0*を含む。
【００７３】
実施の形態２における位相補正部６４の動作を説明する前に、位相補正の原理について説明する。
図８は、実施の形態２で実行される位相補正の原理説明図であり、角周波数ωで回転する状態xをプロットしている。ここでは、便宜上、静止座標として三相座標の代わりに、
周知の三相／二相変換によって得られる静止二軸座標（α−β軸）を使用し、この静止二相座標上に状態xをプロットしている。
ある時刻における状態xのα軸成分をxα(n)、そのβ軸成分をxβ(n)とする。また、ある時刻から微小時間ΔTだけ経過したときの状態xのα軸成分をxα(n+1)、そのβ軸成分をxβ(n+1)とする。状態xは角周波数ωで回転しているので、xα(n),xβ(n)と、xα(n+1),xβ(n+1)との間には、次の（１３）式の関係が成り立つ。
【００７４】
【数１３】
2011223670.tif 000003
ωΔTも微小であるとすれば、次の（１４）、（１５）式の近似が成り立つ。
cos(ωΔT) ≒ 1                                       ・・・  （１４）
sin(ωΔT) ≒ ω ΔT                                 ・・・  （１５）
（１３）式に（１４）、（１５）式を代入すると、次の（１６）式を得る。
【００７５】
【数１６】
2011223670.tif 000004
【００７６】
（１６）式は、角周波数ωで回転する状態xが微小時間ΔT経過した時の変化を静止二軸座標（α−β軸）で表現したものに相当する。（１６）式に基づき、静止三相座標上の状態xは、次の（１７）式のように表現できる。
【００７７】
【数１７】
2011223670.tif 000005
【００７８】
ここで、xu(n)+xv(n)+xw(n)=0の関係を勘案すれば、（１７）式は、次の（１８）式のように変形できる。
【００７９】
【数１８】
2011223670.tif 000006
【００８０】
以上のように、（１７）式または（１８）式を用いれば、角周波数ωで回転する静止三相座標上の状態x(n)に基づいて、微小時間ΔT経過した時のx(n+1)を得ることができる。
なお、（１７）式よりも（１８）式の方が、角周波数ωが与えられたときの演算量が少ないので、実施の形態２における位相補正部６４は、（１８）式を利用して、記憶部９が出力する静止座標上の三相記憶検出電流iuh,ivh,iwhの位相と、静止座標上の三相記憶電圧指令vu1h*,vv1h*,vw1h*の位相をそれぞれ補正し、静止座標上の三相補正記憶検出電流iuh0,ivh0,iwh0と、静止座標上の三相補正記憶電圧指令vu1h0*,vv1h0*,vw1h0*として出力する。
なお、実施の形態２では（１６）式の近似を用いたが、近似式（１６）式を用いずに、位相補正の演算式（１７）式を実行しても良いことは言うまでもない。同様に、（１４）式の近似式を、マクローリン展開を利用した近似式『cos(ωΔＴ) ≒ 1−(ωΔＴ)2÷２
』に差し替えて、位相補正の演算式を導出するようにしても良い。
【００８１】
図９は、実施の形態２における位相補正部６４の内部構成を示すブロック図である。
位相補正部６４は、比例ゲイン乗算器７０と、乗算器７１、７２、７３と、減算器７４、７７、７８と、加算器７５、７６、７９と、乗算器８０、８１、８２と、減算器８３、８６、８７と、加算器８４、８５、８８を有している。
【００８２】
図９において、比例ゲイン乗算器７０は、一次角周波数演算手段６０から出力される一次角周波数ωを（ΔT/(3)1/2）倍して、(ωΔT/(3)1/2)として出力する。
乗算器７１は、静止座標上のu相記憶電圧指令vu1h*に、比例ゲイン乗算器７０が出力する(ωΔT/(3)1/2)を乗算した結果を、{(ωΔT/(3)1/2)vu1h*}として出力する。
乗算器７２は、静止座標上のv相記憶電圧指令vv1h*に、比例ゲイン乗算器７０が出力する(ωΔT/(3)1/2)を乗算した結果を、{(ωΔT/(3)1/2)vv1h*}として出力する。
乗算器７３は、静止座標上のw相記憶電圧指令vw1h*に、比例ゲイン乗算器７０が出力する(ωΔT/(3)1/2)を乗算した結果を、{(ωΔT/(3)1/2)vw1h*}として出力する。
【００８３】
減算器７４は、静止座標上のu相記憶電圧指令vu1h*から、乗算器７２が出力する{(ωΔT/(3)1/2)vv1h*}を減算し、{vu1h*-(ωΔT/(3)1/2)vv1h*}として出力する。
加算器７５は、減算器７４が出力する{vu1h*-(ωΔT/(3)1/2)vv1h*}に、乗算器７３が出力する{(ωΔT/(3)1/2)vw1h*}を加算し、[{vu1h*-(ωΔT/(3)1/2)vv1h*}+{(ωΔT/(3)1/2)vw1h*}]として出力する。
静止座標上のu,v,w相記憶電圧指令vu1h*,vv1h*,vw1h*を（１８）式の状態x(n)とした場合、加算器７５の出力は、（１８）式の右辺一行目であり、即ち、加算器７５の出力は、静止座標上のu相補正記憶電圧指令vu1h0*である。
【００８４】
同様に、加算器７６は、静止座標上のv相記憶電圧指令vv1h*に、乗算器７１が出力する｛(ωΔT/(3)1/2)vu1h*｝を加算し、{vv1h*+(ωΔT/(3)1/2)vu1h*}として出力する。
減算器７７は、加算器７６が出力する{vv1h*+(ωΔT/(3)1/2)vu1h*}から、乗算器７３が出力する｛(ωΔT/(3)1/2)vw1h*｝を減算し、[{vv1h*+(ωΔT/(3)1/2)vu1h*}-｛(ωΔT/(3)1/2)vw1h*｝]として出力する。
静止座標上のu,v,w相記憶電圧指令vu1h*,vv1h*,vw1h*を（１８）式の状態x(n)とした場合、減算器７７の出力は、（１８）式の右辺二行目であり、即ち、減算器７７の出力は、静止座標上のv相補正記憶電圧指令vv1h0*である。
【００８５】
同様に、減算器７８は、静止座標上のw相記憶電圧指令vw1h*から、乗算器７１が出力する｛(ωΔT/(3)1/2)vu1h*｝を減算し、｛vw1h*-(ωΔT/(3)1/2)vu1h*｝として出力する。
加算器７９は、減算器７８が出力する｛vw1h*-(ωΔT/(3)1/2)vu1h*｝に、乗算器７２が出力する｛(ωΔT/(3)1/2)vv1h*｝を加算し、[{vw1h*-(ωΔT/(3)1/2)vu1h*}+{(ωΔT/(3)1/2)vv1h*}]として出力する。
静止座標上のu,v,w相記憶電圧指令vu1h*,vv1h*,vw1h*を（１８）式の状態x(n)とした場合、加算器７９の出力は、（１８）式の右辺三行目であり、即ち、加算器７９の出力は、静止座標上のw相補正記憶電圧指令vw1h0*である。
【００８６】
一方、乗算器８０は、静止座標上のu相記憶検出電流iuhに、比例ゲイン乗算器７０が出力する(ωΔT/(3)1/2)を乗算した結果を、{(ωΔT/(3)1/2)iuh}として出力する。
乗算器８１は、静止座標上のv相記憶検出電流ivhに、比例ゲイン乗算器７０が出力する(ωΔT/(3)1/2)を乗算した結果を、{(ωΔT/(3)1/2)ivh}として出力する。
乗算器８２は、静止座標上のw相記憶検出電流iwhに、比例ゲイン乗算器７０が出力する(ωΔT/(3)1/2)を乗算した結果を、{(ωΔT/(3)1/2)iwh}として出力する。
【００８７】
減算器８３は、静止座標上のu相記憶検出電流iuh*から、乗算器８１が出力する{(ωΔT/(3)1/2)ivh}を減算し、{iuh-(ωΔT/(3)1/2)ivh}として出力する。
加算器８４は、減算器８３が出力する{iuh-(ωΔT/(3)1/2)ivh}に、乗算器８２が出力する{(ωΔT/(3)1/2)iwh}を加算し、[{iuh-(ωΔＴ/(3)1/2)ivh}+{(ωΔＴ/(3)1/2)iwh}]として出力する。
静止座標上のu,v,w相記憶検出電流iuh,ivh,iwhを（１８）式の状態x(n)とした場合、加算器８４の出力は、（１８）式の右辺一行目であり、即ち、加算器８４の出力は、静止座標上のu相補正記憶検出電流iuh0である。
【００８８】
同様に、加算器８５は、静止座標上のv相記憶検出電流ivhに、乗算器８０が出力する{(ωΔT/(3)1/2)iuh}を加算し、{ivh+(ωΔT/(3)1/2)iuh}として出力する。
減算器８６は、加算器８５が出力する{ivh+(ωΔT/(3)1/2)iuh}から、乗算器８２が出力する(ωΔT/(3)1/2)iwhを減算し、[{ivh+(ωΔT/(3)1/2)iuh}-{(ωΔT/(3)1/2)iwh}]として出力する。
静止座標上のu,v,w相記憶検出電流iuh,ivh,iwhを（１８）式の状態x(n)とした場合、減算器８６の出力は、（１８）式の右辺二行目であり、即ち、減算器８６の出力は、静止座標上のv相補正記憶検出電流ivh0である。
【００８９】
同様に、減算器８７は、静止座標上のw相記憶検出電流iwhから、乗算器８０が出力する{(ωΔT/(3)1/2)iuh}を減算し、{iwh-(ωΔT/(3)1/2)iuh}として出力する。
加算器８８は、減算器８７が出力する{iwh-(ωΔT/(3)1/2)iuh}に、乗算器８１が出力する{(ωΔT/(3)1/2)ivh}を加算し、[{iwh-(ωΔT/(3)1/2)iuh}+{(ωΔT/(3)1/2)ivh}]として出力する。
静止座標上のu,v,w相記憶検出電流iuh,ivh,iwhを（１８）式の状態x(n)とした場合、加算器８８の出力は、（１８）式の右辺三行目であり、即ち、加算器８８の出力は、静止座標上のw相補正記憶検出電流iwh0である。
【００９０】
図１０は、実施の形態２に係る交流回転機の制御装置におけるタイムチャートの一例を示す図表である。このタイムチャートは、第２動作周期ΔT1を第１動作周期ΔTの２倍に設定し、電圧指令出力手段１１は、静止座標上の三相電圧指令vu*,vv*,vw*として、第１動作周期ΔTに対して、２周期に１周期の割合で、第１の三相電圧指令vu1*,vv1*,vw1*を選択する場合のタイムチャートである。
【００９１】
図１０では、（ａ）欄に時刻［秒］が示され、この時刻は、０、ΔT、２ΔT、・・・、７ΔTを含んでいる。時刻０、２ΔT、４ΔT、６ΔTは、第２動作周期ΔT1で繰返される第２動作タイミングであり、時刻ΔT、３ΔT、５ΔT、７ΔTは、第１動作周期ΔTで繰返される第１動作タイミングである。第２動作タイミング０、２ΔTの間には、１つの第１タイミングΔTが含まれる。第２動作タイミング２ΔT、４ΔTの間にも、１つの第１タイミング３ΔTが含まれる。第２動作タイミング４ΔT、６ΔTの間にも、１つの第１タイミング５ΔTが含まれる。
【００９２】
図１０の（ｂ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、７ΔTに対応して
、座標変換手段５の実行状態が示される。（ｃ）欄には、（ａ）欄の各時刻０、ΔT、２
ΔT、・・・、７ΔTに対応して、第１の電流制御手段６の実行状態が示される。（ｄ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、７ΔTに対応して、座標変換手段７の実行状態が示される。（ｂ）（ｃ）（ｄ）欄から明らかなように、座標変換手段５、第１の電流制御手段６、及び座標変換手段７は、時刻０、２ΔT、４ΔT、６ΔTのそれぞれで実行されるが、その他の各時刻では実行されない。
【００９３】
図１０の（ｅ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、７ΔTに対応して
、記憶部９の動作状態が示される。この（ｅ）欄から明らかなように、記憶部９では、時刻０において記憶動作が行なわれ、それに続く時刻ΔTでは、時刻０で記憶された記憶値
を保持する保持動作が行なわれる。同様に、記憶部９では、時刻２ΔTにおいて記憶動作
が行なわれ、それに続く時刻３ΔTでは、時刻２ΔTで記憶された記憶値を保持する保持動作が行なわれる。同様に、記憶部９では、時刻４ΔTにおいて記憶動作が行なわれ、それに続く時刻５ΔTでは、時刻４ΔTで記憶された記憶値を保持する保持動作が行なわれる。さらに、記憶部９では、時刻６ΔTにおいて記憶動作が行なわれ、それに続く時刻７ΔTでは、時刻６ΔTで記憶された記憶値を保持する保持動作が行なわれる。
【００９４】
図１０の（ｆ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、７ΔTに対応して、位相補正部６４の実行状態が示される。図１０の（ｇ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、７ΔTに対応して、第２の電圧指令演算部１０ａの実行状態が示される。この（ｆ）（ｇ）欄から明らかなように、位相補正部６４及び第２の電圧指令演算部１０ａは、時刻ΔT、３ΔT、５ΔT、７ΔTの各第１タイミングにおいて実行されるが、時刻０、２ΔT、４ΔT、および６ΔTの第２タイミングでは実行されない。
【００９５】
図１０の（ｈ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、７ΔTに対応して
、電圧指令出力手段１１から出力される三相電圧指令vu*,vv*,vw*が、第１の三相電圧指令vu1*,vv1*,vw1*と第２の三相電圧指令vu2*,vv2*,vw2*のいずれから選択されたかが示される。この（ｈ）欄において、「第１の電圧指令」は第１の三相電圧指令vu1*,vv1*,vw1*を示し、「第２の電圧指令」は第２の三相電圧指令vu2*,vv2*,vw2*を示す。
なお、図１０では、時刻８ΔT以降の時刻は省略されている。しかし、時刻８ΔT以降では、時刻０から時刻７ΔTに記載した動作が繰返し、行なわれる。
【００９６】
図１０のタイムチャートを見て判るように、電圧指令出力手段１１は、第１動作周期ΔTの２周期に１周期の割合で第１の三相電圧指令vu1*,vv1*,vw1*を選択し、残りの１周期は第２の三相電圧指令vu2*,vv2*,vw2*を選択する。記憶部９は、第１動作周期ΔTに対して、２周期に１周期の割合で記憶を行い、残りの周期は記憶を保持する。そして、座標変換手段５、７、および第１の電流制御手段６の演算は、第１動作周期ΔTに対して、２周期に１周期の割合で実行するだけでよく、残り周期では位相補正部６４と第２の電圧指令演算部１０ａを実行する。
位相補正部６４における演算は、比例ゲイン乗算器７０と乗算器７１、７２、７３、８０、８１、８２における合計７回の乗算、および減算器７４、７７、７８、８３、８６、８７と加算器７５、７６、７９、８４、８５、８８における合計１２回の加減算であり、座標変換手段５、７における演算より、少ない演算で実施可能である。このことから、座標変換手段５、７および第１の電流制御手段６の演算を、第１動作周期ΔTに対して、２周期に１周期の割合で実行し、残り周期は位相補正部６４および第２の電圧指令演算部１０ａを演算することにより、演算負荷低減ができることが判る。
【００９７】
図１１は、実施の形態２に係る交流回転機の制御装置を図１０のタイムチャートに従って動作させた状態における静止座標上のu相記憶電圧指令vu1h*、及び静止座標上のu相補正記憶電圧指令vu1h0*の動作波形の一例を示す。この図１１の例では、静止座標上のu相記憶電圧指令vu1h*が単調増加をする区間についてプロットしている。
【００９８】
静止座標上のu相記憶電圧指令vu1h*は、時刻０、２ΔT、４ΔT、６ΔT・・・において
、その値を更新するが、位相補正部６４は、時刻ΔT、３ΔT、５ΔT、７ΔT・・・において、u相記憶電圧指令vu1h*を補正し、静止座標上のu相補正記憶電圧指令vu1h0*として出力する。
時刻ΔT、３ΔT、５ΔT、７ΔT・・・において、第２の電圧指令演算部１０ａへ入力する値として、静止座標上のu相記憶電圧指令vu1h*よりも、静止座標上のu相補正記憶電圧指令vu1h0*を用いた方が、u相交流電圧vuが滑らかになり、その結果、静止座標上の電流が滑らかになることが、図１１から容易に理解できる。
なお、図１１では記憶電圧指令vu1h*と補正記憶電圧指令vu1h0*の関係について説明したが、それ以外のv,w相記憶電圧指令vv1h*,vw1h*と、v,w相補正記憶電圧指令vv1h0*,vw1h0*との関係も同じである。
また、三相記憶検出電流iuh,ivh,iwhと三相補正記憶検出電流iuh0,ivh0,iwh0との関係についても、同じであることは言うまでもない。
【００９９】
以上のように、実施の形態２に係る交流回転機の制御装置では、実施の形態１の効果に加え、第１の電流制御手段６及び座標変算手段５，７の演算を間引きをしている期間の静止座標上の電流を滑らかにすることができる効果がある。
【０１００】
実施の形態３．
実施の形態２では、電流検出手段４は交流回転機２の三相検出電流iu,iv,iwの３つを検出し、この３つの値に基づいて、座標変換手段５、７、及び第２の電流制御手段８ａが演算を行っている。
ここで、座標変換手段５、７については、三相検出電流iu,iv,iwの和が零となることから、三相検出電流iu,iv,iwの中の、２つのu相,v相検出電流iu,ivに基づいた演算を行うことにより、演算量を低減する構成が知られている。
実施の形態３では、実施の形態２における座標変換手段５、７、第２の電流制御手段８ａを、それぞれ座標変換手段５ｂ、７ｂ、第２の電流制御手段８ｂに置き換え、これらの座標変換手段５ｂ、７ｂ、第２の電流制御手段８ｂにおいて、静止座標上の三相検出電流iu,iv,iwの中の、２つのu相,v相検出電流iu,ivに基づいた演算を行う構成とし、演算量の低減を行う。この実施の形態３でも、静止座標としてU,V,W相を含む三相交流座標を使用
する。
【０１０１】
図１２は、この発明による交流回転機の制御装置の実施の形態３の全体構成を示すブロック図であり、実施の形態２と同一の符号を付したものは、同一またはこれに相当するものである。
この実施の形態３に係る交流回転機の制御装置は、交流回転機２を制御するものであり、電圧印加手段１と、位置検出手段３と、電流検出手段４ｂと、座標変換手段５ｂと、第１の電流制御手段６と、座標変換手段７ｂと、第２の電流制御手段８ｂと、電圧指令出力手段１１ｂと、一次角周波数演算手段６０と、減算器８９を含んでいる。電圧印加手段１と、位置検出手段３と、第１の電流制御手段６と、一次角周波数演算手段６０は、実施の形態２と同じに構成される。第２の電流制御手段８ｂは、記憶部９ｂと、位相補正部６４ｂと、第２の電圧指令演算部１０ｂを有する。座標変換手段５ｂ、７ｂ、第１の電流制御手段６、第２の電流制御手段８ｂ、一次角周波数演算手段６０、電圧指令出力手段１１ｂ、及び減算器８９は、デジタル回路で構成され、デジタルマイクロコンピュータを用いて構成される。
【０１０２】
第１の電流制御手段６は、実施の形態１、２と同様に、第１動作周期ΔTで繰返される第１動作タイミングのそれぞれにおいて更新された二相検出電流id,iqを受け、その第１動作周期ΔTよりも長い第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて、二相電圧指令vd1*,vq1*を更新して出力する。
電流検出手段４ｂは、第１動作周期ΔTで繰返される第１動作タイミングのそれぞれにおいて、交流回転機２の三相検出電流iu,iv,iwの中のu,v相検出電流iu,ivを出力する。この電流検出手段４ｂもＡＤ変換手段を内蔵し、第１動作周期ΔTで繰返される第１動作タイミングのそれぞれにおいて、デジタルのu,v相検出電流iu,ivを出力する。
座標変換手段５ｂは、公知の演算を用い、位置検出手段３から出力される回転位置θに基づいて、静止座標上の三相検出電流iu,iv,iwの中の、２つのu,v相検出電流iu,ivを座標変換し、前記第１動作タイミングのそれぞれで更新された二相検出電流id,iqを出力する。
座標変換手段７ｂは、公知の演算を用い、位置検出手段３から出力される回転位置θに基づいて、第１の電流制御手段６から出力される回転座標上の二相電圧指令vd1*,vq1*を、第１のu,v相電圧指令vu1*,vv1*に座標変換する。
実施の形態２における座標変換手段７は、二相電圧指令vd1*,vq1*を、静止座標上の第１の三相電圧指令vu1*,vv1*,vw1*に変換したが、実施の形態３における座標変換手段７ｂは、二相電圧指令vd1*,vq1*を、静止座標上の第１の三相電圧指令vu1*,vv1*,vw1*の中のu,v相電圧指令vu1*,vv1*に変換する。
【０１０３】
第２の電流制御手段８ｂは、座標変換手段７ｂから出力される第１のu,v相電圧指令vu1*,vv1*と、電流検出手段４ｂから出力されるu,v相検出電流iu,ivと、一次角周波数変換手段６０から出力される一次角周波数ωとに基づいて、第２の三相電圧指令vu2*,vv2*,vw2*の中の第２のu,v相電圧指令vu2*,vv2*を出力する。
電圧指令出力手段１１ｂは、座標変換手段７ｂから出力された第１のu,v相電圧指令vu1*,vv1*と、第２の電流制御手段８ｂから出力された第２のu,v相電圧指令vu2*,vv2*とのいずれかを選択し、三相電圧指令vu*,vv*,vw*の中のu,v相電圧指令vu*,vv*を出力する。電圧指令出力手段１１ｂは、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれに対応して、座標変換手段７ｂから出力された第１のu,v相電圧指令vu1*,vv1*を選択し、また、第１動作周期ΔTで繰返される第１動作タイミングにそれぞれに対応して、第２の電流制御手段８ｂから出力される第２のu,v相電圧指令vu2*,vv2*を選択する。
減算器８９は、電圧指令出力手段１１ｂから出力されたu相,v相電圧指令vu*,vv*に基づいて、(-vu*-vv*)を演算し、この(-vu*-vv*)をw相電圧指令vw*として、電圧印加手段１へ供給する。
【０１０４】
第２の電流制御手段８ｂは、具体的には、記憶部９ｂと位相補正部６４ｂと第２の電圧指令演算部１０ｂを有する。記憶部９ｂには、電流検出手段４ｂから第１動作周期ΔTで
繰返される第１動作タイミングのそれぞれにおいて、静止座標上のu相,v相検出電流iu,ivが供給され、また、座標変換手段７ｂから第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて、静止座標上の第1のu,v相電圧指令vu1*,vv1*が更新して供給される。
この記憶部９ｂには、電圧指令出力手段１１ｂから、切換フラグFLG_SWが供給される。切換フラグFLG_SWは、実施の形態１、２と同じであり、電圧指令出力手段１１ｂが、第１のu,v相電圧指令vu1*,vv1*を選択した状態では、切換フラグFLG_SWはTRUEとなり、電圧指令出力手段１１ｂが、第２のu,v相電圧指令vu2*,vv2*を選択した状態では、切換フラグFLG_SWはFALSEとなる。記憶部９ｂは、第２動作周期ΔT1で繰返される第２動作タイミングに対応して、切換フラグFLG_SWがTRUEとなるときには、座標変換手段７ｂから出力される静止座標上の第1のu,v相電圧指令vu1*,vv1*を記憶し、また、電流検出手段４ｂから出力される静止座標上のu,v相検出電流iu,ivを記憶する。
【０１０５】
切換フラグFLG_SWは、第１動作周期ΔTで繰返される第１動作タイミングのそれぞれに対応してFALSEとなる。第２動作周期ΔT1が第１動作周期ΔTよりも大きく設定されるので、隣接する２つの前記第２動作タイミングの間には、１つ以上の前記第１動作タイミングが与えられる。記憶部９ｂは、この第１動作タイミングのそれぞれにおいて、その直前の前記第２動作タイミングで記憶された第１のu,v相電圧指令vu1*,vv1*をu,v相記憶電圧指令vu1h*,vv1h*として出力するとともに、その直前の前記第２動作タイミングで記憶されたu,v相検出電流iu,ivを、u,v相記憶検出電流iuh,ivhとして出力する。
【０１０６】
位相補正部６４ｂには、記憶部９ｂからu,v相検出電流iu,ivとu,v相電圧指令vu1*,vv1*が供給され、また、一次角周波数演算手段６０から回転位置θの変化率を表わす一次角周波数ωが供給される。この位相補正部６４ｂは、一次角周波数ωに基づいて、記憶部９ｂが出力する静止座標上のu,v相記憶検出電流iuh,ivhの位相と、静止座標上のu,v相記憶電圧指令vu1h*,vv1h*の位相をそれぞれ補正し、静止座標上のu,v相補正記憶検出電流iuh0,ivh0と、静止座標上のu,v相補正記憶電圧指令vu1h0*,vv1h0*として出力する。
第２の電圧指令演算部１０ｂは、位相補正部６４ｂから出力される静止座標上のu,v相補正記憶検出電流iuh0,ivh0と、静止座標上のu,v相補正記憶電圧指令vu1h0*,vv1h0*と、電流検出手段４ｂから出力される静止座標上のu,v相検出電流iu,ivとに基づいて、静止座標上の第２のu相,v相電圧指令vu2*,vv2*を出力する。
【０１０７】
電圧指令出力手段１１ｂは、実施の形態１における電圧指令出力手段１１の切換スイッチswを省略し、切換スイッチsu,svにより構成される。これらの切換スイッチsu,svは、u,v相電圧指令vu*,vv*を出力する。
【０１０８】
このように、実施の形態３では、電流検出手段４ｂにより、三相検出電流iu,iv,iwの中からu,v相検出電流iu,ivが選択して検出され、これに伴い、座標変換手段７ｂが、第1の三相電圧指令vu1*,vv1*,vw1*の中のu,v相電圧指令vu1*,vv1*を出力し、また、第２の電圧指令演算部１０ｂが、第２の三相電圧指令vu2*,vv2*,vw2*の中のu,v相電圧指令vu2*,vv2*を出力する。電圧指令出力手段１１ｂは、第1のu,v相電圧指令vu1*,vv1*または第２のu相,v相電圧指令vu2*,vv2*のいずれかを選択し、三相電圧指令vu*,vv*,vw*の中のu,v相電圧指令vu*,vv*を発生し、減算器８９がw相電圧指令vw*を補間する。
なお、実施の形態３ではw相に関する演算を省略する構成にしたが、演算を省略する相はu相であってもv相であっても良いことは言うまでもない。
【０１０９】
図１３は、実施の形態３における記憶部９ｂの内部構成を示すブロック図である。図３と同一の符号を付したものは、同一またはこれに相当するものである。図１３を見て判るように、実施の形態３における記憶部９ｂは、実施の形態１、２における記憶部９に対して、w相検出電流iwと第1のw相電圧指令vw1*を記憶する構成を省略したものであり、それ以外については実施の形態１，２における記憶部９と同一である。
【０１１０】
図１４は、実施の形態３における位相補正部６４ｂの内部構成を示すブロック図である。まず、位相補正部６４ｂで演算する演算式について説明する。
実施の形態２で導出した（１８）式にxu(n)+xv(n)+xw(n)=0の関係を代入してxw(n)を消去すれば、次の（１９）式のように変形できる。
【０１１１】
【数１９】
2011223670.tif 000007
【０１１２】
実施の形態３における位相補正部６４ｂは、図１４に示すように、比例ゲイン乗算器９０と、乗算器９１、９２と、比例ゲイン乗算器９３、９４と、減算器９５、９６と、加算器９７、９８と、乗算器９９、１００と、比例ゲイン乗算器１０１、１０２と、減算器１０３、１０４と、加算器１０５、１０６を有する。
【０１１３】
比例ゲイン乗算器９０は、一次角周波数演算手段６０から出力される一次角周波数ωを(2ΔT/(3)1/2)倍して、(2ωΔT/(3)1/2)として出力する。
乗算器９１は、静止座標上のu相記憶電圧指令vu1h*に、比例ゲイン乗算器９０が出力する(2ωΔT/(3)1/2)を乗算した結果を、{(2ωΔT/(3)1/2)vu1h*}として出力する。
乗算器９２は、静止座標上のv相記憶電圧指令vv1h*に、比例ゲイン乗算器９０が出力する(2ωΔT/(3)1/2)を乗算した結果を、{(2ωΔT/(3)1/2)vv1h*}として出力する。
比例ゲイン乗算器９３は、乗算器９１が出力する{(2ωΔT/(3)1/2)vu1h*}を(1/2)倍し、その結果を{(ωΔT/(3)1/2)vu1h*}として出力する。
なお、比例ゲイン乗算器９３は、(1/2)倍する代わりに、信号をデジタル処理する構成
にして、入力を右に1ビットシフトするようにしても良い。
【０１１４】
比例ゲイン乗算器９４は、乗算器９２が出力する{(2ωΔT/(3)1/2)vv1h*}を(1/2)倍し、その結果を{(ωΔT/(3)1/2)vv1h*}として出力する。
比例ゲイン乗算器９４も、比例ゲイン乗算器９３と同様に、信号をデジタル処理する構成にして、入力を右に1ビットシフトするようにしても良い。
減算器９５は、静止座標上のu相記憶電圧指令vu1h*から、乗算器９２が出力する{(2ωΔT/(3)1/2)vv1h*}を減算し、{vu1h*-(2ωΔT/(3)1/2)vv1h*}として出力する。
減算器９６は、減算器９５が出力する{vu1h*-(2ωΔT/(3)1/2)vv1h*}から、比例ゲイン乗算器９３が出力する{(ωΔT/(3)1/2)vu1h*}を減算し、[{(1-ωΔT/(3)1/2)vu1h*}-{(2ωΔT/(3)1/2)vv1h*}]として出力する。
静止座標上のu,v相記憶電圧指令vu1h*,vv1h*を（１９）式の状態x(n)とした場合、減算器９６の出力は、（１９）式の右辺一行目であり、即ち、減算器９６の出力は、静止座標上のu相補正記憶電圧指令vu1h0*である。
【０１１５】
同様に、加算器９７は、静止座標上のv相記憶電圧指令vv1h*に、乗算器９１が出力する{(2ωΔT/(3)1/2)vu1h*}を加算し、{vv1h*+(2ωΔT/(3)1/2)vu1h*}として出力する。
加算器９８は、加算器９７が出力する{vv1h*+(2ωΔT/(3)1/2)vu1h*}に、比例ゲイン乗算器９４が出力する{(ωΔT/(3)1/2)vv1h*}を加算し、[{(2ωΔT/(3)1/2)vu1h*}+{(1+ωΔT/(3)1/2)vv1h*}]として出力する。
静止座標上のu,v相記憶電圧指令vu1h*,vv1h*を（１９）式の状態x(n)とした場合、加算器９８の出力は、（１９）式の右辺二行目であり、即ち、加算器９８の出力は、静止座標上のv相補正記憶電圧指令vv1h0*である。
【０１１６】
一方、乗算器９９は、静止座標上のu相記憶検出電流iuhに、比例ゲイン乗算器９０が出力する(2ωΔT/(3)1/2)を乗算した結果を、{(2ωΔT/(3)1/2)iuh}として出力する。
乗算器１００は、静止座標上のv相記憶検出電流ivhに、比例ゲイン乗算器９０が出力する(2ωΔT/(3)1/2)を乗算した結果を、{(2ωΔT/(3)1/2)ivh}として出力する。
比例ゲイン乗算器１０１は、乗算器９９が出力する{(2ωΔT/(3)1/2)iuh}を(1/2)倍し、その結果を{(ωΔT/(3)1/2)iuh}として出力する。なお、比例ゲイン乗算器１０１は、(1/2)倍する代わりに、信号をデジタル処理する構成にして、入力を右に1ビットシフトするようにしても良い。
比例ゲイン乗算器１０２は、乗算器１００が出力する{(2ωΔT/(3)1/2)ivh}を(1/2)倍し、その結果を{(ωΔT/(3)1/2)ivh}として出力する。なお、比例ゲイン１０２は、比例ゲイン１０１と同様に、信号をデジタル処理する構成にして、入力を右に1ビットシフトするようにしても良い。
【０１１７】
減算器１０３は、静止座標上のu相記憶検出電流iuhから、乗算器１００が出力する{(2ωΔT/(3)1/2)ivh}を減算し、{iuh-(2ωΔT/(3)1/2)ivh}として出力する。
減算器１０４は、減算器１０３が出力する{iuh-(2ωΔT/(3)1/2)ivh}から、比例ゲイン乗算器１０１が出力する{(ωΔT/(3)1/2)iuh}を減算し、[{(1-ωΔT/(3)1/2)iuh}-{(2ωΔT/(3)1/2)ivh}]として出力する。
静止座標上のu,v相記憶検出電流iuh,ivhを（１９）式の状態x(n)とした場合、減算器１０４の出力は、（１９）式の右辺一行目であり、即ち、減算器１０４の出力は、静止座標上のu相補正記憶検出電流iuh0である。
【０１１８】
同様に、加算器１０５は、静止座標上のv相記憶検出電流ivhに、乗算器９９が出力する{(2ωΔT/(3)1/2)iuh}を加算し、{ivh+(2ωΔT/(3)1/2)iuh}として出力する。
加算器１０６は、加算器１０５が出力する{ivh+(2ωΔT/(3)1/2)iuh}に、比例ゲイン乗算器１０２が出力する{(ωΔT/(3)1/2)ivh}を加算し、[{(2ωΔT/(3)1/2)iuh}+{(1+ωΔT/(3)1/2)ivh}]として出力する。
静止座標上のu,v相記憶検出電流iuh,ivhを（１９）式の状態x(n)とした場合、加算器１０６の出力は、（１９）式の右辺二行目であり、即ち、加算器１０６の出力は、静止座標上のv相補正記憶検出電流ivh0である。
【０１１９】
図１５は、実施の形態３における第２の電圧指令演算部１０ｂの内部構成を示すブロック図であり、図４と同一の符号を付したものは、同一またはこれに相当するものである。
図１５を見て判るように、実施の形態３における第２の電圧指令演算部１０ｂは、実施の形態１、２における第２の電圧指令演算部１０において、第２のw相電圧指令vw2*の演算及び出力を省略して構成され、それ以外については実施の形態１、２における第２の電圧指令演算部１０と同一である。
【０１２０】
実施の形態３に係る交流回転機の制御装置のタイムチャートは、例えば図１０と同じとされる。なお、実施の形態３では、図１０の（ｂ）欄に示す座標変換手段５は座標変換手段５ｂに、（ｄ）欄に示す座標変換手段７は座標変換手段７ｂに、（ｅ）欄に示す記憶部９は記憶部９ｂに、（ｆ）欄に示す位相補正部６４は位相補正部６４ｂに、（ｇ）欄に示す第２の電圧指令演算部１０ａは第２の電圧指令演算部１０ｂに、（ｈ）欄に示す電圧指令出力手段１１は電圧指令出力手段１１ｂにそれぞれ読み替えるものとする。また、実施の形態３では、図１０の（ｈ）欄に示す「第１の電圧指令」は、第１のu,v相電圧指令vu1*,vv1*を意味し、「第２の電圧指令」は、第２のu,v相電圧指令vu2*,vv2*を意味するものとする。
【０１２１】
以上のように、実施の形態３に係る交流回転機の制御装置では、静止座標上の二相分の演算を行い、１つの相に関する演算を省略する構成にしたので、実施の形態２の効果に加えて、１つの相に関する演算を省いた分だけ演算負荷を低減できる効果がある。
【０１２２】
実施の形態４．
実施の形態２および実施の形態３では、電圧指令出力手段１１、１１ｂは、静止座標上の電圧指令vu*,vv*,vw*、vu*,vv*として、第１動作周期ΔTの２周期に１周期の割合で、第１の電圧指令vu1*,vv1*,vw1*、vu1*,vv1*を選択する場合を扱ったが、電圧指令出力手段１１、１１ｂは、静止座標上の電圧指令vu*,vv*,vw*、vu*,vv*として、第１動作周期ΔTの３以上の複数周期に１周期の割合で、第１の電圧指令vu1*,vv1*,vw1*、vu1*,vv1*を選択するような構成とすることができる。
実施の形態４に係る交流回転機の制御装置は、電圧指令出力手段１１ｂが、静止座標上の電圧指令vu*,vv*,vw*、vu*,vv*として、第１動作周期ΔTの３以上の複数周期に１周期の割合で、第１の電圧指令vu1*,vv1*,vw1*、vu1*,vv1*を選択するように構成される。この実施の形態４でも、静止座標としてU,V,W相を含む三相交流座標を使用する。
【０１２３】
図１６は、この発明による交流回転機の制御装置の実施の形態４の全体構成を示すブロック図であり、実施の形態１、２、３と同一の符号を付したものは、同一またはこれに相当するものである。この実施の形態４では、実施の形態３の第２の電流制御回路８ｂが第２の電流制御回路８ｃに置き換えられる。実施の形態４は、その他は、実施の形態３と同じである。位置検出手段３及び電流検出手段４ｂは、実施の形態３と同じである。
【０１２４】
第２の電流制御手段８ｃもデジタル回路で構成され、デジタルマイクロコンピュータに組み込まれる。第２の電流制御手段８ｃは、記憶部９ｂと、位相補正部６４ｃと、第２の電圧指令演算部１０ｂを有する。記憶部９ｂと第２の電圧指令演算部１０ｂは、実施の形態３と同じである。
【０１２５】
実施の形態４では、電圧指令出力手段１１ｂからの切換フラグFLG_SWが、第２の電流制御手段８ｃの記憶部９ｂと位相補正部６４ｃの両方に供給される。記憶部９ｂは、実施の形態３と同様に、切換フラグFLG_SWに基づいて、静止座標上のu,v相検出電流iu,ivと、静止座標上の第１のu,v相電圧指令vu1*,vv1*とを記憶し、静止座標上のu,v相検出電流iu,ivを、静止座標上のu,v相記憶検出電流iuh,ivhとして出力し、また、静止座標上の第１のu,v相電圧指令vu1*,vv1*を、静止座標上のu,v記憶電圧指令vu1h*,vv1h*として出力する。
位相補正部６４ｃは、電圧指令出力手段１１ｂが出力するフラグFLG_SWと、一次角周波数検出手段６０が出力する一次角周波数ωとに基づいて、記憶部９ｂが出力する静止座標上のu,v相記憶検出電流iuh,ivhの位相を補正して、静止座標上のu,v相補正記憶検出電流iuh0,ivh0として出力し、また、静止座標上のu,v記憶電圧指令vu1h*,vv1h*の位相を補正して、静止座標上のu,v相補正記憶電圧指令vu1ho*,vv1h0*として出力する。
第２の電圧指令演算部１０ｂは、実施の形態３と同様に、位相補正部６４ｃから出力される静止座標上のu,v相補正記憶検出電流iuh0,ivh0と、静止座標上のu,v相補正記憶電圧指令vu1ho*,vv1h0*と、電流検出手段４ｂから出力される静止座標上のu,v相検出電流iu,ivとに基づいて、静止座標上の第２のu相,v相電圧指令vu2*,vv2*を出力する。
【０１２６】
図１７は、実施の形態４における位相補正部６４ｃの内部構成を示すブロック図であり、図１４と同一の符号を付したものは、同一またはこれに相当するものである。
位相補正部６４ｃは、図１４に示す位相補正部６４ｂに対し、選択器１１０、１１３と、遅延保持演算器１１１、１１２、１１４、１１５を追加して構成される。
選択器１１０は、電圧指令出力手段１１ｂが出力する切換フラグFLG_SWがTRUEである場合には、静止座標のu,v相記憶電圧指令vu1h*,vv1h*を選択し、それらを減算器９５と加算器９７へ出力し、電圧指令出力手段１１ｂが出力する切換フラグFLG_SWがFALSEである場合には、遅延保持演算器１１１、１１２の出力を選択し、それらを減算器９５と加算器９７へ出力する。
遅延保持演算器１１１は、減算器９６が出力するu相補正記憶電圧指令vu1h0*を、第１動作周期ΔTだけ入力を遅らせて保持する。
遅延保持演算器１１２は、加算器９８が出力するv相補正記憶電圧指令vv1h0*を、第１動作周期ΔTだけ入力を遅らせて保持する。
【０１２７】
同様に、選択器１１３は、電圧指令出力手段１１ｂが出力する切換フラグFLG_SWがTRUEである場合には、静止座標上のu,v相記憶検出電流iuh,ivhを選択し、それらを減算器１０３と加算器１０５へ出力し、電圧指令出力手段１１ｂが出力する切換フラグFLG_SWがFALSEである場合には、遅延保持演算器１１４、１１５の出力を選択し、それらを減算器１０３と加算器１０５へ出力する。
遅延保持演算器１１４は、減算器１０４が出力するu相補正記憶検出電流iuh0を、第１動作周期ΔTだけ入力を遅らせて保持する。
遅延保持演算器１１５は、加算器１０６が出力するv相補正記憶検出電流ivh0を、第１動作周期ΔTだけ入力を遅らせて保持する。
【０１２８】
実施の形態３における位相補正部９４ｂでは、静止座標上のu,v相記憶検出電流iuh,ivhの位相補正及び静止座標上のu,v相記憶電圧指令vu1h*,vv1h*の位相補正は、切換フラグFLG_SWがFALSEである場合に、１回しか実行されないので、電圧指令出力手段１１ｂは、静止座標上のu,v相電圧指令vu*,vv*として、第１動作周期ΔTの２周期に１周期の割合で第１のu,v相電圧指令vu1*,vv1*を選択していた。
これに対して、実施の形態４の位相補正部６４ｃでは、切換フラグFLG_SWがFALSEである場合でも、静止座標上のu,v相記憶検出電流iuh,ivhの位相補正及び静止座標上のu,v相記憶電圧指令vu1h*,vv1h*の位相補正が、第１動作周期ΔT秒毎に繰返し実行されるので、電圧指令出力手段１１ｂは、静止座標上のu,v相電圧指令vu*,vv*として、第１動作周期ΔTに対して、３以上の複数周期に１周期の割合で、第１のu,v相電圧指令vu1*,vv1*を選択することができる。
【０１２９】
図１８は、実施の形態４に係る交流回転機の制御装置におけるタイムチャートの一例を示す図表である。この図１８に示すタイムチャートでは、第１の電流制御手段６による第２動作周期ΔT1を、第１動作周期ΔTの５倍に設定し、電圧指令出力手段１１ｂが、静止座標上のu,v相電圧指令vu*,vv*として、第１動作周期ΔTの５周期に１周期の割合で、第１のu,v相電圧指令vu1*,vv1*を選択する場合のタイムチャートである。
【０１３０】
図１８のタイムチャートでは、（ａ）欄に時刻０、ΔT、２ΔT、・・・１２ΔTが示さ
れ、（ｂ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・１２ΔTに対応して、座標
変換手段５ｂの実行状態が示され、（ｃ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・１２ΔTに対応して、第１の電流制御手段６の実行状態が示され、（ｄ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・１２ΔTに対応して、座標変換手段７ｂの実行状態が示される。座標変換手段５ｂ、第１の電流制御手段６、及び座標変換手段７ｂは、第２動作周期ΔT1で繰返される時刻０、５ΔT、１０ΔTのそれぞれで実行されるが、その他の時刻では実行されない。
【０１３１】
図１８の（ｅ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、１２ΔTに対応し
て、記憶部９ｂの動作状態が示される。この（ｅ）欄から明らかなように、記憶部９ｂでは、時刻０において記憶動作が行なわれ、それに続く時刻ΔT〜４ΔTでは、時刻０で記憶された記憶値を保持する保持動作が行なわれる。同様に、記憶部９ｂでは、時刻５ΔTにおいて記憶動作が行なわれ、それに続く時刻６ΔT〜９ΔTでは、時刻５ΔTで記憶された記憶値を保持する保持動作が行なわれる。同様に、記憶部９では、時刻１０ΔTにおいて記憶動作が行なわれ、それに続く時刻１１ΔT、１２ΔTでは、時刻１０ΔTで記憶された記憶値を保持する保持動作が行なわれる。
【０１３２】
図１８の（ｆ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、１２ΔTに対応し
て、位相補正部６４ｃの実行状態が示され、（ｇ）欄には、（ａ）欄の各時刻０、ΔT、
２ΔT、・・・、１２ΔTに対応して、第２の電圧指令演算部１０ｂの実行状態が示される。これらの位相補正部６４ｃ及び第２の電圧指令演算部１０ｂは、時刻ΔT、２ΔT、３ΔT、４ΔTと、６ΔT、７ΔT、８ΔT、９ΔTと、１１ΔT、１２ΔTでそれぞれ実行されるが、時刻０、５ΔT、１０ΔTでは実行されない。
図１８の（ｈ）欄には、（ａ）欄の各時刻０、ΔT、２ΔT、・・・、１２ΔTに対応し
て、電圧指令出力手段１１ｂが、「第１の電圧指令」と「第２の電圧指令」のいずれを選択したかが示される。実施の形態４では、「第１の電圧指令」は、第１のu,v相電圧指令vu1*,vv1*を意味し、「第２の電圧指令」は、第２のu,v相電圧指令vu2*,vv2*を意味する。電圧指令出力手段１１ｂは、時刻０、５ΔT、１０ΔTでは、第１のu,v相電圧指令vu1*,vv1*を選択するが、その他の時刻２ΔT〜４ΔT、６ΔT〜９ΔT、１１ΔT、１２ΔTでは、それぞれ第２のu,v相電圧指令vu2*,vv2*を選択する。
【０１３３】
図１８のタイムチャートを見て判るように、電圧指令出力手段１１ｂは、第１動作周期ΔTの５周期に１周期の割合で、第１のu,v相電圧指令vu1*,vv1*を選択し、残りの４周期では、それぞれ第２のu,v相電圧指令vu2*,vv2*を選択する。記憶部９ｂは、第１動作周期ΔTの５周期に１周期の割合で、記憶を行い、残りの４周期はその記憶を保持する。座標変換手段５ｂ，７ｂ及び第１の電流制御手段６の演算は、第１動作周期ΔTの５周期に１周期の割合で実行するだけでよく、残り４周期には、位相補正部６４ｃと第２の電圧指令演算部１０ｂを実行する。
ここで、位相補正部６４ｃと第２の電圧指令演算部１０ｂの演算は、座標変換手段５ｂ，７ｂ及び第１の電流制御手段６の演算より少ない。このように、実施の形態４では、位相補正部６４ｃも、ΔTの時間間隔で繰返し演算できるようにしたので、座標変換手段５ｂ，７ｂ及び第１の電流制御手段６の演算を、第１動作周期ΔTの数周期に１周期の割合で実行するだけでよく、残りの周期は座標変換手段５ｂ，７ｂ及び第１の電流制御手段６の演算を間引くことができるので、比例演算の演算周期を短くしてもデジタルマイクロコンピュータなどによって行う演算負荷増大を抑制できる効果を得ることができる。
【０１３４】
図１９は、実施の形態４に係る交流回転機の制御装置を図１８のタイムチャートに従って動作させた場合における静止座標上のu相記憶電圧指令vu1h*及び静止座標上のu相補正記憶電圧指令vu1h0*の動作波形の一例を示すものである。この例では、静止座標上のu相記憶電圧指令vu1h*が、単調増加する区間についてプロットしている。
静止座標上のu相記憶電圧指令vu1h*は、時刻０、５ΔT、１０ΔT、・・・でその値を更新するが、位相補正部６４ｃは、時刻ΔT、２ΔT、３ΔT、TΔＴ、６ΔT、７ΔT・・・でu相記憶電圧指令vu1h*を補正し、静止座標上のu相補正記憶電圧指令vu1h0*として出力する。
【０１３５】
このように静止座標上のu相記憶電圧指令vu1h*よりも、静止座標上のu相補正記憶電圧指令vu1h0*を用いた方が、u相交流電圧vuが滑らかになり、その結果、静止座標上の交流回転機の電流が滑らかになることが図１９から容易に理解できる。
なお、図１９では、u相記憶電圧指令vu1h*とu相補正記憶電圧指令vu1h0*との関係について説明したが、それ以外のv,w相記憶電圧指令vv1h*,vw1h*と、v,w相補正記憶電圧指令vv1h0*,vw1h0*との関係も同じである。
また、u相,v相記憶検出電流iuh,ivhと、u相,v相補正記憶検出電流iuh0,ivhoとの関係についても、同じであることは言うまでもない。
【０１３６】
以上のように、実施の形態４に係る交流回転機の制御装置では、比例演算の演算周期を短くして電源電圧の変動などに起因する外乱に対して頑健性の高い電流制御性能を保ちながら、デジタルマイクロコンピュータなどによって演算を行ったときの演算負荷を低減できる効果に加え、第１の電流制御手段６及び座標変算手段５ｂ、７ｂの演算を間引きしている期間における静止座標上の交流回転機の電流を滑らかにすることができる効果がある。
【０１３７】
実施の形態５．
実施の形態４では、位相補正部６４ｃは、図１７に示した構成で、静止座標上のu,v相記憶検出電流iuh,ivhの位相を補正し、静止座標上のu,v相補正記憶検出電流iuh0,ivh0として出力するとともに、静止座標上のu,v相記憶電圧指令vu1h*,vv1h*の位相を補正し、静止座標上のu,v相補正記憶電圧指令vu1h0*,vv1h0*として出力していたが、図２０のような構成に置き換えることもできる。
実施の形態５に係る交流回転機の制御装置は、実施の形態３における位相補正部６４ｂを位相補正部６４ｄに置き換え、この位相補正部６４ｄを図２０の通り構成したものである。この位相補正部６４ｄもデジタル回路で構成され、デジタルマイクロコンピュータに組み込まれる。図２０では、図１４と同一の符号を付したものは、同一またはこれに相当するものである。この実施の形態５でも、静止座標としてU,V,W相を含む三相交流座標を使用する。
【０１３８】
この位相補正部６４ｄは、図１４に示した位相補正部６４ｂに、遅延保持演算器１２０と、加算器１２１と、選択器１２２を追加して構成される。位相補正部６４ｄは、その他は位相補正部６４ｂと同じである。
遅延保持演算器１２０は、加算器１２１が出力する補正位相Δθ0を、第１動作周期ΔTだけ入力を遅らせて保持する。
選択器１２２は、電圧指令出力手段１１ｂが出力する切換フラグFLG_SWがTRUEである場合には、アース電位、すなわちゼロ電位を選択して加算器１２１へ出力し、切換フラグFLG_SWがFALSEである場合には、遅延保持演算器１２０の出力を選択して加算器１２１へ出力する。
前記加算器１２１は、比例ゲイン乗算器９０が出力する(2ωΔT/(3)1/2)に、選択器１
２２が選択して出力した値を加算し、補正位相Δθ0として出力する。
【０１３９】
以上の構成によって、位相補正部６４ｄは、切換フラグFLG_SWがFALSEである場合でも、静止座標上のu,v相記憶検出電流iuh,ivhの位相補正及び静止座標上のu,v相記憶電圧指令vu1h*,vv1h*の位相補正を、第１動作周期ΔTに等しい時間間隔毎に繰返し実行するので、実施の形態４と同様に、比例演算の演算周期を短くして電源電圧の変動などに起因する外乱に対して頑健性の高い電流制御性能を保ちながら、デジタルマイクロコンピュータなどによって演算を行ったときの演算負荷を低減できる効果に加え、第１の電流制御手段６及び座標変換手段５ｂ、７ｂの演算を間引きしている期間における静止座標上の交流回転機の電流を滑らかにすることができる効果がある。
【０１４０】
実施の形態６．
実施の形態１〜５では、交流回転機２が同期電動機で構成される場合を扱っていたが、交流回転機は同期機に限らず、誘導機とすることもできる。
図２１は、この発明による交流回転機の制御装置の実施の形態６の全体構成を示すブロック図であり、実施の形態４と同一の符号を付したものは、同一またはこれに相当するものである。この実施の形態６でも、静止座標としてU,V,W相を含む三相交流座標を使用する。
【０１４１】
実施の形態６に係る交流回転機の制御装置は、実施の形態４と比較して、交流回転機２を誘導電動機２ｅに置き換え、これに伴って、位置検出手段３を角速度検出手段３ｅに置き換え、また、一次角周波数検出手段６０を削除し、すべり角周波数演算手段１３０と、加算器１３１と、積分器１３２を追加したものである。すべり角周波数演算手段１３０、加算器１３１、及び積分器１３２は、デジタル回路で構成され、座標変換手段５ｂ、７ｂ、第１の電流制御手段６、第２の電流制御手段８ｃ、及び電圧指令出力手段１１ｂとともに、デジタルマイクロコンピュータで構成される。実施の形態６において、電圧印加手段１と、電流検出手段４ｂは、実施の形態４と同じである。
【０１４２】
電圧印加手段１は、三相交流電圧vu,vv,vwを発生し、三相給電線１２を介して、三相交流電圧vu,vv,vwを、誘導電動機２ｅに印加する。
角速度検出手段３ｅは、誘導電動機２ｅの回転軸に結合され、誘導電動機２ｅの回転角速度ωｒを検出する。この角速度検出手段３ｅは、ＡＤ変換手段を内蔵する。回転角速度ωｒは、アナログの信号として検出されるが、内蔵されたＡＤ変換手段により、デジタルの信号に変換されて出力される。この回転角速度ωｒは、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて、角度検出手段３ｅから出力される。回転角速度ωｒは、前記第２動作タイミングのそれぞれにおいて更新され、次の第２動作タイミングまで保持される。
すべり角周波数演算手段１３０は、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて、公知の手法によって、座標変換手段５ｂから出力される回転座標上の二相検出電流id,iqのｄ軸成分idとｑ軸成分iqとに基づいて、すべり角周波数ωｓを出力する。
加算器１３１は、角速度検出手段３ｅから出力された回転角速度ωｒと、すべり角周波数演算手段１３０から出力されたすべり角周波数ωｓとを加算し、前記第２動作タイミングのそれぞれにおいて、一次角周波数ωを出力する。
積分器１３２は、前記第２動作タイミングのそれぞれにおいて、加算器１３１が出力する一次角周波数ωを積分して位相θを出力する。
座標変換手段５ｂ、７ｂは、前記第２動作タイミングのそれぞれにおいて、任意位相として積分器１３２が出力する位相θに基づいて座標変換を行う。座標変換手段５ｂは、実施の形態４と同様に、回転座標上の二相検出電流id,iqを出力し、この二相検出電流id,iqは、前記第２動作タイミングのそれぞれにおいて、更新される。座標変換手段７ｂは、実施の形態４と同様に、前記第２動作タイミングのそれぞれにおいて、回転座標上の第１のu,v相電圧指令vu1*,vv1*を出力する。第１の電流制御手段６により、二相電圧指令vd*,vq*が、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれで更新されるので、第１のu,v相電圧指令vu1*,vv1*は、実施の形態４と同様に、前記第２動作タイミングのそれぞれで更新される。
【０１４３】
以上のように、実施の形態６によれば、交流回転機は同期機に限らず、誘導機にも適用することが可能であり、実施の形態１〜６によれば、同期機および誘導機をはじめとする交流回転機全般でこの発明を実施することが可能である。
【０１４４】
なお、実施の形態６は、実施の形態４において、交流回転機２を誘導電動機２ｅに置き換え、これに伴って、位置検出手段３を角速度検出手段３ｅに置き換え、また、一次角周波数検出手段６０を削除し、すべり角周波数演算手段１３０と、加算器１３１と、積分器１３２を追加したものであるが、実施の形態１〜３、及び実施の形態５においても、同様に、誘導機を制御するように変形することができる。実施の形態１において、誘導機を制御する場合には、交流回転機２を誘導電動機２ｅに置き換え、これに伴って、位置検出手段３を角速度検出手段３ｅに置き換え、すべり角周波数演算手段１３０と、加算器１３１と、積分器１３２を追加すればよい。実施の形態２、３、５において、誘導機を制御する場合には、交流回転機２を誘導電動機２ｅに置き換え、これに伴って、位置検出手段３を角速度検出手段３ｅに置き換え、また、一次角周波数検出手段６０を削除し、すべり角周波数演算手段１３０と、加算器１３１と、積分器１３２を追加すればよい。
【０１４５】
実施の形態７．
実施の形態１〜６では、主たる演算はデジタルマイクロコンピュータなどによってデジタル演算するようにしていたが、デジタル演算とアナログ演算を混在させた構成にしても良い。
図２２は、この発明による交流回転機の制御装置の実施の形態７の全体構成を示すブロック図であり、実施の形態１と同一の符号を付したものは、同一またはこれに相当するものである。この実施の形態７でも、静止座標としてU,V,W相を含む三相交流座標を使用する。
【０１４６】
実施の形態７に係る交流回転機の制御装置は、電圧印加手段１ｆと、位置検出手段３と、電流検出手段４ｆと、座標変換手段５、７と、第１の電流制御手段６と、第２の電流制御手段８ｆと、電圧指令出力手段１１ｆと、ＡＤ変換手段１４０と、ＤＡ変換手段１４１を含み、交流回転機２を制御する。
電圧印加手段１ｆは、実施の形態１における電圧印加手段１と異なり、アナログの三相電圧指令vua*,vva*,vwa*に基づいて、三相交流電圧vu,vv,vw発生し、三相給電線１２を経由して、三相交流電圧vu,vv,vwを交流回転機２に印加する。交流回転機２は、同期電動機または誘導電動機として構成されるが、実施の形態７では、同期電動機で構成される。
三相電圧指令vua*,vva*,vwa*は、静止座標上のアナログの電圧指令であって、電圧印加手段１ｆはアナログの三相電圧指令vua*,vva*,vwa*に基づいて、内部の母線電圧を三相交流電圧vu,vv,vwに変換して同期電動機２に印加する。
位置検出手段３は、実施の形態１と同じに構成され、ＡＤ変換手段を内蔵し、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて、デジタルの回転位置θを出力する。
電流検出手段４ｆは、三相給電線１２に結合され、静止座標上のアナログの三相検出電流iua,iva,iwaを出力する。このアナログの三相検出電流iua,iva,iwaは、交流回転機２の電流の変化に比例して常時変化する。アナログの三相検出電流iua,iva,iwaは、第２の電流制御手段８ｆとＡＤ変換手段１４０へ供給される。
【０１４７】
座標変換手段５、第１の電流制御手段６、及び座標変換手段７は、実施の形態１と同じであり、デジタル回路で構成される。ＡＤ変換手段１４０は、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて、電流検出手段４ｆからのアナログの三相検出電流iua,iva,iwaをデジタルに変換してデジタルの三相検出電流iu,iv,iwを発生し、このデジタルの三相検出電流iu,iv,iwを座標変換手段５へ供給する。このデジタルの三相検出電流iu,iv,iwは、前記第２動作タイミングのそれぞれにおいて更新され、次の第２動作タイミングまで保持される。
【０１４８】
ＤＡ変換手段１４１は、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて、座標変換手段７が出力するデジタルの第１の三相電圧指令vu1*,vv1*,vw1*を、アナログの第１の三相電圧指令vu1a*,vv1a*,vw1a*に変換して出力する。第１の電流制御手段６は、実施の形態１と同様に、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて、回転座標上の二相電圧指令vd1*,vq2*を更新して出力し、また、座標変換手段７は、実施の形態１と同様に、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて二相電圧指令id*,iq*を第１の三相電圧指令vu1*,vv1*,vw1*に変換して出力するが、ＤＡ変換手段１４１もこれらと同じ第２動作タイミングにそれぞれにおいて、デジタルの第１の三相電圧指令vu1*,vv1*,vw1*を、アナログの第１の三相電圧指令vu1a*,vv1a*,vw1a*に変換して出力する。アナログの第１の三相電圧指令vu1a*,vv1a*,vw1a*は、前記第２動作タイミングのそれぞれにおいて更新され、次の第２動作タイミングまで保持される。
ＤＡ変換手段１４１は、さらに、第２動作周期ΔT1で繰返される第２動作タイミングのそれぞれにおいて、変換フラグFLAG_DAをTRUEとFALSEとの間で変化させる。この変換フラグFLAG_DAは、最初の前記第２動作タイミングにおいて、TRUEからFALSEへ変化し、次の第２動作タイミングにおいて、FALSEからTRUEへ変化する。その後もこの動作を繰返し、前記第２動作タイミングとなる度毎に、TRUEとFALSEとの間で変化する。
【０１４９】
第２の電流制御手段８ｆと、電圧指令出力手段１１ｆは、アナログ回路で構成される。第２の電流制御手段８ｆは、記憶部９ｆと、第２の電圧指令演算部１０ｆを有する。記憶部９ｆは、変換フラグFLAG_DAがTRUEとFALSEとの間で変化するタイミング、すなわち第２動作周期ΔT1で繰返される第２タイミングのそれぞれにおいて、ＤＡ変換手段１４１から出力されるアナログの三相検出電流iua,iva,iwaを記憶する。この第２動作タイミングのそれぞれで記憶されたアナログの三相検出電流iua,iva,iwaは、記憶部９ｆに保持され、アナログの三相記憶検出電流iuha,ivha,iwhaとして出力される。このアナログの三相記憶検出電流iuha,ivha,iwhaは、前記第２動作タイミングにそれぞれにおいて更新され、次の第２動作タイミングまで保持される。
【０１５０】
第２の電圧指令演算部１０ｆは、記憶部９ｆから出力されるアナログの三相記憶検出電流iuha,ivha,iwhaから、それぞれアナログの三相検出電流iu,iv,iwを減算し、それらの偏差(iuha-iua),(ivha-iva),(iwha-iwa)を演算し、これらの偏差(iuha-iua),(ivha-iva),(iwha-iwa)に、それぞれ比例ゲインを乗算し、アナログの第２の三相電圧指令vu2a*,vv2a*,vw2a*を出力する。隣接する２つの前記第２タイミングの間の期間では、アナログの三相記憶検出電流iuha,ivha,iwhaは、直前の前記第２動作タイミングで更新された値を保持するが、アナログの三相検出電流iu,iv,iwは、前記期間でも、交流回転機２の電流の変化に伴って変化する。したがって、アナログの第２の三相電圧指令vu2a*,vv2a*,vw2a*は、隣接する２つの前記第２動作タイミングの間の期間でも、交流回転機２の電流変化に応じて変化する。
【０１５１】
電圧指令出力手段１１ｆは、ＤＡ変換手段１４１が出力するアナログの第１の三相電圧指令vu1a*,vv1a*,vw1a*と、第２の電圧指令演算部１０ｆが出力するアナログの第２の三相電圧指令vu2a*,vv2a*,vw2a*との加算演算を行い、アナログの三相電圧指令vua*,vva*,vwa*を電圧印加手段１fへ出力する。電圧指令出力手段１１fは、加算器１４２、１４３、１４４を含む。加算器１４２は、アナログの第１のu相電圧指令vu1a*と、アナログの第２のu相電圧指令vu2a*を加算し、アナログのu相電圧指令vua*を出力する。加算器１４３は、アナログの第１のv相電圧指令vv1a*と、アナログの第２のv相電圧指令vv2a*を加算し、アナログのv相電圧指令vva*を出力する。加算器１４４は、アナログの第１のw相電圧指令vw1a*と、アナログの第２のw相電圧指令vw2a*を加算し、アナログのw相電圧指令vwa*を出力する。公知のようにオペアンプを利用したアナログ演算により、加算器１４２、１４３、１４４の演算を実現できる。アナログの三相電圧指令vua*,vva*,vwa*は、常時電圧印加手段１へ供給される。
【０１５２】
図２３は、実施の形態７における記憶部９ｆの内部構成を示すブロック図である。記憶部９ｆは、サンプルホールド器４３ｆ、４４ｆ、４５ｆを含み、これらのサンプルホールド器４３ｆ、４４ｆ、４５ｆは、ＤＡ変換手段１４１から出力される変換フラグFLAG_DAにより制御される。
サンプルホールド器４３ｆは、変換フラグFLAG_DAがTRUEからFALSEに変化するタイミング及び変換FLAG_DAがFALSEからTRUEに変化するタイミングにおいて、アナログのu相検出電流iuaをサンプルホールドし、これをアナログのu相記憶検出電流iuhaとして記憶する。そして、変換フラグFLAG_DAが変化しない期間には、サンプルホールド器４３ｆは、保持しているu相記憶検出電流iuhaを、アナログのu相記憶検出電流として出力する。
【０１５３】
同様に、サンプルホールド器４４ｆは、変換FLAG_DAがTRUEからFALSEに変化するタイミング及び変換FLAG_DAがFALSEからTRUEに変化するタイミングにおいて、アナログのv相検出電流ivaをサンプルホールドし、これをアナログのv相記憶検出電流ivhaとして記憶する。そして、変換フラグFLAG_DAが変化しない期間には、サンプルホールド器４４ｆは、保持しているv相記憶検出電流ivhaを、アナログのv相記憶検出電流として出力する。
同様に、サンプルホールド器４５ｆは、変換FLAG_DAがTRUEからFALSEに変化するタイミング及び変換フラグFLAG_DAがFALSEからTRUEに変化するタイミングにおいて、アナログのw相検出電流iwaをサンプルホールドし、これをアナログのw相記憶検出電流iwhaとして記憶する。そして、変換フラグFLAG_DAが変化しない期間には、サンプルホールド器４５ｆは、保持しているw相記憶検出電流iwhaを、アナログのw相記憶検出電流として出力する。
なお、サンプルホールド器４３ｆ、４４ｆ、４５ｆは、公知のようにアナログスイッチとコンデンサによって実現できる。
【０１５４】
図２４は、実施の形態７における第２の電圧指令演算部１０ｆの内部構成を示すブロック図である。この第２の電圧指令演算部１０ｆは、減算器５０ｆ、５３ｆ、５６ｆと、比例ゲイン乗算器５１ｆ、５４ｆ、５７ｆを含む。
減算器５０ｆは、記憶部９ｆから出力されるアナログのu相記憶検出電流iuhaから、電流検出手段４ｆから出力されるアナログのu相検出電流iuaを減算し、その偏差を比例ゲイン乗算器５１ｆへ出力する。比例ゲイン乗算器５１ｆは、減算器５０ｆの出力をkp倍して、アナログの第２のu相電圧指令vu2a*を出力する。
【０１５５】
同様に、減算器５３ｆは、記憶部９ｆから出力されるアナログのv相記憶検出電流ivhaから、電流検出手段４ｆから出力されるアナログのv相検出電流ivaを減算し、その偏差を比例ゲイン乗算器５４ｆへ出力する。比例ゲイン乗算器５４ｆは、減算器５３ｆの出力をkp倍して、アナログの第２のv相電圧指令vv2a*を出力する。
同様に、減算器５６ｆは、記憶部９から出力されるアナログのw相記憶検出電流iwhaから、電流検出手段４ｆから出力されるアナログのw相検出電流iwaを減算し、その偏差を比例ゲイン乗算器５７ｆへ出力する。比例ゲイン乗算器５７ｆは、減算器５６ｆの出力をkp倍して、アナログの第２のw相電圧指令vw2a*を出力する。
なお、公知のように、減算器５０ｆおよび比例ゲイン乗算器５１ｆの演算、減算器５３ｆおよび比例ゲイン乗算器５４ｆの演算、及び減算器５６ｆおよび比例ゲイン乗算器５７ｆの演算は、オペアンプを利用したアナログ演算で実現できる。
【０１５６】
以上のように、実施の形態７に係る交流回転機の制御装置では、第２の電流制御手段８ｆをアナログ演算するようにし、電圧指令出力手段１１ｆをアナログの加算器によって構成することで、デジタル演算の演算量を削減することができる効果があることに加え、電流制御の応答を高めることが可能である。また、第２の電流制御手段８ｆの演算は、アナログ演算によって高速処理できるので、電流制御応答を高めることが可能であり、外乱に対して頑健性の高い電流制御性能を保つことができる効果がある。
【０１５７】
なお、実施の形態７においても、アナログの第１のu,v,w相電圧指令vu1a*,vv1a*,vw1a*、アナログの第２のu,v,w相電圧指令vu2a*,vv2a*,vw2a、及び加算器１４２、１４３、１４４のいずれか１相分を省略し、実施の形態３と同様な減算器８９を電圧指令出力手段１１ｆに付設することにより、座標変換手段７、ＤＡ変換手段１４１、及び第２の電流制御手段８ｆにおける１相分の演算を省略することもできる。
【０１５８】
実施の形態８．
実施の形態７では、第２の電流制御手段８ｆは、静止座標上のアナログの第２の三相電圧指令vu2a*,vv2a*,vw2a*を出力するために、記憶部９ｆが出力する静止座標上のアナログの三相記憶検出電流iuha,ivha,iwhaと、静止座標上のアナログの三相検出電流iua,iva,iwaとの偏差を、静止座標上のアナログの検出電流の変化量としていたが、記憶部９ｆを省略し、ハイパスフィルタを利用したアナログ演算を利用して、静止座標上のアナログの検出電流の変化量を得ることもできる。
【０１５９】
図２５は、この発明による交流回転機の制御装置の実施の形態８の全体構成を示すブロック図であり、実施の形態７と同一の符号を付したものは、同一またはこれに相当するものである。実施の形態８では、実施の形態７におけるＤＡ変換手段１４１がＤＡ変換手段１４１ｇに置き換えられ、また第２の電流制御手段８fが、第２の電流制御手段８ｇに置き換えられる。実施の形態８は、その他は、実施の形態７と同じである。この実施の形態８でも、静止座標としてU,V,W相を含む三相交流座標を使用する。
実施の形態８におけるＤＡ変換手段１４１ｇは、実施の形態７におけるＤＡ変換手段１４１と同様に、静止座標上のデジタルの三相電圧指令vu*,vv*,vw*を静止座標上のアナログの第１の三相電圧指令vu1*,vv1*,vw1*に変換するが、変換フラグFLAG_DAは発生しないように構成される。実施の形態８における第２の電流制御手段８ｇは、アナログ回路で構成され、ハイパスフィルタ１４５、１４６、１４７と、比例ゲイン乗算器５１ｆ、５４ｆ、５７ｆを含む。比例ゲイン乗算器５１ｆ、５４ｆ、５７ｆは、実施の形態７と同じである。
【０１６０】
ハイパスフィルタ１４５は、アナログのu相検出電流iuaの低周波成分をカットオフすることにより、そのu相検出電流iuaの変化量を出力する。同様に、ハイパスフィルタ１４６は、アナログのv相検出電流ivaの低周波成分をカットオフすることにより、そのv相検出電流ivaの変化量を出力する。同様に、ハイパスフィルタ１４７は、アナログのw相検出電流iwaの低周波成分をカットオフすることにより、そのw相検出電流iwaの変化量を出力する。
なお、ハイパスフィルタ１４５、１４６、１４７は、公知のように抵抗とコンデンサを利用したアナログ回路で構成できる。
【０１６１】
以上のように、実施の形態８に係る交流回転機の制御装置では、第２の電流制御手段８ｇは、静止座標上のアナログの検出電流の変化量に基づいて、静止座標上のアナログの第２の三相電圧指令vu2a*,vv2a*,vw2a*を出力するように構成し、静止座標上の検出電流の変化量を増幅することによって、第１の電流制御手段６及び座標変算手段５、７が、演算を更新していない期間でも、アナログの三相検出電流iua,iva,iwaの変化量に基づいた比例制御を継続することが可能であり、電流制御の外乱に対する頑健性を保つことができるといった効果を得ることができる。
【０１６２】
なお、実施の形態８においても、アナログの第１のu,v,w相電圧指令vu1a*,vv1a*,vw1a*、アナログの第２のu,v,w相電圧指令vu2a*,vv2a*,vw2a、及び加算器１４２、１４３、１４４のいずれか１相分を省略し、実施の形態３と同様な減算器８９を電圧指令出力手段１１ｆに付設することにより、座標変換手段７、ＤＡ変換手段１４１、及び第２の電流制御手段８ｆにおける１相分の演算を省略することもできる。
【０１６３】
実施の形態９．
実施の形態１〜８では交流回転機の制御装置について説明したが、これらの交流回転機の制御装置によって操舵トルクを補助するトルクを発生させるようにして電動パワーステアリングの制御装置を構成することもできる。
【０１６４】
図２６は、実施の形態９に係る電動パワーステアリングの制御装置の全体構成を示すブロック図であり、実施の形態１と同一の符号を付したものは、同一またはこれに相当するものである。この実施の形態９に係る電動パワーステアリングの制御装置は、実施の形態１を電動パワーステアリングの制御装置に応用したものであり、実施の形態１に比較して、車両のハンドル１５０と、トルク検出手段１５１と、電流指令演算手段１５２と、ギヤ１５３が追加されている。実施の形態９に係る電動パワーステアリングの制御装置は、その他は、実施の形態１と同じに構成される。
【０１６５】
運転者がハンドル１５によって、車両のステアリング機構に操舵トルクを発生させると、トルク検出手段１５１は、その操舵トルクを検出し、検出トルクとして出力する。電流指令演算手段１５２は、同期電動機２が操舵トルクを補助する補助トルクを発生するために、トルク検出手段１５１から出力された検出トルクに基づいて、同期電動機２に給電すべき回転座標上の二相電流指令id*,iq*を演算して、第１の電流制御手段６に出力する。
同期電動機２は、操舵トルクを補助する補助トルクを発生し、この補助トルクは、ギヤ１５３を経て、車両の前輪１５４のステアリング機構に供給される。
【０１６６】
電流指令演算手段１５２の演算周期は、第１の電流制御手段６が座標変換手段７から出力される第１の三相電圧指令vu1*,vv1*vw1*を更新する周期、すなわち第２動作周期ΔT1よりも短周期にしたとしても、第１の三相電圧指令vu1*,vv1*,vw1*には反映されない。そこで、演算負荷を軽減にするために電流指令演算手段１５２の演算周期は、第１の電流制御手段６が回転座標上の第１の三相電圧指令vu1*,vv1*,vw1*を更新する前記第２動作周期ΔT1と同じか、またはそれよりも長周期にする。
同時に、外乱に対して頑健性の高い電流制御性能を保つ必要があるので、第２の電流制御手段８が静止座標上の第２の三相電圧指令vu2*,vv2*,vw2*を更新する周期、すなわち第１動作周期ΔTは、電流指令演算手段１５２の演算周期より短周期にする。換言すると、電流指令演算手段１５２の演算周期は、第２の電流制御手段８が静止座標上の第２の三相電圧指令vu2*,vv2*,vw2*を更新する第１動作周期ΔTよりも長周期にすることになる。
【０１６７】
このように電動パワーステアリングの制御装置を構成することによって、外乱に対して頑健性の高い電流制御性能を保ちながら、交流回転機の制御装置の演算負荷及び電流指令演算手段の演算負荷を軽減できる効果を得ることができる。
【０１６８】
なお、実施の形態９は、実施の形態１を応用して、電動パワーステアリングの制御装置を構成したが、実施の形態２〜８を応用して、電動パワーステアリングの制御装置を構成することもできる。この場合、実施の形態２〜８のそれぞれに対して、実施の形態９に示したトルク検出手段１５１と電流指令演算手段１５２とを追加することにより、電動パワーステアリングの制御装置を実現することができる。
【産業上の利用可能性】
【０１６９】
この発明による交流回転機の制御装置は、同期機または誘導機の制御装置として利用することができ、また、車両用の電動パワーステアリングの制御装置にも、応用することができる。
【符号の説明】
【０１７０】
１，１ｆ：電圧印加手段、２，２ｅ：交流回転機、３，３ｅ：位置検出手段、
４，４ｂ，４ｆ：電流検出手段、５，５ｂ：座標変換手段、６：第１の電流制御手段、
７，７ｂ：座標変換手段、８，８ａ，８ｂ，８ｃ，８ｆ：第２の電流制御手段、
９，９ｂ，９ｆ：記憶部、１０，１０ａ，１０ｂ，１０ｆ：第２の電圧指令演算部、
１１，１１ｂ，１１ｆ：電圧指令出力手段。
【図１】
2011223670.tif 000008
【図２】
2011223670.tif 000009
【図３】
2011223670.tif 000010
【図４】
2011223670.tif 000011
【図５】
2011223670.tif 000012
【図６】
2011223670.tif 000013
【図７】
2011223670.tif 000014
【図８】
2011223670.tif 000015
【図９】
2011223670.tif 000016
【図１０】
2011223670.tif 000017
【図１１】
2011223670.tif 000018
【図１２】
2011223670.tif 000019
【図１３】
2011223670.tif 000020
【図１４】
2011223670.tif 000021
【図１５】
2011223670.tif 000022
【図１６】
2011223670.tif 000023
【図１７】
2011223670.tif 000024
【図１８】
2011223670.tif 000025
【図１９】
2011223670.tif 000026
【図２０】
2011223670.tif 000027
【図２１】
2011223670.tif 000028
【図２２】
2011223670.tif 000029
【図２３】
2011223670.tif 000030
【図２４】
2011223670.tif 000031
【図２５】
2011223670.tif 000032
【図２６】
2011223670.tif 000033