(57)【要約】【課題】ノイズ特性を改善することが可能なΔΣ型アナログデジタル変換器を提供する。【解決手段】ΔΣ型Ａ／Ｄ変換器１００は、アナログの入力信号Ｓｉｎをデジタルの出力信号Ｓｏｕｔに変換する。Ｄ／Ａ変換器４０は、デジタルの出力信号Ｓｏｕｔをアナログの帰還信号Ｓｆｂに変換する。差分演算回路１０は、入力信号Ｓｉｎに応じた信号Ｓｉｎ’と、帰還信号Ｓｆｂに応じた信号Ｓｆｂ’の差分に応じた差分信号Ｓｄを生成する。フィルタ回路２０は、直列に接続された複数の積分器ＩＮＴを含み、差分信号Ｓｄをフィルタリングする。量子化器３０は、フィルタ回路２０の出力信号Ｓｆを量子化し、出力信号Ｓｏｕｔを生成する。フィルタ回路２０は、ある積分器ＩＮＴ３の出力信号に所定の係数を乗じそれより前の積分器ＩＮＴ２の入力へと帰還する少なくともひとつの帰還係数回路ＣＯ９を含み、当該帰還係数回路ＣＯ９の係数は調節可能に構成される。【選択図】図１
2011101247.tif 000002
【特許請求の範囲】
【請求項１】
アナログの入力信号をデジタルの出力信号に変換するΔΣ型アナログデジタル変換器であって、
前記デジタルの出力信号をアナログの帰還信号に変換するデジタルアナログ変換器と、
前記入力信号に応じた信号と、前記帰還信号に応じた信号の差分に応じた差分信号を生成する差分演算回路と、
直列に接続された複数の積分器を含み、前記差分信号をフィルタリングするフィルタ回路と、
前記フィルタ回路の出力信号を量子化し、前記出力信号を生成する量子化器と、
を備え、
前記フィルタ回路は、ある積分器の出力信号に所定の係数を乗じそれより前の積分器の入力へと帰還する少なくともひとつの帰還係数回路を含み、前記帰還係数回路の前記係数は、調節可能に構成されることを特徴とするΔΣ型アナログデジタル変換器。
【請求項２】
前記ΔΣ型アナログデジタル変換器は、そのオーバーサンプリングレートが複数の値で切りかえ可能に構成され、
前記帰還係数回路の前記係数の値は、前記オーバーサンプリングレートに略反比例する値に設定されることを特徴とする請求項１に記載のΔΣ型アナログデジタル変換器。
【請求項３】
前記帰還係数回路は、
前記係数に応じた回路定数を有し、その回路定数が多値で切りかえ可能な回路素子と、
前記回路定数を設定するデータを保持するための記憶素子と、
を含むことを特徴とする請求項１に記載のΔΣ型アナログデジタル変換器。
【請求項４】
前記帰還係数回路は、入力キャパシタ、出力キャパシタおよび演算増幅器を有するスイッチドキャパシタ型の反転増幅器であり、前記入力キャパシタの容量値が切りかえ可能であることを特徴とする請求項３に記載のΔΣ型アナログデジタル変換器。
【請求項５】
アナログのオーディオ信号をデジタル信号に変化する請求項１から４のいずれかに記載のΔΣ型アナログデジタル変換器と、
デジタル化されたオーディオ信号に所定の信号処理を施す信号処理部と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ΔΣ型アナログデジタル変換器に関する。
【背景技術】
【０００２】
オーディオ信号処理などにおいて、ΔΣ変調を利用したアナログデジタル変換器（ΔΣ型アナログデジタル変換器）が広く利用されている。一般的なΔΣ型アナログデジタル変換器は、主として以下の処理を行う。
１．  アナログ入力信号をアナログ帰還信号との差分を示す差分信号を生成する。
２．  差分信号を積分（フィルタリング）する。
３．  フィルタリングされた信号を量子化する。量子化されたデジタル値をアナログデジタル変換の結果として出力するとともに、それを帰還信号としてフィードバックする。
【０００３】
ΔΣ型アナログデジタル変換器を用いることにより、量子化誤差に起因するノイズスペクトラムを、オーディオ帯域外に移動させることができる。これをノイズシェーピングと呼ぶ。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１７２４１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ΔΣ型アナログ変換器を構成する回路素子の特性値、すなわち抵抗値や容量値がばらつくと、ノイズスペクトラムが変化し、信号帯域内のノイズ特性が悪化する場合がある。
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的は、ノイズ特性を改善することが可能なΔΣ型アナログデジタル変換器の提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様のΔΣ型アナログデジタル変換器は、アナログの入力信号をデジタルの出力信号に変換する。ΔΣ型アナログデジタル変換器は、デジタルの出力信号をアナログの帰還信号に変換するデジタルアナログ変換器と、入力信号に応じた信号と、帰還信号に応じた信号の差分に応じた差分信号を生成する差分演算回路と、直列に接続された複数の積分器を含み、差分信号をフィルタリングするフィルタ回路と、フィルタ回路の出力信号を量子化し、出力信号を生成する量子化器と、を備える。フィルタ回路は、ある積分器の出力信号に所定の係数を乗じそれより前の積分器の入力へと帰還する少なくともひとつの帰還係数回路を含み、帰還係数回路の係数は、調節可能に構成される。
【０００７】
この態様によると、ノイズ特性を改善することができ、オーディオ信号を高品質にデジタル化することができる。
【０００８】
ΔΣ型アナログデジタル変換器は、そのオーバーサンプリングレートが複数の値で切りかえ可能に構成されてもよい。帰還係数回路の係数の値は、オーバーサンプリングレートに略反比例する値に設定されてもよい。
【０００９】
ΔΣ型アナログデジタル変換器のサンプリング周波数は、第１の値およびその２倍の第２の値で切りかえ可能に構成されてもよい。サンプリング周波数が第１の値のときの帰還係数回路の係数の値は、サンプリング周波数が第２の値のときのその値の略１／２倍であってもよい。
【００１０】
帰還係数回路は、係数に応じた回路定数を有し、その回路定数が多値で切りかえ可能な回路素子と、回路定数を設定するデータを保持するための記憶素子と、を含んでもよい。
【００１１】
帰還係数回路は、入力キャパシタ、出力キャパシタおよび演算増幅器を有するスイッチドキャパシタ型の反転増幅器であり、入力キャパシタの容量値が切りかえ可能であってもよい。
【００１２】
本発明の別の態様は、電子機器に関する。電子機器は、アナログのオーディオ信号をデジタル信号に変化する上述のいずれかの態様のΔΣ型Ａ／Ｄ変換器と、デジタル化されたオーディオ信号に信号処理を施す信号処理部と、を備える。
【００１３】
なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１４】
本発明に係るΔΣ型アナログデジタル変換器によれば、ノイズを低減することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態に係るΔΣ型Ａ／Ｄ変換器の構成を示すブロック図である。
【図２】ΔΣ型Ａ／Ｄ変換器のノイズスペクトラムを示す図である。
【図３】図３（ａ）、（ｂ）は、図１の帰還係数回路の構成例を示す回路図である。
【図４】サンプリング周波数に応じたノイズスペクトラムを示す図である。
【図５】実施の形態に係るΔΣ型Ａ／Ｄ変換器を備える電子機器の構成を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００１７】
図１は、実施の形態に係るΔΣ型Ａ／Ｄ変換器１００の構成を示すブロック図である。ΔΣ型Ａ／Ｄ変換器１００は、入力されたアナログのオーディオ信号Ｓｉｎを受け、それをデジタルの出力信号Ｓｏｕｔに変換する。ΔΣ型Ａ／Ｄ変換器１００は、差分演算回路１０、フィルタ回路２０、量子化器３０、Ｄ／Ａ変換器４０を備える。図１のΔΣ型Ａ／Ｄ変換器１００の次数は３次である。
【００１８】
Ｄ／Ａ変換器４０は、ΔΣ型Ａ／Ｄ変換器１００のデジタルの出力信号Ｓｏｕｔをアナログの帰還信号Ｓｆｂに変換する。差分演算回路１０は、入力信号Ｓｉｎに応じた信号Ｓｉｎ’と、帰還信号Ｓｆｂに応じた信号Ｓｆｂ’の差分（Ｓｉｎ’−Ｓｆｂ’）に応じた差分信号Ｓｄを生成する。差分演算回路１０は、係数回路１２、１４および加算器１６を含む。係数回路１２、１４はそれぞれ、入力信号Ｓｉｎ、帰還信号Ｓｆｂに、係数ｂ１、−ｃ１を乗ずる。
Ｓｉｎ’＝ｂ１×Ｓｉｎ
Ｓｆｂ’＝−ｃ１×Ｓｆｂ
加算器１６は、
Ｓｄ＝ｂ１×Ｓｉｎ−ｃ１×Ｓｆｂ
で与えられる差分信号Ｓｄを生成する。
【００１９】
実施の形態において、係数回路は、係数に応じた利得を有する増幅器で構成することができる。係数回路は、係数が正の場合には非反転増幅器で構成し、係数が負の場合には反転増幅器で構成される。この場合、加算器ＡＤＤは、演算増幅器を用いた加算回路を利用して構成すればよい。
別の実施の形態において、係数回路は、係数の正、負に関係なく、すべてを非反転増幅器で構成してもよい。この場合、係数が負である係数回路の出力を受ける加算器ＡＤＤを、演算増幅器を用いた減算回路とすればよい。当業者であれば、係数回路および加算器の構成を公知の、あるいは将来開発される技術を用いて適切に構成することができる。係数回路と加算器のいくつかは、演算増幅器を共有して一体に構成することも可能である。
【００２０】
フィルタ回路２０は、差分信号Ｓｄをフィルタリングする。フィルタ回路２０は、次数に応じた複数の積分器ＩＮＴ１〜ＩＮＴ３、複数の係数回路ＣＯ１〜ＣＯ８、帰還係数回路ＣＯ９、複数の加算器ＡＤＤ１〜ＡＤＤ３を含む。なおフィルタ回路２０の回路トポロジーは、特に図１のそれに限定されるものではなく、当業者にはその他の変形例が存在することが理解される。
【００２１】
複数の積分器ＩＮＴ１〜ＩＮＴ３はそれぞれ、入力された信号を積分する。複数の積分器ＩＮＴ１〜ＩＮＴ３は、フィルタのメインの信号経路上に直列に設けられている。
係数回路ＣＯ１〜ＣＯ９はそれぞれ、入力された信号に、それぞれに設定された係数ａ１〜ａ３、ｂ２〜ｂ４、ｃ２、ｃ３および−ｇ１を乗算する。複数の加算器ＡＤＤ１〜ＡＤＤ３はそれぞれ、入力された複数の信号を加算する。
【００２２】
量子化器３０は、フィルタ回路２０の出力信号Ｓｆを量子化し、出力信号Ｓｏｕｔを生成する。
【００２３】
フィルタ回路２０に着目する。フィルタ回路２０の帰還係数回路ＣＯ９は、ある積分器ＩＮＴ３の出力信号に、所定の係数−ｇ１を乗じ、それより前の積分器ＩＮＴ２の入力、具体的には積分器ＩＮＴ２の前段の加算器ＡＤＤ１へと帰還する。そして帰還係数回路ＣＯ９の係数−ｇ１は、調節可能に構成されている。
【００２４】
以上がΔΣ型Ａ／Ｄ変換器１００の構成である。続いてその動作を説明する。図２は、ΔΣ型Ａ／Ｄ変換器１００のノイズスペクトラムを示す図である。３つのスペクトラム（I）、（II）、（III）は、帰還係数−ｇ１の値を切りかえた場合の特性を示す図である。破線より左側の領域がオーディオ信号帯域を示す。
【００２５】
図２に示されるように、本出願人は、高次ΔΣ型Ａ／Ｄ変換器のノイズについて検討し、帰還係数回路ＣＯ９の係数−ｇ１が、信号帯域の上限付近のノイズに影響を及ぼすことを認識するに至った。具体的には係数−ｇ１の値に応じて、極小値の周波数（Ａ）をシフトさせることができる。オーディオ信号帯域外（破線より右側の領域）のノイズは、後段のフィルタによって遮断されるため、高品質なオーディオ信号を得るためには、信号帯域内のノイズが小さい方が好ましく、従って図２の例では、（II）のスペクトラムが最も良好なＳＱＮＲが得られる。ＳＱＮＲ（シグナル量子化ノイズ比）は、振幅レンジ全体と量子化誤差の比を示す指標である。
【００２６】
実施の形態に係るΔΣ型Ａ／Ｄ変換器１００によれば、帰還係数回路ＣＯ９の係数−ｇ１を調節可能とすることにより、製造ばらつきをキャンセルし、ＳＱＮＲを改善することができる。
【００２７】
続いて、係数ｇの調節について説明する。係数ｇの調節には、以下の態様が考えられる。
【００２８】
１．  ΔΣ型Ａ／Ｄ変換器１００を有する半導体チップの製造工程において、いわゆるトリミング（レーザカット、電流や電圧印加によるカット）によって、係数ｇを決定するための回路素子の定数を変更する。
【００２９】
２．  係数ｇを決定するための回路素子を、デジタルの制御信号に応じてその回路定数が変更可能な回路素子、たとえば可変キャパシタや可変抵抗で構成し、回路の動作時に、適切な制御信号を与えることにより、回路定数を変更する。たとえば複数のキャパシタを並列に設けておき、スイッチのオン、オフによって、結線されるキャパシタの個数を調節することで、キャパシタの合成容量値を変更できる。あるいは複数の抵抗を直列または並列、あるいはそれらの組み合わせで配置しておき、スイッチのオン、オフによって、結線される抵抗の個数を調節することで、抵抗の合成抵抗値を変更できる。
【００３０】
図３（ａ）は、図１の帰還係数回路ＣＯ９の構成例を示す回路図である。図３の帰還係数回路ＣＯ９は、スイッチドキャパシタ形式の反転増幅器である。図３ではシングルエンド形式の回路が示されるが、実際には差動形式であってもよい。
【００３１】
図３（ａ）は、入力キャパシタＣａ、帰還キャパシタＣｂ、演算増幅器ＯＡおよび複数のスイッチを備える。スイッチＳＷ１、ＳＷ３のペアと、スイッチＳＷ２、ＳＷ４のペアは、図示しないクロック信号に応じて、交互にオン、オフする。帰還係数回路ＣＯ９の利得は、
−ｇ１＝−Ｃｂ／Ｃａ
で与えられる。つまり入力キャパシタＣａまたは帰還キャパシタＣｆｂの少なくとも一方を調節可能に構成すれば、利得（係数）を切りかえることができる。
【００３２】
図３（ｂ）は、入力キャパシタＣａを切りかえ可能に構成した例を示す回路図である。図３（ｂ）の帰還係数回路ＣＯ９は、３つの入力キャパシタＣａ１〜Ｃａ３、演算増幅器ＯＡおよび複数のスイッチＳＷ、ロジック部ＬＯＧＩＣを備える。
入力キャパシタＣａ１、Ｃａ２、Ｃａ３の中から、使用するキャパシタを選択することにより、帰還係数回路ＣＯ９の係数−ｇ１を、
−Ｃｂ／Ｃａ１、−Ｃｂ／Ｃａ２、−Ｃｂ／Ｃａｂ
の中から選択することができる。
【００３３】
ロジック部ＬＯＧＩＣは、レジスタあるいはメモリなどの記憶素子Ｍに格納された制御データＣＮＴにもとづき、複数のスイッチＳＷの状態を制御する。制御データは、係数ｇの設定値に応じたデータである。ｉ番目（ｉ＝１，２，３）のキャパシタＣａｉを選択する場合、スイッチＳＷ１ｉとＳＷ３のペアと、スイッチＳＷ２ｉとＳＷ４のペアを交互にオン、オフし、スイッチＳＷ１ｊ（ｊ≠ｉ）を固定的にオフする。スイッチＳＷ２ｊ（ｊ≠ｉ）は固定的にオンされる。
【００３４】
図３（ａ）、（ｂ）の帰還係数回路ＣＯ９によれば、係数ｇ１を好適に切りかえることができ、ノイズを好適に低減することができる。
【００３５】
図１に戻る。ΔΣ型Ａ／Ｄ変換器１００のサンプリング周波数は、第１の値ｆ１およびその２倍の第２の値ｆ２で切りかえ可能に構成される。たとえばΔΣ型Ａ／Ｄ変換器１００は、６４倍オーバーサンプリングと１２８倍オーバーサンプリングが切りかえ可能である。
【００３６】
そして、サンプリング周波数が第１の値ｆ１のときの帰還係数回路ＣＯ９の係数−ｇ１の値は、サンプリング周波数が第２の値ｆ２のときの係数の値の略１／２倍に切りかえ可能に構成されている。サンプリング周波数に応じた係数−ｇ１の切りかえは、上述の係数ｇと同様のアプローチによって実現できる。略１／２倍とは、完全に１／２倍の場合のみでなく、±１０％程度の範囲を許容する趣旨である。
【００３７】
図４は、サンプリング周波数に応じたノイズスペクトラムを示す図である。実線が６４倍のオーバーサンプリング時のノイズスペクトラムであり、係数−ｇ１が最適化された状態とする。６４倍オーバーサンプリングにおいて最適化された係数−ｇ１のそのまま利用して１２８倍オーバーサンプリングで信号処理を行うと、帯域内のノイズスペクトラムは破線で示すように悪化する。
【００３８】
実施の形態に係るΔΣ型Ａ／Ｄ変換器１００によれば、オーバーサンプリングレートに応じて係数−ｇ１を変更することにより、１２８倍オーバーサンプリング時のノイズレベルを、６４倍オーバーサンプリング時のノイズレベル（実線）と同程度、もしくはそれ以下に低減することが可能となる。
【００３９】
図５は、実施の形態に係るΔΣ型Ａ／Ｄ変換器１００を備える電子機器２の構成を示すブロック図である。電子機器２は、マイク４、ΔΣ型Ａ／Ｄ変換器１００および信号処理部６を備える。たとえば電子機器２は、オーディオ信号を録音する機能を備える機器であり、ＩＣレコーダ、デジタルカメラ、ビデオカメラ、携帯電話などである。
マイク４は、音響信号をアナログの電気信号に変換する。ΔΣ型Ａ／Ｄ変換器１００は、アナログの電気信号Ｓｉｎをデジタルの電気信号Ｓｏｕｔに変換する。信号処理部６は、デジタル信号Ｓｏｕｔに対してその機器固有のデジタル信号処理を施す。たとえばＩＣレコーダやデジタルカメラ、ビデオカメラであれば、デジタル信号Ｓｏｕｔを所定のフォーマットで圧縮し、映像とともに図示しないメモリなどに格納する。
【００４０】
図５の電子機器２によれば、オーディオ信号を、低ノイズでデジタル信号に変換することができるため、後にデジタル信号をアナログ信号に再変換して再生する際に、高音質なオーディオ信号を得ることができる。
【００４１】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００４２】
実施の形態では、３次のΔΣ型Ａ／Ｄ変換器１００について説明したが、次数は特に限定されない。次数が大きくなると、積分器ＩＮＴの個数が増え、それにともなって帰還係数回路ＣＯ９の個数も増える。この場合、すべての帰還係数回路ＣＯ９の係数ｇを調節可能とすることにより、ノイズレベルを改善することができる。あるいは少なくともひとつの帰還係数回路ＣＯ９の係数ｇを調節可能とすることにより、ある程度のノイズレベルの低減の効果を得ることができる。
【００４３】
実施の形態では、帰還係数回路ＣＯ９としてスイッチドキャパシタ型の増幅回路を用いる場合を説明したが、抵抗を用いた反転増幅器を用いても良い。この場合、抵抗の抵抗値を切りかえることで係数−ｇ１を切りかえることができる。
【００４４】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【００４５】
１００…ΔΣ型Ａ／Ｄ変換器、１０…差分演算回路、１２，１４…係数回路、１６…加算器、２０…フィルタ回路、ＣＯ…係数回路、ＣＯ９…帰還係数回路、ＡＤＤ…加算器、ＩＮＴ…積分器、３０…量子化器、４０…Ｄ／Ａ変換器。
【図１】
2011101247.tif 000003
【図２】
2011101247.tif 000004
【図３】
2011101247.tif 000005
【図４】
2011101247.tif 000006
【図５】
2011101247.tif 000007