(57)【要約】      （修正有）【課題】ブロックに基づくデジタル映像のデブロッキング及びエッジエンハンスメントのための方法及び装置を提供する。【解決手段】方法は、２つのブロックが共通の境界を共有していることを決定することと、前記共通の境界のエッジアクティビティを測定することと、前記エッジアクティビティの値に関係なく、２つの隣接ブロックの前記共通の境界から離れた１つ以上の画素のみをエンハンスメントすることと、前記測定されたエッジアクティビティをしきい値と比較することと、前記エッジアクティビティが前記しきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングすることと、を含む。【選択図】図３
2011125034.tif 000002
【特許請求の範囲】
【請求項１】
ブロックに基づくデジタル映像をデブロック処理及びエッジエンハンスメント処理（輪郭強調）する方法であって、
２つのブロックが共通の境界を共有していることを決定することと、
前記共通の境界のエッジアクティビティを測定することと、
前記測定されたエッジアクティビティを第１のしきい値と比較することと、
前記エッジアクティビティが前記第１のしきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングすることと、
前記エッジアクティビティが前記第１のしきい値と等しいか又は前記第１のしきい値を上回る場合は前記２つの隣接ブロックの１つ以上の画素をエンハンスメントすることと、を具備する方法。
【請求項２】
高周波強調フィルタリングを行うことによって画素をエンハンスメントすることをさらに具備する請求項１に記載の方法。
【請求項３】
前記測定されたエッジアクティビティを第２のしきい値と比較することと、
前記エッジアクティビティが前記第２のしきい値と等しいか又は前記第２のしきい値を上回る場合は前記２つの隣接ブロックの１つ以上の画素をエンハンスメントすること、とをさらに具備する請求項１に記載の方法。
【請求項４】
前記２つのブロックを基本階層から受け取ることと、
使用可能な拡張階層が受信されていないと決定すること、とをさらに具備する請求項１に記載の方法。
【請求項５】
前記画素値の高域通過フィルタリングを行いさらに前記高域通過フィルタリングの出力を前記画素値に加えることによって画素をエンハンスメントすることをさらに具備する請求項１に記載の方法。
【請求項６】
前記共通の境界と関連づけられた境界強度変数が非標準化値と等しい場合のみに前記２つの隣接ブロックの１つ以上の画素をエンハンスメントすることをさらに具備する請求項１に記載の方法。
【請求項７】
前記しきい値を下回ると測定されたエッジアクティビティがほぼゼロのエッジアクティビティを示すように前記第１のしきい値を設定することをさらに具備する請求項１に記載の方法。
【請求項８】
前記２つのブロックは、４×４輝度画素を各々含む請求項１に記載の方法。
【請求項９】
前記共通の境界から除去された１つ以上の画素である画素のみをエンハンスメントすることをさらに具備する請求項１に記載の方法。
【請求項１０】
前記第１のしきい値をＨ．２６４デブロッキングフィルタのβしきい値に等しい値に設定することをさらに具備する請求項１に記載の方法。
【請求項１１】
前記第２のしきい値をゼロに設定することをさらに具備する請求項３に記載の方法。
【請求項１２】
ブロックに基づくデジタル映像をデブロッキング及びエッジエンハンスメントする装置であって、
２つのブロックが共通の境界を共有していることを決定する手段と、
前記共通の境界のエッジアクティビティを測定する手段と、
前記測定されたエッジアクティビティを第１のしきい値と比較する手段と、
前記エッジアクティビティが前記第１のしきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングする手段と、
前記エッジアクティビティが前記第１のしきい値と等しいか又は前記第１のしきい値を上回る場合は前記２つの隣接ブロックの１つ以上の画素をエンハンスメントする手段と、を具備する、装置。
【請求項１３】
高周波強調フィルタリングを行うことによって画素をエンハンスメントする手段をさらに具備する請求項１２に記載の装置。
【請求項１４】
前記測定されたエッジアクティビティを第２のしきい値と比較する手段と、
前記エッジアクティビティが前記第２のしきい値と等しいか又は前記第２のしきい値を上回る場合は前記２つの隣接ブロックの１つ以上の画素をエンハンスメントする手段と、をさらに具備する請求項１２に記載の装置。
【請求項１５】
前記２つのブロックを基本階層から受け取る手段と、
使用可能な拡張階層が受信されていないと決定する手段と、をさらに具備する請求項１２に記載の装置。
【請求項１６】
前記画素値の高域通過フィルタリングを行いさらに前記高域通過フィルタリングの出力を前記画素値に加えることによって画素をエンハンスメントする手段をさらに具備する請求項１２に記載の装置。
【請求項１７】
前記共通の境界と関連づけられた境界強度変数が非標準化値と等しい場合のみに前記２つの隣接ブロックの１つ以上の画素をエンハンスメントする手段をさらに具備する請求項１２に記載の装置。
【請求項１８】
前記しきい値を下回ると測定されたエッジアクティビティがほぼゼロのアクティビティを示すように前記第１のしきい値を設定する手段をさらに具備する請求項１２に記載の装置。
【請求項１９】
前記２つのブロックは、４×４輝度画素を各々含む請求項１２に記載の装置。
【請求項２０】
前記共通の境界から除去された１つ以上の画素である画素のみをエンハンスメントする手段をさらに具備する請求項１２に記載の装置。
【請求項２１】
前記第１のしきい値をＨ．２６４デブロッキングフィルタのβしきい値に等しい値に設定する手段をさらに具備する請求項１２に記載の装置。
【請求項２２】
前記第２のしきい値をゼロに設定する手段をさらに具備する請求項１４に記載の装置。
【請求項２３】
ブロックに基づくデジタル映像のデブロッキング及びエッジエンハンスメントのための電子デバイスであって、２つのブロックが共通の境界を共有していると決定し、前記共通の境界のエッジアクティビティを測定し、前記測定されたエッジアクティビティを第１のしきい値と比較し、前記エッジアクティビティが前記第１のしきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングし、前記エッジアクティビティが前記第１のしきい値と等しいか又は前記第１のしきい値を上回る場合は前記２つの隣接ブロックの１つ以上の画素をエンハンスメントするように構成される電子デバイス。
【請求項２４】
高周波強調フィルタリングを行うことによって画素をエンハンスメントするようにさらに構成される請求項２３に記載の電子デバイス。
【請求項２５】
前記測定されたエッジアクティビティを第２のしきい値と比較し、前記エッジアクティビティが前記第２のしきい値と等しいか又は前記第２のしきい値を上回る場合は前記２つの隣接ブロックの１つ以上の画素をエンハンスメントするようにさらに構成される請求項２３に記載の電子デバイス。
【請求項２６】
前記２つのブロックを基本階層から受け取り、使用可能なエンハンスメント階層が受信されないことを決定するようにさらに構成される請求項２３記載の電子デバイス。
【請求項２７】
前記画素値の高域通過フィルタリングを行いさらに前記高域通過フィルタリングの出力を前記画素値に加えることによって画素をエンハンスメントするようにさらに構成される請求項２３に記載の電子デバイス。
【請求項２８】
前記共通の境界と関連づけられた境界強度変数が非標準化値と等しい場合のみに前記２つの隣接ブロックの１つ以上の画素をエンハンスメントするようにさらに構成される請求項２３に記載の電子デバイス。
【請求項２９】
前記しきい値を下回ると測定されたエッジアクティビティがほぼゼロのアクティビティを示すように前記第１のしきい値を設定するようにさらに構成される請求項２３に記載の電子デバイス。
【請求項３０】
前記２つのブロックは、４×４輝度画素を各々含む請求項２３に記載の電子デバイス。
【請求項３１】
前記共通の境界から除去された１つ以上の画素である画素のみをエンハンスメントするようにさらに構成される請求項２３に記載の電子デバイス。
【請求項３２】
前記第１のしきい値をＨ．２６４デブロッキングフィルタのβしきい値に等しい値に設定するようにさらに構成される請求項２３に記載の電子デバイス。
【請求項３３】
前記第２のしきい値をゼロに設定するようにさらに構成される請求項２５に記載の電子デバイス。
【請求項３４】
ブロックに基づくデジタル映像をデブロッキング及びエッジエンハンスメントする方法であって、２つのブロックが共通の境界を共有していることを決定することと、前記共通の境界のエッジアクティビティを測定することと、前記測定されたエッジアクティビティを第１のしきい値と比較することと、前記エッジアクティビティが前記第１のしきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングすることと、前記エッジアクティビティが前記第１のしきい値と等しいか又は前記第１のしきい値を上回る場合は前記２つの隣接ブロックの１つ以上の画素をエンハンスメントすること、とを具備する方法をコンピュータに実行させる手段を具体化した、コンピュータによって読取可能な媒体。
【請求項３５】
ブロックに基づくデジタル映像をデブロッキング及びエッジエンハンスメントする方法であって、２つのブロックが共通の境界を共有していることを決定することと、前記共通の境界のエッジアクティビティを測定することと、前記測定されたエッジアクティビティを第１のしきい値と比較することと、前記エッジアクティビティが前記第１のしきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングすることと、前記エッジアクティビティが前記第１のしきい値と等しいか又は前記第１のしきい値を上回る場合は前記２つの隣接ブロックの１つ以上の画素をエンハンスメントすること、とを具備する方法を実装するように構成される少なくとも１つのプロセッサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本特許出願は、本特許出願の譲受人に対して譲渡されておりさらに本明細書において参照することによって明示で本明細書に組み入れられている、"Method and Apparatus for Image Enhancement For Low Bit Rate Video Compression"（低ビットレート映像圧縮に関する画像エンハンスメント方法及び装置）という題名の仮特許出願番号 ６０／５６９，３６９(出願日:  ２００４年５月６日) に対する優先権を主張するものである。
【０００２】
本発明は、一般的には、データ圧縮に関するものである。本発明は、より具体的には、ブロックに基づく圧縮に関するものである。
【背景技術】
【０００３】
変換符号化は、処理を目的として画像を副画像又はブロックに分割する共通の画像圧縮技術である。ブロックに基づく圧縮は、ブロックが独立して符号化されるため、ブロック境界間においてアーティファクトを発生する。このため、変換は、ブロック境界間の相関関係を考慮に入れない。従って、変換符号化技術の場合は、典型的には、高度に圧縮されているがブロッキング、リンギング及びモーションスミア等の激しい圧縮アーティファクトを含む低ビットレート画像が生成される。
【０００４】
スケーラブル映像符号化が、低ビットレートのアプリケーションにおいて、特に、様々な帯域幅（インターネット及び無線ストリーミング、等）を有する異種ネットワークにおいて幅広く受け入れられるようになってきている。スケーラブル映像符号化は、符号化された映像を複数の階層として送信することを可能にし、典型的には、基本階層は、最も貴重な情報を含み、最も小さい帯域幅（映像に関する最低のビットレート）を占有し、拡張階層は、基本階層に関する改良を提供する。ほとんどのスケーラブル映像圧縮技術は、人間の視覚系は画像のよりフラットな低周波領域におけるよりも（圧縮に起因する）高周波領域におけるノイズに対する許容度のほうが高いことを利用する。従って、圧倒的に、基本階層は低周波情報を含み、高周波情報は拡張階層で搬送される。ネットワーク帯域幅が不足時には、符号化映像の基本階層のみを受信する（上位階層を受信しない）確率が高くなる。このような状況においては、再構成された映像はぼけており、デブロッキングフィルタがこの影響をさらに悪化させる可能性さえある。
【０００５】
その結果、圧縮アーティファクトを低減する及び／又は取り除くために幾つかの後処理デブロッキングアルゴリズムが提案されている。
【０００６】
しかしながら、多くのアルゴリズムは複雑な計算を含んでおり、出力画像を全体的にぼけた状態にしてしまう可能性がある。その他のデブロッキングフィルタは、エッジ情報を有効に保全せず、さらに、典型的には、ハードウェア内に実装するのは複雑である。
【発明の概要】
【０００７】
復号された基本階層内における高周波エッジを強調することによるぼけ低減を通じて画質を向上させる方法及び装置が説明される。高域通過フィルタは、隣接の４×４画素ブロックのエッジをマーキング、すなわち強調し、該強調を画像上にオーバーレイすることができる。無線技術において用いられる移動局モデム（ＭＳＭ）デバイスプラットフォーム等のハードウェア実装の場合は、開示される方法及び装置は、費用をほとんど又はまったくかけずに、映像コア内に既存のデブロッキングフィルタ条件及び回路を用いて高周波エンハンスメント機能を導入することができる。
【図面の簡単な説明】
【０００８】
【図１】ストリーミング映像を配信するための通信システム例を示した図である。
【図２】垂直及び水平な４×４ブロック境界に隣接する画素を示した図である。
【図３】画像圧縮装置の一例を示した図である。
【図４】画像圧縮装置と対称をなす画像圧縮解除装置の一例を示した図である。
【図５】画像を処理する一実施形態例を示した流れ図である。
【発明の詳細な説明】
【０００９】
以下の説明においては、本発明の実施形態を完全に理解するための具体的な詳細が示される。しかしながら、本発明の実施形態はこれらの具体的な詳細が示されなくても実践可能であることを当業者によって理解されるであろう。例えば、電気コンポーネントは、不必要に詳細に説明することによって実施形態を理解しにくくしないようにするためにブロック図で示すことができる。その他の例においては、前記電気コンポーネント、その他の構造物及び技術は、本発明の実施形態についてさらに説明するために詳細に示すことができる。
【００１０】
これらの実施形態はプロセスとして説明することができ、該プロセスは、流れ図、流れ線図、構造図、又はブロック図として描かれることも注記される。流れ図は、動作を連続したプロセスとして表すことができるが、これらの動作の多くは並行して又は同時並行して行うことができ、さらに該プロセスは繰り返すことができる。さらに、これらの動作の順序は、再設定することができる。プロセスは、全動作が完了された時点で終了される。プロセスは、方法、機能、手順、サブルーチン、サブプログラム、等に相当することができる。プロセスが機能に相当するときには、該プロセスの終了は、該機能の呼び出し機能又は主機能に戻ることに相当する。
【００１１】
ブロックに基づく圧縮を用いて圧縮された画像の質を復号画像内の高周波エッジを強調することによって向上させる方法及び装置が説明される。高周波強調フィルタは、受信された各画像ブロックのエッジを増幅、すなわちエンハンスメント、することができ、その結果、画像ブロックのエッジがエンハンスメントされる。低周波数が通過するのを許容した結果として、基本的には、入力画像内の明度が一定の域が高周波数の強調によって影響を受けることはない。高周波数を含んでいる強力な明度勾配域は、フィルタ出力の際に強調又は増幅される。高域通過フィルタは、該高域通過フィルタの出力を追加する形で又は画像上にオーバーレイする形で利用してそれによって画像のエッジをエンハンスメントすることも可能である。高域通過フィルタの出力は、低周波域に関してはほぼゼロであるため、明度が一定の域は、オーバーレイされた出力によって目に見える影響を受けることはない。エッジエンハンスメント機能は、基本階層が受信されたが拡張階層データの一部が受信されていないか又はエラー状態で受信されたときに、時間的にスケーラブルな映像配信システムにおいて有用である。
【００１２】
図１は、ストリーミングピクチャの符号化及び復号に関する一般的通信システムのブロック図である。システム１００は、符号化装置１０５と、復号装置１１０と、を含む。符号化装置１０５は、変換コンポーネント１１５と、量子化コンポーネント１２０と、デブロッキングコンポーネント１２５と、時間予測コンポーネント１３０と、プロセッサコンポーネント１３５と、通信コンポーネント１４０と、をさらに含む。プロセッサ１３５は、その他のコンポーネントのプロセスを実行するための計算プラットフォームを提供する。変換コンポーネント１１５は、映像データを、空間領域から別の領域、例えばＤＣＴ（離散コサイン変換）の場合は周波数領域、に変換する。変換されるデータは、実際の映像データが変換されるイントラ符号化データであることができ、又は、動画ベクトル及び残留エラーが変換されるインター符号化データであることができる。その他のデジタル変換は、アダマール変換、ＤＷＴ（離散ウェーブレット変換）、及びＨ．２６４において用いられるような整数変換を含む。
【００１３】
量子化コンポーネント１２０は、変換された係数の各々を表すためのビット数を割り当てる。変換された係数の量子化は、すべてのマクロブロックに関して変更することができ、ここで、マクロブロックは、１６×１６画素のブロックである（マクロブロックは、１６×１６輝度ブロック、及び８×８彩度ブロックによって構成される）。量子化変数ＱＰは、実施される量子化レベルを決定する。これらの係数のより粗いデジタル表示に関してＱＰを大きくすることによってよりいっそうのデジタル圧縮が実現されるが、ぼけ及びブロッキング等のアーティファクトも導入される可能性がある。デブロッキングコンポーネント１２５は、低域通過フィルタリング及び／又はエッジエンハンスメントを行う。時間予測コンポーネント１３０は、基準フレーム内における最良のマッチングマクロブロックを突き止め、該最良のマッチングブロックを識別する動画ベクトルを計算する。
【００１４】
変換コンポーネント１１５及び量子化コンポーネント１２０は、逆変換及び逆量子化もそれぞれ行う。これらの逆の動作は、圧縮映像データの再構成を考慮して符号器内において行われ、このため、時間予測コンポーネント１３０は、符号化データを受信中の復号装置と同じ再構成映像データを用いて予測を行うことができる。同じ理由で、デブロッキングコンポーネント１２５は、符号化装置１０５において低域通過フィルタリング及び／又はエッジエンハンスメントを行うことができる。デブロッキング動作は、再構成プロセスにおける逆量子化及び逆変換の後に行われる。
【００１５】
通信コンポーネント１４０は、符号化されるデータを外部源１４５から受信するために用いられる論理を含む。外部源１４５は、例えば、外部のメモリ、インターネット、ライブ映像及び／又は音声供給装置であることが可能であり、データの受信は、有線通信及び／又は無線通信を含むことができる。通信コンポーネント１４０は、符号化データをネットワーク１５０で送信（Ｔｘ）するための論理も含む。ネットワーク１５０は、電話、ケーブル、及び光ファイバー等の有線システム、又は無線システムの一部であることができる。無線通信システムの場合は、ネットワーク１４０は、例えば、符号分割多重接続（ＣＤＭＡ又はＣＤＭＡ２０００）通信システムの一部を具備することができ、代替として、前記システムは、周波数分割多重接続（ＦＤＭＡ）システム、サービス産業のためのＧＳＭ（登録商標）／ＧＰＲＳ（汎用パケット無線サービス）／ＥＤＧＥ（拡張データＧＳＭ環境）又はＴＥＴＲＡ（地上トランク無線）携帯電話技術、等の時分割多重接続（ＴＤＭＡ）システム、広帯域符号分割多重接続（ＷＣＤＭＡ）、高データ速度（１ｘＥＶ−ＤＯ又は１ｘＥＶ−ＤＯゴールドマルチキャスト）システム、又は一般的に、複数の技術の組合せを採用するいずれかの無線通信システムであることができる。
【００１６】
復号装置１１０は、符号化装置１０５と同様のコンポーネントを具備し、逆変換コンポーネント１５５と、逆量子化コンポーネント１６０と、デブロッキングコンポーネント１６５と、時間予測復号コンポーネント１７０と、通信コンポーネント１７５と、プロセッサコンポーネント１８０と、を含む。復号装置１１０は、ネットワーク１５０を通じて又は外部記憶装置１８５から送信された符号化データを受け取る。通信コンポーネント１７５は、符号化データを受信（Ｒｘ）するためにネットワーク１５０とともに用いられる論理と、外部記憶装置１８５からの符号化データを受信するための論理と、を含む。外部記憶装置１８５は、例えば、外部ＲＡＭ又はＲＯＭ、又は遠隔サーバーであることが可能である。イントラ符号化データは、逆量子化コンポーネント１６０によって処理され、その後に逆変換コンポーネント１５５によって処理され、その後にデブロッキングコンポーネント１６５によって処理されて、表示コンポーネント１９０において表示可能な復号されたピクチャが得られる。デブロッキングコンポーネント１６５は、低域通過フィルタリング及び／又はエッジエンハンスメントを行う。
【００１７】
インター符号化データは、該データが予測される基準になった基準フレームの復号後にしか復号することができない。残留エラー係数は、逆量子化コンポーネント１６０によって処理され、その後に逆変換コンポーネント１５５によって処理され、その後にデブロッキングコンポーネント１６５によって処理されて、復号された残留エラーが得られる。該残留エラーは、時間予測復号コンポーネント１７０によって突き止められた基準フレーム内の最良のマッチするマクロブロックと結合される。次に、デブロッキングコンポーネント１６５がインター符号化フレームを処理し、その結果復号されたインター符号化フレームが得られる。該復号されたフレームは、表示コンポーネント１９０を用いて表示すること、外部記憶装置１８５に保存すること、又はプロセッサコンポーネント１８０の内部メモリ内に保存することができる。表示コンポーネント１９０は、表示画面を含む映像表示ハードウェア及び論理、等の部分を含む復号装置の一体化された一部であることができ、又は、外部の周辺装置であることができる。通信コンポーネント１７５は、復号されたフレームを外部記憶装置１８５又は表示コンポーネント１９０に通信するために用いられる論理も含む。デブロッキングコンポーネント１２５及び１６５によって行われる低域通過フィルタリング及びエッジエンハンスメントが以下においてさらに詳細に説明される。
【００１８】
Ｈ．２６４として知られる映像符号化基準がムービング・ピクチャ・エキスパーツ・グループ（ＭＰＥＧ）及び国際電気通信連合（ＩＴＵ）によって共同開発され、ＭＰＥＧ−４  Ｐａｒｔ１０又は高度映像符号化（ＡＶＣ）としてＭＰＥＧ−４仕様に追加されている。
【００１９】
Ｈ．２６４において指定されるデブロッキングフィルタは、ブロック境界に沿ったアクティビティを決定する判断ツリーを要求する。Ｈ．２６４における最初の設計では、設定されたしきい値を超える画像アクティビティを有するブロックエッジは、フィルタリングされないか又はフィルタリングが弱い。他方、アクティビティが低いブロックに沿ったエッジは、強力にフィルタリングされる。利用されるフィルタは、例えば、３タップ又は５タップの低域通過有限インパルス応答（ＦＩＲ）フィルタであることができる。
【００２０】
一例においては、デブロッキングフィルタを用いた高周波強調を通じてエッジエンハンスメント方法が達成される。ブロックに基づく映像圧縮のためのデブロッキングフィルタ設計は、共通の原理に従うことが圧倒的に多く、ブロックエッジに沿った明度変化を測定し、その後に使用されるフィルタの強度を決定し、次にブロックエッジ全体において実際の低域通過フィルタリング動作を行う。デブロッキングフィルタを使用する目標は、ブロックエッジの平滑化（ブロックエッジ全体における低域通過フィルタリング）を通じてブロッキングアーティファクトを減少させることである。画像内のエッジの形状のぼけを回避するため、エッジアクティビティ（エッジ複雑度）測定が行われ、さらに通常は低域通過フィルタリングがエッジ以外の領域において行われる（該領域におけるエッジアクティビティ測定値が低いほどフィルタが強力である）。データブロッキングフィルタは、例えばこれらのフィルタの係数を変更する、等の改修を通じて補完的な形で機能することが可能であり、検出されたエッジを高周波強調フィルタによってエンハンスメントする（理想的な意味では、高周波強調フィルタは、単純な１＋高域通過フィルタである）。
【００２１】
デブロッキングフィルタを用いたエッジエンハンスメントは、基本階層及び拡張階層を含む時間的スケーラブル符号化ビットストリームにおいても使用することができる。復号器が基本階層を受け取るが拡張階層全体を受け取らない状態においては、再構成された画像シーケンスはぼけることになり、（高域通過フィルタリング又は高周波強調を用いた）受信画像内のエッジ又はアクティビティのエンハンスメントは、認識される画質を向上させることが可能である。フィルタ決定は既に既存の設計の一部になっているため、デブロッカ内にエッジエンハンスメントを実装することは効率を向上させることが可能である。さらに、該画素領域後処理機能をデジタル信号プロセッサ（ＤＳＰ）プラットフォーム内に実装することは、ビットストリーム内でのスケーラビリティのサポートのために利用可能な多くの貴重なＭＩＰＳ、及びその他の数多くの品質エンハンスメント機能を消費することになる。
【００２２】
（デブロッキングされた再構成フレームに関する予測を可能にする符号器の復号器の後に含められる）ループ内デブロッキングフィルタは、すべての４×４ブロック境界上で動作することができ、再構成フレームのすべての画素に影響を与える可能性がある。このデブロッキング機能は、（計算の点で）複雑であるが、Ｈ．２６４基準を順守するために要求され、該基準を広範囲にわたって採用して普及させるためには、目標アプリケーションに依存してソフトウェアプラットフォーム、ファームウェアプラットフォーム及びハードウェアプラットフォーム上に実装する必要がある。その結果、再構成された映像のすべての画素へのアクセスが可能になる。このアクセスは、再構成された映像に対して、画像エンハンスメント、エッジエンハンスメント、エラー隠蔽（エラーが発生しやすいネットワークにおける映像送信アプリケーションの場合）、フレーム速度アップコンバージョン、等の後処理機能を施すことを可能にする。基本になるＨ．２６４基準は、スケーラビリティモードを提供しない一方で、Ｈ．２６４への拡張は、エッジエンハンスメントのための高周波強調フィルタリングを使用可能なスケーラブル映像符号化（ＳＶＣ）を可能にする。
【００２３】
図２は、垂直及び水平の４×４ブロック境界に隣接する画素を示した図である。垂直境界２００は、２つの横に並んだ４×４ブロック間の境界を表す。画素２０２、２０４、２０６及び２０８は、ｐ０、ｐ１、ｐ２及びｐ３のラベルがそれぞれ付けられており、垂直境界２００の左側に位置する。画素２１２、２１４、２１６及び２１８は、ｑ０、ｑ１、ｑ２及びｑ３のラベルがそれぞれ付けられており、垂直境界２００の右側に位置する。水平境界２２０は、一方のブロックが他方のブロックの真上に位置する２つの４×４ブロック間の境界を表す。画素２２２、２２４、２２６及び２２８は、ｐ０、ｐ１、ｐ２及びｐ３のラベルがそれぞれ付けられており、水平境界２００の上方に位置する。画素２３２、２３４、２３６及び２３８は、ｑ０、ｑ１、ｑ２及びｑ３のラベルがそれぞれ付けられており、水平境界２００の下方に位置する。下例においては、フィルタリング動作は、境界の横、上方又は下方の最高３つの画素に対して影響を与える。変換された係数に関して用いられる量子化装置、ブロックの符号化モード（イントラ符号化又はインター符号化）、及び境界を横断する画像サンプルの勾配に依存し、画素がフィルタリングされないから画素ｐ０、ｐ１、ｐ２、ｑ０、ｑ１及びｑ２のフィルタリングまでに至る幾つかの結果が可能である。
【００２４】
一例においては、高周波強調フィルタエッジエンハンスメントを行う上で十分なエッジアクティビティ、例えば、しきい値を上回るエッジアクティビティ、が存在しているかどうかの決定が行われる。エッジアクティビティがしきい値を下回る場合は、低域通過フィルタリングを行うことができる。代替として、アクティビティにかかわらずすべてのエッジに関して高周波強調フィルタリングを行うことができ、低域通過フィルタへの決定を行うことができる。代替として、第２のしきい値を使用し、エッジアクティビティが該第２のしきい値を上回る場合は高周波強調フィルタリングが行われ、エッジアクティビティが第１のしきい値を下回る場合は低域通過フィルタリングが行われるようにすることが可能である。
【００２５】
Ｈ．２６４デブロッキングは、アクティビティが相対的にほとんどなく従ってエッジの可能性が非常に小さい領域において用いられる強力なフィルタリング方法と、それよりもアクティビティが高く従ってエッジの可能性がより高い領域において用いられる弱いフィルタリングと、を具備する。以下の説明は、Ｈ．２６４の弱いデブロッキングフィルタ方法のみに関するものである。下回った場合は低域通過フィルタリングが原Ｈ．２６４弱デブロッキングフィルタによって行われる最大しきい値を決定するために、下記の変数が最初に計算され、フィルタリング強度及び対象となる各４×４ブロックエッジをいずれのアクティビティ状態においてフィルタリングするかが決定される。
【００２６】
しきい値ｔＣは、次のように決定される。
【数１】
2011125034.tif 000003
【００２７】
Ｈ．２６４においては、変数ｔＣ０は、ｂＳ（境界強度）及びインデックスＡに基づくアクティビティしきい値である（インデックスＡは、量子化変数ＱＰからのオフセットであり、ＱＰは、０から５１まで変化する）。上式［３］において与えられるアクティビティ測定値ａｐ及びａｑは、βよりも小さいときにｔＣ０を各々１だけ増加させる（上式［１］を参照）。βが大きいほど、エッジが存在する可能性が高く、低域通過フィルタリングが行われる可能性が低い。境界強度は、各４×４ブロックエッジに関して決定され、０乃至４の範囲である。境界強度決定詳細は当業者にとって既知であり、開示された方法を理解する上で必要ない。境界強度が導き出された時点で、隣接ブロックの平均ＱＰに基づいてインデックスＡ値が決定される。ＱＰはマクロブロックに基づいて変化しさらに輝度及び彩度に関して異なるため、輝度及び彩度の平均ＱＰの３個の値（従って６つのインデックスＡ）が、１）左端のマクロブロックエッジに沿って、２）最上のマクロブロックエッジに沿って及び３）マクロブロック内部のすべての４×４ブロックエッジに関して計算される。インデックスＡ値が計算された時点で、βに関する値がルックアップテーブルにおいて決定され、βに関する値は、０乃至１８である。次に、しきい値ｔＣが上式［１］及び［２］において計算され、低域通過フィルタリングパラメータデルタが計算される。
【数２】
2011125034.tif 000004
【００２８】
輝度及び彩度の両方に関するｐｉ、ｑｉの低域通過フィルタリングは、次式のように行われる。ここで、ｉ＝０、１、２。
【数３】
2011125034.tif 000005
【００２９】
上式［５］及び［６］の低域通過フィルタリングは、Ｈ．２６４デブロッキングフィルタ内における第１の低域通過フィルタリングであるにすぎない。この低域通過フィルタリングに加えて、第２の型の低域通過フィルタリングも行われる。この例においては、開示された方法が実装されるのはこの第２の型の低域通過フィルタリングにおいてである。下式［９］、［１０］、［１１］及び［１２］における輝度に関するフィルタリングは、エッジアクティビティ測定値ａｐ及びａｑに依存し、画素ｐ１及びｑ１のみをフィルタリングし（図２の画素２０４、２１４、２２４及び２３４を参照）、エッジアクティビティ測定値がしきい値βを下回るときには低域通過フィルタリング、エッジアクティビティ測定値がしきい値βを上回るときには高周波強調フィルタリングを含む。
【００３０】
（ａｐ＜β）の場合は、次式のように低域通過フィルタリングを行う。
【数４】
2011125034.tif 000006
【００３１】
（ａｐ＜β）でない場合は、次式のように高域通過フィルタリングを行う。
【数５】
2011125034.tif 000007
【００３２】
（ａｑ＜β）の場合は、次式のように低域通過フィルタリングを行う。
【数６】
2011125034.tif 000008
【００３３】
（ａｑ＜β）でない場合は、次式のように高域通過フィルタリングを行う。
【数７】
2011125034.tif 000009
【００３４】
ｐ１画素及びｑ１画素のフィルタリングは、エイリアシング等のアーティファクトを発生させずに十分なエッジエンハンスメントを提供することが判明した。画素ｐ０及びｑ０のフィルタリングは、エイリアシング及び／又はブロッキングのアーティファクトを発生させることが判明した。
【００３５】
要約すると、ブロックエッジに沿ったアクティビティが弱い（β未満）であるときには、該エッジは次のように低域通過フィルタリングされる。
【数８】
2011125034.tif 000010
【００３６】
アクティビティがβを上回る場合は、デブロッキングフィルタリングは次式のように高周波強調に変更される。
【数９】
2011125034.tif 000011
【００３７】
一実施形態例においては、高域通過フィルタリング動作は、決定された境界強度（ｂＳ）値、例えば７、を用いて使用可能状態にすることができ（ここで、７は、Ｈ．２６４によって標準化されたｂＳ値である０乃至４のいずれの値にも該当しない任意の値）、従って、高域通過フィルタリング動作は、基本階層のみが受信されて拡張階層が受信されないときに復号器によって起動される。ｂＳの値を表すためには３ビットが必要であるため、所定の４×４ブロックエッジをエンハンスメントする必要があること又はエッジエンハンスメントを起動させるべきであることを示すために５乃至７のいずれかの値を使用することができる。上述されるように、第２のしきい値（例えばβ２）を使用し、エッジアクティビティが第２のしきい値β２を上回る場合は高周波強調フィルタリングが行われ、エッジアクティビティが第１のしきい値βを下回る場合は低域通過フィルタリングが行われるようにすることが可能である。
【００３８】
図３、４及び５は、エッジエンハンスメントを含むデブロッキング処理例を示した流れ図である。図３、４及び５に示されるプロセスは、図１の符号化装置１０５及び復号装置１１０等の装置によって行うことができる。図３のプロセスは、上例と同様であって式［９］、［１０］、［１１］及び［１２］に含まれている単一のしきい値を利用する。デブロッキングプロセス３００は、マクロブロックが復号されるのに従ってラスター順に行うことができるか又はフレーム全体が復号されるまで延期することができる。図１のプロセッサコンポーネント１３５及び１８０等のプロセッサは、ステップ３０５において、受信、逆量子化及び逆変換されている１６×１６画素マクロブロックにメモリからアクセスする。図１の通信コンポーネント１４０及び１７５等の受信手段は、図１のデブロッキングコンポーネント１２５及び１６５等の隣接ブロック決定手段とともに、ステップ３０５を行うことができる。ステップ３１０において、各対の隣接の４×４ブロックの各エッジに沿ったエッジアクティビティが測定される。エッジアクティビティは、例えば上式［３］においてａｐ及びａｑに関して示されているような方法で測定することができる。図１のデブロッキングコンポーネント１２５及び１６５等の測定手段は、ステップ３１０を行うことができる。ステップ３１５において、エッジアクティビティがしきい値を上回ることが決定された場合は、ステップ３２０においてエッジエンハンスメントが行われる。エッジエンハンスメントは、上式［１０］及び［１２］におけるように高周波強調フィルタリングを用いて、又は、高域通過フィルタを採用して該高域通過フィルタの出力をエンハンスメントされた画素上にオーバーレイ（追加）することによって行うことができる。図１のデブロッキングコンポーネント１２５及び１６５等のエンハンスメント手段は、ステップ３２０を行うことができる。デブロッキングコンポーネント１２５及び１６５、等の比較手段は、ステップ３１５を行うことができる。ステップ３１５において、エッジアクティビティがしきい値よりも大きくないことが決定された場合は、ステップ３２５において、画素が低域通過フィルタリングされる。低域通過フィルタリングは、上式［５］、［６］、［９］及び［１１］におけるような低域通過フィルタリングを用いて行うことができる。フィルタリング後は、ステップ３３０において、４×４ブロックがメモリに保存される。ステップ３０５乃至３３０は、フレーム全体が低域通過フィルタリング及び／又は高周波強調フィルタリングされるまで繰り返され、該フィルタリングされた時点で、ステップ３３０において、該フレームをメモリに保存すること又は表示することができる。ステップ３０５乃至３３０は、符号化されたビットストリームが完了されるまで繰り返される。
【００３９】
図４及び５は、プロセス３００の変形を示した図である。図４のプロセス４００は、ステップ４１５において、エッジアクティビティ測定値にかかわらず、４×４隣接ブロック間の各境界を高周波強調フィルタリングすることによってエッジエンハンスメントを行う。ステップ４１０において測定されたエッジアクティビティが、ステップ４２０において、しきい値と同じ又はしきい値よりも小さい場合は、これらの隣接ブロックが低域通過フィルタリングされる。図５のプロセス５００は、２つのしきい値を利用する。ステップ５１５において、エッジアクティビティが第１のしきい値よりも小さい場合は、ステップ５２０において、隣接ブロックが低域通過フィルタリングされる。このしきい値は、上述されておりさらに式［９］、［１０］、［１１］及び［１２］において示されている標準のβしきい値であることが可能である。エッジアクティビティが第１のしきい値と等しいか又は第１のしきい値よりも高い場合は、ステップ５２５において、第２のしきい値と比較される。エッジアクティビティが第２のしきい値を上回る場合は、ステップ５３０において、隣接ブロックの画素が高周波強調フィルタリングによってエッジエンハンスメントされる。ステップ５２５において、エッジアクティビティが第２のしきい値と等しいか又は第２のしきい値よりも小さいことが決定された場合は、フィルタリングは行われない。
【００４０】
説明されている方法及び装置は、ＭＳＭ内の映像コアの既存のアーキテクチャを修正することで実践できること、及びこれらの修正は本機能の一般的ハードウェア実装に拡大できることが理解されるであろう。
【００４１】
上記の説明においては、１つのスライスは、１６本の連続する走査線以外の一組の連続する走査線を表すことができる。さらに、データブロックは、細分可能な場合はｎ×ｍブロックであることができる。ここで、ｎはｍと等しくない。さらに、１つの画素を表すために、同じ数又は異なる数の色成分を有する異なる色空間を使用することができる。しかしながら、以下では、説明を目的として、１６×１６画素のブロックサイズ及びＹＣｂＣｒ色空間が使用される。
【００４２】
上述されるように、図１のデブロッキングコンポーネント１２５及び１６５は、システムが許容する場合は、隣接ブロックの特性に依存して異なるフィルタを選択することが可能である。従って、デブロッキングコンポーネント１２５及び１６５は、限定することなしに、ＦＩＲフィルタ、平均化フィルタ、ガウスフィルタ、及び／又はポリフェーズフィルタ、等の１つ以上の型のフィルタを具備することが可能である。
【００４３】
さらに、上述されるように、図１の変換コンポーネント１１５及び１５５は、上述されるＨ．２６４整数変換以外の異なる型の変換を具備することが可能である。Ｈ．２６４整数変換は、４×４画素ブロック上で動作する。従って、各４×４ブロックをデブロッキング及び／又はエッジエンハンスメントする必要がある。他の型の変換は、ＡＢＳＤＣＴ（ＡＢＳｏｌｕｔｅＤＣＴ）技術である。次に、ＡＢＳＤＣＴを用いた圧縮技術が、１６×１６画素のブロックサイズを用いて説明される。一般的には、輝度成分及び彩度成分の各々が、ブロックインターリーバーに渡される。一実施形態においては、１６×１６ブロックがブロックインターリーバーに提供され、ブロックインターリーバーは、ＤＣＴ解析用のデータブロック及び複合データサブブロックを生成するために１６×１６ブロック内における画像サンプルの順序を設定する。１つの１６×１６ＤＣＴが第１の順序設定に適用され、４つの８×８ＤＣＴが第２の順序設定に適用され、１６の４×４ＤＣＴが第３の順序設定に適用され、６４の２×２ＤＣＴが第４の順序設定に適用される。ＤＣＴ動作は、画像ソース内に固有の空間冗長性を低下させる。ＤＣＴを実施後は、画像信号エネルギーのほとんどは、幾つかのＤＣＴ係数に集中する傾向がある。
【００４４】
１６×１６ブロック及び各サブブロックに関して、変換された係数が解析され、該ブロック又はサブブロックを符号化するために要求されるビット数が決定される。次に、画像セグメントを表示するために、符号化のために必要なビット数が最も少ないブロック又はサブブロックの組合せが選択される。例えば、画像セグメントを表示するために、２つの８×８サブブロック、６つの４×４サブブロック、及び８つの２×２サブブロックを選択することができる。次に、選択されたブロック又はサブブロックの組合せが順序正しく適切に配置される。
【００４５】
１６×１６データブロックに関して、ＡＢＳＤＣＴ技術は、１６×１６データブロック内におけるブロックサイズ割当てを表すＰＱＲ情報と呼ばれるデータを生成する。ＰＱＲ情報は、可変のビット幅データであり、１６×１６ブロックがどの程度細分されているかを記述する。ＰＱＲフィールドのＲビットは、１６×１６ブロックが４つの８×８ブロックに細分されているかどうかを表す。
【００４６】
追加の４ビットは、“Ｑ”情報と呼ばれる。Ｑの各ビットは、８×８ブロックから４つの４×４ブロックへの細分を表す。設定されるＱの各ビットに関して、４×４ブロックのいずれかが２×２に細分されているかどうかを示すために“Ｐ”のさらに４つのビットが存在する。従って、ＰＱＲデータの長さは、１６×１６ブロック内におけるブロックサイズ割当てに依存して１乃至２１ビット長であることが可能である。従って、各ブロックは、割当て基準に依存して８×８、４×４、及び／又は２×２のサイズのサブブロックに分割することができる。
【００４７】
上記のように、ＰＱＲ情報は、いずれのブロックサイズをデブロッキング（低域通過フィルタリング及び／又は高周波強調フィルタリング）すべきかを決定するために生成及び使用することができる。ＰＱＲ情報は、画像内のエッジ内容を決定するために使用される。ブロック内のエッジ情報が大きいほど、ブロックサイズが小さくＰＱＲ符号が長い。
【００４８】
上記の方法及び装置の例は、以下の方法及び装置を含む。
【００４９】
ブロックに基づくデジタル映像のデブロッキング及びエッジエンハンスメントのための方法であって、２つのブロックが共通の境界を共有していることを決定することと、前記共通の境界のエッジアクティビティを測定することと、前記測定されたエッジアクティビティを第１のしきい値と比較することと、前記エッジアクティビティが前記第１のしきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングすることと、前記エッジアクティビティが前記第１のしきい値と等しいか又は前記第１のしきい値を上回る場合は前記２つの隣接ブロックの１つ以上の画素をエンハンスメントすること、とを具備する方法。
【００５０】
ブロックに基づくデジタル映像のデブロッキング及びエッジエンハンスメントのための装置であって、２つのブロックが共通の境界を共有していることを決定する手段と、前記共通の境界のエッジアクティビティを測定する手段と、前記測定されたエッジアクティビティを第１のしきい値と比較する手段と、前記エッジアクティビティが前記第１のしきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングする手段と、前記エッジアクティビティが前記第１のしきい値と等しいか又は前記第１のしきい値を上回る場合は前記２つの隣接ブロックの１つ以上の画素をエンハンスメントする手段と、を具備する装置。
【００５１】
ブロックに基づくデジタル映像のデブロッキング及びエッジエンハンスメントのための電子デバイスであって、２つのブロックが共通の境界を共有していることを決定し、前記共通の境界のエッジアクティビティを測定し、前記測定されたエッジアクティビティを第１のしきい値と比較し、前記エッジアクティビティが前記第１のしきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングし、前記エッジアクティビティが前記第１のしきい値と等しいか又は前記第１のしきい値を上回る場合は前記２つの隣接ブロックの１つ以上の画素をエンハンスメントするように構成される電子デバイス。
【００５２】
ブロックに基づくデジタル映像のデブロッキング及びエッジエンハンスメントのための方法であって、２つのブロックが共通の境界を共有していることを決定することと、前記共通の境界のエッジアクティビティを測定することと、前記測定されたエッジアクティビティを第１のしきい値と比較することと、前記エッジアクティビティが前記第１のしきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングすることと、前記エッジアクティビティが前記第１のしきい値と等しいか又は前記第１のしきい値を上回る場合は前記２つの隣接ブロックの１つ以上の画素をエンハンスメントすること、とを具備する方法をコンピュータに実行させる手段を具体化したコンピュータによって読取可能な媒体。
【００５３】
当業者は、情報及び信号は様々な異なる技術のうちのいずれかを用いて表すことができることを理解するであろう。例えば、上記の説明全体を通じて参照されることがあるデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁場、磁気粒子、光学場、光学粒子、又はそのあらゆる組合せによって表すことができる。
【００５４】
本明細書において開示される例に関連させて説明されている様々な例示的論理ブロック、モジュール、回路、及びアルゴリズム上のステップは、電子ハードウェアとして、コンピュータソフトウェアとして、又は両方の組合せとして実装できることを当業者はさらに理解するであろう。ハードウェアとソフトウェアのこの互換性を明確に例示するため、様々な例示的コンポーネント、ブロック、モジュール、回路、及びステップは、各々の機能の観点で一般的に説明されている。これらの機能がハードウェアとして又はソフトウェアとして実装されるかは、全体的システムに対する特定の用途上の及び設計上の制約事項に依存する。当業者は、説明されている機能を各特定用途に合わせて様々な方法で実装できるが、これらの実装決定は、開示される方法の適用範囲からの逸脱を生じさせるものであるとは解釈すべきでない。
【００５５】
本明細書において開示される例に関連させて説明されている様々な例示的な論理ブロック、モジュール、及び回路は、本明細書において説明されている機能を果たすように設計された汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、その他のプログラミング可能な論理デバイス、ディスクリートゲートロジック、ディスクリートトランジスタロジック、ディスクリートハードウェアコンポーネント、又はそのあらゆる組合せ、とともに実装又は実行することができる。汎用プロセッサは、マイクロプロセッサであることができるが、代替として、該プロセッサは、従来のどのようなプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンであってもよい。プロセッサは、計算デバイスの組合せとして、例えば、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサとの組合せ、ＤＳＰコアと関係する１つ以上のマイクロプロセッサとの組合せ、又はその他のいずれかのコンフィギュレーションとして実装することもできる。
【００５６】
本明細書において開示される例と関連させて説明されている方法又はアルゴリズムのステップは、ハードウェア内において直接具体化させること、プロセッサによって実行されるソフトウェアモジュール内において具体化させること、又は両方の組合せ内において具体化させることができる。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＲＰＯＭメモリ、ＥＥＲＰＯＭメモリ、レジスタ、ハードディスク、取り外し可能ディスク、ＣＤ−ＲＯＭ、又は当業において知られるその他のあらゆる形態の記憶媒体に常駐することが可能である。典型的記憶媒体は、プロセッサが該記憶媒体から情報を読み出すため及び記憶媒体に情報を書き込むために該プロセッサに結合される。代替として、該記憶媒体は、プロセッサと一体化させることができる。該プロセッサ及び該記憶媒体は、特定用途向け集積回路（ＡＳＩＣ）内に常駐することができる。該ＡＳＩＣは、無線モデム内に常駐することができる。代替として、該プロセッサ及び記憶媒体は、無線モデム内の個別構成品として常駐することができる。
【００５７】
開示される例に関する上記の説明は、当業者が開示される方法及び装置を製造又は使用できるようにすることを目的とするものである。これらの例に対する様々な修正が加えられた場合には、当業者は、該修正を容易に理解するであろう。本明細書において定められている一般原理は、開示される方法および装置の精神及び適用範囲を逸脱しない形でその他の例に対しても適用することができる。
【００５８】
ブロックに基づく映像のデブロッキング及びエッジエンハンスメントのための方法及び装置であって、ブロック境界の測定されたエッジアクティビティレベルに基づく低域通過フィルタリング及び高周波エッジエンハンスメントを含む方法及び装置が、説明されている。
【図１】
2011125034.tif 000012
【図２】
2011125034.tif 000013
【図３】
2011125034.tif 000014
【図４】
2011125034.tif 000015
【図５】
2011125034.tif 000016
【手続補正書】
【提出日】平成23年2月3日(2011.2.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ブロックに基づくデジタル映像をデブロック処理及びエッジエンハンスメント処理（輪
郭強調）する方法であって、
２つのブロックが共通の境界を共有していることを決定することと、
前記共通の境界のエッジアクティビティを測定することと、
前記エッジアクティビティの値に関係なく、前記２つの隣接ブロックの前記共通の境界から離れた１つ以上の画素のみをエンハンスメントすることと、
前記測定されたエッジアクティビティをしきい値と比較することと、
前記エッジアクティビティが前記しきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングすることと、
を具備する方法。
【請求項２】
高周波強調フィルタリングを行うことによって画素をエンハンスメントすることをさらに具備する請求項１に記載の方法。
【請求項３】
前記２つのブロックを基本階層から受け取ることと、
使用可能な拡張階層が受信されていないと決定すること、とをさらに具備する請求項１に記載の方法。
【請求項４】
前記画素値の高域通過フィルタリングを行いさらに前記高域通過フィルタリングの出力を前記画素値に加えることによって画素をエンハンスメントすることをさらに具備する請求項１に記載の方法。
【請求項５】
前記しきい値を下回ると測定されたエッジアクティビティがほぼゼロのエッジアクティビティを示すように前記しきい値を設定することをさらに具備する請求項１に記載の方法。
【請求項６】
前記２つのブロックは、４×４輝度画素を各々含む請求項１に記載の方法。
【請求項７】
前記しきい値をＨ．２６４デブロッキングフィルタのβしきい値に等しい値に設定することをさらに具備する請求項１に記載の方法。
【請求項８】
ブロックに基づくデジタル映像をデブロッキング及びエッジエンハンスメントする装置であって、
２つのブロックが共通の境界を共有していることを決定する手段と、
前記共通の境界のエッジアクティビティを測定する手段と、
前記エッジアクティビティの値に関係なく、前記２つの隣接ブロックの前記共通の境界から離れた１つ以上の画素のみをエンハンスメントする手段と、
前記測定されたエッジアクティビティをしきい値と比較する手段と、
前記エッジアクティビティが前記しきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングする手段と、
を具備する、装置。
【請求項９】
高周波強調フィルタリングを行うことによって画素をエンハンスメントする手段をさらに具備する請求項８に記載の装置。
【請求項１０】
前記２つのブロックを基本階層から受け取る手段と、
使用可能な拡張階層が受信されていないと決定する手段と、をさらに具備する請求項８に記載の装置。
【請求項１１】
前記画素値の高域通過フィルタリングを行いさらに前記高域通過フィルタリングの出力を前記画素値に加えることによって画素をエンハンスメントする手段をさらに具備する請求項８に記載の装置。
【請求項１２】
前記しきい値を下回ると測定されたエッジアクティビティがほぼゼロのアクティビティを示すように前記しきい値を設定する手段をさらに具備する請求項８に記載の装置。
【請求項１３】
前記２つのブロックは、４×４輝度画素を各々含む請求項８に記載の装置。
【請求項１４】
前記しきい値をＨ．２６４デブロッキングフィルタのβしきい値に等しい値に設定する手段をさらに具備する請求項８に記載の装置。
【請求項１５】
ブロックに基づくデジタル映像のデブロッキング及びエッジエンハンスメントのための電子デバイスであって、２つのブロックが共通の境界を共有していると決定し、前記共通の境界のエッジアクティビティを測定し、前記エッジアクティビティの値に関係なく、前記２つの隣接ブロックの前記共通の境界から離れた１つ以上の画素のみをエンハンスメントし、前記測定されたエッジアクティビティをしきい値と比較し、前記エッジアクティビティが前記しきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングするように構成される電子デバイス。
【請求項１６】
高周波強調フィルタリングを行うことによって画素をエンハンスメントするようにさらに構成される請求項１５に記載の電子デバイス。
【請求項１７】
前記２つのブロックを基本階層から受け取り、使用可能なエンハンスメント階層が受信されないことを決定するようにさらに構成される請求項１５に記載の電子デバイス。
【請求項１８】
前記画素値の高域通過フィルタリングを行いさらに前記高域通過フィルタリングの出力を前記画素値に加えることによって画素をエンハンスメントするようにさらに構成される請求項１５に記載の電子デバイス。
【請求項１９】
前記しきい値を下回ると測定されたエッジアクティビティがほぼゼロのアクティビティを示すように前記しきい値を設定するようにさらに構成される請求項１５に記載の電子デバイス。
【請求項２０】
前記２つのブロックは、４×４輝度画素を各々含む請求項１５に記載の電子デバイス。
【請求項２１】
前記しきい値をＨ．２６４デブロッキングフィルタのβしきい値に等しい値に設定するようにさらに構成される請求項１５に記載の電子デバイス。
【請求項２２】
ブロックに基づくデジタル映像をデブロッキング及びエッジエンハンスメントする方法であって、２つのブロックが共通の境界を共有していることを決定することと、前記共通の境界のエッジアクティビティを測定することと、前記エッジアクティビティの値に関係なく、前記２つの隣接ブロックの前記共通の境界から離れた１つ以上の画素のみをエンハンスメントすることと、前記測定されたエッジアクティビティをしきい値と比較することと、前記エッジアクティビティが前記しきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングすることと、とを具備する方法をコンピュータに実行させる手段を具体化した、コンピュータによって読取可能な媒体。
【請求項２３】
ブロックに基づくデジタル映像をデブロッキング及びエッジエンハンスメントする方法であって、２つのブロックが共通の境界を共有していることを決定することと、前記共通の境界のエッジアクティビティを測定することと、前記エッジアクティビティの値に関係なく、前記２つの隣接ブロックの前記共通の境界から離れた１つ以上の画素のみをエンハンスメントすることと、前記測定されたエッジアクティビティをしきい値と比較することと、前記エッジアクティビティが前記しきい値を下回る場合は前記２つのブロックの１つ以上の画素を低域通過フィルタでフィルタリングすることと、とを具備する方法を実装するように構成される少なくとも１つのプロセッサ。
【外国語明細書】
2011125034000001.pdf