(57)【要約】【課題】機能マクロの内部配線と電源端子との間に生じる寄生容量を小さくすることができる半導体集積回路のレイアウト設計装置及びレイアウト設計方法を提供する。【解決手段】半導体集積回路のレイアウト設計方法は、第１メタル層として半導体素子、第２メタル層として内部配線、第３メタル層として帯状の電源端子を有する機能マクロを半導体集積回路上に配置し、半導体集積回路の配置結果情報及び機能マクロの情報が登録されたライブラリを参照して前記機能マクロの配置方向を判定し、機能マクロが基本の状態から９０度回転していると判定した場合は、電源端子に接続する、第４メタル層となる電源接続配線を、その長手方向が前記電源端子に重なるように配置し、電源接続配線上に当該電源接続配線と直行する方向に第５メタル層となるメッシュ状電源配線を配置する。【選択図】図１
2011142225.tif 000002
【特許請求の範囲】
【請求項１】
第１メタル層として半導体素子、第２メタル層として内部配線、第３メタル層として帯状の電源端子を有する機能マクロを半導体集積回路上に配置するマクロ配置工程と、
半導体集積回路の配置結果情報及び前記機能マクロの情報が登録されたライブラリを参照して前記機能マクロの配置方向を判定する配置方向判定工程と、
前記機能マクロが基本の状態から９０度回転していると判定した場合は、前記電源端子に接続する、第４メタル層となる電源接続配線を、その長手方向が前記電源端子に重なるように配置する電源接続配線生成工程と、
前記電源接続配線上に当該電源接続配線と直行する方向に第５メタル層となるメッシュ状電源配線を配置する第１電源配線生成工程とを有する半導体集積回路のレイアウト設計方法。
【請求項２】
電源接続配線生成工程では、前記機能マクロが基本の状態から９０度回転していると判定した場合、前記電源端子の形状をコピーし、電源端子の上に重ねて配置することで電源接続配線の配置を行う、請求項１記載の半導体集積回路のレイアウト設計方法。
【請求項３】
電源接続配線生成工程では、前記電源端子をコピーして形成する電源接続配線は、当該電源端子と同一形状でかつ同一方向とする請求項２記載の半導体集積回路のレイアウト設計方法。
【請求項４】
電源接続配線生成工程では、前記電源端子の幅方向の中心位置と、前記電源接続配線の幅方向の中心位置を一致させて配置する、請求項１乃至３のいずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項５】
前記機能マクロが前記基本の状態から９０度回転していないと判定した場合は、前記電源端子に接続する前記電源接続配線を前記電源端子の長手方向に直交する方向に配置し、さらに当該電源接続配線と直交する方向に前記メッシュ状電源配線を配置する第２電源配線生成工程を有する、請求項１乃至４のいずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項６】
前記基本の状態は、前記電源端子の長手方向が前記メッシュ状電源配線の長手方向と同一方向である状態である、請求項１乃至５のいずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項７】
前記電源接続配線生成工程は、前記電源端子と前記電源接続配線との間に所定サイズのビアホールを形成するため、当該電源接続配線の幅を調整する第１配線幅調整工程を有する、請求項１乃至６のいずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項８】
前記電源接続配線生成工程は、前記電源接続配線と前記メッシュ状電源配線との間に所定サイズのビアホールを形成するため、当該電源接続配線の幅を調整する第２配線幅調整工程を有する、請求項１乃至６のいずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項９】
前記ライブラリは、前記機能マクロの形状に無関係の方向のみの方向情報を有し、
前記配置方向判定工程では、前記方向情報に基づき前記機能マクロの方向を判定する、請求項１乃至８のいずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項１０】
前記ライブラリは、前記機能マクロの電源端子の形状の情報を有し、
前記配置方向認定工程では、前記電源端子の形状の情報に基づき、その長辺と短辺から前記機能マクロの方向を判定する、請求項１乃至８のいずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項１１】
前記マクロ配置工程の後に、前記機能マクロの周囲を取り囲むマクロ周回電源リングを形成する工程を有する、請求項１乃至１０のいずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項１２】
半導体集積回路の配置結果情報及び第１メタル層として半導体素子、第２メタル層として内部配線、第３メタル層として帯状の電源端子を有する機能マクロの情報が登録されたライブラリと、
前記ライブラリを参照し、前記機能マクロを半導体集積回路上に配置するマクロ配置部と、
前記ライブラリを参照し、前記機能マクロの配置方向を判定する配置方向判定部と、
前記機能マクロが基本の状態から９０度回転していると判定した場合は、前記電源端子に接続する、第４メタル層となる電源接続配線を、その長手方向が前記電源端子に重なるように配置する電源接続配線生成部と、
前記電源接続配線上に当該電源接続配線と直行する方向に第５メタル層となるメッシュ状電源配線を配置する電源配線生成部とを有する半導体集積回路のレイアウト設計装置。
【請求項１３】
配置方向判定部が、前記機能マクロが前記基本の状態から９０度回転していないと判定した場合、前記電源配線生成部は、前記電源端子に接続する前記電源接続配線を前記電源端子の長手方向に直交する方向に配置し、さらに当該電源接続配線と直交する方向に前記メッシュ状電源配線を配置する、請求項１２記載の半導体集積回路のレイアウト設計方法。
【請求項１４】
前記基本の状態は、前記電源端子の長手方向が前記メッシュ状電源配線の長手方向と同一方向である状態である、請求項１２又は１３記載の半導体集積回路のレイアウト設計方法。
【請求項１５】
前記電源配線生成部は、前記電源端子と前記電源接続配線との間に所定サイズのビアホールを形成するため、当該電源接続配線の幅を調整する、請求項１２乃至１４のいずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項１６】
前記電源配線生成部は、前記電源接続配線と前記メッシュ状電源配線との間に所定サイズのビアホールを形成するため、当該電源接続配線の幅を調整する、請求項１２乃至１５のいずれか１項記載の半導体集積回路のレイアウト設計方法。
【請求項１７】
所定の動作をコンピュータに実行させるためのプログラムであって、
第１メタル層として半導体素子、第２メタル層として内部配線、第３メタル層として帯状の電源端子を有する機能マクロを半導体集積回路上に配置するマクロ配置工程と、
半導体集積回路の配置結果情報及び前記機能マクロの情報が登録されたライブラリを参照して前記機能マクロの配置方向を判定する配置方向判定工程と、
前記機能マクロが基本の状態から９０度回転していると判定した場合は、前記電源端子に接続する、第４メタル層となる電源接続配線を、その長手方向が前記電源端子に重なるように配置する電源接続配線生成工程と、
前記電源接続配線上に当該電源接続配線と直行する方向に第５メタル層となるメッシュ状電源配線を配置する第１電源配線生成工程とを有するプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト設計装置及び方法に関し、特に機能マクロを半導体集積回路上に配置するために用いられる半導体集積回路のレイアウト設計装置及び方法に関する。
【背景技術】
【０００２】
近年、多数の機能マクロを搭載する半導体集積回路では、コスト削減のため、チップ面積縮小の必要性に伴い、機能マクロの配置の柔軟性、特に９０度回転配置の要求が非常に強くなっている。
【０００３】
図１２乃至図１４は、従来技術の実施形態を示し、図１２は機能マクロ１０１のレイアウトを示す平面図、図１３は全体のレイアウトを示す平面図、図１４は図１３の部分拡大図である。以下、これらの図面に基づき説明する。
【０００４】
図１２、１３において、従来技術の半導体集積回路１４１は、機能マクロ１０１上に、機能マクロ１０１に電源電圧を供給する電源配線１０２、第１の絶縁膜（図示せず）、電源端子１３１、第２の絶縁膜（図示せず）、及び電源配線１０２に電源電圧を供給する電源配線１０５が順次積層されている。つまり、機能マクロ１０１上に電源配線１０２が形成され、電源配線１０２上に第１の絶縁膜を介して電源端子１３１が形成され、電源端子１３１上に第２の絶縁膜を介して電源配線５が形成されている。第１の絶縁膜には電源配線１０２と電源端子１３１とを接続する開口部（図示せず）が設けられ、第２の絶縁膜には電源端子１３１と電源配線１０５とを接続する開口部（図示せず）が設けられている。電源配線１０２は、複数の低電位側電源配線１０２Ｇと複数の高電位側電源配線１０２Ｖとからなり、電源配線１０５は、複数の低電位側電源配線１０５Ｇと複数の高電位側電源配線１０５Ｖとからなる。機能マクロの電源端子１３１は、低電位側電源配線１０２Ｇと低電位側電源配線１０５Ｇとを接続する矩形状の低電位側電源端子１３１Ｇと、高電位側電源配線１０２Ｖと高電位側電源配線１０５Ｖとを接続する矩形状の高電位側電源端子１３１Ｖとからなり、それぞれ複数が交互にかつ等間隔に配置される構成である。
【０００５】
図１４のように、機能マクロ１０１の電源配線１０２が第３メタル層、電源端子１３１が第４メタル層、半導体集積回路１４１の電源配線１０５が第５メタル層からなる。図１４のように、機能マクロ１０１に設けた電源端子１３１は、９０度回転しても、半導体集積回路１４１の電源配線１０５のＶＤＤ／ＧＮＤをそれぞれ１本ずつ合計２本通す大きさである。そのため、機能マクロ１０１は半導体集積回路１４１上に自由な状態で配置することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３３９０４０８号（図１乃至３）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述したように、従来技術の機能マクロ１０１に設けられた電源端子１３１は、９０度回転したとしても、半導体集積回路１４１の電源配線１０５のＶＤＤ／ＧＮＤをそれぞれ１本ずつ合計２本通す大きさであり、さらに、電源端子１３１は、低電位側電源配線１０２Ｇと低電位側電源配線１０５Ｇとを接続する矩形状の低電位側電源端子１３１Ｇと、高電位側電源配線１０２Ｖと高電位側電源配線１０５Ｖとを接続する矩形状の高電位側電源端子１３１Ｖとからなり、それぞれ複数が交互にかつ等間隔に配置される構成である。したがって、レイアウト平面図において、第３メタル層である電源端子１３１に対して、その１層下の第２メタル層に敷設されている機能マクロ１０１上の信号配線（図示せず）の重なっている面積は広く、第３メタル層である電源端子１３１と１層下の第２メタル層である機能マクロ１０１上の信号配線間に生じる寄生容量が大きくなることで、マクロ内信号配線の伝播遅延時間が大きくなるという問題がある。
【課題を解決するための手段】
【０００８】
本発明に係る半導体集積回路のレイアウト設計方法は、第１メタル層として半導体素子、第２メタル層として内部配線、第３メタル層として帯状の電源端子を有する機能マクロを半導体集積回路上に配置するマクロ配置工程と、半導体集積回路の配置結果情報及び前記機能マクロの情報が登録されたライブラリを参照して前記機能マクロの配置方向を判定する配置方向判定工程と、前記機能マクロが基本の状態から９０度回転していると判定した場合は、前記電源端子に接続する、第４メタル層となる電源接続配線を、その長手方向が前記電源端子に重なるように配置する電源接続配線生成工程と、前記電源接続配線上に当該電源接続配線と直行する方向に第５メタル層となるメッシュ状電源配線を配置する第１電源配線生成工程とを有する。
【０００９】
また、本発明にかかる半導体集積回路のレイアウト設計装置は、半導体集積回路の配置結果情報及び第１メタル層として半導体素子、第２メタル層として内部配線、第３メタル層として帯状の電源端子を有する機能マクロの情報が登録されたライブラリと、前記ライブラリを参照し、前記機能マクロを半導体集積回路上に配置するマクロ配置部と、前記ライブラリを参照し、前記機能マクロの配置方向を判定する配置方向判定部と、前記機能マクロが基本の状態から９０度回転していると判定した場合は、前記電源端子に接続する、第４メタル層となる電源接続配線を、その長手方向が前記電源端子に重なるように配置する電源接続配線生成部と、前記電源接続配線上に当該電源接続配線と直行する方向に第５メタル層となるメッシュ状電源配線を配置する電源配線生成部とを有する。
【００１０】
さらに、本発明に係るプログラムは、上述したレイアウト配置方法をコンピュータに実行させるものであ。
【００１１】
本発明においては、機能マクロが基本の状態から９０度回転していると判定した場合は、機能マクロの電源端子に接続する、第４メタル層となる電源接続配線を、その長手方向が前記電源端子に重なるように配置するため、機能マクロの電源端子と第４メタル層の電源接続配線とが同じ方向を向いていても、両者を電気的に接続するビアホールを形成できる。
【発明の効果】
【００１２】
本発明によれば、機能マクロの内部配線と電源端子との間に生じる寄生容量を小さくすることができる半導体集積回路のレイアウト設計装置及びレイアウト設計方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１にかかる半導体集積回路のレイアウト設計システムを示す図である。
【図２】本発明の実施の形態１にかかる半導体集積回路のレイアウト設計装置を示す模式図である。
【図３】本発明の実施の形態１にかかる半導体集積回路のレイアウト設計方法を示すフローチャットである。
【図４】本発明の実施の形態１における機能マクロレイアウトを示す平面図、
【図５】本発明の実施の形態１において、９０度回転した状態の機能マクロのレイアウトを示す平面図である。
【図６】本実施の形態にかかる機能マクロが基本の状態で配置された場合の機能マクロ周辺のレイアウトを示す平面図である。
【図７】図６のＶＩＩ−ＶＩＩ線における断面図である。各メタル層の間の絶縁膜は省略している。
【図８】本発明の実施の形態１にかかる機能マクロ１１が９０度回転配置された状態での機能マクロ周辺のレイアウトを示す平面図である。
【図９】図８のＶＩＩＩＩ−ＶＩＩＩＩ線における断面図である。
【図１０】本発明の実施の形態２にかかるレイアウト設計方法を示すフローチャートである。
【図１１】本発明の実施の形態３にかかるレイアウト設計方法を示すフローチャートである。
【図１２】従来の機能マクロ１０１のレイアウトを示す平面図である。
【図１３】従来の全体のレイアウトを示す平面図である。
【図１４】図１３部分を示す拡大図である。
【図１５】図１３のＸＶ−ＸＶ線における断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、機能マクロを配置する半導体集積回路のレイアウト設計装置及び方法に適用したものである。
【００１５】
本実施の形態にかかる半導体集積回路のレイアウト設計方法においては、機能マクロ１１が基準の状態から９０度回転配された場合においても、機能マクロの電源端子の面積を大きくすることなく又は形状を変更することなく、電源接続を可能とするものである。よって、従来技術に比べ、機能マクロ内信号配線と電源端子との交差部に生じる寄生容量が減少し、機能マクロ内信号配線の伝播遅延時間を低減することができる。
【００１６】
図１は、本発明の実施の形態にかかるレイアウト設計システムを示す図である。図１に示すように、本実施の形態にかかるレイアウト設計システムは、処理装置１０とサーバ１８とがネットワーク２０を介して接続されている。サーバ１８はインターネットなどのネットワーク２０を介してエンジニアリングワークステーションなどの処理装置１０に接続される。処理装置１０は、ＣＰＵ、メモリ（ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory））等からなるコンピュータであって、この装置全体の制御を司るとともに、実行プログラムやレイアウト設計結果を、サーバ１８の記憶装置１９にファイル形式で記憶させる処理する。また、記憶装置１９に記憶されている実行プログラムやレイアウト設計結果を内部メモリに読み込む処理等を行う。記憶装置１９は、ＨＤＤ（ハードディスク装置）等であって、実行プログラムの提供に供されるサーバ１８に保持されている。記憶装置１９に格納されている実行プログラムは、ネットワーク２０を介して処理装置１０にダウンロードされる。ダウンロードされたプログラムは処理装置１０のローカルなハードディスク或はメモリなどにストアされて実行処理を行う構成になっている。
【００１７】
次に、本発明の実施の形態にかかる半導体集積回路のレイアウト設計装置について説明する。図２は、本実施の形態にかかる半導体集積回路のレイアウト設計装置を示す模式図である。なお、本実施の形態にかかるレイアウト設計装置は、プログラムであって、図に示すブロックはそれぞれの処理を行うモジュールを示す。
【００１８】
図２に示すように、本実施の形態にかかる半導体集積回路のレイアウト設計装置は、上述した記憶装置（ライブラリ）１９を参照し、マクロ配置部２１、配置方向判定部２２、電源接続配線生成部２３、及び電源配線生成部２４を有する。
【００１９】
上述したライブラリ１９は、半導体集積回路の配置結果情報、及び第１メタル層として半導体素子、第２メタル層として内部配線、第３メタル層として帯状の電源端子を有する機能マクロの情報等が登録されている。なお、本実施の形態においては、インターネットなどのネットワーク２０を介して接続されたサーバにライブラリ１９を有するものとしたが、処理装置１０がライブラリ１９を記憶していてもよいことは勿論である。
【００２０】
マクロ配置部２１は、ライブラリ１９を参照し、機能マクロを半導体集積回路上に配置する。配置方向判定部２２は、ライブラリ１９を参照し、機能マクロの配置方向を判定する。電源接続配線生成部２３は、機能マクロが基本の状態から９０度回転していると判定した場合は、電源端子に接続する、第４メタル層となる電源接続配線を、その長手方向が前記電源端子に重なるように配置する。電源配線生成部２４は、電源接続配線上に当該電源接続配線と直行する方向に第５メタル層となるメッシュ状電源配線を配置する。
【００２１】
先ず、マクロ配線配置部は、ライブラリを参照し、所定の位置に機能マクロを半導体集積回路上に配置する。次に、配置方向判定部２２は、半導体集積回路の配置結果情報及び機能マクロの情報が登録されたライブラリを参照して機能マクロの配置方向を判定する。図４は、機能マクロの基準状態を示す。機能マクロは所定の方向を有し、例えば機能マクロの左下点を図形の原点とするような情報を機能マクロの方向情報として有する。当該左下原点部分が例えば図５のように、右上に配置された場合は、当該機能マクロが９０度回転していることが分かる。これにより、機能マクロの方向を判定する。なお、本実施の形態においては、機能マクロの左下点を原点とする方向情報を有するものとして説明したが、右上、左上、右下のいずれの点を原点としてもよく、また、機能マクロの方向を判別できる情報であればそれ以外のいかなる情報であってもよい。
【００２２】
そして、電源接続配線生成部２３は、機能マクロが基本の状態から９０度回転していると判定した場合は、電源端子に接続する電源接続配線を、電源端子の形状をコピーするなどしてその長手方向が前記電源端子に重なるように配置する。最後に、電源配線生成部２４が電源接続配線上に当該電源接続配線と直行する方向に第５メタル層となるメッシュ状電源配線を配置する。
【００２３】
第１乃至第５メタル層の配線方向は予め定められているが、機能マクロの配置方向は任意とすることができる。つまり、図４に示すように、第３メタル層の機能マクロの電源端子が帯状の場合、第４メタル層が当該帯状と直交する方向に配置されれば問題なくコンタクトが取れるが、電源端子の長手方向と、第４メタル層の配線の長手方向とが同一となるように配置された場合、第４メタル層の配線の位置によっては、電源端子とコンタクトを取ることができない。これに対し、本実施の形態においては、電源接続配線生成部２３が、第４メタル層の電源接続配線を、その長手方向が電源端子に重なるように配置するため、両者のコンタクトを容易に取ることができる。
【００２４】
以下、本実施の形態にかかる半導体集積回路のレイアウト設計方法について具体的に説明する。図３は、本実施の形態にかかる半導体集積回路のレイアウト設計方法を示すフローチャートである。また、図４は、機能マクロレイアウトを示す平面図、図５は、９０度回転した状態の機能マクロのレイアウトを示す平面図である。
【００２５】
機能マクロ１１は、ＮＡＮＤゲートやＮＯＲゲートなどの基本論理素子やそれらを組み合わせたカウンタ、あるいはメモリ等の基本論理回路から成っており、これらの素子は第１メタル層にて形成される。これらの基本論理回路は、機能マクロ１１の中に配置され、それらを接続する第２メタル層の信号配線１４と、それらに電源を供給する第３メタル層の電源端子（電源配線）１３とを有する。図４に示すように、本実施の形態にかかる機能マクロ１１の電源端子１３は、機能マクロ１１の端から端まで細長い帯状の電源配線を、その形状のまま機能マクロ１１の電源端子１３として定義する。電源端子１３は高電位側電源端子と低電位側電源端子が交互に並んでいる（図示せず）。
【００２６】
ライブラリ１９には、機能マクロ１１の電源端子１３の形状の情報、位置情報なども登録されている。例えば、機能マクロ１１の左下端を基準として機能マクロ１１の方向を認識することができる。図５は、図４に示す機能マクロが９０度回転して配置された状態を示す。
【００２７】
図３に示すように、先ず、ステップＳ１において、図４に示すような機能マクロを配置する。
【００２８】
図６は、本実施の形態にかかる機能マクロが基本の状態で配置された場合の機能マクロ周辺のレイアウトを示す平面図である。図６に示すように、第４メタル層の電源配線１６が機能マクロ１１上に敷設され、ビアホールを設置し（図示せず）、電源端子１３と電気的に接続される。さらに第５メタル層の電源配線１７も機能マクロ１１上を通過し、電源配線１６との交差部分にビアホールを設置し（図示せず）、接続され、メッシュ状の電源配線構造を形成する。図７は、図６のＶＩＩ−ＶＩＩ線における断面図である。各メタル層の間の絶縁膜は省略している。下層から順番に第２メタル層のマクロ内信号配線（層）１４、第３メタル層のマクロ電源端子１３及び周回電源リング１５、第４メタル層の電源配線１６、第５メタル層の電源配線１７が積層されている。また、機能マクロ１１の周囲には、これを取り囲むマクロ周回電源リング１５が形成されており、機能マクロの配置が終了した後、このマクロ周回電源リングを配置する(ステップＳ２)。
【００２９】
ここで、図６に示すように、各メタル層の配線の方向は予め決められている。第３メタル層である電源端子１３は、水平方向、第４メタル層である電源配線１６は、電源端子１３とは直交する方向である垂直方向、第５メタル配線である電源配線１７は、電源配線１６に直交する方向である水平方向として定められているものとする。各メタル層の配線は、それぞれ隣接するメタル層に対し、垂直に配置されるよう設定されているため、その交点部分にコンタクトを生成することができる。したがって、機能マクロは、電源端子１３の長手方向が水平方向になる方向、すなわち、その長手方向が第５メタルの電源配線１７の長手方向と一致する方向が基本の状態とする。基本の状態であれば、第４メタルと直交するので、問題なく接続することができる。
【００３０】
一方、機能マクロ１１が図５のように配置された場合を考える。この場合、電源端子１３は、垂直方向にその長手方向が向く。したがって、その上層の第４メタル層である電源配線１６をそのまま配置配線すると、両者は平行配置となり、電源配線１６の位置によっては、電源端子１３とコンタクトが取れない可能性がある。そこで、本実施の形態に係るレイアウト設計方法においては、ステップＳ３により、ライブラリ１９を参照して、機能マクロ１１の配置方向を判定する。そして、機能マクロ１１が図５に示すように、基本の状態から９０度回転されているか否かを判定する(ステップＳ４)。ライブラリ１９は、機能マクロ１１の形状に無関係の方向のみの方向情報を有しており、これを参照し、機能マクロ１１の方向を判定することができる。
【００３１】
機能マクロ１１が基本の状態、すなわち、電源端子１３の長手方向が水平である場合は、次のステップＳ７に移り、メッシュ状電源配線１６、１７を配置する。電源配線１６は、電源端子１３と接続する電源接続配線でもある。さらに、機能マクロ１１上で、電源配線１６が電源端子１３と交差した部分に、両者を接続するビアホールを打ち（図示せず）、また、電源配線１６と電源配線１６とが交差した部分に、両者を接続するビアホールを打ち（図示せず）、半導体集積回路の電源を接続して電源接続フローを終了する。
【００３２】
一方、ステップＳ４で、機能マクロが９０度回転されていると判断された場合について説明する。図８は、本実施の形態にかかる機能マクロ１１が９０度回転配置された状態での機能マクロ周辺のレイアウトを示す平面図である。図９は、図８のＶＩＩＩＩ−ＶＩＩＩＩ線における断面図である。
【００３３】
ステップＳ４で、機能マクロが９０度回転されていると判断された場合、ステップ５に進む。ステップＳ５では、電源端子１３に接続する、第４メタル層の電源接続配線１６ａを、その長手方向が電源端子１３に重なるように配置する。この場合、簡単には、電源端子１３の形状をコピーし、電源端子１３と同一形状とした電源接続配線１６ａを配置すればよい。又は単純に、電源接続配線１６ａの幅方向の中心を、電源端子１３の幅方向の中心と重なるように配置してもよい。
【００３４】
これにより、図９に示すように、機能マクロ１１内の第３メタルで施設された電源端子１３と同一形状で同一箇所に第４メタルの電源接続配線１６ａが形成される。各メタル層の間の絶縁膜は省略している。下層から順番にマクロ内信号配線１４、マクロ電源端子１３、周回電源リング１５及び電源接続配線１６ａ、電源配線１７と積層されて形成される。
【００３５】
次に、ステップＳ６で残りの電源配線（メッシュ状配線）を配置する。すなわち、第４メタル層の電源配線は、ステップＳ５で生成されているので、次に、第５メタル層の電源配線１７を敷設する。そして、機能マクロ１１上で、電源端子１３と電源接続配線１６ａ、及び電源接続配線１６ａと電源配線１７が交差した部分に、各層を接続するビアホールを打ち（図示せず）、半導体集積回路の電源を接続して電源接続フローを終了する。
【００３６】
本実施の形態においては、図１に示すように、半導体集積回路の配置結果情報から機能マクロ１１の配置方向を認識するステップＳ３、ステップＳ３の認識情報を用い、機能マクロが９０度回転されているか否かを判定するステップＳ４、機能マクロ１１が９０度回転して配置されている場合に機能マクロ１１内の電源端子１３の図形をコピーし、電源端子の１層上に重ねて電源端子と接続する電源接続配線１６ａを生成するステップＳ５を有し、機能マクロ１１を９０度回転配置したときであっても、機能マクロ１１の電源端子１３を大きくせずとも、第４メタルの電源配線（電源接続配線）との接続が可能となる。よって、従来技術に比べ、機能マクロ内信号配線１４と電源配線３との交差部に生じる寄生容量は減少し、機能マクロ内信号配線の伝播遅延時間を低減することができる。
【００３７】
次に、本発明の実施の形態２について説明する。図１０は、本発明の実施の形態２にかかるレイアウト設計方法を示すフローチャートである。実施の形態１では、ステップＳ３で機能マクロ１１の方向を認識していたが、本実施の形態においては、これに代わるステップＳ８を設ける。
【００３８】
図１０に示すように、電源接続フローの機能マクロ配置方向認識ステップ８において、機能マクロ１１が９０度回転して配置されていることの判断情報として、機能マクロ１１内の電源端子１３の形状、すなわち、その長辺および短辺の情報に基づき、機能マクロの配置方向を認識することも可能である。機能マクロ９０度回転配置判定ステップＳ９において、機能マクロ配置方向認識ステップＳ８の情報から機能マクロ１１が９０度回転して配置されたか否かを判断し、機能マクロ１１が９０度回転して配置されている場合は、実施の形態１と同様の電源接続配線生成ステップＳ５に移り、機能マクロ１１が９０度回転して配置されていない場合は、実施の形態１と同様のメッシュ電源配線構造形成ステップＳ７に移る。
【００３９】
本実施の形態においては、機能マクロの電源端子１３の形状を調べることにより、電源端子１３の方向が異なる機能マクロでも、その端子の長手方向が垂直になる場合は、ステップＳ５、６の方法とすることで、機能マクロ１１の電源端子を帯状に形成しても、その上層の第４メタルの電源配線と良好なコンタクトをとることができる。
【００４０】
次に、本発明の実施の形態３について説明する。図１１は、本発明の実施の形態３にかかるレイアウト設計方法を示すフローチャートである。実施の形態１では、電源接続配線１６ａは、電源端子１３をコピーして配置するものとしたが、本実施の形態においては、その配線幅を適宜調整するものである。
【００４１】
実施の形態１のステップ５に変えて、電源接続配線生成ステップＳ１０を有する。この電源接続配線生成ステップＳ１０においては、半導体集積回路の電源接続配線１６ａと機能マクロ１１の電源端子１３との間、電源接続配線１６ａと半導体集積回路の電源配線１７との間は、半導体製造プロセスにより所定の交差面積が決まる。この交差面積は、両者を電気的に十分に接続するためのビアホールを形成するに十分な面積を要する。したがって、電源接続配線１６ａと電源端子１３との間で適切な大きさのビアホールを形成できるよう、または電源接続配線１６ａと電源配線１７との間で適切な大きさのビアホールを形成できるように、電源接続配線１６ａの線幅を調整する。この場合、電源端子１３をコピーするだけでなく、半導体プロセスの設計基準ライブラリ情報で決まる配線幅に対しその幅を広げて、半導体集積回路の電源接続配線１６ａを生成する。
【００４２】
本発明の実施の形態３においては、その半導体製造プロセスにより決まるビアホールを設置することができ、電源電圧降下を抑える効果を奏する。
【００４３】
次に、本発明の実施の形態１乃至３における効果について説明する。先ず、第１の効果として、従来技術に比べ、機能マクロ内信号配線１４と電源端子１３との交差部に生じる寄生容量は減少し、機能マクロ内信号配線の伝播遅延時間を低減することができる。
【００４４】
その理由としては、機能マクロ１１を９０度回転して配置する場合に、機能マクロ１１の電源端子１３と同一形状で方向が同じにコピーして一層上に半導体集積回路の電源配線との電源接続配線１６ａを作成し、電源接続するため、電源端子１３を小さくすることができるからである。
【００４５】
従来技術と本実施の形態の配置方法の場合とで、寄生容量Ｃの差は以下の金属の平行平板の静電容量計算式によって求めることができる。平板の面積はマクロ内信号配線１４と機能マクロ１１内電源端子１３の交差面積である。平板間の距離はマクロ内信号配線１４と機能マクロ１１内電源端子１３の間の絶縁膜の厚さ、誘電率εは絶縁膜の材料によって決まるパラメータでいずれも半導体プロセスによって異なる。寄生容量Ｃを求める平行平板の静電容量計算式は以下となる。
C=εS／ｄ[F]            S：平板の面積[m*m]
ｄ：平板間の距離[ｍ]
ε：誘電率
【００４６】
マクロ内信号配線１４と機能マクロ１１上の電源端子１３との重なった面積を従来技術の場合をＳｂ、本実施の形態の場合をＳａとし、また、従来技術の寄生容量をＣｂ、本実施の形態の寄生容量をＣａとすると、それぞれの寄生容量は、次式で求められる。
【００４７】
従来技術の寄生容量Ｃｂは、Ｃｂ＝ε*Ｓｂ／ｄ
【００４８】
本発明の寄生容量Ｃａは、Ｃａ＝ε*Ｓａ／ｄ
【００４９】
Ｃｂ／Ｃａ  ＝  （ε*Ｓｂ／ｄ）／（ε*Ｓａ／ｄ）
【００５０】
＝    Ｓｂ／Ｓａ
【００５１】
上記のように寄生容量値は、マクロ内信号配線１４と機能マクロ上電源端子１３とが重なった面積の比となる。これを図示すると、図７と図１５のようになる。図７は図６のＶＩＩ−ＶＩＩ線における断面図である。図１５は図１３のＸＶ−ＸＶ線における断面図である。図１５で信号配線１４は図示していないが、図７と対比のため、図１５では同じ形状のものを図示している。
【００５２】
第２の効果として、機能マクロ１１の形状により電源端子１３の方向が異なっている場合でも機能マクロ１１を９０度回転して配置が可能となる。その理由としては、機能マクロのライブラリから電源端子１３の形状の長辺および短辺を調べて機能マクロの配置方向を認識するからである。
【００５３】
第３の効果として、電源電圧降下を抑えることできる。その理由としては、機能マクロ１１の電源端子１３をコピーして一層上に半導体集積回路の電源配線との電源接続配線１６ａを作成する時に半導体プロセスの設計基準ライブラリ情報で決まる配線幅に広げて、半導体集積回路の電源接続配線１６ａを生成し、適切なビアホールを生成することができるからである。
【００５４】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【００５５】
例えば、上述の実施の形態では、ハードウェアの構成として説明したが、これに限定されるものではなく、任意の処理を、ＣＰＵ（Central Processing Unit）にコンピュータプログラムを実行させることにより実現することも可能である。この場合、コンピュータプログラムは、記録媒体に記録して提供することも可能であり、また、インターネットその他の伝送媒体を介して伝送することにより提供することも可能である。
【符号の説明】
【００５６】
１０  処理装置
１１  機能マクロ
１３  電源端子
１４  マクロ内信号配線
１５  周回電源リング
１６  電源配線
１６  電源配線
１６ａ  電源接続配線
１７  電源配線
１８  サーバ
１９  ライブラリ
２０  ネットワーク
２１  マクロ配置部
２２  配置方向判定部
２３  電源接続配線生成部
２４  電源配線生成部
９０  機能マクロ
１０１  機能マクロ
１０２  電源配線
１０２Ｇ  低電位側電源配線
１０２Ｖ  高電位側電源配線
１０５  電源配線
１０５Ｇ  低電位側電源配線
１０５Ｖ  高電位側電源配線
１３１  電源端子
１３１Ｇ  低電位側電源端子
１３１Ｖ  高電位側電源端子
１４１  半導体集積回路
【図１】
2011142225.tif 000003
【図２】
2011142225.tif 000004
【図３】
2011142225.tif 000005
【図４】
2011142225.tif 000006
【図５】
2011142225.tif 000007
【図６】
2011142225.tif 000008
【図７】
2011142225.tif 000009
【図８】
2011142225.tif 000010
【図９】
2011142225.tif 000011
【図１０】
2011142225.tif 000012
【図１１】
2011142225.tif 000013
【図１２】
2011142225.tif 000014
【図１３】
2011142225.tif 000015
【図１４】
2011142225.tif 000016
【図１５】
2011142225.tif 000017