(57)【要約】【課題】単結晶構造を有するＳｉＣから作られた領域と、炭化珪素から作られた支持部とを有し、かつ両者の界面の電気抵抗を低減することができる半導体基板を提供する。【解決手段】支持部３０は炭化珪素から作られている。少なくとも１つの層１１の各々は第１および第２の面Ｂ１、Ｆ１を有する。第１の面Ｂ１は支持部３０に支持されている。少なくとも１つの層１１の各々は第１および第２の領域６１、６２を有する。第１の領域６１は単結晶構造の炭化珪素から作られている。第２の領域６２はグラファイトから作られている。第２の面Ｆ１は第１の領域６１によって形成された面を有する。第１の面Ｂ１は、第１の領域６１によって形成された面と、第２の領域６２によって形成された面との各々を有する。【選択図】図２
2011210864.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素から作られた支持部と、
前記支持部に支持された第１の面と、前記第１の面に対向する第２の面とを各々が有する少なくとも１つの層とを備え、
前記少なくとも１つの層の各々は、単結晶構造の炭化珪素から作られた第１の領域と、グラファイトから作られた第２の領域とを有し、前記第２の面は、前記第１の領域によって形成された面を有し、前記第１の面は、前記第１の領域によって形成された面と、前記第２の領域によって形成された面との各々を有する、半導体基板。
【請求項２】
前記第１の領域の転位密度が前記支持部の転位密度よりも低い、請求項１に記載の半導体基板。
【請求項３】
前記支持部の不純物濃度が前記第１の領域の不純物濃度よりも高い、請求項１または２に記載の半導体基板。
【請求項４】
前記少なくとも１つの層は複数の層であって、前記複数の層は平面視において異なる位置に配置されている、請求項１〜３のいずれかに記載の半導体基板。
【請求項５】
前記第１の面が{０００１}面に対して５０°以上６５°以下のオフ角を有する、請求項１〜４のいずれかに記載の半導体基板。
【請求項６】
前記第１の面が{０３−３８}面の面方位を有する、請求項１〜５のいずれかに記載の半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板に関し、特に、単結晶構造を有する炭化珪素から作られた領域を含む半導体基板に関するものである。
【背景技術】
【０００２】
近年、半導体装置の製造に用いられる半導体基板としてＳｉＣ（炭化珪素）基板の採用が進められつつある。ＳｉＣは、より一般的に用いられているＳｉ（シリコン）に比べて大きなバンドギャップを有する。そのためＳｉＣ基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
【０００３】
半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上のＳｉＣ基板を製造することができるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第７３１４５２０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳｉＣ単結晶基板の大きさは工業的には１００ｍｍ（４インチ）程度にとどまっており、このため大型の単結晶基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のＳｉＣにおいて、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻である。このことについて、以下に説明する。
【０００６】
欠陥の少ないＳｉＣ単結晶基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られたＳｉＣインゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有する単結晶基板は、成長面に対して非平行に切り出されることになる。このため単結晶基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、ＳｉＣの（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。
【０００７】
このように困難をともなうＳｉＣ単結晶基板の大型化に代わって、支持部と、この上に接合された複数の小さな単結晶ＳｉＣ層とを有する炭化珪素基板を用いることが考えられる。各単結晶ＳｉＣ層は、最低限、製造されることになる半導体装置のチップの大きさよりも大きければよい。この炭化珪素基板は、単結晶ＳｉＣ層の枚数を増やすことで、必要に応じて大型化することができる。しかしこのように支持部と単結晶ＳｉＣとが接合される場合、両者の界面の電気抵抗が高くなることがあることを本願発明者らは見出した。
【０００８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、単結晶構造を有するＳｉＣから作られた領域と、炭化珪素から作られた支持部とを有し、かつ両者の界面の電気抵抗を低減することができる半導体基板を提供することである。
【課題を解決するための手段】
【０００９】
本発明の半導体基板は支持部および少なくとも１つの層を有する。支持部は炭化珪素から作られている。少なくとも１つの層の各々は第１および第２の面を有する。第１の面は支持部に支持されている。第２の面は第１の面に対向している。少なくとも１つの層の各々は第１および第２の領域を有する。第１の領域は単結晶構造の炭化珪素から作られている。第２の領域はグラファイトから作られている。第２の面は第１の領域によって形成された面を有する。第１の面は、第１の領域によって形成された面と、第２の領域によって形成された面との各々を有する。
【００１０】
本発明によれば、少なくとも１つの層の各々の第１の面は、第１の領域によって形成された面と、第２の領域によって形成された面とを有する。つまり第１の面は、炭化珪素から作られた面と、グラファイトから作られた面とを有する。第１の面が炭化珪素から作られた面を有することで、第１の面は、同じく炭化珪素から作られた支持部に対して強固に接合される。また第１の面が、グラファイトから作られた面、つまり抵抗率の低い面を有することで、第１の面と支持部との界面の電気抵抗が低減される。つまり本発明によれば、少なくとも１つの層の各々と支持部との間を強固に接合しつつ、両者の界面の電気抵抗を低減することができる。
【００１１】
好ましくは、第１の領域の転位密度は支持部の転位密度よりも低い。これにより第１の領域によって形成された第２の面の結晶の品質を高くすることができる。よって第２の面の上に、より高品質のエピタキシャル層を形成することができる。
【００１２】
好ましくは、支持部の不純物濃度は第１の領域の不純物濃度よりも高い。これにより支持部の抵抗率を低減することができる。
【００１３】
好ましくは、少なくとも１つの層は複数の層であって、複数の層は平面視において異なる位置に配置されている。これにより半導体基板の面積を大きくすることができる。
【００１４】
好ましくは、第１の面は{０００１}面に対して５０°以上６５°以下のオフ角を有する。また好ましくは、第１の面は{０３−３８}面の面方位を有する。
【発明の効果】
【００１５】
以上の説明から明らかなように、本発明によれば、単結晶構造を有するＳｉＣから作られた領域と、炭化珪素から作られた支持部とを有し、かつ両者の界面の電気抵抗を低減することができる半導体基板を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１における半導体基板の構成を概略的に示す平面図である。
【図２】図１の線ＩＩ−ＩＩに沿う概略断面図である。
【図３】図２の一部拡大図である。
【図４】本発明の実施の形態１における半導体基板の製造方法の第１工程を概略的に示す断面図である。
【図５】本発明の実施の形態１における半導体基板の製造方法の第２工程を概略的に示す部分上面図である。
【図６】本発明の実施の形態１における半導体基板の製造方法の第３工程を概略的に示す断面図である。
【図７】本発明の実施の形態１における半導体基板の製造方法の第４工程を概略的に示す断面図である。
【図８】図８の一部拡大図である。
【図９】本発明の実施の形態１における半導体基板の製造方法の第５工程における、昇華による物質の移動方向を概略的に示す部分断面図である。
【図１０】図９に対応する工程における、昇華による空隙の移動方向を概略的に示す部分断面図である。
【図１１】本発明の実施の形態１における半導体基板の製造方法の第６工程における、昇華によるボイドの移動方向を概略的に示す部分断面図である。
【図１２】本発明の実施の形態２における半導体装置の構成を概略的に示す部分断面図である。
【図１３】本発明の実施の形態２における半導体装置の製造方法の概略的なフロー図である。
【図１４】本発明の実施の形態２における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図１５】本発明の実施の形態２における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図１６】本発明の実施の形態５における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図１７】本発明の実施の形態５における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。
【発明を実施するための形態】
【００１７】
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１〜図３を参照して、はじめに本実施の形態の炭化珪素基板８１（半導体基板）の構成について概略的に説明する。炭化珪素基板８１は、支持部３０と、単結晶基板１１〜１９（層）とを有する。支持部３０はＳｉＣから作られており、また主面Ｆ０を有する。単結晶基板１１〜１９の各々は、主な領域としてＳｉＣ領域６１を有するが、支持部３０の主面Ｆ０に面する面の一部にさらにグラファイト領域６２を有する。このグラファイト領域６２の抵抗率が小さいことによって、単結晶基板１１〜１９の各々と支持部３０との界面の抵抗が低減される。
【００１８】
次に炭化珪素基板８１の構成について詳細に説明する。炭化珪素基板８１は、それを用いた半導体装置の製造工程における取り扱いの便宜上、ある程度以上の厚さ（図２における縦方向の寸法）を有することが好ましく、たとえば３００μｍ以上であることが好ましい。また炭化珪素基板８１の平面形状は、たとえば６０ｍｍの辺を有する正方形である。
【００１９】
単結晶基板１１〜１９の各々は、主にＳｉＣから作られており、図１に示すように、マトリックス状に配置されている。単結晶基板１１〜１９の各々は、互いに対向する裏面（第１の面）および表面（第２の面）を有する。たとえば、単結晶基板１１は裏面Ｂ１および表面Ｆ１を有し、単結晶基板１２は裏面Ｂ２および表面Ｆ２を有する。単結晶基板１１〜１９の各々の裏面は、支持部３０の主面Ｆ０に支持されており、かつ主面Ｆ０に接合されている。
【００２０】
また単結晶基板１１〜１９の各々は、ＳｉＣ領域６１（第１の領域）と、グラファイト領域６２（第２の領域）とを有する。ＳｉＣ領域６１は単結晶構造のＳｉＣから作られており、グラファイト領域６２はグラファイトから作られている。単結晶基板１１〜１９の各々の表面（たとえば表面Ｆ１およびＦ２）は、ＳｉＣ領域６１によって形成された面を有する。
【００２１】
単結晶基板１１〜１９の各々の裏面（たとえば裏面Ｂ１およびＢ２）は、ＳｉＣ領域６１によって形成された面と、グラファイト領域６２によって形成された面との各々を有する。単結晶基板１１〜１９の各々の裏面上においてＳｉＣ領域６１は高抵抗層６９を有する。つまりＳｉＣ領域６１は、支持部３０との界面上において、自身において特に抵抗率の高い部分である高抵抗層６９を有する。単結晶基板１１〜１９の各々において高抵抗層６９の領域の抵抗率が特に高い理由は、この領域がグラファイトに比して抵抗率の高いＳｉＣから作られており、かつこの領域が、支持部３０との界面上に位置するために多くの欠陥を有するためと考えられる。
【００２２】
好ましくは、単結晶基板１１〜１９の各々は、六方晶の結晶構造を有し、より好ましくは{０００１}面に対して５０°以上６５°以下のオフ角を有し、さらに好ましくは面方位{０３−３８}を有する。ただし面方位として、{０００１}、{１１−２０}、または{１−１００}も、好ましい面方位として用いることができる。また上記の各面方位から数度オフした面を用いることもできる。また六方晶における各種ポリタイプの中では、ポリタイプ４Ｈが特に好ましい。
【００２３】
単結晶基板１１〜１９の各々におけるＳｉＣ領域６１は、たとえば、２０×２０ｍｍの平面形状と、３００μｍの厚さと、４Ｈのポリタイプと、｛０３−３８｝の面方位と、１×１０19ｃｍ-3のｎ型不純物濃度と、５ｍΩ・ｃｍの抵抗率と、０．２ｃｍ-2のマイクロパイプ密度と、１ｃｍ-1未満の積層欠陥密度とを有する。また単結晶基板１１〜１９の各々におけるグラファイト領域６２は、たとえば、１ｍΩ・ｃｍの抵抗率を有し、また単結晶基板１１〜１９の各々の裏面上において、ほぼ周期的に形成されており、この周期は好ましくは、炭化珪素基板８１を用いた半導体装置の製造工程に依存して決定される。通常、１つの炭化珪素基板８１上の複数の領域の各々にチップが形成され、各チップが切り出されることによって複数の半導体装置が製造される。この複数の領域が配置される周期と同じか、またはそれ以下の周期で、グラファイト領域６２は形成される。これにより各半導体装置に少なくとも１つのグラファイト領域６２を設けることができる。たとえば、グラファイト領域６２が形成される周期は２ｍｍ未満である。
【００２４】
支持部３０は、単結晶、多結晶、およびアモルファスのいずれの結晶構造を有してもよいが、好ましくは、単結晶基板１１〜１９と同様の結晶構造を有する。ただし、一般に、支持部３０の欠陥量は単結晶基板１１〜１９の欠陥量に比して大きくてもよい。このように支持部３０に関しては欠陥量の基準が緩やかであるために、支持部３０の不純物濃度は単結晶基板１１〜１９の不純物濃度に比して容易に高めることができ、また単結晶基板１１〜１９の各々に比して大きな支持部３０を容易に作製することができる。支持部３０は、たとえば、６０×６０ｍｍの平面形状と、３００μｍの厚さと、４Ｈのポリタイプと、｛０３−３８｝の面方位と、１×１０20ｃｍ-3のｎ型不純物濃度と、１×１０4ｃｍ-2のマイクロパイプ密度と、１×１０5ｃｍ-1の積層欠陥密度とを有する。
【００２５】
次に炭化珪素基板８１の製造方法について説明する。なお以下において、説明を簡略化するために単結晶基板１１〜１９のうち一部のものに関して説明する場合があるが、単結晶基板１１〜１９の各々は同様に扱われる。
【００２６】
図４を参照して、まずＳｉＣ領域６１からなる単結晶基板１１が準備される。次に単結晶基板１１の裏面Ｂ１上に、開口部を有するマスク７１が形成される。
【００２７】
図５を参照して、マスク７１の開口部を露出させた状態で単結晶基板１１が加熱炉７２内に収められる。次に加熱炉７２内の温度が、ＳｉＣ領域６１の表面からＳｉ原子が脱離し得るような温度まで高められる。これにより、単結晶基板１１の裏面Ｂ１上のうちマスク７１の開口部によって露出された部分において、所望の厚さのグラファイト領域６２が形成される。たとえば、加熱炉７２内の温度が２２００℃とされ、圧力が１０ｋＰａとされ、加熱時間が１０分とされることで、厚さ１０μｍ程度のグラファイト領域６２が形成される。
【００２８】
さらに図６を参照して、上記のマスク７１が除去されることで、裏面Ｂ１上にグラファイト領域６２が設けられた単結晶基板１１が形成される。
【００２９】
図７を参照して、支持部３０が準備される。この準備は、たとえば、ＳｉＣからつくられた塊をスライスすることによってＳｉＣの板を得ること、言い換えれば、この塊に主面Ｆ０を形成することによって行われる。支持部３０の結晶構造は、単結晶構造、多結晶構造、およびアモルファス構造のいずれであってもよい。また支持部３０の材料は、結晶成長によって形成されたもの、および焼結によって形成されたもののいずれも用いることができる。支持部３０は、たとえば、６０ｍｍ×６０ｍｍ程度の正方形状の主面Ｆ０と、３００μｍの厚さとを有する。
【００３０】
図７および図８を参照して、単結晶基板１１および１２などの単結晶基板（総称して単結晶基板群１０ともいう）と、加熱装置とが準備される。加熱装置は、第１および第２の加熱体９１、９２と、断熱容器４０と、ヒータ５０と、ヒータ電源１５０とを有する。断熱容器４０は、断熱性の高い材料から形成されている。ヒータ５０は、たとえば電気抵抗ヒータである。第１および第２の加熱体９１、９２は、ヒータ５０からの放射熱を吸収して得た熱を再放射することによって、支持部３０および単結晶基板群１０を加熱する機能を有する。第１および第２の加熱体９１、９２は、たとえば、空隙率の小さいグラファイトから形成されている。
【００３１】
次に、第１の加熱体９１、単結晶基板群１０、支持部３０、第２の加熱体９２が、この順に積み重なるように配置される。具体的には、まず第１の加熱体９１上に、単結晶基板１１〜１９（図１）がマトリクス状に配置される。次に、単結晶基板群１０の各々の裏面に支持部３０の主面Ｆ０が接触するように、単結晶基板群１０と支持部３０とが積み重ねられる。次に支持部３０上に第２の加熱体９２が載置される。次に、互いに積層された第１の加熱体９１と単結晶基板群１０と支持部３０と第２の加熱体９２とが、ヒータ５０が設けられた断熱容器４０内に収められる。
【００３２】
次に断熱容器４０内の雰囲気が不活性ガスとされる。不活性ガスとしては、たとえば、Ｈｅ、Ａｒなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。また断熱容器４０内の圧力は、好ましくは５０ｋＰａ以下とされ、より好ましくは１０ｋＰａ以下とされる。
【００３３】
さらに図９を参照して、この時点では、支持部３０の主面Ｆ０は、単結晶基板１１および１２の裏面Ｂ１およびＢ２の上に単に載せられているだけであって、まだ接合はされていない。このためミクロ的にみれば、裏面Ｂ１およびＢ２の各々と、主面Ｆ０との間に、微小な空隙ＧＱが生じている。
【００３４】
次にヒータ５０によって、第１および第２の加熱体９１、９２のそれぞれを介して、単結晶基板１１および１２を含む単結晶基板群１０と、支持部３０とが加熱される。この加熱は、支持部３０の温度がＳｉＣの昇華温度を超え、かつ、単結晶基板群１０の各々の温度が支持部３０の温度未満となるように行われる。すなわち、図９における上から下に向かって、温度が低下するような温度勾配が形成される。この温度勾配は、単結晶基板１１および１２の各々と、支持部３０との間において、好ましくは１℃／ｃｍ以上２００℃／ｃｍ以下であり、より好ましくは１０℃／ｃｍ以上５０℃／ｃｍ以下とされる。このように厚さ方向（図９における縦方向）に温度勾配が設けられると、単結晶基板１１および１２の各々と支持部３０とが空隙ＧＱによって分離されている領域において、支持部３０の温度に比して、単結晶基板１１および１２の温度が低くなる。この結果、空隙ＧＱ内へのＳｉＣの昇華反応は単結晶基板１１および１２に比して支持部３０から生じ易くなり、また空隙ＧＱ内からのＳｉＣ材料の供給による再結晶反応は支持部３０上に比して単結晶基板１１および１２上に生じ易くなる。この結果、空隙ＧＱ中で、図中矢印Ｍ２に示すような、昇華による物質移動が生じる。
【００３５】
図９の矢印Ｍ２に示す物質移動は、逆に言えば、空隙ＧＱに存在する空間の、矢印Ｈ２（図１０）に示すような移動に対応する。この移動にともなって、支持部３０と、単結晶基板１１および１２の各々との間が接合される。またこの移動にともなって支持部３０は、最初に準備されたものから、単結晶基板１１および１２の裏面Ｂ１およびＢ２上に再成長することによって形成し直されたものへと置換されていく。この置換は単結晶基板１１および１２に近い領域から徐々に進んでいく。
【００３６】
支持部３０は、上記の再成長によって、単結晶基板１１および１２の裏面Ｂ１およびＢ２の結晶構造に対応した結晶構造を有するものへと変化する。また空隙ＧＱ（図１０）に対応する空間は、支持部３０中のボイドＶＤ（図１１）となる。さらに加熱が継続されると、ボイドＶＤは、矢印Ｈ３（図１１）に示すように主面Ｆ０から離れていく。これにより接合強度がさらに高められる。また支持部３０のうち、裏面Ｂ１およびＢ２の結晶構造に対応する部分がより拡大していく。以上により炭化珪素基板８１（図２）が得られる。
【００３７】
本実施の形態によれば、複数の単結晶基板１１〜１９（図１）が支持部３０によって一体化されるので、単結晶基板１１〜１９の各々が独立して用いられる場合に比して、炭化珪素基板８１の面積を大きくすることができる。よって炭化珪素基板８１を用いた半導体装置の製造をより効率的に行うことができる。
【００３８】
また本実施の形態によれば、単結晶基板（たとえば単結晶基板１１および１２：図２）の各々の裏面は、ＳｉＣ領域６１によって形成された面と、グラファイト領域６２によって形成された面とを有する。つまり裏面（たとえば裏面Ｂ１およびＢ２：図２）は、ＳｉＣから作られた面と、グラファイトから作られた面とを有する。
【００３９】
裏面Ｂ１およびＢ２の各々がＳｉＣから作られた面を有することで、裏面Ｂ１およびＢ２の各々は、同じくＳｉＣから作られた支持部３０に対して強固に接合される。言い換えれば、裏面Ｂ１およびＢ２の各々において、ＳｉＣから作られた面は、グラファイトから作られた面に比して、より強固に接合される。
【００４０】
また裏面Ｂ１およびＢ２の各々が、グラファイトから作られた面、つまり抵抗率の低い面を有することで、裏面Ｂ１およびＢ２の各々と支持部３０との界面の電気抵抗が低減される。具体的には、たとえば単結晶基板１１と支持部３０との間の電流経路について考えると、その電流経路は、主に抵抗率の比較的小さいグラファイト領域６２を経由するものとなるため、抵抗率の比較的大きい高抵抗層６９（図３）の影響が低減される。また本実施の形態においては、グラファイト領域６２は、単結晶ＳｉＣからＳｉ原子を加熱によって脱離させることによって形成されている。このような方法によって得られたグラファイト領域６２は、結晶欠陥が少ないため、その抵抗率がより小さくなる。よって上述した電気抵抗の低減の効果がより高められる。
【００４１】
つまり本実施の形態によれば、単結晶基板（たとえば単結晶基板１１および１２：図２）の各々と支持部３０との間を強固に接合しつつ、両者の界面の電気抵抗を低減することができる。
【００４２】
好ましくは、ＳｉＣ領域６１（図２）の転位密度は支持部３０の転位密度よりも低い。これによりＳｉＣ領域によって形成された表面（たとえば表面Ｆ１およびＦ２：図２）の結晶の品質を高くすることができる。よってこの表面の上に、より高品質のエピタキシャル層を形成することができる。
【００４３】
好ましくは、支持部３０（図２）の不純物濃度はＳｉＣ領域６１の不純物濃度よりも高い。これにより支持部３０の電気抵抗率を低減することができる。
【００４４】
好ましくは、単結晶基板１１〜１９（図１）の各々の結晶構造はポリタイプ４Ｈ型を有する。これにより電力用半導体の製造に適した炭化珪素基板８１が得られる。
【００４５】
好ましくは、炭化珪素基板８１の割れを防止するために、炭化珪素基板８１における支持部３０の熱膨張係数と、単結晶基板１１〜１９の熱膨張係数との差がなるべく小さくされる。これにより炭化珪素基板８１の割れや反りの発生を抑制することができる。
【００４６】
好ましくは、支持部３０（図７）の電気抵抗率は５０ｍΩ・ｃｍ未満とされ、より好ましくは、１０ｍΩ・ｃｍ未満とされる。
【００４７】
好ましくは、炭化珪素基板８１（図２）における支持部３０の不純物濃度は、５×１０18ｃｍ-3以上とされ、より好ましくは１×１０20ｃｍ-3以上とされる。このような炭化珪素基板８１を用いて縦型ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)などのように縦方向に電流を流す縦型半導体装置を製造することにより、縦型半導体装置のオン抵抗を低減することができる。
【００４８】
好ましくは、炭化珪素基板８１の電気抵抗率の平均値は、好ましくは５ｍΩ・ｃｍ以下とされ、より好ましくは、１ｍΩ・ｃｍ以下とされる。
【００４９】
好ましくは、表面Ｆ１（図２）は、{０００１}面に対して５０°以上６５°以下のオフ角を有する。これにより、表面Ｆ１が｛０００１｝面である場合に比して、表面Ｆ１におけるチャネル移動度を高めることができる。より好ましくは、以下の第１または第２の条件が満たされる。
【００５０】
第１の条件下において、表面Ｆ１のオフ方位と単結晶基板１１の＜１−１００＞方向とのなす角は５°以下である。さらに好ましくは、単結晶基板１１の＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角は−３°以上５°以下である。
【００５１】
第２の条件下において、表面Ｆ１のオフ方位と単結晶基板１１の＜１１−２０＞方向とのなす角は５°以下である。
【００５２】
なお上記において、「＜１−１００＞方向における{０３−３８}面に対する表面Ｆ１のオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る射影面への表面Ｆ１の法線の正射影と、{０３−３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
【００５３】
具体的には表面Ｆ１は、好ましくは{０３−３８}面の面方位を有する。なお本明細書において、{０３−３８}面とは、たとえば（０３−３８）面または（０−３３−８）面であり、{０００１}面とは、たとえば（０００１）面または（０００−１）面である。
【００５４】
また上記において単結晶基板１１の表面Ｆ１の好ましい方位について説明したが、好ましくは、他の単結晶基板１２〜１９（図１）の各々の表面の方位についても同様とされる。
【００５５】
また正方形状の支持部３０（図１）を図示したが、支持部の形状は正方形状に限定されるものではなく、たとえば円形状であってもよい。この場合、支持部の直径は５ｃｍ以上であることが好ましく、１５ｃｍ以上であることがより好ましい。
【００５６】
またヒータ５０として電気抵抗ヒータを用いた抵抗加熱法を例示したが、他の加熱法を用いることもでき、たとえば、高周波誘導加熱法またはランプアニール法を用いることもできる。
【００５７】
なお本実施の形態においては炭化珪素基板８１が複数の単結晶基板１１〜１９を有するが、本発明はこれに限定されるものではなく、半導体基板が１つの単結晶基板を有してもよい。また単結晶基板１１〜１９の各々の上に、さらに別の単結晶基板が設けられてもよい。
【００５８】
（実施の形態２）
図１２を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、炭化珪素基板８１、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、ｐ+領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。半導体基板１００の平面形状（図１２の上方向から見た形状）は、たとえば、２ｍｍ以上の長さの辺からなる長方形または正方形である。
【００５９】
炭化珪素基板８１は、本実施の形態においてはｎ型の導電型を有し、また実施の形態１で説明したように、支持部３０および単結晶基板１１を有する。１つの半導体装置１００が有する単結晶基板１１中には、ＳｉＣ領域６１と、１つ以上のグラファイト領域６２とが設けられている。ドレイン電極１１２は、単結晶基板１１との間に支持部３０を挟むように、支持部３０上に設けられている。バッファ層１２１は、支持部３０との間に単結晶基板１１を挟むように、単結晶基板１１上に設けられている。
【００６０】
バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
【００６１】
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型のＳｉＣからなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【００６２】
この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ+領域１２４が形成されている。また、このｎ+領域１２４に隣接する位置には、ｐ+領域１２５が形成されている。複数のｐ領域１２３の間から露出する耐圧保持層１２２上には酸化膜１２６が形成されている。具体的には、酸化膜１２６は、一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ+領域１２４およびｐ+領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。
【００６３】
上記構成により、ゲート電極１１０によってキャリアの流れが制御される領域は、支持部３０側ではなく単結晶基板１１側の上に配置されている。
【００６４】
酸化膜１２６と、半導体層としてのｎ+領域１２４、ｐ+領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０21ｃｍ-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ+領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。
【００６５】
次に半導体装置１００の製造方法について説明する。なお図１４〜図１７においては単結晶基板１１〜１９（図１）のうち単結晶基板１１の近傍における工程のみを示すが、単結晶基板１２〜１９の各々の近傍においても、同様の工程が行なわれる。
【００６６】
まず基板準備工程（ステップＳ１１０：図１３）にて、炭化珪素基板８１（図１および図２）が準備される。炭化珪素基板８１の導電型はｎ型とされる。
【００６７】
図１４を参照して、エピタキシャル層形成工程（ステップＳ１２０：図１３）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。
【００６８】
まず炭化珪素基板８１の表面上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型のＳｉＣからなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。
【００６９】
次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型のＳｉＣからなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
【００７０】
図１５を参照して、注入工程（ステップＳ１３０：図１３）により、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５とが、以下のように形成される。
【００７１】
まずｐ型の導電性不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ+領域１２４が形成され、またｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ+領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。
【００７２】
このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００７３】
図１６を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図１３）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４と、ｐ+領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【００７４】
その後、窒素アニール工程（ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ+領域１２４、およびｐ+領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。
【００７５】
なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００７６】
図１７を参照して、電極形成工程（ステップＳ１６０：図１３）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。
【００７７】
まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４およびｐ+領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４およびｐ+領域１２５の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００７８】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００７９】
再び図１２を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、酸化膜１２６上にゲート電極１１０が形成される。また、炭化珪素基板８１の裏面上にドレイン電極１１２が形成される。以上により、半導体装置１００が得られる。
【００８０】
本実施の形態によれば、グラファイト領域６２（図１２）が設けられることによって、縦方向の電流経路に対する電気抵抗が低減されるので、縦型の半導体装置１００のオン抵抗を小さくすることができる。
【００８１】
なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。
【００８２】
（付記）
本発明の半導体装置は、支持部と少なくとも１つの層とを有する半導体基板を含む。支持部は炭化珪素から作られている。少なくとも１つの層の各々は第１および第２の面を有する。第１の面は支持部に支持されている。第２の面は第１の面に対向している。少なくとも１つの層の各々は第１および第２の領域を有する。第１の領域は単結晶構造の炭化珪素から作られている。第２の領域はグラファイトから作られている。第２の面は第１の領域によって形成された面を有する。第１の面は、第１の領域によって形成された面と、第２の領域によって形成された面との各々を有する。
【００８３】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８４】
１１〜１９  単結晶基板、３０  支持部、６１  ＳｉＣ領域、６２  グラファイト領域、６９  高抵抗層、７１  マスク、８１  炭化珪素基板、９１  第１の加熱体、９２  第２の加熱体、１００  半導体装置。
【図１】
2011210864.tif 000003
【図２】
2011210864.tif 000004
【図３】
2011210864.tif 000005
【図４】
2011210864.tif 000006
【図５】
2011210864.tif 000007
【図６】
2011210864.tif 000008
【図７】
2011210864.tif 000009
【図８】
2011210864.tif 000010
【図９】
2011210864.tif 000011
【図１０】
2011210864.tif 000012
【図１１】
2011210864.tif 000013
【図１２】
2011210864.tif 000014
【図１３】
2011210864.tif 000015
【図１４】
2011210864.tif 000016
【図１５】
2011210864.tif 000017
【図１６】
2011210864.tif 000018
【図１７】
2011210864.tif 000019