(57)【要約】【課題】最小限のキャパシタのみを備えてアナログ-デジタル変換動作が遂行されることができるようにすることにより、減少された静電容量と回路面積を有するだけではなく、工程変化にも非常に強い特性を有するようにするＳＡＲ  ＡＤＣを提供する。【解決手段】本発明による逐次近似アナログ-デジタル変換器は、基準電流を供給する基準電流供給部；前記基準電流を充電して生成される基準信号と外部から入力される入力信号を貯蔵する信号貯蔵部；前記基準信号と前記入力信号を比較する比較部；前記比較部の比較結果を基にデジタル出力信号を発生すると同時に、前記基準電流供給部を制御して前記信号貯蔵部に供給される基準電流の供給量が二進コードに比例して変化されるようにする制御部を含むことができる。【選択図】図２
2011130446.tif 000002
【特許請求の範囲】
【請求項１】
基準電流を供給する基準電流供給部；
前記基準電流を充電して生成される基準信号と外部から入力される入力信号を貯蔵する信号貯蔵部；
前記基準信号と前記入力信号を比較する比較部；及び
前記比較部の比較結果を基にデジタル出力信号を発生すると同時に、前記基準電流供給部を制御して前記信号貯蔵部に供給される基準電流の供給量が二進コードに比例して変化されるようにする制御部
を含む逐次近似アナログ-デジタル変換器。
【請求項２】
前記制御部は、
前記基準電流の供給時間または供給回数が二進コードに比例して変化されるように前記基準電流供給部を制御することを特徴とする請求項１に記載の逐次近似アナログ-デジタル変換器。
【請求項３】
前記信号貯蔵部は、
キャパシタ；及び
入力信号サンプリング時には前記キャパシタに前記入力信号が印加されて、基準電流サンプリング時には前記キャパシタに前記基準電流供給部が連結されるようにする第１スイッチ回路
を含むことを特徴とする請求項２に記載の逐次近似アナログ-デジタル変換器。
【請求項４】
前記基準電流供給部は、
前記キャパシタに前記基準電流を供給する第１電流源；
前記キャパシタから前記基準電流を抜き取る第２電流源；及び
前記キャパシタが前記第１電流源に連結されたり前記第２電流源に連結されるようにする第２スイッチ回路
を含むことを特徴とする請求項３に記載の逐次近似アナログ-デジタル変換器。
【請求項５】
前記制御部は、
前記比較部の比較結果が第１値であれば前記キャパシタが前記第１電流源に連結されるようにし、前記比較部の比較結果が第２値であれば前記キャパシタが前記第２電流源に連結されるようにすることを特徴とする請求項４に記載の逐次近似アナログ-デジタル変換器。
【請求項６】
前記信号貯蔵部は、
第１及び第２キャパシタ；及び
入力信号サンプリング時には前記第１及び第２キャパシタに入力信号対を印加し、基準信号サンプリング時には前記第２キャパシタに前記基準電流供給部の電流を印加しながら前記比較部が前記第１及び第２キャパシタに充電された電荷を比較するようにする第１スイッチ回路
を含むことを特徴とする請求項２に記載の逐次近似アナログ-デジタル変換器。
【請求項７】
前記基準電流供給部は、
前記第１及び第２キャパシタの夫々に前記基準電流を供給する第１及び第２電流源；
前記第１及び第２キャパシタの夫々から前記基準電流を抜き取る第３及び第４電流源；及び
前記第１キャパシタが前記第１電流源に連結されて前記第２キャパシタが前記第４電流源に連結されるか、又は前記第１キャパシタが前記第３電流源に連結されて前記第２キャパシタが前記第２電流源に連結されるようにする第２スイッチ回路
を含むことを特徴とする請求項６に記載の逐次近似アナログ-デジタル変換器。
【請求項８】
前記制御部は、
前記比較部の比較結果が第１値であれば前記第１キャパシタは前記第１電流源に連結されて前記第２キャパシタは第４電流源に連結されるようにし、前記比較部の比較結果が第２値であれば前記第１キャパシタが前記第３電流源に連結されて前記第２キャパシタが前記第２電流源に連結されるようにすることを特徴とする請求項７に記載の逐次近似アナログ-デジタル変換器。
【請求項９】
前記信号貯蔵部は、
サンプリングキャパシタ；
演算増幅器；
前記演算増幅器の出力端と第１入力端子の間に連結されたホールディングキャパシタ；
前記ホールディングキャパシタをリセットさせるリセットスイッチ；及び
入力信号サンプリング時に前記サンプリングキャパシタが前記入力信号を充電した後、前記ホールディングキャパシタに充電電圧を伝達し、基準電流サンプリング時に前記サンプリングキャパシタが前記基準電流を充電した後、前記ホールディングキャパシタに充電電圧を追加伝達するようにするスイッチ回路
を含むことを特徴とする請求項３に記載の逐次近似アナログ-デジタル変換器。
【請求項１０】
前記信号貯蔵部は、
前記サンプリングキャパシタと前記ホールディングキャパシタは同一の静電容量を有することを特徴とする請求項９に記載の逐次近似アナログ-デジタル変換器。
【請求項１１】
前記信号貯蔵部は、
第１及び第２キャパシタ；及び
入力信号サンプリング時には前記第１キャパシタに前記入力信号が印加され、基準電流サンプリング時には前記第２キャパシタに前記基準電流供給部が連結されるようにする第１スイッチ回路
を含むことを特徴とする請求項２に記載の逐次近似アナログ-デジタル変換器。
【請求項１２】
前記基準電流供給部は、
前記第２キャパシタに前記基準電流を供給する第１電流源；
前記第２キャパシタから前記基準電流を抜き取る第２電流源；及び
前記第２キャパシタが前記第１電流源に連結されるか、又は前記第２電流源に連結されるようにする第２スイッチ回路
を含むことを特徴とする請求項１１に記載の逐次近似アナログ-デジタル変換器。
【請求項１３】
前記制御部は、
前記比較部の比較結果が第１値であれば前記第２キャパシタが前記第１電流源に連結されるようにし、前記比較部の比較結果が第２値であれば前記第２キャパシタが前記第２電流源に連結されるようにすることを特徴とする請求項１２に記載の逐次近似アナログ-デジタル変換器。
【請求項１４】
前記基準電流が最初に供給されて発生される基準信号の信号値は前記逐次近似アナログ-デジタル変換器の最大入力値の半分であることを特徴とする請求項１に記載の逐次近似アナログ-デジタル変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は逐次近似アナログ-デジタル変換器（Ｓｕｃｃｅｓｓｉｖｅ  Ａｐｐｒｏｘｉｍａｔｉｏｎ  Ａｎａｌｏｇ‐ｔｏ‐Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ、以下、ＳＡＲ  ＡＤＣ）に関し、特に、工程変化に強い特性を有し、小さい静電容量及び回路面積を有するようにするＳＡＲ  ＡＤＣに関する。
【背景技術】
【０００２】
殆どの通信システムはアナログ信号の入力を受けてデジタル的に信号を処理し、再びアナログ形態に信号を変換して出力する。
【０００３】
このために、殆どの通信システムは必然的にアナログ-デジタル信号変換器、デジタル-アナログ信号変換器を必要とする。アナログ-デジタル信号変換器は通信システムの一番初段に位置し、全体システムのＳＮＲ（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  Ｒａｔｉｏ）を決めるため、一番注意して設計しなければならないアナログブロックであり、電力消費も大きいブロックである。
【０００４】
ＳＡＲ  ＡＤＣはこのようなアナログ-デジタル信号変換器の一種類であり、これは比較的中／低速のデータ変換器に主に用いられて、電力消耗量が相対的に小さい特徴を有する。
【０００５】
図１は従来の技術によるＳＡＲ  ＡＤＣを図示した図面である。
【０００６】
図１に図示されたように、従来のＳＡＲ  ＡＤＣは、二進に比例する（ｂｉｎａｒｙ  ｓｃａｌｅ）静電容量を有する多数個のキャパシタ４Ｃ、２Ｃ、Ｃを備えて、多数個のキャパシタ４Ｃ、２Ｃ、Ｃの大きさの割合を用いて二進検索を遂行することにより、データ変換を遂行する。
【０００７】
図１のＳＡＲ  ＡＤＣの場合、各キャパシタの大きさの割合によりＳＡＲ  ＡＤＣの解像度が決まるが、工程変化によって多数個のキャパシタ４Ｃ、２Ｃ、Ｃの大きさの割合に誤差が発生する場合、ＳＡＲ  ＡＤＣの解像度は非常に悪くなる。
【０００８】
そして、相対的に広い面積を占めるキャパシタを多数個備えなければならないため、ＳＡＲ  ＡＤＣの静電容量と回路面積も増加される問題も有する。例えば、１０ビットの解像度を得るためには、単位キャパシタの１０２４倍に達する電気容量と回路面積を必要とするようになる。これは、大きいＲＣ時定数を引き起こし、各段階の信号が安定化されるのに非常に長い時間がかかるようになる。従って、従来のＳＡＲ  ＡＤＣを用いて高速サンプリングと変換を遂行することは難しくなる。
【０００９】
もし、単位キャパシタを最小化させると、サンプリングと変換の速度を向上させることができるが、単位キャパシタの大きさが小さくなると工程誤差が非常に増加するため、ＳＡＲ  ＡＤＣは基本的に大きいキャパシタを用いなければならない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許出願公開第２００８／００１２７４４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ここで、本発明は最小限のキャパシタのみを備えてアナログ-デジタル変換動作が遂行されることができるようにすることにより、減少された静電容量と回路面積を有するだけではなく、工程変化にも非常に強い特性を有するようにするＳＡＲ  ＡＤＣを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するための手段として、本発明の一実施形態によると、逐次近似アナログ-デジタル変換器は、基準電流を供給する基準電流供給部；前記基準電流を充電して生成される基準信号と外部から入力される入力信号を貯蔵する信号貯蔵部；前記基準信号と前記入力信号を比較する比較部；前記比較部の比較結果を基にデジタル出力信号を発生すると同時に、前記基準電流供給部を制御して前記信号貯蔵部に供給される基準電流の供給量が二進コードに比例して変化されるようにする制御部を含むことができる。
【００１３】
前記制御部は、前記基準電流の供給時間または供給回数が二進コードに比例して変化されるように前記基準電流供給部を制御することができる。
【００１４】
前記信号貯蔵部は、キャパシタ；及び入力信号サンプリング時には前記キャパシタに前記入力信号が印加されて、基準電流サンプリング時には前記キャパシタに前記基準電流供給部が連結されるようにする第１スイッチ回路を含むことができる。
【００１５】
前記基準電流供給部は、前記キャパシタに前記基準電流を供給する第１電流源；前記キャパシタから前記基準電流を抜き取る第２電流源；及び前記キャパシタが前記第１電流源に連結されたり前記第２電流源に連結されるようにする第２スイッチ回路を含むことができる。
【００１６】
前記制御部は、前記比較部の比較結果が第１値であれば前記キャパシタが前記第１電流源に連結されるようにし、前記比較部の比較結果が第２値であれば前記キャパシタが前記第２電流源に連結されるようにすることができる。
【００１７】
また、前記信号貯蔵部は、第１及び第２キャパシタ；及び入力信号サンプリング時には前記第１及び第２キャパシタに入力信号対を印加し、基準信号サンプリング時には前記第２キャパシタに前記基準電流供給部の電流を印加しながら前記比較部が第１及び第２キャパシタに充電された電荷を比較するようにする第１スイッチ回路を含むことができる。
【００１８】
前記基準電流供給部は、前記第１及び第２キャパシタの夫々に前記基準電流を供給する第１及び第２電流源；前記第１及び第２キャパシタの夫々から前記基準電流を抜き取る第３及び第４電流源；及び前記第１キャパシタが前記第１電流源に連結されて前記第２キャパシタが前記第４電流源に連結されたり、前記第１キャパシタが前記第３電流源に連結されて前記第２キャパシタが前記第２電流源に連結されるようにする第２スイッチ回路を含むことができる。
【００１９】
前記制御部は、前記比較部の比較結果が第１値であれば前記第１キャパシタは前記第１電流源に連結されて前記第２キャパシタは第４電流源に連結されるようにし、前記比較部の比較結果が第２値であれば前記第１キャパシタが前記第３電流源に連結されて前記第２キャパシタが前記第２電流源に連結されるようにすることができる。
【００２０】
また、前記信号貯蔵部は、サンプリングキャパシタ；演算増幅器；前記演算増幅器の出力端と第１入力端子の間に連結されたホールディングキャパシタ；前記ホールディングキャパシタをリセットさせるリセットスイッチ；及び入力信号サンプリング時に前記サンプリングキャパシタが前記入力信号を充電した後、前記ホールディングキャパシタに充電電圧を伝達し、基準電流サンプリング時に前記サンプリングキャパシタが前記基準電流を充電した後、前記ホールディングキャパシタに充電電圧を追加伝達するようにするスイッチ回路を含むことができる。
【００２１】
前記信号貯蔵部は、前記サンプリングキャパシタと前記ホールディングキャパシタは同一の静電容量を有することができる。
【００２２】
また、前記信号貯蔵部は、第１及び第２キャパシタ；及び入力信号サンプリング時には前記第１キャパシタに前記入力信号が印加され、基準電流サンプリング時には前記第２キャパシタに前記基準電流供給部が連結されるようにする第１スイッチ回路を含むことができる。
【００２３】
前記基準電流供給部は、前記第２キャパシタに前記基準電流を供給する第１電流源；前記第２キャパシタから前記基準電流を抜き取る第２電流源；及び前記第２キャパシタが前記第１電流源に連結されたり前記第２電流源に連結されるようにする第２スイッチ回路を含むことができる。
【００２４】
前記制御部は、前記比較部の比較結果が第１値であれば前記第２キャパシタが前記第１電流源に連結されるようにし、前記比較部の比較結果が第２値であれば前記第２キャパシタが前記第２電流源に連結されるようにすることができる。
【発明の効果】
【００２５】
本発明の逐次近似アナログ-デジタル変換器は、基準信号の信号値をソフトウエア的に調節し、これを用いて入力信号を二進検索方式で比較できるようにすることにより、最小限のキャパシタのみを備えることができる。ここで、本発明の逐次近似アナログ-デジタル変換器は減少された静電容量と回路面積を有することができて、多数個のキャパシタを備えることにより発生されたキャパシタのマッチング問題がなくなるため、工程変化に非常に強い特性を有するようになる。
【００２６】
そして、逐次近似アナログ-デジタル変換器に備えられるキャパシタの間にミスマッチ問題が発生しても、各キャパシタに提供される基準電流の供給量を調節することにより、これを容易に解決できるようにする。
【００２７】
また、入力信号と基準信号をサンプリングする時に一つのキャパシタに該当する電荷のみを用いれば良いため、電力消耗量も画期的に減少されるようになる。
【図面の簡単な説明】
【００２８】
【図１】従来の技術によるＳＡＲ  ＡＤＣを図示した図面である。
【図２】本発明の第１実施例によるＳＡＲ  ＡＤＣの構成を図示した図面である。
【図３】本発明の実施例による基準電流供給量の制御方法を説明するための図面である。
【図４】本発明の第１実施例によるＳＡＲ  ＡＤＣの詳細構成を図示した図面である。
【図５】本発明の第２実施例によるＳＡＲ  ＡＤＣを図示した図面である。
【図６】本発明の第３実施例によるＳＡＲ  ＡＤＣを図示した図面である。
【図７】本発明の第４実施例によるＳＡＲ  ＡＤＣを図示した図面である。
【発明を実施するための形態】
【００２９】
本発明は多様な変更を加えることができ、様々な実施例を有することができて、特定実施例を図面に例示して詳細に説明する。
【００３０】
しかし、これは本発明を特定の実施形態に対して限定しようとするのではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むと理解されるべきである。
【００３１】
「第１、第２」などの用語は多様な構成要素を説明するために用いられることができるが、前記構成要素は前記用語によって限定されてはならない。前記用語は一つの構成要素を他の構成要素から区別する目的にのみ用いられる。例えば、本発明の権利範囲を外れないながら第１構成要素は第２構成要素に命名されることができて、類似に第２構成要素も第１構成要素に命名されることができる。「及び／または」という用語は複数に係わって記載された項目の組合または複数に係わって記載された項目のうち何れかの項目を含む。
【００３２】
ある構成要素が他の構成要素に「連結されている」または「接続されている」と言及されている場合は、その他の構成要素と直接的に連結または接続されていることもできるが、その間に他の構成要素が存在することもできると理解されるべきであろう。反面、ある構成要素が他の構成要素に「直接連結されている」または「直接接続されている」と言及された場合には、その間に他の構成要素が存在しないと理解されるべきであろう。
【００３３】
本出願で用いる用語は、ただ特定の実施例を説明するために用いられたものであり、本発明を限定しようとする意図ではない。単数の表現は文脈上明白に異なって意味しない限り、複数の表現を含む。本出願で、「含む」または「有する」などの用語は明細書に記載された特徴、数字、段階、動作、構成要素、部品またはこれらの組み合わせが存在することを指定しようとするものであり、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらの組み合わせの存在または付加可能性をあらかじめ排除するものではないと理解されるべきである。
【００３４】
他に定義されない限り、技術的または科学的な用語を含んでここで用いられる全ての用語は、本発明が属する技術分野にて通常の知識を有する者によって一般的に理解されるものと同一の意味を有する。一般的に用いられる辞典に定義されているものと同じ用語は関連技術の文脈上有する意味と一致する意味を有すると解釈されるべきであり、本出願で明白に定義しない限り、理想的または過度に形式的な意味で解釈されない。
【００３５】
以下、添付した図面を参照して、本発明の好ましい実施例をより詳細に説明する。本発明を説明するにおいて、全体的な理解を容易にするために、図面上の同一の構成要素に対しては同一の参照符号を用いて、同一の構成要素に対して重複される説明は省略する。
【００３６】
図２は本発明の第１実施例によるＳＡＲ  ＡＤＣの構成を図示した図面である。
【００３７】
図２に図示されたように、本発明の一実施例によるＳＡＲ  ＡＤＣは、基準電流（または基準電荷）を供給する基準電流供給部２１０、前記基準電流供給部２１０から供給される基準電流を充電して生成される基準信号と外部から入力されるアナログ入力信号を貯蔵する信号貯蔵部２２０、前記信号貯蔵部２２０に貯蔵された基準信号と入力信号を比較する比較部２３０、及び前記比較部２３０の比較結果を基に前記基準電流供給部２１０を制御して、前記信号貯蔵部２２０に供給される基準電流の供給量が二進コードに比例して変化されるようにする制御部２４０を含んでなる。
【００３８】
この際、前記制御部２４０は、図３の（ａ）に図示されたように基準電流の供給時間を二進コードに比例して変化されるように調節したり（即ち、Ｔｎ＋１＝Ｔｎ／２）、図３の（ｂ）に図示されたように基準電流の供給回数が二進コードに比例して変化されるように調節することにより（即ち、Ｎｎ＋１＝Ｎｎ／２）、基準電流供給部２１０から信号貯蔵部２２０に供給される基準電流の供給量を調節する。
【００３９】
また、信号貯蔵部２２０は、一つのキャパシタを備えて入力信号と基準信号の間の信号値の差のみを貯蔵することもできて、二つのキャパシタを備えて入力信号と基準信号を個別的に貯蔵することもできる。
【００４０】
以下、図２のＳＡＲ  ＡＤＣの動作を概略的に説明すると以下の通りである。この際、制御部２４０は説明の便宜のために基準電流の供給時間を調節して基準電流の供給量を調節すると仮定することにする。
【００４１】
まず、外部から入力されるアナログ信号をデジタル信号に変換するために、信号貯蔵部２２０は外部から提供される入力信号をサンプリングして固定させる。
【００４２】
その後、基準電流供給部２１０は制御部２４０の制御下でＴ１時間の間に基準電流を信号貯蔵部２２０に供給し、信号貯蔵部２２０はＴ１時間の間に供給される基準電流を集めて基準信号を発生し、これを入力信号と比較する。
【００４３】
比較部２３０の比較結果、基準信号の信号値が入力信号の信号値より小さければ、制御部２４０は最上位ビット（ＭＳＢ、Ｍｏｓｔ‐Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）ｂＮ−１（Ｎは目標解像度のビット数）を１に設定して、基準電流供給部２１０が次にはＴ２（＝Ｔ１／２）時間の間に基準電流を供給して信号貯蔵部２２０に貯蔵される基準信号の信号値が変化されるようにする。
【００４４】
一方、基準電圧が入力信号の電圧より大きければ、制御部２４０はＭＳＢ  ｂＮ−１を０に設定して、基準電流供給部２１０がＴ２時間の間に基準電流を抜き取って信号貯蔵部２２０に貯蔵される基準信号の信号値が変化されるようにする。
【００４５】
基準電流供給部２１０は一定の電流が流れる電流源を用いるため、信号貯蔵部２２０に供給されたり抜かれる基準電流の量は基準電流の供給時間（または基準電流供給部２１０と信号貯蔵部２２０の連結時間）に正確に比例する。
【００４６】
従って、図３の（ａ）のように前記基準電流の供給時間をＴ１、Ｔ１／２、Ｔ１／４、…、Ｔ１／２Ｎ−１の順に減らしていくと、信号貯蔵部２２０に貯蔵される基準信号の信号値もＴ１、Ｔ１／２、Ｔ１／４、…、Ｔ１／２Ｎ−１の順に比例して変化するようになる。
【００４７】
本発明ではこのような原理を用いて二進検索を遂行し、結局には入力信号の信号値に該当するデジタル値をＭＳＢ  ｂＮ−１からＬＳＢ  ｂ０まで順次的に分かるようにする。
【００４８】
図３は本発明の実施例による基準電流供給量の制御方法を説明するための図面である。
【００４９】
まず、（ａ）を参照すると、基準電流の供給量は基準電流の供給時間を半分ずつ減らしていくことにより、二進コードに比例して変化されることができることが分かる。即ち、基準電流の供給時間をＴ１、Ｔ１／２、Ｔ１／４、…、Ｔ１／２Ｎ−１の順に減らしていくことにより、基準電流の供給量は二進コードに比例して変化されることができることが分かる。
【００５０】
また、（ｂ）を参照すると、基準電流の供給量は基準電流の供給回数を半分ずつ減らしていくことにより、二進コードに比例して変化されることもできることが分かる。即ち、基準電流の供給回数をＮ１、Ｎ１／２、Ｎ１／４、…、Ｎ１／２Ｎ−１の順に減らしていくことにより、基準電流の供給量は二進コードに比例して変化されることもできることが分かる。
【００５１】
なお、本発明では、基準電流供給部２１０が上記のような基準電流を供給するために用いられる電流値が非常に重要であり、これはＭＳＢ周期の間、即ち、Ｔ１時間の間に基準電流を供給して信号貯蔵部２２０に貯蔵される基準信号の信号値（即ち、基準電流が最初に供給されて発生される基準信号の信号値）が、アナログ-デジタル変換器の最大入力値（Ｆｕｌｌ‐ｓｃａｌｅ  ｉｎｐｕｔ）Ｖｆｓの半分になるようにする電流値に設定されることが好ましい。
【００５２】
図４は本発明の第１実施例によるＳＡＲ  ＡＤＣの詳細構成を図示した図面であり、この際の信号貯蔵部２２０は入力信号と基準信号の差を貯蔵する一つのキャパシタを含む形態で具現される。
【００５３】
図４を参照すると、信号貯蔵部２２０はキャパシタ４２１、入力信号サンプリング時にはキャパシタ４２１に入力信号Ｖｉｎを印加し、基準信号サンプリング時にはキャパシタ４２１に基準電流供給部２１０が連結されるようにする第１スイッチ回路４２２、４２３を含んで構成され、比較部２３０はキャパシタ４２１に充電された電圧を接地電圧と比較する比較器で具現される。
【００５４】
そして、基準電流供給部２１０は、信号貯蔵部２２０に備えられたキャパシタ４２１に基準電流Ｉｒｅｆを供給する第１電流源４１１、前記キャパシタ４２１から基準電流Ｉｒｅｆを抜き取る第２電流源４１２、及びパルス信号ｐｕｌ、ｐｕｌｂが第１値を有すれば（即ち、パルス信号ｐｕｌがハイレベルで、パルス反転信号ｐｕｌｂがローレベルであれば）キャパシタ４２１に第１電流源４１１を連結し、パルス信号ｐｕｌ、ｐｕｌｂが第２値を有すれば（即ち、パルス信号ｐｕｌがローレベルで、パルス反転信号ｐｕｌｂがハイレベルであれば）キャパシタ４２１に第２電流源４１２を連結する第２スイッチ回路４１３、４１４を含んで構成される。
【００５５】
そして、制御部２４０は、比較部２３０の比較結果を基にデジタル出力信号ｂｉｔｓを発生すると同時に、基準電流の供給量を可変するためのパルス信号ｐｕｌ、ｐｕｌｂを発生するようにプログラミングされた論理回路で具現される。また、制御部２４０は、アナログ-デジタル変換器の動作状態を決定及び制御できるようにする多様な付加信号（例えば、入力信号サンプリング動作と基準信号サンプリング動作を命令する動作選択信号ｓｅｌ）を発生することもできる。
【００５６】
以下、図４のＳＡＲ  ＡＤＣの動作を説明すると以下の通りである。
【００５７】
まず、入力信号サンプリング区間になると、キャパシタ４２１の一端に連結されたスイッチ４２２は接地と連結され、キャパシタ４２１の他端に連結されたスイッチ４２３は入力信号Ｖｉｎに連結されて、キャパシタ４２１には入力信号Ｖｉｎが貯蔵される。
【００５８】
続いて、基準信号サンプリング区間になると、前記スイッチ４２２はオープン状態になり、前記スイッチ４２３は接地に連結される。
【００５９】
このような状態で、パルス信号ｐｕｌによって第１電流源４１１に連結されたスイッチ４１３がＴ１時間の間ターンオンされると、第１電流源４１１はキャパシタ４２１にＴ１時間の間に基準電流Ｉｒｅｆを供給する。そうすれば、キャパシタ４２１は「−Ｖｉｎ＋Ｉｒｅｆ＊Ｔ１／Ｃ（ここで、Ｖｉｎはキャパシタ４２１に既貯蔵されていた入力信号、Ｉｒｅｆは基準電流、Ｔ１は基準電流の供給時間、Ｃはキャパシタ４２１の静電容量）」の値を有する充電電圧を発生する。この際、Ｉｒｅｆ＊Ｔ１／Ｃは以上で説明したようにアナログ-デジタル変換器の最大入力値Ｖｆｓの半分に該当する値を有する。
【００６０】
続いて、比較部２３０はキャパシタ４２１の充電電圧が陽の値であるかまたは陰の値であるかを判断する。そして、制御部２４０はキャパシタ４２１の充電電圧が陽の値であれば、入力信号が基準信号より大きいと判断して、ＭＳＢ  ｂＮ−１値を１に設定し、次には第１電流源４１１に連結されたスイッチ４１３をＴ２（＝Ｔ１／２）時間の間ターンオンさせて第１電流源４１１の基準電流がＴ２時間の間にのみ供給されるようにする。一方、充電電圧が陰の値であれば、入力信号が基準信号より小さいと判断した後、ＭＳＢ  ｂＮ−１値を０に設定し、次には第２電流源４１２に連結されたスイッチ４１４をＴ２（＝Ｔ１／２）時間の間ターンオンさせてキャパシタ４２１から基準電流がＴ２時間の間に抜けるようにする。このような場合、キャパシタ４２１の電圧は「−Ｖｉｎ＋（１／２−１／４＊（−１）（ｂＮ−１））Ｖｆｓ」になる。それから、比較部２３０は再びキャパシタ４２１の充電電圧を接地電圧と比較して充電電圧が陽の値であるかまたは陰の値であるかを判断する。そして、制御部２４０も入力信号が基準信号より大きければＭＳＢ  ｂＮ−２値を１に設定して基準電流がキャパシタ４２１にＴ３（＝Ｔ１／４）時間の間にのみ追加供給されるようにし、入力信号が基準信号より小さければＭＳＢ  ｂＮ−２値を０に設定してキャパシタ４２１から基準電流がＴ３時間の間に抜けるようにする。
【００６１】
このように、図４のＳＡＲ  ＡＤＣは上記のような動作を繰り返して遂行しながら、キャパシタ４２１に貯蔵される基準信号の値が二進コードに比例して変化されるようにする。
【００６２】
これにより、図４のＳＡＲ  ＡＤＣは、二進コードに比例して変化される基準信号の値を用いて入力信号を二進検索方式で比較することができるようになり、これによってＭＳＢ  ｂＮ−１からＬＳＢ  ｂ０までデジタル出力信号の値を決めることができるようになる。
【００６３】
図４のＳＡＲ  ＡＤＣは共通雑音に非常に強い特性を有するように図５のような差動構造で変換されることもできる。
【００６４】
図５は本発明の第２実施例によるＳＡＲ  ＡＤＣを図示した図面である。
【００６５】
図５を参照すると、本発明の第２実施例によるＳＡＲ  ＡＤＣの信号貯蔵部２２０は、第１及び第２キャパシタ５２１、５２２、入力信号サンプリング時には第１及び第２キャパシタ５２１、５２２に入力信号対＋Ｖｉｎ、−Ｖｉｎを印加して、基準信号サンプリング時には第１及び第２キャパシタ５２１、５２２に基準電流供給部２１０が連結されるようにする第１スイッチ回路５２３〜５２６を含んで構成されて、比較部２３０は第１キャパシタ５２１に充電された電圧と第２キャパシタ５２２に充電された電圧を比較する比較器で具現される。
【００６６】
基準電流供給部２１０は、信号貯蔵部２２０に備えられた第１及び第２キャパシタ５２１、５２２の夫々に基準電流を供給する第１及び第２電流源５１１、５１２、第１及び第２キャパシタ５２１、５２２の夫々から基準電流を抜き取る第３及び第４電流源５１３、５１４、及びパルス信号ｐｕｌ、ｐｕｌｂが第１値を有すれば第１キャパシタ５２１は第１電流源５１１に連結されて第２キャパシタ５２２は第４電流源５１４に連結され、パルス信号ｐｕｌ、ｐｕｌｂが第２値を有すれば第１キャパシタ５２１は第３電流源５１３に連結されて第２キャパシタ５２２は第２電流源５１４に連結されるようにする第２スイッチ回路５１５〜５１８を含んで構成されることが分かる。
【００６７】
そして、制御部２４０は、比較部２３０の比較結果を基にデジタル出力信号ｂｉｔｓを発生すると同時に、基準電流の供給量を可変するためのパルス信号ｐｕｌ、ｐｕｌｂを発生するようにプログラミングされた論理回路で具現される。また、制御部２４０はアナログ-デジタル変換器の動作状態を決定及び制御できるようにする多様な付加信号（例えば、第１及び第２キャパシタ５２１、５２２が交代に入力信号と基準信号の差を貯蔵するように命令する動作選択信号ｓｅｌ）を発生することもできる。
【００６８】
このような場合、図５のＳＡＲ  ＡＤＣは、二つのキャパシタ５２１、５２２を用いて入力信号と基準信号の差を差動方式で貯蔵して、これに相応するデジタル出力信号を発生するようにし、二つのキャパシタ５２１、５２２の夫々に貯蔵される基準信号の信号値は図４と同一の方式で二進コードに比例して変化されるようにすることが分かる。
【００６９】
従って、図５のＳＡＲ  ＡＤＣも図４のＳＡＲ  ＡＤＣのように、二進コードに比例して変化される信号値を有する基準信号と入力信号を二進検索方式で比較し、これによってＭＳＢ  ｂＮ−１からＬＳＢ  ｂ０までデジタル出力信号の値を決めることができるようになる。
【００７０】
そして、本発明では基準電流供給部を図６に図示されたように一つの電流源のみを備えるように具現することもできる。このような場合、二つの電流源が提供する電流値が相異なることにより発生する可能性がある動作誤差があらかじめ除去される。
【００７１】
図６は本発明の第３実施例によるＳＡＲ  ＡＤＣを図示した図面であり、この際の基準電流供給部は一つの電流源のみを備える形態で具現される。
【００７２】
図６を参照すると、基準電流供給部２１０は一つの電流源６１０のみを備える。そして、信号貯蔵部２２０は、サンプリングキャパシタ６２１、演算増幅器６２２、前記演算増幅器の出力端と第１入力端子の間に連結されたホールディングキャパシタ６２３、ホールディングキャパシタ６２３に並列連結されてホールディングキャパシタ６２３をリセットさせるリセットスイッチ６２４、入力信号サンプリング時にサンプリングキャパシタ６２１が入力信号Ｖｉｎを充電した後、ホールディングキャパシタ６２３に充電電圧を伝達し、基準電流サンプリング時にサンプリングキャパシタ６２１が基準電流を充電した後、ホールディングキャパシタ６２３に充電電圧を追加伝達するようにするスイッチ回路６２５、６２６を含んで構成する。
【００７３】
この際、サンプリングキャパシタ６２１とホールディングキャパシタ６２３は同一の静電容量を有することが好ましい。また、サンプリングキャパシタ６２１が基準電流供給部２１０に連結される時常に同じ極性で連結され、ホールディングキャパシタ６２３に連結される時以前ビットの値によって極性が変わって連結されるようになっているが、ホールディングキャパシタ６２３には常に同じ方向に連結され、基準電流供給部２１０には以前ビットの値によって極性が変わって連結されるように構成することも可能である。
【００７４】
そして、制御部２４０は比較部２３０の比較結果に相応する値を有するデジタル出力信号ｂｉｔｓと、ＳＡＲ  ＡＤＣの動作状態と基準電流の供給量を同時に制御するためのパルス信号ｐｕｌ１、ｐｕｌ２を発生するようにプログラミングされた論理回路で具現される。また、制御部２４０は、アナログ-デジタル変換器の動作状態を決定及び制御できるようにする多様な付加信号（例えば、ホールディングキャパシタをリセットさせるためのリセット信号ｒｅｓｅｔ）も発生することもできる。
【００７５】
以下、図６のＳＡＲ  ＡＤＣの動作を説明すると以下の通りである。
【００７６】
まず、入力信号サンプリング区間になると、サンプリングキャパシタ６２１の一端に連結されたスイッチ６２５は接地と連結され、サンプリングキャパシタ６２１の他端に連結されたスイッチ６２６は入力信号Ｖｉｎに連結されて、サンプリングキャパシタ６２１は入力信号Ｖｉｎの供給を受けて貯蔵する。そして、ホールディングキャパシタ６２３はリセットスイッチ６２４によってリセットされる。
【００７７】
入力信号サンプリングが完了されると、前記スイッチ６２５は演算増幅器６２２の−端子に連結され、前記スイッチ６２６は接地に連結された状態になる。それで、演算増幅器６２２の入力端子は仮想接地（ｖｉｒｔｕａｌ  ｇｒｏｕｎｄ）状態にあるようになるため、サンプリングキャパシタ６２１とホールディングキャパシタ６２３の電気容量が同一であればサンプリングキャパシタ６２１に充電された電圧は全部ホールディングキャパシタ６２３に移動される。
【００７８】
電荷が全部伝達された後、基準信号サンプリング区間になると、前記スイッチ６２５は電流源６１０に連結され、前記スイッチ６２６は接地に連結されて、サンプリングキャパシタ６２１は電流源６１０から供給される基準電流を充電する。
【００７９】
この際、サンプリングキャパシタ６２１と電流源６１０の連結時間も以上で説明したように二進コードに比例するように制御される。即ち、サンプリングキャパシタ６２１と電流源６１０の連結時間もＴ１、Ｔ１／２、Ｔ１／４、…、Ｔ１／２Ｎ−１の順に減少される。
【００８０】
そして、Ｔ１時間が経過されると、前記スイッチ６２５は再び演算増幅器６２２の−端子に連結され、これによってサンプリングキャパシタ６２１に充電された電圧が全部ホールディングキャパシタ６２３にさらにもう一度移動される。
【００８１】
その結果、ホールディングキャパシタ６２３は「Ｖｉｎ−Ｉｒｅｆ＊Ｔ１／Ｃ（ここで、Ｖｉｎは入力信号、Ｃはホールディングキャパシタ６２３の静電容量、Ｉｒｅｆは基準電流）」の値を有する電圧を発生する。この際、Ｉｒｅｆ＊Ｔ１／Ｃはアナログ-デジタル変換器の最大入力値Ｖｆｓの半分に該当する値を有する。
【００８２】
比較部２３０はホールディングキャパシタ６２３の充電電圧が陽の値であるか（即ち、入力信号が基準信号より大きいか）または陰の値であるか（即ち、入力信号が基準信号より小さいか）を判断する。もし、ホールディングキャパシタ６２３の充電電圧が陽の値であればＭＳＢ  ｂＮ−１の値が１になり、陰の値であればＭＳＢ  ｂＮ−１の値が０になる。
【００８３】
制御部２４０は、スイッチ６２５を再び電流源６１０にＴ２（＝Ｔ１／２）の時間の間連結する。そして、ｂＮ−１の値が１であればスイッチ６２５とスイッチ６２６の夫々を演算増幅器６２２の−端子と接地に連結し、ｂＮ−１の値が０であればスイッチ６２５とスイッチ６２６の夫々を接地と演算増幅器６２２の−端子に連結する。
【００８４】
そうすれば、ホールディングキャパシタ６２３の充電電圧はｂＮ−１値によってＶｉｎ−（１／２−１／４＊（−１）（ｂＮ−１））ＶＦＳになり、この値の符号によってＭＳＢの次のビットｂＮ−２値が決まる。このような過程をＭＳＢ  ｂＮ−１からＬＳＢ  ｂ０まで順に遂行することにより、最終デジタル出力値を全部求めることができる。
【００８５】
このように、図６のＳＡＲ  ＡＤＣも上記のような動作を繰り返して遂行しながら、サンプリングキャパシタ６２１に供給される基準電流が二進コードに比例して変化されるようにする。
【００８６】
従って、図６のＳＡＲ  ＡＤＣも、二進コードに比例して変化される基準電流を用いて入力信号を二進検索方式で比較することにより、ＭＳＢ  ｂＮ−１からＬＳＢ  ｂ０までデジタル出力信号の値を決めることができるようになる。
【００８７】
図７は本発明の第４実施例によるＳＡＲ  ＡＤＣを図示した図面であり、この際の信号貯蔵部２２０は入力信号と基準信号を個別的に貯蔵する二つのキャパシタ７２１、７２２を含む形態で具現される。
【００８８】
図７を参照すると、信号貯蔵部２２０は、第１及び第２キャパシタ７２１、７２２、入力信号サンプリング時に第１キャパシタ７２１に入力信号Ｖｉｎを印加して、基準信号サンプリング時には第２キャパシタ７２２に基準電流供給部２１０の電流を印加しながら比較部２３０が第１及び第２キャパシタ７２１、７２２に充電された電荷を比較するようにする第１スイッチ回路７２３、７２４を含んで構成される。
【００８９】
そして、基準電流供給部２１０は、第２キャパシタ７２２に基準電流を供給する第１電流源７１１、第２キャパシタ７２２から基準電流を抜き取る第２電流源７１２、パルス信号ｐｕｌ、ｐｕｌｂが第１値を有すれば（即ち、パルス信号ｐｕｌがハイレベルで、パルス反転信号ｐｕｌｂがローレベルであれば）第２キャパシタ７２２に第１電流源７１１を連結し、パルス信号ｐｕｌ、ｐｕｌｂが第２値を有すれば（即ち、パルス信号ｐｕｌがローレベルで、パルス反転信号ｐｕｌｂがハイレベルであれば）第２キャパシタ７２２に第２電流源７１２を連結する第２スイッチ回路７１３、７１４を含んで構成される。
【００９０】
そして、制御部２４０は、比較部２３０の比較結果を基にデジタル出力信号ｂｉｔｓを発生すると同時に、基準電流の供給量を可変するためのパルス信号ｐｕｌ、ｐｕｌｂを発生するようにプログラミングされた論理回路で具現される。また、制御部２４０は、アナログ-デジタル変換器の動作状態を決定及び制御できるようにする多様な付加信号（例えば、入力信号サンプリング動作と基準信号サンプリング動作を命令する動作選択信号ｓｅｌ）を発生することもできる。
【００９１】
以下、図７のＳＡＲ  ＡＤＣの動作を説明すると以下の通りである。
【００９２】
まず、入力信号サンプリング区間になると、第１キャパシタ７２１はスイッチ７２３を通じて入力信号Ｖｉｎに連結されて、第１キャパシタ７２１には入力信号Ｖｉｎが貯蔵される。この際、スイッチ７２４は第２キャパシタ７２２を接地に連結させて第２キャパシタ７２２をリセットｒｅｓｅｔさせる。
【００９３】
そして、基準信号サンプリング区間になると、第１キャパシタ７２１は第１スイッチ７２３を通じて比較部２３０の−端子と連結され、第２キャパシタ７２２はスイッチ７２４を通じて基準電流供給部２１０の出力端と比較部２３０の＋端子の接点に連結される。このような状態で、第１電流源７１１に連結されたスイッチ７１３がＴ１時間の間ターンオンされると、第１電流源７１１と第２キャパシタ７２２は互いに連結されて、第２キャパシタ７２２はＴ１時間の間に第１電流源７１１の基準電流Ｉｒｅｆの供給を受けて基準信号を貯蔵するようになる。
【００９４】
そうすれば、比較部２３０は第１キャパシタ７２１と第２キャパシタ７２２に貯蔵された入力信号と基準信号を比較し、制御部２４０は、入力信号が基準信号より大きければＭＳＢ  ｂＮ−１値を１に設定して、次には第１電流源７１１に連結されたスイッチ７１３をＴ２（＝Ｔ１／２）時間の間ターンオンさせて、第１電流源７１１の基準電流がＴ２時間の間にのみ供給されるようにする。一方、入力信号が基準信号より小さければＭＳＢ  ｂＮ−１値を０に設定して、次には第２電流源７１２に連結されたスイッチ７１４をＴ２（＝Ｔ１／２）時間の間ターンオンさせて、第２キャパシタ７２２から基準電流がＴ２時間の間に抜けるようにする。
【００９５】
それから、比較部２３０は再び第１キャパシタ７２１と第２キャパシタ７２２に貯蔵された入力信号と基準信号を比較して、制御部２４０も入力信号が基準信号より大きければＭＳＢ  ｂＮ−２値を１に設定して、基準電流が第２キャパシタ７２２にＴ３（＝Ｔ１／４）時間の間にのみ追加供給されるようにし、入力信号が基準信号より小さければ第２キャパシタ７２２から基準電流がＴ３時間の間に抜けるようにする。
【００９６】
このように、図７のＳＡＲ  ＡＤＣは上記のような動作を繰り返して遂行しながら、第２キャパシタ７２２に基準信号の信号値が二進コードに比例して変化されるようにする。
【００９７】
これにより、図７のＳＡＲ  ＡＤＣも、二進コードに比例して変化される基準信号を用いて入力信号を二進検索方式で比較することにより、ＭＳＢ  ｂＮ−１からＬＳＢ  ｂ０までデジタル出力信号の値を決めることができるようになる。
【００９８】
以上、実施例を参照して説明したが、当技術分野の熟練した当業者は添付の特許請求の範囲に記載した本発明の思想及び領域を外れない範囲内で本発明を多様に修正及び変更させることができることは理解することができるであろう。
【符号の説明】
【００９９】
２１０  基準電流供給部
２２０  信号貯蔵部
２３０  比較部
２４０  制御部
【図１】
2011130446.tif 000003
【図２】
2011130446.tif 000004
【図３】
2011130446.tif 000005
【図４】
2011130446.tif 000006
【図５】
2011130446.tif 000007
【図６】
2011130446.tif 000008
【図７】
2011130446.tif 000009