(57)【要約】【課題】測定用ゲートパルス信号と、バースト波とのタイミングを確実に合わせることが困難である。【解決手段】実施形態による搬送波周波数測定装置１は、バースト期間および断期間を含む波形パターンを有するバースト波の受信波信号を振幅制限された繰返し信号に変換し、この繰返し信号の列からそれぞれバースト期間よりも短いパルス幅を持つパルス信号のパルス個数を直接計数するパルス周波数計測部３４と、パルス周波数計測部３４とは独立してバースト期間のバースト波を振幅検波し、パルス個数を計数するための測定期間を示すタイミング信号を生成する入力タイミング検出部３５と、入力タイミング検出部３５が用いる測定期間の値を記憶する記憶部３１と、記憶部３１に記憶された測定期間の値およびこの測定期間内でのパルス周波数計測部３４によるパルス個数の計数値に基づき搬送波の周波数を求める演算部４５とを備える。【選択図】図２
2011237381.tif 000002
【特許請求の範囲】
【請求項１】
搬送波が継続するバースト期間および前記搬送波が断になる期間を含む波形パターンを有するバースト波の受信波信号を振幅制限された繰返し信号に変換し、この繰返し信号の列からそれぞれ前記バースト期間よりも短いパルス幅を持つパルス信号のパルス個数を直接計数するパルス周波数計測部と、
このパルス周波数計測部とは独立して前記バースト期間のバースト波を振幅検波し、前記パルス個数を計数するための測定期間を示すタイミング信号を生成する入力タイミング検出部と、
この入力タイミング検出部が用いる前記測定期間の値を記憶する記憶部と、
この記憶部に記憶された前記測定期間の値およびこの測定期間内での前記パルス周波数計測部による前記パルス個数の計数値に基づき前記搬送波の周波数を求める演算部と、を備えたことを特徴とする搬送波周波数測定装置。
【請求項２】
前記パルス周波数計測部は、
前記バースト波の受信波信号を振幅制限増幅により振幅が飽和した繰返し信号に変換して出力するリミッティングアンプと、
この繰返し信号の列から前記バースト期間よりも短いパルス幅を持つパルス信号のパルス個数を計数するカウンタ部と、を有することを特徴とする請求項１記載の搬送波周波数測定装置。
【請求項３】
前記入力タイミング検出部は、
前記バースト期間のバースト波を検波する検波器と、
この検波器の検波出力レベルが前記記憶部に記憶された閾値を超えてから前記測定期間が経過するまでゲート開となり、それ以外のときにはゲート閉となるゲート信号を前記タイミング信号として出力するゲート生成部と、を有することを特徴とする請求項２記載の搬送波周波数測定装置。
【請求項４】
前記演算部は、
前記ゲート生成部からの前記ゲート信号が前記ゲート開であるときに前記カウンタ部が計数した前記パルス個数から、前記搬送波の周波数を求めることを特徴とする請求項３記載の搬送波周波数測定装置。
【請求項５】
前記バースト期間よりも短い時間を繰返し周期とするクロック信号を発生させる発振部を更に備え、
前記ゲート生成部が出力する前記ゲート信号は、前記クロック信号の前記繰返し周期の逓数倍の期間に等しい時間長のパルス幅を有するゲートパルス信号であることを特徴とする請求項３記載の搬送波周波数測定装置。
【請求項６】
搬送波が継続するバースト期間および前記搬送波が断になる期間を含む波形パターンを有するバースト波を振幅検波し、前記バースト期間の開始タイミングを検出し、
前記バースト波の受信波信号を振幅制限された繰返し信号に変換し、この繰返し信号の列からそれぞれ前記バースト期間よりも短いパルス幅を持つパルス信号のパルス個数の直接計数を開始し、
予め設定された前記パルス個数を計数するための測定期間が経過後、前記測定期間の設定値および前記測定期間内での前記パルス個数の計測値に基づき前記搬送波の周波数を求めることを特徴とする搬送波周波数測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
一実施形態は搬送波周波数測定装置および搬送波周波数測定方法に関する。
【背景技術】
【０００２】
レーダ装置は搬送波の周波数を監視することを必要とする。搬送波周波数の値が仕様で決められた範囲内であるかどうかは、高周波パルス変調波の周波数を測定する汎用の機器を用いて周波数を測定することにより判断される。搬送波周波数測定装置はバースト波の搬送波周波数を測定する。搬送波周波数測定装置は測定用の論理ゲートであるゲートパルス信号を発生させる。
【０００３】
送信出力されたパルス搬送波のようにバースト状の無線信号の搬送波周波数を装置が測定する場合、パルス幅に準じて用意される測定用ゲートパルス信号と、搬送波のバースト波の発生及び断とのタイミングを確実に合わせた上で、搬送波信号が継続する間の周期を計数する必要がある。搬送波のバースト幅は数１００ナノ秒〜数十マイクロ秒である。運用上、この時間はパルス信号の送信間隔に比して非常に短い時間であることが多い。このようなバースト幅を有する搬送波と測定用ゲートパルス信号のパルス幅とのタイミングを受信装置が整合させることは難しく、調整に手間と時間とを要することが殆どである。
【０００４】
又、現在は、受信装置はバースト波信号を一旦ダウンコンバートし、信号処理が容易な周波数帯の中間周波数信号に変換してから周波数計測を行うことが一般的である。ところが、周波数変換方式は相互変調歪みを引き起こし、ノイズを発生させる。中間周波数信号は、局部発振器の周波数誤差分が重畳する。ダウンコンバートによって生じるノイズや周波数誤差要因は、計測後出力される最終的な周波数の精度に影響する。
【０００５】
従来、線形ディジタル変調信号の搬送波周波数を精度よく測定する線形ディジタル変調信号の搬送波周波数測定装置が提案されている（例えば特許文献１参照）。ゲート期間の伸縮による周波数の誤計測を防止し、正確な計測が行える送信周波数計測回路が提案されている（例えば特許文献２参照）。精度、信頼性が高く小型化が可能な周波数測定装置も提案されている（例えば特許文献３参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−２８６９０８号公報
【特許文献２】特開平１０−３１０４２号公報
【特許文献３】特開平６−２９４８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、従来技術では、測定用ゲートパルス信号と、バースト波とのタイミングを確実に合わせることが困難であるという問題がある。レーダ装置では送受信制御部が送信すべきパルス信号のタイミング情報を計測制御部へ出力する。計測制御部内の受信回路はこのタイミング情報により送信すべきパルス信号の立上り位置に合わせて測定用ゲートパルス信号を生成する。ゲートパルス信号の立上り及び立下がりの各位置を微調整することは困難である。数十から数百ナノ秒のオーダでゲートパルス信号のゲート幅とバースト波とを合わせるための操作や作業は時間を要する。高い精度で搬送波周波数の測定結果を得ることが困難である。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、一実施形態によれば、搬送波が継続するバースト期間および前記搬送波が断になる期間を含む波形パターンを有するバースト波の受信波信号を振幅制限された繰返し信号に変換し、この繰返し信号の列からそれぞれ前記バースト期間よりも短いパルス幅を持つパルス信号のパルス個数を直接計数するパルス周波数計測部と、このパルス周波数計測部とは独立して前記バースト期間のバースト波を振幅検波し、前記パルス個数を計数するための測定期間を示すタイミング信号を生成する入力タイミング検出部と、この入力タイミング検出部が用いる前記測定期間の値を記憶する記憶部と、この記憶部に記憶された前記測定期間の値およびこの測定期間内での前記パルス周波数計測部による前記パルス個数の計数値に基づき前記搬送波の周波数を求める演算部と、を備えたことを特徴とする搬送波周波数測定装置が提供される。
【０００９】
また、別の一実施形態によれば、搬送波が継続するバースト期間および前記搬送波が断になる期間を含む波形パターンを有するバースト波を振幅検波し、前記バースト期間の開始タイミングを検出し、前記バースト波の受信波信号を振幅制限された繰返し信号に変換し、この繰返し信号の列からそれぞれ前記バースト期間よりも短いパルス幅を持つパルス信号のパルス個数の直接計数を開始し、予め設定された前記パルス個数を計数するための測定期間が経過後、前記測定期間の設定値および前記測定期間内での前記パルス個数の計測値に基づき前記搬送波の周波数を求めることを特徴とする搬送波周波数測定方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】一実施形態に係る搬送波周波数測定装置を含むレーダ装置のブロック図である。
【図２】一実施形態に係る搬送波周波数測定装置の構成図である。
【図３】一実施形態に係る搬送波周波数測定装置の動作タイミングを説明するためのタイミングチャートである。
【図４】一実施形態に係る搬送波周波数測定方法を説明するためのフローチャートである。
【発明を実施するための形態】
【００１１】
以下、一実施形態に係る搬送波周波数測定装置および搬送波周波数測定方法について、図１乃至図４を参照しながら説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。
【００１２】
一実施形態に係る搬送波周波数測定装置はレーダ装置の計測制御部内の受信回路に設けられる。一実施形態に係る搬送波周波数測定方法は搬送波周波数測定装置において受信信号の搬送波周波数を測定する方法である。
【００１３】
図１は一実施形態に係る搬送波周波数測定装置を含むレーダ装置のブロック図である。レーダ装置１０は、無線信号を送受信するアンテナ部１１と、このアンテナ部１１に接続されたスイッチ回路１２と、電波を送信し目標からの受信波を受信する送受信制御部１３と、送信波を検出して演算処理を行う計測制御部１４と、レーダ装置１０全体の制御を司るコントロール部１５と、管制を行う側に設けられ計測制御部１４が出力する計測値やアラームを監視し、このコントロール部１５との間で制御信号を収受する制御ホスト１７とを備えている。
【００１４】
アンテナ部１１はレーダ波を送受信する。スイッチ回路１２は方向性結合器１２ａ、終端抵抗器１２ｂ及びサーキュレータ１２ｃからなり、無線信号を隔離、分離及び結合する。方向性結合器１２ａは、第１端子からの無線信号を第２端子から出力させ、第１端子からの信号を第３端子及び第４端子にそれぞれ所望の減衰量で出力する。サーキュレータ１２ｃは、第１端子に入力された信号を第２端子に出力し第２端子に入力された信号を第３端子に出力するという電気的特性を有する。
【００１５】
送受信制御部１３は、スイッチ回路１２からの信号を受信して検波等を行う受信回路１８と、受信回路１８からの受信信号の信号処理等を行う受信制御部１９と、パルス変調された無線信号を送信する送信回路２０と、この送信回路２０を制御する送信制御部２１とを備えている。送信制御回路２１は計測制御部１４へ送信タイミングを表す信号を送る。
【００１６】
計測制御部１４は、方向性結合器１２ａから入力される送信検出信号を検波する受信回路２５と、受信回路２５からの検波出力により送受信制御部１３が正常に機能していることを監視するモニタ回路２６とを備える。この受信回路２５が搬送波周波数測定装置１（本実施形態に係る搬送波周波数測定装置）を備える。
【００１７】
図２は搬送波周波数測定装置１の構成図である。搬送波周波数測定装置１は、クロック幅が既知のパルス信号の列を内部で発生させるとともに受信した被測定波を検波し、この被測定波の立上り及び立下りに同期したゲートパルス信号を生成してこれをパルス信号列に掛け合わせ、ゲートが開であるときに通過したパルス信号の個数を計数し、その計数値とゲートが開であるときの時間長とによって被測定波の周波数を求めるものである。被測定波とはバースト状の無線信号である。バースト状の無線信号とは、搬送波をパルス信号により変調して得られる変調波を送信回路２０が連続的にアンテナ送信した無線信号を指す。
【００１８】
この搬送波周波数測定装置１は、バースト波の立上り及び立下りを検出することによりパルス搬送波の周波数測定タイミングを検出し、且つ、搬送波をダウンコンバートすることなく制限増幅を行って飽和出力されたパルス波形の個数を直接計数するようにして周波数計測を行う機能を有する。
【００１９】
搬送波周波数測定装置１は、矩形状のシステム周波数信号を生成出力する発振部３０と、ハードウェア動作に必要な設定情報を記憶する記憶部３１と、過剰レベルの搬送波の入力を防止し搬送波の入力制御を行うプロテクタ／スイッチ部（プロテクタ及びスイッチ部）３２と、搬送波を二分岐する分配器３３と、この分配器３３からの搬送波を入力されるパルス周波数計測部（周波数計測系）３４と、分配器３３からの搬送波を入力される入力タイミング検出部（入力検出系）３５とを備える。
【００２０】
記憶部３１には例えばハードウェアレジスタが用いられる。予め分周比、検波時の閾値及び測定期間の情報等がこの記憶部３１に制御ホスト１７から設定入力される。分周比は例えば１／Ｎ（Ｎは２以上の整数を表す）の形で記憶されている。発振部３０はシステム周波数ｆｓで発振する正弦波を出力する図示しない発振器と、この発振器出力を飽和増幅させるアンプとを有する。発振部３０が出力するシステムクロック信号は、上下の波高値の部分が飽和した波形を有し繰返し周期１／ｆｓを持つ高速クロック信号である。プロテクタ／スイッチ部３２は方向性結合器１２ａからの過大な振幅レベルを有する搬送波が入力されることを制限し、入力をオン、オフ制御する。分配器３３には例えばマイクロストリップ線路や汎用ＩＣが用いられる。
【００２１】
パルス周波数計測部３４は、搬送波の振幅変動値の対数値に比例した電流変動の信号を出力するリミッティングアンプ３６と、このリミッティングアンプ３６が増幅出力した信号を分周するプリスケーラ３７（分周器）と、プリスケーラ出力を計数するカウンタ部３８とを備える。
【００２２】
リミッティングアンプ３６はバースト波の受信波信号を振幅制限して増幅し、振幅が飽和した波形を持つ繰返し信号の列に変換して出力する。記憶部３１には分周比が記憶されてある。プリスケーラ３７はそれぞれ繰返し信号の繰返し周期よりも長いパルス幅を持つパルス信号の列を出力する。リミッティングアンプ３６及びプリスケーラ３７には汎用ＩＣが用いられる。カウンタ部３８はこの繰返し信号の列からバースト期間よりも短いパルス幅を持つパルス信号のパルス個数を計数する。カウンタ部３８はＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）により実現される。２９はＦＰＧＡによるディジタル処理が可能な範囲を表す。
【００２３】
リミッティングアンプ３６は、決められたレベル以上の振幅のバースト波信号を増幅し、上下の波高値の部分が飽和した波形形状を有する繰返し信号列を出力する。分周比が１／Ｎである場合、プリスケーラ３７はリミッティングアンプ３６が飽和出力する繰返し信号の繰返し周期のＮ倍の長さを繰返し周期とするパルス信号の列を出力する。Ｎの値は、範囲２９により表されるＦＰＧＡ回路の動作可能な周波数に応じて決められる。これによってパルス周波数計測部３４は、バースト波の受信波信号を振幅制限された繰返し信号に変換し、この繰返し信号の列からそれぞれバースト期間よりも短いパルス幅を持つパルス信号のパルス個数を計数する。
【００２４】
入力タイミング検出部３５はパルス周波数計測部３４とは独立して動作する。入力タイミング検出部３５はパルス周波数計測部３４にバースト波信号が入力されたときにできるだけ速く測定用のゲートパルス信号を生成出力する。この入力タイミング検出部３５はバースト期間のバースト波を検波し、検波出力レベルおよび閾値を比較することにより、パルス個数を計数する期間を表す測定タイミング信号を生成する。入力タイミング検出部３５は、分配器３３からのバースト波を検波しバースト期間は一定レベルの信号を出力する検波器３９と、この検波器３９からの一定レベルが継続する検波出力信号レベル及び閾値を比較するレベル比較器４０と、開状態及び閉状態の２つの状態をとるゲートパルス信号（ゲート信号）を測定タイミング信号として出力するゲート生成部４１とを備える。
【００２５】
検波器３９にはログ検波器が用いられる。検波器３９の入出力特性は対数変換特性（ログリニア特性）である。検波器３９の出力特性は広範囲のダイナミックレンジを有する。バースト波信号レベルの最小値及びこのレベルの最大値の差であるダイナミックレンジを広くすることにより、検波器３９はレベル比較器４０の比較可能な信号レベルの範囲内の信号を出力可能になっている。
【００２６】
レベル比較器４０にはコンパレータを搭載したＩＣが用いられる。ゲート生成部４１はＦＰＧＡにより構成される。ゲート生成部４１が出力するゲートパルス信号は、レベル比較器４０がバースト期間の開始時に一定レベルの開状態となり、記憶部３１に記憶された測定期間が経過するまでこの開状態が続き、それ以外のときには閉状態となる。レベル比較器４０は、バースト波信号レベルが閾値を超えると検出オンを示す信号を出力する。レベル比較器４０はバースト波信号が閾値以下である間、検出オフを示す信号を出力する。
【００２７】
ゲート生成部４１は検出オンを受信すると、カウンタ部３８に対してゲート開を指令する制御信号を送る。ゲートとは論理ゲートを指す。ゲート開とはカウンタ部３８の動作をイネーブルにすることであり、ゲート閉とはカウンタ部３８の動作をディスイネーブルにすることである。ゲート生成部４１は検出オフを受信すると、カウンタ部３８に対してゲート閉を指令する制御信号を送る。この制御信号は、ゲート開、ゲート閉に対応させてそれぞれ例えば「有効期間」、「ＮＵＬＬ」の値を割当てられている。有効期間とはゲートパルス信号を使った搬送波周波数測定処理を行う有効期間を指す。本実施形態では、繰返し周期１／ｆｓを持つシステムクロック信号に、逓倍数ＧＷ＿Ｎを乗じた時間を有効期間としている。それぞれ繰返し周期１／ｆｓのクロック幅を有するシステムクロック信号の列のうち例えば１０個分の時間幅を一つの有効期間として測定期間を決めている。逓倍数ＧＷ＿Ｎの値（期間の設定値）は記憶部３１に制御ホスト１７によって予め設定記憶されている。
【００２８】
一回のバースト波信号が入力されたとき、ゲート生成部４１は（逓倍数ＧＷ＿Ｎ）×（繰返し周期１／ｆｓ）秒の間、ゲート開をプリスケーラ３７に与えるようにしている。発振部３０からの発振周波数ｆｓが２０ＭＨｚである場合、ゲート生成部４１は、繰返し周期５０ナノ秒のシステムクロック信号が１０個分に等しい５００ナノ秒の間ハイになり、それ以外の間はローになる波形を有するゲートパルス信号をカウンタ部３８に出力する。
【００２９】
また、ゲート生成部４１はレベル比較器４０から検出オフの信号を入力されている間、プリスケーラ３７に対して分周処理をさせない旨の制御信号を出力する。ゲート生成部４１はレベル比較器４０から検出オンの信号を入力されると、プリスケーラ３７に対して分周処理を実行する旨のイネーブル信号ＣＬＫＥＮを出力する。
【００３０】
入力タイミング検出部３５に入力されるバースト波のレベルは、パルス周波数計測部３４に入力されるバースト波のレベルと同じである。入力タイミング検出部３５では、ログ検波器である検波器３９は受信波のレベルを圧縮する。検波器３９はバースト波が断である期間に入力されるノイズの雑音レベルをより小さいレベルにして出力する。検波器３９はバースト期間に入力される高いレベルのバースト波信号を所定範囲のレベルにして出力する。閾値レベルよりも大きいレベルの信号が入ったときのみレベル比較器４０はプリスケーラ３７を動作させる。レベル比較器４０は雑音レベルが閾値レベルよりも小さい間、プリスケーラ３７の動作を止める。プリスケーラ３７はノイズによって誤動作することを防ぐようにされている。
【００３１】
更に搬送波周波数測定装置１は、ゲート生成部４１を含む周波数カウンタ制御部４２と、カウンタ部３８がカウントしたパルス信号のパルス個数を累積するカウンタ累積器４３と、ゲート生成部４１が出力する逓倍数により表された有効期間を累積するゲート累積器４４と、記憶部３１に記憶された逓倍数ＧＷ＿Ｎの値およびこの期間内でのパルス個数の計数値に基づき入力された搬送波の周波数を求める演算部４５とを備える。
【００３２】
演算部４５は、ゲートパルス信号のゲートを開いている最中に累積されたパルス個数を数え上げることにより搬送波周波数を演算する。プリスケーラ３７が出力する分周パルス信号の一つのパルス幅は短い。この一つのパルス幅を演算用の期間に採用することは演算結果が誤差を含む可能性がある。本実施形態では、プリスケーラ３７からの分周パルス信号の列のうち、複数個分の分周パルス信号と、これらの分周パルス信号をカウンタ部３８がカウントするために要する時間とをそれぞれ累積して誤差をなくすようにしている。累積によって、１発のパルス幅から周波数を換算したときに比べて有効桁数を増やしている。
【００３３】
また、演算部４５は複数個のうち例えば１０個分の分周パルス信号の時間を計測時間として使っている。演算部４５は１０個分の分周パルス信号がカウントアップされるために要する時間の時間幅を、ゲートパルス信号のゲートを開く測定時間に一致させている。演算部４５はゲート生成部４１からのゲート信号ＧＡＴＥの状態が開状態であるときにカウンタ部３８が計数したパルス個数から、搬送波周波数を求めている。
【００３４】
換言すれば、カウンタ累積器４３のカウント値だけでは周波数計算を行えないため、複数のゲートパルス信号を発生させ、それぞれどれだけの時間幅のゲートを開いたかについてもカウントしていく。どれだけ何個分のゲートの時間分の累積値であるかということを同時にゲート累積器４４はカウントしていく。複数のゲートパルス信号を発生させた場合、ゲートを開いた全ての時間はシステム側の発振部３０を基準に設定するしかない。ＧＷ＿Ｎ値は、一ゲートパルス信号のゲート幅が発振器出力の繰返し信号の何個分を表すことになる。ゲート幅を時間に直すと、システム繰返し信号の繰返し周期の何個分かを表す。例えば５００ナノ秒のゲート幅のゲートパルス信号を作る場合、発振出力周波数が２０ＭＨｚであり、システムクロック信号の一クロック周期は５０ナノ秒であるため、ＧＷ＿Ｎ値として１０が記憶部３１に設定記憶されている。
【００３５】
また、カウンタ部３８、周波数カウンタ制御部４２、カウンタ累積器４３、及びゲート累積器４４の機能はＦＰＧＡによって実現される。演算部４５の機能はＦＰＧＡにより構成可能である。搬送波周波数の値は例えばモニタ回路２６に入力される。カウンタ部３８等のブロックが取り扱う信号周波数はＦＰＧＡで配線遅延が生じない程度の周波数に落とされた値であり、この値の動作周波数でディジタル処理を行う。
【００３６】
このような構成の搬送波周波数測定装置１の作用について図２、図３、図４を参照して説明する。図３は搬送波周波数測定装置１の動作タイミングを説明するためのタイミングチャートである。
【００３７】
図３（ａ）にバースト波の時間波形の推移を示す。図３（ｂ）にリミッティングアンプ３６の出力電圧値を示す。図３（ｃ）に検波器３５の出力電圧値を示す。図３（ｄ）にレベル比較部４０の出力電圧値を示す。図３（ｅ）にプリスケーラ３７のイネーブル信号の値を示す。図３（ｆ）にプリスケーラ３７の出力電圧値を示す。図３（ｇ）にゲート生成部４２が出力する計測ゲートの論理値を示す。図３（ｈ）にカウンタ部３８のカウント値を示す。図３（ｉ）にカウンタ累積器４３の累積値を示す。図３（ｊ）にゲート累積器４４の累積値を示す。図３（ｋ）に制御ホスト１７によるリセット信号のタイミングチャートを示す。これらの図中、値はデシマルで表されている。図３（ｅ）のＣＬＫＥＮ信号の論理はハイのとき「有効」を表す。図３（ｇ）のＲＦＤＥＴ信号の論理はハイのとき「検出」を表す。
【００３８】
図３（ａ）に示すように、バースト波の波形パターンは、搬送波が継続するバースト期間および搬送波が断になる期間を含む。測定対象となる搬送波はプロテクタ／スイッチ部３２に入力される。プロテクタ／スイッチ部３２はこのプロテクタ／スイッチ部３２よりも後段のモジュールを保護する。プロテクタ／スイッチ部３２は搬送波入力をＯＮ又はＯＦＦにする制御を行う。分配器３３により搬送波信号は、パルス周波数計測系の処理と入力タイミング検出系の処理とに振り分けられる。
【００３９】
パルス周波数計測部３４は搬送波信号をリミッティングアンプ３６に入力する。図３（ｂ）に示すように、リミッティングアンプ３６が検出可能な増幅性能以上の最低レベルを有するＲＦ入力に対して、このリミッティングアンプ３６は無条件で規定した範囲内の出力に増幅して出力する（ＰＬＭＴ）。
【００４０】
入力タイミング検出部３５は搬送波信号をまずは検波部３５に入力する。図３（ｃ）に示すように、検波器３５は搬送波信号を検波する（ＰＤＥＴ）。
【００４１】
ここでの要求事項として、使用する検波器３５は高速応答を優先して選択することが重要となる。検波器３５の応答が遅い場合、後述のゲート開始点も遅れてしまい、結果有効入力に対する実効的なゲート幅が確保できなくなってしまうためである。例えば、１マイクロ秒のバースト期間を持つバースト波を測定対象とした場合、８０％以上のゲート幅を確保するためには、検波器３５の応答速度は１００ナノ秒以下であることが望まれる。５００ナノ秒のゲートパルス幅を用いてそれぞれ５０ナノ秒のパルス幅のパルス個数を計測するときに、バースト波信号が入ってから検波器３５から検波出力されるまでに仮に数マイクロ秒ものオーダの時間を要していたのでは計測には全く使いものにならない。ダウンコンバート方式を使った復調器と、搬送波周波数測定装置１とを比較すると、ダウンコンバート方式の復調器は、搬送波信号に局発信号を乗算し、乗算により得られた上側波帯成分及び下側波帯成分のうちの下側波帯成分をフィルタにより抜き出す処理を行うため、搬送波周波数測定装置１のように振幅が飽和した波形の繰返し信号列を直接計数する方式に比べて長い時間処理を要する。ダウンコンバート方式の復調器は、５００ナノ秒のゲートパルス幅よりも長い時間が経過した後、検波波形を出力し遅延が生じる。これに対して、搬送波周波数測定装置１では、遅延を考慮せず、遅延管理を厳密に行えるようになる。
【００４２】
閾値ＲＦＬＶを、制御ホスト１７は予め設定しておく。図３（ｃ）、図３（ｄ）、図３（ｇ）に示すように、検波器３５の検波出力は、レベル比較部４０により、２値のディジタル値に変換される（ＲＦＤＥＴ）。レベル比較部４０は比較用の閾値ＲＦＬＶを搬送波信号レベルが超えるとＲＦＤＥＴ信号が「検出」を出力する。
【００４３】
搬送波の振幅レベルが閾値ＲＦＬＶを超えた時点ｔ１をレベル比較部４０は検出する。閾値ＲＦＬＶにより検波器３５は、この閾値ＲＦＬＶよりも小さい振幅を持つノイズ波形４６には反応しない。これにより、制御ホスト１７が必要とする入力レベル以上の計測が可能となるとともに、たとえ不要なノイズによりリミッティングアンプ３６が反応してしまっても、ゲート生成部４２の誤検知を回避することが可能となる。
【００４４】
また、分周比を、制御ホスト１７は予め設定しておく。図３（ｅ）、図３（ｆ）に示すように、プリスケーラ３７は、リミッティングアンプ３６からの入力を、直接分周して出力する（ＦＣＬＫ）。又、プリスケーラ３７の動作は周波数カウンタ制御部４２から入力されるＣＬＫＥＮ信号により制御されており、このプリスケーラ３７はＣＬＫＥＮ信号が有効の時のみ分周動作を行う。ノイズ波形４６に対してプリスケーラ３７が反応しないようにして分周動作が行えるようになっている。
【００４５】
カウンタ部３８は、周波数カウンタ制御部４２からのＧＡＴＥ信号が有効であるときのみ、プリスケーラ３７からのＦＣＬＫ信号をカウントする。このＦＣＬＫ信号は搬送波を分周した繰返し周期を持つクロック信号である。
【００４６】
又、カウント値は、ＧＡＴＥ信号の終了時点ｔ２における立下りエッジから所定の時間後の時点ｔ３において自動的にゼロクリアされる。自動的とは例えばカウンタ部３８以外の書込み部がカウンタ部３８のカウント値をゼロクリアすることを指す。時点ｔ２からゼロクリアされる時点ｔ３までの時間長は、後段のカウンタ累積器４３が累積処理を完了した後にカウンタ部３８がゼロクリアされるように自動的に行われる。
【００４７】
周波数カウンタ制御部４２は、レベル比較部４０からのＲＦＤＥＴ信号をトリガとする。周波数カウンタ制御部４２は、カウンタ部３８へのＧＡＴＥ信号及び、プリスケーラ３７へのＣＬＫＥＮ信号の各タイミング制御を行う。周波数カウンタ制御部４２は、発振部３０からのシステムクロック信号（ＳＣＬＫ）に同期して制御を行うため、ゲートの開閉と、入力の搬送波信号とは非同期となる。
【００４８】
図４は本実施形態に係る搬送波周波数測定方法を説明するためのフローチャートである。ステップＳ１及びステップＳ２は周波数カウンタ制御部４２よりも前段の処理であり、ステップＳ３以降は周波数カウンタ制御部４２による処理である。
【００４９】
ステップＳ１において、分配器３３はバースト波を入力される。ステップＳ２において、リミッティングアンプ３６はバースト波信号を飽和増幅するとともに、検波器３９は検波し比較器４０は検波出力と閾値とを比較しバースト期間の開始タイミングを検出する。
【００５０】
周波数カウンタ制御部４２による制御動作は、ステップＳ３において、まずＲＦＤＥＴ信号の立上りを周波数カウンタ制御部４２が検出し、ＣＬＫＥＮ信号とＧＡＴＥ信号とを有効状態とする。
【００５１】
ステップＳ４において、周波数カウンタ制御部４２はプリスケーラ３７に分周されたクロック信号を出力させる。ステップＳ５において、周波数カウンタ制御部４２はカウンタ部３８にカウントを開始させる。ステップＳ６において、測定時間が経過したかどうかを周波数カウンタ制御部４２は判定する。測定時間が満了するまでの間、Ｎｏルートを通り、ステップＳ５のカウント処理を継続する。図３（ｄ）、図３（ｇ）、図３（ｈ）に示すように、カウンタ部３８はカウントアップを開始する。カウンタ部３８はゲート幅（逓倍数ＧＷ＿Ｎ）×（繰返し周期１／ｆｓ）秒の間、カウントアップを継続する。ゲート幅はＧＡＴＥ信号の有効期間であり、制御ホスト１７からゲート幅（ＧＷ＿Ｎ）値として設定される。このゲート幅の値は、発振部３０のシステムクロック周波数ｆｓのクロック数で定義されている。
【００５２】
ステップＳ６において、ゲート幅（逓倍数ＧＷ＿Ｎ）×（繰返し周期１／ｆｓ）秒が経過した後、Ｙｅｓルートを通り、ステップＳ７において周波数カウンタ制御部４２はカウント処理を終え、ゲートを無効とする。周波数カウンタ制御部４２は、時点ｔ２において、ＣＬＫＥＮ信号を、ＲＦＤＥＴ信号の立下りに同期させて無効状態に移行させる。このように、ＧＡＴＥ信号は、設定されたゲート幅の有効期間を経たのち無効状態に移行する。
【００５３】
ステップＳ８において、周波数カウンタ制御部４２は搬送波周波数を演算する。具体的には、カウンタ累積器４３は、図３（ｉ）、図３（ｊ）に示すように、周波数カウンタ制御部４２からのＧＡＴＥ信号の終了時点である立下りを検出し、一定の時間後、カウンタ部３８が出力するカウンタ値を、このカウンタ累積器４３の累積値に累積する。この累積処理の直前までにカウンタ累積器４３が有する累積値（同図の例では３２２）は、図３（ａ）のバースト入力よりも以前のバーストに対して搬送波周波数測定装置１がカウント処理を終えたときまでに蓄積された値である。ゲート累積器４４も、カウンタ累積器４３と同じタイミングで、ゲート幅Ｎ値（ＧＷ＿Ｎ）を累積する。これらのカウンタ累積器４３及びゲート累積器４４の累積値は双方共に、図３（ｋ）に示す制御ホスト１７からの計測リセット信号により、ゼロクリアされる。
【００５４】
演算部４５は、最終出力であるカウンタ累積値（ＦＣｓｕｍ）とゲート累積値（ＧＷｓｕｍ）とから、次式（１）により入力搬送波の周波数を求める。
【００５５】
搬送波周波数［Ｈｚ］ ＝ （ＦＣｓｕｍ × ｆｓ × ＤＩＶ-1） ／ ＧＷｓｕｍ            …（１）
周波数カウンタ制御部４２は処理を終える。
【００５６】
以上、一連の動作により、搬送波直接計数、及び自動タイミング検出による搬送波周波数計測が可能となる。
【００５７】
送受信制御部１３が１種類のパルス幅を持つパルス信号だけで搬送波を変調している場合、逓倍数ＧＷ＿Ｎの値を固定していても搬送波周波数測定の実行には足りる。送受信制御部１３は複数種類のパルス幅やパルス個数により搬送波を変調することがあるため、本実施形態では、逓倍数ＧＷ＿Ｎの値を変数にした。異なるバースト期間の搬送波が入力される状況においても、逓倍数ＧＷ＿Ｎの値を変えることによって、ゲートパルス信号のゲート幅を可変設定可能になる。短いパルス幅のパルス信号や長いパルス幅のパルス信号によって搬送波はパルス変調されることがある。同じパルス信号が２つプラス延長された波形を持つ信号や、同じパルス信号が３つ連続する波形を持つ信号により搬送波がパルス変調されることもある。レーダ機材がこの搬送波周波数測定装置１を実装することにより、パルス信号のパルス幅やパルス個数が異なる複数のレーダ方式に準拠して搬送波周波数を測定することが可能となる。
【００５８】
各種のレーダ機材に対して搬送波周波数測定装置１を用いた自動検出を行うことにより、ある程度自動化を進めることができる。バースト波信号を計測制御部１４が目的以外のタイミングで受けたときに、誤計測が起こることを防止でき、誤動作を防止できるようになる。
【００５９】
また、搬送波周波数測定装置１により、計測タイミングの自動検出が行えるため、追従性、再現性の向上が期待できる。レベル比較部４０を設けたことによりバースト波信号が入力されたときのみ、プリスケーラ３７が分周出力されるため、ゲートの開始位置が変わったとしても、このゲートの開始位置に対して適切に追従する。バースト波信号が入力された開始位置に反応し、それに応答するという再現性を有する測定が可能となる。
【００６０】
また総合的な効果として高精度計測を目指した際の収束時間の向上も期待できる、搬送波周波数計測装置１が提供される。又、計測タイミングの自動検出により、調整が容易となることから、運用面の向上も期待できる。
【００６１】
ダウンコンバート方式では狭帯域信号をフィルタリングする過程が加わるため、ノイズが発生する。これに対して本実施形態に係る搬送波周波数測定装置１は直接バースト波信号を計測するため、ノイズを消すことができ、精度を向上させることができる。搬送波周波数測定装置１により、搬送波直接計数方式による計測周波数の確度を向上させることができる。機能性に優れた搬送波周波数測定装置１が提供される。
【００６２】
尚、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。上記の実施形態では、発振部３０の発振出力のシステム周波数信号の繰返し周期と、ゲート生成部４１が生成するゲートのゲート幅とはいずれも変更可能である。
【００６３】
カウントアップするために要する時間の時間幅を、ゲートパルス信号のゲートを開く測定時間に一致させているが、Ｍ個分の分周パルス信号をカウントアップするために要する時間の時間幅として演算部４５は（Ｍ×繰返し周期１／ｆｓ）秒に採ることも可能である。
【００６４】
上記実施形態では。ゲート信号はゲートパルス信号であったがゲート信号の波形形状は変更可能である。例えば期間内でそれぞれ所定周期で繰返す所定パルス幅の複数のパルス信号からなるゲート信号であってもよい。
【００６５】
上記バースト波はパルス変調波が連続的にアンテナ送信されたものであったが、搬送波周波数測定装置１は、変調波又は無変調波を断続的にアンテナ送信した無線信号の周波数についても上記例と同様にして測定可能である。検波器３９に入力される信号の変復調方式は所望の変復調方式を用いることができる。
【００６６】
カウンタ累積器４３及びゲート累積器４４は制御ホスト１７に接続されてもよい。演算部４５の機能をＣＰＵ、ＲＯＭ、ＲＡＭによって実現し、搬送波周波数の値をモニタ表示する等してもよい。
【００６７】
カウンタ部３８等の個々のモジュールをベンダにより供給された元のＦＰＧＡに実現するためには、元のＦＰＧＡにネットリストに基づくデータを書込むことにより行われる。ネットリストとは、ＡＮＤ、ＯＲ、フリップフロップ、加算、カウンタ等のロジック回路の要素と、これらの回路間の相互の接続状態とを表現したロジックデータである。各モジュールについてそれぞれハードウェア記述言語を用いて、クロックに対するカウントアップ動作や条件を記述し、記述されたソースコードを論理合成してネットリストを生成する。このネットリストに基づき動作シミュレーションを行って動作の正常を検証した後、元のＦＰＧＡにネットリストデータに基づくデータを書込み、実機としてのＦＰＧＡが完成する。
【００６８】
また、上記実施形態に開示されている複数の構成要素の適宜な組合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【符号の説明】
【００６９】
１…搬送波周波数測定装置、１０…レーダ装置、１１…アンテナ部、１２…スイッチ回路、１２ａ…方向性結合器、１２ｂ…終端抵抗器、１２ｃ…サーキュレータ、１３…送受信制御部、１４…計測制御部、１５…コントロール部、１７…制御ホスト、１８…受信回路、１９…受信制御部、２０…送信回路、２１…送信制御部、２５…受信回路、２６…モニタ回路、２９…範囲、３０…発振部、３１…記憶部、３２…プロテクタ／スイッチ部、３３…分配器、３４…パルス周波数計測部、３５…入力タイミング検出部、３６…リミッティングアンプ、３７…プリスケーラ、３８…カウンタ部、３９…検波器、４０…レベル比較器、４１…ゲート生成部、４２…周波数カウンタ制御部、４３…カウンタ累積器、４４…ゲート累積器、４５…演算部、４６…ノイズ波形。
【図１】
2011237381.tif 000003
【図２】
2011237381.tif 000004
【図３】
2011237381.tif 000005
【図４】
2011237381.tif 000006