(57)【要約】【課題】本発明の課題は、乗算器、加算器とＤＤＳを用いて、同調精度を高めてスプリアスを除去するデジタルＩＱ信号の周波数変換回路を提供することにある。【解決手段】本発明は、デジタルＩ信号ｃｏｓ（ωｔ）とローカル信号ｃｏｓ（ω′ｔ）を乗算する第１の乗算回路３１と、デジタルＱ信号ｓｉｎ（ωｔ）とローカル信号ｃｏｓ（ω′ｔ）を乗算する第２の乗算回路３２と、デジタルＩ信号ｃｏｓ（ωｔ）とローカル信号−ｓｉｎ（ω′ｔ）を乗算する第３の乗算回路３３と、デジタルＱ信号ｓｉｎ（ωｔ）とローカル信号ｓｉｎ（ω′ｔ）を乗算する第４の乗算回路３４と、第１の乗算回路３１の出力信号と第４の乗算回路３４の出力信号を加算する第１の加算回路３８と、第２の乗算回路３２の出力信号と第３の乗算回路３３の出力信号を加算する第２の加算回路３９とを具備することを特徴とする。【選択図】図１
2011223266.tif 000002
【特許請求の範囲】
【請求項１】
デジタルＩ信号ｃｏｓ（ωｔ）とローカル信号ｃｏｓ（ω′ｔ）を乗算する第１の乗算回路と、
デジタルＱ信号ｓｉｎ（ωｔ）とローカル信号ｃｏｓ（ω′ｔ）を乗算する第２の乗算回路と、
デジタルＩ信号ｃｏｓ（ωｔ）とローカル信号−ｓｉｎ（ω′ｔ）を乗算する第３の乗算回路と、
デジタルＱ信号ｓｉｎ（ωｔ）とローカル信号ｓｉｎ（ω′ｔ）を乗算する第４の乗算回路と、
前記第１の乗算回路の出力信号と前記第４の乗算回路の出力信号を加算する第１の加算回路と、
前記第２の乗算回路の出力信号と前記第３の乗算回路の出力信号を加算する第２の加算回路と
を具備することを特徴とするデジタルＩＱ信号の周波数変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルＩＱ検波された信号を使い、更に精度を高める為の同調処理技術であるデジタルＩＱ信号の周波数変換回路に関するものである。
【背景技術】
【０００２】
公知例として、特許文献１があるが、前記公知例の場合、同一ローカル信号によるＩＱ検波の手法を示しているが、一般的にデジタルＩＱ検波された信号を使って再度同調を取る技術ではなかった。
【０００３】
図２は一般的なデジタルＩＱ検波を示す系統図である。図２に示すように、アナログ信号のＩＦ（中間周波）信号ＳｉｆはＡ（アナログ）／Ｄ（デジタル）変換回路１１に入力され、Ａ／Ｄ変換回路１１でデジタル信号に変換される。Ａ／Ｄ変換回路１１から出力されたデジタル信号は、２系統に分割されてそれぞれ第１の乗算回路１２の一方の入力端及び第２の乗算回路１３の一方の入力端に入力される。
【０００４】
第１の乗算回路１２の他方の入力端及び第２の乗算回路１３の他方の入力端にはそれぞれ第１のＤＤＳ（デジタルシンセサイザ）１４で生成される、互いに９０°位相がオフセットしたローカル信号が入力される。第１のＤＤＳ１４は任意の周波数の正弦波及び余弦波を生成できる回路で、０°の出力を余弦波とした場合、９０°の出力は正弦波となる。第１の乗算回路１２の他方の入力端には第１のＤＤＳ１４からｃｏｓ（ωｔ）が入力され、第２の乗算回路１３の他方の入力端には第１のＤＤＳ１４からｓｉｎ（ωｔ）が入力される。
【０００５】
第１の乗算回路１２の出力端からの出力信号ｃｏｓ（ωｔ）は第１のＬＰＦ（ローパスフィルタ）１５を通過してビデオ検波されたデジタルＩ（Ｉｎ−Ｐｈａｚｅ）信号ｃｏｓ（ωｔ）となり第３の乗算回路１６の一方の入力端に入力され、第２の乗算回路１３の出力端からの出力信号ｓｉｎ（ωｔ）は第２のＬＰＦ（ローパスフィルタ）１７を通過してビデオ検波されたデジタルＱ（Ｑｕａｄｒａｔｕｒｅ）信号ｓｉｎ（ωｔ）となり第４の乗算回路１８の一方の入力端に入力される。
【０００６】
第３の乗算回路１６の他方の入力端及び第４の乗算回路１８の他方の入力端にはそれぞれ第２のＤＤＳ（デジタルシンセサイザ）１９で生成される、互いに９０°位相がオフセットしたローカル信号が入力される。第２のＤＤＳ１９は任意の周波数の正弦波及び余弦波を生成できる回路で、０°の出力を余弦波とした場合、９０°の出力は正弦波となる。第３の乗算回路１６の他方の入力端には第２のＤＤＳ１９からｃｏｓ（ω′ｔ）が入力され、第４の乗算回路１８の他方の入力端には第２のＤＤＳ１９からｓｉｎ（ω′ｔ）が入力される。
【０００７】
第３の乗算回路１６の出力端には、出力信号１／２｛ｃｏｓ（ω−ω′）ｔ＋ｃｏｓ（ω＋ω′）ｔ｝が出力され、第４の乗算回路１８の出力端には、出力信号１／２｛ｃｏｓ（ω−ω′）ｔ−ｃｏｓ（ω＋ω′）ｔ｝が出力される。第３の乗算回路１６からの出力信号１／２｛ｃｏｓ（ω−ω′）ｔ＋ｃｏｓ（ω＋ω′）ｔ｝は第３のＬＰＦ（ローパスフィルタ）２０を通過して出力信号Ｉとして出力され、第４の乗算回路１８からの出力信号１／２｛ｃｏｓ（ω−ω′）ｔ−ｃｏｓ（ω＋ω′）ｔ｝は第４のＬＰＦ（ローパスフィルタ）２１を通過して出力信号Ｑとして出力される。
【０００８】
しかしながら、前記出力信号１／２｛ｃｏｓ（ω−ω′）ｔ＋ｃｏｓ（ω＋ω′）ｔ｝及び前記出力信号１／２｛ｃｏｓ（ω−ω′）ｔ−ｃｏｓ（ω＋ω′）ｔ｝のそれぞれ第２項は、第３のＬＰＦ２０及び第４のＬＰＦ２１の通過帯域外であれば除去されるが、第３の乗算回路１６及び第４の乗算回路１８が近接した周波数変換を行った場合は前記第２項が除去されずに残る。その結果、正の周波数領域でのスプリアス、負の周波数領域でのスプリアスが発生する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−８６６８０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明が解決しようとする課題は、帯域外のスプリアスをデジタルフィルタにより除去するのではなく、乗算器、加算器とＤＤＳを用いて、同調精度を高めてスプリアスを除去するデジタルＩＱ信号の周波数変換回路を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明のデジタルＩＱ信号の周波数変換回路は、デジタルＩ信号ｃｏｓ（ωｔ）とローカル信号ｃｏｓ（ω′ｔ）を乗算する第１の乗算回路と、デジタルＱ信号ｓｉｎ（ωｔ）とローカル信号ｃｏｓ（ω′ｔ）を乗算する第２の乗算回路と、デジタルＩ信号ｃｏｓ（ωｔ）とローカル信号−ｓｉｎ（ω′ｔ）を乗算する第３の乗算回路と、デジタルＱ信号ｓｉｎ（ωｔ）とローカル信号ｓｉｎ（ω′ｔ）を乗算する第４の乗算回路と、前記第１の乗算回路の出力信号と前記第４の乗算回路の出力信号を加算する第１の加算回路と、前記第２の乗算回路の出力信号と前記第３の乗算回路の出力信号を加算する第２の加算回路とを具備することを特徴とするものである。
【発明の効果】
【００１２】
本発明は、帯域外のスプリアスをデジタルフィルタにより除去するのではなく、乗算器、加算器とＤＤＳを用いて、同調精度を高めてスプリアスを除去するものである。したがって、帯域内に写りこむ写像をデジタル的に取り除くことができる。すなわち、デジタルＩＱ検波されたそれぞれのデジタルＩ信号及びデジタルＱ信号は、三角関数の加法定理を使うことでイメージとして現れる信号を打ち消し合い、所望の信号を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係るデジタルＩＱ信号の周波数変換回路を示す系統図である。
【図２】一般的なデジタルＩＱ検波を示す系統図である。
【図３】本発明の実施形態に係るデジタルＩＱ信号の周波数変換回路のシミュレーション結果を示す波形図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、詳細に説明する。
【００１５】
図１は本発明の実施形態に係るデジタルＩＱ信号の周波数変換回路を示す系統図である。図１に示すように、デジタルＩＱ検波されたデジタルＩ信号ｃｏｓ（ωｔ）は第１の乗算回路３１の一方の入力端に入力されると共に第３の乗算回路３３の一方の入力端に入力される。デジタルＩＱ検波されたデジタルＱ信号ｓｉｎ（ωｔ）は第２の乗算回路３２の一方の入力端に入力されると共に第４の乗算回路３４の一方の入力端に入力される。
【００１６】
第１の乗算回路３１の他方の入力端及び第２の乗算回路３２の他方の入力端には第１のＤＤＳ３５からの出力信号ｃｏｓ（ω′ｔ）が入力される。第３の乗算回路３３の他方の入力端には第２のＤＤＳ３６からの出力信号−ｓｉｎ（ω′ｔ）が入力され、第４の乗算回路３４の他方の入力端には第３のＤＤＳ３７からの出力信号ｓｉｎ（ω′ｔ）が入力される。
【００１７】
第１の乗算回路３１の出力端からの出力信号ｃｏｓ（ωｔ）ｃｏｓ（ω′ｔ）＝１／２｛ｃｏｓ（ω−ω′）ｔ＋ｃｏｓ（ω＋ω′）ｔ｝は第１の加算回路３８の一方の入力端に入力され、第２の乗算回路３２の出力端からの出力信号ｓｉｎ（ωｔ）ｃｏｓ（ω′ｔ）＝１／２｛ｓｉｎ（ω−ω′）ｔ＋ｓｉｎ（ω＋ω′）ｔ｝は第２の加算回路３９の一方の入力端に入力される。
【００１８】
第３の乗算回路３３の出力端からの出力信号−ｃｏｓ（ωｔ）ｓｉｎ（ω′ｔ）＝−１／２｛−ｓｉｎ（ω−ω′）ｔ＋ｓｉｎ（ω＋ω′）ｔ｝は第２の加算回路３９の他方の入力端に入力され、第４の乗算回路３４の出力端からの出力信号ｓｉｎ（ωｔ）ｓｉｎ（ω′ｔ）＝１／２｛ｃｏｓ（ω−ω′）ｔ−ｃｏｓ（ω＋ω′）ｔ｝は第１の加算回路３８の他方の入力端に入力される。
【００１９】
第１の加算回路３８の出力端からの出力信号ｃｏｓ（ω−ω′）ｔは第１の１／２倍演算回路４０の入力端に入力され、第１の１／２倍演算回路４０の出力端には出力信号１／２｛ｃｏｓ（ω−ω′）ｔ｝が出力信号Ｉとして出力される。第２の加算回路３９の出力端からの出力信号ｓｉｎ（ω−ω′）ｔは第２の１／２倍演算回路４１の入力端に入力され、第２の１／２倍演算回路４１の出力端には出力信号１／２｛ｓｉｎ（ω−ω′）ｔ｝が出力信号Ｑとして出力される。
【００２０】
図３は本発明の実施形態に係るデジタルＩＱ信号の周波数変換回路のシミュレーション結果を示す波形図である。図３に示すように、入力されるデジタルＩＱ信号のＦＦＴ（高速フーリエ変換）波形を、周波数変換した同調後のＦＦＴ波形にはスプリアスが発生していないことが分かる。
【００２１】
以上のように、デジタルＩＱ信号を用いた周波数変換回路の同調精度を高めることにより、スプリアスを除去した所望の信号を得ることができる。
【００２２】
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００２３】
１１…Ａ／Ｄ変換回路、１２…第１の乗算回路、１３…第２の乗算回路、１４…第１のＤＤＳ、１５…第１のＬＰＦ、１６…第３の乗算回路、１７…第２のＬＰＦ、１８…第４の乗算回路、１９…第２のＤＤＳ、２０…第３のＬＰＦ、２１…第４のＬＰＦ、３１…第１の乗算回路、３２…第２の乗算回路、３３…第３の乗算回路、３４…第４の乗算回路、３５…第１のＤＤＳ、３６…第２のＤＤＳ、３７…第３のＤＤＳ、３８…第１の加算回路、３９…第２の加算回路、４０…第１の１／２倍演算回路、４１…第２の１／２倍演算回路。
【図１】
2011223266.tif 000003
【図２】
2011223266.tif 000004
【図３】
2011223266.tif 000005