(57)【要約】【課題】電圧降下を低減する。【解決手段】逆流防止用のダイオードＤ１と並列にトランジスタＱ１が接続される。直流電源１２の正極、負極が、それぞれ、端子Ｐ２，Ｐ１に逆接続されたときは、逆電流が、直流電源１２の負極から、端子Ｐ２、抵抗Ｒ２、ダイオードＤ２、端子Ｐ１を経由して、正極へと流れ、トランジスタＱ１はオフする。一方、直流電源１２の正極、負極が、それぞれ、端子Ｐ１，Ｐ２に接続されたとき、トランジスタＱ１は、ゲート端子に、抵抗Ｒ１，Ｒ２とによって分圧された電圧が印加されてオンする。このトランジスタＱ１のオン抵抗による電圧降下は、ダイオードＤ１の順方向電圧降下よりも小さい。【選択図】図１
2011130621.tif 000002
【特許請求の範囲】
【請求項１】
極性を有する負荷に電圧を印加して前記負荷に駆動電流を供給する直流電源の正極接続用の正極接続端子と、
前記直流電源の負極接続用の負極接続端子と、
前記正極接続端子から前記負荷を介して前記負極接続端子へと流れる前記駆動電流は通過させ、前記駆動電流とは逆方向に流れようとする逆電流を阻止する向きに、前記負荷と前記負極接続端子又は前記正極接続端子との間に接続された逆流防止ダイオードと、
前記逆流防止ダイオードと並列に接続され、前記負荷に前記駆動電流が流れたときに、前記逆流防止ダイオードの順方向電圧降下よりも電圧降下が小さくなるようなオン抵抗を有する半導体素子と、
前記直流電源の前記正極、前記負極が、それぞれ、前記負極接続端子、前記正極接続端子に接続された逆接続状態になったときに前記半導体素子を非導通状態とし、前記正極、前記負極が、それぞれ、前記正極接続端子、前記負極接続端子に接続された正接続状態になったときに前記半導体素子を導通状態とする半導体素子駆動部と、を備えた、
ことを特徴とする電源回路の逆流防止回路。
【請求項２】
前記半導体素子駆動部は、前記直流電源の電圧を分圧した分圧電圧を前記半導体素子のゲート端子に印加する分圧抵抗と、
アノードが前記分圧抵抗の接続点に接続され、カソードが前記正極接続端子に接続され、前記半導体素子の閾値電圧よりも低い順方向電圧降下を有する電流迂回ダイオードと、によって構成された、
ことを特徴とする請求項１に記載の電源回路の逆流防止回路。
【請求項３】
前記半導体素子は、Ｎチャンネル電界効果トランジスタによって構成され、ドレイン端子、ソース端子が、それぞれ、前記逆流防止ダイオードのカソード端子、アノード端子に接続されたものである、
ことを特徴とする請求項１又は２に記載の電源回路の逆流防止回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路の逆流防止回路に関するものである。
【背景技術】
【０００２】
負荷としての電子回路は、直流電源によって電圧が印加され、駆動電流が供給されて駆動する。この電子回路に内蔵された電子部品には極性があり、駆動電流とは逆方向の逆電流が流れた場合、この電子回路が動作しなくなるおそれがある。
【０００３】
このため、直流電源と電子回路との間に、直流電源が逆接続されたときに電子回路に逆電流が流れるのを防止する逆流防止回路を備えた電源回路がある（例えば、特許文献１参照）。
【０００４】
この電源回路の逆流防止回路は、図３に示すように、ダイオードＤ１１によって構成され、電子回路１と直流電源２との間に、駆動電流が流れるようにダイオードＤ１１が接続される。そして、直流電源２が極性を逆して接続された場合に、このダイオードＤ１１は、逆電流が流れようとするのを阻止し、電子回路１を保護するようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−８４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、例えば、シリコンダイオードでは、通電時にダイオードの順方向電圧降下（ＶＦ）により、約０．６Ｖ電圧降下が生じてしまい、電力損失も生じてしまう。
【０００７】
本発明は、このような従来の問題点に鑑みてなされたもので、電圧降下を低減することが可能な電源回路の逆流防止回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この目的を達成するため、本発明の第１の観点に係る電源回路の逆流防止回路は、
極性を有する負荷に電圧を印加して前記負荷に駆動電流を供給する直流電源の正極接続用の正極接続端子と、
前記直流電源の負極接続用の負極接続端子と、
前記正極接続端子から前記負荷を介して前記負極接続端子へと流れる前記駆動電流は通過させ、前記駆動電流とは逆方向に流れようとする逆電流を阻止する向きに、前記負荷と前記負極接続端子又は前記正極接続端子との間に接続された逆流防止ダイオードと、
前記逆流防止ダイオードと並列に接続され、前記負荷に前記駆動電流が流れたときに、前記逆流防止ダイオードの順方向電圧降下よりも電圧降下が小さくなるようなオン抵抗を有する半導体素子と、
前記直流電源の前記正極、前記負極が、それぞれ、前記負極接続端子、前記正極接続端子に接続された逆接続状態になったときに前記半導体素子を非導通状態とし、前記正極、前記負極が、それぞれ、前記正極接続端子、前記負極接続端子に接続された正接続状態になったときに前記半導体素子を導通状態とする半導体素子駆動部と、を備えたことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、電圧降下を低減させることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る電源回路の構成を示すブロック図である。
【図２】図１に示す逆流防止回路の動作を示す図であり、（ａ）は、直流電源が極性を逆にして接続された場合の電流の流れ、（ｂ）は、直流電源が正常に接続された場合の電流の流れを示す。
【図３】従来の逆流防止回路を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態に係る電源回路を図面を参照して説明する。
本実施形態に係る電源回路は、図１に示すように、電子回路１１と、直流電源１２と、逆流防止回路１３と、を備える。
【００１２】
電子回路１１は、各種電子部品によって構成された負荷である。電子回路１１に内蔵された電子部品には極性があり、電子回路１１は、直流電圧が印加され、図中、矢印方向に駆動電流が供給されて正常に動作する。
【００１３】
直流電源１２は、電子回路１１に直流電圧を印加して電流を供給する電源である。尚、図１では、直流電源１２が正常に接続された場合の極性＋、−を示す。
【００１４】
逆流防止回路１３は、直流電源１２が極性を逆にして接続された場合に、電子回路１１に正常時とは逆の逆電流が流れるのを防止して電子回路１１を保護する回路であり、ダイオードＤ１，Ｄ２，Ｄ３と、トランジスタＱ１と、抵抗Ｒ１，Ｒ２と、を備える。
【００１５】
また、逆流防止回路１３は、端子Ｐ１〜Ｐ４を備える。端子Ｐ１，Ｐ２は、それぞれ、直流電源１２の正極接続用の正極接続端子、負極接続用の負極接続端子である。また、端子Ｐ３，Ｐ４は、電子回路１１の接続用端子であり、電子回路１１の一端、他端は、それぞれ、端子Ｐ３，Ｐ４に接続される。
【００１６】
ダイオードＤ１は、直流電源１２の正極、負極が、それぞれ、端子Ｐ１，Ｐ２に接続されたときに、端子Ｐ１から電子回路１１を介して端子Ｐ２へと流れる駆動電流は通過させ、駆動電流とは逆方向に流れようとする逆電流を阻止する逆流防止ダイオードである。
【００１７】
ダイオードＤ１のカソード端子、アノード端子は、それぞれ、端子Ｐ２，Ｐ４に接続される。このダイオードＤ１は、例えば、シリコン半導体によって形成され、その順方向電圧降下は、約０．７Ｖである。
【００１８】
トランジスタＱ１は、直流電源１２が正常な極性で接続された場合には、オンし、極性を逆にして接続された場合には、オフして電子回路１１を保護するための半導体素子である。トランジスタＱ１は、例えば、ＮチャンネルＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）によって構成される。
【００１９】
ダイオードＤ２は、トランジスタＱ１に含まれるボディダイオードである。ボディーダイオードは、図１に示すように、カソード、アノードが、それぞれ、ドレイン、ソースに等価的に接続される。
【００２０】
通常、ＮチャンネルＭＯＳＦＥＴは、電流がドレイン端子からソース端子に流れるように接続されることが多い。しかし、本実施形態では、ダイオードＤ２を経由して逆電流が電子回路１１に流れないように、トランジスタＱ１は、通常時とは逆向きに接続される。
【００２１】
即ち、トランジスタＱ１のソース端子は、ダイオードＤ１のアノード端子に接続され、ドレイン端子は、ダイオードＤ１のカソード端子に接続される。
【００２２】
抵抗Ｒ１，Ｒ２とダイオードＤ３とは、直流電源１２の正極、負極が、それぞれ、端子Ｐ２，Ｐ１に接続された逆接続状態になったときにトランジスタＱ１をオフ（非導通状態）とし、正極、負極が、それぞれ、端子Ｐ１，Ｐ２に接続された正接続状態になったときにトランジスタをオン（導通状態）とする回路である。
【００２３】
このうち、抵抗Ｒ１，Ｒ２は、直流電源１２の電圧を分圧して、分圧した電圧をトランジスタＱ１のゲート端子に印加するための抵抗であり、抵抗Ｒ１の一端は、端子Ｐ１に接続される。
【００２４】
抵抗Ｒ２の一端は、抵抗Ｒ１の他端に接続され、抵抗Ｒ２の他端は、端子Ｐ２に接続される。そして、トランジスタＱ１のゲート端子は、抵抗Ｒ１，Ｒ２の接続点に接続される。
【００２５】
抵抗Ｒ１，Ｒ２による分圧比は、トランジスタＱ１のゲート端子に閾値電圧を超える電圧が印加されるような値に設定される。また、抵抗Ｒ１，Ｒ２の抵抗値は、抵抗による電力損失とＦＥＴのゲートを駆動可能な大きさに基づいて設定される。
【００２６】
ダイオードＤ３は、直流電源１２が極性を逆にして接続された場合に、導通して電流を端子Ｐ１へと流すための電流迂回ダイオードである。ダイオードＤ３のカソード端子は、端子Ｐ１に接続され、アノード端子は、トランジスタＱ１のゲート端子に接続される。尚、このダイオードＤ３の順方向電圧降下ＶＦは、約０．７Ｖであり、トランジスタＱ１の閾値電圧よりも小さい。
【００２７】
次に本実施形態に係る電源回路の動作を説明する。
図２（ａ）に示すように、極性を逆にして直流電源１２が電子回路１１に接続された場合、電流は、破線で示すように、直流電源１２の正極から、端子Ｐ２、抵抗Ｒ２、ダイオードＤ３、端子Ｐ１を経由して、負極へと流れる。
【００２８】
このため、トランジスタＱ１のゲート−ソース間には、ダイオードＤ３の順方向電圧降下である約０．７Ｖの電圧しか生じなくなり、トランジスタＱ１のドレイン−ソース間は非道通状態となる。
【００２９】
トランジスタＱ１にはボディダイオードであるダイオードＤ２が含まれているため、電子回路１１への逆電流は、ダイオードＤ３とトランジスタＱ１とダイオードＤ２とにより遮断され、電子回路１１には、逆電流が殆ど流れなくなる。
【００３０】
一方、図２（ｂ）に示すように、直流電源１２の正極、負極が、それぞれ、端子Ｐ１，Ｐ２に接続されて、直流電源１２が正常に接続された場合、直流電源１２の電圧は、抵抗Ｒ１，Ｒ２によって分圧され、トランジスタＱ１のゲート端子には、接続点の分圧電圧が印加される。
【００３１】
このため、トランジスタＱ１は、ドレイン−ソース間が導通状態になってオンする。このため、直流電源１２から供給される駆動電流は、破線で示すように、直流電源１２の正極から、端子Ｐ１、電子回路１１、トランジスタＱ１のソース−ドレイン、端子Ｐ２を経由して、直流電源１２の負極へと流れる。
【００３２】
トランジスタＱ１がオンしている時には、（ボディ）ダイオードＤ２とオン抵抗とが並列接続されることになり、トランジスタＱ１のオン抵抗がダイオードＤ２の順方向電圧降下より小さい場合には、ダイオードＤ２には電流が殆ど流れず、駆動電流はトランジスタＱ１のソース−ドレインを流れる。
【００３３】
従って、トランジスタＱ１のオン抵抗はできる限り小さい方が望ましく、本実施形態では、トランジスタＱ１のＦＥＴの特性を利用して電圧降下を低減させている。
【００３４】
以上説明したように、本実施形態によれば、逆流防止用のダイオードＤ１と並列に、駆動電流が流れたときのオン抵抗による電圧降下がダイオードＤ１の順方向電圧降下よりも小さくなるトランジスタＱ１が接続される。
【００３５】
そして、抵抗Ｒ１，Ｒ２と、ダイオードＤ２により、電子回路１１に駆動電流が流れたときは、トランジスタＱ１を導通状態とし、逆電流が流れようとしたときは、トランジスタＱ１を非導通状態とするようにした。
【００３６】
従って、従来通り、直流電源１２が極性を逆にして接続された場合の電子回路１１の保護が可能であり、逆流防止回路１３で生じる電圧降下を低減することができ、電力損失を低減させることもできる。
【００３７】
尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施形態に限られるものではない。
例えば、上記実施形態では、逆流防止用のダイオードＤ１を端子Ｐ２と電子回路１１との間に接続した。しかし、トランジスタＱ１に含まれているダイオードＤ２を利用して、このダイオードＤ１を省くこともできる。
【００３８】
上記実施形態では、半導体素子として、トランジスタＱ１に、ＮチャンネルＭＯＳＦＥＴを用いた。しかし、トランジスタＱ１は、ＮチャンネルＭＯＳＦＥＴに限られるものではなく、ＰチャンネルＭＯＳＦＥＴであってもよい。
【００３９】
ダイオードＤ１の接続位置は、端子Ｐ２と電子回路１１との間に接続されるとは限らず、端子Ｐ１と電子回路１１との間に接続されてもよい。この場合、トランジスタＱ１も、同様に、ダイオードＤ１と並列に、端子Ｐ１と電子回路１１との間に接続される。
【００４０】
直流電源１２が極性を逆にして接続された場合に、光、音等による警報を発するようにしてもよい。この場合、例えば、端子Ｐ２から、抵抗Ｒ２、ダイオードＤ３を経由して端子Ｐ１へと流れる電流経路と直列又は並列に、ＬＥＤ（Light Emitting Diode:発光ダイオード）、ブザー等が接続される。
【符号の説明】
【００４１】
１１  電子回路
１２  直流電源
１３  逆流防止回路
Ｄ１  ダイオード
Ｄ２  ダイオード（ボディダイオード）
Ｄ３  ダイオード
ＦＥＴ  
Ｒ１，Ｒ２  （分圧）抵抗
【図１】
2011130621.tif 000003
【図２】
2011130621.tif 000004
【図３】
2011130621.tif 000005