(57)【要約】【課題】良好なエッジロールオフ値および良好な局所的平坦度を有すると同時に、望ましくない結晶欠陥、背面のハロ、オートドーピングおよびナノトポグラフィ作用を回避した、応力フリーのエピタキシャルコーディング半導体ウェハを提供すること。【解決手段】ここに記載されているのは、前面および背面を有する半導体ウェハである。この半導体ウェハは、さらに光弾性応力測定（"ＳＩＲＤ"）によれば応力のないエピタキシャル層を前面に有し、さらにその背面にナノトポグラフィおよび「ハロ」を有しており、上記のナノトポグラフィは、２ｍｍ×２ｍｍの面積を有する正方形の測定ウィンドウにて２ｎｍ以上かつ５ｎｍ以下のＰＶ（＝peak to valley ピークから谷間まで）高さ偏差として表され、また上記のハロは、0.1ppm以上かつ5ppm以下のヘーズによって表される。【選択図】図１
2011142327.tif 000002
【特許請求の範囲】
【請求項１】
前面および背面を有する半導体ウェハにおいて、
該半導体ウェハは、さらに光弾性応力測定（"ＳＩＲＤ"）によれば応力のないエピタキシャル層を前面に有し、さらにその背面にナノトポグラフィおよび「ハロ」を有しており、
前記のナノトポグラフィは、２ｍｍ×２ｍｍの面積を有する正方形の測定ウィンドウにて２ｎｍ以上かつ５ｎｍ以下のＰＶ（＝peak to valley ピークから谷間まで）高さ偏差として表され、
また前記のハロは、0.1ppm以上かつ5ppm以下のヘーズによって表されることを特徴とする、
前面および背面を有する半導体ウェハ。
【請求項２】
-10nm〜+10nmのエッジロールオフパラメタを有しており、
ここで当該のエッジロールオフパラメタは、前記のシリコンウェハのエッジから１ｍｍの距離で測定した偏差であって、回帰によって決定される基準線から、厚さ測定によって決定される平均断面の偏差に相当する、
請求項１に記載の半導体ウェハ。
【請求項３】
0.025μｍ以上かつ0.04μｍ以下の最大局所平坦度値ＳＦＱＲmaxを有する、
請求項１に記載の半導体ウェハ。
【請求項４】
エピタキシャル層にて±２％以上かつ±５％以下の抵抗均一性を有する、
請求項１に記載の半導体ウェハ。
【請求項５】
2500〜3000μｓのμＰＣＤによる再結合ライフタイムを有する、
請求項１に記載の半導体ウェハ。
【請求項６】
単結晶シリコンのウェハであり、
当該ウェハにエピタキシャルシリコン層が被着され、
当該ウェハは、１５０mm，２００mm，３００mmまたは４５０mmの直径を有する、
請求項１に記載の半導体ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、前面が化学蒸着法（ＣＶＤ  chemical vapor deposition）によってコーティングされた半導体ウェハに関する。
【背景技術】
【０００２】
化学蒸着法の間、特に研磨した半導体ウェハにエピタキシャル層をデポジションする間、殊に、「オートドーピング（auto doping）」および「ハロ（halo）」という語で知られている２つの現象が発生することがある。
【０００３】
「オートドーピング」では、ドーパントが半導体ウェハの背面から、気相を介してデポジションガスに入り、これが半導体ウェハの前面全体に供給される。つぎにこれらのドーパントは、上記のエピタキシャル層に、主に半導体ウェハの前面のエッジ領域に取り込まれるため、このエピタキシャル層の抵抗が半径方向に多かれ少なかれ著しく変化してしまい、望ましくないことになる。
【０００４】
「ハロ（halo）」とは、半導体ウェハの背面において光散乱構造によって発生する散乱光作用のことであり、またこれは半導体ウェハの背面に平行光線を当てることによって観察可能である。上記の構造により、半導体ウェハの背面の表面に遷移部がマークされ、この遷移部では自然酸化層（native oxide layer）であった領域と、酸化層が存在しないまたはもはや存在しなくなった領域とが隣接している。このような遷移部は、実際のエピタキシャルデポジションを行う前の水素雰囲気における前処理中（「プリベーク」（pre-bake））に、自然酸化層の除去が不完全であった場合に発生する。この作用を定量化するための１つの選択肢は、ヘーズ（haze，混濁度、不透明度）の散乱光測定であり、これは、例えば、いわゆるＤＮＮ（"DarkField Narrow Normal")またはＤＷＮ（"DarkField Wide Normal"）チャネルにおいてKLA Tencor社製のＳＰ１散乱光メータによって行われる。
【０００５】
「オートドーピング」に伴う問題を回避するため、ＵＳ６１２９０４７によって提案されるのは、半導体ウェハを支持するサセプタの凹み（「ポケット」）の底部にスリットを設けることであり、このスリットはこの底部の外側のエッジに配置される。半導体ウェハの背面から拡散して放出されるドーパントは反応器からフラッシングガスによって除去することができ、その前に半導体ウェハの前面に先に到達することはない。ここでこのフラッシングガスは、サセプタに設けられたスリットを通してウェハの背面に供給される。
【０００６】
ＵＳ６５９６０９５Ｂ２によれば、同じ目的でサセプタに底部全体に小さな孔が設けられている。ここでも半導体ウェハの背面から拡散して放出されるドーパントは、横を流れるフラッシングガスを供給することによって運び出される。この手段は「ハロ」形成に対しても有効である。それは、これらの手段によって、自然酸化層の除去が促進されるからである。なぜならば、元々の酸化物が溶融することによって生成されるガス状の反応生成物も、底部の孔および横を流れるフラッシングガスによって運び出されて取り除かれるからである。
【０００７】
ＤＥ１０３２８８４２には、少なくとも１５％の多孔率および0.5〜1.5 g/cm3の密度を有するガス通気性構造のサセプタが記載されている。このような多孔性のサセプタを使用することによって、自然酸化層が溶解することによって前処理中に形成されるガス状の反応生成物と、コーティングしようとする半導体ウェハから拡散するドーパントとを、このサセプタの孔を通してサセプタの背面に逃がしてやり、またフラッシングガスの流れによって捉えて反応器から取り除くことができる。上記のサセプタを使用することによって、半導体ウェハの背面の望ましくないナノトポグラフィ作用を回避することも可能である。ここでこのナノトポグラフィ作用は、孔を有するサセプタの場合に発生するものである。サセプタの孔は、コーティングしようとする半導体ウェハの背面および前面における温度領域に影響を与え、これによってデポジション速度が局所的に変化して、最終的には上記のようなナノトポグラフィ作用になるのである。ナノトポグラフィとは、横方向に0.5mm〜10mmにわたって測定される、ナノメートル範囲の高さの変化のことである。
【０００８】
半導体ウェハのエピタキシャルコーティングにおける別の問題として挙げられるのは、エピタキシャルコーティングされた半導体ウェハにおける応力であり、この応力によって転位（dislocation)およびすべり（slip）が発生することがある。
【０００９】
半導体ウェハにおけるずれを識別する幾つかの方法が公知である。すなわち、その１つは平行光線による視覚的な検査による方法であり、また半導体ウェハの表面を検査する装置を用いる方法、またはナノトポグラフィを決定するのに有利な装置を用いた方法もある。
【００１０】
しかしながら上記の状況において最も感度の高い方法は、ＳＩＲＤ（"Scanning Infrared Depolarization"）であり、それはＳＩＲＤを用いれば、ずれだけでなく光弾性応力も測定できるからである。発生する光学的な複屈折にも基づいて、応力場、ずれ、ずれ線（slipline）、エピタキシャル欠陥を識別するＳＩＲＤ法は、例えば、ＵＳ６８２５４８７Ｂ２に記載されている。
【００１１】
エピタキシャルコーティングされる半導体ウェハにおいて、熱によって発生する応力は、半導体ウェハのエピタキシャルコーティングの際に、水素雰囲気における前処理中（ベーク）および実際のコーティングステップにおいて、水素雰囲気に塩化水素を添加して（ＨＣlエッチング）、温度を下げることによって回避することができる。
【００１２】
しかしながらコーティング温度を低くすると、「ヒロック」（hillock）、「マウンド（mound）」または「ピット（pit）」という語で知られている積層欠陥または典型的なエピタキシャル欠陥などの結晶欠陥が生じてしまい望ましくない。極めて低い温度では、多結晶シリコン成長さえも発生し得る。別の欠点は、エピタキシャル層のエッジロールオフの悪化および半導体ウェハの局所的な平坦度の悪化（幾何学形状、ＳＦＱＲ）である。さらに低いデポジション温度によって成長速度が低下して、プロセスの効率が悪化してしまう。
【００１３】
したがって前処理温度およびデポジション温度は、これに関連する欠点のために下げることができないのである。
【００１４】
エピタキシャルコーティングされる半導体ウェハにおいて、高い前処理温度およびデポジション温度によって、応力、転位およびずれを低減することに関し、従来技術により、解決のためのアプローチはまだ示されていない。しかしながらこの高い温度は上で説明したように無条件に必要である。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】ＵＳ６１２９０４７
【特許文献２】ＵＳ６５９６０９５Ｂ２
【特許文献３】ＤＥ１０３２８８４２
【特許文献４】ＵＳ６８２５４８７Ｂ２
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明の課題は、良好なエッジロールオフ値および良好な局所的平坦度を有すると同時に、望ましくない結晶欠陥、背面のハロ、オートドーピングおよびナノトポグラフィ作用を回避した、応力フリーのエピタキシャルコーディング半導体ウェハを提供することである。
【課題を解決するための手段】
【００１７】
上記の課題は、請求項１に記載した前面および背面を有する半導体ウェハにおいて、この半導体ウェハは、さらに光弾性応力測定（"ＳＩＲＤ"）によれば応力のないエピタキシャル層を前面に有し、さらにその背面にナノトポグラフィおよび「ハロ」を有しており、上記のナノトポグラフィは、２ｍｍ×２ｍｍの面積を有する正方形の測定ウィンドウにて２ｎｍ以上かつ５ｎｍ以下のＰＶ（＝peak to valley ピークから谷間まで）高さ偏差として表され、また前記のハロは、0.1ppm以上かつ5ppm以下のヘーズによって表されることを特徴とする、前面および背面を有する半導体ウェハを提供することによって解決される。
【図面の簡単な説明】
【００１８】
【図１】本発明による装置を示す図である。
【図２】従来技術によるＳＩＲＤ測定の結果を示す図である。
【図３】本発明による半導体ウェハにおけるＳＩＲＤ測定の結果を示す図である。
【図４】ＳＩＲＤ測定においてエッジに見える支持点の意味を示す図である。
【発明を実施するための形態】
【００１９】
本発明は、エピタキシャル反応器における化学蒸着によって半導体ウェハの前面に層をデポジットする際に半導体ウェハを支持する装置に関しており、この装置は、ガス通気性の構造を有するサセプタと、このサセプタに配置されるリングとを有しており、ここでこのリングは、サスセプタと、支持される半導体ウェハとの間の熱バッファとして作用する。
【００２０】
このサセプタは有利には、少なくとも１５％の多孔度（孔の体積／全体積）および0.5〜1.5g/cm3の密度を有するサセプタである。
【００２１】
サセプタのこの所要の多孔度および密度は、サセプタを作製中に繊維または粒子を適切に圧縮することによって得ることができる。
【００２２】
サセプタは有利には黒鉛または黒鉛繊維からなる。
【００２３】
サセプタは有利には炭化ケイ素でコーティングされる。
【００２４】
本発明による装置は、サセプタに配置されるリングを含んでおり、有利にはこのリングの厚さおよび材料特性を選択して、このリングが、サセプタと、支持される半導体ウェハとの間の熱バッファとして作用するようにする。
【００２５】
このリングは有利には、収容する半導体ウェハの直径よりも小さい内径を有する。
【００２６】
このリンクの外径は有利には、収容する半導体ウェハの直径よりも大きく、また有利にはサセプタの直径に等しい。
【００２７】
リングの外径をサセプタの直径よりも数ｍｍ大きくすると殊に有利である。
【００２８】
上記のリングは有利には少なくとも0.5mm厚であり、殊に有利には0.5〜1.5mm厚であり、さらに有利には1mm厚である。
【００２９】
さらに上記のリングは、半導体ウェハを収容するために同様のリング状の凹部を有すると有利である。
【００３０】
このリング状の凹部は有利には、0.3〜0.7mmの深さ、殊に有利には0.5mmの深さと、3〜15mmの幅、殊に有利には6mmの幅とを有する。
【００３１】
上記のリングは有利には炭化ケイ素製のリングである。
【００３２】
炭化ケイ素でコーティングされた黒鉛リングを使用することも有利である。
【００３３】
上記のリングは有利には、1000℃において５〜１００W/mK、殊に有利には5〜50 W/mKの、さらに有利には10〜30 W/mKの熱伝導率を有する材料からなる。
【００３４】
本発明による装置は有利には枚葉式ウェハ反応器（single-wafer reactor）に使用される。
【００３５】
Applied Materials（AMAT Centrura Epi）およびＡＳＭ社製の枚葉式ウェハ反応器を使用するのが殊に有利である。
【００３６】
本発明による装置は有利には、直径150mm，200mm，300mmおよび450mmの半導体ウェハを収容するように構成される。
【００３７】
本発明の目的はまたエピタキシャルコーティング半導体ウェハを作製する方法によって達成され、この方法では、少なくとも前面が研磨される複数の半導体ウェハが用意され、引き続いてエピタキシャル反応器において800〜1200℃の温度で化学蒸着することによって、研磨された前面にエピタキシャル層が個別にコーティングされる。ここでこれは、サセプタと、このサセプタに配置されるリングとを有する装置において、上記の用意した半導体ウェハのうちの１つをそれぞれ支持することによって行われる。上記のサセプタは、ガス通気性の構造を有しており、またリングは、サセプタと、支持される半導体ウェハとの間の熱バッファとして使用される。この半導体ウェハはリングに載置され、半導体ウェハの背面は、ガス通気性構造を有するサセプタの底部の方を向いているがサセプタに接触していないため、ガス状の物質は、半導体ウェハの背面にわたる領域から、ガス拡散によってサセプタを通り、サセプタの背面にわたる領域に送出される。さらに上記の半導体ウェハと、リングとはその背面のエッジ領域だけで接触し、ここでは光弾性応力測定（"ＳＩＲＤ"）によって、半導体ウェハに発生する応力は測定されない。
【００３８】
本発明による方法では、少なくとも前面が研磨される複数の半導体ウェハがはじめに用意される。
【００３９】
このために従来技術によって作製される単結晶、有利にはチョクラルスキによるつぼ引き出しによって作製される単結晶が、公知のスライス法によって、有利には遊離研磨材（スラリ（"slurry"））また束縛された研磨材（ダイヤモンドワイヤ）を使用して、複数の半導体ウェハにスライスされる。
【００４０】
さらに機械的プロセスステップ、例えば、順次片面研磨法、同時両面研磨法（ＤＤＧ double-sided grinding）またはラッピングが行われる。ノッチまたはフラットのような既存の任意の機械的マーキングを含む半導体ウェハのエッジもふつう処理される（「エッジ−ノッチ研削」）。
【００４１】
さらに化学処理ステップも行われ、これには洗浄およびエッチングステップが含まれる。
【００４２】
研削、洗浄およびエッチングステップの後、従来技術にしたがい、上記の半導体ウェハの表面は有利にはストックポリシング（stock polishing）によって滑らかにされる。これは有利には両面研磨（ＤＳＰ）によって行われ、このために複数の半導体ウェハが、薄い歯付きディスクに固定せずに配置され、研磨布で覆われた上側の研磨プレートと下側の研磨プレートとの間で「自由に浮遊して」前面および背面が同時に研磨される。
【００４３】
さらに上記の用意した半導体ウェハの前面は有利には、線条痕（streak）がないように研磨され、ここでこれは例えば、アルカリ性研磨ゾルを使用して柔らかい研磨布によって行われる。刊行物においてこのステップはＣＭＰ研磨（化学機械研磨  "chemical-mechanical polishing"）と称されることが多い。
【００４４】
研磨の後、上記半導体ウェハには有利には従来技術により、親水性の洗浄および乾燥が行われる。
【００４５】
引き続き、枚葉式ウェハ反応器において、用意した上記の半導体ウェハの研磨した前面側にエピタキシャル層がデポジットされる。
【００４６】
この場合に上記の半導体ウェハは、サセプタに直接載置されるのではなく、サセプタに配置されるリングに載置されるため、半導体ウェハの背面は、サセプタの底部を向くことになる。
【００４７】
このサセプタの底部はガス通気性の構造を有する。
【００４８】
このサセプタは有利には、少なくとも１５％の多孔度（孔の体積／全体積）および0.5〜1.5g/cm3の密度を有する。
【００４９】
上記のリングはこのサセプタに配置される。したがってリングは、サセプタに接続されていないのである。
【００５０】
有利にはリングの厚さおよび材料特性を選択して、このリングが、サセプタと、支持される半導体ウェハとの間の熱バッファとして作用するようにする。
【００５１】
上記のリングは有利には少なくとも0.5mm厚であり、殊に有利には0.5〜1.5mm厚であり、さらに有利には1mm厚である。
【００５２】
さらに上記のリングは、半導体ウェハを収容するための同様にリング状の凹部を有すると有利である。
このリング状の凹部は、0.3〜0.7mmの深さ、殊に有利には0.5mmの深さと、3〜15mmの幅、殊に有利には6mmの幅とを有する。
【００５３】
上記のリングは有利には炭化ケイ素製のリングである。
【００５４】
炭化ケイ素でコーティングされた黒鉛リングを使用することも有利である。
【００５５】
上記のリングは有利には、1000℃において５〜１００W/mK、殊に有利には5〜50 W/mKの、さらに有利には10〜30 W/mKの熱伝導率を有する材料からなる。
【００５６】
上記のエピタキシャル反応器は有利には枚葉式ウェハ反応器であり、殊に有利にはApplied Materials（AMAT Centura Epi）またはASM社製の枚葉式ウェハ反応器である。
【００５７】
用意する上記の半導体ウェハの直径は有利には150mm，200mm，300mmおよび450mmである。
【００５８】
本発明の発明者が発見したのは、ガス通気性構造（フェルト、細孔、ホール、スリット、孔）を有するすでに説明した従来技術のサセプタが、半導体ウェハの背面のハロおよびナノトポグラフィに関する特性に与える作用は、本発明による方法においても維持されることである。すなわち、半導体ウェハがサセプタに直接載置されておらずリングに載置されている場合に対しても上記の作用は維持されるのである。
【００５９】
このことは、半導体ウェハの前処理中に、エピタキシャルコーティングしようとする半導体ウェハが事前加熱され、自然酸化層を除去するため、ふつう水素雰囲気であるフラッシングガスに曝される際にすでに観察される。
【００６０】
この酸化層が溶解する際に形成されるガス状の反応生成物ならびに半導体ウェハから拡散するドーパントは、サセプタのガス通気性構造を通って、すなわち、サセプタの孔または開口部を通ってガス拡散によって逃げ出して、サセプタの背面に達し、ここでこれらはフラッシングガスによって取り込まれて、反応器の流れから除去される。
【００６１】
上記の酸化層を取り除いた後、有利には塩化水素であるエッチング液をフラッシングガスに添加して、エピタキシャル層をデポジットする前に半導体ウェハの前面の表面を滑らかにする。
【００６２】
エピタキシャル層をデポジットするため、エピタキシャルコーティングする半導体ウェハをデポジション温度にして、半導体ウェハの前面をデポジションガスに触れさせる。その一方でこの基板ウェハの背面を引き続いて上記のフラッシングガスの作用に曝したままにすると有利である。
【００６３】
上記のデポジションガスには化合物が含まれており、この化合物が化学的に劈開された後、この化合物によって上記の層を形成する物質が得られる。これらの物質に有利に含まれるのは、シリコン、ゲルマニウムおよびホウ素などのドーパントである。
【００６４】
トリクロロシラン、水素およびジボランから構成されるデポジションガスが殊に有利である。
【００６５】
エピタキシャル層をデポジットした後、エピタキシャルコーティングされた半導体ウェハは、例えば、反応器を介して供給される水素流において冷却される。
【００６６】
サセプタに載置されるリングの作用は、半導体ウェハとサセプタとが接触しておらず、したがってこの半導体ウェハが表面に応力点を有しないことである。このため、この半導体ウェハは応力フリーである。すなわちこの半導体ウェハの表面には機械的な応力がない。
【００６７】
さらに炭化ケイ素からなるリングは、半導体ウェハとサセプタとの間の一種の絶縁ないしは熱バッファを形成するために使用される。これによる作用は、転位およびずれに結び付き得る熱による応力が、エッジの支持点においても発生しないことである。
【００６８】
例えば、PVA TePla社製のSIRD Metrology SystemまたはJeneWave社製のSIRD-300装置は、上記の応力を決定するのに有利である。TePla SIRD装置の感度は6 kPaである。したがって本発明の範囲において応力フリーの半導体ウェハとは、6 kPaより大きい応力を有しない半導体ウェハのことである。半導体ウェハの前面および背面の両方またそのエッジ領域も、上記のＳＩＲＤ測定装置によって調べることができる。例えば幾何学形状測定装置（geometry measuring instrument）の場合のように、エッジ除外領域（edge exclusion）はない。したがって特に断らない限り、ＳＩＲＤによって調べた半導体ウェハの応力についてのデータはそれぞれ、この半導体ウェハの前面および背面およびエッジ領域（エッジ除外領域なし）についてのものである。
【００６９】
リング材料として炭化ケイ素も殊に有利である。それはこれが硬く、密であるが、（例えば石英のように）脆くなく、比較的安価であり、さらに直ちにプロセス可能だからである。炭化ケイ素は、不透明（混濁状）であり、したがって光導波作用を発生させることはない。
【００７０】
使用される枚葉式ウェハ反応器は、ＩＲランプによって上および下から加熱される。
【００７１】
この結果、慣用のサセプタを使用する場合、前処理およびコーティングステップ中に半導体ウェハはサセプタよりも温度が高くなる。したがって熱によって発生する応力は、サセプタと接触する点において発生し、この応力は、最悪の場合、半導体ウェハの転位およびずれに結び付くことがある。
【００７２】
しかしながらリング、殊に炭化ケイ素のリングを有するサセプタの場合、このリングの温度は、サセプタの温度よりも高くなり、また半導体ウェハの温度に近い温度値を有する。したがって従来技術において発生する熱応力を回避できるのである。
【００７３】
このような作用は、デポジションプロセス後に半導体ウェハを冷却する場合のように、半導体ウェハの温度がサセプタの温度よりも低い場合にも発生する。ここでもリングは一種の熱バッファとして動作する。
【００７４】
本発明による方法および本発明による装置の別の利点は、上記のリングが極めて正確に作製でき、殊にそのサイズおよび粗さの両方について正確に作製できることである。したがって本発明による装置を半導体ウェハに一層良好に適合させることができ、これによってこの半導体ウェハの支持点における機械的な応力場を回避することも可能である。
【００７５】
本発明によれば、リングはサセプタに直接載置される。しかしながら、択一的に、すなわちスペーサを用いてサセプタ表面から数ミリメートル上方にリングを支持することは有利ではない。その理由は、このようにすれば、背面に高濃度にドーピングされた半導体ウェハから拡散されるガスが、リングの下で横方向に逃げ、したがって「オートドーピング」作用が低減されるという利点が得られるが、他方ではリング（したがって半導体ウェハ）とサセプタとの間隔が増大することによって熱平衡作用が低減されてしまい、熱によって発生する応力およびずれを発生する可能性が高くなってしまうからである。さらにデポジションガスは、リングとサセプタとの間に侵入することがあるため、ウェハの背面もコーティングされてしまい不都合である。
【００７６】
これとは異なり、本発明の方法によれば、リングは固定的に載置されているため、どのような背面のデポジションも回避される。それはこのデポジションガスは、サセプタと半導体ウェハとの間に侵入することができず、したがって半導体ウェハの背面に到達し得ないからである。
【００７７】
エピタキシャルコーティングされる半導体ウェハは有利には単結晶シリコンのウェハであり、このウェハにエピタキシャル層が被着される。
【００７８】
エピタキシャルコーティングされる上記の半導体ウェハは有利には、少なくとも前面が研磨される。
【００７９】
エピタキシャルコーティングされる半導体ウェハは有利には、背面がエッチングされて研磨される。
【００８０】
エピタキシャルコーティングされる上記の半導体ウェハの直径は有利には150 mm，200mm，300mmまたは450mmである。
【００８１】
本発明による方法の別の利点は、本発明により、デポジション温度についてプロセスウィンドウを拡大できることである。
【００８２】
ふつうｐ−シリコンウェハ（ドーピングレベルの低いシリコンウェハ）は、ドーピングレベルの高いｐ＋シリコンウェハよりも応力の影響を受け易い。
【００８３】
このため、ｐ＋シリコンウェハにエピタキシャル層をデポジットするための温度は、ｐ−シリコンウェハと比較して高く選択することができる。
【００８４】
従来技術による（枚葉式ウェハ反応器の）典型的なデポジション温度はつぎの通りである。すなわち、
ｐ−／ｐ＋（高濃度にドーピングしたシリコンウェハ上の、低濃度にドーピングしたエピタキシャル層）：1120〜1150°C。
【００８５】
ｐ−／ｐ−（低濃度にドーピングしたシリコンウェハ上の、低濃度にドーピングしたエピタキシャル層）：1080〜1120℃。
【００８６】
これに対して本発明による方法では、上記の温度範囲を有利も２０〜３０℃だけ挙げることができ（すなわちｐ−／ｐ＋に対して１１８０℃まで、またｐ−／ｐ−に対して１１５０℃まで）、ＳＩＲＤによれば応力フリーであり、従来技術に比べて欠陥が少なくかつ幾何学形状が改善されたエピタキシャルコーティングシリコンウェハが得られるのである。
【００８７】
したがって本発明の範囲においてデポジション温度は有利にはつぎのように選択される。すなわち、
高ドーピングレベル（ｐ＋）のシリコンウェハでは、エピタキシャルデポジションは、１１４０〜１１８０℃の温度で行われる。
【００８８】
低ドーピングレベル（ｐ−）のシリコンウェハでは、デポジションは、1100〜１１５０℃の温度で行われる。
【００８９】
デポジション温度を上昇させることの別の利点は、これによって、研磨した半導体ウェハのエッジロールオフが改善されることである。その理由は、半導体ウェハのエッジにおいてエピタキシャル層の層厚プロフィールが、デポジョン温度の上昇に伴って増大し、これによってエッジロールオフが補償されるからである。
【００９０】
本発明による上記の方法は、前面および背面を有する半導体ウェハを作製するのに有利であり、ここでこの半導体ウェハは、光弾性応力測定（"ＳＩＲＤ"）によれば応力のないエピタキシャル層を前面に有し、さらにその背面にはナノトポグラフィおよび「ハロ」を有している。このナノトポグラフィは、２ｍｍ×２ｍｍの面積を有する正方形の測定ウィンドウにおいて２ｎｍ以上かつ５ｎｍ以下のＰＶ（＝peak to valley ピークから谷間まで）高さ偏差として表され、また上記のハロは、0.1ppm以上かつ5ppm以下のヘーズによって表される。
【００９１】
本発明による半導体ウェハは、ＳＩＲＤによる特性決定によれば、応力フリーである。
【００９２】
この半導体ウェハは、その背面に良好なナノトポグラフィおよびヘーズ値を有する。
【００９３】
本発明による半導体ウェハは、一方ではその表面に応力点を有しておらず、したがって応力フリーである。すなわち、その表面には、機械的または熱的による応力は存在しないのである。
【００９４】
本発明による方法において、すでに上で説明したように（殊に粗さについて）極めて良好にプロセス可能な炭化ケイ素のリングを使用することによって、半導体ウェハのエッジにおける（従来技術ではサセプタにおける半導体ウェハの支持点における）機械的な応力場をさらに回避することができる。
【００９５】
したがって本発明による半導体ウェハは有利にも、光弾性応力測定（ＳＩＲＤ）を用いた特性決定によれば、その前面および背面の両面にも、エッジ領域にもいかなる応力も有しないのである。
【００９６】
使用する測定法による、ＬＰＤ（"light point defects"）と称される結晶欠陥は、例えば、エピ積層欠陥、ヒロックまたはピットであり、またふつうは構造的なエピタキシ欠陥であり、これらの欠陥は、光散乱によってＬＬＳ（"localized light scatters"）として検出することができる。この検出は、例えばKLA Tencor Surf scan SP1のような表面検査装置によって行われる。
【００９７】
本発明による半導体ウェハを調べることによってつぎのような結果が示されており、ここでこれらの結果は、暗視野モード、斜めモード（ＤＷＯ，ＤＮＯ）（ＳＰ１におけるレーザの斜め入射角）で測定したものである。
【表１】
2011142327.tif 000003
【００９８】
97.7 %以上の歩留まり（経済的に許容できるのは≧90％）に対してこのことが意味するのは、８ＬＬＳ欠陥≧50nm；４ＬＬＳ欠陥≧90nm；３ＬＬＳ欠陥≧120nm； ２ＬＬＳ欠陥≧200ということである。
【００９９】
本発明による半導体ウェハの局所的平坦度についてつぎの結果が得られる。
【０１００】
上記の半導体ウェハは有利にも、0.025μｍ以上0.04μｍ以下の最大局所平坦度値ＳＦＱＲmaxを有する。
【０１０１】
0.025μｍ〜0.04μｍの最大局所平坦度値ＳＦＱＲmaxは有利には、コーティングされた半導体ウェハの前面の部分領域の少なくとも９９％と、２ｍｍのエッジ除外とに基づいて得られ、ここでこの部分領域は、２６×８mm2のサイズを有する、測定ウィンドウの2次元グリッドの部分領域である。
【０１０２】
（従来技術による、すなわちリングによって支持されていない）標準のサセプタにエピタキシャルコーティングされる半導体ウェハとの比較によって示されるのは、本発明による半導体ウェハによって大きな改善が得られることである。本発明による装置に代わりに標準のサセプタは使用するが、その他についてはプロセス条件を同じにして比較テストを行うと、エピタキシャルコーティングされた半導体ウェハに対して0.045〜0.08μｍの最大局所平坦度値ＳＦＱＲmaxが得られた。
【０１０３】
さらに本発明による半導体ウェハは有利には-10nm〜+10nmのＲ３０−１mmパラメタを有しており、これは、シリコンウェハのエッジから１ｍｍの距離で測定した偏差に相応し、ここでこの偏差は、回帰によって決定される基準線からの厚さを測定して平均した断面の偏差である。これはエッジロールオフパラメタである。
【０１０４】
上記のエピタキシャルコーティングされた半導体ウェハは有利には-5nm〜+5nmのR30-1mmパラメタを有する。
【０１０５】
マイナスのR30-1mm値は、ロールアップに相当する。すなわち、この場合、半導体ウェハのエッジロールオフは、エピタキシャルコーティングによって過剰に補償されていたのである。
【０１０６】
シリコンウェハのエッジロールオフを測定する方法は、Jpn. J. Appl. Phys. Vol. 38 (1999)の第38〜39頁に記載されている。シリコンウェハの厚さに関連するエッジロールオフパラメタは、例えば、KLA Tencor社製のNanoPro NP1トポグラフィ測定システムによって決定することができ、ここでこれは、まずシリコンウェハの中心から出発してこのウェハの全画像（トポグラフィ，"wafer map"）の１°の間隔で、３６０個の半径方向の断面を計算することによって得られる。上記の断面は従来、４つのセクタＳ２〜Ｓ５に分割され（それぞれ９０°のセクタ）、すべての９０個の半径方向の断面がセクタ毎に平均される。ウェハのエッジからR-5mm〜R-35mmの距離を有する領域に対して、３次の当てはめ基準線（最良の当てはめ）が計算される。最後にエッジロールオフの４重の対称性が（半径方向の断面のすべての厚さについて平均をとることによって）平均化され、また例えば、R30-1mmパラメタが、平均した半径方向断面と、ウェハのエッジからR-1mmの距離で回帰によって計算した基準線との間で偏差を決定することによって得られる。
【０１０７】
セクタ当たりの平均半径方向断面（個々のトラック）と、基準線との間の偏差を択一的に考慮して、セクタ毎にロールオフ値を得ることも可能である。本発明では平均ロールオフ値を考慮する。
【０１０８】
さらに本発明による半導体ウェハは有利にも、エピタキシャル層において±２％以上±５％以下の抵抗均一性を有する。
μＰＣＤライフタイムは有利には2500〜3000μｓである。ここで対象となるのは少数キャリアまたは再結合ライフタイム（μＰＣＤ＝"micro photo conductive decay"）であり、光技術的に励起し、引き続いて減衰曲線を測定することによって決定される。
【０１０９】
上記の半導体ウェハは有利には、前面が研磨されており、研磨されたこの前面にエピタキシャル層が設けられる半導体ウェハである。
【０１１０】
この半導体ウェハは有利には、背面がエッチングされて研磨される。
【０１１１】
この半導体ウェハの直径は有利には150 mm，200mm，300mmおよび450mmである。
【０１１２】
上記のエピタキシャルコーティングされる半導体ウェハは有利には単結晶シリコンのウェハであり、このウェハにエピタキシャルシリコン層が被着される。
【実施例】
【０１１３】
以下、図面を参照して本発明を説明する。
【０１１４】
図１には本発明による装置の構造が略示されている。ここではリング２がサセプタ１に配置されている。リング２およびサセプタ１のサイズは、基板３を収容するように設定されている。リング２は、基板３を収容するための凹部２ａをエッジ領域に有している。
【０１１５】
図2には、従来技術にしたがってエピタキシャルコーティングされる半導体ウェハのＳＩＲＤ測定の結果が示されている。ここでは半導体ウェハの表面において、600kPaまでの応力差分を有する局所的な応力場が示されている。エッジにも複数の応力場を見ることができ、これらは13〜45 kPaの応力差分に相当する。
【０１１６】
この干渉縞は、このウェハに厚さの変化がないことを示している。それぞれ異なる伝搬速度を有する通常光ビームと異常光ビームとが干渉することによって「縞」が形成される。
【０１１７】
図３には、本発明による半導体ウェハにおけるＳＩＲＤ測定の結果が示されている。この半導体ウェハには、表面においてもエッジにおいても、ＳＩＲＤによって測定可能な応力場は存在しない。
【０１１８】
ＳＩＲＤ測定装置の支持装置における半導体ウェハの支持点がエッジに示されている。したがってこれらの支持点は、本発明による方法によるものとすることはできない。すなわち、これらは、サセプタにおける半導体ウェハの支持点によって発生する従来技術のような応力場には相当しないのである。ここではＳＩＲＤによって応力場を検出することはできない。したがってこのウェハは、6kPa以上の応力を有する応力場を有してないのである。
【０１１９】
最後に図４には、図３に見える支持点の意味が示されている。ここでは３つの支持点を見ることができ、これらはＳＩＲＤ装置の支持装置に支持される半導体ウェハによって発生したものである。さらに他の点を見ることができるが、この点は、ノッチ、フラットなどの機械的なマーキングまたはレーザマーキングによるものである。
【０１２０】
上記の支持点および場合によっては設けられることのある機械的なマーキングは、半導体ウェハにおけるいずれのＳＩＲＤ測定においても見られるものである。しかしながらこれら、ＳＩＲＤによって定量的に検出可能なクリティカルな応力場ではない。
【符号の説明】
【０１２１】
１  サセプタ、  ２  リング、  ２ａ  リング状の凹部、  ３  ウェハ
【図１】
2011142327.tif 000004
【図２】
2011142327.tif 000005
【図３】
2011142327.tif 000006
【図４】
2011142327.tif 000007