(57)【要約】【課題】簡便に製造でき、且つ回路素子領域でのクラックの発生が高度に抑制された半導体装置、及びこれを使用して得られる、回路素子領域でのクラックの発生が高度に抑制された半導体チップの提供。【解決手段】半導体基板１１と、半導体基板１１の表面１１ａに設けられた複数の回路素子とを備え、半導体基板１１の表面１１ａは、回路素子が設けられた複数の回路素子領域１２と、回路素子領域１２を包囲するスクライブライン１３とを有し、スクライブライン１３内に回路素子領域１２に沿って、複数の貫通孔１４が穿設されている半導体装置１；かかる半導体装置１を、スクライブライン１３内で分割して得られた半導体チップ。【選択図】図１
2011018789.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板の表面に設けられた複数の回路素子とを備えた半導体装置であって、
前記半導体基板の表面は、前記回路素子が設けられた複数の回路素子領域と、該回路素子領域を包囲するスクライブラインとを有し、
前記スクライブライン内に前記回路素子領域に沿って、複数の貫通孔が穿設されていることを特徴とする半導体装置。
【請求項２】
前記スクライブラインの中心線とその近傍とを除く領域に、前記貫通孔が穿設されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記スクライブラインの中心線とその近傍とを含む領域から、その外側の領域へ跨るように、前記貫通孔が穿設されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記貫通孔内が空洞とされていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記貫通孔内に、前記半導体基板よりも弾性率が小さい材質からなる充填材が充填されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体装置を、前記スクライブライン内で分割して得られたことを特徴とする半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の表面から裏面へかけての全領域で、ひびや欠け等のクラックの発生が高度に抑制された半導体チップ、及びその製造に使用する半導体装置に関する。
【背景技術】
【０００２】
半導体チップは、通常、半導体基板の表面に回路素子が設けられた回路素子領域を複数有する半導体装置（半導体ウェハ）を作製し、これを回路素子領域ごとに分割（ダイシング）することで製造される。半導体装置の分割は、回路素子領域を包囲する領域であるスクライブライン内で行われ、ダイシングソー等の分割手段を使用して、ブレードで切断することで行われる。
【０００３】
半導体装置の分割時には、例えば、高速で回転するブレードが半導体装置を切断する時に生じる歪みに起因して、スクライブライン内の分割箇所から回路素子領域内にかけて、ひびや欠け等のクラックが発生することがある。そこで、回路素子領域内でのクラックの発生を抑制する手法が種々検討されている。代表的なものとしては、例えば、スクライブライン内に溝を複数個形成することにより、分割箇所から回路素子領域へ向けてクラックが発生しても、溝でクラックの進行を停止させる手法（特許文献１参照）が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１１４８４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載の手法では、溝が半導体基板の表面側に形成されているに過ぎず、基板の裏面側で発生したクラックについては、回路素子領域内への進行を、必ずしも停止させることはできないという問題点があった。
【０００６】
本発明は、上記事情に鑑みてなされたものであり、簡便に製造でき、且つ回路素子領域でのクラックの発生が高度に抑制された半導体装置、及びこれを使用して得られる、回路素子領域でのクラックの発生が高度に抑制された半導体チップを提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、
本発明は、半導体基板と、該半導体基板の表面に設けられた複数の回路素子とを備えた半導体装置であって、前記半導体基板の表面は、前記回路素子が設けられた複数の回路素子領域と、該回路素子領域を包囲するスクライブラインとを有し、前記スクライブライン内に前記回路素子領域に沿って、複数の貫通孔が穿設されていることを特徴とする半導体装置を提供する。
本発明の半導体装置においては、前記スクライブラインの中心線とその近傍とを除く領域に、前記貫通孔が穿設されていることが好ましい。
本発明の半導体装置においては、前記スクライブラインの中心線とその近傍とを含む領域から、その外側の領域へ跨るように、前記貫通孔が穿設されていることが好ましい。
本発明の半導体装置においては、前記貫通孔内が空洞とされていることが好ましい。
本発明の半導体装置においては、前記貫通孔内に、前記半導体基板よりも弾性率が小さい材質からなる充填材が充填されていることが好ましい。
また、本発明は、上記本発明の半導体装置を、前記スクライブライン内で分割して得られたことを特徴とする半導体チップを提供する。
【発明の効果】
【０００８】
本発明によれば、スクライブライン内でクラックが発生しても、回路素子領域内へのクラックの進行が停止される。したがって、回路素子領域でのクラックの発生が高度に抑制された半導体装置を簡便に製造でき、これを使用して、回路素子領域でのクラックの発生が高度に抑制された半導体チップを製造できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の半導体装置を例示する図であり、（ａ）は拡大平面図、（ｂ）は（ａ）のＩ−Ｉ線における拡大断面図である。
【図２】本発明の半導体装置において、貫通孔がダイシングラインと重なっている状態を例示する拡大平面図である。
【図３】本発明の他の半導体装置を例示する図であり、（ａ）は拡大平面図、（ｂ）は（ａ）のＩＩＩ−ＩＩＩ線における拡大断面図である。
【図４】その他の形状の貫通孔を、スクライブライン１３と共に例示する図であり、（ａ）〜（ｃ）が多角形状の貫通孔、（ｄ）〜（ｅ）が複合形状の貫通孔を例示する図である。
【図５】半導体基板の表面と略平行な断面における大きさが、断面の位置によって変化する貫通孔を例示する概略断面図である。
【発明を実施するための形態】
【００１０】
［半導体装置］
本発明の半導体装置は、半導体基板と、該半導体基板の表面に設けられた複数の回路素子とを備えた半導体装置であって、前記半導体基板の表面は、前記回路素子が設けられた複数の回路素子領域と、該回路素子領域を包囲するスクライブラインとを有し、前記スクライブライン内に前記回路素子領域に沿って、複数の貫通孔が穿設されていることを特徴とする。
以下、図面を参照しながら、本発明について詳細に説明する。
【００１１】
＜第一の実施形態＞
図１は、本発明の半導体装置を例示する図であり、（ａ）は拡大平面図、（ｂ）は（ａ）のＩ−Ｉ線における拡大断面図である。図１では、特に四つの回路素子領域とその近傍を詳細に示すように、拡大して例示している。
ここに示す半導体装置１においては、半導体基板１１の表面１１ａに、複数の回路素子（図示略）が設けられており、回路素子ごとに回路素子領域１２，・・・が形成されている。すなわち、回路素子と回路素子領域とは同数である。
【００１２】
半導体基板１１は公知のもので良く、その材質、サイズ、厚さ等は、目的に応じて適宜選択すれば良い。例えば、材質であれば、シリコン、ゲルマニウム等のＩＶ属半導体；リン化インジウム（ＩｎＰ）、窒化ガリウム（ＧａＮ）、ガリウムヒ素（ＧａＡｓ）等の化合物半導体等が例示できる。
【００１３】
回路素子領域１２，・・・は、基板の表面１１ａにおいて、スクライブライン１３で包囲されている。すなわち、スクライブライン１３は、回路素子領域１２，・・・を互いに区分けしている。さらに、スクライブライン１３は、半導体装置１を分割して半導体チップを製造する際の分割を行う領域であるダイシングライン１３０を包含する。
【００１４】
ダイシングライン１３０は、スクライブライン１３の中心線１３ａとその近傍とを含む領域であり、換言すると、隣り合う回路素子領域１２，１２間において、これら回路素子領域１２，１２からほぼ等距離の地点を結んだ線分とその近傍を含む領域である。そして、ダイシングライン１３０の幅ｄ１３０は、ダイシングソー等の分割手段のブレードの接触幅と同等か、該接触幅よりもやや広い値であり、通常は、５〜１００μｍ程度であることが好ましい。
【００１５】
スクライブライン１３のうち、ダイシングライン１３０を除く領域、すなわち、ダイシングライン１３０と回路素子領域１２との間の領域には、複数の貫通孔１４，・・・が穿設されており、これら貫通孔１４，・・・は、不連続に配置されている。貫通孔１４は、半導体基板１１の表面１１ａから裏面１１ｂへかけて、表面１１ａと略平行な断面における形状が楕円形で且つ大きさが一定である。すなわち、貫通孔１４，・・・は、楕円柱状である。そして、貫通孔１４，・・・は、回路素子領域１２の周縁部１２ａに沿って、一辺あたり三つずつ配置されている。さらに、貫通孔１４，・・・はすべて同一の形状である。
【００１６】
貫通孔１４，・・・は、ダイシングライン１３０において半導体装置１を分割した時に、分割箇所を基点にして発生したクラックの、回路素子領域１２への進行を停止させて、回路素子領域１２でのクラックの発生を抑制する。そして、クラックが、半導体基板１１の表面１１ａから裏面１１ｂへかけての全域で発生しても、クラックの回路素子領域１２への進行を停止させる。また、貫通孔１４，・・・は、スクライブライン１３のうち、ダイシングライン１３０で区分けされたそれぞれの領域に配置されており、これにより、いずれの回路素子領域１２に対しても、クラックの進行を停止させる。
【００１７】
貫通孔１４の最大幅は、その数に応じて適宜調整すれば良いが、通常は１〜１０μｍであることが好ましい。下限値以上とすることで、貫通孔１４を容易に形成でき、さらに回路素子領域１２でのクラックの発生を抑制する一層高い効果が得られる。また、上限値以下とすることで、半導体装置１の機械的強度を維持する一層高い効果が得られる。なお、ここで「貫通孔１４の最大幅」とは、半導体基板１１の表面１１ａから裏面１１ｂへかけての、表面１１ａと略平行な断面において、並びに表面１１ａ及び裏面１１ｂにおいて、貫通孔１４の内壁面上の任意の二点間の距離のうち、最大のものを指す。
【００１８】
ここでは、貫通孔１４が、回路素子領域１２の一辺あたり三つずつ配置された例を示しているが、本発明はこれに限定されず、貫通孔１４の数は、そのサイズや形状に応じて適宜調整すれば良い。例えば、回路素子領域１２の四辺全てに沿って、貫通孔がひと続きに配置されていなければ、回路素子領域１２の少なくとも一辺について、その一端から他端に沿ってひと続きの貫通孔が配置されていても良い。
【００１９】
また、貫通孔１４は、ここに示すように、幅が最大となる方向が、回路素子領域１２の周縁部１２ａと平行になるように配置することが好ましい。このようにすることで、回路素子領域１２へのクラックの進行を停止させる、貫通孔１４一つあたりの効果が最大となる。
【００２０】
また、貫通孔１４は、回路素子領域１２にまで及んでいなければ、ここに示すように、ダイシングライン１３０と重なっていなくても良いし、重なっていても良い。図２は、本発明の半導体装置において、貫通孔１４がダイシングライン１３０と重なっている状態を例示する拡大平面図である。
【００２１】
ここでは、貫通孔１４内が空洞とされている例を示しているが、本発明はこれに限定されず、貫通孔１４内の少なくとも一部が、充填材で充填されていても良い。この場合、回路素子領域１２でのクラックの発生を抑制するために、該充填剤は、少なくとも半導体基板１１よりも弾性率が小さい材質からなるものを含むことが必要である。
貫通孔１４内は、空洞とされている方が、回路素子領域１２へのクラックの進行を停止させる効果が高いが、充填材が充填されていることで、半導体装置１の機械的強度を高めることができる。
充填材を充填する場合には、貫通孔１４内の一部空間に充填しても良いし、全空間に充填しても良く、充填量は目的に応じて適宜選択すれ良い。例えば、貫通孔１４内の全空間に充填することで、半導体装置１の機械的強度を最も高めることができる。
【００２２】
充填剤の材質は、半導体基板１１の材質に応じて適宜選択すれば良く、絶縁性及び導電性のいずれでも良く、金（Ａｕ）、銅（Ｃｕ）等の金属類；各種樹脂類；スピンオングラス（ＳＯＧ）等のガラス類等が例示できる。例えば、半導体基板１１がシリコンからなる場合には、充填剤の材質は、金（Ａｕ）又は銅（Ｃｕ）であることが好ましい。
【００２３】
充填剤は、一種を単独で使用しても良く、二種以上を併用しても良い。二種以上を併用する場合には、その組み合わせ及び比率は、目的に応じて任意に選択できる。一種を単独で使用する場合には、充填剤は、半導体基板１１よりも弾性率が小さい材質からなるものとする。二種以上を併用する場合には、例えば、少なくとも貫通孔１４の壁面に接触する充填剤の大半を、好ましくは全てを、半導体基板１１よりも弾性率が小さい材質からなるものとすれば、貫通孔１４の壁面から離間した部位には、半導体基板１１に対して弾性率が同等以上の材質からなる充填剤を充填することができるし、半導体基板１１よりも弾性率が小さい材質からなる充填剤を充填しても良い。
【００２４】
＜第二の実施形態＞
図３は、本発明の他の半導体装置を例示する図であり、（ａ）は拡大平面図、（ｂ）は（ａ）のＩＩＩ−ＩＩＩ線における拡大断面図である。なお、図３において、図１に示すものと同様の構成要素には、図１の場合と同様の符号を付し、その詳細な説明は省略する。
図３に示す半導体装置２は、貫通孔の形状、数及び配置箇所が、図１に示す半導体装置１と異なる。
【００２５】
半導体装置２における貫通孔２４は、半導体基板１１の表面１１ａから裏面１１ｂへかけて、表面１１ａと略平行な断面における形状が円形で且つ大きさが一定である。すなわち、貫通孔２４，・・・は、円柱状である。そして、貫通孔２４，・・・は、ダイシングライン１３０から、その外側の領域、すなわち、ダイシングライン１３０と回路素子領域１２との間の領域へ跨るように配置されている。また、貫通孔２４はそれぞれ、ダイシングライン１３０を挟んで互いに反対側の領域に跨って配置されており、一つの貫通孔２４が、少なくとも二つの回路素子領域１２に対して、クラックの進行を停止させる。このように、貫通孔２４，・・・は、隣り合う二つの回路素子領域１２間で、これらの対向する周縁部１２ａに沿って、一辺あたり三つずつ配置されており、図１における半導体装置１の貫通孔１４よりも数が少なくなっている。
【００２６】
上記の点以外は、半導体装置２は半導体装置１と同様である。
【００２７】
ここまでは貫通孔として、半導体基板１１の表面１１ａから裏面１１ｂへかけて、表面１１ａと略平行な断面における形状と、表面１１ａ及び裏面１１ｂにおける開口部の形状が、楕円形又は円形であるものについて説明したが、本発明においてはこれらに限定されず、その他の形状でも良い。
【００２８】
その他の形状としては、例えば、三角形、四角形等の多角形状；楕円形、円形及び多角形からななる群から選択される二種以上を組み合わせた複合形状等が例示できる。
図４は、これらその他の形状の貫通孔を、スクライブライン１３と共に例示する図であり、（ａ）〜（ｃ）が多角形状の貫通孔９４ａ〜９４ｃ、（ｄ）〜（ｅ）が複合形状の貫通孔９４ｄ〜９４ｅを例示する図である。なお、図４は、第二の実施形態に基づいて記載しているが、第一の実施形態をはじめその他の本発明にも、同様の形状の貫通孔を適用可能であることは言うまでも無い。
【００２９】
例えば、図４に示す貫通孔９４ａ〜９４ｅは、いずれも容易に加工できる形状である。
また、例えば、第二の実施形態においては、貫通孔９４ｃのように、ダイシングソー等のブレードの移動方向（図中の矢印方向）に対して、漸次幅が減少するような形状を含む貫通孔の場合、ブレードのぶれが抑制される。これは、半導体装置分割時の抵抗により、ブレードがその移動方向に対して左右に振動するのに対し、前記形状の貫通孔が、その先細りの部位において、振動を抑制するガイドとして機能するためである。その結果、半導体装置を一層高精度に分割できる。
一方、図１〜３に示す貫通孔のように、楕円形又は円形等の角を有さない形状の貫通孔の場合には、回路素子領域に対してクラックの進行を停止させる効果が最も高い。
【００３０】
また、ここまでは貫通孔として、半導体基板１１の表面１１ａから裏面１１ｂへかけて、表面１１ａと略平行な断面における形状及び大きさが一定であるものについて説明したが、本発明においてはこれに限定されず、形状及び大きさの少なくとも一方が一定でなく、断面の位置によって変化しても良い。図５は、大きさが断面の位置によって変化する貫通孔９４Ａ〜９４Ｄを例示する概略断面図である。
【００３１】
図５に示す貫通孔９４Ａのように、深さ方向の中央近傍において幅が拡大している中膨らみ形状の貫通孔は、後述する貫通孔の形成工程において、例えば、非ボッシュプロセスによるドライエッチングを適用することにより、速やかに形成できる。
また、貫通孔９４Ｂのように、深さ方向の中央近傍に向けて幅が減少する中窄まり形状の貫通孔は、後述する貫通孔の形成工程において、例えば、半導体基板の表面及び裏面の両方からウエットエッチングすることにより、容易に形成できる。
また、貫通孔９４Ｃ及び９４Ｄのように、半導体基板の一方の面から他方の面へ向けて幅が拡大又は減少する形状の貫通孔は、例えば、幅が広い方の開口部から充填剤を充填する時に、貫通孔内を隙間無く均一に充填するのに好適である。
【００３２】
また、ここまでは、複数個の貫通孔が全て同一である半導体装置について説明したが、一つの半導体装置における貫通孔は一部又は全てが異なっていても良く、この場合の貫通孔の組み合わせは、任意に調整できる。ここで、「貫通孔が異なる」とは、貫通孔の形状及び大きさの少なくとも一方が互いに異なることを指す。
さらに、本発明においては、複数個の貫通孔をその向きを変えて配置しても良いし、複数個の貫通孔を回路素子領域の周縁部に沿って一列にではなく、複数列に配置しても良く、さらにランダムに配置しても良い。
さらに、ここまでは、スクライブラインに貫通孔を設けた半導体装置について説明したが、本発明の効果を妨げない範囲内において、回路素子領域内に貫通孔を設けても良い。
【００３３】
本発明の半導体装置は、例えば、半導体基板に貫通孔を穿設してから、素子の形成及び配線を行って製造しても良いし、素子の形成及び配線を行ってから、半導体基板に貫通孔を穿設して製造しても良い。素子の形成及び配線は、公知の手法で行えば良い。
また、半導体基板に貫通孔を穿設する代わりに、半導体基板の表面に凹部を設け、素子の形成及び配線を行ってから、半導体基板の裏面全面を研削し、前記凹部の底面を除去することで、貫通孔を形成しても良い。この時は、上記と同様に、素子の形成及び配線を行ってから、半導体基板の表面に凹部を設けても良い。そして、半導体基板の裏面は、凹部の底面よりも２０μｍ程度、半導体基板の表面側の位置まで研削することが好ましい。
【００３４】
貫通孔又は凹部は、ドライエッチング、ウエットエッチング等、公知の手法で形成すれば良く、半導体基板の材質に応じて適宜選択すれば良い。例えば、半導体基板がシリコンからなる場合には、四フッ化炭素（ＣＦ４）等のフッ素原子を含む反応性ガスを使用した反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ（ＲＩＥ）、プラズマエッチング）を適用することで、アスペクト比が高い貫通孔や凹部を一層高精度に形成できる。通常は、ドライエッチングを適用することで、貫通孔又は凹部を一層高精度に形成できる。また、ウエットエッチングを適用することで、バッチ処理が可能であり、貫通孔又は凹部を短時間で効率良く形成できる。また、鋭利な稜線を有する単結晶ダイヤモンドドリルを使用すれば、マイクロクラックの発生を高度に抑制しながら、貫通孔又は凹部を形成できる。
【００３５】
貫通孔形成時には、貫通孔形成部位に開口部を有するよう、半導体基板上にレジスト層を形成し、該レジスト層をマスクとして、開口部をエッチングすることで、所望の形状の貫通孔を容易に形成できる。レジスト層は、感光性のレジスト用組成物を使用して、フォトリソグラフィ技術により所望のパターン加工を行うことで形成できる。この時、パターン加工（開口部の形状）を目的に応じて任意に調節できるので、それに応じて貫通孔の形状も任意に調節できる。
レジスト層の材質は、エッチング方法等に応じて、公知のものから適宜選択すれば良い。例えば、エッチング方法として好適なプラズマエッチングを適用する場合には、プラズマ耐性に優れたレジスト層を形成すれば良い。
貫通孔は、スクライブライン及び回路素子領域の双方について、同様の方法で穿設でき、同じ工程で同時に穿設することもできる。
【００３６】
［半導体チップ］
本発明の半導体チップは、上記本発明の半導体装置を、前記スクライブライン内で分割して得られたことを特徴とする。
本発明の半導体チップは、本発明の半導体装置を使用すること以外は、公知の方法で製造でき、ダイシングソー等の分割手段を使用して半導体装置を分割すれば良い。
【００３７】
半導体装置を、前記スクライブライン内で分割する場合、貫通孔がダイシングラインに含まれない場合と、含まれる場合とがある。
貫通孔がダイシングラインに含まれない場合には、分割されて得られた半導体チップの周縁部は、貫通孔由来の部位を含まないので、直線状となる。そして、半導体チップは、その周縁部近傍において、回路素子領域の周縁部に沿って、貫通孔が配置されたものとなる。例えば、図１では、半導体装置１の周縁部を、分割時の状態で例示しており、半導体チップの周縁部は、このような状態となる。この場合、半導体チップは、分割箇所である周縁部でクラックが発生しても、貫通孔により回路素子領域へのクラックの進行が停止されるので、回路素子領域でのクラックの発生が高度に抑制される。
【００３８】
一方、貫通孔がダイシングラインに含まれる場合には、分割されて得られた半導体チップの周縁部は、半導体基板の表面から裏面へかけて貫通した、貫通孔由来の部位を含むので、直線状とはならず凹凸状となる。そして、半導体チップは、必ずしもその周縁部近傍に、貫通孔が配置されたものとはならない。例えば、図２では、半導体装置２の周縁部を、分割時の状態で例示しており、半導体チップの周縁部は、このような状態となる。この場合、半導体チップは、分割箇所である周縁部でクラックが発生しても、貫通孔がダイシングラインに含まれない場合と同様に、貫通孔により回路素子領域へのクラックの進行が停止される。また、ダイシングラインにおけるブレードの接触面積が小さくなるので、分割箇所でのクラックの発生頻度も小さくなる。したがって、回路素子領域でのクラックの発生が高度に抑制される。なお、得られた半導体チップは、周縁部が凹凸状なので、周縁部が直線状である場合よりも表面積が大きい。したがって、回路素子駆動時の放熱効果が高く、回路素子を安定して駆動できる。
【００３９】
本発明の半導体チップは、上記のように、周縁部又はその近傍に、貫通孔又はそれに由来する部位を有するので、ダイシングラインでの分割時だけでなく、分割後においても、回路素子領域でのクラックの発生が高度に抑制される。したがって、例えば、半導体チップの実装時や移送時における耐衝撃性が向上している。
【産業上の利用可能性】
【００４０】
本発明は、各種電子機器等に搭載されている半導体チップに利用可能である。
【符号の説明】
【００４１】
１，２・・・半導体装置、１１・・・半導体基板、１１ａ・・・半導体基板の表面、１２・・・回路素子領域、１３・・・スクライブライン、１３ａ・・・スクライブラインの中心線、１３０・・・ダイシングライン、１４，２４，９４ａ，９４ｂ，９４ｃ，９４ｄ，９４ｅ，９４Ａ，９４Ｂ，９４Ｃ，９４Ｄ・・・貫通孔
【図１】
2011018789.tif 000003
【図２】
2011018789.tif 000004
【図３】
2011018789.tif 000005
【図４】
2011018789.tif 000006
【図５】
2011018789.tif 000007