(57)【要約】【課題】結晶性の良好な化合物半導体層、特にIII族窒化物系化合物半導体層を有する半導体素子を作製する方法を提供する。【解決手段】サファイア基板上に下地層を成膜する工程と、下地層上にＳｉＯ2 膜の帯状パターンマスクを形成し、次いで下地層及びサファイア基板の上部をエッチングして帯状の凸部と溝状の凹部とを交互に周期的に備えた凹凸構造を形成する工程と、その凹凸構造上にＧａＮ層を横方向成長法により成長させる工程と、この横方向成長工程の前（または後）に、識別マークを基板の少なくとも一方の面側に形成する工程と、識別マークを基準にして低欠陥密度領域上に半導体素子形成領域を位置決めする位置決め工程とを含む。横方向成長工程において、低欠陥密度領域と高欠陥密度領域とが交互に周期的に形成されることを利用して、低欠陥密度領域の特定、および半導体素子形成領域の位置決めを行う。【選択図】図７
2011223017.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、低欠陥密度領域と高欠陥密度領域とが交互に周期的に配列してなる化合物半導体層を成長させる成長工程と、
前記成長工程よりも前または前記成長工程よりも後に、前記化合物半導体層の前記低欠陥密度領域および前記高欠陥密度領域の一方に位置的関係を有する識別マークを、前記基板の少なくとも一方の面側に形成する識別マーク形成工程と、
前記識別マークを基準にして前記低欠陥密度領域上に半導体素子形成領域を位置決めする位置決め工程と
を含む半導体素子の作製方法。
【請求項２】
前記識別マークは溝である
請求項１に記載の半導体素子の作製方法。
【請求項３】
前記識別マークはオリエンテーションフラットである
請求項１に記載の半導体素子の作製方法。
【請求項４】
前記基板が透明基板であり、
前記成長工程の前に、前記基板の少なくとも一方の面側に前記識別マークを形成する
請求項１に記載の半導体素子の作製方法。
【請求項５】
前記成長工程では、III族窒化物系化合物半導体を横方向成長させる
請求項１に記載の半導体素子の作製方法。
【請求項６】
前記成長工程は、
基板上に下地層を成膜する工程と、
前記基板および前記下地層のうちの少なくとも一部を、可視光領域において透明なマスクを用いてエッチングすることにより、前記基板上に複数の凸部および凹部を交互に周期的に有する凹凸構造を形成する工程と、
化合物半導体を前記凹凸構造上に横方向成長法により成長させる工程とを含む
請求項５に記載の半導体素子の作製方法。
【請求項７】
前記位置決め工程では、半導体レーザ素子のレーザストライプの形成領域、半導体発光ダイオードの発光構造の形成領域、及び半導体フォトディテクタの受光構造の形成領域のいずれかを前記低欠陥密度領域上に位置決めする
請求項１に記載の半導体素子の作製方法。
【請求項８】
前記位置決め工程では、電界効果トランジスタのソース／ゲート／ドレインの形成領域、またはバイポーラトランジスタのエミッタ／ベース／コレクタの形成領域を前記低欠陥密度領域上に位置決めする
請求項１に記載の半導体素子の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、基板上に化合物半導体層を備えた半導体素子、特に透明な基板上にIII 族窒化物系化合物半導体層を備えた半導体素子の作製方法に関し、更に詳細には、低欠陥密度のIII 族窒化物系化合物半導体層を備えた信頼性の高い半導体素子の作製方法に関するものである。
【背景技術】
【０００２】
ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＡｌＢＧａＩｎＮなどのIII 族ナイトライド化合物半導体（以下、窒化物系化合物半導体と言う）は、ＡｌＧａＩｎＡｓ系やＡｌＧａＩｎＰ系などのIII −Ｖ族化合物半導体に比べて、バンドギャップエネルギーＥｇが大きく、かつ直接遷移型半導体であるという特徴を有している。この特徴により、これらの窒化物系化合物半導体は、紫外線から緑色に至る短波長域の光を発光する半導体レーザ素子や、紫外線から赤色まで広い波長範囲の光を発光できる発光ダイオード（ＬＥＤ；Light Emitting Diode）などの半導体発光素子を作製する材料として注目されている。これらの半導体発光素子は、高密度光ディスクの記録／再生光ピックアップ用の光源、フルカラーディスプレイの発光素子、その他、環境・医療などの分野の発光デバイスとして、広く応用されつつある。
【０００３】
また、これらの窒化物系化合物半導体には、例えば高電界域でＧａＮの飽和速度が大きいこと、或いはＭＩＳ（Metal-Insulator-Semiconductor ）構造の作製に際し、半導体層として窒化物系化合物半導体を、絶縁層として窒化アルミニウム（ＡＩＮ）を用い、半導体層及び絶縁層を連続して結晶成長させることが出来るというような特徴がある。この特徴により、窒化物系化合物半導体は、高出力の高周波電子素子を作製する材料としても注目されている。
【０００４】
更に、窒化物系化合物半導体は、（１）熱伝導性がＧａＡｓ系などより高いので、ＧａＡｓ系に比べて高温下の高出力素子の材料として有利である、（２）化学的に安定した材料であり、また硬度も高いので、信頼性の高い素子材料であると評価できる、（３）ＡｌＧａＡｓ系の砒素、ＡｌＺｎＣｄＳｅ系のカドミウムなどを構成材料として含まず、またアルシン（ＡｓＨ3 ）等の原料ガスを必要としないので、環境汚染物質や毒物を含まない、環境に対して負荷の小さい化合物半導体材料である等の利点を有する。
【０００５】
ところで、窒化物系化合物半導体を使って高い信頼性の半導体素子を作製する上で障害になっていることは、適当な「基板材料」が無いということである。言い換えれば、高品質結晶の窒化物系化合物半導体層を得る上で、窒化物系化合物半導体や基板材料には、以下の問題がある。
（１）ＧａＮ、ＡｌＧａＮ、ＧａＩｎＮ等の窒化物系化合物半導体は、相互に格子定数の異なる全歪み系である。そこで、基板上に窒化物系化合物半導体を成膜したり、また窒化物系化合物半導体層同士を積層したりする際、クラックなどの結晶欠陥の無い良質な結晶膜を得るためには、窒化物系化合物半導体層の組成や厚さなどに対して厳しい制約がある。
（２）窒化物系化合物半導体として代表的なＧａＮに格子整合する高品質基板が未だ開発されていない。例えば、ＧａＡｓ系、ＧａＩｎＰ系では、それらに格子整合する高品質ＧａＡｓ基板が、ＧａＩｎＡｓ系では、高品質ＩｎＰ基板が開発されているように、高品質なＧａＮ基板が開発されていることが望ましいが、ＧａＮ基板は開発途上である。
（３）窒化物系化合物半導体層の基板材料に対する必要条件に、約１０００℃の高い結晶成長温度に耐え、かつ窒化原料のアンモニア雰囲気中で、変質したり、腐食されたりしないことが必要である。
以上の事情から、窒化物系化合物半導体、特にＧａＮに格子整合する適当な基板が今のところ他に見当たらないので、サファイア基板を基板材料として使用することが多い。
【０００６】
サファイア基板は、高品質の２インチ基板または３インチ基板が安定的に市場に供給されるという生産管理上の優位性を有する一方、ＧａＮとの格子不整合が１３％と大きいという技術的な問題を有する。例えば、サファイア基板とＧａＮ層の間に緩衝層を設けて不整合を緩和し、良好な単結晶のＧａＮ層をエピタキシャル成長させるようにしているものの、その欠陥密度は、例えば１０8 〜１０9 ｃｍ-2程度にも達する。これでは、長時間にわたって半導体素子の動作信頼性を維持することは難しい。更に、サファイア基板には、以下のような課題がある。（１）サファイア基板には劈開性が無く、鏡面性の高いレーザ端面を安定して形成することが難しい、（２）サファイアが絶縁性のために、ＧａＡｓ系半導体レーザ素子のように基板裏面に一方の電極を設けることが難しく、ｐ側電極及びｎ側電極の双方を基板上の窒化物系化合物半導体の積層構造側に設けることが必須である、（３）サファイア基板とＧａＮ層との熱膨張係数の差が大きいので、結晶成長膜が厚いと、室温でも基板反りが大きくなって、クラックの発生が心配される等の素子形成プロセス上で制約が多い。
【０００７】
以上の課題を克服して、サファイア基板上に高品質の窒化物系化合物半導体結晶を成長させるために、横方向選択成長（Epitaxial Lateral Overgrowth＝ＥＬＯ）法が開発されている。ここで、図８から図１３を参照して、ＥＬＯ法を適用して形成したＧａＮ層の従来の全ての構造例である、第１から第４の構造例を説明する。尚、第１から第４の構造例は、ＧａＮ層に代えて他のIII 族窒化物系化合物半導体層を成膜する場合にも適用できる。ＥＬＯ法は、ＧａＮ層をエピタキシャル成長させる際、図８から図１３の紙面の上方向に当たる＜０００１＞方向（ｃ面に垂直な方向）より、紙面の左方向又は右方向に当たる＜１１−２０＞、及び紙面に直交する＜１−１００＞方向の横方向の成長速度が速いという結晶成長速度の異方性を利用している。なお、第１から第４の構造例では、図８から図１３の紙面の左右方向＜１１−２０＞方向に代えて＜１−１００＞方向に横方向成長させても良い。
【０００８】
第１の構造例は、図８（ａ）に示すように、ＧａＮ層１１を形成したサファイア基板１０の上に、ＳｉＯ2 、ＳｉＮなどの絶縁膜で、又はこれらの複数層積層膜でストライプ状パターン１１Ａを形成し、次いで、図８（ｂ）に示すように、ＧａＮ層１１上にＧａＮ層１５をＥＬＯ法によって横方向成長させてパターン１１Ａ上を埋めた構造である。尚、図８（ｃ）は、図８（ａ）及び（ｂ）で、紙面の上方向が＜０００１＞方向（ｃ面に垂直な方向）に、紙面の左右方向が＜１１−２０＞方向に、紙面に直交する方向が＜１−１００＞方向に対応することを表示している。これは、後述の図１及び図２、並びに図９以下でも同様である。
【０００９】
第２の構造例では、図９（ａ）に示すように、サファイア基板１０上にＧａＮ種結晶層１１を成膜した後、例えばＳｉＯ2 膜を成膜してストライプ状のマスク１２をＧａＮ種結晶層１１上に形成し、マスク１２を使ってＧａＮ種結晶層１１及びサファイア基板１０の上部をエッチングして、サファイア基板１０の上部及びＧａＮ種結晶層１１からなる凸部１３と、サファイア基板１０のエッチング面を露出させた凹部１４とからなるリッジ構造を形成する。次いで、図９（ｂ）に示すように、リッジ側面からの横方向成長を用いて、ＧａＮ層１５を成長させる。
【００１０】
第２の構造例の変形例では、図１０（ａ）に示すように、サファイア基板１０上に比較的膜厚の厚いＧａＮ層１１を成膜し、次いで絶縁膜、例えばＳｉＯ2 膜を成膜し、パターニングしてストライプ状のマスク１２をＧａＮ層１１上に形成し、マスク１２を使ってＧａＮ層１１をエッチングしてＧａＮ層１１からなる凸部１３と、サファイア基板１０の基板面を露出させた凹部１４とからなるリッジ構造を形成する。次いで、凸部１３上にマスク１２を残したまま、図１０（ｂ）に示すように、リッジ側面からの横方向成長を用いて、ＧａＮ層１５を成長させる。
【００１１】
第３の構造例では、図１１（ａ）に示すように、第２の構造例と同様に、サファイア基板１０の上部及びＧａＮ層１１からなる凸部１３と、サファイア基板１０のエッチング面を露出させた凹部１４とを有するリッジ構造を形成する。次いで、図１１（ｂ）に示すように、リッジ側面などからの横方向成長を用いて、ＧａＮ層１５を成長させる。第３の構造例の変形例では、図１２（ａ）に示すように、第２の構造例の変形例と同様に、ＧａＮ層１１からなる凸部１３と、サファイア基板１０の基板面を露出させた凹部１４とを有するリッジ構造を形成する。次いで、図１２（ｂ）に示すように、リッジ側面などからの横方向成長を用いて、ＧａＮ層１５を成長させる。尚、第３の構造例及びその変形例では、マスク１２を除去した後、横方向成長させている。
【００１２】
第４の構造例では、図１３（ａ）に示すように、サファイア基板１０上に比較的膜厚の厚いＧａＮ層１１を成膜し、次いでＧａＮ層１１をエッチングしてリッジ構造を形成した後、リッジ構造の側壁及びリッジ構造脇の凹部壁に絶縁膜１１Ｂを成膜する。次いで、図１３（ｂ）に示すように、リッジ上面からの横方向成長を用いて、ＧａＮ層１５を成長させる。
【００１３】
上述の第１から第４の構造例では、図８（ｂ）から図１３（ｂ）に示すように、ＧａＮ層１５は、領域２１、２２及び２３から構成されていて、例えば領域２１は良好な結晶成長域であるものの、領域２２には、サファイア基板とＧａＮとの格子整合などに起因して、１０8 ／ｃｍ2 以上の高い結晶欠陥密度になっているＧａＮ種結晶層１１から結晶欠陥が伝搬される。即ち、基板（ウエハ）全面にわたって高品質のＧａＮ結晶層を形成することができない。
【００１４】
更に説明すると、横方向成長領域２１は、ＧａＮ種結晶層１１から結晶欠陥（転位）が伝播しないか、または結晶欠陥の伝播が僅少な領域なので、高品質のＧａＮ層、つまり低欠陥密度領域となる。一方、ＧａＮ種結晶層１１上の領域２２は、ＧａＮ種結晶層１１の結晶欠陥をそのまま引き継いだ高欠陥密度領域となる。また、領域２１及び領域２３であっても、左右から横方向成長領域が合体する、破線で示す会合部３２の近傍領域は、高欠陥密度領域となる。ＧａＮ種結晶層１１上の領域２２や会合部３２の近傍領域の欠陥は、らせん転位、混合転位、及び刃状転位等の結晶欠陥のうち、主に、前２者であって、ほぼｃ軸方向（図の上向き）に伸びる成分が大きい。
【００１５】
例えば、第１から第４の構造例では、会合部３２の近傍領域は、転位が存在する高欠陥密度領域となる。更に、第２の構造例及びその変形例では、ＧａＮ層１５は、図９（ｂ）及び図１０（ｂ）に示すように、横方向成長領域２１と、マスク１２上の横方向成長層の領域２３とで構成されていて、横方向成長領域２１、２３自体は低欠陥密度領域であるものの、高欠陥密度領域である会合部３２がそれぞれの領域に形成されている。更に、パターン絶縁膜１２の端部付近３３からも、破線で示すように、転位が発生することが多い。また、第３の構造例及びその変形例では、図１１（ｂ）及び図１２（ｂ）に示すように、低欠陥密度領域の横方向成長領域２１と、ＧａＮ種結晶層１１上の再成長層である高欠陥密度領域の領域２２とで構成される。尚、マスク１２を残留させない第３及び第４の構造例では、図１１（ｂ）から図１３（ｂ）に示すように、高密度欠陥領域２２がある一方、マスク上の横方向成長領域２３の会合部が無いので、結晶成長の制御範囲が広がるなどの利点がある。
【００１６】
なお、第２の構造例及び第３の構造例では、図９（ｂ）及び図１１（ｂ）に示すように、サファイア基板１０と横方向成長領域２１の間に、空隙３１が形成されている。サファイア基板を例えば０．２μｍだけエッチングし、空隙３１を介して横方向成長層２１を成長させることにより、結晶方位を揃えるなど、結晶品質を向上させることができる。
【００１７】
高欠陥密度領域を低減させるために、先ず、第１回目の横方向成長を行い、継いで第１回目の横方向成長から凹凸パターンを半周期ずらし、第２回目の横方向成長をさせることにより、ＧａＮ種結晶層１１上の高欠陥密度領域２２を低減する方法も提案されているが、会合部３２の欠陥などが残るので、やはり基板全面にわたって高品質のＧａＮ層を得ることはできない。このように、第１から第４の構造例及びその組み合わせの構造でも、基板全面にわたり低欠陥密度領域の基板を得るのは難しい。
【００１８】
半導体レーザ素子などの素子部分を含めた結晶成長膜厚が、凹凸のリッジ構造の周期と同程度の場合、ほぼ横方向成長時の欠陥分布が、素子部含めた積層構造の最表面まで反映され、素子部に結晶欠陥が生成すると考えられる。従って、欠陥のない良好なＧａＮ層を備える半導体素子を形成するためには、再成長領域２２や、会合部３２の近傍の高欠陥密度領域を除いた領域、つまり低欠陥密度領域に半導体素子を形成することが必要であって、そのためには、基板の低欠陥密度領域を基板上で特定することが必要になる。
【発明の概要】
【発明が解決しようとする課題】
【００１９】
結晶面の観察には、フォトルミネッセンス（ＰＬ）、ＡＦＭ、Ｘ線観察、表面ＴＥＭ等の非破壊評価法、及び断面ＴＥＭなどの破壊的評価法を適用できるものの、しかし、半導体素子の作製過程で、低欠陥密度領域を確認するために破壊的評価法を適用することはできないし、また非破壊評価法を適用して低欠陥密度領域を特定することも現実には難しい。
【００２０】
例えば、ウエハプロセスでレーザストライプを形成するためにリソグラフィー工程を実施する際、レーザストライプを位置決めするためには、低欠陥密度領域を特定することが必要であるが、ウエハの光学顕微鏡像に基づいて、高欠陥密度領域と低欠陥密度領域とをウエハ表面から識別することは、極めて難しく、従って、従来、全ての半導体素子を低欠陥密度領域に形成することは難しかった。更に説明すると、第１及び第２の構造例では、基板及びＧａＮ結晶成長層が透明であるから、基板内部を透かして見ると、ＳｉＯ2 などの絶縁層マスク１２Ａを識別して、低欠陥密度領域を特定できることが多いものの、第１及び第２の構造例でも、絶縁層マスク１２Ａが見え難いことも多く、また第３の構造例のように絶縁層マスクの無い構造などでは、低欠陥密度領域を識別する手掛かりがない。これでは、良好な結晶品質のＧａＮ層の積層構造を備えた半導体素子、従って高信頼性の半導体素子を形成することが難しい。
【００２１】
以上の説明では、ＧａＮ層を例にして問題を説明しているが、これは透明な基板上にIII 族窒化物系化合物半導体層の積層構造を形成する場合に普遍的な問題である。更には、III 族窒化物系化合物半導体の積層構造に限らず、ＧａＡｓ系半導体レーザ素子の作製に際しても、該当する問題である。
【００２２】
本開示は、かかる問題点に鑑みてなされたもので、その目的は、結晶性の良好な化合物半導体層、特にIII 族窒化物系化合物半導体層を有する半導体素子を作製する方法を提供することである。
【課題を解決するための手段】
【００２３】
本開示の半導体素子の作製方法は、基板上に、低欠陥密度領域と高欠陥密度領域とが交互に周期的に配列してなる化合物半導体層を成長させる成長工程と、成長工程よりも前または成長工程よりも後に、化合物半導体層の低欠陥密度領域および高欠陥密度領域の一方に位置的関係を有する識別マークを、基板の少なくとも一方の面側に形成する識別マーク形成工程と、識別マークを基準にして低欠陥密度領域上に半導体素子形成領域を位置決めする位置決め工程とを含むものである。本開示において、III 族窒化物系化合物半導体層とは、Ｖ族元素として窒素を有するIII-Ｖ族化合物半導体層を言う。透明な基板とは、基板が透明である限り、種類、成分組成に制約はなく、例えばサファイア基板、ＧａＮ基板を使用することができる。
【００２４】
本開示の半導体素子の作製方法では、低欠陥密度領域と高欠陥密度領域との配列的周期性を利用することにより、識別マークに基づいて、全ての低欠陥密度領域及び高欠陥密度領域の位置及び寸法を特定することができる。識別マークの構成、マーク形状には制約はなく、例えば、刻印状の識別マーク、溝状の識別マークでも、更には、基板端の精度良く形成したオリエンテーション・フラット（ＯＦ）でもよい。
【００２５】
また、基板が透明な基板であり、化合物半導体層がIII 族窒化物系化合物半導体層であるときには、前記成長工程の前に識別マークを形成する工程を備え、前記成長工程では、低欠陥密度領域と高欠陥密度領域とが識別マークに対して周期的な位置的関係で交互に形成されるように、III 族窒化物系化合物半導体層を基板上に成長させる。
【００２６】
尚、低欠陥密度領域と高欠陥密度領域とが周期的に配置されている限り、低欠陥密度領域と高欠陥密度領域の形状は限定されないが、実用的には帯状である。つまり、横方向成長工程では、例えば、透明な基板上に、帯状の低欠陥密度領域と、帯状の高欠陥密度領域とを交互に周期的に有するIII 族窒化物系化合物半導体層を成膜する。
【００２７】
また、半導体素子の種類及び構成に制約はなく、例えば、位置決め工程では、半導体レーザ素子のレーザストライプの形成領域、半導体発光ダイオードの発光構造の形成領域、及び半導体フォトディテクタの受光構造の形成領域のいずれかを低欠陥密度領域上に位置決めする。また、位置決め工程では、電界効果トランジスタのソース／ゲート／ドレインの形成領域を、バイポーラトランジスタのエミッタ／ベース／コレクタの形成領域を低欠陥密度領域上に位置決めする。
【発明の効果】
【００２８】
本開示の半導体素子の作製方法によれば、結晶欠陥密度が高い高欠陥密度領域と結晶欠陥密度が低い低欠陥密度領域とが基板内に周期的に存在しており、かつそれらの位置の識別が困難であるにもかかわらず、低結晶欠陥領域を特定し、選択的に低欠陥密度領域に半導体素子の形成領域を位置決めすることができる。本開示方法は、III 族窒化物半導体などを横方向選択成長法（ＥＬＯ法）により基板上に成長させて半導体素子を作製する際に極めて有効である。低欠陥密度領域に半導体素子の形成領域を位置決めすることにより、任意の領域に半導体素子を設ける場合に比べて、例えば半導体レーザの寿命を伸ばし、高い信頼性を得ることができる。またトランジスタでは、その動作特性を向上することが出来る。
【００２９】
本開示方法の識別マークは、結晶成長、ウエハプロセスなどに影響を与えないので、識別マークの存在が素子特性に影響を与えるようなことがない。また、識別マークの形成は、半導体素子の形成と同じ工程で同時に、または簡易な工程で作製できるので、工程数の増加などによる歩留まり低下を伴わない。更には、識別マークによるウエハ面の面積損失は、半導体素子を形成しない領域に識別マークを形成する限り、或いはオリエンテーションフラット（ＯＦ）を使う限り、損失はなく、半導体素子を形成する領域に識別マークを形成するときでも、所要面積は極めて小さく、ウエハ全体で取れる素子数に全く、または殆ど影響を及ぼさない。
【図面の簡単な説明】
【００３０】
【図１】本開示の第１の実施形態に係る半導体素子の作製方法を工程順に説明するための断面図である。
【図２】図１に続く工程を表す断面図である。
【図３】第１の実施形態の識別マークの構成を表す基板平面図である。
【図４】第１の実施形態に係る半導体素子の作製方法により作製したＧａＮ系半導体レーザ素子の構成を表す断面図である。
【図５】レーザストライプと低欠陥密度領域との位置関係を示す模式図である。
【図６】第２の実施形態に係る半導体素子の作製方法により作製した電界効果トランジスタと低欠陥密度領域との位置関係を表す模式図である。
【図７】第３の実施の形態の識別マークの構成を示す基板表面図および基板裏面図である。
【図８】第１の構造例に係る作製方法を工程順に説明するための断面図である。
【図９】第２の構造例に係る作製方法を工程順に説明するための断面図である。
【図１０】第２の構造例の他の例に係る作製方法を工程順に説明するための断面図である。
【図１１】第３の構造例に係る作製方法を工程順に説明するための断面図である。
【図１２】第３の構造例の他の例に係る作製方法を工程順に説明するための断面図である。
【図１３】第４の構造例に係る作製方法を工程順に説明するための断面図である。
【発明を実施するための形態】
【００３１】
以下、本開示における実施の形態について図面を参照して説明する。
【００３２】
＜第１の実施の形態＞
図１（ａ）〜（ｃ）および図２（ｄ）〜（ｆ）は、本開示の第１の実施の形態に係る半導体素子の作製方法を説明するための断面図である。尚、図２（ｅ）は図２（ｄ）の線Ｉ−Ｉの断面図である。また、図１及び図２に示す部位のうち、図８から図１３に示す部位と同じものには、同じ符号を付している。本実施形態例の方法では、先ず、図１（ａ）に示すように、透明な基板、例えばサファイア基板１０上にIII 族窒化物系化合物半導体の下地層、例えば膜厚２μｍのＧａＮ下地層１１を成膜する。次いで、ＧａＮ下地層上に絶縁膜、例えば膜厚１μｍのＳｉＯ2 膜を成膜し、図１（ｂ）に示すように、フォトリソグラフィ処理とＣＦ4 ガスによるエッチング加工によって、ＳｉＯ2 膜からなる帯状パターンマスク１２を形成する。
【００３３】
次いで、帯状パターンマスク１２を使ってＧａＮ下地層１１及びサファイア基板１０の上部をエッチングして、図１（ｃ）に示すように、ＧａＮ下地層１１及びサファイア基板１０の上部からなる帯状の凸部１３と、サファイア基板１０のエッチング面を底とする溝状の凹部１４とを交互に周期的に備えた凹凸構造を形成する。尚、これに代えて、膜厚の厚いＧａＮ下地層１１を成膜し、次いでＧａＮ下地層１１をエッチングして、ＧａＮ下地層１１からなる帯状の凸部と、サファイア基板１０を露出させた溝状の凹部とを交互に周期的に備えた凹凸構造を形成しても良い。
【００３４】
次いで、ウエハ全面に例えば１０μｍ〜２０μｍピッチで周期的に設けられている凸部１３（図２（ｄ）では簡単に３個のみ図示）上の帯状パターンマスク１２を加工して、図２（ｄ）及び図２（ｅ）に示すように、凸部１３（図２（ｄ）では便宜的に１個のみ図示）上に、２個の離隔した識別マーク１２Ａを形成する。尚、帯状パターンマスク１２をそのまま識別マーク１２Ａとして残しても良い。また、識別マークは凸部１３上でなくてもよく、例えば２個の凸部１３を跨いでいても、また、１／２周期ずれていても、識別マークの位置を規定できる限り良い。更には、図２（ｄ）では、１ヵ所のマスク１２を例として示しているが、２ヵ所以上でしかも連続していても良い。次いで、図２（ｆ）に示すように、識別マーク１２Ａを含めて凹凸構造上に横方向成長法により例えば膜厚２μｍのＧａＮ層１５を成長させる。
【００３５】
以上の工程を経て、ＧａＮ層１５を結晶成長させ、結晶層で凹凸構造を平坦に埋めた後、図３に示す半導体素子形成用のウエハ（基板）１６を作製することができる。ウエハ（基板）１６上のＧａＮ層１５は、図２（ｆ）に示すように、識別マーク１２Ａを有する凸部１３周りの領域を除いて、低欠陥密度領域の領域２１と、高欠陥密度領域となる領域２２とから構成され、領域２１には会合部３２が存在する。識別マーク１２Ａ上の領域２３は低欠陥密度領域であるものの、高欠陥密度領域の発生原因である会合部３２が存在し、マスク１２Ａの縁部付近から結晶欠陥３３が発生している。また、表面から見ると、半導体素子用の基板１６は、図３に示すように、基板面の大部分を占めるＡ領域と、基板面の例えば５ヵ所に配置された小さなＢ領域とから構成されている。
【００３６】
Ａ領域は、識別マーク１２Ａを有しない領域であって、識別マークが無いために光学顕微鏡などでは高欠陥密度領域と低欠陥密度領域とを識別することができない領域である。更に言えば、Ａ領域では、例えば、リソグラフィー工程でレーザストライプをパターニングする際、高欠陥密度領域となる種結晶層の位置と低欠陥密度領域となる横方向成長領域とを識別できないので、レーザストライプを低欠陥密度領域２１上に位置合わせすることができない。
【００３７】
一方、Ｂ領域は、ＳｉＯ2 膜からなる識別マーク１２Ａを凸部１３上に有する領域である。ＧａＮ層とＳｉＯ2 膜とは、可視光領域で透明であり、かつ屈折率が異なるので、識別マーク１２Ａを顕微鏡などで識別することができる。これにより、基板面上から、Ｂ領域の識別マーク１２Ａを識別して、識別マーク１２Ａとの位置関係からＢ領域内の低欠陥密度領域を認識することができる。本実施形態例では、Ｂ領域内で識別マーク１２Ａを基準にして低欠陥密度領域２１に半導体素子の形成領域を位置決めすると、周期性に基づいて、Ａ領域内でも低欠陥密度領域２１上に半導体素子の形成領域の位置決めをすることができる。
【００３８】
次に、低欠陥密度領域２１上に半導体素子の形成領域を特定し、形成領域に半導体素子を形成する。ここで、図４を参照して、ＧａＮ系半導体レーザ素子を例にして半導体レーザの作製方法を説明する。ＧａＮ層１５上に、ＭＯＣＶＤ法等によって、ｎ側ＧａＮコンタクト層４１、更に、ＧａＮ系の化合物半導体層からなるｎ型クラッド層４２、活性層４３、ｐ型クラッド層４４、及びｐ側コンタクト層４５を、順次、積層して積層構造を形成する。
【００３９】
次いで、ｐ側クラッド層４４の上層部及びｐ側コンタクト層４５をエッチングして、一方向にリッジストライプ状に延びるレーザストライプ部５０を形成する。レーザストライプ部５０は、注入電流が流れ、発光する素子主要部であるから、図５に示すように、高欠陥密度領域２２を避けて低欠陥密度領域２１上に位置するようにレーザストライプ部５０を位置決めする。ｎ側コンタクト層４１の上層部、ｎ側クラッド層４２、活性層４３、及びｐ側クラッド層４４の下層部をエッチングして、レーザストライプ部５０の延在する方向と同じ方向に延在するメサ部を形成する。次に、ＳｉＮ膜からなる保護膜４９を全面に成膜し、保護膜４９に窓を開けて、ｐ側コンタクト層４５上にｐ側電極４６及びｐ側引き出し電極４６Ａを、ｎ側コンタクト層４１上にｎ側電極４７及びｎ側引き出し電極４７Ａを形成する。
【００４０】
以上の工程を経て作製した半導体レーザ素子は、図４に示すように、レーザストライプ部５０が、低欠陥密度領域２１上に形成され、高欠陥密度領域となる会合部３２上及びＧａＮ種結晶層１１上及びその近傍領域の高欠陥密度領域２２を避けて形成されている。本実施形態例の方法を適用することにより、結晶欠陥が少なく信頼性の高い半導体レーザ素子を作製することができる。
【００４１】
尚、例えば結晶品質の点からＡ領域に素子主要部を配置するならば、絶縁膜が無い第３の構造例及びその変形例の方が、絶縁膜上を良質な結晶層で全面的に埋める必要が無いなどから、ＥＬＯ結晶成長条件に自由度がある。このケースは実際の半導体素子の設計でも想定できる。更には、半導体素子に要求される性能から判断して、電気特性や光特性に直接寄与する各素子主要部の全体を必ずしも低欠陥領域２１に配置しなくても良いこともある。この場合でも、半導体素子の占める面積のうち低欠陥密度領域の比率が、基板の低欠陥密度領域の平均的な比率より高くすれば、相対的に信頼性が高い半導体素子を作製することができる場合が多い。
【００４２】
本実施形態例の方法によれば、低欠陥密度領域と高欠陥密度領域とが基板内に周期的に存在する基板にあって、全ての低欠陥密度領域の位置を例えばリソグラフィー工程で光学的に識別できないにも関わらず、識別マークによって半導体素子の素子主要部を低欠陥密度領域に位置決めすることができる。結晶欠陥密度と半導体素子の信頼性との間には強い相関があるので、本実施形態例の方法によれば、信頼性が高い半導体素子を作製することができる。また、半導体素子の形成領域に、欠陥密度の高低を識別する構造を設ける必要がないので、結晶成長条件の自由度が高い。
【００４３】
＜実施例＞
寸法的には、例えば図２（ｆ）で、リッジ構造の凸部１３の周期（紙面左右方向）が、１０〜２０μｍ程度、ＧａＮ種結晶層１１の幅が２〜３μｍ程度であれば、例えば１〜３μｍ程度のストライプ幅の発光領域を低欠陥密度領域２１に全て配置することができる。なお、半導体レーザ素子に設けるレーザストライプの周期は、この凸部１３の周期の整数倍に設計することによりウエハ全面に周期的な構造を作製できる。また、図２（ｆ）の構造で、紙面に直交する方向の長さは、半導体レーザ素子の共振器長の例えば２００〜１０００μｍに比べて十分に長く、同一断面形状で延在できるので、紙面に直交する方向の構造形成には問題はない。
【００４４】
結晶欠陥がＣ軸方向の周りに広がらないという現実的な仮定の上で、種結晶凸部１３の周期が１５μｍ、凸部幅が３μｍに設定すると、凸部１３と会合部３２に挟まれた低欠陥密度領域２１の幅は、（１５−３）÷２＝６μｍである。レーザストライプ５０の幅は、通常、例えば１〜３μｍであるから、リソグラフィー工程でアライメント精度が±１μｍであっても、レーザストライプ５０の全てを、低欠陥密度領域２１上に位置決めすることができる。
【００４５】
＜第２の実施の形態＞
上記第１の実施の形態において説明した半導体素子の作製方法は、半導体レーザ素子を作製する場合に限らず、他の半導体素子、例えば、発光ダイオード（ＬＥＤ）や、フォトディテクタ（ＰＤ）などの半導体光素子、電界効果トランジスタ（ＦＥＴ）やバイポーラトランジスタなどの半導体電子素子にも適用可能であり、上記第１の実施の形態の半導体レーザ素子と同様に、信頼性の高い素子を作製することができる。例えば、ＭＯＳＦＥＴの場合には、図６に示すように、ゲート領域７０、ソース領域７１、及びドレイン領域７２を、それぞれ、低欠陥密度領域２１上に、特にゲート領域７０及びチャネル領域７３を低欠陥密度領域２１上に形成することができる。
【００４６】
＜第３の実施の形態＞
図７（ａ），（ｂ）は、本開示の第２の実施の形態に係る半導体素子の作製方法において使用する識別マークを説明するための模式図であり、（ａ）は基板表面図、（ｂ）は基板裏面図である。本実施の形態例では、凹凸構造を形成し、次いで横方向成長させる横方向成長工程の前後で、図７（ａ）に示すように、基板の表面、すなわち素子形成面にマーカー８１を、又は図７（ｂ）に示すように、基板の裏面にマーカー８２を識別マークとして形成する。尚、基板の表面及び裏面の双方にマーカー８１、８２を形成しても良い。マーカー８１及び８２はマーカーまたは溝などで形成する。マーカー８１、８２は、図７（ａ）及び（ｂ）に示すように、直線状でも、図３に示すように、Ｂ領域のような四角形のものでも、あるいは、基板端のオリエンテーション・フラット（ＯＦ）を精度良く形成したものなどでもよい。ＯＦは、例えばリソグラフィーで±１μｍの精度でアライメントできるように、直線性、端部の垂直性、角度精度などに注意し、かつ、フォトレジストの端部除去などを行う。この表面及び裏面の双方のマーカー８１、８２から、両面アライナ等を用いて、相対的位置を検出し、アライメントすることにより、上記第１の実施の形態と同様に、低欠陥密度領域に半導体素子を位置決めすることができる。
【００４７】
更に、マーカーは、基板内または表面にパターン形成したものでも、結晶成長後に溝等を設けてマーカーにしても良く、半導体素子のプロセス作製に支障なく、かつ低欠陥密度領域の位置特定の基準となるものなら、いずれの形状でも良い。
【００４８】
本実施の形態では、基板及び結晶成長膜の透明性を利用していないので、ＧａＡｓ膜のような結晶成長膜が不透明な膜や、透明でも基板内構造が判別し難い構造にも適用でき、実施形態例１及び２と同様な効果をあげることができる。
【００４９】
上記第１〜第３の実施の形態のいずれにおいても、電流特性などに直接関係する素子主要部以外のウエハ内の領域、例えば、レーザストライプ部以外の領域、ＦＥＴのソース〜ドレイン間以外の領域に、識別マークを設けることにより、及びオリエンテーションフラット（ＯＦ）の使用などにより、ウエハから取れる素子数は全く減少しないか、減少したとしても、素子数減少数は極めて小さい数で済む。また、識別マークの形成は、素子形成と同時に、または簡易的な工程で形成できるので、工程数の増加や歩留まり低下を伴わない、または有っても極めて小さい影響で済む。
【符号の説明】
【００５０】
１０…基板、１１…ＧａＮ種結晶層、１２…マスク、１３…凸部、１４…凹部、１５…ＧａＮ層、１６…基板、２１…種結晶層からの横方向成長領域、２２…種結晶層からの縦方向（ｃ軸方向）成長領域、２３…マスク上の横方向成長領域、３１…空隙、３２…横方向成長の会合部、３３…マスク端部からの結晶欠陥、４０…バッファー層、４１…ｎ側コンタクト層、４２…ｎ型クラッド層、４３…活性層、４４…ｐ型クラッド層、４５…ｐ側コンタクト層、４６…ｐ側電極、４６Ａ…ｐ側コンタクト電極、４７…ｎ側電極、４７…ｎ側コンタクト電極、４９…保護膜、５０…レーザストライプ部、７０…ゲート領域、７１…ソース領域、７２…ドレイン領域、７３…チャネル領域、８１…識別マーク、８２…識別マーク。
【図１】
2011223017.tif 000003
【図２】
2011223017.tif 000004
【図３】
2011223017.tif 000005
【図４】
2011223017.tif 000006
【図５】
2011223017.tif 000007
【図６】
2011223017.tif 000008
【図７】
2011223017.tif 000009
【図８】
2011223017.tif 000010
【図９】
2011223017.tif 000011
【図１０】
2011223017.tif 000012
【図１１】
2011223017.tif 000013
【図１２】
2011223017.tif 000014
【図１３】
2011223017.tif 000015