(57)【要約】【課題】プリント回路基板上に配置すべきデカップリングコンデンサの個数または容量の最適化を支援できる設計支援装置を実現する。【解決手段】本実施形態の設計支援装置は、デバイスの動作期間中におけるスイッチング周期に対するハイサイドトランジスタのオン期間の割合に基づいて、ハイサイドトランジスタがオンの時の電源−グランド間インピーダンスＺ１、ローサイドトランジスタがオンの時の電源−グランド間インピーダンスＺ２、またはインピーダンスＺ１とインピーダンスＺ２との間の中間域のインピーダンスＺ３の内のいずれか一つを、設計対象プリント回路基板にとって適正な電源−グランド間インピーダンスとして決定する。【選択図】図１
2011053830.tif 000002
【特許請求の範囲】
【請求項１】
デバイスと前記デバイスに電力を供給するスイッチング電源とが実装されるプリント回路基板の設計を支援する設計支援装置であって、
一つ以上のデカップリングコンデンサの特性を示すコンデンサ情報を含む、前記プリント回路基板の設計情報に基づいて、前記スイッチング電源内のハイサイドトランジスタがオンの時の前記プリント回路基板内の電源層とグランド層との間の第１インピーダンスと、前記スイッチング電源内のローサイドトランジスタがオンの時の前記電源層と前記グランド層との間の第２インピーダンスとを算出する算出手段と、
前記デバイスの動作期間中における前記スイッチング電源のスイッチング周期に対する前記ハイサイドトランジスタのオン期間の割合を示すオン時間情報に基づいて、前記第１インピーダンス、前記第２インピーダンス、または前記第１インピーダンスと前記第２インピーダンスとの間の中間域の第３インピーダンスの内のいずれか一つを、前記電源層と前記グランド層との間のインピーダンスとして決定する決定手段と、
前記決定されたインピーダンスと目標インピーダンスとを比較することによって前記コンデンサ情報を評価する評価手段とを具備することを特徴とする設計支援装置。
【請求項２】
前記スイッチング電源のスイッチング周期に対する前記ハイサイドトランジスタのオン期間の割合を、前記デバイスと前記スイッチング電源とが実装された評価用ボードを用いて測定する測定手段をさらに具備することを特徴とする請求項１記載の設計支援装置。
【請求項３】
前記決定手段は、前記ハイサイドトランジスタのオン期間の割合が第１しきい値よりも大きい場合、前記第１のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定し、前記ハイサイドトランジスタのオン期間の割合が第１しきい値以下である場合、前記第２のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定することを特徴とする請求項１記載の設計支援装置。
【請求項４】
前記決定手段は、前記ハイサイドトランジスタのオン期間の割合が第１しきい値よりも大きい場合、前記第１のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定し、前記ハイサイドトランジスタのオン期間の割合が前記第１しきい値よりも小さい第２のしきい値よりも小さい場合、前記第２のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定し、前記ハイサイドトランジスタのオン期間の割合が前記第１しきい値以下で且つ前記第２のしきい値以上である場合、前記第３インピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定することを特徴とする請求項１記載の設計支援装置。
【請求項５】
デバイスと前記デバイスに電力を供給するスイッチング電源とが実装されるプリント回路基板の設計を支援する設計支援方法であって、
一つ以上のデカップリングコンデンサの特性を示すコンデンサ情報を含む、前記プリント回路基板の設計情報に基づいて、前記スイッチング電源内のハイサイドトランジスタがオンの時の前記プリント回路基板内の電源層とグランド層との間の第１インピーダンスと、前記スイッチング電源内のローサイドトランジスタがオンの時の前記電源層と前記グランド層との間の第２インピーダンスとを算出するステップと、
前記デバイスの動作期間中における前記スイッチング電源のスイッチング周期に対する前記ハイサイドトランジスタのオン期間の割合を示すオン時間情報に基づいて、前記第１インピーダンス、前記第２インピーダンス、または前記第１インピーダンスと前記第２インピーダンスとの間の中間域の第３インピーダンスの内のいずれか一つを、前記電源層と前記グランド層との間のインピーダンスとして決定するステップと、
前記決定されたインピーダンスと目標インピーダンスとを比較することによって前記コンデンサ情報を評価するステップとを具備することを特徴とする設計支援方法。
【請求項６】
前記スイッチング電源のスイッチング周期に対する前記ハイサイドトランジスタのオン期間の割合を、前記デバイスと前記スイッチング電源とが実装された評価用ボードを用いて測定するステップをさらに具備することを特徴とする請求項５記載の設計支援方法。
【請求項７】
前記決定するステップは、前記ハイサイドトランジスタのオン期間の割合が第１しきい値よりも大きい場合、前記第１のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定し、前記ハイサイドトランジスタのオン期間の割合が第１しきい値以下である場合、前記第２のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定することを特徴とする請求項５記載の設計支援方法。
【請求項８】
前記決定するステップは、前記ハイサイドトランジスタのオン期間の割合が第１しきい値よりも大きい場合、前記第１のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定し、前記ハイサイドトランジスタのオン期間の割合が前記第１しきい値よりも小さい第２のしきい値よりも小さい場合、前記第２のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定し、前記ハイサイドトランジスタのオン期間の割合が前記第１しきい値以下で且つ前記第２のしきい値以上である場合、前記第３インピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定することを特徴とする請求項５記載の設計支援方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般にプリント回路基板の設計を支援するための技術に関し、特にプリント回路基板に搭載されるデカップリングコンデンサの容量または個数を最適化するための技術に関する。
【背景技術】
【０００２】
一般に、プリント回路基板においては、十分な電力品質を確保するために、デカップリングコンデンサが実装される。このデカップリングコンデンサは、プリント回路基板上のＬＳＩに供給される電源電圧の変動を抑えるために用いられる。デカップリングコンデンサは、プリント回路基板内の電源層とグランド層との間に接続される。電源層とグランド層との間のインピーダンス（電源−グランド間インピーダンス）は、デカップリングコンデンサによって減少される。よって、デカップリングコンデンサは、電力品質を改善する働き、換言すれば、ＬＳＩに供給される電源電圧を安定化させる働きをすることができる。プリント回路基板上の電源電圧変動ΔＶは、一般的には、以下の式で表すことができる。
【０００３】
ΔＶ＝Ｚ×Ｉ
ここで、Ｚは電源−グランド間インピーダンス、ＩはＬＳＩによって電源層から引き込まれる電流である。ＬＳＩの高速化に伴い、電量Ｉは増加する傾向にある。よって、最近では、電源電圧変動ΔＶを減少させるための対策が極めて重要となっている。
【０００４】
電源電圧変動ΔＶは、ＬＳＩの仕様によって規定される最大許容電圧降下（最大許容雑音電圧とも云う）よりも小さい範囲に抑えることが必要である。そのためには、デカップリングコンデンサをプリント回路基板上に配置することによって、電源−グランド間インピーダンスＺを目標インピーダンスＺTよりも下げることが必要となる。
【０００５】
目標インピーダンスＺTは、一般的には、以下の式で表すことができる。
【０００６】
ＺT＝最大許容電圧降下／Ｉ
ここで、最大許容電圧降下は、電源電圧Ｖと許容電圧誤差％との積で表される。
【０００７】
特許文献１には、電源入力ラインとアースとの間に接続されたデカップリングコンデンサが搭載されたデジタル信号処理基板が開示されている。このデジタル信号処理基板においては、デカップリングコンデンサとして、25mΩの等価直列抵抗および800pHの等価直列インダクタンスを有する電界コンデンサが用いられる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−３５２０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このように、デカップリングコンデンサは、プリント回路基板の電力品質の改善のために有用である。しかし、厳密には、プリント回路基板の電源−グランド間インピーダンスＺは、そのプリント回路基板に搭載されるスイッチング電源内のハイサイドトランジスタがオンの時とそのスイッチング電源内のローサイドトランジスタがオンの時とで異なる。より具体的には、ハイサイドトランジスタがオンの時の電源−グランド間インピーダンスは、ローサイドトランジスタがオンの時の電源−グランド間インピーダンスよりも高くなる。なぜなら、ハイサイドトランジスタがオンの時は、スイッチング電源内のコイルがインダクタとして作用するが、ローサイドトランジスタがオンの時は、そのコイルはインダクタではなく電流源（抵抗）として作用するためである。インダクタのインピーダンスは周波数が低くなるほど増加する。よって、低周波数領域では、ハイサイドトランジスタがオンの時の電源−グランド間インピーダンスは、ローサイドトランジスタがオンの時の電源−グランド間インピーダンスよりも高くなる。
【００１０】
このように、電源−グランド間インピーダンスは、そのプリント回路基板に搭載されるスイッチング電源の動作状態によって変化する。スイッチング電源の動作状態、つまりスイッチング周期に対するハイサイドトランジスタのオン時間の割合は、プリント回路基板上に搭載されるプロセッサのようなデバイスの消費電流の大きさによって変わる。高性能プロセッサのようなデバイスが搭載されるプリント回路基板では、ハイサイドトランジスタのオン時間の割合は比較的高い。これに対し、低性能または中性能のプロセッサのようなデバイスが搭載されるプリント回路基板では、ハイサイドトランジスタのオン時間の割合は低く、ローサイドトランジスタのオン時間がスイッチング周期の大部分を占めることもある。
【００１１】
しかし、従来のプリント回路基板設計では、スイッチング電源の動作状態が十分に考慮されていない。このため、従来のプリント回路基板設計では、電源−グランド間インピーダンスが周波数帯域全体に亘って目標インピーダンスを下回るようにするために、過剰な個数または過剰な容量のデカップリングコンデンサが配置される可能性があった。
【００１２】
本発明は上述の事情を考慮してなされたものであり、プリント回路基板上に配置すべきデカップリングコンデンサの個数または容量の最適化を支援することができる設計支援装置および設計支援方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上述の課題を解決するため、本発明の一つの観点によれば、デバイスと前記デバイスに電力を供給するスイッチング電源とが実装されるプリント回路基板の設計を支援する設計支援装置であって、一つ以上のデカップリングコンデンサの特性を示すコンデンサ情報を含む、前記プリント回路基板の設計情報に基づいて、前記スイッチング電源内のハイサイドトランジスタがオンの時の前記プリント回路基板内の電源層とグランド層との間の第１インピーダンスと、前記スイッチング電源内のローサイドトランジスタがオンの時の前記電源層と前記グランド層との間の第２インピーダンスとを算出する算出手段と、前記デバイスの動作期間中における前記スイッチング電源のスイッチング周期に対する前記ハイサイドトランジスタのオン期間の割合を示すオン時間情報に基づいて、前記第１インピーダンス、前記第２インピーダンス、または前記第１インピーダンスと前記第２インピーダンスとの間の中間域の第３インピーダンスの内のいずれか一つを、前記電源層と前記グランド層との間のインピーダンスとして決定する決定手段と、前記決定されたインピーダンスと目標インピーダンスとを比較することによって前記コンデンサ情報を評価する評価手段とを具備することを特徴とする設計支援装置が提供される。
【発明の効果】
【００１４】
本発明によれば、プリント回路基板上に配置すべきデカップリングコンデンサの個数または容量の最適化を支援することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る設計支援装置のシステム構成例を示すブロック図。
【図２】同実施形態の設計支援装置において設計対象となるプリント回路基板の断面図。
【図３】図２に示すプリント回路基板内の電源供給経路の等価回路を示す図。
【図４】図２に示すプリント回路基板上に実装されるスイッチング電源（ＤＣ−ＤＣコンバータ）の電圧モード時の動作を説明するための図。
【図５】図２に示すプリント回路基板上に実装されるスイッチング電源（ＤＣ−ＤＣコンバータ）が電圧モードの時におけるハイサイドトランジスタとローサイドトランジスタの動作を説明するための図。
【図６】図２に示すプリント回路基板上に実装されるスイッチング電源（ＤＣ−ＤＣコンバータ）が電圧モードの時のそのスイッチング電源の等価回路を示す図。
【図７】図２に示すプリント回路基板上に実装されるスイッチング電源（ＤＣ−ＤＣコンバータ）の電流モード時の動作を説明するための図。
【図８】図２に示すプリント回路基板上に実装されるスイッチング電源（ＤＣ−ＤＣコンバータ）が電流モードの時におけるハイサイドトランジスタとローサイドトランジスタの動作を説明するための図。
【図９】図２に示すプリント回路基板上に実装されるスイッチング電源（ＤＣ−ＤＣコンバータ）が電流モードの時のそのスイッチング電源の等価回路を示す図。
【図１０】図２に示すプリント回路基板上に実装されるスイッチング電源（ＤＣ−ＤＣコンバータ）が電圧モードの時の電源供給経路の等価回路を示す図。
【図１１】図２に示すプリント回路基板上に実装されるスイッチング電源（ＤＣ−ＤＣコンバータ）が電流モードの時の電源供給経路の等価回路を示す図。
【図１２】図２に示すプリント回路基板の電源層に流れる電流の時間に対する変化を示す図。
【図１３】図２に示すプリント回路基板の電源層に流れる電流の周波数特性を示す図。
【図１４】図２に示すプリント回路基板に適用される目標インピーダンスの例を示す図。
【図１５】図２に示すプリント回路基板の電源−グランド間インピーダンスの例を示す図。
【図１６】図２に示すプリント回路基板上に実装されるスイッチング電源（ＤＣ−ＤＣコンバータ）のスイッチング制御信号の信号波形の例を示す図。
【図１７】同実施形態の設計支援装置によって実行されるデカップリングコンデンサ最適化処理の手順の例を示すフローチャート。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本発明の実施形態を説明する。
【００１７】
図１には、本発明の一実施形態に係る設計支援装置の構成例が示されている。この設計支援装置は、例えば、プリント回路基板（ＰＣＢ）の設計を支援するＣＡＤ装置として実現されている。設計対象のプリント回路基板は、例えば、コンピュータのシステムボード（マザーボード）である。この設計対象のプリント回路基板上には、少なくとも、ＤＣ−ＤＣコンバータのようなスイッチング電源と、スイッチング電源からの電力によって駆動されるデバイス（例えば、ＣＰＵのようなプロセッサ）とが実装される。
【００１８】
設計支援装置は、例えば、コンピュータによって実現されている。この設計支援装置は、入力装置１１、システム本体１２、表示装置１３を備えている。入力装置１１はコンピュータのキーボードまたはマウスなどである。表示装置１３はコンピュータのディスプレイである。システム本体１２は、例えば、コンピュータのＣＰＵ、メモリ、Ｉ／Ｏコントローラ等によって実現されている。システム本体１２の動作は、ＣＰＵによって実行されるソフトウェアである設計支援プログラムによって制御される。システム本体１２は、プリント回路基板の設計を支援するための機能の一つとして、設計対象のプリント回路基板上に実装すべきデカップリングコンデンサの個数または個々のデカップリングコンデンサの容量を最適化するためのデカップリングコンデンサ評価機能を有している。
【００１９】
上述したように、プリント回路基板内の電源層とグランド層との間のインピーダンス（電源−グランド間インピーダンス）は、そのプリント回路基板に実装されるスイッチング電源の動作状態（スイッチング周期に対するハイサイドトランジスタのオン期間の割合）によって変化する。したがって、本実施形態のデカップリングコンデンサ評価機能は、スイッチング周期に対するハイサイドトランジスタのオン期間の割合に基づいて、適正な電源−グランド間インピーダンスを算出する。そして、デカップリングコンデンサ評価機能は、その算出されたインピーダンスと目標インピーダンスとの比較によって、プリント回路基板に実装すべきデカップリングコンデンサの個数または実装すべき個々のデカップリングコンデンサの容量を最適化する。
【００２０】
上述したように、低周波数領域では、スイッチング電源内のハイサイドトランジスタがオンの時の電源−グランド間インピーダンスは、スイッチング電源内のローサイドトランジスタがオンの時の電源−グランド間インピーダンスよりも高い。スイッチング周期に対するハイサイドトランジスタのオン時間の割合は、プリント回路基板上に実装されるプロセッサのようなデバイスの消費電流によって異なる。高性能プロセッサのようなデバイスが実装されるプリント回路基板では、ハイサイドトランジスタのオン時間の割合は比較的高い。これに対し、低性能または中性能のプロセッサのようなデバイスが実装されるプリント回路基板では、ハイサイドトランジスタのオン時間の割合は低く、ローサイドトランジスタのオン時間がスイッチング周期の大部分を占めることもある。
【００２１】
したがって、例えば、高性能のプロセッサのようなデバイスが実装されるプリント回路基板を設計する場合、換言すれば、設計対象のプリント回路基板に実装されるスイッチング電源のハイサイドトランジスタのオン時間の割合があるしきい値よりも高い場合には、ハイサイドトランジスタがオンの時の電源−グランド間インピーダンスが目標インピーダンスを下回るように、実装すべきデカップリングコンデンサの容量および個数を決定することが必要となる。これに対し、例えば、低性能のプロセッサのようなデバイスが実装されるプリント回路基板を設計する場合、換言すれば、設計対象のプリント回路基板に実装されるスイッチング電源のハイサイドトランジスタのオン時間の割合があるしきい値よりも小さい場合には、ローサイドトランジスタがオンの時の電源−グランド間インピーダンスが目標インピーダンスを下回るように、実装すべきデカップリングコンデンサの容量および個数を決定すれば十分である。
【００２２】
本実施形態のデカップリングコンデンサ評価機能は、デバイスの動作期間中におけるスイッチング周期に対するハイサイドトランジスタのオン期間の割合に基づいて、ハイサイドトランジスタがオンの時の電源−グランド間インピーダンスＺ１、ローサイドトランジスタがオンの時の電源−グランド間インピーダンスＺ２、またはインピーダンスＺ１とインピーダンスＺ２との間の中間域のインピーダンスＺ３の内のいずれか一つを、設計対象プリント回路基板にとって適正な電源−グランド間インピーダンスとして決定する。よって、例えば、高性能のプロセッサのようなデバイスが実装されるプリント回路基板の設計に際しては、インピーダンスＺ１がそのプリント回路基板にとって適正なインピーダンスとして決定されるが、低性能のプロセッサのようなデバイスが実装されるプリント回路基板の設計に際しては、インピーダンスＺ２またはインピーダンスＺ３がそのプリント回路基板にとって適正なインピーダンスとして決定することができる。この結果、低性能のプロセッサのようなデバイスが実装されるプリント回路基板の設計に際しては、低周波領域のインピーダンスの設計基準を緩和し得る。よって、過剰にデカップリングコンデンサが配置されることを防止することが出来、設計対象のプリント回路基板上に実装すべきデカップリングコンデンサの個数またはそれら個々のデカップリングコンデンサの容量の最適化を図ることができる。
【００２３】
なお、上述のインピーダンスＺ３としては、例えば、（１）Ｚ１とＺ２の中間値、（２）Ｚ１とＺ２との中間値よりも高く且つＺ１よりも小さい値、（３）Ｚ１とＺ２との中間値よりも低く且つＺ２よりも高い値、等を使用し得る。（１）、（２）、（３）の内のいずれを使用するかは、ハイサイドトランジスタのオン時間の割合に従って選択し得る。
【００２４】
このように、スイッチング電源の動作状態を考慮して設計対象のプリント回路基板にとって適切な電源−グランド間インピーダンスを決定することにより、過剰な個数または過剰な容量のデカップリングコンデンサが配置されるといった事態の発生を防止することが出来、プリント回路基板上に配置すべきデカップリングコンデンサの個数または容量の最適化を支援することが可能となる。
【００２５】
システム本体１２は、上述のデカップリングコンデンサ評価機能を実現するために、入力処理部１３１、設計情報記憶部１３２、第１のインピーダンス算出部１３３、第２のインピーダンス算出部１３４、インピーダンス決定部１３５、受信部１３６、インピーダンス評価部１３７、表示処理部１３８、およびデカップリングコンデンサ変更部１３９を含む。
【００２６】
入力処理部１３１は、入力装置１１から入力されるデータおよびコマンド（ＣＡＤ操作コマンド）を処理するために使用される。設計情報記憶部１３２は、例えばハードディスクドライブのような記憶装置によって実現されている。この設計情報記憶部１３２は、設計対象のプリント回路基板の設計情報を格納する。この設計情報には、設計対象のプリント回路基板上に実装すべき一つ以上のデカップリングコンデンサの特性（容量等）を示すコンデンサ情報が含まれる。さらに、設計情報は、配線情報および部品情報を含む。部品情報には、プリント回路基板に実装されるスイッチング電源回路の電気的特性を示す情報、プリント回路基板に実装されるデバイス（例えば、プロセッサ）の電気的特性を示す情報、等が含まれる。
【００２７】
第１のインピーダンス算出部１３３は、上述の設計情報に基づいて、スイッチング電源内のハイサイドトランジスタがオンの時の電源−グランド間インピーダンスＺ１を算出する。電源−グランド間インピーダンスＺ１の算出例は図１０を参照して後述する。第２のインピーダンス算出部１３４は、上述の設計情報に基づいて、スイッチング電源内のローサイドトランジスタがオンの時の電源−グランド間インピーダンスＺ２を算出する。電源−グランド間インピーダンスＺ２の算出例は図１１を参照して後述する。
【００２８】
受信部１３６は、設計対象のプリント回路に関連付けられたオン時間情報を受信する。このオン時間情報は、デバイスの動作期間中におけるスイッチング周期に対するハイサイドトランジスタのオン期間の割合を示す。受信部１３６は、たとえば、評価用ボード（ＰＣＢ）１０を測定するための測定装置２０からオン時間情報を受信し得る。評価用ボード１０は設計対象のプリント回路基板の動作を評価するためのボードであり、この評価用ボード１０上には、設計対象のプリント回路基板上に実装されるべきスイッチング電源と同じ特性のスイッチング電源と、設計対象のプリント回路基板上に実装されるべきデバイスと同じ特性のデバイスとが、実際に実装されている。測定装置２０は、評価用ボード１０のスイッチング電源のスイッチング周期に対するハイサイドトランジスタのオン期間の割合を、評価用ボードを用いて測定することによって、上述のオン時間情報を生成し、その生成したオン時間情報を受信部１３６に送出する。測定装置２０によるハイサイドトランジスタのオン期間の割合の測定は、評価用ボード１０上のデバイスが動作している状態で行われる。デバイスとして、ＣＰＵのようなプロセッサを使用する場合には、プロセッサにテストプログラムのようなソフトウェアを実行させながら、ハイサイドトランジスタのオン期間の割合を測定すればよい。測定装置２０としては、例えば、シンクロスコープを使用し得る。
【００２９】
なお、測定装置２０から受信部１３６にオン時間情報を送出する代わりに、設計者が測定装置２０のディスプレイに表示される信号波形を観測し、ハイサイドトランジスタのオン期間の割合を示すデータを設計者自身が入力装置１１を介して入力してもよい。この場合、受信部１３６は入力装置１１からのオン時間情報を受信する。
【００３０】
インピーダンス決定部１３５は、オン時間情報に基づいて、例えば、インピーダンスＺ１、インピーダンスＺ２、またはインピーダンスＺ１とインピーダンスＺ２との間の中間域のインピーダンスＺ３の内のいずれか一つを、設計対象のプリント回路基板にとって適正な電源−グランド間インピーダンスとして決定する。例えば、ハイサイドトランジスタのオン期間の割合があるしきい値Ａよりも大きいならば、インピーダンス決定部１３５は、インピーダンスＺ１を適正な電源−グランド間インピーダンスとして決定する。一方、ハイサイドトランジスタのオン期間の割合がしきい値Ｂよりも小さいならば、インピーダンス決定部１３５は、インピーダンスＺ２を適正な電源−グランド間インピーダンスとして決定する。しきい値Ｂとしては、しきい値Ａよりも小さい値を使用し得る。また、ハイサイドトランジスタのオン期間の割合がしきい値Ａ以下で、且つしきい値Ｂ以上ならば、インピーダンス決定部１３５は、インピーダンスＺ３を適正な電源−グランド間インピーダンスとして決定する。
【００３１】
なお、しきい値Ａとしきい値Ｂとが同一の値であってもよい。この場合、インピーダンス決定部１３５は、ハイサイドトランジスタのオン期間の割合がしきい値Ａよりも大きいならばインピーダンスＺ１を適正な電源−グランド間インピーダンスとして決定し得、またハイサイドトランジスタのオン期間の割合がしきい値Ａ以下であるならば、インピーダンスＺ２を適正な電源−グランド間インピーダンスとして決定し得る。
【００３２】
インピーダンス評価部１３７は、決定された電源−グランド間インピーダンスと目標インピーダンスＺＴとを比較することによって現在のコンデンサ情報を評価する。評価結果、例えば、決定された電源−グランド間インピーダンスと目標インピーダンスＺＴとの間の大小関係等は、表示処理部１３８によってディスプレイ（表示装置１３の設計画面上）に表示される。
【００３３】
デカップリングコンデンサ変更部１３９は、インピーダンス評価部１３７の評価結果に基づき、コンデンサ情報を変更する。より具体的には、決定された電源−グランド間インピーダンスが目標インピーダンスＺＴを十分に下回っているならば、デカップリングコンデンサ変更部１３９は、使用されるデカップリングコンデンサの個数が低減されるかまたは使用されるデカップリングコンデンサの容量が低下されるように、コンデンサ情報を変更する。また、決定された電源−グランド間インピーダンスが目標インピーダンスＺＴを上回っているならば、デカップリングコンデンサ変更部１３９は、使用されるデカップリングコンデンサの個数が増加されるかまたは使用されるデカップリングコンデンサの容量が増加されるように、コンデンサ情報を変更する。
【００３４】
図２は、設計対象のプリント回路基板の構成を示す断面図である。プリント回路基板は、例えば、多層基板から構成されており、電源層ＶＣＣおよびグランド層ＧＮＤを有している。電源層ＶＣＣおよびグランド層ＧＮＤは、プリント回路基板内の異なる内層によって実現されている。プリント回路基板上には、ＤＣ−ＤＣコンバータ２１およびＬＳＩ２２が実装される。ＤＣ−ＤＣコンバータ２１は上述のスイッチング電源である。ＤＣ−ＤＣコンバータ２１は、例えば、ハイサイドトランジスタとローサイドトランジスタとを含む同期整流型スイッチング電源回路によって実現されている。ＬＳＩ２２は上述のデバイスである。ＤＣ−ＤＣコンバータ２１の電源端子およびグランド端子は電源層ＶＣＣおよびグランド層ＧＮＤにそれぞれ接続される。同様に、ＬＳＩ２２の電源端子およびグランド端子は電源層ＶＣＣおよびグランド層ＧＮＤにそれぞれ接続される。ＤＣ−ＤＣコンバータ２１からの電力は、電源層ＶＣＣを介してＬＳＩ２２に供給される。
【００３５】
プリント回路基板上には、さらに、一つ以上のデカップリングコンデンサ２３が実装される。各デカップリングコンデンサ２３は電源層ＶＣＣとグランド層ＧＮＤとの間に接続される。周波数帯域全体に亘って電力品質を確保するために、通常は、高周波領域のインピーダンスを低減するための１以上のセラミックコンデンサと、低周波領域のインピーダンスを低減するための１以上の電界コンデンサがデカップリングコンデンサ２３として使用される。本実施形態では、低周波領域のインピーダンスの設計制約を緩和することができるので、電界コンデンサの容量の低減または必要な電界コンデンサの数の低減を実現することができる。
【００３６】
図３は、図２に示すプリント回路基板内の電源供給経路の等価回路を示す。ＤＣ−ＤＣコンバータ２１は、スイッチングレギュレータＩＣ２０１、ハイサイドＦＥＴ２０２、ローサイドＦＥＴ２０３、コイル（チョークコイル）２０４、コンデンサ２０５等によって実現されている。コイル２０４およびコンデンサ２０５は平滑化回路として機能する。スイッチングレギュレータＩＣ２０１は、同期整流方式で、ハイサイドＦＥＴ２０２およびローサイドＦＥＴ２０３の各々をスイッチング制御する。各スイッチング周期内において、ハイサイドＦＥＴ２０２がオンされている期間中は、ローサイドＦＥＴ２０３はオフされている。各スイッチング周期内において、ハイサイドＦＥＴ２０２がオンからオフに切り替えられると、ローサイドＦＥＴ２０３はオフからオンに切り換えられる。各スイッチング周期内におけるハイサイドＦＥＴ２０２のオン期間が長いほど、ＤＣ−ＤＣコンバータ２１の出力電源電圧は高くなる。スイッチングレギュレータＩＣ２０１は、ＤＣ−ＤＣコンバータ２１の出力電源電圧が一定値に維持されるように、各スイッチング周期内におけるハイサイドＦＥＴ２０２のオン期間を制御する。
【００３７】
なお、図３中において、３０１は電源層ＶＣＣに存在する寄生インダクタンスを示し、３０２は電源層ＶＣＣに存在する寄生レジスタンスを示し、３０３はＬＳＩ２２のパッケージに存在するインダクタンスを示し、３０４はＬＳＩ２２のパッケージに存在するレジスタンスを示す。
【００３８】
図４は、ＤＣ−ＤＣコンバータ２１の電圧モード（ハイサイドＦＥＴがオン）時の動作を示している。ＤＣ−ＤＣコンバータ２１の状態は、電圧モードのオープンループと電流モードのクローズドループとの間で切り替えられる。電圧モードのオープンループでは、ハイサイドＦＥＴ２０２がオンされ、図５に示すように、ハイサイドＦＥＴ２０２は電流源として機能する。電圧モードのオープンループでは、図５に示すように、ローサイドＦＥＴ２０３はオフしている。
【００３９】
図６は、電圧モードのオープンループ時のＤＣ−ＤＣコンバータ２１の等価回路である。抵抗Ｒ１は、ハイサイドＦＥＴ２０２のオン抵抗である。
【００４０】
図７は、ＤＣ−ＤＣコンバータ２１の電流モード（ローサイドＦＥＴがオン）時の動作を示している。電流モードのクローズドループでは、ローサイドＦＥＴ２０３がオンされ、図８に示すように、コイル２０４が電流源として機能する。電流モードのクローズドループでは、図８に示すように、ハイサイドＦＥＴ２０２はオフしている。
【００４１】
図９は、電流モードのクローズドループ時のＤＣ−ＤＣコンバータ２１の等価回路である。抵抗Ｒ２は、ローサイドＦＥＴ２０３のオン抵抗である。また、２０４’は、コイル２０４の等価直列抵抗（ＥＳＲ）を示している。
【００４２】
図１０は、電圧モードのオープンループ時の電源供給経路の等価回路を示している。ＬＳＩ２２から見た等価回路のインピーダンスが、ハイサイドトランジスタ（ハイサイドＦＥＴ２０２）がオンの時の電源−グランド間インピーダンスＺ１となる。図１０の等価回路に含まれる各抵抗、各インダクタンス、各キャパシタンスの値は設計情報によって与えられる。
【００４３】
図１１は、電流モードのクローズドループ時の電源供給経路の等価回路を示している。ＬＳＩ２２から見た等価回路のインピーダンスが、ローサイドトランジスタ（ローサイドＦＥＴ２０３）がオンの時の電源−グランド間インピーダンスＺ２となる。図１１に示されているように、コイル２０４のインダクタンス成分は無視され、コイル２０４のＥＳＲが等価回路のインピーダンスに影響を与えることになる。
【００４４】
図１２は、電源層ＶＣＣに流れる電流Ｉ（ＬＳＩ２２に引き込まれる電流）が変化する様子を示している。ＬＳＩ２２は高速動作する。このため、ＬＳＩ２２には、静的な電流Ｉのみならず、ＬＳＩ２２内の論理回路のスイッチング動作に応じて動的に変化する電流Ｉも引き込まれる。
【００４５】
図１３は電流Ｉの周波数特性を示している。図１３から分かるように、低周波領域では電流Ｉは大きく、周波数が高くなるほど電流Ｉは徐々に低下する。  
図１４は、目標インピーダンスの周波数特性を示している。  
目標インピーダンスＺＴ（ｆ）は、以下の式で表すことができる。
【００４６】
ＺＴ（ｆ）＝最大許容電圧降下／Ｉ（ｆ）
ここで、最大許容電圧降下は、ＬＳＩ２２の電源電圧ＶとＬＳＩ２２の許容電圧誤差％との積で表される。図１４では、ＬＳＩ２２の電源電圧Ｖが１Ｖ、ＬＳＩ２２の許容電圧誤差％が５％である場合を想定している。電流Ｉ（ｆ）は、図１３で説明したように、周波数が高くなるほど低下する。したがって、目標インピーダンスＺＴ（ｆ）は、周波数が高くなるほど高くなるという特性を有する。
【００４７】
図１５は、電圧モードおよび電流モードそれぞれに対応する電源−グランド間インピーダンスを示す。一般には、電源−グランド間インピーダンスが目標インピーダンスを下回るように、デカップリングコンデンサを配置するなど対策を行わなければならない。しかし、電圧モード時（ハイサイドＦＥＴ２０２がオン）の時と電流モード時（ローサイドＦＥＴ２０３がオン）の時とでは、低周波領域の電源−グランド間インピーダンスが図１５に示すように異なる。よって、ハイサイドＦＥＴ２０２がオンの時の電源−グランド間インピーダンスＺ１とローサイドＦＥＴ２０３がオンの時の電源−グランド間インピーダンスＺ２のどちらを使用するかによって、電力品質の確保のための設計対策が変わることになる。従来では、ハイサイドＦＥＴ２０２のオン期間の割合とは無関係に、常に電源−グランド間インピーダンスＺ１を用いて、電力品質の確保のための設計対策を行う場合がほとんどであった。
【００４８】
本実施形態では、ハイサイドＦＥＴ２０２のオン期間の割合に基づいて、ハイサイドＦＥＴ２０２がオンの時の電源−グランド間インピーダンスＺ１、ローサイドＦＥＴ２０３がオンの時の電源−グランド間インピーダンスＺ２、およびＺ１とＺ２の間のインピーダンスＺ３の中から、最適なインピーダンスが選択され、その選択されたインピーダンスを用いて、電力品質の確保のための設計対策が行われる。
【００４９】
図１６は、測定装置２０によって測定されるＤＣ−ＤＣコンバータ２１のスイッチング制御信号の信号波形（オシロスコープ波形）を示す。ハイサイドＦＥＴ２０２がオンしている間はローサイドＦＥＴ２０３がオフしており、ローサイドＦＥＴ２０３がオンしている間はハイサイドＦＥＴ２０２がオフしていることが分かる。ハイサイドＦＥＴ２０２がオンしている時間が長くなると、電圧モードによって電源−グランド間インピーダンスに与えられる影響の方が、電流モードによって電源−グランド間インピーダンスに与えられる影響よりも大きくなる。よって、この場合は、ハイサイドＦＥＴ２０２がオンの時の電源−グランド間インピーダンスＺ１を用いて、電力品質確保のための設計を行うことが必要になる。
【００５０】
一方、ハイサイドＦＥＴ２０２がオンしている時間が短いと、電流モードによって電源−グランド間インピーダンスに与えられる影響の方が、電圧モードによって電源−グランド間インピーダンスに与えられる影響よりも大きくなる。よって、この場合は、ローサイドＦＥＴ２０３がオンの時の電源−グランド間インピーダンスＺ２を用いて、電力品質確保のための設計を行えば十分になる。
【００５１】
本実施形態では、スイッチング周期Ｔに対するハイサイドＦＥＴ２０２のオン期間の割合に基づいて、以下のように、ハイサイドＦＥＴ２０２がオンの時の電源−グランド間インピーダンスＺ１、ローサイドＦＥＴ２０３がオンの時の電源−グランド間インピーダンスＺ２、またはＺ１とＺ２の間のインピーダンスＺ３の内の一つが、設計対象のプリント回路基板に適した電源−グランド間インピーダンスとして決定される。
【００５２】
すなわち、Time_high_on ＞ Ａの場合は、ハイサイドＦＥＴ２０２がオンの時の電源−グランド間インピーダンスＺ１が設計対象のプリント回路基板に適した電源−グランド間インピーダンスとして決定される。Time_high_onは、スイッチング周期Ｔに対するハイサイドＦＥＴ２０２のオン期間の割合である。Ａはしきい値であり、ＢはＡよりも小さいしきい値である。Ａ ＞ Time_high_on ＞ Ｂの場合は、インピーダンスＺ３（例えば、Ｚ１とＺ２の中間値）が設計対象のプリント回路基板に適した電源−グランド間インピーダンスとして決定される。Ｂ ＞ Time_high_onの場合は、ローサイドＦＥＴ２０３がオンの時の電源−グランド間インピーダンスＺ２が設計対象のプリント回路基板に適した電源−グランド間インピーダンスとして決定される。
【００５３】
次に、図１７のフローチャートを参照して、本実施形態の設計支援装置によって実行される設計支援処理の手順について説明する。
【００５４】
まず、設計支援装置は、コンデンサ情報を設定する（ステップＳ１１）。このステップＳ１１では、設計対象のプリント回路基板に実装することが必要なデカップリングコンデンサの個数又はそれら個々のデカップリングコンデンサの容量を示すコンデンサ情報が設計支援装置によって設計情報記憶部１３２から読み出される。次いで、設計支援装置は、コンデンサ情報と、他の設計情報とを用いて、ハイサイドＦＥＴ２０２がオンの時の電源−グランド間インピーダンスＺ１を算出する（ステップＳ１２）。このステップＳ１２では、図１０の等価回路のインピーダンスがハイサイドＦＥＴ２０２がオンの時の電源−グランド間インピーダンスＺ１として算出される。そして、設計支援装置は、コンデンサ情報と、他の設計情報とを用いて、ローサイドＦＥＴ２０３がオンの時の電源−グランド間インピーダンスＺ２を算出する（ステップＳ１３）。このステップＳ１３では、図１１の等価回路のインピーダンスがローサイドＦＥＴ２０３がオンの時の電源−グランド間インピーダンスＺ２として算出される。
【００５５】
この後、設計支援装置は、デバイスの動作期間中におけるスイッチング周期に対するハイサイドトランジスタのオン期間の割合を示すオン時間情報を外部測定装置２０または入力装置１１から受信する（ステップＳ１４）。そして、設計支援装置は、オン時間情報に基づいて、インピーダンスＺ１、インピーダンスＺ２、またはインピーダンスＺ１とインピーダンスＺ２との間の中間域のインピーダンスＺ３（例えば、Ｚ１とＺ２の中間値）の内のいずれか一つを、設計対象のプリント回路基板にとって適正な電源−グランド間インピーダンスとして決定する（ステップＳ１５）。そして、設計支援装置は、決定した電源−グランド間インピーダンスと予め算出された目標インピーダンスＺＴとを比較し、その比較結果に基づいて、コンデンサ情報によって示されるデカップリングコンデンサの数または容量を評価する（ステップＳ１６）。
【００５６】
もし決定された電源−グランド間インピーダンスが目標インピーダンスＺＴを十分に下回っているならば、設計支援装置は、ステップＳ１１に戻り、そこで、使用されるデカップリングコンデンサの個数が低減されるかまたは使用されるデカップリングコンデンサの容量が低下されるように、コンデンサ情報を変更する。そして、設計支援装置は、ステップＳ１２〜Ｓ１６の処理を再度実行する。このようにして、決定された電源−グランド間インピーダンスが目標インピーダンスＺＴをぎりぎり下回るように、デカップリングコンデンサの個数または個々のデカップリングコンデンサの容量が最適化される。
【００５７】
一方、もし決定された電源−グランド間インピーダンスが目標インピーダンスＺＴを上回っているならば、設計支援装置は、ステップＳ１１に戻り、そこで、使用されるデカップリングコンデンサの個数が増加されるかまたは使用されるデカップリングコンデンサの容量が増加されるように、コンデンサ情報を変更する。そして、設計支援装置は、ステップＳ１２〜Ｓ１６の処理を再度実行する。このようにして、決定された電源−グランド間インピーダンスが目標インピーダンスＺＴをぎりぎり下回るように、デカップリングコンデンサの個数または個々のデカップリングコンデンサの容量が最適化される。
【００５８】
以上のように、本実施形態の設計支援装置においては、スイッチング電源の動作状態を考慮して設計対象のプリント回路基板にとって適切な電源−グランド間インピーダンスが決定される。よって、過剰な個数または過剰な容量のデカップリングコンデンサが配置されるといった事態の発生を防止することが出来、プリント回路基板上に配置すべきデカップリングコンデンサの個数または容量の最適化を支援することが可能となる。
【００５９】
なお、本実施形態の設計支援装置の機能は全てコンピュータプログラムによって実現されているので、このコンピュータプログラムを格納したコンピュータ読み取り可能な記憶媒体を通じて通常のコンピュータにこのコンピュータプログラムをインストールするだけで、本実施形態と同様の効果を容易に実現することができる。
【００６０】
また、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
【符号の説明】
【００６１】
１１…入力装置、１２…システム本体、１３…表示装置、１３１…入力処理部、１３２…設計情報記憶部、１３３…第１のインピーダンス算出部、１３４…第２のインピーダンス算出部、１３５…インピーダンス決定部、１３６…受信部、１３７…インピーダンス評価部、１３８…表示処理部、１３９…デカップリングコンデンサ変更部。
【図１】
2011053830.tif 000003
【図２】
2011053830.tif 000004
【図３】
2011053830.tif 000005
【図４】
2011053830.tif 000006
【図５】
2011053830.tif 000007
【図６】
2011053830.tif 000008
【図７】
2011053830.tif 000009
【図８】
2011053830.tif 000010
【図９】
2011053830.tif 000011
【図１０】
2011053830.tif 000012
【図１１】
2011053830.tif 000013
【図１２】
2011053830.tif 000014
【図１３】
2011053830.tif 000015
【図１４】
2011053830.tif 000016
【図１５】
2011053830.tif 000017
【図１６】
2011053830.tif 000018
【図１７】
2011053830.tif 000019
【手続補正書】
【提出日】平成22年12月3日(2010.12.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デバイスと前記デバイスに電力を供給するスイッチング電源とが実装されるプリント回路基板の設計を支援する設計支援装置であって、
一つ以上のデカップリングコンデンサの特性を示すコンデンサ情報を含む、前記プリント回路基板の設計情報に基づいて、前記スイッチング電源内のハイサイドトランジスタがオンの時の前記プリント回路基板内の電源層とグランド層との間の第１インピーダンスと、前記スイッチング電源内のローサイドトランジスタがオンの時の前記電源層と前記グランド層との間の第２インピーダンスとを算出する算出手段と、
前記デバイスの動作期間中における前記スイッチング電源のスイッチング周期に対する前記ハイサイドトランジスタのオン期間の割合を示すオン時間情報に基づいて、前記第１インピーダンス、前記第２インピーダンス、または前記第１インピーダンスと前記第２インピーダンスとの間の中間域の第３インピーダンスの内のいずれか一つを、前記電源層と前記グランド層との間のインピーダンスとして決定する決定手段と、
前記決定されたインピーダンスと目標インピーダンスとを比較することによって前記コンデンサ情報を評価する評価手段とを具備することを特徴とする設計支援装置。
【請求項２】
前記スイッチング電源のスイッチング周期に対する前記ハイサイドトランジスタのオン期間の割合を、前記デバイスと前記スイッチング電源とが実装された評価用ボードを用いて測定する測定手段をさらに具備することを特徴とする請求項１記載の設計支援装置。
【請求項３】
前記決定手段は、前記ハイサイドトランジスタのオン期間の割合が第１しきい値よりも大きい場合、前記第１のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定し、前記ハイサイドトランジスタのオン期間の割合が第１しきい値以下である場合、前記第２のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定することを特徴とする請求項１記載の設計支援装置。
【請求項４】
前記決定手段は、前記ハイサイドトランジスタのオン期間の割合が第１しきい値よりも大きい場合、前記第１のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定し、前記ハイサイドトランジスタのオン期間の割合が前記第１しきい値よりも小さい第２のしきい値よりも小さい場合、前記第２のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定し、前記ハイサイドトランジスタのオン期間の割合が前記第１しきい値以下で且つ前記第２のしきい値以上である場合、前記第３インピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定することを特徴とする請求項１記載の設計支援装置。
【請求項５】
デバイスと前記デバイスに電力を供給するスイッチング電源とが実装されるプリント回路基板の設計をコンピュータによって支援する設計支援方法であって、
一つ以上のデカップリングコンデンサの特性を示すコンデンサ情報を含む、前記プリント回路基板の設計情報に基づいて、前記スイッチング電源内のハイサイドトランジスタがオンの時の前記プリント回路基板内の電源層とグランド層との間の第１インピーダンスと、前記スイッチング電源内のローサイドトランジスタがオンの時の前記電源層と前記グランド層との間の第２インピーダンスとを、前記コンピュータによって、算出するステップと、
前記デバイスの動作期間中における前記スイッチング電源のスイッチング周期に対する前記ハイサイドトランジスタのオン期間の割合を示すオン時間情報に基づいて、前記第１インピーダンス、前記第２インピーダンス、または前記第１インピーダンスと前記第２インピーダンスとの間の中間域の第３インピーダンスの内のいずれか一つを、前記コンピュータによって、前記電源層と前記グランド層との間のインピーダンスとして決定するステップと、
前記コンピュータによって、前記決定されたインピーダンスと目標インピーダンスとを比較することによって前記コンデンサ情報を評価するステップとを具備することを特徴とする設計支援方法。
【請求項６】
前記スイッチング電源のスイッチング周期に対する前記ハイサイドトランジスタのオン期間の割合は、前記デバイスと前記スイッチング電源とが実装された評価用ボードを用いて測定されることを特徴とする請求項５記載の設計支援方法。
【請求項７】
前記決定するステップは、前記ハイサイドトランジスタのオン期間の割合が第１しきい値よりも大きい場合、前記第１のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定し、前記ハイサイドトランジスタのオン期間の割合が第１しきい値以下である場合、前記第２のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定することを特徴とする請求項５記載の設計支援方法。
【請求項８】
前記決定するステップは、前記ハイサイドトランジスタのオン期間の割合が第１しきい値よりも大きい場合、前記第１のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定し、前記ハイサイドトランジスタのオン期間の割合が前記第１しきい値よりも小さい第２のしきい値よりも小さい場合、前記第２のインピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定し、前記ハイサイドトランジスタのオン期間の割合が前記第１しきい値以下で且つ前記第２のしきい値以上である場合、前記第３インピーダンスを前記電源層と前記グランド層との間のインピーダンスとして決定することを特徴とする請求項５記載の設計支援方法。
【請求項９】
デバイスとスイッチング電源とが実装されるプリント回路基板の設計情報に基づいて、前記スイッチング電源内の第１のトランジスタがオンの時の前記プリント回路基板内の電源層とグランド層との間の第１インピーダンスと、前記スイッチング電源内の第２のトランジスタがオンの時の前記電源層と前記グランド層との間の第２インピーダンスとを算出する算出手段と、
前記デバイスの動作期間中における前記スイッチング電源のスイッチング周期に対する前記第１のトランジスタのオン期間の割合に基づいて、前記第１インピーダンスから前記第２インピーダンスまでの範囲内に含まれるいずれか一つのインピーダンスを、前記電源層と前記グランド層との間のインピーダンスとして決定する決定手段と、
前記決定されたインピーダンスと他のインピーダンスとを比較する手段とを具備することを特徴とする設計支援装置。
【請求項１０】
電源内の第１トランジスタがオンの時のプリント回路基板内の電源層とグランド層との間の第１インピーダンスと、前記電源内の第２トランジスタがオンの時の前記電源層と前記グランド層との間の第２インピーダンスとを算出する算出手段と、
前記電源のスイッチング周期に対する前記第１トランジスタのオン期間の割合に基づいて、前記第１インピーダンスから前記第２インピーダンスまでの範囲内に含まれるいずれか一つのインピーダンスを、前記電源層と前記グランド層との間のインピーダンスとして決定する決定手段とを具備することを特徴とする設計支援装置。