(57)【要約】【課題】本発明は、簡素な製造工程でありながら、ボイドを発生させずにトランジスタセルの高密度化を実現する半導体装置の製造方法を提供することを目的とする。【解決手段】半導体層６０にトレンチ型のゲート９０が形成され、該ゲート９０の両側に拡散層５０が形成されたトランジスタセルを複数含むセル部６１と、該セル部６１を囲むガードリング部６２とを有する半導体装置の製造方法であって、  前記ゲート９０及び前記拡散層５０が形成された前記半導体層６０の表面に、層間絶縁膜１２０を形成する工程と、  前記セル部６１に形成された前記層間絶縁膜１２０を、エッチバックにより薄膜化する工程と、  前記層間絶縁膜１２０の前記拡散層５０上の位置に、孔状又は溝状のコンタクト部１３０を形成する工程と、  前記層間絶縁膜１２０上に、金属膜１４０を形成する工程と、を含むことを特徴とする。【選択図】図３
2011210916.tif 000002
【特許請求の範囲】
【請求項１】
半導体層にトレンチ型のゲートが形成され、該ゲートの両側に拡散層が形成されたトランジスタセルを複数含むセル部と、該セル部を囲むガードリング部とを有する半導体装置の製造方法であって、
前記ゲート及び前記拡散層が形成された前記半導体層の表面に、層間絶縁膜を形成する工程と、
前記セル部に形成された前記層間絶縁膜を、エッチバックにより薄膜化する工程と、
前記層間絶縁膜の前記拡散層上の位置に、孔状又は溝状のコンタクト部を形成する工程と、
前記層間絶縁膜上に、金属膜を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記エッチバックは、前記セル部の前記層間絶縁膜の厚さが、前記コンタクト部の孔径又は溝幅よりも小さく、前記層間絶縁膜の耐圧以上となる厚さの範囲内で前記層間絶縁膜を薄膜化することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記エッチバックは、前記ガードリング部を覆い、前記セル部には開口が形成されたマスクを用いて行われることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記セル部は、ＩＧＢＴとして構成され、前記拡散層はエミッタであることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記セル部は、ＭＯＳトランジスタとして構成され、前記拡散層はソースであることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、半導体層にトレンチ型のゲートが形成された半導体装置に関する。
【背景技術】
【０００２】
従来から、半導体基板上に形成された半導体層にトレンチを形成し、トレンチ内に酸化膜を形成してからポリシリコン膜を埋め込んでゲートを形成し、その両側に拡散層を形成して構成したトレンチ型ＩＧＢＴ（Insulated Gate Bipolar Transistor）が知られている。
【０００３】
図６は、従来から用いられているトレンチ型ＩＧＢＴの断面構成を示した図である。図６において、Ｐ型の半導体基板２１０の上に、高濃度Ｎ型エピタキシャル層２２０、低濃度Ｎ型エピタキシャル層２３０が積層されている。低濃度Ｎ型エピタキシャル層２３０の表面には、Ｐ層２４０が形成され、Ｐ層２４０の更に表面には、高濃度Ｎ型拡散層２５０が形成されている。高濃度Ｎ型エピタキシャル層２２０〜Ｐ層２４０、高濃度Ｎ型拡散層２５０は、半導体層２６０を構成している。また、半導体層２６０の表面には、トレンチ２７０が形成され、トレンチ２７０内の表面は、酸化膜２８０で覆われている。トレンチ２７０内の酸化膜２８０上には、ポリシリコンからなるゲート２９０が形成され、その上を酸化膜２８０が覆っている。また、半導体基板２１０も裏面にはコレクタ電極２０５が形成されている。また、ゲート２９０上の酸化膜２８０の両側を挟むように、エミッタ電極３３０が形成されている。図６においては省略されているが、エミッタ電極３３０は、半導体層２６０の表面上に形成された層間絶縁膜に、エミッタを構成する高濃度N型拡散層２５０との導通を図るためのコンタクト部を形成することにより構成される。
【０００４】
かかる構成を有するトレンチ型ＩＧＢＴにおいては、Ｐ層２４０に正電圧が印加されることにより、反転層（Ｎチャネル）が形成され、高濃度Ｎ型エピタキシャル層２２０及び低濃度Ｎ型エピタキシャル層２３０から、高濃度Ｎ型拡散層２５０に電流が流れる。これがＰ型の半導体基板２１０と、高濃度Ｎ型エピタキシャル層２２０及び低濃度Ｎ型エピタキシャル層２３０と、Ｐ層２４０からなるＰＮＰ型トランジスタのベース電流となり、コレクタであるＰ型半導体基板２１０からエミッタである高濃度Ｎ層２５０にコレクタ電流が流れるというトランジスタ動作をする。
【０００５】
かかるトレンチ型ＩＧＢＴによれば、ゲート２９０が半導体層の表面上に形成された一般的なプレーナ構造のＩＧＢＴよりも、トランジスタセルの密度を大幅に向上させることができる。
【０００６】
また、トレンチ型の半導体装置には、トレンチ型ＩＧＢＴの他、トレンチ型ＭＯＳトランジスタも知られており、パワーＭＯＳとして利用されている。
【０００７】
なお、トレンチ型の半導体装置とは異なるが、スーパージャンクション構造を有する半導体装置において、素子部における制御電極の上に設けられた絶縁膜の厚さが、素子部に隣接した終端部において設けられた絶縁膜の厚さの１／３以下としたものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２０７７８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述の従来のトレンチ型ＩＧＢＴにおいては、トランジスタセルを高密度に形成しようとすると、エミッタの高濃度N型拡散層２５０の間隔が狭くなり、結果として、エミッタ電極３３０のコンタクト部のアスペクト比が高くなり、エミッタ電極３３０用の金属膜を形成する場合に、コンタクト部上にボイドが発生し易くなるという問題があった。
【００１０】
図７は、従来のトレンチ型ＩＧＢＴの断面構成を拡大して示した図である。図７において、低濃度Ｎ型エピタキシャル層２３０、Ｐ層２４０、エミッタである高濃度Ｎ層２５０からなる半導体層２６０に、トレンチ２７０が形成され、トレンチ２７０内にポリシリコンのゲート２９０が形成され、酸化膜２８０で覆われている。酸化膜２８０の上には、熱ＣＶＤ酸化膜３００と、ＢＰＳＧ絶縁膜３１０とが積層されて層間絶縁膜３２０を構成している。そして、層間絶縁膜３２０には、コンタクト部３３０が形成されており、コンタクト部３３０を埋め込むように層間絶縁膜３２０上にアルミニウムの金属膜３４０が形成されている。
【００１１】
ここで、トレンチ２７０のピッチが狭くなると、コンタクト部３３０の径も小さくならざるを得ないので、コンタクト部３３０のアスペクト比が大きくなってしまう。そうすると、図７に示すように、コンタクト部３３０の所にボイド３７０が発生してしまう。ボイド３７０は、コンタクト部の抵抗増大や、電極信頼性に悪影響を及ぼしてしまう。そこで、層間絶縁膜３２０の全体を薄く構成して薄膜化すると、今度は、トランジスタセル部以外のガードリング部で確保していた耐圧が低下するという問題が生じる。
【００１２】
また、上述の引用文献１には、スーパージャンクション構造を有する半導体装置の表面全体に層間絶縁膜を厚く形成し、その後に、層間絶縁膜を薄く構成する部分の層間絶縁膜を総て除去し、新たに絶縁膜の薄膜を形成した半導体装置が開示されているが、一旦形成した絶縁膜を薄膜形成部について総て除去するため、製造工程数が増加し、工程が複雑になるという問題があった。
【００１３】
そこで、本発明は、簡素な製造工程でありながら、ボイドを発生させずにトランジスタセルの高密度化を実現する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、第１の発明に係る半導体装置の製造方法は、半導体層（６０）にトレンチ型のゲート（９０）が形成され、該ゲート（９０）の両側に拡散層（５０）が形成されたトランジスタセルを複数含むセル部（６１）と、該セル部（６１）を囲むガードリング部（６２）とを有する半導体装置の製造方法であって、
前記ゲート（９０）及び前記拡散層（５０）が形成された前記半導体層（６０）の表面に、層間絶縁膜（１２０）を形成する工程と、
前記セル部（６１）に形成された前記層間絶縁膜（１２０）を、エッチバックにより薄膜化する工程と、
前記層間絶縁膜（１２０）の前記拡散層（５０）上の位置に、孔状又は溝状のコンタクト部（１３０）を形成する工程と、
前記層間絶縁膜（１２０）上に、金属膜（１４０）を形成する工程と、を含むことを特徴とする。
【００１５】
これにより、層間絶縁膜を薄膜化することにより、コンタクト部のアスペクト比を小さくし、金属膜形成時にボイドの発生を抑制することができる。
【００１６】
第２の発明は、第１の発明に係る半導体装置の製造方法において、
前記エッチバックは、前記セル部（６１）の前記層間絶縁膜（１２０）の厚さが、前記コンタクト部（１３０）の孔径又は溝幅よりも小さく、前記層間絶縁膜（１２０）の耐圧以上となる厚さの範囲内で前記層間絶縁膜（１２０）を薄膜化することを特徴とする。
【００１７】
これにより、層間絶縁膜を薄膜化してボイドの発生を低減しつつ、必要な耐圧を保つことができ、電気的信頼性を高めることができる。
【００１８】
第３の発明は、第１又は第２の発明に係る半導体装置の製造方法において、
前記エッチバックは、前記ガードリング部（６２）を覆い、前記セル部（６１）には開口（１６１）が形成されたマスク（１６０）を用いて行われることを特徴とする。
【００１９】
これにより、セル部のみの層間絶縁膜を薄膜化することができ、ガードリング部に必要な耐圧は維持しつつ、ボイドの発生を低減させて電気的信頼性を高めることができる。
【００２０】
第４の発明は、第１〜３のいずれかの発明に係る半導体装置の製造方法において、
前記セル部（６１）は、ＩＧＢＴとして構成され、前記拡散層（５０）はエミッタであることを特徴とする。
【００２１】
これにより、エミッタ電極の配線にボイドを含まず、電気的安定性の高いトレンチ型ＩＧＢＴを製造することができる。
【００２２】
第５の発明は、第１〜３のいずれかの発明に係る半導体装置の製造方法において、
前記セル部（６１）は、ＭＯＳトランジスタとして構成され、前記拡散層（５０）はソースであることを特徴とする。
【００２３】
これにより、ソース電極の配線にボイドを含まず、電気的安定性の高いトレンチ型ＭＯＳトランジスタを製造することができ、パワーＭＯＳとして好適に利用することができる。
【発明の効果】
【００２４】
本発明によれば、電極上のコンタクト部のボイドを低減させ、電気的安定性の高いトレンチ型の半導体装置を製造することができる。
【図面の簡単な説明】
【００２５】
【図１】本実施例に係る半導体装置の全体構成の一例を示した図である。図１（Ａ）は、本実施例に係る半導体装置の平面構成の一例を示した図である。図１（Ｂ）は、本実施例に係る半導体装置の断面構成の一例を示した図である。
【図２】本実施例に係る半導体装置の平面構成の一例を簡略化して示した図である。
【図３】本実施例に係る半導体装置の製造方法の工程の一例を示した図である。図３（Ａ）は、層間絶縁膜形成工程の一例を示した図である。図３（Ｂ）は、エッチバック工程の一例を示した図である。図３（Ｃ）は、コンタクト部形成工程の一例を示した図である。図３（Ｄ）は、金属成膜工程の一例を示した図である。
【図４】エッチバックに用いるマスク１６０の一例を示した図である。
【図５】本実施例に係る半導体装置のコンタクト寸法と層間絶縁膜との関係の一例を示した図である。
【図６】従来から用いられているトレンチ型ＩＧＢＴの断面構成を示した図である。
【図７】従来のトレンチ型ＩＧＢＴの断面構成を拡大して示した図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００２７】
図１は、本発明の実施例に係る半導体装置の全体構成の一例を示した図である。図１（Ａ）は、本実施例に係る半導体装置の平面構成の一例を示した図であり、図１（Ｂ）は、本実施例に係る半導体装置の断面構成の一例を示した図である。
【００２８】
図１（Ａ）において、本実施例に係る半導体装置は、半導体基板上に形成された半導体層６０を有する。半導体層６０は、セル部６１と、ガードリング部６２とを有する。セル部は、トランジスタセルが形成された領域である。セル部６１には、複数のトランジスタセルが形成され、全体として１つのトランジスタを構成する。ガードリング部６２は、トランジスタセルをまとめて１つのトランジスタとして動作させるために、トランジスタセルの個々の要素を電気的に接続し、外部との接続を行う領域である。ガードリング部６２は、セル部６１の周囲を囲むように構成される。
【００２９】
図１（Ｂ）においては、図１（Ａ）のＡ−Ａ断面が示されている。図１（Ｂ）の鉛直方向のＢ−Ｂラインは、セル部６１とガードリング部６２との境界線を示しており、Ｂ−Ｂラインよりも左側がセル部６１であり、右側がガードリング部６２である。
【００３０】
図１（Ｂ）において、本実施例に係る半導体装置は、裏面電極５と、半導体基板１０と、高濃度Ｎ型エピタキシャル層２０と、低濃度Ｎ型エピタキシャル層３０と、Ｐ型チャネル拡散層４０と、Ｐ型ウェル層４５と、高濃度Ｐ型拡散層４６と、高濃度Ｎ型拡散層５０と、トレンチ７０と、ゲート酸化膜８０と、フィールド酸化膜８５と、ゲート９０と、熱ＣＶＤ酸化膜１００と、ＢＰＳＧ（Boron Phosphorous Silicate Glass）絶縁膜１１０と、コンタクト部１３０と、金属膜１４０と、ポリイミド絶縁膜１５０とを有する。また、高濃度Ｎ型エピタキシャル層２０、低濃度Ｎ型エピタキシャル層３０、Ｐ型チャネル拡散層４０、Ｐ型ウェル層４５、高濃度Ｐ型拡散層４６及び高濃度Ｎ型拡散層５０は、半導体層６０を構成しており、熱ＣＶＤ酸化膜１００及びＢＰＳＧ絶縁膜１１０は、層間絶縁膜１２０を構成している。
【００３１】
なお、図１（Ｂ）においては、半導体装置をＩＧＢＴとして構成した例を示しているが、ＭＯＳトランジスタとして構成してもよい。例えば、高濃度Ｎ型エピタキシャル層２０の部分を、Ｎ型の半導体基板として構成し、その裏面に裏面電極５を形成すれば、ＮチャネルＭＯＳトランジスタとして構成することができる。
【００３２】
半導体基板１０は、半導体層６０を表面上に形成することにより、トレンチ型の半導体装置を形成するための基板である。半導体基板１０は、半導体装置をＩＧＢＴとして構成する場合には、Ｐ型半導体で構成されてコレクタとして機能し、ＮチャネルＭＯＳトランジスタとして構成する場合には、Ｎ型半導体で構成されてドレインとして機能する。半導体基板１０は、種々の半導体材料が用いられてよいが、例えば、シリコン基板が用いられてもよい。
【００３３】
裏面電極５は、半導体基板１０の裏面に半導体装置の電極として形成された金属膜である。裏面電極５は、半導体装置がＩＧＢＴとして構成される場合には、コレクタ電極として構成され、半導体装置がＭＯＳトランジスタの場合には、ドレイン電極として構成される。
【００３４】
高濃度Ｎ型エピタキシャル層２０は、半導体基板１０の表面上に、エピタキシャル成長により形成された層であり、相対的に高い不純物濃度で形成される。
【００３５】
低濃度Ｎ型エピタキシャル層３０は、高濃度Ｎ型エピタキシャル層２０よりも不純物濃度が低いＮ型エピタキシャル層３０であり、高濃度Ｎ型エピタキシャル層２０の上に形成される。
【００３６】
Ｐ型チャネル拡散層４０は、本実施例に係る半導体装置のチャネルとなるＰ型拡散層である。Ｐ型チャネル拡散層４０は、低濃度のＰ型拡散層として構成される。Ｐ型チャネル拡散層４０は、セル部６１にのみ形成されてもよい。
【００３７】
Ｐ型ウェル層４５は、低濃度Ｎ型エピタキシャル層３０に形成されたＰ型のウェル層である。Ｐ型ウェル層４５は、ガードリング部６２にのみ形成されてもよい。
【００３８】
高濃度Ｐ層は、Ｐ型ウェル層４５の電極との接続部として構成された部分であり、Ｐ型ウェル層４５よりも高濃度で導電性が高く構成されている。
【００３９】
トレンチ７０は、ゲート９０を半導体層６０内に形成するために形成された溝である。トレンチ７０は、図１に示すように、幅方向よりも、深さ方向に長さが大きく構成される。かかる構成により、ゲート９０を鉛直方向に構成できるので、平面的な面積を小さくして１つのトランジスタセルを構成することができる。例えば、トレンチ７０は、３〜５μｍ程度の深さに形成されてもよい。
【００４０】
ゲート酸化膜８０は、ゲート９０を覆う酸化膜であり、例えば、ＳｉＯ２等で構成されてもよい。
【００４１】
フィールド酸化膜８５は、素子間を分離するための絶縁膜である。フィールド酸化膜８５は、例えば、ＬＯＣＯＳ（Local Oxidation of Silicon）で形成されていてもよい。
【００４２】
ゲート９０は、本実施例に係る半導体装置の制御電極として機能する入力用の電極である。ゲート９０は、例えば、導電性のポリシリコン膜で形成される。なお、ゲート９０の上は、ゲート酸化膜８０で覆われる。
【００４３】
熱ＣＶＤ酸化膜１００は、層間絶縁膜１２０に用いられる絶縁膜の一種である。同様に、ＢＰＳＧ絶縁膜１１０も、層間絶縁膜に用いられる絶縁膜の一種である。ＢＰＳＧ絶縁膜１１０は、ＳｉＯ２にボロン（Ｂ）及びリン（Ｐ）が含有されている絶縁膜である。熱ＣＶＤ酸化膜１００及びＢＰＳＧ絶縁膜１１０の積層膜で、層間絶縁膜１２０を構成する。なお、層間絶縁膜１２０は、適切に絶縁機能を有する膜であれば、種々の絶縁膜を利用することができ、例えば、熱ＣＶＤ酸化膜１００又はＢＰＳＧ絶縁膜１１０の一方のみから構成されてもよいし、他の絶縁材料が用いられてもよい。
【００４４】
コンタクト部１３０は、本実施例に係るエミッタ又はソースである高濃度Ｎ型拡散層５０と、外部配線との電気的接続を行うための配線経路である。コンタクト部１３０は、層間絶縁膜１２０に貫通孔又は貫通溝を形成することにより設けられる。なお、コンタクト部１３０は、セル部６１のみならず、ガードリング部６２の外部配線と導通が必要な総ての場所に形成されてよい。
【００４５】
金属膜１４０は、形成されたコンタクト部１３０を介して半導体層６０に形成された拡散層５０、４５、４６又はゲート９０と電気的接続を行うための配線材料である。
【００４６】
ポリイミド絶縁膜１５０は、金属膜１４０を絶縁するための絶縁膜であり、金属膜１４０の表面上に形成される。
【００４７】
ここで、本実施例に係る半導体装置は、セル部６１とガードリング部６２とでの境界線Ｂ−Ｂラインにおいて、層間絶縁膜１２０の厚さが、セル部６１の方が薄く構成され、ガードリング部６２の約１／２程度となっている。これは、セル部６１の高濃度Ｎ型拡散層５０の上方の層間絶縁膜１２０には、コンタクト部１３０が形成されるが、ガードリング部６２の層間絶縁膜１２０のように、厚い状態で金属膜１４０の埋め込みを行うと、図７で説明したようなボイド３７０が発生するおそれが大きくなるからである。つまり、層間絶縁膜１２０の厚さが厚いと、配線ピッチが小さく、コンタクト部１３０を形成するスペースが小さい場合には、コンタクト部１３０のアスペクト比が大きくなり、深い孔又は溝の形状となってしまうからである。
【００４８】
一方、ガードリング部６２は、セル部６１を流れる電流が集約されているので、層間絶縁膜１２０を薄くすると、高電圧の印加に耐えられなくなるおそれがある。
【００４９】
よって、本実施例に係る半導体装置においては、層間絶縁膜１２０のうち、セル部６１に存在する層間絶縁膜１２０の膜厚のみを薄くし、ガードリング部については、厚い膜厚を保つようにしている。これにより、配線ピッチが短く、ボイドが発生し易いが、１つのセルに流れる電流又は印加される電圧の小さいセル部６１においては、層間絶縁膜１２０を薄くしてボイドの発生を防ぐことができる。また、大電流が流れる又は大電圧が印加されるガードリング部６２においては、層間絶縁膜１２０を厚くして耐圧を大きくしているので、高密度のセル部６１と電気的信頼性の向上を両立させることができる。
【００５０】
なお、本実施例に係る半導体装置の全体のプロセスは、以下のように行われる。まず、半導体基板１０上に、高濃度N型エピタキシャル層２０及び低濃度N型エピタキシャル層３０が形成される。次に、Ｐ型ウェル層４５が形成され、半導体層６０の表面に、フィールド酸化膜８５が形成される。次いで、Ｐ型チャネル拡散層４０が形成され、Ｐ型チャネル拡散層４０の表面からトレンチ７０が形成される。トレンチ７０の表面にゲート酸化膜８０が形成された後、ポリシリコン膜の埋め込みが行われてゲート９０が形成される。次いで、高濃度N型拡散層５０が形成され、高濃度P型拡散層４６が形成される。次に層間絶縁膜１２０が形成されるが、以後の工程について、図２乃至図４を用いて、より詳細に説明する。
【００５１】
図２は、本実施例に係る半導体装置の平面構成の一例を簡略化して示した図である。図２において、中央にセル部６１、セル部６１を囲むように周囲にガードリング部６２が形成されている。本実施例に係る半導体装置の製造方法については、セル部６１について行われる加工処理が中心であるので、以下、セル部６１で行われる処理を中心に説明する。
【００５２】
図３は、本実施例に係る半導体装置の製造方法のセル部６１における工程の一例を示した図である。なお、図１及び図２において説明した構成要素については、同一の参照符号を付し、その説明を省略するものとする。
【００５３】
図３（Ａ）は、層間絶縁膜形成工程の一例を示した図である。層間絶縁膜形成工程においては、半導体層６０の表面上に、層間絶縁膜１２０が形成される。層間絶縁膜１２０の形成は、種々の成膜方法により行われてよく、例えば、ＣＶＤや、蒸着等により成膜がなされてもよい。また、図３（Ａ）に示すように、層間絶縁膜１２０が、熱ＣＶＤ酸化膜１０００とＢＰＳＧ絶縁膜１１０のように２層から構成されている場合には、各々の材料について、成膜工程を行い、多層の層間絶縁膜１２０を形成するようにしてもよい。なお、層間絶縁膜１２０の厚さは、用途に応じて種々の厚さとしてよいが、例えば、６００〜８００ｎｍの厚さに構成してもよい。
【００５４】
図３（Ｂ）は、エッチバック工程の一例を示した図である。エッチバック工程においては、セル部６１における層間絶縁膜１２０のエッチバックが行われ、セル部６１に形成された層間絶縁膜１２０が薄膜化される。エッチバック工程において、層間絶縁膜１２０の全体が薄膜化されるが、図３（Ｂ）の例においては、具体的には、層間絶縁膜１２０の最上層として形成されたＢＰＳＧ絶縁膜１１０が薄膜化されることになる。エッチバックは、種々のエッチング方法により行われてよいが、例えば、セル部６１のみ開口したマスクを用いてエッチングを行うようにしてもよい。
【００５５】
図４は、エッチバックに用いるマスク１６０の一例を示した図である。図４に示すように、セル部６１に対応するように開口１６１が形成されたマスク１６０を用いてエッチングを行うことにより、セル部６１のみ層間絶縁膜１２０を薄膜化することができる。なお、マスク１６０は、層間絶縁膜１２０上にレジスト層を形成し、図４に示すようなレジストパターンを有するマスクを形成するようにしてもよい。この場合、図４に示す工程は、レジストパターニング工程と呼んでもよい。
【００５６】
また、エッチバックにおけるエッチングは、例えば、ドライエッチングによりエッチングを行うようにしてもよい。層間絶縁膜１２０の厚さを、高精度に制御してエッチング加工を行うことができる。
【００５７】
図３（Ｂ）に戻る。エッチバックにより薄く形成される層間絶縁膜１２０の厚さは、用途に応じて種々設定してよいが、例えば、エッチバック前の層間絶縁膜１２０の厚さが６００〜８００ｎｍであった場合、３００〜４００ｎｍであってもよい。最初に形成された層間絶縁膜１２０の厚さの１／２程度の厚さとすることにより、ボイドを相当に減少させることができる。なお、層間絶縁膜１２０の厚さは、層間絶縁膜１２０に形成されるコンタクト部１３０の幅との関係で、ボイドが生じない程度のアスペクト比のコンタクト部１３０が形成されるように設定すればよい。この点の詳細については、後述する。
【００５８】
図３（Ｃ）は、コンタクト部形成工程の一例を示した図である。コンタクト部形成工程においては、コンタクト部１３０を形成する位置の層間絶縁膜１２０がエッチングにより除去される。なお、エッチングは、種々のエッチングにより行われてよいが、より高精度の加工を行うために、ドライエッチングにより行われてもよい。
【００５９】
この場合にも、コンタクト部１３０を形成する位置以外のセル部６１の領域を、レジスト等で形成したマスクで覆うようにし、マスクで覆われていない部分をエッチングにより除去するようにして加工を行ってもよい。
【００６０】
図３（Ｂ）に示したエッチバック工程により、層間絶縁膜１２０が薄くなっているので、コンタクト部１３０を形成しても、アスペクト比の低いコンタクト部１３０が形成される。なお、コンタクト部１３０は、エミッタ又はソースとなる高濃度Ｎ型拡散層５０の上の位置に形成される。
【００６１】
図３（Ｄ）は、金属成膜工程の一例を示した図である。金属成膜工程においては、層間絶縁膜１２０上に、金属膜１４０が成膜される。金属膜１４０は、セル部６１のみならず、ガードリング部６２を含めて、半導体装置を形成する全領域の表面上に形成してよい。図３（Ｃ）で説明したように、コンタクト部１３０のアスペクト比が小さいので、コンタクト部１３０の付近にボイドは発生せず、良好な状態で金属膜１４０を形成することができる。ボイドが発生しないので、電気的抵抗が上昇したりせず、均一に金属膜１４０が形成され、電気的特性を安定させることができる。
【００６２】
なお、金属膜１４０の成膜は、種々の方法により行われてよいが、例えば、電気めっきにより行われてもよい。
【００６３】
また、金属膜１４０は、種々の金属材料を用いてよいが、例えば、アルミニウムを用いるようにしてもよい。その他、バリア層等を形成して拡散を抑制すれば、銅等を用いて金属膜１４０を形成してもよい。
【００６４】
なお、この後は、ポリイミド絶縁膜１５０を金属膜１４０の上に形成し、裏面電極５を半導体基板１０の裏面に形成すれば、本実施例に係る半導体装置が完成する。
【００６５】
図５は、本実施例に係る半導体装置のコンタクト寸法と層間絶縁膜との関係の一例を示した図である。図５において、横軸がコンタクト寸法〔μｍ〕、縦軸が層間絶縁膜〔ｎｍ〕を示している。
【００６６】
図５において、領域Ｖは、ボイドが発生して実際の半導体装置に使用するのが不可能な領域を示している。領域Ｕは、ボイドが少なく実際の半導体装置に使用可能な領域を示している。領域Ｘは、耐圧が小さく、実際の半導体装置に使用不可能な領域を示している。
【００６７】
図５に示されるように、使用可能な領域Ｕの上限は、コンタクト寸法に比例して大きくなっている。トランジスタセルが高密度になり、コンタクト部１３０の寸法が小さくなる程、層間絶縁膜１２０の厚さを薄くすることが必要であることが分かる。領域Ｕの上限では、コンタクト寸法の方が、層間絶縁膜厚よりも大きな値となっていることから、深さ方向を基準にしたアスペクト比は、１未満であることが要求されていることが分かる。よって、層間絶縁膜１２０の膜厚は、コンタクト部１３０の幅よりも薄く形成する必要がある。
【００６８】
また、領域Ｕの下限に着目すると、コンタクト寸法の如何に関わらず、層間絶縁膜厚は、一定値以上である必要があることが分かる。数値自体は、デバイスの条件、使用されている材料等により変化するが、図５においては、約１２０ｎｍ以上の膜厚が層間絶縁膜１２０に要求されていることが分かる。
【００６９】
以上より、エッチバック工程において形成するセル部６１の層間絶縁膜１２０の膜厚は、コンタクト部１３０の幅よりも小さく、層間絶縁膜１２０が有する所定の耐圧よりも大きいことが望ましいことが分かる。
【００７０】
但し、図５に示した例は、一例に過ぎないので、材料の性質に応じて、層間絶縁膜１２０の膜厚は、耐圧以上で、かつボイドの発生が抑制される種々の値に設定することができる。
【００７１】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【産業上の利用可能性】
【００７２】
本発明は、ＩＧＢＴ、ＭＯＳトランジスタ等の半導体装置に利用することができる。
【符号の説明】
【００７３】
５    裏面電極
１０    半導体基板
２０    高濃度Ｎ型エピタキシャル層
３０    低濃度Ｎ型エピタキシャル層
４０    Ｐ型チャネル拡散層
４５    Ｐ型ウェル層
４６    高濃度Ｐ型拡散層
５０    高濃度Ｎ型拡散層
６０    半導体層
６１    セル部
６２    ガードリング部
７０    トレンチ
８０    ゲート酸化膜
９０    ゲート
１００    熱ＣＶＤ酸化膜
１１０    ＢＰＳＧ絶縁膜
１２０    層間絶縁膜
１３０    コンタクト部
１４０    金属膜
１５０    ポリイミド絶縁膜
【図１】
2011210916.tif 000003
【図２】
2011210916.tif 000004
【図３】
2011210916.tif 000005
【図４】
2011210916.tif 000006
【図５】
2011210916.tif 000007
【図６】
2011210916.tif 000008
【図７】
2011210916.tif 000009