(57)【要約】【課題】同一のボンディングパッドに対して異なる金属のボンディングワイヤーを用いて信頼性の高い配線を行う。【解決手段】窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソース電極８,ドレイン電極９,ソースパッド８'およびドレインパッド９'をＴi,Ａl,ＭoおよびＡuを順次積層して形成し、ソースパッド８'およびドレインパッド９'の一部をエッチングによって開口して、Ａl露出部を形成している。したがって、ソースパッド８'またはドレインパッド９'におけるＡu露出部に対しては、Ａuボンディングワイヤーを用いたワイヤーボンディングを行う一方、上記Ａl露出部に対しては、Ａlボンディングワイヤーを用いたワイヤーボンディングを行うことによって、優れた密着性とエレクトロマイグレーション耐性を得ることができる。【選択図】図２
2011142265.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１金属層と第２金属層との２層を含むボンディングパッドを有する半導体素子を備え、
上記第１金属層は、第１の金属の層あるいは上記第１の金属を含む金属の層であり、
上記第２金属層は、第２の金属の層あるいは上記第２の金属を含む金属の層であり、
上記第１金属層は上記第２金属層よりも上層に位置しており、
上記第１金属層の少なくとも一部は露出しており、
上記第１金属層の一部が除去されて、上記第２金属層の一部が露出しており、
上記ボンディングパッドにおける上記第１金属層の露出部には上記第１の金属のボンディングワイヤーでボンディングする一方、上記第２金属層の露出部には上記第２の金属のボンディングワイヤーでボンディングすることが可能になっている
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記第１の金属は金であり、
上記第２の金属はアルミニウムであり、
上記半導体素子は窒化物半導体素子である
ことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
上記窒化物半導体素子はシリコン基板上の一部に形成されており、
上記シリコン基板における上記窒化物半導体素子が形成されていない領域に、シリコン半導体素子が形成されており、
上記窒化物半導体素子の上記ボンディングパッドにおける上記アルミニウムを含む第２金属層の露出部と上記シリコン半導体素子とが、上記アルミニウムのボンディングワイヤーでボンディングされている
ことを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
上記窒化物半導体素子は、上記シリコン基板におけるエッチングを行った領域に形成されており、
上記窒化物半導体素子の表面と上記シリコン基板におけるエッチングを行っていない領域に形成されている上記シリコン半導体素子の表面との段差が、２μm以内である
ことを特徴とする半導体装置。
【請求項５】
請求項３あるいは請求項４に記載の半導体装置における上記窒化物半導体素子と上記シリコン半導体素子とをカスコード接続した
ことを特徴とする電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、同一のボンディングパッドに対して異なる金属のボンディングワイヤーを用いて信頼性の高い配線を行うことができる半導体装置、および、その半導体装置を備えた電子回路に関する。
【背景技術】
【０００２】
窒化物系化合物半導体は、絶縁破壊電界が大きく、耐熱性に優れており、電子の飽和ドリフト速度が速いこと等の理由から、Ｓi系やＧaＡs系の電子デバイスに比較して、高温動作や大電力動作等の点で優れた電子デバイスを提供することができる。
【０００３】
ところで、窒化物系化合物半導体を用いて電子デバイスを作製する場合には、窒化物系化合物半導体に対してオーミック特性を有する電極やショットキー特性を有する電極を用いることが必要となる。
【０００４】
通常、電子デバイスに配線を施す場合には、電子デバイスを構成する半導体の電極に電気的に接続された電極パッドを設け、複数の電極パッドと配線とをボンディングワイヤーでボンディングすることによって接続する方法が多くとられている。
【０００５】
電子デバイスの配線には、より高い電流密度および動作温度が要求されると同時に、これに反比例してエレクトロマイグレーション耐性を向上させて高い信頼性を確保することが要求される。現在、この配線にはＡlあるいはＡl合金の金属が最も頻繁に利用されている。
【０００６】
例えば、特開平９‐２８３５５７号公報(特許文献１)には、半導体チップにおける入出力端子の基材金属層上にＰd‐Ｘ合金を用いた浸漬メッキを行って、Ｐd‐Ｘ合金メッキ膜を形成する。ここで、上記「Ｘ」は、Ｚn,Ｐb,Ａs,Ｂi,Ｓn,Ｓb,ＴＬ,Ｎi,Ｃo,Ｃu,Ｆe,Ｍn,Ａu,Ｈg,Ａg,Ｃd,Ｓの中から選ばれた一種あるいは二種以上の元素である。そして、Ｐd‐Ｘ合金メッキ膜上にニッケル系薄層を形成し、ニッケル系薄層上にさらに貴金属薄層を形成する。そして、上記半導体チップの貴金属薄層と基板上の配線回路とをＡl線を用いて接合する電子素子チップと配線回路の電気的接合方法が開示されている。
【０００７】
しかしながら、上述のようなＡlあるいはＡl合金の配線を用いた電子デバイスと配線回路の電気的接合方法には、以下のような問題がある。
【０００８】
すなわち、窒化物半導体ヘテロ接合型電界効果トランジスタには、ノーマリオンという特徴がある。そこで、窒化物半導体ヘテロ接合型電界効果トランジスタをノーマリオフで動作させるために、例えば、シリコン半導体を用いた電子デバイスと窒化物半導体ヘテロ接合型電界効果トランジスタとをつなぐという方法がある。そこで、窒化物半導体の電子デバイスとシリコン半導体の電子デバイスとを電気的に接続する試みが行われている。
【０００９】
窒化物化合物半導体においては、電極にＡu(金)が使用されることが多く、そのためパッドおよびボンディングワイヤーとして、共にＡuを使用する。これに対し、シリコン半導体においては、Ａuが深い準位に入るトラップ要因となり得るので、ボンディングワイヤーとしてＡuを使用することは好ましくない。したがって、ボンディングワイヤーとしてＡl(アルミニウム)を使用するのが好ましい。ところが、Ａlボンディングワイヤーは、Ａuパッドに対して密着性が低く、エレクトロマイグレーション耐性が低いという問題がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平９‐２８３５５７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
そこで、この発明の課題は、同一のボンディングパッドに対して異なる金属のボンディングワイヤーを用いて信頼性の高い配線を行うことができる半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、この発明の半導体装置は、
少なくとも第１金属層と第２金属層との２層を含むボンディングパッドを有する半導体素子を備え、
上記第１金属層は、第１の金属の層あるいは上記第１の金属を含む金属の層であり、
上記第２金属層は、第２の金属の層あるいは上記第２の金属を含む金属の層であり、
上記第１金属層は上記第２金属層よりも上層に位置しており、
上記第１金属層の少なくとも一部は露出しており、
上記第１金属層の一部が除去されて、上記第２金属層の一部が露出しており、
上記ボンディングパッドにおける上記第１金属層の露出部には上記第１の金属のボンディングワイヤーでボンディングする一方、上記第２金属層の露出部には上記第２の金属のボンディングワイヤーでボンディングすることが可能になっている
ことを特徴としている。
【００１３】
上記構成によれば、半導体素子のボンディングパッドを、少なくとも第１の金属を含む第１金属層と第２の金属を含む第２金属層との２層を含んで構成し、上層に位置する上記第１金属層の一部を除去して上記第２金属層の一部を露出させている。したがって、上記第２の金属のボンディングワイヤーによるボンディングが望ましくはない電子デバイスとは、上記ボンディングパッドにおける上記第１金属層の露出部との上記第１の金属のボンディングワイヤーを用いたワイヤーボンディングを行う一方、上記第１の金属のボンディングワイヤーによるボンディングが望ましくはない電子デバイスとは、上記ボンディングパッドにおける上記第２金属層の露出部との上記第２の金属のボンディングワイヤーを用いたワイヤーボンディングを行うことができる。こうして、同じ金属でなるボンディングワイヤーとボンディングパッドとの間に強固な密着性を持たせると共に、マイグレーションによる断裂を防止でき、信頼性の高い配線を行うことができる。
【００１４】
また、１実施の形態の半導体装置では、
上記第１の金属はＡu(金)であり、
上記第２の金属はＡl(アルミニウム)であり、
上記半導体素子は窒化物半導体素子である。
【００１５】
この実施の形態によれば、Ａuが深い準位に入るトラップ要因となり得るためにボンディングワイヤーとしてＡuを使用することは好ましくないシリコン半導体素子を、窒化物半導体素子に対してワイヤーボンディングする場合には、上記窒化物半導体素子の上記ボンディングパッドにおけるＡlの露出部とのＡlボンディングワイヤーを用いたワイヤーボンディングを行うことによって、ボンディングワイヤーと上記ボンディングパッドとの強固な密着性を得ると共に、マイグレーションによる断裂を防止することができる。
【００１６】
また、１実施の形態の半導体装置では、
上記窒化物半導体素子はシリコン基板上の一部に形成されており、
上記シリコン基板における上記窒化物半導体素子が形成されていない領域に、シリコン半導体素子が形成されており、
上記窒化物半導体素子の上記ボンディングパッドにおける上記Ａlを含む第２金属層の露出部と上記シリコン半導体素子とが、上記Ａlのボンディングワイヤーでボンディングされている。
【００１７】
この実施の形態によれば、上記Ａlのボンディングワイヤーと上記ボンディングパッドとの強固な密着性を得ると共に、マイグレーションによる断裂を防止することができる。さらに、シリコン半導体素子は、上記窒化物半導体素子の成長基板上に形成されている。したがって、上記窒化物半導体素子と上記シリコン半導体素子とのダイボンドを別々に行う必要がない。さらに、上記窒化物半導体素子がノーマリオン型の電界効果トランジスタであり、上記シリコン半導体素子が電界効果トランジスタである場合には、上記窒化物半導体電界効果トランジスタをノーマリオフ型として動作させることが可能になる。
【００１８】
また、１実施の形態の半導体装置では、
上記窒化物半導体素子は、上記シリコン基板におけるエッチングを行った領域に形成されており、
上記窒化物半導体素子の表面と上記シリコン基板におけるエッチングを行っていない領域に形成されている上記シリコン半導体素子の表面との段差が、２μm以内である。
【００１９】
この実施の形態によれば、上記窒化物半導体素子の表面と上記シリコン半導体素子の表面との段差が、２μm以内である。したがって、上記窒化物半導体素子と上記シリコン半導体素子とを、上記Ａlのボンディングワイヤーによるワイヤーボンディングの他に、ボンディングワイヤーを用いることなく、例えばＡlによる金属蒸着法やＡl金属板を用いたダイボンド等によってボンディングすることも可能になる。その場合には、細いＡlボンディングワイヤーを必要としないので、大電流素子などの用途にも用いることが可能になる。
【００２０】
また、この発明の電子回路は、
上記窒化物半導体素子の成長基板上に上記シリコン半導体素子を形成したこの発明の半導体装置における上記窒化物半導体素子と上記シリコン半導体素子とをカスコード接続した
ことを特徴としている。
【００２１】
上記構成によれば、上記窒化物半導体素子がノーマリオン型の電界効果トランジスタであり、上記シリコン半導体素子が電界効果トランジスタである場合には、上記窒化物半導体電界効果トランジスタをノーマリオフ型として動作させることが可能な電子回路を、ワンチップで構成することができる。
【発明の効果】
【００２２】
以上より明らかなように、この発明の半導体装置は、半導体素子のボンディングパッドを、少なくとも第１の金属を含む第１金属層と第２の金属を含む第２金属層との２層を含んで構成し、上層に位置する上記第１金属層の一部を除去して上記第２金属層の一部を露出させたので、上記第２の金属のボンディングワイヤーによるボンディングが好ましくない電子デバイスとは、上記ボンディングパッドにおける上記第１金属層の露出部との上記第１の金属のボンディングワイヤーを用いたワイヤーボンディングを行う一方、上記第１の金属のボンディングワイヤーによるボンディングが好ましくない電子デバイスとは、上記ボンディングパッドにおける上記第２金属層の露出部との上記第２の金属のボンディングワイヤーを用いたワイヤーボンディングを行うことができる。したがって、同じ金属のボンディングワイヤーとボンディングパッドとの間に強固な密着性を持たせると共に、マイグレーションによる断裂を防止でき、信頼性の高い配線を行うことができる。
【００２３】
さらに、上記第１の金属をＡuとし、上記第２の金属をＡlとし、上記半導体素子を窒化物半導体素子とすれば、Ａuが深い準位に入るトラップ要因となり得るためボンディングワイヤーとしてＡuを使用することは好ましくないシリコン半導体素子を、窒化物半導体素子に対してワイヤーボンディングする場合に、上記窒化物半導体素子の上記ボンディングパッドにおけるＡlの露出部とのＡlボンディングワイヤーを用いたワイヤーボンディングを行うことによって、ボンディングワイヤーと上記ボンディングパッドとの強固な密着性を得ると共に、マイグレーションによる断裂を防止することができる。
【００２４】
また、この発明の電子回路は、上記窒化物半導体素子の成長基板上に上記シリコン半導体素子を形成したこの発明の半導体装置において、上記窒化物半導体素子と上記シリコン半導体素子とをカスコード接続したので、上記窒化物半導体素子がノーマリオン型の電界効果トランジスタであり、上記シリコン半導体素子が電界効果トランジスタである場合には、上記窒化物半導体電界効果トランジスタをノーマリオフ型として動作させることが可能な電子回路を、ワンチップで構成することができる。
【図面の簡単な説明】
【００２５】
【図１】この発明の半導体装置における概要を示す図である。
【図２】図１における窒化物半導体の一例としての窒化物半導体ヘテロ接合型電界効果トランジスタの概略構成を示す縦断面図である。
【図３】図２に示す窒化物半導体ヘテロ接合型電界効果トランジスタの製造工程における縦断面図である。
【図４】図３に続く製造工程における縦断面図である。
【図５】図４の部分平面図である。
【図６】図５におけるソースパッドに形成されたＡl露出部を示す図である。
【図７】図５におけるドレインパッドに形成されたＡl露出部を示す図である。
【図８】図３および図４に続く製造工程における縦断面図である。
【図９】図３,図４および図８に続く製造工程における縦断面図である。
【図１０】図１とは異なる半導体装置における概要を示す図である。
【図１１】図１０における窒化物半導体素子の一例としての窒化物半導体ヘテロ接合型電界効果トランジスタの概略構成を示す図である。
【図１２】図１１の部分平面図である。
【図１３】図１２におけるソースパッドに形成されたＡl露出部を示す図である。
【図１４】図１２におけるドレインパッドに形成されたＡl露出部を示す図である。
【図１５】図１０におけるシリコン半導体素子の一例としてのシリコン半導体ヘテロ接合型電界効果トランジスタの概略構成を示す図である。
【図１６】この発明の半導体装置を用いたカスコード接続回路の回路図である。
【発明を実施するための形態】
【００２６】
以下、この発明を図示の実施の形態により詳細に説明する。但し、この発明は、以下の例示および説明の内容によって何ら限定されるものではない。また、以下に説明する製造方法において具体例として記載した数値は、窒化物系化合物半導体ヘテロ接合型電界効果トランジスタおよびシリコン半導体ヘテロ接合型電界効果トランジスタを形成する場合の一例を記載したものである。
【００２７】
・第１実施の形態
図１は、本実施の形態の半導体装置における概要を示す図である。本実施の形態の半導体装置は、ＡlワイヤーとＡuワイヤーとを用いて信頼性の高い配線を行うことができる窒化物半導体である。
【００２８】
図１に示すように、窒化物半導体素子上において、Ａu系の電極パッドおよびＡl系の電極パッドとワイヤーボンディングを行いたい一つの電極パッドを、ＡlとＡuとの積層構造体で構成する。そして、上層のＡu層をエッチングによってパターニングし、一部を除去することにより、下層のＡl層を露出させる。そして、下層のＡl層を、例えばＳi(シリコン)系の半導体上のＡl系の電極パッドとＡlボンディングワイヤーでボンディングする。一方、上層のＡu層を、Ａu系の電極パッドとＡuボンディングワイヤーでボンディングする。こうすることによって、両ボンディングワイヤーに電極パッドとの強固な密着性を持たせると共に、マイグレーションによる断裂を防ぐことができ、信頼性の高い半導体装置を提供することができるのである。以下、具体例を挙げて説明する。
【００２９】
図２は、図１における窒化物半導体の一例としての窒化物半導体ヘテロ接合型電界効果トランジスタの概略構成を示す。この電界効果トランジスタは、(１１１)高濃度Ｐ型Ｓi基板１、膜厚２.８μmのＧaＮ(窒化ガリウム)/ＡlＮ(窒化アルミニウム)超格子バッファ層２、膜厚２μmのＧaＮ層３、膜厚１nmのＡlＮ層４、膜厚が２０nmのＡl0.25Ｇa0.75Ｎ層５、膜厚１nmのＧaＮ層６が順次積層されて、構成されている。
【００３０】
ソース部およびドレイン部にはｎ＋イオン注入領域７が設けられ、ＧaＮ層６上にはソース電極８,ドレイン電極９およびゲート絶縁膜１０が形成され、ゲート絶縁膜１０上にはゲート電極１１が形成され、ソース電極８,ドレイン電極９およびゲート電極１１を除いて全体を保護する表面保護膜１２が形成されている。
【００３１】
上記基板１は、Ｓi,Ａl2Ｏ3,ＺnＯ,ＭgＯ,ＳiＣ,ＧaＡsあるいはＩnＡs等のIII‐Ｖ族化合物やＺnＳe等のII‐ＶI族化合物などの単結晶基板、石英ガラスあるいはＭＥＳＡガラス等のガラス基板を用いることができる。また、バッファ層２としては、例えばＡlＮ,ＧaＮ,Ｓi,ＳiＣ等のアモルファス状の物質、あるいは、例えばＡlＮ,ＺnＯ,ＳiＣ等の単結晶の物質、を用いることができる。
【００３２】
各電極８,９,１１およびゲート絶縁膜１０の形成と、ゲートリセスの形成とには、フォトリソグラフィーを利用したパターンニングを用いる。
【００３３】
以下、図２〜図９に従って、上記窒化物半導体ヘテロ接合型電界効果トランジスタの製造方法について説明する。
【００３４】
図３に示すように、(１１１)高濃度Ｐ型Ｓi基板１上に、膜厚２.８μmのＧaＮ/ＡlＮ超格子バッファ層２、膜厚２μmのＧaＮ層３、膜厚１nmのＡlＮ層４、膜厚２０nmのＡl0.25Ｇa0.75Ｎ層５、膜厚１nmのＧaＮ層６が、順次積層される。
【００３５】
その後、上記ＧaＮ層６上に例えば膜厚２５nmのＳiＮxでなる注入保護膜を堆積し、ソース部およびドレイン部を開口するレジストパターニングを行う。そして、上記注入保護膜の開口部に、Ｓi28を５０ｋeＶのエネルギーで１×１０14/cm2〜１×１０16/cm2の濃度でイオン注入する。レジスト,上記注入保護膜を剥離した後、例えば膜厚５０nmのＳiＮxでなる活性化保護膜を堆積し、１１００℃〜１３００℃の温度で活性化アニールを行う。こうして、上記ソース部および上記ドレイン部にｎ＋イオン注入領域７を形成する。そうした後、上記活性化保護膜を除去する。尚、ｎ＋イオン注入領域７に注入されるターゲットとして、Ｓi28の他に、Ｓi29,Ｓi30,Ｏ16,Ｏ17,Ｏ18等のｎ型ドーパントを用いることができる。
【００３６】
次に、図４に示すように、上記ＧaＮ層６上に、Ｔi,Ａl,ＭoおよびＡuを、夫々膜厚３０nm,５００nm,２００nmおよび２００nmで順次蒸着し、リフトオフ法あるいはエッチングによって、ソース電極８,ドレイン電極９,ソースパッド８'およびドレインパッド９'を形成する。その場合、図４の部分平面図である図５に示すように、ソースパッド８'は概略矩形状を成し、その一部が直線状に形成されたソース電極８に接続されている。同様に、ドレインパッド９'は概略矩形状を成し、その一部が直線状に形成されたドレイン電極９に接続されている。尚、図５においては、ソースパッド８'をソース電極８の近傍に配置する一方、ドレインパッド９'をドレイン電極９の近傍に配置しているが、ソース電極８あるいはドレイン電極９から離れた位置に配置しても一向に差し支えない。また、ソースパッド８'およびドレインパッド９'の形状も概略矩形状に限定されるものではない。
【００３７】
その後、図６および図７に示すように、上記ソースパッド８'およびドレインパッド９'の一部をレジストパターニング等によって開口する。そして、ドライエッチングあるいはウェットエッチングによって、ソースパッド８'およびドレインパッド９'における上記開口部を、順次積層されたＴi,Ａl,ＭoおよびＡuのうちのＡl層の表面が露出するまでエッチングする。こうして、ソースパッド８'の表面にＡu露出部１３とＡl露出部１４とを形成し、ドレインパッド９'の表面にＡu露出部１５とＡl露出部１６とを形成する。
【００３８】
その場合における上記ドライエッチングの条件として、例えばＲＩＥ(反応性イオンエッチング装置)を用い、ＣＨＦ3ガスを３２sccm流し、圧力５Ｐa,電力１５０Ｗの条件下で１５分〜２０分間行う。但し、ソースパッド８'およびドレインパッド９'の厚みや使用する装置によってエッチングレートは異なるので、条件はこの限りではない。
【００３９】
また、上記Ａu層のエッチングはドライエッチングではレートが低く、容易ではない。そこで、ソース電極８,ドレイン電極９,ソースパッド８'およびドレインパッド９'上に、プラズマＣＶＤ等によって５０nm程度の薄いＳiＮ層を形成して覆い、レジストパターニングによってソースパッド８'およびドレインパッド９'のエッチング部を開口した後、バッファードフッ酸で上記ＳiＮを開口する。そうした後、例えばヨウ素１.２g,ヨウ化アンモニウム８g,純水４０cc,エタノール６０ccを混ぜて成るＡu用のウェットエッチング液を用いて、最上層のＡu層のウェットエッチングを行う。こうしてＡu層を除去した後、Ａu層とＡl層との間にあるＭo層をドライエッチングにより除去する。こうした方法をとることによって、長時間のドライエッチングを行わなくてすむ。
【００４０】
尚、上述したように、上記ソース電極８およびドレイン電極９の直下に高濃度のｎ＋イオン注入領域７を形成している。したがって、上記ソース部および上記ドレイン部はオーミック特性を得ることができる。しかしながら、良好なオーミック特性が得られない場合には、アニールを行うことによって良好なオーミック特性を得やすい。その場合には、ソースパッド８'およびドレインパッド９'と配線との密着性およびエレクトロマイグレーション耐性が劣化しないように、ソースパッド８'およびドレインパッド９'が合金化しない温度、例えば窒素雰囲気中で５００℃以下でアニールを行うのが望ましい。
【００４１】
次に、図８に示すように、上記ＧaＮ層６上における２つのｎ＋イオン注入領域７,７の間に、スパッタ法によって膜厚２５nmのＳiＯ2膜を堆積し、レジストパターニング後、エッチングによってゲート絶縁膜１０を形成する。
【００４２】
次に、図９に示すように、上記ゲート絶縁膜１０上に、ＷＮ(窒化タングステン)およびＡuを夫々膜厚５０nmで蒸着し、リフトオフ法あるいはエッチングによって、ゲート電極１１およびゲート電極１１に接続されたゲートパッド(図示せず)を形成する。
【００４３】
その後、図２に示すように、上記ソース電極８,ドレイン電極９およびゲート電極１１間の半導体層表面に、プラズマＣＶＤを用いて膜厚３００nmのＳiＮxを堆積し、例えば屈折率が２.０の表面保護膜１２を形成して、窒化物半導体ヘテロ接合型電界効果トランジスタを得る。
【００４４】
以上のごとく、本窒化物半導体ヘテロ接合型電界効果トランジスタにおいては、上記ソース電極８,ドレイン電極９,ソースパッド８'およびドレインパッド９'をＴi,Ａl,ＭoおよびＡuを順次積層して形成し、ソースパッド８'およびドレインパッド９'の一部をエッチングによって開口して、Ａl露出部１４,１６を形成している。したがって、ソースパッド８'またはドレインパッド９'におけるＡu露出部１３,１５に対しては、Ａuボンディングワイヤーを用いたワイヤーボンディングを行う一方、Ａl露出部１４,１６に対しては、Ａlボンディングワイヤーを用いたワイヤーボンディングを行うことによって、同じ金属同士による優れた密着性とエレクトロマイグレーション耐性が期待できる。
【００４５】
したがって、本窒化物半導体ヘテロ接合型電界効果トランジスタをノーマリオフで動作させるために、シリコン半導体を用いた電子デバイスと接続する場合には、Ａuが深い準位に入るトラップ要因となり得るためボンディングワイヤーとしてＡuを使用することが好ましくないシリコン半導体を用いた電子デバイスとは、Ａlボンディングワイヤーを用いたワイヤーボンディングを行うことが可能になる。
【００４６】
すなわち、本窒化物半導体ヘテロ接合型電界効果トランジスタによれば、ノーマリオフで動作させる際に、接続されるシリコン半導体を用いた電子デバイスとの接続にＡuボンディングワイヤーを用いる必要が無く、Ａuボンディングワイヤーがシリコン半導体のＡlパッドに対して密着性が低く、エレクトロマイグレーション耐性が低くなるという問題を解消することができるのである。
【００４７】
一方、電極にＡuが使用される半導体との接続には、Ａuボンディングワイヤーを用いることができる。したがって、Ａuパッドに対して、優れた密着性とエレクトロマイグレーション耐性とを奏することができる。
【００４８】
すなわち、本実施の形態によれば、ＡlによるワイヤーボンディングおよびＡuによるワイヤーボンディングの何れの場合においても強固な密着性を有し、マイグレーションによる断裂を防止でき、信頼性の高いノーマリオフ型の窒化物半導体ヘテロ接合型電界効果トランジスタを提供することができるのである。
【００４９】
・第２実施の形態
図１０は、本実施の形態の半導体装置における概要を示す図である。本実施の形態の半導体装置は、窒化物半導体素子とその窒化物半導体素子の成長基板上に形成されたシリコン半導体素子とを備えた半導体装置である。
【００５０】
シリコン基板上に窒化物半導体素子を作製するために、シリコン基板における窒化物半導体素子を作製しない領域をシリコン酸化膜で覆う。そして、シリコン基板における窒化物半導体素子を作製する領域に対して、成長させる窒化物半導体素子の厚さと略同じ深さにエッチングを行う。こうすることによって、成長された窒化物半導体素子の表面と窒化物半導体素子が作製されない領域に形成されたシリコン半導体素子の表面との段差を、２μm以内に小さくすることができる。尚、その場合における上記シリコン基板に対する窒化物半導体素子の成長は、上記第１実施の形態と同様のプロセスで行うことができる。
【００５１】
上述のように、上記窒化物半導体素子の表面と上記シリコン半導体素子の表面との段差を２μm以内にすることにより、上記窒化物半導体素子と上記シリコン半導体素子とを、Ａlボンディングワイヤーによるワイヤーボンディングの他に、Ａlボンディングワイヤーを用いることなく、例えばＡlによる金属蒸着法やＡl金属板を用いたダイボンド等によってボンディングすることもできる。その場合には、細いＡlボンディングワイヤーを必要としないので、大電流素子などの用途にも用いることが可能になる。
【００５２】
図１１は、図１０における窒化物半導体素子の一例としての窒化物半導体ヘテロ接合型電界効果トランジスタの概略構成を示す。また、図１５は、上記シリコン半導体素子の一例としてのシリコン半導体ヘテロ接合型電界効果トランジスタの概略構成を示す。以下、本実施の形態の半導体装置の製造方法について説明する。
【００５３】
先ず、(１１１)高抵抗Ｐ型Ｓi基板２１上に窒化物半導体素子を作製するために、Ｓi基板２１が露出した部分を形成する必要がある。そこで、Ｓi基板２１を酸素雰囲気中で約９００℃〜１０００℃でアニールするあるいは高温スチームに晒すことによって、Ｓi基板２１上にシリコン酸化膜(図示せず)を成長させる。その後、窒化物半導体素子を成長させたい部分をパターニングした後、後に形成される窒化物半導体素子の厚さと略同じ深さまでウェットエッチングによって上記シリコン酸化膜およびＳi基板２１を除去して、Ｓi基板２１を露出させる。この状態で、Ｓi基板２１上に窒化物半導体素子を成長させる。こうすることによって、上記シリコン酸化膜上には窒化物半導体素子は成長しないため、窒化物半導体素子が形成された部分と窒化物半導体素子が成長せずにシリコン酸化膜が表面に残る部分とができる。
【００５４】
次に、上記窒化物半導体素子としての窒化物半導体ヘテロ接合型電界効果トランジスタについて説明する。この窒化物半導体ヘテロ接合型電界効果トランジスタは、図１１に示すように、(１１１)高抵抗Ｐ型Ｓi基板２１、膜厚２μmのＧaＮ/ＡlＮ超格子バッファ層２２、膜厚２μmのＧaＮ層２３、膜厚１nmのＡlＮ層２４、膜厚が２０nmのＡl0.2Ｇa0.8Ｎ層２５、膜厚１nmのＧaＮ層２６が順次積層されて、構成されている。
【００５５】
さらに、上記ＧaＮ層２６上に例えば膜厚２５nmのＳiＮxでなる注入保護膜を堆積し、ソース部およびドレイン部を開口するレジストパターニングを行う。そして、上記注入保護膜の開口部に、Ｓi28を５０ｋeＶのエネルギーで１×１０14/cm2〜１×１０16/cm2の濃度でイオン注入する。レジスト,上記注入保護膜を剥離した後、例えば膜厚５０nmのＳiＮxでなる活性化保護膜を堆積し、１１００℃〜１３００℃の温度で活性化アニールを行う。こうして、上記ソース部および上記ドレイン部にｎ＋イオン注入領域２７を形成する。そうした後、上記活性過保護膜が除去される。
【００５６】
上記第１実施の形態における窒化物半導体ヘテロ接合型電界効果トランジスタの製造方法においては、次にソース電極,ドレイン電極およびゲート電極を形成している。ところが、本実施の形態においては、窒化物半導体素子の成長基板上にシリコン半導体素子を形成する。したがって、上記窒化物半導体素子と上記シリコン半導体素子との形成は、互いの素子形成プロセス、例えば熱処理等によって問題が生じないように、プロセスの順序を調整して行う必要がある。その理由は、例えば、上記窒化物半導体素子の電極を形成してから上記シリコン半導体素子のイオン注入活性化アニールを行う等、前のプロセスより高温のプロセスを行った場合には、電極の合金化等の不都合が生ずるためである。
【００５７】
そこで、本実施の形態においては、次に、上述のようにしてｎ＋イオン注入領域２７までが形成された窒化物半導体ヘテロ接合型電界効果トランジスタにおけるＳi基板２１上に、上記シリコン半導体素子の一例としてのシリコン半導体ヘテロ接合型電界効果トランジスタを形成する。
【００５８】
上記Ｓi基板２１における窒化物半導体ヘテロ接合型電界効果トランジスタが形成されていない部分に素子分離のパターニングを行い、エッチングによって素子分離を行う。そして、例えばｎ‐ＭＯＳ(金属酸化膜半導体)素子を作製する場合には、シリコン半導体ヘテロ接合型電界効果トランジスタの形成領域を開口したレジストパターニングを行い、ボロン等のＰ型ドーパントを１３０ｋeＶ〜１８０ｋeＶのエネルギーで１×１０12/cm2〜１×１０13/cm2の濃度でイオン注入を行う。こうして、図１５に示すようにＰウェル３６を形成する。その後レジストを除去し、ウェットエッチングによって、窒化物半導体ヘテロ接合型電界効果トランジスタを成長させない領域を覆っている上記シリコン酸化膜を除去する。
【００５９】
そうした後、上記Ｐウェル３６上に熱酸化法によってゲート酸化膜３７を堆積し、ゲート酸化膜３７上にポリシリコンを堆積した後このポリシリコンをエッチングによってパターニングしてゲート電極３８を形成する。次に、シリコン半導体ヘテロ接合型電界効果トランジスタの形成部を開口したレジストパターニングを行い、リン等のｎ型ドーパントを２０ｋeＶ〜３０ｋeＶのエネルギーで１×１０14/cm2〜１×１０16/cm2の濃度でイオン注入を行う。その際に、シリコン半導体ヘテロ接合型電界効果トランジスタのゲート部にはポリシリコン(ゲート電極３８)が存在するために上記イオン注入は行われない。こうして、上記ソース部および上記ドレイン部にｎ＋イオン注入領域３９を形成する。その後、８００℃〜９００℃の温度で活性化アニールを行う。
【００６０】
こうして、上記シリコン半導体ヘテロ接合型電界効果トランジスタにおけるイオン注入および活性化アニールの高温プロセスを行った後に、上記窒化物半導体ヘテロ接合型電界効果トランジスタの電極形成を以下のように行う。
【００６１】
上記窒化物半導体ヘテロ接合型電界効果トランジスタにおけるＧaＮ層２６上に、Ｔi,Ａl,ＭoおよびＡuを、夫々膜厚３０nm,５００nm,２００nmおよび２００nmで順次蒸着し、リフトオフ法あるいはエッチングによって、図１１に示すようにソース電極２８,ドレイン電極２９,ソースパッド２８'およびドレインパッド２９'を形成する。その場合、図１１の部分平面図である図１２に示すように、ソースパッド２８'は概略矩形状を成し、その一部が直線状に形成されたソース電極２８に接続されている。同様に、ドレインパッド２９'は概略矩形状を成し、その一部が直線状に形成されたドレイン電極２９に接続されている。尚、図１２においては、ソースパッド２８'をソース電極２８の近傍に配置する一方、ドレインパッド２９'をドレイン電極２９の近傍に配置しているが、ソース電極２８あるいはドレイン電極２９から離れた位置に配置しても一向に差し支えない。また、ソースパッド２８'およびドレインパッド２９'の形状も概略矩形状に限定されるものではない。
【００６２】
その後、図１３および図１４に示すように、上記ソースパッド２８'およびドレインパッド２９'の一部をレジストパターニング等によって開口する。そして、ドライエッチングあるいはウェットエッチングによって、ソースパッド２８'およびドレインパッド２９'における上記開口部を、順次積層されたＴi,Ａl,ＭoおよびＡuのうちのＡl層の表面が露出するまでエッチングする。こうして、ソースパッド２８'の表面にＡu露出部３２とＡl露出部３３とを形成し、ドレインパッド２９'の表面にＡu露出部３４とＡl露出部３５とを形成する。
【００６３】
その場合における上記ドライエッチングの条件として、例えばＲＩＥ(反応性イオンエッチング装置)を用い、ＣＨＦ3ガスを３２sccm流し、圧力５Ｐa,電力１５０Ｗの条件下で１５分〜２０分間行う。但し、ソースパッド２８'およびドレインパッド２９'の厚みや使用する装置によってエッチングレートは異なるので、条件はこの限りではない。
【００６４】
また、上記Ａu層のエッチングはドライエッチングではレートが低く、容易ではない。そこで、ソース電極２８,ドレイン電極２９,ソースパッド２８'およびドレインパッド２９'上に、プラズマＣＶＤ等によって５０nm程度の薄いＳiＮ層を形成して覆い、レジストパターニングによってソースパッド２８'およびドレインパッド２９'のエッチング部を開口した後、バッファードフッ酸で上記ＳiＮを開口する。そうした後、例えばヨウ素１.２g,ヨウ化アンモニウム８g,純水４０cc,エタノール６０ccを混ぜて成るＡu用のウェットエッチング液を用いて、最上層のＡu層のウェットエッチングを行う。こうしてＡu層を除去した後、Ａu層とＡl層との間にあるＭo層をドライエッチングにより除去する。こうした方法をとることによって、長時間のドライエッチングを行わなくてすむ。
【００６５】
次に、上記シリコン半導体ヘテロ接合型電界効果トランジスタのゲート酸化膜３７におけるゲート電極３８の下部以外をエッチングによって除去し、基板２１上に、Ａlを膜厚５００nmで蒸着し、リフトオフ法あるいはエッチングによって、ソース電極４０およびドレイン電極４１と、ソース電極４０に接続されたソースパッド４０'およびドレイン電極４１に接続されたドレインパッド４１'とを形成する。
【００６６】
次に、上記ソース電極２８,ドレイン電極２９,ソースパッド２８'およびドレインパッド２９'が形成された窒化物半導体ヘテロ接合型電界効果トランジスタにおけるＧaＮ層２６上に、ＷＮおよびＡuを夫々膜厚５０nmで蒸着し、リフトオフ法あるいはエッチングによって、ゲート電極３０およびゲート電極３０に接続されたゲートパッド(図示せず)を形成する。
【００６７】
その後、図１１および図１５に示すように、上記窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソース電極２８,ソースパッド２８',ドレイン電極２９,ドレインパッド２９'およびゲート電極３０間の半導体層表面と、上記シリコン半導体ヘテロ接合型電界効果トランジスタにおけるソース電極４０,ソースパッド４０',ドレイン電極４１,ドレインパッド４１'およびゲート電極３８間の半導体層表面とに、プラズマＣＶＤを用いて膜厚３００nmのＳiＮxを堆積し、例えば屈折率が２.０の表面保護膜３１を形成して、窒化物半導体ヘテロ接合型電界効果トランジスタおよびシリコン半導体ヘテロ接合型電界効果トランジスタが得られる。
【００６８】
上述のように、上記窒化物半導体ヘテロ接合型電界効果トランジスタにおける各層２２〜２６,各電極２８,２８',２９,２９',３０および表面保護膜３１は、上記第１実施の形態の窒化物半導体ヘテロ接合型電界効果トランジスタにおける各層２〜６,各電極８,８',９,９',１１および表面保護膜１２と同様のプロセスによって形成される。
【００６９】
以上のごとく、本実施の形態の半導体装置を構成する窒化物半導体ヘテロ接合型電界効果トランジスタにおいては、上記ソース電極２８,ドレイン電極２９,ソースパッド２８'およびドレインパッド２９'をＴi,Ａl,ＭoおよびＡuを順次積層して形成し、ソースパッド２８'およびドレインパッド２９'の一部をエッチングによって開口して、Ａl露出部３３,３５を形成している。したがって、上記窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソースパッド２８'のＡl露出部３３と、上記半導体装置を構成するシリコン半導体ヘテロ接合型電界効果トランジスタにおけるＡlドレインパッド４１'とを、Ａlボンディングワイヤーを用いたワイヤーボンディングを行うことによって、優れた密着性とエレクトロマイグレーション耐性が期待でき、強固な接合が期待できる。
【００７０】
すなわち、本半導体装置によれば、上記窒化物半導体ヘテロ接合型電界効果トランジスタをノーマリオフで動作させる際に、上記シリコン半導体ヘテロ接合型電界効果トランジスタとの接続にＡuボンディングワイヤーを用いる必要が無く、Ａuボンディングワイヤーが上記シリコン半導体ヘテロ接合型電界効果トランジスタのＡlパッド４１'に対して密着性が低く、エレクトロマイグレーション耐性が低くなるという問題を解消することができるのである。
【００７１】
尚、上記第１実施の形態および第２実施の形態においては、上記窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソースパッド８',２８'およびドレインパッド９',２９'を、Ａl膜およびＡu膜を含んで構成している。しかしながら、この発明はＡl膜とＡu膜とに限定されるものではなく、例えばＴi/Ａl,Ｚr/Ａl,Ｈf/Ａl,Ｖ/Ａl,Ｎb/Ａl,Ｔa/Ａl等のＴi,Ｚr,Ｈf,Ｖ,ＮbおよびＴaから選択された少なくとも一種の元素を含む金属層やＡlを含む合金層でなる「Ａlを含む金属層」と、例えばＴi/Ａu,Ｚr/Ａu,Ｈf/Ａu,Ｖ/Ａu,Ｎb/Ａu,Ｔa/Ａu,Ｐt/Ａu,Ｎi/Ａu,Ｍo/Ａu,Ｐd/Ａu,Ｗ/Ａu等のＴi,Ｚr,Ｈf,Ｖ,Ｎb,Ｔa,Ｐt,Ｎi,Ｍo,Ｐd,Ｗから選ばれた少なくとも一種の元素を含む金属層やＡuを含む合金層でなる「Ａuを含む金属層」とであればよい。
【００７２】
また、上記ソース電極８,２８、ソースパッド８',２８'、ドレイン電極９,２９、および、ドレインパッド９',２９'は、高い温度によってアロイ化を行うと各層の金属が混ざり合ってしまう。そこで、オーミック接合部にイオン注入を行ったりリセス構造をとるなどして、アロイ化時の温度を上げないことが望ましい。
【００７３】
・第３実施の形態
本実施の形態は、上記第２実施の形態における上記窒化物半導体ヘテロ接合型電界効果トランジスタの成長基板上にシリコン半導体ヘテロ接合型電界効果トランジスタを形成して成る半導体装置を用いたカスコード接続回路に関する。
【００７４】
図１６は、本実施の形態におけるカスコード接続回路の回路図を示す。このカスコード接続回路は、図１６において、同一基板上に形成されたノーマリオンの窒化物半導体ヘテロ接合型電界効果トランジスタ(以下、窒化物半導体トランジスタと略称する)５１とノーマリオフのシリコン半導体ヘテロ接合型電界効果トランジスタ(以下、シリコン半導体トランジスタと略称する)５２とを用いて、窒化物半導体トランジスタ５１をノーマリオフとして動作させる回路である。
【００７５】
図１６において、上記窒化物半導体トランジスタ５１におけるソースパッド２８'のＡl露出部３３(図１３参照)と、シリコン半導体トランジスタ５２におけるドレインパッド４１'とを、Ａlボンディングワイヤー５３で接続している。また、窒化物半導体トランジスタ５１におけるドレインパッド２９'のＡl露出部３５(図１４参照)と、Ｓi基板２１上に形成されたダイオード５４のカソードとを、Ａlボンディングワイヤー５５で接続している。また、シリコン半導体トランジスタ５２におけるドレインパッド４１'と、Ｓi基板２１上に形成されたダイオード５６のカソードとを、Ａlボンディングワイヤー５７で接続している。また、窒化物半導体トランジスタ５１におけるゲートパッド５８を、Ａuボンディングワイヤー５９で接地している。さらに、ダイオード５４,５６のアノードを接地している。
【００７６】
尚、上記ダイオード５４を窒化物半導体上に形成した場合には、ドレインパッド２９'のＡu露出部３４(図１４参照)とＡuボンディングワイヤーで接続すればよい。
【００７７】
上記構成において、上記窒化物半導体トランジスタ５１のオン動作時は、窒化物半導体トランジスタ５１のドレインパッド２９'に任意の電圧ＮＶdを印加する一方、シリコン半導体トランジスタ５２のゲート電極６０にシリコン半導体トランジスタ５２がオンするのに十分な電圧ＳiＶgを印加して、シリコン半導体トランジスタ５２をオンさせる。その場合、シリコン半導体トランジスタ５２のドレイン端と窒化物半導体トランジスタ５１のソース端とには、シリコン半導体トランジスタ５２による電圧降下分の電圧Ｖmが掛かる。そこで、例えば電圧Ｖmが２Ｖであるとすると、窒化物半導体トランジスタ５１のゲート電圧ＮＶgは０Ｖであるから、窒化物半導体トランジスタ５１のゲート‐ソース間電圧ＮＶgsは「−２Ｖ」となる。したがって、窒化物半導体トランジスタ５１の閾値が−２Ｖ以下であれば、オン動作することになる。
【００７８】
これに対して、上記窒化物半導体トランジスタ５１のオフ動作時には、窒化物半導体トランジスタ５１のドレインパッド２９'に任意の電圧ＮＶdを印加する一方、シリコン半導体トランジスタ５２のゲート電極６０にはシリコン半導体トランジスタ５２がオフするのに十分な電圧ＳiＶgを印加して、シリコン半導体トランジスタ５２をオフさせる。その場合、窒化物半導体トランジスタ５１はノーマリオンであるから、窒化物半導体トランジスタ５１のソース端の電圧Ｖmは、窒化物半導体トランジスタ５１の電圧降下分だけ降下した電圧になろうとする。そして、電圧Ｖmが上昇すると、窒化物半導体トランジスタ５１のゲート‐ソース間電圧ＮＶgsが低くなり、電圧ＮＶgsが窒化物半導体トランジスタ５１の閾値以下になると電圧Ｖmは変化しなくなる。例えば電圧ＮＶdが２００Ｖであるとすると、電圧Ｖmは「ＮＶd(２００Ｖ)−窒化物半導体トランジスタ５１の電圧降下分」になろうとする。ところが、例えば窒化物半導体トランジスタ５１の閾値が「−５Ｖ」であるとすると、電圧Ｖm＝５Ｖ,電圧ＮＶgs＝−５Ｖになった時点で上記窒化物半導体トランジスタ５１はオフになり、電圧Ｖmはこれ以上上昇しなくなる。
【００７９】
このように、上記オフ動作をノーマリオフのシリコン半導体トランジスタ５２のゲート電極６０に入力される電圧ＳiＶgで制御できるので、ノーマリオンの窒化物半導体トランジスタ５１を擬似的にノーマリオフとして使用可能になるのである。
【００８０】
尚、上述した各実施の形態においては、上記窒化物半導体素子として、ＦＥＴ(電界効果トランジスタ)の一種であるＭＯＳ(金属‐酸化膜‐半導体)型ＦＥＴやＭＥＳ(金属‐半導体)型ＦＥＴについて説明したが、上記ＭＯＳ型ＦＥＴおよび上記ＭＥＳ型ＦＥＴに限定する必要はなく、ＭＩＳ(金属‐絶縁膜‐半導体)型ＦＥＴにこの発明を適用することができる。また、その場合における上記「絶縁膜」も、複数層が積層された絶縁膜、酸化膜と絶縁膜との積層膜、高誘電体を用いた膜、または、それらの積層膜等、種々の絶縁膜を用いることができる。
【００８１】
また、上記各実施の形態においては、上記窒化物半導体素子として、電界効果トランジスタを挙げて説明している。しかしながら、この発明は電界効果トランジスタに限定されるものではなく、例えば接合型トランジスタ(バイポーラトランジスタ)やダイオード等であっても構わない。
【００８２】
また、上記各実施の形態においては、ボンディングパッドとして少なくともＡlとＡuとの２層を含んで構成しているが、この発明はこれに限定されるものではない。以下のような他の２種の金属層を含んで構成し、上層の金属層の一部を除去して下層の金属層の一部を露出させても一向に構わない。
【００８３】
例えば、上述の「Ａl」以外には、Ｃuといった低抵抗材料、または、Ｔi,Ｈf,Ｚr,Ｖ等のＧaＮのオーミック電極に用いることができる材料、または、Ｍo,Ｗ,Ｎi,Ｐd,Ｐt,Ｎb,Ｔa等のＧaＮの電極のバリア層として用いられる材料を用いることができる。但し、Ｖ,Ｍｏ,Ｗ,Ｃuは、Ｓiに対して深い準位を作るため、これらを用いる場合にはＳiデバイス側のパッドにバリア層を挟む必要がある。
【００８４】
また、上述の「Ａu」以外には、Ｆe,Ａg,Ｃu,Ｐt,Ｍo,Ｗ,Ｎi,Ｐd,Ｐt,Ｎb,Ｔa,Ｐb,Ｓn等を用いることができる。ここで、本実施の形態において「Ａu」を用いたのは、Ｔi/Ａl/Ｎi/ＡuやＨf/Ａl/Ｈf/Ａu等、Ａuを用いることでオーミックが取り易くなる電極構造を得るためである。また、この電極構造でアニールを行い、その上に上記電極を積む、あるいは、Ｔi/Ａl/バリア層材料なる電極構造を取れば、上述のようにＭo,Ｗ,Ｎi,Ｐd,Ｐt,Ｎb,Ｔa等のバリア層材料を用いることも可能である。また、バリア層を挟むことで、他にも低抵抗であるという理由からＡgやＣu等の材料を、安価という理由からＦeを、用いることができる。
【００８５】
また、この発明は、上述した窒化物半導体の素子のみならず、ＧaＡs,ＩnＰ,ＩnＧaＡs等のIII‐Ｖ族半導体、ＺnＯ,ＣdＴe,ＺnＳe等のII‐ＶI族半導体、ＳiＣ、Ｃ(ダイヤモンド)等を用いた素子に対しても適用可能である。
【符号の説明】
【００８６】
１…(１１１)高濃度Ｐ型Ｓi基板、
２,２２…ＧaＮ/ＡlＮ超格子バッファ層、
３,６,２３,２６…ＧaＮ層、
４,２４…ＡlＮ層、
５…Ａl0.25Ｇa0.75Ｎ層、
７,２７,３９…ｎ＋イオン注入領域、
８,２８,４０…ソース電極、
８',２８',４０'…ソースパッド、
９,２９,４１…ドレイン電極、
９',２９',４１'…ドレインパッド、
１０…ゲート絶縁膜、
１１,３０,３８,６０…ゲート電極、
１２,３１…表面保護膜、
１３,１５,３２,３４…Ａu露出部、
１４,１６,３３,３５…Ａl露出部、
２１…(１１１)高抵抗Ｐ型Ｓi基板、
２５…Ａl0.2Ｇa0.8Ｎ層、
３６…Ｐウェル、
３７…ゲート酸化膜、
５１…窒化物半導体トランジスタ、
５２…シリコン半導体トランジスタ、
５３,５５,５７…Ａlボンディングワイヤー、
５４,５６…ダイオード、
５８…ゲートパッド、
５９…Ａuボンディングワイヤー。
【図１】
2011142265.tif 000003
【図２】
2011142265.tif 000004
【図３】
2011142265.tif 000005
【図４】
2011142265.tif 000006
【図５】
2011142265.tif 000007
【図６】
2011142265.tif 000008
【図７】
2011142265.tif 000009
【図８】
2011142265.tif 000010
【図９】
2011142265.tif 000011
【図１０】
2011142265.tif 000012
【図１１】
2011142265.tif 000013
【図１２】
2011142265.tif 000014
【図１３】
2011142265.tif 000015
【図１４】
2011142265.tif 000016
【図１５】
2011142265.tif 000017
【図１６】
2011142265.tif 000018