(57)【要約】【課題】減衰量の周波数依存性を改善することができる減衰器を提供すること。【解決手段】減衰器１０は、ＦＥＴ１１〜１３、インダクタ１４及び１５、抵抗１６、入力端子１７、出力端子１８を備え、入力端子１７には、ＦＥＴ１１のドレイン電極と、ＦＥＴ１２のドレイン電極と、インダクタ１４の一方端とが接続され、出力端子１８には、ＦＥＴ１１のソース電極と、ＦＥＴ１３のドレイン電極と、インダクタ１５の一方端とが接続され、ＦＥＴ１１のドレイン電極とソース電極との間にインダクタ１４と、抵抗１６と、インダクタ１５とが直列に接続された構成を有する。【選択図】図１
2011223390.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２及び第３の電界効果トランジスタを備え、前記第２の電界効果トランジスタのドレイン電極及びソース電極のいずれか一方と、前記第３の電界効果トランジスタのドレイン電極及びソース電極のいずれか一方とが、それぞれ、前記第１の電界効果トランジスタのドレイン電極とソース電極とに接続され、前記第２の電界効果トランジスタのドレイン電極及びソース電極のいずれか他方と、前記第３の電界効果トランジスタのドレイン電極及びソース電極のいずれか他方とがそれぞれ接地された減衰器において、
前記第１の電界効果トランジスタのドレイン電極とソース電極との間に、インダクタンス成分を有する素子が接続されたことを特徴とする減衰器。
【請求項２】
前記第１の電界効果トランジスタのドレイン電極とソース電極との間に、前記インダクタンス成分を有する素子と、抵抗と、前記インダクタンス成分を有する素子とが順次直列に接続されたことを特徴とする請求項１に記載の減衰器。
【請求項３】
前記インダクタンス成分を有する素子は、伝送線路で形成されたものであることを特徴とする請求項１又は請求項２に記載の減衰器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、マイクロ波帯やミリ波帯の周波数信号を扱う無線通信機や測定装置で用いられる減衰器に関する。
【背景技術】
【０００２】
従来、この種の減衰器として、電界効果トランジスタ（以下「ＦＥＴ」という。）をπ型又はＴ型に接続した減衰器が知られている（例えば、特許文献１〜３参照）。ＦＥＴで構成された減衰器は、例えば、図４（ａ）に示すようなπ型構成の固定減衰器３０の抵抗３１〜３３をＦＥＴや、ＦＥＴと抵抗とを組み合わせた素子にそれぞれ置き換えたものである。
【０００３】
ＦＥＴによるπ型構成の減衰器の回路例を図４（ｂ）〜（ｄ）に示す。図４（ｂ）は、抵抗３１〜３３をＦＥＴ３４〜３６にそれぞれ置き換えたものを示す。図４（ｃ）は、図４（ｂ）の構成に加えて、ＦＥＴ３４のソース電極とドレイン電極との間に抵抗３７を接続したものを示す。図４（ｄ）は、図４（ｃ）の構成に加えて、ＦＥＴ３５及び３６のソース電極又はドレイン電極とグランドとの間に抵抗３８及び３９をそれぞれ接続した構成を示している。
【０００４】
ところで、ＦＥＴは、ゲート電極に印加する電圧によって、ソース電極とドレイン電極との間のインピーダンスが変化するようになっている。例えば、Ｄ（Depletion）モードで動作するＦＥＴにおいては、図５（ａ）に示すように、ゲート電圧Ｖｃ＝０［Ｖ］のときＦＥＴはオン状態となり、抵抗性の低インピーダンス状態となる。オン状態のＦＥＴは等価的に低抵抗ＲＯＮで表現することができる。また、ゲート電圧Ｖｃがピンチオフ電圧Ｖｐ以下（Ｖｃ≦Ｖｐ）のときＦＥＴはオフ状態となり、容量性の高インピーダンス状態となる。オフ状態のＦＥＴは等価的に高抵抗ＲＯＦＦと寄生容量ＣＯＦＦとを並列接続した回路で表現することができる。
【０００５】
したがって、図４（ｂ）〜（ｄ）において、ＦＥＴ３４にゲート電圧Ｖｃ２＝０［Ｖ］を印加し、ＦＥＴ３５及び３６にゲート電圧Ｖｃ１＜Ｖｐ［Ｖ］を印加した場合は低減衰状態の減衰器となる。また、ＦＥＴ３５及び３６にゲート電圧Ｖｃ１＝０［Ｖ］を印加し、ＦＥＴ３４にゲート電圧Ｖｃ２＜Ｖｐ［Ｖ］を印加した場合は高減衰状態の減衰器となる。
【０００６】
具体的には、例えば、図４（ｂ）に示した従来の減衰器は、低減衰状態及び高減衰状態において、それぞれ、図５（ｂ）及び（ｃ）に示す等価回路で表される。
【０００７】
すなわち、図５（ｂ）に示すように、低減衰状態の等価回路は、ＦＥＴ３４は抵抗Ｒ３４ＯＮに、ＦＥＴ３５は抵抗Ｒ３５ＯＦＦと寄生容量Ｃ３５ＯＦＦとの並列回路に、ＦＥＴ３６は抵抗Ｒ３６ＯＦＦと寄生容量Ｃ３６ＯＦＦとの並列回路に、それぞれ、置き換えられたものとなる。
【０００８】
また、図５（ｃ）に示すように、高減衰状態の等価回路は、ＦＥＴ３４は抵抗Ｒ３４ＯＦＦと寄生容量Ｃ３４ＯＦＦとの並列回路に、ＦＥＴ３５は抵抗Ｒ３５ＯＮに、ＦＥＴ３６は抵抗Ｒ３６ＯＮに、それぞれ、置き換えられたものとなる。
【０００９】
その結果、従来の減衰器は、図６に示すような、低減衰状態及び高減衰状態における通過特性（Ｓ２１）の周波数特性と、低減衰状態の通過特性（Ｓ２１）と高減衰状態の通過特性（Ｓ２１）との差である減衰量の周波数特性とを有するものとなる。なお、図６に示した特性は、図４（ｃ）において、ＦＥＴ３５及び３６は同じ構造のＦＥＴを使用し、ＦＥＴ３４は、そのゲート電極の幅を、ＦＥＴ３５及び３６のゲート電極の幅の４倍にしたものを使用し、抵抗３７を３０［Ω］としたときのものである。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特許第３３６２９３１号公報
【特許文献２】特開平９−１３５１０２号公報
【特許文献３】特開平１０−４１７７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、図６に示したように、従来の減衰器では、周波数が高くなるに従って、寄生容量Ｃ３４ＯＦＦの影響を受けて寄生容量Ｃ３４ＯＦＦと抵抗Ｒ３４ＯＦＦからなる並列回路のインピーダンスが低くなるため減衰量が低下するという課題があった。すなわち、従来の減衰器は、減衰量が周波数に依存するという課題があった。
【００１２】
本発明は、従来の課題を解決するためになされたものであり、減衰量の周波数依存性を改善することができる減衰器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の減衰器は、第１、第２及び第３の電界効果トランジスタを備え、前記第２の電界効果トランジスタのドレイン電極及びソース電極のいずれか一方と、前記第３の電界効果トランジスタのドレイン電極及びソース電極のいずれか一方とが、それぞれ、前記第１の電界効果トランジスタのドレイン電極とソース電極とに接続され、前記第２の電界効果トランジスタのドレイン電極及びソース電極のいずれか他方と、前記第３の電界効果トランジスタのドレイン電極及びソース電極のいずれか他方とがそれぞれ接地された減衰器において、前記第１の電界効果トランジスタのドレイン電極とソース電極との間に、インダクタンス成分を有する素子が接続された構成を有している。
【００１４】
この構成により、本発明の減衰器は、第１の電界効果トランジスタのドレイン電極とソース電極との間に、インダクタンス成分を有する素子が接続されているので、第１の電界効果トランジスタの寄生容量と、インダクタンス成分を有する素子とが並列に接続されたものとなる。その結果、本発明の減衰器は、周波数が高くなるに従って第１の電界効果トランジスタの寄生容量のインピーダンスが小さくなっても、インダクタンス成分を有する素子のインピーダンスが大きくなるので、寄生容量による周波数特性の変化を補償することができる。したがって、本発明の減衰器は、減衰量の周波数依存性を改善することができる。
【００１５】
また、本発明の減衰器は、前記第１の電界効果トランジスタのドレイン電極とソース電極との間に、前記インダクタンス成分を有する素子と、抵抗と、前記インダクタンス成分を有する素子とが順次直列に接続された構成を有している。
【００１６】
この構成により、本発明の減衰器は、第１の電界効果トランジスタのドレイン電極とソース電極との間のインピーダンスと、抵抗とにより減衰量を定めることができる。
【００１７】
また、この構成により、本発明の減衰器は、回路が入出力対称であるため入出力のインピーダンスを一致させることができて好ましい。
【００１８】
さらに、本発明の減衰器は、前記インダクタンス成分を有する素子が、伝送線路で形成されたものであってもよい。
【００１９】
この構成により、本発明の減衰器は、誘電体の基板上に形成された伝送線路によって、インダクタンス成分を有する素子を形成することができるので、容易な構造及び低コストで、減衰量の周波数依存性を改善することができる。
【発明の効果】
【００２０】
本発明は、減衰量の周波数依存性を改善することができるという効果を有する減衰器を提供することができるものである。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る減衰器の一実施形態における構成と、低減衰状態及び高減衰状態における等価回路とを示す図
【図２】本発明に係る減衰器の一実施形態における通過特性及び減衰量を示す図
【図３】本発明に係る減衰器の他の態様における構成を示す図
【図４】従来の減衰器の構成を示す図
【図５】従来の減衰器の低減衰状態及び高減衰状態の等価回路を示す図
【図６】従来の減衰器の通過特性及び減衰量を示す図
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態について図面を用いて説明する。
【００２３】
まず、本発明に係る減衰器の一実施形態における構成について説明する。
【００２４】
図１（ａ）に示すように、本実施形態における減衰器１０は、ＦＥＴ１１〜１３、インダクタ１４及び１５、抵抗１６、入力端子１７、出力端子１８を備え、例えば、誘電体基板上に形成される。
【００２５】
入力端子１７には、ＦＥＴ１１のドレイン電極と、ＦＥＴ１２のドレイン電極と、インダクタ１４の一方端とが接続され、ＦＥＴ１２のソース電極は接地されている。また、出力端子１８には、ＦＥＴ１１のソース電極と、ＦＥＴ１３のドレイン電極と、インダクタ１５の一方端とが接続され、ＦＥＴ１３のソース電極は接地されている。なお、ＦＥＴ１１〜１３のドレイン電極とソース電極とが、それぞれ、図１（ａ）に示したものに対して入れ替わってもよい。
【００２６】
さらに、ＦＥＴ１１のドレイン電極とソース電極との間には、２つのインダクタ１４及び１５と、インダクタ１４の他方端とインダクタ１５の他方端とに接続された抵抗１６とが設けられている。なお、入力端子１７から出力端子１８に向かって、順に、インダクタ１４、抵抗１６、インダクタ１５が直列に接続された構成となっているが、この構成を以下「インダクタ１４、１５及び抵抗１６」と記す。
【００２７】
以上の構成において、ＦＥＴ１１、１２及び１３は、それぞれ、本発明に係る第１、第２及び第３のＦＥＴを構成する。また、インダクタ１４及び１５は、本発明に係るインダクタンス成分を有する素子を構成する。
【００２８】
ＦＥＴ１１〜１３は、それぞれ、例えば、Ｄモードで動作するＦＥＴで構成され、ゲート電極に印加するゲート電圧によって、ソース電極とドレイン電極との間のインピーダンスが変化するようになっている。具体的には、ＦＥＴ１１〜１３は、それぞれ、ゲート電圧Ｖｃ＝０［Ｖ］のときオン状態となり、オン状態の各ＦＥＴは等価的に低抵抗ＲＯＮに置き換えることができるようになっている。また、ＦＥＴ１１〜１３は、それぞれ、ゲート電圧Ｖｃがピンチオフ電圧Ｖｐ［Ｖ］以下のときオフ状態となり、オフ状態の各ＦＥＴは等価的に高抵抗ＲＯＦＦと寄生容量ＣＯＦＦとを並列接続した回路に置き換えることができるようになっている。
【００２９】
ここで、低抵抗ＲＯＮ、高抵抗ＲＯＦＦ、寄生容量ＣＯＦＦは、各ＦＥＴの構造、例えば、各ＦＥＴのゲート電極の幅に応じて決まる値である。各ＦＥＴのゲート電極の幅が広くなるほど、低抵抗ＲＯＮ及び高抵抗ＲＯＦＦは小さくなり、寄生容量ＣＯＦＦは大きくなる。したがって、低抵抗ＲＯＮ、高抵抗ＲＯＦＦ、寄生容量ＣＯＦＦの値が使用周波数において所望の値になるよう、各ＦＥＴのゲート電極の幅を予め決めるのが好ましい。
【００３０】
インダクタ１４及び１５は、例えば、銅線等の導体をスパイラル（渦巻き）状に巻いた空心インダクタ、又は伝送線路で形成されたインダクタ、あるいは誘電体の基板上に薄膜導体パターンを角形や丸形のスパイラル状に形成した薄膜スパイラルインダクタ等で構成される。特に、減衰器１０を準ミリ波帯又はミリ波帯の周波数で使用する場合は、インダクタ１４及び１５をマイクロストリップ線路やコプレーナ線路などの伝送線路に置き換えることができる。
【００３１】
次に、減衰器１０の等価回路を図１（ｂ）及び（ｃ）に示す。
【００３２】
図１（ｂ）は、ＦＥＴ１１にゲート電圧Ｖｃ４＝０［Ｖ］が印加され、ＦＥＴ１２及び１３にゲート電圧Ｖｃ３＜Ｖｐ［Ｖ］がそれぞれ印加されたときの等価回路を示している。すなわち、図１（ｂ）は、ＦＥＴ１１がオン状態、ＦＥＴ１２及び１３がオフ状態にあり、減衰器１０の低減衰状態における等価回路を示している。
【００３３】
図１（ｂ）に示すように、減衰器１０の低減衰状態における等価回路は、ＦＥＴ１１が置き換えられた抵抗Ｒ１１ＯＮと、ＦＥＴ１２が置き換えられた抵抗Ｒ１２ＯＦＦ及び寄生容量Ｃ１２ＯＦＦの並列回路と、ＦＥＴ１３が置き換えられた抵抗Ｒ１３ＯＦＦ及び寄生容量Ｃ１３ＯＦＦの並列回路と、抵抗Ｒ１１ＯＮの両端に接続されたインダクタ１４、１５及び抵抗１６とで構成されている。
【００３４】
また、図１（ｃ）は、ＦＥＴ１１にゲート電圧Ｖｃ４＜Ｖｐ［Ｖ］が印加され、ＦＥＴ１２及び１３にゲート電圧Ｖｃ３＝０［Ｖ］がそれぞれ印加されたときの等価回路を示している。すなわち、図１（ｃ）は、ＦＥＴ１１がオフ状態、ＦＥＴ１２及び１３がオン状態にあり、減衰器１０の高減衰状態における等価回路を示している。
【００３５】
図１（ｃ）に示すように、減衰器１０の高減衰状態における等価回路は、ＦＥＴ１１が置き換えられた抵抗Ｒ１１ＯＦＦ及び寄生容量Ｃ１１ＯＦＦの並列回路と、ＦＥＴ１２が置き換えられた抵抗Ｒ１２ＯＮと、ＦＥＴ１３が置き換えられた抵抗Ｒ１３ＯＮと、抵抗Ｒ１１ＯＦＦ及び寄生容量Ｃ１１ＯＦＦの並列回路の両端に接続されたインダクタ１４、１５及び抵抗１６とで構成されている。
【００３６】
次に、本実施形態における減衰器１０の動作について図１（ａ）〜（ｃ）を用いて説明する。なお、以下の説明において、ＦＥＴ１１と、インダクタ１４、１５及び抵抗１６との並列回路を「直列素子側」といい、ＦＥＴ１２及び１３を「並列素子側」という。
【００３７】
まず、ＦＥＴ１１にゲート電圧Ｖｃ４＝０［Ｖ］を印加し、ＦＥＴ１２及び１３にゲート電圧Ｖｃ３＜Ｖｐ［Ｖ］をそれぞれ印加すると、ＦＥＴ１１がオン状態、ＦＥＴ１２及び１３がオフ状態となり、減衰器１０は低減衰状態となる。
【００３８】
低減衰状態の減衰器１０において、直列素子側では、周波数が高くなるとインダクタ１４及び１５のインピーダンスは大きくなるが、抵抗Ｒ１１ＯＮは低抵抗であり、インダクタ１４、１５及び抵抗１６を直列に接続した回路のインピーダンスに比べ十分に小さい値であれば直列素子全体のインピーダンスに与える影響は小さい。一方、並列素子側では、周波数が高くなると寄生容量Ｃ１２ＯＦＦ及びＣ１３ＯＦＦによってインピーダンスは小さくなる。
【００３９】
次に、ＦＥＴ１１にゲート電圧Ｖｃ４＜Ｖｐ［Ｖ］を印加し、ＦＥＴ１２及び１３にゲート電圧Ｖｃ３＝０［Ｖ］をそれぞれ印加すると、ＦＥＴ１１がオフ状態、ＦＥＴ１２及び１３がオン状態となり、減衰器１０は高減衰状態となる。
【００４０】
高減衰状態の減衰器１０において、直列素子側では、周波数が高くなるとＦＥＴ１１の寄生容量Ｃ１１ＯＦＦのインピーダンスは小さくなるが、インダクタ１４及び１５のインピーダンスは大きくなる。一方、並列素子側では、抵抗Ｒ１２ＯＮ及び抵抗Ｒ１３ＯＮは低抵抗になるのでＦＥＴ１２及び１３の寄生容量の影響は小さい。
【００４１】
したがって、インダクタ１４及び１５のインダクタンスを、例えば、シミュレーションや実験等の結果に基づいて、寄生容量Ｃ１１ＯＦＦのインピーダンス変化をインダクタ１４及び１５のインピーダンス変化が所望値だけ打ち消すよう適切に設定することにより、直列素子側全体のインピーダンスの周波数特性を所望の特性に変化させ、減衰器１０の減衰量を周波数に依存しない一定値とすることができる。
【００４２】
次に、図２に基づき、本実施形態における減衰器１０の特性に関するシミュレーション結果について説明する。
【００４３】
図２は、減衰器１０の低減衰状態及び高減衰状態における通過特性（Ｓ２１）の周波数特性と、減衰量の周波数特性とを示している。ここで、Ｓ２１とは、散乱行列（Scattering Matrix）における通過特性を示すＳパラメータをいう。また、減衰量とは、低減衰状態の通過特性（Ｓ２１）と高減衰状態の通過特性（Ｓ２１）との差をいう。
【００４４】
図２に示した特性は、図６に示した特性を有する従来のものと同様のＦＥＴ構造としたときのものである。すなわち、ＦＥＴ１２と１３とが同じ構造のＦＥＴであり、ＦＥＴ１１として、そのゲート電極の幅を、ＦＥＴ１２及び１３のゲート電極の幅の４倍にしたものを使用したときのものである。また、インダクタ１４及び１５のインダクタンスをそれぞれ０．０３５［ｎＨ］、抵抗１６を３０［Ω］としたものである。
【００４５】
図２に示すように、本実施形態における低減衰状態での通過特性（Ｓ２１）は、従来の特性（図６参照）と比較して、ほぼ同等な周波数特性である。これは、本実施形態における直列素子側では、周波数が高くなるとインダクタ１４及び１５のインピーダンスは大きくなるが、抵抗Ｒ１１ＯＮは低抵抗であり、インダクタ１４、１５及び抵抗１６を直列に接続した回路のインピーダンスに比べ十分に小さい値であって、直列素子側のインピーダンスに与える影響は小さいためである。
【００４６】
一方、本実施形態における高減衰状態での通過特性（Ｓ２１）は、周波数が高くなっても、従来のものほど通過量が小さくなっていない。これは、本実施形態における直列素子側では、周波数が高くなるとＦＥＴ１１の寄生容量Ｃ１１ＯＦＦのインピーダンスは小さくなるが、インダクタ１４及び１５のインピーダンスが大きくなるので、周波数特性の変化を補償できるからである。
【００４７】
前述のように、低減衰状態での通過特性（Ｓ２１）と高減衰状態での通過特性（Ｓ２１）との差より、本実施形態における減衰器１０の減衰量は、０〜５０［ＧＨｚ］の周波数範囲において、ほぼ平坦な周波数特性となっている。
【００４８】
以上のように、本実施形態における減衰器１０によれば、ＦＥＴ１１のドレイン電極とソース電極との間に、インダクタ１４及び１５を備える構成としたので、周波数が高くなるに従ってＦＥＴ１１の寄生容量のインピーダンスが小さくなっても、インダクタ１４及び１５のインピーダンスが大きくなるので、周波数特性の変化を補償することができる。したがって、本実施形態における減衰器１０は、減衰量の周波数依存性を改善することができる。
【００４９】
また、従来の減衰器では減衰量が周波数に依存するため、周波数の高低によって信号レベルが変化するので、従来の減衰器を備えた無線通信機では、無線通信品質の劣化、例えば、ＢＥＲ（Bit Error Rate）特性が劣化することがあった。これに対し、本実施形態における減衰器１０によれば、減衰量の周波数依存性を改善することができるので、無線通信品質を改善することができる。
【００５０】
また、従来の減衰器では減衰量が周波数に依存するため、例えば、１０［ＧＨｚ］及び４０［ＧＨｚ］の高周波信号を扱う無線通信機には、１０［ＧＨｚ］と４０［ＧＨｚ］とでそれぞれ別個の減衰器を用いる構成のものがあった。これに対し、本実施形態における減衰器１０によれば、１つの減衰器を備える構成でよいので、回路規模の縮小化や製造コストの低減化を図ることができる。この効果は、無線通信機よりも一般に広範な周波数信号を扱う測定装置において、一層顕著となる。
【００５１】
また、従来の減衰器には、比較的高い周波数まで寄生容量を小さく抑えた高周波数帯用のＦＥＴを採用したものがあるが、製造コストが増大してしまう。これに対し、本実施形態における減衰器１０によれば、減衰量の周波数依存性を改善することができるので、比較的安価な低周波数帯用のＦＥＴを用いて構成することにより、製造コストの低減化を図ることができる。
【００５２】
また、本実施形態における減衰器１０によれば、ＦＥＴ１１のドレイン電極とソース電極との間に、インダクタ１４と、抵抗１６と、インダクタ１５とを順次直列に接続する構成としたので、ＦＥＴ１１のドレイン電極とソース電極との間のインピーダンスの周波数特性を所望の値とすることができるとともに、入出力のインピーダンスを一致させることができて好ましい。
【００５３】
また、本実施形態における減衰器１０によれば、インダクタ１４及び１５を、誘電体の基板上に設けられた伝送線路によって形成することができるので、簡単な構造及び低コストで、減衰量の周波数依存性を改善することができる。
【００５４】
なお、前述の実施形態において、ＦＥＴ１１のドレイン電極とソース電極との間に、２つのインダクタ１４及び１５と、抵抗１６とを備える構成としたが、本発明はこれに限定されない。例えば、ＦＥＴ１１のドレイン電極とソース電極との間に、１つのインダクタ１４と、抵抗１６とを備える構成としてもよい。また、例えば、ＦＥＴ１１のドレイン電極とソース電極との間に、インダクタンス成分を有する素子のみを設ける構成としてもよい。
【００５５】
また、例えば、前述の実施形態における減衰器１０を２つ以上設け、減衰量が互いに異なる複数段のステップ減衰器を構成することにより、所望の減衰量が得られる構成とすることもできる。
【００５６】
次に、本実施形態における減衰器１０の他の態様について説明する。図３に示す減衰器２０は、前述の減衰器１０（図１（ａ）参照）と比較して、抵抗２１及び２２を備えている点が異なっている。すなわち、減衰器２０は、ＦＥＴ１２のソース電極とグランドとの間に抵抗２１を備え、ＦＥＴ１３のソース電極とグランドとの間に抵抗２２を備えたものである。
【００５７】
この構成により、減衰器２０は、抵抗２１及び２２の値に応じて、所望の減衰量の周波数特性が得られることとなる。
【産業上の利用可能性】
【００５８】
以上のように、本発明に係る減衰器は、減衰量の周波数依存性を改善することができるという効果を有し、マイクロ波帯やミリ波帯の周波数信号を扱う無線通信機や測定装置等で用いられる減衰器として有用である。
【符号の説明】
【００５９】
１０、２０  減衰器
１１  ＦＥＴ（第１の電界効果トランジスタ）
１２  ＦＥＴ（第２の電界効果トランジスタ）
１３  ＦＥＴ（第３の電界効果トランジスタ）
１４、１５  インダクタ（インダクタンス成分を有する素子）
１６、２１、２２  抵抗
１７  入力端子
１８  出力端子
【図１】
2011223390.tif 000003
【図２】
2011223390.tif 000004
【図３】
2011223390.tif 000005
【図４】
2011223390.tif 000006
【図５】
2011223390.tif 000007
【図６】
2011223390.tif 000008