(57)【要約】【課題】ＵＳＢ接続機器の入力保護回路において、突入電流抑制および過電流保護機能を兼ね備えた状態で、入出力間の電圧降下が低い回路方式を提供する。【解決手段】入出力間に接続されたスイッチ手段５１と、スイッチ手段５１と並列に接続されたヒューズ抵抗５２と、出力電圧を平滑する平滑コンデンサ５５と、出力電流に基づいて電流検出信号を生成する電流検出回路５４と、スイッチ手段５１を制御する制御回路５３とを備え、制御回路５３は、入力電圧が供給されてから所定時間後にスイッチ手段５１をオンに切り替え、電流検出回路５３が過電流を検出した際にスイッチ手段５１をオフに切り替える。【効果】入出力間の電圧降下を抑えることができるため、回路系全体の効率の低下を抑えることができる。突入電流を抑制できるため、平滑コンデンサの容量を大きくすることができる。【選択図】  図７
2011101512.tif 000002
【特許請求の範囲】
【請求項１】
ＵＳＢ接続機器に用いられる入力保護回路であって、
入出力間に接続されたスイッチ手段と、該スイッチ手段と並列に接続されたヒューズ抵抗と、出力電圧を平滑する平滑コンデンサと、出力電流に基づいて電流検出信号を生成する電流検出回路と、該スイッチ手段を制御するための制御回路とを備え、
該制御回路は、入力電圧が供給されてから所定時間後に該スイッチ手段をオンに切り替え、該電流検出回路が過電流を検出した際に供給される該電流検出信号に応じて該スイッチ手段をオフに切り替えることを特徴とする入力保護回路。
【請求項２】
前記制御回路は、平滑コンデンサ電圧に基づいて遅延信号を生成する時定数回路を有し、該遅延信号に応じて前記スイッチ手段をオンに切り替えることを特徴とする請求項１に記載の入力保護回路。
【請求項３】
前記制御回路は、前記入力電圧に基づいて遅延信号を生成する時定数回路を有し、該遅延信号に応じて前記スイッチ手段をオンに切り替えることを特徴とする請求項１に記載の入力保護回路。
【請求項４】
前記スイッチ手段にＭＯＳＦＥＴを用いたことを特徴とする請求項１〜３のいずれか一項に記載の入力保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）接続機器の入力保護回路に関する。
【背景技術】
【０００２】
近年、マルチ出力タイプのＵＳＢホスト装置が多くなっている。図１は２出力タイプのＵＳＢホスト装置１１と、ＵＳＢホスト装置１１に接続されたＵＳＢ接続機器１２を表すものである。一般にＵＳＢホスト装置１１には、接続するＵＳＢ接続機器１２に必要以上に電流が流れないように、過電流保護回路１３が設けられている。
【０００３】
ＵＳＢ出力は、電圧４．７５〜５．２５Ｖ、電流５００ｍＡに規定されている。このため、２出力のＵＳＢホスト装置１１では、例えば、各出力電流の合計Ｉｏｈが１６００ｍＡ程度を超えないように過電流保護が行われる。しかし、１出力だけを使用する場合、ＵＳＢ接続機器１２に対して最大で１６００ｍＡまで電流が供給されることになる。同様に、３出力のＵＳＢホスト装置では、過電流保護が２４００ｍＡ程度となる。この場合、ＵＳＢ接続機器１２側で電流を制限しなければ、第１のＵＳＢ出力端子１４やＵＳＢ接続機器１２の入力端子１５、ケーブル１６などで想定外の発熱が発生し危険である。そのため、ＵＳＢ接続機器１２側にも過電流保護回路１７を設ける必要がある。
【０００４】
直流電源に使用される過電流保護回路として、例えば、特許文献１が知られている。
【０００５】
図２に過電流保護回路の一例を示す。入力端子２１と出力端子２２との間には、Ｐ型ＭＯＳＦＥＴ２３と電流検出抵抗２４が直列に接続されている。また、入力端子２１とＧＮＤ端子２５との間には、分圧抵抗２６と２７が直列に接続されている。分圧抵抗２６と２７の接続点には、ＭＯＳＦＥＴ２３のゲートが接続されている。また、ＭＯＳＦＥＴ２３と電流検出抵抗２４との間には、平滑コンデンサ２８の一端が接続されており、平滑コンデンサ２８の他端はＧＮＤ端子２５に接続されている。また、電流検出抵抗２４の両端とＧＮＤ端子２５との間には、それぞれ分圧抵抗２９と３０の直列回路および３１と３２の直列回路が接続されている。
【０００６】
この分圧抵抗２９〜３２は、電流検出抵抗２４の両端の電圧降下を検出し、この検出信号はコンパレータ３３に供給されている。コンパレータ３３の出力は、直列に接続された抵抗３４、３５を介して入力端子２１に接続されている。抵抗３４と３５の接続点には、ＰＮＰ型のトランジスタ３６のベースが接続されている。また、トランジスタ３６のエミッタが入力端子２１に接続され、トランジスタ３６のコレクタがＭＯＳＦＥＴ２３のゲートに接続されている。
【０００７】
入力電圧Ｖｉｎが供給されると、ＭＯＳＦＥＴ２３のゲート−ソース間に入力電圧Ｖｉｎを分圧抵抗２６と２７により分圧した電圧が印加される。すると、ＭＯＳＦＥＴ２３はオンとなり、入出力間が接続される。電流検出抵抗２４に流れる電流が所定値を超えると、コンパレータ３３の出力がローとなり、トランジスタ３６はオンに切り替わる。すると、ＭＯＳＦＥＴ２３がオフとなり、入力端子２１と出力端子２２との間に流れる電流が遮断される。このように、電流検出抵抗２４に流れる電流を検知し、過電流を検知したときに入出力間の回路を遮断することで機器を保護している。
【０００８】
また、過電流保護を行うための別の手段として、ヒューズを用いる方法がある。ヒューズを用いた過電流保護回路を図３に示す。入力端子２１と出力端子２２との間には、ヒューズ４１が接続されている。また、出力端子２２とＧＮＤ端子２５との間には、平滑コンデンサ２８が接続されている。入出力間に接続されているヒューズ４１に過電流が流れるとヒューズ４１が溶断し、入力端子２１と出力端子２２との間が遮断される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−１３６７３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＵＳＢ出力は電流５００ｍＡに規定されている。一般に、ヒューズ定格値は機器の定常電流の約１．５〜２倍を目安とされており、図３の回路では一例として、ヒューズ４１には７５０ｍＡクラスのものを使用したとする。７５０ｍＡクラスのヒューズでは、直流抵抗が０．５Ω程度ある。ヒューズに５００ｍＡの電流が流れた場合、ヒューズ４１における電圧降下は０．２５Ｖとなるため、その分、出力電圧Ｖｏｕｔが降下してしまう。
【００１１】
また、図１のように、図２もしくは図３に示した過電流保護回路１７を備えたＵＳＢ接続機器１２を２出力のＵＳＢホスト装置１１と接続する。このときの、各部の電圧、電流波形を図４に示す。
【００１２】
時刻ＴにてＵＳＢホスト装置１１にＵＳＢ接続機器１２を接続し、ＵＳＢ接続機器１２に電圧Ｖｉｎを供給する。すると、入力電流Ｉｉｎが一瞬ではあるが大きな値になり、期間ｔ１において電流が流れる。これは、図２もしくは図３に示した平滑コンデンサ２８に突入電流が流れ込むためである。このとき、ＵＳＢ接続機器１２が接続されていない第２のＵＳＢ出力端子１８側の電圧Ｖｉｎ２は、突入電流の影響で一瞬電圧低下を起こしてしまう。
【００１３】
これらの問題を防止する手段として、図５に示すように突入電流を抑えるための抵抗４２を使用することが考えられる。図５の回路は、図３に示した過電流保護回路１３の入力端子２１とヒューズ４１間に抵抗４２を接続したものである。しかし、突入電流を抑えるために抵抗４２を接続すると、入出力間の電圧降下が増加するため、出力電圧Ｖｏｕｔがさらに降下してしまう。
【００１４】
また、他の手段として、突入電流が流れる時間を短くするために、平滑コンデンサ２８の容量を極端に小さくすることが考えられる。ここで、平滑コンデンサ２８の容量を極端に小さくした場合の各部の電圧、電流波形を図６に示す。平滑コンデンサ２８の容量を小さくすると、突入電流が流れる期間ｔ２が短くなり、第２のＵＳＢ端子１８の出力側１９の電圧Ｖｉｎ２の低下を小さくすることができる。しかし、平滑コンデンサ２８の容量を小さくすると、出力電圧Ｖｏｕｔのリプル分が増加するため、特性上好ましくない。
【００１５】
本発明は以上の問題を考慮してなされたものであり、ＵＳＢ接続機器の入力保護回路において、突入電流抑制および過電流保護機能を兼ね備えた状態で、入出力間の電圧降下を抑えた回路方式を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、このような目的を達成するために、ＵＳＢ接続機器に用いられる入力保護回路であって、入出力間に接続されたスイッチ手段と、該スイッチ手段と並列に接続されたヒューズ抵抗と、出力電圧を平滑する平滑コンデンサと、出力電流に基づいて電流検出信号を生成する電流検出回路と、該スイッチ手段を制御するための制御回路とを備え、該制御回路は、入力電圧が供給されてから所定時間後に該スイッチ手段をオンに切り替え、該電流検出回路が過電流を検出した際に供給される該電流検出信号に応じて該スイッチ手段をオフに切り替えることを特徴とする。
【００１７】
また本発明の前記制御回路は、前記平滑コンデンサ電圧に基づいて遅延信号を生成する時定数回路を有し、該遅延信号に応じて前記スイッチ手段をオンに切り替えることを特徴とする。
【００１８】
また本発明の前記制御回路は、前記入力電圧に基づいて遅延信号を生成する時定数回路を有し、該遅延信号に応じて前記スイッチ手段をオンに切り替えることを特徴とする。
記載の入力保護回路。
【００１９】
また本発明の前記スイッチ手段にＭＯＳＦＥＴを用いたことを特徴とする。
【発明の効果】
【００２０】
本発明によると、突入電流抑制と、過電流保護機能を兼ね備え、さらに入出力間の電圧降下を抑えたＵＳＢ接続機器の入力保護回路を得ることができる。保護回路の入出力間における電圧降下を抑えることができるため、回路系全体の効率の低下を抑えることができる。特に、使用する電圧がミニマム４．５Ｖ以上のＵＳＢ接続機器に適する。また、突入電流を抑制できるため、平滑コンデンサの容量を大きくすることができる。
【図面の簡単な説明】
【００２１】
【図１】２出力タイプのＵＳＢホスト装置に接続したＵＳＢ接続機器を表す
【図２】従来の過電流保護回路の第１の例
【図３】従来の過電流保護回路の第２の例
【図４】従来の過電流保護回路の第１または第２の例における各部の電圧電流波形
【図５】従来の過電流保護回路の第３の例
【図６】従来の過電流保護回路の第３の例における各部の電圧電流波形
【図７】本発明の入力保護回路の第１の実施形態
【図８】本発明の入力保護回路の第２の実施形態
【発明を実施するための形態】
【００２２】
図７は、本発明に係る入力保護回路の第１の実施形態を示す。図７に示す入力保護回路は、スイッチ手段５１、ヒューズ抵抗５２、電流検出回路５３、制御回路５４、平滑コンデンサ５５とを備える。
【００２３】
入力端子２１には、スイッチ手段５１の一端が接続されている。スイッチ手段５１の他端と出力端子２２との間には、電流検出回路５３が接続されている。また、ヒューズ抵抗５２がスイッチ手段５１と並列に接続されている。また、スイッチ手段５１の他端と電流検出回路５３との間には、平滑コンデンサ５５の一端が接続されており、平滑コンデンサ５５の他端にはＧＮＤ端子２５が接続されている。制御回路５４には、平滑コンデンサ５５の電圧Ｖｃと電流検出回路５３の出力信号が供給されている。そして、電流検出回路で検出された出力信号に応じてスイッチ手段５１のオンオフが切り替わるように、制御回路５４が構成されている。
【００２４】
本実施形態ではスイッチ手段５１として、オン抵抗の低いＰ型ＭＯＳＦＥＴ６１を用いている。図７のように、ＭＯＳＦＥＴ６１のソースは入力端子２１に接続され、ＭＯＳＦＥＴ６１のドレインは電流検出回路５３に接続されている。制御回路５４の出力信号はＭＯＳＦＥＴ６１のゲートに供給されている。
【００２５】
次に、電流検出回路５３の具体的な構成を説明する。電流検出回路５３は、電流検出抵抗７１、分圧抵抗７２〜７５、コンパレータ７６、ツェナーダイオード７７、コンデンサ７８とを備える。
【００２６】
電流検出抵抗７１は、ＭＯＳＦＥＴ６１のドレインと出力端子２２との間に接続されている。電流検出抵抗７１の一端には、分圧抵抗７２と７３との直列回路の一端が接続されている。分圧抵抗７２と７３との直列回路の他端には、ツェナーダイオード７７のカソードが接続されている。また、電流検出抵抗７１の他端には、分圧抵抗７４と７５との直列回路の一端が接続されている。分圧抵抗７４と７５との直列回路の他端には、ツェナーダイオード７７のカソードが接続されている。ツェナーダイオード７７のアノードは、ＧＮＤ端子２５に接続されている。また、ツェナーダイオード７７で発生するノイズを除去するため、コンデンサ７８がツェナーダイオード７７と並列に接続されている。このようにして、電流検出抵抗７１の両端の電圧は、分圧抵抗７２と７３との直列回路と分圧抵抗７４と７５との直列回路により分圧され、コンパレータ７６に供給される。
【００２７】
電流検出抵抗７１の電圧降下が所定値以下の場合には、コンパレータ７６の出力はローとなる。また、電流検出抵抗７１の電圧降下が所定値に達すると、コンパレータ７６の出力はハイとなる。このように、電流検出抵抗７１に流れる電流が所定値を超えるとコンパレータ７６の出力が反転する。コンパレータ７６の出力は、制御回路５４へと供給される。この所定値は、ツェナーダイオード７７のツェナー電圧および分圧抵抗７２〜７５の各抵抗値により任意に設定できる。
【００２８】
次に、制御回路５４の具体的な構成を説明する。制御回路５４は分圧抵抗８１、８２、ＮＰＮ型のトランジスタ８３、抵抗８４、８５、コンデンサ８６、ＮＰＮ型のデジタルトランジスタ８７とを備える。
【００２９】
分圧抵抗８１、８２、トランジスタ８３は、入力端子２１とＧＮＤ端子２５との間に直列に接続されている。分圧抵抗８１と８２の接続点には、ＭＯＳＦＥＴ６１のゲートが接続されている。トランジスタ８３が導通していないときには、ＭＯＳＦＥＴ６１のゲート−ソース間には電圧が印加されないため、ＭＯＳＦＥＴ６１はオフとなる。また、トランジスタ８３が導通しているときには、分圧抵抗８１、８２によって入力電圧Ｖｉｎを分圧した電圧がＭＯＳＦＥＴ６１のゲートに印加されるため、ＭＯＳＦＥＴ６１はオンとなる。すると、入出力間のインピーダンスが低くなる。このように、トランジスタ８３のオンオフを切り替えることで、ＭＯＳＦＥＴ６１がオンオフ制御される。
【００３０】
また、直列に接続された抵抗８４、８５、コンデンサ８６は、平滑コンデンサ５５と並列に接続されている。コンデンサ８６は抵抗８４、８５を介して充電される。そのため、抵抗８４、８５の値もしくはコンデンサ８６の容量が大きいほどコンデンサ８６の充電に要する時間が長くなる。このように、抵抗８４、８５、コンデンサ８６より時定数回路が構成されている。コンデンサ８６に充電される電圧はトランジスタ８３のベースに印加されている。トランジスタ８３のベース電圧Ｖｂは、抵抗８４と抵抗８５およびコンデンサ８６によって設定される時定数に応じて徐々に上昇し、トランジスタ８３のしきい値電圧を越えるとトランジスタ８３がオンとなり、ＭＯＳＦＥＴ６１が導通する。
【００３１】
このように、抵抗８４、８５、コンデンサ８６より入力電圧Ｖｉが供給されてからＭＯＳＦＥＴ６１がオンとなるまでのタイミングは、抵抗８４、８５およびコンデンサ８６によって設定される。
【００３２】
また、デジタルトランジスタ８７のコレクタは、抵抗８４と８５との間に接続されており、デジタルトランジスタ８７のエミッタはＧＮＤ端子２５に接続されている。また、デジタルトランジスタ８７のベースには、電流検出回路５３内のコンパレータ７６の出力が供給されている。
【００３３】
電流検出回路５３が過電流を検出するとコンパレータ７６の出力がハイとなる。すると、デジタルトランジスタ８７はオンとなり、コンデンサ８６に充電されている電荷が放電され、トランジスタ８３はオフとなる。すると、ＭＯＳＦＥＴ６１もオフに切り替わり、ヒューズ抵抗５２を介して電流が流れるようになる。そして、ヒューズ抵抗５２に定格以上の電流が流れるなどして発熱すると内蔵ヒューズが切れ、入出力間が切り離される。過電流が流れた際にはこのようにして回路保護される。
【００３４】
このように、本実施形態では、入力電圧Ｖｉｎが供給されてから所定時間が経過するまで、ＭＯＳＦＥＴ６１はオフ状態を維持するように制御回路５４によって制御される。この所定時間は、時定数回路内の抵抗８４、８５およびコンデンサ８６のパラメータによって設定される。ＭＯＳＦＥＴ６１がオフの期間、インピーダンスが高いヒューズ抵抗５２を介して平滑コンデンサ５５が充電されるため、突入電流を十分に抑制することができる。また、突入電流を抑制できるので、大容量の平滑コンデンサ５５を使用することができ、出力電圧Ｖｏｕｔに含まれるリプル電圧をより低減することができる。
【００３５】
入力電圧Ｖｉｎが供給されてから所定時間が経過すると、制御回路５４はＭＯＳＦＥＴ６１をオンに切り替える。すると、インピーダンスの高いヒューズ抵抗５２には電流が流れなくなり、オン抵抗の低いＭＯＳＦＥＴ６１を通して出力電流が流れる。ここで、例えばＭＯＳＦＥＴ６１のオン抵抗が０．０５Ωとすると、ＵＳＢの定格電流５００ｍＡが流れる場合でも、ＭＯＳＦＥＴ６１における電圧降下が０．０２５Ｖと非常に小さい値になる。また、電流検出回路５３内の電流検出抵抗７１を０．０５Ωとすると、電流検出抵抗７１での電圧降下は０．０２５Ｖとなる。すると、入力端子２１と出力端子２５との間の電圧降下は０．０５Ｖと非常に小さくすることができる。このように、定常動作時においては、入出力間の電圧降下を小さく抑えることができるため、回路系全体の効率の低下を抑えることができる。
【００３６】
ＵＳＢ出力に規定されている電圧の下限値４．７５Ｖが入力電圧Ｖｉｎであるとしても、出力電圧は約４．７０Ｖとなる。従来では、突入電流を保護するために入出力間の電圧降下が大きくなっていたが、本発明に係る入力保護回路では入出力間の電圧降下が小さく、用いる電圧がミニマム４．５Ｖ以上のＵＳＢ接続機器などにも適する。
【００３７】
また、電流検出回路５３が過電流を検出したときには、制御回路５４はＭＯＳＦＥＴ６１をオフに切り替えるよう動作する。これにより、入出力間の電流経路がＭＯＳＦＥＴ６１からヒューズ抵抗５２に切り替わり、入出力間はインピーダンスが高いヒューズ抵抗５２を介して接続される。そして、ヒューズ抵抗５２の定格を上回る出力電流が流れ続けると、抵抗が発熱し内蔵ヒューズが溶断し、入出力間が遮断される。このようにして、機器を過電流から保護することができる。
【００３８】
次に、第２の実施形態について説明する。図８は、本発明に係る入力保護回路の第２の実施形態を示す。ここで、図７に示す入力保護回路と同一の要素については同一の符号を記し、その説明を省略する。
【００３９】
図８に示す入力保護回路は、図７に示す入力保護回路と電流検出回路５３、制御回路５４の構成が異なる。電流検出回路５３’は、電流検出抵抗７１’をＧＮＤ側に設け、電流検出をマイナス側で行うようにしたものである。また、制御回路５４’内の時定数回路をスイッチ手段５１の前段部に接続したものである。また、スイッチ手段５１はＰＮＰ型のデジタルトランジスタ８７’によって制御されるようにしたものである。
【００４０】
まず、電流検出回路５３’の具体的な構成を説明する。電流検出回路５３’は、電流検出抵抗７１’、分圧抵抗７２’〜７５’、コンパレータ７６’、ツェナーダイオード７７’、コンデンサ７８’ 、抵抗７９とを備える。
【００４１】
電流検出抵抗７１’はＧＮＤ側に設けられている。電流検出抵抗７１’の一端には、分圧抵抗７２’と７３’との直列回路の一端が接続されている。分圧抵抗７２’と７３’との直列回路の他端には、ツェナーダイオード７７’のカソードが接続されている。また、電流検出抵抗７１’の他端には、分圧抵抗７４’と７５’との直列回路の一端が接続されている。分圧抵抗７４’と７５’との直列回路の他端には、ツェナーダイオード７７’のカソードが接続されている。ツェナーダイオード７７’のアノードは、ＧＮＤ端子２５に接続されている。また、ツェナーダイオード７７’で発生するノイズを除去するため、コンデンサ７８’がツェナーダイオード７７’と並列に接続されている。また、ツェナーダイオード７７’のカソードと入力端子２１との間には、ツェナーダイオード７７’に流れる電流を制限するための抵抗７９が接続されている。このようにして、電流検出抵抗７１’の両端の電圧は分圧抵抗７２’と７３’との直列回路と分圧抵抗７４’と７５’との直列回路により分圧され、コンパレータ７６’に供給される。電流検出抵抗７１’に流れる電流が所定値を超えると、コンパレータ７６’の出力が反転する。コンパレータ７６’の出力は制御回路５４’へと供給される。この所定値は、ツェナーダイオード７７’のツェナー電圧および分圧抵抗７２’〜７５’の各抵抗値により任意に設定できる。
【００４２】
次に、制御回路５４’の具体的な構成を説明する。制御回路５４’は、分圧抵抗８１’、８２’、ＮＰＮ型のトランジスタ８３’、抵抗８４’、コンデンサ８６’、ＰＮＰ型のデジタルトランジスタ８７’とを備える。
【００４３】
分圧抵抗８１’、８２’、トランジスタ８３’は、入力端子２１とＧＮＤ端子２５との間に直列に接続されている。分圧抵抗８１’と８２’の接続点には、ＭＯＳＦＥＴ６１のゲートが接続されている。トランジスタ８３’が導通していないときには、ＭＯＳＦＥＴ６１のゲート−ソース間には電圧が印加されないため、ＭＯＳＦＥＴ６１はオフとなる。また、トランジスタ８３’が導通しているときには、ＭＯＳＦＥＴ６１はオンとなる。
【００４４】
また、直列に接続された抵抗８４’、コンデンサ８６’は、入力端子２１とＧＮＤ端子２５との間に接続されている。コンデンサ８６’は抵抗８４’を介して充電される。そのため、抵抗８４’の値もしくはコンデンサ８６’の容量が大きいほどコンデンサ８６’の充電に要する時間が長くなる。このように、抵抗８４’とコンデンサ８６’より時定数回路が構成されている。コンデンサ８６’に充電される電圧はトランジスタ８３’のベースに印加されている。トランジスタ８３’のベース電圧Ｖｂは、抵抗８４’およびコンデンサ８６’によって設定される時定数に応じて徐々に上昇し、トランジスタ８３’のしきい値電圧を越えるとトランジスタ８３’がオンとなり、ＭＯＳＦＥＴ６１が導通する。
【００４５】
このように、入力電圧Ｖｉが供給されてからＭＯＳＦＥＴ６１がオンとなるまでのタイミングは、抵抗８４’およびコンデンサ８６’によって設定される。
【００４６】
また、デジタルトランジスタ８７’のコレクタは、ＭＯＳＦＥＴ６１のゲートに接続されており、デジタルトランジスタ８７’のエミッタは入力端子２１に接続されている。また、デジタルトランジスタ８７’のベースには、電流検出回路５３’内のコンパレータ７６’の出力が供給されている。
【００４７】
電流検出回路５３’が過電流を検出するとコンパレータ７６’の出力がローとなる。すると、デジタルトランジスタ８７’はオンとなり、ＭＯＳＦＥＴ６１のゲート−ソース間が接続される。するとＭＯＳＦＥＴ６１はオフに切り替わり、ヒューズ抵抗５２を介して電流が流れるようになる。そして、ヒューズ抵抗５２に定格以上の電流が流れるなどして発熱すると内蔵ヒューズが切れ、入出力間が切り離される。
【００４８】
このようにして入出力間が遮断されると、出力電流は流れなくなり、電流検出回路５３’内のコンパレータ７６’の出力はローからハイに切り替わる。すると、デジタルトランジスタ８７’はオフに切り替わる。抵抗８４’とコンデンサ８６’より構成されている時定数回路は、ＭＯＳＦＥＴ６１の前段部に構成されているため、トランジスタ８３’は導通したままである。そのため、ＭＯＳＦＥＴ６１のゲート−ソース間には、分圧抵抗８１’、８２’によって入力電圧Ｖｉｎを分圧した電圧が印加される。よって、ＭＯＳＦＥＴ６１はオンとなる。このようにして再び入出力間が接続された後、出力電流が所定値を越えて電流検出回路５３’が過電流を検出すると、ＭＯＳＦＥＴ６１はオフに切り替わり、再度入出力間が切り離される。ヒューズ抵抗５２の内蔵ヒューズが溶断した後は、このような動作が繰り返される。
【００４９】
このように、ヒューズ抵抗５２内の内蔵ヒューズが切れた後にも過電流が流れる場合、ＭＯＳＦＥＴ６１が間欠動作することで一定値以上の電流は流れなくなる。本実施形態では、このようにして過電流に対する保護がなされる。
【００５０】
また、第１の実施形態と同様に、入力電圧Ｖｉｎが供給されてから所定時間が経過するまでは、インピーダンスが高いヒューズ抵抗５２を介して平滑コンデンサ５５が充電される。そのため、突入電流を十分に抑制することができる。そして、入力電圧Ｖｉｎが供給されてから所定時間が経過すると、オン抵抗の低いＭＯＳＦＥＴ６１を通して出力電流が流れる。よって、入出力間の電圧降下を小さく抑えることができる。
【００５１】
第１の実施形態と第２の実施形態とを比較して過電流が流れたときの保護動作が異なるのは、時定数回路の接続位置が異なるためである。第１の実施形態において、抵抗８４、８５、コンデンサ８６からなる時定数回路は、スイッチ手段５１の後段に接続されている。この場合、過電流が流れてヒューズ抵抗５２の内蔵ヒューズが切れた後は、スイッチ手段５１はオフ状態を維持し、出力電流が再び流れることはない。それに対し、第２の実施形態において、抵抗８４’、コンデンサ８６’からなる時定数回路は、スイッチ手段５１の前段に接続されている。この場合、過電流が流れてヒューズ抵抗５２の内蔵ヒューズが切れた後は、スイッチ手段５１が間欠動作する。これにより、一定値以上の出力電流は流れなくなり、過電流から回路を保護する。よって、ＵＳＢ接続機器１２に本発明に係る入力保護回路を用いることで、ＵＳＢホスト装置１１側で過電流保護を行わなくとも、各機器間の接続端子やケーブル１６などで過度な発熱が生じることもなくなる。
【００５２】
ヒューズ抵抗５２を単なる抵抗に置き換えた場合にも突入電流を抑えることはできる。しかし、過電流が流れた際に入出力間に接続されているスイッチ手段５１をオフにしても、この抵抗部で発熱してしまうため危険である。本発明のようにヒューズ抵抗５２を用いることでこのような問題はなくなる。また、電流検出回路５３が過電流を検出してスイッチ手段５１をオフに切り替えるときの電流値より、ヒューズ抵抗５２が切れるときの電流値すなわちヒューズ抵抗５２の定格電流を小さくする。例えば、ヒューズ抵抗５２の定格電流をＵＳＢ出力の規定電流と同じ程度に設定しておく。すると、過電流が流れてスイッチ手段５１をオフに切り替わった際に、内蔵ヒューズは確実に溶断され、回路や接続端子などで過度な発熱が発生することはなくなる。
【００５３】
以上説明したように、本発明に係る入力保護回路によれば、突入電流抑制と過電流保護機能を兼ね備えた状態で入出力間の電圧降下の低い入力保護回路を提供することができる。
【００５４】
なお、突入電流のピーク値を抑制するため、ヒューズ抵抗５２の抵抗値を大きい値に選定し、スイッチ手段５１と並列に接続する構成としてもよい。
【００５５】
上記第１の実施形態では、電流検出回路５３が過電流を検出したとき、ＮＰＮ型のデジタルトランジスタ８７によりトランジスタ８３を制御し、ＭＯＳＦＥＴ６１をオフに切り替えている。また、上記第２の実施形態では、電流検出回路５３’が過電流を検出したとき、ＰＮＰ型のデジタルトランジスタ８７’によりＭＯＳＦＥＴ６１のゲート−ソース間の電圧を制御し、ＭＯＳＦＥＴ６１をオフに切り替えている。本発明はこれらの実施形態に限ることはなく、電流検出回路が過電流を検出したとき、ＭＯＳＦＥＴ６１をオフに切り替えるように制御回路を構成すればよい。
【００５６】
上記第１の実施形態における電流検出回路５３ではプラス側、上記第２の実施形態における電流検出回路５３’ではマイナス側で電流検出を行った。本発明はこれらの実施形態に限ることはなく、出力電流が所定値より大きくなったとき、スイッチ手段５１をオフにするための信号を制御回路に供給するよう電流検出回路を構成すればよい。
【符号の説明】
【００５７】
２１  入力端子
２２  出力端子
２５  ＧＮＤ端子
５１  スイッチ手段
５２  ヒューズ抵抗
５３、５３’  電流検出回路
５４、５４’  制御回路
５５  平滑コンデンサ
【図１】
2011101512.tif 000003
【図２】
2011101512.tif 000004
【図３】
2011101512.tif 000005
【図４】
2011101512.tif 000006
【図５】
2011101512.tif 000007
【図６】
2011101512.tif 000008
【図７】
2011101512.tif 000009
【図８】
2011101512.tif 000010