(57)【要約】【課題】本発明は、固体撮像装置に含まれる配線層間の絶縁膜の平坦性の向上に有利な技術を提供することを目的とする。【解決手段】半導体基板上に、第１の配線層の導電パターンと、当該導電パターンの上部を覆う絶縁性を有する第１の研磨停止層とを形成する第１の形成工程と、第１の研磨停止層が形成された半導体基板上に層間絶縁層を形成する工程と、層間絶縁層の上に、半導体基板の少なくとも受光領域を覆うように絶縁性を有する第２の研磨停止層を形成する第２の形成工程と、導電パターンの上部を覆う第１の研磨停止層が少なくとも露出し、且つ受光領域を覆う第２の研磨停止層の少なくとも表面が研磨されるまで、第２の研磨停止層が形成された半導体基板の上側表面を平坦化するように研磨する研磨工程と、研磨された半導体基板に、第２の配線層の導電パターンを形成する工程とを含むことを特徴とする固体撮像装置の製造方法が提供される。【選択図】図１
2011018710.tif 000002
【特許請求の範囲】
【請求項１】
受光領域を有する半導体基板上に、第１の配線層の導電パターンと、当該導電パターンの上部を覆う絶縁性を有する第１の研磨停止層とを形成する第１の形成工程と、
前記第１の研磨停止層が形成された半導体基板上に層間絶縁層を形成する工程と、
前記層間絶縁層の上に、前記半導体基板の少なくとも受光領域を覆うように絶縁性を有する第２の研磨停止層を形成する第２の形成工程と、
前記導電パターンの上部を覆う前記第１の研磨停止層が少なくとも露出し、且つ前記受光領域を覆う前記第２の研磨停止層の少なくとも表面が研磨されるまで、前記第２の研磨停止層が形成された半導体基板の上側表面を平坦化するように研磨する研磨工程と、
前記研磨された半導体基板に、第２の配線層の導電パターンを形成する工程と
を含むことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記第２の形成工程において、前記受光領域の上における前記第２の研磨停止層の上面の高さが前記導電パターンの上部を覆う前記第１の研磨停止層の上面の高さと等しくなるように、前記第２の研磨停止層を形成することを特徴とする請求項１に記載の製造方法。
【請求項３】
前記第２の形成工程において、前記半導体基板の全面に前記第２の研磨停止層を形成することを特徴とする請求項１又は２に記載の製造方法。
【請求項４】
前記層間絶縁層の厚さは、前記受光領域の上に形成される前記第２の研磨停止層の下面の高さが前記導電パターンの上部を覆う前記第１の研磨停止層の下面の高さよりも高くなるように決定され、
前記研磨工程の後に、前記導電パターンの上部を覆う前記第１の研磨停止層を残しつつ、前記受光領域を覆う前記第２の研磨停止層を除去する工程をさらに備えることを特徴とする請求項１乃至３の何れか１項に記載の製造方法。
【請求項５】
前記第１の形成工程は、
前記半導体基板上に導電膜を形成する工程と、
前記導電膜上に前記第１の研磨停止層を形成する工程と、
前記第１の配線層の導電パターンを形成するために、前記第１の研磨停止層とその下の前記導電膜とを連続してパターニングする工程と
を含むことを特徴とする請求項１乃至４の何れか１項に記載の製造方法。
【請求項６】
前記第１の形成工程は、
前記半導体基板上に導電膜を形成する工程と、
前記第１の配線層の導電パターンを形成するために、前記導電膜をパターニングする工程と、
前記導電パターンが形成された半導体基板上に前記第１の研磨停止層を形成する工程と
を含むことを特徴とする請求項１乃至４の何れか１項に記載の製造方法。
【請求項７】
前記第１の研磨停止層と前記第２の研磨停止層とは窒化シリコン膜で形成されることを特徴とする請求項１乃至６の何れか１項に記載の製造方法。
【請求項８】
前記窒化シリコン膜は水素を含むことを特徴とする請求項７に記載の製造方法。
【請求項９】
半導体基板上に形成された第１の配線層の複数の第１の導電パターンと、
前記複数の第１の導電パターンの上に配置された絶縁体パターンと、
前記絶縁体パターンとは異なる種類の材料で構成され、前記複数の第１の導電パターンの間及び前記絶縁体パターンの間に配置された層間絶縁層と、
前記絶縁層の上に配置された第２の配線層の第２の導電パターンと、
前記絶縁体パターンに設けられた開口部を介して前記第１の導電パターンと前記第２の導電パターンとを接続する接続部と
を備え、
前記絶縁体パターンの上面の高さと前記層間絶縁層の上面の高さとが同一であることを特徴とする固体撮像装置。
【請求項１０】
半導体基板上に形成された第１の配線層の第１の導電パターンと、
前記第１の導電パターンの上及び前記半導体基板の受光領域の上に配置された第１の絶縁層と、
前記第１の絶縁層とは異なる種類の材料で構成され、前記受光領域における前記第１の絶縁層の上に配置された層間絶縁層と、
前記第１の絶縁層と同じ種類の材料で構成され、前記受光領域における前記層間絶縁層の上に配置された第２の絶縁層と、
前記第１の絶縁層の上に配置された第２の配線層の第２の導電パターンと、
前記第１の絶縁層に設けられた開口部を介して前記第１の導電パターンと前記第２の導電パターンとを接続する接続部と
を備え、
前記第１の絶縁層の前記第１の導電パターンの上に配置された部分の上面の高さと前記第２の絶縁層の上面の高さとが同一であることを特徴とする固体撮像装置。
【請求項１１】
請求項９又は１０に記載の固体撮像装置と、
前記固体撮像装置によって得られた信号を処理する信号処理部と、
を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置およびその製造方法に関する。
【背景技術】
【０００２】
デジタルカメラやデジタルビデオに用いられる固体撮像装置として、各画素内で電荷電圧変換を行うＣＭＯＳセンサが近年普及してきた。ＣＭＯＳセンサは、光電変換素子やＣＭＯＳ回路を含む半導体基板上に複数の配線層を含む多層配線構造を有し、それぞれの配線層の間には絶縁膜が形成される。特許文献１は、光電変換素子への入射光量を増加させるため、光電変換素子が配列された光電変換領域の配線層数を削減する技術を提供する。ここで、ＣＭＯＳセンサの多層配線構造を形成する際に、配線層間の絶縁膜を平坦化するためにＣＭＰ技術が用いられる。
【０００３】
一般的に、ＣＭＰ技術を用いて絶縁膜を平坦化する際に、同一半導体基板上の絶縁膜において、または異なる半導体基板の絶縁膜間において、研磨のばらつきが生じる。たとえば、シリコン酸化物で形成された絶縁膜を０．６μｍ程度の厚さに均一に研磨する場合に、最大で±０．２μｍ程度のばらつきが生じうる。そのため、導電パターン間の絶縁性を確保するために、研磨のばらつきを抑制するマージンが必要となり、ある程度の厚さの余裕を残しつつ絶縁膜の研磨を停止する必要がある。また、ＣＭＯＳセンサ等の固体撮像装置においては、多層配線構造が厚くなると斜めに入射する光の集光効率が低下する。言い換えると、Ｆナンバーの小さい光学系が使用される場合には、固体撮像装置の感度が低下する。従って、固体撮像装置では、多層配線構造を薄く形成することが望まれる。しかしながら、特許文献１に記載された固体撮像装置は配線層数を削減するものの、多層配線構造に含まれる絶縁膜そのものを薄く形成することについては何ら考慮されていない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１８６４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、固体撮像装置に含まれる配線層間の絶縁膜の平坦性の向上に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題に鑑みて、本発明に係る固体撮像装置の製造方法は、半導体基板上に、第１の配線層の導電パターンと、当該導電パターンの上部を覆う絶縁性を有する第１の研磨停止層とを形成する第１の形成工程と、前記第１の研磨停止層が形成された半導体基板上に層間絶縁層を形成する工程と、前記層間絶縁層の上に、前記半導体基板の少なくとも受光領域を覆うように絶縁性を有する第２の研磨停止層を形成する第２の形成工程と、前記導電パターンの上部を覆う前記第１の研磨停止層が少なくとも露出し、且つ前記受光領域を覆う前記第２の研磨停止層の少なくとも表面が研磨されるまで、前記第２の研磨停止層が形成された半導体基板の上側表面を平坦化するように研磨する研磨工程と、前記研磨された半導体基板に、第２の配線層の導電パターンを形成する工程とを含むことを特徴とする。
【発明の効果】
【０００７】
上記手段により、固体撮像装置に含まれる配線層間の絶縁膜の平坦性の向上に有利な技術が提供される。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の固体撮像装置の製造方法の一例を説明する断面模式図。
【図２】第２の実施形態の固体撮像装置の製造方法の一例を説明する断面模式図。
【図３】第３の実施形態の固体撮像装置の製造方法の一例を説明する断面模式図。
【図４】実施形態の固体撮像装置の製造方法の一例を説明するフローチャート。
【図５】実施形態の撮像システムの概略構成を示す図。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態を添付の図面を参照しつつ説明する。以下の説明において、固体撮像装置の製造過程において多層配線構造の一部が形成された半導体基板も単に半導体基板と表す。
【００１０】
＜第１の実施形態＞
第１の実施形態を、図１に示す固体撮像装置の製造過程を説明する断面模式図と、図４に示す固体製造素子の製造方法を説明するフローチャートとを用いて説明する。図１（ａ）は、Ｓ４０１からＳ４０５を実行することによって形成される半導体基板１００を示す。図１（ａ）において、画素の回路や周辺回路が形成される領域を領域Ａで示し、光電変換素子が形成される領域を領域Ｂで示す。領域Ｂは、光電変換素子（受光領域）に相当する。Ｓ４０１で、半導体基板１００の領域Ｂに光電変換素子が形成され、半導体基板１００上の素子層１０８の領域Ａに光電変換素子以外の画素の素子や周辺回路の素子が形成される。画素および周辺回路の素子は、典型的にはＭＯＳトランジスタを含む。ＭＯＳトランジスタは、ゲート、ソース、およびドレインを含む。Ｓ４０２で、素子層１０８では、ＭＯＳトランジスタなどの素子を覆って表面が絶縁膜で覆われている。Ｓ４０３で、当該絶縁膜に開口部（コンタクトホール）が形成され、周辺回路と配線層の導電パターンとを接続するための接続部（コンタクトプラグ）が当該開口部内に形成される。
【００１１】
Ｓ４０４（第１の形成ステップ）で、半導体基板１００上に導電膜１０１が形成される。導電膜１０１は例えばアルミニウムを主成分とし、例えばスパッタで０．３〜０．６μｍ程度の厚さに成膜される。Ｓ４０５で、導電膜１０１の上に絶縁性を有する研磨停止層１０２（第１の研磨停止層、第１の絶縁層）が形成される。研磨停止層１０２は例えば窒化シリコン膜であり、例えばプラズマＣＶＤ法で０．１μｍ程度の厚さに成膜される。
【００１２】
図１（ａ）に示すように、導電膜上に直接に研磨停止層１０２が形成されてもよい。しかしながら、導電膜１０１と研磨停止層１０２との間に他の膜が形成されてもよい。他の膜を介した場合には、例えば、導電膜１０１と研磨停止層１０２との間の応力差が緩和され、または導電膜１０１と研磨停止層１０２との密着性が向上する。
【００１３】
図１（ｂ）は、Ｓ４０６およびＳ４０７を実行することによって形成される半導体基板１００を示す。Ｓ４０６で、研磨停止層１０２とその下の導電膜１０１とが連続してパターニングされる。導電膜１０１の除去されなかった部分が導電パターン１０３（第１の導電パターン）を形成し、導電パターン１０３の上にある研磨停止層１０２の一部が絶縁体パターンを形成する。このパターニングには、フォトリゾグラフィーやエッチング等の既存のパターニング技術を用いればよい。導電パターン１０３の幅および導電パターン１０３間の間隔は例えば０．５〜０．６μｍ程度に形成される。導電パターン１０３は半導体基板１００の領域Ａの上に形成され、第１層の配線層（第１の配線層）の配線を構成する。導電パターン１０３は半導体基板１００の領域Ｂ、すなわち受光領域の上には形成されない。Ｓ４０６によって、図１（ｂ）に示すように、導電パターン１０３の上部を覆う位置に研磨停止層１０２が配置される。
【００１４】
Ｓ４０７で、図１（ｂ）に示すように、半導体基板１００上に層間絶縁層１０４が形成される。層間絶縁層１０４は例えばプラズマＣＶＤ法を用いてシリコン酸化物を半導体基板１００上に堆積することで形成できる。しかしながら、導電パターン１０３間の間隔に応じて、当該間隔への埋め込み性を有する既存の層間絶縁層形成技術を用いて層間絶縁層１０４を形成してもよい。さらに高い埋め込み性を確保するために、層間絶縁層１０４を複数の種類の絶縁膜を含む多層膜で形成してもよい。層間絶縁層１０４の厚さは、例えば０．３〜０．６μｍとする。
【００１５】
図１（ｃ）は、Ｓ４０８を実行することによって形成される半導体基板１００を示す。Ｓ４０８（第２の形成ステップ）で、層間絶縁層１０４の上に絶縁性を有する研磨停止層１０５（第２の研磨停止層、第２の絶縁層）が形成される。研磨停止層１０５は例えば窒化シリコン膜であり、例えばプラズマＣＶＤ法で０．１μｍ程度の厚さに成膜される。図１（ｃ）では半導体基板１００の全面に研磨停止層１０５が形成されているが、少なくとも領域Ｂを覆うように研磨停止層１０５が形成されれば本実施形態の効果を生じる。
【００１６】
図１（ｄ）は、Ｓ４０９を実行することによって形成される半導体基板１００を示す。Ｓ４０９で、研磨停止層１０５が形成された半導体基板１００の上側表面が平坦化されるように研磨される。研磨には、例えばＣＭＰ研磨が用いられる。研磨の初期段階では、導電パターン１０３の上部を覆う研磨停止層１０５に集中して研磨荷重が加わり、当該部分の研磨停止層１０５が除去される。続いて、導電パターン１０３の上部を覆う層間絶縁層１０４に集中して研磨荷重が加わり、当該部分の層間絶縁層１０４が除去される。
【００１７】
領域Ｂにおける研磨停止層１０５の上面の高さが領域Ａにおける研磨停止層１０２の上面の高さよりも高い場合には、領域Ａにおける層間絶縁層１０４を研磨している間に領域Ｂにおける研磨停止層１０５の表面が研磨され始める。その後に、領域Ａにおける層間絶縁層１０４が除去され終わり、領域Ａにおける研磨停止層１０２が露出する。領域Ａにおける研磨停止層１０２の研磨が始まると、領域Ａにおける研磨停止層１０２と領域Ｂにおける研磨停止層１０５との両方に研磨荷重が分散される。
【００１８】
一方、領域Ｂにおける研磨停止層１０５の上面の高さが領域Ａにおける研磨停止層１０２の上面の高さよりも低い場合には、まず、領域Ａにおける層間絶縁層１０４が除去され尽くし、領域Ａにおける研磨停止層１０２が研磨され始める。その後に、領域Ｂにおける研磨停止層１０５の表面が研磨され始める。領域Ｂにおける研磨停止層１０５の研磨が始まると、領域Ａにおける研磨停止層１０２と領域Ｂにおける研磨停止層１０５との両方に研磨荷重が分散される。
【００１９】
研磨停止層１０２および研磨停止層１０５には、層間絶縁層１０４よりも研磨速度が遅くなる物質が用いられる。このため、領域Ａにおける研磨停止層１０２と領域Ｂにおける研磨停止層１０５との両方に研磨荷重が分散された後は、研磨速度が極めて遅くなる。また、領域Ａと領域Ｂとの両方に研磨停止層が配置されるため、半導体基板１００全面に渡って平坦に研磨される。そこで、領域Ａにおける研磨停止層１０２が少なくとも露出し、且つ領域Ｂにおける研磨停止層１０５の少なくとも表面が研磨された後に、研磨が終了される。例えば、研磨停止層１０２および研磨停止層１０５を０．０２５μｍほど過剰研磨した後に、研磨が終了される。この場合、ＣＭＰ技術における研磨量のばらつきを考慮すると、研磨終了後の研磨停止層１０２および研磨停止層１０５の厚さは０．０７５μｍ±０．０２５μｍ程度となる。
【００２０】
ここで、領域Ａにおける研磨停止層１０２の上面の高さと領域Ｂにおける研磨停止層１０５の上面の高さとが等しくなるように各層の厚みを決定してもよい。それにより、領域Ａにおける研磨停止層１０２の露出と領域Ｂにおける研磨停止層１０５の表面の研磨開始とが同時に発生することになる。
【００２１】
研磨停止層１０２および研磨停止層１０５は絶縁性を有するため、研磨停止層１０２および研磨停止層１０５と層間絶縁層１０４とを合わせたものが第１層の配線層と第２層の配線層との間における実質的な絶縁膜となる。本実施形態によれば、絶縁膜を平坦に研磨できるため、研磨量のばらつきを抑制するためのマージンを減らすことが可能となり、層間絶縁膜を従来技術よりも薄くすることが可能となる。
【００２２】
Ｓ４１０で、導電パターン１０３の上部を覆う研磨停止層１０２に配線層の接続のための開口部が形成される。開口部は、フォトリゾグラフィーやエッチングなどの既存のパターニング技術を用いて形成されればよい。開口部は、例えば幅が０．２〜０．４μｍ程度となるように形成される。
【００２３】
図１（ｅ）は、Ｓ４１１を実行することによって形成される半導体基板１００を示す。Ｓ４１１で、第２層の配線層（第２の配線層）の導電パターン１０７（第２の導電パターン）が半導体基板１００の上に形成される。導電パターン１０７は前述のＳ４０４と同様の工程で形成される。導電パターン１０７の形成にはスパッタ技術を用いてもよいし、これよりもホール埋め込み性に優れたアルミニウムＣＶＤ技術を用いてもよい。研磨停止層１０２の開口部に埋め込まれた導電体が接続部１０６を構成する。開口部は例えば幅が０．２〜０．４μｍ程度で、深さが０．０７５μｍ±０．０２５μｍ程度であるため、アスペクト比が非常に低い。そのため、開口部は導電パターン１０７を形成する配線材料によって容易に埋め込まれるため、開口部にタングステン等によるプラグを形成する必要がない。すなわち、接続部１０６をプラグレススルーホールとすることができる。当然のことながら、開口部にプラグを形成してもかまわない。その場合であっても、本実施形態では従来よりも配線層間の絶縁膜の厚みが薄いため、プラグ長を短くすることが可能となる。
【００２４】
Ｓ４１２で固体撮像装置の表面に保護膜を形成し（不図示）、Ｓ４１３で固体撮像装置を水素雰囲気中で熱処理（水素アロイ）を行う。水素アロイは、例えば、熱処理炉により、水素：窒素＝１：１の雰囲気中で４００〜４５０℃で３０分〜３時間の熱処理を行う。接続部１０６をプラグレススルーホールとした場合には、プラグ形成に伴うＴｉを含むバリアメタルが形成されないため、水素アロイの効果を阻害することはない。
【００２５】
以上のステップにより、固体撮像装置の製造が終了する。本実施形態の製造方法によれば、層間絶縁層１０４の下に位置する研磨停止層１０２と、層間絶縁層１０４の上に位置する研磨停止層１０５を設けることで、半導体基板上の絶縁膜の平坦性が向上する。それによって、配線層間の絶縁性を保ちつつ、配線層間の絶縁膜を従来よりも薄くすることが可能となる。さらに、多層配線構造を薄くすることで、固体撮像装置は小さいＦナンバーの入射光に対する感度が向上する。
【００２６】
上記では２層の配線層からなる固体撮像装置の製造方法を説明したが、上記のステップを繰り返し用いることで、３層以上の配線層からなる固体撮像装置を製造してもよい。また、上記では、第１層の配線層を覆う絶縁膜の研磨について説明したが、本発明は、いずれの位置にある絶縁膜の研磨に用いられてもよい。さらに、研磨停止層１０２と研磨停止層１０５との一方または両方が、水素が数パーセント程度の濃度で含まれる窒化シリコン膜で形成されてもよい。この場合、水素を含む窒化シリコン膜から放出された水素が光電変換素子およびその周辺の半導体素子のシリコンとシリコン酸化膜との界面に作用することで、暗電流やノイズを低減する効果が得られる。また、受光領域上の研磨停止層１０５は反射防止膜としての機能を兼ねてもよい。
【００２７】
また、薄膜化によって複数の配線を上下方向に接続するタングステンプラグの厚さを低減することで、バリアメタルの体積を低減できるため、水素化の際の水素の吸蔵を抑制できる。よって、従来技術より水素化による暗電流低減効果が顕著にあらわれるようになる。
【００２８】
＜第２の実施形態＞
第２の実施形態を、図２に示す固体撮像装置の製造過程を説明する断面模式図と、図４に示す固体製造素子の製造方法を説明するフローチャートとを用いて説明する。第１の実施形態で説明した要素と同様の要素は同一の参照符号を付して説明を省略する。図２（ａ）〜（ｄ）は図１（ａ）〜（ｄ）にそれぞれ対応し、図２（ｆ）は図１（ｅ）に対応する。
【００２９】
本実施形態では、領域Ｂにおける研磨停止層１０５の上面の高さが領域Ａにおける研磨停止層１０２の下面の高さよりも高くなるように層間絶縁層１０４の厚さが決定される。例えば、導電膜１０１、層間絶縁層１０４、研磨停止層１０２、および研磨停止層１０５の厚さがそれぞれ、０．４μｍ、０．５μｍ、０．２μｍ、および０．１μｍとなるように、それぞれが形成される。
【００３０】
本実施形態では、Ｓ４０９の後に、窒化シリコン膜を０．１μｍ程度エッチングする処理を半導体基板１００全面に施すステップが実行される。図２（ｅ）は、このステップを実行することによって形成される半導体基板１００を示す。領域Ａにおける研磨停止層１０２の厚さは０．２μｍに形成されているため、このステップを行うことにより、領域Ａにおける研磨停止層１０２を残しつつ、領域Ｂにおける研磨停止層１０５を除去することが出来る。領域Ａにおける研磨停止層１０２が残っているため、第１層の導電パターン１０３と第２層の導電パターン１０７との間の絶縁性は損なわれない。このステップを終了後にＳ４１０以降が実行されるが、第１の実施形態と同様のため説明を省略する。
【００３１】
本実施形態では、領域Ｂにおける研磨停止層１０５が除去される。これにより、受光領域において、層間絶縁層１０４とは屈折率の異なる研磨停止層１０５が除去されるため、層間絶縁膜界面での反射を大幅に抑制することが出来る。すなわち、光電変換素子の感度を向上させることが出来る。
【００３２】
＜第３の実施形態＞
第３の実施形態を、図３に示す固体撮像装置の製造過程を説明する断面模式図と、図４に示す固体製造素子の製造方法を説明するフローチャートとを用いて説明する。第１の実施形態で説明した要素と同様の要素は同一の参照符号を付して説明を省略する。図３（ａ）〜（ｅ）は図１（ａ）〜（ｅ）にそれぞれ対応する。
【００３３】
本実施形態では、導電膜１０１のパターニングを行った後に、半導体基板１００上に研磨停止層１０２が形成される。すなわち、Ｓ４０５とＳ４０６との順番が入れ替わる。この場合、図３（ｂ）に示されるように、導電パターン１０３の上部を覆う位置だけでなく、導電パターン１０３の間や受光領域の上にも研磨停止層１０２が配置される。第１の実施形態と同様に、導電パターン１０３および半導体基板１００と、研磨停止層１０２との間に他の膜が形成されてもよい。
【００３４】
本実施形態では、領域Ｂにおいて、層間絶縁層１０４の下に研磨停止層１０２が配置されるため、研磨停止層１０２を水素を含むシリコン窒化膜とすることで、暗電流やノイズを低減する効果が得られる。
【００３５】
＜その他の実施形態＞
図５は、本発明の好適な実施形態の撮像システム（カメラ）の概略構成を示す図である。撮像システム５００は、第１〜第３の実施形態の固体撮像装置に代表される固体撮像装置５０４を備える。
【００３６】
被写体の光学像は、レンズ５０２によって固体撮像装置５０４の撮像面に結像する。レンズ５０２の外側には、レンズ５０２のプロテクト機能とメインスイッチを兼ねるバリア５０１が設けられうる。レンズ５０２には、それから出射される光の光量を調節するための絞り５０３が設けられうる。固体撮像装置５０４から複数チャンネルで出力される撮像信号は、撮像信号処理回路５０５によって各種の補正、クランプ等の処理が施される。撮像信号処理回路５０５から複数チャンネルで出力される撮像信号は、Ａ／Ｄ変換器５０６でアナログ−ディジタル変換される。Ａ／Ｄ変換器５０６から出力される画像データは、信号処理部５０７によって各種の補正、データ圧縮などがなされる。固体撮像装置５０４、撮像信号処理回路５０５、Ａ／Ｄ変換器５０６及び信号処理部５０７は、タイミング発生部５０８が発生するタイミング信号にしたがって動作する。
【００３７】
ブロック５０５〜５０８は、固体撮像装置５０４と同一チップ上に形成されてもよい。撮像システム５００の各ブロックは、全体制御・演算部５０９によって制御される。撮像システム５００は、その他、画像データを一時的に記憶するためのメモリ部５１０、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース（Ｉ／Ｆ）部５１１を備える。記録媒体５１２は、半導体メモリ等を含んで構成され、着脱が可能である。撮像システム５００は、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部５１３を備えてもよい。
【００３８】
次に、図５に示す撮像システム５００の動作について説明する。バリア５０１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器５０６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部５０９が絞り５０３を開放にする。固体撮像装置５０４から出力された信号は、撮像信号処理回路５０５をスルーしてＡ／Ｄ変換器５０６へ提供される。Ａ／Ｄ変換器５０６は、その信号をＡ／Ｄ変換して信号処理部５０７に出力する。信号処理部５０７は、そのデータを処理して全体制御・演算部５０９に提供し、全体制御・演算部５０９において露出量を決定する演算を行う。全体制御・演算部５０９は、決定した露出量に基づいて絞り５０３を制御する。
【００３９】
次に、全体制御・演算部５０９は、固体撮像装置５０４から出力され信号処理部５０７で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ５０２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ５０２を駆動し、距離を演算する。
【００４０】
そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像装置５０４から出力された撮像信号は、撮像信号処理回路５０５において補正等がされ、Ａ／Ｄ変換器５０６でＡ／Ｄ変換され、信号処理部５０７で処理される。信号処理部５０７で処理された画像データは、全体制御・演算部５０９によりメモリ部５１０に蓄積される。
【００４１】
その後、メモリ部５１０に蓄積された画像データは、全体制御・演算部５０９の制御により記録媒体制御Ｉ／Ｆ部５１１を介して記録媒体５１２に記録される。また、画像データは、外部Ｉ／Ｆ部５１３を通してコンピュータ等に提供されて処理されうる。
【図１】
2011018710.tif 000003
【図２】
2011018710.tif 000004
【図３】
2011018710.tif 000005
【図４】
2011018710.tif 000006
【図５】
2011018710.tif 000007