(57)【要約】【課題】プラズマＣＶＤ成膜法において膜質を膜の成長に応じて制御する。【解決手段】薄膜の形成の際に、成膜室３の内部において互いに対向するように位置する第１電極１と第２電極２に挟まれる空間に基板４を配置する。第１電極および第２電極の少なくともいずれかに接続される高周波電源６によりプラズマを励起している間に、第１電極または第２電極に接続される可変電圧のバイアス電源７により、直流成分または高周波電力より低い周波数の交流成分を有するバイアス電圧を出力して第１電極と第２電極との間に印加する。その際、バイアス電源のバイアス電圧が少なくとも二つの電圧値の間で変動するように制御される。【選択図】図１
2011162830.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向するように成膜室内に位置する第１電極と第２電極とに挟まれる空間に基板を配置するステップと、
前記第１電極および第２電極の少なくともいずれかに接続される高周波電源により、プラズマを励起するための高周波電力を前記第１電極と前記第２電極との間に印加するステップと、
前記プラズマが励起されているいずれかの期間に、前記第１電極または前記第２電極に接続される可変電圧のバイアス電源により、直流成分または前記高周波電力より低い周波数の交流成分を有するバイアス電圧を出力して前記第１電極と前記第２電極との間に印加するバイアス電圧印加ステップと、
前記バイアス電圧が印加されているいずれかの期間に、前記バイアス電圧が少なくとも二つの電圧値の間で変動するように前記バイアス電源を制御するバイアス電圧制御ステップと
を含み、
励起されたプラズマによって前記基板に膜を形成する
プラズマＣＶＤ法による薄膜の製造方法。
【請求項２】
前記バイアス電圧制御ステップは、前記バイアス電源を制御して、前記バイアス電圧が印加されている期間のうちの第１期間においてイオン衝撃を抑制するための第１の電圧値を出力させ、前記バイアス電圧が印加されている期間のうちの、前記第１期間より後の第２期間において前記第１の電圧値より小さな絶対値を有する第２の電圧値を出力させるものである
請求項１に記載のプラズマＣＶＤ法による薄膜の製造方法。
【請求項３】
前記バイアス電圧制御ステップは、前記バイアス電源を制御して、イオン衝撃を抑制するための電圧値から時間とともに絶対値が小さくなるように逓減する電圧値を出力させることにより、前記少なくとも二つの電圧値の間で前記バイアス電圧値を変動させるものである
請求項１に記載のプラズマＣＶＤ法による薄膜の製造方法。
【請求項４】
前記基板が前記第１電極に近接して配置されており、
前記バイアス電圧は、前記第２電極に印加される直流電圧であるとともに、負の電圧とされるか、または、電圧を印加しないときの第２電極の電圧より低い電圧とされる
請求項１に記載のプラズマＣＶＤ法による薄膜の製造方法。
【請求項５】
前記基板が前記第１電極に近接して配置されており、
前記バイアス電圧は、前記第１電極に印加される直流電圧であるとともに、正の電圧とされるか、または、電圧を印加しないときの第１電極の電圧より高い電圧とされる
請求項１に記載のプラズマＣＶＤ法による薄膜の製造方法。
【請求項６】
前記基板が前記第１電極または前記第２電極に近接して配置されており、
前記バイアス電圧が直流電圧であり、
前記バイアス電圧が印加されているいずれかの時点における前記第１電極および前記第２電極の間に励起されるプラズマのプラズマ電位が、前記第１電極および前記第２電極のうち前記基板が近接して配置されている電極の電位を基準にしたとき、前記バイアス電圧が前記高周波電力に重畳されないときより小さく、零より大きい電位である
請求項１乃至請求項５のいずれか１項に記載のプラズマＣＶＤ法による薄膜の製造方法。
【請求項７】
前記バイアス電圧が直流電圧であり、
前記バイアス電圧が印加されているいずれかの時点における前記第１電極および前記第２電極の間に励起されるプラズマの電位が、前記第１電極に対する前記第２電極の平均電位をＶｄｃとし、前記第２電極の高周波電源の電圧振幅をＶ０ｐとしたとき、（Ｖ０ｐ＋Ｖｄｃ）／２によって表わされる電位である
請求項１乃至請求項６のいずれか１項に記載のプラズマＣＶＤ法による薄膜の製造方法。
【請求項８】
前記基板が、導電体基板、または、予め形成された導電性の膜を有する基板である
請求項１乃至請求項７のいずれか１項に記載のプラズマＣＶＤ法による薄膜の製造方法。
【請求項９】
前記基板に形成される膜が半導体膜である
請求項１乃至請求項８のいずれか１項に記載のプラズマＣＶＤ法による薄膜の製造方法。
【請求項１０】
前記半導体膜が、シリコン、ゲルマニウム、炭素からなる群から選ばれる少なくともいずれかの元素を含む
請求項９に記載のプラズマＣＶＤ法による薄膜の製造方法。
【請求項１１】
前記半導体膜が太陽電池の光電変換層である
請求項９または請求項１０に記載のプラズマＣＶＤ法による薄膜の製造方法。
【請求項１２】
前記光電変換層がアモルファス半導体または微結晶半導体である
請求項１１に記載のプラズマＣＶＤ法による薄膜の製造方法。
【請求項１３】
請求項１乃至請求項１２のいずれか１項に記載のプラズマＣＶＤ法による薄膜の製造方法によって形成された少なくとも１つの膜または層をいずれかの面の少なくとも一部の領域の上に備える成膜済基板。
【請求項１４】
請求項１３に記載の成膜済基板を備える電気機器。
【請求項１５】
成膜室と、
該成膜室の内部に配置される第１電極と、
該第１電極に対向するように前記成膜室の内部に配置される第２電極と、
前記第１電極および第２電極の少なくともいずれかに接続されており、プラズマを励起するための高周波電力を前記第１電極と前記第２電極との間に印加する高周波電源と、
直流成分または前記高周波電力より低い周波数の交流成分を有するバイアス電圧を出力し、前記高周波電力に重畳させて前記第１電極と前記第２電極との間に印加する可変電圧のバイアス電源と、
前記バイアス電源に接続され、前記高周波電力に重畳されている前記バイアス電圧が少なくとも二つの電圧値の間で変動するように前記バイアス電源を制御する制御部と
を備えてなる
薄膜形成用プラズマＣＶＤ装置。
【請求項１６】
イオン衝撃を抑制するための第１の電圧値を前記プラズマが励起されている間の第１期間に出力させ、前記第１のバイアス電圧より小さな絶対値を有する第２の電圧値を前記プラズマが励起されている間のうちの前記第１期間より後の第２期間に出力させるよう前記バイアス電源を前記制御部が制御することにより、前記少なくとも二つの電圧値の間で前記バイアス電圧が変動される
請求項１５に記載のプラズマＣＶＤ装置。
【請求項１７】
イオン衝撃を抑制するために時間とともに絶対値が小さくなるように逓減する電圧値を出力するよう前記バイアス電源を前記制御部が制御することにより、前記少なくとも二つの電圧値の間で前記バイアス電圧が変動される
請求項１５に記載のプラズマＣＶＤ装置。
【請求項１８】
前記バイアス電圧は直流電圧であり、
成膜される基板が前記第１電極に近接して配置されており、
前記バイアス電源の出力が前記第２電極に印加され、
前記バイアス電源によって前記第２電極に印加されるバイアス電圧が、負の電圧とされるか、または、電圧を印加しないときの第２電極の電圧より低い電圧とされる
請求項１５に記載のプラズマＣＶＤ成膜装置。
【請求項１９】
前記バイアス電圧は直流電圧であり、
成膜される基板が前記第１電極に近接して配置されており、
前記バイアス電源の出力が前記第１電極に印加され、
前記バイアス電源によって前記第１電極に印加されるバイアス電圧が、正の電圧とされるか、または、電圧を印加しないときの第１電極の電圧より高い電圧とされる
請求項１５に記載のプラズマＣＶＤ成膜装置。
【請求項２０】
前記バイアス電圧は直流電圧であり、
成膜される基板が、前記第１電極または前記第２電極に近接して配置されており、
前記第１電極および前記第２電極の間に励起されたプラズマの電位が、前記第１電極および前記第２電極のうち前記基板が近接して配置される電極の電位を基準にした場合に、前記バイアス電圧を重畳しないときより小さく、零より大きい電位である
請求項１５に記載のプラズマＣＶＤ成膜装置。
【請求項２１】
前記第２電極の平均電位をＶｄｃとし、前記第２電極の高周波電源の電圧振幅をＶ０ｐとしたとき、前記第１電極および前記第２電極の間に励起されたプラズマの電位が前記第１電極に対して（Ｖ０ｐ＋Ｖｄｃ）／２によって表わされる電位である
請求項１５に記載のプラズマＣＶＤ成膜装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマＣＶＤ法によって薄膜を形成する成膜方法、成膜済基板および成膜装置に関する。さらに詳しくは、本発明は、バイアス電圧を利用するプラズマＣＶＤ成膜方法、成膜済基板および成膜装置に関する。
【背景技術】
【０００２】
シリコン系薄膜またはダイヤモンド状カーボン薄膜（ＤＬＣ）などの薄膜を製造する方法として、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が広く用いられている。このプラズマＣＶＤ法には、容量結合型ＣＶＤ法、誘導結合型ＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴化学気相成長（ＥＣＲ−ＣＶＤ）法など多くの成膜方法が存在する。これらのうち、もっとも広く用いられているのは容量結合型ＣＶＤ法である。容量結合型ＣＶＤ法は、一対の平行平板電極間にプラズマを励起するため、他の方法と比較して簡単な構造の装置を用いて均―性のよい膜を製造しうる利点を有している。
【０００３】
従来の容量結合型の成膜装置の概略図を図６に示す。成膜装置５００は、アノード電極１とカソード電極２とを内部に有する成膜室３を備えている。ここで、成膜室３は真空槽または減圧槽である。また、アノード電極１およびカソード電極２は、共に平板形状に形成されている。アノード電極１およびカソード電極２は、この平板形状の平面部分を互いに向き合わされるとともに、平行になるように配置されている。このように配置されたアノード電極１とカソード電極２との間に、成膜が施される基板４を配置する。このように向きが定められた場合、基板４は図６のようにアノード電極１の上に配置されることが多い。このアノード電極１は接地され、カソード電極２には高周波電源６が接続される。この高周波電源６を図６に示すように接続することによって、アノード電極１とカソード電極２との間に高周波電力を印加しうる構成となる。この高周波電力の印加の効率を高めるため、高周波電源６には、整合器５などの回路が適宜付加される。さらに、アノード電極１の内部には、基板を加熱するためのヒーター（図示しない）が設けられ、基板４の温度が適切となるよう制御される。その他にも、成膜装置５００には、成膜のための原料ガスを導入するための配管や、成膜室を真空排気するための真空機器など、成膜装置として機能させるための公知の機構も装備されている（いずれも図示しない）。
【０００４】
成膜の際には、原料ガスがその流量を制御されつつ成膜室３の内部に導入される。公知の技術によれば、カソード電極２の基板に対向する面（図６において下方に向いている面）には多数の微細な穴が開けられていて、カソード電極２の内部を通ってその微細な穴からシャワー状に原料ガスが基板４へ向けて放出される。このようにして、原料ガスの分布の均一性を高めるように成膜装置が構成されることがある。
【０００５】
膜を製造する工程では、まず成膜室３を真空排気した後、一定量の原料ガスを流して成膜室３の圧力が所定の値に保たれる。その後、アノード電極１とカソード電極２との間に高周波電源６によって高周波電力が印加される。その結果、成膜室３内に供給されている原料ガスがプラズマ化され、基板４のプラズマ側の面の上、すなわち図６の紙面の上方に向いている面の上に膜が形成されてゆく。
【０００６】
このようなプラズマＣＶＤ法によって製造されるシリコン薄膜は、薄膜型の太陽電池の半導体層として、あるいはディスプレイデバイスなどに用いるＴＦＴ（薄膜トランジスター）などの半導体デバイスの一部として用いられている。シリコン薄膜は、代表的には水素で希釈したシランガスをプラズマ化することによって基板上に堆積されて成長するものである。この堆積の条件、具体的には、基板温度およびシランガスの希釈率などの条件を、光電変換効率などの太陽電池の性能指標の最適化に向けて制御することによって、水素化アモルファスシリコン薄膜や徴結晶シリコン薄膜が形成される。また、膜を形成する際の他の条件として、リン（Ｐ）やホウ素（Ｂ）などの不純物元素を含むホスフィンやジボランガスなどを原料ガスに添加することによって、ｎ型やｐ型の半導体膜を形成することもできる。例えば薄膜太陽電池は、ｐ型半導体膜、不純物をドープしないｉ型半導体膜、およびｎ型半導体膜を順次積層することによって作製されている。このようなプラズマＣＶＤ法で作製される薄膜太陽電池は、シリコン膜の厚さが数μｍ以下と薄く、シリコンインゴットのスライス片を用いるバルク結晶シリコン太陽電池に比べて原料となるシリコンの使用量が少ないという利点を有している。
【０００７】
シリコン薄膜のうち、微結晶シリコン（μｃ−Ｓｉ）は薄膜太陽電池として有望な材料として知られている。ここで、微結晶シリコン膜の光電変換層は、アモルファスシリコンに比べて光の吸収係数が小さくなる。このような場合、微結晶シリコン膜を採用すると膜をアモルファスシリコンに比べて厚く作製する必要がある。必然的に、微結晶シリコン膜を用いる薄膜太陽電池を生産しようとすると、高い成膜レートすなわち高速での成膜が求められる。しかし、高速で成長させた微結晶シリコン薄膜を用いる太陽電池では、使用開始後に光電変換効率が急激に低下する傾向を示す。この点は、微結晶シリコンを用いる薄膜太陽電池の量産化へ向けての大きな課題となっている。そのため、高周波の周波数を超高周波領域にしたり、シランガスを枯渇状態にしたり、比較的高い圧力領域にすることによって成膜することが提案されている。
【０００８】
シリコン薄膜以外にも、プラズマＣＶＤ法によって膜を形成することが可能な材料としては、炭化シリコン（ＳｉＣ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）などの半導体膜、窒化シリコン（ＳｉＮＸ）、酸化シリコン（ＳｉＯ２）などの誘電体膜、ダイヤモンド、ＤＬＣ、窒化ホウ素（ＢＮ）などの高硬度膜、高分子膜など多種多様の材料がある。多くの材料においては、プラズマＣＶＤ法による成膜時のプラズマの状態が形成された薄膜の特性に影響を与える。このため、投入する電力、圧力、原料ガスの種類や流量などの成膜条件が種々の観点から適宜選定される。
【０００９】
より具体的には、プラズマＣＶＤ法によって形成する各種の薄膜の特性は、基板温度、原料ガスの種類やガスの流量やその比率、圧力、高周波電力や周波数などの成膜の条件に依存する。しかし、実際の成膜の際にはさらに複雑な状況となる。これらの条件を一定に保って成膜処理が行われた場合であっても、膜が成長する過程で薄膜の特性が徐々に変化してゆく現象がしばしば観察されるためである。このため、一定の性質の膜を得るために、さらには、膜厚方向でその成膜条件を積極的に変化させることも行われている。
【００１０】
たとえば、薄膜太陽電池においては、ｉ層での光キャリアの収集特性を高めるためにｉ層のバンドギャップを膜の厚み方向で変化させるすなわち傾斜させることが有効であることが知られている。具体的には、ｐ層側からバンドギャップを一旦狭めた後、ｎ層側へ向かって徐々に広げるように成膜される。また、ＳｉＧｅ薄膜では、シランとゲルマンの原料ガスの流量比を変化させて膜中の組成を変える手法が提案されている（例えば、特許文献１参照）。
【００１１】
また、電極間距離を変化させる方法もある。特許文献２には、基板を搬送させながら成膜する際に、電極間距離を変えることによって、バンドギャップが膜厚方向の位置によって制御されているダブルグレーデッド構造と呼ばれる構造を形成することが開示されている。そして、特許文献３には、高周波電力の周波数に依存してＳｉＧｅの膜の組成が変化することを利用して、膜厚方向にバンドギャップの変化を持たせた膜を形成することが開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平４−３３８６７９号公報
【特許文献２】特開平６−１５１９１７号公報
【特許文献３】特開２００２−２７０８７５号公報
【特許文献４】特開平２−１６６２８３号公報
【特許文献５】特開昭６２−１４２７６７号公報
【非特許文献】
【００１３】
【非特許文献１】市川幸美ほか２名、「プラズマ半導体プロセス工学  −成膜とエッチング入門−」、第１版、内田老鶴圃、２００３年、第３８−３９頁
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来検討が行われてきた上述の各手法において成膜の処理中に変化させる条件は、実用的なあるいは量産に適した条件とは言い難い。すなわち、例えば、基板温度は変化させるのに時間を要するため、仮にヒーターが１つのみ設けられている装置を用いると、成膜処理のたびに温度を変化させるための多大な時間を要してしまう。また、電極間距離を変化させる手法は、通常電極を上下に移動させる機構を必要とするため、複雑かつ大がかりな設備が必要となりうる。このような移動機構は故障の原因となりかねない。高周波の周波数を変えるには設備コストが高い周波数可変の高周波電源が必要となる。そして、原料ガスの流量を変更することは、それ自体は比較的容易に実行しうる手法であるが、一方で、流量を変更に伴って圧力変動や放電の状況が変化してしまうために、高周波電源と電極との間に挿入して接続される整合器を原料ガスの流量を変更する度に調整してマッチングを取り直す作業を伴う。圧力変動が大きいときには、排気用ポンプが停止したり、一時的に異常な成膜条件となったりする。このように、従来検討が行われてきた成膜処理中に変化させる条件は、いずれも、その実現にコスト増加や工程の負担の増加を伴うような条件である。
【００１５】
本発明は、上述のような各課題に鑑みてなされたものであり、結晶性などの膜質の制御性を向上させたプラズマＣＶＤを利用する成膜方法、成膜済基板、および成膜装置を実現することにより、高品質な薄膜の製造方法、成膜済基板およびその成膜装置が提供され、ひいては、そのような薄膜を用いる電力機器および電子機器の実現に大きく貢献するものである。
【課題を解決するための手段】
【００１６】
上述のとおり、プラズマＣＶＤ法によって形成する薄膜の特性は、基板温度、原料ガスの種類やガスの流量やその比率、圧力、高周波電力や周波数などの成膜の条件が仮に一定に保たれていても、膜の成長の過程で膜の特性が徐々に変化することがしばしば起きる。そこで、本願発明者は、そのような状況においても従来のような複雑な機構を採用することなく、制御性よく膜厚方向での膜質を変える（傾斜させる）ための手法、または、形成後の膜質は傾斜させないものの膜厚方向の各位置で膜質を目的通りに制御することによって膜全体として所望の特性を実現するための手法を検討した。この際、本願の発明者は、これまで膜の成長に合わせて変化させる条件として検討が行われてきた条件以外のものも検討対象に含めることとした。その検討対象として選択するものは、膜の成長に合わせて各瞬間に形成されてゆく層の部分を、その部分に求められる目的に合わせて変更させることが可能であること、設備的な負担が少ないこと、そして、成膜条件の変更が容易であること、という条件を満たすようなものとした。これらが達成されれば、実用性に富んだ成膜方法が実現されるためである。
【００１７】
そこで、本願の発明者は、まず、プラズマＣＶＤ成膜法における成膜の進行の各段階でプラズマが膜に及ぼす影響を精査し、膜質が決定される要因を再検討した。
【００１８】
具体的には、各種の薄膜のうち、結晶系の膜すなわち組成の一部に結晶化した部分を含むような膜において膜質が決定される過程を調べた。結晶系の膜の形成過程は、一般に、次のようなものである。まず、成長の初期の層においては非晶質や微粒子状の層または領域が形成され、その後の成長とともに成長して堆積した部分の結晶化が進み、その結晶粒子のサイズが大きくなる。このように、結晶系の膜は、成長につれて膜質が大きく変化する膜といえる。しかも、結晶系の膜は、成長初期の層（初期層）が膜の特性に大きな影響を及ぼす。結晶系の膜を利用する微結晶シリコン薄膜についてみると、初期層においては結晶化率が小さく結晶粒子も小さく、そして膜の成長が進むとともに結晶化率が高くなる。特に太陽電池への適用を考えた場合、本願発明者の検討および考察によれば、微結晶シリコン薄膜は条件によっては太陽電池の用途のためには結晶化率が大きくなりすぎる事態もしばしば生じているものといえる。
【００１９】
そして、プラズマＣＶＤ法において成膜に用いるプラズマは、原料ガスを分解した電子とイオンとを含んでいる。電子は、イオンに比べて質量が小さく拡散し易いため電極表面などに容易に到達する。これによって電極表面が負に帯電し、その逆にプラズマ自体の電位は正となる。このプラズマの電位はプラズマ電位Ｖｐと呼ばれる。こうしてプラズマに対しては、負の電位（セルフバイアス）が生成される。
【００２０】
この負電位で、成膜中の基板表面はイオン衝撃（ｉｏｎ  ｂｏｍｂａｒｄｍｅｎｔ）に曝されるため、薄膜の特性にはその影響が残ってしまう。そこで本願の発明者は、このイオン衝撃を制御しうるような成膜条件を検討対象とした。なお、イオン衝撃による膜質の制御の例としてＤＬＣ薄膜の成膜過程を取り上げると、成膜対象の基板に負の電圧を加えてイオン衝撃の影響を利用することが多い。これは、適当なイオン衝撃を加えることでＤＬＣ薄膜が硬質な膜となるためである。また、ＳｉＮ薄膜においても膜中の応力を制御するために基板が負電位にバイアスされることもある（特許文献４）。特許文献４には、基板が置かれたアノード電極（第１電極）を接地させず、直流電源を利用して負の電圧が加えられることが開示されている。
【００２１】
逆に、ダイヤモンドやシリコンなど結晶系の膜については、イオン衝撃によって薄膜の特性が低下する場合があることが知られている。これらの材質の成膜行う場合には、基板が正電位となるようにバイアス電位を制御する手法が採用される。たとえば、特許文献５では、電子写真感光体のためのアモルファスシリコンを成膜する際に、基板に正の直流バイアスが印加されている。
【００２２】
本願の発明者は、このようなイオン衝撃が、膜の成長の各段階にどのような影響を与えるかを詳細に検討した。そして、そのイオン衝撃を制御するために用いられている電位の制御を膜の成長に合わせて積極的に利用することが上述の各問題に対して効果的であることを見出した。本発明はこのような知見に基づいて創出された。
【００２３】
本発明は膜の製造方法として実施することができる。すなわち、本発明のある態様においては、互いに対向するように成膜室内に位置する第１電極と第２電極とに挟まれる空間に基板を配置するステップと、前記第１電極および第２電極の少なくともいずれかに接続される高周波電源により、プラズマを励起するための高周波電力を前記第１電極と前記第２電極との間に印加するステップと、前記プラズマが励起されているいずれかの期間に、前記第１電極または前記第２電極に接続される可変電圧のバイアス電源により、直流成分または前記高周波電力より低い周波数の交流成分を有するバイアス電圧を出力して前記第１電極と前記第２電極との間に印加するバイアス電圧印加ステップと、前記バイアス電圧が印加されているいずれかの期間に、前記バイアス電圧が少なくとも二つの電圧値の間で変動するように前記バイアス電源を制御するバイアス電圧制御ステップとを含み、励起されたプラズマによって前記基板に膜を形成するプラズマＣＶＤ法による薄膜の製造方法が提供される。
【００２４】
また、本発明は、成膜装置として実施することができる。すなわち、本発明の別の態様においては、成膜室と、該成膜室の内部に配置される第１電極と、該第１電極に対向するように前記成膜室の内部に配置される第２電極と、前記第１電極および第２電極の少なくともいずれかに接続されており、プラズマを励起するための高周波電力を前記第１電極と前記第２電極との間に印加する高周波電源と、直流成分または前記高周波電力より低い周波数の交流成分を有するバイアス電圧を出力し、前記高周波電力に重畳させて前記第１電極と前記第２電極との間に印加する可変電圧のバイアス電源と、前記バイアス電源に接続され、前記高周波電力に重畳されている前記バイアス電圧が少なくとも二つの電圧値の間で変動するように前記バイアス電源を制御する制御部とを備えてなる薄膜形成用プラズマＣＶＤ装置が提供される。
【００２５】
上述のいずれの態様においても、高周波電源やバイアス電源が接続される態様は、その出力が実質的に接続された対象に伝達されるような任意の態様で電気的に接続されることを含む。すなわち、その接続態様としては、例えば何からのフィルターやマッチングのため整合器（または移相器）を介してまたは通じて接続される、いわば直接的または間接的に接続されるようなものも含む。
【００２６】
以上の各態様において、前記バイアス電圧制御ステップは、前記バイアス電源を制御して、前記バイアス電圧が印加されている期間のうちの第１期間においてイオン衝撃を抑制するための第１の電圧値を出力させ、前記バイアス電圧が印加されている期間のうちの、前記第１期間より後の第２期間において前記第１の電圧値より小さな絶対値を有する第２の電圧値を出力させるものであることが好適である。また、前記バイアス電圧制御ステップは、前記バイアス電源を制御して、イオン衝撃を抑制するための電圧値から時間とともに絶対値が小さくなるように逓減する電圧値を出力させることにより、前記少なくとも二つの電圧値の間で前記バイアス電圧値を変動させるものであることも好適である。
【００２７】
これらのようにバイアス電圧を制御することによって、膜の形成の段階に応じて、成膜される膜または層の結晶性または結晶化率を制御することが可能となる。特に、イオン衝撃を抑制しうるようなバイアス電圧を出力してその絶対値を小さくしてゆくことによって、形成される膜の結晶性または結晶化率が成膜と共に変化してゆくのに合わせてバイアス電圧を制御することが可能となる。このため、バイアス電圧を出力してその絶対値を小さくしてゆくことはバイアス電圧の制御の好適な態様といえる。本態様は、最終的な特性に影響を与えうる成膜条件の制御性を高めるまたはその制御を容易に実行しうるという利点を有する。すなわち、設備上の負担も少なく、また、例えば高周波電力のマッチングを再度調整し直すような必要性も生じさせず、その実施にも大きな労力を要しない。従って、これらのバイアス電圧を制御する態様は、製造される膜の結晶性を制御する態様として好適なものの一つである。なお、イオン衝撃を抑制するための電圧値は、第１電極または第２電極のいずれかの電極に近接するように基板が配置される場合、その基板の電位が正方向にシフトするような任意の電圧である。イオン衝撃を抑制するための電圧値は、逆に言えば、絶対値を小さくすることによってイオン衝撃を抑制する作用が弱まるような電圧値ともいえる。
【００２８】
ここで、本出願における基板とは、被処理基板または被成膜基板であり、その膜の使用目的に応じて適宜処理が施された任意の材質の基板とすることができる。典型的には、本出願における基板は、金属基板、ガラスなどの絶縁性の無機基板、樹脂の可撓性フィルムのような有機材料による絶縁性基板を含む。
【００２９】
特に、前記基板が前記第１電極に近接して配置されており、前記バイアス電圧は、前記第２電極に印加される直流電圧であるとともに、負の電圧とされるか、または、電圧を印加しないときの第２電極の電圧より低い電圧とされる態様は、本発明の態様として好適な例である。また、前記基板が前記第１電極に近接して配置されており、前記バイアス電圧は、前記第１電極に印加される直流電圧であるとともに、正の電圧とされるか、または、電圧を印加しないときの第１電極の電圧より高い電圧とされる態様は、本発明の態様として好適なものの例である。これらの態様においては、バイアス電圧を負、またはバイアス電圧を印加しない場合に生成される電位よりも低い電圧とすることによって（バイアス電圧が第２電極に印加されるとき）イオン衝撃が抑制されうる。また、上述の各態様においては、バイアス電圧を正、またはバイアス電圧を印加しない場合に生成される電位よりも高い電圧とすることによって（バイアス電圧が第１電極に印加されるとき）もイオン衝撃が抑制されうる。このイオン衝撃の抑制の程度を上述のバイアス電圧によって変化させることは簡易に行えるため、膜質の調整に伴う付加的なコストの上昇は少なく、良質な膜を低コストで生産することに適する手法である。また、この態様は、バイアス電圧を基板が配置されている側の電極に対して印加するようにして実施することもできる。
【００３０】
本発明の上述の態様において、前記基板が前記第１電極または前記第２電極に近接して配置されており、前記バイアス電圧が直流電圧であり、前記バイアス電圧が印加されているいずれかの時点における前記第１電極および前記第２電極の間に励起されるプラズマのプラズマ電位が、前記第１電極および前記第２電極のうち前記基板が近接して配置されている電極の電位を基準にしたとき、前記バイアス電圧が前記高周波電力に重畳されないときより小さく、零より大きい電位とする態様によってプラズマ電位を制御することができる。ここで、プラズマ電位とはプラズマの平均的な電位であり、高周波電力によって励起されているプラズマ中の電位のうち、プラズマのイオンが追随できない周波数の時間的成分を平均したものである。そのような時間的成分を平均して得られた値は、電極の近傍においてプラズマの電位は電極からの位置に依存するが、ここでのプラズマ電位は、電極間の中央の電位である。
【００３１】
このようにプラズマ電位を制御することによって、イオン衝撃の影響をバイアス電圧によって適切に抑制することができる。
【００３２】
さらに、本発明の上述の態様は、基板に形成される膜が半導体膜であるとさらに好適である。また、その半導体膜が、シリコン、ゲルマニウム、炭素からなる群から選ばれる少なくともいずれかの元素を含むことは本発明の好適な態様の一つである。さらに、半導体膜が太陽電池の光電変換層であると、良好な特性の太陽電池を作製することができる。また、光電変換層がアモルファス半導体または微結晶半導体であることも好適である。
【発明の効果】
【００３３】
以上説明したように、本発明のいずれかの態様によれば、薄膜を形成する高周波プラズマＣＶＤにおいて、その成膜条件を時間とともに変えることによって、形成される膜の特性を向上させることができる。また、この手法を行なうに当たって設備的な負担も少なく、容易に実施できる利点をもつ。
【図面の簡単な説明】
【００３４】
【図１】本発明のある実施の形態におけるプラズマＣＶＤ装置の構成を示す概略図。
【図２】カソード電極とアノード電極の間の電位の空間分布の模式図。
【図３】負のバイアス電圧−Ｖｂに対する、カソード電極の平均電圧Ｖｄｃ、電圧振幅Ｖ０ｐ、および、プラズマ電位Ｖｐの変化の一例を示す特性図。
【図４】本発明のある実施の形態におけるプラズマＣＶＤ装置の構成を示す概略図。
【図５】本発明の実施の形態におけるバイアス電圧を印加するいくつかの態様を示す説明図。
【図６】従来の容量結合型プラズマＣＶＤ装置の構成を示す概略図。
【発明を実施するための形態】
【００３５】
次に、本発明の実施態様について説明する。以下の説明に際し、全図にわたり特に言及がない限り共通する部分または要素には共通する参照符号が付されている。また、図中、各実施形態の要素のそれぞれは、必ずしも互いの縮尺比を保って示されてはいない。また、特に言及がない限り、以下の各種ガスの流量は、標準状態の流量を示す。
【００３６】
＜第１実施形態＞
図１は、本実施形態のプラズマＣＶＤ成膜装置１００の構成図である。プラズマＣＶＤ成膜装置１００は、アノード電極（第１電極）１およびカソード電極（第２電極）２を成膜室３の中に備えている。これらの電極は互いに対して平行になるよう、ある間隙を保って離間させて配置される。アノード電極１およびカソード電極２には高周波電力が印加できるように電気的な接続が行われている。具体的には、カソード電極２には整合器５を介して高周波電源６が接続され、アノード電極１は接地されている。電気的な側面以外の点でもアノード電極１およびカソード電極２は、プラズマＣＶＤ法による成膜に適するようにも構成されている。すなわち、カソード電極２には多数の穴が設けられていて、成膜室３の外から導入管（図示しない）を通して電極内に送られた原料ガスがシャワー状に電極間に放出される。こうして、プラズマＣＶＤ成膜装置１００は、アノード電極１の図１に記載した上面において均等なまたは一様な層状のガス流が得られるように構成されている。
【００３７】
これらの図示したもの以外にも、プラズマＣＶＤ成膜装置１００には適切に成膜が行えるような構成が備えられている。すなわち、成膜室３は高い到達真空度にまで排気できるように、公知の適切な真空排気装置や配管が装備されている。成膜室３の排気系には室内の圧力を一定に保つ排気系制御装置が備えられている。また、アノード電極１は、内部にヒーターが備えられており、アノード電極１それ自体とその上に置かれた基板４とを所定の温度に昇温させることができるように構成されている。そして、原料ガスの導入管には、ガス流量の流量を一定に保つための制御器が設けられている。
【００３８】
さらに、プラズマＣＶＤ成膜装置１００においては、カソード電極２に高周波カットフィルター８を介して直流電源７が接続されている。図１においては、直流電源７は電池記号によって示している。これにより、プラズマＣＶＤ成膜装置１００は、高周波に加えて直流電圧をカソード電極２に印加することができるようになっている。そのカソード電極２には高周波電力やバイアス電圧を伝える導線とは別にカソード電極２の電位を測定するための導線が接続されている。従って、オシロスコープ９を接続することにより、カソード電極２の電位の測定を行うことができる。なお、整合器５は、図においてコンデンサー記号によって模式的に示されている。実際にも、整合器５の内部には直列のコンデンサー（ブロッキングコンデンサー）が含まれているため、高周波電源６内には直流が流れないようにされている。ちなみに、高周波カットフィルター８も直流電源７も比較的安価であり、これらのカソード電極２への接続も同軸ケーブルによって行えるため、直流電圧の印加のための付加的な機構は容易に実施することができるものである。
【００３９】
プラズマＣＶＤ成膜装置１００における直流電源７は、出力電圧を制御することができるような可変電圧の直流電源である。このような直流電源７は適当な制御部７２によって制御される。つまり、制御部７２は、時間の経過に応じて、または、オシロスコープ９と同様の位置に接続された他の電圧測定手段（図示しない）からの信号に基づいて、予めプログラムされたシーケンスに従って直流電源７を制御する。このようにして、プラズマＣＶＤ成膜装置１００は、直流電源７によって、プラズマを励起するための高周波電力を印加しながら、その高周波電力に重畳させてカソード電極２にバイアス電圧を印加することができるように構成される。
【００４０】
ここで、オシロスコープ９を用いて測定されるカソード電極２の電位Ｖｃは、時間ｔともに変化する高周波成分とバイアス電圧とを用いることによって表現することができる。すなわち、電位Ｖｃ（ｔ）は、平均電位Ｖｄｃと電圧振幅Ｖ０ｐを用いて、
Ｖｃ（ｔ）＝Ｖ０ｐ×ｓｉｎ（２πｆ×ｔ）＋Ｖｄｃ              ・・・（１）
と表現される。なお、高周波電圧の周波数をｆとし、アノード電極１に対するバイアス電圧をＶｄｃとしている。このとき、プラズマＣＶＤ法において重要となるプラズマの電位の時間変化Ｖｐ（ｔ）は、非特許文献１に開示されるように、
Ｖｐ（ｔ）＝（Ｖ０ｐ＋Ｖｄｃ）／２×｛１＋ｓｉｎ（２πｆ×ｔ）｝・・・（２）
と表される。イオンが感じる平均の電位Ｖｐは
Ｖｐ＝（Ｖ０ｐ＋Ｖｄｃ）／２                                  ・・・（３）
となり、このＶｐがプラズマ電位と呼ばれる。この値は、基板へ入射するイオンエネルギーに相当するものであり、カソード電位によって算出されることがわかる。図２にカソードとアノード間の電位分布を模式的に示す。プラズマ電位Ｖｐは、図２に示したように電極からの位置に依存するが、電極近傍以外ではほぼ変化しない一様な電位となる。
【００４１】
次に、プラズマＣＶＤ成膜装置１００を用いて薄膜を製造する工程について説明する。まず、基板４をアノード電極１に設置したのちに成膜室３を真空排気する。次に、ヒーターによりアノード電極１を加熱して基板４を所定の温度とする。その後、原料ガスを所定の流量だけ流しつつ成膜室３の圧力を一定に保った状態を実現する。そして、この状態で高周波電源６および直流電源７によってアノード電極１とカソード電極２との間に高周波電力とバイアス電圧とを印加する。その結果、電極間に発生するプラズマによって原料ガスが分解され、時間の経過とともに、基板４上に薄膜が堆積してゆく。この成膜の進行中には、バイアス電圧を変化させても高周波のマッチングが大きくずれることはなく、安定した放電を維持することになんら支障がないことを確認している。
【００４２】
ここで、バイアス電圧Ｖｂに対して、上述のカソード電極２の電位ＶＣ（ｔ）の平均電圧すなわちＶｄｃと電圧振幅Ｖ０ｐとが示す変化の一例を図３に示す。横軸は、バイアス電圧Ｖｂを符号を反転させたものである。また、（３）式により算出したプラズマ電位Ｖｐも併せて図示している。図３に示したように、プロットした全域にわたり、カソード電極２の平均電位Ｖｄｃはバイアス電圧Ｖｂとほぼ一致しており、直流電源７によって生成したバイアス電圧Ｖｂがカソード電極２に印加されていることがわかる。また、バイアス電圧を印加しない状態（すなわち、直流電源７からの出力をカソード電極２に接続しない状態）のＶｄｃは−２Ｖであり、ほぼ零であった。なお、この未接続の場合のカソード電極２の平均電圧Ｖｄｃは、例えばアノード電極１とカソード電極２とのサイズが互いに異なるなどの条件によって、上述の値（−２Ｖ）とは大きく異なる値となることもある。また、バイアス電圧Ｖｂを印加しない状態におけるカソード電極の電位ＶＣ（ｔ）の平均電圧Ｖｄｃは特にセルフポテンシャルと呼ばれるものに相当する。図３に示すように、負バイアス電圧−Ｖｂの増大につれて、電圧振幅Ｖ０ｐは増加し、他方、プラズマ電位Ｖｐは減少している。逆に、正のバイアス電圧Ｖｂを印加するとプラズマ電位Ｖｐは増加する。このように、高周波電力にバイアス電圧Ｖｂを重畳させることによってプラズマ電位Ｖｐを制御することが可能であることを確かめている。
【００４３】
なお、図３のグラフによれば、バイアス電圧Ｖｂを−３５０Ｖ程度とすることによってプラズマ電位Ｖｐは０Ｖになると見積もることができる。しかしながら、実際にその測定を行うと、カソード電極２の電圧が変動してしまい計測することができなかった。その原因として本願の発明者は、プラズマ電位が０Ｖ以下となると高周波放電が不安定になって維持できなくなるために、その不安定さが電圧の変動として観察されるものと推測している。
【００４４】
＜第１実施形態：変型例＞
ところで、本実施形態のプラズマＣＶＤ成膜装置１００における電極の構成を直流回路としてみたときには、アノード電極１とカソード電極２は対称な構造、つまり、区別することができないものであることがわかる。この点に注目して、本実施形態のプラズマＣＶＤ成膜装置１００を変形した実施形態が、図４に示すプラズマＣＶＤ成膜装置２００である。プラズマＣＶＤ成膜装置２００は、カソード電極２にバイアス電圧Ｖｂを印加する構成に代えて、図４に示すように極性を反対にして直流電源７Ａと高周波カットフィルター８Ａとをアノード電極１に接続するように構成している。すなわち、プラズマＣＶＤ成膜装置２００の場合、バイアス電圧Ｖｂが印加されるのはアノード電極１となる。このような構成によっても、上述のプラズマＣＶＤ成膜装置１００と同様のバイアス電圧の印加を成膜処理中に行うことが可能となる。プラズマＣＶＤ成膜装置２００においても、直流電源７Ａは、プラズマＣＶＤ成膜装置１００と同様に、制御部７２Ａによって成膜処理中に出力電圧すなわちアノード電極１へのバイアス電圧が制御される。なお、高周波成分にとっては、アノード電極１を接地させた状態を保ちつつ直流電源７Ａの出力が短絡することを防止するために、プラズマＣＶＤ成膜装置２００の場合には直流カットフィルター１０が用いられる。
【００４５】
なお、これまでに説明した本発明の各実施形態の内容は直流電圧のバイアス電圧に関して記載した。しかし、各実施態様に記載した内容は、バイアス電圧Ｖｂは、それ自体が交流である場合も、また、成分として直流や交流を含むような任意の態様によって変動する場合にも当てはまるものである。例えば、バイアス電圧Ｖｂが交流であったとしても、プラズマ中の電子のみならず質量の大きいイオンもその周波数に追従することができるような周波数であれば、上述の（３）式によって示すプラズマ電位Ｖｐもその周波数に追従して変化する。したがって、交流のバイアス電圧Ｖｂの平均値が零でなければ、プラズマ電位を時間的に変化させることができる。
【００４６】
本願の発明者は、以上の第１実施形態に説明したプラズマＣＶＤ成膜装置１００を用いて実際の微結晶シリコン薄膜太陽電池の試料を作製した。以下に実施例として説明する。
【００４７】
［実施例１］
本発明の第１実施形態として説明したプラズマＣＶＤ成膜装置１００を用いて、バイアス電圧Ｖｂを成膜中に時間的に変化させて成膜処理を行い、成膜処理中のイオン衝撃の大きさを制御して微結晶シリコン薄膜太陽電池を作製した。
【００４８】
成膜される基板は、Ａｇ／ＺｎＯ電極膜が形成されている基板を用い、その基板上に、順次、ｎ型の微結晶シリコン（厚み約３０ｎｍ）、ｉ型の微結晶シリコン（同、約２μｍ）、ｐ型の微結晶シリコン（同、約３０ｎｍ）を形成した。その上に、ＩＴＯ（酸化インジウムスズ）透明電極膜およびＡｇの櫛状の電極を順次形成して太陽電池の実施例１の試料とした。
【００４９】
以下、その成膜条件について具体的に説明する。上述の層構成の太陽電池において、ｉ型の結晶Ｓｉ膜はモノシランガス（ＳｉＨ４）を原料ガス、水素ガスを希釈ガスとして高周波プラズマＣＶＤ法で形成した。また、ｉ型のＳｉ膜を挟むｎ型およびｐ型のＳｉ膜は、ＳｉＨ４および水素ガス中に、それぞれ、ホスフィンガスおよびジボランガスを添加してプラズマＣＶＤ法によって形成した。Ａｇ裏面電極膜とＩＴＯ透明電極膜はスパッタ法で形成したのち、Ａｇ櫛状電極を蒸着法で形成し、実施例１の試料としている。
【００５０】
特に、光電変換層であるｉ型の微結晶シリコン層の成膜条件は次の通りとした。成膜装置は図１に基づいて説明した容量結合型のプラズマＣＶＤ成膜装置１００を用いた。また、プラズマを発生させる条件は、原料ガスとその流量について、ＳｉＨ４を２０ｍＬ／ｍｉｎ．（以下、ｓｃｃｍと表記する。以下の各流量において同じ。）、水素を１７００ｓｃｃｍとした。また、成膜室３の圧力を１６００Ｐａ（１２ｔｏｒｒ）、基板温度（ヒーターの設定温度）を２００℃とした。加えて、高周波電源の周波数および電力を、それぞれ、２７ＭＨｚおよび３００Ｗとした。アノード電極１は図１の通り接地（アース）し、基板４は、図１の紙面において上方となるアノード電極１の面の上に配置した。また、基板上の電極膜はアース電位に接続した。カソード電極２には、実験条件に応じて直流のバイアス電圧Ｖｂを重畳させ、イオン衝撃の低減を図った。
【００５１】
ｉ型の微結晶シリコン層を形成する処理中には、プラズマを励起する放電を続行したままバイアス電圧Ｖｂを変化させた。その具体的なタイミングは、表１に示すように設定した。すなわち、ｉ型の微結晶シリコン層を形成する成膜時間は合計１５分とした。以降の説明において、説明の便宜のため、成膜開始から２分経過までを初期、成膜の開始後２分から１０分までを第２期、成膜の開始後１０分から１５分までを第３期と呼ぶ。また、これにあわせて、ｉ型の微結晶シリコン層のうち、初期、第２期、第３期のそれぞれの間に堆積した部分層を、それぞれ、初期層、第２層、第３層と呼ぶ。なお、ここでの層の区分は説明のためのものに過ぎず、これらの表現を用いる説明は、その層が明確な境界によって仕切られるような多層構造を有することを意図するものではない。
【００５２】
表１に示したように、まず、実施例１の試料１として、成膜時にバイアス電圧Ｖｂを全く印加せずに成膜した。実施例１の試料２は、直流のバイアス電圧Ｖｂを、初期には−１００Ｖ、第２期および第３期は共に全く印加しないという条件にて成膜されている。また、実施例１の試料３は、直流のバイアス電圧Ｖｂを、初期および第２期には−１００Ｖとし、第３期は全く印加せずに作製されている。そして、実施例１の試料４は、直流のバイアス電圧Ｖｂを、初期、第２期および第３期の期間にわたり−１００Ｖとして作製されている。各試料にわたり、他の条件、すなわち、ｎ型およびｐ型の微結晶シリコン層の形成条件は同一に保っている。
【００５３】
ここで、各条件において、プラズマに関連する値である電圧振幅Ｖ０ｐおよびプラズマ電位Ｖｐを見ると、バイアス電圧Ｖｂを印加しない条件すなわち直流電流を接続しない条件においては、カソード電極２の平均電位であるＶｄｃは−２Ｖが生じている。このときのカソード電極２の平均電位であるＶｄｃはプラズマに対するセルフバイアスとなるが、その作用は小さい。この条件では、Ｖ０ｐ＝２１４Ｖ、Ｖｐ＝１０６Ｖとなった。さらに、バイアス電圧Ｖｂを−１００Ｖとする条件では、カソード電極２の平均電位Ｖｄｃもバイアス電圧Ｖｂとほぼ同じ値となって、Ｖ０ｐ＝２３０Ｖ、Ｖｐ＝６５Ｖとなり、バイアス電圧の印加によりプラズマ電位が低下していた。このように、直流バイアス電圧を印加する条件では、印加しない条件に比べて、アノード電極１付近でのイオン衝撃を低減することができた。
【００５４】
そして、各試料にて作製した微結晶シリコン薄膜太陽電池のサンプルについて、太陽電池としての特性をソーラーシミュレータで測定した。測定の光の照射条件は１００ｍＷ／ｃｍ２の光とし、電流一電圧特性を測定することによって評価した。これらの結果も表１に示す。
【００５５】
【表１】
2011162830.tif 000003
【００５６】
以上のような結果が得られた原因について、本願の発明者は、膜の成長の各段階において、膜における結晶化率と結晶粒のサイズがイオン衝撃の強弱によって制御されているためと推測している。つまり、一般に、太陽電池の変換効率を高めるためには、結晶化率には最適値があり、また、結晶粒のサイズは大きい方が望ましいことが知られている。ここで、表１の各試料によって得られた太陽電池の変換効率をみると、バイアス電圧Ｖｂなし（試料１）より、成膜中にバイアス電圧Ｖｂを印加した試料４の方が高い変換効率が達成された。これは、バイアス電圧Ｖｂを印加してプラズマ電位が低下したことがその原因の１つであると本願の発明者は推測している。すなわち、初期から第３期までの成膜工程全般にわたり、アノード電極１に近接する基板に堆積しつつあるシリコン薄膜に対する原料ガスのイオンによるイオン衝撃が抑えられ、結果として微結晶Ｓｉの結晶の成長が促進されて結晶化率が高まり、その結晶粒のサイズが大きくなったためではないかと推測している。
【００５７】
さらに、直流バイアスを初期から第３期まで印加し続けた試料４と比較して、直流バイアスの印加を第２期までとした試料３の方が高い変換効率が実現した。この原因について、本願の発明者は、試料４の条件では、微結晶Ｓｉの成長が進んで、膜中の結晶化率が高くなりすぎていたためではないかと考えている。つまり、試料３では、試料４と比較して、バイアス電圧が印加されない第３期にイオン衝撃による膜へのダメージが大きくなる。そのイオン衝撃は、結晶化された部分に対して悪影響を及ぼすが、一方では、第３層における結晶化率の過大な上昇を抑える作用がある。試料３が試料４と比較して良好な特性を示したのは、第３期におけるイオン衝撃による膜への作用のうち、結晶化率の上昇を抑制する効果が悪影響を上回る効果を持ち、膜全体の結晶化率を最適化することに作用したためではないかと本願の発明者は推測している。
【００５８】
なお、試料２においては、試料１からみると高い変換効率が実現している。これは、初期のバイアス電圧によって膜全体の結晶化率が高まり、結晶粒のサイズを大きくする効果があるためと本願の発明者は推測している。ただし、試料４から見るとその効果が限定されたものとなっている。その原因は、第３期における上述の結晶化された部分に対する悪影響よりも、第３期における結晶化率の上昇が影響しているためではないかと推測している。
【００５９】
このように直流バイアスを時間的に変化されること、つまり、膜の堆積の進行に対応させて変化させながら成膜処理を施すことによって、太陽電池の変換効率すなわち特性を改善することができた。特に、直流のバイアス電圧Ｖｂの印加の態様としては、イオン衝撃の抑制を実現するためにその絶対値を初期には大きくし、その後は、むしろイオン衝撃の作用を利用するためにバイアス電圧Ｖｂを小さくするまたは電圧の印加を停止することが有効であることが確かめられた。
【００６０】
＜第１実施形態：バイアス電圧の印加態様の変型例＞
上述の各実施形態および実施例の結果、並びに上述のメカニズムに対する考察から、以下に、太陽電池の光電変換効率を高める効果が期待できる電圧の印加の態様について説明する。
【００６１】
まず、上述のように、ｉ型の微結晶シリコン層の成膜工程のうち、ある時点まで一定のバイアス電圧を印加し、その時点以降はバイアス電圧の印加を停止する態様がある。この場合には、試料２〜試料４の比較によって、バイアス電圧の印加を停止するタイミングを適宜最適化することができる。その最適化は、例えばバイアス電圧の電圧値のほか、他の成膜条件にも影響される可能性を考慮して、これらの条件の変更に併せて適宜実施される。
【００６２】
次に、バイアス電圧の電圧値を、複数の電圧値とすることができる。上述の実施例の期間に即して説明すれば、たとえば初期には−１５０Ｖ（直流）とし、第２期には、−１００Ｖ（直流）とすることができる。このような電圧印加の態様を図５（ａ）に示している。ここに例示したように、カソード電極２に印加するバイアス電圧を、例えば、初期には−１５０Ｖ、第２期には−１００Ｖ、そして、第３期には０Ｖとすることも本発明の実施の一態様である。このように電圧値を制御すれば、例えば、成膜の初期には、高品質の結晶の生成を目的にイオン衝撃によるダメージを十分に抑制し、第２期には、そのダメージの抑制効果を確保しつつ膜の堆積を進め、第３期には結晶化率が過度に高まることを抑止する、というように、膜の堆積の段階にあわせて膜質を制御することができる。
【００６３】
また、上述の実施例とは異なり、バイアス電圧の電圧値を、成膜期間のある時点以降停止させず、電圧値を小さくして維持するような態様としてもよい。このような電圧印加の態様を図５（ｂ）に示している。具体的には、カソード電極２に印加するバイアス電圧を、例えば、初期および第２期には−１００Ｖとし、そして、第３期には−３０Ｖとすることも本発明の実施の一態様である。上述の実施例の試料３の条件からみて、第３期にバイアス電圧が印加されている。この態様においては、成膜期間の間に常にバイアス電圧を印加しつつ、そのバイアス電圧を成膜の進行に合わせて低下させることによって、イオン衝撃によるダメージを、結晶化率と結晶粒のサイズとの最適化に積極的に利用することができる。この場合も、どのようなタイミングでバイアス電圧を低下させるかは、他の成膜条件とともに適宜最適化される。
【００６４】
さらに、バイアス電圧の電圧値を、一定の割合または一定ではない割合によって、成膜の進行と共にまたは時間と共に逓減させるような態様としてもよい。このような電圧印加の態様を図５（ｃ）に示している。すなわち、カソード電極２に印加するバイアス電圧を、例えば、初期および第２期にわたって、−１００Ｖから−２０Ｖになるようにその絶対値を逓減させ、そして、第３期には−２０Ｖを維持するようにすることも本発明の実施の一態様である。この態様では、膜の成長が実際には連続的に進行していることを反映させて各瞬間に最適なバイアス電圧を印加することが可能となり、成膜条件を良好に最適化することができる。
【００６５】
これまでの説明においては説明の便宜上、初期、第２期、第３期と期間を分けて説明しているが、実際の膜は厚み方向に連続的に成膜されてゆく。従って、膜の形成と共に連続的にまたは滑らかにバイアス電圧を制御することによって、連続した膜の厚み方向の各位置において適切なイオン衝撃の量になるようにも制御することができる。
【００６６】
以上の種々のバイアス電圧の印加の態様は、成膜工程の少なくとも一部の期間に実施することができる。例えば、一定のバイアス電圧の印加の後に、ある時点からバイアス電圧を逓減させてゆくことができる。また、高いバイアス電圧の後低いバイアス電圧を印加する（またはバイアス電圧を停止する）というバイアス電圧の印加シーケンスを複数回繰り返すようにすることも本発明の一部として含まれる。
【００６７】
このように、電極にバイアス電圧を印加することによって膜に入射するイオン衝撃を制御する手法において、その電圧をプラズマを励起している際に制御することによって、微結晶シリコン太陽電池の特性を向上させることができる。特に、この手法は、直流バイアス電圧を変えることによる放電への影響が非常に少なく、安定した成膜が維持できるという効果を奏する。
【００６８】
＜第１実施形態：他の変型例＞
本発明は、上述の具体的態様にのみ限定されるものではない。例えば、図示したいずれのプラズマＣＶＤ成膜装置の態様も水平に電極面を向けて図面上下方の電極に基板を配置している。しかし、本願の実施態様は、例えば何らかの基板ホルダーを用いることによって、水平に向いた平行平板の上側の電極に近接させて基板を保持するようにして実施すること、また、垂直に向けられた平行平板の２つの電極を用い、それらの電極の間に垂直に向けた基板を配置するような実施形態によって実施することもできる。また、その成膜される基板も、文字通りの板状のもののみならず、任意の形状の基材または基体を本願の基板として利用することができる。そして、その基板の材質としても、ガラスやステンレス板、樹脂板等の種々の材質を含み、さらには、本実施形態には、可撓性樹脂フィルム等のように形状が変形するような基板を用いることもできる。
【００６９】
本発明のいずれかの態様によって形成される膜または層が、いずれかの面の少なくとも一部の領域の上に形成された基板すなわち成膜済基板は、任意の電気機器、電力機器、および、電子機器の一部をなすことによって各種の態様にて利用される。例えば、成膜済基板は、上述のように薄膜型太陽電池のセルを構成する。これ以外にも、成膜済基板は、液晶表示装置や有機ＥＬディスプレイなどに利用するＴＦＴ（薄膜トランジスタ）などアクティブ素子を備えるアレイ基板としても利用されることができる。この場合、必ずしもイオン衝撃の作用を初期に抑制しておいてその後にその抑制の程度を弱めるような態様を用いる必要はなく、プラズマが励起されている段階でバイアス電圧を制御する任意の態様から目的に合わせて実施することができる。例えば、移動度などの結晶化率によって影響される物性を目的の値になるように制御したり、素子ごとの特性ばらつきを抑止して均一性を高めたりするために、グレインサイズを調整したりすることも、本発明のいずれかの態様によって容易に実施することができる。
【００７０】
以上、本発明のいくつかの実施形態について具体的に説明した。上述の各実施形態は、発明を説明するために記載されたものであり、本出願の発明の範囲は、特許請求の範囲の記載に基づいて定められるべきものである。また、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。
【産業上の利用可能性】
【００７１】
本発明は、高性能な膜が得られる薄膜を形成する方法または成膜装置を実現することにより、そのような膜を利用する電力機器または電気機器の普及または高性能化に大きく貢献する。
【符号の説明】
【００７２】
１  アノード電極
２  カソード電極
３  成膜室
４  基板
５  整合器
６  高周波電源
７、７Ａ  直流電源
７２、７２Ａ  制御部
８、８Ａ  高周波カットフィルター
９  オシロスコープ
１０  直流カットフィルター
【図１】
2011162830.tif 000004
【図２】
2011162830.tif 000005
【図３】
2011162830.tif 000006
【図４】
2011162830.tif 000007
【図５】
2011162830.tif 000008
【図６】
2011162830.tif 000009