(57)【要約】【課題】ＣＣＤ型固体撮像素子の孤立電極膜の面積を広くし、孤立電極膜とシャント配線とのコンタクト部の配置自由度を増大させる。【解決手段】複数の画素が表面部に二次元アレイ状に配列形成された半導体基板と、画素列に沿って半導体基板に形成された電荷転送路の埋め込みチャネル４３ａと、半導体基板の表面のゲート絶縁膜を介して埋め込みチャネル４３ａの上に形成され画素行に沿って連続して敷設される第１の転送電極膜４３ｂと、埋め込みチャネル４３ａに沿って第１の転送電極膜４３ｂと交互に配置される第２の転送電極膜４３ｃを構成し隣接する埋め込みチャネル複数本毎の上に配置され画素行に沿う方向に分離して設けられた孤立電極膜４３ｃと、転送電極膜４３ｂの上に絶縁層を介して敷設されコンタクト部４８を通して孤立電極膜４３ｃに電気的に接続されるシャント配線４７とを備える。【選択図】図６
2011210908.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が表面部に二次元アレイ状に配列形成された半導体基板と、前記画素で構成される画素列に沿って前記半導体基板に形成された電荷転送路の埋め込みチャネルと、前記半導体基板の表面のゲート絶縁膜を介して前記埋め込みチャネルの上に形成され前記画素で構成される画素行に沿って連続して敷設される第１の転送電極膜と、前記埋め込みチャネルに沿って前記第１の転送電極膜と交互に配置される第２の転送電極膜を構成し隣接する前記埋め込みチャネル複数本毎の上に配置され前記画素行に沿う方向に分離して設けられた孤立電極膜と、前記第１の転送電極膜の上に絶縁層を介して敷設されコンタクト部を通して前記孤立電極膜に電気的に接続されるシャント配線とを備えるＣＣＤ型固体撮像素子。
【請求項２】
請求項１に記載のＣＣＤ型固体撮像素子であって、前記複数本は２本であるＣＣＤ型固体撮像素子。
【請求項３】
請求項１又は請求項２に記載のＣＣＤ型固体撮像素子であって、前記コンタクト部の面積を、前記孤立電極膜の少なくとも４０％の領域としたＣＣＤ型固体撮像素子。
【請求項４】
請求項１又は請求項２に記載のＣＣＤ型固体撮像素子であって、前記コンタクト部の、前記孤立電極膜下の複数の前記埋め込みチャネルに対する幅方向の長さを、前記孤立電極膜の少なくとも７０％の領域としたＣＣＤ型固体撮像素子。
【請求項５】
請求項１又は請求項２に記載のＣＣＤ型固体撮像素子であって、前記コンタクト部の大きさを、前記埋め込みチャネルに該コンタクト部がかかる面積を製造上最小限にしたＣＣＤ型固体撮像素子。
【請求項６】
請求項１又は請求項２に記載のＣＣＤ型固体撮像素子であって、前記コンタクト部を、前記複数本の埋め込みチャネルの間に設けたＣＣＤ型固体撮像素子。
【請求項７】
請求項１又は請求項２に記載のＣＣＤ型固体撮像素子であって、前記コンタクト部を、前記埋め込みチャネルの位置とずらして設けたＣＣＤ型固体撮像素子。
【請求項８】
請求項１乃至請求項７のいずれか１項に記載のＣＣＤ型固体撮像素子であって、前記コンタクト部を、前記孤立電極膜の中央部に設けたＣＣＤ型固体撮像素子。
【請求項９】
請求項１又は請求項２に記載のＣＣＤ型固体撮像素子であって、前記孤立電極膜を読出電極と兼用にすると共に、前記コンタクト部を、該読出電極の読出位置に偏在させるＣＣＤ型固体撮像素子。
【請求項１０】
請求項１乃至請求項９のいずれか１項に記載のＣＣＤ型固体撮像素子を搭載した撮像装置。
【請求項１１】
複数の画素を半導体基板の表面部に二次元アレイ状に配列形成し、前記画素で構成される画素列に沿って電荷転送路の埋め込みチャネルを前記半導体基板に形成し、前記半導体基板の表面のゲート絶縁膜を介して前記埋め込みチャネルの上に形成する第１の転送電極膜を前記画素で構成される画素行に沿って連続して敷設し、前記埋め込みチャネルに沿って前記第１の転送電極膜と交互に第２の転送電極膜を配置し、該第２の転送電極膜を隣接する前記埋め込みチャネル複数本毎の上に配置すると共に該第２の転送電極膜を前記画素行に沿う方向に分離した孤立電極膜とし、前記第１の転送電極膜の上に絶縁層を介してシャント配線を敷設して前記孤立電極膜にコンタクト部を介して電気的に接続するＣＣＤ型固体撮像素子の製造方法。
【請求項１２】
請求項１１に記載のＣＣＤ型固体撮像素子の製造方法であって、前記複数本は２本とするＣＣＤ型固体撮像素子の製造方法。
【請求項１３】
請求項１１又は請求項１２に記載のＣＣＤ型固体撮像素子の製造方法であって、前記コンタクト部の面積を、前記孤立電極膜の少なくとも４０％の領域としたＣＣＤ型固体撮像素子の製造方法。
【請求項１４】
請求項１１又は請求項１２に記載のＣＣＤ型固体撮像素子の製造方法であって、前記コンタクト部の、前記孤立電極膜下の複数の前記埋め込みチャネルに対する幅方向の長さを、前記孤立電極膜の少なくとも７０％の領域としたＣＣＤ型固体撮像素子の製造方法。
【請求項１５】
請求項１１又は請求項１２に記載のＣＣＤ型固体撮像素子の製造方法であって、前記コンタクト部の大きさを、前記埋め込みチャネルに該コンタクト部がかかる面積を製造上最小限にしたＣＣＤ型固体撮像素子の製造方法。
【請求項１６】
請求項１１又は請求項１２に記載のＣＣＤ型固体撮像素子の製造方法であって、前記コンタクト部を、前記複数本の埋め込みチャネルの間に設けたＣＣＤ型固体撮像素子の製造方法。
【請求項１７】
請求項１１又は請求項１２に記載のＣＣＤ型固体撮像素子の製造方法であって、前記コンタクト部を、前記埋め込みチャネルの位置とずらして設けたＣＣＤ型固体撮像素子の製造方法。
【請求項１８】
請求項１１乃至請求項１７のいずれか１項に記載のＣＣＤ型固体撮像素子の製造方法であって、前記コンタクト部を、前記孤立電極膜の中央部に設けたＣＣＤ型固体撮像素子の製造方法。
【請求項１９】
請求項１１又は請求項１２に記載のＣＣＤ型固体撮像素子の製造方法であって、前記孤立電極膜を読出電極と兼用にすると共に、前記コンタクト部を、該読出電極の読出位置に偏在させるＣＣＤ型固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細化及び高速駆動化に好適な構造を持つＣＣＤ型固体撮像素子及びその製造方法並びにこのＣＣＤ型固体撮像素子を搭載した撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤ型固体撮像素子は、１０００万画素以上を搭載するのが普通となり、更なる多画素化のために、素子構造の微細化，高速駆動化が図られている。
【０００３】
図１０は、例えば下記の特許文献１に記載されている従来のＣＣＤ型固体撮像素子を示しており、素子構造の微細化，高速駆動化を図る構造を示している。図示する例の固体撮像素子は、各画素１が正方格子配列され、各画素列に沿って垂直電荷転送路２が形成されている。垂直電荷転送路２は、図示されていないが、半導体基板に形成された埋め込みチャネルと、その上にゲート絶縁膜を介して形成された垂直転送電極膜で構成される。
【０００４】
従来のＣＣＤ型固体撮像素子では、垂直方向に連続する複数枚の転送電極膜は、隣接部で２層に重なり合う２層構造が採用されていたが、近年のＣＣＤ型固体撮像素子では、例えば下記の特許文献２に記載されている単層電極構造をとり、垂直方向に隣接する垂直転送電極膜は、重なり合うことなく、微細な間隔を開けて単層で形成される様になっている。
【０００５】
また、従来のＣＣＤ型固体撮像素子における各列の垂直転送電極膜は、同一垂直位置で水平方向に連続して形成されるのが一般的であった。転送電極膜はポリシリコン膜で形成されるため、微細化のために細線化されると抵抗が大きくなり、垂直転送パルスが両端から印加されると、中央部分にまで伝播されるまでに時間遅れが生じ、高速駆動の障害になっていた。
【０００６】
そこで、図１０に示す様に、水平方向に連続する転送電極膜２ａと、孤立した浮島形状の転送電極膜２ｂとを垂直方向に交互に設け、転送電極膜２ａ上に絶縁層を介して金属配線３等のシャント配線を敷設し、シャント配線３及びコンタクト部４を通して孤立電極膜２ｂに転送パルスを供給する構成が採用される様になっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６―１４０４１１号公報
【特許文献２】特開平７―１７６７１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
浮島状の孤立電極膜２ｂとシャント配線３とのコンタクトをとって孤立電極膜２ｂに転送パルス等を印加する場合、従来の構成では、孤立電極膜２ｂは、１本の垂直電荷転送路（埋め込みチャネル）の幅方向に１枚の孤立電極膜２ｂしか配置できないためその面積が小さく、孤立電極膜２ｂとシャント配線３との間のコンタクト部４を形成するコンタクトホールの置き方に自由度が無いという問題がある。
【０００９】
本発明の目的は、浮島状の孤立電極膜の面積を広くとり、孤立電極膜とシャント配線とのコンタクトホールの配置自由度を増したＣＣＤ型固体撮像素子及びその製造方法並びに撮像装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明のＣＣＤ型固体撮像素子は、複数の画素が表面部に二次元アレイ状に配列形成された半導体基板と、前記画素で構成される画素列に沿って前記半導体基板に形成された電荷転送路の埋め込みチャネルと、前記半導体基板の表面のゲート絶縁膜を介して前記埋め込みチャネルの上に形成され前記画素で構成される画素行に沿って連続して敷設される第１の転送電極膜と、前記埋め込みチャネルに沿って前記第１の転送電極膜と交互に配置される第２の転送電極膜を構成し隣接する前記埋め込みチャネル複数本毎の上に配置され前記画素行に沿う方向に分離して設けられた孤立電極膜と、前記第１の転送電極膜の上に絶縁層を介して敷設されコンタクト部を通して前記孤立電極膜に電気的に接続されるシャント配線とを備えることを特徴とする。
【００１１】
本発明のＣＣＤ型固体撮像素子の製造方法は、複数の画素を半導体基板の表面部に二次元アレイ状に配列形成し、前記画素で構成される画素列に沿って電荷転送路の埋め込みチャネルを前記半導体基板に形成し、前記半導体基板の表面のゲート絶縁膜を介して前記埋め込みチャネルの上に形成する第１の転送電極膜を前記画素で構成される画素行に沿って連続して敷設し、前記埋め込みチャネルに沿って前記第１の転送電極膜と交互に第２の転送電極膜を配置し、該第２の転送電極膜を隣接する前記埋め込みチャネル複数本毎の上に配置すると共に該第２の転送電極膜を前記画素行に沿う方向に分離した孤立電極膜とし、前記第１の転送電極膜の上に絶縁層を介してシャント配線を敷設して前記孤立電極膜にコンタクト部を介して電気的に接続することを特徴とする。
【００１２】
本発明の撮像装置は、上記のＣＣＤ型固体撮像素子を搭載したことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、浮島状の孤立電極膜の面積が広くとれ、孤立電極膜とシャント配線とのコンタクト部の配置自由度が増す。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態に係る撮像装置の機能ブロック図である。
【図２】図１に示す固体撮像素子の表面模式図である。
【図３】図２に示す固体撮像素子の１画素周りの拡大図である。
【図４】本発明の第２実施形態に係る固体撮像素子の１画素周りの拡大図である。
【図５】本発明の第３実施形態に係る固体撮像素子の１画素周りの拡大図である。
【図６】本発明の第４実施形態に係る固体撮像素子の１画素周りの拡大図である。
【図７】本発明の第５実施形態に係る固体撮像素子の１画素周りの拡大図である。
【図８】図６のVIII―VIII線位置における断面模式図で示される製造工程図である。
【図９】図６のIX―IX線位置における断面模式図である。
【図１０】従来のＣＣＤ型固体撮像素子の平面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１６】
図１は、本発明の第１の実施形態に係る撮像装置（デジタルカメラ）の機能ブロック図である。この撮像装置２０は、被写体光像を電気信号の撮像画像データに変換するＣＣＤ型の固体撮像素子２１と、固体撮像素子２１から出力されるアナログの画像データを自動利得調整（ＡＧＣ）や相関二重サンプリング処理等のアナログ処理するアナログ信号処理部２２と、アナログ信号処理部２２から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル変換部（Ａ／Ｄ）２３と、後述のシステム制御部（ＣＰＵ）２９からの指示によってＡ／Ｄ２３，アナログ信号処理部２２，固体撮像素子２１の駆動制御を行う駆動制御部（タイミングジェネレータを含む）２４と、ＣＰＵ２９からの指示によって発光するフラッシュ２５とを備える。
【００１７】
本実施形態のデジタルカメラは更に、Ａ／Ｄ２３から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部２６と、画像データをＪＰＥＧ形式などの画像データに圧縮したり逆に伸長したりする圧縮／伸長処理部２７と、メニューなどを表示したりスルー画像や撮像画像を表示する表示部２８と、デジタルカメラ全体を統括制御するシステム制御部（ＣＰＵ）２９と、フレームメモリ等の内部メモリ３０と、ＪＰＥＧ画像データ等を格納する記録メディア３２との間のインタフェース処理を行うメディアインタフェース（Ｉ／Ｆ）部３１と、これらを相互に接続するバス４０とを備え、また、システム制御部２９には、ユーザからの指示入力を行う操作部３３が接続されている。
【００１８】
図２は、図１に示す固体撮像素子２１の表面模式図である。半導体基板４１の表面部には複数のフォトダイオード（光電変換素子、以下、画素ともいう。）４２が二次元アレイ状に、この例では奇数行の画素行に対して偶数行の画素行が１／２画素ピッチづつずらして形成されている。
【００１９】
各画素列に沿って垂直電荷転送路（ＶＣＣＤ）４３が各画素を避けるように蛇行して形成され、各垂直電荷転送路４３の転送方向端部に沿って水平電荷転送路（ＨＣＣＤ）４４が形成され、水平電荷転送路４４の転送方向端部には出力アンプ４５が形成されている。
【００２０】
斯かる構成の固体撮像素子２１では、各画素４２が被写体からの受光量に応じた信号電荷を蓄積し、この信号電荷が対応の垂直電荷転送路４３に読み出されて垂直方向に転送され、次に水平電荷転送路４４によって水平方向に転送され、出力アンプ４５が信号電荷量に応じた電圧値信号を撮像画像信号として出力する。
【００２１】
垂直電荷転送路４３は、半導体基板４１の表面部に形成された埋め込みチャネルと、半導体基板表面に形成された酸化膜（ゲート絶縁膜）を介して形成された転送電極膜とによって構成される。
【００２２】
なお、「垂直」「水平」という用語を使用して説明したが、これは半導体基板４１の表面に沿う「１方向」「この１方向に対して略直角の方向」という意味である。
【００２３】
図３は、図２に示す１つの画素４２周りの拡大図である。１本の画素列の両脇には、２本の垂直電荷転送路の埋め込みチャネル４３ａが形成される。この２本の埋め込みチャネル４３ａは、当該画素列の画素４２が無い場所では近接して設けられ、この近接した部分の両脇には、左右の画素列の別の画素４２が設けられる。
【００２４】
２本の埋め込みチャネル４３ａに挟まれる画素４２の存在箇所では、２本の埋め込みチャネル４３ａは画素４２を避けるように離間して生成され、全体として垂直方向に蛇行して形成される。
【００２５】
垂直転送電極膜は、本実施形態では２種類の転送電極膜で構成される。１つが、水平方向に連続して形成される転送電極膜４３ｂであり、もう１つが浮島状の孤立電極膜４３ｃである。転送電極膜４３ｂと孤立電極膜４３ｃとは垂直方向（縦方向）に交互に設けられる。本実施形態では、転送電極膜４３ｂと孤立電極膜４３ｃとは単層膜構造でなるが、２層構造でも良い。転送電極膜４３ｂ，４３ｃは、ポリシリコン膜やポリサイド膜で形成されるが、低抵抗のポリサイド膜の方がより好ましい。
【００２６】
水平方向に連続する転送電極膜４３ｂは、各画素４２の上縁部分や下縁部分に沿うように水平方向に蛇行しながら延びており、孤立電極膜４３ｃは、垂直方向上下の２本の転送電極膜４３ｂに挟まれる位置、即ち、各画素４２の中央部分に隣接する位置に設けられる。
【００２７】
この孤立電極膜４３ｃは、２本の埋め込みチャネル４３ａが近接する部分に設けられ、かつ２本の垂直電荷転送路４３で共用される様に広い面積となっている。即ち、１本の垂直電荷転送路４３において、各孤立電極膜４３ｃは、順に、左隣の垂直電荷転送路と共用、右隣の垂直電荷転送路と共用、左隣の垂直電荷転送路と共用、……、となっている。また、各孤立電極膜４３ｃは、図示の例では、左側の画素４２の読出電極兼用となっている。
【００２８】
孤立電極膜４３ｃに転送パルスや読出パルスを供給するシャント配線（図３では図示省略）は、水平方向に連続する転送電極膜４３ｂの上に絶縁層を介して敷設され、シャント配線と孤立電極膜４３とが所要位置にてコンタクトホールを介し電気的に接続される。
【００２９】
本実施形態によれば、孤立電極膜４３ｃの面積を広く２電極膜分とすることができるため、コンタクトホールの配置設計の自由度が増し、それぞれのデバイス特性に最適な場所や形状、量産性や製造コストに応じて、コンタクトホールを置くことが可能となる。
【００３０】
図４は、本発明の第２実施形態に係る固体撮像素子の１つの画素周りの拡大図である。本実施形態の基本構造は図３と同じであり、本実施形態では、具体的なコンタクトホールの配置位置を示している。
【００３１】
図示する例では、水平方向に延びる転送電極膜４３ｂの上に絶縁層（図示せず）を介してシャント配線（メタル配線）４７を敷設し、シャント配線４７が画素４２上縁部を渡る部分で孤立電極膜４３ｃ上に延びる延出部４７ａを設け、この延出部４７ａにコンタクトホール４８を設け、シャント配線４７と孤立電極膜４３ｃとを電気的に接続している。
【００３２】
この実施形態では、シャント配線４７とコンタクトホール４８を、製造安定性を最重要視しつつ、懸念される埋め込みチャネルのポテンシャル変動を起こし難いように配置している。即ち、コンタクトホール４８が両方の埋め込みチャネル４３ａ間に渡り、コンタクトホール４８の両端位置を、それぞれ埋め込みチャネル４３ａの中央部分以下で、両方の埋め込みチャンネルにかかるコンタクトホールの面積を同一としている。
【００３３】
この構造によれば、１．４μｍ□の画素においても、０．２×０．６μｍ程の充分に大きなコンタクトホールパターンが実現可能となる。孤立電極膜４３ｃにコンタクトさせるだけならば、この構造により、１．４μｍ□画素において、０．４×０．８μｍ程度の大きなコンタクトホールを配置することができる。
【００３４】
これにより、例えば、１．２〜０．９μｍ□画素のような微細化をしても、現在の微細加工製造技術で充分に対処可能であり、現在、充分に確立した安価な０．１８〜０．２５μｍルールの微細加工技術が使える。
【００３５】
一般的な正方格子配列のＣＣＤ型固体撮像素子では、単層電極構造の孤立電極膜は、１本の埋め込みチャンネルに対し幅方向に１枚の孤立電極膜しか置けないため、シャント配線コンタクトホールの位置は、図１０に示す通り、ほとんどの場合、埋め込みチャンネル上に置かざるを得ない。それも、ほとんどの場合、コンタクトホール全域を埋め込みチャンネル上に開けざるを得ない。
【００３６】
埋め込みチャンネル上にコンタクトホールを開けて導電体（シャント配線材料）で埋めコンタクト部にすると、接合するシャント配線材料と転送電極膜材料との反応の状態によっては、電極／絶縁膜界面の仕事関数が局所的に変化してしまう。この仕事関数が変化すると、埋め込みチャンネルのポテンシャルが局所的に変化してしまう虞があり、転送効率が劣化しデバイス特性が劣化してしまう虞が生じる場合がある。
【００３７】
これに対し、本実施形態の構造によれば、埋め込みチャンネル上にかかるコンタクトホールの面積を最小限に抑えつつ、充分に大きなコンタクトホールを開けることが可能となり、製造安定性を確保することも可能となる。
【００３８】
これに対し、図１０に示した従来技術では、１．４μｍ□画素の埋め込みチャネル幅（０．２μｍ程度）を考えると、すでに、コンタクトホールの短辺は０．１μｍ台の微細加工が必要になっており、微細加工技術が９０ｎｍ〜０．１３μｍ世代程度の現在でも比較的高価な製造技術が必要となる。更に、今後の微細化に対して、加工形状の安定性や、加工プロセスの難度及び費用は、各段に高くなってしまう可能性がある。
【００３９】
図５は、本発明の第３実施形態に係る１つの画素周りの拡大図である。本実施形態では、図示する様に、孤立電極膜４３ｃの面積の少なくとも６０％を覆うよう延出部４７ａを設け、この延出部４７ａの少なくとも６５％以上の領域をコンタクトホール４８とし、孤立電極膜４３ｃの面積の４０％という広い領域をコンタクトホール４８とし、シャント抵抗の低減を図っている。
【００４０】
また、図５の実施形態では、図示する様に、孤立電極膜４３ｃ下の２本の埋め込みチャネル４３aに対する幅方向の長さの少なくとも８０％の延出部４７ａを設け、この延出部４７ａの、前記幅方向の長さの少なくとも８０％のコンタクトホール４８とし、孤立電極膜４３ｃの、前記幅方向の長さの少なくとも７０％という広い領域をコンタクトホール４８とし、シャント抵抗の低減を図っている。
【００４１】
上述した様に、埋め込みチャネル上にコンタクトホール４８を設ける場合、材料の選択を誤ると埋め込みチャネルのポテンシャルに変動をきたす虞があるが、微細化が進展したり、あるいは製造技術上、コンタクトホール４８を小さくできない場合も生じる。本実施形態は、そのときの実施形態であり、シャント配線材料や転送電極材料の選択は慎重に行う必要がある。
【００４２】
本実施形態は、製造安定性を最重要視した実施形態であり、現在の最先端微細画素である１．４μｍ□画素においても、０．３×１．０μｍ程の非常に大きなコンタクトホールを開ける事ができ、現荘、充分に確立した安価な、０．２５〜０．３５μｍルールの微細加工技術で充分に対応し得る。
【００４３】
図５では、１つのコンタクトホール４８を開けているが、この領域に、例えば０．２μｍ□のコンタクトホールを複数配置した構造をとってもよい。
【００４４】
本実施形態によれば、例えば、１．３〜０．９μｍ□画素のように、今後、更に微細化されて行くと予想される可視光イメージセンサにおいても、短辺０．２μｍ以上の確保が出来、やはり、現在、充分に確立した安価な、０．１８〜０．２５μｍルールの微細加工技術で充分に対応できる。
【００４５】
図６は、本発明の第４実施形態に係る１つの画素周りの拡大図である。本実施形態では、コンタクトホール４８を、２つの埋め込みチャネル４３ａ間に設けている。
【００４６】
本実施形態では、上述した実施形態よりコンタクトホール４８の面積を小さくし、埋め込みチャネル４３ａにかからないようにしている。
【００４７】
第２実施形態（図４）の場合、コンタクトホール４８が若干、埋め込みチャネル４３ａにかかってしまっているが、本実施形態では、全く、かかっていないため、シャント配線材料や転送電極材料に関わらず、埋め込みチャネル４３ａのポテンシャル変動を回避でき、材料選択幅が広がると共に転送劣化の心配が無いという利点がある。
【００４８】
また、本実施形態では、コンタクトホール４８が、転送電極膜４３ｃの中央の左右対称位置に設けられているため、転送効率が安定するという利点もある。
【００４９】
本実施形態では、１．４μｍ□画素においても、０．２×０．２μｍ程のコンタクトホール４８が形成でき、０．１８〜０．２５μｍ世代といった、現在、充分に確立された比較的安価な製造技術で製造することができる。また、本実施形態の構造では、例えば１．２〜０．９μｍ□画素のような微細化をしても、０．１μｍ程度かそれ以上のコンタクトホールが確保でき、現在確立されている６５ｎｍ〜０．１３μｍ世代の製造技術で製造することが可能である。
【００５０】
なお、図６に示すコンタクトホール４８は、２本の埋め込みチャネル４３ａ間に余裕を持って形成しているが、これは確実に埋め込みチャネル４３ａにコンタクトホール４８がかからないようにマージンをとって製造しているためであり、もう少し幅広にしてかつ埋め込みチャネル４３ａにかからない様にコンタクトホール４８を形成しても良いことはいうまでもない。
【００５１】
図７は、本発明の第５実施形態に係る１つの画素周りの拡大図である。本実施形態は、例えば図６に示すコンタクトホール４８を、画素４２の信号電荷読出側に偏在させ、トランスファーゲート（ＴＧ）の直上に設けて読出特牲やカットオフ特性を最重要視した実施形態である。
【００５２】
この実施形態では、読出側（トランスファーゲート）にコンタクトホール４８を設けることにより、読出電極４３ｃへの読出パルス伝搬時定数を最小にすることができ、読出特性を最良の状態にすることができる。
【００５３】
本実施形態の構造も、１．４μｍ□画素において、０．２×０．２μｍ程のコンタクトホールが形成でき、０．１８〜０．２５μｍ世代といった、現在、充分に確立された比較的安価な製造技術で製造することができ、更なる微細化に対して、上記実施形態の説明で述べた様に対処可能である。
【００５４】
図８は、図６のVIII―VIII線位置における断面模式図を用いた製造工程図である。先ず、工程（ａ）で、ｎ型半導体基板４１の表面部にｐウェル層４１ａを形成し、このｐウェル層４１ａ内に、画素（フォトダイオード）４２を構成するｎ領域（図では、このｎ領域を「４２」の符号で示す。）を形成すると共に垂直電荷転送路４３を構成する２本の埋め込みチャネル（ｎ領域）４３ａを形成する。そして、半導体基板４１の表面にゲート絶縁膜４３ｅを形成し、その上に転送電極膜材料を積層する。
【００５５】
この転送電極膜をパターンエッチングし、ゲート絶縁膜４３ｅを介して２本の埋め込みチャネル４３ａ上に浮島状の孤立電極膜４３ｃを形成すると共に、転送電極膜４３ｂ（図８には図示せず）も形成する。
【００５６】
シリコン基板４１内の拡散層の導電型は、工程（ａ）で説明したｎ領域４２等が一般的であるが、全て逆導電型でも構わない。ゲート絶縁膜４３ｅは、例えば熱酸化膜として形成しても良く、また、ＣＣＤ型固体撮像素子で一般的なＯＮＯ膜でも良い。ゲート絶縁膜材料としての性能が得られる膜であればどの様な膜でも良い。
【００５７】
転送電極膜４３ｂ，４３ｃは、ｎ型ポリシリコン（Ｎ＋Ｐｏｌｙ−Ｓｉ）で良く、また、ｐ型ポリシリコンであっても良い。例えば、ＷＳｉ／Ｎ＋Ｐｏｌｙ−Ｓｉ積層のような、ポリサイド構造であっても良い。
【００５８】
次の工程（ｂ）では、ＣＶＤ法により、酸化膜（ＳｉＯ）５１，窒化膜（ＳｉＮ）５２，酸化膜（ＳｉＯ）５３を積層させ、パターニング，絶縁膜エッチングを行い、コンタクトホール（ｖｉａ）４８を開ける。
【００５９】
なお、上記のＳｉＯは、基本的には一般的なＳｉＯ２であり、ＳｉＮは、基本的には一般的なＳｉ３Ｎ４であるが、熱酸化膜はともかく、特に層間膜等では完全な組成にならないため、ＳｉＯ，ＳｉＮと表記したに過ぎない。その他の化合物の表記も同様である。
【００６０】
ここで、図示する例では、層間絶縁膜に積層構造を用いたが、これは、後の構造を作りやすくするためであって、層間絶縁膜は、単層であっても積層であっても構わない。
【００６１】
次の工程（ｃ）では、更に、パターニングと酸化膜エッチングを行い、配線用溝（trench）５５を形成する。積層構造の層間絶縁膜を使用したことで、配線用溝５５を形成する酸化膜エッチング加工の精度を上げることができる。
【００６２】
その後、工程（ｄ）で、ＣＶＤ法又はＰＶＤ法により、タングステン（Ｗ）を堆積させることで、転送電極膜４３ｂ上に敷設されるシャント配線の材料を積層すると共にコンタクトホール４８内がタングステン（Ｗ）で埋められ、シャント配線４７と孤立電極膜４３ｃとが接続される。
【００６３】
本実施形態では、シャント配線材料としてタングステン（Ｗ）を用いたが、埋め込み性の良い導電膜であれば別の材料でも良い。例えば、ＣＶＤ法によるポリシリコンでも良いし、メッキ法による銅（Ｃｕ）であってもよい。もちろん、導電膜の単層構造でも積層構造でも構わない。
【００６４】
積層構造とは、例えば、Ｗ／ＴｉＮやＷ／ＴｉＮ／Ｔｉ構造である。しかし、シャント配線４７は、低抵抗を目指す場合がほとんどであるため、ポリシリコン膜は適切でない場合がある。
【００６５】
次の工程（ｅ）では、ＳｉＯ層５３をストッパ膜としてＣＭＰ又はエッチバックを行い、シャント配線４７の表面を平坦化する。このシャント配線４７の製造方法は、いわゆる、ビアを先に形成するデュアルダマシンという製造方法である。
【００６６】
本実施形態では、デュアルダマシン・プロセスを使用した固体撮像素子の製造方法を示したが、これは、微細画素構造において、遮光、層内レンズ等の光学層を形成しやすくするために、平坦性の良い製法が有利であるからである。もちろん、ビア形成、メタル堆積、パターニング，メタルエッチングという、より古くからある製造方法でも製造可能である。
【００６７】
その後、工程（ｆ）で、ＣＶＤ法又はＰＶＤ法により、キャップ層として酸化膜（ＳｉＯ）５４を堆積させる。層間絶縁膜５４として通常よく使用される酸化膜を用いたが、絶縁膜材料としての性能が得られる膜であれば他の材料でも良い。
【００６８】
図９は、図６のIX―IX線位置における断面模式図である。図８の工程（ｆ）までで、図９のＳｉＯ層５４まで形成される。この後、通常のＣＣＤ型固体撮像素子の製造方法と同様にして、遮光膜（Ｗ）５７，層間絶縁膜（ＳｉＯ）５８、層内レンズ（ＳｉＮ）５９、平坦化層（ＰＬ）６０、カラーフィルタ（ＣＦ）６１、マイクロレンズ（ＭＣＬ）６２を形成する。
【００６９】
以上述べた実施形態のＣＣＤ型固体撮像素子及びその製造方法は、複数の画素を半導体基板の表面部に二次元アレイ状に配列形成し、前記画素で構成される画素列に沿って電荷転送路の埋め込みチャネルを前記半導体基板に形成し、前記半導体基板の表面のゲート絶縁膜を介して前記埋め込みチャネルの上に形成する第１の転送電極膜を前記画素で構成される画素行に沿って連続して敷設し、前記埋め込みチャネルに沿って前記第１の転送電極膜と交互に第２の転送電極膜を配置し、該第２の転送電極膜を隣接する前記埋め込みチャネル複数本毎の上に配置すると共に該第２の転送電極膜を前記画素行に沿う方向に分離した孤立電極膜とし、前記第１の転送電極膜の上に絶縁層を介してシャント配線を敷設して前記孤立電極膜にコンタクト部を介して電気的に接続することを特徴とする。
【００７０】
また、実施形態のＣＣＤ型固体撮像素子及びその製造方法は、前記複数本を２本とすることを特徴とする。
【００７１】
また、実施形態のＣＣＤ型固体撮像素子及びその製造方法は、前記コンタクト部の面積を、前記孤立電極膜の少なくとも４０％の領域としたことを特徴とする。
【００７２】
また、実施形態のＣＣＤ型固体撮像素子及びその製造方法は、前記コンタクト部の、前記孤立電極膜４３ｃ下の２本の前記埋め込みチャネル４３aに対する幅方向の長さを、前記孤立電極膜の少なくとも７０％の領域としたことを特徴とする。
【００７３】
また、実施形態のＣＣＤ型固体撮像素子及びその製造方法は、前記コンタクト部の大きさを、前記埋め込みチャネルに該コンタクト部がかかる面積を製造上最小限にしたことを特徴とする。
【００７４】
また、実施形態のＣＣＤ型固体撮像素子及びその製造方法は、前記コンタクト部を、前記複数本の埋め込みチャネルの間に設けたことを特徴とする。
【００７５】
また、実施形態のＣＣＤ型固体撮像素子及びその製造方法は、前記コンタクト部を、前記埋め込みチャネルの位置とずらして設けたことを特徴とする。
【００７６】
また、実施形態のＣＣＤ型固体撮像素子及びその製造方法は、前記コンタクト部を、前記孤立電極膜の中央部に設けたことを特徴とする。
【００７７】
また、実施形態のＣＣＤ型固体撮像素子及びその製造方法は、前記孤立電極膜を読出電極と兼用にすると共に、前記コンタクト部を、該読出電極の読出位置に偏在させることを特徴とする。
【００７８】
また、実施形態の撮像装置は、上記記載のＣＣＤ型固体撮像素子を搭載したことを特徴とする。
【００７９】
以上述べた実施形態によれば、孤立電極膜の面積を広くしたため、コンタクト部の配置自由度が増し、設計が容易となり、画素の微細化や高速駆動化に容易に対処可能となる。
【産業上の利用可能性】
【００８０】
本発明に係るＣＣＤ型固体撮像素子は、微細化，高速駆動化に有利なため、デジタルスチルカメラやデジタルビデオカメラ、カメラ付携帯電話機、ＰＤＡやノートパソコン等のカメラ付電子装置、内視鏡等の撮像装置一般に適用すると有用である。
【符号の説明】
【００８１】
２１  ＣＣＤ型の固体撮像素子
４１  半導体基板
４２  画素（フォトダイオード）
４３  垂直電荷転送路
４３ａ  埋め込みチャネル
４３ｂ  転送電極膜
４３ｃ  孤立電極膜
４３ｅ  ゲート絶縁膜
４７  シャント配線
４７ａ  延出部
４８  コンタクトホール
【図１】
2011210908.tif 000003
【図２】
2011210908.tif 000004
【図３】
2011210908.tif 000005
【図４】
2011210908.tif 000006
【図５】
2011210908.tif 000007
【図６】
2011210908.tif 000008
【図７】
2011210908.tif 000009
【図８】
2011210908.tif 000010
【図９】
2011210908.tif 000011
【図１０】
2011210908.tif 000012