(57)【要約】【課題】消費電力を低減する。【解決手段】複数の選択信号を出力する選択信号出力回路と、複数のリセット信号を出力するリセット信号出力回路と、それぞれ、複数のリセット信号のいずれか一つ及び複数の選択信号のいずれか一つが入力され、入力されたリセット信号に従ってリセット状態になり、その後光が入射することにより入射した光の照度に応じた値の電圧を生成し、入力された選択信号に従って生成した電圧をデータ信号として出力する複数の光検出回路と、を具備し、選択信号出力回路から一部の選択信号を出力した後、選択信号出力回路による残りの選択信号の出力を停止することと、リセット信号出力回路から一部のリセット信号を出力した後、リセット信号出力回路による残りのリセット信号の出力を停止することと、を含む。【選択図】図１
2011210251.tif 000002
【特許請求の範囲】
【請求項１】
第１のスタート信号、第１のクロック信号、及び電源電圧が入力される第１のシフトレジスタを有し、前記第１のシフトレジスタがＡ個（Ａは２以上の自然数）の信号を出力することにより、Ｂ個（Ｂは２以上の自然数）の選択信号を出力する選択信号出力回路と、
第２のスタート信号、第２のクロック信号、及び電源電圧が入力される第２のシフトレジスタを有し、前記第２のシフトレジスタがＣ個（Ｃは２以上の自然数）の信号を出力することにより、Ｄ個（Ｄは２以上の自然数）のリセット信号を出力するリセット信号出力回路と、
それぞれ、前記Ｄ個のリセット信号のいずれか一つ及び前記Ｂ個の選択信号のいずれか一つが入力され、入力された前記リセット信号に従ってリセット状態になり、その後光が入射することにより入射した前記光の照度に応じた値の電圧を生成し、入力された前記選択信号に従って生成した前記電圧をデータ信号として出力する複数の光検出回路と、を具備する入力回路の駆動方法であって、
前記選択信号出力回路からＷ個目（Ｗは１以上Ｂ−１以下の自然数）の選択信号を出力した後、前記選択信号出力回路によるＷ＋１個目の選択信号の出力を停止することと、
前記リセット信号出力回路からＶ個目（Ｖは１以上Ｄ−１以下の自然数）のリセット信号を出力した後、前記リセット信号出力回路によるＶ＋１個目のリセット信号の出力を停止することと、を含むことを特徴とする入力回路の駆動方法。
【請求項２】
請求項１において、
前記第１のシフトレジスタからＸ個目（Ｘは１以上Ａ−１以下の自然数）の信号を出力した後、前記第１のシフトレジスタへの前記第１のクロック信号の出力を停止し、
前記第２シフトレジスタからＹ個目（Ｙは１以上Ｃ−１以下の自然数）の信号を出力した後、前記第２のシフトレジスタへの前記第２のクロック信号の出力を停止することを特徴とする入力回路の駆動方法。
【請求項３】
請求項１において、
前記第１のシフトレジスタからＸ個目（Ｘは１以上Ａ−１以下の自然数）の信号を出力した後、前記第１のシフトレジスタへの前記第１のクロック信号及び前記電源電圧の出力を停止し、
前記第２のシフトレジスタからＹ個目（Ｙは１以上Ｃ−１以下の自然数）の信号を出力した後、前記第２のシフトレジスタへの前記第２のクロック信号及び前記電源電圧の出力を停止することを特徴とする入力回路の駆動方法。
【請求項４】
走査信号が入力され、前記走査信号に従って画像信号が入力されることにより、前記画像信号に応じた表示状態になる表示回路と、
第１のスタート信号、第１のクロック信号、及び電源電圧が入力される第１のシフトレジスタを有し、前記第１のシフトレジスタがＡ個（Ａは２以上の自然数）の信号を出力することにより、Ｂ個（Ｂは２以上の自然数）の選択信号を出力する選択信号出力回路と、
第２のスタート信号、第２のクロック信号、及び電源電圧が入力される第２のシフトレジスタを有し、前記第２のシフトレジスタがＣ個（Ｃは２以上の自然数）の信号を出力することにより、Ｄ個（Ｄは２以上の自然数）のリセット信号を出力するリセット信号出力回路と、
それぞれ、前記Ｄ個のリセット信号のいずれか一つ及び前記Ｂ個の選択信号のいずれか一つが入力され、入力された前記リセット信号に従ってリセット状態になり、その後光が入射することにより入射した前記光の照度に応じた値の電圧を生成し、入力された前記選択信号に従って生成した前記電圧をデータ信号として出力する複数の光検出回路と、を具備し、前記表示回路による表示動作及び前記光検出回路による読み取り動作を行う入出力装置の駆動方法であって、
前記読み取り動作において、
前記選択信号出力回路からＷ個目（Ｗは１以上Ｂ−１以下の自然数）の選択信号を出力した後、前記選択信号出力回路によるＷ＋１個目の選択信号の出力を停止することと、
前記リセット信号出力回路からＶ個目（Ｖは１以上Ｄ−１以下の自然数）のリセット信号を出力した後、前記リセット信号出力回路によるＶ＋１個目のリセット信号の出力を停止することと、を含むことを特徴とする入出力装置の駆動方法。
【請求項５】
請求項４において、
前記第１のシフトレジスタからＸ個目（Ｘは１以上Ａ−１以下の自然数）の信号を出力した後、前記第１のシフトレジスタへの前記第１のクロック信号の出力を停止し、
前記第２シフトレジスタからからＹ個目（Ｙは１以上Ｃ−１以下の自然数）の信号を出力した後、前記第２のシフトレジスタへの前記第２のクロック信号の出力を停止することを特徴とする入出力装置の駆動方法。
【請求項６】
請求項４において、
前記第１のシフトレジスタからＸ個目（Ｘは１以上Ａ−１以下の自然数）の信号を出力した後、前記第１のシフトレジスタへの前記第１のクロック信号及び前記電源電圧の出力を停止し、
前記第２のシフトレジスタからＹ個目（Ｙは１以上Ｃ−１以下の自然数）の信号を出力した後、前記第２のシフトレジスタへの前記第２のクロック信号及び前記電源電圧の出力を停止することを特徴とする入出力装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、入力回路の駆動方法に関する。また、本発明の一態様は、入出力装置の駆動方法に関する。
【背景技術】
【０００２】
近年、光が入射することにより情報の入力が可能な入力回路、又は光が入射することにより情報を入力し、入力した情報に応じて出力が可能な入出力装置などの技術開発が進められている。
【０００３】
上記入力回路としては、例えばイメージセンサ又は光センサ内蔵タッチパネルなどが挙げられる。イメージセンサは、一般的にＣＣＤセンサとＣＭＯＳセンサの二種類が存在する。ＣＣＤセンサは電荷伝送を垂直ＣＣＤと水平ＣＣＤで行う方式を採用しているイメージセンサである。ＣＭＯＳセンサはＣＭＯＳプロセスを用いて作製されるイメージセンサである。ＣＭＯＳセンサは、ＭＯＳトランジスタのスイッチにより、画素単位で電荷の読み出しを制御することができる。（例えば特許文献１）
【０００４】
入出力装置としては、例えば光センサ内蔵入出力装置などが挙げられる（例えば特許文献２）。光センサ内蔵入出力装置は、例えば画素部に表示回路及び光検出回路（光センサともいう）を設け、光検出回路により画素部に入射した光の照度を検出することにより、タッチパネルとして機能させることができる。さらに、光センサ内蔵入出力装置は、光検出回路による検出結果に応じて表示状態を変化させ、例えば、上記タッチパネル上に書かれた文字などを入力した文字データとして表示することもできる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−０４９７４０号公報
【特許文献２】特開２００７−０１８４５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の入力回路又は入出力装置では、数ｍｓｅｃ〜数十ｍｓｅｃの間隔で光検出回路において光の照度のデータの読み取り動作が繰り返し行われるため、消費電力が高かった。また、従来の入力回路又は入出力装置では、光検出部の一部の光検出回路に入射する光の照度に変化がない場合であっても、全部の光検出回路において読み取り動作が行われるため、その分不要な電力が消費されていた。
【０００７】
本発明の一態様では、消費電力を低減することを課題の一つとする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、複数の選択信号を出力する選択信号出力回路と、複数のリセット信号を出力するリセット信号出力回路と、それぞれ、複数のリセット信号のいずれか一つ及び複数の選択信号のいずれか一つが入力され、入力されたリセット信号に従ってリセット状態になり、その後光が入射することにより入射した光の照度に応じた値の電圧を生成し、入力された選択信号に従って生成した電圧をデータ信号として出力する複数の光検出回路と、を具備し、選択信号出力回路から一部の選択信号を出力した後、選択信号出力回路による残りの選択信号の出力を停止することと、リセット信号出力回路から一部のリセット信号を出力した後、リセット信号出力回路による残りのリセット信号の出力を停止することと、を含むものである。
【０００９】
本発明の一態様は、第１のスタート信号、第１のクロック信号、及び電源電圧が入力される第１のシフトレジスタを有し、第１のシフトレジスタが、Ａ個（Ａは２以上の自然数）の信号を出力することにより、Ｂ個（Ｂは２以上の自然数）の選択信号を出力する選択信号出力回路と、第２のスタート信号、第２のクロック信号、及び電源電圧が入力される第２のシフトレジスタを有し、第２のシフトレジスタが、Ｃ個（Ｃは２以上の自然数）の信号を出力することにより、Ｄ個（Ｄは２以上の自然数）のリセット信号を出力するリセット信号出力回路と、それぞれ、Ｄ個のリセット信号のいずれか一つ及びＢ個の選択信号のいずれか一つが入力され、入力されたリセット信号に従ってリセット状態になり、その後光が入射することにより入射した光の照度に応じた値の電圧を生成し、入力された選択信号に従って生成した電圧をデータ信号として出力する複数の光検出回路と、を具備する入力回路の駆動方法であって、選択信号出力回路からＷ個目（Ｗは１以上Ｂ−１以下の自然数）の選択信号を出力した後、選択信号出力回路によるＷ＋１個目の選択信号の出力を停止することと、リセット信号出力回路からＶ個目（Ｖは１以上Ｄ−１以下の自然数）のリセット信号を出力した後、リセット信号出力回路によるＶ＋１個目のリセット信号の出力を停止することと、を含む入力回路の駆動方法である。
【００１０】
本発明の一態様は、走査信号が入力され、走査信号に従って画像信号が入力されることにより、画像信号に応じた表示状態になる表示回路と、第１のスタート信号、第１のクロック信号、及び電源電圧が入力される第１のシフトレジスタを有し、第１のシフトレジスタが、Ａ個（Ａは２以上の自然数）の信号を出力することにより、Ｂ個（Ｂは２以上の自然数）の選択信号を出力する選択信号出力回路と、第２のスタート信号、第２のクロック信号、及び電源電圧が入力される第２のシフトレジスタを有し、第２のシフトレジスタが、Ｃ個（Ｃは２以上の自然数）の信号を出力することにより、Ｄ個（Ｄは２以上の自然数）のリセット信号を出力するリセット信号出力回路と、それぞれ、Ｄ個のリセット信号のいずれか一つ及びＢ個の選択信号のいずれか一つが入力され、入力されたリセット信号に従ってリセット状態になり、その後光が入射することにより入射した光の照度に応じた値の電圧を生成し、入力された選択信号に従って生成した電圧をデータ信号として出力する複数の光検出回路と、を具備し、表示回路による表示動作及び光検出回路による読み取り動作を行う入出力装置の駆動方法であって、読み取り動作において、選択信号出力回路からＷ個目（Ｗは１以上Ｂ−１以下の自然数）の選択信号を出力した後、選択信号出力回路によるＷ＋１個目の選択信号の出力を停止することと、リセット信号出力回路からＶ個目（Ｖは１以上Ｄ−１以下の自然数）のリセット信号を出力した後、リセット信号出力回路によるＶ＋１個目のリセット信号の出力を停止することと、を含む入出力装置の駆動方法である。
【００１１】
なお、本明細書において、第１、第２などの序数を用いた用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
【発明の効果】
【００１２】
本発明の一態様により、一部の光検出回路への信号の出力動作を選択的に停止することができるため、消費電力を低減することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１における入力回路の一例を説明するための図。
【図２】シフトレジスタの構成例を説明するための図。
【図３】図２（Ａ）に示すシフトレジスタの駆動方法の一例を説明するための図。
【図４】シフトレジスタの構成例を説明するための図。
【図５】図４（Ａ）に示すシフトレジスタの駆動方法の一例を説明するための図。
【図６】光検出回路及びそのタイミングチャートを説明するための図。
【図７】実施の形態５における入出力装置の一例を説明するための図。
【図８】表示回路の回路構成の一例を示す回路図。
【図９】トランジスタの構造例を示す断面模式図。
【図１０】図９（Ａ）に示すトランジスタの作製方法を説明するための断面模式図。
【図１１】図９（Ａ）に示すトランジスタの作製方法を説明するための断面模式図。
【図１２】実施の形態８における電子機器の構成例を説明するための図。
【発明を実施するための形態】
【００１４】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
【００１５】
また、各実施の形態に示す内容は、互いに適宜組み合わせ、又は置き換えを行うことができる。
【００１６】
（実施の形態１）
本実施の形態では、光が入射することにより情報の入力が可能な入力回路について説明する。
【００１７】
本実施の形態における入力回路の一例について、図１を用いて説明する。図１は、本実施の形態における入力回路の一例を説明するための図である。
【００１８】
まず、本実施の形態の入力回路の構成の一例について、図１（Ａ）を用いて説明する。図１（Ａ）は、本実施の形態における入力回路の構成の一例を示すブロック図である。
【００１９】
図１（Ａ）に示す入力回路は、選択信号出力回路（ＳＥＬＯＵＴともいう）１０１と、リセット信号出力回路（ＲＳＴＯＵＴともいう）１０２と、複数の光検出回路（ＰＳともいう）１０３ｐと、読み出し回路（ＲＥＡＤともいう）１０４と、を具備する。
【００２０】
選択信号出力回路１０１は、シフトレジスタを有し、該シフトレジスタには、スタート信号、クロック信号、及び電源電圧が入力され、該シフトレジスタがＡ個（Ａは２以上の自然数）の信号を出力することにより、Ｂ個（Ｂは２以上の自然数）の選択信号ＳＥＬを出力する。選択信号ＳＥＬは、光検出回路１０３ｐから信号を出力するか否かを制御する信号である。例えば、該シフトレジスタから出力されるＡ個の信号を選択信号ＳＥＬとして出力してもよい。また、該シフトレジスタから出力されるＡ個の信号を論理回路に出力し、論理回路の出力信号を選択信号ＳＥＬとして出力してもよい。
【００２１】
なお、一般的に電圧とは、ある二点間における電位の差（電位差ともいう）のことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として用いる場合がある。
【００２２】
リセット信号出力回路１０２は、シフトレジスタを有し、該シフトレジスタにスタート信号、クロック信号、及び電源電圧が入力され、該シフトレジスタがＣ個（Ｃは２以上の自然数）の信号を出力することにより、Ｄ個（Ｄは２以上の自然数）のリセット信号ＲＳＴを出力する。リセット信号出力回路１０２を設けることにより、光検出回路１０３ｐをリセット状態にすることができる。リセット信号ＲＳＴは、光検出回路１０３ｐをリセットするか否かを制御する信号である。例えば、該シフトレジスタから出力されるＣ個の信号をリセット信号ＲＳＴとして出力してもよい。また、該シフトレジスタから出力されるＣ個の信号を論理回路に出力し、論理回路の出力信号をリセット信号ＲＳＴとして出力してもよい。
【００２３】
なお、選択信号出力回路１０１のシフトレジスタから出力される信号の数は、リセット信号出力回路１０２のシフトレジスタから出力される信号の数と同じ又は異なる値にすることができる。また、選択信号出力回路１０１から出力される選択信号ＳＥＬの数は、リセット信号出力回路１０２から出力されるリセット信号ＲＳＴの数と同じ又は異なる値にすることができる。
【００２４】
光検出回路１０３ｐは、光が入射することにより、入射した光の照度に応じた電圧を生成する機能を有する。なお、入射した光の照度に応じた電圧を光データ電圧ともいう。複数の光検出回路１０３ｐは、光検出部１０３に設けられる。光検出部１０３は、光を検出することにより外部から情報が入力される領域である。
【００２５】
光検出回路１０３ｐは、Ｄ個のリセット信号ＲＳＴのいずれか一つが入力され、入力されたリセット信号ＲＳＴに従ってリセット状態になる機能を有する。なお、光検出回路１０３ｐがリセット状態のとき、光データ電圧は、基準値となる。
【００２６】
また、光検出回路１０３ｐは、Ｂ個の選択信号ＳＥＬのいずれか一つが入力され、入力された選択信号ＳＥＬに従って光データ電圧をデータ信号として出力する機能を有する。
【００２７】
例えば、増幅用トランジスタ及び光電変換素子（ＰＣＥともいう）を用いて光検出回路１０３ｐを構成することができる。
【００２８】
光電変換素子は、光が入射することにより、入射した光の照度に応じて電流（光電流ともいう）を生成する機能を有する。
【００２９】
増幅用トランジスタは、２つの端子と、該２つの端子間の導通状態を制御するための制御端子と、を有する。増幅用トランジスタは、入射した光の照度に応じた光電流に従って上記制御端子の電圧が変化することにより、光検出回路１０３ｐの出力信号の電圧を設定する機能を有する。よって、光検出回路１０３ｐから出力される光データ電圧は、光検出回路１０３ｐに入射した光の照度に応じた値となる。
【００３０】
さらに、出力選択用トランジスタを光検出回路１０３ｐに設け、選択信号ＳＥＬに応じてトランジスタがオン状態になることにより、光検出回路１０３ｐから光データ電圧をデータ信号として出力する構成にすることもできる。
【００３１】
読み出し回路１０４は、複数の光検出回路１０３ｐを順次選択し、選択した光検出回路１０３ｐから出力された光データ電圧をデータ信号として読み出す機能を有する。
【００３２】
読み出し回路１０４は、例えば選択回路を用いて構成される。読み出し回路１０４に用いられる選択回路は、読み出し選択信号が入力され、入力された読み出し選択信号に従って、光データ電圧を読み出す光検出回路１０３ｐを選択する。なお、該選択回路により、一度に複数の光データ電圧を読み出す光検出回路１０３ｐを選択することもできる。選択回路は、例えば複数のトランジスタを用いて構成され、該複数のトランジスタがオン状態又はオフ状態になることにより、光データ電圧を読み出す光検出回路１０３ｐを選択することができる。
【００３３】
なお、例えば制御回路を用いることにより、選択信号出力回路１０１、リセット信号出力回路１０２、及び読み出し回路１０４の動作を制御することができる。
【００３４】
上記制御回路は、パルス信号である制御信号を出力する機能を有する。上記制御信号を選択信号出力回路１０１、リセット信号出力回路１０２、及び読み出し回路１０４に出力することにより、該制御信号のパルスに従って、選択信号出力回路１０１、リセット信号出力回路１０２、及び読み出し回路１０４の動作を制御することができる。例えば制御信号のパルスに従って、選択信号出力回路１０１及びリセット信号出力回路１０２のシフトレジスタへのスタート信号、クロック信号、又は電源電圧の出力の開始又は停止を行うことができる。なお、例えばＣＰＵを用いて制御回路を制御してもよい。例えば、ＣＰＵを用いて制御回路により生成される制御信号のパルス間隔を設定してもよい。
【００３５】
また、制御回路に加え、操作信号に応じて選択信号出力回路１０１、リセット信号出力回路１０２、及び読み出し回路１０４の動作を制御することもできる。操作信号とは、使用者が入力回路への入力操作を行ったか否かを表す信号である。入力操作としては、例えば使用者による光検出部１０３への接触操作などが挙げられる。例えば、操作信号がインターフェースを介して制御回路に入力されると、制御回路は、入力された操作信号に応じてパルス間隔が設定された制御信号を生成し、生成した制御信号を選択信号出力回路１０１又はリセット信号出力回路１０２に出力する。
【００３６】
次に、本実施の形態の入力回路の駆動方法の一例として図１（Ａ）に示す入力回路の駆動方法の一例について説明する。
【００３７】
図１（Ａ）に示す入力回路の駆動方法の一例は、全ての光検出回路において、光データ電圧をデータ信号として出力する期間（全読み取り期間ともいう）と、一部の光検出回路における光データ電圧の出力を停止させ、それ以外の部分における光検出回路において光データ電圧をデータ信号として出力する期間（部分読み取り期間ともいう）とを有するものである。なお、全ての光検出回路において、光データ電圧をデータ信号として出力する動作を全読み取り動作ともいい、一部の光検出回路における光データ電圧の出力を停止させ、それ以外の部分の光検出回路における光データ電圧をデータ信号として出力する動作を部分読み取り動作ともいう。
【００３８】
まず、全読み取り期間における入力回路の動作例について説明する。
【００３９】
全読み取り期間では、リセット信号ＲＳＴのパルスの出力を１個目のリセット信号ＲＳＴ＿１から順に開始し、その後選択信号ＳＥＬのパルスの出力を１個目の選択信号ＳＥＬ＿１から順に開始し、リセット信号ＲＳＴのパルスを１個目のリセット信号ＲＳＴ＿１からＤ個目のリセット信号ＲＳＴ＿Ｄまで順に出力し、選択信号ＳＥＬのパルスを１個目の選択信号ＳＥＬ＿１からＢ個目の選択信号ＳＥＬ＿Ｂまで順に出力する。
【００４０】
光検出回路１０３ｐは、入力されたリセット信号ＲＳＴに従ってリセット状態になり、その後、光データ電圧を生成し、選択信号ＳＥＬのパルスが入力されることにより、生成した光データ電圧をデータ信号として出力する。
【００４１】
さらに、読み出し回路１０４は、光検出回路１０３ｐから出力された光データ電圧を順次読み出す。全ての光データ電圧を読み出すことにより、読み取り動作は終了する。読み出した光データ電圧は、所定の処理を実行するためのデータ信号として用いられる。以上が全読み取り期間の動作である。
【００４２】
部分読み取り期間における入力回路の動作例について、図１（Ｂ）を用いて説明する。図１（Ｂ）は、図１（Ａ）に示す入力回路の駆動方法の一例を説明するための図である。
【００４３】
まず、リセット信号出力回路１０２は、Ｖ個目（ＶはＤ−１以下の自然数）のリセット信号ＲＳＴ＿Ｖを出力する。なお、信号を出力するとは、該信号においてパルスの出力を開始することを示す場合もある。例えば、図１（Ｂ）に示すように、期間１５１において、１個目のリセット信号ＲＳＴ＿１のパルス（Ｐともいう）を出力し、期間１５２において、２個目のリセット信号ＲＳＴ＿２のパルスを出力し、期間１５３において、Ｚ個目（Ｚは３以上の自然数）のリセット信号ＲＳＴ＿Ｚのパルスを出力する。
【００４４】
Ｖ個のリセット信号ＲＳＴのそれぞれは、複数の光検出回路１０３ｐの少なくとも一つに入力される。さらに、リセット信号ＲＳＴのパルスが入力されると、光検出回路１０３ｐは、リセット状態になり、その後光検出回路１０３ｐは、光データ電圧を生成する。
【００４５】
また、選択信号出力回路１０１は、Ｗ個目（ＷはＢ−１以下の自然数）の選択信号ＳＥＬ＿Ｗを出力する。例えば、図１（Ｂ）に示すように、期間１５３において、１個目の選択信号ＳＥＬ＿１のパルスを出力し、期間１５４において、２個目の選択信号ＳＥＬ＿２のパルスを出力し、期間１５５において、Ｚ個目の選択信号ＳＥＬ＿Ｚのパルスを出力する。なお、リセット信号ＲＳＴのパルスが光検出回路１０３ｐに出力された後に、選択信号ＳＥＬのパルスを光検出回路１０３ｐに出力することが好ましい。
【００４６】
Ｗ個の選択信号ＳＥＬのそれぞれは、リセット状態になった複数の光検出回路１０３ｐの少なくとも一つに入力される。さらに、選択信号ＳＥＬのパルスが入力されると、光検出回路１０３ｐは、生成した光データ電圧をデータ信号として出力する。
【００４７】
さらに、リセット信号出力回路１０２は、Ｖ＋１個目のリセット信号ＲＳＴ＿Ｖ＋１の出力を停止する。例えば、シフトレジスタがＹ個目（ＹはＣ−１以下の自然数）の信号を出力した後、シフトレジスタへのクロック信号、電源電圧、又はクロック信号及び電源電圧の出力を停止することにより、Ｖ＋１個目のリセット信号ＲＳＴ＿Ｖ＋１の出力が停止する。例えば、図１（Ｂ）に示すように、期間１５４において、Ｚ＋１個目のリセット信号＿Ｚ＋１の出力を停止することにより、Ｚ＋１個目のリセット信号ＲＳＴ＿Ｚ＋１のパルスが出力されず、期間１５５において、Ｄ個目のリセット信号ＲＳＴ＿Ｄのパルスが出力されない。なお、信号の出力の停止とは、例えば信号のパルスの出力を停止すること、又は信号を出力する配線に信号として機能しない電圧が入力されることを意味する。また、ノイズなどにより生じるパルスは、停止させるパルスに含まなくてもよい。
【００４８】
さらに、選択信号出力回路１０１は、Ｗ＋１個目の選択信号ＳＥＬ＿Ｗ＋１においてパルスの出力を停止する。例えば、Ｘ個目（ＸはＡ−１以下の自然数）のシフトレジスタの信号を出力した後、シフトレジスタへのクロック信号、電源電圧、又はクロック信号及び電源電圧の出力を停止することにより、Ｗ＋１個目の選択信号ＳＥＬ＿Ｗ＋１においてパルスの出力が停止する。例えば、図１（Ｂ）に示すように、期間１５６において、Ｚ＋１個目の選択信号ＳＥＬ＿Ｚ＋１の出力を停止することにより、Ｗ＋１個目の選択信号ＳＥＬ＿Ｗ＋１のパルスが出力されず、期間１５７において、Ｂ個目の選択信号ＳＥＬ＿Ｂのパルスが出力されない。
【００４９】
選択信号ＳＥＬが入力されない光検出回路１０３ｐは、光データ電圧を出力しない。
【００５０】
さらに、読み出し回路１０４は、複数の光検出回路１０３ｐの一部から出力された光データ電圧を順次読み出す。出力された全ての光データ電圧を読み出すことにより、読み取り動作は終了する。読み出した光データ電圧は、所定の処理を実行するためのデータ信号として用いられる。以上が部分読み取り期間の動作である。
【００５１】
なお、全読み取り期間及び部分読み取り期間は、任意に設定することができる。例えば、使用者により全読み取りを行うタイミング又は部分読み取りを行うタイミングを設定することや全読み取り期間と部分読み取り期間の動作を自由に切り替えることもできる。
【００５２】
図１（Ａ）及び図１（Ｂ）を用いて説明したように、本実施の形態の入力回路は、選択信号出力回路において、Ｗ個目の選択信号を出力した後、Ｗ＋１個目の選択信号の出力を停止するものである。これにより、一部の光検出回路の動作を選択的に停止させることができるため、消費電力を低減することができる。
【００５３】
また、本実施の形態の入力回路は、使用者により全読み取り動作と部分読み取り動作を適宜切り替えることができるため、実動作を阻害することなく、消費電力を低減することができる。例えば、使用者が一部の光検出部のみを用いて情報の入力を行う場合には部分読み取り動作を行い、使用者が全ての光検出部を用いて情報の入力を行う場合には全読み取り動作を行うことにより、消費電力を低減することができる。
【００５４】
また、本実施の形態の入力回路は、選択信号に加え、リセット信号の出力の停止が可能な構成であり、リセット信号出力回路において、Ｖ個目のリセット信号を出力した後、Ｖ＋１個目のリセット信号の出力を停止するものである。これにより、一部の光検出回路の動作を選択的に停止させることができるため、消費電力を低減することができる。これにより選択信号の出力のみを停止する場合より消費電力を低減することができる。
【００５５】
（実施の形態２）
本実施の形態では、上記実施の形態の入力回路における選択信号出力回路及びリセット信号出力回路のシフトレジスタについてさらに説明する。
【００５６】
上記実施の形態の入力回路における選択信号出力回路及びリセット信号出力回路のシフトレジスタについて、図２を用いてさらに説明する。図２は、本実施の形態におけるシフトレジスタを説明するための図である。
【００５７】
まず、上記実施の形態の入力回路における選択信号出力回路及びリセット信号出力回路のシフトレジスタの構成例について、図２（Ａ）を用いて説明する。図２（Ａ）は、シフトレジスタの構成例を示す図である。
【００５８】
図２（Ａ）に示すシフトレジスタは、Ｐ個（Ｐは３以上の自然数）の順序回路（ＦＦともいう）を用いて構成されるＰ段の順序回路を有する。
【００５９】
図２（Ａ）に示すシフトレジスタには、スタート信号としてスタート信号ＳＰが入力され、クロック信号として、クロック信号ＣＬＫ１、クロック信号ＣＬＫ２、クロック信号ＣＬＫ３、及びクロック信号ＣＬＫ４が入力される。複数のクロック信号を用いることにより、シフトレジスタにおける信号の出力動作の速度を向上させることができる。
【００６０】
さらに、各順序回路について以下に説明する。
【００６１】
順序回路１０＿１乃至順序回路１０＿Ｐのそれぞれは、セット信号ＳＴ、リセット信号ＲＥ、クロック信号ＣＫ１、クロック信号ＣＫ２、及びクロック信号ＣＫ３が入力され、信号ＯＵＴ１及び信号ＯＵＴ２を出力する機能を有する。クロック信号ＣＫ１、クロック信号ＣＫ２、及びクロック信号ＣＫ３は、順に１／４周期ずつ波形が遅れている。なお、クロック信号ＣＫ１、クロック信号ＣＫ２、及びクロック信号ＣＫ３としては、例えばクロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４のうちのいずれか３つのクロック信号を用いることできる。なお、互いに隣り合う段の順序回路には同じ組み合わせのクロック信号が入力されないものとする。
【００６２】
さらに、図２（Ａ）に示す順序回路の回路構成について、図２（Ｂ）を用いて説明する。図２（Ｂ）は、図２（Ａ）に示す順序回路の回路構成を示す回路図である。
【００６３】
図２（Ｂ）に示す順序回路は、トランジスタ３１と、トランジスタ３２と、トランジスタ３３と、トランジスタ３４と、トランジスタ３５と、トランジスタ３６と、トランジスタ３７と、トランジスタ３８と、トランジスタ３９と、トランジスタ４０と、トランジスタ４１と、を有する。
【００６４】
なお、図２（Ｂ）に示すシフトレジスタにおいて、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。
【００６５】
ソースとは、ソース領域、ソース電極の一部若しくは全部、又はソース配線の一部若しくは全部のことをいう。また、ソース電極とソース配線とを区別せずにソース電極及びソース配線の両方の機能を有する導電層をソースという場合がある。
【００６６】
ドレインとは、ドレイン領域、ドレイン電極の一部若しくは全部、又はドレイン配線の一部若しくは全部のことをいう。また、ドレイン電極とドレイン配線とを区別せずにドレイン電極及びドレイン配線の両方の機能を有する導電層をドレインという場合がある。
【００６７】
ゲートとは、ゲート電極の一部若しくは全部、又はゲート配線の一部若しくは全部のことをいう。また、ゲート電極とゲート配線とを区別せずにゲート電極及びゲート配線の両方の機能を有する導電層をゲートという場合がある。
【００６８】
また、トランジスタの構造や動作条件などによって、トランジスタのソースとドレインは、互いに入れ替わる場合がある。
【００６９】
トランジスタ３１のソース及びドレインの一方には、電圧Ｖａが入力され、トランジスタ３１のゲートには、セット信号ＳＴが入力される。
【００７０】
トランジスタ３２のソース及びドレインの一方は、トランジスタ３１のソース及びドレインの他方に電気的に接続され、トランジスタ３２のソース及びドレインの他方には、電圧Ｖｂが入力される。
【００７１】
トランジスタ３３のソース及びドレインの一方は、トランジスタ３１のソース及びドレインの他方に電気的に接続され、トランジスタ３３のゲートには、電圧Ｖａが入力される。
【００７２】
トランジスタ３４のソース及びドレインの一方には、電圧Ｖａが入力され、トランジスタ３４のゲートには、クロック信号ＣＫ３が入力される。
【００７３】
トランジスタ３５のソース及びドレインの一方は、トランジスタ３４のソース及びドレインの他方に電気的に接続され、トランジスタ３５のソース及びドレインの他方は、トランジスタ３２のゲートに電気的に接続され、トランジスタ３５のゲートには、クロック信号ＣＫ２が入力される。
【００７４】
トランジスタ３６のソース及びドレインの一方には、電圧Ｖａが入力され、トランジスタ３６のゲートには、リセット信号ＲＥが入力される。
【００７５】
トランジスタ３７のソース及びドレインの一方は、トランジスタ３２のゲート並びにトランジスタ３６のソース及びドレインの他方に電気的に接続され、トランジスタ３７のソース及びドレインの他方には、電圧Ｖｂが入力され、トランジスタ３７のゲートには、セット信号ＳＴが入力される。
【００７６】
トランジスタ３８のソース及びドレインの一方には、クロック信号ＣＫ１が入力され、トランジスタ３８のゲートは、トランジスタ３３のソース及びドレインの他方に電気的に接続される。
【００７７】
トランジスタ３９のソース及びドレインの一方は、トランジスタ３８のソース及びドレインの他方に電気的に接続され、トランジスタ３９のソース及びドレインの他方には、電圧Ｖｂが入力され、トランジスタ３９のゲートは、トランジスタ３２のゲートに電気的に接続される。
【００７８】
トランジスタ４０のソース及びドレインの一方には、クロック信号ＣＫ１が入力され、トランジスタ４０のゲートは、トランジスタ３３のソース及びドレインの他方に電気的に接続される。
【００７９】
トランジスタ４１のソース及びドレインの一方は、トランジスタ４０のソース及びドレインの他方に電気的に接続され、トランジスタ４１のソース及びドレインの他方には、電圧Ｖｂが入力され、トランジスタ４１のゲートは、トランジスタ３２のゲートに電気的に接続される。
【００８０】
なお、電圧Ｖａ及び電圧Ｖｂの一方は、高電源電圧Ｖｄｄであり、電圧Ｖａ及び電圧Ｖｂの他方は、低電源電圧Ｖｓｓである。高電源電圧Ｖｄｄは、相対的に低電源電圧Ｖｓｓより高い値の電圧であり、低電源電圧Ｖｓｓは、相対的に高電源電圧Ｖｄｄより低い値の電圧である。電圧Ｖａ及び電圧Ｖｂの値は、例えばトランジスタの極性などにより互いに入れ替わる場合がある。また、電圧Ｖａ及び電圧Ｖｂの差が電源電圧となる。
【００８１】
また、図２（Ｂ）において、トランジスタ３３のソース及びドレインの他方と、トランジスタ３８のゲートと、トランジスタ４０のゲートとの電気的接続箇所をノードＮＡとする。また、トランジスタ３２のゲートと、トランジスタ３５のソース及びドレインの他方と、トランジスタ３６のソース及びドレインの他方と、トランジスタ３７のソース及びドレインの一方と、トランジスタ３９のゲートと、トランジスタ４１のゲートとの電気的接続箇所をノードＮＢとする。また、トランジスタ３８のソース及びドレインの他方とトランジスタ３９のソース及びドレインの一方との電気的接続箇所をノードＮＣとする。また、トランジスタ４０のソース及びドレインの他方とトランジスタ４１のソース及びドレインの一方との電気的接続箇所をノードＮＤとする。
【００８２】
図２（Ｂ）に示す順序回路は、ノードＮＣの電圧を信号ＯＵＴ１として出力し、ノードＮＤの電圧を信号ＯＵＴ２として出力する。
【００８３】
また、１段目の順序回路１０＿１におけるトランジスタ３１のゲート及びトランジスタ３７のゲートには、セット信号ＳＴとして、スタート信号ＳＰが入力される。
【００８４】
また、Ｑ＋２段目（ＱはＰ−２以下の自然数）の順序回路１０＿Ｑ＋２におけるトランジスタ３１のゲート及びトランジスタ３７のゲートは、Ｑ＋１段目の順序回路１０＿Ｑ＋１におけるトランジスタ３８のソース及びドレインの他方に電気的に接続される。このとき順序回路１０＿Ｑ＋１における信号ＯＵＴ１が順序回路１０＿Ｑ＋２におけるセット信号ＳＴとなる。
【００８５】
また、Ｕ段目（Ｕは３以上Ｐ以下の自然数）の順序回路１０＿Ｕにおけるトランジスタ３８のソース及びドレインの他方は、Ｕ−２段目の順序回路１０＿Ｕ−２におけるトランジスタ３６のゲートに電気的に接続される。このとき順序回路１０＿Ｕにおける信号ＯＵＴ１が順序回路１０＿Ｕ−２のリセット信号ＲＥとなる。
【００８６】
また、Ｐ−１段目の順序回路１０＿Ｐ−１におけるトランジスタ３６のゲートには、リセット信号として信号ＲＰ１が入力される。なお、Ｐ−１段目の順序回路１０＿Ｐ−１から出力される信号ＯＵＴ２は、他の回路を動作させるために用いなくてもよい。
【００８７】
また、Ｐ段目の順序回路１０＿Ｐにおけるトランジスタ３６のゲートには、リセット信号として信号ＲＰ２が入力される。なお、Ｐ段目の順序回路１０＿Ｐから出力される信号ＯＵＴ２は、他の回路を動作させるために用いなくてもよい。
【００８８】
また、トランジスタ３１乃至トランジスタ４１のそれぞれを同一の導電型にすることができる。
【００８９】
また、本実施の形態のシフトレジスタは、１段目の順序回路１０＿１乃至Ｐ−２段目の順序回路１０＿Ｐ−２において、高電源電圧Ｖｄｄが入力される端子に電気的に接続された保護回路を設けることもできる。保護回路を設けることにより、該端子の電圧の値がノイズなどにより素子が破壊されるほど大きい場合であっても、シフトレジスタ内の素子の破壊を抑制することができる。
【００９０】
また、本実施の形態のシフトレジスタは、１段目の順序回路１０＿１乃至Ｐ−２段目の順序回路１０＿Ｐ−２において、トランジスタ３８のソース及びドレインの他方に電気的に接続された保護回路を設けることもできる。保護回路を設けることにより、信号ＯＵＴ１の電圧の値がノイズなどにより素子が破壊されるほど大きい場合であっても、信号ＯＵＴ１が入力される回路の素子の破壊を抑制することができる。
【００９１】
さらに、図２（Ｂ）に示す順序回路の動作の一例について、図３（Ａ）を用いて説明する。図３（Ａ）は、図２（Ｂ）に示す順序回路の動作の一例を説明するためのタイミングチャートである。なお、一例として図２（Ｂ）に示す順序回路におけるトランジスタ３１乃至トランジスタ４１のそれぞれを、全てＮ型の導電型とし、電圧Ｖａとして高電源電圧Ｖｄｄが入力され、電圧Ｖｂとして低電源電圧Ｖｓｓが入力されるものとする。
【００９２】
まず、時刻Ｔ６１において、クロック信号ＣＫ１がローレベルになり、クロック信号ＣＫ２がローレベルになり、クロック信号ＣＫ３がハイレベルになり、セット信号ＳＴがハイレベルになり、リセット信号ＲＥがローレベルになる。
【００９３】
このとき、順序回路はセット状態になる。さらに、トランジスタ３１がオン状態になり、トランジスタ３３がオン状態であるため、ノードＮＡの電圧（ＶＮＡともいう）が変化し始め、ノードＮＡの電圧がトランジスタ３８の閾値電圧より大きくなるとトランジスタ３８がオン状態になり、ノードＮＡの電圧がトランジスタ４０の閾値電圧より大きくなるとトランジスタ４０がオン状態になる。さらに、ノードＮＡの電圧は、電圧Ｖａと同等の値まで変化し、ノードＮＡの電圧が電圧Ｖａと同等の値になるとトランジスタ３３がオフ状態になる。また、トランジスタ３４がオン状態になり、トランジスタ３５がオフ状態になり、トランジスタ３６がオフ状態になり、トランジスタ３７がオン状態になるため、ノードＮＢの電圧（ＶＮＢともいう）が電圧Ｖｂと同等の値まで変化する。ノードＮＢの電圧が変化すると、トランジスタ３２、トランジスタ３９、及びトランジスタ４１がオフ状態になる。さらにこのとき、信号ＯＵＴ１及び信号ＯＵＴ２は、ローレベルになる。
【００９４】
次に、時刻Ｔ６２において、クロック信号ＣＫ１がハイレベルになり、クロック信号ＣＫ２がローレベルのままであり、クロック信号ＣＫ３がローレベルになり、セット信号ＳＴがハイレベルのままであり、リセット信号ＲＥがローレベルのままである。
【００９５】
このとき、トランジスタ３１がオフ状態になり、トランジスタ３３がオフ状態のままであるため、ノードＮＡは浮遊状態になる。このとき、トランジスタ３８及びトランジスタ４０がオン状態のままであるため、トランジスタ３８及びトランジスタ４０のソース及びドレインの他方の電圧が上昇する。すると、トランジスタ３８及びトランジスタ４０のゲートとソース及びドレインの他方との間に生じる寄生容量による容量結合により、ノードＮＡの電圧が上昇する。いわゆるブートストラップである。ノードＮＡの電圧は、電圧Ｖａとトランジスタ３８の閾値電圧（Ｖｔｈ３８ともいう）又はトランジスタ４０（Ｖｔｈ４０ともいう）の閾値電圧の和よりもさらに大きい値、すなわち、Ｖａ＋Ｖｔｈ３８＋Ｖｘ又はＶａ＋Ｖｔｈ４０＋Ｖｘまで上昇する。このときトランジスタ３８及びトランジスタ４０はオン状態のままである。また、トランジスタ３４がオフ状態になり、トランジスタ３５がオフ状態のままであり、トランジスタ３６がオフ状態のままであり、トランジスタ３７がオン状態のままであるため、トランジスタ３２、トランジスタ３９、及びトランジスタ４１がオフ状態のままである。さらに、このとき信号ＯＵＴ１及び信号ＯＵＴ２はハイレベルになる。
【００９６】
次に、時刻Ｔ６３において、クロック信号ＣＫ１がハイレベルのままであり、クロック信号ＣＫ２がハイレベルになり、クロック信号ＣＫ３がローレベルのままであり、セット信号ＳＴがローレベルになり、リセット信号ＲＥがローレベルのままである。
【００９７】
このとき、トランジスタ３１がオフ状態になり、ノードＮＡの電圧は、電圧Ｖａとトランジスタ３８の閾値電圧又はトランジスタ４０の閾値電圧の和よりもさらに大きい値に維持される。さらに、トランジスタ３３がオフ状態のままであるため、トランジスタ３８及びトランジスタ４０はオン状態のままである。また、トランジスタ３４がオフ状態のままであり、トランジスタ３５がオフ状態のままであり、トランジスタ３６がオフ状態のままであり、トランジスタ３７がオフ状態になるため、ノードＮＢの電圧は、電圧Ｖｂと同等の値に維持される。よって、トランジスタ３２、トランジスタ３９、及びトランジスタ４１がオフ状態のままである。さらに、このとき信号ＯＵＴ１及び信号ＯＵＴ２はハイレベルのままである。
【００９８】
次に、時刻Ｔ６４において、クロック信号ＣＫ１がローレベルになり、クロック信号ＣＫ２がハイレベルのままであり、クロック信号ＣＫ３がハイレベルになり、セット信号ＳＴがローレベルのままであり、リセット信号ＲＥがハイレベルになる。
【００９９】
このとき、順序回路はリセット状態になる。さらに、トランジスタ３４がオン状態になり、トランジスタ３５がオン状態になり、トランジスタ３６がオン状態になり、トランジスタ３７がオフ状態のままであるため、ノードＮＢの電圧が変化し始め、ノードＮＢの電圧がトランジスタ３２の閾値電圧より大きくなると、トランジスタ３２がオン状態になり、ノードＮＢの電圧がトランジスタ３９の閾値電圧より大きくなるとトランジスタ３９がオン状態になり、ノードＮＢの電圧がトランジスタ４１の閾値電圧より大きくなるとトランジスタ４１がオン状態になる。このとき、ノードＮＢの電圧は、電圧Ｖｂと同等の値まで変化する。さらに、トランジスタ３３のソース及びドレインの一方の電圧が電圧Ｖｂと同等の値まで変化するためトランジスタ３３がオン状態になり、ノードＮＡの電圧が変化し始め、ノードＮＡの電圧がトランジスタ３８の閾値電圧より小さくなるとトランジスタ３８がオフ状態になり、ノードＮＡの電圧がトランジスタ４０の閾値電圧より小さくなると、トランジスタ４０がオフ状態になる。ノードＮＡの電圧は、電圧Ｖｂと同等の値まで変化する。さらに、このとき、信号ＯＵＴ１及び信号ＯＵＴ２はローレベルになる。
【０１００】
次に、時刻Ｔ６５において、クロック信号ＣＫ１がローレベルのままであり、クロック信号ＣＫ２がローレベルになり、クロック信号ＣＫ３がハイレベルのままであり、セット信号ＳＴがローレベルのままであり、リセット信号ＲＥがハイレベルのままである。
【０１０１】
このとき、トランジスタ３４がオン状態のままであり、トランジスタ３５がオフ状態になり、トランジスタ３６がオン状態のままであり、トランジスタ３７がオフ状態のままであるため、ノードＮＢの電圧は電圧Ｖａと同等の値に維持され、トランジスタ３２、トランジスタ３９、及びトランジスタ４１がオン状態のままである。さらに、このとき、トランジスタ３１がオフ状態のままであり、トランジスタ３３がオン状態のままであり、ノードＮＡの電圧は電圧Ｖｂと同等の値に維持されるため、トランジスタ３８及びトランジスタ４０がオフ状態のままである。さらに、このとき、信号ＯＵＴ１及び信号ＯＵＴ２はローレベルのままである。
【０１０２】
以上のように、順序回路は、信号ＯＵＴ１及び信号ＯＵＴ２を出力することができる。以上が図２（Ｂ）に示す順序回路の動作の一例である。
【０１０３】
さらに、図２（Ａ）に示すシフトレジスタの動作の一例について説明する。
【０１０４】
図２（Ａ）に示すシフトレジスタは、全部の順序回路から出力信号を出力する期間（全出力期間）と、一部の順序回路の出力信号を停止する期間（部分出力期間）と、を有する。各期間の動作について以下に説明する。
【０１０５】
全出力期間では、スタート信号ＳＰのパルスが１段目の順序回路１０＿１に入力されることにより、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４に従って、１段目の順序回路１０＿１から順にＰ段目の順序回路１０＿Ｐまで信号ＯＵＴ１及び信号ＯＵＴ２のパルスを出力する。以上が全出力期間における動作である。
【０１０６】
さらに、部分出力期間の動作について図３（Ｂ）を用いて説明する。図３（Ｂ）は、図２（Ａ）に示すシフトレジスタの動作の一例を説明するためのタイミングチャートである。
【０１０７】
図３（Ｂ）に示すように、図２（Ａ）に示すシフトレジスタは、スタート信号ＳＰのパルスが１段目の順序回路１０＿１に入力され、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４に従って順序回路毎に、１段目の順序回路１０＿１からＳ段目（Ｓは４以上Ｐ−２以下の自然数）の順序回路１０＿Ｓにおいて順に信号ＯＵＴ１及び信号ＯＵＴ２のパルスを出力する。
【０１０８】
さらに、時刻７１において、シフトレジスタへのクロック信号ＣＬＫ１の出力を停止し、時刻７２において、シフトレジスタへのクロック信号ＣＬＫ２の出力を停止し、時刻７３において、シフトレジスタへのクロック信号ＣＬＫ３の出力を停止し、時刻７４において、シフトレジスタへのクロック信号ＣＬＫ４の出力を停止する。
【０１０９】
すると、Ｓ＋１段目の順序回路１０＿Ｓ＋１乃至Ｐ段目の順序回路１０＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２において、パルスの出力が停止する。
【０１１０】
なお、本実施の形態のシフトレジスタにおいて、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４の出力を停止する前に電源電圧の出力を停止してもよい。
【０１１１】
また、本実施の形態のシフトレジスタにおいて、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４の出力を停止した後にクロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４の出力を再開してもよい。
【０１１２】
図２（Ａ）及び図２（Ｂ）、並びに図３（Ａ）及び図３（Ｂ）を用いて説明したように、本実施の形態のシフトレジスタは、複数段の順序回路を用いて構成され、複数の順序回路のそれぞれは、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、第１のトランジスタは、ゲートにセット信号が入力され、セット信号に従って第２のトランジスタをオン状態にするか否かを制御する機能を有し、第２のトランジスタは、ソース及びドレインの一方にクロック信号が入力され、順序回路の出力信号の電圧をクロック信号の電圧に応じた値にするか否かを制御する機能を有し、第３のトランジスタは、ゲートにリセット信号が入力され、リセット信号に従って第２のトランジスタをオフ状態にするか否かを制御する機能を有する構成である。該構成にすることにより、順序回路へのクロック信号の出力を停止して順序回路の信号の出力を容易に停止することができる。
【０１１３】
例えば、本実施の形態のシフトレジスタを用いて、上記実施の形態のリセット信号出力回路を構成することができる。よって、Ｖ個目まで選択信号を出力した後、Ｖ＋１個目の選択信号の出力を停止することができる。また、該構成にすることにより、シフトレジスタへのクロック信号、電源電圧、又はクロック信号及び電源電圧の出力を停止することにより、シフトレジスタの一部の出力信号の出力を停止することができる。
【０１１４】
また、本実施の形態のシフトレジスタを用いて、上記実施の形態の選択信号出力回路を構成することができる。よって、Ｗ個目まで選択信号を出力した後、Ｗ＋１個目の選択信号の出力を停止することができる。また、該構成にすることにより、シフトレジスタへのクロック信号、電源電圧、又はクロック信号及び電源電圧の出力を停止することにより、シフトレジスタの出力信号の一部の出力を停止することができる。
【０１１５】
（実施の形態３）
本実施の形態では、上記実施の形態の入力回路における選択信号出力回路又はリセット信号出力回路のシフトレジスタについてさらに説明する。
【０１１６】
上記実施の形態の入力回路における選択信号出力回路又はリセット信号出力回路のシフトレジスタは、上記実施の形態２と異なる構成にすることもできる。上記実施の形態の入力回路における選択信号出力回路又はリセット信号出力回路のシフトレジスタの構成例について、図４を用いて説明する。図４は、シフトレジスタの構成例を説明するための図である。
【０１１７】
まず、上記実施の形態の入力回路における選択信号出力回路及びリセット信号出力回路のシフトレジスタの構成例について、図４（Ａ）を用いて説明する。図４（Ａ）は、シフトレジスタの構成例を示す図である。
【０１１８】
図４（Ａ）に示すシフトレジスタは、Ｏ個（Ｏは自然数）の順序回路を用いて構成されるＯ段の順序回路を有する。
【０１１９】
図４（Ａ）に示すシフトレジスタには、スタート信号としてスタート信号ＳＰが入力され、クロック信号として、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１２が入力される。
【０１２０】
順序回路２０＿１乃至順序回路２０＿Ｏのそれぞれは、セット信号ＳＴ、クロック信号ＣＫ１、及びクロック信号ＣＫ２が入力され、信号ＯＵＴ１１を出力する。クロック信号ＣＫ１としては、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１２の一方を用いることができ、クロック信号ＣＫ２としては、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１２の他方を用いることができる。また、クロック信号ＣＬＫ１２としては、例えばクロック信号ＣＬＫ１１の反転クロック信号を用いることができる。なお、互いに隣り合う段の順序回路において、クロック信号ＣＫ１となるクロック信号及びクロック信号ＣＫ２となるクロック信号は、互いに入れ替わって入力される。
【０１２１】
さらに、図４（Ａ）に示す順序回路の回路構成について、図４（Ｂ）を用いて説明する。図４（Ｂ）は、図４（Ａ）に示す順序回路の回路構成を示す回路図である。
【０１２２】
図４（Ｂ）に示す順序回路は、クロックインバータ５１と、インバータ５２と、クロックインバータ５３と、を有する。
【０１２３】
クロックインバータ５１は、データ信号入力端子及びデータ信号出力端子を有し、データ信号入力端子を介してセット信号ＳＴが入力され、さらにクロック信号ＣＫ１及びクロック信号ＣＫ２が入力される。
【０１２４】
インバータ５２は、データ信号入力端子及びデータ信号出力端子を有し、インバータ５２のデータ信号入力端子は、クロックインバータ５１のデータ信号出力端子に電気的に接続され、インバータ５２は、データ信号入力端子を介して入力された電圧に応じて変化する電圧を信号ＯＵＴ１１としてデータ信号出力端子を介して出力する。
【０１２５】
クロックインバータ５３は、データ信号入力端子及びデータ信号出力端子を有し、クロックインバータ５３のデータ信号入力端子は、インバータ５２のデータ信号出力端子に電気的に接続され、クロックインバータ５３のデータ信号出力端子は、クロックインバータ５１のデータ信号出力端子に電気的に接続される。
【０１２６】
さらに、図４（Ｂ）に示す順序回路のクロックインバータの回路構成の一例について、図４（Ｃ）を用いて説明する。図４（Ｃ）は、クロックインバータの回路構成の一例を示す回路図である。
【０１２７】
図４（Ｃ）に示すクロックインバータは、トランジスタ５４ａと、トランジスタ５４ｂと、トランジスタ５４ｃと、トランジスタ５４ｄと、を有する。
【０１２８】
なお、図４（Ｃ）に示すクロックインバータにおいて、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。
【０１２９】
トランジスタ５４ａのゲートには、クロック信号ＣＫ１が入力され、トランジスタ５４ａのソース及びドレインの一方には、電圧Ｖａが入力される。トランジスタ５４ａは、Ｐ型トランジスタである。
【０１３０】
トランジスタ５４ｂのソース及びドレインの一方は、トランジスタ５４ａのソース及びドレインの他方に電気的に接続される。トランジスタ５４ｂは、Ｐ型トランジスタである。
【０１３１】
トランジスタ５４ｃのソース及びドレインの一方は、トランジスタ５４ｂのソース及びドレインの他方に電気的に接続される。トランジスタ５４ｃは、Ｎ型トランジスタである。
【０１３２】
トランジスタ５４ｄのゲートは、クロック信号ＣＫ２が入力され、トランジスタ５４ｄのソース及びドレインの一方は、トランジスタ５４ｃのソース及びドレインの他方に電気的に接続され、トランジスタ５４ｄのソース及びドレインの他方は、電圧Ｖｂが入力される。トランジスタ５４ｄは、Ｎ型トランジスタである。
【０１３３】
図４（Ｃ）に示すクロックインバータは、トランジスタ５４ｂのゲート及びトランジスタ５４ｃのゲートがデータ信号入力端子として機能し、トランジスタ５４ｂのソース及びドレインの他方及びトランジスタ５４ｃのソース及びドレインの一方がデータ信号出力端子として機能する。
【０１３４】
さらに、図４（Ａ）に示すシフトレジスタの動作の一例について説明する。なお、電圧Ｖａの一例として高電源電圧Ｖｄｄが入力され、電圧Ｖｂの一例として低電源電圧Ｖｓｓが入力されるとする。
【０１３５】
図４（Ａ）に示すシフトレジスタは、全出力期間と、部分出力期間と、を有する。各期間の動作について以下に説明する。
【０１３６】
全出力期間では、シフトレジスタに電源電圧Ｖｐが入力され、さらにスタート信号ＳＰのパルスが１段目の順序回路２０＿１に入力されることにより、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１２に従って、１段目の順序回路２０＿１から順にＯ段目の順序回路２０＿Ｏまで信号ＯＵＴ１１のパルスを出力する。以上が全出力期間における動作である。
【０１３７】
さらに、部分出力期間の動作について図５を用いて説明する。図５は、図４（Ａ）に示すシフトレジスタの動作の一例を説明するためのタイミングチャートである。
【０１３８】
図４（Ａ）に示すシフトレジスタには、電源電圧Ｖｐが入力され、さらに図５に示すように、図４（Ａ）に示すシフトレジスタには、スタート信号ＳＰのパルスが１段目の順序回路２０＿１に入力され、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１２に従って順序回路毎に、１段目の順序回路２０＿１からＴ段目（Ｔは３以上Ｏ−２以下の自然数）の順序回路２０＿Ｔにおいて順に出力信号のパルスを出力する。
【０１３９】
さらに、時刻８１において、シフトレジスタへのクロック信号ＣＬＫ１１及びＣＬＫ１２の出力を停止する。このときシフトレジスタへの電源電圧Ｖｐの出力も停止する。シフトレジスタへの電源電圧Ｖｐの出力を停止することにより、消費電力をより低減することができる。
【０１４０】
すると、Ｔ＋１段目の順序回路２０＿Ｔ＋１乃至Ｏ段目の順序回路２０＿Ｏの信号ＯＵＴ１１において、パルスの出力が停止する。
【０１４１】
なお、本実施の形態のシフトレジスタにおいて、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１２の出力を停止した後に、クロック信号ＣＬＫ１１及びクロック信号ＣＬＫ１２の出力を再開してもよい。
【０１４２】
図４（Ａ）乃至図４（Ｃ）、及び図５を用いて説明したように、本実施の形態のシフトレジスタは、クロックインバータを用いた構成である。該構成にすることにより、順序回路への電源電圧及びクロック信号の出力を停止して出力信号の出力を容易に停止することができる。
【０１４３】
例えば、本実施の形態のシフトレジスタを用いて、上記実施の形態のリセット信号出力回路を構成することができる。よって、Ｖ個目まで選択信号を出力した後、Ｖ＋１個目の選択信号の出力を停止することができる。また、該構成にすることにより、シフトレジスタへのクロック信号及び電源電圧の出力を停止することにより、シフトレジスタの一部の出力信号の出力を停止することができる。
【０１４４】
また、本実施の形態のシフトレジスタを用いて、上記実施の形態の選択信号出力回路を構成することができる。よって、Ｗ個目まで選択信号を出力した後、Ｗ＋１個目の選択信号の出力を停止することができる。また、該構成にすることにより、シフトレジスタへのクロック信号及び電源電圧の出力を停止することにより、シフトレジスタの出力信号の一部の出力を停止することができる。
【０１４５】
（実施の形態４）
本実施の形態では、上記実施の形態の入力回路における光検出回路についてさらに説明する。
【０１４６】
上記実施の形態の入力回路における光検出回路について、図６を用いて説明する。図６は、光検出回路を説明するための図である。
【０１４７】
まず、本実施の形態の光検出回路の構成例について、図６（Ａ）、図６（Ｂ）、及び図６（Ｃ）を用いて説明する。図６（Ａ）乃至図６（Ｃ）は、本実施の形態における光検出回路の構成例を示す図である。
【０１４８】
図６（Ａ）に示す光検出回路は、光電変換素子１２１ａと、トランジスタ１２２ａと、トランジスタ１２３ａと、を有する。
【０１４９】
なお、図６（Ａ）に示す光検出回路において、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。
【０１５０】
光電変換素子１２１ａは、第１端子及び第２端子を有し、光電変換素子１２１ａの第１端子には、リセット信号ＲＳＴが入力される。
【０１５１】
トランジスタ１２２ａのゲートは、光電変換素子１２１ａの第２端子に電気的に接続される。
【０１５２】
トランジスタ１２３ａのソース及びドレインの一方は、トランジスタ１２２ａのソース及びドレインの一方に電気的に接続され、トランジスタ１２３ａのゲートには、選択信号ＳＥＬが入力される。
【０１５３】
なお、トランジスタ１２２ａのソース及びドレインの他方、並びにトランジスタ１２３ａのソース及びドレインの他方のいずれか一方には、電圧Ｖａが入力される。
【０１５４】
さらに、図６（Ａ）に示す光検出回路は、トランジスタ１２２ａのソース及びドレインの他方の電圧、並びにトランジスタ１２３ａのソース及びドレインの他方の電圧のいずれか他方をデータ信号として出力する。このときトランジスタ１２２ａのソース及びドレインの他方の電圧、並びにトランジスタ１２３ａのソース及びドレインの他方の電圧のいずれか他方は、光データ電圧である。
【０１５５】
図６（Ｂ）に示す光検出回路は、光電変換素子１２１ｂと、トランジスタ１２２ｂと、トランジスタ１２３ｂと、トランジスタ１２４と、トランジスタ１２５と、を有する。
【０１５６】
なお、図６（Ｂ）に示す光検出回路において、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。
【０１５７】
光電変換素子１２１ｂは、第１端子及び第２端子を有し、光電変換素子１２１ｂの第１端子には、電圧Ｖｂが入力される。
【０１５８】
トランジスタ１２４のゲートには、電荷蓄積制御信号ＴＸが入力され、トランジスタ１２４のソース及びドレインの一方は、光電変換素子１２１ｂの第２端子に電気的に接続される。
【０１５９】
トランジスタ１２２ｂのゲートは、トランジスタ１２４のソース及びドレインの他方に電気的に接続される。
【０１６０】
トランジスタ１２５のゲートには、リセット信号ＲＳＴが入力され、トランジスタ１２５のソース及びドレインの一方には、電圧Ｖａが入力され、トランジスタ１２５のソース及びドレインの他方は、トランジスタ１２４のソース及びドレインの他方に電気的に接続される。
【０１６１】
トランジスタ１２３ｂのゲートには、選択信号ＳＥＬが入力され、トランジスタ１２３ｂのソース及びドレインの一方は、トランジスタ１２２ｂのソース及びドレインの一方に電気的に接続される。
【０１６２】
なお、トランジスタ１２２ｂのソース及びドレインの他方、並びにトランジスタ１２３ｂのソース及びドレインの他方のいずれか一方には、電圧Ｖａが入力される。
【０１６３】
また、図６（Ｂ）に示す光検出回路は、トランジスタ１２２ｂのソース及びドレインの他方の電圧、並びにトランジスタ１２３ｂのソース及びドレインの他方の電圧のいずれか他方をデータ信号として出力する。このときトランジスタ１２２ｂのソース及びドレインの他方、並びにトランジスタ１２３ｂのソース及びドレインの他方のいずれか他方の電圧は、光データ電圧となる。
【０１６４】
図６（Ｃ）に示す光検出回路は、光電変換素子１２１ｃと、トランジスタ１２２ｃと、容量素子１２６と、を有する。
【０１６５】
なお、図６（Ｃ）に示す光検出回路において、トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。
【０１６６】
光電変換素子１２１ｃは、第１端子及び第２端子を有し、光電変換素子１２１ｃの第１端子は、リセット信号ＲＳＴが入力される。
【０１６７】
容量素子１２６は、第１端子及び第２端子を有し、容量素子１２６の第１端子は、選択信号ＳＥＬが入力され、容量素子１２６の第２端子は、光電変換素子１２１ｃの第２端子に電気的に接続される。
【０１６８】
トランジスタ１２２ｃのゲートは、光電変換素子１２１ｃの第２端子に電気的に接続され、トランジスタ１２２ｃのソース及びドレインの一方には、電圧Ｖａが入力される。
【０１６９】
なお、図６（Ｃ）に示す光検出回路は、トランジスタ１２２ｃのソース及びドレインの他方の電圧をデータ信号として出力する。このときトランジスタ１２２ｃのソース及びドレインの他方の電圧は、光データ電圧となる。
【０１７０】
光電変換素子１２１ａ乃至光電変換素子１２１ｃは、光が入射することにより、入射した光の照度に応じた電流を生成する機能を有する。光電変換素子１２１ａ乃至光電変換素子１２１ｃとしては、例えばフォトダイオード又はフォトトランジスタなどを用いることができる。フォトダイオードの場合、フォトダイオードのアノード及びカソードの一方が光電変換素子の第１端子に相当し、フォトダイオードのアノード及びカソードの他方が光電変換素子の第２端子に相当し、フォトトランジスタの場合、フォトトランジスタのソース及びドレインの一方が光電変換素子の第１端子に相当し、フォトトランジスタのソース及びドレインの他方が光電変換素子の第２端子に相当する。なお、フォトダイオードにおいて、導通状態（Ｃともいう）とは、順方向に電圧が印加され、且つ第１端子及び第２端子の間に電流が流れる状態であり、非導通状態（ＮＣともいう）とは、逆方向に電圧が印加され、順方向に電流が流れない状態である。また、フォトダイオードにおいて、非導通状態のときに光の入射により第１端子及び第２端子の間に電流が流れてもよい。また、フォトトランジスタにおいて、導通状態とはオン状態（状態ＯＮともいう）であり、非導通状態とはオフ状態（状態ＯＦＦともいう）である。また、フォトトランジスタにおいて、非導通状態のときに光の入射により第１端子及び第２端子の間に電流が流れてもよい。
【０１７１】
トランジスタ１２２ａ乃至トランジスタ１２２ｃは、光検出回路の出力信号（光データ電圧）を設定するための増幅用トランジスタとしての機能を有する。トランジスタ１２２ａ乃至トランジスタ１２２ｃとしては、チャネル形成層として例えば元素周期表における第１４族の半導体（シリコンなど）を用いた半導体層又は酸化物半導体層を有するトランジスタを用いることができる。上記トランジスタのチャネル形成層としての機能を有する酸化物半導体層は、高純度化することにより、真性（Ｉ型ともいう）、又は実質的に真性にさせた半導体層である。なお、高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することの少なくとも一方を含む概念である。
【０１７２】
トランジスタ１２４は、電荷蓄積制御信号ＴＸに従ってオン状態又はオフ状態になることにより、トランジスタ１２２ｂのゲートの電圧を光電変換素子１２１ｂにより生成される光電流に応じた電圧にするか否かを制御する機能を有する。電荷蓄積制御信号ＴＸは、例えばシフトレジスタを用いて生成することができる。なお、本実施の形態の光検出回路では、トランジスタ１２４を必ずしも設けなくてもよいが、トランジスタ１２４を設けることにより、トランジスタ１２２ｂのゲートが浮遊状態のときに、一定期間トランジスタ１２２ｂのゲートの電圧の値を維持することができる。
【０１７３】
トランジスタ１２５は、リセット信号ＲＳＴに従ってオン状態又はオフ状態になることにより、トランジスタ１２２ｂのゲートの電圧を電圧Ｖａにリセットするか否かを制御する機能を有する。なお、本実施の形態の光検出回路では、トランジスタ１２５を必ずしも設けなくてもよいが、トランジスタ１２５を設けることにより、トランジスタ１２２ｂのゲートの電圧を所望の電圧にリセットすることができる。
【０１７４】
なお、トランジスタ１２４及びトランジスタ１２５のオフ電流は、低いことが好ましく、例えばチャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０−１７Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０−１８Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０−２０Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ｚＡ（１×１０−２１Ａ）以下にすることが好ましい。トランジスタ１２４及びトランジスタ１２５として、オフ電流の低いトランジスタを用いることにより、トランジスタ１２４又はトランジスタ１２５のリーク電流によるトランジスタ１２２ｂのゲートの電圧の変動を抑制することができる。オフ電流の低いトランジスタとしては、例えばチャネル形成層として酸化物半導体層を有するトランジスタを用いることができる。該トランジスタのチャネル形成層としての機能を有する酸化物半導体層は、高純度化することにより、真性（Ｉ型ともいう）、又は実質的に真性にさせた半導体層である。
【０１７５】
トランジスタ１２３ａ及びトランジスタ１２３ｂは、選択信号ＳＥＬに従ってオン状態又はオフ状態になることにより、光検出回路から光データ電圧をデータ信号として出力するか否かを制御する機能を有する。トランジスタ１２３ａ及びトランジスタ１２３ｂとしては、チャネル形成層として例えば元素周期表における第１４族の半導体（例えばシリコン又はゲルマニウムなど）を用いた半導体層又は酸化物半導体層を有するトランジスタを用いることができる。該トランジスタのチャネル形成層としての機能を有する酸化物半導体層は、高純度化することにより、真性（Ｉ型ともいう）、又は実質的に真性にさせた半導体層である。
【０１７６】
次に、図６（Ａ）乃至図６（Ｃ）に示す光検出回路の駆動方法の一例について説明する。
【０１７７】
まず、図６（Ａ）に示す光検出回路の駆動方法の一例について、図６（Ｄ）を用いて説明する。図６（Ｄ）は、図６（Ａ）に示す光検出回路の駆動方法の一例を説明するための図であり、リセット信号ＲＳＴ、選択信号ＳＥＬ、光電変換素子１２１ａ、及びトランジスタ１２３ａのそれぞれの状態を示す。
【０１７８】
図６（Ａ）に示す光検出回路の駆動方法の一例では、まず期間Ｔ３１において、リセット信号ＲＳＴのパルスが入力される。
【０１７９】
このとき、光電変換素子１２１ａが導通状態になり、トランジスタ１２３ａがオフ状態になる。
【０１８０】
このとき、トランジスタ１２２ａのゲートの電圧は、一定の値にリセットされる。
【０１８１】
次に、リセット信号ＲＳＴのパルスが入力された後の期間Ｔ３２において、光電変換素子１２１ａが非導通状態になり、トランジスタ１２３ａはオフ状態のままである。
【０１８２】
このとき、光電変換素子１２１ａに入射した光の照度に応じて、光電変換素子１２１ａの第１端子及び第２端子の間に光電流が流れる。さらに、光電流に応じてトランジスタ１２２ａのゲートの電圧の値が変化する。
【０１８３】
次に、期間Ｔ３３において、選択信号ＳＥＬのパルスが入力される。
【０１８４】
このとき、光電変換素子１２１ａは非導通状態のままであり、トランジスタ１２３ａがオン状態になり、トランジスタ１２２ａのソース及びドレイン、並びにトランジスタ１２３ａのソース及びドレインを介して電流が流れ、図６（Ａ）に示す光検出回路は、トランジスタ１２２ａのソース及びドレインの他方、並びにトランジスタ１２３ａのソース及びドレインの他方のいずれか他方の電圧をデータ信号として出力する。以上が図６（Ａ）に示す光検出回路の駆動方法の一例である。
【０１８５】
次に、図６（Ｂ）に示す光検出回路の駆動方法の一例について、図６（Ｅ）を用いて説明する。図６（Ｅ）は、図６（Ｂ）に示す光検出回路の駆動方法の一例を説明するための図である。
【０１８６】
図６（Ｂ）に示す光検出回路の駆動方法の一例では、まず期間Ｔ４１において、リセット信号ＲＳＴのパルスが入力され、また、期間Ｔ４１から期間Ｔ４２にかけて電荷蓄積制御信号ＴＸのパルスが入力される。なお、期間Ｔ４１において、リセット信号のパルスの入力開始のタイミングは、電荷蓄積制御信号ＴＸのパルスの入力開始のタイミングより早くてもよい。
【０１８７】
このとき、まず期間Ｔ４１において、光電変換素子１２１ｂが導通状態になり、トランジスタ１２４がオン状態になることにより、トランジスタ１２２ｂのゲートの電圧は、電圧Ｖａと同等の値にリセットされる。
【０１８８】
さらに、リセット信号ＲＳＴのパルスが入力された後の期間Ｔ４２において、光電変換素子１２１ｂが非導通状態になり、トランジスタ１２４がオン状態のままであり、トランジスタ１２５がオフ状態になる。
【０１８９】
このとき光電変換素子１２１ｂに入射した光の照度に応じて、光電変換素子１２１ｂの第１端子及び第２端子の間に光電流が流れる。さらに光電流に応じてトランジスタ１２２ｂのゲートの電圧の値が変化する。
【０１９０】
さらに、電荷蓄積制御信号ＴＸのパルスが入力された後の期間Ｔ４３において、トランジスタ１２４がオフ状態になる。
【０１９１】
このとき、トランジスタ１２２ｂのゲートの電圧は、期間Ｔ４２における光電変換素子１２１ｂの光電流に応じた値に保持される。なお、期間Ｔ４３は必ずしも設けなくてもよいが、期間Ｔ４３を設けることにより、光検出回路において、光データ電圧をデータ信号として出力するタイミングを適宜設定することができ、例えば複数の光検出回路において、それぞれ光データ電圧をデータ信号として出力するタイミングを適宜設定することができる。
【０１９２】
さらに、期間Ｔ４４において、選択信号ＳＥＬのパルスが入力される。
【０１９３】
このとき、光電変換素子１２１ｂが非導通状態のままであり、トランジスタ１２３ｂがオン状態になる。
【０１９４】
さらに、このとき、トランジスタ１２２ｂのソース及びドレイン、並びにトランジスタ１２３ｂのソース及びドレインを介して電流が流れ、図６（Ｂ）に示す光検出回路は、トランジスタ１２２ｂのソース及びドレインの他方、並びにトランジスタ１２３ｂのソース及びドレインの他方のいずれか他方の電圧をデータ信号として出力する。以上が図６（Ｂ）に示す光検出回路の駆動方法の一例である。
【０１９５】
次に、図６（Ｃ）に示す光検出回路の駆動方法の一例について、図６（Ｆ）を用いて説明する。図６（Ｆ）は、図６（Ｃ）に示す光検出回路の駆動方法の一例を説明するための図である。
【０１９６】
図６（Ｃ）に示す光検出回路の駆動方法の一例では、まず、期間Ｔ５１において、リセット信号ＲＳＴのパルスが入力される。
【０１９７】
このとき、光電変換素子１２１ｃが導通状態になり、トランジスタ１２２ｃのゲートの電圧は、一定の値にリセットされる。
【０１９８】
次に、リセット信号ＲＳＴのパルスが入力された後の期間Ｔ５２において、光電変換素子１２１ｃが非導通状態になる。
【０１９９】
このとき、光電変換素子１２１ｃに入射した光の照度に応じて、光電変換素子１２１ｃの第１端子及び第２端子の間に光電流が流れる。さらに光電流に応じてトランジスタ１２２ｃのゲートの電圧が変化する。
【０２００】
次に、期間Ｔ５３において、選択信号ＳＥＬのパルスが入力される。
【０２０１】
このとき、光電変換素子１２１ｃは非導通のままであり、トランジスタ１２２ｃのソース及びドレインの間に電流が流れ、図６（Ｃ）に示す光検出回路は、トランジスタ１２２ｃのソース及びドレインの他方の電圧をデータ信号として出力する。以上が図６（Ｃ）に示す光検出回路の駆動方法の一例である。
【０２０２】
図６（Ａ）乃至図６（Ｆ）を用いて説明したように、上記実施の形態の光検出回路は、光電変換素子及び増幅用トランジスタを有し、選択信号に応じて光データ電圧をデータ信号として出力する光検出回路を有する構成である。該構成にすることにより、例えば選択信号の入力を停止して、光検出回路から光データ電圧の出力を停止することができるため、一部の光検出回路の光データ電圧の出力を選択的に停止することができる。
【０２０３】
（実施の形態５）
本実施の形態では、情報の出力が可能であり、且つ光が入射することにより情報の入力が可能な入出力装置について説明する。
【０２０４】
本実施の形態における入出力装置の一例について、図７を用いて説明する。図７は、本実施の形態における入出力装置の一例を説明するための図である。
【０２０５】
まず、本実施の形態における入出力装置の構成の一例について、図７（Ａ）を用いて説明する。図７（Ａ）は、本実施の形態における入出力装置の構成の一例を示すブロック図である。
【０２０６】
図７（Ａ）に示す入出力装置は、走査信号出力回路（ＳＣＮＯＵＴともいう）２０１と、画像信号出力回路（ＩＭＧＯＵＴともいう）２０２と、選択信号出力回路２０３と、リセット信号出力回路２０４と、複数の表示回路（ＤＩＳＰともいう）２０５ｋと、複数の光検出回路２０５ｐと、読み出し回路２０６と、を具備する。
【０２０７】
走査信号出力回路２０１は、走査信号ＳＣＮを出力する機能を有する。走査信号出力回路２０１は、走査信号ＳＣＮにより画像信号ＩＭＧが入力される表示回路２０５ｋを選択する。走査信号出力回路２０１は、例えばシフトレジスタを用いて構成され、シフトレジスタにスタート信号、クロック信号、及び電源電圧が入力され、シフトレジスタが信号を出力することにより、走査信号ＳＣＮを出力することができる。シフトレジスタとしては、例えば上記実施の形態に示す選択信号出力回路又はリセット信号出力回路に適用可能なシフトレジスタを用いることができる。
【０２０８】
画像信号出力回路２０２は、画像信号ＩＭＧを出力する機能を有する。画像信号出力回路２０２は、走査信号出力回路２０１により選択された表示回路２０５ｋに画像信号ＩＭＧを出力する。画像信号出力回路２０２は、例えばシフトレジスタ及びアナログスイッチを用いて構成され、スタート信号、クロック信号、及び電源電圧がシフトレジスタに入力され、シフトレジスタが信号をアナログスイッチに出力し、シフトレジスタの出力信号に応じてアナログスイッチがオン状態になることにより、画像信号ＩＭＧを出力することができる。シフトレジスタとしては、例えば上記実施の形態に示す選択信号出力回路又はリセット信号出力回路に適用可能なシフトレジスタを用いることができる。
【０２０９】
選択信号出力回路２０３は、シフトレジスタを有し、該シフトレジスタにスタート信号、クロック信号、及び電源電圧が入力され、該シフトレジスタがＡ個の信号を出力することにより、Ｂ個の選択信号ＳＥＬを出力する。選択信号ＳＥＬは、光検出回路２０５ｐから信号を出力するか否かを制御する信号である。例えば、該シフトレジスタから出力されるＡ個の信号を選択信号ＳＥＬとして出力してもよい。また、上記シフトレジスタから出力されるＡ個の信号を論理回路に出力し、論理回路の出力信号を選択信号ＳＥＬとして出力してもよい。
【０２１０】
リセット信号出力回路２０４は、シフトレジスタを有し、該シフトレジスタにスタート信号、クロック信号、及び電源電圧が入力され、該シフトレジスタがＣ個の信号を出力することにより、Ｄ個のリセット信号ＲＳＴを出力する。リセット信号出力回路２０４を設けることにより、光検出回路２０５ｐをリセット状態にすることができる。リセット信号ＲＳＴは、光検出回路２０５ｐをリセットするか否かを制御する信号である。例えば、上記シフトレジスタから出力されるＣ個の信号をリセット信号ＲＳＴとして出力してもよい。また、上記シフトレジスタから出力されるＣ個の信号を論理回路に出力し、論理回路の出力信号をリセット信号ＲＳＴとして出力してもよい。
【０２１１】
表示回路２０５ｋには、走査信号ＳＣＮが入力され、入力された走査信号ＳＣＮに従って画像信号ＩＭＧが入力される。表示回路２０５ｋは、入力された画像信号ＩＭＧに応じた表示状態になる機能を有する。
【０２１２】
表示回路は、例えば選択用トランジスタ及び表示素子を用いて構成される。該選択用トランジスタは、走査信号ＳＣＮに応じてオン状態又はオフ状態になることにより、表示素子に画像信号ＩＭＧを出力するか否かを制御する機能を有し、表示素子は、入力された画像信号ＩＭＧに応じた表示状態になる機能を有する。
【０２１３】
表示回路の表示素子としては、例えば液晶素子又は発光素子などを用いることができる。液晶素子は、電圧が印加されることにより光の透過率が変化する素子であり、発光素子は、電流又は電圧によって輝度が制御される素子である。発光素子としては、エレクトロルミネセンス素子（ＥＬ素子又は電界発光素子ともいう）などを用いることができる。
【０２１４】
光検出回路２０５ｐは、光が入射することにより、入射した光の照度に応じた電圧を生成する機能を有する。
【０２１５】
光検出回路２０５ｐは、Ｄ個のリセット信号ＲＳＴのいずれか一つが入力され、入力されたリセット信号ＲＳＴに従ってリセット状態になる機能を有する。
【０２１６】
また、光検出回路２０５ｐは、Ｂ個の選択信号ＳＥＬのいずれか一つが入力され、入力された選択信号ＳＥＬに従って光データ電圧をデータ信号として出力する機能を有する。
【０２１７】
光検出回路２０５ｐとしては、例えば上記実施の形態の入力回路に適用可能な光検出回路を用いることができる。
【０２１８】
なお、画素部２０５は、情報を出力し、且つ光を検出することにより外部から情報が入力される領域である。例えば１個以上の表示回路２０５ｋ及び１個以上の光検出回路２０５ｐを用いて一つの画素を構成し、該画素をマトリクス状に配列することにより画素部２０５を構成してもよい。また、複数の表示回路２０５ｋがマトリクス状に配列されて構成される表示回路部と複数の光検出回路２０５ｐがマトリクス状に配列されて構成される光検出部を別々に画素部に設けてもよい。
【０２１９】
読み出し回路２０６は、複数の光検出回路２０５ｐを順次選択し、選択した光検出回路２０５ｐから出力された光データ電圧をデータ信号として読み出す機能を有する。
【０２２０】
読み出し回路２０６は、例えば選択回路を用いて構成される。上記選択回路は、読み出し選択信号が入力され、入力された読み出し選択信号に従って、光データ電圧を読み出す光検出回路２０５ｐを選択する。なお、該選択回路により、一度に複数の光データ電圧が入力される光検出回路２０５ｐを選択することもできる。上記選択回路は、例えば複数のトランジスタを用いて構成され、該複数のトランジスタがオン状態又はオフ状態になることにより、光データ電圧を読み出す光検出回路２０５ｐを選択することができる。
【０２２１】
なお、例えば制御回路を用いることにより、走査信号出力回路２０１、画像信号出力回路２０２、選択信号出力回路２０３、リセット信号出力回路２０４、及び読み出し回路２０６の動作を制御することができる。
【０２２２】
制御回路は、パルス信号である制御信号を出力する機能を有する。該制御信号を走査信号出力回路２０１、画像信号出力回路２０２、選択信号出力回路２０３、及びリセット信号出力回路２０４に出力することにより、該制御信号のパルスに従って、走査信号出力回路２０１、画像信号出力回路２０２、選択信号出力回路２０３、及びリセット信号出力回路２０４の動作を制御することができる。例えば、制御信号のパルスに従って、選択信号出力回路２０３又はリセット信号出力回路２０４のシフトレジスタへのスタート信号、クロック信号、又は電源電圧の出力の開始又は停止を行うことができる。なお、例えばＣＰＵを用いて制御回路を制御してもよい。例えばＣＰＵを用いて制御回路により生成される制御信号のパルス間隔を設定してもよい。また、制御信号のパルスに従って読み出し回路２０６を制御してもよい。
【０２２３】
また、制御回路に加え、操作信号に応じて走査信号出力回路２０１、画像信号出力回路２０２、選択信号出力回路２０３、及びリセット信号出力回路２０４の動作を制御することもできる。例えば、操作信号がインターフェースを介して制御回路に入力されると、制御回路は、入力された操作信号に応じてパルス間隔が設定された制御信号を生成し、生成した制御信号を走査信号出力回路２０１、画像信号出力回路２０２、選択信号出力回路２０３、及びリセット信号出力回路２０４に出力する。また、操作信号のパルスに従って読み出し回路２０６を制御してもよい。
【０２２４】
次に、本実施の形態の入出力装置の駆動方法の一例として、図７（Ａ）に示す入出力装置の駆動方法の一例について説明する。
【０２２５】
図７（Ａ）に示す入出力装置の駆動方法の一例は、表示動作及び読み取り動作を行うものである。
【０２２６】
まず、表示動作について説明する。まず、１個目の走査信号ＳＣＮ＿１乃至Ａ個目の走査信号ＳＣＮ＿Ａにおいて順にパルスを出力する。
【０２２７】
また、表示回路２０５ｋには、走査信号ＳＣＮのパルスが入力されることにより、画像信号ＩＭＧが入力される。
【０２２８】
画像信号ＩＭＧが入力された表示回路２０５ｋは、表示素子により画像信号ＩＭＧの電圧に応じた表示状態になる。以上が表示動作である。
【０２２９】
さらに、読み取り動作について説明する。読み取り動作は、全読み取り期間と部分読み取り期間を有するものである。
【０２３０】
まず、全読み取り期間における動作について説明する。
【０２３１】
全読み取り期間では、１個目のリセット信号ＲＳＴ＿１から順にパルスの出力を開始し、その後１個目の選択信号ＳＥＬ＿１から順にパルスの出力を開始し、１個目のリセット信号ＲＳＴ＿１乃至Ｄ個目のリセット信号ＲＳＴ＿Ｄにおいて順にパルスを出力し、１個目の選択信号ＳＥＬ＿１乃至Ｂ個目の選択信号ＳＥＬ＿Ｂにおいて順にパルスを出力する。
【０２３２】
光検出回路２０５ｐは、リセット信号ＲＳＴのパルスが入力されることにより、リセット状態になり、その後、光データ電圧を生成し、選択信号ＳＥＬのパルスが入力されることにより、生成した光データ電圧をデータ信号として出力する。
【０２３３】
さらに、読み出し回路２０６は、光検出回路２０５ｐから出力された光データ電圧を順次読み出す。全ての光データ電圧を読み出すことにより、読み取り動作は終了する。読み出した光データ電圧は、所定の処理を実行するためのデータ信号として用いられる。以上が全読み取り期間の動作である。
【０２３４】
部分読み取り期間の動作について、図７（Ｂ）を用いて説明する。図７（Ｂ）は、図７（Ａ）に示す入出力装置の駆動方法の一例を説明するための図である。
【０２３５】
まず、リセット信号出力回路２０４は、Ｖ個目のリセット信号ＲＳＴ＿Ｖを出力する。例えば、図７（Ｂ）に示すように、期間２１１に１個目のリセット信号ＲＳＴ＿１においてパルスを出力し、期間２１２に２個目のリセット信号ＲＳＴ＿２においてパルスを出力し、期間２１３にＺ個目のリセット信号ＲＳＴ＿Ｚにおいてパルスを出力する。また、このとき図７（Ｂ）に示すように、期間２１１に１個目の走査信号ＳＣＮ＿１においてパルスを出力し、期間２１２に２個目の走査信号ＳＣＮ＿２においてパルスを出力し、期間２１３においてＡ個目の走査信号ＳＣＮ＿Ａにおいてパルスを出力してもよい。また、１個目の走査信号ＳＣＮ＿１のパルスが出力されるタイミングは、１個目のリセット信号ＲＳＴ＿１のパルスが出力されるタイミングと異なるタイミングでもよい。
【０２３６】
Ｖ個のリセット信号ＲＳＴのそれぞれは、複数の光検出回路２０５ｐの少なくとも一つに入力される。さらに、リセット信号ＲＳＴのパルスが入力されると、光検出回路２０５ｐは、リセット状態になり、その後光検出回路２０５ｐは、光データ電圧を生成する。
【０２３７】
また、選択信号出力回路２０３は、Ｗ個目の選択信号ＳＥＬ＿Ｗを出力する。例えば、図７（Ｂ）に示すように、期間２１３に１個目の選択信号ＳＥＬ＿１においてパルスを出力し、期間２１４において、２個目の選択信号ＳＥＬ＿２のパルスを出力し、期間２１５において、Ｚ個目の選択信号ＳＥＬ＿Ｚのパルスを出力する。なお、リセット信号ＲＳＴのパルスが光検出回路に出力された後に、選択信号ＳＥＬのパルスを該光検出回路に出力することが好ましい。
【０２３８】
Ｗ個の選択信号ＳＥＬのそれぞれは、リセット状態になった複数の光検出回路２０５ｐの少なくとも一つに入力される。さらに選択信号ＳＥＬのパルスが入力されると、光検出回路２０５ｐは、生成した光データ電圧をデータ信号として出力する。
【０２３９】
さらに、リセット信号出力回路２０４は、Ｖ＋１個目のリセット信号ＲＳＴ＿Ｖ＋１の出力を停止する。例えば、Ｙ個目のシフトレジスタの出力信号を出力した後、シフトレジスタへのクロック信号、電源電圧、又はクロック信号及び電源電圧の出力を停止することにより、Ｖ＋１個目のリセット信号ＲＳＴ＿Ｖ＋１の出力が停止する。例えば、図７（Ｂ）に示すように、期間２１４において、Ｚ＋１のリセット信号ＲＳＴ＿Ｚ＋１の出力を停止することにより、Ｚ＋１個目のリセット信号ＲＳＴ＿Ｚ＋１のパルスが出力されず、期間２１５において、Ｄ個目のリセット信号ＲＳＴ＿Ｄのパルスが出力されない。なお、信号の出力の停止とは、例えば信号のパルスの出力を停止すること、又は信号を出力する配線に信号として機能しない電圧が入力されることを意味する。また、ノイズなどにより生じるパルスは、停止させるパルスに含まなくてもよい。
【０２４０】
さらに、選択信号出力回路２０３は、Ｗ＋１個目の選択信号ＳＥＬ＿Ｗ＋１においてパルスの出力を停止する。例えばＸ個目のシフトレジスタの信号を出力した後、シフトレジスタへのクロック信号、電源電圧、又はクロック信号及び電源電圧の出力を停止することにより、Ｗ＋１個目の選択信号ＳＥＬ＿Ｗ＋１においてパルスの出力が停止する。例えば、図７（Ｂ）に示すように、期間２１６において、Ｚ＋１個目の選択信号ＳＥＬ＿Ｚ＋１の出力を停止することにより、Ｚ＋１個目の選択信号ＳＥＬ＿Ｚ＋１のパルスが出力されず、期間２１７において、Ｂ個目の選択信号ＳＥＬ＿Ｂのパルスが出力されない。
【０２４１】
選択信号ＳＥＬが入力されない光検出回路２０５ｐは、光データ電圧を出力しない。
【０２４２】
さらに、読み出し回路２０６は、複数の光検出回路２０５ｐの一部から出力された光データ電圧を順次読み出す。出力された全ての光データ電圧を読み出すことにより、読み取り動作は終了する。読み出した光データ電圧は、所定の処理を実行するためのデータ信号として用いられる。以上が部分読み取り期間の動作である。
【０２４３】
なお、全読み取り期間及び部分読み取り期間は、任意に設定することができる。例えば使用者により全読み取りを行うタイミング又は部分読み取りを行うタイミングを設定することもできる。
【０２４４】
図７（Ａ）及び図７（Ｂ）に一例として示すように、本実施の形態の入出力装置は、選択信号出力回路において、Ｗ個目の選択信号を出力した後、Ｗ＋１個目の選択信号の出力を停止するものである。これにより、消費電力を低減することができる。
【０２４５】
また、本実施の形態の入出力装置は、使用者により全読み取り動作と部分読み取り動作を適宜切り替えることができるため、実動作を阻害することなく、消費電力を低減することができる。例えば、使用者が一部の画素部のみを用いて情報の入力を行う場合（例えば画素部にキーボードを表示させ、キーボードにより情報の入力を行う場合など）は部分読み取り動作を行い、使用者が全ての画素部を用いて情報の入力を行う場合は全読み取り動作を行うことにより、消費電力を低減することができる。
【０２４６】
また、本実施の形態の入出力装置は、選択信号に加え、リセット信号の出力の停止が可能な構成であり、リセット信号出力回路において、Ｖ個目のリセット信号を出力した後、Ｖ＋１個目のリセット信号の出力を停止するものである。これにより、選択信号のみ出力を停止する場合より消費電力を低減することができる。
【０２４７】
（実施の形態６）
本実施の形態では、上記実施の形態の入出力装置における表示回路についてさらに説明する。
【０２４８】
上記実施の形態の入出力装置における表示回路の回路構成の一例について、図８を用いて説明する。図８は、表示回路の回路構成の一例を示す回路図である。
【０２４９】
図８に示す表示回路は、トランジスタ２４１、液晶素子２４２、及び容量素子２４３を有する。
【０２５０】
トランジスタは、電界効果トランジスタであり、特に指定する場合を除き、ソース、ドレイン、及びゲートを少なくとも有する。
【０２５１】
トランジスタ２４１のゲートには、走査信号ＳＣＮが入力され、トランジスタ２４１のソース及びドレインの一方には、画像信号ＩＭＧが入力される。
【０２５２】
なお、トランジスタ２４１のオフ電流は、低いことが好ましく、例えばチャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０−１７Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０−１８Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０−２０Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ｚＡ（１×１０−２１Ａ）以下にすることが好ましい。トランジスタ２４１として、オフ電流の低いトランジスタを用いることにより、トランジスタ２４１のソース及びドレインのリーク電流による液晶素子２４２に印加される電圧の変動を抑制することができる。オフ電流の低いトランジスタとしては、例えばチャネル形成層として酸化物半導体層を有するトランジスタを用いることができる。該トランジスタのチャネル形成層としての機能を有する酸化物半導体層は、高純度化することにより、真性（Ｉ型ともいう）、又は実質的に真性にさせた半導体層である。
【０２５３】
液晶素子２４２は、第１端子及び第２端子を有し、液晶素子２４２の第１端子は、トランジスタ２４１のソース及びドレインの他方に電気的に接続され、液晶素子２４２の第２端子には、一定の電圧が選択的に入力される。
【０２５４】
液晶素子２４２は、第１端子の一部又は全部としての機能を有する画素電極と、第２端子の一部又は全部としての機能を有する共通電極と、画素電極及び共通電極の間に印加される電圧に応じて光の透過率が変化する液晶層と、を有する構成とすることができる。
【０２５５】
なお、画素電極を、可視光を透過する領域と、可視光を反射する領域と、を有する構成とすることもできる。画素電極の可視光を透過する領域は、バックライトの光を透過し、画素電極の可視光を反射する領域は、液晶層を介して入射する光を反射する。
【０２５６】
液晶層に適用可能な液晶の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、又はバナナ型液晶などが挙げられる。
【０２５７】
なお、液晶層に用いられる液晶材料の固有抵抗は、１×１０１２Ω・ｃｍ以上であり、好ましくは１×１０１３Ω・ｃｍ以上であり、さらに好ましくは１×１０１４Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。また、該液晶材料を用いて液晶素子を構成した場合、液晶素子の抵抗は、例えば配向膜又はシール材などにより液晶層に不純物が混入する可能性があるため、１×１０１１Ω・ｃｍ以上さらには１×１０１２Ω・ｃｍ以上となる場合がある。
【０２５８】
液晶材料の固有抵抗が大きいほど、液晶層のリーク電流が低減し、表示期間において液晶素子に印加される電圧が経時的に低下する現象を抑制することができる。その結果、一回の画像データの書き込みに対応する表示回路の表示期間を長くすることができるため、表示回路に画像データを書き込む頻度を低減でき、入出力装置の消費電力を低減することができる。
【０２５９】
また、液晶素子の駆動方法の一例としては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、又はゲストホストモードなどが挙げられる。
【０２６０】
容量素子２４３は、第１端子及び第２端子を有し、容量素子２４３の第１端子は、トランジスタ２４１のソース及びドレインの他方に電気的に接続され、容量素子２４３の第２端子には、一定の電圧が選択的に入力される。
【０２６１】
容量素子２４３は、保持容量としての機能を有し、第１端子の一部又は全部としての機能を有する第１の電極と、第２端子の一部又は全部としての機能を有する第２の電極と、誘電体層と、を有する構成とすることができる。容量素子２４３の容量は、トランジスタ２４１のオフ電流などを考慮して設定すればよい。本実施の形態では、各表示回路における液晶素子の容量（液晶容量ともいう）に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。また必ずしも容量素子２４３を設けなくてもよく、容量素子２４３を設けない構成としてもよい。表示回路に容量素子２４３を設けない構成とすることにより画素部の開口率を向上させることができる。
【０２６２】
次に、図８に示す表示回路の駆動方法の一例について説明する。
【０２６３】
まず、走査信号ＳＣＮのパルスに従ってトランジスタ２４１がオン状態になり、液晶素子２４２の第１端子の電圧が画像信号ＩＭＧの電圧と同等の値になり、液晶素子２４２の第１端子及び第２端子の間に画像信号ＩＭＧに応じた値の電圧が印加される。液晶素子２４２は、第１端子及び第２端子の間に印加される電圧に応じて光の透過率が設定され所定の表示状態になる。このとき、表示回路の表示状態は、一定期間保持される。上記動作を別の表示回路に対しても行うことにより、全ての表示回路の表示状態を設定する。これにより、表示回路に画像信号ＩＭＧの電圧がデータ信号として書き込まれ、画素部において、画像信号ＩＭＧのデータに基づいた画像が表示される。以上が図８に示す表示回路の駆動方法の一例である。
【０２６４】
図８を用いて説明したように、トランジスタ及び液晶素子を用いて上記実施の形態における入出力装置の表示回路を構成することができる。液晶素子は、印加される電圧に応じて光を透過することができるため、画素部に表示回路及び光検出回路を設けて表示動作及び読み取り動作を行うことができる。
【０２６５】
（実施の形態７）
本実施の形態では、上記実施の形態に示す入力回路又は入出力装置に適用可能な酸化物半導体層を有するトランジスタについて説明する。
【０２６６】
上記実施の形態に示す入力回路又は入出力装置に適用可能な酸化物半導体層を有するトランジスタは、高純度化することにより、真性（Ｉ型ともいう）、又は実質的に真性にさせた半導体層を有するトランジスタである。
【０２６７】
上記酸化物半導体層に用いられる酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などを用いることができる。四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、又はＳｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。二元系金属酸化物としては、例えばＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、又はＩｎ−Ｓｎ−Ｏ系金属酸化物などを用いることができる。また、酸化物半導体としては、例えばＩｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、又はＺｎ−Ｏ系金属酸化物などを用いることもできる。また、酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にＳｉＯ２を含む酸化物を用いることもできる。
【０２６８】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは０より大きい数）で表記される材料を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ、及びＣｏから選ばれた一つ又は複数の金属元素を示す。例えばＭとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、又はＧａ及びＣｏなどが挙げられる。
【０２６９】
さらに、酸化物半導体層のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上とする。これにより、熱励起によって生じるキャリアの数が無視できる。さらに、ドナーとなりうる水素などの不純物を一定量以下になるまで低減し、キャリア濃度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３以下にする。すなわち、酸化物半導体層のキャリア濃度を限りなくゼロ又はゼロと実質的に同等の値にする。
【０２７０】
上記酸化物半導体層は、アバランシェ降伏が起きにくく、絶縁耐圧が高い。例えば、シリコンは、バンドギャップが１．１２ｅＶと小さいため、アバランシェ降伏によって雪崩的に電子が発生しやすく、ゲート絶縁層への障壁を越えられるほど高速に加速される電子の数が増加する。一方、上記酸化物半導体層に用いられる酸化物半導体は、バンドギャップが２ｅＶ以上と広く、アバランシェ降伏が生じにくく、シリコンと比べてホットキャリア劣化の耐性が高いため、絶縁耐圧が高い。
【０２７１】
ホットキャリア劣化は、例えば高速に加速された電子がチャネル中のドレイン近傍でゲート絶縁層中に注入されることにより発生する固定電荷により生じるトランジスタ特性の劣化、又は高速に加速された電子によりゲート絶縁層界面に形成されるトラップ準位などにより生じるトランジスタ特性の劣化などであり、ホットキャリアによるトランジスタ特性の劣化としては、例えばしきい値電圧の変動又はゲートリークなどがある。また、ホットキャリア劣化の要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入ともいう）とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入ともいう）がある。
【０２７２】
また、高絶縁耐圧材料の一つであるシリコンカーバイドのバンドキャップと上記酸化物半導体層に用いられる酸化物半導体のバンドギャップは同等であるが、該酸化物半導体の方が、シリコンカーバイドより移動度が２桁程小さいため、電子が加速されにくく、また、ゲート絶縁層との障壁がシリコンカーバイド、窒化ガリウム、又はシリコンよりも大きく、ゲート絶縁層に注入される電子が極めて少ないため、シリコンカーバイド、窒化ガリウム、又はシリコンよりホットキャリア劣化が生じにくく、絶縁耐圧が高い。また、該酸化物半導体は、非晶質状態であっても同様に絶縁耐圧が高い。
【０２７３】
さらに、上記酸化物半導体層を有するトランジスタでは、チャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０−１７Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０−１８Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０−２０Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ｚＡ（１×１０−２１Ａ）以下にすることができる。
【０２７４】
また、上記酸化物半導体層を有するトランジスタは、光による劣化（例えば閾値電圧の変動など）が少ない。
【０２７５】
さらに、上記実施の形態に示す入力回路又は入出力装置に適用可能な酸化物半導体層を有するトランジスタの構造例について、図９（Ａ）乃至図９（Ｄ）を用いて説明する。図９（Ａ）乃至図９（Ｄ）は、トランジスタの構造例を示す断面模式図である。
【０２７６】
図９（Ａ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。
【０２７７】
図９（Ａ）に示すトランジスタは、ゲート電極としての機能を有する導電層４０１ａと、ゲート絶縁層としての機能を有する絶縁層４０２ａと、チャネル形成層としての機能を含む酸化物半導体層４０３ａと、ソース電極又はドレイン電極としての機能を有する導電層４０５ａ及び導電層４０６ａと、を有する。
【０２７８】
導電層４０１ａは、基板４００ａの上に設けられ、絶縁層４０２ａは、導電層４０１ａの上に設けられ、酸化物半導体層４０３ａは、絶縁層４０２ａを介して導電層４０１ａの上に設けられ、導電層４０５ａ及び導電層４０６ａは、酸化物半導体層４０３ａの一部の上にそれぞれ設けられる。
【０２７９】
さらに、図９（Ａ）において、トランジスタの酸化物半導体層４０３ａの上面の一部（上面に導電層４０５ａ及び導電層４０６ａが設けられていない部分）は、酸化物絶縁層４０７ａに接する。また、酸化物絶縁層４０７ａの上部には、保護絶縁層４０９ａが設けられる。
【０２８０】
図９（Ｂ）に示すトランジスタは、ボトムゲート構造の一つであるチャネル保護型（チャネルストップ型ともいう）トランジスタであり、逆スタガ型トランジスタともいう。
【０２８１】
図９（Ｂ）に示すトランジスタは、ゲート電極としての機能を含む導電層４０１ｂと、ゲート絶縁層としての機能を含む絶縁層４０２ｂと、チャネル形成層としての機能を含む酸化物半導体層４０３ｂと、チャネル保護層としての機能を含む絶縁層４２７と、ソース電極又はドレイン電極としての機能を含む導電層４０５ｂ及び導電層４０６ｂと、を有する。
【０２８２】
導電層４０１ｂは、基板４００ｂの上に設けられ、絶縁層４０２ｂは、導電層４０１ｂの上に設けられ、酸化物半導体層４０３ｂは、絶縁層４０２ｂを介して導電層４０１ｂの上に設けられ、絶縁層４２７は、絶縁層４０２ｂ及び酸化物半導体層４０３ｂを介して導電層４０１ｂの上に設けられ、導電層４０５ｂ及び導電層４０６ｂは、絶縁層４２７を介して酸化物半導体層４０３ｂの一部の上にそれぞれ設けられる。また、導電層４０１ｂを酸化物半導体層４０３ｂの全てと重なる構造にすることもできる。導電層４０１ｂを酸化物半導体層４０３ｂの全てと重なる構造にすることにより、酸化物半導体層４０３ｂへの光の入射を抑制することができる。また、これに限定されず、導電層４０１ｂを酸化物半導体層４０３ｂの一部と重なる構造にすることもできる。
【０２８３】
さらに、図９（Ｂ）において、トランジスタの上部は、保護絶縁層４０９ｂに接する。
【０２８４】
図９（Ｃ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つである。
【０２８５】
図９（Ｃ）に示すトランジスタは、ゲート電極としての機能を含む導電層４０１ｃと、ゲート絶縁層としての機能を含む絶縁層４０２ｃと、チャネル形成層としての機能を含む酸化物半導体層４０３ｃと、ソース電極又はドレイン電極としての機能を含む導電層４０５ｃ及び導電層４０６ｃと、を有する。
【０２８６】
導電層４０１ｃは、基板４００ｃの上に設けられ、絶縁層４０２ｃは、導電層４０１ｃの上に設けられ、導電層４０５ｃ及び導電層４０６ｃは、絶縁層４０２ｃの一部の上に設けられ、酸化物半導体層４０３ｃは、絶縁層４０２ｃ、導電層４０５ｃ、及び導電層４０６ｃを介して導電層４０１ｃの上に設けられる。また、導電層４０１ｃを酸化物半導体層４０３ｃの全てと重なる構造にすることもできる。導電層４０１ｃを酸化物半導体層４０３ｃの全てと重なる構造にすることにより、酸化物半導体層４０３ｃへの光の入射を抑制することができる。また、これに限定されず、導電層４０１ｃを酸化物半導体層４０３ｃの一部と重なる構造にすることもできる。
【０２８７】
さらに、図９（Ｃ）において、トランジスタにおける酸化物半導体層４０３ｃの上面及び側面は、酸化物絶縁層４０７ｃに接する。また、酸化物絶縁層４０７ｃの上部には、保護絶縁層４０９ｃが設けられる。
【０２８８】
図９（Ｄ）に示すトランジスタは、トップゲート構造のトランジスタの一つである。
【０２８９】
図９（Ｄ）に示すトランジスタは、ゲート電極としての機能を含む導電層４０１ｄと、ゲート絶縁層としての機能を含む絶縁層４０２ｄと、チャネル形成層としての機能を含む酸化物半導体層４０３ｄと、ソース電極又はドレイン電極としての機能を含む導電層４０５ｄ及び導電層４０６ｄと、を有する。
【０２９０】
酸化物半導体層４０３ｄは、絶縁層４４７を介して基板４００ｄの上に設けられ、導電層４０５ｄ及び導電層４０６ｄは、それぞれ酸化物半導体層４０３ｄの一部の上に設けられ、絶縁層４０２ｄは、酸化物半導体層４０３ｄ、導電層４０５ｄ、及び導電層４０６ｄの上に設けられ、導電層４０１ｄは、絶縁層４０２ｄを介して酸化物半導体層４０３ｄの上に設けられる。
【０２９１】
さらに、図９（Ａ）乃至図９（Ｄ）に示すトランジスタの各構成要素について以下に説明する。
【０２９２】
基板４００ａ乃至基板４００ｄとしては、例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【０２９３】
また、基板４００ａ乃至基板４００ｄとして、セラミック基板、石英基板、又はサファイア基板などの絶縁体でなる基板を用いることもできる。また、基板４００ａ乃至基板４００ｄとして、結晶化ガラス基板を用いることもできる。また、基板４００ａ乃至基板４００ｄとして、プラスチック基板を用いることもできる。また、基板４００ａ乃至基板４００ｄとして、シリコンなどの半導体基板を用いることもできる。
【０２９４】
絶縁層４４７は、基板４００ｄからの不純物元素の拡散を防止する下地層としての機能を有する。絶縁層４４７としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用いることができる。また、絶縁層４４７に適用可能な材料の層の積層により絶縁層４４７を構成することもできる。また、絶縁層４４７として、遮光性を有する材料の層と、上記絶縁層４４７に適用可能な材料の層との積層を用いることもできる。また、遮光性を有する材料の層を用いて絶縁層４４７を構成することにより、酸化物半導体層４０３ｄへの光の入射を抑制することができる。
【０２９５】
なお、図９（Ａ）乃至図９（Ｃ）に示すトランジスタにおいて、図９（Ｄ）に示すトランジスタと同様に、基板とゲート電極としての機能を含む導電層の間に絶縁層を設けてもよい。
【０２９６】
導電層４０１ａ乃至導電層４０１ｄとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層４０１ａ乃至導電層４０１ｄの形成に適用可能な材料の層の積層により、導電層４０１ａ乃至導電層４０１ｄを構成することもできる。
【０２９７】
絶縁層４０２ａ乃至絶縁層４０２ｄとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層４０２ａ乃至絶縁層４０２ｄに適用可能な材料の層の積層により絶縁層４０２ａ乃至絶縁層４０２ｄを構成することもできる。絶縁層４０２ａ乃至絶縁層４０２ｄに適用可能な材料の層は、例えばプラズマＣＶＤ法又はスパッタリング法などを用いて形成される。例えば、プラズマＣＶＤ法により窒化シリコン層を形成し、プラズマＣＶＤ法により窒化シリコン層の上に酸化シリコン層を形成することにより絶縁層４０２ａ乃至絶縁層４０２ｄを構成することができる。
【０２９８】
酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｄに適用可能な酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などが挙げられる。四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などが挙げられる。三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、又はＳｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物などが挙げられる。二元系金属酸化物としては、Ｉｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、又はＩｎ−Ｓｎ−Ｏ系金属酸化物などが挙げられる。また、酸化物半導体としては、Ｉｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、又はＺｎ−Ｏ系金属酸化物などが挙げられる。また、上記酸化物半導体としては、上記酸化物半導体として適用可能な金属酸化物にＳｉＯ２を含む酸化物を用いることもできる。また、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物にＩｎとＧａとＺｎ以外の元素が含まれていてもよい。
【０２９９】
また、酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｄに適用可能な酸化物半導体としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは０より大きい数）で表記される金属酸化物も挙げられる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一つ又は複数の金属元素を示す。Ｍとしては、例えばＧａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、又はＧａ及びＣｏなどがある。
【０３００】
導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄに適用可能な材料の層の積層により導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄのそれぞれを構成することができる。
【０３０１】
例えば、アルミニウム又は銅の金属層と、チタン、モリブデン、又はタングステンなどの高融点金属層との積層により導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄを構成することができる。また、複数の高融点金属層の間にアルミニウム又は銅の金属層が設けられた積層により導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄを構成することもできる。また、ヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているアルミニウム層を用いて導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄを構成することにより、耐熱性を向上させることができる。
【０３０２】
また、導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄとして、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、若しくは酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、又はこれらの金属酸化物に酸化シリコンを含むものを用いることができる。
【０３０３】
さらに、導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄの形成に用いられる材料を用いて他の配線を形成してもよい。
【０３０４】
絶縁層４２７としては、例えば絶縁層４４７に適用可能な材料の層を用いることができる。また、絶縁層４２７に適用可能な材料の層の積層により絶縁層４２７を構成することもできる。
【０３０５】
酸化物絶縁層４０７ａ及び酸化物絶縁層４０７ｃとしては、酸化物絶縁層を用いることができ、例えば酸化シリコン層などを用いることができる。また、酸化物絶縁層４０７ａ及び酸化物絶縁層４０７ｃに適用可能な材料の層の積層により酸化物絶縁層４０７ａ及び酸化物絶縁層４０７ｃを構成することもできる。
【０３０６】
保護絶縁層４０９ａ乃至保護絶縁層４０９ｃとしては、例えば無機絶縁層を用いることができ、例えば窒化シリコン層、窒化アルミニウム層、窒化酸化シリコン層、又は窒化酸化アルミニウム層などを用いることができる。また、保護絶縁層４０９ａ乃至保護絶縁層４０９ｃに適用可能な材料の層の積層により保護絶縁層４０９ａ乃至保護絶縁層４０９ｃを構成することもできる。
【０３０７】
なお、本実施の形態のトランジスタに起因する表面凹凸を低減するために、トランジスタの上（酸化物絶縁層又は保護絶縁層を有する場合には酸化物絶縁層又は保護絶縁層を介してトランジスタの上）に平坦化絶縁層を有する構成にすることもできる。平坦化絶縁層としては、ポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。また平坦化絶縁層としては、低誘電率材料（ｌｏｗ−ｋ材料ともいう）の層を用いることもできる。また、平坦化絶縁層に適用可能な材料の層の積層により平坦化絶縁層を構成することもできる。
【０３０８】
さらに、上記実施の形態に示す入力回路又は入出力装置に適用可能な酸化物半導体層を有するトランジスタの作製方法の一例として、図９（Ａ）に示すトランジスタの作製方法の一例について、図１０（Ａ）、図１０（Ｂ）、図１０（Ｃ）、図１１（Ａ）及び図１１（Ｂ）を用いて説明する。図１０（Ａ）乃至図１０（Ｃ）並びに図１１（Ａ）及び図１１（Ｂ）は、図９（Ａ）に示すトランジスタの作製方法の一例を示す断面模式図である。
【０３０９】
まず、基板４００ａを準備し、基板４００ａの上に第１の導電膜を形成する。
【０３１０】
なお、基板４００ａの一例としてガラス基板を用いる。
【０３１１】
また、第１の導電膜としては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の膜を用いることができる。また、第１の導電膜に適用可能な材料の膜の積層膜により、第１の導電膜を構成することもできる。
【０３１２】
次に、第１のフォトリソグラフィ工程により第１の導電膜の上に第１のレジストマスクを形成し、第１のレジストマスクを用いて選択的に第１の導電膜のエッチングを行うことにより導電層４０１ａを形成し、第１のレジストマスクを除去する。
【０３１３】
なお、本実施の形態において、インクジェット法を用いてレジストマスクを形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０３１４】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するために、多階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階調マスクは、透過した光が複数の強度となる露光マスクである。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、製造工程を簡略にすることができる。
【０３１５】
次に、導電層４０１ａの上に絶縁層４０２ａを形成する。
【０３１６】
例えば、高密度プラズマＣＶＤ法を用いて絶縁層４０２ａを形成することができる。例えばμ波（例えば、周波数２．４５ＧＨｚのμ波）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるため、好ましい。高密度プラズマＣＶＤを用いて形成した高品質な絶縁層と酸化物半導体層が接することにより、界面準位が低減し、界面特性を良好にすることができる。
【０３１７】
また、スパッタリング法やプラズマＣＶＤ法など、他の方法を用いて絶縁層４０２ａを形成することもできる。また、絶縁層４０２ａの形成後に熱処理を行ってもよい。該熱処理を行うことにより絶縁層４０２ａの質、酸化物半導体との界面特性を改質させることができる。
【０３１８】
次に、絶縁層４０２ａの上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下の酸化物半導体膜５３０を形成する。例えば、スパッタリング法を用いて酸化物半導体膜５３０を形成することができる。
【０３１９】
なお、酸化物半導体膜５３０を形成する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、絶縁層４０２ａの表面に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加し、基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０３２０】
例えば、酸化物半導体層４０３ａに適用可能な酸化物半導体材料を用いて酸化物半導体膜５３０を形成することができる。本実施の形態では、一例としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜５３０を形成する。この段階での断面模式図が図１０（Ａ）に相当する。また、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において、スパッタリング法により酸化物半導体膜５３０を形成することもできる。
【０３２１】
スパッタリング法を用いて酸化物半導体膜５３０を作製するためのターゲットとしては、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である酸化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である酸化物ターゲットを用いてもよい。また、作製される酸化物ターゲットの全体の体積に対して全体の体積から空隙などが占める空間を除いた部分の体積の割合（充填率ともいう）は、９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。
【０３２２】
なお、酸化物半導体膜５３０を形成する際に用いるスパッタリングガスとしては、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０３２３】
また、酸化物半導体膜５３０を形成する前に、スパッタリング装置の予備加熱室で導電層４０１ａが形成された基板４００ａ、又は導電層４０１ａ及び絶縁層４０２ａが形成された基板４００ａを加熱し、基板４００ａに吸着した水素、水分などの不純物を脱離し排気することが好ましい。上記予備加熱室での加熱処理により、絶縁層４０２ａ及び酸化物半導体膜５３０への水素、水酸基、及び水分の侵入を抑制することができる。また、予備加熱室に設ける排気手段としては、例えばクライオポンプを用いることが好ましい。また、上記予備加熱室での加熱処理は省略することもできる。また、酸化物絶縁層４０７ａの成膜前に、導電層４０５ａ及び導電層４０６ａまで形成した基板４００ａにも同様に上記予備加熱室での加熱処理を行ってもよい。
【０３２４】
また、スパッタリング法を用いて酸化物半導体膜５３０を形成する場合、減圧状態に保持された成膜室内に基板４００ａを保持し、基板４００ａの温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下とする。基板４００ａの温度を高めることにより、形成する酸化物半導体膜５３０に含まれる不純物濃度を低減することができる。また、スパッタリングによる酸化物半導体膜５３０の損傷が軽減する。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲットを用いて絶縁層４０２ａの上に酸化物半導体膜５３０を成膜する。
【０３２５】
なお、本実施の形態において、スパッタリングを行う際の成膜室内の残留水分を除去する手段としては、例えば吸着型の真空ポンプなどを用いることができる。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いることができる。例えばクライオポンプを用いることにより、例えば水素原子及び炭素原子のいずれか一つ又は複数を含む化合物などを排気することができ、成膜室で形成される膜に含まれる不純物の濃度を低減することができる。また、本実施の形態において、スパッタリングを行う際の成膜室内の残留水分を除去する手段として、コールドトラップを設けられたターボポンプを用いることもできる。
【０３２６】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となる。
【０３２７】
次に、第２のフォトリソグラフィ工程により酸化物半導体膜５３０の上に第２のレジストマスクを形成し、第２のレジストマスクを用いて選択的に酸化物半導体膜５３０のエッチングを行うことにより、酸化物半導体膜５３０を島状の酸化物半導体層に加工し、第２のレジストマスクを除去する。
【０３２８】
なお、絶縁層４０２ａにコンタクトホールを形成する場合、酸化物半導体膜５３０を島状の酸化物半導体層に加工する際に該コンタクトホールを形成することもできる。
【０３２９】
例えば、ドライエッチング、ウェットエッチング、又はドライエッチング及びウェットエッチングの両方を用いて酸化物半導体膜５３０のエッチングを行うことができる。ウェットエッチングに用いるエッチング液としては、例えば燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、エッチング液としてＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０３３０】
次に、酸化物半導体層に加熱処理を行う。上記加熱処理によって酸化物半導体層の脱水化又は脱水素化を行うことができる。上記加熱処理の温度は、４００℃以上７５０℃以下、又は４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４０３ａを得る（図１０（Ｂ）参照）。
【０３３１】
なお、加熱処理装置は、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を備えていてもよい。加熱処理装置としては、例えばＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置又はＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えばアルゴンなどの希ガス、又は窒素のような、加熱処理によって被処理物と反応しない不活性気体を用いることができる。
【０３３２】
例えば、上記加熱処理として、６５０℃〜７００℃に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて加熱した不活性ガス中から出す方式のＧＲＴＡを行ってもよい。
【０３３３】
なお、上記加熱処理装置による加熱処理において、窒素、又はヘリウム、ネオン、アルゴンなどの希ガスに、水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、又はヘリウム、ネオン、若しくはアルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、すなわち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。
【０３３４】
また、上記加熱処理装置による加熱処理で酸化物半導体層を加熱した後、該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入してもよい。このとき、酸素ガス又はＮ２Ｏガスは、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、すなわち、酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸素を供給することによって、酸化物半導体層４０３ａを高純度化させる。
【０３３５】
また、島状の酸化物半導体層に加工する前の酸化物半導体膜５３０に上記加熱処理装置による加熱処理を行うこともできる。その場合には、上記加熱処理装置による加熱処理後に加熱処理装置から基板４００ａを取り出し、島状の酸化物半導体層に加工する。
【０３３６】
また、上記以外にも、酸化物半導体層形成後であれば、酸化物半導体層４０３ａの上に導電層４０５ａ及び導電層４０６ａを形成した後、又は導電層４０５ａ及び導電層４０６ａの上に酸化物絶縁層４０７ａを形成した後に上記加熱処理装置による加熱処理を行ってもよい。
【０３３７】
また、絶縁層４０２ａにコンタクトホールを形成する場合、上記加熱処理装置による加熱処理を行う前にコンタクトホールを形成してもよい。
【０３３８】
また、酸化物半導体膜を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域（単結晶領域）、すなわち、膜表面に対して垂直にｃ軸配向した結晶領域を有する膜を用いて酸化物半導体層を形成してもよい。例えば、膜厚が３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、さらに、窒素、酸素、希ガス、又は乾燥エアの雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成する。さらに、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、第１の酸化物半導体膜から第２の酸化物半導体膜にかけて上方に向かって結晶成長させ、第２の酸化物半導体膜の全体を結晶化させる。その結果、膜厚の厚い結晶領域を有する酸化物半導体膜を用いて酸化物半導体層４０３ａを形成することができる。
【０３３９】
次に、絶縁層４０２ａ及び酸化物半導体層４０３ａの上に第２の導電膜を形成する。
【０３４０】
第２の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の膜を用いることができる。また、第２の導電膜に適用可能な膜の積層膜により第２の導電膜を形成することができる。
【０３４１】
次に、第３のフォトリソグラフィ工程により第２の導電膜の上に第３のレジストマスクを形成し、第３のレジストマスクを用いて選択的にエッチングを行って導電層４０５ａ及び導電層４０６ａを形成した後、第３のレジストマスクを除去する（図１０（Ｃ）参照）。
【０３４２】
なお、導電層４０５ａ及び導電層４０６ａを形成する際に、第２の導電膜を用いて他の配線を形成することもできる。
【０３４３】
また、第３のレジストマスク形成時の露光として、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いることが好ましい。酸化物半導体層４０３ａの上で隣り合う導電層４０５ａの下端部と導電層４０６ａの下端部との間隔幅により、後に形成されるトランジスタのチャネル長Ｌが決定される。なお、第３のレジストマスクの形成の際にチャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いて露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、該露光を用いて形成されたトランジスタを用いることにより、回路の動作速度を速くすることでき、さらに該トランジスタのオフ電流は、極めて少ないため、消費電力を低減することもできる。
【０３４４】
なお、第２の導電膜のエッチングを行う場合、エッチングによる酸化物半導体層４０３ａの分断を抑制するために、エッチング条件を最適化することが好ましい。しかしながら、第２の導電膜のみエッチングが行われ、酸化物半導体層４０３ａは、全くエッチングが行われないという条件を得ることは難しく、第２の導電膜のエッチングの際に酸化物半導体層４０３ａは一部のみエッチングが行われ、溝部（凹部）を有する酸化物半導体層４０３ａとなることもある。
【０３４５】
本実施の形態では、第２の導電膜の一例としてチタン膜を用い、酸化物半導体層４０３ａの一例としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いるため、エッチャントとしてアンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。
【０３４６】
次に、酸化物半導体層４０３ａ、導電層４０５ａ、及び導電層４０６ａの上に酸化物絶縁層４０７ａを形成する。このとき、酸化物絶縁層４０７ａは、酸化物半導体層４０３ａの上面の一部に接する。
【０３４７】
酸化物絶縁層４０７ａは、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁層４０７ａに水又は水素などの不純物が混入しない方法を適宜用いて形成することができる。酸化物絶縁層４０７ａに水素が混入すると、該水素の酸化物半導体層への侵入又は該水素による酸化物半導体層中の酸素の引き抜きにより、酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）し、寄生チャネルが形成されるおそれがある。よって、酸化物絶縁層４０７ａができるだけ水素を含まない層になるように、酸化物絶縁層４０７ａの作製方法として水素を用いない方法を用いることは重要である。
【０３４８】
本実施の形態では、酸化物絶縁層４０７ａの一例として、スパッタリング法を用いて膜厚２００ｎｍの酸化シリコン膜を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では一例として１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において行うことができる。
【０３４９】
また、酸化物絶縁層４０７ａを形成するためのターゲットとしては、例えば酸化シリコンターゲット又はシリコンターゲットなどを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。
【０３５０】
また、酸化物絶縁層４０７ａを形成する際に用いるスパッタリングガスとしては、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０３５１】
また、酸化物絶縁層４０７ａを形成する前にＮ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層４０３ａの表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層４０３ａの上面の一部に接する酸化物絶縁層４０７ａを形成することが好ましい。
【０３５２】
さらに、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うこともできる。例えば、第２の加熱処理として、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。第２の加熱処理を行うと、酸化物半導体層４０３ａの上面の一部が酸化物絶縁層４０７ａと接した状態で加熱される。
【０３５３】
以上の工程を経ることによって、水素、水分、水酸基、又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層から意図的に排除し、且つ酸素を酸化物半導体層に供給することができる。よって、酸化物半導体層は高純度化する。
【０３５４】
以上の工程でトランジスタが形成される（図１１（Ａ）参照）。
【０３５５】
また、酸化物絶縁層４０７ａとして欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層４０３ａ中に含まれる水素、水分、水酸基、又は水素化物などの不純物を酸化物絶縁層４０７ａに拡散させ、酸化物半導体層４０３ａ中に含まれる該不純物をより低減させる効果を奏する。
【０３５６】
酸化物絶縁層４０７ａの上にさらに保護絶縁層４０９ａを形成してもよい。例えば、ＲＦスパッタリング法を用いて窒化シリコン膜を形成する。ＲＦスパッタリング法は、量産性がよいため、保護絶縁層４０９ａの成膜方法として好ましい。本実施の形態では、一例として窒化シリコン膜を形成することにより保護絶縁層４０９ａを形成する（図１１（Ｂ）参照）。
【０３５７】
本実施の形態では、酸化物絶縁層４０７ａまで形成された基板４００ａを１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタリングガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を形成することで保護絶縁層４０９ａを形成する。この場合においても、酸化物絶縁層４０７ａと同様に、処理室内の残留水分を除去しつつ保護絶縁層４０９ａを成膜することが好ましい。
【０３５８】
保護絶縁層４０９ａの形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。以上が図９（Ａ）に示すトランジスタの作製方法の一例である。
【０３５９】
なお、図９（Ａ）に示すトランジスタの作製方法の一例を示したが、これに限定されず、例えば図９（Ｂ）乃至図９（Ｄ）に示す各構成要素において、名称が図９（Ａ）に示す各構成要素と同じであり且つ機能の少なくとも一部が図９（Ａ）に示す各構成要素と同じであれば、図９（Ａ）に示すトランジスタの作製方法の一例の説明を適宜援用することができる。
【０３６０】
以上のように、上記実施の形態に示す入力回路又は入出力装置に適用可能な酸化物半導体層を有するトランジスタは、チャネル形成層として酸化物半導体層を有するトランジスタであり、トランジスタに用いられる酸化物半導体層は、熱処理により高純度化させることによりＩ型又は実質的にＩ型となった酸化物半導体層である。
【０３６１】
また、高純度化された酸化物半導体層は、キャリアの数が極めて少なく（ゼロに近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。よって、チャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０−１７Ａ）以下にすること、さらには、チャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０−１８Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０−２０Ａ）以下、１ｚＡ（１×１０−２１Ａ）以下にすることができる。
【０３６２】
また、例えば上記トランジスタを上記実施の形態の入出力装置における表示回路に用いることにより、静止画表示のときの画像データに基づく画像の保持時間を長くすることができるため、入出力装置の消費電力を低減することができる。
【０３６３】
また、例えば上記トランジスタを用いることにより、選択信号出力回路、リセット信号出力回路、及び光検出回路を同一工程で形成することもできるため、入出力装置の製造コストを低減することができる。
【０３６４】
また、例えば上記トランジスタを用いることにより、走査信号出力回路、画像信号出力回路、選択信号出力回路、リセット信号出力回路、表示回路、及び光検出回路を同一工程で形成することもできるため、入出力装置の製造コストを低減することができる。
【０３６５】
（実施の形態８）
本実施の形態では、上記実施の形態における入出力装置を備えた電子機器について説明する。
【０３６６】
本実施の形態の電子機器の構成例について、図１２（Ａ）、図１２（Ｂ）、図１２（Ｃ）、図１２（Ｄ）、図１２（Ｅ）、及び図１２（Ｆ）を用いて説明する。図１２（Ａ）乃至図１２（Ｆ）は、本実施の形態の電子機器の構成例を示す図である。
【０３６７】
図１２（Ａ）に示す電子機器は、携帯型情報通信端末である。図１２（Ａ）に示す携帯型情報通信端末は、少なくとも入出力部１００１を有する。また、図１２（Ａ）に示す携帯型情報通信端末は、例えば入出力部１００１に操作部１００２を設けることで携帯型電話機として利用することができる。例えば、入出力部１００１の操作部１００２となる部分において、リセット信号及び選択信号を出力し、光データ電圧を出力させることにより、光検出を行い、その他の入出力部１００１の部分において、リセット信号及び選択信号の出力を停止し、光検出を行わないようにすることにより、消費電力を低減することができる。また、メモ帳の代わりとしての利用やハンディスキャナーとして図１２（Ａ）に示す携帯型情報通信端末を利用することもできる。
【０３６８】
図１２（Ｂ）に示す電子機器は、例えばカーナビゲーションを含む情報案内端末である。図１２（Ｂ）に示す情報案内端末は、少なくとも入出力部１１０１を有し、さらに図１２（Ｂ）に示す情報案内端末を操作ボタン１１０２及び外部入力端子１１０３を有する構成にすることもできる。上記実施の形態の入出力装置を入出力部１１０１に搭載することにより、光により入出力部１１０１に情報を入力することができる。例えば指などにより入出力部１１０１に影を作ると、影の部分の入出力部１１０１に入射する光の照度は変化する。この変化を読み取ることにより入出力装置に情報を入力することができる。
【０３６９】
図１２（Ｃ）に示す電子機器は、ノート型パーソナルコンピュータである。図１２（Ｃ）に示すノート型パーソナルコンピュータは、筐体１２０１と、入出力部１２０２と、スピーカ１２０３と、ＬＥＤランプ１２０４と、ポインティングデバイス１２０５と、接続端子１２０６と、キーボード１２０７と、を有する。上記実施の形態の入出力装置は、入出力部１２０２に搭載される。上記実施の形態の入出力装置を入出力部１２０２に搭載することにより、例えば入出力部１２０２に直接文字を書くように入力動作を行うことができる。また、上記実施の形態の入出力装置を入出力部１２０２に搭載することにより、キーボード１２０７の代わりとなる入力部を入出力部１２０２に設けることもできる。
【０３７０】
図１２（Ｄ）に示す電子機器は、携帯型遊技機である。図１２（Ｄ）に示す携帯型遊技機は、入出力部１３０１と、入出力部１３０２と、スピーカ１３０３と、接続端子１３０４と、ＬＥＤランプ１３０５と、マイクロフォン１３０６と、記録媒体読込部１３０７と、操作ボタン１３０８と、センサ１３０９と、を有する。上記実施の形態の入出力装置は、入出力部１３０１及び入出力部１３０２、又は入出力部１３０１若しくは入出力部１３０２に搭載される。上記実施の形態の入出力装置を入出力部１３０１に搭載することにより、光により入出力部１３０１に情報を入力することができる。
【０３７１】
図１２（Ｅ）に示す電子機器は、電子書籍である。図１２（Ｅ）に示す電子書籍は、少なくとも筐体１４０１と、筐体１４０３と、入出力部１４０５と、入出力部１４０７と、軸部１４１１と、を有する。
【０３７２】
筐体１４０１及び筐体１４０３は、軸部１４１１により接続され、図１２（Ｅ）に示す電子書籍は、軸部１４１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことができる。また、入出力部１４０５は、筐体１４０１に組み込まれ、入出力部１４０７は、筐体１４０３に組み込まれる。また、入出力部１４０５及び入出力部１４０７の構成を互いに異なる画像を出力する構成としてもよく、例えば両方の入出力部で一続きの画像を表示する構成としてもよい。入出力部１４０５及び入出力部１４０７を異なる画像を表示する構成にすることにより、例えば右側の入出力部（図１２（Ｅ）では入出力部１４０５）に文章画像を表示し、左側の入出力部（図１２（Ｅ）では入出力部１４０７）に画像を表示することができる。
【０３７３】
また、図１２（Ｅ）に示す電子書籍は、筐体１４０１又は筐体１４０３に操作部などを備えてもよい。例えば、図１２（Ｅ）に示す電子書籍の構成を電源ボタン１４２１と、操作キー１４２３と、スピーカ１４２５と、を有する構成にすることもできる。図１２（Ｅ）に示す電子書籍は、操作キー１４２３を用いることにより、複数の頁がある画像の頁を送ることができる。また、図１２（Ｅ）に示す電子書籍の入出力部１４０５及び入出力部１４０７、又は入出力部１４０５又は入出力部１４０７にキーボードやポインティングデバイスなどを設けた構成としてもよい。また、図１２（Ｅ）に示す電子書籍の筐体１４０１及び筐体１４０３の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、又はＡＣアダプタ又はＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを設けてもよい。さらに、図１２（Ｅ）に示す電子書籍に電子辞書としての機能を持たせてもよい。
【０３７４】
また、上記実施の形態の入出力装置は、入出力部１４０５及び入出力部１４０７、又は入出力部１４０５若しくは入出力部１４０７に搭載することができる。上記実施の形態の入出力装置を入出力部１４０５及び入出力部１４０７、又は入出力部１４０５若しくは入出力部１４０７に搭載することにより、光により入出力部１４０５及び入出力部１４０７、又は入出力部１４０５若しくは入出力部１４０７に情報を入力することができる。
【０３７５】
また、図１２（Ｅ）に示す電子書籍を無線通信でデータを送受信できる構成としてもよい。これにより、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする機能を付加させることができる。
【０３７６】
図１２（Ｆ）に示す電子機器は、ディスプレイである。図１２（Ｆ）に示すディスプレイは、筐体１５０１と、入出力部１５０２と、スピーカ１５０３と、ＬＥＤランプ１５０４と、操作ボタン１５０５と、接続端子１５０６と、センサ１５０７と、マイクロフォン１５０８と、支持台１５０９と、を有する。上記実施の形態の入出力装置は、入出力部１５０２に搭載される。上記実施の形態の入出力装置を入出力部１５０２に搭載することにより、光により入出力部１５０２に情報を入力することができる。
【０３７７】
また、本実施の形態の電子機器は、太陽電池セルと、太陽電池セルから出力される電圧を充電する蓄電装置と、該蓄電装置に充電された電圧を各回路に必要な電圧に変換する直流変換回路と、を用いて構成される電源回路を有する構成にしてもよい。上記実施の形態の入出力装置は、消費電力が低いため、該構成にすることにより外部電源が不要となるため、外部電源が無い場所であっても、該電子機器を長時間使用することができる。
【０３７８】
上記実施の形態に示す入出力装置を電子機器の入出力部に搭載することにより消費電力の低い電子機器を提供することができる。
【符号の説明】
【０３７９】
１０    順序回路
２０    順序回路
３１    トランジスタ
３２    トランジスタ
３３    トランジスタ
３４    トランジスタ
３５    トランジスタ
３６    トランジスタ
３７    トランジスタ
３８    トランジスタ
３９    トランジスタ
４０    トランジスタ
４１    トランジスタ
５１    クロックインバータ
５２    インバータ
５３    クロックインバータ
５４ａ    トランジスタ
５４ｂ    トランジスタ
５４ｃ    トランジスタ
５４ｄ    トランジスタ
１０１    選択信号出力回路
１０２    リセット信号出力回路
１０３    光検出部
１０３ｐ    光検出回路
１０４    読み出し回路
１２１    光電変換素子
１２１ａ    光電変換素子
１２１ｂ    光電変換素子
１２１ｃ    光電変換素子
１２２ａ    トランジスタ
１２２ｂ    トランジスタ
１２２ｃ    トランジスタ
１２３ａ    トランジスタ
１２３ｂ    トランジスタ
１２３ｃ    トランジスタ
１２４    トランジスタ
１２５    トランジスタ
１２６    容量素子
２０１    走査信号出力回路
２０２    画像信号出力回路
２０３    選択信号出力回路
２０４    リセット信号出力回路
２０５    画素部
２０５ｋ    表示回路
２０５ｐ    光検出回路
２０６    読み出し回路
２４１    トランジスタ
２４２    液晶素子
２４３    容量素子
４００ａ    基板
４００ｂ    基板
４００ｃ    基板
４００ｄ    基板
４０１ａ    導電層
４０１ｂ    導電層
４０１ｃ    導電層
４０１ｄ    導電層
４０２ａ    絶縁層
４０２ｂ    絶縁層
４０２ｃ    絶縁層
４０２ｄ    絶縁層
４０３ａ    酸化物半導体層
４０３ｂ    酸化物半導体層
４０３ｃ    酸化物半導体層
４０３ｄ    酸化物半導体層
４０５ａ    導電層
４０５ｂ    導電層
４０５ｃ    導電層
４０５ｄ    導電層
４０６ａ    導電層
４０６ｂ    導電層
４０６ｃ    導電層
４０６ｄ    導電層
４０７ａ    酸化物絶縁層
４０７ｃ    酸化物絶縁層
４０９ａ    保護絶縁層
４０９ｂ    保護絶縁層
４０９ｃ    保護絶縁層
４２７    絶縁層
４４７    絶縁層
５３０    酸化物半導体膜
１００１    入出力部
１００２    操作部
１１０１    入出力部
１１０２    操作ボタン
１１０３    外部入力端子
１２０１    筐体
１２０２    入出力部
１２０３    スピーカ
１２０４    ＬＥＤランプ
１２０５    ポインティングデバイス
１２０６    接続端子
１２０７    キーボード
１３０１    入出力部
１３０２    入出力部
１３０３    スピーカ
１３０４    接続端子
１３０５    ＬＥＤランプ
１３０６    マイクロフォン
１３０７    記録媒体読込部
１３０８    操作ボタン
１３０９    センサ
１４０１    筐体
１４０３    筐体
１４０５    入出力部
１４０７    入出力部
１４１１    軸部
１４２１    電源ボタン
１４２３    操作キー
１４２５    スピーカ
１５０１    筐体
１５０２    入出力部
１５０３    スピーカ
１５０４    ＬＥＤランプ
１５０５    操作ボタン
１５０６    接続端子
１５０７    センサ
１５０８    マイクロフォン
１５０９    支持台
【図１】
2011210251.tif 000003
【図２】
2011210251.tif 000004
【図３】
2011210251.tif 000005
【図４】
2011210251.tif 000006
【図５】
2011210251.tif 000007
【図６】
2011210251.tif 000008
【図７】
2011210251.tif 000009
【図８】
2011210251.tif 000010
【図９】
2011210251.tif 000011
【図１０】
2011210251.tif 000012
【図１１】
2011210251.tif 000013
【図１２】
2011210251.tif 000014