(57)【要約】【課題】温度検出素子の温度検出素子の静電破壊に対する耐性の向上と、測定精度の向上させることができる半導体装置を提供すること【解決手段】半導体装置１００は、温度検出素子１０と、一方の端子が温度検出素子１０の電流入力端子に接続される抵抗器１１とをそれぞれが備え、互いに並列に接続される複数の温度検出素子列１２とを備える。また、複数の温度検出素子列１２の抵抗器１１の他方の端子が接続される第１の外部端子１４を備える。【選択図】図１
2011018676.tif 000002
【特許請求の範囲】
【請求項１】
温度検出素子と、一方の端子が前記温度検出素子の電流入力端子に接続される抵抗器と、をそれぞれが備え、互いに並列に接続される複数の温度検出素子列と、
前記複数の温度検出素子列の前記抵抗器の他方の端子が接続される第１の外部端子と、
を有する半導体装置。
【請求項２】
前記温度検出素子は、並列に接続される複数の温度検出素子により構成される請求項１に記載の半導体装置。
【請求項３】
前記複数の温度検出素子列の前記温度検出素子の電流出力端子が互いに接続される出力ノードと、前記出力ノードに接続される第２の外部端子と、前記出力ノードと電源端子との間に接続される静電破壊保護回路と、
を有する請求項１又は２に記載の半導体装置。
【請求項４】
前記温度検出素子はダイオードであり、前記電流入力端子は前記ダイオードのアノード端子であり、前記電流出力端子は前記ダイオードのカソード端子である請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記温度検出素子はＰＮＰ型バイポーラトランジスタであり、前記電流入力端子は前記バイポーラトランジスタのエミッタであり、前記電流出力端子は前記バイポーラトランジスタのベース端子であり、前記バイポーラトランジスタのコレクタは接地端子と接続される請求項１乃至３のいずれか1項に記載の半導体装置。
【請求項６】
前記温度検出素子はＮＰＮ型バイポーラトランジスタであり、前記電流入力端子は前記バイポーラトランジスタのベースであり、前記電流出力端子は前記バイポーラトランジスタのエミッタ端子であり、前記バイポーラトランジスタのコレクタは電源端子と接続される請求項１乃至３のいずれか1項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に半導体基板の温度を検出する温度検出素子を有する半導体装置に関する。
【背景技術】
【０００２】
近年、半導体デバイスは様々な場面で使用されている。しかし、一般に半導体デバイスは熱に弱く、半導体基板の温度が半導体デバイスの動作速度に影響することや、半導体基板の温度上昇が半導体デバイスの寿命を短くすることなどが知られている。
【０００３】
そこで、非特許文献１に温度検出素子４１と温度計測用ＩＣ（Integrated Circuit）４０とを用いた温度計測方法が開示されている。この非特許文献１に開示されている温度計測装置のブロック図を図６に示す。図６に示すように、非特許文献１に開示される温度計測方法では、温度検出素子としてバイポーラトランジスタのエミッタ・ベース間に形成されるダイオードを用いる。ダイオードを用いた半導体装置の温度計測では、ダイオードの順方向バイアス電圧Ｖｂｅに基づき温度を計測する。この順方向バイアス電圧Ｖｂｅは、例えば（１）式で現される。なお、（１）式において、ｑは静電容量、ｋはボルツマン定数、Ｔは絶対温度、Ｉは順方向バイアス電流、Ｉｓは逆方向バイアス電流である。
2011018676.tif 000003
【０００４】
また、温度検出素子として、バイポーラトランジスタを用いた場合、絶対温度Ｔは、（２）式により求めることができる。なお、（２）式において、ＩＥ１は１回目の測定において任意に流した順方向バイアス電流、ＶＭ１は順方向バイアス電流をＩＥ１としたときの順方向バイアス電圧、ＩＥ２は２回目の測定において任意に流した順方向バイアス電流、ＶＭ２は順方向バイアス電流をＩＥ２としたときの順方向バイアス電圧、ＩＥ３は３回目の測定において任意に流した順方向バイアス電流、ＶＭ３は順方向バイアス電流をＩＥ３としたときの順方向バイアス電圧である。
2011018676.tif 000004
【０００５】
この非特許文献１に記載の温度計測方法により、半導体デバイスの半導体基板温度を計測することができるが、図６に示す温度検出素子を半導体デバイス上に形成した場合、温度検出素子の各端子への接続ノードとして外部端子を半導体デバイス上に設ける必要がある。そこで、この外部端子を削減し、かつ、測定精度を向上させる方法が特許文献１に開示されている。
【０００６】
特許文献１に開示される温度検出素子の回路図を図７に示す。図７に示すように、特許文献１では、温度検出素子として２つのダイオードＤ１、Ｄ２を用いる。そして、ダイオードＤ１、Ｄ２は、接地端子３０と計測端子３１との間に互いに逆向きに接続される。このとき、半導体装置では、接地端子３０とダイオードＤ１、Ｄ２との間、及び、計測端子３１とダイオードＤ１、Ｄ２との間に配線抵抗３２、３３が形成される（特許文献１、段落０００５）。ダイオードＤ１、Ｄ２のいずれかに順方向バイアス電流を流した場合、この配線抵抗３２、３３にも電流が流れるため、配線抵抗３２、３３で生じる電圧降下が測定誤差となる。とくに、接地端子３０には大きな電流が流れることがあり、この電流により測定誤差が拡大する問題がある。そこで、特許文献１では、計測端子３１から正の方向（ダイオードＤ１の順方向）の電流と負の方向（ダイオードＤ２の順方向）の電流とを入力し、ダイオードＤ１で生じる順方向バイアス電圧ＶｆとダイオードＤ２の順方向バイアス電圧−Ｖｆとの絶対値の和２Ｖｆを算出する。特許文献１では、ダイオードＤ１、Ｄ２の順方向バイアス電圧の絶対値の和を算出することで配線抵抗３２、３３による測定誤差を回避しながら、測定端子の数を削減することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−２９９４８７号公報
【非特許文献】
【０００８】
【非特許文献１】ＡＮＡＬＯＧ  ＤＥＶＩＣＥＳ社  ＡＤＴ７４６２カタログ
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、半導体基板上に温度検出素子を形成する場合、温度検出素子を静電破壊から保護するために静電破壊保護回路（以降、ＥＳＤ（Electro-static discharge）保護回路と称す）を端子に設ける必要がある。そこで、温度検出素子が接続される外部端子にこのＥＳＤ保護回路を設けたブロック図を図８に示す。この図８に示すブロック図は、ＥＳＤ保護回路に起因する課題を説明するための図である。図８に示す例では、ＥＳＤ保護回路５３、５４が設けられる。ＥＳＤ保護回路５３は、温度検出素子（例えば、ダイオード５２）のアノード端子と外部端子５０とを接続するノードと接地端子ＧＮＤとの間に設けられる。ＥＳＤ保護回路５４は、ダイオード５２のカソード端子と外部端子５１とを接続するノードと接地端子ＧＮＤとの間に設けられる。
【００１０】
そして、ダイオード５２を用いて温度計測を行う場合、外部端子５０から外部端子５１に向かってダイオード５２の順方向バイアス電流を流す。このとき、ダイオード５２のアノード端子には１Ｖ程度の電圧が発生する。そのため、ＥＳＤ保護回路５３にはリーク電流５５が流れる。そのため、ダイオード５２を用いて温度を計測する計測装置は、外部端子５１に、本来の順方向バイアス電流に加えてこのリーク電流５５を出力する必要がある。つまり、リーク電流５５は、測定誤差の原因となる。
【００１１】
非特許文献１及び特許文献１では、このＥＳＤ保護回路５３に流れるリーク電流５５による測定誤差を回避する方法については何ら開示されていない。そのため、非特許文献１及び特許文献１では、このリーク電流５５による測定誤差を回避することができない問題がある。
【課題を解決するための手段】
【００１２】
本発明にかかる半導体装置の一態様は、温度検出素子と、一方の端子が前記温度検出素子の電流入力端子に接続される抵抗器と、をそれぞれが備え、互いに並列に接続される複数の温度検出素子列と、前記複数の温度検出素子列の前記抵抗器の他方の端子が接続される第１の外部端子と、を有する。
【００１３】
本発明によれば、第１の外部端子に静電気が印加された場合には、温度検出素子と直列に接続された抵抗器が、ＥＳＤ保護回路として機能することで、温度検出素子を静電破壊から保護する。つまり、本発明にかかる半導体装置は、温度検出素子の電流入力端子に対電源で接続されるＥＳＤ保護回路を削除することで、ＥＳＤ保護回路に流れるリーク電流を抑制して測定精度を向上させることができる。
【００１４】
また、温度計測時には、温度検出素子列が互いに並列に接続されているため、温度検出素子と直列に接続された抵抗器は互いに並列接続された状態となり、第１の外部端子から入力される電流に対して１つの抵抗器として機能する。そのため、温度計測時には、半導体装置の複数の抵抗器は、１つの抵抗器よりも低い抵抗値を有する１つの抵抗器として機能する。これにより、本発明にかかる半導体装置は、温度計測時において抵抗器で発生する電圧降下を抑制し、測定精度を向上させることができる。
【発明の効果】
【００１５】
本発明にかかる半導体装置によれば、温度検出素子の静電破壊に対する耐性の向上と、測定精度の向上とを実現することができる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１にかかる半導体装置１を上面視した場合における平面レイアウトの概略図である。
【図２】実施の形態１にかかる図１の半導体装置のＩＩ−ＩＩ断面図である。
【図３】実施の形態１にかかる図１の半導体装置のＩＩＩ−ＩＩＩ断面図である。
【図４】実施の形態１にかかる半導体装置の等価回路図である。
【図５】背景技術にかかる静電破壊保護回路の図である。
【図６】背景技術にかかる温度計測用ＩＣを温度測定回路に接続した図である。
【図７】背景技術にかかる温度測定回路の図である。
【図８】背景技術にかかる静電破壊保護回路を２つ備えた温度測定回路の図である。
【発明を実施するための形態】
【００１７】
実施の形態１．
以下、図面を参照して本発明の実施の形態について説明する。図１に実施の形態１にかかる半導体装置１００を上面視した場合における平面レイアウトの概略図を示す。当該半導体装置１００を構成する各要素については、後に詳細に説明する。
【００１８】
図１に示すように、半導体装置１００は、複数の温度検出素子列１２と、入力ノード１３と、第１の外部端子１４と、出力ノード１５と、第２の外部端子１６と、ＥＳＤ（Electro-static discharge）保護回路１７と、を有する。また、温度検出素子列１２は、それぞれ、温度検出素子１０と、抵抗器１１とを有する。なお、図１において各構成要素を接続する配線は、半導体基板上に形成される配線である。
【００１９】
温度検出素子列１２は、温度検出素子１０と、抵抗器１１と、を有する。図１に示す例では、半導体装置１００は、温度検出素子１０を２０個備える。そして、温度検出素子１０は、４行×５列で配置される。一つの温度検出素子列１２は、列方向に配置された４つの温度検出素子１０を有する。また、一つの温度検出素子列１２に含まれる複数の温度検出素子１０は、互いに並列に接続される。抵抗器１１は、予め設定された所定の抵抗値を有する。抵抗器１１は、一方の端子が温度検出素子１０の電流入力端子に接続される。また、抵抗器１１の他方の端子は、入力ノード１３において一つの配線に接続され、当該配線を介して第１の外部端子１４に接続される。そして、複数の温度検出素子列１２は、互いに並列接続されている。なお、温度検出素子は、一列に少なくとも一つ含まれていればよい。また、抵抗器１１の他方の端子は、入力ノード１３を介すことなく第１の外部端子１４にそれぞれが接続されていても良い。
【００２０】
温度検出素子１０は、温度特性を有する半導体素子であって、本実施の形態では、ＰＮＰ型のバイポーラトランジスタを用いる。そして、本実施の形態では、ＰＮＰ型トランジスタのエミッタ・ベース間に形成されるダイオード構造を温度検出素子１０として用いる。そこで、以下の説明では、温度検出素子１０のエミッタ端子を電流入力端子と称し、ベース端子を電流出力端子と称す。また、ＰＮＰ型バイポーラトランジスタのエミッタ端子は、ダイオードのアノード端子に相当するものであり、ベース端子はダイオードのカソード端子に相当する。
【００２１】
また、温度検出素子１０の電流出力端子は、出力ノード１５において一つの配線と接続され、当該配線を介して第２の外部端子１６と接続される。
【００２２】
第１の外部端子１４、第２の外部端子１６は、外部に設けられる他の回路と半導体装置１００とを接続する端子である。第１の外部端子１４は、他の回路が出力する電流が流れ込む端子である。また、第２の外部端子１６は、他の回路に対して温度検出素子列１２を流れる電流を出力する端子である。
【００２３】
ＥＳＤ保護回路１７は、回路の一端が、出力ノード１５と第２の外部端子１６とを電気的に接続する配線から分岐されるように接続される。また、ＥＳＤ保護回路１７の他端は接地端子ＧＮＤに接続される。
【００２４】
続いて、図１に示す概略図のＩＩ−ＩＩで示す線に沿った半導体装置１００の断面図を図２に示す。また、図１に示す概略図のＩＩＩ−ＩＩＩで示す線に沿った半導体装置１００の断面図を図３に示す。図２及び図３に示す断面図は、温度検出素子列１２の断面構造を説明するためのものである。本実施の形態では、図２、図３に示すように、１つの温度検出素子の断面構造は、図２及び図３で実質的に同じである。そこで、以下の説明は、一つの温度検出素子の構造に着目して説明を行う。なお、図２、図３では、半導体基板上に形成され、各構成要素間を接続する配線については省略した。
【００２５】
温度検出素子１０としてＰＮＰ型のバイポーラトランジスタを使用する場合、Ｐ型の半導体基板Ｐ−ｓｕｂの上層にＰ型の半導体で形成されるＰウェル領域２２を形成する。Ｐウェル領域２２は、半導体基板Ｐ−ｓｕｂよりも不純物濃度が高く設定される。そして、Ｐウェル領域２２の上層にＮ型の半導体で形成されるＮウェル領域２１が形成される。またＮウェル領域２１の上層にはＰ型半導体で形成されるＰ型拡散領域２０が形成される。ここで、Ｐウェル領域２２は、ＰＮＰ型バイポーラトランジスタのコレクタとして機能する領域であり、Ｎウェル領域２１は、ＰＮＰ型バイポーラトランジスタのベースとして機能する領域であり、Ｐ型拡散領域２０は、ＰＮＰ型バイポーラトランジスタのエミッタとして機能する領域である。
【００２６】
続いて、図１に示した半導体装置１００の等価回路図を図４に示す。図４に示すように、半導体装置１００は、１つの温度検出素子列１２において複数の温度検出素子１０が並列接続している構成となっている。なお、図４では、ＰＮＰ型バイポーラトランジスタを温度検出素子１０とし、１つの温度検出素子列１２が４つの温度検出素子１０を含む。また、半導体装置１００は、５つの温度検出素子列１２を並列接続して用いる。なお、温度検出素子１０を並列接続としているのは、静電気が印加された場合に、温度検出素子１０にかかる電流成分を分散させて、温度検出素子１０を静電破壊から保護するためである。
【００２７】
また、図４に示すように、各々のＰＮＰ型のバイポーラトランジスタは、エミッタ・ベース間に形成されているダイオード構造を、温度検出素子１０として利用する。この場合、電流入力端子はエミッタであり、電流出力端子はベース端子であり、コレクタは接地端子と接続される。
【００２８】
なお、ＰＮＰ型のバイポーラトランジスタに代わり、ＮＰＮ型のバイポーラトランジスタを用いても良い。この場合、電流入力端子はベースであり、電流出力端子はエミッタ端子であり、コレクタは電源端子と接続される。また、ＰＮＰ型のバイポーラトランジスタに代わり、ダイオードを温度検出素子１０として使用することができる。この場合、電流入力端子はダイオードのアノード端子であり、電流出力端子はダイオードのカソード端子である。
【００２９】
また、図４に示すように、抵抗器１１は、各温度検出素子列１２においては温度検出素子１０と直列に接続される。また、各温度検出素子列１２に含まれる抵抗器１１は、複数の温度検出素子列間で互いに並列に接続される形態となる。
【００３０】
図４に示す例では、ＰＮＰ型バイポーラトランジスタのベースが出力ノード１５において一つに接続される。そして、出力ノード１５は配線を介して第２の外部端子１６に接続される。出力ノード１５と第２の外部端子１６とを接続する配線と接地端子ＧＮＤとの間にはＥＳＤ保護回路１７が設けられる。
【００３１】
次に、ＥＳＤ保護回路１７の詳細について説明する。ＥＳＤ保護回路１７の回路図を図５に示す。図５に示すように、ＥＳＤ保護回路１７は、端子６０と、ダイオード６１と、ＰＮＰ型バイポーラトランジスタ６２を有している。端子６０は、出力ノード１５と第２の外部端子１６とを接続する配線と接続される端子である。ダイオード６１は、アノードが接地端子ＧＮＤに接続され、カソードが端子６０に接続される。ＰＮＰ型バイポーラトランジスタ６２は、図５に示す回路では３つ用いられる。このＰＮＰ型バイポーラトランジスタは、エミッタ・ベース間に形成されるダイオードがＥＳＤ保護素子として用いられる。そのため、ＰＮＰ型バイポーラトランジスタ６２のコレクタは接地端子ＧＮＤに接続される。３つのＰＮＰ型バイポーラトランジスタ６２は、エミッタとベースとが直列に接続される。つまり、ＥＳＤ保護回路１７は、端子６０から接地端子ＧＮＤに向かって逆方向に接続されるダイオード６１と、端子６０から接地端子ＧＮＤに向かって順方向に接続される３つのダイオードと、により構成される。この構成によりＥＳＤ保護回路１７は、第２の外部端子１６側から入力される静電気から温度検出素子１０を保護する。
【００３２】
続いて、温度検出素子列１２を利用した実施の形態１にかかる半導体装置１００の動作について説明する。
【００３３】
まず、第１の外部端子１４に静電気が印加された場合の動作について説明する。この場合、温度検出素子１０と直列に接続された抵抗器１１が、ＥＳＤ保護回路として機能する。静電気は、非常に短いパルス状（例えば、μsecオーダーのパルス状波形）の電圧又は電流である。そのため、各抵抗器１１は、対応する温度検出素子１０に直列に接続された抵抗としてそれぞれ機能する。そして、本実施の形態では、抵抗器１１の抵抗値を高く（例えば、数ｋΩ）設定する。これにより、各温度検出素子１０に流れる静電気に起因する電流を小さくし、温度検出素子１０を静電破壊から保護する。また、本実施の形態では、温度検出素子１０が互いに並列接続されるため、抵抗器１１を介して温度検出素子１０に印加された電流が温度検出素子間で分散され、さらに静電破壊に対する耐性を向上させる。
【００３４】
次いで、第２の外部端子１６に静電気が印加された場合の動作について説明する。この場合、第２の外部端子１６側に設けられたＥＳＤ保護回路１７が静電気に起因する電流を接地端子ＧＮＤに迂回させ、かつ、温度検出素子１０に印加される電圧を低減する。
【００３５】
次いで、温度検出素子列１２を用いて温度計測を行う場合の動作について説明する。この場合、抵抗器１１は、互いに並列に接続された抵抗として機能する。そのため、外部に接続された他の回路（例えば、温度計測用ＩＣ）に対して複数の抵抗器１１の合成抵抗は、１つの抵抗器により実現される抵抗値よりも低い値となる。従って、温度計測用ＩＣは、温度計測に当たり、複数の温度検出素子列１２に測定用電流を流すが、この測定用電流により複数の抵抗器１１が発生させる電圧が測定に与える影響が小さくなる。例えば、抵抗器１１の個々の抵抗値を１ｋΩとした場合、図１又は図４に示す例では、複数の抵抗器１１の合成抵抗は２００Ωとなる。これにより、本発明にかかる半導体装置１００は、温度計測時において抵抗器１１で発生する電圧降下を抑制し、測定精度が向上する。
【００３６】
なお、半導体装置１００を用いた温度測定は、温度検出素子１０に印加した電圧があるしきい電圧以上になると、流れる電流が急に増加する特性と、温度の変化によって、しきい電圧が変化する特性を利用することで行う。典型的には、温度検出素子１０に一定の順方向バイアス電流を流して温度検出素子１０の両端の順方向バイアス電圧を測定し、（１）式を利用して温度を算出する。または、順方向バイアス電流を変えながら、順方向バイアス電圧の測定を３回行い、（２）式を利用して温度を算出する。
【００３７】
以上で説明した実施の形態１にかかる半導体装置１００によれば、図８に示すＥＳＤ保護回路１７に変えて抵抗器１１により温度検出素子１０を静電破壊から保護する。これにより、温度計測時に所定の電圧が発生する温度計測素子のアノード側に測定誤差の原因となるリーク電流の経路が削除され、当該リーク電流による測定誤差をなくすことができる。第２の外部端子１６に設けられるＥＳＤ保護回路１７については、測定時に接地電圧等の低い電圧が与えられるため、リーク電流は発生しない。したがって、第２の外部端子１６側では、リーク電流による誤差は発生しない。さらに、温度検出素子列１２を並列接続することにより、温度測定を行う際の半導体装置１００の測定電流が流れる経路の合成抵抗値を低減し、温度計測用ＩＣの測定精度を確保することができる。
【００３８】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００３９】
１０    温度検出素子
１１    抵抗器
１２    温度検出素子列
１３    入力ノード
１４    第１の外部端子
１５    出力ノード
１６    第２の外部端子
１７    ＥＳＤ保護回路
２０    Ｐ型拡散領域
２１    Ｎウェル領域
２２    Ｐウェル領域
３０    接地端子
３１    計測端子
３２、３３    配線抵抗
３５    温度測定回路
３６    半導体集積回路
４０    温度計測用ＩＣ
４１    温度検出素子
５０、５１    外部端子
５２    ダイオード
５３、５４    ＥＳＤ保護回路
５５    リーク電流
６０    端子
６１    ダイオード
６２    ＰＮＰ型バイポーラトランジスタ
１００    半導体装置
Ｄ１、Ｄ２    ダイオード
【図１】
2011018676.tif 000005
【図２】
2011018676.tif 000006
【図３】
2011018676.tif 000007
【図４】
2011018676.tif 000008
【図５】
2011018676.tif 000009
【図６】
2011018676.tif 000010
【図７】
2011018676.tif 000011
【図８】
2011018676.tif 000012