(57)【要約】      （修正有）【課題】シリアルデータストリームに組み込まれたスペクトル拡散クロックの同期捕捉および同期追跡方法を提供する。【解決手段】対応する方法およびコンピュータ読み込み媒体を有する装置は、回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するように構成された位相検出器と、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、回復したスペクトル拡散クロック信号を提供するように構成された位相選択器とを備える。【選択図】図２
2011101349.tif 000002
【特許請求の範囲】
【請求項１】
回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するように構成された位相検出器と、
前記スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、前記スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、前記回復したスペクトル拡散クロック信号を提供するように構成された位相選択器と、
を備える装置。
【請求項２】
前記スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号のサンプルと、前記スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号に対応したサンプルとのそれぞれの合計を格納するようにそれぞれ構成された、複数の記憶場所を有する記憶装置を備え、
前記位相選択器は、さらに、前記合計に基づいて前記回復したスペクトル拡散クロック信号を提供するようにさらに構成される、請求項１に記載の装置。
【請求項３】
前記記憶装置は、前記記憶装置の記憶場所のうちの１つを提供するようにそれぞれ構成された一連のＤフリップフロップを備える、請求項２に記載の装置。
【請求項４】
前記合計を提供するように構成された加算器をさらに備える、請求項２に記載の装置。
【請求項５】
前記合計を提供する加算器の前に、前記サンプルを補間するように構成された補間器をさらに備える、請求項４に記載の装置。
【請求項６】
１つ以上のループパラメータに応じて、前記位相検出器により生成された誤差信号をフィルタ処理するように構成されたループフィルタをさらに備える、請求項１に記載の装置。
【請求項７】
前記１つ以上のループパラメータを提供するように構成された制御装置をさらに備え、
前記ループ制御装置は、前記スペクトル拡散クロック信号を同期捕捉する第１組のループパラメータ、および、前記スペクトル拡散クロック信号を同期追跡する第２組のループパラメータを提供する、請求項６に記載の装置。
【請求項８】
請求項１に記載の装置と、
前記回復したスペクトル拡散クロック信号に基づいて、前記シリアルデータストリームからデータを回復するように構成された脱シリアル化器と、
を備える受信機。
【請求項９】
請求項８に記載の受信機を備える通信機器。
【請求項１０】
回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するステップと、
前記スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、前記スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、前記回復したスペクトル拡散クロック信号を提供するステップと、
を含む方法。
【請求項１１】
複数の合計を生成するステップであり、前記合計のそれぞれは、前記スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号のサンプルと、前記スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号に対応したサンプルとのそれぞれのサンプルの合計を表すステップと、
前記合計に基づいて前記回復したスペクトル拡散クロック信号を提供するステップと、
をさらに含む、請求項１０に記載の方法。
【請求項１２】
１つ以上のループパラメータに応じて生成された誤差信号をフィルタ処理するステップをさらに含む、請求項１０に記載の方法。
【請求項１３】
前記スペクトル拡散クロック信号を同期捕捉するための第１組のループパラメータを提供するステップと、
前記スペクトル拡散クロック信号を同期追跡するための第２組のループパラメータを提供するステップと、
をさらに含む、請求項１２に記載の方法。
【請求項１４】
前記回復したスペクトル拡散クロック信号に基づいて、前記シリアルデータストリームからデータを回復するステップをさらに含む、請求項１０に記載の方法。
【請求項１５】
回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するステップと、
前記スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、前記スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、前記回復したスペクトル拡散クロック信号を提供するステップと、
を含む方法を実行するコンピュータにより、実行可能な指示を具現化するコンピュータ読み込み媒体。
【請求項１６】
前記方法は、
複数の合計を生成するステップであり、前記合計のそれぞれは、前記スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号のサンプルと、前記スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号に対応したサンプルとのそれぞれのサンプルの合計を表すステップと、
前記合計に基づいて前記回復したスペクトル拡散クロック信号を提供するステップと、
をさらに含む、請求項１５に記載のコンピュータ読み込み媒体。
【請求項１７】
前記方法は、１つ以上のループパラメータに応じて生成された誤差信号をフィルタ処理するステップをさらに含む、請求項１５に記載のコンピュータ読み込み媒体。
【請求項１８】
前記方法は、
前記スペクトル拡散クロック信号を同期捕捉するための第１組のループパラメータを提供するステップと、
前記スペクトル拡散クロック信号を同期追跡するための第２組のループパラメータを提供するステップと、
をさらに含む、請求項１７に記載のコンピュータ読み込み媒体。
【請求項１９】
前記方法は、前記回復したスペクトル拡散クロック信号に基づいて、前記シリアルデータストリームからデータを回復するステップをさらに含む、請求項１５に記載のコンピュータ読み込み媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願に対する相互参照
本開示は、２００９年９月２３日に出願された、米国仮特許出願第６１／２４５２２６号の利益を主張し、その開示の内容は、引用することにより全体としてここに組み込まれるものとする。
【０００２】
本開示は、概して、スペクトル拡散クロッキングの使用に関する。より具体的には、本開示は、シリアルデータストリームに組み込まれたスペクトル拡散クロックの同期捕捉および同期追跡に関する。
【背景技術】
【０００３】
スペクトル拡散クロッキングは、同期通信システムによって生成した電磁妨害（ＥＭＩ）のスペクトル密度を減少させるための費用対効果の良い技術として現れた。規則的なクロックを用いると、ＥＭＩは、クロック周波数の付近で集中する。スペクトル拡散クロッキングは、クロックの周波数または位相を変化させ、それによって、ＥＭＩをより広範なスペクトルの全体にわたって拡散させる。スペクトル拡散クロッキングは、多くの領域で、例えば、組み込まれたクロック信号を有するシリアル通信で用いられる。
【０００４】
クロック信号を同期捕捉および同期追跡することは、困難になり得る。クロック信号の同期追跡の失敗は、許容不可能なほどに高いビット誤り率をもたらす。この改善措置の１つには、受信機でクロック回復を促進する狭い範囲で、送信機でクロック信号の拡散を保持するものがある。当然ながら、これはＥＭＩを減少させる際の拡散の有効性を制限する。
【発明の概要】
【０００５】
概して、一態様として、一実施形態の装置は、回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するように構成された位相検出器と、また、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、回復したスペクトル拡散クロック信号を提供するように構成された位相選択器とを備えることを特徴とする。
【０００６】
この装置の実施形態は、以下の特徴のうちの１つ以上を含み得る。いくつかの実施形態は、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号のサンプルと、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号に対応したサンプルとのそれぞれの合計を格納するようにそれぞれ構成された、複数の記憶場所を有する記憶装置を備え、位相選択器は、さらに、その合計に基づいて回復したスペクトル拡散クロック信号を提供するようにさらに構成される。いくつかの実施形態では、記憶装置は、当該記憶装置の記憶場所のうちの１つを提供する一連のＤフリップフロップを備える。いくつかの実施形態は、合計を提供するように構成された加算器を備える。いくつかの実施形態は、合計を提供する加算器の前にサンプルを補間するように構成された補間器を備える。いくつかの実施形態は、１つ以上のループパラメータに応じて、位相検出器によって生成された誤差信号をフィルタ処理するように構成されたループフィルタを備える。いくつかの実施形態は、１つ以上のループパラメータを提供するように構成された制御装置を備え、当該ループ制御装置は、スペクトル拡散クロック信号を同期捕捉する第１組のループパラメータ、および、スペクトル拡散クロック信号を同期追跡する第２組のループパラメータを提供する。いくつかの実施形態は、回復したスペクトル拡散クロック信号に基づいて、シリアルデータストリームからデータを回復するように構成された装置および脱シリアル化器を有する受信機を備える。いくつかの実施形態は、受信機を有する通信機器を備える。
【０００７】
概して、一態様として、一実施形態の方法は、回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するステップと、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、回復したスペクトル拡散クロック信号を提供するステップとを含むことを特徴とする。
【０００８】
この方法の実施形態は、以下の特徴のうちの１つ以上を含み得る。いくつかの実施形態は、複数の合計を生成するステップであって、その合計のそれぞれは、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号のサンプルと、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号に対応したサンプルとのそれぞれのサンプルの合計を表すステップと、合計に基づいて回復したスペクトル拡散クロック信号を提供するステップとを含む。いくつかの実施形態は、１つ以上のループパラメータに応じて生成された誤差信号をフィルタ処理するステップを含む。いくつかの実施形態は、スペクトル拡散クロック信号を同期捕捉するための第１組のループパラメータを提供するステップと、スペクトル拡散クロック信号を同期追跡するための第２組のループパラメータを提供するステップとを含む。いくつかの実施形態は、回復したスペクトル拡散クロック信号に基づいて、シリアルデータストリームからデータを回復するステップを含む。
【０００９】
概して、一態様として、一実施形態のコンピュータ読み込み媒体は、回復したスペクトル拡散クロック信号と、スペクトル拡散クロック信号を含むシリアルデータストリームとの間の位相差を表す誤差信号を生成するステップと、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号と、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号とに基づいて、回復したスペクトル拡散クロック信号を提供するステップと、を含む方法を実行するコンピュータによって実行可能な指示を具現することを特徴とする。
【００１０】
このコンピュータ読み込み媒体の実施形態は、以下の特徴のうちの１つ以上を含み得る。いくつかの実施形態では、この方法は、複数の合計を生成するステップであって、その合計のそれぞれは、スペクトル拡散クロック信号の現在のスペクトル拡散サイクルからの誤差信号のサンプルと、スペクトル拡散クロック信号の以前のスペクトル拡散サイクルからの誤差信号に対応したサンプルとのそれぞれのサンプルの合計を表すステップと、合計に基づいて回復したスペクトル拡散クロック信号を提供するステップとをさらに含む。いくつかの実施形態では、この方法は、１つ以上のループパラメータに応じて生成された誤差信号をフィルタ処理するステップをさらに含む。いくつかの実施形態では、この方法は、スペクトル拡散クロック信号を同期捕捉するための第１組のループパラメータを提供するステップと、スペクトル拡散クロック信号を同期追跡するための第２組のループパラメータを提供するステップとをさらに含む。いくつかの実施形態では、この方法は、回復したスペクトル拡散クロック信号に基づいて、シリアルデータストリームからデータを回復するステップをさらに含む。
【００１１】
１つ以上の実施の詳細は、添付図面および以下の記述で説明される。その他の特徴は、以下の記述および図面、ならびに特許請求の範囲から明白となる。
【図面の簡単な説明】
【００１２】
【図１】一実施形態に係るデータ通信システムの各要素を示す。
【図２】一実施形態に係る、図１の脱シリアル化受信機の各要素を示す。
【図３】一実施形態に係る、図２の脱シリアル化受信機により操作される過程を示す。
【図４】一実施形態に係る、図２のＣＤＲモジュールにより操作される過程を示す。
【図５】スペクトル拡散クロック信号の一例のスペクトル拡散サイクルのプロットを示す。
【図６】一実施形態に係る、図２の記憶装置の詳細を示す。
【図７】一実施形態に係る、スペクトル拡散クロック信号の同期捕捉および同期追跡の際に、図２のＣＤＲモジュールにより操作される過程を示す。
【図８】時間に対するクロック位相の２つのプロットを示す。
【図９】図８のプロットの拡大部分を示す。
【図１０】時間に対するクロック位相（電圧表示）のプロットを示す。
【図１１】時間に対するクロック位相誤差（電圧表示）のプロットを示す。
【００１３】
本明細書で用いられる参照番号（１つ、または複数）の先頭桁は、この参照番号が最初に現れる図番を示す。
【発明を実施するための形態】
【００１４】
本開示の主要部は、シリアルデータストリームに組み込まれたスペクトル拡散クロックを同期捕捉および同期追跡することに関する。様々な実施形態は、ギガビットＳＥＲＤＥＳ（シリアル化器／脱シリアル化器）として記載される。しかしながら、ここに開示された技術は、他の種類の通信システムやデータ転送速度にも適用可能である。この開示された実施形態によれば、クロック検出および回復用装置は、スペクトル拡散クロックの各スペクトル拡散サイクルの間の位相誤差を記録し、記録した誤差をその後のサイクルで使用し、スペクトル拡散クロックの大きく改善した同期捕捉および同期追跡を実現する。この改善により、より広いスペクトル拡散クロック範囲の使用が可能になり、ＥＭＩの減少につながる。
【００１５】
図１は、一実施形態に係るデータ通信システム１００の各要素を示す。記載された実施形態では、データ通信システム１００の各要素は、１つの配列で存在するが、他の実施形態では他の配列でも特徴付けられる。例えば、ハードウェア、ソフトウェア、またはこれらの組み合わせによりデータ通信システム１００の各要素を実施することができる。
【００１６】
図１を参照すると、データ通信システム１００は、シリアル通信チャネル１０６の全体にわたって、シリアルデータストリーム１０８を第２通信機器１０４に送信する第１通信機器１０２を含む。シリアルデータストリーム１０８は、組み込まれたクロック信号を有する。例えば、シリアルデータストリーム１０８は、ギガビットＳＥＲＤＥＳデータストリームや同様のものでなり得る。
【００１７】
通信機器１０２は、シリアル化スペクトル拡散クロック送信機１１０を含む。このシリアル化送信機１１０は、ｎビットパラレルデータ１１２とクロック信号１１４とを送信し、スペクトル拡散クロック信号１２４に応じてデータをシリアル化し、組み込まれたスペクトル拡散クロック信号１２４を有するシリアルデータストリーム１０８を生成する。送信機１１０は、シリアル通信チャネル１０６の全体にわたってシリアルデータストリーム１０８を送信する。
【００１８】
通信機器１０４は、脱シリアル化スペクトル拡散クロック受信機１１６を含む。この脱シリアル化受信機１１６は、シリアル通信チャネル１０６の全体にわたってシリアルデータストリーム１０８を受信し、回復したスペクトル拡散クロック信号１２６として、組み込まれたスペクトル拡散クロック信号１２４を回復し、シリアルデータストリーム１０８と回復したスペクトル拡散クロック信号１２６とに基づいて、ｎビットパラレルデータ１１８とクロック信号１２０とを出力する。
【００１９】
図２は、一実施形態に係る、図１の脱シリアル化受信機１１６の要素を示す。記載された実施形態では、脱シリアル化受信機１１６の要素は、１つの配列で存在するが、他の実施形態では他の配列でも特徴付けられる。例えば、ハードウェア、ソフトウェア、またはこれらの組み合わせにより脱シリアル化受信機１１６の各要素を実施することができる。
【００２０】
図２を参照すると、脱シリアル化受信機１１６は、入力回路２０２、クロック検出および回復（ＣＤＲ）用モジュール２０４、脱シリアル化器２０６、および出力回路２０８を含む。ＣＤＲモジュール２０４は、制御装置２１０、位相検出器２１２、位相選択器２１４、ループフィルタ２１６、記憶装置２１８、および加算器２２０Ａ、２２０Ｂを含む。ＣＤＲモジュール２０４は、補間器２２２も含み得る。位相検出器２１２は、バンバン型位相検出器として実施され得る。位相選択器２１４は、多相出力を有する発振器として実施され得る。
【００２１】
図３は、一実施形態に係る、図２の脱シリアル化受信機１１６により操作される過程３００を示す。記載された実施形態では、過程３００の各要素は、１つの配列で存在するが、他の実施形態では他の配列でも特徴付けられる。例えば、様々な実施形態では、異なる順序で、同時に、または同様の順序で、過程３００のステップの一部または全部を実施することができる。
【００２２】
図２および図３を参照すると、ステップ３０２では、入力回路２０２は、シリアル通信チャネル１０６の全体にわたって、シリアルデータストリーム１０８を受信する。ステップ３０４では、ＣＤＲモジュール２０４が、回復したスペクトル拡散クロック信号１２６として、シリアルデータストリーム１０８から、組み込まれたクロック信号を回復する。ステップ３０６では、脱シリアル化器２０６は、回復したスペクトル拡散クロック信号１２６に基づいてシリアルデータストリーム１０８を脱シリアル化し、ｎビットパラレルデータ１１８を生成する。ステップ３０８では、出力回路２０８は、脱シリアル化したｎビットパラレルデータ１１８とクロック信号１２０とを出力する。
【００２３】
図４は、一実施形態に係る、図２のＣＤＲモジュール２０４により操作される過程４００を示す。記載された実施形態では、過程４００の各要素は、１つの配列で存在するが、他の実施形態では他の配列でも特徴付けられる。例えば、様々な実施形態では、異なる順序で、同時に、または同様の順序で、過程４００のステップの一部または全部を実施することができる。
【００２４】
図２および図４を参照すると、ステップ４０２では、位相検出器２１２は、回復したスペクトル拡散クロック信号１２６とシリアルデータストリーム１０８とに基づいて、誤差信号２２４を生成する。誤差信号２２４は、回復したスペクトル拡散クロック信号１２６とシリアルデータストリーム１０８との間の位相差を表す。
【００２５】
ステップ４０４では、制御装置２１０は、１つ以上のループパラメータ２２６をループフィルタ２１６に提供する。制御装置２１０は、以下で詳述するように、シリアルデータストリーム１０８に埋め込まれたスペクトル拡散クロック信号を同期捕捉する第１組のループパラメータ２２６と、そのスペクトル拡散クロック信号を同期追跡する第２組のループパラメータ２２６とを提供する。ステップ４０６では、ループフィルタ２１６は、ループパラメータ２２６に応じて誤差信号２２４をフィルタ処理し、それにより、フィルタ処理された誤差信号２２８を生成する。フィルタ処理された誤差信号２２８のサンプリング速度は、記憶装置２１８に格納された誤差サンプルのサンプリング速度とは異なる場合がある。サンプリング速度が異なる場合は、ステップ４０８では、補間器２２２は、フィルタ処理された誤差信号２２８のサンプルを適宜補間する。サンプリング速度が同じである場合は、補間器２２２は必要とされない。
【００２６】
ステップ４１０では、スペクトル拡散クロック信号１２４の現在のスペクトル拡散サイクルからの誤差信号２２４と、スペクトル拡散クロック信号１２４の以前のスペクトル拡散サイクルからの誤差信号２２４とに基づいて、回復したスペクトル拡散クロック信号１２６を提供する。用語「スペクトル拡散サイクル」は、本明細書では、クロック信号１２４の個々のクロックサイクルに対する用語として、クロック拡散のサイクルを示す。図５は、スペクトル拡散クロック信号の一例のスペクトル拡散サイクルのプロットを示す。図５の例では、時間に対する位相差のグラフとしてプロットされる場合、スペクトル拡散サイクルは、周期的正弦曲線である。スペクトル拡散サイクルの持続時間は、周期Ｔとして図５に示される。
【００２７】
図２へ戻ると、記憶装置２１８は、複数の記憶場所２３０を有する。各記憶場所２３０は、スペクトル拡散クロック信号１２４の現在のスペクトル拡散サイクルからの誤差信号２２４のサンプルと、スペクトル拡散クロック信号１２４の以前のスペクトル拡散サイクルからの誤差信号２２４に対応したサンプルとのそれぞれの合計を格納するために用いられる。加算器２２０Ａは、その合計を記憶装置２１８に提供する。加算器２２０Ｂは、その合計を位相選択器２１４に提供する。位相選択器２１４は、その合計に基づいて回復したスペクトル拡散クロック信号１２６を提供する。
【００２８】
記憶装置２１８は、スペクトル拡散クロック信号１２４の単一のスペクトル拡散サイクルの間に取得される、誤差信号２２４のサンプルの数と等しい数の記憶場所２３０を有するメモリバレルとして構成される。例えば、一実施形態によれば、記憶装置２１８は、４８個の記憶場所を有する。当然ながら、他の数のサンプルおよび記憶場所を代わりに用いることもできる。図６は、一実施形態に係る記憶装置２１８の詳細を示す。図６を参照すると、記憶装置２１８は、共通クロック６０４によってクロックされる一連のＤフリップフロップ（ＤＦＦ）６０２Ａ〜６０２Ｎとして実施される。各Ｄフリップフロップ６０２は、記憶装置２１８の記憶場所２３０のうちの１つを提供する。
【００２９】
図７は、一実施形態に係る、スペクトル拡散クロック信号１２４を同期捕捉および同期追跡する際に、図２のＣＤＲモジュール２０４により操作される過程７００を示す。記載された実施形態では、過程７００の各要素は、１つの配列で存在するが、他の実施形態では他の配列でも特徴付けられる。例えば、様々な実施形態では、異なる順序で、同時に、および同様の順序で、過程７００のステップの一部または全部を実施することができる。
【００３０】
図７を参照すると、同期捕捉操作が７０２に示され、一方、同期追跡操作が７０４に示される。場合により、スペクトル拡散クロック範囲が十分に狭い場合には、同期捕捉操作７０２は、不要であり、過程７００は、同期追跡操作７０４から開始することができる。ここでは、同期捕捉操作７０２から開始する過程７００が記載されている。
【００３１】
ステップ７０６では、例えば、電力を加えること、記憶装置２１８内の記憶場所２３０を除去すること、および同様のことにより、ＣＤＲモジュール２０４が初期化される。ステップ７０８では、制御装置２１０は、スペクトル拡散クロック信号１２４の同期捕捉のために選択される一組のループパラメータ２２６を提供する。ループパラメータ２２６は、ゲイン、帯域幅、待ち時間、および同様のもの等のパラメータを含み得る。同期捕捉のために選択されたループパラメータ２２６は、例えば、より大きい帯域幅を特定すること、および同様のことにより、同期追跡のために選択されたループパラメータ２２６とは異なる場合がある。ループフィルタ２１６は、ループパラメータ２２６を受信し、適宜作動する。
【００３２】
ステップ７１０では、ＣＤＲモジュール２０４は、スペクトル拡散クロック信号１２４を同期捕捉する。スペクトル拡散クロック信号１２４の初期のスペクトル拡散サイクルの間に、ＣＤＲモジュール２０４は、記憶装置２１８に格納される、スペクトル拡散クロック信号１２４の位相曲線を同期捕捉する。その後のスペクトル拡散サイクルの間に、ＣＤＲモジュール２０４は、スペクトル拡散クロック信号１２４を同期捕捉する。ステップ７１２では、ＣＤＲモジュール２０４がスペクトル拡散クロック信号１２４を同期捕捉した後に、制御装置２１０は、スペクトル拡散クロック信号１２４を同期追跡するために選択される一組のループパラメータ２２６を提供する。ループフィルタ２１６は、ループパラメータ２２６を受信し、適宜作動する。ステップ７１４では、ＣＤＲモジュール２０４がスペクトル拡散クロック信号１２４を同期追跡する。ステップ７１６では、いかなる時点においても、ＣＤＲモジュール２０４がスペクトル拡散クロック信号１２４を同期追跡し損なう場合には、過程７００は、同期捕捉操作７０２に戻ることができる。
【００３３】
図８〜１１は、送信機および受信機が周波数偏移に直面する、上記実施形態の操作を立証している。また、スペクトル拡散クロック範囲は、送信機において徐々に増加する。この送信スペクトル拡散クロックの公称周波数は、２９．５ｋＨｚであるが、一方、受信クロックの公称周波数は、３０ｋＨｚである。
【００３４】
図８は、時間に対するクロック位相の２つのプロットを示す。上側のプロットは、送信クロックを表し、一方、下側のプロットは、受信クロックを表す。図９は、図８のプロットの拡大部分を示す。プロットの比較から、波形は、十分に整合しており、良好なクロック同期追跡を示すことが明らかである。
【００３５】
図１０は、時間に対するクロック位相（電圧表示）のプロットを示す。同期捕捉から同期追跡までの遷移は、ｔ＝３３マイクロ秒で明白である。
【００３６】
図１１は、時間に対するクロック位相誤差（電圧表示）のプロットを示す。この誤差は、明らかに小さく制限された範囲内に留まっている。
【００３７】
デジタル電子回路構成、または、コンピュータのハードウェア、ファームウェア、ソフトウェア、もしくはそれらの組み合わせにおいて、様々な実施形態で実施することができる。プログラム可能なプロセッサによる実行のために、機械読み込み格納機器で具現化されるコンピュータプログラム製品において実施形態を実施することができ、入力データの操作と出力の生成とにより各機能を実行する指示命令プログラムを遂行するプログラム可能なプロセッサにより、方法のステップを実施することができる。データ格納システムからデータと指示を受信し、またはデータ格納システムへデータと指示を送信するように連結された少なくとも１つのプログラム可能なプロセッサ、少なくとも１つの入力機器、および少なくとも１つの出力機器を含む、プログラム可能なシステムで実行可能な１つ以上のコンピュータプログラムにおいて、実施形態を実施することができる。高水準な手順、オブジェクト指向のプログラミング言語、または、所望であればアセンブリ言語、もしくは機械言語で各コンピュータプログラムを実行することができ、いかなる場合であっても、その言語は、コンパイラ型言語でもインタープリタ型言語でもよい。適切なプロセッサとしては、例えば、汎用目的および特殊目的の両方のマイクロプロセッサが挙げられる。一般的に、プロセッサは、リードオンリメモリおよび／またはランダムアクセスメモリから指示およびデータを受信する。一般的に、コンピュータは、データファイルを記憶するための１つ以上の大容量記憶装置を含み、このような装置としては、内蔵ハードディスクおよびリムーバブルディスク等の磁気ディスク、光磁気ディスク、および光ディスクが挙げられる。コンピュータプログラムの指示およびデータを具現化するのに適切な記憶装置としては、例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）、およびフラッシュメモリ装置等の半導体記憶装置、内蔵ハードディスクおよびリムーバブルディスク等の磁気ディスク、光磁気ディスク、およびＣＤ−ＲＯＭディスクを含む、全ての形態の不揮発性記憶装置が挙げられる。前述の記憶装置のうちいずれも、ＡＳＩＣ（特定用途集積回路）によって補完するか、またはＡＳＩＣに組み込むことができる。
【００３８】
多数の実施形態を記載したが、なお、本開示の範囲から逸脱することなく、様々な変更を行うことができる。適宜、他の実施形態は、以下の特許請求の範囲に含まれる。
【図１】
2011101349.tif 000003
【図２】
2011101349.tif 000004
【図３】
2011101349.tif 000005
【図４】
2011101349.tif 000006
【図５】
2011101349.tif 000007
【図６】
2011101349.tif 000008
【図７】
2011101349.tif 000009
【図８】
2011101349.tif 000010
【図９】
2011101349.tif 000011
【図１０】
2011101349.tif 000012
【図１１】
2011101349.tif 000013
【外国語明細書】
2011101349000001.pdf