(57)【要約】【課題】ディジタルフィルタの遅延量の削減と無線特性の劣化とのバランスが取れるようにフィルタ係数を設定することができる技術を提供する。【解決手段】所定のタップ数で構成されるＦＩＲ型のディジタルフィルタであって、インパルス応答は、前記インパルス応答の前半部分が前記所定のタップ数より少ないタップ数で構成される場合のフィルタ係数の前半部分で構成され、前記インパルス応答の後半部分が前記所定のタップ数より多いタップ数で構成される場合のフィルタ係数の後半部分とで構成され、左右非対称となる。これにより、インパルス応答のピーク値までのタップ数が削減されるので処理遅延を削減できるとともに、ピーク値以降のタップ数を増やして無線特性を改善させることができる。【選択図】図１
2011250087.tif 000002
【特許請求の範囲】
【請求項１】
所定のタップ数で構成されるディジタルフィルタであって、
インパルス応答は、前記インパルス応答の前半部分が前記所定のタップ数より少ないタップ数で構成されるフィルタ係数の前半部分で構成され、前記インパルス応答の後半部分が前記所定のタップ数より多いタップ数で構成されるフィルタ係数の後半部分で構成され、前記フィルタ係数の前半部分と前記フィルタ係数の後半部分が左右非対称となる
ことを特徴とするディジタルフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタルフィルタに係り、特に、処理遅延を低減させることができるディジタルフィルタに関する。
【背景技術】
【０００２】
近年の通信装置は、機能の高性能化に伴い回路が複雑化している。例えば、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access：広帯域符号分割多重アクセス通信）方式の送信増幅器においては、帯域制限フィルタに加え、電力効率の向上を目的とした歪補償を行うディジタルプリディストーション手段が具備される（例えば、特許文献１を参照）。また、ディジタルプリディストーション手段の性能を向上させるためには、ディジタルＩＱデータのサンプリング周波数を大きくする必要があるので、アップサンプリング機能が付加される。そして、アップサンプリング機能には、アップサンプリングによる折り返し信号成分を除去するためのローパスフィルタを具備する構成がとられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１８４７８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、近年の通信装置は、機能の高性能化に伴い回路が複雑化しているため、装置全体で非常に大きな処理遅延を発生させている。特に、ディジタル信号処理部の遅延量が大きい。その中でも、ディジタルフィルタが最も大きな遅延を発生させる構成要素である。
【０００５】
ここで、ディジタルフィルタで発生する遅延量について説明する。図４は、ＦＩＲ（Finite Impulse Response:有限インパルス応答）型の一般的なディジタルフィルタにおける回路構成を示すブロック図である。なお、ここでは、ブロック図を簡単なものとするために例として５タップのディジタルフィルタであるものとして説明するが、通常のディジタルフィルタはもっと多くのタップ数で構成されることが普通である。
【０００６】
ディジタルフィルタは、入力されるディジタルＩＱデータを所定時間遅延させるシフトレジスタ１０１〜１０４と、それぞれのタップのフィルタ係数を格納する係数レジスタ１０６〜１１０と、遅延されたＩＱデータとフィルタ係数とを乗算する乗算器１１１〜１１５と、すべての乗算器１１１〜１１５からの出力結果を加算する加算器１１６とで構成される。なお、フィルタ係数は、センタータップに関して左右対称なインパルス応答となるように設定される。
【０００７】
ディジタルフィルタには、所定のサンプリング周期でサンプリングされたディジタルＩＱデータが順次入力される。シフトレジスタ１０１〜１０４は、入力されたディジタルＩＱデータを１サンプルずつ格納するとともに、１サンプリング周期毎に１サンプルだけシフトさせて出力する。各乗算器１１１〜１１５は、各シフトレジスタ１０１〜１０４から出力されるディジタルＩＱデータと各係数レジスタ１０６〜１１０に格納されたフィルタ係数とを乗算し、加算器１１６に出力する。加算器１１６は、それぞれの乗算器１１１〜１１５からの出力結果をすべて加算して出力する。
【０００８】
このとき、ディジタルフィルタが因果的であるためには、センタータップより時間軸上で前に位置するフィルタ係数の数だけ遅延が生じる。具体的には、そのフィルタ係数に対応するシフトレジスタが遅延を生じさせる。図４のディジタルフィルタでは、左右対称なインパルス応答を持つようにフィルタ係数が設定されているので、センタータップのフィルタ係数は中央の係数レジスタ１０８に格納される。そのため、例えば遅延に係るフィルタ係数は、センタータップに対して時間軸上で前に位置する係数レジスタ１０７と係数レジスタ１０６に格納される２つが該当する。これにより、２タップ分の時間遅延、つまりサンプリング周期×２で計算される時間遅延がシフトレジスタにより生成される。
【０００９】
より具体的に説明すると、ディジタルフィルタが、例えばサンプリング周波数１５．３６ＭＨｚのディジタルＩＱデータを処理する場合、上述の２タップにより２×１÷１５．３６ＭＨｚ＝１３０ｎｓｅｃの遅延量を生じることになる。ディジタルフィルタによる処理遅延には、シフトレジスタによるものの他に乗算器や加算器などによる処理遅延も加わる。しかし、ディジタルフィルタのタップ数が数十タップ程度になると、乗算器や加算器に起因する遅延量はシフトレジスタによる遅延量からすれば小さい。なお、係数レジスタに格納されるフィルタ係数値が‘０’であっても、シフトレジスタや乗算器が動作していればディジタルフィルタの処理遅延に加算される。例えば、図４の係数レジスタ１０７の格納値が‘０’であっても、シフトレジスタ１０１が動作していればディジタルフィルタの遅延量に加算される。
【００１０】
このように、通信装置の高性能化が求められる一方で、遅延量の増大を抑える必要があり、特にディジタルフィルタにおける遅延量の削減が求められる。
【００１１】
ディジタルフィルタの遅延量は、センタータップよりも時間軸上で前に位置するフィルタ係数の数に依存する。そのため、ディジタルフィルタの遅延を大きく削減するには、センタータップよりも時間軸上で前に位置するタップ数を削減すればよい。
【００１２】
図５は、２５タップのフィルタ係数のインパルス応答を示す図である。これに対して、図６は、２１タップのフィルタ係数のインパルス応答を示す図である。図５、図６では、横軸にサンプル（タップ）をとり、縦軸にインパルス応答値（フィルタ係数値）をとり、各タップを黒点で示している。また、図５、図６において、フィルタ係数はインパルス応答が左右対称となるように設定されている。なお、図５、図６及び後述する図１では、インパルス応答の左右対称性を分かりやすく示すために、センタータップのサンプルの値を‘０’として示した。因果律を考慮すると、横軸のサンプル（タップ）の値は、ディジタルフィルタの信号が入力される最初のタップの位置が‘０’となる。
【００１３】
図５では、２５タップのフィルタ係数であるので、インパルス応答のセンタータップまでに１２タップ分の処理遅延が生じていることが分かる。一方、図６では、２１タップのフィルタ係数であるので、インパルス応答のセンタータップまでに１０タップ分の処理遅延が生じていることが分かる。このことから、センタータップより前のタップ数が削減されることにより、図６の２１タップのディジタルフィルタでは、図５の２５タップのディジタルフィルタに比べて、２タップ分の処理遅延が削減されたことが分かる。
【００１４】
しかし、遅延時間を削減するために、ディジタルフィルタのタップ数を削減すると、通過帯域内リップルが大きくなったり通過帯域外減衰量が劣化したりといったフィルタ周波数特性への悪影響が生じる。
【００１５】
図７は、図５の２５タップのフィルタ係数によるインパルス応答に対するディジタルフィルタの周波数特性と、図６の２１タップのフィルタ係数によるインパルス応答に対するディジタルフィルタの周波数特性とを示した図である。図７において、太線が２５タップのフィルタ係数による周波数特性を示し、細線が２１タップのフィルタ係数による周波数特性を示す。また、図７では、横軸に周波数（ＭＨｚ）をとり、縦軸に減衰量（ｄＢ）をとって示している。なお、図６の２１タップのフィルタ係数は、図５の２５タップのフィルタ係数に対し、通過帯域内リップルを劣化させずに通過帯域外減衰量だけが劣化するように調整をしたものである。
【００１６】
図７において、２５タップのフィルタ係数の場合では通過帯域外の減衰量が約６０ｄＢであるのに対して、２１タップのフィルタ係数の場合では通過帯域外の減衰量が約５４ｄＢとなっている。このことから、２１タップのフィルタ係数では、タップ数を削減したために、２５タップのフィルタ係数に比べて通過帯域外の減衰量が約６ｄＢ小さくなっており、無線特性が劣化したことが分かる。
【００１７】
本発明は上記課題に鑑みてなされたものであり、ディジタルフィルタの遅延量の削減と無線特性の劣化とのバランスが取れるようにフィルタ係数を設定することができる技術を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本実施形態のディジタルフィルタは、所定のタップ数で構成されるディジタルフィルタであって、インパルス応答は、前記インパルス応答の前半部分が前記所定のタップ数より少ないタップ数で構成される場合のフィルタ係数の前半部分で構成され、前記インパルス応答の後半部分が前記所定のタップ数より多いタップ数で構成される場合のフィルタ係数の後半部分で構成され、前記フィルタ係数の前半部分と前記フィルタ係数の後半部分が左右非対称となることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、ディジタルフィルタの遅延量の削減と無線特性の劣化とのバランスが取れるようにフィルタ係数を設定することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係る左右非対称な２５タップのインパルス応答の一例を示す図である。
【図２】本発明の実施形態に係る左右非対称な２５タップのインパルス応答に対する周波数特性図である。
【図３】本発明の実施形態に係るフィルタ係数の組み合わせの一例を示す図である。
【図４】従来の実施形態に係るディジタルフィルタ（ＦＩＲフィルタ）の回路構成を表すブロック図である。
【図５】従来の実施形態に係る左右対称な２５タップのインパルス応答の一例を示す図である。
【図６】従来の実施形態に係る左右対称な２１タップのインパルス応答の一例を示す図である。
【図７】従来の実施形態に係る２５タップのインパルス応答と２１タップのインパルス応答に対する周波数特性図である。
【発明を実施するための形態】
【００２１】
以下、図を参照して本発明の実施形態を詳細に説明する。本実施形態のディジタルフィルタは、フィルタ係数の設定に特徴がある。具体的には、ディジタルフィルタにおいて、左右非対称なインパルス応答となるフィルタ係数が設定可能に構成される。このとき、インパルス応答は、前半部分のタップ数を減らして遅延量を削減し、後半部分のタップ数を増やすことによって無線特性を改善させることで、遅延量と無線特性のバランスが取れるように調整する。
【００２２】
まず、図１を参照して、本実施形態のディジタルフィルタの構成を説明する。本実施形態のディジタルフィルタは、一例として２５タップで構成されるものとして説明する。回路構成は、従来の図４と同様でよく、図４におけるタップ数が２５タップとなったものである。そのため、本実施形態のディジタルフィルタの説明において、処理の流れの説明を省略し、フィルタ係数の設定について説明する。
【００２３】
上述のとおり、ディジタルフィルタにおいて所定の周波数特性を実現しようとする場合、例えば２１タップのフィルタ係数で実現する場合と２５タップのフィルタ係数で実現する場合とでは、タップ数が多いほうが無線特性がよい。一方、２１タップのフィルタ係数によれば、センタータップまでのタップ数が２５タップのものと比較して少ないため、処理遅延が少ない。
【００２４】
そこで、本実施形態では、ディジタルフィルタで実現しようとする所定の周波数特性を、少ないタップ数のフィルタ係数で実現するときと、それより多いタップ数のフィルタ係数で実現するときとの二通りのフィルタ係数を予め求めておく。このとき、フィルタ係数は左右対称なインパルス応答となるように設定されてもよい。そして、本実施形態のディジタルフィルタには、インパルス応答が、上記で求めた二通りのフィルタ係数のそれぞれ前半部分と後半部分とで構成されるようにフィルタ係数を設定する。
【００２５】
具体的には、本実施形態におけるインパルス応答の前半部分は、少ないタップ数で構成される場合のフィルタ係数のセンタータップより時間軸上で前に位置するタップのフィルタ係数が設定される。そして、本実施形態におけるインパルス応答の後半部分は、それより多いタップ数で構成される場合のフィルタ係数のセンタータップより時間軸上で後ろに位置するタップのフィルタ係数が設定される。なお、センタータップは、前半部分に含まれてもよいし、後半部分に含まれてもよい。このように、本実施形態では、左右対称なインパルス応答があるときに、そのセンタータップに対して後半のタップ数を前半のタップ数よりも増やして、左右非対称なインパルス応答となるようにフィルタ係数が設定される。
【００２６】
ところで、本実施形態におけるディジタルフィルタでは、２５タップ分の回路リソースを有するので、使用するタップ数を２１タップに削減するならば、４タップ分の回路リソースが余る。そこで、本実施形態では、この４タップ分の回路リソースを用いて、インパルス応答の後半部分のタップ数を増やし、無線特性の劣化を最小限に抑えることにする。
【００２７】
図１を参照して、より具体的に説明する。図１は、本実施形態における２５タップのフィルタ係数のインパルス応答を示す図である。図１において、横軸にサンプル（タップ）をとり、縦軸にインパルス応答値（フィルタ係数値）をとり、各タップを黒点で示している。このインパルス応答は、サンプル‘０’におけるタップ（以下、本実施形態では便宜的にセンタータップとして説明する）より時間軸上で前に位置する１０タップと、センタータップと、センタータップより時間軸上で後ろに位置する１４タップとの全部で２５タップのフィルタ係数により構成されている。
【００２８】
このとき、インパルス応答の前半１０タップのフィルタ係数は、２１タップのフィルタ係数の前半部分で構成される。また、インパルス応答の後半１４タップのフィルタ係数は、周波数特性に優れた（減衰量が大きい）２９タップのフィルタ係数の後半部分で構成される。センタータップよりも時間軸上で前に位置するタップ数は１０タップであるので、図５の２５タップのフィルタ係数よりも２タップ分の処理遅延が削減されている。センタータップよりも時間軸上で後ろに位置するタップ数は１４タップであるが、処理遅延には影響しない。
【００２９】
図２は、図１に示すインパルス応答に対する周波数特性を示す図である。図２において、横軸に周波数（ＭＨｚ）をとり、縦軸に減衰量（ｄＢ）をとって示している。図２では、帯域外の減衰量が約５６ｄＢとなっている。つまり、図７で示した２１タップのフィルタ係数による周波数特性の帯域外減衰量が約５４ｄＢであるから、同じ遅延削減量で減衰量を約２ｄＢ改善することができている。
【００３０】
このように、本実施形態によれば、ディジタルフィルタの回路リソースを有効活用し、左右非対称となるインパルス応答をもつフィルタ係数を設定可能にすることで、遅延量を削減しつつも無線特性の劣化を最小限に抑えることができる。
【００３１】
なお、フィルタ係数の組み合わせは、必ずしもインパルス応答の前半に１０タップ、後半に１４タップでなくてもよい。例えば、前半１１タップ、後半１３タップにしてもよく、ディジタルフィルタに要求される遅延削減量と無線特性とのバランスに応じて適宜調整すればよい。
【００３２】
また、各係数レジスタに接続されたメモリ等に、遅延量に応じた複数のフィルタ係数の組み合わせを予め記憶させておき、ディジタルフィルタにおける処理遅延と無線特性のバランスが最も良くなるフィルタ係数の組み合わせをメモリから選択して、係数レジスタに設定できるようにしてもよい。
【００３３】
例えば、図３は、最大２５タップのフィルタ係数を設定可能なディジタルフィルタにおけるフィルタ係数の組み合わせの一例である。図３では、左右対称なインパルス応答となるフィルタ係数を遅延削減量の基準（遅延削減量はゼロ）とし、遅延削減量が０タップ〜４タップとなる計５パターンのフィルタ係数が示されている。
【００３４】
例えば、フィルタ係数１は、遅延削減量が０タップであり、前半１２タップ＋センタータップ＋後半１２タップとなっている。フィルタ係数２は、遅延削減量が１タップであり、前半１１タップ＋センタータップ＋後半１３タップとなっている。フィルタ係数３は、遅延削減量が２タップであり、前半１０タップ＋センタータップ＋後半１４タップとなっている。フィルタ係数４は、遅延削減量が３タップであり、前半９タップ＋センタータップ＋後半１５タップとなっている。フィルタ係数５は、遅延削減量が４タップであり、前半８タップ＋センタータップ＋後半１６タップとなっている。なお、設定可能なフィルタ係数は、５パターン以上であっても以下であってもよい。
【００３５】
ディジタルフィルタにフィルタ係数を設定するときは、メモリに記憶されたフィルタ係数の組み合わせの内、遅延と無線特性のバランスが最もよくなるフィルタ係数を選択すればよい。フィルタ係数の選択は、ユーザによって操作されてもよいし、ＣＰＵ（Central Processing Unit）等によって自動的に行われてもよい。
【００３６】
このように、本実施形態によれば、遅延量に応じた複数のフィルタ係数を予めメモリに記憶させておくことで、所定のディジタルフィルタに求められる遅延量や無線特性に応じて最適なフィルタ係数を選択し、係数レジスタに設定することができる。また、本実施形態によれば、例えばＦＰＧＡ（Field Programmable Gate Array）で予め作成されたディジタルフィルタを仕様の異なる複数の通信装置に適用する際に、要求される遅延量と無線特性（例えばＥＶＭ（Error Vector Magnitude：変調精度）やＡＣＬＲ（Adjacent Channel Leakage power Ratio：隣接チャネル漏洩電力比）など）に応じて、それらのバランスが取れる最適なフィルタ係数を調整により決めて設定できる。また、本実施形態によれば、既に作成済みのディジタルフィルタに要求される遅延量が作成時よりも厳しくなった場合にも、一定範囲で遅延量の削減を吸収できるため、新たにディジタルフィルタを開発する手間を省くことができる。
【００３７】
なお、メモリには、遅延量に応じたフィルタ係数を記憶させたが、それ以外にも通過帯域幅を変えたフィルタ係数や減衰量を変えたフィルタ係数を記憶させてもよい。また、ディジタルフィルタのタップ数は２５タップに限らず、２５タップより少なくても多くてもよい。
【００３８】
また、本実施形態のディジタルフィルタを、例えば、Ｗ−ＣＤＭＡ方式等の移動体通信装置に具備することで、ディジタルフィルタ自身の有する遅延時間を一定の範囲で調整できる。また、本実施形態のディジタルフィルタを送信機や受信機に設けることで、通信装置に要求される遅延量の仕様を満たした上で、最良の無線特性が得られるように調整することができる。
【００３９】
以上、上記実施形態を概説すると、本実施形態のディジタルフィルタは、所定のタップ数で構成されるディジタルフィルタであって、インパルス応答は、前記インパルス応答の前半部分が前記所定のタップ数より少ないタップ数で構成される場合のフィルタ係数の前半部分で構成され、前記インパルス応答の後半部分が前記所定のタップ数より多いタップ数で構成される場合のフィルタ係数の後半部分で構成され、前記フィルタ係数の前半部分と前記フィルタ係数の後半部分が左右非対称となることを特徴とする。
また、前記インパルス応答の前記前半部分と前記後半部分とにおけるそれぞれのフィルタ係数のタップ数の組み合わせを複数記憶したメモリを備え、要求される遅延量に応じて前記メモリから読み出した前記フィルタ係数を設定してもよい。
本実施形態の送信機は、上記ディジタルフィルタを備えることを特徴とする。
本実施形態の受信機は、上記ディジタルフィルタを備えることを特徴とする。
【００４０】
本発明は上述した実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々様々に変更が可能であることは言うまでもない。
【符号の説明】
【００４１】
１０１，１０２，１０３，１０４・・・シフトレジスタ
１０６，１０７，１０８，１０９，１１０・・・係数レジスタ
１１１，１１２，１１３，１１４，１１５・・・乗算器
１１６・・・加算器
【図１】
2011250087.tif 000003
【図２】
2011250087.tif 000004
【図３】
2011250087.tif 000005
【図４】
2011250087.tif 000006
【図５】
2011250087.tif 000007
【図６】
2011250087.tif 000008
【図７】
2011250087.tif 000009