(57)【要約】【課題】トランジスタの特性バラツキの影響を低減し、負荷の電圧電流特性が変化しても、所定の電流を供給でき、信号電流が小さな場合であっても信号の書き込み速度を十分に向上させることのできる半導体装置を提供することを目的とする。【解決手段】半導体装置は、電流電圧変換素子とトランジスタとが直列に接続され、電流電圧変換素子に電流が流れるときにかかる電圧を増幅回路で検出し、その電圧に基づいて増幅回路がトランジスタのゲートソース間電圧を設定する。よって、増幅回路は出力インピーダンスが低いので信号電流が小さな場合であっても信号の書き込み速度を十分に向上させることができる。【選択図】図１
2011248371.tif 000002
【特許請求の範囲】
【請求項１】
負荷に供給する電流をトランジスタで制御する回路を具備する半導体装置であって、
前記トランジスタのソース端子又はドレイン端子の一方が電流電圧変換素子と電気的に接続され、
前記トランジスタが飽和領域で動作するように前記トランジスタのゲート端子とソース端子との間の電圧を制御することにより前記電流電圧変換素子に発生する電圧を制御する増幅回路が設けられていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は負荷に供給する電流をトランジスタで制御する機能を設けた半導体装置に関す
る。また、特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、画
素を駆動する信号線駆動回路を含む表示装置に関する。
【背景技術】
【０００２】
有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄ
ｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅ
ｓｃｅｎｃｅ：ＥＬ）素子などとも言う）に代表される自発光型の発光素子を用いた表示
装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが
知られている。前者は構造は簡単であるが、大型かつ高輝度のディスプレイの実現が難し
い等の問題があり、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジス
タ（ＴＦＴ）によって制御するアクティブマトリックス方式の開発が進められている。
【０００３】
アクティブマトリックス方式の表示装置の場合、駆動ＴＦＴの電流特性のバラツキによ
り発光素子に流れる電流が変化し輝度がばらついてしまうという問題が認識されていた。
つまり、画素回路には発光素子に流れる電流を駆動する駆動ＴＦＴが用いられており、こ
れらの駆動ＴＦＴの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がば
らついてしまうという問題があった。そこで画素回路内の駆動ＴＦＴの特性がばらついて
も発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案さ
れている（例えば、特許文献１乃至４参照。）。
【０００４】
特許文献１乃至３には、画素回路内に配置された駆動ＴＦＴの特性のバラツキによって
発光素子に流れる電流値の変動を防ぐための回路構成が開示されている。この構成は、電
流書き込み型画素、もしくは電流入力型画素などと呼ばれている。また特許文献４には、
ソースドライバ回路内のＴＦＴのバラツキによる信号電流の変化を抑制するための回路構
成が開示されている。
【０００５】
図５４に、特許文献１に開示されている従来のアクティブマトリックス型表示装置の第
１の構成例を示す。図５４の画素は、ソース信号線５４０１、第１〜第３のゲート信号線
５４０２〜５４０４、電流供給線５４０５、ＴＦＴ５４０６〜５４０９、保持容量５４１
０、ＥＬ素子５４１１、信号電流入力用電流源５４１２を有する。
【０００６】
図５５を用いて、信号電流の書き込みから発光までの動作について説明する。図中、各
部を示す図番は、図５４に準ずる。図５５（Ａ）〜（Ｃ）は、電流の流れを模式的に示し
ている。図５５（Ｄ）は、信号電流の書き込み時における各経路を流れる電流の関係を示
しており、図５５（Ｅ）は、同じく信号電流の書き込み時に、保持容量５４１０に蓄積さ
れる電圧、つまりＴＦＴ５４０８のゲートソース間電圧について示している。
【０００７】
まず、第１のゲート信号線５４０２および第２のゲート信号線５４０３にパルスが入力
され、ＴＦＴ５４０６、５４０７がＯＮする。このとき、ソース信号線を流れる電流、す
なわち信号電流をＩｄａｔａとする。
【０００８】
ソース信号線には、電流Ｉｄａｔａが流れているので、図５５（Ａ）に示すように、画
素内では、電流の経路はＩ１とＩ２とに分かれて流れる。これらの関係を図５５（Ｄ）に
示している。なお、Ｉｄａｔａ＝Ｉ１＋Ｉ２であることは言うまでもない。
【０００９】
ＴＦＴ５４０６がＯＮした瞬間には、まだ保持容量５４１０には電荷が保持されていな
いため、ＴＦＴ５４０８はＯＦＦしている。よって、Ｉ２＝０となり、Ｉｄａｔａ＝Ｉ１
となる。すなわちこの間は、保持容量５４１０における電荷の蓄積による電流のみが流れ
ている。
【００１０】
その後、徐々に保持容量５４１０に電荷が蓄積され、両電極間に電位差が生じ始める（
図５５（Ｅ））。両電極の電位差がＶｔｈとなると（図５５（Ｅ）  Ａ点）、ＴＦＴ５４
０８がＯＮして、Ｉ２が生ずる。先に述べたように、Ｉｄａｔａ＝Ｉ１＋Ｉ２であるので
、Ｉ１は次第に減少するが、依然電流は流れており、さらに保持容量には電荷の蓄積が行
われる。
【００１１】
保持容量５４１０においては、その両電極の電位差、つまりＴＦＴ５４０８のゲートソ
ース間電圧が所望の電圧、つまりＴＦＴ５４０８がＩｄａｔａの電流を流すことが出来る
だけの電圧（ＶＧＳ）になるまで電荷の蓄積が続く。やがて電荷の蓄積が終了する（図５
５（Ｅ）  Ｂ点）と、電流Ｉ１は流れなくなり、さらにＴＦＴ５４０８はそのときのＶＧ
Ｓに見合った電流が流れ、Ｉｄａｔａ＝Ｉ２となる（図５５（Ｂ））。こうして、定常状
態に達する。以上で信号の書き込み動作が完了する。最後に第１のゲート信号線５４０２
および第２のゲート信号線５４０３の選択が終了し、ＴＦＴ５４０６、５４０７がＯＦＦ
する。
【００１２】
続いて、発光動作に移る。第３のゲート信号線５４０４にパルスが入力され、ＴＦＴ５
４０９がＯＮする。保持容量５４１０には、先ほど書き込んだＶＧＳが保持されているた
め、ＴＦＴ５４０８はＯＮしており、電流供給線５４０５から、Ｉｄａｔａの電流が流れ
る。これによりＥＬ素子５４１１が発光する。このとき、ＴＦＴ５４０８が飽和領域にお
いて動作するようにしておけば、ＴＦＴ５４０８のソースドレイン間電圧が変化したとし
ても、Ｉｄａｔａは変わりなく流れることが出来る。
【００１３】
このように、設定した電流を出力する動作を、出力動作と呼ぶことにする。電流書き込
み型画素のメリットとして、ＴＦＴ５４０８の特性等にばらつきがあった場合であっても
、保持容量５４１０には、電流Ｉｄａｔａを流すのに必要なゲートソース間電圧が保持さ
れるため、所望の電流を正確にＥＬ素子に供給することが出来、よってＴＦＴの特性ばら
つきに起因した輝度ばらつきを抑えることが可能になる点がある。
【００１４】
以上の例は、画素回路内での駆動ＴＦＴのバラツキによる電流の変化を補正するための
技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。特
許文献４には、ソースドライバ回路内でのＴＦＴの製造上のバラツキによる信号電流の変
化を防止するための回路構成が開示されている。
【００１５】
また、発光素子（ＥＬ）を駆動する電流を供給する供給トランジスタ（Ｍ５）から流れ
る電流（Ｉｒ）と同じ電流値の電流（Ｉｓ）を参照トランジスタ（Ｍ４）を介して駆動制
御回路（２ａ）に導き、該電流（Ｉｓ）と参照トランジスタ（Ｍ４）のソースドレイン電
圧情報（Ｖｓ）と供給トランジスタ（Ｍ５）のソースドレイン電圧情報（Ｖｒ、Ｖｄｒｖ
）とに基づいて、電流（Ｉｓ）が所望の設定電流値（Ｉｄｒｖ）に近づくように且つ各ソ
ースドレイン電圧情報（Ｖｓ、Ｖｒ）が等しくなるように制御することが可能な構成を有
する電流供給回路（１）と駆動制御回路（２ａ）とを備えた発光素子の駆動回路が知られ
ている（特許文献５参照。）。
【００１６】
また、第１の電源と第２の電源との間に直列に設けられた発光素子とこの発光素子を駆
動する駆動トランジスタと、前記駆動トランジスタを制御する制御信号を前記駆動トラン
ジスタのゲートに導くための第１のスイッチングトランジスタと、前記発光素子と駆動ト
ランジスタとの接続点の電圧と前記表示装置に入力する画素の輝度を示す制御電圧とを比
較し、前記制御信号を生成するための差動増幅器とからなり、前記制御信号を前記第１の
スイッチングトランジスタを介して、前記駆動トランジスタのゲートに導くように構成し
た駆動回路が知られている（特許文献６参照。）
【００１７】
このように、従来の技術では、信号電流とＴＦＴを駆動する電流、或いは信号電流と発
光素子に発光時に流れる電流とが等しくなるように、または比例関係を保つように構成さ
れている。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特表２００２−５１７８０６号公報
【特許文献２】国際公開第０１／０６４８４号パンフレット
【特許文献３】特表２００２−５１４３２０号公報
【特許文献４】国際公開第０２／３９４２０号パンフレット
【特許文献５】特表２００３−１０８０６９号公報
【特許文献６】特表２００３−５８１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、信号電流を駆動ＴＦＴや発光素子に供給するために用いられる配線の寄生
容量は極めて大きいため、信号電流が小さい場合には配線の寄生容量を充電する時定数が
大きくなり、信号書き込み速度が遅くなってしまうという問題点がある。すなわち、トラ
ンジスタに信号電流を供給しても、それを流すのに必要な電圧をゲート端子に生じさせる
までの時間が長くなってしまい、信号の書き込み速度が遅くなってしまうことが問題とな
っている。
【００２０】
また、図５５（Ａ）から分かるとおり、電流を入力しているときは、ＴＦＴ５４０８の
ゲート端子とドレイン端子とは、接続されている。したがって、ゲートソース間電圧（Ｖ
ｇｓ）とドレインソース間電圧（Ｖｄｓ）が等しい。一方、図５５（Ｃ）から分かるとお
り、負荷に電流を供給しているときは、ドレインソース間電圧は、負荷の特性によって決
まる。
【００２１】
図５６は、ＴＦＴ５４０８とＥＬ素子５４１１に流れる電流と、各々に加わる電圧の関
係を示している。また、図５７は、図５６に示した構成におけるＥＬ素子５４１１の電圧
電流特性５７０１と、ＴＦＴ５４０８の電圧電流特性を示す。各々のグラフの交点が動作
点となる。
【００２２】
まず、電流値が大きい場合（ＴＦＴ５４０８のゲートソース間電圧の絶対値が大きい場
合）には、ＴＦＴ５４０８の電圧電流特性５７０２ａにおいて、電流を入力しているとき
は、Ｖｇｓ＝Ｖｄｓなので、動作点５７０４において動作する。そして、ＥＬ素子５４１
１に電流を供給しているときは、ＥＬ素子５４１１の電圧電流特性５７０１とＴＦＴ５４
０８の電圧電流特性５７０２ａの交点が動作点５７０５ａとなる。つまり、ドレインソー
ス間電圧は、電流を入力しているときとＥＬ素子５４１１に電流を供給しているときとで
は、異なる。しかし、飽和領域においては、電流値が一定なので、正しい大きさの電流を
ＥＬ素子５４１１に供給することが出来る。
【００２３】
しかしながら、実際のトランジスタは、キンク（アーリー）効果によって、飽和領域に
おいても、電流が一定値にならない場合が多い。そのため、ＥＬ素子５４１１に電流を供
給しているときは、ＥＬ素子５４１１の電圧電流特性５７０１とＴＦＴ５４０８の電圧電
流特性５７０２ｃの交点が動作点５７０５ｃとなり電流値が変わってしまう。
【００２４】
一方、電流値が小さい場合（ＴＦＴ５４０８のゲートソース間電圧の絶対値が小さい場
合）には、ＴＦＴ５４０８の電圧電流特性５７０３ａにおいて、電流を入力しているとき
は、Ｖｇｓ＝Ｖｄｓなので、動作点５７０６において動作する。そして、ＥＬ素子５４１
１に電流を供給しているときは、ＥＬ素子５４１１の電圧電流特性５７０１とＴＦＴ５４
０８の電圧電流特性５７０３ａの交点が動作点５７０７ａとなる。
【００２５】
そして、キンク（アーリー）効果を考慮すると、ＥＬ素子５４１１に電流を供給してい
るときは、ＥＬ素子５４１１の電圧電流特性５７０１とＴＦＴ５４０８の電圧電流特性５
７０３ｃの交点が動作点５７０７ｃとなる。よって、ＥＬ素子５４１１に供給する時の電
流値は、電流を入力しているときとは異なってしまう。
【００２６】
電流値が大きい場合（ＴＦＴ５４０８のゲートソース間電圧の絶対値が大きい場合）と
、電流値が小さい場合（ＴＦＴ５４０８のゲートソース間電圧の絶対値が小さい場合）と
を比較すると、前者は、動作点５７０４と動作点５７０５ｃは、あまりずれない。つまり
、トランジスタのドレインソース間電圧は、電流入力時と、ＥＬ素子５４１１に電流を供
給しているとでは、あまり変わらない。しかし、電流値が小さい場合、動作点５７０６と
動作点５７０７ｃは、大きくずれていない。つまり、トランジスタのドレインソース間電
圧は、電流を入力しているときと、ＥＬ素子５４１１に電流を供給しているときとで、大
きく変化している。したがって、電流値のずれも大きい。
【００２７】
その結果、ＥＬ素子５４１１には、より多くの電流が流れてしまう。したがって、輝度
が小さい画像を表示させる場合、実際には、明るめの画像が表示されてしまう。そのため
、黒を表示したいのに、少し発光してしまうということが生じてしまう。その結果、コン
トラストが低下してしまう。
【００２８】
また、図５４の構成の場合、図５５（Ａ）に示すように、信号電流を入力している時、
ＴＦＴ５４０８のゲートドレイン間は、接続されている。つまり、Ｖｇｓ＝Ｖｄｓとなっ
ている。通常のトランジスタでは、Ｖｇｓ＝０の場合、電流はほとんど流れない。しかし
、しきい値電圧（Ｖｔｈ）の値によっては、電流が流れてしまう場合がある。例えば、Ｐ
チャネル型トランジスタの場合、Ｖｔｈ＞０のとき、また、Ｎチャネル型トランジスタの
場合、Ｖｔｈ＜０の場合は、電流がながれてしまう。このような場合、Ｖｇｓ＝Ｖｄｓの
時は、飽和領域ではなく、線形領域で動作することになる。よって、図５５（Ａ）におい
て線形領域で動作することになる。よって、図５５（Ｃ）の時、飽和領域で動作すれば、
図５５（Ａ）の時と図５５（Ｃ）の時とでは、電流値が変わってしまう。
【００２９】
つまり、Ｖｇｓ＝０の場合に、電流が流れるようなしきい値電圧（Ｖｔｈ）になってい
るトランジスタでは、Ｖｇｓ＝Ｖｄｓとなるような状態では、線形領域でしか動作しない
ことになり、飽和領域で動作させることが出来ない。
【００３０】
例えば、図５４や図５５に示すような構成の場合、ＴＦＴ５４０８は、飽和領域で動作
させる。そのため、図５８に示すように、ＥＬ素子５４１１の電圧電流特性５７０１ａが
劣化によってシフトした場合でも、動作点は動作点５７０５ａから動作点５７０５ｂに移
動するだけである。すなわち、ＥＬ素子５４１１に加わる電圧やＴＦＴ５４０８のドレイ
ンソース間電圧が変わっても、ＥＬ素子５４１１に流れる電流は変化しない。これにより
、ＥＬ素子５４１１の焼きつきを低減することができる。
【００３１】
しかし、特許文献６に記載されていた構成の場合、ＥＬ素子と駆動トランジスタとの接
続点の電圧と表示装置に入力する画素の輝度を示す制御電圧とを比較している。そのため
、ＥＬ素子の電圧電流特性がシフトしたら、ＥＬ素子５４１１に流れる電流が変化してし
まう。つまり、ＥＬ素子５４１１の焼きつきが生じてしまうことになる。
【００３２】
特許文献５に記載されていた構成の場合、トランジスタＭ７とトランジスタＭ９は、電
流特性が揃っている必要がある。もし、ばらつけば、発光素子（ＥＬ）に流れる電流もば
らついてしまう。同様に、トランジスタＭ８とトランジスタＭ１１、トランジスタＭ１０
とトランジスタＭ１２なども、電流特性が揃っている必要がある。このように、多くのト
ランジスタにおいて、電流特性が揃っている必要がある。もし揃っていなければ、発光素
子（ＥＬ）に流れる電流もばらついてしまう。そのため、製造歩留まりが低下し、コスト
高となり、回路のレイアウト面積が大きくなり、消費電力が高くなるといった問題が発生
する。
【００３３】
本発明はこのような問題点に鑑み、トランジスタの特性バラツキの影響を低減し、負荷
の電圧電流特性が変化しても、所定の電流を供給でき、信号電流が小さな場合であっても
信号の書き込み速度を十分に向上させることのできる半導体装置を提供することを目的と
する。
【課題を解決するための手段】
【００３４】
本発明の半導体装置は、電流電圧変換素子とトランジスタとが直列に接続され、電流電圧
変換素子に電流が流れるときにかかる電圧を増幅回路で検出し、その電圧に基づいて増幅
回路がトランジスタのゲートソース間電圧を設定する。
【００３５】
本発明の半導体装置の第１の構成は、電流電圧変換素子と、トランジスタと、増幅回路と
、を有し、該電流電圧変換素子と該トランジスタのソース端子又はドレイン端子の一方が
接続され、該増幅回路は、第１の入力端子が該トランジスタのソース端子又はドレイン端
子の一方と接続され、第２の入力端子には所定の電位が入力され、出力端子が該トランジ
スタのゲート端子と接続されている。そして、該増幅回路は第１の入力端子と第２の入力
端子とが電位差が所定の電位差となるように該トランジスタのゲート端子の電位を制御す
る。
【００３６】
本発明の半導体装置の一は、負荷に供給する電流をトランジスタで制御する回路を具備す
る半導体装置であって、該トランジスタのソース端子又はドレイン端子の一方が電流電圧
変換素子と接続され、該トランジスタが飽和領域で動作するように該トランジスタのゲー
ト端端子の電位を制御することにより該電流電圧変換素子に発生する電圧を制御する増幅
回路が設けられている。
【００３７】
本発明の半導体装置の一は、ソース端子又はドレイン端子の一方には所定の電位が供給さ
れ、ソース端子又はドレイン端子の他方が電流電圧変換素子と接続されるトランジスタと
、第１の入力端子が該トランジスタのソース端子又はドレイン端子の他方と接続され、第
２の入力端子には所定の電位が供給され、出力端子が該トランジスタのゲート端子と接続
される増幅回路と、を有する。
【００３８】
本発明の半導体装置の一は、ソース端子又はドレイン端子の一方とゲート端子との間に容
量を備え、ソース端子又はドレイン端子の他方が電流電圧変換素子と接続されるトランジ
スタと、第１の入力端子が該トランジスタのソース端子又はドレイン端子の他方と接続さ
れ、第２の入力端子には所定の電位が供給され、出力端子が該トランジスタのゲート端子
と接続される増幅回路と、を有する。
【００３９】
本発明の半導体装置の一は、ソース端子又はドレイン端子の一方には所定の電位が供給さ
れ、ソース端子又はドレイン端子の他方が電流電圧変換素子と接続されるトランジスタと
、第１の入力端子が該トランジスタのソース端子又はドレイン端子の他方と接続され、第
２の入力端子には所定の電位が供給され、出力端子が該トランジスタのゲート端子と接続
される増幅回路と、該トランジスタのゲート端子に一方の電極が接続され、他方の電極に
は所定の電位が供給される容量素子と、を有する。
【００４０】
本発明の半導体装置の一は、上記構成において、該トランジスタはＮ型のトランジスタで
ある。
【００４１】
本発明の半導体装置の一は、上記構成において、該トランジスタはＰ型のトランジスタで
ある。
【００４２】
本発明の半導体装置の基本的な第２の構成は、電流電圧変換素子と、トランジスタと、増
幅回路と、を有し、該電流電圧変換素子と該トランジスタのソース端子又はドレイン端子
の一方が接続され、該トランジスタのゲート端子には所定の電位が供給され、該増幅回路
は、第１の入力端子は該トランジスタのソース端子又はドレイン端子の一方と接続され、
第２の入力端子が該トランジスタのゲート端子と接続され、出力端子が該トランジスタの
ソース端子又はドレイン端子の他方と接続されている。そして、該増幅回路は第１の入力
端子と第２の入力端子とが所定の電位差となるように該トランジスタのソース端子又はド
レイン端子の他方の電位を制御する。
【００４３】
以下に本発明の半導体装置の第２の構成の具体的な構成を示す。
【００４４】
本発明の半導体装置の一は、負荷に供給する電流をトランジスタで制御する回路を具備す
る半導体装置であって、該トランジスタのソース端子又はドレイン端子の一方が電流電圧
変換素子と接続され、該トランジスタが飽和領域で動作するように該トランジスタのソー
ス端子又はドレイン端子の他方の電位を制御することにより該電流電圧変換素子に発生す
る電圧を制御する増幅回路が設けられている。
【００４５】
本発明の半導体装置の一は、ソース端子又はドレイン端子の一方が電流電圧変換素子と接
続され、ゲート端子に所定の電位が供給されるトランジスタと、第１の入力端子が該トラ
ンジスタのソース端子又はドレイン端子の一方と接続され、第２の入力端子が該トランジ
スタのゲート端子と接続され、出力端子が該トランジスタのソース端子又はドレイン端子
の他方と接続される増幅回路と接続されている。
【００４６】
本発明の半導体装置の一は、ソース端子又はドレイン端子の一方とゲート端子のとの間に
容量を備え、ソース端子又はドレイン端子の他方が電流電圧変換素子と接続されるトラン
ジスタと、第１の入力端子が該トランジスタのソース端子又はドレイン端子の他方と接続
され、第２の入力端子が該トランジスタのゲート端子と接続され、出力端子が該トランジ
スタのソース端子又はドレイン端子の一方と接続される増幅回路と、を有する。
【００４７】
本発明の半導体装置の一は、ソース端子又はドレイン端子の一方が電流電圧変換素子と接
続され、ゲート端子に所定の電位が供給されるトランジスタと、第１の入力端子が該トラ
ンジスタのソース端子又はドレイン端子の一方と接続され、第２の入力端子が該トランジ
スタのゲート端子と接続され、出力端子が該トランジスタのソース端子又はドレイン端子
の他方と接続される増幅回路と、該トランジスタのゲート端子に一方の電極が接続され、
他方の電極には所定の電位が供給される容量素子と、を有する。
【００４８】
本発明の半導体装置の一は、上記構成において、該トランジスタはＮ型のトランジスタで
ある。
【００４９】
本発明の半導体装置の一は、上記構成において、該トランジスタはＰ型のトランジスタで
ある。
【００５０】
なお、明細書に示すスイッチは、電流の流れを制御できるものなら様々な形態を用いる
ことが出来る。それゆえ電気的スイッチや機械的なスイッチなどを適用することができる
。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でも
よい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、トラン
ジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場
合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少な
いトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているも
の等がある。また、スイッチとして用いるトランジスタのソース端子の電位が、低電位側
電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を、反対に
、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャ
ネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできる
ため、トランジスタがスイッチとしての機能を果たし易くなるからである。なお、Ｎチャ
ネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
【００５１】
なお、本発明において接続されているとは、電気的に接続されていることと同義である。
したがって、間に別の素子やスイッチなどが配置されていてもよい。
【００５２】
なお、表示素子は、様々な形態を用いることが出来る。例えば、ＥＬ素子（有機ＥＬ素子
、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子
インクなど、電気磁気的作用によりコントラストが変化する表示媒体を適用することがで
きる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ、電子放出素子を用い
た表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型
ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅ
ｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置としては液晶ディスプレ
イ、電子インクを用いた表示装置としては電子ペーパーがある。
【００５３】
なお、本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコン
や多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、
半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ
、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、
その他のトランジスタを適用することができる。また、トランジスタが配置されている基
板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板などに
配置することが出来る。
【００５４】
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトラン
ジスタでもよいし、どのような基板上に形成されていてもよい。したがって、回路の全て
ガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、
単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのよ
うな基板上に形成されていてもよい。あるいは、回路の一部が、ある基板に形成されてお
り、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基
板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にＴＦＴを用い
て形成し、回路の別の一部は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉ
ｐ  Ｏｎ  Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣ
チップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス
基板と接続してもよい。
【００５５】
なお、本明細書においては、一画素とは画像の最小単位を示すものとする。よって、Ｒ（
赤）Ｇ（緑）Ｂ（青）の色要素からなるフルカラー表示装置の場合には、一画素とはＲの
色要素のドットとＧの色要素のドットとＢの色要素のドットとから構成されるものとする
。
【００５６】
なお、本明細書において、画素がマトリクスに配置されているとは、縦縞と横縞を組み合
わせたいわゆる格子状に配置されている場合はもちろんのこと、三色の色要素（例えばＲ
ＧＢ）でフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデルタ配置され
ている場合も含むものとする。また、色要素のドット毎にその発光領域の大きさが異なっ
ていてもよい。
【００５７】
トランジスタとは、それぞれ、ゲート電極と、ドレイン領域と、ソース領域とを含む少な
くとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領
域を有する。ここで、ソース領域とドレイン領域とは、トランジスタの構造や動作条件等
によって変わるため、いずれがソース領域またはドレイン領域であるかを限定することが
困難である。そこで、本形態においては、ソース領域及びドレイン領域として機能する領
域を、それぞれ第１端子、第２端子と表記する。
【００５８】
なお、本明細書において、半導体装置とは半導体素子（トランジスタやダイオードなど）
を含む回路を有する装置をいう。また、表示装置とは、基板上に表示素子を含む複数の画
素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体だけでなく、そ
れにフレキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付
けられたものも含む。また、発光装置とは、特に自発光型の表示素子を用いている表示装
置をいう。
【発明の効果】
【００５９】
本発明の半導体装置はトランジスタの特性バラツキの影響を低減し、負荷の電圧電流特
性が変化しても、所定の電流を供給でき、信号電流が小さな場合であっても信号の書き込
み速度を十分に向上させることができる。
【図面の簡単な説明】
【００６０】
【図１】本発明の半導体装置を示す図。
【図２】本発明の半導体装置を示す図。
【図３】本発明の半導体装置を示す図。
【図４】本発明の半導体装置を示す図。
【図５】本発明の半導体装置を示す図。
【図６】本発明の半導体装置の動作を説明する図。
【図７】本発明の半導体装置を示す図。
【図８】本発明の半導体装置の動作を説明する図。
【図９】本発明の半導体装置の動作を説明する図。
【図１０】本発明の半導体装置の動作を説明する図。
【図１１】本発明の半導体装置を示す図。
【図１２】本発明の半導体装置を示す図。
【図１３】本発明の半導体装置を示す図。
【図１４】本発明の半導体装置を示す図。
【図１５】本発明の半導体装置の動作を説明する図。
【図１６】本発明の半導体装置を示す図。
【図１７】本発明の半導体装置の動作を説明する図。
【図１８】本発明の半導体装置の動作を説明する図。
【図１９】本発明の半導体装置の動作を説明する図。
【図２０】本発明の半導体装置を示す図。
【図２１】本発明の半導体装置を示す図。
【図２２】本発明の半導体装置を示す図。
【図２３】本発明の半導体装置の動作を説明する図。
【図２４】本発明の半導体装置を示す図。
【図２５】本発明の半導体装置を示す図。
【図２６】本発明の半導体装置を示す図。
【図２７】本発明の半導体装置の動作を説明する図。
【図２８】本発明の半導体装置の動作を説明する図。
【図２９】本発明の半導体装置を画素と信号線駆動回路の一部に適用した場合の構成を示す図。
【図３０】本発明の半導体装置を画素と信号線駆動回路の一部に適用した場合の画素の動作を説明する図。
【図３１】本発明の半導体装置を画素と信号線駆動回路の一部に適用した場合の構成を示す図。
【図３２】本発明の半導体装置を画素と信号線駆動回路の一部に適用した場合の構成を示す図。
【図３３】本発明の半導体装置を画素と信号線駆動回路の一部に適用した場合の画素の動作を説明する図。
【図３４】本発明の半導体装置を画素と信号線駆動回路の一部に適用した場合の構成を示す図。
【図３５】本発明の半導体装置を画素と信号線駆動回路の一部に適用した場合の画素の動作を説明する図。
【図３６】表示装置を示す図。
【図３７】表示装置を示す図。
【図３８】表示パネルを説明する図。
【図３９】表示装置に適用可能な発光素子を説明する図。
【図４０】表示パネルを説明する図。
【図４１】表示パネルを説明する図。
【図４２】画素に適用可能なトランジスタや容量素子の構成を説明する図。
【図４３】画素に適用可能なトランジスタや容量素子の構成を説明する図。
【図４４】表示パネルを説明する図。
【図４５】表示パネルを説明する図。
【図４６】画素に適用可能なトランジスタや容量素子の構成を説明する図。
【図４７】画素に適用可能なトランジスタや容量素子の構成を説明する図。
【図４８】画素に適用可能なトランジスタや容量素子の構成を説明する図。
【図４９】画素に適用可能なトランジスタや容量素子の構成を説明する図。
【図５０】表示装置を表示部に有する電子機器を説明する図。
【図５１】ＥＬモジュールの例を示す図。
【図５２】ＥＬテレビ受像機の主要な構成を示すブロック図。
【図５３】携帯電話機の構成例を示す図。
【図５４】従来の画素構成を示す図。
【図５５】従来の画素構成の動作を説明する図。
【図５６】従来の画素構成を説明する図。
【図５７】従来の回路の動作点を説明する図。
【図５８】従来の回路の動作点を説明する図。
【図５９】本発明の半導体装置を示す図。
【図６０】本発明の半導体装置を示す図。
【図６１】本発明の半導体装置を信号線駆動回路の一部に適用した場合の構成を示す図。
【図６２】本発明の半導体装置を信号線駆動回路の一部に適用した場合の構成を示す図。
【図６３】画素レイアウトを示す図。
【図６４】本発明の半導体装置を示す図。
【図６５】本発明の半導体装置を示す図。
【図６６】本発明の半導体装置を示す図。
【図６７】本発明の半導体装置を示す図。
【発明を実施するための形態】
【００６１】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの
異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。
【００６２】
（実施の形態１）
本発明の基本原理は、流れる電流値によって発光輝度を制御することが可能な発光素子で
画素を形成した表示装置に適用することができる。代表的な発光素子としてＥＬ素子が挙
げられる。
【００６３】
また、ＥＬ素子などのような発光素子を有する画素だけでなく、電流源を有する様々なア
ナログ回路に適用することもできる。そこで、本実施の形態では本発明の基本原理につい
て説明する。
【００６４】
まず、図１に本発明の基本原理に基づく半導体装置の基本構成を示す。トランジスタ１０
１と、容量素子１０２と、電流電圧変換素子１０３と、増幅回路１０４とを有する。なお
トランジスタ１０１はＮチャネル型トランジスタである。
【００６５】
トランジスタ１０１は、第１端子（ソース端子またはドレイン端子の一方）が配線１０５
に接続され、第２端子（ソース端子またはドレイン端子の他方）が電流電圧変換素子１０
３を介して配線１０７と接続され、ゲート端子が容量素子１０２を介して配線１０６と接
続されている。なお、配線１０７には高電源電位Ｖｄｄが供給され、配線１０５及び配線
１０６には低電源電位Ｖｓｓが供給されている。なお、Ｖｄｄ＞Ｖｓｓである。
【００６６】
なお、容量素子１０２はトランジスタ１０１のゲートソース間電圧を保持できればよい。
よって、トランジスタ１０１のソース端子となる第１端子が接続された配線１０５の電位
が一定であれば、容量素子１０２は、トランジスタ１０１のゲート電位を保持できればよ
い。したがって、容量素子１０２がトランジスタ１０１のゲート電位を保持することがで
きるのであれば配線１０６に供給する電位は限定されない。配線１０５と配線１０６に供
給する電位は同じでもよい。よって、配線１０５と配線１０６は別の配線でなく一続きの
同じ配線であってもよい。また、容量素子１０２はトランジスタ１０１のゲート電位を保
持するために設けているので、トランジスタ１０１のゲート容量で代用することができる
ときには容量素子１０２は設けなくともよい。
【００６７】
また、増幅回路１０４は、第１入力端子がトランジスタ１０１の第２端子と電流電圧変換
素子１０３との間の配線に接続され、第２入力端子が配線１０８と接続され、出力端子が
トランジスタ１０１のゲート端子に接続されている。なお、配線１０８には所定の電位が
供給される。また、トランジスタ１０１の第２端子と電流電圧変換素子１０３との間の配
線と、増幅回路１０４の第１入力端子と、の接続点をノード１０９とする。
【００６８】
次に、動作について説明する。増幅回路１０４の第１入力端子において電流電圧変換素子
１０３の電圧を検出する。つまり、ノード１０９の電位が増幅回路１０４の第１入力端子
に入力される。そして、増幅回路１０４は、第１入力端子に入力される電位と第２入力端
子に入力される電位との電位差が所定の電位差となるように出力端子から電位を出力する
。つまり、増幅回路１０４は、ノード１０９の電位と配線１０８に供給される電位との電
位差が所定の電位差となるようにトランジスタ１０１のゲート電位を制御する。なお、所
定の電位差とは、電位差が０Ｖである場合も  含むものとする。
【００６９】
こうして、トランジスタ１０１は、ノード１０９の電位を所望の電位にするためのゲート
電位を取得することができる。そして、ノード１０９を所望の電位にすることにより、電
流電圧変換素子１０３にかかる電圧を所望の電圧にすることができる。このとき、電流電
圧変換素子１０３にかかるこの所望の電圧に対する電流Ｉｄａｔａが電流電圧変換素子１
０３に流れる。そして、この電流Ｉｄａｔａはトランジスタ１０１にも流れる。そして、
トランジスタ１０１は、Ｉｄａｔａを流すのに必要なゲートソース間電圧となっている。
【００７０】
このときのトランジスタ１０１のゲートソース間電圧は、トランジスタ１０１の電流特性
（移動度やしきい値電圧など）やサイズ（ゲート幅やゲート長）に依存せずにＩｄａｔａ
を流すのに適切な大きさとなっている。したがって、半導体装置内の、トランジスタ１０
１に相当するトランジスタの電流特性やサイズがばらついてもトランジスタ１０１には電
流Ｉｄａｔａを流すことが出来るようになる。その結果、そのトランジスタ１０１は電流
源として動作させることができ、さまざまな負荷（別のトランジスタや画素や信号線駆動
回路など）に電流を供給することができる。
【００７１】
なお、一般に、トランジスタ（ここでは簡単のため、Ｎチャネル型トランジスタであると
する）の動作領域は線形領域と飽和領域とに分けることができる。その境目は、ドレイン
ソース間電圧をＶｄｓ、ゲートソース間電圧をＶｇｓ、しきい値電圧をＶｔｈとすると、
（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓのときになる。（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓの場合は、線形
領域での動作となり、Ｖｄｓ，Ｖｇｓの大きさによって電流値が決まる。一方、（Ｖｇｓ
−Ｖｔｈ）＜Ｖｄｓの場合は飽和領域での動作となり、理想的には、Ｖｄｓが変化しても
、電流値はほとんど変化しない。つまり、Ｖｇｓの大きさだけによって電流値が決まる。
【００７２】
したがって、トランジスタ１０１のドレインソース間電圧Ｖｄｓとゲートソース間電圧Ｖ
ｇｓと、トランジスタ１０１のしきい値電圧Ｖｔｈとから、トランジスタ１０１がどの領
域で動作しているかが決定される。つまり、Ｖｇｓ−Ｖｔｈ＜Ｖｄｓの場合は、トランジ
スタ１０１は飽和領域で動作していることになる。飽和領域では、理想的な場合は、Ｖｄ
ｓが変化しても、トランジスタに流れる電流値は変わらない。したがって、トランジスタ
１０１に電流Ｉｄａｔａが流れている場合、つまり、設定動作を行っているときと、トラ
ンジスタ１０１から負荷に電流を供給しているときとで、Ｖｄｓが変化しても、トランジ
スタ１０１に流れる電流値は変化しない。
【００７３】
ただし、トランジスタを飽和領域で動作していても、キンク（アーリー）効果によって、
電流値が変化してしまう場合がある。その場合は、増幅回路１０４の第２入力端子の電位
を制御することにより、ノード１０９の電位つまりトランジスタ１０１の第２端子（この
ときドレイン端子となる）の電位を制御することができるので、キンク（アーリー）効果
の影響を低減することができる。
【００７４】
例えば、設定動作を行っているときと出力動作を行っているときとで、電流Ｉｄａｔａの
大きさに応じて、増幅回路１０４の第２入力端子の電位を適宜制御することによって、Ｖ
ｄｓを概ね等しくすることができる。
【００７５】
また、負荷の電圧電流特性が劣化などにより変化した場合においても。増幅回路１０４の
第２入力端子に入力する電位を適宜制御することにより、設定動作を行うときのＶｄｓを
、出力動作を行うときのＶｄｓに概ね等しくすることができる。よって、適切な電流を供
給することができる。これにより、負荷がＥＬ素子などの場合、ＥＬ素子の焼き付きを防
止することができる。
【００７６】
なお、増幅回路１０４は出力インピーダンスが低い。よって、大きな電流を供給すること
ができる。したがって、トランジスタ１０１のゲート端子を素早く所望の電位にすること
ができる。つまり、電流Ｉｄａｔａの書き込み速度が速くなり、素早く書き込みを完了す
ることができる。また、電流Ｉｄａｔａが小さくてもトランジスタ１０１のゲート端子を
素早く所望の電位にすることができるので信号の書き込み不良も防止することができる。
【００７７】
増幅回路１０４は、第１入力端子と第２入力端子との電位差を検知し、増幅して出力する
機能を有している。図１では、増幅回路１０４の第１入力端子とトランジスタ１０１の第
２端子（このときドレイン端子となる）と、が接続され、増幅回路１０４の出力端子とト
ランジスタ１０１のゲート端子が接続されている。トランジスタ１０１のゲート電位が変
化するとトランジスタ１０１のドレイン電位も変化するため増幅回路１０４の第１入力端
子の電位も変化する。また、トランジスタ１０１のドレイン電位が変化すると増幅回路１
０４の第１入力端子の電位も変化するため、増幅回路１０４の出力電位も変化する。そし
て、トランジスタ１０１のゲート電位も変化する。つまり、帰還回路が形成されている。
そのため上記のような帰還動作を経て、各端子の状態が安定するような電位が増幅回路１
０４から出力されるようになる。
【００７８】
つまり、図１ではトランジスタ１０１の第２端子（ここではドレイン端子）の電位が安定
するような電位が、増幅回路１０４からトランジスタ１０１のゲート端子に出力される。
このときのトランジスタ１０１のドレイン電位は配線１０８に供給する電位によって制御
することができる。したがって、配線１０８に供給する電位により、電流電圧変換素子１
０３にかかる電圧を制御することができ、つまりはトランジスタ１０１に流す電流Ｉｄａ
ｔａを制御することができる。
【００７９】
以上のように、増幅回路１０４を有する帰還回路を用いることにより、トランジスタ１０
１に所望の電流を流すためのゲート電位を設定することができる。そして、このとき、増
幅回路１０４を用いているため、トランジスタ１０１のゲート電位の設定を素早く完了す
ることができ、短い時間で書き込みを終了することができる。そして、設定されたトラン
ジスタ１０１は、電流源回路として用いることができ、様々な負荷に電流を供給すること
ができる。
【００８０】
なお、電流電圧変換素子１０３は、素子に電流が流れると素子の端子間に電圧が発生する
素子であればよい。よって、抵抗素子や整流素子などを適用することができる。図１の半
導体装置の電流電圧変換素子１０３に抵抗素子を適用した場合について、図３に示す。図
３の半導体装置において、抵抗素子３０１が図１の電流電圧変換素子１０３に相当する。
また、図１の半導体装置の電流電圧変換素子１０３に整流素子としてダイオード接続した
トランジスタを適用した場合について図４（Ａ）、（Ｂ）に示す。図４（Ａ）の半導体装
置において、トランジスタ４０１、図４（Ｂ）のトランジスタ４０２が図１の電流電圧変
換素子１０３に相当する。Ｐチャネル型のトランジスタ４０１は、第１端子（ソース端子
又はドレインドレイン端子の一方）を配線１０７に接続し、第２端子（ソース端子又はド
レイン端子の他方）をゲート端子と接続するとともに、トランジスタ１０１の第２端子と
接続する。Ｎチャネル型のトランジスタ４０２は、第１端子（ソース端子又はドレインド
レイン端子の一方）をトランジスタ１０１の第２端子と接続し、第２端子（ソース端子又
はドレイン端子の他方）をゲート端子と接続するとともに配線１０７と接続する。
【００８１】
なお、図１では、ゲートソース間電圧を設定するトランジスタにはＮチャネル型トランジ
スタを用いているが本発明はこれに限定されない。図１２ではＰチャネル型トランジスタ
を適用した場合の構成について示している。
【００８２】
図１２に示す半導体装置は、トランジスタ１２０１と、容量素子１２０２と、電流電圧変
換素子１２０３と、増幅回路１２０４とを有する。なおトランジスタ１２０１はＰチャネ
ル型トランジスタである。
【００８３】
トランジスタ１２０１は、第１端子（ソース端子またはドレイン端子の一方）が配線１２
０５に接続され、第２端子（ソース端子またはドレイン端子の他方）が電流電圧変換素子
１２０３を介して配線１２０７と接続され、ゲート端子が容量素子１２０２を介して配線
１２０６と接続されている。なお、配線１２０７には低電源電位Ｖｓｓが供給され、配線
１２０５及び配線１２０６には高電源電位Ｖｄｄが供給されている。ここで、Ｖｓｓ＜Ｖ
ｄｄである。
【００８４】
なお、容量素子１２０２はトランジスタ１２０１のゲートソース間電圧を保持できればよ
い。よって、トランジスタ１２０１のソース端子となる第１端子が接続された配線１２０
５の電位が一定であれば、容量素子１２０２は、トランジスタ１２０１のゲート電位を保
持できればよい。したがって、容量素子１２０２がトランジスタ１２０１のゲート電位を
保持することができるのであれば配線１２０６に供給する電位は限定されない。配線１２
０５と配線１２０６に供給する電位は同じでもよい。よって、配線１２０５と配線１２０
６は別の配線でなく一続きの同じ配線であってもよい。また、容量素子１２０２はトラン
ジスタ１２０１のゲート電位を保持するために設けているので、トランジスタ１２０１の
ゲート容量で代用することができるときには容量素子１２０２は設けなくともよい。
【００８５】
また、増幅回路１２０４は、第１入力端子がトランジスタ１２０１の第２端子と電流電圧
変換素子１２０３との間の配線に接続され、第２入力端子が配線１２０８と接続され、出
力端子がトランジスタ１２０１のゲート端子に接続されている。なお、配線１２０８には
所定の電位が供給される。また、トランジスタ１２０１の第２端子と電流電圧変換素子１
２０３との間の配線と増幅回路１２０４の第１入力端子との交点をノード１２０９とする
。
【００８６】
次に、動作について簡単に説明する。増幅回路１２０４の第１入力端子において電流電圧
変換素子１２０３の電圧を検出する。つまり、ノード１２０９の電位が増幅回路１２０４
の第１入力端子に入力される。そして、増幅回路１２０４は、第１入力端子に入力される
電位と第２入力端子に入力される電位との電位差が所定の電位差となるように出力端子か
ら電位を出力する。つまり、増幅回路１２０４は、ノード１２０９の電位と配線１２０８
に供給される電位との電位差が所定の電位差となるようにトランジスタ１２０１のゲート
電位を制御する。なお、所定の電位差とは、電位差が０Ｖである場合も含むものとする。
【００８７】
こうして、トランジスタ１２０１は、ノード１２０９の電位を所望の電位にするためのゲ
ート電位を取得することができる。そして、ノード１２０９を所望の電位にすることによ
り、電流電圧変換素子１２０３にかかる電圧を所望の電圧にすることができる。このとき
、電流電圧変換素子１２０３にかかるこの所望の電圧に対する電流Ｉｄａｔａが電流電圧
変換素子１２０３に流れる。そして、この電流Ｉｄａｔａはトランジスタ１２０１にも流
れる。そして、トランジスタ１２０１は、Ｉｄａｔａを流すのに必要なゲートソース間電
圧となっている。
【００８８】
このときのトランジスタ１２０１のゲートソース間電圧は、トランジスタ１２０１の電流
特性（移動度やしきい値電圧など）やサイズ（ゲート幅やゲート長）に依存せずにＩｄａ
ｔａを流すのに適切な大きさとなっている。したがって、半導体装置内の、トランジスタ
１２０１に相当するトランジスタの電流特性やサイズがばらついてもトランジスタ１２０
１には電流Ｉｄａｔａを流すことが出来るようになる。その結果、そのトランジスタ１２
０１は電流源として動作させることができ、さまざまな負荷（別のトランジスタや画素や
信号線駆動回路など）に電流を供給することができる。
【００８９】
そして、トランジスタ１２０１に電流Ｉｄａｔａが流れている場合、つまり、設定動作を
行っているときと、トランジスタ１２０１から負荷に電流を供給しているときとで、Ｖｄ
ｓが変化しても、トランジスタ１２０１に流れる電流値は変化しない。ただし、トランジ
スタを飽和領域で動作していても、キンク（アーリー）効果によって、電流値が変化して
しまう場合がある。その場合は、増幅回路１２０４の第２入力端子の電位を制御すること
により、ノード１２０９の電位つまりトランジスタ１２０１の第２端子（このときドレイ
ン端子となる）の電位を制御することができるので、キンク（アーリー）効果の影響を低
減することができる。
【００９０】
例えば、設定動作を行っているときと出力動作を行っているときとで、電流Ｉｄａｔａの
大きさに応じて、増幅回路１２０４の第２入力端子の電位を適宜制御することによって、
Ｖｄｓを概ね等しくすることができる。
【００９１】
また、負荷の電圧電流特性が劣化などにより変化した場合においても。増幅回路１２０４
の第２入力端子に入力する電位を適宜制御することにより、設定動作を行うときのＶｄｓ
を、出力動作を行うときのＶｄｓに概ね等しくすることができる。よって、適切な電流を
供給することができる。これにより、負荷がＥＬ素子などの場合、ＥＬ素子の焼き付きを
防止することができる。
【００９２】
なお、増幅回路１２０４は出力インピーダンスが低い。よって、大きな電流を供給するこ
とができる。したがって、トランジスタ１２０１のゲート端子を素早く所望の電位にする
ことができる。つまり、電流Ｉｄａｔａの書き込み速度が速くなり、素早く書き込みを完
了することができる。また、電流Ｉｄａｔａが小さくてもトランジスタのゲート端子を素
早く所望の電位にすることができるので信号の書き込み不良も防止することができる。
【００９３】
増幅回路１２０４は、第１入力端子と第２入力端子との電位差を検知し、増幅して出力す
る機能を有している。図１２では、増幅回路１２０４の第１入力端子とトランジスタ１２
０１の第２端子（このときドレイン端子となる）と、が接続され、増幅回路１２０４の出
力端子とトランジスタ１２０１のゲート端子が接続されている。トランジスタ１２０１の
ゲート電位が変化するとトランジスタ１２０１のドレイン電位も変化するため、増幅回路
１２０４の第１入力端子の電位も変化する。また、トランジスタ１２０１のドレイン電位
が変化すると増幅回路１２０４の第１入力端子の電位も変化するため、増幅回路１２０４
の出力電位も変化し、トランジスタ１２０１のゲート電位も変化する。つまり、帰還回路
が形成されている。そのため上記のような帰還動作を経て、各端子の状態が安定するよう
な電位が増幅回路１２０４から出力されるようになる。
【００９４】
つまり、図１２ではトランジスタ１２０１のドレイン端子の電位が安定するような電位が
、増幅回路１２０４からトランジスタ１２０１のゲート端子に出力される。このときのト
ランジスタ１２０１のドレイン電位は配線１２０８に供給する電位によって制御すること
ができる。したがって、配線１２０８に供給する電位により、電流電圧変換素子１２０３
にかかる電圧を制御することができ、つまりはトランジスタ１２０１に流す電流Ｉｄａｔ
ａを制御することができる。
【００９５】
以上のように、増幅回路１２０４を有する帰還回路を用いることにより、トランジスタ１
２０１に所望の電流を流すためのゲート電位を設定することができる。そして、このとき
、増幅回路１２０４を用いているため、トランジスタ１２０１のゲート電位の設定を素早
く完了することができ、短い時間で書き込みを終了することができる。そして、設定され
たトランジスタ１２０１は、電流源回路として用いることができ、様々な負荷に電流を供
給することができる。
【００９６】
（実施の形態２）
実施の形態１においては、電流電圧変換素子と直列に接続されたトランジスタのドレイン
電位を検出し、増幅回路によりトランジスタのゲート電位を設定することにより、トラン
ジスタに流れる電流を制御している。本実施の形態においては、電流電圧変換素子と直列
に接続されたトランジスタのドレイン電位を検出し、増幅回路によりトランジスタのソー
ス電位を設定することにより、トランジスタに流れる電流を制御する構成について説明す
る。
【００９７】
図２０に示す半導体装置は、トランジスタ２００１と、容量素子２００２と、電流電圧変
換素子２００３と、増幅回路２００４とを有している。なお、トランジスタ２００１はＮ
チャネル型トランジスタである。
【００９８】
なお、トランジスタ２００１は、第１端子（ソース端子又はドレイン端子の一方）が増幅
回路２００４の出力端子と接続され、第２端子（ソース端子又はドレイン端子の他方）が
電流電圧変換素子２００３を介して配線２００５と接続され、ゲート端子が配線２００７
と接続されている。また、トランジスタ２００１のゲート端子は増幅回路２００４の第２
入力端子と接続されるとともに、容量素子２００２を介して配線２００６と接続されてい
る。また、増幅回路２００４の第１入力端子は、トランジスタ２００１の第２端子と電流
電圧変換素子２００３との間の配線に接続されている。また、トランジスタ２００１の第
２端子と電流電圧変換素子２００３との間の配線と増幅回路２００４の第１入力端子との
交点をノード２００８とする。なお、配線２００５には高電源電位Ｖｄｄが供給され、配
線２００６には低電源電位Ｖｓｓが供給され、配線２００７には所定の電位が供給されて
いる。ここで、Ｖｓｓ＜Ｖｄｄである。
【００９９】
なお、容量素子２００２はトランジスタ２００１のゲートソース間電圧を保持できればよ
い。よって、トランジスタ２００１のソース端子となる第１端子に増幅回路２００４の出
力を供給し続けるのであれば、容量素子２００２は、トランジスタ２００１のゲート電位
を保持できればよい。したがって、容量素子２００２はトランジスタ２００１のゲート電
位を保持することができればよいため、配線２００６に供給する電位は限定されない。ま
た、トランジスタ２００１のゲート容量で代用することができるときには容量素子２００
２は設けなくともよい。
【０１００】
次に、動作について簡単に説明する。増幅回路２００４の第１入力端子において電流電圧
変換素子２００３の電圧を検出する。つまり、ノード２００８の電位が増幅回路２００４
の第１入力端子に入力される。そして、増幅回路２００４は、第１入力端子に入力される
電位と第２入力端子に入力される電位との電位差が所定の電位差となるように出力端子か
ら電位を出力する。つまり、増幅回路２００４は、ノード２００８の電位と配線２００７
に供給される電位との電位差が所定の電位差となるようにトランジスタ２００１のソース
電位を制御する。
【０１０１】
こうして、トランジスタ２００１は、ノード２００８の電位を所望の電位にするためのソ
ース電位を取得することができる。そして、ノード２００８を所望の電位にすることによ
り、電流電圧変換素子２００３にかかる電圧を所望の電圧にすることができる。このとき
、電流電圧変換素子２００３にかかるこの所望の電圧に対する電流Ｉｄａｔａが電流電圧
変換素子２００３に流れる。そして、この電流Ｉｄａｔａはトランジスタ２００１にも流
れる。そして、トランジスタ２００１は、Ｉｄａｔａを流すのに必要なゲートソース間電
圧となっている。
【０１０２】
このときのトランジスタ２００１のゲートソース間電圧は、トランジスタ２００１の電流
特性（移動度やしきい値電圧など）やサイズ（ゲート幅やゲート長）に依存せずにＩｄａ
ｔａを流すのに適切な大きさとなっている。したがって、トランジスタ２００１の電流特
性やサイズがばらついてもトランジスタ２００１は電流Ｉｄａｔａを流すことが出来るよ
うになる。その結果、そのトランジスタ２００１は電流源として動作させることができ、
さまざまな負荷（別のトランジスタや画素や信号線駆動回路など）に電流を供給すること
ができる。
【０１０３】
そして、トランジスタ２００１に電流Ｉｄａｔａが流れている場合、つまり、設定動作を
行っているときと、トランジスタ２００１から負荷に電流を供給しているときとで、Ｖｄ
ｓが変化しても、トランジスタ２００１に流れる電流値は変化しない。ただし、トランジ
スタを飽和領域で動作していても、キンク（アーリー）効果によって、電流値が変化して
しまう場合がある。その場合は、増幅回路２００４の第２入力端子の電位を制御すること
により、ノード２００８の電位つまりトランジスタ２００１の第２端子（このときドレイ
ン端子となる）の電位を制御することができるので、キンク（アーリー）効果の影響を低
減することができる。
【０１０４】
例えば、設定動作を行っているときと出力動作を行っているときとで、電流Ｉｄａｔａの
大きさに応じて、増幅回路２００４の第２入力端子の電位を適宜制御することによって、
Ｖｄｓを概ね等しくすることができる。
【０１０５】
また、負荷の電圧電流特性が劣化などにより変化した場合においても。増幅回路２００４
の第２入力端子に入力する電位を適宜制御することにより、設定動作を行うときのＶｄｓ
を、出力動作を行うときのＶｄｓに概ね等しくすることができる。よって、適切な電流を
供給することができる。これにより、負荷がＥＬ素子などの場合、ＥＬ素子の焼き付きを
防止することができる。
【０１０６】
なお、増幅回路２００４は出力インピーダンスが低い。よって、大きな電流を供給するこ
とができる。したがって、トランジスタ２００１のソース電位を素早く設定することがで
きる。つまり、電流Ｉｄａｔａの書き込み速度が速くなり、素早く書き込みを完了するこ
とができる。また、電流Ｉｄａｔａが小さくても、トランジスタのソース端子を素早く所
望の電位にすることができるので信号の書き込み不良も防止することができる。
【０１０７】
増幅回路２００４は、第１入力端子と第２入力端子との電位差を検知し、増幅して出力す
る機能を有している。図２０では、増幅回路２００４の第１入力端子とトランジスタ２０
０１の第２端子（このときドレイン端子となる）と、が接続され、増幅回路２００４の出
力端子とトランジスタ２００１の第１端子（このときソース端子となる）と、が接続され
ている。トランジスタ２００１のドレイン電位が変化すると増幅回路２００４の第１入力
端子の電位も変化するため、増幅回路２００４の出力電位も変化し、トランジスタ２００
１のソース電位も変化する。そして、トランジスタ２００１のソース電位が変化するとド
レイン電位も変化する。つまり、帰還回路が形成されている。そのため上記のような帰還
動作を経て、各端子の状態が安定するような電位が増幅回路２００４から出力されるよう
になる。
【０１０８】
つまり、図２０ではトランジスタ２００１のドレイン端子の電位が安定するような電位が
、増幅回路２００４からトランジスタ２００１のソース端子に出力される。このときのト
ランジスタ２００１のドレイン電位は配線２００７に供給する電位によって制御すること
ができる。したがって、配線２００７に供給する電位により、電流電圧変換素子２００３
にかかる電圧を制御することができ、つまりはトランジスタ２００１に流す電流Ｉｄａｔ
ａを制御することができる。
【０１０９】
以上のように、増幅回路２００４を有する帰還回路を用いることにより、トランジスタ２
００１に所望の電流を流すためのソース電位を設定することができる。そして、このとき
、増幅回路２００４を用いているため、トランジスタ２００１のソース電位の設定を素早
く完了することができ、短い時間で書き込みを終了することができる。そして、設定され
たトランジスタ２００１は、電流源回路として用いることができ、様々な負荷に電流を供
給することができる。
【０１１０】
なお、図２０ではトランジスタにＮチャネル型トランジスタを用いているが、本実施の形
態に示す半導体装置にはＰチャネル型トランジスタを適用することができる。その場合の
構成を図２４に示す。
【０１１１】
図２４に示す半導体装置は、トランジスタ２４０１と、容量素子２４０２と、電流電圧変
換素子２４０３と、増幅回路２４０４とを有している。なお、トランジスタ２４０１はＰ
チャネル型トランジスタである。
【０１１２】
なお、トランジスタ２４０１は、第１端子（ソース端子又はドレイン端子）が増幅回路２
４０４の出力端子と接続され、第２端子（ソース端子又はドレイン端子）が電流電圧変換
素子２４０３を介して配線２４０５と接続され、ゲート端子が配線２４０７と接続されて
いる。また、トランジスタ２４０１のゲート端子は増幅回路２４０４の第２入力端子と接
続されるとともに、容量素子２４０２を介して配線２４０６と接続されている。また、増
幅回路２４０４の第１入力端子は、トランジスタ２４０１の第２端子と電流電圧変換素子
２４０３との間の配線に接続されている。なお、配線２４０７には所定の電位が供給され
る。また、トランジスタ２４０１の第２端子と電流電圧変換素子２４０３との間の配線と
増幅回路２４０４の第１入力端子との交点をノード２４０８とする。なお、配線２４０５
には低電源電位Ｖｓｓが供給され、配線２４０６には高電源電位Ｖｄｄが供給され、配線
２４０７には所定の電位が供給されている。ここで、Ｖｓｓ＜Ｖｄｄである。
【０１１３】
なお、容量素子２４０２はトランジスタ２４０１のゲートソース間電圧を保持できればよ
い。よって、トランジスタ２４０１のソース端子となる第１端子に増幅回路２４０４の出
力を供給し続けるのであれば、容量素子２４０２は、トランジスタ２４０１のゲート電位
を保持できればよい。したがって、容量素子２４０２はトランジスタ２４０１のゲート電
位を保持することができればよいため、配線２４０６に供給する電位は限定されない。ま
た、トランジスタ２４０１のゲート容量で代用することができるときには容量素子２４０
２は設けなくともよい。
【０１１４】
次に、動作について簡単に説明する。増幅回路２４０４の第１入力端子において電流電圧
変換素子２４０３の電圧を検出する。つまり、ノード２４０８の電位が増幅回路２４０４
の第１入力端子に入力される。そして、増幅回路２４０４は、第１入力端子に入力される
電位と第２入力端子に入力される電位との電位差が所定の電位差となるように出力端子か
ら電位を出力する。つまり、増幅回路２４０４は、ノード２４０８の電位と配線２４０７
に供給される電位との電位差が所定の電位差となるようにトランジスタ２４０１のソース
電位を制御する。
【０１１５】
こうして、トランジスタ２４０１は、ノード２４０８の電位を所望の電位にするためのソ
ース電位を取得することができる。そして、ノード２４０８を所望の電位にすることによ
り、電流電圧変換素子２４０３にかかる電圧を所望の電圧にすることができる。このとき
、電流電圧変換素子２４０３にかかるこの所望の電圧に対する電流Ｉｄａｔａが電流電圧
変換素子２４０３に流れる。そして、この電流Ｉｄａｔａはトランジスタ２４０１にも流
れる。そして、トランジスタ２４０１は、Ｉｄａｔａを流すのに必要なゲートソース間電
圧となっている。
【０１１６】
このときのトランジスタ２４０１のゲートソース間電圧は、トランジスタ２４０１の電流
特性（移動度やしきい値電圧など）やサイズ（ゲート幅やゲート長）に依存せずにＩｄａ
ｔａを流すのに適切な大きさとなっている。したがって、トランジスタ２４０１の電流特
性やサイズがばらついてもトランジスタ２４０１は電流Ｉｄａｔａを流すことが出来るよ
うになる。その結果、そのトランジスタ２４０１は電流源として動作させることができ、
さまざまな負荷（別のトランジスタや画素や信号線駆動回路など）に電流を供給すること
ができる。
【０１１７】
そして、トランジスタ２４０１に電流Ｉｄａｔａが流れている場合、つまり、設定動作を
行っているときと、トランジスタ２４０１から負荷に電流を供給しているときとで、Ｖｄ
ｓが変化しても、トランジスタ２４０１に流れる電流値は変化しない。ただし、トランジ
スタを飽和領域で動作していても、キンク（アーリー）効果によって、電流値が変化して
しまう場合がある。その場合は、増幅回路２４０４の第２入力端子の電位を制御すること
により、ノード２４０８の電位つまりトランジスタ２４０１の第２端子（このときドレイ
ン端子となる）の電位を制御することができるので、キンク（アーリー）効果の影響を低
減することができる。
【０１１８】
例えば、設定動作を行っているときと出力動作を行っているときとで、電流Ｉｄａｔａの
大きさに応じて、増幅回路２４０４の第２入力端子の電位を適宜制御することによって、
Ｖｄｓを概ね等しくすることができる。
【０１１９】
また、負荷の電圧電流特性が劣化などにより変化した場合においても。増幅回路２４０４
の第２入力端子に入力する電位を適宜制御することにより、設定動作を行うときのＶｄｓ
を、出力動作を行うときのＶｄｓに概ね等しくすることができる。よって、適切な電流を
供給することができる。これにより、負荷がＥＬ素子などの場合、ＥＬ素子の焼き付きを
防止することができる。
【０１２０】
なお、増幅回路２４０４は出力インピーダンスが低い。よって、大きな電流を供給するこ
とができる。したがって、トランジスタ２４０１のソース電位を素早く設定することがで
きる。つまり、電流Ｉｄａｔａの書き込み速度が速くなり、素早く書き込みを完了するこ
とができる。また、電流Ｉｄａｔａが小さくてもトランジスタのソース端子を素早く所望
の電位にすることができるので信号の書き込み不良を防止することができる。
【０１２１】
増幅回路２４０４は、第１入力端子と第２入力端子との電位差を検知し、増幅して出力す
る機能を有している。図２４では、増幅回路２４０４の第２入力端子とトランジスタ２４
０１の第２端子（このときドレイン端子となる）と、が接続され、増幅回路２４０４の出
力端子とトランジスタ２４０１の第１端子（このときソース端子となる）と、が接続され
ている。トランジスタ２４０１のドレイン電位が変化すると増幅回路２４０４の第１入力
端子の電位も変化するため、増幅回路２４０４の出力電位も変化し、トランジスタ２４０
１のソース電位も変化する。そして、トランジスタ２４０１のソース電位が変化するとド
レイン電位も変化する。つまり、帰還回路が形成されている。そのため上記のような帰還
動作を経て、各端子の状態が安定するような電位が増幅回路２４０４から出力されるよう
になる。
【０１２２】
つまり、図２４ではトランジスタ２４０１のドレイン端子の電位が安定するような電位が
、増幅回路２４０４からトランジスタ２４０１のソース端子に出力される。このときのト
ランジスタ２４０１のドレイン電位は配線２４０７に供給する電位によって制御すること
ができる。したがって、配線２４０７に供給する電位により、電流電圧変換素子２４０３
にかかる電圧を制御することができ、つまりはトランジスタ２４０１に流す電流Ｉｄａｔ
ａを制御することができる。
【０１２３】
以上のように、増幅回路２４０４を有する帰還回路を用いることにより、トランジスタ２
４０１に所望の電流を流すためのソース電位を設定することができる。そして、このとき
、増幅回路２４０４を用いているため、トランジスタ２４０１のソース電位の設定を素早
く完了することができ、短い時間で書き込みを終了することができる。そして、設定され
たトランジスタ２４０１は、電流源回路として用いることができ、様々な負荷に電流を供
給することができる。
【０１２４】
（実施の形態３）
本実施の形態においては、実施の形態１乃至実施の形態２で示した半導体装置の増幅回路
に適用可能な構成を説明する。増幅回路としてはオペアンプや差動増幅回路を適用するこ
とができる。また、オペアンプとしては、電圧帰還型オペアンプでもよいし、電流帰還型
オペアンプでもよいし、位相補償回路のような様々な補正回路を付加したオペアンプでも
よい。なお、本実施の形態に示した増幅回路は後述する他の実施の形態においても用いる
ことができる。
【０１２５】
なお、オペアンプは、通常、非反転入力端子の電位と反転入力端子の電位とは、等しくな
るように動作するが、特性バラツキなどにより、非反転入力端子の電位と反転入力端子の
電位とは等しくならない場合がある。つまり、オフセット電圧が生じる場合がある。その
場合は、通常のオペアンプと同様に、非反転入力端子の電位と反転入力端子の電位が等し
くなるように調節して動作させてもよい。しかし、本実施の形態の場合、トランジスタが
飽和領域で動作するように制御すればよい。したがって、トランジスタが飽和領域で動作
する範囲内であれば、オペアンプにオフセット電圧が生じても良いし、オフセット電圧が
ばらついても半導体装置の動作に影響は与えない。そのため、電流特性のバラツキが大き
いようなトランジスタを用いてオペアンプを構成しても、正常に半導体装置が動作するこ
とになる。
【０１２６】
まず、実施の形態１で示した半導体装置の増幅回路に適用可能な構成について説明する。
図１の半導体装置の増幅回路１０４にオペアンプを適用した場合について図２に示す。つ
まり、図１の増幅回路１０４としてオペアンプ２０１を用いている。そして、オペアンプ
２０１は非反転入力端子と反転入力端子と出力端子とを有し、非反転入力端子が増幅回路
１０４の第１入力端子に相当し、反転入力端子が増幅回路１０４の第２入力端子に相当し
、出力端子が増幅回路１０４の出力端子に相当する。
【０１２７】
オペアンプ２０１は、反転入力端子と非反転入力端子との電位差を増幅して出力端子から
電圧を出力する。つまり、ノード１０９の電位すなわちオペアンプ２０１の非反転入力端
子の電位が、配線１０８に供給される電位すなわち反転入力端子の電位よりも高いと、オ
ペアンプ２０１の出力電圧は正の電圧となる。そして、オペアンプ２０１からの出力によ
り、トランジスタ１０１のゲート電位が高くなり、トランジスタ１０１に流れる電流が大
きくなると、ノード１０９の電位が下がる。そして、オペアンプ２０１の非反転入力端子
の電位も下がる。よって、オペアンプ２０１の非反転入力端子と反転入力端子との電位差
が小さくなる。すると、オペアンプ２０１の出力電圧の絶対値も小さくなる。
【０１２８】
つまり、ノード１０９の電位すなわちオペアンプ２０１の非反転入力端子の電位が、配線
１０８に供給される電位すなわち反転入力端子の電位よりも低いと、オペアンプ２０１の
出力電圧は負の電圧となる。そして、オペアンプ２０１からの出力により、トランジスタ
１０１のゲート電位が低くなり、トランジスタ１０１に流れる電流が小さくなると、ノー
ド１０９の電位が上がる。そして、オペアンプ２０１の非反転入力端子の電位も上がる。
よって、オペアンプ２０１の非反転入力端子と反転入力端子との電位差が小さくなる。す
ると、オペアンプ２０１の出力電圧の絶対値も小さくなる。
【０１２９】
こうして、オペアンプ２０１の第１入力端子と第２入力端子とがある電位差となり、ノー
ド１０９の電位が落ち着く。なお、ある電位差とは、電位差が０Ｖである場合も含むもの
とする。つまり、オペアンプ２０１の非反転入力端子と反転入力端子との電位差がほぼ０
Ｖとなるような、いわゆる仮想短絡の状態も含むものとする。本構成においては、負帰還
となるようにオペアンプ２０１が接続されている。
【０１３０】
次に、図１２の半導体装置の増幅回路１２０４にオペアンプを適用した場合について図１
３に示す。つまり、図１２の増幅回路１２０４としてオペアンプ１３０１を用いている。
そして、オペアンプ１３０１は非反転入力端子と反転入力端子と出力端子とを有し、非反
転入力端子が増幅回路１２０４の第１入力端子に相当し、反転入力端子が増幅回路１２０
４の第２入力端子に相当し、出力端子が増幅回路１２０４の出力端子に相当する。
【０１３１】
オペアンプ１３０１は、反転入力端子と非反転入力端子との電位差を増幅して出力端子か
ら電圧を出力する。つまり、ノード１２０９の電位すなわちオペアンプ１３０１の非反転
入力端子の電位が、配線１２０８に供給される電位すなわち反転入力端子の電位よりも高
ければ、オペアンプ１３０１の出力電圧は正の電圧となる。そして、オペアンプ１３０１
からの出力により、トランジスタ１２０１のゲート電位が高くなり、トランジスタ１２０
１に流れる電流が小さくなると、ノード１２０９の電位が低くなる。そして、オペアンプ
１３０１の非反転入力端子の電位も低くなる。よって、オペアンプ１３０１の非反転入力
端子と反転入力端子との電位差が小さくなる。すると、オペアンプ１３０１の出力電圧も
小さくなる。こうして、オペアンプ１３０１の第１入力端子と第２入力端子とがある電位
差になるようにノード１２０９の電位が落ち着く。本構成においては、負帰還となるよう
にオペアンプ１３０１が接続されている。
【０１３２】
次に、図１の半導体装置の増幅回路１０４に差動増幅回路を適用した場合について図１１
に示す。つまり、図１の増幅回路１０４として差動増幅回路１１０１を用いている。差動
増幅回路１１０１は、第１のトランジスタ１１０２、第２のトランジスタ１１０３、第３
のトランジスタ１１０４及び第４のトランジスタ１１０５を有している。
【０１３３】
第１のトランジスタ１１０２は、第１端子（ソース端子またはドレイン端子の一方）が配
線１１０７に接続され、第２端子（ソース端子またはドレイン端子の他方）が第３のトラ
ンジスタ１１０４の第２端子（ソースまたはドレイン端子の一方）に接続され、ゲート端
子はノード１０９にてトランジスタ１０１の第２端子と接続されている。
【０１３４】
また、第２のトランジスタ１１０３は、第１端子（ソース端子またはドレイン端子の一方
）が配線１１０７に接続され、第２端子（ソース端子またはドレイン端子の他方）が第４
のトランジスタ１１０５の第２端子（ソース端子またはドレイン端子の一方）に接続され
、ゲート端子が配線１０８に接続されている。
【０１３５】
また、第３のトランジスタ１１０４は、ゲート端子が第２端子と接続されると共に第４の
トランジスタ１１０５のゲート端子に接続され、第１端子（ソース端子またはドレイン端
子の他方）が配線１１０６に接続されている。
【０１３６】
また、第４のトランジスタ１１０５の第１端子（ソース端子またはドレイン端子の他方）
が配線１１０６に接続されている。また、第２のトランジスタ１１０３の第２端子と第４
のトランジスタ１１０５の第２端子とが接続されるノード１１０８はトランジスタ１０１
のゲート端子と接続されている。
【０１３７】
なお、配線１１０６には高電源電位Ｖｄｄが供給され、配線１１０７には低電源電位Ｖｓ
ｓが供給されている。また、第１のトランジスタ１１０２のゲート端子は増幅回路１０４
の第１入力端子に相当し、第２のトランジスタ１１０３のゲート端子は増幅回路１０４の
第２入力端子に相当する。また、ノード１１０８が増幅回路１０４の出力端子に相当する
。
【０１３８】
ここで、差動増幅回路１１０１の動作について簡単に説明する。第３のトランジスタ１１
０４は第２端子とゲート端子が接続されている。つまり、第３のトランジスタ１１０４の
第２端子はドレイン端子となるので、第３のトランジスタ１１０４はドレイン端子とゲー
ト端子が接続されていることになり、飽和領域で動作する。また、ノード１０９の電位に
より、第１のトランジスタ１１０２のゲートソース間電圧が決まり、その値により、ノー
ド１１０９の電位が決定される。そして、ノード１１０９の電位は第４のトランジスタ１
１０５のゲート端子にも入力される。こうして第４のトランジスタ１１０５のゲートソー
ス間電圧が決まる。また、配線１０８に供給される電位により、第２のトランジスタ１１
０３のゲートソース間電圧が決まる。そして、第４のトランジスタ１１０５のゲートソー
ス間電圧と、第２のトランジスタ１１０３のゲートソース間電圧との値によって、ノード
１１０８の電位が決定される。
【０１３９】
ここで、第１のトランジスタ１１０２と第２のトランジスタ１１０３との特性が等しく、
第３のトランジスタ１１０４と第４のトランジスタ１１０５との特性が等しい場合につい
て説明する。この場合、ノード１０９の電位と配線１０８に供給される電位が等しいとき
にはノード１１０９の電位とノード１１０８の電位は等しくなり、ノード１０９の電位が
配線１０８に供給される電位より高くなると、ノード１１０９の電位は配線１１０７の電
位に近づく。すると第４のトランジスタ１１０５のゲートソース間電圧が大きくなり、ノ
ード１１０８の電位は配線１１０６の電位に近づく。よって、差動増幅回路１１０１の出
力端子から出力される電位が高くなる。
【０１４０】
すると、トランジスタ１０１のゲート電位が高くなるため、トランジスタ１０１のゲート
ソース間電圧が大きくなる。つまり、トランジスタ１０１に流れる電流が大きくなる。し
たがって、電流電圧変換素子１０３に流れる電流も大きくなるため、電流電圧変換素子１
０３での電圧降下が大きくなり、ノード１０９の電位は低くなる。
【０１４１】
ノード１０９の電位が配線１０８に供給される電位より低くなると、ノード１１０９の電
位は配線１１０６の電位に近づく。すると第４のトランジスタ１１０５のゲートソース間
電圧が小さくなり、ノード１１０８の電位は配線１１０７の電位に近づく。よって、差動
増幅回路１１０１の出力端子から出力される電位が低くなる。
【０１４２】
すると、トランジスタ１０１のゲート電位が低くなるため、トランジスタ１０１のゲート
ソース間電圧が小さくなる。つまり、トランジスタ１０１に流れる電流が小さくなる。し
たがって、電流電圧変換素子１０３に流れる電流も小さくなるため、電流電圧変換素子１
０３での電圧降下は小さくなり、ノード１０９の電位は高くなる。
【０１４３】
このように、本構成の半導体装置は、ノード１０９の電位が配線１０８に供給される電位
より高くなると、ノード１０９の電位が低くなるように動作し、ノード１０９の電位が配
線１０８に供給される電位より低くなると、ノード１０９の電位が高くなるように動作す
る。そして、ノード１０９の電位が配線１０８の電位と等しくなるように差動増幅回路１
１０１は動作する。なお、第１のトランジスタ１１０２と第２のトランジスタ１１０３と
の特性が異なる場合には、所定の電位差となるように動作する。つまり、本実施の形態に
示す半導体装置は負帰還となっている。
【０１４４】
続いて、実施の形態２で示した半導体装置の増幅回路にオペアンプを適用した場合につい
て説明する。
【０１４５】
図２０の半導体装置の増幅回路２００４にオペアンプを適用した場合について図２１に示
す。つまり、図２０の増幅回路２００４としてオペアンプ２１０１を用いている。そして
、オペアンプ２１０１は非反転入力端子と反転入力端子と出力端子を有し、非反転入力端
子が増幅回路２００４の第２入力端子に相当し、反転入力端子が増幅回路２００４の第１
入力端子に相当し、出力端子が増幅回路２００４の出力端子に相当する。
【０１４６】
なお、本構成の半導体装置は、ノード２００８の電位が配線２００７に供給される電位よ
り高くなると、ノード２００８の電位が低くなるように動作し、ノード２００８の電位が
配線２００７に供給される電位より低くなると、ノード２００８の電位が高くなるように
動作する。つまり、本実施の形態に示す半導体装置は負帰還となっている。
【０１４７】
次に、図２４の半導体装置の増幅回路２４０４にオペアンプを適用した場合について図２
５に示す。つまり、図２４の増幅回路２４０４としてオペアンプ２５０１を用いている。
そして、オペアンプ２５０１は非反転入力端子と反転入力端子と出力端子を有し、非反転
入力端子が増幅回路２４０４の第２入力端子に相当し、反転入力端子が増幅回路２４０４
の第１入力端子に相当し、出力端子が増幅回路２４０４の出力端子に相当する。
【０１４８】
なお、本構成の半導体装置は、ノード２４０８の電位が配線２４０７に供給される電位よ
り高くなると、ノード２４０８の電位が低くなるように動作し、ノード２４０８の電位が
配線２４０７に供給される電位より低くなると、ノード２４０８の電位が高くなるように
動作する。つまり、本実施の形態に示す半導体装置は負帰還となっている。
【０１４９】
（実施の形態４）
本実施の形態においては、実施の形態１乃至実施の形態３で示した半導体装置において、
ゲートソース間電圧を設定したトランジスタを電流源として用いて、負荷に電流を供給す
る場合の半導体装置の構成を示す。
【０１５０】
まず、実施の形態１の図１に示した半導体装置の基本原理を用いる場合において、ゲート
ソース間電圧を設定したトランジスタを電流源として用いて負荷に電流を供給する半導体
装置の構成を図５に示す。なお、図５の構成において図１と共通するところは共通の符号
を用いている。
【０１５１】
図５の半導体装置は、ゲートソース間電圧を設定したトランジスタ１０１を電流源として
負荷５０１に電流を供給することができる。負荷５０１はトランジスタ１０１の第２端子
と配線５０５の間に接続されている。また、負荷５０１とトランジスタ１０１の第２端子
との間にはスイッチ５０２が接続されている。また、トランジスタ１０１の第２端子とノ
ード１０９の間にはスイッチ５０３が接続されている。また、増幅回路１０４の出力端子
とトランジスタ１０１のゲート端子との間にはスイッチ５０４が接続されている。なお、
配線５０５には高電源電位Ｖｄｄ２が供給されている。高電源電位Ｖｄｄ２はＶｄｄ２＜
Ｖｓｓであり、配線１０７に供給されている高電源電位Ｖｄｄと等しくてもよいし異なっ
ていてもよい。よって、配線５０５は配線１０７と同じ配線であってもよい。
【０１５２】
続いて、本構成の半導体装置の動作を図６（Ａ）、（Ｂ）を用いて説明する。
【０１５３】
図６（Ａ）は本構成の半導体装置の設定動作を示している。スイッチ５０３及びスイッチ
５０４をオンにし、スイッチ５０２はオフにする。すると、電流電圧変換素子１０３に電
流が流れる。そして、ノード１０９の電位が増幅回路１０４の第１入力端子に入力され、
増幅回路１０４は第１入力端子と第２入力端子の電位差が所定の電位差になるようにトラ
ンジスタ１０１のゲート端子の電位を設定する。こうして、トランジスタ１０１のゲート
ソース間電圧が設定される。つまり、信号電流の書き込みが完了したことになる。次に、
スイッチ５０４及びスイッチ５０３をオフにする。スイッチ５０４をオフにすると、トラ
ンジスタ１０１のゲートソース間電圧を容量素子１０２で保持することができる。よって
、トランジスタ１０１は電流源として用いることができるようになる。
【０１５４】
また、図６（Ｂ）は本構成の半導体装置の出力動作を示している。スイッチ５０３及びス
イッチ５０４をオフにし、スイッチ５０２をオンにする。すると、トランジスタ１０１で
設定された電流を負荷５０１に流すことができる。
【０１５５】
なお、図６６に示すように、図５のスイッチ５０２にトランジスタ６６０１を適用し、ト
ランジスタ６６０１のゲート端子とトランジスタ１０１のゲート端子とを接続してもよい
。これにより、出力動作時にトランジスタ１０１とトランジスタ６６０１はマルチゲート
トランジスタとして機能する。よって、設定動作時に設定する電流より、出力動作時に負
荷に５０１に流す電流を小さくすることができる。つまり、設定動作時には大きな電流に
よりトランジスタのゲートソース間電圧を設定することができる。
【０１５６】
次に、実施の形態１の図１２に示した半導体装置において、ゲートソース間電圧を設定し
たトランジスタを電流源として用いて負荷に電流を供給する場合の構成を図１４に示す。
なお、図１４の構成において図１２と共通するところは共通の符号を用いている。
【０１５７】
図１４の半導体装置は、ゲートソース間電圧を設定したトランジスタ１２０１を電流源と
して負荷１４０１に電流を供給することができる。負荷１４０１はトランジスタ１２０１
の第２端子と配線１４０５の間に接続されている。また、負荷１４０１とトランジスタ１
２０１の第２端子との間にはスイッチ１４０２が接続されている。また、トランジスタ１
２０１の第２端子とノード１２０９の間にはスイッチ１４０３が接続されている。また、
増幅回路１２０４の出力端子とトランジスタ１２０１のゲート端子との間にはスイッチ１
４０４が接続されている。なお、配線１４０５には低電源電位Ｖｓｓ２が供給されている
。低電源電位Ｖｓｓ２はＶｓｓ２＜Ｖｄｄであり、配線１２０７に供給されている低電源
電位Ｖｓｓと等しくてもよいし異なっていてもよい。よって、配線１４０５は配線１２０
７と同じ配線であってもよい。
【０１５８】
続いて、本構成の半導体装置の動作を図１５（Ａ）、（Ｂ）を用いて説明する。
【０１５９】
図１５（Ａ）は本構成の半導体装置の設定動作を示している。スイッチ１４０３及びスイ
ッチ１４０４をオンにし、スイッチ１４０２はオフにする。すると、電流電圧変換素子１
２０３に電流が流れる。そして、ノード１２０９の電位が増幅回路１２０４の第１入力端
子に入力され、増幅回路１２０４は第１入力端子と第２入力端子の電位差が所定の電位差
になるようにトランジスタ１２０１のゲート端子の電位を設定する。こうして、トランジ
スタ１２０１のゲートソース間電圧が設定される。つまり、信号電流の書き込みが完了し
たことになる。次に、スイッチ１４０４及びスイッチ１４０３をオフにする。スイッチ１
４０４をオフにすると、トランジスタ１２０１のゲートソース間電圧を容量素子１２０２
で保持することができる。よって、トランジスタ１２０１は電流源として用いることがで
きるようになる。
【０１６０】
また、図１５（Ｂ）は本構成の半導体装置の出力動作を示している。スイッチ１４０３及
びスイッチ１４０４をオフにし、スイッチ１４０２をオンにする。すると、トランジスタ
１２０１で設定された電流を負荷１４０１に流すことができる。
【０１６１】
次に、実施の形態２の図２０に示した半導体装置において、ゲートソース間電圧を設定し
たトランジスタを電流源として用いて負荷に電流を供給する場合の構成を図２２に示す。
なお、図２２の構成において図２０と共通するところは共通の符号を用いている。
【０１６２】
図２２の半導体装置は、ゲートソース間電圧を設定したトランジスタ２００１を電流源と
して負荷２２０１に電流を供給することができる。負荷２２０１はトランジスタ２００１
の第２端子と配線２２０７の間に接続されている。また、負荷２２０１とトランジスタ２
００１の第２端子との間にはスイッチ２２０２が接続されている。また、トランジスタ２
００１の第２端子とノード２００８の間にはスイッチ２２０５が接続されている。また、
増幅回路２００４の出力端子とトランジスタ２００１の第１端子との間にはスイッチ２２
０４が接続されている。また、増幅回路２００４の第２入力端子とトランジスタ２００１
のゲート端子との間にはスイッチ２２０３が接続されている。また、トランジスタ２００
１の第１端子はスイッチ２２０６を介して配線２２０８と接続されている。なお、配線２
２０７には高電源電位Ｖｄｄ２が供給されている。高電源電位Ｖｄｄ２はＶｄｄ２＞Ｖｓ
ｓであり、配線２００５に供給されている高電源電位Ｖｄｄと等しくてもよいし異なって
いてもよい。よって、配線２２０７は配線２００５と同じ配線であってもよい。
【０１６３】
続いて、本構成の半導体装置の動作を図２３（Ａ）、（Ｂ）を用いて説明する。
【０１６４】
図２３（Ａ）は本構成の半導体装置の設定動作を示している。スイッチ２２０３、スイッ
チ２２０４及びスイッチ２２０５をオンにし、スイッチ２２０２及びスイッチ２２０６は
オフにする。すると、電流電圧変換素子２００３に電流が流れる。そして、ノード２００
８の電位が増幅回路２００４の第１入力端子に入力され、増幅回路２００４は第１入力端
子と第２入力端子の電位差が所定の電位差になるようにトランジスタ２００１のソース端
子の電位を設定する。こうして、トランジスタ２００１のゲートソース間電圧が設定され
る。つまり、信号電流の書き込みが完了したことになる。次に、図２３（Ｂ）は本構成の
半導体装置の出力動作を示している。スイッチ２２０３、スイッチ２２０４及びスイッチ
２２０５をオフにする。スイッチ２２０３をオフにすると、トランジスタ２００１のゲー
ト電位を容量素子２００２で保持することができる。よって、トランジスタ２００１は電
流源として用いることができるようになる。そして、スイッチ２２０２及びスイッチ２２
０６をオンにすると、トランジスタ２００１で設定された電流を負荷２２０１に流すこと
ができる。
【０１６５】
なお、配線２００６がトランジスタ２００１のソース端子に接続されておらず、配線２０
０６にはある電位が供給されている場合、設定動作（図２３（Ａ））と出力動作（図２３
（Ｂ））とでトランジスタ２００１のソース電位が変わってしまう場合がある。その場合
、トランジスタ２００１のゲートソース間電圧も変わってしまう場合がある。トランジス
タ２００１のゲートソース間電圧が変わってしまうと、トランジスタ２００１に流れる電
流値も変わってしまう。そこで、設定動作と出力動作とで、トランジスタ２００１のゲー
トソース間電圧が変わらないようにする必要がある。それを実現するためには、例えば、
配線２００６をトランジスタ２００１のソース端子に接続しておけばよい。そのようにす
ると、例えトランジスタ２００１のソース電位が変わってしまっても、それに合わせてゲ
ート電位も変わるため、結果としてゲートソース間電圧が変わらないようにすることがで
きる。
【０１６６】
あるいは、配線２２０８の電位を、設定動作のときの増幅回路２００４の出力電位と等し
くなるように制御してもよい。例えば、配線２２０８にボルテージフォロワ回路などを接
続し、配線２２０８の電位を制御してもよい。
【０１６７】
または、図２８に示すように出力動作のときも増幅回路２００４から電流を供給してもよ
い。
【０１６８】
なお、図６７に示すように、図２２のスイッチ２２０２にトランジスタ６７０１を適用し
、トランジスタ６７０１のゲート端子とトランジスタ２００１のゲート端子とを接続して
もよい。これにより、出力動作時にトランジスタ２００１とトランジスタ６７０１はマル
チゲートトランジスタとして機能する。よって、設定動作時に設定する電流より、出力動
作時に負荷２２０１に流す電流を小さくすることができる。つまり、設定動作時には大き
な電流によりトランジスタのゲートソース間電圧を設定することができる。
【０１６９】
次に、実施の形態２の図２４に示した半導体装置において、ゲートソース間電圧を設定し
たトランジスタを電流源として用いて負荷に電流を供給する場合の構成を図２６に示す。
なお、図２６の構成において図２４と共通するところは共通の符号を用いている。
【０１７０】
図２６の半導体装置は、ゲートソース間電圧を設定したトランジスタ２４０１を電流源と
して負荷２６０１に電流を供給することができる。負荷２６０１はトランジスタ２４０１
の第２端子と配線２６０７の間に接続されている。また、負荷２６０１とトランジスタ２
４０１の第２端子との間にはスイッチ２６０２が接続されている。また、トランジスタ２
４０１の第２端子とノード２４０８の間にはスイッチ２６０５が接続されている。また、
増幅回路２４０４の出力端子とトランジスタ２４０１の第１端子との間にはスイッチ２６
０４が接続されている。また、増幅回路２４０４の第１入力端子とトランジスタ２４０１
のゲート端子の間にはスイッチ２６０３が接続されている。また、トランジスタ２４０１
の第１端子はスイッチ２６０６を介して配線２６０８と接続されている。なお、配線２６
０７には低電源電位Ｖｓｓ２が供給されている。低電源電位Ｖｓｓ２はＶｓｓ２＜Ｖｄｄ
であり、配線２４０５に供給されている低電源電位Ｖｓｓと等しくてもよいし異なってい
てもよい。よって、配線２６０７は配線２４０５と同じ配線であってもよい。なお、本実
施の形態において配線２４０６はトランジスタ２４０１の第１端子（ここではソース端子
となる）に接続する。
【０１７１】
続いて、本構成の半導体装置の動作を図２７（Ａ）、（Ｂ）を用いて説明する。
【０１７２】
図２７（Ａ）は本構成の半導体装置の設定動作を示している。スイッチ２６０５、スイッ
チ２６０３及びスイッチ２６０４をオンにし、スイッチ２６０２及びスイッチ２６０６は
オフにする。すると、電流電圧変換素子２４０３に電流が流れる。そして、ノード２４０
８の電位が増幅回路２４０４の第１入力端子に入力され、増幅回路２４０４は第１入力端
子と第２入力端子の電位差が所定の電位差になるようにトランジスタ２４０１のソース端
子の電位を設定する。こうして、トランジスタ２４０１のゲートソース間電圧が設定され
る。つまり、信号電流の書き込みが完了したことになる。次に、スイッチ２６０３、スイ
ッチ２６０４及びスイッチ２６０５をオフにする。スイッチ２６０３及びスイッチ２６０
４をオフにすると、トランジスタ２４０１のゲートソース間電圧を容量素子２４０２で保
持することができる。よって、トランジスタ２４０１は電流源として用いることができる
ようになる。
【０１７３】
また、図２７（Ｂ）は本構成の半導体装置の出力動作を示している。スイッチ２６０５、
スイッチ２６０４及びスイッチ２６０３をオフにし、スイッチ２６０２及びスイッチ２６
０６をオンにする。すると、トランジスタ２４０１で設定された電流を負荷２６０１に流
すことができる。
【０１７４】
（実施の形態５）
本実施の形態においては、設定動作時にトランジスタに設定された電流を出力動作時に増
幅又は減衰して出力することが可能な半導体装置について説明する。つまり、本発明の半
導体装置にカレントミラー回路を適用するか、設定動作時と出力動作時とで電流源となる
トランジスタのゲート長を変える構成とする。
【０１７５】
まず、実施の形態４の図５に示した半導体装置の基本原理を用いた構成にカレントミラー
回路を適用した構成について図５９に示す。なお、図５と共通する構成については共通の
符号を用いてその説明を省略する。
【０１７６】
図５９ではトランジスタ１０１のゲート端子に接続されるトランジスタ５９０１を有する
。そして、トランジスタ５９０１は、第１端子（ソース端子又はドレイン端子の一方）が
配線５９０２に接続され、第２端子（ソース端子又はドレイン端子の他方）が負荷５９０
３を介して配線５９０４に接続されている。なお、配線５９０２は配線１０５と概略等し
い電位とするとよい。そうすれば、トランジスタ１０１とトランジスタ５９０１のゲート
ソース間電圧を概略等しくすることができるので、トランジスタ５９０１に流れる電流を
設定し易くなる。
【０１７７】
続いて、図５９の半導体装置の動作について説明する。
【０１７８】
設定動作時にはスイッチ５０３及びスイッチ５０４をオンにする。すると、電流電圧変換
素子１０３に電流が流れる。そして、増幅回路１０４はノード１０９の電位と配線１０８
の電位とが所定の電位差となるようにトランジスタ１０１のゲート電位を制御する。こう
して、トランジスタ１０１に流れる電流Ｉｄａｔａを設定することができる。
【０１７９】
このとき、トランジスタ５９０１のゲート端子もトランジスタ１０１のゲート端子と概略
等しい電位となっている。よって、配線１０５と配線５９０２の電位が概略等しければ、
トランジスタ１０１とトランジスタ５９０１のゲートソース間電圧は概ね等しくなってい
る。よって、トランジスタ１０１のチャネル長をＬ１、チャネル幅をＷ１、トランジスタ
５９０１のチャネル長をＬ２、チャネル幅をＷ２とすると、（Ｗ１／Ｌ１）＝（Ｗ２／Ｌ
２）となるようにトランジスタ１０１及びトランジスタ５９０１を設計すればトランジス
タ５９０１にも電流Ｉｄａｔａが流れるようになっている。
【０１８０】
そして、出力動作時には、スイッチ５０３及びスイッチ５０４をオフにする。すると、容
量素子１０２でトランジスタ１０１及びトランジスタ５９０１のゲート電位が保持される
。つまり、容量素子１０２によって、トランジスタ１０１及びトランジスタ５９０１のゲ
ートソース間電圧が保持される。したがって、出力動作時には、トランジスタ５９０１に
よって設定される電流を負荷５９０３に流すことができる。
【０１８１】
また、（Ｗ１／Ｌ１）＞（Ｗ２／Ｌ２）となるようにトランジスタ１０１及びトランジス
タ５９０１を設計すれば、設定動作時にトランジスタ１０１に流れる電流より、出力動作
時にトランジスタ５９０１に流れる電流を小さくすることができる。つまり、出力動作時
に負荷に流したい電流より大きな電流によってトランジスタ５９０１の電流の設定ができ
る。よって、すばやく設定動作を完了することができる。
【０１８２】
逆に、（Ｗ１／Ｌ１）＜（Ｗ２／Ｌ２）となるようにトランジスタ１０１及びトランジス
タ５９０１を設計してもよい。この場合には、設定動作時にトランジスタ１０１に流れる
電流より大きな電流を出力動作時に負荷５９０３に流すことができる。
【０１８３】
次に、実施の形態４の図２２に示した半導体装置の基本原理を用いた構成にカレントミラ
ー回路を適用した構成について図６０に示す。なお、図２２と共通する構成については共
通の符号を用いてその説明を省略する。
図６０ではトランジスタ２００１のゲート端子に接続されるトランジスタ６００１を有す
る。そして、トランジスタ６００１は、第１端子（ソース端子又はドレイン端子の一方）
が配線２００６と接続され、第２端子（ソース端子又はドレイン端子の他方）が負荷６０
０２を介して配線６００３に接続されている。
【０１８４】
続いて、図６０の半導体装置の動作について説明する。
【０１８５】
設定動作時にはスイッチ２２０３、スイッチ２２０４及びスイッチ２２０５をオンにし、
スイッチ２２０６はオフにする。すると、電流電圧変換素子２００３に電流が流れる。そ
して、増幅回路２００４はノード２００８の電位と配線２００７の電位とが所定の電位差
となるようにトランジスタ２００１のソース電位を制御する。こうして、トランジスタ２
００１に流れる電流Ｉｄａｔａを設定することができる。
【０１８６】
このとき、トランジスタ２００１とトランジスタ６００１のゲートソース間電圧は概ね等
しくなっている。よって、トランジスタ２００１のチャネル長をＬ１、チャネル幅をＷ１
、トランジスタ６００１のチャネル長をＬ２、チャネル幅をＷ２とすると、（Ｗ１／Ｌ１
）＝（Ｗ２／Ｌ２）となるようにトランジスタ２００１及びトランジスタ６００１を設計
すればトランジスタ６００１にも電流Ｉｄａｔａが流れるようになっている。
【０１８７】
そして、出力動作時には、スイッチ２２０３、スイッチ２２０４及びスイッチ２２０５を
オフにし、スイッチ２２０６をオンにする。すると、容量素子２００２でトランジスタ２
００１及びトランジスタ６００１のゲートソース間電圧が保持される。よって、出力動作
時には、トランジスタ６００１によって設定される電流を負荷６００２に流すことができ
る。
【０１８８】
また、（Ｗ１／Ｌ１）＞（Ｗ２／Ｌ２）となるようにトランジスタ２００１及びトランジ
スタ６００１を設計すれば、設定動作時にトランジスタ２００１に流れる電流より、出力
動作時にトランジスタ６００１に流れる電流を小さくすることができる。つまり、出力動
作時に負荷に流したい電流より大きな電流によってトランジスタ６００１の電流の設定が
できる。よって、すばやく設定動作を完了することができる。
【０１８９】
逆に、（Ｗ１／Ｌ１）＜（Ｗ２／Ｌ２）となるようにトランジスタ２００１及びトランジ
スタ６００１を設計してもよい。この場合には、設定動作時にトランジスタ２００１に流
れる電流より大きな電流を出力動作時に負荷６００２に流すことができる。
【０１９０】
続いて、設定動作時と出力動作時とで電流源となるトランジスタのゲート長を変えること
ができる構成について説明する。
【０１９１】
まず、実施の形態４の図５に示した半導体装置の基本原理を用いた構成において、設定動
作時に所望の電流を流すためのゲートソース間電圧を設定するトランジスタと、出力動作
時において設定動作時に設定したゲートソース間電圧を用いることによって電流源として
機能するするトランジスタとのゲート長を変えることが可能な構成について図６４に示す
。なお、図５と共通する構成については共通の符号を用いてその説明を省略する。
【０１９２】
図６４の半導体装置では、トランジスタ１０１と直列に接続されるトランジスタ６４０１
を有する。つまり、トランジスタ６４０１は、第１端子（ソース端子又はドレイン端子の
一方）がトランジスタ１０１の第２端子に接続され、第２端子（ソース端子又はドレイン
端子の他方）がスイッチ５０３を介して電流電圧変換素子１０３と接続されている。そし
て、トランジスタ６４０１はゲート端子がトランジスタ１０１のゲート端子と接続されて
いる。また、トランジスタ６４０１は第１端子と第２端子とがスイッチ６４０２を介して
接続されている。つまり、スイッチ６４０２がオンすると、トランジスタ６４０１の第１
端子と第２端子、つまりソース端子とドレイン端子が短絡することになる。
【０１９３】
次に動作について説明する。設定動作時には、スイッチ５０３、スイッチ５０４及びスイ
ッチ６４０２をオンにして、スイッチ５０２をオフにする。すると、電流電圧変換素子１
０３に電流が流れる。そして、トランジスタ１０１にも電流が流れる。なお、トランジス
タ６４０１はソース端子とドレイン端子がスイッチ６４０２を介して短絡していることに
なり、トランジスタ６４０１には電流が流れない。
【０１９４】
増幅回路２００４はノード１０９の電位と配線１０８の電位とが所定の電位差となるよう
にトランジスタ１０１のゲート電位を制御する。こうして、トランジスタ１０１に流れる
電流Ｉｄａｔａを設定することができる。
【０１９５】
出力動作時には、スイッチ５０３、スイッチ５０４及びスイッチ６４０２をオフにし、ス
イッチ５０２をオンにする。すると、トランジスタ１０１とトランジスタ６４０１はマル
チゲートトランジスタとして機能する。そして、トランジスタ１０１及びトランジスタ６
４０１によって設定される電流が負荷５０１に流れる。
【０１９６】
ここで、トランジスタ１０１のチャネル長をＬ１、トランジスタ６４０１のチャネル長を
Ｌ２とすると、設定動作時においてゲートソース間電圧が設定されるトランジスタのチャ
ネル長はＬ１であり、出力動作時において設定動作時に設定したゲートソース間電圧を用
いて電流源とするトランジスタのチャネル長はＬ１＋Ｌ２である。よって、設定動作時に
おいて設定された電流より、小さい電流が出力動作時に負荷５０１に流れることになる。
つまり、出力動作時に負荷５０１に流したい電流より大きな電流によって、設定動作を行
うことができる。
【０１９７】
なお、スイッチ６４０２を設定動作時にオフにし、出力動作時にオンにすれば、設定動作
より大きな電流を負荷５０１に流すことができる。
【０１９８】
次に、実施の形態４の図２２に示した半導体装置の基本原理を用いた構成において、設定
動作時に所望の電流を流すためのゲートソース間電圧を設定するトランジスタと、出力動
作時において設定動作時に設定したゲートソース間電圧を用いて電流源とするトランジス
タとのゲート長を変えることが可能な構成について図６５に示す。なお、図２２と共通す
る構成については共通の符号を用いてその説明を省略する。
【０１９９】
図６５の半導体装置では、トランジスタ２００１と直列に接続されるトランジスタ６５０
１を有する。つまり、トランジスタ６５０１は、第１端子（ソース端子又はドレイン端子
の一方）がトランジスタ２００１の第２端子に接続され、第２端子（ソース端子又はドレ
イン端子の他方）がスイッチ２２０５を介して電流電圧変換素子２００３と接続されてい
る。そして、トランジスタ６５０１はゲート端子がトランジスタ２００１のゲート端子と
接続されている。また、トランジスタ６５０１は第１端子と第２端子とがスイッチ６５０
２を介して接続されている。つまり、スイッチ６５０２がオンすると、トランジスタ６５
０１の第１端子と第２端子、つまりソース端子とドレイン端子が短絡することになる。
【０２００】
なお、設定動作時にスイッチ６５０２をオンにし、出力動作時にスイッチ６５０２をオフ
にすれば、設定動作時において設定された電流より、小さい電流が出力動作時に負荷２２
０１に流れることになる。つまり、出力動作時に負荷２２０１に流したい電流より大きな
電流によって、設定動作を行うことができる。また、スイッチ６５０２を設定動作時にオ
フにし、出力動作時にオンにすれば、設定動作より大きな電流を負荷２２０１に流すこと
ができる。
【０２０１】
（実施の形態６）
本実施の形態においては、実施の形態３に示した半導体装置の構成において、オペアンプ
の一方の入力端子に入力する電位を設定する回路を有する半導体装置の構成を示す。
【０２０２】
まず、実施の形態１の図２に示した半導体装置のオペアンプ２０１の反転入力端子に入力
される電位を設定する回路を有する半導体装置を図７に示す。なお、図２の構成と共通す
るところは共通の符号を用いてその説明を省略する。
【０２０３】
図７の半導体装置は、トランジスタ１０１の第２端子と電流電圧変換素子１０３とが接続
される配線と配線７０７との間にスイッチ７０２及び電流源７０１が接続されている。ま
たノード１０９とトランジスタ１０１の第２端子との間にスイッチ７０３が接続されてい
る。また、オペアンプ２０１の出力端子とトランジスタ１０１のゲート端子との間にスイ
ッチ７０４が接続されている。また、オペアンプ２０１の出力端子と反転入力端子との間
にスイッチ７０５が接続されている。また、オペアンプ２０１の反転入力端子は容量素子
７０６を介して配線７０８と接続されている。
【０２０４】
まず、オペアンプの反転入力端子に入力する電位を設定するための動作について説明する
。図８に示すように、スイッチ７０２、スイッチ７０５をオンにし、スイッチ７０３、ス
イッチ７０４をオフにする。すると、電流源７０１に流れる電流Ｉｄａｔａが電流電圧変
換素子１０３に流れる。そして、そのときのノード１０９の電位がオペアンプ２０１の非
反転入力端子に入力される。なお、ここで、オペアンプ２０１はスイッチ７０５がオンし
ていることにより、反転入力端子と出力端子が接続されていることになり、ボルテージフ
ォロワとして働く。つまり、オペアンプ２０１は、非反転入力端子に入力される電位と概
略等しい電位を出力する。そして、この電位分の電荷が容量素子７０６に蓄積される。
【０２０５】
次に、図９に示すようにスイッチ７０２をオン、スイッチ７０３及びスイッチ７０４をオ
フにした状態のままスイッチ７０５をオフにする。すると、容量素子７０６は、ノード１
０９と概略等しい電位を保持する。つまり、オペアンプ２０１の反転入力端子にノード１
０９の電位を入力し続けることができる。
【０２０６】
次に、トランジスタ１０１のゲートソース間電圧を設定する設定動作について説明する。
図１０に示すように、スイッチ７０２及びスイッチ７０５をオフにし、スイッチ７０３及
びスイッチ７０４をオンにする。すると、ノード１０９の電位が反転入力端子に入力され
る電位と所定の電位差となるようにオペアンプ２０１から電圧が出力される。すると、ト
ランジスタ１０１には電流源７０１に流れる電流Ｉｄａｔａと概略等しい電流が流れるよ
うになる。つまり、トランジスタ１０１は、電流Ｉｄａｔａを流すだけのゲートソース間
電圧となっている。よって、スイッチ７０４をオフにすれば、トランジスタ１０１のゲー
トソース間電圧を保持することができ、設定動作が完了する。
【０２０７】
次に、実施の形態１の図１２に示した半導体装置において、オペアンプの一方の入力端子
に入力する電位を設定する回路を有する半導体装置の構成を図１６に示す。なお、図１６
の構成において図１２と共通するところは共通の符号を用いている。
【０２０８】
図１６の半導体装置は、トランジスタ１２０１の第２端子と電流電圧変換素子１２０３と
が接続される配線と配線１６０７との間にスイッチ１６０２及び電流源１６０１が接続さ
れている。またノード１２０９とトランジスタ１２０１の第２端子との間にスイッチ１６
０３が接続されている。また、オペアンプ１３０１の出力端子とトランジスタ１２０１の
ゲート端子との間にスイッチ１６０４が接続されている。また、オペアンプ１３０１の出
力端子と反転入力端子との間にスイッチ１６０５が接続されている。また、オペアンプ１
３０１の反転入力端子は容量素子１６０６を介して配線１６０８と接続されている。
【０２０９】
まず、オペアンプの反転入力端子に入力する電位を設定するための動作について説明する
。図１７に示すように、スイッチ１６０２、スイッチ１６０５をオンにし、スイッチ１６
０３、スイッチ１６０４をオフにする。すると、電流源１６０１に流れる電流Ｉｄａｔａ
が電流電圧変換素子１２０３に流れる。そして、そのときのノード１２０９の電位がオペ
アンプ１３０１の非反転入力端子に入力される。なお、ここで、オペアンプ１３０１はス
イッチ１６０５がオンしていることにより、反転入力端子と出力端子が接続されているこ
とになり、ボルテージフォロワとして働く。つまり、オペアンプ１３０１は、非反転入力
端子に入力される電位と概略等しい電位を出力する。そして、この電位分の電荷が容量素
子１６０６に蓄積される。
【０２１０】
次に、図１８に示すようにスイッチ１６０２をオン、スイッチ１６０３及びスイッチ１６
０４をオフにした状態のままスイッチ１６０５をオフにする。すると、容量素子１６０６
は、ノード１２０９と概略等しい電位を保持する。つまり、オペアンプ１３０１の反転入
力端子にノード１２０９の電位を入力し続けることができる。
【０２１１】
次に、トランジスタ１２０１のゲートソース間電圧を設定する設定動作について説明する
。図１９に示すように、スイッチ１６０２及びスイッチ１６０５をオフにし、スイッチ１
６０３及びスイッチ１６０４をオンにする。すると、ノード１２０９の電位が反転入力端
子に入力される電位と所定の電位差となるようにオペアンプ１３０１から電圧が出力され
る。すると、トランジスタ１２０１には電流源１６０１に流れる電流Ｉｄａｔａと概略等
しい電流が流れるようになる。つまり、トランジスタ１２０１は、電流Ｉｄａｔａを流す
だけのゲートソース間電圧となっている。よって、スイッチ１６０４をオフにすれば、ト
ランジスタ１２０１のゲートソース間電圧を保持することができ、設定動作が完了する。
【０２１２】
（実施の形態７）
本発明は、流れる電流値によって発光輝度を制御することが可能な発光素子で画素を形成
した表示装置に適用することができる。代表的にはＥＬ素子に用いることができる。
【０２１３】
よって、本実施の形態においては、実施の形態３で示した半導体装置の構成を表示装置の
画素に適用した場合について説明する。
【０２１４】
まず、実施の形態３の図２に示した半導体装置の構成を画素に適用した場合について図２
９に示す。画素２９１７は、トランジスタ２９０７、容量素子２９０８、発光素子２９０
９、スイッチ２９１０、スイッチ２９１１、スイッチ２９１２、第１の信号線２９１８、
第２の信号線２９１９および電源線２９２０を有する。なお、発光素子２９０９の対向電
極２９１６には所定の電位が供給されている。
【０２１５】
トランジスタ２９０７は、ゲート端子が容量素子２９０８を介して電源線２９２０に接続
され、第１端子（ソース端子又はドレイン端子の一方）が電源線２９２０に接続され、第
２端子（ソース端子又はドレイン端子の他方）がスイッチ２９１２を介して発光素子２９
０９の画素電極と接続されている。また、トランジスタ２９０７の第２端子はスイッチ２
９１１を介して第１の信号線２９１８と接続され、トランジスタ２９０７のゲート端子は
スイッチ２９１０を介して第２の信号線２９１９と接続されている。
【０２１６】
また、第１の信号線２９１８は電流電圧変換素子２９０１を介して配線２９１３と接続さ
れている。また、第１の信号線２９１８はスイッチ２９０２および電流源２９０６を介し
て配線２９１４と接続されている。また、第１の信号線２９１８にはオペアンプ２９０３
の非反転入力端子が接続されている。また、オペアンプ２９０３の反転入力端子は容量素
子２９０５を介して配線２９１５と接続されている。また、オペアンプ２９０３の出力端
子は第２の信号線２９１９に接続されている。また、オペアンプ２９０３の反転入力端子
はスイッチ２９０４を介して出力端子と接続されている。
【０２１７】
次に、動作について図３０を用いて説明する。なお、図３０では符号を付していないが図
２９の構成と同様であるためそちらの符号を用いて説明する。
【０２１８】
まず、図３０（Ａ）に示すように、スイッチ２９０２およびスイッチ２９０４をオンにす
る。すると、電流源２９０６によって設定される電流が電流電圧変換素子２９０１に流れ
る。そして、そのとき電流電圧変換素子２９０１に電圧が発生する。そして、オペアンプ
２９０３の非反転入力端子に入力される電位は、電流電圧変換素子２９０１による電圧降
下によって下がる。つまり、配線２９１３の電位から電流電圧変換素子２９０１に発生す
る電圧分下がった電位がオペアンプ２９０３の非反転入力端子に入力される。そして、こ
のときオペアンプ２９０３は反転入力端子と出力端子が導通しているためボルテージフォ
ロワとして働く。つまり、容量素子２９０５の一方の電極の電位が非反転入力端子の電位
と概略等しい電位となるまでオペアンプ２９０３の出力端子から電流が供給される。そし
て、オペアンプ２９０３の出力端子からの電流の供給がない状態になったら、図３０（Ｂ
）に示すように、スイッチ２９０４をオフにする。すると、容量素子２９０５でオペアン
プ２９０３の反転入力端子の電位が保持される。
【０２１９】
次に、図３０（Ｃ）に示すように、スイッチ２９０２をオフにし、スイッチ２９１０およ
びスイッチ２９１１をオンにする。すると、オペアンプ２９０３の出力端子からは、非反
転入力端子の電位が反転入力端子に入力される電位と等しくなるようにトランジスタ２９
０７のゲート端子に電位を供給する。つまり、オペアンプ２９０３の非反転入力端子の電
位が反転入力端子の電位よりも高いときには、トランジスタ２９０７のゲート電位が高く
なるようにオペアンプ２９０３の出力端子から電位が供給される。よって、トランジスタ
２９０７に流れる電流が大きくなる。すると、電流電圧変換素子２９０１に流れる電流が
大きくなるため、電圧降下も大きくなる。よって、オペアンプ２９０３の非反転入力端子
に入力される電位が低くなる。また、オペアンプ２９０３の非反転入力端子の電位が反転
入力端子の電位よりも低いときには、トランジスタ２９０７のゲート電位が低くなるよう
にオペアンプ２９０３の出力端子から電位が供給される。よって、トランジスタ２９０７
に流れる電流が小さくなる。すると、電流電圧変換素子２９０１に流れる電流が小さくな
るため、電圧降下も小さくなる。よって、オペアンプ２９０３の非反転入力端子に入力さ
れる電位が高くなる。こうして、オペアンプ２９０３の非反転入力端子の電位が反転入力
端子の電位と概略等しい電位となると信号電流Ｉｄａｔａが電流電圧変換素子２９０１お
よびトランジスタ２９０７に流れるようになる。こうして、画素への信号の書き込みが完
了する。
【０２２０】
そして、発光期間には、図３０（Ｄ）に示すように、スイッチ２９１０およびスイッチ２
９１１をオフにし、スイッチ２９１２をオンにする。すると、トランジスタ２９０７に設
定された電流が、対向電極２９１６から発光素子２９０９およびトランジスタ２９０７に
流れる。
【０２２１】
次に、実施の形態３の図２に示した半導体装置の構成を画素に適用した場合の他の構成に
ついて図３１に示す。画素３１１９は、スイッチ３１０７、スイッチ３１０８、信号保持
手段３１０９、電流源回路３１１０、発光素子３１１１、信号線３１１２、配線３１１３
、配線３１１４、電源線３１２０を有する。なお、発光素子３１１１の対向電極３１１８
には所定の電位が供給されている。
【０２２２】
電源線３１２０は電流源回路３１１０およびスイッチ３１０８を介して発光素子３１１１
の画素電極と接続されている。また、信号保持手段３１０９はスイッチ３１０７を介して
信号線３１１２と接続されている。また、配線３１１３および配線３１１４によって電流
源回路３１１０に電流が設定される。そして、スイッチ３１０７がオンしているときに信
号線３１１２から信号保持手段３１０９に信号が入力されると信号保持手段３１０９によ
り信号が保持される。そして、その信号保持手段３１０９に保持された信号によって、ス
イッチ３１０８のオンオフが制御される。そして、スイッチ３１０８がオンする場合、信
号が信号保持手段３１０９に保持されている間、電流源回路３１１０に設定された電流が
発光素子３１１１に流れる。
【０２２３】
また、配線３１１３には電流電圧変換素子３１０１を介して配線３１１５が接続されてい
る。また、配線３１１３にはスイッチ３１０２および電流源３１０６を介して配線３１１
６が接続されている。また、オペアンプ３１０３の非反転入力端子が配線３１１３に接続
されている。また、オペアンプ３１０３の反転入力端子が容量素子３１０５を介して配線
３１１７に接続されている。また、オペアンプ３１０３の出力端子は、スイッチ３１０４
を介して反転入力端子と接続されるとともに、配線３１１４とも接続されている。
【０２２４】
なお、電流源回路３１１０の一構成例を図３２に示し、図３３を用いてその動作について
説明する。なお、図３２の構成は図３１の電流源回路３１１０の構成を詳細にした図であ
るため、共通するところは共通の符号を用いてその説明を省略する。
【０２２５】
まず、図３２の構成について説明する。電流源回路３１１０は、トランジスタ３２０１、
容量素子３２０２、スイッチ３２０３、スイッチ３２０４、スイッチ３２０５およびスイ
ッチ３２０６を有する。トランジスタ３２０１の第１端子（ソース端子又はドレイン端子
の一方）がスイッチ３１０８を介して発光素子３１１１の画素電極と接続されている。ま
たトランジスタ３２０１の第１端子はスイッチ３２０４を介して配線３２０７と接続され
ている。また、トランジスタ３２０１は第１端子とゲート端子が容量素子３２０２を介し
て接続されている。また、トランジスタ３２０１のゲート端子はスイッチ３２０３を介し
て配線３１１４と接続されている。また、トランジスタ３２０１の第２端子（ソース端子
又はドレイン端子の他方）は、スイッチ３２０６を介して電源線３１２０と、スイッチ３
２０５を介して配線３１１３と接続されている。
【０２２６】
まず、図３３（Ａ）に示すように、スイッチ３１０２およびスイッチ３１０４をオンにす
る。すると、電流源３１０６によって設定される電流が電流電圧変換素子３１０１に流れ
る。そして、そのとき電流電圧変換素子３１０１に電圧が発生する。そして、オペアンプ
３１０３の非反転入力端子に入力される電位は、電流電圧変換素子３１０１による電圧降
下によって下がる。つまり、配線３１１５の電位から電流電圧変換素子３１０１に発生す
る電圧分下がった電位がオペアンプ３１０３の非反転入力端子に入力される。そして、こ
のときオペアンプ３１０３は反転入力端子と出力端子が導通しているためボルテージフォ
ロワとして働く。つまり、容量素子３１０５の一方の電極の電位が非反転入力端子の電位
と概略等しい電位となるまでオペアンプ３１０３の出力端子から電流が供給される。そし
て、オペアンプ３１０３の出力端子からの電流の供給がない状態になったら、図３３（Ｂ
）に示すように、スイッチ３１０４をオフにする。すると、容量素子３１０５でオペアン
プ３１０３の反転入力端子の電位が保持される。
【０２２７】
次に、図３３（Ｃ）に示すように、スイッチ３１０２をオフにし、スイッチ３２０３、ス
イッチ３２０４およびスイッチ３２０５をオンにする。すると、オペアンプ３１０３の出
力端子からは、非反転入力端子の電位が反転入力端子に入力される電位と等しくなるよう
にトランジスタ３２０１のゲート端子に電位を供給する。つまり、オペアンプ３１０３の
非反転入力端子の電位が反転入力端子の電位よりも高いときには、トランジスタ３２０１
のゲート電位が高くなるようにオペアンプ３１０３の出力端子から電位が供給される。よ
って、トランジスタ３２０１に流れる電流が大きくなる。すると、電流電圧変換素子３１
０１に流れる電流が大きくなるため、電圧降下も大きくなる。よって、オペアンプ３１０
３の非反転入力端子に入力される電位が低くなる。また、オペアンプ３１０３の非反転入
力端子の電位が反転入力端子の電位よりも低いときには、トランジスタ３２０１のゲート
電位が低くなるようにオペアンプ３１０３の出力端子から電位が供給される。よって、ト
ランジスタ３２０１に流れる電流が小さくなる。すると、電流電圧変換素子３１０１に流
れる電流が小さくなるため、電圧降下も小さくなる。よって、オペアンプ３１０３の非反
転入力端子に入力される電位が高くなる。こうして、オペアンプ３１０３の非反転入力端
子の電位が反転入力端子の電位と概略等しい電位となると信号電流Ｉｄａｔａが電流電圧
変換素子３１０１およびトランジスタ３２０１に流れるようになる。こうして、画素の電
流源回路３１１０へのプログラミングが完了する。
【０２２８】
そして、画素への信号書き込み期間には、スイッチ３２０３、スイッチ３２０４およびス
イッチ３２０５をオフにし、スイッチ３２０６をオンにする。また、スイッチ３１０７を
オンにし、信号線３１１２から信号保持手段３１０９に信号を入力する。そして、信号保
持手段３１０９は入力された信号を保持する。この信号保持手段３１０９に保持されてい
る信号によってスイッチ３１０８のオンオフが制御される。そして、スイッチ３１０８が
オンする場合には図３３（Ｄ）に示すように、トランジスタ３２０１によって設定される
電流が発光素子３１１１に流れる。
【０２２９】
次に、実施の形態３の図２１に示した半導体装置の構成を画素に適用した場合について図
３４に示す。画素３４２４は、トランジスタ３４０８、容量素子３４０９、発光素子３４
１０、スイッチ３４１１、スイッチ３４１２、スイッチ３４１３、スイッチ３４１４、ス
イッチ３４１５、信号線３４１６、配線３４１７および配線３４１８を有する。なお、発
光素子３４１０の対向電極３４２２には所定の電位が供給されている。
【０２３０】
トランジスタ３４０８は、ゲート端子がスイッチ３４１１を介して配線３４１８と接続さ
れ、第１端子（ソース端子又はドレイン端子の一方）がスイッチ３４１５を介して配線３
４１７と接続され、また、第２端子（ソース端子又はドレイン端子の他方）がスイッチ３
４１２を介して信号線３４１６と接続されている。また、トランジスタ３４０８は、第１
端子がスイッチ３４１４を介して配線３４２３と接続され、第２端子がスイッチ３４１３
を介して発光素子３４１０の画素電極と接続されている。また、トランジスタ３４０８の
ゲート端子と第１端子は容量素子３４０９を介して接続されている。
【０２３１】
また、信号線３４１６は電流電圧変換素子３４０１を介して配線３４２０と接続されてい
る。また、信号線３４１６はスイッチ３４０２および電流源３４１９を介して配線３４２
１と接続されている。また、信号線３４１６にはオペアンプ３４０３の反転入力端子が接
続されている。また、オペアンプ３４０３は、非反転入力端子が配線３４１８と接続され
、出力端子が配線３４１７と接続されている。また、信号線３４１６はスイッチ３４０２
、スイッチ３４０６、スイッチ３４０７およびバッファ３４０５を介して配線３４１８と
接続され、スイッチ３４０２およびスイッチ３４０６および容量素子３４０４を介して配
線３４２５と接続されている。
【０２３２】
次に、動作について図３５を用いて説明する。なお、図３５では符号を付していないが図
３４の構成と同様であるためそちらの符号を用いて説明する。
【０２３３】
まず、図３５（Ａ）に示すように、スイッチ３４０２およびスイッチ３４０６をオンにす
る。すると、電流源３４１９によって設定される電流が電流電圧変換素子３４０１に流れ
る。そして、そのとき電流電圧変換素子３４０１に電圧が発生する。そして、容量素子３
４０４の一方の電極に入力される電位は、電流電圧変換素子３４０１による電圧降下によ
って下がる。つまり、配線３４２０の電位から電流電圧変換素子３４０１に発生する電圧
分下がった電位が容量素子３４０４の一方の電極に入力される。そして、図３５（Ｂ）に
示すように、スイッチ３４０６をオフにする。すると、容量素子３４０４の他方の電極は
所定の電位の供給されている配線３４２５に接続されているため、容量素子３４０４の一
方の電極に入力される電位が容量素子３４０４で保持される。
【０２３４】
次に、図３５（Ｃ）に示すように、スイッチ３４０２をオフにし、スイッチ３４０７、ス
イッチ３４１１、スイッチ３４１２およびスイッチ３４１５をオンにする。すると、容量
素子３４０４で保持されている電位と概略同じ電位がバッファ３４０５から出力される。
そして、バッファ３４０５から出力された電位は、配線３４１８に供給され、オペアンプ
３４０３の非反転入力端子およびトランジスタ３４０８のゲート端子に入力される。また
、配線３４２０から電流電圧変換素子３４０１およびトランジスタ３４０８を介してオペ
アンプ３４０３の出力端子に電流が流れる。
【０２３５】
オペアンプ３４０３の反転入力端子には、配線３４２０の電位から電流電圧変換素子３４
０１に発生する電圧分下がった電位が入力される。そして、オペアンプ３４０３は、非反
転入力端子に入力される電位と反転入力端子に入力される電位差が所定の電位差となるよ
うに、出力端子から電位を出力する。
【０２３６】
こうして、容量素子３４０９にはトランジスタ３４０８のゲートソース間電圧分の電荷が
蓄積される。
【０２３７】
そして、発光期間には、図３５（Ｄ）に示すように、スイッチ３４０７、スイッチ３４１
１、スイッチ３４１２およびスイッチ３４１５をオフにし、スイッチ３４１３およびスイ
ッチ３４１４をオンにする。すると、トランジスタ３４０８に設定された電流が、対向電
極３４２２から発光素子３４１０およびトランジスタ３４０８を介して配線３４２３に流
れる。
【０２３８】
（実施の形態８）
本実施の形態では、表示装置、および、信号線駆動回路などの構成とその動作について
、説明する。信号線駆動回路の一部や画素に、本発明の半導体装置を適用することができ
る。
【０２３９】
表示装置は、図３６に示すように、画素部３６０１、走査線駆動回路３６０２、信号線
駆動回路３６１０を有している。走査線駆動回路３６０２は、画素部３６０１に選択信号
を順次出力する。信号線駆動回路３６１０は、画素部３６０１にビデオ信号を順次出力す
る。画素部３６０１では、ビデオ信号に従って、光の状態を制御することにより、画像を
表示する。信号線駆動回路３６１０から画素部３６０１へ入力するビデオ信号は、電流で
ある場合が多い。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信
号線駆動回路３６１０から入力されるビデオ信号（電流）によって、状態を変化させる。
画素に配置する表示素子の例としては、ＥＬ素子やＦＥＤ（フィールドエミッションディ
スプレイ）で用いる素子などがあげられる。
【０２４０】
なお、走査線駆動回路３６０２や信号線駆動回路３６１０は、複数配置されていてもよ
い。
【０２４１】
信号線駆動回路３６１０は、構成を複数の部分に分けられる。一例として、シフトレジ
スタ３６０３、第１ラッチ回路３６０４、第２ラッチ回路３６０５、デジタルアナログ変
換回路３６０６に分けられる。デジタルアナログ変換回路３６０６には、電圧を電流に変
換する機能も有しており、ガンマ補正を行う機能も有していてもよい。つまり、デジタル
アナログ変換回路３６０６には、画素に電流（ビデオ信号）を出力する回路、すなわち、
電流源回路を有しており、そこに本発明を適用することが出来る。
【０２４２】
なお、図３１に示したように、画素の構成によっては、ビデオ信号用のデジタル電圧信
号と、画素の中の電流源回路のための制御用の電流とを、画素に入力する場合がある。そ
の場合は、デジタルアナログ変換回路３６０６は、デジタルアナログ変換機能ではなく、
電圧を電流に変換する機能を有しており、その電流を制御用の電流として画素に出力する
回路、すなわち、電流源回路を有しており、そこに本発明を適用することが出来る。
【０２４３】
また、画素は、ＥＬ素子などの表示素子を有している。その表示素子に電流（ビデオ信
号）を出力する回路、すなわち、電流源回路を有しており、そこにも、本発明を適用する
ことが出来る。
【０２４４】
そこで、信号線駆動回路３６１０の動作を簡単に説明する。シフトレジスタ３６０３は
、フリップフロップ回路（ＦＦ）等を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ
）、スタートパルス（ＳＰ）、クロック反転信号（Ｓ−ＣＬＫｂ）が入力される、これら
の信号のタイミングに従って、順次サンプリングパルスが出力される。
【０２４５】
シフトレジスタ３６０３より出力されたサンプリングパルスは、第１ラッチ回路３６０
４に入力される。第１ラッチ回路３６０４には、ビデオ信号線３６０８より、ビデオ信号
が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ
信号を保持していく。なお、デジタルアナログ変換回路３６０６を配置している場合は、
ビデオ信号はデジタル値である。また、この段階でのビデオ信号は、電圧であることが多
い。
ただし、第１ラッチ回路３６０４や第２ラッチ回路３６０５が、アナログ値を保存できる
回路である場合は、デジタルアナログ変換回路３６０６は省略できる場合が多い。その場
合、ビデオ信号は、電流であることも多い。また、画素部３６０１に出力するデータが２
値、つまり、デジタル値である場合は、デジタルアナログ変換回路３６０６は省略できる
場合が多い。
【０２４６】
第１ラッチ回路３６０４において、最終列までビデオ信号の保持が完了すると、水平帰
線期間中に、ラッチ制御線３６０９よりラッチパルス（Ｌａｔｃｈ  Ｐｕｌｓｅ）が入力
され、第１ラッチ回路３６０４に保持されていたビデオ信号は、一斉に第２ラッチ回路３
６０５に転送される。その後、第２ラッチ回路３６０５に保持されたビデオ信号は、１行
分が同時に、デジタルアナログ変換回路３６０６へと入力される。そして、デジタルアナ
ログ変換回路３６０６から出力される信号は、画素部３６０１へ入力される。
【０２４７】
第２ラッチ回路３６０５に保持されたビデオ信号がデジタルアナログ変換回路３６０６
に入力され、そして、画素部３６０１に入力されている間、シフトレジスタ３６０３にお
いては再びサンプリングパルスが出力される。つまり、同時に２つの動作が行われる。こ
れにより、線順次駆動が可能となる。以後、この動作を繰り返す。
【０２４８】
つまり、デジタルアナログ変換回路３６０６には、図６２に示すような構成の回路を有す
る。なお、図６２では、簡単のため、３ビットの場合について説明する。すなわち、基本
電流源回路６２０１Ａ、６２０１Ｂ、６２０１Ｃがあり、設定動作の時の電流の大きさは
、それぞれＩｃ、２×Ｉｃ、４×Ｉｃというようになっている。そして、電流源回路６２
０２Ａ、６２０２Ｂ、６２０２Ｃが各々接続されている。したがって、出力動作の時には
、電流源回路６２０２Ａ、６２０２Ｂ、６２０２Ｃは、それぞれＩｃ、２×Ｉｃ、４×Ｉ
ｃの大きさの電流を出力することになる。そして、各電流源回路と直列に、スイッチ６２
０３Ａ、６２０３Ｂ、６２０３Ｃが接続されている。このスイッチは、図３６で示した第
２ラッチ回路３６０５から出力されるビデオ信号によって制御される。そして、各電流源
回路とスイッチから出力される電流の合計が、負荷、すなわち、信号線に出力される。以
上のように動作させることにより、画素にビデオ信号としてアナログ電流を出力している
。
【０２４９】
なお、デジタルアナログ変換回路３６０６が有している電流源回路が、設定動作と出力
動作とを行うような回路である場合、つまり、別の電流源回路から電流を入力して、トラ
ンジスタの特性バラツキの影響を受けない電流を出力できるような回路である場合、その
電流源回路に、電流を流す回路が必要となる。そのような場合、リファレンス用電流源回
路３６１４が配置されている。
【０２５０】
なお、電流源回路に対して設定動作を行う場合、そのタイミングを制御する必要がある。
その場合、設定動作を制御するために、専用の駆動回路（シフトレジスタなど）を配置し
てもよい。あるいは、第１ラッチ回路を制御するためのシフトレジスタから出力される信
号を用いて、電流源回路への設定動作を制御してもよい。つまり、一つのシフトレジスタ
で、第１ラッチ回路と電流源回路とを両方制御するようにしてもよい。その場合は、第１
ラッチ回路を制御するためのシフトレジスタから出力される信号を直接、電流源回路に入
力してもよいし、第１ラッチ回路への制御と電流源回路への制御を切り分けるため、その
切り分けを制御する回路を介して、電流源回路を制御してもよい。あるいは、第２ラッチ
回路から出力される信号を用いて、電流源回路への設定動作を制御してもよい。第２ラッ
チ回路から出力される信号は、通常、ビデオ信号であるため、ビデオ信号として使用する
場合と電流源回路を制御する場合とを切り分けるため、その切り替えを制御する回路を介
して、電流源回路を制御すればよい。
【０２５１】
なお、信号線駆動回路やその一部（電流源回路や増幅回路など）は、画素部３６０１と
同一基板上に存在せず、例えば、外付けのＩＣチップを用いて構成されることもある。
【０２５２】
なお、信号線駆動回路などの構成は、図３６に限定されない。
【０２５３】
例えば、第１ラッチ回路３６０４や第２ラッチ回路３６０５が、アナログ値を保存でき
る回路である場合、図３７に示すように、リファレンス用電流源回路３６１４から第１ラ
ッチ回路３６０４に、ビデオ信号（アナログ電流）が入力されることもある。また、図３
７において、第２ラッチ回路３６０５が存在しない場合もある。そのような場合は、第１
ラッチ回路３６０４に、より多くの電流源回路が配置されている場合が多い。
【０２５４】
このような場合、図３６における、デジタルアナログ変換回路３６０６の中の電流源回
路に、本発明を適用することが出来る。デジタルアナログ変換回路３６０６の中に、複数
のユニット回路があり、リファレンス用電流源回路３６１４に、電流源回路や増幅回路が
配置されている。
【０２５５】
あるいは、図３７における、第１ラッチ回路３６０４の中の電流源回路に、本発明を適
用することが出来る。第１ラッチ回路３６０４の中に、複数のユニット回路があり、リフ
ァレンス用電流源回路３６１４に、基本電流源や追加電流源が配置されている。例えば、
図６１に示すように基本電流源回路６１０１と各列の画素に対応して電流源回路６１０２
が設けられている。
【０２５６】
あるいは、図３６、図３７における画素部３６０１の中の画素（その中の電流源回路）
に、本発明を適用することが出来る。画素部３６０１の中に、複数のユニット回路があり
、信号線駆動回路３６１０に、電流源回路や増幅回路が配置されている。
【０２５７】
つまり、回路の様々な部分に、電流を供給するような回路が存在する。そのような電流
源回路は、正確な電流を出力する必要がある。そのため、別の電流源回路を用いて、トラ
ンジスタが正確な電流が出力できるように設定を行う。別の電流源回路も、正確な電流を
出力する必要がある。したがって、基本となる電流源回路があり、そこから電流源トラン
ジスタを次々に設定していく。それにより、電流源回路は、正確な電流を出力することが
可能となる。よって、そのような部分に、本発明を適用することが出来る。
【０２５８】
（実施の形態９）
本実施の形態では、実施の形態１で示した表示パネルの構成について図３８（ａ）、（ｂ
）を用いて説明する。
【０２５９】
なお、図３８（ａ）は、表示パネルを示す上面図、図３８（ｂ）は図３８（ａ）をＡ−Ａ
’で切断した断面図である。点線で示された信号線駆動回路３８０１、画素部３８０２、
第１の走査線駆動回路３８０３、第２の走査線駆動回路３８０６を有する。また、封止基
板３８０４、シール材３８０５を有し、シール材３８０５で囲まれた内側は、空間３８０
７になっている。
【０２６０】
なお、配線３８０８は第１の走査線駆動回路３８０３、第２の走査線駆動回路３８０６
及び信号線駆動回路３８０１に入力される信号を伝送するための配線であり、外部入力端
子となるＦＰＣ（フレキシブルプリントサーキット）３８０９からビデオ信号、クロック
信号、スタートパルス信号等を受け取る。ＦＰＣ３８０９と表示パネルとの接続部上には
ＩＣチップ（メモリ回路や、バッファ回路などが形成された半導体チップ）３８１９Ａ及
びＩＣチップ３８１９ＢがＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）等で実装されている。
なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷ
Ｂ）が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけ
でなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０２６１】
次に、断面構造について図３８（ｂ）を用いて説明する。基板３８１０上には画素部３
８０２とその周辺駆動回路（第１の走査線駆動回路３８０３、第２の走査線駆動回路３８
０６及び信号線駆動回路３８０１）が形成されているが、ここでは、信号線駆動回路３８
０１と、画素部３８０２が示されている。
【０２６２】
なお、信号線駆動回路３８０１はＴＦＴ３８２０やＴＦＴ３８２１を有している。また
、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずし
もその必要はなく、周辺駆動回路の全部若しくは一部をＩＣチップなどに形成し、ＣＯＧ
などで実装しても良い。
【０２６３】
また、画素部３８０２はＴＦＴ３８１１と、ＴＦＴ３８１２とを有している。なお、Ｔ
ＦＴ３８１２のソース電極は第１の電極（画素電極）３８１３と接続されている。また、
第１の電極３８１３の端部を覆って絶縁膜３８１４が形成されている。ここでは、ポジ型
の感光性アクリル樹脂膜を用いることにより形成する。
【０２６４】
また、カバレッジを良好なものとするため、絶縁膜３８１４の上端部または下端部に曲
率を有する曲面が形成されるようにする。例えば、絶縁膜３８１４の材料としてポジ型の
感光性アクリルを用いた場合、絶縁膜３８１４の上端部のみに曲率半径（０．２μｍ〜３
μｍ）を有する曲面を持たせることが好ましい。また、絶縁膜３８１４として、光によっ
てエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となる
ポジ型のいずれも使用することができる。
【０２６５】
第１の電極３８１３上には、有機化合物を含む層３８１６、および第２の電極（対向電
極）３８１７がそれぞれ形成されている。ここで、陽極として機能する第１の電極３８１
３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴ
Ｏ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、ク
ロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウム
を主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン
膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も
低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
【０２６６】
また、有機化合物を含む層３８１６は、蒸着マスクを用いた蒸着法、またはインクジェ
ット法によって形成される。有機化合物を含む層３８１６には、元素周期表の第４族金属
錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料として
は、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に
用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実
施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めるこ
ととする。さらに、公知の三重項材料を用いることも可能である。
【０２６７】
さらに、有機化合物を含む層３８１６上に形成される第２の電極３８１７に用いる材料
としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡ
ｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）を用いればよい。なお、有
機化合物を含む層３８１６で生じた光が第２の電極３８１７を透過させる場合には、第２
の電極（陰極）３８１７として、膜厚を薄くした金属薄膜と、透明導電膜（インジウムス
ズ酸化物（ＩＴＯ）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（
ＺｎＯ）等）との積層を用いるのが良い。
【０２６８】
さらにシール材３８０５で封止基板３８０４を基板３８１０と貼り合わせることにより
、基板３８１０、封止基板３８０４、およびシール材３８０５で囲まれた空間３８０７に
発光素子３８１８が備えられた構造になっている。なお、空間３８０７には、不活性気体
（窒素やアルゴン等）が充填される場合の他、シール材３８０５で充填される構成も含む
ものとする。
【０２６９】
なお、シール材３８０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材
料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板３８
０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒ
ｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー
、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【０２７０】
以上のようにして、表示パネルを得ることができる。なお、上述した構成は一例であっ
て本発明の表示パネルの構成はこれに限定されない。なお、本発明の半導体装置は本実施
の形態に示した表示パネルの信号線駆動回路や画素に適用することができる。
【０２７１】
図３８示すように、信号線駆動回路３８０１、画素部３８０２、第１の走査線駆動回路３
８０３及び第２の走査線駆動回路３８０６を一体形成することで、表示装置の低コスト化
が図れる。
【０２７２】
なお、表示パネルの構成としては、図３８（ａ）に示したように信号線駆動回路３８０１
、画素部３８０２、第１の走査線駆動回路３８０３及び第２の走査線駆動回路３８０６を
一体形成した構成に限られず、信号線駆動回路３８０１に相当する図４４に示す信号線駆
動回路４４０１をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成として
も良い。なお、図４４（ａ）の基板４４００、画素部４４０２、第１の走査線駆動回路４
４０３、第２の走査線駆動回路４４０４、ＦＰＣ４４０５、ＩＣチップ４４０６、ＩＣチ
ップ４４０７、封止基板４４０８、シール材４４０９は図３８（ａ）の基板３８１０、画
素部３８０２、第１の走査線駆動回路３８０３、第２の走査線駆動回路３８０６、ＦＰＣ
３８０９、ＩＣチップ３８１９Ａ、ＩＣチップ３８１９Ｂ、封止基板３８０４、シール材
３８０５に相当する。
【０２７３】
つまり、駆動回路の高速動作が要求される信号線駆動回路のみを、ＣＭＯＳ等を用いてＩ
Ｃチップに形成し、低消費電力化を図る。また、ＩＣチップはシリコンウエハ等の半導体
チップとすることで、より高速動作且つ低消費電力化を図れる。
【０２７４】
そして、第２の走査線駆動回路４４０３や第１の走査線駆動回路４４０４を画素部４４０
２と一体形成することで、低コスト化が図れる。
【０２７５】
こうして、高精細な表示装置の低コスト化が図れる。また、ＦＰＣ４４０５と基板４４０
０との接続部において機能回路（メモリやバッファ）が形成されたＩＣチップを実装する
ことで基板面積を有効利用することができる。
【０２７６】
また、図３８（ａ）の信号線駆動回路３８０１、第１の走査線駆動回路３８０３及び第２
の走査線駆動回路３８０６に相当する図４４（ｂ）の信号線駆動回路４４１１、第１の走
査線駆動回路４４１４及び第２の走査線駆動回路４４１３をＩＣチップ上に形成して、Ｃ
ＯＧ等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより
低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするため
には、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ま
しい。なお、図４４（ｂ）の基板４４１０、画素部４４１２、ＦＰＣ４４１５、ＩＣチッ
プ４４１６、ＩＣチップ４４１７、封止基板４４１８、シール材４４１９は図３８（ａ）
の基板３８１０、画素部３８０２、ＦＰＣ３８０９、ＩＣチップ３８１９Ａ、ＩＣチップ
３８１９Ｂ、封止基板３８０４、シール材３８０５に相当する。
【０２７７】
また、画素部４４１２のトランジスタの半導体層にアモルファスシリコンを用いることに
より低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能と
なる。
【０２７８】
また、画素の行方向及び列方向に第２の走査線駆動回路、第１の走査線駆動回路及び信号
線駆動回路を設けなくても良い。例えば、図４５（ａ）に示すようにＩＣチップ上に形成
された周辺駆動回路４５０１が図４４（ｂ）に示す、第１の走査線駆動回路４４１４、第
２の走査線駆動回路４４１３及び信号線駆動回路４４１１の機能を有するようにしても良
い。なお、図４５（ａ）の基板４５００、画素部４５０２、ＦＰＣ４５０４、ＩＣチップ
４５０５、ＩＣチップ４５０６、封止基板４５０７、シール材４５０８は図３８（ａ）の
基板３８１０、画素部３８０２、ＦＰＣ３８０９、ＩＣチップ３８１９Ａ、ＩＣチップ３
８１９Ｂ、封止基板３８０４、シール材３８０５に相当する。
【０２７９】
なお、図４５（ａ）の表示装置の配線の接続を説明する模式図を図４５（ｂ）に示す。基
板４５１０、周辺駆動回路４５１１、画素部４５１２、ＦＰＣ４５１３、ＦＰＣ４５１４
有する。ＦＰＣ４５１３より周辺駆動回路４５１１に外部からの信号及び電源電位が入力
される。そして、周辺駆動回路４５１１からの出力は、画素部４５１２の有する画素に接
続された行方向及び列方向の配線に入力される。
【０２８０】
さらに、発光素子３８１８に適用可能な発光素子の例を図３９（ａ）、（ｂ）に示す。つ
まり、実施の形態１、実施の形態２、実施の形態３、実施の形態４及び本実施の形態で示
した画素に適用可能な発光素子の構成について図３９（ａ）、（ｂ）を用いて説明する。
【０２８１】
図３９（ａ）の発光素子は、基板３９０１の上に陽極３９０２、正孔注入材料からなる正
孔注入層３９０３、その上に正孔輸送材料からなる正孔輸送層３９０４、発光層３９０５
、電子輸送材料からなる電子輸送層３９０６、電子注入材料からなる電子注入層３９０７
、そして陰極３９０８を積層させた素子構造である。ここで、発光層３９０５は、一種類
の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。
また本発明の素子の構造は、この構造に限定されない。
【０２８２】
また、図３９（ａ）で示した各機能層を積層した積層構造の他、高分子化合物を用いた
素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、
バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御
し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能
である。
【０２８３】
図３９（ａ）に示す本発明の素子作製方法は、まず、陽極３９０２（インジウムスズ酸
化物：ＩＴＯ）を有する基板３９０１に正孔注入材料、正孔輸送材料、発光材料を順に蒸
着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極３９０８を蒸着で形成す
る。
【０２８４】
次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に
好適な材料を以下に列挙する。
【０２８５】
正孔注入材料としては、有機化合物でればポルフィリン系の化合物や、フタロシアニン（
以下「Ｈ２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが有効で
ある。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正
孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化
合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」と
記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や、
ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効
であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用
いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）の
超薄膜などがある。
【０２８６】
正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼ
ン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、４，
４’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導
体である４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフ
ェニル（以下、「ＴＰＤ」と記す）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェ
ニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。４，４’，４”−
トリス（Ｎ，Ｎ−  ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」
と記す）、４，４’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ−  フェニル−ア
ミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型
芳香族アミン化合物が挙げられる。
【０２８７】
電子輸送材料としては、金属錯体がよく用いられ、先に述べたＡｌｑ３、ＢＡｌｑ、ト
リス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビ
ス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「Ｂｅｂｑ」と記
す）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、
ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（Ｂ
ＯＸ）２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛
（以下、「Ｚｎ（ＢＴＺ）２」と記す）などのオキサゾール系、チアゾール系配位子を有
する金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４
−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記
す）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチル
フェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−２３、４−トリ
アゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナン
トロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子
輸送性を有する。
【０２８８】
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ
化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウ
ムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウ
ムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リ
チウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。
【０２８９】
発光材料としては、先に述べたＡｌｑ３、Ａｌｍｑ、ＢｅＢｑ、ＢＡｌｑ、Ｚｎ（ＢＯＸ
）２、Ｚｎ（ＢＴＺ）２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素とし
ては、青色の４，４’−ビス（２，２  −  ジフェニル−ビニル）−ビフェニルや、赤橙
色の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４
Ｈ−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを
中心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジ
ン）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ２’）アセチルアセト
ナトイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）２」と記す）、  ２，３，７，８，１２
，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈポルフィリン−白金などが知られて
いる。
【０２９０】
以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の発光素子を作製
することができる。
【０２９１】
また、図３９（ｂ）に示すように図３９（ａ）とは逆の順番に層を形成した発光素子を用
いることができる。つまり、基板３９１１の上に陰極３９１８、電子注入材料からなる電
子注入層３９１７、その上に電子輸送材料からなる電子輸送層３９１６、発光層３９１５
、正孔輸送材料からなる正孔輸送層３９１４、正孔注入材料からなる正孔注入層３９１３
、そして陽極３９１２を積層させた素子構造である。
【０２９２】
また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよ
い。そして、基板上にＴＦＴ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造
の発光素子にも適用することができる。
【０２９３】
上面射出構造の発光素子について図４０（ａ）を用いて説明する。
【０２９４】
基板４０００上に駆動用ＴＦＴ４００１が形成され、駆動用ＴＦＴ４００１のソース電極
に接して第１の電極４００２が形成され、その上に有機化合物を含む層４００３と第２の
電極４００４が形成されている。
【０２９５】
また、第１の電極４００２は発光素子の陽極である。そして第２の電極４００４は発光素
子の陰極である。つまり、第１の電極４００２と第２の電極４００４とで有機化合物を含
む層４００３が挟まれているところが発光素子となる。
【０２９６】
また、ここで、陽極として機能する第１の電極４００２に用いる材料としては、仕事関数
の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン
膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との
積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用
いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミッ
クコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を
用いることで光を透過させない陽極を形成することができる。
【０２９７】
また、陰極として機能する第２の電極４００４に用いる材料としては、仕事関数の小さい
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、または窒化カルシウム）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウム
スズ酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用
いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を
透過させることが可能な陰極を形成することができる。
【０２９８】
こうして、図４０（ａ）の矢印に示すように発光素子からの光を上面に取り出すことが可
能になる。つまり、図３８の表示パネルに適用した場合には、封止基板３８０４側に光が
射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には封止基
板３８０４は光透過性を有する基板を用いる。
【０２９９】
また、光学フィルムを設ける場合には、封止基板３８０４に光学フィルムを設ければよ
い。
【０３００】
なお、第１の電極４００２を陰極として機能するＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ等の仕事
関数の小さい材料からなる金属膜を用いることができる。そして、第２の電極４００４に
はＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電
膜を用いることができる。よって、この構成によれば、上面射出の透過率を高くすること
ができる。
【０３０１】
また、下面射出構造の発光素子について図４０（ｂ）を用いて説明する。射出構造以外は
図４０（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。
【０３０２】
ここで、陽極として機能する第１の電極４００２に用いる材料としては、仕事関数の大き
い材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウ
ム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明
導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
【０３０３】
また、陰極として機能する第２の電極４００４に用いる材料としては、仕事関数の小さい
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、または窒化カルシウム）からなる金属膜を用いることができる。こうして、光を
反射する金属膜を用いることで光が透過しない陰極を形成することができる。
【０３０４】
こうして、図４０（ｂ）の矢印に示すように発光素子からの光を下面に取り出すことが可
能になる。つまり、図３８の表示パネルに適用した場合には、基板３８１０側に光が射出
することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板３８１
０は光透過性を有する基板を用いる。
【０３０５】
また、光学フィルムを設ける場合には、基板３８１０に光学フィルムを設ければよい。
【０３０６】
両面射出構造の発光素子について図４０（ｃ）を用いて説明する。射出構造以外は図４０
（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。
【０３０７】
ここで、陽極として機能する第１の電極４００２に用いる材料としては、仕事関数の大き
い材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウ
ム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透光性を有する導電
膜を用いることで光を透過させることが可能な陽極を形成することができる。
【０３０８】
また、陰極として機能する第２の電極４００４に用いる材料としては、仕事関数の小さい
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、または窒化カルシウム）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウム
スズ酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ
）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜
を用いることで光を透過させることが可能な陰極を形成することができる。
【０３０９】
こうして、図４０（ｃ）の矢印に示すように発光素子からの光を両面に取り出すことが可
能になる。つまり、図３８の表示パネルに適用した場合には、基板３８１０側と封止基板
３８０４側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用い
る場合には基板３８１０および封止基板３８０４は、ともに光透過性を有する基板を用い
る。
【０３１０】
また、光学フィルムを設ける場合には、基板３８１０および封止基板３８０４の両方に
光学フィルムを設ければよい。
【０３１１】
また、白色の発光素子とカラーフィルターを用いてフルカラー表示を実現する表示装置に
も本発明を適用することが可能である。
【０３１２】
図４１に示すように、基板４１００上に下地膜４１０２が形成され、その上に駆動用ＴＦ
Ｔ４１０１が形成され、駆動用ＴＦＴ４１０１のソース電極に接して第１の電極４１０３
が形成され、その上に有機化合物を含む層４１０４と第２の電極４１０５が形成されてい
る。
【０３１３】
また、第１の電極４１０３は発光素子の陽極である。そして第２の電極４１０５は発光素
子の陰極である。つまり、第１の電極４１０３と第２の電極４１０５とで有機化合物を含
む層４１０４が挟まれているところが発光素子となる。図４１の構成では白色光を発光す
る。そして、発光素子の上部に赤色のカラーフィルター４１０６Ｒ、緑色のカラーフィル
ター４１０６Ｇ、青色のカラーフィルター４１０６Ｂを設けられており、フルカラー表示
を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス（
ＢＭともいう）４１０７が設けられている。
【０３１４】
上述した発光素子の構成は組み合わせて用いることができ、本発明の画素構成を有する
表示装置に適宜用いることができる。また、上述した表示パネルの構成や、発光素子は例
示であり、もちろん本発明の画素構成は他の構成の表示装置に適用することもできる。
【０３１５】
次に、表示パネルの画素部の部分断面図を示す。
【０３１６】
まず、トランジスタの半導体層に結晶性半導体膜（ポリシリコン（ｐ−Ｓｉ：Ｈ）膜）を
用いた場合について図４２及び図４３を用いて説明する。
【０３１７】
ここで、半導体層は、例えば基板上にアモルファスシリコン（ａ−Ｓｉ）膜を公知の成膜
法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む
半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜
などの非晶質構造を含む化合物半導体膜でも良い。
【０３１８】
そして、アモルファスシリコン膜をレーザ結晶化法や、ＲＴＡやファーネスアニール炉を
用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などとにより結晶化
させる。もちろん、これらを組み合わせて行っても良い。
【０３１９】
上述した結晶化によって、非晶質半導体膜に部分的に結晶化された領域が形成される。
【０３２０】
さらに、部分的に結晶性が高められた結晶性半導体膜を所望の形状にパターニングして
、結晶化された領域から島状の半導体膜を形成する。この半導体膜をトランジスタの半導
体層に用いる。なお、パターニングとは、膜を形状加工することをいい、フォトリソグラ
フィー技術によって膜のパターンを形成すること（例えば、感光性アクリルにコンタクト
ホールを形成することや、感光性アクリルをスペーサとなるように形状加工することも含
む）や、フォトリソグラフィー技術によってマスクパターンを形成し、当該マスクパター
ンを用いてエッチング加工を行うことなどをいう。
【０３２１】
図４２に示すように、基板４２１０１上に下地膜４２１０２が形成され、その上に半導体
層が形成されている。半導体層は駆動トランジスタ４２１１８のチャネル形成領域４２１
０３及びソース領域又はドレイン領域となる不純物領域４２１０５、並びに容量素子４２
１１９の下部電極となるチャネル形成領域４２１０６、ＬＤＤ領域４２１０７及び不純物
領域４２１０８を有する。なお、チャネル形成領域４２１０３及びチャネル形成領域４２
１０６にはチャネルドープが行われていても良い。
【０３２２】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜４２１０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（Ｓｉ
Ｏ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる
。
【０３２３】
半導体層上にはゲート絶縁膜４２１０９を介してゲート電極４２１１０及び容量素子の上
部電極４２１１１が形成されている。
【０３２４】
駆動トランジスタ４２１１８及び容量素子４２１１９を覆って層間絶縁膜４２１１２が形
成され、層間絶縁膜４２１１２上にコンタクトホールを介して配線４２１１３が不純物領
域４２１０５と接している。配線４２１１３に接して画素電極４２１１４が形成され、画
素電極４２１１４の端部及び配線４２１１３を覆って第２の層間絶縁物４２１１５が形成
されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。そ
して、画素電極４２１１４上に有機化合物を含む層４２１１６及び対向電極４２１１７が
形成され、画素電極４２１１４と対向電極４２１１７とで有機化合物を含む層４２１１６
が挟まれた領域では発光素子４２１２０が形成されている。
【０３２５】
また、図４２（ｂ）に示すように、容量素子４２１１９の下部電極の一部を構成するＬＤ
Ｄ領域が、上部電極４２１１１と重なるような領域４２２０１を設けても良い。なお、図
４２（ａ）と共通するところは共通の符号を用い、説明は省略する。
【０３２６】
また、図４３（ａ）に示すように、駆動トランジスタ４２１１８の不純物領域４２１０５
と接する配線４２１１３と同じ層に形成された第２の上部電極４２１３０１を有していて
も良い。なお、図４２（ａ）と共通するところは共通の符号を用い、説明は省略する。第
２の上部電極４２３０１と上部電極４２１１１とで層間絶縁膜４２１１２を挟みこみ、第
２の容量素子を構成している。また、第２の上部電極４２３０１は不純物領域４２１０８
と接しているため、上部電極４２１１１とチャネル形成領域４２１０６とでゲート絶縁膜
４２１０９を挟みこんで構成される第１の容量素子と、上部電極４２１１１と第２の上部
電極４２３０１とで層間絶縁膜４２１１２を挟みこんで構成される第２の容量素子と、が
並列に接続され、第１の容量素子と第２の容量素子からなる容量素子４２３０２を構成し
ている。この容量素子４２３０２の容量は第１の容量素子と第２の容量素子の容量を加算
した合成容量であるため、小さい面積で大きな容量の容量素子を形成することができる。
つまり、本発明の画素構成の容量素子として用いるとより開口率の向上が図れる。
【０３２７】
また、図４３（ｂ）に示すような容量素子の構成としても良い。基板４３１０１上に下地
膜４３１０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジ
スタ４３１１８のチャネル形成領域４３１０３及びソース領域又はドレイン領域となる不
純物領域４３１０５を有する。なお、チャネル形成領域４３１０３はチャネルドープが行
われていても良い。
【０３２８】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜４３１０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（Ｓｉ
Ｏ２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる
。
【０３２９】
半導体層上にはゲート絶縁膜４３１０６を介してゲート電極４３１０７及び第１の電極４
３１０８が形成されている。
【０３３０】
駆動トランジスタ４３１１８及び第１の電極４３１０８を覆って第１の層間絶縁膜４３１
０９が形成され、第１の層間絶縁膜４３１０９上にコンタクトホールを介して配線４３１
０が不純物領域４３１０５と接している。また、配線４３１１０と同じ材料からなる同層
の第２の電極４３１１１が形成される。
【０３３１】
さらに、配線４３１１０及び第２の電極４３１１１を覆うように第２の層間絶縁膜４３１
１２が形成され、第２の層間絶縁膜４３１１２上にコンタクトホールを介して、配線４３
１１０と接して画素電極４３１１３が形成されている。また、画素電極４３１１３のと同
じ材料からなる同層の第３の電極４３１１４が形成されている。ここで、第１の電極４３
１０８、第２の電極４３１１１及び第３の電極４３１１４からなる容量素子４３１１９が
形成される。
【０３３２】
画素電極４３１１３の端部と第３の電極４３１１４を覆って絶縁膜４３１１５が形成され
、絶縁膜４３１１５及び第３の電極４３１１４上に有機化合物を含む層４３１１６及び対
向電極４３１１７が形成され、画素電極４３１１３と対向電極４３１１７とで有機化合物
を含む層４３１１６が挟まれた領域では発光素子４３１２０が形成されている。
【０３３３】
上述したように、結晶性半導体膜を半導体層に用いたトランジスタの構成は図４２及び図
４３に示したような構成が挙げられる。なお、図４２及び図４３に示したトランジスタの
構造はトップゲートの構造のトランジスタの一例である。つまり、トランジスタはＰ型で
もＮ型でもよい。Ｎ型の場合には、ＬＤＤ領域はゲート電極と重なっていても良いし、ゲ
ート電極と重なっていなくても良いし、又はＬＤＤ領域の一部の領域が重なっていてもよ
い。さらに、ゲート電極はテーパー形状でもよく、ゲート電極のテーパー部の下部にＬＤ
Ｄ領域が自己整合的に設けられていても良い。また、ゲート電極は二つに限られず三以上
のマルチゲート構造でも良いし、一つのゲート電極でも良い。
【０３３４】
また、半導体層にポリシリコン（ｐ−Ｓｉ）を用いたトランジスタの構成として、基板と
半導体層の間にゲート電極が挟まれた構造、つまり、半導体層の下にゲート電極が位置す
るボトムゲートのトランジスタを適用した表示パネルの部分断面を図４６（ａ）に示す。
【０３３５】
基板４６０１上に下地膜４６０２が形成されている。さらに下地膜４６０２上にゲート
電極４６０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極
４６０４が形成されている。ゲート電極４６０３の材料にはリンが添加された多結晶シリ
コンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリ
サイドでもよい。
【０３３６】
また、ゲート電極４６０３及び第１の電極４６０４を覆うようにゲート絶縁膜４６０５が
形成されている。ゲート絶縁膜４６０５としては酸化珪素膜や窒化珪素膜などが用いられ
る。
【０３３７】
また、ゲート絶縁膜４６０５上に、半導体層が形成されている。半導体層は駆動トラン
ジスタ４６２２のチャネル形成領域４６０６、ＬＤＤ領域４６０７及びソース領域又はド
レイン領域となる不純物領域４６０８、並びに容量素子４６２３の第２の電極となるチャ
ネル形成領域４６０９、ＬＤＤ領域４６１０及び不純物領域４６１１を有する。なお、チ
ャネル形成領域４６０６及びチャネル形成領域４６０９はチャネルドープが行われていて
も良い。
【０３３８】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜４６０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ
２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０３３９】
半導体層を覆って第１の層間絶縁膜４６１２が形成され、第１の層間絶縁膜４６１２上に
コンタクトホールを介して配線４６１３が不純物領域４６０８と接している。また、配線
４６１３と同層に同じ材料で第３の電極４６１４が形成されている。第１の電極４６０４
、第２の電極、第３の電極４６１４によって容量素子４６２３が構成されている。
【０３４０】
また、第１の層間絶縁膜４６１２には開口部４６１５が形成されている。駆動トランジス
タ４６２２、容量素子４６２３及び開口部４６１５を覆うように第２の層間絶縁膜４６１
６が形成され、第２の層間絶縁膜４６１６上にコンタクトホールを介して、画素電極４６
１７が形成されている。また、画素電極４６１７の端部を覆って絶縁膜４６１８が形成さ
れている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素
電極４６１７上に有機化合物を含む層４６１９及び対向電極４６２０が形成され、画素電
極４６１７と対向電極４６２０とで有機化合物を含む層４６１９が挟まれた領域では発光
素子４６２１が形成されている。そして、発光素子４６２１の下部に開口部４６１５が位
置している。つまり、発光素子４６２１からの発光を基板側から取り出すときには開口部
４６１５を有するため透過率を高めることができる。
【０３４１】
また、図４６（ａ）において画素電極４６１７と同層に同じ材料を用いて第４の電極４６
２４を形成して、図４６（ｂ）のような構成としてもよい。すると、第１の電極４６０４
、第２の電極、第３の電極４６１４及び第４の電極４６２４によって構成される容量素子
４６２５を形成することができる。
【０３４２】
次に、トランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いた場合
について説明する。図４７にはトップゲートのトランジスタ、図４８及び図４９にはボト
ムゲートのトランジスタの場合について示す。
【０３４３】
アモルファスシリコンを半導体層に用いた順スタガ構造のトランジスタの断面を図４７（
ａ）に示す。基板４７０１上に下地膜４７０２が形成されている。さらに下地膜４７０２
上に画素電極４７０３が形成されている。また、画素電極４７０３と同層に同じ材料から
なる第１の電極４７０４が形成されている。
【０３４４】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜４７０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ
２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０３４５】
また、下地膜４７０２上に配線４７０５及び配線４７０６が形成され、画素電極４７０３
の端部が配線４７０５で覆われている。配線４７０５及び配線４７０６の上部にＮ型の導
電型を有するＮ型半導体層４７０７及びＮ型半導体層４７０８が形成されている。また、
配線４７０６と配線４７０５の間であって、下地膜４７０２上に半導体層４７０９が形成
されている。そして、半導体層４７０９の一部はＮ型半導体層４７０７及びＮ型半導体層
４７０８上にまで延長されている。なお、この半導体層はアモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）、微結晶半導体（μ−Ｓｉ：Ｈ）等の非結晶性を有する半導体膜で形成されてい
る。また、半導体層４７０９上にゲート絶縁膜４７１０が形成されている。また、ゲート
絶縁膜４７１０と同層の同じ材料からなる絶縁膜４７１１が第１の電極４７０４上にも形
成されている。なお、ゲート絶縁膜４７１０としては酸化珪素膜や窒化珪素膜などが用い
られる。
【０３４６】
また、ゲート絶縁膜４７１０上に、ゲート電極４７１２が形成されている。また、ゲー
ト電極と同層に同じ材料でなる第２の電極４７１３が第１の電極４７０４上に絶縁膜４７
１１を介して形成されている。第１の電極４７０４及び第２の電極４７１３で絶縁膜４７
１１を挟まれた容量素子４７１９が形成されている。また、画素電極４７０３の端部、駆
動トランジスタ４７１８及び容量素子４７１９を覆い、層間絶縁膜４７１４が形成されて
いる。
【０３４７】
層間絶縁膜４７１４及びその開口部に位置する画素電極４７０３上に有機化合物を含む層
４７１５及び対向電極４７１６が形成され、画素電極４７０３と対向電極４７１６とで有
機化合物を含む層４７１５が挟まれた領域では発光素子４７１７が形成されている。
【０３４８】
また、図４７（ａ）に示す第１の電極４７０４を図４７（ｂ）に示すように第１の電極４
７２０で形成してもよい。第１の電極４７２０は配線４７０５及び４７０６と同層の同一
材料で形成されている。
【０３４９】
また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用い
た表示パネルの部分断面を図４８に示す。
【０３５０】
基板４８０１上に下地膜４８０２が形成されている。さらに下地膜４８０２上にゲート
電極４８０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極
４８０４が形成されている。ゲート電極４８０３の材料にはリンが添加された多結晶シリ
コンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリ
サイドでもよい。
【０３５１】
また、ゲート電極４８０３及び第１の電極４８０４を覆うようにゲート絶縁膜４８０５が
形成されている。ゲート絶縁膜４８０５としては酸化珪素膜や窒化珪素膜などが用いられ
る。
【０３５２】
また、ゲート絶縁膜４８０５上に、半導体層４８０６が形成されている。また、半導体
層４８０６と同層に同じ材料からなる半導体層４８０７が形成されている。
【０３５３】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜４８０２としては、窒化アルミニウム（ＡｌＮ）や酸化珪素（ＳｉＯ
２）、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０３５４】
半導体層４８０６上にはＮ型の導電性を有するＮ型半導体層４８０８、４８０９が形成さ
れ、半導体層４８０７上にはＮ型半導体層４８１０が形成されている。
【０３５５】
Ｎ型半導体層４８０８、４８０９上にはそれぞれ配線４８１１、４８１２が形成され、Ｎ
型半導体層４８１０上には配線４８１１及び４８１２と同層の同一材料からなる導電層４
８１３が形成されている。
【０３５６】
半導体層４８０７、Ｎ型半導体層４８１０及び導電層４８１３からなる第２の電極が構成
される。なお、この第２の電極と第１の電極４８０４でゲート絶縁膜４８０５を挟み込ん
だ構造の容量素子４８２０が形成されている。
【０３５７】
また、配線４８１１の一方の端部は延在し、その延在した配線４８１１上部に接して画素
電極４８１４が形成されている。
【０３５８】
また、画素電極４８１４の端部、駆動トランジスタ４８１９及び容量素子４８２０を覆う
ように絶縁膜４８１５が形成されている。
【０３５９】
画素電極４８１４及び絶縁膜４８１５上には有機化合物を含む層４８１６及び対向電極４
８１７が形成され、画素電極４８１４と対向電極４８１７とで有機化合物を含む層４８１
６が挟まれた領域では発光素子４８１８が形成されている。
【０３６０】
容量素子の第２の電極の一部となる半導体層４８０７及びＮ型半導体層４８１０は設けな
くても良い。つまり第２の電極は導電層４８１３とし、第１の電極４８０４と導電層４８
１３でゲート絶縁膜が挟まれた構造の容量素子としてもよい。
【０３６１】
なお、図４８（ａ）において、配線４８１１を形成する前に画素電極４８１４を形成する
ことで、図４８（ｂ）に示すような、画素電極４８１４からなる第２の電極４８２１と第
１の電極４８０４でゲート絶縁膜４８０５が挟まれた構造の容量素子４８２２を形成する
ことができる。
【０３６２】
なお、図４８では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、
もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの
場合について、図４９（ａ）、（ｂ）を用いて説明する。
【０３６３】
図４９（ａ）に示すチャネル保護型構造のトランジスタは図４８（ａ）に示したチャネル
エッチ構造の駆動トランジスタ４８１９の半導体層４８０６のチャネルが形成される領域
上にエッチングのマスクとなる絶縁物４９０１が設けられている点が異なり、他の共通し
ているところは共通の符号を用いている。
【０３６４】
また、同様に、図４９（ｂ）に示すチャネル保護型構造のトランジスタは図４８（ｂ）に
示したチャネルエッチ構造の駆動トランジスタ４８１９の半導体層４８０６のチャネルが
形成される領域上にエッチングのマスクとなる絶縁物４９０１が設けられている点が異な
り、他の共通しているところは共通の符号を用いている。
【０３６５】
本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレ
イン領域など）に非晶質半導体膜を用いることで、製造コストを削減することができる。
【０３６６】
なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造
は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造の
ものを用いることができる。
【０３６７】
（実施の形態１０）
本発明の半導体装置は様々な電子機器の回路部に適用することができる。特に、電子機器
の表示部を構成する回路に本発明の半導体装置を用いることができる。そのような電子機
器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシ
ステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等
）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  
Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた
装置）などが挙げられる。
【０３６８】
図５０（Ａ）はディスプレイであり、筐体５０００１、支持台５０００２、表示部５００
０３、スピーカ部５０００４、ビデオ入力端子５０００５等を含む。なお、ディスプレイ
は、パーソナルコンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報
表示用表示装置が含まれる。
【０３６９】
図５０（Ｂ）はカメラであり、本体５０１０１、表示部５０１０２、受像部５０１０３、
操作キー５０１０４、外部接続ポート５０１０５、シャッター５０１０６等を含む。
【０３７０】
図５０（Ｃ）はコンピュータであり、本体５０２０１、筐体５０２０２、表示部５０２
０３、キーボード５０２０４、外部接続ポート５０２０５、ポインティングマウス５０２
０６等を含む。
【０３７１】
図５０（Ｄ）はモバイルコンピュータであり、本体５０３０１、表示部５０３０２、ス
イッチ５０３０３、操作キー５０３０４、赤外線ポート５０３０５等を含む。
【０３７２】
図５０（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）で
あり、本体５０４０１、筐体５０４０２、表示部Ａ５０４０３、表示部Ｂ５０４０４、記
録媒体（ＤＶＤ等）読み込み部５０４０５、操作キー５０４０６、スピーカ部５０４０７
等を含む。
【０３７３】
図５０（Ｆ）はゴーグル型ディスプレイであり、本体５０５０１、表示部５０５０２、
アーム部５０５０３を含む。
【０３７４】
図５０（Ｇ）はビデオカメラであり、本体５０６０１、表示部５０６０２、筐体５０６
０３、外部接続ポート５０６０４、リモコン受信部５０６０５、受像部５０６０６、バッ
テリ５０６０７、音声入力部５０６０８、操作キー５０６０９、接眼部５０６１０等を含
む。
【０３７５】
図５０（Ｈ）は携帯電話機であり、本体５０７０１、筐体５０７０２、表示部５０７０
３、音声入力部５０７０４、音声出力部５０７０５、操作キー５０７０６、外部接続ポー
ト５０７０７、アンテナ５０７０８等を含む。
【０３７６】
このように本発明は、あらゆる電子機器に適用することが可能である。
【０３７７】
（実施の形態１１）
本実施の形態において携帯電話の構成例について図５３を用いて説明する。
【０３７８】
表示パネル５３１０はハウジング５３００に脱着自在に組み込まれる。ハウジング５３
００は表示パネル５３１０のサイズに合わせて、形状や寸法を適宜変更することができる
。表示パネル５３１０を固定したハウジング５３００はプリント基板５３０１に嵌入され
モジュールとして組み立てられる。
【０３７９】
表示パネル５３１０はＦＰＣ５３１１を介してプリント基板５３０１に接続される。プ
リント基板５３０１には、スピーカ５３０２、マイクロフォン５３０３、送受信回路５３
０４、ＣＰＵ及びコントローラなどを含む信号処理回路５３０５が形成されている。この
ようなモジュールと、入力手段５３０６、バッテリ５３０７を組み合わせ、筐体５３０９
に収納する。表示パネル５３１０の画素部は筐体５３０９に形成された開口窓から視認で
きように配置する。
【０３８０】
表示パネル５３１０は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波
数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の
駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップを
ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で表示パネル５３１０に実装しても良い。あるい
は、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を
用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部と一体
形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した表示パネルの構成
は図４４（ａ）に一例を示してある。このような構成とすることで、表示装置の低消費電
力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携
帯電話機の低コスト化を図ることができる。
【０３８１】
また、さらに消費電力の低減を図るため、図４４（ｂ）や図４５（ａ）に示すように、基
板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そ
のＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などで表示パネルに実装しても良
い。そして、画素部には、図２の画素構成を用い、非晶質半導体膜をトランジスタの半導
体層に用いることで製造コストの削減を図ることができる。
【０３８２】
また、本実施例に示した構成は携帯電話機の一例であって、このような構成の携帯電話機
に限られず様々な構成の携帯電話機の回路部に本発明の半導体装置の原理を適用すること
ができる。
【０３８３】
（実施の形態１２）
図５１は表示パネル５１０１と、回路基板５１０２を組み合わせたＥＬモジュールを示
している。表示パネル５１０１は画素部５１０３、走査線駆動回路５１０４及び信号線駆
動回路５１０５を有している。回路基板５１０２には、例えば、コントロール回路５１０
６や信号分割回路５１０７などが形成されている。表示パネル５１０１と回路基板５１０
２は接続配線５１０８によって接続されている。接続配線にはＦＰＣ等を用いることがで
きる。
【０３８４】
表示パネル５１０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数
の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆
動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣ
ＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などで表示パネル５１０１に実装するとよい。ある
いは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板
を用いて表示パネル５１０１に実装しても良い。なお、一部の周辺駆動回路を基板上に画
素部と一体形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した構成は
図４４（ａ）に一例を示してある。
【０３８５】
また、さらに消費電力の低減を図るため、ガラス基板上にＴＦＴを用いて画素部を形成し
、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏ
ｎ  Ｇｌａｓｓ）表示パネルに実装してもよい。
【０３８６】
なお、非晶質半導体膜を、画素を構成するトランジスタの半導体層に適用する場合には、
基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、
そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で表示パネルに実装するとよい
。なお、基板上に画素部を形成し、その基板上に周辺駆動回路を形成したＩＣチップをＣ
ＯＧ等で実装した構成は図４４（ｂ）に一例を示してある。
【０３８７】
このＥＬモジュールによりＥＬテレビ受像機を完成させることができる。図５２は、Ｅ
Ｌテレビ受像機の主要な構成を示すブロック図である。チューナ５２０１は映像信号と音
声信号を受信する。映像信号は、映像信号増幅回路５２０２と、そこから出力される信号
を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路５２０３と、その映像
信号を駆動回路の入力仕様に変換するためのコントロール回路５１０６により処理される
。コントロール回路５１０６は、走査線側と信号線側にそれぞれ信号が出力する。デジタ
ル駆動する場合には、信号線側に信号分割回路５１０７を設け、入力デジタル信号をｍ個
に分割して供給する構成としても良い。
【０３８８】
チューナ５２０１で受信した信号のうち、音声信号は音声信号増幅回路５２０４に送ら
れ、その出力は音声信号処理回路５２０５を経てスピーカ５２０６に供給される。制御回
路５２０７は受信局（受信周波数）や音量の制御情報を入力部５２０８から受け、チュー
ナ５２０１や音声信号処理回路５２０５に信号を送出する。
【０３８９】
図５０（Ａ）に示すように、図５１のＥＬモジュールを筐体５０００１に組みこんで、
テレビ受像機を完成させることができる。ＥＬモジュールにより、表示部５０００３が形
成される。また、スピーカ部５０００４、ビデオ入力端子５０００５などが適宜備えられ
ている。
【０３９０】
勿論、テレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の
駅や空港などにおける情報表示盤や、街頭における広告表示盤などの回路部に本発明の半
導体装置の原理を適用することができる。
【実施例１】
【０３９１】
本実施例では、本発明の半導体装置を表示装置に適用した場合の画素レイアウトの構成例
を示す。
【０３９２】
図２９に示した画素２９１７の画素レイアウトを図６３に示す。
【０３９３】
図６３の画素は、走査線６３０１、配線６３０２、トランジスタ６３０７、容量素子６３
０８、画素電極６３０９、スイッチトランジスタ６３１０、スイッチトランジスタ６３１
１、スイッチトランジスタ６３１２、第１の信号線６３１８、第２の信号線６３１９及び
電源線６３２０を有する。
【０３９４】
トランジスタ６３０７のゲート端子と電気的に接続される配線と、電源線６３２０の一部
とにより容量素子６３０８が形成されている。また、トランジスタ６３０７は、第１端子
（ソース端子又はドレイン端子の一方）が電源線６３２０に接続され、第２端子（ソース
端子又はドレイン端子の他方）がスイッチトランジスタ６３１２の第１端子（ソース端子
又はドレイン端子の一方）、及びスイッチトランジスタ６３１１の第１端子（ソース端子
又はドレイン端子の一方）と接続されている。また、またトランジスタ６３０７のゲート
端子はスイッチトランジスタ６３１０の第１端子（ソース端子又はドレイン端子の一方）
と接続されている。スイッチトランジスタ６３１０の第２端子（ソース端子又はドレイン
端子の他方）は第２の信号線６３１９と接続され、スイッチトランジスタ６３１１の第２
端子（ソース端子又はドレイン端子の他方）は第１の信号線６３１８に接続されている。
また、スイッチトランジスタ６３１０の及びスイッチトランジスタ６３１１のゲート端子
は共に走査線６３０１に接続されている。スイッチトランジスタ６３１２は、ゲート端子
が配線６３０２に接続され、第２端子（ソース端子又はドレイン端子の他方）が画素電極
６３０９と接続されている。
【０３９５】
なお、トランジスタ６３０７、容量素子６３０８、スイッチトランジスタ６３１０、スイ
ッチトランジスタ６３１１、スイッチトランジスタ６３１２、第１の信号線６３１８、第
２の信号線６３１９及び電源線６３２０は図２９の画素のトランジスタ２９０７、容量素
子２９０８、スイッチ２９１０、スイッチ２９１１、スイッチ２９１２、第１の信号線２
９１８、第２の信号線２９１９及び電源線２９２０にそれぞれ対応する。そして、画素電
極６３０９上に有機化合物を含む層と対向電極とが形成されることにより図２９に示す発
光素子２９０９が完成する。
【０３９６】
なお、本実施例の画素レイアウトは一例であってこれに限定されない。
【図１】
2011248371.tif 000003
【図２】
2011248371.tif 000004
【図３】
2011248371.tif 000005
【図４】
2011248371.tif 000006
【図５】
2011248371.tif 000007
【図６】
2011248371.tif 000008
【図７】
2011248371.tif 000009
【図８】
2011248371.tif 000010
【図９】
2011248371.tif 000011
【図１０】
2011248371.tif 000012
【図１１】
2011248371.tif 000013
【図１２】
2011248371.tif 000014
【図１３】
2011248371.tif 000015
【図１４】
2011248371.tif 000016
【図１５】
2011248371.tif 000017
【図１６】
2011248371.tif 000018
【図１７】
2011248371.tif 000019
【図１８】
2011248371.tif 000020
【図１９】
2011248371.tif 000021
【図２０】
2011248371.tif 000022
【図２１】
2011248371.tif 000023
【図２２】
2011248371.tif 000024
【図２３】
2011248371.tif 000025
【図２４】
2011248371.tif 000026
【図２５】
2011248371.tif 000027
【図２６】
2011248371.tif 000028
【図２７】
2011248371.tif 000029
【図２８】
2011248371.tif 000030
【図２９】
2011248371.tif 000031
【図３０】
2011248371.tif 000032
【図３１】
2011248371.tif 000033
【図３２】
2011248371.tif 000034
【図３３】
2011248371.tif 000035
【図３４】
2011248371.tif 000036
【図３５】
2011248371.tif 000037
【図３６】
2011248371.tif 000038
【図３７】
2011248371.tif 000039
【図３８】
2011248371.tif 000040
【図３９】
2011248371.tif 000041
【図４０】
2011248371.tif 000042
【図４１】
2011248371.tif 000043
【図４２】
2011248371.tif 000044
【図４３】
2011248371.tif 000045
【図４４】
2011248371.tif 000046
【図４５】
2011248371.tif 000047
【図４６】
2011248371.tif 000048
【図４７】
2011248371.tif 000049
【図４８】
2011248371.tif 000050
【図４９】
2011248371.tif 000051
【図５０】
2011248371.tif 000052
【図５１】
2011248371.tif 000053
【図５２】
2011248371.tif 000054
【図５３】
2011248371.tif 000055
【図５４】
2011248371.tif 000056
【図５５】
2011248371.tif 000057
【図５６】
2011248371.tif 000058
【図５７】
2011248371.tif 000059
【図５８】
2011248371.tif 000060
【図５９】
2011248371.tif 000061
【図６０】
2011248371.tif 000062
【図６１】
2011248371.tif 000063
【図６２】
2011248371.tif 000064
【図６３】
2011248371.tif 000065
【図６４】
2011248371.tif 000066
【図６５】
2011248371.tif 000067
【図６６】
2011248371.tif 000068
【図６７】
2011248371.tif 000069
【手続補正書】
【提出日】平成23年10月20日(2011.10.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流源と、第１の回路と、第２の回路と、第１の容量素子と、第１乃至第４のスイッチと、第１のトランジスタと、を有し、
前記電流源は、前記第１のスイッチの一方の端子と電気的に接続され、
前記第１のスイッチの他方の端子は、前記第２のスイッチの一方の端子と電気的に接続され、
前記第１の回路は、前記第２のスイッチの一方の端子と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のスイッチの他方の端子と電気的に接続され、
前記第２の回路の第１の入力端子は、前記第２のスイッチの一方の端子と電気的に接続され、
前記第２の回路の第２の入力端子は、前記第１の容量素子と電気的に接続され、
前記第２の回路の出力端子は、前記第３のスイッチの一方の端子と電気的に接続され、
前記第３のスイッチの他方の端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のスイッチの一方の端子は、前記第１の容量素子と電気的に接続され、
前記第４のスイッチの他方の端子は、前記第２の回路の出力端子と電気的に接続され、
前記第１の回路は、前記第１の回路に電流が流れると前記第１の回路の端子間に電圧を発生させることができる機能を有し、
前記第２の回路は、前記第１の入力端子と前記第２の入力端子との電位差を検知し、増幅して出力する機能を有し、
前記第１乃至第４のスイッチは、導通又は非導通を制御することができる機能を有していることを特徴とする半導体装置。
【請求項２】
請求項１において、
第２の容量素子を有し、
前記第２の容量素子は、前記第１のトランジスタのゲートと電気的に接続されている
ことを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
前記第１の回路は第２のトランジスタを有し、
前記第２のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートと電気的に接続されていることを特徴とする半導体装置。
【請求項４】
請求項１又は２において、
前記第１の回路は抵抗素子を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、
前記第２の回路はオペアンプを有することを特徴とする半導体装置。
【手続補正書】
【提出日】平成23年10月21日(2011.10.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流源と、第１の回路と、第２の回路と、第１の容量素子と、第１乃至第４のスイッチと、第１のトランジスタと、を有し、
前記電流源は、前記第１のスイッチの一方の端子と電気的に接続され、
前記第１のスイッチの他方の端子は、前記第２のスイッチの一方の端子と電気的に接続され、
前記第１の回路は、前記第２のスイッチの一方の端子と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記第２のスイッチの他方の端子と電気的に接続され、
前記第２の回路の第１の入力端子は、前記第２のスイッチの一方の端子と電気的に接続され、
前記第２の回路の第２の入力端子は、前記第１の容量素子と電気的に接続され、
前記第２の回路の出力端子は、前記第３のスイッチの一方の端子と電気的に接続され、
前記第３のスイッチの他方の端子は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のスイッチの一方の端子は、前記第１の容量素子と電気的に接続され、
前記第４のスイッチの他方の端子は、前記第２の回路の出力端子と電気的に接続され、
前記第１の回路は、前記第１の回路に電流が流れると前記第１の回路の端子間に電圧を発生させることができる機能を有し、
前記第２の回路は、前記第１の入力端子と前記第２の入力端子との電位差を検知し、増幅して出力する機能を有し、
前記第１乃至第４のスイッチは、導通又は非導通を制御することができる機能を有していることを特徴とする半導体装置。
【請求項２】
請求項１において、
第２の容量素子を有し、
前記第２の容量素子は、前記第１のトランジスタのゲートと電気的に接続されている
ことを特徴とする半導体装置。
【請求項３】
請求項１又は２において、
前記第１の回路は第２のトランジスタを有し、
前記第２のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートと電気的に接続されていることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記第１の回路は抵抗素子を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、
前記第２の回路はオペアンプを有することを特徴とする半導体装置。