(57)【要約】【課題】後段のループフィルタの状態によらずに電流誤差を低減し、且つ、高速動作が可能なチャージポンプ回路を提供する。【解決手段】ＶＤＤの端子とノードＮ１との間に接続される定電流源Ｉ１と、ＶＳＳの端子とノードＮ２との間に接続される定電流源Ｉ２と、入出力端子ＩＣＰとノードＮ１との間に接続され信号ＵＰが入力するトランジスタＭＰ１と、入出力端子ＩＣＰとノードＮ２との間に接続され信号ＤＮが入力するトランジスタＭＮ１と、入出力端子ＩＣＰに入力側が接続される電圧増幅器１１と、ノードＮ１と電圧増幅器１１の出力側に接続され信号ＵＰの反転信号ＵＰＢが入力するトランジスタＭＰ２と、ノードＮ２と電圧増幅器１１の出力側に接続され信号ＤＮの反転信号ＤＮＢが入力するトランジスタＭＮ２とを備える。【選択図】図１
2011130518.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源端子と第１のノードとの間に接続される第１の定電流源と、
第２の電源端子と第２のノードとの間に接続される第２の定電流源と、
入出力端子と前記第１のノードとの間に接続され第１の信号が入力する第１の導電型の第１のトランジスタと、
前記入出力端子と前記第２のノードとの間に接続され第２の信号が入力する第２の導電型の第２のトランジスタと、
前記入出力端子に入力側が接続される電圧増幅器と、
前記第１のノードと前記電圧増幅器の出力側に接続され前記第１の信号の反転信号が入力する第１の導電型の第３のトランジスタと、
前記第２のノードと前記電圧増幅器の出力側に接続され前記第２の信号の反転信号が入力する第２の導電型の第４のトランジスタと、
を備えることを特徴とするチャージポンプ回路。
【請求項２】
請求項１に記載のチャージポンプ回路において、
前記電圧増幅器を、ボルテージフォロア回路に置き換えたことを特徴とするチャージポンプ回路。
【請求項３】
請求項１または２に記載のチャージポンプ回路において、
前記第１のトランジスタを第１のトランスミッションゲートに、前記第２のトランジスタを第２のトランスミッションゲートに、前記第３のトランジスタを第３のトランスミッションゲートに、前記第４のトランジスタを第４のトランスミッションゲートに、それぞれ置き換え、
前記第１のトランスミッションゲートは、前記第１の信号とその反転信号により、ＯＮ／ＯＦＦを制御し、
前記第２のトランスミッションゲートは、前記第２の信号とその反転信号によりＯＮ／ＯＦＦを制御し、
前記第３のトランスミッションゲートは、前記第１の信号とその反転信号により、前記第１のトランスミッションゲートのＯＮ／ＯＦＦと逆にＯＮ／ＯＦＦを制御し、
前記第４のトランスミッションゲートは、前記第２の信号とその反転信号により、前記第２のトランスミッションゲートのＯＮ／ＯＦＦと逆にＯＮ／ＯＦＦを制御するようにした、
ことを特徴とするチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相同期ループ回路（ＰＬＬ：Phase Locked Loop）を構成するチャージポンプ回路に関するものである。
【背景技術】
【０００２】
位相同期ループ回路は、基準周波数から任意の周波数の信号を生成する回路として、殆どの電子機器で使用されている回路技術である。一般的なＰＬＬ回路は、基準クロック、位相周波数比較器、チャージポンプ回路、ループフィルタ、電圧制御型発振器（ＶＣＯ：Voltage Controlled Oscillator）、および分周器から構成される。位相周波数比較器では、基準クロックと分周器出力（ＶＣＯ出力を分周器で周波数分周したもの）の位相を比較し、そこで得られた位相差に応じてチャージポンプ回路をＯＮ／ＯＦＦして、ループフィルタを構成する容量の充放電を行う。ループフィルタの出力端子はＶＣＯの周波数制御端子に接続され、ループブィルタの出力電圧に応じてＶＣＯの発振周波数が制御される。
【０００３】
ＰＬＬ回路は、この一巡ループにより基準クロックと分周器出力の位相差をゼロ（すなわち周波数差もゼロ）とするような負帰還動作を行う。このとき、基準クロックの周波数をｆREF、ＶＣＯの発振周波数をｆVCO、分周器の分周比をＮとすると、ｆVCO＝ｆREF×Ｎの関係となる。
【０００４】
また、ＰＬＬ回路は、上記のような基準クロックから任意の周波数の信号を生成する「周波数シンセサイザ機能」の他に、分周比Ｎを１として基準クロックの代わりに劣化したクロック信号を入力し、ＶＣＯ出力でクロック信号を再生する「クロックリカバリー機能」としても用いられる。
【０００５】
ＰＬＬ回路の適用例には、無線通信、音声・映像機器があるが、それぞれスペクトラムマスクへの対応や高音質・高解像度の要求から、ＰＬＬ回路には位相雑音やジッタ・不要スプリアスが小さく、純度の高い出力信号が要求される。
【０００６】
ＰＬＬ回路の出力信号の純度は、位相雑音を例にとると非特許文献１に代表される理論解析により算出が可能であるが、実際にはＰＬＬ回路の各構成要素は非理想的な動作となるため、理論値より劣化してしまうことが多い。
【０００７】
この点を鑑みた特許文献１では、チャージポンプ回路の非理想動作の１つである「オーバーシュート電流の発生」を低減するチャージポンプ回路が示されているが、後段のループフィルタの状態に依存してチャージポンプ電流の誤差が発生する問題は、解決されていない。以下に、図９を参照して、従来のチャージポンプ回路１０Ｅについて説明する。
【０００８】
図９は、定電流源Ｉ１，Ｉ２、ｐ型ＭＯＳトランジスタＭＰ１，ＭＰ２、ｎ型ＭＯＳトランジスダＭＮ１、ＭＮ２からなる従来のチャージポンプ回路１０Ｅと、そのチャージポンプ回路１０Ｅの電流入出力端子ＩＣＰに接続されるループフィルタ２０とからなる回路である。電位ＶＤＤおよび電位ＶＳＳは、それぞれ回路の最高電位および最低電位である。そして、ループフィルタ２０で生成された制御電圧ＶＣは、制御電圧ＶＣが増加すると発振周波数が上昇するＶＣＯ（図示せず）に接続される。
【０００９】
信号ＵＰは、通常は電位ＶＤＤとなっているが、位相周波数比較器で基準クロックと分周器出力との位相差を比較した結果、基準クロックに対し分周器出力の位相が遅れている場合に、その位相差の生じている期間だけ電位ＶＳＳとなり、ｐ型ＭＯＳトランジスタＭＰ１をＯＮする。このとき、従来のチャージポンプ回路１０Ｅは、定電流源Ｉ１の設定電流を電流入出力端子ＩＣＰから吐き出して、ループフィルタ２０の容量に電荷を充電する。これにより、制御電圧ＶＣが増大し、ＶＣＯの発振周波数が上昇する。
【００１０】
ここで、信号ＵＰが電位ＶＤＤ、すなわちｐ型ＭＯＳトランジスタＭＰ１がＯＦＦの状態を考える。ｐ型ＭＯＳトランジスタＭＰ２がない場合、定電流源Ｉ１からの電流経路は遮断され、ノードＮ１はフローティングとなるが、定電流源Ｉ１は図９には明示されないノードＮ１の浮遊容量に電位ＶＤＤとなるまで電荷を充電する。この状態から、信号ＵＰが電位ＶＳＳとなりｐ型ＭＯＳトランジスタＭＰ１がＯＮすると、チャージポンプ回路１０Ｅの入出力端子ＩＣＰの電流には、定電流源Ｉ１による電流の他に、ノードＮ１と制御電圧ＶＣとの電位差によって生じた電流も重畳され、この電位差がゼロとなるまで、過剰電流すなわちオーバーシュート電流をループフィルタ２０に吐き出す。
【００１１】
ｐ型ＭＯＳトランジスタＭＰ２は、ドレイン端子が電位ＶＳＳに接続され、信号ＵＰを反転した信号ＵＰＢでＯＮ／ＯＦＦ制御される。よって、ｐ型ＭＯＳトランジスタＭＰ１がＯＮの時は、ｐ型ＭＯＳトランジスタＭＰ２はＯＦＦとなり、ｐ型ＭＯＳトランジスタＭＰ１がＯＦＦの時は、ｐ型ＭＯＳトランジスタＭＰ２はＯＮとなるため、ノードＮ１がフローティングとなることはない。よって、ノードＮ１の浮遊容量による制御電位ＶＣの上昇は軽減し、オーバーシュート電流が低減される。
【００１２】
同様に、信号ＤＮは、通常は電位ＶＳＳとなっているが、位相周波数比較器で基準クロックと分周器出力との位相差を比較した結果、基準クロックに対し分周器出力の位相が進んでいる場合にその位相差の生じている期間だけ電位ＶＤＤとなり、ｎ型ＭＯＳトランジスタＭＮ１をＯＮする。このとき、従来のチャージポンプ回路１０Ｅは、電流入出力端子ＩＣＰから定電流源Ｉ２の設定電流を引き込み、ループフィルタ２０の容量から電荷を放電する。これにより、制御電圧ＶＣが減少し、ＶＣＯの発振周波数が低下する。
【００１３】
ここで、信号ＤＮが電位ＶＳＳ、すなわちｎ型ＭＯＳトランジスタＭＮ１がＯＦＦの状態を考える。ｎ型ＭＯＳトランジスタＭＮ２がない場合、定電流源Ｉ２への電流経路は遮断され、ノードＮ２はフローティングとなるが、定電流源Ｉ２は図９には明示されないノードＮ２の浮遊容量の電荷を電位ＶＳＳとなるまで放電する。この状態から信号ＤＮが電位ＶＤＤとなりｎ型ＭＯＳトランジスタＭＮ１がＯＮすると、チャージポンプ回路１０Ｅの入出力端子ＩＣＰの電流には、定電流源Ｉ２による電流の他に、ノードＮ２と制御電圧ＶＣとの電位差によって生じた電流も重畳され、この電位差がゼロとなるまで、過剰電流すなわちオーバーシュート電流をループフィルタ２０から引き込む。
【００１４】
ｎ型ＭＯＳトランジスタＭＮ２は、ドレイン端子が電位ＶＤＤに接続され、信号ＤＮを反転した信号ＤＮＢでＯＮ／ＯＦＦ制御される。よって、ｎ型ＭＯＳトランジネタＭＮ１がＯＮの時は、ｎ型ＭＯＳトランジスタＭＮ２はＯＦＦとなり、ｎ型ＭＯＳトランジスタＭＮ１がＯＦＦの時は、ｎ型ＭＯＳトランジスタＭＮ２がＯＮとなるため、ノードＮ２がフローティングとなることはない。よって、ノードＮ２の浮遊容量による制御電圧ＶＣの電位の低下は軽減し、オーバーシュート電流が低減される。
【００１５】
なお、ｐ型ＭＯＳトランジスタＭＰ２およびｎ型ＭＯＳトランジスタＭＮ２は、ゲート端子に供給される電位ＶＤＤおよび電位ＶＳＳに対して同一の性能となるように、それぞれｐ型ＭＯＳトランジスタＭＰ１およびｎ型ＭＯＳトランジスタＭＮ１と同一構造とし、半導体集積回路上においては隣接して配置される。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００２−３３００６７号公報
【非特許文献】
【００１７】
【非特許文献１】D・B・Leeson,“A simple model of feedback oscillator noise  spectrum”,Proc.IEEE,vol.54,pp.329-330,Feb.1966.
【発明の概要】
【発明が解決しようとする課題】
【００１８】
ところで、一般的にＰＬＬ回路は、位相周波数比較器での比較動作を高速化することで、ループによる性能向上や高速応答などの高性能化を図ることが出来る。図９のチャージポンプ回路１０Ｅにおいては、ｐ型ＭＯＳトランジスタＭＰ１，ＭＰ２およびｎ型ＭＯＳトランジスタＭＮ１，ＭＮ２の高速動作が求められる。
【００１９】
また、ＭＯＳトランジスタのスイッチ機能は、ドレイン端子、ゲート端子、ソース端子の動作点を適宜設定し、供給可能なドレイン電流ＩＤを変化させることにより、ＯＮ／ＯＦＦを実現している。通常、ＯＮの際には、ＭＯＳトランジスタを飽和領域で動作させ、ゲート・ソース間電圧ＶＧＳに応じたドレイン電流ＩＤを供給する。尚、飽和領域では、ゲート・ソース間電圧ＶＧＳが一定であれば、ドレイン・ソース間電圧ＶＤＳが変化してもドレイン電流ＩＤは一定となるが、ＭＯＳトランジスタの高速動作を得るためにゲートチャネル長を短くすると、ゲート・ソース間電圧ＶＧＳが一定でも、ドレイン電流ＩＤがドレイン・ソース間電圧ＶＤＳに依存するチャネル長変調の影響を受ける。
【００２０】
ここで、図９の従来のチャージポンプ回路１０Ｅにおいて、高速動作を得るために、ｐ型ＭＯＳトランジネタＭＰ１，ＭＰ２のゲートチャネル長を短くした場合を考える。このとき、Ｐ型ＭＯＳトランジスタＭＰ１のドレイン・ソース間電圧ＶＤＳはノードＮ１の電位と制御電圧ＶＣの電位差となり、ｐ型ＭＯＳトランジスタＭＰ２のドレイン・ソース間電圧ＶＤＳはノードＮ１の電位と電位ＶＳＳの電位差となる。よって、各ＭＯＳトランジスタＭＰ１，ＭＰ２の一方がＯＮした際に、ノードＮ１の電位すなわち各ＭＯＳトランジスタＭＰ１，ＭＰ２のソース電位は、チャネル長変調の影響で、定電流源Ｉ１によるドレイン電流ＩＤを流すために必要なドレイン・ソース間電圧ＶＤＳとゲート・ソース間電圧ＶＧＳとなるように適宜変動する。この電位変動は、各ＭＯＳトランジスタＭＰ１，ＭＰ２のＯＮ／ＯＦＦを切り替える際に発生し、ノードＮ１の浮遊容量に電荷の充放電を行うため、定電流源Ｉ１による設定電流に誤差が生じる。
【００２１】
同様に、図９の従来のチャージポンプ回路１０Ｅにおいて、高速動作を得るために、ｎ型ＭＯＳトランジスタＭＮ１，ＭＮ２のゲートチャネル長を短くした場合を考える。このとき、ｎ型ＭＯＳトランジスタＭＮ１のドレイン・ソース間電圧ＶＤＳはノードＮ２の電位と制御電圧ＶＣの電位差となり、ｎ型ＭＯＳトランジスタＭＮ２のドレイン・ソース間電圧ＶＤＳはノードＮ２の電位と電位ＶＤＤの電位差となる。よって、各ＭＯＳトランジスタＭＮ１，ＭＮ２の一方がＯＮした際に、ノードＮ２の電位すなわち各ＭＯＳトランジスタＭＮ１，ＭＮ２のソース電位は、チャネル長変調の影響で、定電流源Ｉ２によるドレイン電流ＩＤを流すために必要なドレイン・ソース間電圧ＶＤＳとゲート・ソース間電圧ＶＧＳとなるように適宜変動する。この電位変動は、各ＭＯＳトランジスタＭＮ１，ＭＮ２のＯＮ／ＯＦＦを切り替える際に発生し、ノードＮ２の浮遊容量に電荷の充放電を行うため、定電流源Ｉ２による設定電流に誤差が生じる。
【００２２】
また、ループフィルタ２０の状態すなわち制御電圧ＶＣの状態によって、ノードＮ１およびノードＮ２における電位変動の大きさが異なり、定電流源Ｉ１，Ｉ２に与える誤差が異なるため、従来のチャージポシプ回路１０Ｅにおいては、吐き出し電流と吸い込み電流が不平衡となり、ＰＬＬ回路の出力信号の純度を劣化させるという問題もある。
【００２３】
本発明は、上記問題点を解消し、後段のループフィルタの状態によらずに電流誤差を低減し、且つ、高速動作が可能なチャージポンプ回路を提供することにある。
【課題を解決するための手段】
【００２４】
上記目的を達成するために、請求項１にかかる発明のチャージポンプ回路は、第１の電源端子と第１のノードとの間に接続される第１の定電流源と、第２の電源端子と第２のノードとの間に接続される第２の定電流源と、入出力端子と前記第１のノードとの間に接続され第１の信号が入力する第１の導電型の第１のトランジスタと、前記入出力端子と前記第２のノードとの間に接続され第２の信号が入力する第２の導電型の第２のトランジスタと、前記入出力端子に入力側が接続される電圧増幅器と、前記第１のノードと前記電圧増幅器の出力側に接続され前記第１の信号の反転信号が入力する第１の導電型の第３のトランジスタと、前記第２のノードと前記電圧増幅器の出力側に接続され前記第２の信号の反転信号が入力する第２の導電型の第４のトランジスタと、備えることを特徴とする。
請求項２にかかる発明は、請求項１に記載のチャージポンプ回路において、前記電圧増幅器を、ボルテージフォロア回路に置き換えたことを特徴とする。
請求項３にかかる発明は、請求項１または２に記載のチャージポンプ回路において、前記第１のトランジスタを第１のトランスミッションゲートに、前記第２のトランジスタを第２のトランスミッションゲートに、前記第３のトランジスタを第３のトランスミッションゲートに、前記第４のトランジスタを第４のトランスミッションゲートに、それぞれ置き換え、前記第１のトランスミッションゲートは、前記第１の信号とその反転信号により、ＯＮ／ＯＦＦを制御し、前記第２のトランスミッションゲートは、前記第２の信号とその反転信号によりＯＮ／ＯＦＦを制御し、前記第３のトランスミッションゲートは、前記第１の信号とその反転信号により、前記第１のトランスミッションゲートのＯＮ／ＯＦＦと逆にＯＮ／ＯＦＦを制御し、前記第４のトランスミッションゲートは、前記第２の信号とその反転信号により、前記第２のトランスミッションゲートのＯＮ／ＯＦＦと逆にＯＮ／ＯＦＦを制御するようにした、ことを特徴とする。
【発明の効果】
【００２５】
本発明のチャージポンプ回路によれば、電圧増幅器あるいはボルテージフォロア回路の入力側を入出力端子に接続し、出力側を第３および第４のトランジスタの共通接続点に接続しているので、その共通接続点が入出力端子の電位と同電位になるよう制御される。このため、第１および第３のトランジスタの両端間の電圧、第２および第４のトランジスタの両端間の電圧が、それぞれ同一となる。よって、後段のループフィルタの状態によらずにチャージポンプ回路の電流誤差を低減し、且つ、高速動作も可能となるので、より純度の高いＰＬＬ出力信号を得ることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明における第１の実施形態を示すチャージポンプ回路１０Ａの回路図である。
【図２】本発明における第２の実施形態を示すチャージポンプ回路１０Ｂの回路図である。
【図３】本発明における第３の実施形態を示すチャージポンプ回路１０Ｃの回路図である。
【図４】本発明における第４の実施形態を示すチャージポンプ回路１０Ｄの回路図である。
【図５】チャージポンプ回路ブロック１０の動作確認回路の例を示す図である。
【図６】図５に示す動作確認回路のチャージポンプ回路ブロック１０への入力信号の例を示す波形図である。
【図７】図５に示す動作確認回路のチャージポンプ回路ブロック１０を従来のチャージポンプ回路１０Ｅとしたときに図６の信号を入力したときの出力電流の例を示す波形図である。
【図８】図５に示す動作確認回路のチャージポンプ回路ブロック１０を本発明の第１の実施形態のチャージポンプ回路１０Ａとしたときに図６の信号を入力したときの出力電流の例を示す波形図である。
【図９】従来のチャージポンプ回路１０Ｅとループフィルタ２０の例を示す回路図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施形態に関するいくつかの例について、図面を参照しながら説明する。尚、図面において、同一の構成、動作および効果を表す要素については、同一の符号を用いる。
【００２８】
＜第１の実施形態＞  図１に、本発明における第１の実施形態を示すチャージポンプ回路１０Ａを示す。図１に示すチャージポンプ回路１０Ａは、定電流源Ｉ１，Ｉ２、ｐ型ＭＯＳトランジスタＭＰ１，ＭＰ２、ｎ型ＭＯＳトランジスタＭＮ１，ＭＮ２、および電圧増幅器１１からなる。電位ＶＤＤおよび電位ＶＳＳは、それぞれ回路の最高電位および最低電位である。
【００２９】
図１におけるチャージポンプ回路１０Ａは、後段のループフィルタと接続される電流入出力端子ＩＣＰにおいて、信号ＵＰが電位ＶＳＳのときには、ｐ型ＭＯＳトランジスタＭＰ１がＯＮとなり、入力が電位ＶＤＤの端子に接続された定電流源Ｉ１の出力から一定の電流を後段のループフィルタに吐き出す。また、信号ＤＮが電位ＶＤＤのときには、ｎ型ＭＯＳトランジスタＭＮ１がＯＮとなり、出力が電位ＶＳＳの端子に接続された定電流源Ｉ２の入力に一定の電流が後段のループフィルタから引き込まれる。
【００３０】
さらにｐ型ＭＯＳトランジスタＭＰ２のソース端子は、定電流源Ｉ１の出力とｐ型ＭＯＳトランジスタＭＰ１のソース端子との接続点であるノードＮ１に接続され、信号ＵＰを反転した信号ＵＰＢでＯＮ／ＯＦＦ制御される。同様に、ｎ型ＭＯＳトランジスタＭＮ２のソース端子は、定電流源Ｉ２の入力とｎ型ＭＯＳトランジスタＭＮ１のソース端子との接続点であるノードＮ２に接続され、信号ＤＮを反転した信号ＤＮＢでＯＮ／ＯＦＦ制御される。また、電圧増幅器１１は、電流入出力端子ＩＣＰに接続された後段のルータフィルタの電圧を検出し、ｐ型ＭＯＳトランジスタＭＰ２とｎ型ＭＯＳトランジスタＭＮ２のドレイン端子に供給する緩衝器（バッファ）として機能する。
【００３１】
ここで、信号ＵＰが電位ＶＤＤで、信号ＵＰＢが電位ＶＳＳのときには、ｐ型ＭＯＳトランジスタＭＰ１はＯＦＦとなるが、ｐ型ＭＯＳトランジスタＭＰ２がＯＮとなるため、定電流源Ｉ１から電圧増幅器１１への電流経路ができる。
【００３２】
一方、信号ＵＰが電位ＶＳＳで、信号ＵＰＢが電位ＶＤＤのときには、ｐ型ＭＯＳトランジスタＭＰ２はＯＦＦとなるが、ｐ型ＭＯＳトランジスタＭＰ１がＯＮとなるため、定電流源Ｉ１から電流出力端子ＩＣＰの電流経路ができる。
【００３３】
さらに、ｐ型ＭＯＳトランジスタＭＰ２のドレイン端子には、電圧増幅器１１により電流入出力端子ＩＣＰに接続された後段のループフィルタの電圧、すなわちｐ型ＭＯＳトランジスタＭＰ１のドレイン電圧が供給されているため、後段のループフィルタの状態によらず、ｐ型ＭＯＳトランジスタＭＰ１のドレイン・ソース間電圧ＶＤＳおよびｐ型ＭＯＳトランジスタＭＰ２のドレイン・ソース間電圧ＶＤＳは同一となり、ノードＮ１の電位は常に一定の値となる。
【００３４】
以上のことから、ノードＮ１の電位変動による誤差電流の発生を回避できる。また、付加的な効果として、信号ＵＰおよび信号ＵＰＢによるＯＮ／ＯＦＦ制御の前後で、各ＭＯＳトランジスタＭＰ１，ＭＰ２のドレイン・ソース間電圧ＶＤＳに変化がないので、スイッチング動作が直ぐに安定し、高速動作が可能となる。
【００３５】
同様に、信号ＤＮが電位ＶＳＳで、信号ＤＮＢが電位ＶＤＤのときには、ｎ型ＭＯＳトランジスダＭＮ１はＯＦＦとなるが、ｎ型ＭＯＳトランジスタＭＮ２がＯＮとなるため、電圧増幅器１１から定電流源Ｉ２への電流経路ができる。
【００３６】
一方、信号ＤＮが電位ＶＤＤで、信号ＵＤＢ電位ＶＳＳのときには、ｎ型ＭＯＳトランジスタＭＮ２はＯＦＦとなるが、ｎ型ＭＯＳトランジスタＭＮ１がＯＮとなるため、電流出力端子ＩＣＰから定電流源Ｉ２への電流経路ができる。
【００３７】
さらに、ｎ型ＭＯＳトランジスタＭＮ２のドレインには、電圧増幅器１１により電流入出力端子ＩＣＰに接続された後段のループフィルタの電圧、すなわちｎ型ＭＯＳトランジスタＭＮ１のドレイン電圧が供給されているため、後段のループフィルタの状態によらず、ｎ型ＭＯＳトランジスタＭＮ１のドレイン・ソース間電圧ＶＤＳおよびｎ型ＭＯＳトランジスタＭＮ２のドレイン・ソース間電圧ＶＤＳは同一となり、ノードＮ２の電位は常に一定の値となる。
【００３８】
以上のことから、ノードＮ２の電位変動による誤差電流の発生を低減できる。また、付加的な効果として、信号ＤＮおよび信号ＤＮＢによるＯＮ／ＯＦＦ制御の前後で、各ＭＯＳトランジスタＭＮ１，ＭＮ２のドレイン・ソース間電圧ＶＤＳに変化がないので、スイッチング動作が直ぐに安定し、高速動作が可能となる。      
【００３９】
＜第２の実施形態＞
図２に、本発明における第２の実施形態を示すチャージポンプ回路１０Ｂを示す。このチャージポンプ回路１０Ｂは、図１の第１の実施形態のチャージポンプ回路１０Ａにおける電圧増幅器１１を、演算増幅器の出力端子を反転入力端子に接続したボルテージフォロア回路１２と置き換えたものである。ボルテージフォロア回路１２は、電圧増幅器１１と同等な動作が可能で、図２のチャージポンプ回路１０Ｂにおいても、誤差電流の低減と高速動作を実現することができる。
【００４０】
＜第３の実施形態＞  図３に、本発明における第３の実施形態を示すチャージポンプ回路１０Ｃを示す。このチャージポンプ回路１０Ｃは、図１の第１の実施形態のチャージポンプ回路１０Ａにおけるｐ型ＭＯＳトランジスタＭＰ１をｐ型ＭＯＳトランジスタとｎ型ＭＯＳトランジスタの互いのソース端子とドレイン端子を接続したトランスミッションゲートＴＭ１に置き換え、ｎ型ＭＯＳトランジスタＭＮ１をトランスミッションゲートＴＭ１と同一のトランスミッションゲートＴＭ２に置き換え、ｐ型ＭＯＳトランジスタＭＰ２をトランスミッションゲートＴＭ１と同一のトランスミッションゲートＴＭ３に置き換え、ｎ型ＭＯＳトランジスタＭＮ２をトランスミッションゲートＴＭ１と同一のトランスミッションゲートＴＭ４に置き換えたものである。
【００４１】
トランスミッションゲートＴＭ１のｐ型ＭＯＳトランジスタのゲート端子には信号ＵＰを、ｎ型ＭＯＳトランジスタのゲート端子には信号ＵＰＢを入力する。トランスミッションゲートＴＭ３のｐ型ＭＯＳトランジスタのゲート端子には信号ＵＰＢを、ｎ型ＭＯＳトランジスタのゲート端子には信号ＵＰを入力する。同様に、トランスミッションゲートＴＭ２のｎ型ＭＯＳトランジスタのゲート端子には信号ＤＮを、ｐ型ＭＯＳトランジスタのゲート端子には信号ＤＮＢを入力する。トランスミッションゲートＴＭ４のｎ型ＭＯＳトランジスタのゲート端子には信号ＤＮＢを、ｐ型ＭＯＳトランジスタのゲート端子には信号ＤＮを入力する。
【００４２】
各トランスミッションゲートＴＭ１〜ＴＭ４は、図１の第１の実施形態のチャージポンプ回路１０Ａにおける各トランジスタと同等の動作が可能で、図３のチャージポンプ回路においても誤差電流の低減と高速動作を実現することができる。
【００４３】
＜第４の実施形態＞
図４に、本発明における第４の実施形態を示すチャージポンプ回路１０Ｄを示す。このチャージポンプ回路１０Ｄは、図３の第３の実施形態のチャージポンプ回路１０Ｃにおける電圧増幅器１１を、演算増幅器の出力端子を反転入力端子に接続したボルテージフォロア回路１２に置き換えたものである。ボルテージフォロア回路１２は、電圧増幅器１１と同等な動作が可能で、図４のチャージポンプ回路１０Ｄにおいても、誤差電流の低減と高速動作を実現することができる。
【００４４】
＜誤差電流の低減と高速動作の例＞
図５に、チャージポンプ回路の動作確認回路の例を示す。図５において、チャージポンプ回路ブロック１０は、図９の従来のチャージポンプ回路１０Ｅ、または図１〜図４に示した第１〜第４の実施形態のいずれかのチャージポンプ回路１０Ａ〜１０Ｄをブロック化したものである。
【００４５】
ここで、信号ＵＰ，ＵＰＢ，ＤＮ，ＤＮＢ、電流入出力端子ＩＣＰ、電位ＶＤＤ，ＶＳＳは、図９の従来のチャージポンプ回路１０Ｅまたは図１〜図４に示した第１〜第４の実施形態のチャージポンプ回路１０Ａ〜１０Ｄにおける符号と同一であり、同一機能を有する。
【００４６】
図５において、チャージポンプ回路ブロック１０には、電位ＶＤＤの端子に定電圧源Ｅ１による直流電圧ＶＤＤ［Ｖ］が供給され、電位ＶＳＳの端子は接地されている。また、パルス発生器Ｐ１で発生したパルス電圧ＵＰ［Ｖ］と、そのパルス電圧ＵＰ［Ｖ］をインバータＩＮＶ１で反転したパルス電圧ＵＰＢ［Ｖ］は、それぞれ端子ＵＰ，ＵＰＢへ入力される。同様に、パルス発生器Ｐ２で発生したパルス電圧ＤＮ［Ｖ］と、そのパルス電圧ＤＮ［Ｖ］をインバータＩＮＶ２で反転したパルス電圧ＤＮＢ［Ｖ］は、それぞれ端子ＤＮ，ＤＮＢへ入力される。
【００４７】
ところで、一般にチャージポンプ回路の電流入出力端子ＩＣＰは、図９に例を示したループフィルタ２０と接続され、ループフィルタ２０を構成する容量に対して充放電動作を行う。よって、ループフィルタ２０を接続した状態では、電流入出力端子ＩＣＰの電圧が充放電動作に応じて常に変化するため、チャージポンプ回路自体の動作確認には適さない。
【００４８】
そこで、図５においては、ループフィルタ２０の代わりに定電圧源Ｅ２を接続し、電流入出力端子ＩＣＰに直流電圧ＶＣ［Ｖ］を擬似的に供給し、電流入出力端子ＩＣＰから入出力される電流を電流計Ａ１で確認する。尚、電流計Ａ１と定電圧源Ｅ２の間にあるバイアス用抵抗Ｒ１は、電流入出力端子ＩＣＰの電圧がＶＣ［Ｖ］に固定されないようにするためのもので、回路動作に彩響を与えないように、なるべく小さな抵抗値とする。また、電流計Ａ１の計測値は、チャージポンプ回路ブロック１０からの電流が図５の矢印ａの方向に流れる時に正の値を示し、矢印と逆方向に流れる時に負の値を示す。
【００４９】
図６の（ａ）〜（ｄ）に、ＶＤＤ［Ｖ］を１．８Ｖとしたときの、ＵＰ［Ｖ］、ＵＰＢ［Ｖ］、ＤＮ［Ｖ］、ＤＮＢ［Ｖ］の時間波形例を示す。ここで、ＵＰ［Ｖ］とＵＰＢ［Ｖ］、ＤＮ［Ｖ］とＤＮＢ［Ｖ］は、それぞれ反転の関係にある。
【００５０】
図７は、図５においてチャージポンプ回路ブロック１０を図９に示す従来のチャージポンプ回路１０Ｅとし、図６の（ａ）〜（ｄ）の信号を入力したときに電流計Ａ１で観測される出力電流波形例を示す。このとき、図９に示す従来のチャージポンプ回路１０Ｅの定電流源Ｉ１および定電流源Ｉ２は、２０μＡとしている。また、図７の（ａ）は、ＶＣ［Ｖ］＝ＶＤＤ［Ｖ］×０．２５のとき、図７の（ｂ）は、ＶＣ［Ｖ］＝ＶＤＤ［Ｖ］×０．５のとき、図７の（ｃ）は、ＶＣ［Ｖ］＝ＶＤＤ［Ｖ］×０．７５のときの出力電流波形例である。
【００５１】
図７の例においては、各波形とも電流の変化点で、オーバーシュート電流やアンダーシュート電流が発生し、また、出力電流が定電流源Ｉ１および定電流源Ｉ２の設定電流に達するまでに時間を要している。
【００５２】
図８は、図５において、チャージポンプ回路ブロック１０を図１に示した第１の実施形態のチャージポンプ回路１０Ａとし、図６の（ａ）〜（ｄ）の信号を入力したときに電流計Ａ１で観測される出力電流波形例を示す。このとき、図１に示す第１の実施形態によるチャージポンプ回路１０Ａの定電流源Ｉ１および定電流源Ｉ２は、２０μＡとしている。また、図７と同様に、図８の（ａ）は、ＶＣ［Ｖ］＝ＶＤＤ［Ｖ］×０．２５のとき、図８の（ｂ）は、ＶＣ［Ｖ］＝ＶＤＤ［Ｖ］×０．５のとき、図８の（ｃ）は、ＶＣ［Ｖ］＝ＶＤＤ［Ｖ］×０．７５のときの出力電流波形例である。
【００５３】
図８の例においては、各波形とも電流の変化点において、オーバーシュート電流やアンダーシュート電流が低減し、且つ、出力電流が定電流源Ｉ１および定電流源Ｉ２の設定電流に達するまでの時間が短い。これにより、本発明の第１の実施形態のチャージポンプ回路１０Ａによれば、従来のチャージポンプ回路１０Ｅに比べて誤差電流が低減され、且つ、高速動作を実現できることが確認できた。また、本発明における第２〜第４の実施形態のチャージポンプ回路１０Ｂ〜１０Ｄにおいても、第１の実施形態のチャージポンプ回路１０Ａと同等な動作が可能であることから、同様な効果が得られる。      
【００５４】
なお、本発明は、前記した第１〜第４の実施形態に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。たとえば、トランジスタはＭＯＳ型に限られず、バイポーラトランジスタを使用することもできる。この場合、ゲート端子はベース端子に、ドレイン端子はコレクタ端子に、ソース端子はエミッタ端子に置き換わる。
【符号の説明】
【００５５】
１０：チャージポンプ回路ブロック
１０Ａ〜１０Ｅ：チャージポンプ回路
１１：電圧増幅器  １２：ボルテージフォロア回路  ２０：ループフィルタ  ＩＣＰ：電流入出力端子
Ｎ１，Ｎ２：ノード  ＶＤＤ，ＶＳＳ：電位
ＵＰ，ＵＰＢ，ＤＮ，ＤＮＢ：入力信号
ＶＣ：制御電圧  Ｉ１，Ｉ２：定電流源  ＭＰ１，ＭＰ２：ｐ型ＭＯＳトランジスタ  ＭＮ１，ＭＮ２：ｎ型ＭＯＳトランジスタ  ＴＭ１〜ＴＭ４：トランスミッションゲート  Ｐ１，Ｐ２：パルス発生器
ＩＮＶ１，ＩＮＶ２：インバータ
Ａ１：電流計
Ｒ１：バイアス抵抗
Ｅ１，Ｅ２：定電圧源
【図１】
2011130518.tif 000003
【図２】
2011130518.tif 000004
【図３】
2011130518.tif 000005
【図４】
2011130518.tif 000006
【図５】
2011130518.tif 000007
【図６】
2011130518.tif 000008
【図７】
2011130518.tif 000009
【図８】
2011130518.tif 000010
【図９】
2011130518.tif 000011