(57)【要約】【課題】スタンバイモード時のオフリーク電流による出力電圧の上昇を抑制し、負荷回路を破壊から保護する電源制御回路及びＤＣ−ＤＣコンバータを提供する。【解決手段】第１のスイッチ素子と、少なくとも前記第１のスイッチ素子をオン・オフして出力電圧を一定に制御する動作モードと、前記第１のスイッチ素子の一端に電源電圧が供給された状態で前記第１のスイッチ素子をオフの状態に制御するスタンバイモードと、を有する制御回路と、前記スタンバイモードの場合に前記第１のスイッチ素子に流れるオフリーク電流が第１の電流値以上のとき、前記オフリーク電流を接地に流す保護回路と、を備えたことを特徴とする電源制御回路が提供される。【選択図】図１
2011130606.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチ素子と、
少なくとも前記第１のスイッチ素子をオン・オフして出力電圧を一定に制御する動作モードと、前記第１のスイッチ素子の一端に電源電圧が供給された状態で前記第１のスイッチ素子をオフの状態に制御するスタンバイモードと、を有する制御回路と、
前記スタンバイモードの場合に前記第１のスイッチ素子に流れるオフリーク電流が第１の電流値以上のとき、前記オフリーク電流を接地に流す保護回路と、
を備えたことを特徴とする電源制御回路。
【請求項２】
前記保護回路は、周囲温度が第１の温度以上のとき、前記オフリーク電流を接地に流すことを特徴とする請求項１記載の電源制御回路。
【請求項３】
前記保護回路は、前記動作モードから前記スタンバイモードに切り替わったときから第１の期間経過後に動作することを特徴とする請求項１または２に記載の電源制御回路。
【請求項４】
前記第１のスイッチ素子の他端と接地との間に接続され、前記制御回路により制御される第２のスイッチ素子をさらに備え、
前記保護回路は、前記第２のスイッチ素子をオンの状態にすることにより前記オフリーク電流を接地に流すことを特徴とする請求項１〜３のいずれか１つに記載の電源制御回路。
【請求項５】
前記保護回路は、前記第１のスイッチ素子の他端と接地との間に接続された第１のトランジスタを有し、前記第１のトランジスタをオンの状態にすることにより前記オフリーク電流を接地に流すことを特徴とする請求項１〜３のいずれか１つに記載の電源制御回路。
【請求項６】
請求項１〜５のいずれか１つに記載の電源制御回路と、
前記第１のスイッチ素子の他端と負荷回路との間に接続される第１のインダクタと、
前記負荷回路と並列に接続されるキャパシタと、
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御回路及びＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
近年、定格電流の大きい、モノリシック（１チップ）降圧ＤＣ−ＤＣコンバータが増えてきている。これらの、内蔵出力段のＭＯＳスイッチのサイズは大きくなってきている。
ＭＯＳスイッチやその他の部分における温度上昇を監視して、異常温度上昇時、ＤＣ−ＤＣコンバータの動作を停止させることによって、ＤＣ−ＤＣコンバータ回路を構成するＦＥＴの破損等の事故の発生を防止できるようにするための、温度保護回路の提案がある（例えば、特許文献１参照）。
【０００３】
また、低消費電力化のため、電源が印加されている状態でＤＣ−ＤＣコンバータの動作を停止させるスタンバイモードを備えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−８０８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ＤＣ−ＤＣコンバータはスタンバイモード時に高温にさらされたとき、ＭＯＳスイッチのオフの状態のときのリーク電流（オフリーク電流）により出力電圧が上昇し、負荷回路を破壊してしまう危険性がある。
本発明は、スタンバイモード時のオフリーク電流による出力電圧の上昇を抑制し、負荷回路を破壊から保護する電源制御回路及びＤＣ−ＤＣコンバータを提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、第１のスイッチ素子と、少なくとも前記第１のスイッチ素子をオン・オフして出力電圧を一定に制御する動作モードと、前記第１のスイッチ素子の一端に電源電圧が供給された状態で前記第１のスイッチ素子をオフの状態に制御するスタンバイモードと、を有する制御回路と、前記スタンバイモードの場合に前記第１のスイッチ素子に流れるオフリーク電流が第１の電流値以上のとき、前記オフリーク電流を接地に流す保護回路と、を備えたことを特徴とする電源制御回路が提供される。
【０００７】
また、本発明の他の一態様によれば、上記の電源制御回路と、前記第１のスイッチ素子の他端と負荷回路との間に接続される第１のインダクタと、前記負荷回路と並列に接続されるキャパシタと、を備えたことを特徴とするＤＣ−ＤＣコンバータが提供される。
【発明の効果】
【０００８】
本発明によれば、スタンバイモード時のオフリーク電流による出力電圧の上昇を抑制し、負荷回路を破壊から保護する電源制御回路及びＤＣ−ＤＣコンバータが提供される。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る電源制御回路を含むＤＣ−ＤＣコンバータの構成を例示する回路図である。
【図２】図１に表した電源制御回路の保護回路の構成を例示する回路図である。
【図３】本発明の第２の実施形態に係る電源制御回路を含むＤＣ−ＤＣコンバータの構成を例示する回路図である。
【図４】図３に表した電源制御回路の保護回路の構成を例示する回路図である。
【図５】本発明の第３の実施形態に係る電源制御回路を含むＤＣ−ＤＣコンバータの構成を例示する回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図面を参照して詳細に説明する。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１１】
図１は、本発明の第１の実施形態に係る電源制御回路を含むＤＣ−ＤＣコンバータの構成を例示する回路図である。
図１に表したように、ＤＣ−ＤＣコンバータ１は、電源制御回路２、インダクタ３、キャパシタ４、電圧検出回路５を備える。
【００１２】
ＤＣ−ＤＣコンバータ１は、電源制御回路２により生成された電源電圧Ｖｉｎと接地電位間でスイッチングする電圧を、インダクタ３及びキャパシタ４により平滑して負荷回路６に出力電圧Ｖｏｕｔを供給する降圧型のコンバータである。電圧検出回路５は、抵抗Ｒ１、Ｒ２を有し、出力電圧Ｖｏｕｔを分圧した電圧ＶＦＢを電源制御回路２に帰還する。
【００１３】
電源制御回路２は、第１のスイッチ素子Ｑ１、第２のスイッチ素子Ｑ２、電源端子７、駆動端子８、帰還端子９、制御端子１０、制御回路１１、保護回路１２を備える。そして、これらを同じ半導体基板に形成して１チップ化した構造を備える。
第１のスイッチ素子Ｑ１の一端は電源端子７に接続され、第１のスイッチ素子Ｑ１の他端は駆動端子８に接続されている。第２のスイッチ素子Ｑ２は、駆動端子８と接地との間に接続されている。すなわち、第２のスイッチ素子Ｑ２は、第１のスイッチ素子Ｑ１の他端と接地との間に接続されている。
【００１４】
電源端子７には、電源電圧Ｖｉｎが供給される。駆動端子８は、電源制御回路２の出力であり、上記のとおり、インダクタ３の一端が接続され、インダクタ３の他端に出力電圧Ｖｏｕｔが出力される。帰還端子９には、電圧検出回路５から電圧ＶＦＢが帰還される。制御端子１０には、ＤＣ−ＤＣコンバータ１、電源制御回路２の動作の開始・停止を制御するイネーブル信号ＥＮが入力される。
【００１５】
制御回路１１は、通常の動作モードの場合、電圧検出回路５により帰還される電圧ＶＦＢが一定となるように、第１のスイッチ素子Ｑ１、第２のスイッチ素子Ｑ２を交互にオン、オフして制御する。負荷回路６には、一定の出力電圧Ｖｏｕｔが出力される。
制御回路１１は、第１のスイッチ素子Ｑ１に制御信号ＣＨ、第２のスイッチ素子Ｑ２に制御信号ＣＬを出力する。また、制御回路１１には、制御端子１０からイネーブル信号ＥＮが入力される。
【００１６】
イネーブル信号ＥＮがハイレベルの場合、制御回路１１は、上記の通常の動作モードになる。すなわち、電源電圧Ｖｉｎが電源端子７に供給され、駆動端子８に電源電圧Ｖｉｎと接地電位との間でスイッチングする電圧が生成される。ＤＣ−ＤＣコンバータ１は、安定化された出力電圧Ｖｏｕｔを出力する。
【００１７】
イネーブル信号ＥＮがローレベルの場合、制御回路１１は、スタンバイモードになる。すなわち、電源電圧Ｖｉｎが電源端子７に供給された状態で、第１のスイッチ素子Ｑ１がオフの状態に制御される。第１のスイッチ素子Ｑ１の一端には、電源電圧Ｖｉｎが供給されている。
このように、制御回路１１は、通常の動作モードとスタンバイモードとを有し、イネーブル信号ＥＮにより切替えられる。
【００１８】
ここで、保護回路１２がない場合、第２のスイッチ素子Ｑ２は、制御回路１１の制御信号ＣＬにより制御される。スタンバイモードのとき、第２のスイッチ素子Ｑ２はオフ状態に制御される。そのため、駆動端子８は、ハイインピーダンスの状態になる。
【００１９】
スタンバイモードの場合はほとんどの機能が停止しており、ほとんど発熱しない。しかし、高温の環境に長時間放置された場合、チップの温度も上昇し、ダイオードやトランジスタなどの素子のリーク電流は増加する。ＤＣ−ＤＣコンバータ１の出力素子、すなわち第１のスイッチ素子Ｑ１は大面積であり、第１のスイッチ素子Ｑ１のオフリーク電流は大きくなる。
【００２０】
そのため、負荷回路６が停止状態でハイインピーダンスの状態であると、インダクタ３を通じた第１のスイッチ素子Ｑ１のオフリーク電流が、抵抗Ｒ１、Ｒ２に流れる。これにより出力電圧Ｖｏｕｔが上昇して、その電圧が負荷回路６の耐圧を超えてしまうと負荷回路６が破壊される危険性がある。
【００２１】
例えば、暑い地域で、自動車のダッシュボードの上などに、スタンバイモードの状態で置かれた場合、機器の使用温度として設定された上限値を越えることも想定される。負荷回路６として、例えば、低耐圧の微細プロセスのＤＳＰやＣＰＵなどが接続されている場合、その負荷回路６を破壊してしまう危険性がある。
【００２２】
なお、常温では、第１のスイッチ素子Ｑ１のオフリーク電流は微少であり、電圧検出回路５の抵抗Ｒ１、Ｒ２があるため、問題はない。
また、第２のスイッチ素子Ｑ２のオフリーク電流は、第１のスイッチ素子Ｑ１のオフリーク電流と比較して小さい。
【００２３】
保護回路１２は、制御回路１１がスタンバイモードの場合に第１のスイッチ素子Ｑ１に流れるオフリーク電流が第１の電流値以上のとき、オフリーク電流を接地に流す。
ここで、第１の電流値とは、第１のスイッチ素子Ｑ１のオフリーク電流により出力電圧Ｖｏｕｔが上昇し、負荷回路６の最大定格値を越える危険性のある第１のスイッチ素子Ｑ１のオフリーク電流の大きさである。
【００２４】
上記のとおり、第１のスイッチ素子Ｑ１のオフリーク電流は、周囲温度に依存する。従って、周囲温度を検出することにより、オフリーク電流を検出することができる。そこで、保護回路１２は、温度検出回路１３、制御信号生成回路１４などで構成することができる。
温度検出回路１３は、制御回路１１がスタンバイモードの場合に周囲温度が第１の温度以上のときハイレベルを出力する。通常の動作モードの場合、及びスタンバイモードの場合で周囲温度が第１の温度よりも低いときは、ローレベルを出力する。ここで、第１の温度とは、オフリーク電流が第１の電流値になる周囲温度である。
【００２５】
制御信号生成回路１４は、温度検出回路１３の出力、イネーブル信号ＥＮ、及び制御回路１１の第２のスイッチ素子Ｑ２を制御する制御信号ＣＬを入力して、第２のスイッチ素子Ｑ２を制御する制御信号ＣＭを出力する。制御回路生成回路１４は、通常の動作モードの場合、入力された制御信号ＣＬをそのまま制御信号ＣＭとして出力し、スタンバイモードの場合、温度検出回路１３の出力を制御信号ＣＭとして出力する回路である。
【００２６】
図２は、図１に表した電源制御回路の保護回路の構成を例示する回路図である。
図２に表したように、保護回路１２は、温度検出回路１３、制御信号生成回路１４を有する。
保護回路１２は、制御端子１０からイネーブル信号ＥＮ、制御回路１１から制御信号ＣＬを入力し、制御信号ＣＭを第２のスイッチ素子Ｑ２に出力する。
【００２７】
温度検出回路１３は、Ｎチャンネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳ）Ｎ１１、Ｎ１２、Ｐチャンネル型ＭＯＳＦＥＴ（以下、ＰＭＯＳ）Ｐ１１〜Ｐ１３、抵抗Ｒ３、Ｒ４を有する。
ＮＭＯＳ Ｎ１１及びＰＭＯＳ Ｐ１１は、ＣＭＯＳインバータを構成し、制御端子１０から入力されるイネーブル信号ＥＮを反転して信号ＥＮ−として出力する。
【００２８】
ＮＭＯＳ Ｎ１２のソースは接地に接続され、ドレインは、ＰＭＯＳ Ｐ１２のドレインに接続されている。ＰＭＯＳ Ｐ１２のソースとゲートは、抵抗Ｒ３を介して電源端子７に接続され、電源電圧Ｖｉｎが供給される。ＮＭＯＳ Ｎ１２のゲートには、信号ＥＮ−が入力される。
【００２９】
ＰＭＯＳ Ｐ１３のソースは電源端子７に接続され、電源電圧Ｖｉｎが供給される。ＰＭＯＳ Ｐ１３のゲートは、ＰＭＯＳ Ｐ１２のドレインに接続される。また、ＰＭＯＳ Ｐ１３のドレインは、抵抗Ｒ４を介して接地に接続される。
ここで、抵抗Ｒ３は、高温でのリーク電流が少ない、例えばポリシリコン抵抗などで構成される。ＰＭＯＳ Ｐ１２は、高温でリーク電流が増加する。
【００３０】
スタンバイモードの場合、イネーブル信号ＥＮはローレベルであり、イネーブル信号ＥＮを反転した信号ＥＮ−は、ハイレベルである。ＮＭＯＳ Ｎ１２は、オンの状態である。
低温時、ＰＭＯＳ Ｐ１２のリーク電流は少なく、抵抗Ｒ３の両端の間の電圧は小さい。そのため、ＰＭＯＳ Ｐ１３はオフの状態であり、抵抗Ｒ４の両端の間の電圧はローレベルである。
【００３１】
高温時、ＰＭＯＳ Ｐ１２のリーク電流が大きくなり、抵抗Ｒ３の両端の間の電圧が上昇する。第１の温度のとき、ＰＭＯＳ Ｐ１３はオンの状態になり、抵抗Ｒ４の両端の間の電圧はハイレベルになる。
このように、温度検出回路１３は、ＰＭＯＳ Ｐ１２を温度検出素子として用い、第１の温度を検出する。なお、ＰＭＯＳ Ｐ１２は、ＮＭＯＳで置き換えることもできる。また、温度検出回路１３としては、サーミスタなど他の温度検出素子を用いて構成してもよい。
【００３２】
また、通常の動作状態の場合、イネーブル信号ＥＮはハイレベルであり、イネーブル信号ＥＮを反転した信号ＥＮ−は、ローレベルである。ＮＭＯＳ Ｎ１２、ＰＭＯＳ Ｐ１３はオフの状態となり、温度検出回路１３の出力は、温度によらずローレベルとなる。
【００３３】
制御信号生成回路１４は、論理積回路（ＡＮＤ）１５、論理和回路（ＯＲ）１６を有する。制御信号生成回路１４は、温度検出回路１３の出力、イネーブル信号ＥＮを反転した信号ＥＮ−、及び第２のスイッチ素子Ｑ２を制御する制御回路１１の制御信号ＣＬを入力して、第２のスイッチ素子Ｑ２を制御する制御信号ＣＭを出力する。
【００３４】
温度検出回路１３の出力と信号ＥＮ−とが、ＡＮＤ１５に入力される。ＡＮＤ１５の出力と、制御回路１１から出力される制御信号ＣＬとが、ＯＲ１６に入力される。ＯＲ１６から制御信号ＣＭが出力される。この制御信号ＣＭが、保護回路１２の出力であり、第２のスイッチ素子Ｑ２の制御信号ＣＭとなる。
【００３５】
スタンバイモードの場合、イネーブル信号ＥＮがローレベルであり、イネーブル信号ＥＮを反転した信号ＥＮ−は、ハイレベルである。ＡＮＤ１５の出力には、温度検出回路１３の出力がそのまま出力される。また、制御回路１１からの制御信号ＣＬは、ローレベルである。従って、ＯＲ１６から出力される制御信号ＣＭには、温度検出回路１３の出力がそのまま出力される。
【００３６】
通常の動作モードの場合、イネーブル信号ＥＮはハイレベルであり、信号ＥＮ−は、ローレベルである。ＡＮＤ１５の出力は、温度検出回路１３の出力によらずローレベルとなる。従って、制御信号ＣＭには、制御回路１１から出力された制御信号ＣＬが、そのまま出力される。
【００３７】
なお、上記のとおり、温度検出回路１３の出力は、通常の動作モードの場合、温度によらずローレベルとなるため、ＡＮＤ１５は省略してもよい。すなわち、温度検出回路１３の出力を、そのままＯＲ１６に入力してもよい。
【００３８】
このように、保護回路１２から出力される制御信号ＣＭは、スタンバイモードの場合において、温度が第１の温度より低いときローレベルである。温度が第１の温度以上のとき、ハイレベルとなる。また、通常の動作モードの場合、温度によらず、制御回路１１から出力される制御信号ＣＬをそのまま出力する。
【００３９】
再度図１に戻ると、スタンバイモードの場合に周囲温度が第１の温度以上のとき、保護回路１２は、第１のスイッチ素子Ｑ１に流れるオフリーク電流を第２のスイッチ素子Ｑ２をオンの状態に制御して接地に流す。また、第１の温度より低い場合は、第２のスイッチ素子Ｑ２をオフの状態に制御する。
【００４０】
これにより、電源制御回路２を用いたＤＣ−ＤＣコンバータ１は、スタンバイモード時のオフリーク電流による出力電圧Ｖｏｕｔの上昇を抑制し、負荷回路６を破壊から保護することができる。
【００４１】
ところで、電源制御回路２が高温の状態になる重負荷の状態で、頻繁にスタンバイモードに切り替えられるような使い方もある。この場合、スタンバイモードに切り替わるたびに、保護回路１２が動作し、キャパシタ４から電荷を抜いてしまう。そのため出力電圧Ｖｏｕｔに達するまでの時間が必要となり効率上むだが多い。
【００４２】
図３は、本発明の第２の実施形態に係る電源制御回路を含むＤＣ−ＤＣコンバータの構成を例示する回路図である。
図３に表したように、ＤＣ−ＤＣコンバータ１Ａは、電源制御回路２Ａ、インダクタ３、キャパシタ４、電圧検出回路５を備える。
【００４３】
ＤＣ−ＤＣコンバータ１Ａは、図１に表したＤＣ−ＤＣコンバータ１の電源制御回路２を、電源制御回路２Ａに置き換えた構成である。ＤＣ−ＤＣコンバータ１Ａは、電源制御回路２Ａにより生成された電源電圧Ｖｉｎと接地電位間でスイッチングする電圧を、インダクタ３及びキャパシタ４により平滑して負荷回路６に出力電圧Ｖｏｕｔを供給する降圧型のコンバータである。
【００４４】
電源制御回路２Ａは、第１のスイッチ素子Ｑ１、第２のスイッチ素子Ｑ２、電源端子７、駆動端子８、帰還端子９、制御端子１０、制御回路１１、保護回路１２Ａを備える。そして、これらを同じ半導体基板に形成して１チップ化した構造を備える。電源制御回路２Ａは、図１に表した電源制御回路２の保護回路１２を保護回路１２Ａに置き換えた構成であり、これ以外については、電源制御回路２と同様である。
【００４５】
保護回路１２Ａは、温度検出回路１３、制御信号生成回路１４、ノイズ除去回路１７を有する。すなわち、保護回路１２Ａは、図１に表した保護回路１２にノイズ除去回路１７を追加した構成であり、これ以外については、保護回路１２と同様である。
【００４６】
ノイズ除去回路１７は、イネーブル信号ＥＮの第１の期間よりも短い負パルスを除去する回路である。これにより、上記のとおり頻繁にスタンバイモードに切り替わる場合に、キャパシタ４から電荷を抜いてしまうことによる効率上のむだを回避することができる。
ここで、第１の期間は、保護回路１２Ａが動作するスタンバイモードの最小の間隔であり、出力電圧Ｖｏｕｔの上昇率と許容される出力電圧Ｖｏｕｔなどから設定される。
【００４７】
図４は、図３に表した電源制御回路の保護回路の構成を例示する回路図である。
図４に表したように、保護回路１２Ａは、温度検出回路１３、制御信号生成回路１４、ノイズ除去回路１７を有する。
ノイズ除去回路１７はキャパシタで構成され、温度検出回路１３の出力、すなわち抵抗Ｒ４に並列に接続される。
【００４８】
保護回路１２Ａにおいては、ノイズ除去回路１７が、温度検出回路１２の抵抗Ｒ４と並列に接続されている。温度検出回路１３の出力の電位は、スタンバイモードの場合に周囲温度が第１の温度以上のとき、ノイズ除去回路１７により徐々に上昇する。そのため、スタンバイモードに切り替わった場合に、周囲温度が第１の温度以上のとき直ちにローレベルを出力することはない。
ノイズ除去回路１７は、動作モードからスタンバイモードに切り替わったときから第１の期間経過後に、ローレベルを出力し、保護回路１２Ａが動作する。
【００４９】
頻繁にスタンバイモードに切り替えられる場合も、短期間のスタンバイモードには応答せず、スタンバイモードが第１の期間連続した場合にノイズ除去回路１７からハイレベルが出力される。ノイズ除去回路１７により、第１の期間よりも短期間のスタンバイモードは除去される。この第１の期間は、上記のとおり保護回路１２Ａが動作するスタンバイモードの最小の期間であり、第１の温度、オフリーク電流、抵抗Ｒ４の抵抗値などに応じて設定される。
【００５０】
このように、保護回路１２Ａによれば、スタンバイモードに切り替わるたびに、キャパシタ４から電荷を抜いてしまうことによる効率上のむだを改善することができる。
【００５１】
ところで、図１に表した電源制御回路２においては、第２のスイッチ素子Ｑ２を備えた同期電流方式の構成を例示している。そのため、保護回路１２は、第２のスイッチ素子Ｑ２を制御して第１のスイッチ素子Ｑ１のオフリーク電流を接地に流している。
【００５２】
しかし、保護回路１２は、第１のスイッチ素子Ｑ１のオフリーク電流を接地に流せればよく、例えば、駆動端子８と接地との間、すなわち、第１のスイッチ素子Ｑ１の他端と接地との間に、クランプ回路を接続してもよい。また、オフリーク電流を流すトランジスタを設けてもよい。
【００５３】
図５は、本発明の第３の実施形態に係る電源制御回路を含むＤＣ−ＤＣコンバータの構成を例示する回路図である。
図５に表したように、ＤＣ−ＤＣコンバータ１Ｂは、電源制御回路２Ｂ、インダクタ３、キャパシタ４、電圧検出回路５を備える。
【００５４】
ＤＣ−ＤＣコンバータ１Ｂは、電源制御回路２Ｂにより生成された電源電圧Ｖｉｎと接地電位間でスイッチングする電圧を、インダクタ３及びキャパシタ４により平滑して負荷回路６に出力電圧Ｖｏｕｔを供給する降圧型のコンバータである。
ＤＣ−ＤＣコンバータ１Ｂは、図１に表したＤＣ−ＤＣコンバータ１の電源制御回路２を電源制御回路２Ｂに置き換えた構成であり、チョッパ方式のＤＣ−ＤＣコンバータである。
【００５５】
電源制御回路２Ｂは、第１のスイッチ素子Ｑ１、整流素子Ｄ１、電源端子７、駆動端子８、帰還端子９、制御端子１０、制御回路１１Ｂ、保護回路１２Ｂを備える。そして、これらを同じ半導体基板に形成して１チップ化した構造を備える。
電源制御回路２Ｂは、図１に表した電源制御回路２の第２のスイッチ素子Ｑ２、制御回路１１をそれぞれ整流素子Ｄ１、制御回路１１Ｂに置き換えた構成である。
【００５６】
制御回路１１Ｂは、電圧検出回路５により帰還される電圧ＶＦＢが一定となるように、第１のスイッチ素子Ｑ１を制御する。整流素子Ｄ１には、第１のスイッチ素子Ｑ１がオフの状態のときに、回生電流が流れる。負荷回路６には、一定の出力電圧Ｖｏｕｔが出力される。
【００５７】
制御回路１１Ｂは、第１のスイッチ素子Ｑ１にのみ制御信号ＣＨを出力し、制御信号ＣＬを出力しない点以外は、図１に表した制御回路１１と同様である。制御回路１１には、制御端子１０からイネーブル信号ＥＮが入力される。イネーブル信号ＥＮがハイレベルの場合は通常の動作モードになり、イネーブル信号ＥＮがローレベルの場合はスタンバイモードになる。
【００５８】
保護回路１２Ｂは、温度検出回路１３、第１のトランジスタＮ１を有する。温度検出回路１３については、図２に表した温度検出回路１３と同様である。
第１のトランジスタＮ１は、駆動端子８と接地との間、すなわち第１のスイッチ素子Ｑ１の他端と接地との間に接続され、温度検出回路１３の出力により制御される。
【００５９】
上記のとおり、温度検出回路１３の出力は、通常の動作モードの場合、温度によらずローレベルである。また、スタンバイモードの場合、低温時はローレベルであり、温度が上昇して第１の温度以上になると、ハイレベルになる。
【００６０】
そのため、第１のトランジスタＮ１は、通常の動作モードの場合、及びスタンバイモードの場合で低温時は、オフの状態に制御され、電源制御回路２Ｂの動作に影響を与えない。スタンバイモードの場合で、温度が上昇し第１の温度以上になると、第１のトランジスタＮ１はオンの状態に制御され、第１のスイッチ素子Ｑ１のオフリーク電流を接地に流す。
【００６１】
これにより、電源制御回路２Ｂを用いたＤＣ−ＤＣコンバータ１Ｂは、スタンバイモード時のオフリーク電流による出力電圧Ｖｏｕｔの上昇を抑制し、負荷回路６を破壊から保護することができる。
【００６２】
なお、図５に表した電源制御回路２Ｂにおいては、保護回路１２Ｂに温度検出回路１３を用いているが、図３に表したノイズ除去回路１７を追加することもできる。この場合、スタンバイモードに切り替わるたびに、キャパシタ４から電荷を抜いてしまうことによる効率上のむだをさらに改善することができる。
【００６３】
また、図１、図３、図５に表したように、本発明の実施形態に係る電源制御回路、及びＤＣ−ＤＣコンバータについて、降圧型の構成を例示して説明した。しかし、本発明は、これに限定されるものではなく、昇圧型、昇降圧型、逆電圧型の場合についても同様に実施できる。
【００６４】
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
【符号の説明】
【００６５】
１、１Ａ、１Ｂ  ＤＣ−ＤＣコンバータ
２、２Ａ、２Ｂ  電源制御回路
３  インダクタ
４  キャパシタ
５  電圧検出回路
６  負荷回路
７  電源端子
８  駆動端子
９  帰還端子
１０  制御端子
１１、１１Ｂ  制御回路
１２、１２Ａ、１２Ｂ  保護回路
１３  温度検出回路
１４  制御信号生成回路
１５  論理積回路（ＡＮＤ）
１６  論理和回路（ＯＲ）
１７  ノイズ除去回路
Ｒ１〜Ｒ４  抵抗
Ｑ１  第１のスイッチ素子
Ｑ２  第２のスイッチ素子
Ｎ１１、Ｎ１２  Ｎチャンネル型ＭＯＳＦＥＴ（ＮＭＯＳ）
Ｐ１１、Ｐ１２  Ｐチャンネル型ＭＯＳＦＥＴ（ＰＭＯＳ）
Ｄ１  整流素子
Ｎ１  第１のトランジスタ
【図１】
2011130606.tif 000003
【図２】
2011130606.tif 000004
【図３】
2011130606.tif 000005
【図４】
2011130606.tif 000006
【図５】
2011130606.tif 000007