(57)【要約】【課題】検出回路の欠陥に起因した検出精度の低下を抑制する。【解決手段】複数の検出回路Ｕの各々は、被検出物の有無に応じた検出信号Ｓを生成する。駆動回路２０は、複数の検出回路から検出信号Ｓを取得する。欠陥判定部３８は、複数の検出回路Ｕの各々における欠陥の有無を当該検出回路Ｕの検出信号Ｓに応じて判定する。駆動回路２０は、複数の検出回路Ｕに含まれる複数の第１検出回路Ｕ1および複数の第２検出回路Ｕ2のうち欠陥の総数が少ない方から検出信号Ｓを取得する。【選択図】図３
2011018101.tif 000002
【特許請求の範囲】
【請求項１】
被検出物の有無に応じた検出信号を各々が生成する複数の検出回路と、
前記複数の検出回路から前記検出信号を取得する駆動回路と、
前記複数の検出回路の各々における欠陥の有無を当該検出回路の検出信号に応じて判定する欠陥判定手段とを具備し、
前記駆動回路は、前記複数の検出回路に含まれる複数の第１検出回路および複数の第２検出回路のうち欠陥の総数が少ない方から前記検出信号を取得する
検出装置。
【請求項２】
被検出物の有無に応じた検出信号を各々が生成する複数の検出回路と、
前記複数の検出回路から前記検出信号を取得する駆動回路と、
前記複数の検出回路の各々における欠陥の有無を当該検出回路の検出信号に応じて判定する欠陥判定手段と、
前記複数の検出回路のうちの複数の第１検出回路の検出信号に応じた第１検出データと複数の第２検出回路の検出信号に応じた第２検出データとを生成する処理手段と、
前記複数の第１検出回路および前記複数の第２検出回路のうち欠陥の総数が少ない方の検出データを選択する選択手段と
を具備する検出装置。
【請求項３】
被検出物の有無に応じた検出信号を各々が生成する複数の検出回路と、
前記複数の検出回路から前記検出信号を取得する駆動回路と、
前記複数の検出回路のうちの複数の第１検出回路の検出信号に応じた第１検出データと複数の第２検出回路の検出信号に応じた第２検出データとを生成する処理手段と、
前記複数の検出回路における欠陥の有無を検出信号に応じて判定する欠陥判定手段と、
欠陥があると前記欠陥判定手段が判定した場合に、前記第１検出データと前記第２検出データとの平均を算定する平均手段と
を具備する検出装置。
【請求項４】
欠陥があると前記欠陥判定手段が判定した検出回路の総数が所定の閾値を上回る場合に警告を出力する制御手段
を具備する検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被検出物の有無（接近や接触）を検出する技術に関する。
【背景技術】
【０００２】
利用者の身体やペン型の指示部材（スタイラス）などの被検出物を検出する技術が従来から提案されている。例えば特許文献１には、受光素子を含む複数の検出回路が表示用の画素とともに行列状に配列された表示装置が開示されている。受光素子に対する照射光の照度（強度）に応じた検出信号が複数の検出回路の各々から外部装置に出力される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３１８８１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、配線の断線または短絡や受光素子の不良など様々な欠陥が検出回路には発生し得る。検出回路に欠陥が発生すると適正な検出信号が生成されないから、被検出物の高精度な検出が困難となる。欠陥が発生した検出回路の検出信号を補正する回路を設置すれば、被検出物の検出は可能となるが、検出装置の回路の規模が肥大化するという問題がある。以上の事情を考慮して、本発明は、検出回路の欠陥に起因した検出精度の低下を抑制することを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明の第１の態様に係る検出装置は、被検出物の有無に応じた検出信号を各々が生成する複数の検出回路と、複数の検出回路から検出信号を取得する駆動回路と、複数の検出回路の各々における欠陥の有無を当該検出回路の検出信号に応じて判定する欠陥判定手段とを具備し、駆動回路は、複数の検出回路に含まれる複数の第１検出回路および複数の第２検出回路のうち欠陥の総数が少ない方から検出信号を取得する。以上の態様においては、複数の第１検出回路および複数の第２検出回路のうち欠陥の総数が少ない方から検出信号が選択的に取得されるから、欠陥の有無に関わらず全部の検出回路から検出信号を取得する構成と比較して、検出回路の欠陥に起因した検出精度の低下が抑制されるという利点がある。
【０００６】
なお、「複数の第１検出回路および複数の第２検出回路のうち欠陥の総数が少ない方から検出信号を取得する」とは、検出信号の取得先となる複数の検出回路（第１検出回路および第２検出回路の一方）の欠陥数が、検出信号の取得先とならない複数の検出回路（第１検出回路および第２検出回路の他方）の欠陥数を下回ることを意味する。したがって、複数の第１検出回路および複数の第２検出回路に加えて複数の第３検出回路も検出信号の取得先の候補として含む構成も本発明の範囲に包含される。
【０００７】
第１の態様に係る検出装置の具体例において、複数の検出回路の各々は、複数の選択線と複数の検出線との各交差に対応して配置されるとともに選択線の選択により検出信号を検出線に出力し、複数の検出線は、２以上の第１検出回路が各々に接続された複数の第１検出線と、２以上の第２検出回路が各々に接続された複数の第２検出線とを含み、複数の第１検出線の各々は、複数の第２検出線の各間隙内に位置し、駆動回路は、各単位期間にて複数の選択線の各々を順次に選択する選択回路と、複数の第１検出線の各々に出力される検出信号を各単位期間にて取得する第１検出動作と、複数の第２検出線の各々に出力される検出信号を各単位期間にて取得する第２検出動作とを選択的に実行する出力回路とを含む。以上の態様においては、２以上の第１検出回路の集合（第１検出線）と２以上の第２検出回路の集合（第２検出線）とが分散して配置されるから、複数の第１検出回路（または複数の第２検出回路）が特定の領域内のみに偏在する構成と比較して、被検出物の検出に利用できる面積を確保し易いという利点がある。なお、以上の態様の具体例は例えば第１実施形態として後述される。
【０００８】
第１の態様に係る検出装置の具体例において、複数の検出回路の各々は、複数の選択線と複数の検出線との各交差に対応して配置されるとともに選択線の選択により検出信号を検出線に出力し、複数の選択線は、２以上の第１検出回路が各々に接続された複数の第１選択線と、２以上の第２検出回路が各々に接続された複数の第２選択線とを含み、複数の第１選択線の各々は、複数の第２選択線の各間隙内に位置し、駆動回路は、各単位期間にて複数の第１選択線の各々を順次に選択する第１検出動作と、各単位期間にて複数の第２選択線の各々を順次に選択する第２検出動作とを選択的に実行する選択回路と、複数の検出線の各々に出力される検出信号を各単位期間にて取得する出力回路とを含む。以上の態様においては、２以上の第１検出回路の集合（第１選択線）と２以上の第２検出回路の集合（第２選択線）とが分散して配置されるから、複数の第１検出回路（または複数の第２検出回路）が特定の領域内のみに偏在する構成と比較して、被検出物の検出に利用できる面積を確保し易いという利点がある。なお、以上の態様の具体例は例えば第２実施形態として後述される。
【０００９】
本発明の第２の態様に係る検出装置は、被検出物の有無に応じた検出信号を各々が生成する複数の検出回路と、複数の検出回路から検出信号を取得する駆動回路と、複数の検出回路の各々における欠陥の有無を当該検出回路の検出信号に応じて判定する欠陥判定手段と、複数の検出回路のうちの複数の第１検出回路の検出信号に応じた第１検出データと複数の第２検出回路の検出信号に応じた第２検出データとを生成する処理手段（例えば図８の処理部６２）と、複数の第１検出回路および複数の第２検出回路のうち欠陥の総数が少ない方の検出データを選択する選択手段（例えば図８の選択部６４）とを具備する。以上の態様においては、第１検出回路が生成した検出信号に応じた第１検出データと第２検出回路が生成した検出信号に応じた第２検出データとのうち欠陥の総数が少ない方の検出データが選択されるから、検出回路の欠陥の有無に関わらず全部の検出データを被検出物の検出に利用する構成と比較して、検出回路の欠陥に起因した検出精度の低下が抑制されるという利点がある。なお、第２の態様に係る検出装置の具体例は、例えば第３実施形態として後述される。
【００１０】
なお、第２の態様において「複数の第１検出回路および複数の第２検出回路のうち欠陥の総数が少ない方の検出データを選択する」とは、選択手段が選択する検出データに対応した複数の検出回路（複数の第１検出回路および複数の第２検出回路の一方）の欠陥数が、選択手段が選択しない複数の検出回路（複数の第１検出回路および複数の第２検出回路の他方）の欠陥数を下回ることを意味する。したがって、複数の第１検出回路の第１検出データと複数の第２検出回路の第２検出データとに加えて複数の第３検出回路の第３検出データも選択手段による選択の候補となる構成も本発明の範囲に包含される。
【００１１】
本発明の第３の態様に係る検出装置は、被検出物の有無に応じた検出信号を各々が生成する複数の検出回路と、複数の検出回路から検出信号を取得する駆動回路と、複数の検出回路のうちの複数の第１検出回路の検出信号に応じた第１検出データと複数の第２検出回路の検出信号に応じた第２検出データとを生成する処理手段（例えば図１０の処理部６２）と、複数の検出回路における欠陥の有無を検出信号に応じて判定する欠陥判定手段と、欠陥があると欠陥判定手段が判定した場合に、第１検出データと第２検出データとの平均を算定する平均手段（例えば図１０の平均部６６）とを具備する。以上の態様においては、複数の第１検出回路の第１検出データと複数の第２検出回路の第２検出データとが平均されるから、第１検出回路および第２検出回路の一方の欠陥の影響が平均後の検出データでは低減される。したがって、複数の検出回路の各々の検出信号を利用して被検出物を検出する構成と比較して、被検出物を高精度に検出できるという利点がある。なお、第３の態様に係る検出装置の具体例は、例えば第４実施形態として後述される。
【００１２】
第１の態様から第３の態様に係る検出装置の好適な態様は、欠陥が有ると欠陥判定手段が判定した検出回路の総数が所定の閾値を上回る場合に警告を出力する制御手段を具備する。以上の態様においては、欠陥の総数が閾値を上回る場合に警告が出力されるから、多数の欠陥に起因して高精度な検出ができないことを利用者が認識できるという利点がある。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係る検出装置のブロック図である。
【図２】第１実施形態に係る検出装置の検出回路の回路図である。
【図３】第１実施形態における第１検出回路と第２検出回路との関係を示す概念図である。
【図４】第１実施形態に係る検出装置の動作を示すタイミングチャートである。
【図５】第１実施形態に係る検出装置の制御回路の動作のフローチャートである。
【図６】第２実施形態における第１検出回路と第２検出回路との関係を示す概念図である。
【図７】第２実施形態に係る検出装置の動作を示すタイミングチャートである。
【図８】第３実施形態に係る検出装置のブロック図である。
【図９】第３実施形態に係る検出装置の制御回路の動作のフローチャートである。
【図１０】第４実施形態に係る検出装置のブロック図である。
【図１１】第４実施形態に係る検出装置の制御回路の動作のフローチャートである。
【発明を実施するための形態】
【００１４】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る検出装置１００Aのブロック図である。検出装置１００Aは、物体（被検出物）の検出に利用される機器（例えば、利用者の身体の接触を検出するタッチパネル）である。図１に示すように、検出装置１００Aは、複数の検出回路Ｕが配列された検出部１０と、各検出回路Ｕを駆動する駆動回路２０と、駆動回路２０を制御する制御回路３０とを具備する。駆動回路２０は、選択回路２２Aと出力回路２４Aとを含んで構成される。駆動回路２０は、複数の集積回路（チップ）で構成され得る。
【００１５】
検出部１０には、Ｘ方向に延在するＭ本の選択線１２と、各選択線１２に対をなしてＸ方向に延在するＭ本の初期化線１４と、Ｘ方向に交差するＹ方向に延在する２Ｎ本の検出線１６とが形成される（Ｍ，Ｎは自然数）。複数の検出回路Ｕは、Ｍ本の選択線１２（初期化線１４）と２Ｎ本の検出線１６との各交差に対応して縦Ｍ行×横２Ｎ列の行列状に配列される。
【００１６】
図２は、各検出回路Ｕの回路図である。図２においては、第ｉ行（ｉ＝１〜Ｍ）の第ｊ列（ｊ＝１〜２Ｎ）に位置する１個の検出回路Ｕが代表的に図示されている。検出回路Ｕは、被検出物の有無（接近や接触）に応じた検出信号Ｓ（Ｓ[i,j]）を生成する回路であり、図２に示すように、受光素子Ｅと増幅トランジスタＴAMPと選択スイッチＴSELと初期化スイッチＴRSTとを含んで構成される。受光素子Ｅは、当該受光素子Ｅに対する照射光の照度（強度）に応じた電流値の光電流ＩPを生成する。例えばフォトダイオードが受光素子Ｅとして好適に採用される。受光素子Ｅに対する照射光の照度は、検出部１０の上方における被検出物の有無や遠近に応じて変化する。
【００１７】
増幅トランジスタＴAMPと選択スイッチＴSELと初期化スイッチＴRSTとは、例えば、基板の表面に受光素子Ｅとともに形成されたトランジスタ（例えば、半導体層が低温ポリシリコンで形成された薄膜トランジスタ）で構成される。なお、検出回路Ｕを構成する各トランジスタの導電型は任意である。
【００１８】
増幅トランジスタＴAMPは、自身のゲートの電位に応じた検出信号（光電流ＩPを増幅した電流信号）Ｓ[i,j]を生成する要素であり、給電線１８と第ｊ列の検出線１６との間に介在する。給電線１８には電源回路（図示略）から所定の電位ＶRSTが供給される。増幅トランジスタＴAMPのゲートは受光素子Ｅ（陰極）に接続される。
【００１９】
選択スイッチＴSELは、検出信号Ｓ[i,j]の経路上に配置され、検出線１６に対する検出信号Ｓ[i,j]の出力の許否を制御する。具体的には、第ｊ列の検出回路Ｕの選択スイッチＴSELは、給電線１８と第ｊ列の検出線１６とを結ぶ経路上に、増幅トランジスタＴAMPに対して直列に配置される。第ｉ行の各検出回路Ｕにおける選択スイッチＴSELのゲートは、第ｉ行の選択線１２に対して共通に接続される。
【００２０】
初期化スイッチＴRSTは、増幅トランジスタＴAMPのゲートと給電線１８（または他の配線）との間に介在して両者の電気的な接続（導通／非導通）を制御する。第ｉ行の各検出回路Ｕにおける初期化スイッチＴRSTのゲートは、第ｉ行の初期化線１４に対して共通に接続される。
【００２１】
図３に示すように、検出部１０内の複数の検出回路Ｕは、複数の第１検出回路Ｕ1と複数の第２検出回路Ｕ2とに区分される。第１検出回路Ｕ1は、奇数列（第(2n-1)列）に位置する検出回路Ｕであり、第２検出回路Ｕ2は、偶数列（第２ｎ列）に位置する検出回路Ｕである（ｎ＝１〜Ｎ）。すなわち、Ｙ方向に配列するＭ個の第１検出回路Ｕ1の集合（奇数列）と、Ｙ方向に配列するＭ個の第２検出回路Ｕ2の集合（偶数列）とが、検出部１０内にてＸ方向に沿って交互に配置される。したがって、Ｎ個の第１検出回路Ｕ1とＮ個の第２検出回路Ｕ2とが１行内に存在する。
【００２２】
また、２Ｎ本の検出線１６は、図３に示すように、Ｍ個の第１検出回路Ｕ1が各々に接続されたＮ本の第１検出線１６１と、Ｍ個の第２検出回路Ｕ2が各々に接続されたＮ本の第２検出線１６２とに区分される。第１検出線１６１は奇数列（第(2n-1)列）に位置し、第２検出線１６２は偶数列（第２ｎ列）に位置する。
【００２３】
図１の制御回路３０は、各第１検出回路Ｕ1の駆動で検出信号Ｓ[i,2n-1]を取得する第１検出動作と、各第２検出回路Ｕ2の駆動で検出信号Ｓ[i,2n]を取得する第２検出動作とを、駆動回路２０に選択的に実行させる。第１検出動作は、図４に示す各単位期間（垂直走査期間）ＰUにて複数の検出回路Ｕを行単位で順次に選択し、選択行（第ｉ行）の２Ｎ個の検出回路ＵのうちＮ個の第１検出回路Ｕ1の各々が生成した検出信号Ｓ[i,2n-1]（Ｓ[i,1]，Ｓ[i,3]，Ｓ[i,5]，……，Ｓ[i,2N-1]）を各第１検出線１６１から取得する動作である。他方、第２検出動作は、複数の検出回路Ｕを各単位期間ＰUにて行単位で順次に選択し、選択行（第ｉ行）の２Ｎ個の検出回路ＵのうちＮ個の第２検出回路Ｕ2の各々が生成した検出信号Ｓ[i,2n]（Ｓ[i,2]，Ｓ[i,4]，Ｓ[i,6]，……，Ｓ[i,2N]）を各第２検出線１６２から取得する動作である。制御回路３０は、第１検出動作および第２検出動作の何れかを選択し、選択した検出動作を指示する制御信号ＧXを駆動回路２０（出力回路２４A）に出力する。駆動回路２０による検出動作を制御回路３０が選択する処理については後述する。
【００２４】
図１の選択回路２２Aは、各選択線１２の選択／非選択を指定する選択信号ＧSEL[i]（ＧSEL[1]〜ＧSEL[M]）を生成して第ｉ行の選択線１２に出力し、初期化信号ＧRST[i]（ＧRST[1]〜ＧRST[M]）を生成して第ｉ行の初期化線１４に出力する（図２参照）。なお、選択信号ＧSEL[1]〜ＧSEL[M]を生成する回路と初期化信号ＧRST[1]〜ＧRST[M]を生成する回路とを別個に実装した構成も採用される。
【００２５】
図４に示すように、各単位期間ＰUはＭ個の選択期間ＰSEL[1]〜ＰSEL[M]を含む。選択信号ＧSEL[i]は、各単位期間ＰU内の選択期間ＰSEL[i]にてハイレベル（第ｉ行の選択を意味するアクティブレベル）に設定され、選択期間ＰSEL[i]以外ではローレベルに維持される。初期化信号ＧRST[i]は、選択期間ＰSEL[i]の開始前の所定の期間内にてハイレベル（アクティブ）に設定され、当該期間以外ではローレベルに維持される（図示略）。
【００２６】
初期化信号ＧRST[i]がハイレベルに設定されると、第ｉ行の２Ｎ個の検出回路Ｕ（Ｕ1，Ｕ2）の各々の初期化スイッチＴRSTがオン状態に遷移する。したがって、第ｉ行の各増幅トランジスタＴAMPのゲートの電位は給電線１８の電位ＶRSTに初期化される。そして、初期化信号ＧRST[i]がローレベルに変化することで第ｉ行の各初期化スイッチＴRSTがオフ状態に遷移すると、増幅トランジスタＴAMPのゲートは電気的なフローティング状態となる。したがって、増幅トランジスタＴAMPのゲートの電位は、受光素子Ｅの光電流ＩPに応じた電位に設定される。
【００２７】
図４に示すように、選択期間ＰSEL[i]では、選択信号ＧSEL[i]がハイレベルに設定されることで、第ｉ行の２Ｎ個の検出回路Ｕ（Ｕ1，Ｕ2）の各々の選択スイッチＴSELがオン状態に遷移する。したがって、第ｉ行の２Ｎ個の検出回路Ｕの各々においては、増幅トランジスタＴAMPに流れる電流を検出信号Ｓ[i,j]として第ｊ列の検出線１６に出力することが可能な状態となる。増幅トランジスタＴAMPのゲートの電位は光電流ＩPに応じて設定されるから、検出信号Ｓ[i,j]は、受光素子Ｅに対する照射光の照度に応じた電流値の電流信号となる。
【００２８】
図１の出力回路２４Aは、図３に示すように、Ｎ個のスイッチ４２[1]〜４２[N]と信号処理回路４４とを含んで構成される。スイッチ４２[n]は、相隣接する第(2n-1)列の第１検出線１６１（ａ端）と第２ｎ列の第２検出線１６２（ｂ端）とを選択的に信号処理回路４４に導通させる。スイッチ４２[1]〜４２[N]は、制御回路３０から供給される制御信号ＧXに応じて制御される。
【００２９】
第１検出動作を選択した場合、制御回路３０は、図４に示すように、第１検出線１６１（ａ端）の選択を意味するハイレベルの制御信号ＧXをスイッチ４２[1]〜４２[N]に出力する。スイッチ４２[1]〜４２[N]は、制御信号ＧXに応じてＮ本の第１検出線１６１（第１検出回路Ｕ1）を信号処理回路４４に導通させる。したがって、各単位期間ＰU内の選択期間ＰSEL[1]〜ＰSEL[M]の各々では、図４に示すように、第ｉ行の２Ｎ個の検出回路ＵのうちＮ個の第１検出回路Ｕ1にて生成されたＮ系統の検出信号Ｓ[i,2n-1]（Ｓ[i,1]，Ｓ[i,3]，Ｓ[i,5]，……，Ｓ[i,2N-1]）が各第１検出線１６１を介して信号処理回路４４に並列に供給される。すなわち、駆動回路２０（出力回路２４A）は第１検出動作を実行する。他方、信号処理回路４４とＮ本の第２検出線１６２とは電気的に絶縁されるから、各第２検出回路Ｕ2の増幅トランジスタＴAMPに電流（検出信号Ｓ[i,2n]）は流れない。
【００３０】
第２検出動作を選択した場合、制御回路３０は、図４に示すように制御信号ＧXをローレベル（第２検出線１６２の選択を意味するレベル）に設定することで、Ｎ本の第２検出線１６２（第２検出回路Ｕ2）を信号処理回路４４に導通させる。したがって、各単位期間ＰU内の選択期間ＰSEL[i]では、図４に示すように、第ｉ行の２Ｎ個の検出回路ＵのうちＮ個の第２検出回路Ｕ2にて生成されたＮ系統の検出信号Ｓ[i,2n]（Ｓ[i,2]，Ｓ[i,4]，Ｓ[i,6]，……，Ｓ[i,2N]）が各第２検出線１６２を介して信号処理回路４４に並列に供給される。すなわち、駆動回路２０は第２検出動作を実行する。他方、信号処理回路４４とＮ本の第１検出線１６１とは電気的に絶縁されるから、各第１検出回路Ｕ1の増幅トランジスタＴAMPに電流（検出信号Ｓ[i,2n-1]）は流れない。
【００３１】
図３の信号処理回路４４は、検出部１０から並列に供給されるＮ系統の検出信号Ｓを選択期間ＰSEL[i]内にて順次に選択して１系統の検出信号ＳOUTを出力するＰ/Ｓ（parallel to serial）変換器である。検出信号ＳOUTは、制御回路３０を介して外部装置に供給されたうえで被検出物の有無の判定や被検出物の形状の特定に利用される。なお、制御回路３０が検出信号ＳOUTを利用して被検出物の有無や形状を判別する構成も採用される。
【００３２】
各検出回路Ｕには、配線の短絡または断線や各要素（受光素子Ｅやトランジスタ）の不良などの欠陥が発生し得る。制御回路３０は、複数の検出回路Ｕの各々について欠陥の有無を判定する欠陥判定部３８を具備する。制御回路３０は、複数の第１検出回路Ｕ1および複数の第２検出回路Ｕ2のうち欠陥の総数が少ない方を利用した検出動作（第１検出動作／第２検出動作）を選択して駆動回路２０に指示する。図５は、制御回路３０が駆動回路２０の検出動作（第１検出動作／第２検出動作）を選択する処理のフローチャートである。例えば検出装置１００Aの電源の投入後に図５の処理が実行される。
【００３３】
図５の処理に先立ち、検出部１０の各検出回路Ｕに対する照射光の照度が略同等となる状況が生成される。例えば、全面が所定の階調に設定された用紙（例えばグレーカード）を利用者が検出部１０に近接して配置することで、各検出回路Ｕの照度が略同等に設定される。図５の処理を開始すると、制御回路３０は、適正範囲Ａ（上限値および下限値）を設定する（ＳA1）。適正範囲Ａは、検出回路Ｕの欠陥の有無を判定する基準となる範囲（閾値）であり、例えば操作部（図示略）に対する利用者からの操作に応じて可変に設定される。図５の処理の実行時の各検出回路Ｕに対する照度は、欠陥がない各検出回路Ｕの検出信号Ｓ[i,j]の電流値が適正範囲Ａ内に包含されるように設定される。
【００３４】
制御回路３０は、検出部１０の全部の検出回路Ｕ（第１検出回路Ｕ1および第２検出回路Ｕ2の双方）から検出信号Ｓ[i,j]（検出信号ＳOUT）を取得する（ＳA2）。例えば、制御回路３０は、制御信号ＧXをハイレベルに設定して駆動回路２０に第１検出動作を実行させることで各第１検出回路Ｕ1の検出信号Ｓ[i,2n-1]を検出信号ＳOUTとして取得し、制御信号ＧXをローレベルに設定して駆動回路２０に第２検出動作を実行させることで各第２検出回路Ｕ2の検出信号Ｓ[i,2n]を検出信号ＳOUTとして取得する。
【００３５】
制御回路３０の欠陥判定部３８は、各検出信号Ｓ[i,j]の電流値とステップＳA1で設定した適正範囲Ａとを比較することで、複数（全部）の検出回路Ｕの各々について欠陥の有無を判定する（ＳA3）。具体的には、欠陥判定部３８は、検出信号Ｓ[i,j]が適正範囲Ａ内の電流値である検出回路Ｕには欠陥がないと判定し、検出信号Ｓ[i,j]が適正範囲Ａの外側の電流値である検出回路Ｕには欠陥があると判定する。
【００３６】
制御回路３０は、検出部１０内の何れかの検出回路Ｕに欠陥があるか否かを、欠陥判定部３８による処理の結果から判定する（ＳA4）。何れかの検出回路Ｕに欠陥があると判定した場合（ＳA4：YES）、制御回路３０は、欠陥数λ1および欠陥数λ2を特定する（ＳA5）。欠陥数λ1は、複数の第１検出回路Ｕ1のうち欠陥があると欠陥判定部３８が判定した第１検出回路Ｕ1の総数であり、欠陥数λ2は、複数の第２検出回路Ｕ2のうち欠陥があると欠陥判定部３８が判定した第２検出回路Ｕ2の総数である。そして、制御回路３０は、欠陥数λ1が欠陥数λ2を下回るか否かを判定する（ＳA6）。
【００３７】
欠陥数λ1が欠陥数λ2を下回る場合（ＳA6：YES）、制御回路３０は、各第１検出回路Ｕ1から検出信号Ｓ[i,2n-1]を取得する第１検出動作を選択する（ＳA7）。すなわち、制御回路３０は、制御信号ＧXをハイレベルに設定する。他方、欠陥数λ1が欠陥数λ2を上回る場合（ＳA6：NO）、制御回路３０は、各第２検出回路Ｕ2から検出信号Ｓ[i,2n]を取得する第２検出動作を選択する（ＳA8）。すなわち、制御回路３０は、制御信号ＧXをローレベルに設定する。
【００３８】
他方、何れの検出回路Ｕにも欠陥がないとステップＳA4にて判定した場合、制御回路３０は、第１検出動作および第２検出動作の何れかを任意に選択して制御信号ＧXを設定する（ＳA9）。例えば、利用者から指示された検出動作を制御回路３０が選択する構成や、検出装置１００Aの電源の投入のたびに検出動作が変更されるように制御回路３０が検出動作を選択する構成が採用され得る。
【００３９】
以上の処理が完了すると、制御回路３０は、ステップＳA7からステップＳA9の何れかで選択した検出動作を駆動回路２０に反復的に実行させる（ＳA10）。すなわち、駆動回路２０は、複数の第１検出回路Ｕ1および複数の第２検出回路Ｕ2のうち欠陥数（λ1，λ2）が少ない方を対象として検出動作（第１検出動作／第２検出動作）を実行する。したがって、各検出回路Ｕに欠陥がある場合でも、被検出物を高精度に検出可能な検出信号ＳOUTの生成が可能である。他方、検出信号Ｓ[i,j]を補正する回路は原理的には不要であるから、補正用の回路を設置した構成と比較して検出装置１００Aの回路の規模の肥大化が抑制されるという利点もある。
【００４０】
また、第１検出回路Ｕ1と第２検出回路Ｕ2とが選択的に利用されるから、各単位期間ＰUにて常に全部の検出回路Ｕから検出信号Ｓ[i,j]を取得する（すなわち、全部の検出回路Ｕの増幅トランジスタＴAMPに電流が流れる）構成と比較して、各検出回路Ｕを構成する要素（例えば増幅トランジスタＴAMP）の劣化を抑制することが可能である。また、各単位期間ＰUでは第１検出回路Ｕ1および第２検出回路Ｕ2の一方の増幅トランジスタＴAMPのみに電流（検出信号Ｓ[i,j]）が流れるから、常に全部の検出回路Ｕから検出信号Ｓ[i,j]を取得する構成と比較して、検出部１０内で消費される電力が削減されるという利点もある。
【００４１】
さらに、検出部１０内では第１検出回路Ｕ1と第２検出回路Ｕ2とがＸ方向に分散して配置されるから、第１検出回路Ｕ1や第２検出回路Ｕ2が検出部１０内の特定の領域に偏在する構成と比較すると、検出部１０内の全体を被検出物の検出に利用する（検出可能な面積を充分に確保する）ことが可能である。
【００４２】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同様である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００４３】
図６に示すように、検出部１０には、Ｘ方向に延在する２Ｍ本の選択線１２および初期化線１４（図示略）と、Ｙ方向に延在するＮ本の検出線１６とが形成される。したがって、複数の検出回路Ｕは、縦２Ｍ行×横Ｎ列の行列状に配列される。複数の検出回路Ｕは、奇数行に位置する第１検出回路Ｕ1と偶数行に位置する第２検出回路Ｕ2とに区分される。すなわち、Ｘ方向に配列するＮ個の第１検出回路Ｕ1の集合（奇数行）と、Ｘ方向に配列するＮ個の第２検出回路Ｕ2の集合（偶数行）とが、検出部１０内にてＹ方向に沿って交互に配置される。また、２Ｍ本の選択線１２は、Ｎ個の第１検出回路Ｕ1が各々に接続されたＭ本の第１選択線１２１と、Ｎ個の第２検出回路Ｕ2が各々に接続されたＭ本の第２選択線１２２とに区分される。
【００４４】
図６に示すように、第２実施形態の駆動回路２０は、選択回路２２Bと出力回路２４Bとを含んで構成される。出力回路２４Bは、第１実施形態の信号処理回路４４と同様に、検出部１０から並列に供給されるＮ系統の検出信号Ｓを順次に選択して１系統の検出信号ＳOUTを出力する。
【００４５】
図６に示すように、選択回路２２Bは、Ｍ個のスイッチ５２[1]〜５２[M]と信号生成回路５４とを含んで構成される。信号生成回路５４（例えばシフトレジスタ）は、図７に示すように、単位期間ＰU内の各選択期間ＰSEL[i]にて順次にハイレベル（アクティブ）に設定される制御信号Ｇ0[1]〜Ｇ0[M]を生成する。すなわち、制御信号Ｇ0[m]（ｍ＝１〜Ｍ）の波形は、第１実施形態の選択信号ＧSEL[m]と同様である。
【００４６】
図６のスイッチ５２[m]は、相隣接する第(2m-1)行の第１選択線１２１（ａ端）と第２ｍ行の第２選択線１２２（ｂ端）とを選択的に信号生成回路５４に接続する。スイッチ５２[1]〜５２[M]は、制御回路３０から供給される制御信号ＧXで制御される。制御回路３０は、図５の処理で選択した動作（第１検出動作／第２検出動作）に応じて制御信号ＧXのレベルを設定する。
【００４７】
第１検出回路Ｕ1から検出信号Ｓ[i,j]を取得する第１検出動作を選択した場合、制御回路３０は、図７に示すように、第１選択線１２１（ａ端）の選択を意味するハイレベルの制御信号ＧXをスイッチ５２[1]〜５２[M]に出力する。スイッチ５２[1]〜５２[M]は、制御信号ＧXに応じてＭ本の第１選択線１２１を信号生成回路５４に導通させる。したがって、信号生成回路５４が生成した制御信号Ｇ0[m]は、図７に示すように、選択信号ＧSEL[2m-1]（ＧSEL[1]，ＧSEL[3]，ＧSEL[5]，……，ＧSEL[2M-1]）として第(2m-1)行の第１選択線１２１に出力される。すなわち、選択回路２２Bは、Ｍ本の第１選択線１２１の各々を単位期間ＰU内の各選択期間ＰSEL[m]にて順次に選択する。
【００４８】
したがって、単位期間ＰU内の各選択期間ＰSEL[m]では、図７に示すように、第(2m-1)行のＮ個の第１検出回路Ｕ1にて生成されたＮ系統の検出信号Ｓ[2m-1,j]（Ｓ[2m-1,1]，Ｓ[2m-1,2]，Ｓ[2m-1,N]）が各検出線１６を介して出力回路２４Bに並列に供給される。すなわち、駆動回路２０（選択回路２２B）は第１検出動作を実行する。他方、信号生成回路５４とＭ本の第２選択線１２２とは電気的に絶縁されるから、各第２検出回路Ｕ2の増幅トランジスタＴAMPに電流は流れない。
【００４９】
他方、第２検出回路Ｕ2から検出信号Ｓ[i,j]を取得する第２検出動作を選択した場合、制御回路３０は、制御信号ＧXをローレベルに設定することで、Ｍ本の第２選択線１２２を信号生成回路５４に導通させる。したがって、信号生成回路５４が生成した制御信号Ｇ0[m]は、図７に示すように、選択信号ＧSEL[2m]（ＧSEL[2]，ＧSEL[4]，ＧSEL[6]，……，ＧSEL[2M]）として第２ｍ行の第２選択線１２２に出力される。すなわち、選択回路２２Bは、Ｍ本の第２選択線１２２の各々を単位期間ＰU内の各選択期間ＰSEL[m]にて順次に選択する。
【００５０】
したがって、各選択期間ＰSEL[m]では、第２ｍ行のＮ個の第２検出回路Ｕ2にて生成されたＮ系統の検出信号Ｓ[2m,j]（Ｓ[2m,1]，Ｓ[2m,2]，Ｓ[2m,N]）が各検出線１６を介して出力回路２４Bに並列に供給される。すなわち、駆動回路２０は第２検出動作を実行する。他方、信号生成回路５４とＭ本の第１選択線１２１とは電気的に絶縁されるから、各第１検出回路Ｕ1の増幅トランジスタＴAMPに電流は流れない。
【００５１】
制御回路３０が駆動回路２０の検出動作を選択する処理の内容は、第１実施形態（図５）と同様である。すなわち、複数の第１検出回路Ｕ1および複数の第２検出回路Ｕ2のうち欠陥数（λ1，λ2）が少ない方を対象として検出動作（第１検出動作／第２検出動作）が実行される。したがって、第２実施形態においても第１実施形態と同様の作用および効果が実現される。
【００５２】
＜Ｃ：第３実施形態＞
図８は、本発明の第３実施形態に係る検出装置１００Bのブロック図である。検出装置１００Bの検出部１０には複数の検出回路Ｕが縦Ｍ行×横Ｎ列の行列状に配列される。複数の検出回路Ｕは、以上の各形態と同様に第１検出回路Ｕ1と第２検出回路Ｕ2とに区分される。
【００５３】
駆動回路２０は、選択回路２２A（図３）と出力回路２４B（図６）とを含んで構成される。選択回路２２Aは、選択信号ＧSEL[1]〜ＧSEL[M]の出力で単位期間ＰU内にＭ本の選択線１２の各々を順次に選択し、出力回路２４Bは、検出部１０から並列に供給されるＮ系統の検出信号Ｓ[i,j]を順次に選択して１系統の検出信号ＳOUTを出力する。すなわち、第１実施形態や第２実施形態では、第１検出回路Ｕ1または第２検出回路Ｕ2から選択的に検出信号Ｓ[i,j]を取得したのに対し、第３実施形態においては、各第１検出回路Ｕ1および各第２検出回路Ｕ2の双方から各単位期間ＰU内にて検出信号Ｓ[i,j]を取得する。以上のように、検出信号Ｓ[i,j]の取得の段階では第１検出回路Ｕ1と第２検出回路Ｕ2と（第１検出動作と第２検出動作と）を区別しないから、図８の制御回路３０は、制御信号ＧXを駆動回路２０に出力しない。
【００５４】
図８に示すように、制御回路３０は、第１実施形態と同様の欠陥判定部３８に加えて処理部６２と選択部６４とを含んで構成される。処理部６２は、第１検出回路Ｕ1に対応する検出データＤ1と第２検出回路Ｕ2に対応する検出データＤ2とを生成する。検出データＤ1は、各第１検出回路Ｕ1の検出信号Ｓ[i,j]の電流値に応じた複数（第１検出回路Ｕ1と同数）の検出値ｄ1の集合である。他方、検出データＤ2は、各第２検出回路Ｕ2の検出信号Ｓ[i,j]の電流値に応じた複数（第２検出回路Ｕ2と同数）の検出値ｄ2の集合である。すなわち、検出値ｄ1は、第１検出回路Ｕ1の受光素子Ｅの照度に応じた数値に相当し、検出値ｄ2は、第２検出回路Ｕ2の受光素子Ｅの照度に応じた数値に相当する。
【００５５】
図８に示すように、処理部６２は、Ａ/Ｄ（analog to digital）変換器６２２と分離回路６２４とを含んで構成される。Ａ/Ｄ変換器６２２は、出力回路２４Bから供給される検出信号ＳOUT（アナログの電流信号）のＡ/Ｄ変換で各検出回路Ｕの検出値ｄ（ｄ1，ｄ2）を生成する。分離回路６２４は、Ａ/Ｄ変換器６２２による処理後の検出値ｄを検出値ｄ1と検出値ｄ2とに分離することで検出データＤ1と検出データＤ2とを生成する。選択部６４は、欠陥数λ1および欠陥数λ2に応じて検出データＤ1および検出データＤ2の何れかを選択して出力する。
【００５６】
図９は、第３実施形態における制御回路３０の動作のフローチャートである。検出装置１００Bの電源の投入後に図９の処理が実行される。図５のステップＳA1からステップＳA3と同様に、制御回路３０は、適正範囲Ａの設定（ＳB1）と各検出回路Ｕ（Ｕ1，Ｕ2）の検出信号Ｓ[i,j]の取得（ＳB2）とを実行し、欠陥判定部３８は、検出信号Ｓ[i,j]の電流値と適正範囲Ａとの比較で各検出回路Ｕの欠陥の有無を判定する（ＳB3）。そして、制御回路３０の処理部６２は、ステップＳB2で取得した各検出信号Ｓ[i,j]から検出データＤ1および検出データＤ2を生成する（ＳB4）。
【００５７】
制御回路３０は、検出部１０内の何れかの検出回路Ｕに欠陥があるか否かをステップＳB3の結果から判定する（ＳB5）。何れの検出回路Ｕにも欠陥がないと判定した場合（ＳB5：NO）、制御回路３０は、検出データＤ1および検出データＤ2の双方の選択を選択部６４に指示する（ＳB10）。
【００５８】
他方、検出部１０内の何れかの検出回路Ｕに欠陥があると判定した場合（ＳB5：YES）、制御回路３０は、図５のステップＳA5およびステップＳA6と同様に、複数の第１検出回路Ｕ1の欠陥数λ1と複数の第２検出回路Ｕ2の欠陥数λ2とを特定したうえで（ＳB6）、欠陥数λ1が欠陥数λ2を下回るか否かを判定する（ＳB7）。そして、欠陥数λ1が欠陥数λ2を下回る場合（ＳB7：YES）、制御回路３０は、検出データＤ1（第１検出回路Ｕ1）の選択を選択部６４に指示する（ＳB8）。他方、欠陥数λ1が欠陥数λ2を上回る場合（ＳB7：NO）、制御回路３０は、検出データＤ2（第２検出回路Ｕ2）の選択を選択部６４に指示する（ＳB9）。
【００５９】
以上の処理が完了すると、制御回路３０は、駆動回路２０を動作させることで各検出回路Ｕ（Ｕ1，Ｕ2）の検出信号Ｓ[i,j]を取得し（ＳB11）、検出データＤ1と検出データＤ2とを処理部６２が検出信号Ｓ[i,j]から生成する（ＳB12）。制御回路３０の選択部６４は、ステップＳB12で生成した検出データＤ1および検出データＤ2のうちステップＳB8からステップＳB10の何れかで指示された検出データＤ（検出データＤ1および検出データＤ2の片方または双方）を選択して外部装置に出力する（ＳB13）。
【００６０】
例えば、ステップＳB8にて検出データＤ1が指示された場合（欠陥数λ1が欠陥数λ2を下回る場合）、選択部６４は、ステップＳB12で生成した検出データＤ1および検出データＤ2から検出データＤ1を選択して外部装置に出力する。検出データＤ2は破棄される。他方、ステップＳB9にて検出データＤ2が指示された場合（欠陥数λ1が欠陥数λ2を上回る場合）、選択部６４は、検出データＤ2を選択して外部装置に出力するとともに検出データＤ1を破棄する。また、ステップＳB10にて検出データＤ1および検出データＤ2の双方が指示された場合、選択部６４は、ステップＳB12で生成した検出データＤ1および検出データＤ2の双方を選択して外部装置に出力する。ステップＳB11からステップＳB13の処理は順次に反復される。
【００６１】
外部装置は、制御回路３０から出力される検出データＤ1または検出データＤ2を利用して被検出物の有無の判定や被検出物の形状の特定を実行する。なお、ステップＳB13で選択した検出データＤを利用して制御回路３０が被検出物の有無や形状を判別する構成も採用される。
【００６２】
以上のように、第３実施形態においては、複数の第１検出回路Ｕ1および複数の第２検出回路Ｕ2のうち欠陥数（λ1，λ2）が少ない方の検出データ（Ｄ1／Ｄ2）が選択されるから、第１実施形態と同様に、検出信号Ｓ[i,j]を補正する回路を必要とせずに、被検出物を高精度に検出することが可能である。また、第３実施形態においては、第１検出回路Ｕ1と第２検出回路Ｕ2とを選択的に駆動するための構成が不要であるから、第１実施形態と比較して駆動回路２０の構成が簡素化されるという利点もある。
【００６３】
＜Ｄ：第４実施形態＞
図１０は、第４実施形態に係る検出装置１００Cのブロック図である。検出装置１００Cは、第３実施形態（図８）における制御回路３０の選択部６４を平均部６６に置換した構成である。平均部６６は、処理部６２が生成した検出データＤ1と検出データＤ2とを平均した平均データave(D1,D2)を生成する。平均データave(D1,D2)は、相隣接する第１検出回路Ｕ1および第２検出回路Ｕ2の各組に対応する複数（Ｍ・Ｎ／２個）の検出値ｄ0の集合である。検出値ｄ0は、検出データＤ1における第１検出回路Ｕ1（例えば第ｉ行第ｊ列）の検出値ｄ1と、検出データＤ2における第２検出回路Ｕ2（例えば第ｉ行第(j+1)列）の検出値ｄ2との平均値に相当する。
【００６４】
図１１は、第４実施形態における制御回路３０の動作のフローチャートである。検出装置１００Cの電源の投入後に図１１の処理が実行される。図１１に示すように、制御回路３０（欠陥判定部３８）は、図９のステップＳB1からステップＳB5と同様の処理を実行する（ＳC1〜ＳC5）。そして、検出部１０内の何れかの検出回路Ｕに欠陥があるとステップＳC5にて判定した場合、制御回路３０は、検出データＤ1と検出データＤ2との平均データave(D1,D2)を検出データＤOUTとして指定する（ＳC6）。他方、各検出回路Ｕに欠陥がない場合（ＳC5；NO）、制御回路３０は、検出データＤ1および検出データＤ2の双方を検出データＤOUTとして指定する（ＳC7）。
【００６５】
以上の処理が完了すると、制御回路３０は、駆動回路２０を動作させることで各検出回路Ｕ（Ｕ1，Ｕ2）の検出信号Ｓ[i,j]を取得し（ＳC8）、検出データＤ1と検出データＤ2とを処理部６２が検出信号Ｓ[i,j]から生成する（ＳC9）。そして、制御回路３０は、ステップＳC6またはステップＳC7での指定の結果に応じた検出データＤOUTを、ステップＳC9にて生成した検出データＤ1および検出データＤ2から生成して外部装置に出力する（ＳC10）。
【００６６】
例えば、平均データave(D1,D2)をステップＳC6にて指定した場合（欠陥がある場合）、平均部６６は、検出データＤ1の各検出値ｄ1と検出データＤ2の各検出値ｄ2との平均データave(D1,D2)を検出データＤOUTとして生成して外部装置に出力する。他方、検出データＤ1および検出データＤ2の双方をステップＳC7にて指定した場合（欠陥がない場合）、制御回路３０は、検出データＤ1と検出データＤ2との双方を検出データＤOUTとして外部装置に出力する。ステップＳC8からステップＳC10の処理は順次に反復される。
【００６７】
外部装置は、制御回路３０から出力される検出データＤOUTを利用して被検出物の有無の判定や被検出物の形状の特定を実行する。なお、ステップＳC10で生成した検出データＤOUTを利用して制御回路３０が被検出物の有無や形状を判別する構成も採用される。
【００６８】
以上のように、第４実施形態においては、検出回路Ｕに欠陥がある場合に、各第１検出回路Ｕ1の検出信号Ｓ[i,j]に応じた検出データＤ1（検出値ｄ1）と各第２検出回路Ｕ2の検出信号Ｓ[i,j]に応じた検出データＤ2（検出値ｄ2）との平均で検出データＤOUTが生成される。すなわち、検出データＤOUTの各検出値ｄ0は、第１検出回路Ｕ1の光電流ＩPと第２検出回路Ｕ2の光電流ＩPとの双方を反映した数値となる。したがって、第１検出回路Ｕ1と第２検出回路Ｕ2の一方に存在する欠陥の影響が検出データＤOUTにて低減され、第１実施形態と同様に、被検出物を高精度に検出できるという効果が実現される。また、第１検出回路Ｕ1と第２検出回路Ｕ2とを選択的に駆動するための構成が不要であるから、第３実施形態と同様に、駆動回路２０の構成を簡素化することが可能である。さらに、第４実施形態においては、検出データＤ1と検出データＤ2との平均で検出データＤOUTが生成されるから、欠陥数λ1や欠陥数λ2の特定が不要である。したがって、検出装置１００Cの構成や動作が簡素化されるという利点もある。
【００６９】
＜Ｅ：変形例＞
以上の形態には様々な変形が加えられる。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は併合され得る。
【００７０】
（１）変形例１  
以上の各形態においては複数の検出回路Ｕを２種類（第１検出回路Ｕ1，第２検出回路Ｕ2）に区分したが、複数の検出回路Ｕを３種類以上に区分した構成も採用され得る。例えば、複数の検出回路ＵがＫ種類（Ｋ≧３）に区分された場合を想定すると、第１実施形態においては、スイッチ４２[n]がＫ本の検出線１６の何れかを選択的に信号処理回路４４に導通させる構成が採用され、第２実施形態においては、スイッチ５２[m]がＫ本の選択線１２の何れかを選択的に信号生成回路５４に導通させる構成が採用される。また、第３実施形態においては、処理部６２が生成したＫ個の検出データの何れかを選択部６４が選択し、第４実施形態においては、処理部６２が生成したＫ個の検出データの平均を平均部６６が算定する。
【００７１】
（２）変形例２  
検出回路Ｕの欠陥に起因した検出の精度の低下が以上の各形態で低減されるとは言っても、欠陥の総数が過度に多い場合には被検出物の高精度な検出が困難となる。そこで、複数の第１検出回路Ｕ1の欠陥数λ1および複数の第２検出回路Ｕ2の欠陥数λ2の双方が所定値を上回る場合に利用者に対して警告を出力する構成も採用される。例えば、制御回路３０は、利用者に対する警告を音声や画像で出力したうえで検出装置１００（１００A，１００B，１００C）の動作を停止する。また、欠陥数が所定値を上回る複数の検出回路Ｕの集合については、検出動作や検出データの選択の対象から除外する構成も採用される。
【００７２】
（３）変形例３  
第１検出回路Ｕ1および第２検出回路Ｕ2の区分の仕方は任意である。例えば、第１検出回路Ｕ1と第２検出回路Ｕ2とがＸ方向およびＹ方向の双方に隣合うように複数の検出回路Ｕを配置した構成も採用される。また、第１検出回路Ｕ1と第２検出回路Ｕ2とを分散して配置した構成は本発明において必須ではない。例えば、検出部１０内に画定された境界線からみて一方の領域に複数の第１検出回路Ｕ1を分布させるとともに他方の領域に複数の第２検出回路Ｕ2を分布させた構成も採用される。
【００７３】
（４）変形例４  
図５のステップＳA4や図９のステップＳB5や図１１のステップＳC5では、検出部１０内の何れかの検出回路Ｕに欠陥があるか否かを判定したが、検出部１０内の欠陥の総数（欠陥がある検出回路Ｕの総数）が所定値（２以上）を上回るか否かに応じて検出部１０の欠陥の有無を判定する構成も採用される。
【００７４】
（５）変形例５  
被検出物を検出する方式は以上の例示（光検出式）に限定されない。例えば、被検出物の接触の有無に応じて容量値が変化する容量素子を受光素子Ｅの代わりに利用した静電容量方式の検出装置にも以上の各形態を同様に適用することが可能である。また、検出装置１００（１００A，１００B，１００C）の用途はタッチパネルに限定されない。例えば、利用者の指紋を検出する指紋センサや、利用者の手の静脈を検出する静脈センサ、原稿からの反射光を検出する読取装置（スキャナ）にも以上の各形態に係る検出装置１００が利用され得る。
【符号の説明】
【００７５】
１００A，１００B，１００C……検出装置、１０……検出部、Ｕ……検出回路、Ｕ1……第１検出回路、Ｕ2……第２検出回路、１２……選択線、１４……初期化線、１６……検出線、１８……給電線、２０……駆動回路、２２A，２２B……選択回路、２４A，２４B……出力回路、３０……制御回路、３８……欠陥判定部、４２[1]〜４２[N]……スイッチ、４４……信号処理回路、５２[1]〜５２[M]……スイッチ、５４……信号生成回路、６２……処理部、６２２……Ａ/Ｄ変換器、６２４……分離回路、６４……選択部、６６……平均部。
【図１】
2011018101.tif 000003
【図２】
2011018101.tif 000004
【図３】
2011018101.tif 000005
【図４】
2011018101.tif 000006
【図５】
2011018101.tif 000007
【図６】
2011018101.tif 000008
【図７】
2011018101.tif 000009
【図８】
2011018101.tif 000010
【図９】
2011018101.tif 000011
【図１０】
2011018101.tif 000012
【図１１】
2011018101.tif 000013