(57)【要約】【課題】コストと画質の両立を図りながら、映像信号によって元々設定することが可能な階調数よりも多くの階調を表現する。【解決手段】電気光学素子を順次選択しつつ、選択された電気光学素子に対して映像信号に基づく第１の信号電圧と第２の信号電圧で順に駆動する。この表示階調制御に当たっては、第２の信号電圧で表現可能な階調範囲を複数の領域に分割し、分割した第２の信号電圧の領域ごとに第１の信号電圧の各設定情報を共通に使用しつつ、映像信号の階調に応じて第１の信号電圧と第２の信号電圧の電圧値を設定することにより表示階調を補間する階調補間動作を行なう。第１の信号電圧の設定情報は、全ての第２の信号電圧の値に対して用意する必要はなく、領域ごとに共通の設定情報を使用できる。よって、第１の信号電圧の設定情報の記憶量を、全ての第２の信号電圧の値に対して第１の信号電圧の設定情報を用意する場合よりも低減できる。【選択図】図５
2011237496.tif 000002
【特許請求の範囲】
【請求項１】
表示光を出射する電気光学素子が行列状に配置された表示パネル部と、
前記電気光学素子を順次選択しつつ、選択された電気光学素子に対して映像信号に基づく第１の信号電圧と第２の信号電圧で順に駆動することで、表示の階調制御を行なう制御部と、
を備え、
前記制御部は、前記第２の信号電圧で表現可能な階調範囲を複数の領域に分割し、分割した前記第２の信号電圧の領域ごとに前記第１の信号電圧の各設定情報を共通に使用しつつ、映像信号の階調に応じて前記第１の信号電圧と前記第２の信号電圧の電圧値を設定することにより、前記電気光学素子による表示階調を補間する階調補間動作を行なう
表示装置。
【請求項２】
前記表示パネル部は、駆動信号を生成する駆動トランジスタ、前記駆動トランジスタの出力端に接続された前記電気光学素子、映像信号の信号振幅に応じた情報を保持する保持容量、および前記信号振幅に応じた情報を前記保持容量に書き込むサンプリングトランジスタを具備する画素回路が行列状に配置されている
請求項１に記載の表示装置。
【請求項３】
前記制御部は、
前記第１の信号電圧を、前記映像信号に応じて複数の補間階調電圧の何れかに設定し、
前記第２の信号電圧を、前記映像信号により設定可能な複数の階調のうちの前記映像信号に応じた一の階調に対応する一の基本階調電圧に設定し、
これにより、前記一の階調と当該一の階調と１段階異なる階調との間で、前記階調補間動作を行なう
請求項１または請求項２に記載の表示装置。
【請求項４】
前記制御部は、前記一の階調と当該一の階調と１段階異なる階調の切替時に、切替えの前後の補間で使用する前記第１の信号電圧の電圧値を、階調の切替前の第１の信号電圧の設定情報と階調の切替後の第１の信号電圧の設定情報との範囲内で調整する
請求項１から請求項３の何れか一項に記載の表示装置。
【請求項５】
前記制御部は、切替えの前後の補間で使用する前記第１の信号電圧の電圧値として、切替前と切替後の前記第１の信号電圧の設定情報を組み合わせて使用する
請求項４に記載の表示装置。
【請求項６】
前記制御部は、切替えの前後の補間で使用する前記第１の信号電圧の電圧値として、切替前と切替後の前記第１の信号電圧の設定情報の設定値を補間した値を用いる
請求項４に記載の表示装置。
【請求項７】
表示光を出射する電気光学素子が行列状に配置された表示パネル部と、前記電気光学素子を順次選択しつつ、選択された電気光学素子に対して映像信号に基づく第１の信号電圧と第２の信号電圧で順に駆動することで、表示の階調制御を行なう制御部とを有する表示装置を備え、
前記制御部は、前記第２の信号電圧で表現可能な階調範囲を複数の領域に分割し、分割した前記第２の信号電圧の領域ごとに前記第１の信号電圧の各設定情報を共通に使用しつつ、映像信号の階調に応じて前記第１の信号電圧と前記第２の信号電圧の電圧値を設定することにより、前記電気光学素子による表示階調を補間する階調補間動作を行なう
電子機器。
【請求項８】
表示光を出射する電気光学素子が行列状に配置された表示パネル部の前記電気光学素子を順次選択しつつ、選択された電気光学素子に対して映像信号に基づく第１の信号電圧と第２の信号電圧で順に駆動することで、表示の階調制御を行なうに当たり、
前記第２の信号電圧で表現可能な階調範囲を複数の領域に分割し、分割した前記第２の信号電圧の領域ごとに前記第１の信号電圧の各設定情報を共通に使用しつつ、映像信号の階調に応じて前記第１の信号電圧と前記第２の信号電圧の電圧値を設定することにより、前記電気光学素子による表示階調を補間する階調補間動作を行なう
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示素子（電気光学素子とも称される）を具備する表示装置、表示装置を具備する電子機器、表示装置の駆動方法に関する。より詳細には、表示階調の制御技術（階調制御の仕組み）に関する。
【背景技術】
【０００２】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
ところで、電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるもの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【０００４】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００５】
電気光学素子で表示を行なう際には、映像信号線を介して供給される入力画像信号をスイッチングトランジスタ（サンプリングトランジスタと称する）で駆動トランジスタのゲート（制御入力端子）に設けられた保持容量（画素容量とも称する）に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。
【０００６】
電気光学素子として液晶表示素子を用いる液晶表示装置では、液晶表示素子が電圧駆動型の素子であることから、保持容量に取り込んだ入力画像信号に応じた電圧信号そのもので液晶表示素子を駆動する。これに対して、電気光学素子として有機ＥＬ素子などの電流駆動型の素子を用いる表示装置では、保持容量に取り込んだ入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子などに供給する。
【０００７】
ここで、電気光学素子を駆動する能動素子（駆動トランジスタ）の閾値電圧や移動度がプロセス変動や環境によってばらついてしまうことが知られている。このため、表示装置の画面全体に亘って表示輝度を均一に制御するため、各画素回路内で上述した駆動用の能動素子の特性変動に起因する輝度変動を補正するための仕組み（駆動信号を一定に維持する駆動信号一定化処理技術）が種々検討されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−０３３１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、有機ＥＬ表示装置に限らず、一般的な表示装置においては、その表示階調を制御するには、単純には、電気光学素子を駆動する映像信号のレベルを制御する。しかしながら、この方法は、電気光学素子による表示階調と映像信号の階調数が一対一であり、表示階調数を増やすには映像信号の階調数を増やすことが必要になる、換言すると、映像信号の出力ドライバが対応する階調数を増やす必要があり、コストアップに繋がる。逆に、出力ドライバのコストダウンのために映像信号の階調数を減らすと電気光学素子による表示階調数も減るので、単純に表現可能な階調数を削減した場合、それに伴って表示画質が低下してしまう。
【００１０】
このように、従来の階調制御の手法では、コストと画質の両立を図りながら表示階調数を拡大するということは満たされていない。
【００１１】
本発明は、上記事情に鑑みてなされたものであり、コストと画質の両立を図りながら表示階調数を拡大することができる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様は、表示光を出射する電気光学素子が行列状に配置された表示パネル部の電気光学素子を順次選択しつつ、選択された電気光学素子に対して映像信号に基づく第１の信号電圧と第２の信号電圧で順に駆動することで表示の階調制御を行なう。
【００１３】
この表示階調制御に当たっては、第２の信号電圧で表現可能な階調範囲を複数の領域に分割し、分割した第２の信号電圧の領域ごとに第１の信号電圧の各設定情報を共通に使用しつつ、映像信号の階調に応じて第１の信号電圧と第２の信号電圧の電圧値を設定することにより、電気光学素子による表示階調を補間する階調補間動作を行なう。
【００１４】
このような本発明の一態様では、電気光学素子に対する表示駆動の際に、映像信号の階調に応じて第１の信号電圧と第２の信号電圧の電圧値をそれぞれ映像信号に応じて設定することにより、各電気光学素子における表示階調を補間する階調補間動作が行なわれる。これにより、映像信号によって元々設定することが可能な階調数よりも多くの階調の表現が実現される。よって、駆動回路の構成を簡素化しつつ（複雑化することなく）より高精細な階調表現を行なうことができる。
【００１５】
加えて、本発明の一態様では、第２の信号電圧で表現可能な階調範囲を複数の領域に分割し、分割した第２の信号電圧の領域ごとに階調補間用に使用される第１の信号電圧の設定情報を共通に使用する。第１の信号電圧の設定情報は、全ての第２の信号電圧の値に対して用意する必要はなく、領域ごとに共通の設定情報を使用できる。よって、第１の信号電圧の設定情報の記憶量を、全ての第２の信号電圧の値に対して第１の信号電圧の設定情報を用意する場合よりも低減できる。
【発明の効果】
【００１６】
本発明の一態様によれば、コストと画質の両立を図りながら、映像信号によって元々設定することが可能な階調数よりも多くの階調の表現を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】表示装置の一実施形態の概略を示すブロック図である。
【図２】本実施形態の画素回路を説明する図である。
【図３】画素回路の駆動タイミングを説明するタイミングチャートである。
【図４】第１比較例の階調制御を説明する図である。
【図４Ａ】第２比較例の階調制御を説明する図である。
【図５】本実施形態の階調制御の基本を説明する図である。
【図５Ａ】本実施形態の階調制御の変形例を説明する図である。
【図６】本実施形態が適用される電子機器の一例を示す図（その１）である。
【図６Ａ】本実施形態が適用される電子機器の一例を示す図（その２）である。
【図６Ｂ】本実施形態が適用される電子機器の一例を示す図（その３）である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施形態について詳細に説明する。各機能要素について実施形態別に区別する際には、Ａ，Ｂ，…などのように大文字の英語の参照子を付して記載し、特に区別しないで説明する際にはこの参照子を割愛して記載する。図面においても同様である。
【００１９】
説明は以下の順序で行なう。
１．基本概念（表示装置の概要、画素駆動の基本、階調制御）
２．表示装置の全体概要
３．画素回路
４．画素回路の動作（全体動作）
５．階調制御（第１比較例、第２比較例、本実施形態（基本）、本実施形態（変形例）
６．電子機器
【００２０】
＜基本概念＞
［表示装置の概要］
先ず、電気光学素子を備えたアクティブマトリクス型の表示装置の概要について説明する。表示装置は、複数の画素を備えている。各画素は、発光部を具備した発光素子（電気光学素子の一例）とその駆動回路を備える。
【００２１】
発光部として、たとえば、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部などを用いることができる。有機ＥＬ素子の発光部は、たとえば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極などの周知の構成、構造を有する。なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する表示素子の全てに、後述する実施形態が同様に適用できる。
【００２２】
表示装置は、少なくとも、信号電位を画素回路に供給する水平駆動部（信号出力回路）、水平駆動部から供給された信号電位を駆動トランジスタのゲートに供給する走査を行なう書込走査部と、画素回路が配列される画素アレイ部を備える。
【００２３】
画素アレイ部は、第１の方向（たとえば水平方向）にＨ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向、たとえばは垂直方向）にＶ個、合計Ｈ×Ｖ個の２次元マトリクス状に配列された発光素子、書込走査部に接続され第１の方向に延びるＶ本の書込走査線、水平駆動部に接続され第２の方向に延びるＨ本の映像信号線（データ線）を備える。水平駆動部、書込走査部、画素アレイ部の構成、構造は、周知の構成、構造とすることができる。
【００２４】
発光部（発光素子）を駆動するための駆動回路として各種の回路がある。たとえば、公知のものとしては、５トランジスタ／１容量部から基本的に構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）、４トランジスタ／１容量部から基本的に構成された駆動回路（４Ｔｒ／１Ｃ駆動回路）、３トランジスタ／１容量部から基本的に構成された駆動回路（３Ｔｒ／１Ｃ駆動回路）、２トランジスタ／１容量部から基本的に構成された駆動回路（２Ｔｒ／１Ｃ駆動回路）がある。
【００２５】
トランジスタとしては、最低限の構成として、発光素子を駆動する駆動トランジスタと書込走査部によりスイッチング駆動されるサンプリングトランジスタ（書き込みトランジスタ）を備える。本実施形態では、ブートストラップ機能を実現するべく、容量部は駆動トランジスタのゲートとソースの間に接続する。
【００２６】
駆動トランジスタのゲート、サンプリングトランジスタのソース／ドレイン領域、容量部の一方の端子の接続点を第１ノードとし、駆動トランジスタのソース、発光素子の一方の端子、容量部の他方の端子の接続点を第２ノードとする。
【００２７】
カラー表示対応とする場合、典型的には、１つの画素回路は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）で構成する。
【００２８】
［画素駆動の基本］
以下の説明において、各画素を構成する発光素子は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。すなわち、第ｖ行目（ただし、ｖ＝１，２，３，…，Ｖ）に配列された（Ｖ／３）個の画素、より具体的には、Ｖ個の副画素のそれぞれを構成する発光素子が同時に駆動される。換言すれば、１つの行を構成する各発光素子にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。なお、１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と記す場合がある）であってもよいし、画素ごとに順次映像信号を書き込む処理（以下、単に、順次書込み処理と記す場合がある）であってもよい。何れの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
【００２９】
原則として、第ｖ行目、第ｈ列（ｈ＝１，２，３，…，Ｈ）に位置する発光素子に関する駆動、動作を説明するが、以下では第（ｈ，ｖ）番目の発光素子あるいは第（ｈ，ｖ）番目の副画素と記す。そして、第ｖ行目に配列された各発光素子の水平走査期間（第ｖ番目の水平走査期間）が終了するまでに、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行なわれる。書込み処理や移動度補正処理は、第ｖ番目の水平走査期間内に行なわれる必要がある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第ｖ番目の水平走査期間より先行して行なうことができる。
【００３０】
そして、各種の処理が全て終了した後、第ｖ行目に配列された各発光素子を構成する発光部を発光させる。各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（たとえば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や駆動回路の構成などに応じて、適宜設定することができる。以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｖ行目に配列された各発光素子を構成する発光部の発光は、第（ｖ＋ｖ'）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。
【００３１】
「ｖ」は、表示装置の設計仕様によって決定される。すなわち、ある表示フレームの第ｖ行目に配列された各発光素子を構成する発光部の発光は、第（ｖ＋ｖ'−１）番目の水平走査期間まで継続される。一方、第（ｖ＋ｖ'）番目の水平走査期間の始期から、次の表示フレームにおける第ｖ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｖ行目に配列された各発光素子を構成する発光部は、原則として非発光状態を維持する。非発光状態の期間（非発光期間）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。
【００３２】
ただし、各副画素（発光素子）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｖ）秒未満の時間長である。（ｖ＋ｖ'）の値がＶを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００３３】
駆動回路の構成に拘わらず、発光部の駆動方法は、たとえば、以下の通りとする。
【００３４】
ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、かつ、第２ノードと発光部に備えられたカソード電極との間の電位差が、発光部の閾値電圧を越えないように、第１ノードに第１ノード初期化電圧を印加し、第２ノードに第２ノード初期化電圧を印加する前処理を行なう。この工程を前処理工程という。この前処理工程は、放電工程と初期化工程に区別することもある。
【００３５】
ｂ）第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタ閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行なう。この工程を閾値電圧補正工程という。
【００３６】
ｃ）書込走査線からの信号によりオン状態とされたサンプリングトランジスタを介して、映像信号線から映像信号を第１ノードに印加する書込み処理を行なう。この工程を信号書込み工程という。
【００３７】
ｄ）書込走査線からの信号によりサンプリングトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、第１ノードと第２ノードとの間の電位差の値に応じた電流を駆動トランジスタにより発光部に流すことにより発光部を駆動する。この工程を発光工程という。
【００３８】
閾値電圧補正工程と信号書込み工程との間には、さらに移動度補正工程を追加する態様もあり、また、移動度補正工程を信号書込み工程と同時に行なう態様もある。
【００３９】
ここで、閾値電圧補正工程において、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行なう。より具体的には、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第２ノードの電位を変化させるために、前処理工程における第２ノードの電位に駆動トランジスタの閾値電圧を加えた電圧を超える電圧を、駆動トランジスタの一方のソース／ドレイン領域に印加する。
【００４０】
定性的には、閾値電圧キャンセル処理において、第１ノードと第２ノードとの間の電位差（換言すれば、駆動トランジスタのゲートとソースとの間の電位差）が駆動トランジスタの閾値電圧に近づく程度は、閾値電圧キャンセル処理の時間により左右される。したがって、たとえば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第２ノードの電位は第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達する。そして、第１ノードと第２ノードとの間の電位差は駆動トランジスタの閾値電圧に達し、駆動トランジスタはオフ状態となる。一方、たとえば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない場合がある。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。
【００４１】
［階調制御］
本実施形態の画素駆動手法にあっては、信号書込みを複数回（典型的には２回）に分けて行なうことで映像階調を増大させる。たとえば、選択された画素に対して映像信号に基づく第１の信号電圧と第２の信号電圧を順に書き込むが、この際に、映像信号の階調に応じて第１の信号電圧と第２の電圧値を設定することで、各発光素子における発光輝度の階調を補間する階調補間動作を行なう。具体的には、第１の信号電圧を複数の補間階調電圧の何れかに設定し、第２の信号電圧を映像信号により設定可能な複数の階調のうちの一の階調に対応する一の基本階調電圧に設定することで、一の階調と当該一の階調と１段階異なる階調との間で階調補間動作を行なう。
【００４２】
このような階調補間動作を適用することで、映像信号によって元々設定することが可能な階調数よりも多くの階調を表現でき、駆動回路の構成を簡素化しつつ（逆に複雑化することなく）より高精細な階調表現を行なうことができる。各回の階調数をＫ_1，Ｋ_2，…としたとき、表現される全階調数はＫ_1・Ｋ_2・…となる。画質を維持しつつ低コスト化を実現できるし、逆に、コストを維持しつつ高画質化を実現することができる。
【００４３】
表示装置において、コスト削減を図る上では、駆動回路を構成するドライバＩＣ（Integrated Circuit）のコスト削減を図ることは有効な手法である。各画素に映像信号を供給するデータドライバ（データ線駆動部）の階調制御数（たとえば１０ビット階調／１０２４階調）を変更せずに、表現可能な階調数を増大でき、コスト増大を招かずに、高画質化を実現できる。逆に、表現可能な階調数を維持しつつ、水平駆動部１０６の階調制御数を削減できるので、画質を維持しつつ、低コスト化を図ることができる。
【００４４】
また、このような複数回書込みにおいて、映像信号の階調に応じて各回の信号電圧を如何様に設定するかという点においては、種々の方法が考えられる。最も設定数が多くなるのは各回の信号電圧をそれぞれ映像信号の階調に応じて個別に設定する方法である。この方法は、それぞれの階調に応じて各回の信号電圧を最適化できるので最も精度よく階調制御を行なえる手法である。しかしながらこの手法は、たとえば２回書込み（２ステップ駆動）を行なう場合、２段階目の階調（映像信号電圧）ごとに１段階目に書き込む電圧（階調調整用電圧）を選択するため、２段階目の階調に対応する１段階目に書き込む電圧を記憶しておかなくてはならず、メモリ量が大幅に増えて、コストの増加を招く難点がある。
【００４５】
そこで、本実施形態では、メモリ量を抑えつつ、複数回書き込みによる階調補間動作を適用することで、映像信号によって元々設定することが可能な階調数よりも多くの階調の表現を実現することができる仕組みにする。具体的には、表現する全階調数を複数の領域に分け、階調補間用電圧を映像信号電圧の領域ごとに設定し、共通化する手法を採る。こうすることで、メモリ量の増大を抑えつつ、ドライバ本来が表現可能な階調数よりも多くの階調数を制御できるようになる。
【００４６】
典型的には、２回書込みを行なう場合、全階調数（つまり、２段階目の映像信号電圧を複数の領域に分割し、分割した領域ごとに、１段階目に書き込む階調補間用の電圧設定を共通に使用する。３回書込みを行なう場合には、２回書込みを行なう場合の１段階目の処理にさらに同様の手法を適用すればよい。書込み回数を増やすと処理時間が掛かるので、実態としては２回書込みを適用することが最適である。
【００４７】
ただし、このような本実施形態の複数回書込みによる階調補間処理を適用した場合、１段階目の階調補間電圧が切り替わる境界部分（切替直前の最後の段階の階調と切替直後の１段階目の階調）で、階調を表す保持容量に保持される電圧の変化具合いが大きく異なってしまう。このことは、ガンマの直線性が崩れることを意味し、たとえば本来は１段階しか階調が変化していないにも拘わらず数段回分の変化があったかのように視認されることで、階調飛びのように感じられてしまう可能性がある。
【００４８】
そこで、本実施形態では、階調の切替時に、切替えの前後の補間で使用する第１の信号電圧の電圧値を、階調の切替前の第１の信号電圧の設定情報と階調の切替後の第１の信号電圧の設定情報との範囲内で調整する手法を採る。具体的には、切替時に駆動トランジスタのゲート（保持容量）に書き込まれる電位の変化がより小さくなるようにする。たとえば、切替前と切替直後の１段階目の書込み電圧設定を組み合わせて使用する、あるいは、切替前と切替直後の１段階目の書込み電圧設定の設定値を補間した値を使用する。
【００４９】
以下では、最も簡易な構成である２Ｔｒ／１Ｃ駆動回路を例に、２回書込みを適用する場合について具体的に説明する。
【００５０】
＜表示装置の全体概要＞
図１は、画素の表示素子（電気光学素子）として有機ＥＬ素子を使用したアクティブマトリクス型有機ＥＬディスプレイ（有機ＥＬ表示装置）の一実施形態の全体構成を説明する図である。
【００５１】
有機ＥＬ表示装置１は、表示パネル部１００と、駆動信号生成部２００と、映像信号処理部３００を備えている。表示パネル部１００には、画素アレイ部１０２と制御部１０９が設けられている。駆動信号生成部２００や映像信号処理部３００は、表示パネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。図示した製品形態例は一例であり、たとえば、画素アレイ部１０２のみを搭載した表示パネル部１００で有機ＥＬ表示装置１として提供してもよい。
【００５２】
表示パネル部１００には、外部接続用の端子部１０８（パッド部）が形成され、駆動信号生成部２００および映像信号処理部３００と接続される。端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。カラー表示対応の場合には、色別（本例ではＲ（赤），Ｇ（緑），Ｂ（青）の３原色）の映像信号Ｖsig_Ｒ，Ｖsig_Ｇ，Ｖsig_Ｂが供給される。
【００５３】
画素アレイ部１０２は、図示を割愛した表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、画素配列に対して行ごとに垂直走査線が配線され、列ごとに信号線（水平走査線の一例）が配線された構成である。画素回路Ｐは、表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するよう、ｎ行×ｍ列のマトリクス状に配列され、画素回路Ｐを駆動するための走査線が水平方向および垂直方向に配線される。
【００５４】
制御部１０９は、垂直走査部と水平走査部を有し、信号電位の保持容量への書込みや、閾値補正動作や、移動度補正動作や、ブートストラップ動作を制御する。たとえば、制御部１０９は、画素回路Ｐを垂直方向に走査する垂直走査部の一例である垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平走査部の一例である水平駆動部１０６（水平セレクタあるいはデータ線駆動部とも称される）を有する。垂直駆動部１０３はたとえば、書込走査部１０４（ライトスキャナＷＳ；Write Scan）や電源供給能力を有する電源スキャナとして機能する駆動走査部１０５（ドライブスキャナＤＳ；Drive Scan）を有する。
【００５５】
画素アレイ部１０２には、垂直走査側の各走査線（垂直走査線：書込走査線１０４WSおよび電源供給線１０５DSL ）と水平走査側の走査線（水平走査線）である映像信号線１０６HS（データ線）が形成されている。垂直走査と水平走査の各走査線の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ）が形成される。
【００５６】
マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって電源駆動パルスDSL で駆動されるｎ行分の電源供給線１０５DSL_1 〜１０５DSL_n が画素行ごとに配線される。書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づき、書込走査線１０４WSおよび電源供給線１０５DSL を介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づき、選択された画素回路Ｐに対し映像信号線１０６HSを介して映像信号Ｖsig の内の所定電位をサンプリングして保持容量に書き込ませる。
【００５７】
画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成や画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ってもよい。図示した垂直駆動部１０３と走査線の構成は、画素回路Ｐが後述する２ＴＲ構成の場合に適合させて示しているが、画素回路Ｐの構成によってはその他の走査部が設けられることもある。
【００５８】
＜画素回路＞
図２は、本実施形態の画素回路Ｐを説明する図である。画素回路Ｐは、ｎ型の駆動トランジスタ１２１を使用する。加えて、有機ＥＬ素子の経時変化による当該有機ＥＬ素子への駆動電流Ｉdsの変動を抑制するための回路、すなわち電気光学素子の一例である有機ＥＬ素子の電流−電圧特性の変化を補正して駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた点に特徴を有する。さらに、有機ＥＬ素子の電流−電圧特性に経時変化があった場合でも駆動電流を一定にする機能を備えた点に特徴を有する。
【００５９】
すなわち、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２ＴＲ駆動の構成を採る。各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミング（スイッチングタイミング）を後述する動作タイミングのように設定する。これにより、有機ＥＬ素子１２７の経時変化や駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ。２ＴＲ駆動の構成であり、素子数や配線数が少ないため、高精細化が可能である。
【００６０】
具体的には、画素回路Ｐは、保持容量１２０、ｎ型の駆動トランジスタ１２１、アクティブＨ（ハイ）の書込駆動パルスWSが供給されるｎ型トランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７を有する。
【００６１】
駆動トランジスタ１２１のゲート（ノードＮＤ１２２）とソースとの間に保持容量１２０が接続され、駆動トランジスタ１２１のソースが直接に有機ＥＬ素子１２７のアノード端に接続されている。有機ＥＬ素子１２７のカソード端は、全画素共通のカソード共通配線１２７Ｋに接続され、カソード電位Ｖcath（たとえば接地電位GND ）が与えられる。
【００６２】
保持容量１２０は、ブートストラップ容量としても機能するようになっている。すなわち、画素回路Ｐは先ず、保持容量１２０の接続態様に特徴があり、有機ＥＬ素子１２７の経時変化による駆動電流変動を防ぐ回路として、駆動信号一定化回路の一例であるブートストラップ回路を構成する点にある。駆動トランジスタ１２１の特性変動（たとえば閾値電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を抑制する方法としては、各トランジスタ１２１，１２５の駆動タイミングを工夫することで対処する。
【００６３】
駆動トランジスタ１２１のドレインは、電源スキャナとして機能する駆動走査部１０５からの電源供給線１０５DSL に接続されている。電源供給線１０５DSL は、この電源供給線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点に特徴を有する。具体的には、駆動走査部１０５は、駆動トランジスタ１２１のドレインに対して、それぞれ電源電圧に相当する高電圧側の第１電位Ｖcc_Hと低電圧側の第２電位Ｖcc_Lとを切り替えて供給する電源電圧切替回路を具備している。
【００６４】
第２電位Ｖcc_Lとしては、映像信号線１０６HSにおける映像信号Ｖsig のオフセット電位Ｖofs （基準電位とも称する）より十分低い電位とする。具体的には、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動トランジスタ１２１の閾値電圧Ｖthより大きくなるように、電源供給線１０５DSL の低電位側の第２電位Ｖcc_Lを設定する。オフセット電位Ｖofs は、閾値補正動作に先立つ初期化動作の他に、映像信号線１０６HSを予めプリチャージにしておくためにも利用する。
【００６５】
サンプリングトランジスタ１２５は、ゲートが書込走査部１０４からの書込走査線１０４WSに接続され、ドレインが映像信号線１０６HSに接続され、ソースが駆動トランジスタ１２１のゲート（ノードＮＤ１２２）に接続されている。そのゲートには、書込走査部１０４からアクティブＨの書込駆動パルスWSが供給される。サンプリングトランジスタ１２５は、ソースとドレインとを逆転させた接続態様とすることもできる。また、サンプリングトランジスタ１２５は、ディプレション型およびエンハンスメント型の何れでもよい。
【００６６】
＜画素回路の動作＞
図３は、図２に示した画素回路Ｐに関する駆動タイミングを説明するタイミングチャートであり線順次駆動の場合で示している。タイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００６７】
図３においては、時間軸を共通にして、書込走査線１０４WSの電位変化、電源供給線１０５DSL の電位変化、および映像信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、１行分（図では１行目）について駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓの変化も表してある。
【００６８】
なお、図３では、画素回路Ｐにおいて、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための基本例を示すもので、閾値補正機能、移動度補正機能、ブートストラップ機能を実現するための駆動タイミングは、図３に示す態様に限らず、様々な変形が可能である。これら様々な変形の駆動タイミングであっても、後述する各実施形態の仕組みを適用できる。
【００６９】
図３に示す駆動タイミングは、線順次駆動の場合であり、書込駆動パルスWS、電源駆動パルスDSL 、映像信号Ｖsig は、１行分を１組とし、各信号のタイミング（特に位相関係）が行単位で独立に制御され、行が代わると１Ｈ（Ｈは水平走査期間）分シフトされる。
【００７０】
以下では、説明や理解を容易にするため、特段の断りのない限り、書込みゲインが１（理想値）であると仮定し、保持容量１２０に信号振幅ΔＶinの情報を、書き込む、保持する、サンプリングするなどと簡潔に記して説明する。信号振幅ΔＶinに対応する保持容量１２０に書き込まれる情報の大きさの割合を書込みゲインと称する。書込みゲインが１未満の場合、保持容量１２０には信号振幅ΔＶinの大きさそのものではなく、信号振幅ΔＶinの大きさに対応するゲイン倍された情報が保持される。同様に、ブートストラップゲインが１（理想値）であると仮定して簡潔に記して説明する。駆動トランジスタ１２１のゲート・ソース間に保持容量１２０が設けられている場合に、ソース電位Ｖｓの上昇に対するゲート電位Ｖｇの上昇率をブートストラップゲインと称する。
【００７１】
ここで示す駆動タイミングでは、映像信号Ｖsig が非有効期間であるオフセット電位Ｖofs にある期間を１水平期間の前半部とし、有効期間である信号電位Ｖin（＝Ｖofs ＋ΔＶin）にある期間を１水平期間の後半部とする。映像信号Ｖsig の有効期間である信号電位Ｖin（＝Ｖofs ＋ΔＶin）にある期間については、階調補間動作を適用するべく、２段階の電位Ｖin1 ，Ｖin2 を設定する（詳細は後述する）。１段階目の信号電位Ｖin１は、オフセット電位Ｖofs に１段階目の信号振幅ΔＶin1 を加えた値であり、２段階目の信号電位Ｖin２は、１段階目の信号電位Ｖin１に２段階目の信号振幅ΔＶin2 を加えた値である。映像信号Ｖsig の有効期間と非有効期間を合わせた１水平期間ごとに閾値補正動作を複数回（図は４回）に亘って繰り返す。
【００７２】
有機ＥＬ素子１２７の発光期間Ｂ（表示期間）では、電源供給線１０５DSL が第１電位Ｖcc_Hであり、サンプリングトランジスタ１２５がオフした状態である。このとき、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、有機ＥＬ素子１２７に流れる駆動電流Ｉdsは駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに応じ応じて、式（１）に示される値をとる。
【００７３】
駆動トランジスタ１２１はドレイン・ソース間電圧に関わらず駆動電流Ｉdsが一定となる飽和領域で駆動される。飽和領域で動作するトランジスタのドレイン−ソース間に流れる電流をＩds、移動度をμ、チャネル幅（ゲート幅）をＷ、チャネル長（ゲート長）をＬ、ゲート容量（単位面積当たりのゲート酸化膜容量）をＣox、トランジスタの閾値電圧をＶthとすると、駆動トランジスタ１２１は式（１）（“＾”はべき乗を示す）に示した値を持つ定電流源となる。式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御され定電流源として動作する。
【００７４】
【数１】
2011237496.tif 000003
【００７５】
非発光期間（消光期間）に入ると、先ず放電期間Ｃでは、電源供給線１０５DSL を第２電位Ｖcc_Lに切り替える。このとき、第２電位Ｖcc_Lが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和よりも小さいとき、つまり“Ｖcc_L＜ＶthEL＋Ｖcath”であれば、有機ＥＬ素子１２７は消光し、電源供給線１０５DSL が駆動トランジスタ１２１のソース側となる。このとき、有機ＥＬ素子１２７のアノードは第２電位Ｖcc_Lに充電される。つまり、駆動トランジスタ１２１のドレイン（電源供給端）とソース（出力端）との電位を等しくすることで、有機ＥＬ素子１２７を発光状態から消光状態に遷移させる。
【００７６】
さらに、初期化期間Ｄでは、映像信号線１０６HSがオフセット電位Ｖofs となったときにサンプリングトランジスタ１２５をオンして駆動トランジスタ１２１のゲート電位をオフセット電位Ｖofs とする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖofs −Ｖcc_L”という値をとる。この“Ｖofs −Ｖcc_L”が駆動トランジスタ１２１の閾値電圧Ｖthよりも大きくないと閾値補正動作を行なうことができないために、“Ｖofs −Ｖcc_L＞Ｖth”とする必要がある。
【００７７】
この後、第１閾値補正期間Ｅ１に入ると、電源供給線１０５DSL を再び第１電位Ｖcc_Hに切り替える。電源供給線１０５DSL （つまり駆動トランジスタ１２１への電源電圧）を第１電位Ｖcc_Hとすることで、有機ＥＬ素子１２７のアノードが駆動トランジスタ１２１のソースとなり駆動トランジスタ１２１から駆動電流Ｉdsが流れる。有機ＥＬ素子１２７の等価回路はダイオードと容量で表されるため、有機ＥＬ素子１２７のカソード電位Ｖcathに対するアノード電位をＶelとしたとき、“Ｖel≦Ｖcath＋ＶthEL”である限り、換言すれば、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０と有機ＥＬ素子１２７の寄生容量Ｃelを充電するために使われる。このとき、有機ＥＬ素子１２７のアノード電位Ｖelは時間とともに上昇してゆく。
【００７８】
一定時間経過後、サンプリングトランジスタ１２５をオフする。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthよりも大きいと（つまり閾値補正が完了していないと）、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０を受電するように流れ続け、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは上昇してゆく。このとき、有機ＥＬ素子１２７には逆バイアスがかかっているため、有機ＥＬ素子１２７が発光することはない。
【００７９】
第２閾値補正期間Ｅ２に入ると、再び映像信号線１０６HSがオフセット電位Ｖofs となったときにサンプリングトランジスタ１２５をオンして駆動トランジスタ１２１のゲート電位をオフセット電位Ｖofs として、再度閾値補正動作を開始する。この動作を繰り返すことで、最終的に、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthという値をとる。このとき“Ｖel＝Ｖofs −Ｖth≦Ｖcath＋ＶthEL”となっている。
【００８０】
なお、この動作例では、閾値補正動作を繰り返し実行することで確実に駆動トランジスタ１２１の閾値電圧Ｖthに相当する電圧を保持容量１２０に保持させるために、１水平期間を処理サイクルとして、閾値補正動作を複数回に亘って繰り返すようにしているが、この繰返し動作は必須ではなく、１水平期間を処理サイクルとして、１回のみの閾値補正動作を実行するようにしてもよい。
【００８１】
閾値補正動作終了後（本例では第４閾値補正期間Ｅ４の後）は、サンプリングトランジスタ１２５をオフして書込み＆移動度補正準備期間Ｊに入る。映像信号線１０６HSが信号電位Ｖin（＝Ｖofs ＋ΔＶin）となったときに、サンプリングトランジスタ１２５を再度オンしてサンプリング期間＆移動度補正期間Ｋに入る。なお、本実施形態では、サンプリング期間＆移動度補正期間Ｋを複数回（図は２回）設けることで、１回の信号書込みで表現可能な階調数よりも、全階調数を拡大する。１段階目を特に階調補間期間＆移動度補正期間Ｋ１と称し、２段階目を特に階調確定期間＆移動度補正期間Ｋ２と称する。ここでは、先ず両者を纏めてサンプリング期間＆移動度補正期間Ｋとして説明し、階調補間動作を適用することの詳細については後述する。
【００８２】
信号振幅ΔＶinは階調に応じた値である。サンプリングトランジスタ１２５のゲート電位はサンプリングトランジスタ１２５をオンしているために信号電位Ｖin（＝Ｖofs ＋ΔＶin＝ΔＶin1 ＋ΔＶin2 ）となるが、駆動トランジスタ１２１のドレインは第１電位Ｖcc_Hであり駆動電流Ｉdsが流れるためソース電位Ｖｓは時間とともに上昇してゆく。図では、この上昇分をΔＶ（＝ΔＶ１＋ΔＶ２）で示している。
【００８３】
ソース電圧Ｖｓが有機ＥＬ素子１２７の閾値電圧ＶthELとカソード電位Ｖcathの和を越えなければ、換言すると、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さければ、駆動トランジスタ１２１の駆動電流Ｉdsは保持容量１２０と有機ＥＬ素子１２７の寄生容量とＣelを充電するのに使用される。
【００８４】
この時点では、駆動トランジスタ１２１の閾値補正動作は完了しているため、駆動トランジスタ１２１が流す電流は移動度μを反映したものとなる。具体的には、移動度μが大きいと、このときの電流量が大きく、ソースの上昇も早い。逆に移動度μが小さいと、電流量が小さく、ソースの上昇は遅くなる。これにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは移動度μを反映して小さくなり、一定時間経過後に完全に移動度μを補正するゲート・ソース間電圧Ｖgsとなる。
【００８５】
この後には、発光期間Ｌに入り、サンプリングトランジスタ１２５をオフして書込みを終了し、有機ＥＬ素子１２７を発光させる。保持容量１２０によるブートストラップ効果により、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流し、有機ＥＬ素子１２７のアノード電位Ｖelは有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れる電圧Ｖｘまで上昇し、有機ＥＬ素子１２７は発光する。
【００８６】
画素回路Ｐにおいては、有機ＥＬ素子１２７は発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため、ノードＮＤ１２１の電位（つまり駆動トランジスタ１２１のソース電位Ｖｓ）も変化する。しかしながら、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは保持容量１２０によるブートストラップ効果で一定値に保たれているので、有機ＥＬ素子１２７に流れる電流は変化しない。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても、有機ＥＬ素子１２７には一定電流（駆動電流Ｉds）が常に流れ続け、有機ＥＬ素子１２７の輝度が変化することはない。
【００８７】
ここで、駆動電流Ｉds対ゲート電圧Ｖgsの関係は、トランジスタ特性を表した式（１）のＶgsに“ΔＶin＋Ｖth−ΔＶ”を代入することで、式（２）のように表すことができる。式（２）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。
【００８８】
【数２】
2011237496.tif 000004
【００８９】
式（２）から、閾値電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾値電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは信号振幅ΔＶin（詳しくは信号振幅ΔＶinに対応して保持容量１２０に保持されるサンプリング電圧＝Ｖgs）によって決まる。換言すると、有機ＥＬ素子１２７は信号振幅ΔＶinに応じた輝度で発光することになる。
【００９０】
その際、保持容量１２０に保持される情報はソース電位Ｖｓの上昇分ΔＶで補正されている。上昇分ΔＶはちょうど式（２）の係数部に位置する移動度μの効果を打ち消すように働く。駆動トランジスタ１２１の移動度μに対する補正分ΔＶを保持容量１２０に書き込まれる信号に加えるのであるが、その方向は実際には負の方向であり、こう言った意味で、上昇分ΔＶは、移動度補正パラメータΔＶや負帰還量ΔＶとも称する。
【００９１】
有機ＥＬ素子１２７に流れる駆動電流Ｉdsは、駆動トランジスタ１２１の閾値電圧Ｖthや移動度μの変動が相殺され、実質的に信号振幅ΔＶinのみに依存することになる。駆動電流Ｉdsは閾値電圧Ｖthや移動度μに依存しないので、閾値電圧Ｖthや移動度μが製造プロセスによりばらついていたり経時変化があったりしても、ドレイン・ソース間の駆動電流Ｉdsは変動せず、有機ＥＬ素子１２７の発光輝度も変動しない。
【００９２】
駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続することで、ｎ型の駆動トランジスタ１２１を使用する場合にも、駆動トランジスタ１２１のソースの電位Ｖｓの変動にゲートの電位Ｖｇが連動するようにするブートストラップ機能を実現する回路構成および駆動タイミングとしており、有機ＥＬ素子１２７の特性の経時変動による有機ＥＬ素子１２７のアノード電位変動（つまり駆動トランジスタ１２１のソース電位変動）があっても、その変動を相殺するようにゲート電位Ｖｇを変動させることができる。
【００９３】
これにより、有機ＥＬ素子１２７の特性の経時変化の影響が緩和され、画面輝度の均一性を確保できる。駆動トランジスタ１２１のゲート・ソース間の保持容量１２０によるブートストラップ機能により、有機ＥＬ素子を代表とする電流駆動型の発光素子の経時変動補正能力を向上させることができる。もちろん、ブートストラップ機能は、発光開始時点で、有機ＥＬ素子１２７に発光電流Ｉelが流れ始め、それによってアノード・カソード間電圧Ｖelが安定となるまで上昇していく過程で、そのアノード・カソード間電圧Ｖelの変動に伴って駆動トランジスタ１２１のソース電位Ｖｓが変動する際にも機能する。
【００９４】
このように、本例の画素回路Ｐおよびそれを駆動する制御部１０９による駆動タイミングによれば、駆動トランジスタ１２１や有機ＥＬ素子１２７の特性変動（ばらつきや経時変動）があった場合でも、それらの変動分を補正することで、表示画面上にはその影響が現われず、輝度変化のない高品質な画像表示が可能になる。
【００９５】
＜階調制御＞
以下に、本実施形態の有機ＥＬ表示装置１における表示動作の際の特徴的部分の１つである階調補間動作（各有機ＥＬ素子１２７における発光輝度の階調を補間する動作）を適用した階調制御について、比較例の階調制御と比較しつつ詳細に説明する。
【００９６】
［第１比較例］
図４は、第１比較例の階調制御（サンプリング期間＆移動度補正期間Ｋの動作）を説明する図である。第１比較例は、サンプリング期間＆移動度補正期間Ｋに、１回のみで、信号書込みと移動度補正を行なう。具体的には、図４（１）に示すように、映像信号Ｖsig に対応する信号電圧Ｖin（信号振幅ΔＶin）の書込み動作と移動度補正（ソース電位Ｖｓを電位差ΔＶだけ上昇させる）を１回で行なう。つまり、映像信号Ｖsig の１回の信号電位Ｖinだけで移動度補正を行ない所望（８ビットや１０ビット）の階調を表現する。
【００９７】
第１比較例の表示動作では、信号電圧Ｖinと、駆動トランジスタ１２１に流れる電流Ｉds（有機ＥＬ素子１２７の発光輝度Ｌに比例）との関係（ガンマカーブ）は、たとえば図４（２）に示すようになる。すなわち、映像信号Ｖsig で設定される信号電圧Ｖinの階調が、たとえば電圧ｘ，ｘ＋１，ｘ＋２，…と増加するのに応じて、電流Ｉds（発光輝度Ｌ）の階調も１対１の関係で増加している。具体的には、信号電圧Ｖinが電圧ｘに設定されているとき、電流Ｉdsは電流値Ｉds（ｘ）、発光輝度Ｌは輝度Ｌ（ｘ）となっている。信号電圧Ｖinが電圧（ｘ＋１）に設定されているとき、電流Ｉdsは電流値Ｉds（ｘ＋１）、発光輝度Ｌは輝度Ｌ（ｘ＋１）となり、信号電圧Ｖinが電圧（ｘ＋２）に設定されているとき、電流Ｉdsは電流値Ｉds（ｘ＋２）、発光輝度Ｌは輝度Ｌ（ｘ＋２）となる。
【００９８】
よって、第１比較例の場合、映像信号Ｖsig により設定可能な階調数（映像信号Ｖsig のビット数）、換言すると、信号電圧Ｖinにおいて設定可能な電圧値の数によって、一義的に発光輝度Ｌの階調数が定まることになる。具体的には、たとえば映像信号Ｖsig が８ビットで信号電圧Ｖinを表す場合、表現可能な発光輝度Ｌの階調数は、２＾８＝２５６となる。また、たとえば映像信号Ｖsig が１０ビットで信号電圧Ｖinを表す場合、表現可能な発光輝度Ｌの階調数は、２＾１０＝１０２４となる。
【００９９】
したがって、表示装置全体としての低コスト化を実現するための手法の１つとして、たとえばデータドライバ（水平駆動部１０６に相当）のコスト削減を図る場合、第１比較例の表示動作を用いた表示装置では、以下の問題が生ずる。すなわち、たとえば、映像信号Ｖsig により設定可能な階調数（信号電圧Ｖinのビット数）を削減して、このデータドライバのコスト削減を図ることが考えられるが、第１比較例の場合、それに伴い、表現可能な発光輝度Ｌの階調数も減少してしまう。具体的には、現在のところ一般的となっている１０ビット階調（１０２４階調）に対し、低コスト化を実現するためには、たとえば８ビット階調（２５６階調）などに階調数を間引かなければならないことになる。このように、表現可能な発光輝度Ｌの階調数が減少すると、それに伴って表示画質も低下してしまう。逆に、１２ビット階調（４０９６階調）を実現しようとすると、コストがかってしまう。第１比較例の場合、低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化との両立）のが困難である。
【０１００】
［第２比較例］
図４Ａは、第２比較例のの階調制御（サンプリング期間＆移動度補正期間Ｋの動作）を説明する図である。第２比較例は、サンプリング期間＆移動度補正期間Ｋに、２回の処理で、信号書込みと移動度補正を行なう点で本実施形態の動作と似通っている。相違は、映像信号の階調に応じて第１の信号電圧と第２の電圧値を変化させる点にある。たとえば、図４Ａ（１）に示すように、階調補間期間＆移動度補正期間Ｋ１と階調確定期間＆移動度補正期間Ｋ２が設けられている。
【０１０１】
水平駆動部１０６は、階調補間期間＆移動度補正期間Ｋ１には、階調補間動作用の信号電圧Ｖinである階調補間電圧Ｖin1 を映像信号線１０６HSに供給し、階調確定期間＆移動度補正期間Ｋ２には、階調を確定させる信号電圧Ｖinである確定階調電圧Ｖin2 を映像信号線１０６HSに供給する。特に、第２比較例の水平駆動部１０６は、これら２つの信号電圧を、図４Ａ（１）に示すように、階調補間電圧Ｖin1 および確定階調電圧Ｖin2 の順に映像信号線１０６HSに供給するとともに、階調に応じて、階調補間電圧Ｖin1 および確定階調電圧Ｖin2 の電圧値を個別に変化させる。このとき、書込走査部１０４は、階調補間電圧Ｖin1 から確定階調電圧Ｖin2 に遷移する過程でも書込駆動パルスWSをＨレベルに維持してサンプリングトランジスタ１２５をオンさせ続ける。
【０１０２】
図示しないが、サンプリング期間＆移動度補正期間Ｋを２Ｈ期間に亘って設け、階調補間期間＆移動度補正期間Ｋ１と階調確定期間＆移動度補正期間Ｋ２の間に書込駆動パルスWSを一旦Ｌレベルにしサンプリングトランジスタ１２５をオフさせることで、ブートストラップ期間を挟んでもよい。この点は後述する本実施形態の動作でも同様である。
【０１０３】
第２比較例の動作により、図４Ａ（２）中に矢指Ａで示す部分のように、各有機ＥＬ素子１２７における発光輝度Ｌの階調を補間する階調補間動作が行なわれる。その結果、映像信号Ｖsig によって元々設定することが可能な階調数よりも多くの階調の表現が実現される。たとえば図４（１）に示した第１比較例の動作における信号電圧Ｖinにおいて設定される電圧ｘなどが１０ビット階調である場合、図４Ａ（２）では、１０ビット階調に対して２ビット分の階調（４階調）が補間されるため、１２ビット階調が実現される。すなわち、確定階調電圧Ｖin2 において設定される電圧ｘなど（基本階調電圧）に対し、階調補間電圧Ｖin1 において設定される電圧ｙなど（補間階調電圧）を用いることで２ビット分の階調（４階調）が補間され、合計１２ビット階調となる。１０ビットの映像信号Ｖsig （の確定階調電圧Ｖin2 ）のガンマ特性に対して、「１２ビット−１０ビット＝２ビット」分の階調を２回書込み駆動（２ステップ駆動）により補間することで１２ビットの階調を実現できる。
【０１０４】
具体的には、水平駆動部１０６は、たとえば図４Ａ（１−１）〜図４Ａ（１−４）に示したように、確定階調電圧Ｖin2 を、映像信号Ｖsig により設定可能な複数の階調（ここでは１０ビット階調＝１０２４階調）のうちの一の階調に対応する電圧（ここでは電圧ｘ）に固定して設定する。次いで、たとえば図４Ａ（１−１）中の矢印Ｐ２１で示すように、水平駆動部１０６は、階調補間電圧Ｖin1 を複数の電圧（ここでは電圧（ｙ−３），（ｙ−２），（ｙ−１），ｙの４つの電圧）間で変化させる。そして、水平駆動部１０６は、確定階調電圧Ｖin2 を、複数の階調のうちの他の階調に固定して設定するとともに、階調補間電圧Ｖin1 を、再び複数の電圧間で変化させる、という動作を繰り返す。
【０１０５】
このとき、図４Ａ（１−１）、図４Ａ（１−４）中の矢印Ｐ２１，Ｐ２２で示すように、階調補間電圧Ｖin1 の電圧値が電圧（ｙ−３）から電圧ｙへと上昇するのに応じて、階調補間電圧Ｖin1 の書込み後における駆動トランジスタ１２１のソース電位Ｖｓの上昇も大きくなる。たとえば、階調補間電圧Ｖin1 が電圧（ｙ−３）に設定されているときのソース電位Ｖｓの上昇分（１回目の移動度補正による電位差ΔＶ１（ｙ−３））よりも、階調補間電圧Ｖin1 が電圧ｙに設定されているときのソース電位Ｖｓの上昇分（電位差ΔＶ１（ｙ））の方が大きくなる。このとき、階調補間期間＆移動度補正期間Ｋ１では、図４Ａ（１−３）中の矢印Ｐ２３で示したように、駆動トランジスタ１２１のソース電位Ｖｓの上昇に伴って、駆動トランジスタ１２１のゲート電位Ｖｇも連動して上昇する。すなわち、階調補間電圧Ｖin1 の電圧値が電圧（ｙ−３）から電圧ｙへと上昇するのに応じて、階調補間電圧Ｖin1 の書込み後におけるゲート電位Ｖｇの上昇も大きくなる。
【０１０６】
階調確定期間＆移動度補正期間Ｋ２では、駆動トランジスタ１２１のソース電位Ｖｓの上昇分（２回目の移動度補正による電位差ΔＶ２）は、図４Ａ（１−４）に示したように、階調補間電圧Ｖin1 の電圧値によらず一定となっている。これは、階調確定期間＆移動度補正期間Ｋ２でのソース電位Ｖｓの上昇分（電位差ΔＶ２）は、この際に書き込まれる確定階調電圧Ｖin2 の電圧値（ここではＶin2_x）により定まるからである。この期間終了後には、駆動トランジスタ１２１のゲート電位Ｖｇは、確定階調電圧Ｖin2 （ここでは電圧ｘ）となる（図４Ａ（１−３））。このことから、図４Ａ（１）から分かるように、階調補間電圧Ｖin1 の電圧値が電圧（ｙ−３）から電圧ｙへと上昇するのに応じて、確定階調電圧Ｖin2 の書き込み後（発光動作時）における駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは小さくなる。たとえば、階調補間電圧Ｖin1 が電圧（ｙ−３）に設定されているときのゲート・ソース間電圧Ｖgs（ｙ−３））よりも、階調補間電圧Ｖin1 が電圧ｙに設定されているときのゲート・ソース間電圧Ｖgs（ｙ））の方が小さくなる。
【０１０７】
これにより、階調補間電圧Ｖin1 の電圧値が上昇するのに応じて、発光動作時における駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsが小さくなる結果、駆動トランジスタ１２１を流れる電流Ｉdsが減少し、電流Ｉdsが減少するのに比例して、有機ＥＬ素子１２７の発光輝度Ｌも低くなる。
【０１０８】
これを利用して、水平駆動部１０６は、たとえば図４Ａ（２）に示すように、確定階調電圧Ｖin2 により設定可能な階調に対応する電圧ｘなどのそれぞれに対し、階調補間電圧Ｖin1 により設定される４つ階調に対応する電圧ｙなどを選択して割り当てる。これにより、階調補間動作が実現され、映像信号Ｖsig によって元々設定することが可能な階調数よりも多くの階調の表現を実現できる。
【０１０９】
第２比較例の場合、階調に応じて、階調補間電圧Ｖin1 および確定階調電圧Ｖin2 の電圧値を個別に変化させので、それぞれの階調に応じて各回の信号電圧を最適化できる。しかしながら、２段階目の確定階調電圧Ｖin2 ごとに１段階目に書き込む階調補間電圧Ｖin1 の設定（Ｖin_y，Ｖin_(y-1)，Ｖin_(y-2)，Ｖin_(y-3)のセット）を用意しておき、対象となる２段階目の確定階調電圧Ｖin2 に適合した階調補間電圧Ｖin1 の設定を選択する。このため、それぞれの２段階目の確定階調電圧Ｖin2 に対応する１段階目に書き込む階調補間電圧Ｖin1 の設定情報を記憶しておかなくてはならず、メモリ量が大幅に増えて、コストの増加を招く。低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化との両立）上では、メモリ量に関して改善すべき事項がある。
【０１１０】
［本実施形態：基本］
図５は、本実施形態の階調制御（サンプリング期間＆移動度補正期間Ｋの動作）の基本を説明する図である。本実施形態は、サンプリング期間＆移動度補正期間Ｋに、２回の処理で、信号書込みと移動度補正を行なう点では、第２比較例の動作と似通っている。相違は、階調範囲を領域分割し、階調補間電圧Ｖin1 を確定階調電圧Ｖin2 （つまり表示階調電圧）の領域ごとに設定し、共通化する点にある。領域分割した各分割領域内では、各分割領域で共通する１段階目に書き込む階調補間電圧Ｖin1 の設定（たとえばＶin_y，Ｖin_(y-1)，Ｖin_(y-2)，Ｖin_(y-3)のセット）を用意しておき、２段階目の確定階調電圧Ｖin2 で階調を決定する。ある階調間で１段階目に書込まれる電圧（階調補間電圧Ｖin1 ）を共通にすることで、メモリ量を大幅に削減することができる。メモリを増大させることなく、安価に多階調化を実現できる。
【０１１１】
たとえば、図５では、全階調を４分割し、各々の分割領域で共通する１段階目の電圧設定（階調補間電圧Ｖin1 ）を持ち、２段階目の電圧（確定階調電圧Ｖin2 ）で階調を決定する。分割する大きさは均等に限らず任意であり、たとえば、低階調側は広くとり、高階調側は狭くとることが考えられる。これにより、各々の分割領域だけで階調補間電圧Ｖin1 の設定を持っておくことで十分になるので、メモリを大幅に削減することができる。
【０１１２】
ただし、このような本実施形態の複数回書込みによる階調補間処理を適用した場合、ある階調間で１段階目に書込む電圧設定を切り替える場合、切替え箇所でガンマー（γ）の直線性が崩れてしまい、階調飛びのように視認される可能性がある。
【０１１３】
この対策として、本実施形態の駆動手法を適用する場合には、階調補間電圧Ｖin1 の設定（たとえばＶin_y，Ｖin_(y-1)，Ｖin_(y-2)，Ｖin_(y-3)のセット）の切替前と切替後でガンマ特性が大きく崩れることがないようにする手法も併用するのが好ましい。以下に、その手法を適用した変形例を説明する。
【０１１４】
［本実施形態：変形例］
図５Ａは、本実施形態のサンプリング期間＆移動度補正期間Ｋの変形例の動作を説明する図である。図は、ドライバ出力＋２ｂｉｔ表現する場合で示しており、図５Ａ（１）は、基本動作の場合であり、図５Ａ（２）は、第１変形例の動作の場合であり、図５Ａ（３）は、第２変形例の動作の場合である。
【０１１５】
図５Ａ（１）に示すように、基本動作の場合、ある階調間（たとえばＶin2 ＝ｎ−１とＶin2 ＝ｎの間）で１段階目に書込む電圧設定Ｖ１を切替える場合、階調補間電圧Ｖin1としてたとえば電圧設定Ｖ１ （＝ｍ）と電圧設定Ｖ１ （＝ｍ＋１）を使い分けるため、切替え箇所で保持容量１２０に保持される階調電圧の変化具合が異なってしまう。
【０１１６】
この対策として、第１変形例では、ある階調間で１段階目に書込む階調補間電圧Ｖin1 の電圧設定Ｖ１を切替える場合、切替直前の階調において、切替前と切替直後の１段階目の電圧設定Ｖ１を組み合わせることでガンマの直線性を保つ。たとえば、図５Ａ（２）中に実線で示す遷移過程のように、ある階調間（たとえばＶin2 ＝ｎ−１とＶin2 ＝ｎの間）で補間する信号の１つ目ａでは切替前の設定（電圧設定Ｖ１＝ｍ）を用いているが、２つ目ｂと３つ目ｃでは、切替直後の設定（電圧設定Ｖ１＝ｍ＋１）を用いている。図５Ａ（２）中に破線で示す遷移過程のように、１つ目ａと２つ目ｂとで切替前の設定（電圧設定Ｖ１＝ｍ）を用い、３つ目ｃで切替直後の設定（電圧設定Ｖ１＝ｍ＋１）を用いるようにしてもよい。ただし、実線で示す遷移過程の方が破線で示す遷移過程よりも切替時の階調電圧差は小さくなる。
【０１１７】
また、第２変形例では、ある階調間で１段階目に書込む階調補間電圧Ｖin1 の設定（電圧設定Ｖ１）を切替える場合、切替直前の階調において、切替直後の１段階目の電圧設定Ｖ１との補間により求められる電圧値を用いることでガンマの直線性を保つ。たとえば、図５Ａ（２）に示すように、ある階調間（たとえばＶin2 ＝ｎ−１とＶin2 ＝ｎの間）で補間する信号の１つ目ａは切替前の設定値（電圧設定Ｖ１＝ｍに基づく）を、２つ目ｂは中間値（電圧設定Ｖ１＝ｍ＋１に基づく）を、３つ目ｃでは切替後の設定値（電圧設定Ｖ１＝ｍ＋２に基づく）を用いて補間することでガンマの直線性を保つ。なお、この例では、中間値の設定用にもメモリを用意する例で示しているがこのことは必須でなく、たとえば、切替前の設定値（電圧設定Ｖ１＝ｍに基づく）と切替直後の設定値（電圧設定Ｖ１＝ｍ＋１に基づく）から演算により中間値を求めることでメモリ量を低減してもよい。
【０１１８】
［本実施形態の階調制御の纏め］
このように、本実施形態の階調制御に関する駆動方法では、２回書込みを用いた階調補間駆動において、階調補間電圧Ｖin1 を確定階調電圧Ｖin2 の領域ごとに設定し共通化することで、大幅にメモリを増やすことなく、既存のドライバ出力で実現可能な階調数よりも多くの階調数を表現できる。よって、水平駆動部１０６の構成を簡素化しつつ（複雑化することなく）、より高精細な階調表現が実現される。たとえばＭ（Ｍ：整数）ビットの映像信号Ｖsig を出力可能なデータドライバ（水平駆動部１０６）を用いた場合であっても、Ｎ（Ｎ：整数，Ｎ＞Ｍ）ビットの階調表現ができ、制御部１０９のコスト削減を図ることができる。低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化とを両立させる）ことができる。
【０１１９】
また、１段階目の階調補間期間＆移動度補正期間Ｋ１で使用する確定階調電圧Ｖin2 の設定を切り替えることで発生するガンマの直線性が崩れる現象に関しては、切替前後の補間で使用する１段階目の階調電位を、階調の切替前と切替後の各階調補間電圧Ｖin1 の設定値の範囲内で調整することで対処する。ガンマの直線性が大きく崩れることがないようにしつつ、低コスト化を図りつつ高画質化を実現する（低コスト化と高画質化とを両立させる）ことができる。
【０１２０】
＜電子機器＞
以上説明した本実施形態の有機ＥＬ表示装置１を始めとする本実施形態の階調補間処理を適用した表示装置は、電子機器に入力された映像信号、もしくは、電子機器内で生成した映像信号を、画像もしくは映像として表示するあらゆる分野の電子機器の表示装置に適用できる。たとえば、半導体メモリやミニディスク（ＭＤ）やカセットテープなどの記録媒体を利用した携帯型の音楽プレイヤ、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話などの携帯端末装置、ビデオカメラなどの表示装置に適用できる。
【０１２１】
なお、表示装置は、封止された構成のモジュール形状のものをも含むものとする。たとえば、画素アレイ部１０２に透明なガラスなどの対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜など、さらには、遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号などを入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）などが設けられていてもよい。
【０１２２】
以下に、図６〜図６Ｂにて、本実施形態の階調補間処理を適用した表示装置が搭載される電子機器の具体例について説明する。
【０１２３】
図６（１）は、本実施形態の階調補間処理を適用した表示装置が搭載されるテレビジョンセットの外観を示す斜視図である。本例のテレビジョンセットは、フロントパネル９０２やフィルターガラス９０３などから構成される映像表示画面部９０１を含み、その映像表示画面部９０１として本実施形態の表示装置を用いることにより作製される。
【０１２４】
図６（２）は、本実施形態の階調補間処理を適用した表示装置が搭載されるデジタルカメラの外観を示す斜視図であり、図６（２−１）は表側から見た斜視図、図６（２−２）は裏側から見た斜視図である。本例のデジタルカメラは、フラッシュ用の発光部９１１、表示部９１２、メニュースイッチ９１３、シャッターボタン９１１４などを含み、その表示部９１２として本実施形態の表示装置を用いることにより作製される。
【０１２５】
図６Ａ（１）は、本実施形態の階調補間処理を適用した表示装置が搭載されるノート型パーソナルコンピュータの外観を示す斜視図である。本例のノート型パーソナルコンピュータは、本体９２１に、文字や図形などを入力するとき操作されるキーボード１２２、画像を表示する表示部９２３などを含み、その表示部９２３として本実施形態の表示装置を用いることにより作製される。
【０１２６】
図６Ａ（２）は、本実施形態の階調補間処理を適用した表示装置が搭載されるビデオカメラの外観を示す斜視図である。ビデオカメラは、本体部９３１、前方を向いた側面に被写体撮影用のレンズ９３２、撮影時のスタート／ストップスイッチ９３３、表示部９３４などを含み、表示部９３４として本実施形態の表示装置を用いることにより作製される。
【０１２７】
図６Ｂは、本実施形態の階調補間処理を適用した表示装置が搭載される携帯電話機（携帯端末装置の一例）を示す外観図である。図６Ｂ（１）は開いた状態での正面図、図６Ｂ（２）はその側面図、図６Ｂ（３）は閉じた状態での正面図、図６Ｂ（４）は左側面図、図６Ｂ（５）は右側面図、図６Ｂ（６）は上面図、図６Ｂ（７）は下面図である。本例の携帯電話機は、上側筐体９４１、下側筐体９４２、連結部９４３（ここではヒンジ部）、ディスプレイ９４４、サブディスプレイ９４５、ピクチャーライト９４６、カメラ９４７などを含んでいる。そして、ディスプレイ９４４やサブディスプレイ９４５として本実施形態の表示装置を用いることにより本例の携帯電話機が作製される。
【０１２８】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は前記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で前記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０１２９】
また、前記の実施形態は、クレーム（請求項）に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０１３０】
＜画素回路の変形例＞
たとえば、画素回路Ｐの側面からの変更が可能である。たとえば、回路理論上は「双対の理」が成立するので、画素回路Ｐに対しては、この観点からの変形ができる。この場合、図示を割愛するが、先ず、前述の実施形態に示した画回路Ｐがｎ型の駆動トランジスタ１２１を用いて構成しているのに対し、ｐ型の駆動トランジスタ１２１を用いて画素回路Ｐを構成する。これに合わせて映像信号Ｖsig のオフセット電位Ｖofs に対する信号振幅ΔＶinの極性や電源電圧の大小関係を逆転させるなど、双対の理に従った変更を加える。
【０１３１】
このような双対の理を適用して駆動トランジスタ１２１をｐ型にした変形例の有機ＥＬ表示装置においても、ｎ型の駆動トランジスタ１２１にした有機ＥＬ表示装置と同様に、閾値補正動作、移動度補正動作、およびブートストラップ動作を実行することができるし、カソード配線低抵抗化対策を適用することができる。
【０１３２】
なお、ここで説明した画素回路Ｐの変形例は、前記実施形態に示した構成に対して「双対の理」に従った変更を加えたものであるが、回路変更の手法はこれに限定されるものではない。閾値補正動作を実行するに当たり、書込走査部１０４での走査に合わせて各水平周期内でオフセット電位Ｖofs と信号電位Ｖin（＝Ｖofs ＋ΔＶin）で切り替わる映像信号Ｖsig が映像信号線１０６HSに伝達されるように駆動を行ない、閾値補正の初期化動作のために駆動トランジスタ１２１のドレイン側（電源供給側）を第１電位と第２電位とでスイッチング駆動を行なうものである限り、画素回路Ｐを構成するトランジスタ数は問わない。さらに、画素回路Ｐを構成するトランジスタ数や保持容量数は不問であり、たとえばトランジスタ数が３個以上であってもよく、それらの全てに、前述の本実施形態の階調補間動作による階調制御を適用することができる。
【０１３３】
また、閾値補正動作を実行するに当たり、オフセット電位Ｖofs と信号電位Ｖinを駆動トランジスタ１２１のゲートに供給する仕組みとしては、２ＴＲ構成のように映像信号Ｖsig で対処することに限らず、たとえば、特開２００６−２１５２１３号公報に記載のように、別のトランジスタを介して供給する仕組みを採ることもできる。
【０１３４】
これらの変形例においても、階調補間動作による階調制御を行なうに当たり単純な方法ではメモリ量が増えてしまう問題を、元々の表現可能な階調を領域分割して領域ごとに共通の設定情報を使用することで解消するという本実施形態の思想を適用できる。
【符号の説明】
【０１３５】
１…有機ＥＬ表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０４WS…書込走査線、１０５…駆動走査部、１０５DSL …電源供給線、１０６…水平駆動部、１０６HS…映像信号線、１０９…制御部、１２０…保持容量、１２１…駆動トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、２００…駆動信号生成部、３００…映像信号処理部、Ｐ…画素回路
【図１】
2011237496.tif 000005
【図２】
2011237496.tif 000006
【図３】
2011237496.tif 000007
【図４】
2011237496.tif 000008
【図４Ａ】
2011237496.tif 000009
【図５】
2011237496.tif 000010
【図５Ａ】
2011237496.tif 000011
【図６】
2011237496.tif 000012
【図６Ａ】
2011237496.tif 000013
【図６Ｂ】
2011237496.tif 000014