(57)【要約】      （修正有）【課題】２重化されたインターフェース装置に設定される識別符号が不一致であるにもかかわらず、不適切なデータがプロセス入出力装置に入力することを防ぐ。【解決手段】インターフェース装置１１は、ステーションアドレス設定スイッチ１６と、インターフェース装置１１，２１に設定されるステーションアドレスを比較する比較回路１２を備える。また、インターフェース装置１１が中央演算処理装置から受信するデータをプロセス入出力装置３０Ａ〜３０Ｎに送信する送受信制御回路１５と、一致したステーションアドレスを記憶回路１３に記憶させると共に、プロセス入出力装置３０Ａ〜３０Ｎにデータを入力させ、ステーションアドレスが不一致である場合に、プロセス入出力装置３０Ａ〜３０Ｎにデータを入力させない制御を行う出力回路１４と、ステーションアドレスが不一致である場合に、不一致であることを報知する不一致表示器１７と、を備える。【選択図】図２
2011248801.tif 000002
【特許請求の範囲】
【請求項１】
通信回線で接続される２台の中央演算処理装置及びプロセス入出力装置の間に配され、前記中央演算処理装置及びプロセス入出力装置が送受信するデータを仲介する２重化構成のインターフェース装置において、
前記インターフェース装置を識別する識別符号を設定する識別符号設定部と、
稼働系とされる前記インターフェース装置及び待機系とされる前記インターフェース装置にそれぞれ設定される前記識別符号を比較する比較部と、
稼働系とされる前記インターフェース装置が前記中央演算処理装置から受信した前記データを前記プロセス入出力装置に送信する送受信制御部と、
稼働系とされる前記インターフェース装置及び待機系とされる前記インターフェース装置に設定される前記識別符号が一致する場合に、前記識別符号を記憶部に記憶させると共に、前記プロセス入出力装置に前記データを入力させ、前記識別符号が不一致である場合に、前記プロセス入出力装置に前記データを入力させない制御を行う出力部と、
前記識別符号が不一致である場合に、前記識別符号が不一致であることを報知する報知部と、を備える
インターフェース装置。
【請求項２】
前記送受信制御部は、稼働系とされる前記インターフェース装置に障害が発生し、待機系とされる前記インターフェース装置が稼働系に切り替わった状態で、障害が発生した前記インターフェース装置が交換され、交換された前記インターフェース装置に設定された前記識別符号が、稼働系に切り替わった前記インターフェース装置に設定された前記識別符号と異なる場合に、前記比較部は前記識別符号が不一致であることを判定し、前記報知部は前記識別符号が不一致であることを報知する
請求項１記載のインターフェース装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、高い信頼性を要求される社会インフラ向け制御システムを２重化したシステム構成として、このシステムを安定稼働させ、システムを保護する場合に適用して好適なインターフェース装置に関する。
【背景技術】
【０００２】
従来、高い信頼性を要求される社会インフラ向け制御システムには、同じシステムを２重化して稼働系と待機系で運用する２重化システム（デュプレックスシステム）で構成されることがある。
図３は、従来の２重化システム構成とした制御システム１１０の例を示す。
【０００３】
制御システム１１０は、２台の中央演算処理装置（ＣＰＵ１，ＣＰＵ２）１００，２００と、インターフェース装置（ＳＴ１，ＳＴ２）１０１，２０１を備える２重化システムで構成される。中央演算処理装置１００，２００とインターフェース装置１０１，２０１は、専用の通信回線（シリアル伝送）でインターフェース装置１０１，２０１を介して接続される。また、インターフェース装置１０１，２０１と、プロセス入出力装置３００Ａ〜３００Ｎは、データを伝送するプロセス入出力（ＰＩ／Ｏ）バスを介して接続される。中央演算処理装置１００，２００は、一方が稼働系、他方が待機系として運用される。そして、中央演算処理装置１００，２００は、複数のプロセス入出力装置３００Ａ〜３００Ｎを共有しており、プロセス入出力装置３００Ａ〜３００Ｎに対して、データの入出力等の動作指示を与えている。
【０００４】
ここで、中央演算処理装置１００，２００がインターフェース装置１０１，２０１を指定するための識別符号として、ステーションアドレスを用いる方法が知られている。ステーションアドレスはインターフェース装置１０１，２０１がそれぞれ備えるステーションアドレス設定スイッチによって設定される値であり、ステーションアドレスによってプロセス制御装置が識別される。そして、ステーションアドレスは、制御システム１１０を設計するシステム設計部門が作成したステーションアドレス設定表に従って、ユーザが設定している。
【０００５】
特許文献１には、２重化バスシステムにおける接続状態検出方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−５３８９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、従来のインターフェース装置１０１，２０１は、プロセス入出力装置３００Ａ〜３００Ｎの接続状態を検出するために用いられていた。そして、インターフェース装置１０１，２０１は、プロセス入出力装置３００Ａ〜３００Ｎの接続状態が正しければ、ステーションアドレスが設定された通りに動作するのみであり、ステーションアドレス自体をチェックするようなチェック回路は設けられていなかった。このため、誤ったステーションアドレスを設定したまま制御システム１１０の動作が開始されると、プロセス入出力装置３００Ａ〜３００Ｎに対しアクセスすることができず、制御システム１１０全体の動作に多大な影響を与える恐れがあった。
【０００８】
また、人為的なミスによって、インターフェース装置１０１，２０１には、スイッチ設定表に掲載されたステーションアドレスと異なるステーションアドレスを設定してしまう可能性がある。インターフェース装置１０１，２０１に誤ったステーションアドレスが設定されると、中央演算処理装置１００，２００からプロセス入出力装置３００Ａ〜３００Ｎにデータが伝送されなかったり、他のプロセス入出力装置へのデータを誤って取り込んだりすることがある。このため、制御システム１１０の制御が停止したり、異常信号を出力したりする恐れがあり、制御システム１１０全体に影響が及ぶ恐れがあった。
【０００９】
このように、インターフェース装置１０１，２０１のステーションアドレス設定時には、誤設定により制御システム１１０全体に深刻なダメージを与えないことが求められる。しかし、従来の制御システム１１０は、設定したステーションアドレスの有効性を確認する回路を持っていなかった。このため、ステーションアドレスの整合性を高めるには、従来は、スイッチ設定表や設定図面と、実際に設定されたステーションアドレスとを突合せて目視チェックするしかなく、手間が掛かっていた。また、プロセス入出力装置３００Ａ〜３００Ｎがステーションアドレスをチェックするチェック回路を備えるようにすると、各チェック回路を動作するための電力が大きくなり、制御システム１１０の運用負荷も高くなっていた。
【００１０】
本発明はこのような状況に鑑みて成されたものであり、２重化されたインターフェース装置に設定される識別符号が不一致であるにもかかわらず、不適切なデータがプロセス入出力装置に入力することを防ぐことを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、通信回線で接続される２台の中央演算処理装置及びプロセス入出力装置の間に配され、中央演算処理装置及びプロセス入出力装置が送受信するデータを仲介する２重化構成のインターフェース装置に関する。
インターフェース装置は、インターフェース装置を識別する識別符号を設定する識別符号設定部と、稼働系とされるインターフェース装置及び待機系とされるインターフェース装置にそれぞれ設定される識別符号を比較する比較部と、稼働系とされるインターフェース装置が中央演算処理装置から受信するデータをプロセス入出力装置に送信する送受信制御部と、稼働系とされるインターフェース装置及び待機系とされるインターフェース装置に設定される識別符号が一致する場合に、識別符号を記憶部に記憶させると共に、プロセス入出力装置にデータを入力させ、識別符号が不一致である場合に、プロセス入出力装置にデータを入力させない制御を行う出力部と、識別符号が不一致である場合に、識別符号が不一致であることを報知する報知部と、を備える。
【発明の効果】
【００１２】
このようにしたことで、比較部により稼動系とされるインターフェース装置の識別符号と、待機系とされるインターフェース装置の識別符号が不一致と判定されると、出力部は、プロセス入出力装置にデータを入力させない制御を行い、報知部は、識別符号が不一致であることを報知する。このため、プロセス入出力装置に誤ったデータが入力することを防ぐことができる。更に、識別符号が不一致であることを報知部に報知することで、保守員に対して速やかに識別符号を誤って設定したことの注意を促し、相応の対策処理をさせることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施の形態における２重化システムの構成例を示すブロック図である。
【図２】本発明の第１の実施の形態における２重化システムの構成例を示すブロック図である。
【図３】従来の２重化システムの構成例を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明の第１の実施の形態について、添付図面を参照して説明する。本実施の形態では、例えば、産業プラント等に用いられ、２重化システム構成とすることで信頼性を高めた制御システム１に適用した例について説明する。
【００１５】
図１は、本実施の形態に係る２重化システム構成とした制御システム１の例を示す。
【００１６】
制御システム１は、２台の中央演算処理装置（ＣＰＵ１，ＣＰＵ２）１０，２０と、インターフェース装置（ＳＴ１，ＳＴ２）１１，２１を備える２重化システムで構成される。中央演算処理装置１０にはインターフェース装置１１が接続され、中央演算処理装置２０にはインターフェース装置２１が接続される。そして、インターフェース装置１１，２1を介し、プロセス入出力装置３０Ａ〜３０Ｎと接続される。
【００１７】
中央演算処理装置１０，２０とインターフェース装置１１，２１は、専用の通信回線（シリアル伝送）を介して接続される。また、インターフェース装置１１，２１と、プロセス入出力装置３０Ａ〜３０Ｎは、データを伝送するプロセス入出力（ＰＩ／Ｏ）バスを介して接続される。中央演算処理装置１０，２０は、複数のプロセス入出力装置３０Ａ〜３０Ｎを共有し、プロセス入出力装置３０Ａ〜３０Ｎに対して、データの入出力等の動作指示を与えている。なお、インターフェース装置１１，２１と、プロセス入出力装置３０Ａ〜３０Ｎは、同一の筐体に収められるため、「ユニット」という単位で計数される。
【００１８】
ここで、中央演算処理装置１０，２０やプロセス入出力装置３０Ａ〜３０Ｎがインターフェース装置１１，２１を識別するための識別符号として、ステーションアドレスを用いる。ステーションアドレスはインターフェース装置１１，２１がそれぞれ備えるステーションアドレス設定スイッチ１６，２６（後述する図２参照）によって設定される。そして、ステーションアドレスは、制御システム１を設計するシステム設計部門が作成したステーションアドレス設定表に従って、ユーザが設定している。
【００１９】
図２は、本例の制御システム１が備えるインターフェース装置１１，２１の内部構成例を示すハードウェアブロック図である。インターフェース装置１１，２１は、通信回線で接続される２台の中央演算処理装置１０，２０及びプロセス入出力装置３０Ａ〜３０Ｎの間に配され、中央演算処理装置１０，２０及びプロセス入出力装置３０Ａ〜３０Ｎが送受信するデータを仲介する２重化構成として用いられる。
【００２０】
インターフェース装置１１，２１は、中央演算処理装置１０，２０に接続され、中央演算処理装置１０，２０からシリアル伝送されるデータを受信し、プロセス入出力装置に受信したデータを送信する送受信制御部として送受信制御回路１５，２５を備える。また、インターフェース装置１１，２１は、ステーションアドレスを設定する識別符号設定部として用いられるステーションアドレス設定スイッチ１６，２６を備える。ステーションアドレス設定スイッチ１６，２６には、例えば、ロータリスイッチが用いられ、ユーザの手動によって“０”〜“９”までの値が設定される。
【００２１】
また、インターフェース装置１１，２１は、ステーションアドレス設定スイッチ１６，２６からステーションアドレスを読出して、稼働系とされるインターフェース装置１１及び待機系とされるインターフェース装置２１にそれぞれ設定されるステーションアドレスを比較する比較部として比較回路１２，２２を備える。
【００２２】
また、インターフェース装置１１，２１は、比較回路１２，２２が出力する一致信号を復電時に記憶する記憶部として記憶回路１３，２３と、遅延回路１８，２８が出力するトリガ信号を契機として、ステーションアドレス設定スイッチ１６，２６から受信したステーションアドレスを出力する出力回路１４，２４を備える。
【００２３】
比較回路１２，２２は、インターフェース装置１１、２１が２重化構成された場合にのみ、ステーションアドレス設定スイッチ信号を比較する。そして、比較回路１２，２２は、ステーションアドレスが一致していると判断した場合に、一致信号を記憶回路１３，２３に出力し、一致したステーションアドレスを記憶回路１３，２３に記憶させる。記憶回路１３，２３には、遅延回路１８，２８を介してトリガ信号が入力されており、遅延回路１８，２８は、電源電圧が安定後、一定時間待ってトリガ信号を出力する。
【００２４】
また、インターフェース装置１１，２１は、ステーションアドレス設定スイッチ１６，２６からステーションアドレスを受け取ると共に、記憶回路１３，２３からステーションアドレス正常信号を出力する事で、インターフェース装置１１，２１に設定されたステーションアドレスをプロセス入出力装置３０Ａ〜３０Ｎに出力する出力回路１４，２４を備える。
【００２５】
また、インターフェース装置１１，２１は、比較回路１２，２２に接続され、ステーションアドレスが不一致だった場合に発光し、ステーションアドレスが不一致であることをユーザに報知する報知部として不一致表示器１７，２７を備える。不一致表示器１７，２７には、例えば、発光ダイオード（ＬＥＤ：Light Emitting Diode）が用いられる。記憶回路１３，２３は、プロセス入出力装置３０Ａ〜３０Ｎへの通知信号としてステーションアドレス正常信号（“Ｈ”）を出力する。プロセス入出力装置３０Ａ〜３０Ｎは、記憶回路１３，２３からステーションアドレス正常信号が出力されている時のみ動作する。
【００２６】
稼働系とされるインターフェース装置１１が備える送受信制御回路１５には、１系専用回線が接続され、中央演算処理装置１０との間でデータの送受信が行われる。そして、送受信制御回路１５は、インターフェース装置１１が中央演算処理装置１０から受信したデータをプロセス入出力装置３０Ａ〜３０Ｎに出力する。同様に、待機系とされるインターフェース装置２１が備える送受信制御回路２５には、２系専用回線が接続され、ＣＰＵ２との間でデータの送受信が行われる。そして、送受信制御回路２５は、インターフェース装置２１が待機系から稼働系とされた場合に、中央演算処理装置２０から受信したデータをプロセス入出力装置３０Ａ〜３０Ｎに出力する。
【００２７】
プロセス入出力装置３０Ａ〜３０Ｎには、プロセス入出力装置が差し込まれるスロットを識別するために、“１”〜“ｍ”の符号が付されたスロットアドレスのうち、特定のスロットアドレスに差し込まれた機器に対して、インターフェース装置１１，２１から受信した制御データ等を出力する。
【００２８】
次に、インターフェース装置１１，２１の動作例を説明する。
送受信制御回路１５，２５は、プロセス入出力バス（ＰＩ／Ｏバス）を介して、制御対象となるプロセス入出力装置３０Ａ〜３０Ｎのいずれかに対して、中央演算処理装置１０，２０から受信したデータを送信する。ここで、本例のステーションアドレス設定スイッチ１６，２６は、予め“０”に設定されており、共にステーションアドレスが一致した状態としてある。このとき、比較回路１２，２２は、共にステーションアドレス設定スイッチ１６，２６から入力するステーションアドレス設定信号より、ステーションアドレスを比較する。
【００２９】
稼働系とされるインターフェース装置１１及び待機系とされるインターフェース装置２１に設定されるステーションアドレスが一致する場合に、比較回路１２，２２は、ステーションアドレスの一致を示す一致信号を記憶回路１３，２３に出力する。記憶回路１３，２３は、一致した時点におけるステーションアドレスを記憶する。
【００３０】
そして、プロセス制御装置に電源が投入された時に記憶回路１３，２３は、比較回路１２、２２からの一致信号を遅延回路１８、２８からのトリガ信号により記憶すると共に、ステーションアドレス正常信号を出力する。出力回路１４，２４は、このステーションアドレス正常信号を受けると有効となり、プロセス入出力装置３０Ａ〜３０Ｎにステーションアドレスを入力させる。併せて、送受信制御回路１５，２５は、中央演算処理装置１０，２０から受信したデータをプロセス入出力装置３０Ａ〜３０Ｎに出力する。このように、インターフェース装置１１、２１は、ステーションアドレス信号を出力すると共にステーションアドレス正常信号を出力することによって、プロセス入出力装置３０Ａ〜３０Ｎに対し、出力するデータが正常であることを通知する。このため、送受信制御回路１５，２５が出力するデータは、制御対象となるプロセス入出力装置３０Ａ〜３０Ｎのいずれかに正常に入力する。
【００３１】
一方、２つのステーションアドレスが不一致である場合、比較回路１２，２２は、ステーションアドレスの不一致を示す不一致信号を不一致表示器１７，２７に出力し、不一致表示器１７，２７を点灯させる。このため、ステーションアドレス設定スイッチ１６，２６に設定されたステーションアドレスが不一致の状態で、プロセス制御装置を起動(復電)した場合は、インターフェース装置１１，２１が共に、比較回路１２，２２で不一致となる為、比較回路１２，２２は一致信号を出力せず、出力回路１４，２４はプロセス入出力装置３０Ａ〜３０Ｎにステーションアドレスを入力させない制御を行う。これによりインターフェース装置１１，２１はステーションアドレス信号及びステーションアドレス正常信号を出力せず、不一致表示器１７，２７を点灯させる動作だけを行う。
【００３２】
以上説明した第１の実施の形態に係るインターフェース装置１１，２１によれば、識別符号として設定されたステーションアドレスが一致した場合に限って、中央演算処理装置１０，２０から受信したデータをプロセス入出力装置３０Ａ〜３０Ｎに送信することができる。このため、稼働系とされるインターフェース装置１１を交換する際には、速やかに待機系とされるインターフェース装置２１がプロセス入出力装置３０Ａ〜３０Ｎにデータを入力することができ、制御システム１の可用性を高めることができる。
【００３３】
ここで、中央演算処理装置１０，２０は、インターフェース装置１１，２１の、それぞれに設定されたステーションアドレスによって識別する。そして、中央演算処理装置１０，２０は、インターフェース装置１１，２１のステーションアドレスが不一致である場合に、インターフェース装置１１，２１がプロセス入出力装置３０Ａ〜３０Ｎにアクセスする処理を禁止する。また、いずれかのインターフェース装置１１，２１が故障した時は、片系で稼動を継続したまま、故障したインターフェース装置の交換が可能である。このため、障害等によって交換されたインターフェース装置のステーションアドレス設定誤りによって、稼動系とされたインターフェース装置が出力するデータに影響を与えないようにすることができる。
【００３４】
また、中央演算処理装置１０，２０〜インターフェース装置１１，２１〜プロセス入出力装置３０Ａ〜３０Ｎ間には、フレームと呼ばれるデータの固まりが伝送され、フレームの内容（中身）にはアドレス情報、制御情報、データ値等が格納されている。プロセス入出力装置３０Ａ〜３０Ｎは、このフレーム内のアドレス情報とインターフェース装置が出力するステーションアドレス１〜Ｎを受信比較し、プロセス入出力装置内部にて自分に対するフレームと判断されたとき、かつステーションアドレス正常信号が入力された時、初めて動作する。このため、インターフェース装置１１，２１に誤ったステーションアドレスが設定された場合には、インターフェース装置１１，２１内の比較回路１２，２２によって、ステーションアドレスを確認し、記憶回路１３、２３からステーションアドレス正常信号を出力せず、出力回路１４，２４から不一致設定されたステーションアドレス１〜Ｎを出力しないことで、誤ったステーションアドレスでプロセス入出力装置３０Ａ〜３０Ｎが動作しないように制御することができる。このように、インターフェース装置１１，２１はステーションアドレスが不一致となった場合、ステーションアドレス正常信号の出力をせず、また出力回路１４，２４から不一致設定されたステーションアドレス１〜Ｎを出力しないことで、プロセス入出力装置３０Ａ〜３０Ｎの誤動作を防ぐことができる。
【００３５】
また、比較回路１２，２２がステーションアドレスを比較した結果、ステーションアドレスが不一致であると判定した場合には、不一致であるステーションアドレスが設定された系のインターフェース装置が備える不一致表示器が点灯する。このため、ステーションアドレス設定誤りを不一致表示器により保守員に知らせることで、修正動作を最短でできる。このため、ユーザは、ステーションアドレスが不一致であることを速やかに把握することができ、ステーションアドレス設定値の健全性機構を有したインターフェース装置１１，２１を提供することができる。
【００３６】
＜第２の実施の形態＞
次に、稼動系であるインターフェース装置１１に障害が発生した場合における制御システム１の動作例を適用した本発明の第２の実施の形態について説明する。
本例では、稼動系であるインターフェース装置１１に障害が発生した場合を想定する。このとき、稼動系であった中央演算処理装置１０、インターフェース装置１１が待機系に代わり、稼動系は中央演算処理装置２０、インターフェース装置２１に代わる。
【００３７】
ここで、プロセス制御装置の電源が入ったまま、障害が発生したインターフェース装置１１を取り外す場合を想定する。このとき、稼動系のインターフェース装置２１が備える比較回路２２は、ステーションアドレスの不一致を検出する。しかし、２重化構成であることを示す、インターフェース装置１１の他系実装信号を伝送する伝送線が接続されていない。
【００３８】
ここで、比較回路１２は、インターフェース装置２１に接続される配線より、他系実装信号を得ており、比較回路２２は、インターフェース装置１１に接続される配線より、他系実装信号を得ている。このため、インターフェース装置１１が取り外されると、比較回路２２は他系実装信号を得られなくなり、ステーションアドレスの比較はせず、不一致表示器２７も点灯しない。また、プロセス制御装置の電源は投入されたままなので、記憶回路２３の出力も変化しない。このため、出力回路２４は、プロセス入出力装置３０Ａ〜３０Ｎに出力するステーションアドレス信号及び記憶回路２３より出力されるステーションアドレス正常信号の出力を保持し続ける。
【００３９】
その後、プロセス制御装置の電源が入ったまま、交換用のインターフェース装置１１を取り付ける。このとき、ステーションアドレス設定スイッチ１６に設定されるステーションアドレスが、稼動系のインターフェース装置２１に設定されるステーションアドレスと不一致である場合は、稼動系のインターフェース装置２１の一致信号は記憶回路２３に出力されない。しかし、インターフェース装置２１自体は復電されていない為、インターフェース装置２１が備える出力回路２４は、ステーションアドレス信号及びステーションアドレス正常信号の出力を継続する。このとき、インターフェース装置１１は、比較回路１２でステーションアドレスの不一致を検出するため、不一致表示器１７が点灯する。
【００４０】
このように、稼働系とされるインターフェース装置１１に障害が発生し、待機系とされるインターフェース装置２１が稼働系に切り替わった状態で、インターフェース装置１１が交換され、交換されたインターフェース装置１１に設定されたステーションアドレスが、稼働系に切り替わったインターフェース装置２１に設定されたステーションアドレスと異なる場合に、比較回路１２はステーションアドレスが不一致であることを判定し、不一致表示器１７はステーションアドレスが不一致であることを報知する。
【００４１】
以上説明した第２の実施の形態に係るインターフェース装置１１，２１によれば、２台のインターフェース装置１１，２１のうち、いずれかのインターフェース装置が故障して交換する際に（例として、故障したインターフェース装置を１１、稼動系をインターフェース装置２１とする）、以下のように動作する。すなわち、交換されるインターフェース装置１１に設定されたステーションアドレスと、稼動系のインターフェース装置２１に設定されたステーションアドレスが不一致である場合に、比較回路２２は、稼動系のインターフェース装置２１のステーションアドレスが正常に設定されていると判断する。
【００４２】
このため、インターフェース装置１１は制御システム１全体の動作に対して影響を与えることなく稼動系のインターフェース装置２１で継続動作させることができる。また、交換されたインターフェース装置１１の不一致表示器１７を点灯させることで、インターフェース装置１１のステーションアドレスがインターフェース装置２１のステーションアドレスと一致するよう速やかな対応が可能である。このため、制御システム１に用いられる保護制御方式は、高い信頼性を要求される社会インフラ向け制御システムに適用されることが期待される。
【００４３】
なお、本発明は上述した実施の形態に限られるものではなく、特許請求の範囲に記載した本発明の要旨を逸脱しない限りその他種々の応用例、変形例を取り得ることは勿論である。
【符号の説明】
【００４４】
１０，２０…中央演算処理装置、１１，２１…インターフェース装置、１２，２２…比較回路、１３，２３…記憶回路、１４，２４…出力回路、１５，２５…送受信制御回路、１６，２６…ステーションアドレス設定スイッチ、１７，２７…不一致表示器、１８，２８…遅延回路、１１…制御システム、３０Ａ〜３０Ｎ…プロセス入出力装置
【図１】
2011248801.tif 000003
【図２】
2011248801.tif 000004
【図３】
2011248801.tif 000005