(57)【要約】【課題】絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法を提供する。【解決手段】本発明に係る電子素子内蔵型印刷回路基板の製造方法は、キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、コア基板の下面にキャビティをカバーするように接着層を付着する工程と、キャビティに対応する接着層の上面に電子素子を配置する工程と、キャビティが充填されるようにコア基板の上面に補強材が含浸されていない第１絶縁体を積層して回路パターンをカバーする工程と、コア基板の上下側に、補強材が含浸された第２絶縁体を積層する工程と、を含むことを特徴とする。【選択図】図５
2011018893.tif 000002
【特許請求の範囲】
【請求項１】
キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、
前記コア基板の下面に前記キャビティをカバーするように接着層を付着する工程と、
前記キャビティに対応する前記接着層の上面に電子素子を配置する工程と、
前記キャビティが充填されるように、前記コア基板の上面に補強材が含浸されていない第１絶縁体を積層して前記回路パターンをカバーする工程と、
前記コア基板の上下側に、補強材が含浸された第２絶縁体を積層する工程と、
を含むことを特徴とする電子素子内蔵型印刷回路基板の製造方法。
【請求項２】
前記第１絶縁体と前記第２絶縁体の樹脂が同じ材質であることを特徴とする請求項１に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項３】
キャビティにより貫通され、表面に内層回路が設けられたコア基板と、
前記キャビティに内蔵される電子素子と、
前記キャビティを充填しかつ前記内層回路をカバーするように、前記コア基板の上面に積層された、補強材が含浸されていない第１絶縁体と、
前記コア基板の上下側にそれぞれ積層された、補強材が含浸された第２絶縁体と、
前記第２絶縁体に形成された回路パターンと、
を含むことを特徴とする電子素子内蔵型印刷回路基板。
【請求項４】
前記第１絶縁体と前記第２絶縁体の樹脂が同じ材質であることを特徴とする請求項３に記載の電子素子内蔵型印刷回路基板。
【請求項５】
キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、
前記コア基板の下面に前記キャビティをカバーする接着層を付着する工程と、
前記キャビティに対応する前記接着層の上面に電子素子を配置する工程と、
前記キャビティが充填されるように、補強材を中心として上下にそれぞれ上部樹脂層と下部樹脂層が形成された絶縁体を前記コア基板の上面に積層する工程と、を含み、
前記絶縁体は、前記下部樹脂層が前記上部樹脂層よりも厚い非対称形状であることを特徴とする電子素子内蔵型印刷回路基板の製造方法。
【請求項６】
前記下部樹脂層の厚さが、前記上部樹脂層の厚さの２倍〜５倍であることを特徴とする請求項５に記載の電子素子内蔵型印刷回路基板の製造方法。
【請求項７】
印刷回路基板の製造に用いられる絶縁体であって、
補強材の上下にそれぞれ積層された上部樹脂層と下部樹脂層を含み、
前記下部樹脂層が前記上部樹脂層よりも厚いことを特徴とする絶縁体。
【請求項８】
前記下部樹脂層の厚さが、前記上部樹脂層の厚さの２倍〜５倍であることを特徴とする請求項７に記載の絶縁体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁体、電子素子内蔵型印刷回路基板、及び電子素子内蔵型印刷回路基板の製造方法に関する。
【背景技術】
【０００２】
電子産業の発達に伴って電子部品の高機能化、小型化がますます求められる傾向にあり、特に個人携帯端末機の軽薄短小化への市場の動きが印刷回路基板の薄型化につながっている。ここで、従来の素子実装方式とは異なる方式の素子実装方式が注目を浴びており、ＩＣのような能動部品（Ａｃｔｉｖｅ  ｄｅｖｉｃｅｓ）またはＭＬＣＣ形態のキャパシタなどの受動部品（Ｐａｓｓｉｖｅ  ｄｅｖｉｃｅｓ）を印刷回路基板の内部に実装することにより、部品の高密度化及び信頼性の向上、またはこれらの有機的な結合によるパッケージ自体の性能向上などを求めるエンベデッド印刷回路基板がそれである。
【０００３】
本発明は、部品内蔵基板の作製時、高さの高い電子素子を内蔵することから発生する問題点を解決するためのものであって、その問題点は次の通りである。
【０００４】
従来技術によれば、２００μｍ〜１０００μｍ未満の高さを有する電子素子（例えば、ＭＬＣＣ：積層セラミックコンデンサ）をコア基板に内蔵する場合、図１に示すように、接着層２０を用いて、キャビティ１４と回路１２が形成されたコア基板１０内に電子素子３０を内蔵した後、基板の反りなどを低減する目的で樹脂４２にガラス繊維４４（Ｇｌａｓｓ  ｆａｂｒｉｃ）を含浸させた絶縁体４０を積層するが、この場合、電子素子３０の高さが高いことから、図２に示すように、電子素子の周辺及びビアホールが絶縁体の樹脂４２で完全に充填されないことがある。すなわち、内部にボイド５０が発生してしまう。これは信頼性不良に至ることになり、これに対する改善が望まれている。
【０００５】
これらの問題を解決するために、図３に示すように、厚い樹脂４２’を含む絶縁体４０’を用いる方法が提示されているが、これは、図４に示すように印刷回路基板が全体的に過度に厚くなるという問題点を引き起こす。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
こうした従来技術の問題点に鑑み、本発明は、薄型の絶縁体を用いてレイアップ工程を行う場合であっても、樹脂含量の低下から電子素子の周辺及び回路パターン間に発生するボイドを防止することができ、レイアップ工程時に絶縁体に含浸された補強材のために電子素子が損傷する問題点を解決することができる、絶縁体、電子素子内蔵型印刷回路基板、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態によれば、キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、上記コア基板の下面に上記キャビティをカバーするように接着層を付着する工程と、上記キャビティに対応する上記接着層の上面に電子素子を配置する工程と、上記キャビティが充填されるように、上記コア基板の上面に補強材が含浸されていない第１絶縁体を積層して上記回路パターンをカバーする工程と、上記コア基板の上下側に、補強材が含浸された第２絶縁体を積層する工程と、を含む電子素子内蔵型印刷回路基板の製造方法が提供される。
【０００８】
また、本発明の他の実施形態によれば、キャビティにより貫通され、表面に内層回路が設けられたコア基板と、上記キャビティに内蔵される電子素子と、上記キャビティを充填しかつ上記内層回路をカバーするように、上記コア基板の上面に積層された、補強材が含浸されていない第１絶縁体と、上記コア基板の上下側にそれぞれ積層された、補強材が含浸された第２絶縁体と、上記第２絶縁体に形成された回路パターンと、を含む電子素子内蔵型印刷回路基板が提供される。
【０００９】
このとき、上記第１絶縁体と上記第２絶縁体の樹脂は同じ材質であってもよい。
【００１０】
本発明のまた他の実施形態によれば、キャビティにより貫通され、表面に回路パターンが設けられたコア基板を提供する工程と、上記コア基板の下面に上記キャビティをカバーする接着層を付着する工程と、上記キャビティに対応する上記接着層の上面に電子素子を配置する工程と、上記キャビティが充填されるように、補強材を中心として上下にそれぞれ上部樹脂層と下部樹脂層とが形成された絶縁体を上記コア基板の上面に積層する工程と、を含み、上記絶縁体は、上記下部樹脂層が上記上部樹脂層よりも厚い非対称形状であることを特徴とする電子素子内蔵型印刷回路基板の製造方法が提供される。
【００１１】
また、本発明のまた他の実施形態によれば、印刷回路基板の製造に用いられる絶縁体であって、補強材の上下にそれぞれ積層された上部樹脂層と下部樹脂層を含み、上記下部樹脂層が上記上部樹脂層よりも厚いことを特徴とする絶縁体が提供される。
【００１２】
ここで、上記下部樹脂層の厚さは上記上部樹脂層の厚さの２〜５倍であってもよい。
【発明の効果】
【００１３】
本発明の好ましい実施例によれば、薄型の絶縁体を用いてレイアップ工程を行う場合であっても、樹脂含量の低下から電子素子の周辺及び回路パターン間に発生するボイドを防止することができる。また、レイアップ工程時、絶縁体に含浸させた補強材のために電子素子が損傷する問題点を解決することができる。  
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１４】
【図１】従来技術に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図２】従来技術に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図３】従来技術に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図４】従来技術に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図５】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図である。
【図６】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図７】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図８】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図９】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図１０】本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図１１】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図である。
【図１２】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図１３】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図１４】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図１５】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【図１６】本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【発明を実施するための形態】
【００１５】
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。
【００１６】
以下、本発明に係る電子素子内蔵型印刷回路基板の製造方法の実施例を添付図面を参照して詳細に説明するが、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
【００１７】
図５は、本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図であり、図６から図１０は、本発明の一実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【００１８】
まず、図６に示すように、ステップＳ１１０で、キャビティ１１４により貫通され、表面に内層回路１１２が設けられたコア基板１１０を用意した後、ステップＳ１２０で、コア基板１１０の下面にキャビティ１１４をカバーするように接着層１２０を付着する。コア基板１１０としては銅張積層板（ＣＣＬ）を用いることができ、その他にも剛性を補強するためにガラス繊維が含浸されたエポキシ樹脂を用いることもできる。このようなコア基板１１０の表面には内層回路１１２が設けられる。
【００１９】
コア基板１１０として銅張積層板を用いる場合、その表面に内層回路１１２を形成するためには、銅張積層板の両面に無電解メッキによるシード層を形成した後に選択的な電解メッキで回路パターンを形成する方法を用いることができる。その他にも銅張積層板の両面に形成された銅箔の一部をエッチングして内層回路１１２を形成する方法を用いることもできる。
【００２０】
コア基板１１０の所定の位置（例えば、中央部分）にはキャビティ１１４が加工される。キャビティ１１４は電子素子１４０が内蔵される空間であって、機械的なドリルまたはレーザードリルなどを用いた加工方法で形成可能である。このように加工されたキャビティ１１４の下側は接着層１２０により遮蔽される。
【００２１】
次に、ステップＳ１３０で、図６に示すように、キャビティ１１４に対応する接着層１２０の上面に電子素子１４０を配置する。このように電子素子１４０を配置すると、電子素子１４０がキャビティ１１４に露出している接着層１２０の上面に付着され固定される。
【００２２】
その後  、ステップＳ１４０で、図６及び図７に示すように、キャビティ１１４が充填されるように、コア基板１１０の上面に補強材が含浸されていない第１絶縁体１３０を積層して内層回路１１２をカバーする。
【００２３】
このように表面に内層回路１１２が形成されたコア基板１１０の上面に補強材が含浸されていない第１絶縁体１３０（例えば、プライマーレジンなど）を積層して上部に平坦面を形成すると、第１絶縁体１３０でキャビティ１１４の残存空間が充填されることになり、電子素子１４０を固定できるだけでなく、ビアホールの内部も第１絶縁体１３０で充填されることになる。
【００２４】
また、コア基板１１０の上面に形成された内層回路１１２は第１絶縁体１３０でカバーされる。さらに、電子素子１４０の電極（図示せず）が全て上向きに配置された場合、すなわち、電子素子１４０がフェースアップ（ｆａｃｅ−ｕｐ）方式で内蔵された場合は電子素子１４０の電極（図示せず）も樹脂でカバーされる。
【００２５】
このように、剛性を確保するための補強材が含浸された第２絶縁体１５０（図９参照）を用いるレイアップの工程の前に、補強材が含浸されていない別の第１絶縁体１３０をコア基板１１０に積層することにより、キャビティ１１４の残存空間、ビアホール内部の空間、回路パターン１１２間の空間、回路パターン１１２と電子素子１４０の電極との間の空間を全て満たすことができ、後に樹脂含量の低い薄型の第２絶縁体１５０を積層する場合にも、キャビティ１１４、ビアホール内部、回路パターン１１２間の空間、回路パターン１１２と電子素子１４０の電極（図示せず）との間の空間にボイドが発生することを防止することができる。
【００２６】
その後、ステップＳ１５０で、図８に示すように、接着層１２０を除去し、ステップＳ１６０で、図９に示すように、コア基板１１０の上下側に補強材１５４が含浸された第２絶縁体１５０を積層する。このとき、第２絶縁体１５０の樹脂１５２としては、上述した第１絶縁体１３０と同じ材質からなるものを用いることができる。すなわち、キャビティ１１４及びビアホールの充填に用いられた第１絶縁体１３０と同じ材質を含む第２絶縁体１５０を用いればよい。このように同じ材質を含む絶縁体を用いることにより、第１絶縁体１３０と第２絶縁体１５０との界面にて熱膨張係数の差による反り（ｗａｒｐａｇｅ）の発生可能性を低減することができ、これらの間の強固な接着力を確保することもできる。その結果、層間デラミネーションの問題を解消することができる。
【００２７】
また、第１絶縁体１３０でキャビティ１１４の内部、ビアホールの内部、回路パターン１１２間の空隙などが全て満たされるため、ボイドが発生することなく、樹脂１５２の含量の低い薄型の第２絶縁体１５０を使用できるようになり、印刷回路基板をより薄く実現することができる。さらに、既に形成された第１絶縁体１３０が、第２絶縁体１５０内に含浸された補強材１５４と電子素子１４０の電極及び／または回路パターン１１２との間で緩衝機能を発揮するため、含浸された補強材１５４が電子素子１４０の電極（図示せず）及び／または回路パターン１１２と接触して電子素子１４０及び／または回路パターン１１２が損傷することを解消することができる。
【００２８】
次に、図１０に示すように、第２絶縁体１５０の上面に他の回路パターン１６２を形成する。第２絶縁体１５０の上面に形成された回路パターン１６２は、図１０に示すようにソルダーレジスト１６０により保護されることができる。より高い層数の印刷回路基板を製造しようとする場合は、ソルダーレジスト１６０を形成せずにレイアップ工程をさらに行えばよいことは、言うまでもない。
【００２９】
図１１は、本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す順序図であり、図１２から図１６は本発明の他の実施例に係る電子素子内蔵型印刷回路基板の製造方法を示す図面である。
【００３０】
まず、ステップＳ２１０で、図１２に示すように、キャビティ１１４により貫通され、表面に内層回路１１２が設けられたコア基板１１０を用意し、ステップＳ２２０で、コア基板１１０の下面にキャビティ１１４をカバーするように接着層１２０を付着する。コア基板１１０としては銅張積層板（ＣＣＬ）を用いることができ、その他にも剛性を補強するためにガラス繊維が含浸されたエポキシ樹脂を用いることができる。このようなコア基板１１０の表面には内層回路１１２が設けられる。
【００３１】
コア基板１１０として銅張積層板を用いる場合、その表面に内層回路１１２を形成するために銅張積層板の両面に無電解メッキによるシード層を形成した後に選択的な電解メッキで回路パターンを形成する方法を用いることができる。その他にも銅張積層板の両面に形成された銅箔の一部をエッチングして内層回路１１２を形成する方法を用いることもできる。
【００３２】
コア基板１１０の所定の位置（例えば中央部分）にはキャビティ１１４が加工される。キャビティ１１４は電子素子１４０が内蔵される空間であって、機械的なドリルまたはレーザードリルなどを用いた加工方法で形成可能である。このように加工されたキャビティ１１４の下側は接着層１２０により遮蔽される。
【００３３】
その後、ステップＳ２３０で、図１２に示すように、キャビティ１１４に対応する接着層１２０の上面に電子素子１４０を配置する。このように電子素子１４０を配置すると、電子素子１４０がキャビティ１１４に露出している接着層１２０の上面に付着され固定される。
【００３４】
その後、ステップＳ２４０で、図１３及び図１４に示すように、キャビティが充填されるように、補強材２３２を中心として上下にそれぞれ上部樹脂層２３６と下部樹脂層２３４が形成された第１絶縁体２３０をコア基板１１０の上面に積層する。このとき、コア基板１１０の上面に積層される第１絶縁体２３０は、下部樹脂層２３４が上部樹脂層２３６よりも厚い非対称形状を有する。
【００３５】
このように表面に内層回路１１２が形成されたコア基板１１０の上面に、下部樹脂層２３４が上部樹脂層２３６よりも厚い構造を有する第１絶縁体２３０を積層すると、相対的に厚い下部樹脂層２３４でキャビティ１１４の残存空間が充填されることになり、電子素子１４０を固定できるだけでなく、ビアホールの内部も下部樹脂層２３４で充填されることになる。また、コア基板１１０の上面に形成された内層回路１１２が下部樹脂層２３４でカバーされる。
【００３６】
さらに、電子素子１４０の電極（図示せず）が全て上向きに配置された場合、すなわち、電子素子１４０がフェースアップ方式で内蔵された場合は電子素子１４０の電極（図示せず）も下部樹脂層２３４でカバーされる。
【００３７】
このように、下部樹脂層２３４が上部樹脂層２３６よりも厚い非対称構造の第１絶縁体２３０を用いることにより、キャビティ１１４内部の残存空間、ビアホールの内部の空間、内層回路１１２間の空間、内層回路１１２と電子素子１４０の電極との間の空間が全て満たされることになり、キャビティ１１４、ビアホール内部、内層回路１１２間の空間、内層回路１１２と電子素子１４０の電極（図示せず）との間の空間にボイドが発生することを防止することができる。
【００３８】
このとき、下部樹脂層２３４の厚さは上記上部樹脂層２３６の厚さの２倍〜５倍であることが好ましい。下部樹脂層が上部樹脂層の２倍〜５倍の厚さを有すると、樹脂不足によるボイドの発生をより効果的に防止することができるとともに、印刷回路基板が全体的に過度に厚くなることを防止することができる。
【００３９】
次に、ステップＳ２５０で、図１５に示すように、接着層１２０を除去し、ステップＳ２６０で、図１６に示すように、コア基板１１０の下側に第２絶縁体２３０’を積層する。このとき、第２絶縁体２３０’にはガラス繊維のような補強材２３２’が含浸されていてもよく、含浸されていなくてもよい。図１６に示すように、補強材２３２’が含浸された場合、補強材の両面に積層された樹脂層２３４’，２３６’の厚さは、互いに同一であってもよく、必要により、異なってもよい。
【００４０】
その後、図１６に示すように、第１絶縁体２３０の表面及び第２絶縁体２３０’の表面に回路パターン１６２を形成する。第１絶縁体２３０の表面及び第２絶縁体の表面に形成された回路パターン１６２はソルダーレジスト１６０で保護されることができる。より高い層数の印刷回路基板を製造しようとする場合は、ソルダーレジスト１６０を形成せずにレイアップ工程をさらに行えばよいことは、言うまでもない。
【００４１】
ここで、本実施例の絶縁体、電子素子内蔵型印刷回路基板、電子素子内蔵型印刷回路基板の製造方法は、例えば、コア基板を提供する工程、接着層を付着する工程等の各工程は駆動制御部（図示せず）の駆動により行われるものである。各工程の工程順等のプログラム（命令）が記憶されたメモリ（図示せず）からＣＰＵ（図示せず）は、プログラムを読み出して制御信号を当該駆動制御部（図示せず）等に送信することにより各工程が実行される。
【００４２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００４３】
１１０  コア基板
１２０  接着層
１３０，２３０  第１絶縁体
１４０  電子素子
１５０  第２絶縁体
１５４  補強材
【図１】
2011018893.tif 000003
【図２】
2011018893.tif 000004
【図３】
2011018893.tif 000005
【図４】
2011018893.tif 000006
【図５】
2011018893.tif 000007
【図６】
2011018893.tif 000008
【図７】
2011018893.tif 000009
【図８】
2011018893.tif 000010
【図９】
2011018893.tif 000011
【図１０】
2011018893.tif 000012
【図１１】
2011018893.tif 000013
【図１２】
2011018893.tif 000014
【図１３】
2011018893.tif 000015
【図１４】
2011018893.tif 000016
【図１５】
2011018893.tif 000017
【図１６】
2011018893.tif 000018