(57)【要約】【課題】高画質化及び低消費電力化を図る。【解決手段】  複数の走査線及び複数の信号線を有し前記複数の走査線及び前記複数の信号線の交差に対応してマトリクス状に画素が配置される液晶パネルの各信号線に映像信号を供給する液晶パネルの駆動回路において、前記各信号線に対応して設けられ、第１及び第３の電源電圧が与えられて前記映像信号を増幅する第１の増幅部３６ａ並びに前記第３の電源電圧及び第２の電源電圧が与えられて前記映像信号を増幅する第２の増幅部３６ｂを具備したことを特徴とする。【選択図】図１
2011053623.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線及び複数の信号線を有し前記複数の走査線及び前記複数の信号線の交差に対応してマトリクス状に画素が配置される液晶パネルの各信号線に映像信号を供給する液晶パネルの駆動回路において、
前記各信号線に対応して設けられ、第１及び第３の電源電圧が与えられて前記映像信号を増幅する第１の増幅部並びに前記第３の電源電圧及び第２の電源電圧が与えられて前記映像信号を増幅する第２の増幅部
を具備したことを特徴とする液晶パネルの駆動回路。
【請求項２】
前記第３の電源電圧は、前記第１の電源電圧と前記第２の電源電圧との中間電圧であることを特徴とする請求項１に記載の液晶パネルの駆動回路。
【請求項３】
前記第１の増幅部は、正極性映像信号を増幅し、
前記第２の増幅部は、負極性映像信号を増幅する
ことを特徴とする請求項１又は２に記載の液晶パネルの駆動回路。
【請求項４】
前記第１又は第２の増幅部を構成する出力トランジスタは、バックゲートに前記第１の電源電圧が供給されることを特徴とする請求項１乃至３のいずれか１つに記載の液晶パネルの駆動回路。
【請求項５】
前記各信号線と前記第３の電源電圧が供給される電源端子との間を接続又は切断するスイッチを具備したことを特徴とする請求項１乃至４のいずれか１つに記載の液晶パネルの駆動回路。
【請求項６】
複数の走査線及び複数の信号線を有し前記複数の走査線及び前記複数の信号線の交差に対応してマトリクス状に画素が配置される液晶パネルの各信号線に映像信号を供給する液晶パネルの駆動回路において、
前記複数の信号線のうちの奇数番の信号線に対応して設けられ、前記奇数番の信号線に供給する映像信号を取り込む第１のラッチと、
前記複数の信号線のうちの偶数番の信号線に対応して設けられ、前記偶数番の信号線に供給する映像信号を取り込む第２のラッチと、
前記第１又は第２のラッチが取り込んだ映像信号を正極性のアナログ映像信号に変換する正極性Ｄ／Ａ変換器と、
前記第１又は第２のラッチが取り込んだ映像信号を負極性のアナログ映像信号に変換する負極性Ｄ／Ａ変換器と、
第１及び第３の電源電圧が与えられて前記正極性Ｄ／Ａ変換器の出力を増幅する第１の増幅部と、
前記第３の電源電圧及び第２の電源電圧が与えられて前記負極性Ｄ／Ａ変換器の出力を増幅する第２の増幅部と、
前記奇数番及び偶数番の信号線に供給する映像信号の極性に応じて、前記第１及び前記第２のラッチが取り込んだ映像信号を夫々前記正極性Ｄ／Ａ変換器又は前記負極性Ｄ／Ａ変換器に与える第１の切換スイッチと、
前記奇数番及び偶数番の信号線に供給する映像信号の極性に応じて、前記第１及び前記第２の増幅部からの映像信号を夫々前記奇数番の信号線又は偶数番の信号線に供給する第２の切換スイッチと
を具備したことを特徴とする液晶パネルの駆動回路。
【請求項７】
前記第１及び前記第２の切換スイッチは、前記液晶パネルをドット反転駆動又はＮライン反転駆動させるように切換を行うことを特徴とする請求項６に記載の液晶パネルの駆動回路。
【請求項８】
複数の走査線及び複数の信号線を有し前記複数の走査線及び前記複数の信号線の交差に対応してマトリクス状に画素が配置されて、各信号線に映像信号が供給される液晶パネルと、
前記各信号線に対応して設けられ、第１及び第３の電源電圧が与えられて前記映像信号を増幅する第１の増幅部並びに前記第３の電源電圧及び第２の電源電圧が与えられて前記映像信号を増幅する第２の増幅部と
を具備したことを特徴とする表示装置。
【請求項９】
複数の走査線及び複数の信号線を有し前記複数の走査線及び前記複数の信号線の交差に対応してマトリクス状に画素が配置される液晶パネルの各信号線に映像信号を供給する液晶パネルの駆動回路において、
前記各信号線に対応して設けられ、前記映像信号の第１のレベル範囲を増幅する第１の増幅部及び前記第１のレベル範囲とは異なる前記映像信号の第２のレベル範囲を増幅する第２の増幅部
を具備したことを特徴とする液晶パネルの駆動回路。
【請求項１０】
前記第１の増幅部は、正極性映像信号を増幅し、
前記第２の増幅部は、負極性映像信号を増幅する
ことを特徴とする請求項９に記載の液晶パネルの駆動回路。
【請求項１１】
前記第１の増幅部は、第１及び第３の電源電圧が与えられて前記映像信号を増幅し、
前記第２の増幅部は、前記第３の電源電圧及び第２の電源電圧が与えられて前記映像信号を増幅する
ことを特徴とする請求項９又は１０に記載の液晶パネルの駆動回路。
【請求項１２】
前記第３の電源電圧は、前記第１の電源電圧と前記第２の電源電圧との中間電圧であることを特徴とする請求項１１に記載の液晶パネルの駆動回路。
【請求項１３】
前記第１又は第２の増幅部を構成する出力トランジスタは、バックゲートに前記第１の電源電圧が供給されることを特徴とする請求項９乃至１２のいずれか１つに記載の液晶パネルの駆動回路。
【請求項１４】
前記各信号線と前記第３の電源電圧が供給される電源端子との間を接続又は切断するスイッチを具備したことを特徴とする請求項９乃至１３のいずれか１つに記載の液晶パネルの駆動回路。
【請求項１５】
複数の走査線及び複数の信号線を有し前記複数の走査線及び前記複数の信号線の交差に対応してマトリクス状に画素が配置される液晶パネルの各信号線に映像信号を供給する液晶パネルの駆動回路において、
前記複数の信号線のうちの奇数番の信号線に対応して設けられ、前記奇数番の信号線に供給する映像信号を取り込む第１のラッチと、
前記複数の信号線のうちの偶数番の信号線に対応して設けられ、前記偶数番の信号線に供給する映像信号を取り込む第２のラッチと、
前記第１又は第２のラッチが取り込んだ映像信号を正極性のアナログ映像信号に変換する正極性Ｄ／Ａ変換器と、
前記第１又は第２のラッチが取り込んだ映像信号を負極性のアナログ映像信号に変換する負極性Ｄ／Ａ変換器と、
前記正極性Ｄ／Ａ変換器の出力を増幅する第１の増幅部と、
前記負極性Ｄ／Ａ変換器の出力を増幅する第２の増幅部と、
前記奇数番及び偶数番の信号線に供給する映像信号の極性に応じて、前記第１及び前記第２のラッチが取り込んだ映像信号を夫々前記正極性Ｄ／Ａ変換器又は前記負極性Ｄ／Ａ変換器に与える第１の切換スイッチと、
前記奇数番及び偶数番の信号線に供給する映像信号の極性に応じて、前記第１及び前記第２の増幅部からの映像信号を夫々前記奇数番の信号線又は偶数番の信号線に供給する第２の切換スイッチと
を具備したことを特徴とする液晶パネルの駆動回路。
【請求項１６】
前記第１及び前記第２の切換スイッチは、前記液晶パネルをドット反転駆動又はＮライン反転駆動させるように切換を行うことを特徴とする請求項１５に記載の液晶パネルの駆動回路。
【請求項１７】
複数の走査線及び複数の信号線を有し前記複数の走査線及び前記複数の信号線の交差に対応してマトリクス状に画素が配置されて、各信号線に映像信号が供給される液晶パネルと、
前記各信号線に対応して設けられ、前記映像信号の第１のレベル範囲を増幅する第１の増幅部及び前記映像信号の第２のレベル範囲を増幅する第２の増幅部と
を具備したことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大画面の液晶パネルに好適な液晶パネルの駆動回路及び表示装置に関する。
【背景技術】
【０００２】
従来より、液晶パネルを用いた液晶表示装置が普及している。液晶パネルは、マトリクス状に配列した画素を有しており、各画素に走査信号及び映像信号を供給して画素を駆動する。すなわち、走査信号によって各画素をオンにし、オンにした各画素に映像信号を供給して光の透過度を変化させる。液晶層の光の透過は映像に基づくものとなり、表示面に映像が表示される。
【０００３】
各画素に例えば薄膜トランジスタ（Thin Filｍ Transistor）（以下、ＴＦＴという）を設けたアクティブマトリクス方式の液晶パネルにおいては、複数のゲート線と複数のソース線との交点に対応してＴＦＴが配置される。同一ラインの各ＴＦＴのゲートはゲート線に共通接続され、各ＴＦＴは、ゲートドライバからの走査信号によって、ライン単位で順次オンとなる。また、同一列の各ＴＦＴのソースはソース線に共通接続され、走査信号によってオンとなったＴＦＴに対して、ソースドライバから各画素毎に映像信号が供給される。
【０００４】
各ＴＦＴのドレインは各画素電極に接続されており、ＴＦＴを介して画素電極に供給される映像信号（画素信号）に基づいて対向電極との間の液晶層の透過率が制御されて、画像表示が行われる。なお、液晶層及びソース線等の容量性によって画素電極と対向電極間の電荷が保持されるので、ＴＦＴへの映像信号の供給は一部の期間のみでよく、走査線及び信号線を複数の画素について共通化することができる。
【０００５】
ところで、液晶パネルでは、液晶層に直流成分を印加すると焼き付き等の現象が現れることがある。そこで、一般的には、各画素電極に供給する映像信号の極性を、例えば映像信号のフレーム毎に反転させる反転駆動が行われる。更に、液晶パネルにおいては、画質を向上させるために、例えばライン毎に駆動電位の極性を異ならせるライン反転駆動が採用されることもある。
【０００６】
しかしながら、ライン反転駆動では、水平方向の画素電極同士が同一極性となり、垂直方向の画素電極同士が異なる極性となるので、隣接する画素電極間での電界の影響によって、ラインむらやチラツキが生じることがある。そこで、液晶パネルにおいては、更に一層画質を向上させるために、画素電極に供給する映像信号を行毎及び列毎に反転させるドット反転駆動が採用されることがある。
【０００７】
ところで、液晶パネルにおいては、液晶を駆動するために、比較的高い電圧を発生する電源電圧を用いる必要がある。ソースドライバの出力段においては、容量性を有する液晶に対して電源電圧近傍の電圧による充電及び放電を行うことになる。従って、ソースドライバの出力段においては、極めて大きな充放電電流が流れることになり、消費電力が極めて大きい。
【０００８】
また、近年、ソースドライバの出力ピン数は増加する傾向にあり、消費電力が一層大きくなってしまうという欠点がある。
【０００９】
そこで、Ｎライン毎に極性反転を繰返す反転駆動（以下、Ｎライン反転駆動という）が採用されることがある。このＮライン反転駆動については、特許文献１等によって説明されている。Ｎライン反転駆動においては、１ラインの画素については、画素毎に映像信号の極性を正極性と負極性とで切換え、各列の画素については、Ｎライン分は映像信号の極性を同一極性とし、次のＮラインは前後のＮラインと異なる極性とする。即ち、Ｎライン反転駆動においては、Ｎラインについてみれば、各ソース線に同一極性の映像信号を連続的に供給して、液晶を電源電圧の略１／２の電圧を用いて駆動することと等価である。
【００１０】
これにより、Ｎライン反転駆動はドット反転駆動に比べて消費電力を約１／２に抑制することができる。
【００１１】
しかしながら、近年、高画質化の要求から、表示を倍速で行う倍速走査が採用されることがあり、Ｎライン反転駆動を採用したとしても、消費電力を十分に抑制することはできないという問題があった。また、Ｎライン反転駆動は、ドット反転駆動に比べてラインむらが目立ちやすく、十分な画質を得ることができないという問題もあった。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００６−１８９７５４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、画質を向上させながら十分な低消費電力化を図ることができる液晶パネルの駆動回路及び表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一態様の液晶パネルの駆動回路は、複数の走査線及び複数の信号線を有し前記複数の走査線及び前記複数の信号線の交差に対応してマトリクス状に画素が配置される液晶パネルの各信号線に映像信号を供給する液晶パネルの駆動回路において、前記各信号線に対応して設けられ、第１及び第３の電源電圧が与えられて前記映像信号を増幅する第１の増幅部並びに前記第３の電源電圧及び第２の電源電圧が与えられて前記映像信号を増幅する第２の増幅部を具備したことを特徴とする。
【００１５】
また、本発明の一態様の表示装置は、複数の走査線及び複数の信号線を有し前記複数の走査線及び前記複数の信号線の交差に対応してマトリクス状に画素が配置されて、各信号線に映像信号が供給される液晶パネルと、前記各信号線に対応して設けられ、第１及び第３の電源電圧が与えられて前記映像信号を増幅する第１の増幅部並びに前記第３の電源電圧及び第２の電源電圧が与えられて前記映像信号を増幅する第２の増幅部とを具備したことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、画質を向上させながら十分な低消費電力化を図ることができるという効果を有する。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施の形態に係る液晶パネルの駆動回路を示すブロック図。
【図２】図１の液晶パネルの駆動回路が採用される液晶パネルを示すブロック図。
【図３】図２中の信号線駆動回路の概略構成を示す説明図。
【図４】ドット反転駆動を説明するための説明図。
【図５】Ｎライン反転駆動を説明するための説明図。
【図６】１本の信号線を２つの出力アンプ３６ａ，３６ｂによって増幅する場合の利点を説明するための説明図。
【図７】図１中の出力アンプ３６ａ，３６ｂの具体的な構成の一例を示す回路図。
【図８】ドット反転駆動において信号線に供給される映像信号を示す波形図。
【図９】Ｎライン反転駆動において信号線に供給される映像信号を示す波形図。
【図１０】本発明の第２の実施の形態を示すブロック図。
【図１１】横軸に時間をとり縦軸に映像信号の振幅をとって、スイッチＳ１１，Ｓ１２の作用を説明するための波形図。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００１９】
（第１の実施の形態）
図１は本発明の第１の実施の形態に係る液晶パネルの駆動回路を示すブロック図である。また、図２は図１の液晶パネルの駆動回路が採用される液晶パネルを示すブロック図であり、図３は図２中の信号線駆動回路の概略構成を示す説明図である。
【００２０】
図２において、表示装置としての液晶パネルは、液晶を用いた表示部１と、この表示部１の各画素を駆動する走査線駆動回路２及び信号線駆動回路３と、これらの走査線駆動回路２及び信号線駆動回路３に各種信号を供給する駆動回路４とによって構成されている。駆動回路４は走査線駆動回路２にタイミング信号を供給すると共に、信号線駆動回路３に映像信号及びタイミング信号を供給するようになっている。
【００２１】
表示部１には、図示しない複数本の走査線が水平方向に延在して形成されると共に、図示しない複数本の信号線が垂直方向に延在して形成されている。各走査線と各信号線との各交差に対応して、図示しない画素が設けられてマトリクス状に配列されている。
【００２２】
これらの走査線及び信号線によって各画素を駆動することで画像表示が可能となる。以下、本実施の形態においては、各画素にＴＦＴを配置したＴＦＴ液晶パネルを例に説明するが、本発明はＴＦＴ液晶パネルに限定されるものではなく、他のアクティブマトリクス方式の液晶パネルにも同様に適用可能である。
【００２３】
ＴＦＴ液晶パネルは、一対の基板と各基板間に封入される液晶とによって構成されており、一方の基板には上述した走査線及び信号線が形成され、他方の基板には全面に対向電極が形成される（図示省略）。走査線及び信号線の交差部分に対応して各画素を構成する画素電極が形成される。各画素にはＴＦＴが配置され、各ラインに配置される各ＴＦＴのゲートには共通の走査線を介して走査信号が供給される。走査線駆動回路２は、各走査線に順次ＴＦＴをオンにする走査信号（オン信号）を供給して、ライン単位でＴＦＴを順次オンにする。
【００２４】
また、各列に配置されるＴＦＴのソースには、共通の信号線を介して各画素の映像信号（画素信号）が供給される。信号線駆動回路３は、走査信号によってオンとなった１ラインのＴＦＴに、１ライン分の画素信号を各信号線を介して同時に供給すると共に、走査信号によってオンとなるラインのＴＦＴに対する画素信号を順次供給する。
【００２５】
各ＴＦＴのドレインは画素電極に夫々接続されており、各ＴＦＴは、信号線を介して供給された画素信号を画素電極に供給する。これにより、画素電極と対向電極との間の液晶層の透過率が画素信号に応じて制御されて、画像表示が行われる。
【００２６】
なお、図２の例では、全信号線を１つの信号線駆動回路３によって駆動する例を示しているが、全信号線を複数のグループに分割し、複数の信号線駆動回路を用いて各グループ毎に信号線を駆動するようにしてもよい。
【００２７】
上述したように、液晶パネルにおいては、高画質化の要求からドット反転駆動が採用されることがある。図４はドット反転駆動を説明するための説明図である。図４は各枠が画素を示しており、枠中の＋の記号はその画素を正極性の映像信号で駆動することを示し、−の記号はその画素を負極性の映像信号で駆動することを示している。図４に示すように、ドット反転駆動においては、水平方向に隣接する画素同士は相互に異なる極性の映像信号で駆動されると共に、垂直方向に隣接する画素同士も相互に異なる極性の映像信号で駆動される。
【００２８】
また、図５はＮライン反転駆動を説明するための説明図である。図５においても各枠は画素を示しており、枠中の＋の記号はその画素を正極性の映像信号で駆動することを示し、−の記号はその画素を負極性の映像信号で駆動することを示している。図５に示すように、Ｎライン反転駆動においては、水平方向に隣接する画素同士は相互に異なる極性の映像信号で駆動されると共に、垂直方向に隣接する画素同士はＮラインは同一極性の映像信号で駆動され、Ｎライン毎に極性が切換るようになっている。なお、図５はＮが６の例を示している。
【００２９】
ドット反転駆動及びＮライン反転駆動においては、水平方向に隣接する画素の一方が正極性で他方が負極性の映像信号で駆動されることから、２本の信号線毎に組にして正極性又は負極性の映像信号を供給するように信号線駆動回路３が構成されている。
【００３０】
図３では、表示部１に、２本の信号線毎の組である信号線５−ｍｏ，５−ｍｅ（ｍ＝１，２，…）が構成されていることを示している。信号線駆動回路３は２本の信号線の組にそれぞれ対応して、ｍ個の極性制御部１２、ｍ個の正極性出力部１３ａ、ｍ個の負極性出力部１３ｂ及びｍ個の切換スイッチ１４を有している。
【００３１】
駆動回路４からの映像信号は、信号線駆動回路３の信号線１１に供給される。各極性制御部１２は、信号線１１を介して各画素に対応する映像信号を取り込む。各極性制御部１２は、取り込んだ一方の画素信号を正極性出力部１３ａに供給する場合には、取り込んだ他方の画素信号を負極性出力部１３ｂに供給するようになっている。
【００３２】
すなわち、各極性制御部１２は、取り込んだ画素信号の供給先の画素を正極性映像信号によって駆動するか負極性映像信号によって駆動するかに応じて、取り込んだ映像信号の出力先を正極性出力部１３ａと負極性出力部１３ｂとで切換えて出力するようになっている。正極性出力部１３ａは入力された映像信号を正極性のアナログ映像信号に変換した後増幅する。また、負極性出力部１３ｂは入力された映像信号を負極性のアナログ映像信号に変換した後増幅する。
【００３３】
本実施の形態においては、後述するように、正極性出力部１３ａの出力ンプ部３６ａは、第１の電源電圧である電源電圧ＡＶＤＤ及び第３の電源電圧である電源電圧ＡＶＤＤ／２が電源電圧として供給されて映像信号の増幅処理を行い、負極性出力部１３ｂの出力アンプ３６ｂは、第３の電源電圧である電源電圧ＡＶＤＤ／２及び第２の電源電圧である基準電圧ＶＳＳが電源電圧として供給されて映像信号の増幅処理を行うようになっている。
【００３４】
このため、図２に示すように、信号線駆動回路３には、電源電圧として、デジタル系の電圧ＤＶＤＤ及びアナログ系の電圧ＡＶＤＤと基準電圧ＶＳＳとの外に、中間電位である電圧ＡＶＤＤ／２が供給されるようになっている。
【００３５】
正極性出力部１３ａ及び負極性出力部１３ｂからの映像信号は切換スイッチ１４に供給される。切換スイッチ１４は、正極性出力部１３ａ及び負極性出力部１３ｂからの映像信号を対応する信号線５−ｍｏ及び５−ｍｅに供給する。
【００３６】
図１は２本の信号線に対応する１組の極性制御部１２、正極性出力部１３ａ、負極性出力部１３ｂ及び切換スイッチ１４の具体的な構成を示している。図１において、極性制御部１２は、ラッチ３２ａ，３２ｂ、レベルシフタ３３ａ，３３ｂ及び切換スイッチ３４ａ，３４ｂによって構成されている。
【００３７】
アナログ系の電圧ＡＶＤＤは端子１６を介して入力され、基準電圧ＶＳＳは端子１７を介して入力され、中間電位である電圧ＡＶＤＤ／２は端子１５を介して入力されるようになっている。
【００３８】
信号線１１は例えば映像信号のビット数に応じたビット数のパラレル伝送が可能であり、映像信号を画素毎に順次伝送する。
【００３９】
ラッチ３２ａ，３２ｂは、デジタル系の電源電圧ＤＶＤＤ及び基準電圧ＶＳＳが与えられて、信号線１１を介して伝送される画素信号を、伝送タイミングに応じたタイミングで取り込む。これにより、ラッチ３２ａは、例えば奇数列の信号線５−ｍｏに供給する画素信号を信号線１１から取り込んでレベルシフタ３３ａに出力する。また、ラッチ３２ｂは、例えば偶数列の信号線５−ｍｅに供給する画素信号を信号線１１から取り込んでレベルシフタ３３ａに出力する。
【００４０】
レベルシフタ３３ａ，３３ｂには、デジタル系の電源電圧ＤＶＤＤ、基準電圧ＶＳＳ及びアナログ系の電源電圧ＡＶＤＤが与えられている。レベルシフタ３３ａ，３３ｂは、夫々ラッチ３２ａ，３２ｂからの映像信号が与えられており、デジタル系とアナログ系とのレベル差に応じて、入力された映像信号のレベルをレベルシフトして切換スイッチ３４ａ，３４ｂに出力する。
【００４１】
切換スイッチ３４ａ，３４ｂは、電源電圧ＡＶＤＤ及び基準電圧ＶＳＳが与えられて動作する。切換スイッチ３４ａはスイッチＳ１，Ｓ２によって構成され、切換スイッチ３４ｂはスイッチＳ３，Ｓ４によって構成される。切換スイッチ３４ａ，３４ｂは極性制御信号ＰＯＬによって制御される。これにより、スイッチＳ１，Ｓ４がオンで、スイッチＳ２，Ｓ３がオフとなるか、又は、スイッチＳ１，Ｓ４がオフで、スイッチＳ２，Ｓ３がオンとなるようになっている。従って、レベルシフタ３３ａの出力が正極性出力部１３ａに供給される場合には、レベルシフタ３３ｂの出力は負極性出力部１３ｂに供給され、レベルシフタ３３ａの出力が負極性出力部１３ｂに供給される場合には、レベルシフタ３３ｂの出力は正極性出力部１３ａに供給される。
【００４２】
切換スイッチ３４ａ，３４ｂは、極性制御信号ＰＯＬによって制御されて、レベルシフタ３３ａ，３３ｂからの映像信号が正極性駆動すべき画素に供給されるものである場合にはこの映像信号を正極性出力部１３ａに与え、レベルシフタ３３ａ，３３ｂからの映像信号が負極性駆動すべき画素に供給されるものである場合には、この映像信号を負極性出力部１３ｂに与えるようになっている。
【００４３】
正極性出力部１３ａは、正極性Ｄ／Ａ変換器３５ａ及び出力アンプ３６ａによって構成され、負極性出力部１３ｂは、負極性Ｄ／Ａ変換器３５ｂ及び出力アンプ３６ｂによって構成されている。正極性Ｄ／Ａ変換器３５ａ及び負極性Ｄ／Ａ変換器３５ｂは、電源電圧ＡＶＤＤ及び基準電圧ＶＳＳが与えられて動作する。正極性Ｄ／Ａ変換器３５ａは、切換スイッチ３４ａ，３４ｂからの映像信号を正極性のアナログ映像信号に変換して、出力アンプ３６ａに出力する。また、負極性Ｄ／Ａ変換器３５ｂは、切換スイッチ３４ａ，３４ｂからの映像信号を負極性のアナログ映像信号に変換して、出力アンプ３６ｂに出力する。
【００４４】
出力アンプ３６ａは正極性Ｄ／Ａ変換器３５ａからの正極性映像信号を増幅して切換スイッチ１４に出力する。また、出力アンプ３６ｂは負極性Ｄ／Ａ変換器３５ｂからの負極性映像信号を増幅して切換スイッチ１４に出力する。切換スイッチ１４は、出力アンプ３６ａの出力を端子１８，１９に夫々供給するスイッチＳ５，Ｓ６と、出力アンプ３６ｂの出力を端子１８，１９に夫々供給するスイッチＳ７，Ｓ８とを有している。切換スイッチ１４は、極性制御信号ＰＯＬによって制御されて、スイッチＳ１，Ｓ５が同時にオンとなるか、又は、スイッチＳ６，Ｓ７が同時にオンとなる。これにより、切換スイッチ１４は、出力アンプ３６ａの出力を端子１８に供給する場合には出力アンプ３６ｂの出力を端子１９に供給し、出力アンプ３６ａの出力を端子１９に供給する場合には出力アンプ３６ｂの出力を端子１８に供給する。端子１８，１９は、夫々信号線５−ｍｏ，５−ｍｅに接続されている。こうして、切換スイッチ１４は、入力された正極性及び負極性映像信号を、出力端子１８，１９に接続された対応する信号線５−ｍｏ，５−ｍｅに供給するようになっている。
【００４５】
即ち、本実施の形態においては、出力アンプ３６ａ，３６ｂを、Ｄ／Ａ変換器３５ａ，３５ｂと切換スイッチ１４との間に設けている。一般的には、各信号線に対応させて１つの出力アンプを採用し、この出力アンプによって映像信号を増幅させた後、映像信号をスイッチによって対応する走査線に供給している。
【００４６】
これに対し、本実施の形態においては、出力アンプを切換スイッチ１４の前段に配置し、切換スイッチ１４によって、奇数列の信号線５−ｍｏと偶数列の信号線５−ｍｅとに接続する出力アンプを切換えるようになっている。つまり、本実施の形態においては、１つの信号線に対して、固定された１つの出力アンプによって増幅された映像信号を供給するのではなく、１つの信号線に対して、２つの出力アンプによって増幅された映像信号を供給するようになっている。
【００４７】
本実施の形態においては、出力アンプ３６ａには、電源電圧として端子１６を介して供給される電圧ＡＶＤＤと端子１５を介して供給される（１／２）ＡＶＤＤが与えられるようになっている。また、出力アンプ３６ｂには、電源電圧として端子１５を介して供給される（１／２）ＡＶＤＤと端子１７を介して供給される基準電位ＶＳＳとが与えられるようになっている。これにより、出力アンプ３６ａは、（１／２）ＡＶＤＤからＡＶＤＤまでの電源電圧が与えられて第１のレベル範囲を有する正極性映像信号を増幅処理し、出力アンプ３６ｂは、ＡＶＳＳから（１／２）ＡＶＤＤまでの電源電圧が与えられて第２のレベル範囲を有する負極性映像信号を増幅処理する。
【００４８】
図６は１本の信号線を２つの出力アンプ３６ａ，３６ｂによって増幅する場合の利点を説明するための説明図である。図６の矩形波は、液晶に印加する電圧（映像信号）を示している。表示部１の液晶を駆動するためには、液晶に十分大きな電圧を印加する必要があり、図６に示すように、電源電圧ＡＶＤＤは例えば約１７Ｖに設定され、液晶に印加される電圧の最大振幅は約１６．６Ｖ程度である。対向電極の電位を電源電圧ＡＶＤＤの中間の電位として液晶を極性反転駆動すると、正極性映像信号及び負極性映像信号の振幅の最大値は夫々約８．３Ｖとなる。
【００４９】
信号線に対応する１つの出力アンプによって正極性映像信号及び負極性映像信号を発生させる場合（図６の細線）には、この出力アンプには約１７Ｖの電源電圧を印加する必要がある。これに対し、本実施の形態においては、２つの出力アンプ３６ａ，３６ｂによって夫々正極性映像信号（図６の実線太線）及び負極性映像信号（図６の実線破線）を発生させる。（１／２）ＡＶＤＤが例えば８．５Ｖであるものとすると、出力アンプ３６ａは、８．５Ｖから１７Ｖの電源電圧が与えられて、正極性映像信号を発生する。また、出力アンプ３６ｂは、０Ｖから８．５Ｖの電源電圧が与えられて、負極性映像信号を発生する。
【００５０】
上述したように、液晶は容量性を有し、出力アンプは、液晶を映像信号に基づく電圧で充放電することになり、出力アンプの出力トランジスタには、この充放電に伴う電流が流れる。本実施の形態においては、１画素の液晶に対して、各出力アンプ３６ａ，３６ｂは、ＡＶＤＤの１／２の電圧で充放電を行うことになり、出力アンプ３６ａ，３６ｂを構成する出力トランジスタの消費電力を１つの出力アンプを用いる場合に比べて十分に低減することができる。例えば、Ｎライン反転駆動については、従来のＮライン反転駆動に比べて本実施の形態を用いたＮライン反転駆動は消費電力を１／２にすることができる。
【００５１】
なお、このように、出力アンプ３６ａ，３６ｂは比較的低い電圧で動作することから、液晶を十分な駆動力で駆動するために、出力アンプ３６ａ，３６ｂを構成する各トランジスタのトランジスタサイズを比較的大きくする必要がある。
【００５２】
次に、本実施の形態における出力アンプ３６ａ，３６ｂにおいて消費電力を低下させることができることを以下の数式によって説明する。
【００５３】
出力アンプ３６ａ，３６ｂの出力トランジスタ（後述する図７のトランジスタＱ１０，Ｑ１１，Ｑ３０，Ｑ３１参照）はＰ型トランジスタとＮ型トランジスタを相補的に接続して構成される。
【００５４】
これらの出力トランジスタによって容量性の液晶層に対する充電及び放電が行われる。充電時の消費電力をＰｖとし、出力アンプ３６ａ，３６ｂの出力によって液晶層を電圧Ｖ１から電圧Ｖ２まで充電するものとすると、充電時のＰｖは下記式によって与えられる。
【数１】
2011053623.tif 000003
【００５５】
また、放電時の消費電力をＰｆとし、出力アンプ３６ａ，３６ｂの出力トランジスタを介して液晶層の印加電圧が電圧Ｖ２から電圧Ｖ１まで放電されるものとする。この場合には、出力トランジスタのＰ型ＭＯＳトランジスタはカットオフし、ＮＭＯＳトランジスタのみによって電力が消費される。放電時のＰｆは下記式によって与えられる。
【数２】
2011053623.tif 000004
【００５６】
従って、１周期分の全消費電力Ptotalは、下記式によって表わされる。
【数３】
2011053623.tif 000005
【００５７】
これを、一般的に記述すると、以下に示す一般式が得られる。
【数４】
2011053623.tif 000006
【００５８】
なお、＊は乗算を示し、C：駆動する容量  Vsupply：アンプ電源電圧  Vsignal：信号振幅である。
【００５９】
次に、Nライン反転時における出力アンプ３６ａ，３６ｂの消費電力が電源電圧によってどの様に変化するかを検証する。
【００６０】
従来においては、上述したように、アンプ電源電圧としては、AVDD−AVSSが印加される。この場合の消費電力は、下記式によって与えられる。
【数５】
2011053623.tif 000007
【００６１】
これに対し、本実施の形態においては、アンプ電源電圧としてはAVDD−1/2AVDD又は1/2AVDD−AVSSを採用しており、消費電力は下記式によって表わされる。
【数６】
2011053623.tif 000008
【００６２】
これらの２つの式の結果から明らかなように、本実施の形態のようにアンプ電源電圧を1/2AVDDに抑えることにより、出力アンプ３６ａ，３６ｂにおける消費電力を１／２に抑制することができることが分かる。
【００６３】
なお、出力アンプ３６ａ，３６ｂを構成する出力トランジスタのソースに印加される電源電圧は、上述したように、（１／２）ＡＶＤＤであるのに対し、出力トランジスタのドレインには、図６に示すように、略ＡＶＤＤの電圧が印加されることがある。このため、出力トランジスタのバックゲートに（１／２）ＡＶＤＤを印加した場合には、ドレイン・バックゲート間に寄生トランジスタが発生し、寄生電流が流れて回路に不具合を生じさせてしまう虞がある。
【００６４】
そこで、本実施の形態においては、出力アンプ３６ａ，３６ｂを構成する出力トランジスタのバックゲートに、電源電圧ＡＶＤＤを印加するようになっている。
【００６５】
図７は図１中の出力アンプ３６ａ，３６ｂの具体的な構成の一例を示す回路図である。
【００６６】
出力アンプ３６ａは、トランジスタＱ１〜Ｑ１１等によって構成される。出力アンプ３６ａの入力端である端子ＩＰ１には正極性Ｄ／Ａ変換器３５ａからの正極性映像信号が入力される。この正極性映像信号はトランジスタＱ１のベースに供給される。差動構成のＮ型のトランジスタＱ１，Ｑ２のソース同士は共通接続され、トランジスタＱ５のドレイン・ソース路を介して端子１７に接続される。端子１７には基準電圧が供給されている。
【００６７】
トランジスタＱ５は、他のトランジスタＱ１５，Ｑ１６，Ｑ１７，Ｑ１９と同様に電流源を構成しており、これらのトランジスタには、端子Ｂ１を介して定電流源のバイアス電圧が供給される。また、端子Ｂ２には定電流源を構成するトランジスタＱ２５のバイアス電圧が供給される。
【００６８】
トランジスタＱ１のドレインはＰ型のトランジスタＱ３のドレイン・ソース路を介して端子１６に接続されている。端子１６には電源電圧ＡＶＤＤが供給される。トランジスタＱ２のドレインはＰ型のトランジスタＱ４のドレイン・ソース路を介して端子１６に接続されている。トランジスタＱ３，Ｑ４のゲートは、共通接続されてトランジスタＱ４のドレインに接続される。
【００６９】
トランジスタＱ３，Ｑ４によってカレントミラー回路が構成され、トランジスタＱ１〜Ｑ４によって増幅部が構成される。この増幅部は、入力端子ＩＰ１を介して入力された映像信号を増幅して、Ａ点に出力する。
【００７０】
このＡ点は出力トランジスタであるＰ型のトランジスタＱ１０のゲートに接続される。トランジスタＱ１０のソースは端子１６に接続され、ドレインはＮ型のトランジスタＱ１１のドレイン・ソース路を介して端子１５に接続される。端子１５には電圧ＡＶＤＤ／２が供給される。トランジスタＱ１１のゲートは、トランジスタＱ８のソース・ドレイン路を介してＡ点に接続される。
【００７１】
トランジスタＱ１０のドレインとトランジスタＱ１１のドレインとの接続点が出力端子ＯＰ１に接続されている。なお、トランジスタＱ１０のドレインとゲートとの間には、発振防止用のコンデンサＣ１が接続されており、トランジスタＱ１１のドレインとゲートとの間にも、発振防止用のコンデンサＣ２が接続されている。これらの出力トランジスタＱ１０，Ｑ１１によってＡ点の正極性映像信号は更に増幅されて、出力端子ＯＰ１から出力される。
【００７２】
Ｎ型のトランジスタＱ８のドレインはＰ型のトランジスタＱ９のソースに接続されると共に、トランジスタＱ７のドレイン・ソース路を介して端子１６に接続される。また、トランジスタＱ８のソースはトランジスタＱ９のドレインに接続されると共に、トランジスタＱ１６のドレイン・ソース路を介して端子１７に接続される。トランジスタＱ８，Ｑ９のゲートには、正極性調整信号が供給される。トランジスタＱ８，Ｑ９によって、出力トランジスタＱ１０，Ｑ１１のゲイン及び動作状態が決定されるようになっている。
【００７３】
一方、出力アンプ３６ｂの構成も出力アンプ３６ａと同様である。出力アンプ３６ｂは、トランジスタＱ２１〜Ｑ３１等によって構成される。出力アンプ３６ｂの入力端である端子ＩＮ１には負極性Ｄ／Ａ変換器３５ｂからの負極性映像信号が入力される。この負極性映像信号はトランジスタＱ２１のベースに供給される。
【００７４】
入力端子ＩＮ１を介して入力された負極性映像信号は、差動対のトランジスタＱ２１，Ｑ２２及びカレントミラー回路Ｑ２３，Ｑ２４によって構成される増幅部によって増幅されてＢ点に出力される。トランジスタＱ２８，Ｑ２９のゲートには負極性調整信号が入力され、トランジスタＱ２８，Ｑ２９は、出力トランジスタＱ３０，Ｑ３１のゲイン及び動作状態を決定する。
【００７５】
Ｐ型のトランジスタＱ３１のソースは端子１５に接続され、ドレインはＮ型のトランジスタＱ３０のドレインに接続される。トランジスタＱ３０のソースは端子１７に接続される。トランジスタＱ３１のゲートはトランジスタＱ２８のドレインに接続される。出力トランジスタＱ３０，Ｑ３１は、Ｂ点の負極性映像信号を増幅して出力端子ＯＮ１を介して出力する。
【００７６】
一般的には、トランジスタをＩＣ化する場合には、Ｎ型トランジスタのバックゲートには基準電圧を供給し、Ｐ型トランジスタのバックゲートはソースと同電位にする。例えば、図７に示すように、Ｐ型のトランジスタＱ１０のバックゲートはソースと同様に端子１６に接続され、Ｎ型のトランジスタＱ１１のバックゲートは端子１７に接続される。また、Ｎ型のトランジスタＱ３０のバックゲートは端子１７に接続される。
【００７７】
本実施の形態においては、Ｐ型の出力トランジスタＱ３１については、ソースが端子１５に接続されているのに対し、バックゲートは端子１６に接続されている。これにより、トランジスタＱ３１については、バックゲートに印加される電圧の方がソースに印加される電圧よりも高い。従って、トランジスタＱ３１は、ドレインに接続された出力端子ＯＮ１に電圧ＡＶＤＤ／２よりも高い電圧が現れている場合でも、ドレインとバックゲートとの間に寄生トランジスタが発生することが防止される。
【００７８】
次に、このように構成された実施の形態の動作について図８及び図９の波形図を参照して説明する。図８はドット反転駆動において信号線に供給される映像信号を示し、図９はＮライン反転駆動において信号線に供給される映像信号を示している。
【００７９】
図８及び図９は横軸にライン単位の時間を示し、縦軸には映像信号の振幅を示している。図８（ａ）及び図９（ａ）は信号線５−ｍｏに供給される映像信号を示し、図８（ｂ）及び図９（ｂ）は信号線５−ｍｅに供給される映像信号を示している。図８及び図９の実線は出力アンプ３６ａによって得られる映像信号を示し、破線は出力アンプ３６ｂによって得られる映像信号を示している。
【００８０】
図１の回路はＮライン反転駆動及びドット反転駆動のいずれにも利用することができる。Ｎライン反転駆動とドット反転駆動とでは、極性制御信号ＰＯＬが異なるのみである。
【００８１】
（ドット反転駆動）
先ず、図８を参照してドット反転駆動の動作について説明する。
【００８２】
駆動回路４からの各種タイミング信号が走査線駆動回路２及び信号線駆動回路３に供給される。また、駆動回路４からは映像信号が信号線駆動回路２に供給される。信号線駆動回路２の各極性制御部１２のラッチ３２ａ，３２ｂは、信号線１１を介して対応する画素の画素信号を取り込んでレベルシフタ３３ａ,３３ｂに出力する。
【００８３】
レベルシフタ３３ａはラッチ３２ａから入力された映像信号をアナログ系の信号レベルにレベルシフトし、レベルシフタ３３ｂはラッチ３２ｂから入力された映像信号をアナログ系の信号レベルにレベルシフトする。
【００８４】
ここで、図１に示す端子１８，１９が夫々液晶表示部１の第（２ｍ−１）列の信号線５−ｍｏ及び第２ｍ列の信号線５−ｍｅに接続されるものとして説明する。図８の例は、これらの信号５−ｍｏ，５−ｍｅに同一レベルの映像信号を連続して供給する例を示している。
【００８５】
この場合には、図１のラッチ３２ａ，３２ｂは、夫々信号線５−ｍｏ及び信号線５−ｍｅに接続された画素の画素信号を取り込む。例えば、走査線駆動回路２によって、図４の第３ライン目の各画素のＴＦＴがオンになっているものとする。この場合には、信号線駆動回路３は、図４に示すように、信号線５−ｍｏに接続された画素には正極性の映像信号を供給し、信号線５−ｍｅに接続された画素には負極性の映像信号を供給すればよい。
【００８６】
すなわち、この場合には、切換スイッチ３４ａ，３４ｂは極性制御信号によって制御されてスイッチＳ１，Ｓ４をオンにし、レベルシフタ３３ａからの映像信号を正極性出力部１３ａに供給し、レベルシフタ３３ｂからの映像信号を負極性出力部１３ｂに供給する。
【００８７】
Ｄ／Ａ変換器３５ａは入力された映像信号を正極性のアナログ映像信号に変換して出力アンプ３６ａに出力し、Ｄ／Ａ変換器３５ｂは入力された映像信号を負極性のアナログ映像信号に変換して出力アンプ３６ｂに出力する。出力アンプ３６ａは入力された正極性映像信号を増幅して切換スイッチ１４に出力し、出力アンプ３６ｂは入力された負極性映像信号を増幅して切換スイッチ１４に出力する。切換スイッチ１４は極性制御信号によって制御されてスイッチＳ５，Ｓ８がオンである。これにより、切換スイッチ１４は、正極性映像信号を出力端子１８を介して信号線５−ｍｏに出力し、負極性映像信号を出力端子１９を介して信号線５−ｍｅに出力する。
【００８８】
こうして、図８の例えばＡ期間（水平期間）において、液晶表示部１の第３ライン目の第（２ｍ−１）列の画素のＴＦＴに正極性映像信号が供給され（図８（ａ））、液晶表示部１の第３ライン目の第２ｍ列の画素のＴＦＴに負極性映像信号が供給される（図８（ｂ））。
【００８９】
図８の次の１水平期間（Ｂ期間）には、信号線駆動回路３は、図４に示すように、信号線５−ｍｏに接続された画素には負極性の映像信号を供給し、信号線５−ｍｅに接続された画素には正極性の映像信号を供給する。
【００９０】
すなわち、この場合には、切換スイッチ３４ａ，３４ｂは、スイッチＳ２，Ｓ３がオンである。これにより、レベルシフタ３３ａからの映像信号は負極性出力部１３ｂに供給され、レベルシフタ３３ｂからの映像信号は正極性出力部１３ａに供給される。こうして、信号線５−ｍｅに出力されるべき正極性の映像信号は、出力アンプ３６ａから切換スイッチ１４に出力され、信号線５−ｍｏに出力されるべき負極性映像信号は、出力アンプ３６ｂから切換スイッチ１４に出力される。切換スイッチ１４は、スイッチＳ６，Ｓ７がオンであり、負極性映像信号を出力端子１８を介して信号線５−ｍｏに出力し、正極性映像信号を出力端子１９を介して信号線５−ｍｅに出力する。
【００９１】
こうして、図８のＢ期間（水平期間）において、液晶表示部１の第４ライン目の第（２ｍ−１）列の画素のＴＦＴに負極性映像信号が供給され（図８（ａ））、液晶表示部１の第4ライン目の第２ｍ列の画素のＴＦＴに正極性映像信号が供給される（図８（ｂ））。
【００９２】
以後、同様の動作が繰り返されて、図４に示すドット反転駆動が行われる。本実施の形態においては、１本の信号線を正極性用の出力アンプ３６ａ及び負極性用の出力アンプ３６ｂの２つのアンプを用いて駆動する。すなわち、各出力アンプ３６ａ，３６ｂは駆動範囲が信号線に供給すべき電圧振幅の１／２ずつあればよい。従って、各出力アンプ３６ａ，３６ｂに供給する電源電圧としてＡＶＤＤとＶＳＳとの中間電圧ＡＶＳＳ／２を採用し、一方の出力アンプ３６ａをＡＶＤＤ−ＡＶＤＤ／２で駆動し、他方の出力アンプ３６ｂをＡＶＤＤ／２−ＶＳＳで駆動している。
【００９３】
これにより、各アンプの出力トランジスタに流れる電流を、１つのアンプを用いる場合に比べて十分に低減することができ、結果的に消費電力を、従来よりも十分に低減することができる。
【００９４】
（Ｎライン反転駆動）
次に、図９を参照してＮライン反転駆動の動作について説明する。なお、図９の例は信号線５−ｍｏ，５−ｍｅに与える映像信号のレベルが変化する例を示しており、更に、信号線５−ｍｏ，５−ｍｅに接続された隣接画素同士の明暗が異なる例を示している。
【００９５】
Ｎライン反転駆動においては、上述したように、１つの信号線については、Ｎラインは同一極性の映像信号が供給され、Ｎライン毎に供給する映像信号の極性が切換る。従って、Ｎラインの期間は、１つの信号線には、一方極性の映像信号のみが供給されることになり、各信号線は電源電圧ＡＶＤＤの約１／２の電圧によって駆動されることと等価である。従って、Ｎライン反転駆動においては、ドット反転駆動の１／２の消費電力に抑制することができる。なお、図９の例はＮが６の例を示している。
【００９６】
なお、Ｎライン反転駆動においては、Ｎライン毎に信号線は正極性と負極性との間で映像信号の振幅が変化するが、この変化の頻度は十分に少ないので、消費電力に与える影響は小さい。
【００９７】
Ｎライン反転駆動とドット反転駆動とにおいては、極性反転の制御のみが異なる。すなわち、Ｎライン反転駆動においては、切換スイッチ３４ａ，３４ｂ，１４は、Ｎラインの期間は、信号線５−ｍｏに一方極性の映像信号を与えると共に、信号線５−ｍｅに他方極性の映像信号を与える。そして、次のＮラインの期間には、信号線５−ｍｏ，５−ｍｅに与える映像信号の極性を切換える。
【００９８】
図９のＡ期間およびＢ期間は、Ｎライン反転駆動におけるＮラインの期間を示している。例えば、図９のＡ期間の各ライン期間（水平期間）においては、信号線５−ｍｏには、図９（ａ）に示すように、出力アンプ３６ａからの正極性映像信号が供給され、期間Ｂの各ライン期間においては出力アンプ３６ｂからの負極性映像信号が供給される。
【００９９】
一方、信号線５−ｍｅには、図９（ｂ）に示すように、Ａ期間の各ライン期間において、出力アンプ３６ｂからの負極性映像信号が供給され、Ｂ期間の各ライン期間において、出力アンプ３６ａからの正極性映像信号が供給される。こうして、図５に示すＮライン反転駆動が行われる。
【０１００】
このようにＮライン反転駆動においても、各出力アンプ３６ａ，３６ｂは駆動範囲が信号線に供給すべき電圧振幅の１／２ずつあればよく、各出力アンプ３６ａ，３６ｂに供給する電源電圧としてＡＶＤＤとＶＳＳとの中間電圧ＡＶＳＳ／２を採用し、一方の出力アンプ３６ａはＡＶＤＤ−ＡＶＤＤ／２で駆動し、他方の出力アンプ３６ｂはＡＶＤＤ／２−ＶＳＳで駆動する。
【０１０１】
従って、本実施の形態によれば、Ｎライン反転駆動時においても、従来におけるＮライン反転駆動時に比べて、消費電力を１／２に低減することができる。また、本実施の形態によるＮライン反転駆動は、従来におけるドット反転駆動に比べて、消費電力を１／４に低減することができる。
【０１０２】
（第２の実施の形態）
図１０は本発明の第２の実施の形態を示すブロック図である。図１０において図１と同一の構成要素には同一符号を付して説明を省略する。
【０１０３】
上述したように、Ｎライン反転駆動においては、Ｎラインの間は、１つの信号線についてみれば正極性駆動又は負極性駆動のみが行われる。これに対し、ドット反転駆動においては、１つの信号線について正極性駆動と負極性駆動とが交互に行われる。正極性駆動と負極性駆動との切換は、出力アンプ３６ａ，３６ｂの出力を信号線５−ｍｏ，５−ｍｅのいずれに与えるかを切換えスイッチ１４によって切換えることで行われる。
【０１０４】
従って、ドット反転駆動の場合には、水平期間の開始時（切換スイッチ１４の切換りタイミング）においては、正極性映像信号を増幅する出力アンプ３６ａに接続された信号線のレベルは負極性であり、逆に負極性映像信号を増幅する出力アンプ３６ａに接続された信号線のレベルは正極性である。
【０１０５】
即ち、出力アンプ３６ａ，３６ｂの出力端には、印加される電源電圧の範囲を超える電圧が印加されることになる。即ち、出力アンプ３６ａの出力端には、電源電圧ＡＶＤＤ／２よりも低い電圧が印加されることになり、逆に、出力アンプ３６ｂの出力端には、電源電圧ＡＶＤＤ／２よりも高い電圧が印加されることになる。このため、出力アンプ３６ａ，３６ｂの出力トランジスタに大きな電流が流れて、消費電力が増大してしまう。
【０１０６】
そこで、本実施の形態においては、スイッチＳ１１，Ｓ１２を設けている。スイッチＳ１１は端子１８と端子１５との間を接続又は切断する。また、スイッチＳ１２は端子１９と端子１５との間を接続又は切断する。これらのスイッチＳ１１，Ｓ１２は水平期間の切換りタイミングにおいて、スイッチ１４によって接続される信号線５−ｍｏ，５−ｍｅの信号レベルが出力アンプ３６ａ，３６ｂに印加される電源電圧の範囲を超える場合にオンとなって、信号線５−ｍｏ，５−ｍｅの信号レベルを電圧ＡＶＤＤ／２まで低下又は上昇させるようになっている。
【０１０７】
次に、このように構成された実施の形態の動作について図１１を参照して説明する。図１１は横軸に時間をとり縦軸に映像信号の振幅をとって、スイッチＳ１１，Ｓ１２の作用を説明するための波形図である。なお、図１１（ａ）は信号線５−ｍｏに供給される映像信号を示しており、図１１（ｂ）は信号線５−ｍｅに供給される映像信号を示している。
【０１０８】
図１１の例えばＡ期間（水平期間）において、液晶表示部１の第（２ｍ−１）列の画素のＴＦＴに図１１に示す正極性映像信号が供給され、第２ｍ列の画素のＴＦＴに負極性映像信号が供給されるものとする。
【０１０９】
この場合には、次の１水平期間（Ｂ期間）には、信号線駆動回路３は、信号線５−ｍｏに接続された画素には負極性の映像信号を供給し、信号線５−ｍｅに接続された画素には正極性の映像信号を供給する。
【０１１０】
この切換タイミングにおいて、スイッチＳ１１がオンとなる。これにより、信号線５−ｍｏ及び信号線５−ｍｏによって駆動される画素に保持されている電荷が端子１８からスイッチＳ１１を介して端子１５に放電される。即ち、図１１のＩ区間に示す放電が行われて、端子１８から端子１５に電流が流れる。この放電によって端子１８の電圧がＡＶＤＤ／２まで低下すると、切換スイッチ１４によって、出力アンプ３６ｂの出力が端子１８に供給されて、端子１８の電圧が映像信号に基づく電圧まで低下する（図１１のＩＩ区間）。
【０１１１】
一方、この切換タイミングにおいては、スイッチＳ１２もオンとなる。これにより、信号線５−ｍｅ及び信号線５−ｍｅによって駆動される画素に保持されている負極性映像信号によって、端子１５からスイッチＳ１２を介して端子１９に電流が流れる。
【０１１２】
即ち、図１１のＩＩＩ区間に示すように、端子１５から端子１９に電流が流れる。これによって端子１９の電圧がＡＶＤＤ／２まで上昇すると、切換スイッチ１４によって、図１１のＩＶ区間に示すように、出力アンプ３６ａの出力が端子１９に供給されて、端子１９の電圧が映像信号に基づく電圧まで上昇する。
【０１１３】
このように、端子１８，１９に保持されている電圧が、水平期間の開始タイミングにおいて出力アンプ３６ａ，３６ｂに供給される電源電圧の範囲を超える場合には、これらの端子１８，１９をスイッチＳ１１，Ｓ１２によって端子１５に接続することで、端子１８，１９の充放電電流を端子１５に流すことができ、電流消費を抑制することができる。
【０１１４】
このように本実施の形態においては、第１の実施の形態と同様の効果が得られると共に、ドット反転駆動における消費電力を一層抑制することができる。即ち、出力アンプ３６ａ，３６ｂを構成する出力トランジスタの消費電力を１つの出力アンプを用いる場合に比べて１／２に低減することができ、結果的に消費電力を従来に比べて１／２にすることができるという効果を有する。なお、本実施の形態においては、ドット反転駆動において採用するものとして説明したが、Ｎライン反転駆動において採用してもよいことは明らかである。
【０１１５】
また、スイッチＳ１１，Ｓ１２は、出力アンプ３６ａ，３６ｂの出力端に電源電圧の範囲を超える電圧が印加されることを防止するという作用がある。従って、スイッチＳ１１，Ｓ１２を設けることで、出力トランジスタのバックゲートに電源電圧ＡＶＤＤを供給しなくても、寄生トランジスタの発生を防止することができるという利点もある。
【符号の説明】
【０１１６】
１２…極性制御部、１３ａ…正極性出力部、１３ｂ…負極性出力部、１４…切換スイッチ、３５ａ…正極性Ｄ／Ａ変換器、３５ｂ…負極性Ｄ／Ａ変換器、３６ａ，３６ｂ…出力アンプ、Ｓ１〜Ｓ８…スイッチ。
【図１】
2011053623.tif 000009
【図２】
2011053623.tif 000010
【図３】
2011053623.tif 000011
【図４】
2011053623.tif 000012
【図５】
2011053623.tif 000013
【図６】
2011053623.tif 000014
【図７】
2011053623.tif 000015
【図８】
2011053623.tif 000016
【図９】
2011053623.tif 000017
【図１０】
2011053623.tif 000018
【図１１】
2011053623.tif 000019