(57)【要約】【課題】シンボル・データ単位で変調誤差を検出し、トリガ信号を生成する。【解決手段】デジタル変調では、シンボル・データから次のシンボル・データへの変化量は有限のパターンしかない点に着目する。まず、シンボル・タイミングに従って、シンボル・データの振幅、位相又は周波数の実測値をラッチし、上述の点を利用して、ラッチ実測値から次のシンボル・タイミングにおける予測値を求める。続くシンボル・タイミングにおいて、シンボル・データの予測値と実測値を比較し、その差分（誤差）が設定した許容範囲を超えるとき、トリガ信号を出力する。これにより、シンボル・データ単位で変調誤差を捕らえることができる。【選択図】図６
2011130246.tif 000002
【特許請求の範囲】
【請求項１】
デジタル変調信号を被測定信号とする信号分析装置用のトリガ生成装置であって、
上記被測定信号のシンボル・データの実測値を供給する手段と、
上記被測定信号の変調方式及びシンボル・レートに基づいて、上記被測定信号のシンボル・データ間で取り得る上記シンボル・データ間変移を求める手段と、
上記被測定信号の上記シンボル・レートに基づいて、シンボル・タイミング信号を生成するシンボル・タイミング信号生成手段と、
上記シンボル・タイミング信号に従って上記被測定信号の上記シンボル・データの上記実測値をラッチしたラッチ実測値及び上記シンボル・データ間変移に基づいて、ラッチを行った上記シンボル・タイミング信号の次の上記シンボル・タイミング信号における上記シンボル・データの予測値を生成する手段と、
上記実測値及び上記予測値を比較し、比較結果が設定範囲を超えた場合にトリガを生成する手段と
を具える信号分析装置用トリガ生成装置。
【請求項２】
上記被測定信号の上記シンボル・データの実測値から抽出した抽出シンボル・タイミング信号を生成する手段と、
上記抽出シンボル・タイミング信号に基づいて、上記抽出シンボル・タイミング信号より時間的に先の時点における上記抽出シンボル・タイミング信号と同期した同期信号を生成する手段と、
上記同期信号に上記シンボル・タイミング信号生成手段からの上記シンボル・タイミング信号を同期させる手段と
を更に具える請求項１記載の信号分析装置用トリガ生成装置。
【請求項３】
デジタル変調信号を被測定信号とする信号分析装置用のトリガ生成方法であって、
上記被測定信号のシンボル・データの実測値を供給するステップと、
上記被測定信号の変調方式及びシンボル・レートに基づいて、上記被測定信号のシンボル・データ間で取り得る上記シンボル・データ間変移を求めるステップと、
上記被測定信号の上記シンボル・レートに基づいて、シンボル・タイミング信号を生成するステップと、
上記シンボル・タイミング信号に従って上記被測定信号の上記シンボル・データの上記実測値をラッチしたラッチ実測値及び上記シンボル・データ間変移に基づいて、ラッチを行った上記シンボル・タイミング信号の次の上記シンボル・タイミング信号における上記シンボル・データの予測値を生成するステップと、
上記実測値及び上記予測値を比較し、比較結果が設定範囲を超えた場合にトリガを生成するステップと
を具える信号分析装置用トリガ生成方法。
【請求項４】
上記被測定信号の上記シンボル・データの実測値から抽出した抽出シンボル・タイミング信号を生成するステップと、
上記抽出シンボル・タイミング信号に基づいて、上記抽出シンボル・タイミングより時間的に先の時点における上記抽出シンボル・タイミング信号と同期した同期信号を生成するステップと、
上記同期信号に上記シンボル・タイミングを同期させるステップと
を更に具える請求項３記載の信号分析装置用トリガ生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル変調信号を分析するための信号分析装置での使用に適したトリガ生成装置及び方法に関する。
【０００２】
携帯電話、無線ＬＡＮなど、様々な無線システムにおいて、ＱＰＳＫなどのデジタル変調方式によって変調された無線信号が利用されている。例えば、米国テクトロニクス社製３４０８Ｂ型リアルタイム・スペクトラム・アナライザは、こうした無線信号の分析に適した信号分析装置である。
【０００３】
図１は、こうした信号分析装置１０の一例の機能ブロック図である。アッテネータ（ＡＴＴ）１２は、受信した被測定信号を適切な信号レベルに調整する。アナログ・ダウン・コンバータ２０は、ミキサー１４、局部発振器（ＬＯ）１６及びバンドパス・フィルタ（ＢＰＦ）１８を有し、入力信号をダウンコンバートする。ダウンコンバートされた信号は、アナログ・デジタル変換回路２２において、クロック発振器２４からのサンプリング・クロックに従ってデジタル・データに変換される。なお、このサンプリング・クロックの周波数は、シンボル・レートよりも充分に高速なものが用いられる。デジタル・ダウン・コンバータ（ＤＤＣ）２６は、デジタル・データを演算によって更にダウンコンバートすると共に、Ｉ及びＱデータに分離する。トリガ検出回路３０は、時間領域データであるＩ及びＱデータ（シンボル・データ）を受けて、ユーザが設定した時間領域に関するトリガ条件を満たすＩ及びＱデータを検出すると、トリガ信号をメモリ制御回路３４に供給する。高速フーリエ変換回路（ＦＦＴ）３２は、Ｉ及びＱデータを受けて周波数領域データに変換し、トリガ検出回路３０に供給する。これに基づき、トリガ検出回路３０は、ユーザが設定した周波数領域に関するトリガ条件を満たす周波数領域データを検出すると、トリガ信号をメモリ制御回路３４に供給する。メモリ制御回路３４は、トリガ信号を受けると、このトリガ信号発生時点前後のユーザが設定した時間幅に含まれるＩ及びＱデータを保持するように、データ・メモリ２８を制御する。これら回路は、ＦＰＧＡやＡＳＩＣ等のハードウェアで実現され、リアルタイムの高速処理を実現している。
【０００４】
データ・メモリ２８中の時間領域又は周波数領域のトリガ条件を満たしたＩＱデータは、ＣＰＵ（中央演算装置）３６を中心に構成されるマイクロプロセッサ・システムにバス５２を介して送られる。マイクロプロセッサ・システムは、一般にパソコンとして知られているもので、ＣＰＵ３６は、ハードディスク・ドライブ装置（ＨＤＤ）４２に記憶されたプログラム（ソフトウェア）に従って装置１０を制御する。また、ＨＤＤ４２は、常時には使用しないデータを大量に保存するためにも利用される。ＲＡＭなどが用いられるメモリ４０は、ＨＤＤ４２からのプログラムを読み込み、ＣＰＵ３６との間でデータ交換しながら一時的な作業の処理をするのに利用される。
【０００５】
ユーザは、キー、ノブ等で構成される操作パネル４４を用いて、信号分析装置１０に必要な設定を行う。携帯電話、無線ＬＡＮなどで使用されている変調方式、シンボル・レート等は、規格で定められているので、ユーザは、被測定信号に応じて、これらの設定値を初期設定する。これにより、まったく設定値がない状態から信号分析を開始するのに比較し、信号分析をスムーズに開始できる。なお、シンボル・レートなどのパラメータは、その後の信号分析でより正確な値が判明した場合には、置き換えるようにしても良い。
【０００６】
表示装置３８は、信号分析結果やユーザの設定に必要となる情報を提供する。入出力ポート４６は、例えば、外付けキーボード４８やマウス５０等のポインティング・デバイスの接続に利用され、これらも装置１０の操作手段として機能する。これらの回路は、バス５２によって相互に接続される。
【０００７】
ＣＰＵ３６は、ＨＤＤ４２に記憶されたプログラムに従い、データ・メモリ２８からのＩＱデータに関する信号分析処理を行う。図２は、ＣＰＵ３６がソフトウェア処理で行うデジタル変調信号分析処理の一例のブロック図であり、特に、ＩＱデータ（シンボル・データ）を検出後、理想信号を発生し、実測の信号と比較することにより変調誤差を測定するという再帰的な処理である。キャリア周波数補正ブロック６２は、主にＤＤＣ２６でのデジタル・ダウン・コンバート時に使用したキャリア周波数の誤差が原因で生じたＩＱデータの周波数誤差を演算で補正する。測定フィルタ・ブロック６７は、受信系で用いるフィルタ特性を再現したもので、雑音成分低減やシンボル間干渉除去の処理を施す。その後、ＩＱデータは、符号復調ブロック６５でベースバンドのデータに復調されるが、このとき、理想的なベースバンド・データを生成する。これは、ＩＱデータは、デジタル・データであるから、被測定信号が極端に歪んでいない限り、ＩＱデータの位相又は振幅の本来あるべき値を比較的容易に推定可能であることを利用する。デジタル変調ブロック６６は、理想的なベースバンド・データを変調して、理想的なデジタル変調信号のＩＱデータを生成する。基準フィルタ・ブロック６７は、送信系、受信系を総合したフィルタで、隣接チャンネルへの漏れや、シンボル間干渉を除去する。誤差検出ブロック６４は、測定フィルタ・ブロック６３からの実測ＩＱデータと、基準フィルタ・ブロック６７からの理想ＩＱデータとの比較により、各ＩＱデータの誤差を検出すると共に、キャリア周波数誤差信号を生成し、また、シンボル・タイミング信号を抽出する。
【０００８】
ＣＰＵ３６は、図２に示した処理以外でも、ＩＱデータから高速フーリエ変換（ＦＦＴ）によりスペクトラム・データを生成し、これを表示装置３８においてスペクトラム波形として表示させる処理も行う。ＦＦＴ回路３２でもＦＦＴが行われるが、これはＦＦＴ回路３２をハードウェアで実装し、リアルタイムで周波数領域トリガ検出処理を実現するためである。一方、ＣＰＵ３６によるＦＦＴ演算では、演算時間がかかるために、リアルタイム処理はできないものの、より高精度なＦＦＴ演算が行える。そこで、データ・メモリ２８にトリガ条件を満たしたＩＱデータを保持した後は、ＣＰＵ３６によるソフトウェア処理でスペクトラム・データが生成される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許公開第２００９／００９４４９５号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
データ・メモリ２８に保持されたＩＱデータをＣＰＵ３６によるソフトウェア処理で信号分析を行えば、変調精度を高めることができ、シンボル・テーブル等も得られるが、後処理のため、これらの情報をもとにトリガをかけることはできない。例えば、変調精度が突発的に悪化したときの原因を探るため、その時点においてトリガをかけたいという要求があるが、現状では対応できない。例えば、図２に示したソフトウェア処理は、再帰的な処理で複雑なため、ＡＳＩＣやＦＰＧＡを用いて低コストでリアルタイム処理を実現することは困難である。
【００１１】
米国特許公開第２００９／００９４４９５号明細書には、変調信号の振幅や位相波形の相関によりトリガを検出するトリガ発生装置が記載されている。しかし、変調誤差が発生する状況は様々であり、振幅や位相波形の状態を特定することは困難なため、変調精度の悪化を検出してトリガをかけるという機能もまた困難である。このように従来開発された技術は、デジタル変調信号の変調精度の悪化を検出してトリガをかけるための有効な手段を提供するものではなかった。
【課題を解決するための手段】
【００１２】
本発明は、デジタル変調信号を被測定信号とする信号分析装置用のトリガ生成装置に関する。デジタル変調においては、振幅や位相の軌跡は様々であっても、シンボル・データから次のシンボル・データへの変化量は有限のパターンしかない。本発明は、この点に着目したものである。周知の方法で得られた被測定信号のシンボル・データの実測値は、例えば、メモリ等に保持され、供給される。被測定信号の変調方式及びシンボル・レートに基づいて、被測定信号のシンボル・データ間で取り得るシンボル・データ間変移を求めることができる。このとき、変調方式及びシンボル・レートは、典型的には、ユーザが被測定信号に応じて初期設定する。ただし、当初は、初期設定値に基づいて本発明による処理を行い、その後、信号分析で得られたより正確なシンボル・レートを改めて使って処理を行うようにしても良い。シンボル・タイミング信号生成手段は、被測定信号のシンボル・レートに基づいて、シンボル・タイミング信号を生成する。このシンボル・タイミング信号に従って被測定信号のシンボル・データの実測値をラッチしたラッチ実測値及びシンボル・データ間変移に基づいて、ラッチを行ったシンボル・タイミング信号の次のシンボル・タイミング信号におけるシンボル・データの予測値が生成される。そして、実測値及び予測値を比較し、比較結果が設定範囲を超えた場合にトリガが生成される。
【００１３】
本発明では、更に、トリガ検出に用いるシンボル・タイミングの精度を維持することで、安定したトリガ検出が行える。まず、被測定信号のシンボル・データの実測値から抽出した抽出シンボル・タイミング信号を生成する。この処理は典型的にはソフトウェア演算で行われるので、抽出の演算処理が完了した時点では、抽出シンボル・タイミング信号は既に過去の時点におけるシンボル・タイミングを示すものとなっている。しかし、抽出シンボル・タイミング信号は一定の周期で発生すると推定できるので、抽出シンボル・タイミング信号に基づいて、抽出シンボル・タイミング信号より時間的に先の時点における抽出シンボル・タイミング信号と同期した同期信号を推定して生成する。そして、この同期信号にシンボル・タイミング信号生成手段からのシンボル・タイミング信号を同期させる。これによって、シンボル・タイミング信号生成手段が生成するシンボル・タイミング信号が、被測定信号の実際のシンボル・タイミングとずれないように維持できる。
【００１４】
本発明の目的、効果及び新規な点は、以下の詳細な説明を特許請求の範囲及び図面と合わせて読むことによって明らかとなろう。
【図面の簡単な説明】
【００１５】
【図１】図１は、従来の信号分析装置の一例のブロック図である。
【図２】図２は、従来の信号分析装置におけるソフトウェア処理の一例の機能ブロック図である。
【図３】図３は、本発明の実施に適した信号分析装置の一例のブロック図である。
【図４】図４は、デジタル変調信号分析（ＳＷ）及び本発明によるデジタル変調誤差検出回路の機能ブロック図である。
【図５】図５は、トリガ検出ブロックの機能ブロック図である。
【図６】図６は、抽出シンボル・タイミング、誤差検出シンボル・タイミング及びシンボル同期信号との関係を示すチャート図である。
【図７】図７は、本発明によるトリガ検出処理の流れの一例を示すチャート図である。
【図８】図８は、本発明による誤差検出シンボル・タイミング信号の同期処理の流れの一例を示すチャート図である。
【発明を実施するための形態】
【００１６】
以下では、本発明の実施形態に言及し、実施形態の例を図面に記載する。これら図面は説明上記載したもので、本発明を限定するものではない。本発明は、おおよそこれら実施形態に沿って記述されるが、本発明の本質はこれら実施形態に限定されるものではない。
【００１７】
図３を参照すると、本発明の実施に適した信号分析装置１１では、図１に示す従来例に比較し、デジタル変調誤差検出回路７０が追加されている。これは、典型的には、ＦＰＧＡやＡＳＩＣ等によりハードウェアとして実現されるため、ＣＰＵ３６によるソフトウェア処理に比較し高速に動作する。なお、図３では、図１と対応するブロックについては、同じ符号を付し、以下では主に図１と異なる点を説明する。また、以下では、上述と同様に、ユーザが変調方式、シンボル・レート等の初期設定値を信号分析装置１１に設定しているものとする。更に、ユーザは、後述するシンボル・データの予測値と実測値の差分（誤差）について、許容できる許容範囲も設定する。この誤差許容範囲（設定範囲）は、本発明におけるトリガ条件となる。後述のシンボル同期信号の発生を、シンボル・タイミング何個毎とするかも設定する。
【００１８】
デジタル変調誤差検出回路７０は、ＤＤＣ２６からＩＱデータを受けると共に、クロック発振器２４からサンプリング・クロックを受ける。図４に、デジタル変調誤差検出回路７０の機能ブロックが開示されている。図４中のデジタル変調信号分析ブロック６０は、図２に示した従来のものとほぼ同等であるが、生成したキャリア周波数誤差信号及びシンボル・タイミング信号をデジタル変調誤差検出回路７０に供給する点が異なる。
【００１９】
キャリア周波数補正ブロック７２は、デジタル・ダウン・コンバート時に使用したキャリア周波数の誤差が原因で生じるＩＱデータの周波数誤差を補正する。続いて、ＩＱデータは、振幅検出ブロック７４、位相検出ブロック７６及び周波数検出ブロック７８に供給されて、振幅、位相及び周波数の実測値が夫々検出され、これらはトリガ検出ブロック９０に供給される。これらブロックは、検出したい変調方式の変調精度の誤差の種類によって使い分けられる。例えば振幅誤差を検出したいのであれば振幅検出ブロック７４が用いられ、位相誤差であれば位相検出ブロック７６が用いられる。ＥＶＭ（Error Vector Magnitude）であれば振幅検出ブロック７４と位相検出ブロック７６の双方が用いられ、周波数誤差であれば周波数検出ブロック７８が用いられる。これらは次の演算をＩＱデータに対して行うことにより実現される。ＸはＩ成分、ＹはＱ成分とする。
振幅：Ａ＝ＳＱＲＴ（Ｘ2＋Ｙ2）
位相：Ｐ＝ＴＡＮ-1（Ｙ／Ｘ）
周波数：Ｆ＝ｄ／ｄｔＴＡＮ-1（Ｙ／Ｘ）
【００２０】
サンプル・カウンタ８０は、サンプリング・クロックを受けて、カウント値を同期信号外挿ブロック８２に供給する。同期信号外挿ブロック８２は、後述のようにシンボル同期信号を生成し、シンボル・タイミング信号生成ブロック８４に供給する。シンボル・タイミング信号生成ブロック８４は、最初は初期設定値に従ってシンボル・タイミング信号を生成しているが、シンボル同期信号を受けると、出力するシンボル・タイミング信号の位相をシンボル同期信号に同期させる。これによって、被測定信号の実際のシンボル・タイミングとずれが生じるのを防止している。このシンボル・タイミング信号は、トリガ検出ブロック９０において、誤差検出のタイミングを定めるので、以下では、誤差検出シンボル・タイミング信号と呼ぶことにする。
【００２１】
デジタル変調においては、振幅や位相の軌跡は様々であっても、シンボルからシンボルへの変化量は有限のパターンしかない。例えばＱＰＳＫの位相であれば、現在の位相から０、＋９０、−９０及び１８０度の４通りである。そこで、本発明では、変調誤差を評価するにあたって、この変化量に着目する。表１に代表的な変調方式における、振幅、位相、周波数のシンボル間の変移を示す。
【００２２】
【表１】
2011130246.tif 000003
【００２３】
図５は、トリガ検出ブロック９０の機能ブロックを示している。ラッチ・ブロック９２は、誤差検出用シンボル・タイミング信号に従って、振幅、位相又は周波数の実測値をラッチし、ラッチ実測値として保持する。上述のように変調方式は既に設定されているので、予測値データ生成ブロック９４は、その変調方式において、ラッチ実測値から次のシンボル・タイミングで取り得る予測値を求め、比較ブロック９６に供給する。このとき、予測値は、表１に示すように複数個となることもある。比較ブロック９６は、誤差検出用シンボル・タイミング信号に従って、予測値と実測値を比較し、その差分（誤差）がユーザの設定した誤差許容範囲（設定範囲）を超えるときは、トリガ信号を出力する。この処理をシンボル毎に繰り返すことにより、シンボル点での誤差をリアルタイムに監視でき、情報を落とすことなくトリガを発生できる。
【００２４】
ここで重要となるのは、トリガ検出に使用する誤差検出シンボル・タイミング信号が、被測定信号のシンボル・タイミングからずれないように、精度を維持することである。この点について、以下で説明する。図６を参照すると、本発明では、シンボル・タイミングより充分に速いサンプリング・クロックをカウントするサンプル・カウンタ８０のカウント値を利用して、信号分析処理で抽出した抽出シンボル・タイミングをマッピングする。信号分析装置１１は、信号取込み処理と信号分析処理を交互に繰り返すが、これらの処理時間のため、図６においては、信号分析処理１０２が完了したカウント値Ｂの時点で、やっと過去の抽出シンボル・タイミング１１１及び１１２がカウント値０及び３の時点で生じていたことが判明する。しかし、抽出シンボル・タイミング１１１及び１１２を基にして、それより時間的に先に生じるはずのシンボル・タイミング１１３〜１１５を推定で求めることができる（外挿）。そこで、同期信号外挿ブロック８２は、実際に抽出したシンボル・タイミング及び外挿したシンボル・タイミングを合わせ、これらの所定の設定数毎に、シンボル同期信号１３１を生成する。そして、上述の如く、シンボル同期信号に誤差検出シンボル・タイミング信号を同期させる。
【００２５】
図７は、本発明による処理の流れの一例を示す。ステップ２０２では、典型的にはユーザが、変調方式、シンボル・レート、誤差許容範囲、シンボル同期信号をシンボル・タイミング何個ごとに生成するか等を初期設定する。これら初期設定値は、その後の処理で、より適切な値が判明した場合には、置き換えても良い。これら設定値に基づき、誤差検出シンボル・タイミング信号が生成される（ステップ２０４）。被測定信号取込み処理（ステップ２０６）及びＩＱデータ生成（ステップ２０８）を経て、シンボル同期信号に誤差検出シンボル・タイミング信号を同期させる処理が行われる（ステップ２１０）。ステップ２０６からステップ２１０までの処理を複数繰り返して、誤差検出シンボル・タイミング信号をより確実にシンボル同期信号に同期させるようにしても良い。ステップ２１２では、誤差検出シンボル・タイミング信号に従って、シンボル・データ（ＩＱデータ）の振幅、位相又は周波数の実測値をラッチする。次に、ラッチ実測値から次のシンボル・タイミングにおける予測値を求め（ステップ２１４）、続いて実測値と予測値を比較する（ステップ２１６）。そして、実測値と予測値の差分（誤差）が設定した許容範囲内か否か判断する（ステップ２１８）。もし誤差が設定範囲内（ステップ２１８でＹｅｓ）なら、次のシンボル・データに進んで（ステップ２２２）、ステップ２１２からの処理を繰り返す。もし誤差が設定範囲を外れる（ステップ２１８でＮｏ）なら、トリガ信号が出力され（ステップ２２０）、トリガ検出処理の１サイクルは終了する。トリガ信号が出力された後の処理の一例は、従来技術として上述している。
【００２６】
図８は、本発明による誤差検出シンボル・タイミング信号の同期処理の流れの一例を示している。これは、例えば、図７のステップ２１０として行われるが、これに加えて、ステップ２１２以降の処理と平行して実行されても良い。図７のステップ２０６及び２０８に続いて、ステップ２３０では、ソフトウェアによる信号分析処理により、ＩＱデータからシンボル・タイミングが抽出される。抽出シンボル・タイミングは、サンプル・カウンタ８０からのカウント値に対してマッピングされる（ステップ２３２）。抽出シンボル・タイミングを基に、得られた抽出シンボル・タイミングよりも時間的に先の時点における抽出シンボル・タイミングに同期したシンボル同期信号を推定によって生成する（ステップ２３４）。シンボル・タイミング信号生成ブロック８４は、このシンボル同期信号を受けて、出力する誤差検出シンボル・タイミング信号をシンボル同期信号に同期させる（ステップ２３６）。
【００２７】
以上、本発明の実施例に基づいて説明してきたが、本発明によれば、シンボル・データ間の変移に着目したことにより復調全体をリアルタイムに行う必要がないので、リアルタイム処理の部分がコンパクトで変調方式の追加や変更に容易に対応できる。このため、様々なデジタル変調方式及びシンボル・レートに対応した、デジタル変調誤差トリガ機能を実現できる。また、周波数誤差とシンボル・タイミングを常時モニタして逐次更新するので、長時間のトリガ待ちにも対応できる。更に、図１と図３の比較からわかるように、パワートリガや周波数マスク・トリガなど従来からあるトリガ・システムとも容易に共存できる。
【００２８】
以上、本発明について明確に理解できるよう詳細に記述してきた。しかし、これらは開示したそのままの通りに本発明を限定するものではない。
【符号の説明】
【００２９】
７０  デジタル変調誤差検出回路
７２  キャリア周波数補正ブロック
７４  振幅検出ブロック
７６  位相検出ブロック
７８  周波数検出ブロック
８０  サンプル・カウンタ
８２  同期信号外挿ブロック
８４  シンボル・タイミング信号生成ブロック
９０  トリガ検出ブロック
９２  実測値ラッチ・ブロック
９４  予測値データ生成ブロック
９６  比較ブロック
【図１】
2011130246.tif 000004
【図２】
2011130246.tif 000005
【図３】
2011130246.tif 000006
【図４】
2011130246.tif 000007
【図５】
2011130246.tif 000008
【図６】
2011130246.tif 000009
【図７】
2011130246.tif 000010
【図８】
2011130246.tif 000011