(57)【要約】【課題】バスシステムがロックされてしまった場合でも、容易に不具合の原因を特定することが可能な半導体装置を提供する。【解決手段】複数の機能回路と、各機能回路に共有される内部バスとを備える半導体装置であって、前記内部バスを介して各機能回路が送受信する通信情報を収集及び保存する通信情報収集部を備える。【選択図】図１
2011210048.tif 000002
【特許請求の範囲】
【請求項１】
複数の機能回路と、各機能回路に共有される内部バスとを備える半導体装置であって、
前記内部バスを介して通信される信号に基づいて、前記内部バスの使用状況を認識可能なバス情報を収集及び保存するバス情報収集部を備えることを特徴とする半導体装置。
【請求項２】
前記バス情報収集部は、前記内部バスを介さずに専用の外部接続端子を介して前記保存したバス情報を外部に送信することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記内部バスを介して外部から受信した負荷発生要求に応じて、前記内部バスに対して負荷となる信号を送出する負荷発生部をさらに備えることを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
周知のように、ＡＳＩＣ(Application Specific Integrated Circuit)とは、特定の用途向けに設計された複数の機能モジュールを備える半導体装置（半導体集積回路）である。一般的に、ＡＳＩＣ内には各機能モジュールによって共有される内部バスが設けられており、各機能モジュールは内部バスを介してＣＰＵ(Central Processing Unit)等の外部制御装置との通信が可能である（例えば、下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２８８９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような内部バスを備えるＡＳＩＣにおいて何らかの不具合が発生した場合、バスシステムがロックする（具体的には、内部バスと外部との間で信号の送受信を行うＩ／Ｆ回路が動作不能となる）可能性がある。このようにバスシステムがロックすると、外部からＡＳＩＣへのアクセスが不能となり、不具合の原因を特定することが困難となる。
【０００５】
本発明は、上述した事情に鑑みてなされたものであり、バスシステムがロックされてしまった場合でも、容易に不具合の原因を特定することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明に係る半導体装置は、複数の機能回路と、各機能回路に共有される内部バスとを備える半導体装置であって、前記内部バスを介して通信される信号に基づいて、前記内部バスの使用状況を認識可能なバス情報を収集及び保存するバス情報収集部を備えることを特徴とする。
また、上記の半導体装置において、前記バス情報収集部は、前記内部バスを介さずに専用の外部接続端子を介して前記保存したバス情報を外部に送信することを特徴とする。
また、上記の半導体装置において、前記内部バスを介して外部から受信した負荷発生要求に応じて、前記内部バスに対して負荷となる信号を送出する負荷発生部をさらに備えることを特徴とする。
【発明の効果】
【０００７】
本発明に係る半導体装置によれば、内部バスの使用状況を認識可能なバス情報を収集及び保存するバス情報収集部を設けたことにより、不具合発生時にバスシステムがロックされてしまった場合でも、容易に不具合の原因を特定することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態におけるＡＳＩＣ（半導体装置）１０の機能ブロック図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら、本発明の一実施形態について説明する。なお、以下では、本発明に係る半導体装置として、外部制御装置であるＣＰＵによって制御されるＡＳＩＣを例示して説明する。
【００１０】
図１は、本実施形態におけるＡＳＩＣ１０の機能ブロック図である。この図１に示すように、本実施形態におけるＡＳＩＣ１０は、ＣＰＵバス３０を介してＣＰＵ２０と通信可能に接続された半導体集積回路であり、内部バス１１と、Ｉ／Ｆ回路１２と、３つの機能モジュール１３〜１５と、バス情報収集回路１６と、負荷発生回路１７とを内蔵している。
【００１１】
内部バス１１は、各機能モジュール１３〜１５によって共有される共有バスである。Ｉ／Ｆ回路１２は、内部バス１１とＣＰＵバス３０との間で信号の送受信を行う（言い換えれば、ＡＳＩＣ１０とＣＰＵ２０との双方向通信を実現する）通信インターフェイスである。各機能モジュール１３〜１５は、それぞれ異なる機能を有する機能回路であり、それぞれ内部バス１１及びＩ／Ｆ回路１２を介してＣＰＵ２０と通信可能である。
【００１２】
バス情報収集回路（バス情報収集部）１６は、内部バス１１を介して通信される信号に基づいて、内部バス１１の使用状況を認識可能なバス情報を収集及び保存するものである。具体的には、このバス情報収集回路１６は、内部バス１１の各信号線をモニタすることで、例えば下記に示すようなバス情報を逐次収集し、当該収集したバス情報を自身に設けられた記憶回路に保存する。
＜バス情報の一例＞
・アクセス要求元（データ要求元）
・アクセス送信先（データ送信先）
・アクセスタイプ（リード／ライト、データ幅、データサイズ、バースト転送等）
・リクエスト／アクノリッジの時間（間隔）
【００１３】
なお、ＡＳＩＣ１０に不具合が発生した場合には、バスシステムがロックする（内部バス１１と外部との間で信号の送受信を行うＩ／Ｆ回路１２が動作不能となる）可能性があるため、バス情報収集回路１６は、内部バス１１を介さずに専用の外部接続端子であるデバッグ端子Ｐ１を介して、保存したバス情報を外部に送信する機能を有している。
【００１４】
ＡＳＩＣ１０に不具合が発生した場合には、上記のデバッグ端子Ｐ１を介してバス情報収集回路１６からバス情報を読み出すことにより、バスシステムがロックしていたとしても、設計者は内部バス１１の使用状況を認識することができる。設計者は、この内部バス１１の使用状況から、不具合が発生する直前の内部バス１１へのアクセス状況や、各機能モジュール１３〜１５の動作状況を確認することができるため、不具合の原因を特定することが可能となる。
【００１５】
負荷発生回路（負荷発生部）１７は、内部バス１１を介してＣＰＵ２０から受信した負荷発生要求に応じて、内部バス１１に対して負荷となる信号を送出するものである。上記のバス情報収集回路１６を用いることで不具合の原因を特定することは可能であるが、実際に同様の不具合を再現させて対策効果の検証を行う必要がある。そこで、ＣＰＵ２０から負荷発生回路１７へ不具合を再現させることの可能な制御パラメータを負荷発生要求と共に送信させる。負荷発生回路１７は、受信した制御パラメータに従って負荷となる信号（例えば、アクセスのリクエストやアクノリッジ等）を生成して内部バス１１へ送出する。
【００１６】
このように、負荷発生回路１７から内部バス１１へ負荷となる信号が送出されることにより、不具合が発生した状況を再現することができる。不具合の多くは、設計者が意図しない過度な負荷状態で発生するため、バス情報収集回路１６を用いて不具合の原因（つまり不具合発生時の状況）を特定することができれば、負荷発生回路１７によって再現試験及び対策効果の検証を行うことが可能となる。
【００１７】
以上のように、本実施形態では、ＡＳＩＣ１０に、内部バス１１の使用状況を認識可能なバス情報を逐次収集及び保存するバス情報収集回路１６を設けたことにより、不具合発生時にバスシステムがロックされてしまった場合でも、容易に不具合の原因を特定することが可能である。また、ＡＳＩＣ１０に、内部バス１１に対して負荷となる信号を送出する負荷発生回路１７を設けたことにより、再現試験及び対策効果の検証を行うことが可能となり、デバッグ作業を効果的に実施することができる。
【００１８】
＜適用例＞
本発明に係る半導体装置（ＡＳＩＣ１０）を適用可能なシステムとして、例えば、プリンタやコピー機、或いは複合機などの画像形成装置が挙げられる。具体的には、機能モジュール１３に、スキャナによって読み取られた原稿の画像データを外部メモリ（図示省略）に記憶させる機能を持たせ、機能モジュール１４に、外部メモリから画像データを読み出して圧縮や拡大等の画像処理を行い、画像処理後の画像データを再度外部メモリに記憶させる機能を持たせ、さらに、機能モジュール１５に、外部メモリから画像処理後の画像データを読み出して、レーザ露光器に送信する機能を持たせたシステムが考えられる。
【符号の説明】
【００１９】
１０…ＡＳＩＣ（半導体装置）、１１…内部バス、１２…Ｉ／Ｆ回路、１３、１４、１５…機能モジュール（機能回路）、１６…バス情報収集回路（バス情報収集部）、１７…負荷発生回路（負荷発生部）、２０…ＣＰＵ、３０…ＣＰＵバス
【図１】
2011210048.tif 000003