(57)【要約】【課題】素子特性の相違に起因するドレイン電流のばらつきを低減することが可能な増幅装置を得る。【解決手段】増幅装置３Ｂは、入力端子１２に入力された入力信号Ｓ１を増幅することにより、出力端子１４から出力信号Ｓ２を出力する増幅素子１０と、増幅素子１０の近傍に配置され、増幅素子１０の温度に応じて出力値が変化する温度検出素子４１と、温度検出素子４１の出力値に基づいて、増幅素子１０を流れるドレイン電流Ｉｄの電流値を既定値に近付けるための出力電圧Ｖ６を生成し、当該出力電圧Ｖ６に基づくバイアス電圧Ｖ７を増幅素子１０のゲート電極Ｇに印加するオペアンプ１１と、を備える。【選択図】図５
2011250077.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力信号を増幅することにより、出力端子から出力信号を出力する増幅素子と、
前記増幅素子の近傍に配置され、前記増幅素子の温度に応じて出力値が変化する第１の温度検出素子と、
前記第１の温度検出素子の前記出力値に基づいて、前記増幅素子を流れる電流の電流値を既定値に近付けるための電圧を生成し、当該電圧を前記増幅素子の入力に印加する制御部と、
を備える、増幅装置。
【請求項２】
前記増幅装置が設置される外部環境の温度に応じて出力値が変化する第２の温度検出素子をさらに備え、
前記制御部は、前記第１の温度検出素子の前記出力値と、前記第２の温度検出素子の前記出力値とに基づいて、前記外部環境の温度が前記第１の温度検出素子に与える影響を排除又は低減した前記電圧を生成する、請求項１に記載の増幅装置。
【請求項３】
前記増幅装置が配置される放熱板をさらに備え、
前記第２の温度検出素子は、前記放熱板上に配置されている、請求項２に記載の増幅装置。
【請求項４】
前記増幅素子は、前記入力端子に接続されたゲート電極と、前記出力端子に接続されたドレイン電極と、ソース電極とを有するＦＥＴ（Field-Effect-Transistor）であり、
前記制御部は、反転入力端子、非反転入力端子、及び出力端子を有するオペアンプであり、
前記ドレイン電極は、電源電位を与える電源端子に接続されており、
前記ソース電極は、グランド電位を与えるグランド端子に接続されており、
前記反転入力端子は、前記第１の温度検出素子に接続されており、
前記非反転入力端子には、一定の電圧値が入力され、
前記オペアンプの前記出力端子は、前記ゲート電極に接続されている、請求項１に記載の増幅装置。
【請求項５】
前記増幅素子は、前記入力端子に接続されたゲート電極と、前記出力端子に接続されたドレイン電極と、ソース電極とを有するＦＥＴ（Field-Effect-Transistor）であり、
前記制御部は、反転入力端子、非反転入力端子、及び出力端子を有するオペアンプであり、
前記ドレイン電極は、電源電位を与える電源端子に接続されており、
前記ソース電極は、グランド電位を与えるグランド端子に接続されており、
前記反転入力端子は、前記第１の温度検出素子に接続されており、
前記非反転入力端子は、前記第２の温度検出素子に接続されており、
前記オペアンプの前記出力端子は、前記ゲート電極に接続されている、請求項２又は３に記載の増幅装置。
【請求項６】
ゲート電極と、電源電位を与える電源端子に接続されたドレイン電極と、グランド電位を与えるグランド端子に接続されたソース電極とを有し、入力端子からゲート電極に入力された入力信号を増幅することにより、出力端子から出力信号を出力するＦＥＴ（Field-Effect-Transistor）と、
前記電源端子と前記ドレイン電極との間の経路に介挿され、前記電源端子に接続された第１端と、前記ドレイン電極に接続された第２端とを有する抵抗素子と、
前記第１端に接続された反転入力端子と、前記第２端に接続された非反転入力端子と、前記ゲート電極に接続された出力端子とを有するオペアンプと、
を備え、
前記オペアンプは、前記非反転入力端子に入力される前記第２端の電圧値に基づいて、前記ドレイン電極を流れるドレイン電流の電流値を既定値に近付けるための電圧を前記出力端子から出力する、増幅装置。
【請求項７】
前記出力端子と前記ゲート電極との間の経路に介挿された平滑化回路をさらに備える、請求項６に記載の増幅装置。
【請求項８】
請求項１又は６に記載の増幅装置と、
前記増幅装置から出力された出力信号を無線信号として送信するアンテナと、
を備える、無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅装置及びそれを備えた無線通信装置に関する。
【背景技術】
【０００２】
下記特許文献１には、ＦＥＴ（Field-Effect-Transistor）を備えた高周波増幅器が開示されている。ＦＥＴは、信号入力端子に接続されたゲート電極と、電源端子に接続されたドレイン電極と、グランド端子に接続されたソース電極とを有している。ゲート電極に印加するゲート電圧によって、ＦＥＴのドレイン電流が制御される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３１７７５５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、製造プロセスに起因して、ＦＥＴのゲート電圧−ドレイン電流特性は製品毎にばらつく。過大なドレイン電流が流れるＦＥＴを用いた増幅装置においては、過大なドレイン電流に起因する過度の電力消費により、増幅装置の増幅効率が低下する。一方、過小なドレイン電流が流れるＦＥＴを用いた増幅装置においては、ドレイン電流の不足に起因して増幅装置の増幅利得が低下する。また、過小なドレイン電流が流れるＦＥＴを用いた増幅装置においては、アイソレーションの低下に起因して発振が生じることで、予期しない異常な信号が発生する。この異常な信号に起因して、ＦＥＴの出力信号に歪みが生じたり、あるいは増幅回路及びその周辺回路の部品が破損する可能性がある。
【０００５】
あるゲート電圧を印加した場合に流れるドレイン電流の値を一定値に設定するためには、製品毎の個別の調整が必要となり、製造期間が長期化するとともに、製造コストが上昇する。
【０００６】
本発明はかかる事情に鑑みて成されたものであり、素子特性の相違に起因するドレイン電流のばらつきを低減することが可能な増幅装置、及びそれを備えた無線通信装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１の態様に係る増幅装置は、入力端子に入力された入力信号を増幅することにより、出力端子から出力信号を出力する増幅素子と、前記増幅素子の近傍に配置され、前記増幅素子の温度に応じて出力値が変化する第１の温度検出素子と、前記第１の温度検出素子の前記出力値に基づいて、前記増幅素子を流れる電流の電流値を既定値に近付けるための電圧を生成し、当該電圧を前記増幅素子の入力に印加する制御部と、を備えることを特徴とするものである。
【０００８】
第１の態様に係る増幅装置によれば、増幅素子の近傍には、増幅素子の温度に応じて出力値が変化する第１の温度検出素子が配置されている。そして、制御部は、第１の温度検出素子の出力値に基づいて、増幅素子を流れる電流の電流値を既定値に近付けるための電圧を生成し、当該電圧を増幅素子の入力に印加する。素子特性の相違に起因してドレイン電流が過大である場合には、増幅素子の温度は比較的高くなるため、第１の温度検出素子は、増幅素子の比較的高い温度を検出する。従って、制御部は、比較的高い温度を示す出力値が第１の温度検出素子から入力された場合には、その出力値に応じて、増幅素子のドレイン電流を比較的小さく増加させることによって既定値に近付ける方向に作用する電圧を生成する。一方、素子特性の相違に起因してドレイン電流が過小である場合には、増幅素子の温度は比較的低くなるため、第１の温度検出素子は、増幅素子の比較的低い温度を検出する。従って、制御部は、比較的低い温度を示す出力値が第１の温度検出素子から入力された場合には、その出力値に応じて、増幅素子のドレイン電流を比較的大きく増加させることによって既定値に近付ける方向に作用する電圧を生成する。その結果、ドレイン電流は既定値に近付くように調整されるため、素子特性の相違に起因するドレイン電流のばらつきを低減することが可能となる。
【０００９】
本発明の第２の態様に係る増幅装置は、第１の態様に係る増幅装置において特に、前記増幅装置が設置される外部環境の温度に応じて出力値が変化する第２の温度検出素子をさらに備え、前記制御部は、前記第１の温度検出素子の前記出力値と、前記第２の温度検出素子の前記出力値とに基づいて、前記外部環境の温度が前記第１の温度検出素子に与える影響を排除又は低減した前記電圧を生成することを特徴とするものである。
【００１０】
第２の態様に係る増幅装置によれば、第２の温度検出素子の出力値は、増幅装置が設置される外部環境の温度に応じて変化する。そして、制御部は、第１の温度検出素子の出力値と、第２の温度検出素子の出力値とに基づいて、外部環境の温度が第１の温度検出素子に与える影響を排除又は低減した電圧を生成する。従って、第１の温度検出素子が外部環境の温度の影響を受ける場合であっても、制御部がその影響を排除又は低減した電圧を生成することにより、素子特性の相違に起因するドレイン電流のばらつきを効果的に低減することが可能となる。
【００１１】
本発明の第３の態様に係る増幅装置は、第２の態様に係る増幅装置において特に、前記増幅装置が配置される放熱板をさらに備え、前記第２の温度検出素子は、前記放熱板上に配置されていることを特徴とするものである。
【００１２】
第３の態様に係る増幅装置によれば、第２の温度検出素子は、増幅装置が配置される放熱板上に配置されている。外部環境の温度が第１の温度検出素子に与える影響は、外部環境から放熱板経由で起こる要因が主であるため、第２の温度検出素子を放熱板上に配置することにより、放熱板経由で第１の温度検出素子に影響を与える外部環境の温度を、放熱板上に配置された第２の温度検出素子によって高精度に検出することが可能となる。
【００１３】
本発明の第４の態様に係る増幅装置は、第１の態様に係る増幅装置において特に、前記増幅素子は、前記入力端子に接続されたゲート電極と、前記出力端子に接続されたドレイン電極と、ソース電極とを有するＦＥＴであり、前記制御部は、反転入力端子、非反転入力端子、及び出力端子を有するオペアンプであり、前記ドレイン電極は、電源電位を与える電源端子に接続されており、前記ソース電極は、グランド電位を与えるグランド端子に接続されており、前記反転入力端子は、前記第１の温度検出素子に接続されており、前記非反転入力端子には、一定の電圧値が入力され、前記オペアンプの前記出力端子は、前記ゲート電極に接続されていることを特徴とするものである。
【００１４】
第４の態様に係る増幅装置によれば、第１の態様に係る増幅装置を比較的簡易な回路構成によって実現することが可能となる。また、電源端子とドレイン電極との間の経路にドレイン電流測定用の抵抗素子を介挿し、当該抵抗素子の両端電圧に基づいてゲート電圧を制御する回路構成の増幅装置と比較すると、当該抵抗素子での電力消費に起因する効率の低下を回避できるとともに、当該抵抗素子での電圧降下に伴うドレイン電圧の降下を回避できるために、ドレイン電圧の降下に起因する増幅装置の飽和出力の低下を回避できる。
【００１５】
本発明の第５の態様に係る増幅装置は、第２又は第３の態様に係る増幅装置において特に、前記増幅素子は、前記入力端子に接続されたゲート電極と、前記出力端子に接続されたドレイン電極と、ソース電極とを有するＦＥＴであり、前記制御部は、反転入力端子、非反転入力端子、及び出力端子を有するオペアンプであり、前記ドレイン電極は、電源電位を与える電源端子に接続されており、前記ソース電極は、グランド電位を与えるグランド端子に接続されており、前記反転入力端子は、前記第１の温度検出素子に接続されており、前記非反転入力端子は、前記第２の温度検出素子に接続されており、前記オペアンプの前記出力端子は、前記ゲート電極に接続されていることを特徴とするものである。
【００１６】
第５の態様に係る増幅装置によれば、第２又は第３の態様に係る増幅装置を比較的簡易な回路構成によって実現することが可能となる。また、電源端子とドレイン電極との間の経路にドレイン電流測定用の抵抗素子を介挿し、当該抵抗素子の両端電圧に基づいてゲート電圧を制御する回路構成の増幅装置と比較すると、当該抵抗素子での電力消費に起因する効率の低下を回避できるとともに、当該抵抗素子での電圧降下に伴うドレイン電圧の降下を回避できるために、ドレイン電圧の降下に起因する増幅装置の飽和出力の低下を回避できる。
【００１７】
本発明の第６の態様に係る増幅装置は、ゲート電極と、電源電位を与える電源端子に接続されたドレイン電極と、グランド電位を与えるグランド端子に接続されたソース電極とを有し、入力端子からゲート電極に入力された入力信号を増幅することにより、出力端子から出力信号を出力するＦＥＴと、前記電源端子と前記ドレイン電極との間の経路に介挿され、前記電源端子に接続された第１端と、前記ドレイン電極に接続された第２端とを有する抵抗素子と、前記第１端に接続された反転入力端子と、前記第２端に接続された非反転入力端子と、前記ゲート電極に接続された出力端子とを有するオペアンプと、を備え、前記オペアンプは、前記非反転入力端子に入力される前記第２端の電圧値に基づいて、前記ドレイン電極を流れるドレイン電流の電流値を既定値に近付けるための電圧を前記出力端子から出力することを特徴とするものである。
【００１８】
第６の態様に係る増幅装置によれば、素子特性の相違に起因してドレイン電流が過大である場合には、抵抗素子での電圧降下が大きくなって、オペアンプの非反転入力端子の電圧値が小さくなるため、オペアンプの非反転入力端子及び反転入力端子間には、比較的小さい入力電圧が入力される。従って、オペアンプは、比較的小さい入力電圧が入力された場合には、その電圧値に応じて、増幅素子のドレイン電流を比較的小さく増加させることによって既定値に近付ける方向に作用する電圧を生成する。一方、素子特性の相違に起因してドレイン電流が過小である場合には、抵抗素子での電圧降下が小さくなって、オペアンプの非反転入力端子の電圧値が大きくなるため、オペアンプの非反転入力端子及び反転入力端子間には、比較的大きい入力電圧が入力される。従って、オペアンプは、比較的大きい入力電圧が入力された場合には、その電圧値に応じて、増幅素子のドレイン電流を比較的大きく増加させることによって既定値に近付ける方向に作用する電圧を生成する。その結果、ドレイン電流は既定値に近付くように調整されるため、素子特性の相違に起因するドレイン電流のばらつきを低減することが可能となる。
【００１９】
本発明の第７の態様に係る増幅装置は、第６の態様に係る増幅装置において特に、前記出力端子と前記ゲート電極との間の経路に介挿された平滑化回路をさらに備えることを特徴とするものである。
【００２０】
第７の態様に係る増幅装置によれば、オペアンプの出力端子とＦＥＴのゲート電極との間の経路に平滑化回路が介挿されている。従って、高周波の入力信号がＦＥＴに入力される場合であっても、ドレイン電流の調整のためにオペアンプから出力されてゲート電極に印加される電圧が、高周波の入力信号に伴って高周波で増減するという事態を回避できる。
【００２１】
本発明の第８の態様に係る無線通信装置は、第１又は第６の態様に係る増幅装置と、前記増幅装置から出力された出力信号を無線信号として送信するアンテナと、を備えることを特徴とするものである。
【００２２】
第８の態様に係る無線通信装置によれば、増幅素子の特性の相違に起因するドレイン電流のばらつきが増幅装置内で自動的に低減されるため、製品毎の個別の調整が不要となり、製造期間の短期化及び製造コストの低減を図ることが可能となる。
【発明の効果】
【００２３】
本発明によれば、素子特性の相違に起因するドレイン電流のばらつきを低減することが可能な増幅装置、及びそれを備えた無線通信装置を得ることができる。
【図面の簡単な説明】
【００２４】
【図１】基地局装置の全体構成を模式的に示す図である。
【図２】本発明の第１の実施の形態に係る増幅装置の構成を簡略化して示す図である。
【図３】図２に示した増幅素子の構成例を示す図である。
【図４】増幅装置の各部における電圧波形の一例を示す図である。
【図５】本発明の第２の実施の形態に係る増幅装置の構成を簡略化して示す図である。
【図６】本発明の第３の実施の形態に係る増幅装置の構成を簡略化して示す図である。
【図７】増幅装置の外観構成を模式的に示す斜視図である。
【図８】増幅装置の外観構成を模式的に示す断面図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相応する要素を示すものとする。
【００２６】
図１は、基地局装置１の全体構成を模式的に示す図である。基地局装置１は、ＬＴＥ（Long Term Evolution）、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）、又はＷｉＭＡＸ（Worldwide Interoperability for Microwave Access）等の通信規格に対応した無線基地局装置であり、ビルの屋上等に設置される基地局本体装置２と、光ファイバ等の通信ケーブル４を介して基地局本体装置２に接続された無線通信装置６とを備えて構成されている。無線通信装置６は、ＲＲＨ（Remote Radio Head）等の増幅装置３と、増幅装置３に接続されたアンテナ５とを有している。無線通信装置６と基地局本体装置２とを分離することにより、基地局本体装置２の設置の自由度を高めることができる。また、増幅装置３を無線通信装置６内に搭載することにより、増幅装置３とアンテナ５との間のケーブル損失を低減することができる。
【００２７】
以下、本発明の実施の形態に係る増幅装置３の様々な構成について説明する。
【００２８】
＜第１の実施の形態＞
図２は、本発明の第１の実施の形態に係る増幅装置３Ａの構成を簡略化して示す図である。増幅装置３Ａは、入力端子１２、グランド端子１３、出力端子１４、電源端子１５、増幅素子１０、制御部としてのオペアンプ１１、平滑化回路１７、及び抵抗素子１６，６０，６１を備えて構成されている。
【００２９】
図３は、図２に示した増幅素子１０の構成例を示す図である。増幅素子１０は、任意のＦＥＴ（Field-Effect-Transistor）であり、図３の例ではＮチャネルのＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect-Transistor）３０である。ＭＯＳＦＥＴ３０は、ゲート電極Ｇ、ドレイン電極Ｄ、及びソース電極Ｓを有している。ＮチャネルのＭＯＳＦＥＴ３０では、ゲート電圧（つまりソース電極Ｓの電位を基準としたゲート電極Ｇの電位）が高いほど、ドレイン電流（つまりドレイン電極Ｄからソース電極Ｓに流れる電流）が大きくなる。
【００３０】
図２を参照して、増幅素子１０のゲート電極Ｇは、入力端子１２に接続されている。ドレイン電極Ｄは、出力端子１４に接続されており、また、抵抗素子１６を介して電源端子１５に接続されている。ソース電極Ｓは、グランド端子１３に接続されている。
【００３１】
入力端子１２には、高周波の入力信号Ｓ１が入力される。入力信号Ｓ１は、図１に示した基地局本体装置２から通信ケーブル４を介して増幅装置３に入力される。グランド端子１３には、グランド電位ＧＮＤが与えられる。出力端子１４は、アンテナ５に接続されている。電源端子１５には、所定の電源電位Ｖｐｓが与えられる。増幅素子１０は、入力端子１２に入力された入力信号Ｓ１を増幅することにより、出力端子１４から出力信号Ｓ２を出力する。出力信号Ｓ２は、出力端子１４からアンテナ５に向けて出力され、アンテナ５から無線信号として送信される。
【００３２】
抵抗素子１６は、電源端子１５と増幅素子１０のドレイン電極Ｄとの間の経路に介挿されている。つまり、抵抗素子１６の第１端２０は電源端子１５に接続されており、第２端２１はドレイン電極Ｄに接続されている。
【００３３】
オペアンプ１１は、非反転入力端子２２、反転入力端子２３、及び出力端子２４を備えている。非反転入力端子２２は、抵抗素子１６の第２端２１に接続されている。反転入力端子２３は、抵抗素子１６の第１端２０に接続されている。出力端子２４は、平滑化回路１７を介して、増幅素子１０のゲート電極Ｇに接続されている。つまり、平滑化回路１７は、出力端子２４とゲート電極Ｇとの間の経路に介挿されている。抵抗素子６０は反転入力端子２３と第１端２０との間に接続されており、抵抗素子６１は反転入力端子２３と出力端子２４との間に接続されている。
【００３４】
以下、図２に示した増幅装置３Ａの動作について説明する。
【００３５】
図４は、増幅装置３Ａの各部における電圧波形の一例を示す図である。（Ａ）には入力信号Ｓ１の電圧値Ｖ０の波形を示しており、（Ｂ）にはオペアンプ１１の非反転入力端子２２に入力される電圧値Ｖ１の波形を示しており、（Ｃ）にはオペアンプ１１の出力電圧Ｖ２の波形を示しており、（Ｄ）には平滑化回路１７の出力電圧Ｖ３の波形を示している。平滑化回路１７の出力電圧Ｖ３は、ゲート電極Ｇに印加されるドレイン電流調整用のバイアス電圧として作用する。
【００３６】
入力端子１２からゲート電極Ｇに入力信号Ｓ１が入力されると、入力信号Ｓ１の電圧波形の包絡線（図４の（Ａ）に一点鎖線で示す）に応じたドレイン電流Ｉｄが、電源端子１５から、抵抗素子１６、ドレイン電極Ｄ、及びソース電極Ｓをこの順に介して、グランド端子１３に流れる。従って、抵抗素子１６の両端（つまり第１端２０と第２端２１との間）には、流れるドレイン電流Ｉｄの値に応じた電圧が発生する。ドレイン電流Ｉｄの値が大きいほど抵抗素子１６の両端電圧は大きくなり、ドレイン電流Ｉｄの値が小さいほど抵抗素子１６の両端電圧は小さくなる。
【００３７】
抵抗素子１６の第２端２１はオペアンプ１１の非反転入力端子２２に接続されているため、電源電位Ｖｐｓから抵抗素子１６での電圧降下分を差し引いた電圧値Ｖ１が、非反転入力端子２２に入力される。従って、ドレイン電流Ｉｄの値が大きいほど電圧値Ｖ１は小さくなり、ドレイン電流Ｉｄの値が小さいほど電圧値Ｖ１は大きくなる。
【００３８】
オペアンプ１１は、入力電圧（非反転入力端子２２と反転入力端子２３との間の電圧）に応じた出力電圧Ｖ２を出力する。本実施の形態に係る増幅装置３Ａでは、入力電圧の値が大きいほど（つまり電圧値Ｖ１が大きいほど）出力電圧Ｖ２の値が大きくなり、入力電圧の値が小さいほど（つまり電圧値Ｖ１が小さいほど）出力電圧Ｖ２の値が小さくなるように、オペアンプ１１が設計されている。従って、ドレイン電流Ｉｄの値が大きいほど出力電圧Ｖ２の値は小さくなり、ドレイン電流Ｉｄの値が小さいほど出力電圧Ｖ２の値は大きくなる。
【００３９】
平滑化回路１７は、オペアンプ１１から入力された出力電圧Ｖ２を、所定の平滑化期間（例えば５ｍｓ）について平滑化することにより、周波数が低減された（理想的には直流の）出力電圧Ｖ３を出力する。その結果、ゲート電圧に重畳されるバイアス電圧としての出力電圧Ｖ３が、ゲート電極Ｇに印加される。出力電圧Ｖ２と同様に出力電圧Ｖ３の値は、ドレイン電流Ｉｄの値が大きいほど小さくなり、ドレイン電流Ｉｄの値が小さいほど大きくなる。従って、過大なドレイン電流Ｉｄが流れるＭＯＳＦＥＴ３０が用いられている増幅装置３Ａにおいては、比較的小さな出力電圧Ｖ３がゲート電極Ｇに印加されることにより、ドレイン電流は比較的小さく増加する。一方、過小なドレイン電流Ｉｄが流れるＭＯＳＦＥＴ３０が用いられている増幅装置３Ａにおいては、比較的大きな出力電圧Ｖ３がゲート電極Ｇに印加されることにより、ドレイン電流は比較的大きく増加する。出力電圧Ｖ３の印加前に流れるドレイン電流Ｉｄを、電圧値Ｖ０に応じた既定値より小さく設定しておき、出力電圧Ｖ３の印加前のドレイン電流Ｉｄが過大である場合には、比較的小さな出力電圧Ｖ３の印加によってドレイン電流Ｉｄを比較的小さく増加させることにより、出力電圧Ｖ３の印加後のドレイン電流Ｉｄを既定値に近付けることができる。一方、出力電圧Ｖ３の印加前のドレイン電流Ｉｄが過小である場合には、比較的大きな出力電圧Ｖ３の印加によってドレイン電流Ｉｄを比較的大きく増加させることにより、出力電圧Ｖ３の印加後のドレイン電流Ｉｄを既定値に近付けることができる。その結果、出力電圧Ｖ３の印加後のドレイン電流Ｉｄの値は、製造プロセスに起因する素子特性のばらつきに拘わらず、既定値に近付くように調整される。
【００４０】
一例として、増幅装置３Ａは、電圧波形及び電圧値が既知である所定の入力信号Ｓ１（以下の例ではパイロット信号とする）が入力されたタイミングで、バイアス電圧としての出力電圧Ｖ３の設定処理を行う。パイロット信号の電圧値Ｖ０に対応するドレイン電流Ｉｄの規定値が予め設定されており、その規定値と抵抗素子１６の抵抗値とに基づいて、パイロット信号が入力された場合におけるオペアンプ１１の入力電圧の目標値が予め設定されている。素子特性のばらつきにより過大なドレイン電流Ｉｄが流れるＭＯＳＦＥＴ３０が増幅素子１０として用いられている場合には、パイロット信号が入力された場合のオペアンプ１１の入力電圧は、その目標値よりも小さくなる。一方、過小なドレイン電流Ｉｄが流れるＭＯＳＦＥＴ３０が増幅素子１０として用いられている場合には、パイロット信号が入力された場合のオペアンプ１１の入力電圧は、その目標値よりも大きくなる。オペアンプ１１は、入力電圧が目標値よりも小さい場合には、ドレイン電流Ｉｄを比較的小さく増加させることによって既定値に近付ける方向に作用する出力電圧Ｖ２を出力し、一方、入力電圧が目標値よりも大きい場合には、ドレイン電流Ｉｄを比較的大きく増加させることによって既定値に近付ける方向に作用する出力電圧Ｖ２を出力する。そして、出力電圧Ｖ２に応じた出力電圧Ｖ３がゲート電極Ｇに印加されることにより、ドレイン電流Ｉｄは既定値に近付くこととなる。パイロット信号の送信期間が終了した後も、ゲート電極Ｇへの出力電圧Ｖ３の印加は継続される。
【００４１】
このように本実施の形態に係る増幅装置３Ａによれば、素子特性の相違に起因してドレイン電流Ｉｄが過大である場合には、抵抗素子１６での電圧降下が大きくなって電圧値Ｖ１が小さくなるため、オペアンプ１１の非反転入力端子２２及び反転入力端子２３間には、比較的小さい入力電圧が入力される。従って、オペアンプ１１は、比較的小さい入力電圧が入力された場合には、その電圧値に応じて、増幅素子１０のドレイン電流Ｉｄを比較的小さく増加させるための出力電圧Ｖ２を生成する。一方、素子特性の相違に起因してドレイン電流Ｉｄが過小である場合には、抵抗素子１６での電圧降下が小さくなって電圧値Ｖ１が大きくなるため、オペアンプ１１の非反転入力端子２２及び反転入力端子２３間には、比較的大きい入力電圧が入力される。従って、オペアンプ１１は、比較的大きい入力電圧が入力された場合には、その電圧値に応じて、増幅素子１０のドレイン電流Ｉｄを比較的大きく増加させるための出力電圧Ｖ２を生成する。その結果、ドレイン電流Ｉｄは既定値に近付くように調整されるため、素子特性の相違に起因するドレイン電流Ｉｄのばらつきを低減することが可能となる。
【００４２】
また、本実施の形態に係る増幅装置３Ａによれば、オペアンプ１１の出力端子２４と増幅素子１０のゲート電極Ｇとの間の経路に平滑化回路１７が介挿されている。従って、高周波の入力信号Ｓ１が増幅素子１０に入力される場合であっても、ドレイン電流Ｉｄの調整のためにオペアンプ１１から出力されてゲート電極Ｇに印加されるバイアス電圧が、高周波の入力信号Ｓ１に伴って高周波で増減するという事態を回避できる。
【００４３】
また、本実施の形態に係る無線通信装置６によれば、増幅素子１０の特性の相違に起因するドレイン電流Ｉｄのばらつきが増幅装置３Ａ内で自動的に低減されるため、製品毎の個別の調整が不要となり、製造期間の短期化及び製造コストの低減を図ることが可能となる。
【００４４】
＜第２の実施の形態＞
上記第１の実施の形態に係る増幅装置３Ａによると、電源端子１５とドレイン電極Ｄとの間の経路に抵抗素子１６が介挿されている。従って、抵抗素子１６の発熱等による無駄な電力消費が発生する。また、抵抗素子１６での電圧降下に伴ってドレイン電圧が降下するため、増幅装置の飽和出力が低下する。第２の実施の形態では、このような不都合が改善された増幅装置について説明する。
【００４５】
図５は、本発明の第２の実施の形態に係る増幅装置３Ｂの構成を簡略化して示す図である。増幅装置３Ｂは、入力端子１２、グランド端子１３、出力端子１４、電源端子１５、増幅素子１０、オペアンプ１１、抵抗素子４０，６２，６３、及び温度検出素子４１を備えて構成されている。増幅素子１０としては、上記第１の実施の形態と同様にＭＯＳＦＥＴ等を用いることができる。
【００４６】
温度検出素子４１は、増幅素子１０の温度を検出できるように、増幅素子１０の近傍（接触を含む）に配置されている。温度検出素子４１としては、サーミスタ、熱電対、又はトランジスタ等、温度に応じて出力値が変化する任意の素子を用いることができる。以下の例では、温度検出素子４１としてサーミスタを用いている。増幅素子１０の温度が高いほどサーミスタの抵抗値は小さくなり、一方、増幅素子１０の温度が低いほどサーミスタの抵抗値は大きくなる。
【００４７】
増幅素子１０のゲート電極Ｇは、入力端子１２に接続されている。ドレイン電極Ｄは、出力端子１４及び電源端子１５に接続されている。ソース電極Ｓは、グランド端子１３に接続されている。
【００４８】
入力端子１２には、高周波の入力信号Ｓ１が入力される。グランド端子１３には、グランド電位ＧＮＤが与えられる。出力端子１４は、アンテナ５に接続されている。電源端子１５には、所定の電源電位Ｖｐｓが与えられる。増幅素子１０は、入力端子１２に入力された入力信号Ｓ１を増幅することにより、出力端子１４から出力信号Ｓ２を出力する。出力信号Ｓ２は、出力端子１４からアンテナ５に向けて出力され、アンテナ５から無線信号として送信される。
【００４９】
オペアンプ１１は、非反転入力端子２２、反転入力端子２３、及び出力端子２４を備えている。非反転入力端子２２は、抵抗素子４０を介して電源端子１５に接続されている。反転入力端子２３は、温度検出素子４１を介して電源端子１５に接続されている。出力端子２４は、増幅素子１０のゲート電極Ｇに接続されている。抵抗素子６２は非反転入力端子２２とグランド電位との間に接続されており、抵抗素子６３は反転入力端子２３と出力端子２４との間に接続されている。
【００５０】
以下、図５に示した増幅装置３Ｂの動作について説明する。
【００５１】
入力端子１２からゲート電極Ｇに入力信号Ｓ１が入力されると、入力信号Ｓ１の電圧値Ｖ０に応じたドレイン電流Ｉｄが、電源端子１５から、ドレイン電極Ｄ、及びソース電極Ｓをこの順に介して、グランド端子１３に流れる。従って、増幅素子１０は、流れるドレイン電流Ｉｄの値に応じて発熱する。ドレイン電流Ｉｄの値が大きいほど、増幅素子１０の発熱は大きくなる。そのため、温度検出素子４１の抵抗値は小さくなる。一方、ドレイン電流Ｉｄの値が小さいほど、増幅素子１０の発熱は小さくなる。そのため、温度検出素子４１の抵抗値は大きくなる。
【００５２】
オペアンプ１１の非反転入力端子２２の電位は、電源電位Ｖｐｓから抵抗素子４０での電圧降下分を差し引いた電位（一定値）となる。また、反転入力端子２３の電位は、電源電位Ｖｐｓから温度検出素子４１での電圧降下分を差し引いた電位となる。そして、非反転入力端子２２の電位と反転入力端子２３の電位との差が、オペアンプ１１の入力電圧Ｖ５となる。ここで、温度検出素子４１の抵抗値が小さいほど、温度検出素子４１での電圧降下は小さくなり、温度検出素子４１の抵抗値が大きいほど、温度検出素子４１での電圧降下は大きくなる。そのため、ドレイン電流Ｉｄの値が大きいほど、増幅素子１０の温度は高くなり、温度検出素子４１の抵抗値は小さくなり、温度検出素子４１での電圧降下は小さくなり、反転入力端子２３の電位は高くなるため、入力電圧Ｖ５の値は小さくなる。一方、ドレイン電流Ｉｄの値が小さいほど、増幅素子１０の温度は低くなり、温度検出素子４１の抵抗値は大きくなり、温度検出素子４１での電圧降下は大きくなり、反転入力端子２３の電位は低くなるため、入力電圧Ｖ５の値は大きくなる。
【００５３】
オペアンプ１１は、入力電圧Ｖ５に応じた出力電圧Ｖ６を出力する。その結果、ゲート電圧に重畳されるバイアス電圧としての出力電圧Ｖ６が、ゲート電極Ｇに印加される。本実施の形態に係る増幅装置３Ｂでは、入力電圧Ｖ５の値が大きいほど出力電圧Ｖ６の値が大きくなり、入力電圧Ｖ５の値が小さいほど出力電圧Ｖ６の値が小さくなるように、オペアンプ１１が設計されている。従って、ドレイン電流Ｉｄの値が大きいほど出力電圧Ｖ６の値は小さくなり、ドレイン電流Ｉｄの値が小さいほど出力電圧Ｖ６の値は大きくなる。
【００５４】
従って、過大なドレイン電流Ｉｄが流れるＭＯＳＦＥＴ３０が用いられている増幅装置３Ｂにおいては、比較的小さな出力電圧Ｖ６がゲート電極Ｇに印加されることにより、ドレイン電流は比較的小さく増加する。一方、過小なドレイン電流Ｉｄが流れるＭＯＳＦＥＴ３０が用いられている増幅装置３Ｂにおいては、比較的大きな出力電圧Ｖ６がゲート電極Ｇに印加されることにより、ドレイン電流は比較的大きく増加する。出力電圧Ｖ６の印加前に流れるドレイン電流Ｉｄを、電圧値Ｖ０に応じた既定値より小さく設定しておき、出力電圧Ｖ６の印加前のドレイン電流Ｉｄが過大である場合には、比較的小さな出力電圧Ｖ６の印加によってドレイン電流Ｉｄを比較的小さく増加させることにより、出力電圧Ｖ６の印加後のドレイン電流Ｉｄを既定値に近付けることができる。一方、出力電圧Ｖ６の印加前のドレイン電流Ｉｄが過小である場合には、比較的大きな出力電圧Ｖ６の印加によってドレイン電流Ｉｄを比較的大きく増加させることにより、出力電圧Ｖ６の印加後のドレイン電流Ｉｄを既定値に近付けることができる。その結果、出力電圧Ｖ６の印加後のドレイン電流Ｉｄの値は、製造プロセスに起因する素子特性のばらつきに拘わらず、既定値に近付くように調整される。
【００５５】
一例として、増幅装置３Ｂは、通信データ量が一定である所定のタイミング（例えば深夜の特定の時間帯）で、バイアス電圧としての出力電圧Ｖ６の設定処理を行う。一定の通信データ量に対応するドレイン電流Ｉｄの既定値と、その既定値に対応するオペアンプ１１の入力電圧Ｖ５の目標値とが予め設定されている。素子特性のばらつきにより過大なドレイン電流Ｉｄが流れるＭＯＳＦＥＴ３０が増幅素子１０として用いられている場合には、通信データ量が一定である場合の入力電圧Ｖ５は、その目標値よりも小さくなる。一方、過小なドレイン電流Ｉｄが流れるＭＯＳＦＥＴ３０が増幅素子１０として用いられている場合には、通信データ量が一定である場合の入力電圧Ｖ５は、その目標値よりも大きくなる。オペアンプ１１は、入力電圧Ｖ５が目標値よりも小さい場合には、ドレイン電流Ｉｄを比較的小さく増加させることによって既定値に近付ける方向に作用する出力電圧Ｖ６を出力し、一方、入力電圧Ｖ５が目標値よりも大きい場合には、ドレイン電流Ｉｄを比較的大きく増加させることによって既定値に近付ける方向に作用する出力電圧Ｖ６を出力する。そして、出力電圧Ｖ６がゲート電極Ｇに印加されることにより、ドレイン電流Ｉｄは既定値に近付くこととなる。出力電圧Ｖ６の設定処理が完了した後も、ゲート電極Ｇへの出力電圧Ｖ６の印加は継続される。
【００５６】
このように本実施の形態に係る増幅装置３Ｂによれば、増幅素子１０の近傍には、増幅素子１０の温度に応じて出力値（電圧降下量）が変化する温度検出素子４１が配置されている。そして、オペアンプ１１は、温度検出素子４１の出力値に基づいて、増幅素子１０を流れるドレイン電流Ｉｄの電流値を既定値に近付けるための出力電圧Ｖ６を生成し、当該出力電圧Ｖ６を増幅素子１０のゲート電極Ｇに印加する。素子特性の相違に起因してドレイン電流Ｉｄが過大である場合には、増幅素子１０の温度は比較的高くなるため、温度検出素子４１は、増幅素子１０の比較的高い温度を検出する。従って、オペアンプ１１は、比較的高い温度を示す出力値が温度検出素子４１から入力された場合には、その出力値に応じて、増幅素子１０のドレイン電流Ｉｄを比較的小さく増加させるための出力電圧Ｖ６を生成する。一方、素子特性の相違に起因してドレイン電流Ｉｄが過小である場合には、増幅素子１０の温度は比較的低くなるため、温度検出素子４１は、増幅素子１０の比較的低い温度を検出する。従って、オペアンプ１１は、比較的低い温度を示す出力値が温度検出素子４１から入力された場合には、その出力値に応じて、増幅素子１０のドレイン電流Ｉｄを比較的大きく増加させるための出力電圧Ｖ６を生成する。その結果、ドレイン電流Ｉｄは既定値に近付くように調整されるため、素子特性の相違に起因するドレイン電流Ｉｄのばらつきを低減することが可能となる。
【００５７】
また、本実施の形態に係る増幅装置３Ｂによれば、温度検出素子４１及びオペアンプ１１等を用いた比較的簡易な回路構成によって、ドレイン電流Ｉｄの自動調整を実現することが可能となる。また、電源端子１５とドレイン電極Ｄとの間の経路にドレイン電流測定用の抵抗素子１６（図２参照）が介挿されていないため、抵抗素子１６での電力消費に起因する効率の低下を回避できるとともに、抵抗素子１６での電圧降下に伴うドレイン電圧の降下を回避できるために、ドレイン電圧の降下に起因する増幅装置の飽和出力の低下を回避できる。
【００５８】
＜第３の実施の形態＞
上記第２の実施の形態に係る増幅装置３Ｂによると、温度検出素子４１が増幅素子１０の温度を検出するにあたって、増幅装置３Ｂが設置される外部環境の温度の影響を受ける可能性がある。温度検出素子４１が外部環境の温度の影響を受けると、ドレイン電流Ｉｄの調整精度が低下する。第３の実施の形態では、このような不都合が改善された増幅装置について説明する。
【００５９】
図６は、本発明の第３の実施の形態に係る増幅装置３Ｃの構成を簡略化して示す図である。増幅装置３Ｃは、入力端子１２、グランド端子１３、出力端子１４、電源端子１５、増幅素子１０、オペアンプ１１、抵抗素子６２，６３、及び温度検出素子４１，４２を備えて構成されている。増幅素子１０としては、上記第１の実施の形態と同様にＭＯＳＦＥＴ等を用いることができる。
【００６０】
温度検出素子４１は、増幅素子１０の温度を検出できるように、増幅素子１０の近傍（接触を含む）に配置されている。温度検出素子４２は、外部環境の温度を検出できるように、増幅装置３Ｃが配置される放熱板５０（後述の図７，８参照）上に配置されている。なお、図６に示すように温度検出素子４２はオペアンプ１１と電源端子１５との間に接続する必要があるため、実装の容易さを優先して、増幅装置３Ｃの回路基板５３（図７，８参照）上において増幅素子１０から離れた箇所（つまり増幅素子１０の発熱の影響を受けにくい箇所）に温度検出素子４２を配置してもよい。
【００６１】
図７及び図８はそれぞれ、増幅装置３Ｃの外観構成を模式的に示す斜視図及び断面図である。放熱板５０とケース蓋５１とを含む筐体内に、電源回路用の回路基板５２と、増幅回路用の回路基板５３と、信号処理用の回路基板５４とが収容されている。回路基板５３上には、増幅素子１０と、その近傍に温度検出素子４１とが実装されている。なお、図７，８では図示を省略しているが、図６に示したオペアンプ１１及び抵抗素子６２，６３等も、回路基板５３上に実装されている。図８に示すように、温度検出素子４２は、放熱板５０の内面のうち回路基板５３が配置されていない箇所上に配置されている。
【００６２】
温度検出素子４１，４２としては、サーミスタ、熱電対、又はトランジスタ等、温度に応じて出力値が変化する任意の素子を用いることができる。以下の例では、温度検出素子４１，４２としてサーミスタを用いている。増幅素子１０や外部環境の温度が高いほどサーミスタの抵抗値は小さくなり、一方、増幅素子１０や外部環境の温度が低いほどサーミスタの抵抗値は大きくなる。
【００６３】
図６を参照して、増幅素子１０のゲート電極Ｇは、入力端子１２に接続されている。ドレイン電極Ｄは、出力端子１４及び電源端子１５に接続されている。ソース電極Ｓは、グランド端子１３に接続されている。
【００６４】
入力端子１２には、高周波の入力信号Ｓ１が入力される。グランド端子１３には、グランド電位ＧＮＤが与えられる。出力端子１４は、アンテナ５に接続されている。電源端子１５には、所定の電源電位Ｖｐｓが与えられる。増幅素子１０は、入力端子１２に入力された入力信号Ｓ１を増幅することにより、出力端子１４から出力信号Ｓ２を出力する。出力信号Ｓ２は、出力端子１４からアンテナ５に向けて出力され、アンテナ５から無線信号として送信される。
【００６５】
オペアンプ１１は、非反転入力端子２２、反転入力端子２３、及び出力端子２４を備えている。非反転入力端子２２は、温度検出素子４２を介して電源端子１５に接続されている。反転入力端子２３は、温度検出素子４１を介して電源端子１５に接続されている。出力端子２４は、増幅素子１０のゲート電極Ｇに接続されている。
【００６６】
以下、図６に示した増幅装置３Ｃの動作について説明する。
【００６７】
入力端子１２からゲート電極Ｇに入力信号Ｓ１が入力されると、入力信号Ｓ１の電圧値Ｖ０に応じたドレイン電流Ｉｄが、電源端子１５から、ドレイン電極Ｄ、及びソース電極Ｓをこの順に介して、グランド端子１３に流れる。従って、増幅素子１０は、流れるドレイン電流Ｉｄの値に応じて発熱する。ドレイン電流Ｉｄの値が大きいほど、増幅素子１０の発熱は大きくなる。そのため、温度検出素子４１の抵抗値は小さくなる。一方、ドレイン電流Ｉｄの値が小さいほど、増幅素子１０の発熱は小さくなる。そのため、温度検出素子４１の抵抗値は大きくなる。また、図８に示したように温度検出素子４２は放熱板５０上に配置されているため、外部環境の温度が高いほど、放熱板５０の温度も高くなり、温度検出素子４２の抵抗値は小さくなる。一方、外部環境の温度が低いほど、放熱板５０の温度も低くなり、温度検出素子４２の抵抗値は大きくなる。
【００６８】
オペアンプ１１の非反転入力端子２２の電位は、電源電位Ｖｐｓから温度検出素子４２での電圧降下分を差し引いた電位となる。また、反転入力端子２３の電位は、電源電位Ｖｐｓから温度検出素子４１での電圧降下分を差し引いた電位となる。そして、非反転入力端子２２の電位と反転入力端子２３の電位との差が、オペアンプ１１の入力電圧Ｖ８となる。
【００６９】
外部環境の温度が高いほど、温度検出素子４２の抵抗値は小さくなり、温度検出素子４２での電圧降下は小さくなるため、非反転入力端子２２の電位は高くなる。一方、外部環境の温度が低いほど、温度検出素子４２の抵抗値は大きくなり、温度検出素子４２での電圧降下は大きくなるため、非反転入力端子２２の電位は低くなる。また、上記第２の実施の形態で説明した通り、ドレイン電流Ｉｄの値が大きいほど反転入力端子２３の電位は高くなり、ドレイン電流Ｉｄの値が小さいほど反転入力端子２３の電位は低くなる。
【００７０】
ここで、温度検出素子４１が外部環境の温度の影響を受けて反転入力端子２３の電位が変動した場合であっても、温度検出素子４１が受ける影響と同様の影響を温度検出素子４２によって検出し、非反転入力端子２２の電位に反映させている。そのため、温度検出素子４１が外部環境の温度の影響を受けた場合であっても、入力電圧Ｖ８からはその影響が排除又は低減される。なお、温度検出素子４１と温度検出素子４２との間での外部環境の温度の影響の受けやすさの相違を考慮して、温度検出素子４１，４２の少なくとも一方の出力値に補正係数を乗じてもよい。
【００７１】
オペアンプ１１は、入力電圧Ｖ８に応じた出力電圧Ｖ９を出力する。その結果、ゲート電圧に重畳されるバイアス電圧としての出力電圧Ｖ９が、ゲート電極Ｇに印加される。本実施の形態に係る増幅装置３Ｃでは、入力電圧Ｖ８の値が大きいほど出力電圧Ｖ９の値が大きくなり、入力電圧Ｖ８の値が小さいほど出力電圧Ｖ９の値が小さくなるように、オペアンプ１１が設計されている。従って、ドレイン電流Ｉｄの値が大きいほど出力電圧Ｖ９の値は小さくなり、ドレイン電流Ｉｄの値が小さいほど出力電圧Ｖ９の値は大きくなる。
【００７２】
従って、過大なドレイン電流Ｉｄが流れるＭＯＳＦＥＴ３０が用いられている増幅装置３Ｃにおいては、比較的小さな出力電圧Ｖ９がゲート電極Ｇに印加されることにより、ドレイン電流は比較的小さく増加する。一方、過小なドレイン電流Ｉｄが流れるＭＯＳＦＥＴ３０が用いられている増幅装置３Ｃにおいては、比較的大きな出力電圧Ｖ９がゲート電極Ｇに印加されることにより、ドレイン電流は比較的大きく増加する。出力電圧Ｖ９の印加前に流れるドレイン電流Ｉｄを、電圧値Ｖ０に応じた既定値より小さく設定しておき、出力電圧Ｖ９の印加前のドレイン電流Ｉｄが過大である場合には、比較的小さな出力電圧Ｖ９の印加によってドレイン電流Ｉｄを比較的小さく増加させることにより、出力電圧Ｖ９の印加後のドレイン電流Ｉｄを既定値に近付けることができる。一方、出力電圧Ｖ９の印加前のドレイン電流Ｉｄが過小である場合には、比較的大きな出力電圧Ｖ９の印加によってドレイン電流Ｉｄを比較的大きく増加させることにより、出力電圧Ｖ９の印加後のドレイン電流Ｉｄを既定値に近付けることができる。その結果、出力電圧Ｖ９の印加後のドレイン電流Ｉｄの値は、製造プロセスに起因する素子特性のばらつきに拘わらず、既定値に近付くように調整される。
【００７３】
一例として、増幅装置３Ｃは、通信データ量が一定である所定のタイミング（例えば深夜の特定の時間帯）で、バイアス電圧としての出力電圧Ｖ９の設定処理を行う。一定の通信データ量に対応するドレイン電流Ｉｄの既定値と、その既定値に対応するオペアンプ１１の入力電圧Ｖ８の目標値とが予め設定されている。素子特性のばらつきにより過大なドレイン電流Ｉｄが流れるＭＯＳＦＥＴ３０が増幅素子１０として用いられている場合には、通信データ量が一定である場合の入力電圧Ｖ８は、その目標値よりも小さくなる。一方、過小なドレイン電流Ｉｄが流れるＭＯＳＦＥＴ３０が増幅素子１０として用いられている場合には、通信データ量が一定である場合の入力電圧Ｖ８は、その目標値よりも大きくなる。オペアンプ１１は、入力電圧Ｖ８が目標値よりも小さい場合には、ドレイン電流Ｉｄを比較的小さく増加させることによって既定値に近付ける方向に作用する出力電圧Ｖ９を出力し、一方、入力電圧Ｖ８が目標値よりも大きい場合には、ドレイン電流Ｉｄを比較的大きく増加させることによって既定値に近付ける方向に作用する出力電圧Ｖ９を出力する。そして、出力電圧Ｖ９がゲート電極Ｇに印加されることにより、ドレイン電流Ｉｄは既定値に近付くこととなる。出力電圧Ｖ９の設定処理が完了した後も、ゲート電極Ｇへの出力電圧Ｖ９の印加は継続される。
【００７４】
このように本実施の形態に係る増幅装置３Ｃによれば、温度検出素子４２の出力値（電圧降下量）は、増幅装置３Ｃが設置される外部環境の温度に応じて変化する。そして、オペアンプ１１は、温度検出素子４１の出力値と、温度検出素子４２の出力値とに基づいて、外部環境の温度が温度検出素子４１に与える影響を排除又は低減した出力電圧Ｖ９を生成する。従って、温度検出素子４１が外部環境の温度の影響を受ける場合であっても、オペアンプ１１がその影響を排除又は低減した出力電圧Ｖ９を生成することにより、素子特性の相違に起因するドレイン電流Ｉｄのばらつきを効果的に低減することが可能となる。
【００７５】
また、本実施の形態に係る増幅装置３Ｃによれば、温度検出素子４２は、増幅装置３Ｃが配置される放熱板５０上に配置されている。外部環境の温度が温度検出素子４１に与える影響は、外部環境から放熱板５０を経由して起こる要因が主である。そのため、温度検出素子４２を放熱板５０上に配置することにより、放熱板５０経由で温度検出素子４１に影響を与える外部環境の温度を、放熱板５０上に配置された温度検出素子４２によって高精度に検出することが可能となる。
【００７６】
また、本実施の形態に係る増幅装置３Ｃによれば、温度検出素子４１，４２及びオペアンプ１１等を用いた比較的簡易な回路構成によって、外部環境の温度の影響を排除又は低減しつつ、ドレイン電流Ｉｄの自動調整を実現することが可能となる。また、電源端子１５とドレイン電極Ｄとの間の経路にドレイン電流測定用の抵抗素子１６（図２参照）が介挿されていないため、抵抗素子１６での電力消費に起因する効率の低下を回避できるとともに、抵抗素子１６での電圧降下に伴うドレイン電圧の降下を回避できるために、ドレイン電圧の降下に起因する増幅装置の飽和出力の低下を回避できる。
【００７７】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００７８】
３，３Ａ〜３Ｃ  増幅装置
５  アンテナ
６  無線通信装置
１０  増幅素子
１１  オペアンプ
１２  入力端子
１３  グランド端子
１４  出力端子
１５  電源端子
１６  抵抗素子
１７  平滑化回路
２２  非反転入力端子
２３  反転入力端子
２４  出力端子
３０  ＭＯＳＦＥＴ
４１，４２  温度検出素子
５０  放熱板
【図１】
2011250077.tif 000003
【図２】
2011250077.tif 000004
【図３】
2011250077.tif 000005
【図４】
2011250077.tif 000006
【図５】
2011250077.tif 000007
【図６】
2011250077.tif 000008
【図７】
2011250077.tif 000009
【図８】
2011250077.tif 000010