(57)【要約】【課題】無負荷時の電流を増加させることなく、より大きな出力電流を得ることができるプッシュプル増幅器を提供する。【解決手段】差動増幅器１、差動増幅器１の出力信号が入力信号として供給される中間回路４、互いに極性の異なるＰＭＯＳトランジスタ２、ＮＭＯＳトランジスタ３を含む相補型のＭＯＳトランジスタ対を有し、ＰＭＯＳトランジスタ２、ＮＭＯＳトランジスタ３が差動増幅器１の出力信号と中間回路４の出力信号とをそれぞれ入力してプッシュプル増幅を行う出力増幅回路１５と、差動増幅器１及び中間回路４の出力信号の少なくとも一方を入力し、入力された信号に基づいてＰＭＯＳトランジスタ２、ＮＭＯＳトランジスタ３のウェル電圧を制御するためのウェル電圧制御信号を生成し、ＰＭＯＳトランジスタ２、ＮＭＯＳトランジスタ３に供給するウェル電圧制御回路５によってプッシュプル増幅器を構成する。【選択図】  図１
2011130070.tif 000002
【特許請求の範囲】
【請求項１】
差動増幅回路と、
前記差動増幅回路の出力信号が入力信号として供給される中間回路と、
互いに極性の異なる少なくとも２つのＭＯＳトランジスタを含む相補型のＭＯＳトランジスタ対を有し、当該ＭＯＳトランジスタ対に含まれる前記２つのＭＯＳトランジスタが、前記差動増幅回路の出力信号と前記中間回路の出力信号とをそれぞれ入力してプッシュプル増幅を行う出力増幅回路と、
前記差動増幅回路及び前記中間回路の出力信号の少なくとも一方を入力し、入力された信号に基づいて前記ＭＯＳトランジスタのウェル電圧を制御するためのウェル電圧制御信号を生成し、前記ウェル電圧制御信号を前記ＭＯＳトランジスタに供給するウェル電圧制御回路と、
を備えることを特徴とするプッシュプル増幅器。
【請求項２】
前記ウェル電圧制御回路は、
前記ＭＯＳトランジスタが、アクティブ状態にある場合、前記ＭＯＳトランジスタの閾値電圧の絶対値が小さくなるようにウェル電圧を制御するウェル電圧制御信号を生成することを特徴とする請求項１に記載のプッシュプル増幅器。
【請求項３】
前記ウェル電圧制御回路は、
ゲートに前記差動増幅回路または前記中間回路の出力信号が入力される第１ＭＯＳトランジスタと、
前記第１ＭＯＳトランジスタとは極性の異なる第２ＭＯＳトランジスタ及び第３ＭＯＳトランジスタを含み、
前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタはカレントミラーを構成し、
前記第２ＭＯＳトランジスタのドレインには前記第１ＭＯＳトランジスタのドレインから出力される電流が供給され、前記第３ＭＯＳトランジスタのドレインから出力される電流が、前記ウェル電圧制御信号として前記ＭＯＳトランジスタ対に含まれる前記ＭＯＳトランジスタのいずれか一方のウェルに供給されることを特徴とする請求項１または２に記載のプッシュプル増幅器。
【請求項４】
前記ウェル電圧制御回路は、
前記ゲートに印加される信号を前記第１ＭＯＳトランジスタのゲート端子に供給し、
さらに、前記第３ＭＯＳトランジスタのドレインから供給される電流を打ち消す電流源を備えたことを特徴とする請求項３に記載のプッシュプル増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無駆動時の消費電流が低く、かつ高い電流駆動能力を有するプッシュプル増幅器に関するものである。
【背景技術】
【０００２】
従来のプッシュプル増幅器には、多種多様な構成のものが提案されており、それぞれが目的及び電源電圧などの条件によって使い分けられている。このような従来から知られているプッシュプル増幅器を、図８の回路図に例示して説明する。
図８に示した回路は、従来から知られている一般的なプッシュプル増幅器の回路である。プッシュプル増幅器は、差動増幅回路８１、中間回路８４、出力増幅回路８５を備えている。差動増幅回路８１は、差動入力信号が入力される入力端子対８６、８７を備え、入力端子対８６、８７がプッシュプル増幅器の入力端子対となっている。
【０００３】
出力増幅回路８５は、ＰＭＯＳトランジスタ８２、ＮＭＯＳトランジスタ８３から構成されている。ＰＭＯＳトランジスタ８２、ＮＭＯＳトランジスタ８３間の出力端子８８は、プッシュプル増幅器から出力信号が出力される出力端子となっている。
中間回路８４は、差動増幅回路８１から出力増幅回路８５のＰＭＯＳトランジスタ８２のゲートへ信号を供給するための信号を発生する。
【０００４】
ここで、中間回路８４の入力端子８９の信号は、ＮＭＯＳトランジスタ８３のゲートに供給される。中間回路８４から端子９０に出力される信号は、PＭＯＳトランジスタ８２のゲートに供給されて出力ＭＯＳトランジスタのうち一方が電流を駆動する。このとき、他方のＭＯＳトランジスタはオフ或いはオフに近い状態になるように動作する。しかも負荷電流がゼロの場合、すなわち出力端子８８から外部へ流れる電流がゼロの場合、NＭＯＳトランジスタ８３及びPＭＯＳトランジスタ８２に流れる電流は十分小さい値になるように設定される。
【０００５】
このような中間回路８４としては、例えば図９に示すような回路を用いることができる。図９に示す中間回路は、ＭＯＳトランジスタ７１と電流源７２から構成される、ソースフォロワ回路となっている。なお、図９中、図８に示した端子に対応する端子には、同様の符号を付して示している。
図９に示した回路では、中間回路８４の入力端子である端子８９の電圧が高くなると、出力増幅回路８５のＮＭＯＳトランジスタ８３の電流が増加すると共に、中間回路の出力端子９０の電圧も高くなる。出力端子９０の電圧が高くなると、出力増幅回路８５のＰＭＯＳトランジスタ８２の電流は減少する。
【０００６】
逆に、端子８９の電圧が低くなると、出力増幅回路８５のＮＭＯＳトランジスタ８３を流れる電流が減少し、ＰＭＯＳトランジスタ８２の電流は増加する。このようにして、図９に示した中間回路８４に図８の回路に用いれば、出力増幅回路８５はプッシュプル動作することができる。
なお、中間回路８４の構成は、図９に示した構成に限定されるものではなく、図１０に示した回路を適用することも可能である。図１０に示した中間回路は、ＭＯＳトランジスタ９３、９４、９５、９６と電流源９７から構成されている。なお。図１０に示した構成のうち、図８に示した端子に対応する端子には、同様の符号を付して示している。
【０００７】
以下、図１０の回路動作について説明する。
端子８９の電圧が高くなると、図８に示した出力増幅回路８５のＮＭＯＳトランジスタ８３の電流が増加するとともに、図１０に示したNＭＯＳトランジスタ９３の電流が増加する。このとき、NＭＯＳトランジスタ９４に流れる電流は、電流源９７の電流値からNＭＯＳトランジスタ９３に流れる電流を減じた電流値となるので、減少する。NＭＯＳトランジスタ９４、９５はカレントミラー回路構成となっているので、NＭＯＳトランジスタ９５、さらにはPＭＯＳトランジスタ９６に流れる電流はNＭＯＳトランジスタ９４に流れる電流に比例する。
【０００８】
中間回路８４の出力端子９０は、図８の出力増幅回路８５のＰＭＯＳトランジスタ８２のゲートに接続されている。すなわち図１０に示したＰＭＯＳトランジスタ９６と図８の出力増幅回路８５のＰＭＯＳトランジスタ８２もカレントミラー回路を構成しているので、ＰＭＯＳトランジスタ８２に流れる電流は、中間回路８４のＮＭＯＳトランジスタ９４に流れる電流に比例して減少する。このような中間回路８４は、出力増幅回路のＮＭＯＳトランジスタ８３の電流が増加すると、ＰＭＯＳトランジスタ８２の電流を減少させるように働く。逆に出力増幅回路のＮＭＯＳトランジスタ８３の電流が減少すると、ＰＭＯＳトランジスタ８２の電流は増加する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特表昭５６−５０１２６８号公報
【特許文献２】特開昭６３−２０７２０９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、プッシュプル回路には、低消費電力化の要請によって無負荷時の電流を増加させることなく、出力電流をより大きくすることが望まれている。
本発明は、このような点に鑑みてなされたものであり、従来の回路に比べて無負荷時の電流を増加させることなく、より大きな出力電流を得ることができるプッシュプル増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
以上の課題を解決するため、本発明の請求項１に記載のプッシュプル増幅器は、差動増幅回路（例えば図１〜３に示した差動増幅器１）と、前記差動増幅回路の出力信号が入力信号として供給される中間回路（例えば図１〜３に示した中間回路４）と、互いに極性の異なる少なくとも２つのＭＯＳトランジスタ（例えば図１〜３に示したＰＭＯＳトランジスタ２、ＮＭＯＳトランジスタ３）を含む相補型のＭＯＳトランジスタ対を有し、当該ＭＯＳトランジスタ対に含まれる前記２つのＭＯＳトランジスタが、前記差動増幅回路の出力信号と前記中間回路の出力信号とをそれぞれ入力してプッシュプル増幅を行う出力増幅回路（例えば図１〜３に示した出力増幅回路１５）と、前記差動増幅回路及び前記中間回路の出力信号の少なくとも一方を入力し、入力された信号に基づいて前記ＭＯＳトランジスタのウェル電圧を制御するためのウェル電圧制御信号を生成し、当該ウェル電圧制御信号を前記ＭＯＳトランジスタに供給するウェル電圧制御回路（例えば図１、図２に示したウェル電圧制御回路５、例えば図３〜５に示したウェル電圧制御回路１７、例えば図３、図６に示したウェル電圧制御回路１６）と、を備えることを特徴とする。
【００１２】
請求項２に記載のプッシュプル増幅器は、請求項１において、前記ウェル電圧制御回路は、前記ＭＯＳトランジスタが、アクティブ状態にある場合、前記ＭＯＳトランジスタの閾値電圧の絶対値が小さくなるようにウェル電圧を制御するウェル電圧制御信号を生成することを特徴とする。
【００１３】
請求項３に記載のプッシュプル増幅器は、請求項１または２において、前記ウェル電圧制御回路が、ゲートに前記差動増幅回路または前記中間回路の出力信号が入力される第１ＭＯＳトランジスタ（例えば図５に示したＮＭＯＳトランジスタ２１、例えば図６に示したＰＭＯＳトランジスタ３１）と、前記第１ＭＯＳトランジスタとは極性の異なる第２ＭＯＳトランジスタ（例えば図５に示したＰＭＯＳトランジスタ２２、例えば図６に示したＮＭＯＳトランジスタ３２）及び第３ＭＯＳトランジスタ（例えば図５に示したＰＭＯＳトランジスタ２３、例えば図６に示したＮＭＯＳトランジスタ３３）を含み、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタはカレントミラーを構成し、前記第２ＭＯＳトランジスタのドレインには前記第１ＭＯＳトランジスタのドレインから出力される電流が供給され、前記第３ＭＯＳトランジスタのドレインから出力される電流が、前記ウェル電圧制御信号として前記ＭＯＳトランジスタ対に含まれる前記ＭＯＳトランジスタのいずれか一方のウェルに供給されることを特徴とする。
【００１４】
請求項４に記載のプッシュプル増幅器は、請求項３において、前記ウェル電圧制御回路が、前記ゲートに印加される信号を前記第１ＭＯＳトランジスタのゲート端子に供給し、さらに、前記第３ＭＯＳトランジスタのドレインから供給される電流を打ち消す電流源（例えば図７に示した電流源３０）を備えたことを特徴とする。
【発明の効果】
【００１５】
本発明の請求項１によれば、出力ＭＯＳトランジスタがアクティブになっているときだけ、ＭＯＳトランジスタの閾値電圧の絶対値を低下させるようにウェル端子の電圧を制御することができる。このため、無負荷時の電流を増加させないで、出力電流をより大きくすることができるプッシュプル増幅器を実現することができる。
本発明の請求項２によれば、ＭＯＳトランジスタに電流がより多く流れるように制御するために適正なウェル電圧制御信号を生成することができる。
本発明の請求項３によれば、適正なウェル電圧制御回路を実現することができる。
本発明の請求項４によれば、ウェル電圧制御回路を追加したことによる無負荷電流増加を確実に防ぐことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態１のプッシュプル増幅器を説明するための回路図である。
【図２】本発明の実施形態１のより具体的なプッシュプル増幅器を説明するための回路図である。
【図３】本発明の実施形態２のプッシュプル増幅器を説明するための回路図である。
【図４】図３で用いているＰウェル電圧制御回路を示した図である。
【図５】図３で用いているＰウェル電圧制御回路をより具体的に示した図である。
【図６】図３で用いているＮウェル電圧制御回路を示した図である。
【図７】図３で用いているＰウェル電圧制御回路の別の回路例を示した図である。
【図８】従来のプッシュプル増幅器を説明するための回路図である。
【図９】図８に用いている中間回路を示す図である。
【図１０】図８に用いている別の中間回路を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態１、実施形態２について、図面を用いて説明する。
（実施形態１）
Ｉ  回路構成
図１は、本発明の実施形態１のプッシュプル増幅器を説明するための回路図である。実施形態１のプッシュプル増幅器は、差動増幅回路１、出力増幅回路１５、中間回路４、ウェル電圧制御回路５を備えている。差動増幅回路１は、入力端子対６、７を有し、入力端子対６、７からプッシュプル増幅器に差動入力信号が入力される。
出力増幅回路１５は、ＰＭＯＳトランジスタ２とＮＭＯＳトランジスタ３を有している。出力増幅回路１５の出力端子８からは、プッシュプル増幅器の出力信号が出力される。中間回路４は、差動増幅回路１から出力される信号を出力増幅回路１５のＰＭＯＳトランジスタのゲートへ供給するための信号を発生する。ウェル電圧制御回路５は、ＰＭＯＳトランジスタ２のウェル電圧及びＮＭＯＳトランジスタ３のウェルの電圧（ウェル電圧）を制御する。
【００１８】
実施形態１のプッシュプル増幅器と従来のプッシュプル増幅器との違いは、実施形態１のプッシュプル増幅器にはウェル電圧制御回路５が追加されていて、このウェル電圧制御回路５から出力される信号が、ＰＭＯＳトランジスタ２のウェル電圧、ＮＭＯＳトランジスタ３のウェル電圧をそれぞれ制御するウェル電圧制御信号となっている。そして、ウェル電圧制御信号が、ＰＭＯＳトランジスタ２のウェル、ＮＭＯＳトランジスタ３のウェルに電圧を印加するウェル端子１１、１２へ供給されている点である。
【００１９】
ウェル電圧制御回路５は、差動増幅回路１から出力信号が供給される端子９と、中間回路４の出力信号が供給される端子１０と、中間回路４の第２の出力信号が供給される端子１８の３つの信号の全て、あるいはいずれか１つまたは２つの組み合わせによってウェル電圧制御信号を生成する。
すなわち、ウェル電圧制御回路５は、端子９、１０、１８に現れる信号を全部使用するものに限られない。このため、端子９、１０、中間回路４からウェル電圧制御回路５のみに信号を供給する信号線は、点線を使って図示されている。また、中間回路４からウェル電圧制御回路５のみに信号を供給する信号線に符号１８を付して示す。
中間回路４には、例えば従来の図９または図１０に示した回路が用いられる。
【００２０】
次に、図１に示したプッシュプル増幅器の回路動作について説明する。
実施形態１のプッシュプル増幅器は、ウェル電圧制御回路５以外の部分が、図８に示した従来のプッシュプル増幅器と同様に動作する。すなわち、中間回路４の入力端子となる端子９の信号は、ＮＭＯＳトランジスタ３のゲートに供給される。また、中間回路４から端子１０に出力される信号がPＭＯＳトランジスタ２のゲートに供給されてＭＯＳトランジスタ２、３のうち一方が電流を駆動するとき、他方はオフ或いはオフに近い状態になるように動作する。ここで、出力増幅回路１５を構成するＮＭＯＳトランジスタ３およびＰＭＯＳトランジスタに関して、動作状態を説明するためにアクティブまたはアクティブ状態という用語を定義する。アクティブあるいはアクティブ状態とは、出力増幅回路が無負荷時の時よりも強くオン状態、すなわち無負荷時よりも多く電流が流れる状態のことを指す。一般にプッシュプル増幅回路では、出力増幅回路を構成するＭＯＳトランジスタのうち一方がアクティブ状態にあれば、他方はよりオフの状態になるように動作する。
【００２１】
また、負荷電流がゼロの場合、すなわち出力端子８から外部へ流れる電流がゼロの場合、NＭＯＳトランジスタ３及びPＭＯＳトランジスタ２に流れる電流は十分小さい値になるように設定される。このため、差動増幅回路１の出力端子９の電圧が高くなると中間回路４の端子１０に現れる出力電圧もまた高くなり、出力増幅回路１５のＮＭＯＳトランジスタ３の電流は増加し、ＰＭＯＳトランジスタ２の電流は減少する。
このとき、ウェル電圧制御回路５は差動増幅回路１、中間回路４の出力信号からウェル電圧制御信号を生成し、ＮＭＯＳトランジスタ３のウェル端子１２の電圧を高くするようにする。ウェル電圧が高くなると、基板効果によりＮＭＯＳトランジスタ３の閾値電圧（の絶対値）が低くなる。
【００２２】
ここで、基板効果について説明する。基板効果はＭＯＳトランジスタのウェル電圧（バルク電圧ともいう）を変化させることによりＭＯＳトランジスタの閾値電圧が変動する効果のことである。このときのソース・ウェル間電圧Ｖsbと閾値電圧Ｖthの関係は、ＮＭＯＳトランジスタの場合、式（１）のように表すことができる。
Ｖth＝Ｖtho＋γ｛（２φf＋Ｖsb）0.5−（２φf）0.5｝                …式（１）
式（１）において、Ｖthは閾値電圧、Ｖthoはソース・ウェル間電圧がゼロの場合の閾値電圧（言い換えるとバルク効果がない時の閾値電圧）、Ｖsbはソース・ウェル間電圧、φfはフェルミレベル、γは定数である。ＰＭＯＳトランジスタの場合、式（１）に対して各パラメータの極性が相違することになる。
【００２３】
ただし、ＭＯＳトランジスタの極性によらず共通して言えることは、ＮＭＯＳトランジスタでウェル電圧が増加するとき、及びＰＭＯＳトランジスタでウェル電圧が減少するとき、いずれの場合も閾値電圧の絶対値が低下するということである。すなわち、ＮＭＯＳトランジスタでウェル電圧が増加するとき、ＰＭＯＳトランジスタでウェル電圧が減少するとき、いずれの場合にもより電流が流れやすくなる。（参考文献：培風館発行、Ｐ．Ｒ．グレイ、Ｐ．Ｊ．フルスト、Ｓ．Ｈ．レビス、Ｒ．Ｇ．メイヤ共著アナログ集積回路設計技術、上巻４７ページ）
【００２４】
また、差動増幅回路１の出力端子９の電圧が低くなると、中間回路４の出力電圧も低くなる。このとき、出力増幅回路１５のＮＭＯＳトランジスタ３の電流は減少し、ＰＭＯＳトランジスタ２の電流は増加する。このとき、ウェル電圧制御回路５は差動増幅回路１、中間回路４の出力信号からウェル電圧制御信号を生成して、ＰＭＯＳトランジスタ２のウェル端子１１の電圧を低くするようにする。ウェル電圧が低くなると基板効果により閾値電圧の絶対値が低くなる。このためＰＭＯＳトランジスタ２の電流は一層増加することになる。
さきほど、定義したアクティブという言葉を用いて説明すると出力ＭＯＳトランジスタが、アクティブになっているＭＯＳトランジスタのウェル電圧のみを制御して、アクティブ状態のＭＯＳトランジスタだけより強くアクティブに働くように作用する。
【００２５】
ＩＩ  回路の具体例
次に、図１の具体的な回路を図２に示して説明する。なお、図２に示した構成のうち、図１に示した構成と同様の構成については同様の符号を付し、説明を一部略すものとする。
図２に示した回路の中間回路４は、反転回路４１、ＭＯＳトランジスタ４２、４３によって構成されている。図２に示したＮＭＯＳトランジスタ４６はウェル電圧制御回路５を構成する。また、中間回路４からウェル電圧制御回路５へは端子５４を介して信号が供給されており、端子５４は、図１に示した中間回路４からウェル制御回路５へ向かう信号線１８に相当する。
【００２６】
なお、図２に例示した回路は、中間回路４の出力信号だけがウェル電圧制御回路５に入力され、ウェル電圧制御回路５がウェル電圧制御信号を生成し、ウェル電圧制御信号をＰＭＯＳトランジスタ２に供給する例である。
このため、図２には、図１に示した端子９、１０からウェル電圧制御回路５へ接続される点線で表されている信号線は存在しない。さらにＮＭＯＳトランジスタ３のウェル端子１２を制御する信号線も存在しない。すなわち、図２に示した回路は、ＰＭＯＳトランジスタ２のウェル端子１１を制御する場合について示すものである。
【００２７】
ここでウェル端子について説明する。ウェル端子とは、ＰＭＯＳトランジスタ、あるいはＮＭＯＳトランジスタのウェルに電圧を印加するため設けられた端子をいう。なお、一般的なＣＭＯＳプロセスでは、Ｐ型基板が用いられる。したがって、ＮＭＯＳトランジスタでは、ＰウェルがＰ型基板と導通状態となりＰウェルの電圧を制御することができない。これを防ぐためには、Ｐ基板上にＮウェル（ｄｅｅｐ−Ｎウェル）を形成し、更にそのｄｅｅｐ−Ｎウェル内にＰウェルを形成する。ｄｅｅｐ−Ｎウェルを形成することでＰウェルとＰ基板とを電気的に分離し、ＮＭＯＳトランジスタのウェルであるＰ型ウェルの電圧を制御可能にする。
逆に、Ｎ型基板が用いられる場合は、ＰＭＯＳトランジスタのＮウェルとＮ型基板が導通するのを避けるためｄｅｅｐ−Ｐウェルを形成することでＮウェルとＮ型基板を分離する。
【００２８】
次に図２の回路の動作説明をする。なお、この説明にあたっては、先ず、図２に示した回路のうち、ウェル電圧制御回路５以外のプッシュプル増幅器について説明する。
差動増幅回路１から出力された出力信号は、端子５３より出力増幅回路１５のＮＭＯＳトランジスタ３のゲートへ供給されるとともに、反転回路４１に入力される。反転回路４１は入力された信号の極性を逆にする。すなわち、反転回路４１では、差動増幅回路１の出力信号が高くなると端子５４から出力される電圧の値が低くなる。このとき、端子５４の信号がゲートに供給されるＮＭＯＳトランジスタ４３を流れる電流は減少する。
【００２９】
ＮＭＯＳトランジスタ４３のドレインから流れた電流は、ＰＭＯＳトランジスタ４２へ供給される。ＰＭＯＳトランジスタ４２とカレントミラー回路を構成し、かつ出力増幅回路５の一部であるＰＭＯＳトランジスタ２の電流もＮＭＯＳトランジスタ４３の電流に比例するため減少する。
一方、ＮＭＯＳトランジスタ３の電流は、ゲートの端子５３に印加される電圧が高くなるので増加する。逆に、端子５３の電圧が低くなるとＮＭＯＳトランジスタ３の電流は減少し、ＰＭＯＳトランジスタ２の電流は増加する。このようにして、図２の回路は、プッシュプル動作を行う。
【００３０】
ここでウェル電圧制御回路５の動作について説明する。すなわち、端子５３の電圧が低くなると、ＮＭＯＳトランジスタ３の電流は減少すると共に、端子５４の電圧は高くなり、ＮＭＯＳトランジスタ４３、４６の電流は増加する。このとき、端子５５の電圧は低くなりＰＭＯＳトランジスタ２の電流は増加する。またＮＭＯＳトランジスタ４６の電流が増加しているのでＰＭＯＳトランジスタ２のウェル電圧を制御する端子１１から出力される電流が増加して、ＰＭＯＳトランジスタ２のウェル電圧は減少する。このため、ＰＭＯＳトランジスタ２の閾値電圧の絶対値は減少し、ＰＭＯＳトランジスタ２は、より多くの電流を流すことになる。
【００３１】
このように、実施形態１は、プッシュプル増幅器にウェル電圧制御回路５を追加してＰＭＯＳトランジスタ２の閾値電圧を制御した場合、そのＭＯＳトランジスタの電流が増加する状態において、さらに閾値電圧の絶対値が小さくなるので電流が一層増加する。また、負荷電流がゼロの場合、すなわち出力端子８から電流が供給されない場合は、通常、プッシュプル増幅器の出力ＭＯＳトランジスタにはほとんど電流が流れないようにゲート電圧が制御される。このため、ＮＭＯＳトランジスタ４３の電流はわずかな電流となると共に、同じゲート端子を共有するＮＭＯＳトランジスタ４６の電流もわずかな量になる。このため、ＰＭＯＳトランジスタ２のウェル端子電圧はＮＭＯＳトランジスタ４６が存在しないときとほとんど同じ値になり、無負荷時における消費電流に影響はほとんどない。また端子５３の電圧は無負荷時の状態より高くなり、ＰＭＯＳトランジスタ２の電流はさらに減少する、或いはゼロになる。このような場合、ＮＭＯＳトランジスタ４３、４６のゲート電圧はさらに減少してＮＭＯＳトランジスタ４６の存在はないものと同じになるので、ＰＭＯＳトランジスタ２に流れる電流値への影響はほとんどない。
【００３２】
図２の回路でアクティブという言葉を用いて動作を説明するなら、ＰＭＯＳトランジスタがアクティブ状態になった時だけ、ウェル電圧が制御されてＰＭＯＳトランジスタがよりアクティブ状態になるように作用する。さらに別の言い方をすると、ＰＭＯＳトランジスタがアクティブになったことをウェル電圧制御回路が検知して、ＰＭＯＳトランジスタをよりアクティブになるように作用する。
【００３３】
（実施形態２）
次に、本発明の実施形態２のプッシュプル増幅器を説明する。
Ｉ  回路構成
図３は、本発明の実施形態２のプッシュプル増幅器を説明するための回路図である。なお、図３に示した回路において、図１に示した構成と同様の構成については同様の符号を付し、説明を一部略すものとする。
図３に示した実施形態２の回路は、差動増幅回路１及び中間回路４の出力信号の両方をウェル電圧制御回路１６、１７にそれぞれ入力し、入力された信号に基づいてウェル電圧制御信号を生成する。そして、ウェル電圧制御信号をＰＭＯＳトランジスタ２、ＮＭＯＳトランジスタ３にそれぞれ供給する例である。
【００３４】
実施形態２のプッシュプル増幅器は、図１のプッシュプル増幅器と同様に、差動増幅回路１、中間回路４、出力増幅回路１５を備えている。そして、ＰＭＯＳトランジスタ２のウェル電圧を制御するウェル電圧制御回路１６及びＮＭＯＳトランジスタ３のウェル電圧を制御するウェル電圧制御回路１７を備えている。このような実施形態２のプッシュプル増幅器は、ウェル電圧制御回路５に代えてウェル電圧制御回路が１６、１７を備える点で実施形態１のプッシュプル増幅器と相違する。
【００３５】
ウェル電圧制御回路１６，１７から出力される信号は、ＰＭＯＳトランジスタ２のウェル電圧を制御するウェル端子１１、ＮＭＯＳトランジスタ３のウェル電圧を制御するウェル端子１２へ供給されている。ウェル電圧制御回路１７は、差動増幅回路１の出力が供給される端子９からの信号を用いてウェル電圧制御信号を生成する。ウェル電圧制御回路１６は、中間回路４の出力が供給される端子１０からの信号を用いてウェル電圧制御信号を生成する。
【００３６】
次に、図３に示した回路の動作について説明する。
差動増幅回路１の出力が供給される端子９の電圧が高くなると、中間回路４の出力電圧も高くなり、出力増幅回路１５のＮＭＯＳトランジスタ３の電流は増加し、ＰＭＯＳトランジスタ２の電流は減少する。このとき、ウェル電圧制御回路１７は、差動増幅回路１の出力信号からウェル電圧制御信号を生成して、ＮＭＯＳトランジスタ３のウェル端子１２の電圧を高くするようにする。
ウェル電圧が高くなると、基板効果によって閾値電圧（の絶対値）が低くなる。このためＮＭＯＳトランジスタ３の電流は一層増加することになる。また逆に差動増幅回路１の出力端子９の電圧が低くなると中間回路４の端子１０の電圧も低くなり、出力増幅回路１５のＮＭＯＳトランジスタ３の電流は減少し、ＰＭＯＳトランジスタ２の電流は増加する。
【００３７】
このとき、ウェル電圧制御回路１６は、中間回路４の出力信号からウェル電圧制御信号を生成し、ＰＭＯＳトランジスタ２のウェル端子１１の電圧を低くするようにする。ウェル電圧が低くなると、基板効果によって閾値電圧の絶対値が低くなる。このためＰＭＯＳトランジスタ２の電流は一層増加することになる。
アクティブという言葉を用いて説明すると出力ＭＯＳトランジスタのうち、アクティブになっているＭＯＳトランジスタのウェル電圧のみを制御して、アクティブ状態のＭＯＳトランジスタだけより強くアクティブに働くように作用する。さらに別の言い方をすると、ＭＯＳトランジスタがアクティブになったことをウェル電圧制御回路が検知して、ＭＯＳトランジスタをよりアクティブになるように作用する。
【００３８】
ＩＩ  回路の具体例
次に、図３の具体的な回路を図４に示して説明する。なお、図４に示した構成のうち、図３に示した構成と同様の構成については同様の符号を付し、説明を一部略すものとする。
図４は、図３に示したＮＭＯＳトランジスタのウェル電圧を制御するためのウェル電圧制御回路１７を示している。ウェル電圧制御回路１７は、制御回路２９とＰＭＯＳトランジスタ２３とから構成されている。ウェル電圧制御回路１７では、差動増幅回路１からの出力信号が制御回路２９の入力端子９に供給され、制御回路２９はＰＭＯＳトランジスタ２３のゲート端子２５へ信号を出力する。
【００３９】
具体的には、制御回路２９は、端子９の電圧が高くなると、端子２５の電圧を下げてＰＭＯＳトランジスタ２３の電流を増加させるように動作する。この結果、ＭＯＳトランジスタ３のウェル端子１２の電圧は高くなり、ＮＭＯＳトランジスタ３の閾値電圧（の絶対値）が下がって電流がより多く流れる。制御回路２９には、入力信号に対して、極性が反転すること、ＮＭＯＳトランジスタ３の電流が無負荷時に比べて増加するときに、図４のＰＭＯＳトランジスタ２３の電流が流れ始めるように動作することが要求される。
このように動作する回路としては、例えば、図５に示すウェル電圧制御回路１７がある。図５に示したウェル電圧制御回路１７は、ＮＭＯＳトランジスタ２１、ＰＭＯＳトランジスタ２２、２３から構成されていて、ＮＭＯＳトランジスタ２１、ＰＭＯＳトランジスタ２２が図４の制御回路２９に相当する。
【００４０】
次に、図５に示したウェル電圧制御回路１７の動作について説明する。
端子９の電圧が高くなると、図３に示した出力増幅回路１５のＮＭＯＳトランジスタ３の電流が増加すると共に、図５に示したＮＭＯＳトランジスタ２１の電流も増加する。こうして、ＰＭＯＳトランジスタ２２、２３の電流も増加して、ＰＭＯＳトランジスタ２３からの電流がウェル端子１２を通して、ＮＭＯＳトランジスタ３のウェル端子１２へ供給される。電流の供給によってウェル電圧が上昇すると、ＮＭＯＳトランジスタ３の閾値電圧（の絶対値）が減少し、ＮＭＯＳトランジスタ３の電流が増加する。
【００４１】
図６は、図３に用いているウェル電圧制御回路１６の具体例を示した図である。ウェル電圧制御回路１６は、ＭＯＳトランジスタ３１、３２、３３から構成されている。ウェル電圧制御回路１６の端子１０の電圧が下がると、図３に示した出力増幅回路１５のＰＭＯＳトランジスタ２の電流が増加すると共に、図６に示したＰＭＯＳトランジスタ３１の電流が増加する。電流の増加により、ＮＭＯＳトランジスタ３３からの電流がウェル端子１１を通して、ＰＭＯＳトランジスタ２のウェルへ供給される。電流の供給によってＰＭＯＳトランジスタ２のウェル電圧が減少すると、ＰＭＯＳトランジスタ２の閾値電圧の絶対値が減少し、電流が増加する。
【００４２】
以上述べたように、実施形態２のプッシュプル増幅器は、ウェル電圧制御回路１６、１７として図６及び図５の回路を用いることができる。そして、このような回路によれば、出力ＭＯＳトランジスタ２、３の電流が増加する状態（ゲート電圧が電流を増加させるような状態）になれば、同時に出力ＭＯＳトランジスタ２、３の閾値電圧の絶対値が減少し、より多くの電流が流れるように動作することができる。
【００４３】
（変形例）
ところで、実施形態１では、ウェル電圧制御回路を備えている回路（例えば図２、図５、図６に示した回路）では、無負荷時における出力増幅回路のＭＯＳトランジスタの電流はほとんど増加しないと説明した。しかし、厳密には無負荷時にもウェル端子にわずかではあるが電流が流れるので、閾値電圧の絶対値はわずかに減少する。この結果として、無負荷時の電流は少しであるが増加する。図７は、ウェル電圧制御回路を備えたとしても無負荷時において閾値電圧の絶対値が減少しないようにした回路である。図５に示したウェル電圧制御回路１７に代えて、図７に示す回路をウェル電圧制御回路として用いることにより、閾値電圧の絶対値の減少を抑えることができる。
図７に示したウェル電圧制御回路と図５に示したウェル電圧制御回路との相違は、図７に示したウェル電圧制御回路が、ウェル電圧制御回路１７にはない、一定の電流Ｉoを供給する電流源３０を備えていることのみである。
【００４４】
次に、図７に示したウェル電圧制御回路の動作について説明する。
図７に示したウェル電圧制御回路では、電流源３０が追加されている。このため、ＮＭＯＳトランジスタ２１のゲート電圧が増加してその結果ＰＭＯＳトランジスタ２３の電流が増加しても、ＰＭＯＳトランジスタ２３の電流は電流源３０の電流値Ｉｏを超えない限り、ウェル端子１２の電圧はＶssのままである。すなわち、ウェル電圧制御回路は動作することがない。したがって、このとき、プッシュプル増幅器はウェル電圧制御回路がない場合と同じ状態である。
【００４５】
すなわち、図３のＮＭＯＳトランジスタ３のゲート電圧が増加したとしても、予め設定された値を超えない限りウェル電圧制御回路は動作することがない。そして、ＮＭＯＳトランジスタ３のゲート電圧がある設定値を超えて初めてウェル電圧制御回路が動作し、ＭＯＳトランジスタがより多くの電流を駆動できるようになる。この設定値は、例えば、出力増幅回路の無負荷時の電流より少し大きめの値とすることが好ましい。このように設定すれば、プッシュプル増幅器にウェル電圧制御回路を追加したことによる出力増幅回路の無負荷時電流の増加を確実に防ぐことができる。図７では、電流源３０をウェル端子１２と負の電源端子２８の間に配置しているが、電流源３０の配置箇所としては、出力増幅回路のＮＭＯＳトランジスタ３が少しだけアクティブ状態になった時に、ＮＭＯＳトランジスタ３のウェル端子電圧が高くなり始めるように作用するならどこでも構わない。例えば、電流源３０を端子２５と正の電源端子２７の間に配置しても同じ効果が得られる。
【００４６】
図７に示したウェル電圧制御回路の説明では、ＮＭＯＳトランジスタ３のウェル電圧を制御する回路について説明した。しかし、同様に図６の回路において、ウェル端子１１と正の電源端子３７の間に電流源を追加することでＰＭＯＳトランジスタ２のウェル電圧を制御する回路についても同じ機能を実現することができる。さらに、図２に示した回路において、ウェル端子５６と正の電源端子の間に電流源を追加することによっても同様の機能を実現することができる。
【産業上の利用可能性】
【００４７】
本発明のプッシュプル増幅器は、従来から知られているプッシュプル増幅器にウェル電圧制御回路を追加するだけで、無負荷時の電流を増加させないで、出力電流をより大きくすることができる。
【符号の説明】
【００４８】
１  差動増幅回路
２、２２、２３、３１  ＰＭＯＳトランジスタ
３、２１、３２、３３  ＮＭＯＳトランジスタ
４  中間回路
５、１６、１７  ウェル電圧制御回路
１５  出力増幅回路
４１  反転回路
２９  制御回路
【図１】
2011130070.tif 000003
【図２】
2011130070.tif 000004
【図３】
2011130070.tif 000005
【図４】
2011130070.tif 000006
【図５】
2011130070.tif 000007
【図６】
2011130070.tif 000008
【図７】
2011130070.tif 000009
【図８】
2011130070.tif 000010
【図９】
2011130070.tif 000011
【図１０】
2011130070.tif 000012