(57)【要約】【課題】他の光機能回路との集積が容易に可能で、使用波長帯域が広い光リミッタ回路および光受信回路を提供すること。【解決手段】本回路は、入力導波路１０７、吸収係数を高くした半導体導波路１０８、出力導波路１０９からなり、入力パワが数百ｍＷ以上になる場合、後段の光回路を保護するための光ヒューズ機能を有する光リミッタである。半導体は、温度上昇によってバンドギャップ波長が長波長にシフトするので、特定の波長において、温度上昇と共に吸収係数がさらに増大する。即ち、ある程度の吸収係数を持つ半導体導波路は、それ自身で光リミッタ特性を有する。この回路では、温度上昇が１００℃以上になるので、過大な入力で導波路が溶融し、光ヒューズとしても機能する。【選択図】図３
2011248387.tif 000002
【特許請求の範囲】
【請求項１】
第１のクラッド層、第１のコア層及び第２のクラッド層が順に積層された単一モードの単一導波路において、前記単一導波路のコアの一部が、周囲のコアと吸収係数が異なることを特徴とする光リミッタ回路。
【請求項２】
第１のクラッド層、コア層及び前記コア層の周囲を覆う第２のクラッド層からなる単一モードの単一導波路において、前記単一導波路のコアの一部が、周囲のコアと吸収係数が異なることを特徴とする光リミッタ回路。
【請求項３】
少なくとも前記単一導波路は半導体材料を用いて形成され、前記半導体材料の不純物濃度を変えることで吸収係数を調整されたことを特徴とする請求項１又は２に記載の光リミッタ回路。
【請求項４】
少なくとも前記単一導波路は半導体材料を用いて形成され、前記半導体材料の結晶欠陥量を変えることで吸収係数を調整されたことを特徴とする請求項１又は２に記載の光リミッタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光リミッタ回路および光受信回路に関し、より詳細には、光サージによる受光素子の劣化を低減する光リミッタ回路および光受信回路に関する。
【背景技術】
【０００２】
光増幅器を利用する光ネットワークにおいて、スイッチ切り替え、装置の瞬断等、光増幅器への入力光信号平均パワが非常に小さい状態が数十ミリ秒以上続いた後に、急激に光信号パワが増大すると、光サージが発生し、受信回路を破損することがある。従来、光増幅器への入力パワが零にならないようにシステム設計したり、あるいは、光信号レベルをモニタし、光増幅器内の励起レーザ光出力を調整したりして、大きな光サージが発生しないように工夫されてきた。また、上り信号の増幅時に発生する光サージを、下り信号で利得クランプすることにより抑圧する方法も提案されている（非特許文献１）。
【０００３】
しかしながら、これらの方法は、通信装置に大掛りな制御系、モニタシステムが必要であり、高コストである。また、励起レーザ光の調整によるフィードバックは時定数が遅く、光サージを十分に抑圧できない場合もある。
【０００４】
これらの代わりに、受光素子の前段に光リミッタ回路を設けることによって、光サージによる受信回路の損傷をより少なくすることが出来る。従来の光リミッタ回路としては、光非線形材料を光共振器内に挿入した非線形エタロン、あるいは、ほぼ同様の構成であるが、非対称ファブリペロー共振器に可飽和吸収体を挿入した非線形素子を利用した光リミッタ回路等がある。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】中西泰彦、中西隆、深田陽一、鈴木謙一、岩月勝美、「単一ＥＤＦ構成双方向アクセス用光増幅器における光サージ抑圧」、電子情報通信学会総合大会論文集、２００７年、Ｂ−８−８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、これらの素子は面型の構成であり、導波路で構成される各種光回路への集積が困難であるという課題があった。また、共振構造であるので、波長範囲の広い波長分割多重信号に対して、使用波長毎に個別に調整が必要であるという課題があった。
【０００７】
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、他の光機能回路との集積が容易に可能で、使用波長帯域が広い光リミッタ回路および光受信回路を提供することにある。
【課題を解決するための手段】
【０００８】
このような目的を達成するために、請求項１に記載の発明は、光リミッタ回路であって、第１のクラッド層、第１のコア層及び第２のクラッド層が順に積層された単一モードの単一導波路において、前記単一導波路のコアの一部が、周囲のコアと吸収係数が異なることを特徴とする。
【０００９】
請求項２に記載の発明は、光リミッタ回路であって、第１のクラッド層、コア層及び前記コア層の周囲を覆う第２のクラッド層からなる単一モードの単一導波路において、前記単一導波路のコアの一部が、周囲のコアと吸収係数が異なることを特徴とする。
【００１０】
請求項３に記載の発明は、請求項１又は２に記載の光リミッタ回路であって、少なくとも前記単一導波路は半導体材料を用いて形成され、前記半導体材料の不純物濃度を変えることで吸収係数を調整されたことを特徴とする。
【００１１】
請求項４に記載の発明は、請求項１又は２に記載の光リミッタ回路であって、少なくとも前記単一導波路は半導体材料を用いて形成され、前記半導体材料の結晶欠陥量を変えることで吸収係数を調整されたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、他の光機能回路との集積が容易で、広い波長範囲に対して動作する光リミッタ機能が可能になる。また、光リミッタ機能と併せて光ヒューズ機能も備えることが可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態１に係る光リミッタ回路の構成を示す図である。
【図２】本発明の実施形態１に係る光リミッタ回路の光入出力特性を示す図である。
【図３】本発明の実施形態２に係る光リミッタ回路の構成を示す図である。
【図４】本発明の実施形態２に係る光リミッタ回路の光入出力特性を示す図である。
【図５】本発明の光リミッタ回路を備えた光受信回路の構成を示す図である。
【図６】本発明の一実施例に係る光リミッタ回路の光入出力特性を示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。尚、実施形態を説明するための全図において、同一の機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１５】
［実施形態１］
図１に、本発明の実施形態１に係る光リミッタ回路の構成を示す。入力導波路１０１には分岐導波路１０２が接続され、出力導波路１０６には合波導波路１０５が接続され、それら分岐導波路１０２と合波導波路１０５との間を接続するように第１アーム導波路１０３、第２アーム導波路１０４が形成されている。このように、本光回路はマッハツェンダ型光干渉導波路を構成している。
【００１６】
第１及び第２アーム導波路が同じ長さ、同じ吸収係数を有し、分岐導波路１０２の分岐比がＹ分岐導波路等のように等しく、分岐光がそれぞれ等位相である場合、合波導波路１０５では各分岐光が同相で結合して入力光のほぼ１００％が出力導波路１０６から出力される。
【００１７】
ここで、これらの光回路を半導体導波路（例えばシリコンＳｉ、リン化インジウムＩｎＰ、ヒ素化ガリウムＧａＡｓ等）で構成し、第１アーム導波路１０３に不純物ドーピング、低温成長やイオン注入等による欠陥増大を行うことによって第１アーム導波路１０３における吸収係数を高める。即ち、第１アーム導波路１０３と第２アーム導波路１０４の吸収係数に差が生じるようにそれぞれの吸収係数を設定する。さらに、分岐導波路１０２の分岐比と、第１アーム導波路１０３及び第２アーム導波路１０４の長さを調整して、光入力が弱い場合に第１アーム導波路１０３と第２アーム導波路１０４が合波導波路１０５に結合する直前での光強度を等しく、かつ、同相にする。
【００１８】
このように光回路を構成し、光入力パワを増加させていくと、光吸収によって第１アーム導波路１０３の温度のみが局所的に上昇する。半導体は、一般に熱光学係数が大きく１０-4Ｋ-1程度である。即ち、第１アーム導波路１０３が、１ｍｍ程度の長さであれば、１０℃程度の温度上昇で光の位相がπ程度シフトする。本回路は干渉系を構成しているので、合波導波路１０５直前で第１アーム導波路１０３と第２アーム導波路１０４からの光の位相が同相でないと出力導波路１０６への結合効率が低下する。そのため、本回路は、図２に示すように、入射パワが低い領域では透過出力光の出射パワは入射パワに比例して増加するが、入射パワが所定の強度を超えると出射パワが相対的に抑制されるリミッタ型の光入出力特性を有する。
【００１９】
ここで、実施形態１について、実施例を示しながら、その作製方法について説明する。各導波路は、ＭＯＶＰＥ法により積層した、ＩｎＰ基板上の下部クラッド層、コア層、上部クラッド層の積層構造からなる。下部クラッド層はＩｎＰ（層厚：５００ｎｍ）、コア層はＩｎＧａＡｓＰ（組成波長は１．４μｍ、層厚：３００ｎｍ）、上部クラッド層はＩｎＰ（層厚：５００ｎｍ）とする。
【００２０】
次に、上部クラッド層上にＳｉＯ2（層厚：３００ｎｍ）をプラズマＣＶＤにより成膜する。フォトレジストプロセスとＣＦ系ＲＩＥにより、ＳｉＯ2をマッハツェンダ型光干渉導波路における第１アーム導波路１０３に相当する領域を含む領域を開口部とするマスクに加工する。即ち、入力導波路１０１、分岐導波路１０２、第２アーム導波路１０４、合波導波路１０５、出力導波路１０６に相当する領域をマスクするようにＳｉＯ2を加工する。
【００２１】
次に、マスクの開口部からＺｎ、Ｂｅ、Ｃｄ、Ｍｇ等のｐ型不純物をイオン注入する。これにより、第１アーム導波路１０３に相当する領域を含むマスク開口部領域にのみｐ型不純物がイオン注入される。その後、通常のランプアニールによりｐ型不純物を活性化させる。
【００２２】
ここで一度ＳｉＯ2マスクをフッ酸処理で除去し、その後、再度上部クラッド層表面にＳｉＯ2（層厚：３００ｎｍ）をプラズマＣＶＤにより成膜する。この新たに成膜したＳｉＯ2膜を、フォトレジストプロセスにより形成されたレジストマスクを用いてＣＦ系ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によりマッハツェンダ型光干渉導波路形状に加工する。
【００２３】
マッハツェンダ型光干渉導波路形状に加工したＳｉＯ2をマスクとして用いて、塩素系プラズマエッチング（ＲＩＥ，ＲＩＢＥ：Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｂｅａｍ  Ｅｔｃｈｉｎｇ）によりＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰ層をマッハツェンダ型光干渉導波路に加工する。導波路幅は全て３μｍとし、第１アーム導波路１０３及び第２アーム導波路１０４のアームの長さは１ｍｍとする。
【００２４】
第１アーム導波路１０３に相当する領域には、ｐ型不純物をイオン注入する以外に、Ｓｉ、Ｆｅ等のｐ型以外の不純物のイオン注入、プロトン、電子線照射などにより欠陥を導入してもよい。また、選択成長により第１アーム導波路１０３に相当する領域にｐ型ＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰ層を形成することで、ｐ型不純物のイオン注入を代替してもよい。
【００２５】
基板にはＩｎＰ、導波路にはＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰを用いたが、基板にはＧａＡｓ、Ｓｉ等を用いることもでき、導波路にはＩｎＰ／ＩｎＧａＡｓ／ＩｎＰ、ＡｌＧａＡｓ／ＧａＡｓ／ＡｌＧａＡｓ等の化合物半導体、Ｓｉ／ＳｉＧｅ／Ｓｉ、ＳｉＯ2／Ｓｉ／ＳｉＯ2等を用いても同様の効果が得られる。
【００２６】
入射光の波長を１．５５μｍとして計算を行ったところ、図６のような入出力特性が得られた。尚、１．５５μｍでなくてもＩｎＧａＡｓＰの組成波長を調整することにより１．３μｍ等の他の長波長帯にも適用可能である。また、第１アーム導波路１０３の光非線形層に他の波長に対応する材料を用いることにより長波長帯以外の波長にも適用することができる。
【００２７】
［実施形態２］
図３に、本発明の実施形態２に係るリミッタ回路の構成を示す。また、図４に、その光入出力特性を示す。ここで、１０７は入力導波路、１０８は吸収係数を高くした半導体導波路、１０９は出力導波路である。
【００２８】
本回路は、実施形態１で想定する光パワ（数十ｍＷ）よりもさらに入力パワが大きく、数百ｍＷ以上になる場合、後段の光回路を保護するための光ヒューズ機能を有する光リミッタである。半導体は、温度上昇によってバンドギャップ波長が長波長にシフトするので、特定の波長において、温度上昇と共に吸収係数がさらに増大する。即ち、ある程度の吸収係数を持つ半導体導波路は、それ自身で光リミッタ特性を有する。この回路では、温度上昇が１００℃以上になるので、過大な入力で導波路が溶融し、光ヒューズとしても機能する。即ち、図４に示されるように、ヒステリシス特性が発現する。
【００２９】
このように本回路は、実施形態１と同様に、入射パワが低い領域では透過出力光の出射パワは入射パワに比例して増加するが、入射パワが所定の強度を超えると出射パワが相対的に抑制されるリミッタ型の光入出力特性を有し、さらに入射パワが増すと導波路を塞いで光を遮断する光ヒューズ機能も有している。
【００３０】
ここで、実施形態２について、実施例を示しながら、その作製方法について説明する。各導波路は、ＭＯＶＰＥ法により積層した、ＩｎＰ基板上のクラッド層、コア層、クラッド層の積層構造からなる。下部クラッド層はＩｎＰ（層厚：５００ｎｍ）、コア層はＩｎＧａＡｓＰ（組成波長は１．４μｍ、層厚：３００ｎｍ）、上部クラッド層はＩｎＰ（層厚：５００ｎｍ）とする。ここではコア層は、下面と上面とを下部及び上部クラッド層で挟まれているのみで、側面にはクラッド層がないが、コアの入出力面以外の側面全てがクラッドに覆われているような導波路であってもよい。
【００３１】
次に、上部クラッド層上にＳｉＯ2（層厚：３００ｎｍ）をプラズマＣＶＤにより成膜する。フォトレジストプロセスとＣＦ系ＲＩＥにより、ＳｉＯ2を半導体導波路１０８に相当する領域を含む領域を開口部とするマスクに加工する。即ち、入力導波路１０７及び出力導波路１０９に相当する領域をマスクするようにＳｉＯ2を加工する。
【００３２】
次に、マスクの開口部からＺｎ、Ｂｅ、Ｃｄ、Ｍｇ等のｐ型不純物をイオン注入する。これにより、半導体導波路１０８に相当する領域を含むマスク開口部領域にのみｐ型不純物がイオン注入される。その後、通常のランプアニールによりｐ型不純物を活性化させる。
【００３３】
ここで一度ＳｉＯ2マスクをフッ酸処理で除去し、その後、再度上部クラッド層表面にＳｉＯ2（層厚：３００ｎｍ）をプラズマＣＶＤにより成膜する。この新たに成膜したＳｉＯ2膜をフォトレジストプロセスにより形成されたレジストマスクを用いてＣＦ系ＲＩＥにより単一導波路形状に加工する。
【００３４】
単一導波路形状に加工したＳｉＯ2ストライプをマスクとして用いて、塩素系プラズマエッチングによりＩｎＰ／ＩｎＧａＡｓＰ／ＩｎＰ層を単一導波路に加工する。導波路幅は全て３μｍとし、吸収係数を高くした半導体導波路１０８の長さは１ｍｍとする。
【００３５】
光ヒューズとしての効果を高めるためには、ｐ型ドーピング濃度を増加する、もしくは、導波路幅の細線化（１μｍ未満）が有効である。
【００３６】
このように、本発明に係る光リミッタ回路は、広い波長範囲に対して動作可能であり、ＰＬＣ等の光導波路で構成できるので他の光機能回路との集積も容易である。
【００３７】
［実施形態３］
図５に、本発明の実施形態３に係る光受信回路の構成を示す。入力スポット変換回路１１０、光リミッタ回路１１２、出力スポット変換回路１１４が、単一モード導波路１１１、１１３を介して縦続接続されている。光リミッタ回路１１２は、本発明の実施形態１、２のいずれかの光リミッタ回路とする。また、出力スポット変換回路１１４の後段にはフォトダイオード１１５が結合されている。実施形態３は、光受信器のフロントエンドであるが、これにより光受信器の光サージに対する耐力が強化される。
【００３８】
ここで、実施形態３について、実施例を示しながら、その作製方法について説明する。
【００３９】
Ｓｉ基板上に形成された石英導波路１１１、１１３、スポット変換回路１１０、１１４からなる平面光波回路（ＰＬＣ：Ｐｌａｎａｒ  Ｌｉｇｈｔｗａｖｅ  Ｃｉｒｃｕｉｔ）に通常の実装方法により、実施形態１、２のいずれかの光リミッタ回路１１２、１．５５μｍ用のフォトダイオード（アバランシェフォトダイオード：ＡＰＤ）１１５を装着する。尚、フォトダイオード１１５はｐｉｎフォトダイオードでもよい。
【００４０】
このように、本発明の光リミッタ回路は他の光機能回路と共にＰＬＣチップ内に形成することができるため、光リミッタ機能を有する集積度の高い光受光回路を容易に作製することができる。
【符号の説明】
【００４１】
１０１  入力導波路
１０２  分岐導波路
１０３  第１アーム導波路
１０４  第２アーム導波路
１０５  合波導波路
１０６  出力導波路
１０７  入力半導体導波路
１０８  吸収係数を高くした半導体導波路
１０９  出力導波路
１１０  入力スポット変換回路
１１１、１１３  単一モード導波路
１１２  光リミッタ回路
１１４  出力スポット変換回路
１１５  フォトダイオード
【図１】
2011248387.tif 000003
【図２】
2011248387.tif 000004
【図３】
2011248387.tif 000005
【図４】
2011248387.tif 000006
【図５】
2011248387.tif 000007
【図６】
2011248387.tif 000008