(57)【要約】【課題】スイッチ素子Ｓ１〜Ｓ６のオン、オフに伴う急激な電流変化を抑制することが可能な電力変換装置を提供する。【解決手段】共通母線に接続された複数相のスイッチ素子Ｓ１〜Ｓ６と、各スイッチ素子Ｓ１〜Ｓ６を制御するモータ制御装置１４を備え、モータ制御装置１４は、複数相のスイッチ素子Ｓ１〜Ｓ６のうち、あるスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように断接制御する。これにより、コンデンサＣ１に流れる電流の変化量が低減され、寄生インダクタンスＬにより生じるサージ電圧を抑制することが可能となる。【選択図】図１
2011223831.tif 000002
【特許請求の範囲】
【請求項１】
共通母線に接続された複数相のスイッチ素子と、
前記各スイッチ素子を制御する制御手段と、を有し、
前記制御手段は、前記複数相のスイッチ素子のうち、一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように、断接制御することを特徴とする電力変換装置。
【請求項２】
前記制御手段は、
前記スイッチ素子の出力要求に基づいて設定される電流指令値及び電圧指令値の少なくとも一方に応じて、前記各スイッチ素子のオン時間を設定するデューティ設定手段と、
前記各スイッチ素子の動作タイミングを設定するタイミング設定手段と、を備え、
前記タイミング設定手段は、前記オン時間を変更せずに、前記一のスイッチ素子がオフとなるタイミングと、前記他のスイッチ素子がオンとなるタイミングが一致するように前記スイッチ素子の動作タイミングを設定することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記制御手段は、
前記スイッチ素子の出力要求に基づいて設定される電流指令値及び電圧指令値の少なくとも一方に応じて、前記各スイッチ素子のオン時間を設定するデューティ設定手段と、
前記各スイッチ素子の動作タイミングを設定するタイミング設定手段と、を備え、
前記タイミング設定手段は、前記他のスイッチ素子のオン時間を分割して複数の駆動パルスを生成し、この複数の駆動パルスのうちの一つの駆動パルスがオンとなるタイミングが、前記一のスイッチ素子がオフとなるタイミングと一致するように、各スイッチ素子の動作タイミングを設定することを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記制御手段は、
あるスイッチ素子をオンとする際に、このスイッチ素子に流れる電流よりも大きい電流を流す別のスイッチ素子をオフとするように制御することを特徴とする請求項１〜請求項３のいずれか１項に記載の電力変換装置。
【請求項５】
同相の電流を駆動制御する複数のスイッチ素子を備え、前記制御手段は、前記同相となる複数のスイッチ素子のうち、
一のスイッチ素子がオンとなる際に、他のスイッチ素子がオフとなるように各スイッチ素子の動作タイミングを制御することを特徴とする請求項１〜請求項３のいずれか１項に記載の電力変換装置。
【請求項６】
直流電源と接続する上下共通母線間に接続された複数相のスイッチ素子を駆動して、前記直流電源より出力される直流電力を交流電力に変換する電力変換装置であって、
前記スイッチ素子を制御する制御手段を有し、該制御手段は、
一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように、断接制御することを特徴とする電力変換装置。
【請求項７】
前記制御手段は、
負荷の要求に応じて電圧指令値を設定する電圧指令値設定手段と、
前記電圧指令値と、前記負荷に応じて設定されるキャリアとを比較し、この比較結果に基づいて各スイッチ素子のオン時間を設定するＰＷＭ制御手段と、
前記各スイッチ素子の動作タイミングを設定するタイミング設定手段と、を備え、
前記タイミング設定手段は、前記オン時間を変更せずに前記一のスイッチ素子をオフとするタイミングと、前記他のスイッチ素子をオンとするタイミングが一致するように、前記ＰＷＭ制御手段により設定された駆動パルスのタイミングを設定することを特徴とする請求項６に記載の電力変換装置。
【請求項８】
前記複数相のスイッチ素子のうち、あるスイッチ素子を第１のスイッチ素子とし、この第１のスイッチ素子よりもデューティの小さいスイッチ素子を第２のスイッチ素子とした場合に、前記タイミング設定手段は、
前記第２のスイッチ素子の駆動パルスの出力タイミングをシフトして、この第２のスイッチ素子をオンとするタイミングと、前記第１のスイッチ素子をオフとするタイミングを一致させることを特徴とする請求項６に記載の電力変換装置。
【請求項９】
前記制御手段は、
負荷の要求に応じて電圧指令値を設定する電圧指令値設定手段と、
前記電圧指令値と、前記負荷に応じて設定されるキャリアとを比較し、この比較結果に基づいて各スイッチ素子のオン時間を設定するＰＷＭ制御手段と、
前記各スイッチ素子の動作タイミングを設定するタイミング設定手段と、を備え、
前記タイミング設定手段は、前記他のスイッチ素子のオン時間を分割して複数の駆動パルスを生成し、この複数の駆動パルスのうちの一つの駆動パルスをオンとするタイミングと、前記一のスイッチ素子をオフとするタイミングとが一致するように、各スイッチ素子の動作タイミングを設定することを特徴とする請求項６に記載の電力変換装置。
【請求項１０】
前記複数相のスイッチ素子のうち、あるスイッチ素子を第１のスイッチ素子とし、この第１のスイッチ素子よりもデューティの小さいスイッチ素子を第２のスイッチ素子とした場合に、前記タイミング設定手段は、
前記第２のスイッチ素子のオン時間を分割して複数の駆動パルスを生成し、この複数の駆動パルスのうちの一つの駆動パルスをオンとするタイミングと、前記第１のスイッチ素子をオフとするタイミングとが一致するように、各スイッチ素子の動作タイミングを設定することを特徴とする請求項６に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を交流電力に変換する電力変換装置に係り、特に急激な電流変動を抑制してスイッチ素子に高いサージ電圧が加わることを防止する技術に関する。
【背景技術】
【０００２】
車両に搭載されるモータを駆動するための電力を供給する電力変換装置では、複数のスイッチ素子をオン、オフ制御するので、直流電源を接続する共通母線に急激な電流変化が発生し、寄生インダクタンス（Ｌ）による高いサージ電圧（Ｌ＊ｄｉ／ｄｔ）が発生してしまう。この電流変化を抑制するために、例えば特許文献１には、複数の相（例えば、Ｕ相、Ｖ相、Ｗ相）のスイッチ素子の駆動タイミングを変化させて、各スイッチ素子が同時にオンとなることを防止し、急激な電流変化を抑制することが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開ＷＯ２００５／０８１３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した特許文献１では、電流の向きが同一で、且つ同時にオンとなる場合の電流変化率（ｄｉ／ｄｔ）の増加を抑制することができるものの、スイッチ素子が単独でオン、或いはオフとなった際に生じる急激な電流変化を抑制することができないという欠点がある。
【０００５】
本発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、各スイッチ素子のオン、オフに伴う急激な電流変化を抑制することが可能な電力変換装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明は、共通母線に接続された複数相のスイッチ素子と、前記各スイッチ素子を制御する制御手段と、を有し、前記制御手段は、前記複数相のスイッチ素子のうち、一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように、断接制御することを特徴とする。
【０００７】
また、直流電源と接続する上下共通母線間に接続された複数相のスイッチ素子を駆動して、前記直流電源より出力される直流電力を交流電力に変換する電力変換装置であって、前記スイッチ素子を制御する制御手段を有し、該制御手段は、一のスイッチ素子の断接動作による電流変化の向きと、他のスイッチ素子の断接動作による電流変化の向きが反対となるように、断接制御することを特徴とする。
【発明の効果】
【０００８】
本発明の電力変換装置では、一の相のスイッチ素子が動作するときの電流変化と逆方向となるように、他の相のスイッチ素子を動作させるので、寄生インダクタンスを含む電流経路に流れる電流変化量を低減することができ、電流変化に起因して発生するサージ電圧を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明に係る電力変換装置の構成を示す回路図である。
【図２】本発明に係る電力変換装置を含むモータ制御装置の構成を示すブロック図である。
【図３】本発明に係る電力変換装置で生成される駆動パルス及び該駆動パルスをシフトしたパルスを示すタイミングチャートである。
【図４】本発明に係る電力変換装置で生成されるＵ相、Ｖ相、Ｗ相の各相電流の変化を示すタイミングチャートである。
【図５】通常の電力変換装置で、Ｖ相のスイッチ素子がオンからオフに転じる直前の電流を示す説明図である。
【図６】通常の電力変換装置で、Ｖ相のスイッチ素子がオンからオフに転じる直後の電流を示す説明図である。
【図７】通常の電力変換装置で、Ｖ相のスイッチ素子がオンからオフに転じたときに生じる電流変化を示す説明図である。
【図８】通常の電力変換装置で、Ｖ相のスイッチ素子がオンからオフに転じたときにコンデンサに流れる電流の変化を示す特性図である。
【図９】通常の電力変換装置で、Ｕ相のスイッチ素子がオンからオフに転じたときにコンデンサに流れる電流の向き及び大きさを示す特性図である。
【図１０】通常の電力変換装置で、Ｕ相のスイッチ素子がオフからオンに転じたときにコンデンサに流れる電流の向き及び大きさを示す特性図である。
【図１１】本発明に係る電力変換装置において、キャリア信号と電圧指令値との関係から駆動パルスを生成する際の説明図である。
【図１２】本発明に係る電力変換装置において、キャリア信号と電圧指令値に基づいて生成された駆動パルスをシフトする際の説明図である。
【図１３】駆動パルスをシフトした場合とシフトしない場合の、コンデンサに流れる電流の変化を示す説明図である。
【図１４】本発明に係る電力変換装置において、駆動パルスをシフトして電流の変化を低減する例を模式的に示す説明図である。
【図１５】本発明に係る電力変換装置において、駆動パルスをシフトして電流の変化を低減する例を模式的に示す説明図である。
【図１６】本発明に係る電力変換装置において、インバータ装置を９相とした場合の各相の電流変化を示す説明図である。
【図１７】本発明に係る電力変換装置において、インバータ装置を９相とした場合の所定の時刻における各相の電流値、及び差分を示す説明図である。
【図１８】本発明に係る電力変換装置において、Ｕ相を３系統に分割した際のＵ１、Ｕ２、Ｕ３の各電流の変化を示すタイミングチャートである。
【図１９】本発明に係る電力変換装置において、Ｕ相を３系統に分割した際のＵ１、Ｕ２、Ｕ３の各駆動パルスを示す説明図である。
【図２０】本発明に係る電力変換装置において、Ｕ相を３系統に分割した際のＵ１、Ｕ２、Ｕ３の各駆動パルスをシフトした場合の説明図である。
【図２１】本発明に係る電力変換装置において、Ｕ相を４系統に分割した際のＵ１、Ｕ２、Ｕ３、Ｕ４の各電流の変化を示すタイミングチャートである。
【図２２】本発明に係る電力変換装置において、Ｕ相を４系統に分割した際のＵ１、Ｕ２、Ｕ３、Ｕ４の各駆動パルスをシフトした場合の説明図である。
【図２３】本発明に係る電力変換装置において、Ｗ相の駆動パルスを２つに分割してＵ相のオフタイミングに合わせる場合の説明図である。
【図２４】本発明に係る電力変換装置において、Ｕ相、Ｖ相、Ｗ相の各相を３つの系統に分割した場合のインバータ装置の回路図である。
【図２５】本発明に係る電力変換装置において、Ｕ相、Ｖ相、Ｗ相の各相を４つの系統に分割した場合のインバータ装置の回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面を参照して説明する。
【００１１】
［第１実施形態］
図１は、本発明の実施形態に係る電力変換装置１００及び該電力変換装置１００より電力が供給されて駆動するモータ１３の構成を示す回路図である。なお、本実施形態では、電力変換装置１００は、直流を３相交流へ変換する例について示しているが、変換する交流は３相に限定されず４相以上の多相交流であっても良い。
【００１２】
図１に示すように、電力変換装置１００は、インバータ装置１１及びモータ制御装置（制御手段）１４を備えている。
【００１３】
インバータ装置１１は、直流電圧Ｅｄを供給する直流電源１２と、該直流電源１２に接続されるコンデンサＣ１を備え、更に、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いたスイッチ素子Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６と、各スイッチ素子Ｓ１〜Ｓ６に対して逆並列に接続されたダイオードＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６を備えている。そして、互いに直列接続されたスイッチ素子の対、即ちＳ１とＳ２，Ｓ３とＳ４，Ｓ５とＳ６は、それぞれインバータ装置１１の各相の上アームと下アームとを構成している。なお、スイッチ素子はＩＧＢＴに限定されるものではない。
【００１４】
スイッチ素子Ｓ１のエミッタとスイッチ素子Ｓ２のコレクタが接続され、この接続点が３相交流Ｕ相の出力点となり、モータ１３のＵ相に接続されている。同様に、スイッチ素子Ｓ３のエミッタとスイッチ素子Ｓ４のコレクタが接続され、この接続点が３相交流Ｖ相の出力点となり、モータ１３のＶ相に接続されている。同様に、スイッチ素子Ｓ５のエミッタとスイッチ素子Ｓ６のコレクタが接続され、この接続点が３相交流Ｗ相の出力点となり、モータ１３のＷ相が接続されている。
【００１５】
スイッチ素子Ｓ１，Ｓ３，Ｓ５の各コレクタは、共通母線を経由して直流電源１２の正極に接続され、スイッチ素子Ｓ２，Ｓ４，Ｓ６の各エミッタは、共通母線を経由して直流電源１２の負極に接続されている。スイッチ素子Ｓ１〜Ｓ６の各ゲートは、モータ制御装置１４が出力する制御信号により駆動される。
【００１６】
モータ制御装置１４は、電流センサ（図２の符号１９）が検出するモータ１３へ流れる各相の負荷電流Ｉｕ，Ｉｖ，Ｉｗと、回転数センサ（図２の符号１８）が検出するモータ１３の回転位置と、図外の上位装置から与えられるトルク指令値に基づいて、各スイッチ素子Ｓ１〜Ｓ６をＰＭＷ制御する制御信号を生成して、各スイッチ素子Ｓ１〜Ｓ６のゲートへ出力する。
【００１７】
特に限定されないが本実施形態では、モータ制御装置１４は、演算処理装置ＣＰＵと、プログラムＲＯＭと、作業用ＲＡＭと、入出力インタフェースとを備えたマイクロプロセッサで構成されている。そして、モータ制御装置１４の制御機能は、ＲＯＭに格納されたプログラムをＣＰＵが実行することにより実現されている。
【００１８】
次に、図１に示したインバータ装置１１を制御するモータ制御装置（制御手段）１４の詳細な構成を図２に示すブロック図を参照して説明する。図２に示すように、モータ制御装置１４は、例えば車両駆動用のモータ１３を制御するものであり、トルク制御部２１と、電流制御部２２と、座標変換部２３（電圧指令値設定手段）と、ＰＷＭ制御部（デューティ設定手段、ＰＷＭ制御手段）２４、及びタイミング制御部（タイミング設定手段）２５を備え、タイミング制御部２５で生成された駆動信号を各スイッチ素子Ｓ１〜Ｓ６のゲートに出力することにより、インバータ装置１１を駆動する。また、モータ１３に流れる電流を検出する電流センサ１９を備えている。
【００１９】
トルク制御部２１は、外部より与えられるトルク指令値Ｔと、モータ１３の回転数を検出する回転数センサ１８で検出されるモータ回転数ωとに基づいて、モータ１３のｄ軸及びｑ軸電流指令値ｉｄ，ｉｑをそれぞれ演算する。
【００２０】
電流制御部２２は、ｄ軸及びｑ軸電流指令値ｉｄ，ｉｑと、ｄ軸及びｑ軸電流値Ｉｄ，Ｉｑとに基づいて、指令値と実値とを一致させるためのｄ軸及びｑ軸電圧指令値ｖｄ，ｖｑをそれぞれ演算する。ここで、ｄ軸及びｑ軸電流値Ｉｄ，Ｉｑは、モータ１３の各相（Ｕ相、Ｖ相、Ｗ相）の電流ｉｕ，ｉｖ，ｉｗを電流センサ１９にて検出した上で、座標変換部２３にてｄ軸及びｑ軸電流値Ｉｄ，Ｉｑに変換することにより演算される。なお、モータ１３の各相の電流の和はゼロとなるため、少なくとも２相の電流ｉｕ，ｉｖを検出することにより、モータ１３の３相の電流ｉｕ，ｉｖ，ｉｗを取得することができる。
【００２１】
座標変換部２３は、ｄ軸及びｑ軸電圧指令値ｖｄ，ｖｑを３相の出力電圧指令値ｖｕ，ｖｖ，ｖｗに変換する。
【００２２】
ＰＷＭ制御部２４は、座標変換部２３より出力されたＵ相、Ｖ相、Ｗ相の各電圧指令値ｖｕ，ｖｖ，ｖｗに対応するインバータ装置１１の駆動パルスＤup，Ｄun，Ｄvp，Ｄvn，Ｄwp，Ｄwnを生成して、タイミング制御部２５に出力する。なお、電圧指令値に限らず、電流指令値を用いることも可能である。
【００２３】
タイミング制御部２５は、インバータ装置１１に設けられた各スイッチ素子Ｓ１〜Ｓ６をオン、オフするタイミングを、後述する手法により変更した駆動パルスＴup，Ｔun，Ｔvp，Ｔvn，Ｔwp，Ｔwnを生成し、インバータ装置１１に出力する。なお、Ｔup，Ｔunは、Ｕ相の上段、下段のスイッチ素子Ｓ１，Ｓ２に供給する駆動パルスを示し、Ｔvp，Ｔvnは、Ｖ相の上段、下段のスイッチ素子Ｓ３，Ｓ４に供給する駆動パルスを示し、Ｔwp，Ｔwnは、Ｗ相の上段、下段のスイッチ素子Ｓ５，Ｓ６に供給する駆動パルスを示している。
【００２４】
次に、図２に示したＰＷＭ制御部２４により、３相の電圧指令値ｖｕ，ｖｖ，ｖｗから各スイッチ素子Ｓ１〜Ｓ６に出力する駆動パルスＤup，Ｄun，Ｄvp，Ｄvn，Ｄwp，Ｄwnを生成する手順について、図３に示すタイミングチャートを参照して説明する。なお、図３では、理解の促進を考慮して２相の電圧指令値ｖｕ，ｖｖから、上側アームの駆動パルスＤup，Ｄvpを生成する場合についてのみ記載している。
【００２５】
ＰＷＭ制御部２４では、図３（ａ）に示す三角波のキャリア信号ｓ１が供給されると、このキャリア信号ｓ１と各電圧指令値ｖｕ，ｖｖとを比較し、上側アームについては電圧指令値がキャリア信号ｓ１よりも大きい時間帯がオン、小さい時間帯がオフとなる駆動パルスとし、下側アームについては、電圧指令値がキャリア信号ｓ１よりも小さい時間帯がオン、大きい時間帯がオフとなる駆動パルスを生成する。更に、オフからオンに切り替わる時刻を遅らせることによりデッドタイムを設ける。このデッドタイムを設けることにより、上下アームの短絡を防止できる。
【００２６】
従って、Ｕ相の上側アームの電圧指令値ｖｕは、時刻ｔ１でキャリア信号ｓ１を上回るので、図３（ｂ）に示すように、駆動パルスＤupは、この時刻ｔ１よりもΔｔだけ遅れた時刻ｔ２にてオンとなり、時刻ｔ３で電圧指令値ｖｕがキャリア信号ｓ１を下回るので、駆動パルスＤupはこの時刻ｔ３でオフとなる。即ち、図３（ｂ）に示す如くの駆動パルスＤupが生成される。
【００２７】
同様に、Ｖ相の上側アームの電圧指令値ｖｖは、時刻ｔ４でキャリア信号ｓ１を上回るので、図３（ｃ）に示すように、駆動パルスＤvpは、この時刻ｔ４よりもΔｔだけ遅れた時刻ｔ５にてオンとなり、時刻ｔ６で電圧指令値ｖｖがキャリア信号ｓ１を下回るので、駆動パルスＤvpはこの時刻ｔ６でオフとなる。即ち、図３（ｃ）に示す如くの駆動パルスＤvpが生成される。なお、Ｗ相の電圧指令値ｖｗについても同様であり、図３では省略している。
【００２８】
次に、図２に示したタイミング制御部２５にて、各駆動パルスＤup，Ｄun，Ｄvp，Ｄvn，Ｄwp，Ｄwnの位相をシフトして、駆動パルスＴup，Ｔun，Ｔvp，Ｔvn，Ｔwp，Ｔwnを生成する第１の手順について説明する。なお、ここでは、Ｖ相の上側アームの駆動パルスＤvpのタイミングを変更して、駆動パルスＴvpを生成する例について説明する。即ち、図３（ｃ）に示した駆動パルスＤvpの位相をシフトして、図３（ｄ）に示す如くの駆動パルスＴvpを生成する。
【００２９】
この駆動パルスの変更手順について説明すると、まず時刻ｔ４で電圧指令値ｖｖがキャリア信号ｓ１を上回った際に、Δｔ経過後の時刻ｔ５にて駆動パルスＴvpをオンとせずに、電圧指令値ｖｖがキャリア信号ｓ１を下回るまでの時間、即ち、時刻ｔ５〜ｔ６間の時間（デューティ幅）を求め、このデューティ幅を記録する。そして、駆動パルスＤupがオフとなる時刻ｔ３にて、駆動パルスＴvpをオンとさせ、上記のデューティ幅だけオン状態を継続させた後オフとする。その結果、駆動パルスＴvpは、図３（ｄ）に示す駆動パルスに変更されることになる。ここで、駆動パルスＤupの立ち下がり時刻（オフとなるタイミング）と、駆動パルスＴvpの立ち上がり時刻（オンとなるタイミング）を一致させる理由は、双方の電流（向きが異なる電流）が互いに相殺されて、図１に示したコンデンサＣ１に流れる電流を低減することである。この詳細については後述する。
【００３０】
次に、図２に示したタイミング制御部２５にて、各駆動パルスＤup，Ｄun，Ｄvp，Ｄvn，Ｄwp，Ｄwnの位相をシフトして、駆動パルスＴup，Ｔun，Ｔvp，Ｔvn，Ｔwp，Ｔwnを生成する第２の手順について説明する。ここでは、図３（ｃ）に示した駆動パルスＤvpを分割し、且つ位相をシフトして、図３（ｅ）の符号ｓ２，ｓ３に示す２つの駆動パルスに変更する。
【００３１】
この駆動パルスの変更手順について説明すると、まず時刻ｔ４で電圧指令値ｖｖがキャリア信号ｓ１を上回り、Δｔ後の時刻ｔ５にて駆動パルスＴvpをオンとし、その後、キャリア信号ｓ１が最下点に達する時刻ｔ８で駆動パルスＴvpをオフとする。その結果、図３（ｅ）の符号ｓ２に示す駆動パルスが生成される。また、電圧信号ｖｖがキャリア信号ｓ１を上回ってから該キャリア信号ｓ１を下回るまでの時間、即ち、図３（ｃ）に示す時刻ｔ５〜ｔ６間の時間（デューティ幅）を求め、このデューティ幅を記録する。そして、駆動パルスＤupがオフとなる時刻ｔ３にて、駆動パルスＴvpを再度オンとさせ、上記のデューティ幅から、時刻ｔ５〜ｔ８間の時間（駆動パルスｓ２）を減算した時間だけオン状態を継続させた後、駆動パルスＴvpをオフとする。なお、ｔ８〜ｔ６間の時間（デューティ幅）を記録し、そのデューティを用いて、時刻ｔ３からのオン時間を定めることも可能である。その結果、駆動パルスＴvpは、図３（ｅ）に示す２つの駆動パルスｓ２，ｓ３に変更されることになる。この場合、２つの駆動パルスｓ２，ｓ３の合計のパルス幅は、図３（ｃ）に示す時刻ｔ５〜ｔ６の駆動パルス幅と同一となっている。
【００３２】
第２の手順では、前述した第１の手順と対比して、キャリア信号ｓ１の境界（時刻ｔ８）を跨ぐ駆動パルスを発生させないので（図３（ｄ）に示すＴvpではｔ５〜ｔ６の駆動パルスが時刻ｔ８を跨いでいる）、キャリア信号との同期特性が悪化しないという利点がある。
【００３３】
なお、図３ではＵ相とＶ相で駆動パルスのタイミングを合わせる例について説明したが、他の２相間でも同様に、駆動パルスのタイミングを合わせることができる。また、３相で駆動パルスを合わせる場合については、２相間でのタイミング合わせと同様の思想を適用することができ、例えば、Ｕ相の駆動パルスの立ち下がりに、Ｖ相、及びＷ相の駆動パルスの立ち上がりを合わせれば良い。
【００３４】
次に、図３（ｄ）、（ｅ）に示したように一の駆動パルスの立ち上がりと、他の駆動パルスの立ち下がりを一致させる目的について説明する。
【００３５】
図４（ａ）〜（ｃ）は、それぞれＵ相、Ｖ相、Ｗ相の各相に設けられる各スイッチ素子Ｓ１〜Ｓ６のオン、オフ動作を示すタイミングチャートである。図中の白抜き部分は、上側のスイッチ素子Ｓ１，Ｓ３，Ｓ５がオンとなるタイミングを示し、斜線部分は、下側のスイッチ素子Ｓ２，Ｓ４，Ｓ６がオンとなるタイミングを示している。そして、各相の波形はそれぞれ１２０度位相がずれた正弦波形となっている。
【００３６】
そして、図４（ｂ）中の符号ｑ１に示すタイミング（Ｖ相上側のスイッチ素子Ｓ３がオフとなる直前のタイミング）には、図５に示すように各相に電流が流れる。即ち、Ｖ相上側のスイッチ素子Ｓ３には＋３５０Ａの電流Ｉ１が流れ、Ｕ相下側のスイッチ素子Ｓ２には＋２００Ａの電流Ｉ２が流れ、更にＷ相上側のダイオードＤ５には−１５０Ａの電流Ｉ３が流れている。なお、電流の向きは各スイッチ素子Ｓ１〜Ｓ６の順方向をプラスとし、逆方向をマイナスとしている。
【００３７】
その後、Ｖ相上側のスイッチ素子Ｓ３がオンからオフに転じると、フリーホイーリングモードとなり、図６に示すようにＶ相下側のダイオードＤ４がオンとなって、モータ１３側（図中右方向）への電流Ｉ１が流れ続ける。この時、Ｖ相上側のスイッチ素子Ｓ３がオンからオフに転じる瞬間の電流変化は、図７に示す如くとなる。
【００３８】
即ち、図７に示すように、Ｖ相上側のスイッチ素子Ｓ３がオンからオフに転じた際には、Ｖ相上側のスイッチ素子Ｓ３、Ｖ相下側のダイオードＤ４、コンデンサＣ１の各々において、同じ電流変化量（−３５０Ａ相当）が生じている。また、スイッチ素子Ｓ３がオンからオフに転じる瞬間において、Ｕ相の上下アームブリッジ、及びＷ相の上下アームブリッジについてはスイッチ動作の変化はなく（電流は変化せず）、Ｖ相のスイッチ動作に起因して急激な電流変化が図６中の矢印Ｙ１に示す回路ループに生じる。
【００３９】
図８は、スイッチ素子Ｓ３がオンからオフに転じる瞬間の、コンデンサＣ１に流れる電流の変化を示すタイミングチャートであり、時刻ｔ１０において＋２００Ａから−１５０Ａに変動している。その結果、この電流経路における寄生インダクタンスＬに起因する大きなサージ電圧（Ｌ×ｄi／ｄｔ）が発生してしまう。
【００４０】
本実施形態では、各相のスイッチ素子Ｓ１〜Ｓ６の駆動タイミングを変更して、コンデンサＣ１に流れ込む急激な電流変化を低減することにより、寄生インダクタンスＬに起因するサージ電圧を抑制する。つまり、図３で説明したように、ある相の駆動パルスの立ち上がりと、他の相の駆動パルスの立ち下がりを同期させることにより、コンデンサＣ１に流れる電流の急激な変化を低減させてサージ電圧を抑制することができる。
【００４１】
次に、電流変化が逆向きとなるスイッチ素子の動作を同期させて、電流変化を打ち消す処理について説明する。
【００４２】
図９（ａ）、（ｂ）、図１０（ａ）、（ｂ）は、Ｕ相の各スイッチ素子Ｓ１，Ｓ２の動作例を示す説明図であり、いずれもインバータ装置１１に設けられるＵ相のスイッチ素子Ｓ１，Ｓ２の部分を抜き出した回路である。上アームと下アームの中点は、モータ１３のＵ相入力端子に接続されている。図中右方向への矢印は、モータ１３に向かって電流が流れることを意味し（プラス電流とする）、左方向への矢印は、モータ１３から電流が流れてくることを意味する（マイナス電流とする）。
【００４３】
図９（ａ）には、Ｕ相においてモータ１３にプラス電流が流れていて、上側のスイッチ素子Ｓ１がオンからオフに転じた瞬間の電流変化を示している。この時、ＤＣ高電位側（図１に示す直流電源１２のプラス側）からモータ１３側に電流が流れている状態から、スイッチ素子Ｓ１がオフとなって電流が遮断され、ＤＣ低電位側からのフリーホイーリングモードとなり、モータ１３側に電流が流れる。これは、この瞬間において、矢印Ｙ２に示す電流変化が起きたことと等価である。
【００４４】
また、図９（ｂ）には、Ｕ相においてモータ１３にマイナス電流が流れていて、下側のスイッチ素子Ｓ２がオンからオフに転じた瞬間の電流変化を示している。この場合も図９（ａ）と同様に、スイッチ素子Ｓ２がオンからオフに転じた際に、矢印Ｙ３に示す電流変化が起こる。即ち、図９（ａ）、（ｂ）の場合には、反時計回りの方向（矢印Ｙ２，Ｙ３）の電流変化が発生することが判る。これは、Ｕ相、Ｖ相、Ｗ相の各相で発生する。
【００４５】
一方、図１０（ａ）は、Ｕ相上側のスイッチ素子Ｓ１がオフで、下側のダイオードＤ２からモータ１３側に電流が流れている状態から、スイッチ素子Ｓ１がオンに転じる瞬間の電流変化を示しており、矢印Ｙ４の方向に電流変化が発生する。また、図１０（ｂ）は、Ｕ相下側のスイッチ素子Ｓ２がオフの状態から、スイッチ素子Ｓ２がオンに転じる瞬間の電流変化を示しており、矢印Ｙ５の方向に電流変化が発生する。即ち、図１０（ａ）、（ｂ）の場合には、時計回り方向（矢印Ｙ４，Ｙ５）の電流変化が発生することが判る。これは、Ｕ相、Ｖ相、Ｗ相の各相で発生する。
【００４６】
従って、図９（ａ）、（ｂ）のいずれかと、図１０（ａ）、（ｂ）のいずれかのタイミングを合わせることで、矢印Ｙ２〜Ｙ５に示す電流を打ち消すか、或いは低減できることが理解される。
【００４７】
以下、各スイッチ素子Ｓ１〜Ｓ６に出力する駆動パルスを生成する手順について説明する。まず、従来より採用されている通常動作について説明する。図１１は、所定のキャリア周波数（例えば、１［ＫＨｚ］）を有するキャリア信号と、Ｕ相、Ｖ相、Ｗ相の各相の電圧指令値により、各相のＰＷＭ制御用の駆動信号のパルス幅を決定する手順を示す説明図である。図１１では、本発明のタイミング変更処理を採用していない場合を示している。そして、この処理によりＵ相、Ｖ相、Ｗ相の上側のスイッチ素子Ｓ１，Ｓ３，Ｓ５に出力するパルス信号のパルス幅が決定する。なお、下側のスイッチ素子Ｓ２，Ｓ４，Ｓ６は、上側の各スイッチ素子Ｓ１，Ｓ３，Ｓ５と反対に動作する。例えば、Ｓ１がオンのときには、Ｓ２はオフ、Ｓ２がオンのときにはＳ１はオフである。
【００４８】
図１１に示すように、Ｕ相上側のスイッチ素子Ｓ１がオンとされている状態（時刻ｔ１１、電圧０Ｖ）から、このスイッチ素子Ｓ１がオフとなる状態（時刻ｔ１２、電圧３００Ｖ）に変化する場合に、図９（ａ）と同様の動作となり、この時間にＵ相の上下アームブリッジとコンデンサＣ１を含む回路ループにおいて、反時計回りの方向に１００Ａの電流が流れることになる。即ち、図１３（ａ）に示す状態から、図１３（ｂ）に示す状態に変化するので、コンデンサ電流Ｃapが１００Ａから０Ａに変化し、この回路ループに寄生するインダクタンスＬにより、サージ電圧が発生してしまう。
【００４９】
これに対して、本発明ではＶ相上側のスイッチ素子Ｓ３がオンからオフに切り替わるタイミングを変更する。即ち、本発明のタイミング変更処理を採用する場合には、図１２に示すように、Ｕ相上側のスイッチ素子Ｓ１がオンの状態（時刻ｔ１３）から、オフの状態（時刻ｔ１４）に変化する場合に、図９（ａ）と同様の動作となり、このタイミングに合わせて、Ｖ相下側のスイッチ素子Ｓ４をオン、Ｖ相上側のスイッチ素子Ｓ３をオフとするようにスイッチ素子Ｓ３，Ｓ４のタイミングをシフトする。図１２では、Ｖ相上側のスイッチ素子Ｓ３の電圧波形を示しており、Ｖ相下側のスイッチ素子Ｓ４の電圧波形を省略している。上述したように、スイッチ素子Ｓ４の電圧波形は、Ｓ３の電圧波形の反対となる。
【００５０】
従って、Ｖ相下側のスイッチ素子Ｓ４は、Ｖ相上側のスイッチ素子Ｓ３がオフとなった後にオンとなる。このとき、スイッチ素子Ｓ４はオフ（図１２のｔ１３）から、オン（図１２のｔ１４）に変化し、図１０（ｂ）と同様の動作となる。このとき、図１３（ｃ）に示す状態から図１３（ｂ）に示す状態に変化し、Ｖ相の上下アームブリッジとコンデンサＣ１を含む回路ループにおいては、時計回りの方向に６０Ａの電流変化が生じたことになる。
【００５１】
同時に、Ｕ相の上下アームブリッジとコンデンサＣ１を含む回路ループにおいては、反時計回りの方向に１００Ａの電流変化が生じることになるので、互いの電流変化の方向は逆向きとなり、反時計回り方向の１００Ａが時計回り方向の６０Ａに打ち消され、反時計回り方向に４０Ａだけの電流変化に抑制できる（コンデンサ電流Ｃapが４０Ａから０Ａに変化）。即ち、Ｕ相上側のスイッチ素子Ｓ１がオンからオフに切り替わる（Ｖ相下側のスイッチ素子Ｓ４もオフからオンに切り替わる）瞬間には、図１３（ｃ）に示す状態から図１３（ｂ）に示す状態に変化するので、電流変化は４０Ａとなり、タイミングの変更処理を行わない場合と対比して、電流変化を低減している。従って、この回路ループの寄生インダクタンスＬにより発生するサージ電圧を低減することが可能となる。
【００５２】
次に、図１１、図１２のそれぞれの場合の電流変化の様子を図１４に示す模式図を参照して説明する。図１４は、図４に示した３相交流波形図の符号ｑ２に示す時間帯での、Ｕ相、Ｖ相、Ｗ相の各相に流れる電流変化を示しており、位相シフトする前（図の左側）と位相シフトした後（図の右側）の各電流パルスを示している。また、図１４では、Ｕ相がデューティ７０％、Ｖ相がデューティ３０％、Ｗ相がデューティ５０％の場合を示している。
【００５３】
図１４（ａ１）は、Ｕ相の電流パルスを示しており時刻ｔ２１でオンとなって＋１００Ａの電流が流れ、時刻ｔ２２でオフとなって、−１００Ａの電流変化が発生する。また、位相をシフトしない場合には、Ｖ相の電流パルスは図１４（ｂ１）に示すように、時刻ｔ２３でオフとなって−４０Ａの電流が流れ、時刻ｔ２４でオンとなって＋４０Ａの電流変化が発生する。更に、Ｗ相の電流パルスは図１４（ｃ１）に示すように、時刻ｔ２６でオフとなって−６０Ａの電流が流れ、時刻ｔ２７でオンとなって＋６０Ａの電流変化が発生する。
【００５４】
そして、各相の電流を加算すると、図１４（ｄ１）に示す如くの電流パルスとなる。即ち、時刻ｔ２６で−６０Ａの電流変化が発生し、時刻ｔ２３で−４０Ａの電流変化が発生し、時刻ｔ２４で＋４０Ａの電流変化が発生し、時刻ｔ２７で＋６０Ａの電流変化が発生し、時刻ｔ２２で−１００Ａの電流変化が発生する。この場合には、最大の電流変化は±１００Ａである。
【００５５】
他方、本発明の位相シフトを実施した場合には、Ｖ相の電流パルスは図１４（ｂ２）に示すように、（ｂ１）の時刻ｔ２４のタイミングが時刻ｔ２２のタイミングと一致するように電流パルスの位相が右側にシフトされる。更に、Ｗ相の電流パルスは図１４（ｃ２）に示すように、（ｃ１）の時刻ｔ２６のタイミングが時刻ｔ２１のタイミングと一致するように電流パルスの位相が左側にシフトされる。即ち、Ｗ相の電流パルスは時刻ｔ２１〜ｔ２８間のパルス信号となる。なお、図１４（ａ２）に示すＵ相の電流パルスは、図１４（ａ１）と同一の電流パルスである。
【００５６】
従って、各相の電流を加算すると、図１４（ｄ２）に示す如くの電流パルスとなり、時刻ｔ２５で−４０Ａの電流変化が発生し、時刻ｔ２８で＋６０Ａの電流変化が発生し、時刻ｔ２２で−６０Ａの電流変化が発生する。この場合には、最大の電流変化は±６０Ａである。即ち、時計回り方向に流れる電流と反時計回り方向に流れる電流を相殺して電流を打ち消すことにより、コンデンサＣ１に流れる電流を抑制されていることが判る。
【００５７】
また、図１４に示した例では、デューティの小さい相（Ｖ相、Ｗ相）の駆動パルスをシフトして、相対的にデューティの大きい相（Ｕ相）の駆動パルスに合わせるようにしている。即ち、Ｕ相のスイッチ素子を第１のスイッチ素子とし、Ｖ相またはＷ相のスイッチ素子を第２のスイッチ素子とした場合に、第２のスイッチ素子の駆動パルスの出力タイミングをシフトして、この第２のスイッチ素子のオンタイミングと、第１の駆動パルスのオフタイミングが一致するように設定している。
【００５８】
また、電流値の差が小さい相どうしで、オン、オフのタイミングを合わせると、より効果的に電流を打ち消すことが可能となる。以下、これを図１５に示す電流パルスの模式図を参照して説明する。図１４に示した例では、Ｕ相の−１００ＡとＶ相の＋４０Ａのタイミング（時刻ｔ２２）を合わせているが、図１５に示す例では、より電流が近くなるように、Ｕ相の−１００ＡとＷ相の＋６０Ａのタイミングを合わせるようにする。
【００５９】
即ち、図１５（ｂ２）、（ｃ２）に示すように、Ｗ相をオンとする時刻を、時刻ｔ２７からｔ２３にシフトして、Ｕ相をオフとする時刻とＷ相をオンとする時刻を一致させる。また、Ｖ相の電流パルスをシフトさせて、時刻ｔ２３により定義付けられるＷ相がオフとなる時刻ｔ３１と、Ｖ相がオンとなる時刻を一致させる。この場合、Ｖ相がオフとなる時刻は時刻ｔ３２となる。
【００６０】
そして、上記の位相シフトを実施した場合には、図１５（ｄ２）に示すように、時刻ｔ３２で−４０Ａの電流変化が発生し、時刻ｔ３１で−２０Ａの電流変化が発生し、時刻ｔ２３で−４０Ａの電流変化が発生する。この場合には、最大電流変化は±４０Ａである。なお、図１５に示す（ａ１）〜（ｄ１）及び（ａ２）は、図１４に示す（ａ１）〜（ｄ１）及び（ａ２）の波形と同一である。
【００６１】
従って、サージ電圧に起因するマイナス電流（反時計回り）方向の最大電流変化は−４０Ａとなり、図１４に示したの最大電流変化の−６０Ａに対比すると、電流変化の低減効果がより一層高まっていることが判る。
【００６２】
このようにして、第１実施形態に係る電力変換装置１００では、一の相（例えば、Ｕ相）のスイッチ素子が動作する際の電流変化と逆方向となるように、他の相（例えば、Ｗ相）のスイッチ素子を動作させるので、寄生インダクタンスＬを含む電流経路に流れる電流変化を低減することができ、所望の要求出力を維持した状態で、電流変化に起因して発生するサージ電圧を抑制することができる。
【００６３】
また、インバータ回路を用いた電力変換装置では、各相の駆動パルスのデューティを変更することなく容易に駆動パルスの出力タイミングを変更することができるので、タイミング制御部２５における制御演算負荷を軽減できる。
【００６４】
更に、図１４（ｂ２）、及び図１５（ｃ２）に示したように、あるスイッチ素子（例えば、Ｖ相）がオンとなる際に、このスイッチ素子に流れる電流よりも大きい電流を流すスイッチ素子（例えば、Ｕ相）がオフとなるように制御するので、Ｕ相、Ｖ相、Ｗ相の各相において、サージ電圧の発生を抑制することができる。
【００６５】
また、図１４（ａ２）、（ｂ２）に示したように、オン時間が長い相（Ｕ相）の駆動パルスの立ち下りに、オン時間の短い相（Ｖ相）の駆動パルスの立ち上がりを合わせるようにすることで、モータ出力への影響を抑えることができる。つまり、オン時間の短い駆動パルスをシフトする場合には、キャリア周期の境界を大きく越えることが少ないので、キャリア信号との同期性を悪化させることを防止できる。
【００６６】
［第１実施形態の変形例］
次に、前述した第１実施形態の変形例について説明する。該変形例では、インバータ装置を多相化することにより、電流変化の抑制効果を向上させる。図１６はＡ相〜Ｉ相からなる９相インバータの電流変化を示す波形図である。そして、図１６の符号ｑ３に示す時点での、各相の電流値は、図１７（ａ）に示す如くとなる。即ち、Ａ相は１００Ａ、Ｂ相は８２Ａ、Ｃ相は７１Ａ、Ｄ相は２６Ａ、Ｅ相は９Ａ、Ｆ相は−４２Ａ、Ｇ相は−５７Ａ、Ｈ相は−９１Ａ、Ｉ相は−９７Ａである。
【００６７】
また、図１７（ａ）に示した各相の電流値にて、絶対値の大きい順に並べると、図１７（ｂ）に示すように、Ａ相、Ｉ相、Ｈ相、Ｂ相、Ｃ相、Ｇ相、Ｆ相、Ｄ相、Ｅ相の順にとなる。即ち、前述した３相の場合と対比して、９相の場合には、各相間における電流値の差異が小さくなることが判る。そして、互いに絶対値が近い相どうしでオンタイミングとオフタイミングを合わせることにより、より変化電流を低減することが可能となる。
【００６８】
例えば、Ａ相の−１００Ａ（オフ）をＩ相の＋９７Ａ（オン）に合わせることで、サージ電圧に起因する電流変化を−３Ａまで抑制でき、Ｉ相の−９７Ａ（オフ）とＨ相の＋９１Ａ（オン）に合わせることで、電流変化を−６Ａまで抑制できる。そして、各相間の電流値の差分は、Ｄ相のオフタイミングとＥ相のオンタイミングのときに最大となり、この電流変化は−１７Ａである。即ち、電流変化を−１７Ａまで抑制することができることとなる。上記のことから、インバータ装置を構成する相数を多くすることにより、より電流変化を抑制効果を高めることができる。
【００６９】
［第２実施形態］
次に、本発明に係る電力変換装置１００の第２実施形態について説明する。前述した第１実施形態では、Ｕ相、Ｖ相、Ｗ相の各層が１系統のスイッチ素子を備える構成であったが、第２実施形態では、図２４、図２５に示すように、一つの相に対して複数系統のスイッチ素子（図２４の場合は３系統、図２５の場合は４系統）を備える構成とし、一つの相における各系統のスイッチ素子を駆動する駆動パルスのオン、オフタイミングをシフトすることにより電流変化を抑制する。
【００７０】
即ち、各相間で駆動パルスをシフトして電流変化を打ち消す場合には、各相間では時間と共に各相の電流値が変化するので、電流変化を完全に打ち消すことはできない。そこで、第２実施形態では、同相で複数の駆動パルスを発生させる際に、これらの駆動パルスの位相をシフトすることにより、より効果的に電流変化を抑制する。
【００７１】
図１８（ａ）〜（ｃ）は、Ｕ相電流を３系統のスイッチ素子を用いて出力する場合の波形図であり、Ｕ１相、Ｕ２相、Ｕ３相の各電流を示している。そして、図１８の符号ｑ４に示す時点では、図１９（ａ）〜（ｃ）に示すように、Ｕ１、Ｕ２、Ｕ３の各相の電流パルスが、同一レベル且つ同一のタイミングで出力されている。そして、本発明ではこの電流パルスのオン、オフのタイミングをシフトすることにより、電流変化を打ち消す。
【００７２】
図２０は、位相をシフトした場合の、各相（Ｕ１、Ｕ２、Ｕ３）の電流パルスの出力タイミングを示す説明図である。この方式では、図２０（ａ）に示すＵ１相のオフタイミングに、図２０（ｂ）に示すＵ２相のオンタイミングを同期させ、Ｕ２相のオフタイミングに、図２０（ｃ）に示すＵ３相のオンタイミングを同期させ、更に、Ｕ３相のオフタイミングにＵ１相のオンタイミングを同期させている。
【００７３】
こうすることにより、各相（Ｕ相、Ｖ相、Ｗ相）毎に複数の電流パルスを発生させてインバータ装置を作動させる場合には、同相のパルス電流のオン、オフタイミングを一致させることにより、電流変化をほぼ打ち消すことができ、急激な電流変化に起因した高いサージ電圧の発生を防止することが可能となる。
【００７４】
また、図２０ではＵ相に対してＵ１、Ｕ２、Ｕ３の３つの相の電流パルスを用いる例について説明したが、図２１（ａ）〜（ｄ）に示すように、同相のスイッチ素子を４並列（Ｕ１相、Ｕ２相、Ｕ３相、Ｕ４相）で構成し、図２２（ａ）〜（ｄ）に示すように、４つの相（Ｕ１相、Ｕ２相、Ｕ３相、Ｕ４相）のオン、オフタイミングを一致させることにより、図２０に示した場合と同様に、各相の電流変化を打ち消すようにしても良い。
【００７５】
このようにして、第２実施形態に係る電力変換装置１００では、同相の駆動パルスのタイミングをシフトして、電流変化を抑制する方式としており、同相のスイッチ素子に流れる電流値は同一であるので、あるスイッチ素子がオンとなる際に、このスイッチ素子と同相の電流を駆動する別のスイッチ素子をオフするように制御することで、サージ電圧の発生をより効果的に抑制することができる。
【００７６】
［第３実施形態］
次に、本発明に係る電力変換装置１００の第３実施形態について説明する。第３実施形態では、前述した図３（ｅ）に示したように、一つの駆動パルスを分割して複数（例えば、２つ）の駆動パルスとし、このうちの一つの駆動パルスのタイミングを他の駆動パルスに合わせることにより、電流変化を抑制する。
【００７７】
即ち、駆動パルスをシフトする場合に、各相間、或いは同相間での、連続的なタイミング合わせが複雑となり、ある相（例えば、Ｕ相）がオフとなるタイミングと、別の相（例えば、Ｗ相）がオンとなるタイミングを合わせることが難しい場合がある。このような場合には、図２３に示すように、Ｗ相上側の駆動パルスのデューティを、２つのパルスに分割する方式とする。図２３に示す例では、Ｕ相上側のスイッチ素子Ｓ１がオフとなる直前に、Ｗ相上側のスイッチ素子Ｓ５をオン、オフさせ、Ｕ相の上下アームブリッジとＷ相の上下アームブリッジとの電流変化を抑制するように制御することで、容易にタイミングを合わせることが可能となる。
【００７８】
このようにして、第３実施形態に係る電力変換装置では、駆動パルスのデューティを分割することで、あるスイッチ素子がオンとなる際に、別のスイッチ素子をオフとなるように制御することが容易となり、かつ、互いに変化する電流方向が逆向きとなるので、電流変化が打ち消され、容易にサージ電圧の発生を抑制することができる。従って、デューティを変更することなく所望の要求出力を維持しつつ、サージ電圧低減効果を得ることができる。更に、デューティを分割することにより、キャリア信号との同期性を向上させることができ、要求出力への影響を極めて小さくできる。
【００７９】
以上、本発明の電力変換装置を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
【００８０】
例えば、上述した実施形態では、ＰＷＭタイプのインバータ装置を用いて３相交流を生成する例について説明したが、ＰＷＭ以外のインバータ装置、或いは複数相のＤＣ／ＤＣコンバータを用いて３相交流を生成する場合についても適用することが可能である。
【産業上の利用可能性】
【００８１】
本発明は、スイッチ素子を駆動してモータに電力を供給する際に、急激な電流変化を抑制する上で極めて有用である。
【符号の説明】
【００８２】
１１  インバータ装置
１２  直流電源
１３  モータ
１４  モータ制御装置
１８  回転数センサ
１９  電流センサ
２１  トルク制御部
２２  電流制御部
２３  座標変換部
２４  ＰＷＭ制御部
２５  タイミング制御部
１００  電力変換装置
Ｓ１〜Ｓ６  スイッチ素子（ＩＧＢＴ）
Ｄ１〜Ｄ６  ダイオード
【図１】
2011223831.tif 000003
【図２】
2011223831.tif 000004
【図３】
2011223831.tif 000005
【図４】
2011223831.tif 000006
【図５】
2011223831.tif 000007
【図６】
2011223831.tif 000008
【図７】
2011223831.tif 000009
【図８】
2011223831.tif 000010
【図９】
2011223831.tif 000011
【図１０】
2011223831.tif 000012
【図１１】
2011223831.tif 000013
【図１２】
2011223831.tif 000014
【図１３】
2011223831.tif 000015
【図１４】
2011223831.tif 000016
【図１５】
2011223831.tif 000017
【図１６】
2011223831.tif 000018
【図１７】
2011223831.tif 000019
【図１８】
2011223831.tif 000020
【図１９】
2011223831.tif 000021
【図２０】
2011223831.tif 000022
【図２１】
2011223831.tif 000023
【図２２】
2011223831.tif 000024
【図２３】
2011223831.tif 000025
【図２４】
2011223831.tif 000026
【図２５】
2011223831.tif 000027