(57)【要約】【課題】複数のタイミングエッジ発生回路を制御して所望の波形を出力するときに、出力波形のパターンを自由に変更可能にすることを目的とする。【解決手段】波形を発生させる波形発生ユニット２を備える波形発生装置であって、エッジを変化させるタイミングを規定したタイミングデータＴＤに基づいてタイミングエッジＴＥを発生させる複数のタイミングエッジ発生回路１４と、タイミングエッジ発生回路１４のうち駆動するタイミングエッジ発生回路１４を特定する真理値テーブルＴＴを書き換え可能に記憶するテーブル記憶部２２と、真理値テーブルＴＴに基づいて、発生させる波形に応じたタイミングエッジ発生回路１４を駆動する駆動制御部２３と、真理値テーブルＴＴに基づいて、駆動するタイミングエッジ発生回路１４にタイミングデータＴＤを入力させる複数のタイミングデータ出力部１２と、を備えている。【選択図】  図３
2011237236.tif 000002
【特許請求の範囲】
【請求項１】
波形を発生させる波形発生ユニットを備える波形発生装置であって、
前記波形発生ユニットは、
エッジを変化させるタイミングを規定したタイミングデータに基づいてタイミングエッジを発生させる複数のタイミングエッジ発生回路と、
前記タイミングエッジ発生回路のうち駆動するタイミングエッジ発生回路を特定する真理値テーブルを書き換え可能に記憶するテーブル記憶部と、
前記真理値テーブルに基づいて、発生させる波形に応じたタイミングエッジ発生回路を駆動する駆動制御部と、
前記真理値テーブルに基づいて、駆動するタイミングエッジ発生回路にタイミングデータを入力させる複数のタイミングデータ出力部と、
を備えたことを特徴とする波形発生装置。
【請求項２】
前記波形発生ユニットとバスを介して接続される制御装置を備え、
この制御装置は、
発生させる波形の種類とパターンとに基づいて、駆動するタイミングエッジ発生回路にタイミングデータを入力させるタイミングデータ出力部を特定するタイミング特定部と、
１つの波形を出力させるための情報を制御データとして、複数の波形についての制御データを一括して前記バスを介して前記波形発生ユニットに出力する制御データ出力部と、
前記バスを介して前記真理値テーブルの書き換え制御を行い、この書き換え制御を行うときには前記制御データを出力するタイミングで行うテーブル変更部と、
を備えていることを特徴とする請求項１記載の波形発生装置。
【請求項３】
前記タイミングエッジ発生回路の出力側に設けられる遅延量を補正可能なタイミング補正回路を備え、
前記真理値テーブルは、各タイミングエッジ発生回路を１つずつ駆動させて波形を変化させ、レート信号の間に他のタイミングエッジ発生回路を駆動させて波形を元に戻すようにタイミングエッジ発生回路を駆動させるようにしたこと
を特徴とする請求項２記載の波形発生装置。
【請求項４】
請求項１乃至３の何れか１項に記載の波形発生装置を備える半導体試験装置であって、
前記波形発生ユニットから被試験デバイスに波形を入力して、この被試験デバイスから出力された波形に基づいて良否判定を行う判定部を備え、
前記タイミングエッジ発生回路のうち一部のタイミングエッジ発生回路が発生するタイミングエッジを波形出力用として使用し、残りのタイミングエッジ発生回路が発生するタイミングエッジを前記判定部の判定タイミングを規定したストローブ信号として使用すること
を特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、任意の波形を発生させるための波形発生装置およびこの波形発生装置を備えた半導体試験装置に関するものである。
【背景技術】
【０００２】
波形を発生させるための波形発生装置は種々の装置に適用されるが、例えば被試験デバイス（ＤＵＴ：Device Under Test）の試験を行う半導体試験装置に用いられる。この種の波形発生装置としては、例えば特許文献１に開示されている技術がある。
【０００３】
図８は従来の波形発生装置の一例を示している。この波形発生装置は、複数のタイミングエッジ発生回路１０１（１０１−１〜１０１−６）とタイミングエッジ集約ゲート１０２−１、１０２−２とフリップフロップ１０３とフォーマットデコード回路１０４とを備えて概略構成している。
【０００４】
タイミングエッジ発生回路（図中ではＴＥ発生回路）１０１−１〜１０１−６はタイミングデータＴＤ−１〜ＴＤ−６（総称してタイミングデータＴＤ）に基づいて、タイミングエッジＴＥ−１〜ＴＥ−６（総称してタイミングエッジＴＥ）を発生させる。各タイミングエッジ発生回路１０１にはそれぞれタイミング制御信号ＴＣＳが入力されており、タイミング制御信号ＴＣＳにより指定されたタイミングエッジ発生回路１０１のみがタイミングエッジＴＥを発生する。
【０００５】
タイミングエッジＴＥ−１、ＴＥ−３、ＴＥ−５は奇数番のタイミングエッジＴＥとし、ＴＥ−２、ＴＥ−４、ＴＥ−６は偶数番のタイミングエッジＴＥとする。そして、奇数番のタイミングエッジＴＥはタイミングエッジ集約ゲート１０２−１で集約され、偶数番のタイミングエッジＴＥはタイミングエッジ集約ゲート１０２−２で集約される。タイミングエッジＴＥの集約は論理和の演算により行う。
【０００６】
フリップフロップ１０３はセット側がタイミングエッジ集約ゲート１０２−１に接続され、リセット側が１０２−２に接続されるＳＲフリップフロップである。セット側からは立ち上がる波形が出力されることから、奇数番のタイミングエッジＴＥは波形の立ち上がりタイミングを規定している。リセット側からは立ち下がる波形を出力されることから、偶数番のタイミングエッジＴＥは波形の立ち下りタイミングを規定している。
【０００７】
フォーマットデコード回路１０４はタイミングエッジ発生回路１０１の駆動制御を行っている。フォーマットデコード回路１０４はタイミング制御信号ＴＣＳを生成して出力しており、タイミング制御信号ＴＣＳは各タイミングエッジ発生回路１０１のうち駆動するタイミングエッジ発生回路１０１を特定している。
【０００８】
フォーマットデコード回路１０４は波形フォーマットデータＷＦおよびパターンデータＰＤを入力データとしており、出力データをタイミング制御信号ＴＣＳとしている。波形フォーマットデータＷＦは波形の種類を特定するデータであり、パターンデータＰＤは波形のパターンを特定するデータである。これら２つのデータにより出力する波形を特定している。つまり、波形を特定するデータに基づいて、タイミングエッジ発生回路１０１の駆動制御を行っている。
【０００９】
フォーマットデコード回路１０４はＡＮＤ回路やＯＲ回路等のロジックゲートを組み合わせた論理回路として構成している。つまり、所定ビット数の入力データを論理回路に入力させて、所定ビット数の出力データを生成する。フォーマットデコード回路１０４にはレート信号ごとに波形フォーマットデータＷＦおよびパターンデータＰＤが入力されており、このためレート信号ごとにタイミング制御信号ＴＣＳが出力データとして生成される。
【００１０】
タイミングエッジ発生回路１０１−１〜１０１−６にはタイミングデータＴＤ−１〜ＴＤ−６（総称してタイミングデータＴＤ）が入力されており、レート信号を基準としてタイミングデータＴＤの時間を遅延させてタイミングエッジＴＥを出力する。そして、最終的にどのような波形を出力するかは、各タイミングエッジ発生回路１０１が発生するタイミングエッジＴＥにより決定される。
【００１１】
タイミングエッジ発生回路１０１から所定のタイミングエッジＴＥを発生させるためには、各タイミングエッジ発生回路１０１のうち適切なタイミングエッジ発生回路１０１を駆動させる必要がある。このために、フォーマットデコード回路１０４は波形フォーマットデータＷＦおよびパターンデータＰＤにより特定される波形に基づいて、タイミングエッジ発生回路１０１を駆動させるようにしている。
【００１２】
以上により１つの波形が出力される。フリップフロップ１０３からは１つの波形だけを単発出力するのではなく、複数の波形を連続させて出力させる。レート信号ごとに１つの波形が出力されるため、各波形を出力させるために、前述した制御をレート信号ごとに切り替えて行う。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平８−２６２１１８公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
前述したレート信号は非常に短い時間周期になっており、この高速なレート信号ごとにタイミング制御信号ＴＣＳを切り替えなければならない。従って、フォーマットデコード回路１０４は波形フォーマットデータＷＦおよびパターンデータＰＤに基づいて、高速なレート信号ごとにタイミング制御信号ＴＣＳを生成しなければならない。
【００１５】
このために、フォーマットデコード回路１０４を論理回路により構成しており、入力データから高速に出力データを生成している。これにより、高速なレート信号ごとにタイミング制御信号ＴＣＳを生成可能にしている。ただし、フォーマットデコード回路１０４の論理回路自体を修正することはできない。このため、入力データと出力データとの関係は完全に固定されることから、入力データや出力データの構成、或いは入出力の関係を変更することはできない。
【００１６】
例えば、発生する波形に新たな種類を追加したときには、波形フォーマットデータＷＦの構成が変更される。この場合には、フォーマットデコード回路１０４の入出力の関係が変化し、また波形フォーマットデータＷＦのビット数が増える場合もある。ただし、論理回路により完全に固定されていることから、新たな種類の波形を発生させることはできない。同様に、論理回路の設計の一部に誤りを生じている場合には、やはりその修正を行うことはできない。
【００１７】
ただし、従前の論理回路を完全に破棄して、新たな論理回路として構成することで変更或いは修正を行うことはできる。例えば、論理回路そのものを交換する場合や論理回路の構成を書き換え可能にした所謂ＦＰＧＡ（Field Programmable Gate Array）等のプログラマブルな論理回路を用いることで、変更或いは修正は可能である。
【００１８】
論理回路の交換を行うにしろ、プログラマブルな論理回路を用いるにしろ、何れの場合であっても、従前の回路構成は全て破棄され、新たな論理回路が構成されることになる。これは、論理回路は複数のロジックゲートを組み合わせて構成されるものになり、一部の変更は全体に影響を及ぼすため、論理回路自体を新たに構成する必要があるためである。
【００１９】
論理回路には所定の遅延を生じており、全く新しいものに変更されることにより論理回路内部の遅延時間に変化を生じる。これにより、タイミング制御信号ＴＣＳの出力タイミングに変化を生じる。タイミングエッジ発生回路１０１は高精度にタイミング調整が行われており、タイミング制御信号ＴＣＳのタイミングに変化を生じると、タイミングエッジＴＥの発生タイミングの正確性が失われる。このために、論理回路の変更によって、タイミングエッジ発生回路１０１のタイミング調整を行わなければならない。
【００２０】
また、論理回路の全部を変更するために多くの工程を要し、論理回路の正確性の検証も必要になることから、設計および検証のために大幅な時間が費やされる。また、設計ミスも生じやすくなる。加えて、前記のようにタイミングエッジＴＥの発生タイミングが失われるために、このためのタイミング調整が必要になる。このタイミング調整のためにも多くの時間が費やされる。
【００２１】
そこで、本発明は、複数のタイミングエッジ発生回路を制御して所望の波形を出力するときに、出力波形のパターンを自由に変更可能にすることを目的とする。
【課題を解決するための手段】
【００２２】
以上の課題を解決するため、本発明の第１の波形発生装置は、波形を発生させる波形発生ユニットを備える波形発生装置であって、前記波形発生ユニットは、エッジを変化させるタイミングを規定したタイミングデータに基づいてタイミングエッジを発生させる複数のタイミングエッジ発生回路と、前記タイミングエッジ発生回路のうち駆動するタイミングエッジ発生回路を特定する真理値テーブルを書き換え可能に記憶するテーブル記憶部と、前記真理値テーブルに基づいて、発生させる波形に応じたタイミングエッジ発生回路を駆動する駆動制御部と、前記真理値テーブルに基づいて、駆動するタイミングエッジ発生回路にタイミングデータを入力させる複数のタイミングデータ出力部と、を備えたことを特徴とする。
【００２３】
この波形発生装置によれば、駆動するタイミングエッジ発生回路を特定するための真理値テーブルを書き換え可能にしている。これにより、入力と出力との関係を自由に変更でき、タイミングエッジ発生回路の制御態様も自由に変更できる。真理値テーブルを用いて制御していることから、論路回路を用いたときのような設計や検証といった作業は必要なくなる。
【００２４】
本発明の第２の波形発生装置は、第１の波形発生装置であって、前記波形発生ユニットとバスを介して接続される制御装置を備え、この制御装置は、発生させる波形の種類とパターンとに基づいて、駆動するタイミングエッジ発生回路にタイミングデータを入力させるタイミングデータ出力部を特定するタイミング特定部と、１つの波形を出力させるための情報を制御データとして、複数の波形についての制御データを一括して前記バスを介して前記波形発生ユニットに出力する制御データ出力部と、前記バスを介して前記真理値テーブルの書き換え制御を行い、この書き換え制御を行うときには前記制御データを出力するタイミングで行うテーブル変更部と、を備えていることを特徴とする。
【００２５】
この波形発生装置によれば、複数の波形ごとにバスを介して真理値テーブルの書き換え制御を行っている。バス速度がそれほど高速でないとしても、複数の波形ごとに真理値テーブルの書き換えを行っていることから、書き換えのために十分な時間を確保することができる。
【００２６】
本発明の第３の波形発生装置は、第２の波形発生装置であって、前記タイミングエッジ発生回路の出力側に設けられる遅延量を補正可能なタイミング補正回路を備え、前記真理値テーブルは、各タイミングエッジ発生回路を１つずつ駆動させて波形を変化させ、レート信号の間に他のタイミングエッジ発生回路を駆動させて波形を元に戻すようにタイミングエッジ発生回路を駆動させるようにしたことを特徴とする。
【００２７】
この波形発生装置によれば、タイミングエッジ発生回路の固有の遅延を補正するためにタイミング補正回路を設けている。そして、各タイミングエッジ発生回路を駆動させることにより、他のタイミングエッジ発生回路との間のタイミング誤差を検出でき、タイミング補正を行うことができるようになる。
【００２８】
本発明の第４の波形発生装置は、請求項１乃至３の何れか１項に記載の波形発生装置を備える半導体試験装置であって、前記波形発生ユニットから被試験デバイスに波形を入力して、この被試験デバイスから出力された波形に基づいて良否判定を行う判定部を備え、前記タイミングエッジ発生回路のうち一部のタイミングエッジ発生回路が発生するタイミングエッジを波形出力用として使用し、残りのタイミングエッジ発生回路が発生するタイミングエッジを前記判定部の判定タイミングを規定したストローブ信号として使用することを特徴とする。
【００２９】
この波形発生装置によれば、複数のタイミングエッジ発生回路を出力用と判定用との２つに用いている。判定用として用いるときには、タイミングエッジをストローブ信号として利用できるため、別途のストローブ信号を発生するための回路を構成しなくてもよい。
【発明の効果】
【００３０】
本発明は、複数のタイミングエッジ発生回路の駆動制御を行うときに、真理値テーブルに基づいて制御を行っており、真理値テーブルの書き換えを可能にしたことから、駆動制御の内容を自由に変更することが可能になる。
【図面の簡単な説明】
【００３１】
【図１】半導体試験装置の概略構成を示すブロック図である。
【図２】波形発生ユニットの概略構成を示すブロック図である。
【図３】波形制御部およびこれに接続される各部を示すブロック図である。
【図４】ノーマルモードの真理値テーブルを示す図である。
【図５】ダブルパターンモードの真理値テーブルを示す図である。
【図６】他の例における波形発生ユニットの概略構成を示すブロック図である。
【図７】他の例における真理値テーブルを示す図である。
【図８】従来の波形発生ユニットの概略構成を示すブロック図である。
【発明を実施するための形態】
【００３２】
以下、本発明の実施形態について図面を参照して説明する。本発明の波形発生装置は任意の波形を発生して出力する装置であり、種々の装置に適用することができ、単体で用いることもできる。ここでは、半導体試験装置に適用した場合について説明する。半導体試験装置は、被試験デバイス（ＤＵＴ：Device Under Test）に対して所定の波形を入力して良否判定を行うために波形発生装置を設けている。
【００３３】
図１は半導体試験装置１に適用したときの概略構成について示している。この半導体試験装置１は波形発生ユニット２と制御装置３とＤＵＴ４とを備えて概略構成している。波形発生ユニット２と制御装置３との間はバス５により接続されており、波形発生ユニット２と制御装置３とにより波形発生装置が構成される。波形発生ユニット２は波形を発生するための各部を備えた回路基板であり、例えばピンエレクトロニクスカードがある。波形発生ユニット２は１つを備えてもよいし、複数（図１では３枚）を備えてもよい。
【００３４】
制御装置３は波形発生ユニット２を制御する装置であり、波形発生ユニット２から所望の波形を出力させるように制御する。制御装置３はバス５を介して制御データを出力することで、波形発生ユニット２の制御を行っている。ＤＵＴ４は波形を入力する対象物であり、波形発生ユニット２とピン接続される。
【００３５】
波形発生ユニット２には波形を発生させて出力するための各部が搭載されている。これら各部は同一回路基板に構成されているため、各部の間の情報伝達は高速に行うことができる。一方、バス５の速度（バス速度）は波形発生ユニット２の内部における情報伝達速度よりは低速になっている。
【００３６】
図２は波形発生ユニット２の概略構成を示している。この図に示すように、波形発生ユニット２はレート信号発生部１１と複数のタイミングデータ出力部１２−１〜１２−６（総称してタイミングデータ出力部１２：図中ではＴＤ生成部）と複数のマトリクス回路１３Ａ〜１３Ｃ（総称してマトリクス回路１３：図中ではＭＴＸ）と複数のタイミングエッジ発生回路１４−１〜１４−６（総称してタイミングエッジ発生回路１４：図中ではＴＥ発生回路）と複数のタイミング補正回路１５−１〜１５−６（総称してタイミング補正回路）とタイミングエッジ集約ゲート１６−１、１６−２とフリップフロップ１７とパターンメモリ１８と波形制御部１９とを備えて概略構成している。これら各部は波形発生ユニット２の回路基板上に搭載されており、各部の間で高速に情報伝達を行うことができる。
【００３７】
レート信号発生部１１は所定時間ごとにレート信号をパルスとして出力する。レート信号は波形出力を行うための基準のタイミングを規定しており、非常に短い時間周期でパルスを出力している。レート信号を基準として所定タイミング遅延させてエッジを変化させることで、波形が出力される。レート信号の速度は非常に高速であり、少なくともバス５の情報伝達速度よりは高速である。
【００３８】
タイミングデータ出力部１２は制御装置３から出力されるタイミング設定データＴＳに基づいてタイミングデータＴＤを出力する。タイミングデータＴＤはレート信号を基準としてエッジ変化を生じさせるまでの遅延時間を規定している。タイミングデータ出力部１２−１〜１２−６に対応してタイミングデータＴＤ−１〜ＴＤ−６（総称してタイミングデータＴＤ）としている。
【００３９】
タイミング設定データＴＳはタイミングデータＴＤおよびこのタイミングデータＴＤを出力するタイミングデータ出力部１２を特定する特定データＳＤを有して構成されている。従って、特定データＳＤで特定されたタイミングデータ生成部１２がタイミングデータＴＤを出力する。タイミングデータ出力部１２の個数は任意に設定してもよい。
【００４０】
マトリクス回路１３はタイミングデータ出力部１２の半分の個数（１３Ａ〜１３Ｃ）を設けており、入力した２つのタイミングデータＴＤを入れ替え可能にしている。入れ替えを行うか否かは波形制御部１９から出力されるマトリクス制御信号ＭＣＳにより制御される。マトリクス制御信号ＭＣＳはマトリクス回路１３Ａ〜１３Ｃに対応して３ビットの信号になっており、各ビットの値により入れ替え制御がされる。
【００４１】
タイミングエッジ発生回路１４はマトリクス回路１３から出力されたタイミングデータＴＤを入力して、入力したタイミングデータＴＤに基づいてタイミングエッジＴＥを発生させる。発生させるタイミングエッジＴＥはレート信号を基準としてタイミングデータＴＤの時間を遅延したタイミングになる。タイミングエッジ発生回路１４−１〜１４−６に対応してタイミングエッジＴＥ１〜ＴＥ６とする。
【００４２】
各タイミングエッジ発生回路１４には波形制御部１９からタイミング制御信号ＴＣＳが入力されている。タイミング制御信号ＴＣＳは６ビットの信号になっており、最下位ビットから最上位ビットまでがタイミングエッジ発生回路１４−１〜１４−６に対応している。そして、各ビットの値によりタイミングエッジＴＥを発生するか否かの制御がされる。
【００４３】
タイミング補正回路１５（１５−１〜１５−６）はタイミングエッジ発生回路１４の固有の遅延を補正するために設けた可変遅延回路になる。各タイミングエッジ発生回路１４は固有の遅延特性を有しており、タイミングエッジ発生回路１４の間で遅延誤差を生じている。この遅延誤差を補正するために各タイミングエッジ発生回路１４の出力側にそれぞれ設けている。
【００４４】
タイミングエッジ集約ゲート１６−１および１６−２は複数のタイミングエッジＴＥに対して論理和の演算を行うことにより集約している。タイミングエッジ集約ゲート１６−１はＴＥ−１、ＴＥ−３、ＴＥ−５（奇数番）を集約しており、１６−２はＴＥ−２、ＴＥ−４、ＴＥ−６（偶数番）の集約を行っている。
【００４５】
フリップフロップ１７はＳＲフリップフロップであり、セット側にはタイミングエッジ集約ゲート１６−１で集約されたタイミングエッジＴＥが入力され、リセット側には１６−２で集約されたタイミングエッジＴＥが入力される。セット側は波形立ち上げ用のタイミングを規定し、リセット側は波形立ち下げ用のタイミングを規定している。フリップフロップ１７は波形出力部であり、被波形入力装置としてのＤＵＴ４がフリップフロップ１７にピン接続される。
【００４６】
図２に示すように、タイミングデータ出力部１２およびタイミングエッジ発生回路１４はそれぞれ２つずつをセットにして構成している。つまり、タイミングデータ出力部セット１２Ａ（１２−１および１２−２）、１２Ｂ（１２−３および１２−４）、１２Ｃ（１２−５および１２−６）としている。同様に、タイミングエッジ発生回路セット１４Ａ（１４−１および１４−２）、１４Ｂ（１４−３および１４−４）、１４Ｃ（１４−５および１４−６）としている。
【００４７】
そして、タイミングデータ出力部セット１２Ａ〜１２Ｃとマトリクス回路１３Ａ〜１３Ｃとタイミングエッジ発生回路セット１４Ａ〜１４ＣとによりセットＡ、Ｂ、Ｃが構成される。各セットは２つのタイミングデータＴＤを有しており、同一セット内でタイミングデータＴＤの入れ替えが可能になっている。
【００４８】
同一セット内の２つのタイミングデータＴＤは奇数番と偶数番との１つずつの構成となっていることから、１つのタイミングデータ出力部１２から出力されたタイミングデータＴＤをマトリクス回路１３で入れ替えるか否かを制御することで、波形立ち上がり用と波形立ち下り用との何れにも使用することができるようにしている。
【００４９】
パターンメモリ１８は出力する波形のパターン（論理）を示すパターンデータＰＤを記憶する。パターンメモリ１８は制御装置３に接続されており、制御装置３によりパターンデータＰＤがパターンメモリ１８に記憶される。
【００５０】
波形制御部１９はマトリクス回路１３およびタイミングエッジ発生回路１４の制御を行っており、図３に示すように、波形フォーマット保持部２１とテーブル記憶部２２と駆動制御部２３とを備えて概略構成している。波形フォーマット保持部２１は複数の波形フォーマットデータＷＦを保持しており、保持した波形フォーマットデータＷＦをレート信号ごとに駆動制御部２３に出力する。テーブル記憶部２２は図４および図５に示されるような真理値テーブルＴＴを書き換え可能に記憶している。なお、図５において、未定義となっているのは、使用しない設定であり、当該未定義に対応した波形フォーマットＷＦおよびパターンデータＰＤが入力されても、何等の動作も行わないような設定（タイミング制御信号ＴＣＳおよびマトリクス制御信号ＭＣＳが全てゼロ）になっている。
【００５１】
駆動制御部２３は主にタイミングエッジ発生回路１４の駆動制御を行っており、マトリクス回路１３の駆動制御も行っている。駆動制御部２３による駆動制御はレート信号ごとに行われる。駆動制御部２３にはレート信号ごとに波形フォーマットデータＷＦおよびパターンデータＰＤが入力データとして入力されており、テーブル記憶部２２に記憶されている真理値テーブルＴＴを参照して、入力データに対応した出力データを生成する。
【００５２】
ここでは、波形フォーマットデータＷＦおよびパターンデータＰＤは２ビットであるものとし、合計で４ビットの入力データになる。一方、出力データを構成するタイミング制御信号ＴＣＳはタイミングエッジ発生回路１４の個数分のビット数（６ビット）であり、マトリクス制御信号ＭＣＳはマトリクス回路１３の個数分のビット数（３ビット）であることから、出力データは９ビットになる。
【００５３】
そして、図４および図５に示すように、真理値テーブルＴＴは４ビットの入力データに対応する９ビットの出力データをテーブル形式のデータとして有している。駆動制御部２３は、出力データをマトリクス制御信号ＭＣＳとタイミング制御信号ＴＣＳとに分離して、マトリクス回路１３とタイミングエッジ発生回路１４とに出力している。
【００５４】
図３に示すように、波形制御部１９は制御装置３により制御がされている。制御装置３は波形発生情報記憶部３１とタイミングデータ特定部（図中ではＴＤ特定部）３２と制御データ出力部３３とテーブル変更部３４とを備えて概略構成している。制御装置３としては例えばコンピュータを使用することができ、制御装置３を構成する各部の機能はコンピュータで動作するプログラムが行うようにすることができる。
【００５５】
波形発生情報記憶部３１は波形発生情報を記憶する記憶部になっている。波形発生情報には、波形フォーマットデータＷＦとパターンデータＰＤと波形発生モードデータＷＭとタイミングデータＴＤとの４つのデータが含まれている。
【００５６】
前述したように、波形フォーマットデータＷＦは波形の種類を特定するデータであり、パターンデータＰＤは波形のパターン（論理）を特定するデータであり、波形フォーマットデータＷＦとパターンデータＰＤとにより波形が特定される。波形発生モードデータＷＭはレート信号の間に１つの波形を出力するノーマルモードと２つの波形を出力可能にしたダブルパターンモードとの何れであるかを特定する。また、タイミングデータＴＤは前述したものである。
【００５７】
波形発生ユニット２からは１つの波形だけを単発出力するのではなく、複数の波形を連続出力する。連続出力する波形を１つの波形出力単位とする。レート信号の間に１つの波形が出力されるため、波形出力単位の全波形を出力するために、複数のレート信号の時間分の周期（波形出力単位）を要する。
【００５８】
波形発生情報は１つの波形について１つを設けており、従ってレート信号ごとに１つの波形発生情報が設定される。波形発生情報記憶部３１には波形出力単位に含まれる全ての波形発生情報が１つのグループに纏められて記憶されている。
【００５９】
波形発生ユニット２からは１つの波形出力単位を構成する各波形だけではなく、複数の波形出力単位を構成する各波形を出力可能になっている。よって、波形発生情報記憶部３１には複数の波形出力単位の波形発生情報がグループごとに記憶されている。
【００６０】
タイミングデータ特定部３２は波形発生情報を入力して、タイミングデータＴＤを出力するタイミングデータ生成部１２を特定する。タイミングデータ特定部３２は波形発生モードＷＭに応じた真理値テーブルＴＴを有しており、真理値テーブルＴＴに基づいて、入力した波形フォーマットデータＷＦおよびパターンデータＰＤに対応するタイミングエッジ発生回路１４を認識する。そして、認識したタイミングエッジ発生回路１４にタイミングデータＴＤが入力されるようにタイミングデータ生成部１２を特定する。
【００６１】
タイミングデータ特定部３２が特定したタイミングデータ出力部１２のデータを特定データＳＤとする。この特定データＳＤは１つの波形に対して１つが生成される。
【００６２】
制御データ出力部３３は波形発生情報および特定データＳＤを入力しており、これらのデータのうち波形発生モードデータＷＭを除く各データを制御データとして、バス５を介して波形発生ユニット２に出力する。制御データは１つの波形についてだけが出力されるのではなく、波形出力単位の全ての制御データが一括して波形発生ユニット２に出力される。また、波形発生モードデータＷＭは、波形発生ユニット２ではなくテーブル変更部３４に出力される。
【００６３】
制御データのうち波形フォーマットデータＷＦは波形フォーマット保持部２１に出力されて、波形出力単位の全ての波形フォーマットデータＷＦが保持される。パターンデータＰＤは波形出力単位の全てのパターンデータＰＤがパターンメモリ１８に記憶される。
【００６４】
また、タイミングデータＴＤおよび特定データＳＤはタイミング設定データＴＳとして各タイミングデータ出力部１２に入力される。タイミング設定データＴＳはレート信号ごとに設定されており、各タイミングデータ出力部１２は特定データＳＤにより特定されたタイミングデータ出力部１２のみがタイミングデータＴＤを出力するようにする。
【００６５】
テーブル変更部３４は波形制御部１９の真理値テーブルＴＴを書き換えるために設けており、複数の真理値テーブルＴＴを有している。ここでは、ノーマルモード用の真理値テーブルＴＴとダブルパターンモード用の真理値テーブルＴＴとを有しているものとする。そして、制御データ出力部３３から出力される波形発生モードデータＷＭに応じた真理値テーブルＴＴに書き換えるようにしている。
【００６６】
以上が概略構成である。波形発生ユニット２から出力する波形は、最終的にはタイミングエッジ発生回路１４が発生するタイミングエッジＴＥにより決定される。所定のタイミングエッジＴＥを発生させるために２つの制御が必要になる。１つ目がエッジ制御であり、２つ目がタイミング制御である。これら２つの制御を行うことにより、所定のタイミングエッジＴＥを発生させて、所望の波形を発生させることができる。まず、エッジ制御について説明する。
【００６７】
エッジ制御は、所望の波形を発生させるために、何れのタイミングエッジ発生回路１４を駆動させるかの制御になる。この制御は、駆動制御部２３が出力するタイミング制御信号ＴＣＳにより行う。タイミング制御信号ＴＣＳはタイミングエッジ発生回路１４−１〜１４−６のうち何れを駆動させるかの信号であり、これにより各タイミングエッジ発生回路１４の発生制御を行うことができる。
【００６８】
駆動制御部２３は波形フォーマットデータＷＦおよびパターンデータＰＤを入力して、テーブル記憶部２２に記憶されている真理値テーブルＴＴに基づいてタイミング制御信号ＴＣＳの出力を行う。
【００６９】
ここでは、波形フォーマットデータＷＦは４種類の波形を特定しており、ＮＲＺ（Non Return to Zero）、ＲＺ（Return to Zero）、Ｒ１（Return to One）、ＳＢＣ（サラウンドバイコンプリメント）のうち何れの波形であるかを特定している。ここでは、「００」がＮＲＺ、「０１」がＲＺ、「１０」がＲ１、「１１」がＳＢＣを示している。
【００７０】
波形フォーマットデータＷＦだけでは出力する波形を特定することができない。このため、パターンデータＰＤを用いている。パターンデータＰＤは波形フォーマットデータＷＦが示す波形のパターンを示しており、パターンデータＰＤと波形フォーマットデータＷＦとにより波形が特定される。パターンデータＰＤは２ビットになっており、上位ビットはダブルパターンモードの波形出力を行うときに使用される。
【００７１】
ＮＲＺはレート信号の間に１回のエッジ変化を生じさせる波形であり、レート信号の終了時に「１」であったとしても積極的に値を「０」には戻さない。従って、レート信号の間の波形の変化は「０」→「１」または「１」→「０」になる。パターンデータＰＤは何れの論理であるかを示しており、「０１」であれば前者、「００」であれば後者を示している。
【００７２】
ＲＺはレート信号の終了時に必ずゼロに戻す波形であり、「０」→「１」→「０」の変化を生じる場合と「１」→「０」の変化を生じる場合との２つがある。前者の場合はパターンデータＰＤが「０１」により特定され、後者の場合は「００」で特定される。従って、ＲＺはレート信号の間に最大で２回の波形変化を生じる。
【００７３】
Ｒ１はレート信号の終了時に必ず「１」に戻す波形であり、「１」→「０」→「１」の変化を生じる場合と「０」→「１」の変化を生じる場合との２つがある。前者の場合はパターンデータＰＤが「０１」により特定され、後者の場合は「００」で特定される。Ｒ１の場合もレート信号の間に最大で２回の波形変化を生じる。
【００７４】
ＳＢＣはレート信号の間に値が「１」の前後が「０」となるように変化させ、または「０」の前後が「１」となるように変化させる波形である。前者の場合はパターンデータＰＤが「０１」により特定され、後者の場合は「００」で特定される。ＳＢＣの場合はレート信号の間に最大３回の波形変化を生じる。
【００７５】
以上のようにして、パターンデータＰＤを用いて波形の論理を決定している。これらは、ノーマルモードのものであったが、ダブルパターンモードの場合も同様である。ノーマルモードは、レート信号の間に１つの波形を出力し、ダブルパターンモードはレート信号の間に同一波形を２回まで出力可能にしている。ただし、波形発生ユニット２からはレート信号の間に出力する波形は１つであり、ダブルパターンモードにおいてはレート信号の間に同一波形が２回出力されるが、これ２つの波形を１つの波形としている。
【００７６】
ダブルパターンモードでは、「０」→「１」→「０」の変化を生じるＲＺ波形または「１」→「０」→「１」の変化を生じるＲ１波形の何れかのみがダブルパターンモードに使用され、ＮＲＺおよびＳＢＣはダブルパターンモードには使用されない。
【００７７】
ダブルパターンモードはレート信号の時間を前半と後半とに分割する。そして、パターンデータＰＤの上位ビットは前半における波形の発生制御に用いられ、下位ビットは後半における波形の発生制御に用いられる。パターンデータＰＤが「００」のときに波形を生じさせず、「０１」のときにレート信号の後半にＲＺ波形を生じさせ、「１０」のときにレート信号の前半にＲＺ波形を生じさせ、「１１」のときに前半および後半の両方にＲＺ波形を生じさせる。
【００７８】
Ｒ１の場合も同様であり、レート信号を前半と後半とに分割して、パターンデータＰＤが「００」のときに波形を生じさせず、「０１」のときにレート信号の後半にＲ１波形を生じさせ、「１０」のときにレート信号の前半にＲ１波形を生じさせ、「１１」のときに前半および後半の両方にＲ１波形を生じさせる。
【００７９】
以上のようにして、波形フォーマットデータＷＦおよびパターンデータＰＤにより出力する波形が特定される。駆動制御部２３は特定された波形に応じてタイミング制御信号ＴＣＳを出力する。これがエッジ制御である。次に、タイミング制御について説明する。エッジ制御により所定のタイミングエッジ発生回路１４を駆動させることはできるが、駆動するタイミングエッジ発生回路１４に所定のタイミングデータＴＤを入力させなければならない。
【００８０】
このために、タイミングデータ特定部３２は所定のタイミングエッジ発生回路１４に所定のタイミングデータＴＤが入力されるようにタイミングデータ出力部１２の特定を行っている。このために、特定データＳＤを生成しており、特定されたタイミングデータ出力部１２からタイミングデータＴＤが出力されるように制御している。
【００８１】
タイミングデータ特定部３２はテーブル変更部３４と同じ真理値テーブルＴＴを有しており、つまり波形発生モードデータＷＭに応じて複数の真理値テーブルＴＴを有している。なお、タイミングデータ特定部３２とテーブル変更部３４とのそれぞれに真理値テーブルＴＴを持たせなくても、真理値テーブルＴＴを所定の記憶部に記憶させておき、当該記憶部から真理値テーブルＴＴをタイミングデータ特定部３２とテーブル変更部３４とのそれぞれが読み出すようにしてもよい。
【００８２】
タイミングデータ特定部３２は、波形発生モードデータＷＭに応じた真理値テーブルＴＴに基づいて、波形フォーマットデータＷＦおよびパターンデータＰＤに対応した出力データの読み出しを行う。波形フォーマットデータＷＦおよびパターンデータＰＤにより波形の特定が行われ、特定された波形のタイミング制御信号ＴＣＳが認識される。つまり、何れのタイミングエッジ発生回路１４を駆動するかが認識される。
【００８３】
出力データにはマトリクス制御信号ＭＣＳも含まれており、これによりマトリクス回路１３により入れ替え制御を行うか否かが認識される。従って、特定された波形に対応するタイミング制御信号ＴＣＳおよびマトリクス制御信号ＭＣＳからタイミングデータＴＤを出力するタイミングデータ出力部１２が特定される。この特定されたタイミングデータ出力部１２を特定データＳＤとして生成する。
【００８４】
そして、各タイミングデータ出力部１２は特定データＳＤに基づいて、特定されたタイミングデータ出力部１２にタイミングデータＴＤを設定する。これにより、タイミング制御が行われる。
【００８５】
前述したように駆動制御部２３はエッジ制御を行うが、他にマトリクス回路１３の制御を行っている。マトリクス回路１３の制御は前述したように、各セットＡ、Ｂ、ＣにおけるタイミングデータＴＤの入れ替え制御であり、各セットの１つのタイミングデータＴＤを波形立ち上げ用と立ち下げ用との両者に使用可能にしている。
【００８６】
これにより、例えばＮＲＺのようにエッジ変化が１回の波形の場合には、タイミングデータ出力部１２−１および１２−２を使用することなく、タイミングデータ出力部１２−１を固定して使用することができる。
【００８７】
前述したように、制御装置３からは波形出力単位に含まれる全波形の制御データを一括して纏めてバス５を介して出力され、波形フォーマット保持部２１、パターンメモリ１８、タイミングデータ出力部１２に全てが設定される。よって、波形出力単位の全波形が出力されるまでは、波形発生ユニット２の内部で動作を完結することができる。
【００８８】
そして、波形フォーマット保持部２１からはレート信号ごとに波形フォーマットデータＷＦが出力され、パターンメモリ１８からもレート信号ごとにパターンデータＰＤが出力される。同様に、各タイミングデータ出力部１２からは、特定データＳＤにより特定されたタイミングデータ出力部１２からタイミングデータＴＤが出力される。
【００８９】
駆動制御部２３はレート信号ごとに入力される波形フォーマットデータＷＦおよびパターンデータＰＤに基づいてテーブル記憶部２２の真理値テーブルＴＴを参照して、タイミング制御信号ＴＣＳおよびマトリクス制御信号ＭＣＳをレート信号ごとに出力する。
【００９０】
各タイミングデータ出力部１２はレート信号ごとに特定されたタイミングデータ出力部１２からタイミングデータＴＤを出力しており、マトリクス回路１３に入力される。マトリクス回路１３はマトリクス制御信号ＭＣＳに基づいてタイミングデータＴＤを入れ替えるか否かの制御を行う。これにより、タイミングデータＴＤを波形発生用と波形立ち下げ用との何れに使用するかが定められる。
【００９１】
マトリクス回路１３を出力したタイミングデータＴＤはタイミングエッジ発生回路１４に入力される。タイミングエッジ発生回路１４にはタイミング制御信号ＴＣＳが入力されており、所定のタイミングエッジ発生回路１４のみがタイミングエッジＴＥを発生する。タイミングデータＴＤは特定データＳＤに基づいて駆動されるタイミングエッジ発生回路１４に入力されるようになっている。これにより、レート信号を基準としてタイミングデータＴＤが規定するタイミングを遅延させた適切なタイミングでタイミングエッジＴＥが発生する。
【００９２】
そして、タイミングエッジ集約ゲート１６−１、１６−２により集約されて、フリップフロップ１７から波形出力がされる。タイミングデータＴＤはレート信号ごとに出力され、タイミング制御信号ＴＣＳおよびマトリクス制御信号ＭＣＳはレート信号ごとに出力されることから、レート信号ごとに所望の波形が出力される。
【００９３】
波形出力単位の全ての波形出力が終了することにより、１つの波形出力単位の出力が完了する。制御装置３は次の波形出力単位を出力するために、波形発生情報記憶部３１から波形出力単位の波形発生情報を読み出して、同様の処理を行う。このとき、制御データ出力部３３は波形発生モードデータＷＭを読み出して、テーブル変更部３４に出力する。
【００９４】
波形発生モードデータＷＭはノーマルモードとダブルパターンモードとを切り替えるためのデータである。ノーマルモードとダブルパターンモードとは異なる波形出力単位になるため、レート信号ごとには切り替わらず、波形出力単位ごとに切り替わる。つまり、１つの波形出力単位に含まれる波形発生モードデータＷＭは同じ値になっている。
【００９５】
波形出力単位の切り替わりのときに、テーブル変更部３４はバス５を介してテーブル記憶部２２が記憶している真理値テーブルＴＴを書き換える。この書き換えはバス５を介して制御データを出力するタイミングで行うようにしている。真理値テーブルＴＴの書き換えはバス５を介して行うため、バス速度以上には高速にできないが、波形出力単位の切り替わりのときに制御データと並行して出力するため、高速性は要求されない。このため、書き換えのための十分な時間を確保することができる。勿論、制御データを出力するときに常に真理値テーブルＴＴの書き換えを行うとは限らず、書き換えの必要がない場合（真理値テーブルＴＴに変更がない場合）には、書き換え制御は行わない。
【００９６】
そして、新たにレート信号ごとに波形を発生する。このとき、テーブル記憶部２２が記憶している真理値テーブルＴＴは書き換わっており、前回の波形出力単位のときから入力データと出力データとの関係が変化している。つまり、同じ入力データ（波形フォーマットデータＷＦおよびパターンデータＰＤ）を入力しても、異なる出力データ（タイミング制御信号ＴＣＳおよびマトリクス制御信号ＭＣＳ）が出力される。
【００９７】
ここでは、ノーマルモード用の真理値テーブルＴＴとダブルパターンモード用の真理値テーブルＴＴとに書き換え可能にしているため、前回のモードとは異なる波形出力が可能になる。つまり、テーブル記憶部２２を書き換えることで、入力データと出力データとの関係性を変更することができる。
【００９８】
そして、タイミングデータ特定部３２は入力する波形発生モードデータＷＭが変化している。これにより、参照する真理値テーブルＴＴが前回と異なるものになり、特定データＳＤが変化する。従って、エッジ制御およびタイミング制御が変化するため、新たな波形出力を行うことができる。
【００９９】
以上説明したように、真理値テーブルＴＴの内容を書き換えることで、入力データの構成や出力データの構成、入力データと出力データとの関係を自由に変更することができる。例えば、前述した４種類の波形に新たな波形の種類を追加するときは、真理値テーブルＴＴを所望の入出力関係となるように書き換えを行うことで対応することができる。また、新たな種類の波形を表現するために、波形フォーマットデータＷＦのビット数を増やす必要があるが、真理値テーブルＴＴの入力データのビット数を増やすだけで、対応することが可能になる。
【０１００】
同様に、タイミングエッジ発生回路１４やマトリクス回路１３の個数が増えたとき等においては、出力データのビット数が増えるが、単に真理値テーブルＴＴの出力データのビット数を増やせばよいため、容易に対応することは可能である。
【０１０１】
本発明では、背景技術で説明したような論理回路の変更を要しないため、論理回路の設計や検証が必要なくなり、タイミングエッジ発生の再調整も必要なくなる。これにより、余計な工程および構成を要することなく、短時間で自由な波形を出力させることができるようになる。
【０１０２】
また、前述した例では、ノーマルモードとダブルパターンモードとの切り替わりのときに真理値テーブルＴＴを書き換えるようにしたが、これ以外の場合でも格別の有利な効果を奏する。その１つとして従来製品との互換性がある。波形発生情報記憶部３１に記憶される波形発生情報のパターンデータＰＤや波形フォーマットＷＦ等は、所定のプログラムとして設定されていることが多い。
【０１０３】
このとき、当該プログラムに設定するパターンデータＰＤや波形フォーマットＷＦ等は所定の仕様を満たすようにルール設定がされている。例えば、パターンデータＰＤは前述のように２ビットとして、且つそのパターンの意味には統一的なルールが適用される仕様になっている。従って、従来使用していた半導体試験装置から新規な半導体試験装置を使用するような場合や仕様の異なる他の半導体試験装置を使用するような場合等は、プログラムの仕様を変更しなければならない。
【０１０４】
このとき、本発明のようにテーブル記憶部２２に記憶させる真理値テーブルＴＴを新規或いは他の半導体試験装置の仕様に合致するように変更することにより、容易に対応することが可能になる。このため、従来製品や他の製品との互換性を高めた柔軟な波形発生装置にすることができる。
【０１０５】
次に、出力する波形の一例について説明する。最初に「１」→「０」に変化するノーマルモードのＮＲＺ波形について説明する。この波形は、レート信号を基準にして時間Ｔ１の経過後に波形を立ち下げるようにしている。
【０１０６】
このＮＲＺ波形は、波形フォーマットデータＷＦが「００」により特定され、またパターンデータＰＤが「００」により特定される。駆動制御部２３は４ビットの「００００」に基づいて、真理値テーブルＴＴを参照する。ここでは、ノーマルモードであるため、真理値テーブルＴＴは図４のようになっている。従って、タイミング制御信号ＴＣＳは「００００１０」、マトリクス制御信号ＭＣＳは「００１」が生成される。
【０１０７】
また、タイミングデータ特定部３２は波形発生モードデータＷＭによりノーマルモード用の真理値テーブルＴＴに基づいて、波形フォーマットデータＷＦおよびパターンデータＰＤに対応する特定データＳＤを生成する。ここでは、タイミングエッジ発生回路１４−２が駆動されることになるが、マトリクス回路１３Ａで入れ替え制御がされるため、タイミングデータ生成部１２−１が特定される。よって、特定データＳＤは当該タイミングデータ生成部１２−１を示す。
【０１０８】
従って、特定データＳＤにより特定されるタイミングデータ出力部１２−１から出力したタイミングデータＴＤ−１がマトリクス回路１３Ａで入れ替えられて、タイミングエッジ発生回路１４−２にタイミングデータＴＤ−１を入力させることができる。そして、タイミングエッジ発生回路１４−２がタイミング制御信号ＴＣＳにより駆動制御がされていることから、タイミングエッジ発生回路１４−２はレート信号から時間Ｔ１の経過後にタイミングエッジＴＥ−２を出力する。
【０１０９】
そして、タイミングエッジ集約ゲート１６−２からフリップフロップ１７のリセット側に入力されて、レート信号から時間Ｔ１の経過後に立ち下がるＮＲＺ波形が出力される。なお、タイミングデータ出力部１２−２を特定して、マトリクス回路１３Ａが入れ替え制御を行わない場合でも、タイミングデータ出力部１２−２が時間Ｔ１を規定するタイミングデータＴＤ−２を出力すれば、同じ波形が出力される。従って、このように設定してもよい。
【０１１０】
ただし、この場合には、同じＮＲＺ波形でも、パターンデータＰＤの値によって特定するタイミングデータ出力部１２が１２−１であるか、１２−２であるかが異なるようになる。そこで、マトリクス回路１３Ａで入れ替え制御を行うことで、パターンデータＰＤの値によらず、特定するタイミングデータ出力部１２を１２−１に固定するようにしている。
【０１１１】
次のタイミングで「０」→「１」→「０」に変化するＲＺ波形を出力する場合について説明する。この場合は、波形フォーマットデータＷＦは「０１」、パターンデータＰＤは「０１」になる。そして、駆動制御部２３は「０１０１」を入力データとして真理値テーブルＴＴを参照して、タイミング制御信号ＴＣＳ、マトリクス制御信号ＭＣＳをそれぞれ「００００１１」、「０００」として生成する。
【０１１２】
タイミングデータ特定部３２は、真理値テーブルＴＴに基づいて、タイミング制御信号ＴＣＳおよびマトリクス制御信号ＭＣＳからタイミングデータ生成部１２−１および１２−２を特定する。そして、タイミングデータ出力部１２−１、１２−２は、タイミングデータＴＤ−１（時間Ｔ１）、ＴＤ−２（時間Ｔ２：Ｔ２＞Ｔ１）を出力する。
【０１１３】
これにより、タイミングデータＴＤ−１およびＴＤ−２は入れ替え制御がされず、タイミングエッジ発生回路１４−１および１４−２に入力される。そして、タイミングエッジ発生回路１４−１からレート信号を基準として時間Ｔ１の経過後にタイミングエッジＴＥ−１が出力される。また、タイミングエッジ発生回路１４−２からレート信号を基準として時間Ｔ２の経過後にタイミングエッジＴＥ−２が出力される。
【０１１４】
フリップフロップ１７のセット側にはタイミングエッジＴＥ−１が入力され、リセット側にはＴＥ−２が入力されるため、レート信号を基準として時間Ｔ１経過後に波形が立ち上がり、Ｔ２経過後に波形が立ち下がる前記のＲＺ波形が出力される。
【０１１５】
なお、「１」→「０」→「１」のように変化するＲ１波形の場合には、前記のＲＺ波形とほぼ同じデータを用いることができ、マトリクス制御信号ＭＣＳを「００１」にするだけで波形出力が可能になる。つまり、タイミングデータＴＤ−１とＴＤ−２とを入れ替えるだけで、波形立ち上げと立ち下げとを逆転することができ、Ｒ１波形の出力が可能になる。
【０１１６】
以上のようにして、多数の波形が連続して出力される。そして、全ての波形を出力したときに１つの波形出力単位の出力が完了する。次に、ダブルパターンモードの波形出力単位を実行する場合には、波形発生情報記憶部３１から波形出力単位の全ての波形発生情報を読み出す。このとき、波形発生モードデータＷＭに基づいて、テーブル変更部３４はテーブル記憶部２２の真理値テーブルＴＴをノーマルモード用からダブルパターンモード用に書き換える。また、タイミングデータ特定部３２はダブルパターンモードの真理値テーブルＴＴに基づいて、タイミングデータ出力部１２を特定する特定データＳＤを生成する。
【０１１７】
前述したように、ダブルパターンモード用の真理値テーブルＴＴとノーマルモード用の真理値テーブルＴＴは異なるものになる。例えば、波形フォーマットデータＷＦが「１０」、パターンデータＰＤが「０１」のときにおいて、図４のノーマルモードの場合には、タイミング制御信号ＴＣＳは「０００００１」になっており、マトリクス制御信号ＭＣＳは「０００」になっている。一方、図５のダブルパターンモードの場合には、タイミング制御信号ＴＣＳは「１１００００」、マトリクス制御信号ＭＣＳは「１００」になっている。
【０１１８】
つまり、ノーマルモードとダブルパターンモードとは異なる波形出力単位であるため、入力と出力との関係を変化させている。これにより、波形出力単位が異なるような場合であっても、波形出力単位に応じた真理値テーブルＴＴに書き換えを行うことで、適切な入力と出力との関係を得ることができる。
【０１１９】
次に、タイミング補正回路１５を用いたタイミング調整について説明する。各タイミングエッジ発生回路１４にはそれぞれ固有の遅延を生じていることは既に述べたとおりである。よって、各タイミングエッジ発生回路１４のタイミングにバラツキを生じており、正確な波形出力を行うためには、全てのタイミングエッジ発生回路１４のタイミング調整を行う必要がある。
【０１２０】
そこで、全てのタイミングエッジ発生回路１４から個別的に波形を出力させて、各波形の観測を行うことで、タイミング誤差を検出する。タイミング調整は１つの波形のみに基づいて行うのではなく、複数の波形を出力させて行う。つまり、複数のサンプルに基づいて調整を行うことで、調整精度を向上させている。このため、レート信号の間にエッジ変化を生じて、元に戻る波形を使用する。この波形としては、「０」→「１」→「０」に変化するＲＺ波形、または「１」→「０」→「１」に変化するＲ１波形を用いる。
【０１２１】
前記ＲＺ波形は立ち上がり用のタイミングを規定する奇数番のタイミングエッジ発生回路１４−１、１４−３、１４−５のタイミングを補正するときに使用される。つまり、最初に波形を立ち上げるときのタイミングを前記のタイミングエッジ発生回路１４が規定し、これを観測する。そして、複数のサンプルを検出するために、元に戻すようにしている。
【０１２２】
前記Ｒ１波形は立ち下り用のタイミングを規定する偶数番のタイミングエッジ発生回路１４−２、１４−４、１４−６のタイミングを補正するときに使用される。つまり、最初に波形を立ち下げるときのタイミングを前記のタイミングエッジ発生回路１４が規定し、これを観測する。そして、複数のサンプルを検出するために、元に戻すようにしている。
【０１２３】
タイミング調整を行うときには、タイミング調整用の真理値テーブルＴＴを用いる。そして、タイミングデータ特定部３２は真理値テーブルＴＴに対応して各タイミングエッジ発生部１４が駆動されるようにタイミングデータ出力部１２を特定する。
【０１２４】
例えば、タイミングエッジ発生回路１４−１および１４−２のタイミング調整を行うときには、１４−１にタイミングデータＴＤ−１を入力させ、１４−２にＴＤ−２を入力させる。同様に、１４−３および１４−４のタイミング調整を行うときには、タイミングデータＴＤ−３およびＴＤ−４を入力させる。また、１４−５および１４−６のタイミング調整を行うときには、タイミングデータＴＤ−５およびＴＤ−６を入力させる。
【０１２５】
これにより、ＲＺまたはＲ１を用いて、波形立ち上がりおよび波形立ち下りを観測して、タイミング誤差を検出して、検出したタイミング誤差の分をタイミングエッジ発生回路１４に補正する。この補正によりタイミング調整がされる。
【０１２６】
以上のような出力を可能にする真理値テーブルＴＴを用いる。この真理値テーブルＴＴはタイミング調整を行うための真理値テーブルＴＴになっており、前述してきた真理値テーブルＴＴとは異なるものになる。従って、タイミング調整を行うときには、テーブル記憶部２２の真理値テーブルＴＴを書き換えるようにする。また、真理値テーブルＴＴの書き換えに伴い、タイミングデータ特定部３２が特定するタイミングデータ出力部１２を変更するようにする。
【０１２７】
次に、複数のタイミングエッジ発生回路１４のうち一部のタイミングエッジ発生回路１４を判定用に用いた場合について説明する。図６はタイミングエッジ発生回路１４−１〜１４−４をＤＵＴ４に入力する波形を発生させるために用いており、１４−５および１４−６をＤＵＴ４から出力された信号を比較するために設けている。なお、この図において、マトリクス回路１３やタイミングデータ出力部１２等を省略しているが、これらの機構も備えているものになる。
【０１２８】
図６に示すように、新たにレベル比較回路４１と比較データ保持部（図中ではＤＬ）４２、４３と判定部（図中ではＣＭＰ）４４とを備えている。レベル比較回路４１にはＤＵＴ４からの信号が入力されている。ＤＵＴ４にはフリップフロップ１７から所望の波形が入力されており、当該波形に基づいてＤＵＴ４は信号（ＤＵＴ信号）を出力する。このＤＵＴ信号がレベル比較回路４１に入力される。
【０１２９】
レベル比較回路４１には所定の閾値が入力されており、当該閾値とＤＵＴ信号との電圧レベルの比較を行う。これにより、ＨｉｇｈレベルまたはＬｏｗレベルが生成される。比較結果は比較データ保持部４２および４３に入力される。比較データ保持部４２および４３は比較結果を保持する手段であり、所定のタイミングで保持した比較結果を出力する。
【０１３０】
比較データ保持部４２はタイミングエッジ発生回路１４−５が発生するタイミングエッジＴＥ−５をストローブ信号として入力する。同様に、比較データ保持部４３はタイミングエッジ発生回路１４−６が発生したタイミングエッジＴＥ−６をストローブ信号として入力する。そして、比較データ保持部４２、４３はストローブ信号のタイミングで比較結果を出力する。
【０１３１】
判定部４４は比較データ保持部４２、４３から出力される比較結果の他に期待値を入力する。この期待値は比較結果の良否判定を行うための基準となる値になる。期待値と比較結果が一致していればパス（良好）と判定し、不一致であればフェイル（不良）であると判定する。以上により、パスフェイル（良否）判定を行い、判定結果を出力する。
【０１３２】
図７はこの例における真理値テーブルＴＴを示している。前述してきた例では、全てのタイミングエッジ発生回路１４はＤＵＴ４の出力のみに用いていたが、この例では一部を判定用に用いている。よって、真理値テーブルＴＴは異なるものを用いる。図中において、ＤＲＶと示しているのは波形出力用であることを示している。従って、図７に示すように、波形出力用に使用されるタイミングエッジ発生回路１４は１４−１〜１４−４になる。
【０１３３】
一方、図中にＷＣＭＰ、ＣＭＰとして示しているのは判定用に用いる。つまり、タイミングエッジ発生回路１４−５および１４−６がタイミングエッジＴＥを発生する。なお、ＷＣＭＰ或いはＣＭＰの次の「０」、「１」、「Ｚ」、「Ｍ」は期待値を示しており、「Ｚ」はハイインピーダンス、「Ｍ」はマスク（判定しない）を示している。
【０１３４】
ＷＣＭＰはウィンドウコンパレートを示しており、２つのタイミングでパスフェイル判定を行う。このために、比較データ保持部４２、４３の２つを設けて、それぞれ異なるストローブ信号（タイミングエッジＴＥ−５およびＴＥ−６）のタイミングで判定結果を出力するようにしている。
【０１３５】
ＣＭＰの場合も同様であり、ストローブ信号を１つだけ発生しているため、タイミングエッジＴＥ−５のみを使用するように、タイミング制御信号ＴＣＳを出力すべく５ビット目のみを「１」にしている。なお、タイミングエッジＴＥ−６を使用するものであってもよい。
【０１３６】
以上のように、タイミングエッジ発生回路１４の一部を判定用に使用する場合には、入力データと出力データとの関係は、図４或いは図５のように全てのタイミングエッジ発生回路１４を波形出力用に使用していたものとは異なる。よって、この構成に適した真理値テーブルＴＴを用いるようにして、タイミング特定部３２は所定のタイミングデータ出力部１２を特定した特定データＳＤを生成する。そして、テーブル変更部３４はテーブル記憶部２２の真理値テーブルＴＴを書き換える。これにより、駆動するタイミングエッジ発生回路１４に所定のタイミングデータＴＤを入力させるができるようになる。
【符号の説明】
【０１３７】
１    半導体試験装置            ２    波形発生ユニット
３    制御装置            ４    ＤＵＴ
５    バス                １２    タイミングデータ出力部
１３    マトリクス回路            １４    タイミングエッジ発生回路
１７    フリップフロップ        １８    パターンメモリ
１９    波形制御部            ２１    波形フォーマット保持部
２２    テーブル記憶部            ２３    駆動制御部
３１    波形発生情報記憶部        ３２    タイミングデータ特定部
３３    制御データ出力部        ３４    テーブル変更部
【図１】
2011237236.tif 000003
【図２】
2011237236.tif 000004
【図３】
2011237236.tif 000005
【図４】
2011237236.tif 000006
【図５】
2011237236.tif 000007
【図６】
2011237236.tif 000008
【図７】
2011237236.tif 000009
【図８】
2011237236.tif 000010