(57)【要約】【課題】  本発明では、配線における電圧降下に起因した表示ムラ、若しくはＴＦＴの特性ばらつきに起因した表示ムラを抑制し、また高精細な表示を可能とする表示装置を提供することを課題とする。【解決手段】  本発明の表示装置は、映像信号を伝達するための第１の配線と、発光素子に電流を供給するための第２の配線とを有し、前記第１の配線と前記第２の配線とは互いに平行に延びており、絶縁膜を挟んで、少なくとも一部が重なるように形成されていることを特徴としている。【選択図】  図１
2011053711.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ上に第１の絶縁膜を有し、
前記第１の絶縁膜上に第１の配線を有し、
前記第１の配線上に第２の絶縁膜を有し、
前記第２の絶縁膜上に第２の配線及び画素電極を有し、
前記第１の配線と前記第２の配線とは、互いに平行に延びており、且つ、重なっており、
前記トランジスタのゲートは前記第１の配線及び前記第２の配線と重なっており、
前記トランジスタのソースまたはドレインの一方は前記第２の配線と電気的に接続されており、
前記トランジスタのソースまたはドレインの他方は前記画素電極と電気的に接続されていることを特徴とする表示装置。
【請求項２】
請求項１において、
前記第２の配線と前記画素電極が同じ層に形成されていることを特徴とする表示装置。
【請求項３】
請求項１または請求項２において、
前記トランジスタは、活性層が曲がりくねった形状であることを特徴とする表示装置。
【請求項４】
発光素子、第１のトランジスタ、第２のトランジスタ、第３のトランジスタ、第４のトランジスタ、容量素子、第１の配線、第２の配線、第３の配線、第４の配線及び第５の配線を有し、
前記第１のトランジスタ乃至前記第４のトランジスタ、前記第４の配線及び前記第５の配線上に第１の絶縁膜を有し、
前記第１の絶縁膜上に前記第３の配線を有し、
前記第３の配線上に前記第２の絶縁膜を有し、
前記第２の絶縁膜上に前記第１の配線と前記第２の配線を有し、
前記第１の配線、前記第２の配線及び前記第３の配線は互いに平行に伸びており、且つ、前記第３の配線に前記第１の配線及び前記第２の配線が重なるように形成され、
前記第１のトランジスタのゲートは、前記第１の配線に電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、前記発光素子に電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのソース又はドレインの一方に電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、前記第２の配線に電気的に接続され、
前記第２のトランジスタのゲートは、前記第３のトランジスタのソース又はドレインの一方と、前記第４のトランジスタのソース又はドレインの一方と、前記容量素子の一方の端子に電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、前記第３の配線と電気的に接続され、
前記第３のトランジスタのゲートは、前記第４の配線に電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第２の配線に電気的に接続され、
前記第４のトランジスタのゲートは、前記第５の配線に電気的に接続され、
前記容量素子の他方の端子は、前記第２の配線に電気的に接続されていることを特徴とする表示装置。
【請求項５】
請求項７において、
前記容量素子は、前記第２の配線と前記第２のトランジスタのゲートに前記第１の絶縁膜を挟むことにより形成されていることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の表示装置に関し、特に発光素子を備えたアクティ
ブマトリクス型の表示装置の配線構造に関する。
【背景技術】
【０００２】
近年、テレビ市場への参入を目的として、大型のエレクトロルミネッセンス（以後、Ｅ
Ｌと略記）表示装置の開発が進んでいる。
【０００３】
ここで、表示装置の大型化に伴い配線長が増大すると、電圧降下が生じるという問題が
ある。電圧降下が生じると、ＥＬ素子に掛かる電圧が場所ごとに変わるため、表示ムラを
引き起こしてしまうという問題がある。
【０００４】
上記の問題を解決するために、配線の膜厚を厚くした場合、成膜やエッチング等の工程
に多大な負担がかかる。また、配線の線幅を長くした場合も、基板上において配線が占め
る面積比率が大きくなり、高精細な表示装置を作製することが困難となる。
【０００５】
また、表示装置が大型化すると、特にアクティブマトリクス型の表示装置に置いては、
ＥＬ素子に電気的信号を伝達するための薄膜トランジスタ（以後、ＴＦＴという）の基板
面内での特性ばらつきが大きくなり、表示ムラを生じる要因となる。
【０００６】
ＴＦＴの特性ばらつきに起因した表示ムラを低減するための試みは、主にＥＬ素子を駆
動するための回路構成を工夫することにより行われている（例えば、特許文献１）。しか
しながら、ＴＦＴの特性ばらつきを補償するための回路を設けることにより、基板面内に
おける当該回路の占有率が高くなり、画素部の開口率が低くなるといった問題が生じる。
【０００７】
以上のように、表示装置の高精細化と、配線における電圧降下又はＴＦＴの特性ばらつ
きに起因した表示ムラの抑制を両立することは難しい。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−５７１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以上の問題を鑑み、本発明では、配線における電圧降下に起因した表示ムラを抑制でき
、また高精細な表示装置を提供することを課題とする。また、ＴＦＴの特性ばらつきに起
因した表示ムラを抑制し、また高精細な表示を可能とする表示装置を提供することを課題
とする。
【課題を解決するための手段】
【００１０】
本発明の表示装置は、映像信号を伝達するための第１の配線と、発光素子に電流を供給
するための第２の配線とを有し、前記第１の配線と前記第２の配線とは互いに平行に延び
ており、絶縁膜を挟んで、少なくとも一部が重なるように形成されていることを特徴とし
ている。なお、発光素子は、一対の電極間に発光層が挟まれた構成と成っている。
【００１１】
第１の配線が第２の配線よりも上層となるように重なってもよいし、若しくは第１の配
線が第２の配線よりも下層となるように重なってもよい。
【００１２】
第１の配線と第２の配線とは必ずしも全ての領域が重なっている必要はなく、一部のみ
が重なっていてもよい。
【００１３】
なお、発光素子の電極は、第１の配線又は第２の配線のうち、上層に形成された方の配
線と、同じ層で形成してもよい。このような構成とすることにより、画素電極（一対にな
っている発光素子の電極のうち、発光素子に信号を伝達するための回路と接続している側
の電極）形成の際、新たに絶縁膜を設ける必要がなくなり、成膜工程やコンタクトホール
開孔などの工程が簡略化される。
【００１４】
上記のような構成とすることにより、第２の配線の線幅を長くして電圧降下を抑制する
場合において、第１の配線により占有される面の上方部又は下方部を有効に活用しながら
線幅を長くすることができる。従って、第２の配線の線幅の増加に起因した開口率の低下
を、極力低く抑えることができる。また、第１の配線と第２の配線が異なる層で形成され
ていることにより、第１の配線と第２の配線との間で生じる短絡を低減することもできる
。
【００１５】
また本発明の表示装置は、映像信号を伝達するための第１の配線と、発光素子に電流を
供給するための第２の配線と、前記第１の配線及び前記第２の配線と平行に延びた第３の
配線とを有し、前記第１の配線と前記第２の配線とは、同じ層で形成されており、前記第
３の配線は、前記第１の配線及び前記第２の配線よりも上層又は下層に、絶縁膜を挟んで
、前記第１の配線又は前記第２の配線と、少なくとも一部が重なるように形成されており
、前記第２の配線と第３の配線とは接続していることを特徴としている。
【００１６】
第１及び第２の配線が、第３の配線よりも上層となるように重なってもよいし、若しく
は第１および第２の配線が、第３の配線よりも下層となるように重なってもよい。
【００１７】
なお、発光素子の電極は、第１の配線又は第３の配線のうち、上層に形成された方の配
線と、同じ層で形成してもよい。このような構成とすることにより、画素電極形成の際、
新たに絶縁膜を設ける必要がなくなり、成膜工程やコンタクトホール開孔などの工程が簡
略化される。
【００１８】
上記のように、第１の又は第２の配線と、少なくとも一部が重なる第３の配線を設ける
ことにより、第１の又は第２の配線により占有される面の上方部又は下方部を有効に活用
しながら第２の配線の電圧降下を抑制することができる。
【００１９】
本発明の表示装置は、映像信号を伝達するための第１の配線と、発光素子に電流を供給
するための第２の配線と、前記第１の配線及び前記第２の配線と平行に延びた第３の配線
とを有し、前記第１の配線と前記第２の配線とは、絶縁膜を挟んで、少なくとも一部が重
なるように形成されており、前記第３の配線は、絶縁膜を挟んで、前記第１又は第２の配
線のいずれかひとつと、少なくとも一部が重なるように形成されており、前記第２の配線
と前記第３の配線とは接続していることを特徴としている。
【００２０】
第１の配線が第２の配線よりも上層となるように重なってもよいし、若しくは第１の配
線が第２の配線よりも下層となるように重なってもよい。
【００２１】
また第１の配線と第２の配線とは必ずしも全ての領域が重なっている必要はなく、一部
のみが重なっていてもよい。
【００２２】
第３の配線は、第１の配線よりも上層となるように重なってもよいし、若しくは第１の
配線よりも下層となるように重なってもよい。また、第２の配線よりも上層となるように
重なってもよいし、若しくは第２の配線よりも下層となるように重なってもよい。
【００２３】
なお、発光素子の電極は、第１の配線又は第２の配線又は第３の配線のうち最上層に形
成された配線と、同じ層で形成してもよい。このような構成とすることにより、画素電極
形成の際、新たに絶縁膜を設ける必要がなくなり、成膜工程やコンタクトホール開孔など
の工程が簡略化される。
【００２４】
上記のような構成とすることにより、第２の配線において生じる電圧降下をより低減す
ることができる。
【００２５】
以上のように、本発明を適用することにより、発光素子へ電流を供給するための配線の
電圧降下に起因した表示ムラを抑制し、高画質・高精細な表示装置を作製できる。
【００２６】
本発明の別の構成は、発光素子と、前記発光素子に流れる電流値を決定するための第１
のトランジスタと、映像信号によって前記発光素子の発光・非発光を決定する第２のトラ
ンジスタと、前記映像信号の入力を制御する第３のトランジスタと、前記映像信号に関わ
らず、前記発光素子を非発光状態にする第４のトランジスタと、前記第３のトランジスタ
に接続し、前記映像信号を伝達するための第１の配線と、前記第２のトランジスタに接続
し、前記第１及び第２のトランジスタを介して前記発光素子に電流を供給するための第２
の配線と、前記第１のトランジスタのゲート電極に接続する第３の配線とを有し、前記第
１の配線と前記第２の配線と前記第３の配線とは、互いに平行に延びており、また前記第
１の配線と前記第３の配線とは、同じ層で形成されており、さらに、第１の配線及び第３
の配線と、第２の配線とは、絶縁膜を挟んで、少なくとも一部が重なるように形成されて
いることを特徴としている表示装置である。
【００２７】
以上の構成とすることにより、ＴＦＴの特性ばらつきに起因した表示ムラを抑制し、さ
らに発光素子に電流を供給するための配線の電圧降下に起因した表示ムラを抑制すること
ができる。
【発明の効果】
【００２８】
本発明により、配線における電圧降下に起因した表示ムラを低減した、高画質・高精細
な表示装置を得ることができる。また、配線における電圧降下に起因した表示ムラと、ト
ランジスタの特性ばらつきに起因した表示ムラの両方を低減した、高画質・高精細な表示
装置を得ることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一態様について説明する図。
【図２】画素部の回路について示す図。
【図３】本発明の一態様について説明する図。
【図４】画素部の回路について示す図。
【図５】本発明の一態様について説明する図。
【図６】外部回路とパネルの概要を示す図。
【図７】信号線駆動回路の一構成例を示す図。
【図８】本発明を適用した電子機器の一例を示す図。
【図９】本発明の一態様について説明する図。
【図１０】本発明の一態様について説明する図。
【図１１】本発明の一態様について説明する図。
【発明を実施するための形態】
【００３０】
以下、本発明の一態様について図面を参照しながら説明する。但し、本発明は多くの異
なる態様で実施することが可能であり、本発明の趣旨及びその範囲から 逸脱することな
くその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
本発明の一態様について図１を用いて説明する。
【００３１】
図１は、本発明を適用した表示装置の画素部の上面図である。また図９は図１のＡ−Ａ
’における断面図である。
【００３２】
図１において、映像信号を伝達するための配線としてソース信号線１０１（１０１ａ、
１０１ｂ）、発光素子に電流を供給するための配線として電流供給線１０４（１０４ａ、
１０４ｂ）が設けられている。ソース信号線１０１と電流供給線１０４とは、絶縁膜を挟
んで異なる層に、重なって形成されている。また互いに平行に延びている。なお、本実施
の形態においては、ソース信号線１０１の全体と電流供給線１０４とが重なっているが、
ソース信号線１０１の一部と電流供給線１０４の一部とが重なるような構造であってもよ
い。いずれにしろ、ソース信号線の上方部を活用して、電流供給線１０４の線幅を長くす
ることができる。また、本実施の形態においては、ソース信号線１０１よりも上層に電流
供給線１０４が設けられているが、これに限らず、ソース信号線よりも下層に電流供給線
が設けられた構造としてもよい。
【００３３】
また、画素部には、ソース信号線１０１及び電流供給線１０４以外に、映像信号によっ
て前記発光素子の発光・非発光を決定する駆動用ＴＦＴ１１０と、前記映像信号の入力を
制御するスイッチング用ＴＦＴ１１１と、前記映像信号に関わらず、前記発光素子を非発
光状態にする消去用ＴＦＴ１１２とが設けられている。
【００３４】
本実施の形態では、電流供給線１０４は、ソース信号線１０１と同じ層に設けられた導
電膜１２０（１２０ａ、１２０ｂ）を介して、駆動用ＴＦＴ１１０に接続している。また
第１のゲート信号線１０２の一部がスイッチング用ＴＦＴ１１１のゲート電極として機能
する。また、第２のゲート信号線１０３（１０３ａ、１０３ｂ）の一部が消去用ＴＦＴ１
１２のゲート電極として機能する。さらに、駆動用ＴＦＴ１１０はソース信号線１０１と
同じ層に設けられた導電膜１２１（１２１ａ、１２１ｂ）を介して、発光素子の第１の電
極１３０（１３０ａ、１３０ｂ、１３０ｃ）と接続している。図１では図示していないが
、発光素子の第１の電極１３０が露出するように開口部が設けられた隔壁層、及び電界発
光層、発光素子の第２の電極が形成されている。発光素子の第１の電極１３０と、電界発
光層と、発光素子の第２の電極とが積層した部分は発光素子として機能する。
【００３５】
図９において、５１は電流供給線、５２はソース信号線、５３は発光素子の第１の電極
、５４は発光素子、５５は半導体層、５６はゲート電極、５７は隔壁層、５８，５９は絶
縁膜、６０は保護膜、６１は発光素子の第２の電極である。
【００３６】
本実施の形態に示した画素部の回路構成は、図２の回路図のようになっている。本実施
の形態では、駆動用ＴＦＴ２１０と、スイッチング用ＴＦＴ２１１と、消去用ＴＦＴ２１
２とが設けられた構成となっているが、これに限らず、例えば、駆動用ＴＦＴ２１０と、
スイッチング用ＴＦＴ２１１のみからなる回路構成としてもよいし、上記以外のＴＦＴ又
は配線を設けた回路構成としてもよい。いずれにしろ、回路構成は、本実施の形態に示し
たものには限定されものではない。
【００３７】
また、本実施の形態では、薄膜トランジスタ（ＴＦＴ）を用いているが、これに限らず
、例えばバルクのシリコンウエハやＳＯＩ（Silicon  On  Insulator)を用いて形成した
トランジスタであってもよい。トランジスタの構造に関しても、シングルゲート構造でも
よいし、あるいは複数のゲートを備えたマルチゲート構造でもよい。またトップゲート型
の構造でもよいし、ボトムゲート型のものでもよい。
【００３８】
本発明を適用することにより、ソース信号線により占有される面の上方部又は下方部を
有効に活用しながら電流供給線の線幅を長くし、電流供給線の電圧降下を抑制することが
できる。従って、特に下面発光型若しくは両面発光型の表示装置に於いて、電流供給線の
線幅の増加に起因した開口率の低下を、極力低く抑えることができる。これにより、電圧
降下に起因した表示ムラが少なく、また高精細な表示が可能な表示装置を作製できる。ま
た、ソース信号線と電流供給線が異なる層で形成されていることにより、ソース信号線と
電流供給線との間で生じる短絡を低減することができ、高画質な表示装置を作製できる。
また表示装置製造の歩留まりが向上する。
【００３９】
（実施の形態２）
本発明の一態様について図３を用いて説明する。
【００４０】
図３は、本発明を適用した表示装置の画素部の上面図である。また図１０は図３のＡ−
Ａ’における断面図である。
【００４１】
図３において、映像信号を伝達するための配線としてソース信号線３０１（３０１ａ、
３０１ｂ）、発光素子に電流を供給するための配線として電流供給線３０４（３０４ａ、
３０４ｂ）が設けられている。ソース信号線３０１と電流供給線３０４とは、同じ層に形
成されており、互いに平行に延びている。さらに、ソース信号線３０１と電流供給線３０
４の上には、絶縁膜を挟んで、ソース信号線３０１又は電流供給線３０４と平行に延びた
配線３０５が形成されている。また配線３０５と電流供給線３０４とは、接続孔を介して
接続している。なお、本実施の形態においては、ソース信号線３０１の一部と電流供給線
３０４全体とが、配線３０５と重なっている。しかし、これに限らず、ソース信号線の一
部と電流供給線の一部とが該配線と重なるような構造であってもよいし、若しくはソース
信号線全体と電流供給線全体とが該配線と重なるような構造であってもよい。いずれにし
ろ、電流供給線３０４の上方部を活用して、電流供給線３０４と接続する配線３０５を設
けることで、電流供給線３０４の電圧降下を抑制することができる。また、本実施の形態
においては、ソース信号線３０１および電流供給線３０４よりも上層に配線３０５が設け
られているが、これに限らず、配線３０５が、ソース信号線３０１および電流供給線３０
４よりも下層に設けられた構造としてもよい。
【００４２】
また、画素部には、ソース信号線３０１及び電流供給線３０４以外に、映像信号によっ
て前記発光素子の発光・非発光を決定する駆動用ＴＦＴ３１０と、前記映像信号の入力を
制御するスイッチング用ＴＦＴ３１１と、前記映像信号に関わらず、前記発光素子を非発
光状態にする消去用ＴＦＴ３１２とが設けられている。
【００４３】
図１０において、３０は電流供給線、３１は配線、３２はソース信号線、３３は発光素
子の第１の電極、３４は発光素子、３５は半導体層、３６はゲート電極、３７は隔壁層、
３８，３９は絶縁膜、４０は保護膜、４１は発光素子の第２の電極である。
【００４４】
本実施の形態では、第１のゲート信号線１０２の一部がスイッチング用ＴＦＴ３１１の
ゲート電極として機能する。また、第２のゲート信号線３０３の一部が消去用ＴＦＴ３１
２のゲート電極として機能する。さらに、駆動用ＴＦＴ３１０はソース信号線３０１と同
じ層に設けられた導電膜３２１（３２１ａ、３２１ｂ）を介して、発光素子の第１の電極
３３０（３３０ａ、３３０ｂ、３３０ｃ）と接続している。図１では図示していないが、
発光素子の第１の電極３３０が露出するように開口部が設けられた隔壁層、及び電界発光
層、発光素子の第２の電極が形成されている。発光素子の第１の電極３３０と、電界発光
層と、発光素子の第２の電極とが積層した部分は発光素子として機能する。
【００４５】
本実施の形態に示した画素部の回路構成は、図２の回路図のようになっている。本実施
の形態では、駆動用ＴＦＴ２１０と、スイッチング用ＴＦＴ２１１と、消去用ＴＦＴ２１
２とが設けられた構成となっているが、これに限らず、例えば、駆動用ＴＦＴ２１０と、
スイッチング用ＴＦＴ２１１のみからなる回路構成としてもよいし、上記以外のＴＦＴ又
は配線を設けた回路構成としてもよい。いずれにしろ、回路構成は、本実施の形態に示し
たものには限定されものではない。
【００４６】
また、本実施の形態では、薄膜トランジスタ（ＴＦＴ）を用いているが、これに限らず
、例えばバルクのシリコンウエハやＳＯＩ（Silicon  On  Insulator)を用いて形成した
トランジスタであってもよい。トランジスタの構造に関しても、シングルゲート構造でも
よいし、あるいは複数のゲートを備えたマルチゲート構造でもよい。またトップゲート型
の構造でもよいし、ボトムゲート型のものでもよい。
【００４７】
本発明を適用することにより、ソース信号線により占有される面の上方部又は下方部を
有効に活用しながら電流供給線の線幅を長くし、電流供給線の電圧降下を抑制することが
できる。従って、特に下面発光型若しくは両面発光型の表示装置に於いて、電流供給線の
線幅の増加に起因した開口率の低下を、極力低く抑えることができる。これにより、電圧
降下に起因した表示ムラが少なく、また高精細な表示が可能な表示装置を作製できる。
【００４８】
（実施の形態３）
実施の形態１又は実施の形態２で示した表示装置では、電流供給線１０４又は配線３０
５と、発光素子の第１の電極１３０又は３３０とは同じ層で設けられている。
【００４９】
しかし、これに限らず、発光素子の第１の電極１３０，３３０を、絶縁膜を挟んで、電
流供給線１０４又は配線３０５よりも上層に設けた構造としてもよい。このような構造と
することにより、特に上面発光型の表示装置に於いては、開口部の設計に対する自由度が
上がり、開口率が向上する。
【００５０】
また、表示装置の製造工程に於いては、発光素子の第１の電極１３０や３３０を形成す
るための透明導電膜を成膜後の平坦化工程が容易になる場合がある。
【実施例１】
【００５１】
本実施例では、本発明を適用した表示装置の画素部の構成および駆動方法について説明
する。
【００５２】
図４において、映像信号を伝達するための配線としてソース信号線７０１（７０１ａ、
７０１ｂ）、発光素子に電流を供給するための配線として電流供給線７０４（７０４ａ、
７０４ｂ）が設けられている。ソース信号線７０１と電流供給線７０４とは、絶縁膜を挟
んで異なる層に、重なって形成されている。また互いに平行に延びている。さらに、ソー
ス信号線７０１と同じ層で、ソース信号線７０１と平行に延びた電源線７０５が設けられ
ている。ソース信号線７０１及び電源線７０５の全体と、電流供給線７０４とが重なって
おり、ソース信号線７０１及び電源線７０５の上方領域を活用して、線幅が十分に長く、
電圧降下が抑制された電流供給線７０４が形成されている。
【００５３】
なお、本実施例では、ソース信号線７０１及び電源線７０５よりも下層に電流供給線７
０４が設けられているが、これに限らず、ソース信号線よりも上層に電流供給線が設けら
れた構造としてもよい。また、電流供給線が、ソース信号線又は電源線の一部のみと重な
る構造であってもよい。
【００５４】
画素部には、ソース信号線７０１及び電流供給線７０４以外に、発光素子に流れる電流
値を決定するための電流制御用ＴＦＴ７１１と、映像信号によって前記発光素子の発光・
非発光を決定する駆動用ＴＦＴ７１０と、前記映像信号の入力を制御するスイッチング用
ＴＦＴ７１２と、前記映像信号に関わらず、前記発光素子を非発光状態にする消去用ＴＦ
Ｔ７１３とが設けられている。電流制御用ＴＦＴ７１１は、そのＬ／Ｗ（チャネル長／チ
ャネル幅）が駆動用ＴＦＴ７１０よりも大きくなるよう設計されており、活性層が曲がり
くねった形状をしている。
【００５５】
なお、図１１は図４のＡ−Ａ’における断面図である。図１１において、絶縁膜１８，
１９は有機膜で形成されている。また、絶縁膜１８の上にはスパッタ法により形成された
窒化膜が設けられている。なお、絶縁膜１８，１９は有機膜以外に酸化珪素膜などの無機
膜を用いて形成しても構わない。
【００５６】
ソース信号線７０４は、電流供給線７０１と同じ層に設けられた導電膜７２０（７２０
ａ、７２０ｂ）を介して、スイッチングＴＦＴ７１２に接続している。また第１のゲート
信号線７０２の一部がスイッチング用ＴＦＴ７１２のゲート電極として機能する。また、
第２のゲート信号線７０３の一部が消去用ＴＦＴ７１３のゲート電極として機能する。さ
らに、電源線７０５は、電流制御用ＴＦＴ７１１のゲート電極に接続している。そして電
流制御用ＴＦＴ７１１はソース信号線１０１と同じ層に設けられた導電膜７２０を介して
、発光素子の第１の電極７３０（７３０ａ、７３０ｂ、７３０ｃ）と接続している。発光
素子の第１の電極７３０と電流供給線７０１とは、同じ層で形成されている。図４では図
示していないが、発光素子の第１の電極７３０が露出するように開口部が設けられた隔壁
層、及び電界発光層、陰極が形成されている。発光素子の第１の電極７３０と、電界発光
層と、発光素子の第２の電極とが積層した部分は発光素子として機能する。
【００５７】
図１１において、１０は電流供給線、１１は電源線、１２はソース信号線、１３は発光
素子の第１の電極、１４は発光素子、１５は半導体層、１６はゲート電極、１７は隔壁層
、１８，１９は絶縁膜、２０は保護膜、２１は発光素子の第２の電極である。
【００５８】
本実施例の画素部の回路構成は、図５の回路図のようになっている。
【００５９】
図５では駆動用ＴＦＴ８１１および電流制御用ＴＦＴ８１０をｐチャネル型トランジス
タとし、電流制御用ＴＦＴ８１０のドレインと発光素子８４０の陽極とを接続している。
本実施例では、発光素子の第１の電極７３０が陽極として機能し、発光素子の第２の電極
が陰極として機能する。逆に駆動用ＴＦＴ８１１および電流制御用ＴＦＴ８１０をｎチャ
ネル型ＴＦＴとするならば、電流制御用ＴＦＴ８１０のソースと発光素子８４０の陰極と
を接続する。この場合、発光素子の第１の電極７３０が陰極として機能し、発光素子の第
２の電極が陽極として機能する。
【００６０】
次に、図５に示した画素の駆動方法について説明する。図５に示す画素は、その動作を
書き込み期間、保持期間とに分けて説明することができる。まず書き込み期間において第
１のゲート信号線８０２が選択されると、第１のゲート信号線８０２にゲートが接続され
ているスイッチング用ＴＦＴ８１２がオンになる。そして、ソース信号線８０１に入力さ
れた映像信号が、スイッチング用ＴＦＴ８１２を介して駆動用ＴＦＴ８１１のゲートに入
力される。なお、電流制御用ＴＦＴ８１０はゲートが電源線８０５に接続されているため
、常にオン状態である。
【００６１】
映像信号によって駆動用ＴＦＴ８１１がオンになる場合は、電流供給線８０４を介して
電流が発光素子８４０に供給される。このとき駆動用ＴＦＴ８１１は線形領域で動作して
いるが、発光素子８４０に流れる電流は、飽和領域で動作する電流制御用ＴＦＴ８１０と
発光素子８４０の電圧電流特性によって決まる。そして発光素子８４０は、供給される電
流に見合った輝度で発光する。
【００６２】
また映像信号によって電流制御用ＴＦＴ８１０がオフになる場合は、発光素子８４０へ
の電流の供給は行なわれず、発光素子８４０は発光しない。
【００６３】
保持期間では、第１のゲート信号線８０２の電位を制御することでスイッチング用ＴＦ
Ｔ８１２をオフにし、書き込み期間において書き込まれた映像信号の電位を保持する。書
き込み期間において駆動用ＴＦＴ８１１をオンにした場合、映像信号の電位は容量素子８
１４によって保持されているので、発光素子８４０への電流の供給は維持されている。逆
に、書き込み期間において駆動用ＴＦＴ８１１をオフにした場合、発光素子８４０への電
流の供給は行なわれていない。なお、本実施例では容量素子８１４を設けた回路になって
いるが、特に設けなくてもよい。
【００６４】
消去期間では、第２のゲート信号線８０３が選択されて消去用ＴＦＴ８１３がオンにな
り、電流供給線８０４の電位が消去用ＴＦＴ８１３を介して駆動用ＴＦＴ８１１のゲート
に与えられる。よって、駆動用ＴＦＴ８１１がオフになるため、発光素子８４０に強制的
に電流が供給されない状態を作り出すことができる。
【００６５】
上記構成により、駆動用ＴＦＴ８１１は飽和領域で動作する。このため電流制御用ＴＦ
Ｔ８１０のソース・ドレイン間電圧（Ｖｄｓ）に対するドレイン電流の変動は小さく、駆
動用ＴＦＴ８１１のゲート・ソース間電圧（Ｖｇｓ）の僅かな変動は、発光素子８４０に
流れる電流に影響しない。発光素子８４０に流れる電流は飽和領域で動作する電流供給用
ＴＦＴ８１０により決定される。よって、電流制御用ＴＦＴ８１０のゲート・ソース間に
設けられた容量素子８１４まの容量を大きくしたり、スイッチング用ＴＦＴ８１２のオフ
電流を低く抑えなくても、発光素子８４０に流れる電流に影響しない。また、駆動用ＴＦ
Ｔ８１１のゲートにつく寄生容量による影響も受けない。このため、ＴＦＴの特性ばらつ
き等に起因した輝度ばらつきが減り、表示ムラを低減することができる。
【００６６】
本実施例に於いて、発光素子８４０は、発光素子の第１の電極７３０及び発光素子の第
２の電極は透明導電膜で形成されている。従って、上面及び下面（電界発光層を中心とし
て、ＴＦＴが形成された側を下面、その反対側を上面という。）の両側から光を採光する
ことができる。但し、これに限らず、上面のみ、若しくは下面のみから採光できる構造の
表示装置としてもよい。
【００６７】
本発明を適用することにより、ソース信号線及び電源線により占有される面の下方部を
有効に活用しながら電流供給線の線幅を長くし、電流供給線の電圧降下を抑制することが
できる。従って、本実施例のように、下面側から採光する型の表示装置に於いて、電流供
給線の線幅の増加に起因した開口率の低下を、極力低く抑えることができる。これにより
、電圧降下に起因した表示ムラが少なく、また高精細な表示が可能な表示装置を作製でき
る。さらに、本実施例に示したような回路構成を有することにより、ＴＦＴの特性ばらつ
きに起因した表示ムラも低減でき、非常に高画質な表示画像を得ることができる。
【実施例２】
【００６８】
本実施例では、実施例１で示した画素部を有するアクティブマトリクス型の表示装置の
構成及び駆動について説明する。
【００６９】
図６に外部回路のブロック図とパネルの概略図を示す。
【００７０】
図６に示すように、本発明を適用したアクティブマトリクス型表示装置は外部回路３０
０４及びパネル３０１０を有する。外部回路３００４はＡ／Ｄ変換部３００１、電源部３
００２及び信号生成部３００３を有する。Ａ／Ｄ変換部３００１はアナログ信号で入力さ
れた映像データ信号をデジタル信号に変換し、信号線駆動回路３００６へ供給する。電源
部３００２はバッテリーやコンセントより供給された電源から、それぞれ所望の電圧値の
電源を生成し、信号線駆動回路３００６、走査線駆動回路３００７、ＯＬＥＤ素子３０１
１、信号生成部３００３等に供給する。信号生成部３００３には、電源、映像信号及び同
期信号等が入力され、各種信号の変換を行う他、信号線駆動回路３００６及び走査線駆動
回路３００７を駆動するためのクロック信号等を生成する。
【００７１】
外部回路３００４からの信号及び電源はＦＰＣを通し、パネル３０１０内のＦＰＣ接続
部３００５から内部回路等に入力される。
【００７２】
また、パネル３０１０はガラス基板３００８上に、ＦＰＣ接続部３００５、内部回路が
配置され、また、ＯＬＥＤ素子３０１１を有する。内部回路は信号線駆動回路３００６、
走査線駆動回路３００７及び画素部３００９を有する。図６には例として実施形態１に記
載の画素を採用しているが、前記画素部３００９に本発明の実施形態に挙げたいずれかの
画素構成を採用することができる。
【００７３】
基板中央には画素部３００９が配置され、その周辺には、信号線駆動回路３００６及び
走査線駆動回路３００７が配置されている。ＯＬＥＤ素子３０１１及び、前記発光素子の
対向電極は画素部３００９全体面に形成されている。
【００７４】
より詳しく、図７に信号線駆動回路３００６のブロック図を示す。
【００７５】
信号線駆動回路３００６はＤ−フリップフロップ４００１を複数段用いてなるシフトレ
ジスタ４００２、データラッチ回路４００３、ラッチ回路４００４、レベルシフタ４００
５及びバッファ４００６等を有する。
【００７６】
入力される信号はクロック信号線（Ｓ−ＣＫ）、反転クロック信号線（Ｓ−ＣＫＢ）、
スタートパルス（Ｓ−ＳＰ）、デジタル映像信号（ＤＡＴＡ）及びラッチパルス（Ｌａｔ
ｃｈＰｕｌｓｅ）とする。
【００７７】
まず、クロック信号、クロック反転信号及びスタートパルスのタイミングに従って、シ
フトレジスタ４００２より、順次サンプリングパルスが出力される。サンプリングパルス
はデータラッチ回路４００３へ入力され、そのタイミングで、デジタル映像信号を取り込
み、保持する。この動作が一列目から順に行われる。
【００７８】
最終段のデータラッチ回路４００３においてデジタル映像信号の保持が完了すると、水
平帰線期間中にラッチパルスが入力され、データラッチ回路４００３において保持されて
いるデジタル映像信号は一斉にラッチ回路４００４へと転送される。その後、レベルシフ
タ４００５においてレベルシフトされ、バッファ４００６において整形された後、信号線
Ｓ１からＳｎへ一斉に出力される。その際、走査線駆動回路３００７によって選択された
行の画素へ、Ｈレベル、Ｌレベルが入力され、ＯＬＥＤ素子３０１１の発光、非発光を制
御する。
【００７９】
本実施例にて示したアクティブマトリクス型表示装置はパネル３０１０と外部回路３０
０４が独立されているが、これらを同一基板上に一体形成して作製してもよい。また、表
示装置は例として、ＯＬＥＤを使用したものとしたが、ＯＬＥＤ以外の発光素子を利用し
た発光装置でもよい。また、信号線駆動回路３００６内にレベルシフタ４００５及びバッ
ファ４００６が無くてもよい。
【実施例３】
【００８０】
本実施例においては、本発明を適用した電子機器について説明する。本発明を適用した
表示装置は、様々な電子機器に搭載して高画質・高精細な表示を得ることができる。また
テレビなどの大型の表示装置のみならず、携帯電話などの小型の電子機器にも搭載するこ
とができる。
【００８１】
図８（Ａ）は表示装置であり、筐体５５０１、支持台５５０２、表示部５５０３を含む
。本発明は表示部５５０３を有する表示装置に適用が可能である。
【００８２】
図８（Ｂ）はビデオカメラであり、本体５５１１、表示部５５１２、音声入力５５１３
、操作スイッチ５５１４、バッテリー５５１５、受像部５５１６などによって構成されて
いる。
【００８３】
図８（Ｃ）は、本発明を適用して作製したコンピュータであり、本体５５０１、筐体５
５０２、表示部５５０３、キーボード５５０４などによって構成されている。
【００８４】
図８（Ｄ）は、本発明を適用して作製した携帯情報端末（ＰＤＡ）であり、本体５５３
１には表示部５５３２と、外部インターフェイス５５３５と、操作ボタン５５３４等が設
けられている。また操作用の付属品としてスタイラス５５３２がある。
【００８５】
図８（Ｅ）はデジタルカメラであり、本体５５５１、表示部（Ａ）５５５２、接眼部５
５５３、操作スイッチ５５５４、表示部（Ｂ）５５５５、バッテリー５５５６などによっ
て構成されている。
【００８６】
図８（Ｆ）は、本発明を適用して作製した携帯電話である。本体５５６１には表示部５
５６４と、音声出力部５５６２操作スイッチ５５６５、アンテナ５５６６等が設けられて
いる。
【図１】
2011053711.tif 000003
【図２】
2011053711.tif 000004
【図３】
2011053711.tif 000005
【図４】
2011053711.tif 000006
【図５】
2011053711.tif 000007
【図６】
2011053711.tif 000008
【図７】
2011053711.tif 000009
【図８】
2011053711.tif 000010
【図９】
2011053711.tif 000011
【図１０】
2011053711.tif 000012
【図１１】
2011053711.tif 000013