(57)【要約】【課題】超広帯域応用のために高い電圧利得および利得帯域幅を有するＣＭＯＳ型の増幅器を提供する。【解決手段】ＣＭＯＳ増幅器３００は、第１電源ＶＤＤと第２電源ＧＮＤとの間でフィードバック動作を行うＮチャンネルＭＯＳＦＥＴ  Ｎ１，Ｎ２を用いることにより、ゼロ位置を追加して利得を増加させる能動負荷回路３１０と、能動負荷回路３１０に連結されて共通バイアスＶＣを受ける電流制御回路３２０と、電流制御回路３２０に連結されて差動入力信号ＶＩＮ＋，ＶＩＮ−を受ける信号入力回路３３０と、第２電源ＧＮＤと信号入力回路３３０との間に連結された第１電流源と、を備え、差動入力信号ＶＩＮ＋，ＶＩＮ−を受けて増幅し、電流制御回路３２０の二つのＭＯＳＦＥＴと能動負荷回路３１０との間の二つの接点ＶＯＵＴ＋，ＶＯＵＴ−を介して差動信号を出力する。【選択図】図３
2011223643.tif 000002
【特許請求の範囲】
【請求項１】
第１電源と第２電源との間でフィードバック動作を行うＭＯＳＦＥＴを用いることにより、ゼロ位置を追加して利得を増加させる能動負荷回路と、
前記能動負荷回路に連結されて共通バイアスを受ける電流制御回路と、
前記電流制御回路に連結されて差動入力信号を受ける信号入力回路と、
前記第２電源と前記信号入力回路との間に連結された第１電流源と、を備え、
前記差動入力信号を受けて増幅し、前記電流制御回路の二つのＭＯＳＦＥＴと前記能動負荷回路との間の二つの接点を介して増幅された差動入力信号である差動信号を出力し、
前記能動負荷回路は、共通バイアスＶＣを受ける前記電流制御回路と接点ＶＯＵＴ＋，ＶＯＵＴ−で連結され、前記信号入力回路は、前記電流制御回路に連結され、
前記信号入力回路は差動入力信号ＶＩＮ＋，ＶＩＮ−を受けるＮチャンネルＭＯＳＦＥＴ  Ｎ５，Ｎ６を含み、
前記電流制御回路において共通バイアスＶＣを受けるＮチャンネルＭＯＳＦＥＴ  Ｎ３は、前記能動負荷回路と前記差動入力信号ＶＩＮ＋を受ける前記Ｎ５との間にあり、前記能動負荷回路から前記信号入力回路に流れる電流を制御し、
前記電流制御回路において共通バイアスＶＣを受けるＮチャンネルＭＯＳＦＥＴ  Ｎ４は、前記能動負荷回路と前記差動入力信号ＶＩＮ−を受ける前記Ｎ６との間にあり、前記能動負荷回路から前記信号入力回路に流れる電流を制御し、
前記能動負荷回路は、
前記第１電源と共通接点との間に連結された第２電流源と、
前記第２電流源の二つの端子と前記第２電源との間に連結された第１能動フィードバック回路と、
前記第２電流源の二つの端子と前記第２電源との間に連結され、前記第１能動フィードバック回路と対称的な素子を有する第２能動フィードバック回路と、を備え、
前記第１能動フィードバック回路および前記第２能動フィードバック回路は、互いに対称的な素子を有し、前記第１能動フィードバック回路は、キャパシタＣ１１、ＰチャンネルＭＯＳＦＥＴ  Ｐ１、第１抵抗Ｒ１１、ＮチャンネルＭＯＳＦＥＴ  Ｎ１、電流源ＣＳ３および第２抵抗Ｒ２１を備えており、前記第２能動フィードバック回路は、キャパシタＣ１２、ＰチャンネルＭＯＳＦＥＴ  Ｐ２、第１抵抗Ｒ１２、ＮチャンネルＭＯＳＦＥＴ  Ｎ２、電流源ＣＳ４および第２抵抗Ｒ２２を備え、
前記能動負荷回路が小信号等価モデルによって分析される場合には、追加されたゼロ位置は式（１）のように表され、増加された利得特性は式（２）のように表され、
ｚ＝（１／Ｃ）＊｛Ｒ１／（Ｒ２＋１／ｇｍｎ）｝  …式（１）
Ｇ∝（１＋Ｒ２／Ｒ１）＊（１／ｇｍｐ）  …式（２）
式（１）において、ｚはω（２πｆ）単位のゼロ位置であり、Ｃは前記キャパシタＣ１１，Ｃ１２のいずれかであり、Ｒ１は前記抵抗Ｒ１１，Ｒ１２のいずれかであり、Ｒ２は前記抵抗Ｒ２１，Ｒ２２のいずれかであり、ｇｍｎは前記ＮチャンネルＭＯＳＦＥＴ  Ｎ１，Ｎ２のいずれかのｇｍ値であり、ゼロ位置のｆは入力信号ＶＩＮの周波数であり、ｇｍｎは周波数によって変化することができ、
式（２）において、Ｇは増幅された信号、すなわち入力信号ＶＩＮに対する出力信号ＶＯＵＴの利得であり、ｇｍｐは前記ＰチャンネルＭＯＳＦＥＴ  Ｐ１，Ｐ２のいずれかのｇｍ値であり、ｇｍｐは周波数によって変化することができることを特徴とする増幅器。
【請求項２】
前記第１能動フィードバック回路および前記第２能動フィードバック回路のそれぞれは
、
一つの端子が前記第１電源に連結されたキャパシタと、
ソースおよびドレインのうちの一つの端子が前記第１電源に連結され、ゲートが前記キ
ャパシタの他の端子と連結され、ソースおよびドレインのうちの残りの端子が前記電流制
御回路の一つの接点と連結された第１ＭＯＳＦＥＴと、
前記共通接点と第１ＭＯＳＦＥＴのゲートとの間に連結された第１抵抗と、
ソースおよびドレインのうちの一つの端子が前記第１電源に連結され、ゲートが前記電
流制御回路の一つの接点と連結され、ソースおよびドレインのうちの残りの端子が第１ノ
ードに連結された第２ＭＯＳＦＥＴと、
前記第１ノードと前記第２電源との間に連結された第３電流源と、
前記第１ノードと前記第１ＭＯＳＦＥＴのゲートとの間に連結された第２抵抗と、
を備えることを特徴とする請求項１に記載の増幅器。
【請求項３】
前記第１ＭＯＳＦＥＴはＰチャンネルトランジスタであり、前記第２ＭＯＳＦＥＴはＮ
チャンネルトランジスタであることを特徴とする請求項２に記載の増幅器。
【請求項４】
前記第１抵抗および前記第２抵抗は、互いに異なる抵抗値を有することを特徴とする請
求項２に記載の増幅器。
【請求項５】
前記第１電流源、前記第２電流源および前記第３電流源のそれぞれは、対応するバイア
スによって二つの端子の間に所定電流を流すようにする一つのトランジスタであることを
特徴とする請求項２に記載の増幅器。
【請求項６】
前記能動負荷回路と前記電流制御回路との間の前記二つの接点に連結された出力バッフ
ァをさらに備えることを特徴とする請求項１に記載の増幅器。
【請求項７】
前記出力バッファは、
ソースおよびドレインのうちの一つの端子が前記第１電源に連結され、ゲートが前記能
動負荷回路と前記電流制御回路との間の第１接点に連結され、ソースおよびドレインのう
ちの残りの端子が第１出力端子に連結された第１ＭＯＳＦＥＴと、
前記第１出力端子と前記第２電源との間に連結された第４電流源と、
ソースおよびドレインのうちの一つの端子が前記第１電源に連結され、ゲートが前記能
動負荷回路と前記電流制御回路との間の第２接点に連結され、ソースおよびドレインのう
ちの残りの端子が第２出力端子に連結された第２ＭＯＳＦＥＴと、
前記第２出力端子と前記第２電源との間に連結された第５電流源と、
を備えることを特徴とする請求項６に記載の増幅器。
【請求項８】
前記増幅器と同様の動作を実行する他の増幅器が受動素子と共に前記増幅器と連結され
てＬＰＦに適用されていることを特徴とする請求項６に記載の増幅器。
【請求項９】
前記ＬＰＦは、ＵＷＢシステムに用いられることを特徴とする請求項８に記載の増幅器
。
【請求項１０】
前記ＵＷＢシステムは、ＭＢ−ＯＦＤＭ方式の多重帯域信号を処理するシステムである
ことを特徴とする請求項９に記載の増幅器。
【請求項１１】
差動入力信号を受けるＭＯＳＦＥＴに連結された電流源を動作させる段階と、
共通バイアスを受ける二つのＭＯＳＦＥＴを用いて、負荷回路と前記差動入力信号を受けるＭＯＳＦＥＴとの間に流れる電流を制御する段階と、
前記差動入力信号を受けて増幅し、前記共通バイアスを受ける二つのＭＯＳＦＥＴと前記負荷回路との間の二つの接点を介して増幅された差動入力信号である差動信号を出力する段階と、を含み、
第１電源と第２電源との間でフィードバック動作を行うＭＯＳＦＥＴを用いる前記負荷回路を介して追加されたゼロ位置と増加された利得とを用いることにより広帯域信号を処理し、
前記負荷回路は、共通バイアスＶＣを受ける電流制御回路と接点ＶＯＵＴ＋，ＶＯＵＴ−で連結され、信号入力回路は、前記電流制御回路に連結され、
前記信号入力回路は差動入力信号ＶＩＮ＋，ＶＩＮ−を受けるＮチャンネルＭＯＳＦＥＴ  Ｎ５，Ｎ６を含み、
前記電流制御回路において共通バイアスＶＣを受けるＮチャンネルＭＯＳＦＥＴ  Ｎ３は、前記負荷回路と前記差動入力信号ＶＩＮ＋を受ける前記Ｎ５との間にあり、前記負荷回路から前記信号入力回路に流れる電流を制御し、
前記電流制御回路において共通バイアスＶＣを受けるＮチャンネルＭＯＳＦＥＴ  Ｎ４は、前記負荷回路と前記差動入力信号ＶＩＮ−を受ける前記Ｎ６との間にあり、前記負荷回路から前記信号入力回路に流れる電流を制御し、
前記負荷回路は、
前記第１電源と共通接点との間に連結された第２電流源と、
前記第２電流源の二つの端子と前記第２電源との間に連結された第１能動フィードバック回路と、
前記第２電流源の二つの端子と前記第２電源との間に連結され、前記第１能動フィードバック回路と対称的な素子を有する第２能動フィードバック回路と、を備え、
前記第１能動フィードバック回路および前記第２能動フィードバック回路は、互いに対称的な素子を有し、前記第１能動フィードバック回路は、キャパシタＣ１１、ＰチャンネルＭＯＳＦＥＴ  Ｐ１、第１抵抗Ｒ１１、ＮチャンネルＭＯＳＦＥＴ  Ｎ１、電流源ＣＳ３および第２抵抗Ｒ２１を備えており、前記第２能動フィードバック回路は、キャパシタＣ１２、ＰチャンネルＭＯＳＦＥＴ  Ｐ２、第１抵抗Ｒ１２、ＮチャンネルＭＯＳＦＥＴ  Ｎ２、電流源ＣＳ４および第２抵抗Ｒ２２を備え、
前記能動負荷回路が小信号等価モデルによって分析される場合には、追加されたゼロ位置は式（１）のように表され、増加された利得特性は式（２）のように表され、
ｚ＝（１／Ｃ）＊｛Ｒ１／（Ｒ２＋１／ｇｍｎ）｝  …式（１）
Ｇ∝（１＋Ｒ２／Ｒ１）＊（１／ｇｍｐ）  …式（２）
式（１）において、ｚはω（２πｆ）単位のゼロ位置であり、Ｃは前記キャパシタＣ１１，Ｃ１２のいずれかであり、Ｒ１は前記抵抗Ｒ１１，Ｒ１２のいずれかであり、Ｒ２は前記抵抗Ｒ２１，Ｒ２２のいずれかであり、ｇｍｎは前記ＮチャンネルＭＯＳＦＥＴ  Ｎ１，Ｎ２のいずれかのｇｍ値であり、ゼロ位置のｆは入力信号ＶＩＮの周波数であり、ｇｍｎは周波数によって変化することができ、
式（２）において、Ｇは増幅された信号、すなわち入力信号ＶＩＮに対する出力信号ＶＯＵＴの利得であり、ｇｍｐは前記ＰチャンネルＭＯＳＦＥＴ  Ｐ１，Ｐ２のいずれかのｇｍ値であり、ｇｍｐは周波数によって変化することができることを特徴とする信号増幅方法。
【請求項１２】
前記差動信号をバッファリングする段階をさらに含むことを特徴とする請求項１１に記
載の信号増幅方法。
【請求項１３】
受動素子と共に前記増幅方法を用いてＬＰＦを実現することを特徴とする請求項１１に
記載の信号増幅方法。
【請求項１４】
前記ＬＰＦは、ＵＷＢシステムに用いられることを特徴とする請求項１３に記載の信号
増幅方法。
【請求項１５】
前記ＵＷＢシステムは、ＭＢ−ＯＦＤＭ方式の多重帯域信号を処理するシステムである
ことを特徴とする請求項１４に記載の信号増幅方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタにおけるＣＭＯＳ型の増幅器および信号増幅方法に関し、より詳細には、超広帯域応用のために高い電圧利得および利得帯域幅（ｇａｉｎ−ｂａｎｄｗｉｄｔｈ）を有するフィルタ（例えば、ＬＰＦ：Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）に適用するためのＣＭＯＳ型の増幅器および信号増幅方法に関する。
【背景技術】
【０００２】
近年、携帯電話、ＤＭＢ（Ｄｉｇｉｔａｌ  Ｍｕｌｔｉｍｅｄｉａ  Ｂｒｏａｄｃａｓｔｉｎｇ）フォン、ＰＤＡ、ＵＷＢ（Ｕｌｔｒａ  ＷｉｄｅＢａｎｄ：超広帯域）システム等の高速無線データを送受信するためのシステムの開発と共に、このようなシステムの動作のための高利得および広帯域ＣＭＯＳ増幅器が要求されている。図１に示すように、例えば、積分器およびＬＰＦは、抵抗Ｒ、キャパシタＣ等と共に、ＣＭＯＳ増幅器を演算増幅器ＡＭＰとして採用することができる。また、ＣＭＯＳ増幅器は、ＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、ＢＰＦ（Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、発振器、ミキサ等、多様な装置に広く利用可能である。
【０００３】
特に、ＭＢ−ＯＦＤＭ（Ｍｕｌｔｉｂａｎｄ−Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ：直交周波数分割多重化）方式を用いたＵＷＢシステムにおいて、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号の処理のために、例えば２００ｍＶピーク−ピーク（ｐｅａｋ−ｔｏ−ｐｅａｋ）の高い電圧までの線形性（ｌｉｎｅａｒｉｔｙ）と遮断周波数（ｃｕｔｏｆｆ  ｆｒｅｑｕｅｎｃｙ）２３５ＭＨｚまでとをカバーすることができるＬＰＦが要求されている。一般的に、差動入力ＶＩＮを増幅することにより出力ＶＯＵＴを発生する図２のような構造の差動増幅器がＬＰＦ等に利用されている。超広帯域信号の処理のために付加的な回路を差動増幅器に追加する様々なテクニックが開発されている。
【０００４】
一般的に、高利得および広帯域システムのために、能動Ｒ−Ｃフィルタ、Ｇｍ−Ｃフィルタ、ＭＯＳＦＥＴ−Ｃフィルタ、ＯＴＡ（Ｏｐｅｒａｔｉｏｎａｌ  Ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ  Ａｍｐｌｉｆｉｅｒ）等の技術が広く開発されているが、ＭＢ−ＯＦＤＭ方式等のＵＷＢシステムにおいて、高い線形性（ｌｉｎｅａｒｉｔｙ）を達成するためには、多くの研究が必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、前記した問題点を解決するためのものであって、超広帯域応用のために高い電圧利得および利得帯域幅を有するＣＭＯＳ型の増幅器を提供することを目的とする。
【０００６】
また、本発明は、高い電圧利得および利得帯域幅を有するように信号を処理する信号増幅方法を提供することを他の目的とする。
【課題を解決するための手段】
【０００７】
本発明の目的を達成するため、本発明に係る増幅器は、第１電源と第２電源との間でフィードバック動作を行うＭＯＳＦＥＴを用いることにより、ゼロ位置を追加して利得を増加させる能動負荷回路と、前記能動負荷回路に連結されて共通バイアスを受ける電流制御回路と、前記電流制御回路に連結されて差動入力信号を受ける信号入力回路と、前記第２電源と前記信号入力回路との間に連結された第１電流源と、を備え、前記差動入力信号を受けて増幅し、前記電流制御回路の二つのＭＯＳＦＥＴと前記能動負荷回路との間の二つの接点を介して増幅された差動入力信号である差動信号を出力することを特徴とする。
【０００８】
前記能動負荷回路は、前記第１電源と共通接点との間に連結された第２電流源と、前記第２電流源の二つの端子と前記第２電源との間に連結された第１能動フィードバック回路と、前記第２電流源の二つの端子と前記第２電源との間に連結され、前記第１能動フィードバック回路と対称的な素子を有する第２能動フィードバック回路と、を備えることが望ましい。
【０００９】
前記第１能動フィードバック回路および前記第２能動フィードバック回路のそれぞれは、一つの端子が前記第１電源に連結されたキャパシタと、ソースおよびドレインのうちの一つの端子が前記第１電源に連結され、ゲートが前記キャパシタの他の端子と連結され、ソースおよびドレインのうちの残りの端子が前記電流制御回路の一つの接点と連結された第１ＭＯＳＦＥＴと、前記共通接点と第１ＭＯＳＦＥＴのゲートとの間に連結された第１抵抗と、ソースおよびドレインのうちの一つの端子が前記第１電源に連結され、ゲートが前記電流制御回路の一つの接点と連結され、ソースおよびドレインのうちの残りの端子が第１ノードに連結された第２ＭＯＳＦＥＴと、前記第１ノードと前記第２電源との間に連結された第３電流源と、前記第１ノードと前記第１ＭＯＳＦＥＴのゲートとの間に連結された第２抵抗と、を備えることが望ましい。
【００１０】
前記第１ＭＯＳＦＥＴはＰチャンネルトランジスタであり、前記第２ＭＯＳＦＥＴはＮチャンネルトランジスタであることが望ましい。
【００１１】
前記第１抵抗および前記第２抵抗は、互いに異なる抵抗値を有することが望ましい。
【００１２】
前記第１電流源、前記第２電流源および前記第３電流源のそれぞれは、対応するバイアスによって二つの端子の間に所定電流を流すようにする一つのトランジスタであることが望ましい。
【００１３】
前記能動負荷回路と前記電流制御回路との間の前記二つの接点に連結された出力バッファをさらに備えることが望ましい。
【００１４】
前記出力バッファは、ソースおよびドレインのうちの一つの端子が前記第１電源に連結され、ゲートが前記能動負荷回路と前記電流制御回路との間の第１接点に連結され、ソースおよびドレインのうちの残りの端子が第１出力端子に連結された第１ＭＯＳＦＥＴと、前記第１出力端子と前記第２電源との間に連結された第４電流源と、ソースおよびドレインのうちの一つの端子が前記第１電源に連結され、ゲートが前記能動負荷回路と前記電流制御回路との間の第２接点に連結され、ソースおよびドレインのうちの残りの端子が第２出力端子に連結された第２ＭＯＳＦＥＴと、前記第２出力端子と前記第２電源との間に連結された第５電流源と、を備えることが望ましい。
【００１５】
前記増幅器と同様の動作を実行する他の増幅器が受動素子と共に前記増幅器と連結されてＬＰＦに適用されていることが望ましい。
【００１６】
前記ＬＰＦは、ＵＷＢシステムに用いられることが望ましい。
【００１７】
前記ＵＷＢシステムは、ＭＢ−ＯＦＤＭ方式の多重帯域信号を処理するシステムであることが望ましい。
【００１８】
また、本発明の他の目的を達成するため、本発明に係る信号増幅方法は、差動入力信号を受けるＭＯＳＦＥＴに連結された電流源を動作させる段階と、共通バイアスを受ける二つのＭＯＳＦＥＴを用いて、負荷回路と前記差動入力信号を受けるＭＯＳＦＥＴとの間に流れる電流を制御する段階と、前記差動入力信号を受けて増幅し、前記共通バイアスを受ける二つのＭＯＳＦＥＴと前記負荷回路との間の二つの接点を介して増幅された差動入力信号である差動信号を出力する段階と、を含み、第１電源と第２電源との間でフィードバック動作を行うＭＯＳＦＥＴを用いる前記負荷回路を介して追加されたゼロ位置と増加された利得とを用いることにより広帯域信号を処理することを特徴とする。
【００１９】
前記差動信号をバッファリングする段階をさらに含むことが望ましい。
【００２０】
受動素子と共に前記増幅方法を用いてＬＰＦを実現することが望ましい。
【００２１】
前記ＬＰＦは、ＵＷＢシステムに用いられることが望ましい。
【００２２】
前記ＵＷＢシステムは、ＭＢ−ＯＦＤＭ方式の多重帯域信号を処理するシステムであることが望ましい。
【発明の効果】
【００２３】
本発明に係る増幅器および信号増幅方法によると、能動負荷によってゼロ位置が追加され、利得と帯域幅が増加するので、ＭＢ−ＯＦＤＭ  ＵＷＢシステム等、高速無線データを送受信するための通信用システムにおいて、広帯域信号処理のための信号増幅または信号フィルタリング等に適用してシステムの性能を高めることができる。
【図面の簡単な説明】
【００２４】
【図１】従来技術におけるＣＭＯＳ増幅器の一般的な用途を説明するための図である。
【図２】従来技術における一般的なＣＭＯＳ増幅器の具体的な回路の一例を説明するための図である。
【図３】本発明の一実施形態に係るＣＭＯＳ増幅器を説明するための図である。
【図４】本発明の一実施形態に係るＣＭＯＳ増幅器の周波数−利得特性を説明するための図である。
【図５】本発明の一実施形態に係るＣＭＯＳ増幅器を適用したＬＰＦの一例を説明するための図である。
【図６】本発明の一実施形態に係るＣＭＯＳ増幅器に出力バッファが適用された構造を説明するための図である。
【図７】ＬＰＦの周波数−利得特性を説明するための図である。
【発明を実施するための形態】
【００２５】
以下、添付の図面を参照して、本発明の実施形態について詳細に説明する。同一の構成には同一符号を付し、重複する説明を省略する。以下の実施形態は、本発明を説明するためのものであり、本発明を限定するものではない。
図３は、本発明の一実施形態に係るＣＭＯＳ増幅器を説明するための図である。図３に示すように、ＣＭＯＳ増幅器３００は、能動負荷回路３１０と、電流制御回路３２０と、信号入力回路３３０と、電流源ＣＳ１と、を備えている。
【００２６】
高い電圧利得および高いＧＢＷ（Ｇａｉｎ−ＢａｎｄＷｉｄｔｈ）を実現するため、ＣＭＯＳ増幅器３００は、能動素子（例えば、ＭＯＳＦＥＴ）および受動素子（例えば、抵抗、キャパシタ）と共に所定ｇｍ（ｔｒａｎｓｃｏｎｄｕｃｔａｎｃｅ）を有するように設計された能動負荷回路３１０を備えている。図２に示すように、負荷が受動素子（例えば、抵抗、キャパシタ、インダクタ）を備えた一般的な差動増幅器構造に比べ、ＣＭＯＳ増幅器３００は、能動負荷回路３１０の動作により伝達関数（ｔｒａｎｓｆｅｒ  ｆｕｎｃｔｉｏｎ）に追加されたゼロ位置と増加された利得とによって、広帯域および高利得が要求されるＭＢ−ＯＦＤＭ（Ｍｕｌｔｉ−Ｂａｎｄ  Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ：直交周波数分割多重化）方式のＵＷＢシステム等、高速無線データシステムに適用可能である。能動負荷回路３１０においてフィードバックを行うＮチャンネルＭＯＳＦＥＴ  Ｎ１，Ｎ２のｇｍ値ｇｍｎによってゼロ位置が追加されたり、能動負荷回路３１０においてフィードバックを行うＰチャンネルＭＯＳＦＥＴ  Ｐ１，Ｐ２のｇｍ値ｇｍｐによって利得が増加されたりする。
【００２７】
能動負荷回路３１０は、第１電源ＶＤＤと共通接点ＮＤ１との間に連結された電流源ＣＳ２と、電流源ＣＳ２の二つの端子と第２電源ＧＮＤ（例えば、接地）との間に連結された互いに対称的な第１能動フィードバック回路３１１および第２能動フィードバック回路３１２と、を備えている。電流源ＣＳ２は、所定バイアスによって二つの端子の間に所定電流が流れるようにする一つのＭＯＳＦＥＴであってもよい。例えば、電流源ＣＳ１，ＣＳ２は、図２のＭＯＳＦＥＴ  Ｍ３のようなＭＯＳＦＥＴのソース−ドレイン間の所定電流の流れを許容する。以下、後記する電流源も、このような構造を有することができる。
【００２８】
第１能動フィードバック回路３１１は、電流源ＣＳ２の二つの端子と第２電源ＧＮＤとの間に連結され、一つの接点ＶＯＵＴ＋において電流制御回路３２０と連結される。第２能動フィードバック回路３１２は、電流源ＣＳ２の二つの端子と第２電源ＧＮＤとの間に連結され、一つの接点ＶＯＵＴ−において電流制御回路３２０と連結される。
【００２９】
第１能動フィードバック回路３１１および第２能動フィードバック回路３１２は、互いに対称的な素子を有する。第１能動フィードバック回路３１１は、キャパシタＣ１１、ＰチャンネルＭＯＳＦＥＴ  Ｐ１、第１抵抗Ｒ１１、ＮチャンネルＭＯＳＦＥＴ  Ｎ１、電流源ＣＳ３および第２抵抗Ｒ２１を備えており、第２能動フィードバック回路３１２は、キャパシタＣ１２、ＰチャンネルＭＯＳＦＥＴ  Ｐ２、第１抵抗Ｒ１２、ＮチャンネルＭＯＳＦＥＴ  Ｎ２、電流源ＣＳ４および第２抵抗Ｒ２２を備えている。
【００３０】
キャパシタＣ１１の一つの端子は、第１電源ＶＤＤに連結され、キャパシタＣ１２の一つの端子は、第１電源ＶＤＤに連結される。キャパシタＣ１１およびキャパシタＣ１２は、対称性のために同一の値を有することが好ましい。ＰチャンネルＭＯＳＦＥＴ  Ｐ１において、ソースおよびドレインのうちの一つの端子（例えば、ソースの端子）が第１電源ＶＤＤに連結され、ゲートがキャパシタＣ１１の他の端子と連結され、残りの端子（例えば、ドレインの端子）が電流制御回路３２０の一つの接点ＶＯＵＴ＋と連結される。また、ＰチャンネルＭＯＳＦＥＴ  Ｐ２のそれぞれにおいて、ソースおよびドレインのうちの一つの端子（例えば、ソースの端子）が第１電源ＶＤＤに連結され、ゲートがキャパシタＣ１２のそれぞれの他の端子と連結され、残りの端子（例えば、ドレインの端子）が電流制御回路３２０の一つの接点ＶＯＵＴ−と連結される。
【００３１】
第１抵抗Ｒ１１は、共通接点ＮＤ１とＰチャンネルＭＯＳＦＥＴ  Ｐ１のゲートとの間に連結され、第１抵抗Ｒ１２は、共通接点ＮＤ１とＰチャンネルＭＯＳＦＥＴ  Ｐ２のゲートとの間に連結される。第１抵抗Ｒ１１および第１抵抗Ｒ１２は、対称性のために同一の抵抗値を有することが好ましい。ＮチャンネルＭＯＳＦＥＴ  Ｎ１において、ソースおよびドレインのうちの一つの端子（例えば、ドレインの端子）が第１電源ＶＤＤに連結され、ゲートが電流制御回路３２０との接点ＶＯＵＴ＋と連結され、残りの端子（例えば、ソースの端子）がノードＮＤ２に連結される。また、ＮチャンネルＭＯＳＦＥＴ  Ｎ２において、ソースおよびドレインのうちの一つの端子（例えば、ドレインの端子）が第１電源ＶＤＤに連結され、ゲートが電流制御回路３２０との接点ＶＯＵＴ−と連結され、残りの端子（例えば、ソースの端子）がノードＮＤ３に連結される。
【００３２】
電流源ＣＳ３は、ノードＮＤ２と第２電源ＧＮＤとの間に連結され、電流源ＣＳ４は、ノードＮＤ３と第２電源ＧＮＤとの間に連結される。第２抵抗Ｒ２１は、ノードＮＤ２とＮチャンネルＭＯＳＦＥＴ  Ｎ１のゲートとの間に連結され、第２抵抗Ｒ２２は、ノードＮＤ３とＮチャンネルＭＯＳＦＥＴ  Ｎ２のゲートとの間に連結される。第２抵抗Ｒ２１および第２抵抗Ｒ２２は、対称性のために同一の抵抗値を有することが好ましい。
【００３３】
このような構成を有する能動負荷回路３１０によると、入力信号ＶＩＮと増幅された信号ＶＯＵＴとに関連して、伝達関数において、ゼロ位置が追加されて利得が増加される。
【００３４】
能動負荷回路３１０が小信号等価モデル（ｓｍａｌｌ  ｓｉｇｎａｌ  ｅｑｕｉｖａｌｅｎｔ  ｍｏｄｅｌ）によって分析される場合には、追加されたゼロ位置は式（１）のように表され、増加された利得特性は式（２）のように表される。
ｚ＝（１／Ｃ）＊｛Ｒ１／（Ｒ２＋１／ｇｍｎ）｝  …式（１）
Ｇ∝（１＋Ｒ２／Ｒ１）＊（１／ｇｍｐ）  …式（２）
【００３５】
式（１）において、ｚはω（２πｆ）単位のゼロ位置であり、ＣはキャパシタＣ１１，Ｃ１２のいずれかであり、Ｒ１は抵抗Ｒ１１，Ｒ１２のいずれかであり、Ｒ２は抵抗Ｒ２１，Ｒ２２のいずれかであり、ｇｍｎはＮチャンネルＭＯＳＦＥＴ  Ｎ１，Ｎ２のいずれかのｇｍ値である。ゼロ位置のｆは入力信号ＶＩＮの周波数である。ｇｍｎは周波数によって変化することができる。
【００３６】
式（２）において、Ｇは増幅された信号、すなわち入力信号ＶＩＮに対する出力信号ＶＯＵＴの利得であり、ｇｍｐはＰチャンネルＭＯＳＦＥＴ  Ｐ１，Ｐ２のいずれかのｇｍ値である。ｇｍｐは周波数によって変化することができる。入力信号ＶＩＮは、差動入力信号ＶＩＮ＋，ＶＩＮ−のいずれか一つであってもよく、出力信号ＶＯＵＴは、増幅された差動信号ＶＯＵＴ＋，ＶＯＵＴ−のいずれか一つであってもよい。
【００３７】
例えば、負荷が受動素子（例えば、抵抗、キャパシタ、インダクタ）からなるシンプルな差動増幅器（図２参照）が図４の曲線４１０のような周波数−利得特性を有する場合には、利得増加特性曲線４２０が追加されたゼロ位置ｚから足される。したがって、ＣＭＯＳ増幅器３００の周波数利得特性は、図４の曲線４３０のように、ゼロ位置ｚから増加して極位置ｐ１，ｐ２で折れ曲がるので、図４の曲線４１０と比べて高い利得と広帯域特性とが得られる。特に、極位置ｐ１，ｐ２間では、利得特性傾斜（＋２０ｄＢ／ｄｅｃａｄｅ，−２０ｄＢ／ｄｅｃａｄｅ）の相殺によってコンスタントな周波数−利得特性が示され、極位置ｐ２より大きい周波数では、利得特性傾斜（＋２０ｄＢ／ｄｅｃａｄｅ，−４０ｄＢ／ｄｅｃａｄｅ）によって利得が緩やかに減少する。
【００３８】
前記した能動負荷回路３１０は、共通バイアスＶＣを受ける電流制御回路３２０と接点ＶＯＵＴ＋，ＶＯＵＴ−で連結される。信号入力回路３３０は、電流制御回路３２０に連結されており、差動入力信号ＶＩＮ＋，ＶＩＮ−を受けるＮチャンネルＭＯＳＦＥＴ  Ｎ５，Ｎ６を有する。したがって、電流制御回路３２０において共通バイアスＶＣを受けるＮチャンネルＭＯＳＦＥＴ  Ｎ３は、能動負荷回路３１０と差動入力信号ＶＩＮ＋を受けるＮチャンネルＭＯＳＦＥＴ  Ｎ５との間にあり、能動負荷回路３１０から信号入力回路３３０に流れる電流を制御し、好適な周波数−利得特性が得られるように動作する。また、電流制御回路３２０において共通バイアスＶＣを受けるＮチャンネルＭＯＳＦＥＴ  Ｎ４は、能動負荷回路３１０と差動入力信号ＶＩＮ−を受けるＮチャンネルＭＯＳＦＥＴ  Ｎ６との間にあり、能動負荷回路３１０から信号入力回路３３０に流れる電流を制御し、好適な周波数−利得特性が得られるように動作する。第２電源ＧＮＤと信号入力回路３３０との間には、電流源ＣＳ１が備えられている。
【００３９】
したがって、ＣＭＯＳ増幅器３００は、差動入力信号ＶＩＮ＋，ＶＩＮ−を受けて増幅し、電流制御回路３２０の二つのＭＯＳＦＥＴ  Ｎ３，Ｎ４と負荷回路３１０との間の二つの接点を介して増幅された差動信号を出力する。
【００４０】
このような高い利得および広帯域特性を有するＣＭＯＳ増幅器３００は、ＭＢ−ＯＦＤＭ（Ｍｕｌｔｉ−Ｂａｎｄ−Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ）方式の多重帯域信号を処理するＵＷＢシステムにおける高速データの処理のために、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、ＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、ＢＰＦ（Ｂａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒ）およびその他のフィルタに適用可能である。
【００４１】
本発明の一実施形態に係るＣＭＯＳ増幅器３００を用いた２次（ｂｉｑｕａｄ）ＬＰＦ５００の一例を図５に示す。２次ＬＰＦ５００は、ＣＭＯＳ増幅器３００を用いた増幅器５１０，５２０に加え、好適な利得と遮断周波数ｗ０を有しつつ低周波通過特性を有するための受動素子Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｃ１，Ｃ２を備えている。図５は単なる例示であり、２次ＬＰＦ５００がより優れた特性を有するようにするために、このような受動素子に加えて他の素子がさらに設けられてもよい。図５において、抵抗Ｒ３をチューニングすることにより、２次ＬＰＦ５００が好適な遮断周波数を有するように設計されることがある。
すなわち、製造工程上の環境影響と回路動作上の温度変化にも十分に対応できるフィルタ特性を示すようにするため、抵抗Ｒ３がチューニングされることがある。
【００４２】
図６において、出力バッファ６２０およびベーシックＣＭＯＳ増幅器６１０を備えた回路６００は、図５の増幅器５１０，５２０に適用可能である。
【００４３】
図６に示すように、回路６００において、ベーシックＣＭＯＳ増幅器６１０は、入力作動信号Ｉ＋，Ｉ−を増幅する。出力バッファ６２０は、ベーシックＣＭＯＳ増幅器６１０から増幅された差動信号を受け、バッファリングされた差動信号Ｏ＋，Ｏ−を出力する。差動信号Ｉ＋，Ｉ−は、図３において、能動負荷回路３１０と電流制御回路３２０との間の二つの接点ＶＯＵＴ＋，ＶＯＵＴ−から来る信号である。
【００４４】
例えば、出力バッファ６２０は、ＮチャンネルＭＯＳＦＥＴ  Ｎ６１，Ｎ６２（以下、第１ＭＯＳＦＥＴ  Ｎ６１、第２ＭＯＳＦＥＴ  Ｎ６２と記載する。）と、電流源ＣＳ１１，ＣＳ１２と、を備えている。第１ＭＯＳＦＥＴ  Ｎ６１において、ソースおよびドレインのうちの一つの端子（例えば、ドレインの端子）が第１電源ＶＤＤに連結され、ゲートが能動負荷回路３１０と電流制御回路３２０との間の第１接点ＶＯＵＴ−に連結され、残りの端子（例えば、ソースの端子）が第１出力端子Ｏ＋に連結される。第１電流源ＣＳ１１は、第１出力端子Ｏ＋と第２電源ＧＮＤとの間に連結される。
【００４５】
第２ＭＯＳＦＥＴ  Ｎ６２において、ソースおよびドレインのうちの一つの端子（例えば、ドレインの端子）が第１電源ＶＤＤに連結され、ゲートが能動負荷回路３１０と電流制御回路３２０との間の第２接点ＶＯＵＴ＋に連結され、残りの端子（例えば、ソースの端子）が第２出力端子Ｏ−に連結される。第２電流源ＣＳ１２は、第２出力端子Ｏ−と第２電源ＧＮＤとの間に連結される。
【００４６】
このように、バッファリングされた差動信号Ｏ＋，Ｏ−を用いた２次ＬＰＦ５００の周波数−利得特性では、図７に示すように、３２０ＭＨｚよりも大きい３−ｄＢ遮断周波数ｆｃと、入力信号の２００ｍＶピーク−ピークに対する十分な線形性とが示される。このような特性を有する２次ＬＰＦ５００は、広帯域フィルタ特性を十分に満たすので、フィルタをＭＢ−ＯＦＤＭ方式のＵＷＢシステムに適用した場合においてシステム性能が改善される。
【００４７】
前記したように、本発明の一実施形態に係るＣＭＯＳ増幅器３００においては、能動負荷回路３１０がフィードバックを行うＮチャンネルＭＯＳＦＥＴ  Ｎ１，Ｎ２を介してゼロ位置を追加するとともに、フィードバックを行うＰチャンネルＭＯＳＦＥＴ  Ｐ１，Ｐ２を介して利得を増加させることにより、高利得および広帯域幅を実現することができる。ＣＭＯＳ増幅器３００が２次ＬＰＦ５００に適用される場合には、２００ｍＶピーク−ピークよりも高い電圧までの線形性を実現し、遮断周波数３２０ＭＨｚを超えた超広帯域をカバーすることができる。
【００４８】
本発明は、コンピュータが読み取り可能な記録媒体にコンピュータが読み取り可能なコードとして具現することが可能である。コンピュータが読み取り可能な記録媒体は、コンピュータシステムによって読み取り可能なデータを記憶することが可能なあらゆる種類の記録装置を含む。コンピュータが読み取り可能な記録媒体の例としては、ＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、磁気テープ、フロッピー（登録商標）ディスク、光データ記憶装置等が挙げられ、さらに、搬送波（例えば、インターネットを介したデータ送信）が挙げられる。また、コンピュータが読み取り可能な記録媒体は、ネットワークで連結されたコンピュータシステムに分散され、分散方式でコンピュータが読み取り可能なコードが記憶されて実行されてもよい。
【００４９】
以上、本発明について実施形態および図面を参照して説明したが、本発明は前記実施形態に限定されず、本発明の要旨を逸脱しない範囲で適宜設計変更可能である。本発明の範囲は、特許請求の範囲およびこの特許請求の範囲の均等物により定義される。
【符号の説明】
【００５０】
３００    ＣＭＯＳ増幅器
３１０    能動負荷回路
３２０    電流制御回路
３３０    信号入力回路
６１０    ベーシックＣＭＯＳ増幅器
６２０    出力バッファ
【図１】
2011223643.tif 000003
【図２】
2011223643.tif 000004
【図３】
2011223643.tif 000005
【図４】
2011223643.tif 000006
【図５】
2011223643.tif 000007
【図６】
2011223643.tif 000008
【図７】
2011223643.tif 000009