(57)【要約】【課題】電源遮断・復帰時に動作中の回路の誤動作を抑止しつつ、デバイスの製造ばらつきに応じて最適な速度での電源制御領域の電源遮断・復帰を可能とする半導体装置の制御技術を提供する。【解決手段】半導体装置において、通常動作領域１０と、電源制御領域２０と、電源制御領域２０に接続され、電源制御領域２０への電源を供給または遮断する複数の電源スイッチＳＷとを有し、さらに、複数の電源スイッチＳＷのオンオフを制御し、半導体装置毎の製造後の性能に応じて電源遮断・復帰の遷移時間を変更し、電源遮断・復帰を行うスイッチ制御回路３０を有する。さらに、半導体装置毎の製造後の性能を記録する記憶素子４０を有する。【選択図】図１
2011210788.tif 000002
【特許請求の範囲】
【請求項１】
通常動作領域と、電源制御領域と、前記電源制御領域に接続され、前記電源制御領域への電源を供給または遮断する複数の電源スイッチとを有する半導体装置であって、
前記複数の電源スイッチのオンオフを制御し、前記半導体装置毎の製造後の性能に応じて電源遮断・復帰の遷移時間を変更し、電源遮断・復帰を行うスイッチ制御回路を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記スイッチ制御回路は、電源遮断・復帰までに順次オンオフするトータルスイッチ量を変更することで、電源遮断・復帰シーケンスを変更することを特徴とする半導体装置。
【請求項３】
請求項１において、
前記スイッチ制御回路は、同時にオンオフするスイッチ量を変更することで、電源遮断・復帰シーケンスを変更することを特徴とする半導体装置。
【請求項４】
請求項１において、
前記スイッチ制御回路は、電源遮断・復帰までに順次オンオフするトータルスイッチ量と、同時にオンオフするスイッチ量との両方を変更することで、電源遮断・復帰シーケンスを変更することを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか一項において、
前記スイッチ制御回路は、前記半導体装置毎の性能として、デバイスのリーク電流に応じて、電源遮断・復帰シーケンスを変更することを特徴とする半導体装置。
【請求項６】
請求項５において、
前記スイッチ制御回路は、前記デバイスのリーク電流が大きい場合には電源遮断・復帰までに順次オンオフするトータルスイッチ量が多いシーケンスを選択し、前記デバイスのリーク電流が小さい場合には電源遮断・復帰までに順次オンオフするトータルスイッチ量が少ないシーケンスを選択することを特徴とする半導体装置。
【請求項７】
請求項１〜４のいずれか一項において、
前記スイッチ制御回路は、前記半導体装置毎の性能として、デバイスの速度に応じて、電源遮断・復帰シーケンスを変更することを特徴とする半導体装置。
【請求項８】
請求項７において、
前記スイッチ制御回路は、前記デバイスの速度が速い場合には同時にオンオフするスイッチ量が多いシーケンスを選択し、前記デバイスの速度が遅い場合には同時にオンオフするスイッチ量が少ないシーケンスを選択することを特徴とする半導体装置。
【請求項９】
請求項１〜４のいずれか一項において、
前記スイッチ制御回路は、前記半導体装置毎の性能として、デバイスのリーク電流と、デバイスの速度とに応じて、電源遮断・復帰シーケンスを変更することを特徴とする半導体装置。
【請求項１０】
請求項９において、
前記スイッチ制御回路は、前記デバイスのリーク電流が大きく、前記デバイスの速度が速い、又はそのいずれかの場合には、電源遮断・復帰までに順次オンオフするトータルスイッチ量と、同時にオンオフするスイッチ量とが多いシーケンスを選択し、前記デバイスのリーク電流が小さく、前記デバイスの速度が遅い、又はそのいずれかの場合には、電源遮断・復帰までに順次オンオフするトータルスイッチ量と、同時にオンオフするスイッチ量とが少ないシーケンスを選択することを特徴とする半導体装置。
【請求項１１】
請求項１〜１０のいずれか一項において、
さらに、前記半導体装置毎の製造後の性能を記録する記憶素子を有することを特徴とする半導体装置。
【請求項１２】
請求項１１において、
前記記憶素子には、１つ、または複数の電源遮断・復帰シーケンスが記録されていることを特徴とする半導体装置。
【請求項１３】
通常動作領域と、電源制御領域と、前記電源制御領域に接続され、前記電源制御領域への電源を供給または遮断する複数の電源スイッチとを有する半導体装置の制御方法であって、
前記複数の電源スイッチのオンオフを制御し、前記半導体装置毎の製造後の性能に応じて電源遮断・復帰の遷移時間を変更し、電源遮断・復帰を行うことを特徴とする半導体装置の制御方法。
【請求項１４】
請求項１３において、
電源遮断・復帰までに順次オンオフするトータルスイッチ量を変更することで、電源遮断・復帰シーケンスを変更することを特徴とする半導体装置の制御方法。
【請求項１５】
請求項１３において、
同時にオンオフするスイッチ量を変更することで、電源遮断・復帰シーケンスを変更することを特徴とする半導体装置の制御方法。
【請求項１６】
請求項１３において、
電源遮断・復帰までに順次オンオフするトータルスイッチ量と、同時にオンオフするスイッチ量との両方を変更することで、電源遮断・復帰シーケンスを変更することを特徴とする半導体装置の制御方法。
【請求項１７】
請求項１３〜１６のいずれか一項において、
前記半導体装置毎の性能として、デバイスのリーク電流に応じて、電源遮断・復帰シーケンスを変更することを特徴とする半導体装置の制御方法。
【請求項１８】
請求項１７において、
前記デバイスのリーク電流が大きい場合には電源遮断・復帰までに順次オンオフするトータルスイッチ量が多いシーケンスを選択し、前記デバイスのリーク電流が小さい場合には電源遮断・復帰までに順次オンオフするトータルスイッチ量が少ないシーケンスを選択することを特徴とする半導体装置の制御方法。
【請求項１９】
請求項１３〜１６のいずれか一項において、
前記半導体装置毎の性能として、デバイスの速度に応じて、電源遮断・復帰シーケンスを変更することを特徴とする半導体装置の制御方法。
【請求項２０】
請求項１９において、
前記デバイスの速度が速い場合には同時にオンオフするスイッチ量が多いシーケンスを選択し、前記デバイスの速度が遅い場合には同時にオンオフするスイッチ量が少ないシーケンスを選択することを特徴とする半導体装置の制御方法。
【請求項２１】
請求項１３〜１６のいずれか一項において、
前記半導体装置毎の性能として、デバイスのリーク電流と、デバイスの速度とに応じて、電源遮断・復帰シーケンスを変更することを特徴とする半導体装置の制御方法。
【請求項２２】
請求項２１において、
前記デバイスのリーク電流が大きく、前記デバイスの速度が速い、又はそのいずれかの場合には、電源遮断・復帰までに順次オンオフするトータルスイッチ量と、同時にオンオフするスイッチ量とが多いシーケンスを選択し、前記デバイスのリーク電流が小さく、前記デバイスの速度が遅い、又はそのいずれかの場合には、電源遮断・復帰までに順次オンオフするトータルスイッチ量と、同時にオンオフするスイッチ量とが少ないシーケンスを選択することを特徴とする半導体装置の制御方法。
【請求項２３】
請求項１３〜２２のいずれか一項において、
前記半導体装置毎の製造後の性能を前記半導体装置内の記憶素子に記録することを特徴とする半導体装置の制御方法。
【請求項２４】
請求項２３において、
前記記憶素子には、１つ、または複数の電源遮断・復帰シーケンスを記録することを特徴とする半導体装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の制御技術に関し、特に、電源遮断・復帰制御技術に用いる電源遮断用スイッチの制御方法に適用して有効な技術に関する。
【背景技術】
【０００２】
近年の大規模集積回路（ＬＳＩ）の高速化、高集積化に伴い、ＬＳＩの消費電力増加が問題となっている。さらに、先端微細プロセスにおいては、トランジスタのリーク電流の増加に伴い、ＤＣ電力の増加が顕著となっている。一方、システムオンチップ（ＳＯＣ）等の複数機能集積化ＬＳＩでは、ある機能ブロックが動作中にＬＳＩ上の全ての回路が動作する必要は無く、動作の必要性が無いブロックが存在する。
【０００３】
従来、このような停止可能なブロックに対しては、クロックの供給を停止してＡＣ電力を削減する、クロックゲーティング技術が適用されてきた。近年ではさらに、電源の供給を遮断してＤＣ電力を削減する、電源遮断・復帰制御技術が適用されている。
【０００４】
例えば、特許文献１や特許文献２には、電源遮断・復帰技術に用いる電源遮断用スイッチの制御方法について記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２１８７２２号公報
【特許文献２】特開２００９−１０５２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本願発明者は、本願に先立って、電源遮断・復帰制御技術について検討を行った。
【０００７】
図２に、電源遮断・復帰機構を備える回路方式の模式図を示す。電源遮断・復帰機構を備える回路方式では、通常動作領域１０と電源制御領域２０に加えて、動作領域毎に電源遮断用の電源スイッチＳＷを含む。論理動作不要時には、電源スイッチＳＷをオフにし、電源供給を遮断することで、リーク電流を遮断し、ＤＣ電力を削減する。
【０００８】
このような領域毎の電源遮断・復帰機構を備える回路方式では、他の動作領域が継続的に動作している間に、電源制御領域の電源を遮断・復帰させる必要がある。図３に、電源遮断・復帰機構を備える回路方式の、電源制御領域の電源遮断時の電源電圧、電源電流を示す。また図４に、電源制御領域の電源スイッチオン直後の電源電圧、電源電流を示す。図３、図４では、電源制御領域の電源遮断時に、電源電圧Ｖｄｄにおいて、通常動作領域に電源電流Ｉｄｄが供給されているとする。電源制御領域の電源スイッチをオンすると、電源スイッチオン直後には電源は負荷の変化に追従できず、電源電流Ｉｄｄがそのまま供給され続ける。電源制御領域には電源電流Ｉｄｄの一部（充放電電流Ｉｃｈａｒｇｅ、リーク電流Ｉｌｅａｋ）が流入し、電源制御領域が充電され、電源制御領域の電源電圧が上昇する。
【０００９】
一方、通常動作領域を駆動する電流（交流電流Ｉａｃ’、直流電流Ｉｄｃ’）は減少するため、通常動作領域の電源電圧は低下し（Ｖｄｄ’＜Ｖｄｄ）、電源電圧低下分が電源ノイズとなる。この電源ノイズの大きさは、同時にオンオフする電源制御領域のスイッチ量に依存する。電源ノイズが発生すると通常動作領域のデバイス速度が低下し、回路が誤動作する可能性がある。通常動作領域を継続的に動作させるためには、この通常動作領域に与える電源ノイズを抑止することが必要である。
【００１０】
電源遮断・復帰に要する時間（電源遮断・復帰時間）は、電源遮断・復帰までに順次オンオフするトータルのスイッチ量（トータルＳＷ量）／同時にオンオフするスイッチ量、又は単位時間当たりのスイッチ量（同時切替ＳＷ量）で表される。
【００１１】
電源遮断・復帰時間は、（１）電源制御領域のリーク電流と、（２）通常動作領域のデバイス速度に依存し、（１）に比例し、（２）に反比例する。
【００１２】
つまり、電源制御領域のリーク電流が小さければ、電源制御領域の充放電に必要な電荷量が少なくなり、トータルＳＷ量を少なくできる。一方、通常動作領域のデバイス速度が速ければ、許容電源ノイズが大きくなり、同時切替ＳＷ量を多くできる。結果、電源遮断・復帰時間は短くなる。
【００１３】
図５に、電源遮断・復帰機構を備える回路方式が実装された装置毎のデバイスばらつきに応じて採用可能な電源遮断・復帰シーケンスと、それらの電源遮断・復帰時間の関係を示す。一般に、デバイス速度とリーク電流は、デバイス製造ばらつきによりばらつき、デバイス速度が速い場合はリーク電流が大きく、遅い場合はリーク電流が小さくなる関係にある。
【００１４】
このため、デバイス速度が速く、リーク電流が大きい場合（図５＃１）には、同時切替ＳＷ量を多く、また、デバイス速度が遅く、リーク電流が小さい場合（図５＃２）には、トータルＳＷ量を少なくできるため、電源遮断・復帰シーケンス時間を小さくできる。
【００１５】
しかし、設計時にはデバイスばらつきは不明であり、デバイス速度とリーク電流に対してワースト条件で設計する。この場合、トータルＳＷ量を多く、同時切替ＳＷ量を少なくするため（図５＃３）、電源遮断・復帰時間が長くなるという問題がある。
【００１６】
図６には、ワースト設計の例を示す。この例では、リーク電流が大きい場合を想定してトータルＳＷ量＝６とし、デバイス速度が遅い場合を想定して同時切替ＳＷ量＝２とし、従って電源遮断・復帰時間＝３となる。
【００１７】
このような電源遮断・復帰機構を備える回路方式において、通常動作領域に与える電源ノイズを抑制しつつ、電源遮断・復帰時間を短縮しようとする技術が、例えば特許文献１や特許文献２に開示されている。
【００１８】
特許文献１には、電源遮断領域に突入電流モニタを設け、突入電流値に応じて電源スイッチの制御タイミングを制御する方式が開示されている。
【００１９】
一般に、リーク電流が大きいデバイスではデバイス速度が速い。この場合、電源遮断対象領域が広く、突入電流が大きくなり、電源ノイズが大きくなっても、誤動作は生じない。
【００２０】
特許文献１に開示された方式の様に、突入電流のみをモニタする方式ではデバイス速度を考慮できず、デバイス速度が遅い場合でも誤動作しないように電源スイッチの制御タイミングを設定するため、電源遮断・復帰時間が長くなってしまう。
【００２１】
特許文献２には、電源制御領域と通常動作領域の電源電圧を観測し、電源制御領域の到達電位や周囲領域の電源ノイズを測定し、電源ノイズが許容値を超えないように電源制御領域の電源スイッチを制御する方式が開示されている。
【００２２】
この場合も、デバイス速度が速い場合には、電源ノイズが大きくなっても誤動作は生じないが、特許文献２に開示された方式の様に電源ノイズのみをモニタする方式ではデバイス速度を考慮できず、デバイス速度が遅い場合でも誤動作しないようにスイッチ制御を設定するため、電源遮断・復帰時間が長くなってしまう。
【００２３】
そこで、本発明は、このような問題点を解決し、その代表的な目的は、電源遮断・復帰時に動作中の回路の誤動作を抑止しつつ、デバイスの製造ばらつきに応じて最適な速度での電源制御領域の電源遮断・復帰を可能とする半導体装置の制御技術を提供することにある。
【００２４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００２６】
すなわち、代表的なものの概要は、通常動作領域と、電源制御領域と、電源制御領域に接続され、電源制御領域への電源を供給または遮断する複数の電源スイッチとを有し、さらに、複数の電源スイッチのオンオフを制御し、半導体装置毎の製造後の性能に応じて電源遮断・復帰の遷移時間を変更し、電源遮断・復帰を行うスイッチ制御回路を有することを特徴とする。
【００２７】
具体的には、領域毎に電源遮断・復帰が可能な仕組みを含む回路方式の半導体装置であって、この回路方式を実装する装置毎の製造後の性能に応じて電源遮断・復帰シーケンスを変更し、電源遮断・復帰を行うために、電源制御領域の電源スイッチを所定の時間により徐々にオンオフするスイッチ制御回路と、本回路方式を実装する装置の製造後のデバイス情報を記録できる記憶素子とを含み、本装置を製造後に、装置毎のデバイス速度、リーク電流等のデバイスの製造ばらつき情報を記憶素子に記録する。
【００２８】
そして、電源遮断・復帰実行時には、スイッチ制御回路がデバイスの製造ばらつき情報を記憶素子より読み出し、電源制御領域のリーク電流量に応じてトータルＳＷ量を設定し、通常動作領域のデバイス速度に応じて同時切替ＳＷ量を設定し、デバイスに応じて最適な速度の電源遮断・復帰シーケンスを実行し、電源遮断・復帰を行う。
【発明の効果】
【００２９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００３０】
（１）電源遮断・復帰時に動作中の回路の誤動作を抑止しつつ、デバイスの製造ばらつきに応じて最適な速度での電源制御領域の電源遮断・復帰が可能となる。
【００３１】
（２）電源遮断・復帰時間を設計時に決定し、以後固定する回路方式では、電源遮断・復帰時間を、ワースト条件での設計値よりも短く設定することができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施の形態による半導体装置において、デバイスの製造ばらつきに応じた電源遮断・復帰制御機構を備える回路方式を説明する模式図である。
【図２】従来の半導体装置において、電源遮断・復帰機構を備える回路方式を説明する模式図である。
【図３】従来の半導体装置において、電源制御領域の電源遮断時の電源電圧、電源電流を説明する図である。
【図４】従来の半導体装置において、電源制御領域の電源スイッチオン直後の電源電圧、電源電流を説明する図である。
【図５】従来の半導体装置において、デバイスばらつきに応じた電源遮断・復帰時間を説明する図である。
【図６】従来の半導体装置において、ワースト設計での電源遮断・復帰制御方式の回路動作と電源遮断・復帰時間を説明する図である。
【図７】本発明の一実施の形態による半導体装置において、デバイスの製造ばらつきに応じた電源遮断・復帰制御方式の実施フローを説明する図である。
【図８】本発明の一実施の形態による半導体装置において、デバイスの製造ばらつきに応じた電源遮断・復帰制御方式の、デバイスリーク電流大、デバイス速度高速の場合の回路動作と電源遮断・復帰時間を説明する図である。
【図９】本発明の一実施の形態による半導体装置において、デバイスの製造ばらつきに応じた電源遮断・復帰制御方式の、デバイスリーク電流小、デバイス速度低速の場合の回路動作と電源遮断・復帰時間を説明する図である。
【図１０】本発明の一実施の形態による半導体装置において、デバイスの製造ばらつき情報を装置外部に出力し、外部制御回路によってスイッチ制御シーケンスを変更してスイッチ制御回路を制御し、電源スイッチを制御する電源遮断・復帰制御方式を説明する模式図である。
【図１１】本発明の一実施の形態による半導体装置において、デバイスの製造ばらつき情報を装置外部に出力し、外部制御回路が電源スイッチを制御する電源遮断・復帰制御方式を説明する模式図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。但し、本発明は図示した形態に限られるものではない。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３４】
まず、本発明の一実施の形態による半導体装置の構成の一例を説明する。図１は、本実施の形態による半導体装置において、デバイスの製造ばらつきに応じた電源遮断・復帰制御機構を備える回路方式を説明する模式図である。
【００３５】
本実施の形態による半導体装置の大規模集積回路ＬＳＩは、常に動作する通常動作領域１０と、電源の供給を遮断してＤＣ電力が削減できる電源制御領域２０とが形成されている。この大規模集積回路ＬＳＩの外部には、電源電圧（Ｖｄｄ）の端子と接地電圧（Ｖｓｓ）の端子との間に電源ＰＳ（電圧Ｖｄｄ）が接続されている。
【００３６】
大規模集積回路ＬＳＩの内部において、通常動作領域１０は、電源電圧（Ｖｄｄ）と接地電圧（Ｖｓｓ）との間に接続されている。電源制御領域２０は、一方は電源制御領域２０に供給する電源を遮断するための複数（図１では６個の例）の電源スイッチＳＷを介して電源電圧（Ｖｄｄ）に接続され、他方は直接、接地電圧（Ｖｓｓ）に接続されている。
【００３７】
さらに、大規模集積回路ＬＳＩの内部には、電源制御領域２０への電源を供給または遮断する複数の電源スイッチＳＷの他に、これらの複数の電源スイッチＳＷのオンオフを制御し、半導体装置毎の製造後の性能に応じて電源遮断・復帰の遷移時間を変更し、電源遮断・復帰を行うスイッチ制御回路３０と、半導体装置毎の製造後の性能を含むデバイス情報や１つまたは複数の電源遮断・復帰シーケンスを記録する記憶素子４０も含まれている。
【００３８】
このように構成される半導体装置において、スイッチ制御回路３０は、記憶素子４０からデバイス情報を読み出し、デバイス情報に応じて、電源遮断・復帰シーケンスを設定する。本実施の形態では、デバイスのリーク電流に応じて、電源制御領域２０に必要な充放電電荷量を供給できるようにトータルスイッチ量（トータルＳＷ量）を設定し、デバイスの速度に応じて、通常動作領域に与える電源ノイズを抑止するように同時切替スイッチ量（同時切替ＳＷ量）を設定する。この設定量をスイッチ制御信号として複数の電源スイッチＳＷへ発行し、これらの電源スイッチＳＷのオンオフを制御する。
【００３９】
記憶素子４０は、デバイスのリーク電流やデバイス速度等、本回路方式を実装する半導体装置毎に異なる、デバイスの製造ばらつき情報を記録する。記憶素子４０は、ヒューズ等の記憶素子で構成される。
【００４０】
続いて、本実施の形態による半導体装置の制御方法の一例を説明する。図７は、デバイスの製造ばらつきに応じた電源遮断・復帰制御方式の実施フローを説明する図である。図８は、図７の制御方式において、デバイスリーク電流大、デバイス速度高速の場合の回路動作と電源遮断・復帰時間を説明する図である。図９は、図７の制御方式において、デバイスリーク電流小、デバイス速度低速の場合の回路動作と電源遮断・復帰時間を説明する図である。
【００４１】
本回路方式を実装する半導体装置を製造し（Ｓ１）、その後、プローブ検査時に半導体装置毎にデバイスの製造ばらつき情報（リーク電流値、デバイス速度）を記憶素子４０に記録する（Ｓ２）。
【００４２】
半導体装置が出荷、使用され、電源遮断・復帰を実行する時に、スイッチ制御回路３０が記憶素子４０からデバイスの製造ばらつき情報を読み出す（Ｓ３）。
【００４３】
次に、スイッチ制御回路３０は、デバイス情報に応じて、電源遮断・復帰シーケンスを設定する。この際、デバイスリーク電流が大きいか否か、デバイス速度が高速か否かを判定し（Ｓ４）、リーク電流が大きく、デバイス速度が速い場合（Ｙｅｓ）は、トータルＳＷ量、同時切替ＳＷ量を多く設定する（Ｓ５）。図８には、トータルＳＷ量はワースト設計と同じく、トータルＳＷ量＝６とし、同時切替ＳＷ量はワースト設計よりも多く、同時切替ＳＷ量＝３とし、従って電源遮断・復帰時間＝２となる例を示す。
【００４４】
また、Ｓ４の判定において、リーク電流が少なく、デバイス速度が遅い場合（Ｎｏ）は、トータルＳＷ量、同時切替ＳＷ量を少なく設定する（Ｓ６）。図９には、トータルＳＷ量はワースト設計よりも少なく、トータルＳＷ量＝４とし、同時切替ＳＷ量はワースト設計と同じく、同時切替ＳＷ量＝２とし、従って電源遮断・復帰時間＝２となる例を示す。
【００４５】
この設定量を、スイッチ制御信号として電源スイッチＳＷへ発行し、電源遮断・復帰シーケンスを実行する。電源スイッチＳＷは、このスイッチ制御信号に従いオンオフする（Ｓ７）。
【００４６】
電源遮断・復帰シーケンスが終了すると、電源制御領域２０の電源が遮断・復帰する（Ｓ８）。
【００４７】
このように、デバイスの製造ばらつき情報に応じて電源遮断・復帰シーケンスを設定することで、動作中の回路の誤動作を抑止しつつ、デバイスの製造ばらつきに応じて最適な速度での電源制御領域２０の電源遮断・復帰が可能となる。
【００４８】
また、電源遮断・復帰時間を設計時に決定し、以後固定する回路方式では、図８、図９に示したように、デバイスの製造ばらつき情報に応じて電源遮断・復帰時間を一定のまま、トータルＳＷ量、同時切替ＳＷ量の両方を多く、または少なく設定することにより、電源遮断・復帰時間を、ワースト条件での設計値よりも短く設定することができる。
【００４９】
続いて、本実施の形態による半導体装置の別の構成の一例を説明する。図１０は、デバイスの製造ばらつき情報を装置外部に出力し、外部制御回路によってスイッチ制御シーケンスを変更してスイッチ制御回路を制御し、電源スイッチを制御する電源遮断・復帰制御方式を説明する模式図である。図１１は、デバイスの製造ばらつき情報を装置外部に出力し、外部制御回路が電源スイッチを制御する電源遮断・復帰制御方式を説明する模式図である。
【００５０】
図１０に示す半導体装置の大規模集積回路ＬＳＩにおいては、半導体装置外部の外部制御回路５０が、記憶素子４０に記録したデバイス情報を読み出す。外部制御回路５０は、読み出したデバイス情報に応じて、スイッチ制御回路３０を制御する。スイッチ制御回路３０は、外部制御回路５０からの制御に応じて、スイッチ制御信号を電源スイッチＳＷへ発行し、電源スイッチＳＷのオンオフを制御する。
【００５１】
図１１に示す半導体装置の大規模集積回路ＬＳＩにおいては、半導体装置外部の外部制御回路５０が、記憶素子４０に記録したデバイス情報を読み出す。外部制御回路５０は、読み出したデバイス情報に応じて、スイッチ制御信号を電源スイッチＳＷへ発行し、電源スイッチＳＷのオンオフを制御する。
【００５２】
図１０、図１１に示す構成例により、デバイス情報に応じて、電源遮断・復帰時間を半導体装置外部から設定することが可能となる。
【００５３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００５４】
本発明の半導体装置の制御技術は、電源遮断・復帰制御技術に用いる電源遮断用スイッチの制御方法に利用可能である。
【符号の説明】
【００５５】
１０…通常動作領域
２０…電源制御領域
３０…スイッチ制御回路
４０…記憶素子
５０…外部制御回路
ＬＳＩ…大規模集積回路
ＰＳ…電源
ＳＷ…電源スイッチ
Ｖｄｄ…電源制御領域の電源遮断時の電源電圧
Ｉｄｄ…電源制御領域の電源遮断時の電源電流
Ｉａｃ…電源制御領域の電源遮断時の、通常動作領域に流れる交流電流
Ｉｄｃ…電源制御領域の電源遮断時の、通常動作領域に流れる直流電流
Ｖｄｄ’…電源制御領域の電源スイッチオン直後の通常動作領域の電源電圧
Ｉｄｄ’…電源制御領域の電源スイッチオン直後の電源電流
Ｉａｃ’…電源制御領域の電源スイッチオン直後の、通常動作領域に流れる交流電流
Ｉｄｃ’…電源制御領域の電源スイッチオン直後の、通常動作領域に流れる直流電流
Ｉｃｈａｒｇｅ…電源制御領域の充放電電流
Ｉｌｅａｋ…電源制御領域のリーク電流
【図１】
2011210788.tif 000003
【図２】
2011210788.tif 000004
【図３】
2011210788.tif 000005
【図４】
2011210788.tif 000006
【図５】
2011210788.tif 000007
【図６】
2011210788.tif 000008
【図７】
2011210788.tif 000009
【図８】
2011210788.tif 000010
【図９】
2011210788.tif 000011
【図１０】
2011210788.tif 000012
【図１１】
2011210788.tif 000013