(57)【要約】【課題】本発明は、ショートする可能性を低減させ、かつ、大型化を回避することができる半導体複合装置を提供することを課題とする。【解決手段】本発明の半導体装置１Ａは、基板１０上に、第１端子、第２端子、その第１端子と第２端子との間の通電を制御する第３端子を各々有する３端子発光素子２２を、略直線状に複数配列してなる３端子発光素子アレイ２０と、３端子発光素子２２に接続する引出し配線部５０と、を備えてなり、３端子発光素子アレイ２０は、隣り合って配置される少なくとも２つ以上の３端子発光素子２２の間に配置されて、当該３端子発光素子２２の第２端子同士、または、第３端子同士の何れか一方を共通に接続する共通層２３を有し、引出し配線部５０は、３端子発光素子２２または共通層２３から、３端子発光素子２２の配列方向に対して略直交方向に延伸するように引き出されていることを特徴とする。【選択図】図１
2011018837.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に、第１端子、第２端子、および、前記第１端子と前記第２端子との間の通電を制御する第３端子を各々有する３端子発光素子を、略直線状に複数配列してなる３端子発光素子アレイと、
前記３端子発光素子に接続する引出し配線部と、を備える半導体装置であって、
前記３端子発光素子アレイは、隣り合って配置される少なくとも２つ以上の３端子発光素子の間に配置されて、当該３端子発光素子の前記第２端子同士、または、前記第３端子同士の何れか一方を共通に接続する共通層を有し、
前記引出し配線部は、前記３端子発光素子及び前記共通層から、前記３端子発光素子の配列方向に対して略直交方向に延伸するように引き出されていることを特徴とする半導体装置。
【請求項２】
前記複数の３端子発光素子は、半導体薄膜内に形成されており、その半導体薄膜は前記基板表面に接合されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記共通層は、前記複数の３端子発光素子の前記第２端子同士、または、前記第３端子同士の何れか一方を共通に接続し、
前記引出し配線部のうち、前記共通層から引き出される電極および配線は、前記共通層を有する前記複数の３端子発光素子に対して、前記複数の３端子発光素子の配列方向に均等に設けられていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一つに記載の半導体装置を備えたことを特徴とする光プリントヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の発光サイリスタ等からなる３端子発光アレイを備えてなる半導体装置、並びに、その半導体装置を備えた光プリントヘッド、及び、画像形成装置に関する。
【背景技術】
【０００２】
従来、プリンタ、複写機、ファクシミリ装置、又は、それらの機能を複合した複合機等の画像形成装置は、光プリントヘッドを有し、その光プリントヘッド内に、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）アレイチップ（半導体装置）を備えている。
このＬＥＤアレイチップは、基板上に、略直線状に配列された複数のＬＥＤであるＬＥＤアレイと、外部の駆動回路と接続して複数のＬＥＤを駆動させるための共通配線部と、複数のＬＥＤと共通配線部とを接続する引出し配線部とを備えている。
【０００３】
ここで、下記特許文献１には、発光層を有する半導体エピフィルムを、異種基板上に、分子間結合により貼り付け、その基板上で、半導体エピフィルムを加工してＬＥＤアレイを形成する技術が開示されている。
そして、半導体エピフィルムが貼り付けられる前に形成された共通配線部（「駆動ＩＣ領域１２」）と、ＬＥＤが並ぶ方向に対して直交方向に延びるように配線して、ＬＥＤアレイと共通配線部とを接続する引出し配線部（「個別電極１６」参照）が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２３７３０３号公報（図１、図８、図１１参照）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、近年、発光素子として、ＬＥＤの代わりに、発光サイリスタを用いた発光サイリスタアレイチップが開発されている。この発光サイリスタアレイによれば、外部の駆動回路を簡略化することができ、より発光サイリスタアレイチップを小型化にすることが可能となるためである。
【０００６】
しかしながら、発光素子として、３端子の発光サイリスタを用いた場合、２端子のＬＥＤに比べ、端子数が増加する。つまり、基板上において、発光サイリスタと共通配線部とを接続する引出し配線部の配線数と発光サイリスタに接触する電極数とが増加した。
そして、この引出し配線部の配線数と電極数の増加は、配線と配線の交差、または配線と電極の交差を増加させるものであり、ショートする原因となった。
また、端子数の増加は、半導体装置の大型化させる原因となっていた。
【０００７】
そこで、本発明は、前記問題に鑑みて創案された発明であって、ショートする可能性を低減させ、かつ、大型化を回避することができる半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
前記課題を解決するために、本発明に係る半導体装置は、基板と、前記基板上に、第１端子、第２端子、および、前記第１端子と前記第２端子との間の通電を制御する第３端子を各々有する３端子発光素子を、略直線状に複数配列してなる３端子発光素子アレイと、前記３端子発光素子に接続する引出し配線部と、を備える半導体装置であって、前記３端子発光素子アレイは、隣り合って配置される少なくとも２つ以上の３端子発光素子の間に配置されて、当該３端子発光素子の前記第２端子同士、または、前記第３端子同士の何れか一方を共通に接続する共通層を有し、前記引出し配線部は、前記３端子発光素子及び前記共通層から、前記３端子発光素子の配列方向に対して略直交方向に延伸するように引き出されていることを特徴とする。
【０００９】
請求項１に記載された半導体装置によれば、少なくとも２以上の３端子発光アレイは、共通層を有する。そして、３端子発光素子の相互間の共通層から、引出し配線部が、３端子発光素子の配列方向に対して直交方向に延伸するため、引出し配線部同士が交差することがない。
また、引出し配線部の接続は、所定の間隔をあけて並列する３端子発光素子の間の空間を有効に利用するものであって、半導体装置の大型化を回避できる。
【発明の効果】
【００１０】
以上、本発明の半導体装置によれば、ショートする可能性を低減させることができ、かつ、大型化を回避することができる半導体複合装置提供することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態における発光サイリスタアレイチップ（半導体装置）を正面視した正面図である。
【図２】第１実施形態における発光サイリスタアレイチップ（半導体装置）の回路構成を示す回路図である。
【図３】図３（ａ）は、第１実施形態における発光サイリスタアレイチップ（半導体装置）をＢ−Ｂ線で切った場合に断面視した断面図であって、図３（ｂ）は、Ｃ−Ｃ線で切った場合に断面視した断面図である。
【図４】第１実施形態における発光サイリスタアレイチップ（半導体装置）に用いられる半導体エピフィルムの製造工程を示す図である。
【図５】従来の発光サイリスタアレイチップ（半導体装置）を正面視した正面図である。
【図６】第２実施形態の発光サイリスタアレイチップ（半導体装置）を備えた光プリントヘッドの断面を示す断面図である。
【図７】光プリントヘッドを正面視した場合における第２実施形態の発光サイリスタアレイチップ（半導体装置）を示す正面図である。
【図８】第２実施形態の発光サイリスタアレイチップ（半導体装置）を正面視した正面図である。
【発明を実施するための形態】
【００１２】
（第１実施形態）
（発光サイリスタアレイチップ１Ａ）
つぎに、本発明の半導体装置（発光サイリスタアレイチップ１Ａ）の第１実施形態について、図１から図５を参照して説明する。図１に示す発光サイリスタアレイチップ１Ａは、図示しない外部の駆動回路と接続し、その外部の駆動回路から送信される制御信号に基づいて、略直線上に配置された発光サイリスタが駆動することを目的とする半導体装置であり、光プリントヘッド等に用いられる。
また、第１実施形態における発光サイリスタアレイチップ１Ａは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）基板１０と、そのＩＣ基板１０上に設けられて、複数の発光サイリスタ２２を有する発光サイリスタアレイ２０と、複数の発光サイリスタ２２を駆動させるための共通配線部４０と、複数の発光サイリスタ２２と共通配線部４０とを接続する引出し配線部５０とを備えている。なお、図１に示す発光サイリスタアレイチップ１Ａを回路的に示すと、図２に示すようにところとなる。
【００１３】
（ＩＣ基板１０）
ＩＣ基板１０は、図１に示すように、複数の発光サイリスタ２２と共通配線部４０と引出し配線部５０を支持する支持体である。また、ＩＣ基板１０は、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板、ガラス、プラスチックなどから形成されており、本発明において特に限定されない。
また、ＩＣ基板１０は、発光サイリスタ２２との導通を回避するため、図１と図３に示すように、発光サイリスタ２２が設けられる箇所に平坦性が高い絶縁膜１１が形成されている。
【００１４】
（発光サイリスタアレイ２０）
図１に示す発光サイリスタアレイ２０は、後記する半導体エピフィルム１００を形成してなる３端子発光アレイであって、図１に示すように、ＩＣ基板１０に形成された絶縁膜１１上に設けられている。なお、ここでいう半導体エピフィルム１００は、特許請求の範囲に記載される「半導体薄膜」をいう。
また。発光サイリスタアレイ２０は、図１に示すように、接合層２１（図３参照）と、ＩＣ基板１０の長手方向（以下、単に「長手方向」という。）に向かって略直線上に配列する複数（４ｎ個）の発光サイリスタ２２とから構成されている。
【００１５】
ここで、接合層２１は、図３に示すように、分子間力により異種物質であるＩＣ基板１０に形成された絶縁膜１１上に、後記する半導体エピフィルム１００を接合させるための層であって、Ｓｉの単結晶からなっている。
【００１６】
また、発光サイリスタ２２は、接合層２１を介して絶縁膜１１に接合された半導体エピフィルム（半導体薄膜）１００をエッチングしてなる発光素子であり、図３（ａ）に示すように、ｎ型ＧａＡｓ層２３、ｐ型ＧａＡｓ層２４、ｎ型ＡｌＧａＡｓ層２５、ｐ型ＡｌＧａＡｓ層２６の順で積層した積層構造となっている。
尚、ｐ型ＡｌＧａＡｓ層２６は、特許請求の範囲に記載される「第１端子」に相当し、ｎ型ＧａＡｓ層２３は、特許請求の範囲に記載される「第２端子」に相当し、ｎ型ＡｌＧａＡｓ層２５は、特許請求の範囲に記載される「第３端子」に相当するものである。
【００１７】
また、発光サイリスタ２２は、図１に示すように、長手方向に向かって、接合層２１上に、４ｎ個形成されており、その４ｎ個の発光サイリスタ２２におけるｎ型ＧａＡｓ層２３は、一つの共通な層となっている（特許請求の範囲に記載される「共通層」に相当する。）。
なお、本実施形態において、発光サイリスタ２２を構成するｐ層とｎ層は、上記するものに限られず、ＩｎＧａＰ等であってもよい。
【００１８】
（共通配線部４０）
共通配線部４０は、図１に示すように、外部の制御装置（図示しない）と接続するＩＣ基板１０上に形成された配線であって、アノード共通配線部４１と、ゲート共通配線部４２と、カソード共通配線部４３とから構成されている。
【００１９】
アノード共通配線部４１は、図１に示すように、ＩＣ基板１０上においてｎ個設けられているアノードパッド４４Ａ１〜４４Ａｎと、そのアノードパッド４４Ａ１〜４４Ａｎから延びるアノード共通配線４５Ａ１〜４５Ａｎとからなっている。
アノードパッド４４Ａ１〜４４Ａｎは、外部の駆動回路と接続し、長手方向に配列する４ｎ個の発光サイリスタ２２のアノード電圧を４つずつ制御するための部材であって、図１に示すように、長手方向に向かってｎ個配置されている。
また、アノード共通配線４５Ａ１〜４５Ａｎは、長手方向に配列するアノードパッド４４Ａ１〜４４Ａｎから、発光サイリスタアレイ２０側に向かって延びる、正面視略Ｔ字状の配線である。
【００２０】
一方、ゲート共通配線部４２は、図１に示すように、ＩＣ基板１０上において４個設けられているゲートパッド４６Ｇ１〜４６Ｇ４と、そのゲートパッド４６Ｇ１〜４６Ｇ４から延びて、ＩＣ基板１０の長手方向に延びる４本のゲート共通配線４７Ｇ１〜４７Ｇ４とからなっている。
また、カソード共通配線部４３は、図１に示すように、ＩＣ基板１０上において１つ設けられたカソードパッド４８Ｋと、そのカソードパッド４８Ｋから延びて、かつ、ＩＣ基板１０の長手方向に延びるカソード共通配線４９Ｋとからなっている。
また、ゲート共通配線部４２とカソード共通配線部４３は、ＩＣ基板１０上において、発光サイリスタアレイ２０を軸にアノード共通配線部４１と反対側に配置されている。
【００２１】
（引出し配線部５０）
引出し配線部５０は、半導体エピフィルム１００を加工して形成された発光サイリスタ２２と、ＩＣ基板１０上に設けられた共通配線部４０とを接続する配線であって、本実施形態の引出し配線部５０は、アノード引出し配線部５１Ａと、ゲート引出し配線部５２Ｇと、カソード引出し配線部５３Ｋとからなっている。
【００２２】
（アノード引出し配線部５１Ａ）
アノード引出し配線部５１Ａは、図３（ａ）に示すように、アノード領域であるｐ型ＡｌＧａＡｓ層２６上に形成されて接触するアノード電極５４Ａと、そのアノード電極５４Ａとアノード共通配線４５Ａ１〜４５Ａｎとを接続するアノード引出し配線５５Ａとからなっている。
アノード電極５４Ａは、例えば、ＡｌＧａＡｓ層等からなる層であって、本発明において、特に限定はされてない。また、アノード引出し配線５５Ａは、図１に示すように、アノード電極５４Ａから、アノード共通配線４５Ａ１〜４５Ａｎに向かって、直線的に延びる配線であって、図３に示すように、発光サイリスタ２２を形成する他の層に接触しないように、酸化膜の絶縁層５６が形成されている。
【００２３】
（ゲート引出し配線部５２Ｇ）
ゲート引出し配線部５２Ｇは、図３（ａ）に示すように、ゲートであるｎ型ＡｌＧａＡｓ層２５に形成されたゲート電極５７Ｇと、そのゲート電極５７Ｇから、４本のゲート共通配線４７Ｇ１〜４７Ｇ４に向かって直線的に延びるゲート引出し配線５８Ｇとからなっている。ここで、ゲート引出し配線５８Ｇは、発光サイリスタ２２を形成する他の層に接触しないように、図３（ａ）に示す酸化膜の絶縁層５９が形成されている。その他、ゲート引出し配線５８Ｇは、図１に示すように、交差するカソード共通配線４９Ｋ、および、ゲート共通配線４７Ｇ１〜４７Ｇ４と、ショートしないように図示しない絶縁層が形成されている。
【００２４】
（カソード引出し配線部５３Ｋ）
カソード引出し配線部５３Ｋは、図３（ｂ）に示すように、４ｎ個の発光サイリスタ２２の共通層である、ｎ型ＧａＡｓ層２３上に形成されるカソード電極６０Ｋと、そのカソード電極６０Ｋとから、カソード共通配線４９Ｋに向かって直線的に延びて接続するカソード引出し配線６１Ｋとからなっている。ここで、カソード電極６０Ｋは、図１に示すように、ｎ型ＧａＡｓ層２３上であって、各発光サイリスタ２２の間に設けられている。
また、カソード引出し配線６１Ｋは、カソード電極６０Ｋから、カソード共通配線４９Ｋと接続するように、直線的に延びて形成されており、ｎ型ＧａＡｓ層２３と接触しないように、図３に示す絶縁層６２が形成されている。
以上、アノード引出し配線部５１Ａと、ゲート引出し配線部５２Ｇと、カソード引出し配線部５３Ｋにより、ＩＣ基板１０上に配置される回路は、図２に示す通りとなる。
【００２５】
（半導体エピフィルム１００の製造方法）
第１実施形態における発光サイリスタアレイチップ１Ａの製造方法について説明する。
まず、半導体エピフィルム１００の製造方法について説明する。
図４（ａ）に示すように、母材基板１１０上に、有機金属化学気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等により、バッファ層１２０、犠牲層１３０、接合層２１、ｎ型ＧａＡｓ層２３、ｐ型ＧａＡｓ層２４、ｎ型ＡｌＧａＡｓ層２５、ｐ型ＡｌＧａＡｓ層２６の順に形成する。
【００２６】
ここで、バッファ層１２０は、バッファ層の上に形成される接合層２１、ｎ型ＧａＡｓ層２３等の成長させるための下地層であり、本発明においては特に限定されない。
また、犠牲層１３０は、その犠牲層１３０よりも上に積層される接合層２１、ｎ型ＧａＡｓ層２３等を母材基板１１０から剥離するための層である。
接合層２１は、異種基板に分子間力により接着させるための層である。そして、ｎ型ＧａＡｓ層２３、ｐ型ＧａＡｓ層２４、ｎ型ＡｌＧａＡｓ層２５、ｐ型ＡｌＧａＡｓ層２６は、発光サイリスタ２２を構成する層である。
【００２７】
つぎに、図４（ｂ）に示すように、ＨＦ（フッ化水素）液により、犠牲層１３０を選択的にエッチングする。ここで、ＨＦ（フッ化水素）液のエッチング速度は、接合層２１、ｎ型ＧａＡｓ層２３等に比べて、犠牲層１３０の方が大きいため、犠牲層１３０を選択的にエッチングすることが可能である。そして、接合層２１、ｎ型ＧａＡｓ層２３等を母材基板１１０から剥離し、ＨＦ（フッ化水素）液が残らないように水洗いして、半導体エピフィルム１００が形成される。
【００２８】
（発光サイリスタアレイチップ１Ａの製造方法）
つぎに、半導体エピフィルム１００を、図４（ｃ）に示すように、ＩＣ基板１０の絶縁膜１１上に加圧して、接合層２１と絶縁膜１１とにおける分子間力により接合させる。なお、半導体エピフィルム１００を接合させる前に、ＩＣ基板１０には、平坦性の高い絶縁膜１１と共通配線部４０を形成するものとする。
【００２９】
つぎに、ＩＣ基板１０上に接合した半導体エピフィルム１００を、図３（ａ）と（ｂ）に示すように、エッチングにより形状を成形して、４ｎ個の発光サイリスタ２２を形成する。
そして、形成された発光サイリスタ２２に、図３（ａ）に示すように、絶縁層５６、５９と、アノード電極５４Ａとゲート電極５７Ｇを形成する。そして、図１に示すように、その形成されたアノード電極５４Ａとアノード共通配線４５Ａ１〜４５Ａｎとを接続するように、アノード引出し配線５５Ａを形成する。
また、ゲート電極５７Ｇとゲート共通配線４７Ｇ１〜４７Ｇ４とを接続するようにゲート引出し配線５７を形成する。
【００３０】
一方で、図３（ｂ）に示すように、カソードであるｎ型ＧａＡｓ層２３上であって、発光サイリスタ２２間に、カソード電極６０Ｋと絶縁層６２とを形成する。そして、形成されたカソード電極６０Ｋとカソード共通配線４９Ｋとを接続するように、カソード引出し配線６１Ｋを形成する。
以上より、第１実施形態における発光サイリスタアレイチップ１Ａを製造することができる。
【００３１】
（使用方法）
つぎに、発光サイリスタアレイチップ１Ａの使用方法について説明する。
発光サイリスタ２２のｎ型ＧａＡｓ層２３と接触するカソード電極６０Ｋは、図２に示すように、カソードパッド４８Ｋがアースされているため、接地電位となっている。よって、本実施形態の発光サイリスタ２２は、アノード電極５４Ａとゲート電極５７Ｇの電圧のＯＮ、ＯＦＦすることにより、駆動している。
【００３２】
具体的に、発光させない場合には、アノード電極５４Ａの電位を接地電位とする。これにより、アノード電極５４Ａからカソード電極６０Ｋに向かって電流が流れず、発光サイリスタ２２は発光しない。
一方で、発光させる場合には、ゲート電極５７Ｇの電位を接地電位とし、アノード電極５４Ａからカソード電極６０Ｋへ印加する。これによれば、電圧の高い、アノード電極５４Ａからカソード電極６０Ｋへ電流が流れて、発光サイリスタ２２のｐｎ接合部が発光する。
また、発光をやめる場合には、アノード電極５４Ａの電位を接地電位にしてから、ゲート電極５７Ｇを所定電位とする。
【００３３】
以上、本発明の実施形態の構成について説明したが、つぎに本実施形態によれば以下の効果を奏する。なお、図１と図５を参照して説明する。
【００３４】
従来の発光サイリスタアレイチップ２００によれば、図５に示すように、発光サイリスタ２２２に接触するカソード電極２６０Ｋは、ＩＣ基板２１０の長手方向に直線状に延びるように、ｎ型ＧａＡｓ層２２３上に形成されていた。そのため、カソード電極２６０Ｋと、ゲート共通配線２６１Ｇとが交差している。
【００３５】
しかしながら、第１実施形態の発光サイリスタアレイチップ１Ａによれば、図１に示すようにカソード電極６０Ｋは、共通層であるｎ型ＧａＡｓ層２３上であって発光サイリスタ２２間に設けられている。よって、カソード電極６０Ｋからカソード共通配線４９Ｋに向かってに直線状に延びるカソード引出し配線６１Ｋは、他の引出し配線である、アノード引出し配線５５Ａとゲート引出し配線５８Ｇと交差しない。
【００３６】
また、前記する構成によれば、発光サイリスタ２２から直線状に延びるアノード引出し配線５５Ａとゲート引出し配線５８Ｇとカソード引出し配線６１Ｋの配線上には、電極（アノード電極５４Ａ、ゲート電極５７Ｇ、カソード電極６０Ｋ）が存在しない。よって、アノード引出し配線５５Ａとゲート引出し配線５８Ｇとカソード引出し配線６１Ｋの配線上には、電極（アノード電極５４Ａ、ゲート電極５７Ｇ、カソード電極６０Ｋ）とが交差しない。
【００３７】
よって、本発明の構成によれば、従来技術に比べて、発光サイリスタ２２と共通配線部４０とを接続する引出し配線部５０の交差がないため、回路がショートする可能性を低減することができる。
【００３８】
また、従来の発光サイリスタアレイチップ２００によれば、図５に示すように、カソード電極２６０Ｋは、ｎ型ＧａＡｓ層２２３上であって、カソード共通配線部２４９Ｋが形成される側に形成されていた。そのため、発光サイリスタアレイ２２０と、発光サイリスタアレイチップ２００とは、ＩＣ基板１０の幅方向に大型化していた。
【００３９】
しかしながら、第１実施形態の発光サイリスタアレイチップ１Ａによれば、図１に示すように、ｎ型ＧａＡｓ層２３上であって発光サイリスタ２２間に、カソード電極６０Ｋが設けられている。
よって、本発明の構成によれば、発光素子として、３端子である発光サイリスタ２２を使用したとしても、発光サイリスタアレイ２０と、発光サイリスタアレイチップ１Ａの拡大を回避することができる。
【００４０】
（第２実施形態）
つぎに第２実施形態における発光サイリスタアレイチップ１Ｂを用いた光プリントヘッド３００について、図６から図８を参照して説明する。
光プリントヘッド３００は、図示しない感光体ドラムに光を照射して、静電像を形成するための部材である。また、図６に示す光プリントヘッド３００は、断面視した図面であるが、発光サイリスタアレイチップ１Ｂと、その発光サイリスタアレイチップ１Ｂがボンディングされる基板であるＣＯＢ（Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ）基板３０１と、ベース基板３０２と、レンズアイ３０３を備えたレンズホルダ３０４と、ＣＯＢ基板３０１とベース基板３０２とレンズホルダ３０４とを固定するためのクランプ３０５とを有してなっている。
【００４１】
また、ＣＯＢ基板３０１を正面視すると、図７に示すように、複数の発光サイリスタアレイチップ１Ｂが直線状に配置されている。
ここで、発光サイリスタアレイチップ１Ｂは、図８に示すように、ｎ型ＧａＡｓ層２３と接触するカソード電極６０Ｋが配置される数と位置の点で、第１実施形態の発光サイリスタアレイチップ１Ａと相違する。
具体的には、図８に示すように、４ｎ個配列される発光サイリスタ２２の、（４ｎ−３）個目と（４ｎ−２）個目の発光サイリスタ２２の間と、（４ｎ−１）個目と４ｎ個目の発光サイリスタ２２の間に、それぞれカソード電極６０Ｋが発光サイリスタ２２の配列方向に均等に設けられている。また、これに伴ってｎ型ＧａＡｓ層２３上のカソード電極６０Ｋから延出するカソード引出し配線６１Ｋの数も減少する。
【００４２】
以上、第２実施形態における発光サイリスタアレイチップ１Ｂの構成について説明したが、第２実施形態の構成によれば、複数の発光サイリスタ２２の共通層であるｎ型ＧａＡｓ層２３には、設けられるカソード電極６０Ｋが第１実施形態の発光サイリスタアレイチップ１Ａよりも減少するものの、４つの発光サイリスタ２２のどちらか一方側だけに、カソード電極６０Ｋが設けられているため、４つの発光サイリスタ２２間における電圧は均一となり、４つの発光サイリスタの発光量も均一とすることが可能となる。
【００４３】
つまり、光プリントヘッド３００において、図７に示すように、発光サイリスタアレイチップ１Ｂにおける発光サイリスタ２２の間隔Ｄと、隣り合って配置される発光サイリスタアレイチップ１Ｂの端部同士の発光サイリスタ２２の間隔Ｅとを均一にする必要がある。そのため、その発光サイリスタアレイチップ１Ｂの端部の発光サイリスタ２２に対応するカソード電極６０Ｋを、端部の発光サイリスタ２２の端部側に設けるスペースがない場合がある。
このような場合に、端部以外の発光サイリスタ２２は、両側にカソード電極６０Ｋを設けることができる。しかし、端部の発光サイリスタ２２は、一方側にカソード電極６０Ｋを設けることができるが、他方側にはカソード電極６０Ｋを設けることができない。
【００４４】
よって、端部以外の発光サイリスタ２２に比べて、端部の発光サイリスタ２２のみが電圧が上がり、その端部の発光サイリスタ２２、他の発光サイリスタ２２の発光量が均一にならないという問題があった。
しかしながら、第２実施形態の発光サイリスタアレイチップ１Ｂによれば、発光サイリスタ２２のどちらか一方側だけに、カソード電極６０Ｋが設けられているため、一つの発光サイリスタアレイチップ１Ｂにおける発光サイリスタ２２の発光量を均一にすることが可能とするものである。
【００４５】
なお、本発明は、第１実施形態と第２実施形態に示したものに限るものでなく、当業者であれば、適宜設計変更できる範囲をも含むものである。
例えば、第１実施形態および第２実施形態における発光サイリスタ２２は、図示しないが、隣り合う発光サイリスタ２２に第２端子であるカソードのｎ型ＧａＡｓ層２３が接続する共通層であったが、本発明はこれに限定されない。例えば、ｎ型ＧａＡｓ層２３の代わりに第３端子のｎ型ＡｌＧａＡｓ層が共通層を有していてもよい。
【００４６】
また、第１実施形態および第２実施形態の発光サイリスタアレイ２０は、ｎ個の発光サイリスタ２２を備えてなるが、本発明はこれに限定されない。つまり、少なくとも２個以上の発光サイリスタ２２を有する発光サイリスタアレイ２０であってもよい。少なくとも２個の発光サイリスタ２２からなる発光サイリスタアレイ２０であれば、その２個の発光サイリスタ２２との間に共通層を形成すること、および、その共通層から引き出し配線部を延伸させることが可能となり、ショートする可能性の低減化、及び半導体装置の大型化回避を図ることができる。
【符号の説明】
【００４７】
１Ａ、１Ｂ、２００  発光サイリスタアレイチップ
１０、２１０  ＩＣ基板
１１    絶縁膜
２０、２２０  発光サイリスタアレイ
２１    接合層
２２、２２２  発光サイリスタ
２３、２２３  ｎ型ＧａＡｓ層（第２端子）
２４    ｐ型ＧａＡｓ層
２５    ｎ型ＡｌＧａＡｓ層（第３端子）
２６    ｐ型ＡｌＧａＡｓ層（第１端子）
４０    共通配線部
４１    アノード共通配線部
４２    ゲート共通配線部
４３    カソード共通配線部
４４Ａ１〜４４Ａｎ  アノードパッド
４５Ａ１〜４５Ａｎ  アノード共通配線
４６Ｇ１〜４６Ｇ４  ゲートパッド
４７Ｇ１〜４７Ｇ４  ゲート共通配線
４８Ｋ  カソードパッド
４９Ｋ、２４９Ｋカソード共通配線
５０    引出し配線部
５１Ａ  アノード引出し配線部
５２Ｇ  ゲート引出し配線部
５３Ｋ  カソード引出し配線部
５４Ａ  アノード電極
５５Ａ  アノード引出し配線
５６    絶縁層
５７Ｇ  ゲート電極
５８Ｇ  ゲート引出し配線
５９    絶縁層
６０Ｋ、２６０Ｋ  カソード電極
６１Ｋ、２６１Ｋ  カソード引出し配線
６２    絶縁層
１００  半導体エピフィルム（半導体薄膜）
１１０  母材基板
１２０  バッファ層
１３０  犠牲層
３００  光プリントヘッド
３０１  ＣＯＢ基板
３０２  ベース基板
３０３  レンズアイ
３０４  レンズホルダ
３０５  クランプ
【図１】
2011018837.tif 000003
【図２】
2011018837.tif 000004
【図３】
2011018837.tif 000005
【図４】
2011018837.tif 000006
【図５】
2011018837.tif 000007
【図６】
2011018837.tif 000008
【図７】
2011018837.tif 000009
【図８】
2011018837.tif 000010