(57)【要約】【課題】発光強度の高い半導体発光素子を提供する。【解決手段】  発光層を挟んで第１導電型層、第２導電型層が設けられた積層構造を有し、前記第２導電層が、前記第１導電型層の露出部を形成する溝構造により、大小２部分に分断されており、当該分断された大きい方の第２導電型層上に第２導電型の電極パッドを有し、当該分断された小さい方の第２導電型層上に第１導電型の電極パッドを有し、当該第１導電型の電極パッドは、当該第１導電型の電極パッドを起点とし、前記露出した第１導電型へ互いに独立してコンタクトする２本以上の導電配線により、前記第１導電型層の露出部に設けられた互いに独立した２箇所以上と、それぞれ電気的にコンタクトしている発光素子を提供する。【選択図】図１
2011142308.tif 000002
【特許請求の範囲】
【請求項１】
発光層を挟んで第１導電型層、第２導電型層が設けられた積層構造を有し、
前記第２導電型層と発光層を大小２部分に分断する溝構造を有し、
当該分断された大きい方の第２導電型層上に第２導電型層と電気的に接続する第２導電型の電極パッドを有し、
当該分断された小さい方の第２導電型層上に第１導電型の電極パッドを有し、
当該第１導電型の電極パッドを起点として前記第１導電型層へ延伸する導電配線により、前記第１導電型層と接続し互いに独立した２箇所以上の電気的コンタクトを有する発光素子。
【請求項２】
発光層を挟んで第１導電型層、第２導電型層が設けられた積層構造を有し、
前記第２導電型層が、前記第１導電型層の露出部を形成する溝構造により、大小２部分に分断されており、
当該分断された大きい方の第２導電型層上に第２導電型層と電気的に接続する第２導電型の電極パッドを有し、
当該分断された小さい方の第２導電型層上に第１導電型の電極パッドを有し、
前記分断された小さい方の第２導電型層上および分断部側面に、前記第１導電型の電極パッドを起点とし、前記第１導電型層の露出部に設けられた互いに独立した２箇所以上の電気的コンタクトへ向けて延伸する導電配線を有する発光素子。
【請求項３】
発光層を挟んで第１導電型層、第２導電型層が設けられた積層構造を有し、
前記第２導電型層が、前記第１導電型層の露出部を形成する溝構造により、大小２部分に分断されており、
当該分断された大きい方の第２導電型層上に第２導電型層と電気的に接続する第２導電型の電極パッドを有し、
当該分断された小さい方の第２導電型層上に第１導電型の電極パッドを有し、
当該第１導電型の電極パッドを起点として前記露出した第１導電型層へ延伸する導電配線により、前記第１導電型層の露出部に設けられた互いに独立した２箇所以上の電気的コンタクトを有する発光素子。
【請求項４】
前記第１導電型層の底面から前記第２導電型の電極パッド上面迄の高さと、前記第１導電型層の底面から前記第１導電型の電極パッド上面迄の高さとが等しい請求項１から３のいずれかに記載の発光素子。
【請求項５】
前記第１導電型の電極パッドの個数Ｘと、前記第２導電型の電極パッドの個数Ｙとが、Ｘ＜ＹかつＸ＋Ｙ≧３である請求項１から４のいずれかに記載の発光素子。
【請求項６】
基板上に、当該基板側から順に、第１導電型層、発光層、第２導電型層を有する積層構造を形成する工程と、
前記第２導電型層側からエッチングにより第１導電型層を露出させて、前記第２導電型層を大小２部分に分断する溝構造を形成する工程と、
前記分断された大きい方の第２導電型層上に、第２導電型の電極パッドを形成する工程と、
前記分断された小さい方の第２導電型層上から、前記第１導電型層の露出部へ延伸する導電配線を形成する工程と、
前記分断された小さい方の第２導電型層上に、第１導電型の電極パッドを形成する工程を有し、
前記導電配線は、第１導電型層の露出部の一部に対し延伸しない部分を有し、
前記第１導電型の電極パッドを起点として、前記第１導電型層の露出部に対して互いに独立した２箇所以上の電気的コンタクトを形成する、発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＬＥＤ等として用いられる発光素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、ＬＥＤを始めとする半導体発光素子の進歩は著しい。具体的には、発光強度の上昇を初めとする試みが進められている。
【０００３】
例えば、特許文献１には、発光強度の上昇に伴うリーク電流の減少を目的として、活性層へのダメージを減らして活性層の成膜時のクラックを防止し、ウエハ全体の反りを極力少なくすることで、より均一な特性の窒化ガリウム系半導体発光素子を得る為、ボンディング電極下方のＰＮ接合と、発光部のＰＮ接合とを分離することが提案されている。
特許文献２には、発光面全体に渡って均一な電流を流す為、基板上にｎ型層、活性層及びｐ型層が積層されてなる積層体を備え、その積層体はｎ側の電極をライン状に形成するためにｎ型層表面が露出された互いに平行なｎ電極形成領域を設けられ、そのｎ電極形成領域にそれぞれｎライン電極が形成され、ｐ型層のほぼ全面に透光性電極を形成され、ｎライン電極は互いに分離して等間隔に配置され、かつ、各ｎライン電極の一端にはそれぞれｎパッド電極が形成され、透光性電極上にはｎライン電極と交互に配置されかつ隣接するｎライン電極から等距離になるようにライン状の電流拡散導体が形成され、その電流拡散導体の一端にそれぞれｐパッド電極が形成された、櫛形形状の電極が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３０８３８０号公報
【特許文献２】特開２００５−３２８０８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら本発明者らは、当該発光強度上昇の試みに伴い素子に流れる電流量が増大することが、これが半導体素子の発光特性や寿命へ悪影響を与えることに想到した。
そこで当該悪影響を回避する為、本発明者等は、発光層を形成する半導体に均一な電流を流すことが好ましいことに想到した。そして当該観点から、特許文献１、２を検討した。
【０００６】
当該観点から特許文献１を検討すると、当該文献は、あくまでもボンディング時のボンディング電極下の発光部ダメージ回避が目的であり、電流を分散させる方法については、ｎ電極を中央としてｐ電極の補助電極を周回させるのみであった。
【０００７】
また、特許文献２では、電流拡散導体の一端にそれぞれパッド電極が形成する櫛形形状の電極を提案している。しかし当該構成を採ると、発光層を形成する半導体に均一な電流を流す為には多数のパッド電極が必要となり、実用的でないと考えられた。
【０００８】
本発明は、上述の状況の下でなされたものであり、その解決しようとする課題は、パッド電極の数を増やしたりすることなく、発光層を形成する半導体に分散して電流を流すことのできる発光素子およびその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
ここで本発明者らはさらに研究を進めた。そして、ｎ型パッド電極および補助電極が全てｎ型層上に形成されている場合、電流が広がるように補助電極を延伸させても、ｎコンタクト部とｎ型層との間のコンタクト抵抗が低くなるにつれ、結局ｎ型パッド電極に近い部分とｐ電極との距離の短いところに電流が集中して流れ易くなることを知見した。この結果、電流が所望のようには拡散しないこと、および、その電流が拡散しない原因が、ｎ型層とのコンタクト部がｎ電極全体におよんでいる為であることに想到した。
【００１０】
当該知見に基づき、本発明者らは、パット電極の数を増やすのではなく、２以上の第１導電型電極のコンタクト部を効果的に非連続に分散して配置し、それぞれの第１導電型電極のコンタクト部へ、導体配線を用いて独立に電流を供給すれば、発光層を形成する半導体に分散して電流を流すことが出来ることに想到し、本発明を完成した。
【００１１】
即ち、上述の課題を解決するための第１の発明は、
発光層を挟んで第１導電型層、第２導電型層が設けられた積層構造を有し、
前記第２導電型層と発光層を大小２部分に分断する溝構造を有し、
当該分断された大きい方の第２導電型層上に第２導電型層と電気的に接続する第２導電型の電極パッドを有し、
当該分断された小さい方の第２導電型層上に第１導電型の電極パッドを有し、
当該第１導電型の電極パッドを起点として前記第１導電型層へ延伸する導電配線により、前記第１導電型層と接続し互いに独立した２箇所以上の電気的コンタクトを有する発光素子である。  
【００１２】
第２の発明は、
発光層を挟んで第１導電型層、第２導電型層が設けられた積層構造を有し、
前記第２導電型層が、前記第１導電型層の露出部を形成する溝構造により、大小２部分に分断されており、
当該分断された大きい方の第２導電型層上に第２導電型層と電気的に接続する第２導電型の電極パッドを有し、
当該分断された小さい方の第２導電型層上に第１導電型の電極パッドを有し、
前記分断された小さい方の第２導電型層上および分断部側面に、前記第１導電型の電極パッドを起点とし、前記第１導電型層の露出部に設けられた互いに独立した２箇所以上の電気的コンタクトへ向けて延伸する導電配線を有する発光素子である。  
【００１３】
第３の発明は、
発光層を挟んで第１導電型層、第２導電型層が設けられた積層構造を有し、
前記第２導電型層が、前記第１導電型層の露出部を形成する溝構造により、大小２部分に分断されており、
当該分断された大きい方の第２導電型層上に第２導電型層と電気的に接続する第２導電型の電極パッドを有し、
当該分断された小さい方の第２導電型層上に第１導電型の電極パッドを有し、
当該第１導電型の電極パッドを起点として前記露出した第１導電型層へ延伸する導電配線により、前記第１導電型層の露出部に設けられた互いに独立した２箇所以上の電気的コンタクトを有する発光素子である。
【００１４】
第４の発明は、
前記第１導電型層の底面から前記第２導電型の電極パッド上面迄の高さと、前記第１導電型層の底面から前記第１導電型の電極パッド上面迄の高さとが等しい第１から第３の発明のいずれかに記載の発光素子である。  
【００１５】
第５の発明は、
前記第１導電型の電極パッドの個数Ｘと、前記第２導電型の電極パッドの個数Ｙとが、Ｘ＜ＹかつＸ＋Ｙ≧３である第１から第４の発明のいずれかに記載の発光素子である。  
【００１６】
第６の発明は、
基板上に、当該基板側から順に、第１導電型層、発光層、第２導電型層を有する積層構造を形成する工程と、
前記第２導電型層側からエッチングにより第１導電型層を露出させて、前記第２導電型層を大小２部分に分断する溝構造を形成する工程と、
前記分断された大きい方の第２導電型層上に、第２導電型の電極パッドを形成する工程と、
前記分断された小さい方の第２導電型層上から、前記第１導電型層の露出部へ延伸する導電配線を形成する工程と、
前記分断された小さい方の第２導電型層上に、第１導電型の電極パッドを形成する工程を有し、
前記導電配線は、第１導電型層の露出部の一部に対し延伸しない部分を有し、
前記第１導電型の電極パッドを起点として、前記第１導電型層の露出部に対して互いに独立した２箇所以上の電気的コンタクトを形成する、発光素子の製造方法である。
【発明の効果】
【００１７】
本発明によると、発光層を形成する半導体層中を、電流が分散して流れるので、電流集中による特性劣化や、寿命短縮が少なく、さらに実装不良も少ない発光素子を得ることができた。
【図面の簡単な説明】
【００１８】
【図１】本発明に係る発光素子チップの加工例における工程毎の模式的な平面図である。（ａ）は加工前の平面図である。（ｂ）はフォトリソグラフィーによるドライエッチングにてパターンを形成した後の平面図ある。（ｃ）は第２電極を成膜した後の平面図ある。（ｄ）は第１電極を成膜した後の平面図ある。（ｅ）は電極パッドを成膜した後の平面図である。
【図２】図１（ｅ）のＩ−Ｉ断面図である。
【図３】図１（ｅ）のII−II断面図である。
【図４】図１（ｅ）のIII−III断面図である。
【図５】実施例１に係る発光素子の発光状態を示す約４８．５倍の外観写真である。
【図６】実施例１に係る発光素子における発光波長と電流との関係を示すグラフである。
【図７】比較例１に係る発光素子の発光状態を示す約４８．５倍の外観写真である。
【図８】実施例１、比較例１、２に係る発光素子における発光波長と電流との関係を示すグラフである。
【図９】比較例１に係る発光素子チップの加工例における工程毎の模式的な平面図であり、（ａ）〜（ｅ）の各図の説明は図１と同様である。
【図１０】比較例２に係る発光素子チップの加工例における工程毎の模式的な平面図であり、（ａ）〜（ｅ）の各図の説明は図１と同様である。
【図１１】比較例３に係る発光素子チップの加工例における工程毎の模式的な平面図であり、（ａ）〜（ｅ）の各図の説明は図１と同様である。
【発明を実施するための形態】
【００１９】
以下、図面を参照しながら、本発明に係る発光体素子およびその製造方法について説明する。尚、当該発光体素子およびその製造方法は代表的な例を示したものであって、本発明はこの実施形態に限定されるものではない。
図１の（ａ）〜（ｅ）は、本発明に係る発光素子チップの加工例における工程毎の模式的な平面図である。
図１（ａ）は加工前の平面図であり、（ｂ）はドライエッチングにてパターンを形成した後の平面図であり、（ｃ）は第２電極を成膜した後の平面図であり、（ｄ）は第１電極を成膜した後の平面図であり、（ｅ）は電極パッドを成膜した後の平面図である。
図２は、図１（ｅ）のＩ−Ｉ断面図であり、図３は、図１（ｅ）のII−II断面図であり、図４（ｅ）のIII−III断面図である。
【００２０】
図１（ａ）は、本発明に係る発光素子チップ１００の加工前の平面図であり、第２導電型層１１１が見えている。そして、当該第２導電型層１１１の下層には後述する発光層１１２（図示していない。）、さらにその下層には第１導電型層１１３が成膜されている。これらの層は、サファイア基板等の成長基板（図示していない。）上に成膜された半導体層である。
本実施の形態では、第１導電型層がｎ型のＡｌＧａＮ、第２導電型層がｐ型のＡｌＧａＮ、発光層がＡｌＩｎＧａＮのIII−Ｖ族半導体であるが、ｎとｐとは逆転していても良く、半導体としてもＡｌＧａＮ以外の、ＧａＮ、ＩｎＧａＮ等であっても良い。
【００２１】
図１（ｂ）は、本発明に係る発光素子チップ１００に、フォトリソグラフィーによるマスクパターン形成後のドライエッチング（本発明において、「ＲＩＥ」と記載する場合がある。）にて溝パターンを形成した後の平面図である。
発光素子チップ１００の第２導電型層１１１へＣＶＤによりＳｉＯ２マスクを形成し、フォトリソグラフィーによりマスクパターンを形成する。その後、ＲＩＥにて、当該マスクが設けられていない箇所の第２導電型層１１１および発光層１１２および第１導電型層１１３の途中までをエッチング除去し、第１導電型層の露出部１１５を形成し、第１導電型層１１３を露出させた。
また、図示しないが、隣り合う発光素子チップ１００の間を、後に分離させるに十分な幅をもって、同様にして第１導電型層１１３を露出させて分離溝を形成した。
以上、第１導電型層１１３の途中までをエッチング除去し、第１導電型層の露出部１１５を形成し、第１導電型層１１３を露出させる場合を例示した。尤も、当該第１導電型層１１３の途中までをエッチング除去に限られず、第１導電型層が露出した時点でエッチングを止めても良いし、第１導電型層を完全に除去しても良い。そして、第１導電型層を完全に除去した場合は、露出した第１導電型層の側面へのコンタクトをとるか、または、第１導電型層を導電性の基板等で支持する構成を採れば良い。
【００２２】
当該溝パターンは、個々の発光素子チップ１００間および発光素子チップ１００のｎ電極とｐ電極とを分離し、ｎ電極を第２導電型層１１１に形成させる為のもので、上述したように、電流が第１導電型層を均一に拡散して流れる効果をねらったものである。当該溝パターンにより第２導電型層１１１は、相対的に小さい第２導電型層１１１ａと相対的に大きい第２導電型層１１１ｂとに分断される。
ＲＩＥ終了後、ＳｉＯ２マスクをエッチング除去するが、第２導電型層１１１ａ上のＳｉＯ２マスクは後述する絶縁膜として使用出来る為、残しても良い。  
【００２３】
図１（ｃ）は、本発明に係る発光素子チップ１００へ、第２電極１２１を成膜した後の平面図である。
第２電極１２１は、例えば（Ｎｉ／Ａｕ）層を第２導電型層１１１ｂ上に成膜したものである。電極は既知の金属構成から選択できる。なお図面では、第２電極１２１が、第２導電型層１１１ｂ上の全面に形成されており、全面電極であることが好ましい。全面電極とは、第２導電型層１１１ｂとのコンタクトを形成すると共にパッド電極からの電流を拡散し、さらに発光層の発光を透過または反射する機能を有するものである。
【００２４】
図１（ｄ）は、本発明に係る発光素子チップ１００へ、第１電極１３１を成膜した後の平面図である。
第１電極１３１は、例えば（Ｔｉ／Ａｌ／Ｔｉ）層を、第２導電型層１１１ａから第１導電型層の露出部１１５へかけて成膜するものである。電極は既知の金属構成から選択できる。当該第１導電型層の露出部１１５へかけての第１電極１３１の成膜の詳細は後述するが、第２導電型層１１１ａであって凸部上の第１電極１３１の成膜である１３１ａは、当該凸部から第１導電型層の露出部１１５へかけて成膜される。この結果、当該凸部の周辺に第１電極１３１の成膜である１３１ａと第１導電型層１１３との接触部１３５が形成された。
また、第２導電型層１１１ａ上であって凸部でない部分における第１電極の成膜１３１ｂは、第１導電型層の露出部１１５と接触しない。つまり、第１電極の成膜１３１は第１導電型層の露出部の一部に対し延伸しない部分を有する。そして第２導電型層１１１ａの凸部の両端から左右方向に向けて、第１電極１３１の成膜は第１導電型層の露出部１１５へかけて成膜され、第１導電型層の露出部１１５と接触する第１電極の成膜１３１ｃとなる。この結果、凸部の両端から左右方向に向けて第１電極１３１の成膜である１３１ｃと第１導電型層１１３との接触部１３６が形成された。
【００２５】
図１（ｅ）は、本発明に係る発光素子チップ１００へ電極パッドを成膜した後の平面図の一例である。
電極パッドは、第２導電型層１１１ａの凸部上へ第１導電体側電極パッド１４１として例えば（Ｔｉ／Ａｕ）層を成膜したものであり、第２電極１２１上の２箇所以上へ第２導電体側電極パッド１４２として例えば（Ｔｉ／Ａｕ）層を成膜したものである。パッド電極も既知の金属構成から選択できる。
【００２６】
ここで、例えば、第２導電体側電極パッド１４２が２つに対し、第１導電体側電極パッド１４１が１つのように、第１導電型の電極パッドの個数Ｘと、第２導電型の電極パッドの個数Ｙとが、Ｘ＜ＹかつＸ＋Ｙ≧３とすることが好ましい。また、これら電極パッドは非直線的に配置することが好ましい。当該構成を採ることで、発光体素子チップ１００をフィリップ接合した場合においても、当該発光体素子チップが傾くことなく実装することができるからである。１個の発光体素子チップ１００において傾きを防止する為には、最低限で３箇所の電極パッド数があれば良い。
第１導電体側電極パッド１４１および第２導電体側電極パッド１４２の成膜後に、発光素子チップ１００上に例えばＳｉＯ２や樹脂などの絶縁性の保護膜を形成した後、第１および第２導電体側電極パッド１４１、１４２上の保護膜を除去する。
【００２７】
ここで、図１（ｅ）について、図２のＩ−Ｉ断面図、図３のII−II断面図、図１（ｅ）あり、図４（ｅ）のIII−III断面図を参照しながらさらに説明する。
図２〜４において、サファイア基板等の成長基板（図示していない）上に成膜された半導体層は、下方から第１導電型層１１３、発光層１１２および第２導電型層１１１が成膜されている。
【００２８】
当該半導体層には溝パターンが掘られ、第１導電型層の露出部１１５が形成され、第１導電型層１１３が露出している。さらに当該溝パターンは、第２導電型層１１１を第２導電型層１１１ａと第２導電型層１１１ｂとに分断する。第２導電型層１１１ｂ上には第２電極１２１が成膜されている。一方、第２導電型層１１１ａ上には第１電極１３１が成膜されているが、当該第１電極１３１は、第２導電型層１１１ａ上のみでなく溝パターンの壁に沿っても成膜され、露出している第１導電型層１１３と接触して接触部１３５、１３６を形成し、電気的コンタクトを確保している。
この際、当該第１電極１３１と第２導電型層１１１ａの上面および第２導電型層１１１ａの側面および発光層１１２の側面にも電気的接触が形成され得る。しかし、電流は第１導電体側電極パッド１４１から第１電極１３１を経由して第１導電型層のみへ流れるので、第２導電型層１１１ａや発光層１１２への電気的接触は無視出来る。そこで本発明において、これらの電気的接触を電気的コンタクトであるとは考えないこととした。
【００２９】
この結果、第１導電体側電極パッド１４１は、当該第１導電型の電極パッドを起点とし、前記露出した第１導電型層１１５へ互いに独立してコンタクトする３本の導電配線である第２導電型層の凸部上の第１電極の成膜１３１ａ、第２導電型層であって凸部でない部分における第１電極の成膜１３１ｂ、第１導電体の露出部接触する第１電極の成膜１３１ｃにより、前記第１導電型層の露出部１１５に設けられ互いに独立した、第１電極の成膜と第１導電型層との接触部１３５、左右２箇所の第２導電型層の凸部の両端から左右方向に向けた第１電極の成膜と第１導電型層との接触部１３６の３箇所と、それぞれ電気的にコンタクトする。
ここで、所望により、第１電極の構造を変えることで露出した第１導電型層へ互いに独立してコンタクトする導電配線を４本またはそれ以上とし、併せて、第１電極の成膜と第１導電型層との接触部、第２導電型層の凸部から各方向に向けた第１電極の成膜と第１導電型層との、互いに独立した接触部を４箇所以上設けることも好ましい構成である。
尚、島状の第２導電型層１１１ａを用いて、１つの第１導電体側電極パッド１４１に対して、２箇所以上の互いに独立した第１導電型層１１３との接触部を形成し、複数の電気的コンタクトを形成することが出来るものであれば、例示した形状に限られるものではない。
ここで、第１電極１３１は、第２導電型層１１１ａや発光層１１２とは電気的に絶縁されていることが好ましい。当該絶縁により、半導体表面に電流が漏れ流れてしまうのを防ぐことが出来るためである。
【００３０】
そして、第１電極１３１上には第１導電体側電極パッド１４１が成膜されている。さらに、図４に示すように第２電極１２１上には第２導電体側電極パッド１４２が成膜されている。パッド電極は第１導電体側と第２導電体側とを同時に形成することも、別の工程で厚さを変えて形成することも可能であり、第１電極１３１と、第２電極１２１との膜厚の差に合わせて、容易且つ正確に、第１導電型層１１３から第１および第２導電体側電極パッド１４１、１４２の上面までの寸法を等しく（本発明においては、寸法差２００ｎｍ以下）にすることが出来る。従来のように露出した第１導電型層上に直接第１導電体側電極パッド１４１を形成する場合には、第１導電型層１１３から第２導電体側電極パッド１４２の上面までの寸法差は例えば１．３ｕｍ以上となることから、第１導電体側電極パッド１４１の厚さを非常に厚くする以外にパッド電極の高さを合わせることは困難である。当該高さを合わせた厚さを有する第１導電体側電極パッドを形成する場合、蒸着法では生産コスト高となる為メッキ法の適用が考えられるものの、メッキ法では数ｎｍでの厚さ制御は困難である。
従って、当該構成により、相対的に小さい第２導電型層１１１ａをエッチング除去しないことで、発光体素子チップ１００のワイヤボンディング工程やフリップチップ実装工程において、ボンディング位置（高さ）をｐｎ毎に変える必要が無く、ボンディングが容易になるとともに、接続不良やチップが傾くなどの不良を抑えることを、低コスト且つ精度よく達成することができた。
【００３１】
本発明に係る発光素子チップ１００に電流を流したところ、発光効率の高い発光素子であることが判明した。これは、第１導電型層１１３に均一に拡散した電流が流れ、発光層１１２において均一且つ高効率な発光が行われた為と考えられる。
当該電流の流れについて、上述したように、第１導電型層１１３がｎ型のＡｌＧａＮ、第２導電型層がｐ型のＡｌＧａＮ、発光層がＡｌＩｎＧａＮのIII−Ｖ族半導体である場合を例として説明する。
第１導電体側電極パッド１４１に流れ込む電子は、金属伝導性を有する第１電極１３１を容易に通過して、接触部１３５、１３６から第１導電型層１１３へ流れ込む。本実施の形態において、接触部１３５、１３６は第１導電型層１１３上に分散し且つ広範囲に設けられているので、電子は広範囲な第１導電型層１１３中へ、均一に流れ込む。第１導電型層１１３中へ流れ込んだ電子は、広い範囲で均一に発光層１１２を通過し、発光層１１２において均一且つ高効率な発光が行われる。その後、第２導電型層１１１から金属伝導性を有する第２電極１２１へ流れ込み、さらに第２導電体側電極パッド１４２から流れ出て行く。ここで、第２導電体側電極パッド１４２が複数箇所分散して設けられていることも、第１導電型層１１３中へ流れ込んだ電子が、広い範囲で均一に発光層１１２を通過することを担保している。つまり、（００２６）段落の説明と同様に、Ｘ＜ＹかつＸ＋Ｙ≧３とすることが好ましく、非直線的に配置することが好ましい。
【００３２】
以上、詳細に説明したように本発明によれば、１つのパッド電極に対して複数に分散された接触部を配置することが出来る。その結果、第１導電型層、発光層および第２導電型層へ均一に電流を拡散させることが出来、電流集中による特性劣化や、寿命短縮の少ない発光素子を得ることができた。
さらに、本発明では第１および第２導電体側電極パッドの高さを容易に等しく出来る。この結果、ワイヤボンディングやフリップチップ実装の際、ボンディング位置を、第１および第２導電体側電極パッド毎に変える必要が無く、ボンディングが容易になるとともに、接続不良やチップが傾くなどの不良を抑えることができる。
なお、相対的に小さい第２導電型層１１１ａを残し、その上面および側面を利用して、互いに独立して分散した第１導電型層へのコンタクト部へ分岐する電極配線を形成する構成をとれば、チップサイズや第２電極パッド１４２の形状に合わせて、第１電極１３１の形状を櫛型や放射状等とすることもできる。
【実施例】
【００３３】
以下、実施例を用いて、本発明をより具体的に説明する。
（実施例１）
成長基板（図示していない。）としてサファイア基板にＡｌＮバッファを有するＡｌＮテンプレートを準備し、当該成長基板上に、厚さ７４５ｎｍの超格子バッファ層（図示していない。）、第１導電型層１１３として厚さ１７２２ｎｍのｎ−ＡｌＧａＮ層、発光層１１２として厚さ１８４ｎｍのＭＱＷ活性層、第２導電型層１１１として厚さ２８２ｎｍのｐ−ＡｌＧａＮ層、コンタクト層（図示していない。）として、厚さ２２ｎｍのｐ−ＧａＮを有する発光波長４６５ｎｍの発光構造サンプルを作製した。
【００３４】
当該発光構造サンプルに対し、適宜な表面洗浄およびアニールの後、ｐ−ＧａＮコンタクト層上にフォトリソ法を用いてＲＩＥ用のＳｉＯ２マスクを形成した。そして、当該ＳｉＯ２マスクから露出した部分を、ＲＩＥを用いてｐ−ＧａＮコンタクト層からｎ−ＡｌＧａＮ層まで、ｎ−ＡｌＧａＮ層の一部が露出するように、深さ約１．３μｍのエッチングを行った。当該エッチングにより、実施例１に係る素子を個々に分割する第１導電型層の露出部１１５である分離溝が形成され、当該分割溝によって分割された個々の実施例１に係る発光素子チップ１００において、さらに、当該分割溝により発光体となる相対的に大きい第２導電型層１１１ｂと、ｎ電極パッド形成部となる相対的に小さい第２導電型層１１１ａとを分割した。その後、ＳｉＯ２マスクを除去した。
【００３５】
まず、相対的に大きい第２導電型層１１１ｂであるｐ−ＡｌＧａＮ層上においては、ｐ−ＧａＮコンタクト層上へ、スパッタ法により第２電極１２１である厚さ５ｎｍのＮｉ層、および、厚さ２０ｎｍのＡｕ層を製膜してｐ電極を形成し、当該ｐ電極以外の部分はエッチング除去した。
一方、相対的に小さい第２導電型層１１１ａであるｐ−ＡｌＧａＮ層上においては、ｐ−ＧａＮコンタクト層から露出したｎ−ＡｌＧａＮ層上の一部（独立して分散した各々のコンタクト部）までを露出するようにフォトリソ法を用いてレジストマスクを形成する。ここで、コンタクト部が独立して分散するような電気配線形状となるように、第２導電型層１１１ａ上の一部にもレジストマスクを形成する。そしてスパッタ法により第１電極１３１として、厚さ１８ｎｍのＴｉ層、厚さ３００ｎｍのＡｌ層、厚さ５ｎｍのＴｉ層を製膜後、リフトオフして、第２導電型層の凸部より一回り大きく第１導電型層へ延伸する形状の第１電極の成膜１３１ａ、第２導電型層であって凸部でない部分において第２導電型層上のみに形成される第１電極の成膜１３１ｂ、成膜１３１ｂの電気配線を経由して第１導電体の露出部に接触する第１電極の成膜１３１ｃを有するｎ電極を一体的に形成した。この際、ｎ電極は、相対的に小さい方の第２導電型層１１１ａ上から露出したｎ−ＡｌＧａＮ層上の一部（分散した各々のコンタクト部）まで、分割部の側面を含めて延伸した電気配線となる。
【００３６】
ここで、５５０℃のアニールにより、相対的に大きい第２導電型層１１１ｂにおいてはｐ電極とｐコンタクト層との電気的コンタクトが形成され、相対的に小さい第２導電型層１１１ａ周辺の露出した第１導電型層１１３とｎ電極との接触部１３５および左右の接触部１３６において電気的コンタクト（オーミック接続）が形成された。
この結果、第１導電側電極パッド１４１は、当該第１導電型の電極パッドを起点とし、前記露出した第１導電型層へ延伸する導電配線である第２導電型層の凸部上の第１電極の成膜１３１ａ、第２導電型層であって凸部でない部分における第１電極の成膜１３１ｂ、第１導電体の露出部接触する第１電極の成膜１３１ｃにより、前記第１導電型層の露出部１１５に設けられ互いに独立した、第１電極の成膜と第１導電型層との接触部１３５、左右２箇所の第２導電型層の凸部の両端から左右方向に向けた第１電極の成膜と第１導電型層との接触部１３６の３箇所とで、それぞれ電気的にコンタクトした。
【００３７】
その後、ｐ電極上へ、当該ｐ電極の皮膜（図示していない。）として厚さ５０ｎｍのＰｔ層、厚さ１００ｎｍのＡｕ層、厚さ５ｎｍのＴｉ層を形成した。
次に、ｐ電極上およびｎ電極上の一部が露出するようにレジストマスクを設け、ｎ電極パッドおよびｐ電極パッドとして厚さ５ｎｍのＴｉ層、厚さ５００ｎｍのＡｕ層、厚さ１０ｎｍのＴｉ層を製膜後、リフトオフによりパッド電極を形成する。次に、保護膜としてＳｉＯ２層を全面に形成し、ｐ電極パッドおよびｎ電極パッド上の一部が露出するようにレジストでマスク後、パッド上のＳｉＯ２層およびＴｉ層をＲＩＥにて除去し、第１導電体側電極パッド１４１および第２導電体側電極パッド１４２となるＡｕパッド電極を形成する。
その後、レジストマスクを除去し、洗浄後、基板の研削・研磨を経て発光素子チップ１００の周囲に設けられた分離溝をスクライブすることにより、個々に分離された発光素子チップ１００を得た。
【００３８】
製造した実施例１に係る発光素子の発光状態を示す、約４８．５倍の光学顕微鏡による外観写真を図５に示す。当該発光素子の発光面積は、１．０４×１０−７ｍ２であった。そして、当該発光素子に２０ｍＡの電流を流したときの順方向電圧（Ｖｆ）は３．１１Ｖ、積分球による光出力（Ｐｏ）は３．２２ｍＷであった。
さらに、当該発光素子に１〜７０ｍＡの電流を流したときの発光波長を測定した。当該測定結果を図６に示す。図６は、横軸に測定電流の値をとり、縦軸に発光波長をとり、実施例１に係る発光素子試料５個の測定結果をプロットしたグラフである。
【００３９】
（比較例１）
「発明の詳細な説明」で説明した、第１導電型層の露出部１１５、第２導電型層であって凸部でない部分における第１電極の成膜１３１ｂおよび第１導電体の露出部接触する第１電極の成膜１３１ｃを設けなかった以外は、実施例１と同様の工程を行って、比較例１に係る発光素子を製造した。
【００４０】
図９（ａ）〜（ｅ）は、比較例１に係る発光体素子およびその製造方法に係る平面図である。
【００４１】
図９（ｂ）に示すように、比較例１においても実施例１と同様に、第１導電型層の露出部１１５を形成し、第１導電型層１１３を露出させた。但し、実施例１に係る発光素子と異なり、第１電極１３１と第１導電型層１１３との接触部は、第１導電体側電極パッド１４１の周囲（即ち、連続する１箇所）のみとし、第１導電型層の露出部１１５、第２導電型層１１１とも左右に展開していない。
【００４２】
図９（ｄ）に示すように、比較例１では実施例１と異なり、第１導電型層の露出部１１５が左右に展開していないので、第２導電型層１１１ａであって凸部上の第１電極１３１の成膜である１３１ａは、当該凸部から第１導電型層の露出部１１５へかけて成膜される。この結果、当該凸部の周辺に第１電極１３１の成膜である１３１ａと第１導電型層１１３との接触部１３５が形成された。
【００４３】
図９（ｅ）に示すように、上記工程により比較例１に係る発光素子として、発光波長４６５ｎｍの青色ＬＥＤが製造された。 
【００４４】
製造した比較例１に係る発光素子の発光状態を示す、約４８．５倍の外観写真を図７に示す。当該発光素子の発光面積は、１．４２×１０−７ｍ２であった。
そして、当該発光素子に２０ｍＡの電流を流したときのＶｆは３．０３Ｖ、Ｐｏは３．４５ｍＷであった。
さらに、比較例１の発光素子に１〜７０ｍＡの電流を流したときの発光波長を測定した。測定結果を図８に示す。図８は、横軸に測定電流の値をとり、縦軸に発光波長をとり、比較例１に係る発光素子試料３個の測定結果を平均して−□−にてプロットしたグラフである。尚、参考のため、図８には、実施例１に係る発光素子試料から選択した１個の測定結果も−◇−にてプロットした。
【００４５】
（比較例２）
相対的に小さい第２導電型層の形状を、比較例１と同様の形状にした以外は、実施例１と同様の操作を行って、比較例２に係る発光素子を製造した。  図１０（ａ）〜（ｅ）は、比較例２に係る発光体素子およびその製造方法に係る平面図である。
【００４６】
図１０（ｂ）に示すように、比較例２においては相対的に小さい第２導電型層１１１ａの形状を、比較例１と同様に第１導電体側電極パッド１４１の周囲のみとし、左右の展開のない形状に形成した。
【００４７】
図１０（ｄ）に示すように、比較例２においては実施例１と異なり、第２導電型層１１１ａが左右に展開していないが、第１電極１３１の成膜である１３１ａは、当該凸部から第１導電型層の露出部１１５へかけて成膜される。
この結果、比較例２に係る発光素子においては、実施例１に係る発光素子と異なり、第２導電型層１１１ａの上面および側面を利用するものの、互いに独立して分散した第１導電型層のための電極配線を形成しておらず、第１電極１３１と第１導電型層１１３との接触部（電気的コンタクト）が互いに独立していない。この為、第１導電体側電極パッド１４１の周囲と、左右に延伸する配線部の全てが連続した構造を有している。
【００４８】
図１０（ｅ）に示すように、上記工程により比較例２に係る発光素子として、発光波長４６５ｎｍの青色ＬＥＤが製造された。
【００４９】
比較例２に係る発光素子の発光面積は、１．０４×１０−７ｍ２であった。そして、当該発光素子に２０ｍＡの電流を流したときの、Ｖｆは３．０１Ｖ、Ｐｏは３．５２ｍＷであった。
比較例２に係る発光素子試料測定結果も、図８に−△−にてプロットした。
【００５０】
（比較例３）
相対的に小さい第２導電型層を形成せず、比較例２の相対的に小さい第２導電型層の箇所の第１導電型層を露出させた以外は、実施例１と同様の操作を行って、比較例３に係る発光素子を製造した。  
【００５１】
図１１（ａ）〜（ｅ）は、比較例２に係る発光体素子およびその製造方法に係る平面図である。
【００５２】
図１１（ｂ）に示すように、比較例３においては実施例１と異なり、相対的に小さい第２導電型層となる部分にＳｉＯ２マスクを形成せず、ＲＩＥにより露出部形成時に他と共にエッチング除去し、相対的に小さい第２導電型層１１１ａを形成しなかった。
【００５３】
図１１（ｄ）に示すように、比較例３においては実施例１と異なり、第２導電型層１１１ａが形成されていないが、第１電極１３１の成膜である１３１ａは、当該凸部から第１導電型層の露出部１１５へかけて成膜される。
この結果、実施例１と同様の形状の第１電極１３１の形成が、第１導電型層１１３上に直接行なわれた構造を有している。そして、第１電極１３１と第１導電型層１１５との接触部（電気的コンタクト）が互いに独立しておらず、第１導電体側電極パッド１４１の周囲と、左右に延伸する配線部の全てが連続した構造である点は、比較例２と同様である。
【００５４】
図１１（ｅ）に示すように、上記工程により比較例３に係る発光素子として、発光波長４６５ｎｍの青色ＬＥＤが製造された。 
【００５５】
（まとめ）
実施例１に係る発光素子と比較例１に係る発光素子とでは、第１導電型層の形状が異なる。当該形状の違いにより第２電極の形状と発光面積が異なり、比較例１に係る発光素子の方が発光面積は広い。発光面積が広いため、比較例１に係る発光素子の方が、わずかにＶｆが低くＰｏも高い。しかしながら比較例１に係る発光素子は、図８に示すように当該発光素子に流す電流量の変化による発光波長のシフト量が多い。これは、比較例１に係る発光素子においては、電流が発光層の一部に集中して流れる為、当該集中部に発熱が起こり、当該発熱により発光波長が変化するのであると考えられる。
【００５６】
また、実施例１に係る発光素子と比較例２に係る発光素子とを比較すると、両者とも発光面積は同じである。しかし、実施例１に係る発光素子では電気的コンタクトが互いに独立するのに対し、比較例２に係る発光素子では当該電気的コンタクトが連続するとの差異がある。当該電気的コンタクトの差異の為、２０ｍＡ通電時において比較例２に係る発光素子は、実施例１に係る発光素子に比べ、わずかにＶｆが低くＰｏも高い。しかし、比較例２に係る発光素子は、図８に示すように上述した比較例１に係る発光素子と同様に、発光素子に流す電流量の変化による発光波長のシフト量が多い。なお、比較例３に係る発光素子は、比較例２に係る発光素子と同様の傾向を示した（図８には図示していない。）。
これは、比較例２に係る発光素子においても、上述した比較例１に係る発光素子と同様にパッド電極周辺からの電流の流れが優先され、電流が発光層の一部に集中して流れる結果、当該電流集中部に発熱が起こり、当該発熱により発光波長が変化したものであると考えられる。当該状況は、比較例３に係る発光素子においても同様であると考えられる。
さらに、当該発熱による発光効率の低下により、電流量が５０ｍＡを超えると、実施例１に係る発光素子および比較例２に係る発光素子のＰｏは同水準となる。
室温下における電流量４０ｍＡでの通電寿命試験で、実施例１に係る発光素子は１０００時間において初期出力の９２％の出力が維持されたが、比較例２に係る発光素子は１０００時間において初期出力の８８％の出力となった。
以上のことから、実施例１に係る発光素子は、比較例１、２および３に係る発光素子に比べ、電流集中による特性劣化がなく、寿命の長い優れた発光素子であることが判明した。
【００５７】
一方、比較例３に係る発光素子においては、第１電極と第２電極との間の寸法差は１．３μｍとなった。この結果、後工程であるフリップチップ実装工程において、第１導電体側電極パッドと第２導電体側電極パッド上に約１００μｍサイズの金バンプを接着後、熱圧着でチップを接着したところ、比較例３に係る発光素子には接続不良が５％発生した。
これに対し、実施例１および比較例１、２に係る発光素子においては、上述した比較例３と同じ実装方法を実施した場合においても、接続不良は発生しなかった。
以上のことから、実施例１に係る発光素子は、比較例３に係る発光素子に比べ、フリップチップ実装工程での接続不良が発生しないという、生産性に優れた発光素子であることが判明した。
以上のことから、本発明に係る発光素子は、電流集中による特性劣化や、寿命短縮が少なく、さらに実装不良も少ないという、信頼性に優れた発光素子であることが分かる。
【符号の説明】
【００５８】
１００  発光素子チップ  
１１１  第２導電型層
１１１ａ  第２導電型層
１１１ｂ  第２導電型層
１１２  発光層
１１３  第１導電型層
１１５  第１導電型層の露出部
１２１  第２電極
１３１  第１電極
１３１ａ  第２導電型層の凸部上の第１電極の成膜
１３１ｂ  第２導電型層であって凸部でない部分における第１電極の成膜
１３１ｃ  第１導電体の露出部接触する第１電極の成膜
１３５  第１電極の成膜と第１導電型層との接触部
１３６  第２導電型層の凸部の両端から左右方向に向けた第１電極の成膜と第１導電
体層との接触部
１４１  第１導電体側電極パッド
１４２  第２導電体側電極パッド
【図１】
2011142308.tif 000003
【図２】
2011142308.tif 000004
【図３】
2011142308.tif 000005
【図４】
2011142308.tif 000006
【図６】
2011142308.tif 000007
【図８】
2011142308.tif 000008
【図９】
2011142308.tif 000009
【図１０】
2011142308.tif 000010
【図１１】
2011142308.tif 000011
【図５】
2011142308.tif 000012
【図７】
2011142308.tif 000013