(57)【要約】【課題】より簡素な構成にて、駆動回路を構成する各スイッチング素子の動作遅延を最小限に抑えつつ、そのスイッチング伴う電流変化を穏やかにすることのできるモータ制御装置を提供すること。【解決手段】各ＦＥＴ３０ａ〜３０ｆのゲート端子に対する電圧印加経路Ｌgcには、抵抗可変回路３４が設けられる。抵抗可変回路３４は、第３抵抗Ｒ３が設けられた主経路ＬprとスイッチＳＷが設けられた迂回経路Ｌbpとを備えてなるとともに、そのスイッチＳＷは、制御回路ＣＬにより作動が制御される。そして、制御回路ＣＬは、各ＦＥＴ３０ａ〜３０ｆのゲート駆動電圧Ｖgに基づいて、当該ゲート駆動電圧Ｖgの変化が平坦化する領域にある場合に、迂回経路Ｌbpを遮断すべくスイッチＳＷを作動させる。【選択図】図３
2011250603.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング素子を接続してなる駆動回路と、モータ制御信号を出力するモータ制御信号出力手段とを備えるとともに、前記各スイッチング素子は、ゲート端子の印加電圧に基づいて第１端子及び第２端子間の通電を許容し又は遮断する電圧駆動型素子であって、前記ゲート端子に対する電圧印加経路に設けられた抵抗可変回路と、前記抵抗可変回路の抵抗値を制御する制御回路とを備え、前記制御回路は、前記通電を許容するターンオン動作時及び該通電を遮断するターンオフ動作時、第１端子及び第２端子間の電流変化が顕著となる区間では、前記抵抗値を大とするモータ制御装置において、
前記抵抗可変回路は、抵抗器が設けられた主経路とスイッチが設けられた迂回経路とを並列に接続してなり、
前記制御回路は、前記スイッチを作動させて前記迂回経路を導通又は遮断することにより前記抵抗値を制御するとともに、前記ゲート端子の印加電圧に基づいて、該印加電圧の変化が平坦化する領域にある場合に、前記迂回経路を遮断すべく前記スイッチを作動させること、を特徴とするモータ制御装置。
【請求項２】
請求項１に記載のモータ制御装置を備えた電動パワーステアリング装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のスイッチング素子を接続してなる駆動回路を備えたモータ制御装置及び電動パワーステアリング装置に関するものである。
【背景技術】
【０００２】
電動パワーステアリング装置（ＥＰＳ）等の制御手段を構成するモータ制御装置において、通常、その駆動回路は、複数のスイッチング素子を接続することにより形成される。具体的には、直列接続された一対のスイッチング素子によりスイッチングアームが形成される。そして、例えば、駆動対象が三相（Ｕ，Ｖ，Ｗ）のモータコイルを有するブラシレスモータである場合、その各相モータコイルに対応して３つスイッチングアームを並列に接続する構成が一般的となっている。
【０００３】
即ち、上記駆動回路において、各スイッチングアームを構成する電源側（上段側）及び接地側（下段側）の各スイッチング素子は、その一方が「オン」となるとき、他方は「オフ」となる。そして、モータ回転角（電気角）に応じて、これら各スイッチング素子がオン／オフする組み合わせ、即ちスイッチングパターンを順次切り替えることにより、その対応するブラシレスモータに三相の駆動電力を出力することが可能となっている。
【０００４】
尚、駆動対象がブラシ付の直流モータである場合、駆動回路は、二つのスイッチングアームを並列に接続することにより形成される。そして、そのオン作動するスイッチングアームの切替により通電方向を規定するとともに、その電源側のスイッチング素子のオンＤｕｔｙを制御することにより、その通電する電流量を制御することが可能となっている。
【０００５】
また、このような駆動回路では、上下段のスイッチング状態を迅速に切り替えることが重要である。このため、多くの場合、そのスイッチング素子には、例えばＭＯＳＦＥＴ（ＭＯＳゲート構造の電界効果型トランジスタ）等といったスイッチング速度の速い電圧駆動型素子が用いられる。
【０００６】
しかしながら、こうした電圧駆動型素子には、そのスイッチング速度の速さゆえ、ターンオン時及びターンオフ時、ドレイン／ソース間の電流が急峻に変化するという特徴がある。そして、その急峻な電流変化を要因とした放射ノイズが発生することで、他の電子機器（車載ラジオ等）の動作に影響を与えるおそれがある。
【０００７】
そこで、従来、ゲート端子に対する電圧印加経路の途中に抵抗可変回路を設け、ターンオン時及びターンオフ時には、ドレイン／ソース間の電流変化が顕著となる区間の前後において、その抵抗値を変更する方法が提案されている（例えば、特許文献１参照）。即ち、電圧駆動型素子では、その内部抵抗及び静電容量（内部寄生コンデンサ）の存在により、ゲート駆動電圧の上昇又は低下からドレイン／ソース間に電流変化が生ずるまでに時差（タイムラグ）が生ずる。従って、上記構成により、その電流変化区間についてのみ、他の区間よりも電圧印加経路の抵抗値を大とすることで、そのスイッチングの遅延を最小限に抑えつつ、ドレイン／ソース間の電流変化を穏やかにして、上記のような他の電子機器への影響を回避することができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−２９１６３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、車両においては、より一層の低コスト化及び信頼性の向上を図るべく、常にあらゆる構成要素の見直しが進められている。そして、ＥＰＳ用の電子制御装置（ＥＣＵ）を構成するモータ制御装置については、信頼性向上の見地からも、上記駆動回路周辺部構成の簡素化が求められており、この点に更なる改善の余地が残されていた。
【００１０】
本発明は、上記問題点を解決するためになされたものであって、その目的は、より簡素な構成にて、駆動回路を構成する各スイッチング素子の動作遅延を最小限に抑えつつ、そのスイッチングに伴う電流変化を穏やかにすることのできるモータ制御装置及び電動パワーステアリング装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記問題点を解決するために、請求項１に記載の発明は、複数のスイッチング素子を接続してなる駆動回路と、モータ制御信号を出力するモータ制御信号出力手段とを備えるとともに、前記各スイッチング素子は、ゲート端子の印加電圧に基づいて第１端子及び第２端子間の通電を許容し又は遮断する電圧駆動型素子であって、前記ゲート端子に対する電圧印加経路に設けられた抵抗可変回路と、前記抵抗可変回路の抵抗値を制御する制御回路とを備え、前記制御回路は、前記通電を許容するターンオン動作時及び該通電を遮断するターンオフ動作時、第１端子及び第２端子間の電流変化が顕著となる区間では、前記抵抗値を大とするモータ制御装置において、前記抵抗可変回路は、抵抗器が設けられた主経路とスイッチが設けられた迂回経路とを並列に接続してなり、前記制御回路は、前記スイッチを作動させて前記迂回経路を導通又は遮断することにより前記抵抗値を制御するとともに、前記ゲート端子の印加電圧に基づいて、該印加電圧の変化が平坦化する領域にある場合に、前記迂回経路を遮断すべく前記スイッチを作動させること、を要旨とする。
【００１２】
即ち、ターンオン時及びターンオフ時ともに、ゲート端子に対する印加電圧の変化が平坦化する領域は、その第１端子及び第２端子間（ドレイン／ソース間）の電流変化が顕著となる区間に略一致する。従って、上記構成によれば、構成簡素に抵抗可変回路を形成することができるとともに、ターンオン時及びターンオフ時、ともに共通のロジックで、その電流変化が顕著となる区間においてのみ、抵抗可変回路の抵抗値が大となるように制御することができる。その結果、より簡素な構成にて、ターンオン時及びターンオフ時の動作遅延を最小限に抑えつつ、その第１端子及び第２端子間の電流変化を穏やかにすることができるようになる。また、電圧印加経路を流れる電流量は、第１端子及び第２端子間を流れる電流量よりも小さい。従って、上記のようにゲート端子の印加電圧を抵抗可変制御の基礎とすることで、第１端子及び第２端子間電圧を基礎とする場合よりも電圧センサを簡素化することができるとともに、併せて、その信頼性の向上を図ることができる。
【００１３】
請求項２に記載の発明は、請求項１に記載のモータ制御装置を備えた電動パワーステアリング装置であること、を要旨とする。
上記構成によれば、構成簡素且つ信頼性の高い電動パワーステアリング装置を提供することができる。
【発明の効果】
【００１４】
本発明によれば、より簡素な構成にて、駆動回路を構成する各スイッチング素子の動作遅延を最小限に抑えつつ、そのスイッチングに伴う電流変化を穏やかにすることが可能なモータ制御装置及び電動パワーステアリング装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】電動パワーステアリング装置（ＥＰＳ）の概略構成図。
【図２】ＥＰＳの電気的構成を示すブロック図。
【図３】駆動回路及び電圧印加経路の回路図。
【図４】制御回路の回路図。
【図５】制御回路の動作説明図。
【図６】（ａ）（ｂ）ターンオン時及びターンオフ時におけるゲート駆動電圧、ドレイン／ソース間電流Ｉds、及びドレイン／ソース間電圧の推移を示すグラフ。
【発明を実施するための形態】
【００１６】
以下、本発明を電動パワーステアリング（ＥＰＳ）装置に具体化した一実施形態を図面に従って説明する。
図１に示すように、本実施形態の電動パワーステアリング装置（ＥＰＳ）１において、ステアリング２が固定されたステアリングシャフト３は、ラックアンドピニオン機構４を介してラック軸５と連結されている。そして、ステアリング操作に伴うステアリングシャフト３の回転は、ラックアンドピニオン機構４によりラック軸５の往復直線運動に変換される。尚、本実施形態のステアリングシャフト３は、コラムシャフト３ａ、インターミディエイトシャフト３ｂ、及びピニオンシャフト３ｃを連結してなる。そして、このステアリングシャフト３の回転に伴うラック軸５の往復直線運動が、同ラック軸５の両端に連結されたタイロッド６を介して図示しないナックルに伝達されることにより、転舵輪７の舵角、即ち車両の進行方向が変更されるようになっている。
【００１７】
また、ＥＰＳ１は、操舵系にステアリング操作を補助するためのアシスト力を付与する操舵力補助装置としてのＥＰＳアクチュエータ１０と、該ＥＰＳアクチュエータ１０の作動を制御する制御手段としてのＥＣＵ１１とを備えている。
【００１８】
本実施形態のＥＰＳアクチュエータ１０は、駆動源であるモータ１２が減速機構１３を介してコラムシャフト３ａと連結された所謂コラム型のＥＰＳアクチュエータとして構成されている。そして、ＥＰＳアクチュエータ１０は、そのモータトルクによりコラムシャフト３ａを回転駆動することにより操舵系にアシスト力を付与する構成となっている。
【００１９】
一方、ＥＣＵ１１には、トルクセンサ１４及び車速センサ１５が接続されており、ＥＣＵ１１は、これらトルクセンサ１４及び車速センサ１５により検出される操舵トルクτ及び車速Ｖに基づいて、操舵系に付与すべきアシスト力（目標アシスト力）を演算する。尚、本実施形態のＥＣＵ１１は、その検出される操舵トルクτ（の絶対値）が大きいほど、また車速Ｖが低いほど、より大きなアシスト力を操舵系に付与すべく目標アシスト力を演算する。そして、この目標アシスト力に相当するモータトルクを発生させるべく、その駆動源であるモータ１２に対する駆動電力の供給を通じてＥＰＳアクチュエータ１０の作動、即ち操舵系に付与するアシスト力を制御する構成となっている。
【００２０】
次に、本実施形態のＥＰＳの電気的構成について説明する。
図２に示すように、ＥＣＵ１１は、複数のスイッチング素子（パワーＭＯＳＦＥＴ、以下、単にＦＥＴという。）を接続してなる駆動回路２０と、モータ制御信号出力手段としてのマイコン２１とを備えている。そして、これら駆動回路２０及びマイコン２１の間には、同マイコン２１の出力するモータ制御信号に基づいて、駆動回路２０を構成する各スイッチング素子（のゲート端子）にゲート駆動信号（ゲート駆動電圧Ｖg）を出力するプリドライバ２２が設けられている。
【００２１】
詳述すると、ＥＣＵ１１において、上記トルクセンサ１４及び車速センサ１５により検出される操舵トルクτ及び車速Ｖは、マイコン２１に入力されるようになっている。そして、同マイコン２１は、これら操舵トルクτ及び車速Ｖに基づいて、目標アシスト力を演算し、その目標アシスト力に相当するモータトルクを発生させるべくモータ１２を制御するためのモータ制御信号を出力する。
【００２２】
また、マイコン２１には、電流センサ２３により検出されるモータ１２の実電流値Ｉが入力される。尚、本実施形態では、モータ１２には、三相（Ｕ，Ｖ，Ｗ）の駆動電力に基づき回転するブラシレスモータが採用されており、マイコン２１は、上記実電流値Ｉとして各相の相電流値Ｉu，Ｉv，Ｉwを検出するとともに、モータレゾルバ２４の出力に基づいてモータ１２の回転角θを検出する。そして、マイコン２１は、そのモータ１２に発生させるべきモータトルクに対応する電流指令値に実電流値Ｉを追従させるべく、電流フィードバック制御を実行することにより上記モータ制御信号を生成する構成となっている。
【００２３】
さらに詳述すると、図３に示すように、本実施形態の駆動回路２０は、直列に接続された一対のスイッチング素子を基本単位（スイッチングアーム）として、各相に対応する３つのスイッチングアーム３０ｕ，３０ｖ，３０ｗを並列に接続してなる周知のＰＷＭインバータとして構成されている。
【００２４】
具体的には、本実施形態の駆動回路２０において、各スイッチングアーム３０ｕ，３０ｖ，３０ｗは、ＦＥＴ３０ａ，３０ｄ、ＦＥＴ３０ｂ，３０ｅ、及びＦＥＴ３０ｃ，３０ｆの各組のスイッチング素子対を、それぞれ直列に接続することにより形成されている。そして、そのＦＥＴ３０ａ，３０ｄ間、ＦＥＴ３０ｂ，３０ｅ間、ＦＥＴ３０ｃ，３０ｆ間の各接続点３１ｕ，３１ｖ，３１ｗが、それぞれ、各相（Ｕ，Ｖ，Ｗ）のモータコイルに対応した出力部となっている。
【００２５】
即ち、マイコン２１の出力するモータ制御信号は、駆動回路２０を構成する各ＦＥＴ３０ａ〜３０ｆのスイッチング状態を規定するゲートオン／オフ信号となっており、プリドライバ２２は、その入力されるモータ制御信号を増幅して出力することにより、対応する各ＦＥＴ３０ａ〜３０ｆのゲート端子にゲート駆動電圧Ｖgを印加する。そして、これにより駆動回路２０を構成する各ＦＥＴ３０ａ〜３０ｆがオン／オフし、つまり第１端子としてのソース端子及び第２端子としてのドレイン端子間の通電が許容又は遮断され、各相のモータコイルに対する通電パターンが切り替わることによって、モータ１２に三相（Ｕ，Ｖ，Ｗ）の駆動電力が供給されるようになっている。
【００２６】
また、図２及び図３に示すように、本実施形態では、駆動回路２０を構成する各ＦＥＴ３０ａ〜３０ｆのゲート端子に対してゲート駆動電圧Ｖgを印加すべく当該駆動回路２０及びプリドライバ２２間に設けられた電圧印加経路Ｌgc（Ｌgc１〜Ｌgc６）には、基本抵抗回路３３及び抵抗可変回路３４が設けられている。
【００２７】
詳述すると、電圧印加経路Ｌgc上において、これら基本抵抗回路３３及び抵抗可変回路３４は、直列に設けられている。そして、基本抵抗回路３３は、各ＦＥＴ３０ａ〜３０ｆのスイッチング動作（ターンオフ及びターンオフ）に応じた所定の抵抗値を有する一方、抵抗可変回路３４は、各ＦＥＴ３０ａ〜３０ｆのゲート端子に印加されるゲート駆動電圧Ｖgに基づいて、その抵抗値が変化するように構成されている。
【００２８】
そして、本実施形態では、これにより、その駆動回路２０を構成する各ＦＥＴ３０ａ〜３０ｆのターンオン時及びターンオフ時、当該各ＦＥＴ３０ａ〜３０ｆの動作遅延を最小限に抑えつつ、そのドレイン／ソース間の電流変化を穏やかにして、放射ノイズの発生により他の電子機器の動作に影響が及ぶ事態を回避する構成となっている。
【００２９】
具体的には、図３に示すように、本実施形態の基本抵抗回路３３は、各ＦＥＴ３０ａ〜３０ｆのゲート端子に接続された各電圧印加経路Ｌgc１〜Ｌgc６上に、それぞれ第１抵抗Ｒ１及び第２抵抗Ｒ２を直列に配置するとともに、プリドライバ２２側（同図中、右側）に配置された第２抵抗Ｒ２と並列にダイオードＤを設けることにより形成される。また、本実施形態の抵抗可変回路３４は、上記基本抵抗回路３３を構成する第２抵抗Ｒ２よりもプリドライバ２２側に第３抵抗Ｒ３を直列接続するとともに、当該第３抵抗Ｒ３と並列にスイッチＳＷを設けることにより形成される。そして、本実施形態では、上記基本抵抗回路３３を構成するダイオードＤのカソード端子は、その抵抗可変回路３４を構成するスイッチＳＷが設けられた迂回経路Ｌbpに接続されている。
【００３０】
即ち、ゲート駆動電圧Ｖgに基づいて電圧印加経路Ｌgcに生ずるゲート電流は、スイッチＳＷのオフ作動により迂回経路Ｌbpが遮断されている場合には、第３抵抗Ｒ３が設けられた主経路Ｌprを流れ、スイッチＳＷのオン作動により迂回経路Ｌbpが導通している場合には、当該迂回経路Ｌbpを流れることになる。そして、本実施形態の抵抗可変回路３４は、これにより、その抵抗値の変更が可能となっている。
【００３１】
さらに詳述すると、本実施形態では、上記抵抗可変回路３４を構成するスイッチＳＷは、制御回路ＣＬによって、その作動が制御されている。そして、同制御回路ＣＬは、各電圧印加経路Ｌgc１〜Ｌgc６を介して各ＦＥＴ３０ａ〜３０ｆのゲート端子に印加されるゲート駆動電圧Ｖgに基づいて、当該各電圧印加経路Ｌgc１〜Ｌgc６に設けられた抵抗可変回路３４のスイッチＳＷをオン／オフすることにより、その抵抗可変回路３４の抵抗値を変更する構成となっている。
【００３２】
次に、本実施形態における抵抗可変回路の制御回路について、その構成及び動作を説明する。
図４に示すように、本実施形態の制御回路ＣＬは、二個一組の抵抗Ｒ５，Ｒ６及び抵抗Ｒ７，Ｒ８をそれぞれ直列に接続してなる第１分圧回路４１及び第２分圧回路４２と、これら各分圧回路の出力電圧をそれぞれの参照電圧Ｖth１，Ｖth２とする第１比較器４３及び第２比較器４４とを備えている。また、制御回路ＣＬにおいて、上記ゲート駆動電圧Ｖgは、これらの第１比較器４３及び第２比較器４４に入力されるようになっている。そして、第１比較器４３及び第２比較器４４は、その入力されるゲート駆動電圧Ｖgとそれぞれの参照電圧Ｖth１，Ｖth２との比較に基づいて、その各出力端子４３ａ，４４ａの電圧レベルが変化するように構成されている。
【００３３】
詳述すると、図５に示すように、本実施形態では、第１比較器４３の参照電圧Ｖth１よりも第２比較器４４の参照電圧Ｖth２の方が高くなるように、第１分圧回路４１及び第２分圧回路４２が形成されている。また、本実施形態の第１比較器４３は、入力されるゲート駆動電圧Ｖgが参照電圧Ｖth１以下である場合（Ｖg≦Ｖth１）には、その出力端子４３ａの内部接続を接地短絡（地絡）し、同ゲート駆動電圧Ｖgが参照電圧Ｖth１を超える場合（Ｖg＞Ｖth１）には、その出力端子４３ａの内部接続を開放（オープン）するように構成されている。そして、第２比較器４４は、入力されるゲート駆動電圧Ｖgが参照電圧Ｖth２以上である場合（Ｖg≧Ｖth２）には、その出力端子４４ａの内部側接続を接地短絡（地絡）し、同ゲート駆動電圧Ｖgが参照電圧Ｖth２に満たない場合（Ｖg＜Ｖth２）には、その出力端子４４ａの内部側接続を開放（オープン）するように構成されている。
【００３４】
また、図４に示すように、第１比較器４３の出力端子４３ａには、プルアップ抵抗Ｒ９が接続されるとともに、当該第１比較器４３の出力端子４３ａは、第２比較器４４の出力端子４４ａと接続されている。尚、これら第１比較器４３及び第２比較器４４の接続点Ｐ０と第１比較器４３及びプルアップ抵抗Ｒ９との間には、抵抗Ｒ１０が介在されている。そして、本実施形態の制御回路ＣＬは、この第１比較器４３及び第２比較器４４の接続点Ｐ０の電圧を制御出力Ｖswとして、上記抵抗可変回路３４を構成するスイッチＳＷの作動を制御する構成となっている。
【００３５】
即ち、図５の示すように、上記のように構成された本実施形態の制御回路ＣＬでは、第１比較器４３及び第２比較器４４の双方において、その内部側接続が開放された場合、つまりゲート駆動電圧Ｖgが参照電圧Ｖth１と参照電圧Ｖth２との間の領域にある場合（Ｖth１＜Ｖg＜Ｖth２）にのみ、その制御出力Ｖswとなる上記接続点Ｐ０の電圧レベルが「Ｈｉ」となる。そして、本実施形態では、上記抵抗可変回路３４側のスイッチＳＷは、このように制御回路ＣＬの制御出力Ｖswが「Ｈｉ」である場合にオフ作動して迂回経路Ｌbpを遮断する構成となっている。
【００３６】
ここで、図６（ａ）に示すように、駆動回路２０を構成する各ＦＥＴ３０ａ〜３０ｆのターンオン時、ゲート駆動電圧Ｖgは、時間とともに上昇し（ｔ１以前）、一度、その変化が平坦化した後（ｔ１〜ｔ２）、再び時間とともに上昇する（ｔ２〜ｔ３）。そして、図６（ｂ）に示すように、ターンオフ時もまた、ゲート駆動電圧Ｖgは、時間とともに低下し（ｔ４以前）、一度、その変化が平坦化した後（ｔ４〜ｔ５）、再び時間とともに低下する（ｔ５〜ｔ６）。
【００３７】
周知のように、このようなゲート駆動電圧Ｖgの変化は、各ＦＥＴ３０ａ〜３０ｆに存在する内部抵抗及び静電容量（内部寄生コンデンサ）の影響によるものである。そして、ゲート駆動電圧Ｖgの変化が平坦化する領域は、そのドレイン／ソース間電流Ｉdsの変化が顕著となる区間に略一致する。尚、同図中、「Ｖds」に示される波形は、ドレイン／ソース間電圧の推移を示している。
【００３８】
この点を踏まえ、本実施形態では、図６（ａ）（ｂ）に示すように、このようなターンオン時及びターンオフ時、そのゲート駆動電圧Ｖgの変化が平坦化する領域の下限値及び上限値に対応して、上記第１比較器４３の参照電圧Ｖth１及び第２比較器４４の参照電圧Ｖth２が、それぞれ設定されている。そして、これにより、その電流変化が顕著となる区間においてのみ、電圧印加経路Ｌgcの合成抵抗を大とすることで、各ＦＥＴ３０ａ〜３０ｆの動作遅延を最小限に抑えつつ、そのドレイン／ソース間電流Ｉdsの変化を穏やかにすることが可能となっている。
【００３９】
以上、本実施形態によれば、以下のような作用・効果を得ることができる。
（１）各ＦＥＴ３０ａ〜３０ｆのゲート端子に対する電圧印加経路Ｌgcには、抵抗可変回路３４が設けられる。抵抗可変回路３４は、第３抵抗Ｒ３が設けられた主経路ＬprとスイッチＳＷが設けられた迂回経路Ｌbpとを備えてなるとともに、そのスイッチＳＷは、制御回路ＣＬにより作動が制御される。そして、制御回路ＣＬは、各ＦＥＴ３０ａ〜３０ｆのゲート駆動電圧Ｖgに基づいて、当該ゲート駆動電圧Ｖgの変化が平坦化する領域にある場合に、迂回経路Ｌbpを遮断すべくスイッチＳＷを作動させる。
【００４０】
即ち、ターンオン時及びターンオフ時ともに、ゲート駆動電圧Ｖgの変化が平坦化する領域は、そのドレイン／ソース間電流Ｉdsの変化が顕著となる区間に略一致する。従って、上記構成によれば、構成簡素に抵抗可変回路３４を形成することができるとともに、ターンオン時及びターンオフ時、ともに共通のロジックで、その電流変化が顕著となる区間においてのみ、抵抗可変回路３４の抵抗値が大となるように制御することができる。その結果、より簡素な構成にて、ターンオン時及びターンオフ時の動作遅延を最小限に抑えつつ、そのドレイン／ソース間の電流変化を穏やかにすることができるようになる。また、電圧印加経路Ｌgcを流れる電流量は、ドレイン／ソース間を流れる電流量（ドレイン／ソース間Ｉds）よりも小さい。従って、上記のようにゲート駆動電圧Ｖgを抵抗可変制御の基礎とすることで、ドレイン／ソース間電圧Ｖdsを基礎とする場合よりも電圧センサを簡素化することができるとともに、併せて、その信頼性の向上を図ることができる。
【００４１】
（２）制御回路ＣＬは、ゲート駆動電圧Ｖgの変化が平坦化する領域の下限値に対応した第１参照電圧としての参照電圧Ｖth１を有する第１比較器４３と、同平坦化する領域の上限値に対応した第２参照電圧としての参照電圧Ｖth２を有する第２比較器４４とを備える。第１比較器４３は、入力されるゲート駆動電圧Ｖgが参照電圧Ｖth１以下である場合には、その出力端子４３ａの内部側接続を地絡し、同ゲート駆動電圧Ｖgが参照電圧Ｖth１を超える場合には、その出力端子４３ａの内部側接続を開放する。一方、第２比較器４４は、入力されるゲート駆動電圧Ｖgが参照電圧Ｖth２以上である場合には、その出力端子４４ａの内部側接続を地絡し、同ゲート駆動電圧Ｖgが参照電圧Ｖth２に満たない場合には、その出力端子４４ａの内部側接続を開放する。また、第１比較器４３の出力端子４３ａにはプルアップ抵抗Ｒ９が接続される。そして、制御回路ＣＬは、第１比較器４３の出力端子４３ａと第２比較器４４の出力端子４４ａとを接続するとともに、その接続点Ｐ０の電圧レベルが制御出力Ｖswとなるように形成される。
【００４２】
上記構成によれば、第１比較器４３及び第２比較器４４の双方において、その内部側接続が開放された場合、つまりゲート駆動電圧Ｖgが参照電圧Ｖth１と参照電圧Ｖth２との間の領域にある場合（Ｖth１＜Ｖg＜Ｖth２）にのみ、その制御出力Ｖswが「Ｈｉ」となる。従って、この制御回路ＣＬの制御出力Ｖswが「Ｈｉ」である場合にオフ作動して迂回経路Ｌbpを遮断するスイッチＳＷを上記抵抗可変回路３４に用いることにより、簡素な構成にて、ターンオン時及びターンオフ時の動作遅延を最小限に抑えつつ、そのドレイン／ソース間の電流変化を穏やかにすることができるようになる。
【００４３】
なお、上記実施形態は以下のように変更してもよい。
・上記実施形態では、本発明をＥＰＳアクチュエータ１０の駆動源であるモータ１２の作動を制御するモータ制御装置としてのＥＣＵ１１に具体化した。しかし、これに限らず、ＥＰＳ以外の用途に適用してもよい。
【００４４】
・また、ＥＰＳの形式についても所謂コラム型に限らず、所謂ピニオン型やラックアシスト型であってもよい。
・更に、例えば、伝達比可変装置等、操舵系を駆動するモータを有するものであれば、ＥＰＳ以外の車両用操舵装置に適用してもよい。
【００４５】
・上記各実施形態では、駆動回路２０を構成する各スイッチング素子には、ＦＥＴ３０ａ〜３０ｆ（パワーＭＯＳＦＥＴ）を用いることとした。しかし、これに限らず、ゲート端子の印加電圧に基づいて第１端子としてのソース端子及び第２端子としてのドレイン端子間の通電を許容し又は遮断する電圧駆動型素子であれば、例えば絶縁ゲート型バイポーラトランジスタ（ＩＢＧＴ）等、その他のもの用いる構成に適用してもよい。
【００４６】
・上記実施形態では、ＥＣＵ１１は、三相（Ｕ，Ｖ，Ｗ）の駆動電力の供給により回転するブラシレスモータを制御することとした。しかし、これに限らず、本発明は、ブラシ付の直流モータ用のモータ制御装置に適用してもよい。尚、この場合における駆動回路には、そのプリドライバの出力する駆動信号によりオン／オフする各スイッチング素子をＨブリッジ状に接続した公知の構成、即ち二つのスイッチングアームを並列に接続した構成を採用するとよい。
【００４７】
・上記実施形態では、迂回経路Ｌbpに設けられたスイッチＳＷは、その機能がハードウェアにより実装された制御回路ＣＬにより、その作動が制御されることとした。しかし、これに限らず、マイコン２１等のような情報処理装置を制御回路として、ソフトウェアプログラムにより、迂回経路ＬbpのスイッチＳＷを制御する構成としてもよい。
【００４８】
・また、上記実施形態では、特に言及していなかったが、迂回経路ＬbpのスイッチＳＷについては、駆動回路２０を構成する各ＦＥＴ３０ａ〜３０ｆ（パワーＭＯＳＦＥＴ）よりもスイッチング速度の速いスイッチング素子であれば、ＭＯＳＦＥＴの他、バイポーラトランジスタ、或いはリレー等、その他のものを用いてもよい。
【００４９】
・更に、スイッチＳＷについては、上記実施形態のようなノーマリクローズ型（入力される制御出力Ｖswが「Ｌｏ」である場合に導通）に限らず、ノーマリオープン型としてもよい。即ち、ゲート駆動電圧Ｖgが参照電圧Ｖth１と参照電圧Ｖth２との間の領域（Ｖth１＜Ｖg＜Ｖth２）にある場合にのみ、その制御出力Ｖswが「Ｌｏ」となるように制御回路ＣＬを形成する。そして、この制御出力Ｖswが「Ｌｏ」となった場合に、スイッチＳＷがオフ作動して迂回経路Ｌbpを遮断するようにしてもよい。
【００５０】
・上記実施形態では、主経路Ｌprに抵抗器として第３抵抗Ｒ３を設けることとした。しかし、これに限らず、抵抗器としてトランジスタを用いる構成であってもよい。
・上記実施形態では、第１比較器４３の出力端子４３ａにプルアップ抵抗Ｒ９を接続することとしたが、第２比較器４４の出力端子４４ａに接続する構成であってもよい。
【００５１】
次に、以上の実施形態から把握することのできる技術的思想を効果とともに記載する。
（イ）前記印加電圧の変化が平坦化する領域の下限値に対応した第１参照電圧を有する第１比較器と、前記平坦化する領域の上限値に対応した第２参照電圧を有する第２比較器とを備え、第１比較器は、前記ゲート端子の印加電圧が前記第１参照電圧以下である場合には、その出力端子の内部側接続を地絡し、前記印加電圧が前記第１参照電圧を超える場合には、その出力端子の内部側接続を開放する一方、前記第２比較器は、前記ゲート端子の印加電圧が前記第２参照電圧以上である場合には、その出力端子の内部側接続を地絡し、前記印加電圧が前記第２参照電圧に満たない場合には、その出力端子の内部側接続を開放するとともに、前記第１比較器又は前記第２比較器の前記出力端子にはプルアップ抵抗が接続されるものであって、前記制御回路は、前記第１比較器の出力端子と前記第２比較器の出力端子とを接続してなること、を特徴とするモータ制御装置。
【００５２】
上記構成によれば、第１比較器及び第２比較器の双方において、その内部側接続が開放された場合、つまりゲート端子の印加電圧が第１参照電圧と第２参照電圧との間の領域にある場合にのみ、その制御出力が「Ｈｉ」となる。従って、この制御回路の制御出力が「Ｈｉ」である場合にオフ作動して迂回経路を遮断するスイッチを抵抗可変回路に用いることにより、簡素な構成にて、ターンオン時及びターンオフ時の動作遅延を最小限に抑えつつ、そのドレイン／ソース間の電流変化を穏やかにすることができるようになる。
【００５３】
（ロ）前記制御回路は、出力電圧の異なる第１分圧回路及び第２分圧回路を備えること、を特徴とするモータ制御装置。これにより、第１参照電圧及び第２参照電圧を容易に設定することができる。
【００５４】
（ハ）請求項１又は請求項２、若しくは上記（イ）又は（ロ）の何れか一項に記載のモータ制御装置に制御されるモータにより操舵系を駆動する車両用操舵装置。これにより、構成簡素且つ信頼性の高い車両用操舵装置を提供することができる。
【符号の説明】
【００５５】
１…電動パワーステアリング装置（ＥＰＳ）、１０…ＥＰＳアクチュエータ、１１…ＥＣＵ、１２…モータ、２０…駆動回路、２１…マイコン、２２…プリドライバ、２３…電流センサ、３０ａ〜３０ｆ…ＦＥＴ、３０ｕ，３０ｖ，３０ｗ…スイッチングアーム、３３…基本抵抗回路、Ｒ１，Ｒ２…抵抗、３４…抵抗可変回路、Ｒ３…抵抗、ＳＷ…スイッチ、ＣＬ…制御回路、４１…第１分圧回路、４２…第２分圧回路、４３…第１比較器、４３ａ…出力端子、４４…第２比較器、４４ａ…出力端子、Ｒ９…プルアップ抵抗、Ｐ０…接続点、Ｖsw…制御出力、Ｖth１…第１参照電圧、Ｖth２…第２参照電圧、Ｖg…ゲート駆動電圧、Ｉds…ドレイン／ソース間電流、Ｌgc（Ｌgc１〜Ｌgc６）…電圧印加経路、Ｌpr…主経路、Ｌbp…迂回経路。
【図１】
2011250603.tif 000003
【図２】
2011250603.tif 000004
【図３】
2011250603.tif 000005
【図４】
2011250603.tif 000006
【図５】
2011250603.tif 000007
【図６】
2011250603.tif 000008