(57)【要約】【課題】設計変更せずに、複数個の温度を容易に感知し、工程の変化に対処できるようにした温度センサを提供すること。【解決手段】ヒューズカットの可否またはテストモードでテストモードパルスに応じて第１の選択信号及び第２の選択信号を生成する選択信号生成部と、前記第１の選択信号及び第２の選択信号に応じて、第１の基準電圧または第２の基準電圧を第１の選択基準電圧に出力し、第３の基準電圧または第４の基準電圧を第２の選択基準電圧に出力する基準電圧選択部とを備えることを特徴とする。【選択図】図２
2011174916.tif 000002
【特許請求の範囲】
【請求項１】
ヒューズカットの可否またはテストモードでテストモードパルスに応じて第１の選択信号及び第２の選択信号を生成する選択信号生成部と、
前記第１の選択信号及び第２の選択信号に応じて、第１の基準電圧または第２の基準電圧を第１の選択基準電圧に出力し、第３の基準電圧または第４の基準電圧を第２の選択基準電圧に出力する基準電圧選択部と、
を備えることを特徴とする温度センサ。
【請求項２】
前記選択信号生成部が、
前記ヒューズカットの可否によって第１のヒューズ選択信号及び第２のヒューズ選択信号を生成するヒューズ選択信号生成部と、
テストモード信号がイネーブルされる場合、前記テストモードパルスが入力されるごとにカウント信号をカウントし、前記カウント信号をデコードして第１のテストモード選択信号及び第２のテストモード選択信号を生成するテストモード選択信号生成部と、
前記テストモード信号に応じて、前記第１のヒューズ選択信号及び第２のヒューズ選択信号または前記第１のテストモード選択信号及び第２のテストモード選択信号を前記第１の選択信号及び第２の選択信号に出力する選択出力部と、
を備えることを特徴とする請求項１に記載の温度センサ。
【請求項３】
前記テストモード選択信号生成部が、
前記テストモード信号がイネーブルされる場合に駆動されて、前記テストモードパルスに応じて第１のカウント信号をカウントする第１のカウンタと、
前記テストモード信号がイネーブルされる場合に駆動されて、前記第１のカウント信号に応じて第２のカウント信号をカウントする第２のカウンタと、
前記第１のカウント信号及び第２のカウント信号をデコードして前記第１のテストモード選択信号及び第２のテストモード選択信号を生成するテストモードデコーダと、
を備えることを特徴とする請求項２に記載の温度センサ。
【請求項４】
前記選択出力部が、
前記テストモード信号がディセーブルされる場合、前記第１のヒューズ選択信号及び第２のヒューズ選択信号をバッファリングして前記第１の選択信号及び第２の選択信号に伝達する第１のバッファと、
前記テストモード信号がイネーブルされる場合、前記第１のテストモード選択信号及び第２のテストモード選択信号をバッファリングして前記第１の選択信号及び第２の選択信号に伝達する第２のバッファと、
を備えることを特徴とする請求項２に記載の温度センサ。
【請求項５】
前記基準電圧選択部が、
前記第１の選択信号及び第２の選択信号に応じて、前記第１の基準電圧または前記第２の基準電圧を前記第１の選択基準電圧に出力する第１の基準電圧選択部と、
前記第１の選択信号及び第２の選択信号に応じて、第３の基準電圧または第４の基準電圧を第２の選択基準電圧に出力する第２の基準電圧選択部と、
を備えることを特徴とする請求項１に記載の温度センサ。
【請求項６】
前記第１の基準電圧選択部が、
前記第１の選択信号に応じてターンオンされ、前記第１の基準電圧を前記第１の選択基準電圧に伝達する第１のスイッチと、
前記第２の選択信号に応じてターンオンされ、前記第２の基準電圧を前記第１の選択基準電圧に伝達する第２のスイッチと、
を備えることを特徴とする請求項５に記載の温度センサ。
【請求項７】
前記第２の基準電圧選択部が、
前記第１の選択信号に応じてターンオンされ、前記第３の基準電圧を前記第２の選択基準電圧に伝達する第３のスイッチと、
前記第２の選択信号に応じてターンオンされ、前記第４の基準電圧を前記第２の選択基準電圧に伝達する第４のスイッチと、
を備えることを特徴とする請求項６に記載の温度センサ。
【請求項８】
半導体集積回路の内部温度を感知して感知電圧を生成する感知電圧生成部と、
ヒューズカットの可否またはテストモードでテストモードパルスに応じて選択信号を生成する選択信号生成部と、
前記選択信号に応じて、複数の基準電圧のうち、第１の選択基準電圧及び第２の選択基準電圧を選択して出力する基準電圧選択部と、
前記第１の選択基準電圧と前記感知電圧とを比較し、第１のフラグ信号を生成する第１の比較器と、
前記第２の選択基準電圧と前記感知電圧とを比較し、第２のフラグ信号を生成する第２の比較器と、
を備えることを特徴とする温度センサ。
【請求項９】
前記選択信号生成部が、
前記ヒューズカットの可否によってヒューズ選択信号を生成するヒューズ選択信号生成部と、
テストモード信号がイネーブルされる場合、前記テストモードパルスが入力されるごとにカウント信号をカウントし、前記カウント信号をデコードしてテストモード選択信号を生成するテストモード選択信号生成部と、
前記テストモード信号に応じて、前記ヒューズ選択信号または前記テストモード選択信号を前記選択信号に出力する選択出力部と、
を備えることを特徴とする請求項８に記載の温度センサ。
【請求項１０】
前記テストモード選択信号生成部が、
前記テストモード信号がイネーブルされる場合に駆動されて、前記テストモードパルスに応じて第１のカウント信号をカウントする第１のカウンタと、
前記テストモード信号がイネーブルされる場合に駆動されて、前記第１のカウント信号に応じて第２のカウント信号をカウントする第２のカウンタと、
前記第１のカウント信号及び第２のカウント信号をデコードして前記テストモード選択信号を生成するテストモードデコーダと、
を備えることを特徴とする請求項９に記載の温度センサ。
【請求項１１】
前記選択出力部が、
前記テストモード信号がディセーブルされる場合、前記ヒューズ選択信号をバッファリングして前記選択信号に伝達する第１のバッファと、
前記テストモード信号がイネーブルされる場合、前記テストモード選択信号をバッファリングして前記選択信号に伝達する第２のバッファと、
を備えることを特徴とする請求項９に記載の温度センサ。
【請求項１２】
前記基準電圧選択部が、
第１の選択信号及び第２の選択信号に応じて、第１の基準電圧または第２の基準電圧を第１の選択基準電圧に出力する第１の基準電圧選択部と、
前記第１の選択信号及び第２の選択信号に応じて、第３の基準電圧または第４の基準電圧を第２の選択基準電圧に出力する第２の基準電圧選択部と、
を備えることを特徴とする請求項８に記載の温度センサ。
【請求項１３】
前記第１の基準電圧選択部が、
前記第１の選択信号に応じてターンオンされ、前記第１の基準電圧を前記第１の選択基準電圧に伝達する第１のスイッチと、
前記第２の選択信号に応じてターンオンされ、前記第２の基準電圧を前記第１の選択基準電圧に伝達する第２のスイッチと、
を備えることを特徴とする請求項１２に記載の温度センサ。
【請求項１４】
前記第２の基準電圧選択部が、
前記第１の選択信号に応じてターンオンされ、前記第３の基準電圧を前記第２の選択基準電圧に伝達する第３のスイッチと、
前記第２の選択信号に応じてターンオンされ、前記第４の基準電圧を前記第２の選択基準電圧に伝達する第４のスイッチと、
を備えることを特徴とする請求項１３に記載の温度センサ。
【請求項１５】
前記第１の比較器が、前記感知電圧が前記第１の選択基準電圧より低いレベルである場合にイネーブルされる前記第１のフラグ信号を生成することを特徴とする請求項８に記載の温度センサ。
【請求項１６】
前記第２の比較器が、前記感知電圧が前記第２の選択基準電圧より低いレベルである場合にイネーブルされる前記第２のフラグ信号を生成することを特徴とする請求項８に記載の温度センサ。
【請求項１７】
前記第１のフラグ信号及び第２のフラグ信号をデコードして温度コードを生成するデコーダをさらに備えることを特徴とする請求項８に記載の温度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、より詳細には、温度センサに関する。
【背景技術】
【０００２】
一般に、個人用コンピュータや電子通信機器等のような電子的システムの高性能化に応えて、メモリとして搭載されるＤＲＡＭ等のような揮発性半導体メモリ装置も日々に高速化及び高集積化されている。携帯電話やノートブックコンピュータ等のようにバッテリで動作するシステムに搭載される半導体集積回路の場合には、特に、低電力消費特性が切実に求められるので、動作（オペレーティング）電流及びスタンバイ電流を減少させるための努力と研究が活発に進められている。
【０００３】
１つのトランジスタと１つのストレージキャパシタとで構成されるＤＲＡＭメモリセルのデータリテンション特性は、温度に応じても非常に敏感に表われる。したがって、半導体集積回路の内部温度の変化によって半導体集積回路内にある回路ブロックの動作条件を調整する必要が生じ得る。例えば、モバイル製品に使用されるＤＲＡＭ（Dynamic Random Access Memory）の場合には、半導体集積回路の内部温度の変化によってリフレッシュ周期（refresh period）を調整している。このような半導体集積回路の内部温度変化による動作条件の調整には、ＤＴＳＲ（Digital Temperature Sensor Regulator）、ＡＴＳＲ（Analog Temperature Sensor Regulator）、及びＤＴＣＳＲ（Digital Temperature Compensated Self Refresh）等の温度センサが用いられる。
【０００４】
図１は、従来技術に係る温度センサの構成を示したブロック図である。
【０００５】
同図に示すように、従来技術の温度コード生成回路は、半導体集積回路の内部温度を感知して感知電圧ＶＳＥＮＳＥを生成する感知電圧生成部１０と、感知電圧ＶＳＥＮＳＥと基準電圧ＶＲＥＦとを比較して温度コードＴＱを生成する温度コード生成部１１とで構成される。このような構成の温度コード生成回路は、感知電圧ＶＳＥＮＳＥと基準電圧ＶＲＥＦとのレベルを比較し、半導体集積回路の内部温度が基準電圧ＶＲＥＦのレベルに対応する温度より高いか否かに関する情報を含む温度コードＴＱを生成する。
【０００６】
ところが、このような構成の温度センサは、１つの温度のみを感知することができるため、複数個の温度を感知するためには、設計変更によって基準電圧ＶＲＥＦのレベルを調整しなければならない。また、工程の変化によって感知電圧ＶＳＥＮＳＥのレベルが変化する場合、基準電圧ＶＲＥＦのレベルを調整するための設計変更が必要である。
【０００７】
なお上記背景技術に関連する先行技術文献としては、下記特許文献１及び特許文献２が挙げられる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第７，６４６，６５９号公報
【特許文献２】韓国特許公開第１００８５４４６３  Ｂ１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記のような従来技術の問題を解決するために提案されたものであって、その目的は、設計変更せずに、複数個の温度を容易に感知し、工程の変化に対処できるようにした温度センサを提供することにある。
【課題を解決するための手段】
【００１０】
そこで、上記の目的を達成するための本発明に係る温度センサは、ヒューズカットの可否またはテストモードでテストモードパルスに応じて第１の選択信号及び第２の選択信号を生成する選択信号生成部と、前記第１の選択信号及び第２の選択信号に応じて、第１の基準電圧または第２の基準電圧を第１の選択基準電圧に出力し、第３の基準電圧または第４の基準電圧を第２の選択基準電圧に出力する基準電圧選択部と、を備えることを特徴とする。
【００１１】
また、上記の目的を達成するための本発明に係る温度センサは、半導体集積回路の内部温度を感知して感知電圧を生成する感知電圧生成部と、ヒューズカットの可否またはテストモードでテストモードパルスに応じて選択信号を生成する選択信号生成部と、前記選択信号に応じて、複数の基準電圧のうち、第１の選択基準電圧及び第２の選択基準電圧を選択して出力する基準電圧選択部と、前記第１の選択基準電圧と前記感知電圧とを比較し、第１のフラグ信号を生成する第１の比較器と、前記第２の選択基準電圧と前記感知電圧とを比較し、第２のフラグ信号を生成する第２の比較器と、を備えることを特徴とする。
【発明の効果】
【００１２】
本発明の実施形態の温度センサは、工程の変化によって感知電圧ＶＳＥＮＳＥのレベルが変動する場合、ヒューズをカットさせるか、またはテストモードパルスＴＭＰのパルスを入力させて、第１の選択基準電圧ないし第４の選択基準電圧ＶＲＥＦＳＥＬ＜１：４＞のレベルを変化させることにより、設計変更せずに、工程の変化に対応できるようにする。
【図面の簡単な説明】
【００１３】
【図１】従来技術に係る温度センサの構成を示したブロック図である。
【図２】本発明の一実施形態に係る温度センサの構成を示したブロック図である。
【図３】図２に示された温度センサに含まれた選択信号生成部の回路図である。
【図４】図２に示された温度センサに含まれた基準電圧選択部の回路図である。
【図５】図２に示された温度センサにおいて、工程の変化によって感知電圧のレベルが変動する場合の動作を説明するための図である。
【発明を実施するための形態】
【００１４】
以下、添付された図面を参照して本発明の好ましい実施形態を説明する。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる様々な形態で構成されることができる。
【００１５】
図２は、本発明の一実施形態に係る温度センサの構成を示したブロック図である。
【００１６】
同図に示すように、本実施形態の温度センサは、感知電圧生成部２と、基準電圧生成部３と、選択信号生成部４と、基準電圧選択部５と、比較部６と、デコーダ７とを備える。
【００１７】
感知電圧生成部２は、半導体集積回路の内部温度を感知して感知電圧ＶＳＥＮＳＥを生成する。感知電圧生成部２は、半導体集積回路の内部温度に応じて電流駆動力の差異を有する抵抗素子またはＭＯＳトランジスタを用いて実現される。
【００１８】
基準電圧生成部３は、複数の抵抗素子を備え、電源電圧ＶＤＤまたは内部電圧を電圧分配してそれぞれ半導体集積回路の内部温度に対応するレベルを有する第１の基準電圧ないし第１６の基準電圧ＶＲＥＦ＜１：１６＞を生成する。本実施形態において、第１６の基準電圧ＶＲＥＦ＜１６＞は、半導体集積回路の一番低い内部温度に対応するように一番高いレベルで生成され、第１の基準電圧ＶＲＥＦ＜１＞は、半導体集積回路の一番高い内部温度に対応するように一番低いレベルで生成される。
【００１９】
選択信号生成部４は、図３に示すように、ヒューズ選択信号生成部４０と、前記テストモード選択信号生成部４１と、選択出力部４２とで構成される。
【００２０】
同図に示すように、フューズ選択信号生成部４０は、第１のヒューズ及び第２のヒューズ（図示せず）のカット可否によって第１のヒューズ信号及び第２のヒューズ信号ＦＵＳＥ＜１：２＞を生成するヒューズ信号生成部４００と、第１のヒューズ信号及び第２のヒューズ信号ＦＵＳＥ＜１：２＞をデコードして第１のヒューズ選択信号ないし第４のヒューズ選択信号ＦＵＳＥＬ＜１：４＞を生成するヒューズ信号デコーダ４０１とで構成される。ここで、第１のヒューズ信号ＦＵＳＥ＜１＞は、第１のヒューズ（図示せず）がカットされなかった場合、ロジックローレベル、カットされた場合、ロジックハイレベルを有する。また、第２のヒューズ信号ＦＵＳＥ＜２＞は、第２のヒューズ（図示せず）がカットされなかった場合、ロジックローレベル、カットされた場合、ロジックハイレベルを有する。このように構成されたヒューズ選択信号生成部４０は、第１のヒューズ及び第２のヒューズ（図示せず）のカット可否によって選択的にロジックハイレベルにイネーブルされる第１のヒューズ選択信号ないし第４のヒューズ選択信号ＦＵＳＥＬ＜１：４＞を生成する。例えば、下記の表１に表われているように、第１のヒューズ及び第２のヒューズ（図示せず）が全てカットされなかった場合、第１のヒューズ選択信号ＦＵＳＥＬ＜１＞のみロジックハイレベルにイネーブルされ、第２のヒューズ（図示せず）のみカットされた場合、第３のヒューズ選択信号ＦＵＳＥＬ＜３＞のみロジックハイレベルにイネーブルされる。
【００２１】
【表１】
2011174916.tif 000003
【００２２】
同図に示すように、前記テストモード選択信号生成部４１は、第１のカウンタ４１０と、第２カウンタ４１１と、テストモードデコーダ４１２とで構成される。第１のカウンタ４１０は、テストモードでテストモード信号ＴＭ＿ＥＮがロジックハイレベルにイネーブルされる場合に駆動されてテストモードパルスＴＭＰが入力されるごとに第１のカウント信号ＣＮＴ＜１＞をカウントする。第２のカウンタ４１１は、テストモードでテストモード信号ＴＭ＿ＥＮがロジックハイレベルにイネーブルされる場合に駆動されて第１のカウント信号ＣＮＴ＜１＞のパルスが入力されるごとに第２のカウント信号ＣＮＴ＜２＞をカウントする。テストモードデコーダ４１２は、第１のカウント信号ＣＮＴ＜１＞及び第２のカウント信号ＣＮＴ＜２＞をデコードして第１のテストモード選択信号ないし第４のテストモード選択信号ＴＭＳＥＬ＜１：４＞を生成する。このような構成の前記テストモード選択信号生成部４１は、テストモード信号ＴＭ＿ＥＮがロジックハイレベルにイネーブルされる場合、テストモードパルスＴＭＰが入力されるごとにロジックハイレベルに選択的にイネーブルされた第１のテストモード選択信号ないし第４のテストモード選択信号ＴＭＳＥＬ＜１：４＞を生成する。例えば、表２に表われているように、テストモードパルスＴＭＰのパルスが１回入力される場合、第２のテストモード選択信号ＴＭＳＥＬ＜２＞のみロジックハイレベルにイネーブルされ、テストモードパルスＴＭＰのパルスが３回入力される場合、第４のテストモード選択信号ＴＭＳＥＬ＜４＞のみロジックハイレベルにイネーブルされる。
【００２３】
【表２】
2011174916.tif 000004
【００２４】
選択出力部４２は、テストモードでない場合、ロジックローレベルにディセーブルされるテストモード信号ＴＭ＿ＥＮに応じてターンオンされ、第１のヒューズ選択信号ないし第４のヒューズ選択信号ＦＵＳＥＬ＜１：４＞をバッファリングして第１の選択信号ないし第４の選択信号ＳＥＬＢ＜１：４＞に出力するインバータＩＶ４１と、テストモードでロジックハイレベルにイネーブルされるテストモード信号ＴＭ＿ＥＮに応じてターンオンされ、第１のテストモード選択信号ないし第４のテストモード選択信号ＴＭＳＥＬ＜１：４＞をバッファリングして第１の選択信号ないし第４の選択信号ＳＥＬＢ＜１：４＞に出力するインバータＩＶ４２とで構成される。
【００２５】
基準電圧選択部５は、図４に示すように、第１の基準電圧選択部５０と、第２の基準電圧選択部５１と、第３の基準電圧選択部５２と、第４の基準電圧選択部５３とで構成される。
【００２６】
同図に示すように、第１の基準電圧選択部５０は、第１の選択信号ＳＥＬＢ＜１＞がロジックローレベルにイネーブルされる場合にターンオンされて、第１の基準電圧ＶＲＥＦ＜１＞を第１の選択基準電圧ＶＲＥＦＳＥＬ＜１＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５００と、第２の選択信号ＳＥＬＢ＜２＞がロジックローレベルにイネーブルされる場合にターンオンされて、第２の基準電圧ＶＲＥＦ＜２＞を第１の選択基準電圧ＶＲＥＦＳＥＬ＜１＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５０１と、第３の選択信号ＳＥＬＢ＜３＞がロジックローレベルにイネーブルされる場合にターンオンされて、第３の基準電圧ＶＲＥＦ＜３＞を第１の選択基準電圧ＶＲＥＦＳＥＬ＜１＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５０２と、第４の選択信号ＳＥＬＢ＜４＞がロジックローレベルにイネーブルされる場合にターンオンされて、第４の基準電圧ＶＲＥＦ＜４＞を第１の選択基準電圧ＶＲＥＦＳＥＬ＜１＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５０３とで構成される。
【００２７】
同図に示すように、第２の基準電圧選択部５１は、第１の選択信号ＳＥＬＢ＜１＞がロジックローレベルにイネーブルされる場合にターンオンされて、第５の基準電圧ＶＲＥＦ＜５＞を第２の選択基準電圧ＶＲＥＦＳＥＬ＜２＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５１０と、第２の選択信号ＳＥＬＢ＜２＞がロジックローレベルにイネーブルされる場合にターンオンされて、第６の基準電圧ＶＲＥＦ＜６＞を第２の選択基準電圧ＶＲＥＦＳＥＬ＜２＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５１１と、 第３の選択信号ＳＥＬＢ＜３＞がロジックローレベルにイネーブルされる場合にターンオンされて、第７の基準電圧ＶＲＥＦ＜７＞を第２の選択基準電圧ＶＲＥＦＳＥＬ＜２＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５１２と、第４の選択信号ＳＥＬＢ＜４＞がロジックローレベルにイネーブルされる場合にターンオンされて、第８の基準電圧ＶＲＥＦ＜８＞を第２の選択基準電圧ＶＲＥＦＳＥＬ＜２＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５１３とで構成される。
【００２８】
同図に示すように、第３の基準電圧選択部５２は、第１の選択信号ＳＥＬＢ＜１＞がロジックローレベルにイネーブルされる場合にターンオンされて、第９の基準電圧ＶＲＥＦ＜９＞を第３の選択基準電圧ＶＲＥＦＳＥＬ＜３＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５２０と、第２の選択信号ＳＥＬＢ＜２＞がロジックローレベルにイネーブルされる場合にターンオンされて、第１０の基準電圧ＶＲＥＦ＜１０＞を第３の選択基準電圧ＶＲＥＦＳＥＬ＜３＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５２１と、第３の選択信号ＳＥＬＢ＜３＞がロジックローレベルにイネーブルされる場合にターンオンされて、第１１の基準電圧ＶＲＥＦ＜１１＞を第３の選択基準電圧ＶＲＥＦＳＥＬ＜３＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５２２と、第４の選択信号ＳＥＬＢ＜４＞がロジックローレベルにイネーブルされる場合にターンオンされて、第１２の基準電圧ＶＲＥＦ＜１２＞を第３の選択基準電圧ＶＲＥＦＳＥＬ＜３＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５２３とで構成される。
【００２９】
同図に示すように、第４の基準電圧選択部５３は、第１の選択信号ＳＥＬＢ＜１＞がロジックローレベルにイネーブルされる場合にターンオンされて、第１３の基準電圧ＶＲＥＦ＜１３＞を第４の選択基準電圧ＶＲＥＦＳＥＬ＜４＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５３０と、第２の選択信号ＳＥＬＢ＜２＞がロジックローレベルにイネーブルされる場合にターンオンされて、第１４の基準電圧ＶＲＥＦ＜１４＞を第４の選択基準電圧ＶＲＥＦＳＥＬ＜４＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５３１と、第３の選択信号ＳＥＬＢ＜３＞がロジックローレベルにイネーブルされる場合にターンオンされて、第１５の基準電圧ＶＲＥＦ＜１５＞を第４の選択基準電圧ＶＲＥＦＳＥＬ＜４＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５３２と、第４の選択信号ＳＥＬＢ＜４＞がロジックローレベルにイネーブルされる場合にターンオンされて、第１６の基準電圧ＶＲＥＦ＜１６＞を第４の選択基準電圧ＶＲＥＦＳＥＬ＜４＞に伝達するスイッチとして動作するＰＭＯＳトランジスタＰ５３３とで構成される。
【００３０】
比較部６は、第１の比較器６０と、第２の比較器６１と、第３の比較器６２と、第４の比較器６３とを備える。第１の比較器６０は、感知電圧ＶＳＥＮＳＥと第１の選択基準電圧ＶＲＥＦＳＥＬ＜１＞とのレベルを比較し、感知電圧ＶＳＥＮＳＥが第１の選択基準電圧ＶＲＥＦＳＥＬ＜１＞より低いレベルである場合、ロジックハイレベルにイネーブルされる第１のフラグ信号Ｔ１＿ＦＬＡＧを生成する。第２の比較器６１は、感知電圧ＶＳＥＮＳＥが第２の選択基準電圧ＶＲＥＦＳＥＬ＜２＞より低いレベルである場合、ロジックハイレベルにイネーブルされる第２のフラグ信号Ｔ２＿ＦＬＡＧを生成する。第３の比較器６２は、感知電圧ＶＳＥＮＳＥが第３の選択基準電圧ＶＲＥＦＳＥＬ＜３＞より低いレベルである場合、ロジックハイレベルにイネーブルされる第３のフラグ信号Ｔ３＿ＦＬＡＧを生成する。第４の比較器６３は、感知電圧ＶＳＥＮＳＥが第４の選択基準電圧ＶＲＥＦＳＥＬ＜４＞より低いレベルである場合、ロジックハイレベルにイネーブルされる第４のフラグ信号Ｔ４＿ＦＬＡＧを生成する。このような構成の比較部６は、感知電圧ＶＳＥＮＳＥと第１の選択基準電圧ないし第４の選択基準電圧ＶＲＥＦＳＥＬ＜１：４＞のレベルを比較して第１のフラグ信号ないし第４のフラグ信号Ｔ１＿ＦＬＡＧ〜Ｔ４＿ＦＬＡＧを生成する。例えば、半導体集積回路の内部温度が第２の選択基準電圧ＶＲＥＦＳＥＬ＜２＞に対応する内部温度より高く、第３の選択基準電圧ＶＲＥＦＳＥＬ＜３＞に対応する内部温度より低い場合、感知電圧ＶＳＥＮＳＥは、第１の選択基準電圧及び第２の選択基準電圧ＶＲＥＦＳＥＬ＜１：２＞よりは低く、第３の選択基準電圧及び第４の選択基準電圧ＶＲＥＦＳＥＬ＜３：４＞よりは高いレベルで生成される。したがって、第１のフラグ信号Ｔ１＿ＦＬＡＧ及び第２のフラグ信号Ｔ２＿ＦＬＡＧはロジックハイレベルにイネーブルされ、第３のフラグ信号Ｔ３＿ＦＬＡＧ及び第４のフラグ信号Ｔ４＿ＦＬＡＧはロジックローレベルにディセーブルされる。
【００３１】
デコーダ７は、第１のフラグ信号ないし第４のフラグ信号Ｔ１＿ＦＬＡＧ〜Ｔ４＿ＦＬＡＧをデコードして温度コードＴＱＮを生成する。ここで、温度コードＴＱＮは、実施形態によって複数のビットを有する信号として実現することができる。
【００３２】
このように構成された温度センサの動作を図２ないし図４を参考して説明すれば、次のとおりである。
【００３３】
図２に示すように、感知電圧生成部２は、半導体集積回路の内部温度を感知して感知電圧ＶＳＥＮＳＥを生成し、基準電圧生成部３は、それぞれ半導体集積回路の内部温度に対応するレベルを有する第１の基準電圧ないし第１６の基準電圧ＶＲＥＦ＜１：１６＞を生成する。
【００３４】
図３に示すように、選択信号生成部４は、テストモード可否によって第１の選択信号ないし第４の選択信号ＳＥＬＢ＜１：４＞を生成する。すなわち、テストモードでない場合、第１のヒューズ及び第２のヒューズ（図示せず）のカット可否によって選択的にロジックハイレベルにイネーブルされる第１のヒューズ選択信号ないし第４のヒューズ選択信号ＦＵＳＥＬ＜１：４＞を第１の選択信号ないし第４の選択信号ＳＥＬＢ＜１：４＞に出力し、テストモードである場合、テストモードパルスＴＭＰが入力されるごとに選択的にロジックハイレベルにイネーブルされる第１のテストモード選択信号ないし第４のテストモード選択信号ＴＭＳＥＬ＜１：４＞を第１の選択信号ないし第４の選択信号ＳＥＬＢ＜１：４＞に出力する。
【００３５】
図４に示すように、基準電圧選択部５は、第１の選択信号ないし第４の選択信号ＳＥＬＢ＜１：４＞に応じて、第１の基準電圧ないし第１６の基準電圧ＶＲＥＦ＜１：１６＞のうち、第１の選択基準電圧ないし第４の選択基準電圧ＶＲＥＦＳＥＬ＜１：４＞を選択して出力する。
【００３６】
図２に示すように、比較部６は、感知電圧ＶＳＥＮＳＥと第１の選択基準電圧ないし第４の選択基準電圧ＶＲＥＦＳＥＬ＜１：４＞とのレベルを比較して第１のフラグ信号ないし第４のフラグ信号Ｔ１＿ＦＬＡＧ〜Ｔ４＿ＦＬＡＧを生成し、デコーダ７は、第１のフラグ信号ないし第４のフラグ信号Ｔ１＿ＦＬＡＧ〜Ｔ４＿ＦＬＡＧをデコードして温度コードＴＱＮを生成する。
【００３７】
以上で説明した本実施形態の温度センサは、選択信号生成部４を介して複数の基準電圧を生成し、複数の基準電圧を比較部６を介して感知電圧ＶＳＥＮＳＥと比較して複数の温度に関する情報を含む温度コードＴＱＮが生成されるようにする。また、本実施形態の温度センサは、工程の変化によって感知電圧ＶＳＥＮＳＥのレベルが変動した場合にも対処できるが、これに対し、図５を参考して説明すれば、次のとおりである。
【００３８】
図５に示すように、工程の変化によって感知電圧ＶＳＥＮＳＥのレベルが「Ｘ」のように変化する場合、第１の選択基準電圧ないし第４の選択基準電圧ＶＲＥＦＳＥＬ＜１：４＞のレベルは、第１の基準電圧ＶＲＥＦ＜１＞、第５の基準電圧ＶＲＥＦ＜５＞、第９の基準電圧ＶＲＥＦ＜９＞、及び第１３の基準電圧ＶＲＥＦ＜１３＞から第２の基準電圧ＶＲＥＦ＜２＞、第６の基準電圧ＶＲＥＦ＜６＞、第１０の基準電圧ＶＲＥＦ＜１０＞、及び第１４の基準電圧ＶＲＥＦ＜１４＞に変化しなければならない。これは、本実施形態の温度センサが工程の変化にも同じ動作を行うためには、感知電圧ＶＳＥＮＳＥのレベルの変動を相殺するために、第１の選択基準電圧ないし第４の選択基準電圧ＶＲＥＦＳＥＬ＜１：４＞のレベルも変動されなければならないためである。
【００３９】
したがって、本実施形態の温度センサは、第１のヒューズ及び第２のヒューズ（図示せず）のカット可否またはテストモードパルスＴＭＰの入力数に応じて第１の選択基準電圧ないし第４の選択基準電圧ＶＲＥＦＳＥＬ＜１：４＞のレベルを変動させる。すなわち、テストモードでない場合、第１のヒューズ（図示せず）のみカットし、テストモードである場合、テストモードパルスＴＭＰを１回入力させて第２の選択信号ＳＥＬＢ＜２＞のみロジックローレベルにイネーブルさせる。このように、ロジックローレベルにイネーブルされた第２の選択信号ＳＥＬＢ＜２＞に応じて第１の選択基準電圧ないし第４の選択基準電圧ＶＲＥＦＳＥＬ＜１：４＞のレベルは、それぞれ第２の基準電圧ＶＲＥＦ＜２＞、第６の基準電圧ＶＲＥＦ＜６＞、第１０の基準電圧ＶＲＥＦ＜１０＞、及び第１４の基準電圧ＶＲＥＦ＜１４＞に変化する。
【図１】
2011174916.tif 000005
【図２】
2011174916.tif 000006
【図３】
2011174916.tif 000007
【図４】
2011174916.tif 000008
【図５】
2011174916.tif 000009