(57)【要約】【課題】銅を用いた多層配線を有する半導体装置を高性能化する。【解決手段】シリコン基板上に第１配線層用絶縁膜Ｚ１を形成し、第１配線層用絶縁膜Ｚ１に第１配線用孔部Ｈ１を形成する。その後、第１配線用孔部Ｈ１の側壁および底面を覆うようにして、タンタルまたはチタンを含む下部バリア導体膜ｅｂ１と、ルテニウムを主体とする上部バリア導体膜ｅｔ１とからなる第１配線用バリア導体膜ＥＭ１を形成する。続いて、上部バリア導体膜ｅｔ１をシード層として、電気めっき法により、銅を主体とする第１配線用導体膜ＥＣ１を形成し、ＣＭＰ法により第１配線用導体膜ＥＣ１を第１配線用孔部Ｈ１に埋め込む。特に、上部バリア導体膜ｅｔ１として、１〜５％の濃度で炭素を含ませるようにして、ルテニウムを主体とする導体膜を形成する。【選択図】図１５
2011018829.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に多層配線を形成する工程を有する半導体装置の製造方法であって、
前記半導体基板上に前記多層配線を形成する工程は、
（ａ）前記半導体基板上に第１絶縁膜を形成する工程と、
（ｂ）前記第１絶縁膜に第１孔部を形成する工程と、
（ｃ）前記第１孔部の側壁および底面を含む前記第１絶縁膜を覆うようにして、ルテニウムを主体とする第１バリア導体膜を形成する工程と、
（ｄ）前記第１バリア導体膜を覆うようにして、前記第１孔部を含む前記第１絶縁膜を覆うようにして、銅を主体とする第１導体膜を形成する工程と、
（ｅ）前記第１導体膜に表面研磨を施すことで、前記第１絶縁膜の前記第１孔部に前記第１導体膜を埋め込む工程とを有し、
前記（ｃ）工程では、１〜５％の濃度で炭素を含ませるようにして、ルテニウムを主体とする前記第１バリア導体膜を形成し、
前記（ｄ）工程では、電気めっきによって前記第１導体膜を形成することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記半導体基板上に前記多層配線を形成する工程のうち、前記（ａ）〜前記（ｅ）工程は、前記多層配線のうち、前記半導体基板側から数えて１層目の配線層を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記半導体基板上に前記多層配線を形成する工程は、前記（ｂ）工程後であり、前記（ｃ）工程前に、更に、
（ｆ）前記第１孔部の前記側壁および前記底面を含む前記第１絶縁膜を覆うようにして、下部バリア導体膜を形成する工程を有し、
前記（ｆ）工程では、前記下部バリア導体膜として、タンタルまたはチタンを含む導体膜を形成し、
前記（ｃ）工程では、前記下部バリア導体膜を覆うようにして、前記第１孔部の前記側壁および前記底面を含む前記第１絶縁膜を覆うようにして、前記第１バリア導体膜を形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
前記（ｆ）工程では、前記下部バリア導体膜として、窒化タンタルまたは窒化チタンを主体とする導体膜を形成することを特徴とする半導体装置の製造方法。
【請求項５】
請求項４記載の半導体装置の製造方法において、
前記（ｃ）工程では、ＡＬＤ法、ＣＶＤ法、または、ＰＶＤ法によって、前記第１バリア導体膜を形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、
前記（ｃ）工程では、Ｒｕ（ＥｔＣｐ）２を原材料とした前記ＡＬＤ法によって、前記第１バリア導体膜を形成することを特徴とする半導体装置の製造方法。
【請求項７】
請求項６記載の半導体装置の製造方法において、
前記半導体基板上に前記多層配線を形成する工程は、前記（ａ）工程前に、更に、
（ｇ）前記半導体基板上にバリア絶縁膜を形成する工程を有し、
前記（ｇ）工程および前記（ａ）工程では、前記バリア絶縁膜および前記第１絶縁膜として、同一条件のエッチングに対して互いにエッチング速度の異なる絶縁材料を用い、
前記（ａ）工程では、前記半導体基板上のうち、前記バリア絶縁膜を覆うようにして、前記第１絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項７記載の半導体装置の製造方法について、
前記（ｇ）工程では、前記バリア絶縁膜として、窒化シリコンを主体とする絶縁膜を形成し、
前記（ａ）工程では、前記第１絶縁膜として、酸化シリコンよりも比誘電率の低い絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項９】
半導体基板上に多層配線を形成する工程を有する半導体装置の製造方法であって、
前記半導体基板上に前記多層配線を形成する工程は、
（ａ）前記半導体基板上に第１絶縁膜を形成する工程と、
（ｂ）前記第１絶縁膜上に第２絶縁膜を形成する工程と、
（ｃ）前記第２絶縁膜に配線用孔部を形成する工程と、
（ｄ）前記第１絶縁膜に接続用孔部を形成する工程と、
（ｅ）前記配線用孔部の側壁および底面と、前記接続用孔部の側壁および底面とを含む前記第２絶縁膜および前記第１絶縁膜を覆うようにして、ルテニウムを主体とする第１バリア導体膜を形成する工程と、
（ｆ）前記第１バリア導体膜を覆うようにして、前記配線用孔部および前記接続用孔部を含む前記第２絶縁膜および前記第１絶縁膜を覆うようにして、銅を主体とする第１導体膜を形成する工程と、
（ｇ）前記第１導体膜に表面研磨を施すことで、前記第２絶縁膜の前記配線用孔部および前記第１絶縁膜の前記接続用孔部に前記第１導体膜を埋め込む工程とを有し、
前記（ｅ）工程では、１〜５％の濃度で炭素を含ませるようにして、ルテニウムを主体とする前記第１バリア導体膜を形成し、
前記（ｆ）工程では、電気めっきによって前記第１導体膜を形成することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記半導体基板上に前記多層配線を形成する工程のうち、前記（ａ）〜前記（ｇ）工程は、前記多層配線のうち、前記半導体基板側から数えて、２層目の接続層および２層目の配線層を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１０記載の半導体装置の製造方法において、
前記半導体基板上に前記多層配線を形成する工程は、前記（ｄ）工程後であり、前記（ｅ）工程前に、更に、
（ｈ）前記配線用孔部の側壁および底面と、前記接続用孔部の側壁および底面とを含む前記第２絶縁膜および前記第１絶縁膜を覆うようにして、下部バリア導体膜を形成する工程を有し、
前記（ｈ）工程では、前記下部バリア導体膜として、タンタルまたはチタンを含む導体膜を形成し、
前記（ｅ）工程では、前記下部バリア導体膜を覆うようにして、前記配線用孔部の側壁および底面と、前記接続用孔部の側壁および底面とを含む前記第２絶縁膜および前記第１絶縁膜を覆うようにして、前記第１バリア導体膜を形成することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項１１記載の半導体装置の製造方法において、
前記（ｈ）工程では、前記下部バリア導体膜として、窒化タンタルまたは窒化チタンを主体とする導体膜を形成することを特徴とする半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、
前記（ｅ）工程では、ＡＬＤ法、ＣＶＤ法、または、ＰＶＤ法によって、前記第１バリア導体膜を形成することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法において、
前記（ｅ）工程では、Ｒｕ（ＥｔＣｐ）２を原材料とした前記ＡＬＤ法によって、前記第１バリア導体膜を形成することを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、
前記半導体基板上に前記多層配線を形成する工程は、
前記（ａ）工程前に、更に、
（ｉ）前記半導体基板上に第１バリア絶縁膜を形成する工程を有し、
前記（ａ）工程後であり、前記（ｂ）工程前に、更に、
（ｊ）前記第１絶縁膜上に第２バリア絶縁膜を形成する工程を有し、
前記（ｉ）工程および前記（ａ）工程では、前記第１バリア絶縁膜および前記第１絶縁膜として、同一条件のエッチングに対して互いにエッチング速度の異なる絶縁材料を用い、
前記（ａ）工程では、前記半導体基板上のうち、前記第１バリア絶縁膜を覆うようにして、前記第１絶縁膜を形成し、
前記（ｊ）工程および前記（ｂ）工程では、前記第２バリア絶縁膜および前記第２絶縁膜として、同一条件のエッチングに対して互いにエッチング速度の異なる絶縁材料を用い、
前記（ｂ）工程では、前記第１絶縁膜上のうち、前記第２バリア絶縁膜を覆うようにして、前記第２絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
前記（ｉ）工程および前記（ｊ）工程では、前記第１バリア絶縁膜および前記第２バリア絶縁膜として、窒化シリコンを主体とする絶縁膜を形成し、
前記（ａ）工程および前記（ｂ）工程では、前記第１絶縁膜および前記第２絶縁膜として、酸化シリコンよりも比誘電率の低い絶縁膜を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、多層配線を有する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
半導体装置は、それを構成するＭＩＳ（Metal Insulator Semiconductor）型電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）（以下、単にＭＩＳトランジスタ）などの半導体素子の微細化による高集積化や、配線の微細化による高集積化によって高性能化される。このうち配線の微細化に関しては、アルミニウム（Ａｌ）から銅（Ｃｕ）へと配線材料を変える技術がある。銅は、比抵抗がアルミニウムよりも低いこと、融点が高くエレクトロマイグレーションが起こり難いこと、ストレスマイグレーションが起こり難いことなどを理由として、微細化に適した配線材料として認識されている。
【０００３】
例えば、特開２００２−７５９９４号公報（特許文献１）には、ルテニウム（Ｒｕ）膜をバリアメタルとし、その上に形成した銅をシード層として銅メッキ膜を形成することで、ビアおよび配線を形成する技術が開示されている。Ｒｕ膜は酸化されても導電性を失わないことから、バリアメタルの酸化に起因した配線抵抗の増大を防ぐことができる。
【０００４】
また、例えば、特開２００７−２５８３９０号公報（特許文献２）には、ルテニウムシリサイド、ルテニウムカーバイト、または、ルテニウム合金を拡散防止層として用い、銅めっきを施すことで配線層を形成する技術が開示されている。これにより、銅配線に対するバリア性を向上できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】２００２−７５９９４号公報
【特許文献２】２００７−２５８３９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者が上記技術の適用を検討したところ、以下で説明するような課題が見出された。
【０００７】
例えば、ルテニウムをバリアメタルとし、更に、これを銅めっきのシード層として、銅配線を電気めっきする技術がある。このようにシード層を用いない技術は、配線や接続部（コンタクトプラグやビアプラグなど）の更なる微細化に適している。しかしながら、本発明者の検討によれば、このようにして銅をめっきした場合、配線孔や接続孔の隅の部分まで銅めっきが覆いきれず、空孔（ボイド）が発生することが分かった。
【０００８】
このようなボイドの発生は、当該配線の接触不良などを引き起こす一原因となり得る。即ち、上記のようなボイドを残したままでは、半導体装置を構成する素子や配線などの微細化による高性能化を達成し難い構造となってしまう。
【０００９】
そこで、本発明の目的は、銅を用いた多層配線を有する半導体装置を高性能化する技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願においては、複数の発明が開示されるが、そのうちの一実施例の概要を簡単に説明すれば以下の通りである。
【００１２】
半導体基板上に多層配線を形成する工程を有する半導体装置の製造方法であって、半導体基板上に多層配線を形成する工程は、半導体基板上に第１絶縁膜を形成する工程と、第１絶縁膜に第１孔部を形成する工程と、第１孔部の側壁および底面を含む第１絶縁膜を覆うようにして、ルテニウムを主体とする第１バリア導体膜を形成する工程と、第１バリア導体膜を覆うようにして、第１孔部を含む第１絶縁膜を覆うようにして、銅を主体とする第１導体膜を形成する工程と、第１導体膜に表面研磨を施すことで、第１絶縁膜の第１孔部に第１導体膜を埋め込む工程とを有し、１〜５％の濃度で炭素を含ませるようにして、ルテニウムを主体とする第１バリア導体膜を形成することを特徴とする半導体装置の製造方法。
【発明の効果】
【００１３】
本願において開示される複数の発明のうち、上記一実施例により得られる効果を代表して簡単に説明すれば以下の通りである。
【００１４】
即ち、銅を用いた多層配線を有する半導体装置を高性能化することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１である半導体装置の製造工程中における要部断面図である。
【図２】図１に続く半導体装置の製造工程中における要部断面図である。
【図３】図２に続く半導体装置の製造工程中における要部断面図である。
【図４】図３に続く半導体装置の製造工程中における要部断面図である。
【図５】図４に続く半導体装置の製造工程中における要部断面図である。
【図６】図５に続く半導体装置の製造工程中における要部断面図である。
【図７】図６に続く半導体装置の製造工程中における要部断面図である。
【図８】図７に続く半導体装置の製造工程中における要部断面図である。
【図９】図８に続く半導体装置の製造工程中における要部断面図である。
【図１０】図９に続く半導体装置の製造工程中における要部断面図である。
【図１１】図１０の要部ｐ０１を拡大して示した拡大図である。
【図１２】図１０に続く半導体装置の製造工程中における要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中における要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中における要部断面図である。
【図１５】図１２の要部ｐ０２を拡大して示した拡大図である。
【図１６】本発明者が検討した半導体装置の製造工程中において、図１２の要部ｐ０２に該当する部分を拡大して示した拡大図である。
【図１７】本発明の実施の形態２である半導体装置の製造工程中であって、図１３に続く半導体装置の製造工程中における要部断面図である。
【図１８】図１７に続く半導体装置の製造工程中における要部断面図である。
【図１９】図１８に続く半導体装置の製造工程中における要部断面図である。
【図２０】図１９に続く半導体装置の製造工程中における要部断面図である。
【図２１】図２０に続く半導体装置の製造工程中における要部断面図である。
【図２２】図２１の要部ｐ０４を拡大して示した拡大図である。
【図２３】図２２に続く半導体装置の製造工程中における要部断面図である。
【図２４】図２３に続く半導体装置の製造工程中における要部断面図である。
【図２５】図２４に続く半導体装置の製造工程中における要部断面図である。
【発明を実施するための形態】
【００１６】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１７】
（実施の形態１）
本実施の形態１の半導体装置の製造方法を図１〜図１４を用いて説明する。図は、製造工程中におけるシリコン基板（半導体基板）１のうち、ｎＭＩＳ領域ＲｎおよびｐＭＩＳ領域Ｒｐの要部断面図を示している。本実施の形態１の半導体装置の製造方法は、シリコン基板１上に、ｎチャネル型のＭＩＳトランジスタＱｎ（以下、単にｎ型ＭＩＳトランジスタＱｎ）やｐチャネル型のＭＩＳトランジスタＱｐ（以下、単にｐ型ＭＩＳトランジスタＱｐ）を形成する工程と、多層配線を形成する工程とを有する。はじめに、各トランジスタＱｎ，Ｑｐを形成する工程を説明する。
【００１８】
まず、図１に示すように、例えばｐ型の単結晶シリコンからなるシリコン基板１（半導体ウェハと称する平面略円形状の半導体の薄板）を用意する。続いて、そのシリコン基板１の主面に分離部２を形成する。分離部２は、酸化シリコン膜などからなる浅い溝型の絶縁体（Shallow Trench Isolation：ＳＴＩ）によって形成されている。分離部２は、シリコン基板１にエッチングを施すことで溝を形成し、続いてシリコン基板１の主面上に化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法により酸化シリコン膜を堆積した後、溝の外部の酸化シリコン膜を化学的機械的研磨（Chemical and Mechanical Polishing：ＣＭＰ）法により除去することで形成する。
【００１９】
その後、シリコン基板１のｎＭＩＳ領域Ｒｎにｐ型不純物、例えばホウ素（Ｂ）をイオン注入してｐ型ウェル３を形成する。また、シリコン基板１のｐＭＩＳ領域Ｒｐにｎ型不純物、例えばリン（Ｐ）をイオン注入してｎ型ウェル４を形成する。この後、ｐ型ウェル３またはｎ型ウェル４に後に形成するトランジスタの閾値を制御するための不純物をイオン注入しても良い。
【００２０】
次に、例えばフッ酸水溶液を用いたウェットエッチングによりシリコン基板１の表面を洗浄した後、シリコン基板１を熱酸化して、酸化シリコンを主体とする絶縁膜からなるゲート絶縁膜５を形成する。
【００２１】
次に、図２に示すように、ゲート絶縁膜５上に、ゲート電極用の導体膜を形成した後、レジストパターンをエッチングマスクとしたドライエッチングによりゲート電極用の導体膜を加工して、導体膜からなるゲート電極６ｎ，６ｐを形成する。ゲート電極用の導体膜としては、例えばＣＶＤ法などによって、多結晶シリコン（ポリシリコンとも言う）を主体とする導体膜を形成する。特に、ｎＭＩＳ領域Ｒｎにはｎ型不純物が導入された多結晶シリコンからなるゲート電極６ｎを形成し、ｐＭＩＳ領域Ｒｐにはｐ型不純物が導入された多結晶シリコンからなるゲート電極６ｐを形成する。
【００２２】
続いて、ｎＭＩＳ領域Ｒｎのｐ型ウェル３に、例えばヒ素（Ａｓ）をイオン注入する。このとき、ゲート電極６ｎがイオン注入マスクとなって、ゲート電極６ｎの側方下部のｐ型ウェル３にイオン注入が施される。このようにして、ｎ型半導体領域であるエクステンション領域７をｎＭＩＳ領域Ｒｎに形成する。また、同様に、ｐＭＩＳ領域Ｒｐのｎ型ウェル４に、例えばフッ化ホウ素（ＢＦ）をイオン注入する。このとき、ゲート電極６ｐがイオン注入マスクとなって、ゲート電極６ｐの側方下部のｎ型ウェル４にイオン注入が施される。このようにして、ｐ型半導体領域であるエクステンション領域８をｐＭＩＳ領域Ｒｐに形成する。
【００２３】
次に、図３に示すように、シリコン基板１の主面に酸化シリコンからなる絶縁膜を、ＣＶＤ法などにより形成し、これをエッチバックすることで、ゲート電極６ｎ，６ｐの側壁を覆うようなサイドウォールスペーサ９を形成する。ここでは、酸化シリコン膜と窒化シリコン膜との積層膜によって、サイドウォールスペーサ９を形成しても良い。
【００２４】
続いて、ｎＭＩＳ領域Ｒｎのｐ型ウェル３に、例えばヒ素をイオン注入する。このとき、ゲート電極６ｎおよびサイドウォールスペーサ９がイオン注入マスクとなって、ｎＭＩＳ領域Ｒｎのサイドウォールスペーサ９の側方下部のｐ型ウェル３に、イオン注入が施される。このようにして、ｎ型半導体領域であるソースドレイン領域１０を、ｎＭＩＳ領域Ｒｎに形成する。ｎＭＩＳ領域Ｒｎのソースドレイン領域１０は、同じｎ型のエクステンション領域７と比較して、ｎ型不純物濃度が高く、基板表面からの深さが深い。また、同様に、ｐＭＩＳ領域Ｒｐのｎ型ウェル４に、例えばフッ化ホウ素をイオン注入する。このとき、ゲート電極６ｐおよびサイドウォールスペーサ９がイオン注入マスクとなって、ｐＭＩＳ領域Ｒｐのサイドウォールスペーサ９の側方下部のｎ型ウェル４に、イオン注入が施される。このようにして、ｐ型半導体領域であるソースドレイン領域１１を、ｐＭＩＳ領域Ｒｐに形成する。ｐＭＩＳ領域Ｒｐのソースドレイン領域１１は、同じｐ型のエクステンション領域８と比較して、ｐ型不純物濃度が高く、基板表面からの深さが深い。
【００２５】
次に、図４に示すように、サリサイド技術により、各ゲート電極６ｎ，６ｐおよびソースドレイン領域１０，１１の表面に、低抵抗の金属シリサイド層１２を形成する。金属シリサイド層１２としては、例えば、ニッケルシリサイド（ＮｉＳｉ）、ニッケル合金シリサイド、コバルトシリサイド（ＣｏＳｉ）、タングステンシリサイド（ＷＳｉ）、または、白金シリサイド（ＰｔＳｉ）を形成する。例えば、ニッケルシリサイドを形成する場合には、まず、シリコン基板１の主面上にスパッタリング法などによりニッケル膜を形成する。その後、熱処理を施すことで、シリコンとニッケルとが触れている箇所でシリサイド反応を起こさせる。ここで、シリコンとニッケルとが触れている箇所が、各ゲート電極６ｎ，６ｐおよびソースドレイン領域１０，１１の表面である。そして、未反応のニッケル膜をエッチングにより除去する。このようにして、自己整合的に、上記の箇所に金属シリサイド層１２を形成することができる。
【００２６】
以上のようにして、シリコン基板１の主面のｎＭＩＳ領域Ｒｎにｎ型ＭＩＳトランジスタＱｎ、ｐＭＩＳ領域Ｒｐにｐ型ＭＩＳトランジスタＱｐを形成する。
【００２７】
続いて、本実施の形態１の半導体装置の製造方法では、多層配線の形成工程となる。以下で、本実施の形態１の半導体装置の製造方法が有する多層配線の形成工程について、詳しく説明する。
【００２８】
図５に示すように、シリコン基板１の主面上に、ＣＶＤ法により窒化シリコン膜からなるコンタクト層用ストッパ膜１３を形成する。続いて、コンタクト層用ストッパ膜１３上に、プラズマＣＶＤ法によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜からなるコンタクト層用絶縁膜１４を形成する。このように、コンタクト層用ストッパ膜１３とコンタクト層用絶縁膜１４からなる層間絶縁膜を形成する。その後、コンタクト層用絶縁膜１４の表面をＣＭＰ法により研磨する。下地段差に起因してコンタクト層用ストッパ膜１３の表面に凹凸形状が形成されていても、コンタクト層用絶縁膜１４の表面をＣＭＰ法により研磨することにより、その表面が平坦化された層間絶縁膜が得られる。
【００２９】
続いて、レジストパターンをエッチングマスクとしてコンタクト層用絶縁膜１４およびコンタクト層用ストッパ膜１３を順にエッチングし、接続孔（コンタクトホール）１５を所定の箇所に形成する。所定の箇所とは、例えば、各トランジスタＱｎ，Ｑｐの各ゲート電極６ｎ，６ｐおよび各ソースドレイン領域１０，１１の上方に位置するコンタクト層用ストッパ膜１３およびコンタクト層用絶縁膜１４である。
【００３０】
次に、図６に示すように、接続孔１５の内部を含むシリコン基板１の主面上に、チタン（Ｔｉ）および窒化チタン（ＴｉＮ）を順に形成して、この積層膜からなるコンタクト層用バリア導体膜１６を形成する。チタン膜は酸素原子を多く固溶できることから金属シリサイド層１２表面の還元材として用いられて、金属シリサイド層１２との接触抵抗を低減する機能を有する。また、窒化チタン膜は後の工程で接続孔１５の内部に埋め込まれる金属膜の構成原子が拡散するのを抑制または防止する機能を有する。チタン膜および窒化チタン膜からなるコンタクト層用バリア導体膜１６は、例えば、スパッタリング法やＣＶＤ法などによって形成する。
【００３１】
その後、例えばＣＶＤ法などによって、接続孔１５の内部を含むシリコン基板１の主面上に、タングステン（Ｗ）からなるコンタクト層用導体膜１７ａを形成する。
【００３２】
次に、図７に示すように、例えばＣＭＰ法により、コンタクト層用導体膜１７ａの表面を平坦化する。その際、接続孔１５の外部に堆積したコンタクト層用導体膜１７ａおよびコンタクト層用バリア導体膜１６を除去する。これにより、接続孔１５にコンタクト層用導体膜１７ａが埋め込まれ、コンタクトプラグ（接続プラグ）１７が形成される。以上のようにして、コンタクト層ＣＬを形成する。
【００３３】
次に、図８に示すように、シリコン基板１上のうち、コンタクト層ＣＬ上に、第１配線層用バリア絶縁膜（バリア絶縁膜）Ｂ１を形成する。その後、シリコン基板１上のうち、第１配線層用バリア絶縁膜Ｂ１を覆うようにして、第１配線層用絶縁膜（第１絶縁膜）Ｚ１を形成する。第１配線層用バリア絶縁膜Ｂ１は、後の工程で第１配線層用絶縁膜Ｚ１中に形成する金属配線が絶縁膜中に拡散するのを防ぐことを目的の一つとして形成される。
【００３４】
ここで、第１配線層用バリア絶縁膜Ｂ１および第１配線層用絶縁膜Ｚ１としては、選択的にエッチングが出来るような材料を選択する。言い換えれば、第１配線層用バリア絶縁膜Ｂ１および第１配線層用絶縁膜Ｚ１として、同一条件のエッチングに対して互いにエッチング速度の異なる絶縁材料を用いる。
【００３５】
例えば、第１配線層用バリア絶縁膜Ｂ１としては、窒化シリコンを主体とする絶縁膜をＣＶＤ法などによって形成し、第１配線層用絶縁膜Ｚ１としては、酸化シリコンを主体とする絶縁膜、または、酸化シリコンよりも比誘電率の低い絶縁膜（Ｌｏｗ−ｋ材料とも言う）をＣＶＤ法などによって形成する。このように、エッチング速度の異なる材料を適用する効果に関しては、後に詳しく説明する。
【００３６】
続いて、第１配線層用絶縁膜Ｚ１を覆うようにして、キャップ絶縁膜Ｃ１を形成する。キャップ絶縁膜Ｃ１としては、窒化シリコンを主体とする絶縁膜を、ＣＶＤ法などによって形成する。
【００３７】
次に、図９に示すように、キャップ絶縁膜Ｃ１上に、所望の形状に加工したフォトレジスト膜１８を形成する。ここで、所望の形状とは、後の工程で第１配線層用絶縁膜Ｚ１に形成される配線パターンを反転した形状である。フォトレジスト膜１８の加工は、フォトレジスト塗布、露光および現像といった一連のフォトリソグラフィ工程によって行う。
【００３８】
続いて、フォトレジスト膜１８をエッチングマスクとして、キャップ絶縁膜Ｃ１、第１配線層用絶縁膜Ｚ１、および、第１配線層用バリア絶縁膜Ｂ１に対してエッチングを施すことで、フォトレジスト膜１８から露出した部分の上記各絶縁膜Ｃ１，Ｚ１，Ｂ１を除去する。これにより、キャップ絶縁膜Ｃ１、第１配線層用絶縁膜Ｚ１および第１配線層用バリア絶縁膜Ｂ１に第１配線用孔部（第１孔部）Ｈ１を形成する。このとき、上述のように、第１配線層用絶縁膜Ｚ１と第１配線層用バリア膜Ｂ１とは、エッチング速度の異なる材料を用いている。従って、第１配線層用絶縁膜Ｚ１にエッチングを施す際に、下地の第１配線層用バリア絶縁膜Ｂ１をエッチングストッパとして適用できる。これにより、下地のコンタクト層ＣＬにダメージを与え難い加工方法とすることができる。エッチング工程後、フォトレジスト膜１８を除去する。
【００３９】
続く工程を、図１０と、その要部ｐ０１の拡大図である図１１とを用いて説明する。続く工程では、第１配線用孔部Ｈ１の側壁および底面を含む、キャップ絶縁膜Ｃ１、第１配線層用絶縁膜Ｚ１および第１配線層用バリア絶縁膜Ｂ１を覆うようにして、順に、下部バリア導体膜（第２バリア導体膜）ｅｂ１および上部バリア導体膜（第１バリア導体膜）ｅｔ１を形成する。このようにして、下部バリア導体膜ｅｂ１および上部バリア導体膜ｅｔ１からなる第１配線用バリア導体膜ＥＭ１を形成する。
【００４０】
ここでは、下部バリア導体膜ｅｂ１として、タンタル（Ｔａ）またはチタン（Ｔｉ）を含む導体膜を、スパッタリング法などによって形成する。このような下部バリア導体膜ｅｂ１として、例えば、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）を形成する。
【００４１】
また、上部バリア導体膜ｅｔ１として、ルテニウム（Ｒｕ）を主体とする導体膜を、ＡＬＤ（Atomic Layer Deposition）法などによって５ｎｍ程度形成する。特に、本実施の形態１の半導体装置の製造方法では、１〜５％の濃度で炭素（Ｃ）を含ませるようにして、ルテニウムを主体とする上部バリア導体膜ｅｔ１を形成する。ここで、本発明者の検証によれば、ルテニウム膜を形成する際に、膜中に自然に含まれる炭素は０．５％程度であった。従って、本実施の形態１の製造方法においては、ルテニウム膜中に意図的に１〜５％の濃度の炭素を含ませることになる。
【００４２】
上記のように、意図的に炭素を含ませたルテニウム膜を形成する方法として、例えば、下記のような方法がある。即ち、ＡＬＤ法において、ビス（エチルシクロペンタジエニル）ルテニウム（Ｒｕ（ＥｔＣｐ）２）を原材料として、成膜温度を３００℃程度とすることで、１〜５％の炭素を含むようなルテニウム膜を形成できる。また、ＣＶＤ法や、ＰＶＤ（Physical Vapor Deposition）法（例えばスパッタリング法など）によっても、原材料や成膜条件などを変更することで、１〜５％の炭素を含むようなルテニウム膜を形成できる。本実施の形態１の製造方法で、上記のように炭素を含むルテニウム膜を、上部バリア導体膜ｅｔ１として形成することの理由および効果については、後に詳しく説明する。
【００４３】
次に、図１２に示すように、下部バリア導体膜ｅｂ１および上部バリア導体膜ｅｔ１からなる第１配線用バリア導体膜ＥＭ１を覆うようにして、かつ、第１配線用孔部Ｈ１を有するキャップ絶縁膜Ｃ１、第１配線層用絶縁膜Ｚ１および第１配線層用バリア絶縁膜Ｂ１を覆うようにして、銅を主体とする導体膜からなる第１配線用導体膜（第１導体膜）ＥＣ１を形成する。これには、炭素を含むルテニウム膜からなる上部バリア導体膜ｅｔ１をシード層とした電気めっき法によって、銅からなる第１配線用導体膜ＥＣ１を形成する。
【００４４】
次に、図１３に示すように、第１配線用導体膜ＥＣ１に対してＣＭＰ法による表面研磨を施す。これにより、第１配線層用絶縁膜Ｚ１および第１配線層用バリア絶縁膜Ｂ１が有する第１配線用孔部Ｈ１に、第１配線用導体膜ＥＣ１が埋め込まれ、第１配線層ＭＬ１が形成される。また、当該ＣＭＰ工程の際に、キャップ絶縁膜Ｃ１をエッチングストッパ膜として適用することもできる。その場合、最終的にキャップ絶縁膜Ｃ１が除去された構造であっても、残された構造であっても良い。本図１３では、キャップ絶縁膜Ｃ１が除去された構造として示している。
【００４５】
次に、図１４に示すように、一般的なデュアルダマシン法などによって、第１ビア層ＶＬ１および第２配線層ＭＬ２を形成する。デュアルダマシン法によって第１ビア層ＶＬ１および第２配線層ＭＬ２を形成した場合、下層から順に、第１ビア層用バリア絶縁膜１９、第１ビア層用絶縁膜２０、第２配線層用バリア絶縁膜２１、および、第２配線層用絶縁膜２２からなる層間絶縁膜の中に、ビアプラグ部と配線部との一体的な構造であるビア・配線用導体膜２３が形成される。層間絶縁膜とビア・配線用導体膜２３との間には、ビア・配線用バリア導体膜２４が形成される。ビア・配線用バリア導体膜２４としては、例えば、下層から順に窒化タンタル、タンタル、および、シード層としての銅の積層構造を有している。また、ビア・配線用導体膜２３としては、電気めっき法により銅を形成する。その後、同様の手法を繰り返すことで、多層配線構造を形成する。
【００４６】
以上図５〜図１４を用いて説明した工程が、本実施の形態１の半導体装置の製造方法が有する、多層配線を形成する工程である。以下では、上述の本実施の形態１の製造方法によって発現され得る効果について説明する。
【００４７】
本実施の形態１の半導体装置の製造方法では、上記図１０および図１１を用いて説明したように、第１配線用バリア導体膜ＥＭ１を構成する上部バリア導体膜ｅｔ１として、ルテニウムを主体とする導体膜を形成している。ルテニウム膜は銅の電気めっきのシード層となり得ることから、銅からなる第１配線用導体膜ＥＣ１を電気めっきで形成する際に、銅のシード層を必要としない。更に、このルテニウム膜は、銅に対して高いバリア性を有し、また、酸化されても導電性が変わらない。これらのことから、ルテニウム膜自体の厚さを薄くでき、微細化に適した配線構造を提供できる。
【００４８】
更に、本実施の形態１の半導体装置の製造方法では、ルテニウムを主体とする上部バリア導体膜ｅｔ１に対し、意図的に１〜５％の炭素を含ませて形成している。これにより、例えば、図１５に示すように、第１配線用バリア導体膜ＥＭ１と第１配線用導体膜ＥＣ１との間に、ボイドなどの空隙が生じず、密着性が高まることが分かった。なお、図１５は上記図１２の要部ｐ０２における拡大図である。
【００４９】
本発明者は、この効果を検証するため、種々の上部バリア導体膜ｅｔ１を用いて同様の工程を試みた。例えば、上部バリア導体膜ｅｔ１として、１０ｎｍ程度の窒化ルテニウム（ＲｕＮ）、１０ｎｍ程度のルテニウム、または、５ｎｍ程度のルテニウム上に形成した５ｎｍ程度の窒化ルテニウムを検証した。ここで用いたルテニウムは、本実施の形態１の製造方法と異なり、意図的に炭素を含ませるような形成方法ではなく、炭素を極力含ませないような方法によって形成したものである。このとき、図１６に示すように、第１配線用孔部Ｈ１の隅の部分（要部ｐ０３）で、上部バリア導体膜ｅｔ１から第１配線用導体膜ＥＣ１がはがれ、ボイドが生じることが分かった。なお、図１６は上記図１２の要部ｐ０２における拡大図である。これは、上記のいずれの上部バリア導体膜ｅｔ１を適用しても同様であった。これらのことから、上記図１５を用いて説明したように、上部バリア導体膜ｅｔ１としてのルテニウム膜に、１〜５％の炭素を含ませることが効果的であることが分かった。
【００５０】
通常、ルテニウム膜中の炭素は、導電性の低下をもたらすものとして、極力混入しないようにする。この観点から本発明者が検証したところ、ルテニウム膜中に１〜５％の炭素含有率であれば、炭素による抵抗値の上昇が問題にならない程度であり、かつ、銅との密着性も十分に確保できる数値範囲であることが分かった。
【００５１】
以上のように、本実施の形態１の半導体装置の製造方法において、炭素を含んだルテニウム膜とすることで、銅との密着性を向上できる。これにより、ボイドなどによる高抵抗化や接触不良を起こし難くすることができる。結果として、銅を用いた多層配線を有する半導体装置を高性能化することができる。
【００５２】
また、上述のように銅とバリア導体膜との密着性が向上するのは、バリア導体膜として炭素を含むルテニウム膜を形成することの効果であり、この効果を発現するにあたり、上記のような下部バリア導体膜ｅｂ１を形成することは必須では無い。ただし、本実施の形態１の半導体装置の製造方法においては、炭素を含むルテニウムからなる上部バリア導体膜ｅｔ１を形成する前に、タンタルまたはチタンを含む導体膜からなる下部バリア導体膜ｅｂ１を形成する方が、より好ましい。その理由を以下で詳しく説明する。
【００５３】
本発明者の検証によれば、ルテニウム膜は酸化シリコン膜、窒化シリコン膜またはＬｏｗ−ｋ膜などとの密着性が低い。ここで、バリア導体膜は、酸化シリコン膜、窒化シリコン膜またはＬｏｗ−ｋ膜などからなる層間絶縁膜に空けられた孔部の、側壁から底面を覆うようにして形成するから、密着性が低いことは、導体部の剥がれなどの原因となる。そこで、層間絶縁膜とルテニウム膜との両者に対して高い密着性を持つ、タンタルまたはチタンを成分とする導体膜を下部バリア導体膜ｅｂ１として形成する。これにより、層間絶縁膜の孔部において、ルテニウム膜からなるバリア導体膜をしっかりと密着させて形成することができる。タンタルまたはチタンを成分とする導体膜のうち、より密着性が高いのは、窒化タンタルまたは窒化チタンなどである。このような理由から、本実施の形態１の半導体装置の製造方法では、一例として、窒化タンタルまたは窒化チタンを主体とする導体膜を用いて、下部バリア導体膜ｅｂ１を形成する例を示した。
【００５４】
また、上述のような効果をもたらす、炭素を含んだルテニウム膜を上部バリア導体膜ｅｔ１として適用する本実施の形態１の技術は、多層配線中のいずれの配線層に適用しても同様に効果的である。ただし、本実施の形態１の半導体装置の製造方法においては、多層配線のうち、シリコン基板１側から数えて１層目の配線層、即ち、第１配線層ＭＬ１に適用して、より効果的である。なぜなら、本技術は上述のように電気めっき法で形成する銅配線の微細化に適した技術であり、多層配線においては、下層の配線層ほど微細なパターンとなっているからである。また、このように、より微細なパターンを要する下層配線層に本技術を適用し、上層配線層には、例えば銅のシード層を適用することで、製造コストを削減することができる。
【００５５】
（実施の形態２）
本実施の形態２の半導体装置の製造方法を図１７〜図２５を用いて説明する。
【００５６】
まず、上記実施の形態１の上記図１〜上記図１３を用いて説明した方法と同様の工程を施す。続いて、図１７に示すように、シリコン基板１上のうち、第１配線層ＭＬ１上に、第１ビア層用バリア絶縁膜（第１バリア絶縁膜）Ｂ２を形成する。その後、シリコン基板１上のうち、第１ビア層用バリア絶縁膜Ｂ２を覆うようにして、第１ビア層用絶縁膜（第１絶縁膜）Ｚ２を形成する。第１ビア層用バリア絶縁膜Ｂ２は、後の工程で第１ビア層用絶縁膜Ｚ２中に形成する金属プラグが絶縁膜中に拡散するのを防ぐことを目的の一つとして形成される。
【００５７】
ここで、第１ビア層用バリア絶縁膜Ｂ２および第１ビア層用絶縁膜Ｚ２としては、選択的にエッチングが出来るような材料を選択する。言い換えれば、第１ビア層用バリア絶縁膜Ｂ２および第１ビア層用絶縁膜Ｚ２として、同一条件のエッチングに対して互いにエッチング速度の異なる絶縁材料を用いる。
【００５８】
例えば、第１ビア層用バリア絶縁膜Ｂ２としては、窒化シリコンを主体とする絶縁膜をＣＶＤ法などによって形成し、第１ビア層用絶縁膜Ｚ２としては、酸化シリコンを主体とする絶縁膜、または、Ｌｏｗ−ｋ材料をＣＶＤ法などによって形成する。このように、エッチング速度の異なる材料を適用する効果は、上記実施の形態１で説明した、第１配線層用バリア絶縁膜Ｂ１と第１配線層用絶縁膜Ｚ１との関係と同様である。即ち、後の工程で第１ビア層用絶縁膜Ｚ２にビアホールを形成する際に、第１ビア層用バリア絶縁膜Ｂ２をエッチングストップ膜として適用できる。
【００５９】
続いて、第１ビア層用絶縁膜Ｚ２を覆うようにして、第２配線層用バリア絶縁膜（第２バリア絶縁膜）Ｂ３を形成する。第２配線層用バリア絶縁膜Ｂ３としては、窒化シリコンを主体とする絶縁膜を、ＣＶＤ法などによって形成する。その後、第２配線層用バリア絶縁膜Ｂ３をフォトリソグラフィ法やエッチング法などによって所望の形状にパターニングする。ここで、所望の形状とは、後の工程で、第１ビア層用絶縁膜Ｚ２内にビアホールおよびビアプラグを形成する箇所を反転させたパターンである。
【００６０】
次に、図１８に示すように、シリコン基板１上のうち、第２配線層用バリア絶縁膜Ｂ３を覆うようにして、第２配線層用絶縁膜（第２絶縁膜）Ｚ３を形成する。第２配線層用バリア絶縁膜Ｂ３は、後の工程で第２配線層用絶縁膜Ｚ３中に形成する金属配線が絶縁膜中に拡散するのを防ぐことを目的の一つとして形成される。
【００６１】
ここで、上記の第２配線層用バリア絶縁膜Ｂ３および第２配線層用絶縁膜Ｚ３としては、選択的にエッチングが出来るような材料を選択する。例えば、第２配線層用バリア絶縁膜Ｂ３が窒化シリコン膜であるなら、第２配線層用絶縁膜Ｚ３としては、酸化シリコンを主体とする絶縁膜、または、Ｌｏｗ−ｋ材料をＣＶＤ法などによって形成する。このように、エッチング速度の異なる材料を適用する効果は、上記実施の形態１で説明した、第１配線層用バリア絶縁膜Ｂ１と第１配線層用絶縁膜Ｚ１との関係と同様である。即ち、後の工程で第２配線層用絶縁膜Ｚ３に配線用の孔部を形成する際に、第２配線層用バリア絶縁膜Ｂ３をエッチングストップ膜として適用できる。
【００６２】
次に、図１９に示すように、第２配線層用絶縁膜Ｚ３をフォトリソグラフィ法やエッチング法などによって加工することで、第２配線用孔部（配線用孔部）Ｈ２を形成する。第２配線用孔部Ｈ２は、後に金属配線を埋め込むための孔部であり、形成すべき配線パターンと同じ形状に加工する。ここで、第２配線層用絶縁膜Ｚ３の下には、第２配線層用バリア絶縁膜Ｂ３が配置されている。そして、上述のように、第２配線層用絶縁膜Ｚ３と第２配線層用バリア絶縁膜Ｂ３とはエッチング選択比が取れる材料を選択しているから、第２配線層用バリア絶縁膜Ｂ３がエッチングストップ膜として第２配線層用絶縁膜Ｚ３にエッチングを施すことで、第２配線用孔部Ｈ２を形成できる。
【００６３】
ここで、第２配線用孔部Ｈ２の底部に形成されている第２配線層用バリア絶縁膜Ｂ３には、上記図１７で説明したパターニングが施されており、一部で第１ビア層用絶縁膜Ｚ２が露出している。この第１ビア層用絶縁膜Ｚ２は、第２配線層用絶縁膜Ｚ３と同じ材料の絶縁膜（酸化シリコン膜またはＬｏｗ−ｋ膜）である。従って、上記の工程で第２配線用孔部Ｈ２を形成するためのエッチングを第２配線層用絶縁膜Ｚ３に施し、エッチングがその底部に達した後も、第２配線層用バリア絶縁膜Ｂ３の開口部から、第１ビア層用絶縁膜Ｚ２に対してエッチングが施される。このようにして、図２０に示すように、第１ビア層用絶縁膜Ｚ２に第１ビアホール（接続用孔部）Ｈ３を形成する。
【００６４】
続く工程を、図２１と、その要部ｐ０４の拡大図である図２２とを用いて説明する。続く工程では、シリコン基板１の主面を覆うようにして、ビア・配線用バリア導体膜ＥＭ２を形成する。これにより、第２配線用孔部Ｈ２の側壁および底面と、第１ビアホールＨ３の側壁および底面とを含む、第２配線層用絶縁膜Ｚ３、第２配線層用バリア絶縁膜Ｂ３、第１ビア層用絶縁膜Ｚ２および第１ビア層用バリア絶縁膜Ｂ２を覆うようにして、順に、下部バリア導体膜（第２バリア導体膜）ｅｂ２および上部バリア導体膜（第１バリア導体膜）ｅｔ２からなるビア・配線用バリア導体膜ＥＭ２を形成する。
【００６５】
ここでは、下部バリア導体膜ｅｂ２として、タンタルまたはチタンを含む導体膜を、スパッタリング法などによって形成する。このような下部バリア導体膜ｅｂ２として、例えば、窒化タンタルまたは窒化チタンを形成する。
【００６６】
また、上部バリア導体膜ｅｔ２として、ルテニウムを主体とする導体膜を、ＡＬＤ法、ＣＶＤ法、または、ＰＶＤ法（例えばスパッタリング法など）によって５ｎｍ程度形成する。特に、本実施の形態２の半導体装置の製造方法では、１〜５％の濃度で炭素を含ませるようにして、ルテニウムを主体とする上部バリア導体膜ｅｔ２を形成する。このように、意図的に炭素を含ませたルテニウム膜を形成する方法として、例えば、下記のような方法がある。即ち、例えば、ＡＬＤ法において、ビス（エチルシクロペンタジエニル）ルテニウム（Ｒｕ（ＥｔＣｐ）２）を原材料として、成膜温度を３００℃程度とすることで、１〜５％の炭素を含むようなルテニウム膜を形成できる。また、ＣＶＤ法や、ＰＶＤ法によっても、原材料や成膜条件などを変更することで、１〜５％の炭素を持つようなルテニウム膜を形成できる。以上は、上記実施の形態１において、上記図１０および上記図１１を用いて説明した工程で形成した上部バリア導体膜ｅｔ１と同様である。
【００６７】
次に、図２３に示すように、下部バリア導体膜ｅｂ２および上部バリア導体膜ｅｔ２からなるビア・配線用バリア導体膜ＥＭ２を覆うようにして、かつ、第２配線用孔部Ｈ２および第１ビアホールＨ３を有する第２配線層用絶縁膜Ｚ３、第２配線層用バリア絶縁膜Ｂ３、第１ビア層用絶縁膜Ｚ２および第１ビア層用バリア絶縁膜Ｂ２を覆うようにして、銅を主体とする導体膜からなるビア・配線用導体膜（第１導体膜）ＥＣ２を形成する。これには、炭素を含むルテニウム膜からなる上部バリア導体膜ｅｔ２をシード層とした電気めっき法によって、銅から成るビア・配線用導体膜ＥＣ２を形成する。
【００６８】
次に、図２４に示すように、ビア・配線用導体膜ＥＣ２に対してＣＭＰ法による表面研磨を施す。これにより、第２配線層用絶縁膜Ｚ３が有する第２配線用孔部Ｈ２、および、第１ビア層用絶縁膜Ｚ２が有する第１ビアホールＨ３に、ビア・配線用導体膜ＥＣ２が埋め込まれる。以上のようにして、第１ビア層ＶＬ１および第２配線層ＭＬ２を形成する。本実施の形態２の半導体装置の製造方法では、第１ビア層ＶＬ１と第２配線層ＭＬ２とを一括して形成する、所謂デュアルダマシン法である。
【００６９】
次に、図２５に示すように、一般的なデュアルダマシン法などによって、第２ビア層ＶＬ２および第３配線層ＭＬ３を形成する。デュアルダマシン法によって第２ビア層ＶＬ２および第３配線層ＭＬ３を形成した場合、下層から順に、第２ビア層用バリア絶縁膜２５、第２ビア層用絶縁膜２６、第３配線層用バリア絶縁膜２７、および、第３配線層用絶縁膜２８からなる層間絶縁膜の中に、ビアプラグ部と配線部との一体的な構造であるビア・配線用導体膜２９が形成される。層間絶縁膜とビア・配線用導体膜２９との間には、ビア・配線用バリア導体膜３０が形成される。ビア・配線用バリア導体膜３０としては、例えば、下層から順に窒化タンタル、タンタル、および、シード層としての銅の積層構造を有している。また、ビア・配線用導体膜２９としては、電気めっき法により銅を形成する。その後、同様の手法を繰り返すことで、多層配線構造を形成する。
【００７０】
以上が、本実施の形態２の半導体装置の製造方法が有する多層配線の形成工程である。
【００７１】
本実施の形態２の製造方法においては、１〜５％の炭素を含むルテニウム膜からなる上部バリア導体膜ｅｔ２を適用し、その上に電気めっき法により、銅からなるビア・配線用導体膜ＥＣ２を形成している。これは、上記実施の形態１において、第１配線層ＭＬ１を形成する過程で、上部バリア導体膜ｅｔ１の上に第１配線用導体膜ＥＣ１を形成する工程と同様である。従って、同様の効果が得られる。即ち、銅からなるビア・配線用導体膜ＥＣ２のビア・配線用バリア導体膜ＥＭ２への密着性が向上する。従って、電気めっき工程における銅膜の剥がれなどが生じ難く、ボイドなどの空隙の発生率を低減できる。これにより、ボイドなどによる高抵抗化や接触不良を起こし難くすることができる。本実施の形態２の製造方法では、デュアルダマシン法によって形成するビア・配線層においても、上記のように効果的な本願の技術を適用できることを示している。結果として、銅を用いた多層配線を有する半導体装置をより高性能化することができる。
【００７２】
また、上述のように銅とバリア導体膜との密着性が向上するのは、バリア導体膜として炭素を含むルテニウム膜を形成することの効果であり、この効果を発現するにあたり、上記のような下部バリア導体膜ｅｂ２を形成することは必須では無い。ただし、本実施の形態２の半導体装置の製造方法においては、炭素を含むルテニウムからなる上部バリア導体膜ｅｔ２を形成する前に、タンタルまたはチタンを含む導体膜からなる下部バリア導体膜ｅｂ２を形成する方が、より好ましい。その理由を以下で詳しく説明する。
【００７３】
本発明者の検証によれば、ルテニウム膜は酸化シリコン膜、窒化シリコン膜またはＬｏｗ−ｋ膜などの層間絶縁膜との密着性が低い。ここで、バリア導体膜は、酸化シリコン膜、窒化シリコン膜またはＬｏｗ−ｋ膜などからなる層間絶縁膜に空けられた孔部の、側壁から底面を覆うようにして形成するから、密着性が低いことは、導体部の剥がれなどの原因となる。そこで、層間絶縁膜とルテニウム膜との両者に対して高い密着性を持つ、タンタルまたはチタンを成分とする導体膜を下部バリア導体膜ｅｂ２として形成する。これにより、層間絶縁膜の孔部において、ルテニウム膜からなるバリア導体膜をしっかりと密着させて形成することができる。タンタルまたはチタンを成分とする導体膜のうち、より密着性が高いのは、窒化タンタルまたは窒化チタンなどである。この様な理由から、本実施の形態２の半導体装置の製造方法では、一例として、窒化タンタルまたは窒化チタンを主体とする導体膜を用いて、下部バリア導体膜ｅｂ２を形成する例を示した。
【００７４】
また、上述のような効果をもたらす、炭素を含んだルテニウム膜を、デュアルダマシン工程における上部バリア導体膜ｅｔ２として適用する本実施の形態２の技術は、多層配線中のいずれのビア・配線層に適用しても同様に効果的である。ただし、本実施の形態２の半導体装置の製造方法においては、多層配線のうち、シリコン基板１側から数えて、２層目の接続層および２層目の配線層、即ち、第１ビア層ＶＬ１および第２配線層ＭＬ２に適用して、より効果的である。なぜなら、本技術は上述のように電気めっき法で形成する銅配線の微細化に適した技術であり、多層配線においては、下層の配線層ほど微細なパターンとなっているからである。なお、１層目の接続層であるコンタクト層ＣＬおよび１層目の配線層である第１配線層ＭＬ１は、通常、デュアルダマシン法は適用せずに形成する（製造方法の一例は上記実施の形態１において説明している）。従って、デュアルダマシン工程に対して、本実施の形態２の技術を適用する場合、２層目のビア・配線層に適用するのが、最も効果的である。また、このように、より微細なパターンを要する下層配線層に本技術を適用し、上層配線層には、例えば銅のシード層を適用することで、製造コストを削減することができる。
【００７５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００７６】
本発明は、多層配線を備えた半導体装置に適用することができる。
【符号の説明】
【００７７】
１  シリコン基板（半導体基板）
２  分離部
３  ｐ型ウェル
４  ｎ型ウェル
５  ゲート絶縁膜
６ｎ，６ｐ  ゲート電極
７，８  エクステンション領域
９  サイドウォールスペーサ
１０，１１  ソースドレイン領域
１２  金属シリサイド層
１３  コンタクト層用ストッパ膜
１４  コンタクト層用絶縁膜
１５  接続孔（コンタクトホール）
１６  コンタクト層用バリア導体膜
１７  コンタクトプラグ（接続プラグ）
１７ａ  コンタクト層用導体膜
１８  フォトレジスト膜
１９  第１ビア層用バリア絶縁膜
２０  第１ビア層用絶縁膜
２１  第２配線層用バリア絶縁膜
２２  第２配線層用絶縁膜
２３，２９  ビア・配線用導体膜
２４，３０  ビア・配線用バリア導体膜
２５  第２ビア層用バリア絶縁膜
２６  第２ビア層用絶縁膜
２７  第３配線層用バリア絶縁膜
２８  第３配線層用絶縁膜
Ｂ１  第１配線層用バリア絶縁膜（バリア絶縁膜）
Ｂ２  第１ビア層用バリア絶縁膜（第１バリア絶縁膜）
Ｂ３  第２配線層用バリア絶縁膜（第２バリア絶縁膜）
Ｃ１  キャップ絶縁膜
ＣＬ  コンタクト層
ｅｂ１，ｅｂ２  下部バリア導体膜（第２バリア導体膜）
ＥＣ１  第１配線用導体膜（第１導体膜）
ＥＣ２  ビア・配線用導体膜（第１導体膜）
ＥＭ１  第１配線用バリア導体膜
ＥＭ２  ビア・配線用バリア導体膜
ｅｔ１，ｅｔ２  上部バリア導体膜（第１バリア導体膜）
Ｈ１  第１配線用孔部（第１孔部）
Ｈ２  第２配線用孔部（配線用孔部）
Ｈ３  第１ビアホール（接続用孔部）
ＭＬ１  第１配線層
ＭＬ２  第２配線層
ＭＬ３  第３配線層
ＭＶ１  ビア・配線層
Ｑｎ  ｎ型ＭＩＳトランジスタ
Ｑｐ  ｐ型ＭＩＳトランジスタ
ＶＬ１  第１ビア層
ＶＬ２  第２ビア層
Ｚ１  第１配線層用絶縁膜（第１絶縁膜）
Ｚ２  第１ビア層用絶縁膜（第１絶縁膜）
Ｚ３  第２配線層用絶縁膜（第２絶縁膜）
【図１】
2011018829.tif 000003
【図２】
2011018829.tif 000004
【図３】
2011018829.tif 000005
【図４】
2011018829.tif 000006
【図５】
2011018829.tif 000007
【図６】
2011018829.tif 000008
【図７】
2011018829.tif 000009
【図８】
2011018829.tif 000010
【図９】
2011018829.tif 000011
【図１０】
2011018829.tif 000012
【図１１】
2011018829.tif 000013
【図１２】
2011018829.tif 000014
【図１３】
2011018829.tif 000015
【図１４】
2011018829.tif 000016
【図１５】
2011018829.tif 000017
【図１６】
2011018829.tif 000018
【図１７】
2011018829.tif 000019
【図１８】
2011018829.tif 000020
【図１９】
2011018829.tif 000021
【図２０】
2011018829.tif 000022
【図２１】
2011018829.tif 000023
【図２２】
2011018829.tif 000024
【図２３】
2011018829.tif 000025
【図２４】
2011018829.tif 000026
【図２５】
2011018829.tif 000027