(57)【要約】【課題】２補助ＣＴ方式で電流計側を行い、低コストで耐ノイズ性に優れた三相過電流保護リレーを得る。【解決手段】主回路の電流を計測する補助ＣＴ２ａ、２ｂと、補助ＣＴ２ａ、２ｂの出力が入力されるとともに、主回路の電流値を検出する検出回路４と、検出回路４の出力がＡ／Ｄ変換器５およびマルチプレクサ６を介して入力されるとともに、保護動作を実行するＣＰＵ７とを備えた三相過電流保護リレーであって、補助ＣＴ２ａ、２ｂは、二相分とし、残りの相は、それぞれの補助ＣＴ２ａ、２ｂの出力を分岐し、ハードウエアにて構成された加算回路１０に入力して信号を生成することを特徴とする。【選択図】  図１
2011130536.tif 000002
【特許請求の範囲】
【請求項１】
主回路の電流を計測する補助ＣＴと、
前記補助ＣＴの出力が入力されるとともに、前記主回路の電流値を検出する検出回路と、
前記検出回路の出力がＡ／Ｄ変換器およびマルチプレクサを介して入力されるとともに、保護動作を実行するＣＰＵとを備えた三相過電流保護リレーであって、
前記補助ＣＴは、二相分とし、
残りの相は、それぞれの前記補助ＣＴの出力を分岐し、ハードウエアにて構成された加算回路に入力して信号を生成することを特徴とする三相過電流保護リレー。
【請求項２】
前記補助ＣＴの出力側に、それぞれノイズカットするフィルター回路を接続したことを特徴とする請求項１に記載の三相過電流保護リレー。
【請求項３】
前記ＣＰＵに２  ｏｕｔ  ｏｆ  ３機能を持たせたことを特徴とする請求項１または請求項２に記載の三相過電流保護リレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受配電システムにおける三相過電流保護リレーに関する。
【背景技術】
【０００２】
従来、スイッチギヤのような受配電制御機器の三相過電流保護リレーにおいては、三相の主回路電流を三個の補助ＣＴを使用し、各相の電流計側を行い、過電流保護が行われていた。また、二個の補助ＣＴを使用し、計測しない相の電流計側をソフトウエアにて演算するものがあった（例えば、特許文献１参照。）。
【０００３】
この種の三相過電流保護リレーを図３に示すが、三相主回路には、Ｒ相とＴ相に第１の主回路ＣＴ１ａと第２の主回路ＣＴ１ｂが接続されている。第１の主回路ＣＴ１ａの出力はＲ相の電流計側をする第１の補助ＣＴ２ａに入力され、第２の主回路ＣＴ１ｂの出力はＴ相の電流計側をする第２の補助ＣＴ２ｂに入力されている。また、第１、２の主回路ＣＴ１ａ、１ｂを加算した出力はＳ相の電流計側をする第３の補助ＣＴ２ｃに入力されている。第１〜３の補助ＣＴ２ａ〜２ｃの出力はそれぞれ第１〜第３のフィルター回路３ａ〜３ｃでノイズカットされ、電流値を検出する検出回路４に入力される。検出回路４の出力は、Ａ／Ｄ変換器５でデジタル信号に変換され、マルチプレクサ６を介してＣＰＵ７で電流値が計測演算される。演算結果により、電流値が所定値を超えると、保護動作が実行される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３５４３２４号公報  （図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の従来の三相過電流保護リレーにおいては、三相共、補助ＣＴ２ａ、２ｂ、２ｃが必要であり、コスト低減に限界があった。また、二個の補助ＣＴ２ａ、２ｂを用い、ソフトウエアにて演算するものでは、演算回路において、より厳しいノイズ対策が必要であった。このため、電流計側に二個の補助ＣＴ２ａ、２ｂを用い、計測しない相の電流をノイズに強いハードウエアで演算する三相過電流保護リレーが望まれていた。
【０００６】
本発明は上記問題を解決するためになされたもので、ハードウエアにより計測しない相の電流を演算し、低コストで耐ノイズ性に優れた三相過電流保護リレーを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の三相過電流保護リレーは、主回路の電流を計測する補助ＣＴと、前記補助ＣＴの出力が入力されるとともに、前記主回路の電流値を検出する検出回路と、前記検出回路の出力がＡ／Ｄ変換器およびマルチプレクサを介して入力されるとともに、保護動作を実行するＣＰＵとを備えた三相過電流保護リレーであって、前記補助ＣＴは、二相分とし、残りの相は、それぞれの前記補助ＣＴの出力を分岐し、ハードウエアにて構成された加算回路に入力して信号を生成することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、補助ＣＴを二相分とし、残りの相の信号をハードウエアの加算回路で生成しているので、保護動作の信頼性を維持し、コスト低減を図ることはできる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１に係る三相過電流保護リレーの構成図。
【図２】本発明の実施例２に係る三相過電流保護リレーの構成図。
【図３】従来の三相過電流保護リレーの構成図。
【発明を実施するための形態】
【００１０】
以下、図面を参照して本発明に実施例を説明する。
【実施例１】
【００１１】
先ず、本発明の実施例１に係る三相過電流保護リレーを図１を参照して説明する。図１は、本発明の実施例１に係る三相過電流保護リレーの構成図である。なお、図１において、従来と同様の構成部分については、同一符号を付した。
【００１２】
図１に示すように、三相主回路には、Ｒ相とＴ相に第１の主回路ＣＴ１ａと第２の主回路ＣＴ１ｂが接続されている。第１の主回路ＣＴ１ａの出力はＲ相の電流計側をする第１の補助ＣＴ２ａに入力され、第２の主回路ＣＴ１ｂの出力はＴ相の電流計側をする第２の補助ＣＴ２ｂに入力されている。第１の補助ＣＴ２ａと第２の補助ＣＴ２ｂの出力は、それぞれ第１、第２のフィルター回路３ａ、３ｂでノイズカットされ、Ｒ相とＴ相の電流値として検出回路４に入力される。
【００１３】
また、第１、第２の補助ＣＴ２ａ、２ｂの出力は、二相とも分岐され、信号を加算する加算回路１０に入力され、その出力は第３のフィルター回路３ｃでノイズカットされ、Ｓ相の電流値として検出回路４に入力される。加算回路１０は、例えば抵抗やコンデンサなどの電子部品を組合せたハードウエアで構成されている。検出回路４の出力は、Ａ／Ｄ変換器５でデジタル信号に変換され、マルチプレクサ６を介してＣＰＵ７で電流値が計測演算される。演算結果により、電流値が所定値を超えると、保護動作が実行される。
【００１４】
これにより、高価で重要部品となる補助ＣＴ２ａ、２ｂの個数を削減することができ（従来の第３の補助ＣＴ２ｃを削減）、また加算回路１０で信号を生成して保護動作を実行するので、保護動作の信頼性を維持したまま、コスト低減を図ることができる。加算回路１０は、ハードウエアにてＳ相に相当する信号を生成しているので、ソフトウエアで生成するものと比べて、耐ノイズ性が向上する。ソフトウエアでは、外乱による一過性のビット化けなどのソフト異常を起こすことがある。
【００１５】
なお、ＣＰＵ７においては、三相中の電流値うち二相が整定値を越えたとき、保護動作を実行する２  ｏｕｔ  ｏｆ  ３動作をする機能を付加することにより、一相分の電子部品の故障による不要動作を防ぐことができる。また、Ａ／Ｄ変換器５を用いないアナログ回路で構成された過電流保護リレーにおいても、補助ＣＴを２ＣＴ方式とし、また、２  ｏｕｔ  ｏｆ  ３動作の機能を付加することができる。
【００１６】
なお、主回路にノイズが少なく、更に、第１、第２の補助ＣＴ２ａ、２ｂでノイズの低減が図れる場合には、第１〜３のフィルター回路３ａ〜３ｃを省くことができる。
【００１７】
上記実施例１の三相過電流保護リレーによれば、Ｒ相とＴ相に第１、第２の補助ＣＴ２ａ、２ｂをそれぞれ接続し、Ｓ相はハードウエアにて構成された加算回路１０で電流信号を生成しているので、ＣＰＵ７での保護動作の信頼性を維持したまま、部品点数が削減でき、コスト低減を図ることができる。
【実施例２】
【００１８】
次に、本発明の実施例２に係る三相過電流保護リレーを図２を参照して説明する。図２は、本発明の実施例２に係る三相過電流保護リレーの構成図である。なお、この実施例２が実施例１と異なる点は、加算回路を接続する位置である。図２において、実施例１と同様の構成部分においては、同一符号を付し、その詳細な説明を省略する。
【００１９】
図２に示すように、分岐されたＲ相とＴ相の第１、第２の補助ＣＴ２ａ、２ｂの出力は、それぞれ第４、第５のフィルター回路３ａ１、３ｂ１を介し、Ｓ相の信号として生成するハードウエアにて構成された加算回路１０に入力されている。加算回路１０の出力は、検出回路４に入力される。
【００２０】
上記実施例２の三相過電流保護リレーによれば、実施例１と同様の効果のほかに、加算回路１０に入力される信号が第４、第５のフィルター回路３ａ１、３ｂ１を介したものであるので、生成するＳ相の信号の精度を向上させることができる。
【符号の説明】
【００２１】
１ａ、１ｂ  主回路ＣＴ
２ａ、２ｂ、２ｃ  補助ＣＴ
３ａ、３ｂ、３ｃ、３ａ１、３ｂ１  フィルター回路
４  検出回路
５  Ａ／Ｄ変換器
６  マルチプレクサ
７  ＣＰＵ
１０  加算回路
【図１】
2011130536.tif 000003
【図２】
2011130536.tif 000004
【図３】
2011130536.tif 000005