(57)【要約】【課題】高電圧で利用するＩＧＢＴ等の半導体スイッチ素子の短絡保護装置において、電流センス用のスイッチ素子が存在しなくても、簡単かつ誤動作の可能性小さく、短絡状態を検出し、半導体スイッチ素子を未然に破壊から保護する。【解決手段】導通中のＩＧＢＴ１の電流の大きさを、コレクタ側の電圧から高抵抗２と検出用の抵抗３，４を用いた分圧により、電圧情報として検出し、その電圧値からＩＧＢＴ１での電力損失を推定し、この電力損失に基づく発熱量を推定し、推定発熱量が所定値を超えたとき、ゲート信号電圧を漸減するように絞り込んでＩＧＢＴ１を保護する。【選択図】図１
2011130564.tif 000002
【特許請求の範囲】
【請求項１】
パワー半導体スイッチ素子の両端子間に設けた抵抗分圧回路による端子電圧検出手段と、該端子電圧検出手段の出力値からパワー半導体スイッチ素子のオン中における電力損失を推定する電力損失推定手段と、該電力損失推定手段によって推定した電力損失が所定値を上回ったことに応じて前記電力用半導体スイッチ素子の電力損失を低減させる保護手段を備えたことを特徴とするパワー半導体スイッチ素子の保護装置。
【請求項２】
請求項1において、前記電力損失推定手段は、前記端子電圧検出手段の出力を入力し、この入力信号に比例する出力電圧を発生するバッファ回路を備えたことを特徴とするパワー半導体スイッチ素子の保護装置。
【請求項３】
請求項１において、前記電力損失推定手段は、前記端子電圧検出手段の出力を入力する積分手段を備えたことを特徴とするパワー半導体スイッチ素子の保護装置。
【請求項４】
請求項１〜３のいずれかにおいて、前記電力損失推定手段は、前記端子電圧検出手段の出力を入力する二乗回路を備えたことを特徴とするパワー半導体スイッチ素子の保護装置。
【請求項５】
請求項１または２において、前記電力損失推定手段は、前記端子電圧検出手段の出力を入力する一次遅れ回路を備えたことを特徴とするパワー半導体スイッチ素子の保護装置。
【請求項６】
請求項1〜５のいずれかにおいて、周囲温度測定手段と、前記所定値を、前記周囲温度測定手段の出力に応じて調整するしきい値調整手段を備えたことを特徴とするパワー半導体スイッチ素子の保護装置。
【請求項７】
請求項1〜６のいずれかにおいて、前記電力用半導体スイッチ素子の電力損失を低減させる保護手段は、前記電力用半導体スイッチ素子のゲート電圧を低下させる手段を備えたことを特徴とするパワー半導体スイッチ素子の保護装置。
【請求項８】
請求項1〜６のいずれかにおいて、前記電力用半導体スイッチ素子の電力損失を低減させる保護手段は、前記電力用半導体スイッチ素子のゲート電圧を漸減させる手段を備えたことを特徴とするパワー半導体スイッチ素子の保護装置。
【請求項９】
請求項８において、前記電力用半導体スイッチ素子のゲート電圧を漸減させた後、前記電力損失推定手段によって推定した電力損失が所定値を下回ったことに応じて、前記電力用半導体スイッチ素子をオンさせるようにそのゲート電圧を回復させる手段を備えたことを特徴とするパワー半導体スイッチ素子の保護装置。
【請求項１０】
パワー半導体スイッチ素子の両端子間に設けた抵抗分圧回路により端子電圧を検出するステップと、該端子電圧検出ステップでの検出値からパワー半導体スイッチ素子のオン中における電力損失を推定する電力損失推定ステップと、該電力損失推定ステップによって推定した電力損失が所定値を上回ったことに応じて前記電力用半導体スイッチ素子のゲート電圧を漸減するように絞り込むステップを備えたことを特徴とするパワー半導体スイッチ素子の保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体スイッチ素子の保護装置および保護方法に関する。
【背景技術】
【０００２】
パワー半導体スイッチ素子において、絶縁ゲートバイポーラトランジスタＩＧＢＴ（Insulated Gate Bipolar Transistor）は、駆動が簡単なため、電源やインバータに幅広く用いられる。また、素子の定常損失がＭＯＳＦＥＴよりも小さいことから、比較的高電圧の分野で利用されている。
【０００３】
高電圧での利用の場合、負荷短絡状態で、ＩＧＢＴがＯＮすると過大な電流が流れ、ＩＧＢＴがその電流により熱破損する可能性がある。そこで、これを阻止するために、保護装置が構成される。
【０００４】
ＩＧＢＴ素子は、短絡電流による温度上昇によって熱破壊するため、短絡状態の検出方法としては、短絡電流からＩＧＢＴ素子の温度上昇相当の値を検出し、その値がＩＧＢＴを熱破壊させる直前のしきい値にて、保護動作させる必要がある。
【０００５】
しかし、高電圧での利用の場合、短絡電流は、非常に大きく直接検出が困難であることから、特許文献１に開示されているように、負荷短絡状態でＩＧＢＴがＯＮすると、コレクタ−エミッタ間電圧が上昇することを利用して、これを検出する方法がある。
【０００６】
また、特許文献２に開示されているように、主回路のＩＧＢＴに別途電流センス用の補助ＩＧＢＴを用意する方式がある。この方式では検出用素子の電流容量を小さくでき、かつ高速、高耐圧のダイオードは必要なくなる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平３−１０６２１７号公報
【特許文献２】特開平７−８６５８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１に開示された方式には、ＩＧＢＴのコレクターゲート間にダイオードを用いることから、ＩＧＢＴがＯＮからＯＦＦとなった時のダイオードのリカバリー電流で、誤動作する可能性があり、高速特性のダイオードが必要となる。また、高電圧回路の場合は高耐圧特性も必要となる。
【０００９】
一方、特許文献２に開示された方式には、事前に主回路ＩＧＢＴ素子と同じチップ内に電流センス用のＩＧＢＴを作っておく以外の方法で、簡易的に検出回路を作成することは困難である。
【００１０】
本発明が解決しようとする問題点は、高電圧で利用するパワー半導体スイッチ素子の保護装置において、電流センス用の半導体スイッチ素子が存在しなくても、簡単で、誤動作の可能性が小さく、パワー半導体スイッチ素子を熱破損から未然に保護することである。
【課題を解決するための手段】
【００１１】
本発明はその一面において、パワー半導体スイッチ素子の両端子間に設けた抵抗分圧回路による端子電圧検出手段と、該端子電圧検出手段の出力値からパワー半導体スイッチ素子のオン中における電力損失を推定する電力損失推定手段と、該電力損失推定手段によって推定した電力損失が所定値を上回ったことに応じて前記電力用半導体スイッチ素子の電力損失を低減させる保護手段を備えたことを特徴とする。
【００１２】
本発明の望ましい実施態様においては、前記電力損失推定手段は、前記端子電圧検出手段の出力を入力し、この入力信号に比例する出力電圧を発生するバッファ回路を備える。
【００１３】
また、本発明の望ましい他の実施態様においては、前記電力損失推定手段は、前記端子電圧検出手段の出力を入力する積分手段を備える。
【００１４】
さらに、本発明の望ましい他の実施態様においては、前記電力損失推定手段は、前記端子電圧検出手段の出力を入力する二乗回路を備える。
【００１５】
さらに、本発明の望ましい他の実施態様においては、前記電力損失推定手段は、前記端子電圧検出手段の出力を入力する一次遅れ回路を備える。
【発明の効果】
【００１６】
本発明の望ましい実施態様によれば、電流センス用の半導体スイッチ素子が存在しなくても、簡単で、誤動作の可能性が小さく、パワー半導体スイッチ素子を熱破損から未然に保護することができる。
【００１７】
本発明のその他の目的と特徴は、以下に述べる実施態様の中で明らかにする。
【図面の簡単な説明】
【００１８】
【図１】パワー半導体スイッチ素子としてＩＧＢＴを用いた場合の本発明の実施例１による短絡保護検出回路の構成図である。
【図２】ＩＧＢＴのコレクタ電流とコレクターエミッタ間電圧の関係図である。
【図３】ＩＧＢＴの電力損失とコレクターエミッタ間電圧の関係図である。
【図４】ＩＧＢＴの電力損失とコレクターエミッタ間電圧の関係を直線近似した図である。
【図５】図１中の積分器６の内部構成例図である。
【図６】パワー半導体スイッチ素子としてＩＧＢＴを用いた場合の本発明の実施例２による短絡保護検出回路の構成図である。
【図７】パワー半導体スイッチ素子としてＩＧＢＴを用いた場合の本発明の実施例３による短絡保護検出回路の構成図である。
【図８】パワー半導体スイッチ素子としてＩＧＢＴを用いた場合の本発明の実施例４による短絡保護検出回路の構成図である。
【図９】ＩＧＢＴの熱の等価回路図である。
【図１０】パワー半導体スイッチ素子としてＩＧＢＴを用いた場合の本発明の実施例５による短絡保護検出回路の構成図である。
【発明を実施するための形態】
【００１９】
以下に、本発明の望ましい実施形態について、図面を参照して説明する。
【実施例１】
【００２０】
本発明の実施例１においては、高抵抗と検出用の抵抗を用いた分圧回路と、その分圧後の電圧を、バッファアンプを通して、積分回路に入力することで、パワー半導体スイッチ素子の温度上昇すなわち電力損失相当値を検出することを簡易的回路で実現した。
【００２１】
図１は、パワー半導体スイッチ素子としてＩＧＢＴを用いた場合の本発明の実施例１による短絡保護検出回路の構成図である。パワー半導体スイッチ素子１は、１．２［ｋＶ］以上の高耐圧絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）である。
【００２２】
ＩＧＢＴ１のコレクタ端子からエミッタ端子の間の電圧を、高抵抗２（以後Ｒ２として扱う）と検出用の抵抗３及び４（以後Ｒ３、Ｒ４として扱う）を用いて分圧し、検出抵抗Ｒ３とＲ４の間の電圧情報を、電力検出機器として用いたバッファアンプ（ボルテージフォロア）５に入力する。バッファアンプ５の出力値は、温度検出器として用いた積分器６に入力する。積分器６は、バッファアンプ５から出力される情報を積算し、制御回路７へ入力する。制御回路７では、短絡負荷状態であるかどうかを判断し、短絡負荷状態であると判断したときは、ＩＧＢＴ１のゲート電圧を絞り込む。
【００２３】
また、高抵抗Ｒ２と検出抵抗Ｒ３の間には、短絡負荷電流が過大であった場合にＲ３にかかる電圧が過大となり、破損する恐れがあることから、カソード側を電源につないだダイオード８にて、例えば、１５［Ｖ］程度にクランプし、保護する。
【００２４】
ここで、本発明の実施形態におけるＩＧＢＴ１の短絡状態として、過熱する直前の状態の検出原理について説明する。
【００２５】
図２は、ＩＧＢＴのコレクタ電流とコレクターエミッタ間電圧の関係図である。ＩＧＢＴのコレクタ電流Ｉｃとコレクターエミッタ間電圧Ｖｃｅの関係は、切片Ｂ／Ａを持った比例関係と考えることができる。
【００２６】
これを式にて表すと、ＩＧＢＴのコレクターエミッタ間電圧Ｖｃｅが、図２のＸ切片Ｂ／Ａよりも大きい領域では、以下のようになる。
【００２７】
Ｉｃ＝Ａ×Ｖｃｅ−Ｂ・・・（１）
コレクタ電流Ｉｃによるパワー半導体スイッチ素子の電力損失を考慮した場合、電力損失Ｗは、
Ｗ＝Ｉｃ×Ｖｃｅ・・・（２）
で与えられるため、式（１）を式（２）に代入すると、
Ｗ＝Ａ×Ｖｃｅ２−Ｂ×Ｖｃｅ・・・（３）
となる。
【００２８】
図３は、ＩＧＢＴの電力損失とコレクターエミッタ間電圧の関係図であり、式（３）より、電力損失Ｗとコレクターエミッタ間電圧Ｖｃｅの関係は、図のように２次関数と考えることができる。
【００２９】
以上により、導通中のＩＧＢＴのコレクターエミッタ間電圧Ｖｃｅを検出することにより、ＩＧＢＴの電力損失（すなわち発熱量）を検出することが可能となる。
【００３０】
図４は、ＩＧＢＴの電力損失とコレクターエミッタ間電圧の関係を直線近似した図であり、本発明の実施例１により、電力損失検出にバッファアンプ５を用いた場合は、図に示すように、電力損失Ｗとコレクターエミッタ間電圧Ｖｃｅの関係を直線近似したことになる。この場合、実際の損失よりも高めに検出する範囲においては、安全率を持って検出していることになる。
【００３１】
バッファアンプ５の出力値である電力損失近似値を、温度上昇推定手段としての積分器６に入力することで、電力損失の時間積分を求めることができ、パワー半導体スイッチ素子の温度上昇に相当した値を検出することが可能となる。
【００３２】
温度上昇相当値である積分器６の出力を、制御回路７にて事前に設定した負荷短絡検出に相当する熱上昇しきい値と比較して、短絡状態（過熱による破損の直前の状態）を検出する。
【００３３】
図５は、図１中の積分器６の内部構成例図である。短絡状態検出しきい値を越すまでの時間は、図に示す積分器６内にて設定する積分器用コンデンサ９と積分器用抵抗１０の積に依存する。この積分器用コンデンサ９と積分器用抵抗１０は、高抵抗２により低圧まで下げられていることと、バッファアンプ５を通して検出することで、電流容量及び耐圧容量に依存することなく、適切な組合せのものを簡易に選ぶことができる。システムに応じた短絡負荷検出時間の設定が容易となる。もちろん、高抵抗Ｒ２にも電流容量は必要なく、小型化が期待できる。
【実施例２】
【００３４】
図６は、パワー半導体スイッチ素子としてＩＧＢＴを用いた場合の本発明の実施例２による短絡保護検出回路の構成図である。
【００３５】
この実施例２においては、図１の制御回路７の内部構成に特徴があり、その他は図１と同じである。図６において、制御回路７内には、短絡判定部１１と、この短絡判定部１１の出力によってＩＧＢＴ１のゲート電圧を絞り込む回路が存在する。
【００３６】
短絡判定部１１によってＩＧＢＴ１の短絡状態（過熱による破損の直前の状態）を検出すると、まず、図６の左端の２つのトランジスタの直列接続点の電位を負極Ｎの電位に引き下げる。すなわち、ＩＧＢＴ１のターンオフ用のトランジスタ１３をＯＮする。このとき、ＩＧＢＴ１のゲート電圧の低下の勾配は、ターンオフ用切替回路１２と、これに繋がるゲート抵抗１４および１５によって決まる。ターンオフ用切替回路１２では、通常、ゲート抵抗１４を用い、短絡判定時には通常時よりも大きなゲート抵抗１５に切り替える。したがって、短絡判定時には、ゲートーエミッタ間の電圧を、通常より大きな時定数で徐々に減少させることとなり、ソフトスイッチングとする。このようにすることで、短絡電流が流れた際のターンオフ時のコレクターエミッタ間の電圧の跳ね上がりを抑制し、ＩＧＢＴ１の素子破壊を防止する。
【００３７】
また、図６において、短絡判定部１１が短絡状態を検出し、ターンオフ用のトランジスタ１３およびターンオフ用切替回路１２により、上記したようにＩＧＢＴ１のゲートーエミッタ間の電圧を徐々に低くしながら、短絡電流を絞った後に、コレクタ電流が短絡状態検出のしきい値を下回り、短絡判定部１１が短絡状態に無いと判定すると、ターンオフ用のトランジスタ１３の代わりにターンオン用のトランジスタ１７をＯＮし、システムの動作を再開させるようにする。
【実施例３】
【００３８】
図７は、パワー半導体スイッチ素子としてＩＧＢＴを用いた場合の本発明の実施例３による短絡保護検出回路の構成図である。図１で説明したパワー半導体スイッチ素子の負荷短絡検出回路の構成図において、電力損失検出手段として、バッファアンプ５の代わりに乗算器１８を用いている。
【００３９】
式（３）および図３から、電力損失Ｗは、コレクターエミッタ間電圧Ｖｃｅの２乗を検出することで、直線近似よりも近い値で検出することが可能となる。そこで、乗算器１８により入力したコレクターエミッタ間電圧Ｖｃｅの２乗を演算することにより、直線近似の場合と比較して、より高圧側において、電力損失Ｗを検出することが可能となる。
【実施例４】
【００４０】
図８は、パワー半導体スイッチ素子としてＩＧＢＴを用いた場合の本発明の実施例４による短絡保護検出回路の構成図である。図１で説明したパワー半導体スイッチ素子の負荷短絡検出回路の構成図において、電力損失（温度上昇）推定手段として積分器の代わりに一次遅れ回路１９を用いた場合である。
【００４１】
図９は、ＩＧＢＴの熱の等価回路である。放熱を考慮すると、コレクタ電流Ｉｃを電流源２０とし、コンデンサ２１（Ｃ２１）と放熱を模擬した抵抗２２（Ｒ２２）を用いて、簡易的に図９のように考えられる。このとき、抵抗Ｒ２２が無い場合、いわゆるシステムとして放熱がないと仮定した場合が、積分器６を用いた場合に相当すると考えられる。
【００４２】
温度上昇推定手段として、図９に示すように、放熱を考慮した熱の等価回路と同様の一次遅れ回路１９を用いることで、よりシステムに近い形で、温度上昇推定をすることが可能となる。
【実施例５】
【００４３】
図１０は、パワー半導体スイッチ素子としてＩＧＢＴを用いた場合の本発明の実施例５による短絡保護検出回路の構成図であり、ＩＧＢＴ１の周囲温度を考慮して、その短絡判定を行う本発明の実施例である。すなわち、制御回路７内に、演算処理手段（以後マイコン）２３を用意し、マイコン２３内のＡＤコンバータ２４と、ＩＧＢＴ１の近傍に設置した温度センサ２７を用いて、ＩＧＢＴ１の周囲温度を検出する。短絡状態の検出は、積分器６の出力と、マイコン内部のＣＰＵ２５にて演算されたしきい値とを、比較器２６にて比較することにより判定する。ＩＧＢＴ１の熱許容量は周囲温度も含めたものであるため、ＡＤコンバータ２４の温度検出値により得られた周囲温度を、ＣＰＵ２５にて演算するしきい値に反映することで、周囲温度に連動した短絡状態の検出が可能となる。
【符号の説明】
【００４４】
１…ＩＢＧＴ、２…高抵抗、３…検出用抵抗、４…検出用抵抗、５…バッファアンプ、６…積分器、７…制御回路、８…ダイオード、９…積分器用コンデンサ、１０…積分器用抵抗、１１…短絡判定部、１２…ターンオフ用切替回路、１３…ターンオン用切替回路、１４…ターンオフ側のゲート抵抗（短絡時）、１５…ターンオフ側のゲート抵抗（通常時）、１６…ターンオン側のゲート抵抗（短絡時）、１７…ターンオン側のゲート抵抗（通常時）、１８…乗算器、１９…一次遅れ回路、２０…ＩＧＢＴの熱の等価回路の電流源、２１…等価回路のコンデンサ、２２…等価回路放熱模擬抵抗、２３…マイコン、２４…ＡＤコンバータ、２５…ＣＰＵ、２６…比較器、２７…温度センサ。
【図１】
2011130564.tif 000003
【図２】
2011130564.tif 000004
【図３】
2011130564.tif 000005
【図４】
2011130564.tif 000006
【図５】
2011130564.tif 000007
【図６】
2011130564.tif 000008
【図７】
2011130564.tif 000009
【図８】
2011130564.tif 000010
【図９】
2011130564.tif 000011
【図１０】
2011130564.tif 000012