(57)【要約】【課題】微小な電流が測定可能な電流測定方法の提供を目的の一とする。【解決手段】電気素子を流れる電流値を、直接測定するのではなく、所定の期間における電位変動から算出する。第１端子と第２端子を有する電気素子の、第１端子に所定の電位を与え、第２端子と接続されるノードの電位の変化量を測定し、電位の変化量から、電気素子の第１端子と第２端子との間を流れる電流値を算出する、電流測定方法である。これにより、微小な電流値を測定することが可能となる。【選択図】図１
2011237418.tif 000002
【特許請求の範囲】
【請求項１】
評価用トランジスタの第１端子に第１電位を与え、
電荷注入用トランジスタの第１端子に第２電位を与え、
前記電荷注入用トランジスタをオン状態として、前記評価用トランジスタの第２端子と、前記電荷注入用トランジスタの第２端子とが接続されてなるノードに所定の電荷を蓄積させ、
前記電荷注入用トランジスタをオフ状態とし、
前記ノードが保持する電荷量の変化に起因して生じる、前記ノードの電位の変化量を測定し、
前記電位の変化量から、前記評価用トランジスタの前記第１端子と前記第２端子との間を流れる電流値を算出する、電流測定方法。
【請求項２】
前記ノードへの所定の電荷の蓄積と、前記ノードの電位の変化量の測定とを繰り返し行う請求項１に記載の電流測定方法。
【請求項３】
前記電荷注入用トランジスタとして、前記評価用トランジスタよりＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）が大きいトランジスタを用いる請求項１または請求項２に記載の電流測定方法。
【請求項４】
前記ノードには容量素子が接続された、請求項１乃至請求項３のいずれか一に記載の電流測定方法。
【請求項５】
請求項１乃至請求項４のいずれか一に記載の電流測定方法を用いて、前記評価用トランジスタが所定の特性を有するか否かを検査する半導体装置の検査方法。
【請求項６】
請求項５に記載の検査方法が用いられた半導体装置。
【請求項７】
請求項１乃至請求項４のいずれか一に記載の電流測定方法を用いて得られた前記電流値の情報を元に、構成要素であるトランジスタのパラメータが決定された半導体装置。
【請求項８】
評価用トランジスタと、
電荷注入用トランジスタと、
容量素子と、
出力回路と、を有し、
前記評価用トランジスタの第１端子は、第１電位が与えられる端子であり、
前記電荷注入用トランジスタの第１端子は、第２電位が与えられる端子であり、
前記評価用トランジスタの第２端子と、前記電荷注入用トランジスタの第２端子と、前記容量素子の第１端子と、前記出力回路の入力端子とが接続される特性評価用回路。
【請求項９】
前記電荷注入用トランジスタは、前記評価用トランジスタよりＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）が大きい請求項８に記載の特性評価用回路。
【発明の詳細な説明】
【技術分野】
【０００１】
開示する発明は、電気素子を流れる微小な電流の測定方法に関するものである。または、当該電流測定方法を用いた半導体装置の検査方法、電流測定方法を用いた半導体装置、検査方法を用いた半導体装置、特性評価用回路などに関するものである。ここで、半導体装置とは、半導体特性を利用することで機能する装置全般を指す。例えば、トランジスタやダイオード、サイリスタなどの半導体素子（いわゆる、パワーデバイスを含む）、イメージセンサやメモリ、コンバータなどの集積回路、これらを含む集積回路、液晶表示装置に代表される表示装置などは広く半導体装置に含まれる。
【背景技術】
【０００２】
近年、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物を用いた薄膜トランジスタの研究が盛んである（例えば、特許文献１、非特許文献１および非特許文献２等参照）。これらＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いた薄膜トランジスタは、表示装置に用いられるシリコン系薄膜トランジスタの置き換え用途などに主眼をおいて研究が進められている。
【０００３】
ところで、液晶表示装置などの電荷保持型の半導体装置を作製する場合、薄膜トランジスタのオフ状態における特性（例えば、オフ状態において、ソースとドレインとの間を流れる電流（以下、オフ電流という）など）を知ることは極めて重要になる。薄膜トランジスタのオフ状態における特性にあわせて薄膜トランジスタのチャネル長やチャネル幅といったパラメータを決定することになるためである。
【０００４】
現在のところ、非晶質のＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いたトランジスタでは、オフ電流が１×１０−１４Ａより低くなることが報告されている（例えば、非特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１０３９５７号公報
【非特許文献】
【０００６】
【非特許文献１】Ｋ．  Ｎｏｍｕｒａ，  Ｈ．  Ｏｈｔａ，  Ｋ．  Ｕｅｄａ，  Ｔ．  Ｋａｍｉｙａ，  Ｍ．  Ｈｉｒａｎｏ，  ａｎｄ  Ｈ．  Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ  ｆａｂｒｉｃａｔｅｄ  ｉｎ  ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ  ｔｒａｎｓｐａｒｅｎｔ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２
【非特許文献２】Ｋ．  Ｎｏｍｕｒａ，  Ｈ．  Ｏｈｔａ，  Ａ．  Ｔａｋａｇｉ，  Ｔ．  Ｋａｍｉｙａ，  Ｍ．  Ｈｉｒａｎｏ，  ａｎｄ  Ｈ．  Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ  ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ｔｒａｎｓｐａｒｅｎｔ  ｆｌｅｘｉｂｌｅ  ｔｈｉｎ−ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒｓ  ｕｓｉｎｇ  ａｍｏｒｐｈｏｕｓ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２  ｐ．４８８−４９２
【非特許文献３】Ｒｙｏ  Ｈａｙａｓｈｉ，  Ａｙｕｍｕ  Ｓａｔｏ，  Ｍａｓａｔｏ  Ｏｆｕｊｉ，  Ｋａｔｓｕｍｉ  Ａｂｅ，  Ｈｉｓａｔｏ  Ｙａｂｕｔａ，  Ｍａｓａｆｕｍｉ  Ｓａｎｏ，  Ｈｉｄｅｙａ  Ｋｕｍｏｍｉ，  Ｋｅｎｊｉ  Ｎｏｍｕｒａ，  Ｔｏｓｈｉｏ  Ｋａｍｉｙａ，  Ｍａｓａｈｉｒｏ  Ｈｉｒａｎｏ，  ａｎｄ  Ｈｉｄｅｏ  Ｈｏｓｏｎｏ「Ｉｍｐｒｏｖｅｄ  Ａｍｏｒｐｈｏｕｓ  Ｉｎ−Ｇａ−Ｚｎ−Ｏ  ＴＦＴｓ」，  ＳＩＤ  ＤＩＧＥＳＴ  ’０８，  ＰＰ．  ６２１−６２４
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、非特許文献３にも示されるように、従来では、トランジスタの特性として、測定可能なオフ電流の下限値はせいぜい１０ｆＡ（フェムトアンペア：１ｆＡは１０−１５Ａ）程度であった。このため、オフ電流がさらに小さいような状況では、その値を正確に知ることは困難であった。
【０００８】
このような状況は、薄膜トランジスタをはじめとする電気素子の開発に遅延をもたらすことにもなりかねない。トランジスタ特性を正確に測定できなければ、新たな特性値に基づくデバイス開発や回路開発、並びに応用製品の開発が進展しないことになる。
【０００９】
上述の問題に鑑み、開示する発明の一態様では、微小な電流が測定可能な電流測定方法の提供を目的の一とする。または、該電流測定方法を用いた半導体装置の検査方法の提供を目的の一とする。または、該電流測定方法を用いた半導体装置の提供を目的の一とする。または、検査方法を用いた半導体装置の提供を目的の一とする。または、特性評価用回路の提供を目的の一とする。
【課題を解決するための手段】
【００１０】
開示する発明では、電気素子を流れる電流値を、直接測定するのではなく、所定の期間における電位変動から算出する。すなわち、電気素子に流れる電流を、該電気素子に接続されたキャパシタの電荷の変化量から算出することで、従来行われていた抵抗に発生する電圧降下を増幅して読み取る方式（ピコアンメータ等）に比べ、微小な電流値を測定することを可能とする。例えば、次のような方法を用いれば良い。
【００１１】
本発明の一態様は、評価用トランジスタの第１端子に第１電位を与え、電荷注入用トランジスタの第１端子に第２電位を与え、電荷注入用トランジスタをオン状態として、評価用トランジスタの第２端子と、電荷注入用トランジスタの第２端子とが接続されてなるノードに所定の電荷を蓄積させ、電荷注入用トランジスタをオフ状態とし、ノードが保持する電荷量の変化に起因して生じる、ノードの電位の変化量を測定し、電位の変化量から、評価用トランジスタの第１端子と第２端子との間を流れる電流値を算出する、電流測定方法である。
【００１２】
上記において、ノードへの所定の電荷の蓄積と、ノードの電位の変化量の測定とを繰り返し行うことができる。
【００１３】
また、上記において、電荷注入用トランジスタとして、評価用トランジスタよりＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）が大きいトランジスタを用いることができる。
【００１４】
また、上記において、ノードには容量素子が接続することができる。この場合、ノードの電位制御が容易になるというメリットがある。
【００１５】
また、上記電流測定方法を用いて、評価用トランジスタが所定の特性を有するか否かを検査することが可能である。これにより、作製した半導体装置の不良を検出することが可能である。また、この検査方法を用いて測定した特性値を使用して半導体装置を設計することも可能である。これにより、半導体装置の良品率を高めることができる。
【００１６】
また、上記電流測定方法を用いて得られた電流値の情報を元に、構成要素であるトランジスタのパラメータを決定して、半導体装置を作製することができる。これにより、適した特性を備えた半導体装置を提供することが可能である。
【００１７】
本発明の一態様は、評価用トランジスタと、電荷注入用トランジスタと、容量素子と、出力回路と、を有し、評価用トランジスタの第１端子は、第１電位が与えられる端子であり、電荷注入用トランジスタの第１端子は、第２電位が与えられる端子であり、評価用トランジスタの第２端子と、電荷注入用トランジスタの第２端子と、容量素子の第１端子と、出力回路の入力端子とが接続される特性評価用回路である。
【００１８】
上記において、電荷注入用トランジスタは、評価用トランジスタよりＬ／Ｗ（Ｌはチャネル長、Ｗはチャネル幅）を大きくすることができる。
【００１９】
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。
【００２０】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合をなどをも含む。
【００２１】
また、「ソース」や「ドレイン」の機能は、採用するトランジスタの極性や、回路動作における電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２２】
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
【００２３】
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子（電気素子）などが含まれる。
【００２４】
また、本明細書等において、ノードに蓄積された電荷とは、ノードの容量に蓄積された電荷を意味する。ノードの容量は、ノードＡに接続されたキャパシタの容量や配線間に形成される浮遊容量やトランジスタに形成される寄生容量を含む。
【発明の効果】
【００２５】
発明の一態様では、所定の期間における電位変動から電流値を算出する。これにより、微小な電流値を測定することが可能である。
【００２６】
また、上記電流測定方法を用いて、電気素子が所定の特性を有するか否かを検査することにより、作製した半導体装置の不良を的確に発見することが可能である。
【００２７】
また、上記電流測定方法を用いて得られた電流値の情報を元に、構成要素である電気素子のパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体装置を提供することが可能である。
【００２８】
このように、開示する発明の一態様により、様々な技術的効果を得ることが可能である。
【図面の簡単な説明】
【００２９】
【図１】測定系の一例を示す回路図。
【図２】測定系の動作に係る電位を示す図（タイミングチャート）。
【図３】（Ａ）経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係の一例を示す図（Ｂ）電位ＶＡと、出力電位Ｖｏｕｔの関係の一例を示す図。
【図４】測定系の一例を示す回路図。
【図５】測定系の一例を示す回路図。
【図６】測定系の一例を示す回路図。
【図７】測定系の動作に係る電位を示す図（タイミングチャート）。
【図８】測定系の一例を示す回路図。
【図９】測定系の一例を示す回路図。
【図１０】測定系の動作に係る電位を示す図（タイミングチャート）。
【図１１】測定系の一例を示す回路図。
【図１２】半導体装置の作製工程に係る断面図。
【図１３】半導体装置の作製工程に係る断面図。
【図１４】半導体装置の作製工程に係る断面図。
【図１５】測定結果を示す図（経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す図）。
【図１６】測定結果を示す図（ソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を示す図）。
【図１７】測定系の動作に係る電位を示す図（タイミングチャート）。
【図１８】測定結果を示す図（経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す図）。
【図１９】測定結果を示す図（経過時間Ｔｉｍｅと、リーク電流との関係を示す図）。
【図２０】測定結果を示す図（ノードＡの電位と、リーク電流との関係を示す図）。
【発明を実施するための形態】
【００３０】
発明の実施の形態について、図面を用いて以下に説明する。但し、発明は以下の説明に限定されず、その趣旨および範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００３１】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００３２】
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００３３】
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る電流測定方法およびこれに用いる測定系の一例について図１を参照して説明する。
【００３４】
〈測定系〉
はじめに、開示する発明の一態様に係る電流測定方法に用いられる測定系の一例について図１を参照して説明する。以下に示す測定系の構成は、特性評価用回路の構成として採用することが可能である。なお、以下に示す測定系は一例に過ぎず、開示する発明がこれに限定して解釈されるものではない。
【００３５】
図１に示す測定系は、電気素子１０１、容量素子１０２、出力回路１０３を有する。電気素子１０１は第１端子と第２端子を有し、容量素子１０２は第１端子と第２端子を有し、出力回路１０３は入力端子、出力端子、第１端子、および第２端子を有する。
【００３６】
図１において、電気素子１０１の第１端子は電源に接続されている。また、電気素子１０１の第２端子は、容量素子１０２の第１端子、および出力回路１０３の入力端子に接続されている。容量素子１０２の第２端子は、出力回路１０３の第２端子および電源に接続されている。また、出力回路１０３の第１端子は電源に接続されている。
【００３７】
上記において、電気素子１０１の第１端子には、電源から電位Ｖ３が与えられる。また、容量素子１０２の第２端子、および出力回路１０３の第２端子には、電源から電位Ｖ２が与えられる。また、出力回路１０３の第１端子には、電源から電位Ｖ１が与えられる。出力回路１０３の出力端子からは、電位Ｖｏｕｔが出力される。
【００３８】
なお、容量素子１０２は設けなくとも良い。出力回路１０３や、電気素子１０１の容量を、容量素子１０２として代用することも可能である。
【００３９】
また、構成に応じて、電気素子１０１や出力回路１０３には上記以外の制御信号や電源電位を入力しても構わない。
【００４０】
〈電流測定方法〉
次に、上記の測定系を用いた電流測定方法の一例について図２および図３を参照して説明する。なお、以下に示す電流測定方法は一例に過ぎず、開示する発明がこれに限定して解釈されるものではない。
【００４１】
まず、電気素子１０１の第２端子と接続されるノード（つまり、容量素子１０２の第１端子、および出力回路１０３の入力端子に接続されるノード）であるノードＡと、容量素子１０２の第１端子との間に電位差を生じさせ、電気素子１０１に電荷が流れ得る状態とする。その後、測定期間が開始されるが、当該測定期間において、電気素子１０１の第１端子の電位は固定しておく。一方で、測定期間中は、上記ノードＡの電位は固定しない（フローティング状態とする）。これにより、電気素子１０１に電荷が流れ、時間の経過と共にノードＡの電位が変動する。そして、ノードＡに保持される電荷量の変動に伴って、ノードＡの電位が変動する。つまり、出力回路１０３の出力電位Ｖｏｕｔも変動する。
【００４２】
上記電位差の付与は、例えば、上記ノードＡに電荷を与えて電位を変化させる方法で実現可能である。電気素子１０１のコンダクタンスが可変である場合（例えば、電気素子１０１がトランジスタなどである場合）には、電気素子１０１を低抵抗にした状態でＶ３を高電位（または低電位）としてノードＡに電位を与え、その後、電気素子１０１を高抵抗とし、Ｖ３を低電位（または高電位）とすることにより実現することもできる。また、当該電位差は、Ｖ２とＶ３を異ならせることでも実現可能である。
【００４３】
上記電位差を付与する初期化期間、および、その後の測定期間における各電位の関係（タイミングチャート）を図２に示す。ここでは、電位差付与の方法に応じて、２種類のタイミングチャートを示す。
【００４４】
図２（Ａ）は、ノードＡに電荷を与えて電位を付与する方法を用いる場合のタイミングチャートの一例である。初期化期間では、ノードＡにプローブ針などを接触させて、ノードＡに所望の電位を与える。電位の付与後には、プローブ針などをノードＡから離して、ノードＡをフローティングとする。当該方法を用いる場合には、初期化期間、測定期間を通じて、電位Ｖ１、電位Ｖ２、電位Ｖ３を変化させる必要がない点が特徴的である。
【００４５】
なお、図２（Ａ）では、初期化期間において、Ｖ１をＶＤＤとしているが、Ｖ１は測定期間においてのみ必要な電位であるため、初期化期間においては、Ｖ１をＶＳＳとしておいても構わない。また、電位Ｖ３は、電気素子１０１の第１端子に所望の電位が与えられるように設定される。
【００４６】
図２（Ｂ）は、電気素子１０１のコンダクタンスが可変である場合におけるタイミングチャートの一例である。タイミングチャート中、Ｖｅｘｔ＿ｂは、電気素子のコンダクタンスを変化させるために、電気素子１０１に与えられる電位を表している。なお、この場合の電気素子１０１の具体例としては、トランジスタなどを挙げることができる。電気素子１０１がトランジスタの場合、Ｖｅｘｔ＿ｂはトランジスタのゲート電極に与えられる。
【００４７】
初期化期間において、電位Ｖｅｘｔ＿ｂは、電気素子１０１のコンダクタンスが大きくなるような電位とする。例えば、電気素子１０１がトランジスタである場合には、トランジスタをオン状態とするような電位とする。図２（Ｂ）では、電位Ｖｅｘｔ＿ｂを高電位としている。この状態では、電気素子１０１のコンダクタンスが大きいため、電位Ｖ３によってノードＡが充電される。このため、初期化期間において、Ｖ３は、ノードＡが所望の電位となるような電位とする。
【００４８】
その後の測定期間において、電位Ｖｅｘｔ＿ｂを、電気素子１０１が測定目的の状態となるような電位とする。例えば、電気素子１０１がトランジスタである場合において、トランジスタのオフ状態を測定したい場合には、トランジスタをオフ状態とするような電位とする。また、電位Ｖ３は、ノードＡに電荷が流れ込み、またはノードＡから電荷が流れ出すような電位とする。なお、ノードＡの電位を保持するためには、Ｖｅｘｔ＿ｂを変化させた後にＶ３を変化させることが望ましい。
【００４９】
なお、図２（Ｂ）では、初期化期間においてＶ３およびＶｅｘｔ＿ｂはいずれも高電位であり、測定期間においてＶ３およびＶｅｘｔ＿ｂはいずれも低電位であるが、開示する発明の一態様はこれに限定されない。初期化期間と測定期間の電位の関係を逆転させることも可能である。
【００５０】
上述のようにして電位差を与え、測定期間が開始されると、時間の経過と共にノードＡに接続される容量に保持される電荷量が変動し、これに従ってノードＡの電位が変動する。これは、出力回路１０３の入力端子の電位が変動することを意味するから、時間の経過と共に、出力回路１０３の出力端子の電位も変動することになる。図３（Ａ）には、経過時間と、出力回路１０３の出力電位Ｖｏｕｔとの関係の一例を示す。
【００５１】
あらかじめ、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔの関係を求めておくことで、出力電位ＶｏｕｔからノードＡの電位ＶＡを求めることが可能である。図３（Ｂ）には、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔの関係の一例を示す。一般に、ノードＡの電位ＶＡは、出力電位Ｖｏｕｔの関数として次式のように表すことができる。
【００５２】
【数１】
2011237418.tif 000003
【００５３】
また、ノードＡに接続される容量の電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、定数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容量ＣＡは、容量素子１０２の容量と他の容量（出力回路１０３の入力容量など）の和である。
【００５４】
【数２】
2011237418.tif 000004
【００５５】
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）の時間微分であるから、ノードＡの電流ＩＡは次式のように表現される。
【００５６】
【数３】
2011237418.tif 000005
【００５７】
このように、ノードＡに接続される容量ＣＡと、出力回路１０３の出力電位Ｖｏｕｔから、ノードＡの電流ＩＡを求めることができる。
【００５８】
なお、電流ＩＡは、電気素子１０１を流れる電流Ｉｄｅｖと、他の電流成分Ｉｌｅａｋの和であるから、電気素子１０１を流れる電流Ｉｄｅｖを精度良く求めるには、電気素子１０１を流れる電流Ｉｄｅｖに対して他の電流成分Ｉｌｅａｋを十分に小さくした測定系を用いて測定を行うことが望ましい。また、電流成分Ｉｌｅａｋを見積もり、電流ＩＡから減ずることで電気素子１０１を流れる電流Ｉｄｅｖの精度を高めても良い。
【００５９】
以上に示す方法により、電気素子を流れる微小な電流を測定することができる。例えば、本実施の形態において示した方法により、１ｚＡ（ゼプトアンペア：１ｚＡは１０−２１Ａ）以下、さらに１ｙＡ（ヨクトアンペア：１ｙＡは１０−２４Ａ）以下の電流値を測定することも可能である。
【００６０】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【００６１】
（実施の形態２）
本実施の形態では、先の実施の形態において示した測定系の変形例などについて図４乃至図７を参照して説明する。以下に示す測定系の構成は、特性評価用回路の構成として採用することが可能である。なお、以下に示す測定系は一例に過ぎず、開示する発明がこれに限定して解釈されるものではない。
【００６２】
〈測定系〉
図４（Ａ）に示す測定系は、容量素子１０２、トランジスタ１０４、トランジスタ１０５、トランジスタ１０６を有する。ここで、トランジスタ１０４は、図１における電気素子１０１に相当する。また、トランジスタ１０５、およびトランジスタ１０６によって、図１における出力回路１０３に相当する回路が構成される。
【００６３】
図４（Ａ）において、トランジスタ１０４のソース端子（またはドレイン端子）が、図１における電気素子１０１の第１端子に相当し、トランジスタ１０４のドレイン端子（またはソース端子）が、電気素子１０１における第２端子に相当する。
【００６４】
また、図４（Ａ）では、トランジスタ１０６のソース端子（またはドレイン端子）と、トランジスタ１０６のゲート端子が接続されて、出力回路１０３の第１端子に相当する端子を構成している。また、トランジスタ１０６のドレイン端子（またはソース端子）と、トランジスタ１０５のソース端子（またはドレイン端子）が接続されて、出力回路１０３の出力端子に相当する端子を構成している。また、トランジスタ１０５のゲート端子が、出力回路１０３の入力端子に相当する端子を構成している。また、トランジスタ１０５のドレイン端子（またはソース端子）が、出力回路１０３の第２端子に相当する端子を構成している。
【００６５】
つまり、トランジスタ１０４のソース端子（またはドレイン端子）は、電源に接続されている。また、トランジスタ１０４のドレイン端子（またはソース端子）と、容量素子１０２の第１端子と、トランジスタ１０５のゲート端子とは、電気的に接続されている。容量素子１０２の第２の端子は、トランジスタ１０５のドレイン端子（またはソース端子）および電源に接続されている。また、トランジスタ１０６のソース端子（またはドレイン端子）と、トランジスタ１０６のゲート端子は電源に接続されている。
【００６６】
なお、トランジスタ１０４のゲート端子には、トランジスタ１０４のオン状態とオフ状態を制御する電位Ｖｅｘｔ＿ｂが供給される。
【００６７】
図４（Ｂ）に示す測定系は、図４（Ａ）と一部の構成が異なる測定系である。図４（Ａ）の構成と異なる点について説明する。図４（Ｂ）では、トランジスタ１０６のソース端子（またはドレイン端子）が、出力回路１０３の第１端子に相当する端子を構成している。また、トランジスタ１０６のゲート端子には、トランジスタ１０６のオン状態とオフ状態を制御する電位Ｖｅｘｔ＿ａが供給される。また、トランジスタ１０６のドレイン端子（またはソース端子）と、トランジスタ１０５のソース端子（またはドレイン端子）が接続されて、出力回路１０３の出力端子に相当する端子から、出力電位Ｖｏｕｔが出力される。
【００６８】
図４（Ｃ）に示す測定系は、上述した測定系とは一部の構成が異なっている。上述した測定系と異なる点について説明する。図４（Ｃ）では、センスアンプ回路１０７によって、図１における出力回路１０３に相当する回路が構成される。センスアンプ回路１０７は、第１入力端子、第２入力端子、出力端子、第１端子、および第２端子を有する。
【００６９】
センスアンプ回路１０７において、第１入力端子には、電位Ｖｅｘｔ＿ａが供給される。また、第２入力端子は、容量素子１０２の第１端子と、トランジスタ１０４のドレイン端子（またはソース端子）と、電気的に接続されている。また、センスアンプ回路１０７の第１端子は電源に接続され、第２端子は容量素子１０２の第２の端子と、電源に接続されている。
【００７０】
なお、図４（Ｂ）に示す測定系、図４（Ｃ）に示す測定系のいずれにおいても、適切な値の電位Ｖｅｘｔ＿ａを選択することにより、ノードＡの電位変化を高精度に求めることができる。
【００７１】
図５に示す測定系は、図４（Ａ）と一部の構成が異なる測定系である。図４（Ａ）の構成と異なる点について説明する。図５では、トランジスタ１０４の接続関係が図４（Ａ）とは異なっている。つまり、図５では、トランジスタ１０４のソース端子（またはドレイン端子）と、トランジスタ１０４のドレイン端子（またはソース端子）とが接続されて、図１における電気素子１０１の第１端子を構成している。また、トランジスタ１０４のゲート端子が、電気素子１０１における第２端子を構成している。
【００７２】
上述の構成から分かるように、図５に示す測定系では、トランジスタ１０４のゲートリーク電流を測定することが可能である。
【００７３】
図６に示す測定系は、図４（Ａ）と一部の構成が異なる測定系である。具体的には、図６に示す測定系は、トランジスタ１０４と直列に接続されたトランジスタ１０８を有する。また、図４（Ａ）における電位Ｖ３を与える電源は、図６では、電位Ｖ２を与える電源と共通化されている。ここでは、図４（Ａ）の構成と異なる点について説明する。
【００７４】
トランジスタ１０４のソース端子（またはドレイン端子）と、容量素子１０２の第２端子と、トランジスタ１０５のドレイン端子（またはソース端子）は、電源（Ｖ２を与える電源）に接続されている。また、トランジスタ１０４のドレイン端子（またはソース端子）と、トランジスタ１０８のソース端子（またはドレイン端子）と、容量素子１０２の第１端子と、トランジスタ１０５のゲート端子とは、電気的に接続されている。また、トランジスタ１０８のドレイン端子（またはソース端子）と、トランジスタ１０６のソース端子（またはドレイン端子）と、トランジスタ１０６のゲート端子は、電源（Ｖ１を与える電源）に接続されている。また、トランジスタ１０６のドレイン端子（またはソース端子）と、トランジスタ１０５のソース端子（またはドレイン端子）とは電気的に接続されている。
【００７５】
なお、トランジスタ１０４のゲート端子には、トランジスタ１０４のオン状態とオフ状態を制御する電位Ｖｅｘｔ＿ｂ２が供給され、トランジスタ１０８のゲート端子には、トランジスタ１０８のオン状態とオフ状態を制御する電位Ｖｅｘｔ＿ｂ１が供給される。
【００７６】
上述の構成から分かるように、図６に示す測定系では、トランジスタ１０４とトランジスタ１０８が直列に接続されている。このため、トランジスタ１０４により、ノードＡの電位を電位Ｖ２とするための充放電が可能であり、トランジスタ１０８により、ノードＡの電位を電位Ｖ１とするための充放電を行うことが可能である。つまり、このような構成により、電位Ｖｅｘｔ＿ｂ１、Ｖｅｘｔ＿ｂ２を変化させるだけで、複数の電位をノードＡの電位として設定することが可能である。
【００７７】
〈タイミングチャート〉
上記測定系における各電位の関係（タイミングチャート）を図７に示す。ここでは、測定系に応じて、２種類のタイミングチャートを示す。
【００７８】
図７（Ａ）は、図４（Ａ）に係る測定系を用いる場合のタイミングチャートの一例である。初期化期間において、電位Ｖｅｘｔ＿ｂは、トランジスタ１０４がオン状態となるような電位とする。ここでは、電位Ｖｅｘｔ＿ｂを高電位としている。この状態では、トランジスタ１０４のソースとドレインの間に電流が流れるため、電位Ｖ３によってノードＡが充電される。初期化期間において、Ｖ３は、ノードＡが所望の電位となるような電位とする。
【００７９】
その後の測定期間においては、電位Ｖｅｘｔ＿ｂを、トランジスタ１０４がオフ状態となるような電位とする。また、電位Ｖ３は、ノードＡに電荷が流れ込み、またはノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ３を低電位とする。なお、ノードＡの充電状態を保持するためには、電位Ｖｅｘｔ＿ｂを変化させた後に電位Ｖ３を変化させることが望ましい。
【００８０】
なお、図７（Ａ）では、初期化期間においてＶ３およびＶｅｘｔ＿ｂはいずれも高電位であり、測定期間においてＶ３およびＶｅｘｔ＿ｂはいずれも低電位であるが、開示する発明の一態様はこれに限定されない。初期化期間と測定期間の電位の関係を逆転させることも可能である。
【００８１】
なお、図７（Ａ）に示すタイミングチャートは、図４（Ｂ）や図４（Ｃ）に係る測定系を用いる場合にも適用することが可能である。
【００８２】
図７（Ｂ）は、図６に係る測定系を用いる場合のタイミングチャートの一例である。初期化期間において、まず、電位Ｖｅｘｔ＿ｂ２を、トランジスタ１０４がオン状態となるような電位とする。これによって、ノードＡの電位はＶ２、すなわち低電位（ＶＳＳ）となる。その後、電位Ｖｅｘｔ＿ｂ２を、トランジスタ１０４がオフ状態となるような電位として、トランジスタ１０４をオフ状態とする。そして、次に、電位Ｖｅｘｔ＿ｂ１を、トランジスタ１０８がオン状態となるような電位とする。これによって、ノードＡの電位はＶ１、すなわち高電位（ＶＤＤ）となる。その後、電位Ｖｅｘｔ＿ｂ１を、トランジスタ１０８がオフ状態となるような電位とする。これによって、ノードＡがフローティング状態になり、初期化期間が終了する。
【００８３】
その後の測定期間においては、電位Ｖ１および電位Ｖ２を、ノードＡに電荷が流れ込み、またはノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ１および電位Ｖ２を低電位（ＶＳＳ）とする。ただし、出力電位Ｖｏｕｔを測定するタイミングにおいては、出力回路を動作させる必要が生じるため、一時的にＶ１を高電位（ＶＤＤ）とする。
【００８４】
先の実施の形態において示した方法などに、上述の動作によって得られた情報を適用することで、トランジスタを流れるオフ電流を算出することができる。
【００８５】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【００８６】
（実施の形態３）
本実施の形態では、先の実施の形態において示した測定系の変形例などについて図８乃至図１０を参照して説明する。以下に示す測定系の構成は、特性評価用回路の構成として採用することが可能である。
【００８７】
〈測定系〉
図８に示す測定系は、図１と一部の構成が異なる測定系である。図１の構成と異なる点について説明する。図８に示す構成は、図１に示す構成に加えて、電気素子１０９を有している。電気素子１０９は、第１端子と第２端子を有する。
【００８８】
図８において、電気素子１０１の第２端子は、電気素子１０９の第１端子と、容量素子１０２の第１端子と、出力回路１０３の入力端子とに接続されている。また、電気素子１０９の第２端子は電源または信号源に接続されている。また、電気素子１０１の第１端子と容量素子１０２の第２端子は電源または信号源に接続されている。
【００８９】
上記において、電気素子１０１の第１端子及び容量素子１０２の第２端子には、電源または信号源からＶ３が与えられる。また、電気素子１０９の第２端子には、電源または信号源からＶ４が与えられる。また、出力回路１０３の第１端子には電源または信号源からＶ１が与えられ、出力回路１０３の第２端子には電源または信号源からＶ２が与えられ、出力回路１０３の出力端子からは、電位Ｖｏｕｔが出力される。
【００９０】
図９に示す測定系は、図８を具体的に示す測定系であり、図６に示す測定系と一部の構成が異なる測定系である。図６に示す測定系は、トランジスタ１０４を用いて電荷注入とリーク電流の評価と行う構成としているのに対し、図９に示す測定系は、電荷を注入するためのトランジスタと、リーク電流の評価を行うトランジスタとを別に設ける構成としている。ここでは、トランジスタ１０４はリーク電流の評価用のトランジスタであり、トランジスタ１１０は電荷注入用のトランジスタである。
【００９１】
電荷注入用のトランジスタと、評価用のトランジスタとを別々に設けることにより、電荷注入の際に、評価用のトランジスタを常にオフ状態に保つことが可能である。電荷注入用のトランジスタを設けない場合には、電荷注入の際に、評価用トランジスタを一度オン状態にする必要があるが、オン状態からオフ状態の定常状態に到るまでに時間を要するような素子では、測定に時間を要してしまう。
【００９２】
また、電荷注入用のトランジスタと、評価用のトランジスタとを別に設けることにより、それぞれのトランジスタを適切なサイズとすることができる。例えば、評価用トランジスタのチャネル幅Ｗを、電荷注入用トランジスタのチャネル幅Ｗよりも大きくすることが好ましい。評価用トランジスタのチャネル幅Ｗを、電荷注入用のトランジスタのチャネル幅Ｗよりも大きくすることにより、評価用トランジスタのリーク電流以外のリーク電流成分を相対的に小さくすることができる。その結果、評価用トランジスタのリーク電流を高い精度で測定することができる。同時に、評価用トランジスタを一度オン状態とする必要がないため、チャネル形成領域の電荷の一部がノードＡに流れ込むことによるノードＡの電位変動の影響もない。
【００９３】
一方、電荷注入用トランジスタのチャネル幅Ｗを、評価用トランジスタのチャネル幅Ｗよりも小さくすることにより、電荷注入用トランジスタのリーク電流を相対的に小さくすることができる。また、電荷注入の際に、チャネル形成領域の電荷の一部がノードＡに流れ込むことによるノードＡの電位変動の影響も小さい。
【００９４】
図９に示す測定系は、トランジスタ１０４のドレイン端子（またはソース端子）と、トランジスタ１１０のソース端子（またはドレイン端子）と、容量素子１０２の第１端子とは、トランジスタ１０６のゲート端子に接続されている。また、トランジスタ１０４のソース端子（またはドレイン端子）と、容量素子１０２の第２端子とは、接続されている。また、トランジスタ１１０のドレイン端子（またはソース端子）は電源に接続されており、トランジスタ１０６のソース端子（またはドレイン端子）は電源に接続されており、トランジスタ１０５のドレイン端子（またはソース端子）は電源に接続されている。
【００９５】
また、図９に示す測定系は、トランジスタ１０４のソース端子（またはドレイン端子）には、電源から電位Ｖ４が与えられ、トランジスタ１１０のドレイン端子（またはソース端子）には、電源からＶ３が与えられる。また、トランジスタ１０６のソース端子（またはドレイン端子）には、電源からＶ１が与えられ、トランジスタ１０５のドレイン端子（またはソース端子）には、電源からＶ２が与えられる。また、トランジスタ１０５のソース端子（またはドレイン端子）が接続されて、出力回路１０３の出力端子に相当する端子から、出力電位Ｖｏｕｔが出力される。
【００９６】
上記において、トランジスタ１１０のゲート端子には、トランジスタ１１０のオン状態とオフ状態を制御する電位Ｖｅｘｔ＿ｃが供給され、トランジスタ１０４のゲート端子には、評価用トランジスタの状態を制御する電位Ｖｅｘｔ＿ｂが供給され、トランジスタ１０５のゲート端子には、出力回路１０３の調整を行う電位Ｖｅｘｔ＿ａが供給される。
【００９７】
〈タイミングチャート〉
図９に係る測定系における各電位の関係（タイミングチャート）を図１０に示す。書き込み期間において、Ｖｅｘｔ＿ｂを、トランジスタ１０４がオフ状態となるような電位ＶＬとする。また、Ｖ４を書き込み電位Ｖｗとした後、Ｖｅｘｔ＿ｃを一定期間トランジスタ１１０がオン状態となる電位ＶＨとする。これによって、ノードＡに電荷が蓄積される。例えば、電位ＶＨが電位Ｖｗと電荷注入用トランジスタのしきい値電圧の和より大きければ、ノードＡの電位はＶｗとなる。その後、Ｖｅｘｔ＿ｃを、トランジスタ１１０をオフ状態となるような電位ＶＬとする。その後、Ｖ４を電位ＶＳＳとする。以上で書き込み期間を終え、保持期間となる。保持期間中に、ノードＡが保持する電荷量の変化に起因して生じるノードＡの電位の変化量の測定を行う。電位の変化量から、評価用トランジスタの第１端子と第２端子との間を流れる電流値を算出することができる。以上により、ノードＡの電荷の蓄積とノードＡの電位の変化量の測定とを行うことができる。
【００９８】
ノードＡの電荷の蓄積とノードＡの電位の変化量の測定とは繰り返し行うことが好ましい。ノードＡの電荷の蓄積とノードＡの電位の変化量の測定とを繰り返し行うことにより、測定した電流値が、定常状態における値であることを確認することができる。言い換えると、ノードＡを流れる電流ＩＡのうち、過渡電流（測定開始後から時間経過とともに減少していく電流成分）を除くことができる。その結果、より高い精度でリーク電流を測定することができる。
【００９９】
また、一つの書き込み期間と一つの保持期間をあわせて一つの測定期間と呼ぶとき、電位Ｖｗが異なる測定期間が連続しても良い。このようにすることで、評価用トランジスタのオフ状態への影響を小さく抑えつつ、所望のノードＡの電位に対するリーク電流を測定することが可能である。
【０１００】
また、特に微小なリーク電流を測定する場合には、ノードＡの容量成分は小さいことが好ましい。容量素子１０２は設けなくても良い。また、評価用トランジスタのソース端子（またはドレイン端子）とゲート端子間の寄生容量も小さいことが好ましい。例えば、ゲート電極とソース電極間のオーバーラップを有さない構造とすることが好ましい。
【０１０１】
以上に示す方法により、電気素子を流れる微小な電流を測定することができる。例えば、本実施の形態において示した方法により、１ｚＡ（ゼプトアンペア：１ｚＡは１０−２１Ａ）以下、さらに１ｙＡ（ヨクトアンペア：１ｙＡは１０−２４Ａ）以下の電流値を測定することも可能である。
【０１０２】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１０３】
（実施の形態４）
本実施の形態では、先の実施の形態において示した測定系の変形例などについて図１１を参照して説明する。以下に示す測定系の構成は、特性評価用回路の構成として採用することが可能である。なお、以下に示す測定系は一例に過ぎず、開示する発明がこれに限定して解釈されるものではない。
【０１０４】
〈測定系〉
図１１に示す測定系は、図１に類似の測定系が複数（ｎ個）並列に接続された構成になっている。すなわち、図１１に示す測定系は、電気素子１０１（１）〜１０１（ｎ）、容量素子１０２（１）〜１０２（ｎ）、出力回路１０３（１）〜１０３（ｎ）を有する。
【０１０５】
各素子の接続関係は、図１に示す測定系と同様である。詳細は、先の実施の形態を参酌すればよい。ただし、図１１に示す測定系では、電気素子１０１（１）〜１０１（ｎ）はそれぞれ第３端子を有し、電気素子１０１（１）〜１０１（ｎ）のコンダクタンスを制御するために、電気素子１０１（１）〜１０１（ｎ）の第３端子には電位Ｖｅｘｔ＿ｂが与えられる。また、出力回路１０３（１）〜１０３（ｎ）はそれぞれ第２入力端子を有し、第２入力端子には電位Ｖｅｘｔ＿ａが与えられる。
【０１０６】
なお、本実施の形態では、図１に類似の測定系を複数並列に接続する場合について説明するが、図８に類似の測定系を複数並列に接続することもできる。
【０１０７】
〈電流測定方法〉
基本的な電流測定方法は、先の実施の形態に示した方法と同様である。詳細については先の実施の形態を参酌すればよい。
【０１０８】
本実施の形態に示す測定系を用いる場合には、電源などを並列化した複数の測定系で共有しているため、少ないリソースで多数の測定を行うことが可能というメリットがある。開示する発明の一態様に係る電流測定方法は、経時的な電位変化の測定を基礎とするものであるため、測定には時間を要する場合がある。この点、本実施の形態に示すような並列化の効果は大きい。
【０１０９】
また、外部から入力される電位Ｖ１、電位Ｖ２、電位Ｖ３、電位Ｖｅｘｔ＿ａ、電位Ｖｅｘｔ＿ｂなどにはノイズ成分が存在するところ、並列化した複数の回路間の出力電位の差分を取ることにより、ノイズ成分の影響を低減することが可能である。
【０１１０】
また、並列化した複数の測定系において、電気素子や容量素子の条件を変更することにより、電気素子に流れる電流を、電気素子以外を流れる電流や寄生容量によらずに求めることが可能になるため、電流測定の精度を高めることが可能である。
【０１１１】
〈電流成分Ｉｌｅａｋの除去法〉
以下では、一例として、電気素子以外を流れる電流によらずに電気素子を流れる電流を求める方法について説明する。なお、ここでは、並列化した各測定系において、ノードＡに付加された容量（容量素子による容量を含む）は等しいものとして、各電気素子の条件を変更する場合を考える。
【０１１２】
例えば、電気素子のパラメータのうち、電気素子を流れる電流と比例関係にあるパラメータαにつき、α１を採用した測定系１およびα２を採用した測定系２を用意する。なお、電気素子がトランジスタの場合、このようなパラメータαとしては、チャネル幅Ｗなどがある。
【０１１３】
先の実施の形態において示したように、ノードＡの電流は、電気素子を流れる電流Ｉｄｅｖと、他の電流成分Ｉｌｅａｋの和で表現されるから、測定系１のノードＡ（１）の電流ＩＡ１および測定系２のノードＡ（２）の電流ＩＡ２は、単位αあたりのノードＡの電流Ｉｄｅｖ０（つまり、測定系１における電流：Ｉｄｅｖ＝Ｉｄｅｖ０・α１、測定系２における電流：Ｉｄｅｖ＝Ｉｄｅｖ０・α２）を用いて、次式のように表される。
【０１１４】
【数４】
2011237418.tif 000006
【０１１５】
【数５】
2011237418.tif 000007
【０１１６】
つまり、Ｉｄｅｖ０は次式で表されることになる。
【０１１７】
【数６】
2011237418.tif 000008
【０１１８】
上記式より、Ｉｄｅｖ０は電流成分Ｉｌｅａｋを含まない。このため、測定系に未知のＩｌｅａｋが存在する場合であっても、電気素子に流れる電流を精度良く求めることが可能である。なお、ＩＡ１やＩＡ２はノードＡの電位に依存するため、ノードＡの電位ＶＡ１とＶＡ２が概ね等しいデータ間で解析を行うことが望ましい。つまり、並列化した複数の測定系を構成する出力回路が同様の構成を有すので、Ｖｏｕｔ１とＶｏｕｔ２が概ね等しいデータ間において解析を行えばよい。
【０１１９】
〈寄生容量成分の除去法〉
以下では、一例として、寄生容量成分Ｃ’によらずに電気素子を流れる電流を求める方法について説明する。なお、ここでは、並列化した各測定系において、電気素子は同等のものであるとして、ノードＡに付加された容量素子の条件を変更する場合を考える。
【０１２０】
例えば、容量素子の容量値として、Ｃ１を採用した測定系１およびＣ２を採用した測定系２を用意する。つまり、測定系１において、ノードＡ（１）に付加された容量値は、寄生容量成分を含めＣ１＋Ｃ’と表され、測定系２において、ノードＡ（２）に付加された容量値は、寄生容量成分を含めＣ２＋Ｃ’と表されることになる。
【０１２１】
電気素子の電流ＩＡは、ノードＡの電位が同じであれば、ノードＡに付加された容量の値には依存しないから、ＩＡ１＝ＩＡ２を満たす。つまり、ＩＡ１およびＩＡ２を展開することにより、次式を得る。
【０１２２】
【数７】
2011237418.tif 000009
【０１２３】
つまり、Ｃ’は次式で表されることになる。
【０１２４】
【数８】
2011237418.tif 000010
【０１２５】
そして、電気素子の電流ＩＡは、上述のＣ’を代入して次式で表される。
【０１２６】
【数９】
2011237418.tif 000011
【０１２７】
上記式より、ＩＡはＣ１、Ｃ２以外の容量成分を含まない。このため、測定系に未知のＣ’が存在する場合であっても、電気素子に流れる電流ＩＡを精度良く求めることが可能である。なお、ＩＡ１やＩＡ２はノードＡの電位に依存するため、ノードＡの電位ＶＡ１とＶＡ２が概ね等しいデータ間で解析を行うことが望ましい。つまり、並列化した複数の測定系を構成する出力回路が同様の構成を有するので、Ｖｏｕｔ１とＶｏｕｔ２が概ね等しいデータ間において解析を行えばよい。
【０１２８】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１２９】
（実施の形態５）
先の実施の形態において説明した電流測定方法を用いて、電気素子が所定の特性を有するか否かを検査することが可能である。
【０１３０】
例えば、電気素子として容量素子を採用することにより、容量素子の端子間をリークする電流が基準値を満たしているか否かを検査することが可能である。また、電気素子としてトランジスタを採用することにより、トランジスタのオフ電流が基準値を満たしているか否か、トランジスタのゲートリーク電流が基準値を満たしているか否か、などを検査することができる。
【０１３１】
また、当該検査方法を、半導体装置の作製工程おいて用いることで、半導体装置の不良を的確に発見することが可能である。
【０１３２】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１３３】
（実施の形態６）
先の実施の形態において説明した電流測定方法を用いて、電気素子のパラメータを決定することにより、適した特性を備えた半導体装置を提供することが可能である。
【０１３４】
例えば、トランジスタのオフ電流を正確に測定することで、液晶表示装置をはじめとする電荷保持型の半導体装置におけるトランジスタのチャネル幅Ｗの最適値や、最低駆動周波数などを求めることが可能である。これにより、消費電力を低減した半導体装置を実現することが可能である。
【０１３５】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１３６】
（実施の形態７）
本実施の形態では、酸化物半導体（特に非晶質構造）を用いた半導体装置の作製方法について、図１２を用いて説明する。本実施の形態で示す半導体装置は、上述の実施の形態に示す電気素子１０１（例えば、トランジスタ１０４）として、適用することができる。なお、以下では、トップゲート型のトランジスタを例に挙げて説明するが、トランジスタの構成をトップゲート型に限る必要はない。
【０１３７】
まず、基板２００上に絶縁層２０２を形成する。それから、絶縁層２０２上に酸化物半導体層２０６を形成する（図１２（Ａ）参照）。
【０１３８】
基板２００は、例えば、ガラス基板を用いることができる。ガラス基板は、無アルカリガラス基板であることが望ましい。無アルカリガラス基板として、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等のガラス材料が用いられる。基板２００は、ガラス基板の他にも、セラミック基板、石英基板、サファイア基板等の絶縁体でなる絶縁性基板や、シリコン等の半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性基板の表面を絶縁材料で被覆したもの、を用いることができる。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、耐熱温度が一般的に低い傾向があるが、後の作製工程に耐えられるのであれば、基板２００として用いることが可能である。
【０１３９】
絶縁層２０２は下地として機能するものであり、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、絶縁層２０２は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。なお、絶縁層２０２は、できるだけ水素や水を含まないように形成することが望ましい。
【０１４０】
酸化物半導体層としては、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系の材料、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
【０１４１】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
【０１４２】
中でも、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体装置に用いる半導体材料としては好適である。
【０１４３】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料の代表例としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記されるものがある。また、Ｇａに代えてＭを用い、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）のように表記される酸化物半導体材料がある。ここで、Ｍは、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）などから選ばれた一の金属元素または複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、ＧａおよびＡｌ、ＧａおよびＦｅ、ＧａおよびＮｉ、ＧａおよびＭｎ、ＧａおよびＣｏなどを適用することができる。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも一例に過ぎないことを付記する。
【０１４４】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【０１４５】
酸化物半導体層２０６をスパッタリング法で作製するためのターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）の組成式で表されるものを用いればよい。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲットなどを用いても良い。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］（ｘ＝１、ｙ＝０．５）の組成比を有するターゲットや、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ比］（ｘ＝１、ｙ＝２）の組成比を有するターゲットや、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：０：２［ｍｏｌ比］（ｘ＝０、ｙ＝１）の組成比を有するターゲットを用いることもできる。
【０１４６】
本実施の形態では、非晶質構造の酸化物半導体層２０６を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いるスパッタ法により形成することとする。
【０１４７】
金属酸化物ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上である。相対密度の高い金属酸化物ターゲットを用いることにより、緻密な構造の酸化物半導体層２０６を形成することが可能である。
【０１４８】
酸化物半導体層２０６の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、１ｐｐｍ以下（望ましくは１０ｐｐｂ以下）にまで除去された高純度ガス雰囲気を用いるのが好適である。
【０１４９】
酸化物半導体層２０６の形成の際には、例えば、減圧状態に保持された処理室内に基板を保持し、基板の温度が１００℃以上５５０℃未満、好ましくは２００℃以上４００℃以下となるように基板を熱する。そして、処理室内の水分を除去しつつ、水素や水などが除去されたスパッタリングガスを導入し、上記ターゲットを用いて酸化物半導体層２０６を形成する。基板を熱しながら酸化物半導体層２０６を形成することにより、酸化物半導体層２０６に含まれる不純物を低減することができる。また、スパッタリングによる損傷を軽減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボ分子ポンプにコールドトラップを加えたものを用いてもよい。クライオポンプを用いて排気することで、処理室から水素や水などが除去されるため、酸化物半導体層２０６中の不純物濃度を低減できる。
【０１５０】
酸化物半導体層２０６の形成条件としては、例えば、基板とターゲットの間との距離が１７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素１００％）雰囲気、またはアルゴン（アルゴン１００％）雰囲気、または酸素とアルゴンの混合雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると、ごみ（成膜時に形成される粉状の物質など）を低減でき、膜厚分布も均一となるため好ましい。酸化物半導体層２０６の厚さは、２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下とする。ただし、適用する酸化物半導体材料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択すればよい。
【０１５１】
なお、酸化物半導体層２０６をスパッタリング法により形成する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、絶縁層２０２の表面の付着物を除去するのが好適である。ここで、逆スパッタリングとは、通常のスパッタリングにおいては、スパッタリングターゲットにイオンを衝突させるところ、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによる雰囲気を適用してもよい。
【０１５２】
次に、マスクを用いたエッチングなどの方法によって酸化物半導体層２０６を加工して、島状の酸化物半導体層２０６ａを形成する。
【０１５３】
酸化物半導体層２０６のエッチングには、ドライエッチング、ウェットエッチングのいずれを用いても良い。もちろん、その両方を組み合わせて用いることもできる。酸化物半導体層を所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度等）は適宜設定する。
【０１５４】
ドライエッチングに用いるエッチングガスには、例えば、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）などがある。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いても良い。
【０１５５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）は適宜設定する。
【０１５６】
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）などのエッチング液を用いてもよい。
【０１５７】
その後、酸化物半導体層２０６ａに対して、熱処理（第１の熱処理）を行うことが望ましい。この第１の熱処理によって酸化物半導体層２０６ａ中の、過剰な水素（水や水酸基を含む）を除去し、酸化物半導体層の構造を整え、酸化物半導体層２０６ａ中のエネルギーギャップ中の欠陥準位を低減することができる。第１の熱処理の温度は、例えば、３００℃以上５５０℃未満、または４００℃以上５００℃以下とする。なお、熱処理をエッチング後に行う場合には、ウェットエッチングを用いる場合であっても、エッチングにかかる時間を短縮することができるというメリットがある。
【０１５８】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に基板２００を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層２０６ａは大気に触れさせず、水や水素の混入が生じないようにする。
【０１５９】
熱処理装置は電気炉に限る必要はなく、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１６０】
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に基板を投入し、数分間熱した後、当該不活性ガス雰囲気から基板を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、短時間の熱処理であるため、基板の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。
【０１６１】
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【０１６２】
いずれにしても、第１の熱処理によって不純物を低減し、ｉ型化または実質的にｉ型化された酸化物半導体層２０６ａを形成することで、極めて優れた特性のトランジスタを実現することができる。
【０１６３】
なお、第１の熱処理は、島状の酸化物半導体層２０６ａに加工する前の酸化物半導体層２０６に行うこともできる。その場合には、第１の熱処理後に、加熱装置から基板２００を取り出し、フォトリソグラフィ工程を行うことになる。
【０１６４】
第１の熱処理には水素や水を除去する効果があるから、第１の熱処理を、脱水化処理、脱水素化処理などと呼ぶこともできる。当該脱水化処理、脱水素化処理は、酸化物半導体層の形成後や酸化物半導体層２０６ａ上にソース電極またはドレイン電極を積層させた後、などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
【０１６５】
次に、酸化物半導体層２０６ａに接するように導電層を形成する。そして、導電層を選択的にエッチングして、ソース電極またはドレイン電極２０８ａ、ソース電極またはドレイン電極２０８ｂを形成する（図１２（Ｂ）参照）。
【０１６６】
導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電層の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択された材料を用いてもよい。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素を単数、または複数組み合わせた材料を用いてもよい。導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
【０１６７】
また、導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、または、これらの金属酸化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。
【０１６８】
次に、酸化物半導体層２０６ａの一部に接するゲート絶縁層２１２を形成する（図１２（Ｃ）参照）。ゲート絶縁層２１２は、プラズマＣＶＤ法などのＣＶＤ法やスパッタリング法等を用いて形成することができる。また、ゲート絶縁層２１２は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ガリウムなどを含むように形成するのが好適である。ゲート絶縁層２１２は、単層構造としても良いし、積層構造としても良い。また、その厚さは特に限定されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。
【０１６９】
ゲート絶縁層２１２の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、ゲート絶縁層２１２が酸素を含む場合、酸化物半導体層２０６ａに酸素を供給し、該酸化物半導体層２０６ａの酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することもできる。
【０１７０】
なお、本実施の形態では、ゲート絶縁層２１２の形成後に第２の熱処理を行っているが、第２の熱処理のタイミングはこれに特に限定されない。
【０１７１】
次に、ゲート絶縁層２１２上において酸化物半導体層２０６ａと重畳する領域にゲート電極２１４を形成する（図１２（Ｄ）参照）。ゲート電極２１４は、ゲート絶縁層２１２上に導電層を形成した後に、当該導電層をパターニングすることによって形成することができる。ゲート電極２１４となる導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。詳細は、ソース電極またはドレイン電極２０８ａなどの場合と同様であり、これらの記載を参酌できる。
【０１７２】
次に、ゲート絶縁層２１２およびゲート電極２１４上に、層間絶縁層２１６および層間絶縁層２１８を形成する（図１２（Ｅ）参照）。層間絶縁層２１６および層間絶縁層２１８は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル等の無機絶縁材料を含む材料を用いて形成することができる。なお、本実施の形態では、層間絶縁層２１６と層間絶縁層２１８の積層構造としているが、開示する発明の一態様はこれに限定されない。１層としても良いし、３層以上の積層構造としても良い。
【０１７３】
なお、上記層間絶縁層２１８は、その表面が平坦になるように形成することが望ましい。表面が平坦になるように層間絶縁層２１８を形成することで、層間絶縁層２１８上に、電極や配線などを好適に形成することができるためである。
【０１７４】
以上により、高純度化された酸化物半導体層２０６ａを用いたトランジスタ２５０が完成する（図１２（Ｅ）参照）。
【０１７５】
図１２（Ｅ）に示すトランジスタ２５０は、基板２００上に絶縁層２０２を介して設けられた酸化物半導体層２０６ａと、酸化物半導体層２０６ａと電気的に接続するソース電極またはドレイン電極２０８ａ、ソース電極またはドレイン電極２０８ｂと、酸化物半導体層２０６ａ、ソース電極またはドレイン電極２０８ａ、ソース電極またはドレイン電極２０８ｂを覆うゲート絶縁層２１２と、ゲート絶縁層２１２上のゲート電極２１４と、ゲート絶縁層２１２及びゲート電極２１４上の層間絶縁層２１６と、層間絶縁層２１６上の層間絶縁層２１８とを有する。
【０１７６】
本実施の形態において示すトランジスタ２５０では、酸化物半導体層２０６ａが高純度化されているため、その水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下となる。また、酸化物半導体層２０６ａのキャリア密度は、一般的なシリコンウェハにおけるキャリア密度（１×１０１４ａｔｏｍｓ／ｃｍ３程度）と比較して、十分に小さい値（例えば、１×１０１２ａｔｏｍｓ／ｃｍ３未満、より好ましくは、１．４５×１０１０ａｔｏｍｓ／ｃｍ３未満）をとる。そして、これにより、オフ電流が十分に小さくなる。例えば、チャネル長が１０μｍであり、酸化物半導体層の膜厚が３０ｎｍの場合において、ドレイン電圧が１Ｖ〜１０Ｖ程度の範囲である場合、オフ電流（ゲート−ソース間の電圧を０Ｖ以下としたときのドレイン電流）は、１×１０−１３Ａ以下となる。そこで、上述の実施の形態に示す電流測定方法を用いることによって、トランジスタ２５０の室温でのオフ電流密度（オフ電流をトランジスタのチャネル幅で除した値）は１×１０−２３Ａ／μｍ（１０ｙＡ／μｍ）から１×１０−２２Ａ／μｍ（１００ｙＡ／μｍ）程度と、求めることができる。
【０１７７】
なお、上述のトランジスタの特性は、オフ電流やオフ電流密度以外にも、オフ抵抗（トランジスタがオフのときの抵抗値）やオフ抵抗率（トランジスタがオフのときの抵抗率）を用いて表現することができる。ここで、オフ抵抗Ｒは、オフ電流とドレイン電圧を用いて、オームの法則から求められる値である。また、オフ抵抗率ρは、チャネル形成領域の断面積Ａとチャネル長Ｌを用いて、ρ＝ＲＡ／Ｌから求められる値である。具体的には、上述の場合、オフ抵抗率は１×１０９Ω・ｍ以上（または１×１０１０Ω・ｍ以上）となる。なお、断面積Ａは、酸化物半導体層の厚さｄ、チャネル幅Ｗを用いて、Ａ＝ｄＷで表現される。
【０１７８】
このように高純度化され、真性化された酸化物半導体層２０６ａを用いることで、トランジスタのオフ電流を十分に低減することができる。
【０１７９】
本実施の形態で作製したトランジスタ２５０は、酸化物半導体層２０６ａが高純度化されているため、オフ電流は１×１０−１３Ａ以下となる。このような場合、従来の技術では、測定可能なオフ電流の下限値が１０ｆＡ程度であったため、本実施の形態で作製したようなトランジスタのオフ電流の値を正確に測定することは困難であった。
【０１８０】
前述の実施の形態に示す電流測定方法では、電流を直接的に測定するのではなく、時間の経過に伴う電位変化を測定することにより、微小電流の測定を実現している。これによって、従来では困難であった１０ｆＡ以下の電流の測定が可能となり、例えば、１ｚＡ以下の電流値でさえも測定することが可能である。そして、上述の電流測定方法を検査方法に適用し、トランジスタの作製工程中に組み込むことで、トランジスタが所定の特性を有するか、否か、を検査し、トランジスタの不良を的確に発見することができる。また、上述の実施の形態に示す電流測定方法を用いることによって得られた電流値の情報を元に、トランジスタのパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体装置を製造することができる。
【０１８１】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１８２】
（実施の形態８）
本実施の形態では、酸化物半導体を用いた半導体装置の作製方法について、図１３を用いて説明する。本実施の形態では、酸化物半導体層として、結晶領域を有する第１の酸化物半導体層と、第１の酸化物半導体層の結晶領域から結晶成長させた第２の酸化物半導体層を用いる場合について、詳細に説明する。本実施の形態で示す半導体装置は、上述の実施の形態に示す電気素子１０１（例えば、トランジスタ１０４）として、適用することができる。なお、以下では、トップゲート型のトランジスタを例に挙げて説明するが、トランジスタの構成をトップゲート型に限る必要はない。
【０１８３】
まず、基板３００上に絶縁層３０２を形成する。それから、絶縁層３０２上に第１の酸化物半導体層を成膜し、第１の熱処理によって少なくとも第１の酸化物半導体層の表面を含む領域を結晶化させて、第１の酸化物半導体層３０４を形成する（図１３（Ａ）参照）。
【０１８４】
基板３００は、先の実施の形態における基板２００と同様の基板を用いることができる。詳細については、先の実施の形態を参酌すればよい。
【０１８５】
絶縁層３０２は下地として機能するものであり、先の実施の形態における絶縁層２０２と同様に形成することができる。詳細については、先の実施の形態を参酌すればよい。なお、絶縁層３０２は、できるだけ水素や水を含まないように形成することが望ましい。
【０１８６】
第１の酸化物半導体層は、先の実施の形態における酸化物半導体層２０６と同様に形成することができる。第１の酸化物半導体層及びその成膜方法の詳細については、先の実施の形態を参酌すればよい。ただし、本実施の形態では、第１の熱処理によって第１の酸化物半導体層を意図的に結晶化させるため、結晶化が生じやすい酸化物半導体を用いて第１の酸化物半導体層を形成することが望ましい。このような酸化物半導体としては、例えば、ＺｎＯなどが挙げられる。また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体であっても、例えば、Ｚｎの濃度の高いものは結晶化しやすく、Ｚｎの金属元素（Ｉｎ、Ｇａ、Ｚｎ）に占める割合が６０％以上のものは、この目的に用いるには望ましい。また、第１の酸化物半導体層の厚さは、３ｎｍ以上１５ｎｍ以下とするのが望ましい。本実施の形態では一例として５ｎｍの厚さとする。ただし、適用する酸化物半導体材料や半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択すればよい。
【０１８７】
第１の熱処理の温度は、５５０℃以上８５０℃以下、好ましくは６００℃以上７５０℃以下とする。また、熱処理の時間は、１分以上２４時間以下とすることが望ましい。なお、熱処理の温度や、熱処理の時間は、酸化物半導体の種類などによって異なる。また、第１の熱処理の雰囲気は、水素や水などを含まない雰囲気とすることが望ましい。例えば、水が十分に除去された、窒素、酸素、希ガス（ヘリウム、ネオン、アルゴン等）雰囲気とすることができる。
【０１８８】
熱処理装置は、電気炉の他、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いることができる。例えば、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１８９】
上述の第１の熱処理によって、少なくとも第１の酸化物半導体層の表面を含む領域が結晶化する。当該結晶領域は、第１の酸化物半導体層表面から、第１の酸化物半導体層内部に向かって結晶成長が進行することにより形成される領域である。なお、当該結晶領域は、平均厚さが２ｎｍ以上１０ｎｍ以下の板状結晶を含む場合がある。また、当該結晶領域は、酸化物半導体層の表面に対して略垂直な方向にｃ軸配向する結晶を含む場合がある。ここで、略垂直とは、垂直方向から±１０°以内の状態を言うものとする。
【０１９０】
また、第１の熱処理によって結晶領域を形成すると共に、第１の酸化物半導体層中の水素（水や水酸基を含む）などを除去することが望ましい。水素などの除去を行う場合には、純度が、６Ｎ（９９．９９９９％）以上（即ち不純物の濃度が１ｐｐｍ以下）の窒素、酸素、希ガス（ヘリウム、ネオン、アルゴン等）雰囲気において第１の熱処理を行うと良い。より望ましくは、純度が７Ｎ（９９．９９９９９％）以上（即ち不純物の濃度が０．１ｐｐｍ以下）の雰囲気である。また、Ｈ２Ｏが２０ｐｐｍ以下の超乾燥空気中で、好ましくは、Ｈ２Ｏが１ｐｐｍ以下の超乾燥空気中で、第１の熱処理を行っても良い。
【０１９１】
また、第１の熱処理により結晶領域を形成すると共に、第１の酸化物半導体層に酸素を供給することが望ましい。例えば、熱処理の雰囲気を酸素雰囲気などに変更することで、第１の酸化物半導体層に酸素を供給することができる。
【０１９２】
本実施の形態では、第１の熱処理として、窒素雰囲気下で７００℃、１時間の熱処理を行って酸化物半導体層から水素などを除去した後、雰囲気を酸素雰囲気に切り替えることで、第１の酸化物半導体層内部に酸素を供給する。なお、第１の熱処理の主たる目的は結晶領域の形成にあるから、水素などの除去や、酸素の供給を目的とする処理は別に行うこともできる。例えば、水素などを除去するため熱処理や、酸素を供給する処理を行った後に、結晶化のための熱処理を行うことが可能である。
【０１９３】
このような第１の熱処理によって、結晶領域を有し、水素（水や水酸基を含む）などが除去され、酸素が供給された第１の酸化物半導体層が得られる。
【０１９４】
次に、少なくとも表面を含む領域に結晶領域を有する第１の酸化物半導体層３０４上に、第２の酸化物半導体層３０５を形成する（図１３（Ｂ）参照）。
【０１９５】
第２の酸化物半導体層３０５は、先の実施の形態における酸化物半導体層２０６と同様に形成することができる。第２の酸化物半導体層３０５及びその成膜方法の詳細については、先の実施の形態を参酌すればよい。ただし、第２の酸化物半導体層３０５は、第１の酸化物半導体層３０４より厚く形成することが望ましい。また、第１の酸化物半導体層３０４と第２の酸化物半導体層３０５の厚さの和が３ｎｍ以上５０ｎｍ以下となるように、第２の酸化物半導体層３０５を形成することが望ましい。なお、適用する酸化物半導体材料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択すればよい。
【０１９６】
第２の酸化物半導体層３０５には、第１の酸化物半導体層３０４と同一主成分の材料であって、結晶化後の格子定数が近接した材料（ミスマッチが１％以下）を用いることが望ましい。このような材料を用いる場合には、第２の酸化物半導体層３０５の結晶化において、第１の酸化物半導体層３０４の結晶領域を種とする結晶成長が進行しやすいためである。さらに、同一主成分材料である場合には、界面物性や電気的特性も良好になる。
【０１９７】
なお、結晶化によって所望の膜質が得られる場合には、異なる主成分の材料を用いて第２の酸化物半導体層３０５を形成しても良い。
【０１９８】
次に、第２の酸化物半導体層３０５に第２の熱処理を行い、第１の酸化物半導体層３０４の結晶領域を種として結晶成長させて、第２の酸化物半導体層３０６を形成する（図１３（Ｃ））参照）。
【０１９９】
第２の熱処理の温度は、５５０℃以上８５０℃以下、好ましくは６００℃以上７５０℃以下とする。第２の熱処理の加熱時間は１分以上１００時間以下とし、好ましくは５時間以上２０時間以下とし、代表的には１０時間とする。なお、第２の熱処理においても、熱処理の雰囲気には、水素や水などが含まれないことが望ましい。
【０２００】
雰囲気の詳細および熱処理による効果は、第１の熱処理と同様である。また、用いることができる熱処理装置も、第１の熱処理の場合と同様である。例えば、第２の熱処理の昇温時には炉の内部を窒素雰囲気とし、冷却時には炉の内部を酸素雰囲気とすることで、窒素雰囲気で水素などの除去を、酸素雰囲気で酸素の供給を行うことができる。
【０２０１】
上述のような第２の熱処理を行うことにより、第１の酸化物半導体層３０４に形成された結晶領域から第２の酸化物半導体層３０５全体に結晶成長を進行させて、第２の酸化物半導体層３０６を形成することができる。また、水素（水や水酸基を含む）などが除去され、酸素が供給された第２の酸化物半導体層３０６を形成することができる。また、第２の熱処理によって、第１の酸化物半導体層３０４の結晶領域の配向性を高めることが可能である。
【０２０２】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を第２の酸化物半導体層３０６に用いる場合、第２の酸化物半導体層３０６は、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：整数）で表される結晶や、Ｉｎ２Ｇａ２ＺｎＯ７（Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝２：２：１：７［ａｔｏｍ比］）で表される結晶などを含み得る。このような結晶は、第２の熱処理によって、そのｃ軸が、第２の酸化物半導体層３０６ａの表面と略垂直な方向をとるように配向する。
【０２０３】
ここで上述の結晶は、Ｉｎを含有するレイヤーと、Ｉｎを含有しないレイヤー（ＧａまたはＺｎを含有するレイヤー）が、ｃ軸方向に積層された構造を有する。
【０２０４】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体結晶では、Ｉｎを含有するレイヤーの面内方向に平行な方向に関する導電性は良好である。これは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体結晶では電気伝導が主としてＩｎによって制御されること、および、一のＩｎの５ｓ軌道が、隣接するＩｎの５ｓ軌道と重なりを有することにより、キャリアパスが形成されることによる。
【０２０５】
また、第１の酸化物半導体層３０４が絶縁層３０２との界面に非晶質領域を有するような構造の場合、第２の熱処理を行うことにより、第１の酸化物半導体層３０４の表面に形成されている結晶領域から第１の酸化物半導体層の下方に向かって結晶成長が進行し、該非晶質領域が結晶化される場合もある。なお、絶縁層３０２を構成する材料や、熱処理の条件などによっては、該非晶質領域が残存する場合もある。
【０２０６】
第１の酸化物半導体層３０４と第２の酸化物半導体層３０５とに同一主成分の酸化物半導体材料を用いる場合、図１３（Ｃ）に示すように、第１の酸化物半導体層３０４と、第２の酸化物半導体層３０６とが、同一の結晶構造を有する場合がある。このため、図１３（Ｃ）では点線で示したが、第１の酸化物半導体層３０４と第２の酸化物半導体層３０６の境界が判別できなくなり、第１の酸化物半導体層３０４と第２の酸化物半導体層３０６を同一の層と見なせる場合もある。
【０２０７】
次に、マスクを用いたエッチングなどの方法によって第１の酸化物半導体層３０４及び第２の酸化物半導体層３０６を加工して、島状の第１の酸化物半導体層３０４ａ及び第２の酸化物半導体層３０６ａを形成する（図１３（Ｄ）参照）。なお、ここでは、第２の熱処理の後に、島状の酸化物半導体への加工を行っているが、島状の酸化物半導体層への加工後に、第２の熱処理を行っても良い。この場合、ウェットエッチングを用いる場合であっても、エッチングにかかる時間を短縮することができるというメリットがある。
【０２０８】
第１の酸化物半導体層３０４及び第２の酸化物半導体層３０６のエッチングには、ドライエッチング、ウェットエッチングのいずれを用いても良い。もちろん、その両方を組み合わせて用いることもできる。酸化物半導体層を所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度等）は適宜設定する。第１の酸化物半導体層３０４及び第２の酸化物半導体層３０６のエッチングは、先の実施の形態における酸化物半導体層のエッチングと同様に行うことができる。詳細については、先の実施の形態を参酌すればよい。
【０２０９】
なお、酸化物半導体層のうち、チャネル形成領域となる領域は、平坦な表面を有していることが望ましい。例えば、第２の酸化物半導体層３０６表面の高低差は、ゲート電極と重畳する領域（チャネル形成領域）において、１ｎｍ以下（好ましくは０．２ｎｍ以下）であると好適である。
【０２１０】
次に、第２の酸化物半導体層３０６ａに接するように導電層を形成する。それから、該導電層を選択的にエッチングして、ソース電極またはドレイン電極３０８ａ、ソース電極またはドレイン電極３０８ｂを形成する（図１３（Ｄ）参照）。ソース電極またはドレイン電極３０８ａ、ソース電極またはドレイン電極３０８ｂは、先の実施の形態におけるソース電極またはドレイン電極２０８ａ、ソース電極またはドレイン電極２０８ｂと同様に形成することができる。詳細については、先の実施の形態を参酌すればよい。
【０２１１】
また、図１３（Ｄ）に示す工程で、第１の酸化物半導体層３０４ａおよび第２の酸化物半導体層３０６ａの側面において、ソース電極またはドレイン電極３０８ａ、ソース電極またはドレイン電極３０８ｂと接する結晶層が非晶質状態となることもある。このため、第１の酸化物半導体層３０４ａおよび第２の酸化物半導体層３０６ａのすべての領域が結晶構造であるとは限らない。
【０２１２】
次に、第２の酸化物半導体層３０６ａの一部に接するゲート絶縁層３１２を形成する。ゲート絶縁層３１２は、プラズマＣＶＤ法などのＣＶＤ法やスパッタリング法等を用いて形成することができる。その後、ゲート絶縁層３１２上の、第１の酸化物半導体層３０４ａ及び第２の酸化物半導体層３０６ａと重畳する領域にゲート電極３１４を形成する。そして、ゲート絶縁層３１２およびゲート電極３１４上に、層間絶縁層３１６および層間絶縁層３１８を形成する（図１３（Ｅ）参照）。ゲート絶縁層３１２、ゲート電極３１４、層間絶縁層３１６および層間絶縁層３１８は、先の実施の形態におけるゲート絶縁層２１２、ゲート電極２１４、層間絶縁層２１６、層間絶縁層２１８などと同様に形成することができる。詳細については、先の実施の形態を参酌すればよい。
【０２１３】
ゲート絶縁層３１２の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第３の熱処理を行うのが望ましい。第３の熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下である。例えば、酸素を含む雰囲気下で２５０℃、１時間の熱処理を行えばよい。第３の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、ゲート絶縁層３１２が酸素を含む絶縁層である場合、第２の酸化物半導体層３０６ａに酸素を供給し、第２の酸化物半導体層３０６ａの酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することもできる。
【０２１４】
なお、本実施の形態では、ゲート絶縁層３１２の形成後に第３の熱処理を行っているが、第３の熱処理のタイミングはこれに限定されない。また、第２の熱処理など、他の処理によって第２の酸化物半導体層に酸素を供給している場合には、第３の熱処理は省略しても良い。
【０２１５】
以上により、第１の酸化物半導体層３０４ａ、および、第１の酸化物半導体層３０４ａの結晶領域から結晶成長させた第２の酸化物半導体層３０６ａを用いたトランジスタ３５０が完成する（図１３（Ｅ）参照）。
【０２１６】
図１３（Ｅ）に示すトランジスタ３５０は、基板３００上に絶縁層３０２を介して設けられた第１の酸化物半導体層３０４ａと、第１の酸化物半導体層３０４ａ上に設けられた第２の酸化物半導体層３０６ａと、第２の酸化物半導体層３０６ａと電気的に接続するソース電極またはドレイン電極３０８ａ、ソース電極またはドレイン電極３０８ｂと、第２の酸化物半導体層３０６ａ、ソース電極またはドレイン電極３０８ａ、ソース電極またはドレイン電極３０８ｂを覆うゲート絶縁層３１２と、ゲート絶縁層３１２上のゲート電極３１４と、ゲート絶縁層３１２及びゲート電極３１４上の層間絶縁層３１６と、層間絶縁層３１６上の層間絶縁層３１８とを有する。
【０２１７】
本実施の形態において示すトランジスタ３５０では、第１の酸化物半導体層３０４ａおよび第２の酸化物半導体層３０６ａが高純度化されているため、その水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下となる。また、酸化物半導体層２０６ａのキャリア密度は、一般的なシリコンウェハにおけるキャリア密度（１×１０１４ａｔｏｍｓ／ｃｍ３程度）と比較して、十分に小さい値（例えば、１×１０１２ａｔｏｍｓ／ｃｍ３未満、より好ましくは、１．４５×１０１０ａｔｏｍｓ／ｃｍ３未満）をとる。そして、これにより、オフ電流が十分に小さくなる。例えば、チャネル長が１０μｍであり、酸化物半導体層の膜厚が３０ｎｍの場合において、ドレイン電圧が１Ｖ〜１０Ｖ程度の範囲である場合、オフ電流（ゲート−ソース間の電圧を０Ｖ以下としたときのドレイン電流）は、１×１０−１３Ａ以下となる。そこで、上述の実施の形態に示す電流測定方法を用いることによって、トランジスタ３５０の室温でのオフ電流密度（オフ電流をトランジスタのチャネル幅で除した値）は１×１０−２３Ａ／μｍ（１０ｙＡ／μｍ）から１×１０−２２Ａ／μｍ（１００ｙＡ／μｍ）程度と、求めることができる。
【０２１８】
なお、上述のトランジスタの特性は、オフ電流やオフ電流密度以外にも、オフ抵抗（トランジスタがオフのときの抵抗値）やオフ抵抗率（トランジスタがオフのときの抵抗率）を用いて表現することができる。ここで、オフ抵抗Ｒは、オフ電流とドレイン電圧を用いて、オームの法則から求められる値である。また、オフ抵抗率ρは、チャネル形成領域の断面積Ａとチャネル長Ｌを用いて、ρ＝ＲＡ／Ｌから求められる値である。具体的には、上述の場合、オフ抵抗率は１×１０９Ω・ｍ以上（または１×１０１０Ω・ｍ以上）となる。なお、断面積Ａは、酸化物半導体層の厚さｄ、チャネル幅Ｗを用いて、Ａ＝ｄＷで表現される。
【０２１９】
このように高純度化され、真性化された第１の酸化物半導体層３０４ａおよび第２の酸化物半導体層３０６ａを用いることで、トランジスタのオフ電流を十分に低減することができる。
【０２２０】
さらに、本実施の形態では、酸化物半導体層として、結晶領域を有する第１の酸化物半導体層３０４ａと、第１の酸化物半導体層３０４ａの結晶領域から結晶成長させた第２の酸化物半導体層３０６ａを用いているため、電界効果移動度を向上させ、良好な電気特性を有するトランジスタを実現することができる。
【０２２１】
本実施の形態で作製したトランジスタ３５０は、酸化物半導体層３０４ａ、３０６ａが高純度化されているため、オフ電流は１×１０−１３Ａ以下となる。このような場合、従来の技術では、測定可能なオフ電流の下限値が１０ｆＡ程度であったため、本実施の形態で作製したようなトランジスタのオフ電流の値を正確に測定することは困難であった。
【０２２２】
本実施の形態に示す電流測定方法では、電流を直接的に測定するのではなく、時間の経過に伴う電位変化を測定することにより、微小電流の測定を実現している。これによって、従来では困難であった１０ｆＡ以下の電流の測定が可能となり、例えば、１ｚＡ／μｍ以下の電流密度でさえも測定することが可能である。そして、上述の電流測定方法を検査方法に適用し、トランジスタの作製工程中に組み込むことで、トランジスタが所定の特性を有するか、否か、を検査し、トランジスタの不良を的確に発見することができる。また、上述の実施の形態に示す電流測定方法を用いることによって得られた電流値の情報を元に、トランジスタのパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体装置を製造することができる。
【０２２３】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２２４】
（実施の形態９）
本実施の形態では、酸化物半導体を用いた半導体装置の作製方法について、図１４を用いて説明する。本実施の形態で示す半導体装置は、上述の実施の形態に示す電気素子１０１（例えば、トランジスタ１０４）として、適用することができる。なお、以下では、ボトムゲート型のトランジスタを例に挙げて説明するが、トランジスタの構成をボトムゲート型に限る必要はない。
【０２２５】
まず、絶縁表面を有する基板４００上に導電層を形成した後、第１のフォトリソグラフィ工程によりゲート電極４０１を形成する。その後、ゲート電極４０１を覆うようにゲート絶縁層４０２を形成する（図１４（Ａ）参照）。
【０２２６】
基板４００は、先の実施の形態における基板２００などと同様の基板を用いることができる。詳細については、先の実施の形態を参酌すればよい。
【０２２７】
また、ゲート電極４０１及びゲート絶縁層４０２は、先の実施の形態におけるゲート電極２１４及びゲート絶縁層２１２などと同様の材料及び形成方法を用いることができる。詳細については、先の実施の形態を参酌すればよい。
【０２２８】
下地膜となる絶縁膜を基板４００とゲート電極４０１との間に設けてもよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【０２２９】
次いで、ゲート絶縁層４０２上に、例えば、膜厚３ｎｍ以上３０ｎｍ以下の酸化物半導体層をスパッタリング法で形成する。なお、ゲート絶縁層４０２と酸化物半導体層は、大気に触れさせることなく連続して成膜するのが好ましい。酸化物半導体層は、酸化物半導体層２０６などと同様の材料及び形成方法を用いることができる。詳細については、先の実施の形態を参酌すればよい。
【０２３０】
なお、酸化物半導体層をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着している粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、基板に電圧を印加し、基板近傍にプラズマを形成して、基板側の表面を改質する方法である。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。
【０２３１】
その後、酸化物半導体層に対して、熱処理（第１の熱処理）を行うことが望ましい。この第１の熱処理によって酸化物半導体層中の、過剰な水素（水や水酸基を含む）を除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。第１の熱処理の温度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。
【０２３２】
次いで、酸化物半導体層４０３を第２のフォトリソグラフィ工程により島状の酸化物半導体層４０３に加工する（図１４（Ｂ）参照）。また、島状の酸化物半導体層４０３を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、酸化物半導体層４０３への第１の熱処理は、酸化物半導体層４０３のパターン形成後に行うことも可能である。ただし、酸化物半導体層４０３は必ずしもパターン形成しなくとも良い。
【０２３３】
次に、酸化物半導体層４０３を覆うように導電層を形成した後、第３のフォトリソグラフィ工程によりソース電極またはドレイン電極４０５ａ及びソース電極またはドレイン電極４０５ｂを形成する。その後、酸化物半導体層４０３、ソース電極またはドレイン電極４０５ａ及びソース電極またはドレイン電極４０５ｂを覆うように、絶縁膜４０９を形成する（図１４（Ｃ）参照）。
【０２３４】
ソース電極またはドレイン電極４０５ａ、４０５ｂ、及び絶縁膜４０９はそれぞれ、先の実施の形態における２０８ａ、２０８ｂ、及び層間絶縁層２１６などと同様の材料及び形成方法を用いることができる。詳細については、先の実施の形態を参酌すればよい。
【０２３５】
次に、酸化物半導体層４０３に、絶縁膜４０９と接した状態で第２の熱処理を行うことが好ましい。第２の熱処理の温度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。
【０２３６】
第２の熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２３７】
第２の熱処理においては、酸化物半導体層４０３と、絶縁膜４０９と、が接した状態で加熱される。したがって、上述の脱水化（または脱水素化）処理によって同時に減少してしまう可能性のある酸化物半導体を構成する主成分材料の一つである酸素を、酸素を含む絶縁膜４０９より酸化物半導体層４０３へ供給することができる。以上の工程で高純度化し、電気的にｉ型（真性）化された酸化物半導体層４０３を形成することができる。
【０２３８】
以上の工程でトランジスタ４１０が形成される（図１４（Ｃ）参照）。トランジスタ４１０は、水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意図的に排除し、高純度化された酸化物半導体層４０３を含むトランジスタである。よって、トランジスタ４１０は、電気的特性変動が抑制されており、電気的に安定である。
【０２３９】
なお、本実施の形態では、絶縁膜４０９の形成後に第２の熱処理を行っているが、第２の熱処理のタイミングは絶縁膜４０９の形成後であればこれに特に限定されない。
【０２４０】
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物半導体層４０３を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度化された酸化物半導体層４０３中にはドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア密度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満である。
【０２４１】
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。よって、信頼性の高い半導体装置を提供することができる。
【０２４２】
なお、絶縁膜４０９を形成後、さらに絶縁膜４０９上に導電層を設けることもできる（図示せず）。導電層は、ゲート電極４０１と同様の材料、同様の工程で形成することができる。導電層を酸化物半導体層４０３のチャネル形成領域と重なる位置に設けることによって、トランジスタ４１０の信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後におけるトランジスタ４１０のしきい値電圧の変化量をより低減することができる。なお、導電層は、電位がゲート電極４０１と同じでもよいし、異なっていても良く、第２のゲート電極として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
【０２４３】
なお、図示しないが、トランジスタ４１０を覆うようにさらに保護絶縁膜を形成しても良い。保護絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜、または窒化アルミニウム膜などを用いることができる。
【０２４４】
本実施の形態では、トランジスタ４１０は、ゲート電極と、ソース電極及びドレイン電極とが重なる領域（オーバーラップ領域と呼ぶ）を設ける構造としているが、本発明の一態様はこれに限定されず、ゲート電極と、ソース電極及びドレイン電極とが重ならない領域（オフセット領域と呼ぶ）を設ける構造とすることもできる。オフセット領域を設けることにより、トランジスタの寄生容量を低減することができ、測定精度を向上させることができる。また、オーバーラップ領域を介したリーク電流を低減することができる。オフセット領域の幅は０〜３ｕｍとすることが好ましい。例えば、幅１ｕｍのオフセット領域を設けた場合のソース電極及びドレイン電極間の寄生容量は２００ａＦ／ｕｍ程度となる。
【０２４５】
また、トランジスタ４１０上に平坦化絶縁膜を設けても良い。平坦化絶縁膜としては、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。
【０２４６】
このように高純度化され、真性化された酸化物半導体層４０３を用いることで、トランジスタのオフ電流を十分に低減することができる。
【０２４７】
本実施の形態で作製したトランジスタ４１０は、酸化物半導体層４０３が高純度化されているため、オフ電流は１×１０−１３Ａ以下となる。このような場合、従来の技術では、測定可能なオフ電流の下限値が１０ｆＡ程度であったため、本実施の形態で作製したようなトランジスタのオフ電流の値を正確に測定することは困難であった。
【０２４８】
本実施の形態に示す電流測定方法では、電流を直接的に測定するのではなく、時間の経過に伴う電位変化を測定することにより、微小電流の測定を実現している。これによって、従来では困難であった１０ｆＡ以下の電流の測定が可能となり、例えば、１ｚＡ／μｍ以下の電流密度でさえも測定することが可能である。そして、上述の電流測定方法を検査方法に適用し、トランジスタの作製工程中に組み込むことで、トランジスタが所定の特性を有するか、否か、を検査し、トランジスタの不良を的確に発見することができる。また、上述の実施の形態に示す電流測定方法を用いることによって得られた電流値の情報を元に、トランジスタのパラメータを決定して半導体装置を作製することにより、適した特性を備えた半導体装置を製造することができる。
【０２４９】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【実施例１】
【０２５０】
本実施例では、開示する発明の一態様を用いて実際に行った電流測定の結果を示す。なお、本実施例では、図６に示した測定系を、図１１のように３つ並列に接続した測定系を用意して電流測定を行った。また、本実施例では、電気素子としてチャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝５０μｍの、高純度化した酸化物半導体を用いたトランジスタを採用し、当該トランジスタのオフ電流を測定した。また、並列化された各測定系において、容量素子の容量値をそれぞれ、１００ｆＦ、１ｐＦ、３ｐＦとした。
【０２５１】
各電位の関係は、図７（Ｂ）のタイミングチャートに従った。なお、本実施例に係る測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間においては、電位Ｖ１を原則としてＶＳＳとし、１０ｓｅｃから３００ｓｅｃの範囲ごとに、１００ｍｓｅｃの期間だけＶＤＤとしてＶｏｕｔを測定した。
【０２５２】
また、素子に流れる電流Ｉの算出に用いられるΔｔは、３００００ｓｅｃとした。
【０２５３】
図１５に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。９０時間程度から、電位変化の様子が確認できる。
【０２５４】
図１６には、上記電流測定によって算出されたオフ電流を示す。なお、図１６は、ソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１６から、ソース−ドレイン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かる。なお、１ｚＡは１０−２１Ａを表す。
【実施例２】
【０２５５】
本実施例では、開示する発明の一態様を用いて実際に行った電流測定の結果を示す。なお、本実施例では、図９に示した測定系を、図１１のように並列に接続した測定系を用意し、室温、暗室、ドライエア雰囲気下で電流測定を行った。
【０２５６】
本実施例では、図９に示すトランジスタ１０４（評価用のトランジスタ）の構造として、図１４（Ｃ）に示すトランジスタの構造を採用した。なお、本実施例では、ソース領域とドレイン領域において、ゲート電極とのオーバーラップ領域を設けず、幅１μｍのオフセット領域を設ける構造とした。
【０２５７】
また、本実施例では、トランジスタ１０５およびトランジスタ１０６として、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝１００μｍの酸化物半導体を用いたトランジスタを採用した。また、トランジスタ１１０（電荷注入用のトランジスタ）として、チャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝１０μｍの酸化物半導体を用いたトランジスタを採用した。トランジスタ１０４（評価用のトランジスタ）は、以下の６条件を採用した。
【０２５８】
【表１】
2011237418.tif 000012
【０２５９】
本実施例に係る測定は、図１７のタイミングチャートに従った。まず、Ｖｗ＝５Ｖの書き込みと１時間保持の繰り返しを１５回以上行った。その後、概ね定常状態であることを確認し、Ｖｗ＝３．５Ｖの書き込みと５０時間保持を２回行った。その後、Ｖｗ＝４．５Ｖの書き込みと１０時間保持を１回行った。また、素子に流れる電流Ｉの算出に用いられるΔｔは、約５４０００ｓｅｃとした。
【０２６０】
図１８に、初期の測定結果として、条件４、条件５及び条件６における上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。図１９に、上記電流測定に係る経過時間Ｔｉｍｅと、電流測定によって算出されたチャネル幅あたりのリーク電流の関係を示す。測定開始後からＶｏｕｔが変動しており、定常状態に到るためには１０時間以上必要であることが分かる。
【０２６１】
また、図２０に、上記電流測定の結果見積もられた条件１乃至条件６におけるノードＡの電位とリーク電流の関係を示す。図２０から、条件４において、ノードＡの電圧が３．０Ｖの場合、２８ｙＡ／μｍであることがわかる。
【符号の説明】
【０２６２】
１０１    電気素子
１０２    容量素子
１０３    出力回路
１０４    トランジスタ
１０５    トランジスタ
１０６    トランジスタ
１０７    センスアンプ回路
１０８    トランジスタ
１０９    電気素子
１１０    トランジスタ
２００    基板
２０２    絶縁層
２０６    酸化物半導体層
２０６ａ    酸化物半導体層
２０８ａ    ソース電極またはドレイン電極
２０８ｂ    ソース電極またはドレイン電極
２１２    ゲート絶縁層
２１４    ゲート電極
２１６    層間絶縁層
２１８    層間絶縁層
２５０    トランジスタ
３００    基板
３０２    絶縁層
３０４    酸化物半導体層
３０４ａ    酸化物半導体層
３０５    酸化物半導体層
３０６    酸化物半導体層
３０６ａ    酸化物半導体層
３０８ａ    ソース電極またはドレイン電極
３０８ｂ    ソース電極またはドレイン電極
３１２    ゲート絶縁層
３１４    ゲート電極
３１６    層間絶縁層
３１８    層間絶縁層
３５０    トランジスタ
４００    基板
４０１    ゲート電極
４０２    ゲート絶縁層
４０３    酸化物半導体層
４０５ａ    ソース電極またはドレイン電極
４０５ｂ    ソース電極またはドレイン電極
４０９    絶縁膜
４１０    トランジスタ
【図１】
2011237418.tif 000013
【図２】
2011237418.tif 000014
【図３】
2011237418.tif 000015
【図４】
2011237418.tif 000016
【図５】
2011237418.tif 000017
【図６】
2011237418.tif 000018
【図７】
2011237418.tif 000019
【図８】
2011237418.tif 000020
【図９】
2011237418.tif 000021
【図１０】
2011237418.tif 000022
【図１１】
2011237418.tif 000023
【図１２】
2011237418.tif 000024
【図１３】
2011237418.tif 000025
【図１４】
2011237418.tif 000026
【図１５】
2011237418.tif 000027
【図１６】
2011237418.tif 000028
【図１７】
2011237418.tif 000029
【図１８】
2011237418.tif 000030
【図１９】
2011237418.tif 000031
【図２０】
2011237418.tif 000032