(57)【要約】      （修正有）【課題】温度に対する変動幅が小さく所望の電圧値を有する出力電圧を生成する基準電圧生成回路を提供する。【解決手段】基準電圧を生成する差動アンプＡ１の出力端子ＯＵＴとグランドとの間に，第１抵抗Ｒ１，第２抵抗Ｒ２と，第２抵抗Ｒ２にエミッタが接続されグランドにコレクタが接続された第１トランジスタＢ１とを有する第１の経路と，差動アンプＡ１の出力端子ＯＵＴとグランドとの間に，第３抵抗Ｒ１ｂと第３抵抗にエミッタが接続されグランドにコレクタが接続された第２トランジスタＢ２とを有する第２の経路とを有する。第１抵抗Ｒ１と第２抵抗Ｒ２との間の第１ノードＮ１と，第３抵抗Ｒ１ｂと第２トランジスタＢ２のエミッタとの間の第２ノードＮ２とが，差動アンプの入力端子対にそれぞれ接続され，第１トランジスタＢ１のエミッタサイズが第２トランジスタＢ２のエミッタサイズより大きく，さらに第４の抵抗Ｒ３を有する。【選択図】図５
2011039620.tif 000002
【特許請求の範囲】
【請求項１】
入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと，
前記差動アンプの出力端子とグランドとの間に，直列接続された第１，第２の抵抗と，前記第２の抵抗にエミッタが接続され前記グランドにコレクタが接続された第１のバイポーラトランジスタとを有する第１の経路と，
前記差動アンプの出力端子と前記グランドとの間に，第３の抵抗と，前記第３の抵抗にエミッタが接続され前記グランドにコレクタが接続された第２のバイポーラトランジスタとを有する第２の経路とを有し，
前記第１の抵抗と第２の抵抗との間の第１のノードと，前記第３の抵抗と前記第２のバイポーラトランジスタのエミッタとの間の第２のノードとが，前記差動アンプの入力端子対にそれぞれ接続され，前記第１のバイポーラトランジスタのエミッタサイズが前記第２のバイポーラトランジスタのエミッタサイズより大きく，
さらに，前記第１及び第２のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第４の抵抗を有する基準電圧生成回路。
【請求項２】
請求項１において，
前記差動アンプの出力端子と，前記第１及び第２の経路との間に，抵抗値が調整可能な第５の抵抗を有する基準電圧生成回路。
【請求項３】
付記１または２において，
前記第４の抵抗が，前記第１及び第２のバイポーラトランジスタのベースと前記グランドとの間に共通に設けられた基準電圧生成回路。
【請求項４】
請求項１または２において，
前記第４の抵抗が，前記第１のバイポーラトランジスタのベースと前記グランドとの間と，前記第２のバイポーラトランジスタのベースと前記グランドとの間とにそれぞれ設けられた基準電圧生成回路。
【請求項５】
入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと，
前記差動アンプの出力端子とグランドとの間に，直列接続された第１，第２の抵抗と，前記第２の抵抗にエミッタが接続され前記グランドにコレクタが接続された第１のバイポーラトランジスタとを有する第１の経路と，
前記差動アンプの出力端子と前記グランドとの間に，第３の抵抗と，前記第３の抵抗にエミッタが接続され前記グランドにコレクタが接続された第２のバイポーラトランジスタとを有する第２の経路とを有し，
前記第１の抵抗と第２の抵抗との間の第１のノードと，前記第３の抵抗と前記第２のバイポーラトランジスタのエミッタとの間の第２のノードとが，前記差動アンプの入力端子対にそれぞれ接続され，前記第１のバイポーラトランジスタのエミッタサイズが前記第２のバイポーラトランジスタのエミッタサイズより大きく，
さらに，前記第１及び第２のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第４の抵抗を有する基準電圧生成回路の調整方法において，
前記第１または第２の抵抗と，前記第３の抵抗を，前記出力電圧の温度に対する変動幅が最小になるようにそれらの抵抗値を調整する第１の工程と，
前記第４の抵抗を，前記出力電圧が規定温度において規定電圧になるように調整する第２の工程とを有する基準電圧生成回路の調整方法。
【請求項６】
入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと，
前記差動アンプの出力端子とグランドとの間に，直列接続された第１，第２の抵抗と，前記第２の抵抗にエミッタが接続され前記グランドにコレクタが接続された第１のバイポーラトランジスタとを有する第１の経路と，
前記差動アンプの出力端子と前記グランドとの間に，第３の抵抗と，前記第３の抵抗にエミッタが接続され前記グランドにコレクタが接続された第２のバイポーラトランジスタとを有する第２の経路とを有し，
前記第１の抵抗と第２の抵抗との間の第１のノードと，前記第３の抵抗と前記第２のバイポーラトランジスタのエミッタとの間の第２のノードとが，前記差動アンプの入力端子対にそれぞれ接続され，前記第１のバイポーラトランジスタのエミッタサイズが前記第２のバイポーラトランジスタのエミッタサイズより大きく，
さらに，前記第１及び第２のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第４の抵抗と，
前記差動アンプの出力端子と，前記第１及び第２の経路との間に設けられ抵抗値が調整可能な第５の抵抗とを有する基準電圧生成回路の調整方法において，
前記第５の抵抗を，前記出力電圧の温度に対する変動幅が最小になるようにそれらの抵抗値を調整する第１の工程と，
前記第４の抵抗を，前記出力電圧が規定温度において規定電圧になるように調整する第２の工程とを有する基準電圧生成回路の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，基準電圧生成回路に関する。
【背景技術】
【０００２】
基準電圧生成回路の一つとしてバンドギャップレファレンス回路がある。このバンドギャップレファレンス回路は，半導体のＰＮ接合電圧に基づいて，温度依存性の少ない基準電圧を生成する。バンドギャップレファレンス回路が生成する基準電圧は，ＤＣＤＣコンバータや低損失レギレータなどの定電圧生成回路に供給される。定電圧生成回路が定電圧を生成するために使用する基準電圧は，温度依存性の少ない定電圧であることが望まれる。また，基準電圧は，所定の温度において所望の電位であることも望まれる。
【０００３】
バンドギャップレファレンス回路は，バイポーラトランジスタなどのＰＮ接合素子と抵抗素子と差動アンプとにより構成される。そして，バンドギャップレファレンス回路は，温度の上昇に伴い電圧が減少する負の電圧特性を有するＰＮ接合電圧と，温度の上昇に伴い電圧が増加する正の電圧特性を有する二つのPN接合電圧の差電圧とを組み合わせることで，それぞれの温度依存性を相殺し温度依存性の少ない電圧を生成する。この基準電圧の温度依存性は，仕様で規定された温度範囲での変動幅をできるだけ抑えることが求められる。
【０００４】
バンドギャップレファレンス回路については，例えば特許文献１〜５に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１１−１２１６９４号公報
【特許文献２】特公表２００８−５１３８７４号公報
【特許文献３】特開平１０−２３２７２４号公報
【特許文献４】特開昭６２−０９７３６２号公報
【特許文献４】特開昭６２−０９７３６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
バンドギャップレファレンス回路は，差動アンプに存在する入力オフセット電圧により，基準電圧として生成する出力電圧にばらつきを持つ。この出力電圧のばらつきは温度依存性とは異なるばらつきである。この出力電圧のばらつきを調整するために抵抗素子の抵抗値をトリミング（調整）することが特許文献１で提案されている。
【０００７】
しかし，出力電圧を所望の電圧に調整するために抵抗値をトリミングすると，出力電圧の温度依存性が大きくなる場合がある。つまり，抵抗値のトリミングにより出力電圧の温度依存性を抑制することと，特定の温度における出力電圧を所望の電圧に調整することとは相反する現象であり，両者を同時に満たすことは困難である。
【０００８】
そこで，本発明の目的は，温度に対する変動幅が小さく所望の電圧値を有する出力電圧を生成する基準電圧生成回路を提供することにある。
【課題を解決するための手段】
【０００９】
バンドギャップレファレンス回路の第１の側面は，入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと，前記差動アンプの出力端子とグランドとの間に，直列接続された第１，第２の抵抗と，前記第２の抵抗にエミッタが接続され前記グランドにコレクタが接続された第１のバイポーラトランジスタとを有する第１の経路と，前記差動アンプの出力端子と前記グランドとの間に，第３の抵抗と，前記第３の抵抗にエミッタが接続され前記グランドにコレクタが接続された第２のバイポーラトランジスタとを有する第２の経路とを有し，前記第１の抵抗と第２の抵抗との間の第１のノードと，前記第３の抵抗と前記第２のバイポーラトランジスタのエミッタとの間の第２のノードとが，前記差動アンプの入力端子対にそれぞれ接続され，前記第１のバイポーラトランジスタのエミッタサイズが前記第２のバイポーラトランジスタのエミッタサイズより大きく，さらに，前記第１及び第２のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第４の抵抗を有する。
【発明の効果】
【００１０】
第１の側面によれば，基準電圧生成回路は，温度に対する変動幅が小さく所望の電圧値を有する出力電圧を生成する。
【図面の簡単な説明】
【００１１】
【図１】バンドギャップレファレンス回路（以下ＢＧＲ回路）の基本構成図である。
【図２】ＢＧＲ回路の別の構成例である。
【図３】ＢＧＲ回路の出力電圧の温度特性を示す図である。
【図４】ＢＧＲ回路の調整された出力電圧の温度特性を示す図である。
【図５】本実施の形態における基準電圧生成回路の構成図である。
【図６】本実施の形態におけるＢＧＲ回路の出力電圧特性の調整を示す図である。
【図７】本実施の形態における別の基準電圧生成回路を示す図である。
【図８】本実施の形態におけるさらに別の基準電圧生成回路を示す図である。
【図９】本実施の形態におけるさらに別の基準電圧生成回路を示す図である。
【発明を実施するための形態】
【００１２】
図１は，バンドギャップレファレンス回路（以下ＢＧＲ回路）の基本構成図である。このＢＧＲ回路は，ＰＮ接合を有する素子として１対のＰＮＰトランジスタＢ１，Ｂ２を有する。このトランジスタ対Ｂ１，Ｂ２はコレクタとベースがグランドに接続され，実質的にベースエミッタ間ＰＮ接合素子である。そして，トランジスタのエミッタ面積が例えばｎ：１（ｎ＞１）になっている。さらに，トランジスタＢ１のエミッタには抵抗Ｒ２，Ｒ１が接続され，トランジスタＢ２のエミッタには抵抗Ｒ１ｂが接続されている。この抵抗Ｒ１ｂは抵抗Ｒ１と同じまたはほぼ同じ抵抗値を有する。さらに，ノードＮ１，Ｎ２に入力端子対が接続された差動アンプＡ１を有し，差動アンプＡ１の出力Ｖｏｕｔは抵抗Ｒ１，Ｒ１ｂにフィードバックされている。
【００１３】
差動アンプＡ１は，入力端子対が等しい電圧になるように出力電圧Ｖｏｕｔを駆動する。したがって，差動アンプＡ１が定常状態では，２つのノードＮ１，Ｎ２は同電位に制御され，抵抗Ｒ１，Ｒ２とトランジスタＢ１を流れる電流Ｉと，抵抗Ｒ１ｂとトランジスタＢ２に流れる電流Ｉとは等しくなる。
【００１４】
等しい電流Ｉに対してトランジスタＢ１のサイズ，即ちエミッタ面積がトランジスタＢ２より大きく形成されているので，トランジスタＢ１のベースエミッタ間ＰＮ接合の電流密度がトランジスタＢ２より低くなり，トランジスタＢ１のベースエミッタ間電圧ＶＢＥ１はトランジスタＢ２のＶＢＥ２より小さくなる。それにより，抵抗Ｒ２にはＶＢＥ２−ＶＢＥ１＝ｄＶＢＥが印加される。そのため，差動アンプＡ１が定常状態では，次の式が成立する。
Ｒ２×Ｉ＝ＶＢＥ２−ＶＢＥ１                    （１）
一方，トランジスタＢ１，Ｂ２のエミッタ電流Ｉは次の式で表される。ここで，ｋはボルツマン定数，Ｔは絶対温度，ｑは電子の電荷，ｎはトランジスタＢ１，Ｂ２のサイズの比，Ｉｓは飽和電流，ｌｎは自然対数である。
Ｉ＝ｎＩｓｅ（ｑＶＢＥ／ｋＴ）                   （２）
この式（２）からベースエミッタ間電圧ＶＢＥは，次の式で表される。ここでｌｎは自然対数である。
ＶＢＥ＝（ｋＴ／ｑ）ｌｎ（Ｉ／ｎＩｓ）         （３）
そこで，式（３）を式（１）に代入すると，次の式が導かれ，電流Ｉを得ることができる。
Ｒ２×Ｉ＝（ｋＴ／ｑ）ｌｎ（ｎ）
Ｉ＝（ｋＴ／ｑ）ｌｎ（ｎ）／Ｒ２               （４）
この式（４）の電流Ｉが抵抗Ｒ１，Ｒ２，トランジスタＢ１に流れるので，出力電圧Ｖｏｕｔは，トランジスタＢ１のベースエミッタ間電圧ＶＢＥ１と抵抗Ｒ１，Ｒ２の電圧との和であり，次の通りとなる。
Ｖｏｕｔ＝ＶＢＥ１＋（Ｒ１＋Ｒ２）｛（ｋＴ／ｑ）ｌｎ（ｎ）／Ｒ２｝  （５）
式（５）の第一項は，トランジスタＢ１のベースエミッタ間電圧であり，負の温度依存性を有する。ただし，線形ではなく非線形な特性である。また，式（５）の第二項は，絶対温度Ｔにより正の温度依存性を有する。したがって，第一項と第二項の相反する温度依存性を加算することで温度依存性が相殺され，ＢＧＲ回路の出力電圧Ｖｏｕｔは，温度依存性が少ない特性を有する。
【００１５】
ただし，図１に示されるとおり，差動アンプＡ１には差動トランジスタの閾値のばらつきを主な原因とする入力オフセット電圧Ｖｏｓが存在する。この入力オフセット電圧Ｖｏｓにより，ノードＮ１，Ｎ２の電圧が入力オフセット電圧Ｖｏｓだけ異なる状態で差動アンプＡ１が安定する。その結果，上記の式（１），式（４），式（５）は次の式（６），（７），（８）になる。
Ｒ２×Ｉ＝ＶＢＥ２−ＶＢＥ１−Ｖｏｓ               （６）
Ｉ＝｛（ｋＴ／ｑ）Ｉｎ（ｎ）−Ｖｏｓ｝／Ｒ２     （７）
Ｖｏｕｔ＝ＶＢＥ１＋（Ｒ１＋Ｒ２）［｛（ｋＴ／ｑ）Ｉｎ（ｎ）−Ｖｏｓ｝／Ｒ２］  （８）
よって，出力電圧Ｖｏｕｔには主として入力オフセット電圧Ｖｏｓに起因する以下のばらつき電圧ｄＶｏｕｔが存在する。
ｄＶｏｕｔ＝−（Ｒ１＋Ｒ２）／Ｒ２×Ｖｏｓ       （９）
図２は，ＢＧＲ回路の別の構成例である。図１のＢＧＲ回路と異なる構成は，抵抗Ｒ１，Ｒ１ｂの接続ノードＮ３と差動アンプＡ１の出力Ｖｏｕｔとの間に設けられた抵抗値を調整（トリミング）できる抵抗Ｒ０である。それ以外の構成は図１と同じである。抵抗Ｒ０を設けても，抵抗Ｒ１，Ｒ２と抵抗Ｒ１ｂとに流れる電流Ｉは等しくなる。したがって，図１における式（６）（７）は同じであり，式（８），（９）は，次の式（８ｂ），（９ｂ）になる。
Ｖｏｕｔ＝ＶＢＥ１＋（Ｒ１＋Ｒ２＋２Ｒ０）［｛（ｋＴ／ｑ）Ｉｎ（ｎ）−Ｖｏｓ｝／Ｒ２］  （８ｂ）
ｄＶｏｕｔ＝−（Ｒ１＋Ｒ２＋２Ｒ０）／Ｒ２×Ｖｏｓ    （９ｂ）
図２のＢＧＲ回路では，トリミング抵抗Ｒ０を調整することで，オフセット電圧Ｖｏｓに起因する出力電圧のばらつきｄＶｏｕｔをなくすことが可能になる。ただし，出力電圧の温度変動幅が大きくなる場合がある。
【００１６】
図３は，ＢＧＲ回路の出力電圧の温度特性を示す図である。横軸が温度Ｔ，縦軸が電圧Ｖｏｕｔに対応する。出力電圧Ｖｏｕｔを示す式（５）の第一項は非線形であるが負の温度依存性を有し，第二項は正の温度依存性を有する。式（８）も同様である。したがって，温度依存性が適切に相殺された理想的な出力電圧特性は，一点鎖線の電圧特性Ｖ１のように温度Ｔの変化に対する出力電圧の変動ｄＶｏは最小限に抑えられる。図３の例では，温度２５℃で所望の電圧Ｖｏになるように抵抗値が設計されている。この変動ｄＶｏは主にベースエミッタ間電圧の温度依存の非線形性に起因する。
【００１７】
ところが，差動アンプＡ１にオフセット電圧Ｖｏｓが存在するため，出力電圧Ｖｏｕｔは上記の式（８）または式（８ｂ）に示されるとおり，式（９）（９ｂ）のｄＶｏｕｔだけ低下する電圧特性Ｖ２となる。すなわち，電圧特性Ｖ２は電圧特性Ｖ１よりｄＶｏｕｔだけ低下し，温度２５℃での出力電圧はＶｏ１に低下している。
【００１８】
なお，オフセット電圧Ｖｏｓにも温度依存性が存在するが，ここでは簡単のためにオフセット電圧Ｖｏｓには温度依存性がないものとする。
【００１９】
図２のＢＧＲ回路では，トリミング抵抗Ｒ０がその抵抗値を調整可能である。そこで，図３のオフセット電圧Ｖｏｓによる出力電圧の電圧低下ｄＶｏｕｔをなくすために，抵抗Ｒ０の抵抗値を調整して，温度２５℃での出力電圧Ｖｏｕｔが理想的な電圧Ｖｏになるようにすることができる。このような抵抗値の調整による出力電圧の電圧値の調整は，図１のＢＧＲ回路においても，抵抗Ｒ１ｂ，Ｒ２を調整可能にすることで可能である。
【００２０】
図４は，ＢＧＲ回路の調整された出力電圧の温度特性を示す図である。式（８ｂ）において，トリミング抵抗Ｒ０の抵抗値を調整することで，温度２５℃での出力電圧Ｖｏｕｔを理想的な電圧Ｖｏに調整することは可能である。しかしながら，そのような調整を行うと，式（８ｂ）の第二項の正の温度係数（Ｒ１＋Ｒ２＋２Ｒ０）のみが変化して第二項の正の温度特性が急峻になる一方で，第一項の負の温度特性は一定である。その結果，図４に示すとおり，理想的な電圧特性Ｖ１に対して，調整後の電圧特性Ｖ３は右肩上がりの特性になり，温度に対する出力電圧の変動幅ｄＶｏ３は，理想的な出力電圧の変動幅ｄＶｏより大きくなる。
【００２１】
図３において，オフセット電圧Ｖｏｓの符号が逆になり，出力電圧が上昇した場合は，図４における調整後の電圧特性Ｖ３は，温度２５℃を中心に左右対称形の特性になり，温度に対する出力電圧の変動幅ｄＶｏ３は同様に大きくなる。
【００２２】
図４に示した調整後の電圧特性Ｖ３は，トリミング抵抗Ｒ０による，式（８ｂ）の第一項の負の温度特性と第二項の正の温度特性を相殺して出力電圧の変動幅を最小にする調整と，出力電圧を所望の電圧にする調整とは，独立ではなく，両方の調整をトリミング抵抗Ｒ０だけで行うことは容易でないことを意味する。
【００２３】
前述の特許文献１では差動アンプＡ１の出力にさらに差動アンプを設けて出力電圧を所望の電圧に調整することが提案されているが，そのような追加の差動アンプを設けることは回路規模の増大とともに，追加の差動アンプが有するオフセット電圧も追加されるという問題点がある。
【００２４】
図５は，本実施の形態における基準電圧生成回路の構成図である。この基準電圧生成回路，すなわちＢＧＲ回路は，図２のＢＧＲ回路において，トランジスタＢ１，Ｂ２のベースとグランドとの間に抵抗値が調整可能な抵抗Ｒ３を設けている。それ以外の構成は図２と同じである。
【００２５】
すなわち，図５のＢＧＲ回路は，入力端子対の電圧差に応じて出力端子に出力電圧Ｖｏｕｔを基準電圧として生成する差動アンプＡ１を有する。さらに，ＢＧＲ回路は，差動アンプの出力端子ＯＵＴとグランドとの間に，直列接続された第１，第２の抵抗Ｒ１，Ｒ２と，第２の抵抗Ｒ２にエミッタが接続されグランドにコレクタが接続された第１のバイポーラトランジスタＢ１とを有する第１の経路と，差動アンプＡ１の出力端子ＯＵＴとグランドとの間に，第３の抵抗Ｒ１ｂと，第３の抵抗Ｒ１ｂにエミッタが接続されグランドにコレクタが接続された第２のバイポーラトランジスタＢ２とを有する第２の経路とを有する。
【００２６】
第１の抵抗Ｒ１と第２の抵抗Ｒ２との間の第１のノードＮ１と，第３の抵抗Ｒ１ｂと第２のバイポーラトランジスタＢ２のエミッタとの間の第２のノードＮ２とが，差動アンプＡ１の入力端子対にそれぞれ接続され，第１のバイポーラトランジスタＢ１のエミッタサイズが第２のバイポーラトランジスタＢ２のエミッタサイズより大きい。サイズ比は，ｎ：１（ｎ＞１）である。第１，第２のバイポーラトランジスタＢ１，Ｂ２を，基準サイズで形成された基準バイポーラトランジスタを複数個並列に接続した構成にしてもよい。その場合は，トランジスタＢ１の基準バイポーラトランジスタの個数が，トランジスタＢ２の個数よりｎ倍になっている。
【００２７】
さらに，ＢＧＲ回路は，第１及び第２のバイポーラトランジスタＢ１，Ｂ２の共通接続されたベースＮ４とグランドとの間に設けられ抵抗値が調整可能な第４の抵抗Ｒ３を有する。また，ＢＧＲ回路は，抵抗Ｒ１，Ｒ１ｂが接続されたノードＮ３と差動アンプＡ１の出力端子ＯＵＴとの間に第５の抵抗Ｒ０を有する。第５の抵抗Ｒ０は抵抗値が調整可能であることが望ましい。
【００２８】
第５の抵抗Ｒ０の抵抗値は，出力電圧Ｖｏｕｔの温度に対する依存性（ばらつき）が最小になるように調整される。つまり，抵抗Ｒ０は，トランジスタＢ１のベースエミッタ間電圧ＶＢＥの温度に対する負の特性を適切に相殺できる抵抗値に調整される。さらに，第４の抵抗Ｒ３の抵抗値は，オフセット電圧によるばらつきをなくすために，規定温度での出力電圧Ｖｏｕｔの電圧が所望の電圧値になるように調整される。ただし，第５の抵抗Ｒ０の抵抗値は，差動アンプのオフセット電圧のばらつきに対応して調整されるものではないので，一旦調整された後は，その調整抵抗値で固定されてもよい。
【００２９】
図５のＢＧＲ回路において，出力電圧Ｖｏｕｔは，上記の式（８ｂ）の場合に比較すると，第４の抵抗Ｒ３とベース電流ＩＢの積である抵抗Ｒ３の電圧だけ高くなる。すなわち，以下のとおりである。
Ｖｏｕｔ＝ＶＢＥ１＋（Ｒ１＋Ｒ２＋２Ｒ０）［｛（ｋＴ／ｑ）ｌｎ（ｎ）−Ｖｏｓ｝／Ｒ２］＋２Ｒ３ＩＢ  （８ｃ）
ここでベース電流ＩＢは，トランジスタＢ１，Ｂ２それぞれのベース電流であり，エミッタ電流Ｉが同じであればベース電流も同じになる。そして，抵抗Ｒ３には２ＩＢが流れる。
【００３０】
この抵抗Ｒ３により増加した電圧２Ｒ３ＩＢについて説明すると以下のとおりである。まず，ＰＮＰバイポーラトランジスタでは，一般に，ベース電流とコレクタ電流とエミッタ電流との関係は，ＩＢ＋ＩＣ＝ＩＥであり，コレクタ電流ＩＣはベース電流ＩＢのβ倍（ＩＣ＝βＩＢ）である。よって，トランジスタのベース電流ＩＢは，エミッタ電流ＩＥの１／（１＋β）倍になる。ここでβはバイポーラトランジスタの電流増幅率である。そして，上記式（８ｃ）のベース電流ＩＢは，２つのトランジスタＢ１，Ｂ２のベース電流であるので，式（８ｃ）のベース電流ＩＢは以下の式のとおりになる。
ＩＢ＝ＩＥ／（１＋β）＝｛（ｋＴ／ｑ）ｌｎ（ｎ）−Ｖｏｓ｝／Ｒ２／（１＋β）    （１０）
次に，図５のＢＧＲ回路では，差動アンプＡ１のオフセット電圧Ｖｏｓによる出力電圧ＶｏｕｔのばらつきｄＶｏｕｔを，抵抗Ｒ３による変動分ｄＲ３により調整する。この調整は，規定された温度（例えば２５℃）における出力電圧Ｖｏｕｔについて行われる。そこで，抵抗Ｒ３の変動分ｄＲ３による出力電圧の調整値ｄＶ（ｄＲ３）は，ｄＶ（ｄＲ３）＝ｄＲ３×２ＩＢとなるので，上記の式（１０）を代入すると以下のとおりである。
ｄＶ（ｄＲ３）＝ｄＲ３×２｛（ｋＴ／ｑ）ｌｎ（ｎ）−Ｖｏｓ｝／Ｒ２／（１＋β）    （１１）
この調整電圧ｄＶ（ｄＲ３）を示す式（１１）において，抵抗ｄＲ３とＲ２とは温度依存性を有するが，同種の抵抗であるので除算により相殺される。さらに，調整電圧ｄＶ（ｄＲ３）は温度Ｔを有するので温度Ｔに対して正の変動特性があるが，電流増幅率βは温度Ｔに対して増大する正の変動特性を有するので，（１＋β）により除算されることで，温度Ｔに対する正の変動特性は抑制される。したがって，式（１１）の調整電圧ｄＶ（ｄＲ３）は，温度Ｔに対する依存性が小さいことが理解される。
【００３１】
そこで，本実施の形態では，抵抗Ｒ０を調整して出力電圧Ｖｏｕｔの温度依存性を最小にしたうえで，抵抗Ｒ３を調整してオフセット電圧Ｖｏｓによるばらつきをなくし，所定温度での出力電圧を所望の電圧に調整する。上記の通り，抵抗Ｒ３の調整による調整電圧ｄＶ（ｄＲ３）は，温度Ｔの依存性が小さいので，抵抗Ｒ０の調整によって最小にした温度依存性に変化はない。したがって，抵抗Ｒ３の調整により，出力電圧の温度変動幅を最小に保ちつつ，特定の温度における出力電圧を理想的な所望の値にすることができる。
【００３２】
図６は，本実施の形態におけるＢＧＲ回路の出力電圧特性の調整を示す図である。図３，図４と同様に出力電圧特性Ｖ１は理想的な特性であり，温度２５℃で所望の電圧Ｖｏになり，温度変動幅が最小になっている。この理想特性のように温度変動幅を最小にするように抵抗Ｒ０を調整する。そして，差動アンプにオフセット電圧Ｖｏｓが発生すると，出力電圧特性Ｖ１は特性Ｖ２のようにシフトする。シフト方向はオフセット電圧Ｖｏｓがプラスかマイナスかによるが，図６の例ではプラスであり特性Ｖ２は特性Ｖ１より低くシフトしている。
【００３３】
さらに，本実施の形態では，温度２５℃での出力電圧が所望の電圧Ｖｏになるように，抵抗Ｒ３を調整する。その結果，出力電圧特性Ｖ４が得られる。この特性Ｖ４の温度変動幅ｄＶｏ４は小さいままである。
【００３４】
図６の特性Ｖ２のようにシフトする原因として，差動アンプのオフセット電圧Ｖｏｓ以外にも，抵抗Ｒ１，Ｒ１ｂ，Ｒ２の特性ミスマッチ，バイポーラトランジスタＢ１，Ｂ２の特性ミスマッチなど他の要因も考えられる。そのような他の要因による出力電圧のばらつきに対しても，抵抗Ｒ３の調整により，温度変動幅を最小化しつつ出力電圧値を調整することができる。
【００３５】
図５のＢＧＲ回路において，抵抗Ｒ０以外の抵抗Ｒ１，Ｒ１ｂ，Ｒ２も調整可能にしてもよい。これらの抵抗値を調整することで，出力電圧の温度変動幅を最小化することができ，出力電圧の値も理想電圧に近づけることができる。
【００３６】
図５のＢＧＲ回路において，抵抗Ｒ０は必ずしも調整可能である必要はない。ただし，抵抗Ｒ０は，出力電圧の温度変動幅が最小になる値に調整済である必要がある。そして，製造ロット毎にばらつくオフセット電圧Ｖｏｓに起因するばらつきをなくすために，抵抗Ｒ３の抵抗値が調整される。
【００３７】
調整可能な抵抗Ｒ３は，複数の単位抵抗素子を直列に接続し単位抵抗素子に並列に設けたスイッチにより単位抵抗素子を選択する構成で実現できる。この場合の単位抵抗素子の抵抗値はバイナリ倍のおもみ付けされていてもよい。または，複数の単位抵抗素子を並列に接続し単位抵抗素子に直列に設けたスイッチにより単位抵抗素子を選択する工程でもよい。スイッチを制御する信号はフューズ素子により形成され，抵抗調整工程でフューズ素子が選択的に溶断される。
【００３８】
図７は，本実施の形態における別の基準電圧生成回路を示す図である。この基準電圧生成回路，すなわちＢＧＲ回路は，図１のＢＧＲ回路において，トランジスタＢ１，Ｂ２のベースとグランドとの間に抵抗値が調整可能な抵抗Ｒ３を設けている。それ以外の構成は図１と同じである。つまり，このＢＧＲ回路は，図７のＢＧＲ回路の抵抗Ｒ０が設けられておらず，抵抗Ｒ０の代わりに抵抗Ｒ１，Ｒ２，Ｒ１ｂが調整される。
【００３９】
このＢＧＲ回路では，抵抗Ｒ１またはＲ２と，抵抗Ｒ１ｂとを調整可能にし，その調整により出力電圧の温度変動幅を最小にする。図５のＢＧＲ回路では抵抗Ｒ０のみを調整していたが，図７のＢＧＲ回路では，抵抗Ｒ１またはＲ２と，抵抗Ｒ１ｂとを調整する。そして，図５のＢＧＲ回路と同様に，抵抗Ｒ３を調整して，差動アンプＡ１のオフセット電圧Ｖｏｓなどに起因する出力電圧の変動をなくす。
【００４０】
図８は，本実施の形態におけるさらに別の基準電圧生成回路を示す図である。この基準電圧生成回路，すなわちＢＧＲ回路は，図５のＢＧＲ回路において，トランジスタＢ１，Ｂ２のベースとグランドとの間にそれぞれ，抵抗値が調整可能な抵抗Ｒ３，Ｒ３ｂを設けている。つまり，トランジスタＢ１，Ｂ２のベースにそれぞれ調整用抵抗Ｒ３，Ｒ３ｂを設けている。それ以外の構成は図５と同じである。この場合も，抵抗Ｒ３，Ｒ３ｂを調整して，最小化された温度変動幅を維持しつつ，出力電圧Ｖｏｕｔの変動を抑制する。
【００４１】
図９は，本実施の形態におけるさらに別の基準電圧生成回路を示す図である。この基準電圧生成回路，すなわちＢＧＲ回路は，図７のＢＧＲ回路において，トランジスタＢ１，Ｂ２のベースとグランドとの間にそれぞれ，抵抗値が調整可能な抵抗Ｒ３，Ｒ３ｂを設けている。つまり，トランジスタＢ１，Ｂ２のベースにそれぞれ調整用抵抗Ｒ３，Ｒ３ｂを設けている。それ以外の構成は図７と同じである。この場合も，抵抗Ｒ３，Ｒ３ｂを調整して，最小化された温度変動幅を維持しつつ，出力電圧Ｖｏｕｔの変動を抑制する。
【００４２】
以上の実施の形態をまとめると，次の付記のとおりである。
【００４３】
（付記１）
入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと，
前記差動アンプの出力端子とグランドとの間に，直列接続された第１，第２の抵抗と，前記第２の抵抗にエミッタが接続され前記グランドにコレクタが接続された第１のバイポーラトランジスタとを有する第１の経路と，
前記差動アンプの出力端子と前記グランドとの間に，第３の抵抗と，前記第３の抵抗にエミッタが接続され前記グランドにコレクタが接続された第２のバイポーラトランジスタとを有する第２の経路とを有し，
前記第１の抵抗と第２の抵抗との間の第１のノードと，前記第３の抵抗と前記第２のバイポーラトランジスタのエミッタとの間の第２のノードとが，前記差動アンプの入力端子対にそれぞれ接続され，前記第１のバイポーラトランジスタのエミッタサイズが前記第２のバイポーラトランジスタのエミッタサイズより大きく，
さらに，前記第１及び第２のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第４の抵抗を有する基準電圧生成回路。
【００４４】
（付記２）
付記１において，
前記差動アンプの出力端子と，前記第１及び第２の経路との間に，抵抗値が調整可能な第５の抵抗を有する基準電圧生成回路。
【００４５】
（付記３）
付記２において，
前記第５の抵抗は，前記出力電圧の温度に対する変動幅が最小になるように調整された抵抗値を有し，
前記第４の抵抗は，前記出力電圧が規定温度において規定電圧になるように調整された抵抗値を有する基準電圧生成回路。
【００４６】
（付記４）
付記１または２において，
前記第１の抵抗と第３の抵抗とが等しい抵抗値を有する基準電圧生成回路。
【００４７】
（付記５）
付記１または２において，
前記第４の抵抗が，前記第１及び第２のバイポーラトランジスタのベースと前記グランドとの間に共通に設けられた基準電圧生成回路。
【００４８】
（付記６）
付記１または２において，
前記第４の抵抗が，前記第１のバイポーラトランジスタのベースと前記グランドとの間と，前記第２のバイポーラトランジスタのベースと前記グランドとの間とにそれぞれ設けられた基準電圧生成回路。
【００４９】
（付記７）
付記１において，
前記第１または第２の抵抗と，第３の抵抗とが抵抗値を調整可能な抵抗であり，
前記第１または第２の抵抗と，第３の抵抗とが前記出力電圧の温度に対する変動幅が最小になるように調整された抵抗値を有し，
前記第４の抵抗は，前記出力電圧が規定温度において規定電圧になるように調整された抵抗値を有する基準電圧生成回路。
【００５０】
（付記８）
付記１において，
前記第１のバイポーラトランジスタは，基準バイポーラトランジスタを複数個並列に接続して構成されている基準電圧生成回路。
【００５１】
（付記９）
付記１〜８のいずれかにおいて，  
前記第１及び第２のバイポーラトランジスタはＰＮＰトランジスタである基準電圧生成回路。
【００５２】
（付記１０）
入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと，
前記差動アンプの出力端子とグランドとの間に，直列接続された第１，第２の抵抗と，前記第２の抵抗にエミッタが接続され前記グランドにコレクタが接続された第１のバイポーラトランジスタとを有する第１の経路と，
前記差動アンプの出力端子と前記グランドとの間に，第３の抵抗と，前記第３の抵抗にエミッタが接続され前記グランドにコレクタが接続された第２のバイポーラトランジスタとを有する第２の経路とを有し，
前記第１の抵抗と第２の抵抗との間の第１のノードと，前記第３の抵抗と前記第２のバイポーラトランジスタのエミッタとの間の第２のノードとが，前記差動アンプの入力端子対にそれぞれ接続され，前記第１のバイポーラトランジスタのエミッタサイズが前記第２のバイポーラトランジスタのエミッタサイズより大きく，
さらに，前記第１及び第２のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第４の抵抗を有する基準電圧生成回路の調整方法において，
前記第１または第２の抵抗と，前記第３の抵抗を，前記出力電圧の温度に対する変動幅が最小になるようにそれらの抵抗値を調整する第１の工程と，
前記第４の抵抗を，前記出力電圧が規定温度において規定電圧になるように調整する第２の工程とを有する基準電圧生成回路の調整方法。
【００５３】
（付記１１）
入力端子対の電圧差に応じて出力端子に出力電圧を基準電圧として生成する差動アンプと，
前記差動アンプの出力端子とグランドとの間に，直列接続された第１，第２の抵抗と，前記第２の抵抗にエミッタが接続され前記グランドにコレクタが接続された第１のバイポーラトランジスタとを有する第１の経路と，
前記差動アンプの出力端子と前記グランドとの間に，第３の抵抗と，前記第３の抵抗にエミッタが接続され前記グランドにコレクタが接続された第２のバイポーラトランジスタとを有する第２の経路とを有し，
前記第１の抵抗と第２の抵抗との間の第１のノードと，前記第３の抵抗と前記第２のバイポーラトランジスタのエミッタとの間の第２のノードとが，前記差動アンプの入力端子対にそれぞれ接続され，前記第１のバイポーラトランジスタのエミッタサイズが前記第２のバイポーラトランジスタのエミッタサイズより大きく，
さらに，前記第１及び第２のバイポーラトランジスタのベースと前記グランドとの間に設けられ抵抗値が調整可能な第４の抵抗と，
前記差動アンプの出力端子と，前記第１及び第２の経路との間に設けられ抵抗値が調整可能な第５の抵抗とを有する基準電圧生成回路の調整方法において，
前記第５の抵抗を，前記出力電圧の温度に対する変動幅が最小になるようにそれらの抵抗値を調整する第１の工程と，
前記第４の抵抗を，前記出力電圧が規定温度において規定電圧になるように調整する第２の工程とを有する基準電圧生成回路の調整方法。
【符号の説明】
【００５４】
Ａ１：差動アンプ                  Ｂ１，Ｂ２：第１，第２のバイポーラトランジスタ
Ｒ１：第１の抵抗                  Ｒ２：第２の抵抗
Ｒ１ｂ：第３の抵抗                Ｒ０：第５の抵抗
Ｒ３：第４の抵抗                  Ｖｏｕｔ：出力電圧，基準電圧
【図１】
2011039620.tif 000003
【図２】
2011039620.tif 000004
【図３】
2011039620.tif 000005
【図４】
2011039620.tif 000006
【図５】
2011039620.tif 000007
【図６】
2011039620.tif 000008
【図７】
2011039620.tif 000009
【図８】
2011039620.tif 000010
【図９】
2011039620.tif 000011