(57)【要約】【課題】従来よりも電子部品を高密度に実装することが可能な薄膜回路部品を提供すること。【解決手段】ガラスセラミックス基板１２と、ガラスセラミックス基板１２の面１２ａ側に薄膜回路２６，２８と、ガラスセラミックス基板１２を貫通するビア電極２４と、ガラスセラミックス基板１２の面１２ｂ側に該ビア電極２４を介して薄膜回路２６，２８と電気的に接続された端子電極２２と、を備える薄膜回路部品１０。【選択図】図１
2011210828.tif 000002
【特許請求の範囲】
【請求項１】
一方面側に薄膜回路が形成されるガラスセラミックス基板と、
前記ガラスセラミックス基板を貫通するビア電極と、
前記ガラスセラミックス基板の他方面側に前記ビア電極と電気的に接続された端子電極と、を備える薄膜回路形成用基板。
【請求項２】
前記端子電極の少なくとも一部が前記ガラスセラミックス基板に埋設されている、請求項１に記載の薄膜回路形成用基板。
【請求項３】
ガラスセラミックス基板と、
前記ガラスセラミックス基板の一方面側に薄膜回路と、
前記ガラスセラミックス基板を貫通するビア電極と、
前記ガラスセラミックス基板の他方面側に前記ビア電極を介して前記薄膜回路と電気的に接続された端子電極と、を備える薄膜回路部品。
【請求項４】
前記端子電極の少なくとも一部が前記ガラスセラミックス基板に埋設されている、請求項３に記載の薄膜回路部品。
【請求項５】
ガラス粉末を含む誘電体ペーストを成膜して得られたグリーンシートのビアホールに導電ペーストを充填する充填工程と、
前記導電ペーストを充填した前記グリーンシートを積層して積層体を得る積層工程と、
前記積層体を焼成して、ビア電極を有するガラスセラミックス基板が積層された積層素体を得る焼成工程と、
前記積層素体の一方面側に薄膜回路を形成し、前記積層素体の他方面側に端子電極を形成する電極形成工程と、を有する、前記積層素体と、前記薄膜回路と、前記積層素体の他方面側に前記ビア電極を介して前記薄膜回路と電気的に接続された前記端子電極と、を備える、薄膜回路部品の製造方法。
【請求項６】
ガラス粉末を含む誘電体ペーストを成膜して第１のグリーンシート及び第２のグリーンシートを形成するシート形成工程と、
前記第１のグリーンシートにビアホールを形成して当該ビアホールに導電ペーストを充填し、前記第２のグリーンシートに前記ビアホールよりも大きいスルーホールを形成して当該スルーホールに導電ペーストを充填する充填工程と、
前記導電ペーストを充填した前記第１のグリーンシートと前記第２のグリーンシートとを積層して積層体を得る積層工程と、
前記積層体を焼成して、前記ビアホール内に形成されたビア電極を有するガラスセラミックス基板と、前記スルーホール内に形成された端子電極を有するガラスセラミックス基板とが積層された積層素体を得る焼成工程と、
前記積層素体の一方面側に薄膜回路を形成する電極形成工程と、を有する、前記積層素体と、前記薄膜回路と、前記積層素体の他方面側に、前記積層素体に埋設され、前記ビア電極を介して前記薄膜回路と電気的に接続された前記端子電極と、を備える、薄膜回路部品の製造方法。
【請求項７】
前記電極形成工程において、前記積層素体の他方面側を研磨して、前記端子電極を前記積層素体の表面に露出させる研磨工程、を有する、請求項６に記載の薄膜回路部品の製造方法。
【請求項８】
前記焼成工程では、前記積層体と、前記積層体を挟むように前記グリーンシートよりも熱収縮が小さい別のグリーンシートと、を有する積層体を焼成して前記積層素体を得る、請求項５〜７のいずれか一項に記載の薄膜回路部品の製造方法。
【請求項９】
前記電極形成工程の後に、前記端子電極の上にめっき膜を形成し、前記電気回路が形成された前記積層素体を切断して薄膜回路部品を得る切断工程を有する請求項５〜８のいずれか一項に記載の薄膜回路部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜回路形成用基板、薄膜回路部品及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の内部回路に実装される回路部品としては、基板上に導体パターン及び絶縁膜等を形成する薄膜形成技術を用いて作製された薄膜回路部品が用いられる。このような薄膜回路部品を形成する基板としては、通常、アルミナ基板やシリコンウエハが用いられる。（例えば、特許文献１参照）
【０００３】
図１２は、薄膜形成技術を用いることによって形成された従来の薄膜回路部品の一例を示す模式断面図である。薄膜回路部品１００は、アルミナ基板１１２と、アルミナ基板１１２の一面上に設けられた薄膜回路部１４０と、を備える。薄膜回路部１４０は、アルミナ基板上に形成された電気回路１２６と、電気回路１２６が形成されたアルミナ基板１１２の一面を覆うように絶縁層（レジスト）１４２と、電気回路１２６上に設けられた電気回路１２８と、電気回路１２８及び絶縁層１４２を覆う絶縁層１４４と、を備える。そして、アルミナ基板１１２及び薄膜回路部１４０の側面を覆うように一対の端子電極１２２を備える。
【０００４】
このような薄膜回路部品１００は、次のような工程で製造される。まず、アルミナ基板１１２の上にフォトリソグラフやスピンコート等の薄膜プロセスによって薄膜回路部１４０を形成する。その後、ダイシングによって個片化する。そして、個片化した基板上に、スパッタ法で金属薄膜を形成し、その後めっき法によって金属薄膜上にめっき膜を設けて、端子電極１２２が形成される。このような工程によって、薄膜回路部品１００を製造することができる。
【０００５】
ところで、電子機器に使用される配線基板として、ガラスとフィラーとを含む組成物からなるガラスセラミックス基板が知られている。ガラスセラミックス基板は、表面上に導電パターンを形成して配線基板とし電子機器に実装される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−５３２５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年の電子機器の小型化及び高機能化に伴い、小型化とともに高密度実装が可能な回路部品が求められている。ところが、図１２のように基板の側面に端子電極を有する回路部品の場合、現状以上に電子部品を高密度に実装することが困難になりつつある。一方、アルミナ基板やシリコンウエハにビアホールやスルーホールを形成して高密度実装を図ることも考えられるものの、焼成されたアルミナ基板やシリコンウエハにビアホールやスルーホールを形成することは困難である。小径のビアホールを形成することは特に難しい。また、焼成前のアルミナグリーンシートのスルーホールを形成して焼成する場合、焼成温度が高くなるために、スルーホールに充填する電極材として銀や銅が使えないという事情があった。さらに、アルミナグリーンシートを焼成すると熱収縮によって焼成前後でビアホールやスルーホールの位置が変わってしまい、十分に高い位置精度を実現することが困難であるという事情もあった。また、製品に対する低背化の要求も強く使用される基板に対しては、薄型化対応が望まれている。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、従来よりも電子部品を高密度に実装することが可能な薄膜回路形成用基板、及び薄膜回路部品を提供することを目的とする。また、電子部品を高密度に実装することが可能な薄膜回路部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明では、一方面側に薄膜回路が形成されるガラスセラミックス基板と、該ガラスセラミックス基板を貫通するビア電極と、ガラスセラミックス基板の他方面側に該ビア電極と電気的に接続された端子電極と、を備える薄膜回路形成用基板を提供する。
【００１０】
本発明の薄膜回路形成用基板は、薄膜回路が形成される面の反対側に端子電極を有することから、設計の自由度が高く且つ電子部品を従来よりも高密度に実装することができる。また、ガラスセラミックス基板は、アルミナよりも低温で焼成して形成することが可能であるため、ビア電極に銀や銅を含む導電材を用いることができる。したがって、製造コストの低減と低抵抗化を図ることができる。なお、薄膜回路とは、薄膜プロセスによって形成される電気回路である。
【００１１】
本発明の薄膜回路形成用基板は、端子電極の少なくとも一部がガラスセラミックス基板に埋設されていることが好ましい。これによって、端子電極が容易に剥離せず、高い接続強度を有する薄膜回路形成用基板とすることができる。
【００１２】
本発明ではまた、ガラスセラミックス基板と、ガラスセラミックス基板の一方面側に薄膜プロセスによって形成された電気回路と、ガラスセラミックス基板を貫通するビア電極と、ガラスセラミックス基板の他方面側に該ビア電極を介して電気回路と電気的に接続された端子電極と、を備える薄膜回路部品を提供する。
【００１３】
本発明の薄膜回路部品は、薄膜回路と端子電極とがガラスセラミックス基板を挟んで対向するように設けられていることから、設計の自由度が高く且つ電子部品を従来よりも高密度に実装することができる。また、ガラスセラミックス基板は、アルミナ基板よりも低温で焼成して形成することが可能であるため、ビア電極に銀や銅を含む導電材を用いることができる。したがって、製造コストの低減と低抵抗化を図ることができる。
【００１４】
本発明の薄膜回路部品は、端子電極の少なくとも一部がガラスセラミックス基板に埋設されていることが好ましい。これによって、端子電極が容易に剥離せず、高い接続強度を有する薄膜回路部品とすることができる。
【００１５】
本発明ではまた、ガラス粉末を含むスラリーを成膜して得られたグリーンシートのビアホールに導電ペーストを充填する充填工程と、導電ペーストを充填したグリーンシートを積層して積層体を得る積層工程と、積層体を焼成して、ビアホール内に形成されたビア電極を有するガラスセラミックス基板が積層された積層素体を得る焼成工程と、積層素体の一方面側に薄膜回路を形成し、積層素体の他方面側に端子電極を形成する電極形成工程と、を有する、積層素体と、薄膜回路と、積層素体の他方面側にビア電極を介して薄膜回路と電気的に接続された端子電極と、を備える、薄膜回路部品の製造方法を提供する。
【００１６】
本発明の薄膜回路部品の製造方法によれば、従来よりも低い焼成温度で薄膜回路部品を製造することができる。このため、ビア電極に銀や銅を含む導電材を用いることができる。したがって、製造コストの低減と低抵抗化を図ることができる。また、このようにして製造される薄膜回路部品は、薄膜回路と端子電極とが積層素体を挟んで対向するように設けられていることから、設計の自由度が高く且つ電子部品を従来よりも高密度に実装することができる。、また、積層素体を個片化することなく、端子電極を形成することができるために、工程の簡略化を図ることができる。
【００１７】
本発明ではまた、ガラス粉末を含む誘電体ペーストを成膜して第１のグリーンシート及び第２のグリーンシートを形成するシート形成工程と、第１のグリーンシートにビアホールを形成して当該ビアホールに導電ペーストを充填し、第２のグリーンシートにビアホールよりも大きいスルーホールを形成して当該スルーホールに導電ペーストを充填する充填工程と、導電ペーストを充填した第１のグリーンシートと第２のグリーンシートを積層して積層体を得る積層工程と、積層体を焼成して、ビアホール内に形成されたビア電極を有するガラスセラミックス基板と、スルーホール内に形成された端子電極を有するガラスセラミックス基板とが積層された積層素体を得る焼成工程と、積層素体の一方面側に薄膜回路を形成する電極形成工程と、を有する、積層素体と、電気回路と、積層素体の他方面側に、積層素体に埋設され、ビア電極を介して薄膜回路と電気的に接続された端子電極と、を備える、薄膜回路部品の製造方法を提供する。
【００１８】
上述の薄膜回路部品の製造方法であれば、端子電極が積層素体に埋設されていることから、端子電極が容易に剥離せず、高い接続強度を有し信頼性に優れる薄膜回路部品とすることができる。また、端子電極におけるガラスフリットの含有率を低減して、低抵抗化を図ることもできる。さらに、積層素体を個片化することなく、端子電極を形成することができるために、工程の簡略化を図ることができる。
【００１９】
本発明の薄膜回路部品の製造方法は、電極形成工程において、積層素体の他方面側を研磨して、端子電極を積層素体の表面に露出させる研磨工程、を有することが好ましい。これによって、端子電極が設けられる積層素体の面を、一層平坦にすることが可能となり、接続強度を一層高くすることができる。
【００２０】
本発明の薄膜回路部品の製造方法は、焼成工程において、積層体と、該積層体を挟むようにグリーンシートよりも熱収縮が小さい別のグリーンシートと、を有する積層体を焼成して積層素体を得ることが好ましい。これによって、グリーンシートの積層方向に垂直な方向における積層体の熱収縮が低減されて、寸法精度及び位置精度を向上することができる。
【００２１】
本発明の薄膜回路部品の製造方法は、電極形成工程の後に、端子電極の上にめっき膜を形成し、電気回路が形成された積層素体を切断して薄膜回路部品を得る切断工程を有することが好ましい。これによって、切断後に個々の切断片にめっき膜を形成する場合に比べて、工程を簡略化することができる。
【発明の効果】
【００２２】
本発明によれば、従来よりも電子部品を高密度に実装することが可能な薄膜回路形成用基板、及び薄膜回路部品を提供することができる。また、電子部品を高密度に実装することが可能な薄膜回路部品の製造方法を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の薄膜回路部品の好適な一実施形態を示す模式断面図である。
【図２】本発明の薄膜回路部品の好適な一実施形態を示す下面図である。
【図３】本発明の薄膜形成用基板及び薄膜回路部品のガラスセラミックス基板に含まれる板状アルミナフィラーの一例を示す上面図である。
【図４】本発明の薄膜形成用基板の好適な実施形態において、側面の一部を拡大して示す側面図である。
【図５】本発明の薄膜形成用基板の好適な実施形態におけるガラスセラミックス基板のＸ線回折チャートである。
【図６】本発明の薄膜回路部品の好適な一実施形態を示す模式断面図である。
【図７】本発明の薄膜回路部品の製造方法の好適な一実施形態を説明する説明図である。
【図８】本発明の薄膜回路部品の製造方法の好適な一実施形態を説明する説明図である。
【図９】本発明の薄膜回路部品の製造方法の好適な一実施形態を説明する説明図である。
【図１０】本発明の薄膜回路部品の製造方法の好適な一実施形態を説明する説明図である。
【図１１】本発明の実施例における薄膜回路部品の固着強度の評価方法を模式的に示す説明図である。
【図１２】従来の薄膜回路部品の一例を示す模式断面図である。
【発明を実施するための形態】
【００２４】
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一又は同等の要素には同じ番号を付与し、場合により重複する説明を省略する。
【００２５】
［薄膜回路部品及び薄膜回路形成用基板］
図１は、本発明の薄膜回路部品の好適な一実施形態を示す模式断面図である。薄膜回路部品１０は、薄膜形成用基板であるガラスセラミックス基板１２と、ガラスセラミックス基板１２の一方面（上面１２ａ）側に薄膜プロセスによって形成された薄膜回路部４０と、ガラスセラミックス基板１２の他方面（底面１２ｂ）側に端子電極２２と、を備える。すなわち、薄膜回路部４０と端子電極２２とは、ガラスセラミックス基板１２を挟んで互いに対向するように設けられている。
【００２６】
薄膜回路部４０は、ガラスセラミックス基板１２側から所定のパターンを有し、互いに電気的に導通する第１の電気回路２６及び第２の電気回路２８を有する。また、薄膜回路部４０はガラスセラミックス基板１２側から、第１の電気回路２６を覆うように第１の絶縁層４２と、第１の絶縁層４２のガラスセラミックス基板１２側とは反対側の面上に第２の絶縁層４４と、を有する。
【００２７】
ガラスセラミックス基板１２は、その内部を厚さ方向に貫通するビア電極２４を備える。ビア電極２４は、薄膜回路部４０における第１の電気回路２６及び端子電極２２と接続されている。このように、第１の電気回路２６及び第２の電気回路２８と端子電極２２とは、ビア電極２４を介して電気的に接続されている。
【００２８】
図２は、薄膜回路部品１０の下面図である。端子電極２２はガラスセラミックス基板１２の底面１２ｂ側に４つ設けられている。これらの端子電極２２は、図１に示すようにガラスセラミックス基板１２に埋設されている。これによって、端子電極２２とガラスセラミックス基板１２との固着強度を一層高くすることができる。また、ガラスセラミックス基板１２の下面１２ｂ、すなわち薄膜回路部品１０の下面を平坦にすることができる。
【００２９】
薄膜回路部品１０の薄膜回路部４０は、公知の薄膜プロセスによって形成することができる。例えば、スパッタ法、ＣＶＤ法等によって金属薄膜を形成した後、フォトエッチング等を行なうことによって、所定のパターンを有する第１の電気回路２６，第２の電気回路２８を順次形成することができる。
【００３０】
薄膜回路部品１０は、底面（下面１２ｂ）が平坦であることから、薄膜プロセス時にガラスセラミックス基板１２をステージに吸着させることができる。したがって、薄膜プロセスに適用することが容易となり、製造プロセスの効率化を図ることができる。
【００３１】
薄膜回路部品１０の下面１２ｂにおいて、下面１２ｂからの端子電極２２の突出高さは、製造プロセスの効率化を図る観点から、好ましくは１０μｍ以下であり、より好ましくは３μｍ以下であり、さらに好ましくは２μｍ以下である。
【００３２】
ビア電極２４は、電気抵抗を低くする観点から、好ましくは銀又は銅を含有し、より好ましくは銀を含有する。端子電極２２は、電気抵抗を低くするとともに、ガラスセラミックス基板１２との固着強度を高くするために、銀又は銅等の金属成分とともにガラス成分を含有する。本実施形態では端子電極２２がガラスセラミックス基板１２に埋め込まれていることから、端子電極２２におけるガラス成分の含有量を低くしても、ガラスセラミックス基板１２と端子電極２２との固着強度を十分に高くすることができる。このため、端子電極２２における金属成分の含有量を高くして、電気抵抗を低くすることができる。
【００３３】
薄膜回路部品１０は、薄膜回路部４０及び端子電極２２がそれぞれガラスセラミックス基板１２を挟んで対向するように設けられているため、電子部品を高密度に実装することができる。基板材料としてガラスセラミックスを用いており、アルミナよりも低温で焼結させることが可能であることから、ビア電極２４や端子電極２２の電極材料として銀や銅を用いることができる。また、ガラスセラミックスを用いていることから、無収縮焼成技術の適用が可能であり、ビア電極２４や端子電極２２の位置を高精度で調整することができる。したがって、電子部品を一層高密度に実装することが可能となる。
【００３４】
＜ガラスセラミックス基板＞
次に、ガラスセラミックス基板１２について説明する。ガラスセラミックス基板１２は、単層であってもよく、複数のガラスセラミックス基板が積層された積層基板であってもよい。また、上下に隣り合うガラスセラミックス基板の間に、所定パターンの内部導体を有していてもよい（図示せず）。
【００３５】
ガラスセラミックス基板１２は、強度向上の観点から、好ましくはガラスと該ガラスの中に分散された板状アルミナフィラーとを含有する。板状アルミナフィラーの含有量は、ガラスと板状アルミナフィラーの合計量に対して、好ましくは２０〜３５体積％であり、より好ましくは２２．５〜３５体積％である。ガラスセラミックス基板１２の強度を一層向上させる観点から、板状アルミナフィラーは、同一方向に配向していることが好ましい。以下、各成分について詳細に説明する。
【００３６】
＜板状アルミナフィラー＞
ガラスセラミックス基板１２に含まれる板状アルミナフィラーの平均板径は、好ましくは１〜１０μｍであり、より好ましくは２〜８μｍである。板状アルミナフィラーの平均板径が１μｍ未満であると、板状アルミナフィラーの高い配向性が得られ難くなる傾向にある。一方、板状アルミナフィラーの平均板径が１０μｍを超えると、第１の電気回路２６の配線ピッチが小さい場合に、電子部品等の電気特性に影響を及ぼす場合がある。
【００３７】
板状アルミナフィラーの平均厚みは、ガラスセラミックス基板１２の強度を一層向上させる観点から、好ましくは０．４μｍ以下であり、より好ましくは０．０３〜０．３μｍである。板状アルミナフィラーの平均厚みを小さくすれば、同一含有量でガラスセラミックス基板１２に含まれる板状アルミナフィラーの個数を増やすことが可能になるため、ガラスセラミックス基板１２の強度を向上させることができる。一方、板状アルミナフィラーの平均厚みが０．３μｍを超えると、板状アルミナフィラーの良好な配向性が損なわれる傾向にある。
【００３８】
板状アルミナフィラーの平均アスペクト比は、ガラスセラミックス基板１２の強度を一層向上させる観点から、好ましくは１０以上であり、より好ましくは２５〜７０である。板状アルミナフィラーの平均アスペクト比が２０未満であると、板状アルミナフィラーの良好な配向性が損なわれる傾向にある。
【００３９】
図３は、本実施形態のガラスセラミックス基板に含まれる板状アルミナフィラーの一例を示す上面図である。図３は、板状アルミナフィラー２０の板面形状を示している。すなわち、板状アルミナフィラー２０の板面は八角形状を有している。図３のように板状アルミナフィラー２０の板面が正八角形ではない場合、板状アルミナフィラー２０の板径は、板面における長径ｙと短径ｘの平均値として求めることができる。すなわち、板状アルミナフィラー２０の板径は、板状アルミナフィラー２０に内接する最小の長方形の長辺と短辺の平均値として求めることができる。板状アルミナフィラー２０に内接する最小の四角形が正方形の場合は、１辺の長さが板径となる。
【００４０】
板状アルミナフィラー２０の厚みは、板面に垂直な方向の最大長さである。平均板径、平均厚みは、それぞれ、電子顕微鏡画像において無作為に抽出した５００個の板状アルミナフィラーの板径及び厚みの測定値の算術平均値である。平均アスペクト比は、（平均板径）／（平均厚み）によって算出される。
【００４１】
ガラスセラミックス基板１２に含まれる板状アルミナフィラー２０は、図８のように板面に垂直な方向から見た平面形状が、円形、楕円形又は円形若しくは楕円形に近似する多角形等、異方性の小さな形状であるものが好ましい。ガラスセラミックス基板１２の強度向上の観点からは、板状アルミナフィラーの平面形状は、好ましくは六角形であること、より好ましくは正六角形である。
【００４２】
図４は、本実施形態の薄膜回路部品１０に備えられるガラスセラミックス基板１２の側面の一部を拡大して示す側面図である。図４に示すように、ガラスセラミックス基板１２のガラス４８中に分散された板状アルミナフィラー２０は、板面がほぼ同一方向に向いており、面Ａとほぼ平行になっている。このように、板状アルミナフィラー２０は良好な配向性を有している。この配向性の良否は、ＣｕＫα線を用いたＸ線回折測定によって求められる（１０４）結晶面と（００６）結晶面のピークの強度比によって判断することができる。
【００４３】
板状アルミナフィラーの（１０４）結晶面と（００６）結晶面におけるＸ線回折ピークの強度比は、（１０４）結晶面及び（００６）結晶面の面積基準のピーク強度を、それぞれＩ（００６）及びＩ（１０４）としたとき、Ｉ（１０４）に対するＩ（００６）の比、すなわちＩ（００６）／Ｉ（１０４）の計算式で求めることができる。
【００４４】
本実施形態の板状アルミナフィラーのＩ（００６）／Ｉ（１０４）（以下、ピーク強度比αという）は、１．０以上である。このようなピーク強度比αを有する板状アルミナフィラーは、ガラスセラミックス基板１２において、良好な配向性を有する。ピーク強度比αは、一層優れた強度を有するガラスセラミックス基板とする観点から、好ましくは１．５以上であり、より好ましくは２．０以上であり、さらに好ましくは３．０以上である。ピーク強度比αが高くなるほど、板状アルミナフィラーの板面の向きが揃い、配向性が良好になる。このように、本実施形態のガラスセラミックス基板は、板状アルミナフィラーの板面の向きがほぼ揃っており、配向性が良好であることから、優れた強度と高い靭性を有する。なお、ピーク強度比αに特に上限はないが、実用上、上限は２０程度となる。
【００４５】
図５は、本実施形態のガラスセラミックス基板１２のＸ線回折測定結果を示すチャートである。図５におけるチャートＡは、市販のＸ線回折装置を用いて、図４におけるガラスセラミックス基板１２の面ＡにＸ線を照射して測定されたＸ線回折チャートである。図５におけるチャートＢは、市販のＸ線回折装置を用いて、図４におけるガラスセラミックス基板１２の面ＢにＸ線を照射して測定されたＸ線回折チャートである。
【００４６】
チャートＡは、チャートＢよりも明瞭に（１０４）結晶面と（００６）結晶面のピークを示している。本実施形態のピーク強度比αは、面Ａ、すなわち板状アルミナフィラー２０の板面にほぼ平行な面にＸ線を照射して測定されたチャートＡのピークから計算される値である。チャートＡは、板状アルミナフィラー２０の板面にほぼ平行な面にＸ線を照射して測定されたＸ線回折ピークであるため、板状アルミナフィラー２０の（１０４）結晶面と（００６）結晶面のピークが明瞭に示されている。したがって、各ピークのピーク強度からピーク強度比αを高い精度で算出することができる。このように、特定のアスペクト比を有する板状アルミナフィラー２０の配向性を良好にする観点から、Ｘ線を照射する面を特定すると共に、その面に応じて最適な結晶面を特定することが好ましい。これによって、ガラスセラミックス基板１２の強度を十分に高くするとともに、強度のばらつきを十分に小さくすることができる。なお、チャートＢは、板状アルミナフィラー２０のアスペクト比が高いために、チャートＡよりも（１０４）結晶面及び（００６）結晶面のピークが不鮮明である。このため、チャートＢのＸ線回折ピークから正確なピーク強度比αを算出することは困難である。
【００４７】
ガラスセラミックス基板１２は、板状アルミナフィラー２０以外のセラミックスフィラーを更に含有してもよい。板状アルミナフィラー以外のセラミックスフィラーとしては、例えば、マグネシア、スピネル、シリカ、ムライト、フォルステライト、ステアタイト、コージェライト、ストロンチウム長石、石英、ケイ酸亜鉛、ジルコニア及びチタニアからなる群より選ばれる少なくとも一種の材料によって形成された球状又は板状のフィラーが挙げられる。また、ガラスセラミックス基板１２は、球状アルミナを含有してもよい。ガラスセラミックス基板１２の強度を一層高くする観点から、板状アルミナフィラーの割合を全セラミックスフィラーの８０体積％以上とすることが好ましい。
【００４８】
＜ガラス＞
ガラスセラミックス基板１２に含まれるガラス４８の材料としては、例えば、（１）非晶質ガラス系材料及び（２）結晶化ガラス系材料の少なくとも１種からなるガラス粉末が挙げられる。（２）結晶化ガラス系材料は、加熱焼成時に多数の微細な結晶がガラス成分中に析出した材料であり、ガラスセラミックスともいう。
【００４９】
ガラス４８は、（１）非晶質ガラス系材料及び（２）結晶化ガラス系材料のうち、（２）結晶化ガラス系材料を用いて形成されるものであることが好ましい。（２）結晶化ガラス系材料としては、例えば、（ｉ）ＳｉＯ２、Ｂ２Ｏ３、Ａｌ２Ｏ３及びアルカリ土類金属酸化物を含有するガラス並びに（ｉｉ）ＳｉＯ２、ＣａＯ、ＭｇＯ、Ａｌ２Ｏ３及びＣｕＯを含有するディオプサイド結晶ガラスを用いることができる。
【００５０】
（ｉ）のガラスの好適な組成、及び（ｉ）のガラスを用いた場合のガラスセラミックス基板１２におけるガラス４８の好適な組成を説明する。ガラス４８は、ＳｉＯ２、Ｂ２Ｏ３、Ａｌ２Ｏ３及びアルカリ土類金属酸化物を含有することが好ましい。ＳｉＯ２の含有量は、ガラス４８全量を基準として４６〜６０質量％であることが好ましく、４７〜５５質量％であることがより好ましい。（ｉ）のガラスにおけるＳｉＯ２の含有量が４６質量％未満であるとガラス化が困難になる傾向にある。一方、（ｉ）のガラスにおけるＳｉＯ２の含有量が６０質量％を超えると融点が高くなって低温焼結が困難になる傾向にある。
【００５１】
Ｂ２Ｏ３の含有量は、ガラス４８全量を基準として、好ましくは０．５〜５質量％であり、より好ましくは１〜３質量％である。ガラス４８におけるＢ２Ｏ３の含有量が５質量％を超えると、耐湿性が低下する傾向にある。一方、ガラス４８におけるＢ２Ｏ３の含有量が０．５質量％未満であると、ガラス化温度が高くなるとともに密度が低くなる傾向にある。
【００５２】
Ａｌ２Ｏ３の含有量は、ガラス４８全量を基準として、好ましくは６〜１７．５質量％であり、より好ましくは７〜１６．５質量％である。ガラス４８におけるＡｌ２Ｏ３の含有量が６質量％未満であると十分に優れた強度が損なわれる場合がある。一方、ガラス４８におけるＡｌ２Ｏ３の含有量が１７．５質量％を超えるとガラス化が困難になる傾向にある。
【００５３】
アルカリ土類金属酸化物の含有量は、ガラス４８全量を基準として、好ましくは２５〜４５質量％であり、より好ましくは３０〜４０質量％である。アルカリ土類金属酸化物としては、例えば、ＭｇＯ、ＣａＯ、ＢａＯ及びＳｒＯが挙げられる。これらのアルカリ土類金属酸化物は一種のみを含んでいてもよく二種以上を含んでいてもよい。アルカリ土類金属酸化物の中でも、ＳｒＯとその他のアルカリ土類金属酸化物とを組み合わせて含むことが好ましい。ＣａＯ、ＭｇＯ及びＢａＯからなる群より選ばれる少なくとも一種と、ＳｒＯとを組み合わせて用いると、溶解ガラスの粘性が低下し、焼結温度の自由度を大きくすることができる。このため、ガラスセラミックス基板１２の製造を容易にすることができる。
【００５４】
アルカリ土類金属酸化物の全量に対するＳｒＯの含有量は、好ましくは６０質量％以上であり、より好ましくは８０質量％以上である。この含有量が６０質量％未満であると、ガラス４８と板状アルミナフィラー２０との熱膨張係数の差が大きくなりガラスセラミックス基板１２の強度が低下する傾向にある。
【００５５】
アルカリ土類金属酸化物の全量に対するＣａＯ、ＭｇＯ及びＢａＯの合計含有量は、好ましくは１質量％以上である。アルカリ土類金属酸化物の全量に対するＣａＯ及びＭｇＯの含有量は、それぞれ好ましくは０．２質量％以上であり、より好ましくは０．５質量％以上である。アルカリ土類金属酸化物の全量に対するＣａＯの含有量は、好ましくは１０質量％未満である。アルカリ土類金属酸化物の全量に対するＭｇＯの含有量は、好ましくは４質量％以下である。ＣａＯ及びＭｇＯの含有量が上述の値よりも大きくなると熱膨張係数が小さくなりすぎて、ガラスセラミックス基板１２の強度が低下する傾向、及びガラスの結晶化度の制御が困難になる傾向にある。ガラスセラミックス基板１２の製造の容易性とガラスセラミックス基板の強度とを両立させる観点からは、アルカリ土類金属酸化物全量に対するＣａＯ及びＭｇＯの合計含有量は、好ましくは１０質量％未満である。アルカリ土類金属酸化物全量に対するＣａＯの含有量は、好ましくは５質量％以下である。
【００５６】
アルカリ土類金属酸化物全量に対するＢａＯの含有量は、好ましくは５質量％以下である。この含有量が５質量％を超えると誘電率が高くなる傾向にある。
【００５７】
次に、（ｉｉ）の結晶ガラス及び（ｉｉ）の結晶ガラスを用いた場合のガラスセラミックス基板１２におけるガラス４８の好適な組成を説明する。（ｉｉ）の結晶ガラスは、焼成によって主結晶としてディオプサイド結晶ガラスを析出する。
【００５８】
ディオプサイド結晶ガラスにおいて、ＳｉＯ２はガラスのネットワークフォーマーであるとともに、ディオプサイド結晶の構成成分である。ＳｉＯ２の含有量は、ディオプサイド結晶ガラス全量を基準として、好ましくは４０〜６５質量％であり、より好ましくは４５〜６５質量％である。ＳｉＯ２の含有量が４０質量％未満であるとガラス化が困難になる傾向にある。一方、ＳｉＯ２の含有量が６５質量％を超えると密度が低くなる傾向にある。
【００５９】
ディオプサイド結晶ガラスにおいて、ＣａＯはディオプサイド結晶の構成成分である。ＣａＯの含有量は、ディオプサイド結晶ガラス全量に対して、好ましくは２０〜３５質量％であり、より好ましくは２５〜３０質量％である。ＣａＯの含有量が２０質量％未満であると誘電損失が高くなる傾向にある。一方、ＣａＯの含有量が３５質量％を超えるとガラス化が困難になる傾向にある。
【００６０】
ディオプサイド結晶ガラスにおいて、ＭｇＯはディオプサイド結晶の構成成分である。ＭｇＯの含有量は、ディオプサイド結晶ガラス全量に対して、好ましくは１１〜３０質量％であり、より好ましくは１２〜２５質量％である。ＭｇＯの含有量が１１質量％未満であると結晶が析出し難くなる傾向にある。一方、ＭｇＯの含有量が３０質量％を超えるとガラス化が困難になる傾向にある。
【００６１】
ディオプサイド結晶ガラスにおいて、Ａｌ２Ｏ３はガラスの結晶性を調節する成分である。Ａｌ２Ｏ３の含有量は、ディオプサイド結晶ガラス全量に対して、好ましくは０．５〜１０質量％であり、より好ましくは１〜５質量％である。Ａｌ２Ｏ３の含有量が０．５質量％未満であると結晶性が強くなりすぎてガラス成形が困難になる傾向にある。一方、Ａｌ２Ｏ３の含有量が１０質量％を超えるとディオプサイド結晶が析出し難くなる傾向にある。
【００６２】
ディオプサイド結晶ガラスにおいて、ＣｕＯはＡｇに電子を与え、ガラスセラミックス中への拡散を抑制する成分である。ＣｕＯの含有量は、ディオプサイド結晶ガラス成分全量に対して、好ましくは０．０１〜１．０質量％である。ＣｕＯの含有量が０．０１質量％未満であると上述の効果が十分に発揮されない傾向にある。一方、ＣｕＯの含有量が１．０質量％を超えると誘電損失が大きくなり過ぎる傾向にある。
【００６３】
ディオプサイド結晶ガラスにおいて、ＳｒＯ、ＺｎＯ、ＴｉＯ２はガラス化を容易にするために添加する成分である。ディオプサイド結晶ガラス成分全量に対する含有量は、各成分とも好ましくは０〜１０質量％であり、より好ましくは０〜５％である。これらの成分が各々１０質量％より多くなると結晶性が弱くなり、ディオプサイドの析出量が少なくなって誘電損失が大きくなる傾向にある。
【００６４】
また、ディオプサイド結晶ガラス成分としては、誘電損失等の特性を損なわない範囲で上記成分以外の成分を含んでいてもよい。
【００６５】
（ｉ）及び（ｉｉ）のガラスのうち、一層優れた強度を得る観点から、ガラスセラミックス基板１２におけるガラス４８は、（ｉｉ）の結晶ガラスを用いて形成されることが好ましい。
【００６６】
本実施形態の薄膜回路部品は、電子素子（インダクタやキャパシタ等）を有していてもよい。また、フィルタやコモンモードチョークコイルであってもよく、他の電子部品であってもよい。本実施形態の薄膜回路部品は受動素子を内包した様々な電子部品として用いることができる。
【００６７】
図６は、本発明の薄膜回路部品の好適な別の実施形態を示す模式断面図である。薄膜回路部品３０は、薄膜形成用基板であるガラスセラミックス基板１２と、ガラスセラミックス基板１２の一方面（上面１２ａ）上に薄膜プロセスによって形成された薄膜回路部４０と、ガラスセラミックス基板１２の他方面（下面１２ｂ）上に端子電極２２と、を備える。薄膜回路部４０と端子電極２２とは、ガラスセラミックス基板１２を挟んで互いに対向するように設けられている。
【００６８】
薄膜回路部品３０は、端子電極２２がガラスセラミックス基板１２に埋め込まれておらず、下面１２ｂ上に設けられている点で、上記実施形態の薄膜回路部品１０と相違する。その他の点は、上記実施形態の薄膜回路部品１０と同様とすることができる。
【００６９】
次に、本発明の薄膜回路部品の製造方法の好適な実施形態を説明する。
【００７０】
（第１実施形態）
本実施形態の薄膜回路部品の製造方法は、以下の工程を有する。
【００７１】
（１）アルミナフィラーを調製する準備工程
（２）ガラス粉末とアルミナフィラーとを混合して誘電体ペーストを調製し、当該誘電体ペーストを成膜して複数のグリーンシートを形成するシート形成工程
（３）グリーンシートにビアホールを形成するビアホール形成工程
（４）グリーンシートのビアホールに導電ペーストを充填する充填工程
（５）導電ペーストを充填したグリーンシートを積層して積層体を得る積層工程
（６）積層体を焼成して、ビアホール内にビア電極を有するガラスセラミックス基板が積層された積層素体を得る焼成工程
（７）積層素体の一方面側に薄膜プロセスによって電気回路を形成し、積層素体の他方面側に端子電極を形成する電極形成工程
（８）薄膜回路形成用基板を切断して個片化し、薄膜回路部品を得る切断工程
【００７２】
図７は、本実施形態の薄膜回路部品の製造方法の概要を示す説明図である。各工程の詳細について説明する。
【００７３】
（１）準備工程では、板状アルミナフィラー２０を調製する。板状アルミナフィラー２０は、例えば、アルミン酸塩と酸性アルミニウム塩とを水を含んだ状態で反応させて、アルミナ及び／又はアルミナ水和物と中和金属塩を含む混合物を得る反応工程、及び該混合物を１０００〜１６００℃で焼成する加熱工程を有する製造方法によって製造することができる。
【００７４】
反応工程では、まず、水酸化ナトリウムを水に溶解させて水酸化ナトリウム溶液を調製する。この水酸化ナトリウム溶液に、金属アルミニウム及びリン酸水素二ナトリウムを混合して攪拌し、金属アルミニウム及びリン酸水素二ナトリウムが溶解した混合溶液を調製する。当該混合溶液に、ｐＨが６〜８となるまで硫酸アルミニウム水溶液を攪拌しながら投入し、白濁状のゲル状混合物（アルミナ及び／又はアルミナ水和物と中和金属塩を含む混合物）を得る。その後、当該混合物を乾燥して、水分を除去する。
【００７５】
加熱工程では、乾燥した混合物を、１０００〜１６００℃で２〜８時間焼成して、焼成物を得る。得られた焼成物に水を加えて洗浄及び濾過を行い、得られた固形分を乾燥する。以上の工程によって、所定のサイズを有する板状アルミナフィラー２０を得ることができる。
【００７６】
（２）シート形成工程では、まず、ガラス粉末と板状アルミナフィラー２０とを混合して誘電体ペーストを調製する。具体的には、板状アルミナフィラー２０を、例えば、ガラス粉末並びに結合剤、溶剤、可塑剤及び分散剤等を含む有機ビヒクルと混合し、スラリー状の誘電体ペーストを調製する。ここで、板状アルミナフィラーの配向性を良好にするためには、誘電体ペースト中において板状アルミナフィラーを十分に分散させる必要がある。一方、混合時に板状アルミナフィラー２０の破損を十分に防止する必要がある。したがって、板状アルミナフィラー２０の破損を防止しつつ板状アルミナフィラー２０の分散性を良好にする観点から、混合は、メディアを用いる混合装置（例えばビーズミルなど）よりも、ボールミルを用いて行うことが好ましい。また、混合時における衝撃を和らげる観点から、混合は時間をかけて行うことが好ましい。具体的には、混合時間は４０時間以上とすることが好ましい。
【００７７】
結合剤としては、例えば、ポリビニルブチラール樹脂及びメタアクリル酸樹脂等が挙げられる。可塑剤としては、例えば、フタル酸ジブチル等が挙げられる。溶剤としては、例えば、トルエン、メチルエチルケトン等が挙げられる。
【００７８】
調製した誘電体ペーストを、例えば、ポリエチレンテレフタレート（ＰＥＴ）シート等の支持体上にドクターブレード法等によって成膜する。これによって、支持体上にグリーンシートを形成することができる。ドクターブレード法によって成膜を行うことで、板状アルミナフィラーの板面をグリーンシートの主面とほぼ平行（水平方向）になるように配向させることができる。これによって、十分に優れた強度を有するガラスセラミックス基板を形成することができる。
【００７９】
（３）ビアホール形成工程では、グリーンシートの所定の位置にビアホールを形成する。ビアホールは、レーザーを用いたり、金型で打ち抜いたりして形成することができる。ビアホールの径方向断面における直径は、０．２ｍｍ以下であることが好ましい。
【００８０】
（４）充填工程では、スクリーン印刷法等で、グリーンシートの所定の位置に形成されたビアホール内に導体ペーストを充填し、ビア導体パターンを形成する。なお、内層となるグリーンシートの表面に所定のパターンで導体ペーストを印刷し、内部導体パターンを形成してもよい。  
【００８１】
導体パターンの形成に用いる導電ペーストは、例えば、銀（Ａｇ）、銀−パラジウム（Ａｇ−Ｐｄ）合金、銅（Ｃｕ）、ニッケル（Ｎｉ）等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製することができる。導電ペーストに用いられる有機ビヒクルは、バインダと溶剤とを主たる成分として含有する。バインダ、溶剤及び導電材料の配合比に特に制限はなく、例えば、導電材料に対して、バインダを１〜１５質量％、溶剤を１０〜５０質量％配合することができる。導電ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物を添加してもよい。
【００８２】
（５）積層工程では、図７（ａ）に示すように、ビア導体パターン２３がそれぞれ形成されたグリーンシート１３ａ，１３ｂ，１３ｃ，１３ｄを積層する。積層したグリーンシート１３を積層方向に挟むようにして拘束層となる一対の収縮抑制用グリーンシート１５を配置する。そして、一対の拘束層とその間に配置されたグリーンシート１３を積層方向にプレスすることによって積層体５０が得られる。このように、収縮抑制用グリーンシート１５を用いることによって、後述の焼成時における積層体５０の面内方向（積層方向に垂直な方向）の収縮及び反りの発生を抑制することができる。
【００８３】
また、このように積層体の面内方向の収縮を抑制することにより、収縮ばらつきによって生じる板状アルミナフィラーの配向性の乱れを低減することができる。すなわち、焼成前に配向した板状アルミナフィラーの良好な配向性を維持することが可能となる。したがって、配向度の高い焼結体を得ることが可能となり、強度に一層優れるガラスセラミックス基板とすることができる。
【００８４】
拘束層となる収縮抑制用グリーンシート１５に用いられる材料（以下、「収縮抑制材」という）としては、例えば、トリジマイト、クリストバライト、石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素及び炭酸カルシウムが挙げられる。
【００８５】
収縮抑制材は、グリーンシートの焼成温度で熱収縮しない材料を含有することが好ましい。上述の材料のうち、拘束層としての機能を有し、剥離も容易である点からトリジマイトが好ましい。トリジマイトを用いると、積層体を焼成した後、熱膨張の差により収縮抑制用グリーンシート１５が自然剥離する。剥離性を一層向上させるために、拘束層は、炭酸カルシウムからなる層をトリジマイトからなる層の上に積層した積層構造を有することが好ましい。
【００８６】
（６）焼成工程では、積層体を、空気中、８００〜１０００℃で１時間焼成して、図７（ｂ）に示すように、ビア電極２４を有するガラスセラミックス基板１２ｃ，１２ｄ，１２ｅ，１２ｆが積層された積層素体５２を得る。本実施形態では、上述の焼成温度で焼成を行うため、ビア電極２４の材料として銀や銅を用いることができる。このため、製造コストを低減しつつ、電気抵抗が十分に低減された薄膜回路部品を製造することができる。
【００８７】
（７）電極形成工程では、積層素体５２の面５２ｂ側に端子電極２２を形成する。具体的には、積層素体の面５２ｂにおけるビア電極２４の露出面を覆うようにして、積層素体の面５２ｂ上に端子電極２２を形成する。端子電極２２は銀又は銅を含有することが好ましい。そのような端子電極２２は、スパッタ等の公知の方法で金属薄膜を形成し、銅又は銀めっき等を膜形成した後、さらにその上にニッケル及び金の２層構造、又はニッケル、パラジウム及び金の３層構造等のめっきによって金属薄膜の上にめっき膜を設けることで形成することができる。これによって、図７（ｃ）に示す薄膜回路形成用基板５４を得ることができる。
【００８８】
さらに、薄膜回路形成用基板５４の面５４ａ上に、薄膜プロセスを用いて薄膜回路部を形成することができる（図示せず）。薄膜回路部は、例えばスパッタ法、ＣＶＤ法、蒸着法、又はめっき法等の薄膜プロセスによって金属薄膜を形成した後、フォトエッチング等を行なうことによって形成することができる。
【００８９】
（８）切断工程では、薄膜回路部が形成された基板のダイシングを行う。これによって、所望のサイズを有する薄膜回路部品を製造することができる。本実施形態の製造方法によれば、めっき膜を有する端子電極２２を形成した後に、ダイシングによって基板を個片化していることから、ダイシングを行った後にめっき処理を行って端子電極を形成する場合に比べて、工程を大幅に簡略化することができる。
【００９０】
（第１実施形態の変形例）
次に、上述の第１実施形態の変形例を説明する。図８は、本変形例の薄膜回路部品の製造方法の概要を示す説明図である。以下、各工程の詳細について説明する。
【００９１】
本変形例では、第１実施形態と同様にして、（１）準備工程、（２）シート形成工程、（３）ビアホール形成工程、及び（４）充填工程を行う。その後、（５）積層工程において、図８（ａ）に示すように、拘束層となる一対の収縮抑制用グリーンシート１５を配置する前に、グリーンシート１３ｄのグリーンシート１３ｃ側とは反対側の表面上に、ビア導体パターン２３を覆うようにして導電ペーストをスクリーン印刷法等によって印刷して、端子電極パターン２１を形成する。その後、積層したグリーンシート１３とともに端子電極パターン２１を積層方向に挟むようにして拘束層となる一対の収縮抑制用グリーンシート１５を配置し積層方向にプレスする。これによって積層体５１が得られる。
【００９２】
端子電極パターンの形成に用いる導体ペーストは、ビアホールに充填する導電ペーストと同じであってもよいし異なっていてもよい。ガラスセラミックス基板との接着性に優れた端子電極を得る観点から、端子電極パターンの形成に用いる導体ペーストは、ビアホールに充填する導体ペーストよりも、ガラスフリットなどのガラス成分の含有量が高いことが好ましい。
【００９３】
その後、第１実施形態と同様にして（６）焼成工程を行う。これによって、図８（ｂ）に示すような、ガラスセラミックス基板１２ｆのガラスセラミックス基板１２ｅとは反対側の面に端子電極部２２ａを有する積層素体５３が得られる。
【００９４】
（７）電極形成工程では、積層素体の一方面５３ａ側に薄膜プロセスによって電気回路を形成し、端子電極部２２ａの表面を覆うようにニッケル及び金の２層構造、又はニッケル、パラジウム及び金の３層構造等を有するめっき膜からなる表面層２２ｂを形成する。これによって、積層素体の面５３ｂ上に端子電極２２が形成され、薄膜回路形成用基板５４が得られる（図８（ｃ））。なお、（７）電極形成工程において、表面層２２ｂを形成せずに、端子電極部２２ａをそのまま端子電極２２としてもよい。
【００９５】
その後、第１実施形態と同様にして薄膜回路形成用基板５４の面５４ａ上に薄膜回路部を形成し、（８）切断工程においてダイシングを行って、薄膜回路部品を製造することができる。
【００９６】
（第２実施形態）
本発明の薄膜回路部品の製造方法の別の実施形態を説明する。本実施形態の薄膜回路部品の製造方法は、以下の工程を有する。
【００９７】
（１）アルミナフィラーを調製する準備工程
（２）ガラス粉末とアルミナフィラーとを混合して誘電体ペーストを調製し、当該誘電体ペーストを成膜して複数のグリーンシートを形成するシート形成工程
（３）グリーンシートにビアホールを形成するビアホール形成工程
（４）グリーンシートのビアホールに導電ペーストを充填するとともに、別のグリーンシートのスルーホールに導電ペーストを充填する充填工程
（５）導電ペーストを充填したグリーンシートと導電ペーストが充填されていないグリーンシートとを積層して積層体を得る積層工程
（６）積層体を焼成して、ビアホール内にビア電極を有するガラスセラミックス基板と、スルーホール内に端子電極部を有するガラスセラミックス基板と、電極を有しないガラスセラミックス基板とが積層された積層素体を得る焼成工程
（７）積層素体の他方面側を研磨して、端子電極部を露出させる研磨工程
（８）積層素体の一方面側に薄膜プロセスによって電気回路を形成し、端子電極部に表面層を設けて端子電極を形成する電極形成工程
（９）薄膜回路形成用基板を切断して個片化し、薄膜回路部品を得る切断工程
【００９８】
図９は、本実施形態の薄膜回路部品の製造方法の概要を示す説明図である。以下、各工程の詳細について説明する。
【００９９】
本実施形態における（１）準備工程及び（２）シート形成工程は、上述の第１実施形態と同様である。（３）ビアホール形成工程では、第１実施形態と同様にして、グリーンシート１３ａ，１３ｂ，１３ｃ，１３ｄの所定の位置に貫通孔（ビアホール）を形成する。（４）充填工程では、第１実施形態と同様にして、グリーンシート１３ａ，１３ｂ，１３ｃ，１３ｄの所定の位置に形成された貫通孔（ビアホール）に導体ペーストを充填して、ビア導体パターン２３を形成する。また、グリーンシート１３ｅの所定の位置にビアホールの開口面積よりも大きい開口面積を有するスルーホールを形成し、ここに導体ペーストを充填することによって端子電極パターン２１を形成する。スルーホールは、レーザーを用いて切断したり、金型で打ち抜いたりして形成することができる。
【０１００】
スルーホールに充填する導体ペーストは、ビアホールに充填する導電ペーストと同じであってもよいし異なっていてもよい。ガラスセラミックス基板との接着性に優れた端子電極を得る観点から、スルーホールに充填する導体ペーストは、ビアホールに充填する導体ペーストよりも、ガラスフリットなどのガラス成分の含有量が高いことが好ましい。一方、ビアホールに充填する導体ペーストは、電気抵抗を低減する観点から、スルーホールに充填する導体ペーストよりも、金属成分の含有量が高いことが好ましい。
【０１０１】
（５）積層工程では、図９（ａ）に示すように、グリーンシート１３ａ，１３ｂ，１３ｃ，１３ｄと、グリーンシート１３ｅと、電極パターンが形成されていないグリーンシート１３ｆをこの順番で重ね合わせる。そして、重ね合わせたグリーンシート１３を積層方向に挟むようにして拘束層となる一対の収縮抑制用グリーンシート１５を配置する。そして、一対の収縮抑制用グリーンシート１５とその間に配置されたグリーンシート１３を積層方向にプレスする。これによって、積層体５５が得られる。
【０１０２】
（６）焼成工程では、積層体５５を第１実施形態と同様にして焼成し、図９（ｂ）に示すような、ビアホール内にビア電極２４を有するガラスセラミックス基板１２ｃ，１２ｄ，１２ｅ，１２ｆと、スルーホール内に端子電極部２２ａを有するガラスセラミックス基板１２ｇと、電極を有しないガラスセラミックス基板１２ｈとが順次積層されたガラスセラミックス基板１２からなる積層素体５６を得る。
【０１０３】
（７）研磨工程では、積層素体５６の下面５６ｂをラップ研磨等の公知の研磨方法によって研磨して、ガラスセラミックス基板１２ｈを除去する。これによって、表面５７ｂから端子電極部２２ａが露出した積層素体５７が得られる。このように、ガラスセラミックス基板を研磨して除去し、端子電極部２２ａを露出させることによって、十分に平坦な面５７ｂを有する積層素体５７を得ることができる。このような積層素体５７を用いれば、薄膜プロセスによる薄膜プロセスによって容易に電気回路を形成することができる。
【０１０４】
（８）電極形成工程では、端子電極部２２ａの表面を覆うようにニッケル及び金の２層構造、又はニッケル、パラジウム及び金の３層構造等を有するめっき膜からなる表面層２２ｂを設けて端子電極２２を形成する。これによって、ガラスセラミックス基板の内部に端子電極２２の一部が埋設された薄膜回路形成用基板５８を得ることができる（図９（ｄ））。薄膜回路形成用基板５８の端子電極２２とは反対側の面上には、薄膜プロセスによって電気回路を形成することができる。薄膜回路部は、例えばスパッタ法、ＣＶＤ法、蒸着法、又はめっき法等の薄膜プロセスによって金属薄膜を形成した後、フォトエッチング等を行なうことによって形成することができる。
【０１０５】
（９）切断工程では、薄膜回路部を形成した薄膜回路形成用基板５８のダイシングを行って、薄膜回路部品を得ることができる。本実施形態の製造方法によって得られる薄膜回路形成用基板５８及び薄膜回路部品は、端子電極２２の一部がガラスセラミックス基板１２に埋め込まれていることから、端子電極２２とガラスセラミックス基板１２との固着強度を十分に高くすることができる。また、薄膜回路形成用基板５８の底面５８ｂをほぼ平坦にすることができるため、薄膜プロセスやダイシングを効率よく行うことができる。
【０１０６】
（第２実施形態の変形例）
次に、上述の第２実施形態の変形例を説明する。図１０は、本変形例の薄膜回路部品の製造方法の概要を示す説明図である。以下、工程の詳細について説明する。
【０１０７】
本変形例では、第２実施形態と同様にして、（１）準備工程、（２）シート形成工程、（３）ビアホール形成工程及び（４）充填工程を行う。その後、（５）積層工程において、電極パターンが形成されていないグリーンシートを積層せずに、ビア電極パターン２３を有するグリーンシート１３ａ，１３ｂ，１３ｃ，１３ｄと、端子電極パターン２１を有するグリーンシート１３ｅと、をこの順番で重ね合わせる。そして、重ね合わせたグリーンシート１３を積層方向に挟むようにして拘束層となる一対の収縮抑制用グリーンシート１５を配置する。そして、一対の収縮抑制用グリーンシート１５とその間に配置されたグリーンシート１３を積層方向にプレスする。これによって、積層体５９が得られる。
【０１０８】
その後、第２実施形態と同様にして、（６）焼成工程及び（８）電極形成工程を行うことによって、薄膜回路形成用基板５８が得られる。また、第２の実施形態と同様にして薄膜回路形成用基板５８の上に薄膜回路部を形成した後、（９）切断工程を行って、薄膜回路部品を製造することができる。なお、本変形例では、電極パターンが形成されていないグリーンシートを用いていないことから、研磨工程を行う必要はない。
【０１０９】
本変形例の製造方法によって得られる薄膜回路形成用基板５８及び薄膜回路部品も、端子電極２２の一部がガラスセラミックス基板１２に埋め込まれていることから、端子電極２２とガラスセラミックス基板１２との固着強度を十分に高くすることができる。また、薄膜回路形成用基板５８の底面５８ｂをほぼ平坦にすることができるため、薄膜プロセスやダイシングを効率よく行うことができる。
【０１１０】
以上、本発明の薄膜回路形成用基板、薄膜回路部品及びその製造方法の好適な実施形態を説明したが、本発明は上記実施形態に限定されるものではない。例えば、上述の薄膜回路部品の製造方法では、収縮抑制用グリーンシート１５が配置された積層体を焼成して薄膜回路形成用基板及び薄膜回路部品の製造を行ったが、収縮抑制用グリーンシートを配置せずに積層体を焼成して、薄膜回路形成用基板及び薄膜回路部品を製造してもよい。
【実施例】
【０１１１】
実施例及び比較例を参照して、本発明の内容をより詳細に説明するが、本発明は下記の実施例に限定されるものではない。
【０１１２】
（実施例１）
［薄膜回路部品の作製］
ガラス粉末（ＳｉＯ２、ＣａＯ、ＭｇＯ、Ａｌ２Ｏ３及びＣｕＯを主成分とする、ディオプサイドを析出する結晶化ガラス粉末）と、板状アルミナフィラーとを準備した。なお、板状アルミナフィラーの平均板径は２．０μｍ、平均厚みは０．０８μｍ及び平均アスペクト比は２５であった。
【０１１３】
アクリル系樹脂を１９．４ｇ、トルエンを５９．１ｇ、エタノールを３ｇ、可塑剤（ブチルフタリルグリコール酸ブチル）を６．５ｇ混合して、有機ビヒクルを調製した。そして、上述のガラス粉末、上述の板状アルミナフィラー、及び調製した有機ビヒクルを配合し、ボールミルを用いて７２時間混合して誘電体ペーストを調製した。
【０１１４】
調製した誘電体ペーストをポリエチレンテレフタレートフィルム上にドクターブレード法により成膜してグリーンシートを複数形成した。このグリーンシートに金型打ち抜きによって４つのビアホールを形成した。そして、それぞれのビアホールにスクリーン印刷法によって導電ペーストを充填し、ビア電極パターンを有するグリーンシートを得た。なお、ビアホールに充填する導電ペーストは、銀粉末と有機ビヒクルとを配合して調製した。
【０１１５】
このようにして得たグリーンシートを４枚積層して図７（ａ）に示すようなグリーンシート１３を得た。そして、図７（ａ）に示すようにグリーンシート１３を積層方向に挟むようにして拘束層となる一対の収縮抑制用グリーンシート１５を配置した。そして、一対の収縮抑制用グリーンシート１５とその間に配置されたグリーンシート１３を積層方向に７４ＭＰａでプレスすることによって積層体５０を得た。なお、収縮抑制用グリーンシート１５は、トリジマイトと有機ビヒクルとを混合して得られたペーストを、ポリエチレンテレフタレートフィルム上にドクターブレード法で成膜して作製した。
【０１１６】
積層体５０を、大気中、９００℃で１時間焼成し、多層構造の積層素体５２を得た。なお、焼成後の積層素体の合計厚さは０．２ｍｍであり、積層素体５２におけるガラスセラミックス基板の板状アルミナフィラーの含有量は３０体積％であった。
【０１１７】
市販のＸ線回折装置を用いて、積層素体５２におけるガラスセラミックス基板１２ｃのＸ線回折測定を行った。測定面は、図４の面Ａとした。得られたＸ線回折チャートにおいて、板状アルミナフィラーの（００６）結晶面と（１０４）結晶面のそれぞれの面積基準のピーク強度（Ｉ００６，Ｉ１０４）を求め、Ｉ１０４に対するＩ００６の比（Ｉ００６／Ｉ１０４）を求めた（ピーク強度比という）。その結果は、表１に示すとおりであった。
【０１１８】
積層素体５２の面５２ｂ上に、４つの端子電極２２を形成した。具体的には、まずスパッタによって、積層素体５２の面５２ｂ上に、ビア電極２４を覆うようにしてスパッタ等の公知の方法で銅薄膜を形成した。その後、銅薄膜を覆うようにして、銅めっきにより膜形成した後、さらにその上にニッケル及び金の２層構造を有するめっき膜を形成し、面５２ｂ側から、銅及び金属めっき膜が順次積層された端子電極２２を有する薄膜回路形成用基板５４を得た。
【０１１９】
次に、薄膜回路形成用基板５４の面５４ａ上に、薄膜プロセスによって薄膜回路部を形成した。具体的には、スパッタ及びフォトリソ工程によりパターン形成するとともにポリイミドにより絶縁膜および保護膜形成を行うことにより所定の回路形成を行った。薄膜回路部形成後にダイシングを行なって、図２及び図６に示すような薄膜回路部品３０を得た。薄膜回路部品３０のサイズは、横×縦×厚さ＝０．６ｍｍ×０．５ｍｍ×０．３ｍｍであった。ビア電極２４の径方向断面における直径は、０．０８ｍｍであり、薄膜回路部品３０の端子電極２２のサイズは、縦×横×厚さ＝０．２４ｍｍ×０．１２ｍｍ×０．０１ｍｍであった。これを実施例１の薄膜回路部品とした。
【０１２０】
［薄膜回路部品の評価］
端子電極とガラスセラミックス基板との固着強度を次の手順で評価した。図１１に示すように、台７４上に設けられた電極７６と薄膜回路部品３０の端子電極２２とをはんだで接合した。そして、押し台７０を薄膜回路部品３０の側面に押し付けて、図１１の矢印方向に荷重を加え、薄膜回路部品３０から端子電極２２が剥離するときの荷重を測定し、固着強度を求めた。測定結果を表１に示す。
【０１２１】
（実施例２）
実施例１と同様にして誘電体ペーストを調製した。実施例１と同様にしてビア電極パターンを有するグリーンシートを作製した。これに加えて、同じ誘電体ペーストを用いてグリーンシートを形成し、金型打ち抜きによって、ビアホールよりも大きいサイズを有する４つのスルーホールを形成した。そして、ビアホール及びスルーホールにスクリーン印刷法によって導電ペーストを充填し、ビア電極パターンを有するグリーンシートと、端子電極パターンを有するグリーンシートを得た。なお、スルーホールに充填した導電ペーストは、銀粉末とガラスフリットと有機ビヒクルとを配合して調製した。
【０１２２】
図１０（ａ）に示すように、ビア電極パターン２３を有するグリーンシート１３ａ，１３ｂ，１３ｃ，１３ｄと、端子電極パターン２１を有するグリーンシート１３ｃを、この順で重ね合わせてグリーンシート１３を得た。次に、図１０（ａ）に示すようにグリーンシート１３を積層方向に挟むようにして拘束層となる一対の収縮抑制用グリーンシート１５を配置した。そして、一対の収縮抑制用グリーンシート１５とその間に配置されたグリーンシート１３を積層方向に７４ＭＰａでプレスすることによって積層体５９を得た。
【０１２３】
実施例１と同様にして、積層体５９を焼成し、図１０（ｂ）に示すような、ビア電極２４を有するガラスセラミックス基板１２ｃ，１２ｄ，１２ｅ，１２ｆと、端子電極部２２ａを有するガラスセラミックス基板１２ｇがこの順で積層された積層素体５７を得た。焼成後の積層素体５７の合計厚さは０．２ｍｍであり、積層素体５７におけるガラスセラミックス基板の板状アルミナフィラーの含有量は３０体積％であった。積層素体５７におけるガラスセラミックス基板１２ｃのＸ線回折測定を実施例１と同様に行って、ピーク強度比を求めた。その結果は、表１に示すとおりであった。
【０１２４】
積層素体５７の面から露出した端子電極部２２ａを覆うように、ニッケル及び金の２層構造を有するめっき膜を形成し、端子電極部２２ａ及び金属めっき膜（表面層）２２ｂが順次積層された端子電極２２を得た。以上の工程によって、図１０（ｃ）に示すような薄膜回路形成用基板５８を得た。
【０１２５】
薄膜回路形成用基板５８の面５８ａの上に、実施例１と同様にして薄膜プロセスによって薄膜回路部を形成した。薄膜回路部形成後にダイシングを行なって、図１及び図２に示すような薄膜回路部品１０を得た。薄膜回路部品１０のサイズは、横×縦×厚さ＝０．６ｍｍ×０．５ｍｍ×０．３ｍｍであった。ビア電極２４の径方向断面における直径は、０．０８ｍｍであり、薄膜回路部品１０の端子電極２２のサイズは、縦×横×厚さ＝０．２４ｍｍ×０．１０ｍｍ×０．０２ｍｍであった。これを実施例１の薄膜回路部品とした。これを実施例２の薄膜回路部品とした。この薄膜回路部品の評価を実施例１と同様にして行った。固着強度の測定結果を表１に示す。
【０１２６】
【表１】
2011210828.tif 000003
【０１２７】
実施例１及び実施例２の薄膜回路部品は、板状アルミナフィラーが配向した状態でガラス中に分散されたガラスセラミックス基板を備えていたため、固着強度測定時に薄膜回路部品本体は破損せず、端子電極２２とガラスセラミックス基板との界面で破壊が発生した。表１に示す結果から明らかなように、実施例１の薄膜回路部品は、実用上十分な固着強度を有することが確認された。また、実施例２の薄膜回路部品は、端子電極がガラスセラミックス基板に埋設されているため、端子電極がガラスセラミックス基板に埋設されていない実施例１の薄膜回路部品よりも、さらに優れた固着強度を有することが確認された。
【産業上の利用可能性】
【０１２８】
本発明によれば、従来よりも電子部品を高密度に実装することが可能な薄膜回路形成用基板、及び薄膜回路部品を提供することができる。また、電子部品を高密度に実装することが可能な薄膜回路部品の製造方法を提供することができる。
【符号の説明】
【０１２９】
１０，３０…薄膜回路部品、１２…ガラスセラミックス基板、１３…グリーンシート、１５…収縮抑制用グリーンシート拘束層、２０…板状アルミナフィラー、２１…端子電極パターン、２２…端子電極、２２ａ…端子電極部、２２ｂ…表面層（銅めっき膜）、２３…ビア導体パターン、２４…ビア電極、２６，２８…電気回路、４０…薄膜回路部、４２，４４…絶縁層、４８…ガラス、５０，５１，５５，５９…積層体、５２，５３，５６，５７…積層素体、５４，５８…薄膜回路形成用基板、７０…台、７６…電極、１１２…アルミナ基板、１２６…電気回路、１４０…薄膜回路部、１００…薄膜回路部品。
【図１】
2011210828.tif 000004
【図２】
2011210828.tif 000005
【図３】
2011210828.tif 000006
【図４】
2011210828.tif 000007
【図５】
2011210828.tif 000008
【図６】
2011210828.tif 000009
【図７】
2011210828.tif 000010
【図８】
2011210828.tif 000011
【図９】
2011210828.tif 000012
【図１０】
2011210828.tif 000013
【図１１】
2011210828.tif 000014
【図１２】
2011210828.tif 000015