(57)【要約】      （修正有）【課題】製造途上における検品を容易に行うことが可能な部品内蔵配線板の提供。【解決手段】第１絶縁層１１と、これに積層する、少なくとも２つの絶縁層が積層された第２絶縁層１３と、これに埋設された端子を有する電気／電子部品４１と、第１、第２の絶縁層間に挟設された、電気／電子部品用の接続ランドを含む第１配線パターン２２と上記端子と接続ランドとを電気的に導通させる接続部材４２と、第１絶縁層の第１配線パターンの在る側の面とは反対の面上に設けられた第２配線パターン２１と、第１絶縁層を貫通して第１、第２の配線パターンを電気的に導通させる第１層間接続体３１と、上記少なくとも２つの絶縁層間に挟設された第３配線パターン２３と第２絶縁層の積層方向一部を貫通して第１、第３の配線パターン面間に挟設された第２層間接続体３２とを具備し、接続ランドに連なる第１配線パターン２２のそれぞれが第１層間接続体３１に接触していない。【選択図】図１
2011018782.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁層と、
前記第１の絶縁層に対して積層状に位置する、少なくとも２つの絶縁層が積層された第２の絶縁層と、
前記第２の絶縁層に埋設された、端子を有する電気／電子部品と、
前記第１の絶縁層と前記第２の絶縁層との間に挟設された、前記電気／電子部品用の接続ランドを含む第１の配線パターンと、
前記電気／電子部品の前記端子と前記第１の配線パターンの前記接続ランドとの間を電気的に導通させる接続部材と、
前記第１の絶縁層の前記第１の配線パターンが設けられた側の面とは反対の側の面上に設けられた第２の配線パターンと、
前記第１の絶縁層を貫通して前記第１の配線パターンと前記第２の配線パターンとを電気的に導通させる第１の層間接続体と、
前記第２の絶縁層の前記少なくとも２つの絶縁層の間に挟まれて設けられた第３の配線パターンと、
前記第２の絶縁層の積層方向一部を貫通して前記第１の配線パターンの面と前記第３の配線パターンの面との間に挟設された第２の層間接続体とを具備し、
前記接続ランドに連なる前記第１の配線パターンのそれぞれが、前記第１の層間接続体には接触していないこと
を特徴とする部品内蔵配線板。
【請求項２】
前記接続ランドに連なる前記第１の配線パターンのそれぞれが、前記第２の層間接続体に接触していることを特徴とする請求項１記載の部品内蔵配線板。
【請求項３】
前記第２の層間接続体が、その材質として導電性組成物であることを特徴とする請求項１記載の部品内蔵配線板。
【請求項４】
前記第２の層間接続体が、積層方向に一致する軸を有し該軸の方向に径が変化している形状であることを特徴とする請求項３記載の部品内蔵配線板。
【請求項５】
前記電気／電子部品が、表面実装型受動素子部品であることを特徴とする請求項１記載の部品内蔵配線板。
【請求項６】
前記電気／電子部品が、端子パッドを備えた半導体チップを有する半導体素子であり、
前記電気／電子部品の前記端子が、前記半導体チップの前記端子パッドに電気的接続された、グリッド状配列の表面実装用端子であること
を特徴とする請求項１記載の部品内蔵配線板。
【請求項７】
前記電気／電子部品が、端子パッドを備えた半導体チップであり、
前記電気／電子部品の前記端子が、前記半導体チップの前記端子パッドであり、
前記接続部材が、前記半導体チップの前記端子パッドと前記第１の配線パターンの前記接続ランドとの間に挟設された、該端子パッドと該接続ランドとを電気的に接続する導電性バンプであること
を特徴とする請求項１記載の部品内蔵配線板。
【請求項８】
前記第１の配線パターンが、前記第２の絶縁層の側に粗化表面を有することを特徴とする請求項１記載の部品内蔵配線板。
【請求項９】
第１の面と第２の面とを有する第１の絶縁板と、前記第１の面上に積層された第１の金属箔と、前記第２の面上に積層された第２の金属箔と、前記第１の絶縁板を貫通して前記第１の金属箔と前記第２の金属箔とを電気的に導通させる層間接続体とを有する積層体を形成する工程と、
前記積層体の前記第２の金属箔をパターニングし、部品用の接続ランドを含む第１の配線パターンを、該接続ランドに連なる前記第１の配線パターンのそれぞれが前記層間接続体への接触部位を生じないように、形成する工程と、
前記接続ランドを用いて、前記第１の積層体の前記第２の面上に電気／電子部品を電気的接続する工程と、
前記接続ランドに連なる前記第１の配線パターンを電気的検査用パッドに用いて前記電気／電子部品を検査し、良品を選別する工程と、
前記第１の絶縁板とは異なる第２の絶縁板上に積層された、第３の金属箔をパターニングし、第２の配線パターンを形成する工程と、
前記第１、第２の絶縁板とは異なる第３の絶縁板を前記第２の絶縁板の前記第２の配線パターンのある側の面上に積層する工程と、
前記第１ないし第３の絶縁板とは異なる第４の絶縁板中に前記電気／電子部品を埋め込むように、前記良品である前記第１の絶縁板に積層状に前記第４、第３、第２の絶縁板を該積層位置順で一体化する工程と
を具備することを特徴とする部品内蔵配線板の製造方法。
【請求項１０】
前記積層体の前記第２の金属箔をパターニングし、部品用の接続ランドを含む第１の配線パターンを形成する前記工程よりあとであって、前記良品である前記第１の絶縁板に積層状に前記第４、第３、第２の絶縁板を該積層位置順で一体化する前記工程よりまえに、前記第１の配線パターン上を表面粗化する工程をさらに具備することを特徴とする請求項９記載の部品内蔵配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁板中に部品が埋設、実装された部品内蔵配線板およびその製造方法に係り、特に、製造途上における検品の容易性に鑑みた構成の部品内蔵配線板およびその製造方法に関する。
【背景技術】
【０００２】
部品内蔵配線板の従来例として、下記特開２００３-１９７８４９号公報に開示のものがある。この配線板は、内蔵の部品として、表面実装型受動素子部品とフリップ接続の半導体チップとを有している。
【０００３】
一般に、部品内蔵配線板では、内蔵部品の実装接続状態や部品の特性、機能をどのように検査し、製品保証をするかに課題がある。すなわち、その製造途上において、内層配線パターン上に電子部品が実装された段階では、この電子部品に対する配線は完結しておらず配線状態が中途半端であるため、基本的に、電気的な検査は難しい。このあとに、多層化積層工程、外層配線層パターニング工程、個片化加工工程などを経て初めて回路が完成することになり、電気的な検査は容易になる。しかしながら、この段階の検査では、内蔵の部品自体や実装接続状態に不良があっても修理不能であり、製造上のロスを生じてしまう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１９７８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記した事情を考慮してなされたもので、絶縁板中に部品が埋設、実装された部品内蔵配線板およびその製造方法において、製造途上における検品を容易に行うことが可能な部品内蔵配線板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するため、本発明の一態様である部品内蔵配線板は、第１の絶縁層と、前記第１の絶縁層に対して積層状に位置する、少なくとも２つの絶縁層が積層された第２の絶縁層と、前記第２の絶縁層に埋設された、端子を有する電気／電子部品と、前記第１の絶縁層と前記第２の絶縁層との間に挟設された、前記電気／電子部品用の接続ランドを含む第１の配線パターンと、前記電気／電子部品の前記端子と前記第１の配線パターンの前記接続ランドとの間を電気的に導通させる接続部材と、前記第１の絶縁層の前記第１の配線パターンが設けられた側の面とは反対の側の面上に設けられた第２の配線パターンと、前記第１の絶縁層を貫通して前記第１の配線パターンと前記第２の配線パターンとを電気的に導通させる第１の層間接続体と、前記第２の絶縁層の前記少なくとも２つの絶縁層の間に挟まれて設けられた第３の配線パターンと、前記第２の絶縁層の積層方向一部を貫通して前記第１の配線パターンの面と前記第３の配線パターンの面との間に挟設された第２の層間接続体とを具備し、前記接続ランドに連なる前記第１の配線パターンのそれぞれが、前記第１の層間接続体に接触していないことを特徴とする。
【０００７】
この構成の部品内蔵配線板は、製造途上における部分素材として、例えば、電気／電子部品が実装された、接続ランドを含む第１の配線パターンを有する第１の絶縁層と、電気／電子部品を埋設すべき第２の絶縁層とが用意される。ここで、第１の絶縁層の側では、電気／電子部品の接続ランドに連なる第１の配線パターンのそれぞれが、第１の絶縁層を貫通する第１の層間接続体には接触していない。
【０００８】
すなわち、この第１の絶縁層の側の状態では、接続ランドに連なる第１の配線パターンのそれぞれは、どれも電気的に独立したパターンである。したがって、この電気的に独立したパターンを電気的検査用パッドとして利用することで、部品自体や実装接続状態の良否を容易に判定できる。これにより、検査をパスしたもののみを以降の工程に投入できる。
【０００９】
また、本発明の別の態様である部品内蔵配線板の製造方法は、第１の面と第２の面とを有する第１の絶縁板と、前記第１の面上に積層された第１の金属箔と、前記第２の面上に積層された第２の金属箔と、前記第１の絶縁板を貫通して前記第１の金属箔と前記第２の金属箔とを電気的に導通させる層間接続体とを有する積層体を形成する工程と、前記積層体の前記第２の金属箔をパターニングし、部品用の接続ランドを含む第１の配線パターンを、該接続ランドに連なる前記第１の配線パターンのそれぞれが前記層間接続体への接触部位を生じないように、形成する工程と、前記接続ランドを用いて、前記第１の積層体の前記第２の面上に電気／電子部品を電気的接続する工程と、前記接続ランドに連なる前記第１の配線パターンを電気的検査用パッドに用いて前記電気／電子部品を検査し、良品を選別する工程と、前記第１の絶縁板とは異なる第２の絶縁板上に積層された、第３の金属箔をパターニングし、第２の配線パターンを形成する工程と、前記第１、第２の絶縁板とは異なる第３の絶縁板を前記第２の絶縁板の前記第２の配線パターンのある側の面上に積層する工程と、前記第１ないし第３の絶縁板とは異なる第４の絶縁板中に前記電気／電子部品を埋め込むように、前記良品である前記第１の絶縁板に積層状に前記第４、第３、第２の絶縁板を該積層位置順で一体化する工程とを具備することを特徴とする。
【００１０】
すなわち、この製造方法では、第１の配線パターンによる接続ランドに電気／電子部品を電気的接続した段階において、接続ランドに連なる第１の配線パターンはどれも第１の絶縁板を貫通する層間接続体に接触しておらず電気的に独立している。よって、接続ランドに連なる第１の配線パターンを電気的検査用パッドに用いて電気／電子部品を検査し、良品を選別することが可能になる。これにより、製造途上における良品のみを以降の工程に投入できる。
【発明の効果】
【００１１】
本発明によれば、絶縁板中に部品が埋設、実装された部品内蔵配線板およびその製造方法において、製造途上における検品を容易に行うことが可能になる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。
【図２】図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。
【図３】図２の続図であって、図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図（電気的検査の工程図）。
【図４】図１に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。
【図５】図１に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。
【図６】本発明の別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。
【図７】本発明のさらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。
【発明を実施するための形態】
【００１３】
本発明の実施態様として、前記接続ランドに連なる前記第１の配線パターンのそれぞれが、前記第２の層間接続体に接触している、とすることができる。これは、完成品である部品内蔵配線板において、接続ランドに連なる第１の配線パターンのそれぞれが第２の層間接続体を経由することで配線板としての回路経路を確保したものである。接続ランドに連なる第１の配線パターンの回路経路の確保には、これ以外に、ほかの内蔵部品のための接続ランド（第１の配線パターンによる）に連なる態様もあり得る。
【００１４】
また、実施態様として、前記第２の層間接続体が、その材質として導電性組成物である、とすることができる。このような導電性組成物の層間接続体は、小さな領域内に設けることが可能であり、配線板としてのパターンの高密度化に向いている。
【００１５】
ここで、前記第２の層間接続体が、積層方向に一致する軸を有し該軸の方向に径が変化している形状である、とすることができる。この層間接続体は、導電性組成物による導電性バンプを由来とする導電体であり、その形成にスクリーン印刷を活用することが可能で生産性の向上に資する。
【００１６】
また、実施態様として、前記電気／電子部品が、表面実装型受動素子部品である、とすることができる。電気／電子部品が表面実装型受動素子部品である場合には、製造途上において、外観ではわからない接続部材（例えばはんだ）の不良状態を電気的に容易に検出できる効果が大きい。
【００１７】
また、実施態様として、前記電気／電子部品が、端子パッドを備えた半導体チップを有する半導体素子であり、前記電気／電子部品の前記端子が、前記半導体チップの前記端子パッドに電気的接続された、グリッド状配列の表面実装用端子である、とすることができる。このような場合、外観では見ることができない接続部材（例えばはんだ）の接続不良状態を電気的に容易に検出すること、および配線パターンと、接続ランドへの実装の半導体素子とを含めた機能、性能を電気的に検査することが、それぞれ、配線板の製造途上において可能になる効果が大きい。
【００１８】
また、実施態様として、前記電気／電子部品が、端子パッドを備えた半導体チップであり、前記電気／電子部品の前記端子が、前記半導体チップの前記端子パッドであり、前記接続部材が、前記半導体チップの前記端子パッドと前記第１の配線パターンの前記接続ランドとの間に挟設された、該端子パッドと該接続ランドとを電気的に接続する導電性バンプである、とすることができる。このような場合、外観では見ることができない導電性バンプの接続不良状態を電気的に容易に検出すること、および配線パターンと、接続ランドへ導電性バンプを介して実装の半導体チップとを含めた機能、性能を電気的に検査することが、それぞれ、配線板の製造途上において可能になる効果が大きい。
【００１９】
また、実施態様として、前記第１の配線パターンが、前記第２の絶縁層の側に粗化表面を有する、とすることができる。実験によれば、表面が粗化された配線パターンとほかの導電性部材との電気的接続は、粗化がされていない配線パターンの場合より、顕著に低抵抗接続およびその接続信頼性の向上が実現される。表面粗化がされた配線パターンと絶縁層との接着性もよく好都合である。
【００２０】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図１に示すように、この部品内蔵配線板は、絶縁層１１（第１の絶縁層）、同１２、同１３、同１４、同１５（１２、１３、１４、１５で第２の絶縁層）、配線層２１（第２の配線パターン）、同２２（第１の配線パターン）、同２３（第３の配線パターン）、同２４、同２５、同２６（＝合計６層）、層間接続体３１（第１の層間接続体）、同３２（第２の層間接続体）、同３４、同３５、スルーホール導電体３３、半導体チップ４１（電気／電子部品）、導電性バンプ４２（接続部材）、アンダーフィル樹脂５１、はんだレジスト６１、６２を有する。
【００２１】
半導体チップ４１は、フリップ接続により導電性バンプ４２を介して内層の配線層２２に電気的、機械的に接続されている。この接続のため、半導体チップ４１が有する端子パッド（不図示）上にあらかじめ導電性バンプ４２が形設され、この導電性バンプ４２に位置を合わせて配線層２２には接続ランドがパターン形成されている。導電性バンプ４２は、材質として例えば金（Ａｕ）であり、あらかじめ端子パッド上にスタッド状に形成されたものである。半導体素子４１と配線層２２および絶縁層１１との間には、フリップ接続部分の機械的および化学的な保護のためアンダーフィル樹脂５１が満たされている。
【００２２】
配線層２２の絶縁層１２に接触する表面は、表面粗さが適度に大きくなるように処理がされた粗化表面２２ａになっている。これは、導電性バンプ４２と配線層２２との低抵抗接続およびその信頼性を向上するための構成であるとともに、配線層２２と絶縁層１２との接着性を改善するための構成でもある。粗化表面２２ａは、さらに、配線層２２と層間接続体３２との電気的接続の信頼性の向上にも貢献している。
【００２３】
さらにほかの構造について述べると、配線層２１、２６は、配線板としての両主面上の配線層であり、その上に各種の部品（不図示）が実装され得る。実装ではんだ（不図示）が載るべき配線層２１、２６のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト６１、６２が形成されている（厚さはそれぞれ例えば２０μｍ程度）。ランド部分の表層には、耐腐食性の高いＮｉ／Ａｕのめっき層（不図示）を形成するようにしてもよい。
【００２４】
また、配線層２２、２３、２４、２５は、それぞれ、内層の配線層であり、順に、配線層２１と配線層２２の間に絶縁層１１が、配線層２２と配線層２３の間に絶縁層１２が、配線層２３と配線層２４との間に絶縁層１３が、配線層２４と配線層２５との間に絶縁層１４が、配線層２５と配線層２６との間に絶縁層１５が、それぞれ位置しこれらの配線層２１〜２６を隔てている。各配線層２１〜２６は、例えばそれぞれ厚さ１８μｍの金属（銅）箔からなっている。
【００２５】
各絶縁層１１〜１５は、絶縁層１３を除き例えばそれぞれ厚さ１００μｍ、絶縁層１３のみ例えば厚さ３００μｍで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層１３は、内蔵された半導体チップ４１に相当する位置部分が開口部となっており、半導体チップ４１を内蔵するための空間を提供する。絶縁層１２、１４は、内蔵された半導体チップ４１のための絶縁層１３の上記開口部および絶縁層１３のスルーホール導電体３３内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。
【００２６】
配線層２１と配線層２２とは、それらのパターンの面の間に挟設されかつ絶縁層１１を貫通する層間接続体３１により導通し得る。同様に、配線層２２と配線層２３とは、それらのパターンの面の間に挟設されかつ絶縁層１２を貫通する層間接続体３２により導通し得る。配線層２３と配線層２４とは、絶縁層１３を貫通して設けられたスルーホール導電体３３により導通し得る。配線層２４と配線層２５とは、それらのパターンの面の間に挟設されかつ絶縁層１４を貫通する層間絶縁体３４により導通し得る。配線層２５と配線層２６とは、それらのパターンの面の間に挟設されかつ絶縁層１５を貫通する層間接続体３５により導通し得る。
【００２７】
層間接続体３１、３２、３４、３５は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向（図１の図示で上下の積層方向）に径が変化している。その直径は、太い側で例えば２００μｍである。
【００２８】
なお、絶縁層１１を貫通の層間接続体３１は、製造途上時に電気的検査を要する電気／電子部品（この実施形態では半導体チップ４１）用の接続ランドに連なる配線パターン２２には導通、接触しないような位置に設けられている。これは、半導体チップ４１用の接続ランドに連なる配線パターン２２と層間接続体３１とを接触させないように構成して、製造途上時にこれらの配線パターンのすべてを電気的に独立させ、電気的検査用パッドとして利用することで、部品自体や実装接続状態の良否を判定したためである。電気的検査の態様については後述する（図３）。
【００２９】
半導体チップ４１用の接続ランドに連なる配線パターン２２の回路経路の確保には、図示するように、絶縁層１２を貫通の層間接続体３２を利用することができる。または、ほかの内蔵部品のための接続ランド（配線パターン２２による）に連なる態様もあり得る。
【００３０】
この構成の部品内蔵配線板は、製造途上における部分素材として、半導体チップ４１が実装された、接続ランドを含む配線パターン２２を有する絶縁層１１と、半導体チップ４１を埋設すべき絶縁層１２〜１５とが用意され得る。この製造途上において、上記説明のように、絶縁層１１の側では、半導体チップ４１の接続ランドに連なる配線パターン２２のそれぞれが、絶縁層１１を貫通する層間接続体３１には接触していない。
【００３１】
すなわち、この時点での絶縁層１１の側の状態では、接続ランドに連なる配線パターン２２のそれぞれは、どれも電気的に独立したパターンである。したがって、この電気的に独立したパターンを電気的検査用パッドとして利用することで、部品自体や実装接続状態の良否を容易に判定できる。これにより、検査をパスしたもののみを以降の工程に投入できる。
【００３２】
次に、図１に示した部品内蔵配線板の製造工程を図２ないし図５を参照して説明する。図２ないし図５は、それぞれ、図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図１中に示した構成要素と同一または同一相当のものには同一符号を付してある。
【００３３】
図２から説明する。図２は、図１中に示した各構成のうち絶縁層１１を中心とした部分の製造工程を示している。まず、図２（ａ）に示すように、厚さ例えば１８μｍの金属箔（電解銅箔）２２Ａ上に例えばスクリーン印刷により、層間接続体３１となるペースト状の導電性組成物をほぼ円錐形のバンプ状（底面径例えば２００μｍ、高さ例えば１６０μｍ）に形成する。
【００３４】
導電性組成物の導電性バンプをスクリーン印刷で形成することにより、ごく小さな領域内に収まる導電性バンプを生産性よく効率的に形成することができる。このような小さな領域に収まる導電性バンプは、配線板としてのパターンの高密度化に向いている。ここでの導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔２２Ａの下面に印刷しているが上面でもよい（以下の各図も同じである）。層間接続体３１の印刷後これを乾燥させて硬化させる。
【００３５】
次に、図２（ｂ）に示すように、金属箔２２Ａ上に厚さ例えば公称１００μｍのＦＲ−４のプリプレグ１１Ａを積層して層間接続体３１を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい（いずれにしても層間接続体３１の形状は、積層方向に一致する軸を有しその軸方向に径が変化する形状である。）。続いて、図２（ｃ）に示すように、プリプレグ１１Ａ上に金属箔（電解銅箔）２１Ａを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔２１Ａは層間接続体３１と電気的導通状態となり、プリプレグ１１Ａは完全に硬化して絶縁層１１になる。
【００３６】
次に、図２（ｄ）に示すように、片側の金属箔２２Ａに例えば周知のフォトリソグラフィによるパターニングを施し、これを、接続ランドを含む配線層２２に加工する。この加工においては、接続ランドに連なる配線パターン２２のそれぞれが、層間接続体３１への導通、接触がないように行う。換言すると、層間接続体３１の形成位置は、図２（ａ）に示した工程において、そのようにあらかじめ設定されている。
【００３７】
そしてさらに、図２（ｅ）に示すように、パターニングされた配線層２２の表面を粗化処理して粗化表面２２ａにする。これには、具体的に、例えば、黒化還元処理やマイクロエッチング処理を採用することができる。マイクロエッチング処理としては、例えば、ＣＺ処理（メック社商品名）やボンドフィルム処理（アトテック社商品名）がある。
【００３８】
銅箔の表面を粗化する処理は、一般的に、銅箔上に積層される絶縁樹脂との密着性を向上するため行われているので、この処理と同時の処理として上記粗化処理を行うことができる。これによれば、新たな処理として上記粗化処理を行う必要がなく効率がよい。ただし、粗化の程度についてはフリップ接続での低抵抗性およびその信頼性を考慮し適当な程度を指向するのが好ましい。
【００３９】
次に、半導体チップ４１が実装されるべき絶縁層１１上の位置に例えばディスペンサを用いて硬化前のアンダーフィル樹脂を適用する。続いて、導電性バンプ４２を伴った半導体チップ４１を例えばフリップチップボンダを用いて、配線層２２の接続ランドに位置合わせし圧接する。圧接の後、その接続強度の向上のため、およびアンダーフィル樹脂５１を硬化するため、加熱工程を行う。以上により、図２（ｆ）に示すように、半導体チップ４１が配線層２２の接続ランド上に実装された状態の配線板素材１が得られる。
【００４０】
次に図３を参照して説明する。図３は、図２の続図であって、図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図（電気的検査の工程図）である。
【００４１】
配線板素材１においては、接続ランドを介して半導体チップ４１が実装されている配線パターン２２のそれぞれが、どれも電気的に独立したパターンになっている。これは上記説明の通りである。そこで、図３に示すようにして、この状態の配線板素材１について検品を行う。具体的には、図示するように接続ランドに連なる配線パターン２２を電気的検査用パッドに用いて、この検査用パッドに検査針１０１を突き当て、さらに検査針１０１に接続して検査信号の発生／検知を行う検査装置１００を用意し、検品を行う。
【００４２】
検査針１０１を突き当てる配線パターン２２上の位置は、より好ましくは、このあとの製造工程で層間接続体３２が突き当たるべき部位（＝ビアランド）とすることができる。このようなビアランドは、全方向への広がりがより大きな形状となっており、検査針１０１を突き当てやすい。また、ビアランドを利用することで、検査針１０１を容易に接触させるのみのためパターン２２を改変する必要もなく都合がよい。
【００４３】
ここでの検査では、フリップ接続のため外観では見ることができない導電性バンプ４２の接続不良状態を電気的に容易に検出すること、および配線パターン２２と、配線パターン２２による接続ランドへ導電性バンプ４２を介して実装の半導体チップ４１とを含めた機能、性能を電気的に検査することが、それぞれ、検査装置１００を用いて可能である。よって、この段階の製造途上における良品のみを以降の工程に投入できる。また、場合によりリペアを行い、良品に直し以降の工程に活かすこともできる。
【００４４】
仮に、接続ランドを介して半導体チップ４１が実装されている配線パターン２２が、一部でも層間接続体３１に導通、接触している場合には、それら一部の配線パターン２２同士はこの段階では金属箔２１Ａを介して導通することになるので、検査装置１００を用いるとしてもまったく自由な電気的検査が可能とはならない。機能検査という意味では、一般に、最終製品で電気的検査すればその良否は判別できるものの、その場合、不良品を用いて工程の最後までがなされており、また、否と判別されてもリペアが可能であるとは考えられず廃棄による製造上のロスが非常に大きくなる。図２において説明した配線板素材１においては、このような不都合を解消している。
【００４５】
次に、図４を参照して説明する。図４は、図１中に示した各構成のうち絶縁層１３および同１２を中心とした部分の製造工程を示している。まず、図４（ａ）に示すように、両面に例えば厚さ１８μｍの金属箔（電解銅箔）２３Ａ、２４Ａが積層された例えば厚さ３００μｍのＦＲ−４の絶縁層１３を用意し、その所定位置にスルーホール導電体を形成するための貫通孔７２をあけ、かつ内蔵する半導体チップ４１に相当する部分に開口部７１を形成する。
【００４６】
次に、無電解めっきおよび電解めっきを行い、図４（ｂ）に示すように、貫通孔７２の内壁にスルーホール導電体３３を形成する。このとき開口部７１の内壁にも導電体が形成される。さらに、図４（ｃ）に示すように、金属箔２３Ａ、２４Ａを周知のフォトリソグラフィを利用して所定にパターニングして配線層２３、２４を形成する。配線層２３、２４のパターニング形成により、開口部７１の内壁に形成された導電体も除去される。
【００４７】
次に、図４（ｄ）に示すように、配線層２３上の所定の位置に層間接続体３２となる導電性バンプ（底面径例えば２００μｍ、高さ例えば１６０μｍ）をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図４（ｅ）に示すように、絶縁層１２とすべきＦＲ−４のプリプレグ１２Ａ（公称厚さ例えば１００μｍ）を配線層２３側にプレス機を用い積層する。プリプレグ１２Ａには、絶縁層１３と同様の、内蔵する半導体チップ４１に相当する部分の開口部をあらかじめ設けておく。
【００４８】
この積層工程では、層間接続体３２の頭部をプリプレグ１２Ａに貫通させる。なお、図４（ｅ）における層間接続体３２の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。この工程により、配線層２３はプリプレグ１２Ａ側に沈み込んで位置する。以上により得られた配線板素材を配線板素材２とする。
【００４９】
なお、以上の図４に示した工程は、以下のような手順とすることも可能である。図４（ａ）の段階では、貫通孔７２のみ形成し内蔵部品用の開口部７１を形成せずに続く図４（ｂ）から図４（ｄ）までの工程を行う。次に、図４（ｅ）に相当する工程として、プリプレグ１２Ａ（開口のないもの）の積層を行う。そして、絶縁層１３およびプリプレグ１２Ａに部品内蔵用の開口部を同時に形成する、という工程である。
【００５０】
次に、図５を参照して説明する。図５は、上記で得られた配線板素材１、２などを積層する配置関係を示す図である。
【００５１】
図５において、図示上側の配線板素材３は、下側の配線板素材１と同様な工程を適用し、かつそのあと層間接続体３４およびプリプレグ１４Ａを図示中間の配線板素材２における層間接続体３２およびプリプレグ１２Ａと同様にして形成し得られたものである。ただし、部品（半導体チップ４１）およびこれを接続するための部位（接続ランド）のない構成であり、さらにプリプレグ１４Ａには半導体チップ４１用の開口部も設けない。そのほかは、金属箔（電解銅箔）２６Ａ、絶縁層１５、層間接続体３５、配線層２５、プリプレグ１４Ａ、層間接続体３４とも、それぞれ配線板素材１の金属箔２１Ａ、絶縁層１１、層間接続体３１、配線層２２、配線板素材２のプリプレグ１２Ａ、層間接続体３２と同じである。
【００５２】
図５に示すような配置で各配線板素材１、２、３を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ１２Ａ、１４Ａが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ１２Ａ、１４Ａの流動性により、半導体チップ４１の周りの空間およびスルーホール導電体３３内部の空間にはプリプレグ１２Ａ、１４Ａが変形進入し空隙は発生しない。また、配線層２２、２４は、層間接続体３２、３４にそれぞれ電気的に接続される。この積層工程では、配線層２２の表面に粗化表面２２ａが設けられていることにより、絶縁層１２と配線層２２の密着性、接着性が向上し、また層間接続体３２と配線層２２との電気的接続の信頼性が向上している。
【００５３】
図５に示す積層工程の後、上下両面の金属箔２６Ａ、２１Ａを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト６１、６２の層を形成することにより、図１に示したような部品内蔵配線板を得ることができる。図５に示す積層工程において、絶縁層１１は第１の絶縁板に、プリプレグ１２Ａおよび絶縁層１３は第４の絶縁板に、プリプレグ１４Ａは第３の絶縁板に、絶縁層１５は第２の絶縁板に、それぞれ相当する。
【００５４】
この変形例として、中間の絶縁層１３に設けられたスルーホール導電体３３については、層間接続体３１や同３２と同様なものとする構成も当然ながらあり得る。また、外側の配線層２６は、最後の積層工程のあとにパターニングして得る以外に、配線板素材３の段階で（例えば図２（ｄ）に相当する段階で）形成するようにしてもよい。
【００５５】
次に、本発明の別の実施形態について図６を参照して説明する。図６は、別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図６において、すでに説明した図中に登場の構成要素と同一または同一相当のものには同一符号を付してある。その説明は、加えて説明するべき事項がない限り省略する。
【００５６】
この実施形態の配線板においては、内蔵の（かつ製造途上時に電気的検査を要する）電気／電子部品として、パッケージ品である半導体素子４１Ａを有している。半導体素子４１Ａは、ウエハレベル・チップスケールパッケージによる素子であり、半導体チップと、この半導体チップ上に形成されたグリッド状配列の表面実装用端子４１ａとを少なくとも備えている。表面実装用端子４１ａは、半導体チップがもともと有する端子パッドから再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子である。このような再配置により、端子としての配置密度が半導体チップ上の端子パッドのそれより粗くなっていて、半導体素子４１Ａは、表面実装技術により、配線層２２による接続ランドにはんだ４５を介して実装することができる。
【００５７】
この実施形態においても、その製造途上で、図３に示したような態様で電気的検査が可能である点は同じである。すなわち、半導体素子４１Ａの下面での実装のため外観では見ることができないはんだ４５の接続不良状態を電気的に容易に検出すること、および配線パターン２２と、配線パターン２２による接続ランドへのはんだ４５を介して実装の半導体素子４１Ａとを含めた機能、性能を電気的に検査することが、それぞれ、検査装置１００（図３参照）を用いて可能である。よって、この段階の製造途上における良品のみを以降の工程に投入できる。また、場合によりリペアを行い、良品に直し以降の工程に活かすこともできる。
【００５８】
なお、この実施形態では、粗化表面２２ａの形成は、半導体素子４１Ａを配線パターン２２上に実装した後で行っている。これは、半導体素子４１Ａがはんだ４５を用いて配線パターン２２（の接続ランド）上に実装されており、図１に示したような導電性バンプ４２を用いない接続であるためである。はんだ４５による接続では、導電性バンプ４２を用いた接続ほどには配線パターン２２との接続信頼性が問題とはならない。ただし、半導体素子４１Ａを配線パターン２２上に実装する前に、粗化表面２２ａを形成してもかまわない。半導体素子４１Ａを配線パターン２２上に実装した後に粗化表面２２ａを形成する場合は、配線層２２の粗化処理のあと、すぐに、全体の積層工程に供せられ得る。よって、全体積層工程における粗化状態の保持の点では好ましい。
【００５９】
次に、本発明のさらに別の実施形態について図７を参照して説明する。図７は、さらに別の実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図７において、すでに説明した図中に登場の構成要素と同一または同一相当のものには同一符号を付してある。その説明は、加えて説明するべき事項がない限り省略する。
【００６０】
この実施形態の配線板においては、内蔵の（かつ製造途上時に電気的検査を要する）電気／電子部品として、表面実装型受動素子部品４１Ｂを有している。表面実装型受動素子部品４１Ｂは、その平面的な大きさが例えば０．６ｍｍ×０．３ｍｍであり、両端に端子を有し、その下側が配線層２２による接続ランドに対向位置している。表面実装型受動素子部品４１Ｂの端子と接続ランドとははんだ４６により電気的・機械的に接続されている。
【００６１】
この実施形態においても、その製造途上で、図３に示したような態様で電気的検査が可能である点は同じである。すなわち、外観では判断に迷うようなはんだ４６の接続不良状態を電気的に容易に検出することが、検査装置１００（図３参照）を用いて可能である。よって、この段階の製造途上における良品のみを以降の工程に投入できる。また、場合によりリペアを行い、良品に直し以降の工程に活かすこともできる。
【００６２】
なお、この実施形態でも、粗化表面２２ａの形成は、部品４１Ｂを配線パターン２２上に実装した後で行っている。これは、部品４１Ｂがはんだ４６を用いて配線パターン２２（の接続ランド）上に実装されており、図１に示したような導電性バンプ４２を用いない接続であるためである。はんだ４６による接続では、導電性バンプ４２を用いた接続ほどには配線パターン２２との接続信頼性が問題とはならない。ただし、部品４１Ｂを配線パターン２２上に実装する前に、粗化表面２２ａを形成してもかまわない。
【符号の説明】
【００６３】
１…配線板素材、２…配線板素材、３…配線板素材、１１…絶縁層、１１Ａ…プリプレグ、１２…絶縁層、１２Ａ…プリプレグ、１３…絶縁層、１４…絶縁層、１４Ａ…プリプレグ、１５…絶縁層、２１…配線層（第２の配線パターン）、２１Ａ…金属箔（銅箔）、２２…配線層（第１の配線パターン）、２２ａ…粗化表面、２２ｂ…めっき層、２２Ａ…金属箔（銅箔）、２３…配線層（第３の配線パターン）、２３Ａ…金属箔（銅箔）、２４…配線層（配線パターン）、２４Ａ…金属箔（銅箔）、２５…配線層（別の第２の配線パターン）、２６…配線層（配線パターン）、２６Ａ…金属箔（銅箔）、３１…層間接続体（導電性組成物印刷による導電性バンプ；第１の層間接続体）、３２…層間接続体（導電性組成物印刷による導電性バンプ；第２の層間接続体）、３４，３５…層間接続体（導電性組成物印刷による導電性バンプ）、３３…スルーホール導電体、４１…半導体チップ、４１Ａ…半導体素子（チップスケールパッケージ）、４１ａ…表面実装用端子、４１Ｂ…表面実装型受動素子部品、４２…導電性バンプ（Ａｕスタッドバンプ；接続部材）、４５、４６…はんだ（接続部材）、５１…アンダーフィル樹脂、６１，６２…はんだレジスト、７１…部品用開口部、７２…貫通孔、１００…検査装置、１０１…検査針。
【図１】
2011018782.tif 000003
【図２】
2011018782.tif 000004
【図３】
2011018782.tif 000005
【図４】
2011018782.tif 000006
【図５】
2011018782.tif 000007
【図６】
2011018782.tif 000008
【図７】
2011018782.tif 000009