(57)【要約】【課題】小型かつ低消費電力を実現したレベル変換回路及び電子機器を提供する。【解決手段】センサーデバイス３は、ソースからドレインに電流を流すＮＭＯＳトランジスタＭＮ１が接続されるとともに、デジタル信号Ｓｉｇ１がドレインに入力され、デジタル信号Ｓｉｇ２がソースから出力されるＰＭＯＳトランジスタＭＰ１を有しており、センサーデバイス３は、デジタル信号Ｓｉｇ１がローレベルからハイレベルに変化した場合、ＰＭＯＳトランジスタＭＰ１をＯＮすることによって、デジタル信号Ｓｉｇ２をハイレベルにし、デジタル信号Ｓｉｇ１がハイレベルからローレベルに変化した場合、ＰＭＯＳトランジスタＭＰ１をＯＦＦするとともにＮＭＯＳトランジスタＭＮ１に電流を流すことによって、デジタル信号Ｓｉｇ２をローレベルにする。【選択図】図１
2011250189.tif 000002
【特許請求の範囲】
【請求項１】
ハイレベル時の最大電位が第１電圧となるレベル変換前信号を出力する第１電圧回路と、前記レベル変換前信号を入力として、ハイレベル時の最大電位が第２電圧となるレベル変換後信号に変換する第２電圧回路とを備えるレベル変換回路であって、
前記第２電圧回路は、ソースからドレインに電流を流す電流迂回手段が接続されるとともに、前記レベル変換前信号がドレインに入力され、前記レベル変換後信号がソースから出力される第１ＰＭＯＳトランジスタを有しており、
前記第２電圧回路は、
前記レベル変換前信号がローレベルからハイレベルに変化した場合、前記第１ＰＭＯＳトランジスタをＯＮすることによって、前記レベル変換後信号をハイレベルにし、
前記レベル変換前信号がハイレベルからローレベルに変化した場合、前記第１ＰＭＯＳトランジスタをＯＦＦするとともに前記電流迂回手段に電流を流すことによって、前記レベル変換後信号をローレベルにすることを特徴とするレベル変換回路。
【請求項２】
前記第２電圧回路は、さらに第２ＰＭＯＳトランジスタを有しており、
前記第１ＰＭＯＳトランジスタのソースと、前記第２ＰＭＯＳトランジスタのドレインとが接続され、
前記第１ＰＭＯＳトランジスタのソースと、前記第２ＰＭＯＳトランジスタのゲートとが、第１インバータ回路を介して接続され、
前記第２ＰＭＯＳトランジスタのゲートと、前記第１ＰＭＯＳトランジスタのゲートとが、第２インバータ回路を介して接続され、
前記第２ＰＭＯＳトランジスタのソースに前記第２電圧が印加されることを特徴とする請求項１に記載のレベル変換回路。
【請求項３】
前記電流迂回手段は、第１ＮＭＯＳトランジスタであり、
前記第１ＰＭＯＳトランジスタのバックゲートノードと、前記第１ＮＭＯＳトランジスタのドレインと、前記第１ＮＭＯＳトランジスタのゲートとが互いに接続されており、
前記第１ＮＭＯＳトランジスタのソースは、前記第１ＰＭＯＳトランジスタのドレインに接続されていることを特徴とする請求項１または２に記載のレベル変換回路。
【請求項４】
前記第１ＮＭＯＳトランジスタのバックゲートノードと、前記第１ＰＭＯＳトランジスタのバックゲートノードとが接続されていることを特徴とする請求項３に記載のレベル変換回路。
【請求項５】
前記電流迂回手段は、第３ＰＭＯＳトランジスタであり、
前記第１ＰＭＯＳトランジスタのバックゲートと、前記第３ＰＭＯＳトランジスタのソースと、前記第３ＰＭＯＳトランジスタのバックゲートノードとが互いに接続されており、
前記第３ＰＭＯＳトランジスタのドレインは、前記第３ＰＭＯＳトランジスタのゲートと、前記第１ＰＭＯＳトランジスタのドレインとに接続されていることを特徴とする請求項２に記載のレベル変換回路。
【請求項６】
ハイレベル時の最大電位が第１電圧となるレベル変換前信号を出力する第１電圧回路と、前記レベル変換前信号を入力として、ハイレベル時の最大電位が第２電圧となるレベル変換後信号に変換する第２電圧回路とを備えるレベル変換回路であって、
前記第２電圧回路は、ドレインからソースに電流を流す電流迂回手段が接続されるとともに、前記レベル変換前信号がソースに入力され、前記レベル変換後信号がドレインから出力される第１スイッチＮＭＯＳトランジスタを有しており、
前記第２電圧回路は、
前記レベル変換前信号がローレベルからハイレベルに変化した場合、前記第１スイッチＮＭＯＳトランジスタをＯＦＦするとともに前記電流迂回手段に電流を流すことによって、前記レベル変換後信号をハイレベルにし、
前記レベル変換前信号がハイレベルからローレベルに変化した場合、前記第１スイッチＮＭＯＳトランジスタをＯＮすることによって、前記レベル変換後信号をローレベルにすることを特徴とするレベル変換回路。
【請求項７】
前記第２電圧回路は、ＰＭＯＳトランジスタを有しており、
前記ＰＭＯＳトランジスタのドレインと、前記ＰＭＯＳトランジスタのゲートとが、インバータ回路を介して接続されており、
前記第１スイッチＮＭＯＳトランジスタのドレイン及び前記ＰＭＯＳトランジスタのドレインと、前記第１スイッチＮＭＯＳトランジスタのゲートとが、前記インバータ回路を含む奇数個のインバータ回路を介して接続されており、
前記ＰＭＯＳトランジスタのドレインに前記第２電圧が印加されることを特徴とする請求項６に記載のレベル変換回路。
【請求項８】
前記電流迂回手段は、直列接続された複数個のダイオードであり、
前記第１スイッチＮＭＯＳトランジスタのドレインと、前記複数個のダイオードのアノード側とが接続されており、
前記第１スイッチＮＭＯＳトランジスタのソースと、前記複数個のダイオードのカソード側とが接続されていることを特徴とする請求項７に記載のレベル変換回路。
【請求項９】
前記電流迂回手段は、ゲートとドレインとが接続されたＰＭＯＳトランジスタを複数個縦列接続したものであり、
前記第１スイッチＮＭＯＳトランジスタのドレインと、縦列接続された複数個のＰＭＯＳトランジスタのソース側とが接続されており、
前記第１スイッチＮＭＯＳトランジスタのソースと、縦列接続された複数個のＰＭＯＳトランジスタのドレイン側とが接続されていることを特徴とする請求項７に記載のレベル変換回路。
【請求項１０】
前記電流迂回手段は、コンデンサであり、
前記第１スイッチＮＭＯＳトランジスタのドレインと、前記コンデンサの一端とが接続されており、
前記第１スイッチＮＭＯＳトランジスタのソースと、前記コンデンサの他端とが接続されていることを特徴とする請求項７に記載のレベル変換回路。
【請求項１１】
ハイレベル時の最大電位が第１電圧となるレベル変換前信号を出力する第１電圧回路と、前記レベル変換前信号を入力として、ハイレベル時の最大電位が第２電圧となるレベル変換後信号に変換する第２電圧回路とを備えるレベル変換回路であって、
前記第２電圧回路は、レベル変換前信号がドレインに入力される、第１スイッチＮＭＯＳトランジスタ及び第２スイッチＮＭＯＳトランジスタと、ＰＭＯＳトランジスタとを有しており、
前記ＰＭＯＳトランジスタのドレインと、前記ＰＭＯＳトランジスタのゲートとが、インバータ回路を介して接続されており、
前記第１スイッチＮＭＯＳトランジスタのドレインと、前記第１スイッチＮＭＯＳトランジスタのゲートとが、前記インバータ回路を含む奇数個のインバータ回路を介して接続されており、
第２ＰＭＯＳトランジスタのドレインに前記第２電圧が印加され、
前記第１スイッチＮＭＯＳトランジスタのソースと、前記第２スイッチＮＭＯＳトランジスタのソースとが接続されており、
前記第１スイッチＮＭＯＳトランジスタのドレインと、前記第２スイッチＮＭＯＳトランジスタのドレインとが接続されており、
前記第２スイッチＮＭＯＳトランジスタのゲートに、受光素子を有するバイアス回路が接続されており、
前記バイアス回路は、前記受光素子にて受光したとき前記第２スイッチＮＭＯＳトランジスタのゲートに電圧を印加することを特徴とするレベル変換回路。
【請求項１２】
請求項１から１１のいずれか１項に記載のレベル変換回路を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベル変換回路及び電子機器に関する。
【背景技術】
【０００２】
携帯電話やポータブルメディアプレイヤーに用いられる各種センサーデバイスは、デジタル信号を用いてマイコンとシリアル通信を行うことにより、動作を制御されている。このようなセンサーデバイスに対して、小型化、低消費電力化が要求されている。
【０００３】
図９は、従来例の説明図であり、従来のレベル変換回路１００におけるマイコンと各種センサーデバイスとの接続を示すブロック図である。デバイス１０１は、携帯電話機器内のプラットフォームとなっているマイコン等である。マイコンを含むデバイス１０１から出力されるデジタル信号Ｓｉｇ１は、デバイス１０２の信号入力端子Ａ及び回路１０３を介してレベル変換回路１０５に入力され、レベル変換が行われる。
【０００４】
デバイス１０１の低電源電圧Ｖｄｄ１としては、１．８Ｖ程度の電圧が良く使われている。デバイス１０２は、各種センサーデバイスである。デバイス１０２の内部には、低電源電圧Ｖｄｄ１で動作する回路１０３，１０５ａと、高電源電圧Ｖｄｄ２で動作する、デバイス１０４及び回路１０５ｂとがある。一般的には、Ｖｄｄ１＜Ｖｄｄ２である。
【０００５】
デバイス１０２の中の回路１０３は、通常、マイコンを含むデバイス１０１と、センサーデバイスを含むデバイス１０２との間のインターフェイス電圧を揃えるために設けられている。デバイス１０２における主要な動作（各種センサーデバイスの動作）は、高電源電圧Ｖｄｄ２で動作する回路１０４で行われる。
【０００６】
デバイス１０２が有する各種センサーデバイスで、特に、発光素子や受光素子を利用した近接センサーは、赤外線を用いて検出を行う必要がある。このため、前記近接センサーは、低電源電圧Ｖｄｄ１より高い高電源電圧Ｖｄｄ２を必要とし、一般的には、２．５Ｖ以上の電圧を必要とする。
【０００７】
図１３は、発光素子や受光素子を利用した近接センサーを利用した回路において、電源電圧を下げることが出来ない理由を説明する説明図である。図１３に示すように、回路１０３の出力端子１０３＿ｏｕｔと、回路１０３の出力端子１０３＿ｏｕｔ’との間に、発光素子である発光ダイオードＬＥＤ１０１と抵抗Ｒ１０２とが直列接続されている場合、高電源電圧Ｖｄｄ２を下げることは出来ない（上述したように、２．５Ｖ以上の電圧を必要とする）。
【０００８】
従って、図９のブロック図において、高電源電圧Ｖｄｄ２で動作するデバイス１０２の内部に、レベル変換回路１０５が必要となる。レベル変換回路１０５は、低電源電圧Ｖｄｄ１で動作する回路１０５ａと、高電源電圧Ｖｄｄ２で動作する回路１０５ｂとを有している。
【０００９】
図１０は、図９に示す構成において、デバイス１０２の内部の、低電源電圧Ｖｄｄ１で動作する回路１０３を省いたレベル変換回路１００’を示すブロック図である。マイコンを含むデバイス１０１から出力されるデジタル信号Ｓｉｇ１を直接レベル変換する例であるが、いずれにしても、レベル変換回路１０５が必要となる。
【００１０】
図１１は、前記従来例のレベル変換回路１００の回路図である。図１１のレベル変換回路１００において、ＮＭＯＳトランジスタＭＮ１０４は、マイコンを含むデバイス１０１側のバスラインのトランジスタであり、それ以外のトランジスタ、即ち、ＮＭＯＳトランジスタＭＮ１０１〜１０３及びＰＭＯＳトランジスタＭＰ１０１〜１０５は、センサーデバイスを含むデバイス１０２側の回路で用いるトランジスタである。また、電源電圧に関して、Ｖｄｄ１＜Ｖｄｄ２が成立する。さらに、抵抗Ｒ１０１は、一般的なシリアル通信のＩ２Ｃ（Inter Integrated Circuit）で使われるプルアップ抵抗を示している。
【００１１】
センサーデバイスを含むデバイス１０２側に、マイコンを含むデバイス１０１側と同じ低電源電圧Ｖｄｄ１を与えて、ハイレベルが低電源電圧Ｖｄｄ１付近となるロジック信号を生成し、デジタル信号Ｓｉｇ１０１及びデジタル信号バーＳｉｇ１０１とする。デジタル信号Ｓｉｇ１０１及びデジタル信号バーＳｉｇ１０１を、レベル変換回路１０５に入力することにより、ハイレベルが高電源電圧Ｖｄｄ２付近となる、デジタル信号Ｓｉｇ１０２及びデジタル信号バーＳｉｇ１０２が得られる。
【００１２】
図１１に示される構成では、センサーデバイスを含むデバイス１０２に、低電源電圧Ｖｄｄ１を入力するための端子を設ける必要があるが、携帯電話等の機器に組み込むセンサーには、究極の小型化が要求される。元々、デバイス１０２に設けられる端子の数は、４〜８程度である。その状況で、レベル変換のためのみに端子が１つ余分に必要となるのは、大きな課題である。
【００１３】
図１２は、図１０に示す構成において、デバイス１０２のＶｄｄ１端子を削除した場合の接続イメージを示す図である。即ち、デジタル信号Ｓｉｇ１の信号線とＧＮＤラインとを接続するだけで、電源電圧の異なる２つのデバイス１０１，１０４を接続することを目標としている。
【００１４】
前記課題に対して、低電源電圧Ｖｄｄ１の端子を省略する回路が、特許文献１に提案されている。図１４は、特許文献１の図１，４に対応する回路を示す回路図である。図１４において、デバイス１０２’は、ＮＭＯＳトランジスタＭＮ１１１〜１１５、ＰＭＯＳトランジスタＭＰ１１１、インバータ回路Ｉｎｖ１０１及び抵抗Ｒ１０３を備えている。また、ＮＭＯＳトランジスタＭＮ１１３〜１１５及び抵抗Ｒ１０３は、ゲート端子バイアス回路１０６を構成している。
【００１５】
デジタル信号Ｓｉｇ１がハイレベルであるとき、その電圧値は、マイコンを含むデバイス１０１側の低電源電圧Ｖｄｄ１付近であり、１．８Ｖ前後である場合が多い。一方、センサーデバイスを含むデバイス１０２側の電源電圧はＶｄｄ２であり、２．５Ｖ以上である場合が多い。デバイス１０２側でレベル変換した後のデジタル信号Ｓｉｇ３がハイレベルであるとき、その電圧値は、高電源電圧Ｖｄｄ２付近となる。デバイス１０２側に低電源電圧Ｖｄｄ１を入力するための端子は無い。
【００１６】
図１４に示す回路の動作を、以下の表１を用いて説明する。表１において、Ｌはローレベルを示す。また、Ｈ１は、ハイレベルで電圧が低電源電圧Ｖｄｄ１付近であることを示し、Ｈ２は、ハイレベルで電圧が高電源電圧Ｖｄｄ２付近であることを示す。
【００１７】
【表１】
2011250189.tif 000003
【００１８】
図１４に示す回路では、デジタル信号Ｓｉｇ１０１がローレベルの時と、デジタル信号Ｓｉｇ１０１がハイレベルの時とで、それぞれのトランジスタのＯＮ、ＯＦＦが切り替わる。一例として、図１４のＮＭＯＳトランジスタＭＮ１１２がどのようにＯＮするかを以下に説明する。
【００１９】
ＮＭＯＳトランジスタＭＮ１１２のゲートは、ゲート端子バイアス回路１０６が有するＮＭＯＳトランジスタＭＮ１１３のドレインに接続されているが、この接続点の電圧Ｖｇは、ＮＭＯＳトランジスタ１１３〜１１５をシリーズに３段接続したときに発生する電圧となる。ＮＭＯＳトランジスタ１段で発生する電圧が０．６Ｖである場合、電圧Ｖｇは約１．８Ｖとなる。
【００２０】
ここで、ローレベルであるデジタル信号Ｓｉｇ１０１の電圧が、例えば約０Ｖであったとする。この場合、ＮＭＯＳトランジスタＭＮ１１２のゲートに１．８Ｖの電圧が印加され、ＮＭＯＳトランジスタＭＮ１１２のゲート−ソース間のＰＮ接合における電圧降下が０．６Ｖであるので、ＮＭＯＳトランジスタＭＮ１１２のゲート−ソース間には、１．２Ｖの電圧が印加される。よって、ＮＭＯＳトランジスタＭＮ１１２がＯＮする。
【００２１】
図１４に示す回路において、それぞれのトランジスタのＯＮ、ＯＦＦが切り替わることにより、インバータ回路Ｉｎｖ１０１に入力されるデジタル信号Ｓｉｇ１０２の電圧と、インバータ回路Ｉｎｖ１０１から出力されるデジタル信号Ｓｉｇ１０３の電圧とが確定する。以下の表１に示されるように、デジタル信号Ｓｉｇ３として、ハイレベルが高電源電圧Ｖｄｄ２付近の電圧が、インバータ回路Ｉｎｖ１０１から出力されることが分かる。
【００２２】
ここで、問題となるのは、ＮＭＯＳトランジスタＭＮ１１１，ＭＮ１１２である。これらのＮＭＯＳトランジスタは、Ｓｉｇ１がＨ１で、デジタル信号Ｓｉｇ２がＨ２のとき、その電位差で電流が流れてしまわないように、デジタル信号Ｓｉｇ１が伝送されるラインと、デジタル信号Ｓｉｇ２が伝送されるラインとを切り離す役割を果たしている。
【００２３】
なお、前記レベル変換回路１０５と同様のレベル変換を行うものとして、特許文献２には、レベル変換機能と論理回路の機能とを併せ持つ半導体装置が開示されている。
【先行技術文献】
【特許文献】
【００２４】
【特許文献１】特開平７−２３１２５４号公報（１９９５年８月２９日公開）
【特許文献２】特開平５−１２２０５２号公報（１９９３年５月１８日公開）
【発明の概要】
【発明が解決しようとする課題】
【００２５】
図１４に示される回路では、ＮＭＯＳトランジスタＭＮ１１２をＯＦＦさせるために、ゲート端子バイアス回路１０６で、ＮＭＯＳトランジスタＭＮ１１２のゲート端子をバイアスしている。ゲート端子バイアス回路１０６を定常的に動作させて、ＮＭＯＳトランジスタＭＮ１１２のゲート端子をバイアスする必要があり、そのために、定常的に消費電力を必要とする。
【００２６】
よって、図１４に示される回路では、デジタル信号Ｓｉｇ１が入力されていない場合でも、デバイス１０２’をスリープモードにした場合でも、デバイス１０２’をシャットダウンした場合でも、ゲート端子バイアス回路１０６を動作させておく必要がある。このため、スリープ時（またはシャットダウン時）のデバイス１０２’消費電流を、ほぼ０（ゼロ）Ａ（アンペア）にすることが出来ず、デバイス１０２’に要求される低消費電力化に対する障害となる。
【００２７】
図１４に示される回路において、定常的に消費する消費電流を小さくするためには、非常に高い抵抗値の素子を準備する必要があり、ＩＣチップのサイズが大きくなる。
【００２８】
本発明は、前記従来の問題点に鑑みなされたものであって、その目的は、小型かつ低消費電力を実現したレベル変換回路及び電子機器を提供することにある。
【課題を解決するための手段】
【００２９】
本発明のレベル変換回路は、前記課題を解決するために、ハイレベル時の最大電位が第１電圧となるレベル変換前信号を出力する第１電圧回路と、前記レベル変換前信号を入力として、ハイレベル時の最大電位が第２電圧となるレベル変換後信号に変換する第２電圧回路とを備えるレベル変換回路であって、前記第２電圧回路は、ソースからドレインに電流を流す電流迂回手段が接続されるとともに、前記レベル変換前信号がドレインに入力され、前記レベル変換後信号がソースから出力される第１ＰＭＯＳトランジスタを有しており、前記第２電圧回路は、前記レベル変換前信号がローレベルからハイレベルに変化した場合、前記第１ＰＭＯＳトランジスタをＯＮすることによって、前記レベル変換後信号をハイレベルにし、前記レベル変換前信号がハイレベルからローレベルに変化した場合、前記第１ＰＭＯＳトランジスタをＯＦＦするとともに前記電流迂回手段に電流を流すことによって、前記レベル変換後信号をローレベルにすることを特徴とする。
【００３０】
前記発明によれば、前記第２電圧回路は、前記レベル変換前信号がハイレベルからローレベルに変化する時にのみ、前記電流迂回手段に電流を流す。これにより、定常的に消費する消費電流が従来の回路よりも小さい構成で、第１電圧回路から第２電圧回路への信号の受け渡しが可能となる。即ち、レベル変換前信号のレベルが変化した時に、この変化に追従してレベル変換後信号のレベルを変化させることが出来る。
【００３１】
また、上述したように、定常的に消費する消費電流が従来の回路よりも小さいので、非常に高い抵抗値の素子を準備する必要が無い。よって、前記レベル変換回路を集積化したＩＣチップのサイズが大きくなることを防ぐことが出来る。即ち、前記レベル変換回路を小型化することが出来る。
【００３２】
従って、小型かつ低消費電力を実現したレベル変換回路を提供することが出来る。
【００３３】
前記レベル変換回路では、前記第２電圧回路は、さらに第２ＰＭＯＳトランジスタを有しており、前記第１ＰＭＯＳトランジスタのソースと、前記第２ＰＭＯＳトランジスタのドレインとが接続され、前記第１ＰＭＯＳトランジスタのソースと、前記第２ＰＭＯＳトランジスタのゲートとが、第１インバータ回路を介して接続され、前記第２ＰＭＯＳトランジスタのゲートと、前記第１ＰＭＯＳトランジスタのゲートとが、第２インバータ回路を介して接続され、前記第２ＰＭＯＳトランジスタのソースに前記第２電圧が印加されてもよい。
【００３４】
前記構成によれば、前記第１電圧回路から出力されるレベル変換前信号が、ハイレベルからローレベルに変化した時に、前記第１のＰＭＯＳトランジスタはＯＦＦしているが、前記電流迂回手段を介して、電流を引き出すことが出来る。よって、前記第１インバータ回路に入力されるレベル変換後信号の電位を、当該信号がローレベルとなるように引き下げることが出来る。
【００３５】
前記レベル変換回路では、前記電流迂回手段は、第１ＮＭＯＳトランジスタであり、前記第１ＰＭＯＳトランジスタのバックゲートノードと、前記第１ＮＭＯＳトランジスタのドレインと、前記第１ＮＭＯＳトランジスタのゲートとが互いに接続されており、前記第１ＮＭＯＳトランジスタのソースは、前記第１ＰＭＯＳトランジスタのドレインに接続されていてもよい。
【００３６】
前記電流迂回手段である前記第１ＮＭＯＳトランジスタを用いることにより、定常的に消費する消費電流が従来の回路よりも小さい構成で、第１電圧回路から第２電圧回路への信号の受け渡しが可能となる。
【００３７】
また、前記第１電圧と前記第２電圧との間の電圧差の許容値を、前記第１ＮＭＯＳトランジスタの閾値電圧と、前記第１ＰＭＯＳトランジスタのＰＮ接合における電圧降下との和に設定することが出来る。
【００３８】
前記レベル変換回路では、前記第１ＮＭＯＳトランジスタのバックゲートノードと、前記第１ＰＭＯＳトランジスタのバックゲートノードとが接続されていてもよい。これにより、前記第１電圧と前記第２電圧との間の電圧差の許容値を、前記第１ＮＭＯＳトランジスタのＰＮ接合における電圧降下と、前記第１ＰＭＯＳトランジスタのＰＮ接合における電圧降下との和に設定することが出来る。従って、前記許容値のばらつきをより小さくすることが出来る。
【００３９】
前記レベル変換回路では、前記電流迂回手段は、第３ＰＭＯＳトランジスタであり、前記第１ＰＭＯＳトランジスタのバックゲートと、前記第３ＰＭＯＳトランジスタのソースと、前記第３ＰＭＯＳトランジスタのバックゲートノードとが互いに接続されており、前記第３ＰＭＯＳトランジスタのドレインは、前記第３ＰＭＯＳトランジスタのゲートと、前記第１ＰＭＯＳトランジスタのドレインとに接続されていてもよい。これにより、前記第１ＰＭＯＳトランジスタと、前記第３ＰＭＯＳトランジスタとを、同じウェルに配置することが出来るため、前記レベル変換回路を集積化したＩＣにおいて、パターンの面積を節約することが出来る。
【００４０】
また、本発明のレベル変換回路は、前記課題を解決するために、ハイレベル時の最大電位が第１電圧となるレベル変換前信号を出力する第１電圧回路と、前記レベル変換前信号を入力として、ハイレベル時の最大電位が第２電圧となるレベル変換後信号に変換する第２電圧回路とを備えるレベル変換回路であって、前記第２電圧回路は、ドレインからソースに電流を流す電流迂回手段が接続されるとともに、前記レベル変換前信号がソースに入力され、前記レベル変換後信号がドレインから出力される第１スイッチＮＭＯＳトランジスタを有しており、前記第２電圧回路は、前記レベル変換前信号がローレベルからハイレベルに変化した場合、前記第１スイッチＮＭＯＳトランジスタをＯＦＦするとともに前記電流迂回手段に電流を流すことによって、前記レベル変換後信号をハイレベルにし、前記レベル変換前信号がハイレベルからローレベルに変化した場合、前記第１スイッチＮＭＯＳトランジスタをＯＮすることによって、前記レベル変換後信号をローレベルにすることを特徴とする。
【００４１】
前記発明によれば、前記第２電圧回路は、前記レベル変換前信号が、ローレベルからハイレベルに変化する時にのみ、前記電流迂回手段に電流を流す。これにより、定常的に消費する消費電流が従来の回路よりも小さい構成で、第１電圧回路から第２電圧回路への信号の受け渡しが可能となる。即ち、レベル変換前信号のレベルが変化した時に、この変化に追従してレベル変換後信号のレベルを変化させることが出来る。
【００４２】
また、上述したように、定常的に消費する消費電流が従来の回路よりも小さいので、非常に高い抵抗値の素子を準備する必要が無い。よって、前記レベル変換回路を集積化したＩＣチップのサイズが大きくなることを防ぐことが出来る。即ち、前記レベル変換回路を小型化することが出来る。
【００４３】
従って、小型かつ低消費電力を実現したレベル変換回路を提供することが出来る。
【００４４】
前記レベル変換回路では、前記第２電圧回路は、ＰＭＯＳトランジスタを有しており、前記ＰＭＯＳトランジスタのドレインと、前記ＰＭＯＳトランジスタのゲートとが、インバータ回路を介して接続されており、前記第１スイッチＮＭＯＳトランジスタのドレイン及び前記ＰＭＯＳトランジスタのドレインと、前記第１スイッチＮＭＯＳトランジスタのゲートとが、前記インバータ回路を含む奇数個のインバータ回路を介して接続されており、前記ＰＭＯＳトランジスタのドレインに前記第２電圧が印加されてもよい。
【００４５】
前記構成によれば、前記第１電圧回路から出力されるレベル変換前信号が、ローレベルからハイレベルに変化した時に、前記第１スイッチＮＭＯＳトランジスタはＯＦＦしているが、前記電流迂回手段を介して、電流を引き出すことが出来る。よって、前記インバータ回路に入力されるレベル変換後信号の電位を、当該信号がローレベルとなるように引き下げることが出来る。
【００４６】
前記レベル変換回路では、前記電流迂回手段は、直列接続された複数個のダイオードであり、前記第１スイッチＮＭＯＳトランジスタのドレインと、前記複数個のダイオードのアノード側とが接続されており、前記第１スイッチＮＭＯＳトランジスタのソースと、前記複数個のダイオードのカソード側とが接続されていてもよい。
【００４７】
これにより、前記第１電圧と前記第２電圧との間の電圧差の許容値を、前記複数個のダイオードにおける電圧降下に設定することが出来る。
【００４８】
前記レベル変換回路では、前記電流迂回手段は、ゲートとドレインとが接続されたＰＭＯＳトランジスタを複数個縦列接続したものであり、前記第１スイッチＮＭＯＳトランジスタのドレインと、縦列接続された複数個のＰＭＯＳトランジスタのソース側とが接続されており、前記第１スイッチＮＭＯＳトランジスタのソースと、縦列接続された複数個のＰＭＯＳトランジスタのドレイン側とが接続されていてもよい。
【００４９】
これにより、前記第１電圧と前記第２電圧との間の電圧差の許容値を、前記縦列接続された複数個のＰＭＯＳトランジスタにおける電圧降下に設定することが出来る。
【００５０】
前記レベル変換回路では、前記電流迂回手段は、コンデンサであり、前記第１スイッチＮＭＯＳトランジスタのドレインと、前記コンデンサの一端とが接続されており、前記第１スイッチＮＭＯＳトランジスタのソースと、前記コンデンサの他端とが接続されていてもよい。
【００５１】
これにより、前記第１電圧と前記第２電圧との間の電圧差の許容値を、前記コンデンサにおける電圧降下に設定することが出来る。
【００５２】
また、本発明のレベル変換回路は、前記課題を解決するために、ハイレベル時の最大電位が第１電圧となるレベル変換前信号を出力する第１電圧回路と、前記レベル変換前信号を入力として、ハイレベル時の最大電位が第２電圧となるレベル変換後信号に変換する第２電圧回路とを備えるレベル変換回路であって、前記第２電圧回路は、レベル変換前信号がドレインに入力される、第１スイッチＮＭＯＳトランジスタ及び第２スイッチＮＭＯＳトランジスタと、ＰＭＯＳトランジスタとを有しており、前記ＰＭＯＳトランジスタのドレインと、前記ＰＭＯＳトランジスタのゲートとが、インバータ回路を介して接続されており、前記第１スイッチＮＭＯＳトランジスタのドレインと、前記第１スイッチＮＭＯＳトランジスタのゲートとが、前記インバータ回路を含む奇数個のインバータ回路を介して接続されており、第２ＰＭＯＳトランジスタのドレインに前記第２電圧が印加され、前記第１スイッチＮＭＯＳトランジスタのソースと、前記第２スイッチＮＭＯＳトランジスタのソースとが接続されており、前記第１スイッチＮＭＯＳトランジスタのドレインと、前記第２スイッチＮＭＯＳトランジスタのドレインとが接続されており、前記第２スイッチＮＭＯＳトランジスタのゲートに、受光素子を有するバイアス回路が接続されており、前記バイアス回路は、前記受光素子にて受光したとき前記第２スイッチＮＭＯＳトランジスタのゲートに電圧を印加することを特徴とする。
【００５３】
前記発明によれば、前記バイアス回路は、受光素子を有している。これにより、前記受光素子に光が入射した時だけ、前記バイアス回路が動作し、前記第２スイッチＮＭＯＳトランジスタのゲートに、レベル変換前信号のレベルがローレベルである時に前記第２スイッチＮＭＯＳトランジスタがＯＮするために必要な電圧を発生させて、前記第２スイッチＮＭＯＳトランジスタを動作させることが出来る。
【００５４】
従って、前記第１スイッチＮＭＯＳトランジスタがＯＦＦしているときも、前記第２スイッチＮＭＯＳトランジスタに電流を流すことにより、前記第１電圧回路と前記第２電圧回路との間で、信号の受け渡しが可能となる。従って、小型かつ低消費電力を実現したレベル変換回路を提供することが出来る。
【００５５】
前記バイアス回路は、前記受光素子に光が入射していない時は動作しないが、不要なバイアス電流が流れないという、従来のバイアス回路では奏されない効果を奏する。受光素子や発光素子を扱うセンサーデバイスでは、パッケージが光を透過するように設計されている。このため、前記受光素子を用いる構成を採用することが可能である。センサーデバイスの例として、照度センサーでは、照度センサーに光が当たっているときだけ、前記バイアス回路を動作させることが可能となる。
【００５６】
本発明の電子機器は、前記いずれかのレベル変換回路を備えているので、小型かつ低消費電力を実現することが出来る。
【発明の効果】
【００５７】
本発明のレベル変換回路は、以上のように、第２電圧回路は、ソースからドレインに電流を流す電流迂回手段が接続されるとともに、レベル変換前信号がドレインに入力され、レベル変換後信号がソースから出力される第１ＰＭＯＳトランジスタを有しており、前記第２電圧回路は、前記レベル変換前信号がローレベルからハイレベルに変化した場合、前記第１ＰＭＯＳトランジスタをＯＮすることによって、前記レベル変換後信号をハイレベルにし、前記レベル変換前信号がハイレベルからローレベルに変化した場合、前記第１ＰＭＯＳトランジスタをＯＦＦするとともに前記電流迂回手段に電流を流すことによって、前記レベル変換後信号をローレベルにするものである。
【００５８】
また、本発明のレベル変換回路は、以上のように、第２電圧回路は、ドレインからソースに電流を流す電流迂回手段が接続されるとともに、レベル変換前信号がソースに入力され、レベル変換後信号がドレインから出力される第１スイッチＮＭＯＳトランジスタを有しており、前記第２電圧回路は、前記レベル変換前信号がローレベルからハイレベルに変化した場合、前記第１スイッチＮＭＯＳトランジスタをＯＦＦするとともに前記電流迂回手段に電流を流すことによって、前記レベル変換後信号をハイレベルにし、前記レベル変換前信号がハイレベルからローレベルに変化した場合、前記第１スイッチＮＭＯＳトランジスタをＯＮすることによって、前記レベル変換後信号をローレベルにするものである。
【００５９】
さらに、本発明のレベル変換回路は、以上のように、第２電圧回路は、レベル変換前信号がドレインに入力される、第１スイッチＮＭＯＳトランジスタ及び第２スイッチＮＭＯＳトランジスタと、ＰＭＯＳトランジスタとを有しており、前記ＰＭＯＳトランジスタのドレインと、前記ＰＭＯＳトランジスタのゲートとが、インバータ回路を介して接続されており、前記第１スイッチＮＭＯＳトランジスタのドレインと、前記第１スイッチＮＭＯＳトランジスタのゲートとが、前記インバータ回路を含む奇数個のインバータ回路を介して接続されており、第２ＰＭＯＳトランジスタのドレインに前記第２電圧が印加され、前記第１スイッチＮＭＯＳトランジスタのソースと、前記第２スイッチＮＭＯＳトランジスタのソースとが接続されており、前記第１スイッチＮＭＯＳトランジスタのドレインと、前記第２スイッチＮＭＯＳトランジスタのドレインとが接続されており、前記第２スイッチＮＭＯＳトランジスタのゲートに、受光素子を有するバイアス回路が接続されており、前記バイアス回路は、前記受光素子にて受光したとき前記第２スイッチＮＭＯＳトランジスタのゲートに電圧を印加するものである。
【００６０】
それゆえ、小型かつ低消費電力を実現したレベル変換回路及び電子機器を提供するという効果を奏する。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施例に係るレベル変換回路の回路図である。
【図２】本発明の他の実施例に係るレベル変換回路の回路図である。
【図３】本発明のさらに別の実施例に係るレベル変換回路の回路図である。
【図４】本発明のさらに別の実施例に係るレベル変換回路の回路図である。
【図５】本発明のさらに別の実施例に係るレベル変換回路の回路図である。
【図６】本発明のさらに別の実施例に係るレベル変換回路の回路図である。
【図７】本発明のさらに別の実施例に係るレベル変換回路の回路図である。
【図８】本発明のさらに別の実施例に係るレベル変換回路の回路図である。
【図９】従来例の説明図であり、マイコンと各種センサーデバイスとの接続を示すブロック図である。
【図１０】図９に示す構成において、デバイス１０２の内部の、低電源電圧Ｖｄｄ１で動作する回路１０３を省いたレベル変換回路を示すブロック図である。
【図１１】従来例のレベル変換回路の回路図である。
【図１２】は、図１０に示す構成において、デバイス１０２のＶｄｄ１端子を削除した場合の接続イメージを示す図である。
【図１３】発光素子や受光素子を利用した近接センサーを利用した回路において、電源電圧を下げることが出来ない理由を説明する説明図である。
【図１４】特許文献１の図１，４に対応する回路を示す回路図である。
【発明を実施するための形態】
【００６２】
本発明の一実施形態について図１〜図８に基づいて説明すれば、以下の通りである。まずは本発明の一実施例について、図１を用いて説明する。
【００６３】
〔実施例１〕
図１は、本実施例１に係るレベル変換回路１の回路図である。レベル変換回路１は、マイコンを含むデバイス２と、センサーデバイスを含むデバイス３とを備えている。デバイス２は、以下の記載ではマイコンデバイス２（第１電圧回路）と称する。デバイス３は、以下の記載ではセンサーデバイス３（第２電圧回路）と称する。
【００６４】
マイコンデバイス２は、ＮＭＯＳトランジスタＭＮ１１を有しており、信号出力端子４と、電源電圧入力端子５と、基準電圧入力端子６とが設けられている。
【００６５】
センサーデバイス３は、レベル変換部７＿１と、レベル変換部７＿１によりレベル変換が行われた後のデジタル信号が入力されるデバイス８とを有しており、信号入力端子９と、電源電圧入力端子１０と、基準電圧入力端子１１とが設けられている。レベル変換部７＿１は、ＮＭＯＳトランジスタＭＮ１（電流迂回手段、第１ＮＭＯＳトランジスタ）と、ＰＭＯＳトランジスタＭＰ１（第１ＰＭＯＳトランジスタ）と、ＰＭＯＳトランジスタＭＰ２（第２ＰＭＯＳトランジスタ、ＰＭＯＳトランジスタ）と、インバータ回路Ｉｎｖ１（第１インバータ回路、インバータ回路）と、インバータ回路Ｉｎｖ２（第２インバータ回路）と、インバータ回路Ｉｎｖ３とを有している。
【００６６】
図１のレベル変換回路１において、ＮＭＯＳトランジスタＭＮ１１のゲートには、デジタル信号Ｓｉｇ＿ｉｎが入力される。ＮＭＯＳトランジスタＭＮ１１のドレインは、信号出力端子４に接続されている。抵抗Ｒ１は、マイコンデバイス２の外部に設けられており、抵抗Ｒ１の一端は、電源電圧入力端子５に接続されている。
【００６７】
電源電圧入力端子５には、低電源電圧Ｖｄｄ１（第１電圧）が印加される。低電源電圧Ｖｄｄ１の印加は、例えば、電源電圧入力端子５に接続された低電圧電源１２により行われてもよい。
【００６８】
信号出力端子４は、信号入力端子９及び抵抗Ｒ１の他端に接続されており、デジタル信号Ｓｉｇ１（レベル変換前信号）は、信号出力端子４から出力され、信号入力端子９に入力される。信号入力端子９は、ＮＭＯＳトランジスタＭＮ１のソースと、ＮＭＯＳトランジスタＭＮ１のバックゲートノードと、ＰＭＯＳトランジスタＭＰ１のドレインとに接続されている。ＰＭＯＳトランジスタＭＰ１のバックゲートノードは、ＮＭＯＳトランジスタＭＮ１のドレインと、ＮＭＯＳトランジスタＭＮ１のゲートとに接続されている。
【００６９】
ＰＭＯＳトランジスタＭＰ１のソースは、ＰＭＯＳトランジスタＭＰ２のドレインと、インバータ回路Ｉｎｖ１の入力とに接続されており、インバータ回路Ｉｎｖ１の入力にデジタル信号Ｓｉｇ２（レベル変換後信号）が入力される。インバータ回路Ｉｎｖ１の出力は、インバータ回路Ｉｎｖ２の入力と、ＰＭＯＳトランジスタＭＰ２のゲートとに接続されており、インバータ回路Ｉｎｖ１の出力からデジタル信号Ｓｉｇ３が出力される。インバータ回路Ｉｎｖ２の出力は、インバータ回路Ｉｎｖ３の入力と、ＰＭＯＳトランジスタＭＰ１のゲートとに接続されており、インバータ回路Ｉｎｖ２の出力からデジタル信号Ｓｉｇ４が出力される。インバータ回路Ｉｎｖ３の出力は、デバイス８の入力に接続されている。
【００７０】
ＰＭＯＳトランジスタＭＰ２のソースは、インバータ回路Ｉｎｖ１の端子Ｖ＋と、デバイス８の電源電圧入力端子と、電源電圧入力端子１０とに接続されている。電源電圧入力端子１０には、高電源電圧Ｖｄｄ２（第２電圧）が印加される。高電源電圧Ｖｄｄ２の印加は、例えば、電源電圧入力端子１０に接続された高電圧電源１３により行われてもよい。
【００７１】
そして、ＮＭＯＳトランジスタＭＮ１１のソースと、基準電圧入力端子６と、基準電圧入力端子１１と、インバータ回路Ｉｎｖ１の端子Ｖ−と、デバイス８の基準電圧入力端子とは、互いに接続されており、電気的に接地されてもよい。
【００７２】
〔レベル変換回路１の動作〕
図１のレベル変換回路１において、デジタル信号Ｓｉｇ１は、マイコンデバイス２からセンサーデバイス３へ入力されるデジタル信号であり、ハイレベルでは、電圧が低電源電圧Ｖｄｄ１付近である。また、デジタル信号Ｓｉｇ２，Ｓｉｇ３，Ｓｉｇ４は、センサーデバイス３の内部で順次反転させたデジタル信号であり、ハイレベルでは、電圧が高電源電圧Ｖｄｄ２付近である。このように、図１のレベル変換回路１では、電源が低電圧電源１２である低電圧回路（マイコンデバイス２）から、電源が高電圧電源１３である高電圧回路（センサーデバイス３）へ出力されるデジタル信号Ｓｉｇ１のレベル変換が可能である。
【００７３】
図１に示す回路の動作を、以下の表２を用いて説明する。表２において、Ｌはローレベルで電圧が０Ｖ付近であることを示し、Ｌ＿Ｐはローレベルであり、電圧が、ＰＭＯＳトランジスタの閾値電圧Ｖｔｈ（電圧スレッシュＶｔｈ）付近であることを示す。また、Ｈ１は、ハイレベルで電圧が低電源電圧Ｖｄｄ１付近であることを示し、Ｈ２は、ハイレベルで電圧が高電源電圧Ｖｄｄ２付近であることを示す。
【００７４】
【表２】
2011250189.tif 000004
【００７５】
前記表２により、デジタル信号Ｓｉｇ２，Ｓｉｇ３，Ｓｉｇ４がハイレベルである時には、高電源電圧Ｖｄｄ２付近の電圧が出力されることが分かる。
【００７６】
ここで、ＰＭＯＳトランジスタＭＰ１は、デジタル信号Ｓｉｇ１がＨ１であり、デジタル信号Ｓｉｇ２がＨ２である時、その電位差で電流が流れてしまわないように、デジタル信号Ｓｉｇ１が伝送されるラインと、デジタル信号Ｓｉｇ２が伝送されるラインとを切り離すスイッチの役割を果たしている。
【００７７】
しかしながら、各ラインを切り離されている状態では、デジタル信号Ｓｉｇ１としてローレベルの信号が入力された時に、レベル変換部７＿１によるレベル変換を行うことが出来ない。
【００７８】
このため、ＮＭＯＳトランジスタＭＮ１を設け、ＮＭＯＳトランジスタＭＮ１のドレインと、ＮＭＯＳトランジスタＭＮ１のゲートとを、スイッチであるＰＭＯＳトランジスタＭＰ１のバックゲートノードに接続した。
【００７９】
これにより、デジタル信号Ｓｉｇ１が、ハイレベル（Ｈ１）からローレベル（Ｌ）に変化するとき、ＮＭＯＳトランジスタＭＮ１のゲート−ソース間電圧が、ＮＭＯＳトランジスタＭＮ１の閾値電圧よりも高くなり、ＮＭＯＳトランジスタＭＮ１がＯＮする。よって、図１中の矢印Ａ１の経路で電流Ｉ１（変位電流）が流れる。これにより、ＰＭＯＳトランジスタＭＰ１のソースと、ＰＭＯＳトランジスタＭＰ１のバックゲートノードとの間のＰＮ接合に、前記電流Ｉ１が流れ、デジタル信号Ｓｉｇ２の電位を引き下げる。これにより、デジタル信号Ｓｉｇ２が、ハイレベル（Ｈ２）からローレベル（Ｌ）に変化する。デジタル信号Ｓｉｇ２がローレベルとなり、ＮＭＯＳトランジスタＭＮ１のゲート−ソース間電圧が、ＮＭＯＳトランジスタＭＮ１の閾値電圧よりも低くなると、電流Ｉ１は流れなくなる。電流Ｉ１は、デジタル信号Ｓｉｇ１がハイレベルからローレベルへ変化するときにのみ流れる。
【００８０】
このように、デジタル信号Ｓｉｇ１が、ハイレベル（Ｈ１）からローレベル（Ｌ）に変化するとき、デジタル信号Ｓｉｇ２が、ハイレベル（Ｈ２）からローレベル（Ｌ）に変化するので、インバータ回路Ｉｎｖ１が出力するデジタル信号Ｓｉｇ３のレベル（インバータ回路Ｉｎｖ１の出力レベル）を反転させることが出来て、レベル変換部７＿１における各ノードの状態を変化させることが出来る。
【００８１】
次に、デジタル信号Ｓｉｇ１が、ローレベル（Ｌ）からハイレベル（Ｈ１）に変化するときの動作を以下に説明する。ＰＭＯＳトランジスタＭＰ１は、ソースにデジタル信号Ｓｉｇ１が入力され、ゲートにデジタル信号Ｓｉｇ４が入力される。表２の時間順序１の行に示されるように、デジタル信号Ｓｉｇ１がローレベルとなると、デジタル信号Ｓｉｇ４もローレベルとなる。
【００８２】
ここで、デジタル信号Ｓｉｇ１をハイレベル（Ｈ１）にすると、ＰＭＯＳトランジスタＭＰ１のゲート−ソース間電圧が、ＰＭＯＳトランジスタＭＰ１の閾値電圧よりも高くなる。この時、ＰＭＯＳトランジスタＭＰ１はＯＮしている。
【００８３】
この場合、ＮＭＯＳトランジスタＭＮ１はＯＦＦしており、電流Ｉ１が流れないので、ＰＭＯＳトランジスタＭＰ１のドレインから出力されるデジタル信号Ｓｉｇ２の電位は、デジタル信号Ｓｉｇ１の電位と等しくなる（即ち、デジタル信号Ｓｉｇ２は、一時的にハイレベル（Ｈ１）となる）。これにより、インバータ回路Ｉｎｖ１の入力にハイレベル（Ｈ１）のデジタル信号Ｓｉｇ２が入力されて、インバータ回路Ｉｎｖ１の出力レベルが反転し、デジタル信号Ｓｉｇ３がローレベルとなる。その結果、ＰＭＯＳトランジスタＭＰ２がＯＮするので、デジタル信号Ｓｉｇ２は、ハイレベル（Ｈ２）となる。
【００８４】
上述した、インバータ回路Ｉｎｖ１の出力レベルが反転すると、レベル変換部７＿１における各ノードの状態が変わり、表２の時間順序１の行に示される動作となる。インバータ回路Ｉｎｖ１の出力レベルが反転し、デジタル信号Ｓｉｇ３，Ｓｉｇ４のレベルが反転すると、ＰＭＯＳトランジスタＭＰ１がＯＮし、ＰＭＯＳトランジスタＭＰ２がＯＦＦする。このため、デジタル信号Ｓｉｇ２の電圧は、ＰＭＯＳトランジスタＭＰ１の閾値電圧Ｖｔｈ程度の電圧となるが、ＰＭＯＳトランジスタＭＰ２がＯＦＦしているので、ほぼ０Ｖとなる。
【００８５】
図１に示す回路の場合、デジタル信号Ｓｉｇ１のハイレベル電圧と、デジタル信号Ｓｉｇ２のハイレベル電圧との間の電圧差に許容値があり、この許容値よりも大きな電圧差が発生すると、ＰＭＯＳトランジスタＭＰ１のドレイン−ソース間にリーク電流が発生するため、好ましくない。前記許容値は、通常、１Ｖから１．２Ｖ程度であることから、低電源電圧Ｖｄｄ１と高電源電圧Ｖｄｄ２との間の電圧差の許容値も、１Ｖから１．２Ｖ程度となる。
【００８６】
ここで、低電源電圧Ｖｄｄ１が１．８Ｖの場合であれば、高電源電圧Ｖｄｄ２として２．８Ｖ程度の電圧を用いることが出来ると共に、〔発明が解決しようとする課題〕で問題とされていた、定常的に消費する消費電流を小さくすることが出来るので、低消費電力化を実現することが出来る。
【００８７】
図１に示す回路では、下記条件（１），（２）を満たすように設計される。
【００８８】
（１）図１のインバータ回路Ｉｎｖ１のスレッシュレベルを、低電源電圧Ｖｄｄ１と高電源電圧Ｖｄｄ２との間の電圧差の許容値よりも高くする。
【００８９】
（２）ＰＭＯＳトランジスタＭＰ２のオン抵抗値を、比較的大きめにする。具体的には、ＰＭＯＳトランジスタＭＰ２のオン抵抗値を、ＰＭＯＳトランジスタＭＰ１のソースからＮＭＯＳトランジスタＭＮ１のソースまでのインピーダンスよりも十分高くする。
【００９０】
以上のように、本実施例１に係るレベル変換回路１は、ハイレベル時の最大電位が低電源電圧Ｖｄｄ１となるデジタル信号Ｓｉｇ１を出力するマイコンデバイス２と、デジタル信号Ｓｉｇ１を入力として、ハイレベル時の最大電位が高電源電圧Ｖｄｄ２となるデジタル信号Ｓｉｇ２に変換するセンサーデバイス３とを備えるレベル変換回路であって、センサーデバイス３は、ソースからドレインに電流を流すＮＭＯＳトランジスタＭＮ１が接続されるとともに、デジタル信号Ｓｉｇ１がドレインに入力され、デジタル信号Ｓｉｇ２がソースから出力されるＰＭＯＳトランジスタＭＰ１を有しており、センサーデバイス３は、デジタル信号Ｓｉｇ１がローレベルからハイレベルに変化した場合、ＰＭＯＳトランジスタＭＰ１をＯＮすることによって、デジタル信号Ｓｉｇ２をハイレベルにし、デジタル信号Ｓｉｇ１がハイレベルからローレベルに変化した場合、ＰＭＯＳトランジスタＭＰ１をＯＦＦするとともにＮＭＯＳトランジスタＭＮ１に電流を流すことによって、デジタル信号Ｓｉｇ２をローレベルにする。
【００９１】
前記構成によれば、ＰＭＯＳトランジスタＭＰ１のソースに入力されるデジタル信号Ｓｉｇ１のレベルが、ハイレベルからローレベルに変化する時にのみ、ＮＭＯＳトランジスタＭＮ１に電流を流す。これにより、定常的に消費する消費電流が従来の回路よりも小さい構成で、マイコンデバイス２からセンサーデバイス３への信号の受け渡しが可能となる。即ち、デジタル信号Ｓｉｇ１のレベルが変化した時に、この変化に追従してデジタル信号Ｓｉｇ２のレベルを変化させることが出来る。
【００９２】
また、上述したように、定常的に消費する消費電流が従来の回路よりも小さいので、非常に高い抵抗値の素子を準備する必要が無い。よって、レベル変換回路１を集積化したＩＣチップのサイズが大きくなることを防ぐことが出来る。即ち、レベル変換回路１を小型化することが出来る。
【００９３】
従って、小型かつ低消費電力を実現したレベル変換回路１を提供することが出来る。
【００９４】
〔実施例２〕
本発明の他の実施例について図２に基づいて説明すれば、以下の通りである。なお、本実施例２において説明すること以外の構成は、前記実施例１と同じである。また、説明の便宜上、前記実施例１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【００９５】
図２は、本実施例２に係るレベル変換回路１４の回路図である。レベル変換回路１４は、マイコンデバイス２と、センサーデバイス３とを備えている。
【００９６】
マイコンデバイス２は、ＮＭＯＳトランジスタＭＮ１１を有しており、信号出力端子４と、電源電圧入力端子５と、基準電圧入力端子６とが設けられている。
【００９７】
センサーデバイス３は、レベル変換部７＿２と、レベル変換部７＿２によりレベル変換が行われた後の信号が入力されるデバイス８とを有しており、信号入力端子９と、電源電圧入力端子１０と、基準電圧入力端子１１とが設けられている。レベル変換部７＿２は、ＮＭＯＳトランジスタＭＮ１と、ＰＭＯＳトランジスタＭＰ１，ＭＰ２と、インバータ回路Ｉｎｖ１〜Ｉｎｖ３とを有している。
【００９８】
図２のレベル変換回路１４において、ＮＭＯＳトランジスタＭＮ１１のゲートには、デジタル信号Ｓｉｇ＿ｉｎが入力される。ＮＭＯＳトランジスタＭＮ１１のドレインは、信号出力端子４に接続されている。抵抗Ｒ１は、マイコンデバイス２の外部に設けられており、抵抗Ｒ１の一端は、電源電圧入力端子５に接続されている。
【００９９】
信号出力端子４は、信号入力端子９及び抵抗Ｒ１の他端に接続されており、デジタル信号Ｓｉｇ１は、信号出力端子４から出力され、信号入力端子９に入力される。信号入力端子９は、ＮＭＯＳトランジスタＭＮ１のソースと、ＰＭＯＳトランジスタＭＰ１のドレインとに接続されている。ＰＭＯＳトランジスタＭＰ１のバックゲートノードは、ＮＭＯＳトランジスタＭＮ１のドレインと、ＮＭＯＳトランジスタＭＮ１のゲートと、ＮＭＯＳトランジスタＭＮ１のバックゲートノードとに接続されている。
【０１００】
ＰＭＯＳトランジスタＭＰ１のソースは、ＰＭＯＳトランジスタＭＰ２のドレインと、インバータ回路Ｉｎｖ１の入力とに接続されており、インバータ回路Ｉｎｖ１の入力にデジタル信号Ｓｉｇ２が入力される。インバータ回路Ｉｎｖ１の出力は、インバータ回路Ｉｎｖ２の入力と、ＰＭＯＳトランジスタＭＰ２のゲートとに接続されており、インバータ回路Ｉｎｖ１の出力からデジタル信号Ｓｉｇ３が出力される。インバータ回路Ｉｎｖ２の出力は、インバータ回路Ｉｎｖ３の入力と、ＰＭＯＳトランジスタＭＰ１のゲートとに接続されており、インバータ回路Ｉｎｖ２の出力からデジタル信号Ｓｉｇ４が出力される。インバータ回路Ｉｎｖ３の出力は、デバイス８の入力に接続されている。
【０１０１】
そして、ＮＭＯＳトランジスタＭＮ１１のソースと、基準電圧入力端子６と、基準電圧入力端子１１と、インバータ回路Ｉｎｖ１の端子Ｖ−と、デバイス８の基準電圧入力端子とは、互いに接続されており、電気的に接地されてもよい。
【０１０２】
〔レベル変換回路１４の動作〕
図２のレベル変換回路１４は、図１のレベル変換回路１が有するＮＭＯＳトランジスタＭＮ１のバックゲートノードを、ＰＭＯＳトランジスタＭＰ１のバックゲートノードに接続して構成されている。
【０１０３】
図２のレベル変換回路１４は、図１のレベル変換回路１と同様に動作する（表２に示される動作を行う）が、さらに以下の効果を奏する。即ち、図２のレベル変換回路１４は、低電源電圧Ｖｄｄ１と高電源電圧Ｖｄｄ２との間の電圧差の許容値について、当該許容値のばらつきが低減されるという効果を奏する。この理由を以下に説明する。
【０１０４】
図１のレベル変換回路１では、デジタル信号Ｓｉｇ１のレベルがＨ１からＬへ変化する時に流れる電流Ｉ１が、ＮＭＯＳトランジスタＭＮ１の閾値電圧Ｖｔｈの影響を受けるからであり、ＮＭＯＳトランジスタＭＮ１の閾値電圧Ｖｔｈは、通常、±０．１５Ｖ程度ばらつく。
【０１０５】
これに対して、図２のレベル変換回路１４では、ＮＭＯＳトランジスタＭＮ１のバックゲートノードを経由する矢印Ａ２の経路に、電流Ｉ２（変位電流）が流れる、即ち、ＮＭＯＳトランジスタＭＮ１のバックゲートノードとＮＭＯＳトランジスタＭＮ１のソースとの間のＰＮ接合に電流Ｉ２が流れる。このため、ＮＭＯＳトランジスタＭＮ１の閾値電圧Ｖｔｈの影響を、図１のレベル変換回路１より受けにくくなる結果、前記許容値のばらつきが低減されるという効果を奏する。
【０１０６】
なお、図２のレベル変換回路１４において電流Ｉ２が流れるＮＭＯＳトランジスタＭＮ１の閾値電圧Ｖｔｈのばらつきは、図１のレベル変換回路１において電流Ｉ１が流れるＮＭＯＳトランジスタＭＮ１における閾値電圧Ｖｔｈの半分以下とみなすことが出来る。
【０１０７】
〔実施例３〕
本発明のさらに別の実施例について図３に基づいて説明すれば、以下の通りである。なお、本実施例３において説明すること以外の構成は、前記実施例１，２と同じである。また、説明の便宜上、前記実施例１，２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１０８】
図３は、本実施例３に係るレベル変換回路１５の回路図である。レベル変換回路１５は、マイコンデバイス２と、センサーデバイス３とを備えている。
【０１０９】
マイコンデバイス２は、ＮＭＯＳトランジスタＭＮ１１を有しており、信号出力端子４と、電源電圧入力端子５と、基準電圧入力端子６とが設けられている。
【０１１０】
センサーデバイス３は、レベル変換部７＿３と、レベル変換部７＿３によりレベル変換が行われた後の信号が入力されるデバイス８とを有しており、信号入力端子９と、電源電圧入力端子１０と、基準電圧入力端子１１とが設けられている。レベル変換部７＿３は、ＰＭＯＳトランジスタＭＰ１，ＭＰ２と、ＰＭＯＳトランジスタＭＰ３（第３ＰＭＯＳトランジスタ）と、インバータ回路Ｉｎｖ１〜Ｉｎｖ３（奇数個のインバータ回路）とを有している。
【０１１１】
図３のレベル変換回路１５において、ＮＭＯＳトランジスタＭＮ１１のゲートには、デジタル信号Ｓｉｇ＿ｉｎが入力される。ＮＭＯＳトランジスタＭＮ１１のドレインは、信号出力端子４に接続されている。抵抗Ｒ１は、マイコンデバイス２の外部に設けられており、抵抗Ｒ１の一端は、電源電圧入力端子５に接続されている。
【０１１２】
信号出力端子４は、信号線５０により、信号入力端子９及び抵抗Ｒ１の他端に接続されており、デジタル信号Ｓｉｇ１は、信号出力端子４から出力され、信号入力端子９に入力される。信号入力端子９は、ＰＭＯＳトランジスタＭＰ１のドレインと、ＰＭＯＳトランジスタＭＰ３のドレインと、ＰＭＯＳトランジスタＭＰ３のゲートとに接続されている。ＰＭＯＳトランジスタＭＰ１のバックゲートノードは、ＰＭＯＳトランジスタＭＰ３のソースと、ＰＭＯＳトランジスタＭＰ３のバックゲートノードとに接続されている。
【０１１３】
ＰＭＯＳトランジスタＭＰ１のソースは、ＰＭＯＳトランジスタＭＰ２のドレインと、インバータ回路Ｉｎｖ１の入力とに接続されており、インバータ回路Ｉｎｖ１の入力にデジタル信号Ｓｉｇ２が入力される。インバータ回路Ｉｎｖ１の出力は、インバータ回路Ｉｎｖ２の入力と、ＰＭＯＳトランジスタＭＰ２のゲートとに接続されており、インバータ回路Ｉｎｖ１の出力からデジタル信号Ｓｉｇ３が出力される。インバータ回路Ｉｎｖ２の出力は、インバータ回路Ｉｎｖ３の入力と、ＰＭＯＳトランジスタＭＰ１のゲートとに接続されており、インバータ回路Ｉｎｖ２の出力からデジタル信号Ｓｉｇ４が出力される。インバータ回路Ｉｎｖ３の出力は、デバイス８の入力に接続されている。
【０１１４】
そして、ＮＭＯＳトランジスタＭＮ１１のソースと、基準電圧入力端子６と、基準電圧入力端子１１と、インバータ回路Ｉｎｖ１の端子Ｖ−と、デバイス８の基準電圧入力端子とは、互いに接続されており、電気的に接地されてもよい。
【０１１５】
〔レベル変換回路１５の動作〕
図３のレベル変換回路１５は、図１のＮＭＯＳトランジスタＭＮ１に代えて、ＰＭＯＳトランジスタＭＰ３を用いている。
【０１１６】
図３のレベル変換回路１５は、図１のレベル変換回路１と同様に動作する（表２に示される動作を行う）が、さらに以下の効果を奏する。即ち、図３のレベル変換回路１５では、ＰＭＯＳトランジスタＭＰ１のバックゲートノードと、ＰＭＯＳトランジスタＭＰ３のバックゲートノードとが接続されている。このため、レベル変換回路１５におけるパターンの設計において、ＰＭＯＳトランジスタＭＰ１，ＭＰ３を同じウェルに配置することができるため、レベル変換回路１５の面積を節約することが出来るという効果を奏する。
【０１１７】
〔実施例４〕
本発明のさらに別の実施例について図４に基づいて説明すれば、以下の通りである。なお、本実施例４において説明すること以外の構成は、前記実施例１〜３と同じである。また、説明の便宜上、前記実施例１〜３の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１１８】
図４は、本実施例４に係るレベル変換回路１６の回路図である。レベル変換回路１６は、マイコンデバイス２と、センサーデバイス３とを備えている。
【０１１９】
マイコンデバイス２は、ＮＭＯＳトランジスタＭＮ１１を有しており、信号出力端子４と、電源電圧入力端子５と、基準電圧入力端子６とが設けられている。
【０１２０】
センサーデバイス３は、レベル変換部７＿４と、レベル変換部７＿４によりレベル変換が行われた後の信号が入力されるデバイス８とを有しており、信号入力端子９と、電源電圧入力端子１０と、基準電圧入力端子１１とが設けられている。レベル変換部７＿４は、ＰＭＯＳトランジスタＭＰ１〜ＭＰ３と、インバータ回路Ｉｎｖ１〜Ｉｎｖ３とを有している。
【０１２１】
図４のレベル変換回路１６において、ＮＭＯＳトランジスタＭＮ１１のゲートには、デジタル信号Ｓｉｇ＿ｉｎが入力される。ＮＭＯＳトランジスタＭＮ１１のドレインは、信号出力端子４に接続されている。抵抗Ｒ１は、マイコンデバイス２の外部に設けられており、抵抗Ｒ１の一端は、電源電圧入力端子５に接続されている。
【０１２２】
信号出力端子４は、信号入力端子９及び抵抗Ｒ１の他端に接続されており、デジタル信号Ｓｉｇ１は、信号出力端子４から出力され、信号入力端子９に入力される。信号入力端子９は、ＰＭＯＳトランジスタＭＰ１のドレインと、ＰＭＯＳトランジスタＭＰ３のドレインと、ＰＭＯＳトランジスタＭＰ３のゲートと、ＰＭＯＳトランジスタＭＰ３のバックゲートノードとに接続されている。ＰＭＯＳトランジスタＭＰ１のバックゲートノードは、ＰＭＯＳトランジスタＭＰ３のソースに接続されている。
【０１２３】
ＰＭＯＳトランジスタＭＰ１のソースは、ＰＭＯＳトランジスタＭＰ２のドレインと、インバータ回路Ｉｎｖ１の入力とに接続されており、インバータ回路Ｉｎｖ１の入力にデジタル信号Ｓｉｇ２が入力される。インバータ回路Ｉｎｖ１の出力は、インバータ回路Ｉｎｖ２の入力と、ＰＭＯＳトランジスタＭＰ２のゲートとに接続されており、インバータ回路Ｉｎｖ１の出力からデジタル信号Ｓｉｇ３が出力される。インバータ回路Ｉｎｖ２の出力は、インバータ回路Ｉｎｖ３の入力と、ＰＭＯＳトランジスタＭＰ１のゲートとに接続されており、インバータ回路Ｉｎｖ２の出力からデジタル信号Ｓｉｇ４が出力される。インバータ回路Ｉｎｖ３の出力は、デバイス８の入力に接続されている。
【０１２４】
そして、ＮＭＯＳトランジスタＭＮ１１のソースと、基準電圧入力端子６と、基準電圧入力端子１１と、インバータ回路Ｉｎｖ１の端子Ｖ−と、デバイス８の基準電圧入力端子とは、互いに接続されており、電気的に接地されてもよい。
【０１２５】
〔レベル変換回路１６の動作〕
図４のレベル変換回路１６は、図３のレベル変換回路１５が有するＰＭＯＳトランジスタＭＰ３のバックゲートノードを、ＰＭＯＳトランジスタＭＰ３のドレインに接続して構成されている。これにより、図２のレベル変換回路１４が有するＮＭＯＳトランジスタＭＮ１と同様に、低電源電圧Ｖｄｄ１と高電源電圧Ｖｄｄ２との間の電圧差の許容値について、当該許容値のばらつきが低減されるという効果を奏する。
【０１２６】
なお、図４のレベル変換回路１６では、矢印Ａ３が示す経路で電流Ｉ３（変位電流）が流れ、矢印Ａ３が示す経路では、ＰＭＯＳトランジスタＭＰ３のソースから、ＰＭＯＳトランジスタＭＰ３のバックゲートノードへ電流Ｉ３が流れる。
【０１２７】
〔実施例５〕
本発明のさらに別の実施例について図５に基づいて説明すれば、以下の通りである。なお、本実施例５において説明すること以外の構成は、前記実施例１〜４と同じである。また、説明の便宜上、前記実施例１〜４の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１２８】
図５は、本実施例５に係るレベル変換回路１７の回路図である。レベル変換回路１７は、マイコンデバイス２と、センサーデバイス３とを備えている。
【０１２９】
マイコンデバイス２は、ＮＭＯＳトランジスタＭＮ１１を有しており、信号出力端子４と、電源電圧入力端子５と、基準電圧入力端子６とが設けられている。
【０１３０】
センサーデバイス３は、レベル変換部７＿５と、レベル変換部７＿５によりレベル変換が行われた後の信号が入力されるデバイス８とを有しており、信号入力端子９と、電源電圧入力端子１０と、基準電圧入力端子１１とが設けられている。レベル変換部７＿５は、ＮＭＯＳトランジスタＭＮ２（第１スイッチＮＭＯＳトランジスタ）と、ＰＭＯＳトランジスタＭＰ２と、インバータ回路Ｉｎｖ１〜Ｉｎｖ３と、ダイオードＤ１，Ｄ２（直列接続された複数個のダイオード）とを有している。
【０１３１】
図５のレベル変換回路１７において、ＮＭＯＳトランジスタＭＮ１１のゲートには、デジタル信号Ｓｉｇ＿ｉｎが入力される。ＮＭＯＳトランジスタＭＮ１１のドレインは、信号出力端子４に接続されている。抵抗Ｒ１は、マイコンデバイス２の外部に設けられており、抵抗Ｒ１の一端は、電源電圧入力端子５に接続されている。
【０１３２】
信号出力端子４は、信号入力端子９及び抵抗Ｒ１の他端に接続されており、デジタル信号Ｓｉｇ１は、信号出力端子４から出力され、信号入力端子９に入力される。信号入力端子９は、ＮＭＯＳトランジスタＭＮ２のソースと、ダイオードＤ１のカソード（カソード側）とに接続されている。
【０１３３】
ＮＭＯＳトランジスタＭＮ２のドレインは、ＰＭＯＳトランジスタＭＰ２のドレインと、インバータ回路Ｉｎｖ１の入力と、ダイオードＤ２のアノード（アノード側）とに接続されており、インバータ回路Ｉｎｖ１の入力にデジタル信号Ｓｉｇ２が入力される。ダイオードＤ２のカソードは、ダイオードＤ１のアノードに接続されている。インバータ回路Ｉｎｖ１の出力は、インバータ回路Ｉｎｖ２の入力と、ＰＭＯＳトランジスタＭＰ２のゲートとに接続されており、インバータ回路Ｉｎｖ１の出力からデジタル信号Ｓｉｇ３が出力される。インバータ回路Ｉｎｖ２の出力は、インバータ回路Ｉｎｖ３の入力に接続されている。インバータ回路Ｉｎｖ３の出力は、デバイス８の入力と、ＮＭＯＳトランジスタＭＮ２のゲートとに接続されており、インバータ回路Ｉｎｖ３の出力からデジタル信号Ｓｉｇ５が出力される。
【０１３４】
そして、ＮＭＯＳトランジスタＭＮ１１のソースと、基準電圧入力端子６と、基準電圧入力端子１１と、インバータ回路Ｉｎｖ１の端子Ｖ−と、デバイス８の基準電圧入力端子とは、互いに接続されており、電気的に接地されてもよい。
【０１３５】
〔レベル変換回路１７の動作〕
図５のレベル変換回路１７は、図１〜図４のレベル変換回路と同様な動作を行うが、デジタル信号Ｓｉｇ１が伝送されるラインと、デジタル信号Ｓｉｇ２が伝送されるラインとの間のトランジスタが、ＰＭＯＳトランジスタＭＰ１ではなく、ＮＭＯＳトランジスタＭＮ２である。よって、図５のレベル変換回路１７の動作と、図１〜図４のレベル変換回路の動作とは、若干異なる。
【０１３６】
図５のレベル変換回路１７において、ＮＭＯＳトランジスタＭＮ２のバックゲートノードを介する経路に電流を流しても、所望の動作（図１〜図４のレベル変換回路が行う動作）を行うことは出来ない。このため、デジタル信号Ｓｉｇ１が伝送されるラインと、デジタル信号Ｓｉｇ２が伝送されるラインとの間に、ダイオードＤ１，Ｄ２を直列に接続して、図１〜図４のレベル変換回路と同様の動作を実現している。
【０１３７】
図５に示す回路の動作を、以下の表３を用いて説明する。表３において、Ｌはローレベルで電圧が０Ｖ付近であることを示し、Ｌ＿Ｄはローレベルであり、電圧が、ダイオードＤ１，Ｄ２の両方をオンするために必要な電圧であることを示す。また、Ｈ１は、ハイレベルで電圧が低電源電圧Ｖｄｄ１付近であることを示し、Ｈ２は、ハイレベルで電圧が高電源電圧Ｖｄｄ２付近であることを示す。
【０１３８】
【表３】
2011250189.tif 000005
【０１３９】
前記表３により、デジタル信号Ｓｉｇ２，Ｓｉｇ３，Ｓｉｇ５がハイレベルである時には、高電源電圧Ｖｄｄ２付近の電圧が出力される。表２と表３とを比較すると、図５のレベル変換回路１７は、図１〜図４のレベル変換回路の動作と同様の動作を行うことが分かる。
【０１４０】
但し、図５のレベル変換回路１７では、デジタル信号Ｓｉｇ３が伝送されるラインと、デジタル信号Ｓｉｇ５が伝送されるラインとの間に、縦列接続されたインバータ回路Ｉｎｖ２，Ｉｎｖ３を設けている。これにより、デジタル信号Ｓｉｇ３を遅延させたデジタル信号Ｓｉｇ５を、ＮＭＯＳトランジスタＭＮ２のゲートに入力することにより、ＮＭＯＳトランジスタＭＮ２のＯＮまたはＯＦＦのタイミングを遅らせている。これにより、各ノードの状態の遷移を安定化させることが出来る。例えば、ＮＭＯＳトランジスタＭＮ２は、ＰＭＯＳトランジスタＭＰ１がＯＮした後に、ＯＮ状態からＯＦＦ状態へ遷移する。
【０１４１】
図５に示す回路では、図１の回路における条件（１），（２）と同様に、下記条件（３），（４）を満たすように設計される。
【０１４２】
（３）図５のインバータ回路Ｉｎｖ１のスレッシュレベルを、低電源電圧Ｖｄｄ１と高電源電圧Ｖｄｄ２との間の電圧差の許容値よりも高くする。
【０１４３】
（４）ＰＭＯＳトランジスタＭＰ２のオン抵抗値を、比較的大きめにする。具体的には、ＰＭＯＳトランジスタＭＰ２のオン抵抗値を、ＮＭＯＳトランジスタＭＮ２のドレインとＮＭＯＳトランジスタＭＮ２のソースとの間のインピーダンスよりも十分高くする。
【０１４４】
〔実施例６〕
本発明のさらに別の実施例について図６に基づいて説明すれば、以下の通りである。なお、本実施例６において説明すること以外の構成は、前記実施例１〜５と同じである。また、説明の便宜上、前記実施例１〜５の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１４５】
図６は、本実施例６に係るレベル変換回路１８の回路図である。レベル変換回路１８は、マイコンデバイス２と、センサーデバイス３とを備えている。
【０１４６】
マイコンデバイス２は、ＮＭＯＳトランジスタＭＮ１１を有しており、信号出力端子４と、電源電圧入力端子５と、基準電圧入力端子６とが設けられている。
【０１４７】
センサーデバイス３は、レベル変換部７＿６と、レベル変換部７＿６によりレベル変換が行われた後の信号が入力されるデバイス８とを有しており、信号入力端子９と、電源電圧入力端子１０と、基準電圧入力端子１１とが設けられている。レベル変換部７＿６は、ＮＭＯＳトランジスタＭＮ２と、ＰＭＯＳトランジスタＭＰ２と、ＰＭＯＳトランジスタＭＰ４，ＭＰ５（ＰＭＯＳトランジスタを複数個縦列接続したもの）と、インバータ回路Ｉｎｖ１〜Ｉｎｖ３とを有している。
【０１４８】
図６のレベル変換回路１８において、ＮＭＯＳトランジスタＭＮ１１のゲートには、デジタル信号Ｓｉｇ＿ｉｎが入力される。ＮＭＯＳトランジスタＭＮ１１のドレインは、信号出力端子４に接続されている。抵抗Ｒ１は、マイコンデバイス２の外部に設けられており、抵抗Ｒ１の一端は、電源電圧入力端子５に接続されている。
【０１４９】
信号出力端子４は、信号入力端子９及び抵抗Ｒ１の他端に接続されており、デジタル信号Ｓｉｇ１は、信号出力端子４から出力され、信号入力端子９に入力される。信号入力端子９は、ＮＭＯＳトランジスタＭＮ２のソースと、ＰＭＯＳトランジスタＭＰ４のゲートと、ＰＭＯＳトランジスタＭＰ４のドレイン（ドレイン側）と、ＰＭＯＳトランジスタＭＰ４のバックゲートノードとに接続されている。
【０１５０】
ＮＭＯＳトランジスタＭＮ２のドレインは、ＰＭＯＳトランジスタＭＰ２のドレインと、インバータ回路Ｉｎｖ１の入力と、ＰＭＯＳトランジスタＭＰ５のソース（ソース側）とに接続されており、インバータ回路Ｉｎｖ１の入力にデジタル信号Ｓｉｇ２が入力される。ＰＭＯＳトランジスタＭＰ５のゲートは、ＰＭＯＳトランジスタＭＰ５のドレインと、ＰＭＯＳトランジスタＭＰ５のバックゲートノードと、ＰＭＯＳトランジスタＭＰ４のソースとに接続されている。インバータ回路Ｉｎｖ１の出力は、インバータ回路Ｉｎｖ２の入力と、ＰＭＯＳトランジスタＭＰ２のゲートとに接続されており、インバータ回路Ｉｎｖ１の出力からデジタル信号Ｓｉｇ３が出力される。インバータ回路Ｉｎｖ２の出力は、インバータ回路Ｉｎｖ３の入力に接続されている。インバータ回路Ｉｎｖ３の出力は、デバイス８の入力と、ＮＭＯＳトランジスタＭＮ２のゲートとに接続されており、インバータ回路Ｉｎｖ３の出力からデジタル信号Ｓｉｇ５が出力される。
【０１５１】
そして、ＮＭＯＳトランジスタＭＮ１１のソースと、基準電圧入力端子６と、基準電圧入力端子１１と、インバータ回路Ｉｎｖ１の端子Ｖ−と、デバイス８の基準電圧入力端子とは、互いに接続されており、電気的に接地されてもよい。
【０１５２】
〔レベル変換回路１８の動作〕
図６のレベル変換回路１８は、図５のレベル変換回路１７が有するダイオードＤ１，Ｄ２を、ＰＭＯＳトランジスタＭＰ４，ＭＰ５に置き換えて構成されている。ＰＭＯＳトランジスタＭＰ４のバックゲートノード、ＰＭＯＳトランジスタＭＰ４のゲート、及び、ＰＭＯＳトランジスタＭＰ４のドレインは、互いに接続されている。同様に、ＰＭＯＳトランジスタＭＰ５のバックゲートノード、ＰＭＯＳトランジスタＭＰ５のゲート、及び、ＰＭＯＳトランジスタＭＰ５のドレインは、互いに接続されている。ＰＭＯＳトランジスタＭＰ４，ＭＰ５は、ＣＭＯＳプロセスにおいて適切なダイオード（ダイオードＤ１，Ｄ２）を用いることが出来ない場合に有用である。
【０１５３】
図６のレベル変換回路１８では、デジタル信号Ｓｉｇ１が、ローレベル（Ｌ）からハイレベル（Ｈ１）に変化するとき、ＮＭＯＳトランジスタＭＮ２がＯＦＦする（表３の時間順序２）。これにより、図６中の矢印Ａ４の経路で電流Ｉ４（変位電流）が流れる。これにより、ＰＭＯＳトランジスタＭＰ４のソースと、ＰＭＯＳトランジスタＭＰ４のバックゲートノードとの間のＰＮ接合、及び、ＰＭＯＳトランジスタＭＰ５のソースと、ＰＭＯＳトランジスタＭＰ５のバックゲートノードとの間のＰＮ接合に、前記電流Ｉ４が流れる。
【０１５４】
なお、図６のレベル変換回路１８における許容値（デジタル信号Ｓｉｇ１のハイレベル電圧と、デジタル信号Ｓｉｇ２のハイレベル電圧との間の電圧差の許容値）は、図１のレベル変換回路１と同様に、１Ｖから１．２Ｖ程度である。
【０１５５】
また、図６のレベル変換回路１８において、ＰＭＯＳトランジスタＭＰ４，ＭＰ５の代わりにＮＭＯＳトランジスタを用いても、同様の動作が実現出来る。
【０１５６】
〔実施例７〕
本発明のさらに別の実施例について図７に基づいて説明すれば、以下の通りである。なお、本実施例７において説明すること以外の構成は、前記実施例１〜６と同じである。また、説明の便宜上、前記実施例１〜６の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１５７】
図７は、本実施例７に係るレベル変換回路１９の回路図である。レベル変換回路１９は、マイコンデバイス２と、センサーデバイス３とを備えている。
【０１５８】
マイコンデバイス２は、ＮＭＯＳトランジスタＭＮ１１を有しており、信号出力端子４と、電源電圧入力端子５と、基準電圧入力端子６とが設けられている。
【０１５９】
センサーデバイス３は、レベル変換部７＿７と、レベル変換部７＿７によりレベル変換が行われた後の信号が入力されるデバイス８とを有しており、信号入力端子９と、電源電圧入力端子１０と、基準電圧入力端子１１とが設けられている。レベル変換部７＿７は、ＮＭＯＳトランジスタＭＮ２と、ＰＭＯＳトランジスタＭＰ２と、インバータ回路Ｉｎｖ１〜Ｉｎｖ３と、コンデンサＣ１とを有している。
【０１６０】
図７のレベル変換回路１９において、ＮＭＯＳトランジスタＭＮ１１のゲートには、デジタル信号Ｓｉｇ＿ｉｎが入力される。ＮＭＯＳトランジスタＭＮ１１のドレインは、信号出力端子４に接続されている。抵抗Ｒ１は、マイコンデバイス２の外部に設けられており、抵抗Ｒ１の一端は、電源電圧入力端子５に接続されている。
【０１６１】
信号出力端子４は、信号入力端子９及び抵抗Ｒ１の他端に接続されており、デジタル信号Ｓｉｇ１は、信号出力端子４から出力され、信号入力端子９に入力される。信号入力端子９は、ＮＭＯＳトランジスタＭＮ２のソースと、コンデンサＣ１の一端とに接続されている。
【０１６２】
ＮＭＯＳトランジスタＭＮ２のドレインは、ＰＭＯＳトランジスタＭＰ２のドレインと、インバータ回路Ｉｎｖ１の入力と、コンデンサＣ１の他端とに接続されており、インバータ回路Ｉｎｖ１の入力にデジタル信号Ｓｉｇ２が入力される。インバータ回路Ｉｎｖ１の出力は、インバータ回路Ｉｎｖ２の入力と、ＰＭＯＳトランジスタＭＰ２のゲートとに接続されており、インバータ回路Ｉｎｖ１の出力からデジタル信号Ｓｉｇ３が出力される。インバータ回路Ｉｎｖ２の出力は、インバータ回路Ｉｎｖ３の入力に接続されている。インバータ回路Ｉｎｖ３の出力は、デバイス８の入力と、ＮＭＯＳトランジスタＭＮ２のゲートとに接続されており、インバータ回路Ｉｎｖ３の出力からデジタル信号Ｓｉｇ５が出力される。
【０１６３】
そして、ＮＭＯＳトランジスタＭＮ１１のソースと、基準電圧入力端子６と、基準電圧入力端子１１と、インバータ回路Ｉｎｖ１の端子Ｖ−と、デバイス８の基準電圧入力端子とは、互いに接続されており、電気的に接地されてもよい。
【０１６４】
〔レベル変換回路１９の動作〕
図７のレベル変換回路１９は、図６のレベル変換回路１８が有するＰＭＯＳトランジスタＭＰ４，ＭＰ５を、コンデンサＣ１に置き換えて構成されている。図７のレベル変換回路１９では、デジタル信号Ｓｉｇ１が、ローレベル（Ｌ）からハイレベル（Ｈ１）に変化するとき、ＮＭＯＳトランジスタＭＮ２がＯＦＦする（時間順序２）。これにより、図７中の矢印Ａ５の経路で電流Ｉ５（変位電流）が流れる。コンデンサＣ１に電流Ｉ５が流れることにより、デジタル信号Ｓｉｇ２の電位が引き下げられる。
【０１６５】
図７に示す回路では、図５の回路における条件（３），（４）と同様に、下記条件（５），（６）を満たすように設計される。
【０１６６】
（５）図７のインバータ回路Ｉｎｖ１のスレッシュレベルを、低電源電圧Ｖｄｄ１と高電源電圧Ｖｄｄ２との間の電圧差の許容値よりも高くする。
【０１６７】
（６）ＰＭＯＳトランジスタＭＰ２のオン抵抗値を、以下に示す条件を満足するように設定する。即ち、ＰＭＯＳトランジスタＭＰ２のオン抵抗と、コンデンサＣ１のインピーダンスとにより、高電源電圧Ｖｄｄ２を分圧した電圧が、図７のインバータ回路Ｉｎｖ１のスレッシュレベルよりも低くなるように、ＰＭＯＳトランジスタＭＰ２のオン抵抗値を設定する。
【０１６８】
〔実施例８〕
本発明のさらに別の実施例について図８に基づいて説明すれば、以下の通りである。なお、本実施例８において説明すること以外の構成は、前記実施例１〜７と同じである。また、説明の便宜上、前記実施例１〜７の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１６９】
図８は、本実施例８に係るレベル変換回路２０の回路図である。レベル変換回路２０は、マイコンデバイス２と、センサーデバイス３とを備えている。
【０１７０】
マイコンデバイス２は、ＮＭＯＳトランジスタＭＮ１１を有しており、信号出力端子４と、電源電圧入力端子５と、基準電圧入力端子６とが設けられている。
【０１７１】
センサーデバイス３は、レベル変換部７＿８と、レベル変換部７＿８によりレベル変換が行われた後の信号が入力されるデバイス８とを有しており、信号入力端子９と、電源電圧入力端子１０と、基準電圧入力端子１１とが設けられている。レベル変換部７＿８は、ＮＭＯＳトランジスタＭＮ２と、ＮＭＯＳトランジスタＭＮ３（第２スイッチＮＭＯＳトランジスタ）と、ＰＭＯＳトランジスタＭＰ２と、インバータ回路Ｉｎｖ１と、ゲート端子バイアス回路２１とを有している。ゲート端子バイアス回路２１は、フォトダイオードＰＤ１と、ＮＭＯＳトランジスタＭＮ４〜ＭＮ６とを有している。
【０１７２】
図８のレベル変換回路２０において、ＮＭＯＳトランジスタＭＮ１１のゲートには、デジタル信号Ｓｉｇ＿ｉｎが入力される。ＮＭＯＳトランジスタＭＮ１１のドレインは、信号出力端子４に接続されている。抵抗Ｒ１は、マイコンデバイス２の外部に設けられており、抵抗Ｒ１の一端は、電源電圧入力端子５に接続されている。
【０１７３】
信号出力端子４は、信号入力端子９及び抵抗Ｒ１の他端に接続されており、デジタル信号Ｓｉｇ１は、信号出力端子４から出力され、信号入力端子９に入力される。信号入力端子９は、ＮＭＯＳトランジスタＭＮ２のソースと、ＮＭＯＳトランジスタＭＮ３のソースとに接続されている。
【０１７４】
ＮＭＯＳトランジスタＭＮ２のドレインは、ＰＭＯＳトランジスタＭＰ２のドレインと、インバータ回路Ｉｎｖ１の入力とに接続されている。インバータ回路Ｉｎｖ１の出力は、ＮＭＯＳトランジスタＭＮ２のゲートと、ＰＭＯＳトランジスタＭＰ２のゲートと、デバイス８の入力とに接続されている。
【０１７５】
ＰＭＯＳトランジスタＭＰ２のソースは、インバータ回路Ｉｎｖ１の端子Ｖ＋と、フォトダイオードＰＤ１のカソードと、デバイス８の電源電圧入力端子と、電源電圧入力端子１０とに接続されている。
【０１７６】
フォトダイオードＰＤ１のアノードは、ＮＭＯＳトランジスタＭＮ３のゲートと、ＮＭＯＳトランジスタＭＮ４のゲートと、ＮＭＯＳトランジスタＭＮ４のドレインとに接続されている。ＮＭＯＳトランジスタＭＮ４のソースは、ＮＭＯＳトランジスタＭＮ５のゲートと、ＮＭＯＳトランジスタＭＮ５のドレインとに接続されている。ＮＭＯＳトランジスタＭＮ５のソースは、ＮＭＯＳトランジスタＭＮ６のゲートと、ＮＭＯＳトランジスタＭＮ６のドレインとに接続されている。
【０１７７】
そして、ＮＭＯＳトランジスタＭＮ１１のソースと、基準電圧入力端子６と、基準電圧入力端子１１と、インバータ回路Ｉｎｖ１の端子Ｖ−と、ＮＭＯＳトランジスタＭＮ６のソースと、デバイス８の基準電圧入力端子とは、互いに接続されており、電気的に接地されてもよい。
【０１７８】
〔レベル変換回路２０の動作〕
図８のレベル変換回路２０は、図１４の従来の回路と同様に、ゲート端子バイアス回路を有している。但し、図１４のゲート端子バイアス回路１０６と、図８のゲート端子バイアス回路２１とは、構成が異なる。
【０１７９】
具体的には、図８のゲート端子バイアス回路２１では、図１４のゲート端子バイアス回路１０６における抵抗Ｒ１０３が、フォトダイオードＰＤ１に置き換えられている。これにより、フォトダイオードＰＤ１に光が入射したときだけ、ゲート端子バイアス回路２１が動作し、ＮＭＯＳトランジスタＭＮ３のゲートに、信号入力端子９におけるデジタル信号Ｓｉｇ１のレベルがローレベルである時にＮＭＯＳトランジスタＭＮ３がＯＮするために必要な電圧を発生させて、ＮＭＯＳトランジスタＭＮ３を動作させることが出来る。
【０１８０】
従って、ＮＭＯＳトランジスタＭＮ２がＯＦＦしているときも、ＮＭＯＳトランジスタＭＮ３に電流を流すことにより、マイコンデバイス２とセンサーデバイス３との間で、信号の受け渡しが可能となる。従って、小型かつ低消費電力を実現したレベル変換回路を提供することが出来る。
【０１８１】
ゲート端子バイアス回路２１は、フォトダイオードＰＤ１に光が入射していない時は動作しないが、不要なバイアス電流が流れないという、ゲート端子バイアス回路１０６では奏されない効果を奏する。受光素子や発光素子を扱うセンサーデバイスでは、パッケージが光を透過するように設計されている。このため、フォトダイオードＰＤ１を用いる構成を採用することが可能である。センサーデバイスの例として、照度センサーでは、照度センサーに光が当たっているときだけ、ゲート端子バイアス回路２１を動作させることが可能となる。
【０１８２】
なお、前記実施例１〜８において、「ハイレベルでは、電圧が低電源電圧Ｖｄｄ１付近である。」と記載している箇所について、ハイレベルでは、電圧が低電源電圧Ｖｄｄ１であってもよい。同様に、「ハイレベルでは、電圧が高電源電圧Ｖｄｄ２付近である。」と記載している箇所について、ハイレベルでは、電圧が高電源電圧Ｖｄｄ２であってもよい。
【０１８３】
本発明の電子機器は、レベル変換回路１，１４〜２０のいずれか１つを備えているので、小型かつ低消費電力を実現することが出来る。
【０１８４】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１８５】
本発明のレベル変換回路は、小型かつ低消費電力を実現することが出来るので、受光素子または発光素子を含んだデバイス、もしくはＩＣ回路におけるマイコンとのインターフェイス回路に好適に用いることが出来る。受光素子または発光素子を含んだデバイスとしては、照度センサー、近接センサー、ＲＧＢセンサー等が挙げられる。
【符号の説明】
【０１８６】
１，１４〜２０  レベル変換回路
２  マイコンデバイス（第１電圧回路）
３  センサーデバイス（第２電圧回路）
４  信号出力端子
５  電源電圧入力端子
６  基準電圧入力端子
７＿１〜７＿８  レベル変換部
８  デバイス
９  信号入力端子
１０  電源電圧入力端子
１１  基準電圧入力端子
１２  低電圧電源
１３  高電圧電源
２１、１０６  ゲート端子バイアス回路
５０  信号線
Ａ１〜Ａ５  矢印
Ｃ１  コンデンサ
Ｄ１，Ｄ２  ダイオード（複数個のダイオード）
Ｉ１〜Ｉ５  電流
Ｉｎｖ１  インバータ回路（第１インバータ回路、インバータ回路）
Ｉｎｖ２  インバータ回路（第２インバータ回路）
Ｉｎｖ３  インバータ回路
ＭＮ１  ＮＭＯＳトランジスタ（電流迂回手段、第１ＮＭＯＳトランジスタ）
ＭＮ２  ＮＭＯＳトランジスタ（第１スイッチＮＭＯＳトランジスタ）
ＭＮ３  ＮＭＯＳトランジスタ（第２スイッチＮＭＯＳトランジスタ）
ＭＮ４〜ＭＮ６  ＮＭＯＳトランジスタ
ＭＮ１１  ＮＭＯＳトランジスタ
ＭＰ１  ＰＭＯＳトランジスタ（第１ＰＭＯＳトランジスタ）
ＭＰ２  ＰＭＯＳトランジスタ（第２ＰＭＯＳトランジスタ、ＰＭＯＳトランジスタ）
ＭＰ３  ＰＭＯＳトランジスタ（第３ＰＭＯＳトランジスタ）
ＭＰ４，ＭＰ５  ＰＭＯＳトランジスタ
ＰＤ１  フォトダイオード
Ｒ１、Ｒ１０３  抵抗
Ｓｉｇ＿ｉｎ，Ｓｉｇ３〜Ｓｉｇ５  デジタル信号
Ｓｉｇ１  デジタル信号（レベル変換前信号）
Ｓｉｇ２  デジタル信号（レベル変換後信号）
Ｖ  端子
Ｖ−  端子
Ｖｄｄ１  低電源電圧（第１電圧）
Ｖｄｄ２  高電源電圧（第２電圧）
Ｖｔｈ  閾値電圧
【図１】
2011250189.tif 000006
【図２】
2011250189.tif 000007
【図３】
2011250189.tif 000008
【図４】
2011250189.tif 000009
【図５】
2011250189.tif 000010
【図６】
2011250189.tif 000011
【図７】
2011250189.tif 000012
【図８】
2011250189.tif 000013
【図９】
2011250189.tif 000014
【図１０】
2011250189.tif 000015
【図１１】
2011250189.tif 000016
【図１２】
2011250189.tif 000017
【図１３】
2011250189.tif 000018
【図１４】
2011250189.tif 000019