(57)【要約】【課題】新規な構造で従来よりも高感度な光センサ方式の入力装置を提供する。【解決手段】タッチパッド１は、シリコン基板２と、シリコン基板２上に形成された層間絶縁膜３３と、層間絶縁膜３３上に互いに間隔を空けて配置された複数の下部電極４１と、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２からなり、層間絶縁膜３３上に複数の下部電極４１を覆うように形成された光吸収層４４と、光吸収層４４上に形成された透明導電膜４６とを備えている。【選択図】図３
2011053897.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に互いに間隔を空けて配置された複数の下部電極と、
カルコパイライト型化合物半導体からなり、前記層間絶縁膜上に複数の前記下部電極を覆うように形成された光吸収層と、
前記光吸収層上に形成された透明導電膜とを含む、入力装置。
【請求項２】
前記下部電極は、隣り合う前記下部電極の間に等間隔を空けたマトリクス状に配置されている、請求項１に記載の入力装置。
【請求項３】
前記光吸収層は、複数の前記下部電極を一括して覆うように形成されている、請求項１または２に記載の入力装置。
【請求項４】
前記カルコパイライト型化合物半導体は、Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２である、請求項１〜３のいずれか一項に記載の入力装置。
【請求項５】
前記透明導電膜は、ＺｎＯからなる、請求項１〜４のいずれか一項に記載の入力装置。
【請求項６】
Ａｌ２Ｏ３からなり、前記透明導電膜を覆うように形成された第１表面保護膜と、
ＳｉＮからなり、前記透明導電膜を覆うように形成された第２表面保護膜とをさらに含む、請求項５に記載の入力装置。
【請求項７】
前記半導体基板に形成された半導体素子と、
前記半導体素子に接続される配線とをさらに含む、請求項１〜６のいずれか一項に記載の入力装置。
【請求項８】
前記半導体素子は、平面視で前記光吸収層の下方に配置されている、請求項７に記載の入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タッチパッドなどの入力装置に関する。
【背景技術】
【０００２】
多くのノートパソコンには、入力装置の一種であるポインティングデバイスとして、タッチパッドが備えられている。近年では、ノートパソコンに限らず、モバイルオーディオプレーヤやモバイルフォンなどにも、タッチパッドを備えたものが提供されてきている。
タッチパッドの一種に、静電容量方式のタッチパッドがある。この静電容量方式のタッチパッドは、たとえば、Ｘ方向に延びるストライプ状をなすＸ電極とＹ方向に延びるストライプ状をなすＹ電極とをそれらの間に絶縁層を挟んで配置した構造を有している。これにより、平面視におけるＸ電極およびＹ電極の各交点間にコンデンサが形成される。Ｘ電極とＹ電極との間に電圧が印加されると、各コンデンサの機能により、タッチパッドの表面に電荷が蓄積された状態になる。タッチパッドの表面に指が接触すると、その表面に蓄積されている電荷の一部が指を通して放電し、指が接触した部分の電荷量が減少する。したがって、その電荷量の変化に基づいて、タッチパッドの表面における指の接触位置を検出することができる。
【０００３】
タッチパッドの現在の主流は、静電容量方式のものであるが、最近、光センサ方式のタッチパッドが注目されている。光センサ方式のタッチパッドは、多数の光電変換素子を備えている。タッチパッドの表面に指が接触すると、指と対向する部分に配置された光電変換素子への光の入射が遮られ、その光電変換素子から光電流が出力されない。したがって、光電流が出力されない光電変換素子の位置に基づいて、タッチパッドの表面における指の接触位置を検出することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２０６１９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本願発明者は、光センサ方式のタッチパッドなどの入力装置において、従来にはない新規な構造で、従来のものよりも高感度なものを作ることができないか試行錯誤を重ねた。
本発明は、このような背景の下になされたものであり、その目的は、新規な構造で従来よりも高感度な光センサ方式の入力装置を提供することである。
【課題を解決するための手段】
【０００６】
前記の目的を達成するため、本発明に係る入力装置は、半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜上に互いに間隔を空けて配置された複数の下部電極と、カルコパイライト型化合物半導体からなり、前記層間絶縁膜上に複数の前記下部電極を覆うように形成された光吸収層と、前記光吸収層上に形成された透明導電膜とを備えている。
【０００７】
この入力装置では、表面に指またはペンなどが接触すると、その接触部分への光の入射が遮られる。そのため、光吸収層と透明導電膜との界面（ＰＮ接合面）における当該接触部分と対向する部分に光が入射せず、その部分で電荷（電子および正孔）が発生しない。その結果、電荷が発生しない部分に配置されている下部電極からは電荷が流れない。したがって、電荷が流れない下部電極の位置に基づいて、入力装置の表面における指またはペンなどの接触位置を検出することができる。
【０００８】
なお、光吸収層と透明導電膜との界面には、高抵抗バッファ層が形成されてもよい。
そして、本発明に係る入力装置では、従来の入力装置には採用されていないカルコパイライト型化合物半導体が光吸収層の材料として用いられることにより、従来にはない新規な構造を有している。カルコパイライト型化合物半導体は、シリコン（Ｓｉ）よりも光吸収係数が高いので、このカルコパイライト型化合物半導体を用いた入力装置では、光電変換素子の材料としてシリコンを用いた入力装置と比較して、薄型化および高感度化を図ることができる。
【０００９】
下部電極は、隣り合う前記下部電極の間に等間隔を空けたマトリクス状に配置されていてもよい。
光吸収層は、複数の下部電極を一括して覆うように形成されていることが好ましい。すなわち、光吸収層は、各下部電極を個別に覆うように切り分けられていないことが好ましい。光吸収層が下部電極ごとに切り分けられた構造（光吸収層が各下部電極を個別に覆う構造）では、光吸収層の各間に光吸収層を絶縁分離するための絶縁分離膜が必要であるが、光吸収層が切り分けられていない構造では、その絶縁分離膜が不要である。そのため、光吸収層が切り分けられていない構造では、製造工程の簡素化を図ることができ、ひいては製造に要する時間およびコストの低減を図ることができる。
【００１０】
光吸収層の材料であるカルコパイライト型化合物半導体は、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２）であってもよい。
入力装置の最表面には、酸化アルミニウム（Ａｌ２Ｏ３）からなる第１表面保護膜および窒化シリコン（ＳｉＮ）からなる第２表面保護膜が形成されていることが好ましい。第１表面保護膜および第２表面保護膜により、その下方の光吸収層および透明導電膜を保護することができ、水分の浸入などによる光吸収層および透明導電膜の劣化を防止することができる。
【００１１】
透明導電膜の材料は、酸化亜鉛（ＺｎＯ）であってもよい。この場合、透明導電膜の形成後は、２００℃を超える温度下での処理を行うことができないので、窒化シリコンからなる第２表面保護膜は、２００℃以下でのプラズマＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により形成される。そのため、良好な膜質の第２表面保護膜を形成することができず、第２表面保護膜が十分な水分不透過性を発揮しないおそれがある。酸化アルミニウムからなる第１表面保護膜は、ＲＦスパッタ法により常温下で形成される。したがって、透明導電膜の形成後であっても、透明導電膜に熱ダメージを与えることなく、良好な膜質の第１表面保護膜を形成することができる。その結果、第１表面保護膜が優れた水分不透過性を発揮するので、水分の浸入などによる光吸収層および透明導電膜の劣化を確実に防止することができる。
【００１２】
半導体基板が用いられているので、その半導体基板を利用して、半導体素子を形成することができる。そして、半導体基板上に配線を形成し、配線を半導体素子に接続することにより、半導体素子および配線からなる回路を形成することができる。
半導体基板に半導体素子が形成される場合、半導体素子は、平面視で光吸収層の下方に配置されていることが好ましい。すなわち、半導体素子および配線などからなる回路が備えられる場合、その回路の上方に、下部電極、光吸収層および透明導電膜が形成されていることが好ましい。このレイアウトにより、回路と下部電極、光吸収層および透明導電膜とを横並びに配置した構造と比較して、入力装置の平面サイズを縮小することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の一実施形態に係るタッチパッドの模式的な平面図である。
【図２】図２は、タッチパッドの基部の模式的な断面図である。
【図３】図３は、図１に示す切断線III−IIIにおけるタッチパッドの上部の模式的な断面図である。
【図４Ａ】図４Ａは、タッチパッドの製造工程を示す模式的な断面図である。
【図４Ｂ】図４Ｂは、図４Ａの次の工程を示す模式的な断面図である。
【図４Ｃ】図４Ｃは、図４Ｂの次の工程を示す模式的な断面図である。
【図４Ｄ】図４Ｄは、図４Ｃの次の工程を示す模式的な断面図である。
【図４Ｅ】図４Ｅは、図４Ｄの次の工程を示す模式的な断面図である。
【図４Ｆ】図４Ｆは、図４Ｅの次の工程を示す模式的な断面図である。
【図４Ｇ】図４Ｇは、図４Ｆの次の工程を示す模式的な断面図である。
【図４Ｈ】図４Ｈは、図４Ｇの次の工程を示す模式的な断面図である。
【図４Ｉ】図４Ｉは、図４Ｈの次の工程を示す模式的な断面図である。
【図４Ｊ】図４Ｊは、図４Ｉの次の工程を示す模式的な断面図である。
【図４Ｋ】図４Ｋは、図４Ｊの次の工程を示す模式的な断面図である。
【図４Ｌ】図４Ｌは、図４Ｋの次の工程を示す模式的な断面図である。
【発明を実施するための形態】
【００１４】
以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
図１は、本発明の一実施形態に係るタッチパッドの模式的な平面図である。図２は、タッチパッドの基部の模式的な断面図である。図３は、図１に示す切断線III−IIIにおけるタッチパッドの上部の模式的な断面図である。なお、図２，３では、導体からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
【００１５】
入力装置の一例としてのタッチパッド１は、図２に示すように、平面視長方形状のシリコン基板２を備えている。
シリコン基板２上には、たとえば、ＮチャネルＭＯＳＦＥＴ（Negative-channel Metal Oxide Semiconductor Field Effect Transistor）３およびＰチャネルＭＯＳＦＥＴ（Positive-channel Metal Oxide Semiconductor Field Effect Transistor）４を含む集積回路が形成されている。集積回路としては、後述する下部電極４１と上部電極用配線４７との間を流れる光信号の増幅およびノイズ成分の除去などの処理のための信号処理回路が例示される。
【００１６】
ＮチャネルＭＯＳＦＥＴ３が形成されるＮＭＯＳ領域５と、ＰチャネルＭＯＳＦＥＴ４が形成されるＰＭＯＳ領域６とは、素子分離部７により、それぞれ周囲から絶縁分離されている。素子分離部７は、シリコン基板２にその表面から比較的浅く掘り下がった溝（たとえば、深さ０．２〜０．５μｍのシャロートレンチ）８を形成し、その溝８の内面に熱酸化法により熱酸化膜９を形成した後、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により絶縁体１０（たとえば、酸化シリコン（ＳｉＯ２））を溝８内に堆積させることにより形成されている。
【００１７】
ＮＭＯＳ領域５には、Ｐ型ウェル１１が形成されている。Ｐ型ウェル１１の深さは、溝８の深さよりも大きい。Ｐ型ウェル１１の表層部には、チャネル領域１２を挟んで、Ｎ型のソース領域１３およびドレイン領域１４が形成されている。ソース領域１３およびドレイン領域１４のチャネル領域１２側の端部は、その深さおよび不純物濃度が小さくされている。すなわち、ＮチャネルＭＯＳＦＥＴ３では、ＬＤＤ（Lightly Doped Drain）構造が適用されている。
【００１８】
チャネル領域１２上には、ゲート絶縁膜１５が設けられている。
ゲート絶縁膜１５上には、ゲート電極１６が設けられている。ゲート電極１６は、Ｎ型多結晶シリコン（Ｐｏｌｙ−Ｓｉ）からなる。
ゲート絶縁膜１５およびゲート電極１６の周囲には、サイドウォール１７が形成されている。サイドウォール１７は、窒化シリコン（ＳｉＮ）からなる。
【００１９】
ソース領域１３、ドレイン領域１４およびゲート電極１６の表面には、それぞれシリサイド１８，１９，２０が形成されている。
ＰＭＯＳ領域６には、Ｎ型ウェル２１が形成されている。Ｎ型ウェル２１の深さは、溝８の深さよりも大きい。Ｎ型ウェル２１の表層部には、チャネル領域２２を挟んで、Ｐ型のソース領域２３およびドレイン領域２４が形成されている。ソース領域２３およびドレイン領域２４のチャネル領域２２側の端部は、その深さおよび不純物濃度が小さくされている。すなわち、ＰチャネルＭＯＳＦＥＴ４では、ＬＤＤ構造が適用されている。
【００２０】
チャネル領域２２上には、ゲート絶縁膜２５が形成されている。ゲート絶縁膜２５は、酸化シリコンからなる。
ゲート絶縁膜２５上には、ゲート電極２６が形成されている。ゲート電極２６は、Ｐ型多結晶シリコンからなる。
ゲート絶縁膜２５およびゲート電極２６の周囲には、サイドウォール２７が形成されている。サイドウォール２７は、ＳｉＮからなる。
【００２１】
ソース領域２３、ドレイン領域２４およびゲート電極２６の表面には、それぞれシリサイド２８，２９，３０が形成されている。
シリコン基板２上には、複数の層間絶縁膜３１，３２，３３が積層されている。層間絶縁膜３１〜３３は、たとえば、酸化シリコンからなる。
最下層の層間絶縁膜３１上には、配線３４，３５，３６が形成されている。配線３４，３５，３６は、アルミニウム（Ａｌ）を含む金属材料からなる。
【００２２】
配線３４は、ソース領域１３の上方に形成されている。配線３４とソース領域１３との間において、層間絶縁膜３１には、それらを電気的に接続するためのコンタクトプラグ３７が貫通して設けられている。
配線３５は、ドレイン領域１４およびドレイン領域２４の上方に、それらに跨るように形成されている。配線３５とドレイン領域１４との間において、層間絶縁膜３１には、それらを電気的に接続するためのコンタクトプラグ３８が貫通して設けられている。また、配線３５とドレイン領域２４との間において、層間絶縁膜３１には、それらを電気的に接続するためのコンタクトプラグ３９が貫通して設けられている。
【００２３】
配線３６は、ソース領域２３の上方に形成されている。配線３６とソース領域２３との間において、層間絶縁膜３１には、それらを電気的に接続するためのコンタクトプラグ４０が貫通して設けられている。
コンタクトプラグ３７〜４０は、タングステン（Ｗ）からなる。
図３に示すように、最上層の層間絶縁膜３３上には、複数の下部電極４１が設けられている。下部電極４１は、それぞれ平面視正方形状をなし、各間に等間隔を空けたマトリクス状に配列されている。下部電極４１は、モリブデン（Ｍｏ）からなる。
【００２４】
各下部電極４１には、層間絶縁膜３３を貫通して設けられたビア４２が接続されている。ビア４２は、層間絶縁膜３３に形成されたビアホール４３をタングステンで埋め尽くすことにより形成されている。各下部電極４１は、ビア４２および図示しない配線などを介して、ＮチャネルＭＯＳＦＥＴ３およびＰチャネルＭＯＳＦＥＴ４を含む集積回路（図２参照）と電気的に接続されている。
【００２５】
層間絶縁膜３３上には、光吸収層４４が形成されている。光吸収層４４は、層間絶縁膜３３の上面の全域を覆い、すべての下部電極４１を一括して覆っている。光吸収層４４は、ＣＩＧＳ（Ｃｕ（Ｉｎ，Ｇａ）Ｓｅ２）からなり、Ｐ型の導電型を示す。
光吸収層４４上には、高抵抗バッファ層４５が形成されている。高抵抗バッファ層４５は、硫化カドミウム（ＣｄＳ）からなる。光吸収層４４の上面は、平面視における長手方向の一端側の所定幅の略矩形状の部分を除き、高抵抗バッファ層４５により覆われている。
【００２６】
高抵抗バッファ層４５上には、上部電極としての透明導電膜４６が高抵抗バッファ層４５の上面全域を覆うように形成されている。透明導電膜４６は、光透過性を有する酸化亜鉛（ＺｎＯ）からなり、Ｎ型の不純物（たとえば、リン（Ｐ）またはヒ素（Ａｓ））の添加により導電性が付与されている。
光吸収層４４の長手方向の一端側の略矩形状部分上には、上部電極用配線４７が形成されている。上部電極用配線４７は、アルミニウムを含む金属材料からなる。光吸収層４４の当該略矩形状部分上には、高抵抗バッファ層４５および透明導電膜４６の一部が凸状に迫り出している。上部電極用配線４７の一端部は、透明導電膜４６の迫り出した部分上に載り上がっている。
【００２７】
タッチパッド１の最表面には、第１表面保護膜４８および第２表面保護膜４９が形成されている。第１表面保護膜４８および第２表面保護膜４９は、シリコン基板２側からこの順に積層されている。第１表面保護膜４８は、酸化アルミニウム（Ａｌ２Ｏ３）からなり、透光性を有している。第２表面保護膜４９は、窒化シリコン（ＳｉＮ）からなり、透光性を有している。
【００２８】
第２表面保護膜４９の表面から光が入射したときに、光吸収層４４と透明導電膜４６との界面（ＰＮ接合面）において、平面視で各下部電極４１を中心とする一定面積の平面視矩形状の各領域で生じる正孔は、その中心の下部電極４１に向けて流れる。一方、光吸収層４４と透明導電膜４６との界面で生じる電子は、透明導電膜４６から上部電極用配線４７へ流れる。これにより、光電流が出力される。
【００２９】
図４Ａ〜４Ｌは、タッチパッドの製造工程を順に示す模式的な断面図である。
タッチパッド１の製造工程では、まず、公知の集積回路形成技術により、図２に示す集積回路が形成される。すなわち、シリコン基板２の表層部に、素子分離部７が形成された後、ＮＭＯＳ領域５およびＰＭＯＳ領域６に、それぞれＮチャネルＭＯＳＦＥＴ３およびＰチャネルＭＯＳＦＥＴ４が形成される。次いで、シリコン基板２上に、層間絶縁膜３１が形成される。その後、層間絶縁膜３１に、コンタクトプラグ３７〜４０が形成される。そして、層間絶縁膜３１上に、配線３４，３５，３６および層間絶縁膜３２が形成される。
【００３０】
その後、図４Ａに示すように、ＣＶＤ法により、層間絶縁膜３３が形成される。
次に、図４Ｂに示すように、フォトリソグラフィおよびエッチングにより、層間絶縁膜３３に、ビアホール４３が形成される。そして、ＣＶＤ法により、ビアホール４３内および層間絶縁膜３３上に、ビア４２の材料であるタングステンが堆積される。その後、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、タングステンの堆積層が層間絶縁膜３３の上面が露出するまで研磨される。これにより、ビアホール４３内に埋設されたビア４２が得られる。
【００３１】
ビア４２の形成後、図４Ｃに示すように、スパッタ法により、層間絶縁膜３３上に、モリブデンからなるモリブデン膜５１が形成される。
次いで、図４Ｄに示すように、フォトリソグラフィにより、モリブデン膜５１上に、レジストパターン５２が形成される。レジストパターン５２は、モリブデン膜５１における下部電極４１になる部分のみを選択的に覆う。
【００３２】
そして、レジストパターン５２をマスクとするドライエッチングにより、モリブデン膜５１におけるレジストパターン５２から露出する部分が除去され、図４Ｅに示すように、下部電極４１が形成される。下部電極４１の形成後、レジストパターン５２は除去される。
その後、図４Ｆに示すように、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）法により、層間絶縁膜３３および下部電極４１上に、光吸収層４４が形成される。
【００３３】
つづいて、図４Ｇに示すように、ＣＢＤ（Chemical Bath Deposition）法により、光吸収層４４上に、硫化カドミウムからなる硫化カドミウム膜５３が形成される。
さらにつづいて、図４Ｈに示すように、スパッタ法により、硫化カドミウム膜５３上に、酸化亜鉛からなる酸化亜鉛膜５４が形成される。
その後、図４Ｉに示すように、フォトリソグラフィにより、酸化亜鉛膜５４上に、レジストパターン５５が形成される。レジストパターン５５は、酸化亜鉛膜５４における透明導電膜４６になる部分のみを選択的に覆う。
【００３４】
そして、レジストパターン５５をマスクとするウエットエッチングにより、酸化亜鉛膜５４および硫化カドミウム膜５３が選択的に除去される。この結果、硫化カドミウム膜５３および酸化亜鉛膜５４は、図４Ｊに示すように、それぞれ高抵抗バッファ層４５および透明導電膜４６となる。ウエットエッチングでは、エッチング液として、フッ酸（ＨＦ）が用いられる。高抵抗バッファ層４５および透明導電膜４６の形成後、レジストパターン５５は除去される。
【００３５】
その後、スパッタ法により、光吸収層４４および透明導電膜４６上に、アルミニウムを含む金属からなるアルミニウム膜が形成される。そして、フォトリソグラフィおよびドライエッチングにより、図４Ｋに示すように、アルミニウム膜が上部電極用配線４７に加工される。
この後、図４Ｌに示すように、ＲＦスパッタ法により、常温下で、第１表面保護膜４８が形成される。そして、プラズマＣＶＤ法により、２００℃以下の温度下で、第１表面保護膜４８上に、第２表面保護膜４９が形成される。これにより、図３に示す構造が得られ、タッチパッド１が完成する。
【００３６】
タッチパッド１の表面（第２表面保護膜４９の表面）に指またはペンなどが接触すると、その接触部分への光の入射が遮られる。そのため、光吸収層４４と透明導電膜４６との界面（ＰＮ接合面）における当該接触部分と対向する部分に光が入射せず、その部分で電荷（電子および正孔）が発生しない。その結果、電荷が発生しない部分に配置されている下部電極４１からは電荷が流れない。したがって、電荷が流れない下部電極４１の位置に基づいて、タッチパッド１の表面における指またはペンなどの接触位置を検出することができる。
【００３７】
そして、タッチパッド１では、従来のタッチパッドには採用されていないＣＩＧＳが光吸収層４４の材料として用いられることにより、従来にはない新規な構造を有している。ＣＩＧＳは、シリコン（Ｓｉ）よりも光吸収係数が高いので、このＣＩＧＳを用いたタッチパッド１では、光電変換素子の材料としてシリコンを用いたタッチパッドと比較して、薄型化および高感度化を図ることができる。
【００３８】
光吸収層４４は、複数の下部電極４１を一括して覆うように形成されている。すなわち、光吸収層４４は、各下部電極４１を個別に覆うように切り分けられていない。光吸収層４４が下部電極４１ごとに切り分けられた構造（光吸収層４４が各下部電極４１を個別に覆う構造）では、光吸収層４４の各間に光吸収層４４を絶縁分離するための絶縁分離膜が必要であるが、光吸収層４４が切り分けられていない構造では、その絶縁分離膜が不要である。そのため、光吸収層４４が切り分けられていない構造では、製造工程の簡素化を図ることができ、ひいては製造に要する時間およびコストの低減を図ることができる。
【００３９】
タッチパッド１の最表面には、酸化アルミニウムからなる第１表面保護膜４８および窒化シリコンからなる第２表面保護膜４９が形成されている。第１表面保護膜４８および第２表面保護膜４９により、その下方の光吸収層４４および透明導電膜４６を保護することができ、水分の浸入などによる光吸収層４４および透明導電膜４６の劣化を防止することができる。
【００４０】
透明導電膜４６が酸化亜鉛からなるので、透明導電膜４６の形成後は、２００℃を超える温度下での処理を行うことができず、窒化シリコンからなる第２表面保護膜４９は、２００℃以下でのプラズマＣＶＤ法により形成される。そのため、良好な膜質の第２表面保護膜４９を形成することができず、第２表面保護膜４９が十分な水分不透過性を発揮しないおそれがある。酸化アルミニウムからなる第１表面保護膜４８は、ＲＦスパッタ法により常温下で形成される。したがって、透明導電膜４６の形成後であっても、透明導電膜４６に熱ダメージを与えることなく、良好な膜質の第１表面保護膜４８を形成することができる。その結果、第１表面保護膜４８が優れた水分不透過性を発揮するので、水分の浸入などによる光吸収層および透明導電膜４６の劣化を確実に防止することができる。
【００４１】
タッチパッド１には、シリコン基板２が用いられているので、そのシリコン基板２を利用して、ＮチャネルＭＯＳＦＥＴ３およびＰチャネルＭＯＳＦＥＴ４などの半導体素子が形成されている。そして、シリコン基板２上に配線３４，３５，３６が形成され、配線３４，３５，３６がコンタクトプラグ３７〜４０を介してＮチャネルＭＯＳＦＥＴ３およびＰチャネルＭＯＳＦＥＴ４に接続されることにより、集積回路が形成されている。
【００４２】
下部電極４１、光吸収層４４および透明導電膜４６などは、集積回路の上方に形成されている。このレイアウトにより、集積回路と下部電極４１、光吸収層４４および透明導電膜４６とを横並びに配置した構造と比較して、タッチパッド１の平面サイズを縮小することができる。
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
【００４３】
各下部電極４１とこれに接続されるビア４２とが同一材料を用いて一体的に形成されてもよい。たとえば、層間絶縁膜３３にビアホール４３が形成され、ビアホール４３内および層間絶縁膜３３上にタングステンが堆積され、そのタングステンの堆積層が選択的に除去されることにより、タングステンからなる下部電極４１およびビア４２が一体的に形成されてもよい。
【００４４】
また、タッチパッド１では、光吸収層４４がすべての下部電極４１を一括して覆っているとしたが、光吸収層４４が各下部電極４１を個別に覆うように切り分けられていてもよい。
また、タッチパッド１では、半導体基板の一例としてのシリコン基板２が用いられているが、シリコン基板２に代えて、ＳｉＣ（シリコンカーバイド）などのシリコン以外の半導体材料からなる基板が用いられてもよい。
【００４５】
また、カルコパイライト系化合物半導体として、ＣＩＧＳを例示したが、ＣＩＧＳ以外に、Ｉ−III−ＶＩ２型として、ＣｕＡｌＳ２、ＣｕＡｌＳｅ２、ＣｕＡｌＴｅ２、ＣｕＧａＳ２、ＣｕＧａＳｅ２、ＣｕＧａＴｅ２、ＣｕＩｎＳ２、ＣｕＩｎＴｅ２、ＡｇＡｌＳ２、ＡｇＡｌＳｅ２、ＡｇＡｌＴｅ２、ＡｇＧａＳ２、ＡｇＧａＳｅ２、ＡｇＧａＴｅ２、ＡｇＩｎＳ２、ＡｇＩｎＳｅ２、ＡｇＩｎＴｅ２など、II−ＩＶ−Ｖ２型として、ＺｎＳｉＰ２、ＺｎＳｉＡｓ２、ＺｎＳｉＳｂ２、ＺｎＧｅＰ２、ＺｎＧｅＡｓ２、ＺｎＧｅＳｂ２、ＺｎＳｎＰ２、ＺｎＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｄＳｉＰ２、ＣｄＳｉＡｓ２、ＣｄＳｉＳｂ２，ＣｄＧｅＰ２、ＣｄＧｅＡｓ２、ＣｄＧｅＳｂ２、ＣｄＳｎＰ２、ＣｄＳｎＡｓ２、ＣｄＳｎＳｂ２などを例示することができる。
【００４６】
また、入力装置の一例として、タッチパッド１を取り上げたが、本発明は、タッチパネルや手書き文字認識用パッドなど、タッチパッド以外の入力装置にも適用することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００４７】
１    タッチパッド
２    シリコン基板（半導体基板）
３    ＮチャネルＭＯＳＦＥＴ（半導体素子）
４    ＰチャネルＭＯＳＦＥＴ（半導体素子）
３３  層間絶縁膜
３４  配線
３５  配線
３６  配線
４１  下部電極
４４  光吸収層
４６  透明導電膜
４８  第１表面保護膜
４９  第２表面保護膜
【図１】
2011053897.tif 000003
【図２】
2011053897.tif 000004
【図３】
2011053897.tif 000005
【図４Ａ】
2011053897.tif 000006
【図４Ｂ】
2011053897.tif 000007
【図４Ｃ】
2011053897.tif 000008
【図４Ｄ】
2011053897.tif 000009
【図４Ｅ】
2011053897.tif 000010
【図４Ｆ】
2011053897.tif 000011
【図４Ｇ】
2011053897.tif 000012
【図４Ｈ】
2011053897.tif 000013
【図４Ｉ】
2011053897.tif 000014
【図４Ｊ】
2011053897.tif 000015
【図４Ｋ】
2011053897.tif 000016
【図４Ｌ】
2011053897.tif 000017