(57)【要約】【課題】高速に動作することが可能であり、周波数特性制御するためのフィルタ制御信号生成回路が小規模でしかも設計に要する時間が短時間で済むようなフィルタ回路を提供する。【解決手段】Ｇｍ−Ｃフィルタのフィルタ制御信号生成回路を、ＭＯＳトランジスタ３２、ＭＯＳトランジスタ３２とゲート同士が接続されるＭＯＳトランジスタ３３、ＭＯＳトランジスタ３２とドレイン同士が接続されるＭＯＳトランジスタ３０、ドレインとゲートが接続され、ＭＯＳトランジスタ３０とゲート同士が接続され、ＭＯＳトランジスタ３３とドレイン同士が接続されるＭＯＳトランジスタ３１、ＭＯＳトランジスタ３０〜３３のうちの１つのソースに接続される抵抗素子３４によって構成し、ＭＯＳトランジスタ３３，３０のドレインに接続される出力端子３５または出力端子３６からフィルタ制御信号を出力させる。【選択図】  図２
2011101238.tif 000002
【特許請求の範囲】
【請求項１】
トランスコンダクタンスアンプと、容量素子と、を含むＧｍ−Ｃフィルタと、
前記Ｇｍ−Ｃフィルタの特性を制御する制御信号を生成するフィルタ制御信号生成回路と、
を含み、
前記フィルタ制御信号生成回路は、
ドレインとゲートが接続される第１導電型の第１ＭＯＳトランジスタと、当該第１ＭＯＳトランジスタとゲート同士が接続される第１導電型の第２ＭＯＳトランジスタと、からなる第１ＭＯＳトランジスタ対と、
前記第１ＭＯＳトランジスタとドレイン同士が接続される第２導電型の第３ＭＯＳトランジスタと、ドレインとゲートが接続されると共に、前記第３ＭＯＳトランジスタとゲート同士が接続され、前記第２ＭＯＳトランジスタとドレイン同士が接続される第２導電型を有する第４ＭＯＳトランジスタと、からなる第２ＭＯＳトランジスタ対と、
前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ、前記第４ＭＯＳトランジスタのうちのいずれか１つのソースに接続される抵抗素子と、
前記第１ＭＯＳトランジスタのドレインに接続される第１出力端子、前記第４ＭＯＳトランジスタのドレインに接続される第２出力端子の少なくとも一方と、を含み、
前記第１出力端子または前記第２出力端子から、前記フィルタ制御信号が出力されることを特徴とするフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路にかかり、特に、プロセスに起因するＩＣ素子のばらつき及び温度特性変動によらず所望の特性を有するフィルタ回路に関する。
【背景技術】
【０００２】
現在、電気信号から雑音や妨害信号を除去するフィルタ回路は、ＩＣ（Integrated Circuit ）回路として形成されている。なお、本明細書では、フィルタ回路を適宜フィルタとも記すものとする。
フィルタ回路には、時間連続フィルタと、時間離散系フィルタとがある。時間離散系フィルタには、高速動作には適さない、折り返し(aliasing)歪みが発生するという欠点がある。時間離散系フィルタの代表的なフィルタ回路には、ＳＣＦ（Switched Capacity Filter：スイッチド・キャパシタ・フィルタ）やデジタルフィルタがある。
【０００３】
一方、時間連続フィルタの周知の例としては、演算増幅器、抵抗、容量から構成されるＲＣアクティブフィルタが従来からよく知られている。ＲＣアクティブフィルタは、ＩＣとしても手軽に設計することができる。しかし、ＩＣには、ＩＣに含まれる抵抗素子の抵抗値や容量素子の容量値に製造のばらつきがある。さらに、抵抗素子の抵抗値には温度依存性があるため、ＩＣで製造されたＲＣアクティブフィルタの周波数特性には、±３０〜４０％のばらつきが生じるという問題があった。
【０００４】
この問題を解消できる時間連続フィルタとして、Ｇｍ−Ｃフィルタがある。Ｇｍ−Ｃフィルタの特性ばらつきは、使用する周波数帯域や素子の大きさ、さらに調整回路であるＰＬＬ回路等に依存する。ただし、この大きさは、概ね±１０〜２０％と、ＲＣアクティブフィルタの場合に比べて遥かに小さい。このため、Ｇｍ−Ｃフィルタは、特性のばらつきが小さい点で近年注目されているフィルタ回路である。
【０００５】
図５は、一般的なＧｍ−Ｃフィルタの回路を説明するための図である。Ｇｍ−Ｃフィルタ１００は４個のトランスコンダクタンスアンプ１０１〜１０４と２個の容量素子１０５、１０６から構成されている。また、１１０は、フィルタ回路の特性を制御するために、トランスコンダクタンスアンプ１０１〜１０４へ供給されるフィルタ制御信号である。１０７は、フィルタ制御信号１１０を生成するためのフィルタ制御信号生成回路である。Ｇｍ−Ｃフィルタ１００は、入力信号線１０８、出力信号線１０９を有している。
【０００６】
図５に示したＧｍ−Ｃフィルタ１００の伝達関数Ｈ（ｓ）は、式（１）のように表すことができる。
Ｈ（ｓ）＝[Ｇｍ1・Ｇｍ2／（Ｃ1・Ｃ2）]／[ｓ2＋ｓ（Ｇｍ4／Ｃ1）＋
[（Ｇｍ2・Ｇｍ3）／（Ｃ1・Ｃ2）｝]                      …式（１）
上記の式（１）において、Ｇｍ1はトランスコンダクタンスアンプ１０１のｇｍ値（トランスコンダクタンス）、Ｇｍ2はトランスコンダクタンスアンプ１０２のｇｍ値、Ｇｍ3はトランスコンダクタンスアンプ１０３のｇｍ値、Ｇｍ4はトランスコンダクタンスアンプ１０４のｇｍ値である。また、Ｃ1は容量素子１０５の容量値、Ｃ2は容量素子１０６の容量値である。
【０００７】
また、Ｇｍ−Ｃフィルタ１００のカットオフ周波数ωoは、式(１)の分母のｓ0の係数により、式（２）のように表される。
ωo＝[Ｇｍ2・Ｇｍ3／（Ｃ1・Ｃ2）]1/2                  …式（２）
となる。
また、Ｇｍ−Ｃフィルタ１００のクオリティファクタ（以下、Ｑ値と記す）は、式（３）のように表される。
Ｑ＝[Ｇｍ2・Ｇｍ3／（Ｃ1・Ｃ2）]1/2／（Ｇｍ4／Ｃ1）      …式（３）
【０００８】
ここで、周波数ｆと角周波数ωについて説明する。角周波数ωと周波数ｆの関係は、ω＝２πｆとしてよく知られていて、いずれも信号の周波数の高さを表す用語である。フィルタ回路をはじめとした電気分野において通常は周波数ｆが好んで用いられるが、伝達関数でその周波数特性を記述する場合は、式（２）のように角周波数ωを使用することによって、式の中で２πまたは４π2といった記号の出現を抑えることができる。
【０００９】
このような理由から、本明細書においても、説明する記述内容によりこれら２通りの語句及び記号のいずれかが用いられる。また、明細書において、ωの後にサフィックスが付けられている記号は角周波数、ｆの後にサフィックスが付けられている記号は周波数を表している。ただし、周波数、角周波数のいずれもが周波数を表すものであり、本質的に差異がない。
上記した式（１）〜（３）によれば、Ｇｍ−Ｃフィルタの周波数特性が、Ｇｍ1〜Ｇｍ4及び容量値Ｃ1、Ｃ2によって決まることが分かる。図５に示したＧｍ−Ｃフィルタに用いられるトランスコンダクタンスアンプの回路は多種多様であり、その形態によって、色々な特長がある。
【００１０】
図６は、一般的なトランスコンダクタンスアンプの回路例を示すための図である。図６に示した回路例は全差動回路構成であり、図５に示した、例えばトランスコンダクタンスアンプ１０１に用いられる。図５、図６において、同一の信号の端子には同一の符号を付して示す。図５に示した入力信号線１０８、出力信号線１０９は、図６に示したように、正と負の２本設けられている。
【００１１】
図６において、ＭＯＳトランジスタ１２２、１２３は、入力ＭＯＳトランジスタであり、そのｇｍ値はトランスコダンクタンスアンプ１０１のｇｍ値と等しい。このｇｍ値は前記したＧｍ1である。Ｇｍ1は、次式（４）のように表すことができる。
Ｇｍ1＝２・（Ｉ・Ｋ）1/2＝μ・Ｃox・（Ｗ／Ｌ）・（Ｖgs−Ｖth）      …式（４）
ここで、μはキャリアの移動度、Ｃoxは単位面積あたりのゲート容量である。フィルタ回路を調整して所望の特性にするには、Ｇｍ1〜Ｇｍ4を調整すればよい。式（４）からもわかるように、入力ＭＯＳトランジスタに流れる電流を調整することでＧｍ1の値を調整することができる。
【００１２】
また、図６のようなトランスコンダクタンスアンプの場合、電流源ＭＯＳトランジスタ１２１のゲート端子１３０を調整して電流を制御すればよい。このゲート端子１３０へ供給される信号は、図５に示したフィルタ制御信号生成回路１０７によって生成される。このようなフィルタ回路及びフィルタ制御信号生成回路の従来技術としては、例えば、非特許文献１がある。
【００１３】
図７に示した回路は、図５に示したＧｍ−Ｃフィルタ１００と、図５に示したフィルタ制御信号生成回路１０７の構成を示した図である。フィルタ制御信号生成回路１０７は、マスタフィルタ１４１、位相比較器１４２、積分器１４３、コンパレータ１４４、１４５から構成されている。積分器１４３からの出力信号は、マスタフィルタ１４１のｇｍ値（フィルタ回路のカットオフ周波数：ｆｃ）を制御するための端子Ｆへ供給すると共に、Ｇｍ−Ｃフィルタ１００のｇｍ値を制御するための信号をフィルタ制御端子１４８へ供給する。フィルタ制御信号生成回路１０７では、フィルタ制御端子１４８の信号レベルが高いと、フィルタ回路のｇｍ値が大きくなり、カットオフ周波数も高くなるように設定されている。
なお、図７のフィルタ制御信号生成回路１０７は、Ｇｍ−Ｃフィルタの制御回路としてよく知られているＰＬＬ回路である。
【００１４】
次に、フィルタ制御信号生成回路１０７がマスタフィルタ１４１、Ｇｍ−Ｃフィルタ１００を制御する動作について説明する。フィルタ制御信号生成回路１０７には、周波数がωrの参照クロック信号が端子１４７から入力される。参照クロック信号は、マスタフィルタ１４１及びコンパレータ１４５に入力する。フィルタ制御信号生成回路１０７がロックしている場合、マスタフィルタ１４１に入力された参照クロック信号は、位相が９０度遅延して出力される。コンパレータ１４４、１４５は、参照クロック信号の２値化を目的としているので、コンパレータ１４４、１４５の前後で信号の位相は変化しない。すなわち、端子Ａ、Ｂ間の位相関係は、端子Ｄ、Ｃと同じである。
【００１５】
位相比較器１４２には、排他的論理和回路が用いられている。周波数がωrの信号の位相が９０度ずれた信号が排他的論理和回路を通過すると、周波数が２ωrで、デューティ比が５０％であるクロック信号が出力される。これらコンパレータ１４５、１４４の出力端子に相当する端子Ｄ、Ｅ及び位相比較器１４２の出力端子に相当する端子Ｅの出力波形を図９（ａ）、（ｂ）、（ｃ）に示す。この信号が積分器１４３を通過しても、信号の「Ｈｉｇｈ」の区間と「Ｌｏｗ」の区間が等しいので（積分器１４３では、プラスの成分とマイナス成分差し引きゼロとなる）、積分器１４３の出力に変化はない。
【００１６】
すなわち、フィルタ制御信号生成回路１０７から出力される、Ｇｍ−Ｃフィルタ１００のｇｍ値を制御する信号は一定のままであり、マスタフィルタ１４１のカットオフ周波数ωoは一定の値に維持される。マスタフィルタ１４１は、２次のＬＰＦのｇｍ素子によって構成されるフィルタ回路であり、その伝達関数は、式（５）によって表される。
Ｈ（ｓ）＝ωm2/｛ｓ2＋（ωm／Ｑm）ｓ＋ωm2｝      …式（５）
式（５）において、ωmはマスタフィルタ１４１のカットオフ周波数であり、フィルタ制御端子１４８の信号を制御することで高くなったり低くなったりする。
【００１７】
図８は、図７に示したマスタフィルタ１４１の位相特性を示した図である。２次ＬＰＦの場合、周波数がカットオフ周波数ωmのところでは、式（５）の分母はｉωm2／Ｑmと純虚数となる。ただし、式（５）の分子は実数なので、位相が９０度遅れていることが示される。
フィルタ制御信号生成回路１０７がロックしている場合、入力周波数ωrの信号の位相が９０度遅延するので、フィルタ回路のカットオフ周波数はωr（＝２πｆｒ）となっている。図８に示した曲線ｂは、マスタフィルタ１４１のカットオフ周波数ωoがωr（＝２πｆｒ）の時の位相特性を示す。このとき、入力クロック信号に対する位相遅延量が９０度なので、フィルタ制御信号生成回路１０７がロックしている。
【００１８】
図８に示した曲線ａは、マスタフィルタ１４１のカットオフ周波数ωoが周波数ωrよりも低い場合の特性を示している。この場合、参照クロック信号周波数ωrにおいて、位相遅れは９０度よりも大きい。このとき、位相比較器１４２の出力のデューティ比は５０％より大きくなる。すなわち、位相比較器１４２から「Ｈｉｇｈ」が出力される期間が長くなり、積分器出力は増大する。積分器出力の増加により、マスタフィルタ１４１のｇｍ値も増加して、マスタフィルタ１４１のカットオフ周波数ωmが増加する。この結果、図８に示した曲線ａは、曲線ｂに向かってシフトする。
【００１９】
一方、図８に示した曲線ｃは、マスタフィルタ１４１のカットオフ周波数ωoがωrよりも高い場合の特性を示している。この場合、参照クロック信号周波数ωrにおける位相遅れは９０度よりも小さい。このような場合、位相比較器１４２の出力のデューティ比は５０％より小さくなり、「Ｌｏｗ」が出力される期間が長くなる。この結果、積分器１４３からの積分器出力は低下する。積分器出力低下により、マスタフィルタ１４１のｇｍ値も減少し、マスタフィルタ１４１のカットオフ周波数ωmも減少する。この結果、図８に示した曲線ｃは曲線ｂに向かってシフトする。
【００２０】
このようにして、マスタフィルタ１４１の周波数位相が特性ｂから外れていても、上記した作用により、最終的には特性ｂに一致する。この場合のフィルタ回路の特性はカットオフ周波数がωrとなっている。一方、ＰＬＬがロックしている場合、Ｇｍ−Ｃフィルタ１００もマスタフィルタ１４１と同じ制御信号を受けているので、マスタフィルタ１４１とＧｍ−Ｃフィルタ１００のカットオフ周波数はいつも比例の関係を保つことができる。
【先行技術文献】
【非特許文献】
【００２１】
【非特許文献１】Haideh Khorramabadi、Paul R. Gray著 IEEE Journal of Solid State Circuits、 19巻、6号、939〜948ページ。論文タイトル「High-Frequency CMOS Continuous-Time Filters」
【発明の概要】
【発明が解決しようとする課題】
【００２２】
しかしながら、上記のＰＬＬ回路を用いたフィルタ制御信号生成回路１０７は、回路規模が大きくなりチップサイズが大きくなるという問題や、回路が複雑となって設計に時間がかかるという問題がある。例えば、図５のＧｍ−Ｃフィルタ１００の次数が２次の場合、図７に示したマスタフィルタ１４１の次数も２次である。このことから、フィルタ特性を制御するフィルタ制御信号生成回路１０７が、Ｇｍ−Ｃフィルタ１００よりも大きい回路となる。この点は、チップサイズの点から好ましくないのは明らかであり、その解消が望まれていた。
本発明は、このような点に鑑みてなされたものであり、高速に動作することが可能であり、周波数特性制御するためのフィルタ制御信号生成回路が小規模でしかも設計に要する時間が短時間で済むようなフィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【００２３】
以上の課題を解決するため、本発明の請求項１のフィルタ回路は、トランスコンダクタンスアンプ（例えば図１に示したトランスコンダクタンスアンプ１１〜１４、例えば図３に示したトランスコンダクタンスアンプ１１）と、容量素子（例えば図１に示した容量素子１５、１６）と、を含むＧｍ−Ｃフィルタ（例えば図１に示したＧｍ−Ｃフィルタ１０）と、前記Ｇｍ−Ｃフィルタの特性を制御する制御信号を生成するフィルタ制御信号生成回路（例えば図１、図２に示したフィルタ制御信号生成回路１７、例えば図４に示したフィルタ制御信号生成回路４７）と、を含み、前記フィルタ制御信号生成回路は、ドレインとゲートが接続される第１導電型の第１ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ３３、例えば図４に示したＭＯＳトランジスタ６０）と、当該第１ＭＯＳトランジスタとゲート同士が接続される第１導電型の第２ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ３２、例えば図４に示したＭＯＳトランジスタ６１）と、からなる第１ＭＯＳトランジスタ対と、前記第１ＭＯＳトランジスタとドレイン同士が接続される第２導電型の第３ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ３１、例えば図４に示したＭＯＳトランジスタ６３）と、ドレインとゲートが接続されると共に、前記第３ＭＯＳトランジスタとゲート同士が接続され、前記第２ＭＯＳトランジスタとドレイン同士が接続される第２導電型を有する第４ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ３０、例えば図４に示したＭＯＳトランジスタ６２）と、からなる第２ＭＯＳトランジスタ対と、前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ、前記第４ＭＯＳトランジスタのうちのいずれか１つのソースに接続される抵抗素子（例えば図２に示した抵抗素子３４、例えば図４に示した抵抗素子６４）と、前記第１ＭＯＳトランジスタのドレインに接続される第１出力端子（例えば図２に示した出力端子３６、例えば図４に示した出力端子６６）、前記第４ＭＯＳトランジスタのドレインに接続される第２出力端子（例えば図２に示した出力端子３５、例えば図４に示した出力端子６５）の少なくとも一方と、を含み、前記第１出力端子または前記第２出力端子から、前記フィルタ制御信号が出力されることを特徴とする。
【発明の効果】
【００２４】
請求項１の発明によれば、少なくとも４個のＭＯＳトランジスタと１個の抵抗と、からなるフィルタ制御信号生成回路を用いているので、チップサイズが小さくて、さらに設計が従来から用いられてきたＰＬＬ回路と比べて格段に容易で、また参照クロックを必要としないフィルタを実現することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態１のフィルタ回路である、Ｇｍ−Ｃフィルタを説明するための回路図である。
【図２】図１に示したフィルタ制御信号生成回路を説明するための図である。
【図３】実施形態２のフィルタ回路に用いられるトランスコンダクタンスアンプを説明するための図である。
【図４】実施形態２のフィルタ制御信号生成回路を説明するための図である。
【図５】一般的なＧｍ−Ｃフィルタの回路を説明するための図である。
【図６】一般的なトランスコンダクタンスアンプを説明するための図である。
【図７】図５に示したＧｍ−Ｃフィルタと、図５に示したフィルタ制御信号生成回路の構成を示した図である。
【図８】図７に示したマスタフィルタの位相特性を示した図である。
【図９】図７に示したコンパレータ及び位相比較器の出力端子の出力波形を示す図である。
【発明を実施するための形態】
【００２６】
以下、図を参照して本発明のフィルタ回路の実施形態１、実施形態２を説明する。
（実施形態１）
（１）回路構成
図１は、本発明の実施形態１のフィルタ回路である、Ｇｍ−Ｃフィルタ１０を説明するための回路図である。図１において、１１、１２、１３、１４はトランスコンダクタンスアンプ、１５、１６は容量素子である。これらトランスコンダクタンスアンプ１１〜１４と容量１５、１６とによってＧｍ−Ｃフィルタが構成される。
また、Ｇｍ−Ｃフィルタは、入力端子１８から入力信号が入力され、出力端子１９から出力信号が出力される。１７はフィルタ制御信号２０を生成するためのフィルタ制御信号生成回路である。
【００２７】
このような実施形態１のＧｍ−Ｃフィルタは、フィルタ制御信号生成回路１７の構成を除いて、図５に示したＧｍ−Ｃフィルタと同様に構成されている。このため、図１についての動作の説明を省くものとする。なお、実施形態１のＧｍ−Ｃフィルタは２次のＬＰＦの例であるが、いかなる形態のフィルタ回路であっても構わない。また、実施形態１では、トランスコンダクタンスアンプ１１〜１４として、図６に示したトランスコンダクタンスアンプを用いるものとする。ただし、実施形態１は、トランスコンダクタンスアンプ１１〜１４に図６に示した回路を用いるものに限定されるものでなく、いかなる回路構成のトランスコンダクタンスアンプを用いるものであってもよい。
【００２８】
（２）フィルタ制御信号生成回路
次に、図１のトランスコンダクタンスアンプ１１〜１４に制御信号を供給するフィルタ制御信号生成回路１７について説明する。
図２は、図１に示したフィルタ制御信号生成回路１７を説明するための図である。フィルタ制御信号生成回路１７は、図６に示したトランスコンダクタンスアンプのゲート端子１３０に供給されるフィルタ特性を制御するフィルタ制御信号生成回路である。フィルタ制御信号生成回路１７は、ドレインとゲートが接続されるＭＯＳトランジスタ３３と、ＭＯＳトランジスタ３３とゲート同士が接続されるＭＯＳトランジスタ３２と、からなる第１ＭＯＳトランジスタ対と、ＭＯＳトランジスタ３３とドレイン同士が接続されるＭＯＳトランジスタ３１と、ドレインとゲートが接続されると共に、ＭＯＳトランジスタ３１とゲート同士が接続され、ＭＯＳトランジスタ３２とドレイン同士が接続されるＭＯＳトランジスタ３０と、からなる第２ＭＯＳトランジスタ対と、を含んでいる。
【００２９】
また、フィルタ制御信号生成回路１７は、ＭＯＳトランジスタ３１のソースに接続される抵抗素子３４、ＭＯＳトランジスタ３３のドレインに接続される出力端子３６、ＭＯＳトランジスタ３０のドレインに接続される出力端子３５の少なくとも一方と、を含んでいる。そして、出力端子３５または出力端子３６からフィルタ制御信号を出力する。
なお、実施形態１では、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ３２がＰ型ＭＯＳトランジスタであり、ＭＯＳトランジスタ３１、ＭＯＳトランジスタ３０がＮ型ＭＯＳトランジスタである。
【００３０】
すなわち、図２に示したフィルタ制御信号生成回路１７では、ＭＯＳトランジスタ３３のソースが正の電源端子Ｖddに接続され、ゲートとドレインとが接続され、互いに接続されたゲートとドレインとが、さらに、ＭＯＳトランジスタ３２のゲートに接続されている。また、ＭＯＳトランジスタ３２では、ソースが正の電源端子Ｖddに接続されて、ドレインがＭＯＳトランジスタ３０のドレイン及びゲートに接続されている。さらに、ＭＯＳトランジスタ３２のドレインは、ＭＯＳトランジスタ３１のゲートに接続されている。
【００３１】
また、ＭＯＳトランジスタ３０のソースは、負の電源端子Ｖssに接続されている。ＭＯＳトランジスタ３１のドレインは、ＭＯＳトランジスタ３３のドレインと接続され、ＭＯＳトランジスタ３１のソースは抵抗素子３４の一方の端子に接続され、抵抗素子３４の他方の端子は負の電源端子Ｖssに接続されている。抵抗素子３４の抵抗値はＲ1である。
ＭＯＳトランジスタ３２、３３のトランジスタサイズ（チャネル長及びチャネル幅）は等しく、ＭＯＳトランジスタ３０、３１とのトランジスタサイズの比Ｎ（以下、トランジスタサイズ比Ｎ）は、式（６）のように表される。
Ｎ＝（Ｗ31／Ｌ31）／（Ｗ30／Ｌ30）          …式（６）
【００３２】
式（６）に示したＷ31、Ｌ31はＭＯＳトランジスタ３１のチャネル幅、チャネル長で、Ｗ30、Ｌ30はＭＯＳトランジスタ３０のチャネル幅、チャネル長である。この場合、ＭＯＳトランジスタ３０〜３３に流れる電流Ｉ30は、式(７)のように表される。
Ｉ30＝（Ｎ1/2−１）2／（Ｎ・Ｋ30・Ｒ12）          …式（７）
すなわち、カレントミラー回路を構成するＭＯＳトランジスタ３２、３３のトランジスタサイズが同じであるため、ＭＯＳトランジスタ３２、３３に流れる電流は等しい。それに伴って、ＭＯＳトランジスタ３０、３１に流れる電流も等しくなる。なお、このような原理は、例えば、非特許文献、「ROUBIK GREGORIAN, GABOR C. TEMES著 ANALOG MOS INTEGRATED CIRCUITS FOR SIGNAL PROCESSING,JOHN WILEY & SONS Inc. page 127-128．」に記載されているように周知である。このため、この内容についてはこれ以上の説明を省くものとする。
【００３３】
式（７）に示したＫ30は、式（８）によって与えられる。
Ｋ30=（１／２）・μn・Ｃox・（Ｗ30／Ｌ30）                  …式（８）
式（８）のμnはＮＭＯＳトランジスタの移動度、ＣoxはＭＯＳトランジスタのゲート酸化膜の単位容量である。
図２に示したフィルタ制御信号生成回路１７の出力端子３５は、図６に示したＭＯＳトランジスタ１２１のゲート端子１３０に接続される。図２に示したＭＯＳトランジスタ３０と図６に示したＭＯＳトランジスタ１２１とのトランジスタサイズ比が２である場合、ＭＯＳトランジスタ１２１の電流は式（７）によって求められる電流Ｉ30の２倍になる。また、図６に示したＭＯＳトランジスタ１２２、１２３に流れる電流の電流値Ｉ122はその半分、つまり電流Ｉ30になる。
【００３４】
図６に示したＭＯＳトランジスタ１２２、またはＭＯＳトランジスタ１２３のｇｍ値であるｇｍ1は、以下の式（９）のように表すことができる。
ｇｍ1=２（Ｋ122・Ｉ122）1/2                      …式（９）
式（９）のＩ122は、式（７）によって求められる電流Ｉ30に等しい。また、式（９）中のＫ122は、式（１０）によって求められる。
Ｋ122＝（１／２）・μn・Ｃox・（Ｗ122／Ｌ122）                …式（１０）
式（１０）、式（８）、式（７）を式（９）に代入すると、式（１１）が得られる。
ｇｍ1＝（２／Ｒ1）・［｛（Ｗ122／Ｌ122）／（Ｗ30／Ｌ30）｝・｛（Ｎ1/2−１）2／Ｎ｝］1/2…式（１１）
【００３５】
式(１１)に示したように、図６に示したＭＯＳトランジスタ１２２、またはＭＯＳトランジスタ１２３のｇｍ値であるｇｍ1は、トランジスタ１２２と図２に示したＭＯＳトランジスタ３０のトランジスタサイズ比、図２に示したＭＯＳトランジスタ３０、３１のトランジスタサイズ比Ｎ、図２に示した抵抗素子３４の抵抗値Ｒ1のみに依存する。
ここで、抵抗素子３４を外付けの抵抗素子とすると、抵抗値Ｒ1がばらつきのない一定の値になる。したがって、式（１１）によって与えられるｇｍ1は、製造変動や温度変動の影響を充分に低減することができる。
【００３６】
以上述べた実施形態１によれば、図１のトランスコンダクタンスアンプ１１〜１４のｇｍ値は、図２に示したフィルタ制御信号生成回路１７によって正確に制御することができる。ただし、Ｇｍ−Ｃフィルタの周波数特性は、式（１）からもわかるようにｇｍ値だけでなく容量値Ｃ１、Ｃ２に依存する。一般的に、容量値は層間絶縁膜の厚みに依存するが、この厚みは一般的にはかなり高い精度で形成される。このため、容量値のばらつきはｇｍ値ばらつきに比べると遥かに小さいため、フィルタ特性変動に対する影響は格段に小さい。
【００３７】
また、ＰＬＬ回路である図７に示したフィルタ制御信号生成回路１０７は、図７に示した比較器１４４、１４５や位相比較器１４２の誤差によって容量変動と同程度の変動が見込まれる。このため、以上説明した実施形態１のフィルタ制御信号生成回路１７は、フィルタ制御信号生成回路１０７と比較して、実用上フィルタ特性の劣化に殆ど差異が認められない。
【００３８】
また、実施形態１のフィルタ制御信号生成回路１７は、ＰＬＬ回路のように参照クロックを必要としないので、参照クロックが存在しないＬＳＩ回路にも適用できるという利点がある。さらに、実施形態１のフィルタ制御信号生成回路１７は、設計及び回路の配置の際にクロック信号のクロストークを気にする必要がないという利点もある。
また、実施形態１は、以上説明した構成に限定されるものではない。例えば、実施形態１では、図２に示した出力端子３５から出力される信号を、図６に示したＭＯＳトランジスタ１２１のゲート端子１３０供給する信号に用いている。しかし、実施形態１では、図２に示した出力端子３６から出力される信号を、カレンミラーを介して図６のゲート端子１３０に供給してもよい。
【００３９】
また、実施形態１は、式（７）で与えられる電流Ｉ30を正確に実現しなければ、式（１１）で与えられるｇｍ１値も不正確になり、フィルタ回路の周波数特性に影響を与えることになる。このためには、ＭＯＳトランジスタ３２、３３で与えられるカレントミラーの電流精度を厳密に制御するためには、ＭＯＳトランジスタ３２、３３のドレイン電圧を同じにする。２つのＭＯＳトランジスタのドレイン電圧を同じにする公知の技術として、カスコード回路がある。すなわち、図２に示したＭＯＳトランジスタ３２、３０の間にＰＭＯＳトランジスタをカスコードトランジスタとして追加することにより、カレンミラー精度を向上させることができる。さらにＭＯＳトランジスタ３３、３１の間にＮＭＯＳトランジスタをカスコードＭＯＳトランジスタとして追加することにより、一層の精度向上を図ることができる。
【００４０】
また、図２のフィルタ制御信号生成回路１７において、ＭＯＳトランジスタ３１のソースと負の電源端子Ｖssの間に接続されている抵抗素子３４を、ＭＯＳトランジスタ３０のソースと負の電源端子Ｖssに接続させて、さらにＭＯＳトランジスタ３０とＭＯＳトランジスタ３１のサイズ比をＮ＝（Ｗ30／Ｌ30）／（Ｗ31／Ｌ31）とした場合でも、ＭＯＳトランジスタ３０〜３３に流れる電流は、変化することなく式（７）のように表すことができる。
【００４１】
（実施形態２）
次に、本発明の実施形態２について説明する。
（１）トランスコンダクタンスアンプ
図３は、実施形態２のフィルタ回路に用いられるトランスコンダクタンスアンプを説明するための図である。すなわち、実施形態２のフィルタ回路は、図１のトランスコンダクタンスアンプ１１〜１４に、図３に示したトランスコンダクタンスアンプが用いられている。
図３に示したトランスコンダクタンスアンプは、ＭＯＳトランジスタ４１、４２、４３、４４、４５を備えている。図３に示したトランスコンダクタンスアンプは、図６に示したトランスコンダクタンスアンプのＭＯＳトランジスタ１２１〜１２５を図中における上下方向で入れ替えて構成されている。さらに、ＭＯＳトランジスタ４１〜４５は、それぞれ対応するＭＯＳトランジスタ１２１〜１２５の導電型（Ｐ型、Ｎ型の別）と反対の導電型を持っている。
【００４２】
ＭＯＳトランジスタ４２、４３のｇｍ値は、ＭＯＳトランジスタ１２２、１２３と同様に、式（４）によって与えられる。ただし、ＭＯＳトランジスタ４２、４３はＰＭＯＳトランジスタであり、ＮＭＯＳトランジスタであるＭＯＳトランジスタ１２２、１２３とは導電型が反対である。このため、ＭＯＳトランジスタ４２、４３のトランスコンダクタンスを正確に制御するためには、実施形態１のフィルタ制御信号生成回路１７に代えて、図４に示すフィルタ制御信号生成回路４７を用いる。
【００４３】
（２）フィルタ制御信号生成回路
フィルタ制御信号生成回路４７は、ＭＯＳトランジスタ６０〜６３を備えている。ＭＯＳトランジスタ６０〜６３は、図２に示したフィルタ制御信号生成回路１７のＭＯＳトランジスタ３０〜３３を図中における上下方向で入れ替えて構成されている。さらに、ＭＯＳトランジスタ６０〜６３は、それぞれ対応するＭＯＳトランジスタ３０〜３３の導電型と反対の導電型を持っている。フィルタ制御信号生成回路４７において、抵抗素子６４の抵抗値はＲ2とする。
【００４４】
（３）フィルタ回路
次に、実施形態２のフィルタ回路について説明する。なお、実施形態２のフィルタ回路は、図１に示したトランスコンダクタンスアンプ１１〜１４に、図３に示したトランスコンダクタンスアンプを用いてフィルタ回路を構成し、このフィルタ回路を図４に示したフィルタ制御信号生成回路４７によって制御するものである。
実施形態２では、ＭＯＳトランジスタ６２、６３のトランジスタサイズ（チャネル長及びチャネル幅）は等しいものとする。また、ＭＯＳトランジスタ６０とＭＯＳトランジスタ６１とのトランジスタサイズ比Ｎは、式（１２）のように表される。
Ｎ＝（Ｗ61／Ｌ61）／（Ｗ60／Ｌ60）          …式（１２）
【００４５】
式（１２）に示したＷ61はＭＯＳトランジスタ６１のチャネル幅、Ｌ61はＭＯＳトランジスタ６１のチャネル長である。Ｗ60はＭＯＳトランジスタ６０のチャネル幅、Ｌ60はＭＯＳトランジスタ６０のチャネル長である。このようにした場合、ＭＯＳトランジスタ６０〜６３に流れる電流Ｉ60は、式(１３)のように表される。
Ｉ60＝（Ｎ1/2−１）2／（Ｎ・Ｋ60・Ｒ22）          …式（１３）
【００４６】
すなわち、カレントミラー回路を構成するＭＯＳトランジスタ６２、６３のトランジスタサイズが同じであるため、ＭＯＳトランジスタ６２、６３に流れる電流は等しい。それに伴って、ＭＯＳトランジスタ６０、６１に流れる電流も等しくなる。
式（１３）に示したＫ60は、式（１４）によって与えられる。
Ｋ60=（１／２）・μp・Ｃox・（Ｗ60／Ｌ60）                  …式（１４）
式（１４）のμpはＰＭＯＳトランジスタの移動度、ＣoxはＭＯＳトランジスタのゲート酸化膜の単位容量である。
【００４７】
図４に示したフィルタ制御信号生成回路４７の出力端子６６は、図３に示したＭＯＳトランジスタ４１のゲート端子５０に接続される。図４に示したＭＯＳトランジスタ６０と図３に示したＭＯＳトランジスタ４１とのトランジスタサイズ比が２である場合、ＭＯＳトランジスタ４１の電流は式（１３）によって求められる電流Ｉ60の２倍になる。また、図３に示したＭＯＳトランジスタ４２、４３に流れる電流値は、ＭＯＳトランジスタ４１に流れる電流値の半分、つまり電流Ｉ60になる。
【００４８】
図３に示したＭＯＳトランジスタ４２、またはＭＯＳトランジスタ４３のｇｍ値であるｇｍ1は、以下の式（１５）のように表すことができる。
ｇｍ1=２（Ｋ42・Ｉ42）1/2                      …式（１５）
式（１５）のＩ42は、式（１３）によって求められる電流Ｉ60に等しい。また、式（１５）中のＫ42は、式（１６）によって求められる。
Ｋ42＝（１／２）・μp・Ｃox・（Ｗ42／Ｌ42）                …式（１６）
式（１６）と式（１３）を式（１５）に代入すると、式（１７）が得られる。
ｇｍ1＝（２／Ｒ2）・［｛（Ｗ42／Ｌ42）／（Ｗ60／Ｌ60）｝・｛（Ｎ1/2−１）2／Ｎ｝]1/2…式（１７）
【００４９】
式(１７)に示したように、図３に示したＭＯＳトランジスタ４２、またはＭＯＳトランジスタ４３のｇｍ値であるｇｍ1は、トランジスタ４２と図４に示したＭＯＳトランジスタ６０のトランジスタサイズ比、図４に示したＭＯＳトランジスタ６０、６１のトランジスタサイズ比Ｎ、図４に示した抵抗素子６４の抵抗値Ｒ2のみに依存する。
ここで、抵抗素子６４を外付けの抵抗素子とすると、抵抗値Ｒ2がばらつきのない一定の値になる。したがって、式（１７）によって与えられるｇｍ1に与えられる、製造変動や温度変動の影響を充分に低減することができる。
【００５０】
以上述べた実施形態２によれば、図３のトランスコンダクタンスアンプのｇｍ値は、図４に示したフィルタ制御信号生成回路によって正確に制御することができる。なお、図３のＭＯＳトランジスタのＭＯＳトランジスタ４１に供給される信号として、図４の出力端子６６の信号を用いたが、もうひとつの出力端子６５の信号からカレンミラーを介して図３のゲート端子５０に供給してもＭＯＳトランジスタ４１に同じ電流を供給できる。
このように、実施例２の場合も実施例１と同様に、従来のフィルタ制御信号生成回路であるＰＬＬ回路によって制御した場合と比較しても差異のないフィルタ特性を得ることができる。
【００５１】
また、図４のフィルタ制御信号生成回路４７において、ＭＯＳトランジスタ６１のソースと正の電源端子Ｖddの間に接続されている抵抗素子６４を、ＭＯＳトランジスタ６０のソースと正の電源端子Ｖddに接続させて、さらにＭＯＳトランジスタ６０とＭＯＳトランジスタ６１のサイズ比をＮ＝（Ｗ60／Ｌ60）／（Ｗ61／Ｌ61）とした場合でも、ＭＯＳトランジスタ６０〜６３に流れる電流は、変化することなく式（１３）のように表すことができる。
【産業上の利用可能性】
【００５２】
本発明のフィルタ回路は、フィルタ特性を制御する回路として従来用いられてきたＰＬＬ回路に比べて格段に回路規模が小さいこと、参照クロックが不要であること、設計が容易でありながら、フィルタ特性はＰＬＬ回路の場合と殆ど差異がないので、あらゆるタイプのＧｍ−Ｃフィルタに適用することができる。
【符号の説明】
【００５３】
１０、１００  Ｇｍ−Ｃフィルタ
１２１、１２２、１２３、１２４、１２５、６０、６１、６２、６３、４１、４２、４３、４４、４５、３０、３１、３２、３３  ＭＯＳトランジスタ
１１、１２、１３、１４、１０１、１０２、１０３、１０４  トランスコンダクタンスアンプ
１７、４７、１０７  フィルタ制御信号生成回路
１８、１０８  入力端子
１９、１０９  出力端子
２０、１１０  フィルタ制御信号
３４、６４  抵抗素子、
３５、３６、６５、６６  出力端子
５０、１３０  ゲート端子
１０５、１０６  容量素子
【図１】
2011101238.tif 000003
【図２】
2011101238.tif 000004
【図３】
2011101238.tif 000005
【図４】
2011101238.tif 000006
【図５】
2011101238.tif 000007
【図６】
2011101238.tif 000008
【図７】
2011101238.tif 000009
【図８】
2011101238.tif 000010
【図９】
2011101238.tif 000011