(57)【要約】【課題】別途新たにPADを設けることなく動画撮影の際の画質を向上させる固体撮像素子を提供する。【解決手段】  光電変換部及びカラーフィルタを有する複数の画素が行列状に配置された画素部を有する固体撮像素子であって、前記画素部が、垂直方向に2ｎ（ｎは2以上）画素、かつ水平方向に2画素からなる画素ブロック単位で垂直方向にも水平方向にも複数に区画されており、全ての画素ブロックのｍ（1以上で、かつ2ｎ以下）行目の画素のゲート電極が、共通の配線に接続されており、前記画素部の垂直方向に並んだ画素ブロックにおいて、各画素ブロックに連続する番号を順に付した場合の奇数番目の画素ブロックは、ベイヤ配列の繰り返し単位である2画素×2画素の基準配列がｎ個繰り返されて構成されており、偶数番目の画素ブロックは、前記基準配列における一行目の画素配列と二行目の画素配列とを入れ替えてなる反転基準配列がｎ個繰り返されて構成されている。【選択図】図２
2011018964.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部及びカラーフィルタを有する複数の画素が行列状に配置された画素部と、画素毎に当該画素から信号電荷を読み出し垂直方向に転送するゲート電極を有する複数の垂直転送部と、前記複数の垂直転送部から転送された信号電荷を水平方向に転送する水平転送部とを有する固体撮像素子であって、
前記画素部は、垂直方向に２ｎ（ｎは２以上）画素、かつ水平方向に２画素からなる画素ブロック単位で垂直方向にも水平方向にも複数に区画されており、
全ての画素ブロックのｍ（ｍは１以上で、かつ２ｎ以下）行目の画素のゲート電極が、共通の配線に接続されており、
前記画素部の垂直方向に並んだ画素ブロックにおいて、
各画素ブロックに連続する番号を順に付した場合の奇数番目の画素ブロックは、ベイヤ配列の繰り返し単位である２画素×２画素の基準配列がｎ個繰り返されて構成されており、
偶数番目の画素ブロックは、前記基準配列における一行目の画素配列と二行目の画素配列とを入れ替えてなる反転基準配列がｎ個繰り返されて構成されている
ことを特徴とする固体撮像素子。
【請求項２】
何れの、垂直方向に並んだ画素ブロックにおいても、
奇数番目の画素ブロックは、前記基準配列がｎ個繰り返されて構成されており、
偶数番目の画素ブロックは、前記反転基準配列がｎ個繰り返されて構成されている
請求項１記載の固体撮像素子。
【請求項３】
前記複数の垂直転送部は、1画素に対し２電極を持つ構造において４ｎ相で駆動される
ことを特徴とする請求項１または２記載の固体撮像素子。
【請求項４】
前記複数の垂直転送部は、1画素に対し１電極を持つ構造において２ｎ相で駆動される
ことを特徴とする請求項１または２記載の固体撮像素子。
【請求項５】
請求項１〜４の何れかに記載の固体撮像素子の駆動方法であって、
各画素ブロックのｐ行目の画素のゲート電極に対し第１の読み出しパルスを与え、当該ｐ行目の画素から信号電荷を読み出す第１の読み出しステップと、
各画素ブロックにおいて前記ｐ行目と同じ画素配列であるｑ（ｐより大きい）行目の画素のゲート電極に対し、第２の読み出しパルスを与え、当該ｑ行目の画素から信号電荷を読み出す第２の読み出しステップとを有し、
前記ｑ行目の画素から読み出された信号電荷は、前記ｐ行目の画素から読み出された信号電荷と加算される
ことを特徴とする固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及びその駆動方法に関し、特に固体撮像素子の有効画素エリアにおける画素配列に関する。
【背景技術】
【０００２】
従来、ＣＣＤ型の固体撮像素子では、静止画モードおよび動画モードの両方の撮影モードをサポートする仕様が広く採用されている。静止画モードで撮影を行う場合には、有効画素エリアの全画素から信号電荷が読み出されるが、動画モードで撮影を行う場合には、全画素から信号電荷を読み出すことは困難である。動画モードでの撮影時には、フレームレートを高める必要があるからである。さらに近年、画素数が非常に多くなっていることも、全画素読み出しを困難にしている要因として挙げられる。
【０００３】
そのため、このような固体撮像素子において動画モードで撮影を行う場合には、有効画素エリアの全画素のうち一部の画素のみから信号電荷が読み出される。その際、偽信号の出現を防止するために、垂直方向の近接する同色系列の２画素ずつを加算し（以下、「垂直２画素加算」といい、垂直２画素加算後の信号電荷を「加算信号」という）出力感度を向上させている。
【０００４】
また、動画モードにおける画質の向上のためには、偽色の発生を防止することが重要である。そのために、例えば特許文献１記載の固体撮像素子では、垂直方向に近接する加算信号の画素重心間の距離が、何れも均等になるよう読み出し対象となる画素が設定されている。
図８（ａ）は、特許文献１に記載の固体撮像素子におけるフォトダイオード（ＰＤ）及び垂直ＣＣＤのゲート電極の配置関係を示す図である。行列状に配置されたフォトダイオード上に形成されるカラーフィルタの配列（不図示）は、ベイヤ配列であるものとし、ここでは、垂直方向の一のフォトダイオード列（以下、「垂直画素列」ともいう）について示している。図８（ａ）に示すように、各フォトダイオードに対して２つのゲート電極が設けられており、その一方が読み出し兼転送用のゲート電極（以下、「読み出し兼転送ゲート」という）で他方が転送用のゲート電極（以下、「転送ゲート」という）である。
【０００５】
この例では、印加される信号がそれぞれ異なる６本のゲート電極が周期的に並んでおり、φＶ１、φＶ３、φＶ５の各々に対応する３つのゲート電極が読み出し兼転送ゲートであり、φＶ２、φＶ４、φＶ６の各々に対応する３つのゲート電極が転送ゲートである。
また、動画撮影時において加算信号の画素重心間の距離が何れも均等になるよう、垂直画素列のうち読み出し対象となるものがＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４と定められている。詳細は、図８（ｂ）を用いて後述する。
【０００６】
ここでＰＤ１には、φＶ５とは異なるφＶ５Ａに対応する読み出し兼転送ゲートが設けられている。φＶ５Ａ及びφＶ５において、異なる点は駆動パルスに読み出し成分（ＶＨｉｇｈ）（以下、「読み出しパルス」ともいう）が存在するか否かであり、転送成分（ＶＭｉｄ及びＶＬｏｗ）は共通である。以下、φＶ５Ａに対応する読み出し兼転送ゲートが設けられている理由を説明する。例えば、ＰＤ１の信号電荷を読み出すために、読み出し成分を含んだφＶ５を与えるとすると、ＰＤ５やＰＤ６からも同時に信号電荷を読み出してしまう。これら必要のない信号電荷を読み出さずに、必要な信号電荷（ＰＤ１）のみを読み出すためには、φＶ５とは異なる駆動パルスが必要である。そのためＰＤ１には、φＶ５に対応する読み出し兼転送ゲートの代わりにφＶ５Ａに対応する読み出し兼転送ゲートが設けられている。
【０００７】
同様の理由により、ＰＤ２、ＰＤ３、及びＰＤ４に対しても、これらに一対一に対応する形態で、φＶ３Ａ、φＶ３Ｃ、φＶ５Ｃの各々に対応する３つの読み出し兼転送ゲートが別途設けられている。
このように、特許文献１に記載の固体撮像素子には、φＶ１〜φＶ６の各々に対応する６つのゲート電極の他、φＶ５Ａ、φＶ３Ａ、φＶ３Ｃ、及びφＶ５Ｃの各々に対応する４つのゲート電極が別途設けられている。
【０００８】
続いて図８（ｂ）は、動画撮影の際に読み出し対象となる複数の画素とそれら複数の画素の加算後の画素重心とを示す図である。図８（ｂ）に示すように、動画撮影の際には、別途設けられた４つの読み出し兼転送ゲートの各々に対応するフォトダイオードから信号電荷が読み出され、同色系列であるＰＤ１とＰＤ２の信号電荷が加算され、他の同色系列であるＰＤ３とＰＤ４の信号電荷が加算された後、それぞれの加算信号が出力される。
【０００９】
また、各加算信号の画素重心の位置に着目すると、垂直方向に近接する加算信号の画素重心間の距離が、何れも均等になっており、これにより偽色の発生を防止し、動画モードにおける画質の向上を図っている。
さらに、４つの読み出し兼転送ゲートの各々に与える読み出しパルスのタイミングを適切に制御することにより、ＰＤ１とＰＤ２の信号電荷の蓄積時間の合計と、ＰＤ３とＰＤ４の信号電荷の蓄積時間の合計とを均一にしており、加算信号間での蓄積時間の不均一による色再現性の劣化を防止している。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−１２４１８２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記固体撮像素子では、φＶ５だけでなく、φＶ５Ａ及びφＶ５Ｃに対応する読み出し兼転送ゲートが必要である。同様にφＶ３だけでなく、φＶ３Ａ及びφＶ３Ｃに対応する読み出し兼転送ゲートが必要である。このように、フォトダイオードから信号電荷を読み出すための４つの読み出し兼転送ゲートを別途設ける必要があり、それらの読み出し兼転送ゲートにパルスを印加するためのＩＣチップ表面のボンディングパッド（以下、「ＰＡＤ」という）をチップに新たに設ける必要がある。ＰＡＤの増加はチップ面積の増加を招き、その結果、以下に示す弊害が生じる。
【００１２】
まず、1つ目の弊害として、固体撮像素子を搭載したデジタルカメラを小型化することができなくなることが挙げられる。
近年、小型でかつ高倍率ズームを有するデジタルカメラに対する市場のニーズが強い。これを実現するためにはＣＣＤを小型化して、イメージセンサの光学エリアの面積を縮小し、それに合せてカメラのレンズを小型化することが必要となる。
【００１３】
ところが、ＰＡＤとパッケージのリードとを金細線などで電気的に接続する、所謂ワイヤーボンディングにおいて、信頼性を確保しつつ安定的にＰＡＤと金細線とをボンディングするためには、ＰＡＤの面積を一定以上確保する必要があり、ＰＡＤ面積を小さくすることは非常に難しい。このような理由から、ＰＡＤを追加しつつＣＣＤの小型化を実現することは困難であり、それどころかＰＡＤ数の増加は、ＣＣＤの大型化を意味する。ＣＣＤが大型化すると、ＣＣＤを搭載するパッケージサイズ、および光学レンズを含む鏡筒も大きくなりデジタルカメラを小型化することはできず、市場のニーズに応えることはできない。
【００１４】
２つ目の弊害として、ＣＣＤの面積が増加すると１枚のウエハから採れるＣＣＤの数が減少して、それによって生産コストが増加してしまうことが挙げられる。
以上は、垂直６相駆動の固体撮像素子について説明したが、例えば、垂直１２相駆動の固体撮像素子でも同様の課題が生じる。
現在のコンパクト向け用ＣＣＤの画素数は非常に多く、高フレームレートの動画出力を実現するためには、画素加算の間引き率を上げる必要がある。その際には垂直１２相駆動等のように駆動総数を増やす場合がある。そうすると、元々のＰＡＤ数が多い上に、さらに別途追加でＰＡＤが必要となるため、上記課題がより切実なものとなる。
【００１５】
本発明は、別途新たにＰＡＤを設けることなく動画撮影の際に良質な画像を得ることができる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するために、本発明の一実施形態である固体撮像素子は、光電変換部及びカラーフィルタを有する複数の画素が行列状に配置された画素部と、画素毎に当該画素から信号電荷を読み出し垂直方向に転送するゲート電極を有する複数の垂直転送部と、前記複数の垂直転送部から転送された信号電荷を水平方向に転送する水平転送部とを有し、前記画素部は、垂直方向に２ｎ（ｎは２以上）画素、かつ水平方向に２画素からなる画素ブロック単位で垂直方向にも水平方向にも複数に区画されており、全ての画素ブロックのｍ（ｍは１以上で、かつ２ｎ以下）行目の画素のゲート電極が、共通の配線に接続されており、前記画素部の垂直方向に並んだ画素ブロックにおいて、各画素ブロックに連続する番号を順に付した場合の奇数番目の画素ブロックは、ベイヤ配列の繰り返し単位である２画素×２画素の基準配列がｎ個繰り返されて構成されており、偶数番目の画素ブロックは、前記基準配列における一行目の画素配列と二行目の画素配列とを入れ替えてなる反転基準配列がｎ個繰り返されて構成されている。
【発明の効果】
【００１７】
固体撮像素子の画素部において垂直方向に並んだ画素ブロックに着目すると、画素配列の異なる２種類の画素ブロックが交互に並んでいる。これらの画素ブロックは、一方は基準配列がｎ個繰り返されて構成されたものであり、他方は反転基準配列がｎ個繰り返されて構成されたものである。
また、全ての画素ブロックのｍ行目の画素のゲート電極が、共通の配線に接続されているため、共通の読み出しパルスで、全ての画素ブロックのｍ行目の画素から信号電荷を読み出すことができる。
【００１８】
以上のことから、奇数番目の画素ブロックにおいて例えば一番目の画素がＲであるなら、偶数番目の画素ブロックにおいては一番目の画素がＧとなり、共通の読み出しパルスで、奇数番目の画素ブロックにおいてはＲから信号電荷が読み出され、偶数番目の画素ブロックにおいてはＧから信号電荷が読み出されることになる。
したがって、奇数及び偶数番目の画素ブロックにおいて色系列の異なる画素が同じタイミングで読み出されるため、色系列の異なる加算信号間での蓄積時間が均一になり、色再現性の劣化を防止することができる。
【００１９】
また、各画素ブロックにおいて色系列が共通する二つの画素からそれぞれ信号電荷が読み出された場合、それらの加算信号の画素重心の位置に着目すると、各画素ブロックにおいて同じ位置の画素が読み出されるため、垂直方向に近接する加算信号の画素重心間の距離が何れも均等になり、偽色の発生を防止できる。
さらに、特許技術１記載の固体撮像素子では、動画撮影の際に良質な画像を得るためにφＶ５だけでなく、φＶ５Ａ及びφＶ５Ｃが必要であったが、本発明の一実施形態である固体撮像素子では、φＶｍのみでよく、φＶｍＡやφＶｍＣは不要である。
【００２０】
したがって、φＶｍＡやφＶｍＣに対応するゲート電極を別途設ける必要がないので、当該ゲート電極にパルスを印加するためのＰＡＤを追加する必要もない。よって、チップ面積を増大させることなく、動画撮影の際に良質な画像を得ることができる。
【図面の簡単な説明】
【００２１】
【図１】（ａ）実施の形態１における固体撮像素子の全体構成を示す模式図（ｂ）有効画素エリアの拡大図
【図２】（ａ）フォトダイオードとゲート電極との配置関係を示す図（ｂ）動画撮影時における画素加算の一例を示す図
【図３】動画撮影時の信号電荷の読み出し及び垂直２画素加算のタイミングを示すタイミングチャート
【図４】（ａ）変形例１における、フォトダイオードとゲート電極との配置関係を示す図（ｂ）変形例１における動画撮影時の画素加算の一例を示す図
【図５】変形例１における動画撮影時の信号電荷の読み出し及び垂直２画素加算のタイミングを示すタイミングチャート
【図６】（ａ）変形例２における、フォトダイオードとゲート電極との配置関係を示す図（ｂ）変形例２における動画撮影時の画素加算の一例を示す図
【図７】変形例２における動画撮影時の信号電荷の読み出し及び垂直２画素加算のタイミングを示すタイミングチャート
【図８】（ａ）特許文献１に記載の固体撮像素子におけるフォトダイオード及び垂直ＣＣＤのゲート電極の配置関係を示す図（ｂ）動画撮影の際の読み出し対象となる複数の画素とそれら複数の画素の加算後の画素重心とを示す図
【発明を実施するための形態】
【００２２】
＜実施の形態１＞
垂直１２相駆動の固体撮像素子について、図面を参照しながら説明する。
図１（ａ）は、本発明の実施の形態１における固体撮像素子の全体構成を示す模式図である。図１（ａ）に示すように、固体撮像素子１００は、有効画素エリア１０１、水平転送部１０４、出力アンプ部１０５、及び転送電極にパルスを印加するための複数のボンディングパッド（ＰＡＤ）１０６を備える。
【００２３】
図１（ｂ）は、有効画素エリア１０１の拡大図である。図１（ｂ）に示すように、有効画素エリア１０１には、半導体基板であるシリコン基板の内部に複数のフォトダイオード１０２が行列状に形成されており、各フォトダイオード上にはカラーフィルタが配置されている。この状態を、フォトダイオード及びカラーフィルタを有する画素が行列状に配置されている、といい、有効画素エリア１０１において画素が行列状に配置されている部分を画素部という。
【００２４】
また、各フォトダイオード列の片側には垂直転送部１０３が形成されており、各垂直転送部１０３の電荷転送方向末端に隣接して、水平転送部１０４が形成されている。
出力アンプ部１０５には、シリコン基板の内部に、水平転送部１０４の電荷転送方向末端に隣接して、信号電荷を信号電圧に変換するためのフローティングディフュージョンや信号電圧を増幅するためのアンプ等が形成されている。
【００２５】
このような固体撮像素子１００において、レンズ等（図示せず）によって集光された光は、行列状に配置された画素の各々に設けられたフォトダイオード１０２に入射され、各フォトダイオードにて信号電荷に変換される。この信号電荷は、各垂直転送部１０３内で順次転送されて水平転送部１０４に到達する。その後、水平転送部１０４内を転送された信号電荷は、出力アンプ部１０５で信号電圧に変換された後、増幅されて画素信号として出力される。
【００２６】
また、ここでは図示しないが、有効画素エリア１０１は、垂直方向に６画素、かつ水平方向に２画素を有する画素ブロック単位で垂直方向にも水平方向にも複数に区画されている。垂直方向に並んだ画素ブロック（以下、「画素ブロック列」ともいう）に着目すると、各画素ブロックに連続する番号を順に付した場合の奇数番目の画素ブロックと偶数番目の画素ブロックとで、画素（カラーフィルタ）配列が異なる。以下、各画素ブロックの詳細について説明する。
【００２７】
図２（ａ）は、垂直方向の一の画素ブロック列のうち、ｎ（ｎは奇数）番目及びｎ＋１番目の画素ブロックからなる、図１（ｂ）に示す領域Ｓの拡大図であり、フォトダイオードとゲート電極との配置関係を示している。ＧｂおよびＧｒは緑のフィルタを表し、Ｒは赤のフィルタを表し、Ｂは青のフィルタを表す。
図２（ａ）に示すように、有効画素エリア１０１における領域Ｓにおいて、ｎ番目の画素ブロックは、ベイヤ配列の繰り返し単位である２画素×２画素の基準配列が３つ繰り返されて構成されており、ｎ＋１番目の画素ブロックは、反転基準配列が３つ繰り返されて構成されている。この例では、図２（ｃ）に示すように、左上から時計回りにＧｂ、Ｂ、Ｇｒ、Ｒで構成される画素配列を基準配列とし、図２（ｄ）に示すように、左上から時計回りにＲ、Ｇｒ、Ｂ、Ｇｂで構成される画素配列を反転基準配列とする。反転基準配列は、基準配列における一行目の画素配列（Ｇｂ、Ｂ）と二行目（Ｒ、Ｇｒ）の画素配列とを入れ替えた構成となっている。
【００２８】
また、垂直転送部１０３には、転送チャネル上に絶縁膜を介して複数のゲート電極が垂直方向に配置されている。より詳細には、それぞれのフォトダイオードに対して２つのゲート電極が設けられており、一方が読み出し兼転送用のゲート電極（以下、「読み出し兼転送ゲート」）であり、他方が転送用のゲート電極（以下、「転送ゲート」という）である。図２（ａ）では、印加される信号がそれぞれ異なる１２本のゲート電極が周期的に並んでおり、φＶ１、φＶ３、φＶ５、φＶ７、φＶ９、φＶ１１に対応する６種類のゲート電極が読み出し兼転送ゲートであり、φＶ２、φＶ４、φＶ６、φＶ８、φＶ１０、φＶ１２に対応する６種類のゲート電極が転送ゲートである。φＶ１に対応する全てのゲート電極が、共通の配線に接続されている。φＶ２〜φＶ１２についても同様である。
【００２９】
ここで、動画撮影時には、φＶ１及びφＶ５に対応する画素の信号電荷が読み出されるものとする。φＶ１に読み出しパルスが与えられると、ｎ番目の画素ブロックではＧｂ１及びＢ１が読み出され、ｎ＋１番目の画素ブロックではＲ４及びＧｒ４が読み出される。すなわち、同じφＶ１であっても、各画素ブロックで異なる色系列の行を読み出すことができる。
【００３０】
同様にφＶ５に読み出しパルスが与えられると、ｎ番目の画素ブロックではＧｂ２及びＢ２が読み出され、ｎ＋１番目の画素ブロックではＲ５及びＧｒ５が読み出される。
また、垂直画素列ｃ１において、読出し対象画素であるＧｂ１、Ｇｂ２、Ｒ４、Ｒ５は、互いに隣接しないよう配置されている。右側垂直画素列ｃ２においても同様である。
図２（ｂ）は、動画撮影時における画素加算の一例を示す図である。読み出し対象画素の読み出し兼転送ゲートに高電圧を印加して対応するフォトダイオード１０２から信号電荷を読み出し、φＶ１〜φＶ１２に対応するゲート電極に異なるタイミングで信号を印加することで、図面の上方から下方に向かって信号電荷は転送される。そして、垂直画素列ｃ３に着目すると、読み出された信号電荷のうち同色系列であるＧｂ１とＧｂ２の信号電荷が垂直転送部１０３内で加算され、同様に同色系列であるＲ４とＲ５の信号電荷が垂直転送部１０３内で加算された後、Ｇｂ１とＧｂ２の加算信号Ｇｂ１２とＲ４とＲ５の加算信号Ｒ４５とが出力される。垂直画素列ｃ４においても同様である。
【００３１】
なお、通常、フォトダイオード１０２からの信号電荷の読み出しは、行毎に行われ、垂直に並んだ１２画素の信号電荷のうち垂直２画素加算後の２つの色系列の信号電荷が各々水平１ライン分出力される。
続いて、図３は、動画撮影時の信号電荷の読み出し及び垂直２画素加算のタイミングを示すタイミングチャートである。このタイミングチャートを参照しながら、動画撮影時における電荷転送及び画素加算について垂直画素列ｃ１を例に挙げてさらに詳細に説明する。
【００３２】
図３に示すように、時刻Ｔ１でφＶ１がＨｉｇｈレベルとなると、ｎ番目の画素ブロック内のＧｂ１に対応するフォトダイオードの信号電荷が読み出され、同時にｎ＋１番目の画素ブロック内のＲ４に対応するフォトダイオードの信号電荷が読み出される。
その後、時刻Ｔ２でφＶ５がＨｉｇｈレベルとなると、ｎ番目の画素ブロック内のＧｂ２に対応するフォトダイオードの信号電荷が読み出され、同時にｎ＋１番目の画素ブロック内のＲ５に対応するフォトダイオードの信号電荷が読み出される。
【００３３】
また、Ｇｂ１に対応するフォトダイオードの信号電荷は、φＶ１に対応するゲート電極下に読み出された後、φＶ１〜φＶ４が順次ＭｉｄレベルからＬｏｗレベルとなることで、垂直転送部１０３内を垂直方向に転送される。その後、φＶ５に対応するゲート電極下に読み出されたＧｂ２に対応するフォトダイオードの信号電荷と加算されて、さらに垂直転送部１０３内を転送されていく。
【００３４】
同様に、Ｒ４に対応するフォトダイオードの信号電荷は、φＶ１に対応するゲート電極下に読み出された後、垂直転送部１０３内を垂直方向に転送される。その後、φＶ５に対応するゲート電極下に読み出されたＲ５に対応するフォトダイオードの信号電荷と加算されて、さらに垂直転送部１０３内を転送されていく。
この駆動は、垂直に並ぶ６画素のうち２画素の信号電荷を読み出して、読み出した各信号電荷を垂直転送部１０３内で加算した加算信号を水平１ライン分出力する、いわゆる垂直１／６ライン間引き駆動である。
【００３５】
タイミングチャートで示すタイミングで読み出し対象画素からの信号電荷の読み出し及び垂直２画素加算を行うことにより、図２（ｂ）の垂直画素列ｃ３に示すように、加算信号Ｇｂ１２と加算信号Ｒ４５の画素重心間の距離と、加算信号Ｒ４５と領域Ｓの垂直方向直下の画素ブロックにおける加算信号Ｇｂ７８の画素重心間の距離とが、空間的に均等となる。図２（ｂ）の垂直画素列ｃ４についても同様である。その結果、図２（ｂ）に示すように、画素加算後（加算信号）の画素重心間の距離が垂直方向に均等であるベイヤ配列が構成され、良質な画像を得ることができる。
【００３６】
また、時刻Ｔ１でＧｂ１及びＲ４に対応するフォトダイオードの信号電荷が、時刻Ｔ２でＧｂ２及びＲ５に対応するフォトダイオードの信号電荷がそれぞれ読み出される。その結果、Ｇｂ１とＧｂ２の信号電荷の蓄積時間の合計と、Ｒ４とＲ５の信号電荷の蓄積時間の合計とが均等になるので、色再現性の劣化を防止できる。
さらに、垂直方向の間引き読み出し及び垂直２画素加算により、高フレームレートを実現できる。
【００３７】
なお、固体撮像素子１００の画素配列はベイヤ配列では無いため、理論上、全画素を読み出す静止画モードでの静止画質は劣化するが、実際の実用レベルでは、静止画質劣化を確認することは困難である。その理由を以下に説明する。まず、近年のＣＣＤの画素数は１０００万画素以上が主流であり、解像度が非常に高く、静止画質が飛躍的に向上している。
【００３８】
これに対し、コンパクトデジタルカメラ用のレンズ自体の解像度は、業務用のカメラなどのレンズに比べて低く、固体撮像素子１００の画素配列による静止画質の劣化を正確に再現することは困難である。したがって、固体撮像素子１００の画素配列による静止画質の劣化は、実用レベルでは確認することができないほどのものである。
以上のように本実施の形態によれば、Ｇｂ１とＲ４のゲート電極を共通の配線に接続でき、同様にＧｂ２とＲ５のゲート電極も共通の配線に接続できるため、これらのゲート電極に与えるパルスと異なるパルスを与えるためのゲート電極を、別途新たに設ける必要はない。したがって、新たにＰＡＤを設ける必要もなく、固体撮像素子の大型化を阻止することができる。
【００３９】
また、ベイヤ配列では、静止画を構成するインターレースに対応した各フィールドでＲＧＢすべての色を出力することができなかったため、各フィールドを合成してＲＧＢすべての色を出力させてからホワイトバランス処理を行っていた。
これに対し固体撮像素子１００の画素配列では、静止画モード時の各フィールドでＲＧＢすべての色を出力することが可能であるため、すべてのフィールドを合成することなく、各フィールド上でホワイトバランス処理を行うことができる。したがって、静止画構成時の画質処理を高速化できる。
＜変形例１（８相駆動方式）＞
ここでは、駆動方式として、１２相駆動を８相駆動に替えた一変形例について説明する。図４（ａ）は、変形例１における、フォトダイオードとゲート電極との配置関係を示す図である。図２（ａ）と異なる点は、基準配列が２つ繰り返されてｎ番目の画素ブロックが構成され、反転基準配列が２つ繰り返されてｎ＋１番目の画素ブロックが構成されている点である。その他の点は、図２（ａ）と同様である。
【００４０】
図４（ｂ）は、変形例１における動画撮影時の画素加算の一例を示す図である。
図５は、変形例１における動画撮影時の信号電荷の読み出し及び垂直２画素加算のタイミングを示すタイミングチャートである。
このタイミングチャートに基づく動画撮影時における電荷転送及び画素加算についても、基本的には図２（ｂ）及び図３と同様であり、説明を省略する。
【００４１】
なお、ここでは、１２相駆動を８相駆動に替えた一変形例について説明したが、本発明は、例えば１６相駆動等にも適用可能であり、４ｎ（ｎは２以上）相駆動について、適用できる。
＜変形例２＞
実施の形態１及び変形例１では、１つのフォトダイオードに対して２つのゲート電極を配置した構成としたが、１つのフォトダイオードに対して１つのゲート電極を配置した構成に替えた一変形例について説明する。図６（ａ）は、変形例２における、フォトダイオードとゲート電極との配置関係を示す図である。図２（ａ）や図４（ａ）と異なる点は、１つのフォトダイオードに対して１つのゲート電極が配置されている点である。各ゲート電極は、読み出し兼転送ゲートである。その他の点は、図２（ａ）と同様である。
【００４２】
図６（ｂ）は、変形例２における動画撮影時の画素加算の一例を示す図である。
図７は、変形例２における動画撮影時の信号電荷の読み出し及び垂直２画素加算のタイミングを示すタイミングチャートである。
このタイミングチャートに基づく動画撮影時における電荷転送及び画素加算についても、基本的には図２（ｂ）及び図３と同様であり、説明を省略する。
＜補足＞
以上、本発明に係る固体撮像素子について、実施の形態に基づいて説明したが、本発明は上記実施の形態に限られないことは勿論である。
（１）上記実施の形態では、垂直画素列ｃ１において読出し対象画素は、Ｇｂ１、Ｇｂ２、Ｒ４、Ｒ５であるとしたが、これに限らず、例えば、Ｇｂ１、Ｇｂ３、Ｒ４、Ｒ６を読出し対象画素としてもよく、読出し対象画素は、画素ブロックにおいて同じ色系列の画素であればよい。垂直画素列ｃ２についても同様である。
（２）上記実施の形態では、全ての垂直画素ブロック列において、基準配列が３つ繰り返されてｎ番目の画素ブロックが構成されており、反転基準配列が３つ繰り返されてｎ＋１番目の画素ブロックが構成されているとしたが、必ずしも全ての垂直画素列でこのような構成である必要はなく、反転基準配列が３つ繰り返されてｎ番目の画素ブロックが構成され、基準配列が３つ繰り返されてｎ＋１番目の画素ブロックが構成されている画素ブロック列が含まれていてもよい。この場合であっても、別途ゲート電極を設けることなく、近接する加算信号の画素重心間の距離を空間的に均等にでき、また、加算信号間での蓄積時間を均一にすることができる、という効果を奏する。
（３）上記実施の形態では、基準配列は、左上から時計回りにＧｂ、Ｂ、Ｇｒ、Ｒで構成されるものとしたが、Ｒ、Ｇｒ、Ｂ、Ｇｂで構成される配列を基準配列としてもよい。
（４）上記実施の形態では、垂直画素ブロック内の列あたりの読出し対象画素数が２画素であったが、これは１画素や３画素でも構わない。例えば図２（ａ）の垂直画素列ｃ１においてφＶ１，φＶ５、φＶ９を読出しＧｂ１、Ｇｂ２、Ｇｂ３、Ｒ４、Ｒ５、Ｒ６を読出し対象画素としてもよく、加算信号を構成する読み出し対象画素は各画素ブロック内に存在する同色の画素である限り、どの様に読出しても各画素ブロックの加算信号重心が隣接画素ブロックの加算信号重心と形成する重心間は均等に維持できる。
【産業上の利用可能性】
【００４３】
本発明は、デジタルカメラ等に広く適用可能であり、特に、コンパクトデジタルカメラに有用である。
【符号の説明】
【００４４】
１００  固体撮像素子
１０１  有効画素エリア
１０２  フォトダイオード
１０３  垂直転送部
１０４  水平転送部
１０５  出力アンプ部
１０６  ＰＡＤ
【図１】
2011018964.tif 000003
【図２】
2011018964.tif 000004
【図３】
2011018964.tif 000005
【図４】
2011018964.tif 000006
【図５】
2011018964.tif 000007
【図６】
2011018964.tif 000008
【図７】
2011018964.tif 000009
【図８】
2011018964.tif 000010